Fitter report for Project2
Sun Dec 03 20:17:33 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Interconnect Usage Summary
 27. Other Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+-------------------------------------+-------------------------------------------------+
; Fitter Status                       ; Successful - Sun Dec 03 20:17:33 2017           ;
; Quartus II 32-bit Version           ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                       ; Project2                                        ;
; Top-level Entity Name               ; Project3                                        ;
; Family                              ; Cyclone V                                       ;
; Device                              ; 5CEBA4F23C7                                     ;
; Timing Models                       ; Final                                           ;
; Logic utilization (in ALMs)         ; 857 / 18,480 ( 5 % )                            ;
; Total registers                     ; 896                                             ;
; Total pins                          ; 86 / 224 ( 38 % )                               ;
; Total virtual pins                  ; 0                                               ;
; Total block memory bits             ; 65,536 / 3,153,920 ( 2 % )                      ;
; Total DSP Blocks                    ; 0 / 66 ( 0 % )                                  ;
; Total HSSI RX PCSs                  ; 0                                               ;
; Total HSSI PMA RX Deserializers     ; 0                                               ;
; Total HSSI PMA RX ATT Deserializers ; 0                                               ;
; Total HSSI TX PCSs                  ; 0                                               ;
; Total HSSI PMA TX Serializers       ; 0                                               ;
; Total HSSI PMA TX ATT Serializers   ; 0                                               ;
; Total PLLs                          ; 1 / 4 ( 25 % )                                  ;
; Total DLLs                          ; 0 / 4 ( 0 % )                                   ;
+-------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7         ;                                       ;
; Use smart compilation                                                      ; On                  ; Off                                   ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                  ; Off                                   ;
; Perform Register Duplication for Performance                               ; On                  ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                  ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; On                  ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit        ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Extra               ; Normal                                ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Clamping Diode                                                             ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+-----------+--------------------------------------+
; Pin Name  ; Reason                               ;
+-----------+--------------------------------------+
; LEDR[0]   ; Missing drive strength and slew rate ;
; LEDR[1]   ; Missing drive strength and slew rate ;
; LEDR[2]   ; Missing drive strength and slew rate ;
; LEDR[3]   ; Missing drive strength and slew rate ;
; LEDR[4]   ; Missing drive strength and slew rate ;
; LEDR[5]   ; Missing drive strength and slew rate ;
; LEDR[6]   ; Missing drive strength and slew rate ;
; LEDR[7]   ; Missing drive strength and slew rate ;
; LEDR[8]   ; Missing drive strength and slew rate ;
; LEDR[9]   ; Missing drive strength and slew rate ;
; HEX0[0]   ; Missing drive strength and slew rate ;
; HEX0[1]   ; Missing drive strength and slew rate ;
; HEX0[2]   ; Missing drive strength and slew rate ;
; HEX0[3]   ; Missing drive strength and slew rate ;
; HEX0[4]   ; Missing drive strength and slew rate ;
; HEX0[5]   ; Missing drive strength and slew rate ;
; HEX0[6]   ; Missing drive strength and slew rate ;
; HEX1[0]   ; Missing drive strength and slew rate ;
; HEX1[1]   ; Missing drive strength and slew rate ;
; HEX1[2]   ; Missing drive strength and slew rate ;
; HEX1[3]   ; Missing drive strength and slew rate ;
; HEX1[4]   ; Missing drive strength and slew rate ;
; HEX1[5]   ; Missing drive strength and slew rate ;
; HEX1[6]   ; Missing drive strength and slew rate ;
; HEX2[0]   ; Missing drive strength and slew rate ;
; HEX2[1]   ; Missing drive strength and slew rate ;
; HEX2[2]   ; Missing drive strength and slew rate ;
; HEX2[3]   ; Missing drive strength and slew rate ;
; HEX2[4]   ; Missing drive strength and slew rate ;
; HEX2[5]   ; Missing drive strength and slew rate ;
; HEX2[6]   ; Missing drive strength and slew rate ;
; HEX3[0]   ; Missing drive strength and slew rate ;
; HEX3[1]   ; Missing drive strength and slew rate ;
; HEX3[2]   ; Missing drive strength and slew rate ;
; HEX3[3]   ; Missing drive strength and slew rate ;
; HEX3[4]   ; Missing drive strength and slew rate ;
; HEX3[5]   ; Missing drive strength and slew rate ;
; HEX3[6]   ; Missing drive strength and slew rate ;
; pcOut[0]  ; Incomplete set of assignments        ;
; pcOut[1]  ; Incomplete set of assignments        ;
; pcOut[2]  ; Incomplete set of assignments        ;
; pcOut[3]  ; Incomplete set of assignments        ;
; pcOut[4]  ; Incomplete set of assignments        ;
; pcOut[5]  ; Incomplete set of assignments        ;
; pcOut[6]  ; Incomplete set of assignments        ;
; pcOut[7]  ; Incomplete set of assignments        ;
; pcOut[8]  ; Incomplete set of assignments        ;
; pcOut[9]  ; Incomplete set of assignments        ;
; pcOut[10] ; Incomplete set of assignments        ;
; pcOut[11] ; Incomplete set of assignments        ;
; pcOut[12] ; Incomplete set of assignments        ;
; pcOut[13] ; Incomplete set of assignments        ;
; pcOut[14] ; Incomplete set of assignments        ;
; pcOut[15] ; Incomplete set of assignments        ;
; pcOut[16] ; Incomplete set of assignments        ;
; pcOut[17] ; Incomplete set of assignments        ;
; pcOut[18] ; Incomplete set of assignments        ;
; pcOut[19] ; Incomplete set of assignments        ;
; pcOut[20] ; Incomplete set of assignments        ;
; pcOut[21] ; Incomplete set of assignments        ;
; pcOut[22] ; Incomplete set of assignments        ;
; pcOut[23] ; Incomplete set of assignments        ;
; pcOut[24] ; Incomplete set of assignments        ;
; pcOut[25] ; Incomplete set of assignments        ;
; pcOut[26] ; Incomplete set of assignments        ;
; pcOut[27] ; Incomplete set of assignments        ;
; pcOut[28] ; Incomplete set of assignments        ;
; pcOut[29] ; Incomplete set of assignments        ;
; pcOut[30] ; Incomplete set of assignments        ;
; pcOut[31] ; Incomplete set of assignments        ;
+-----------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                             ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                           ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                    ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                            ;                  ;                       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[2]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[2]~DUPLICATE                             ;                  ;                       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[4]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[4]~DUPLICATE                             ;                  ;                       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[7]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[7]~DUPLICATE                             ;                  ;                       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[9]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[9]~DUPLICATE                             ;                  ;                       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[10]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[10]~DUPLICATE                            ;                  ;                       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[11]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[11]~DUPLICATE                            ;                  ;                       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[13]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[13]~DUPLICATE                            ;                  ;                       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[17]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[17]~DUPLICATE                            ;                  ;                       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[20]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[20]~DUPLICATE                            ;                  ;                       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[27]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[27]~DUPLICATE                            ;                  ;                       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[31]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[31]~DUPLICATE                            ;                  ;                       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[2]|counter:count|count[4]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[2]|counter:count|count[4]~DUPLICATE    ;                  ;                       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[1]|counter:count|count[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[1]|counter:count|count[1]~DUPLICATE ;                  ;                       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[2]|counter:count|count[6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[2]|counter:count|count[6]~DUPLICATE ;                  ;                       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[4]|counter:count|count[7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[4]|counter:count|count[7]~DUPLICATE ;                  ;                       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[5]|counter:count|count[6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[5]|counter:count|count[6]~DUPLICATE ;                  ;                       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|counter:count|count[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|counter:count|count[0]~DUPLICATE ;                  ;                       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|stableState            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|stableState~DUPLICATE            ;                  ;                       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[9]|stableState            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[9]|stableState~DUPLICATE            ;                  ;                       ;
; MemStage:memStage|UiController:uiController|hexValue[10]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemStage:memStage|UiController:uiController|hexValue[10]~DUPLICATE                                         ;                  ;                       ;
; MemStage:memStage|UiController:uiController|ledValue[1]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemStage:memStage|UiController:uiController|ledValue[1]~DUPLICATE                                          ;                  ;                       ;
; MemStage:memStage|UiController:uiController|ledValue[2]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemStage:memStage|UiController:uiController|ledValue[2]~DUPLICATE                                          ;                  ;                       ;
; MemStage:memStage|UiController:uiController|ledValue[3]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemStage:memStage|UiController:uiController|ledValue[3]~DUPLICATE                                          ;                  ;                       ;
; MemStage:memStage|UiController:uiController|ledValue[6]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemStage:memStage|UiController:uiController|ledValue[6]~DUPLICATE                                          ;                  ;                       ;
; Regfile:regfile|data[0][14]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[0][14]~DUPLICATE                                                                      ;                  ;                       ;
; Regfile:regfile|data[0][16]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[0][16]~DUPLICATE                                                                      ;                  ;                       ;
; Regfile:regfile|data[0][24]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[0][24]~DUPLICATE                                                                      ;                  ;                       ;
; Regfile:regfile|data[1][1]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[1][1]~DUPLICATE                                                                       ;                  ;                       ;
; Regfile:regfile|data[1][4]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[1][4]~DUPLICATE                                                                       ;                  ;                       ;
; Regfile:regfile|data[1][7]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[1][7]~DUPLICATE                                                                       ;                  ;                       ;
; Regfile:regfile|data[1][8]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[1][8]~DUPLICATE                                                                       ;                  ;                       ;
; Regfile:regfile|data[1][9]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[1][9]~DUPLICATE                                                                       ;                  ;                       ;
; Regfile:regfile|data[1][21]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[1][21]~DUPLICATE                                                                      ;                  ;                       ;
; Regfile:regfile|data[1][22]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[1][22]~DUPLICATE                                                                      ;                  ;                       ;
; Regfile:regfile|data[1][27]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[1][27]~DUPLICATE                                                                      ;                  ;                       ;
; Regfile:regfile|data[1][31]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[1][31]~DUPLICATE                                                                      ;                  ;                       ;
; Regfile:regfile|data[2][1]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[2][1]~DUPLICATE                                                                       ;                  ;                       ;
; Regfile:regfile|data[3][7]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[3][7]~DUPLICATE                                                                       ;                  ;                       ;
; Regfile:regfile|data[3][24]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[3][24]~DUPLICATE                                                                      ;                  ;                       ;
; Regfile:regfile|data[9][0]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[9][0]~DUPLICATE                                                                       ;                  ;                       ;
; Regfile:regfile|data[9][6]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[9][6]~DUPLICATE                                                                       ;                  ;                       ;
; Regfile:regfile|data[9][24]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[9][24]~DUPLICATE                                                                      ;                  ;                       ;
; Regfile:regfile|data[10][3]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[10][3]~DUPLICATE                                                                      ;                  ;                       ;
; Regfile:regfile|data[10][9]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[10][9]~DUPLICATE                                                                      ;                  ;                       ;
; Regfile:regfile|data[11][9]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[11][9]~DUPLICATE                                                                      ;                  ;                       ;
; Regfile:regfile|data[11][18]                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[11][18]~DUPLICATE                                                                     ;                  ;                       ;
; Regfile:regfile|data[11][25]                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Regfile:regfile|data[11][25]~DUPLICATE                                                                     ;                  ;                       ;
; Register:eStageImmReg|dataOut[11]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Register:eStageImmReg|dataOut[11]~DUPLICATE                                                                ;                  ;                       ;
; Register:mStageAddrReg|dataOut[2]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Register:mStageAddrReg|dataOut[2]~DUPLICATE                                                                ;                  ;                       ;
; Register:mStageAddrReg|dataOut[9]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Register:mStageAddrReg|dataOut[9]~DUPLICATE                                                                ;                  ;                       ;
; Register:mStageAddrReg|dataOut[12]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Register:mStageAddrReg|dataOut[12]~DUPLICATE                                                               ;                  ;                       ;
; Register:mStageAddrReg|dataOut[18]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Register:mStageAddrReg|dataOut[18]~DUPLICATE                                                               ;                  ;                       ;
; Register:mStagePcReg|dataOut[1]                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Register:mStagePcReg|dataOut[1]~DUPLICATE                                                                  ;                  ;                       ;
; Register:mStagePcReg|dataOut[17]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Register:mStagePcReg|dataOut[17]~DUPLICATE                                                                 ;                  ;                       ;
; Register:mStagePcReg|dataOut[27]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Register:mStagePcReg|dataOut[27]~DUPLICATE                                                                 ;                  ;                       ;
+--------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                 ;
+------------------+----------------+--------------+---------------+-----------------+----------------+
; Name             ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value   ; Ignored Source ;
+------------------+----------------+--------------+---------------+-----------------+----------------+
; Location         ;                ;              ; CLOCK2_50     ; PIN_H13         ; QSF Assignment ;
; Location         ;                ;              ; CLOCK3_50     ; PIN_E10         ; QSF Assignment ;
; Location         ;                ;              ; CLOCK4_50     ; PIN_V15         ; QSF Assignment ;
; Location         ;                ;              ; DRAM_ADDR[0]  ; PIN_W8          ; QSF Assignment ;
; Location         ;                ;              ; DRAM_ADDR[10] ; PIN_U8          ; QSF Assignment ;
; Location         ;                ;              ; DRAM_ADDR[11] ; PIN_P6          ; QSF Assignment ;
; Location         ;                ;              ; DRAM_ADDR[12] ; PIN_R7          ; QSF Assignment ;
; Location         ;                ;              ; DRAM_ADDR[1]  ; PIN_T8          ; QSF Assignment ;
; Location         ;                ;              ; DRAM_ADDR[2]  ; PIN_U11         ; QSF Assignment ;
; Location         ;                ;              ; DRAM_ADDR[3]  ; PIN_Y10         ; QSF Assignment ;
; Location         ;                ;              ; DRAM_ADDR[4]  ; PIN_N6          ; QSF Assignment ;
; Location         ;                ;              ; DRAM_ADDR[5]  ; PIN_AB10        ; QSF Assignment ;
; Location         ;                ;              ; DRAM_ADDR[6]  ; PIN_P12         ; QSF Assignment ;
; Location         ;                ;              ; DRAM_ADDR[7]  ; PIN_P7          ; QSF Assignment ;
; Location         ;                ;              ; DRAM_ADDR[8]  ; PIN_P8          ; QSF Assignment ;
; Location         ;                ;              ; DRAM_ADDR[9]  ; PIN_R5          ; QSF Assignment ;
; Location         ;                ;              ; DRAM_BA[0]    ; PIN_T7          ; QSF Assignment ;
; Location         ;                ;              ; DRAM_BA[1]    ; PIN_AB7         ; QSF Assignment ;
; Location         ;                ;              ; DRAM_CAS_N    ; PIN_V6          ; QSF Assignment ;
; Location         ;                ;              ; DRAM_CKE      ; PIN_R6          ; QSF Assignment ;
; Location         ;                ;              ; DRAM_CLK      ; PIN_AB11        ; QSF Assignment ;
; Location         ;                ;              ; DRAM_CS_N     ; PIN_U6          ; QSF Assignment ;
; Location         ;                ;              ; DRAM_DQ[0]    ; PIN_Y9          ; QSF Assignment ;
; Location         ;                ;              ; DRAM_DQ[10]   ; PIN_AA8         ; QSF Assignment ;
; Location         ;                ;              ; DRAM_DQ[11]   ; PIN_AA7         ; QSF Assignment ;
; Location         ;                ;              ; DRAM_DQ[12]   ; PIN_V10         ; QSF Assignment ;
; Location         ;                ;              ; DRAM_DQ[13]   ; PIN_V9          ; QSF Assignment ;
; Location         ;                ;              ; DRAM_DQ[14]   ; PIN_U10         ; QSF Assignment ;
; Location         ;                ;              ; DRAM_DQ[15]   ; PIN_T9          ; QSF Assignment ;
; Location         ;                ;              ; DRAM_DQ[1]    ; PIN_T10         ; QSF Assignment ;
; Location         ;                ;              ; DRAM_DQ[2]    ; PIN_R9          ; QSF Assignment ;
; Location         ;                ;              ; DRAM_DQ[3]    ; PIN_Y11         ; QSF Assignment ;
; Location         ;                ;              ; DRAM_DQ[4]    ; PIN_R10         ; QSF Assignment ;
; Location         ;                ;              ; DRAM_DQ[5]    ; PIN_R11         ; QSF Assignment ;
; Location         ;                ;              ; DRAM_DQ[6]    ; PIN_R12         ; QSF Assignment ;
; Location         ;                ;              ; DRAM_DQ[7]    ; PIN_AA12        ; QSF Assignment ;
; Location         ;                ;              ; DRAM_DQ[8]    ; PIN_AA9         ; QSF Assignment ;
; Location         ;                ;              ; DRAM_DQ[9]    ; PIN_AB8         ; QSF Assignment ;
; Location         ;                ;              ; DRAM_LDQM     ; PIN_U12         ; QSF Assignment ;
; Location         ;                ;              ; DRAM_RAS_N    ; PIN_AB6         ; QSF Assignment ;
; Location         ;                ;              ; DRAM_UDQM     ; PIN_N8          ; QSF Assignment ;
; Location         ;                ;              ; DRAM_WE_N     ; PIN_AB5         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[0]     ; PIN_N16         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[10]    ; PIN_N21         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[11]    ; PIN_R22         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[12]    ; PIN_R21         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[13]    ; PIN_T22         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[14]    ; PIN_N20         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[15]    ; PIN_N19         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[16]    ; PIN_M22         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[17]    ; PIN_P19         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[18]    ; PIN_L22         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[19]    ; PIN_P17         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[1]     ; PIN_B16         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[20]    ; PIN_P16         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[21]    ; PIN_M18         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[22]    ; PIN_L18         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[23]    ; PIN_L17         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[24]    ; PIN_L19         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[25]    ; PIN_K17         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[26]    ; PIN_K19         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[27]    ; PIN_P18         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[28]    ; PIN_R15         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[29]    ; PIN_R17         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[2]     ; PIN_M16         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[30]    ; PIN_R16         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[31]    ; PIN_T20         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[32]    ; PIN_T19         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[33]    ; PIN_T18         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[34]    ; PIN_T17         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[35]    ; PIN_T15         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[3]     ; PIN_C16         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[4]     ; PIN_D17         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[5]     ; PIN_K20         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[6]     ; PIN_K21         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[7]     ; PIN_K22         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[8]     ; PIN_M20         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[9]     ; PIN_M21         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[0]     ; PIN_H16         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[10]    ; PIN_H18         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[11]    ; PIN_J18         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[12]    ; PIN_J19         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[13]    ; PIN_G11         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[14]    ; PIN_H10         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[15]    ; PIN_J11         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[16]    ; PIN_H14         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[17]    ; PIN_A15         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[18]    ; PIN_J13         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[19]    ; PIN_L8          ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[1]     ; PIN_A12         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[20]    ; PIN_A14         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[21]    ; PIN_B15         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[22]    ; PIN_C15         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[23]    ; PIN_E14         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[24]    ; PIN_E15         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[25]    ; PIN_E16         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[26]    ; PIN_F14         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[27]    ; PIN_F15         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[28]    ; PIN_F13         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[29]    ; PIN_F12         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[2]     ; PIN_H15         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[30]    ; PIN_G16         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[31]    ; PIN_G15         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[32]    ; PIN_G13         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[33]    ; PIN_G12         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[34]    ; PIN_J17         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[35]    ; PIN_K16         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[3]     ; PIN_B12         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[4]     ; PIN_A13         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[5]     ; PIN_B13         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[6]     ; PIN_C13         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[7]     ; PIN_D13         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[8]     ; PIN_G18         ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[9]     ; PIN_G17         ; QSF Assignment ;
; Location         ;                ;              ; HEX4[0]       ; PIN_U20         ; QSF Assignment ;
; Location         ;                ;              ; HEX4[1]       ; PIN_Y20         ; QSF Assignment ;
; Location         ;                ;              ; HEX4[2]       ; PIN_V20         ; QSF Assignment ;
; Location         ;                ;              ; HEX4[3]       ; PIN_U16         ; QSF Assignment ;
; Location         ;                ;              ; HEX4[4]       ; PIN_U15         ; QSF Assignment ;
; Location         ;                ;              ; HEX4[5]       ; PIN_Y15         ; QSF Assignment ;
; Location         ;                ;              ; HEX4[6]       ; PIN_P9          ; QSF Assignment ;
; Location         ;                ;              ; HEX5[0]       ; PIN_N9          ; QSF Assignment ;
; Location         ;                ;              ; HEX5[1]       ; PIN_M8          ; QSF Assignment ;
; Location         ;                ;              ; HEX5[2]       ; PIN_T14         ; QSF Assignment ;
; Location         ;                ;              ; HEX5[3]       ; PIN_P14         ; QSF Assignment ;
; Location         ;                ;              ; HEX5[4]       ; PIN_C1          ; QSF Assignment ;
; Location         ;                ;              ; HEX5[5]       ; PIN_C2          ; QSF Assignment ;
; Location         ;                ;              ; HEX5[6]       ; PIN_W19         ; QSF Assignment ;
; Location         ;                ;              ; PS2_CLK       ; PIN_D3          ; QSF Assignment ;
; Location         ;                ;              ; PS2_CLK2      ; PIN_E2          ; QSF Assignment ;
; Location         ;                ;              ; PS2_DAT       ; PIN_G2          ; QSF Assignment ;
; Location         ;                ;              ; PS2_DAT2      ; PIN_G1          ; QSF Assignment ;
; Location         ;                ;              ; SD_CLK        ; PIN_H11         ; QSF Assignment ;
; Location         ;                ;              ; SD_CMD        ; PIN_B11         ; QSF Assignment ;
; Location         ;                ;              ; SD_DATA[0]    ; PIN_K9          ; QSF Assignment ;
; Location         ;                ;              ; SD_DATA[1]    ; PIN_D12         ; QSF Assignment ;
; Location         ;                ;              ; SD_DATA[2]    ; PIN_E12         ; QSF Assignment ;
; Location         ;                ;              ; SD_DATA[3]    ; PIN_C11         ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[0]      ; PIN_B6          ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[1]      ; PIN_B7          ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[2]      ; PIN_A8          ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[3]      ; PIN_A7          ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[0]      ; PIN_L7          ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[1]      ; PIN_K7          ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[2]      ; PIN_J7          ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[3]      ; PIN_J8          ; QSF Assignment ;
; Location         ;                ;              ; VGA_HS        ; PIN_H8          ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[0]      ; PIN_A9          ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[1]      ; PIN_B10         ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[2]      ; PIN_C9          ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[3]      ; PIN_A5          ; QSF Assignment ;
; Location         ;                ;              ; VGA_VS        ; PIN_G8          ; QSF Assignment ;
; I/O Standard     ;                ;              ; CLOCK2_50     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; CLOCK3_50     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; CLOCK4_50     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_ADDR[0]  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_ADDR[10] ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_ADDR[11] ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_ADDR[12] ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_ADDR[1]  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_ADDR[2]  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_ADDR[3]  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_ADDR[4]  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_ADDR[5]  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_ADDR[6]  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_ADDR[7]  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_ADDR[8]  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_ADDR[9]  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_BA[0]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_BA[1]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_CAS_N    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_CKE      ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_CLK      ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_CS_N     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_DQ[0]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_DQ[10]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_DQ[11]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_DQ[12]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_DQ[13]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_DQ[14]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_DQ[15]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_DQ[1]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_DQ[2]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_DQ[3]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_DQ[4]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_DQ[5]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_DQ[6]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_DQ[7]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_DQ[8]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_DQ[9]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_LDQM     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_RAS_N    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_UDQM     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; DRAM_WE_N     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[0]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[10]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[11]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[12]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[13]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[14]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[15]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[16]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[17]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[18]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[19]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[1]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[20]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[21]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[22]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[23]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[24]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[25]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[26]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[27]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[28]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[29]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[2]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[30]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[31]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[32]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[33]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[34]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[35]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[3]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[4]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[5]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[6]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[7]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[8]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_0[9]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[0]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[10]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[11]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[12]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[13]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[14]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[15]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[16]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[17]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[18]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[19]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[1]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[20]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[21]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[22]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[23]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[24]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[25]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[26]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[27]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[28]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[29]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[2]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[30]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[31]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[32]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[33]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[34]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[35]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[3]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[4]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[5]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[6]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[7]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[8]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; GPIO_1[9]     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; HEX4[0]       ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; HEX4[1]       ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; HEX4[2]       ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; HEX4[3]       ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; HEX4[4]       ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; HEX4[5]       ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; HEX4[6]       ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; HEX5[0]       ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; HEX5[1]       ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; HEX5[2]       ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; HEX5[3]       ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; HEX5[4]       ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; HEX5[5]       ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; HEX5[6]       ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; PS2_CLK       ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; PS2_CLK2      ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; PS2_DAT       ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; PS2_DAT2      ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; SD_CLK        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; SD_CMD        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; SD_DATA[0]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; SD_DATA[1]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; SD_DATA[2]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; SD_DATA[3]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; VGA_B[0]      ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; VGA_B[1]      ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; VGA_B[2]      ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; VGA_B[3]      ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; VGA_G[0]      ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; VGA_G[1]      ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; VGA_G[2]      ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; VGA_G[3]      ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; VGA_HS        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; VGA_R[0]      ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; VGA_R[1]      ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; VGA_R[2]      ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; VGA_R[3]      ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ;                ;              ; VGA_VS        ; 3.3-V LVTTL     ; QSF Assignment ;
; Current Strength ; Project3       ;              ; VGA_*         ; MINIMUM CURRENT ; QSF Assignment ;
+------------------+----------------+--------------+---------------+-----------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2235 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2235 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2226    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 9       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Brian/dev/proc-design/project2/modelsim/Project2.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 857 / 18,480       ; 5 %   ;
; ALMs needed [=A-B+C]                                        ; 857                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 878 / 18,480       ; 5 %   ;
;         [a] ALMs used for LUT logic and registers           ; 239                ;       ;
;         [b] ALMs used for LUT logic                         ; 464                ;       ;
;         [c] ALMs used for registers                         ; 175                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 87 / 18,480        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 66 / 18,480        ; < 1 % ;
;         [a] Due to location constrained logic               ; 1                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 36                 ;       ;
;         [c] Due to LAB input limits                         ; 29                 ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 116 / 1,848        ; 6 %   ;
;     -- Logic LABs                                           ; 116                ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 1,185              ;       ;
;     -- 7 input functions                                    ; 15                 ;       ;
;     -- 6 input functions                                    ; 262                ;       ;
;     -- 5 input functions                                    ; 436                ;       ;
;     -- 4 input functions                                    ; 123                ;       ;
;     -- <=3 input functions                                  ; 349                ;       ;
; Combinational ALUT usage for route-throughs                 ; 77                 ;       ;
; Dedicated logic registers                                   ; 896                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 827 / 36,960       ; 2 %   ;
;         -- Secondary logic registers                        ; 69 / 36,960        ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 841                ;       ;
;         -- Routing optimization registers                   ; 55                 ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 86 / 224           ; 38 %  ;
;     -- Clock pins                                           ; 5 / 9              ; 56 %  ;
;     -- Dedicated input pins                                 ; 0 / 11             ; 0 %   ;
;                                                             ;                    ;       ;
; Global signals                                              ; 2                  ;       ;
; M10K blocks                                                 ; 7 / 308            ; 2 %   ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 65,536 / 3,153,920 ; 2 %   ;
; Total block memory implementation bits                      ; 71,680 / 3,153,920 ; 2 %   ;
; Total DSP Blocks                                            ; 0 / 66             ; 0 %   ;
; Fractional PLLs                                             ; 1 / 4              ; 25 %  ;
; Global clocks                                               ; 1 / 16             ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68             ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1% / 1% / 1%       ;       ;
; Peak interconnect usage (total/H/V)                         ; 18% / 18% / 18%    ;       ;
; Maximum fan-out                                             ; 903                ;       ;
; Highest non-global fan-out                                  ; 728                ;       ;
; Total fan-out                                               ; 8664               ;       ;
; Average fan-out                                             ; 3.70               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                         ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                  ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 857 / 18480 ( 5 % )  ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 857                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 878 / 18480 ( 5 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 239                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 464                  ; 0                              ;
;         [c] ALMs used for registers                         ; 175                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 87 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 66 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 1                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 36                   ; 0                              ;
;         [c] Due to LAB input limits                         ; 29                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Difficulty packing design                                   ; Low                  ; Low                            ;
;                                                             ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 116 / 1848 ( 6 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 116                  ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 1185                 ; 0                              ;
;     -- 7 input functions                                    ; 15                   ; 0                              ;
;     -- 6 input functions                                    ; 262                  ; 0                              ;
;     -- 5 input functions                                    ; 436                  ; 0                              ;
;     -- 4 input functions                                    ; 123                  ; 0                              ;
;     -- <=3 input functions                                  ; 349                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 77                   ; 0                              ;
; Memory ALUT usage                                           ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Dedicated logic registers                                   ; 0                    ; 0                              ;
;     -- By type:                                             ;                      ;                                ;
;         -- Primary logic registers                          ; 827 / 36960 ( 2 % )  ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 69 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                      ;                                ;
;         -- Design implementation registers                  ; 841                  ; 0                              ;
;         -- Routing optimization registers                   ; 55                   ; 0                              ;
;                                                             ;                      ;                                ;
;                                                             ;                      ;                                ;
; Virtual pins                                                ; 0                    ; 0                              ;
; I/O pins                                                    ; 84                   ; 2                              ;
; I/O registers                                               ; 0                    ; 0                              ;
; Total block memory bits                                     ; 65536                ; 0                              ;
; Total block memory implementation bits                      ; 71680                ; 0                              ;
; M10K block                                                  ; 7 / 308 ( 2 % )      ; 0 / 308 ( 0 % )                ;
; Clock enable block                                          ; 0 / 104 ( 0 % )      ; 1 / 104 ( < 1 % )              ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )       ; 1 / 36 ( 2 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
;                                                             ;                      ;                                ;
; Connections                                                 ;                      ;                                ;
;     -- Input Connections                                    ; 1631                 ; 0                              ;
;     -- Registered Input Connections                         ; 1586                 ; 0                              ;
;     -- Output Connections                                   ; 0                    ; 1631                           ;
;     -- Registered Output Connections                        ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Internal Connections                                        ;                      ;                                ;
;     -- Total Connections                                    ; 8855                 ; 1665                           ;
;     -- Registered Connections                               ; 4417                 ; 0                              ;
;                                                             ;                      ;                                ;
; External Connections                                        ;                      ;                                ;
;     -- Top                                                  ; 0                    ; 1631                           ;
;     -- hard_block:auto_generated_inst                       ; 1631                 ; 0                              ;
;                                                             ;                      ;                                ;
; Partition Interface                                         ;                      ;                                ;
;     -- Input Ports                                          ; 16                   ; 2                              ;
;     -- Output Ports                                         ; 70                   ; 2                              ;
;     -- Bidir Ports                                          ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Registered Ports                                            ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Port Connectivity                                           ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                    ; 0                              ;
+-------------------------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLOCK_50     ; M9    ; 3B       ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; FPGA_RESET_N ; P22   ; 5A       ; 54           ; 16           ; 54           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[0]       ; U7    ; 3A       ; 10           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[1]       ; W9    ; 3A       ; 11           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[2]       ; M7    ; 3A       ; 14           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[3]       ; M6    ; 3A       ; 14           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[0]        ; U13   ; 4A       ; 33           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[1]        ; V13   ; 4A       ; 33           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[2]        ; T13   ; 4A       ; 34           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[3]        ; T12   ; 4A       ; 34           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[4]        ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[5]        ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[6]        ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[7]        ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[8]        ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[9]        ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0]   ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]   ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]   ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]   ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]   ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]   ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]   ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]   ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]   ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]   ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]   ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]   ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]   ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]   ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]   ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]   ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]   ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]   ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]   ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]   ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]   ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]   ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]   ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]   ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]   ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]   ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]   ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]   ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]   ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]   ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]   ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]   ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]   ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]   ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]   ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]   ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]   ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]   ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pcOut[0]  ; L22   ; 5B       ; 54           ; 19           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[10] ; G10   ; 8A       ; 22           ; 45           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[11] ; F10   ; 8A       ; 22           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[12] ; L17   ; 5B       ; 54           ; 20           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[13] ; N20   ; 5B       ; 54           ; 18           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[14] ; P7    ; 3A       ; 14           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[15] ; L18   ; 5B       ; 54           ; 21           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[16] ; K7    ; 8A       ; 22           ; 45           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[17] ; K17   ; 5B       ; 54           ; 20           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[18] ; K21   ; 5B       ; 54           ; 21           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[19] ; B11   ; 7A       ; 32           ; 45           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[1]  ; T8    ; 3A       ; 12           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[20] ; L19   ; 5B       ; 54           ; 21           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[21] ; M21   ; 5B       ; 54           ; 20           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[22] ; H8    ; 8A       ; 20           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[23] ; V6    ; 3A       ; 12           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[24] ; C11   ; 7A       ; 32           ; 45           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[25] ; L7    ; 8A       ; 22           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[26] ; J8    ; 8A       ; 20           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[27] ; N16   ; 5B       ; 54           ; 18           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[28] ; N21   ; 5B       ; 54           ; 18           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[29] ; P16   ; 5A       ; 54           ; 17           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[2]  ; M22   ; 5B       ; 54           ; 19           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[30] ; P17   ; 5A       ; 54           ; 17           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[31] ; D12   ; 7A       ; 32           ; 45           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[3]  ; N19   ; 5B       ; 54           ; 19           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[4]  ; R7    ; 3A       ; 14           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[5]  ; M18   ; 5B       ; 54           ; 19           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[6]  ; M20   ; 5B       ; 54           ; 20           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[7]  ; M16   ; 5B       ; 54           ; 18           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[8]  ; J7    ; 8A       ; 20           ; 45           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcOut[9]  ; K22   ; 5B       ; 54           ; 21           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; 2A       ; 10 / 16 ( 63 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 8 / 16 ( 50 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 32 ( 6 % )    ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 37 / 48 ( 77 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 3 / 16 ( 19 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 3 / 48 ( 6 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 7 / 32 ( 22 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                   ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage         ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                 ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                 ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG               ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A16      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; LEDR[1]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; LEDR[0]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2       ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; HEX2[2]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; SW[7]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; SW[6]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; SW[4]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; HEX1[5]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; HEX1[3]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; HEX1[2]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; HEX1[0]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; HEX0[6]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1       ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0 ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB9      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; SW[9]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; SW[8]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; SW[5]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; HEX2[1]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; HEX1[4]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; HEX1[1]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; HEX2[6]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; HEX2[5]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B11      ; 250        ; 7A       ; pcOut[19]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B17      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C10      ;            ; --       ; VCCPD7A8A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; pcOut[24]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D4       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D8       ;            ; --       ; VCCPD7A8A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; pcOut[31]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D14      ;            ; --       ; VCCPD7A8A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D18      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                 ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E11      ;            ; --       ; VCCPD7A8A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E17      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                 ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F10      ; 253        ; 8A       ; pcOut[11]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F11      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G7       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; pcOut[10]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G19      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; pcOut[22]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                 ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; pcOut[8]               ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J8       ; 257        ; 8A       ; pcOut[26]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE             ; bidir  ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; pcOut[16]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K17      ; 178        ; 5B       ; pcOut[17]              ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K21      ; 183        ; 5B       ; pcOut[18]              ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K22      ; 185        ; 5B       ; pcOut[9]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L1       ; 21         ; 2A       ; LEDR[9]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; LEDR[8]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                 ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; pcOut[25]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L9       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; pcOut[12]              ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L18      ; 184        ; 5B       ; pcOut[15]              ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L19      ; 182        ; 5B       ; pcOut[20]              ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; pcOut[0]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                   ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; KEY[3]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; KEY[2]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLOCK_50               ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; pcOut[7]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; pcOut[5]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; pcOut[6]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M21      ; 181        ; 5B       ; pcOut[21]              ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 175        ; 5B       ; pcOut[2]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 24         ; 2A       ; LEDR[5]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; LEDR[4]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; pcOut[27]              ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; pcOut[3]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N20      ; 171        ; 5B       ; pcOut[13]              ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N21      ; 173        ; 5B       ; pcOut[28]              ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; P7       ; 73         ; 3A       ; pcOut[14]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; P10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; P13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; P15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; pcOut[29]              ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P17      ; 169        ; 5A       ; pcOut[30]              ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; FPGA_RESET_N           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4           ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R7       ; 71         ; 3A       ; pcOut[4]               ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3       ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T8       ; 68         ; 3A       ; pcOut[1]               ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; SW[3]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; SW[2]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U1       ; 25         ; 2A       ; LEDR[7]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; LEDR[6]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U7       ; 59         ; 3A       ; KEY[0]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U13      ; 109        ; 4A       ; SW[0]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U17      ; 152        ; 4A       ; HEX3[4]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U21      ; 151        ; 4A       ; HEX0[0]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; HEX1[6]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                  ; bidir  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; pcOut[23]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V11      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; SW[1]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; HEX2[4]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V16      ; 134        ; 4A       ; HEX3[3]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; HEX3[5]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; HEX3[6]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V21      ; 148        ; 4A       ; HEX0[1]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; LEDR[2]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W9       ; 65         ; 3A       ; KEY[1]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; HEX3[1]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; --       ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; HEX0[3]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; HEX0[2]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; LEDR[3]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; HEX2[3]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; HEX3[0]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; HEX3[2]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; HEX2[0]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; HEX0[5]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; HEX0[4]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                ;
+------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                      ;                           ;
+------------------------------------------------------------------------------------------------------+---------------------------+
; PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                      ; Integer PLL               ;
;     -- PLL Location                                                                                  ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                       ; Global Clock              ;
;     -- PLL Bandwidth                                                                                 ; Auto                      ;
;     -- Reference Clock Frequency                                                                     ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                    ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                             ; 300.0 MHz                 ;
;     -- PLL Operation Mode                                                                            ; Normal                    ;
;     -- PLL Freq Min Lock                                                                             ; N/A                       ;
;     -- PLL Freq Max Lock                                                                             ; N/A                       ;
;     -- PLL Enable                                                                                    ; On                        ;
;     -- PLL Fractional Division                                                                       ; N/A                       ;
;     -- M Counter                                                                                     ; 6                         ;
;     -- N Counter                                                                                     ; 1                         ;
;     -- PLL Refclk Select                                                                             ;                           ;
;             -- PLL Refclk Select Location                                                            ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                    ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                    ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                       ; N/A                       ;
;             -- CORECLKIN source                                                                      ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                    ; N/A                       ;
;             -- PLLIQCLKIN source                                                                     ; N/A                       ;
;             -- RXIQCLKIN source                                                                      ; N/A                       ;
;             -- CLKIN(0) source                                                                       ; CLOCK_50~input            ;
;             -- CLKIN(1) source                                                                       ; N/A                       ;
;             -- CLKIN(2) source                                                                       ; N/A                       ;
;             -- CLKIN(3) source                                                                       ; N/A                       ;
;     -- PLL Output Counter                                                                            ;                           ;
;         -- PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                ; 10.0 MHz                  ;
;             -- Output Clock Location                                                                 ; PLLOUTPUTCOUNTER_X0_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                ; Off                       ;
;             -- Duty Cycle                                                                            ; 50.0000                   ;
;             -- Phase Shift                                                                           ; 0.000000 degrees          ;
;             -- C Counter                                                                             ; 30                        ;
;             -- C Counter PH Mux PRST                                                                 ; 0                         ;
;             -- C Counter PRST                                                                        ; 1                         ;
;                                                                                                      ;                           ;
+------------------------------------------------------------------------------------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                            ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------+--------------+
; |Project3                                    ; 857.0 (8.0)          ; 877.5 (8.2)                      ; 85.0 (0.2)                                        ; 64.5 (0.0)                       ; 0.0 (0.0)            ; 1185 (31)           ; 896 (0)                   ; 0 (0)         ; 65536             ; 7     ; 0          ; 86   ; 0            ; |Project3                                                                                                      ; work         ;
;    |DecodeStage:decodeStage|                 ; 4.8 (4.8)            ; 5.5 (5.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|DecodeStage:decodeStage                                                                              ; work         ;
;    |ExecStage:execStage|                     ; 188.6 (18.7)         ; 186.0 (23.1)                     ; 8.6 (4.8)                                         ; 11.2 (0.4)                       ; 0.0 (0.0)            ; 338 (40)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|ExecStage:execStage                                                                                  ; work         ;
;       |Alu:alu|                              ; 105.5 (105.5)        ; 95.6 (95.6)                      ; 0.0 (0.0)                                         ; 9.9 (9.9)                        ; 0.0 (0.0)            ; 162 (162)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|ExecStage:execStage|Alu:alu                                                                          ; work         ;
;       |ForwardMux:rs1FwdMux|                 ; 37.2 (37.2)          ; 39.3 (39.3)                      ; 2.9 (2.9)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 80 (80)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|ExecStage:execStage|ForwardMux:rs1FwdMux                                                             ; work         ;
;       |ForwardMux:rs2FwdMux|                 ; 24.9 (24.9)          ; 28.1 (28.1)                      ; 3.3 (3.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 56 (56)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|ExecStage:execStage|ForwardMux:rs2FwdMux                                                             ; work         ;
;    |FetchStage:fetchStage|                   ; 78.5 (1.7)           ; 78.5 (1.7)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (4)             ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|FetchStage:fetchStage                                                                                ; work         ;
;       |PcApparatus:pcApparatus|              ; 75.3 (41.7)          ; 75.3 (41.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (90)            ; 43 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|FetchStage:fetchStage|PcApparatus:pcApparatus                                                        ; work         ;
;          |Register:pc|                       ; 33.5 (33.5)          ; 33.7 (33.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc                                            ; work         ;
;       |counter:branchWaitCounter|            ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|FetchStage:fetchStage|counter:branchWaitCounter                                                      ; work         ;
;    |InstMemory:instMem|                      ; 5.7 (5.7)            ; 5.8 (5.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|InstMemory:instMem                                                                                   ; work         ;
;    |MemStage:memStage|                       ; 192.5 (0.0)          ; 183.4 (0.0)                      ; 15.6 (0.0)                                        ; 24.6 (0.0)                       ; 0.0 (0.0)            ; 294 (0)             ; 193 (0)                   ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage                                                                                    ; work         ;
;       |DMemController:dMemController|        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|DMemController:dMemController                                                      ; work         ;
;          |altsyncram:data_rtl_0|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0                                ; work         ;
;             |altsyncram_acn1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated ; work         ;
;       |IoController:ioController|            ; 21.5 (21.5)          ; 25.1 (25.1)                      ; 3.7 (3.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 49 (49)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|IoController:ioController                                                          ; work         ;
;       |RegfileInMux:fwdValueMux|             ; 25.1 (25.1)          ; 29.1 (29.1)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|RegfileInMux:fwdValueMux                                                           ; work         ;
;       |UiController:uiController|            ; 145.5 (9.0)          ; 128.8 (11.1)                     ; 7.8 (2.1)                                         ; 24.5 (0.0)                       ; 0.0 (0.0)            ; 198 (2)             ; 193 (31)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController                                                          ; work         ;
;          |Debouncer:keyDebouncers[0]|        ; 7.5 (2.0)            ; 7.5 (2.0)                        ; 0.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[0]                               ; work         ;
;             |counter:count|                  ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[0]|counter:count                 ; work         ;
;          |Debouncer:keyDebouncers[1]|        ; 7.3 (1.8)            ; 6.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[1]                               ; work         ;
;             |counter:count|                  ; 5.5 (5.5)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[1]|counter:count                 ; work         ;
;          |Debouncer:keyDebouncers[2]|        ; 11.0 (5.8)           ; 7.2 (1.8)                        ; 0.2 (0.0)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 10 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[2]                               ; work         ;
;             |counter:count|                  ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[2]|counter:count                 ; work         ;
;          |Debouncer:keyDebouncers[3]|        ; 7.5 (2.0)            ; 7.5 (2.0)                        ; 0.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[3]                               ; work         ;
;             |counter:count|                  ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[3]|counter:count                 ; work         ;
;          |Debouncer:switchDebouncers[0]|     ; 7.5 (2.0)            ; 7.3 (2.0)                        ; 0.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[0]                            ; work         ;
;             |counter:count|                  ; 5.5 (5.5)            ; 5.3 (5.3)                        ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[0]|counter:count              ; work         ;
;          |Debouncer:switchDebouncers[1]|     ; 7.5 (2.0)            ; 7.5 (2.0)                        ; 0.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 10 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[1]                            ; work         ;
;             |counter:count|                  ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[1]|counter:count              ; work         ;
;          |Debouncer:switchDebouncers[2]|     ; 7.5 (2.0)            ; 7.5 (2.0)                        ; 0.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 10 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[2]                            ; work         ;
;             |counter:count|                  ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[2]|counter:count              ; work         ;
;          |Debouncer:switchDebouncers[3]|     ; 11.0 (6.0)           ; 7.3 (2.0)                        ; 0.3 (0.0)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[3]                            ; work         ;
;             |counter:count|                  ; 5.0 (5.0)            ; 5.3 (5.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[3]|counter:count              ; work         ;
;          |Debouncer:switchDebouncers[4]|     ; 11.0 (6.0)           ; 7.5 (2.0)                        ; 0.5 (0.0)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 10 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[4]                            ; work         ;
;             |counter:count|                  ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[4]|counter:count              ; work         ;
;          |Debouncer:switchDebouncers[5]|     ; 7.5 (2.0)            ; 7.5 (2.0)                        ; 0.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 10 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[5]                            ; work         ;
;             |counter:count|                  ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[5]|counter:count              ; work         ;
;          |Debouncer:switchDebouncers[6]|     ; 11.0 (6.0)           ; 7.5 (2.0)                        ; 0.5 (0.0)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[6]                            ; work         ;
;             |counter:count|                  ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[6]|counter:count              ; work         ;
;          |Debouncer:switchDebouncers[7]|     ; 7.5 (2.0)            ; 7.5 (2.0)                        ; 0.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 11 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]                            ; work         ;
;             |counter:count|                  ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|counter:count              ; work         ;
;          |Debouncer:switchDebouncers[8]|     ; 11.0 (6.0)           ; 7.5 (2.0)                        ; 0.5 (0.0)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[8]                            ; work         ;
;             |counter:count|                  ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[8]|counter:count              ; work         ;
;          |Debouncer:switchDebouncers[9]|     ; 7.5 (2.0)            ; 7.5 (2.0)                        ; 0.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 10 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[9]                            ; work         ;
;             |counter:count|                  ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[9]|counter:count              ; work         ;
;          |SevenSeg:ss1|                      ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|SevenSeg:ss1                                             ; work         ;
;          |SevenSeg:ss2|                      ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|SevenSeg:ss2                                             ; work         ;
;          |SevenSeg:ss3|                      ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|SevenSeg:ss3                                             ; work         ;
;          |SevenSeg:ss4|                      ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|MemStage:memStage|UiController:uiController|SevenSeg:ss4                                             ; work         ;
;    |PLL:PLL_inst|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|PLL:PLL_inst                                                                                         ; PLL          ;
;       |PLL_0002:pll_inst|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|PLL:PLL_inst|PLL_0002:pll_inst                                                                       ; PLL          ;
;          |altera_pll:altera_pll_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i                                               ; work         ;
;    |Regfile:regfile|                         ; 93.5 (93.5)          ; 96.9 (96.9)                      ; 13.7 (13.7)                                       ; 10.3 (10.3)                      ; 0.0 (0.0)            ; 8 (8)               ; 279 (279)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Regfile:regfile                                                                                      ; work         ;
;    |RegfileInMux:regfileInMux|               ; 14.7 (14.7)          ; 17.7 (17.7)                      ; 3.7 (3.7)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 43 (43)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|RegfileInMux:regfileInMux                                                                            ; work         ;
;    |Register:dStageInstrReg|                 ; 9.2 (9.2)            ; 10.3 (10.3)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:dStageInstrReg                                                                              ; work         ;
;    |Register:dStagePcReg|                    ; 11.7 (11.7)          ; 11.7 (11.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:dStagePcReg                                                                                 ; work         ;
;    |Register:eStageAluFuncReg|               ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:eStageAluFuncReg                                                                            ; work         ;
;    |Register:eStageAluIn2SelReg|             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:eStageAluIn2SelReg                                                                          ; work         ;
;    |Register:eStageImmReg|                   ; 1.6 (1.6)            ; 2.3 (2.3)                        ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:eStageImmReg                                                                                ; work         ;
;    |Register:eStageLoadStoreReg|             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:eStageLoadStoreReg                                                                          ; work         ;
;    |Register:eStagePcReg|                    ; 10.9 (10.9)          ; 11.7 (11.7)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:eStagePcReg                                                                                 ; work         ;
;    |Register:eStageRdReg|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:eStageRdReg                                                                                 ; work         ;
;    |Register:eStageRegfileOut1Reg|           ; 53.1 (53.1)          ; 67.0 (67.0)                      ; 17.0 (17.0)                                       ; 3.2 (3.2)                        ; 0.0 (0.0)            ; 97 (97)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:eStageRegfileOut1Reg                                                                        ; work         ;
;    |Register:eStageRegfileOut2Reg|           ; 59.8 (59.8)          ; 67.2 (67.2)                      ; 17.0 (17.0)                                       ; 9.6 (9.6)                        ; 0.0 (0.0)            ; 98 (98)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:eStageRegfileOut2Reg                                                                        ; work         ;
;    |Register:eStageRegfileWrtEnReg|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:eStageRegfileWrtEnReg                                                                       ; work         ;
;    |Register:eStageRegno1Reg|                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:eStageRegno1Reg                                                                             ; work         ;
;    |Register:eStageRegno2Reg|                ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:eStageRegno2Reg                                                                             ; work         ;
;    |Register:mStageAddrReg|                  ; 67.9 (67.9)          ; 66.8 (66.8)                      ; 2.8 (2.8)                                         ; 3.9 (3.9)                        ; 0.0 (0.0)            ; 99 (99)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:mStageAddrReg                                                                               ; work         ;
;    |Register:mStageIoInReg|                  ; 9.5 (9.5)            ; 10.1 (10.1)                      ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:mStageIoInReg                                                                               ; work         ;
;    |Register:mStageIsStoreReg|               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:mStageIsStoreReg                                                                            ; work         ;
;    |Register:mStagePcReg|                    ; 9.1 (9.1)            ; 11.1 (11.1)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:mStagePcReg                                                                                 ; work         ;
;    |Register:mStageRdReg|                    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:mStageRdReg                                                                                 ; work         ;
;    |Register:mStageRegfileInSelReg|          ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:mStageRegfileInSelReg                                                                       ; work         ;
;    |Register:mStageRegfileWrtEnReg|          ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:mStageRegfileWrtEnReg                                                                       ; work         ;
;    |Register:regfileInSel|                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:regfileInSel                                                                                ; work         ;
;    |Register:wbStageAluOutReg|               ; 8.8 (8.8)            ; 9.9 (9.9)                        ; 1.3 (1.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:wbStageAluOutReg                                                                            ; work         ;
;    |Register:wbStageIoOutReg|                ; 8.8 (8.8)            ; 9.6 (9.6)                        ; 1.0 (1.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:wbStageIoOutReg                                                                             ; work         ;
;    |Register:wbStagePcReg|                   ; 8.1 (8.1)            ; 8.5 (8.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:wbStagePcReg                                                                                ; work         ;
;    |Register:wbStageRegfileInSelReg|         ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:wbStageRegfileInSelReg                                                                      ; work         ;
;    |Register:wbStageRegfileWrtEnReg|         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:wbStageRegfileWrtEnReg                                                                      ; work         ;
;    |Register:wbStageWrtRegnoReg|             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project3|Register:wbStageWrtRegnoReg                                                                          ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LEDR[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[10]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[11]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[12]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[13]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[14]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[15]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[16]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[17]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[18]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[19]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[20]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[21]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[22]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[23]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[24]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[25]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[26]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[27]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[28]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[29]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[30]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcOut[31]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_RESET_N ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]        ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]       ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]        ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]       ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]        ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]        ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]        ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]        ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]        ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]        ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]        ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]       ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]        ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]       ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_50                                                                                                  ;                   ;         ;
; FPGA_RESET_N                                                                                              ;                   ;         ;
;      - PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL              ; 1                 ; 0       ;
; SW[0]                                                                                                     ;                   ;         ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[0]|stableState~0            ; 0                 ; 7       ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[0]|counter:count|count[2]~0 ; 0                 ; 7       ;
; KEY[0]                                                                                                    ;                   ;         ;
;      - MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[0]|stableState~0               ; 1                 ; 7       ;
;      - MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[0]|counter:count|count[1]~0    ; 1                 ; 7       ;
; SW[1]                                                                                                     ;                   ;         ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[1]|stableState~0            ; 1                 ; 7       ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[1]|counter:count|count[0]~0 ; 1                 ; 7       ;
; KEY[1]                                                                                                    ;                   ;         ;
;      - MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[1]|stableState~0               ; 1                 ; 7       ;
;      - MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[1]|counter:count|count[6]~0    ; 1                 ; 7       ;
; SW[7]                                                                                                     ;                   ;         ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|stableState~0            ; 1                 ; 7       ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|counter:count|count[1]~0 ; 1                 ; 7       ;
; SW[6]                                                                                                     ;                   ;         ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[6]|stableState~0            ; 1                 ; 7       ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[6]|counter:count|count[5]~0 ; 1                 ; 7       ;
; SW[8]                                                                                                     ;                   ;         ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[8]|stableState~0            ; 1                 ; 7       ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[8]|counter:count|count[7]~0 ; 1                 ; 7       ;
; SW[9]                                                                                                     ;                   ;         ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[9]|stableState~0            ; 0                 ; 7       ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[9]|counter:count|count[1]~0 ; 0                 ; 7       ;
; SW[4]                                                                                                     ;                   ;         ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[4]|stableState~0            ; 0                 ; 7       ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[4]|counter:count|count[1]~0 ; 0                 ; 7       ;
; SW[5]                                                                                                     ;                   ;         ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[5]|stableState~0            ; 1                 ; 7       ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[5]|counter:count|count[5]~0 ; 1                 ; 7       ;
; SW[2]                                                                                                     ;                   ;         ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[2]|stableState~0            ; 1                 ; 7       ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[2]|counter:count|count[1]~0 ; 1                 ; 7       ;
; KEY[2]                                                                                                    ;                   ;         ;
;      - MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[2]|stableState~0               ; 0                 ; 7       ;
;      - MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[2]|counter:count|count[7]~0    ; 0                 ; 7       ;
; SW[3]                                                                                                     ;                   ;         ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[3]|stableState~0            ; 1                 ; 7       ;
;      - MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[3]|counter:count|count[2]~0 ; 1                 ; 7       ;
; KEY[3]                                                                                                    ;                   ;         ;
;      - MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[3]|stableState~0               ; 1                 ; 7       ;
;      - MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[3]|counter:count|count[2]~0    ; 1                 ; 7       ;
+-----------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------+---------------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                               ; Location                  ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------+---------------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[1]~1                             ; MLABCELL_X23_Y20_N6       ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[27]~4                            ; MLABCELL_X23_Y20_N42      ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; FetchStage:fetchStage|counter:branchWaitCounter|count[1]~0                                         ; MLABCELL_X23_Y20_N45      ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MemStage:memStage|DMemController:dMemController|data~0                                             ; LABCELL_X31_Y21_N36       ; 7       ; Write enable ; no     ; --                   ; --               ; --                        ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[0]|counter:count|count[1]~1    ; LABCELL_X32_Y20_N30       ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[1]|counter:count|count[6]~1    ; LABCELL_X32_Y17_N42       ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[2]|counter:count|count[7]~1    ; LABCELL_X32_Y19_N6        ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[3]|counter:count|count[2]~1    ; LABCELL_X36_Y18_N42       ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[0]|counter:count|count[2]~1 ; LABCELL_X35_Y18_N6        ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[1]|counter:count|count[0]~1 ; LABCELL_X31_Y1_N18        ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[2]|counter:count|count[1]~1 ; MLABCELL_X28_Y2_N42       ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[3]|counter:count|count[2]~1 ; MLABCELL_X34_Y18_N42      ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[4]|counter:count|count[1]~1 ; LABCELL_X32_Y5_N6         ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[5]|counter:count|count[5]~1 ; MLABCELL_X28_Y6_N30       ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[6]|counter:count|count[5]~1 ; LABCELL_X29_Y1_N18        ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|counter:count|count[1]~1 ; LABCELL_X29_Y5_N30        ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[8]|counter:count|count[7]~1 ; LABCELL_X29_Y4_N6         ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[9]|counter:count|count[1]~1 ; LABCELL_X35_Y2_N30        ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; MemStage:memStage|UiController:uiController|hexValue[4]~0                                          ; LABCELL_X29_Y17_N0        ; 45      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MemStage:memStage|UiController:uiController|ledValue[1]~0                                          ; LABCELL_X29_Y17_N30       ; 14      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|locked_wire[0]                              ; FRACTIONALPLL_X0_Y1_N0    ; 728     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                              ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 903     ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Regfile:regfile|data[0][3]~7                                                                       ; LABCELL_X19_Y22_N24       ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Regfile:regfile|data[10][29]~1                                                                     ; LABCELL_X20_Y22_N6        ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Regfile:regfile|data[11][27]~3                                                                     ; LABCELL_X20_Y22_N57       ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Regfile:regfile|data[1][11]~4                                                                      ; LABCELL_X19_Y22_N42       ; 41      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Regfile:regfile|data[2][4]~0                                                                       ; LABCELL_X19_Y22_N12       ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Regfile:regfile|data[3][21]~2                                                                      ; LABCELL_X20_Y22_N48       ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Regfile:regfile|data[8][18]~6                                                                      ; LABCELL_X19_Y22_N6        ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Regfile:regfile|data[9][6]~5                                                                       ; LABCELL_X19_Y22_N48       ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register:eStageRegfileOut2Reg|dataOut[1]~4                                                         ; MLABCELL_X28_Y22_N12      ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Register:mStageAddrReg|dataOut[25]~14                                                              ; LABCELL_X26_Y16_N18       ; 17      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Register:mStageAddrReg|dataOut[9]~7                                                                ; MLABCELL_X28_Y19_N54      ; 18      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------+---------------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                         ;
+-------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                    ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y1_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 903     ; Global Clock         ; GCLK6            ; --                        ;
+-------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                               ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------+---------+
; PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|locked_wire[0]                                              ; 728     ;
; Register:mStageRegfileWrtEnReg|dataOut[0]                                                                          ; 97      ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|Equal0~0                                                                  ; 95      ;
; MemStage:memStage|IoController:ioController|Equal0~5                                                               ; 81      ;
; Register:mStageRegfileInSelReg|dataOut[1]                                                                          ; 75      ;
; Register:dStageInstrReg|dataOut[7]                                                                                 ; 67      ;
; DecodeStage:decodeStage|regno2[0]~2                                                                                ; 66      ;
; DecodeStage:decodeStage|regno2[1]~1                                                                                ; 66      ;
; DecodeStage:decodeStage|regno1[0]~0                                                                                ; 66      ;
; Register:eStageImmReg|dataOut[15]                                                                                  ; 61      ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|comb~1                                                                    ; 57      ;
; Register:eStageAluIn2SelReg|dataOut[0]                                                                             ; 54      ;
; Register:mStageRegfileInSelReg|dataOut[0]                                                                          ; 53      ;
; Register:mStageAddrReg|dataOut[4]                                                                                  ; 51      ;
; Register:eStageAluFuncReg|dataOut[0]                                                                               ; 49      ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|comb~2                                                                    ; 48      ;
; Register:mStageAddrReg|dataOut[2]~DUPLICATE                                                                        ; 46      ;
; MemStage:memStage|UiController:uiController|hexValue[4]~0                                                          ; 45      ;
; Regfile:regfile|data[1][11]~4                                                                                      ; 41      ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[27]~4                                            ; 40      ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|comb~0                                                                    ; 37      ;
; Regfile:regfile|data[0][3]~7                                                                                       ; 35      ;
; Regfile:regfile|data[9][6]~5                                                                                       ; 35      ;
; Regfile:regfile|data[11][27]~3                                                                                     ; 35      ;
; ExecStage:execStage|Alu:alu|Equal2~0                                                                               ; 35      ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|comb~3                                                                    ; 35      ;
; Regfile:regfile|data[3][21]~2                                                                                      ; 34      ;
; Regfile:regfile|data[10][29]~1                                                                                     ; 34      ;
; ExecStage:execStage|Alu:alu|Equal0~0                                                                               ; 34      ;
; Regfile:regfile|data[2][4]~0                                                                                       ; 33      ;
; DecodeStage:decodeStage|regno2[3]~0                                                                                ; 33      ;
; DecodeStage:decodeStage|regno1[1]~1                                                                                ; 33      ;
; Register:wbStageRegfileInSelReg|dataOut[0]                                                                         ; 33      ;
; Register:wbStageRegfileInSelReg|dataOut[1]                                                                         ; 33      ;
; Regfile:regfile|data[8][18]~6                                                                                      ; 32      ;
; Register:eStageRegfileOut2Reg|dataOut[1]~4                                                                         ; 32      ;
; Register:eStageRegfileOut2Reg|dataOut[1]~1                                                                         ; 32      ;
; Register:eStageRegfileOut1Reg|dataOut[31]~1                                                                        ; 32      ;
; RegfileInMux:regfileInMux|out[2]~9                                                                                 ; 32      ;
; FetchStage:fetchStage|comb~0                                                                                       ; 32      ;
; ExecStage:execStage|Alu:alu|out[0]~17                                                                              ; 31      ;
; FetchStage:fetchStage|Equal6~1                                                                                     ; 31      ;
; Register:eStageImmReg|dataOut[11]~DUPLICATE                                                                        ; 30      ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6]                                               ; 21      ;
; ExecStage:execStage|Alu:alu|Equal1~0                                                                               ; 20      ;
; ExecStage:execStage|Alu:alu|Equal5~0                                                                               ; 19      ;
; ExecStage:execStage|Alu:alu|Equal4~0                                                                               ; 19      ;
; Register:mStageAddrReg|dataOut[9]~7                                                                                ; 18      ;
; ExecStage:execStage|Alu:alu|Equal6~0                                                                               ; 18      ;
; Register:mStageAddrReg|dataOut[3]                                                                                  ; 18      ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[5]                                               ; 18      ;
; Register:mStageAddrReg|dataOut[25]~14                                                                              ; 17      ;
; Register:mStageAddrReg|dataOut[5]                                                                                  ; 17      ;
; Register:mStageAddrReg|dataOut[6]                                                                                  ; 17      ;
; Register:mStageAddrReg|dataOut[10]                                                                                 ; 17      ;
; Register:mStageAddrReg|dataOut[11]                                                                                 ; 17      ;
; Register:mStageAddrReg|dataOut[8]                                                                                  ; 17      ;
; Register:mStageAddrReg|dataOut[7]                                                                                  ; 17      ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[3]                                               ; 17      ;
; Register:dStageInstrReg|dataOut[27]                                                                                ; 16      ;
; Register:dStageInstrReg|dataOut[26]                                                                                ; 16      ;
; Register:dStageInstrReg|dataOut[25]                                                                                ; 16      ;
; Register:mStageAddrReg|dataOut[9]~0                                                                                ; 16      ;
; Register:dStageInstrReg|dataOut~0                                                                                  ; 16      ;
; Register:eStageAluFuncReg|dataOut[4]                                                                               ; 16      ;
; Register:eStageAluFuncReg|dataOut[3]                                                                               ; 16      ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[2]~DUPLICATE                                     ; 15      ;
; Register:dStageInstrReg|dataOut[27]~1                                                                              ; 15      ;
; Register:mStageAddrReg|dataOut[9]~3                                                                                ; 15      ;
; Register:mStageAddrReg|dataOut[9]~2                                                                                ; 15      ;
; Register:mStageAddrReg|dataOut[9]~1                                                                                ; 15      ;
; Register:eStageAluFuncReg|dataOut[2]                                                                               ; 15      ;
; Register:eStageAluFuncReg|dataOut[1]                                                                               ; 15      ;
; Register:mStageAddrReg|dataOut[9]~DUPLICATE                                                                        ; 14      ;
; RegfileInMux:regfileInMux|out[9]~28                                                                                ; 14      ;
; MemStage:memStage|UiController:uiController|ledValue[1]~0                                                          ; 14      ;
; Register:mStageIoInReg|dataOut[6]                                                                                  ; 14      ;
; Register:mStageIoInReg|dataOut[3]                                                                                  ; 14      ;
; Register:mStageIoInReg|dataOut[2]                                                                                  ; 14      ;
; Register:mStageIoInReg|dataOut[1]                                                                                  ; 14      ;
; RegfileInMux:regfileInMux|out[7]~13                                                                                ; 13      ;
; RegfileInMux:regfileInMux|out[24]~7                                                                                ; 13      ;
; Register:mStageIoInReg|dataOut[10]                                                                                 ; 13      ;
; Register:mStageIoInReg|dataOut[9]                                                                                  ; 13      ;
; Register:mStageIoInReg|dataOut[8]                                                                                  ; 13      ;
; Register:mStageIoInReg|dataOut[7]                                                                                  ; 13      ;
; Register:mStageIoInReg|dataOut[5]                                                                                  ; 13      ;
; Register:mStageIoInReg|dataOut[4]                                                                                  ; 13      ;
; Register:mStageAddrReg|dataOut[12]                                                                                 ; 13      ;
; Register:mStageIoInReg|dataOut[0]                                                                                  ; 13      ;
; RegfileInMux:regfileInMux|out[8]~27                                                                                ; 12      ;
; RegfileInMux:regfileInMux|out[6]~14                                                                                ; 12      ;
; RegfileInMux:regfileInMux|out[28]~12                                                                               ; 12      ;
; RegfileInMux:regfileInMux|out[22]~5                                                                                ; 12      ;
; RegfileInMux:regfileInMux|out[31]~4                                                                                ; 12      ;
; RegfileInMux:regfileInMux|out[1]~1                                                                                 ; 12      ;
; Register:mStageIoInReg|dataOut[15]                                                                                 ; 12      ;
; Register:mStageIoInReg|dataOut[14]                                                                                 ; 12      ;
; Register:mStageIoInReg|dataOut[13]                                                                                 ; 12      ;
; Register:mStageIoInReg|dataOut[12]                                                                                 ; 12      ;
; Register:mStageIoInReg|dataOut[11]                                                                                 ; 12      ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[4]                                               ; 12      ;
; Register:dStageInstrReg|dataOut[24]                                                                                ; 11      ;
; RegfileInMux:regfileInMux|out[3]~32                                                                                ; 11      ;
; RegfileInMux:regfileInMux|out[4]~29                                                                                ; 11      ;
; RegfileInMux:regfileInMux|out[11]~26                                                                               ; 11      ;
; RegfileInMux:regfileInMux|out[10]~25                                                                               ; 11      ;
; RegfileInMux:regfileInMux|out[13]~24                                                                               ; 11      ;
; RegfileInMux:regfileInMux|out[12]~23                                                                               ; 11      ;
; RegfileInMux:regfileInMux|out[25]~8                                                                                ; 11      ;
; RegfileInMux:regfileInMux|out[23]~6                                                                                ; 11      ;
; RegfileInMux:regfileInMux|out[30]~3                                                                                ; 11      ;
; RegfileInMux:regfileInMux|out[29]~2                                                                                ; 11      ;
; RegfileInMux:regfileInMux|out[0]~0                                                                                 ; 11      ;
; RegfileInMux:regfileInMux|out[2]~31                                                                                ; 10      ;
; RegfileInMux:regfileInMux|out[5]~30                                                                                ; 10      ;
; Register:wbStageRegfileWrtEnReg|dataOut[0]                                                                         ; 10      ;
; Register:wbStageWrtRegnoReg|dataOut[0]                                                                             ; 10      ;
; Register:wbStageWrtRegnoReg|dataOut[1]                                                                             ; 10      ;
; Register:wbStageWrtRegnoReg|dataOut[3]                                                                             ; 10      ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[2]|counter:count|count[7]~1                    ; 9       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[2]|counter:count|count[1]~1                 ; 9       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[5]|counter:count|count[5]~1                 ; 9       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[4]|counter:count|count[1]~1                 ; 9       ;
; RegfileInMux:regfileInMux|out[14]~41                                                                               ; 9       ;
; RegfileInMux:regfileInMux|out[16]~39                                                                               ; 9       ;
; RegfileInMux:regfileInMux|out[21]~38                                                                               ; 9       ;
; RegfileInMux:regfileInMux|out[18]~36                                                                               ; 9       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|counter:count|count[1]~1                 ; 9       ;
; RegfileInMux:regfileInMux|out[27]~34                                                                               ; 9       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[1]|counter:count|count[0]~1                 ; 9       ;
; ExecStage:execStage|Alu:alu|Equal15~8                                                                              ; 9       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[3]|counter:count|count[2]~1                    ; 8       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[3]|counter:count|count[2]~1                 ; 8       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[9]|counter:count|count[1]~1                 ; 8       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[8]|counter:count|count[7]~1                 ; 8       ;
; RegfileInMux:regfileInMux|out[15]~42                                                                               ; 8       ;
; RegfileInMux:regfileInMux|out[17]~40                                                                               ; 8       ;
; RegfileInMux:regfileInMux|out[20]~37                                                                               ; 8       ;
; RegfileInMux:regfileInMux|out[19]~35                                                                               ; 8       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[6]|counter:count|count[5]~1                 ; 8       ;
; RegfileInMux:regfileInMux|out[26]~33                                                                               ; 8       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[1]|counter:count|count[6]~1                    ; 8       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[0]|counter:count|count[1]~1                    ; 8       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[0]|counter:count|count[2]~1                 ; 8       ;
; ExecStage:execStage|aluIn2[3]~24                                                                                   ; 8       ;
; ExecStage:execStage|aluIn2[2]~23                                                                                   ; 8       ;
; ExecStage:execStage|aluIn2[5]~22                                                                                   ; 8       ;
; ExecStage:execStage|aluIn2[4]~21                                                                                   ; 8       ;
; ExecStage:execStage|aluIn2[0]~20                                                                                   ; 8       ;
; ExecStage:execStage|aluIn2[1]~19                                                                                   ; 8       ;
; ExecStage:execStage|aluIn2[15]~16                                                                                  ; 8       ;
; ExecStage:execStage|aluIn2[14]~15                                                                                  ; 8       ;
; ExecStage:execStage|aluIn2[21]~12                                                                                  ; 8       ;
; ExecStage:execStage|aluIn2[20]~11                                                                                  ; 8       ;
; MemStage:memStage|IoController:ioController|dataOut[4]~14                                                          ; 8       ;
; MemStage:memStage|DMemController:dMemController|data~0                                                             ; 7       ;
; ExecStage:execStage|Alu:alu|LessThan3~4                                                                            ; 7       ;
; ExecStage:execStage|aluIn2[17]~14                                                                                  ; 7       ;
; ExecStage:execStage|aluIn2[16]~13                                                                                  ; 7       ;
; ExecStage:execStage|aluIn2[18]~10                                                                                  ; 7       ;
; ExecStage:execStage|aluIn2[19]~9                                                                                   ; 7       ;
; ExecStage:execStage|aluIn2[6]~8                                                                                    ; 7       ;
; ExecStage:execStage|aluIn2[7]~7                                                                                    ; 7       ;
; ExecStage:execStage|aluIn2[23]~4                                                                                   ; 7       ;
; ExecStage:execStage|aluIn2[31]~2                                                                                   ; 7       ;
; ExecStage:execStage|aluIn2[30]~1                                                                                   ; 7       ;
; ExecStage:execStage|aluIn2[29]~0                                                                                   ; 7       ;
; Register:eStageImmReg|dataOut[3]                                                                                   ; 7       ;
; ExecStage:execStage|aluIn2[26]~29                                                                                  ; 6       ;
; ExecStage:execStage|aluIn2[25]~28                                                                                  ; 6       ;
; ExecStage:execStage|aluIn2[28]~27                                                                                  ; 6       ;
; ExecStage:execStage|aluIn2[27]~26                                                                                  ; 6       ;
; ExecStage:execStage|aluIn2[24]~25                                                                                  ; 6       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[15]~21                                                              ; 6       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[14]~20                                                              ; 6       ;
; ExecStage:execStage|Alu:alu|LessThan3~0                                                                            ; 6       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[21]~24                                                                ; 6       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[20]~22                                                                ; 6       ;
; ExecStage:execStage|Alu:alu|Equal15~6                                                                              ; 6       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[28]~11                                                              ; 6       ;
; ExecStage:execStage|aluIn2[12]~5                                                                                   ; 6       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[25]~8                                                               ; 6       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[24]~7                                                               ; 6       ;
; ExecStage:execStage|aluIn2[22]~3                                                                                   ; 6       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[1]~3                                                                  ; 6       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[0]~1                                                                  ; 6       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[4]~DUPLICATE                                     ; 5       ;
; Register:dStageInstrReg|dataOut[23]                                                                                ; 5       ;
; ExecStage:execStage|aluIn2[9]~33                                                                                   ; 5       ;
; ExecStage:execStage|aluIn2[12]~32                                                                                  ; 5       ;
; ExecStage:execStage|aluIn2[13]~31                                                                                  ; 5       ;
; ExecStage:execStage|aluIn2[8]~30                                                                                   ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[3]~46                                                                 ; 5       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[3]~31                                                               ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[2]~44                                                                 ; 5       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[2]~30                                                               ; 5       ;
; ExecStage:execStage|Alu:alu|Equal15~9                                                                              ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[5]~42                                                                 ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[4]~40                                                                 ; 5       ;
; ExecStage:execStage|Alu:alu|LessThan3~19                                                                           ; 5       ;
; ExecStage:execStage|aluIn2[11]~18                                                                                  ; 5       ;
; ExecStage:execStage|aluIn2[10]~17                                                                                  ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[9]~38                                                                 ; 5       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[9]~26                                                                 ; 5       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[9]~27                                                               ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[8]~37                                                                 ; 5       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[8]~25                                                                 ; 5       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[8]~26                                                               ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[11]~36                                                                ; 5       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[11]~24                                                                ; 5       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[11]~25                                                              ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[10]~35                                                                ; 5       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[10]~23                                                                ; 5       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[10]~24                                                              ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[13]~34                                                                ; 5       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[13]~22                                                                ; 5       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[13]~23                                                              ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[12]~33                                                                ; 5       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[12]~21                                                                ; 5       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[12]~22                                                              ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[15]~32                                                                ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[14]~30                                                                ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[17]~28                                                                ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[16]~26                                                                ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[18]~20                                                                ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[19]~18                                                                ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[6]~16                                                                 ; 5       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[6]~13                                                               ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[7]~15                                                                 ; 5       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[7]~12                                                               ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[25]~10                                                                ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[24]~9                                                                 ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[23]~8                                                                 ; 5       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[23]~6                                                               ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[22]~7                                                                 ; 5       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[22]~5                                                               ; 5       ;
; ExecStage:execStage|Alu:alu|Equal15~0                                                                              ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[31]~6                                                                 ; 5       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[31]~4                                                               ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[30]~5                                                                 ; 5       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[30]~3                                                               ; 5       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[29]~4                                                                 ; 5       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[29]~2                                                               ; 5       ;
; FetchStage:fetchStage|counter:branchWaitCounter|count[1]                                                           ; 5       ;
; FetchStage:fetchStage|counter:branchWaitCounter|count[0]                                                           ; 5       ;
; FetchStage:fetchStage|Equal6~0                                                                                     ; 5       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[4]~48                                                               ; 5       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[5]~44                                                               ; 5       ;
; Register:mStageAddrReg|dataOut[16]                                                                                 ; 5       ;
; Register:mStageAddrReg|dataOut[27]                                                                                 ; 5       ;
; Register:mStageAddrReg|dataOut[26]                                                                                 ; 5       ;
; Register:mStageAddrReg|dataOut[21]                                                                                 ; 5       ;
; Register:mStageAddrReg|dataOut[20]                                                                                 ; 5       ;
; Register:mStageAddrReg|dataOut[19]                                                                                 ; 5       ;
; Register:mStageAddrReg|dataOut[17]                                                                                 ; 5       ;
; Register:mStageAddrReg|dataOut[2]                                                                                  ; 5       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[12]                                              ; 5       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[8]                                               ; 5       ;
; Register:mStageAddrReg|dataOut[12]~DUPLICATE                                                                       ; 4       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[11]~DUPLICATE                                    ; 4       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[10]~DUPLICATE                                    ; 4       ;
; Register:dStageInstrReg|dataOut[28]                                                                                ; 4       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[26]~51                                                                ; 4       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[25]~50                                                                ; 4       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[28]~49                                                                ; 4       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[27]~48                                                                ; 4       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[24]~47                                                                ; 4       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[3]~45                                                                 ; 4       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[2]~43                                                                 ; 4       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[5]~41                                                                 ; 4       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[4]~39                                                                 ; 4       ;
; ExecStage:execStage|Alu:alu|LessThan3~2                                                                            ; 4       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[15]~31                                                                ; 4       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[14]~29                                                                ; 4       ;
; ExecStage:execStage|Alu:alu|LessThan3~1                                                                            ; 4       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[17]~27                                                                ; 4       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[17]~19                                                              ; 4       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[16]~25                                                                ; 4       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[16]~18                                                              ; 4       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[21]~23                                                                ; 4       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[21]~17                                                              ; 4       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[20]~21                                                                ; 4       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[20]~16                                                              ; 4       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[18]~19                                                                ; 4       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[18]~15                                                              ; 4       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[19]~17                                                                ; 4       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[19]~14                                                              ; 4       ;
; RegfileInMux:regfileInMux|out[27]~11                                                                               ; 4       ;
; RegfileInMux:regfileInMux|out[26]~10                                                                               ; 4       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[1]~1                                                                ; 4       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[0]~0                                                                ; 4       ;
; Register:mStageIoInReg|dataOut[17]                                                                                 ; 4       ;
; Register:mStageIoInReg|dataOut[16]                                                                                 ; 4       ;
; Register:mStageIoInReg|dataOut[21]                                                                                 ; 4       ;
; Register:mStageIoInReg|dataOut[20]                                                                                 ; 4       ;
; Register:mStageIoInReg|dataOut[18]                                                                                 ; 4       ;
; Register:mStageIoInReg|dataOut[19]                                                                                 ; 4       ;
; Register:mStageIoInReg|dataOut[28]                                                                                 ; 4       ;
; Register:mStageIoInReg|dataOut[27]                                                                                 ; 4       ;
; Register:mStageIoInReg|dataOut[26]                                                                                 ; 4       ;
; Register:mStageIoInReg|dataOut[25]                                                                                 ; 4       ;
; Register:mStageIoInReg|dataOut[24]                                                                                 ; 4       ;
; Register:mStageIoInReg|dataOut[23]                                                                                 ; 4       ;
; Register:mStageIoInReg|dataOut[22]                                                                                 ; 4       ;
; Register:mStageIoInReg|dataOut[31]                                                                                 ; 4       ;
; Register:mStageIoInReg|dataOut[30]                                                                                 ; 4       ;
; Register:mStageIoInReg|dataOut[29]                                                                                 ; 4       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[5]|stableState                              ; 4       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[4]|stableState                              ; 4       ;
; Register:mStagePcReg|dataOut[16]                                                                                   ; 4       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a17 ; 4       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a18 ; 4       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a20 ; 4       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a21 ; 4       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a16 ; 4       ;
; Register:mStagePcReg|dataOut[21]                                                                                   ; 4       ;
; Register:mStagePcReg|dataOut[20]                                                                                   ; 4       ;
; Register:mStagePcReg|dataOut[18]                                                                                   ; 4       ;
; Register:mStagePcReg|dataOut[19]                                                                                   ; 4       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a19 ; 4       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a27 ; 4       ;
; Add0~33                                                                                                            ; 4       ;
; Register:mStagePcReg|dataOut[26]                                                                                   ; 4       ;
; Add0~29                                                                                                            ; 4       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a26 ; 4       ;
; Register:mStageAddrReg|dataOut[1]                                                                                  ; 4       ;
; Register:mStageAddrReg|dataOut[0]                                                                                  ; 4       ;
; Register:mStageAddrReg|dataOut[18]                                                                                 ; 4       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[30]                                              ; 4       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[29]                                              ; 4       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[28]                                              ; 4       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[26]                                              ; 4       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[25]                                              ; 4       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[24]                                              ; 4       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[23]                                              ; 4       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[22]                                              ; 4       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[21]                                              ; 4       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[19]                                              ; 4       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[18]                                              ; 4       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[16]                                              ; 4       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[15]                                              ; 4       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[14]                                              ; 4       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[31]~DUPLICATE                                    ; 3       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[20]~DUPLICATE                                    ; 3       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[17]~DUPLICATE                                    ; 3       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[13]~DUPLICATE                                    ; 3       ;
; PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_SHIFT                        ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[31]~67                                                                ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[30]~66                                                                ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[29]~65                                                                ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[28]~64                                                                ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[27]~63                                                                ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[26]~62                                                                ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[23]~61                                                                ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[22]~60                                                                ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[13]~59                                                                ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[12]~58                                                                ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[11]~57                                                                ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[10]~56                                                                ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[9]~55                                                                 ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[8]~54                                                                 ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[7]~53                                                                 ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[6]~52                                                                 ; 3       ;
; Register:dStageInstrReg|dataOut[10]                                                                                ; 3       ;
; Register:dStageInstrReg|dataOut[8]                                                                                 ; 3       ;
; ExecStage:execStage|Alu:alu|LessThan2~2                                                                            ; 3       ;
; ExecStage:execStage|Alu:alu|Equal15~10                                                                             ; 3       ;
; RegfileInMux:regfileInMux|out[15]~22                                                                               ; 3       ;
; RegfileInMux:regfileInMux|out[14]~21                                                                               ; 3       ;
; RegfileInMux:regfileInMux|out[17]~20                                                                               ; 3       ;
; RegfileInMux:regfileInMux|out[16]~19                                                                               ; 3       ;
; RegfileInMux:regfileInMux|out[21]~18                                                                               ; 3       ;
; RegfileInMux:regfileInMux|out[20]~17                                                                               ; 3       ;
; RegfileInMux:regfileInMux|out[18]~16                                                                               ; 3       ;
; RegfileInMux:regfileInMux|out[19]~15                                                                               ; 3       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[6]~12                                                                 ; 3       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[7]~11                                                                 ; 3       ;
; ExecStage:execStage|Alu:alu|LessThan2~1                                                                            ; 3       ;
; ExecStage:execStage|Alu:alu|LessThan2~0                                                                            ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[28]~14                                                                ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[28]~13                                                                ; 3       ;
; ExecStage:execStage|aluIn2[28]~6                                                                                   ; 3       ;
; ExecStage:execStage|Alu:alu|Equal15~5                                                                              ; 3       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[27]~10                                                                ; 3       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[27]~10                                                              ; 3       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[27]~9                                                                 ; 3       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[26]~8                                                                 ; 3       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[26]~9                                                               ; 3       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[26]~7                                                                 ; 3       ;
; ExecStage:execStage|Alu:alu|Equal15~3                                                                              ; 3       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[25]~6                                                                 ; 3       ;
; ExecStage:execStage|Alu:alu|Equal15~2                                                                              ; 3       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[24]~5                                                                 ; 3       ;
; ExecStage:execStage|Alu:alu|Equal15~1                                                                              ; 3       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[22]~3                                                                 ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[1]~2                                                                  ; 3       ;
; InstMemory:instMem|data~3                                                                                          ; 3       ;
; InstMemory:instMem|data~2                                                                                          ; 3       ;
; InstMemory:instMem|data~1                                                                                          ; 3       ;
; InstMemory:instMem|data~0                                                                                          ; 3       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[0]~0                                                                  ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[3]|counter:count|count[0]                      ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[3]|counter:count|count[1]                      ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[3]|counter:count|count[7]                      ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[3]|counter:count|count[0]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[3]|counter:count|count[1]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[3]|counter:count|count[7]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[2]|counter:count|count[6]                      ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[2]|counter:count|count[5]                      ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[2]|counter:count|count[5]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[2]|counter:count|count[7]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[5]|counter:count|count[7]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[5]|counter:count|count[4]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[4]|counter:count|count[6]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[4]|counter:count|count[5]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[9]|counter:count|count[0]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[9]|counter:count|count[7]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[9]|counter:count|count[6]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[8]|counter:count|count[6]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[8]|counter:count|count[5]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[8]|counter:count|count[4]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[6]|counter:count|count[6]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[6]|counter:count|count[7]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[6]|counter:count|count[4]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|counter:count|count[2]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|counter:count|count[3]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[1]|counter:count|count[7]                      ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[1]|counter:count|count[5]                      ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[1]|counter:count|count[4]                      ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[1]|counter:count|count[2]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[1]|counter:count|count[6]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[0]|counter:count|count[7]                      ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[0]|counter:count|count[4]                      ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[0]|counter:count|count[3]                      ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[0]|counter:count|count[6]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[0]|counter:count|count[5]                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[0]|counter:count|count[4]                   ; 3       ;
; Register:mStagePcReg|dataOut[3]                                                                                    ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[3]|stableState                                 ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[3]|stableState                              ; 3       ;
; Register:eStageImmReg|dataOut[2]                                                                                   ; 3       ;
; Register:mStagePcReg|dataOut[2]                                                                                    ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[2]|stableState                                 ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[2]|stableState                              ; 3       ;
; Register:eStageImmReg|dataOut[4]                                                                                   ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[8]|stableState                              ; 3       ;
; Add0~77                                                                                                            ; 3       ;
; Add0~73                                                                                                            ; 3       ;
; Add0~69                                                                                                            ; 3       ;
; Add0~65                                                                                                            ; 3       ;
; Add0~61                                                                                                            ; 3       ;
; Add0~57                                                                                                            ; 3       ;
; Add0~53                                                                                                            ; 3       ;
; Add0~49                                                                                                            ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[6]|stableState                              ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[1]|stableState                                 ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[1]|stableState                              ; 3       ;
; Register:mStagePcReg|dataOut[0]                                                                                    ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[0]|stableState                                 ; 3       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[0]|stableState                              ; 3       ;
; Register:mStageRdReg|dataOut[1]                                                                                    ; 3       ;
; Register:mStageRdReg|dataOut[0]                                                                                    ; 3       ;
; Register:mStageRdReg|dataOut[3]                                                                                    ; 3       ;
; Register:eStageRegno1Reg|dataOut[3]                                                                                ; 3       ;
; Register:mStageAddrReg|dataOut[15]                                                                                 ; 3       ;
; Register:mStageAddrReg|dataOut[9]                                                                                  ; 3       ;
; Register:mStageAddrReg|dataOut[13]                                                                                 ; 3       ;
; Register:mStageAddrReg|dataOut[14]                                                                                 ; 3       ;
; Register:mStageAddrReg|dataOut[25]                                                                                 ; 3       ;
; Register:mStageAddrReg|dataOut[28]                                                                                 ; 3       ;
; Register:mStageAddrReg|dataOut[31]                                                                                 ; 3       ;
; Register:mStageAddrReg|dataOut[29]                                                                                 ; 3       ;
; Register:mStageAddrReg|dataOut[30]                                                                                 ; 3       ;
; Register:mStageAddrReg|dataOut[24]                                                                                 ; 3       ;
; Register:mStageAddrReg|dataOut[23]                                                                                 ; 3       ;
; Register:mStageAddrReg|dataOut[22]                                                                                 ; 3       ;
; Register:mStageIsStoreReg|dataOut[0]                                                                               ; 3       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[9]                                               ; 3       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[7]                                               ; 3       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[2]                                               ; 3       ;
; MemStage:memStage|UiController:uiController|ledValue[5]                                                            ; 3       ;
; MemStage:memStage|UiController:uiController|ledValue[4]                                                            ; 3       ;
; Register:mStagePcReg|dataOut[17]~DUPLICATE                                                                         ; 2       ;
; Register:mStagePcReg|dataOut[27]~DUPLICATE                                                                         ; 2       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[27]~DUPLICATE                                    ; 2       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[9]~DUPLICATE                                     ; 2       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[7]~DUPLICATE                                     ; 2       ;
; PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_UP                           ; 2       ;
; PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_CNTNEN                     ; 2       ;
; KEY[3]~input                                                                                                       ; 2       ;
; SW[3]~input                                                                                                        ; 2       ;
; KEY[2]~input                                                                                                       ; 2       ;
; SW[2]~input                                                                                                        ; 2       ;
; SW[5]~input                                                                                                        ; 2       ;
; SW[4]~input                                                                                                        ; 2       ;
; SW[9]~input                                                                                                        ; 2       ;
; SW[8]~input                                                                                                        ; 2       ;
; SW[6]~input                                                                                                        ; 2       ;
; SW[7]~input                                                                                                        ; 2       ;
; KEY[1]~input                                                                                                       ; 2       ;
; SW[1]~input                                                                                                        ; 2       ;
; KEY[0]~input                                                                                                       ; 2       ;
; SW[0]~input                                                                                                        ; 2       ;
; Register:dStageInstrReg|dataOut[27]~_wirecell                                                                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[3]|Equal0~0                                    ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[3]|Equal0~0                                 ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[2]|Equal0~0                                    ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[2]|Equal0~0                                 ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[5]|Equal0~0                                 ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[4]|Equal0~0                                 ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[9]|stableState~0                            ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[9]|Equal0~0                                 ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[8]|Equal0~0                                 ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[6]|Equal0~0                                 ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|stableState~0                            ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|Equal0~0                                 ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[1]|Equal0~0                                    ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[1]|Equal0~0                                 ; 2       ;
; FetchStage:fetchStage|counter:branchWaitCounter|count[1]~0                                                         ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[0]|Equal0~0                                    ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[0]|Equal0~0                                 ; 2       ;
; Register:dStageInstrReg|dataOut[1]                                                                                 ; 2       ;
; Register:dStageInstrReg|dataOut[5]                                                                                 ; 2       ;
; Register:dStageInstrReg|dataOut[0]                                                                                 ; 2       ;
; Register:dStageInstrReg|dataOut[4]                                                                                 ; 2       ;
; MemStage:memStage|IoController:ioController|dataOut[5]~38                                                          ; 2       ;
; MemStage:memStage|IoController:ioController|dataOut[4]~37                                                          ; 2       ;
; Register:mStageAddrReg|dataOut~98                                                                                  ; 2       ;
; Register:mStageAddrReg|dataOut~80                                                                                  ; 2       ;
; Register:mStageAddrReg|dataOut~17                                                                                  ; 2       ;
; Register:mStageAddrReg|dataOut~10                                                                                  ; 2       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut~33                                               ; 2       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut~29                                               ; 2       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut~22                                               ; 2       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut~19                                               ; 2       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut~15                                               ; 2       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut~13                                               ; 2       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut~12                                               ; 2       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut~11                                               ; 2       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut~9                                                ; 2       ;
; FetchStage:fetchStage|pcWrtEn~0                                                                                    ; 2       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut~6                                                ; 2       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut~3                                                ; 2       ;
; ExecStage:execStage|Alu:alu|Equal15~14                                                                             ; 2       ;
; ExecStage:execStage|Alu:alu|Equal15~13                                                                             ; 2       ;
; ExecStage:execStage|Alu:alu|Equal15~12                                                                             ; 2       ;
; ExecStage:execStage|Alu:alu|LessThan2~24                                                                           ; 2       ;
; ExecStage:execStage|Alu:alu|LessThan2~23                                                                           ; 2       ;
; ExecStage:execStage|Alu:alu|LessThan2~22                                                                           ; 2       ;
; ExecStage:execStage|Alu:alu|LessThan2~19                                                                           ; 2       ;
; ExecStage:execStage|Alu:alu|Equal15~11                                                                             ; 2       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[3]~32                                                                 ; 2       ;
; MemStage:memStage|IoController:ioController|dataOut[3]~36                                                          ; 2       ;
; MemStage:memStage|IoController:ioController|dataOut[3]~35                                                          ; 2       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[2]~31                                                                 ; 2       ;
; MemStage:memStage|IoController:ioController|dataOut[2]~34                                                          ; 2       ;
; MemStage:memStage|IoController:ioController|dataOut[2]~33                                                          ; 2       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[5]~30                                                                 ; 2       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[5]~29                                                               ; 2       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[4]~29                                                                 ; 2       ;
; MemStage:memStage|RegfileInMux:fwdValueMux|out[4]~28                                                               ; 2       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[0]~28                                                                 ; 2       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[1]~27                                                                 ; 2       ;
; ExecStage:execStage|Alu:alu|LessThan3~12                                                                           ; 2       ;
; ExecStage:execStage|Alu:alu|LessThan3~6                                                                            ; 2       ;
; MemStage:memStage|IoController:ioController|dataOut[9]~30                                                          ; 2       ;
; MemStage:memStage|IoController:ioController|dataOut[8]~29                                                          ; 2       ;
; ExecStage:execStage|Alu:alu|LessThan3~3                                                                            ; 2       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[15]~20                                                                ; 2       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[14]~19                                                                ; 2       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[17]~18                                                                ; 2       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[16]~17                                                                ; 2       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[21]~16                                                                ; 2       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[20]~15                                                                ; 2       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[18]~14                                                                ; 2       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[19]~13                                                                ; 2       ;
; MemStage:memStage|IoController:ioController|dataOut[6]~16                                                          ; 2       ;
; MemStage:memStage|IoController:ioController|dataOut[7]~15                                                          ; 2       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[27]~12                                                                ; 2       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[26]~11                                                                ; 2       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[23]~4                                                                 ; 2       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[31]~2                                                                 ; 2       ;
; MemStage:memStage|IoController:ioController|dataOut[31]~6                                                          ; 2       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[30]~1                                                                 ; 2       ;
; MemStage:memStage|IoController:ioController|dataOut[30]~5                                                          ; 2       ;
; ExecStage:execStage|ForwardMux:rs2FwdMux|out[29]~0                                                                 ; 2       ;
; MemStage:memStage|IoController:ioController|dataOut[29]~4                                                          ; 2       ;
; ExecStage:execStage|Alu:alu|Equal10~0                                                                              ; 2       ;
; MemStage:memStage|IoController:ioController|dataOut[1]~3                                                           ; 2       ;
; MemStage:memStage|IoController:ioController|dataOut[1]~2                                                           ; 2       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[1]~1                                             ; 2       ;
; MemStage:memStage|IoController:ioController|dataOut[0]~1                                                           ; 2       ;
; MemStage:memStage|IoController:ioController|dataOut[0]~0                                                           ; 2       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[1]                                               ; 2       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[0]                                               ; 2       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[26]~78                                                                ; 2       ;
; ExecStage:execStage|ForwardMux:rs1FwdMux|out[27]~74                                                                ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[2]|counter:count|Add0~1                        ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[2]|counter:count|Add0~1                     ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[5]|counter:count|Add0~25                    ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[4]|counter:count|Add0~29                    ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|counter:count|Add0~29                    ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[1]|counter:count|Add0~29                    ; 2       ;
; Regfile:regfile|data[0][3]                                                                                         ; 2       ;
; Regfile:regfile|data[1][3]                                                                                         ; 2       ;
; Regfile:regfile|data[3][3]                                                                                         ; 2       ;
; Regfile:regfile|data[2][3]                                                                                         ; 2       ;
; Regfile:regfile|data[11][3]                                                                                        ; 2       ;
; Regfile:regfile|data[9][3]                                                                                         ; 2       ;
; Regfile:regfile|data[8][3]                                                                                         ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[3]|counter:count|count[3]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[3]|counter:count|count[2]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[3]|counter:count|count[4]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[3]|counter:count|count[5]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[3]|counter:count|count[6]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[3]|counter:count|count[3]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[3]|counter:count|count[2]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[3]|counter:count|count[4]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[3]|counter:count|count[5]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[3]|counter:count|count[6]                   ; 2       ;
; Regfile:regfile|data[0][2]                                                                                         ; 2       ;
; Regfile:regfile|data[1][2]                                                                                         ; 2       ;
; Regfile:regfile|data[3][2]                                                                                         ; 2       ;
; Regfile:regfile|data[2][2]                                                                                         ; 2       ;
; Regfile:regfile|data[11][2]                                                                                        ; 2       ;
; Regfile:regfile|data[10][2]                                                                                        ; 2       ;
; Regfile:regfile|data[9][2]                                                                                         ; 2       ;
; Regfile:regfile|data[8][2]                                                                                         ; 2       ;
; Register:wbStagePcReg|dataOut[2]                                                                                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[2]|counter:count|count[1]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[2]|counter:count|count[7]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[2]|counter:count|count[0]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[2]|counter:count|count[2]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[2]|counter:count|count[3]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[2]|counter:count|count[4]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[2]|counter:count|count[0]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[2]|counter:count|count[1]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[2]|counter:count|count[3]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[2]|counter:count|count[2]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[2]|counter:count|count[4]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[2]|counter:count|count[6]                   ; 2       ;
; Regfile:regfile|data[0][5]                                                                                         ; 2       ;
; Regfile:regfile|data[1][5]                                                                                         ; 2       ;
; Regfile:regfile|data[3][5]                                                                                         ; 2       ;
; Regfile:regfile|data[2][5]                                                                                         ; 2       ;
; Regfile:regfile|data[11][5]                                                                                        ; 2       ;
; Regfile:regfile|data[10][5]                                                                                        ; 2       ;
; Regfile:regfile|data[9][5]                                                                                         ; 2       ;
; Regfile:regfile|data[8][5]                                                                                         ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[5]|counter:count|count[6]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[5]|counter:count|count[1]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[5]|counter:count|count[5]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[5]|counter:count|count[0]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[5]|counter:count|count[2]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[5]|counter:count|count[3]                   ; 2       ;
; Regfile:regfile|data[0][4]                                                                                         ; 2       ;
; Regfile:regfile|data[3][4]                                                                                         ; 2       ;
; Regfile:regfile|data[2][4]                                                                                         ; 2       ;
; Regfile:regfile|data[11][4]                                                                                        ; 2       ;
; Regfile:regfile|data[10][4]                                                                                        ; 2       ;
; Regfile:regfile|data[9][4]                                                                                         ; 2       ;
; Regfile:regfile|data[8][4]                                                                                         ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[4]|counter:count|count[7]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[4]|counter:count|count[0]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[4]|counter:count|count[1]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[4]|counter:count|count[2]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[4]|counter:count|count[3]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[4]|counter:count|count[4]                   ; 2       ;
; Regfile:regfile|data[0][9]                                                                                         ; 2       ;
; Regfile:regfile|data[3][9]                                                                                         ; 2       ;
; Regfile:regfile|data[2][9]                                                                                         ; 2       ;
; Regfile:regfile|data[9][9]                                                                                         ; 2       ;
; Regfile:regfile|data[8][9]                                                                                         ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[9]|counter:count|count[2]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[9]|counter:count|count[1]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[9]|counter:count|count[3]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[9]|counter:count|count[4]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[9]|counter:count|count[5]                   ; 2       ;
; Regfile:regfile|data[0][8]                                                                                         ; 2       ;
; Regfile:regfile|data[3][8]                                                                                         ; 2       ;
; Regfile:regfile|data[2][8]                                                                                         ; 2       ;
; Regfile:regfile|data[11][8]                                                                                        ; 2       ;
; Regfile:regfile|data[10][8]                                                                                        ; 2       ;
; Regfile:regfile|data[9][8]                                                                                         ; 2       ;
; Regfile:regfile|data[8][8]                                                                                         ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[8]|counter:count|count[1]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[8]|counter:count|count[7]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[8]|counter:count|count[0]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[8]|counter:count|count[2]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[8]|counter:count|count[3]                   ; 2       ;
; Regfile:regfile|data[0][11]                                                                                        ; 2       ;
; Regfile:regfile|data[1][11]                                                                                        ; 2       ;
; Regfile:regfile|data[3][11]                                                                                        ; 2       ;
; Regfile:regfile|data[2][11]                                                                                        ; 2       ;
; Regfile:regfile|data[11][11]                                                                                       ; 2       ;
; Regfile:regfile|data[10][11]                                                                                       ; 2       ;
; Regfile:regfile|data[9][11]                                                                                        ; 2       ;
; Regfile:regfile|data[8][11]                                                                                        ; 2       ;
; Regfile:regfile|data[0][10]                                                                                        ; 2       ;
; Regfile:regfile|data[1][10]                                                                                        ; 2       ;
; Regfile:regfile|data[3][10]                                                                                        ; 2       ;
; Regfile:regfile|data[2][10]                                                                                        ; 2       ;
; Regfile:regfile|data[11][10]                                                                                       ; 2       ;
; Regfile:regfile|data[10][10]                                                                                       ; 2       ;
; Regfile:regfile|data[9][10]                                                                                        ; 2       ;
; Regfile:regfile|data[8][10]                                                                                        ; 2       ;
; Regfile:regfile|data[0][13]                                                                                        ; 2       ;
; Regfile:regfile|data[1][13]                                                                                        ; 2       ;
; Regfile:regfile|data[3][13]                                                                                        ; 2       ;
; Regfile:regfile|data[2][13]                                                                                        ; 2       ;
; Regfile:regfile|data[11][13]                                                                                       ; 2       ;
; Regfile:regfile|data[10][13]                                                                                       ; 2       ;
; Regfile:regfile|data[9][13]                                                                                        ; 2       ;
; Regfile:regfile|data[8][13]                                                                                        ; 2       ;
; Regfile:regfile|data[0][12]                                                                                        ; 2       ;
; Regfile:regfile|data[1][12]                                                                                        ; 2       ;
; Regfile:regfile|data[3][12]                                                                                        ; 2       ;
; Regfile:regfile|data[2][12]                                                                                        ; 2       ;
; Regfile:regfile|data[11][12]                                                                                       ; 2       ;
; Regfile:regfile|data[10][12]                                                                                       ; 2       ;
; Regfile:regfile|data[9][12]                                                                                        ; 2       ;
; Regfile:regfile|data[8][12]                                                                                        ; 2       ;
; Regfile:regfile|data[0][15]                                                                                        ; 2       ;
; Regfile:regfile|data[1][15]                                                                                        ; 2       ;
; Regfile:regfile|data[3][15]                                                                                        ; 2       ;
; Regfile:regfile|data[2][15]                                                                                        ; 2       ;
; Regfile:regfile|data[11][15]                                                                                       ; 2       ;
; Regfile:regfile|data[10][15]                                                                                       ; 2       ;
; Regfile:regfile|data[9][15]                                                                                        ; 2       ;
; Regfile:regfile|data[8][15]                                                                                        ; 2       ;
; Regfile:regfile|data[1][14]                                                                                        ; 2       ;
; Regfile:regfile|data[3][14]                                                                                        ; 2       ;
; Regfile:regfile|data[2][14]                                                                                        ; 2       ;
; Regfile:regfile|data[11][14]                                                                                       ; 2       ;
; Regfile:regfile|data[10][14]                                                                                       ; 2       ;
; Regfile:regfile|data[9][14]                                                                                        ; 2       ;
; Regfile:regfile|data[8][14]                                                                                        ; 2       ;
; Regfile:regfile|data[0][17]                                                                                        ; 2       ;
; Regfile:regfile|data[1][17]                                                                                        ; 2       ;
; Regfile:regfile|data[3][17]                                                                                        ; 2       ;
; Regfile:regfile|data[2][17]                                                                                        ; 2       ;
; Regfile:regfile|data[11][17]                                                                                       ; 2       ;
; Regfile:regfile|data[10][17]                                                                                       ; 2       ;
; Regfile:regfile|data[9][17]                                                                                        ; 2       ;
; Regfile:regfile|data[8][17]                                                                                        ; 2       ;
; Register:eStagePcReg|dataOut[17]                                                                                   ; 2       ;
; Regfile:regfile|data[1][16]                                                                                        ; 2       ;
; Regfile:regfile|data[3][16]                                                                                        ; 2       ;
; Regfile:regfile|data[2][16]                                                                                        ; 2       ;
; Regfile:regfile|data[11][16]                                                                                       ; 2       ;
; Regfile:regfile|data[10][16]                                                                                       ; 2       ;
; Regfile:regfile|data[9][16]                                                                                        ; 2       ;
; Regfile:regfile|data[8][16]                                                                                        ; 2       ;
; Regfile:regfile|data[0][21]                                                                                        ; 2       ;
; Regfile:regfile|data[3][21]                                                                                        ; 2       ;
; Regfile:regfile|data[2][21]                                                                                        ; 2       ;
; Regfile:regfile|data[11][21]                                                                                       ; 2       ;
; Regfile:regfile|data[10][21]                                                                                       ; 2       ;
; Regfile:regfile|data[9][21]                                                                                        ; 2       ;
; Regfile:regfile|data[8][21]                                                                                        ; 2       ;
; Regfile:regfile|data[0][20]                                                                                        ; 2       ;
; Regfile:regfile|data[1][20]                                                                                        ; 2       ;
; Regfile:regfile|data[3][20]                                                                                        ; 2       ;
; Regfile:regfile|data[2][20]                                                                                        ; 2       ;
; Regfile:regfile|data[11][20]                                                                                       ; 2       ;
; Regfile:regfile|data[10][20]                                                                                       ; 2       ;
; Regfile:regfile|data[9][20]                                                                                        ; 2       ;
; Regfile:regfile|data[8][20]                                                                                        ; 2       ;
; Regfile:regfile|data[0][18]                                                                                        ; 2       ;
; Regfile:regfile|data[1][18]                                                                                        ; 2       ;
; Regfile:regfile|data[3][18]                                                                                        ; 2       ;
; Regfile:regfile|data[2][18]                                                                                        ; 2       ;
; Regfile:regfile|data[10][18]                                                                                       ; 2       ;
; Regfile:regfile|data[9][18]                                                                                        ; 2       ;
; Regfile:regfile|data[8][18]                                                                                        ; 2       ;
; Regfile:regfile|data[0][19]                                                                                        ; 2       ;
; Regfile:regfile|data[1][19]                                                                                        ; 2       ;
; Regfile:regfile|data[3][19]                                                                                        ; 2       ;
; Regfile:regfile|data[2][19]                                                                                        ; 2       ;
; Regfile:regfile|data[11][19]                                                                                       ; 2       ;
; Regfile:regfile|data[10][19]                                                                                       ; 2       ;
; Regfile:regfile|data[9][19]                                                                                        ; 2       ;
; Regfile:regfile|data[8][19]                                                                                        ; 2       ;
; Regfile:regfile|data[0][6]                                                                                         ; 2       ;
; Regfile:regfile|data[1][6]                                                                                         ; 2       ;
; Regfile:regfile|data[3][6]                                                                                         ; 2       ;
; Regfile:regfile|data[2][6]                                                                                         ; 2       ;
; Regfile:regfile|data[11][6]                                                                                        ; 2       ;
; Regfile:regfile|data[10][6]                                                                                        ; 2       ;
; Regfile:regfile|data[8][6]                                                                                         ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[6]|counter:count|count[1]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[6]|counter:count|count[5]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[6]|counter:count|count[0]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[6]|counter:count|count[2]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[6]|counter:count|count[3]                   ; 2       ;
; Regfile:regfile|data[0][7]                                                                                         ; 2       ;
; Regfile:regfile|data[2][7]                                                                                         ; 2       ;
; Regfile:regfile|data[11][7]                                                                                        ; 2       ;
; Regfile:regfile|data[10][7]                                                                                        ; 2       ;
; Regfile:regfile|data[9][7]                                                                                         ; 2       ;
; Regfile:regfile|data[8][7]                                                                                         ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|counter:count|count[0]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|counter:count|count[7]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|counter:count|count[1]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|counter:count|count[6]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|counter:count|count[5]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|counter:count|count[4]                   ; 2       ;
; Regfile:regfile|data[0][28]                                                                                        ; 2       ;
; Regfile:regfile|data[1][28]                                                                                        ; 2       ;
; Regfile:regfile|data[3][28]                                                                                        ; 2       ;
; Regfile:regfile|data[2][28]                                                                                        ; 2       ;
; Regfile:regfile|data[11][28]                                                                                       ; 2       ;
; Regfile:regfile|data[10][28]                                                                                       ; 2       ;
; Regfile:regfile|data[9][28]                                                                                        ; 2       ;
; Regfile:regfile|data[8][28]                                                                                        ; 2       ;
; Regfile:regfile|data[0][27]                                                                                        ; 2       ;
; Regfile:regfile|data[3][27]                                                                                        ; 2       ;
; Regfile:regfile|data[2][27]                                                                                        ; 2       ;
; Regfile:regfile|data[11][27]                                                                                       ; 2       ;
; Regfile:regfile|data[10][27]                                                                                       ; 2       ;
; Regfile:regfile|data[9][27]                                                                                        ; 2       ;
; Regfile:regfile|data[8][27]                                                                                        ; 2       ;
; Register:eStagePcReg|dataOut[27]                                                                                   ; 2       ;
; Regfile:regfile|data[0][26]                                                                                        ; 2       ;
; Regfile:regfile|data[1][26]                                                                                        ; 2       ;
; Regfile:regfile|data[3][26]                                                                                        ; 2       ;
; Regfile:regfile|data[2][26]                                                                                        ; 2       ;
; Regfile:regfile|data[11][26]                                                                                       ; 2       ;
; Regfile:regfile|data[10][26]                                                                                       ; 2       ;
; Regfile:regfile|data[9][26]                                                                                        ; 2       ;
; Regfile:regfile|data[8][26]                                                                                        ; 2       ;
; Regfile:regfile|data[0][25]                                                                                        ; 2       ;
; Regfile:regfile|data[1][25]                                                                                        ; 2       ;
; Regfile:regfile|data[3][25]                                                                                        ; 2       ;
; Regfile:regfile|data[2][25]                                                                                        ; 2       ;
; Regfile:regfile|data[10][25]                                                                                       ; 2       ;
; Regfile:regfile|data[9][25]                                                                                        ; 2       ;
; Regfile:regfile|data[8][25]                                                                                        ; 2       ;
; Regfile:regfile|data[1][24]                                                                                        ; 2       ;
; Regfile:regfile|data[2][24]                                                                                        ; 2       ;
; Regfile:regfile|data[11][24]                                                                                       ; 2       ;
; Regfile:regfile|data[10][24]                                                                                       ; 2       ;
; Regfile:regfile|data[8][24]                                                                                        ; 2       ;
; Regfile:regfile|data[0][23]                                                                                        ; 2       ;
; Regfile:regfile|data[1][23]                                                                                        ; 2       ;
; Regfile:regfile|data[3][23]                                                                                        ; 2       ;
; Regfile:regfile|data[2][23]                                                                                        ; 2       ;
; Regfile:regfile|data[11][23]                                                                                       ; 2       ;
; Regfile:regfile|data[10][23]                                                                                       ; 2       ;
; Regfile:regfile|data[9][23]                                                                                        ; 2       ;
; Regfile:regfile|data[8][23]                                                                                        ; 2       ;
; Regfile:regfile|data[0][22]                                                                                        ; 2       ;
; Regfile:regfile|data[3][22]                                                                                        ; 2       ;
; Regfile:regfile|data[2][22]                                                                                        ; 2       ;
; Regfile:regfile|data[11][22]                                                                                       ; 2       ;
; Regfile:regfile|data[10][22]                                                                                       ; 2       ;
; Regfile:regfile|data[9][22]                                                                                        ; 2       ;
; Regfile:regfile|data[8][22]                                                                                        ; 2       ;
; Regfile:regfile|data[0][31]                                                                                        ; 2       ;
; Regfile:regfile|data[3][31]                                                                                        ; 2       ;
; Regfile:regfile|data[2][31]                                                                                        ; 2       ;
; Regfile:regfile|data[11][31]                                                                                       ; 2       ;
; Regfile:regfile|data[10][31]                                                                                       ; 2       ;
; Regfile:regfile|data[9][31]                                                                                        ; 2       ;
; Regfile:regfile|data[8][31]                                                                                        ; 2       ;
; Regfile:regfile|data[0][30]                                                                                        ; 2       ;
; Regfile:regfile|data[1][30]                                                                                        ; 2       ;
; Regfile:regfile|data[3][30]                                                                                        ; 2       ;
; Regfile:regfile|data[2][30]                                                                                        ; 2       ;
; Regfile:regfile|data[11][30]                                                                                       ; 2       ;
; Regfile:regfile|data[10][30]                                                                                       ; 2       ;
; Regfile:regfile|data[9][30]                                                                                        ; 2       ;
; Regfile:regfile|data[8][30]                                                                                        ; 2       ;
; Regfile:regfile|data[0][29]                                                                                        ; 2       ;
; Regfile:regfile|data[1][29]                                                                                        ; 2       ;
; Regfile:regfile|data[3][29]                                                                                        ; 2       ;
; Regfile:regfile|data[2][29]                                                                                        ; 2       ;
; Regfile:regfile|data[11][29]                                                                                       ; 2       ;
; Regfile:regfile|data[10][29]                                                                                       ; 2       ;
; Regfile:regfile|data[9][29]                                                                                        ; 2       ;
; Regfile:regfile|data[8][29]                                                                                        ; 2       ;
; Regfile:regfile|data[0][1]                                                                                         ; 2       ;
; Regfile:regfile|data[8][1]                                                                                         ; 2       ;
; Regfile:regfile|data[9][1]                                                                                         ; 2       ;
; Regfile:regfile|data[11][1]                                                                                        ; 2       ;
; Regfile:regfile|data[3][1]                                                                                         ; 2       ;
; Regfile:regfile|data[10][1]                                                                                        ; 2       ;
; Register:eStagePcReg|dataOut[1]                                                                                    ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[1]|counter:count|count[1]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[1]|counter:count|count[6]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[1]|counter:count|count[0]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[1]|counter:count|count[2]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[1]|counter:count|count[3]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[1]|counter:count|count[1]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[1]|counter:count|count[3]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[1]|counter:count|count[0]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[1]|counter:count|count[4]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[1]|counter:count|count[7]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[1]|counter:count|count[5]                   ; 2       ;
; Regfile:regfile|data[0][0]                                                                                         ; 2       ;
; Regfile:regfile|data[8][0]                                                                                         ; 2       ;
; Regfile:regfile|data[1][0]                                                                                         ; 2       ;
; Regfile:regfile|data[11][0]                                                                                        ; 2       ;
; Regfile:regfile|data[3][0]                                                                                         ; 2       ;
; Regfile:regfile|data[10][0]                                                                                        ; 2       ;
; Regfile:regfile|data[2][0]                                                                                         ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[0]|counter:count|count[5]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[0]|counter:count|count[1]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[0]|counter:count|count[0]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[0]|counter:count|count[6]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:keyDebouncers[0]|counter:count|count[2]                      ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[0]|counter:count|count[0]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[0]|counter:count|count[2]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[0]|counter:count|count[7]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[0]|counter:count|count[3]                   ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[0]|counter:count|count[1]                   ; 2       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Add3~17                                                              ; 2       ;
; ExecStage:execStage|Alu:alu|Add0~1                                                                                 ; 2       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a3  ; 2       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a2  ; 2       ;
; Register:mStagePcReg|dataOut[5]                                                                                    ; 2       ;
; Register:mStagePcReg|dataOut[4]                                                                                    ; 2       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a5  ; 2       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a11 ; 2       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a4  ; 2       ;
; Register:eStageRegfileOut1Reg|dataOut[9]                                                                           ; 2       ;
; Register:mStagePcReg|dataOut[9]                                                                                    ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[9]|stableState                              ; 2       ;
; Register:eStageRegfileOut1Reg|dataOut[8]                                                                           ; 2       ;
; Register:mStagePcReg|dataOut[8]                                                                                    ; 2       ;
; Register:eStageRegfileOut1Reg|dataOut[11]                                                                          ; 2       ;
; Register:mStagePcReg|dataOut[11]                                                                                   ; 2       ;
; Register:eStageRegfileOut1Reg|dataOut[10]                                                                          ; 2       ;
; Register:mStagePcReg|dataOut[10]                                                                                   ; 2       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a12 ; 2       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a13 ; 2       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a14 ; 2       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a15 ; 2       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a10 ; 2       ;
; Register:eStageRegfileOut1Reg|dataOut[13]                                                                          ; 2       ;
; Register:mStagePcReg|dataOut[13]                                                                                   ; 2       ;
; Register:eStageRegfileOut1Reg|dataOut[12]                                                                          ; 2       ;
; Register:mStagePcReg|dataOut[12]                                                                                   ; 2       ;
; Register:mStagePcReg|dataOut[15]                                                                                   ; 2       ;
; Register:mStagePcReg|dataOut[14]                                                                                   ; 2       ;
; Register:mStagePcReg|dataOut[17]                                                                                   ; 2       ;
; Register:eStageRegfileOut1Reg|dataOut[6]                                                                           ; 2       ;
; Register:mStagePcReg|dataOut[6]                                                                                    ; 2       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a28 ; 2       ;
; Register:eStageRegfileOut1Reg|dataOut[7]                                                                           ; 2       ;
; Register:mStagePcReg|dataOut[7]                                                                                    ; 2       ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[7]|stableState                              ; 2       ;
; Register:eStageRegfileOut1Reg|dataOut[28]                                                                          ; 2       ;
; Register:eStageRegfileOut2Reg|dataOut[28]                                                                          ; 2       ;
; Register:mStagePcReg|dataOut[28]                                                                                   ; 2       ;
; Register:eStageRegfileOut1Reg|dataOut[27]                                                                          ; 2       ;
; Register:mStagePcReg|dataOut[27]                                                                                   ; 2       ;
; Register:eStageRegfileOut1Reg|dataOut[26]                                                                          ; 2       ;
; Register:mStagePcReg|dataOut[25]                                                                                   ; 2       ;
; Register:mStagePcReg|dataOut[24]                                                                                   ; 2       ;
; Register:eStageRegfileOut1Reg|dataOut[23]                                                                          ; 2       ;
; Register:mStagePcReg|dataOut[23]                                                                                   ; 2       ;
; Register:eStageRegfileOut1Reg|dataOut[22]                                                                          ; 2       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a23 ; 2       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a24 ; 2       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a25 ; 2       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a22 ; 2       ;
; Register:mStagePcReg|dataOut[22]                                                                                   ; 2       ;
; Register:eStageRegfileOut1Reg|dataOut[31]                                                                          ; 2       ;
; Register:mStagePcReg|dataOut[31]                                                                                   ; 2       ;
; Register:eStageRegfileOut1Reg|dataOut[30]                                                                          ; 2       ;
; Register:mStagePcReg|dataOut[30]                                                                                   ; 2       ;
; Register:eStageRegfileOut1Reg|dataOut[29]                                                                          ; 2       ;
; Register:mStagePcReg|dataOut[29]                                                                                   ; 2       ;
; Register:eStageRegno2Reg|dataOut[2]                                                                                ; 2       ;
; Register:eStageRegno2Reg|dataOut[0]                                                                                ; 2       ;
; Register:eStageRegno2Reg|dataOut[1]                                                                                ; 2       ;
; Register:eStageRegno2Reg|dataOut[3]                                                                                ; 2       ;
; Register:mStagePcReg|dataOut[1]                                                                                    ; 2       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a1  ; 2       ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a0  ; 2       ;
; Register:eStageRegno1Reg|dataOut[1]                                                                                ; 2       ;
; Register:eStageRegno1Reg|dataOut[0]                                                                                ; 2       ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[27]                                              ; 2       ;
; MemStage:memStage|UiController:uiController|hexValue[15]                                                           ; 2       ;
; MemStage:memStage|UiController:uiController|hexValue[14]                                                           ; 2       ;
; MemStage:memStage|UiController:uiController|hexValue[13]                                                           ; 2       ;
; MemStage:memStage|UiController:uiController|hexValue[12]                                                           ; 2       ;
; MemStage:memStage|UiController:uiController|hexValue[11]                                                           ; 2       ;
; MemStage:memStage|UiController:uiController|hexValue[4]                                                            ; 2       ;
; MemStage:memStage|UiController:uiController|hexValue[5]                                                            ; 2       ;
; MemStage:memStage|UiController:uiController|hexValue[3]                                                            ; 2       ;
; MemStage:memStage|UiController:uiController|hexValue[2]                                                            ; 2       ;
; MemStage:memStage|UiController:uiController|hexValue[1]                                                            ; 2       ;
; MemStage:memStage|UiController:uiController|hexValue[0]                                                            ; 2       ;
; MemStage:memStage|UiController:uiController|ledValue[9]                                                            ; 2       ;
; MemStage:memStage|UiController:uiController|ledValue[8]                                                            ; 2       ;
; MemStage:memStage|UiController:uiController|ledValue[7]                                                            ; 2       ;
; MemStage:memStage|UiController:uiController|ledValue[0]                                                            ; 2       ;
+--------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location                                                                                                              ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 7           ; 0          ; None ; M10K_X30_Y17_N0, M10K_X22_Y18_N0, M10K_X22_Y19_N0, M10K_X22_Y21_N0, M10K_X30_Y18_N0, M10K_X30_Y20_N0, M10K_X30_Y19_N0 ; Old data             ; New data        ; New data        ;
+-----------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 3,046 / 140,056 ( 2 % ) ;
; C12 interconnects          ; 34 / 6,048 ( < 1 % )    ;
; C2 interconnects           ; 983 / 54,648 ( 2 % )    ;
; C4 interconnects           ; 688 / 25,920 ( 3 % )    ;
; Local interconnects        ; 569 / 36,960 ( 2 % )    ;
; R14 interconnects          ; 138 / 5,984 ( 2 % )     ;
; R3 interconnects           ; 1,339 / 60,192 ( 2 % )  ;
; R6 interconnects           ; 2,292 / 127,072 ( 2 % ) ;
+----------------------------+-------------------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+------------------------------+-------------------------+
; Other Routing Resource Type  ; Usage                   ;
+------------------------------+-------------------------+
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 280 / 140,056 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14/C12 interconnect drivers ; 157 / 9,504 ( 2 % )     ;
; Spine clocks                 ; 4 / 120 ( 3 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 54           ; 0            ; 54           ; 0            ; 0            ; 86        ; 54           ; 0            ; 86        ; 86        ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 32           ; 86           ; 32           ; 86           ; 86           ; 0         ; 32           ; 86           ; 0         ; 0         ; 86           ; 54           ; 86           ; 86           ; 86           ; 86           ; 54           ; 86           ; 86           ; 86           ; 86           ; 54           ; 86           ; 86           ; 86           ; 86           ; 86           ; 86           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LEDR[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[16]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[17]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[18]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[19]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[20]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[21]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[22]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[23]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[24]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[25]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[26]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[27]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[28]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[29]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[30]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[31]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_RESET_N       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                           ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                          ; Destination Clock(s)                                                     ; Delay Added in ns ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------------+
; PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 175.4             ;
; I/O                                                                      ; PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 5.5               ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                       ; Destination Register                                                 ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------------+
; Register:mStagePcReg|dataOut[29]                                                                                                      ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 14.960            ;
; Register:wbStageAluOutReg|dataOut[29]                                                                                                 ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 14.847            ;
; Register:wbStageIoOutReg|dataOut[29]                                                                                                  ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 11.960            ;
; Register:wbStageRegfileInSelReg|dataOut[1]                                                                                            ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 9.636             ;
; Register:wbStageAluOutReg|dataOut[22]                                                                                                 ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 9.594             ;
; Register:wbStageIoOutReg|dataOut[22]                                                                                                  ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 9.489             ;
; Register:mStagePcReg|dataOut[30]                                                                                                      ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 9.480             ;
; Register:mStageRdReg|dataOut[3]                                                                                                       ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 9.046             ;
; Register:wbStageAluOutReg|dataOut[30]                                                                                                 ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 9.007             ;
; Register:wbStageIoOutReg|dataOut[30]                                                                                                  ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 8.957             ;
; Register:mStageAddrReg|dataOut[6]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 8.673             ;
; Register:mStageAddrReg|dataOut[15]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 8.364             ;
; Register:mStageAddrReg|dataOut[5]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 8.364             ;
; Register:mStageAddrReg|dataOut[1]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 8.364             ;
; Register:mStageAddrReg|dataOut[3]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 8.364             ;
; Register:mStageAddrReg|dataOut[12]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 8.364             ;
; Register:mStageAddrReg|dataOut[31]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[30]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[29]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[28]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[27]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[26]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[25]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[24]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[23]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[22]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[21]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[20]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[19]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[18]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[17]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[16]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[14]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[13]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[0]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStagePcReg|dataOut[6]                                                                                                       ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; MemStage:memStage|UiController:uiController|ledValue[6]                                                                               ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a6~portb_address_reg0  ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; MemStage:memStage|UiController:uiController|hexValue[6]                                                                               ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; MemStage:memStage|UiController:uiController|Debouncer:switchDebouncers[6]|stableState                                                 ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[7]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[8]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[9]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[10]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[11]                                                                                                    ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageRegfileInSelReg|dataOut[0]                                                                                             ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageRegfileInSelReg|dataOut[1]                                                                                             ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[4]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:mStageAddrReg|dataOut[2]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.901             ;
; Register:wbStageIoOutReg|dataOut[1]                                                                                                   ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.685             ;
; Register:wbStageAluOutReg|dataOut[1]                                                                                                  ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.680             ;
; Register:wbStagePcReg|dataOut[1]                                                                                                      ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.569             ;
; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6]                                                                  ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.413             ;
; Register:wbStageIoOutReg|dataOut[14]                                                                                                  ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 7.177             ;
; Register:mStagePcReg|dataOut[24]                                                                                                      ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.884             ;
; Register:wbStagePcReg|dataOut[29]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:eStageRegfileOut2Reg|dataOut[29]                                                                                             ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a29~portb_address_reg0 ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[28]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[27]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[26]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[25]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[24]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[23]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[22]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[21]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[20]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[19]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[18]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[17]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[16]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[15]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[14]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[13]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[12]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[11]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[10]                                                                                                     ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[9]                                                                                                      ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[8]                                                                                                      ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[7]                                                                                                      ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[6]                                                                                                      ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStageRegfileInSelReg|dataOut[0]                                                                                            ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[5]                                                                                                      ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[4]                                                                                                      ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[3]                                                                                                      ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStagePcReg|dataOut[2]                                                                                                      ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:eStageRegno2Reg|dataOut[3]                                                                                                   ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:eStageRegno2Reg|dataOut[1]                                                                                                   ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:eStageRegno2Reg|dataOut[0]                                                                                                   ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:eStageRegno2Reg|dataOut[2]                                                                                                   ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStageWrtRegnoReg|dataOut[3]                                                                                                ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:mStageRdReg|dataOut[1]                                                                                                       ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStageWrtRegnoReg|dataOut[1]                                                                                                ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:mStageRdReg|dataOut[0]                                                                                                       ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStageWrtRegnoReg|dataOut[0]                                                                                                ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:mStageRegfileWrtEnReg|dataOut[0]                                                                                             ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; Register:wbStageRegfileWrtEnReg|dataOut[0]                                                                                            ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.796             ;
; MemStage:memStage|DMemController:dMemController|altsyncram:data_rtl_0|altsyncram_acn1:auto_generated|ram_block1a30~portb_address_reg0 ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.740             ;
; Register:wbStageIoOutReg|dataOut[15]                                                                                                  ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.644             ;
; Register:wbStageIoOutReg|dataOut[18]                                                                                                  ; FetchStage:fetchStage|PcApparatus:pcApparatus|Register:pc|dataOut[6] ; 6.481             ;
+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (119006): Selected device 5CEBA4F23C7 for design "Project2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 32 pins of 86 total pins
    Info (169086): Pin pcOut[0] not assigned to an exact location on the device
    Info (169086): Pin pcOut[1] not assigned to an exact location on the device
    Info (169086): Pin pcOut[2] not assigned to an exact location on the device
    Info (169086): Pin pcOut[3] not assigned to an exact location on the device
    Info (169086): Pin pcOut[4] not assigned to an exact location on the device
    Info (169086): Pin pcOut[5] not assigned to an exact location on the device
    Info (169086): Pin pcOut[6] not assigned to an exact location on the device
    Info (169086): Pin pcOut[7] not assigned to an exact location on the device
    Info (169086): Pin pcOut[8] not assigned to an exact location on the device
    Info (169086): Pin pcOut[9] not assigned to an exact location on the device
    Info (169086): Pin pcOut[10] not assigned to an exact location on the device
    Info (169086): Pin pcOut[11] not assigned to an exact location on the device
    Info (169086): Pin pcOut[12] not assigned to an exact location on the device
    Info (169086): Pin pcOut[13] not assigned to an exact location on the device
    Info (169086): Pin pcOut[14] not assigned to an exact location on the device
    Info (169086): Pin pcOut[15] not assigned to an exact location on the device
    Info (169086): Pin pcOut[16] not assigned to an exact location on the device
    Info (169086): Pin pcOut[17] not assigned to an exact location on the device
    Info (169086): Pin pcOut[18] not assigned to an exact location on the device
    Info (169086): Pin pcOut[19] not assigned to an exact location on the device
    Info (169086): Pin pcOut[20] not assigned to an exact location on the device
    Info (169086): Pin pcOut[21] not assigned to an exact location on the device
    Info (169086): Pin pcOut[22] not assigned to an exact location on the device
    Info (169086): Pin pcOut[23] not assigned to an exact location on the device
    Info (169086): Pin pcOut[24] not assigned to an exact location on the device
    Info (169086): Pin pcOut[25] not assigned to an exact location on the device
    Info (169086): Pin pcOut[26] not assigned to an exact location on the device
    Info (169086): Pin pcOut[27] not assigned to an exact location on the device
    Info (169086): Pin pcOut[28] not assigned to an exact location on the device
    Info (169086): Pin pcOut[29] not assigned to an exact location on the device
    Info (169086): Pin pcOut[30] not assigned to an exact location on the device
    Info (169086): Pin pcOut[31] not assigned to an exact location on the device
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 873 fanout uses global clock CLKCTRL_G6
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: 'Timing.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1]} {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1]}
    Info (332110): create_generated_clock -source {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2]} {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2]}
    Info (332110): create_generated_clock -source {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3]} {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3]}
    Info (332110): create_generated_clock -source {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4]} {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4]}
    Info (332110): create_generated_clock -source {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5]} {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5]}
    Info (332110): create_generated_clock -source {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6]} {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6]}
    Info (332110): create_generated_clock -source {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7]} {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7]}
    Info (332110): create_generated_clock -source {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 30 -duty_cycle 50.00 -name {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] with master clock period: 100.000 found on PLL node: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] does not match the master clock period requirement: 20.000
    Warning (332056): Clock: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1] with master clock period: 100.000 found on PLL node: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1] does not match the master clock period requirement: 20.000
    Warning (332056): Clock: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2] with master clock period: 100.000 found on PLL node: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2] does not match the master clock period requirement: 20.000
    Warning (332056): Clock: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3] with master clock period: 100.000 found on PLL node: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3] does not match the master clock period requirement: 20.000
    Warning (332056): Clock: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4] with master clock period: 100.000 found on PLL node: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4] does not match the master clock period requirement: 20.000
    Warning (332056): Clock: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5] with master clock period: 100.000 found on PLL node: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5] does not match the master clock period requirement: 20.000
    Warning (332056): Clock: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6] with master clock period: 100.000 found on PLL node: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6] does not match the master clock period requirement: 20.000
    Warning (332056): Clock: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7] with master clock period: 100.000 found on PLL node: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7] does not match the master clock period requirement: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 10 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000      Clock10
    Info (332111):   16.666 PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   16.666 PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1]
    Info (332111):   16.666 PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2]
    Info (332111):   16.666 PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3]
    Info (332111):   16.666 PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4]
    Info (332111):   16.666 PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5]
    Info (332111):   16.666 PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6]
    Info (332111):   16.666 PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7]
    Info (332111):  500.000 PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info (128016): Automatic asynchronous signal pipelining - Evaluation Phase
    Info (128018): Found 0 asynchronous signals of which 0 will be pipelined
Info (128005): Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:02
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "CLOCK2_50"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK3_50"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK4_50"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_ADDR[0]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_ADDR[10]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_ADDR[11]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_ADDR[12]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_ADDR[1]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_ADDR[2]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_ADDR[3]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_ADDR[4]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_ADDR[5]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_ADDR[6]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_ADDR[7]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_ADDR[8]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_ADDR[9]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_BA[0]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_BA[1]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_CAS_N"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_CKE"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_CLK"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_CS_N"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_DQ[0]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_DQ[10]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_DQ[11]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_DQ[12]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_DQ[13]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_DQ[14]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_DQ[15]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_DQ[1]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_DQ[2]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_DQ[3]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_DQ[4]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_DQ[5]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_DQ[6]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_DQ[7]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_DQ[8]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_DQ[9]"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_LDQM"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_RAS_N"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_UDQM"
    Warning (15710): Ignored I/O standard assignment to node "DRAM_WE_N"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[0]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[10]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[11]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[12]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[13]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[14]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[15]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[16]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[17]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[18]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[19]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[1]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[20]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[21]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[22]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[23]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[24]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[25]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[26]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[27]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[28]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[29]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[2]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[30]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[31]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[32]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[33]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[34]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[35]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[3]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[4]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[5]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[6]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[7]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[8]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[9]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[0]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[10]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[11]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[12]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[13]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[14]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[15]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[16]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[17]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[18]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[19]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[1]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[20]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[21]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[22]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[23]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[24]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[25]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[26]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[27]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[28]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[29]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[2]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[30]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[31]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[32]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[33]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[34]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[35]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[3]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[4]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[5]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[6]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[7]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[8]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[9]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[0]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[1]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[2]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[3]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[4]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[5]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[6]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[0]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[1]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[2]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[3]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[4]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[5]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[6]"
    Warning (15710): Ignored I/O standard assignment to node "PS2_CLK"
    Warning (15710): Ignored I/O standard assignment to node "PS2_CLK2"
    Warning (15710): Ignored I/O standard assignment to node "PS2_DAT"
    Warning (15710): Ignored I/O standard assignment to node "PS2_DAT2"
    Warning (15710): Ignored I/O standard assignment to node "SD_CLK"
    Warning (15710): Ignored I/O standard assignment to node "SD_CMD"
    Warning (15710): Ignored I/O standard assignment to node "SD_DATA[0]"
    Warning (15710): Ignored I/O standard assignment to node "SD_DATA[1]"
    Warning (15710): Ignored I/O standard assignment to node "SD_DATA[2]"
    Warning (15710): Ignored I/O standard assignment to node "SD_DATA[3]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[0]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[1]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[2]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[3]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[0]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[1]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[2]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[3]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_HS"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[0]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[1]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[2]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[3]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_VS"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info (128027): Automatic asynchronous signal pipelining - Execution Phase
Info (128005): Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 2 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm fanout splitting
Info (128003): Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 16% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (11888): Total time spent on timing analysis during the Fitter is 3.55 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:12
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Critical Warning (169244): Total number of single-ended output or bi-directional pins in bank 5B have exceeded the recommended amount in a bank where dedicated LVDS, RSDS, or mini-LVDS outputs exists.
    Info (169245): There are 16 output pin(s) with I/O standard 2.5 V and termination Series 50 Ohm
        Info (169220): Location N16 (pad PAD_170): Pin pcOut[27] of type output uses 2.5 V I/O standard
        Info (169220): Location N20 (pad PAD_171): Pin pcOut[13] of type output uses 2.5 V I/O standard
        Info (169220): Location M16 (pad PAD_172): Pin pcOut[7] of type output uses 2.5 V I/O standard
        Info (169220): Location N21 (pad PAD_173): Pin pcOut[28] of type output uses 2.5 V I/O standard
        Info (169220): Location N19 (pad PAD_174): Pin pcOut[3] of type output uses 2.5 V I/O standard
        Info (169220): Location M22 (pad PAD_175): Pin pcOut[2] of type output uses 2.5 V I/O standard
        Info (169220): Location M18 (pad PAD_176): Pin pcOut[5] of type output uses 2.5 V I/O standard
        Info (169220): Location L22 (pad PAD_177): Pin pcOut[0] of type output uses 2.5 V I/O standard
        Info (169220): Location K17 (pad PAD_178): Pin pcOut[17] of type output uses 2.5 V I/O standard
        Info (169220): Location M20 (pad PAD_179): Pin pcOut[6] of type output uses 2.5 V I/O standard
        Info (169220): Location L17 (pad PAD_180): Pin pcOut[12] of type output uses 2.5 V I/O standard
        Info (169220): Location M21 (pad PAD_181): Pin pcOut[21] of type output uses 2.5 V I/O standard
        Info (169220): Location L19 (pad PAD_182): Pin pcOut[20] of type output uses 2.5 V I/O standard
        Info (169220): Location K21 (pad PAD_183): Pin pcOut[18] of type output uses 2.5 V I/O standard
        Info (169220): Location L18 (pad PAD_184): Pin pcOut[15] of type output uses 2.5 V I/O standard
        Info (169220): Location K22 (pad PAD_185): Pin pcOut[9] of type output uses 2.5 V I/O standard
Info (144001): Generated suppressed messages file C:/Users/Brian/dev/proc-design/project2/modelsim/Project2.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 321 warnings
    Info: Peak virtual memory: 1221 megabytes
    Info: Processing ended: Sun Dec 03 20:17:34 2017
    Info: Elapsed time: 00:01:05
    Info: Total CPU time (on all processors): 00:01:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Brian/dev/proc-design/project2/modelsim/Project2.fit.smsg.


