Fitter report for DE2_NIOS_HOST_MOUSE_VGA
Wed Jun 08 00:43:03 2011
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. PLL Summary
 13. PLL Usage
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. Fitter DSP Block Usage Summary
 23. DSP Block Details
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing
 33. Advanced Data - General
 34. Advanced Data - Placement Preparation
 35. Advanced Data - Placement
 36. Advanced Data - Routing
 37. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 08 00:43:03 2011   ;
; Quartus II Version                 ; 8.1 Build 163 10/28/2008 SJ Web Edition ;
; Revision Name                      ; DE2_NIOS_HOST_MOUSE_VGA                 ;
; Top-level Entity Name              ; DE2_NIOS_HOST_MOUSE_VGA                 ;
; Family                             ; Cyclone II                              ;
; Device                             ; EP2C35F672C6                            ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 6,789 / 33,216 ( 20 % )                 ;
;     Total combinational functions  ; 5,862 / 33,216 ( 18 % )                 ;
;     Dedicated logic registers      ; 3,617 / 33,216 ( 11 % )                 ;
; Total registers                    ; 3666                                    ;
; Total pins                         ; 429 / 475 ( 90 % )                      ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 394,880 / 483,840 ( 82 % )              ;
; Embedded Multiplier 9-bit elements ; 4 / 70 ( 6 % )                          ;
; Total PLLs                         ; 2 / 4 ( 50 % )                          ;
+------------------------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C35F672C6                   ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; LVTTL                          ;                                ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Maximum number of global clocks allowed                            ; -1                             ; -1                             ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                              ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                  ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; I2C_AV_Config:u1|I2C_Controller:u0|SD[0]                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; I2C_AV_Config:u1|altsyncram:Ram0_rtl_0|altsyncram_l211:auto_generated|q_a[0]                                                                                      ; PORTADATAOUT     ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[1]                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; I2C_AV_Config:u1|altsyncram:Ram0_rtl_0|altsyncram_l211:auto_generated|q_a[15]                                                                                     ; PORTADATAOUT     ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[2]                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; I2C_AV_Config:u1|altsyncram:Ram0_rtl_0|altsyncram_l211:auto_generated|q_a[14]                                                                                     ; PORTADATAOUT     ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[3]                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; I2C_AV_Config:u1|altsyncram:Ram0_rtl_0|altsyncram_l211:auto_generated|q_a[13]                                                                                     ; PORTADATAOUT     ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[4]                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; I2C_AV_Config:u1|altsyncram:Ram0_rtl_0|altsyncram_l211:auto_generated|q_a[12]                                                                                     ; PORTADATAOUT     ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[5]                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; I2C_AV_Config:u1|altsyncram:Ram0_rtl_0|altsyncram_l211:auto_generated|q_a[11]                                                                                     ; PORTADATAOUT     ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[6]                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; I2C_AV_Config:u1|altsyncram:Ram0_rtl_0|altsyncram_l211:auto_generated|q_a[10]                                                                                     ; PORTADATAOUT     ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[7]                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; I2C_AV_Config:u1|altsyncram:Ram0_rtl_0|altsyncram_l211:auto_generated|q_a[9]                                                                                      ; PORTADATAOUT     ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[8]                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; I2C_AV_Config:u1|altsyncram:Ram0_rtl_0|altsyncram_l211:auto_generated|q_a[8]                                                                                      ; PORTADATAOUT     ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[9]                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; I2C_AV_Config:u1|altsyncram:Ram0_rtl_0|altsyncram_l211:auto_generated|q_a[7]                                                                                      ; PORTADATAOUT     ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[10]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; I2C_AV_Config:u1|altsyncram:Ram0_rtl_0|altsyncram_l211:auto_generated|q_a[6]                                                                                      ; PORTADATAOUT     ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[11]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; I2C_AV_Config:u1|altsyncram:Ram0_rtl_0|altsyncram_l211:auto_generated|q_a[5]                                                                                      ; PORTADATAOUT     ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[12]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; I2C_AV_Config:u1|altsyncram:Ram0_rtl_0|altsyncram_l211:auto_generated|q_a[4]                                                                                      ; PORTADATAOUT     ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[13]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; I2C_AV_Config:u1|altsyncram:Ram0_rtl_0|altsyncram_l211:auto_generated|q_a[3]                                                                                      ; PORTADATAOUT     ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[14]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; I2C_AV_Config:u1|altsyncram:Ram0_rtl_0|altsyncram_l211:auto_generated|q_a[2]                                                                                      ; PORTADATAOUT     ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[15]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; I2C_AV_Config:u1|altsyncram:Ram0_rtl_0|altsyncram_l211:auto_generated|q_a[1]                                                                                      ; PORTADATAOUT     ;                       ;
; system_0:u0|cpu_0:the_cpu_0|D_bht_data[0]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated|q_b[0]                                            ; PORTBDATAOUT     ;                       ;
; system_0:u0|cpu_0:the_cpu_0|D_bht_data[1]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated|q_b[1]                                            ; PORTBDATAOUT     ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[0]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[0]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[0]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[1]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[1]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[1]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[2]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[2]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[2]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[3]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[3]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[3]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[4]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[4]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[4]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[5]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[5]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[5]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[6]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[6]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[6]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[7]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[7]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[7]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[8]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[8]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[8]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[9]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[9]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[9]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[10]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[10]                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[10]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[11]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[11]                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[11]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[12]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[12]                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[12]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[13]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[13]                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[13]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[14]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[14]                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[14]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[15]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[15]                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system_0:u0|cpu_0:the_cpu_0|M_mul_src1[15]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[7]                                                                                                                                                          ; OE               ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                       ; REGOUT           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_1       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[6]                                                                                                                                                          ; OE               ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_1       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                       ; REGOUT           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_2       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[5]                                                                                                                                                          ; OE               ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_2       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                       ; REGOUT           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_3       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[4]                                                                                                                                                          ; OE               ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_3       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                       ; REGOUT           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_4       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[3]                                                                                                                                                          ; OE               ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_4       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                       ; REGOUT           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_5       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[2]                                                                                                                                                          ; OE               ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_5       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                       ; REGOUT           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_6       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[1]                                                                                                                                                          ; OE               ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_6       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                       ; REGOUT           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_7       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[0]                                                                                                                                                          ; OE               ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_tri_state_bridge_0_data[0] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[0]                                                                                                                                                          ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_tri_state_bridge_0_data[1] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[1]                                                                                                                                                          ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_tri_state_bridge_0_data[2] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[2]                                                                                                                                                          ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_tri_state_bridge_0_data[3] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[3]                                                                                                                                                          ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_tri_state_bridge_0_data[4] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[4]                                                                                                                                                          ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_tri_state_bridge_0_data[5] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[5]                                                                                                                                                          ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_tri_state_bridge_0_data[6] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[6]                                                                                                                                                          ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_tri_state_bridge_0_data[7] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[7]                                                                                                                                                          ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_tri_state_bridge_0_data[0]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[0]                                                                                                                                                          ; COMBOUT          ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_tri_state_bridge_0_data[1]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[1]                                                                                                                                                          ; COMBOUT          ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_tri_state_bridge_0_data[2]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[2]                                                                                                                                                          ; COMBOUT          ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_tri_state_bridge_0_data[3]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[3]                                                                                                                                                          ; COMBOUT          ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_tri_state_bridge_0_data[4]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[4]                                                                                                                                                          ; COMBOUT          ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_tri_state_bridge_0_data[5]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[5]                                                                                                                                                          ; COMBOUT          ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_tri_state_bridge_0_data[6]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[6]                                                                                                                                                          ; COMBOUT          ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_tri_state_bridge_0_data[7]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[7]                                                                                                                                                          ; COMBOUT          ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|select_n_to_the_cfi_flash_0            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_CE_N                                                                                                                                                           ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|select_n_to_the_cfi_flash_0            ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                   ;                  ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[0]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[0]                                                                                                                                                        ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[1]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[1]                                                                                                                                                        ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[2]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[2]                                                                                                                                                        ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[3]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[3]                                                                                                                                                        ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[4]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[4]                                                                                                                                                        ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[5]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[5]                                                                                                                                                        ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[6]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[6]                                                                                                                                                        ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[7]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[7]                                                                                                                                                        ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[8]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[8]                                                                                                                                                        ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[9]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[9]                                                                                                                                                        ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[10]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[10]                                                                                                                                                       ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[11]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[11]                                                                                                                                                       ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[12]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[12]                                                                                                                                                       ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[13]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[13]                                                                                                                                                       ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[14]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[14]                                                                                                                                                       ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[15]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[15]                                                                                                                                                       ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[16]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[16]                                                                                                                                                       ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[17]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[17]                                                                                                                                                       ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[18]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[18]                                                                                                                                                       ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[19]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[19]                                                                                                                                                       ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[20]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[20]                                                                                                                                                       ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[21]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[21]                                                                                                                                                       ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_readn               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_OE_N                                                                                                                                                           ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_readn               ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                   ;                  ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|write_n_to_the_cfi_flash_0             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_WE_N                                                                                                                                                           ; DATAIN           ;                       ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|write_n_to_the_cfi_flash_0             ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                   ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Altera_Project/DE2_NIOS_HOST_MOUSE_VGA_D5M/DE2_NIOS_HOST_MOUSE_VGA.pin.


+----------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                      ;
+---------------------------------------------+------------------------------------------------------+
; Resource                                    ; Usage                                                ;
+---------------------------------------------+------------------------------------------------------+
; Total logic elements                        ; 6,789 / 33,216 ( 20 % )                              ;
;     -- Combinational with no register       ; 3172                                                 ;
;     -- Register only                        ; 927                                                  ;
;     -- Combinational with a register        ; 2690                                                 ;
;                                             ;                                                      ;
; Logic element usage by number of LUT inputs ;                                                      ;
;     -- 4 input functions                    ; 3144                                                 ;
;     -- 3 input functions                    ; 1595                                                 ;
;     -- <=2 input functions                  ; 1123                                                 ;
;     -- Register only                        ; 927                                                  ;
;                                             ;                                                      ;
; Logic elements by mode                      ;                                                      ;
;     -- normal mode                          ; 4934                                                 ;
;     -- arithmetic mode                      ; 928                                                  ;
;                                             ;                                                      ;
; Total registers*                            ; 3,666 / 34,593 ( 11 % )                              ;
;     -- Dedicated logic registers            ; 3,617 / 33,216 ( 11 % )                              ;
;     -- I/O registers                        ; 49 / 1,377 ( 4 % )                                   ;
;                                             ;                                                      ;
; Total LABs:  partially or completely used   ; 546 / 2,076 ( 26 % )                                 ;
; User inserted logic elements                ; 0                                                    ;
; Virtual pins                                ; 0                                                    ;
; I/O pins                                    ; 429 / 475 ( 90 % )                                   ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )                                      ;
; Global signals                              ; 16                                                   ;
; M4Ks                                        ; 104 / 105 ( 99 % )                                   ;
; Total block memory bits                     ; 394,880 / 483,840 ( 82 % )                           ;
; Total block memory implementation bits      ; 479,232 / 483,840 ( 99 % )                           ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )                                       ;
; PLLs                                        ; 2 / 4 ( 50 % )                                       ;
; Global clocks                               ; 16 / 16 ( 100 % )                                    ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                      ;
; ASMI blocks                                 ; 1 / 1 ( 100 % )                                      ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                        ;
; Average interconnect usage (total/H/V)      ; 11% / 12% / 11%                                      ;
; Peak interconnect usage (total/H/V)         ; 43% / 43% / 43%                                      ;
; Maximum fan-out node                        ; SDRAM_PLL:PLL1|altpll:altpll_component|_clk1~clkctrl ;
; Maximum fan-out                             ; 2340                                                 ;
; Highest non-global fan-out signal           ; system_0:u0|cpu_0:the_cpu_0|W_stall                  ;
; Highest non-global fan-out                  ; 544                                                  ;
; Total fan-out                               ; 36616                                                ;
; Average fan-out                             ; 3.41                                                 ;
+---------------------------------------------+------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT ; B5    ; 3        ; 3            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27   ; D13   ; 3        ; 31           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50   ; N2    ; 2        ; 0            ; 18           ; 0           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ENET_INT   ; B21   ; 4        ; 59           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; EXT_CLOCK  ; P26   ; 6        ; 65           ; 19           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IRDA_RXD   ; AE25  ; 6        ; 65           ; 2            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]     ; G26   ; 5        ; 65           ; 27           ; 1           ; 103                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]     ; N23   ; 5        ; 65           ; 20           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]     ; P23   ; 6        ; 65           ; 18           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]     ; W26   ; 6        ; 65           ; 10           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_DREQ0  ; F6    ; 2        ; 0            ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_DREQ1  ; E5    ; 2        ; 0            ; 34           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_INT0   ; B3    ; 2        ; 0            ; 34           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_INT1   ; C3    ; 2        ; 0            ; 33           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_CLK    ; D26   ; 5        ; 65           ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_DAT    ; C24   ; 5        ; 65           ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]      ; N25   ; 5        ; 65           ; 19           ; 0           ; 22                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[10]     ; N1    ; 2        ; 0            ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[11]     ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[12]     ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[13]     ; T7    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[14]     ; U3    ; 1        ; 0            ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[15]     ; U4    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[16]     ; V1    ; 1        ; 0            ; 12           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[17]     ; V2    ; 1        ; 0            ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]      ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]      ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]      ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]      ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]      ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]      ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]      ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]      ; B13   ; 4        ; 31           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]      ; A13   ; 4        ; 31           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCK        ; D14   ; 4        ; 33           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCS        ; A14   ; 4        ; 33           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TDI        ; B14   ; 4        ; 33           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[0] ; J9    ; 3        ; 5            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[1] ; E8    ; 3        ; 7            ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[2] ; H8    ; 3        ; 7            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[3] ; H10   ; 3        ; 7            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[4] ; G9    ; 3        ; 7            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[5] ; F9    ; 3        ; 9            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[6] ; D7    ; 3        ; 9            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[7] ; C7    ; 3        ; 9            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_HS      ; D5    ; 3        ; 5            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_VS      ; K9    ; 3        ; 5            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD   ; C25   ; 5        ; 65           ; 32           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; AUD_DACDAT    ; A4    ; 3        ; 1            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; AUD_XCK       ; A5    ; 3        ; 3            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_CLK      ; B24   ; 5        ; 65           ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_CMD      ; A21   ; 4        ; 59           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_CS_N     ; A23   ; 4        ; 61           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_RD_N     ; A22   ; 4        ; 61           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_RST_N    ; B23   ; 4        ; 61           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_WR_N     ; B22   ; 4        ; 61           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[0]    ; AC18  ; 7        ; 48           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[10]   ; AE17  ; 7        ; 44           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[11]   ; AF17  ; 7        ; 44           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[12]   ; W16   ; 7        ; 42           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[13]   ; W15   ; 7        ; 42           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[14]   ; AC16  ; 7        ; 42           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[15]   ; AD16  ; 7        ; 42           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[16]   ; AE16  ; 7        ; 40           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[17]   ; AC15  ; 7        ; 40           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[18]   ; AB15  ; 7        ; 40           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[19]   ; AA15  ; 7        ; 40           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[1]    ; AB18  ; 7        ; 48           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[20]   ; Y15   ; 7        ; 37           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[21]   ; Y14   ; 7        ; 37           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[2]    ; AE19  ; 7        ; 48           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[3]    ; AF19  ; 7        ; 48           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[4]    ; AE18  ; 7        ; 46           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[5]    ; AF18  ; 7        ; 46           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[6]    ; Y16   ; 7        ; 46           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[7]    ; AA16  ; 7        ; 46           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[8]    ; AD17  ; 7        ; 44           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[9]    ; AC17  ; 7        ; 44           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_CE_N       ; V17   ; 7        ; 50           ; 0            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_OE_N       ; W17   ; 7        ; 50           ; 0            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_RST_N      ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_WE_N       ; AA17  ; 7        ; 50           ; 0            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[0]       ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[1]       ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[2]       ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[3]       ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[4]       ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[5]       ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[6]       ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[0]       ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[1]       ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[2]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[3]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[4]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[5]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[6]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[0]       ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[1]       ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[2]       ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[3]       ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[4]       ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[5]       ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[6]       ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[0]       ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[1]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[2]       ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[3]       ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[4]       ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[5]       ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[6]       ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[0]       ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[1]       ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[2]       ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[3]       ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[4]       ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[5]       ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[6]       ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[0]       ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[1]       ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[2]       ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[3]       ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[4]       ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[5]       ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[6]       ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[0]       ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[1]       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[2]       ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[3]       ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[4]       ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[5]       ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[6]       ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[0]       ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[1]       ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[2]       ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[3]       ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[4]       ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[5]       ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[6]       ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; I2C_SCLK      ; A6    ; 3        ; 3            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; IRDA_TXD      ; AE24  ; 6        ; 65           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_BLON      ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_EN        ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_ON        ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_RS        ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_RW        ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[0]       ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[1]       ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[2]       ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[3]       ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[4]       ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[5]       ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[6]       ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[7]       ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[8]       ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[0]       ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[10]      ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[11]      ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[12]      ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[13]      ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[14]      ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[15]      ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[16]      ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[17]      ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[1]       ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[2]       ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[3]       ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[4]       ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[5]       ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[6]       ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[7]       ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[8]       ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[9]       ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_ADDR[0]   ; K7    ; 2        ; 0            ; 29           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_ADDR[1]   ; F2    ; 2        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_CS_N      ; F1    ; 2        ; 0            ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DACK0_N   ; C2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DACK1_N   ; B2    ; 2        ; 0            ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_FSPEED    ; F3    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_LSPEED    ; G6    ; 2        ; 0            ; 33           ; 4           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_RD_N      ; G2    ; 2        ; 0            ; 28           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_RST_N     ; G5    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_WR_N      ; G1    ; 2        ; 0            ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SD_CLK        ; AD25  ; 6        ; 65           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[0]  ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[10] ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[11] ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[12] ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[13] ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[14] ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[15] ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[16] ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[17] ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[1]  ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[2]  ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[3]  ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[4]  ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[5]  ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[6]  ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[7]  ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[8]  ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[9]  ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_CE_N     ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_LB_N     ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_OE_N     ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_UB_N     ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_WE_N     ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; TDO           ; F14   ; 4        ; 35           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; TD_RESET      ; C4    ; 3        ; 5            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; UART_TXD      ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_BLANK     ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[0]      ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[1]      ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[2]      ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[3]      ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[4]      ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[5]      ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[6]      ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[7]      ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[8]      ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[9]      ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_CLK       ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[0]      ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[1]      ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[2]      ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[3]      ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[4]      ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[5]      ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[6]      ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[7]      ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[8]      ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[9]      ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_HS        ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[0]      ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[1]      ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[2]      ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[3]      ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[4]      ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[5]      ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[6]      ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[7]      ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[8]      ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[9]      ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_SYNC      ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_VS        ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                            ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; AUD_ADCLRCK   ; C5    ; 3        ; 1            ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; AUD_BCLK      ; B4    ; 3        ; 1            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; AUD_DACLRCK   ; C6    ; 3        ; 1            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[0]    ; V6    ; 1        ; 0            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[10]   ; AB1   ; 1        ; 0            ; 6            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[11]   ; AA4   ; 1        ; 0            ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[12]   ; AA3   ; 1        ; 0            ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[13]   ; AC2   ; 1        ; 0            ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[14]   ; AC1   ; 1        ; 0            ; 5            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[15]   ; AA5   ; 1        ; 0            ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[1]    ; AA2   ; 1        ; 0            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[2]    ; AA1   ; 1        ; 0            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[3]    ; Y3    ; 1        ; 0            ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[4]    ; Y4    ; 1        ; 0            ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[5]    ; R8    ; 1        ; 0            ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[6]    ; T8    ; 1        ; 0            ; 7            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[7]    ; V7    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[8]    ; W6    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[9]    ; AB2   ; 1        ; 0            ; 6            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[0]  ; D17   ; 4        ; 46           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[10] ; C19   ; 4        ; 53           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[11] ; D19   ; 4        ; 53           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[12] ; B19   ; 4        ; 53           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[13] ; A19   ; 4        ; 53           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[14] ; E18   ; 4        ; 50           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[15] ; D18   ; 4        ; 50           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[1]  ; C17   ; 4        ; 46           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[2]  ; B18   ; 4        ; 46           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[3]  ; A18   ; 4        ; 46           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[4]  ; B17   ; 4        ; 42           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[5]  ; A17   ; 4        ; 42           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[6]  ; B16   ; 4        ; 37           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[7]  ; B15   ; 4        ; 37           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[8]  ; B20   ; 4        ; 55           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[9]  ; A20   ; 4        ; 55           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[0]      ; AD19  ; 7        ; 53           ; 0            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[1]      ; AC19  ; 7        ; 53           ; 0            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[2]      ; AF20  ; 7        ; 53           ; 0            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[3]      ; AE20  ; 7        ; 53           ; 0            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[4]      ; AB20  ; 7        ; 55           ; 0            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[5]      ; AC20  ; 7        ; 55           ; 0            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[6]      ; AF21  ; 7        ; 55           ; 0            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[7]      ; AE21  ; 7        ; 55           ; 0            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[0]     ; D25   ; 5        ; 65           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[10]    ; N18   ; 5        ; 65           ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[11]    ; P18   ; 5        ; 65           ; 29           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[12]    ; G23   ; 5        ; 65           ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[13]    ; G24   ; 5        ; 65           ; 28           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[14]    ; K22   ; 5        ; 65           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[15]    ; G25   ; 5        ; 65           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[16]    ; H23   ; 5        ; 65           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[17]    ; H24   ; 5        ; 65           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[18]    ; J23   ; 5        ; 65           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[19]    ; J24   ; 5        ; 65           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[1]     ; J22   ; 5        ; 65           ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[20]    ; H25   ; 5        ; 65           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[21]    ; H26   ; 5        ; 65           ; 26           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[22]    ; H19   ; 5        ; 65           ; 26           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[23]    ; K18   ; 5        ; 65           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[24]    ; K19   ; 5        ; 65           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[25]    ; K21   ; 5        ; 65           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[26]    ; K23   ; 5        ; 65           ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[27]    ; K24   ; 5        ; 65           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[28]    ; L21   ; 5        ; 65           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[29]    ; L20   ; 5        ; 65           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[2]     ; E26   ; 5        ; 65           ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[30]    ; J25   ; 5        ; 65           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[31]    ; J26   ; 5        ; 65           ; 24           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[32]    ; L23   ; 5        ; 65           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[33]    ; L24   ; 5        ; 65           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[34]    ; L25   ; 5        ; 65           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[35]    ; L19   ; 5        ; 65           ; 23           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[3]     ; E25   ; 5        ; 65           ; 31           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[4]     ; F24   ; 5        ; 65           ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[5]     ; F23   ; 5        ; 65           ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[6]     ; J21   ; 5        ; 65           ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[7]     ; J20   ; 5        ; 65           ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[8]     ; F25   ; 5        ; 65           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[9]     ; F26   ; 5        ; 65           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[0]     ; K25   ; 5        ; 65           ; 22           ; 0           ; 255                   ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[10]    ; N24   ; 5        ; 65           ; 20           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[11]    ; P24   ; 6        ; 65           ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[12]    ; R25   ; 6        ; 65           ; 17           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[13]    ; R24   ; 6        ; 65           ; 17           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[14]    ; R20   ; 6        ; 65           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[15]    ; T22   ; 6        ; 65           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[16]    ; T23   ; 6        ; 65           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[17]    ; T24   ; 6        ; 65           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[18]    ; T25   ; 6        ; 65           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[19]    ; T18   ; 6        ; 65           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[1]     ; K26   ; 5        ; 65           ; 22           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[20]    ; T21   ; 6        ; 65           ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[21]    ; T20   ; 6        ; 65           ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[22]    ; U26   ; 6        ; 65           ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[23]    ; U25   ; 6        ; 65           ; 13           ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[24]    ; U23   ; 6        ; 65           ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[25]    ; U24   ; 6        ; 65           ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[26]    ; R19   ; 6        ; 65           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[27]    ; T19   ; 6        ; 65           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[28]    ; U20   ; 6        ; 65           ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[29]    ; U21   ; 6        ; 65           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[2]     ; M22   ; 5        ; 65           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[30]    ; V26   ; 6        ; 65           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[31]    ; V25   ; 6        ; 65           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[32]    ; V24   ; 6        ; 65           ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[33]    ; V23   ; 6        ; 65           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[34]    ; W25   ; 6        ; 65           ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[35]    ; W23   ; 6        ; 65           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[3]     ; M23   ; 5        ; 65           ; 22           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[4]     ; M19   ; 5        ; 65           ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[5]     ; M20   ; 5        ; 65           ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[6]     ; N20   ; 5        ; 65           ; 21           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[7]     ; M21   ; 5        ; 65           ; 21           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[8]     ; M24   ; 5        ; 65           ; 20           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[9]     ; M25   ; 5        ; 65           ; 20           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; I2C_SDAT      ; B6    ; 3        ; 3            ; 36           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_DATA[0]   ; J1    ; 2        ; 0            ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_DATA[1]   ; J2    ; 2        ; 0            ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_DATA[2]   ; H1    ; 2        ; 0            ; 27           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_DATA[3]   ; H2    ; 2        ; 0            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_DATA[4]   ; J4    ; 2        ; 0            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_DATA[5]   ; J3    ; 2        ; 0            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_DATA[6]   ; H4    ; 2        ; 0            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_DATA[7]   ; H3    ; 2        ; 0            ; 28           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[0]   ; F4    ; 2        ; 0            ; 32           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[10]  ; K6    ; 2        ; 0            ; 30           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[11]  ; K5    ; 2        ; 0            ; 30           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[12]  ; G4    ; 2        ; 0            ; 30           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[13]  ; G3    ; 2        ; 0            ; 29           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[14]  ; J6    ; 2        ; 0            ; 29           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[15]  ; K8    ; 2        ; 0            ; 29           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[1]   ; D2    ; 2        ; 0            ; 32           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[2]   ; D1    ; 2        ; 0            ; 32           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[3]   ; F7    ; 2        ; 0            ; 32           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[4]   ; J5    ; 2        ; 0            ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[5]   ; J8    ; 2        ; 0            ; 31           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[6]   ; J7    ; 2        ; 0            ; 31           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[7]   ; H6    ; 2        ; 0            ; 31           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[8]   ; E2    ; 2        ; 0            ; 30           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[9]   ; E1    ; 2        ; 0            ; 30           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SD_CMD        ; Y21   ; 6        ; 65           ; 3            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SD_DAT        ; AD24  ; 6        ; 65           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SD_DAT3       ; AC23  ; 6        ; 65           ; 2            ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[0]    ; AD8   ; 8        ; 9            ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[10]   ; AE8   ; 8        ; 18           ; 0            ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[11]   ; AF8   ; 8        ; 18           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[12]   ; W11   ; 8        ; 18           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[13]   ; W12   ; 8        ; 18           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[14]   ; AC9   ; 8        ; 20           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[15]   ; AC10  ; 8        ; 20           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[1]    ; AE6   ; 8        ; 11           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[2]    ; AF6   ; 8        ; 11           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[3]    ; AA9   ; 8        ; 11           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[4]    ; AA10  ; 8        ; 14           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[5]    ; AB10  ; 8        ; 14           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[6]    ; AA11  ; 8        ; 14           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[7]    ; Y11   ; 8        ; 16           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[8]    ; AE7   ; 8        ; 16           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[9]    ; AF7   ; 8        ; 16           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 62 / 64 ( 97 % )  ; 3.3V          ; --           ;
; 2        ; 58 / 59 ( 98 % )  ; 3.3V          ; --           ;
; 3        ; 56 / 56 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 28 / 58 ( 48 % )  ; 3.3V          ; --           ;
; 5        ; 56 / 65 ( 86 % )  ; 3.3V          ; --           ;
; 6        ; 56 / 59 ( 95 % )  ; 3.3V          ; --           ;
; 7        ; 58 / 58 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 53 / 56 ( 95 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                      ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage          ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; AUD_DACDAT              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 482        ; 3        ; AUD_XCK                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 479        ; 3        ; I2C_SCLK                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 465        ; 3        ; VGA_HS                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; VGA_R[5]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; VGA_G[1]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; VGA_G[5]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SW[9]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; TCS                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; ENET_DATA[5]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 406        ; 4        ; ENET_DATA[3]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 394        ; 4        ; ENET_DATA[13]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 390        ; 4        ; ENET_DATA[9]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 382        ; 4        ; ENET_CMD                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 379        ; 4        ; ENET_RD_N               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 378        ; 4        ; ENET_CS_N               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; SRAM_DQ[3]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; SRAM_DQ[4]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; SRAM_DQ[6]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; LEDR[10]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; LEDR[8]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; FL_ADDR[19]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; FL_ADDR[7]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; FL_WE_N                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; FL_RST_N                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LEDG[6]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1[5]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1[4]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; HEX3[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; HEX3[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; SRAM_ADDR[16]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; SRAM_DQ[5]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[1]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; FL_ADDR[18]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; FL_ADDR[1]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; FL_DQ[4]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LEDR[2]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; HEX2[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1[6]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; HEX2[5]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; HEX2[4]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; SRAM_ADDR[2]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; SRAM_ADDR[3]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; SRAM_ADDR[12]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; SRAM_ADDR[17]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; SRAM_DQ[14]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; SRAM_DQ[15]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; SRAM_CE_N               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[2]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SW[6]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; LEDR[11]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; FL_ADDR[17]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; FL_ADDR[14]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; FL_ADDR[9]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; FL_ADDR[0]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; FL_DQ[1]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; FL_DQ[5]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LEDR[7]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LEDR[3]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; SD_DAT3                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ;            ;          ; NC                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; HEX2[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; HEX2[3]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; SRAM_ADDR[4]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; SRAM_ADDR[5]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; SRAM_ADDR[8]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; SRAM_ADDR[9]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; SRAM_DQ[0]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; SRAM_OE_N               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; LEDR[17]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; LEDR[12]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; FL_ADDR[15]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; FL_ADDR[8]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; FL_DQ[0]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LEDR[6]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LEDR[4]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LEDR[5]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; SD_DAT                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 248        ; 6        ; SD_CLK                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA_0               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA_1               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; SRAM_ADDR[0]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; SRAM_ADDR[6]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; SRAM_DQ[1]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; SRAM_DQ[8]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; SRAM_DQ[10]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; SRAM_LB_N               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; SRAM_WE_N               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[4]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; LEDR[16]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; LEDR[15]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; LEDR[13]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; FL_ADDR[16]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; FL_ADDR[10]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; FL_ADDR[4]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; FL_ADDR[2]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; FL_DQ[3]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; FL_DQ[7]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LEDR[0]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; IRDA_TXD                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; IRDA_RXD                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE26     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SRAM_ADDR[1]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; SRAM_ADDR[7]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; SRAM_DQ[2]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; SRAM_DQ[9]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; SRAM_DQ[11]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; SRAM_UB_N               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[0]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; LEDR[14]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; FL_ADDR[11]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; FL_ADDR[5]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; FL_ADDR[3]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; FL_DQ[2]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; FL_DQ[6]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LEDR[1]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; OTG_DACK1_N             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 3          ; 2        ; OTG_INT0                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B4       ; 483        ; 3        ; AUD_BCLK                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 481        ; 3        ; AUD_ADCDAT              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 480        ; 3        ; I2C_SDAT                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 466        ; 3        ; VGA_SYNC                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 458        ; 3        ; VGA_CLK                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; VGA_G[0]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; VGA_G[4]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; VGA_B[7]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; VGA_B[9]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; SW[8]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; TDI                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 420        ; 4        ; ENET_DATA[7]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 419        ; 4        ; ENET_DATA[6]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 411        ; 4        ; ENET_DATA[4]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 405        ; 4        ; ENET_DATA[2]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 393        ; 4        ; ENET_DATA[12]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 389        ; 4        ; ENET_DATA[8]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 381        ; 4        ; ENET_INT                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 380        ; 4        ; ENET_WR_N               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 377        ; 4        ; ENET_RST_N              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ; 363        ; 5        ; ENET_CLK                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B25      ; 362        ; 5        ; UART_TXD                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; OTG_DACK0_N             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 7          ; 2        ; OTG_INT1                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C4       ; 478        ; 3        ; TD_RESET                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 486        ; 3        ; AUD_ADCLRCK             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 485        ; 3        ; AUD_DACLRCK             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 468        ; 3        ; TD_DATA[7]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 463        ; 3        ; VGA_R[0]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; VGA_R[4]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; VGA_G[2]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; VGA_B[6]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; VGA_B[8]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[7]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; ENET_DATA[1]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; ENET_DATA[10]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; PS2_DAT                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C25      ; 361        ; 5        ; UART_RXD                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; OTG_DATA[2]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 12         ; 2        ; OTG_DATA[1]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; TD_HS                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 467        ; 3        ; VGA_BLANK               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; TD_DATA[6]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 464        ; 3        ; VGA_VS                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; VGA_R[3]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; VGA_G[3]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; VGA_G[7]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; VGA_G[9]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; CLOCK_27                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; TCK                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; ENET_DATA[0]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 396        ; 4        ; ENET_DATA[15]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 392        ; 4        ; ENET_DATA[11]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GPIO_0[0]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; PS2_CLK                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; OTG_DATA[9]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 19         ; 2        ; OTG_DATA[8]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ;            ;          ; GND_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; OTG_DREQ1               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; TD_DATA[1]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; VGA_R[9]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; VGA_G[8]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; ENET_DATA[14]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GPIO_0[3]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 356        ; 5        ; GPIO_0[2]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 29         ; 2        ; OTG_CS_N                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 28         ; 2        ; OTG_ADDR[1]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 10         ; 2        ; OTG_FSPEED              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 2        ; OTG_DATA[0]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; OTG_DREQ0               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F7       ; 14         ; 2        ; OTG_DATA[3]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; TD_DATA[5]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 462        ; 3        ; VGA_R[1]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; VGA_R[8]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; VGA_B[2]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; TDO                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GPIO_0[5]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 354        ; 5        ; GPIO_0[4]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 350        ; 5        ; GPIO_0[8]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 349        ; 5        ; GPIO_0[9]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 30         ; 2        ; OTG_WR_N                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 31         ; 2        ; OTG_RD_N                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 24         ; 2        ; OTG_DATA[13]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 23         ; 2        ; OTG_DATA[12]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 8          ; 2        ; OTG_RST_N               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 9          ; 2        ; OTG_LSPEED              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; TD_DATA[4]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 461        ; 3        ; VGA_R[2]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; VGA_G[6]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; VGA_B[3]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GPIO_0[12]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 345        ; 5        ; GPIO_0[13]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 343        ; 5        ; GPIO_0[15]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; LCD_DATA[2]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; LCD_DATA[3]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; LCD_DATA[7]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; LCD_DATA[6]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; OTG_DATA[7]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; TD_DATA[2]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; TD_DATA[3]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 456        ; 3        ; VGA_R[6]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; VGA_R[7]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GPIO_0[22]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GPIO_0[16]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 340        ; 5        ; GPIO_0[17]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 337        ; 5        ; GPIO_0[20]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 336        ; 5        ; GPIO_0[21]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 39         ; 2        ; LCD_DATA[0]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; LCD_DATA[1]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; LCD_DATA[5]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; LCD_DATA[4]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; OTG_DATA[4]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 25         ; 2        ; OTG_DATA[14]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 17         ; 2        ; OTG_DATA[6]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ; 16         ; 2        ; OTG_DATA[5]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J9       ; 475        ; 3        ; TD_DATA[0]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J10      ; 438        ; 3        ; VGA_B[4]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; VGA_B[5]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; VGA_B[0]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; VGA_B[1]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GPIO_0[7]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 352        ; 5        ; GPIO_0[6]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 357        ; 5        ; GPIO_0[1]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 339        ; 5        ; GPIO_0[18]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 338        ; 5        ; GPIO_0[19]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 327        ; 5        ; GPIO_0[30]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 326        ; 5        ; GPIO_0[31]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; LCD_BLON                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; LCD_EN                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; OTG_DATA[11]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 21         ; 2        ; OTG_DATA[10]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 27         ; 2        ; OTG_ADDR[0]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 26         ; 2        ; OTG_DATA[15]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ; 476        ; 3        ; TD_VS                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GPIO_0[23]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 333        ; 5        ; GPIO_0[24]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GPIO_0[25]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 344        ; 5        ; GPIO_0[14]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ; 331        ; 5        ; GPIO_0[26]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K24      ; 330        ; 5        ; GPIO_0[27]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 321        ; 5        ; GPIO_1[0]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 320        ; 5        ; GPIO_1[1]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; HEX7[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; HEX7[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; HEX7[3]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; HEX7[4]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms     ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; HEX7[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GPIO_0[35]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 328        ; 5        ; GPIO_0[29]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ; 329        ; 5        ; GPIO_0[28]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GPIO_0[32]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 324        ; 5        ; GPIO_0[33]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 323        ; 5        ; GPIO_0[34]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; HEX6[3]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; HEX6[4]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; HEX6[6]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; HEX6[5]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck     ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo     ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi     ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GPIO_1[4]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 316        ; 5        ; GPIO_1[5]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 314        ; 5        ; GPIO_1[7]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 319        ; 5        ; GPIO_1[2]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 318        ; 5        ; GPIO_1[3]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 313        ; 5        ; GPIO_1[8]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 312        ; 5        ; GPIO_1[9]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SW[10]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; CLOCK_50                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; HEX7[6]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GPIO_0[10]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GPIO_1[6]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ;            ;          ; NC                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GPIO_1[10]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SW[11]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SW[12]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; HEX6[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; HEX6[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; HEX5[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; HEX5[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; HEX7[5]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GPIO_0[11]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GPIO_1[11]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; EXT_CLOCK               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; HEX6[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; HEX5[6]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; HEX5[5]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; HEX5[4]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; HEX4[5]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; HEX4[4]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GPIO_1[26]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 297        ; 6        ; GPIO_1[14]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GPIO_1[13]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 303        ; 6        ; GPIO_1[12]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; HEX5[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; HEX4[6]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; HEX4[3]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; SW[13]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; HEX5[3]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GPIO_1[19]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 281        ; 6        ; GPIO_1[27]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 287        ; 6        ; GPIO_1[21]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 288        ; 6        ; GPIO_1[20]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 296        ; 6        ; GPIO_1[15]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ; 295        ; 6        ; GPIO_1[16]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 292        ; 6        ; GPIO_1[17]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 291        ; 6        ; GPIO_1[18]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; HEX4[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; HEX4[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; SW[14]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW[15]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; HEX4[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LEDG[5]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LEDG[4]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GPIO_1[28]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 279        ; 6        ; GPIO_1[29]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 270        ; 6        ; HEX3[5]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GPIO_1[24]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 283        ; 6        ; GPIO_1[25]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 285        ; 6        ; GPIO_1[23]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 286        ; 6        ; GPIO_1[22]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SW[17]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; SRAM_ADDR[11]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; SRAM_ADDR[10]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[6]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[5]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; FL_CE_N                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; HEX2[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GPIO_1[33]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 276        ; 6        ; GPIO_1[32]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 277        ; 6        ; GPIO_1[31]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 278        ; 6        ; GPIO_1[30]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; SRAM_ADDR[13]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; SRAM_ADDR[14]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; SRAM_DQ[12]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; SRAM_DQ[13]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; FL_ADDR[13]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 204        ; 7        ; FL_ADDR[12]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 217        ; 7        ; FL_OE_N                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GPIO_1[35]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 271        ; 6        ; HEX3[6]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GPIO_1[34]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; SRAM_ADDR[15]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; SRAM_DQ[7]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; LEDG[8]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LEDR[9]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; FL_ADDR[21]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; FL_ADDR[20]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; FL_ADDR[6]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LEDG[7]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; SD_CMD                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1[3]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; HEX3[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; HEX2[6]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; HEX3[4]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; HEX3[3]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                ;
+----------------------------------+--------------------------------------------+--------------------------------------------+
; Name                             ; SDRAM_PLL:PLL1|altpll:altpll_component|pll ; Audio_PLL:PLL2|altpll:altpll_component|pll ;
+----------------------------------+--------------------------------------------+--------------------------------------------+
; PLL mode                         ; Normal                                     ; Normal                                     ;
; Compensate clock                 ; clock0                                     ; clock0                                     ;
; Self reset on gated loss of lock ; Off                                        ; Off                                        ;
; Gate lock counter                ; --                                         ; --                                         ;
; Input frequency 0                ; 50.0 MHz                                   ; 27.0 MHz                                   ;
; Input frequency 1                ; --                                         ; --                                         ;
; Nominal PFD frequency            ; 50.0 MHz                                   ; 27.0 MHz                                   ;
; Nominal VCO frequency            ; 500.0 MHz                                  ; 405.0 MHz                                  ;
; VCO post scale                   ; --                                         ; 2                                          ;
; VCO multiply                     ; --                                         ; --                                         ;
; VCO divide                       ; --                                         ; --                                         ;
; Freq min lock                    ; 50.0 MHz                                   ; 20.0 MHz                                   ;
; Freq max lock                    ; 100.0 MHz                                  ; 33.33 MHz                                  ;
; M VCO Tap                        ; 4                                          ; 0                                          ;
; M Initial                        ; 2                                          ; 1                                          ;
; M value                          ; 10                                         ; 15                                         ;
; N value                          ; 1                                          ; 1                                          ;
; Preserve counter order           ; Off                                        ; Off                                        ;
; PLL location                     ; PLL_1                                      ; PLL_3                                      ;
; Inclk0 signal                    ; CLOCK_50                                   ; CLOCK_27                                   ;
; Inclk1 signal                    ; --                                         ; --                                         ;
; Inclk0 signal type               ; Dedicated Pin                              ; Dedicated Pin                              ;
; Inclk1 signal type               ; --                                         ; --                                         ;
+----------------------------------+--------------------------------------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                            ;
+----------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+
; Name                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+----------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 50/50      ; C2      ; 10            ; 5/5 Even   ; 1       ; 0       ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk1 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 50/50      ; C1      ; 5             ; 3/2 Odd    ; 2       ; 4       ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk2 ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)       ; 50/50      ; C0      ; 20            ; 10/10 Even ; 2       ; 4       ;
; Audio_PLL:PLL2|altpll:altpll_component|_clk0 ; clock0       ; 15   ; 22  ; 18.41 MHz        ; 0 (0 ps)       ; 50/50      ; C0      ; 22            ; 11/11 Even ; 1       ; 0       ;
+----------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                        ; Library Name ;
+-------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE2_NIOS_HOST_MOUSE_VGA                                                                        ; 6789 (33)   ; 3617 (24)                 ; 49 (49)       ; 394880      ; 104  ; 4            ; 0       ; 2         ; 429  ; 0            ; 3172 (9)     ; 927 (13)          ; 2690 (10)        ; |DE2_NIOS_HOST_MOUSE_VGA                                                                                                                                                                                                                                                   ; work         ;
;    |Audio_PLL:PLL2|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Audio_PLL:PLL2                                                                                                                                                                                                                                    ; work         ;
;       |altpll:altpll_component|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Audio_PLL:PLL2|altpll:altpll_component                                                                                                                                                                                                            ; work         ;
;    |CCD_Capture:u3|                                                                             ; 86 (86)     ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 5 (5)             ; 70 (70)          ; |DE2_NIOS_HOST_MOUSE_VGA|CCD_Capture:u3                                                                                                                                                                                                                                    ; work         ;
;    |C_Reset_Delay:u2|                                                                           ; 48 (48)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 35 (35)          ; |DE2_NIOS_HOST_MOUSE_VGA|C_Reset_Delay:u2                                                                                                                                                                                                                                  ; work         ;
;    |I2C_AV_Config:u1|                                                                           ; 88 (39)     ; 41 (28)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (11)      ; 1 (0)             ; 40 (28)          ; |DE2_NIOS_HOST_MOUSE_VGA|I2C_AV_Config:u1                                                                                                                                                                                                                                  ; work         ;
;       |I2C_Controller:u0|                                                                       ; 49 (49)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 1 (1)             ; 12 (12)          ; |DE2_NIOS_HOST_MOUSE_VGA|I2C_AV_Config:u1|I2C_Controller:u0                                                                                                                                                                                                                ; work         ;
;       |altsyncram:Ram0_rtl_0|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|I2C_AV_Config:u1|altsyncram:Ram0_rtl_0                                                                                                                                                                                                            ; work         ;
;          |altsyncram_l211:auto_generated|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|I2C_AV_Config:u1|altsyncram:Ram0_rtl_0|altsyncram_l211:auto_generated                                                                                                                                                                             ; work         ;
;    |I2C_CCD_Config:u8|                                                                          ; 249 (176)   ; 132 (94)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (82)     ; 17 (5)            ; 115 (89)         ; |DE2_NIOS_HOST_MOUSE_VGA|I2C_CCD_Config:u8                                                                                                                                                                                                                                 ; work         ;
;       |C_I2C_Controller:u0|                                                                     ; 73 (73)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 12 (12)           ; 26 (26)          ; |DE2_NIOS_HOST_MOUSE_VGA|I2C_CCD_Config:u8|C_I2C_Controller:u0                                                                                                                                                                                                             ; work         ;
;    |RAW2RGB:u4|                                                                                 ; 173 (104)   ; 70 (55)                   ; 0 (0)         ; 30672       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (53)     ; 28 (24)           ; 42 (25)          ; |DE2_NIOS_HOST_MOUSE_VGA|RAW2RGB:u4                                                                                                                                                                                                                                        ; work         ;
;       |Line_Buffer:u0|                                                                          ; 71 (0)      ; 15 (0)                    ; 0 (0)         ; 30672       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 4 (0)             ; 17 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|RAW2RGB:u4|Line_Buffer:u0                                                                                                                                                                                                                         ; work         ;
;          |altshift_taps:altshift_taps_component|                                                ; 71 (0)      ; 15 (0)                    ; 0 (0)         ; 30672       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 4 (0)             ; 17 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component                                                                                                                                                                                   ; work         ;
;             |shift_taps_ikn:auto_generated|                                                     ; 71 (0)      ; 15 (0)                    ; 0 (0)         ; 30672       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 4 (0)             ; 17 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated                                                                                                                                                     ; work         ;
;                |altsyncram_cm81:altsyncram2|                                                    ; 55 (0)      ; 4 (0)                     ; 0 (0)         ; 30672       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 4 (0)             ; 6 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2                                                                                                                         ; work         ;
;                   |altsyncram:ram_block3a0|                                                     ; 55 (0)      ; 4 (0)                     ; 0 (0)         ; 30672       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 4 (0)             ; 6 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0                                                                                                 ; work         ;
;                      |altsyncram_lc43:auto_generated|                                           ; 55 (4)      ; 4 (4)                     ; 0 (0)         ; 30672       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 4 (4)             ; 6 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0|altsyncram_lc43:auto_generated                                                                  ; work         ;
;                         |decode_3oa:decode2|                                                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0|altsyncram_lc43:auto_generated|decode_3oa:decode2                                               ; work         ;
;                         |mux_1kb:mux3|                                                          ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 6 (6)            ; |DE2_NIOS_HOST_MOUSE_VGA|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0|altsyncram_lc43:auto_generated|mux_1kb:mux3                                                     ; work         ;
;                |cntr_3rf:cntr1|                                                                 ; 16 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 11 (11)          ; |DE2_NIOS_HOST_MOUSE_VGA|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1                                                                                                                                      ; work         ;
;                   |cmpr_mdc:cmpr5|                                                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|cmpr_mdc:cmpr5                                                                                                                       ; work         ;
;    |Reset_Delay:delay1|                                                                         ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |DE2_NIOS_HOST_MOUSE_VGA|Reset_Delay:delay1                                                                                                                                                                                                                                ; work         ;
;    |SDRAM_PLL:PLL1|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|SDRAM_PLL:PLL1                                                                                                                                                                                                                                    ; work         ;
;       |altpll:altpll_component|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|SDRAM_PLL:PLL1|altpll:altpll_component                                                                                                                                                                                                            ; work         ;
;    |SEG7_LUT_8:u5|                                                                              ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|SEG7_LUT_8:u5                                                                                                                                                                                                                                     ; work         ;
;       |SEG7_LUT:u0|                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|SEG7_LUT_8:u5|SEG7_LUT:u0                                                                                                                                                                                                                         ; work         ;
;       |SEG7_LUT:u1|                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|SEG7_LUT_8:u5|SEG7_LUT:u1                                                                                                                                                                                                                         ; work         ;
;       |SEG7_LUT:u2|                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|SEG7_LUT_8:u5|SEG7_LUT:u2                                                                                                                                                                                                                         ; work         ;
;       |SEG7_LUT:u3|                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|SEG7_LUT_8:u5|SEG7_LUT:u3                                                                                                                                                                                                                         ; work         ;
;       |SEG7_LUT:u4|                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|SEG7_LUT_8:u5|SEG7_LUT:u4                                                                                                                                                                                                                         ; work         ;
;       |SEG7_LUT:u5|                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|SEG7_LUT_8:u5|SEG7_LUT:u5                                                                                                                                                                                                                         ; work         ;
;       |SEG7_LUT:u6|                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|SEG7_LUT_8:u5|SEG7_LUT:u6                                                                                                                                                                                                                         ; work         ;
;       |SEG7_LUT:u7|                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|SEG7_LUT_8:u5|SEG7_LUT:u7                                                                                                                                                                                                                         ; work         ;
;    |Sdram_Control_4Port:u7|                                                                     ; 859 (229)   ; 648 (137)                 ; 0 (0)         ; 27136       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 209 (92)     ; 252 (22)          ; 398 (115)        ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7                                                                                                                                                                                                                            ; work         ;
;       |Sdram_FIFO:read_fifo1|                                                                   ; 122 (0)     ; 102 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 54 (0)            ; 50 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1                                                                                                                                                                                                      ; work         ;
;          |dcfifo:dcfifo_component|                                                              ; 122 (0)     ; 102 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 54 (0)            ; 50 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                                                                                                                              ; work         ;
;             |dcfifo_m2o1:auto_generated|                                                        ; 122 (32)    ; 102 (21)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (7)       ; 54 (20)           ; 50 (9)           ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                   ; work         ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin|                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                                                                                                                   ; work         ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin|                                                ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                                                                                                                   ; work         ;
;                |a_graycounter_egc:wrptr_gp|                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                                                                                                                        ; work         ;
;                |a_graycounter_o96:rdptr_g1p|                                                    ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                       ; work         ;
;                |alt_synch_pipe_rdb:rs_dgwp|                                                     ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                                                                                                                        ; work         ;
;                   |dffpipe_pe9:dffpipe8|                                                        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe8                                                                                                   ; work         ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                                     ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 2 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                                                                                        ; work         ;
;                   |dffpipe_qe9:dffpipe12|                                                       ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 2 (2)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12                                                                                                  ; work         ;
;                |altsyncram_1l81:fifo_ram|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                          ; work         ;
;                   |altsyncram_drg1:altsyncram5|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5                                                                                              ; work         ;
;                |cmpr_536:rdempty_eq_comp|                                                       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                                                                                                                          ; work         ;
;                |cmpr_536:wrfull_eq_comp|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                                                                                                           ; work         ;
;                |dffpipe_ngh:rdaclr|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                ; work         ;
;                |dffpipe_oe9:ws_brp|                                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                ; work         ;
;                |dffpipe_oe9:ws_bwp|                                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                ; work         ;
;       |Sdram_FIFO:read_fifo2|                                                                   ; 124 (0)     ; 102 (0)                   ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 52 (0)            ; 51 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2                                                                                                                                                                                                      ; work         ;
;          |dcfifo:dcfifo_component|                                                              ; 124 (0)     ; 102 (0)                   ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 52 (0)            ; 51 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component                                                                                                                                                                              ; work         ;
;             |dcfifo_m2o1:auto_generated|                                                        ; 124 (32)    ; 102 (21)                  ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (10)      ; 52 (16)           ; 51 (10)          ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                   ; work         ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin|                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                                                                                                                   ; work         ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin|                                                ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                                                                                                                   ; work         ;
;                |a_graycounter_egc:wrptr_gp|                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                                                                                                                        ; work         ;
;                |a_graycounter_o96:rdptr_g1p|                                                    ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                       ; work         ;
;                |alt_synch_pipe_rdb:rs_dgwp|                                                     ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                                                                                                                        ; work         ;
;                   |dffpipe_pe9:dffpipe8|                                                        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe8                                                                                                   ; work         ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                                     ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                                                                                        ; work         ;
;                   |dffpipe_qe9:dffpipe12|                                                       ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12                                                                                                  ; work         ;
;                |altsyncram_1l81:fifo_ram|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                          ; work         ;
;                   |altsyncram_drg1:altsyncram5|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5                                                                                              ; work         ;
;                |cmpr_536:rdempty_eq_comp|                                                       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                                                                                                                          ; work         ;
;                |cmpr_536:wrfull_eq_comp|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                                                                                                           ; work         ;
;                |dffpipe_ngh:rdaclr|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                ; work         ;
;                |dffpipe_oe9:ws_brp|                                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                ; work         ;
;                |dffpipe_oe9:ws_bwp|                                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                ; work         ;
;       |Sdram_FIFO:write_fifo1|                                                                  ; 120 (0)     ; 102 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 52 (0)            ; 50 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1                                                                                                                                                                                                     ; work         ;
;          |dcfifo:dcfifo_component|                                                              ; 120 (0)     ; 102 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 52 (0)            ; 50 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                                                                                                                             ; work         ;
;             |dcfifo_m2o1:auto_generated|                                                        ; 120 (29)    ; 102 (21)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (9)       ; 52 (18)           ; 50 (6)           ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                  ; work         ;
;                |a_gray2bin_kdb:rdptr_g_gray2bin|                                                ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin                                                                                                                  ; work         ;
;                |a_gray2bin_kdb:rs_dgwp_gray2bin|                                                ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin                                                                                                                  ; work         ;
;                |a_graycounter_egc:wrptr_gp|                                                     ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 11 (11)          ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                                                                                                                       ; work         ;
;                |a_graycounter_o96:rdptr_g1p|                                                    ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                      ; work         ;
;                |alt_synch_pipe_rdb:rs_dgwp|                                                     ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 1 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                                                                                                                       ; work         ;
;                   |dffpipe_pe9:dffpipe8|                                                        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 1 (1)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe8                                                                                                  ; work         ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                                     ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 9 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                                                                                       ; work         ;
;                   |dffpipe_qe9:dffpipe12|                                                       ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 9 (9)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12                                                                                                 ; work         ;
;                |altsyncram_1l81:fifo_ram|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                         ; work         ;
;                   |altsyncram_drg1:altsyncram5|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5                                                                                             ; work         ;
;                |cmpr_536:rdempty_eq_comp|                                                       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                                                                                                                         ; work         ;
;                |cmpr_536:wrfull_eq_comp|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                                                                                                          ; work         ;
;                |dffpipe_kec:rs_brp|                                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp                                                                                                                               ; work         ;
;                |dffpipe_kec:rs_bwp|                                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp                                                                                                                               ; work         ;
;                |dffpipe_ngh:rdaclr|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                               ; work         ;
;       |Sdram_FIFO:write_fifo2|                                                                  ; 122 (0)     ; 102 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 53 (0)            ; 49 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2                                                                                                                                                                                                     ; work         ;
;          |dcfifo:dcfifo_component|                                                              ; 122 (0)     ; 102 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 53 (0)            ; 49 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                                                                                                                             ; work         ;
;             |dcfifo_m2o1:auto_generated|                                                        ; 122 (33)    ; 102 (21)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (12)      ; 53 (18)           ; 49 (3)           ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                  ; work         ;
;                |a_gray2bin_kdb:rdptr_g_gray2bin|                                                ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin                                                                                                                  ; work         ;
;                |a_gray2bin_kdb:rs_dgwp_gray2bin|                                                ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin                                                                                                                  ; work         ;
;                |a_graycounter_egc:wrptr_gp|                                                     ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                                                                                                                       ; work         ;
;                |a_graycounter_o96:rdptr_g1p|                                                    ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                      ; work         ;
;                |alt_synch_pipe_rdb:rs_dgwp|                                                     ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 1 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                                                                                                                       ; work         ;
;                   |dffpipe_pe9:dffpipe8|                                                        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 1 (1)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe8                                                                                                  ; work         ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                                     ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                                                                                       ; work         ;
;                   |dffpipe_qe9:dffpipe12|                                                       ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12                                                                                                 ; work         ;
;                |altsyncram_1l81:fifo_ram|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                         ; work         ;
;                   |altsyncram_drg1:altsyncram5|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5                                                                                             ; work         ;
;                |cmpr_536:rdempty_eq_comp|                                                       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                                                                                                                         ; work         ;
;                |cmpr_536:wrfull_eq_comp|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                                                                                                          ; work         ;
;                |dffpipe_kec:rs_brp|                                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 7 (7)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp                                                                                                                               ; work         ;
;                |dffpipe_kec:rs_bwp|                                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp                                                                                                                               ; work         ;
;                |dffpipe_ngh:rdaclr|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                               ; work         ;
;       |command:command1|                                                                        ; 64 (64)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 3 (3)             ; 45 (45)          ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|command:command1                                                                                                                                                                                                           ; work         ;
;       |control_interface:control1|                                                              ; 79 (79)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 16 (16)           ; 39 (39)          ; |DE2_NIOS_HOST_MOUSE_VGA|Sdram_Control_4Port:u7|control_interface:control1                                                                                                                                                                                                 ; work         ;
;    |pzdyqx:nabboc|                                                                              ; 119 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 5 (0)             ; 67 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|pzdyqx:nabboc                                                                                                                                                                                                                                     ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                            ; 119 (10)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (1)       ; 5 (2)             ; 67 (7)           ; |DE2_NIOS_HOST_MOUSE_VGA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                        ; work         ;
;          |CJQJ5354:TWMW7206|                                                                    ; 21 (21)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 13 (13)          ; |DE2_NIOS_HOST_MOUSE_VGA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206                                                                                                                                                                                      ; work         ;
;          |MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|                          ; 52 (22)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (14)      ; 0 (0)             ; 28 (8)           ; |DE2_NIOS_HOST_MOUSE_VGA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1                                                                                                                                            ; work         ;
;             |CJQJ5354:AJQA6937|                                                                 ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |DE2_NIOS_HOST_MOUSE_VGA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937                                                                                                                          ; work         ;
;          |PZMU7345:HHRH5434|                                                                    ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_NIOS_HOST_MOUSE_VGA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PZMU7345:HHRH5434                                                                                                                                                                                      ; work         ;
;          |VELJ8121:JDCF0099|                                                                    ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 3 (3)             ; 6 (6)            ; |DE2_NIOS_HOST_MOUSE_VGA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099                                                                                                                                                                                      ; work         ;
;    |sld_hub:sld_hub_inst|                                                                       ; 134 (91)    ; 67 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (52)      ; 14 (11)           ; 54 (28)          ; |DE2_NIOS_HOST_MOUSE_VGA|sld_hub:sld_hub_inst                                                                                                                                                                                                                              ; work         ;
;       |sld_rom_sr:hub_info_reg|                                                                 ; 23 (23)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 10 (10)          ; |DE2_NIOS_HOST_MOUSE_VGA|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                      ; work         ;
;       |sld_shadow_jsm:shadow_jsm|                                                               ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 16 (16)          ; |DE2_NIOS_HOST_MOUSE_VGA|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                    ; work         ;
;    |system_0:u0|                                                                                ; 4918 (1)    ; 2430 (0)                  ; 0 (0)         ; 336048      ; 88   ; 4            ; 0       ; 2         ; 0    ; 0            ; 2486 (1)     ; 592 (0)           ; 1840 (0)         ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0                                                                                                                                                                                                                                       ; work         ;
;       |Audio_0:the_Audio_0|                                                                     ; 152 (0)     ; 135 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 68 (0)            ; 67 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|Audio_0:the_Audio_0                                                                                                                                                                                                                   ; work         ;
;          |AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|                                                    ; 152 (70)    ; 135 (59)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (11)      ; 68 (24)           ; 67 (35)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO                                                                                                                                                                                 ; work         ;
;             |FIFO_16_256:u0|                                                                    ; 82 (0)      ; 76 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 44 (0)            ; 32 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|FIFO_16_256:u0                                                                                                                                                                  ; work         ;
;                |dcfifo:dcfifo_component|                                                        ; 82 (0)      ; 76 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 44 (0)            ; 32 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|FIFO_16_256:u0|dcfifo:dcfifo_component                                                                                                                                          ; work         ;
;                   |dcfifo_hlj1:auto_generated|                                                  ; 82 (23)     ; 76 (19)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 44 (18)           ; 32 (3)           ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_hlj1:auto_generated                                                                                                               ; work         ;
;                      |a_graycounter_6fc:wrptr_gp|                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_hlj1:auto_generated|a_graycounter_6fc:wrptr_gp                                                                                    ; work         ;
;                      |a_graycounter_g86:rdptr_g1p|                                              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_hlj1:auto_generated|a_graycounter_g86:rdptr_g1p                                                                                   ; work         ;
;                      |alt_synch_pipe_jcb:rs_dgwp|                                               ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_hlj1:auto_generated|alt_synch_pipe_jcb:rs_dgwp                                                                                    ; work         ;
;                         |dffpipe_hd9:dffpipe8|                                                  ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_hlj1:auto_generated|alt_synch_pipe_jcb:rs_dgwp|dffpipe_hd9:dffpipe8                                                               ; work         ;
;                      |alt_synch_pipe_nc8:ws_dgrp|                                               ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_hlj1:auto_generated|alt_synch_pipe_nc8:ws_dgrp                                                                                    ; work         ;
;                         |dffpipe_id9:dffpipe11|                                                 ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_hlj1:auto_generated|alt_synch_pipe_nc8:ws_dgrp|dffpipe_id9:dffpipe11                                                              ; work         ;
;                      |altsyncram_vk81:fifo_ram|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_hlj1:auto_generated|altsyncram_vk81:fifo_ram                                                                                      ; work         ;
;                         |altsyncram_brg1:altsyncram5|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_hlj1:auto_generated|altsyncram_vk81:fifo_ram|altsyncram_brg1:altsyncram5                                                          ; work         ;
;                      |cmpr_t16:rdempty_eq_comp|                                                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_hlj1:auto_generated|cmpr_t16:rdempty_eq_comp                                                                                      ; work         ;
;                      |cmpr_t16:wrfull_eq_comp|                                                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_hlj1:auto_generated|cmpr_t16:wrfull_eq_comp                                                                                       ; work         ;
;                      |dffpipe_ngh:rdaclr|                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_hlj1:auto_generated|dffpipe_ngh:rdaclr                                                                                            ; work         ;
;       |Audio_0_avalon_slave_0_arbitrator:the_Audio_0_avalon_slave_0|                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|Audio_0_avalon_slave_0_arbitrator:the_Audio_0_avalon_slave_0                                                                                                                                                                          ; work         ;
;       |DM9000A:the_DM9000A|                                                                     ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 16 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|DM9000A:the_DM9000A                                                                                                                                                                                                                   ; work         ;
;          |DM9000A_IF:the_DM9000A_IF|                                                            ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 16 (16)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF                                                                                                                                                                                         ; work         ;
;       |DM9000A_avalon_slave_0_arbitrator:the_DM9000A_avalon_slave_0|                            ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|DM9000A_avalon_slave_0_arbitrator:the_DM9000A_avalon_slave_0                                                                                                                                                                          ; work         ;
;       |ISP1362:the_ISP1362|                                                                     ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 25 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|ISP1362:the_ISP1362                                                                                                                                                                                                                   ; work         ;
;          |ISP1362_IF:the_ISP1362_IF|                                                            ; 39 (39)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 25 (25)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF                                                                                                                                                                                         ; work         ;
;       |ISP1362_avalon_slave_0_arbitrator:the_ISP1362_avalon_slave_0|                            ; 24 (24)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 10 (10)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|ISP1362_avalon_slave_0_arbitrator:the_ISP1362_avalon_slave_0                                                                                                                                                                          ; work         ;
;       |SD_CLK:the_SD_CLK|                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|SD_CLK:the_SD_CLK                                                                                                                                                                                                                     ; work         ;
;       |SD_CLK_s1_arbitrator:the_SD_CLK_s1|                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|SD_CLK_s1_arbitrator:the_SD_CLK_s1                                                                                                                                                                                                    ; work         ;
;       |SD_CMD:the_SD_CMD|                                                                       ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|SD_CMD:the_SD_CMD                                                                                                                                                                                                                     ; work         ;
;       |SD_CMD_s1_arbitrator:the_SD_CMD_s1|                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|SD_CMD_s1_arbitrator:the_SD_CMD_s1                                                                                                                                                                                                    ; work         ;
;       |SD_DAT:the_SD_DAT|                                                                       ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|SD_DAT:the_SD_DAT                                                                                                                                                                                                                     ; work         ;
;       |SD_DAT_s1_arbitrator:the_SD_DAT_s1|                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|SD_DAT_s1_arbitrator:the_SD_DAT_s1                                                                                                                                                                                                    ; work         ;
;       |VGA_0:the_VGA_0|                                                                         ; 1202 (0)    ; 265 (0)                   ; 0 (0)         ; 307200      ; 75   ; 0            ; 0       ; 0         ; 0    ; 0            ; 932 (0)      ; 85 (0)            ; 185 (0)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|VGA_0:the_VGA_0                                                                                                                                                                                                                       ; work         ;
;          |VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|                                                      ; 1202 (195)  ; 265 (124)                 ; 0 (0)         ; 307200      ; 75   ; 0            ; 0       ; 0         ; 0    ; 0            ; 932 (71)     ; 85 (65)           ; 185 (43)         ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL                                                                                                                                                                                       ; work         ;
;             |VGA_Controller:u0|                                                                 ; 277 (277)   ; 91 (91)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 166 (166)    ; 3 (3)             ; 108 (108)        ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_Controller:u0                                                                                                                                                                     ; work         ;
;             |VGA_OSD_RAM:u1|                                                                    ; 746 (41)    ; 50 (36)                   ; 0 (0)         ; 307200      ; 75   ; 0            ; 0       ; 0         ; 0    ; 0            ; 695 (5)      ; 17 (3)            ; 34 (33)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1                                                                                                                                                                        ; work         ;
;                |Img_RAM:u0|                                                                     ; 705 (0)     ; 14 (0)                    ; 0 (0)         ; 307200      ; 75   ; 0            ; 0       ; 0         ; 0    ; 0            ; 690 (0)      ; 14 (0)            ; 1 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0                                                                                                                                                             ; work         ;
;                   |altsyncram:altsyncram_component|                                             ; 705 (0)     ; 14 (0)                    ; 0 (0)         ; 307200      ; 75   ; 0            ; 0       ; 0         ; 0    ; 0            ; 690 (0)      ; 14 (0)            ; 1 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component                                                                                                                             ; work         ;
;                      |altsyncram_q7o1:auto_generated|                                           ; 705 (0)     ; 14 (0)                    ; 0 (0)         ; 307200      ; 75   ; 0            ; 0       ; 0         ; 0    ; 0            ; 690 (0)      ; 14 (0)            ; 1 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated                                                                                              ; work         ;
;                         |altsyncram_p132:altsyncram1|                                           ; 705 (14)    ; 14 (14)                   ; 0 (0)         ; 307200      ; 75   ; 0            ; 0       ; 0         ; 0    ; 0            ; 690 (0)      ; 14 (14)           ; 1 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1                                                                  ; work         ;
;                            |decode_1qa:decode4|                                                 ; 86 (86)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (86)      ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4                                               ; work         ;
;                            |decode_1qa:decode_a|                                                ; 87 (87)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (87)      ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a                                              ; work         ;
;                            |decode_1qa:decode_b|                                                ; 85 (85)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 0 (0)             ; 1 (1)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b                                              ; work         ;
;                            |mux_hkb:mux5|                                                       ; 433 (433)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 433 (433)    ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|mux_hkb:mux5                                                     ; work         ;
;       |VGA_0_avalon_slave_0_arbitrator:the_VGA_0_avalon_slave_0|                                ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|VGA_0_avalon_slave_0_arbitrator:the_VGA_0_avalon_slave_0                                                                                                                                                                              ; work         ;
;       |button_pio:the_button_pio|                                                               ; 25 (25)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 9 (9)             ; 11 (11)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|button_pio:the_button_pio                                                                                                                                                                                                             ; work         ;
;       |button_pio_s1_arbitrator:the_button_pio_s1|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|button_pio_s1_arbitrator:the_button_pio_s1                                                                                                                                                                                            ; work         ;
;       |camera_s1_arbitrator:the_camera_s1|                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|camera_s1_arbitrator:the_camera_s1                                                                                                                                                                                                    ; work         ;
;       |cpu_0:the_cpu_0|                                                                         ; 1894 (1592) ; 1138 (946)                ; 0 (0)         ; 19632       ; 9    ; 4            ; 0       ; 2         ; 0    ; 0            ; 755 (645)    ; 246 (191)         ; 893 (756)        ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0                                                                                                                                                                                                                       ; work         ;
;          |altshift_taps:F_bht_ptr_rtl_0|                                                        ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 3 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|altshift_taps:F_bht_ptr_rtl_0                                                                                                                                                                                         ; work         ;
;             |shift_taps_rvm:auto_generated|                                                     ; 6 (1)       ; 4 (1)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (1)             ; 3 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|altshift_taps:F_bht_ptr_rtl_0|shift_taps_rvm:auto_generated                                                                                                                                                           ; work         ;
;                |altsyncram_cqa1:altsyncram2|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|altshift_taps:F_bht_ptr_rtl_0|shift_taps_rvm:auto_generated|altsyncram_cqa1:altsyncram2                                                                                                                               ; work         ;
;                |cntr_94h:cntr3|                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|altshift_taps:F_bht_ptr_rtl_0|shift_taps_rvm:auto_generated|cntr_94h:cntr3                                                                                                                                            ; work         ;
;                |cntr_ikf:cntr1|                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|altshift_taps:F_bht_ptr_rtl_0|shift_taps_rvm:auto_generated|cntr_ikf:cntr1                                                                                                                                            ; work         ;
;          |cpu_0_bht_module:cpu_0_bht|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht                                                                                                                                                                                            ; work         ;
;             |altsyncram:the_altsyncram|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram                                                                                                                                                                  ; work         ;
;                |altsyncram_8pf1:auto_generated|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated                                                                                                                                   ; work         ;
;          |cpu_0_ic_data_module:cpu_0_ic_data|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data                                                                                                                                                                                    ; work         ;
;             |altsyncram:the_altsyncram|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram                                                                                                                                                          ; work         ;
;                |altsyncram_k9d1:auto_generated|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_k9d1:auto_generated                                                                                                                           ; work         ;
;          |cpu_0_ic_tag_module:cpu_0_ic_tag|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 672         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag                                                                                                                                                                                      ; work         ;
;             |altsyncram:the_altsyncram|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 672         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram                                                                                                                                                            ; work         ;
;                |altsyncram_t1g1:auto_generated|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 672         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_t1g1:auto_generated                                                                                                                             ; work         ;
;          |cpu_0_mult_cell:the_cpu_0_mult_cell|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell                                                                                                                                                                                   ; work         ;
;             |altmult_add:the_altmult_add_part_1|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                ; work         ;
;                |mult_add_4cr2:auto_generated|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated                                                                                                                   ; work         ;
;                   |ded_mult_2o81:ded_mult1|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                           ; work         ;
;             |altmult_add:the_altmult_add_part_2|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                ; work         ;
;                |mult_add_6cr2:auto_generated|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated                                                                                                                   ; work         ;
;                   |ded_mult_2o81:ded_mult1|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                           ; work         ;
;          |cpu_0_nios2_oci:the_cpu_0_nios2_oci|                                                  ; 263 (8)     ; 188 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (8)       ; 54 (0)            ; 134 (0)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci                                                                                                                                                                                   ; work         ;
;             |cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|               ; 143 (0)     ; 95 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 52 (0)            ; 43 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper                                                                                                               ; work         ;
;                |cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|              ; 53 (53)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 46 (46)           ; 3 (3)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk                                             ; work         ;
;                |cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|                    ; 87 (87)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 6 (6)             ; 40 (40)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck                                                   ; work         ;
;                |sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|                             ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy                                                            ; work         ;
;                   |sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst|                            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst           ; work         ;
;             |cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|                                 ; 16 (16)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 10 (10)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg                                                                                                                                 ; work         ;
;             |cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break                                                                                                                                   ; work         ;
;             |cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|                                   ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 6 (6)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug                                                                                                                                   ; work         ;
;             |cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|                                         ; 55 (55)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 43 (43)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem                                                                                                                                         ; work         ;
;                |cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component                                                          ; work         ;
;                   |altsyncram:the_altsyncram|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                ; work         ;
;                      |altsyncram_c572:auto_generated|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated ; work         ;
;          |cpu_0_register_bank_a_module:cpu_0_register_bank_a|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a                                                                                                                                                                    ; work         ;
;             |altsyncram:the_altsyncram|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                          ; work         ;
;                |altsyncram_irf1:auto_generated|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_irf1:auto_generated                                                                                                           ; work         ;
;          |cpu_0_register_bank_b_module:cpu_0_register_bank_b|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b                                                                                                                                                                    ; work         ;
;             |altsyncram:the_altsyncram|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                          ; work         ;
;                |altsyncram_jrf1:auto_generated|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_jrf1:auto_generated                                                                                                           ; work         ;
;          |cpu_0_test_bench:the_cpu_0_test_bench|                                                ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench                                                                                                                                                                                 ; work         ;
;       |cpu_0_data_master_arbitrator:the_cpu_0_data_master|                                      ; 409 (409)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 250 (250)    ; 9 (9)             ; 150 (150)        ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master                                                                                                                                                                                    ; work         ;
;       |cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|                        ; 161 (161)   ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 16 (16)           ; 65 (65)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master                                                                                                                                                                      ; work         ;
;       |cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|                          ; 54 (54)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 2 (2)             ; 13 (13)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module                                                                                                                                                                        ; work         ;
;       |epcs_controller:the_epcs_controller|                                                     ; 158 (3)     ; 116 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (3)       ; 44 (0)            ; 72 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|epcs_controller:the_epcs_controller                                                                                                                                                                                                   ; work         ;
;          |altsyncram:the_boot_copier_rom|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom                                                                                                                                                                    ; work         ;
;             |altsyncram_lo31:auto_generated|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom|altsyncram_lo31:auto_generated                                                                                                                                     ; work         ;
;          |epcs_controller_sub:the_epcs_controller_sub|                                          ; 155 (155)   ; 116 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 44 (44)           ; 72 (72)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub                                                                                                                                                       ; work         ;
;          |tornado_epcs_controller_atom:the_tornado_epcs_controller_atom|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|epcs_controller:the_epcs_controller|tornado_epcs_controller_atom:the_tornado_epcs_controller_atom                                                                                                                                     ; work         ;
;       |epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|      ; 47 (47)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 2 (2)             ; 9 (9)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port                                                                                                                                                    ; work         ;
;       |jtag_uart:the_jtag_uart|                                                                 ; 164 (40)    ; 108 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (27)      ; 25 (3)            ; 83 (10)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart                                                                                                                                                                                                               ; work         ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                        ; 73 (73)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 22 (22)           ; 33 (33)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                                 ; work         ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                            ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                                     ; work         ;
;             |scfifo:rfifo|                                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                        ; work         ;
;                |scfifo_1n21:auto_generated|                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                             ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                        ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                  ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                ; work         ;
;                         |cntr_rj7:count_usedw|                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                           ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                  ; work         ;
;                      |cntr_fjb:wr_ptr|                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                        ; work         ;
;                      |dpram_5h21:FIFOram|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                     ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                         ; work         ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                            ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                                     ; work         ;
;             |scfifo:wfifo|                                                                      ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                        ; work         ;
;                |scfifo_1n21:auto_generated|                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                             ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                        ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                  ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                ; work         ;
;                         |cntr_rj7:count_usedw|                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                           ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                  ; work         ;
;                      |cntr_fjb:wr_ptr|                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                        ; work         ;
;                      |dpram_5h21:FIFOram|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                     ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                         ; work         ;
;       |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                                ; work         ;
;       |lcd_control_slave_arbitrator:the_lcd_control_slave|                                      ; 22 (22)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 8 (8)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|lcd_control_slave_arbitrator:the_lcd_control_slave                                                                                                                                                                                    ; work         ;
;       |led_green:the_led_green|                                                                 ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|led_green:the_led_green                                                                                                                                                                                                               ; work         ;
;       |led_green_s1_arbitrator:the_led_green_s1|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|led_green_s1_arbitrator:the_led_green_s1                                                                                                                                                                                              ; work         ;
;       |led_red:the_led_red|                                                                     ; 20 (20)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 18 (18)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|led_red:the_led_red                                                                                                                                                                                                                   ; work         ;
;       |led_red_s1_arbitrator:the_led_red_s1|                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|led_red_s1_arbitrator:the_led_red_s1                                                                                                                                                                                                  ; work         ;
;       |ssram_avalon_slave_0_arbitrator:the_ssram_avalon_slave_0|                                ; 74 (74)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 1 (1)             ; 15 (15)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|ssram_avalon_slave_0_arbitrator:the_ssram_avalon_slave_0                                                                                                                                                                              ; work         ;
;       |switch_pio:the_switch_pio|                                                               ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|switch_pio:the_switch_pio                                                                                                                                                                                                             ; work         ;
;       |switch_pio_s1_arbitrator:the_switch_pio_s1|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|switch_pio_s1_arbitrator:the_switch_pio_s1                                                                                                                                                                                            ; work         ;
;       |system_0_reset_clk_domain_synch_module:system_0_reset_clk_domain_synch|                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|system_0_reset_clk_domain_synch_module:system_0_reset_clk_domain_synch                                                                                                                                                                ; work         ;
;       |timer_0:the_timer_0|                                                                     ; 146 (146)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 22 (22)           ; 98 (98)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|timer_0:the_timer_0                                                                                                                                                                                                                   ; work         ;
;       |timer_0_s1_arbitrator:the_timer_0_s1|                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|timer_0_s1_arbitrator:the_timer_0_s1                                                                                                                                                                                                  ; work         ;
;       |timer_1:the_timer_1|                                                                     ; 150 (150)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 25 (25)           ; 95 (95)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|timer_1:the_timer_1                                                                                                                                                                                                                   ; work         ;
;       |timer_1_s1_arbitrator:the_timer_1_s1|                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|timer_1_s1_arbitrator:the_timer_1_s1                                                                                                                                                                                                  ; work         ;
;       |tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|          ; 80 (80)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 2 (2)             ; 22 (22)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave                                                                                                                                                        ; work         ;
;       |uart:the_uart|                                                                           ; 137 (0)     ; 94 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 17 (0)            ; 77 (0)           ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|uart:the_uart                                                                                                                                                                                                                         ; work         ;
;          |uart_regs:the_uart_regs|                                                              ; 51 (51)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 13 (13)           ; 24 (24)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|uart:the_uart|uart_regs:the_uart_regs                                                                                                                                                                                                 ; work         ;
;          |uart_rx:the_uart_rx|                                                                  ; 57 (57)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 3 (3)             ; 35 (35)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|uart:the_uart|uart_rx:the_uart_rx                                                                                                                                                                                                     ; work         ;
;          |uart_tx:the_uart_tx|                                                                  ; 38 (38)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 27 (27)          ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|uart:the_uart|uart_tx:the_uart_tx                                                                                                                                                                                                     ; work         ;
;       |uart_s1_arbitrator:the_uart_s1|                                                          ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |DE2_NIOS_HOST_MOUSE_VGA|system_0:u0|uart_s1_arbitrator:the_uart_s1                                                                                                                                                                                                        ; work         ;
+-------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; EXT_CLOCK     ; Input    ; 0             ; 0             ; --                    ; --  ;
; IRDA_RXD      ; Input    ; 0             ; 0             ; --                    ; --  ;
; OTG_DREQ0     ; Input    ; 0             ; 0             ; --                    ; --  ;
; OTG_DREQ1     ; Input    ; 0             ; 0             ; --                    ; --  ;
; TDI           ; Input    ; 0             ; 0             ; --                    ; --  ;
; TCK           ; Input    ; 0             ; 0             ; --                    ; --  ;
; TCS           ; Input    ; 0             ; 0             ; --                    ; --  ;
; PS2_DAT       ; Input    ; 0             ; 0             ; --                    ; --  ;
; PS2_CLK       ; Input    ; 0             ; 0             ; --                    ; --  ;
; AUD_ADCDAT    ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_DATA[0]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_DATA[1]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_DATA[2]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_DATA[3]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_DATA[4]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_DATA[5]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_DATA[6]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_DATA[7]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_HS         ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_VS         ; Input    ; 0             ; 0             ; --                    ; --  ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --  ;
; KEY[0]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; CLOCK_27      ; Input    ; --            ; --            ; --                    ; --  ;
; KEY[2]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; KEY[3]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SW[15]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SW[7]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[17]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SW[16]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SW[14]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SW[13]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SW[12]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[11]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[10]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[9]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[8]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[6]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[5]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[4]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[3]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[2]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[1]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SW[1]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[0]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; ENET_INT      ; Input    ; 6             ; 6             ; --                    ; --  ;
; OTG_INT0      ; Input    ; 6             ; 6             ; --                    ; --  ;
; OTG_INT1      ; Input    ; 6             ; 6             ; --                    ; --  ;
; UART_RXD      ; Input    ; 6             ; 6             ; --                    ; --  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; IRDA_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; 0   ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_ADDR[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_ADDR[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_CS_N      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_RD_N      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_WR_N      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_RST_N     ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_FSPEED    ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_LSPEED    ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_DACK0_N   ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_DACK1_N   ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --  ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --  ;
; TDO           ; Output   ; --            ; --            ; --                    ; --  ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLANK     ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_SYNC      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_CMD      ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_WR_N     ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_RD_N     ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_RST_N    ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --  ;
; TD_RESET      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[0]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_DATA[1]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_DATA[2]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_DATA[3]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_DATA[4]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_DATA[5]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_DATA[6]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_DATA[7]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[0]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[1]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[2]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[3]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[4]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[5]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[6]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[7]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[8]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[9]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[10]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[11]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[12]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[13]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[14]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[15]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FL_DQ[0]      ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; FL_DQ[1]      ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; FL_DQ[2]      ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; FL_DQ[3]      ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; FL_DQ[4]      ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; FL_DQ[5]      ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; FL_DQ[6]      ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; FL_DQ[7]      ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[0]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[1]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[2]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[3]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[4]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[5]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[6]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[7]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[8]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[9]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[10]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[11]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[12]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[13]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[14]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[15]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_DATA[0]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_DATA[1]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_DATA[2]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_DATA[3]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_DATA[4]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_DATA[5]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_DATA[6]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_DATA[7]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_DATA[8]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_DATA[9]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_DATA[10]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_DATA[11]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_DATA[12]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_DATA[13]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_DATA[14]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_DATA[15]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SD_DAT        ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SD_DAT3       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SD_CMD        ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; I2C_SDAT      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[0]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[1]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[2]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[3]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[4]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[5]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[6]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[7]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[8]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[9]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[10] ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[11] ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[12] ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[13] ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[14] ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[15] ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; AUD_ADCLRCK   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; AUD_DACLRCK   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; AUD_BCLK      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[0]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[1]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[2]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[3]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[4]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[5]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[6]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[7]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[8]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[9]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[10]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[11]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[12]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[13]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[14]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[15]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[16]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[17]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[18]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[19]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[20]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[21]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[22]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[23]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[24]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[25]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[26]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[27]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[28]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[29]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[30]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[31]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[32]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[33]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[34]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[35]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[0]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[1]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO_1[2]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[3]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO_1[4]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO_1[5]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO_1[6]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO_1[7]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO_1[8]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO_1[9]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO_1[10]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO_1[11]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO_1[12]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO_1[13]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO_1[14]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[15]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[16]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[17]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[18]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[19]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[20]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[21]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO_1[22]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO_1[23]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO_1[24]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[25]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[26]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[27]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[28]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[29]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[30]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[31]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[32]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[33]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[34]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[35]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; EXT_CLOCK                                                                                                                                                                                                    ;                   ;         ;
; IRDA_RXD                                                                                                                                                                                                     ;                   ;         ;
; OTG_DREQ0                                                                                                                                                                                                    ;                   ;         ;
; OTG_DREQ1                                                                                                                                                                                                    ;                   ;         ;
; TDI                                                                                                                                                                                                          ;                   ;         ;
; TCK                                                                                                                                                                                                          ;                   ;         ;
; TCS                                                                                                                                                                                                          ;                   ;         ;
; PS2_DAT                                                                                                                                                                                                      ;                   ;         ;
; PS2_CLK                                                                                                                                                                                                      ;                   ;         ;
; AUD_ADCDAT                                                                                                                                                                                                   ;                   ;         ;
; TD_DATA[0]                                                                                                                                                                                                   ;                   ;         ;
; TD_DATA[1]                                                                                                                                                                                                   ;                   ;         ;
; TD_DATA[2]                                                                                                                                                                                                   ;                   ;         ;
; TD_DATA[3]                                                                                                                                                                                                   ;                   ;         ;
; TD_DATA[4]                                                                                                                                                                                                   ;                   ;         ;
; TD_DATA[5]                                                                                                                                                                                                   ;                   ;         ;
; TD_DATA[6]                                                                                                                                                                                                   ;                   ;         ;
; TD_DATA[7]                                                                                                                                                                                                   ;                   ;         ;
; TD_HS                                                                                                                                                                                                        ;                   ;         ;
; TD_VS                                                                                                                                                                                                        ;                   ;         ;
; CLOCK_50                                                                                                                                                                                                     ;                   ;         ;
; KEY[0]                                                                                                                                                                                                       ;                   ;         ;
;      - C_Reset_Delay:u2|oRST_2                                                                                                                                                                               ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                                        ; 1                 ; 6       ;
;      - Reset_Delay:delay1|oRESET                                                                                                                                                                             ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[5]                                                                                                                                                      ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[2]                                                                                                                                                      ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[3]                                                                                                                                                      ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[0]                                                                                                                                                      ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[1]                                                                                                                                                      ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[4]                                                                                                                                                      ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SCLK                                                                                                                                                               ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_GO                                                                                                                                                                              ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[12]                                                                                                                                                                     ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[13]                                                                                                                                                                     ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[14]                                                                                                                                                                     ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[15]                                                                                                                                                                     ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[2]                                                                                                                                                                      ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[3]                                                                                                                                                                      ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[4]                                                                                                                                                                      ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[5]                                                                                                                                                                      ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[6]                                                                                                                                                                      ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[7]                                                                                                                                                                      ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[8]                                                                                                                                                                      ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[9]                                                                                                                                                                      ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[10]                                                                                                                                                                     ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[11]                                                                                                                                                                     ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[24]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[20]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[0]                                                                                                                                                                              ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[1]                                                                                                                                                                              ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[2]                                                                                                                                                                              ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[3]                                                                                                                                                                              ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[4]                                                                                                                                                                              ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[5]                                                                                                                                                                              ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[6]                                                                                                                                                                              ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[7]                                                                                                                                                                              ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[8]                                                                                                                                                                              ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[9]                                                                                                                                                                              ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[10]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[11]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[12]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[13]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[14]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[15]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[16]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[17]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[18]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[19]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[21]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[22]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[23]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[25]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[26]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[27]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[28]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[29]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[30]                                                                                                                                                                             ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|Cont[31]                                                                                                                                                                             ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[0]                                                                                                                                                                            ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[1]                                                                                                                                                                            ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[2]                                                                                                                                                                            ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[3]                                                                                                                                                                            ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[4]                                                                                                                                                                            ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[5]                                                                                                                                                                            ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[6]                                                                                                                                                                            ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[7]                                                                                                                                                                            ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[8]                                                                                                                                                                            ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[9]                                                                                                                                                                            ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[10]                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[11]                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[12]                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[13]                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[14]                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[15]                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[16]                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[17]                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[18]                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[19]                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[20]                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[21]                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[22]                                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[23]                                                                                                                                                                           ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|END                                                                                                                                                                ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mSetup_ST.0010                                                                                                                                                                       ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mSetup_ST.0001                                                                                                                                                                       ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|LUT_INDEX[0]                                                                                                                                                                         ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|LUT_INDEX[1]                                                                                                                                                                         ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|LUT_INDEX[2]                                                                                                                                                                         ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|LUT_INDEX[3]                                                                                                                                                                         ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|LUT_INDEX[4]                                                                                                                                                                         ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|LUT_INDEX[5]                                                                                                                                                                         ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[1]                                                                                                                                                                      ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[0]                                                                                                                                                                      ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SDO                                                                                                                                                                ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|oRST_1                                                                                                                                                                               ; 1                 ; 6       ;
;      - C_Reset_Delay:u2|oRST_0                                                                                                                                                                               ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK3                                                                                                                                                               ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK1                                                                                                                                                               ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK2                                                                                                                                                               ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mSetup_ST.0000                                                                                                                                                                       ; 1                 ; 6       ;
;      - system_0:u0|button_pio:the_button_pio|read_mux_out[0]~383                                                                                                                                             ; 1                 ; 6       ;
;      - system_0:u0|button_pio:the_button_pio|d1_data_in[0]                                                                                                                                                   ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_DATA[22]~536                                                                                                                                                                    ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD[22]~212                                                                                                                                                         ; 1                 ; 6       ;
; CLOCK_27                                                                                                                                                                                                     ;                   ;         ;
; KEY[2]                                                                                                                                                                                                       ;                   ;         ;
;      - CCD_Capture:u3|mSTART~64                                                                                                                                                                              ; 0                 ; 6       ;
;      - system_0:u0|button_pio:the_button_pio|read_mux_out[2]~379                                                                                                                                             ; 0                 ; 6       ;
;      - system_0:u0|button_pio:the_button_pio|d1_data_in[2]~feeder                                                                                                                                            ; 0                 ; 6       ;
; KEY[3]                                                                                                                                                                                                       ;                   ;         ;
;      - CCD_Capture:u3|mSTART~63                                                                                                                                                                              ; 1                 ; 6       ;
;      - system_0:u0|button_pio:the_button_pio|read_mux_out[3]~377                                                                                                                                             ; 1                 ; 6       ;
;      - system_0:u0|button_pio:the_button_pio|d1_data_in[3]~feeder                                                                                                                                            ; 1                 ; 6       ;
; SW[15]                                                                                                                                                                                                       ;                   ;         ;
;      - system_0:u0|switch_pio:the_switch_pio|read_mux_out[15]                                                                                                                                                ; 0                 ; 6       ;
; SW[7]                                                                                                                                                                                                        ;                   ;         ;
; SW[17]                                                                                                                                                                                                       ;                   ;         ;
;      - system_0:u0|switch_pio:the_switch_pio|read_mux_out[17]                                                                                                                                                ; 1                 ; 6       ;
; SW[16]                                                                                                                                                                                                       ;                   ;         ;
;      - system_0:u0|switch_pio:the_switch_pio|read_mux_out[16]                                                                                                                                                ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux12~2205                                                                                                                                                                          ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux12~2207                                                                                                                                                                          ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux16~387                                                                                                                                                                           ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux12~2213                                                                                                                                                                          ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux23~583                                                                                                                                                                           ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux12~2221                                                                                                                                                                          ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux12~2222                                                                                                                                                                          ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux12~2223                                                                                                                                                                          ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux18~430                                                                                                                                                                           ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux12~2204                                                                                                                                                                          ; 1                 ; 6       ;
; SW[14]                                                                                                                                                                                                       ;                   ;         ;
;      - system_0:u0|switch_pio:the_switch_pio|read_mux_out[14]                                                                                                                                                ; 1                 ; 6       ;
; SW[13]                                                                                                                                                                                                       ;                   ;         ;
;      - system_0:u0|switch_pio:the_switch_pio|read_mux_out[13]                                                                                                                                                ; 1                 ; 6       ;
; SW[12]                                                                                                                                                                                                       ;                   ;         ;
; SW[11]                                                                                                                                                                                                       ;                   ;         ;
; SW[10]                                                                                                                                                                                                       ;                   ;         ;
; SW[9]                                                                                                                                                                                                        ;                   ;         ;
; SW[8]                                                                                                                                                                                                        ;                   ;         ;
; SW[6]                                                                                                                                                                                                        ;                   ;         ;
; SW[5]                                                                                                                                                                                                        ;                   ;         ;
; SW[4]                                                                                                                                                                                                        ;                   ;         ;
; SW[3]                                                                                                                                                                                                        ;                   ;         ;
; SW[2]                                                                                                                                                                                                        ;                   ;         ;
; KEY[1]                                                                                                                                                                                                       ;                   ;         ;
;      - system_0:u0|button_pio:the_button_pio|read_mux_out[1]~381                                                                                                                                             ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|always1~0                                                                                                                                                                           ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|iexposure_adj_delay[0]~feeder                                                                                                                                                       ; 1                 ; 6       ;
;      - system_0:u0|button_pio:the_button_pio|d1_data_in[1]~feeder                                                                                                                                            ; 1                 ; 6       ;
; SW[1]                                                                                                                                                                                                        ;                   ;         ;
; SW[0]                                                                                                                                                                                                        ;                   ;         ;
; ENET_INT                                                                                                                                                                                                     ;                   ;         ;
;      - system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|oINT~feeder                                                                                                                                 ; 0                 ; 6       ;
; OTG_INT0                                                                                                                                                                                                     ;                   ;         ;
;      - system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|oINT0_N~2                                                                                                                                   ; 1                 ; 6       ;
; OTG_INT1                                                                                                                                                                                                     ;                   ;         ;
;      - system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|oINT1_N~2                                                                                                                                   ; 0                 ; 6       ;
; UART_RXD                                                                                                                                                                                                     ;                   ;         ;
;      - system_0:u0|uart:the_uart|uart_rx:the_uart_rx|d1_source_rxd~feeder                                                                                                                                    ; 0                 ; 6       ;
; LCD_DATA[0]                                                                                                                                                                                                  ;                   ;         ;
; LCD_DATA[1]                                                                                                                                                                                                  ;                   ;         ;
; LCD_DATA[2]                                                                                                                                                                                                  ;                   ;         ;
; LCD_DATA[3]                                                                                                                                                                                                  ;                   ;         ;
; LCD_DATA[4]                                                                                                                                                                                                  ;                   ;         ;
; LCD_DATA[5]                                                                                                                                                                                                  ;                   ;         ;
; LCD_DATA[6]                                                                                                                                                                                                  ;                   ;         ;
; LCD_DATA[7]                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[0]                                                                                                                                                                    ; 1                 ; 6       ;
; DRAM_DQ[1]                                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[1]                                                                                                                                                                    ; 0                 ; 6       ;
; DRAM_DQ[2]                                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[2]                                                                                                                                                                    ; 1                 ; 6       ;
; DRAM_DQ[3]                                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[3]~feeder                                                                                                                                                             ; 0                 ; 6       ;
; DRAM_DQ[4]                                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[4]~feeder                                                                                                                                                             ; 0                 ; 6       ;
; DRAM_DQ[5]                                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[5]~feeder                                                                                                                                                             ; 1                 ; 6       ;
; DRAM_DQ[6]                                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[6]~feeder                                                                                                                                                             ; 1                 ; 6       ;
; DRAM_DQ[7]                                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[7]~feeder                                                                                                                                                             ; 0                 ; 6       ;
; DRAM_DQ[8]                                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[8]~feeder                                                                                                                                                             ; 0                 ; 6       ;
; DRAM_DQ[9]                                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[9]~feeder                                                                                                                                                             ; 1                 ; 6       ;
; DRAM_DQ[10]                                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[10]~feeder                                                                                                                                                            ; 1                 ; 6       ;
; DRAM_DQ[11]                                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[11]~feeder                                                                                                                                                            ; 1                 ; 6       ;
; DRAM_DQ[12]                                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[12]                                                                                                                                                                   ; 0                 ; 6       ;
; DRAM_DQ[13]                                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[13]                                                                                                                                                                   ; 0                 ; 6       ;
; DRAM_DQ[14]                                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[14]~feeder                                                                                                                                                            ; 1                 ; 6       ;
; DRAM_DQ[15]                                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[15]                                                                                                                                                                   ; 0                 ; 6       ;
; FL_DQ[0]                                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[1]                                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[2]                                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[3]                                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[4]                                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[5]                                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[6]                                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[7]                                                                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                                                                                   ;                   ;         ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[16]~10686                                                                                                   ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[0]                                                                                                                ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[16]~4445                                                                               ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[0]                                                                                                  ; 1                 ; 6       ;
; SRAM_DQ[1]                                                                                                                                                                                                   ;                   ;         ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[17]~10681                                                                                                   ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[1]                                                                                                                ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[1]                                                                                                  ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[17]~4471                                                                               ; 1                 ; 6       ;
; SRAM_DQ[2]                                                                                                                                                                                                   ;                   ;         ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[18]~10676                                                                                                   ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[2]                                                                                                  ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[18]~4468                                                                               ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[2]~feeder                                                                                                         ; 0                 ; 6       ;
; SRAM_DQ[3]                                                                                                                                                                                                   ;                   ;         ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[19]~10672                                                                                                   ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[3]                                                                                                                ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[3]                                                                                                  ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[19]~4465                                                                               ; 0                 ; 6       ;
; SRAM_DQ[4]                                                                                                                                                                                                   ;                   ;         ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[20]~10668                                                                                                   ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[4]                                                                                                                ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[4]                                                                                                  ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[20]~4462                                                                               ; 1                 ; 6       ;
; SRAM_DQ[5]                                                                                                                                                                                                   ;                   ;         ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[21]~10637                                                                                                   ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[5]                                                                                                                ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[5]                                                                                                  ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[21]~4459                                                                               ; 1                 ; 6       ;
; SRAM_DQ[6]                                                                                                                                                                                                   ;                   ;         ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[6]                                                                                                                ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[22]~10786                                                                                                   ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[22]~4497                                                                               ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[6]                                                                                                  ; 1                 ; 6       ;
; SRAM_DQ[7]                                                                                                                                                                                                   ;                   ;         ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[23]~10649                                                                                                   ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[7]                                                                                                                ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[23]~4500                                                                               ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[7]                                                                                                  ; 0                 ; 6       ;
; SRAM_DQ[8]                                                                                                                                                                                                   ;                   ;         ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[8]                                                                                                                ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[24]~10772                                                                                                   ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[8]                                                                                                  ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[24]~4503                                                                               ; 0                 ; 6       ;
; SRAM_DQ[9]                                                                                                                                                                                                   ;                   ;         ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[9]                                                                                                                ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[25]~10759                                                                                                   ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[25]~4506                                                                               ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[9]~feeder                                                                                           ; 0                 ; 6       ;
; SRAM_DQ[10]                                                                                                                                                                                                  ;                   ;         ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[10]                                                                                                               ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[26]~10747                                                                                                   ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[26]~4509                                                                               ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[10]~feeder                                                                                          ; 0                 ; 6       ;
; SRAM_DQ[11]                                                                                                                                                                                                  ;                   ;         ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[27]~10735                                                                                                   ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[11]                                                                                                 ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[27]~4482                                                                               ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[11]~feeder                                                                                                        ; 1                 ; 6       ;
; SRAM_DQ[12]                                                                                                                                                                                                  ;                   ;         ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[12]                                                                                                               ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[28]~10723                                                                                                   ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[12]                                                                                                 ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[28]~4485                                                                               ; 0                 ; 6       ;
; SRAM_DQ[13]                                                                                                                                                                                                  ;                   ;         ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[13]                                                                                                               ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[29]~10712                                                                                                   ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[13]                                                                                                 ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[29]~4488                                                                               ; 1                 ; 6       ;
; SRAM_DQ[14]                                                                                                                                                                                                  ;                   ;         ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[30]~10699                                                                                                   ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[14]                                                                                                 ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[30]~4491                                                                               ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[14]~feeder                                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[15]                                                                                                                                                                                                  ;                   ;         ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[15]                                                                                                               ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[31]~10664                                                                                                   ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[15]                                                                                                 ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[31]~4494                                                                               ; 1                 ; 6       ;
; OTG_DATA[0]                                                                                                                                                                                                  ;                   ;         ;
;      - system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|oDATA[0]                                                                                                                                    ; 1                 ; 6       ;
; OTG_DATA[1]                                                                                                                                                                                                  ;                   ;         ;
;      - system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|oDATA[1]                                                                                                                                    ; 1                 ; 6       ;
; OTG_DATA[2]                                                                                                                                                                                                  ;                   ;         ;
;      - system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|oDATA[2]                                                                                                                                    ; 1                 ; 6       ;
; OTG_DATA[3]                                                                                                                                                                                                  ;                   ;         ;
;      - system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|oDATA[3]                                                                                                                                    ; 1                 ; 6       ;
; OTG_DATA[4]                                                                                                                                                                                                  ;                   ;         ;
;      - system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|oDATA[4]                                                                                                                                    ; 0                 ; 6       ;
; OTG_DATA[5]                                                                                                                                                                                                  ;                   ;         ;
;      - system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|oDATA[5]                                                                                                                                    ; 1                 ; 6       ;
; OTG_DATA[6]                                                                                                                                                                                                  ;                   ;         ;
;      - system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|oDATA[6]                                                                                                                                    ; 0                 ; 6       ;
; OTG_DATA[7]                                                                                                                                                                                                  ;                   ;         ;
;      - system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|oDATA[7]                                                                                                                                    ; 1                 ; 6       ;
; OTG_DATA[8]                                                                                                                                                                                                  ;                   ;         ;
;      - system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|oDATA[8]                                                                                                                                    ; 0                 ; 6       ;
; OTG_DATA[9]                                                                                                                                                                                                  ;                   ;         ;
;      - system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|oDATA[9]                                                                                                                                    ; 0                 ; 6       ;
; OTG_DATA[10]                                                                                                                                                                                                 ;                   ;         ;
;      - system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|oDATA[10]                                                                                                                                   ; 1                 ; 6       ;
; OTG_DATA[11]                                                                                                                                                                                                 ;                   ;         ;
;      - system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|oDATA[11]                                                                                                                                   ; 0                 ; 6       ;
; OTG_DATA[12]                                                                                                                                                                                                 ;                   ;         ;
;      - system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|oDATA[12]                                                                                                                                   ; 0                 ; 6       ;
; OTG_DATA[13]                                                                                                                                                                                                 ;                   ;         ;
;      - system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|oDATA[13]                                                                                                                                   ; 0                 ; 6       ;
; OTG_DATA[14]                                                                                                                                                                                                 ;                   ;         ;
;      - system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|oDATA[14]                                                                                                                                   ; 1                 ; 6       ;
; OTG_DATA[15]                                                                                                                                                                                                 ;                   ;         ;
;      - system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|oDATA[15]                                                                                                                                   ; 1                 ; 6       ;
; SD_DAT                                                                                                                                                                                                       ;                   ;         ;
;      - system_0:u0|SD_DAT:the_SD_DAT|read_mux_out                                                                                                                                                            ; 0                 ; 6       ;
; SD_DAT3                                                                                                                                                                                                      ;                   ;         ;
; SD_CMD                                                                                                                                                                                                       ;                   ;         ;
;      - system_0:u0|SD_CMD:the_SD_CMD|read_mux_out                                                                                                                                                            ; 0                 ; 6       ;
; I2C_SDAT                                                                                                                                                                                                     ;                   ;         ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|Selector4~111                                                                                                                                                      ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK3~221                                                                                                                                                           ; 1                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK2~266                                                                                                                                                           ; 1                 ; 6       ;
; ENET_DATA[0]                                                                                                                                                                                                 ;                   ;         ;
;      - system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|oDATA[0]                                                                                                                                    ; 0                 ; 6       ;
; ENET_DATA[1]                                                                                                                                                                                                 ;                   ;         ;
;      - system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|oDATA[1]                                                                                                                                    ; 1                 ; 6       ;
; ENET_DATA[2]                                                                                                                                                                                                 ;                   ;         ;
;      - system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|oDATA[2]                                                                                                                                    ; 1                 ; 6       ;
; ENET_DATA[3]                                                                                                                                                                                                 ;                   ;         ;
;      - system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|oDATA[3]                                                                                                                                    ; 1                 ; 6       ;
; ENET_DATA[4]                                                                                                                                                                                                 ;                   ;         ;
;      - system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|oDATA[4]                                                                                                                                    ; 0                 ; 6       ;
; ENET_DATA[5]                                                                                                                                                                                                 ;                   ;         ;
;      - system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|oDATA[5]~feeder                                                                                                                             ; 0                 ; 6       ;
; ENET_DATA[6]                                                                                                                                                                                                 ;                   ;         ;
;      - system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|oDATA[6]                                                                                                                                    ; 1                 ; 6       ;
; ENET_DATA[7]                                                                                                                                                                                                 ;                   ;         ;
;      - system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|oDATA[7]                                                                                                                                    ; 1                 ; 6       ;
; ENET_DATA[8]                                                                                                                                                                                                 ;                   ;         ;
;      - system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|oDATA[8]                                                                                                                                    ; 1                 ; 6       ;
; ENET_DATA[9]                                                                                                                                                                                                 ;                   ;         ;
;      - system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|oDATA[9]                                                                                                                                    ; 0                 ; 6       ;
; ENET_DATA[10]                                                                                                                                                                                                ;                   ;         ;
;      - system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|oDATA[10]                                                                                                                                   ; 1                 ; 6       ;
; ENET_DATA[11]                                                                                                                                                                                                ;                   ;         ;
;      - system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|oDATA[11]                                                                                                                                   ; 1                 ; 6       ;
; ENET_DATA[12]                                                                                                                                                                                                ;                   ;         ;
;      - system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|oDATA[12]                                                                                                                                   ; 1                 ; 6       ;
; ENET_DATA[13]                                                                                                                                                                                                ;                   ;         ;
;      - system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|oDATA[13]                                                                                                                                   ; 0                 ; 6       ;
; ENET_DATA[14]                                                                                                                                                                                                ;                   ;         ;
;      - system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|oDATA[14]                                                                                                                                   ; 1                 ; 6       ;
; ENET_DATA[15]                                                                                                                                                                                                ;                   ;         ;
;      - system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|oDATA[15]                                                                                                                                   ; 1                 ; 6       ;
; AUD_ADCLRCK                                                                                                                                                                                                  ;                   ;         ;
; AUD_DACLRCK                                                                                                                                                                                                  ;                   ;         ;
; AUD_BCLK                                                                                                                                                                                                     ;                   ;         ;
; GPIO_0[0]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_0[1]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_0[2]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_0[3]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_0[4]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_0[5]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_0[6]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_0[7]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_0[8]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_0[9]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_0[10]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[11]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[12]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[13]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[14]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[15]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[16]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[17]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[18]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[19]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[20]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[21]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[22]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[23]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[24]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[25]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[26]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[27]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[28]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[29]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[30]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[31]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[32]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[33]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[34]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[35]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[0]                                                                                                                                                                                                    ;                   ;         ;
;      - CCD_Capture:u3|Frame_Cont[0]                                                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[1]                                                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[2]                                                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[3]                                                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[4]                                                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[5]                                                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[6]                                                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[7]                                                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[8]                                                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[9]                                                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[10]                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[11]                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[12]                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[13]                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[14]                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[15]                                                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[16]                                                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[17]                                                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[18]                                                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[19]                                                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[20]                                                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[21]                                                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[22]                                                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[23]                                                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[24]                                                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[25]                                                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[26]                                                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[27]                                                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[28]                                                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[29]                                                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[30]                                                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[31]                                                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[0]                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[1]                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[2]                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[3]                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[4]                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[5]                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[6]                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[7]                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[8]                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|Pre_FVAL                                                                                                                                                                               ; 1                 ; 0       ;
;      - CCD_Capture:u3|mSTART                                                                                                                                                                                 ; 1                 ; 0       ;
;      - rCCD_FVAL                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[11]                                                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[12]                                                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[13]                                                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[14]                                                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[0]                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[1]                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[2]                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[3]                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[4]                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[5]                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[6]                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[7]                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[8]                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[9]                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[10]                                                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[15]                                                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_FVAL                                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_LVAL                                                                                                                                                                              ; 0                 ; 0       ;
;      - rCCD_LVAL                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a0                                    ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a0                                    ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a9                                    ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a9                                    ; 1                 ; 0       ;
;      - tiggle_cnt[0]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - tiggle_cnt[2]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - tiggle_cnt[1]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - tiggle_cnt[3]                                                                                                                                                                                         ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDVAL                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[3]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[3]                                                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[1]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[1]                                                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[8]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[9]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[9]                                                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[8]                                                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[7]                                          ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[7]                                                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[5]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[5]                                                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[2]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[2]                                                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[6]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[6]                                                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[4]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[4]                                                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[0]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[0]                                                            ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_B[2]                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[3]                                          ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[3]                                                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[1]                                          ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[1]                                                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[8]                                          ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[9]                                          ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[9]                                                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[8]                                                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[7]                                          ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[7]                                                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[5]                                          ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[5]                                                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[2]                                          ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[2]                                                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[6]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[6]                                                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[4]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[4]                                                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe14a[0]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter_ffa[0]                                                            ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_R[2]                                                                                                                                                                                  ; 0                 ; 0       ;
;      - RAW2RGB:u4|mCCD_B[3]                                                                                                                                                                                  ; 0                 ; 0       ;
;      - RAW2RGB:u4|mCCD_R[3]                                                                                                                                                                                  ; 0                 ; 0       ;
;      - RAW2RGB:u4|mCCD_B[4]                                                                                                                                                                                  ; 0                 ; 0       ;
;      - RAW2RGB:u4|mCCD_R[4]                                                                                                                                                                                  ; 0                 ; 0       ;
;      - RAW2RGB:u4|mCCD_B[5]                                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_R[5]                                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_B[6]                                                                                                                                                                                  ; 0                 ; 0       ;
;      - RAW2RGB:u4|mCCD_R[6]                                                                                                                                                                                  ; 0                 ; 0       ;
;      - RAW2RGB:u4|mCCD_B[7]                                                                                                                                                                                  ; 0                 ; 0       ;
;      - RAW2RGB:u4|mCCD_R[7]                                                                                                                                                                                  ; 0                 ; 0       ;
;      - RAW2RGB:u4|mCCD_B[8]                                                                                                                                                                                  ; 0                 ; 0       ;
;      - RAW2RGB:u4|mCCD_R[8]                                                                                                                                                                                  ; 0                 ; 0       ;
;      - RAW2RGB:u4|mCCD_B[9]                                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_R[9]                                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_B[10]                                                                                                                                                                                 ; 0                 ; 0       ;
;      - RAW2RGB:u4|mCCD_R[10]                                                                                                                                                                                 ; 0                 ; 0       ;
;      - RAW2RGB:u4|mCCD_B[11]                                                                                                                                                                                 ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_R[11]                                                                                                                                                                                 ; 0                 ; 0       ;
;      - RAW2RGB:u4|mCCD_G[8]                                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_G[3]                                                                                                                                                                                  ; 0                 ; 0       ;
;      - RAW2RGB:u4|mCCD_G[9]                                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_G[4]                                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_G[10]                                                                                                                                                                                 ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_G[5]                                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_G[11]                                                                                                                                                                                 ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_G[6]                                                                                                                                                                                  ; 0                 ; 0       ;
;      - RAW2RGB:u4|mCCD_G[12]                                                                                                                                                                                 ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_G[7]                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[3]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity_ff                                                                 ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[1]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[8]                                          ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[9]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[7]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[5]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[2]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[6]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[4]                                          ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[0]                                          ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0|altsyncram_lc43:auto_generated|out_address_reg_b[0] ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0|altsyncram_lc43:auto_generated|out_address_reg_b[1] ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[2]                                                                                                                                                                                ; 0                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[2]                                                                                                                                                                                ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0|altsyncram_lc43:auto_generated|ram_block1a50        ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0|altsyncram_lc43:auto_generated|ram_block1a26        ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0|altsyncram_lc43:auto_generated|ram_block1a2         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[3]                                          ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity_ff                                                                 ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[1]                                          ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[8]                                          ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[9]                                          ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[7]                                          ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[5]                                          ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[2]                                          ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[6]                                          ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[4]                                          ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe12|dffe13a[0]                                          ; 0                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[3]                                                                                                                                                                                ; 0                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[3]                                                                                                                                                                                ; 0                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[4]                                                                                                                                                                                ; 0                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[4]                                                                                                                                                                                ; 0                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[5]                                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[5]                                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[6]                                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[6]                                                                                                                                                                                ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0|altsyncram_lc43:auto_generated|ram_block1a30        ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0|altsyncram_lc43:auto_generated|ram_block1a6         ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[7]                                                                                                                                                                                ; 0                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[7]                                                                                                                                                                                ; 0                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[8]                                                                                                                                                                                ; 0                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[8]                                                                                                                                                                                ; 0                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[9]                                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[9]                                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[10]                                                                                                                                                                               ; 0                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[10]                                                                                                                                                                               ; 0                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[11]                                                                                                                                                                               ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[11]                                                                                                                                                                               ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[1]                                                                                                                                                                                ; 0                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[1]                                                                                                                                                                                ; 0                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[0]                                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[0]                                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0|altsyncram_lc43:auto_generated|ram_block1a48        ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0|altsyncram_lc43:auto_generated|ram_block1a24        ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0|altsyncram_lc43:auto_generated|ram_block1a0         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                                                                   ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                                                                   ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                                                                   ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                                                                   ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                                                                   ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                                                                   ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                                                                   ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                                                                   ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                                                                   ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[10]                                                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[9]                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[0]                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[1]                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[2]                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[3]                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[4]                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[5]                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[6]                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[7]                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[8]                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0|altsyncram_lc43:auto_generated|address_reg_b[0]     ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0|altsyncram_lc43:auto_generated|address_reg_b[1]     ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[2]                                                                                                                                                                           ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                                                                   ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                                                                   ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                                                                   ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                                                                   ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                                                                   ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                                                                   ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                                                                   ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                                                                   ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                                                                   ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                                                                   ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[3]                                                                                                                                                                           ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[4]                                                                                                                                                                           ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[5]                                                                                                                                                                           ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[6]                                                                                                                                                                           ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[7]                                                                                                                                                                           ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[8]                                                                                                                                                                           ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[9]                                                                                                                                                                           ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[10]                                                                                                                                                                          ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[11]                                                                                                                                                                          ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[1]                                                                                                                                                                           ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[0]                                                                                                                                                                           ; 0                 ; 0       ;
;      - rCCD_DATA[2]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - rCCD_DATA[3]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - rCCD_DATA[4]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - rCCD_DATA[5]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - rCCD_DATA[6]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - rCCD_DATA[7]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - rCCD_DATA[8]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - rCCD_DATA[9]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - rCCD_DATA[10]                                                                                                                                                                                         ; 0                 ; 0       ;
;      - rCCD_DATA[11]                                                                                                                                                                                         ; 0                 ; 0       ;
;      - rCCD_DATA[1]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - rCCD_DATA[0]                                                                                                                                                                                          ; 0                 ; 0       ;
; GPIO_1[1]                                                                                                                                                                                                    ;                   ;         ;
;      - rCCD_DATA[11]~feeder                                                                                                                                                                                  ; 0                 ; 6       ;
; GPIO_1[2]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_1[3]                                                                                                                                                                                                    ;                   ;         ;
;      - rCCD_DATA[10]~feeder                                                                                                                                                                                  ; 1                 ; 6       ;
; GPIO_1[4]                                                                                                                                                                                                    ;                   ;         ;
;      - rCCD_DATA[9]~feeder                                                                                                                                                                                   ; 0                 ; 6       ;
; GPIO_1[5]                                                                                                                                                                                                    ;                   ;         ;
;      - rCCD_DATA[8]~feeder                                                                                                                                                                                   ; 1                 ; 6       ;
; GPIO_1[6]                                                                                                                                                                                                    ;                   ;         ;
;      - rCCD_DATA[7]~feeder                                                                                                                                                                                   ; 0                 ; 6       ;
; GPIO_1[7]                                                                                                                                                                                                    ;                   ;         ;
;      - rCCD_DATA[6]~feeder                                                                                                                                                                                   ; 1                 ; 6       ;
; GPIO_1[8]                                                                                                                                                                                                    ;                   ;         ;
;      - rCCD_DATA[5]                                                                                                                                                                                          ; 0                 ; 6       ;
; GPIO_1[9]                                                                                                                                                                                                    ;                   ;         ;
;      - rCCD_DATA[4]~feeder                                                                                                                                                                                   ; 0                 ; 6       ;
; GPIO_1[10]                                                                                                                                                                                                   ;                   ;         ;
;      - rCCD_DATA[3]~feeder                                                                                                                                                                                   ; 1                 ; 6       ;
; GPIO_1[11]                                                                                                                                                                                                   ;                   ;         ;
;      - rCCD_DATA[2]~feeder                                                                                                                                                                                   ; 0                 ; 6       ;
; GPIO_1[12]                                                                                                                                                                                                   ;                   ;         ;
;      - rCCD_DATA[1]~feeder                                                                                                                                                                                   ; 0                 ; 6       ;
; GPIO_1[13]                                                                                                                                                                                                   ;                   ;         ;
;      - rCCD_DATA[0]                                                                                                                                                                                          ; 1                 ; 6       ;
; GPIO_1[14]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[15]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[16]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[17]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[18]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[19]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[20]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[21]                                                                                                                                                                                                   ;                   ;         ;
;      - rCCD_LVAL                                                                                                                                                                                             ; 0                 ; 6       ;
; GPIO_1[22]                                                                                                                                                                                                   ;                   ;         ;
;      - rCCD_FVAL~feeder                                                                                                                                                                                      ; 1                 ; 6       ;
; GPIO_1[23]                                                                                                                                                                                                   ;                   ;         ;
;      - I2C_CCD_Config:u8|C_I2C_Controller:u0|ACK4~257                                                                                                                                                        ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|C_I2C_Controller:u0|ACK3~243                                                                                                                                                        ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|C_I2C_Controller:u0|ACK1~145                                                                                                                                                        ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|C_I2C_Controller:u0|ACK2~260                                                                                                                                                        ; 0                 ; 6       ;
; GPIO_1[24]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[25]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[26]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[27]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[28]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[29]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[30]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[31]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[32]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[33]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[34]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[35]                                                                                                                                                                                                   ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Audio_PLL:PLL2|altpll:altpll_component|_clk0                                                                                                                                                                                                                ; PLL_3              ; 96      ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; CCD_Capture:u3|X_Cont[13]~369                                                                                                                                                                                                                               ; LCCOMB_X63_Y20_N16 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|Y_Cont[3]~307                                                                                                                                                                                                                                ; LCCOMB_X61_Y18_N0  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|always2~21                                                                                                                                                                                                                                   ; LCCOMB_X51_Y18_N6  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|mCCD_FVAL                                                                                                                                                                                                                                    ; LCFF_X51_Y18_N9    ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|oDVAL                                                                                                                                                                                                                                        ; LCCOMB_X53_Y25_N22 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CLOCK_27                                                                                                                                                                                                                                                    ; PIN_D13            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                    ; PIN_N2             ; 136     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                    ; PIN_N2             ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; C_Reset_Delay:u2|Equal0~280                                                                                                                                                                                                                                 ; LCCOMB_X59_Y18_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; C_Reset_Delay:u2|oRST_0                                                                                                                                                                                                                                     ; LCFF_X59_Y18_N9    ; 367     ; Async. clear               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; C_Reset_Delay:u2|oRST_1                                                                                                                                                                                                                                     ; LCFF_X59_Y18_N11   ; 58      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; C_Reset_Delay:u2|oRST_2                                                                                                                                                                                                                                     ; LCFF_X59_Y18_N25   ; 118     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; GPIO_1[0]~74                                                                                                                                                                                                                                                ; PIN_K25            ; 255     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[22]~212                                                                                                                                                                                                               ; LCCOMB_X11_Y24_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|LUT_INDEX[5]~160                                                                                                                                                                                                                           ; LCCOMB_X14_Y24_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|LessThan0~274                                                                                                                                                                                                                              ; LCCOMB_X14_Y24_N22 ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|LessThan1~109                                                                                                                                                                                                                              ; LCCOMB_X14_Y24_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                                                                                              ; LCFF_X27_Y18_N1    ; 25      ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; I2C_AV_Config:u1|mI2C_DATA[22]~536                                                                                                                                                                                                                          ; LCCOMB_X14_Y24_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|mI2C_GO                                                                                                                                                                                                                                    ; LCFF_X14_Y24_N25   ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|C_I2C_Controller:u0|SD[23]~287                                                                                                                                                                                                            ; LCCOMB_X60_Y25_N16 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[2]                                                                                                                                                                                                                              ; LCFF_X59_Y23_N3    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[4]                                                                                                                                                                                                                              ; LCFF_X59_Y23_N7    ; 38      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[5]~147                                                                                                                                                                                                                          ; LCCOMB_X59_Y23_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LessThan2~274                                                                                                                                                                                                                             ; LCCOMB_X58_Y23_N30 ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LessThan3~112                                                                                                                                                                                                                             ; LCCOMB_X59_Y23_N18 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|always1~0                                                                                                                                                                                                                                 ; LCCOMB_X63_Y20_N12 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|i2c_reset                                                                                                                                                                                                                                 ; LCCOMB_X62_Y20_N6  ; 43      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|iexposure_adj_delay[3]                                                                                                                                                                                                                    ; LCFF_X62_Y20_N3    ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                                                                                                                                                                             ; LCFF_X64_Y19_N1    ; 72      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; I2C_CCD_Config:u8|mI2C_DATA[23]~468                                                                                                                                                                                                                         ; LCCOMB_X59_Y23_N20 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|mI2C_GO                                                                                                                                                                                                                                   ; LCFF_X58_Y23_N1    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|senosr_exposure[11]~682                                                                                                                                                                                                                   ; LCCOMB_X62_Y24_N14 ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                      ; PIN_G26            ; 103     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0|altsyncram_lc43:auto_generated|decode_3oa:decode2|w_anode614w[2]~18                                       ; LCCOMB_X53_Y25_N24 ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0|altsyncram_lc43:auto_generated|decode_3oa:decode2|w_anode627w[2]                                          ; LCCOMB_X53_Y25_N6  ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0|altsyncram_lc43:auto_generated|decode_3oa:decode2|w_anode635w[2]~11                                       ; LCCOMB_X53_Y25_N4  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|cout_actual                                                                                                                                    ; LCCOMB_X51_Y24_N2  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:delay1|Equal0~247                                                                                                                                                                                                                               ; LCCOMB_X54_Y26_N16 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:delay1|oRESET                                                                                                                                                                                                                                   ; LCFF_X54_Y26_N9    ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk0                                                                                                                                                                                                                ; PLL_1              ; 487     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk1                                                                                                                                                                                                                ; PLL_1              ; 2327    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk2                                                                                                                                                                                                                ; PLL_1              ; 217     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; Sdram_Control_4Port:u7|CMD[1]~179                                                                                                                                                                                                                           ; LCCOMB_X55_Y16_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]                                                                                                                                ; LCFF_X35_Y11_N19   ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq~75                                                                                                                                              ; LCCOMB_X30_Y11_N6  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq                                                                                                                                                 ; LCCOMB_X43_Y14_N10 ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]                                                                                                                                ; LCFF_X35_Y11_N1    ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq~59                                                                                                                                              ; LCCOMB_X30_Y11_N2  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq                                                                                                                                                 ; LCCOMB_X44_Y13_N26 ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]                                                                                                                               ; LCFF_X56_Y22_N3    ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                                                ; LCCOMB_X54_Y22_N24 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq                                                                                                                                                ; LCCOMB_X62_Y22_N26 ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]                                                                                                                               ; LCFF_X53_Y18_N29   ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                                                ; LCCOMB_X54_Y19_N6  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq                                                                                                                                                ; LCCOMB_X57_Y19_N6  ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|command:command1|OE                                                                                                                                                                                                                  ; LCFF_X2_Y9_N21     ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|command:command1|rp_shift[0]~308                                                                                                                                                                                                     ; LCCOMB_X58_Y16_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|control_interface:control1|INIT_REQ                                                                                                                                                                                                  ; LCFF_X59_Y16_N25   ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|control_interface:control1|LessThan0~270                                                                                                                                                                                             ; LCCOMB_X61_Y16_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ~28                                                                                                                                                                                                ; LCCOMB_X57_Y17_N14 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|mRD~113                                                                                                                                                                                                                              ; LCCOMB_X54_Y16_N20 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|mWR~303                                                                                                                                                                                                                              ; LCCOMB_X54_Y16_N10 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|mWR~305                                                                                                                                                                                                                              ; LCCOMB_X54_Y16_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD1_ADDR[9]~388                                                                                                                                                                                                                     ; LCCOMB_X56_Y18_N16 ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD1_ADDR[9]~389                                                                                                                                                                                                                     ; LCCOMB_X54_Y16_N18 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD2_ADDR[11]~391                                                                                                                                                                                                                    ; LCCOMB_X54_Y17_N30 ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD2_ADDR[11]~392                                                                                                                                                                                                                    ; LCCOMB_X54_Y16_N24 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR1_ADDR[13]~388                                                                                                                                                                                                                    ; LCCOMB_X54_Y18_N14 ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR1_ADDR[13]~389                                                                                                                                                                                                                    ; LCCOMB_X54_Y16_N22 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR2_ADDR[18]~391                                                                                                                                                                                                                    ; LCCOMB_X56_Y17_N4  ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR2_ADDR[18]~392                                                                                                                                                                                                                    ; LCCOMB_X56_Y17_N14 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~CLKDRUSER                                                                                                                                                                                                                              ; JTAG_X1_Y19_N0     ; 23      ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; altera_internal_jtag~SHIFTUSER                                                                                                                                                                                                                              ; JTAG_X1_Y19_N0     ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                ; JTAG_X1_Y19_N0     ; 149     ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                ; JTAG_X1_Y19_N0     ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~UPDATEUSER                                                                                                                                                                                                                             ; JTAG_X1_Y19_N0     ; 5       ; Async. clear, Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; always2~1                                                                                                                                                                                                                                                   ; LCCOMB_X51_Y18_N22 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|IIEL2272_2                                                                                                                                                                                                       ; LCFF_X17_Y19_N31   ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|LAFY5161[0]                                                                                                                        ; LCFF_X63_Y18_N29   ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_0                                                                                                                                           ; LCFF_X32_Y1_N9     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_1                                                                                                                                           ; LCFF_X31_Y1_N1     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_2                                                                                                                                           ; LCFF_X30_Y1_N1     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_3                                                                                                                                           ; LCFF_X30_Y2_N3     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_4                                                                                                                                           ; LCFF_X30_Y2_N1     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_5                                                                                                                                           ; LCFF_X31_Y2_N1     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_6                                                                                                                                           ; LCFF_X32_Y2_N25    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7                                                                                                                                           ; LCFF_X33_Y2_N1     ; 20      ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|WCRO7487_0                                                                                                                                           ; LCCOMB_X63_Y19_N12 ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:12:LJMV0916_1                                                                                                                              ; LCCOMB_X32_Y1_N22  ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[0]~147                                                                                                                                                                                ; LCCOMB_X15_Y20_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502                                                                                                                                                                                       ; LCCOMB_X18_Y20_N22 ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[0]                                                                                                                                                                                                      ; LCFF_X16_Y19_N5    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[2]                                                                                                                                                                                                      ; LCFF_X16_Y19_N13   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                      ; LCCOMB_X16_Y19_N0  ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                                                                                                ; LCFF_X20_Y20_N15   ; 61      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|hub_mode_reg[2]~0                                                                                                                                                                                                                      ; LCCOMB_X21_Y19_N6  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][0]~983                                                                                                                                                                                                                      ; LCCOMB_X19_Y19_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[3][0]~980                                                                                                                                                                                                                      ; LCCOMB_X19_Y19_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[1]~1451                                                                                                                                                                                                                       ; LCCOMB_X18_Y19_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|node_ena[3]                                                                                                                                                                                                                            ; LCFF_X19_Y20_N9    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|node_ena~926                                                                                                                                                                                                                           ; LCCOMB_X19_Y20_N28 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[1][0]~1122                                                                                                                                                                                                              ; LCCOMB_X22_Y19_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[3][0]~1118                                                                                                                                                                                                              ; LCCOMB_X21_Y19_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~1910                                                                                                                                                                                                ; LCCOMB_X18_Y20_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~262                                                                                                                                                                                            ; LCCOMB_X17_Y20_N10 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~263                                                                                                                                                                                            ; LCCOMB_X18_Y20_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                     ; LCFF_X20_Y20_N11   ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                    ; LCFF_X20_Y20_N23   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                     ; LCFF_X20_Y20_N17   ; 26      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                     ; LCFF_X18_Y20_N7    ; 41      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                     ; LCFF_X18_Y20_N13   ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_dr_scan_proc~28                                                                                                                                                                                                             ; LCCOMB_X20_Y20_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                    ; LCFF_X21_Y20_N17   ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; stop_triggle~104                                                                                                                                                                                                                                            ; LCCOMB_X30_Y15_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|Equal1~113                                                                                                                                                                                ; LCCOMB_X27_Y23_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|Equal2~73                                                                                                                                                                                 ; LCCOMB_X27_Y23_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_hlj1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]                                                                                            ; LCFF_X24_Y22_N11   ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_hlj1:auto_generated|valid_rdreq                                                                                                             ; LCCOMB_X23_Y22_N30 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_hlj1:auto_generated|valid_wrreq                                                                                                             ; LCCOMB_X24_Y17_N20 ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|LessThan1~149                                                                                                                                                                             ; LCCOMB_X19_Y26_N26 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|LessThan2~135                                                                                                                                                                             ; LCCOMB_X27_Y23_N22 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|oAUD_BCK                                                                                                                                                                                  ; LCFF_X31_Y35_N29   ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|ENET_WR_N                                                                                                                                                                                         ; LCFF_X30_Y17_N13   ; 17      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|OTG_WR_N                                                                                                                                                                                          ; LCFF_X20_Y13_N27   ; 17      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; system_0:u0|SD_CMD:the_SD_CMD|data_dir                                                                                                                                                                                                                      ; LCFF_X31_Y15_N29   ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; system_0:u0|SD_DAT:the_SD_DAT|data_dir                                                                                                                                                                                                                      ; LCFF_X31_Y15_N17   ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_Controller:u0|Equal6~108                                                                                                                                                                    ; LCCOMB_X30_Y26_N30 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_Controller:u0|LessThan10~142                                                                                                                                                                ; LCCOMB_X32_Y26_N30 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_Controller:u0|LessThan8~120                                                                                                                                                                 ; LCCOMB_X30_Y26_N2  ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_Controller:u0|always0~256                                                                                                                                                                   ; LCCOMB_X31_Y26_N30 ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4173w[3]                                         ; LCCOMB_X25_Y29_N0  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4190w[3]                                         ; LCCOMB_X25_Y29_N8  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4200w[3]                                         ; LCCOMB_X25_Y29_N6  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4210w[3]                                         ; LCCOMB_X25_Y29_N14 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4220w[3]                                         ; LCCOMB_X25_Y29_N28 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4230w[3]                                         ; LCCOMB_X25_Y29_N4  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4240w[3]                                         ; LCCOMB_X25_Y29_N18 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4250w[3]                                         ; LCCOMB_X25_Y29_N30 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4273w[3]                                         ; LCCOMB_X25_Y29_N22 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4284w[3]                                         ; LCCOMB_X25_Y29_N20 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4294w[3]                                         ; LCCOMB_X25_Y29_N26 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4304w[3]                                         ; LCCOMB_X25_Y29_N24 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4314w[3]                                         ; LCCOMB_X25_Y29_N10 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4324w[3]                                         ; LCCOMB_X25_Y29_N2  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4334w[3]                                         ; LCCOMB_X25_Y29_N12 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4344w[3]                                         ; LCCOMB_X25_Y29_N16 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4366w[3]                                         ; LCCOMB_X51_Y10_N24 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4377w[3]                                         ; LCCOMB_X51_Y10_N28 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4387w[3]                                         ; LCCOMB_X51_Y10_N26 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4397w[3]                                         ; LCCOMB_X51_Y10_N10 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4407w[3]                                         ; LCCOMB_X51_Y10_N0  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4417w[3]                                         ; LCCOMB_X51_Y10_N20 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4427w[3]                                         ; LCCOMB_X51_Y10_N2  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4437w[3]                                         ; LCCOMB_X51_Y10_N6  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4459w[3]                                         ; LCCOMB_X51_Y10_N22 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4470w[3]                                         ; LCCOMB_X51_Y10_N12 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4480w[3]                                         ; LCCOMB_X51_Y10_N18 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4490w[3]                                         ; LCCOMB_X51_Y10_N16 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4500w[3]                                         ; LCCOMB_X51_Y10_N14 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4510w[3]                                         ; LCCOMB_X51_Y10_N30 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4520w[3]                                         ; LCCOMB_X51_Y10_N4  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4530w[3]                                         ; LCCOMB_X51_Y10_N8  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4552w[3]                                         ; LCCOMB_X14_Y21_N14 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4563w[3]                                         ; LCCOMB_X14_Y21_N26 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4573w[3]                                         ; LCCOMB_X14_Y21_N22 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4583w[3]                                         ; LCCOMB_X14_Y21_N2  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4593w[3]                                         ; LCCOMB_X14_Y21_N30 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4603w[3]                                         ; LCCOMB_X14_Y21_N10 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4613w[3]                                         ; LCCOMB_X14_Y21_N12 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4623w[3]                                         ; LCCOMB_X14_Y21_N8  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4645w[3]                                         ; LCCOMB_X14_Y21_N18 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4656w[3]                                         ; LCCOMB_X14_Y13_N14 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4666w[3]                                         ; LCCOMB_X14_Y13_N2  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4676w[3]                                         ; LCCOMB_X14_Y13_N4  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4686w[3]                                         ; LCCOMB_X14_Y13_N24 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4696w[3]                                         ; LCCOMB_X14_Y13_N22 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4706w[3]                                         ; LCCOMB_X14_Y13_N0  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4716w[3]                                         ; LCCOMB_X14_Y13_N26 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4738w[3]                                         ; LCCOMB_X14_Y13_N28 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4749w[3]                                         ; LCCOMB_X14_Y14_N26 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4759w[3]                                         ; LCCOMB_X14_Y14_N4  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4769w[3]                                         ; LCCOMB_X14_Y14_N22 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4779w[3]                                         ; LCCOMB_X14_Y14_N30 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4789w[3]                                         ; LCCOMB_X14_Y14_N14 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4799w[3]                                         ; LCCOMB_X14_Y14_N16 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4809w[3]                                         ; LCCOMB_X14_Y14_N20 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4831w[3]                                         ; LCCOMB_X14_Y21_N16 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4842w[3]                                         ; LCCOMB_X14_Y13_N18 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4852w[3]                                         ; LCCOMB_X14_Y13_N10 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4862w[3]                                         ; LCCOMB_X14_Y13_N8  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4872w[3]                                         ; LCCOMB_X14_Y13_N30 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4882w[3]                                         ; LCCOMB_X14_Y13_N6  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4892w[3]                                         ; LCCOMB_X14_Y13_N20 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4902w[3]                                         ; LCCOMB_X14_Y13_N16 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4934w[3]                                         ; LCCOMB_X27_Y25_N22 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4951w[3]                                         ; LCCOMB_X27_Y25_N10 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4961w[3]                                         ; LCCOMB_X27_Y25_N28 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4971w[3]                                         ; LCCOMB_X27_Y25_N8  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4981w[3]                                         ; LCCOMB_X27_Y25_N18 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode4991w[3]                                         ; LCCOMB_X27_Y25_N2  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode5001w[3]                                         ; LCCOMB_X27_Y25_N16 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode5011w[3]                                         ; LCCOMB_X27_Y25_N20 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode5034w[3]                                         ; LCCOMB_X27_Y25_N6  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode5045w[3]                                         ; LCCOMB_X27_Y25_N0  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode4|w_anode5055w[3]                                         ; LCCOMB_X27_Y25_N12 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4173w[3]                                        ; LCCOMB_X22_Y27_N12 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4190w[3]                                        ; LCCOMB_X22_Y27_N28 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4200w[3]~29                                     ; LCCOMB_X22_Y27_N26 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4210w[3]                                        ; LCCOMB_X22_Y27_N30 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4220w[3]~11                                     ; LCCOMB_X22_Y27_N18 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4230w[3]                                        ; LCCOMB_X22_Y27_N2  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4240w[3]~16                                     ; LCCOMB_X22_Y27_N4  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4250w[3]                                        ; LCCOMB_X22_Y27_N16 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4273w[3]                                        ; LCCOMB_X22_Y27_N10 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4284w[3]                                        ; LCCOMB_X22_Y27_N20 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4294w[3]                                        ; LCCOMB_X23_Y25_N6  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4304w[3]                                        ; LCCOMB_X23_Y25_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4314w[3]                                        ; LCCOMB_X22_Y27_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4324w[3]                                        ; LCCOMB_X22_Y27_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4334w[3]                                        ; LCCOMB_X22_Y27_N6  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4344w[3]                                        ; LCCOMB_X23_Y25_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4366w[3]                                        ; LCCOMB_X23_Y17_N4  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4377w[3]                                        ; LCCOMB_X23_Y17_N12 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4387w[3]                                        ; LCCOMB_X23_Y17_N18 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4397w[3]                                        ; LCCOMB_X23_Y17_N26 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4407w[3]                                        ; LCCOMB_X23_Y17_N28 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4417w[3]                                        ; LCCOMB_X23_Y17_N24 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4427w[3]                                        ; LCCOMB_X23_Y17_N2  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4437w[3]                                        ; LCCOMB_X23_Y17_N22 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4459w[3]                                        ; LCCOMB_X20_Y6_N30  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4470w[3]                                        ; LCCOMB_X20_Y6_N24  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4480w[3]                                        ; LCCOMB_X20_Y6_N14  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4490w[3]                                        ; LCCOMB_X20_Y6_N16  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4500w[3]                                        ; LCCOMB_X20_Y6_N26  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4510w[3]                                        ; LCCOMB_X20_Y6_N18  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4520w[3]                                        ; LCCOMB_X20_Y6_N20  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4530w[3]                                        ; LCCOMB_X20_Y6_N4   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4552w[3]                                        ; LCCOMB_X17_Y21_N24 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4563w[3]                                        ; LCCOMB_X17_Y21_N16 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4573w[3]                                        ; LCCOMB_X17_Y21_N10 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4583w[3]                                        ; LCCOMB_X17_Y21_N2  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4593w[3]                                        ; LCCOMB_X17_Y21_N12 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4603w[3]                                        ; LCCOMB_X17_Y21_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4613w[3]                                        ; LCCOMB_X17_Y21_N22 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4623w[3]                                        ; LCCOMB_X17_Y21_N6  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4645w[3]                                        ; LCCOMB_X23_Y17_N14 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4656w[3]                                        ; LCCOMB_X23_Y17_N16 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4666w[3]                                        ; LCCOMB_X23_Y17_N30 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4676w[3]                                        ; LCCOMB_X23_Y17_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4686w[3]                                        ; LCCOMB_X23_Y17_N6  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4696w[3]                                        ; LCCOMB_X23_Y17_N20 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4706w[3]                                        ; LCCOMB_X23_Y17_N10 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4716w[3]                                        ; LCCOMB_X23_Y17_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4738w[3]                                        ; LCCOMB_X17_Y21_N28 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4749w[3]                                        ; LCCOMB_X17_Y21_N20 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4759w[3]                                        ; LCCOMB_X17_Y21_N26 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4769w[3]                                        ; LCCOMB_X17_Y21_N18 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4779w[3]                                        ; LCCOMB_X17_Y21_N4  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4789w[3]                                        ; LCCOMB_X17_Y21_N14 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4799w[3]                                        ; LCCOMB_X23_Y25_N20 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4809w[3]                                        ; LCCOMB_X23_Y25_N22 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4831w[3]                                        ; LCCOMB_X20_Y6_N2   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4842w[3]                                        ; LCCOMB_X20_Y6_N8   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4852w[3]                                        ; LCCOMB_X20_Y6_N10  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4862w[3]                                        ; LCCOMB_X20_Y6_N28  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4872w[3]                                        ; LCCOMB_X20_Y6_N6   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4882w[3]                                        ; LCCOMB_X20_Y6_N22  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4892w[3]                                        ; LCCOMB_X20_Y6_N0   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4902w[3]                                        ; LCCOMB_X20_Y6_N12  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4934w[3]                                        ; LCCOMB_X22_Y27_N22 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4951w[3]                                        ; LCCOMB_X22_Y27_N14 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4961w[3]                                        ; LCCOMB_X22_Y27_N24 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4971w[3]                                        ; LCCOMB_X23_Y25_N18 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4981w[3]                                        ; LCCOMB_X23_Y25_N14 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode4991w[3]                                        ; LCCOMB_X23_Y25_N26 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode5001w[3]                                        ; LCCOMB_X23_Y25_N4  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode5011w[3]                                        ; LCCOMB_X23_Y25_N16 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode5034w[3]~11                                     ; LCCOMB_X25_Y25_N30 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode5045w[3]~19                                     ; LCCOMB_X25_Y25_N24 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_a|w_anode5055w[3]~17                                     ; LCCOMB_X25_Y25_N18 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4173w[3]                                        ; LCCOMB_X14_Y27_N24 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4190w[3]                                        ; LCCOMB_X14_Y27_N20 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4200w[3]~34                                     ; LCCOMB_X14_Y27_N22 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4210w[3]                                        ; LCCOMB_X14_Y27_N2  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4220w[3]~10                                     ; LCCOMB_X14_Y27_N12 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4230w[3]                                        ; LCCOMB_X14_Y27_N28 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4240w[3]~9                                      ; LCCOMB_X14_Y27_N26 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4250w[3]                                        ; LCCOMB_X14_Y27_N6  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4273w[3]                                        ; LCCOMB_X25_Y27_N22 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4284w[3]                                        ; LCCOMB_X25_Y27_N28 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4294w[3]                                        ; LCCOMB_X29_Y21_N18 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4304w[3]                                        ; LCCOMB_X29_Y21_N24 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4314w[3]                                        ; LCCOMB_X25_Y27_N6  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4324w[3]                                        ; LCCOMB_X25_Y27_N10 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4334w[3]                                        ; LCCOMB_X25_Y27_N12 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4344w[3]                                        ; LCCOMB_X25_Y27_N20 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4366w[3]                                        ; LCCOMB_X51_Y9_N12  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4377w[3]                                        ; LCCOMB_X51_Y9_N4   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4387w[3]                                        ; LCCOMB_X51_Y9_N10  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4397w[3]                                        ; LCCOMB_X51_Y9_N22  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4407w[3]                                        ; LCCOMB_X51_Y9_N0   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4417w[3]                                        ; LCCOMB_X51_Y9_N24  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4427w[3]                                        ; LCCOMB_X51_Y9_N2   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4437w[3]                                        ; LCCOMB_X51_Y9_N18  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4459w[3]                                        ; LCCOMB_X51_Y9_N30  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4470w[3]                                        ; LCCOMB_X51_Y9_N8   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4480w[3]                                        ; LCCOMB_X51_Y9_N14  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4490w[3]                                        ; LCCOMB_X51_Y9_N16  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4500w[3]                                        ; LCCOMB_X51_Y9_N26  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4510w[3]                                        ; LCCOMB_X51_Y9_N6   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4520w[3]                                        ; LCCOMB_X51_Y9_N20  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4530w[3]                                        ; LCCOMB_X51_Y9_N28  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4563w[3]                                        ; LCCOMB_X14_Y21_N28 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4573w[3]                                        ; LCCOMB_X14_Y21_N4  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4583w[3]                                        ; LCCOMB_X14_Y21_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4593w[3]                                        ; LCCOMB_X14_Y27_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4603w[3]                                        ; LCCOMB_X14_Y27_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4613w[3]                                        ; LCCOMB_X14_Y27_N10 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4623w[3]                                        ; LCCOMB_X14_Y27_N18 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4645w[3]                                        ; LCCOMB_X14_Y14_N6  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4656w[3]                                        ; LCCOMB_X14_Y14_N12 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4666w[3]                                        ; LCCOMB_X14_Y14_N10 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4676w[3]                                        ; LCCOMB_X14_Y14_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4686w[3]                                        ; LCCOMB_X14_Y14_N2  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4696w[3]                                        ; LCCOMB_X14_Y14_N24 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4706w[3]                                        ; LCCOMB_X14_Y14_N18 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4716w[3]                                        ; LCCOMB_X14_Y14_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4738w[3]                                        ; LCCOMB_X17_Y9_N24  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4749w[3]                                        ; LCCOMB_X17_Y9_N4   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4759w[3]                                        ; LCCOMB_X17_Y9_N6   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4769w[3]                                        ; LCCOMB_X17_Y9_N26  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4779w[3]                                        ; LCCOMB_X17_Y9_N0   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4789w[3]                                        ; LCCOMB_X17_Y9_N12  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4799w[3]                                        ; LCCOMB_X17_Y9_N10  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4809w[3]                                        ; LCCOMB_X17_Y9_N18  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4831w[3]                                        ; LCCOMB_X17_Y9_N30  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4842w[3]                                        ; LCCOMB_X17_Y9_N8   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4852w[3]                                        ; LCCOMB_X17_Y9_N14  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4862w[3]                                        ; LCCOMB_X17_Y9_N16  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4872w[3]                                        ; LCCOMB_X17_Y9_N22  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4882w[3]                                        ; LCCOMB_X17_Y9_N2   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4892w[3]                                        ; LCCOMB_X17_Y9_N28  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4902w[3]                                        ; LCCOMB_X17_Y9_N20  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4934w[3]                                        ; LCCOMB_X25_Y27_N24 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4951w[3]                                        ; LCCOMB_X25_Y27_N16 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4961w[3]                                        ; LCCOMB_X25_Y27_N30 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4971w[3]                                        ; LCCOMB_X29_Y21_N28 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4981w[3]                                        ; LCCOMB_X25_Y27_N26 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode4991w[3]                                        ; LCCOMB_X25_Y27_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode5001w[3]                                        ; LCCOMB_X25_Y27_N4  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode5011w[3]                                        ; LCCOMB_X29_Y21_N2  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode5034w[3]~13                                     ; LCCOMB_X27_Y25_N4  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode5045w[3]~13                                     ; LCCOMB_X27_Y25_N14 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|decode_1qa:decode_b|w_anode5055w[3]~15                                     ; LCCOMB_X27_Y25_N26 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mCursor_B[0]~152                                                                                                                                                                                ; LCCOMB_X30_Y23_N6  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mCursor_G[0]~152                                                                                                                                                                                ; LCCOMB_X33_Y22_N4  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mCursor_RGB_N[2]~68                                                                                                                                                                             ; LCCOMB_X32_Y22_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mCursor_R[0]~152                                                                                                                                                                                ; LCCOMB_X31_Y24_N8  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mCursor_X[0]~152                                                                                                                                                                                ; LCCOMB_X35_Y22_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mCursor_Y[0]~152                                                                                                                                                                                ; LCCOMB_X35_Y22_N12 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mOFF_B[0]~152                                                                                                                                                                                   ; LCCOMB_X32_Y23_N8  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mOFF_G[0]~152                                                                                                                                                                                   ; LCCOMB_X33_Y22_N20 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mOFF_R[0]~152                                                                                                                                                                                   ; LCCOMB_X32_Y23_N28 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mON_B[0]~152                                                                                                                                                                                    ; LCCOMB_X31_Y24_N26 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mON_G[0]~152                                                                                                                                                                                    ; LCCOMB_X32_Y22_N26 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mON_R[0]~164                                                                                                                                                                                    ; LCCOMB_X29_Y23_N28 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|oDATA[0]~265                                                                                                                                                                                    ; LCCOMB_X30_Y18_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|button_pio:the_button_pio|always1~21                                                                                                                                                                                                            ; LCCOMB_X30_Y15_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|Add12~97                                                                                                                                                                                                                        ; LCCOMB_X35_Y8_N6   ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|D_ic_fill_starting                                                                                                                                                                                                              ; LCCOMB_X24_Y3_N0   ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|D_src1_hazard_M                                                                                                                                                                                                                 ; LCCOMB_X25_Y6_N8   ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|D_src2_hazard_M                                                                                                                                                                                                                 ; LCCOMB_X25_Y6_N24  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|E_ctrl_dst_data_sel_logic_result                                                                                                                                                                                                ; LCFF_X27_Y4_N19    ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|E_iw[4]                                                                                                                                                                                                                         ; LCFF_X25_Y8_N9     ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|Equal146~20                                                                                                                                                                                                                     ; LCCOMB_X28_Y10_N0  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|Equal190~35                                                                                                                                                                                                                     ; LCCOMB_X24_Y9_N28  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|M_alu_result[29]~388                                                                                                                                                                                                            ; LCCOMB_X31_Y5_N28  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|M_bht_wr_en_unfiltered                                                                                                                                                                                                          ; LCCOMB_X28_Y3_N0   ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|M_br_cond_taken_history[0]~82                                                                                                                                                                                                   ; LCCOMB_X28_Y3_N10  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|M_ienable_reg[2]~161                                                                                                                                                                                                            ; LCCOMB_X29_Y5_N22  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|M_ld_align_sh8                                                                                                                                                                                                                  ; LCCOMB_X30_Y9_N6   ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                                                                                                     ; LCFF_X29_Y9_N9     ; 70      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_stall_d3                                                                                                                                                                                                                  ; LCFF_X37_Y9_N1     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|M_rot_rn[3]                                                                                                                                                                                                                     ; LCFF_X35_Y8_N11    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|M_status_reg_pie~16                                                                                                                                                                                                             ; LCCOMB_X29_Y3_N16  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|M_wr_dst_reg                                                                                                                                                                                                                    ; LCFF_X25_Y7_N21    ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|W_stall                                                                                                                                                                                                                         ; LCCOMB_X29_Y9_N26  ; 543     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|altshift_taps:F_bht_ptr_rtl_0|shift_taps_rvm:auto_generated|cntr_94h:cntr3|counter_reg_bit7a[1]~0                                                                                                                               ; LCCOMB_X24_Y9_N26  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|altshift_taps:F_bht_ptr_rtl_0|shift_taps_rvm:auto_generated|dffe4                                                                                                                                                               ; LCFF_X24_Y9_N21    ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jxuir                                                 ; LCFF_X20_Y17_N1    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a                                  ; LCCOMB_X21_Y15_N28 ; 15      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0                                ; LCCOMB_X20_Y17_N18 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b                                  ; LCCOMB_X20_Y17_N16 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~20                             ; LCCOMB_X20_Y17_N26 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe                                     ; LCFF_X20_Y14_N13   ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[11]~5720                                                 ; LCCOMB_X18_Y17_N26 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[21]~5711                                                 ; LCCOMB_X18_Y17_N12 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[37]~5726                                                 ; LCCOMB_X18_Y17_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst|virtual_state_sdr~9 ; LCCOMB_X18_Y17_N10 ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst|virtual_state_uir~0 ; LCCOMB_X20_Y17_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~8                                                                                                           ; LCCOMB_X29_Y14_N26 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonDReg[0]~2115                                                                                                                                   ; LCCOMB_X21_Y15_N10 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonDReg[5]~2134                                                                                                                                   ; LCCOMB_X21_Y15_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                                                                                             ; LCFF_X21_Y15_N13   ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|comb~26                                                                                                                                           ; LCCOMB_X23_Y10_N12 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                               ; LCCOMB_X18_Y19_N4  ; 963     ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|i_readdatavalid_d1                                                                                                                                                                                                              ; LCFF_X21_Y10_N19   ; 6       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|ic_fill_ap_offset[2]~21                                                                                                                                                                                                         ; LCCOMB_X22_Y10_N10 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|ic_fill_dp_offset_en~15                                                                                                                                                                                                         ; LCCOMB_X24_Y3_N18  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|ic_fill_valid_bits_en                                                                                                                                                                                                           ; LCCOMB_X24_Y3_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                     ; LCCOMB_X23_Y3_N4   ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|ic_tag_wren                                                                                                                                                                                                                     ; LCCOMB_X24_Y3_N12  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|reset_d1                                                                                                                                                                                                                        ; LCFF_X23_Y3_N25    ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|always5~0                                                                                                                                                                                    ; LCCOMB_X24_Y14_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|always6~0                                                                                                                                                                                    ; LCCOMB_X22_Y14_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|always6~9                                                                                                                                                                                    ; LCCOMB_X24_Y14_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|always7~17                                                                                                                                                                                   ; LCCOMB_X24_Y14_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|always2~0                                                                                                                                                                      ; LCCOMB_X21_Y10_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|always4~0                                                                                                                                                                      ; LCCOMB_X24_Y10_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|always5~0                                                                                                                                                                      ; LCCOMB_X24_Y10_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|always6~0                                                                                                                                                                      ; LCCOMB_X24_Y10_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_counter_enable~27                                                                                                                                    ; LCCOMB_X20_Y11_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_winner~75                                                                                                                                            ; LCCOMB_X20_Y10_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|ROE~52                                                                                                                                                          ; LCCOMB_X32_Y13_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|SCLK_reg                                                                                                                                                        ; LCFF_X31_Y14_N9    ; 13      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|always11~0                                                                                                                                                      ; LCCOMB_X31_Y14_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|always6~2                                                                                                                                                       ; LCCOMB_X30_Y12_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|control_wr_strobe                                                                                                                                               ; LCCOMB_X30_Y12_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|endofpacketvalue_wr_strobe                                                                                                                                      ; LCCOMB_X30_Y12_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|shift_reg[0]~536                                                                                                                                                ; LCCOMB_X31_Y14_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|slaveselect_wr_strobe                                                                                                                                           ; LCCOMB_X29_Y12_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|write_tx_holding                                                                                                                                                ; LCCOMB_X29_Y12_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|cpu_0_data_master_requests_epcs_controller_epcs_control_port~64                                                                                              ; LCCOMB_X14_Y21_N24 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|epcs_controller_epcs_control_port_arb_counter_enable~27                                                                                                      ; LCCOMB_X22_Y11_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|epcs_controller_epcs_control_port_arb_winner~75                                                                                                              ; LCCOMB_X23_Y11_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                   ; LCCOMB_X22_Y19_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~1763                                                                                                                                                          ; LCCOMB_X21_Y19_N4  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[0]~149                                                                                                                                                              ; LCCOMB_X21_Y17_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[1]~150                                                                                                                                                              ; LCCOMB_X21_Y17_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                                                                 ; LCFF_X24_Y17_N5    ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart:the_jtag_uart|ien_AE~24                                                                                                                                                                                                               ; LCCOMB_X24_Y17_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~28                                                                                     ; LCCOMB_X23_Y18_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~28                                                                                     ; LCCOMB_X23_Y19_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart:the_jtag_uart|rd_wfifo                                                                                                                                                                                                                ; LCCOMB_X23_Y19_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart:the_jtag_uart|rvalid~22                                                                                                                                                                                                               ; LCCOMB_X24_Y17_N6  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                                                                ; LCCOMB_X23_Y18_N2  ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; system_0:u0|led_green:the_led_green|always0~1                                                                                                                                                                                                               ; LCCOMB_X28_Y16_N30 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|led_red:the_led_red|always0~1                                                                                                                                                                                                                   ; LCCOMB_X29_Y16_N28 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|reset_n_sources~1                                                                                                                                                                                                                               ; LCCOMB_X28_Y15_N8  ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|ssram_avalon_slave_0_arbitrator:the_ssram_avalon_slave_0|ssram_avalon_slave_0_arb_counter_enable~27                                                                                                                                             ; LCCOMB_X21_Y9_N14  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|ssram_avalon_slave_0_arbitrator:the_ssram_avalon_slave_0|ssram_avalon_slave_0_arb_winner~67                                                                                                                                                     ; LCCOMB_X22_Y9_N22  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|ssram_avalon_slave_0_arbitrator:the_ssram_avalon_slave_0|ssram_avalon_slave_0_write_n~28                                                                                                                                                        ; LCCOMB_X21_Y9_N24  ; 17      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; system_0:u0|system_0_reset_clk_domain_synch_module:system_0_reset_clk_domain_synch|data_out                                                                                                                                                                 ; LCFF_X31_Y15_N5    ; 1263    ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; system_0:u0|timer_0:the_timer_0|always0~0                                                                                                                                                                                                                   ; LCCOMB_X29_Y18_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|timer_0:the_timer_0|always0~1                                                                                                                                                                                                                   ; LCCOMB_X29_Y18_N22 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; system_0:u0|timer_0:the_timer_0|control_wr_strobe                                                                                                                                                                                                           ; LCCOMB_X30_Y17_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|timer_0:the_timer_0|period_h_wr_strobe                                                                                                                                                                                                          ; LCCOMB_X30_Y17_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|timer_0:the_timer_0|period_l_wr_strobe                                                                                                                                                                                                          ; LCCOMB_X30_Y17_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|timer_0:the_timer_0|snap_strobe~16                                                                                                                                                                                                              ; LCCOMB_X29_Y18_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|timer_1:the_timer_1|always0~0                                                                                                                                                                                                                   ; LCCOMB_X31_Y17_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|timer_1:the_timer_1|always0~1                                                                                                                                                                                                                   ; LCCOMB_X31_Y17_N24 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; system_0:u0|timer_1:the_timer_1|control_wr_strobe                                                                                                                                                                                                           ; LCCOMB_X30_Y17_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|timer_1:the_timer_1|period_h_wr_strobe                                                                                                                                                                                                          ; LCCOMB_X30_Y17_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|timer_1:the_timer_1|period_l_wr_strobe                                                                                                                                                                                                          ; LCCOMB_X30_Y17_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|timer_1:the_timer_1|snap_strobe~22                                                                                                                                                                                                              ; LCCOMB_X29_Y18_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|cpu_0_instruction_master_read_data_valid_cfi_flash_0_s1_shift_register[1]                                                                                        ; LCFF_X21_Y12_N29   ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|in_a_write_cycle                                                                                                                                                 ; LCCOMB_X21_Y8_N14  ; 11      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_avalon_slave_arb_counter_enable~43                                                                                                            ; LCCOMB_X20_Y7_N2   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_avalon_slave_arb_winner~104                                                                                                                   ; LCCOMB_X20_Y8_N10  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|uart:the_uart|uart_regs:the_uart_regs|control_wr_strobe~19                                                                                                                                                                                      ; LCCOMB_X27_Y17_N20 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|uart:the_uart|uart_regs:the_uart_regs|tx_wr_strobe~12                                                                                                                                                                                           ; LCCOMB_X27_Y19_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|uart:the_uart|uart_rx:the_uart_rx|got_new_char                                                                                                                                                                                                  ; LCCOMB_X28_Y20_N30 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|uart:the_uart|uart_rx:the_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[4]~108                                                                                                                                                    ; LCCOMB_X28_Y20_N8  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|uart:the_uart|uart_tx:the_uart_tx|always4~0                                                                                                                                                                                                     ; LCCOMB_X30_Y19_N26 ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; system_0:u0|uart:the_uart|uart_tx:the_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[2]~207                                                                                                                                             ; LCCOMB_X28_Y19_N14 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                              ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Audio_PLL:PLL2|altpll:altpll_component|_clk0                                                                      ; PLL_3              ; 96      ; Global Clock         ; GCLK11           ; --                        ;
; CLOCK_50                                                                                                          ; PIN_N2             ; 136     ; Global Clock         ; GCLK0            ; --                        ;
; C_Reset_Delay:u2|oRST_0                                                                                           ; LCFF_X59_Y18_N9    ; 367     ; Global Clock         ; GCLK4            ; --                        ;
; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                    ; LCFF_X27_Y18_N1    ; 25      ; Global Clock         ; GCLK15           ; --                        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                                   ; LCFF_X64_Y19_N1    ; 72      ; Global Clock         ; GCLK5            ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk0                                                                      ; PLL_1              ; 487     ; Global Clock         ; GCLK2            ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk1                                                                      ; PLL_1              ; 2327    ; Global Clock         ; GCLK3            ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk2                                                                      ; PLL_1              ; 217     ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~CLKDRUSER                                                                                    ; JTAG_X1_Y19_N0     ; 23      ; Global Clock         ; GCLK10           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                      ; JTAG_X1_Y19_N0     ; 149     ; Global Clock         ; GCLK14           ; --                        ;
; altera_internal_jtag~UPDATEUSER                                                                                   ; JTAG_X1_Y19_N0     ; 5       ; Global Clock         ; GCLK8            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7 ; LCFF_X33_Y2_N1     ; 20      ; Global Clock         ; GCLK12           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|WCRO7487_0 ; LCCOMB_X63_Y19_N12 ; 17      ; Global Clock         ; GCLK7            ; --                        ;
; system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|oAUD_BCK                                        ; LCFF_X31_Y35_N29   ; 4       ; Global Clock         ; GCLK9            ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                     ; LCCOMB_X18_Y19_N4  ; 963     ; Global Clock         ; GCLK13           ; --                        ;
; system_0:u0|system_0_reset_clk_domain_synch_module:system_0_reset_clk_domain_synch|data_out                       ; LCFF_X31_Y15_N5    ; 1263    ; Global Clock         ; GCLK6            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                            ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; system_0:u0|cpu_0:the_cpu_0|W_stall                                                                                                                                                                                             ; 544     ;
; GPIO_1[0]~74                                                                                                                                                                                                                    ; 255     ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|out_address_reg_a[0]                           ; 250     ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|out_address_reg_a[1]                           ; 232     ;
; system_0:u0|cpu_0:the_cpu_0|M_alu_result[14]                                                                                                                                                                                    ; 153     ;
; system_0:u0|cpu_0:the_cpu_0|M_alu_result[2]                                                                                                                                                                                     ; 120     ;
; C_Reset_Delay:u2|oRST_2                                                                                                                                                                                                         ; 118     ;
; system_0:u0|cpu_0:the_cpu_0|M_st_data[0]                                                                                                                                                                                        ; 117     ;
; system_0:u0|cpu_0:the_cpu_0|M_alu_result[6]                                                                                                                                                                                     ; 109     ;
; system_0:u0|cpu_0:the_cpu_0|M_alu_result[3]                                                                                                                                                                                     ; 106     ;
; system_0:u0|cpu_0:the_cpu_0|M_alu_result[5]                                                                                                                                                                                     ; 105     ;
; KEY[0]                                                                                                                                                                                                                          ; 103     ;
; system_0:u0|cpu_0:the_cpu_0|M_alu_result[7]                                                                                                                                                                                     ; 100     ;
; system_0:u0|cpu_0:the_cpu_0|M_alu_result[8]                                                                                                                                                                                     ; 87      ;
; system_0:u0|cpu_0:the_cpu_0|M_alu_result[11]                                                                                                                                                                                    ; 86      ;
; system_0:u0|cpu_0:the_cpu_0|M_alu_result[9]                                                                                                                                                                                     ; 83      ;
; system_0:u0|cpu_0:the_cpu_0|M_alu_result[12]                                                                                                                                                                                    ; 82      ;
; system_0:u0|cpu_0:the_cpu_0|M_alu_result[10]                                                                                                                                                                                    ; 81      ;
; system_0:u0|cpu_0:the_cpu_0|E_ctrl_src2_choose_imm                                                                                                                                                                              ; 80      ;
; system_0:u0|cpu_0:the_cpu_0|M_alu_result[13]                                                                                                                                                                                    ; 80      ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_Controller:u0|oAddress[12]                                                                                                                                      ; 76      ;
; system_0:u0|cpu_0:the_cpu_0|M_alu_result[4]~_wirecell                                                                                                                                                                           ; 75      ;
; system_0:u0|cpu_0:the_cpu_0|M_alu_result[3]~_wirecell                                                                                                                                                                           ; 75      ;
; system_0:u0|cpu_0:the_cpu_0|M_alu_result[2]~_wirecell                                                                                                                                                                           ; 75      ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_Controller:u0|oAddress[11]                                                                                                                                      ; 75      ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_Controller:u0|oAddress[10]                                                                                                                                      ; 75      ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_Controller:u0|oAddress[9]                                                                                                                                       ; 75      ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_Controller:u0|oAddress[8]                                                                                                                                       ; 75      ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_Controller:u0|oAddress[7]                                                                                                                                       ; 75      ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_Controller:u0|oAddress[6]                                                                                                                                       ; 75      ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_Controller:u0|oAddress[5]                                                                                                                                       ; 75      ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_Controller:u0|oAddress[4]                                                                                                                                       ; 75      ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_Controller:u0|oAddress[3]                                                                                                                                       ; 75      ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_Controller:u0|oAddress[14]                                                                                                                                      ; 75      ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_Controller:u0|oAddress[13]                                                                                                                                      ; 75      ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|out_address_reg_a[2]                           ; 72      ;
; system_0:u0|cpu_0:the_cpu_0|E_src2_hazard_M                                                                                                                                                                                     ; 72      ;
; system_0:u0|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                                                                         ; 70      ;
; ~GND                                                                                                                                                                                                                            ; 64      ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~20 ; 64      ;
; system_0:u0|cpu_0:the_cpu_0|M_alu_result[4]                                                                                                                                                                                     ; 64      ;
; system_0:u0|camera_s1_arbitrator:the_camera_s1|cpu_0_data_master_requests_camera_s1                                                                                                                                             ; 63      ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                                                                    ; 61      ;
; system_0:u0|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|cpu_0_data_master_requests_jtag_uart_avalon_jtag_slave                                                                                       ; 61      ;
; system_0:u0|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[8]~117                                                                                                               ; 59      ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_select~61                                                                                                                                                                  ; 59      ;
; system_0:u0|Audio_0_avalon_slave_0_arbitrator:the_Audio_0_avalon_slave_0|cpu_0_data_master_requests_Audio_0_avalon_slave_0                                                                                                      ; 58      ;
; C_Reset_Delay:u2|oRST_1                                                                                                                                                                                                         ; 58      ;
; CCD_Capture:u3|X_Cont[0]                                                                                                                                                                                                        ; 57      ;
; system_0:u0|cpu_0:the_cpu_0|d_write~reg0                                                                                                                                                                                        ; 57      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                               ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I2C_AV_Config:u1|altsyncram:Ram0_rtl_0|altsyncram_l211:auto_generated|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; ROM              ; Dual Clocks  ; 64           ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1024   ; 64                          ; 16                          ; --                          ; --                          ; 1024                ; 1    ; DE2_NIOS_HOST_MOUSE_VGA0.rtl.mif  ; M4K_X13_Y26                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|altsyncram:ram_block3a0|altsyncram_lc43:auto_generated|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 1278         ; 24           ; 1278         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 30672  ; 1278                        ; 24                          ; 1278                        ; 24                          ; 30672               ; 8    ; None                              ; M4K_X52_Y22, M4K_X52_Y26, M4K_X52_Y25, M4K_X52_Y24, M4K_X52_Y23, M4K_X52_Y29, M4K_X52_Y28, M4K_X52_Y27                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ALTSYNCRAM                                                                                              ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None                              ; M4K_X26_Y14, M4K_X26_Y13                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ALTSYNCRAM                                                                                              ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192   ; 512                         ; 5                           ; 512                         ; 5                           ; 2560                ; 1    ; None                              ; M4K_X26_Y11                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ALTSYNCRAM                                                                                             ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None                              ; M4K_X52_Y20, M4K_X52_Y21                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ALTSYNCRAM                                                                                             ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None                              ; M4K_X52_Y18, M4K_X52_Y19                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_hlj1:auto_generated|altsyncram_vk81:fifo_ram|altsyncram_brg1:altsyncram5|ALTSYNCRAM                                                          ; M4K  ; True Dual Port   ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                              ; M4K_X26_Y22                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; system_0:u0|VGA_0:the_VGA_0|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|VGA_OSD_RAM:u1|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ALTSYNCRAM                                                                  ; M4K  ; True Dual Port   ; Dual Clocks  ; 38400        ; 8            ; 307200       ; 1            ; yes                    ; yes                     ; yes                    ; no                      ; 307200 ; 38400                       ; 8                           ; 307200                      ; 1                           ; 307200              ; 75   ; Img_DATA.hex                      ; M4K_X26_Y29, M4K_X26_Y28, M4K_X26_Y26, M4K_X26_Y27, M4K_X26_Y30, M4K_X52_Y30, M4K_X26_Y19, M4K_X26_Y23, M4K_X26_Y24, M4K_X26_Y25, M4K_X26_Y21, M4K_X26_Y2, M4K_X13_Y1, M4K_X13_Y6, M4K_X13_Y2, M4K_X13_Y4, M4K_X13_Y5, M4K_X13_Y7, M4K_X13_Y3, M4K_X13_Y13, M4K_X26_Y10, M4K_X13_Y10, M4K_X26_Y9, M4K_X13_Y11, M4K_X13_Y12, M4K_X13_Y9, M4K_X13_Y8, M4K_X52_Y8, M4K_X52_Y1, M4K_X52_Y5, M4K_X52_Y4, M4K_X52_Y3, M4K_X52_Y7, M4K_X52_Y6, M4K_X52_Y2, M4K_X52_Y9, M4K_X52_Y11, M4K_X52_Y10, M4K_X52_Y12, M4K_X52_Y14, M4K_X52_Y16, M4K_X52_Y13, M4K_X52_Y15, M4K_X52_Y31, M4K_X52_Y34, M4K_X52_Y32, M4K_X52_Y33, M4K_X26_Y33, M4K_X26_Y32, M4K_X26_Y35, M4K_X26_Y31, M4K_X13_Y30, M4K_X13_Y33, M4K_X13_Y29, M4K_X13_Y31, M4K_X13_Y32, M4K_X26_Y34, M4K_X13_Y34, M4K_X13_Y35, M4K_X26_Y17, M4K_X52_Y17, M4K_X13_Y17, M4K_X13_Y14, M4K_X13_Y16, M4K_X13_Y20, M4K_X13_Y15, M4K_X13_Y18, M4K_X13_Y28, M4K_X13_Y27, M4K_X13_Y25, M4K_X13_Y24, M4K_X13_Y19, M4K_X13_Y23, M4K_X13_Y21, M4K_X13_Y22 ;
; system_0:u0|cpu_0:the_cpu_0|altshift_taps:F_bht_ptr_rtl_0|shift_taps_rvm:auto_generated|altsyncram_cqa1:altsyncram2|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 8            ; 2            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16     ; 2                           ; 8                           ; 2                           ; 8                           ; 16                  ; 1    ; None                              ; M4K_X26_Y1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_0_bht_ram.mif                 ; M4K_X26_Y4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_k9d1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; None                              ; M4K_X26_Y5, M4K_X26_Y8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_t1g1:auto_generated|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 21           ; 32           ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 672    ; 32                          ; 21                          ; 32                          ; 21                          ; 672                 ; 1    ; cpu_0_ic_tag_ram.mif              ; M4K_X26_Y3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_0_ociram_default_contents.mif ; M4K_X26_Y16, M4K_X26_Y15                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_irf1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_a.mif                ; M4K_X26_Y6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_jrf1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_b.mif                ; M4K_X26_Y7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
; system_0:u0|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom|altsyncram_lo31:auto_generated|ALTSYNCRAM                                                                                                                                     ; AUTO ; ROM              ; Single Clock ; 128          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096   ; 128                         ; 32                          ; --                          ; --                          ; 4096                ; 1    ; epcs_controller_boot_rom.hex      ; M4K_X26_Y12                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X26_Y18                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; system_0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X26_Y20                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                 ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y7_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y7_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y8_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y8_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 12,230 / 94,460 ( 13 % ) ;
; C16 interconnects          ; 313 / 3,315 ( 9 % )      ;
; C4 interconnects           ; 6,686 / 60,840 ( 11 % )  ;
; Direct links               ; 1,809 / 94,460 ( 2 % )   ;
; Global clocks              ; 16 / 16 ( 100 % )        ;
; Local interconnects        ; 3,399 / 33,216 ( 10 % )  ;
; R24 interconnects          ; 528 / 3,091 ( 17 % )     ;
; R4 interconnects           ; 8,106 / 81,294 ( 10 % )  ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.43) ; Number of LABs  (Total = 546) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 32                            ;
; 2                                           ; 18                            ;
; 3                                           ; 13                            ;
; 4                                           ; 14                            ;
; 5                                           ; 9                             ;
; 6                                           ; 8                             ;
; 7                                           ; 16                            ;
; 8                                           ; 11                            ;
; 9                                           ; 10                            ;
; 10                                          ; 17                            ;
; 11                                          ; 15                            ;
; 12                                          ; 20                            ;
; 13                                          ; 16                            ;
; 14                                          ; 25                            ;
; 15                                          ; 42                            ;
; 16                                          ; 280                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.02) ; Number of LABs  (Total = 546) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 323                           ;
; 1 Clock                            ; 418                           ;
; 1 Clock enable                     ; 171                           ;
; 1 Sync. clear                      ; 15                            ;
; 1 Sync. load                       ; 56                            ;
; 2 Async. clears                    ; 40                            ;
; 2 Clock enables                    ; 49                            ;
; 2 Clocks                           ; 32                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.51) ; Number of LABs  (Total = 546) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 15                            ;
; 2                                            ; 23                            ;
; 3                                            ; 8                             ;
; 4                                            ; 14                            ;
; 5                                            ; 7                             ;
; 6                                            ; 9                             ;
; 7                                            ; 15                            ;
; 8                                            ; 11                            ;
; 9                                            ; 5                             ;
; 10                                           ; 12                            ;
; 11                                           ; 8                             ;
; 12                                           ; 9                             ;
; 13                                           ; 6                             ;
; 14                                           ; 14                            ;
; 15                                           ; 23                            ;
; 16                                           ; 29                            ;
; 17                                           ; 11                            ;
; 18                                           ; 21                            ;
; 19                                           ; 19                            ;
; 20                                           ; 21                            ;
; 21                                           ; 24                            ;
; 22                                           ; 24                            ;
; 23                                           ; 23                            ;
; 24                                           ; 31                            ;
; 25                                           ; 25                            ;
; 26                                           ; 32                            ;
; 27                                           ; 21                            ;
; 28                                           ; 14                            ;
; 29                                           ; 17                            ;
; 30                                           ; 15                            ;
; 31                                           ; 17                            ;
; 32                                           ; 22                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.96) ; Number of LABs  (Total = 546) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 52                            ;
; 2                                               ; 28                            ;
; 3                                               ; 20                            ;
; 4                                               ; 21                            ;
; 5                                               ; 26                            ;
; 6                                               ; 32                            ;
; 7                                               ; 44                            ;
; 8                                               ; 36                            ;
; 9                                               ; 43                            ;
; 10                                              ; 35                            ;
; 11                                              ; 24                            ;
; 12                                              ; 32                            ;
; 13                                              ; 37                            ;
; 14                                              ; 29                            ;
; 15                                              ; 19                            ;
; 16                                              ; 45                            ;
; 17                                              ; 6                             ;
; 18                                              ; 5                             ;
; 19                                              ; 0                             ;
; 20                                              ; 2                             ;
; 21                                              ; 3                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 2                             ;
; 25                                              ; 2                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.01) ; Number of LABs  (Total = 546) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 16                            ;
; 3                                            ; 26                            ;
; 4                                            ; 32                            ;
; 5                                            ; 18                            ;
; 6                                            ; 15                            ;
; 7                                            ; 15                            ;
; 8                                            ; 16                            ;
; 9                                            ; 15                            ;
; 10                                           ; 18                            ;
; 11                                           ; 14                            ;
; 12                                           ; 13                            ;
; 13                                           ; 13                            ;
; 14                                           ; 13                            ;
; 15                                           ; 14                            ;
; 16                                           ; 19                            ;
; 17                                           ; 12                            ;
; 18                                           ; 15                            ;
; 19                                           ; 15                            ;
; 20                                           ; 19                            ;
; 21                                           ; 23                            ;
; 22                                           ; 17                            ;
; 23                                           ; 13                            ;
; 24                                           ; 13                            ;
; 25                                           ; 14                            ;
; 26                                           ; 12                            ;
; 27                                           ; 16                            ;
; 28                                           ; 9                             ;
; 29                                           ; 12                            ;
; 30                                           ; 34                            ;
; 31                                           ; 20                            ;
; 32                                           ; 26                            ;
; 33                                           ; 10                            ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50        ; CLOCK_50             ; 0.359015          ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-----------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                               ;
+------------------------------------------------------------------+----------------------------------+
; Name                                                             ; Value                            ;
+------------------------------------------------------------------+----------------------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 13                               ;
; Mid Slack - Fit Attempt 1                                        ; -5801                            ;
; Internal Atom Count - Fit Attempt 1                              ; 9465                             ;
; LE/ALM Count - Fit Attempt 1                                     ; 6546                             ;
; LAB Count - Fit Attempt 1                                        ; 571                              ;
; Outputs per Lab - Fit Attempt 1                                  ; 7.450                            ;
; Inputs per LAB - Fit Attempt 1                                   ; 14.019                           ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.585                            ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:465;1:102;2:4                  ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:215;1:204;2:121;3:25;4:6       ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:108;1:135;2:198;3:115;4:13;5:2 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:571                            ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:103;1:104;2:291;3:73           ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:239;1:284;2:46;3:2             ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:226;1:274;2:68;3:3             ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:81;1:256;2:234                 ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:81;1:427;2:63                  ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:317;1:254                      ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:545;1:26                       ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:544;1:27                       ;
; LEs in Chains - Fit Attempt 1                                    ; 1009                             ;
; LEs in Long Chains - Fit Attempt 1                               ; 344                              ;
; LABs with Chains - Fit Attempt 1                                 ; 95                               ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 1                                ;
; Time - Fit Attempt 1                                             ; 18                               ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.593                            ;
+------------------------------------------------------------------+----------------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Wire Use - Fit Attempt 1      ; 6      ;
; Early Slack - Fit Attempt 1         ; -6067  ;
; Mid Wire Use - Fit Attempt 1        ; 12     ;
; Mid Slack - Fit Attempt 1           ; -3432  ;
; Mid Wire Use - Fit Attempt 1        ; 11     ;
; Mid Slack - Fit Attempt 1           ; -3042  ;
; Late Wire Use - Fit Attempt 1       ; 12     ;
; Late Slack - Fit Attempt 1          ; -3023  ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000  ;
; Time - Fit Attempt 1                ; 58     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 10.156 ;
+-------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; -373        ;
; Early Wire Use - Fit Attempt 1      ; 12          ;
; Peak Regional Wire - Fit Attempt 1  ; 38          ;
; Mid Slack - Fit Attempt 1           ; -1552       ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 12          ;
; Time - Fit Attempt 1                ; 21          ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 9.298       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Wed Jun 08 00:40:50 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DE2_NIOS_HOST_MOUSE_VGA -c DE2_NIOS_HOST_MOUSE_VGA
Info: Selected device EP2C35F672C6 for design "DE2_NIOS_HOST_MOUSE_VGA"
Info: Implemented PLL "SDRAM_PLL:PLL1|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for SDRAM_PLL:PLL1|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for SDRAM_PLL:PLL1|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for SDRAM_PLL:PLL1|altpll:altpll_component|_clk2 port
Info: Implemented PLL "Audio_PLL:PLL2|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 15, clock division of 22, and phase shift of 0 degrees (0 ps) for Audio_PLL:PLL2|altpll:altpll_component|_clk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node Audio_PLL:PLL2|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info: Automatically promoted node CLOCK_50 (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node I2C_AV_Config:u1|mI2C_CTRL_CLK
        Info: Destination node I2C_CCD_Config:u8|mI2C_CTRL_CLK
Info: Automatically promoted node SDRAM_PLL:PLL1|altpll:altpll_component|_clk0 (placed in counter C2 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info: Automatically promoted node SDRAM_PLL:PLL1|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node SDRAM_PLL:PLL1|altpll:altpll_component|_clk2 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node I2C_CCD_Config:u8|mI2C_CTRL_CLK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node I2C_CCD_Config:u8|C_I2C_Controller:u0|I2C_SCLK~205
        Info: Destination node I2C_CCD_Config:u8|mI2C_CTRL_CLK~79
Info: Automatically promoted node I2C_AV_Config:u1|mI2C_CTRL_CLK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node I2C_AV_Config:u1|I2C_Controller:u0|I2C_SCLK~280
        Info: Destination node I2C_AV_Config:u1|mI2C_CTRL_CLK~79
Info: Automatically promoted node altera_internal_jtag~CLKDRUSER 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7~2
Info: Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|WCRO7487_0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node altera_internal_jtag~UPDATEUSER 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502
Info: Automatically promoted node system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|oAUD_BCK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node AUD_BCLK
        Info: Destination node system_0:u0|Audio_0:the_Audio_0|AUDIO_DAC_FIFO:the_AUDIO_DAC_FIFO|oAUD_BCK~37
Info: Automatically promoted node system_0:u0|system_0_reset_clk_domain_synch_module:system_0_reset_clk_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node OTG_RST_N
        Info: Destination node ENET_RST_N
        Info: Destination node system_0:u0|cpu_0:the_cpu_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0
        Info: Destination node system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|jtag_break~244
        Info: Destination node start_triggle~38
        Info: Destination node stop_triggle~103
        Info: Destination node stop_triggle~105
        Info: Destination node system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetlatch~101
Info: Automatically promoted node system_0:u0|cpu_0:the_cpu_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node C_Reset_Delay:u2|oRST_0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Sdram_Control_4Port:u7|mWR~302
        Info: Destination node C_Reset_Delay:u2|oRST_0~101
        Info: Destination node Sdram_Control_4Port:u7|rRD1_ADDR[9]~386
        Info: Destination node Sdram_Control_4Port:u7|rRD1_ADDR[9]~389
        Info: Destination node Sdram_Control_4Port:u7|rWR2_ADDR[18]~391
        Info: Destination node Sdram_Control_4Port:u7|rWR2_ADDR[18]~392
        Info: Destination node Sdram_Control_4Port:u7|rRD2_ADDR[11]~391
        Info: Destination node Sdram_Control_4Port:u7|rRD2_ADDR[11]~392
        Info: Destination node Sdram_Control_4Port:u7|rWR1_ADDR[13]~386
        Info: Destination node Sdram_Control_4Port:u7|rWR1_ADDR[13]~389
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: Packed 18 registers into blocks of type EC
    Extra Info: Packed 49 registers into blocks of type I/O
    Extra Info: Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info: Created 23 register duplicates
Warning: PLL "SDRAM_PLL:PLL1|altpll:altpll_component|pll" output port clk[2] feeds output pin "VGA_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "Audio_PLL:PLL2|altpll:altpll_component|pll" output port clk[0] feeds output pin "AUD_XCK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter preparation operations ending: elapsed time is 00:00:17
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:18
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:58
Info: Estimated most critical path is register to register delay of 11.272 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X29_Y9; Fanout = 2; REG Node = 'system_0:u0|cpu_0:the_cpu_0|M_ctrl_shift_rot'
    Info: 2: + IC(0.203 ns) + CELL(0.420 ns) = 0.623 ns; Loc. = LAB_X29_Y9; Fanout = 48; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|M_wr_data_unfiltered[23]~394'
    Info: 3: + IC(0.481 ns) + CELL(0.275 ns) = 1.379 ns; Loc. = LAB_X30_Y9; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|M_wr_data_unfiltered[0]~437'
    Info: 4: + IC(0.290 ns) + CELL(0.271 ns) = 1.940 ns; Loc. = LAB_X30_Y9; Fanout = 10; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|M_wr_data_unfiltered[0]~438'
    Info: 5: + IC(0.766 ns) + CELL(0.271 ns) = 2.977 ns; Loc. = LAB_X30_Y8; Fanout = 15; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|M_mul_src2[0]~96'
    Info: 6: + IC(0.588 ns) + CELL(0.437 ns) = 4.002 ns; Loc. = LAB_X31_Y8; Fanout = 4; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|Add8~396'
    Info: 7: + IC(0.873 ns) + CELL(0.414 ns) = 5.289 ns; Loc. = LAB_X32_Y7; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~430'
    Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 5.360 ns; Loc. = LAB_X32_Y7; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~432'
    Info: 9: + IC(0.000 ns) + CELL(0.071 ns) = 5.431 ns; Loc. = LAB_X32_Y7; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~434'
    Info: 10: + IC(0.000 ns) + CELL(0.071 ns) = 5.502 ns; Loc. = LAB_X32_Y7; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~436'
    Info: 11: + IC(0.000 ns) + CELL(0.071 ns) = 5.573 ns; Loc. = LAB_X32_Y7; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~438'
    Info: 12: + IC(0.000 ns) + CELL(0.071 ns) = 5.644 ns; Loc. = LAB_X32_Y7; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~440'
    Info: 13: + IC(0.000 ns) + CELL(0.071 ns) = 5.715 ns; Loc. = LAB_X32_Y7; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~442'
    Info: 14: + IC(0.000 ns) + CELL(0.071 ns) = 5.786 ns; Loc. = LAB_X32_Y7; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~444'
    Info: 15: + IC(0.090 ns) + CELL(0.071 ns) = 5.947 ns; Loc. = LAB_X32_Y6; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~446'
    Info: 16: + IC(0.000 ns) + CELL(0.071 ns) = 6.018 ns; Loc. = LAB_X32_Y6; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~448'
    Info: 17: + IC(0.000 ns) + CELL(0.071 ns) = 6.089 ns; Loc. = LAB_X32_Y6; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~450'
    Info: 18: + IC(0.000 ns) + CELL(0.071 ns) = 6.160 ns; Loc. = LAB_X32_Y6; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~452'
    Info: 19: + IC(0.000 ns) + CELL(0.071 ns) = 6.231 ns; Loc. = LAB_X32_Y6; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~454'
    Info: 20: + IC(0.000 ns) + CELL(0.071 ns) = 6.302 ns; Loc. = LAB_X32_Y6; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~456'
    Info: 21: + IC(0.000 ns) + CELL(0.071 ns) = 6.373 ns; Loc. = LAB_X32_Y6; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~458'
    Info: 22: + IC(0.000 ns) + CELL(0.071 ns) = 6.444 ns; Loc. = LAB_X32_Y6; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~460'
    Info: 23: + IC(0.000 ns) + CELL(0.071 ns) = 6.515 ns; Loc. = LAB_X32_Y6; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~462'
    Info: 24: + IC(0.000 ns) + CELL(0.071 ns) = 6.586 ns; Loc. = LAB_X32_Y6; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~464'
    Info: 25: + IC(0.000 ns) + CELL(0.071 ns) = 6.657 ns; Loc. = LAB_X32_Y6; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~466'
    Info: 26: + IC(0.000 ns) + CELL(0.071 ns) = 6.728 ns; Loc. = LAB_X32_Y6; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~468'
    Info: 27: + IC(0.000 ns) + CELL(0.071 ns) = 6.799 ns; Loc. = LAB_X32_Y6; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~470'
    Info: 28: + IC(0.000 ns) + CELL(0.071 ns) = 6.870 ns; Loc. = LAB_X32_Y6; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~472'
    Info: 29: + IC(0.000 ns) + CELL(0.071 ns) = 6.941 ns; Loc. = LAB_X32_Y6; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~474'
    Info: 30: + IC(0.000 ns) + CELL(0.071 ns) = 7.012 ns; Loc. = LAB_X32_Y6; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~476'
    Info: 31: + IC(0.090 ns) + CELL(0.071 ns) = 7.173 ns; Loc. = LAB_X32_Y5; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~478'
    Info: 32: + IC(0.000 ns) + CELL(0.071 ns) = 7.244 ns; Loc. = LAB_X32_Y5; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~480'
    Info: 33: + IC(0.000 ns) + CELL(0.071 ns) = 7.315 ns; Loc. = LAB_X32_Y5; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~482'
    Info: 34: + IC(0.000 ns) + CELL(0.071 ns) = 7.386 ns; Loc. = LAB_X32_Y5; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~484'
    Info: 35: + IC(0.000 ns) + CELL(0.071 ns) = 7.457 ns; Loc. = LAB_X32_Y5; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~486'
    Info: 36: + IC(0.000 ns) + CELL(0.071 ns) = 7.528 ns; Loc. = LAB_X32_Y5; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~488'
    Info: 37: + IC(0.000 ns) + CELL(0.071 ns) = 7.599 ns; Loc. = LAB_X32_Y5; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~490'
    Info: 38: + IC(0.000 ns) + CELL(0.071 ns) = 7.670 ns; Loc. = LAB_X32_Y5; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~492'
    Info: 39: + IC(0.000 ns) + CELL(0.410 ns) = 8.080 ns; Loc. = LAB_X32_Y5; Fanout = 1; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|Add0~493'
    Info: 40: + IC(0.609 ns) + CELL(0.437 ns) = 9.126 ns; Loc. = LAB_X30_Y5; Fanout = 5; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|E_br_actually_taken~187'
    Info: 41: + IC(0.604 ns) + CELL(0.437 ns) = 10.167 ns; Loc. = LAB_X29_Y6; Fanout = 2; COMB Node = 'system_0:u0|cpu_0:the_cpu_0|E_alu_result[0]~19251'
    Info: 42: + IC(1.021 ns) + CELL(0.084 ns) = 11.272 ns; Loc. = LAB_X30_Y9; Fanout = 3; REG Node = 'system_0:u0|cpu_0:the_cpu_0|M_alu_result[0]'
    Info: Total cell delay = 5.657 ns ( 50.19 % )
    Info: Total interconnect delay = 5.615 ns ( 49.81 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 10% of the available device resources
    Info: Peak interconnect usage is 38% of the available device resources in the region that extends from location X22_Y0 to location X32_Y11
Info: Fitter routing operations ending: elapsed time is 00:00:21
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Warning: Found 377 output pins without output pin load capacitance assignment
    Info: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IRDA_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_FSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_LSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DACK0_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DACK1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 83 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin LCD_DATA[0] has a permanently disabled output enable
    Info: Pin LCD_DATA[1] has a permanently disabled output enable
    Info: Pin LCD_DATA[2] has a permanently disabled output enable
    Info: Pin LCD_DATA[3] has a permanently disabled output enable
    Info: Pin LCD_DATA[4] has a permanently disabled output enable
    Info: Pin LCD_DATA[5] has a permanently disabled output enable
    Info: Pin LCD_DATA[6] has a permanently disabled output enable
    Info: Pin LCD_DATA[7] has a permanently disabled output enable
    Info: Pin SD_DAT3 has a permanently enabled output enable
    Info: Pin AUD_ADCLRCK has a permanently enabled output enable
    Info: Pin AUD_DACLRCK has a permanently enabled output enable
    Info: Pin AUD_BCLK has a permanently enabled output enable
    Info: Pin GPIO_0[0] has a permanently disabled output enable
    Info: Pin GPIO_0[1] has a permanently disabled output enable
    Info: Pin GPIO_0[2] has a permanently disabled output enable
    Info: Pin GPIO_0[3] has a permanently disabled output enable
    Info: Pin GPIO_0[4] has a permanently disabled output enable
    Info: Pin GPIO_0[5] has a permanently disabled output enable
    Info: Pin GPIO_0[6] has a permanently disabled output enable
    Info: Pin GPIO_0[7] has a permanently disabled output enable
    Info: Pin GPIO_0[8] has a permanently disabled output enable
    Info: Pin GPIO_0[9] has a permanently disabled output enable
    Info: Pin GPIO_0[10] has a permanently disabled output enable
    Info: Pin GPIO_0[11] has a permanently disabled output enable
    Info: Pin GPIO_0[12] has a permanently disabled output enable
    Info: Pin GPIO_0[13] has a permanently disabled output enable
    Info: Pin GPIO_0[14] has a permanently disabled output enable
    Info: Pin GPIO_0[15] has a permanently disabled output enable
    Info: Pin GPIO_0[16] has a permanently disabled output enable
    Info: Pin GPIO_0[17] has a permanently disabled output enable
    Info: Pin GPIO_0[18] has a permanently disabled output enable
    Info: Pin GPIO_0[19] has a permanently disabled output enable
    Info: Pin GPIO_0[20] has a permanently disabled output enable
    Info: Pin GPIO_0[21] has a permanently disabled output enable
    Info: Pin GPIO_0[22] has a permanently disabled output enable
    Info: Pin GPIO_0[23] has a permanently disabled output enable
    Info: Pin GPIO_0[24] has a permanently disabled output enable
    Info: Pin GPIO_0[25] has a permanently disabled output enable
    Info: Pin GPIO_0[26] has a permanently disabled output enable
    Info: Pin GPIO_0[27] has a permanently disabled output enable
    Info: Pin GPIO_0[28] has a permanently disabled output enable
    Info: Pin GPIO_0[29] has a permanently disabled output enable
    Info: Pin GPIO_0[30] has a permanently disabled output enable
    Info: Pin GPIO_0[31] has a permanently disabled output enable
    Info: Pin GPIO_0[32] has a permanently disabled output enable
    Info: Pin GPIO_0[33] has a permanently disabled output enable
    Info: Pin GPIO_0[34] has a permanently disabled output enable
    Info: Pin GPIO_0[35] has a permanently disabled output enable
    Info: Pin GPIO_1[0] has a permanently disabled output enable
    Info: Pin GPIO_1[1] has a permanently disabled output enable
    Info: Pin GPIO_1[2] has a permanently disabled output enable
    Info: Pin GPIO_1[3] has a permanently disabled output enable
    Info: Pin GPIO_1[4] has a permanently disabled output enable
    Info: Pin GPIO_1[5] has a permanently disabled output enable
    Info: Pin GPIO_1[6] has a permanently disabled output enable
    Info: Pin GPIO_1[7] has a permanently disabled output enable
    Info: Pin GPIO_1[8] has a permanently disabled output enable
    Info: Pin GPIO_1[9] has a permanently disabled output enable
    Info: Pin GPIO_1[10] has a permanently disabled output enable
    Info: Pin GPIO_1[11] has a permanently disabled output enable
    Info: Pin GPIO_1[12] has a permanently disabled output enable
    Info: Pin GPIO_1[13] has a permanently disabled output enable
    Info: Pin GPIO_1[14] has a permanently disabled output enable
    Info: Pin GPIO_1[15] has a permanently disabled output enable
    Info: Pin GPIO_1[16] has a permanently enabled output enable
    Info: Pin GPIO_1[17] has a permanently enabled output enable
    Info: Pin GPIO_1[18] has a permanently disabled output enable
    Info: Pin GPIO_1[19] has a permanently enabled output enable
    Info: Pin GPIO_1[20] has a permanently disabled output enable
    Info: Pin GPIO_1[21] has a permanently disabled output enable
    Info: Pin GPIO_1[22] has a permanently disabled output enable
    Info: Pin GPIO_1[24] has a permanently enabled output enable
    Info: Pin GPIO_1[25] has a permanently disabled output enable
    Info: Pin GPIO_1[26] has a permanently disabled output enable
    Info: Pin GPIO_1[27] has a permanently disabled output enable
    Info: Pin GPIO_1[28] has a permanently disabled output enable
    Info: Pin GPIO_1[29] has a permanently disabled output enable
    Info: Pin GPIO_1[30] has a permanently disabled output enable
    Info: Pin GPIO_1[31] has a permanently disabled output enable
    Info: Pin GPIO_1[32] has a permanently disabled output enable
    Info: Pin GPIO_1[33] has a permanently disabled output enable
    Info: Pin GPIO_1[34] has a permanently disabled output enable
    Info: Pin GPIO_1[35] has a permanently disabled output enable
Warning: Following 110 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin LEDR[0] has GND driving its datain port
    Info: Pin LEDR[1] has VCC driving its datain port
    Info: Pin LEDR[2] has GND driving its datain port
    Info: Pin LEDR[3] has GND driving its datain port
    Info: Pin LEDR[4] has GND driving its datain port
    Info: Pin LEDR[5] has GND driving its datain port
    Info: Pin LEDR[6] has GND driving its datain port
    Info: Pin LEDR[7] has GND driving its datain port
    Info: Pin LEDR[8] has GND driving its datain port
    Info: Pin LEDR[9] has GND driving its datain port
    Info: Pin LEDR[10] has GND driving its datain port
    Info: Pin LEDR[11] has GND driving its datain port
    Info: Pin LEDR[12] has GND driving its datain port
    Info: Pin LEDR[13] has GND driving its datain port
    Info: Pin LEDR[14] has GND driving its datain port
    Info: Pin LEDR[15] has GND driving its datain port
    Info: Pin LEDR[16] has GND driving its datain port
    Info: Pin LEDR[17] has GND driving its datain port
    Info: Pin IRDA_TXD has GND driving its datain port
    Info: Pin DRAM_CKE has VCC driving its datain port
    Info: Pin FL_RST_N has VCC driving its datain port
    Info: Pin OTG_FSPEED has VCC driving its datain port
    Info: Pin OTG_LSPEED has VCC driving its datain port
    Info: Pin OTG_DACK0_N has GND driving its datain port
    Info: Pin OTG_DACK1_N has GND driving its datain port
    Info: Pin LCD_ON has VCC driving its datain port
    Info: Pin LCD_BLON has VCC driving its datain port
    Info: Pin LCD_RW has GND driving its datain port
    Info: Pin LCD_EN has GND driving its datain port
    Info: Pin LCD_RS has GND driving its datain port
    Info: Pin TDO has GND driving its datain port
    Info: Pin VGA_SYNC has GND driving its datain port
    Info: Pin TD_RESET has VCC driving its datain port
    Info: Pin LCD_DATA[0] has VCC driving its datain port
    Info: Pin LCD_DATA[1] has VCC driving its datain port
    Info: Pin LCD_DATA[2] has VCC driving its datain port
    Info: Pin LCD_DATA[3] has VCC driving its datain port
    Info: Pin LCD_DATA[4] has VCC driving its datain port
    Info: Pin LCD_DATA[5] has VCC driving its datain port
    Info: Pin LCD_DATA[6] has VCC driving its datain port
    Info: Pin LCD_DATA[7] has VCC driving its datain port
    Info: Pin SD_DAT3 has VCC driving its datain port
    Info: Pin GPIO_0[0] has VCC driving its datain port
    Info: Pin GPIO_0[1] has VCC driving its datain port
    Info: Pin GPIO_0[2] has VCC driving its datain port
    Info: Pin GPIO_0[3] has VCC driving its datain port
    Info: Pin GPIO_0[4] has VCC driving its datain port
    Info: Pin GPIO_0[5] has VCC driving its datain port
    Info: Pin GPIO_0[6] has VCC driving its datain port
    Info: Pin GPIO_0[7] has VCC driving its datain port
    Info: Pin GPIO_0[8] has VCC driving its datain port
    Info: Pin GPIO_0[9] has VCC driving its datain port
    Info: Pin GPIO_0[10] has VCC driving its datain port
    Info: Pin GPIO_0[11] has VCC driving its datain port
    Info: Pin GPIO_0[12] has VCC driving its datain port
    Info: Pin GPIO_0[13] has VCC driving its datain port
    Info: Pin GPIO_0[14] has VCC driving its datain port
    Info: Pin GPIO_0[15] has VCC driving its datain port
    Info: Pin GPIO_0[16] has VCC driving its datain port
    Info: Pin GPIO_0[17] has VCC driving its datain port
    Info: Pin GPIO_0[18] has VCC driving its datain port
    Info: Pin GPIO_0[19] has VCC driving its datain port
    Info: Pin GPIO_0[20] has VCC driving its datain port
    Info: Pin GPIO_0[21] has VCC driving its datain port
    Info: Pin GPIO_0[22] has VCC driving its datain port
    Info: Pin GPIO_0[23] has VCC driving its datain port
    Info: Pin GPIO_0[24] has VCC driving its datain port
    Info: Pin GPIO_0[25] has VCC driving its datain port
    Info: Pin GPIO_0[26] has VCC driving its datain port
    Info: Pin GPIO_0[27] has VCC driving its datain port
    Info: Pin GPIO_0[28] has VCC driving its datain port
    Info: Pin GPIO_0[29] has VCC driving its datain port
    Info: Pin GPIO_0[30] has VCC driving its datain port
    Info: Pin GPIO_0[31] has VCC driving its datain port
    Info: Pin GPIO_0[32] has VCC driving its datain port
    Info: Pin GPIO_0[33] has VCC driving its datain port
    Info: Pin GPIO_0[34] has VCC driving its datain port
    Info: Pin GPIO_0[35] has VCC driving its datain port
    Info: Pin GPIO_1[0] has VCC driving its datain port
    Info: Pin GPIO_1[1] has VCC driving its datain port
    Info: Pin GPIO_1[2] has VCC driving its datain port
    Info: Pin GPIO_1[3] has VCC driving its datain port
    Info: Pin GPIO_1[4] has VCC driving its datain port
    Info: Pin GPIO_1[5] has VCC driving its datain port
    Info: Pin GPIO_1[6] has VCC driving its datain port
    Info: Pin GPIO_1[7] has VCC driving its datain port
    Info: Pin GPIO_1[8] has VCC driving its datain port
    Info: Pin GPIO_1[9] has VCC driving its datain port
    Info: Pin GPIO_1[10] has VCC driving its datain port
    Info: Pin GPIO_1[11] has VCC driving its datain port
    Info: Pin GPIO_1[12] has VCC driving its datain port
    Info: Pin GPIO_1[13] has VCC driving its datain port
    Info: Pin GPIO_1[14] has VCC driving its datain port
    Info: Pin GPIO_1[15] has VCC driving its datain port
    Info: Pin GPIO_1[18] has VCC driving its datain port
    Info: Pin GPIO_1[19] has VCC driving its datain port
    Info: Pin GPIO_1[20] has VCC driving its datain port
    Info: Pin GPIO_1[21] has VCC driving its datain port
    Info: Pin GPIO_1[22] has VCC driving its datain port
    Info: Pin GPIO_1[25] has VCC driving its datain port
    Info: Pin GPIO_1[26] has VCC driving its datain port
    Info: Pin GPIO_1[27] has VCC driving its datain port
    Info: Pin GPIO_1[28] has VCC driving its datain port
    Info: Pin GPIO_1[29] has VCC driving its datain port
    Info: Pin GPIO_1[30] has VCC driving its datain port
    Info: Pin GPIO_1[31] has VCC driving its datain port
    Info: Pin GPIO_1[32] has VCC driving its datain port
    Info: Pin GPIO_1[33] has VCC driving its datain port
    Info: Pin GPIO_1[34] has VCC driving its datain port
    Info: Pin GPIO_1[35] has VCC driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: Sdram_Control_4Port:u7|command:command1|OE
        Info: Type bi-directional pin DRAM_DQ[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[7] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: system_0:u0|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|OTG_WR_N
        Info: Type bi-directional pin OTG_DATA[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin OTG_DATA[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin OTG_DATA[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin OTG_DATA[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin OTG_DATA[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin OTG_DATA[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin OTG_DATA[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin OTG_DATA[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin OTG_DATA[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin OTG_DATA[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin OTG_DATA[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin OTG_DATA[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin OTG_DATA[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin OTG_DATA[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin OTG_DATA[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin OTG_DATA[8] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: system_0:u0|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|ENET_WR_N
        Info: Type bi-directional pin ENET_DATA[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[11] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: system_0:u0|ssram_avalon_slave_0_arbitrator:the_ssram_avalon_slave_0|ssram_avalon_slave_0_write_n~28
        Info: Type bi-directional pin SRAM_DQ[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[15] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|in_a_write_cycle
        Info: Type bi-directional pin FL_DQ[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FL_DQ[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FL_DQ[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FL_DQ[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FL_DQ[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FL_DQ[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FL_DQ[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FL_DQ[0] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: system_0:u0|SD_CMD:the_SD_CMD|data_dir
        Info: Type bi-directional pin SD_CMD uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: I2C_CCD_Config:u8|C_I2C_Controller:u0|SDO
        Info: Type bi-directional pin GPIO_1[23] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: system_0:u0|SD_DAT:the_SD_DAT|data_dir
        Info: Type bi-directional pin SD_DAT uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: I2C_AV_Config:u1|I2C_Controller:u0|SDO
        Info: Type bi-directional pin I2C_SDAT uses the 3.3-V LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 334 megabytes
    Info: Processing ended: Wed Jun 08 00:43:05 2011
    Info: Elapsed time: 00:02:15
    Info: Total CPU time (on all processors): 00:02:14


