# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 17
attribute \cells_not_processed 1
attribute \src "dut.sv:1.1-19.10"
module \top
  attribute \src "dut.sv:11.20-11.29"
  wire width 8 $0\ch[7:0]
  attribute \src "dut.sv:8.21-8.33"
  wire width 2 $0\int2[1:0]
  attribute \src "dut.sv:9.20-9.29"
  wire width 4 $0\int4[3:0]
  attribute \src "dut.sv:10.20-10.31"
  wire width 8 $0\int8[7:0]
  attribute \src "dut.sv:14.12-14.33"
  wire $assert$dut.sv:14$2_EN
  attribute \src "dut.sv:15.12-15.35"
  wire $assert$dut.sv:15$5_EN
  attribute \src "dut.sv:16.12-16.39"
  wire $assert$dut.sv:16$8_EN
  attribute \src "dut.sv:17.12-17.39"
  wire $assert$dut.sv:17$11_EN
  attribute \src "dut.sv:14.19-14.32"
  wire $eq$dut.sv:14$3_Y
  attribute \src "dut.sv:15.19-15.34"
  wire $eq$dut.sv:15$6_Y
  attribute \src "dut.sv:16.19-16.38"
  wire $eq$dut.sv:16$9_Y
  attribute \src "dut.sv:17.19-17.38"
  wire $eq$dut.sv:17$12_Y
  attribute \keep 1
  attribute \src "dut.sv:11.20-11.22"
  attribute \wiretype "\\char_t"
  wire width 8 signed \ch
  attribute \keep 1
  attribute \src "dut.sv:8.21-8.25"
  attribute \wiretype "\\uint2_t"
  wire width 2 \int2
  attribute \keep 1
  attribute \src "dut.sv:9.20-9.24"
  attribute \wiretype "\\int4_t"
  wire width 4 signed \int4
  attribute \keep 1
  attribute \src "dut.sv:10.20-10.24"
  attribute \wiretype "\\int8_t"
  wire width 8 signed \int8
  attribute \src "dut.sv:14.12-14.33"
  cell $check $assert$dut.sv:14$2
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $eq$dut.sv:14$3_Y
    connect \ARGS { }
    connect \EN $assert$dut.sv:14$2_EN
    connect \TRG { }
  end
  attribute \src "dut.sv:15.12-15.35"
  cell $check $assert$dut.sv:15$5
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $eq$dut.sv:15$6_Y
    connect \ARGS { }
    connect \EN $assert$dut.sv:15$5_EN
    connect \TRG { }
  end
  attribute \src "dut.sv:16.12-16.39"
  cell $check $assert$dut.sv:16$8
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $eq$dut.sv:16$9_Y
    connect \ARGS { }
    connect \EN $assert$dut.sv:16$8_EN
    connect \TRG { }
  end
  attribute \src "dut.sv:17.12-17.39"
  cell $check $assert$dut.sv:17$11
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $eq$dut.sv:17$12_Y
    connect \ARGS { }
    connect \EN $assert$dut.sv:17$11_EN
    connect \TRG { }
  end
  attribute \src "dut.sv:14.19-14.32"
  cell $eq $eq$dut.sv:14$3
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \int2
    connect \B 2'10
    connect \Y $eq$dut.sv:14$3_Y
  end
  attribute \src "dut.sv:15.19-15.34"
  cell $eq $eq$dut.sv:15$6
    parameter \A_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_SIGNED 0
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 1
    connect \A \int4
    connect \B 4'1111
    connect \Y $eq$dut.sv:15$6_Y
  end
  attribute \src "dut.sv:16.19-16.38"
  cell $eq $eq$dut.sv:16$9
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 1
    connect \A \int8
    connect \B 8'11111111
    connect \Y $eq$dut.sv:16$9_Y
  end
  attribute \src "dut.sv:17.19-17.38"
  cell $eq $eq$dut.sv:17$12
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 1
    connect \A \ch
    connect \B 8'11111111
    connect \Y $eq$dut.sv:17$12_Y
  end
  attribute \src "dut.sv:10.20-10.31"
  process $proc$dut.sv:10$15
    assign { } { }
    assign $0\int8[7:0] { \int4 [3] \int4 [3] \int4 [3] \int4 [3] \int4 }
    sync always
      update \int8 $0\int8[7:0]
  end
  attribute \src "dut.sv:11.20-11.29"
  process $proc$dut.sv:11$16
    assign { } { }
    assign $0\ch[7:0] \int8
    sync always
      update \ch $0\ch[7:0]
  end
  attribute \src "dut.sv:14.2-14.34"
  process $proc$dut.sv:14$1
    assign $assert$dut.sv:14$2_EN 1'0
    assign $assert$dut.sv:14$2_EN 1'1
    sync always
  end
  attribute \src "dut.sv:15.2-15.36"
  process $proc$dut.sv:15$4
    assign $assert$dut.sv:15$5_EN 1'0
    assign $assert$dut.sv:15$5_EN 1'1
    sync always
  end
  attribute \src "dut.sv:16.2-16.40"
  process $proc$dut.sv:16$7
    assign $assert$dut.sv:16$8_EN 1'0
    assign $assert$dut.sv:16$8_EN 1'1
    sync always
  end
  attribute \src "dut.sv:17.2-17.40"
  process $proc$dut.sv:17$10
    assign $assert$dut.sv:17$11_EN 1'0
    assign $assert$dut.sv:17$11_EN 1'1
    sync always
  end
  attribute \src "dut.sv:8.21-8.33"
  process $proc$dut.sv:8$13
    assign { } { }
    assign $0\int2[1:0] 2'10
    sync always
      update \int2 $0\int2[1:0]
  end
  attribute \src "dut.sv:9.20-9.29"
  process $proc$dut.sv:9$14
    assign { } { }
    assign $0\int4[3:0] 4'1111
    sync always
      update \int4 $0\int4[3:0]
  end
end
