---
title: 数字电路延时
author: Sunglow
top: false
cover: false
toc: false
mathjax: false
summary: 'null'
categories:
  - 集成电路
  - 时序
tags:
  - verilog
date: 2018-02-21 21:25:13
keywords:
---





> 作为一名数字电路设计工程师，为了避免设计一些垃圾出来。应该深入理解为什么一个电路具有延时以及如何修改这个电路以改善延时。设计者还必须有一些简单的模型能用手工快速估算性能并能理解为什么某些电路比另一些好。EDA工具能够精确快速的估算复杂的延时模型，所以逻辑努力方法不应当用来代替这样的工具。它的价值在于能进行快速粗略的手工计算并能展现电路设计的深层含义。

# 名词定义
## 术语表

[(7条消息) 数字电路延时_yuzhong_沐阳的博客-CSDN博客_elmore延时](https://blog.csdn.net/zhong_ethan/article/details/104952317)

|          |                          |                                                              |
| -------- | ------------------------ | ------------------------------------------------------------ |
| 驱动器   | driver                   | 对一个节点充电或者放电的门                                   |
| 负载     | load                     | 被驱动的门和导线                                             |
| 传播延时 | propagation delay time   | t~pd~表示输入越过50%至输出越过50%之间的最长时间，也称为最大延时。 |
| 污染延时 | contamination delay time | $t_{cd}$  表示输入越过50%至输出越过50%之间的最短时间，也称为最小延时。 |
| 上升时间 | rise time                | $t_{r}$ 表示一个波形从稳定值的20%上升至80%（由lib指定）所需要的时间。 |
| 下降时间 | fall time                | $t_{f}$表示一个波形从稳定值得20%下降至80%所需要的时间        |

## 逻辑努力 Logical Effort  
 系数gg称为**逻辑努力（logical effort)**   可以有下面几种表达方式： 

- 他表示对于给定负载，复合门必须比反相器更努力工作（电流）才能得到类似响应。
- 当逻辑门的每个输入的输入电容跟一个反相器相同，在产生输出电流方面比这个反相器差多少。
- 当逻辑门的输出电流与一个标准反相器相同时，它的输入电容是反相器的多少倍。


## 电气努力
定义为被驱动的外部负载电容与驱动门的输入电容之比。用b表示，也可以用h表示。

$b=\frac{C_{out}}{C_{in}}$ 


## RC延时模型
信号经过一个逻辑门发生延时的根本原因是`对电容充放电需要时间`。下图是一个MOS管的结构图。栅极与衬底之间的电容称为`栅电容`，源极或漏极与衬底之间的电容称为`扩散电容`。逻辑门翻转时，MOS管主要工作在线性区，源漏之间的电流与源漏之间电压成正比，此时可用一个线性电阻R表征。NMOS的载流子是电子，PMOS的载流子是空穴。`电子的迁移率大约为空穴的两倍`。因此，为了使PMOS具有和NMOS相同的电阻R，`PMOS管的沟道宽度必须是NMOS管的两倍`。栅电容，扩散电容也因此是NMOS管的两倍。也可以这么说，如果PMOS与NMOS沟道宽度一致，那么PMOS的沟道电阻是NMOS沟道电阻的2倍。



## Elmore延时
Elmore延时模型把从信号源发生翻转到其中一个叶子节点发生变化之间的延时估计为将在每个节点i ii上的电容$C_{i}$ 
乘以从信号源至该节点i ii及叶子节点公共路劲的等效电阻$R_{is}$  的积全部相加所得到的的和。用公式表示为：

$t_{pd} = \Sigma_{i}R_{is}C_{i}t$



### 线性延时模型



// todo 



## **寄生延时**
寄生延时是门驱动零负载时的延时。







