---
title: "1010 검출 FSM"
date: "2025-06-10"
thumbnail: "../../../assets/img/Basys3_image.jpg"
---

# Verilog FPGA On BASYS3 with Vivado
---

**FSM 모델을 이용하여 1010 연속 비트가 나올 때 1을 출력하는 모듈을 만듭니다.**

```verilog
`timescale 1ns / 1ps

module seq_1010_mealy (
    input clk,
    input reset,
    input din_bit,
    output reg dout_bit
);

   // 상태 정의
    parameter A = 2'b00;
    parameter B = 2'b01;
    parameter C = 2'b10;
    parameter D = 2'b11;

    reg [1:0]  current_state, next_state;

    // 상태 전이 논리
    always @(*) begin
        case (current_state)
            A: next_state = (din_bit == 1'b1) ? B : A;
            B: next_state = (din_bit == 1'b0) ? C : B;
            C: next_state = (din_bit == 1'b1) ? D : A;
            D: next_state = (din_bit == 1'b0) ? A : B;
            default: next_state = A;
        endcase
    end

    // 출력 논리 (Mealy: 상태 + 입력)
    always @(*) begin
        case (current_state)
            D: dout_bit = (din_bit == 1'b0) ? 1'b1 : 1'b0;  // 1010 완성 시 출력 1
            default: dout_bit = 1'b0;
        endcase
    end

    // 상태 업데이트
    always @(posedge clk or posedge reset) begin
        if (reset)
            current_state <= A;
        else
            current_state <= next_state;
    end

endmodule
```
