module Reg(
	
	input [16:0] 
)