--- verilog_synth
+++ uhdm_synth
@@ -1,241 +1,32 @@
 /* Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC) */
-(* top =  1  *)
 (* src = "dut.sv:1.1-17.10" *)
+(* top =  1  *)
 module mem2reg_test1(in_addr, in_data, out_addr, out_data);
-(* src = "dut.sv:3.13-3.20" *)
+(* src = "dut.sv:1.22-1.29" *)
 input [1:0] in_addr;
 wire [1:0] in_addr;
-(* src = "dut.sv:4.13-4.20" *)
+(* src = "dut.sv:1.31-1.38" *)
 input [3:0] in_data;
 wire [3:0] in_data;
-(* src = "dut.sv:3.22-3.30" *)
+(* src = "dut.sv:1.40-1.48" *)
 input [1:0] out_addr;
 wire [1:0] out_addr;
-(* src = "dut.sv:5.18-5.26" *)
+(* src = "dut.sv:1.50-1.58" *)
 output [3:0] out_data;
 wire [3:0] out_data;
-wire _00_;
-wire _01_;
-wire _02_;
-wire _03_;
-wire _04_;
-wire _05_;
-wire _06_;
-wire _07_;
-wire _08_;
-wire _09_;
-wire _10_;
-wire _11_;
-wire _12_;
-wire _13_;
-wire _14_;
-wire _15_;
-wire _16_;
-wire _17_;
-wire _18_;
-wire _19_;
-wire _20_;
-wire _21_;
-wire _22_;
-wire _23_;
-wire _24_;
-wire _25_;
-wire _26_;
-wire _27_;
-wire _28_;
-wire _29_;
-wire _30_;
-wire _31_;
-wire _32_;
-wire _33_;
-\$_OR_  _34_ (
-.A(in_addr[0]),
-.B(in_addr[1]),
-.Y(_00_)
-);
-\$_ANDNOT_  _35_ (
-.A(in_data[0]),
-.B(_00_),
-.Y(_01_)
-);
-\$_ANDNOT_  _36_ (
-.A(out_addr[1]),
-.B(out_addr[0]),
-.Y(_02_)
-);
-\$_ANDNOT_  _37_ (
-.A(out_addr[0]),
-.B(out_addr[1]),
-.Y(_03_)
-);
-\$_NOR_  _38_ (
-.A(_03_),
-.B(_02_),
-.Y(_04_)
-);
-\$_NOT_  _39_ (
-.A(in_data[0]),
-.Y(_05_)
-);
-\$_ORNOT_  _40_ (
-.A(in_addr[0]),
-.B(in_addr[1]),
-.Y(_06_)
-);
-\$_OR_  _41_ (
-.A(_06_),
-.B(_05_),
-.Y(_07_)
-);
-\$_ANDNOT_  _42_ (
-.A(_02_),
-.B(_07_),
-.Y(_08_)
-);
-\$_ORNOT_  _43_ (
-.A(in_addr[1]),
-.B(in_addr[0]),
-.Y(_09_)
-);
-\$_ANDNOT_  _44_ (
-.A(_05_),
-.B(_09_),
-.Y(_10_)
-);
-\$_ANDNOT_  _45_ (
-.A(_03_),
-.B(_10_),
-.Y(_11_)
-);
-\$_OR_  _46_ (
-.A(_11_),
-.B(_08_),
-.Y(_12_)
-);
-\$_MUX_  _47_ (
-.A(_12_),
-.B(_01_),
-.S(_04_),
-.Y(out_data[0])
-);
-\$_ANDNOT_  _48_ (
-.A(in_data[1]),
-.B(_00_),
-.Y(_13_)
-);
-\$_NOT_  _49_ (
-.A(in_data[1]),
-.Y(_14_)
-);
-\$_ANDNOT_  _50_ (
-.A(_14_),
-.B(_06_),
-.Y(_15_)
-);
-\$_ANDNOT_  _51_ (
-.A(_02_),
-.B(_15_),
-.Y(_16_)
-);
-\$_ANDNOT_  _52_ (
-.A(_14_),
-.B(_09_),
-.Y(_17_)
-);
-\$_ANDNOT_  _53_ (
-.A(_03_),
-.B(_17_),
-.Y(_18_)
-);
-\$_OR_  _54_ (
-.A(_18_),
-.B(_16_),
-.Y(_19_)
-);
-\$_MUX_  _55_ (
-.A(_19_),
-.B(_13_),
-.S(_04_),
-.Y(out_data[1])
-);
-\$_ANDNOT_  _56_ (
-.A(in_data[2]),
-.B(_00_),
-.Y(_20_)
-);
-\$_NOT_  _57_ (
-.A(in_data[2]),
-.Y(_21_)
-);
-\$_OR_  _58_ (
-.A(_06_),
-.B(_21_),
-.Y(_22_)
-);
-\$_ANDNOT_  _59_ (
-.A(_02_),
-.B(_22_),
-.Y(_23_)
-);
-\$_ANDNOT_  _60_ (
-.A(_21_),
-.B(_09_),
-.Y(_24_)
-);
-\$_ANDNOT_  _61_ (
-.A(_03_),
-.B(_24_),
-.Y(_25_)
-);
-\$_OR_  _62_ (
-.A(_25_),
-.B(_23_),
-.Y(_26_)
-);
-\$_MUX_  _63_ (
-.A(_26_),
-.B(_20_),
-.S(_04_),
-.Y(out_data[2])
-);
-\$_ANDNOT_  _64_ (
-.A(in_data[3]),
-.B(_00_),
-.Y(_27_)
-);
-\$_NOT_  _65_ (
-.A(in_data[3]),
-.Y(_28_)
-);
-\$_ANDNOT_  _66_ (
-.A(_28_),
-.B(_06_),
-.Y(_29_)
-);
-\$_ANDNOT_  _67_ (
-.A(_02_),
-.B(_29_),
-.Y(_30_)
-);
-\$_OR_  _68_ (
-.A(_09_),
-.B(_28_),
-.Y(_31_)
-);
-\$_ANDNOT_  _69_ (
-.A(_03_),
-.B(_31_),
-.Y(_32_)
-);
-\$_OR_  _70_ (
-.A(_32_),
-.B(_30_),
-.Y(_33_)
-);
-\$_MUX_  _71_ (
-.A(_33_),
-.B(_27_),
-.S(_04_),
-.Y(out_data[3])
-);
+(* unused_bits = "0 1 2 3" *)
+wire [3:0] memrd_array_DATA_3;
+wire [3:0] memrd_array_DATA_4;
+wire [3:0] memrd_array_DATA_5;
+wire [3:0] memrd_array_DATA_6;
+(* unused_bits = "0 1 2 3" *)
+wire [3:0] memrd_array_DATA_7;
+wire [3:0] memrd_array_DATA_8;
+assign memrd_array_DATA_3 = in_data;
+assign memrd_array_DATA_4 = 4'h0;
+assign memrd_array_DATA_5 = 4'h7;
+assign memrd_array_DATA_6 = 4'ha;
+assign memrd_array_DATA_7 = in_data;
+assign memrd_array_DATA_8 = 4'hx;
+assign out_data = 4'hx;
 endmodule
