<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>🔃 💏 ⬆️ La nouvelle norme sur la base de PCIe 5.0 «connectera» le CPU et le GPU - ce que l'on sait 🧗🏽 👩🏽‍🏫 🧒🏾</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Le consortium CXL a introduit une nouvelle norme ouverte - Compute Express Link ( CXL ). Il aidera à organiser la communication à haut débit entre le ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>La nouvelle norme sur la base de PCIe 5.0 «connectera» le CPU et le GPU - ce que l'on sait</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/company/vasexperts/blog/443984/">  Le consortium CXL a <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">introduit une</a> nouvelle norme ouverte - Compute Express Link ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">CXL</a> ).  Il aidera à organiser la communication à haut débit entre le processeur et d'autres périphériques - GPU, FPGA et mémoire.  CXL 1.0 est basé sur l'interface PCIe 5.0, qui <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">devrait être</a> spécifiée <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">cette année</a> .  Parlons des détails techniques et des analogues de la solution. <br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u="><img src="https://habrastorage.org/webt/8g/vw/k4/8gvwk4poji8zbu7ezogi6lcpass.jpeg"></a> <a name="habracut"></a><br>  <font color="#A9A9A9"><i>/ Wikimedia / <a href="">CINECA</a> / <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">CC BY</a></i></font> <br><br><h2>  Pourquoi aviez-vous besoin d'une nouvelle norme </h2><br>  Le besoin de traitement et de cryptage de gros volumes de données, le développement de systèmes d'IA et d'algorithmes MO ont conduit à une augmentation de la popularité des solutions hétérogènes.  Dans ces derniers, les processeurs à usage général fonctionnent avec des accélérateurs - processeurs graphiques, FPGA et ASIC.  Chaque composant est spécialisé dans une tâche spécifique, ce qui améliore les performances du système. <br><br>  Lors du traitement de grandes quantités de données (par exemple, dans des centres de données), les canaux d'échange d'informations entre composants hétérogènes deviennent parfois un «goulot d'étranglement».  Pour <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">minimiser les retards</a> , le consortium CXL (qui comprend des fournisseurs de cloud et des développeurs d'équipements de centre de données) a introduit la norme Compute Express Link. <br><br><h2>  Que sait-on de la norme </h2><br>  Il est basé sur l'interface PCI Express 5.0, conçue pour connecter les composants du serveur.  Cela signifie que la norme prendra en <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">charge la</a> bande passante entre les éléments informatiques jusqu'à 128 Go / s sur 16 lignes.  Dans ce cas, un codage économique 128b / 130b, <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">implémenté</a> dans PCI Express 3.0, sera utilisé. <br><br>  Schématiquement, la connexion peut être représentée comme suit: <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/2a/hq/iw/2ahqiws5y8-b04d17a2gqa0bxbq.png" width="400"></div><br>  CXL <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">a</a> trois méthodes d'interface.  Le premier est le mode d'E / S pour la transmission des commandes et la mise à jour des états des périphériques.  Le second est le protocole de mémoire pour le partage de RAM entre l'hôte et l'accélérateur.  La troisième est une interface qui assurera la cohérence de la mémoire. <br><br><blockquote>  <sup><b>Ce que nous écrivons sur un blog d'entreprise:</b></sup> <sup><br><br></sup> <ul><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">L'avenir des services télécoms: de quoi a besoin le client?</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Implémentation IPv6 - FAQ pour les fournisseurs de services Internet</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Lutte contre les botnets et les DDoS: fonction MiniFirewall en SCAT DPI</a> </li></ul></blockquote><br><h2>  Potentiel et inconvénients </h2><br>  Le bus PCIe 5.0 est spécialement conçu pour résoudre les problèmes qui nécessitent un débit maximal - en travaillant avec des processeurs graphiques, des technologies de réseau et des systèmes très chargés.  Par conséquent, les développeurs de CXL s'attendent à ce que la nouvelle norme soit demandée par les instituts d'apprentissage automatique et les opérateurs de centres de données.  Étant donné que la technologie est « <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">affûtée</a> » pour les GPU, FPGA, ASIC et autres accélérateurs, elle ne sera probablement pas utilisée dans l'architecture des PC des utilisateurs. <br><br>  La communauté informatique est d'avis que la nouvelle norme risque de ne pas être largement adoptée.  Puisqu'il existe <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">suffisamment de</a> normes et de spécifications similaires dans l'industrie, par exemple, CCIX et GenZ (nous en parlerons ci-dessous).  Une large adaptation de la norme peut être entravée par le modèle de sa distribution.  Bien que Compute Express Link soit une norme ouverte, seuls les <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">membres du consortium</a> ont accès à ses spécifications complètes.  Et bien qu'il ne soit pas clair s'ils se feront concurrence sur le marché après la sortie. <br><br><img src="https://habrastorage.org/webt/hl/9y/nc/hl9yncb3eqgmxglckplx_rtygii.jpeg"><br>  <font color="#A9A9A9"><i>/ Wikimedia / <a href="">BiomedNMR</a> / <a href="">CC BY-SA</a></i></font> <br><br><h2>  Normes similaires </h2><br>  Comme nous l'avons mentionné ci-dessus, CXL a plusieurs analogues, dont GenZ et CCIX. <br><br>  La spécification de bus GenZ, <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">appelée</a> «successeur possible de PCIe», a été <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">publiée</a> en février 2018. Une cinquantaine de grandes entreprises informatiques ont participé à son développement.  L'objectif de la création de la norme ne diffère pas des objectifs de CXL - augmenter la vitesse d'échange de données entre le processeur, la mémoire et les cartes graphiques. <br><br>  Les représentants du consortium <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">soutiennent</a> que Gen-Z contourne la limitation de communication point à point <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">présente</a> dans PCIe et accède directement à la mémoire.  La spécification est déjà prête et <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">est</a> dans le domaine public sur le site Web du consortium. <br><br>  CCIX est un autre <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">consortium</a> qui <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">comprend d'</a> éminentes sociétés.  La première <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">spécification de</a> la norme du même nom a <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">été publiée</a> à l'été 2018. Elle est basée sur PCIe 4.0, ce qui permet d'atteindre un débit de 25 Go / s. <br><br>  Le concept d'architecture basé sur la première spécification CCIX a déjà été implémenté par Xilinx sur sa <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">puce Versal FPGA</a> .  Dans un avenir proche, d'autres acteurs du marché prévoient également d'introduire CCIX, certains d'entre eux ayant déjà <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">soumis</a> des implémentations de test. <br><br><h2>  L'avenir de la norme </h2><br>  Au moins deux consortiums sont déjà en <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">avance sur</a> CXL en termes de vitesse de développement des spécifications.  Cependant, il est possible que les avantages de la norme PCIe 5.0 aident CXL à devancer la concurrence et à devenir la norme de l'industrie pour les fabricants de processeurs et de systèmes hétérogènes.  Les appareils basés sur cette technologie <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">aideront à</a> accélérer le travail avec les données dans le centre de données et le cloud, et trouveront une application dans le développement de systèmes d'IA et de solutions HPC. <br><br><blockquote>  <sup><b>Quoi d'autre à lire dans notre blog sur Habré:</b></sup> <sup><br><br></sup> <ul><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">USB4 annoncé: ce que l'on sait de la norme</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">SDN sera lancé dans l'espace: pourquoi est-ce nécessaire</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Tableaux de portes programmables: comment ils aident les réseaux 5G</a> </li></ul></blockquote></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr443984/">https://habr.com/ru/post/fr443984/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr443972/index.html">Yandex recherchera des pirates à l'aide d'un robot</a></li>
<li><a href="../fr443974/index.html">Mémoire et étendue pt.1</a></li>
<li><a href="../fr443976/index.html">Mémoire et étendue pt.2</a></li>
<li><a href="../fr443978/index.html">ATtiny13 vs PLC, ou comment obtenir 14 E / S à partir d'un contrôleur de 8 pieds</a></li>
<li><a href="../fr443980/index.html">Mémoire et étendue pt.3</a></li>
<li><a href="../fr443986/index.html">Comme un écureuil dans une roue ou un peu sur la recherche d'utilisateurs dans un contexte de handicap</a></li>
<li><a href="../fr443988/index.html">Architecture de microservice = informatique distribuée</a></li>
<li><a href="../fr443990/index.html">13 nouveaux jeux introduits dans le cadre du programme ID @ Xbox</a></li>
<li><a href="../fr443992/index.html">Création de jeux avec MonoGame</a></li>
<li><a href="../fr443994/index.html">Le candidat à la présidentielle américaine propose de scinder les activités d'Amazon, de Google et de Facebook pour stimuler la concurrence</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>