本論文では，0.18 µm CMOS ベースラインプロセスにおける FeFET デバイスの統合研究について報告する。ゲートスタック形成，プロセス統合手法，および初期信頼性の検討に焦点を当てる。
