{% extends "admin/base_site.html" %}
{% block content %}

本功能可以帮助您从 Yaml 中自动导入题目和对应的测试点信息，方便您的部署。

<h2>状态信息</h2>

{{ status_message|linebreaksbr }}

<h2>导入新的 Yaml</h2>

<form action="." method="post">
    {% csrf_token %}
    <textarea name="yaml_context" cols="80" rows="15" class="vLargeTextField" required="">
# 这是一道题目的示例文件 注意请不要重复导入同id题目
- id: 0
  name: "Output Zero"
  description: |-
    欢迎您，Verilog OJ 的用户！~
    这次的题目旨在帮助您上手 Verilog OJ。请您构造一个没有输入且只有一个输出常值 0 的电路。
  description_input: |-
    这个题目没有输入信号。
  description_output: |-
    这个题目中，您应该输出常值信号 0。

  top_module: "Zero"
  signals: ["out"]

  code_template: |-
    module Zero(
        output out
    );
        // 在这里输入你的代码 请不要修改模块和信号名称
    endmodule
  code_reference: |-
    module Zero(
        output out
    );
        assign out = 0;
    endmodule
  code_testbenches:
    - |-
      module testbench();
          wire out;
          Zero myZero(y);

          initial begin
              $dumpfile(`DUMP_FILE_NAME);
              $dumpvars;
          end

          initial begin
              #1;
          end
      endmodule
    </textarea>
    <div class="submit-row">
        <input type="submit" value="导入" class="default" style="float: left;">
    </div>
</form>

{% endblock %}