TimeQuest Timing Analyzer report for RP2C02G
Fri Jun 27 00:36:45 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'inst2|altpll_component|pll|clk[0]~1'
 13. Slow Model Setup: 'inst2|altpll_component|pll|clk[0]'
 14. Slow Model Setup: 'inst2|altpll_component|pll|clk[1]'
 15. Slow Model Setup: 'inst2|altpll_component|pll|clk[1]~1'
 16. Slow Model Hold: 'inst2|altpll_component|pll|clk[0]'
 17. Slow Model Hold: 'inst2|altpll_component|pll|clk[0]~1'
 18. Slow Model Hold: 'inst2|altpll_component|pll|clk[1]'
 19. Slow Model Hold: 'inst2|altpll_component|pll|clk[1]~1'
 20. Slow Model Minimum Pulse Width: 'MCLK'
 21. Slow Model Minimum Pulse Width: 'MCLKPAL'
 22. Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]~1'
 23. Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'
 24. Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]~1'
 25. Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'inst2|altpll_component|pll|clk[0]~1'
 40. Fast Model Setup: 'inst2|altpll_component|pll|clk[0]'
 41. Fast Model Setup: 'inst2|altpll_component|pll|clk[1]'
 42. Fast Model Setup: 'inst2|altpll_component|pll|clk[1]~1'
 43. Fast Model Hold: 'inst2|altpll_component|pll|clk[0]'
 44. Fast Model Hold: 'inst2|altpll_component|pll|clk[0]~1'
 45. Fast Model Hold: 'inst2|altpll_component|pll|clk[1]'
 46. Fast Model Hold: 'inst2|altpll_component|pll|clk[1]~1'
 47. Fast Model Minimum Pulse Width: 'MCLK'
 48. Fast Model Minimum Pulse Width: 'MCLKPAL'
 49. Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]~1'
 50. Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'
 51. Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]~1'
 52. Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Output Enable Times
 58. Minimum Output Enable Times
 59. Output Disable Times
 60. Minimum Output Disable Times
 61. Multicorner Timing Analysis Summary
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages
 72. TimeQuest Timing Analyzer Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RP2C02G                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; RP2C02G.sdc   ; OK     ; Fri Jun 27 00:36:44 2025 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                    ;
+-------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+
; Clock Name                          ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                              ; Targets                               ;
+-------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+
; inst2|altpll_component|pll|clk[0]   ; Generated ; 23.280 ; 42.96 MHz ; 0.000 ; 11.640 ; 50.00      ; 1         ; 3           ;       ;        ;           ;            ; false    ; MCLK    ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[0] } ;
; inst2|altpll_component|pll|clk[0]~1 ; Generated ; 18.796 ; 53.2 MHz  ; 0.000 ; 9.398  ; 50.00      ; 1         ; 3           ;       ;        ;           ;            ; false    ; MCLKPAL ; inst2|altpll_component|pll|inclk[1] ; { inst2|altpll_component|pll|clk[0] } ;
; inst2|altpll_component|pll|clk[1]   ; Generated ; 46.561 ; 21.48 MHz ; 0.000 ; 23.280 ; 50.00      ; 2         ; 3           ;       ;        ;           ;            ; false    ; MCLK    ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[1] } ;
; inst2|altpll_component|pll|clk[1]~1 ; Generated ; 37.592 ; 26.6 MHz  ; 0.000 ; 18.796 ; 50.00      ; 2         ; 3           ;       ;        ;           ;            ; false    ; MCLKPAL ; inst2|altpll_component|pll|inclk[1] ; { inst2|altpll_component|pll|clk[1] } ;
; MCLK                                ; Base      ; 69.842 ; 14.32 MHz ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                     ; { MCLK }                              ;
; MCLKPAL                             ; Base      ; 56.388 ; 17.73 MHz ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                     ; { MCLKPAL }                           ;
+-------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                    ;
+------------+-----------------+-------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note                                                  ;
+------------+-----------------+-------------------------------------+-------------------------------------------------------+
; 93.09 MHz  ; 93.09 MHz       ; inst2|altpll_component|pll|clk[0]   ;                                                       ;
; 93.09 MHz  ; 93.09 MHz       ; inst2|altpll_component|pll|clk[0]~1 ;                                                       ;
; 489.96 MHz ; 402.41 MHz      ; inst2|altpll_component|pll|clk[1]   ; limit due to high minimum pulse width violation (tch) ;
; 490.2 MHz  ; 402.58 MHz      ; inst2|altpll_component|pll|clk[1]~1 ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; inst2|altpll_component|pll|clk[0]~1 ; -4.647 ; -3598.735     ;
; inst2|altpll_component|pll|clk[0]   ; -4.640 ; -3592.257     ;
; inst2|altpll_component|pll|clk[1]   ; -1.442 ; -6.591        ;
; inst2|altpll_component|pll|clk[1]~1 ; -1.442 ; -6.591        ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; inst2|altpll_component|pll|clk[0]   ; 0.499 ; 0.000         ;
; inst2|altpll_component|pll|clk[0]~1 ; 0.499 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]   ; 0.752 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]~1 ; 0.752 ; 0.000         ;
+-------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; MCLK                                ; 5.000  ; 0.000         ;
; MCLKPAL                             ; 5.000  ; 0.000         ;
; inst2|altpll_component|pll|clk[0]~1 ; 6.331  ; 0.000         ;
; inst2|altpll_component|pll|clk[0]   ; 8.573  ; 0.000         ;
; inst2|altpll_component|pll|clk[1]~1 ; 17.554 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]   ; 22.038 ; 0.000         ;
+-------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                                                                                                  ;
+--------+---------------------+----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                                                                                                ; Launch Clock                      ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+
; -4.647 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[0]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.010     ; 4.678      ;
; -4.647 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[1]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.010     ; 4.678      ;
; -4.647 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[2]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.010     ; 4.678      ;
; -4.647 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[3]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.010     ; 4.678      ;
; -4.647 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[4]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.010     ; 4.678      ;
; -4.647 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTHD0                                                                                                  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.010     ; 4.678      ;
; -4.587 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.105      ; 4.647      ;
; -4.572 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[1]                                                                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.632      ;
; -4.562 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[0]                                                                                                    ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.009     ; 4.594      ;
; -4.562 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[3]                                                                                                    ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.009     ; 4.594      ;
; -4.550 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT1[0]                                                                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.610      ;
; -4.497 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1[0]                                                                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.008      ; 4.546      ;
; -4.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                                                                                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.009     ; 4.497      ;
; -4.451 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN0[2]                                                                                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.003      ; 4.495      ;
; -4.451 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN0[1]                                                                                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.003      ; 4.495      ;
; -4.451 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN0[0]                                                                                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.003      ; 4.495      ;
; -4.444 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[0]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.006     ; 4.479      ;
; -4.444 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[1]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.006     ; 4.479      ;
; -4.444 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[2]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.006     ; 4.479      ;
; -4.444 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[3]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.006     ; 4.479      ;
; -4.444 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[4]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.006     ; 4.479      ;
; -4.389 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 4.442      ;
; -4.389 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 4.442      ;
; -4.388 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 4.441      ;
; -4.388 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 4.441      ;
; -4.387 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 4.440      ;
; -4.386 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 4.439      ;
; -4.342 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1[0]                                                                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.399      ;
; -4.329 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[0]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.010     ; 4.360      ;
; -4.329 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[1]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.010     ; 4.360      ;
; -4.329 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[2]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.010     ; 4.360      ;
; -4.329 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[3]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.010     ; 4.360      ;
; -4.329 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[4]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.010     ; 4.360      ;
; -4.329 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTHD0                                                                                                  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.010     ; 4.360      ;
; -4.325 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.026      ; 4.392      ;
; -4.325 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.026      ; 4.392      ;
; -4.325 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.026      ; 4.392      ;
; -4.325 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.026      ; 4.392      ;
; -4.325 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.026      ; 4.392      ;
; -4.325 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.026      ; 4.392      ;
; -4.325 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.026      ; 4.392      ;
; -4.325 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.026      ; 4.392      ;
; -4.321 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT1[1]                                                                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.021      ; 4.383      ;
; -4.319 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 4.374      ;
; -4.319 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 4.374      ;
; -4.319 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                                                                                                  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 4.374      ;
; -4.319 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 4.374      ;
; -4.317 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.033      ; 4.391      ;
; -4.317 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.033      ; 4.391      ;
; -4.317 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.033      ; 4.391      ;
; -4.317 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.033      ; 4.391      ;
; -4.317 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.033      ; 4.391      ;
; -4.317 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.033      ; 4.391      ;
; -4.317 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.033      ; 4.391      ;
; -4.317 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.033      ; 4.391      ;
; -4.317 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 4.372      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.376      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.376      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.376      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.376      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.376      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.376      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.376      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.376      ;
; -4.293 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[1]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.007      ; 4.341      ;
; -4.293 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[3]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.007      ; 4.341      ;
; -4.293 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[4]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.007      ; 4.341      ;
; -4.293 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[0]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.007      ; 4.341      ;
; -4.293 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[2]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.007      ; 4.341      ;
; -4.286 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.346      ;
; -4.286 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.346      ;
; -4.286 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.346      ;
; -4.286 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.346      ;
; -4.286 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.346      ;
; -4.286 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.346      ;
; -4.286 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.346      ;
; -4.286 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.346      ;
; -4.277 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.029      ; 4.347      ;
; -4.271 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 4.344      ;
; -4.271 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 4.344      ;
; -4.269 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.105      ; 4.329      ;
; -4.265 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[0]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.001     ; 4.305      ;
; -4.265 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[1]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.001     ; 4.305      ;
; -4.265 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[2]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.001     ; 4.305      ;
; -4.265 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[3]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.001     ; 4.305      ;
; -4.265 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[4]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.001     ; 4.305      ;
; -4.265 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[5]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.001     ; 4.305      ;
; -4.265 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[6]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.001     ; 4.305      ;
; -4.265 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[7]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.001     ; 4.305      ;
; -4.264 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                                                                                         ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.011     ; 4.294      ;
; -4.257 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT1[1]                                                                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.005     ; 4.293      ;
; -4.255 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.020      ; 4.316      ;
; -4.255 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.020      ; 4.316      ;
; -4.255 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.020      ; 4.316      ;
; -4.255 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.020      ; 4.316      ;
; -4.255 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.020      ; 4.316      ;
; -4.255 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.020      ; 4.316      ;
; -4.255 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.020      ; 4.316      ;
; -4.255 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.020      ; 4.316      ;
; -4.254 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|INT_FF                                                                                   ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.311      ;
+--------+---------------------+----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                    ;
+--------+---------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                                                                                                ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -4.640 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[0]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.010     ; 4.678      ;
; -4.640 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[1]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.010     ; 4.678      ;
; -4.640 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[2]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.010     ; 4.678      ;
; -4.640 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[3]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.010     ; 4.678      ;
; -4.640 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[4]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.010     ; 4.678      ;
; -4.640 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTHD0                                                                                                  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.010     ; 4.678      ;
; -4.580 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.105      ; 4.647      ;
; -4.565 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[1]                                                                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.019      ; 4.632      ;
; -4.555 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[0]                                                                                                    ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.009     ; 4.594      ;
; -4.555 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[3]                                                                                                    ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.009     ; 4.594      ;
; -4.543 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT1[0]                                                                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.019      ; 4.610      ;
; -4.490 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1[0]                                                                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.008      ; 4.546      ;
; -4.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                                                                                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.009     ; 4.497      ;
; -4.444 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN0[2]                                                                                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.003      ; 4.495      ;
; -4.444 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN0[1]                                                                                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.003      ; 4.495      ;
; -4.444 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN0[0]                                                                                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.003      ; 4.495      ;
; -4.437 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[0]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.006     ; 4.479      ;
; -4.437 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[1]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.006     ; 4.479      ;
; -4.437 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[2]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.006     ; 4.479      ;
; -4.437 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[3]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.006     ; 4.479      ;
; -4.437 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[4]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.006     ; 4.479      ;
; -4.382 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.012      ; 4.442      ;
; -4.382 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.012      ; 4.442      ;
; -4.381 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.012      ; 4.441      ;
; -4.381 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.012      ; 4.441      ;
; -4.380 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.012      ; 4.440      ;
; -4.379 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.012      ; 4.439      ;
; -4.335 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1[0]                                                                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.016      ; 4.399      ;
; -4.326 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[0]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.010     ; 4.360      ;
; -4.326 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[1]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.010     ; 4.360      ;
; -4.326 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[2]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.010     ; 4.360      ;
; -4.326 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[3]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.010     ; 4.360      ;
; -4.326 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[4]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.010     ; 4.360      ;
; -4.326 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTHD0                                                                                                  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.010     ; 4.360      ;
; -4.318 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.026      ; 4.392      ;
; -4.318 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.026      ; 4.392      ;
; -4.318 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.026      ; 4.392      ;
; -4.318 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.026      ; 4.392      ;
; -4.318 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.026      ; 4.392      ;
; -4.318 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.026      ; 4.392      ;
; -4.318 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.026      ; 4.392      ;
; -4.318 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.026      ; 4.392      ;
; -4.314 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT1[1]                                                                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.021      ; 4.383      ;
; -4.312 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 4.374      ;
; -4.312 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 4.374      ;
; -4.312 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                                                                                                  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 4.374      ;
; -4.312 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 4.374      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.033      ; 4.391      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.033      ; 4.391      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.033      ; 4.391      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.033      ; 4.391      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.033      ; 4.391      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.033      ; 4.391      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.033      ; 4.391      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.033      ; 4.391      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 4.372      ;
; -4.303 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.025      ; 4.376      ;
; -4.303 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.025      ; 4.376      ;
; -4.303 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.025      ; 4.376      ;
; -4.303 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.025      ; 4.376      ;
; -4.303 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.025      ; 4.376      ;
; -4.303 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.025      ; 4.376      ;
; -4.303 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.025      ; 4.376      ;
; -4.303 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.025      ; 4.376      ;
; -4.286 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[1]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.007      ; 4.341      ;
; -4.286 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[3]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.007      ; 4.341      ;
; -4.286 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[4]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.007      ; 4.341      ;
; -4.286 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[0]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.007      ; 4.341      ;
; -4.286 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[2]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.007      ; 4.341      ;
; -4.279 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.019      ; 4.346      ;
; -4.279 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.019      ; 4.346      ;
; -4.279 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.019      ; 4.346      ;
; -4.279 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.019      ; 4.346      ;
; -4.279 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.019      ; 4.346      ;
; -4.279 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.019      ; 4.346      ;
; -4.279 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.019      ; 4.346      ;
; -4.279 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.019      ; 4.346      ;
; -4.270 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.029      ; 4.347      ;
; -4.266 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.105      ; 4.329      ;
; -4.264 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 4.344      ;
; -4.264 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 4.344      ;
; -4.258 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[0]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.001     ; 4.305      ;
; -4.258 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[1]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.001     ; 4.305      ;
; -4.258 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[2]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.001     ; 4.305      ;
; -4.258 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[3]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.001     ; 4.305      ;
; -4.258 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[4]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.001     ; 4.305      ;
; -4.258 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[5]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.001     ; 4.305      ;
; -4.258 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[6]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.001     ; 4.305      ;
; -4.258 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[7]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.001     ; 4.305      ;
; -4.257 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                                                                                         ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.011     ; 4.294      ;
; -4.251 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[1]                                                                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.019      ; 4.314      ;
; -4.250 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT1[1]                                                                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.005     ; 4.293      ;
; -4.248 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.020      ; 4.316      ;
; -4.248 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.020      ; 4.316      ;
; -4.248 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.020      ; 4.316      ;
; -4.248 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.020      ; 4.316      ;
; -4.248 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.020      ; 4.316      ;
; -4.248 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.020      ; 4.316      ;
; -4.248 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.020      ; 4.316      ;
; -4.248 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.020      ; 4.316      ;
+--------+---------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|altpll_component|pll|clk[1]'                                                                                                                 ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -1.442 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.483      ;
; -1.054 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.095      ;
; -1.029 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.070      ;
; -1.027 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.068      ;
; -1.020 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.061      ;
; -1.019 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.060      ;
; -1.017 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.058      ;
; 22.260 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 23.280       ; 0.000      ; 1.060      ;
; 45.118 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.483      ;
; 45.506 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.095      ;
; 45.531 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.070      ;
; 45.533 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.068      ;
; 45.540 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.061      ;
; 45.543 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.058      ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|altpll_component|pll|clk[1]~1'                                                                                                                 ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.442 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.483      ;
; -1.054 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.095      ;
; -1.029 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.070      ;
; -1.027 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.068      ;
; -1.020 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.061      ;
; -1.019 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.060      ;
; -1.017 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.058      ;
; 17.776 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 18.796       ; 0.000      ; 1.060      ;
; 36.149 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.483      ;
; 36.537 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.095      ;
; 36.562 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.070      ;
; 36.564 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.068      ;
; 36.571 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.061      ;
; 36.574 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.058      ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                                   ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF       ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1          ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2          ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                               ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                  ; RP2C02:inst|OAM:MOD_OAM|W4FF                                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                 ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                    ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                     ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                         ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.734 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[5]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[5]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[3]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[3]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nF_NT           ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|PD_FIFO2                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; RP2C02:inst|OAM:MOD_OAM|W4Q2                                  ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN[2]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.041      ;
; 0.736 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q1 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                  ; RP2C02:inst|OAM:MOD_OAM|W4Q1                                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_IN          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_OUT         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[6]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|EMP_G               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[5]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTA_IN          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTA_OUT         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVZR                          ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|Z_TV2                         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.043      ;
; 0.738 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q4 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q5 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[6]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|EN    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[2]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[6]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDNN[3]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR01                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN7[0]                  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR7[0]                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.044      ;
; 0.739 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[7]         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[7]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|EEV_IN          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nEVAL           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|OAM:MOD_OAM|W4Q4                                  ; RP2C02:inst|OAM:MOD_OAM|W4Q5                                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[3]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[3]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP_OUT        ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|CLIPBR              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[2]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.740 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[3]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[3]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[1]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[1]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBSEL               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[0]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|I1_32               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OAM:MOD_OAM|OB[0]                                 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[0]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|EN    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[1]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[4]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[4]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[7]                       ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[7]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[3]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGE                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[4]         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[4]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[3]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[3]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[6]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[4]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBE                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[2]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGSEL               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[0]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[0]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[3]         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[3]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                  ; RP2C02:inst|OAM:MOD_OAM|W4Q4                                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[4]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[4]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[4]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[5]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|W7            ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_Q1 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|EN    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[6]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[5]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[2]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[2]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[2]   ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[2]                           ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[2]                            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[5]                           ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[5]                            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[6]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[3]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[3]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|EN    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[1]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[1]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[4]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[4]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[5]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[0]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[0]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[2]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[5]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|EN    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[5]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[5]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[7]                           ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[7]                            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[5]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[6]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[6]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[2]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[5]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.053      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                                                                     ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF       ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1          ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2          ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                               ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                               ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                  ; RP2C02:inst|OAM:MOD_OAM|W4FF                                  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                 ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                    ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                     ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                         ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.734 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[5]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[5]          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[3]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[3]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nF_NT           ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|PD_FIFO2                    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; RP2C02:inst|OAM:MOD_OAM|W4Q2                                  ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN[2]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS[2]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.041      ;
; 0.736 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q1 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                  ; RP2C02:inst|OAM:MOD_OAM|W4Q1                                  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_IN          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_OUT         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[6]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|EMP_G               ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[5]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTA_IN          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTA_OUT         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVZR                          ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|Z_TV2                         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.043      ;
; 0.738 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q4 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q5 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[6]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|EN    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[2]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[2]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[6]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDNN[3]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR01                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN7[0]                  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR7[0]                     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.044      ;
; 0.739 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[7]         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[7]            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|EEV_IN          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nEVAL           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|OAM:MOD_OAM|W4Q4                                  ; RP2C02:inst|OAM:MOD_OAM|W4Q5                                  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[3]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[3]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP_OUT        ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|CLIPBR              ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[2]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.045      ;
; 0.740 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[3]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[3]          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[1]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[1]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBSEL               ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[0]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|I1_32               ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OAM:MOD_OAM|OB[0]                                 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[0]                  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|EN    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[1]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[4]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[4]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[7]                       ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[7]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[3]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGE                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[4]         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[4]            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[3]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[3]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[6]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[4]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBE                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[2]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGSEL               ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[0]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[0]            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[3]         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[3]            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                  ; RP2C02:inst|OAM:MOD_OAM|W4Q4                                  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[4]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[4]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[4]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[5]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|W7            ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_Q1 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|EN    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[6]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[5]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[2]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[2]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[2]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[2]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[2]   ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[2]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[2]                           ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[2]                            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[5]                           ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[5]                            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[6]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[3]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[3]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|EN    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[1]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[1]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[4]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[4]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[5]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[0]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[0]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[2]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[2]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[5]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|EN    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[5]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[5]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[7]                           ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[7]                            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[5]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[6]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[6]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[2]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[2]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[5]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.053      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|altpll_component|pll|clk[1]'                                                                                                                  ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; 0.752  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.058      ;
; 0.752  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.058      ;
; 0.754  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.060      ;
; 0.755  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.061      ;
; 0.755  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.061      ;
; 0.762  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.068      ;
; 0.762  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.068      ;
; 0.764  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.070      ;
; 0.764  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.070      ;
; 0.789  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.095      ;
; 0.789  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.095      ;
; 1.177  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.483      ;
; 24.035 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; -23.281      ; 0.000      ; 1.060      ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|altpll_component|pll|clk[1]~1'                                                                                                                  ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.752  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.058      ;
; 0.752  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.058      ;
; 0.754  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.060      ;
; 0.755  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.061      ;
; 0.755  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.061      ;
; 0.762  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.068      ;
; 0.762  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.068      ;
; 0.764  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.070      ;
; 0.764  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.070      ;
; 0.789  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.095      ;
; 0.789  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.095      ;
; 1.177  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.483      ;
; 19.550 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; -18.796      ; 0.000      ; 1.060      ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MCLK'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; MCLK|combout                        ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; MCLK|combout                        ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 66.901 ; 69.842       ; 2.941          ; Port Rate        ; MCLK  ; Rise       ; MCLK                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MCLKPAL'                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; MCLKPAL|combout                     ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|inclk[1] ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; MCLKPAL|combout                     ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|inclk[1] ;
; 53.447 ; 56.388       ; 2.941          ; Port Rate        ; MCLKPAL ; Rise       ; MCLKPAL                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                                                                                                                       ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]~1'                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P3|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P3|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P4|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P4|clk                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 22.038 ; 23.280       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 22.038 ; 23.280       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 22.038 ; 23.280       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 22.038 ; 23.280       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 22.038 ; 23.280       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 22.038 ; 23.280       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 22.039 ; 23.281       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 22.039 ; 23.281       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 22.039 ; 23.281       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 22.039 ; 23.281       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 22.039 ; 23.281       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 22.039 ; 23.281       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N1|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N2|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P1|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P2|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P3|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P4|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N1|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N2|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P1|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P2|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P3|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P4|clk                              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; A[*]       ; MCLK       ; 8.464  ; 8.464  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; 8.009  ; 8.009  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; 8.464  ; 8.464  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; 8.217  ; 8.217  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 7.550  ; 7.550  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 7.546  ; 7.546  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 7.278  ; 7.278  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 7.513  ; 7.513  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 7.457  ; 7.457  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 7.351  ; 7.351  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 7.510  ; 7.510  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 7.550  ; 7.550  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 7.433  ; 7.433  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DENDY      ; MCLK       ; 9.457  ; 9.457  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; 11.302 ; 11.302 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; 10.046 ; 10.046 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 11.363 ; 11.363 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 11.363 ; 11.363 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 10.877 ; 10.877 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 10.294 ; 10.294 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 10.175 ; 10.175 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 10.739 ; 10.739 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 10.854 ; 10.854 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 10.917 ; 10.917 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 11.169 ; 11.169 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; 9.808  ; 9.808  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; 7.855  ; 7.855  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; 11.111 ; 11.111 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; 8.464  ; 8.464  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; 8.009  ; 8.009  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; 8.464  ; 8.464  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; 8.217  ; 8.217  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 7.550  ; 7.550  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 7.546  ; 7.546  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 7.278  ; 7.278  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 7.513  ; 7.513  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 7.457  ; 7.457  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 7.351  ; 7.351  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 7.510  ; 7.510  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 7.550  ; 7.550  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 7.433  ; 7.433  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DENDY      ; MCLKPAL    ; 9.457  ; 9.457  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; 11.302 ; 11.302 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; 10.046 ; 10.046 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 11.363 ; 11.363 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 11.363 ; 11.363 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 10.877 ; 10.877 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 10.294 ; 10.294 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 10.175 ; 10.175 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 10.739 ; 10.739 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 10.854 ; 10.854 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 10.917 ; 10.917 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 11.169 ; 11.169 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; 9.808  ; 9.808  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; 7.855  ; 7.855  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; 11.111 ; 11.111 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; 8.910  ; 8.910  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; 8.910  ; 8.910  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; A[*]       ; MCLK       ; -7.743 ; -7.743 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; -7.743 ; -7.743 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; -8.198 ; -8.198 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; -7.951 ; -7.951 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; -7.012 ; -7.012 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; -7.280 ; -7.280 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; -7.012 ; -7.012 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; -7.247 ; -7.247 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; -7.191 ; -7.191 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; -7.085 ; -7.085 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; -7.244 ; -7.244 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; -7.284 ; -7.284 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; -7.167 ; -7.167 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DENDY      ; MCLK       ; -9.110 ; -9.110 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; -7.357 ; -7.357 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; -7.877 ; -7.877 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; -8.902 ; -8.902 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; -9.128 ; -9.128 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; -9.780 ; -9.780 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; -8.902 ; -8.902 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; -9.227 ; -9.227 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; -9.255 ; -9.255 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; -9.307 ; -9.307 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; -9.320 ; -9.320 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; -9.545 ; -9.545 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; -7.827 ; -7.827 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; -7.098 ; -7.098 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; -8.252 ; -8.252 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; -7.743 ; -7.743 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; -7.743 ; -7.743 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; -8.198 ; -8.198 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; -7.951 ; -7.951 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; -7.012 ; -7.012 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; -7.280 ; -7.280 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; -7.012 ; -7.012 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; -7.247 ; -7.247 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; -7.191 ; -7.191 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; -7.085 ; -7.085 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; -7.244 ; -7.244 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; -7.284 ; -7.284 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; -7.167 ; -7.167 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DENDY      ; MCLKPAL    ; -9.110 ; -9.110 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; -7.357 ; -7.357 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; -7.877 ; -7.877 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; -8.902 ; -8.902 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; -9.128 ; -9.128 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; -9.780 ; -9.780 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; -8.902 ; -8.902 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; -9.227 ; -9.227 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; -9.255 ; -9.255 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; -9.307 ; -9.307 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; -9.320 ; -9.320 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; -9.545 ; -9.545 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; -7.827 ; -7.827 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; -7.098 ; -7.098 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; -8.252 ; -8.252 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; -8.534 ; -8.534 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; -8.534 ; -8.534 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; ALE        ; MCLK       ; 9.793  ; 9.793  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 9.174  ; 9.174  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 9.031  ; 9.031  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 9.004  ; 9.004  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 9.001  ; 9.001  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 8.986  ; 8.986  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 8.997  ; 8.997  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 9.174  ; 9.174  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 9.027  ; 9.027  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 9.093  ; 9.093  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 7.384  ; 7.384  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 6.158  ; 6.158  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 5.464  ; 5.464  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 5.424  ; 5.424  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 5.498  ; 5.498  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 5.854  ; 5.854  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 5.856  ; 5.856  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 5.813  ; 5.813  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 6.043  ; 6.043  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 6.048  ; 6.048  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 6.158  ; 6.158  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 5.757  ; 5.757  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 5.562  ; 5.562  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 5.589  ; 5.589  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 5.530  ; 5.530  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 5.186  ; 5.186  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 6.375  ; 6.375  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 5.936  ; 5.936  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 6.011  ; 6.011  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 6.337  ; 6.337  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 6.375  ; 6.375  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 5.926  ; 5.926  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 6.319  ; 6.319  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 5.969  ; 5.969  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 5.979  ; 5.979  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 7.680  ; 7.680  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 6.994  ; 6.994  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 7.010  ; 7.010  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 7.002  ; 7.002  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 7.004  ; 7.004  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 7.245  ; 7.245  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 7.547  ; 7.547  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 6.754  ; 6.754  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 7.520  ; 7.520  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 6.606  ; 6.606  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 6.841  ; 6.841  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 6.284  ; 6.284  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 6.516  ; 6.516  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 6.463  ; 6.463  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 6.477  ; 6.477  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 6.768  ; 6.768  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 6.790  ; 6.790  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 7.665  ; 7.665  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 7.680  ; 7.680  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 7.659  ; 7.659  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 7.661  ; 7.661  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 7.313  ; 7.313  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 7.307  ; 7.307  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 7.328  ; 7.328  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 6.952  ; 6.952  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 7.700  ; 7.700  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRD        ; MCLK       ; 10.599 ; 10.599 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nWR        ; MCLK       ; 10.149 ; 10.149 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 9.793  ; 9.793  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 9.174  ; 9.174  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 9.031  ; 9.031  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 9.004  ; 9.004  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 9.001  ; 9.001  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 8.986  ; 8.986  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 8.997  ; 8.997  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 9.174  ; 9.174  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 9.027  ; 9.027  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 9.093  ; 9.093  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 7.384  ; 7.384  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 6.158  ; 6.158  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 5.464  ; 5.464  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 5.424  ; 5.424  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 5.498  ; 5.498  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 5.854  ; 5.854  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 5.856  ; 5.856  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 5.813  ; 5.813  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 6.043  ; 6.043  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 6.048  ; 6.048  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 6.158  ; 6.158  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 5.757  ; 5.757  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 5.562  ; 5.562  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 5.589  ; 5.589  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 5.530  ; 5.530  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 5.186  ; 5.186  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 6.375  ; 6.375  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 5.936  ; 5.936  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 6.011  ; 6.011  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 6.337  ; 6.337  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 6.375  ; 6.375  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 5.926  ; 5.926  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 6.319  ; 6.319  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 5.969  ; 5.969  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 5.979  ; 5.979  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 7.680  ; 7.680  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 6.994  ; 6.994  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 7.010  ; 7.010  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 7.002  ; 7.002  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 7.004  ; 7.004  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 7.245  ; 7.245  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 7.547  ; 7.547  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 6.754  ; 6.754  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 7.520  ; 7.520  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 6.606  ; 6.606  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 6.841  ; 6.841  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 6.284  ; 6.284  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 6.516  ; 6.516  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 6.463  ; 6.463  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 6.477  ; 6.477  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 6.768  ; 6.768  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 6.790  ; 6.790  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 7.665  ; 7.665  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 7.680  ; 7.680  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 7.659  ; 7.659  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 7.661  ; 7.661  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 7.313  ; 7.313  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 7.307  ; 7.307  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 7.328  ; 7.328  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 6.952  ; 6.952  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 7.700  ; 7.700  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRD        ; MCLKPAL    ; 10.599 ; 10.599 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nWR        ; MCLKPAL    ; 10.149 ; 10.149 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 8.208  ; 8.208  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 7.970  ; 7.970  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 7.890  ; 7.890  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 7.652  ; 7.652  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 8.208  ; 8.208  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 7.970  ; 7.970  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 7.890  ; 7.890  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 7.652  ; 7.652  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; ALE        ; MCLK       ; 8.086 ; 8.086 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 6.242 ; 6.242 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 6.539 ; 6.539 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 6.516 ; 6.516 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 6.381 ; 6.381 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 6.242 ; 6.242 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 6.340 ; 6.340 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 6.518 ; 6.518 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 6.490 ; 6.490 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 6.801 ; 6.801 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 6.048 ; 6.048 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 5.186 ; 5.186 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 5.464 ; 5.464 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 5.424 ; 5.424 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 5.498 ; 5.498 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 5.854 ; 5.854 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 5.856 ; 5.856 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 5.813 ; 5.813 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 6.043 ; 6.043 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 6.048 ; 6.048 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 6.158 ; 6.158 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 5.757 ; 5.757 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 5.562 ; 5.562 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 5.589 ; 5.589 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 5.530 ; 5.530 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 5.186 ; 5.186 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 5.926 ; 5.926 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 5.936 ; 5.936 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 6.011 ; 6.011 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 6.337 ; 6.337 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 6.375 ; 6.375 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 5.926 ; 5.926 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 6.319 ; 6.319 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 5.969 ; 5.969 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 5.979 ; 5.979 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 5.901 ; 5.901 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 6.403 ; 6.403 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 6.501 ; 6.501 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 6.505 ; 6.505 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 6.499 ; 6.499 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 6.437 ; 6.437 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 6.888 ; 6.888 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 6.522 ; 6.522 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 6.517 ; 6.517 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 6.576 ; 6.576 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 6.600 ; 6.600 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 6.101 ; 6.101 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 6.217 ; 6.217 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 5.901 ; 5.901 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 6.169 ; 6.169 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 6.300 ; 6.300 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 6.461 ; 6.461 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 7.499 ; 7.499 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 7.544 ; 7.544 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 7.543 ; 7.543 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 7.285 ; 7.285 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 7.189 ; 7.189 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 7.192 ; 7.192 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 7.318 ; 7.318 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 6.820 ; 6.820 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 7.231 ; 7.231 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRD        ; MCLK       ; 7.538 ; 7.538 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nWR        ; MCLK       ; 7.085 ; 7.085 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 8.086 ; 8.086 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 6.242 ; 6.242 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 6.539 ; 6.539 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 6.516 ; 6.516 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 6.381 ; 6.381 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 6.242 ; 6.242 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 6.340 ; 6.340 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 6.518 ; 6.518 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 6.490 ; 6.490 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 6.801 ; 6.801 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 6.048 ; 6.048 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 5.186 ; 5.186 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 5.464 ; 5.464 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 5.424 ; 5.424 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 5.498 ; 5.498 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 5.854 ; 5.854 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 5.856 ; 5.856 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 5.813 ; 5.813 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 6.043 ; 6.043 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 6.048 ; 6.048 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 6.158 ; 6.158 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 5.757 ; 5.757 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 5.562 ; 5.562 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 5.589 ; 5.589 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 5.530 ; 5.530 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 5.186 ; 5.186 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 5.926 ; 5.926 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 5.936 ; 5.936 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 6.011 ; 6.011 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 6.337 ; 6.337 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 6.375 ; 6.375 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 5.926 ; 5.926 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 6.319 ; 6.319 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 5.969 ; 5.969 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 5.979 ; 5.979 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 5.901 ; 5.901 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 6.403 ; 6.403 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 6.501 ; 6.501 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 6.505 ; 6.505 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 6.499 ; 6.499 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 6.437 ; 6.437 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 6.888 ; 6.888 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 6.522 ; 6.522 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 6.517 ; 6.517 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 6.576 ; 6.576 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 6.600 ; 6.600 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 6.101 ; 6.101 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 6.217 ; 6.217 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 5.901 ; 5.901 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 6.169 ; 6.169 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 6.300 ; 6.300 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 6.461 ; 6.461 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 7.499 ; 7.499 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 7.544 ; 7.544 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 7.543 ; 7.543 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 7.285 ; 7.285 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 7.189 ; 7.189 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 7.192 ; 7.192 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 7.318 ; 7.318 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 6.820 ; 6.820 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 7.231 ; 7.231 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRD        ; MCLKPAL    ; 7.538 ; 7.538 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nWR        ; MCLKPAL    ; 7.085 ; 7.085 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 7.788 ; 7.788 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 7.550 ; 7.550 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 7.890 ; 7.890 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 7.652 ; 7.652 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 7.788 ; 7.788 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 7.550 ; 7.550 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 7.890 ; 7.890 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 7.652 ; 7.652 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------+
; Output Enable Times                                                                       ;
+------------+------------+-------+------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 6.290 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 6.300 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 6.290 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 6.290 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 6.386 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 6.386 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 6.386 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 6.374 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 6.384 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 9.784 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 9.805 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 9.815 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 9.805 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 9.795 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 9.784 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 9.784 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 9.785 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 9.785 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 6.290 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 6.300 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 6.290 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 6.290 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 6.386 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 6.386 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 6.386 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 6.374 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 6.384 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 9.784 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 9.805 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 9.815 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 9.805 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 9.795 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 9.784 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 9.784 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 9.785 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 9.785 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-------+------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                               ;
+------------+------------+-------+------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 6.013 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 6.023 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 6.013 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 6.013 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 6.109 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 6.109 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 6.109 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 6.097 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 6.107 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 6.720 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 6.741 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 6.751 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 6.741 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 6.731 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 6.720 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 6.720 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 6.721 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 6.721 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 6.013 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 6.023 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 6.013 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 6.013 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 6.109 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 6.109 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 6.109 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 6.097 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 6.107 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 6.720 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 6.741 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 6.751 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 6.741 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 6.731 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 6.720 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 6.720 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 6.721 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 6.721 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-------+------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                               ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                     ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 6.290     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 6.300     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 6.290     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 6.290     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 6.386     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 6.386     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 6.386     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 6.374     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 6.384     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 9.784     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 9.805     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 9.815     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 9.805     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 9.795     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 9.784     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 9.784     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 9.785     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 9.785     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 6.290     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 6.300     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 6.290     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 6.290     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 6.386     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 6.386     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 6.386     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 6.374     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 6.384     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 9.784     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 9.805     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 9.815     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 9.805     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 9.795     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 9.784     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 9.784     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 9.785     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 9.785     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-----------+-----------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                       ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                     ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 6.013     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 6.023     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 6.013     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 6.013     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 6.109     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 6.109     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 6.109     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 6.097     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 6.107     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 6.720     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 6.741     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 6.751     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 6.741     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 6.731     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 6.720     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 6.720     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 6.721     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 6.721     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 6.013     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 6.023     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 6.013     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 6.013     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 6.109     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 6.109     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 6.109     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 6.097     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 6.107     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 6.720     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 6.741     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 6.751     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 6.741     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 6.731     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 6.720     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 6.720     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 6.721     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 6.721     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-----------+-----------+------------+-------------------------------------+


+--------------------------------------------------------------+
; Fast Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; inst2|altpll_component|pll|clk[0]~1 ; -1.576 ; -1246.243     ;
; inst2|altpll_component|pll|clk[0]   ; -1.569 ; -1239.765     ;
; inst2|altpll_component|pll|clk[1]   ; -0.505 ; -2.354        ;
; inst2|altpll_component|pll|clk[1]~1 ; -0.505 ; -2.354        ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; inst2|altpll_component|pll|clk[0]   ; 0.215 ; 0.000         ;
; inst2|altpll_component|pll|clk[0]~1 ; 0.215 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]   ; 0.245 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]~1 ; 0.245 ; 0.000         ;
+-------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; MCLK                                ; 5.000  ; 0.000         ;
; MCLKPAL                             ; 5.000  ; 0.000         ;
; inst2|altpll_component|pll|clk[0]~1 ; 7.271  ; 0.000         ;
; inst2|altpll_component|pll|clk[0]   ; 9.513  ; 0.000         ;
; inst2|altpll_component|pll|clk[1]~1 ; 17.796 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]   ; 22.280 ; 0.000         ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                           ;
+--------+---------------------+-----------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                         ; Launch Clock                      ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+
; -1.576 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[0]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.605      ;
; -1.576 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[1]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.605      ;
; -1.576 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[2]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.605      ;
; -1.576 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[3]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.605      ;
; -1.576 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[4]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.605      ;
; -1.576 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTHD0                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.605      ;
; -1.534 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[0]                             ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.563      ;
; -1.534 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[3]                             ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.563      ;
; -1.534 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[1] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.018      ; 1.585      ;
; -1.521 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT1[0] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.018      ; 1.572      ;
; -1.505 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[0]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.534      ;
; -1.505 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[1]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.534      ;
; -1.505 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[2]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.534      ;
; -1.505 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[3]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.534      ;
; -1.505 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[4]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.534      ;
; -1.505 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTHD0                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.534      ;
; -1.496 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1[0] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.007      ; 1.536      ;
; -1.495 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[0]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.006     ; 1.522      ;
; -1.495 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[1]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.006     ; 1.522      ;
; -1.495 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[2]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.006     ; 1.522      ;
; -1.495 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[3]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.006     ; 1.522      ;
; -1.495 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[4]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.006     ; 1.522      ;
; -1.495 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1[0] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.018      ; 1.546      ;
; -1.494 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[3]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 1.538      ;
; -1.494 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[3]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 1.538      ;
; -1.494 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[4]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 1.538      ;
; -1.494 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[4]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 1.538      ;
; -1.494 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[5]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 1.538      ;
; -1.494 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[5]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 1.538      ;
; -1.494 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[6]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 1.538      ;
; -1.494 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[6]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 1.538      ;
; -1.494 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[7]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 1.538      ;
; -1.494 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[7]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 1.538      ;
; -1.494 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[8]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 1.538      ;
; -1.494 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[8]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 1.538      ;
; -1.491 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN0[2]                    ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.004      ; 1.528      ;
; -1.491 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN0[1]                    ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.004      ; 1.528      ;
; -1.491 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN0[0]                    ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.004      ; 1.528      ;
; -1.482 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT1[1] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.537      ;
; -1.475 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.522      ;
; -1.475 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.522      ;
; -1.475 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.522      ;
; -1.475 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.522      ;
; -1.473 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 1.530      ;
; -1.473 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 1.530      ;
; -1.473 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 1.530      ;
; -1.473 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 1.530      ;
; -1.473 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 1.530      ;
; -1.473 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 1.530      ;
; -1.473 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 1.530      ;
; -1.473 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 1.530      ;
; -1.472 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 1.537      ;
; -1.472 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 1.537      ;
; -1.472 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 1.537      ;
; -1.472 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 1.537      ;
; -1.472 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 1.537      ;
; -1.472 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 1.537      ;
; -1.472 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 1.537      ;
; -1.472 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 1.537      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PEN_FF            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.018      ; 1.516      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.023      ; 1.521      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.023      ; 1.521      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.023      ; 1.521      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.023      ; 1.521      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.023      ; 1.521      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.023      ; 1.521      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.023      ; 1.521      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.023      ; 1.521      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET1             ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.018      ; 1.516      ;
; -1.464 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THOIN[0]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.493      ;
; -1.464 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[0]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.493      ;
; -1.464 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[1]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.493      ;
; -1.464 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[2]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.493      ;
; -1.464 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[3]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.493      ;
; -1.464 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[4]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.493      ;
; -1.464 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTHD0                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.493      ;
; -1.463 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[0]                             ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.492      ;
; -1.463 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[3]                             ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.492      ;
; -1.463 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[1] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.018      ; 1.514      ;
; -1.462 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[0]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.508      ;
; -1.462 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[3]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.508      ;
; -1.462 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[4]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.508      ;
; -1.462 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RESCL             ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.508      ;
; -1.462 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[1]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.508      ;
; -1.462 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[2]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.508      ;
; -1.461 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[0]             ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.507      ;
; -1.461 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[3]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.507      ;
; -1.461 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[4]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.507      ;
; -1.461 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RESCL_IN          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.507      ;
; -1.461 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.507      ;
; -1.461 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|N_HB              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.507      ;
; -1.461 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[1]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.507      ;
; -1.461 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[2]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.507      ;
; -1.461 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.507      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[1]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.006      ; 1.497      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[3]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.006      ; 1.497      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[4]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.006      ; 1.497      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.028      ; 1.519      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[0]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.006      ; 1.497      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[2]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.006      ; 1.497      ;
+--------+---------------------+-----------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                             ;
+--------+---------------------+-----------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                         ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -1.569 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[0]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 1.605      ;
; -1.569 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[1]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 1.605      ;
; -1.569 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[2]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 1.605      ;
; -1.569 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[3]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 1.605      ;
; -1.569 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[4]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 1.605      ;
; -1.569 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTHD0                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 1.605      ;
; -1.527 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[0]                             ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 1.563      ;
; -1.527 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[3]                             ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 1.563      ;
; -1.527 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[1] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.018      ; 1.585      ;
; -1.514 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT1[0] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.018      ; 1.572      ;
; -1.502 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[0]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.004     ; 1.534      ;
; -1.502 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[1]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.004     ; 1.534      ;
; -1.502 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[2]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.004     ; 1.534      ;
; -1.502 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[3]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.004     ; 1.534      ;
; -1.502 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[4]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.004     ; 1.534      ;
; -1.502 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTHD0                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.004     ; 1.534      ;
; -1.489 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1[0] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.007      ; 1.536      ;
; -1.488 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[0]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.006     ; 1.522      ;
; -1.488 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[1]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.006     ; 1.522      ;
; -1.488 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[2]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.006     ; 1.522      ;
; -1.488 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[3]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.006     ; 1.522      ;
; -1.488 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[4]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.006     ; 1.522      ;
; -1.488 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1[0] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.018      ; 1.546      ;
; -1.487 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[3]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.011      ; 1.538      ;
; -1.487 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[3]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.011      ; 1.538      ;
; -1.487 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[4]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.011      ; 1.538      ;
; -1.487 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[4]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.011      ; 1.538      ;
; -1.487 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[5]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.011      ; 1.538      ;
; -1.487 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[5]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.011      ; 1.538      ;
; -1.487 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[6]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.011      ; 1.538      ;
; -1.487 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[6]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.011      ; 1.538      ;
; -1.487 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[7]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.011      ; 1.538      ;
; -1.487 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[7]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.011      ; 1.538      ;
; -1.487 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[8]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.011      ; 1.538      ;
; -1.487 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[8]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.011      ; 1.538      ;
; -1.484 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN0[2]                    ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.004      ; 1.528      ;
; -1.484 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN0[1]                    ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.004      ; 1.528      ;
; -1.484 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN0[0]                    ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.004      ; 1.528      ;
; -1.475 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT1[1] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.022      ; 1.537      ;
; -1.468 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 1.522      ;
; -1.468 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 1.522      ;
; -1.468 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 1.522      ;
; -1.468 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 1.522      ;
; -1.466 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.024      ; 1.530      ;
; -1.466 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.024      ; 1.530      ;
; -1.466 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.024      ; 1.530      ;
; -1.466 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.024      ; 1.530      ;
; -1.466 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.024      ; 1.530      ;
; -1.466 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.024      ; 1.530      ;
; -1.466 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.024      ; 1.530      ;
; -1.466 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.024      ; 1.530      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 1.537      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 1.537      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 1.537      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 1.537      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 1.537      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 1.537      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 1.537      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 1.537      ;
; -1.460 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[0]                             ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.004     ; 1.492      ;
; -1.460 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[3]                             ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.004     ; 1.492      ;
; -1.460 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[1] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.018      ; 1.514      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PEN_FF            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.018      ; 1.516      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.023      ; 1.521      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.023      ; 1.521      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.023      ; 1.521      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.023      ; 1.521      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.023      ; 1.521      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.023      ; 1.521      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.023      ; 1.521      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.023      ; 1.521      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET1             ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.018      ; 1.516      ;
; -1.457 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THOIN[0]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 1.493      ;
; -1.457 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[0]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 1.493      ;
; -1.457 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[1]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 1.493      ;
; -1.457 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[2]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 1.493      ;
; -1.457 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[3]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 1.493      ;
; -1.457 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[4]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 1.493      ;
; -1.457 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTHD0                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 1.493      ;
; -1.455 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[0]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.508      ;
; -1.455 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[3]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.508      ;
; -1.455 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[4]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.508      ;
; -1.455 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RESCL             ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.508      ;
; -1.455 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[1]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.508      ;
; -1.455 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[2]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.508      ;
; -1.454 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[0]             ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.507      ;
; -1.454 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[3]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.507      ;
; -1.454 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[4]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.507      ;
; -1.454 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RESCL_IN          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.507      ;
; -1.454 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.507      ;
; -1.454 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|N_HB              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.507      ;
; -1.454 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[1]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.507      ;
; -1.454 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[2]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.507      ;
; -1.454 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.507      ;
; -1.451 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[1]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.006      ; 1.497      ;
; -1.451 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[3]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.006      ; 1.497      ;
; -1.451 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[4]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.006      ; 1.497      ;
; -1.451 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.028      ; 1.519      ;
; -1.451 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[0]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.006      ; 1.497      ;
; -1.451 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[2]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.006      ; 1.497      ;
+--------+---------------------+-----------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|altpll_component|pll|clk[1]'                                                                                                                 ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.505 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.538      ;
; -0.381 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.414      ;
; -0.371 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.404      ;
; -0.369 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.402      ;
; -0.365 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.398      ;
; -0.364 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.397      ;
; -0.364 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.397      ;
; 22.915 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 23.280       ; 0.000      ; 0.397      ;
; 46.055 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.538      ;
; 46.179 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.414      ;
; 46.189 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.404      ;
; 46.191 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.402      ;
; 46.195 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.398      ;
; 46.196 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.397      ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|altpll_component|pll|clk[1]~1'                                                                                                                 ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.505 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.538      ;
; -0.381 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.414      ;
; -0.371 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.404      ;
; -0.369 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.402      ;
; -0.365 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.398      ;
; -0.364 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.397      ;
; -0.364 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.397      ;
; 18.431 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 18.796       ; 0.000      ; 0.397      ;
; 37.086 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.538      ;
; 37.210 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.414      ;
; 37.220 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.404      ;
; 37.222 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.402      ;
; 37.226 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.398      ;
; 37.227 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.397      ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                                      ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                         ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF  ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF  ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1           ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2           ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                         ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                   ; RP2C02:inst|OAM:MOD_OAM|W4FF                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                  ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                     ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                      ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                          ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nF_NT            ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|PD_FIFO2                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF  ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q1   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                   ; RP2C02:inst|OAM:MOD_OAM|W4Q1                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OAM:MOD_OAM|W4Q2                                   ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[5]            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[5]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[3]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS[2]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[5]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[6]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|EMP_G                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; RP2C02:inst|OAM:MOD_OAM|OB[0]                                  ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[0]                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[6]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|EN      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[2]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[6]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDNN[3]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR01                         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[1]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[2]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN7[0]                   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR7[0]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[7]          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[7]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|EEV_IN           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nEVAL             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[0]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|I1_32                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[3]            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[3]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[3]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[3]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[4]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[4]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBE                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[7]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[7]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[2]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGSEL                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[1]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBSEL                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[3]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGE                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[0]            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[0]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[3]          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[3]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[4]          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[4]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|EN      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|EN      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[4]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[6]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[2]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[4]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[2]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP_OUT         ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|CLIPBR                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RESCL_IN         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RESCL             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[2]                            ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[2]                              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[5]                            ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[5]                              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[7]                             ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[7]                             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[6]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT[1] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT1[2] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[4]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[5]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[3]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|EN      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[2]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[5]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[4]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[5]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[0]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[0]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[5]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT[7] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1[7] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|EN      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[5]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[5]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[2]    ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[2]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[0]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[4]             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[4]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[7]                            ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[7]                              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[5]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[5]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[6]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT[2] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1[2] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[2]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                                                                        ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                         ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF  ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF  ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1           ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2           ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                         ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                   ; RP2C02:inst|OAM:MOD_OAM|W4FF                                    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                  ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                     ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                      ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                          ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nF_NT            ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|PD_FIFO2                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF  ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q1   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                   ; RP2C02:inst|OAM:MOD_OAM|W4Q1                                    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OAM:MOD_OAM|W4Q2                                   ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[5]            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[5]            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[3]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS[2]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[5]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[6]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|EMP_G                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; RP2C02:inst|OAM:MOD_OAM|OB[0]                                  ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[0]                    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[6]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|EN      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[2]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[6]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDNN[3]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR01                         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[1]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[2]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN7[0]                   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR7[0]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[7]          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[7]              ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|EEV_IN           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nEVAL             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[0]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|I1_32                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[3]            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[3]            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[3]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[3]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[1]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[4]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[4]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBE                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[7]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[7]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[2]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGSEL                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[1]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBSEL                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[3]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGE                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[0]            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[0]              ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[3]          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[3]              ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[4]          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[4]              ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|EN      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|EN      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[4]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[6]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[2]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[4]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[2]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP_OUT         ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|CLIPBR                ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RESCL_IN         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RESCL             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[2]                            ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[2]                              ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[5]                            ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[5]                              ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[7]                             ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[7]                             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[6]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT[1] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT1[2] ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[4]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[5]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[3]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|EN      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[1]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[2]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[5]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[4]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[5]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[0]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[0]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[5]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT[7] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1[7] ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|EN      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[5]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[5]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[2]    ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[2]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[0]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[4]             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[4]           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[7]                            ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[7]                              ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[5]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[5]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[6]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT[2] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1[2] ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[1]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[2]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|altpll_component|pll|clk[1]'                                                                                                                  ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; 0.245  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.398      ;
; 0.250  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.402      ;
; 0.250  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.402      ;
; 0.252  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.404      ;
; 0.252  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.404      ;
; 0.262  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.414      ;
; 0.262  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.414      ;
; 0.386  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.538      ;
; 0.386  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.538      ;
; 23.526 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; -23.281      ; 0.000      ; 0.397      ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|altpll_component|pll|clk[1]~1'                                                                                                                  ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.245  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.398      ;
; 0.250  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.402      ;
; 0.250  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.402      ;
; 0.252  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.404      ;
; 0.252  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.404      ;
; 0.262  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.414      ;
; 0.262  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.414      ;
; 0.386  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.538      ;
; 0.386  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.538      ;
; 19.041 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; -18.796      ; 0.000      ; 0.397      ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MCLK'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; MCLK|combout                        ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; MCLK|combout                        ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 67.462 ; 69.842       ; 2.380          ; Port Rate        ; MCLK  ; Rise       ; MCLK                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MCLKPAL'                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; MCLKPAL|combout                     ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|inclk[1] ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; MCLKPAL|combout                     ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|inclk[1] ;
; 54.008 ; 56.388       ; 2.380          ; Port Rate        ; MCLKPAL ; Rise       ; MCLKPAL                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                                                                                                                       ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]~1'                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P3|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P3|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P4|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P4|clk                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 22.280 ; 23.280       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 22.280 ; 23.280       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 22.280 ; 23.280       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 22.280 ; 23.280       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 22.280 ; 23.280       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 22.280 ; 23.280       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 22.281 ; 23.281       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 22.281 ; 23.281       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 22.281 ; 23.281       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 22.281 ; 23.281       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 22.281 ; 23.281       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 22.281 ; 23.281       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N1|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N2|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P1|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P2|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P3|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P4|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N1|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N2|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P1|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P2|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P3|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P4|clk                              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; A[*]       ; MCLK       ; 4.095 ; 4.095 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; 3.947 ; 3.947 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; 4.095 ; 4.095 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; 4.051 ; 4.051 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 3.821 ; 3.821 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 3.821 ; 3.821 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 3.671 ; 3.671 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 3.802 ; 3.802 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 3.765 ; 3.765 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 3.735 ; 3.735 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 3.789 ; 3.789 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 3.819 ; 3.819 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 3.763 ; 3.763 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DENDY      ; MCLK       ; 4.339 ; 4.339 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; 4.889 ; 4.889 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; 4.665 ; 4.665 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 5.001 ; 5.001 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 4.951 ; 4.951 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 4.797 ; 4.797 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 4.580 ; 4.580 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 4.579 ; 4.579 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 4.717 ; 4.717 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 4.785 ; 4.785 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 4.812 ; 4.812 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 5.001 ; 5.001 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; 4.541 ; 4.541 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; 3.877 ; 3.877 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; 4.890 ; 4.890 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; 4.095 ; 4.095 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; 3.947 ; 3.947 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; 4.095 ; 4.095 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; 4.051 ; 4.051 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 3.821 ; 3.821 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 3.821 ; 3.821 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 3.671 ; 3.671 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 3.802 ; 3.802 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 3.765 ; 3.765 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 3.735 ; 3.735 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 3.789 ; 3.789 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 3.819 ; 3.819 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 3.763 ; 3.763 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DENDY      ; MCLKPAL    ; 4.339 ; 4.339 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; 4.889 ; 4.889 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; 4.665 ; 4.665 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 5.001 ; 5.001 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 4.951 ; 4.951 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 4.797 ; 4.797 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 4.580 ; 4.580 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 4.579 ; 4.579 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 4.717 ; 4.717 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 4.785 ; 4.785 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 4.812 ; 4.812 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 5.001 ; 5.001 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; 4.541 ; 4.541 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; 3.877 ; 3.877 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; 4.890 ; 4.890 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; 4.254 ; 4.254 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; 4.254 ; 4.254 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; A[*]       ; MCLK       ; -3.827 ; -3.827 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; -3.827 ; -3.827 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; -3.975 ; -3.975 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; -3.931 ; -3.931 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; -3.551 ; -3.551 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; -3.701 ; -3.701 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; -3.551 ; -3.551 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; -3.682 ; -3.682 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; -3.645 ; -3.645 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; -3.615 ; -3.615 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; -3.669 ; -3.669 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; -3.699 ; -3.699 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; -3.643 ; -3.643 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DENDY      ; MCLK       ; -4.181 ; -4.181 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; -3.689 ; -3.689 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; -3.894 ; -3.894 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; -4.118 ; -4.118 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; -4.216 ; -4.216 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; -4.404 ; -4.404 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; -4.118 ; -4.118 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; -4.199 ; -4.199 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; -4.215 ; -4.215 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; -4.234 ; -4.234 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; -4.253 ; -4.253 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; -4.291 ; -4.291 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; -3.854 ; -3.854 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; -3.578 ; -3.578 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; -3.885 ; -3.885 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; -3.827 ; -3.827 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; -3.827 ; -3.827 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; -3.975 ; -3.975 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; -3.931 ; -3.931 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; -3.551 ; -3.551 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; -3.701 ; -3.701 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; -3.551 ; -3.551 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; -3.682 ; -3.682 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; -3.645 ; -3.645 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; -3.615 ; -3.615 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; -3.669 ; -3.669 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; -3.699 ; -3.699 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; -3.643 ; -3.643 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DENDY      ; MCLKPAL    ; -4.181 ; -4.181 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; -3.689 ; -3.689 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; -3.894 ; -3.894 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; -4.118 ; -4.118 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; -4.216 ; -4.216 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; -4.404 ; -4.404 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; -4.118 ; -4.118 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; -4.199 ; -4.199 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; -4.215 ; -4.215 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; -4.234 ; -4.234 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; -4.253 ; -4.253 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; -4.291 ; -4.291 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; -3.854 ; -3.854 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; -3.578 ; -3.578 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; -3.885 ; -3.885 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; -4.134 ; -4.134 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; -4.134 ; -4.134 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; ALE        ; MCLK       ; 3.646 ; 3.646 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 3.344 ; 3.344 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 3.271 ; 3.271 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 3.253 ; 3.253 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 3.254 ; 3.254 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 3.244 ; 3.244 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 3.248 ; 3.248 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 3.344 ; 3.344 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 3.271 ; 3.271 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 3.308 ; 3.308 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 2.850 ; 2.850 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 2.562 ; 2.562 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 2.216 ; 2.216 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 2.191 ; 2.191 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 2.229 ; 2.229 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 2.332 ; 2.332 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 2.337 ; 2.337 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 2.316 ; 2.316 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 2.471 ; 2.471 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 2.475 ; 2.475 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 2.562 ; 2.562 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 2.429 ; 2.429 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 2.308 ; 2.308 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 2.323 ; 2.323 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 2.300 ; 2.300 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 2.201 ; 2.201 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.590 ; 2.590 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.436 ; 2.436 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.481 ; 2.481 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.568 ; 2.568 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.590 ; 2.590 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.423 ; 2.423 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.555 ; 2.555 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.458 ; 2.458 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 2.985 ; 2.985 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 2.768 ; 2.768 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 2.782 ; 2.782 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 2.777 ; 2.777 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 2.779 ; 2.779 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 2.909 ; 2.909 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 2.962 ; 2.962 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 2.687 ; 2.687 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 2.943 ; 2.943 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 2.655 ; 2.655 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 2.678 ; 2.678 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 2.517 ; 2.517 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 2.568 ; 2.568 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 2.569 ; 2.569 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 2.584 ; 2.584 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 2.700 ; 2.700 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 2.652 ; 2.652 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 2.975 ; 2.975 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 2.985 ; 2.985 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 2.971 ; 2.971 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 2.966 ; 2.966 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 2.863 ; 2.863 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 2.860 ; 2.860 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 2.864 ; 2.864 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 2.755 ; 2.755 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 2.910 ; 2.910 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRD        ; MCLK       ; 3.943 ; 3.943 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nWR        ; MCLK       ; 3.727 ; 3.727 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 3.646 ; 3.646 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 3.344 ; 3.344 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 3.271 ; 3.271 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 3.253 ; 3.253 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 3.254 ; 3.254 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 3.244 ; 3.244 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 3.248 ; 3.248 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 3.344 ; 3.344 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 3.271 ; 3.271 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 3.308 ; 3.308 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 2.850 ; 2.850 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 2.562 ; 2.562 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 2.216 ; 2.216 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 2.191 ; 2.191 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 2.229 ; 2.229 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 2.332 ; 2.332 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 2.337 ; 2.337 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 2.316 ; 2.316 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 2.471 ; 2.471 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 2.475 ; 2.475 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 2.562 ; 2.562 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 2.429 ; 2.429 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 2.308 ; 2.308 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 2.323 ; 2.323 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 2.300 ; 2.300 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 2.201 ; 2.201 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.590 ; 2.590 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.436 ; 2.436 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.481 ; 2.481 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.568 ; 2.568 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.590 ; 2.590 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.423 ; 2.423 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.555 ; 2.555 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.458 ; 2.458 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 2.985 ; 2.985 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 2.768 ; 2.768 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 2.782 ; 2.782 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 2.777 ; 2.777 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 2.779 ; 2.779 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 2.909 ; 2.909 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 2.962 ; 2.962 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 2.687 ; 2.687 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 2.943 ; 2.943 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 2.655 ; 2.655 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 2.678 ; 2.678 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 2.517 ; 2.517 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 2.568 ; 2.568 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 2.569 ; 2.569 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 2.584 ; 2.584 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 2.700 ; 2.700 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 2.652 ; 2.652 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 2.975 ; 2.975 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 2.985 ; 2.985 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 2.971 ; 2.971 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 2.966 ; 2.966 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 2.863 ; 2.863 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 2.860 ; 2.860 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 2.864 ; 2.864 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 2.755 ; 2.755 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 2.910 ; 2.910 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRD        ; MCLKPAL    ; 3.943 ; 3.943 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nWR        ; MCLKPAL    ; 3.727 ; 3.727 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 3.106 ; 3.106 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 3.085 ; 3.085 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 3.035 ; 3.035 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 3.014 ; 3.014 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 3.106 ; 3.106 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 3.085 ; 3.085 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 3.035 ; 3.035 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 3.014 ; 3.014 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; ALE        ; MCLK       ; 3.103 ; 3.103 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.533 ; 2.533 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.518 ; 2.518 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.493 ; 2.493 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.463 ; 2.463 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.558 ; 2.558 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.523 ; 2.523 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.654 ; 2.654 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 2.481 ; 2.481 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 2.191 ; 2.191 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 2.216 ; 2.216 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 2.191 ; 2.191 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 2.229 ; 2.229 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 2.332 ; 2.332 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 2.337 ; 2.337 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 2.316 ; 2.316 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 2.471 ; 2.471 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 2.475 ; 2.475 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 2.562 ; 2.562 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 2.429 ; 2.429 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 2.308 ; 2.308 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 2.323 ; 2.323 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 2.300 ; 2.300 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 2.201 ; 2.201 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.423 ; 2.423 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.436 ; 2.436 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.481 ; 2.481 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.568 ; 2.568 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.590 ; 2.590 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.423 ; 2.423 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.555 ; 2.555 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.458 ; 2.458 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 2.420 ; 2.420 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 2.559 ; 2.559 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 2.581 ; 2.581 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 2.581 ; 2.581 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 2.578 ; 2.578 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 2.569 ; 2.569 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 2.703 ; 2.703 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 2.595 ; 2.595 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 2.586 ; 2.586 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 2.625 ; 2.625 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 2.652 ; 2.652 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 2.449 ; 2.449 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 2.527 ; 2.527 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 2.420 ; 2.420 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 2.481 ; 2.481 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 2.525 ; 2.525 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 2.585 ; 2.585 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 2.890 ; 2.890 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 2.898 ; 2.898 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 2.894 ; 2.894 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 2.838 ; 2.838 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 2.780 ; 2.780 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 2.782 ; 2.782 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 2.853 ; 2.853 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 2.667 ; 2.667 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 2.784 ; 2.784 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRD        ; MCLK       ; 2.954 ; 2.954 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nWR        ; MCLK       ; 2.786 ; 2.786 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 3.103 ; 3.103 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.533 ; 2.533 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.518 ; 2.518 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.493 ; 2.493 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.463 ; 2.463 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.558 ; 2.558 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.523 ; 2.523 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.654 ; 2.654 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 2.481 ; 2.481 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 2.191 ; 2.191 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 2.216 ; 2.216 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 2.191 ; 2.191 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 2.229 ; 2.229 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 2.332 ; 2.332 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 2.337 ; 2.337 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 2.316 ; 2.316 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 2.471 ; 2.471 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 2.475 ; 2.475 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 2.562 ; 2.562 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 2.429 ; 2.429 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 2.308 ; 2.308 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 2.323 ; 2.323 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 2.300 ; 2.300 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 2.201 ; 2.201 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.423 ; 2.423 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.436 ; 2.436 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.481 ; 2.481 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.568 ; 2.568 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.590 ; 2.590 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.423 ; 2.423 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.555 ; 2.555 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.458 ; 2.458 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 2.420 ; 2.420 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 2.559 ; 2.559 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 2.581 ; 2.581 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 2.581 ; 2.581 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 2.578 ; 2.578 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 2.569 ; 2.569 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 2.703 ; 2.703 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 2.595 ; 2.595 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 2.586 ; 2.586 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 2.625 ; 2.625 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 2.652 ; 2.652 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 2.449 ; 2.449 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 2.527 ; 2.527 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 2.420 ; 2.420 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 2.481 ; 2.481 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 2.525 ; 2.525 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 2.585 ; 2.585 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 2.890 ; 2.890 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 2.898 ; 2.898 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 2.894 ; 2.894 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 2.838 ; 2.838 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 2.780 ; 2.780 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 2.782 ; 2.782 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 2.853 ; 2.853 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 2.667 ; 2.667 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 2.784 ; 2.784 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRD        ; MCLKPAL    ; 2.954 ; 2.954 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nWR        ; MCLKPAL    ; 2.786 ; 2.786 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 2.994 ; 2.994 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 2.973 ; 2.973 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 3.035 ; 3.035 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 3.014 ; 3.014 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 2.994 ; 2.994 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 2.973 ; 2.973 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 3.035 ; 3.035 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 3.014 ; 3.014 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------+
; Output Enable Times                                                                       ;
+------------+------------+-------+------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 2.436 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.446 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.436 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.436 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.480 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.480 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.480 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.481 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.491 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 3.624 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 3.642 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 3.652 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 3.642 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 3.632 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 3.625 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 3.625 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 3.624 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 3.624 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 2.436 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.446 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.436 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.436 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.480 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.480 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.480 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.481 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.491 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 3.624 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 3.642 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 3.652 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 3.642 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 3.632 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 3.625 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 3.625 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 3.624 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 3.624 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-------+------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                               ;
+------------+------------+-------+------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 2.392 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.402 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.392 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.392 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.436 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.436 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.436 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.437 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.447 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.683 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.701 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.711 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.701 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.691 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.684 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.684 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.683 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.683 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 2.392 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.402 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.392 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.392 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.436 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.436 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.436 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.437 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.447 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.683 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.701 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.711 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.701 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.691 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.684 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.684 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.683 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.683 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-------+------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                               ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                     ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 2.436     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.446     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.436     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.436     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.480     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.480     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.480     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.481     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.491     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 3.624     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 3.642     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 3.652     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 3.642     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 3.632     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 3.625     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 3.625     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 3.624     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 3.624     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 2.436     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.446     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.436     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.436     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.480     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.480     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.480     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.481     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.491     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 3.624     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 3.642     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 3.652     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 3.642     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 3.632     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 3.625     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 3.625     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 3.624     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 3.624     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-----------+-----------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                       ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                     ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 2.392     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.402     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.392     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.392     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.436     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.436     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.436     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.437     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.447     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.683     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.701     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.711     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.701     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.691     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.684     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.684     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.683     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.683     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 2.392     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.402     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.392     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.392     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.436     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.436     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.436     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.437     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.447     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.683     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.701     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.711     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.701     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.691     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.684     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.684     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.683     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.683     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-----------+-----------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+--------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                     ; -4.647    ; 0.215 ; N/A      ; N/A     ; 5.000               ;
;  MCLK                                ; N/A       ; N/A   ; N/A      ; N/A     ; 5.000               ;
;  MCLKPAL                             ; N/A       ; N/A   ; N/A      ; N/A     ; 5.000               ;
;  inst2|altpll_component|pll|clk[0]   ; -4.640    ; 0.215 ; N/A      ; N/A     ; 8.573               ;
;  inst2|altpll_component|pll|clk[0]~1 ; -4.647    ; 0.215 ; N/A      ; N/A     ; 6.331               ;
;  inst2|altpll_component|pll|clk[1]   ; -1.442    ; 0.245 ; N/A      ; N/A     ; 22.038              ;
;  inst2|altpll_component|pll|clk[1]~1 ; -1.442    ; 0.245 ; N/A      ; N/A     ; 17.554              ;
; Design-wide TNS                      ; -7204.174 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  MCLK                                ; N/A       ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  MCLKPAL                             ; N/A       ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|pll|clk[0]   ; -3592.257 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|pll|clk[0]~1 ; -3598.735 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|pll|clk[1]   ; -6.591    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|pll|clk[1]~1 ; -6.591    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; A[*]       ; MCLK       ; 8.464  ; 8.464  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; 8.009  ; 8.009  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; 8.464  ; 8.464  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; 8.217  ; 8.217  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 7.550  ; 7.550  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 7.546  ; 7.546  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 7.278  ; 7.278  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 7.513  ; 7.513  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 7.457  ; 7.457  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 7.351  ; 7.351  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 7.510  ; 7.510  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 7.550  ; 7.550  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 7.433  ; 7.433  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DENDY      ; MCLK       ; 9.457  ; 9.457  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; 11.302 ; 11.302 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; 10.046 ; 10.046 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 11.363 ; 11.363 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 11.363 ; 11.363 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 10.877 ; 10.877 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 10.294 ; 10.294 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 10.175 ; 10.175 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 10.739 ; 10.739 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 10.854 ; 10.854 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 10.917 ; 10.917 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 11.169 ; 11.169 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; 9.808  ; 9.808  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; 7.855  ; 7.855  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; 11.111 ; 11.111 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; 8.464  ; 8.464  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; 8.009  ; 8.009  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; 8.464  ; 8.464  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; 8.217  ; 8.217  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 7.550  ; 7.550  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 7.546  ; 7.546  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 7.278  ; 7.278  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 7.513  ; 7.513  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 7.457  ; 7.457  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 7.351  ; 7.351  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 7.510  ; 7.510  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 7.550  ; 7.550  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 7.433  ; 7.433  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DENDY      ; MCLKPAL    ; 9.457  ; 9.457  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; 11.302 ; 11.302 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; 10.046 ; 10.046 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 11.363 ; 11.363 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 11.363 ; 11.363 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 10.877 ; 10.877 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 10.294 ; 10.294 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 10.175 ; 10.175 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 10.739 ; 10.739 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 10.854 ; 10.854 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 10.917 ; 10.917 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 11.169 ; 11.169 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; 9.808  ; 9.808  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; 7.855  ; 7.855  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; 11.111 ; 11.111 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; 8.910  ; 8.910  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; 8.910  ; 8.910  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; A[*]       ; MCLK       ; -3.827 ; -3.827 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; -3.827 ; -3.827 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; -3.975 ; -3.975 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; -3.931 ; -3.931 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; -3.551 ; -3.551 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; -3.701 ; -3.701 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; -3.551 ; -3.551 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; -3.682 ; -3.682 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; -3.645 ; -3.645 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; -3.615 ; -3.615 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; -3.669 ; -3.669 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; -3.699 ; -3.699 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; -3.643 ; -3.643 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DENDY      ; MCLK       ; -4.181 ; -4.181 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; -3.689 ; -3.689 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; -3.894 ; -3.894 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; -4.118 ; -4.118 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; -4.216 ; -4.216 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; -4.404 ; -4.404 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; -4.118 ; -4.118 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; -4.199 ; -4.199 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; -4.215 ; -4.215 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; -4.234 ; -4.234 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; -4.253 ; -4.253 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; -4.291 ; -4.291 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; -3.854 ; -3.854 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; -3.578 ; -3.578 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; -3.885 ; -3.885 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; -3.827 ; -3.827 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; -3.827 ; -3.827 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; -3.975 ; -3.975 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; -3.931 ; -3.931 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; -3.551 ; -3.551 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; -3.701 ; -3.701 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; -3.551 ; -3.551 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; -3.682 ; -3.682 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; -3.645 ; -3.645 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; -3.615 ; -3.615 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; -3.669 ; -3.669 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; -3.699 ; -3.699 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; -3.643 ; -3.643 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DENDY      ; MCLKPAL    ; -4.181 ; -4.181 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; -3.689 ; -3.689 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; -3.894 ; -3.894 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; -4.118 ; -4.118 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; -4.216 ; -4.216 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; -4.404 ; -4.404 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; -4.118 ; -4.118 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; -4.199 ; -4.199 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; -4.215 ; -4.215 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; -4.234 ; -4.234 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; -4.253 ; -4.253 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; -4.291 ; -4.291 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; -3.854 ; -3.854 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; -3.578 ; -3.578 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; -3.885 ; -3.885 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; -4.134 ; -4.134 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; -4.134 ; -4.134 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; ALE        ; MCLK       ; 9.793  ; 9.793  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 9.174  ; 9.174  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 9.031  ; 9.031  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 9.004  ; 9.004  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 9.001  ; 9.001  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 8.986  ; 8.986  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 8.997  ; 8.997  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 9.174  ; 9.174  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 9.027  ; 9.027  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 9.093  ; 9.093  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 7.384  ; 7.384  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 6.158  ; 6.158  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 5.464  ; 5.464  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 5.424  ; 5.424  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 5.498  ; 5.498  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 5.854  ; 5.854  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 5.856  ; 5.856  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 5.813  ; 5.813  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 6.043  ; 6.043  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 6.048  ; 6.048  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 6.158  ; 6.158  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 5.757  ; 5.757  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 5.562  ; 5.562  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 5.589  ; 5.589  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 5.530  ; 5.530  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 5.186  ; 5.186  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 6.375  ; 6.375  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 5.936  ; 5.936  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 6.011  ; 6.011  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 6.337  ; 6.337  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 6.375  ; 6.375  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 5.926  ; 5.926  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 6.319  ; 6.319  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 5.969  ; 5.969  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 5.979  ; 5.979  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 7.680  ; 7.680  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 6.994  ; 6.994  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 7.010  ; 7.010  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 7.002  ; 7.002  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 7.004  ; 7.004  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 7.245  ; 7.245  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 7.547  ; 7.547  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 6.754  ; 6.754  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 7.520  ; 7.520  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 6.606  ; 6.606  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 6.841  ; 6.841  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 6.284  ; 6.284  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 6.516  ; 6.516  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 6.463  ; 6.463  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 6.477  ; 6.477  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 6.768  ; 6.768  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 6.790  ; 6.790  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 7.665  ; 7.665  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 7.680  ; 7.680  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 7.659  ; 7.659  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 7.661  ; 7.661  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 7.313  ; 7.313  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 7.307  ; 7.307  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 7.328  ; 7.328  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 6.952  ; 6.952  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 7.700  ; 7.700  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRD        ; MCLK       ; 10.599 ; 10.599 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nWR        ; MCLK       ; 10.149 ; 10.149 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 9.793  ; 9.793  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 9.174  ; 9.174  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 9.031  ; 9.031  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 9.004  ; 9.004  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 9.001  ; 9.001  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 8.986  ; 8.986  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 8.997  ; 8.997  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 9.174  ; 9.174  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 9.027  ; 9.027  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 9.093  ; 9.093  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 7.384  ; 7.384  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 6.158  ; 6.158  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 5.464  ; 5.464  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 5.424  ; 5.424  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 5.498  ; 5.498  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 5.854  ; 5.854  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 5.856  ; 5.856  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 5.813  ; 5.813  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 6.043  ; 6.043  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 6.048  ; 6.048  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 6.158  ; 6.158  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 5.757  ; 5.757  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 5.562  ; 5.562  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 5.589  ; 5.589  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 5.530  ; 5.530  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 5.186  ; 5.186  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 6.375  ; 6.375  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 5.936  ; 5.936  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 6.011  ; 6.011  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 6.337  ; 6.337  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 6.375  ; 6.375  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 5.926  ; 5.926  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 6.319  ; 6.319  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 5.969  ; 5.969  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 5.979  ; 5.979  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 7.680  ; 7.680  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 6.994  ; 6.994  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 7.010  ; 7.010  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 7.002  ; 7.002  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 7.004  ; 7.004  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 7.245  ; 7.245  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 7.547  ; 7.547  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 6.754  ; 6.754  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 7.520  ; 7.520  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 6.606  ; 6.606  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 6.841  ; 6.841  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 6.284  ; 6.284  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 6.516  ; 6.516  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 6.463  ; 6.463  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 6.477  ; 6.477  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 6.768  ; 6.768  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 6.790  ; 6.790  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 7.665  ; 7.665  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 7.680  ; 7.680  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 7.659  ; 7.659  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 7.661  ; 7.661  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 7.313  ; 7.313  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 7.307  ; 7.307  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 7.328  ; 7.328  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 6.952  ; 6.952  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 7.700  ; 7.700  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRD        ; MCLKPAL    ; 10.599 ; 10.599 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nWR        ; MCLKPAL    ; 10.149 ; 10.149 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 8.208  ; 8.208  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 7.970  ; 7.970  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 7.890  ; 7.890  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 7.652  ; 7.652  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 8.208  ; 8.208  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 7.970  ; 7.970  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 7.890  ; 7.890  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 7.652  ; 7.652  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; ALE        ; MCLK       ; 3.103 ; 3.103 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.533 ; 2.533 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.518 ; 2.518 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.493 ; 2.493 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.463 ; 2.463 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.558 ; 2.558 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.523 ; 2.523 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.654 ; 2.654 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 2.481 ; 2.481 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 2.191 ; 2.191 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 2.216 ; 2.216 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 2.191 ; 2.191 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 2.229 ; 2.229 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 2.332 ; 2.332 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 2.337 ; 2.337 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 2.316 ; 2.316 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 2.471 ; 2.471 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 2.475 ; 2.475 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 2.562 ; 2.562 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 2.429 ; 2.429 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 2.308 ; 2.308 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 2.323 ; 2.323 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 2.300 ; 2.300 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 2.201 ; 2.201 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.423 ; 2.423 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.436 ; 2.436 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.481 ; 2.481 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.568 ; 2.568 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.590 ; 2.590 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.423 ; 2.423 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.555 ; 2.555 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.458 ; 2.458 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 2.420 ; 2.420 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 2.559 ; 2.559 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 2.581 ; 2.581 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 2.581 ; 2.581 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 2.578 ; 2.578 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 2.569 ; 2.569 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 2.703 ; 2.703 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 2.595 ; 2.595 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 2.586 ; 2.586 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 2.625 ; 2.625 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 2.652 ; 2.652 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 2.449 ; 2.449 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 2.527 ; 2.527 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 2.420 ; 2.420 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 2.481 ; 2.481 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 2.525 ; 2.525 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 2.585 ; 2.585 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 2.890 ; 2.890 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 2.898 ; 2.898 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 2.894 ; 2.894 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 2.838 ; 2.838 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 2.780 ; 2.780 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 2.782 ; 2.782 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 2.853 ; 2.853 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 2.667 ; 2.667 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 2.784 ; 2.784 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRD        ; MCLK       ; 2.954 ; 2.954 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nWR        ; MCLK       ; 2.786 ; 2.786 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 3.103 ; 3.103 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.533 ; 2.533 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.518 ; 2.518 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.493 ; 2.493 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.463 ; 2.463 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.558 ; 2.558 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.523 ; 2.523 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.654 ; 2.654 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 2.481 ; 2.481 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 2.191 ; 2.191 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 2.216 ; 2.216 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 2.191 ; 2.191 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 2.229 ; 2.229 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 2.332 ; 2.332 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 2.337 ; 2.337 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 2.316 ; 2.316 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 2.471 ; 2.471 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 2.475 ; 2.475 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 2.562 ; 2.562 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 2.429 ; 2.429 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 2.308 ; 2.308 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 2.323 ; 2.323 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 2.300 ; 2.300 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 2.201 ; 2.201 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.423 ; 2.423 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.436 ; 2.436 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.481 ; 2.481 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.568 ; 2.568 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.590 ; 2.590 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.423 ; 2.423 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.555 ; 2.555 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.458 ; 2.458 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 2.420 ; 2.420 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 2.559 ; 2.559 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 2.581 ; 2.581 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 2.581 ; 2.581 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 2.578 ; 2.578 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 2.569 ; 2.569 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 2.703 ; 2.703 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 2.595 ; 2.595 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 2.586 ; 2.586 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 2.625 ; 2.625 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 2.652 ; 2.652 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 2.449 ; 2.449 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 2.527 ; 2.527 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 2.420 ; 2.420 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 2.481 ; 2.481 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 2.525 ; 2.525 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 2.585 ; 2.585 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 2.890 ; 2.890 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 2.898 ; 2.898 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 2.894 ; 2.894 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 2.838 ; 2.838 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 2.780 ; 2.780 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 2.782 ; 2.782 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 2.853 ; 2.853 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 2.667 ; 2.667 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 2.784 ; 2.784 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRD        ; MCLKPAL    ; 2.954 ; 2.954 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nWR        ; MCLKPAL    ; 2.786 ; 2.786 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 2.994 ; 2.994 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 2.973 ; 2.973 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 3.035 ; 3.035 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 3.014 ; 3.014 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 2.994 ; 2.994 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 2.973 ; 2.973 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 3.035 ; 3.035 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 3.014 ; 3.014 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
; inst2|altpll_component|pll|clk[0]   ; inst2|altpll_component|pll|clk[0]   ; 8631       ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]   ; false path ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[0]   ; 2322       ; 1161     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0]   ; 2322       ; 1161     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]   ; inst2|altpll_component|pll|clk[0]~1 ; false path ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 8631       ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[0]~1 ; 2322       ; 1161     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 2322       ; 1161     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]   ; 6          ; 0        ; 1        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]   ; 6          ; 0        ; 1        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 6          ; 0        ; 1        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 6          ; 0        ; 1        ; 0        ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
; inst2|altpll_component|pll|clk[0]   ; inst2|altpll_component|pll|clk[0]   ; 8631       ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]   ; false path ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[0]   ; 2322       ; 1161     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0]   ; 2322       ; 1161     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]   ; inst2|altpll_component|pll|clk[0]~1 ; false path ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 8631       ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[0]~1 ; 2322       ; 1161     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 2322       ; 1161     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]   ; 6          ; 0        ; 1        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]   ; 6          ; 0        ; 1        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 6          ; 0        ; 1        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 6          ; 0        ; 1        ; 0        ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 150   ; 150  ;
; Unconstrained Output Ports      ; 60    ; 60   ;
; Unconstrained Output Port Paths ; 231   ; 231  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 27 00:36:44 2025
Info: Command: quartus_sta RP2C02G -c RP2C02G
Info: qsta_default_script.tcl version: #1
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'RP2C02G.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[1]} -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[0]~1} {inst2|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[0]} {inst2|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[1]} -divide_by 2 -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[1]~1} {inst2|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[0]} -divide_by 2 -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[1]} {inst2|altpll_component|pll|clk[1]}
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.647
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.647     -3598.735 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):    -4.640     -3592.257 inst2|altpll_component|pll|clk[0] 
    Info (332119):    -1.442        -6.591 inst2|altpll_component|pll|clk[1] 
    Info (332119):    -1.442        -6.591 inst2|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):     0.499         0.000 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):     0.752         0.000 inst2|altpll_component|pll|clk[1] 
    Info (332119):     0.752         0.000 inst2|altpll_component|pll|clk[1]~1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 5.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.000         0.000 MCLK 
    Info (332119):     5.000         0.000 MCLKPAL 
    Info (332119):     6.331         0.000 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):     8.573         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):    17.554         0.000 inst2|altpll_component|pll|clk[1]~1 
    Info (332119):    22.038         0.000 inst2|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.576
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.576     -1246.243 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):    -1.569     -1239.765 inst2|altpll_component|pll|clk[0] 
    Info (332119):    -0.505        -2.354 inst2|altpll_component|pll|clk[1] 
    Info (332119):    -0.505        -2.354 inst2|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):     0.245         0.000 inst2|altpll_component|pll|clk[1] 
    Info (332119):     0.245         0.000 inst2|altpll_component|pll|clk[1]~1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 5.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.000         0.000 MCLK 
    Info (332119):     5.000         0.000 MCLKPAL 
    Info (332119):     7.271         0.000 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):     9.513         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):    17.796         0.000 inst2|altpll_component|pll|clk[1]~1 
    Info (332119):    22.280         0.000 inst2|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info (144001): Generated suppressed messages file E:/RP2C02-7--main/Quartus/output_files/RP2C02G.sta.smsg
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4561 megabytes
    Info: Processing ended: Fri Jun 27 00:36:45 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


+-----------------------------------------------+
; TimeQuest Timing Analyzer Suppressed Messages ;
+-----------------------------------------------+
The suppressed messages can be found in E:/RP2C02-7--main/Quartus/output_files/RP2C02G.sta.smsg.


