# RTS

## ğŸ§  Convenciones

- `IR`: Instruction Register (opcode actual)
- `PC`: Program Counter
- `DB`: Data Bus
- `AB`: Address Bus
- `tmp`: direcciÃ³n temporal intermedia
- `A`: Acumulador
- `[x]`: lectura de memoria
- `â†’`: asignaciÃ³n
- `DB â† A`: se pone el contenido del acumulador en el Data Bus para escribir

---

## ğŸŸ¡ Cosas importantes sobre `RTS`

- `RTS` **no afecta los flags** (`Z`, `N`, etc.)
- `RTS` **devuelve el control a la direcciÃ³n almacenada en la pila**, incrementando el **PC** antes de hacer el salto.
- La direcciÃ³n de retorno se obtiene de la pila: el byte bajo y luego el byte alto, que son leÃ­dos de la pila en orden inverso.

---

### ğŸ”¹ RTS â€” **4 ciclos**

| Ciclo | AcciÃ³n detallada |
|-------|------------------|
| 1     | `AB â† $0100 + SP`, `DB â† [AB]`, `tmp_lo â† DB`, `SP â† SP + 1` |
| 2     | `AB â† $0100 + SP`, `DB â† [AB]`, `tmp_hi â† DB`, `tmp â† tmp_lo | (tmp_hi << 8)`, `SP â† SP + 1` |
| 3     | `PC â† tmp` |
| 4     | `AB â† PC`, `DB â† [PC]`, `IR â† DB`, `PC â† PC + 1` |

---

### ğŸ”¹ ExplicaciÃ³n Ciclo por Ciclo

- **Ciclo 1**: El **CPU** obtiene el byte bajo de la direcciÃ³n de retorno de la pila.
  - `AB â† $0100 + SP`: Se coloca la direcciÃ³n de la pila (`SP`) en el **AB**.
  - `DB â† [AB]`: El **DB** toma el byte bajo de la direcciÃ³n almacenada en la pila.
  - `tmp_lo â† DB`: El byte bajo se guarda en **tmp_lo**.
  - `SP â† SP + 1`: El **Stack Pointer** se incrementa, ya que se ha leÃ­do el primer byte.

- **Ciclo 2**: El **CPU** obtiene el byte alto de la direcciÃ³n de retorno de la pila.
  - `AB â† $0100 + SP`: Se coloca nuevamente la direcciÃ³n de la pila en el **AB**.
  - `DB â† [AB]`: El **DB** toma el byte alto de la direcciÃ³n almacenada en la pila.
  - `tmp_hi â† DB`: El byte alto se guarda en **tmp_hi**.
  - `tmp â† tmp_lo | (tmp_hi << 8)`: Se forma la direcciÃ³n completa de retorno uniendo los bytes bajo y alto.
  - `SP â† SP + 1`: El **Stack Pointer** se incrementa de nuevo para apuntar al siguiente valor de la pila.

- **Ciclo 3**: El **CPU** asigna la direcciÃ³n de retorno al **PC**.
  - `PC â† tmp`: La direcciÃ³n calculada en **tmp** se asigna al **Program Counter**, haciendo que la ejecuciÃ³n del programa continÃºe desde esa direcciÃ³n.

- **Ciclo 4**: El **CPU** obtiene el siguiente byte del **PC**, lee el siguiente **opcode** (para el prÃ³ximo ciclo de instrucciones).
  - `AB â† PC`, `DB â† [PC]`: El **AB** apunta a la siguiente direcciÃ³n y el **DB** obtiene el siguiente byte del **PC**.
  - `IR â† DB`: El byte leÃ­do se asigna al **Instruction Register**.
  - `PC â† PC + 1`: El **PC** se incrementa para apuntar al siguiente byte.

Este proceso asegura que el programa pueda volver a la ejecuciÃ³n correcta desde el punto en el que fue interrumpido, devolviendo la direcciÃ³n de retorno desde la pila y continuando la ejecuciÃ³n.

---