# do ImageEqualizer_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 10.5b Lib Mapping Utility 2016.10 Oct  5 2016
# vmap work rtl_work 
# Copying /home/alecastrillo/intelFPGA/18.1/modelsim_ase/linuxaloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE/ls.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:18 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE/ls.sv 
# -- Compiling module ls
# 
# Top level modules:
# 	ls
# End time: 21:28:18 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE/norm.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:18 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE/norm.sv 
# -- Compiling module norm
# 
# Top level modules:
# 	norm
# End time: 21:28:18 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/adder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:18 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/adder.sv 
# -- Compiling module adder
# 
# Top level modules:
# 	adder
# End time: 21:28:18 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE/inc.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:18 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE/inc.sv 
# -- Compiling module inc
# 
# Top level modules:
# 	inc
# End time: 21:28:18 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE/mods.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:18 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE/mods.sv 
# -- Compiling module mods
# 
# Top level modules:
# 	mods
# End time: 21:28:18 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE/mux_LANE.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:18 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE/mux_LANE.sv 
# -- Compiling module mux_LANE
# 
# Top level modules:
# 	mux_LANE
# End time: 21:28:18 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE/lane.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:18 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE/lane.sv 
# -- Compiling module lane
# 
# Top level modules:
# 	lane
# End time: 21:28:18 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE/LANES.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:18 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/LANE/LANES.sv 
# -- Compiling module LANES
# 
# Top level modules:
# 	LANES
# End time: 21:28:18 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/add.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:18 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/add.sv 
# -- Compiling module add
# 
# Top level modules:
# 	add
# End time: 21:28:18 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/cmp.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:18 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/cmp.sv 
# -- Compiling module cmp
# 
# Top level modules:
# 	cmp
# End time: 21:28:18 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/mux_ALU.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:18 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/mux_ALU.sv 
# -- Compiling module mux_ALU
# 
# Top level modules:
# 	mux_ALU
# End time: 21:28:18 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/ALU.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:18 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/ALU.sv 
# -- Compiling module ALU
# 
# Top level modules:
# 	ALU
# End time: 21:28:18 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/flags.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:18 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/flags.sv 
# -- Compiling module flags
# 
# Top level modules:
# 	flags
# End time: 21:28:18 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/controlUnit.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:18 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/controlUnit.sv 
# -- Compiling module controlUnit
# 
# Top level modules:
# 	controlUnit
# End time: 21:28:18 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/decoder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:18 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/decoder.sv 
# -- Compiling module decoder
# 
# Top level modules:
# 	decoder
# End time: 21:28:18 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_vector.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:18 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_vector.sv 
# -- Compiling module mux_vector
# 
# Top level modules:
# 	mux_vector
# End time: 21:28:18 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/PCREG.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:18 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/PCREG.sv 
# -- Compiling module PCREG
# 
# Top level modules:
# 	PCREG
# End time: 21:28:18 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline/pipe_FtoD.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:19 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline/pipe_FtoD.sv 
# -- Compiling module pipe_FtoD
# 
# Top level modules:
# 	pipe_FtoD
# End time: 21:28:19 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline/pipe_DtoE.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:19 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline/pipe_DtoE.sv 
# -- Compiling module pipe_DtoE
# 
# Top level modules:
# 	pipe_DtoE
# End time: 21:28:19 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline/pipe_EtoM.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:19 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline/pipe_EtoM.sv 
# -- Compiling module pipe_EtoM
# 
# Top level modules:
# 	pipe_EtoM
# End time: 21:28:19 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline/pipe_MtoW.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:19 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline/pipe_MtoW.sv 
# -- Compiling module pipe_MtoW
# 
# Top level modules:
# 	pipe_MtoW
# End time: 21:28:19 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_pc.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:19 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_pc.sv 
# -- Compiling module mux_pc
# 
# Top level modules:
# 	mux_pc
# End time: 21:28:19 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_WB.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:19 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_WB.sv 
# -- Compiling module mux_WB
# 
# Top level modules:
# 	mux_WB
# End time: 21:28:19 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_VorH.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:19 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_VorH.sv 
# -- Compiling module mux_VorH
# 
# Top level modules:
# 	mux_VorH
# End time: 21:28:19 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_HSrc.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:19 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_HSrc.sv 
# -- Compiling module mux_HSrc
# 
# Top level modules:
# 	mux_HSrc
# End time: 21:28:19 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:19 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline.sv 
# -- Compiling module pipeline
# 
# Top level modules:
# 	pipeline
# End time: 21:28:19 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_ImmSrc.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:19 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_ImmSrc.sv 
# -- Compiling module mux_ImmSrc
# 
# Top level modules:
# 	mux_ImmSrc
# End time: 21:28:19 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_GET8.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:19 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_GET8.sv 
# -- Compiling module mux_GET8
# 
# Top level modules:
# 	mux_GET8
# End time: 21:28:19 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/dataMemory.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:19 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/dataMemory.sv 
# -- Compiling module dataMemory
# 
# Top level modules:
# 	dataMemory
# End time: 21:28:19 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/vectorRegisterFile.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:19 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/vectorRegisterFile.sv 
# -- Compiling module vectorRegisterFile
# 
# Top level modules:
# 	vectorRegisterFile
# End time: 21:28:19 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/instructionMemory.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:19 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/instructionMemory.sv 
# -- Compiling module instructionMemory
# 
# Top level modules:
# 	instructionMemory
# End time: 21:28:19 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/scalarRegisterFile.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:19 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/scalarRegisterFile.sv 
# -- Compiling module scalarRegisterFile
# 
# Top level modules:
# 	scalarRegisterFile
# End time: 21:28:19 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject {/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/histogramRegisterFile.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:28:19 on Jul 15,2020
# vlog -reportprogress 300 -sv -work work "+incdir+/home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject" /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/histogramRegisterFile.sv 
# -- Compiling module histogramRegisterFile
# 
# Top level modules:
# 	histogramRegisterFile
# End time: 21:28:19 on Jul 15,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
vsim work.pipeline
# vsim work.pipeline 
# Start time: 21:28:28 on Jul 15,2020
# Loading sv_std.std
# Loading work.pipeline
# Loading work.mux_pc
# Loading work.PCREG
# Loading work.adder
# Loading work.instructionMemory
# Loading work.pipe_FtoD
# Loading work.decoder
# Loading work.controlUnit
# Loading work.scalarRegisterFile
# Loading work.vectorRegisterFile
# Loading work.mux_vector
# Loading work.mux_HSrc
# Loading work.histogramRegisterFile
# Loading work.mux_VorH
# Loading work.pipe_DtoE
# Loading work.mux_ImmSrc
# Loading work.ALU
# Loading work.add
# Loading work.cmp
# Loading work.mux_ALU
# Loading work.flags
# Loading work.LANES
# Loading work.lane
# Loading work.norm
# Loading work.inc
# Loading work.ls
# Loading work.mods
# Loading work.mux_LANE
# Loading work.mux_GET8
# Loading work.pipe_EtoM
# Loading work.dataMemory
# Loading work.pipe_MtoW
# Loading work.mux_WB
# ** Warning: (vsim-3015) /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline.sv(51): [PCDPC] - Port size (32) does not match connection size (16) for port 'next_pc'. The port definition is at: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_pc.sv(1).
#    Time: 0 ps  Iteration: 0  Instance: /pipeline/mux_pc File: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_pc.sv
# ** Warning: (vsim-3015) /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline.sv(51): [PCDPC] - Port size (32) does not match connection size (16) for port 'branch_pc'. The port definition is at: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_pc.sv(1).
#    Time: 0 ps  Iteration: 0  Instance: /pipeline/mux_pc File: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_pc.sv
# ** Warning: (vsim-3015) /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline.sv(51): [PCDPC] - Port size (32) does not match connection size (16) for port 'pc'. The port definition is at: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_pc.sv(3).
#    Time: 0 ps  Iteration: 0  Instance: /pipeline/mux_pc File: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_pc.sv
# ** Warning: (vsim-3015) /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline.sv(66): [PCDPC] - Port size (17) does not match connection size (16) for port 'Imm'. The port definition is at: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/decoder.sv(5).
#    Time: 0 ps  Iteration: 0  Instance: /pipeline/decoder File: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/decoder.sv
# ** Warning: (vsim-3015) /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline.sv(68): [PCDPC] - Port size (2) does not match connection size (3) for port 'ALUControl'. The port definition is at: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/controlUnit.sv(4).
#    Time: 0 ps  Iteration: 0  Instance: /pipeline/controlUnit File: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/controlUnit.sv
# ** Warning: (vsim-3015) /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline.sv(95): [PCDPC] - Port size (5) does not match connection size (1) for port 'Flags'. The port definition is at: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/ALU.sv(3).
#    Time: 0 ps  Iteration: 0  Instance: /pipeline/ALU File: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/ALU.sv
# ** Warning: (vsim-3015) /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/ALU.sv(24): [PCDPC] - Port size (1) does not match connection size (32) for port 'cin'. The port definition is at: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/add.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /pipeline/ALU/ADD File: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/add.sv
# ** Warning: (vsim-3015) /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/ALU.sv(25): [PCDPC] - Port size (1) does not match connection size (32) for port 'cin'. The port definition is at: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/add.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /pipeline/ALU/INC File: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/add.sv
# ** Warning: (vsim-3839) /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/ALU.sv(25): Variable '/pipeline/ALU/cout', driven via a port connection, is multiply driven. See /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/ALU.sv(24).
#    Time: 0 ps  Iteration: 0  Instance: /pipeline/ALU/INC File: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/add.sv
# ** Warning: (vsim-3015) /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/ALU.sv(34): [PCDPC] - Port size (16) does not match connection size (1) for port 'SUM'. The port definition is at: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/flags.sv(1).
#    Time: 0 ps  Iteration: 0  Instance: /pipeline/ALU/flags_F File: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/flags.sv
# ** Warning: (vsim-3015) /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/ALU.sv(34): [PCDPC] - Port size (2) does not match connection size (3) for port 'ALUControl'. The port definition is at: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/flags.sv(3).
#    Time: 0 ps  Iteration: 0  Instance: /pipeline/ALU/flags_F File: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/flags.sv
# ** Warning: (vsim-3015) /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline.sv(114): [PCDPC] - Port size (64) does not match connection size (1) for port 'DataFromMem_W'. The port definition is at: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline/pipe_MtoW.sv(14).
#    Time: 0 ps  Iteration: 0  Instance: /pipeline/pipe_MtoW File: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline/pipe_MtoW.sv
# ** Warning: (vsim-3015) /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/pipeline.sv(123): [PCDPC] - Port size (64) does not match connection size (1) for port 'DataFromMem'. The port definition is at: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_WB.sv(1).
#    Time: 0 ps  Iteration: 0  Instance: /pipeline/mux_WB File: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/mux_WB.sv
# ** Warning: (vsim-3839) /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/ALU.sv(18): Variable '/pipeline/ALU/Flags', driven via a port connection, is multiply driven. See /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/ALU.sv(34).
#    Time: 0 ps  Iteration: 0  Instance: /pipeline/ALU File: /home/alecastrillo/Cursos/Arqui/ProyectoII/ProyectoII-ArquiII/QuartusProject/ALU/ALU.sv
add wave -position end  sim:/pipeline/clk
add wave -position end  sim:/pipeline/reset
add wave -position end  sim:/pipeline/GET8_D
add wave -position end  sim:/pipeline/PCSrc_D
add wave -position end  sim:/pipeline/ScalarWrite_D
add wave -position end  sim:/pipeline/VectorWrite_D
add wave -position end  sim:/pipeline/HistogramWrite_D
add wave -position end  sim:/pipeline/MemtoReg_D
add wave -position end  sim:/pipeline/MemWrite_D
add wave -position end  sim:/pipeline/Branch_D
add wave -position end  sim:/pipeline/HistSrc_D
add wave -position end  sim:/pipeline/FlagWrite_D
add wave -position end  sim:/pipeline/ImmSrc_D
add wave -position end  sim:/pipeline/VectorOrHistogram_D
add wave -position end  sim:/pipeline/ALUControl_D
add wave -position end  sim:/pipeline/LaneControl_D
add wave -position end  sim:/pipeline/PC
add wave -position end  sim:/pipeline/PCPlus4
add wave -position end  sim:/pipeline/PC_IN
add wave -position end  sim:/pipeline/Imm
add wave -position end  sim:/pipeline/InstrF
add wave -position end  sim:/pipeline/enable
add wave -position end  sim:/pipeline/enable_FtoD
add wave -position end  sim:/pipeline/FlushD
add wave -position end  sim:/pipeline/cond
add wave -position end  sim:/pipeline/op
add wave -position end  sim:/pipeline/RvD
add wave -position end  sim:/pipeline/RvS
add wave -position end  sim:/pipeline/RnD
add wave -position end  sim:/pipeline/RnSA
add wave -position end  sim:/pipeline/RnSB
add wave -position end  sim:/pipeline/InstrD
add wave -position end  sim:/pipeline/V8bit
add wave -position end  sim:/pipeline/RhD
add wave -position end  sim:/pipeline/RnDA_D
add wave -position end  sim:/pipeline/RnDB_D
add wave -position end  sim:/pipeline/RhD_HRF
add wave -position end  sim:/pipeline/RvD_VRF
add wave -position end  sim:/pipeline/RvDA_D
add wave -position end  sim:/pipeline/GET8_E
add wave -position end  sim:/pipeline/PCSrc_E
add wave -position end  sim:/pipeline/ScalarWrite_E
add wave -position end  sim:/pipeline/VectorWrite_E
add wave -position end  sim:/pipeline/HistogramWrite_E
add wave -position end  sim:/pipeline/MemtoReg_E
add wave -position end  sim:/pipeline/MemWrite_E
add wave -position end  sim:/pipeline/Branch_E
add wave -position end  sim:/pipeline/FlagsW_E
add wave -position end  sim:/pipeline/FlagWrite_E
add wave -position end  sim:/pipeline/ImmSrc_E
add wave -position end  sim:/pipeline/RnDA_E
add wave -position end  sim:/pipeline/RnDB_E
add wave -position end  sim:/pipeline/SrcB
add wave -position end  sim:/pipeline/RvDA_E
add wave -position end  sim:/pipeline/RhD_E
add wave -position end  sim:/pipeline/RvD_E
add wave -position end  sim:/pipeline/RnD_E
add wave -position end  sim:/pipeline/ALUControl_E
add wave -position end  sim:/pipeline/LaneControl_E
add wave -position end  sim:/pipeline/Imm_D
add wave -position end  sim:/pipeline/Imm_E
add wave -position end  sim:/pipeline/ALUResult_E
add wave -position end  sim:/pipeline/LanesResult
add wave -position end  sim:/pipeline/LanesResult_E
add wave -position end  sim:/pipeline/Flush_M
add wave -position end  sim:/pipeline/PCSrc_M
add wave -position end  sim:/pipeline/ScalarWrite_M
add wave -position end  sim:/pipeline/VectorWrite_M
add wave -position end  sim:/pipeline/HistogramWrite_M
add wave -position end  sim:/pipeline/MemtoReg_M
add wave -position end  sim:/pipeline/MemWrite_M
add wave -position end  sim:/pipeline/ALUResult_M
add wave -position end  sim:/pipeline/LanesResult_M
add wave -position end  sim:/pipeline/RhD_M
add wave -position end  sim:/pipeline/RvD_M
add wave -position end  sim:/pipeline/RnD_M
add wave -position end  sim:/pipeline/DataFromMem_M
add wave -position end  sim:/pipeline/PCSrc_W
add wave -position end  sim:/pipeline/ScalarWrite_W
add wave -position end  sim:/pipeline/VectorWrite_W
add wave -position end  sim:/pipeline/HistogramWrite_W
add wave -position end  sim:/pipeline/MemtoReg_W
add wave -position end  sim:/pipeline/ALUResult_W
add wave -position end  sim:/pipeline/LanesResult_W
add wave -position end  sim:/pipeline/RhD_W
add wave -position end  sim:/pipeline/RvD_W
add wave -position end  sim:/pipeline/RnD_W
add wave -position end  sim:/pipeline/Res_W
add wave -position end  sim:/pipeline/FlushE
add wave -position end  sim:/pipeline/FlagsW_D
add wave -position end  sim:/pipeline/FlushW
add wave -position end  sim:/pipeline/DataFromMem_W
run
run
run
run
# End time: 21:31:06 on Jul 15,2020, Elapsed time: 0:02:38
# Errors: 0, Warnings: 14
