Fitter report for Lab3
Sun Feb 26 11:19:03 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Estimated Delay Added for Hold Timing Summary
 29. Estimated Delay Added for Hold Timing Details
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun Feb 26 11:19:03 2023       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; Lab3                                        ;
; Top-level Entity Name           ; Lab3                                        ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 112 / 18,480 ( < 1 % )                      ;
; Total registers                 ; 56                                          ;
; Total pins                      ; 60 / 224 ( 27 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 3,153,920 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 308 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 4 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7         ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Clamping Diode                                                     ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
; Advanced Physical Optimization                                     ; On                  ; On                                    ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
;     Processor 3            ;   0.6%      ;
;     Processor 4            ;   0.6%      ;
;     Processor 5            ;   0.6%      ;
;     Processor 6            ;   0.6%      ;
;     Processor 7            ;   0.6%      ;
;     Processor 8            ;   0.6%      ;
;     Processor 9            ;   0.5%      ;
;     Processor 10           ;   0.5%      ;
;     Processor 11           ;   0.5%      ;
;     Processor 12           ;   0.5%      ;
;     Processor 13           ;   0.5%      ;
;     Processor 14           ;   0.5%      ;
;     Processor 15           ;   0.5%      ;
;     Processor 16           ;   0.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                             ;
+---------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------+------------------+-----------------------+
; Node                ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node             ; Destination Port ; Destination Port Name ;
+---------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------+------------------+-----------------------+
; CLK_50~inputCLKENA0 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                              ;                  ;                       ;
; Internal_Count[10]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Internal_Count[10]~DUPLICATE ;                  ;                       ;
; Internal_Count[17]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Internal_Count[17]~DUPLICATE ;                  ;                       ;
; Internal_Count[24]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Internal_Count[24]~DUPLICATE ;                  ;                       ;
; Internal_Count[26]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Internal_Count[26]~DUPLICATE ;                  ;                       ;
+---------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 391 ) ; 0.00 % ( 0 / 391 )         ; 0.00 % ( 0 / 391 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 391 ) ; 0.00 % ( 0 / 391 )         ; 0.00 % ( 0 / 391 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 391 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/tbwil/Documents/CPEN312/Lab3/output_files/Lab3.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 112 / 18,480       ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 112                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 118 / 18,480       ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 25                 ;       ;
;         [b] ALMs used for LUT logic                         ; 92                 ;       ;
;         [c] ALMs used for registers                         ; 1                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 6 / 18,480         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 18,480         ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 0                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 24 / 1,848         ; 1 %   ;
;     -- Logic LABs                                           ; 24                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 218                ;       ;
;     -- 7 input functions                                    ; 0                  ;       ;
;     -- 6 input functions                                    ; 6                  ;       ;
;     -- 5 input functions                                    ; 34                 ;       ;
;     -- 4 input functions                                    ; 114                ;       ;
;     -- <=3 input functions                                  ; 64                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 0                  ;       ;
;                                                             ;                    ;       ;
; Dedicated logic registers                                   ; 56                 ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 52 / 36,960        ; < 1 % ;
;         -- Secondary logic registers                        ; 4 / 36,960         ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 52                 ;       ;
;         -- Routing optimization registers                   ; 4                  ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 60 / 224           ; 27 %  ;
;     -- Clock pins                                           ; 4 / 9              ; 44 %  ;
;     -- Dedicated input pins                                 ; 0 / 11             ; 0 %   ;
;                                                             ;                    ;       ;
; M10K blocks                                                 ; 0 / 308            ; 0 %   ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 0 / 3,153,920      ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 3,153,920      ; 0 %   ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 0 / 66             ; 0 %   ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 0 / 4              ; 0 %   ;
; Global signals                                              ; 1                  ;       ;
;     -- Global clocks                                        ; 1 / 16             ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68             ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.6% / 0.6% / 0.6% ;       ;
; Peak interconnect usage (total/H/V)                         ; 6.3% / 6.5% / 5.8% ;       ;
; Maximum fan-out                                             ; 68                 ;       ;
; Highest non-global fan-out                                  ; 68                 ;       ;
; Total fan-out                                               ; 1089               ;       ;
; Average fan-out                                             ; 2.76               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 112 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 112                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 118 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 25                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 92                    ; 0                              ;
;         [c] ALMs used for registers                         ; 1                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 6 / 18480 ( < 1 % )   ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 18480 ( 0 % )     ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 24 / 1848 ( 1 % )     ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 24                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 218                   ; 0                              ;
;     -- 7 input functions                                    ; 0                     ; 0                              ;
;     -- 6 input functions                                    ; 6                     ; 0                              ;
;     -- 5 input functions                                    ; 34                    ; 0                              ;
;     -- 4 input functions                                    ; 114                   ; 0                              ;
;     -- <=3 input functions                                  ; 64                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 0                     ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 52 / 36960 ( < 1 % )  ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 4 / 36960 ( < 1 % )   ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 52                    ; 0                              ;
;         -- Routing optimization registers                   ; 4                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 60                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 1089                  ; 0                              ;
;     -- Registered Connections                               ; 100                   ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 16                    ; 0                              ;
;     -- Output Ports                                         ; 44                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLK_50        ; M9    ; 3B       ; 22           ; 0            ; 0            ; 34                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; alarm_trigger ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; data1[0]      ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; data1[1]      ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; data1[2]      ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; data2[0]      ; U13   ; 4A       ; 33           ; 0            ; 40           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; data2[1]      ; V13   ; 4A       ; 33           ; 0            ; 57           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; data2[2]      ; T13   ; 4A       ; 34           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; data2[3]      ; T12   ; 4A       ; 34           ; 0            ; 17           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; latchAMPM     ; U7    ; 3A       ; 10           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; latchH        ; M6    ; 3A       ; 14           ; 0            ; 17           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; latchM        ; M7    ; 3A       ; 14           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; latchS        ; W9    ; 3A       ; 11           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; reset         ; P22   ; 5A       ; 54           ; 16           ; 54           ; 68                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; set_alarm     ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; set_time      ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 27                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ALARM    ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outAMPM  ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outH1[0] ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outH1[1] ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outH1[2] ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outH1[3] ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outH1[4] ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outH1[5] ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outH1[6] ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outH2[0] ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outH2[1] ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outH2[2] ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outH2[3] ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outH2[4] ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outH2[5] ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outH2[6] ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outM1[0] ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outM1[1] ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outM1[2] ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outM1[3] ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outM1[4] ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outM1[5] ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outM1[6] ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outM2[0] ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outM2[1] ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outM2[2] ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outM2[3] ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outM2[4] ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outM2[5] ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outM2[6] ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outS1[0] ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outS1[1] ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outS1[2] ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outS1[3] ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outS1[4] ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outS1[5] ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outS1[6] ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outS2[0] ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outS2[1] ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outS2[2] ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outS2[3] ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outS2[4] ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outS2[5] ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outS2[6] ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 4 / 16 ( 25 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 4 / 16 ( 25 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 32 ( 16 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 46 / 48 ( 96 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                         ;
+----------+------------+----------+------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage         ; Dir.   ; I/O Standard ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                 ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG               ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; A11      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; A16      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; ALARM                  ; output ; 2.5 V        ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2       ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; outM2[4]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; set_time               ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; data1[2]               ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; data1[0]               ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; outS1[1]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; outS1[3]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; outS1[4]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; outS1[6]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; outS2[0]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1       ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0 ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; AB9      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; alarm_trigger          ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; set_alarm              ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; data1[1]               ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0              ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; outM2[5]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; outS1[2]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; outS1[5]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; outM2[0]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; outM2[1]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0              ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; B14      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; B17      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; outH1[2]               ; output ; 2.5 V        ;           ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; outH1[1]               ; output ; 2.5 V        ;           ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                   ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0              ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; C17      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; D4       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; D18      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; E3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; E13      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; E17      ;            ;          ; DNU                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                 ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; F11      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; F16      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                   ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; G3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                   ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; G7       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; G9       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; G19      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS               ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; H7       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; H12      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; J10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; J12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; J14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; J20      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; K8       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; K10      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; L1       ; 21         ; 2A       ; outAMPM                ; output ; 2.5 V        ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; L3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; L9       ;            ;          ; DNU                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0              ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; M1       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                   ; output ;              ;           ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; latchH                 ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; latchM                 ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; outH1[5]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLK_50                 ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; N3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; N9       ; 104        ; 3B       ; outH1[6]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; N17      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; N22      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                   ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; P9       ; 102        ; 3B       ; outH2[0]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; P13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; outH1[3]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; reset                  ; input  ; 2.5 V        ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4           ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; R13      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                 ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0              ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; T1       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3       ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; data2[3]               ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; data2[2]               ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; outH1[4]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; T16      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; T21      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; U3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; U7       ; 59         ; 3A       ; latchAMPM              ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; U9       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; U13      ; 109        ; 4A       ; data2[0]               ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; outH2[2]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; outH2[3]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; outM1[2]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; outH2[6]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; outS2[6]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; outS1[0]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                  ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                   ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; V7       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                 ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; V11      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; data2[1]               ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; outM2[2]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; V16      ; 134        ; 4A       ; outM1[3]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; outM1[1]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; outM1[0]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; outH2[4]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; outS2[5]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0              ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; W3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                   ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; W9       ; 65         ; 3A       ; latchS                 ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; outM1[5]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; outH1[0]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; outS2[3]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; outS2[4]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0              ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0              ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; outM2[3]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; outH2[1]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; outM1[6]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; outM1[4]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; outM2[6]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; outH2[5]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; outS2[1]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; outS2[2]               ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; outH1[0]      ; Incomplete set of assignments ;
; outH1[1]      ; Incomplete set of assignments ;
; outH1[2]      ; Incomplete set of assignments ;
; outH1[3]      ; Incomplete set of assignments ;
; outH1[4]      ; Incomplete set of assignments ;
; outH1[5]      ; Incomplete set of assignments ;
; outH1[6]      ; Incomplete set of assignments ;
; outH2[0]      ; Incomplete set of assignments ;
; outH2[1]      ; Incomplete set of assignments ;
; outH2[2]      ; Incomplete set of assignments ;
; outH2[3]      ; Incomplete set of assignments ;
; outH2[4]      ; Incomplete set of assignments ;
; outH2[5]      ; Incomplete set of assignments ;
; outH2[6]      ; Incomplete set of assignments ;
; outM1[0]      ; Incomplete set of assignments ;
; outM1[1]      ; Incomplete set of assignments ;
; outM1[2]      ; Incomplete set of assignments ;
; outM1[3]      ; Incomplete set of assignments ;
; outM1[4]      ; Incomplete set of assignments ;
; outM1[5]      ; Incomplete set of assignments ;
; outM1[6]      ; Incomplete set of assignments ;
; outM2[0]      ; Incomplete set of assignments ;
; outM2[1]      ; Incomplete set of assignments ;
; outM2[2]      ; Incomplete set of assignments ;
; outM2[3]      ; Incomplete set of assignments ;
; outM2[4]      ; Incomplete set of assignments ;
; outM2[5]      ; Incomplete set of assignments ;
; outM2[6]      ; Incomplete set of assignments ;
; outS1[0]      ; Incomplete set of assignments ;
; outS1[1]      ; Incomplete set of assignments ;
; outS1[2]      ; Incomplete set of assignments ;
; outS1[3]      ; Incomplete set of assignments ;
; outS1[4]      ; Incomplete set of assignments ;
; outS1[5]      ; Incomplete set of assignments ;
; outS1[6]      ; Incomplete set of assignments ;
; outS2[0]      ; Incomplete set of assignments ;
; outS2[1]      ; Incomplete set of assignments ;
; outS2[2]      ; Incomplete set of assignments ;
; outS2[3]      ; Incomplete set of assignments ;
; outS2[4]      ; Incomplete set of assignments ;
; outS2[5]      ; Incomplete set of assignments ;
; outS2[6]      ; Incomplete set of assignments ;
; ALARM         ; Incomplete set of assignments ;
; outAMPM       ; Incomplete set of assignments ;
; reset         ; Incomplete set of assignments ;
; alarm_trigger ; Incomplete set of assignments ;
; set_time      ; Incomplete set of assignments ;
; set_alarm     ; Incomplete set of assignments ;
; latchH        ; Incomplete set of assignments ;
; data1[2]      ; Incomplete set of assignments ;
; data1[1]      ; Incomplete set of assignments ;
; data1[0]      ; Incomplete set of assignments ;
; latchM        ; Incomplete set of assignments ;
; latchS        ; Incomplete set of assignments ;
; data2[0]      ; Incomplete set of assignments ;
; data2[1]      ; Incomplete set of assignments ;
; data2[2]      ; Incomplete set of assignments ;
; data2[3]      ; Incomplete set of assignments ;
; latchAMPM     ; Incomplete set of assignments ;
; CLK_50        ; Incomplete set of assignments ;
+---------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+-------------+--------------+
; Compilation Hierarchy Node ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name ; Entity Name ; Library Name ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+-------------+--------------+
; |Lab3                      ; 112.0 (112.0)        ; 117.5 (117.5)                    ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 218 (218)           ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 60   ; 0            ; |Lab3               ; Lab3        ; work         ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; outH1[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outH1[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outH1[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outH1[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outH1[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outH1[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outH1[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outH2[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outH2[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outH2[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outH2[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outH2[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outH2[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outH2[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM1[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM1[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM1[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM1[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM1[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM1[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM1[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM2[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM2[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM2[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM2[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM2[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM2[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outM2[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outS1[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outS1[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outS1[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outS1[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outS1[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outS1[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outS1[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outS2[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outS2[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outS2[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outS2[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outS2[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outS2[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outS2[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ALARM         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outAMPM       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reset         ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alarm_trigger ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; set_time      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; set_alarm     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; latchH        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data1[2]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data1[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data1[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; latchM        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; latchS        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data2[0]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data2[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data2[2]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data2[3]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; latchAMPM     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLK_50        ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; reset               ;                   ;         ;
;      - H1[2]~2      ; 0                 ; 0       ;
;      - H1[1]~6      ; 0                 ; 0       ;
;      - H1[0]~10     ; 0                 ; 0       ;
;      - M1[2]~2      ; 0                 ; 0       ;
;      - M1[1]~6      ; 0                 ; 0       ;
;      - M1[0]~10     ; 0                 ; 0       ;
;      - S1[2]~2      ; 0                 ; 0       ;
;      - S1[1]~6      ; 0                 ; 0       ;
;      - S1[0]~10     ; 0                 ; 0       ;
;      - H1[2]~0      ; 0                 ; 0       ;
;      - AMPM~7       ; 0                 ; 0       ;
;      - H2[0]~2      ; 0                 ; 0       ;
;      - H2[1]~6      ; 0                 ; 0       ;
;      - H2[2]~10     ; 0                 ; 0       ;
;      - H2[3]~14     ; 0                 ; 0       ;
;      - M2[0]~2      ; 0                 ; 0       ;
;      - M2[1]~6      ; 0                 ; 0       ;
;      - M2[2]~10     ; 0                 ; 0       ;
;      - M2[3]~14     ; 0                 ; 0       ;
;      - S2[0]~2      ; 0                 ; 0       ;
;      - S2[1]~6      ; 0                 ; 0       ;
;      - S2[2]~10     ; 0                 ; 0       ;
;      - S2[3]~14     ; 0                 ; 0       ;
;      - AMPM~2       ; 0                 ; 0       ;
;      - H1[2]~1      ; 1                 ; 0       ;
;      - H1[1]~5      ; 1                 ; 0       ;
;      - H1[0]~9      ; 1                 ; 0       ;
;      - M1[2]~1      ; 1                 ; 0       ;
;      - M1[1]~5      ; 1                 ; 0       ;
;      - M1[0]~9      ; 1                 ; 0       ;
;      - S1[2]~1      ; 1                 ; 0       ;
;      - S1[1]~5      ; 1                 ; 0       ;
;      - S1[0]~9      ; 1                 ; 0       ;
;      - AS1[2]       ; 1                 ; 0       ;
;      - AH2[0]       ; 1                 ; 0       ;
;      - AH2[1]       ; 1                 ; 0       ;
;      - AH2[2]       ; 1                 ; 0       ;
;      - AH2[3]       ; 1                 ; 0       ;
;      - AM2[0]       ; 1                 ; 0       ;
;      - AM2[1]       ; 1                 ; 0       ;
;      - AM2[2]       ; 1                 ; 0       ;
;      - AM2[3]       ; 1                 ; 0       ;
;      - AM1[1]       ; 1                 ; 0       ;
;      - AAMPM        ; 1                 ; 0       ;
;      - AH1[0]       ; 1                 ; 0       ;
;      - AH1[1]       ; 1                 ; 0       ;
;      - AH1[2]       ; 1                 ; 0       ;
;      - AM1[0]       ; 1                 ; 0       ;
;      - AM1[2]       ; 1                 ; 0       ;
;      - AS1[0]       ; 1                 ; 0       ;
;      - AS1[1]       ; 1                 ; 0       ;
;      - AS2[2]       ; 1                 ; 0       ;
;      - AS2[3]       ; 1                 ; 0       ;
;      - AS2[0]       ; 1                 ; 0       ;
;      - AS2[1]       ; 1                 ; 0       ;
;      - H2[0]~1      ; 1                 ; 0       ;
;      - H2[1]~5      ; 1                 ; 0       ;
;      - H2[2]~9      ; 1                 ; 0       ;
;      - H2[3]~13     ; 1                 ; 0       ;
;      - M2[0]~1      ; 1                 ; 0       ;
;      - M2[1]~5      ; 0                 ; 0       ;
;      - M2[2]~9      ; 1                 ; 0       ;
;      - M2[3]~13     ; 1                 ; 0       ;
;      - S2[0]~1      ; 1                 ; 0       ;
;      - S2[1]~5      ; 1                 ; 0       ;
;      - S2[2]~9      ; 1                 ; 0       ;
;      - S2[3]~13     ; 1                 ; 0       ;
;      - AMPM~1       ; 1                 ; 0       ;
; alarm_trigger       ;                   ;         ;
;      - ALARM$latch  ; 0                 ; 0       ;
; set_time            ;                   ;         ;
;      - AMPM~7       ; 0                 ; 0       ;
;      - H1~21        ; 0                 ; 0       ;
;      - H1~23        ; 0                 ; 0       ;
;      - H1~24        ; 0                 ; 0       ;
;      - M1~19        ; 0                 ; 0       ;
;      - M1~20        ; 0                 ; 0       ;
;      - M1~21        ; 0                 ; 0       ;
;      - S1~18        ; 0                 ; 0       ;
;      - S1~19        ; 0                 ; 0       ;
;      - S1~20        ; 0                 ; 0       ;
;      - AS2[1]~0     ; 0                 ; 0       ;
;      - AH2[0]~0     ; 0                 ; 0       ;
;      - AM2[0]~0     ; 0                 ; 0       ;
;      - AAMPM~0      ; 0                 ; 0       ;
;      - H2~25        ; 0                 ; 0       ;
;      - H2~26        ; 0                 ; 0       ;
;      - H2~27        ; 0                 ; 0       ;
;      - H2~28        ; 0                 ; 0       ;
;      - M2~25        ; 0                 ; 0       ;
;      - M2~26        ; 0                 ; 0       ;
;      - M2~27        ; 0                 ; 0       ;
;      - M2~28        ; 0                 ; 0       ;
;      - S2~24        ; 0                 ; 0       ;
;      - S2~25        ; 0                 ; 0       ;
;      - S2~26        ; 0                 ; 0       ;
;      - S2~27        ; 0                 ; 0       ;
;      - AMPM~10      ; 0                 ; 0       ;
; set_alarm           ;                   ;         ;
;      - AMPM~7       ; 1                 ; 0       ;
;      - AS2[1]~0     ; 1                 ; 0       ;
;      - AH2[0]~0     ; 1                 ; 0       ;
;      - AM2[0]~0     ; 1                 ; 0       ;
;      - AAMPM~0      ; 1                 ; 0       ;
; latchH              ;                   ;         ;
;      - H1~21        ; 0                 ; 0       ;
;      - H1~23        ; 0                 ; 0       ;
;      - H1~24        ; 0                 ; 0       ;
;      - AH2[0]~0     ; 0                 ; 0       ;
;      - H2~25        ; 0                 ; 0       ;
;      - H2~26        ; 0                 ; 0       ;
;      - H2~27        ; 0                 ; 0       ;
;      - H2~28        ; 0                 ; 0       ;
; data1[2]            ;                   ;         ;
;      - H1~21        ; 1                 ; 0       ;
;      - M1~19        ; 1                 ; 0       ;
;      - S1~18        ; 1                 ; 0       ;
;      - AS1[2]       ; 1                 ; 0       ;
;      - AH1[2]       ; 1                 ; 0       ;
;      - AM1[2]       ; 1                 ; 0       ;
; data1[1]            ;                   ;         ;
;      - H1~23        ; 1                 ; 0       ;
;      - M1~20        ; 1                 ; 0       ;
;      - S1~19        ; 1                 ; 0       ;
;      - AM1[1]       ; 1                 ; 0       ;
;      - AH1[1]       ; 1                 ; 0       ;
;      - AS1[1]       ; 1                 ; 0       ;
; data1[0]            ;                   ;         ;
;      - H1~24        ; 0                 ; 0       ;
;      - M1~21        ; 0                 ; 0       ;
;      - S1~20        ; 0                 ; 0       ;
;      - AH1[0]       ; 0                 ; 0       ;
;      - AM1[0]       ; 0                 ; 0       ;
;      - AS1[0]       ; 0                 ; 0       ;
; latchM              ;                   ;         ;
;      - M1~19        ; 0                 ; 0       ;
;      - M1~20        ; 0                 ; 0       ;
;      - M1~21        ; 0                 ; 0       ;
;      - AM2[0]~0     ; 0                 ; 0       ;
;      - M2~25        ; 0                 ; 0       ;
;      - M2~26        ; 0                 ; 0       ;
;      - M2~27        ; 0                 ; 0       ;
;      - M2~28        ; 0                 ; 0       ;
; latchS              ;                   ;         ;
;      - S1~18        ; 0                 ; 0       ;
;      - S1~19        ; 0                 ; 0       ;
;      - S1~20        ; 0                 ; 0       ;
;      - AS2[1]~0     ; 0                 ; 0       ;
;      - S2~24        ; 0                 ; 0       ;
;      - S2~25        ; 0                 ; 0       ;
;      - S2~26        ; 0                 ; 0       ;
;      - S2~27        ; 0                 ; 0       ;
; data2[0]            ;                   ;         ;
;      - H2~25        ; 1                 ; 0       ;
;      - M2~25        ; 1                 ; 0       ;
;      - S2~24        ; 1                 ; 0       ;
;      - AMPM~10      ; 1                 ; 0       ;
;      - AH2[0]       ; 1                 ; 0       ;
;      - AM2[0]       ; 1                 ; 0       ;
;      - AAMPM        ; 1                 ; 0       ;
;      - AS2[0]       ; 1                 ; 0       ;
; data2[1]            ;                   ;         ;
;      - H2~26        ; 1                 ; 0       ;
;      - M2~26        ; 1                 ; 0       ;
;      - S2~25        ; 1                 ; 0       ;
;      - AH2[1]       ; 1                 ; 0       ;
;      - AM2[1]       ; 1                 ; 0       ;
;      - AS2[1]       ; 1                 ; 0       ;
; data2[2]            ;                   ;         ;
;      - H2~27        ; 1                 ; 0       ;
;      - M2~27        ; 1                 ; 0       ;
;      - S2~26        ; 1                 ; 0       ;
;      - AH2[2]       ; 1                 ; 0       ;
;      - AM2[2]       ; 1                 ; 0       ;
;      - AS2[2]       ; 1                 ; 0       ;
; data2[3]            ;                   ;         ;
;      - H2~28        ; 1                 ; 0       ;
;      - M2~28        ; 1                 ; 0       ;
;      - S2~27        ; 1                 ; 0       ;
;      - AH2[3]       ; 1                 ; 0       ;
;      - AM2[3]       ; 1                 ; 0       ;
;      - AS2[3]       ; 1                 ; 0       ;
; latchAMPM           ;                   ;         ;
;      - AAMPM~0      ; 1                 ; 0       ;
;      - AMPM~10      ; 1                 ; 0       ;
; CLK_50              ;                   ;         ;
;      - ClkFlag      ; 1                 ; 0       ;
+---------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                           ;
+-------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name        ; Location            ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; AAMPM~0     ; LABCELL_X53_Y16_N21 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; AH2[0]~0    ; LABCELL_X53_Y16_N27 ; 7       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; AM2[0]~0    ; LABCELL_X53_Y9_N42  ; 7       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; AMPM~6      ; LABCELL_X41_Y5_N45  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; AMPM~7      ; LABCELL_X41_Y5_N15  ; 45      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; AS2[1]~0    ; LABCELL_X52_Y15_N15 ; 7       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; CLK_50      ; PIN_M9              ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; CLK_50      ; PIN_M9              ; 33      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; ClkFlag     ; FF_X41_Y3_N5        ; 23      ; Clock        ; no     ; --                   ; --               ; --                        ;
; Equal0~0    ; LABCELL_X40_Y5_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; H1[2]~0     ; LABCELL_X41_Y5_N0   ; 22      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; LessThan0~6 ; LABCELL_X41_Y3_N12  ; 33      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; M1[2]~18    ; LABCELL_X40_Y4_N0   ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; M2[3]~24    ; LABCELL_X40_Y5_N12  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                       ;
+--------+----------+---------+----------------------+------------------+---------------------------+
; Name   ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+----------+---------+----------------------+------------------+---------------------------+
; CLK_50 ; PIN_M9   ; 33      ; Global Clock         ; GCLK6            ; --                        ;
+--------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 417 / 140,056 ( < 1 % ) ;
; C12 interconnects            ; 63 / 6,048 ( 1 % )      ;
; C2 interconnects             ; 221 / 54,648 ( < 1 % )  ;
; C4 interconnects             ; 182 / 25,920 ( < 1 % )  ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 50 / 140,056 ( < 1 % )  ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Local interconnects          ; 133 / 36,960 ( < 1 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 165 / 5,984 ( 3 % )     ;
; R14/C12 interconnect drivers ; 203 / 9,504 ( 2 % )     ;
; R3 interconnects             ; 259 / 60,192 ( < 1 % )  ;
; R6 interconnects             ; 349 / 127,072 ( < 1 % ) ;
; Spine clocks                 ; 1 / 120 ( < 1 % )       ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 60        ; 0            ; 60        ; 0            ; 0            ; 60        ; 60        ; 0            ; 60        ; 60        ; 0            ; 44           ; 0            ; 0            ; 0            ; 0            ; 44           ; 0            ; 0            ; 0            ; 0            ; 44           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 60           ; 0         ; 60           ; 60           ; 0         ; 0         ; 60           ; 0         ; 0         ; 60           ; 16           ; 60           ; 60           ; 60           ; 60           ; 16           ; 60           ; 60           ; 60           ; 60           ; 16           ; 60           ; 60           ; 60           ; 60           ; 60           ; 60           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; outH1[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outH1[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outH1[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outH1[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outH1[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outH1[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outH1[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outH2[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outH2[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outH2[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outH2[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outH2[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outH2[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outH2[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM1[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM1[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM1[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM1[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM1[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM1[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM1[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM2[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM2[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM2[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM2[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM2[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM2[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outM2[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outS1[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outS1[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outS1[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outS1[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outS1[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outS1[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outS1[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outS2[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outS2[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outS2[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outS2[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outS2[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outS2[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outS2[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALARM              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outAMPM            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alarm_trigger      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; set_time           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; set_alarm          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; latchH             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data1[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data1[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data1[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; latchM             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; latchS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data2[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data2[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data2[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data2[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; latchAMPM          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK_50             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x1            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                ;
+-------------------+----------------------+-------------------+
; Source Clock(s)   ; Destination Clock(s) ; Delay Added in ns ;
+-------------------+----------------------+-------------------+
; I/O               ; reset                ; 76.6              ;
; I/O               ; reset,ClkFlag,I/O    ; 68.9              ;
; ClkFlag           ; reset,ClkFlag,I/O    ; 63.1              ;
; reset,ClkFlag,I/O ; reset                ; 58.6              ;
; I/O               ; latchS               ; 34.2              ;
; I/O               ; latchH               ; 33.8              ;
; I/O               ; latchM               ; 30.8              ;
+-------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                 ;
+--------------------+----------------------+-------------------+
; Source Register    ; Destination Register ; Delay Added in ns ;
+--------------------+----------------------+-------------------+
; S1[1]~_emulated    ; S1[1]~5              ; 6.025             ;
; M1[1]~_emulated    ; M1[1]~5              ; 5.912             ;
; M2[2]~_emulated    ; M2[2]~9              ; 5.794             ;
; S1[0]~_emulated    ; S1[0]~9              ; 5.765             ;
; M1[0]~_emulated    ; M1[0]~9              ; 5.748             ;
; S1[2]~_emulated    ; S1[2]~1              ; 5.724             ;
; ClkFlag            ; ClkFlag              ; 5.716             ;
; H1[1]~_emulated    ; H1[1]~5              ; 5.711             ;
; M1[2]~_emulated    ; M1[2]~1              ; 5.706             ;
; S2[2]~_emulated    ; S2[2]~9              ; 5.582             ;
; H2[3]~_emulated    ; H2[3]~13             ; 5.534             ;
; S2[3]~_emulated    ; S2[3]~13             ; 5.521             ;
; M2[3]~_emulated    ; M2[3]~13             ; 5.511             ;
; H1[0]~_emulated    ; H1[0]~9              ; 5.503             ;
; H1[2]~_emulated    ; H1[2]~1              ; 5.487             ;
; H2[0]~_emulated    ; H2[0]~1              ; 5.475             ;
; M2[1]~_emulated    ; M2[1]~5              ; 5.402             ;
; S2[1]~_emulated    ; S2[1]~5              ; 5.335             ;
; reset              ; AS1[0]               ; 5.315             ;
; AMPM~_emulated     ; AMPM~1               ; 5.280             ;
; M2[0]~_emulated    ; M2[0]~1              ; 5.231             ;
; S2[0]~_emulated    ; S2[0]~1              ; 5.170             ;
; H2[2]~_emulated    ; H2[2]~9              ; 5.114             ;
; H2[1]~_emulated    ; H2[1]~5              ; 5.098             ;
; latchH             ; H1[1]~5              ; 4.484             ;
; latchS             ; S1[1]~5              ; 4.479             ;
; latchM             ; M2[2]~9              ; 4.383             ;
; latchAMPM          ; AMPM~1               ; 3.941             ;
; set_alarm          ; S1[1]~5              ; 3.711             ;
; set_time           ; S1[1]~5              ; 3.711             ;
; data2[0]           ; AMPM~1               ; 3.065             ;
; AMPM~1             ; AMPM~1               ; 3.065             ;
; S1[0]~9            ; S1[0]~9              ; 2.912             ;
; data1[0]           ; S1[0]~9              ; 2.912             ;
; data1[1]           ; M1[1]~5              ; 2.886             ;
; M1[1]~5            ; M1[1]~5              ; 2.886             ;
; M1[0]~9            ; M1[0]~9              ; 2.881             ;
; data1[2]           ; M1[2]~1              ; 2.827             ;
; M1[2]~1            ; M1[2]~1              ; 2.827             ;
; S1[1]~5            ; S1[1]~5              ; 2.796             ;
; S1[2]~1            ; S1[2]~1              ; 2.774             ;
; M2[2]~9            ; M2[2]~9              ; 2.759             ;
; data2[2]           ; M2[2]~9              ; 2.759             ;
; H1[1]~5            ; H1[1]~5              ; 2.741             ;
; S2[2]~9            ; S2[2]~9              ; 2.650             ;
; H2[3]~13           ; H2[3]~13             ; 2.643             ;
; data2[3]           ; H2[3]~13             ; 2.643             ;
; Internal_Count[27] ; ClkFlag              ; 2.632             ;
; Internal_Count[26] ; ClkFlag              ; 2.632             ;
; Internal_Count[25] ; ClkFlag              ; 2.632             ;
; Internal_Count[23] ; ClkFlag              ; 2.632             ;
; Internal_Count[22] ; ClkFlag              ; 2.632             ;
; Internal_Count[21] ; ClkFlag              ; 2.632             ;
; Internal_Count[20] ; ClkFlag              ; 2.632             ;
; Internal_Count[19] ; ClkFlag              ; 2.632             ;
; Internal_Count[18] ; ClkFlag              ; 2.632             ;
; Internal_Count[17] ; ClkFlag              ; 2.632             ;
; Internal_Count[16] ; ClkFlag              ; 2.632             ;
; Internal_Count[15] ; ClkFlag              ; 2.632             ;
; Internal_Count[14] ; ClkFlag              ; 2.632             ;
; Internal_Count[13] ; ClkFlag              ; 2.632             ;
; Internal_Count[12] ; ClkFlag              ; 2.632             ;
; Internal_Count[11] ; ClkFlag              ; 2.632             ;
; Internal_Count[10] ; ClkFlag              ; 2.632             ;
; Internal_Count[9]  ; ClkFlag              ; 2.632             ;
; Internal_Count[8]  ; ClkFlag              ; 2.632             ;
; Internal_Count[7]  ; ClkFlag              ; 2.632             ;
; Internal_Count[6]  ; ClkFlag              ; 2.632             ;
; Internal_Count[28] ; ClkFlag              ; 2.632             ;
; Internal_Count[24] ; ClkFlag              ; 2.632             ;
; M2[3]~13           ; M2[3]~13             ; 2.631             ;
; S2[3]~13           ; S2[3]~13             ; 2.602             ;
; M2[1]~5            ; M2[1]~5              ; 2.582             ;
; data2[1]           ; M2[1]~5              ; 2.582             ;
; S2[1]~5            ; S2[1]~5              ; 2.539             ;
; H2[0]~1            ; H2[0]~1              ; 2.526             ;
; H1[2]~1            ; H1[2]~1              ; 2.512             ;
; M2[0]~1            ; M2[0]~1              ; 2.490             ;
; H1[0]~9            ; H1[0]~9              ; 2.487             ;
; H2[2]~9            ; H2[2]~9              ; 2.444             ;
; H2[1]~5            ; H2[1]~5              ; 2.433             ;
; S2[0]~1            ; S2[0]~1              ; 2.390             ;
+--------------------+----------------------+-------------------+
Note: This table only shows the top 82 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "Lab3"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (11114): Active serial configuration mode is selected with the INIT_DONE pin disabled. Depending on the configuration setup and board design, the INIT_DONE pin may need to be enabled in the design. For more information, refer to the Intel FPGA Knowledge Database solution number rd05092012_239
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLK_50~inputCLKENA0 with 29 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:04
Warning (335093): The Timing Analyzer is analyzing 45 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab3.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "AMPM~10|combout"
    Warning (332126): Node "AMPM~2|datad"
    Warning (332126): Node "AMPM~2|combout"
    Warning (332126): Node "AMPM~10|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "H2[3]~14|combout"
    Warning (332126): Node "H2~28|datac"
    Warning (332126): Node "H2~28|combout"
    Warning (332126): Node "H2[3]~14|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "H2[2]~10|combout"
    Warning (332126): Node "H2~27|datac"
    Warning (332126): Node "H2~27|combout"
    Warning (332126): Node "H2[2]~10|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "H2[1]~6|combout"
    Warning (332126): Node "H2~26|datac"
    Warning (332126): Node "H2~26|combout"
    Warning (332126): Node "H2[1]~6|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "H2[0]~2|combout"
    Warning (332126): Node "H2~25|datac"
    Warning (332126): Node "H2~25|combout"
    Warning (332126): Node "H2[0]~2|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "M1[0]~10|combout"
    Warning (332126): Node "M1~21|datad"
    Warning (332126): Node "M1~21|combout"
    Warning (332126): Node "M1[0]~10|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "S2[3]~14|combout"
    Warning (332126): Node "S2~27|datad"
    Warning (332126): Node "S2~27|combout"
    Warning (332126): Node "S2[3]~14|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "S2[2]~10|combout"
    Warning (332126): Node "S2~26|datad"
    Warning (332126): Node "S2~26|combout"
    Warning (332126): Node "S2[2]~10|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "S2[1]~6|combout"
    Warning (332126): Node "S2~25|datad"
    Warning (332126): Node "S2~25|combout"
    Warning (332126): Node "S2[1]~6|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "S2[0]~2|combout"
    Warning (332126): Node "S2~24|datad"
    Warning (332126): Node "S2~24|combout"
    Warning (332126): Node "S2[0]~2|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "M2[3]~14|combout"
    Warning (332126): Node "M2~28|datad"
    Warning (332126): Node "M2~28|combout"
    Warning (332126): Node "M2[3]~14|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "M2[2]~10|combout"
    Warning (332126): Node "M2~27|datad"
    Warning (332126): Node "M2~27|combout"
    Warning (332126): Node "M2[2]~10|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "M2[1]~6|combout"
    Warning (332126): Node "M2~26|datad"
    Warning (332126): Node "M2~26|combout"
    Warning (332126): Node "M2[1]~6|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "M2[0]~2|combout"
    Warning (332126): Node "M2~25|datad"
    Warning (332126): Node "M2~25|combout"
    Warning (332126): Node "M2[0]~2|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "S1[0]~10|combout"
    Warning (332126): Node "S1~20|datad"
    Warning (332126): Node "S1~20|combout"
    Warning (332126): Node "S1[0]~10|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "S1[1]~6|combout"
    Warning (332126): Node "S1~19|datad"
    Warning (332126): Node "S1~19|combout"
    Warning (332126): Node "S1[1]~6|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "S1[2]~2|combout"
    Warning (332126): Node "S1~18|datad"
    Warning (332126): Node "S1~18|combout"
    Warning (332126): Node "S1[2]~2|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 36
    Warning (332126): Node "M1~20|combout"
    Warning (332126): Node "M1[1]~6|datad"
    Warning (332126): Node "M1[1]~6|combout"
    Warning (332126): Node "M1~20|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 36
    Warning (332126): Node "M1~19|combout"
    Warning (332126): Node "M1[2]~2|datad"
    Warning (332126): Node "M1[2]~2|combout"
    Warning (332126): Node "M1~19|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "H1[2]~2|combout"
    Warning (332126): Node "H1~21|datac"
    Warning (332126): Node "H1~21|combout"
    Warning (332126): Node "H1[2]~2|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "H1[1]~6|combout"
    Warning (332126): Node "H1~23|datac"
    Warning (332126): Node "H1~23|combout"
    Warning (332126): Node "H1[1]~6|datad"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/tbwil/Documents/CPEN312/Lab3/Lab3.vhd Line: 86
    Warning (332126): Node "H1[0]~10|combout"
    Warning (332126): Node "H1~24|datac"
    Warning (332126): Node "H1~24|combout"
    Warning (332126): Node "H1[0]~10|datad"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X33_Y0 to location X43_Y10
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:15
Info (11888): Total time spent on timing analysis during the Fitter is 1.10 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file C:/Users/tbwil/Documents/CPEN312/Lab3/output_files/Lab3.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 116 warnings
    Info: Peak virtual memory: 7555 megabytes
    Info: Processing ended: Sun Feb 26 11:19:03 2023
    Info: Elapsed time: 00:00:42
    Info: Total CPU time (on all processors): 00:02:27


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/tbwil/Documents/CPEN312/Lab3/output_files/Lab3.fit.smsg.


