---
{"dg-publish":true,"permalink":"/5-digital-garden/published/papers/paper-review/a-24-5-to-45-2-g-hz-dual-injection-clock-multiplier-with-folded-inductor-based-magnetic-flux-cancellation-achieving-32-83-fsrms-jitter-and-0-037-mm2-core-area/","tags":["clock_multiplier","inductor","injection_clock_multiplier","injection_locked_frequency_multiplier"],"created":"2025-06-27T11:03:41.678+09:00"}
---

--- 
- Motivation & Thought: 
	- 첨언/특이한 점/추가로 찾아볼 점:
		- Q) Injection locked frequency multiplier가 어떻게 동작하는거지?
			- Frequency multiplier가 마치 high Q를 가진 filter 처럼 작동함.
			- Injection 시켜주는 reference frequency 대비 N배 큰 주파수에서 freq. multiplier가 high Q를 가짐. => 해당 주파수에서 공진함.
			- 따라서 high multiplication facotr (N)에서 공진 시키려면 injection 시켜주는 power가 상당히 커야할 수 밖에 없음.
		- Q) 기존의 ILFM은 single node injection이라서 narrow BW를 갖는다는데 2개가 무슨 상관인거지?
			- Injection 하는 강도가 강해야지 더 넓은 주파수 범위에 대해 locking할 수 있음.
		- Q) Injection 되는 node가 바로 freq. doubler랑 연결이 되어있는데, 그렇다면 spur tone이 뜨지 않나?
			- time-alignment CP의 switch size opt.해서 spur 줄임.
		- Output freq.를 만드는 resonator에 해당하는 가장 큰 inductor와 4개의 작은 QRO를 구성하는 inductor 사이에 VDD-VSS 연결된 guard ring을 추가하여 Q factor를 높히며 면적을 절약함.
- Summary: 
	- <mark style="background: #FFB86CA6;">하고자 한 바 (1문장으로)</mark>
		- Magnetic flux cancellation을 통해 inductor를 이용한 wideband injection clock multiplier를 초소형으로 구현하였다.
	- <mark style="background: #FFB86CA6;">왜 쓰여진 논문인가.</mark>
		- Target Application/문제 상황: 
			- 5G/6G AI 기술이 발전하는 상황에서 PLL은 low rms jitter (<50fs)와 wide frequency tuning range가 필요하다.
				- 추가로 low-power & compact area면 더 좋다.
			- Prior works
				- high-order transformer based injection locked frequency multiplier는 multiplication이 factor가 낮음 (<8) + Area 소모도 큼
				- RO-based clock multiplier + frequency doubler 는 PN 성능이 나빠 BW에 의해 충분히 suppress되지 못함 (rms jitter >200fs) + supply-sensitive하여 LDO 필요로 함
	- <mark style="background: #FFB86CA6;">어떻게 해결했지.</mark>
		- Main Idea/제안점: 
			- Differential time-alignment clock multiplier = LC-series dual-mode quadrature ring oscillator (QRO) + edge combining doubler + magnetic-flux cancellation layout
				- QRO
					- Single ref. signal을 sub-integer로 differential한 4개 위상으로 쪼갬.
					- NRG동작 없이 Digital FLL이 <10kHz resolution으로 switched cap. array를 조정하여 coarse locking시킴 => FLL locked면 NPG 동작
				- Magnetic-flux cancellation
					- layout을 잘해서 Q-factor도 충분히 높임 (Q>11 for entire TR)
					- Dual mode로 동작하여 넓은 TR을 달성 & 해당 technique로 면적도 별로 안쓰며 낮은 PN 유지.
	- <mark style="background: #FFB86CA6;">해결 결과는.</mark>
		- 좋아진 점/수치적으로:
			- key-parameters: TR
				- TR: 12.25GHz - 22.6GHz
		- Trade-off: 

Circuit:
- 기존과의 차이점
	- ![Pasted image 20250627120051.png|center](/img/user/0.%20TOOLS/00.%20Attechments/Pasted%20image%2020250627120051.png)
- Main parts
	- ![Pasted image 20250627121355.png|center](/img/user/0.%20TOOLS/00.%20Attechments/Pasted%20image%2020250627121355.png)
	- Reference 주파수를 QPS NPG (Quadrature-phase-shifting narrow pulse generator) 로 4개의 up down pulse로 나눔.
	- 해당 pulse 들은 4개의 node에 대해 injection이 됨.
	- Digital FLL을 통해 cap. bank를 control하여 LC filter의 공진점을 바꿈.

---
