# ğŸ“š AHB2 UVM Testbench - TÃ¼rkÃ§e Ã–ÄŸrenme Rehberi (Index)

HoÅŸgeldiniz! Bu rehber, mevcut **AHB2 UVM Testbench** projesini tamamen anlamanÄ±z iÃ§in tasarlanmÄ±ÅŸtÄ±r.

## ğŸ“– Rehber DosyalarÄ±

LÃ¼tfen aÅŸaÄŸÄ±daki sÄ±rayla okuyunuz:

### 1ï¸âƒ£ **[UVM_LEARNING_GUIDE_TR.md](./UVM_LEARNING_GUIDE_TR.md)** - BAÅLAYIN BURADAN! ğŸ“
**Ä°Ã§erik:**
- âœ… Mimari Genel BakÄ±ÅŸ (Ã¼st seviye diagram)
- âœ… Tam Dosya YapÄ±sÄ± AÃ§Ä±klamasÄ± (dosya dosya)
- âœ… BileÅŸen DetaylarÄ± (Transaction, Driver, Monitor, Agent, vb)
- âœ… Ã‡alÄ±ÅŸtÄ±rma AkÄ±ÅŸÄ± (Build â†’ Connect â†’ Run phases)
- âœ… Ã–rnek Senaryolar (WRITE, READ, WRAP, BUSY, ERROR, RESET)

**Ne Zaman Oku:** Projeyi ilk kez Ã¶ÄŸrenirken, genel mimariye aÅŸina olmak iÃ§in

**Tahmini SÃ¼re:** 30-45 dakika

---

### 2ï¸âƒ£ **[DETAILED_CODE_EXAMPLES_TR.md](./DETAILED_CODE_EXAMPLES_TR.md)** - Kod Seviyesinde Derinlik
**Ä°Ã§erik:**
- âœ… Transaction SÄ±nÄ±fÄ± (random fields, constraints)
- âœ… Agent BileÅŸenleri (Driver, Monitor, Sequencer detaylÄ± kod)
- âœ… Virtual Sequences (Master + Slave koordinasyon)
- âœ… Test Yazma (Base Test, Spesifik Test implementasyonu)
- âœ… Debugging ve Observation (Waveform analizi, UVM messages)

**Ne Zaman Oku:** UVM_LEARNING_GUIDE'Ä± okudan sonra, kod seviyesinde derinlik iÃ§in

**Tahmini SÃ¼re:** 40-60 dakika

---

### 3ï¸âƒ£ **[QUICK_REFERENCE_TR.md](./QUICK_REFERENCE_TR.md)** - HÄ±zlÄ± Arama KartÄ±
**Ä°Ã§erik:**
- âœ… Dosya YapÄ±sÄ± Tablosu (hangi dosya ne yapar)
- âœ… Sinyaller Reference (Master/Slave sinyalleri)
- âœ… Senaryo HÄ±zlÄ± BaÅŸlat (command line)
- âœ… Component HiyerarÅŸi Diagram
- âœ… Compilation Order (Ã‡OK Ã–NEMLÄ°!)
- âœ… UVM Phases Timeline
- âœ… Debugging Tips
- âœ… KÄ±saltmalar ve Commands

**Ne Zaman Oku:** Simulasyon Ã§alÄ±ÅŸtÄ±rÄ±rken, hÄ±zlÄ± referans olarak

**Tahmini SÃ¼re:** 5-10 dakika (ihtiyaÃ§ olunca)

---

### 4ï¸âƒ£ **[STEP_BY_STEP_GUIDE_TR.md](./STEP_BY_STEP_GUIDE_TR.md)** - Pratik UygulamalÄ± Rehber
**Ä°Ã§erik:**
- âœ… AdÄ±m 1: Projede Ä°lk YÃ¼rÃ¼yÃ¼ÅŸ (dosyalarÄ± sÄ±rasÄ±yla oku)
- âœ… AdÄ±m 2: Simulasyon Ã–zeti
- âœ… AdÄ±m 3: BileÅŸenleri Birer Birer Anlamak (interface, transaction, driver, monitor, vb)
- âœ… AdÄ±m 4: Transaction Flow Ã‡alÄ±ÅŸmasÄ± (detaylÄ± timeline)
- âœ… AdÄ±m 5: Hands-On Ã‡alÄ±ÅŸma (compilation ve run)
- âœ… AdÄ±m 6: Sorun Giderme (yaygÄ±n hatalar ve fixler)
- âœ… AdÄ±m 7: Kendi Test'ini Yazma (boilerplate code)

**Ne Zaman Oku:** Teorik bilgiden sonra pratik yapÄ±rken

**Tahmini SÃ¼re:** 60-90 dakika (interactive)

---

## ğŸ¯ Ã–nerilen Okuma SÄ±rasÄ±

### BaÅŸlangÄ±Ã§lar iÃ§in (Total: ~2 saat)

```
1. UVM_LEARNING_GUIDE_TR.md (BÃ¶lÃ¼m: Mimari Genel BakÄ±ÅŸ)
   â†“
2. QUICK_REFERENCE_TR.md (BÃ¶lÃ¼m: Sinyaller Reference)
   â†“
3. UVM_LEARNING_GUIDE_TR.md (Kalan BÃ¶lÃ¼m: Dosya YapÄ±sÄ±)
   â†“
4. STEP_BY_STEP_GUIDE_TR.md (AdÄ±m 1-3)
   â†“
5. QUICK_REFERENCE_TR.md (Compilation Order)
   â†“
6. STEP_BY_STEP_GUIDE_TR.md (AdÄ±m 5: Hands-On)
```

### Belirli Konuyu Ã–ÄŸrenmek Ä°Ã§in

**"Driver nasÄ±l Ã§alÄ±ÅŸÄ±yor?" Ã¶ÄŸrenmek istiyorum:**
1. QUICK_REFERENCE_TR.md â†’ Sinyaller Reference
2. UVM_LEARNING_GUIDE_TR.md â†’ Driver bÃ¶lÃ¼mÃ¼
3. DETAILED_CODE_EXAMPLES_TR.md â†’ Driver kod Ã¶rnekleri
4. STEP_BY_STEP_GUIDE_TR.md â†’ AdÄ±m 3.3 Driver

**"Virtual Sequence nasÄ±l koordinasyon yapÄ±yor?" Ã¶ÄŸrenmek istiyorum:**
1. UVM_LEARNING_GUIDE_TR.md â†’ Virtual Sequencer bÃ¶lÃ¼mÃ¼
2. DETAILED_CODE_EXAMPLES_TR.md â†’ Virtual Sequences bÃ¶lÃ¼mÃ¼
3. STEP_BY_STEP_GUIDE_TR.md â†’ AdÄ±m 4 Flow Ã§alÄ±ÅŸmasÄ±

**"Transaction Constraints nasÄ±l Ã§alÄ±ÅŸÄ±yor?" Ã¶ÄŸrenmek istiyorum:**
1. DETAILED_CODE_EXAMPLES_TR.md â†’ Transaction bÃ¶lÃ¼mÃ¼
2. UVM_LEARNING_GUIDE_TR.md â†’ Master Transaction bÃ¶lÃ¼mÃ¼
3. Run et ve waveform'da gÃ¶zlemle

---

## ğŸ’¡ HÄ±zlÄ± Tips

### SimÃ¼lasyon Ã‡alÄ±ÅŸtÄ±rmadan Ã–nce OKU!

```bash
# âœ… Compilation order kontrol et
cat sim/compile.f

# âœ… include sÄ±rasÄ± kontrol et
cat ahb_test/ahb_test_pkg.sv

# âœ… Interface sinyallerini anla
cat rtl/ahb_intf.sv

# âœ… Temel enum'larÄ± anla
cat ahb_test/tb_defs.svh
```

### Ä°lk Simulasyon

```bash
cd /home/beratgokaytopcu/Documents/UVM\ Examples/projects/ahb2_uvm_tb/sim

# Compile
make clean
make compile

# Run
make run

# Waveform aÃ§ (GUI)
make wave
```

### Debugging Checklist

- [ ] HRESETn reset yapÄ±yor mu? (Waveform'da kontrol et)
- [ ] HTRANS sequence doÄŸru mu? (IDLE â†’ NONSEQ â†’ SEQ â†’ ... â†’ IDLE)
- [ ] HREADY expected yerlerde 0 ve 1 mi?
- [ ] Monitor transaction yakalayabiliyor mu? (UVM logs'ta kontrol)
- [ ] Virtual sequencer cast etme baÅŸarÄ±lÄ± mÄ±?
- [ ] Config database'den tÃ¼m config'ler alÄ±ndÄ± mÄ±?

---

## ğŸ“Š BileÅŸen Harita

```
â”Œâ”€ rtl/
â”‚  â””â”€ ahb_intf.sv ................... Hardware Interface
â”‚
â”œâ”€ ahb_master_agent/
â”‚  â”œâ”€ ahb_mxtn.svh ................. Master Transaction
â”‚  â”œâ”€ ahb_mdriver.svh .............. Master Driver (Aktif)
â”‚  â”œâ”€ ahb_mmonitor.svh ............. Master Monitor (Pasif)
â”‚  â”œâ”€ ahb_mseqr.svh ................ Master Sequencer
â”‚  â”œâ”€ ahb_mseqs.svh ................ Master Sequences
â”‚  â”œâ”€ ahb_magent_config.svh ........ Master Config
â”‚  â””â”€ ahb_magent.svh ............... Master Agent (Container)
â”‚
â”œâ”€ ahb_slave_agent/
â”‚  â”œâ”€ ahb_sxtn.svh ................. Slave Transaction
â”‚  â”œâ”€ ahb_sdriver.svh .............. Slave Driver (Aktif)
â”‚  â”œâ”€ ahb_smonitor.svh ............. Slave Monitor (Pasif)
â”‚  â”œâ”€ ahb_sseqr.svh ................ Slave Sequencer
â”‚  â”œâ”€ ahb_sseqs.svh ................ Slave Sequences
â”‚  â”œâ”€ ahb_sagent_config.svh ........ Slave Config
â”‚  â””â”€ ahb_sagent.svh ............... Slave Agent (Container)
â”‚
â”œâ”€ reset_agent/
â”‚  â”œâ”€ reset_agent.svh .............. Reset Agent
â”‚  â”œâ”€ reset_driver.svh ............. Reset Driver
â”‚  â”œâ”€ reset_seqr.svh ............... Reset Sequencer
â”‚  â””â”€ reset_seqs.svh ............... Reset Sequences
â”‚
â”œâ”€ ahb_env/
â”‚  â”œâ”€ env_config.svh ............... Environment Config
â”‚  â”œâ”€ ahb_vseqr.svh ................ Virtual Sequencer
â”‚  â”œâ”€ ahb_vseqs.svh ................ Virtual Sequences
â”‚  â”œâ”€ ahb_coverage.svh ............. Coverage Collector
â”‚  â”œâ”€ ahb_env.svh .................. Environment (Container)
â”‚  â””â”€ top.sv ....................... Top Module
â”‚
â”œâ”€ ahb_test/
â”‚  â”œâ”€ tb_defs.svh .................. Type Definitions
â”‚  â”œâ”€ ahb_test_pkg.sv .............. Test Package
â”‚  â”œâ”€ ahb_base_test.svh ............ Base Test
â”‚  â”œâ”€ ahb_incrx_test.svh ........... INCR Test
â”‚  â”œâ”€ ahb_wrapx_test.svh ........... WRAP Test
â”‚  â”œâ”€ ahb_err_test.svh ............. Error Test
â”‚  â”œâ”€ ahb_reset_test.svh ........... Reset Test
â”‚  â””â”€ ahb_incrbusy_test.svh ........ Busy Test
â”‚
â””â”€ sim/
   â”œâ”€ Makefile ..................... Build automation
   â”œâ”€ compile.f .................... File list for compiler
   â”œâ”€ run.py ....................... Python run script
   â”œâ”€ ahb_wave.do .................. Waveform save config
   â””â”€ [xsim files] ................. Generated files

DOCUMENTATION (YENÄ°):
â”œâ”€ UVM_LEARNING_GUIDE_TR.md ........ Ana rehber
â”œâ”€ DETAILED_CODE_EXAMPLES_TR.md .... Kod Ã¶rnekleri
â”œâ”€ QUICK_REFERENCE_TR.md ........... HÄ±zlÄ± referans
â””â”€ STEP_BY_STEP_GUIDE_TR.md ........ AdÄ±m adÄ±m pratikal
```

---

## ğŸ“ SÄ±k Sorulan Sorular

### Q: Nereden baÅŸlamalÄ±yÄ±m?
**A:** `UVM_LEARNING_GUIDE_TR.md` sayfasÄ±nÄ±n "Mimari Genel BakÄ±ÅŸ" bÃ¶lÃ¼mÃ¼nden baÅŸlayÄ±n.

### Q: Bir bileÅŸeni hÄ±zlÄ± anlamak istiyorum
**A:** `QUICK_REFERENCE_TR.md` â†’ `DETAILED_CODE_EXAMPLES_TR.md` â†’ Ä°lgili dosyayÄ± oku

### Q: SimÃ¼lasyon nasÄ±l Ã§alÄ±ÅŸÄ±yor?
**A:** `UVM_LEARNING_GUIDE_TR.md` â†’ "Ã‡alÄ±ÅŸtÄ±rma AkÄ±ÅŸÄ±" bÃ¶lÃ¼mÃ¼

### Q: Kendi test'imi nasÄ±l yazarÄ±m?
**A:** `STEP_BY_STEP_GUIDE_TR.md` â†’ "AdÄ±m 7: Kendi Test'ini Yazma"

### Q: Hata alÄ±yorum, ne yapmalÄ±?
**A:** `STEP_BY_STEP_GUIDE_TR.md` â†’ "AdÄ±m 6: Sorun Giderme"

### Q: Compilation order ne?
**A:** `QUICK_REFERENCE_TR.md` â†’ "Compilation Order (Ã‡ooook Ã–nemli!)"

---

## ğŸ”§ Sistem Gereksinimleri

- **Simulator:** Vivado/Xilinx xsim (mevcut proje iÃ§in)
- **Language:** SystemVerilog (UVM)
- **UVM Version:** 1.2 (genellikle simulator ile gelir)
- **OS:** Linux (proje yapÄ±sÄ± Linux'e uygun)

---

## ğŸ“ Ã–ÄŸrenme Ã‡Ä±ktÄ±larÄ±

Bu rehberi okudum sonra ÅŸunlarÄ± yapabileceksiniz:

âœ… AHB2 protokolÃ¼nÃ¼ anlama
âœ… UVM mimari yapÄ±sÄ±nÄ± anlama (Component, Sequencer, Driver, Monitor)
âœ… Master-Slave iletiÅŸimini anlama
âœ… Virtual sequences ile koordinasyon yapma
âœ… Kendi test senaryolarÄ±nÄ± yazma
âœ… Waveform'da gÃ¶zlemler yapma
âœ… Hata ayÄ±klama ve sorun Ã§Ã¶zme

---

## ğŸ“ Ä°letiÅŸim / Sorular

Rehberde anlamadÄ±ÄŸÄ±nÄ±z yerler:
1. Dosya yeniden okuyun (daha dikkatli)
2. STEP_BY_STEP_GUIDE'Ä±n ilgili adÄ±mÄ±nÄ± Ã§alÄ±ÅŸtÄ±rÄ±n
3. Waveform'da gÃ¶zlemleyin
4. DiÄŸer rehberleri cross-reference yapÄ±n

---

## ğŸ“„ Rehber YazarÄ±

Bu rehber **AHB2 UVM Testbench** projesinin mevcut kodu analiz edilerek hazÄ±rlanmÄ±ÅŸtÄ±r.

---

## ğŸš€ Sonraki AdÄ±mlar

1. Bu rehberi tamamen oku
2. Simulasyon Ã§alÄ±ÅŸtÄ±r ve waveform'da gÃ¶zlemle
3. BileÅŸenleri deÄŸiÅŸtir ve ne deÄŸiÅŸiyor gÃ¶zlemle
4. Kendi test'ini yaz ve Ã§alÄ±ÅŸtÄ±r
5. Coverage report'unu analiz et

BaÅŸarÄ±lar! ğŸ¯
