Fitter report for DE2_115_CAMERA
Tue Dec 27 19:31:45 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue Dec 27 19:31:45 2016      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; DE2_115_CAMERA                             ;
; Top-level Entity Name              ; DE2_115_CAMERA                             ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE115F29C7                              ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 2,475 / 114,480 ( 2 % )                    ;
;     Total combinational functions  ; 2,168 / 114,480 ( 2 % )                    ;
;     Dedicated logic registers      ; 1,390 / 114,480 ( 1 % )                    ;
; Total registers                    ; 1390                                       ;
; Total pins                         ; 428 / 529 ( 81 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 60,368 / 3,981,312 ( 2 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                            ;
; Total PLLs                         ; 2 / 4 ( 50 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.21        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  20.5%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; SMA_CLKOUT       ; Missing drive strength               ;
; LEDG[0]          ; Missing drive strength and slew rate ;
; LEDG[1]          ; Missing drive strength and slew rate ;
; LEDG[2]          ; Missing drive strength and slew rate ;
; LEDG[3]          ; Missing drive strength and slew rate ;
; LEDG[4]          ; Missing drive strength and slew rate ;
; LEDG[5]          ; Missing drive strength and slew rate ;
; LEDG[6]          ; Missing drive strength and slew rate ;
; LEDG[7]          ; Missing drive strength and slew rate ;
; LEDG[8]          ; Missing drive strength and slew rate ;
; LEDR[0]          ; Missing drive strength and slew rate ;
; LEDR[1]          ; Missing drive strength and slew rate ;
; LEDR[2]          ; Missing drive strength and slew rate ;
; LEDR[3]          ; Missing drive strength and slew rate ;
; LEDR[4]          ; Missing drive strength and slew rate ;
; LEDR[5]          ; Missing drive strength and slew rate ;
; LEDR[6]          ; Missing drive strength and slew rate ;
; LEDR[7]          ; Missing drive strength and slew rate ;
; LEDR[8]          ; Missing drive strength and slew rate ;
; LEDR[9]          ; Missing drive strength and slew rate ;
; LEDR[10]         ; Missing drive strength and slew rate ;
; LEDR[11]         ; Missing drive strength and slew rate ;
; LEDR[12]         ; Missing drive strength and slew rate ;
; LEDR[13]         ; Missing drive strength and slew rate ;
; LEDR[14]         ; Missing drive strength and slew rate ;
; LEDR[15]         ; Missing drive strength and slew rate ;
; LEDR[16]         ; Missing drive strength and slew rate ;
; LEDR[17]         ; Missing drive strength and slew rate ;
; HEX0[0]          ; Missing drive strength and slew rate ;
; HEX0[1]          ; Missing drive strength and slew rate ;
; HEX0[2]          ; Missing drive strength and slew rate ;
; HEX0[3]          ; Missing drive strength and slew rate ;
; HEX0[4]          ; Missing drive strength and slew rate ;
; HEX0[5]          ; Missing drive strength and slew rate ;
; HEX0[6]          ; Missing drive strength and slew rate ;
; HEX1[0]          ; Missing drive strength and slew rate ;
; HEX1[1]          ; Missing drive strength and slew rate ;
; HEX1[2]          ; Missing drive strength and slew rate ;
; HEX1[3]          ; Missing drive strength and slew rate ;
; HEX1[4]          ; Missing drive strength and slew rate ;
; HEX1[5]          ; Missing drive strength and slew rate ;
; HEX1[6]          ; Missing drive strength and slew rate ;
; HEX2[0]          ; Missing drive strength and slew rate ;
; HEX2[1]          ; Missing drive strength and slew rate ;
; HEX2[2]          ; Missing drive strength and slew rate ;
; HEX2[3]          ; Missing drive strength and slew rate ;
; HEX2[4]          ; Missing drive strength and slew rate ;
; HEX2[5]          ; Missing drive strength and slew rate ;
; HEX2[6]          ; Missing drive strength and slew rate ;
; HEX3[0]          ; Missing drive strength and slew rate ;
; HEX3[1]          ; Missing drive strength and slew rate ;
; HEX3[2]          ; Missing drive strength               ;
; HEX3[3]          ; Missing drive strength               ;
; HEX3[4]          ; Missing drive strength               ;
; HEX3[5]          ; Missing drive strength               ;
; HEX3[6]          ; Missing drive strength               ;
; HEX4[0]          ; Missing drive strength               ;
; HEX4[1]          ; Missing drive strength               ;
; HEX4[2]          ; Missing drive strength               ;
; HEX4[3]          ; Missing drive strength               ;
; HEX4[4]          ; Missing drive strength               ;
; HEX4[5]          ; Missing drive strength               ;
; HEX4[6]          ; Missing drive strength               ;
; HEX5[0]          ; Missing drive strength               ;
; HEX5[1]          ; Missing drive strength               ;
; HEX5[2]          ; Missing drive strength               ;
; HEX5[3]          ; Missing drive strength               ;
; HEX5[4]          ; Missing drive strength               ;
; HEX5[5]          ; Missing drive strength               ;
; HEX5[6]          ; Missing drive strength               ;
; HEX6[0]          ; Missing drive strength               ;
; HEX6[1]          ; Missing drive strength               ;
; HEX6[2]          ; Missing drive strength               ;
; HEX6[3]          ; Missing drive strength               ;
; HEX6[4]          ; Missing drive strength               ;
; HEX6[5]          ; Missing drive strength               ;
; HEX6[6]          ; Missing drive strength               ;
; HEX7[0]          ; Missing drive strength               ;
; HEX7[1]          ; Missing drive strength               ;
; HEX7[2]          ; Missing drive strength               ;
; HEX7[3]          ; Missing drive strength               ;
; HEX7[4]          ; Missing drive strength               ;
; HEX7[5]          ; Missing drive strength               ;
; HEX7[6]          ; Missing drive strength               ;
; LCD_BLON         ; Missing drive strength               ;
; LCD_EN           ; Missing drive strength               ;
; LCD_ON           ; Missing drive strength               ;
; LCD_RS           ; Missing drive strength               ;
; LCD_RW           ; Missing drive strength               ;
; UART_CTS         ; Missing drive strength               ;
; UART_TXD         ; Missing drive strength               ;
; SD_CLK           ; Missing drive strength               ;
; VGA_B[0]         ; Missing drive strength               ;
; VGA_B[1]         ; Missing drive strength               ;
; VGA_B[2]         ; Missing drive strength               ;
; VGA_B[3]         ; Missing drive strength               ;
; VGA_B[4]         ; Missing drive strength               ;
; VGA_B[5]         ; Missing drive strength               ;
; VGA_B[6]         ; Missing drive strength               ;
; VGA_B[7]         ; Missing drive strength               ;
; VGA_BLANK_N      ; Missing drive strength               ;
; VGA_CLK          ; Missing drive strength               ;
; VGA_G[0]         ; Missing drive strength               ;
; VGA_G[1]         ; Missing drive strength               ;
; VGA_G[2]         ; Missing drive strength               ;
; VGA_G[3]         ; Missing drive strength               ;
; VGA_G[4]         ; Missing drive strength               ;
; VGA_G[5]         ; Missing drive strength               ;
; VGA_G[6]         ; Missing drive strength               ;
; VGA_G[7]         ; Missing drive strength               ;
; VGA_HS           ; Missing drive strength               ;
; VGA_R[0]         ; Missing drive strength               ;
; VGA_R[1]         ; Missing drive strength               ;
; VGA_R[2]         ; Missing drive strength               ;
; VGA_R[3]         ; Missing drive strength               ;
; VGA_R[4]         ; Missing drive strength               ;
; VGA_R[5]         ; Missing drive strength               ;
; VGA_R[6]         ; Missing drive strength               ;
; VGA_R[7]         ; Missing drive strength               ;
; VGA_SYNC_N       ; Missing drive strength               ;
; VGA_VS           ; Missing drive strength               ;
; AUD_DACDAT       ; Missing drive strength               ;
; AUD_XCK          ; Missing drive strength               ;
; EEP_I2C_SCLK     ; Missing drive strength               ;
; I2C_SCLK         ; Missing drive strength               ;
; ENET0_GTX_CLK    ; Missing drive strength and slew rate ;
; ENET0_MDC        ; Missing drive strength and slew rate ;
; ENET0_RST_N      ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[0] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[1] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[2] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[3] ; Missing drive strength and slew rate ;
; ENET0_TX_EN      ; Missing drive strength and slew rate ;
; ENET0_TX_ER      ; Missing drive strength and slew rate ;
; ENET1_GTX_CLK    ; Missing drive strength and slew rate ;
; ENET1_MDC        ; Missing drive strength and slew rate ;
; ENET1_RST_N      ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[0] ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[1] ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[2] ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[3] ; Missing drive strength and slew rate ;
; ENET1_TX_EN      ; Missing drive strength and slew rate ;
; ENET1_TX_ER      ; Missing drive strength and slew rate ;
; TD_RESET_N       ; Missing drive strength               ;
; OTG_ADDR[0]      ; Missing drive strength               ;
; OTG_ADDR[1]      ; Missing drive strength               ;
; OTG_CS_N         ; Missing drive strength               ;
; OTG_DACK_N[0]    ; Missing drive strength               ;
; OTG_DACK_N[1]    ; Missing drive strength               ;
; OTG_RD_N         ; Missing drive strength               ;
; OTG_RST_N        ; Missing drive strength               ;
; OTG_WE_N         ; Missing drive strength               ;
; DRAM_ADDR[0]     ; Missing drive strength               ;
; DRAM_ADDR[1]     ; Missing drive strength               ;
; DRAM_ADDR[2]     ; Missing drive strength               ;
; DRAM_ADDR[3]     ; Missing drive strength               ;
; DRAM_ADDR[4]     ; Missing drive strength               ;
; DRAM_ADDR[5]     ; Missing drive strength               ;
; DRAM_ADDR[6]     ; Missing drive strength               ;
; DRAM_ADDR[7]     ; Missing drive strength               ;
; DRAM_ADDR[8]     ; Missing drive strength               ;
; DRAM_ADDR[9]     ; Missing drive strength               ;
; DRAM_ADDR[10]    ; Missing drive strength               ;
; DRAM_ADDR[11]    ; Missing drive strength               ;
; DRAM_ADDR[12]    ; Missing drive strength               ;
; DRAM_BA[0]       ; Missing drive strength               ;
; DRAM_BA[1]       ; Missing drive strength               ;
; DRAM_CAS_N       ; Missing drive strength               ;
; DRAM_CKE         ; Missing drive strength               ;
; DRAM_CLK         ; Missing drive strength               ;
; DRAM_CS_N        ; Missing drive strength               ;
; DRAM_DQM[0]      ; Missing drive strength               ;
; DRAM_DQM[1]      ; Missing drive strength               ;
; DRAM_DQM[2]      ; Missing drive strength               ;
; DRAM_DQM[3]      ; Missing drive strength               ;
; DRAM_RAS_N       ; Missing drive strength               ;
; DRAM_WE_N        ; Missing drive strength               ;
; SRAM_ADDR[0]     ; Missing drive strength               ;
; SRAM_ADDR[1]     ; Missing drive strength               ;
; SRAM_ADDR[2]     ; Missing drive strength               ;
; SRAM_ADDR[3]     ; Missing drive strength               ;
; SRAM_ADDR[4]     ; Missing drive strength               ;
; SRAM_ADDR[5]     ; Missing drive strength               ;
; SRAM_ADDR[6]     ; Missing drive strength               ;
; SRAM_ADDR[7]     ; Missing drive strength               ;
; SRAM_ADDR[8]     ; Missing drive strength               ;
; SRAM_ADDR[9]     ; Missing drive strength               ;
; SRAM_ADDR[10]    ; Missing drive strength               ;
; SRAM_ADDR[11]    ; Missing drive strength               ;
; SRAM_ADDR[12]    ; Missing drive strength               ;
; SRAM_ADDR[13]    ; Missing drive strength               ;
; SRAM_ADDR[14]    ; Missing drive strength               ;
; SRAM_ADDR[15]    ; Missing drive strength               ;
; SRAM_ADDR[16]    ; Missing drive strength               ;
; SRAM_ADDR[17]    ; Missing drive strength               ;
; SRAM_ADDR[18]    ; Missing drive strength               ;
; SRAM_ADDR[19]    ; Missing drive strength               ;
; SRAM_CE_N        ; Missing drive strength               ;
; SRAM_LB_N        ; Missing drive strength               ;
; SRAM_OE_N        ; Missing drive strength               ;
; SRAM_UB_N        ; Missing drive strength               ;
; SRAM_WE_N        ; Missing drive strength               ;
; FL_ADDR[0]       ; Missing drive strength               ;
; FL_ADDR[1]       ; Missing drive strength               ;
; FL_ADDR[2]       ; Missing drive strength               ;
; FL_ADDR[3]       ; Missing drive strength               ;
; FL_ADDR[4]       ; Missing drive strength               ;
; FL_ADDR[5]       ; Missing drive strength               ;
; FL_ADDR[6]       ; Missing drive strength               ;
; FL_ADDR[7]       ; Missing drive strength               ;
; FL_ADDR[8]       ; Missing drive strength               ;
; FL_ADDR[9]       ; Missing drive strength               ;
; FL_ADDR[10]      ; Missing drive strength               ;
; FL_ADDR[11]      ; Missing drive strength               ;
; FL_ADDR[12]      ; Missing drive strength               ;
; FL_ADDR[13]      ; Missing drive strength               ;
; FL_ADDR[14]      ; Missing drive strength               ;
; FL_ADDR[15]      ; Missing drive strength               ;
; FL_ADDR[16]      ; Missing drive strength               ;
; FL_ADDR[17]      ; Missing drive strength               ;
; FL_ADDR[18]      ; Missing drive strength               ;
; FL_ADDR[19]      ; Missing drive strength               ;
; FL_ADDR[20]      ; Missing drive strength               ;
; FL_ADDR[21]      ; Missing drive strength               ;
; FL_ADDR[22]      ; Missing drive strength               ;
; FL_CE_N          ; Missing drive strength               ;
; FL_OE_N          ; Missing drive strength               ;
; FL_RST_N         ; Missing drive strength               ;
; FL_WE_N          ; Missing drive strength               ;
; FL_WP_N          ; Missing drive strength               ;
; D5M_RESET_N      ; Missing drive strength               ;
; D5M_SCLK         ; Missing drive strength               ;
; D5M_TRIGGER      ; Missing drive strength               ;
; D5M_XCLKIN       ; Missing drive strength               ;
; EX_IO[0]         ; Missing drive strength               ;
; EX_IO[1]         ; Missing drive strength               ;
; EX_IO[2]         ; Missing drive strength               ;
; EX_IO[3]         ; Missing drive strength               ;
; EX_IO[4]         ; Missing drive strength               ;
; EX_IO[5]         ; Missing drive strength               ;
; EX_IO[6]         ; Missing drive strength               ;
; LCD_DATA[0]      ; Missing drive strength               ;
; LCD_DATA[1]      ; Missing drive strength               ;
; LCD_DATA[2]      ; Missing drive strength               ;
; LCD_DATA[3]      ; Missing drive strength               ;
; LCD_DATA[4]      ; Missing drive strength               ;
; LCD_DATA[5]      ; Missing drive strength               ;
; LCD_DATA[6]      ; Missing drive strength               ;
; LCD_DATA[7]      ; Missing drive strength               ;
; PS2_CLK          ; Missing drive strength               ;
; PS2_CLK2         ; Missing drive strength               ;
; PS2_DAT          ; Missing drive strength               ;
; PS2_DAT2         ; Missing drive strength               ;
; SD_CMD           ; Missing drive strength               ;
; SD_DAT[0]        ; Missing drive strength               ;
; SD_DAT[1]        ; Missing drive strength               ;
; SD_DAT[2]        ; Missing drive strength               ;
; SD_DAT[3]        ; Missing drive strength               ;
; EEP_I2C_SDAT     ; Missing drive strength               ;
; ENET0_MDIO       ; Missing drive strength and slew rate ;
; ENET1_MDIO       ; Missing drive strength and slew rate ;
; OTG_DATA[0]      ; Missing drive strength               ;
; OTG_DATA[1]      ; Missing drive strength               ;
; OTG_DATA[2]      ; Missing drive strength               ;
; OTG_DATA[3]      ; Missing drive strength               ;
; OTG_DATA[4]      ; Missing drive strength               ;
; OTG_DATA[5]      ; Missing drive strength               ;
; OTG_DATA[6]      ; Missing drive strength               ;
; OTG_DATA[7]      ; Missing drive strength               ;
; OTG_DATA[8]      ; Missing drive strength               ;
; OTG_DATA[9]      ; Missing drive strength               ;
; OTG_DATA[10]     ; Missing drive strength               ;
; OTG_DATA[11]     ; Missing drive strength               ;
; OTG_DATA[12]     ; Missing drive strength               ;
; OTG_DATA[13]     ; Missing drive strength               ;
; OTG_DATA[14]     ; Missing drive strength               ;
; OTG_DATA[15]     ; Missing drive strength               ;
; OTG_FSPEED       ; Missing drive strength               ;
; OTG_LSPEED       ; Missing drive strength               ;
; SRAM_DQ[0]       ; Missing drive strength               ;
; SRAM_DQ[1]       ; Missing drive strength               ;
; SRAM_DQ[2]       ; Missing drive strength               ;
; SRAM_DQ[3]       ; Missing drive strength               ;
; SRAM_DQ[4]       ; Missing drive strength               ;
; SRAM_DQ[5]       ; Missing drive strength               ;
; SRAM_DQ[6]       ; Missing drive strength               ;
; SRAM_DQ[7]       ; Missing drive strength               ;
; SRAM_DQ[8]       ; Missing drive strength               ;
; SRAM_DQ[9]       ; Missing drive strength               ;
; SRAM_DQ[10]      ; Missing drive strength               ;
; SRAM_DQ[11]      ; Missing drive strength               ;
; SRAM_DQ[12]      ; Missing drive strength               ;
; SRAM_DQ[13]      ; Missing drive strength               ;
; SRAM_DQ[14]      ; Missing drive strength               ;
; SRAM_DQ[15]      ; Missing drive strength               ;
; FL_DQ[0]         ; Missing drive strength               ;
; FL_DQ[1]         ; Missing drive strength               ;
; FL_DQ[2]         ; Missing drive strength               ;
; FL_DQ[3]         ; Missing drive strength               ;
; FL_DQ[4]         ; Missing drive strength               ;
; FL_DQ[5]         ; Missing drive strength               ;
; FL_DQ[6]         ; Missing drive strength               ;
; FL_DQ[7]         ; Missing drive strength               ;
; AUD_ADCLRCK      ; Missing drive strength               ;
; AUD_BCLK         ; Missing drive strength               ;
; AUD_DACLRCK      ; Missing drive strength               ;
; I2C_SDAT         ; Missing drive strength               ;
; DRAM_DQ[0]       ; Missing drive strength               ;
; DRAM_DQ[1]       ; Missing drive strength               ;
; DRAM_DQ[2]       ; Missing drive strength               ;
; DRAM_DQ[3]       ; Missing drive strength               ;
; DRAM_DQ[4]       ; Missing drive strength               ;
; DRAM_DQ[5]       ; Missing drive strength               ;
; DRAM_DQ[6]       ; Missing drive strength               ;
; DRAM_DQ[7]       ; Missing drive strength               ;
; DRAM_DQ[8]       ; Missing drive strength               ;
; DRAM_DQ[9]       ; Missing drive strength               ;
; DRAM_DQ[10]      ; Missing drive strength               ;
; DRAM_DQ[11]      ; Missing drive strength               ;
; DRAM_DQ[12]      ; Missing drive strength               ;
; DRAM_DQ[13]      ; Missing drive strength               ;
; DRAM_DQ[14]      ; Missing drive strength               ;
; DRAM_DQ[15]      ; Missing drive strength               ;
; DRAM_DQ[16]      ; Missing drive strength               ;
; DRAM_DQ[17]      ; Missing drive strength               ;
; DRAM_DQ[18]      ; Missing drive strength               ;
; DRAM_DQ[19]      ; Missing drive strength               ;
; DRAM_DQ[20]      ; Missing drive strength               ;
; DRAM_DQ[21]      ; Missing drive strength               ;
; DRAM_DQ[22]      ; Missing drive strength               ;
; DRAM_DQ[23]      ; Missing drive strength               ;
; DRAM_DQ[24]      ; Missing drive strength               ;
; DRAM_DQ[25]      ; Missing drive strength               ;
; DRAM_DQ[26]      ; Missing drive strength               ;
; DRAM_DQ[27]      ; Missing drive strength               ;
; DRAM_DQ[28]      ; Missing drive strength               ;
; DRAM_DQ[29]      ; Missing drive strength               ;
; DRAM_DQ[30]      ; Missing drive strength               ;
; DRAM_DQ[31]      ; Missing drive strength               ;
; D5M_SDATA        ; Missing drive strength               ;
+------------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                             ;
+--------------+----------------+--------------+-----------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To      ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+-----------------+---------------+----------------+
; Location     ;                ;              ; CLOCK_27        ; PIN_D13       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA_0       ; PIN_AE2       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA_1       ; PIN_AE3       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_LDQM       ; PIN_AD2       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_UDQM       ; PIN_Y5        ; QSF Assignment ;
; Location     ;                ;              ; ENET_CLK        ; PIN_B24       ; QSF Assignment ;
; Location     ;                ;              ; ENET_CMD        ; PIN_A21       ; QSF Assignment ;
; Location     ;                ;              ; ENET_CS_N       ; PIN_A23       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[0]    ; PIN_D17       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[10]   ; PIN_C19       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[11]   ; PIN_D19       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[12]   ; PIN_B19       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[13]   ; PIN_A19       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[14]   ; PIN_E18       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[15]   ; PIN_D18       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[1]    ; PIN_C17       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[2]    ; PIN_B18       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[3]    ; PIN_A18       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[4]    ; PIN_B17       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[5]    ; PIN_A17       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[6]    ; PIN_B16       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[7]    ; PIN_B15       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[8]    ; PIN_B20       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[9]    ; PIN_A20       ; QSF Assignment ;
; Location     ;                ;              ; ENET_INT        ; PIN_B21       ; QSF Assignment ;
; Location     ;                ;              ; ENET_RD_N       ; PIN_A22       ; QSF Assignment ;
; Location     ;                ;              ; ENET_RST_N      ; PIN_B23       ; QSF Assignment ;
; Location     ;                ;              ; ENET_WR_N       ; PIN_B22       ; QSF Assignment ;
; Location     ;                ;              ; EXT_CLOCK       ; PIN_P26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[0]         ; PIN_AB22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[10]        ; PIN_AC19      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[11]        ; PIN_AF16      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[12]        ; PIN_AD19      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[13]        ; PIN_AF15      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[14]        ; PIN_AF24      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[15]        ; PIN_AE21      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[16]        ; PIN_AF25      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[17]        ; PIN_AC22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[18]        ; PIN_AE22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[19]        ; PIN_AF21      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[1]         ; PIN_AC15      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[20]        ; PIN_AF22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[21]        ; PIN_AD22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[22]        ; PIN_AG25      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[23]        ; PIN_AD25      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[24]        ; PIN_AH25      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[25]        ; PIN_AE25      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[26]        ; PIN_AG22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[27]        ; PIN_AE24      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[28]        ; PIN_AH22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[29]        ; PIN_AF26      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[2]         ; PIN_AB21      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[30]        ; PIN_AE20      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[31]        ; PIN_AG23      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[32]        ; PIN_AF20      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[33]        ; PIN_AH26      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[34]        ; PIN_AH23      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[35]        ; PIN_AG26      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[3]         ; PIN_Y17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[4]         ; PIN_AC21      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[5]         ; PIN_Y16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[6]         ; PIN_AD21      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[7]         ; PIN_AE16      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[8]         ; PIN_AD15      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[9]         ; PIN_AE15      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[0]       ; PIN_D25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[10]      ; PIN_N18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[11]      ; PIN_P18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[12]      ; PIN_G23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[13]      ; PIN_G24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[14]      ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[15]      ; PIN_G25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[16]      ; PIN_H23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[17]      ; PIN_H24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[18]      ; PIN_J23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[19]      ; PIN_J24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[1]       ; PIN_J22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[20]      ; PIN_H25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[21]      ; PIN_H26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[22]      ; PIN_H19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[23]      ; PIN_K18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[24]      ; PIN_K19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[25]      ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[26]      ; PIN_K23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[27]      ; PIN_K24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[28]      ; PIN_L21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[29]      ; PIN_L20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[2]       ; PIN_E26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[30]      ; PIN_J25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[31]      ; PIN_J26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[32]      ; PIN_L23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[33]      ; PIN_L24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[34]      ; PIN_L25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[35]      ; PIN_L19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[3]       ; PIN_E25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[4]       ; PIN_F24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[5]       ; PIN_F23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[6]       ; PIN_J21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[7]       ; PIN_J20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[8]       ; PIN_F25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[9]       ; PIN_F26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[0]       ; PIN_K25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[10]      ; PIN_N24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[11]      ; PIN_P24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[12]      ; PIN_R25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[13]      ; PIN_R24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[14]      ; PIN_R20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[15]      ; PIN_T22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[16]      ; PIN_T23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[17]      ; PIN_T24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[18]      ; PIN_T25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[19]      ; PIN_T18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[1]       ; PIN_K26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[20]      ; PIN_T21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[21]      ; PIN_T20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[22]      ; PIN_U26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[23]      ; PIN_U25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[24]      ; PIN_U23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[25]      ; PIN_U24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[26]      ; PIN_R19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[27]      ; PIN_T19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[28]      ; PIN_U20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[29]      ; PIN_U21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[2]       ; PIN_M22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[30]      ; PIN_V26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[31]      ; PIN_V25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[32]      ; PIN_V24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[33]      ; PIN_V23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[34]      ; PIN_W25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[35]      ; PIN_W23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[3]       ; PIN_M23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[4]       ; PIN_M19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[5]       ; PIN_M20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[6]       ; PIN_N20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[7]       ; PIN_M21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[8]       ; PIN_M24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[9]       ; PIN_M25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN0     ; PIN_AH15      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_N1   ; PIN_J28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_N2   ; PIN_Y28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_P1   ; PIN_J27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_P2   ; PIN_Y27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT0    ; PIN_AD28      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_N1  ; PIN_G24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_N2  ; PIN_V24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_P1  ; PIN_G23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_P2  ; PIN_V23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[0]       ; PIN_AE26      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[1]       ; PIN_AE28      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[2]       ; PIN_AE27      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[3]       ; PIN_AF27      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[0]  ; PIN_F25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[10] ; PIN_U26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[11] ; PIN_L22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[12] ; PIN_N26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[13] ; PIN_P26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[14] ; PIN_R21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[15] ; PIN_R23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[16] ; PIN_T22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[1]  ; PIN_C27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[2]  ; PIN_E26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[3]  ; PIN_G26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[4]  ; PIN_H26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[5]  ; PIN_K26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[6]  ; PIN_L24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[7]  ; PIN_M26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[8]  ; PIN_R26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[9]  ; PIN_T26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[0]  ; PIN_F24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[10] ; PIN_U25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[11] ; PIN_L21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[12] ; PIN_N25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[13] ; PIN_P25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[14] ; PIN_P21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[15] ; PIN_R22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[16] ; PIN_T21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[1]  ; PIN_D26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[2]  ; PIN_F26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[3]  ; PIN_G25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[4]  ; PIN_H25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[5]  ; PIN_K25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[6]  ; PIN_L23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[7]  ; PIN_M25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[8]  ; PIN_R25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[9]  ; PIN_T25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[0]  ; PIN_D28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[10] ; PIN_J26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[11] ; PIN_L28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[12] ; PIN_V26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[13] ; PIN_R28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[14] ; PIN_U28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[15] ; PIN_V28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[16] ; PIN_V22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[1]  ; PIN_E28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[2]  ; PIN_F28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[3]  ; PIN_G28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[4]  ; PIN_K28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[5]  ; PIN_M28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[6]  ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[7]  ; PIN_H24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[8]  ; PIN_J24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[9]  ; PIN_P28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[0]  ; PIN_D27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[10] ; PIN_J25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[11] ; PIN_L27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[12] ; PIN_V25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[13] ; PIN_R27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[14] ; PIN_U27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[15] ; PIN_V27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[16] ; PIN_U22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[1]  ; PIN_E27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[2]  ; PIN_F27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[3]  ; PIN_G27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[4]  ; PIN_K27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[5]  ; PIN_M27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[6]  ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[7]  ; PIN_H23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[8]  ; PIN_J23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[9]  ; PIN_P27       ; QSF Assignment ;
; Location     ;                ;              ; IRDA_TXD        ; PIN_AE24      ; QSF Assignment ;
; Location     ;                ;              ; OTG_DACK0_N     ; PIN_C2        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DACK1_N     ; PIN_B2        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DREQ0       ; PIN_F6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DREQ1       ; PIN_E5        ; QSF Assignment ;
; Location     ;                ;              ; OTG_INT0        ; PIN_B3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_INT1        ; PIN_C3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_WR_N        ; PIN_A4        ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT          ; PIN_AD24      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT3         ; PIN_AC23      ; QSF Assignment ;
; Location     ;                ;              ; TCK             ; PIN_D14       ; QSF Assignment ;
; Location     ;                ;              ; TCS             ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; TDI             ; PIN_B14       ; QSF Assignment ;
; Location     ;                ;              ; TDO             ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; TD_RESET        ; PIN_C4        ; QSF Assignment ;
; Location     ;                ;              ; VGA_BLANK       ; PIN_D6        ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[8]        ; PIN_C12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[9]        ; PIN_B12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[8]        ; PIN_E12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[9]        ; PIN_D12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[8]        ; PIN_F11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[9]        ; PIN_E10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_SYNC        ; PIN_B7        ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[0]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[10]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[11]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[12]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[13]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[14]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[15]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[16]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[17]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[18]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[19]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[1]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[20]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[21]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[22]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[23]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[24]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[25]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[26]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[27]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[28]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[29]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[2]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[30]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[31]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[32]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[33]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[34]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[35]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[4]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[5]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[6]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[7]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[8]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; GPIO[9]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_CLKIN0     ; 3.0-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_CLKIN_N1   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_CLKIN_N2   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_CLKIN_P1   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_CLKIN_P2   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_CLKOUT0    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_CLKOUT_N1  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_CLKOUT_N2  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_CLKOUT_P1  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_CLKOUT_P2  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_D[0]       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_D[1]       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_D[2]       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_D[3]       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_N[0]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_N[10] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_N[11] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_N[12] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_N[13] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_N[14] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_N[15] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_N[16] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_N[1]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_N[2]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_N[3]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_N[4]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_N[5]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_N[6]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_N[7]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_N[8]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_N[9]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_P[0]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_P[10] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_P[11] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_P[12] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_P[13] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_P[14] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_P[15] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_P[16] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_P[1]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_P[2]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_P[3]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_P[4]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_P[5]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_P[6]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_P[7]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_P[8]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_RX_D_P[9]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_N[0]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_N[10] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_N[11] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_N[12] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_N[13] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_N[14] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_N[15] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_N[16] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_N[1]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_N[2]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_N[3]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_N[4]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_N[5]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_N[6]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_N[7]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_N[8]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_N[9]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_P[0]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_P[10] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_P[11] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_P[12] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_P[13] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_P[14] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_P[15] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_P[16] ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_P[1]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_P[2]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_P[3]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_P[4]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_P[5]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_P[6]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_P[7]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_P[8]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; HSMC_TX_D_P[9]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115_CAMERA ;              ; OTG_WR_N        ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+-----------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4630 ) ; 0.00 % ( 0 / 4630 )        ; 0.00 % ( 0 / 4630 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4630 ) ; 0.00 % ( 0 / 4630 )        ; 0.00 % ( 0 / 4630 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4613 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 17 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/User/Desktop/FYP/Image_Capture_verilog1/DE2_115_CAMERA.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,475 / 114,480 ( 2 % )    ;
;     -- Combinational with no register       ; 1085                       ;
;     -- Register only                        ; 307                        ;
;     -- Combinational with a register        ; 1083                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 919                        ;
;     -- 3 input functions                    ; 441                        ;
;     -- <=2 input functions                  ; 808                        ;
;     -- Register only                        ; 307                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 1563                       ;
;     -- arithmetic mode                      ; 605                        ;
;                                             ;                            ;
; Total registers*                            ; 1,390 / 117,053 ( 1 % )    ;
;     -- Dedicated logic registers            ; 1,390 / 114,480 ( 1 % )    ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 215 / 7,155 ( 3 % )        ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 428 / 529 ( 81 % )         ;
;     -- Clock pins                           ; 6 / 7 ( 86 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 16                         ;
; M9Ks                                        ; 10 / 432 ( 2 % )           ;
; Total block memory bits                     ; 60,368 / 3,981,312 ( 2 % ) ;
; Total block memory implementation bits      ; 92,160 / 3,981,312 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )            ;
; PLLs                                        ; 2 / 4 ( 50 % )             ;
; Global clocks                               ; 16 / 20 ( 80 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%               ;
; Peak interconnect usage (total/H/V)         ; 8% / 9% / 7%               ;
; Maximum fan-out                             ; 530                        ;
; Highest non-global fan-out                  ; 356                        ;
; Total fan-out                               ; 12629                      ;
; Average fan-out                             ; 2.63                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2475 / 114480 ( 2 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 1085                  ; 0                              ;
;     -- Register only                        ; 307                   ; 0                              ;
;     -- Combinational with a register        ; 1083                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 919                   ; 0                              ;
;     -- 3 input functions                    ; 441                   ; 0                              ;
;     -- <=2 input functions                  ; 808                   ; 0                              ;
;     -- Register only                        ; 307                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1563                  ; 0                              ;
;     -- arithmetic mode                      ; 605                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1390                  ; 0                              ;
;     -- Dedicated logic registers            ; 1390 / 114480 ( 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 215 / 7155 ( 3 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 428                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )       ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 60368                 ; 0                              ;
; Total RAM block bits                        ; 92160                 ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 2 / 4 ( 50 % )                 ;
; M9K                                         ; 10 / 432 ( 2 % )      ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 11 / 24 ( 45 % )      ; 5 / 24 ( 20 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 929                   ; 3                              ;
;     -- Registered Input Connections         ; 819                   ; 0                              ;
;     -- Output Connections                   ; 109                   ; 823                            ;
;     -- Registered Output Connections        ; 1                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 12716                 ; 838                            ;
;     -- Registered Connections               ; 5646                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 212                   ; 826                            ;
;     -- hard_block:auto_generated_inst       ; 826                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 88                    ; 3                              ;
;     -- Output Ports                         ; 234                   ; 5                              ;
;     -- Bidir Ports                          ; 106                   ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; AUD_ADCDAT       ; D2    ; 1        ; 0            ; 68           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK2_50        ; AG14  ; 3        ; 58           ; 0            ; 21           ; 131                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK3_50        ; AG15  ; 4        ; 58           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50         ; Y2    ; 2        ; 0            ; 36           ; 14           ; 17                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[0]         ; AF15  ; 4        ; 60           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[10]        ; Y17   ; 4        ; 96           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[11]        ; AC15  ; 4        ; 60           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[1]         ; AD19  ; 4        ; 94           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[2]         ; AF16  ; 4        ; 65           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[3]         ; AC19  ; 4        ; 94           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[4]         ; AE15  ; 4        ; 60           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[5]         ; AD15  ; 4        ; 60           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[6]         ; AE16  ; 4        ; 65           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[7]         ; AD21  ; 4        ; 102          ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[8]         ; Y16   ; 4        ; 96           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[9]         ; AC21  ; 4        ; 102          ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_FVAL         ; AG25  ; 4        ; 91           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_LVAL         ; AD22  ; 4        ; 111          ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_PIXLCLK      ; AB22  ; 4        ; 107          ; 0            ; 0            ; 271                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_STROBE       ; AF22  ; 4        ; 96           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ENET0_INT_N      ; A21   ; 7        ; 89           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_LINK100    ; C14   ; 8        ; 52           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ENET0_RX_CLK     ; A15   ; 7        ; 56           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_COL     ; E15   ; 7        ; 58           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_CRS     ; D15   ; 7        ; 58           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[0] ; C16   ; 7        ; 62           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[1] ; D16   ; 7        ; 62           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[2] ; D17   ; 7        ; 81           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[3] ; C15   ; 7        ; 58           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DV      ; C17   ; 7        ; 81           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_ER      ; D18   ; 7        ; 85           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_TX_CLK     ; B17   ; 7        ; 60           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_INT_N      ; D24   ; 7        ; 98           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_LINK100    ; D13   ; 8        ; 54           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ENET1_RX_CLK     ; B15   ; 7        ; 56           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_RX_COL     ; B22   ; 7        ; 89           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_RX_CRS     ; D20   ; 7        ; 85           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_RX_DATA[0] ; B23   ; 7        ; 102          ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_RX_DATA[1] ; C21   ; 7        ; 91           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_RX_DATA[2] ; A23   ; 7        ; 102          ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_RX_DATA[3] ; D21   ; 7        ; 96           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_RX_DV      ; A22   ; 7        ; 89           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_RX_ER      ; C24   ; 7        ; 98           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_TX_CLK     ; C22   ; 7        ; 96           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENETCLK_25       ; A14   ; 8        ; 56           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; FL_RY            ; Y1    ; 2        ; 0            ; 36           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; IRDA_RXD         ; Y15   ; 3        ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[0]           ; M23   ; 6        ; 115          ; 40           ; 7            ; 356                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[1]           ; M21   ; 6        ; 115          ; 53           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[2]           ; N21   ; 6        ; 115          ; 42           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[3]           ; R24   ; 5        ; 115          ; 35           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; OTG_DREQ[0]      ; J1    ; 1        ; 0            ; 36           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; OTG_DREQ[1]      ; B4    ; 8        ; 7            ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; OTG_INT[0]       ; A6    ; 8        ; 27           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; OTG_INT[1]       ; D5    ; 8        ; 3            ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SD_WP_N          ; AF14  ; 3        ; 49           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SMA_CLKIN        ; AH14  ; 3        ; 58           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]            ; AB28  ; 5        ; 115          ; 17           ; 0            ; 28                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[10]           ; AC24  ; 5        ; 115          ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[11]           ; AB24  ; 5        ; 115          ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[12]           ; AB23  ; 5        ; 115          ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[13]           ; AA24  ; 5        ; 115          ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[14]           ; AA23  ; 5        ; 115          ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[15]           ; AA22  ; 5        ; 115          ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[16]           ; Y24   ; 5        ; 115          ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[17]           ; Y23   ; 5        ; 115          ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[1]            ; AC28  ; 5        ; 115          ; 14           ; 0            ; 31                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[2]            ; AC27  ; 5        ; 115          ; 15           ; 7            ; 61                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[3]            ; AD27  ; 5        ; 115          ; 13           ; 7            ; 36                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[4]            ; AB27  ; 5        ; 115          ; 18           ; 7            ; 25                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[5]            ; AC26  ; 5        ; 115          ; 11           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[6]            ; AD26  ; 5        ; 115          ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[7]            ; AB26  ; 5        ; 115          ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[8]            ; AC25  ; 5        ; 115          ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[9]            ; AB25  ; 5        ; 115          ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; TD_CLK27         ; B14   ; 8        ; 56           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[0]       ; E8    ; 8        ; 11           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[1]       ; A7    ; 8        ; 29           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[2]       ; D8    ; 8        ; 16           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[3]       ; C7    ; 8        ; 16           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[4]       ; D7    ; 8        ; 13           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[5]       ; D6    ; 8        ; 13           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[6]       ; E7    ; 8        ; 13           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[7]       ; F7    ; 8        ; 9            ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_HS            ; E5    ; 8        ; 1            ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_VS            ; E4    ; 8        ; 1            ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; UART_RTS         ; J13   ; 8        ; 40           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; UART_RXD         ; G12   ; 8        ; 27           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_DACDAT       ; D1    ; 1        ; 0            ; 68           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUD_XCK          ; E1    ; 1        ; 0            ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D5M_RESET_N      ; AC22  ; 4        ; 109          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D5M_SCLK         ; AH25  ; 4        ; 91           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D5M_TRIGGER      ; AF21  ; 4        ; 87           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D5M_XCLKIN       ; AF25  ; 4        ; 83           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]     ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]    ; R5    ; 2        ; 0            ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]    ; AA5   ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]    ; Y7    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]     ; V8    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]     ; U8    ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]     ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]     ; V5    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]     ; W8    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]     ; W7    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]     ; AA7   ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]     ; Y5    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]     ; Y6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]       ; U7    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]       ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N       ; V7    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE         ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK         ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N        ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]      ; U2    ; 2        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]      ; W4    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]      ; K8    ; 1        ; 0            ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]      ; N8    ; 1        ; 0            ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N       ; U6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N        ; V6    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EEP_I2C_SCLK     ; D14   ; 8        ; 52           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_GTX_CLK    ; A17   ; 7        ; 60           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_MDC        ; C20   ; 7        ; 85           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_RST_N      ; C19   ; 7        ; 83           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[0] ; C18   ; 7        ; 87           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[1] ; D19   ; 7        ; 83           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[2] ; A19   ; 7        ; 81           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[3] ; B19   ; 7        ; 81           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_EN      ; A18   ; 7        ; 79           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_ER      ; B18   ; 7        ; 79           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_GTX_CLK    ; C23   ; 7        ; 100          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_MDC        ; D23   ; 7        ; 100          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_RST_N      ; D22   ; 7        ; 111          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[0] ; C25   ; 7        ; 105          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[1] ; A26   ; 7        ; 109          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[2] ; B26   ; 7        ; 113          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[3] ; C26   ; 7        ; 113          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_EN      ; B25   ; 7        ; 107          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_ER      ; A25   ; 7        ; 109          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[0]       ; AG12  ; 3        ; 54           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[10]      ; AE9   ; 3        ; 27           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[11]      ; AF9   ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[12]      ; AA10  ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[13]      ; AD8   ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[14]      ; AC8   ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[15]      ; Y10   ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[16]      ; AA8   ; 3        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[17]      ; AH12  ; 3        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[18]      ; AC12  ; 3        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[19]      ; AD12  ; 3        ; 47           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[1]       ; AH7   ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[20]      ; AE10  ; 3        ; 29           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[21]      ; AD10  ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[22]      ; AD11  ; 3        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[2]       ; Y13   ; 3        ; 52           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[3]       ; Y14   ; 3        ; 56           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[4]       ; Y12   ; 3        ; 52           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[5]       ; AA13  ; 3        ; 52           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[6]       ; AA12  ; 3        ; 52           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[7]       ; AB13  ; 3        ; 47           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[8]       ; AB12  ; 3        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[9]       ; AB10  ; 3        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_CE_N          ; AG7   ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_OE_N          ; AG8   ; 3        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_RST_N         ; AE11  ; 3        ; 35           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_WE_N          ; AC10  ; 3        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_WP_N          ; AE12  ; 3        ; 33           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]          ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]          ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]          ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]          ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]          ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]          ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]          ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]          ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]          ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]          ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]          ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]          ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]          ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]          ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]          ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]          ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]          ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]          ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]          ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]          ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]          ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]          ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]          ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]          ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]          ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]          ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]          ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]          ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]          ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]          ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]          ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]          ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]          ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]          ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]          ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]          ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]          ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]          ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]          ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]          ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]          ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]          ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]          ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]          ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]          ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]          ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]          ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]          ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]          ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]          ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]          ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]          ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]          ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]          ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]          ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]          ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK         ; B7    ; 8        ; 29           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_BLON         ; L6    ; 1        ; 0            ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_EN           ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_ON           ; L5    ; 1        ; 0            ; 58           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS           ; M2    ; 1        ; 0            ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RW           ; M1    ; 1        ; 0            ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]          ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]          ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]          ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]          ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]          ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]          ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]          ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]          ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]          ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]          ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]         ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]         ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]         ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]         ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]         ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]         ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]         ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]         ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]          ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]          ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]          ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]          ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]          ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]          ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]          ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]          ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]          ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_ADDR[0]      ; H7    ; 1        ; 0            ; 68           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_ADDR[1]      ; C3    ; 8        ; 1            ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_CS_N         ; A3    ; 8        ; 5            ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_DACK_N[0]    ; C4    ; 8        ; 3            ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_DACK_N[1]    ; D4    ; 8        ; 1            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_RD_N         ; B3    ; 8        ; 5            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_RST_N        ; C5    ; 8        ; 3            ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_WE_N         ; A4    ; 8        ; 7            ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_CLK           ; AE13  ; 3        ; 42           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SMA_CLKOUT       ; AE23  ; 4        ; 105          ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[0]     ; AB7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[10]    ; AF2   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[11]    ; AD3   ; 2        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[12]    ; AB4   ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[13]    ; AC3   ; 2        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[14]    ; AA4   ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[15]    ; AB11  ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[16]    ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[17]    ; AB9   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[18]    ; AB8   ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[19]    ; T8    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[1]     ; AD7   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[2]     ; AE7   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[3]     ; AC7   ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[4]     ; AB6   ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[5]     ; AE6   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[6]     ; AB5   ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[7]     ; AC5   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[8]     ; AF5   ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[9]     ; T7    ; 2        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_CE_N        ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_LB_N        ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_OE_N        ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_UB_N        ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_WE_N        ; AE8   ; 3        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TD_RESET_N       ; G7    ; 8        ; 9            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_CTS         ; G14   ; 8        ; 47           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD         ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLANK_N      ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]         ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]         ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]         ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]         ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]         ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]         ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[6]         ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[7]         ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_CLK          ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]         ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]         ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]         ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]         ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]         ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]         ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[6]         ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[7]         ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS           ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]         ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]         ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]         ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]         ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]         ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]         ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[6]         ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[7]         ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_SYNC_N       ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS           ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                             ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------+---------------------+
; AUD_ADCLRCK  ; C2    ; 1        ; 0            ; 69           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; AUD_BCLK     ; F2    ; 1        ; 0            ; 60           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; AUD_DACLRCK  ; E3    ; 1        ; 0            ; 66           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; D5M_SDATA    ; AD25  ; 4        ; 100          ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; I2C_CCD_Config:u1|I2C_Controller:u0|SDO          ; -                   ;
; DRAM_DQ[0]   ; W3    ; 2        ; 0            ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[10]  ; AB1   ; 2        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[11]  ; AA3   ; 2        ; 0            ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[12]  ; AB2   ; 2        ; 0            ; 27           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[13]  ; AC1   ; 2        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[14]  ; AB3   ; 2        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[15]  ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[16]  ; M8    ; 1        ; 0            ; 45           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[17]  ; L8    ; 1        ; 0            ; 48           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[18]  ; P2    ; 1        ; 0            ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[19]  ; N3    ; 1        ; 0            ; 46           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[1]   ; W2    ; 2        ; 0            ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[20]  ; N4    ; 1        ; 0            ; 46           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[21]  ; M4    ; 1        ; 0            ; 52           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[22]  ; M7    ; 1        ; 0            ; 45           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[23]  ; L7    ; 1        ; 0            ; 47           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[24]  ; U5    ; 2        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[25]  ; R7    ; 2        ; 0            ; 35           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[26]  ; R1    ; 2        ; 0            ; 35           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[27]  ; R2    ; 2        ; 0            ; 35           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[28]  ; R3    ; 2        ; 0            ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[29]  ; T3    ; 2        ; 0            ; 32           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[2]   ; V4    ; 2        ; 0            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[30]  ; U4    ; 2        ; 0            ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[31]  ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[3]   ; W1    ; 2        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[4]   ; V3    ; 2        ; 0            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[5]   ; V2    ; 2        ; 0            ; 28           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[6]   ; V1    ; 2        ; 0            ; 28           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[7]   ; U3    ; 2        ; 0            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[8]   ; Y3    ; 2        ; 0            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[9]   ; Y4    ; 2        ; 0            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u9|command:u_command|OE (inverted) ; -                   ;
; EEP_I2C_SDAT ; E14   ; 8        ; 45           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; ENET0_MDIO   ; B21   ; 7        ; 87           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; ENET1_MDIO   ; D25   ; 7        ; 105          ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; EX_IO[0]     ; J10   ; 8        ; 20           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; EX_IO[1]     ; J14   ; 8        ; 49           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; EX_IO[2]     ; H13   ; 8        ; 38           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; EX_IO[3]     ; H14   ; 8        ; 49           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; EX_IO[4]     ; F14   ; 8        ; 45           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; EX_IO[5]     ; E10   ; 8        ; 18           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; EX_IO[6]     ; D9    ; 8        ; 23           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; FL_DQ[0]     ; AH8   ; 3        ; 20           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; FL_DQ[1]     ; AF10  ; 3        ; 29           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; FL_DQ[2]     ; AG10  ; 3        ; 31           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; FL_DQ[3]     ; AH10  ; 3        ; 31           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; FL_DQ[4]     ; AF11  ; 3        ; 35           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; FL_DQ[5]     ; AG11  ; 3        ; 40           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; FL_DQ[6]     ; AH11  ; 3        ; 40           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; FL_DQ[7]     ; AF12  ; 3        ; 33           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; I2C_SDAT     ; A8    ; 8        ; 18           ; 73           ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; I2C_AV_Config:u17|I2C_Controller_Audio:u0|SDO    ; -                   ;
; LCD_DATA[0]  ; L3    ; 1        ; 0            ; 52           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; LCD_DATA[1]  ; L1    ; 1        ; 0            ; 44           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; LCD_DATA[2]  ; L2    ; 1        ; 0            ; 44           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; LCD_DATA[3]  ; K7    ; 1        ; 0            ; 49           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; LCD_DATA[4]  ; K1    ; 1        ; 0            ; 54           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; LCD_DATA[5]  ; K2    ; 1        ; 0            ; 55           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; LCD_DATA[6]  ; M3    ; 1        ; 0            ; 51           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; LCD_DATA[7]  ; M5    ; 1        ; 0            ; 47           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[0]  ; J6    ; 1        ; 0            ; 50           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[10] ; G1    ; 1        ; 0            ; 55           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[11] ; G2    ; 1        ; 0            ; 55           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[12] ; G3    ; 1        ; 0            ; 63           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[13] ; F1    ; 1        ; 0            ; 59           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[14] ; F3    ; 1        ; 0            ; 66           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[15] ; G4    ; 1        ; 0            ; 63           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[1]  ; K4    ; 1        ; 0            ; 53           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[2]  ; J5    ; 1        ; 0            ; 50           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[3]  ; K3    ; 1        ; 0            ; 53           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[4]  ; J4    ; 1        ; 0            ; 57           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[5]  ; J3    ; 1        ; 0            ; 57           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[6]  ; J7    ; 1        ; 0            ; 49           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[7]  ; H6    ; 1        ; 0            ; 64           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[8]  ; H3    ; 1        ; 0            ; 62           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[9]  ; H4    ; 1        ; 0            ; 62           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_FSPEED   ; C6    ; 8        ; 5            ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_LSPEED   ; B6    ; 8        ; 27           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; PS2_CLK      ; G6    ; 1        ; 0            ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; PS2_CLK2     ; G5    ; 1        ; 0            ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; PS2_DAT      ; H5    ; 1        ; 0            ; 59           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; PS2_DAT2     ; F5    ; 1        ; 0            ; 65           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SD_CMD       ; AD14  ; 3        ; 56           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SD_DAT[0]    ; AE14  ; 3        ; 49           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SD_DAT[1]    ; AF13  ; 3        ; 42           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SD_DAT[2]    ; AB14  ; 3        ; 54           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SD_DAT[3]    ; AC14  ; 3        ; 56           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[0]   ; AH3   ; 3        ; 5            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[10]  ; AE2   ; 2        ; 0            ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[11]  ; AE1   ; 2        ; 0            ; 16           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[12]  ; AE3   ; 2        ; 0            ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[13]  ; AE4   ; 3        ; 3            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[14]  ; AF3   ; 3        ; 7            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[15]  ; AG3   ; 3        ; 3            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[1]   ; AF4   ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[2]   ; AG4   ; 3        ; 9            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[3]   ; AH4   ; 3        ; 9            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[4]   ; AF6   ; 3        ; 7            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[5]   ; AG6   ; 3        ; 11           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[6]   ; AH6   ; 3        ; 11           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[7]   ; AF7   ; 3        ; 20           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[8]   ; AD1   ; 2        ; 0            ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[9]   ; AD2   ; 2        ; 0            ; 22           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; G6       ; DIFFIO_L3p, nRESET                       ; Use as regular IO        ; PS2_CLK                 ; Dual Purpose Pin          ;
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B22      ; DIFFIO_T53p, PADD0                       ; Use as regular IO        ; ENET1_RX_COL            ; Dual Purpose Pin          ;
; C18      ; DIFFIO_T50n, PADD1                       ; Use as regular IO        ; ENET0_TX_DATA[0]        ; Dual Purpose Pin          ;
; D18      ; DIFFIO_T50p, PADD2                       ; Use as regular IO        ; ENET0_RX_ER             ; Dual Purpose Pin          ;
; C17      ; DIFFIO_T46n, PADD3                       ; Use as regular IO        ; ENET0_RX_DV             ; Dual Purpose Pin          ;
; D17      ; DIFFIO_T46p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; ENET0_RX_DATA[2]        ; Dual Purpose Pin          ;
; A19      ; DIFFIO_T45n, PADD5                       ; Use as regular IO        ; ENET0_TX_DATA[2]        ; Dual Purpose Pin          ;
; B19      ; DIFFIO_T45p, PADD6                       ; Use as regular IO        ; ENET0_TX_DATA[3]        ; Dual Purpose Pin          ;
; A18      ; DIFFIO_T44n, PADD7                       ; Use as regular IO        ; ENET0_TX_EN             ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T44p, PADD8                       ; Use as regular IO        ; ENET0_TX_ER             ; Dual Purpose Pin          ;
; C16      ; DIFFIO_T36n, PADD9                       ; Use as regular IO        ; ENET0_RX_DATA[0]        ; Dual Purpose Pin          ;
; D16      ; DIFFIO_T36p, PADD10                      ; Use as regular IO        ; ENET0_RX_DATA[1]        ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T35n, PADD11                      ; Use as regular IO        ; ENET0_GTX_CLK           ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T35p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; ENET0_TX_CLK            ; Dual Purpose Pin          ;
; C15      ; DIFFIO_T32n, PADD13                      ; Use as regular IO        ; ENET0_RX_DATA[3]        ; Dual Purpose Pin          ;
; D15      ; DIFFIO_T32p, PADD14                      ; Use as regular IO        ; ENET0_RX_CRS            ; Dual Purpose Pin          ;
; D14      ; DIFFIO_T30p, PADD15                      ; Use as regular IO        ; EEP_I2C_SCLK            ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; VGA_B[5]                ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; VGA_B[7]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; VGA_B[4]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; VGA_B[3]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; VGA_B[0]                ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; H13      ; DIFFIO_T22p, DATA15                      ; Use as regular IO        ; EX_IO[2]                ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; VGA_R[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA5                       ; Use as regular IO        ; I2C_SCLK                ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T17p, DATA6                       ; Use as regular IO        ; OTG_LSPEED              ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; VGA_B[2]                ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T14p, DATA8                       ; Use as regular IO        ; EX_IO[6]                ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T11n, DATA9                       ; Use as regular IO        ; I2C_SDAT                ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9n, DATA10                       ; Use as regular IO        ; TD_DATA[3]              ; Dual Purpose Pin          ;
; D7       ; DIFFIO_T9p, DATA11                       ; Use as regular IO        ; TD_DATA[4]              ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T4p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO        ; OTG_DREQ[1]             ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 56 / 56 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 63 / 63 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 73 / 73 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 55 / 71 ( 77 % )  ; 3.3V          ; --           ;
; 5        ; 34 / 65 ( 52 % )  ; 2.5V          ; --           ;
; 6        ; 9 / 58 ( 16 % )   ; 2.5V          ; --           ;
; 7        ; 72 / 72 ( 100 % ) ; 2.5V          ; --           ;
; 8        ; 71 / 71 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; OTG_CS_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 532        ; 8        ; OTG_WE_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; OTG_INT[0]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 501        ; 8        ; TD_DATA[1]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 517        ; 8        ; I2C_SDAT                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; VGA_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; VGA_B[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; VGA_CLK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; ENETCLK_25                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 470        ; 7        ; ENET0_RX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; ENET0_GTX_CLK                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 442        ; 7        ; ENET0_TX_EN                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 440        ; 7        ; ENET0_TX_DATA[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; ENET0_INT_N                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 423        ; 7        ; ENET1_RX_DV                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 412        ; 7        ; ENET1_RX_DATA[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; ENET1_TX_ER                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A26      ; 404        ; 7        ; ENET1_TX_DATA[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; SRAM_ADDR[14]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; FL_ADDR[16]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; FL_ADDR[12]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; FL_ADDR[6]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 190        ; 3        ; FL_ADDR[5]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; SRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; SRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; SRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; SRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; SRAM_ADDR[18]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; SRAM_ADDR[17]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; FL_ADDR[9]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 164        ; 3        ; SRAM_ADDR[15]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; FL_ADDR[8]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 181        ; 3        ; FL_ADDR[7]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 192        ; 3        ; SD_DAT[2]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; D5M_PIXLCLK                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; SRAM_ADDR[13]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; SRAM_UB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; SRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; SRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; FL_ADDR[14]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; FL_WE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 185        ; 3        ; SRAM_ADDR[16]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; FL_ADDR[18]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; SD_DAT[3]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 203        ; 4        ; D5M_D[11]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; D5M_D[3]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; D5M_D[9]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; D5M_RESET_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; SRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; SRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; SRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; SRAM_LB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; SRAM_OE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; SRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; FL_ADDR[13]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; FL_ADDR[21]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 186        ; 3        ; FL_ADDR[22]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 182        ; 3        ; FL_ADDR[19]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; SD_CMD                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 204        ; 4        ; D5M_D[5]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; D5M_D[1]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; D5M_D[7]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; D5M_LVAL                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; D5M_SDATA                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; SRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; SRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; SRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; SRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; SRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; SRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; SRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; FL_ADDR[10]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 165        ; 3        ; FL_ADDR[20]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 171        ; 3        ; FL_RST_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 169        ; 3        ; FL_WP_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 177        ; 3        ; SD_CLK                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 183        ; 3        ; SD_DAT[0]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 205        ; 4        ; D5M_D[4]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 209        ; 4        ; D5M_D[6]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; SMA_CLKOUT                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; SRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; SRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; SRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; SRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; SRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; SRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; SRAM_CE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; FL_ADDR[11]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 166        ; 3        ; FL_DQ[1]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 172        ; 3        ; FL_DQ[4]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF12     ; 170        ; 3        ; FL_DQ[7]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ; 178        ; 3        ; SD_DAT[1]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 184        ; 3        ; SD_WP_N                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ; 206        ; 4        ; D5M_D[0]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; D5M_D[2]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; D5M_TRIGGER                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 252        ; 4        ; D5M_STROBE                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; D5M_XCLKIN                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; SRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; SRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; SRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; FL_CE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ; 156        ; 3        ; FL_OE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; FL_DQ[2]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG11     ; 175        ; 3        ; FL_DQ[5]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG12     ; 193        ; 3        ; FL_ADDR[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; CLOCK2_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 201        ; 4        ; CLOCK3_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; D5M_FVAL                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; SRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; SRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; SRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; FL_ADDR[1]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH8      ; 157        ; 3        ; FL_DQ[0]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; FL_DQ[3]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ; 176        ; 3        ; FL_DQ[6]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH12     ; 194        ; 3        ; FL_ADDR[17]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; SMA_CLKIN                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; D5M_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; OTG_RD_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 533        ; 8        ; OTG_DREQ[1]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; OTG_LSPEED                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 502        ; 8        ; I2C_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 518        ; 8        ; VGA_G[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; VGA_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; VGA_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; TD_CLK27                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 471        ; 7        ; ENET1_RX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; ENET0_TX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 443        ; 7        ; ENET0_TX_ER                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 441        ; 7        ; ENET0_TX_DATA[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; ENET0_MDIO                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 424        ; 7        ; ENET1_RX_COL                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 413        ; 7        ; ENET1_RX_DATA[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; ENET1_TX_EN                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B26      ; 401        ; 7        ; ENET1_TX_DATA[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; AUD_ADCLRCK                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 543        ; 8        ; OTG_ADDR[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 539        ; 8        ; OTG_DACK_N[0]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 538        ; 8        ; OTG_RST_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 536        ; 8        ; OTG_FSPEED                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 521        ; 8        ; TD_DATA[3]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 519        ; 8        ; VGA_G[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; VGA_G[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; VGA_SYNC_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; VGA_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; VGA_B[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; VGA_VS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; ENET0_LINK100                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 468        ; 7        ; ENET0_RX_DATA[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 460        ; 7        ; ENET0_RX_DATA[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 438        ; 7        ; ENET0_RX_DV                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 429        ; 7        ; ENET0_TX_DATA[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 435        ; 7        ; ENET0_RST_N                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 431        ; 7        ; ENET0_MDC                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C21      ; 422        ; 7        ; ENET1_RX_DATA[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C22      ; 418        ; 7        ; ENET1_TX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C23      ; 415        ; 7        ; ENET1_GTX_CLK                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C24      ; 416        ; 7        ; ENET1_RX_ER                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C25      ; 411        ; 7        ; ENET1_TX_DATA[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C26      ; 400        ; 7        ; ENET1_TX_DATA[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; AUD_DACDAT                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 2          ; 1        ; AUD_ADCDAT                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; OTG_DACK_N[1]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D5       ; 537        ; 8        ; OTG_INT[1]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 524        ; 8        ; TD_DATA[5]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 522        ; 8        ; TD_DATA[4]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 520        ; 8        ; TD_DATA[2]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 511        ; 8        ; EX_IO[6]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 496        ; 8        ; VGA_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; VGA_B[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; VGA_B[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; ENET1_LINK100                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 477        ; 8        ; EEP_I2C_SCLK                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 469        ; 7        ; ENET0_RX_CRS                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 461        ; 7        ; ENET0_RX_DATA[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 439        ; 7        ; ENET0_RX_DATA[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 430        ; 7        ; ENET0_RX_ER                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 436        ; 7        ; ENET0_TX_DATA[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 432        ; 7        ; ENET1_RX_CRS                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D21      ; 419        ; 7        ; ENET1_RX_DATA[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 402        ; 7        ; ENET1_RST_N                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 414        ; 7        ; ENET1_MDC                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D24      ; 417        ; 7        ; ENET1_INT_N                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D25      ; 410        ; 7        ; ENET1_MDIO                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; AUD_XCK                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; AUD_DACLRCK                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 541        ; 8        ; TD_VS                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E5       ; 542        ; 8        ; TD_HS                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; TD_DATA[6]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 526        ; 8        ; TD_DATA[0]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; EX_IO[5]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 499        ; 8        ; VGA_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; VGA_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; EEP_I2C_SDAT                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 467        ; 7        ; ENET0_RX_COL                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; OTG_DATA[13]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 18         ; 1        ; AUD_BCLK                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; OTG_DATA[14]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; PS2_DAT2                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; TD_DATA[7]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 527        ; 8        ; VGA_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; VGA_G[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; VGA_BLANK_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; VGA_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; EX_IO[4]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; OTG_DATA[10]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 25         ; 1        ; OTG_DATA[11]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 13         ; 1        ; OTG_DATA[12]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 12         ; 1        ; OTG_DATA[15]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 6          ; 1        ; PS2_CLK2                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 5          ; 1        ; PS2_CLK                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 530        ; 8        ; TD_RESET_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ; 528        ; 8        ; VGA_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; UART_TXD                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; VGA_R[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; VGA_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; UART_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 493        ; 8        ; VGA_HS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; UART_CTS                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; OTG_DATA[8]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 14         ; 1        ; OTG_DATA[9]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 20         ; 1        ; PS2_DAT                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; OTG_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 4          ; 1        ; OTG_ADDR[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 529        ; 8        ; VGA_R[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; VGA_R[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; VGA_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; EX_IO[2]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 480        ; 8        ; EX_IO[3]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; OTG_DREQ[0]                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; OTG_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 22         ; 1        ; OTG_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 36         ; 1        ; OTG_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 35         ; 1        ; OTG_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 37         ; 1        ; OTG_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; EX_IO[0]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; VGA_R[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; UART_RTS                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 481        ; 8        ; EX_IO[1]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; LCD_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 27         ; 1        ; LCD_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 30         ; 1        ; OTG_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 29         ; 1        ; OTG_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; LCD_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; LCD_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 48         ; 1        ; LCD_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 32         ; 1        ; LCD_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 31         ; 1        ; LCD_EN                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 21         ; 1        ; LCD_ON                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 43         ; 1        ; LCD_BLON                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; LCD_RW                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 50         ; 1        ; LCD_RS                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; LCD_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; LCD_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; SRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; SRAM_ADDR[19]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; FL_RY                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; FL_ADDR[15]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; FL_ADDR[4]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 189        ; 3        ; FL_ADDR[2]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 197        ; 3        ; FL_ADDR[3]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 198        ; 3        ; IRDA_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 250        ; 4        ; D5M_D[8]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; D5M_D[10]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                      ;
+-------------------------------+----------------------------------------------------------------------+---------------------------------------------------------------------------+
; Name                          ; sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|pll1 ; VGA_Audio_PLL:u18|altpll:altpll_component|altpll_dul2:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------+---------------------------------------------------------------------------+
; SDC pin name                  ; u8|altpll_component|auto_generated|pll1                              ; u18|altpll_component|auto_generated|pll1                                  ;
; PLL mode                      ; Normal                                                               ; Normal                                                                    ;
; Compensate clock              ; clock0                                                               ; clock1                                                                    ;
; Compensated input/output pins ; --                                                                   ; --                                                                        ;
; Switchover type               ; --                                                                   ; --                                                                        ;
; Input frequency 0             ; 50.0 MHz                                                             ; 27.0 MHz                                                                  ;
; Input frequency 1             ; --                                                                   ; --                                                                        ;
; Nominal PFD frequency         ; 50.0 MHz                                                             ; 27.0 MHz                                                                  ;
; Nominal VCO frequency         ; 500.0 MHz                                                            ; 648.0 MHz                                                                 ;
; VCO post scale K counter      ; 2                                                                    ; 2                                                                         ;
; VCO frequency control         ; Auto                                                                 ; Auto                                                                      ;
; VCO phase shift step          ; 250 ps                                                               ; 192 ps                                                                    ;
; VCO multiply                  ; --                                                                   ; --                                                                        ;
; VCO divide                    ; --                                                                   ; --                                                                        ;
; Freq min lock                 ; 30.0 MHz                                                             ; 12.5 MHz                                                                  ;
; Freq max lock                 ; 65.02 MHz                                                            ; 27.09 MHz                                                                 ;
; M VCO Tap                     ; 4                                                                    ; 0                                                                         ;
; M Initial                     ; 2                                                                    ; 1                                                                         ;
; M value                       ; 10                                                                   ; 24                                                                        ;
; N value                       ; 1                                                                    ; 1                                                                         ;
; Charge pump current           ; setting 1                                                            ; setting 1                                                                 ;
; Loop filter resistance        ; setting 27                                                           ; setting 24                                                                ;
; Loop filter capacitance       ; setting 0                                                            ; setting 0                                                                 ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                 ; 450 kHz to 980 kHz                                                        ;
; Bandwidth type                ; Medium                                                               ; Medium                                                                    ;
; Real time reconfigurable      ; Off                                                                  ; Off                                                                       ;
; Scan chain MIF file           ; --                                                                   ; --                                                                        ;
; Preserve PLL counter order    ; Off                                                                  ; Off                                                                       ;
; PLL location                  ; PLL_4                                                                ; PLL_3                                                                     ;
; Inclk0 signal                 ; CLOCK2_50                                                            ; TD_CLK27                                                                  ;
; Inclk1 signal                 ; --                                                                   ; --                                                                        ;
; Inclk0 signal type            ; Dedicated Pin                                                        ; Dedicated Pin                                                             ;
; Inclk1 signal type            ; --                                                                   ; --                                                                        ;
+-------------------------------+----------------------------------------------------------------------+---------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; Name                                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                    ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|clk[0]      ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 9.00 (250 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; --            ; 2       ; 4       ; u8|altpll_component|auto_generated|pll1|clk[0]  ;
; sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|clk[1]      ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -108 (-3000 ps) ; 9.00 (250 ps)    ; 50/50      ; C2      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; u8|altpll_component|auto_generated|pll1|clk[1]  ;
; sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|clk[2]      ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)        ; 2.25 (250 ps)    ; 50/50      ; C3      ; 20            ; 10/10 Even ; --            ; 2       ; 4       ; u8|altpll_component|auto_generated|pll1|clk[2]  ;
; sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|clk[3]      ; clock3       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)        ; 2.25 (250 ps)    ; 50/50      ; C1      ; 20            ; 10/10 Even ; --            ; 2       ; 4       ; u8|altpll_component|auto_generated|pll1|clk[3]  ;
; VGA_Audio_PLL:u18|altpll:altpll_component|altpll_dul2:auto_generated|clk[1] ; clock1       ; 2    ; 3   ; 18.0 MHz         ; 0 (0 ps)        ; 1.25 (192 ps)    ; 50/50      ; C0      ; 36            ; 18/18 Even ; --            ; 1       ; 0       ; u18|altpll_component|auto_generated|pll1|clk[1] ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                        ; Library Name ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE2_115_CAMERA                                              ; 2475 (108)  ; 1390 (31)                 ; 0 (0)         ; 60368       ; 10   ; 0            ; 0       ; 0         ; 428  ; 0            ; 1085 (76)    ; 307 (25)          ; 1083 (27)        ; |DE2_115_CAMERA                                                                                                                                                                            ; work         ;
;    |CCD_Capture:u2|                                          ; 51 (51)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 2 (2)             ; 39 (39)          ; |DE2_115_CAMERA|CCD_Capture:u2                                                                                                                                                             ; work         ;
;    |CROP_XEND:u12|                                           ; 82 (82)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 50 (50)          ; |DE2_115_CAMERA|CROP_XEND:u12                                                                                                                                                              ; work         ;
;    |CROP_XSTART:u11|                                         ; 40 (40)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 21 (21)          ; |DE2_115_CAMERA|CROP_XSTART:u11                                                                                                                                                            ; work         ;
;    |CROP_YEND:u13|                                           ; 40 (40)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 1 (1)             ; 15 (15)          ; |DE2_115_CAMERA|CROP_YEND:u13                                                                                                                                                              ; work         ;
;    |CROP_YSTART:u10|                                         ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |DE2_115_CAMERA|CROP_YSTART:u10                                                                                                                                                            ; work         ;
;    |Clock_Delay:u19|                                         ; 42 (42)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 33 (33)          ; |DE2_115_CAMERA|Clock_Delay:u19                                                                                                                                                            ; work         ;
;    |GRAY2BINARY:u5|                                          ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; |DE2_115_CAMERA|GRAY2BINARY:u5                                                                                                                                                             ; work         ;
;    |I2C_AV_Config:u17|                                       ; 171 (116)   ; 76 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (70)      ; 7 (1)             ; 69 (46)          ; |DE2_115_CAMERA|I2C_AV_Config:u17                                                                                                                                                          ; work         ;
;       |I2C_Controller_Audio:u0|                              ; 55 (55)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 6 (6)             ; 24 (24)          ; |DE2_115_CAMERA|I2C_AV_Config:u17|I2C_Controller_Audio:u0                                                                                                                                  ; work         ;
;    |I2C_CCD_Config:u1|                                       ; 266 (186)   ; 131 (93)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (93)     ; 14 (5)            ; 117 (90)         ; |DE2_115_CAMERA|I2C_CCD_Config:u1                                                                                                                                                          ; work         ;
;       |I2C_Controller:u0|                                    ; 80 (80)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 9 (9)             ; 29 (29)          ; |DE2_115_CAMERA|I2C_CCD_Config:u1|I2C_Controller:u0                                                                                                                                        ; work         ;
;    |IMAGE_CROP:u14|                                          ; 158 (158)   ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (99)      ; 0 (0)             ; 59 (59)          ; |DE2_115_CAMERA|IMAGE_CROP:u14                                                                                                                                                             ; work         ;
;    |RAW2RGB:u3|                                              ; 100 (84)    ; 72 (61)                   ; 0 (0)         ; 30672       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (23)      ; 8 (8)             ; 64 (53)          ; |DE2_115_CAMERA|RAW2RGB:u3                                                                                                                                                                 ; work         ;
;       |Line_Buffer1:u0|                                      ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 30672       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE2_115_CAMERA|RAW2RGB:u3|Line_Buffer1:u0                                                                                                                                                 ; work         ;
;          |altshift_taps:altshift_taps_component|             ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 30672       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE2_115_CAMERA|RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component                                                                                                           ; work         ;
;             |shift_taps_mds:auto_generated|                  ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 30672       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE2_115_CAMERA|RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated                                                                             ; work         ;
;                |altsyncram_rma1:altsyncram2|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 30672       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2                                                 ; work         ;
;                |cntr_lvf:cntr1|                              ; 16 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 11 (11)          ; |DE2_115_CAMERA|RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1                                                              ; work         ;
;                   |cmpr_8ic:cmpr4|                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|cmpr_8ic:cmpr4                                               ; work         ;
;    |RGB2GRAY:u4|                                             ; 142 (69)    ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (37)     ; 1 (1)             ; 31 (31)          ; |DE2_115_CAMERA|RGB2GRAY:u4                                                                                                                                                                ; work         ;
;       |lpm_divide:Div0|                                      ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|RGB2GRAY:u4|lpm_divide:Div0                                                                                                                                                ; work         ;
;          |lpm_divide_uim:auto_generated|                     ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated                                                                                                                  ; work         ;
;             |sign_div_unsign_mlh:divider|                    ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider                                                                                      ; work         ;
;                |alt_u_div_07f:divider|                       ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider                                                                ; work         ;
;    |Reset_Delay:u0|                                          ; 53 (53)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 37 (37)          ; |DE2_115_CAMERA|Reset_Delay:u0                                                                                                                                                             ; work         ;
;    |SEG7_LUT_8:u7|                                           ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 3 (0)            ; |DE2_115_CAMERA|SEG7_LUT_8:u7                                                                                                                                                              ; work         ;
;       |SEG7_LUT:u0|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |DE2_115_CAMERA|SEG7_LUT_8:u7|SEG7_LUT:u0                                                                                                                                                  ; work         ;
;       |SEG7_LUT:u1|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |DE2_115_CAMERA|SEG7_LUT_8:u7|SEG7_LUT:u1                                                                                                                                                  ; work         ;
;       |SEG7_LUT:u2|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|SEG7_LUT_8:u7|SEG7_LUT:u2                                                                                                                                                  ; work         ;
;       |SEG7_LUT:u3|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|SEG7_LUT_8:u7|SEG7_LUT:u3                                                                                                                                                  ; work         ;
;    |Sdram_Control:u9|                                        ; 982 (344)   ; 710 (176)                 ; 0 (0)         ; 29696       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 272 (157)    ; 246 (39)          ; 464 (148)        ; |DE2_115_CAMERA|Sdram_Control:u9                                                                                                                                                           ; work         ;
;       |Sdram_RD_FIFO:u_read1_fifo|                           ; 120 (0)     ; 106 (0)                   ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 45 (0)            ; 61 (0)           ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo                                                                                                                                ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 120 (0)     ; 106 (0)                   ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 45 (0)            ; 61 (0)           ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                              ; work         ;
;             |dcfifo_dih1:auto_generated|                     ; 120 (31)    ; 106 (27)                  ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (4)       ; 45 (15)           ; 61 (10)          ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated                                                   ; work         ;
;                |a_gray2bin_ugb:wrptr_g_gray2bin|             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin                   ; work         ;
;                |a_gray2bin_ugb:ws_dgrp_gray2bin|             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin                   ; work         ;
;                |a_graycounter_pjc:wrptr_g1p|                 ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 15 (15)          ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p                       ; work         ;
;                |a_graycounter_s57:rdptr_g1p|                 ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p                       ; work         ;
;                |alt_synch_pipe_kkd:rs_dgwp|                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_kkd:rs_dgwp                        ; work         ;
;                   |dffpipe_jd9:dffpipe12|                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12  ; work         ;
;                |alt_synch_pipe_lkd:ws_dgrp|                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 3 (0)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp                        ; work         ;
;                   |dffpipe_kd9:dffpipe15|                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 3 (3)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15  ; work         ;
;                |altsyncram_sj31:fifo_ram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|altsyncram_sj31:fifo_ram                          ; work         ;
;                |cmpr_f66:rdempty_eq_comp|                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|cmpr_f66:rdempty_eq_comp                          ; work         ;
;                |cmpr_f66:wrfull_eq_comp|                     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|cmpr_f66:wrfull_eq_comp                           ; work         ;
;                |cntr_54e:cntr_b|                             ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|cntr_54e:cntr_b                                   ; work         ;
;                |dffpipe_gd9:ws_brp|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|dffpipe_gd9:ws_brp                                ; work         ;
;                |dffpipe_gd9:ws_bwp|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|dffpipe_gd9:ws_bwp                                ; work         ;
;       |Sdram_RD_FIFO:u_read2_fifo|                           ; 124 (0)     ; 106 (0)                   ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 49 (0)            ; 57 (0)           ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo                                                                                                                                ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 124 (0)     ; 106 (0)                   ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 49 (0)            ; 57 (0)           ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                              ; work         ;
;             |dcfifo_dih1:auto_generated|                     ; 124 (39)    ; 106 (27)                  ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (2)       ; 49 (21)           ; 57 (12)          ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated                                                   ; work         ;
;                |a_gray2bin_ugb:wrptr_g_gray2bin|             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin                   ; work         ;
;                |a_gray2bin_ugb:ws_dgrp_gray2bin|             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin                   ; work         ;
;                |a_graycounter_pjc:wrptr_g1p|                 ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 15 (15)          ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p                       ; work         ;
;                |a_graycounter_s57:rdptr_g1p|                 ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 13 (13)          ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p                       ; work         ;
;                |alt_synch_pipe_kkd:rs_dgwp|                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_kkd:rs_dgwp                        ; work         ;
;                   |dffpipe_jd9:dffpipe12|                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12  ; work         ;
;                |alt_synch_pipe_lkd:ws_dgrp|                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 2 (0)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp                        ; work         ;
;                   |dffpipe_kd9:dffpipe15|                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 2 (2)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15  ; work         ;
;                |altsyncram_sj31:fifo_ram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|altsyncram_sj31:fifo_ram                          ; work         ;
;                |cmpr_f66:rdempty_eq_comp|                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|cmpr_f66:rdempty_eq_comp                          ; work         ;
;                |cmpr_f66:wrfull_eq_comp|                     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|cmpr_f66:wrfull_eq_comp                           ; work         ;
;                |cntr_54e:cntr_b|                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|cntr_54e:cntr_b                                   ; work         ;
;                |dffpipe_gd9:ws_brp|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|dffpipe_gd9:ws_brp                                ; work         ;
;                |dffpipe_gd9:ws_bwp|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|dffpipe_gd9:ws_bwp                                ; work         ;
;       |Sdram_WR_FIFO:u_write1_fifo|                          ; 131 (0)     ; 107 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 48 (0)            ; 59 (0)           ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo                                                                                                                               ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 131 (0)     ; 107 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 48 (0)            ; 59 (0)           ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                             ; work         ;
;             |dcfifo_lhh1:auto_generated|                     ; 131 (40)    ; 107 (28)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (10)      ; 48 (25)           ; 59 (5)           ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated                                                  ; work         ;
;                |a_gray2bin_ugb:rdptr_g_gray2bin|             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                  ; work         ;
;                |a_gray2bin_ugb:rs_dgwp_gray2bin|             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                  ; work         ;
;                |a_graycounter_ojc:wrptr_g1p|                 ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p                      ; work         ;
;                |a_graycounter_t57:rdptr_g1p|                 ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p                      ; work         ;
;                |alt_synch_pipe_ikd:rs_dgwp|                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 13 (0)           ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp                       ; work         ;
;                   |dffpipe_hd9:dffpipe13|                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 13 (13)          ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13 ; work         ;
;                |alt_synch_pipe_jkd:ws_dgrp|                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp                       ; work         ;
;                   |dffpipe_id9:dffpipe16|                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16 ; work         ;
;                |altsyncram_rj31:fifo_ram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|altsyncram_rj31:fifo_ram                         ; work         ;
;                |cmpr_f66:rdempty_eq_comp|                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|cmpr_f66:rdempty_eq_comp                         ; work         ;
;                |cmpr_f66:wrfull_eq_comp|                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|cmpr_f66:wrfull_eq_comp                          ; work         ;
;                |cntr_54e:cntr_b|                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|cntr_54e:cntr_b                                  ; work         ;
;                |dffpipe_gd9:rs_brp|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|dffpipe_gd9:rs_brp                               ; work         ;
;                |dffpipe_gd9:rs_bwp|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|dffpipe_gd9:rs_bwp                               ; work         ;
;       |Sdram_WR_FIFO:u_write2_fifo|                          ; 123 (0)     ; 107 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 42 (0)            ; 65 (0)           ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo                                                                                                                               ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 123 (0)     ; 107 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 42 (0)            ; 65 (0)           ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                             ; work         ;
;             |dcfifo_lhh1:auto_generated|                     ; 123 (40)    ; 107 (28)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (3)       ; 42 (21)           ; 65 (12)          ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated                                                  ; work         ;
;                |a_gray2bin_ugb:rdptr_g_gray2bin|             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                  ; work         ;
;                |a_gray2bin_ugb:rs_dgwp_gray2bin|             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                  ; work         ;
;                |a_graycounter_ojc:wrptr_g1p|                 ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 13 (13)          ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p                      ; work         ;
;                |a_graycounter_t57:rdptr_g1p|                 ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 16 (16)          ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p                      ; work         ;
;                |alt_synch_pipe_ikd:rs_dgwp|                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 12 (0)           ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp                       ; work         ;
;                   |dffpipe_hd9:dffpipe13|                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 12 (12)          ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13 ; work         ;
;                |alt_synch_pipe_jkd:ws_dgrp|                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp                       ; work         ;
;                   |dffpipe_id9:dffpipe16|                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16 ; work         ;
;                |altsyncram_rj31:fifo_ram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|altsyncram_rj31:fifo_ram                         ; work         ;
;                |cmpr_f66:rdempty_eq_comp|                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|cmpr_f66:rdempty_eq_comp                         ; work         ;
;                |cmpr_f66:wrfull_eq_comp|                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|cmpr_f66:wrfull_eq_comp                          ; work         ;
;                |cntr_54e:cntr_b|                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|cntr_54e:cntr_b                                  ; work         ;
;                |dffpipe_gd9:rs_brp|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|dffpipe_gd9:rs_brp                               ; work         ;
;                |dffpipe_gd9:rs_bwp|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_CAMERA|Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|dffpipe_gd9:rs_bwp                               ; work         ;
;       |command:u_command|                                    ; 70 (70)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 7 (7)             ; 44 (44)          ; |DE2_115_CAMERA|Sdram_Control:u9|command:u_command                                                                                                                                         ; work         ;
;       |control_interface:u_control_interface|                ; 83 (83)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 16 (16)           ; 43 (43)          ; |DE2_115_CAMERA|Sdram_Control:u9|control_interface:u_control_interface                                                                                                                     ; work         ;
;    |VGA_Audio_PLL:u18|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|VGA_Audio_PLL:u18                                                                                                                                                          ; work         ;
;       |altpll:altpll_component|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|VGA_Audio_PLL:u18|altpll:altpll_component                                                                                                                                  ; work         ;
;          |altpll_dul2:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|VGA_Audio_PLL:u18|altpll:altpll_component|altpll_dul2:auto_generated                                                                                                       ; work         ;
;    |VGA_Controller:u16|                                      ; 79 (79)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 2 (2)             ; 54 (54)          ; |DE2_115_CAMERA|VGA_Controller:u16                                                                                                                                                         ; work         ;
;    |adio_codec:ad1|                                          ; 134 (60)    ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (26)     ; 0 (0)             ; 34 (34)          ; |DE2_115_CAMERA|adio_codec:ad1                                                                                                                                                             ; work         ;
;       |wave_gen_brass:s1|                                    ; 74 (74)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)      ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|adio_codec:ad1|wave_gen_brass:s1                                                                                                                                           ; work         ;
;    |sdram_pll:u8|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|sdram_pll:u8                                                                                                                                                               ; work         ;
;       |altpll:altpll_component|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|sdram_pll:u8|altpll:altpll_component                                                                                                                                       ; work         ;
;          |altpll_f423:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_CAMERA|sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated                                                                                                            ; work         ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; CLOCK3_50        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SMA_CLKIN        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SMA_CLKOUT       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[8]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[10]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[11]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[12]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[13]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[14]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[15]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[16]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[17]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_BLON         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_EN           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_ON           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RS           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RW           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_CTS         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_RTS         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; UART_TXD         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SD_CLK           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SD_WP_N          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_BLANK_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_CLK          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_SYNC_N       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUD_ADCDAT       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AUD_DACDAT       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUD_XCK          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EEP_I2C_SCLK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCLK         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_GTX_CLK    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_INT_N      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_LINK100    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_MDC        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RST_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_CLK     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_COL     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_CRS     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_DATA[0] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_DATA[1] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_DATA[2] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_DATA[3] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_DV      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_RX_ER      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_CLK     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_DATA[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_DATA[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_DATA[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_DATA[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_EN      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_TX_ER      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENETCLK_25       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_GTX_CLK    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_INT_N      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_LINK100    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_MDC        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RST_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RX_CLK     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RX_COL     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RX_CRS     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RX_DATA[0] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RX_DATA[1] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RX_DATA[2] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RX_DATA[3] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RX_DV      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_RX_ER      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_CLK     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_DATA[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_DATA[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_DATA[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_DATA[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_EN      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_TX_ER      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[0]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[1]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[2]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[3]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[4]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[5]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[6]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[7]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_HS            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_RESET_N       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TD_VS            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_ADDR[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_ADDR[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_CS_N         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DACK_N[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DACK_N[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DREQ[0]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DREQ[1]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_INT[0]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_INT[1]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_RD_N         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_RST_N        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_WE_N         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IRDA_RXD         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[11]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[12]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[13]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[14]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[15]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[16]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[17]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[18]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[19]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_CE_N        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_LB_N        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_OE_N        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_UB_N        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_WE_N        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[13]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[14]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[15]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[16]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[17]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[18]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[19]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[20]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[21]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[22]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_CE_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_OE_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_RST_N         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_RY            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; FL_WE_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_WP_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D5M_RESET_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D5M_SCLK         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D5M_STROBE       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; D5M_TRIGGER      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D5M_XCLKIN       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[0]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[1]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[2]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[3]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[4]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[5]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[6]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[0]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[1]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[2]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[3]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[4]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[5]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[6]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[7]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PS2_CLK          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PS2_CLK2         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PS2_DAT          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PS2_DAT2         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_CMD           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[0]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[1]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[2]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[3]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EEP_I2C_SDAT     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ENET0_MDIO       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ENET1_MDIO       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[0]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[1]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[2]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[3]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[4]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[5]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[6]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[7]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[8]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[9]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[10]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[11]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[12]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[13]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[14]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[15]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_FSPEED       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_LSPEED       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[0]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[1]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[2]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[3]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[4]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[5]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[6]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[7]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[8]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[9]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[10]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[11]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[12]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[13]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[14]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[15]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[0]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[1]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[2]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[3]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[4]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[5]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[6]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[7]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AUD_ADCLRCK      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AUD_BCLK         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AUD_DACLRCK      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SDAT         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[0]       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[1]       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[2]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[5]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[6]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[7]       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[8]       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[9]       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[10]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[11]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[12]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[15]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[16]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[17]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[18]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[19]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[20]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[21]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[22]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[23]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[24]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[25]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[26]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[27]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[28]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[29]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[30]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[31]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; D5M_SDATA        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[0]            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[1]            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[2]            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[3]            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[4]            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[5]            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[6]            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[7]            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[8]            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[9]            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[10]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[11]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[12]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[13]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[14]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[15]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[16]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[17]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; UART_RXD         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_PIXLCLK      ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; CLOCK2_50        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; KEY[0]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; TD_CLK27         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; CLOCK_50         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; D5M_FVAL         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; KEY[2]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[3]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_LVAL         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[1]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[2]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D5M_D[3]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[4]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D5M_D[5]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D5M_D[6]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[7]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[8]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D5M_D[9]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[10]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[11]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[1]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[0]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                          ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK3_50                                                                                                                                                                                    ;                   ;         ;
; SMA_CLKIN                                                                                                                                                                                    ;                   ;         ;
; UART_RTS                                                                                                                                                                                     ;                   ;         ;
; SD_WP_N                                                                                                                                                                                      ;                   ;         ;
; AUD_ADCDAT                                                                                                                                                                                   ;                   ;         ;
; ENET0_INT_N                                                                                                                                                                                  ;                   ;         ;
; ENET0_LINK100                                                                                                                                                                                ;                   ;         ;
; ENET0_RX_CLK                                                                                                                                                                                 ;                   ;         ;
; ENET0_RX_COL                                                                                                                                                                                 ;                   ;         ;
; ENET0_RX_CRS                                                                                                                                                                                 ;                   ;         ;
; ENET0_RX_DATA[0]                                                                                                                                                                             ;                   ;         ;
; ENET0_RX_DATA[1]                                                                                                                                                                             ;                   ;         ;
; ENET0_RX_DATA[2]                                                                                                                                                                             ;                   ;         ;
; ENET0_RX_DATA[3]                                                                                                                                                                             ;                   ;         ;
; ENET0_RX_DV                                                                                                                                                                                  ;                   ;         ;
; ENET0_RX_ER                                                                                                                                                                                  ;                   ;         ;
; ENET0_TX_CLK                                                                                                                                                                                 ;                   ;         ;
; ENETCLK_25                                                                                                                                                                                   ;                   ;         ;
; ENET1_INT_N                                                                                                                                                                                  ;                   ;         ;
; ENET1_LINK100                                                                                                                                                                                ;                   ;         ;
; ENET1_RX_CLK                                                                                                                                                                                 ;                   ;         ;
; ENET1_RX_COL                                                                                                                                                                                 ;                   ;         ;
; ENET1_RX_CRS                                                                                                                                                                                 ;                   ;         ;
; ENET1_RX_DATA[0]                                                                                                                                                                             ;                   ;         ;
; ENET1_RX_DATA[1]                                                                                                                                                                             ;                   ;         ;
; ENET1_RX_DATA[2]                                                                                                                                                                             ;                   ;         ;
; ENET1_RX_DATA[3]                                                                                                                                                                             ;                   ;         ;
; ENET1_RX_DV                                                                                                                                                                                  ;                   ;         ;
; ENET1_RX_ER                                                                                                                                                                                  ;                   ;         ;
; ENET1_TX_CLK                                                                                                                                                                                 ;                   ;         ;
; TD_DATA[0]                                                                                                                                                                                   ;                   ;         ;
; TD_DATA[1]                                                                                                                                                                                   ;                   ;         ;
; TD_DATA[2]                                                                                                                                                                                   ;                   ;         ;
; TD_DATA[3]                                                                                                                                                                                   ;                   ;         ;
; TD_DATA[4]                                                                                                                                                                                   ;                   ;         ;
; TD_DATA[5]                                                                                                                                                                                   ;                   ;         ;
; TD_DATA[6]                                                                                                                                                                                   ;                   ;         ;
; TD_DATA[7]                                                                                                                                                                                   ;                   ;         ;
; TD_HS                                                                                                                                                                                        ;                   ;         ;
; TD_VS                                                                                                                                                                                        ;                   ;         ;
; OTG_DREQ[0]                                                                                                                                                                                  ;                   ;         ;
; OTG_DREQ[1]                                                                                                                                                                                  ;                   ;         ;
; OTG_INT[0]                                                                                                                                                                                   ;                   ;         ;
; OTG_INT[1]                                                                                                                                                                                   ;                   ;         ;
; IRDA_RXD                                                                                                                                                                                     ;                   ;         ;
; FL_RY                                                                                                                                                                                        ;                   ;         ;
; D5M_STROBE                                                                                                                                                                                   ;                   ;         ;
; EX_IO[0]                                                                                                                                                                                     ;                   ;         ;
; EX_IO[1]                                                                                                                                                                                     ;                   ;         ;
; EX_IO[2]                                                                                                                                                                                     ;                   ;         ;
; EX_IO[3]                                                                                                                                                                                     ;                   ;         ;
; EX_IO[4]                                                                                                                                                                                     ;                   ;         ;
; EX_IO[5]                                                                                                                                                                                     ;                   ;         ;
; EX_IO[6]                                                                                                                                                                                     ;                   ;         ;
; LCD_DATA[0]                                                                                                                                                                                  ;                   ;         ;
; LCD_DATA[1]                                                                                                                                                                                  ;                   ;         ;
; LCD_DATA[2]                                                                                                                                                                                  ;                   ;         ;
; LCD_DATA[3]                                                                                                                                                                                  ;                   ;         ;
; LCD_DATA[4]                                                                                                                                                                                  ;                   ;         ;
; LCD_DATA[5]                                                                                                                                                                                  ;                   ;         ;
; LCD_DATA[6]                                                                                                                                                                                  ;                   ;         ;
; LCD_DATA[7]                                                                                                                                                                                  ;                   ;         ;
; PS2_CLK                                                                                                                                                                                      ;                   ;         ;
; PS2_CLK2                                                                                                                                                                                     ;                   ;         ;
; PS2_DAT                                                                                                                                                                                      ;                   ;         ;
; PS2_DAT2                                                                                                                                                                                     ;                   ;         ;
; SD_CMD                                                                                                                                                                                       ;                   ;         ;
; SD_DAT[0]                                                                                                                                                                                    ;                   ;         ;
; SD_DAT[1]                                                                                                                                                                                    ;                   ;         ;
; SD_DAT[2]                                                                                                                                                                                    ;                   ;         ;
; SD_DAT[3]                                                                                                                                                                                    ;                   ;         ;
; EEP_I2C_SDAT                                                                                                                                                                                 ;                   ;         ;
; ENET0_MDIO                                                                                                                                                                                   ;                   ;         ;
; ENET1_MDIO                                                                                                                                                                                   ;                   ;         ;
; OTG_DATA[0]                                                                                                                                                                                  ;                   ;         ;
; OTG_DATA[1]                                                                                                                                                                                  ;                   ;         ;
; OTG_DATA[2]                                                                                                                                                                                  ;                   ;         ;
; OTG_DATA[3]                                                                                                                                                                                  ;                   ;         ;
; OTG_DATA[4]                                                                                                                                                                                  ;                   ;         ;
; OTG_DATA[5]                                                                                                                                                                                  ;                   ;         ;
; OTG_DATA[6]                                                                                                                                                                                  ;                   ;         ;
; OTG_DATA[7]                                                                                                                                                                                  ;                   ;         ;
; OTG_DATA[8]                                                                                                                                                                                  ;                   ;         ;
; OTG_DATA[9]                                                                                                                                                                                  ;                   ;         ;
; OTG_DATA[10]                                                                                                                                                                                 ;                   ;         ;
; OTG_DATA[11]                                                                                                                                                                                 ;                   ;         ;
; OTG_DATA[12]                                                                                                                                                                                 ;                   ;         ;
; OTG_DATA[13]                                                                                                                                                                                 ;                   ;         ;
; OTG_DATA[14]                                                                                                                                                                                 ;                   ;         ;
; OTG_DATA[15]                                                                                                                                                                                 ;                   ;         ;
; OTG_FSPEED                                                                                                                                                                                   ;                   ;         ;
; OTG_LSPEED                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[1]                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[2]                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[3]                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[4]                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[5]                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[6]                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[7]                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[8]                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[9]                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[10]                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[11]                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[12]                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[13]                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[14]                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[15]                                                                                                                                                                                  ;                   ;         ;
; FL_DQ[0]                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[1]                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[2]                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[3]                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[4]                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[5]                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[6]                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[7]                                                                                                                                                                                     ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                                                                  ;                   ;         ;
; AUD_BCLK                                                                                                                                                                                     ;                   ;         ;
; AUD_DACLRCK                                                                                                                                                                                  ;                   ;         ;
; I2C_SDAT                                                                                                                                                                                     ;                   ;         ;
;      - I2C_AV_Config:u17|I2C_Controller_Audio:u0|Selector4~0                                                                                                                                 ; 0                 ; 6       ;
;      - I2C_AV_Config:u17|I2C_Controller_Audio:u0|ACK2~2                                                                                                                                      ; 0                 ; 6       ;
;      - I2C_AV_Config:u17|I2C_Controller_Audio:u0|ACK3~2                                                                                                                                      ; 0                 ; 6       ;
; DRAM_DQ[0]                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[0]~feeder                                                                                                                                                   ; 1                 ; 6       ;
; DRAM_DQ[1]                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[1]                                                                                                                                                          ; 1                 ; 6       ;
; DRAM_DQ[2]                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[2]                                                                                                                                                          ; 0                 ; 6       ;
; DRAM_DQ[3]                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[3]~feeder                                                                                                                                                   ; 0                 ; 6       ;
; DRAM_DQ[4]                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[4]                                                                                                                                                          ; 1                 ; 6       ;
; DRAM_DQ[5]                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[5]~feeder                                                                                                                                                   ; 0                 ; 6       ;
; DRAM_DQ[6]                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[6]~feeder                                                                                                                                                   ; 0                 ; 6       ;
; DRAM_DQ[7]                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[7]~feeder                                                                                                                                                   ; 1                 ; 6       ;
; DRAM_DQ[8]                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[8]                                                                                                                                                          ; 1                 ; 6       ;
; DRAM_DQ[9]                                                                                                                                                                                   ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[9]~feeder                                                                                                                                                   ; 1                 ; 6       ;
; DRAM_DQ[10]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[10]~feeder                                                                                                                                                  ; 1                 ; 6       ;
; DRAM_DQ[11]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[11]~feeder                                                                                                                                                  ; 1                 ; 6       ;
; DRAM_DQ[12]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[12]                                                                                                                                                         ; 0                 ; 6       ;
; DRAM_DQ[13]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[13]                                                                                                                                                         ; 0                 ; 6       ;
; DRAM_DQ[14]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[14]~feeder                                                                                                                                                  ; 0                 ; 6       ;
; DRAM_DQ[15]                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[16]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[16]                                                                                                                                                         ; 1                 ; 6       ;
; DRAM_DQ[17]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[17]~feeder                                                                                                                                                  ; 1                 ; 6       ;
; DRAM_DQ[18]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[18]                                                                                                                                                         ; 1                 ; 6       ;
; DRAM_DQ[19]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[19]~feeder                                                                                                                                                  ; 0                 ; 6       ;
; DRAM_DQ[20]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[20]~feeder                                                                                                                                                  ; 0                 ; 6       ;
; DRAM_DQ[21]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[21]~feeder                                                                                                                                                  ; 0                 ; 6       ;
; DRAM_DQ[22]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[22]~feeder                                                                                                                                                  ; 0                 ; 6       ;
; DRAM_DQ[23]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[23]~feeder                                                                                                                                                  ; 0                 ; 6       ;
; DRAM_DQ[24]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[24]~feeder                                                                                                                                                  ; 1                 ; 6       ;
; DRAM_DQ[25]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[25]~feeder                                                                                                                                                  ; 0                 ; 6       ;
; DRAM_DQ[26]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[26]~feeder                                                                                                                                                  ; 0                 ; 6       ;
; DRAM_DQ[27]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[27]~feeder                                                                                                                                                  ; 0                 ; 6       ;
; DRAM_DQ[28]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[28]~feeder                                                                                                                                                  ; 1                 ; 6       ;
; DRAM_DQ[29]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[29]~feeder                                                                                                                                                  ; 0                 ; 6       ;
; DRAM_DQ[30]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u9|mDATAOUT[30]~feeder                                                                                                                                                  ; 0                 ; 6       ;
; DRAM_DQ[31]                                                                                                                                                                                  ;                   ;         ;
; D5M_SDATA                                                                                                                                                                                    ;                   ;         ;
;      - I2C_CCD_Config:u1|I2C_Controller:u0|ACK1~3                                                                                                                                            ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|I2C_Controller:u0|ACK2~1                                                                                                                                            ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|I2C_Controller:u0|ACK3~2                                                                                                                                            ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|I2C_Controller:u0|ACK4~9                                                                                                                                            ; 0                 ; 6       ;
; SW[0]                                                                                                                                                                                        ;                   ;         ;
;      - I2C_CCD_Config:u1|senosr_exposure~0                                                                                                                                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~1                                                                                                                                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~2                                                                                                                                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~3                                                                                                                                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~4                                                                                                                                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~5                                                                                                                                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~6                                                                                                                                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~7                                                                                                                                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~8                                                                                                                                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~9                                                                                                                                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~10                                                                                                                                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~11                                                                                                                                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~12                                                                                                                                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~13                                                                                                                                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~14                                                                                                                                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~15                                                                                                                                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~16                                                                                                                                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~17                                                                                                                                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~18                                                                                                                                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~19                                                                                                                                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~20                                                                                                                                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~21                                                                                                                                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~22                                                                                                                                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~23                                                                                                                                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~24                                                                                                                                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~25                                                                                                                                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|senosr_exposure~26                                                                                                                                                  ; 0                 ; 6       ;
;      - LEDR[0]~output                                                                                                                                                                        ; 0                 ; 6       ;
; SW[1]                                                                                                                                                                                        ;                   ;         ;
;      - bDISP_B[2]~0                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_R[2]~0                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_B[3]~2                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_R[3]~2                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_B[4]~4                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_R[4]~4                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_B[5]~6                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_R[5]~6                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_B[6]~8                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_R[6]~8                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_B[7]~10                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_R[7]~10                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_B[8]~12                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_R[8]~12                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_B[9]~14                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_R[9]~14                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_B[10]~16                                                                                                                                                                        ; 0                 ; 6       ;
;      - bDISP_R[10]~16                                                                                                                                                                        ; 0                 ; 6       ;
;      - bDISP_B[11]~18                                                                                                                                                                        ; 0                 ; 6       ;
;      - bDISP_R[11]~18                                                                                                                                                                        ; 0                 ; 6       ;
;      - bDISP_G[7]~0                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_G[2]~2                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_G[8]~4                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_G[3]~6                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_G[9]~8                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_G[4]~10                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_G[10]~12                                                                                                                                                                        ; 0                 ; 6       ;
;      - bDISP_G[5]~14                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_G[11]~16                                                                                                                                                                        ; 0                 ; 6       ;
;      - bDISP_G[6]~18                                                                                                                                                                         ; 0                 ; 6       ;
;      - LEDR[1]~output                                                                                                                                                                        ; 0                 ; 6       ;
; SW[2]                                                                                                                                                                                        ;                   ;         ;
;      - bDISP_B[2]~0                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_B[2]~1                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_R[2]~0                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_R[2]~1                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_B[3]~2                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_B[3]~3                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_R[3]~2                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_R[3]~3                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_B[4]~4                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_B[4]~5                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_R[4]~4                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_R[4]~5                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_B[5]~6                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_B[5]~7                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_R[5]~6                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_R[5]~7                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_B[6]~8                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_B[6]~9                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_R[6]~8                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_R[6]~9                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_B[7]~10                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_B[7]~11                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_R[7]~10                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_R[7]~11                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_B[8]~12                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_B[8]~13                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_R[8]~12                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_R[8]~13                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_B[9]~14                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_B[9]~15                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_R[9]~14                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_R[9]~15                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_B[10]~16                                                                                                                                                                        ; 0                 ; 6       ;
;      - bDISP_B[10]~17                                                                                                                                                                        ; 0                 ; 6       ;
;      - bDISP_R[10]~16                                                                                                                                                                        ; 0                 ; 6       ;
;      - bDISP_R[10]~17                                                                                                                                                                        ; 0                 ; 6       ;
;      - bDISP_B[11]~18                                                                                                                                                                        ; 0                 ; 6       ;
;      - bDISP_B[11]~19                                                                                                                                                                        ; 0                 ; 6       ;
;      - bDISP_R[11]~18                                                                                                                                                                        ; 0                 ; 6       ;
;      - bDISP_R[11]~19                                                                                                                                                                        ; 0                 ; 6       ;
;      - bDISP_G[7]~0                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_G[7]~1                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_G[2]~2                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_G[2]~3                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_G[8]~4                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_G[8]~5                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_G[3]~6                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_G[3]~7                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_G[9]~8                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_G[9]~9                                                                                                                                                                          ; 0                 ; 6       ;
;      - bDISP_G[4]~10                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_G[4]~11                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_G[10]~12                                                                                                                                                                        ; 0                 ; 6       ;
;      - bDISP_G[10]~13                                                                                                                                                                        ; 0                 ; 6       ;
;      - bDISP_G[5]~14                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_G[5]~15                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_G[11]~16                                                                                                                                                                        ; 0                 ; 6       ;
;      - bDISP_G[11]~17                                                                                                                                                                        ; 0                 ; 6       ;
;      - bDISP_G[6]~18                                                                                                                                                                         ; 0                 ; 6       ;
;      - bDISP_G[6]~19                                                                                                                                                                         ; 0                 ; 6       ;
;      - LEDR[2]~output                                                                                                                                                                        ; 0                 ; 6       ;
; SW[3]                                                                                                                                                                                        ;                   ;         ;
;      - cXSTART[9]~0                                                                                                                                                                          ; 1                 ; 6       ;
;      - cXSTART[8]~1                                                                                                                                                                          ; 1                 ; 6       ;
;      - cXSTART[7]~2                                                                                                                                                                          ; 1                 ; 6       ;
;      - cXSTART[6]~3                                                                                                                                                                          ; 1                 ; 6       ;
;      - cXSTART[5]~4                                                                                                                                                                          ; 1                 ; 6       ;
;      - cXSTART[4]~5                                                                                                                                                                          ; 1                 ; 6       ;
;      - cXSTART[3]~6                                                                                                                                                                          ; 1                 ; 6       ;
;      - cXSTART[2]~7                                                                                                                                                                          ; 1                 ; 6       ;
;      - cXSTART[1]~8                                                                                                                                                                          ; 1                 ; 6       ;
;      - cXSTART[0]~9                                                                                                                                                                          ; 1                 ; 6       ;
;      - cXEND[8]~0                                                                                                                                                                            ; 1                 ; 6       ;
;      - cXEND[7]~1                                                                                                                                                                            ; 1                 ; 6       ;
;      - cXEND[6]~2                                                                                                                                                                            ; 1                 ; 6       ;
;      - cXEND[5]~3                                                                                                                                                                            ; 1                 ; 6       ;
;      - cXEND[4]~4                                                                                                                                                                            ; 1                 ; 6       ;
;      - cXEND[3]~5                                                                                                                                                                            ; 1                 ; 6       ;
;      - cXEND[2]~6                                                                                                                                                                            ; 1                 ; 6       ;
;      - cXEND[1]~7                                                                                                                                                                            ; 1                 ; 6       ;
;      - cXEND[0]~8                                                                                                                                                                            ; 1                 ; 6       ;
;      - cYEND[7]~0                                                                                                                                                                            ; 1                 ; 6       ;
;      - cYEND[6]~1                                                                                                                                                                            ; 1                 ; 6       ;
;      - cYEND[5]~2                                                                                                                                                                            ; 1                 ; 6       ;
;      - cYEND[4]~3                                                                                                                                                                            ; 1                 ; 6       ;
;      - cYEND[3]~4                                                                                                                                                                            ; 1                 ; 6       ;
;      - cYEND[2]~5                                                                                                                                                                            ; 1                 ; 6       ;
;      - cYEND[1]~6                                                                                                                                                                            ; 1                 ; 6       ;
;      - cYEND[0]~7                                                                                                                                                                            ; 1                 ; 6       ;
;      - cYSTART[7]~0                                                                                                                                                                          ; 1                 ; 6       ;
;      - cYSTART[6]~1                                                                                                                                                                          ; 1                 ; 6       ;
;      - cYSTART[5]~2                                                                                                                                                                          ; 1                 ; 6       ;
;      - cYSTART[4]~3                                                                                                                                                                          ; 1                 ; 6       ;
;      - cYSTART[3]~4                                                                                                                                                                          ; 1                 ; 6       ;
;      - cYSTART[2]~5                                                                                                                                                                          ; 1                 ; 6       ;
;      - cYSTART[1]~6                                                                                                                                                                          ; 1                 ; 6       ;
;      - cYSTART[0]~7                                                                                                                                                                          ; 1                 ; 6       ;
;      - LEDR[3]~output                                                                                                                                                                        ; 1                 ; 6       ;
; SW[4]                                                                                                                                                                                        ;                   ;         ;
;      - VGA_Controller:u16|mVGA_B[2]~0                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_B[3]~1                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_B[4]~2                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_B[5]~3                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_B[6]~4                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_B[7]~5                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_B[8]~6                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_B[9]~7                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_G[2]~0                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_G[3]~1                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_G[4]~2                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_G[5]~3                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_G[6]~4                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_G[7]~5                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_G[8]~6                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_G[9]~7                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_R[2]~2                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_R[3]~3                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_R[4]~4                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_R[5]~5                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_R[6]~6                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_R[7]~7                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_R[8]~8                                                                                                                                                        ; 0                 ; 6       ;
;      - VGA_Controller:u16|mVGA_R[9]~9                                                                                                                                                        ; 0                 ; 6       ;
;      - LEDR[4]~output                                                                                                                                                                        ; 0                 ; 6       ;
; SW[5]                                                                                                                                                                                        ;                   ;         ;
;      - adio_codec:ad1|oAUD_DATA~0                                                                                                                                                            ; 1                 ; 6       ;
;      - AUD_KEY~0                                                                                                                                                                             ; 1                 ; 6       ;
;      - LEDR[5]~output                                                                                                                                                                        ; 1                 ; 6       ;
; SW[6]                                                                                                                                                                                        ;                   ;         ;
;      - LEDR[6]~output                                                                                                                                                                        ; 1                 ; 6       ;
; SW[7]                                                                                                                                                                                        ;                   ;         ;
;      - LEDR[7]~output                                                                                                                                                                        ; 0                 ; 6       ;
; SW[8]                                                                                                                                                                                        ;                   ;         ;
;      - LEDR[8]~output                                                                                                                                                                        ; 0                 ; 6       ;
; SW[9]                                                                                                                                                                                        ;                   ;         ;
;      - LEDR[9]~output                                                                                                                                                                        ; 1                 ; 6       ;
; SW[10]                                                                                                                                                                                       ;                   ;         ;
;      - LEDR[10]~output                                                                                                                                                                       ; 0                 ; 6       ;
; SW[11]                                                                                                                                                                                       ;                   ;         ;
;      - LEDR[11]~output                                                                                                                                                                       ; 0                 ; 6       ;
; SW[12]                                                                                                                                                                                       ;                   ;         ;
;      - LEDR[12]~output                                                                                                                                                                       ; 0                 ; 6       ;
; SW[13]                                                                                                                                                                                       ;                   ;         ;
;      - LEDR[13]~output                                                                                                                                                                       ; 0                 ; 6       ;
; SW[14]                                                                                                                                                                                       ;                   ;         ;
;      - LEDR[14]~output                                                                                                                                                                       ; 1                 ; 6       ;
; SW[15]                                                                                                                                                                                       ;                   ;         ;
;      - LEDR[15]~output                                                                                                                                                                       ; 0                 ; 6       ;
; SW[16]                                                                                                                                                                                       ;                   ;         ;
;      - LEDR[16]~output                                                                                                                                                                       ; 0                 ; 6       ;
; SW[17]                                                                                                                                                                                       ;                   ;         ;
;      - LEDR[17]~output                                                                                                                                                                       ; 1                 ; 6       ;
; UART_RXD                                                                                                                                                                                     ;                   ;         ;
;      - UART_TXD~output                                                                                                                                                                       ; 0                 ; 6       ;
; D5M_PIXLCLK                                                                                                                                                                                  ;                   ;         ;
;      - RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|ram_block3a0                                               ; 0                 ; 6       ;
;      - RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|ram_block3a2                                               ; 0                 ; 6       ;
;      - RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|ram_block3a4                                               ; 0                 ; 6       ;
;      - RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|ram_block3a6                                               ; 0                 ; 6       ;
;      - RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|ram_block3a8                                               ; 0                 ; 6       ;
;      - RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|ram_block3a10                                              ; 0                 ; 6       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a0                      ; 0                 ; 6       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a0                      ; 0                 ; 6       ;
;      - RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[10]                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[9]                                                      ; 1                 ; 0       ;
;      - RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[8]                                                      ; 1                 ; 0       ;
;      - RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[7]                                                      ; 1                 ; 0       ;
;      - RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[6]                                                      ; 1                 ; 0       ;
;      - RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[5]                                                      ; 1                 ; 0       ;
;      - RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[4]                                                      ; 1                 ; 0       ;
;      - RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[3]                                                      ; 1                 ; 0       ;
;      - RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[2]                                                      ; 1                 ; 0       ;
;      - RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[1]                                                      ; 1                 ; 0       ;
;      - RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[0]                                                      ; 1                 ; 0       ;
;      - CCD_Capture:u2|Y_Cont[0]                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|Y_Cont[1]                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|Y_Cont[2]                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|Y_Cont[3]                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|Y_Cont[4]                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|Y_Cont[5]                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|Y_Cont[6]                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|Y_Cont[7]                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|Y_Cont[8]                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|X_Cont[0]                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|X_Cont[1]                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|X_Cont[2]                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|X_Cont[3]                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|X_Cont[4]                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|X_Cont[5]                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|X_Cont[6]                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|X_Cont[7]                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|X_Cont[8]                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|X_Cont[9]                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|X_Cont[10]                                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u2|X_Cont[11]                                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u2|X_Cont[12]                                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u2|X_Cont[13]                                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u2|X_Cont[14]                                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u2|X_Cont[15]                                                                                                                                                             ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_G[3]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_G[8]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_G[4]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_G[9]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_G[5]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_G[10]                                                                                                                                                                 ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_G[6]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_G[11]                                                                                                                                                                 ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_G[7]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_G[12]                                                                                                                                                                 ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[0]                                                                                                                                                                ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[1]                                                                                                                                                                ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[2]                                                                                                                                                                ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[3]                                                                                                                                                                ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[4]                                                                                                                                                                ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[5]                                                                                                                                                                ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[6]                                                                                                                                                                ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[7]                                                                                                                                                                ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[8]                                                                                                                                                                ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[9]                                                                                                                                                                ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[10]                                                                                                                                                               ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[11]                                                                                                                                                               ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[12]                                                                                                                                                               ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[13]                                                                                                                                                               ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[14]                                                                                                                                                               ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[15]                                                                                                                                                               ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[16]                                                                                                                                                               ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[17]                                                                                                                                                               ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[18]                                                                                                                                                               ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[19]                                                                                                                                                               ; 1                 ; 0       ;
;      - RGB2GRAY:u4|counter[20]                                                                                                                                                               ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_G[2]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_G[1]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RGB2GRAY:u4|oDATA[2]                                                                                                                                                                  ; 1                 ; 0       ;
;      - CCD_Capture:u2|mCCD_FVAL                                                                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u2|mCCD_LVAL                                                                                                                                                              ; 1                 ; 0       ;
;      - rCCD_FVAL                                                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u2|mSTART                                                                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u2|Pre_FVAL                                                                                                                                                               ; 1                 ; 0       ;
;      - rCCD_LVAL                                                                                                                                                                             ; 1                 ; 0       ;
;      - GRAY2BINARY:u5|oDVAL                                                                                                                                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[9]                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[8] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[7]                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[6] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[8]                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[7] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[5]                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[4] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[6]                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[5] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[3]                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[2] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[4]                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[3] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[1]                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[0] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[2]                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[1] ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_B[2]                                                                                                                                                                  ; 1                 ; 0       ;
;      - GRAY2BINARY:u5|oDATA[11]                                                                                                                                                              ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[0]                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[9]                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[8] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[7]                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[6] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[8]                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[7] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[5]                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[4] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[6]                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[5] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[3]                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[2] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[4]                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[3] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[1]                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[0] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[2]                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[1] ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_R[2]                                                                                                                                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[0]                                                  ; 1                 ; 0       ;
;      - RGB2GRAY:u4|oDATA[3]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_B[3]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_R[3]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RGB2GRAY:u4|oDATA[4]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_B[4]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_R[4]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RGB2GRAY:u4|oDATA[5]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_B[5]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_R[5]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RGB2GRAY:u4|oDATA[6]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_B[6]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_R[6]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RGB2GRAY:u4|oDATA[7]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_B[7]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_R[7]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RGB2GRAY:u4|oDATA[8]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_B[8]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_R[8]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RGB2GRAY:u4|oDATA[9]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_B[9]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_R[9]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RGB2GRAY:u4|oDATA[10]                                                                                                                                                                 ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_B[10]                                                                                                                                                                 ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_R[10]                                                                                                                                                                 ; 1                 ; 0       ;
;      - RGB2GRAY:u4|oDATA[11]                                                                                                                                                                 ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_B[11]                                                                                                                                                                 ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_R[11]                                                                                                                                                                 ; 1                 ; 0       ;
;      - RGB2GRAY:u4|oDVAL                                                                                                                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[8]                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[8] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[6]                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[6] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[7]                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[7] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[4]                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[4] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[5]                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[5] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[2]                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[2] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[3]                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[3] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[0]                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[0] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[1]                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[1] ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_R[1]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_R[0]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_B[1]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mCCD_B[0]                                                                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_1[2]                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_0[2]                                                                                                                                                                ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|cntr_54e:cntr_b|counter_reg_bit[0]                          ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[8]                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[8] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[6]                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[6] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[7]                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[7] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[4]                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[4] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[5]                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[5] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[2]                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[2] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[3]                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[3] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[0]                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[0] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[1]                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe17a[1] ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|cntr_54e:cntr_b|counter_reg_bit[0]                          ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_1[3]                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_0[3]                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_1[4]                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_0[4]                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_1[5]                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_0[5]                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_1[6]                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_0[6]                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_1[7]                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_0[7]                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_1[8]                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_0[8]                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_1[9]                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_0[9]                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_1[10]                                                                                                                                                               ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_0[10]                                                                                                                                                               ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_1[11]                                                                                                                                                               ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_0[11]                                                                                                                                                               ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_0[1]                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_0[0]                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_1[1]                                                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDATAd_1[0]                                                                                                                                                                ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[8]                                          ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[7]                                          ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[6]                                          ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[5]                                          ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[4]                                          ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[3]                                          ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[2]                                          ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[1]                                          ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[0]                                          ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[8]                                          ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[7]                                          ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[6]                                          ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[5]                                          ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[4]                                          ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[3]                                          ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[2]                                          ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[1]                                          ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|delayed_wrptr_g[0]                                          ; 1                 ; 0       ;
;      - RAW2RGB:u3|mDVAL                                                                                                                                                                      ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|parity8                         ; 1                 ; 0       ;
;      - CCD_Capture:u2|mCCD_DATA[2]                                                                                                                                                           ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|parity8                         ; 1                 ; 0       ;
;      - CCD_Capture:u2|mCCD_DATA[3]                                                                                                                                                           ; 1                 ; 0       ;
;      - CCD_Capture:u2|mCCD_DATA[4]                                                                                                                                                           ; 1                 ; 0       ;
;      - CCD_Capture:u2|mCCD_DATA[5]                                                                                                                                                           ; 1                 ; 0       ;
;      - CCD_Capture:u2|mCCD_DATA[6]                                                                                                                                                           ; 1                 ; 0       ;
;      - CCD_Capture:u2|mCCD_DATA[7]                                                                                                                                                           ; 1                 ; 0       ;
;      - CCD_Capture:u2|mCCD_DATA[8]                                                                                                                                                           ; 1                 ; 0       ;
;      - CCD_Capture:u2|mCCD_DATA[9]                                                                                                                                                           ; 1                 ; 0       ;
;      - CCD_Capture:u2|mCCD_DATA[10]                                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u2|mCCD_DATA[11]                                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u2|mCCD_DATA[1]                                                                                                                                                           ; 1                 ; 0       ;
;      - CCD_Capture:u2|mCCD_DATA[0]                                                                                                                                                           ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|sub_parity9a0                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|sub_parity9a1                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|sub_parity9a2                   ; 1                 ; 0       ;
;      - rCCD_DATA[2]                                                                                                                                                                          ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|sub_parity9a0                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|sub_parity9a1                   ; 1                 ; 0       ;
;      - Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|sub_parity9a2                   ; 1                 ; 0       ;
;      - rCCD_DATA[3]                                                                                                                                                                          ; 1                 ; 0       ;
;      - rCCD_DATA[4]                                                                                                                                                                          ; 1                 ; 0       ;
;      - rCCD_DATA[5]                                                                                                                                                                          ; 1                 ; 0       ;
;      - rCCD_DATA[6]                                                                                                                                                                          ; 1                 ; 0       ;
;      - rCCD_DATA[7]                                                                                                                                                                          ; 1                 ; 0       ;
;      - rCCD_DATA[8]                                                                                                                                                                          ; 1                 ; 0       ;
;      - rCCD_DATA[9]                                                                                                                                                                          ; 1                 ; 0       ;
;      - rCCD_DATA[10]                                                                                                                                                                         ; 1                 ; 0       ;
;      - rCCD_DATA[11]                                                                                                                                                                         ; 1                 ; 0       ;
;      - rCCD_DATA[1]                                                                                                                                                                          ; 1                 ; 0       ;
;      - rCCD_DATA[0]                                                                                                                                                                          ; 1                 ; 0       ;
; CLOCK2_50                                                                                                                                                                                    ;                   ;         ;
; KEY[0]                                                                                                                                                                                       ;                   ;         ;
;      - Reset_Delay:u0|oRST_2                                                                                                                                                                 ; 1                 ; 6       ;
;      - Reset_Delay:u0|oRST_1                                                                                                                                                                 ; 1                 ; 6       ;
;      - Clock_Delay:u19|oCLK_0                                                                                                                                                                ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mI2C_CTRL_CLK                                                                                                                                                       ; 1                 ; 6       ;
;      - adio_codec:ad1|LRCK_1X                                                                                                                                                                ; 1                 ; 6       ;
;      - adio_codec:ad1|oAUD_BCK                                                                                                                                                               ; 1                 ; 6       ;
;      - adio_codec:ad1|SEL_Cont[0]                                                                                                                                                            ; 1                 ; 6       ;
;      - adio_codec:ad1|SEL_Cont[1]                                                                                                                                                            ; 1                 ; 6       ;
;      - adio_codec:ad1|SEL_Cont[2]                                                                                                                                                            ; 1                 ; 6       ;
;      - adio_codec:ad1|SEL_Cont[3]                                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|SA[10]                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|CAS_N                                                                                                                                              ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|CS_N[0]                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|RAS_N                                                                                                                                              ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|WE_N                                                                                                                                               ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|do_load_mode                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|do_precharge                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|rw_flag                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|do_refresh                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|ex_read                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|ex_write                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|rp_shift[3]                                                                                                                                        ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|I2C_Controller_Audio:u0|SD_COUNTER[2]                                                                                                                               ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|I2C_Controller_Audio:u0|SD_COUNTER[3]                                                                                                                               ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|I2C_Controller_Audio:u0|SD_COUNTER[0]                                                                                                                               ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|I2C_Controller_Audio:u0|SD_COUNTER[1]                                                                                                                               ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|I2C_Controller_Audio:u0|SD_COUNTER[4]                                                                                                                               ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|I2C_Controller_Audio:u0|SD_COUNTER[5]                                                                                                                               ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mI2C_CLK_DIV[2]                                                                                                                                                     ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mI2C_CLK_DIV[3]                                                                                                                                                     ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mI2C_CLK_DIV[4]                                                                                                                                                     ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mI2C_CLK_DIV[5]                                                                                                                                                     ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mI2C_CLK_DIV[6]                                                                                                                                                     ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mI2C_CLK_DIV[7]                                                                                                                                                     ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mI2C_CLK_DIV[8]                                                                                                                                                     ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mI2C_CLK_DIV[9]                                                                                                                                                     ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mI2C_CLK_DIV[10]                                                                                                                                                    ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mI2C_CLK_DIV[11]                                                                                                                                                    ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mI2C_CLK_DIV[12]                                                                                                                                                    ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mI2C_CLK_DIV[13]                                                                                                                                                    ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mI2C_CLK_DIV[14]                                                                                                                                                    ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mI2C_CLK_DIV[15]                                                                                                                                                    ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[1]                                                                                                                                                                ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[2]                                                                                                                                                                ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[3]                                                                                                                                                                ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[4]                                                                                                                                                                ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[5]                                                                                                                                                                ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[6]                                                                                                                                                                ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[7]                                                                                                                                                                ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[8]                                                                                                                                                                ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[9]                                                                                                                                                                ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[10]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[11]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[12]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[13]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[14]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[15]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[16]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[17]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[18]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[19]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[20]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[21]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[22]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[23]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[24]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[25]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[26]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[27]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[28]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[29]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[30]                                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[31]                                                                                                                                                               ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[6]                                                                                                                                                               ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[7]                                                                                                                                                               ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[8]                                                                                                                                                               ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[9]                                                                                                                                                               ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[10]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[11]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[12]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[13]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[14]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[15]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[16]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[17]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[18]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[19]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[20]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[21]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[22]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[23]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[24]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[25]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[26]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[27]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[28]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[29]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[30]                                                                                                                                                              ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[31]                                                                                                                                                              ; 1                 ; 6       ;
;      - adio_codec:ad1|LRCK_1X_DIV[0]                                                                                                                                                         ; 1                 ; 6       ;
;      - adio_codec:ad1|LRCK_1X_DIV[1]                                                                                                                                                         ; 1                 ; 6       ;
;      - adio_codec:ad1|LRCK_1X_DIV[2]                                                                                                                                                         ; 1                 ; 6       ;
;      - adio_codec:ad1|LRCK_1X_DIV[3]                                                                                                                                                         ; 1                 ; 6       ;
;      - adio_codec:ad1|LRCK_1X_DIV[4]                                                                                                                                                         ; 1                 ; 6       ;
;      - adio_codec:ad1|LRCK_1X_DIV[5]                                                                                                                                                         ; 1                 ; 6       ;
;      - adio_codec:ad1|LRCK_1X_DIV[6]                                                                                                                                                         ; 1                 ; 6       ;
;      - adio_codec:ad1|LRCK_1X_DIV[7]                                                                                                                                                         ; 1                 ; 6       ;
;      - adio_codec:ad1|LRCK_1X_DIV[8]                                                                                                                                                         ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|LUT_INDEX[1]                                                                                                                                                        ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|LUT_INDEX[2]                                                                                                                                                        ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|LUT_INDEX[3]                                                                                                                                                        ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|LUT_INDEX[4]                                                                                                                                                        ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|LUT_INDEX[5]                                                                                                                                                        ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mI2C_CLK_DIV[1]                                                                                                                                                     ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[5]                                                                                                                                                               ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mI2C_CLK_DIV[0]                                                                                                                                                     ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[4]                                                                                                                                                               ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR1_ADDR[8]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD1_ADDR[8]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|init_timer[6]                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|init_timer[7]                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|init_timer[8]                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|init_timer[9]                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|init_timer[10]                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|init_timer[11]                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|init_timer[12]                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|init_timer[13]                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|init_timer[14]                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|init_timer[15]                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|timer[0]                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|timer[1]                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|timer[2]                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|timer[3]                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|timer[4]                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|timer[5]                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|timer[6]                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|timer[7]                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|timer[8]                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|timer[9]                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|timer[10]                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|timer[11]                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|timer[12]                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|timer[13]                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|timer[14]                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|timer[15]                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|init_timer[1]                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|init_timer[2]                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|init_timer[3]                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|init_timer[4]                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|init_timer[5]                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR1_ADDR[9]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD1_ADDR[9]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR1_ADDR[10]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD1_ADDR[10]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR1_ADDR[11]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD1_ADDR[11]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR1_ADDR[4]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD1_ADDR[4]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR1_ADDR[12]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD1_ADDR[12]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR1_ADDR[5]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD1_ADDR[5]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR1_ADDR[13]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD1_ADDR[13]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR1_ADDR[6]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD1_ADDR[6]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR1_ADDR[14]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD1_ADDR[14]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR1_ADDR[7]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD1_ADDR[7]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR1_ADDR[15]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD1_ADDR[15]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR1_ADDR[16]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD1_ADDR[16]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR1_ADDR[17]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD1_ADDR[17]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR1_ADDR[18]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD1_ADDR[18]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR1_ADDR[19]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD1_ADDR[19]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR1_ADDR[20]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD1_ADDR[20]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR1_ADDR[21]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD1_ADDR[21]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR1_ADDR[22]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD1_ADDR[22]                                                                                                                                                        ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[3]                                                                                                                                                               ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[2]                                                                                                                                                               ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[1]                                                                                                                                                               ; 1                 ; 6       ;
;      - Clock_Delay:u19|Cont[0]                                                                                                                                                               ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|I2C_Controller_Audio:u0|SCLK                                                                                                                                        ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|o_I2C_END                                                                                                                                                           ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mI2C_GO                                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u9|ST[0]                                                                                                                                                                ; 1                 ; 6       ;
;      - Sdram_Control:u9|ST[9]                                                                                                                                                                ; 1                 ; 6       ;
;      - Sdram_Control:u9|ST[8]                                                                                                                                                                ; 1                 ; 6       ;
;      - Sdram_Control:u9|ST[7]                                                                                                                                                                ; 1                 ; 6       ;
;      - Sdram_Control:u9|ST[5]                                                                                                                                                                ; 1                 ; 6       ;
;      - Sdram_Control:u9|ST[1]                                                                                                                                                                ; 1                 ; 6       ;
;      - Sdram_Control:u9|ST[4]                                                                                                                                                                ; 1                 ; 6       ;
;      - Sdram_Control:u9|mLENGTH[6]                                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u9|ST[6]                                                                                                                                                                ; 1                 ; 6       ;
;      - Sdram_Control:u9|ST[2]                                                                                                                                                                ; 1                 ; 6       ;
;      - Sdram_Control:u9|ST[3]                                                                                                                                                                ; 1                 ; 6       ;
;      - Sdram_Control:u9|Write                                                                                                                                                                ; 1                 ; 6       ;
;      - Sdram_Control:u9|Read                                                                                                                                                                 ; 1                 ; 6       ;
;      - Reset_Delay:u0|Cont[0]                                                                                                                                                                ; 1                 ; 6       ;
;      - Sdram_Control:u9|OUT_VALID                                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|RD_MASK[0]                                                                                                                                                           ; 1                 ; 6       ;
;      - Reset_Delay:u0|oRST_0                                                                                                                                                                 ; 1                 ; 6       ;
;      - Sdram_Control:u9|RD_MASK[1]                                                                                                                                                           ; 1                 ; 6       ;
;      - adio_codec:ad1|BCK_DIV[2]                                                                                                                                                             ; 1                 ; 6       ;
;      - adio_codec:ad1|BCK_DIV[1]                                                                                                                                                             ; 1                 ; 6       ;
;      - adio_codec:ad1|BCK_DIV[0]                                                                                                                                                             ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|I2C_Controller_Audio:u0|END                                                                                                                                         ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mSetup_ST.0010                                                                                                                                                      ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mSetup_ST.0001                                                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|SADDR[8]                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|do_reada                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|do_writea                                                                                                                                          ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|SA~16                                                                                                                                              ; 1                 ; 6       ;
;      - Sdram_Control:u9|Pre_RD                                                                                                                                                               ; 1                 ; 6       ;
;      - Sdram_Control:u9|Pre_WR                                                                                                                                                               ; 1                 ; 6       ;
;      - Sdram_Control:u9|mWR                                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u9|mRD                                                                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|CMD_ACK                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|WR_MASK[0]                                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u9|WR_MASK[1]                                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|SADDR[9]                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|SA~17                                                                                                                                              ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|SADDR[10]                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|SA~18                                                                                                                                              ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|SA[0]~19                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|SADDR[11]                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|SADDR[12]                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|SADDR[4]                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|SA~21                                                                                                                                              ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|SADDR[13]                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|SADDR[5]                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|SA~23                                                                                                                                              ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|SADDR[14]                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|SADDR[6]                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|SADDR[15]                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|SADDR[7]                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|SADDR[16]                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|SADDR[17]                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|SADDR[18]                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|do_rw                                                                                                                                              ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|SADDR[19]                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|SADDR[20]                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|BA~0                                                                                                                                               ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|SADDR[21]                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|BA~1                                                                                                                                               ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|SADDR[22]                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|do_initial                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|oe4                                                                                                                                                ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|I2C_Controller_Audio:u0|SDO                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|OE                                                                                                                                                 ; 1                 ; 6       ;
;      - Reset_Delay:u0|oRST_3                                                                                                                                                                 ; 1                 ; 6       ;
;      - Reset_Delay:u0|oRST_4                                                                                                                                                                 ; 1                 ; 6       ;
;      - CCD_Capture:u2|mSTART~0                                                                                                                                                               ; 1                 ; 6       ;
;      - Sdram_Control:u9|mRD_DONE                                                                                                                                                             ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|LUT_INDEX[0]                                                                                                                                                        ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|I2C_Controller_Audio:u0|ACK1                                                                                                                                        ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|I2C_Controller_Audio:u0|ACK2                                                                                                                                        ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|I2C_Controller_Audio:u0|ACK3                                                                                                                                        ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mSetup_ST.0000                                                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|LOAD_MODE                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|command_done                                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|INIT_REQ                                                                                                                       ; 1                 ; 6       ;
;      - Sdram_Control:u9|mADDR[8]                                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|READA                                                                                                                          ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|rp_done                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|REF_REQ                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|WRITEA                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|mWR_DONE                                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|CM_ACK                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u9|mADDR[9]                                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u9|mADDR[10]                                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|mADDR[11]                                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|mADDR[12]                                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|mADDR[4]                                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u9|mADDR[13]                                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|mADDR[5]                                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u9|mADDR[14]                                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|mADDR[6]                                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u9|mADDR[15]                                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|mADDR[7]                                                                                                                                                             ; 1                 ; 6       ;
;      - Sdram_Control:u9|mADDR[16]                                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|mADDR[17]                                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|PRECHARGE                                                                                                                      ; 1                 ; 6       ;
;      - Sdram_Control:u9|mADDR[18]                                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|rw_shift[0]                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|mADDR[19]                                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|mADDR[20]                                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|mADDR[21]                                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|REFRESH                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|mADDR[22]                                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|IN_REQ                                                                                                                                                               ; 1                 ; 6       ;
;      - Sdram_Control:u9|control_interface:u_control_interface|init_timer[0]                                                                                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|command_delay[0]                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD2_ADDR[8]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR2_ADDR[8]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|CMD[0]                                                                                                                                                               ; 1                 ; 6       ;
;      - Sdram_Control:u9|CMD[1]                                                                                                                                                               ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|rp_shift[0]                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|REF_ACK                                                                                                                                            ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD2_ADDR[9]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR2_ADDR[9]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD2_ADDR[10]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR2_ADDR[10]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD2_ADDR[11]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR2_ADDR[11]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD2_ADDR[12]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR2_ADDR[12]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD2_ADDR[4]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR2_ADDR[4]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD2_ADDR[13]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR2_ADDR[13]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD2_ADDR[5]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR2_ADDR[5]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR2_ADDR[14]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD2_ADDR[14]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD2_ADDR[6]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR2_ADDR[6]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD2_ADDR[15]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR2_ADDR[15]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD2_ADDR[7]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR2_ADDR[7]                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD2_ADDR[16]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR2_ADDR[16]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD2_ADDR[17]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR2_ADDR[17]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD2_ADDR[18]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR2_ADDR[18]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|rw_shift[1]                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD2_ADDR[19]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR2_ADDR[19]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD2_ADDR[20]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR2_ADDR[20]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD2_ADDR[21]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR2_ADDR[21]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rRD2_ADDR[22]                                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|rWR2_ADDR[22]                                                                                                                                                        ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|I2C_Controller_Audio:u0|SD[22]~1                                                                                                                                    ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|command_delay[1]                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|rp_shift[1]                                                                                                                                        ; 1                 ; 6       ;
;      - I2C_AV_Config:u17|mI2C_DATA[22]~0                                                                                                                                                     ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|command_delay[2]                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|rp_shift[2]                                                                                                                                        ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|command_delay[3]                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|command_delay[4]                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|command_delay[5]                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|command_delay[6]                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|command_delay[7]                                                                                                                                   ; 1                 ; 6       ;
;      - Sdram_Control:u9|command:u_command|CKE~feeder                                                                                                                                         ; 1                 ; 6       ;
; TD_CLK27                                                                                                                                                                                     ;                   ;         ;
; CLOCK_50                                                                                                                                                                                     ;                   ;         ;
; D5M_FVAL                                                                                                                                                                                     ;                   ;         ;
;      - rCCD_FVAL~feeder                                                                                                                                                                      ; 1                 ; 6       ;
; KEY[2]                                                                                                                                                                                       ;                   ;         ;
;      - CCD_Capture:u2|mSTART~1                                                                                                                                                               ; 0                 ; 6       ;
; KEY[3]                                                                                                                                                                                       ;                   ;         ;
;      - CCD_Capture:u2|mSTART~0                                                                                                                                                               ; 0                 ; 6       ;
; D5M_LVAL                                                                                                                                                                                     ;                   ;         ;
;      - rCCD_LVAL~feeder                                                                                                                                                                      ; 0                 ; 6       ;
; KEY[1]                                                                                                                                                                                       ;                   ;         ;
;      - I2C_CCD_Config:u1|always1~0                                                                                                                                                           ; 0                 ; 6       ;
;      - I2C_CCD_Config:u1|iexposure_adj_delay[0]~feeder                                                                                                                                       ; 0                 ; 6       ;
; D5M_D[2]                                                                                                                                                                                     ;                   ;         ;
;      - rCCD_DATA[2]~feeder                                                                                                                                                                   ; 1                 ; 6       ;
; D5M_D[3]                                                                                                                                                                                     ;                   ;         ;
;      - rCCD_DATA[3]                                                                                                                                                                          ; 0                 ; 6       ;
; D5M_D[4]                                                                                                                                                                                     ;                   ;         ;
;      - rCCD_DATA[4]~feeder                                                                                                                                                                   ; 1                 ; 6       ;
; D5M_D[5]                                                                                                                                                                                     ;                   ;         ;
;      - rCCD_DATA[5]~feeder                                                                                                                                                                   ; 1                 ; 6       ;
; D5M_D[6]                                                                                                                                                                                     ;                   ;         ;
;      - rCCD_DATA[6]~feeder                                                                                                                                                                   ; 0                 ; 6       ;
; D5M_D[7]                                                                                                                                                                                     ;                   ;         ;
;      - rCCD_DATA[7]~feeder                                                                                                                                                                   ; 0                 ; 6       ;
; D5M_D[8]                                                                                                                                                                                     ;                   ;         ;
;      - rCCD_DATA[8]~feeder                                                                                                                                                                   ; 1                 ; 6       ;
; D5M_D[9]                                                                                                                                                                                     ;                   ;         ;
;      - rCCD_DATA[9]~feeder                                                                                                                                                                   ; 0                 ; 6       ;
; D5M_D[10]                                                                                                                                                                                    ;                   ;         ;
;      - rCCD_DATA[10]~feeder                                                                                                                                                                  ; 0                 ; 6       ;
; D5M_D[11]                                                                                                                                                                                    ;                   ;         ;
;      - rCCD_DATA[11]                                                                                                                                                                         ; 0                 ; 6       ;
; D5M_D[1]                                                                                                                                                                                     ;                   ;         ;
;      - rCCD_DATA[1]~feeder                                                                                                                                                                   ; 0                 ; 6       ;
; D5M_D[0]                                                                                                                                                                                     ;                   ;         ;
;      - rCCD_DATA[0]~feeder                                                                                                                                                                   ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                    ; Location           ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; AUD_KEY~0                                                                                                                               ; LCCOMB_X90_Y36_N20 ; 16      ; Async. clear                                        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; CCD_Capture:u2|X_Cont[0]~40                                                                                                             ; LCCOMB_X74_Y42_N2  ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u2|X_Cont[0]~41                                                                                                             ; LCCOMB_X74_Y42_N0  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u2|Y_Cont[11]~11                                                                                                            ; LCCOMB_X74_Y42_N14 ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u2|mCCD_FVAL                                                                                                                ; FF_X74_Y42_N9      ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u2|oDVAL                                                                                                                    ; LCCOMB_X72_Y34_N28 ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CLOCK2_50                                                                                                                               ; PIN_AG14           ; 4       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; CLOCK2_50                                                                                                                               ; PIN_AG14           ; 128     ; Clock                                               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; CLOCK_50                                                                                                                                ; PIN_Y2             ; 16      ; Clock                                               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; CLOCK_50                                                                                                                                ; PIN_Y2             ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; CROP_XEND:u12|X_Cont[15]~18                                                                                                             ; LCCOMB_X55_Y43_N20 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CROP_YEND:u13|oYEND[15]~0                                                                                                               ; LCCOMB_X55_Y45_N30 ; 27      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CROP_YSTART:u10|oYSTART[15]~3                                                                                                           ; LCCOMB_X55_Y43_N22 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Clock_Delay:u19|LessThan0~8                                                                                                             ; LCCOMB_X58_Y4_N2   ; 33      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Clock_Delay:u19|oCLK_0                                                                                                                  ; FF_X57_Y4_N1       ; 17      ; Clock                                               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; D5M_PIXLCLK                                                                                                                             ; PIN_AB22           ; 271     ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u17|I2C_Controller_Audio:u0|SD[22]~1                                                                                      ; LCCOMB_X21_Y58_N26 ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u17|I2C_Controller_Audio:u0|SD_COUNTER[2]~9                                                                               ; LCCOMB_X23_Y58_N26 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u17|LUT_INDEX[5]~7                                                                                                        ; LCCOMB_X20_Y56_N14 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u17|LessThan0~4                                                                                                           ; LCCOMB_X16_Y56_N16 ; 17      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u17|LessThan1~0                                                                                                           ; LCCOMB_X20_Y56_N22 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u17|mI2C_CTRL_CLK                                                                                                         ; FF_X1_Y36_N1       ; 59      ; Clock                                               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; I2C_AV_Config:u17|mI2C_DATA[22]~0                                                                                                       ; LCCOMB_X20_Y56_N6  ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u17|mI2C_GO                                                                                                               ; FF_X20_Y56_N1      ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u17|o_I2C_END                                                                                                             ; FF_X8_Y56_N5       ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u1|I2C_Controller:u0|SD[23]~2                                                                                            ; LCCOMB_X86_Y5_N30  ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u1|I2C_Controller:u0|SD_COUNTER[3]~1                                                                                     ; LCCOMB_X87_Y5_N6   ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u1|LUT_INDEX[4]                                                                                                          ; FF_X83_Y3_N27      ; 29      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u1|LUT_INDEX[5]~1                                                                                                        ; LCCOMB_X84_Y3_N26  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u1|LessThan0~4                                                                                                           ; LCCOMB_X88_Y3_N0   ; 17      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u1|LessThan1~1                                                                                                           ; LCCOMB_X84_Y3_N30  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u1|always1~0                                                                                                             ; LCCOMB_X81_Y4_N26  ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u1|i2c_reset                                                                                                             ; LCCOMB_X81_Y4_N6   ; 42      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u1|iexposure_adj_delay[3]                                                                                                ; FF_X81_Y4_N15      ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u1|mI2C_CTRL_CLK                                                                                                         ; FF_X87_Y4_N27      ; 71      ; Clock                                               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; I2C_CCD_Config:u1|mI2C_DATA[23]~1                                                                                                       ; LCCOMB_X84_Y3_N0   ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; IMAGE_CROP:u14|DarkCounterTemp[15]~1                                                                                                    ; LCCOMB_X55_Y43_N8  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; IMAGE_CROP:u14|oDATA[2]~1                                                                                                               ; LCCOMB_X55_Y43_N30 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; IMAGE_CROP:u14|oDarkCounter[0]~1                                                                                                        ; LCCOMB_X55_Y43_N28 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                  ; PIN_M23            ; 356     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|cout_actual               ; LCCOMB_X75_Y33_N26 ; 11      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u3|mCCD_G[2]~30                                                                                                                 ; LCCOMB_X72_Y34_N6  ; 12      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; RGB2GRAY:u4|LessThan0~6                                                                                                                 ; LCCOMB_X70_Y34_N26 ; 31      ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u0|Equal0~10                                                                                                                ; LCCOMB_X57_Y56_N12 ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u0|oRST_0                                                                                                                   ; FF_X56_Y69_N17     ; 430     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; Reset_Delay:u0|oRST_1                                                                                                                   ; FF_X57_Y56_N5      ; 93      ; Async. clear                                        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; Reset_Delay:u0|oRST_2                                                                                                                   ; FF_X57_Y56_N15     ; 277     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; Sdram_Control:u9|CMD[0]~0                                                                                                               ; LCCOMB_X38_Y40_N16 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|LessThan1~5                                                                                                            ; LCCOMB_X40_Y41_N26 ; 19      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|LessThan3~5                                                                                                            ; LCCOMB_X40_Y37_N26 ; 19      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|_~0            ; LCCOMB_X49_Y48_N30 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|valid_rdreq~0  ; LCCOMB_X50_Y48_N6  ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|valid_wrreq~0  ; LCCOMB_X52_Y48_N12 ; 18      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|_~0            ; LCCOMB_X49_Y40_N10 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|valid_rdreq~0  ; LCCOMB_X50_Y40_N18 ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|valid_wrreq~0  ; LCCOMB_X52_Y40_N16 ; 18      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|_~0           ; LCCOMB_X67_Y34_N6  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|valid_rdreq~0 ; LCCOMB_X63_Y35_N30 ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|valid_wrreq~0 ; LCCOMB_X63_Y34_N14 ; 13      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|_~0           ; LCCOMB_X67_Y36_N24 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|valid_rdreq~0 ; LCCOMB_X65_Y37_N6  ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|valid_wrreq~0 ; LCCOMB_X67_Y37_N10 ; 13      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|WR_MASK[1]~1                                                                                                           ; LCCOMB_X40_Y39_N10 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|always2~0                                                                                                              ; LCCOMB_X40_Y40_N30 ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|always2~1                                                                                                              ; LCCOMB_X41_Y39_N4  ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|always2~2                                                                                                              ; LCCOMB_X39_Y39_N18 ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|always2~3                                                                                                              ; LCCOMB_X40_Y39_N6  ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|command:u_command|OE                                                                                                   ; FF_X1_Y44_N17      ; 32      ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|command:u_command|rp_shift[2]~1                                                                                        ; LCCOMB_X36_Y41_N10 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|control_interface:u_control_interface|INIT_REQ                                                                         ; FF_X35_Y41_N13     ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|control_interface:u_control_interface|LessThan0~3                                                                      ; LCCOMB_X35_Y41_N2  ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|control_interface:u_control_interface|REF_REQ~1                                                                        ; LCCOMB_X35_Y39_N22 ; 16      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|mLENGTH[6]~4                                                                                                           ; LCCOMB_X40_Y39_N28 ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u9|mRD~0                                                                                                                  ; LCCOMB_X40_Y39_N8  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; TD_CLK27                                                                                                                                ; PIN_B14            ; 1       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; VGA_Audio_PLL:u18|altpll:altpll_component|altpll_dul2:auto_generated|clk[1]                                                             ; PLL_3              ; 15      ; Clock                                               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; VGA_Controller:u16|Equal0~4                                                                                                             ; LCCOMB_X47_Y47_N10 ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u16|LessThan7~1                                                                                                          ; LCCOMB_X47_Y47_N12 ; 13      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u16|LessThan9~2                                                                                                          ; LCCOMB_X47_Y46_N0  ; 13      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u16|oRequest                                                                                                             ; FF_X46_Y46_N19     ; 52      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; adio_codec:ad1|LRCK_1X                                                                                                                  ; FF_X38_Y36_N29     ; 16      ; Clock                                               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; adio_codec:ad1|LessThan1~2                                                                                                              ; LCCOMB_X38_Y36_N0  ; 9       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; adio_codec:ad1|LessThan2~4                                                                                                              ; LCCOMB_X40_Y36_N18 ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; adio_codec:ad1|oAUD_BCK                                                                                                                 ; FF_X1_Y42_N29      ; 4       ; Clock                                               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|clk[0]                                                                  ; PLL_4              ; 530     ; Clock                                               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|clk[3]                                                                  ; PLL_4              ; 276     ; Clock                                               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                        ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; AUD_KEY~0                                                                   ; LCCOMB_X90_Y36_N20 ; 16      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; CLOCK2_50                                                                   ; PIN_AG14           ; 128     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; CLOCK_50                                                                    ; PIN_Y2             ; 16      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; Clock_Delay:u19|oCLK_0                                                      ; FF_X57_Y4_N1       ; 17      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; I2C_AV_Config:u17|mI2C_CTRL_CLK                                             ; FF_X1_Y36_N1       ; 59      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; I2C_CCD_Config:u1|mI2C_CTRL_CLK                                             ; FF_X87_Y4_N27      ; 71      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; Reset_Delay:u0|oRST_0                                                       ; FF_X56_Y69_N17     ; 430     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; Reset_Delay:u0|oRST_1                                                       ; FF_X57_Y56_N5      ; 93      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; Reset_Delay:u0|oRST_2                                                       ; FF_X57_Y56_N15     ; 277     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; VGA_Audio_PLL:u18|altpll:altpll_component|altpll_dul2:auto_generated|clk[1] ; PLL_3              ; 15      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; adio_codec:ad1|LRCK_1X                                                      ; FF_X38_Y36_N29     ; 16      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; adio_codec:ad1|oAUD_BCK                                                     ; FF_X1_Y42_N29      ; 4       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|clk[0]      ; PLL_4              ; 530     ; 17                                   ; Global Clock         ; GCLK18           ; --                        ;
; sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|clk[1]      ; PLL_4              ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|clk[2]      ; PLL_4              ; 1       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|clk[3]      ; PLL_4              ; 276     ; 3                                    ; Global Clock         ; GCLK19           ; --                        ;
+-----------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                  ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; KEY[0]~input                                                                                                                                                                          ; 356     ;
; D5M_PIXLCLK~input                                                                                                                                                                     ; 271     ;
; IMAGE_CROP:u14|Equal2~4                                                                                                                                                               ; 66      ;
; SW[2]~input                                                                                                                                                                           ; 61      ;
; adio_codec:ad1|ramp1[11]                                                                                                                                                              ; 55      ;
; adio_codec:ad1|ramp1[10]                                                                                                                                                              ; 53      ;
; VGA_Controller:u16|oRequest                                                                                                                                                           ; 52      ;
; adio_codec:ad1|ramp1[12]                                                                                                                                                              ; 45      ;
; I2C_AV_Config:u17|LUT_INDEX[2]                                                                                                                                                        ; 44      ;
; I2C_AV_Config:u17|LUT_INDEX[3]                                                                                                                                                        ; 43      ;
; I2C_AV_Config:u17|LUT_INDEX[1]                                                                                                                                                        ; 43      ;
; adio_codec:ad1|ramp1[13]                                                                                                                                                              ; 43      ;
; I2C_CCD_Config:u1|i2c_reset                                                                                                                                                           ; 42      ;
; CCD_Capture:u2|X_Cont[0]                                                                                                                                                              ; 40      ;
; CCD_Capture:u2|Y_Cont[0]                                                                                                                                                              ; 40      ;
; I2C_AV_Config:u17|LUT_INDEX[0]                                                                                                                                                        ; 39      ;
; I2C_AV_Config:u17|LUT_INDEX[5]                                                                                                                                                        ; 38      ;
; adio_codec:ad1|ramp1[15]                                                                                                                                                              ; 38      ;
; SW[3]~input                                                                                                                                                                           ; 36      ;
; I2C_CCD_Config:u1|LUT_INDEX[3]                                                                                                                                                        ; 35      ;
; Sdram_Control:u9|WR_MASK[0]                                                                                                                                                           ; 35      ;
; I2C_AV_Config:u17|LUT_INDEX[4]                                                                                                                                                        ; 34      ;
; Clock_Delay:u19|LessThan0~8                                                                                                                                                           ; 33      ;
; Sdram_Control:u9|command:u_command|OE                                                                                                                                                 ; 32      ;
; adio_codec:ad1|ramp1[14]                                                                                                                                                              ; 32      ;
; SW[1]~input                                                                                                                                                                           ; 31      ;
; RGB2GRAY:u4|LessThan0~6                                                                                                                                                               ; 31      ;
; Reset_Delay:u0|Equal0~10                                                                                                                                                              ; 31      ;
; Sdram_Control:u9|mADDR[9]~0                                                                                                                                                           ; 30      ;
; GRAY2BINARY:u5|oDATA[11]                                                                                                                                                              ; 30      ;
; I2C_CCD_Config:u1|LUT_INDEX[1]                                                                                                                                                        ; 30      ;
; I2C_CCD_Config:u1|LUT_INDEX[2]                                                                                                                                                        ; 30      ;
; I2C_CCD_Config:u1|LUT_INDEX[4]                                                                                                                                                        ; 29      ;
; I2C_CCD_Config:u1|LUT_INDEX[0]                                                                                                                                                        ; 29      ;
; SW[0]~input                                                                                                                                                                           ; 28      ;
; Sdram_Control:u9|ST[0]                                                                                                                                                                ; 28      ;
; CROP_YEND:u13|oYEND[15]~0                                                                                                                                                             ; 27      ;
; Sdram_Control:u9|control_interface:u_control_interface|INIT_REQ                                                                                                                       ; 26      ;
; I2C_CCD_Config:u1|iexposure_adj_delay[3]                                                                                                                                              ; 26      ;
; SW[4]~input                                                                                                                                                                           ; 25      ;
; ~GND                                                                                                                                                                                  ; 25      ;
; I2C_CCD_Config:u1|mI2C_DATA[23]~1                                                                                                                                                     ; 24      ;
; I2C_CCD_Config:u1|I2C_Controller:u0|SD[23]~2                                                                                                                                          ; 24      ;
; VGA_Controller:u16|mVGA_R~1                                                                                                                                                           ; 24      ;
; I2C_CCD_Config:u1|I2C_Controller:u0|SD_COUNTER[3]                                                                                                                                     ; 22      ;
; I2C_AV_Config:u17|I2C_Controller_Audio:u0|SD_COUNTER[3]                                                                                                                               ; 22      ;
; Sdram_Control:u9|RD_MASK~2                                                                                                                                                            ; 21      ;
; I2C_CCD_Config:u1|I2C_Controller:u0|SD_COUNTER[0]                                                                                                                                     ; 20      ;
; Sdram_Control:u9|always2~3                                                                                                                                                            ; 19      ;
; Sdram_Control:u9|LessThan3~5                                                                                                                                                          ; 19      ;
; Sdram_Control:u9|always2~2                                                                                                                                                            ; 19      ;
; Sdram_Control:u9|LessThan2~5                                                                                                                                                          ; 19      ;
; Sdram_Control:u9|always2~1                                                                                                                                                            ; 19      ;
; Sdram_Control:u9|LessThan4~6                                                                                                                                                          ; 19      ;
; Sdram_Control:u9|always2~0                                                                                                                                                            ; 19      ;
; Sdram_Control:u9|LessThan1~5                                                                                                                                                          ; 19      ;
; Sdram_Control:u9|mLENGTH[6]~4                                                                                                                                                         ; 19      ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|valid_rdreq~0                                               ; 19      ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|valid_rdreq~0                                               ; 19      ;
; CROP_XSTART:u11|minXSTART~1                                                                                                                                                           ; 19      ;
; CROP_XSTART:u11|minXSTART~0                                                                                                                                                           ; 19      ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|valid_wrreq~0                                                ; 19      ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|valid_wrreq~0                                                ; 19      ;
; I2C_CCD_Config:u1|I2C_Controller:u0|SD_COUNTER[2]                                                                                                                                     ; 19      ;
; I2C_AV_Config:u17|I2C_Controller_Audio:u0|SD_COUNTER[0]                                                                                                                               ; 19      ;
; I2C_AV_Config:u17|mI2C_DATA[22]~0                                                                                                                                                     ; 18      ;
; I2C_AV_Config:u17|I2C_Controller_Audio:u0|SD[22]~1                                                                                                                                    ; 18      ;
; Sdram_Control:u9|Equal0~1                                                                                                                                                             ; 18      ;
; CCD_Capture:u2|oDVAL                                                                                                                                                                  ; 17      ;
; I2C_CCD_Config:u1|LessThan0~4                                                                                                                                                         ; 17      ;
; I2C_CCD_Config:u1|I2C_Controller:u0|SD_COUNTER[1]                                                                                                                                     ; 17      ;
; I2C_AV_Config:u17|LessThan0~4                                                                                                                                                         ; 17      ;
; I2C_AV_Config:u17|I2C_Controller_Audio:u0|SD_COUNTER[1]                                                                                                                               ; 17      ;
; CROP_XEND:u12|X_Cont[15]~18                                                                                                                                                           ; 16      ;
; Sdram_Control:u9|control_interface:u_control_interface|REF_REQ~1                                                                                                                      ; 16      ;
; IMAGE_CROP:u14|Equal1~6                                                                                                                                                               ; 16      ;
; IMAGE_CROP:u14|DarkCounterTemp[15]~1                                                                                                                                                  ; 16      ;
; IMAGE_CROP:u14|oDarkCounter[0]~1                                                                                                                                                      ; 16      ;
; CCD_Capture:u2|X_Cont[0]~41                                                                                                                                                           ; 16      ;
; CCD_Capture:u2|X_Cont[0]~40                                                                                                                                                           ; 16      ;
; adio_codec:ad1|LessThan2~4                                                                                                                                                            ; 16      ;
; I2C_AV_Config:u17|I2C_Controller_Audio:u0|SD_COUNTER[2]                                                                                                                               ; 16      ;
; Sdram_Control:u9|control_interface:u_control_interface|LessThan0~3                                                                                                                    ; 15      ;
; Sdram_Control:u9|LessThan5~0                                                                                                                                                          ; 15      ;
; CCD_Capture:u2|mCCD_FVAL                                                                                                                                                              ; 15      ;
; I2C_CCD_Config:u1|always1~0                                                                                                                                                           ; 14      ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|valid_wrreq~0                                               ; 14      ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|valid_wrreq~0                                               ; 14      ;
; Sdram_Control:u9|LessThan6~0                                                                                                                                                          ; 14      ;
; Sdram_Control:u9|Equal4~1                                                                                                                                                             ; 14      ;
; Sdram_Control:u9|command:u_command|do_writea                                                                                                                                          ; 14      ;
; Sdram_Control:u9|command:u_command|do_reada                                                                                                                                           ; 14      ;
; VGA_Controller:u16|Equal0~4                                                                                                                                                           ; 14      ;
; I2C_CCD_Config:u1|Add1~26                                                                                                                                                             ; 14      ;
; I2C_CCD_Config:u1|Add0~26                                                                                                                                                             ; 14      ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[10]                                                     ; 14      ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[9]                                                      ; 14      ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[8]                                                      ; 14      ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[7]                                                      ; 14      ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[6]                                                      ; 14      ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[5]                                                      ; 14      ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[4]                                                      ; 14      ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[3]                                                      ; 14      ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[2]                                                      ; 14      ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[1]                                                      ; 14      ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|counter_reg_bit[0]                                                      ; 14      ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|valid_rdreq~0                                                ; 13      ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|valid_rdreq~0                                                ; 13      ;
; VGA_Controller:u16|LessThan9~2                                                                                                                                                        ; 13      ;
; VGA_Controller:u16|LessThan7~1                                                                                                                                                        ; 13      ;
; CROP_XEND:u12|X_Cont[7]                                                                                                                                                               ; 13      ;
; CROP_XEND:u12|X_Cont[8]                                                                                                                                                               ; 13      ;
; rCCD_LVAL                                                                                                                                                                             ; 13      ;
; I2C_CCD_Config:u1|I2C_Controller:u0|SD_COUNTER[4]                                                                                                                                     ; 13      ;
; Sdram_Control:u9|command:u_command|do_load_mode                                                                                                                                       ; 13      ;
; RAW2RGB:u3|mCCD_G[2]~30                                                                                                                                                               ; 12      ;
; Sdram_Control:u9|command:u_command|rw_flag~0                                                                                                                                          ; 12      ;
; CROP_XEND:u12|X_Cont[6]                                                                                                                                                               ; 12      ;
; CROP_XEND:u12|X_Cont[5]                                                                                                                                                               ; 12      ;
; I2C_CCD_Config:u1|I2C_Controller:u0|SD_COUNTER[5]                                                                                                                                     ; 12      ;
; I2C_AV_Config:u17|I2C_Controller_Audio:u0|SD_COUNTER[4]                                                                                                                               ; 12      ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|cntr_lvf:cntr1|cout_actual                                                             ; 11      ;
; CROP_XEND:u12|Y_Cont[7]                                                                                                                                                               ; 11      ;
; I2C_CCD_Config:u1|I2C_Controller:u0|SD_COUNTER[6]                                                                                                                                     ; 11      ;
; adio_codec:ad1|SEL_Cont[0]                                                                                                                                                            ; 11      ;
; I2C_AV_Config:u17|I2C_Controller_Audio:u0|SD_COUNTER[5]                                                                                                                               ; 11      ;
; I2C_CCD_Config:u1|Mux9~0                                                                                                                                                              ; 10      ;
; Sdram_Control:u9|command:u_command|always0~5                                                                                                                                          ; 10      ;
; Sdram_Control:u9|ST[6]~3                                                                                                                                                              ; 10      ;
; Sdram_Control:u9|Equal3~2                                                                                                                                                             ; 10      ;
; CROP_XEND:u12|Y_Cont[6]                                                                                                                                                               ; 10      ;
; adio_codec:ad1|SEL_Cont[1]                                                                                                                                                            ; 10      ;
; Sdram_Control:u9|command:u_command|command_done                                                                                                                                       ; 9       ;
; adio_codec:ad1|LessThan1~2                                                                                                                                                            ; 9       ;
; CROP_XEND:u12|LessThan6~29                                                                                                                                                            ; 9       ;
; Sdram_Control:u9|ST[1]~5                                                                                                                                                              ; 9       ;
; Sdram_Control:u9|command:u_command|always4~0                                                                                                                                          ; 9       ;
; IMAGE_CROP:u14|always0~7                                                                                                                                                              ; 9       ;
; CROP_XEND:u12|X_Cont[1]                                                                                                                                                               ; 9       ;
; CROP_XEND:u12|X_Cont[2]                                                                                                                                                               ; 9       ;
; CROP_XEND:u12|X_Cont[3]                                                                                                                                                               ; 9       ;
; CROP_XEND:u12|X_Cont[4]                                                                                                                                                               ; 9       ;
; CROP_XEND:u12|Y_Cont[5]                                                                                                                                                               ; 9       ;
; I2C_CCD_Config:u1|mI2C_GO                                                                                                                                                             ; 9       ;
; CCD_Capture:u2|Y_Cont[11]~11                                                                                                                                                          ; 9       ;
; Sdram_Control:u9|command:u_command|do_refresh                                                                                                                                         ; 9       ;
; Sdram_Control:u9|command:u_command|do_precharge                                                                                                                                       ; 9       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|_~0                                                         ; 8       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|_~0                                                         ; 8       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                      ; 8       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                      ; 8       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|_~0                                                          ; 8       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|_~0                                                          ; 8       ;
; CROP_YSTART:u10|oYSTART[15]~3                                                                                                                                                         ; 8       ;
; CROP_YEND:u13|LessThan6~26                                                                                                                                                            ; 8       ;
; I2C_CCD_Config:u1|LessThan1~1                                                                                                                                                         ; 8       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[2]                     ; 8       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[2]                     ; 8       ;
; IMAGE_CROP:u14|oDATA[2]~1                                                                                                                                                             ; 8       ;
; CROP_XEND:u12|X_Cont[0]                                                                                                                                                               ; 8       ;
; CROP_XEND:u12|Y_Cont[3]                                                                                                                                                               ; 8       ;
; CROP_XEND:u12|Y_Cont[4]                                                                                                                                                               ; 8       ;
; CROP_XEND:u12|Y_Cont[2]                                                                                                                                                               ; 8       ;
; CROP_XEND:u12|Y_Cont[1]                                                                                                                                                               ; 8       ;
; CROP_XEND:u12|Y_Cont[0]                                                                                                                                                               ; 8       ;
; Sdram_Control:u9|ST[2]                                                                                                                                                                ; 8       ;
; I2C_AV_Config:u17|mI2C_GO                                                                                                                                                             ; 8       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[2]                   ; 7       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[2]                   ; 7       ;
; Sdram_Control:u9|command:u_command|command_delay[0]                                                                                                                                   ; 7       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                      ; 7       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                      ; 7       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0                      ; 7       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                      ; 7       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                      ; 7       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0                      ; 7       ;
; Sdram_Control:u9|mWR_DONE                                                                                                                                                             ; 7       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2                       ; 7       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2                       ; 7       ;
; Sdram_Control:u9|mRD_DONE                                                                                                                                                             ; 7       ;
; Sdram_Control:u9|mRD                                                                                                                                                                  ; 7       ;
; I2C_AV_Config:u17|LessThan1~0                                                                                                                                                         ; 7       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[5]                     ; 7       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[3]                     ; 7       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[0]                     ; 7       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[5]                     ; 7       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[3]                     ; 7       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[0]                     ; 7       ;
; CROP_XEND:u12|X_Cont[10]                                                                                                                                                              ; 7       ;
; CROP_XEND:u12|X_Cont[11]                                                                                                                                                              ; 7       ;
; CROP_XEND:u12|X_Cont[9]                                                                                                                                                               ; 7       ;
; Reset_Delay:u0|Equal0~8                                                                                                                                                               ; 7       ;
; Sdram_Control:u9|ST[1]                                                                                                                                                                ; 7       ;
; displayDIG[15]                                                                                                                                                                        ; 7       ;
; displayDIG[14]                                                                                                                                                                        ; 7       ;
; displayDIG[13]                                                                                                                                                                        ; 7       ;
; displayDIG[12]                                                                                                                                                                        ; 7       ;
; displayDIG[11]                                                                                                                                                                        ; 7       ;
; displayDIG[10]                                                                                                                                                                        ; 7       ;
; displayDIG[9]                                                                                                                                                                         ; 7       ;
; displayDIG[8]                                                                                                                                                                         ; 7       ;
; displayDIG[7]                                                                                                                                                                         ; 7       ;
; displayDIG[6]                                                                                                                                                                         ; 7       ;
; displayDIG[5]                                                                                                                                                                         ; 7       ;
; displayDIG[4]                                                                                                                                                                         ; 7       ;
; displayDIG[3]                                                                                                                                                                         ; 7       ;
; displayDIG[2]                                                                                                                                                                         ; 7       ;
; displayDIG[1]                                                                                                                                                                         ; 7       ;
; displayDIG[0]                                                                                                                                                                         ; 7       ;
; Sdram_Control:u9|control_interface:u_control_interface|init_timer[9]                                                                                                                  ; 7       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[0]                   ; 6       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[3]                   ; 6       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[5]                   ; 6       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[0]                   ; 6       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[3]                   ; 6       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[5]                   ; 6       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                      ; 6       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                      ; 6       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                      ; 6       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                      ; 6       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                      ; 6       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                      ; 6       ;
; Sdram_Control:u9|control_interface:u_control_interface|REF_REQ                                                                                                                        ; 6       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a0                       ; 6       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a3                       ; 6       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a5                       ; 6       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a0                       ; 6       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a3                       ; 6       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a5                       ; 6       ;
; I2C_CCD_Config:u1|I2C_Controller:u0|SDO                                                                                                                                               ; 6       ;
; Sdram_Control:u9|command:u_command|SA[0]~19                                                                                                                                           ; 6       ;
; Sdram_Control:u9|LessThan7~0                                                                                                                                                          ; 6       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[6]                     ; 6       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[4]                     ; 6       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[1]                     ; 6       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[4]                                                   ; 6       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[6]                     ; 6       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[4]                     ; 6       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[1]                     ; 6       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[4]                                                   ; 6       ;
; CROP_XEND:u12|Y_Cont[8]                                                                                                                                                               ; 6       ;
; CROP_XEND:u12|X_Cont[12]                                                                                                                                                              ; 6       ;
; CROP_XEND:u12|X_Cont[13]                                                                                                                                                              ; 6       ;
; I2C_CCD_Config:u1|I2C_Controller:u0|SD_COUNTER[3]~1                                                                                                                                   ; 6       ;
; Sdram_Control:u9|ST[3]                                                                                                                                                                ; 6       ;
; I2C_AV_Config:u17|I2C_Controller_Audio:u0|SD_COUNTER[2]~9                                                                                                                             ; 6       ;
; RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|op_12~6                                                                   ; 6       ;
; RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|op_11~6                                                                   ; 6       ;
; RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|op_10~6                                                                   ; 6       ;
; RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|op_9~6                                                                    ; 6       ;
; RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|op_8~6                                                                    ; 6       ;
; RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|op_7~6                                                                    ; 6       ;
; RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|op_6~6                                                                    ; 6       ;
; RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|op_5~6                                                                    ; 6       ;
; Sdram_Control:u9|control_interface:u_control_interface|init_timer[2]                                                                                                                  ; 6       ;
; Sdram_Control:u9|control_interface:u_control_interface|init_timer[15]                                                                                                                 ; 6       ;
; Sdram_Control:u9|control_interface:u_control_interface|init_timer[14]                                                                                                                 ; 6       ;
; Reset_Delay:u0|Cont[24]                                                                                                                                                               ; 6       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[1]                   ; 5       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[4]                   ; 5       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[6]                   ; 5       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[1]                   ; 5       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[4]                   ; 5       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[6]                   ; 5       ;
; Sdram_Control:u9|PM_STOP                                                                                                                                                              ; 5       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|rdptr_g[4]                                                  ; 5       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|rdptr_g[7]                                                  ; 5       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|rdptr_g[8]                                                  ; 5       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|rdptr_g[4]                                                  ; 5       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|rdptr_g[7]                                                  ; 5       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|rdptr_g[8]                                                  ; 5       ;
; I2C_AV_Config:u17|LUT_INDEX[5]~7                                                                                                                                                      ; 5       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4                       ; 5       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6                       ; 5       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1                       ; 5       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4                       ; 5       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6                       ; 5       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1                       ; 5       ;
; I2C_CCD_Config:u1|mSetup_ST.0010                                                                                                                                                      ; 5       ;
; I2C_CCD_Config:u1|I2C_Controller:u0|END                                                                                                                                               ; 5       ;
; Sdram_Control:u9|Pre_RD                                                                                                                                                               ; 5       ;
; I2C_AV_Config:u17|I2C_Controller_Audio:u0|END                                                                                                                                         ; 5       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[3]                                                   ; 5       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[7]                                                   ; 5       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[6]                                                   ; 5       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[8]                                                   ; 5       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[1]                                                   ; 5       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[3]                                                   ; 5       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[7]                                                   ; 5       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[6]                                                   ; 5       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[8]                                                   ; 5       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[1]                                                   ; 5       ;
; IMAGE_CROP:u14|LessThan0~2                                                                                                                                                            ; 5       ;
; IMAGE_CROP:u14|Equal0~2                                                                                                                                                               ; 5       ;
; Sdram_Control:u9|Read                                                                                                                                                                 ; 5       ;
; Sdram_Control:u9|Write                                                                                                                                                                ; 5       ;
; Sdram_Control:u9|ST[6]                                                                                                                                                                ; 5       ;
; Sdram_Control:u9|ST[4]                                                                                                                                                                ; 5       ;
; Sdram_Control:u9|Equal3~0                                                                                                                                                             ; 5       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[1]                                                     ; 5       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[0]                                                     ; 5       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[11]                                                    ; 5       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[10]                                                    ; 5       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[9]                                                     ; 5       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[8]                                                     ; 5       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[7]                                                     ; 5       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[6]                                                     ; 5       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[5]                                                     ; 5       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[4]                                                     ; 5       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[3]                                                     ; 5       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[2]                                                     ; 5       ;
; Sdram_Control:u9|control_interface:u_control_interface|init_timer[8]                                                                                                                  ; 5       ;
; Sdram_Control:u9|control_interface:u_control_interface|init_timer[3]                                                                                                                  ; 5       ;
; Sdram_Control:u9|control_interface:u_control_interface|init_timer[7]                                                                                                                  ; 5       ;
; Sdram_Control:u9|control_interface:u_control_interface|init_timer[5]                                                                                                                  ; 5       ;
; Sdram_Control:u9|control_interface:u_control_interface|init_timer[4]                                                                                                                  ; 5       ;
; Sdram_Control:u9|control_interface:u_control_interface|init_timer[6]                                                                                                                  ; 5       ;
; Reset_Delay:u0|Cont[23]                                                                                                                                                               ; 5       ;
; Reset_Delay:u0|Cont[22]                                                                                                                                                               ; 5       ;
; VGA_Controller:u16|H_Cont[9]                                                                                                                                                          ; 5       ;
; VGA_Controller:u16|H_Cont[8]                                                                                                                                                          ; 5       ;
; VGA_Controller:u16|H_Cont[7]                                                                                                                                                          ; 5       ;
; D5M_SDATA~input                                                                                                                                                                       ; 4       ;
; I2C_CCD_Config:u1|senosr_exposure[0]                                                                                                                                                  ; 4       ;
; I2C_CCD_Config:u1|Mux9~1                                                                                                                                                              ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|_~0                             ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|parity8                         ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|_~0                             ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|parity8                         ; 4       ;
; I2C_AV_Config:u17|Ram0~18                                                                                                                                                             ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|_~2                             ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|parity6                         ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|_~2                             ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|parity6                         ; 4       ;
; Sdram_Control:u9|rRD2_ADDR[17]                                                                                                                                                        ; 4       ;
; Sdram_Control:u9|rRD2_ADDR[12]                                                                                                                                                        ; 4       ;
; Sdram_Control:u9|command:u_command|REF_ACK                                                                                                                                            ; 4       ;
; Sdram_Control:u9|command:u_command|rp_shift[2]~1                                                                                                                                      ; 4       ;
; Sdram_Control:u9|control_interface:u_control_interface|init_timer[0]                                                                                                                  ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|_~0                              ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|parity9                          ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|_~0                              ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|parity9                          ; 4       ;
; RGB2GRAY:u4|oDATA[11]                                                                                                                                                                 ; 4       ;
; RGB2GRAY:u4|oDATA[10]                                                                                                                                                                 ; 4       ;
; RGB2GRAY:u4|oDATA[9]                                                                                                                                                                  ; 4       ;
; RGB2GRAY:u4|oDATA[8]                                                                                                                                                                  ; 4       ;
; RGB2GRAY:u4|oDATA[7]                                                                                                                                                                  ; 4       ;
; RGB2GRAY:u4|oDATA[6]                                                                                                                                                                  ; 4       ;
; RGB2GRAY:u4|oDATA[5]                                                                                                                                                                  ; 4       ;
; RGB2GRAY:u4|oDATA[4]                                                                                                                                                                  ; 4       ;
; RGB2GRAY:u4|oDATA[3]                                                                                                                                                                  ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                      ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                      ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                      ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                      ; 4       ;
; I2C_CCD_Config:u1|Mux21~0                                                                                                                                                             ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor5                         ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor5                         ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|rdptr_g[1]                                                  ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|rdptr_g[3]                                                  ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin|xor5                        ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|rdptr_g[6]                                                  ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[4] ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin|xor5                        ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[7] ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[8] ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor5                         ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor5                         ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|rdptr_g[1]                                                  ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|rdptr_g[3]                                                  ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[4] ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin|xor5                        ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin|xor5                        ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|rdptr_g[6]                                                  ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[7] ; 4       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[8] ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|_~2                              ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|parity5                          ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|_~2                              ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|parity5                          ; 4       ;
; CROP_YSTART:u10|oYSTART[15]~2                                                                                                                                                         ; 4       ;
; I2C_AV_Config:u17|I2C_Controller_Audio:u0|SDO                                                                                                                                         ; 4       ;
; I2C_CCD_Config:u1|mSetup_ST.0001                                                                                                                                                      ; 4       ;
; Sdram_Control:u9|mLENGTH[6]~1                                                                                                                                                         ; 4       ;
; Sdram_Control:u9|Equal2~1                                                                                                                                                             ; 4       ;
; Sdram_Control:u9|Equal2~0                                                                                                                                                             ; 4       ;
; Sdram_Control:u9|mWR                                                                                                                                                                  ; 4       ;
; I2C_AV_Config:u17|mSetup_ST.0001                                                                                                                                                      ; 4       ;
; I2C_AV_Config:u17|mSetup_ST.0010                                                                                                                                                      ; 4       ;
; adio_codec:ad1|BCK_DIV[0]                                                                                                                                                             ; 4       ;
; adio_codec:ad1|BCK_DIV[1]                                                                                                                                                             ; 4       ;
; adio_codec:ad1|BCK_DIV[2]                                                                                                                                                             ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[7]                     ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]                     ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[0]                                                   ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[2]                                                   ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[5]                                                   ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[4]  ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[7]  ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[8]  ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[7]                     ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]                     ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[0]                                                   ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[2]                                                   ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[5]                                                   ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[4]  ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[7]  ; 4       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[8]  ; 4       ;
; CROP_XEND:u12|Y_Cont[9]                                                                                                                                                               ; 4       ;
; CROP_XEND:u12|Y_Cont[10]                                                                                                                                                              ; 4       ;
; CROP_XEND:u12|Y_Cont[11]                                                                                                                                                              ; 4       ;
; CROP_XEND:u12|Y_Cont[12]                                                                                                                                                              ; 4       ;
; IMAGE_CROP:u14|LessThan1~2                                                                                                                                                            ; 4       ;
; CROP_XEND:u12|X_Cont[14]                                                                                                                                                              ; 4       ;
; CROP_XEND:u12|X_Cont[15]                                                                                                                                                              ; 4       ;
; Sdram_Control:u9|DQM~0                                                                                                                                                                ; 4       ;
; CCD_Capture:u2|mCCD_LVAL                                                                                                                                                              ; 4       ;
; I2C_CCD_Config:u1|I2C_Controller:u0|SCLK                                                                                                                                              ; 4       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[12]                                                    ; 4       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[13]                                                    ; 4       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[22]                                                    ; 4       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[23]                                                    ; 4       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[20]                                                    ; 4       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[21]                                                    ; 4       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[18]                                                    ; 4       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[19]                                                    ; 4       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[16]                                                    ; 4       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[17]                                                    ; 4       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[14]                                                    ; 4       ;
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|q_b[15]                                                    ; 4       ;
; RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|op_1~6                                                                    ; 4       ;
; Sdram_Control:u9|control_interface:u_control_interface|init_timer[13]                                                                                                                 ; 4       ;
; RGB2GRAY:u4|oDATA[2]                                                                                                                                                                  ; 4       ;
; Reset_Delay:u0|Cont[20]                                                                                                                                                               ; 4       ;
; Reset_Delay:u0|Cont[21]                                                                                                                                                               ; 4       ;
; VGA_Controller:u16|V_Cont[9]                                                                                                                                                          ; 4       ;
; VGA_Controller:u16|V_Cont[5]                                                                                                                                                          ; 4       ;
; VGA_Controller:u16|V_Cont[1]                                                                                                                                                          ; 4       ;
; VGA_Controller:u16|V_Cont[12]                                                                                                                                                         ; 4       ;
; VGA_Controller:u16|V_Cont[11]                                                                                                                                                         ; 4       ;
; VGA_Controller:u16|V_Cont[10]                                                                                                                                                         ; 4       ;
; VGA_Controller:u16|H_Cont[6]                                                                                                                                                          ; 4       ;
; VGA_Controller:u16|H_Cont[5]                                                                                                                                                          ; 4       ;
; CLOCK2_50~input                                                                                                                                                                       ; 3       ;
; SW[5]~input                                                                                                                                                                           ; 3       ;
; I2C_SDAT~input                                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|command:u_command|REF_ACK~_wirecell                                                                                                                                  ; 3       ;
; I2C_CCD_Config:u1|senosr_exposure[5]                                                                                                                                                  ; 3       ;
; I2C_CCD_Config:u1|senosr_exposure[4]                                                                                                                                                  ; 3       ;
; I2C_CCD_Config:u1|senosr_exposure[3]                                                                                                                                                  ; 3       ;
; I2C_CCD_Config:u1|senosr_exposure[6]                                                                                                                                                  ; 3       ;
; I2C_CCD_Config:u1|senosr_exposure[14]                                                                                                                                                 ; 3       ;
; I2C_CCD_Config:u1|senosr_exposure[13]                                                                                                                                                 ; 3       ;
; I2C_CCD_Config:u1|senosr_exposure[7]                                                                                                                                                  ; 3       ;
; I2C_CCD_Config:u1|senosr_exposure[11]                                                                                                                                                 ; 3       ;
; I2C_CCD_Config:u1|senosr_exposure[12]                                                                                                                                                 ; 3       ;
; I2C_CCD_Config:u1|senosr_exposure[9]                                                                                                                                                  ; 3       ;
; I2C_CCD_Config:u1|senosr_exposure[10]                                                                                                                                                 ; 3       ;
; I2C_CCD_Config:u1|senosr_exposure[15]                                                                                                                                                 ; 3       ;
; I2C_CCD_Config:u1|senosr_exposure[8]                                                                                                                                                  ; 3       ;
; I2C_CCD_Config:u1|Mux1~4                                                                                                                                                              ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|_~1                             ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|_~1                             ; 3       ;
; RAW2RGB:u3|mDATAd_1[0]                                                                                                                                                                ; 3       ;
; RAW2RGB:u3|mDATAd_1[1]                                                                                                                                                                ; 3       ;
; RAW2RGB:u3|mDATAd_0[0]                                                                                                                                                                ; 3       ;
; RAW2RGB:u3|mDATAd_0[1]                                                                                                                                                                ; 3       ;
; RAW2RGB:u3|mDATAd_0[11]                                                                                                                                                               ; 3       ;
; RAW2RGB:u3|mDATAd_1[11]                                                                                                                                                               ; 3       ;
; RAW2RGB:u3|mDATAd_0[10]                                                                                                                                                               ; 3       ;
; RAW2RGB:u3|mDATAd_1[10]                                                                                                                                                               ; 3       ;
; RAW2RGB:u3|mDATAd_0[9]                                                                                                                                                                ; 3       ;
; RAW2RGB:u3|mDATAd_1[9]                                                                                                                                                                ; 3       ;
; RAW2RGB:u3|mDATAd_0[8]                                                                                                                                                                ; 3       ;
; RAW2RGB:u3|mDATAd_1[8]                                                                                                                                                                ; 3       ;
; RAW2RGB:u3|mDATAd_0[7]                                                                                                                                                                ; 3       ;
; RAW2RGB:u3|mDATAd_1[7]                                                                                                                                                                ; 3       ;
; RAW2RGB:u3|mDATAd_0[6]                                                                                                                                                                ; 3       ;
; RAW2RGB:u3|mDATAd_1[6]                                                                                                                                                                ; 3       ;
; RAW2RGB:u3|mDATAd_0[5]                                                                                                                                                                ; 3       ;
; RAW2RGB:u3|mDATAd_1[5]                                                                                                                                                                ; 3       ;
; RAW2RGB:u3|mDATAd_0[4]                                                                                                                                                                ; 3       ;
; RAW2RGB:u3|mDATAd_1[4]                                                                                                                                                                ; 3       ;
; RAW2RGB:u3|mDATAd_0[3]                                                                                                                                                                ; 3       ;
; RAW2RGB:u3|mDATAd_1[3]                                                                                                                                                                ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|_~3                             ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[7]                   ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[8]                   ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|_~3                             ; 3       ;
; RAW2RGB:u3|mDATAd_0[2]                                                                                                                                                                ; 3       ;
; RAW2RGB:u3|mDATAd_1[2]                                                                                                                                                                ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[7]                   ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[8]                   ; 3       ;
; Sdram_Control:u9|rWR2_ADDR[22]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD2_ADDR[22]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR2_ADDR[21]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD2_ADDR[21]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR2_ADDR[20]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD2_ADDR[20]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR2_ADDR[19]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD2_ADDR[19]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR2_ADDR[18]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD2_ADDR[18]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR2_ADDR[17]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR2_ADDR[16]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD2_ADDR[16]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR2_ADDR[7]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rRD2_ADDR[7]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rWR2_ADDR[15]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD2_ADDR[15]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR2_ADDR[6]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rRD2_ADDR[6]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rRD2_ADDR[14]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR2_ADDR[14]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR2_ADDR[5]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rRD2_ADDR[5]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rWR2_ADDR[13]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD2_ADDR[13]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR2_ADDR[4]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rRD2_ADDR[4]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rWR2_ADDR[12]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR2_ADDR[11]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD2_ADDR[11]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR2_ADDR[10]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD2_ADDR[10]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR2_ADDR[9]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rRD2_ADDR[9]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|command:u_command|rp_shift[2]~0                                                                                                                                      ; 3       ;
; Sdram_Control:u9|rWR2_ADDR[8]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rRD2_ADDR[8]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|control_interface:u_control_interface|LOAD_MODE~1                                                                                                                    ; 3       ;
; Sdram_Control:u9|control_interface:u_control_interface|LessThan1~0                                                                                                                    ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|_~1                              ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|_~1                              ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[2]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[1]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[4]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[3]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[6]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[5]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[8]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[7]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[9]                                                  ; 3       ;
; Sdram_Control:u9|IN_REQ                                                                                                                                                               ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[2]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[1]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[4]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[3]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[6]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[5]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[8]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[7]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|wrptr_g[9]                                                  ; 3       ;
; I2C_AV_Config:u17|I2C_Controller_Audio:u0|SD[18]                                                                                                                                      ; 3       ;
; I2C_CCD_Config:u1|LUT_INDEX[5]~1                                                                                                                                                      ; 3       ;
; I2C_CCD_Config:u1|I2C_Controller:u0|ACK2                                                                                                                                              ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor2                         ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor2                         ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|rdptr_g[0]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[1] ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin|xor2                        ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|rdptr_g[2]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin|xor2                        ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[3] ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|rdptr_g[5]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[6] ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor2                         ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor2                         ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|rdptr_g[0]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[1] ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin|xor2                        ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|rdptr_g[2]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin|xor2                        ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[3] ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|rdptr_g[5]                                                  ; 3       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[6] ; 3       ;
; Sdram_Control:u9|WR_MASK[1]~1                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|command:u_command|always0~1                                                                                                                                          ; 3       ;
; I2C_AV_Config:u17|I2C_Controller_Audio:u0|ACK1                                                                                                                                        ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|_~4                              ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a7                       ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                       ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|_~4                              ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a7                       ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                       ; 3       ;
; Sdram_Control:u9|mRD~0                                                                                                                                                                ; 3       ;
; CROP_XSTART:u11|minXSTART[1]                                                                                                                                                          ; 3       ;
; CROP_XSTART:u11|minXSTART[2]                                                                                                                                                          ; 3       ;
; CROP_XSTART:u11|minXSTART[3]                                                                                                                                                          ; 3       ;
; CROP_XSTART:u11|minXSTART[4]                                                                                                                                                          ; 3       ;
; CROP_XSTART:u11|minXSTART[5]                                                                                                                                                          ; 3       ;
; CROP_XSTART:u11|minXSTART[6]                                                                                                                                                          ; 3       ;
; CROP_XSTART:u11|minXSTART[7]                                                                                                                                                          ; 3       ;
; CROP_XSTART:u11|minXSTART[8]                                                                                                                                                          ; 3       ;
; CROP_XSTART:u11|minXSTART[9]                                                                                                                                                          ; 3       ;
; CROP_XSTART:u11|rowFirstVal                                                                                                                                                           ; 3       ;
; I2C_CCD_Config:u1|LessThan1~0                                                                                                                                                         ; 3       ;
; Reset_Delay:u0|Equal0~9                                                                                                                                                               ; 3       ;
; Sdram_Control:u9|command:u_command|oe4                                                                                                                                                ; 3       ;
; Sdram_Control:u9|Equal5~1                                                                                                                                                             ; 3       ;
; Sdram_Control:u9|command:u_command|do_rw                                                                                                                                              ; 3       ;
; Sdram_Control:u9|mLENGTH[6]~2                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|WR_MASK[1]                                                                                                                                                           ; 3       ;
; Sdram_Control:u9|control_interface:u_control_interface|CMD_ACK                                                                                                                        ; 3       ;
; I2C_AV_Config:u17|Ram0~0                                                                                                                                                              ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[3]  ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[6]  ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[1]  ; 3       ;
; Sdram_Control:u9|RD_MASK[1]                                                                                                                                                           ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[3]  ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[6]  ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[1]  ; 3       ;
; Sdram_Control:u9|RD_MASK[0]                                                                                                                                                           ; 3       ;
; Sdram_Control:u9|OUT_VALID                                                                                                                                                            ; 3       ;
; IMAGE_CROP:u14|LessThan0~3                                                                                                                                                            ; 3       ;
; CROP_XEND:u12|Y_Cont[13]                                                                                                                                                              ; 3       ;
; CROP_XEND:u12|Y_Cont[14]                                                                                                                                                              ; 3       ;
; CROP_XEND:u12|Y_Cont[15]                                                                                                                                                              ; 3       ;
; IMAGE_CROP:u14|LessThan0~0                                                                                                                                                            ; 3       ;
; Reset_Delay:u0|LessThan2~0                                                                                                                                                            ; 3       ;
; Reset_Delay:u0|Equal0~6                                                                                                                                                               ; 3       ;
; Reset_Delay:u0|Cont[0]                                                                                                                                                                ; 3       ;
; Sdram_Control:u9|Equal5~0                                                                                                                                                             ; 3       ;
; adio_codec:ad1|LRCK_1X                                                                                                                                                                ; 3       ;
; VGA_Controller:u16|mVGA_V_SYNC                                                                                                                                                        ; 3       ;
; IMAGE_CROP:u14|oDATA[9]                                                                                                                                                               ; 3       ;
; IMAGE_CROP:u14|oDATA[8]                                                                                                                                                               ; 3       ;
; IMAGE_CROP:u14|oDATA[7]                                                                                                                                                               ; 3       ;
; IMAGE_CROP:u14|oDATA[6]                                                                                                                                                               ; 3       ;
; IMAGE_CROP:u14|oDATA[5]                                                                                                                                                               ; 3       ;
; IMAGE_CROP:u14|oDATA[4]                                                                                                                                                               ; 3       ;
; IMAGE_CROP:u14|oDATA[3]                                                                                                                                                               ; 3       ;
; IMAGE_CROP:u14|oDATA[2]                                                                                                                                                               ; 3       ;
; VGA_Controller:u16|Equal0~1                                                                                                                                                           ; 3       ;
; VGA_Controller:u16|Equal0~0                                                                                                                                                           ; 3       ;
; IMAGE_CROP:u14|oDarkCounter[14]                                                                                                                                                       ; 3       ;
; IMAGE_CROP:u14|oDarkCounter[9]                                                                                                                                                        ; 3       ;
; adio_codec:ad1|SEL_Cont[2]                                                                                                                                                            ; 3       ;
; adio_codec:ad1|SEL_Cont[3]                                                                                                                                                            ; 3       ;
; RGB2GRAY:u4|Add1~26                                                                                                                                                                   ; 3       ;
; RGB2GRAY:u4|Add1~24                                                                                                                                                                   ; 3       ;
; RGB2GRAY:u4|Add1~22                                                                                                                                                                   ; 3       ;
; RGB2GRAY:u4|Add1~20                                                                                                                                                                   ; 3       ;
; RGB2GRAY:u4|Add1~18                                                                                                                                                                   ; 3       ;
; RGB2GRAY:u4|Add1~16                                                                                                                                                                   ; 3       ;
; RGB2GRAY:u4|Add1~14                                                                                                                                                                   ; 3       ;
; RGB2GRAY:u4|Add1~12                                                                                                                                                                   ; 3       ;
; RGB2GRAY:u4|Add1~10                                                                                                                                                                   ; 3       ;
; RGB2GRAY:u4|Add1~8                                                                                                                                                                    ; 3       ;
; Sdram_Control:u9|rWR1_ADDR[22]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD1_ADDR[22]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD1_ADDR[21]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR1_ADDR[21]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD1_ADDR[20]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR1_ADDR[20]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD1_ADDR[19]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR1_ADDR[19]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR1_ADDR[18]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD1_ADDR[18]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD1_ADDR[17]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR1_ADDR[17]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD1_ADDR[16]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR1_ADDR[16]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD1_ADDR[7]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rWR1_ADDR[7]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rRD1_ADDR[15]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR1_ADDR[15]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR1_ADDR[6]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rRD1_ADDR[6]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rRD1_ADDR[14]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR1_ADDR[14]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD1_ADDR[5]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rWR1_ADDR[5]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rRD1_ADDR[13]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR1_ADDR[13]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR1_ADDR[4]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rRD1_ADDR[4]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rRD1_ADDR[12]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR1_ADDR[12]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD1_ADDR[11]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR1_ADDR[11]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD1_ADDR[10]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rWR1_ADDR[10]                                                                                                                                                        ; 3       ;
; Sdram_Control:u9|rRD1_ADDR[9]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rWR1_ADDR[9]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|command:u_command|ex_write                                                                                                                                           ; 3       ;
; Sdram_Control:u9|command:u_command|ex_read                                                                                                                                            ; 3       ;
; Sdram_Control:u9|rRD1_ADDR[8]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|rWR1_ADDR[8]                                                                                                                                                         ; 3       ;
; Sdram_Control:u9|control_interface:u_control_interface|init_timer[1]                                                                                                                  ; 3       ;
; IMAGE_CROP:u14|Add2~14                                                                                                                                                                ; 3       ;
; IMAGE_CROP:u14|Add2~12                                                                                                                                                                ; 3       ;
; IMAGE_CROP:u14|Add2~10                                                                                                                                                                ; 3       ;
; IMAGE_CROP:u14|Add2~8                                                                                                                                                                 ; 3       ;
; Sdram_Control:u9|command:u_command|rw_flag                                                                                                                                            ; 3       ;
; adio_codec:ad1|LRCK_1X_DIV[7]                                                                                                                                                         ; 3       ;
; adio_codec:ad1|LRCK_1X_DIV[8]                                                                                                                                                         ; 3       ;
; VGA_Controller:u16|H_Cont[1]                                                                                                                                                          ; 3       ;
; VGA_Controller:u16|H_Cont[2]                                                                                                                                                          ; 3       ;
; VGA_Controller:u16|H_Cont[3]                                                                                                                                                          ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|altsyncram_sj31:fifo_ram|q_b[2]                              ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|altsyncram_sj31:fifo_ram|q_b[3]                              ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|altsyncram_sj31:fifo_ram|q_b[4]                              ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|altsyncram_sj31:fifo_ram|q_b[5]                              ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|altsyncram_sj31:fifo_ram|q_b[6]                              ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|altsyncram_sj31:fifo_ram|q_b[7]                              ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|altsyncram_sj31:fifo_ram|q_b[8]                              ; 3       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|altsyncram_sj31:fifo_ram|q_b[9]                              ; 3       ;
; VGA_Controller:u16|V_Cont[8]                                                                                                                                                          ; 3       ;
; VGA_Controller:u16|V_Cont[7]                                                                                                                                                          ; 3       ;
; VGA_Controller:u16|V_Cont[6]                                                                                                                                                          ; 3       ;
; VGA_Controller:u16|V_Cont[0]                                                                                                                                                          ; 3       ;
; VGA_Controller:u16|V_Cont[4]                                                                                                                                                          ; 3       ;
; VGA_Controller:u16|V_Cont[3]                                                                                                                                                          ; 3       ;
; VGA_Controller:u16|V_Cont[2]                                                                                                                                                          ; 3       ;
; KEY[1]~input                                                                                                                                                                          ; 2       ;
; I2C_CCD_Config:u1|Mux16~5                                                                                                                                                             ; 2       ;
; I2C_CCD_Config:u1|Mux1~5                                                                                                                                                              ; 2       ;
; I2C_CCD_Config:u1|Mux11~2                                                                                                                                                             ; 2       ;
; I2C_CCD_Config:u1|Mux15~1                                                                                                                                                             ; 2       ;
; I2C_CCD_Config:u1|Mux15~0                                                                                                                                                             ; 2       ;
; I2C_AV_Config:u17|Ram0~62                                                                                                                                                             ; 2       ;
; I2C_AV_Config:u17|Ram0~61                                                                                                                                                             ; 2       ;
; I2C_AV_Config:u17|LessThan2~1                                                                                                                                                         ; 2       ;
; I2C_AV_Config:u17|Ram0~41                                                                                                                                                             ; 2       ;
; I2C_AV_Config:u17|Ram0~40                                                                                                                                                             ; 2       ;
; I2C_AV_Config:u17|Ram0~21                                                                                                                                                             ; 2       ;
; I2C_AV_Config:u17|Ram0~20                                                                                                                                                             ; 2       ;
; I2C_AV_Config:u17|Ram0~15                                                                                                                                                             ; 2       ;
; I2C_AV_Config:u17|Ram0~7                                                                                                                                                              ; 2       ;
; I2C_AV_Config:u17|Ram0~6                                                                                                                                                              ; 2       ;
; Sdram_Control:u9|CMD[0]~0                                                                                                                                                             ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|LessThan0~2                                                                                                                    ; 2       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|cntr_54e:cntr_b|counter_reg_bit[0]                          ; 2       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|cntr_54e:cntr_b|counter_reg_bit[0]                          ; 2       ;
; I2C_CCD_Config:u1|I2C_Controller:u0|SD[23]~0                                                                                                                                          ; 2       ;
; Sdram_Control:u9|command:u_command|always3~0                                                                                                                                          ; 2       ;
; Sdram_Control:u9|CMD[1]                                                                                                                                                               ; 2       ;
; Sdram_Control:u9|CMD[0]                                                                                                                                                               ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|always3~4                                                                                                                      ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|always3~0                                                                                                                      ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|LessThan1~2                                                                                                                    ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|LessThan1~1                                                                                                                    ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|PRECHARGE~0                                                                                                                    ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|LOAD_MODE~2                                                                                                                    ; 2       ;
; I2C_CCD_Config:u1|I2C_Controller:u0|Mux0~16                                                                                                                                           ; 2       ;
; RAW2RGB:u3|mCCD_R[11]                                                                                                                                                                 ; 2       ;
; RAW2RGB:u3|mCCD_B[11]                                                                                                                                                                 ; 2       ;
; RAW2RGB:u3|mCCD_R[10]                                                                                                                                                                 ; 2       ;
; RAW2RGB:u3|mCCD_B[10]                                                                                                                                                                 ; 2       ;
; RAW2RGB:u3|mCCD_R[9]                                                                                                                                                                  ; 2       ;
; RAW2RGB:u3|mCCD_B[9]                                                                                                                                                                  ; 2       ;
; RAW2RGB:u3|mCCD_R[8]                                                                                                                                                                  ; 2       ;
; RAW2RGB:u3|mCCD_B[8]                                                                                                                                                                  ; 2       ;
; RAW2RGB:u3|mCCD_R[7]                                                                                                                                                                  ; 2       ;
; RAW2RGB:u3|mCCD_B[7]                                                                                                                                                                  ; 2       ;
; RAW2RGB:u3|mCCD_R[6]                                                                                                                                                                  ; 2       ;
; RAW2RGB:u3|mCCD_B[6]                                                                                                                                                                  ; 2       ;
; RAW2RGB:u3|mCCD_R[5]                                                                                                                                                                  ; 2       ;
; RAW2RGB:u3|mCCD_B[5]                                                                                                                                                                  ; 2       ;
; RAW2RGB:u3|mCCD_R[4]                                                                                                                                                                  ; 2       ;
; RAW2RGB:u3|mCCD_B[4]                                                                                                                                                                  ; 2       ;
; RAW2RGB:u3|mCCD_R[3]                                                                                                                                                                  ; 2       ;
; RAW2RGB:u3|mCCD_B[3]                                                                                                                                                                  ; 2       ;
; RAW2RGB:u3|mCCD_R[2]                                                                                                                                                                  ; 2       ;
; RAW2RGB:u3|mCCD_B[2]                                                                                                                                                                  ; 2       ;
; GRAY2BINARY:u5|oDVAL                                                                                                                                                                  ; 2       ;
; I2C_CCD_Config:u1|iexposure_adj_delay[0]                                                                                                                                              ; 2       ;
; I2C_CCD_Config:u1|mSetup_ST.0000                                                                                                                                                      ; 2       ;
; I2C_CCD_Config:u1|I2C_Controller:u0|ACK~0                                                                                                                                             ; 2       ;
; I2C_CCD_Config:u1|I2C_Controller:u0|ACK4                                                                                                                                              ; 2       ;
; I2C_CCD_Config:u1|I2C_Controller:u0|ACK3                                                                                                                                              ; 2       ;
; I2C_CCD_Config:u1|I2C_Controller:u0|ACK1                                                                                                                                              ; 2       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[0] ; 2       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[2] ; 2       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[5] ; 2       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[0] ; 2       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[2] ; 2       ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[5] ; 2       ;
; Sdram_Control:u9|command:u_command|CM_ACK                                                                                                                                             ; 2       ;
; Sdram_Control:u9|command:u_command|always0~3                                                                                                                                          ; 2       ;
; Sdram_Control:u9|command:u_command|always0~2                                                                                                                                          ; 2       ;
; I2C_AV_Config:u17|mSetup_ST.0000                                                                                                                                                      ; 2       ;
; I2C_AV_Config:u17|mSetup_ST~12                                                                                                                                                        ; 2       ;
; I2C_AV_Config:u17|I2C_Controller_Audio:u0|ACK3                                                                                                                                        ; 2       ;
; I2C_AV_Config:u17|I2C_Controller_Audio:u0|ACK2                                                                                                                                        ; 2       ;
; CROP_YEND:u13|maxYEND~8                                                                                                                                                               ; 2       ;
; CROP_YEND:u13|maxYEND~6                                                                                                                                                               ; 2       ;
; CROP_YEND:u13|maxYEND~5                                                                                                                                                               ; 2       ;
; CROP_YEND:u13|maxYEND~4                                                                                                                                                               ; 2       ;
; CROP_YEND:u13|maxYEND~3                                                                                                                                                               ; 2       ;
; CROP_YEND:u13|maxYEND~2                                                                                                                                                               ; 2       ;
; CROP_YEND:u13|maxYEND~1                                                                                                                                                               ; 2       ;
; CROP_YEND:u13|maxYEND~0                                                                                                                                                               ; 2       ;
; CROP_YEND:u13|maxYEND[0]                                                                                                                                                              ; 2       ;
; CROP_YEND:u13|maxYEND[1]                                                                                                                                                              ; 2       ;
; CROP_YEND:u13|maxYEND[2]                                                                                                                                                              ; 2       ;
; CROP_YEND:u13|maxYEND[3]                                                                                                                                                              ; 2       ;
; CROP_YEND:u13|maxYEND[4]                                                                                                                                                              ; 2       ;
; CROP_YEND:u13|maxYEND[5]                                                                                                                                                              ; 2       ;
; CROP_YEND:u13|maxYEND[6]                                                                                                                                                              ; 2       ;
; CROP_YEND:u13|maxYEND[7]                                                                                                                                                              ; 2       ;
; CROP_XEND:u12|maxXEND~9                                                                                                                                                               ; 2       ;
; CROP_XEND:u12|maxXEND~8                                                                                                                                                               ; 2       ;
; CROP_XEND:u12|maxXEND~7                                                                                                                                                               ; 2       ;
; CROP_XEND:u12|maxXEND~6                                                                                                                                                               ; 2       ;
; CROP_XEND:u12|maxXEND~5                                                                                                                                                               ; 2       ;
; CROP_XEND:u12|maxXEND~4                                                                                                                                                               ; 2       ;
; CROP_XEND:u12|maxXEND~3                                                                                                                                                               ; 2       ;
; CROP_XEND:u12|maxXEND~2                                                                                                                                                               ; 2       ;
; CROP_XEND:u12|maxXEND~1                                                                                                                                                               ; 2       ;
; CROP_XEND:u12|maxXEND[0]                                                                                                                                                              ; 2       ;
; CROP_XEND:u12|maxXEND[1]                                                                                                                                                              ; 2       ;
; CROP_XEND:u12|maxXEND[2]                                                                                                                                                              ; 2       ;
; CROP_XEND:u12|maxXEND[3]                                                                                                                                                              ; 2       ;
; CROP_XEND:u12|maxXEND[4]                                                                                                                                                              ; 2       ;
; CROP_XEND:u12|maxXEND[5]                                                                                                                                                              ; 2       ;
; CROP_XEND:u12|maxXEND[6]                                                                                                                                                              ; 2       ;
; CROP_XEND:u12|maxXEND[7]                                                                                                                                                              ; 2       ;
; CROP_XEND:u12|maxXEND[8]                                                                                                                                                              ; 2       ;
; CROP_XSTART:u11|minXSTART~12                                                                                                                                                          ; 2       ;
; CROP_XEND:u12|maxXEND~0                                                                                                                                                               ; 2       ;
; CROP_XSTART:u11|minXSTART[0]                                                                                                                                                          ; 2       ;
; CROP_XSTART:u11|rowFirstVal~0                                                                                                                                                         ; 2       ;
; IMAGE_CROP:u14|Equal1~4                                                                                                                                                               ; 2       ;
; IMAGE_CROP:u14|Equal1~3                                                                                                                                                               ; 2       ;
; IMAGE_CROP:u14|Equal1~0                                                                                                                                                               ; 2       ;
; Reset_Delay:u0|oRST_4                                                                                                                                                                 ; 2       ;
; Reset_Delay:u0|oRST_3                                                                                                                                                                 ; 2       ;
; Sdram_Control:u9|Read~0                                                                                                                                                               ; 2       ;
; Sdram_Control:u9|mWR_DONE~0                                                                                                                                                           ; 2       ;
; Sdram_Control:u9|Equal6~0                                                                                                                                                             ; 2       ;
; Sdram_Control:u9|Write~0                                                                                                                                                              ; 2       ;
; Sdram_Control:u9|command:u_command|do_initial                                                                                                                                         ; 2       ;
; Sdram_Control:u9|command:u_command|CS_N~0                                                                                                                                             ; 2       ;
; Sdram_Control:u9|command:u_command|WE_N~0                                                                                                                                             ; 2       ;
; Sdram_Control:u9|LessThan8~0                                                                                                                                                          ; 2       ;
; Sdram_Control:u9|ST[6]~2                                                                                                                                                              ; 2       ;
; Sdram_Control:u9|Pre_WR                                                                                                                                                               ; 2       ;
; adio_codec:ad1|LessThan1~1                                                                                                                                                            ; 2       ;
; Sdram_Control:u9|mDATAOUT[30]                                                                                                                                                         ; 2       ;
; Sdram_Control:u9|mDATAOUT[14]                                                                                                                                                         ; 2       ;
; Sdram_Control:u9|mDATAOUT[29]                                                                                                                                                         ; 2       ;
; Sdram_Control:u9|mDATAOUT[13]                                                                                                                                                         ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|cntr_54e:cntr_b|counter_reg_bit[0]                           ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|ram_address_a[7]                                             ; 2       ;
; Sdram_Control:u9|mDATAOUT[28]                                                                                                                                                         ; 2       ;
; Sdram_Control:u9|mDATAOUT[12]                                                                                                                                                         ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|rdptr_g[1]                                                   ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|rdptr_g[0]                                                   ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|rdptr_g[3]                                                   ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|rdptr_g[2]                                                   ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|rdptr_g[5]                                                   ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|rdptr_g[4]                                                   ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|rdptr_g[7]                                                   ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|rdptr_g[6]                                                   ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|rdptr_g[8]                                                   ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[0]  ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[2]  ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[5]  ; 2       ;
; Sdram_Control:u9|mDATAOUT[25]                                                                                                                                                         ; 2       ;
; Sdram_Control:u9|mDATAOUT[9]                                                                                                                                                          ; 2       ;
; Sdram_Control:u9|mDATAOUT[24]                                                                                                                                                         ; 2       ;
; Sdram_Control:u9|mDATAOUT[8]                                                                                                                                                          ; 2       ;
; Sdram_Control:u9|mDATAOUT[23]                                                                                                                                                         ; 2       ;
; Sdram_Control:u9|mDATAOUT[7]                                                                                                                                                          ; 2       ;
; Sdram_Control:u9|mDATAOUT[22]                                                                                                                                                         ; 2       ;
; Sdram_Control:u9|mDATAOUT[6]                                                                                                                                                          ; 2       ;
; Sdram_Control:u9|mDATAOUT[21]                                                                                                                                                         ; 2       ;
; Sdram_Control:u9|mDATAOUT[5]                                                                                                                                                          ; 2       ;
; Sdram_Control:u9|mDATAOUT[20]                                                                                                                                                         ; 2       ;
; Sdram_Control:u9|mDATAOUT[4]                                                                                                                                                          ; 2       ;
; Sdram_Control:u9|mDATAOUT[19]                                                                                                                                                         ; 2       ;
; Sdram_Control:u9|mDATAOUT[3]                                                                                                                                                          ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|cntr_54e:cntr_b|counter_reg_bit[0]                           ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|ram_address_a[7]                                             ; 2       ;
; Sdram_Control:u9|mDATAOUT[18]                                                                                                                                                         ; 2       ;
; Sdram_Control:u9|mDATAOUT[2]                                                                                                                                                          ; 2       ;
; Reset_Delay:u0|oRST_0                                                                                                                                                                 ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|rdptr_g[1]                                                   ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|rdptr_g[0]                                                   ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|rdptr_g[3]                                                   ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|rdptr_g[2]                                                   ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|rdptr_g[5]                                                   ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|rdptr_g[4]                                                   ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|rdptr_g[7]                                                   ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|rdptr_g[6]                                                   ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|rdptr_g[8]                                                   ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[0]  ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[2]  ; 2       ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[5]  ; 2       ;
; VGA_Controller:u16|Equal0~2                                                                                                                                                           ; 2       ;
; IMAGE_CROP:u14|oDarkCounter[0]~0                                                                                                                                                      ; 2       ;
; CROP_YSTART:u10|oYSTART[15]~0                                                                                                                                                         ; 2       ;
; IMAGE_CROP:u14|always0~6                                                                                                                                                              ; 2       ;
; CROP_YSTART:u10|LessThan4~0                                                                                                                                                           ; 2       ;
; IMAGE_CROP:u14|LessThan3~1                                                                                                                                                            ; 2       ;
; IMAGE_CROP:u14|always0~1                                                                                                                                                              ; 2       ;
; IMAGE_CROP:u14|LessThan1~1                                                                                                                                                            ; 2       ;
; CCD_Capture:u2|mSTART                                                                                                                                                                 ; 2       ;
; rCCD_FVAL                                                                                                                                                                             ; 2       ;
; Reset_Delay:u0|LessThan2~1                                                                                                                                                            ; 2       ;
; I2C_CCD_Config:u1|I2C_Controller:u0|SCLK~2                                                                                                                                            ; 2       ;
; I2C_CCD_Config:u1|I2C_Controller:u0|SCLK~0                                                                                                                                            ; 2       ;
; I2C_CCD_Config:u1|I2C_Controller:u0|LessThan2~1                                                                                                                                       ; 2       ;
; I2C_CCD_Config:u1|iexposure_adj_delay[2]                                                                                                                                              ; 2       ;
; I2C_CCD_Config:u1|Equal2~7                                                                                                                                                            ; 2       ;
; Reset_Delay:u0|oRST_1~0                                                                                                                                                               ; 2       ;
; Sdram_Control:u9|Equal0~2                                                                                                                                                             ; 2       ;
; Sdram_Control:u9|Equal0~0                                                                                                                                                             ; 2       ;
; Sdram_Control:u9|mLENGTH[6]                                                                                                                                                           ; 2       ;
; Sdram_Control:u9|ST[5]                                                                                                                                                                ; 2       ;
; Sdram_Control:u9|ST[7]                                                                                                                                                                ; 2       ;
; Sdram_Control:u9|ST[8]                                                                                                                                                                ; 2       ;
; Sdram_Control:u9|ST[9]                                                                                                                                                                ; 2       ;
; I2C_AV_Config:u17|I2C_Controller_Audio:u0|SD[22]~0                                                                                                                                    ; 2       ;
; I2C_AV_Config:u17|I2C_Controller_Audio:u0|SCLK~1                                                                                                                                      ; 2       ;
; adio_codec:ad1|oAUD_BCK                                                                                                                                                               ; 2       ;
; VGA_Controller:u16|mVGA_H_SYNC                                                                                                                                                        ; 2       ;
; VGA_Controller:u16|always1~2                                                                                                                                                          ; 2       ;
; VGA_Controller:u16|LessThan2~1                                                                                                                                                        ; 2       ;
; VGA_Controller:u16|LessThan6~2                                                                                                                                                        ; 2       ;
; VGA_Controller:u16|LessThan6~1                                                                                                                                                        ; 2       ;
; VGA_Controller:u16|LessThan6~0                                                                                                                                                        ; 2       ;
; IMAGE_CROP:u14|oDarkCounter[15]                                                                                                                                                       ; 2       ;
; IMAGE_CROP:u14|oDarkCounter[13]                                                                                                                                                       ; 2       ;
; IMAGE_CROP:u14|oDarkCounter[12]                                                                                                                                                       ; 2       ;
; IMAGE_CROP:u14|oDarkCounter[11]                                                                                                                                                       ; 2       ;
; IMAGE_CROP:u14|oDarkCounter[10]                                                                                                                                                       ; 2       ;
; IMAGE_CROP:u14|oDarkCounter[8]                                                                                                                                                        ; 2       ;
; IMAGE_CROP:u14|oDarkCounter[7]                                                                                                                                                        ; 2       ;
; IMAGE_CROP:u14|oDarkCounter[6]                                                                                                                                                        ; 2       ;
; IMAGE_CROP:u14|oDarkCounter[5]                                                                                                                                                        ; 2       ;
; IMAGE_CROP:u14|oDarkCounter[4]                                                                                                                                                        ; 2       ;
; IMAGE_CROP:u14|oDarkCounter[3]                                                                                                                                                        ; 2       ;
; IMAGE_CROP:u14|oDarkCounter[2]                                                                                                                                                        ; 2       ;
; IMAGE_CROP:u14|oDarkCounter[1]                                                                                                                                                        ; 2       ;
; IMAGE_CROP:u14|oDarkCounter[0]                                                                                                                                                        ; 2       ;
; CCD_Capture:u2|LessThan0~4                                                                                                                                                            ; 2       ;
; Reset_Delay:u0|oRST_2                                                                                                                                                                 ; 2       ;
; I2C_CCD_Config:u1|mI2C_CTRL_CLK                                                                                                                                                       ; 2       ;
; Reset_Delay:u0|oRST_1                                                                                                                                                                 ; 2       ;
; I2C_AV_Config:u17|I2C_Controller_Audio:u0|SCLK                                                                                                                                        ; 2       ;
; I2C_AV_Config:u17|mI2C_CTRL_CLK                                                                                                                                                       ; 2       ;
; adio_codec:ad1|wave_gen_brass:s1|Ram0~49                                                                                                                                              ; 2       ;
; sound_on                                                                                                                                                                              ; 2       ;
; Sdram_Control:u9|command:u_command|rp_shift[3]                                                                                                                                        ; 2       ;
; RGB2GRAY:u4|counter[20]                                                                                                                                                               ; 2       ;
; RGB2GRAY:u4|counter[19]                                                                                                                                                               ; 2       ;
; RGB2GRAY:u4|counter[18]                                                                                                                                                               ; 2       ;
; RGB2GRAY:u4|counter[17]                                                                                                                                                               ; 2       ;
; RGB2GRAY:u4|counter[16]                                                                                                                                                               ; 2       ;
; RGB2GRAY:u4|counter[15]                                                                                                                                                               ; 2       ;
; RGB2GRAY:u4|counter[14]                                                                                                                                                               ; 2       ;
; RGB2GRAY:u4|counter[13]                                                                                                                                                               ; 2       ;
; RGB2GRAY:u4|counter[12]                                                                                                                                                               ; 2       ;
; RGB2GRAY:u4|counter[11]                                                                                                                                                               ; 2       ;
; RGB2GRAY:u4|counter[10]                                                                                                                                                               ; 2       ;
; RGB2GRAY:u4|counter[9]                                                                                                                                                                ; 2       ;
; RGB2GRAY:u4|counter[8]                                                                                                                                                                ; 2       ;
; RGB2GRAY:u4|counter[7]                                                                                                                                                                ; 2       ;
; RGB2GRAY:u4|counter[6]                                                                                                                                                                ; 2       ;
; RGB2GRAY:u4|counter[5]                                                                                                                                                                ; 2       ;
; RGB2GRAY:u4|counter[4]                                                                                                                                                                ; 2       ;
; RGB2GRAY:u4|counter[3]                                                                                                                                                                ; 2       ;
; RGB2GRAY:u4|counter[2]                                                                                                                                                                ; 2       ;
; RGB2GRAY:u4|counter[1]                                                                                                                                                                ; 2       ;
; RGB2GRAY:u4|counter[0]                                                                                                                                                                ; 2       ;
; RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|op_12~0                                                                   ; 2       ;
; RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|op_11~0                                                                   ; 2       ;
; RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|op_10~0                                                                   ; 2       ;
; RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|op_9~0                                                                    ; 2       ;
; RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|op_8~0                                                                    ; 2       ;
; RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|op_7~0                                                                    ; 2       ;
; RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|op_6~0                                                                    ; 2       ;
; RGB2GRAY:u4|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|op_5~0                                                                    ; 2       ;
; RGB2GRAY:u4|Add1~6                                                                                                                                                                    ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|timer[15]                                                                                                                      ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|timer[14]                                                                                                                      ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|timer[13]                                                                                                                      ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|timer[12]                                                                                                                      ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|timer[11]                                                                                                                      ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|timer[10]                                                                                                                      ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|timer[9]                                                                                                                       ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|timer[8]                                                                                                                       ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|timer[7]                                                                                                                       ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|timer[6]                                                                                                                       ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|timer[5]                                                                                                                       ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|timer[4]                                                                                                                       ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|timer[3]                                                                                                                       ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|timer[2]                                                                                                                       ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|timer[1]                                                                                                                       ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|timer[0]                                                                                                                       ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|init_timer[12]                                                                                                                 ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|init_timer[11]                                                                                                                 ; 2       ;
; Sdram_Control:u9|control_interface:u_control_interface|init_timer[10]                                                                                                                 ; 2       ;
; RAW2RGB:u3|mCCD_G[7]                                                                                                                                                                  ; 2       ;
; RAW2RGB:u3|mCCD_G[12]                                                                                                                                                                 ; 2       ;
; RAW2RGB:u3|mCCD_G[6]                                                                                                                                                                  ; 2       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; RAW2RGB:u3|Line_Buffer1:u0|altshift_taps:altshift_taps_component|shift_taps_mds:auto_generated|altsyncram_rma1:altsyncram2|ALTSYNCRAM                         ; M9K  ; Simple Dual Port ; Single Clock ; 1278         ; 24           ; 1278         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 30672 ; 1278                        ; 24                          ; 1278                        ; 24                          ; 30672               ; 6    ; None ; M9K_X64_Y32_N0, M9K_X64_Y31_N0, M9K_X64_Y34_N0, M9K_X64_Y33_N0, M9K_X78_Y31_N0, M9K_X78_Y32_N0 ; Old data             ; Old data        ; Old data        ; Yes           ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|altsyncram_sj31:fifo_ram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 26                          ; 512                         ; 13                          ; 6656                ; 1    ; None ; M9K_X51_Y48_N0                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|altsyncram_sj31:fifo_ram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 26                          ; 512                         ; 13                          ; 6656                ; 1    ; None ; M9K_X51_Y40_N0                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|altsyncram_rj31:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 512                         ; 16                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X64_Y35_N0                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|altsyncram_rj31:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 512                         ; 16                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X64_Y37_N0                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 2,899 / 342,891 ( < 1 % ) ;
; C16 interconnects     ; 345 / 10,120 ( 3 % )      ;
; C4 interconnects      ; 1,380 / 209,544 ( < 1 % ) ;
; Direct links          ; 727 / 342,891 ( < 1 % )   ;
; Global clocks         ; 16 / 20 ( 80 % )          ;
; Local interconnects   ; 1,447 / 119,088 ( 1 % )   ;
; R24 interconnects     ; 379 / 9,963 ( 4 % )       ;
; R4 interconnects      ; 1,908 / 289,782 ( < 1 % ) ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.51) ; Number of LABs  (Total = 215) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 30                            ;
; 2                                           ; 7                             ;
; 3                                           ; 8                             ;
; 4                                           ; 6                             ;
; 5                                           ; 4                             ;
; 6                                           ; 1                             ;
; 7                                           ; 3                             ;
; 8                                           ; 5                             ;
; 9                                           ; 1                             ;
; 10                                          ; 1                             ;
; 11                                          ; 4                             ;
; 12                                          ; 2                             ;
; 13                                          ; 12                            ;
; 14                                          ; 11                            ;
; 15                                          ; 21                            ;
; 16                                          ; 99                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.90) ; Number of LABs  (Total = 215) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 133                           ;
; 1 Clock                            ; 165                           ;
; 1 Clock enable                     ; 62                            ;
; 1 Sync. clear                      ; 14                            ;
; 1 Sync. load                       ; 7                             ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 14                            ;
; 2 Clocks                           ; 11                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.13) ; Number of LABs  (Total = 215) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 12                            ;
; 2                                            ; 22                            ;
; 3                                            ; 9                             ;
; 4                                            ; 7                             ;
; 5                                            ; 4                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 2                             ;
; 10                                           ; 0                             ;
; 11                                           ; 1                             ;
; 12                                           ; 3                             ;
; 13                                           ; 5                             ;
; 14                                           ; 5                             ;
; 15                                           ; 4                             ;
; 16                                           ; 8                             ;
; 17                                           ; 6                             ;
; 18                                           ; 8                             ;
; 19                                           ; 6                             ;
; 20                                           ; 8                             ;
; 21                                           ; 7                             ;
; 22                                           ; 6                             ;
; 23                                           ; 10                            ;
; 24                                           ; 6                             ;
; 25                                           ; 14                            ;
; 26                                           ; 11                            ;
; 27                                           ; 8                             ;
; 28                                           ; 7                             ;
; 29                                           ; 5                             ;
; 30                                           ; 7                             ;
; 31                                           ; 4                             ;
; 32                                           ; 13                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.28) ; Number of LABs  (Total = 215) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 47                            ;
; 2                                               ; 10                            ;
; 3                                               ; 11                            ;
; 4                                               ; 14                            ;
; 5                                               ; 11                            ;
; 6                                               ; 12                            ;
; 7                                               ; 11                            ;
; 8                                               ; 15                            ;
; 9                                               ; 11                            ;
; 10                                              ; 10                            ;
; 11                                              ; 15                            ;
; 12                                              ; 12                            ;
; 13                                              ; 5                             ;
; 14                                              ; 7                             ;
; 15                                              ; 7                             ;
; 16                                              ; 13                            ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.52) ; Number of LABs  (Total = 215) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 18                            ;
; 3                                            ; 14                            ;
; 4                                            ; 24                            ;
; 5                                            ; 9                             ;
; 6                                            ; 6                             ;
; 7                                            ; 15                            ;
; 8                                            ; 11                            ;
; 9                                            ; 6                             ;
; 10                                           ; 8                             ;
; 11                                           ; 9                             ;
; 12                                           ; 10                            ;
; 13                                           ; 9                             ;
; 14                                           ; 7                             ;
; 15                                           ; 7                             ;
; 16                                           ; 3                             ;
; 17                                           ; 5                             ;
; 18                                           ; 7                             ;
; 19                                           ; 7                             ;
; 20                                           ; 7                             ;
; 21                                           ; 5                             ;
; 22                                           ; 4                             ;
; 23                                           ; 4                             ;
; 24                                           ; 3                             ;
; 25                                           ; 2                             ;
; 26                                           ; 1                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 2                             ;
; 30                                           ; 2                             ;
; 31                                           ; 1                             ;
; 32                                           ; 2                             ;
; 33                                           ; 1                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 428       ; 0            ; 428       ; 0            ; 0            ; 428       ; 428       ; 0            ; 428       ; 428       ; 0            ; 70           ; 0            ; 0            ; 194          ; 0            ; 70           ; 194          ; 0            ; 0            ; 71           ; 70           ; 0            ; 0            ; 0            ; 0            ; 0            ; 428       ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 428          ; 0         ; 428          ; 428          ; 0         ; 0         ; 428          ; 0         ; 0         ; 428          ; 358          ; 428          ; 428          ; 234          ; 428          ; 358          ; 234          ; 428          ; 428          ; 357          ; 358          ; 428          ; 428          ; 428          ; 428          ; 428          ; 0         ; 428          ; 428          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK3_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SMA_CLKIN          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SMA_CLKOUT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_BLON           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_EN             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_ON             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RW             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_CTS           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RTS           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CLK             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_WP_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_DACDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_XCK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EEP_I2C_SCLK       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_GTX_CLK      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_INT_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_LINK100      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_MDC          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RST_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_CLK       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_COL       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_CRS       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DV        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_ER        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_CLK       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_EN        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_ER        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENETCLK_25         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_GTX_CLK      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_INT_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_LINK100      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_MDC          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RST_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_CLK       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_COL       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_CRS       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DV        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_ER        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_CLK       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_DATA[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_DATA[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_DATA[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_DATA[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_EN        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_ER        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_HS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_RESET_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_VS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_ADDR[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_ADDR[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_CS_N           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DACK_N[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DACK_N[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DREQ[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DREQ[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_INT[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_INT[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_RD_N           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_RST_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_WE_N           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IRDA_RXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[13]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[14]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[15]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[16]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[17]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[18]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[19]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_CE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_LB_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_OE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_UB_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_WE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[16]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[17]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[18]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[19]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[20]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[21]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[22]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_CE_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_OE_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_RST_N           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_RY              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WE_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WP_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_RESET_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_STROBE         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_TRIGGER        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_XCLKIN         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_CLK2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_DAT            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_DAT2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CMD             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EEP_I2C_SDAT       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_MDIO         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_MDIO         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_FSPEED         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_LSPEED         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_BCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_SDATA          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_PIXLCLK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK2_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_CLK27           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_FVAL           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_LVAL           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[10]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[11]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                       ;
+------------------------------------------------+------------------------------------------------+-------------------+
; Source Clock(s)                                ; Destination Clock(s)                           ; Delay Added in ns ;
+------------------------------------------------+------------------------------------------------+-------------------+
; u8|altpll_component|auto_generated|pll1|clk[0] ; u8|altpll_component|auto_generated|pll1|clk[0] ; 2.5               ;
+------------------------------------------------+------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                   ; Destination Register                                                                                                                                                               ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[5]                               ; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a2~porta_address_reg0 ; 0.325             ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|wrptr_g[2]                               ; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a2~porta_address_reg0 ; 0.325             ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a7   ; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                    ; 0.077             ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6   ; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                    ; 0.075             ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5  ; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                   ; 0.075             ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2   ; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[0]              ; 0.074             ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1  ; Sdram_Control:u9|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[0]              ; 0.073             ;
; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4  ; Sdram_Control:u9|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lhh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                   ; 0.073             ;
; CROP_XSTART:u11|minXSTART[7]                                                                                                                                      ; CROP_XSTART:u11|oXSTART[7]                                                                                                                                                         ; 0.059             ;
; CROP_XSTART:u11|minXSTART[6]                                                                                                                                      ; CROP_XSTART:u11|oXSTART[6]                                                                                                                                                         ; 0.059             ;
; CROP_XEND:u12|maxXEND[7]                                                                                                                                          ; CROP_XEND:u12|oXEND[7]                                                                                                                                                             ; 0.059             ;
; CROP_XEND:u12|maxXEND[0]                                                                                                                                          ; CROP_XEND:u12|maxXEND[0]                                                                                                                                                           ; 0.059             ;
; CROP_XSTART:u11|minXSTART[8]                                                                                                                                      ; CROP_XSTART:u11|oXSTART[8]                                                                                                                                                         ; 0.056             ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a7   ; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                    ; 0.042             ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2   ; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[0]              ; 0.041             ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6   ; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                    ; 0.040             ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1   ; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[0]              ; 0.038             ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[5] ; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a1                 ; 0.037             ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[5] ; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a1                 ; 0.037             ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[1] ; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a0                 ; 0.036             ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[1] ; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a0                 ; 0.036             ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[4] ; Sdram_Control:u9|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a1                 ; 0.035             ;
; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[4] ; Sdram_Control:u9|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_dih1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a1                 ; 0.035             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 23 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE115F29C7 for design "DE2_115_CAMERA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -108 degrees (-3000 ps) for sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|clk[1] port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|clk[2] port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|clk[3] port
Warning (15564): Compensate clock of PLL "VGA_Audio_PLL:u18|altpll:altpll_component|altpll_dul2:auto_generated|pll1" has been set to clock1
Info (15535): Implemented PLL "VGA_Audio_PLL:u18|altpll:altpll_component|altpll_dul2:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 3, and phase shift of 0 degrees (0 ps) for VGA_Audio_PLL:u18|altpll:altpll_component|altpll_dul2:auto_generated|clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_dih1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a* 
    Info (332165): Entity dcfifo_lhh1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_id9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_hd9:dffpipe13|dffe14a* 
Info (332104): Reading SDC File: 'DE2_115_D5M_VGA.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u8|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u8|altpll_component|auto_generated|pll1|clk[0]} {u8|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {u8|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase -108.00 -duty_cycle 50.00 -name {u8|altpll_component|auto_generated|pll1|clk[1]} {u8|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {u8|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {u8|altpll_component|auto_generated|pll1|clk[2]} {u8|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {u8|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {u8|altpll_component|auto_generated|pll1|clk[3]} {u8|altpll_component|auto_generated|pll1|clk[3]}
    Info (332110): create_generated_clock -source {u18|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {u18|altpll_component|auto_generated|pll1|clk[1]} {u18|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332087): The master clock for this clock assignment could not be derived.  Clock: u18|altpll_component|auto_generated|pll1|clk[1] was not created.
    Warning (332035): No clocks found on or feeding the specified source node: u18|altpll_component|auto_generated|pll1|inclk[0]
Warning (332060): Node: D5M_PIXLCLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: adio_codec:ad1|LRCK_1X was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Clock_Delay:u19|oCLK_0 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: TD_CLK27 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: I2C_AV_Config:u17|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: I2C_CCD_Config:u1|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: adio_codec:ad1|oAUD_BCK was determined to be a clock but was found without an associated clock assignment.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u18|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 37.037
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 7 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):   10.000 u8|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   10.000 u8|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   40.000 u8|altpll_component|auto_generated|pll1|clk[2]
    Info (332111):   40.000 u8|altpll_component|auto_generated|pll1|clk[3]
Info (176353): Automatically promoted node CLOCK2_50~input (placed in PIN AG14 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_CCD_Config:u1|mI2C_CTRL_CLK
        Info (176357): Destination node Clock_Delay:u19|oCLK_0
Info (176353): Automatically promoted node sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|clk[1] (placed in counter C2 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|clk[2] (placed in counter C3 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176353): Automatically promoted node sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|clk[3] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node VGA_Audio_PLL:u18|altpll:altpll_component|altpll_dul2:auto_generated|clk[1] (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_AV_Config:u17|mI2C_CTRL_CLK
Info (176353): Automatically promoted node I2C_CCD_Config:u1|mI2C_CTRL_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_CCD_Config:u1|I2C_Controller:u0|I2C_SCLK~1
        Info (176357): Destination node I2C_CCD_Config:u1|mI2C_CTRL_CLK~0
Info (176353): Automatically promoted node I2C_AV_Config:u17|mI2C_CTRL_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_AV_Config:u17|I2C_Controller_Audio:u0|I2C_SCLK~2
        Info (176357): Destination node I2C_AV_Config:u17|mI2C_CTRL_CLK~0
Info (176353): Automatically promoted node Clock_Delay:u19|oCLK_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Clock_Delay:u19|oCLK_0~0
Info (176353): Automatically promoted node adio_codec:ad1|LRCK_1X 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AUD_DACLRCK~output
        Info (176357): Destination node AUD_ADCLRCK~output
        Info (176357): Destination node adio_codec:ad1|LRCK_1X~0
Info (176353): Automatically promoted node adio_codec:ad1|oAUD_BCK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AUD_BCLK~output
        Info (176357): Destination node adio_codec:ad1|oAUD_BCK~0
Info (176353): Automatically promoted node Reset_Delay:u0|oRST_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Sdram_Control:u9|mLENGTH[6]~0
        Info (176357): Destination node Reset_Delay:u0|oRST_0~0
Info (176353): Automatically promoted node Reset_Delay:u0|oRST_2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_CCD_Config:u1|i2c_reset
        Info (176357): Destination node Reset_Delay:u0|oRST_2~0
Info (176353): Automatically promoted node Reset_Delay:u0|oRST_1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Reset_Delay:u0|oRST_1~1
        Info (176357): Destination node D5M_RESET_N~output
Info (176353): Automatically promoted node AUD_KEY~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15064): PLL "sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|pll1" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|pll1" output port clk[2] feeds output pin "D5M_XCLKIN~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "sdram_pll:u8|altpll:altpll_component|altpll_f423:auto_generated|pll1" output port clk[3] feeds output pin "VGA_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "VGA_Audio_PLL:u18|altpll:altpll_component|altpll_dul2:auto_generated|pll1" output port clk[1] feeds output pin "AUD_XCK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLOCK_27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X46_Y37 to location X57_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.08 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 148 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK3_50 uses I/O standard 3.3-V LVTTL at AG15
    Info (169178): Pin SMA_CLKIN uses I/O standard 3.3-V LVTTL at AH14
    Info (169178): Pin UART_RTS uses I/O standard 3.3-V LVTTL at J13
    Info (169178): Pin SD_WP_N uses I/O standard 3.3-V LVTTL at AF14
    Info (169178): Pin AUD_ADCDAT uses I/O standard 3.3-V LVTTL at D2
    Info (169178): Pin ENET0_LINK100 uses I/O standard 3.3-V LVTTL at C14
    Info (169178): Pin ENETCLK_25 uses I/O standard 3.3-V LVTTL at A14
    Info (169178): Pin ENET1_LINK100 uses I/O standard 3.3-V LVTTL at D13
    Info (169178): Pin TD_DATA[0] uses I/O standard 3.3-V LVTTL at E8
    Info (169178): Pin TD_DATA[1] uses I/O standard 3.3-V LVTTL at A7
    Info (169178): Pin TD_DATA[2] uses I/O standard 3.3-V LVTTL at D8
    Info (169178): Pin TD_DATA[3] uses I/O standard 3.3-V LVTTL at C7
    Info (169178): Pin TD_DATA[4] uses I/O standard 3.3-V LVTTL at D7
    Info (169178): Pin TD_DATA[5] uses I/O standard 3.3-V LVTTL at D6
    Info (169178): Pin TD_DATA[6] uses I/O standard 3.3-V LVTTL at E7
    Info (169178): Pin TD_DATA[7] uses I/O standard 3.3-V LVTTL at F7
    Info (169178): Pin TD_HS uses I/O standard 3.3-V LVTTL at E5
    Info (169178): Pin TD_VS uses I/O standard 3.3-V LVTTL at E4
    Info (169178): Pin OTG_DREQ[0] uses I/O standard 3.3-V LVTTL at J1
    Info (169178): Pin OTG_DREQ[1] uses I/O standard 3.3-V LVTTL at B4
    Info (169178): Pin OTG_INT[0] uses I/O standard 3.3-V LVTTL at A6
    Info (169178): Pin OTG_INT[1] uses I/O standard 3.3-V LVTTL at D5
    Info (169178): Pin IRDA_RXD uses I/O standard 3.3-V LVTTL at Y15
    Info (169178): Pin FL_RY uses I/O standard 3.3-V LVTTL at Y1
    Info (169178): Pin D5M_STROBE uses I/O standard 3.3-V LVTTL at AF22
    Info (169178): Pin EX_IO[0] uses I/O standard 3.3-V LVTTL at J10
    Info (169178): Pin EX_IO[1] uses I/O standard 3.3-V LVTTL at J14
    Info (169178): Pin EX_IO[2] uses I/O standard 3.3-V LVTTL at H13
    Info (169178): Pin EX_IO[3] uses I/O standard 3.3-V LVTTL at H14
    Info (169178): Pin EX_IO[4] uses I/O standard 3.3-V LVTTL at F14
    Info (169178): Pin EX_IO[5] uses I/O standard 3.3-V LVTTL at E10
    Info (169178): Pin EX_IO[6] uses I/O standard 3.3-V LVTTL at D9
    Info (169178): Pin LCD_DATA[0] uses I/O standard 3.3-V LVTTL at L3
    Info (169178): Pin LCD_DATA[1] uses I/O standard 3.3-V LVTTL at L1
    Info (169178): Pin LCD_DATA[2] uses I/O standard 3.3-V LVTTL at L2
    Info (169178): Pin LCD_DATA[3] uses I/O standard 3.3-V LVTTL at K7
    Info (169178): Pin LCD_DATA[4] uses I/O standard 3.3-V LVTTL at K1
    Info (169178): Pin LCD_DATA[5] uses I/O standard 3.3-V LVTTL at K2
    Info (169178): Pin LCD_DATA[6] uses I/O standard 3.3-V LVTTL at M3
    Info (169178): Pin LCD_DATA[7] uses I/O standard 3.3-V LVTTL at M5
    Info (169178): Pin PS2_CLK uses I/O standard 3.3-V LVTTL at G6
    Info (169178): Pin PS2_CLK2 uses I/O standard 3.3-V LVTTL at G5
    Info (169178): Pin PS2_DAT uses I/O standard 3.3-V LVTTL at H5
    Info (169178): Pin PS2_DAT2 uses I/O standard 3.3-V LVTTL at F5
    Info (169178): Pin SD_CMD uses I/O standard 3.3-V LVTTL at AD14
    Info (169178): Pin SD_DAT[0] uses I/O standard 3.3-V LVTTL at AE14
    Info (169178): Pin SD_DAT[1] uses I/O standard 3.3-V LVTTL at AF13
    Info (169178): Pin SD_DAT[2] uses I/O standard 3.3-V LVTTL at AB14
    Info (169178): Pin SD_DAT[3] uses I/O standard 3.3-V LVTTL at AC14
    Info (169178): Pin EEP_I2C_SDAT uses I/O standard 3.3-V LVTTL at E14
    Info (169178): Pin OTG_DATA[0] uses I/O standard 3.3-V LVTTL at J6
    Info (169178): Pin OTG_DATA[1] uses I/O standard 3.3-V LVTTL at K4
    Info (169178): Pin OTG_DATA[2] uses I/O standard 3.3-V LVTTL at J5
    Info (169178): Pin OTG_DATA[3] uses I/O standard 3.3-V LVTTL at K3
    Info (169178): Pin OTG_DATA[4] uses I/O standard 3.3-V LVTTL at J4
    Info (169178): Pin OTG_DATA[5] uses I/O standard 3.3-V LVTTL at J3
    Info (169178): Pin OTG_DATA[6] uses I/O standard 3.3-V LVTTL at J7
    Info (169178): Pin OTG_DATA[7] uses I/O standard 3.3-V LVTTL at H6
    Info (169178): Pin OTG_DATA[8] uses I/O standard 3.3-V LVTTL at H3
    Info (169178): Pin OTG_DATA[9] uses I/O standard 3.3-V LVTTL at H4
    Info (169178): Pin OTG_DATA[10] uses I/O standard 3.3-V LVTTL at G1
    Info (169178): Pin OTG_DATA[11] uses I/O standard 3.3-V LVTTL at G2
    Info (169178): Pin OTG_DATA[12] uses I/O standard 3.3-V LVTTL at G3
    Info (169178): Pin OTG_DATA[13] uses I/O standard 3.3-V LVTTL at F1
    Info (169178): Pin OTG_DATA[14] uses I/O standard 3.3-V LVTTL at F3
    Info (169178): Pin OTG_DATA[15] uses I/O standard 3.3-V LVTTL at G4
    Info (169178): Pin OTG_FSPEED uses I/O standard 3.3-V LVTTL at C6
    Info (169178): Pin OTG_LSPEED uses I/O standard 3.3-V LVTTL at B6
    Info (169178): Pin SRAM_DQ[0] uses I/O standard 3.3-V LVTTL at AH3
    Info (169178): Pin SRAM_DQ[1] uses I/O standard 3.3-V LVTTL at AF4
    Info (169178): Pin SRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AG4
    Info (169178): Pin SRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AH4
    Info (169178): Pin SRAM_DQ[4] uses I/O standard 3.3-V LVTTL at AF6
    Info (169178): Pin SRAM_DQ[5] uses I/O standard 3.3-V LVTTL at AG6
    Info (169178): Pin SRAM_DQ[6] uses I/O standard 3.3-V LVTTL at AH6
    Info (169178): Pin SRAM_DQ[7] uses I/O standard 3.3-V LVTTL at AF7
    Info (169178): Pin SRAM_DQ[8] uses I/O standard 3.3-V LVTTL at AD1
    Info (169178): Pin SRAM_DQ[9] uses I/O standard 3.3-V LVTTL at AD2
    Info (169178): Pin SRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AE2
    Info (169178): Pin SRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AE1
    Info (169178): Pin SRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AE3
    Info (169178): Pin SRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AE4
    Info (169178): Pin SRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AF3
    Info (169178): Pin SRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AG3
    Info (169178): Pin FL_DQ[0] uses I/O standard 3.3-V LVTTL at AH8
    Info (169178): Pin FL_DQ[1] uses I/O standard 3.3-V LVTTL at AF10
    Info (169178): Pin FL_DQ[2] uses I/O standard 3.3-V LVTTL at AG10
    Info (169178): Pin FL_DQ[3] uses I/O standard 3.3-V LVTTL at AH10
    Info (169178): Pin FL_DQ[4] uses I/O standard 3.3-V LVTTL at AF11
    Info (169178): Pin FL_DQ[5] uses I/O standard 3.3-V LVTTL at AG11
    Info (169178): Pin FL_DQ[6] uses I/O standard 3.3-V LVTTL at AH11
    Info (169178): Pin FL_DQ[7] uses I/O standard 3.3-V LVTTL at AF12
    Info (169178): Pin AUD_ADCLRCK uses I/O standard 3.3-V LVTTL at C2
    Info (169178): Pin AUD_BCLK uses I/O standard 3.3-V LVTTL at F2
    Info (169178): Pin AUD_DACLRCK uses I/O standard 3.3-V LVTTL at E3
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at A8
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2
    Info (169178): Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8
    Info (169178): Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2
    Info (169178): Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4
    Info (169178): Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4
    Info (169178): Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7
    Info (169178): Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7
    Info (169178): Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5
    Info (169178): Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1
    Info (169178): Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2
    Info (169178): Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4
    Info (169178): Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1
    Info (169178): Pin D5M_SDATA uses I/O standard 3.3-V LVTTL at AD25
    Info (169178): Pin UART_RXD uses I/O standard 3.3-V LVTTL at G12
    Info (169178): Pin D5M_PIXLCLK uses I/O standard 3.3-V LVTTL at AB22
    Info (169178): Pin CLOCK2_50 uses I/O standard 3.3-V LVTTL at AG14
    Info (169178): Pin TD_CLK27 uses I/O standard 3.3-V LVTTL at B14
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2
    Info (169178): Pin D5M_FVAL uses I/O standard 3.3-V LVTTL at AG25
    Info (169178): Pin D5M_LVAL uses I/O standard 3.3-V LVTTL at AD22
    Info (169178): Pin D5M_D[2] uses I/O standard 3.3-V LVTTL at AF16
    Info (169178): Pin D5M_D[3] uses I/O standard 3.3-V LVTTL at AC19
    Info (169178): Pin D5M_D[4] uses I/O standard 3.3-V LVTTL at AE15
    Info (169178): Pin D5M_D[5] uses I/O standard 3.3-V LVTTL at AD15
    Info (169178): Pin D5M_D[6] uses I/O standard 3.3-V LVTTL at AE16
    Info (169178): Pin D5M_D[7] uses I/O standard 3.3-V LVTTL at AD21
    Info (169178): Pin D5M_D[8] uses I/O standard 3.3-V LVTTL at Y16
    Info (169178): Pin D5M_D[9] uses I/O standard 3.3-V LVTTL at AC21
    Info (169178): Pin D5M_D[10] uses I/O standard 3.3-V LVTTL at Y17
    Info (169178): Pin D5M_D[11] uses I/O standard 3.3-V LVTTL at AC15
    Info (169178): Pin D5M_D[1] uses I/O standard 3.3-V LVTTL at AD19
    Info (169178): Pin D5M_D[0] uses I/O standard 3.3-V LVTTL at AF15
Warning (169064): Following 72 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin EX_IO[0] has a permanently disabled output enable
    Info (169065): Pin EX_IO[1] has a permanently disabled output enable
    Info (169065): Pin EX_IO[2] has a permanently disabled output enable
    Info (169065): Pin EX_IO[3] has a permanently disabled output enable
    Info (169065): Pin EX_IO[4] has a permanently disabled output enable
    Info (169065): Pin EX_IO[5] has a permanently disabled output enable
    Info (169065): Pin EX_IO[6] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[0] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[1] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[2] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[3] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[4] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[5] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[6] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[7] has a permanently disabled output enable
    Info (169065): Pin PS2_CLK has a permanently disabled output enable
    Info (169065): Pin PS2_CLK2 has a permanently disabled output enable
    Info (169065): Pin PS2_DAT has a permanently disabled output enable
    Info (169065): Pin PS2_DAT2 has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin SD_DAT[0] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[1] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[2] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[3] has a permanently disabled output enable
    Info (169065): Pin EEP_I2C_SDAT has a permanently disabled output enable
    Info (169065): Pin ENET0_MDIO has a permanently disabled output enable
    Info (169065): Pin ENET1_MDIO has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[0] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[1] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[2] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[3] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[4] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[5] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[6] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[7] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[8] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[9] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[10] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[11] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[12] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[13] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[14] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[15] has a permanently disabled output enable
    Info (169065): Pin OTG_FSPEED has a permanently disabled output enable
    Info (169065): Pin OTG_LSPEED has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[0] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[4] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[5] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[6] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[8] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[9] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[10] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[11] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[12] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[13] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[14] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[15] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[0] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[1] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[2] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[3] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[4] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[5] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[6] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[7] has a permanently disabled output enable
    Info (169065): Pin AUD_ADCLRCK has a permanently enabled output enable
    Info (169065): Pin AUD_BCLK has a permanently enabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently enabled output enable
Info (144001): Generated suppressed messages file C:/Users/User/Desktop/FYP/Image_Capture_verilog1/DE2_115_CAMERA.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 264 warnings
    Info: Peak virtual memory: 1302 megabytes
    Info: Processing ended: Tue Dec 27 19:31:47 2016
    Info: Elapsed time: 00:00:42
    Info: Total CPU time (on all processors): 00:00:48


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/User/Desktop/FYP/Image_Capture_verilog1/DE2_115_CAMERA.fit.smsg.


