TimeQuest Timing Analyzer report for ddl_ctrlr
Mon Apr 14 18:06:57 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Progagation Delay
 43. Minimum Progagation Delay
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Recovery Transfers
 51. Removal Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; ddl_ctrlr                                         ;
; Device Family      ; Stratix II                                        ;
; Device Name        ; EP2S15F484C5                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 4.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1-4 processors         ; 100.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; ddl_ctrlr.sdc ; OK     ; Mon Apr 14 18:06:56 2014 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                               ;
+-------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+
; Clock Name                                ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                               ; Targets                                ;
+-------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+
; altera_reserved_tck                       ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { altera_reserved_tck }                ;
; CLK40DES1                                 ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { CLK40DES1 }                          ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { ddlctrlr:inst|CLMN_READ_STATUS_2 }   ;
; inst63                                    ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { inst63 }                             ;
; inst85                                    ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { inst85 }                             ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; Generated ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[0] } ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; Generated ; 50.000  ; 20.0 MHz  ; 0.000 ; 25.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[1] } ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; Generated ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[2] } ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; Generated ; 6.250   ; 160.0 MHz ; 0.000 ; 3.125  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[4] } ;
+-------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+


+---------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                         ;
+------------+-----------------+-------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note ;
+------------+-----------------+-------------------------------------------+------+
; 72.17 MHz  ; 72.17 MHz       ; PLL0:inst44|altpll:altpll_component|_clk0 ;      ;
; 83.42 MHz  ; 83.42 MHz       ; PLL0:inst44|altpll:altpll_component|_clk2 ;      ;
; 131.37 MHz ; 131.37 MHz      ; PLL0:inst44|altpll:altpll_component|_clk1 ;      ;
; 216.92 MHz ; 216.92 MHz      ; PLL0:inst44|altpll:altpll_component|_clk4 ;      ;
; 337.27 MHz ; 337.27 MHz      ; inst63                                    ;      ;
; 338.18 MHz ; 338.18 MHz      ; inst85                                    ;      ;
+------------+-----------------+-------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow Model Setup Summary                                           ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.820  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 3.718  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 4.238  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 6.474  ; 0.000         ;
; inst63                                    ; 22.035 ; 0.000         ;
; inst85                                    ; 22.043 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Hold Summary                                           ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; 0.170 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 0.457 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 0.457 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.457 ; 0.000         ;
; inst63                                    ; 0.744 ; 0.000         ;
; inst85                                    ; 0.744 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow Model Recovery Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.476  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 7.873  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 8.136  ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 8.495  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 9.978  ; 0.000         ;
; inst85                                    ; 11.174 ; 0.000         ;
; inst63                                    ; 22.807 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow Model Removal Summary                                         ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; 0.427  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 0.764  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 0.985  ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1.511  ; 0.000         ;
; inst63                                    ; 1.513  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 1.669  ; 0.000         ;
; inst85                                    ; 13.474 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 2.305  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 11.092 ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 11.680 ; 0.000         ;
; inst63                                    ; 11.680 ; 0.000         ;
; inst85                                    ; 11.680 ; 0.000         ;
; CLK40DES1                                 ; 12.500 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 24.180 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 48.769 ; 0.000         ;
; altera_reserved_tck                       ; 97.778 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Setup Times                                                                                       ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 5.467 ; 5.467 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 5.467 ; 5.467 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 3.718 ; 3.718 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 4.252 ; 4.252 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.462 ; 4.462 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 4.571 ; 4.571 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 3.720 ; 3.720 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 4.649 ; 4.649 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 4.595 ; 4.595 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 4.495 ; 4.495 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 4.609 ; 4.609 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 4.874 ; 4.874 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 4.866 ; 4.866 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 5.858 ; 5.858 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 5.982 ; 5.982 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 5.352 ; 5.352 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 5.946 ; 5.946 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 5.610 ; 5.610 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 5.344 ; 5.344 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 5.606 ; 5.606 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 5.644 ; 5.644 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 5.536 ; 5.536 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 5.982 ; 5.982 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 6.462 ; 6.462 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 6.462 ; 6.462 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 6.423 ; 6.423 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 5.970 ; 5.970 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 6.299 ; 6.299 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 6.269 ; 6.269 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 7.139 ; 7.139 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 6.704 ; 6.704 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 6.887 ; 6.887 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 6.399 ; 6.399 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 7.139 ; 7.139 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 5.206 ; 5.206 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 6.499 ; 6.499 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 6.824 ; 6.824 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.810 ; 5.810 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 5.365 ; 5.365 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 6.308 ; 6.308 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 7.005 ; 7.005 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 6.476 ; 6.476 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 6.520 ; 6.520 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 6.224 ; 6.224 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 5.863 ; 5.863 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 5.877 ; 5.877 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 6.328 ; 6.328 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 6.355 ; 6.355 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 6.070 ; 6.070 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 6.044 ; 6.044 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 6.770 ; 6.770 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 5.682 ; 5.682 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 5.716 ; 5.716 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 5.547 ; 5.547 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 6.622 ; 6.622 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 5.855 ; 5.855 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 5.707 ; 5.707 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 5.912 ; 5.912 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 6.611 ; 6.611 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 5.491 ; 5.491 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 6.914 ; 6.914 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 6.253 ; 6.253 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 6.007 ; 6.007 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 6.052 ; 6.052 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.677 ; 5.677 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 5.450 ; 5.450 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 6.138 ; 6.138 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 6.438 ; 6.438 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 7.005 ; 7.005 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 5.189 ; 5.189 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 6.551 ; 6.551 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 5.340 ; 5.340 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 5.903 ; 5.903 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 6.096 ; 6.096 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 8.252 ; 8.252 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 8.152 ; 8.152 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 7.997 ; 7.997 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 7.997 ; 7.997 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 7.958 ; 7.958 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.505 ; 7.505 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 7.834 ; 7.834 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 7.804 ; 7.804 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 5.666 ; 5.666 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 8.576 ; 8.576 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 6.717 ; 6.717 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 7.906 ; 7.906 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 8.576 ; 8.576 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 7.998 ; 7.998 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 7.810 ; 7.810 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 8.818 ; 8.818 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 1.809 ; 1.809 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.614 ; 2.614 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 1.472 ; 1.472 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 1.405 ; 1.405 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 1.059 ; 1.059 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.958 ; 2.958 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 1.096 ; 1.096 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.721 ; 2.721 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 0.583 ; 0.583 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 3.183 ; 3.183 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 0.572 ; 0.572 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 1.768 ; 1.768 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 6.843 ; 6.843 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 7.100 ; 7.100 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 7.519 ; 7.519 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 7.267 ; 7.267 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 7.267 ; 7.267 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 7.989 ; 7.989 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 7.179 ; 7.179 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 8.324 ; 8.324 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 7.512 ; 7.512 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 8.818 ; 8.818 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 1.133 ; 1.133 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 1.872 ; 1.872 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 0.817 ; 0.817 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.658 ; 2.658 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 2.485 ; 2.485 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.354 ; 2.354 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 0.938 ; 0.938 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 1.920 ; 1.920 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 0.948 ; 0.948 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 1.613 ; 1.613 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 8.305 ; 8.305 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.137 ; 7.137 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.619 ; 6.619 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 7.044 ; 7.044 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 5.539 ; 5.539 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 6.228 ; 6.228 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 5.572 ; 5.572 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 6.208 ; 6.208 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 5.853 ; 5.853 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 6.221 ; 6.221 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 5.591 ; 5.591 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 7.044 ; 7.044 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 5.654 ; 5.654 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 6.957 ; 6.957 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 6.045 ; 6.045 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 6.081 ; 6.081 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 5.653 ; 5.653 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 6.579 ; 6.579 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 6.792 ; 6.792 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 6.585 ; 6.585 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 5.206 ; 5.206 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 6.182 ; 6.182 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 4.941 ; 4.941 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 5.938 ; 5.938 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.916 ; 6.916 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 5.330 ; 5.330 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 5.866 ; 5.866 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 5.194 ; 5.194 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.883 ; 5.883 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 5.410 ; 5.410 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 6.267 ; 6.267 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 5.748 ; 5.748 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 6.244 ; 6.244 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 5.266 ; 5.266 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 6.608 ; 6.608 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 5.164 ; 5.164 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 6.916 ; 6.916 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 5.048 ; 5.048 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 6.702 ; 6.702 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 5.395 ; 5.395 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 6.108 ; 6.108 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 5.137 ; 5.137 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 6.632 ; 6.632 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 5.210 ; 5.210 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 5.149 ; 5.149 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 3.258 ; 3.258 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 1.841 ; 1.841 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.646 ; 2.646 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 1.504 ; 1.504 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 1.437 ; 1.437 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 1.091 ; 1.091 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.990 ; 2.990 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 1.128 ; 1.128 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.753 ; 2.753 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 0.615 ; 0.615 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 3.215 ; 3.215 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 0.604 ; 0.604 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 1.800 ; 1.800 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 0.978 ; 0.978 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 2.759 ; 2.759 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 1.404 ; 1.404 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 1.905 ; 1.905 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 1.003 ; 1.003 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.400 ; 2.400 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 0.966 ; 0.966 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 3.258 ; 3.258 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 1.070 ; 1.070 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.474 ; 2.474 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 1.165 ; 1.165 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 1.904 ; 1.904 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 0.849 ; 0.849 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.690 ; 2.690 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 2.517 ; 2.517 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 2.386 ; 2.386 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 0.970 ; 0.970 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 1.952 ; 1.952 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 0.980 ; 0.980 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 1.645 ; 1.645 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 5.168 ; 5.168 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 6.257 ; 6.257 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -3.397 ; -3.397 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -5.146 ; -5.146 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -3.397 ; -3.397 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -3.931 ; -3.931 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -4.141 ; -4.141 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -4.250 ; -4.250 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -3.399 ; -3.399 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -4.328 ; -4.328 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -4.274 ; -4.274 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -4.174 ; -4.174 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -4.288 ; -4.288 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -4.553 ; -4.553 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -4.545 ; -4.545 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -4.401 ; -4.401 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -4.312 ; -4.312 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -4.590 ; -4.590 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -4.970 ; -4.970 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -4.673 ; -4.673 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -4.962 ; -4.962 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -4.597 ; -4.597 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -4.312 ; -4.312 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -4.510 ; -4.510 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -4.320 ; -4.320 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -5.649 ; -5.649 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -6.141 ; -6.141 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -6.102 ; -6.102 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -5.649 ; -5.649 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -5.978 ; -5.978 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -5.948 ; -5.948 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -4.883 ; -4.883 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -5.207 ; -5.207 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -5.795 ; -5.795 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -5.173 ; -5.173 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -5.765 ; -5.765 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -4.883 ; -4.883 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -6.178 ; -6.178 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -6.502 ; -6.502 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -5.473 ; -5.473 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -4.087 ; -4.087 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -5.987 ; -5.987 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -3.875 ; -3.875 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -5.114 ; -5.114 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -4.951 ; -4.951 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -4.370 ; -4.370 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -5.429 ; -5.429 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -4.421 ; -4.421 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -5.474 ; -5.474 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -5.428 ; -5.428 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -5.446 ; -5.446 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -4.645 ; -4.645 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -5.103 ; -5.103 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -4.882 ; -4.882 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -5.145 ; -5.145 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -4.393 ; -4.393 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -5.329 ; -5.329 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -5.075 ; -5.075 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -5.143 ; -5.143 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -4.978 ; -4.978 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -5.016 ; -5.016 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -4.042 ; -4.042 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -4.740 ; -4.740 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -4.109 ; -4.109 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -5.269 ; -5.269 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -4.701 ; -4.701 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -4.509 ; -4.509 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -4.699 ; -4.699 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -5.050 ; -5.050 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -3.875 ; -3.875 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -4.580 ; -4.580 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -4.026 ; -4.026 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -4.152 ; -4.152 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -4.316 ; -4.316 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -4.356 ; -4.356 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -5.775 ; -5.775 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -7.657 ; -7.657 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -7.831 ; -7.831 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -5.646 ; -5.646 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -6.138 ; -6.138 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -6.099 ; -6.099 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -5.646 ; -5.646 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -5.975 ; -5.975 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -5.945 ; -5.945 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -5.345 ; -5.345 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -5.319 ; -5.319 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -5.319 ; -5.319 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -5.831 ; -5.831 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -6.684 ; -6.684 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -6.738 ; -6.738 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -3.411 ; -3.411 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.271 ; -0.271 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -1.508 ; -1.508 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.313 ; -2.313 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -1.171 ; -1.171 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -1.104 ; -1.104 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -0.758 ; -0.758 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.657 ; -2.657 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -0.795 ; -0.795 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.420 ; -2.420 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.282 ; -0.282 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -2.882 ; -2.882 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.271 ; -0.271 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -1.467 ; -1.467 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.645 ; -0.645 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.426 ; -2.426 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -1.071 ; -1.071 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -1.572 ; -1.572 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.670 ; -0.670 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.067 ; -2.067 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.633 ; -0.633 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.925 ; -2.925 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.737 ; -0.737 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.141 ; -2.141 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.832 ; -0.832 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -1.571 ; -1.571 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.516 ; -0.516 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -2.357 ; -2.357 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -2.184 ; -2.184 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.053 ; -2.053 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.637 ; -0.637 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -1.619 ; -1.619 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.647 ; -0.647 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -1.312 ; -1.312 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -3.430 ; -3.430 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -5.719 ; -5.719 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -5.894 ; -5.894 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -4.620 ; -4.620 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -5.218 ; -5.218 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -5.907 ; -5.907 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -5.251 ; -5.251 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -5.887 ; -5.887 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -5.528 ; -5.528 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -5.900 ; -5.900 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -5.261 ; -5.261 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -6.720 ; -6.720 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -5.321 ; -5.321 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -6.370 ; -6.370 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -5.448 ; -5.448 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -4.833 ; -4.833 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -5.331 ; -5.331 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -6.256 ; -6.256 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -6.471 ; -6.471 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -6.264 ; -6.264 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -4.885 ; -4.885 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -5.861 ; -5.861 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -4.620 ; -4.620 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -5.617 ; -5.617 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -4.727 ; -4.727 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -5.009 ; -5.009 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -5.545 ; -5.545 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -4.873 ; -4.873 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -5.562 ; -5.562 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -5.089 ; -5.089 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -5.946 ; -5.946 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -5.427 ; -5.427 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -5.923 ; -5.923 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -4.945 ; -4.945 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -6.287 ; -6.287 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -4.843 ; -4.843 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -6.595 ; -6.595 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -4.727 ; -4.727 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -6.381 ; -6.381 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -5.074 ; -5.074 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -5.787 ; -5.787 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -4.816 ; -4.816 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -6.311 ; -6.311 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -4.889 ; -4.889 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -3.443 ; -3.443 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.303 ; -0.303 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -1.540 ; -1.540 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.345 ; -2.345 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -1.203 ; -1.203 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -1.136 ; -1.136 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -0.790 ; -0.790 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.689 ; -2.689 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -0.827 ; -0.827 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.452 ; -2.452 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.314 ; -0.314 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -2.914 ; -2.914 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.303 ; -0.303 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -1.499 ; -1.499 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.677 ; -0.677 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -2.458 ; -2.458 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -1.103 ; -1.103 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -1.604 ; -1.604 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.702 ; -0.702 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.099 ; -2.099 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.665 ; -0.665 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.957 ; -2.957 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.769 ; -0.769 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.173 ; -2.173 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.864 ; -0.864 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -1.603 ; -1.603 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.548 ; -0.548 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.389 ; -2.389 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -2.216 ; -2.216 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -2.085 ; -2.085 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.669 ; -0.669 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -1.651 ; -1.651 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.679 ; -0.679 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -1.344 ; -1.344 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -3.462 ; -3.462 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -5.884 ; -5.884 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 6.659  ; 6.659  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 8.278  ; 8.278  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 9.774  ; 9.774  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 9.688  ; 9.688  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 8.984  ; 8.984  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 7.551  ; 7.551  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 9.774  ; 9.774  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 9.103  ; 9.103  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 8.896  ; 8.896  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 8.972  ; 8.972  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 6.918  ; 6.918  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 8.306  ; 8.306  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 6.695  ; 6.695  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 13.354 ; 13.354 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 12.003 ; 12.003 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 13.086 ; 13.086 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 11.667 ; 11.667 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 12.465 ; 12.465 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 10.928 ; 10.928 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 13.354 ; 13.354 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 11.831 ; 11.831 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 12.562 ; 12.562 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 11.742 ; 11.742 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 12.246 ; 12.246 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 10.885 ; 10.885 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 12.132 ; 12.132 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 11.364 ; 11.364 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 12.607 ; 12.607 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 10.366 ; 10.366 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 11.659 ; 11.659 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 11.071 ; 11.071 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 11.897 ; 11.897 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 9.768  ; 9.768  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 11.060 ; 11.060 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 10.494 ; 10.494 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 12.543 ; 12.543 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 11.501 ; 11.501 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 11.243 ; 11.243 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 11.290 ; 11.290 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 11.503 ; 11.503 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 10.529 ; 10.529 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 10.756 ; 10.756 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 9.424  ; 9.424  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 9.856  ; 9.856  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 9.537  ; 9.537  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 10.850 ; 10.850 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;        ; 3.136  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 11.143 ; 11.143 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 15.092 ; 15.092 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 13.832 ; 13.832 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 13.940 ; 13.940 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 14.545 ; 14.545 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 14.744 ; 14.744 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 12.783 ; 12.783 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 14.732 ; 14.732 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 13.668 ; 13.668 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 14.259 ; 14.259 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 14.160 ; 14.160 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 13.834 ; 13.834 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 13.840 ; 13.840 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 15.020 ; 15.020 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 12.631 ; 12.631 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 13.228 ; 13.228 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 12.680 ; 12.680 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 14.467 ; 14.467 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 12.505 ; 12.505 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 15.092 ; 15.092 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 12.471 ; 12.471 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 14.540 ; 14.540 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 12.849 ; 12.849 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 12.521 ; 12.521 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 12.993 ; 12.993 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 13.141 ; 13.141 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 14.257 ; 14.257 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 14.692 ; 14.692 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 14.213 ; 14.213 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 14.591 ; 14.591 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 13.506 ; 13.506 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 13.820 ; 13.820 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 13.321 ; 13.321 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 13.025 ; 13.025 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 11.357 ; 11.357 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 14.222 ; 14.222 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 3.136  ;        ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 8.254  ; 8.254  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 5.348  ;        ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 8.355  ; 8.355  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;        ; 5.348  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 12.356 ; 12.356 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 11.975 ; 11.975 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 11.466 ; 11.466 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 9.590  ; 9.590  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 12.356 ; 12.356 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 11.310 ; 11.310 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 11.216 ; 11.216 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 11.606 ; 11.606 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 11.537 ; 11.537 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 10.469 ; 10.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 7.661  ; 7.661  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 13.842 ; 13.842 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 12.205 ; 12.205 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 12.356 ; 12.356 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 13.391 ; 13.391 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 12.881 ; 12.881 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 11.032 ; 11.032 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 13.842 ; 13.842 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 12.786 ; 12.786 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 13.032 ; 13.032 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 12.720 ; 12.720 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 11.885 ; 11.885 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 11.928 ; 11.928 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 13.085 ; 13.085 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 10.951 ; 10.951 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 11.636 ; 11.636 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 11.027 ; 11.027 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 13.474 ; 13.474 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 11.066 ; 11.066 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 13.809 ; 13.809 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 10.684 ; 10.684 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 12.667 ; 12.667 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 11.370 ; 11.370 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 10.826 ; 10.826 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 11.907 ; 11.907 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 11.386 ; 11.386 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 12.566 ; 12.566 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 12.809 ; 12.809 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 12.217 ; 12.217 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 12.154 ; 12.154 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 11.657 ; 11.657 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 11.876 ; 11.876 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 10.887 ; 10.887 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 11.246 ; 11.246 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 10.768 ; 10.768 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 15.060 ; 15.060 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 13.767 ; 13.767 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 13.908 ; 13.908 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 14.513 ; 14.513 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 14.712 ; 14.712 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 12.375 ; 12.375 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 14.700 ; 14.700 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 13.636 ; 13.636 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 14.227 ; 14.227 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 14.128 ; 14.128 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 13.802 ; 13.802 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 13.808 ; 13.808 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 14.988 ; 14.988 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 11.849 ; 11.849 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 12.670 ; 12.670 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 12.038 ; 12.038 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 14.435 ; 14.435 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 12.101 ; 12.101 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 15.060 ; 15.060 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 12.439 ; 12.439 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 14.508 ; 14.508 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 12.767 ; 12.767 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 12.364 ; 12.364 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 12.961 ; 12.961 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 13.069 ; 13.069 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 14.225 ; 14.225 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 14.660 ; 14.660 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 14.181 ; 14.181 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 14.559 ; 14.559 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 13.474 ; 13.474 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 13.788 ; 13.788 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 13.289 ; 13.289 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 12.993 ; 12.993 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 14.190 ; 14.190 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 7.643  ; 7.643  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.382  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.896  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.371  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.382  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.692  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.105  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 8.382  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.896  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 8.371  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 8.382  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.692  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 8.105  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 13.445 ; 13.445 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 13.179 ; 13.179 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 13.231 ; 13.231 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 12.350 ; 12.350 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 13.445 ; 13.445 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 12.091 ; 12.091 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 12.913 ; 12.913 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 11.571 ; 11.571 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 11.425 ; 11.425 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 11.348 ; 11.348 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 13.023 ; 13.023 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 10.422 ; 10.422 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 11.755 ; 11.755 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 11.289 ; 11.289 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 11.045 ; 11.045 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 10.895 ; 10.895 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 12.062 ; 12.062 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 10.051 ; 10.051 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 12.532 ; 12.532 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 9.062  ; 9.062  ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 11.663 ; 11.663 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 11.705 ; 11.705 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 12.253 ; 12.253 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 11.737 ; 11.737 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 12.847 ; 12.847 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 10.591 ; 10.591 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 12.094 ; 12.094 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 10.066 ; 10.066 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 10.825 ; 10.825 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 9.866  ; 9.866  ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 10.033 ; 10.033 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 9.492  ; 9.492  ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 10.800 ; 10.800 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 14.758 ; 14.758 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 14.199 ; 14.199 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 13.860 ; 13.860 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 13.106 ; 13.106 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 14.758 ; 14.758 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 12.825 ; 12.825 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 13.597 ; 13.597 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 12.613 ; 12.613 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 12.891 ; 12.891 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 12.509 ; 12.509 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 14.372 ; 14.372 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 11.186 ; 11.186 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 12.519 ; 12.519 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 12.064 ; 12.064 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 12.708 ; 12.708 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 12.336 ; 12.336 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 12.932 ; 12.932 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 12.062 ; 12.062 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 13.337 ; 13.337 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 10.618 ; 10.618 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 12.423 ; 12.423 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 11.621 ; 11.621 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 13.089 ; 13.089 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 12.397 ; 12.397 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 12.990 ; 12.990 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 13.084 ; 13.084 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 12.359 ; 12.359 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 12.369 ; 12.369 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 12.379 ; 12.379 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 10.947 ; 10.947 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 12.293 ; 12.293 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 11.163 ; 11.163 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 12.080 ; 12.080 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 6.659  ; 6.659  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 8.278  ; 8.278  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 7.551  ; 7.551  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 8.970  ; 8.970  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 7.608  ; 7.608  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 7.551  ; 7.551  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 7.891  ; 7.891  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 8.074  ; 8.074  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 7.914  ; 7.914  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 7.660  ; 7.660  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 6.918  ; 6.918  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 8.306  ; 8.306  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 6.695  ; 6.695  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 7.836  ; 7.836  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 10.411 ; 10.411 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 10.579 ; 10.579 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 9.111  ; 9.111  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 9.077  ; 9.077  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 9.126  ; 9.126  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 9.163  ; 9.163  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 9.294  ; 9.294  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 8.385  ; 8.385  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 7.993  ; 7.993  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 9.318  ; 9.318  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 9.277  ; 9.277  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 10.453 ; 10.453 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 9.184  ; 9.184  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 10.580 ; 10.580 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 9.840  ; 9.840  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 10.469 ; 10.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 9.421  ; 9.421  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 9.661  ; 9.661  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 8.926  ; 8.926  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 9.702  ; 9.702  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 9.894  ; 9.894  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 9.596  ; 9.596  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 10.161 ; 10.161 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 10.415 ; 10.415 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 9.163  ; 9.163  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 9.405  ; 9.405  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 7.836  ; 7.836  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 9.381  ; 9.381  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 9.424  ; 9.424  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 9.856  ; 9.856  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 9.537  ; 9.537  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 10.850 ; 10.850 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;        ; 3.136  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 9.916  ; 9.916  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 8.090  ; 8.090  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 11.551 ; 11.551 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 11.702 ; 11.702 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 9.331  ; 9.331  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 10.577 ; 10.577 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 9.895  ; 9.895  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 10.655 ; 10.655 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 9.706  ; 9.706  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 9.709  ; 9.709  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 8.241  ; 8.241  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 10.691 ; 10.691 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 9.021  ; 9.021  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 10.319 ; 10.319 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 9.561  ; 9.561  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 9.344  ; 9.344  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 8.626  ; 8.626  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 9.778  ; 9.778  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 10.326 ; 10.326 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 10.389 ; 10.389 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 9.926  ; 9.926  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 10.225 ; 10.225 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 9.141  ; 9.141  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 10.101 ; 10.101 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 8.687  ; 8.687  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 10.292 ; 10.292 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 9.254  ; 9.254  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 10.313 ; 10.313 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 8.090  ; 8.090  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 9.830  ; 9.830  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 8.800  ; 8.800  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 8.910  ; 8.910  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 8.555  ; 8.555  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 10.176 ; 10.176 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 8.747  ; 8.747  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 9.588  ; 9.588  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 3.136  ;        ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 8.084  ; 8.084  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 5.348  ;        ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 8.095  ; 8.095  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;        ; 5.348  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 7.923  ; 7.923  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 9.818  ; 9.818  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 9.164  ; 9.164  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 8.421  ; 8.421  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 7.966  ; 7.966  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 7.923  ; 7.923  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 7.971  ; 7.971  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 8.318  ; 8.318  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 9.255  ; 9.255  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 9.214  ; 9.214  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 7.661  ; 7.661  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 7.650  ; 7.650  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 11.568 ; 11.568 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 11.719 ; 11.719 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 12.754 ; 12.754 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 12.244 ; 12.244 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 10.395 ; 10.395 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 13.205 ; 13.205 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 12.149 ; 12.149 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 12.395 ; 12.395 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 12.083 ; 12.083 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 11.248 ; 11.248 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 11.291 ; 11.291 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 12.448 ; 12.448 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 9.522  ; 9.522  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 10.538 ; 10.538 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 9.869  ; 9.869  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 9.870  ; 9.870  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 9.150  ; 9.150  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 9.616  ; 9.616  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 8.796  ; 8.796  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 9.673  ; 9.673  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 7.991  ; 7.991  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 9.682  ; 9.682  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 8.927  ; 8.927  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 9.313  ; 9.313  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 8.776  ; 8.776  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 9.228  ; 9.228  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 8.335  ; 8.335  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 9.211  ; 9.211  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 7.650  ; 7.650  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 9.111  ; 9.111  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 10.250 ; 10.250 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 10.609 ; 10.609 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 10.768 ; 10.768 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 11.849 ; 11.849 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 13.767 ; 13.767 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 13.908 ; 13.908 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 14.513 ; 14.513 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 14.712 ; 14.712 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 12.375 ; 12.375 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 14.700 ; 14.700 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 13.636 ; 13.636 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 14.227 ; 14.227 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 14.128 ; 14.128 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 13.802 ; 13.802 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 13.808 ; 13.808 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 14.988 ; 14.988 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 11.849 ; 11.849 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 12.670 ; 12.670 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 12.038 ; 12.038 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 14.435 ; 14.435 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 12.101 ; 12.101 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 15.060 ; 15.060 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 12.439 ; 12.439 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 14.508 ; 14.508 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 12.767 ; 12.767 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 12.364 ; 12.364 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 12.961 ; 12.961 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 13.069 ; 13.069 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 14.225 ; 14.225 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 14.660 ; 14.660 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 14.181 ; 14.181 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 14.559 ; 14.559 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 13.474 ; 13.474 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 13.788 ; 13.788 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 13.289 ; 13.289 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 12.993 ; 12.993 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 13.521 ; 13.521 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 7.643  ; 7.643  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.692  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.896  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.371  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.382  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.692  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.105  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.692  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.896  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 8.371  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 8.382  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.692  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 8.105  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 9.062  ; 9.062  ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 13.179 ; 13.179 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 13.231 ; 13.231 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 12.350 ; 12.350 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 13.445 ; 13.445 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 12.091 ; 12.091 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 12.913 ; 12.913 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 11.571 ; 11.571 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 11.425 ; 11.425 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 11.348 ; 11.348 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 13.023 ; 13.023 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 10.422 ; 10.422 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 11.755 ; 11.755 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 11.289 ; 11.289 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 11.045 ; 11.045 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 10.895 ; 10.895 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 12.062 ; 12.062 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 10.051 ; 10.051 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 12.532 ; 12.532 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 9.062  ; 9.062  ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 11.663 ; 11.663 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 11.705 ; 11.705 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 12.253 ; 12.253 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 11.737 ; 11.737 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 12.847 ; 12.847 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 10.591 ; 10.591 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 12.094 ; 12.094 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 10.066 ; 10.066 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 10.825 ; 10.825 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 9.866  ; 9.866  ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 10.033 ; 10.033 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 9.492  ; 9.492  ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 10.800 ; 10.800 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 10.618 ; 10.618 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 14.199 ; 14.199 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 13.860 ; 13.860 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 13.106 ; 13.106 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 14.758 ; 14.758 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 12.825 ; 12.825 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 13.597 ; 13.597 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 12.613 ; 12.613 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 12.891 ; 12.891 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 12.509 ; 12.509 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 14.372 ; 14.372 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 11.186 ; 11.186 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 12.519 ; 12.519 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 12.064 ; 12.064 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 12.708 ; 12.708 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 12.336 ; 12.336 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 12.932 ; 12.932 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 12.062 ; 12.062 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 13.337 ; 13.337 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 10.618 ; 10.618 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 12.423 ; 12.423 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 11.621 ; 11.621 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 13.089 ; 13.089 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 12.397 ; 12.397 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 12.990 ; 12.990 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 13.084 ; 13.084 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 12.359 ; 12.359 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 12.369 ; 12.369 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 12.379 ; 12.379 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 10.947 ; 10.947 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 12.293 ; 12.293 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 11.163 ; 11.163 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 12.080 ; 12.080 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbD[12]    ; foBSYn      ; 14.361 ; 14.361 ; 14.361 ; 14.361 ;
; fbD[13]    ; foBSYn      ; 14.618 ; 14.618 ; 14.618 ; 14.618 ;
; fbD[14]    ; foBSYn      ; 14.961 ; 14.961 ; 14.961 ; 14.961 ;
; fbD[15]    ; foBSYn      ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; fbD[16]    ; foBSYn      ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; fbD[17]    ; foBSYn      ; 15.350 ; 15.350 ; 15.350 ; 15.350 ;
; fbD[18]    ; foBSYn      ; 14.540 ; 14.540 ; 14.540 ; 14.540 ;
; fbD[19]    ; foBSYn      ; 15.685 ; 15.685 ; 15.685 ; 15.685 ;
; fbD[20]    ; foBSYn      ; 14.520 ; 14.520 ; 14.520 ; 14.520 ;
; fbD[21]    ; foBSYn      ; 15.826 ; 15.826 ; 15.826 ; 15.826 ;
; fbTENn     ; foBSYn      ;        ; 14.390 ; 14.390 ;        ;
; fiBENn     ; fbCTRLn     ; 16.250 ; 16.250 ; 16.250 ; 16.250 ;
; fiBENn     ; fbTENn      ; 16.250 ; 16.250 ; 16.250 ; 16.250 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbD[12]    ; foBSYn      ; 14.361 ; 14.361 ; 14.361 ; 14.361 ;
; fbD[13]    ; foBSYn      ; 14.618 ; 14.618 ; 14.618 ; 14.618 ;
; fbD[14]    ; foBSYn      ; 14.961 ; 14.961 ; 14.961 ; 14.961 ;
; fbD[15]    ; foBSYn      ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; fbD[16]    ; foBSYn      ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; fbD[17]    ; foBSYn      ; 15.350 ; 15.350 ; 15.350 ; 15.350 ;
; fbD[18]    ; foBSYn      ; 14.540 ; 14.540 ; 14.540 ; 14.540 ;
; fbD[19]    ; foBSYn      ; 15.685 ; 15.685 ; 15.685 ; 15.685 ;
; fbD[20]    ; foBSYn      ; 14.520 ; 14.520 ; 14.520 ; 14.520 ;
; fbD[21]    ; foBSYn      ; 15.826 ; 15.826 ; 15.826 ; 15.826 ;
; fbTENn     ; foBSYn      ;        ; 14.390 ; 14.390 ;        ;
; fiBENn     ; fbCTRLn     ; 16.250 ; 16.250 ; 16.250 ; 16.250 ;
; fiBENn     ; fbTENn      ; 16.250 ; 16.250 ; 16.250 ; 16.250 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                   ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 12.007 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 12.007 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 12.863 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 10.836 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 12.287 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 12.287 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 12.574 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 12.104 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 12.574 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 12.114 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 12.574 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 12.114 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 12.168 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 12.063 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 12.168 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 12.063 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 12.529 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 11.651 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 12.148 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 11.651 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 12.519 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 11.674 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 12.116 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 11.283 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 12.148 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 11.278 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 12.116 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 11.278 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 12.138 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 11.249 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 11.684 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 11.249 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 11.684 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 10.836 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 12.059 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 10.836 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 12.863 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 11.681 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 10.675 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 12.126 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 12.126 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 12.413 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 11.943 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 12.413 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 11.953 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 12.413 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 11.953 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 12.007 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 11.902 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 12.007 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 11.902 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 12.368 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 11.490 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 11.987 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 11.490 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 12.358 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 11.513 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 11.955 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 11.122 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 11.987 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 11.117 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 11.955 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 11.117 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 11.977 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 11.088 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 11.523 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 11.088 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 11.523 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 10.675 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 11.898 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 10.675 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 11.681 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 10.615 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 10.615 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                           ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 11.494 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 11.494 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 10.551 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 8.996  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 10.447 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 10.447 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 10.734 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 10.264 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 10.734 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 10.274 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 10.734 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 10.274 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 10.328 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 10.223 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 10.328 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 10.223 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 10.689 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 9.811  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 10.308 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 9.811  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 10.679 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 9.834  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 10.276 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 9.443  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 10.308 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 9.438  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 10.276 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 9.438  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 10.298 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 9.409  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 9.844  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 9.409  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 9.844  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 8.996  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 10.219 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 8.996  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 10.551 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 11.681 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 10.038 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 11.489 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 11.489 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 11.776 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 11.306 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 11.776 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 11.316 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 11.776 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 11.316 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 11.370 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 11.265 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 11.370 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 11.265 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 11.731 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 10.853 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 11.350 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 10.853 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 11.721 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 10.876 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 11.318 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 10.485 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 11.350 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 10.480 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 11.318 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 10.480 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 11.340 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 10.451 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 10.886 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 10.451 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 10.886 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 10.038 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 11.261 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 10.038 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 11.681 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 10.576 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 10.576 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 12.007    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 12.007    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 12.863    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 10.836    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 12.287    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 12.287    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 12.574    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 12.104    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 12.574    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 12.114    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 12.574    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 12.114    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 12.168    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 12.063    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 12.168    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 12.063    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 12.529    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 11.651    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 12.148    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 11.651    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 12.519    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 11.674    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 12.116    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 11.283    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 12.148    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 11.278    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 12.116    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 11.278    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 12.138    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 11.249    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 11.684    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 11.249    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 11.684    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 10.836    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 12.059    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 10.836    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 12.863    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 11.681    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 10.675    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 12.126    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 12.126    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 12.413    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 11.943    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 12.413    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 11.953    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 12.413    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 11.953    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 12.007    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 11.902    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 12.007    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 11.902    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 12.368    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 11.490    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 11.987    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 11.490    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 12.358    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 11.513    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 11.955    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 11.122    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 11.987    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 11.117    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 11.955    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 11.117    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 11.977    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 11.088    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 11.523    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 11.088    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 11.523    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 10.675    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 11.898    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 10.675    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 11.681    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 10.615    ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 10.615    ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                  ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 11.494    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 11.494    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 10.551    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 8.996     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 10.447    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 10.447    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 10.734    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 10.264    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 10.734    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 10.274    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 10.734    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 10.274    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 10.328    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 10.223    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 10.328    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 10.223    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 10.689    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 9.811     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 10.308    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 9.811     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 10.679    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 9.834     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 10.276    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 9.443     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 10.308    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 9.438     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 10.276    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 9.438     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 10.298    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 9.409     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 9.844     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 9.409     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 9.844     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 8.996     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 10.219    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 8.996     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 10.551    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 11.681    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 10.038    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 11.489    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 11.489    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 11.776    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 11.306    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 11.776    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 11.316    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 11.776    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 11.316    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 11.370    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 11.265    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 11.370    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 11.265    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 11.731    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 10.853    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 11.350    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 10.853    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 11.721    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 10.876    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 11.318    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 10.485    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 11.350    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 10.480    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 11.318    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 10.480    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 11.340    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 10.451    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 10.886    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 10.451    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 10.886    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 10.038    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 11.261    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 10.038    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 11.681    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 10.576    ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 10.576    ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+


+--------------------------------------------------------------------+
; Fast Model Setup Summary                                           ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 2.214  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 5.239  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 5.439  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 9.886  ; 0.000         ;
; inst63                                    ; 23.544 ; 0.000         ;
; inst85                                    ; 23.550 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Hold Summary                                            ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; -0.101 ; -0.697        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 0.216  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 0.220  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.224  ; 0.000         ;
; inst63                                    ; 0.378  ; 0.000         ;
; inst85                                    ; 0.378  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Recovery Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 1.978  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 10.448 ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 10.698 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 10.715 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 11.626 ; 0.000         ;
; inst85                                    ; 11.931 ; 0.000         ;
; inst63                                    ; 24.144 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Removal Summary                                         ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; 0.007  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 0.227  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 0.432  ; 0.000         ;
; inst63                                    ; 0.610  ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 0.652  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.725  ; 0.000         ;
; inst85                                    ; 12.925 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 2.495  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 11.448 ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 11.870 ; 0.000         ;
; inst63                                    ; 11.870 ; 0.000         ;
; inst85                                    ; 11.870 ; 0.000         ;
; CLK40DES1                                 ; 12.500 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 24.370 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 49.083 ; 0.000         ;
; altera_reserved_tck                       ; 98.000 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Setup Times                                                                                       ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 2.389 ; 2.389 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 2.389 ; 2.389 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 1.699 ; 1.699 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 1.918 ; 1.918 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 1.987 ; 1.987 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 2.032 ; 2.032 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 1.710 ; 1.710 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 2.063 ; 2.063 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 2.048 ; 2.048 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 2.005 ; 2.005 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 2.061 ; 2.061 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 2.143 ; 2.143 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 2.140 ; 2.140 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 2.584 ; 2.584 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 2.544 ; 2.544 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 2.336 ; 2.336 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 2.532 ; 2.532 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 2.430 ; 2.430 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 2.342 ; 2.342 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 2.425 ; 2.425 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 2.429 ; 2.429 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 2.380 ; 2.380 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 2.544 ; 2.544 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 2.754 ; 2.754 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 2.754 ; 2.754 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 2.738 ; 2.738 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 2.596 ; 2.596 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 2.662 ; 2.662 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 2.693 ; 2.693 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 2.957 ; 2.957 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 2.791 ; 2.791 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 2.869 ; 2.869 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 2.699 ; 2.699 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 2.957 ; 2.957 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 2.385 ; 2.385 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 2.725 ; 2.725 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 2.873 ; 2.873 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 2.590 ; 2.590 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 2.416 ; 2.416 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 2.737 ; 2.737 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.988 ; 2.988 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.977 ; 2.977 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.927 ; 2.927 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.741 ; 2.741 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.744 ; 2.744 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 2.635 ; 2.635 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.785 ; 2.785 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 2.752 ; 2.752 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.703 ; 2.703 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 2.591 ; 2.591 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 2.883 ; 2.883 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 2.449 ; 2.449 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 2.689 ; 2.689 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 2.480 ; 2.480 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.927 ; 2.927 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 2.691 ; 2.691 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 2.584 ; 2.584 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 2.618 ; 2.618 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 2.874 ; 2.874 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 2.441 ; 2.441 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 2.988 ; 2.988 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 2.729 ; 2.729 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 2.611 ; 2.611 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 2.621 ; 2.621 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 2.524 ; 2.524 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 2.459 ; 2.459 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.582 ; 2.582 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 2.688 ; 2.688 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.911 ; 2.911 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 2.326 ; 2.326 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 2.752 ; 2.752 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 2.402 ; 2.402 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 2.619 ; 2.619 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 2.682 ; 2.682 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 3.543 ; 3.543 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 3.485 ; 3.485 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 3.403 ; 3.403 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 3.403 ; 3.403 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 3.387 ; 3.387 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 3.245 ; 3.245 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 3.311 ; 3.311 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 3.342 ; 3.342 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 2.432 ; 2.432 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 3.592 ; 3.592 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 3.015 ; 3.015 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 3.300 ; 3.300 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 3.592 ; 3.592 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 3.479 ; 3.479 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 3.404 ; 3.404 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 3.597 ; 3.597 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 0.939 ; 0.939 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 1.153 ; 1.153 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 0.679 ; 0.679 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 0.766 ; 0.766 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 0.527 ; 0.527 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 1.279 ; 1.279 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 0.515 ; 0.515 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 1.194 ; 1.194 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 0.329 ; 0.329 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 1.258 ; 1.258 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 0.328 ; 0.328 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 0.910 ; 0.910 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 2.958 ; 2.958 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 3.091 ; 3.091 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 3.277 ; 3.277 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 3.163 ; 3.163 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 3.105 ; 3.105 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 3.371 ; 3.371 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 3.058 ; 3.058 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 3.499 ; 3.499 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 3.162 ; 3.162 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 3.597 ; 3.597 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 0.519 ; 0.519 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 0.842 ; 0.842 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 0.459 ; 0.459 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 1.004 ; 1.004 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 0.921 ; 0.921 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 0.896 ; 0.896 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 0.456 ; 0.456 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 0.733 ; 0.733 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 0.462 ; 0.462 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 0.757 ; 0.757 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 3.590 ; 3.590 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 3.085 ; 3.085 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 2.942 ; 2.942 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 3.010 ; 3.010 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 2.476 ; 2.476 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 2.762 ; 2.762 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 2.601 ; 2.601 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 2.762 ; 2.762 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 2.575 ; 2.575 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 2.729 ; 2.729 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 2.489 ; 2.489 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 3.010 ; 3.010 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 2.513 ; 2.513 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 2.942 ; 2.942 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 2.618 ; 2.618 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 2.688 ; 2.688 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 2.510 ; 2.510 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 2.748 ; 2.748 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 2.824 ; 2.824 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 2.761 ; 2.761 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 2.337 ; 2.337 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 2.610 ; 2.610 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 2.252 ; 2.252 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 2.638 ; 2.638 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 2.988 ; 2.988 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.531 ; 2.531 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.698 ; 2.698 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.397 ; 2.397 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.748 ; 2.748 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 2.455 ; 2.455 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.809 ; 2.809 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.542 ; 2.542 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.796 ; 2.796 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.366 ; 2.366 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.873 ; 2.873 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 2.319 ; 2.319 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.988 ; 2.988 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 2.313 ; 2.313 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.869 ; 2.869 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 2.396 ; 2.396 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.706 ; 2.706 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.340 ; 2.340 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.796 ; 2.796 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 2.467 ; 2.467 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 2.140 ; 2.140 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 1.281 ; 1.281 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 0.941 ; 0.941 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 1.155 ; 1.155 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 0.681 ; 0.681 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 0.768 ; 0.768 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 0.529 ; 0.529 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 1.281 ; 1.281 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 0.517 ; 0.517 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 1.196 ; 1.196 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 0.331 ; 0.331 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 1.260 ; 1.260 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 0.330 ; 0.330 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 0.912 ; 0.912 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 0.482 ; 0.482 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 1.170 ; 1.170 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 0.676 ; 0.676 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 0.898 ; 0.898 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 0.475 ; 0.475 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 1.010 ; 1.010 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 0.464 ; 0.464 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 1.268 ; 1.268 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 0.523 ; 0.523 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 1.007 ; 1.007 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 0.521 ; 0.521 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 0.844 ; 0.844 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 0.461 ; 0.461 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 1.006 ; 1.006 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 0.923 ; 0.923 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 0.898 ; 0.898 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 0.458 ; 0.458 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 0.735 ; 0.735 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 0.464 ; 0.464 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 0.759 ; 0.759 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 2.141 ; 2.141 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 2.716 ; 2.716 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -1.577 ; -1.577 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.267 ; -2.267 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -1.577 ; -1.577 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -1.796 ; -1.796 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -1.865 ; -1.865 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -1.910 ; -1.910 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -1.588 ; -1.588 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -1.941 ; -1.941 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -1.926 ; -1.926 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -1.883 ; -1.883 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -1.939 ; -1.939 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.021 ; -2.021 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.018 ; -2.018 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.048 ; -2.048 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -1.957 ; -1.957 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.043 ; -2.043 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.173 ; -2.173 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.099 ; -2.099 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.189 ; -2.189 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.057 ; -2.057 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -1.966 ; -1.966 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -1.992 ; -1.992 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -1.957 ; -1.957 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.474 ; -2.474 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.632 ; -2.632 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.616 ; -2.616 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.474 ; -2.474 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.540 ; -2.540 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.571 ; -2.571 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.262 ; -2.262 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -2.269 ; -2.269 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -2.485 ; -2.485 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.262 ; -2.262 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.466 ; -2.466 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.262 ; -2.262 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.603 ; -2.603 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.750 ; -2.750 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.459 ; -2.459 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -1.857 ; -1.857 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -2.615 ; -2.615 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.770 ; -1.770 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.471 ; -2.471 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.354 ; -2.354 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.064 ; -2.064 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.506 ; -2.506 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.099 ; -2.099 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.491 ; -2.491 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.421 ; -2.421 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.477 ; -2.477 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -2.155 ; -2.155 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -2.261 ; -2.261 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -2.236 ; -2.236 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -2.350 ; -2.350 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.028 ; -2.028 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.434 ; -2.434 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -2.303 ; -2.303 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.369 ; -2.369 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.267 ; -2.267 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.288 ; -2.288 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -1.879 ; -1.879 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.186 ; -2.186 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -1.892 ; -1.892 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.384 ; -2.384 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -2.134 ; -2.134 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.047 ; -2.047 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.157 ; -2.157 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -2.213 ; -2.213 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -1.770 ; -1.770 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.011 ; -2.011 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.865 ; -1.865 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -1.856 ; -1.856 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -2.032 ; -2.032 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -2.048 ; -2.048 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.560 ; -2.560 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -3.317 ; -3.317 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -3.363 ; -3.363 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.471 ; -2.471 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.629 ; -2.629 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.613 ; -2.613 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.471 ; -2.471 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.537 ; -2.537 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.568 ; -2.568 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.310 ; -2.310 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.420 ; -2.420 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.420 ; -2.420 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.478 ; -2.478 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.816 ; -2.816 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.980 ; -2.980 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.496 ; -1.496 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.218 ; -0.218 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -0.829 ; -0.829 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -1.043 ; -1.043 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -0.569 ; -0.569 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.656 ; -0.656 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -0.417 ; -0.417 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -1.169 ; -1.169 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -0.405 ; -0.405 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -1.084 ; -1.084 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.219 ; -0.219 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -1.148 ; -1.148 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.218 ; -0.218 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.800 ; -0.800 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.370 ; -0.370 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -1.058 ; -1.058 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.564 ; -0.564 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.786 ; -0.786 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.363 ; -0.363 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.898 ; -0.898 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.352 ; -0.352 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -1.156 ; -1.156 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.411 ; -0.411 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.895 ; -0.895 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.409 ; -0.409 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.732 ; -0.732 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.349 ; -0.349 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.894 ; -0.894 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.811 ; -0.811 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.786 ; -0.786 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.346 ; -0.346 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.623 ; -0.623 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.352 ; -0.352 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.647 ; -0.647 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.497 ; -1.497 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.567 ; -2.567 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.611 ; -2.611 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -2.130 ; -2.130 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -2.354 ; -2.354 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -2.640 ; -2.640 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -2.479 ; -2.479 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -2.640 ; -2.640 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.450 ; -2.450 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.607 ; -2.607 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -2.361 ; -2.361 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.884 ; -2.884 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -2.382 ; -2.382 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.730 ; -2.730 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -2.415 ; -2.415 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -2.262 ; -2.262 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -2.387 ; -2.387 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -2.626 ; -2.626 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -2.702 ; -2.702 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -2.639 ; -2.639 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -2.215 ; -2.215 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -2.488 ; -2.488 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -2.130 ; -2.130 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -2.516 ; -2.516 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -2.191 ; -2.191 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.409 ; -2.409 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.576 ; -2.576 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.275 ; -2.275 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.626 ; -2.626 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.333 ; -2.333 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.687 ; -2.687 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.420 ; -2.420 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.674 ; -2.674 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.244 ; -2.244 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.751 ; -2.751 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -2.197 ; -2.197 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.866 ; -2.866 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.191 ; -2.191 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.747 ; -2.747 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -2.274 ; -2.274 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.584 ; -2.584 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.218 ; -2.218 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.674 ; -2.674 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.345 ; -2.345 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.498 ; -1.498 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.220 ; -0.220 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -0.831 ; -0.831 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -1.045 ; -1.045 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -0.571 ; -0.571 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -0.658 ; -0.658 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -0.419 ; -0.419 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -1.171 ; -1.171 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -0.407 ; -0.407 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -1.086 ; -1.086 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.221 ; -0.221 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -1.150 ; -1.150 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.220 ; -0.220 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -0.802 ; -0.802 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.372 ; -0.372 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -1.060 ; -1.060 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.566 ; -0.566 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.788 ; -0.788 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.365 ; -0.365 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.900 ; -0.900 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.354 ; -0.354 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -1.158 ; -1.158 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.413 ; -0.413 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.897 ; -0.897 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.411 ; -0.411 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.734 ; -0.734 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.351 ; -0.351 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.896 ; -0.896 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.813 ; -0.813 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -0.788 ; -0.788 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.348 ; -0.348 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.625 ; -0.625 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.354 ; -0.354 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.649 ; -0.649 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.499 ; -1.499 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.573 ; -2.573 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 2.982 ; 2.982 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 3.620 ; 3.620 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 4.159 ; 4.159 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 4.154 ; 4.154 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 3.846 ; 3.846 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.334 ; 3.334 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 4.159 ; 4.159 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 3.939 ; 3.939 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 3.879 ; 3.879 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 3.866 ; 3.866 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 3.059 ; 3.059 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.641 ; 3.641 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 2.992 ; 2.992 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 5.590 ; 5.590 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 5.068 ; 5.068 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 5.462 ; 5.462 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 4.896 ; 4.896 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 5.220 ; 5.220 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 4.615 ; 4.615 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 5.590 ; 5.590 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 4.980 ; 4.980 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 5.387 ; 5.387 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 5.098 ; 5.098 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 5.126 ; 5.126 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 4.616 ; 4.616 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 5.131 ; 5.131 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 4.803 ; 4.803 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 5.377 ; 5.377 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 4.373 ; 4.373 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 4.901 ; 4.901 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 4.686 ; 4.686 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 4.983 ; 4.983 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 4.166 ; 4.166 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 4.689 ; 4.689 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 4.430 ; 4.430 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 5.366 ; 5.366 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 4.841 ; 4.841 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 4.719 ; 4.719 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 4.751 ; 4.751 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 4.889 ; 4.889 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 4.567 ; 4.567 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 4.591 ; 4.591 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 4.072 ; 4.072 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 4.318 ; 4.318 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 4.072 ; 4.072 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 4.609 ; 4.609 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;       ; 1.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 4.709 ; 4.709 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 6.439 ; 6.439 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 5.990 ; 5.990 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 6.026 ; 6.026 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 6.238 ; 6.238 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 6.380 ; 6.380 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 5.421 ; 5.421 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 6.368 ; 6.368 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 5.950 ; 5.950 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 6.301 ; 6.301 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 6.218 ; 6.218 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 5.997 ; 5.997 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 5.977 ; 5.977 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 6.436 ; 6.436 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 5.210 ; 5.210 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 5.654 ; 5.654 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 5.281 ; 5.281 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 6.224 ; 6.224 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 5.312 ; 5.312 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 6.439 ; 6.439 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 5.453 ; 5.453 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 6.261 ; 6.261 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 5.576 ; 5.576 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 5.547 ; 5.547 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 5.632 ; 5.632 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 5.684 ; 5.684 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 6.156 ; 6.156 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 6.305 ; 6.305 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 6.197 ; 6.197 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 6.296 ; 6.296 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 5.851 ; 5.851 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 6.066 ; 6.066 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 5.752 ; 5.752 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 5.657 ; 5.657 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 4.748 ; 4.748 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 6.122 ; 6.122 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 1.469 ;       ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 3.583 ; 3.583 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 2.423 ;       ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.637 ; 3.637 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;       ; 2.423 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 5.203 ; 5.203 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 5.016 ; 5.016 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 4.845 ; 4.845 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 4.109 ; 4.109 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 5.203 ; 5.203 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 4.775 ; 4.775 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 4.808 ; 4.808 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 4.901 ; 4.901 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 4.796 ; 4.796 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 4.451 ; 4.451 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 3.388 ; 3.388 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 5.808 ; 5.808 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 5.174 ; 5.174 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 5.216 ; 5.216 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 5.549 ; 5.549 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 5.460 ; 5.460 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 4.664 ; 4.664 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 5.808 ; 5.808 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 5.395 ; 5.395 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 5.614 ; 5.614 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 5.453 ; 5.453 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 5.021 ; 5.021 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 5.001 ; 5.001 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 5.471 ; 5.471 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 4.621 ; 4.621 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 5.004 ; 5.004 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 4.641 ; 4.641 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 5.583 ; 5.583 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 4.660 ; 4.660 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 5.698 ; 5.698 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 4.520 ; 4.520 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 5.307 ; 5.307 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 4.805 ; 4.805 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 4.725 ; 4.725 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 4.939 ; 4.939 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 4.796 ; 4.796 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 5.262 ; 5.262 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 5.363 ; 5.363 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 5.182 ; 5.182 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 5.155 ; 5.155 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 4.885 ; 4.885 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 5.074 ; 5.074 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 4.628 ; 4.628 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 4.759 ; 4.759 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 4.578 ; 4.578 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 6.437 ; 6.437 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 5.988 ; 5.988 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 6.024 ; 6.024 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 6.236 ; 6.236 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 6.378 ; 6.378 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 5.419 ; 5.419 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 6.366 ; 6.366 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 5.948 ; 5.948 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 6.299 ; 6.299 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 6.216 ; 6.216 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 5.995 ; 5.995 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 5.975 ; 5.975 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 6.434 ; 6.434 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 5.208 ; 5.208 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 5.652 ; 5.652 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 5.279 ; 5.279 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 6.222 ; 6.222 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 5.310 ; 5.310 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 6.437 ; 6.437 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 5.451 ; 5.451 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 6.259 ; 6.259 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 5.574 ; 5.574 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 5.545 ; 5.545 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 5.630 ; 5.630 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 5.682 ; 5.682 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 6.154 ; 6.154 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 6.303 ; 6.303 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 6.195 ; 6.195 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 6.294 ; 6.294 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 5.849 ; 5.849 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 6.064 ; 6.064 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 5.750 ; 5.750 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 5.655 ; 5.655 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 6.120 ; 6.120 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 3.368 ; 3.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.457 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.288 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.457 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.457 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.222 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.354 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.457 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.288 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.457 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.457 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.222 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.354 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 5.710 ; 5.710 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 5.613 ; 5.613 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 5.628 ; 5.628 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 5.257 ; 5.257 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 5.710 ; 5.710 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 5.125 ; 5.125 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 5.514 ; 5.514 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 5.014 ; 5.014 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 5.069 ; 5.069 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 5.008 ; 5.008 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 5.587 ; 5.587 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 4.520 ; 4.520 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 5.072 ; 5.072 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 4.838 ; 4.838 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 4.862 ; 4.862 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 4.654 ; 4.654 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 5.179 ; 5.179 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 4.376 ; 4.376 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 5.335 ; 5.335 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 4.006 ; 4.006 ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 5.015 ; 5.015 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 4.984 ; 4.984 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 5.356 ; 5.356 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 5.002 ; 5.002 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 5.471 ; 5.471 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 4.580 ; 4.580 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 5.190 ; 5.190 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 4.467 ; 4.467 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 4.705 ; 4.705 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 4.299 ; 4.299 ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 4.467 ; 4.467 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 4.139 ; 4.139 ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 4.677 ; 4.677 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 6.181 ; 6.181 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 5.986 ; 5.986 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 5.864 ; 5.864 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 5.554 ; 5.554 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 6.181 ; 6.181 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 5.430 ; 5.430 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 5.788 ; 5.788 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 5.400 ; 5.400 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 5.591 ; 5.591 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 5.457 ; 5.457 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 6.058 ; 6.058 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 4.817 ; 4.817 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 5.367 ; 5.367 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 5.131 ; 5.131 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 5.532 ; 5.532 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 5.198 ; 5.198 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 5.496 ; 5.496 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 5.166 ; 5.166 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 5.623 ; 5.623 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 4.605 ; 4.605 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 5.308 ; 5.308 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 4.982 ; 4.982 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 5.662 ; 5.662 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 5.246 ; 5.246 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 5.495 ; 5.495 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 5.503 ; 5.503 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 5.294 ; 5.294 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 5.350 ; 5.350 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 5.305 ; 5.305 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 4.716 ; 4.716 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 5.308 ; 5.308 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 4.787 ; 4.787 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 5.152 ; 5.152 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 2.982 ; 2.982 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 3.620 ; 3.620 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 3.334 ; 3.334 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 3.876 ; 3.876 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 3.350 ; 3.350 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.334 ; 3.334 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 3.437 ; 3.437 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 3.500 ; 3.500 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 3.446 ; 3.446 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 3.356 ; 3.356 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 3.059 ; 3.059 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.641 ; 3.641 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 2.992 ; 2.992 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 3.490 ; 3.490 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 4.485 ; 4.485 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 4.536 ; 4.536 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 3.926 ; 3.926 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 3.931 ; 3.931 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 3.956 ; 3.956 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 3.950 ; 3.950 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 4.009 ; 4.009 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 3.773 ; 3.773 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 3.643 ; 3.643 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 4.015 ; 4.015 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 3.976 ; 3.976 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 4.462 ; 4.462 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 3.933 ; 3.933 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 4.621 ; 4.621 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 4.182 ; 4.182 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 4.446 ; 4.446 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 4.048 ; 4.048 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 4.125 ; 4.125 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 3.882 ; 3.882 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 4.139 ; 4.139 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 4.236 ; 4.236 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 4.232 ; 4.232 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 4.319 ; 4.319 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 4.409 ; 4.409 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 3.907 ; 3.907 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 4.055 ; 4.055 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 3.490 ; 3.490 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 4.018 ; 4.018 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 4.072 ; 4.072 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 4.318 ; 4.318 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 4.072 ; 4.072 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 4.609 ; 4.609 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;       ; 1.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 4.243 ; 4.243 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 3.633 ; 3.633 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 4.911 ; 4.911 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 4.953 ; 4.953 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 4.018 ; 4.018 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 4.514 ; 4.514 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 4.249 ; 4.249 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 4.528 ; 4.528 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 4.140 ; 4.140 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 4.276 ; 4.276 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 3.720 ; 3.720 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 4.519 ; 4.519 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 3.859 ; 3.859 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 4.391 ; 4.391 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 4.109 ; 4.109 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 4.111 ; 4.111 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 3.703 ; 3.703 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 4.200 ; 4.200 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 4.381 ; 4.381 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 4.409 ; 4.409 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 4.221 ; 4.221 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 4.336 ; 4.336 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 3.883 ; 3.883 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 4.428 ; 4.428 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 3.768 ; 3.768 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 4.359 ; 4.359 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 4.002 ; 4.002 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 4.433 ; 4.433 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 3.633 ; 3.633 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 4.223 ; 4.223 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 3.753 ; 3.753 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 3.947 ; 3.947 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 3.683 ; 3.683 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 4.332 ; 4.332 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 3.778 ; 3.778 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 4.108 ; 4.108 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 1.469 ;       ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 3.529 ; 3.529 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 2.423 ;       ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.532 ; 3.532 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;       ; 2.423 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 3.454 ; 3.454 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 4.194 ; 4.194 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 3.944 ; 3.944 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.664 ; 3.664 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 3.485 ; 3.485 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 3.454 ; 3.454 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 3.483 ; 3.483 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 3.593 ; 3.593 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 3.970 ; 3.970 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 3.962 ; 3.962 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 3.388 ; 3.388 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 3.333 ; 3.333 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 4.975 ; 4.975 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 5.017 ; 5.017 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 5.350 ; 5.350 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 5.261 ; 5.261 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 4.465 ; 4.465 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 5.609 ; 5.609 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 5.196 ; 5.196 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 5.415 ; 5.415 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 5.254 ; 5.254 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 4.822 ; 4.822 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 4.802 ; 4.802 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 5.272 ; 5.272 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 4.115 ; 4.115 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 4.608 ; 4.608 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 4.220 ; 4.220 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 4.228 ; 4.228 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 3.949 ; 3.949 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 4.107 ; 4.107 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 3.822 ; 3.822 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 4.131 ; 4.131 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 3.469 ; 3.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 4.256 ; 4.256 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 3.830 ; 3.830 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 4.010 ; 4.010 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 3.768 ; 3.768 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 3.996 ; 3.996 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 3.697 ; 3.697 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 3.963 ; 3.963 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 3.333 ; 3.333 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 4.027 ; 4.027 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 4.429 ; 4.429 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 4.560 ; 4.560 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 4.578 ; 4.578 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 5.208 ; 5.208 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 5.988 ; 5.988 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 6.024 ; 6.024 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 6.236 ; 6.236 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 6.378 ; 6.378 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 5.419 ; 5.419 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 6.366 ; 6.366 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 5.948 ; 5.948 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 6.299 ; 6.299 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 6.216 ; 6.216 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 5.995 ; 5.995 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 5.975 ; 5.975 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 6.434 ; 6.434 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 5.208 ; 5.208 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 5.652 ; 5.652 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 5.279 ; 5.279 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 6.222 ; 6.222 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 5.310 ; 5.310 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 6.437 ; 6.437 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 5.451 ; 5.451 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 6.259 ; 6.259 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 5.574 ; 5.574 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 5.545 ; 5.545 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 5.630 ; 5.630 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 5.682 ; 5.682 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 6.154 ; 6.154 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 6.303 ; 6.303 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 6.195 ; 6.195 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 6.294 ; 6.294 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 5.849 ; 5.849 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 6.064 ; 6.064 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 5.750 ; 5.750 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 5.655 ; 5.655 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 5.867 ; 5.867 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 3.368 ; 3.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.222 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.288 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.457 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.457 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.222 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.354 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.222 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.288 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.457 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.457 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.222 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.354 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 4.006 ; 4.006 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 5.613 ; 5.613 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 5.628 ; 5.628 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 5.257 ; 5.257 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 5.710 ; 5.710 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 5.125 ; 5.125 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 5.514 ; 5.514 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 5.014 ; 5.014 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 5.069 ; 5.069 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 5.008 ; 5.008 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 5.587 ; 5.587 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 4.520 ; 4.520 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 5.072 ; 5.072 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 4.838 ; 4.838 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 4.862 ; 4.862 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 4.654 ; 4.654 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 5.179 ; 5.179 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 4.376 ; 4.376 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 5.335 ; 5.335 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 4.006 ; 4.006 ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 5.015 ; 5.015 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 4.984 ; 4.984 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 5.356 ; 5.356 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 5.002 ; 5.002 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 5.471 ; 5.471 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 4.580 ; 4.580 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 5.190 ; 5.190 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 4.467 ; 4.467 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 4.705 ; 4.705 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 4.299 ; 4.299 ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 4.467 ; 4.467 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 4.139 ; 4.139 ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 4.677 ; 4.677 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 4.605 ; 4.605 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 5.986 ; 5.986 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 5.864 ; 5.864 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 5.554 ; 5.554 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 6.181 ; 6.181 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 5.430 ; 5.430 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 5.788 ; 5.788 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 5.400 ; 5.400 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 5.591 ; 5.591 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 5.457 ; 5.457 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 6.058 ; 6.058 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 4.817 ; 4.817 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 5.367 ; 5.367 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 5.131 ; 5.131 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 5.532 ; 5.532 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 5.198 ; 5.198 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 5.496 ; 5.496 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 5.166 ; 5.166 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 5.623 ; 5.623 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 4.605 ; 4.605 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 5.308 ; 5.308 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 4.982 ; 4.982 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 5.662 ; 5.662 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 5.246 ; 5.246 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 5.495 ; 5.495 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 5.503 ; 5.503 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 5.294 ; 5.294 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 5.350 ; 5.350 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 5.305 ; 5.305 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 4.716 ; 4.716 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 5.308 ; 5.308 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 4.787 ; 4.787 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 5.152 ; 5.152 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbD[12]    ; foBSYn      ; 6.236 ; 6.236 ; 6.236 ; 6.236 ;
; fbD[13]    ; foBSYn      ; 6.369 ; 6.369 ; 6.369 ; 6.369 ;
; fbD[14]    ; foBSYn      ; 6.513 ; 6.513 ; 6.513 ; 6.513 ;
; fbD[15]    ; foBSYn      ; 6.399 ; 6.399 ; 6.399 ; 6.399 ;
; fbD[16]    ; foBSYn      ; 6.341 ; 6.341 ; 6.341 ; 6.341 ;
; fbD[17]    ; foBSYn      ; 6.601 ; 6.601 ; 6.601 ; 6.601 ;
; fbD[18]    ; foBSYn      ; 6.288 ; 6.288 ; 6.288 ; 6.288 ;
; fbD[19]    ; foBSYn      ; 6.729 ; 6.729 ; 6.729 ; 6.729 ;
; fbD[20]    ; foBSYn      ; 6.267 ; 6.267 ; 6.267 ; 6.267 ;
; fbD[21]    ; foBSYn      ; 6.702 ; 6.702 ; 6.702 ; 6.702 ;
; fbTENn     ; foBSYn      ;       ; 6.252 ; 6.252 ;       ;
; fiBENn     ; fbCTRLn     ; 6.860 ; 6.860 ; 6.860 ; 6.860 ;
; fiBENn     ; fbTENn      ; 6.860 ; 6.860 ; 6.860 ; 6.860 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbD[12]    ; foBSYn      ; 6.236 ; 6.236 ; 6.236 ; 6.236 ;
; fbD[13]    ; foBSYn      ; 6.369 ; 6.369 ; 6.369 ; 6.369 ;
; fbD[14]    ; foBSYn      ; 6.513 ; 6.513 ; 6.513 ; 6.513 ;
; fbD[15]    ; foBSYn      ; 6.399 ; 6.399 ; 6.399 ; 6.399 ;
; fbD[16]    ; foBSYn      ; 6.341 ; 6.341 ; 6.341 ; 6.341 ;
; fbD[17]    ; foBSYn      ; 6.601 ; 6.601 ; 6.601 ; 6.601 ;
; fbD[18]    ; foBSYn      ; 6.288 ; 6.288 ; 6.288 ; 6.288 ;
; fbD[19]    ; foBSYn      ; 6.729 ; 6.729 ; 6.729 ; 6.729 ;
; fbD[20]    ; foBSYn      ; 6.267 ; 6.267 ; 6.267 ; 6.267 ;
; fbD[21]    ; foBSYn      ; 6.702 ; 6.702 ; 6.702 ; 6.702 ;
; fbTENn     ; foBSYn      ;       ; 6.252 ; 6.252 ;       ;
; fiBENn     ; fbCTRLn     ; 6.860 ; 6.860 ; 6.860 ; 6.860 ;
; fiBENn     ; fbTENn      ; 6.860 ; 6.860 ; 6.860 ; 6.860 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                  ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 4.904 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.904 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 5.257 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 4.458 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 5.010 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 5.010 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 5.162 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 4.949 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 5.162 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 4.959 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 5.159 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 4.959 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 5.011 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 4.917 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 5.011 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 4.917 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 5.126 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 4.762 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 4.995 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 4.762 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 5.116 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 4.774 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 4.971 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 4.623 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 4.995 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 4.625 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 4.971 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 4.625 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 4.985 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 4.604 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 4.809 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 4.604 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 4.809 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 4.458 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 4.925 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 4.458 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 5.257 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.805 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 4.365 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 4.917 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 4.917 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 5.069 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 4.856 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 5.069 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 4.866 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 5.066 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 4.866 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 4.918 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 4.824 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 4.918 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 4.824 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 5.033 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 4.669 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 4.902 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 4.669 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 5.023 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 4.681 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 4.878 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 4.530 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 4.902 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 4.532 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 4.878 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 4.532 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 4.892 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 4.511 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 4.716 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 4.511 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 4.716 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 4.365 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 4.832 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 4.365 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 4.805 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 4.284 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 4.284 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                          ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 4.702 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.702 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.365 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 3.708 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 4.260 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 4.260 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 4.412 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 4.199 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 4.412 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 4.209 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 4.409 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 4.209 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 4.261 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 4.167 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 4.261 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 4.167 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 4.376 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 4.012 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 4.245 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 4.012 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 4.366 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 4.024 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 4.221 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 3.873 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 4.245 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 3.875 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 4.221 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 3.875 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 4.235 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 3.854 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 4.059 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 3.854 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 4.059 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 3.708 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 4.175 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 3.708 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.365 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.805 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 4.166 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 4.718 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 4.718 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 4.870 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 4.657 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 4.870 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 4.667 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 4.867 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 4.667 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 4.719 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 4.625 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 4.719 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 4.625 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 4.834 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 4.470 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 4.703 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 4.470 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 4.824 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 4.482 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 4.679 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 4.331 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 4.703 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 4.333 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 4.679 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 4.333 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 4.693 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 4.312 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 4.517 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 4.312 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 4.517 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 4.166 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 4.633 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 4.166 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 4.805 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 4.283 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 4.283 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 4.904     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.904     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 5.257     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 4.458     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 5.010     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 5.010     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 5.162     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 4.949     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 5.162     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 4.959     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 5.159     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 4.959     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 5.011     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 4.917     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 5.011     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 4.917     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 5.126     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 4.762     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 4.995     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 4.762     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 5.116     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 4.774     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 4.971     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 4.623     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 4.995     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 4.625     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 4.971     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 4.625     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 4.985     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 4.604     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 4.809     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 4.604     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 4.809     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 4.458     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 4.925     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 4.458     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 5.257     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.805     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 4.365     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 4.917     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 4.917     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 5.069     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 4.856     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 5.069     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 4.866     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 5.066     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 4.866     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 4.918     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 4.824     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 4.918     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 4.824     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 5.033     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 4.669     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 4.902     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 4.669     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 5.023     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 4.681     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 4.878     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 4.530     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 4.902     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 4.532     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 4.878     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 4.532     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 4.892     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 4.511     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 4.716     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 4.511     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 4.716     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 4.365     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 4.832     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 4.365     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 4.805     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 4.284     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 4.284     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                  ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 4.702     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.702     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.365     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 3.708     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 4.260     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 4.260     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 4.412     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 4.199     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 4.412     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 4.209     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 4.409     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 4.209     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 4.261     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 4.167     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 4.261     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 4.167     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 4.376     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 4.012     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 4.245     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 4.012     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 4.366     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 4.024     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 4.221     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 3.873     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 4.245     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 3.875     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 4.221     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 3.875     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 4.235     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 3.854     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 4.059     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 3.854     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 4.059     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 3.708     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 4.175     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 3.708     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.365     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.805     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 4.166     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 4.718     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 4.718     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 4.870     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 4.657     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 4.870     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 4.667     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 4.867     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 4.667     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 4.719     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 4.625     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 4.719     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 4.625     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 4.834     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 4.470     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 4.703     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 4.470     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 4.824     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 4.482     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 4.679     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 4.331     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 4.703     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 4.333     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 4.679     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 4.333     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 4.693     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 4.312     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 4.517     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 4.312     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 4.517     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 4.166     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 4.633     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 4.166     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 4.805     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 4.283     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 4.283     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+--------------------------------------------+--------+--------+----------+---------+---------------------+
; Clock                                      ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack                           ; 0.820  ; -0.101 ; 0.476    ; 0.007   ; 2.305               ;
;  CLK40DES1                                 ; N/A    ; N/A    ; N/A      ; N/A     ; 12.500              ;
;  PLL0:inst44|altpll:altpll_component|_clk0 ; 4.238  ; -0.101 ; 7.873    ; 0.007   ; 11.092              ;
;  PLL0:inst44|altpll:altpll_component|_clk1 ; 3.718  ; 0.220  ; 9.978    ; 0.227   ; 24.180              ;
;  PLL0:inst44|altpll:altpll_component|_clk2 ; 6.474  ; 0.216  ; 8.136    ; 0.432   ; 48.769              ;
;  PLL0:inst44|altpll:altpll_component|_clk4 ; 0.820  ; 0.224  ; 0.476    ; 0.725   ; 2.305               ;
;  altera_reserved_tck                       ; N/A    ; N/A    ; N/A      ; N/A     ; 97.778              ;
;  ddlctrlr:inst|CLMN_READ_STATUS_2          ; N/A    ; N/A    ; 8.495    ; 0.652   ; 11.680              ;
;  inst63                                    ; 22.035 ; 0.378  ; 22.807   ; 0.610   ; 11.680              ;
;  inst85                                    ; 22.043 ; 0.378  ; 11.174   ; 12.925  ; 11.680              ;
; Design-wide TNS                            ; 0.0    ; -0.697 ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK40DES1                                 ; N/A    ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk0 ; 0.000  ; -0.697 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk1 ; 0.000  ; 0.000  ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk2 ; 0.000  ; 0.000  ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk4 ; 0.000  ; 0.000  ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck                       ; N/A    ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  ddlctrlr:inst|CLMN_READ_STATUS_2          ; N/A    ; N/A    ; 0.000    ; 0.000   ; 0.000               ;
;  inst63                                    ; 0.000  ; 0.000  ; 0.000    ; 0.000   ; 0.000               ;
;  inst85                                    ; 0.000  ; 0.000  ; 0.000    ; 0.000   ; 0.000               ;
+--------------------------------------------+--------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Times                                                                                       ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 5.467 ; 5.467 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 5.467 ; 5.467 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 3.718 ; 3.718 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 4.252 ; 4.252 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.462 ; 4.462 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 4.571 ; 4.571 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 3.720 ; 3.720 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 4.649 ; 4.649 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 4.595 ; 4.595 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 4.495 ; 4.495 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 4.609 ; 4.609 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 4.874 ; 4.874 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 4.866 ; 4.866 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 5.858 ; 5.858 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 5.982 ; 5.982 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 5.352 ; 5.352 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 5.946 ; 5.946 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 5.610 ; 5.610 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 5.344 ; 5.344 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 5.606 ; 5.606 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 5.644 ; 5.644 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 5.536 ; 5.536 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 5.982 ; 5.982 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 6.462 ; 6.462 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 6.462 ; 6.462 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 6.423 ; 6.423 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 5.970 ; 5.970 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 6.299 ; 6.299 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 6.269 ; 6.269 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 7.139 ; 7.139 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 6.704 ; 6.704 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 6.887 ; 6.887 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 6.399 ; 6.399 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 7.139 ; 7.139 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 5.206 ; 5.206 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 6.499 ; 6.499 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 6.824 ; 6.824 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.810 ; 5.810 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 5.365 ; 5.365 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 6.308 ; 6.308 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 7.005 ; 7.005 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 6.476 ; 6.476 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 6.520 ; 6.520 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 6.224 ; 6.224 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 5.863 ; 5.863 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 5.877 ; 5.877 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 6.328 ; 6.328 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 6.355 ; 6.355 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 6.070 ; 6.070 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 6.044 ; 6.044 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 6.770 ; 6.770 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 5.682 ; 5.682 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 5.716 ; 5.716 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 5.547 ; 5.547 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 6.622 ; 6.622 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 5.855 ; 5.855 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 5.707 ; 5.707 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 5.912 ; 5.912 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 6.611 ; 6.611 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 5.491 ; 5.491 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 6.914 ; 6.914 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 6.253 ; 6.253 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 6.007 ; 6.007 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 6.052 ; 6.052 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.677 ; 5.677 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 5.450 ; 5.450 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 6.138 ; 6.138 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 6.438 ; 6.438 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 7.005 ; 7.005 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 5.189 ; 5.189 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 6.551 ; 6.551 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 5.340 ; 5.340 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 5.903 ; 5.903 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 6.096 ; 6.096 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 8.252 ; 8.252 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 8.152 ; 8.152 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 7.997 ; 7.997 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 7.997 ; 7.997 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 7.958 ; 7.958 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.505 ; 7.505 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 7.834 ; 7.834 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 7.804 ; 7.804 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 5.666 ; 5.666 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 8.576 ; 8.576 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 6.717 ; 6.717 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 7.906 ; 7.906 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 8.576 ; 8.576 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 7.998 ; 7.998 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 7.810 ; 7.810 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 8.818 ; 8.818 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 1.809 ; 1.809 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.614 ; 2.614 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 1.472 ; 1.472 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 1.405 ; 1.405 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 1.059 ; 1.059 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.958 ; 2.958 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 1.096 ; 1.096 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.721 ; 2.721 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 0.583 ; 0.583 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 3.183 ; 3.183 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 0.572 ; 0.572 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 1.768 ; 1.768 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 6.843 ; 6.843 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 7.100 ; 7.100 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 7.519 ; 7.519 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 7.267 ; 7.267 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 7.267 ; 7.267 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 7.989 ; 7.989 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 7.179 ; 7.179 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 8.324 ; 8.324 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 7.512 ; 7.512 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 8.818 ; 8.818 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 1.133 ; 1.133 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 1.872 ; 1.872 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 0.817 ; 0.817 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.658 ; 2.658 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 2.485 ; 2.485 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.354 ; 2.354 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 0.938 ; 0.938 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 1.920 ; 1.920 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 0.948 ; 0.948 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 1.613 ; 1.613 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 8.305 ; 8.305 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.137 ; 7.137 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.619 ; 6.619 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 7.044 ; 7.044 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 5.539 ; 5.539 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 6.228 ; 6.228 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 5.572 ; 5.572 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 6.208 ; 6.208 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 5.853 ; 5.853 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 6.221 ; 6.221 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 5.591 ; 5.591 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 7.044 ; 7.044 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 5.654 ; 5.654 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 6.957 ; 6.957 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 6.045 ; 6.045 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 6.081 ; 6.081 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 5.653 ; 5.653 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 6.579 ; 6.579 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 6.792 ; 6.792 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 6.585 ; 6.585 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 5.206 ; 5.206 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 6.182 ; 6.182 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 4.941 ; 4.941 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 5.938 ; 5.938 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.916 ; 6.916 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 5.330 ; 5.330 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 5.866 ; 5.866 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 5.194 ; 5.194 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.883 ; 5.883 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 5.410 ; 5.410 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 6.267 ; 6.267 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 5.748 ; 5.748 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 6.244 ; 6.244 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 5.266 ; 5.266 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 6.608 ; 6.608 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 5.164 ; 5.164 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 6.916 ; 6.916 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 5.048 ; 5.048 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 6.702 ; 6.702 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 5.395 ; 5.395 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 6.108 ; 6.108 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 5.137 ; 5.137 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 6.632 ; 6.632 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 5.210 ; 5.210 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 5.149 ; 5.149 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 3.258 ; 3.258 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 1.841 ; 1.841 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.646 ; 2.646 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 1.504 ; 1.504 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 1.437 ; 1.437 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 1.091 ; 1.091 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.990 ; 2.990 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 1.128 ; 1.128 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.753 ; 2.753 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 0.615 ; 0.615 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 3.215 ; 3.215 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 0.604 ; 0.604 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 1.800 ; 1.800 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 0.978 ; 0.978 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 2.759 ; 2.759 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 1.404 ; 1.404 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 1.905 ; 1.905 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 1.003 ; 1.003 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.400 ; 2.400 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 0.966 ; 0.966 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 3.258 ; 3.258 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 1.070 ; 1.070 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.474 ; 2.474 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 1.165 ; 1.165 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 1.904 ; 1.904 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 0.849 ; 0.849 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.690 ; 2.690 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 2.517 ; 2.517 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 2.386 ; 2.386 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 0.970 ; 0.970 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 1.952 ; 1.952 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 0.980 ; 0.980 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 1.645 ; 1.645 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 5.168 ; 5.168 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 6.257 ; 6.257 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -1.577 ; -1.577 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.267 ; -2.267 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -1.577 ; -1.577 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -1.796 ; -1.796 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -1.865 ; -1.865 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -1.910 ; -1.910 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -1.588 ; -1.588 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -1.941 ; -1.941 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -1.926 ; -1.926 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -1.883 ; -1.883 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -1.939 ; -1.939 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.021 ; -2.021 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.018 ; -2.018 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.048 ; -2.048 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -1.957 ; -1.957 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.043 ; -2.043 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.173 ; -2.173 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.099 ; -2.099 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.189 ; -2.189 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.057 ; -2.057 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -1.966 ; -1.966 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -1.992 ; -1.992 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -1.957 ; -1.957 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.474 ; -2.474 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.632 ; -2.632 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.616 ; -2.616 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.474 ; -2.474 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.540 ; -2.540 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.571 ; -2.571 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.262 ; -2.262 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -2.269 ; -2.269 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -2.485 ; -2.485 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.262 ; -2.262 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.466 ; -2.466 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.262 ; -2.262 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.603 ; -2.603 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.750 ; -2.750 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.459 ; -2.459 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -1.857 ; -1.857 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -2.615 ; -2.615 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.770 ; -1.770 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.471 ; -2.471 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.354 ; -2.354 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.064 ; -2.064 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.506 ; -2.506 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.099 ; -2.099 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.491 ; -2.491 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.421 ; -2.421 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.477 ; -2.477 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -2.155 ; -2.155 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -2.261 ; -2.261 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -2.236 ; -2.236 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -2.350 ; -2.350 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.028 ; -2.028 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.434 ; -2.434 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -2.303 ; -2.303 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.369 ; -2.369 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.267 ; -2.267 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.288 ; -2.288 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -1.879 ; -1.879 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.186 ; -2.186 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -1.892 ; -1.892 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.384 ; -2.384 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -2.134 ; -2.134 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.047 ; -2.047 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.157 ; -2.157 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -2.213 ; -2.213 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -1.770 ; -1.770 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.011 ; -2.011 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.865 ; -1.865 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -1.856 ; -1.856 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -2.032 ; -2.032 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -2.048 ; -2.048 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.560 ; -2.560 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -3.317 ; -3.317 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -3.363 ; -3.363 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.471 ; -2.471 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.629 ; -2.629 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.613 ; -2.613 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.471 ; -2.471 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.537 ; -2.537 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.568 ; -2.568 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.310 ; -2.310 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.420 ; -2.420 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.420 ; -2.420 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.478 ; -2.478 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.816 ; -2.816 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.980 ; -2.980 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.496 ; -1.496 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.218 ; -0.218 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -0.829 ; -0.829 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -1.043 ; -1.043 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -0.569 ; -0.569 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.656 ; -0.656 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -0.417 ; -0.417 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -1.169 ; -1.169 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -0.405 ; -0.405 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -1.084 ; -1.084 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.219 ; -0.219 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -1.148 ; -1.148 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.218 ; -0.218 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.800 ; -0.800 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.370 ; -0.370 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -1.058 ; -1.058 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.564 ; -0.564 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.786 ; -0.786 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.363 ; -0.363 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.898 ; -0.898 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.352 ; -0.352 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -1.156 ; -1.156 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.411 ; -0.411 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.895 ; -0.895 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.409 ; -0.409 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.732 ; -0.732 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.349 ; -0.349 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.894 ; -0.894 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.811 ; -0.811 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.786 ; -0.786 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.346 ; -0.346 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.623 ; -0.623 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.352 ; -0.352 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.647 ; -0.647 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.497 ; -1.497 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.567 ; -2.567 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.611 ; -2.611 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -2.130 ; -2.130 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -2.354 ; -2.354 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -2.640 ; -2.640 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -2.479 ; -2.479 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -2.640 ; -2.640 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.450 ; -2.450 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.607 ; -2.607 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -2.361 ; -2.361 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.884 ; -2.884 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -2.382 ; -2.382 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.730 ; -2.730 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -2.415 ; -2.415 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -2.262 ; -2.262 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -2.387 ; -2.387 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -2.626 ; -2.626 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -2.702 ; -2.702 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -2.639 ; -2.639 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -2.215 ; -2.215 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -2.488 ; -2.488 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -2.130 ; -2.130 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -2.516 ; -2.516 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -2.191 ; -2.191 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.409 ; -2.409 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.576 ; -2.576 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.275 ; -2.275 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.626 ; -2.626 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.333 ; -2.333 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.687 ; -2.687 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.420 ; -2.420 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.674 ; -2.674 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.244 ; -2.244 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.751 ; -2.751 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -2.197 ; -2.197 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.866 ; -2.866 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.191 ; -2.191 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.747 ; -2.747 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -2.274 ; -2.274 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.584 ; -2.584 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.218 ; -2.218 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.674 ; -2.674 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.345 ; -2.345 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.498 ; -1.498 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.220 ; -0.220 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -0.831 ; -0.831 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -1.045 ; -1.045 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -0.571 ; -0.571 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -0.658 ; -0.658 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -0.419 ; -0.419 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -1.171 ; -1.171 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -0.407 ; -0.407 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -1.086 ; -1.086 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.221 ; -0.221 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -1.150 ; -1.150 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.220 ; -0.220 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -0.802 ; -0.802 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.372 ; -0.372 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -1.060 ; -1.060 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.566 ; -0.566 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.788 ; -0.788 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.365 ; -0.365 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.900 ; -0.900 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.354 ; -0.354 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -1.158 ; -1.158 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.413 ; -0.413 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.897 ; -0.897 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.411 ; -0.411 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.734 ; -0.734 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.351 ; -0.351 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.896 ; -0.896 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.813 ; -0.813 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -0.788 ; -0.788 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.348 ; -0.348 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.625 ; -0.625 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.354 ; -0.354 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.649 ; -0.649 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.499 ; -1.499 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.573 ; -2.573 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 6.659  ; 6.659  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 8.278  ; 8.278  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 9.774  ; 9.774  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 9.688  ; 9.688  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 8.984  ; 8.984  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 7.551  ; 7.551  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 9.774  ; 9.774  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 9.103  ; 9.103  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 8.896  ; 8.896  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 8.972  ; 8.972  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 6.918  ; 6.918  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 8.306  ; 8.306  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 6.695  ; 6.695  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 13.354 ; 13.354 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 12.003 ; 12.003 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 13.086 ; 13.086 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 11.667 ; 11.667 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 12.465 ; 12.465 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 10.928 ; 10.928 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 13.354 ; 13.354 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 11.831 ; 11.831 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 12.562 ; 12.562 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 11.742 ; 11.742 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 12.246 ; 12.246 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 10.885 ; 10.885 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 12.132 ; 12.132 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 11.364 ; 11.364 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 12.607 ; 12.607 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 10.366 ; 10.366 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 11.659 ; 11.659 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 11.071 ; 11.071 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 11.897 ; 11.897 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 9.768  ; 9.768  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 11.060 ; 11.060 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 10.494 ; 10.494 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 12.543 ; 12.543 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 11.501 ; 11.501 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 11.243 ; 11.243 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 11.290 ; 11.290 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 11.503 ; 11.503 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 10.529 ; 10.529 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 10.756 ; 10.756 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 9.424  ; 9.424  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 9.856  ; 9.856  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 9.537  ; 9.537  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 10.850 ; 10.850 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;        ; 3.136  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 11.143 ; 11.143 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 15.092 ; 15.092 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 13.832 ; 13.832 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 13.940 ; 13.940 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 14.545 ; 14.545 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 14.744 ; 14.744 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 12.783 ; 12.783 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 14.732 ; 14.732 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 13.668 ; 13.668 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 14.259 ; 14.259 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 14.160 ; 14.160 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 13.834 ; 13.834 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 13.840 ; 13.840 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 15.020 ; 15.020 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 12.631 ; 12.631 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 13.228 ; 13.228 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 12.680 ; 12.680 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 14.467 ; 14.467 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 12.505 ; 12.505 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 15.092 ; 15.092 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 12.471 ; 12.471 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 14.540 ; 14.540 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 12.849 ; 12.849 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 12.521 ; 12.521 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 12.993 ; 12.993 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 13.141 ; 13.141 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 14.257 ; 14.257 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 14.692 ; 14.692 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 14.213 ; 14.213 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 14.591 ; 14.591 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 13.506 ; 13.506 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 13.820 ; 13.820 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 13.321 ; 13.321 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 13.025 ; 13.025 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 11.357 ; 11.357 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 14.222 ; 14.222 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 3.136  ;        ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 8.254  ; 8.254  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 5.348  ;        ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 8.355  ; 8.355  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;        ; 5.348  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 12.356 ; 12.356 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 11.975 ; 11.975 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 11.466 ; 11.466 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 9.590  ; 9.590  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 12.356 ; 12.356 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 11.310 ; 11.310 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 11.216 ; 11.216 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 11.606 ; 11.606 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 11.537 ; 11.537 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 10.469 ; 10.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 7.661  ; 7.661  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 13.842 ; 13.842 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 12.205 ; 12.205 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 12.356 ; 12.356 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 13.391 ; 13.391 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 12.881 ; 12.881 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 11.032 ; 11.032 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 13.842 ; 13.842 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 12.786 ; 12.786 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 13.032 ; 13.032 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 12.720 ; 12.720 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 11.885 ; 11.885 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 11.928 ; 11.928 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 13.085 ; 13.085 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 10.951 ; 10.951 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 11.636 ; 11.636 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 11.027 ; 11.027 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 13.474 ; 13.474 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 11.066 ; 11.066 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 13.809 ; 13.809 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 10.684 ; 10.684 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 12.667 ; 12.667 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 11.370 ; 11.370 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 10.826 ; 10.826 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 11.907 ; 11.907 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 11.386 ; 11.386 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 12.566 ; 12.566 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 12.809 ; 12.809 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 12.217 ; 12.217 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 12.154 ; 12.154 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 11.657 ; 11.657 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 11.876 ; 11.876 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 10.887 ; 10.887 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 11.246 ; 11.246 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 10.768 ; 10.768 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 15.060 ; 15.060 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 13.767 ; 13.767 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 13.908 ; 13.908 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 14.513 ; 14.513 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 14.712 ; 14.712 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 12.375 ; 12.375 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 14.700 ; 14.700 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 13.636 ; 13.636 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 14.227 ; 14.227 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 14.128 ; 14.128 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 13.802 ; 13.802 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 13.808 ; 13.808 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 14.988 ; 14.988 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 11.849 ; 11.849 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 12.670 ; 12.670 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 12.038 ; 12.038 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 14.435 ; 14.435 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 12.101 ; 12.101 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 15.060 ; 15.060 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 12.439 ; 12.439 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 14.508 ; 14.508 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 12.767 ; 12.767 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 12.364 ; 12.364 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 12.961 ; 12.961 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 13.069 ; 13.069 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 14.225 ; 14.225 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 14.660 ; 14.660 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 14.181 ; 14.181 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 14.559 ; 14.559 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 13.474 ; 13.474 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 13.788 ; 13.788 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 13.289 ; 13.289 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 12.993 ; 12.993 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 14.190 ; 14.190 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 7.643  ; 7.643  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.382  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.896  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.371  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.382  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.692  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.105  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 8.382  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.896  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 8.371  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 8.382  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.692  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 8.105  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 13.445 ; 13.445 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 13.179 ; 13.179 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 13.231 ; 13.231 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 12.350 ; 12.350 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 13.445 ; 13.445 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 12.091 ; 12.091 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 12.913 ; 12.913 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 11.571 ; 11.571 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 11.425 ; 11.425 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 11.348 ; 11.348 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 13.023 ; 13.023 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 10.422 ; 10.422 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 11.755 ; 11.755 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 11.289 ; 11.289 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 11.045 ; 11.045 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 10.895 ; 10.895 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 12.062 ; 12.062 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 10.051 ; 10.051 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 12.532 ; 12.532 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 9.062  ; 9.062  ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 11.663 ; 11.663 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 11.705 ; 11.705 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 12.253 ; 12.253 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 11.737 ; 11.737 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 12.847 ; 12.847 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 10.591 ; 10.591 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 12.094 ; 12.094 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 10.066 ; 10.066 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 10.825 ; 10.825 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 9.866  ; 9.866  ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 10.033 ; 10.033 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 9.492  ; 9.492  ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 10.800 ; 10.800 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 14.758 ; 14.758 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 14.199 ; 14.199 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 13.860 ; 13.860 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 13.106 ; 13.106 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 14.758 ; 14.758 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 12.825 ; 12.825 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 13.597 ; 13.597 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 12.613 ; 12.613 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 12.891 ; 12.891 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 12.509 ; 12.509 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 14.372 ; 14.372 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 11.186 ; 11.186 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 12.519 ; 12.519 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 12.064 ; 12.064 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 12.708 ; 12.708 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 12.336 ; 12.336 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 12.932 ; 12.932 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 12.062 ; 12.062 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 13.337 ; 13.337 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 10.618 ; 10.618 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 12.423 ; 12.423 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 11.621 ; 11.621 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 13.089 ; 13.089 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 12.397 ; 12.397 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 12.990 ; 12.990 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 13.084 ; 13.084 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 12.359 ; 12.359 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 12.369 ; 12.369 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 12.379 ; 12.379 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 10.947 ; 10.947 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 12.293 ; 12.293 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 11.163 ; 11.163 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 12.080 ; 12.080 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 2.982 ; 2.982 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 3.620 ; 3.620 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 3.334 ; 3.334 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 3.876 ; 3.876 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 3.350 ; 3.350 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.334 ; 3.334 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 3.437 ; 3.437 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 3.500 ; 3.500 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 3.446 ; 3.446 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 3.356 ; 3.356 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 3.059 ; 3.059 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.641 ; 3.641 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 2.992 ; 2.992 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 3.490 ; 3.490 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 4.485 ; 4.485 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 4.536 ; 4.536 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 3.926 ; 3.926 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 3.931 ; 3.931 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 3.956 ; 3.956 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 3.950 ; 3.950 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 4.009 ; 4.009 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 3.773 ; 3.773 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 3.643 ; 3.643 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 4.015 ; 4.015 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 3.976 ; 3.976 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 4.462 ; 4.462 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 3.933 ; 3.933 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 4.621 ; 4.621 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 4.182 ; 4.182 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 4.446 ; 4.446 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 4.048 ; 4.048 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 4.125 ; 4.125 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 3.882 ; 3.882 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 4.139 ; 4.139 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 4.236 ; 4.236 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 4.232 ; 4.232 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 4.319 ; 4.319 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 4.409 ; 4.409 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 3.907 ; 3.907 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 4.055 ; 4.055 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 3.490 ; 3.490 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 4.018 ; 4.018 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 4.072 ; 4.072 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 4.318 ; 4.318 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 4.072 ; 4.072 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 4.609 ; 4.609 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;       ; 1.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 4.243 ; 4.243 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 3.633 ; 3.633 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 4.911 ; 4.911 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 4.953 ; 4.953 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 4.018 ; 4.018 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 4.514 ; 4.514 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 4.249 ; 4.249 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 4.528 ; 4.528 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 4.140 ; 4.140 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 4.276 ; 4.276 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 3.720 ; 3.720 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 4.519 ; 4.519 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 3.859 ; 3.859 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 4.391 ; 4.391 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 4.109 ; 4.109 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 4.111 ; 4.111 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 3.703 ; 3.703 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 4.200 ; 4.200 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 4.381 ; 4.381 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 4.409 ; 4.409 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 4.221 ; 4.221 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 4.336 ; 4.336 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 3.883 ; 3.883 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 4.428 ; 4.428 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 3.768 ; 3.768 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 4.359 ; 4.359 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 4.002 ; 4.002 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 4.433 ; 4.433 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 3.633 ; 3.633 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 4.223 ; 4.223 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 3.753 ; 3.753 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 3.947 ; 3.947 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 3.683 ; 3.683 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 4.332 ; 4.332 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 3.778 ; 3.778 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 4.108 ; 4.108 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 1.469 ;       ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 3.529 ; 3.529 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 2.423 ;       ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.532 ; 3.532 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;       ; 2.423 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 3.454 ; 3.454 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 4.194 ; 4.194 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 3.944 ; 3.944 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.664 ; 3.664 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 3.485 ; 3.485 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 3.454 ; 3.454 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 3.483 ; 3.483 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 3.593 ; 3.593 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 3.970 ; 3.970 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 3.962 ; 3.962 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 3.388 ; 3.388 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 3.333 ; 3.333 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 4.975 ; 4.975 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 5.017 ; 5.017 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 5.350 ; 5.350 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 5.261 ; 5.261 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 4.465 ; 4.465 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 5.609 ; 5.609 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 5.196 ; 5.196 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 5.415 ; 5.415 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 5.254 ; 5.254 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 4.822 ; 4.822 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 4.802 ; 4.802 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 5.272 ; 5.272 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 4.115 ; 4.115 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 4.608 ; 4.608 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 4.220 ; 4.220 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 4.228 ; 4.228 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 3.949 ; 3.949 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 4.107 ; 4.107 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 3.822 ; 3.822 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 4.131 ; 4.131 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 3.469 ; 3.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 4.256 ; 4.256 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 3.830 ; 3.830 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 4.010 ; 4.010 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 3.768 ; 3.768 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 3.996 ; 3.996 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 3.697 ; 3.697 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 3.963 ; 3.963 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 3.333 ; 3.333 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 4.027 ; 4.027 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 4.429 ; 4.429 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 4.560 ; 4.560 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 4.578 ; 4.578 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 5.208 ; 5.208 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 5.988 ; 5.988 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 6.024 ; 6.024 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 6.236 ; 6.236 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 6.378 ; 6.378 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 5.419 ; 5.419 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 6.366 ; 6.366 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 5.948 ; 5.948 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 6.299 ; 6.299 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 6.216 ; 6.216 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 5.995 ; 5.995 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 5.975 ; 5.975 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 6.434 ; 6.434 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 5.208 ; 5.208 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 5.652 ; 5.652 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 5.279 ; 5.279 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 6.222 ; 6.222 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 5.310 ; 5.310 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 6.437 ; 6.437 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 5.451 ; 5.451 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 6.259 ; 6.259 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 5.574 ; 5.574 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 5.545 ; 5.545 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 5.630 ; 5.630 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 5.682 ; 5.682 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 6.154 ; 6.154 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 6.303 ; 6.303 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 6.195 ; 6.195 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 6.294 ; 6.294 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 5.849 ; 5.849 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 6.064 ; 6.064 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 5.750 ; 5.750 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 5.655 ; 5.655 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 5.867 ; 5.867 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 3.368 ; 3.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.222 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.288 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.457 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.457 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.222 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.354 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.222 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.288 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.457 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.457 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.222 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.354 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 4.006 ; 4.006 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 5.613 ; 5.613 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 5.628 ; 5.628 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 5.257 ; 5.257 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 5.710 ; 5.710 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 5.125 ; 5.125 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 5.514 ; 5.514 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 5.014 ; 5.014 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 5.069 ; 5.069 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 5.008 ; 5.008 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 5.587 ; 5.587 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 4.520 ; 4.520 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 5.072 ; 5.072 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 4.838 ; 4.838 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 4.862 ; 4.862 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 4.654 ; 4.654 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 5.179 ; 5.179 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 4.376 ; 4.376 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 5.335 ; 5.335 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 4.006 ; 4.006 ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 5.015 ; 5.015 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 4.984 ; 4.984 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 5.356 ; 5.356 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 5.002 ; 5.002 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 5.471 ; 5.471 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 4.580 ; 4.580 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 5.190 ; 5.190 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 4.467 ; 4.467 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 4.705 ; 4.705 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 4.299 ; 4.299 ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 4.467 ; 4.467 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 4.139 ; 4.139 ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 4.677 ; 4.677 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 4.605 ; 4.605 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 5.986 ; 5.986 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 5.864 ; 5.864 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 5.554 ; 5.554 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 6.181 ; 6.181 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 5.430 ; 5.430 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 5.788 ; 5.788 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 5.400 ; 5.400 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 5.591 ; 5.591 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 5.457 ; 5.457 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 6.058 ; 6.058 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 4.817 ; 4.817 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 5.367 ; 5.367 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 5.131 ; 5.131 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 5.532 ; 5.532 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 5.198 ; 5.198 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 5.496 ; 5.496 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 5.166 ; 5.166 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 5.623 ; 5.623 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 4.605 ; 4.605 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 5.308 ; 5.308 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 4.982 ; 4.982 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 5.662 ; 5.662 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 5.246 ; 5.246 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 5.495 ; 5.495 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 5.503 ; 5.503 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 5.294 ; 5.294 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 5.350 ; 5.350 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 5.305 ; 5.305 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 4.716 ; 4.716 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 5.308 ; 5.308 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 4.787 ; 4.787 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 5.152 ; 5.152 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbD[12]    ; foBSYn      ; 14.361 ; 14.361 ; 14.361 ; 14.361 ;
; fbD[13]    ; foBSYn      ; 14.618 ; 14.618 ; 14.618 ; 14.618 ;
; fbD[14]    ; foBSYn      ; 14.961 ; 14.961 ; 14.961 ; 14.961 ;
; fbD[15]    ; foBSYn      ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; fbD[16]    ; foBSYn      ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; fbD[17]    ; foBSYn      ; 15.350 ; 15.350 ; 15.350 ; 15.350 ;
; fbD[18]    ; foBSYn      ; 14.540 ; 14.540 ; 14.540 ; 14.540 ;
; fbD[19]    ; foBSYn      ; 15.685 ; 15.685 ; 15.685 ; 15.685 ;
; fbD[20]    ; foBSYn      ; 14.520 ; 14.520 ; 14.520 ; 14.520 ;
; fbD[21]    ; foBSYn      ; 15.826 ; 15.826 ; 15.826 ; 15.826 ;
; fbTENn     ; foBSYn      ;        ; 14.390 ; 14.390 ;        ;
; fiBENn     ; fbCTRLn     ; 16.250 ; 16.250 ; 16.250 ; 16.250 ;
; fiBENn     ; fbTENn      ; 16.250 ; 16.250 ; 16.250 ; 16.250 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbD[12]    ; foBSYn      ; 6.236 ; 6.236 ; 6.236 ; 6.236 ;
; fbD[13]    ; foBSYn      ; 6.369 ; 6.369 ; 6.369 ; 6.369 ;
; fbD[14]    ; foBSYn      ; 6.513 ; 6.513 ; 6.513 ; 6.513 ;
; fbD[15]    ; foBSYn      ; 6.399 ; 6.399 ; 6.399 ; 6.399 ;
; fbD[16]    ; foBSYn      ; 6.341 ; 6.341 ; 6.341 ; 6.341 ;
; fbD[17]    ; foBSYn      ; 6.601 ; 6.601 ; 6.601 ; 6.601 ;
; fbD[18]    ; foBSYn      ; 6.288 ; 6.288 ; 6.288 ; 6.288 ;
; fbD[19]    ; foBSYn      ; 6.729 ; 6.729 ; 6.729 ; 6.729 ;
; fbD[20]    ; foBSYn      ; 6.267 ; 6.267 ; 6.267 ; 6.267 ;
; fbD[21]    ; foBSYn      ; 6.702 ; 6.702 ; 6.702 ; 6.702 ;
; fbTENn     ; foBSYn      ;       ; 6.252 ; 6.252 ;       ;
; fiBENn     ; fbCTRLn     ; 6.860 ; 6.860 ; 6.860 ; 6.860 ;
; fiBENn     ; fbTENn      ; 6.860 ; 6.860 ; 6.860 ; 6.860 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbTENn              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; foCLK               ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUSY                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; foBSYn              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Cout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------------+
; Input Transition Times                                                   ;
+-----------------------+--------------+-----------------+-----------------+
; Pin                   ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------------+--------------+-----------------+-----------------+
; fbD[31]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[30]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[29]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[28]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[27]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[26]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[25]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[24]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[23]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[22]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[21]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[20]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[19]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[18]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[17]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[16]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[15]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[14]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[13]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[12]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[11]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[10]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[9]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[8]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[7]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[6]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[5]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[4]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[3]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[2]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[1]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[0]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbCTRLn               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbTENn                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L0_EXT_NIM            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L2_EXT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; EXT_RESET             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK40DES1             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TTC_READY             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiDIR                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiBENn                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiLFn                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L0_EXT_LVDS           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[6]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[5]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D_Str                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[7]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[4]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L1A                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[4]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[6]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[5]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[7]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[11]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNTSTR               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[10]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[9]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[8]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[7]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[6]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[5]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[4]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tms   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tck   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tdi   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_ntrst ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~CS~                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nWS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nRS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~RUnLU~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nCS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA0~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA1~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA2~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA4~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA3~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA5~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA6~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA7~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-----------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbTENn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; foCLK               ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; BUSY                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; foBSYn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; Aout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Bout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Cout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Dout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbTENn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; foCLK               ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; BUSY                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; foBSYn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; Aout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Bout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Cout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Dout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; inst63                                    ; inst63                                    ; 528      ; 0        ; 0        ; 0        ;
; inst85                                    ; inst85                                    ; 0        ; 0        ; 0        ; 528      ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk0 ; 4        ; 2        ; 3        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 7808     ; 1100     ; 296      ; 17032    ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 24       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 151      ; 0        ; 157      ; 1184     ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 10       ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 107      ; 86       ; 51       ; 414      ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk2 ; 181      ; 181      ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 14       ; 19       ; 0        ; 1707     ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 7268     ; 22       ; 157      ; 1217     ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 19       ; 4        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; inst63                                    ; inst63                                    ; 528      ; 0        ; 0        ; 0        ;
; inst85                                    ; inst85                                    ; 0        ; 0        ; 0        ; 528      ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk0 ; 4        ; 2        ; 3        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 7808     ; 1100     ; 296      ; 17032    ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 24       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 151      ; 0        ; 157      ; 1184     ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 10       ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 107      ; 86       ; 51       ; 414      ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk2 ; 181      ; 181      ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 14       ; 19       ; 0        ; 1707     ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 7268     ; 22       ; 157      ; 1217     ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 19       ; 4        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; inst85                                    ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst63                                    ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst85                                    ; 0        ; 0        ; 32       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 236      ; 236      ; 143      ; 143      ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 347      ; 92       ; 296      ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 236      ; 0        ; 143      ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk1 ; 41       ; 41       ; 43       ; 43       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 41       ; 0        ; 43       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 16       ; 0        ; 86       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk2 ; 68       ; 68       ; 10       ; 10       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 76       ; 26       ; 10       ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 68       ; 0        ; 10       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 4        ; 0        ; 6        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                 ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; inst85                                    ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst63                                    ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst85                                    ; 0        ; 0        ; 32       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 236      ; 236      ; 143      ; 143      ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 347      ; 92       ; 296      ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 236      ; 0        ; 143      ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk1 ; 41       ; 41       ; 43       ; 43       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 41       ; 0        ; 43       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 16       ; 0        ; 86       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk2 ; 68       ; 68       ; 10       ; 10       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 76       ; 26       ; 10       ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 68       ; 0        ; 10       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 4        ; 0        ; 6        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 77    ; 77   ;
; Unconstrained Input Port Paths  ; 867   ; 867  ;
; Unconstrained Output Ports      ; 55    ; 55   ;
; Unconstrained Output Port Paths ; 1674  ; 1674 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Mon Apr 14 18:06:55 2014
Info: Command: quartus_sta rcb_ctrlr -c ddl_ctrlr
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'ddl_ctrlr.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.820
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.820         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     3.718         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     4.238         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     6.474         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    22.035         0.000 inst63 
    Info (332119):    22.043         0.000 inst85 
Info (332146): Worst-case hold slack is 0.170
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.170         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     0.457         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     0.457         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     0.457         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     0.744         0.000 inst63 
    Info (332119):     0.744         0.000 inst85 
Info (332146): Worst-case recovery slack is 0.476
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.476         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     7.873         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     8.136         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     8.495         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):     9.978         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    11.174         0.000 inst85 
    Info (332119):    22.807         0.000 inst63 
Info (332146): Worst-case removal slack is 0.427
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.427         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     0.764         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     0.985         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     1.511         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):     1.513         0.000 inst63 
    Info (332119):     1.669         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):    13.474         0.000 inst85 
Info (332146): Worst-case minimum pulse width slack is 2.305
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.305         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):    11.092         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):    11.680         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):    11.680         0.000 inst63 
    Info (332119):    11.680         0.000 inst85 
    Info (332119):    12.500         0.000 CLK40DES1 
    Info (332119):    24.180         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    48.769         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 0.820
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 0.820 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|COUNTER[3]
    Info (332115): To Node      : L0_DELAY:inst68|END_STATE
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           launch edge time
    Info (332115):      5.636      2.511  F        clock network delay
    Info (332115):      5.763      0.127     uTco  L0_DELAY:inst68|COUNTER[3]
    Info (332115):      5.763      0.000 FF  CELL  inst68|COUNTER[3]|regout
    Info (332115):      6.107      0.344 FF    IC  inst68|_~0|datab
    Info (332115):      6.571      0.464 FR  CELL  inst68|_~0|combout
    Info (332115):      7.320      0.749 RR    IC  inst68|DELAY_SM~2|datac
    Info (332115):      7.626      0.306 RR  CELL  inst68|DELAY_SM~2|combout
    Info (332115):      7.626      0.000 RR    IC  inst68|END_STATE|datain
    Info (332115):      7.833      0.207 RR  CELL  L0_DELAY:inst68|END_STATE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           latch edge time
    Info (332115):      8.774      2.524  R        clock network delay
    Info (332115):      8.653     -0.121     uTsu  L0_DELAY:inst68|END_STATE
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.833
    Info (332115): Data Required Time :     8.653
    Info (332115): Slack              :     0.820 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.718
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.718 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     43.750     43.750           launch edge time
    Info (332115):     46.274      2.524  R        clock network delay
    Info (332115):     46.401      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     46.401      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     47.229      0.828 RR    IC  inst74|MODULE_SM~5|datac
    Info (332115):     47.535      0.306 RR  CELL  inst74|MODULE_SM~5|combout
    Info (332115):     48.000      0.465 RR    IC  inst74|MODULE_SM~6|datab
    Info (332115):     48.464      0.464 RR  CELL  inst74|MODULE_SM~6|combout
    Info (332115):     48.464      0.000 RR    IC  inst74|L0_UP_1|datain
    Info (332115):     48.671      0.207 RR  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.510      2.510  R        clock network delay
    Info (332115):     52.389     -0.121     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    48.671
    Info (332115): Data Required Time :    52.389
    Info (332115): Slack              :     3.718 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.238
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 4.238 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : inst16
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     18.750     18.750           launch edge time
    Info (332115):     21.274      2.524  R        clock network delay
    Info (332115):     21.401      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     21.401      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     22.593      1.192 RR    IC  inst16~0|datad
    Info (332115):     22.957      0.364 RR  CELL  inst16~0|combout
    Info (332115):     22.957      0.000 RR    IC  inst16|datain
    Info (332115):     23.164      0.207 RR  CELL  inst16
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     27.523      2.523  R        clock network delay
    Info (332115):     27.402     -0.121     uTsu  inst16
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.164
    Info (332115): Data Required Time :    27.402
    Info (332115): Slack              :     4.238 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.474
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 6.474 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115): To Node      : ddlctrlr:inst|DATA_WR1
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     93.837      6.337  F        clock network delay
    Info (332115):     93.964      0.127     uTco  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115):     93.964      0.000 RR  CELL  inst1|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info (332115):     95.063      1.099 RR    IC  inst|DATA_WR1~0|dataf
    Info (332115):     95.134      0.071 RR  CELL  inst|DATA_WR1~0|combout
    Info (332115):     95.541      0.407 RR    IC  inst|DATA_WR1|adatasdata
    Info (332115):     95.955      0.414 RR  CELL  ddlctrlr:inst|DATA_WR1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.550      2.550  R        clock network delay
    Info (332115):    102.429     -0.121     uTsu  ddlctrlr:inst|DATA_WR1
    Info (332115): 
    Info (332115): Data Arrival Time  :    95.955
    Info (332115): Data Required Time :   102.429
    Info (332115): Slack              :     6.474 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 22.035
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 22.035 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.077      3.077  R        clock network delay
    Info (332115):      3.204      0.127     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):      3.204      0.000 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):      3.204      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):      3.818      0.614 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):      3.818      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):      3.865      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):      3.865      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):      3.912      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):      3.912      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):      3.959      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):      3.959      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):      4.006      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):      4.006      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):      4.053      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):      4.053      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):      4.100      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):      4.100      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):      4.229      0.129 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):      4.229      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):      4.276      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):      4.276      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):      4.323      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):      4.323      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):      4.370      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):      4.370      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):      4.417      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):      4.417      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):      4.464      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):      4.464      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):      4.511      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):      4.511      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):      4.558      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):      4.558      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):      4.827      0.269 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):      4.827      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):      4.874      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):      4.874      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):      4.921      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):      4.921      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):      4.968      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):      4.968      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):      5.015      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):      5.015      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):      5.062      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):      5.062      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):      5.109      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):      5.109      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):      5.156      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):      5.156      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):      5.285      0.129 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):      5.285      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):      5.332      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):      5.332      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):      5.379      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):      5.379      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):      5.426      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):      5.426      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):      5.473      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):      5.473      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):      5.520      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):      5.520      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):      5.567      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):      5.567      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):      5.614      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):      5.614      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):      5.782      0.168 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):      5.782      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):      5.913      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     28.069      3.069  R        clock network delay
    Info (332115):     27.948     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.913
    Info (332115): Data Required Time :    27.948
    Info (332115): Slack              :    22.035 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 22.043
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 22.043 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     16.220      3.720  F        clock network delay
    Info (332115):     16.347      0.127     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     16.347      0.000 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     16.347      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     16.961      0.614 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):     16.961      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):     17.008      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):     17.008      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):     17.055      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):     17.055      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):     17.102      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):     17.102      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):     17.149      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):     17.149      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):     17.196      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):     17.196      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):     17.243      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):     17.243      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):     17.372      0.129 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):     17.372      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):     17.419      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):     17.419      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):     17.466      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):     17.466      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):     17.513      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):     17.513      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):     17.560      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):     17.560      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):     17.607      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):     17.607      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):     17.654      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):     17.654      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):     17.701      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):     17.701      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):     17.970      0.269 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):     17.970      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):     18.017      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):     18.017      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):     18.064      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):     18.064      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):     18.111      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):     18.111      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):     18.158      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):     18.158      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):     18.205      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):     18.205      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):     18.252      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):     18.252      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):     18.299      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):     18.299      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):     18.428      0.129 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):     18.428      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):     18.475      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):     18.475      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):     18.522      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):     18.522      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):     18.569      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):     18.569      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):     18.616      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):     18.616      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):     18.663      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):     18.663      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):     18.710      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):     18.710      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):     18.757      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):     18.757      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):     18.925      0.168 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):     18.925      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):     19.056      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           latch edge time
    Info (332115):     41.220      3.720  F        clock network delay
    Info (332115):     41.099     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    19.056
    Info (332115): Data Required Time :    41.099
    Info (332115): Slack              :    22.043 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.170
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.170 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|BLOCK_WRITE_FIFO
    Info (332115): To Node      : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[1]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     15.016      2.516  F        clock network delay
    Info (332115):     15.143      0.127     uTco  ddlctrlr:inst|BLOCK_WRITE_FIFO
    Info (332115):     15.143      0.000 RR  CELL  inst|BLOCK_WRITE_FIFO|regout
    Info (332115):     17.217      2.074 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|valid_wreq~0|datad
    Info (332115):     17.519      0.302 RR  CELL  inst1|scfifo_component|auto_generated|dpfifo|valid_wreq~0|combout
    Info (332115):     18.397      0.878 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita1|datac
    Info (332115):     19.055      0.658 RR  CELL  inst1|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita1|sumout
    Info (332115):     19.055      0.000 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_reg_bit3a[1]|datain
    Info (332115):     19.186      0.131 RR  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     18.816      6.316  F        clock network delay
    Info (332115):     19.016      0.200      uTh  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    19.186
    Info (332115): Data Required Time :    19.016
    Info (332115): Slack              :     0.170 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.515      2.515  R        clock network delay
    Info (332115):      2.642      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115):      2.642      0.000 RR  CELL  inst7|IDLE|regout
    Info (332115):      2.642      0.000 RR    IC  inst7|QB[0]~1|datae
    Info (332115):      2.965      0.323 RR  CELL  inst7|QB[0]~1|combout
    Info (332115):      2.965      0.000 RR    IC  inst7|IDLE|datain
    Info (332115):      3.172      0.207 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.515      2.515  R        clock network delay
    Info (332115):      2.715      0.200      uTh  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.172
    Info (332115): Data Required Time :     2.715
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|WORD_NMBER_COMP[0]
    Info (332115): To Node      : ddlctrlr:inst|WORD_NMBER_COMP[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           launch edge time
    Info (332115):     52.528      2.528  F        clock network delay
    Info (332115):     52.655      0.127     uTco  ddlctrlr:inst|WORD_NMBER_COMP[0]
    Info (332115):     52.655      0.000 FF  CELL  inst|WORD_NMBER_COMP[0]|regout
    Info (332115):     52.655      0.000 FF    IC  inst|WORD_NMBER_COMP[0]~1|datae
    Info (332115):     52.978      0.323 FR  CELL  inst|WORD_NMBER_COMP[0]~1|combout
    Info (332115):     52.978      0.000 RR    IC  inst|WORD_NMBER_COMP[0]|datain
    Info (332115):     53.185      0.207 RR  CELL  ddlctrlr:inst|WORD_NMBER_COMP[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.528      2.528  F        clock network delay
    Info (332115):     52.728      0.200      uTh  ddlctrlr:inst|WORD_NMBER_COMP[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    53.185
    Info (332115): Data Required Time :    52.728
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_DELAY:inst68|L0_OUT
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.524      2.524  R        clock network delay
    Info (332115):      2.651      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      2.651      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      2.651      0.000 RR    IC  inst68|QB[1]~0|datae
    Info (332115):      2.974      0.323 RR  CELL  inst68|QB[1]~0|combout
    Info (332115):      2.974      0.000 RR    IC  inst68|L0_OUT|datain
    Info (332115):      3.181      0.207 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.524      2.524  R        clock network delay
    Info (332115):      2.724      0.200      uTh  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.181
    Info (332115): Data Required Time :     2.724
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.744
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.744 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.077      3.077  R        clock network delay
    Info (332115):      3.204      0.127     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):      3.204      0.000 FF  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):      3.204      0.000 FF    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):      3.890      0.686 FR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):      3.890      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):      4.021      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.077      3.077  R        clock network delay
    Info (332115):      3.277      0.200      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.021
    Info (332115): Data Required Time :     3.277
    Info (332115): Slack              :     0.744 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.744
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.744 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     16.220      3.720  F        clock network delay
    Info (332115):     16.347      0.127     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     16.347      0.000 FF  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     16.347      0.000 FF    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     17.033      0.686 FR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):     17.033      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):     17.164      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     16.220      3.720  F        clock network delay
    Info (332115):     16.420      0.200      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    17.164
    Info (332115): Data Required Time :    16.420
    Info (332115): Slack              :     0.744 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 0.476
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 0.476 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.514      2.514  R        clock network delay
    Info (332115):      2.641      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      2.641      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      3.433      0.792 RR    IC  inst20|dataf
    Info (332115):      3.504      0.071 RR  CELL  inst20|combout
    Info (332115):      3.917      0.413 RR    IC  inst68|COUNTER[4]~1|dataf
    Info (332115):      3.988      0.071 RR  CELL  inst68|COUNTER[4]~1|combout
    Info (332115):      4.284      0.296 RR    IC  inst68|COUNTER[0]|aclr
    Info (332115):      5.039      0.755 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      5.636      2.511  F        clock network delay
    Info (332115):      5.515     -0.121     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.039
    Info (332115): Data Required Time :     5.515
    Info (332115): Slack              :     0.476 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 7.873
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 7.873 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : ddlctrlr:inst|ZERO_SUPP_ON_5
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.514      2.514  R        clock network delay
    Info (332115):      2.641      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      2.641      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      3.515      0.874 RR    IC  inst64|datac
    Info (332115):      3.821      0.306 RR  CELL  inst64|combout
    Info (332115):      5.346      1.525 RR    IC  inst64~clkctrl|inclk[0]
    Info (332115):      5.346      0.000 RR  CELL  inst64~clkctrl|outclk
    Info (332115):      6.276      0.930 RR    IC  inst|ZERO_SUPP_ON_5|aclr
    Info (332115):      7.031      0.755 RF  CELL  ddlctrlr:inst|ZERO_SUPP_ON_5
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.025      2.525  F        clock network delay
    Info (332115):     14.904     -0.121     uTsu  ddlctrlr:inst|ZERO_SUPP_ON_5
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.031
    Info (332115): Data Required Time :    14.904
    Info (332115): Slack              :     7.873 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 8.136
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 8.136 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|END_ALL
    Info (332115): To Node      : ddlctrlr:inst|LOCAL_BUS_REG[4]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     90.008      2.508  F        clock network delay
    Info (332115):     90.135      0.127     uTco  ddlctrlr:inst|END_ALL
    Info (332115):     90.135      0.000 RR  CELL  inst|END_ALL|regout
    Info (332115):     91.545      1.410 RR    IC  inst|LOCAL_BUS_REG[18]~0|datad
    Info (332115):     91.909      0.364 RR  CELL  inst|LOCAL_BUS_REG[18]~0|combout
    Info (332115):     93.496      1.587 RR    IC  inst|LOCAL_BUS_REG[4]|aclr
    Info (332115):     94.251      0.755 RF  CELL  ddlctrlr:inst|LOCAL_BUS_REG[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.508      2.508  R        clock network delay
    Info (332115):    102.387     -0.121     uTsu  ddlctrlr:inst|LOCAL_BUS_REG[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :    94.251
    Info (332115): Data Required Time :   102.387
    Info (332115): Slack              :     8.136 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 8.495
    Info (332115): -to_clock [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 8.495 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|READ_PULSE_fbTEN
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     15.024      2.524  F        clock network delay
    Info (332115):     15.151      0.127     uTco  ddlctrlr:inst|READ_PULSE_fbTEN
    Info (332115):     15.151      0.000 RR  CELL  inst|READ_PULSE_fbTEN|regout
    Info (332115):     15.930      0.779 RR    IC  inst|WRITE_fbTEN_pulse~0|datac
    Info (332115):     16.236      0.306 RR  CELL  inst|WRITE_fbTEN_pulse~0|combout
    Info (332115):     17.379      1.143 RR    IC  inst|WRITE_fbTEN_pulse|aclr
    Info (332115):     18.134      0.755 RF  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.750      1.750  R        clock network delay
    Info (332115):     26.629     -0.121     uTsu  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.134
    Info (332115): Data Required Time :    26.629
    Info (332115): Slack              :     8.495 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 9.978
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 9.978 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[0]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     12.500      0.000  F        clock network delay
    Info (332115):     12.500      0.000 FF  CELL  inst85|regout
    Info (332115):     14.015      1.515 FF    IC  inst7|RESET_COUNTER[26]~0|datad
    Info (332115):     14.317      0.302 FR  CELL  inst7|RESET_COUNTER[26]~0|combout
    Info (332115):     16.660      2.343 RR    IC  inst7|RESET_COUNTER[0]|aclr
    Info (332115):     17.415      0.755 RF  CELL  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     27.514      2.514  F        clock network delay
    Info (332115):     27.393     -0.121     uTsu  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    17.415
    Info (332115): Data Required Time :    27.393
    Info (332115): Slack              :     9.978 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.174
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.174 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.515      2.515  R        clock network delay
    Info (332115):      2.642      0.127     uTco  inst67
    Info (332115):      2.642      0.000 RR  CELL  inst67|regout
    Info (332115):      4.170      1.528 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):      4.925      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     16.220      3.720  F        clock network delay
    Info (332115):     16.099     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.925
    Info (332115): Data Required Time :    16.099
    Info (332115): Slack              :    11.174 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 22.807
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 22.807 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.515      2.515  R        clock network delay
    Info (332115):      2.642      0.127     uTco  inst67
    Info (332115):      2.642      0.000 RR  CELL  inst67|regout
    Info (332115):      4.394      1.752 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):      5.149      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     28.077      3.077  R        clock network delay
    Info (332115):     27.956     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.149
    Info (332115): Data Required Time :    27.956
    Info (332115): Slack              :    22.807 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.427
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.427 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|BLOCK_WRITE_START
    Info (332115): To Node      : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     15.016      2.516  F        clock network delay
    Info (332115):     15.143      0.127     uTco  ddlctrlr:inst|BLOCK_WRITE_START
    Info (332115):     15.143      0.000 RR  CELL  inst|BLOCK_WRITE_START|regout
    Info (332115):     18.680      3.537 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit4a[0]|aclr
    Info (332115):     19.435      0.755 RF  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     18.808      6.308  F        clock network delay
    Info (332115):     19.008      0.200      uTh  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    19.435
    Info (332115): Data Required Time :    19.008
    Info (332115): Slack              :     0.427 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.764
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.764 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|RESET_LENGHT_REG[6]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     25.000      0.000  R        clock network delay
    Info (332115):     25.000      0.000 RR  CELL  inst85|regout
    Info (332115):     26.504      1.504 RR    IC  inst21~2|datae
    Info (332115):     26.710      0.206 RF  CELL  inst21~2|combout
    Info (332115):     27.717      1.007 FF    IC  inst7|RESET_LENGHT_REG[6]|aclr
    Info (332115):     28.472      0.755 FR  CELL  DDL_SOFT_RESET_MODULE:inst7|RESET_LENGHT_REG[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     27.508      2.508  F        clock network delay
    Info (332115):     27.708      0.200      uTh  DDL_SOFT_RESET_MODULE:inst7|RESET_LENGHT_REG[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :    28.472
    Info (332115): Data Required Time :    27.708
    Info (332115): Slack              :     0.764 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.985
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.985 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst34
    Info (332115): To Node      : inst82
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.518      2.518  R        clock network delay
    Info (332115):      2.645      0.127     uTco  inst34
    Info (332115):      2.645      0.000 RR  CELL  inst34|regout
    Info (332115):      2.948      0.303 RR    IC  inst82|aclr
    Info (332115):      3.703      0.755 RR  CELL  inst82
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.518      2.518  R        clock network delay
    Info (332115):      2.718      0.200      uTh  inst82
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.703
    Info (332115): Data Required Time :     2.718
    Info (332115): Slack              :     0.985 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.511
    Info (332115): -to_clock [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.511 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      1.492      1.492 RR    IC  inst|WRITE_fbTEN_pulse~0|dataf
    Info (332115):      1.563      0.071 RF  CELL  inst|WRITE_fbTEN_pulse~0|combout
    Info (332115):      2.706      1.143 FF    IC  inst|WRITE_fbTEN_pulse|aclr
    Info (332115):      3.461      0.755 FR  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.750      1.750  R        clock network delay
    Info (332115):      1.950      0.200      uTh  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.461
    Info (332115): Data Required Time :     1.950
    Info (332115): Slack              :     1.511 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.513
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.513 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.515      2.515  R        clock network delay
    Info (332115):      2.642      0.127     uTco  inst67
    Info (332115):      2.642      0.000 RR  CELL  inst67|regout
    Info (332115):      4.027      1.385 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):      4.782      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.069      3.069  R        clock network delay
    Info (332115):      3.269      0.200      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.782
    Info (332115): Data Required Time :     3.269
    Info (332115): Slack              :     1.513 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.669
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.669 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_DELAY:inst68|IDLE
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.724      0.724 RR    IC  inst20|datad
    Info (332115):      1.026      0.302 RF  CELL  inst20|combout
    Info (332115):      2.709      1.683 FF    IC  inst20~clkctrl|inclk[0]
    Info (332115):      2.709      0.000 FF  CELL  inst20~clkctrl|outclk
    Info (332115):      3.638      0.929 FF    IC  inst68|IDLE|aclr
    Info (332115):      4.393      0.755 FR  CELL  L0_DELAY:inst68|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.524      2.524  R        clock network delay
    Info (332115):      2.724      0.200      uTh  L0_DELAY:inst68|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.393
    Info (332115): Data Required Time :     2.724
    Info (332115): Slack              :     1.669 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 13.474
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 13.474 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     27.515      2.515  R        clock network delay
    Info (332115):     27.642      0.127     uTco  inst67
    Info (332115):     27.642      0.000 RR  CELL  inst67|regout
    Info (332115):     29.139      1.497 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):     29.894      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     16.220      3.720  F        clock network delay
    Info (332115):     16.420      0.200      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :    29.894
    Info (332115): Data Required Time :    16.420
    Info (332115): Slack              :    13.474 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.305
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 2.305 
    Info (332113): ===================================================================
    Info (332113): Node             : L0_DELAY:inst68|COUNTER[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.125      3.125           launch edge time
    Info (332113):      3.125      0.000           source latency
    Info (332113):      3.125      0.000           CLK40DES1
    Info (332113):      4.252      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      4.711      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      4.711      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      9.399      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      2.182     -7.217 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      3.928      1.746 FF    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      3.928      0.000 FF  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      4.808      0.880 FF    IC  inst68|COUNTER[0]|clk
    Info (332113):      5.636      0.828 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      6.250      6.250           launch edge time
    Info (332113):      6.250      0.000           source latency
    Info (332113):      6.250      0.000           CLK40DES1
    Info (332113):      7.377      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      7.836      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      7.836      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     12.524      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      5.307     -7.217 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      7.053      1.746 RR    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      7.053      0.000 RR  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      7.933      0.880 RR    IC  inst68|COUNTER[0]|clk
    Info (332113):      8.761      0.828 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :     3.125
    Info (332113): Slack            :     2.305
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.092
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.092 
    Info (332113): ===================================================================
    Info (332113): Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_jo14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     -0.943     -7.217 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):      0.803      1.746 RR    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      0.803      0.000 RR  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      1.703      0.900 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      2.347      0.644 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_jo14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     13.627      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     14.086      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     14.086      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     18.774      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     11.557     -7.217 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):     13.303      1.746 FF    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     13.303      0.000 FF  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     14.203      0.900 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):     14.847      0.644 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_jo14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     1.408
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.092
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info (332113): Targets: [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.680 
    Info (332113): ===================================================================
    Info (332113): Node             : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): Clock            : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113):      0.000      0.000 RR  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332113):      0.324      0.324 RR    IC  inst|WRITE_fbTEN|datad
    Info (332113):      0.626      0.302 RR  CELL  inst|WRITE_fbTEN|combout
    Info (332113):      0.922      0.296 RR    IC  inst|WRITE_fbTEN_pulse|clk
    Info (332113):      1.750      0.828 RR  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113):     12.500      0.000 FF  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332113):     12.824      0.324 FF    IC  inst|WRITE_fbTEN|datad
    Info (332113):     13.126      0.302 FF  CELL  inst|WRITE_fbTEN|combout
    Info (332113):     13.422      0.296 FF    IC  inst|WRITE_fbTEN_pulse|clk
    Info (332113):     14.250      0.828 FF  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.680
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info (332113): Targets: [get_clocks {inst63}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.680 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst63
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inst63
    Info (332113):      0.000      0.000 RR  CELL  inst63|regout
    Info (332113):      1.335      1.335 RR    IC  inst63~clkctrl|inclk[0]
    Info (332113):      1.335      0.000 RR  CELL  inst63~clkctrl|outclk
    Info (332113):      2.249      0.914 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):      3.077      0.828 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst63
    Info (332113):     12.500      0.000 FF  CELL  inst63|regout
    Info (332113):     13.835      1.335 FF    IC  inst63~clkctrl|inclk[0]
    Info (332113):     13.835      0.000 FF  CELL  inst63~clkctrl|outclk
    Info (332113):     14.749      0.914 FF    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     15.577      0.828 FF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.680
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info (332113): Targets: [get_clocks {inst85}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.680 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst85 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst85
    Info (332113):     12.500      0.000 FF  CELL  inst85|regout
    Info (332113):     14.476      1.976 FF    IC  inst85~clkctrl|inclk[0]
    Info (332113):     14.476      0.000 FF  CELL  inst85~clkctrl|outclk
    Info (332113):     15.392      0.916 FF    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     16.220      0.828 FR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           inst85
    Info (332113):     25.000      0.000 RR  CELL  inst85|regout
    Info (332113):     26.976      1.976 RR    IC  inst85~clkctrl|inclk[0]
    Info (332113):     26.976      0.000 RR  CELL  inst85~clkctrl|outclk
    Info (332113):     27.892      0.916 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     28.720      0.828 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.680
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info (332113): Targets: [get_clocks {CLK40DES1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.500 
    Info (332113): ===================================================================
    Info (332113): Node             : CLK40DES1|combout
    Info (332113): Clock            : CLK40DES1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     13.627      1.127 FF  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    12.500
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.180
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 24.180 
    Info (332113): ===================================================================
    Info (332113): Node             : DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     -0.943     -7.217 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):      0.803      1.746 RR    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.803      0.000 RR  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      1.687      0.884 RR    IC  inst7|FE_REG[12]|clk
    Info (332113):      2.515      0.828 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     26.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     26.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     26.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     31.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     24.057     -7.217 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):     25.803      1.746 FF    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     25.803      0.000 FF  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     26.687      0.884 FF    IC  inst7|FE_REG[12]|clk
    Info (332113):     27.515      0.828 FF  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    25.000
    Info (332113): Slack            :    24.180
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 48.769
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 48.769 
    Info (332113): ===================================================================
    Info (332113): Node             : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLK40DES1
    Info (332113):     51.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     51.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     51.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     56.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     49.057     -7.217 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):     50.803      1.746 FF    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):     50.803      0.000 FF  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):     52.082      1.279 FF    IC  inst|FIFO_CLK|datab
    Info (332113):     52.546      0.464 FR  CELL  inst|FIFO_CLK|combout
    Info (332113):     54.587      2.041 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     54.587      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     55.449      0.862 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     56.082      0.633 RR  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    100.000    100.000           launch edge time
    Info (332113):    100.000      0.000           source latency
    Info (332113):    100.000      0.000           CLK40DES1
    Info (332113):    101.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):    101.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):    101.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):    106.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     99.057     -7.217 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):    100.803      1.746 RR    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):    100.803      0.000 RR  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):    102.082      1.279 RR    IC  inst|FIFO_CLK|datab
    Info (332113):    102.546      0.464 RF  CELL  inst|FIFO_CLK|combout
    Info (332113):    104.587      2.041 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):    104.587      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):    105.449      0.862 FF    IC  inst1|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):    106.082      0.633 FF  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     1.231
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    48.769
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.778
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 97.778 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.222
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    97.778
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 2.214
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.214         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     5.239         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     5.439         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     9.886         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    23.544         0.000 inst63 
    Info (332119):    23.550         0.000 inst85 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.101
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.101        -0.697 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     0.216         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     0.220         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     0.224         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     0.378         0.000 inst63 
    Info (332119):     0.378         0.000 inst85 
Info (332146): Worst-case recovery slack is 1.978
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.978         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):    10.448         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):    10.698         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):    10.715         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    11.626         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    11.931         0.000 inst85 
    Info (332119):    24.144         0.000 inst63 
Info (332146): Worst-case removal slack is 0.007
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.007         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     0.227         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     0.432         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     0.610         0.000 inst63 
    Info (332119):     0.652         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):     0.725         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):    12.925         0.000 inst85 
Info (332146): Worst-case minimum pulse width slack is 2.495
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.495         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):    11.448         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):    11.870         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):    11.870         0.000 inst63 
    Info (332119):    11.870         0.000 inst85 
    Info (332119):    12.500         0.000 CLK40DES1 
    Info (332119):    24.370         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    49.083         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    98.000         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.214
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.214 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|COUNTER[3]
    Info (332115): To Node      : L0_DELAY:inst68|END_STATE
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           launch edge time
    Info (332115):      4.264      1.139  F        clock network delay
    Info (332115):      4.326      0.062     uTco  L0_DELAY:inst68|COUNTER[3]
    Info (332115):      4.326      0.000 FF  CELL  inst68|COUNTER[3]|regout
    Info (332115):      4.466      0.140 FF    IC  inst68|_~0|datab
    Info (332115):      4.624      0.158 FR  CELL  inst68|_~0|combout
    Info (332115):      4.949      0.325 RR    IC  inst68|DELAY_SM~2|datac
    Info (332115):      5.043      0.094 RR  CELL  inst68|DELAY_SM~2|combout
    Info (332115):      5.043      0.000 RR    IC  inst68|END_STATE|datain
    Info (332115):      5.140      0.097 RR  CELL  L0_DELAY:inst68|END_STATE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           latch edge time
    Info (332115):      7.401      1.151  R        clock network delay
    Info (332115):      7.354     -0.047     uTsu  L0_DELAY:inst68|END_STATE
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.140
    Info (332115): Data Required Time :     7.354
    Info (332115): Slack              :     2.214 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.239
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.239 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     43.750     43.750           launch edge time
    Info (332115):     44.901      1.151  R        clock network delay
    Info (332115):     44.963      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     44.963      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     45.308      0.345 RR    IC  inst74|MODULE_SM~5|datac
    Info (332115):     45.402      0.094 RR  CELL  inst74|MODULE_SM~5|combout
    Info (332115):     45.601      0.199 RR    IC  inst74|MODULE_SM~6|datab
    Info (332115):     45.759      0.158 RR  CELL  inst74|MODULE_SM~6|combout
    Info (332115):     45.759      0.000 RR    IC  inst74|L0_UP_1|datain
    Info (332115):     45.856      0.097 RR  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     51.142      1.142  R        clock network delay
    Info (332115):     51.095     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    45.856
    Info (332115): Data Required Time :    51.095
    Info (332115): Slack              :     5.239 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.439
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.439 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : inst16
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     18.750     18.750           launch edge time
    Info (332115):     19.901      1.151  R        clock network delay
    Info (332115):     19.963      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     19.963      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     20.440      0.477 RR    IC  inst16~0|datad
    Info (332115):     20.566      0.126 RR  CELL  inst16~0|combout
    Info (332115):     20.566      0.000 RR    IC  inst16|datain
    Info (332115):     20.663      0.097 RR  CELL  inst16
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.149      1.149  R        clock network delay
    Info (332115):     26.102     -0.047     uTsu  inst16
    Info (332115): 
    Info (332115): Data Arrival Time  :    20.663
    Info (332115): Data Required Time :    26.102
    Info (332115): Slack              :     5.439 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 9.886
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 9.886 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115): To Node      : ddlctrlr:inst|DATA_WR1
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     90.341      2.841  F        clock network delay
    Info (332115):     90.403      0.062     uTco  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115):     90.403      0.000 RR  CELL  inst1|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info (332115):     90.842      0.439 RR    IC  inst|DATA_WR1~0|dataf
    Info (332115):     90.860      0.018 RR  CELL  inst|DATA_WR1~0|combout
    Info (332115):     91.040      0.180 RR    IC  inst|DATA_WR1|adatasdata
    Info (332115):     91.234      0.194 RR  CELL  ddlctrlr:inst|DATA_WR1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.167      1.167  R        clock network delay
    Info (332115):    101.120     -0.047     uTsu  ddlctrlr:inst|DATA_WR1
    Info (332115): 
    Info (332115): Data Arrival Time  :    91.234
    Info (332115): Data Required Time :   101.120
    Info (332115): Slack              :     9.886 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.544
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 23.544 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.449      1.449  R        clock network delay
    Info (332115):      1.511      0.062     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):      1.511      0.000 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):      1.511      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):      1.800      0.289 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):      1.800      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):      1.824      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):      1.824      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):      1.848      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):      1.848      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):      1.872      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):      1.872      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):      1.896      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):      1.896      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):      1.920      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):      1.920      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):      1.944      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):      1.944      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):      2.010      0.066 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):      2.010      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):      2.034      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):      2.034      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):      2.058      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):      2.058      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):      2.082      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):      2.082      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):      2.106      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):      2.106      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):      2.130      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):      2.130      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):      2.154      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):      2.154      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):      2.178      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):      2.178      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):      2.309      0.131 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):      2.309      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):      2.333      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):      2.333      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):      2.357      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):      2.357      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):      2.381      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):      2.381      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):      2.405      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):      2.405      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):      2.429      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):      2.429      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):      2.453      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):      2.453      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):      2.477      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):      2.477      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):      2.543      0.066 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):      2.543      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):      2.567      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):      2.567      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):      2.591      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):      2.591      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):      2.615      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):      2.615      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):      2.639      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):      2.639      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):      2.663      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):      2.663      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):      2.687      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):      2.687      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):      2.711      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):      2.711      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):      2.793      0.082 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):      2.793      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):      2.852      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.443      1.443  R        clock network delay
    Info (332115):     26.396     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.852
    Info (332115): Data Required Time :    26.396
    Info (332115): Slack              :    23.544 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.550
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 23.550 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     14.180      1.680  F        clock network delay
    Info (332115):     14.242      0.062     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     14.242      0.000 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     14.242      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     14.531      0.289 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):     14.531      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):     14.555      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):     14.555      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):     14.579      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):     14.579      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):     14.603      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):     14.603      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):     14.627      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):     14.627      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):     14.651      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):     14.651      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):     14.675      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):     14.675      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):     14.741      0.066 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):     14.741      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):     14.765      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):     14.765      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):     14.789      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):     14.789      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):     14.813      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):     14.813      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):     14.837      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):     14.837      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):     14.861      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):     14.861      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):     14.885      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):     14.885      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):     14.909      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):     14.909      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):     15.040      0.131 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):     15.040      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):     15.064      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):     15.064      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):     15.088      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):     15.088      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):     15.112      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):     15.112      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):     15.136      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):     15.136      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):     15.160      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):     15.160      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):     15.184      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):     15.184      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):     15.208      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):     15.208      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):     15.274      0.066 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):     15.274      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):     15.298      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):     15.298      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):     15.322      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):     15.322      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):     15.346      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):     15.346      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):     15.370      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):     15.370      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):     15.394      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):     15.394      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):     15.418      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):     15.418      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):     15.442      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):     15.442      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):     15.524      0.082 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):     15.524      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):     15.583      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           latch edge time
    Info (332115):     39.180      1.680  F        clock network delay
    Info (332115):     39.133     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.583
    Info (332115): Data Required Time :    39.133
    Info (332115): Slack              :    23.550 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (1 violated).  Worst case slack is -0.101
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is -0.101 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|BLOCK_WRITE_FIFO
    Info (332115): To Node      : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[1]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.644      1.144  F        clock network delay
    Info (332115):     13.706      0.062     uTco  ddlctrlr:inst|BLOCK_WRITE_FIFO
    Info (332115):     13.706      0.000 RR  CELL  inst|BLOCK_WRITE_FIFO|regout
    Info (332115):     14.456      0.750 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|valid_wreq~0|datad
    Info (332115):     14.566      0.110 RR  CELL  inst1|scfifo_component|auto_generated|dpfifo|valid_wreq~0|combout
    Info (332115):     14.942      0.376 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita1|datac
    Info (332115):     15.249      0.307 RR  CELL  inst1|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita1|sumout
    Info (332115):     15.249      0.000 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_reg_bit3a[1]|datain
    Info (332115):     15.308      0.059 RR  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.334      2.834  F        clock network delay
    Info (332115):     15.409      0.075      uTh  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.308
    Info (332115): Data Required Time :    15.409
    Info (332115): Slack              :    -0.101 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.216
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.216 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst87
    Info (332115): To Node      : inst88
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.152      1.152  R        clock network delay
    Info (332115):      1.214      0.062     uTco  inst87
    Info (332115):      1.214      0.000 RR  CELL  inst87|regout
    Info (332115):      1.328      0.114 RR    IC  inst88~feeder|dataf
    Info (332115):      1.346      0.018 RR  CELL  inst88~feeder|combout
    Info (332115):      1.346      0.000 RR    IC  inst88|datain
    Info (332115):      1.443      0.097 RR  CELL  inst88
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.152      1.152  R        clock network delay
    Info (332115):      1.227      0.075      uTh  inst88
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.443
    Info (332115): Data Required Time :     1.227
    Info (332115): Slack              :     0.216 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.220
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.220 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.142      1.142  R        clock network delay
    Info (332115):      1.204      0.062     uTco  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info (332115):      1.204      0.000 RR  CELL  inst74|WAIT_STATE|regout
    Info (332115):      1.322      0.118 RR    IC  inst74|MODULE_SM~6|dataf
    Info (332115):      1.340      0.018 RR  CELL  inst74|MODULE_SM~6|combout
    Info (332115):      1.340      0.000 RR    IC  inst74|L0_UP_1|datain
    Info (332115):      1.437      0.097 RR  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.142      1.142  R        clock network delay
    Info (332115):      1.217      0.075      uTh  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.437
    Info (332115): Data Required Time :     1.217
    Info (332115): Slack              :     0.220 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.224
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.224 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|END_STATE
    Info (332115): To Node      : L0_DELAY:inst68|IDLE
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.151      1.151  R        clock network delay
    Info (332115):      1.213      0.062     uTco  L0_DELAY:inst68|END_STATE
    Info (332115):      1.213      0.000 FF  CELL  inst68|END_STATE|regout
    Info (332115):      1.335      0.122 FF    IC  inst68|QB[0]~1|dataf
    Info (332115):      1.353      0.018 FR  CELL  inst68|QB[0]~1|combout
    Info (332115):      1.353      0.000 RR    IC  inst68|IDLE|datain
    Info (332115):      1.450      0.097 RR  CELL  L0_DELAY:inst68|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.151      1.151  R        clock network delay
    Info (332115):      1.226      0.075      uTh  L0_DELAY:inst68|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.450
    Info (332115): Data Required Time :     1.226
    Info (332115): Slack              :     0.224 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.378
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.378 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.449      1.449  R        clock network delay
    Info (332115):      1.511      0.062     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):      1.511      0.000 FF  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):      1.511      0.000 FF    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):      1.843      0.332 FR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):      1.843      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):      1.902      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.449      1.449  R        clock network delay
    Info (332115):      1.524      0.075      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.902
    Info (332115): Data Required Time :     1.524
    Info (332115): Slack              :     0.378 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.378
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.378 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     14.180      1.680  F        clock network delay
    Info (332115):     14.242      0.062     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     14.242      0.000 FF  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     14.242      0.000 FF    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     14.574      0.332 FR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):     14.574      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):     14.633      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.180      1.680  F        clock network delay
    Info (332115):     14.255      0.075      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.633
    Info (332115): Data Required Time :    14.255
    Info (332115): Slack              :     0.378 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.978
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.978 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.144      1.144  R        clock network delay
    Info (332115):      1.206      0.062     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      1.206      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      1.539      0.333 RR    IC  inst20|dataf
    Info (332115):      1.557      0.018 RR  CELL  inst20|combout
    Info (332115):      1.737      0.180 RR    IC  inst68|COUNTER[4]~1|dataf
    Info (332115):      1.755      0.018 RR  CELL  inst68|COUNTER[4]~1|combout
    Info (332115):      1.876      0.121 RR    IC  inst68|COUNTER[0]|aclr
    Info (332115):      2.239      0.363 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      4.264      1.139  F        clock network delay
    Info (332115):      4.217     -0.047     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.239
    Info (332115): Data Required Time :     4.217
    Info (332115): Slack              :     1.978 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.448
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 10.448 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : ddlctrlr:inst|ZERO_SUPP_ON_5
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.144      1.144  R        clock network delay
    Info (332115):      1.206      0.062     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      1.206      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      1.563      0.357 RR    IC  inst64|datac
    Info (332115):      1.657      0.094 RR  CELL  inst64|combout
    Info (332115):      2.361      0.704 RR    IC  inst64~clkctrl|inclk[0]
    Info (332115):      2.361      0.000 RR  CELL  inst64~clkctrl|outclk
    Info (332115):      2.794      0.433 RR    IC  inst|ZERO_SUPP_ON_5|aclr
    Info (332115):      3.157      0.363 RF  CELL  ddlctrlr:inst|ZERO_SUPP_ON_5
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.652      1.152  F        clock network delay
    Info (332115):     13.605     -0.047     uTsu  ddlctrlr:inst|ZERO_SUPP_ON_5
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.157
    Info (332115): Data Required Time :    13.605
    Info (332115): Slack              :    10.448 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.698
    Info (332115): -to_clock [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 10.698 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|READ_PULSE_fbTEN
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.651      1.151  F        clock network delay
    Info (332115):     13.713      0.062     uTco  ddlctrlr:inst|READ_PULSE_fbTEN
    Info (332115):     13.713      0.000 RR  CELL  inst|READ_PULSE_fbTEN|regout
    Info (332115):     14.041      0.328 RR    IC  inst|WRITE_fbTEN_pulse~0|datac
    Info (332115):     14.135      0.094 RR  CELL  inst|WRITE_fbTEN_pulse~0|combout
    Info (332115):     14.633      0.498 RR    IC  inst|WRITE_fbTEN_pulse|aclr
    Info (332115):     14.996      0.363 RF  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     25.741      0.741  R        clock network delay
    Info (332115):     25.694     -0.047     uTsu  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.996
    Info (332115): Data Required Time :    25.694
    Info (332115): Slack              :    10.698 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.715
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 10.715 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|END_ALL
    Info (332115): To Node      : ddlctrlr:inst|LOCAL_BUS_REG[4]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     88.638      1.138  F        clock network delay
    Info (332115):     88.700      0.062     uTco  ddlctrlr:inst|END_ALL
    Info (332115):     88.700      0.000 RR  CELL  inst|END_ALL|regout
    Info (332115):     89.249      0.549 RR    IC  inst|LOCAL_BUS_REG[18]~0|datad
    Info (332115):     89.375      0.126 RR  CELL  inst|LOCAL_BUS_REG[18]~0|combout
    Info (332115):     90.012      0.637 RR    IC  inst|LOCAL_BUS_REG[4]|aclr
    Info (332115):     90.375      0.363 RF  CELL  ddlctrlr:inst|LOCAL_BUS_REG[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.137      1.137  R        clock network delay
    Info (332115):    101.090     -0.047     uTsu  ddlctrlr:inst|LOCAL_BUS_REG[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :    90.375
    Info (332115): Data Required Time :   101.090
    Info (332115): Slack              :    10.715 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.626
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.626 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[0]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     12.500      0.000  F        clock network delay
    Info (332115):     12.500      0.000 FF  CELL  inst85|regout
    Info (332115):     13.100      0.600 FF    IC  inst7|RESET_COUNTER[26]~0|datad
    Info (332115):     13.210      0.110 FR  CELL  inst7|RESET_COUNTER[26]~0|combout
    Info (332115):     14.108      0.898 RR    IC  inst7|RESET_COUNTER[0]|aclr
    Info (332115):     14.471      0.363 RF  CELL  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.144      1.144  F        clock network delay
    Info (332115):     26.097     -0.047     uTsu  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.471
    Info (332115): Data Required Time :    26.097
    Info (332115): Slack              :    11.626 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.931
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.931 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.142      1.142  R        clock network delay
    Info (332115):      1.204      0.062     uTco  inst67
    Info (332115):      1.204      0.000 RR  CELL  inst67|regout
    Info (332115):      1.839      0.635 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):      2.202      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.180      1.680  F        clock network delay
    Info (332115):     14.133     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.202
    Info (332115): Data Required Time :    14.133
    Info (332115): Slack              :    11.931 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 24.144
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 24.144 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.142      1.142  R        clock network delay
    Info (332115):      1.204      0.062     uTco  inst67
    Info (332115):      1.204      0.000 RR  CELL  inst67|regout
    Info (332115):      1.895      0.691 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):      2.258      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.449      1.449  R        clock network delay
    Info (332115):     26.402     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.258
    Info (332115): Data Required Time :    26.402
    Info (332115): Slack              :    24.144 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.007
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.007 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|BLOCK_WRITE_START
    Info (332115): To Node      : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.644      1.144  F        clock network delay
    Info (332115):     13.706      0.062     uTco  ddlctrlr:inst|BLOCK_WRITE_START
    Info (332115):     13.706      0.000 RR  CELL  inst|BLOCK_WRITE_START|regout
    Info (332115):     15.045      1.339 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit4a[0]|aclr
    Info (332115):     15.408      0.363 RF  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.326      2.826  F        clock network delay
    Info (332115):     15.401      0.075      uTh  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.408
    Info (332115): Data Required Time :    15.401
    Info (332115): Slack              :     0.007 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.227
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.227 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|RESET_LENGHT_REG[6]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     25.000      0.000  R        clock network delay
    Info (332115):     25.000      0.000 RR  CELL  inst85|regout
    Info (332115):     25.592      0.592 RR    IC  inst21~2|datae
    Info (332115):     25.669      0.077 RF  CELL  inst21~2|combout
    Info (332115):     26.078      0.409 FF    IC  inst7|RESET_LENGHT_REG[6]|aclr
    Info (332115):     26.441      0.363 FR  CELL  DDL_SOFT_RESET_MODULE:inst7|RESET_LENGHT_REG[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.139      1.139  F        clock network delay
    Info (332115):     26.214      0.075      uTh  DDL_SOFT_RESET_MODULE:inst7|RESET_LENGHT_REG[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :    26.441
    Info (332115): Data Required Time :    26.214
    Info (332115): Slack              :     0.227 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.432
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.432 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|LOCAL_BUS_REG[13]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.599      0.599 RR    IC  inst|LOCAL_BUS_REG[18]~0|datae
    Info (332115):      0.676      0.077 RF  CELL  inst|LOCAL_BUS_REG[18]~0|combout
    Info (332115):      1.285      0.609 FF    IC  inst|LOCAL_BUS_REG[13]|aclr
    Info (332115):      1.648      0.363 FR  CELL  ddlctrlr:inst|LOCAL_BUS_REG[13]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.141      1.141  R        clock network delay
    Info (332115):      1.216      0.075      uTh  ddlctrlr:inst|LOCAL_BUS_REG[13]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.648
    Info (332115): Data Required Time :     1.216
    Info (332115): Slack              :     0.432 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.610
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.610 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.142      1.142  R        clock network delay
    Info (332115):      1.204      0.062     uTco  inst67
    Info (332115):      1.204      0.000 RR  CELL  inst67|regout
    Info (332115):      1.765      0.561 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):      2.128      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.443      1.443  R        clock network delay
    Info (332115):      1.518      0.075      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.128
    Info (332115): Data Required Time :     1.518
    Info (332115): Slack              :     0.610 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.652
    Info (332115): -to_clock [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.652 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.589      0.589 RR    IC  inst|WRITE_fbTEN_pulse~0|dataf
    Info (332115):      0.607      0.018 RF  CELL  inst|WRITE_fbTEN_pulse~0|combout
    Info (332115):      1.105      0.498 FF    IC  inst|WRITE_fbTEN_pulse|aclr
    Info (332115):      1.468      0.363 FR  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.741      0.741  R        clock network delay
    Info (332115):      0.816      0.075      uTh  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.468
    Info (332115): Data Required Time :     0.816
    Info (332115): Slack              :     0.652 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.725
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.725 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_DELAY:inst68|IDLE
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.295      0.295 RR    IC  inst20|datad
    Info (332115):      0.405      0.110 RF  CELL  inst20|combout
    Info (332115):      1.156      0.751 FF    IC  inst20~clkctrl|inclk[0]
    Info (332115):      1.156      0.000 FF  CELL  inst20~clkctrl|outclk
    Info (332115):      1.588      0.432 FF    IC  inst68|IDLE|aclr
    Info (332115):      1.951      0.363 FR  CELL  L0_DELAY:inst68|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.151      1.151  R        clock network delay
    Info (332115):      1.226      0.075      uTh  L0_DELAY:inst68|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.951
    Info (332115): Data Required Time :     1.226
    Info (332115): Slack              :     0.725 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 12.925
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 12.925 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     26.142      1.142  R        clock network delay
    Info (332115):     26.204      0.062     uTco  inst67
    Info (332115):     26.204      0.000 RR  CELL  inst67|regout
    Info (332115):     26.817      0.613 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):     27.180      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.180      1.680  F        clock network delay
    Info (332115):     14.255      0.075      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :    27.180
    Info (332115): Data Required Time :    14.255
    Info (332115): Slack              :    12.925 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.495
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 2.495 
    Info (332113): ===================================================================
    Info (332113): Node             : L0_DELAY:inst68|COUNTER[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.125      3.125           launch edge time
    Info (332113):      3.125      0.000           source latency
    Info (332113):      3.125      0.000           CLK40DES1
    Info (332113):      3.608      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      3.835      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      3.835      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.161      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      2.587     -3.574 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      3.477      0.890 FF    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      3.477      0.000 FF  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      3.886      0.409 FF    IC  inst68|COUNTER[0]|clk
    Info (332113):      4.264      0.378 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      6.250      6.250           launch edge time
    Info (332113):      6.250      0.000           source latency
    Info (332113):      6.250      0.000           CLK40DES1
    Info (332113):      6.733      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      6.960      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      6.960      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      9.286      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      5.712     -3.574 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      6.602      0.890 RR    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      6.602      0.000 RR  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      7.011      0.409 RR    IC  inst68|COUNTER[0]|clk
    Info (332113):      7.389      0.378 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :     3.125
    Info (332113): Slack            :     2.495
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.448
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.448 
    Info (332113): ===================================================================
    Info (332113): Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_jo14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      3.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     -0.538     -3.574 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):      0.352      0.890 RR    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      0.352      0.000 RR  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      0.778      0.426 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      1.095      0.317 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_jo14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     12.983      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     13.210      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     13.210      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     15.536      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     11.962     -3.574 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):     12.852      0.890 FF    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     12.852      0.000 FF  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     13.278      0.426 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):     13.595      0.317 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_jo14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     1.052
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.448
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info (332113): Targets: [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.870 
    Info (332113): ===================================================================
    Info (332113): Node             : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): Clock            : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113):      0.000      0.000 RR  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332113):      0.132      0.132 RR    IC  inst|WRITE_fbTEN|datad
    Info (332113):      0.242      0.110 RR  CELL  inst|WRITE_fbTEN|combout
    Info (332113):      0.363      0.121 RR    IC  inst|WRITE_fbTEN_pulse|clk
    Info (332113):      0.741      0.378 RR  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113):     12.500      0.000 FF  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332113):     12.632      0.132 FF    IC  inst|WRITE_fbTEN|datad
    Info (332113):     12.742      0.110 FF  CELL  inst|WRITE_fbTEN|combout
    Info (332113):     12.863      0.121 FF    IC  inst|WRITE_fbTEN_pulse|clk
    Info (332113):     13.241      0.378 FF  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.870
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info (332113): Targets: [get_clocks {inst63}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.870 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst63
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inst63
    Info (332113):      0.000      0.000 RR  CELL  inst63|regout
    Info (332113):      0.651      0.651 RR    IC  inst63~clkctrl|inclk[0]
    Info (332113):      0.651      0.000 RR  CELL  inst63~clkctrl|outclk
    Info (332113):      1.071      0.420 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):      1.449      0.378 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst63
    Info (332113):     12.500      0.000 FF  CELL  inst63|regout
    Info (332113):     13.151      0.651 FF    IC  inst63~clkctrl|inclk[0]
    Info (332113):     13.151      0.000 FF  CELL  inst63~clkctrl|outclk
    Info (332113):     13.571      0.420 FF    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     13.949      0.378 FF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.870
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info (332113): Targets: [get_clocks {inst85}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.870 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst85 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst85
    Info (332113):     12.500      0.000 FF  CELL  inst85|regout
    Info (332113):     13.381      0.881 FF    IC  inst85~clkctrl|inclk[0]
    Info (332113):     13.381      0.000 FF  CELL  inst85~clkctrl|outclk
    Info (332113):     13.802      0.421 FF    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     14.180      0.378 FR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           inst85
    Info (332113):     25.000      0.000 RR  CELL  inst85|regout
    Info (332113):     25.881      0.881 RR    IC  inst85~clkctrl|inclk[0]
    Info (332113):     25.881      0.000 RR  CELL  inst85~clkctrl|outclk
    Info (332113):     26.302      0.421 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     26.680      0.378 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.870
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info (332113): Targets: [get_clocks {CLK40DES1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.500 
    Info (332113): ===================================================================
    Info (332113): Node             : CLK40DES1|combout
    Info (332113): Clock            : CLK40DES1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     12.983      0.483 FF  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    12.500
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.370
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 24.370 
    Info (332113): ===================================================================
    Info (332113): Node             : DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      3.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     -0.538     -3.574 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):      0.352      0.890 RR    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.352      0.000 RR  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      0.767      0.415 RR    IC  inst7|FE_REG[12]|clk
    Info (332113):      1.145      0.378 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     25.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     25.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     25.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     28.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     24.462     -3.574 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):     25.352      0.890 FF    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     25.352      0.000 FF  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     25.767      0.415 FF    IC  inst7|FE_REG[12]|clk
    Info (332113):     26.145      0.378 FF  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    25.000
    Info (332113): Slack            :    24.370
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 49.083
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 49.083 
    Info (332113): ===================================================================
    Info (332113): Node             : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLK40DES1
    Info (332113):     50.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     50.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     50.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     53.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     49.462     -3.574 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):     50.352      0.890 FF    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):     50.352      0.000 FF  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):     50.953      0.601 FF    IC  inst|FIFO_CLK|datab
    Info (332113):     51.111      0.158 FR  CELL  inst|FIFO_CLK|combout
    Info (332113):     52.043      0.932 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     52.043      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     52.438      0.395 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     52.748      0.310 RR  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    100.000    100.000           launch edge time
    Info (332113):    100.000      0.000           source latency
    Info (332113):    100.000      0.000           CLK40DES1
    Info (332113):    100.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):    100.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):    100.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):    103.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     99.462     -3.574 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):    100.352      0.890 RR    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):    100.352      0.000 RR  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):    100.953      0.601 RR    IC  inst|FIFO_CLK|datab
    Info (332113):    101.111      0.158 RF  CELL  inst|FIFO_CLK|combout
    Info (332113):    102.043      0.932 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):    102.043      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):    102.438      0.395 FF    IC  inst1|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):    102.748      0.310 FF  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     0.917
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    49.083
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 98.000
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 98.000 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.000
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    98.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 432 megabytes
    Info: Processing ended: Mon Apr 14 18:06:57 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


