---
arturl_encode: "68747470733a2f2f626c6f:672e6373646e2e6e65742f323330315f37363335353638372f:61727469636c652f64657461696c732f313436303438353131"
layout: post
title: "ARM64体系结构编程与实践学习笔记七"
date: 2025-03-05 17:43:10 +08:00
description: "这是一篇关于《ARM64体系结构编程与实践》的学习笔记，主要内容为：LSE扩展、SVE扩展、GICv3和ITS（Interrupt Translation Service）。"
keywords: "arm predicate"
categories: ['Arm']
tags: ['笔记', '学习', 'Arm']
artid: "146048511"
image:
    path: https://api.vvhan.com/api/bing?rand=sj&artid=146048511
    alt: "ARM64体系结构编程与实践学习笔记七"
render_with_liquid: false
featuredImage: https://bing.ee123.net/img/rand?artid=146048511
featuredImagePreview: https://bing.ee123.net/img/rand?artid=146048511
cover: https://bing.ee123.net/img/rand?artid=146048511
image: https://bing.ee123.net/img/rand?artid=146048511
img: https://bing.ee123.net/img/rand?artid=146048511
---

# 《ARM64体系结构编程与实践》学习笔记（七）

###### LSE扩展

1.ARMv8.1引入了LSE扩展（Large System Extensions），可以通过ID_AA64ISAR0_EL1寄存器中的atomic域来判断当前CPU是否支持LSE。其主要含有以下原子内存访问指令：比较并交换指令（Compare and Swap）：CAS <Xs>,<Xt>,[Xn|Sp]，该指令比较Xn|Sp所指向内存地址处存储的值和Xs寄存器中的值，如果相等则将Xt寄存器中的值存储到Xn|Sp所指向内存地址处，不管相等不相等，返回Xn|Sp所指向内存地址处的旧值，返回值存储在Xs寄存器中；LD<OP> <Xs>,<Xt>,[Xn|Sp]，该指令是原子加载指令，其作用为tmp=*Xn; *Xn=*Xn<OP>Xs; Xt=tmp；ST<OP> <Xs>,<Xt>,[Xn|Sp]，该指令是原子存储指令，其作用为*Xn=*Xn<OP>Xs。上述两个指令的<OP>可取：

![](https://i-blog.csdnimg.cn/direct/b0d2fd9f8e7441678e325f933597029d.png)

SWP <Xs>,<Xt>,[Xn|Sp]，该指令是原子交换指令，其作用为tmp=*Xn; *Xn=Xs; Xt=tmp。

2.浮点运算：ARMv8提供了32个128位的矢量寄存器V0~V31，还有FPCR（Floating-Point Control Register，浮点控制寄存器，参考ARMv8手册C5.2.7节）和FPSR（Floating-point Status Register，浮点状态寄存器，参考ARMv8手册C5.2.8节）寄存器。一个矢量寄存器可以被划分多个通道，每个通道包含一个矢量元素，通道的数据类型可表示为：Vn 表示128位的数据类型、Dn表示64位的数据类型、Sn表示32位的数据类型、Hn表示16位的数据类型、Bn表示8位的数据类型。具体可表示如下图：

![](https://i-blog.csdnimg.cn/direct/9ceaa31a34a842eba428e3217b25ff0d.png)

可参考ARM64体系结构编程与实践P373。在访问浮点寄存器之前需要将CPACR_EL1寄存器的FPEN位域设置为0b11，否则会触发异常。FMOV指令编码中只用了7位来表示单精度浮点数，所以可以表示的浮点数常量是有限的，如下图（bcd和efgh分别表示高三位和低四位的编码）:

![](https://i-blog.csdnimg.cn/direct/62129bc08b9d4924926a08ff06d6119a.png)

VFP（Vector Floating Point，向量浮点运算）发展历史：VFPv1：早期版本；VFPv2：ARMv5和ARMv6处理器中的VFP协处理器；VFPv3：ARMv7处理器；VFPv4：ARMv7处理器；NEON：支持SIMD指令和浮点运算指令。

3.常见浮点数指令如下图（可参考Arm® Compiler Version 6.6手册第18-20章和ARMv8.6手册第C7.2章）：

![](https://i-blog.csdnimg.cn/direct/1290620dec9d48deb9718a056dfe21fd.png)

4.SISD(Single Instruction Single Data)指的是单指令单数据，每条指令在单个数据源上执行其指定的操作。SIMD（Single Instruction Multiple Data）指的是单指令多数据流，它对多个数据元素同时执行相同的操作，这些数据元素被打包成一个更大的寄存器中的独立通道(Lanes)。

5.LD1指令：可以把多个数据元素加载到一个、两个、三个或四个矢量寄存器中，LD1指令支持没有偏移（如加载到一个寄存器：LD1 { Vt.T }, [Xn|SP]）和后变基（如加载到四个寄存器：LD1 { Vt.T, VtT, Vt3.T, Vt4.T }, [Xn|SP], imm，注意这几个寄存器必须是连续的）模式，上述指令中的T表示传递数据的大小，可为：16B、8H、4S、2S等（这几个T是一样的值，可参考Arm® Compiler Version 6.6手册第20章，T具体可取什么值得参考手册，因为其收到二进制编码的限制），如下图所示（内存中存储着RGB24图像信息，一个像素用24位3字节表示红绿蓝三种颜色，具体存储格式为R0、G0、B0、R1、G1、B1依次类推）：

![](https://i-blog.csdnimg.cn/direct/e0309817a887457e9eb85a028adeaedc.png)

ST1指令：可以把一个、两个、三个或四个矢量寄存器中的多个数据元素存储到内存中，ST1指令支持没有偏移（如加载到一个寄存器：ST1 { Vt.T }, [Xn|SP]）和后变基（如存储到四个寄存器：ST1 { Vt.T, Vt2.T, Vt3.T, Vt4.T }, [Xn|SP], imm）模式，上述指令中的T表示传递数据的大小，可为：16B、8H、4S、2S等（T必须是一样的，可参考Arm® Compiler Version 6.6手册第20章），如下图所示：

![](https://i-blog.csdnimg.cn/direct/09b1442be18f4c5d89d9c811deb1dfcf.png)

6.LD2指令（有没有偏移和后变基两种模式：LD2 {<Vt>.<T>,<Vt2>.<T>},[<Xn|Sp>]或LD2 {<Vt>.<T>,<Vt2>.<T>},[<Xn|Sp>],<imm>）和ST2指令（也支持两种模式：ST2 {<Vt>.<T>,<Vt2>.<T>},[<Xn|Sp>]或ST2 {<Vt>.<T>,<Vt2>.<T>},[<Xn|Sp>],<imm>）：以交替的方式加载和存储，如LD2指令使用示例如下，将基地址的数据依次加载到V1，偶地址的数据依次加载到V0：

![](https://i-blog.csdnimg.cn/direct/ac3db12205814e42994b850abd8fe704.png)

LD3和ST3：三通道交替指令，依次将内存中的值交替加载到三个寄存器中或依次将三个寄存器的值交替存储到内存中。LD3 {V0.16B,V1.16B,V2.16B},[X0]指令效果如下图所示：

![](https://i-blog.csdnimg.cn/direct/c84511ad14ec43e7b3028c3f5f06faf4.png)

ST3 {V0.16B,V1.16B,V2.16B},[X0]（使用的寄存器必须是连续的）指令效果如下图所示：

![](https://i-blog.csdnimg.cn/direct/c16f41f75bba4b5793f9a83072381acd.png)

LD4和ST4是4通道交替指令，指令效果和LD3和ST3类似。

7.LDn指令有一个变种，即LDnR指令，R表示替代的意思，它会从内存加载一组数据元素，然后把数据复制到矢量寄存器的所有通道中，如下图所示：

![](https://i-blog.csdnimg.cn/direct/2bcd0c99a3474952b20e4d59a381965e.png)

LDn指令可以加载数据到矢量寄存器的某个通道中，而其他通道的值不变。如下图所示：

![](https://i-blog.csdnimg.cn/direct/bc22e1bff4b84f209394d6ae2b86825a.png)

8.BEV16指令：表示矢量寄存器中的16位数据元素组成一个容器，在这个16位的容器里颠倒8位数据元素的顺序，即颠倒B[0]和B[1]之间的顺序。如下图所示：

![](https://i-blog.csdnimg.cn/direct/6edec12ffd3041409339942047724520.png)

指令中的V1.16B表示每个单元是一个字节（一个容器16位就包含两个字节），总共要转换的元素是16XB即16字节（共组成8各位容器），转换的原始数据在V1寄存器，结果存在V0寄存器。REV32指令：表示表示矢量寄存器中的32位数据元素组成一个容器，在这个容器里颠倒8位数据元素或者16位数据元素的顺序。下图是一个例子：

![](https://i-blog.csdnimg.cn/direct/d6b6d70c1ec84db798bbf54559b68782.png)

REV64指令：表示表示矢量寄存器中的64位数据元素组成一个容器，在这个容器里颠倒8位、16位或者32位数据元素的顺序。下图是一个例子：

![](https://i-blog.csdnimg.cn/direct/07182ff2838f409f82ec86c5ba355957.png)

其他指令如提取指令EXT、交织提取指令ZIP1和ZIP2、交错交换指令TRN1和TRN2、查表指令TBL和TBX、乘加指令MLA等可参考ARM64体系结构编程与实践22章或ARMv8.6手册第C7.2章。

9.NEON内建函数（NEON Built-in Functions）是用于在ARM架构的 NEON SIMD（Single Instruction, Multiple Data）扩展中执行向量操作的预定义函数。这些函数是编译器提供的优化工具，能够让程序员在高性能计算任务中利用NEON向量指令集进行并行处理，NEON内建函数通常用于加速图像处理、音频处理、信号处理、物理模拟等任务。例如：vaddq_f32是一个典型的NEON内建函数，用于执行128位浮点向量的加法。它对两个浮点向量的每个元素进行加法运算，结果也返回一个浮点向量。使用NEON指令集优化代码的方式有：手工编写NEON汇编代码；使用编译器提供的NEON内建函数；使用编译器提供的自动矢量优化选项让编译器自动生成NEON指令来进行优化。如下图：

![](https://i-blog.csdnimg.cn/direct/130ce63dc027425fa18f713cc8e9fcda.png)

###### SVE扩展

1.SVE（Scalable Vector Extension，可扩展矢量编程，可参考ARMv8.6手册第A2.12节或Arm® Architecture Reference Manual Supplement, The Scalable Vector Extension手册）和SEV2指令：第一版在ARMv8.2加入，第二版在ARMv9加入，SVE是针对高性能计算(HPC)和机器学习等领域开发的一套全新的矢量指令集，它是下一代SIMD指令集实现，而不是NEON指令集的简单扩展，SVE指令集中有很多概念与NEON指令集类似，例如矢量、通道、数据元素等。SVE提出一个全新的概念，即可变矢量长度编程模型(Vector Length Agnostic，VLA)，不像NEON指令集只能在128位的寄存器中使用，SVE指令集可以在最小128位，最大2048位的寄存器中运行（以128位为增量）。SVE寄存器：32个全新的可变长矢量寄存器Z0~Z31，Z寄存器中的数据可以用来存储为8位、16位、32位、64位或128位的数据元素，每个Z寄存器的低128位与对应的NEON寄存器共用；16个断言寄存器(predicate register)P0~P15，断言的目的是告诉处理器，在矢量寄存器中哪些通道数据是活跃的或者不活跃的。P寄存器为Z寄存器中的每字节保留一位，也就是说，P寄存器的大小总是Z寄存器的1/8；首次错误预测寄存器FFR(First Fault predicate load Register)；SVE控制寄存器ZCR_EIx，可以通过ZCR_ELx中的LEN字段来设置矢量寄存器的长度，不过设置的长度不能超过硬件实现的长度。

2.SVE指令集为支持可变长矢量计算提供了断言管理（governing predicate）机制，如果一条指令包含断言操作数，它就称为断言指令（predicated instruction）。断言指令会使用断言管理机制来控制矢量寄存器中活跃状态的数据元素有哪些，在断言指令中仅仅处理这些活跃状态的数据元素，对于不活跃的数据元素是不进行处理的。如果一条指令没有包含断言操作数，则它称为非断言指令（unpredicated instruction），在非断言指令中，矢量寄存器中所有通道的数据都处于活跃状态，并且同时处理所有通道的数据。断言管理机制提供两种策略：一种是零断言：在目标矢量寄存器中，不活跃状态数据元素的值填充为0；另一种是合并断言：在目标矢量寄存器中，不活跃状态数据元素保持原值不变。如下图所示：

![](https://i-blog.csdnimg.cn/direct/3d5eb7e99f1341b490a458690bf512ec.png)

SVE指令集中的加载和存储指令支持聚合加载（gather-load）和离散存储（scatter-store）模式。聚合加载和离散存储指的是可以使用矢量寄存器中每个通道的值作为基地址或者偏移量来实现非连续地址的加载和存储。传统的NEON指令集只能支持线性地址的加载和存储功能。下图是聚合加载的例子：

![](https://i-blog.csdnimg.cn/direct/6ae77e1937234b5383d9a7d499e6e2b6.png)

这条指令以Z1矢量寄存器中所有活跃状态的通道为基地址，然后分别加载4字节的数据到Z0矢量寄存器中。假设P0寄存器中所有通道的数据元素都是活跃的，那么Z1矢量寄存器相当于一个离散的基地址集合。下图是一个离散存储的例子：

![](https://i-blog.csdnimg.cn/direct/5c2e3dbd6fda45f29bcb66d23410d210.png)

这条指令把Z0矢量寄存器中所有活跃状态的数据元素分别存储到以Z1矢量寄存器的数据元素为地址的内存中，数据元素的大小为4字节。

3.SVE指令集提供一种基于断言的循环控制方法，这种方法是以断言寄存器Pn中活跃状态的数据元素为对象来实现循环控制的。这套以数据元素为对象的循环控制方法可以和处理器状态（PSTATE）寄存器有机结合起来。如下表所示：

![](https://i-blog.csdnimg.cn/direct/1dc82425574c429c8f34e05b201b902c.png)

当SVE指令生成一个断言结果时，会更新PSTATE寄存器的N、C、V、Z标志位。SVE指令集提供了几组与循环控制相关的指令，如初始化断言寄存器的指令WHILELO、PTRUE等，具体参考ARM64体系结构编程与实践P415。

4.传统的NEON指令不支持推测式加载操作（speculative load），但是SVE指令支持。推测式加载可能对传统的向量内存读取操作造成挑战。例如，如果在读取过程中某些元素发生内存错误（memory fault）或者访问了无效页面（invalid page），可能很难跟踪究竟是哪个通道的读取操作造成的。为了避免向量访问进入无效页面，SVE引入了第一异常断言寄存器（FFR）。SVE还引入了支持第一异常断言加载指令，例如LDFF1B指令。在使用第一异常断言加载指令加载矢量元素时，FFR会及时更新每个数据元素的加载状态（成功或失败）。当某个数据元素加载失败时，FFR会立刻把这个数据元素以及剩余的数据元素的状态设置为加载失败，并且不会向系统触发内存访问异常。如下图所示：

![](https://i-blog.csdnimg.cn/direct/9f0bad8e5a124bc886f181bed17c56bf.png)

###### GICv3

1.GICv3：兼容GICv2，GICv3有一个legacy的模式，开启后GICv3就变成了GICv2了。GICv3相对于GICv2的变化如下：

* 支持更多CPU数量，>8（具体支持多少参考具体CPU的手册）
* 支持message-base中断（即LPI，Locality-Sensitive Interrupt，需借助ITS服务实现）
* 支持ITS（Interrupt Translation Service）服务
* 支持更多的硬件中断号，>1020
* 为了更好兼容ARMv8异常模型，支持中断组（Interrupt grouping）
* 为了优化访问延时，提供系统寄存器的方式来访问CPU Interface

2.GICv3支持的中断类型：

* Private Peripheral interrupt (PPl)：PPI指的是本地CPU特有的中断，比如CPU内部的定时器等；不同的CPU可以使用相同的PPI中断号；PP可以在groupo和group1；可以边沿触发(edge-triggered)或者水平触发(level-sensitive)
* Shared Peripheral interrupt (SPl)：SPI通常用于外设中断，它可以路由到任意一个CPU；SPI可以在group0和group1；可以边沿触发或者水平触发
* Software Generated interrupt (SGl)：SGI通常软件触发的中断，用于核间通信，例如IPI(Inter-Processor Interrupts)；SGI只能边沿触发
* 新增的Locality-specific Peripheral Interrupt (LPl)：在非安全中断组1；边沿触发；使用ITS服务；没有active状态； message-based的中断，如下图所示：

  ![](https://i-blog.csdnimg.cn/direct/2c29e4fe1df145e5a79f6f2b765f447f.png)

中断号分配情况如下图：

![](https://i-blog.csdnimg.cn/direct/f0d730f5b02a4f86bc07baec8bd13587.png)

GICv3的几种中断状态：

* Inactive：不活跃状态
* Pending：中断触发了，但是还没有被CPU响应(acknowledge)
* Active：中断被CPU响应和处理
* Active&Pending：当前有一个中断正在被CPU响应和处理，这时又有一个相同的中断触发了，这时候它的状态为Active&Pending

LPI没有Active和Active&Pending状态。如果GIC在响应中断的过程中，又有一个相同的中断触发了，要分两种情况：1.如果GIC正在响应第一个中断时，即第一个中断的状态为active，此时第二个相同中断触发，那么第二个中断的状态会变成Active&Pending，这样避免丢失了中断。2.如果第一个中断还处于pending状态，此时又来了一个相同的中断，那么他们会merge成一个。

3.GICv3支持四级路由，Level0面对的是Redistributor，可以有以下两种分级情况：第一种是<group of groups>. <group of processors>.<processor>.<core>，第二种是<group of processors>.<processor>.<core>.<thread>。

![](https://i-blog.csdnimg.cn/direct/11e8654cb8be42bd9bb1dafb0e517aeb.png)

例如，GIC-500支持两级的亲和性路由，Level0是core，Level1是cluster，如下图所示：

![](https://i-blog.csdnimg.cn/direct/34d3e8f4971d4bc6ba30e4933ed782f1.png)

ARMv8支持安全模式和非安全模式，GICv3支持EL0~EL3，所以每个中断源需要设置对应的中断组和安全模式。Group0用于EL3；安全模式的Group1：用于Trust OS on EL2；非安全模式的Group1：用于VMM或者OS，如下图所示：

![](https://i-blog.csdnimg.cn/direct/57793058b36c4bbbb9fb4a8c3d3ba620.png)

Group0使用FIQ，Group1根据情况使用IRQ或者FIQ，如下图：

![](https://i-blog.csdnimg.cn/direct/2efda0ee363a4938970f265aa6d03cb0.png)

具体路由方向如下图所示：

![](https://i-blog.csdnimg.cn/direct/01964aa2bc4c43048d82a605190de079.png)

几个特殊的中断号如下图所示：

![](https://i-blog.csdnimg.cn/direct/2b551947a16743d08cc7eab92d37c576.png)

关于1021号中断的两种不同情况的示例如下图所示，情况一，SCR_EL3.FIQ设置为1时，中断会直接路由到EL3：

![](https://i-blog.csdnimg.cn/direct/af2344af167f428c854f3da4cbad84c2.png)

情况二，SCR_EL3.FIQ设置为0时，中断不会直接路由到EL3：

![](https://i-blog.csdnimg.cn/direct/1a58848efb7c433399beb571e7da4e9a.png)

4.GICv3的中断优先级：GICv3支持8位优先级，最多256个中断优先级：在支持2个安全模式时，GICv3最少支持32个中断优先级，最多支持256个中断优先级；在支持1个安全模式时，GICv3最少支持16个中断优先级，最多支持256个中断优先级。中断优先级特点如下：

* 数值最小，优先级最高。
* 0表示最高优先级
* 255表示最小优先级，即idlepriority
* GICR_IPRIORITYR<n>用来设置PPI和SGI中断优先级
* GICD_IPRIORITYR<n>用来设置SPI中断优先级
* LPI配置表保存了LPI的中断优先级

Binary Point Register寄存器将中断优先级分成两个字段，组优先级（group priority）即抢占优先级，用来决定是否能被抢占，在需要抢占时会比较，组优先级（group priority）；子优先级（subpriority）主要用于在抢占优先级和组优先级相同的情况下，进一步细化中断的处理顺序。中断阈值：对应的寄存器是ICC_PMR_EL1，PMR决定目标CPU的优先级阈值，GIC只有当pending中断的优先级高于这个中断优先级阈值，才会发送中断到CPU。若PMR为0，表示屏蔽了所有中断发送给CPU。运行优先级：对应的寄存器是ICC_PMR_EL1，这个寄存器中的值是CPU正在响应的中断的group priority，主要用于中断抢占的判断。GICv3支持中断抢占，当一个中断优先级同时满足下面条件会发生抢占：优先级高于CPU接口的优先级值PMR，group priority高于正在处理的running priority。

![](https://i-blog.csdnimg.cn/direct/c95dc8be506c41f1ad6ca80ef1fe7bd0.png)

上图展示了GICv3的不同中断的路由方式：对于SPI，依次通过Distributor、Redistributor和CPU interface发送到目标PE；对于PPI，依次通过Redistributor和CPU interface发送到目标PE；对于SGI，从源PE产生，然后依次通过源PE的CPU interface、源PE的Redistributor、Distributor、Redistributor和CPU interface发送到目标PE；对于LPI，通过ITS获取对应的中断号之后，依次通过Redistributor和CPU interface发送到目标PE。各个部件功能如下：Distributor进行优先级排队，派发SPI和SGI到Redistributor；Redistributor连接CPU interface，每个CPU都有一个Redistributor；CPU interface会发送中断给CPU，响应中断等；ITS提供中断转换服务，把LPIs中断请求转换到中断号以及发送到Redistributor。

###### ITS

1.ITS（Interrupt Translation Service）：ITS转换流程如下图所示（没有虚拟化的是左下角这条转换路线）：

![](https://i-blog.csdnimg.cn/direct/ab619d26b86e47a4abffd7c107c137b3.png)

首先使用DeviceID来查询Device Table（在一个系统中DeviceID是唯一的），找对对应的Interrupt translation table的基地址，然后用EventID去查询该Interrupt translation table得到对应的物理中断号和Interrupt collection number（即ICID），再由这个ICID来查询Collection table获取目标redistributor。与LPI有关的几张table如下：

* 中断配置表：用来存储每个LPI中断的优先级和enable位，每个表项占8bit，第0位表示当前LPI中断是否开启，2~7表示当前LPI中断优先级，第1位是保留位，这是一张全局的表。该配置表的基地址存放在GICR_PROPBASER.Physical_Address域中，表项的个数可查看GICR_PROPBASER.IDbits域获取（具体换算方式查看手册）
* 中断pending表：每个redistributor都有一个中断pending表，每个表项占1bit
* Device Table（全局唯一）：Device Table由OS软件来创建，OS会分配内存，创建Table并把表的基地址设置到GITS_BASER.Physical_Address，Device Table的相关参数在GITS_BASER<n>寄存器中，主要包括表的类型GITS_BASER.Type、表项的大小GITS_BASER.Entry_Size(例如8字节)、Table中每个page的大小GITS_BASER.Page_Size(例如64KB)、是否需要二级表GITS_BASER.Indirect、设置表基地址GITS_BASER.Physical_Address、需要多少个表项2^(Device_id)，Device_id位宽在GITS_TYPER.Devbits。Device Table支持1级或者2级表，Ddevice Table表项的内容由软件通过command queue来发送命令给硬件，由硬件来填充表项，例如可通过MAPD命令，把DevicelD映射到ITT表中，

  ![](https://i-blog.csdnimg.cn/direct/a2d7983eaa6a40e98ca1f2ea98de53d9.png)

  Device Table的表项即设备表条目（DTEs）描述了一个DeviceID和一个ITT（Interrupt Translation Table，中断翻译表）基地址之间的映射关系。如下图所示：

  ![](https://i-blog.csdnimg.cn/direct/1b948ff9708a4a0cba91ade49f75f808.png)

  1位用于表示该条目是否有效（Valid）、40位用于存储ITT的基物理地址（ITT Address，一个Device对应一个ITT表）、5位用于表示ITT的范围（ITT Range），这是由ITT支持的EventID宽度的对数减一。
* Interrupt Translation Table：ITT表项用来映射EventID到物理中断号INTID及ICID（Interrupt collection number），与ITT表相关的参数有：ITT表项大小GITS_TYPER.ITT_entry_size (例如16字节)、ITT表项个数即在申请中断时请求的vector个数、ITT表的基地址（由OS来分配，存储在Device Table的表项中）。ITT表项的内容由软件通过command queue来发送命令给硬件，并由硬件来完成写入， ITT表项的组成如下图所示（可参考GICv3手册5.2.4节）：

  ![](https://i-blog.csdnimg.cn/direct/f90476dc526a43fe9ac3d221ea251641.png)
* Collection Table：该表的表项用来映射ICID到redistributor，这个表不需要在内存中分配内存，Collection Table表项的内容由软件通过command queue来发送命令给硬件，并由硬件来完成填充。软件需要告知redistributor的物理地址或者GICR TYPER.Processor_Number，可通过MAPC命令来映射ICID到redistributor。在GIC初始化的时候就会遍历所有的redistributor，并且调用MAPC命令初始化，该表表项的组成如下图所示：

  ![](https://i-blog.csdnimg.cn/direct/d0c9ce38939a42168643e23ed3b2a344.png)

  主要包含一个有效位，以及指向redistribute的基地址。

上述这几张表的具体查询过程如下如所示：

![](https://i-blog.csdnimg.cn/direct/c5c0283a2b8f494f91a193ea0e398af3.png)

想要触发一个MSI（Message Signaled Interrupts）中断，必须由外设来向寄存器GITS_TRANSLATER中写入EventID，且这个外设必须有统一的deviceID，并且必须注册在ITS表里面（可参考GICv3手册12.19.12节）。三个与GICv3的command queue相关的寄存器：GITS_CBASER：指定command queue的大小和基地址，基地址必须64KB对齐，大小必须是4KB整数倍；GITS_CREADR：ITS下一条要处理的command；GITS_CWRITER:下一条要写入的command，如下图所示：

![](https://i-blog.csdnimg.cn/direct/ed2583dee3c84307b533fa625607bebf.png)

常见的command如下图所示：

![](https://i-blog.csdnimg.cn/direct/ee346a226f1a4f01863bad10335c66b7.png)

下图是一个例子：

![](https://i-blog.csdnimg.cn/direct/9f571a13a67d4d3fb6cc115e527357aa.png)

2.irq_domain：在Linux内核中，irq_domain是一个用于管理和映射中断请求的数据结构，特别是在中断控制器和设备驱动之间进行中断标识符（IRQ）的映射和转换。它是处理系统中断、尤其是复杂硬件平台（如ARM、RISC-V等）上的中断控制器和虚拟化中断的一种机制。在多核系统、虚拟化环境、或者复杂的中断控制器系统中，中断标识符（IRQ）可能是设备特定的或者平台特定的。这时，irq_domain的作用就是将设备中断标识符（IRQ）映射到GIC或其他中断控制器所能识别的IRQ ID。不同的硬件平台可能会使用不同的中断控制器，不同的控制器有自己的中断标识符范围和规则，irq_domain提供了一种机制，将设备的本地中断ID转换成系统中使用的全局中断ID。irq_domain主要使用一个映射函数(map)来将设备的本地中断标识符映射到系统的全局IRQ ID，这是irq_domain的核心功能。