Design Assistant report for fir
Wed Apr 26 00:17:02 2023
Quartus Prime Version 21.4.0 Build 67 12/06/2021 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Design Assistant (Synthesized) Results - 2 of 11 Rules Failed
  3. RES-30134 - Registers Not Reachable from Reset Release IP
  4. FLP-10500 - Non Driving Top Level Inputs Found
  5. RES-30133 - Embedded Memory Blocks with Initialized Content That Might be Affected by Spurious Writes
  6. LNT-30023 - Reset Nets with Polarity Conflict
  7. RES-30132 - Registers May Not Be Properly Reset
  8. TMC-20052 - Paths with Post Synthesis Inferred Latches
  9. LNT-30010 - Nets Driving both Reset and Clock Enable Signals
 10. LNT-50006 - DSP Control Signal Registers Reset Mode Mismatch
 11. TMC-20053 - DSP Inputs Driven by High Fan-Out Net
 12. TMC-20500 - Hierarchical Tree Duplication was Shallower than Possible
 13. TMC-20501 - Hierarchical Tree Duplication was Shallower than Requested



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Design Assistant (Synthesized) Results - 2 of 11 Rules Failed                                                                                                            ;
+-------------------------------------------------------------------------------------------------------+----------+------------+--------+---------------------------------+
; Rule                                                                                                  ; Severity ; Violations ; Waived ; Tags                            ;
+-------------------------------------------------------------------------------------------------------+----------+------------+--------+---------------------------------+
; RES-30134 - Registers Not Reachable from Reset Release IP                                             ; Medium   ; 269        ; 0      ; reset-usage, reset-reachability ;
; FLP-10500 - Non Driving Top Level Inputs Found                                                        ; Low      ; 65         ; 0      ; system                          ;
; RES-30133 - Embedded Memory Blocks with Initialized Content That Might be Affected by Spurious Writes ; High     ; 0          ; 0      ; ram, reset-usage                ;
; LNT-30023 - Reset Nets with Polarity Conflict                                                         ; Medium   ; 0          ; 0      ; reset-usage                     ;
; RES-30132 - Registers May Not Be Properly Reset                                                       ; Medium   ; 0          ; 0      ; reset-usage, reset-reachability ;
; TMC-20052 - Paths with Post Synthesis Inferred Latches                                                ; Medium   ; 0          ; 0      ; nonstandard-timing, latch       ;
; LNT-30010 - Nets Driving both Reset and Clock Enable Signals                                          ; Low      ; 0          ; 0      ; reset-usage                     ;
; LNT-50006 - DSP Control Signal Registers Reset Mode Mismatch                                          ; Low      ; 0          ; 0      ; dsp, reset-usage                ;
; TMC-20053 - DSP Inputs Driven by High Fan-Out Net                                                     ; Low      ; 0          ; 0      ; dsp                             ;
; TMC-20500 - Hierarchical Tree Duplication was Shallower than Possible                                 ; Low      ; 0          ; 0      ; register-duplication, synthesis ;
; TMC-20501 - Hierarchical Tree Duplication was Shallower than Requested                                ; Low      ; 0          ; 0      ; register-duplication, synthesis ;
+-------------------------------------------------------------------------------------------------------+----------+------------+--------+---------------------------------+


Status:		FAIL
Severity:		Medium
Number of violations: 	269
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------------+
; RES-30134 - Registers Not Reachable from Reset Release IP    ;
+-----------------------------------------------------+--------+
; Register Node                                       ; Waived ;
+-----------------------------------------------------+--------+
; start_0|set                                         ;        ;
; MC_d_i|read_arbiter|data|valid[0]                   ;        ;
; phiC_1|fork_C1|generateBlocks[1].regblock|reg_value ;        ;
; phiC_1|oehb1|full_reg                               ;        ;
; Buffer_3|oehb1|validArray[0]                        ;        ;
; phiC_1|oehb1|data_reg[0]                            ;        ;
; Buffer_2|oehb1|validArray[0]                        ;        ;
; fork_0|generateBlocks[2].regblock|reg_value         ;        ;
; MC_idx|read_arbiter|data|valid[0]                   ;        ;
; load_5|Buffer_2|full_reg                            ;        ;
; load_5|Buffer_1|full_reg                            ;        ;
; phi_2|tehb1|full_reg                                ;        ;
; Buffer_10|fifo|Memory[3][0]                         ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][0]              ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][1]              ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][2]              ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][3]              ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][4]              ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][5]              ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][6]              ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][7]              ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][8]              ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][9]              ;        ;
; Buffer_10|fifo|Memory[2][0]                         ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][10]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][11]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][12]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][13]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][14]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][15]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][16]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][17]             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][0]              ;        ;
; MC_idx|read_arbiter|data|out_reg[0][1]              ;        ;
; Buffer_10|fifo|Memory[1][0]                         ;        ;
; MC_idx|read_arbiter|data|out_reg[0][2]              ;        ;
; MC_idx|read_arbiter|data|out_reg[0][3]              ;        ;
; MC_idx|read_arbiter|data|out_reg[0][4]              ;        ;
; MC_idx|read_arbiter|data|out_reg[0][5]              ;        ;
; MC_idx|read_arbiter|data|out_reg[0][6]              ;        ;
; MC_idx|read_arbiter|data|out_reg[0][7]              ;        ;
; MC_idx|read_arbiter|data|out_reg[0][8]              ;        ;
; MC_idx|read_arbiter|data|out_reg[0][9]              ;        ;
; MC_idx|read_arbiter|data|out_reg[0][10]             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][11]             ;        ;
; phi_2|tehb1|data_reg[9]                             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][12]             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][13]             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][14]             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][15]             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][16]             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][17]             ;        ;
; Buffer_5|tehb1|data_reg[0]                          ;        ;
; Buffer_5|oehb1|data_reg[0]                          ;        ;
; phi_1|tehb1|data_reg[0]                             ;        ;
; phi_1|tehb1|data_reg[1]                             ;        ;
; Buffer_4|tehb1|data_reg[9]                          ;        ;
; Buffer_5|tehb1|data_reg[1]                          ;        ;
; Buffer_5|oehb1|data_reg[1]                          ;        ;
; Buffer_5|tehb1|data_reg[2]                          ;        ;
; Buffer_5|oehb1|data_reg[2]                          ;        ;
; phi_1|tehb1|data_reg[2]                             ;        ;
; phi_1|tehb1|data_reg[3]                             ;        ;
; Buffer_5|tehb1|data_reg[3]                          ;        ;
; Buffer_5|oehb1|data_reg[3]                          ;        ;
; Buffer_5|tehb1|data_reg[4]                          ;        ;
; Buffer_5|oehb1|data_reg[4]                          ;        ;
; Buffer_4|oehb1|data_reg[9]                          ;        ;
; phi_1|tehb1|data_reg[4]                             ;        ;
; phi_1|tehb1|data_reg[5]                             ;        ;
; Buffer_5|tehb1|data_reg[5]                          ;        ;
; Buffer_5|oehb1|data_reg[5]                          ;        ;
; Buffer_5|tehb1|data_reg[6]                          ;        ;
; Buffer_5|oehb1|data_reg[6]                          ;        ;
; phi_1|tehb1|data_reg[6]                             ;        ;
; phi_1|tehb1|data_reg[7]                             ;        ;
; Buffer_5|tehb1|data_reg[7]                          ;        ;
; Buffer_5|oehb1|data_reg[7]                          ;        ;
; phi_2|tehb1|data_reg[8]                             ;        ;
; Buffer_5|tehb1|data_reg[8]                          ;        ;
; Buffer_5|oehb1|data_reg[8]                          ;        ;
; phi_1|tehb1|data_reg[8]                             ;        ;
; phi_1|tehb1|data_reg[9]                             ;        ;
; Buffer_5|tehb1|data_reg[9]                          ;        ;
; Buffer_5|oehb1|data_reg[9]                          ;        ;
; Buffer_5|tehb1|data_reg[10]                         ;        ;
; Buffer_5|oehb1|data_reg[10]                         ;        ;
; phi_1|tehb1|data_reg[10]                            ;        ;
; phi_1|tehb1|data_reg[11]                            ;        ;
; Buffer_4|tehb1|data_reg[8]                          ;        ;
; Buffer_5|tehb1|data_reg[11]                         ;        ;
; Buffer_5|oehb1|data_reg[11]                         ;        ;
; Buffer_5|tehb1|data_reg[12]                         ;        ;
; Buffer_5|oehb1|data_reg[12]                         ;        ;
; phi_1|tehb1|data_reg[12]                            ;        ;
; phi_1|tehb1|data_reg[13]                            ;        ;
; Buffer_5|tehb1|data_reg[13]                         ;        ;
; Buffer_5|oehb1|data_reg[13]                         ;        ;
; Buffer_5|tehb1|data_reg[14]                         ;        ;
; Buffer_5|oehb1|data_reg[14]                         ;        ;
; Buffer_4|oehb1|data_reg[8]                          ;        ;
; phi_1|tehb1|data_reg[14]                            ;        ;
; phi_1|tehb1|data_reg[15]                            ;        ;
; Buffer_5|tehb1|data_reg[15]                         ;        ;
; Buffer_5|oehb1|data_reg[15]                         ;        ;
; Buffer_5|tehb1|data_reg[16]                         ;        ;
; Buffer_5|oehb1|data_reg[16]                         ;        ;
; phi_1|tehb1|data_reg[16]                            ;        ;
; phi_1|tehb1|data_reg[17]                            ;        ;
; Buffer_5|tehb1|data_reg[17]                         ;        ;
; Buffer_5|oehb1|data_reg[17]                         ;        ;
; Buffer_4|tehb1|data_reg[3]                          ;        ;
; phi_2|tehb1|data_reg[7]                             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][18]             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][19]             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][20]             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][21]             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][22]             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][23]             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][24]             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][25]             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][26]             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][27]             ;        ;
; Buffer_4|tehb1|data_reg[7]                          ;        ;
; MC_idx|read_arbiter|data|out_reg[0][28]             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][29]             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][30]             ;        ;
; MC_idx|read_arbiter|data|out_reg[0][31]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][18]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][19]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][20]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][21]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][22]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][23]             ;        ;
; Buffer_4|oehb1|data_reg[7]                          ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][24]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][25]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][26]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][27]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][28]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][29]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][30]             ;        ;
; MC_d_i|read_arbiter|data|out_reg[0][31]             ;        ;
; Buffer_5|tehb1|data_reg[18]                         ;        ;
; Buffer_5|oehb1|data_reg[18]                         ;        ;
; phi_2|tehb1|data_reg[6]                             ;        ;
; phi_1|tehb1|data_reg[18]                            ;        ;
; phi_1|tehb1|data_reg[19]                            ;        ;
; Buffer_5|tehb1|data_reg[19]                         ;        ;
; Buffer_5|oehb1|data_reg[19]                         ;        ;
; Buffer_5|tehb1|data_reg[20]                         ;        ;
; Buffer_5|oehb1|data_reg[20]                         ;        ;
; phi_1|tehb1|data_reg[20]                            ;        ;
; phi_1|tehb1|data_reg[21]                            ;        ;
; Buffer_5|tehb1|data_reg[21]                         ;        ;
; Buffer_5|oehb1|data_reg[21]                         ;        ;
; Buffer_4|tehb1|data_reg[6]                          ;        ;
; Buffer_5|tehb1|data_reg[22]                         ;        ;
; Buffer_5|oehb1|data_reg[22]                         ;        ;
; phi_1|tehb1|data_reg[22]                            ;        ;
; phi_1|tehb1|data_reg[23]                            ;        ;
; Buffer_5|tehb1|data_reg[23]                         ;        ;
; Buffer_5|oehb1|data_reg[23]                         ;        ;
; Buffer_5|tehb1|data_reg[24]                         ;        ;
; Buffer_5|oehb1|data_reg[24]                         ;        ;
; phi_1|tehb1|data_reg[24]                            ;        ;
; phi_1|tehb1|data_reg[25]                            ;        ;
; Buffer_4|oehb1|data_reg[6]                          ;        ;
; Buffer_5|tehb1|data_reg[25]                         ;        ;
; Buffer_5|oehb1|data_reg[25]                         ;        ;
; Buffer_5|tehb1|data_reg[26]                         ;        ;
; Buffer_5|oehb1|data_reg[26]                         ;        ;
; phi_1|tehb1|data_reg[26]                            ;        ;
; phi_1|tehb1|data_reg[27]                            ;        ;
; Buffer_5|tehb1|data_reg[27]                         ;        ;
; Buffer_5|oehb1|data_reg[27]                         ;        ;
; Buffer_5|tehb1|data_reg[28]                         ;        ;
; Buffer_5|oehb1|data_reg[28]                         ;        ;
; phi_2|tehb1|data_reg[0]                             ;        ;
; phi_1|tehb1|data_reg[28]                            ;        ;
; phi_1|tehb1|data_reg[29]                            ;        ;
; Buffer_5|tehb1|data_reg[29]                         ;        ;
; Buffer_5|oehb1|data_reg[29]                         ;        ;
; Buffer_5|tehb1|data_reg[30]                         ;        ;
; Buffer_5|oehb1|data_reg[30]                         ;        ;
; phi_1|tehb1|data_reg[30]                            ;        ;
; phi_1|tehb1|data_reg[31]                            ;        ;
; Buffer_5|tehb1|data_reg[31]                         ;        ;
; Buffer_5|oehb1|data_reg[31]                         ;        ;
; Buffer_4|tehb1|data_reg[0]                          ;        ;
; Buffer_4|oehb1|data_reg[0]                          ;        ;
; phi_2|tehb1|data_reg[1]                             ;        ;
; Buffer_8|fifo|Head[1]                               ;        ;
; Buffer_4|tehb1|data_reg[1]                          ;        ;
; Buffer_4|oehb1|data_reg[1]                          ;        ;
; phi_2|tehb1|data_reg[2]                             ;        ;
; Buffer_4|tehb1|data_reg[2]                          ;        ;
; Buffer_4|oehb1|data_reg[2]                          ;        ;
; phi_2|tehb1|data_reg[3]                             ;        ;
; Buffer_4|tehb1|data_reg[4]                          ;        ;
; Buffer_4|oehb1|data_reg[4]                          ;        ;
; phi_2|tehb1|data_reg[4]                             ;        ;
; phi_2|tehb1|data_reg[5]                             ;        ;
; Buffer_8|fifo|Memory[3][0]                          ;        ;
; forkC_6|generateBlocks[2].regblock|reg_value        ;        ;
; Buffer_3|tehb1|full_reg                             ;        ;
; fork_3|generateBlocks[2].regblock|reg_value         ;        ;
; Buffer_2|tehb1|full_reg                             ;        ;
; forkC_6|generateBlocks[1].regblock|reg_value        ;        ;
; fork_3|generateBlocks[0].regblock|reg_value         ;        ;
; forkC_6|generateBlocks[3].regblock|reg_value        ;        ;
; forkC_6|generateBlocks[0].regblock|reg_value        ;        ;
; Buffer_10|fifo|Memory[4][0]                         ;        ;
; Buffer_10|fifo|Tail[1]                              ;        ;
; Buffer_8|fifo|Memory[2][0]                          ;        ;
; Buffer_10|fifo|Memory[5][0]                         ;        ;
; Buffer_1|tehb1|full_reg                             ;        ;
; fork_3|generateBlocks[1].regblock|reg_value         ;        ;
; start_0|startBuff|tehb1|full_reg                    ;        ;
; start_0|startBuff|oehb1|validArray[0]               ;        ;
; Buffer_1|oehb1|validArray[0]                        ;        ;
; fork_9|generateBlocks[1].regblock|reg_value         ;        ;
; fork_4|generateBlocks[0].regblock|reg_value         ;        ;
; Buffer_4|tehb1|data_reg[5]                          ;        ;
; Buffer_4|oehb1|data_reg[5]                          ;        ;
; Buffer_8|fifo|Memory[1][0]                          ;        ;
; fork_4|generateBlocks[2].regblock|reg_value         ;        ;
; Buffer_6|tehb1|full_reg                             ;        ;
; Buffer_6|oehb1|validArray[0]                        ;        ;
; fork_9|generateBlocks[0].regblock|reg_value         ;        ;
; Buffer_10|fifo|Tail[0]                              ;        ;
; Buffer_10|fifo|Tail[2]                              ;        ;
; Buffer_10|fifo|Memory[0][0]                         ;        ;
; Buffer_10|fifo|Head[1]                              ;        ;
; Buffer_10|fifo|Head[2]                              ;        ;
; Buffer_5|oehb1|validArray[0]                        ;        ;
; Buffer_8|fifo|Memory[0][0]                          ;        ;
; Buffer_10|fifo|Head[0]                              ;        ;
; Buffer_10|fifo|Full                                 ;        ;
; Buffer_10|fifo|Empty                                ;        ;
; Buffer_5|tehb1|full_reg                             ;        ;
; load_9|Buffer_2|full_reg                            ;        ;
; mul_10|buff|regs[0]                                 ;        ;
; mul_10|buff|regs[1]                                 ;        ;
; mul_10|buff|regs[2]                                 ;        ;
; mul_10|oehb|validArray[0]                           ;        ;
; phi_1|tehb1|full_reg                                ;        ;
; fork_0|generateBlocks[0].regblock|reg_value         ;        ;
; Buffer_8|fifo|Tail[2]                               ;        ;
; Buffer_8|fifo|Tail[0]                               ;        ;
; Buffer_8|fifo|Tail[1]                               ;        ;
; Buffer_8|fifo|Memory[4][0]                          ;        ;
; Buffer_7|oehb1|validArray[0]                        ;        ;
; ret_0|tehb|full_reg                                 ;        ;
; phi_n0|tehb1|full_reg                               ;        ;
; Buffer_7|tehb1|full_reg                             ;        ;
; Buffer_8|fifo|Head[0]                               ;        ;
; Buffer_8|fifo|Head[2]                               ;        ;
; load_9|Buffer_1|full_reg                            ;        ;
; Buffer_8|fifo|Empty                                 ;        ;
; Buffer_8|fifo|Full                                  ;        ;
; fork_4|generateBlocks[1].regblock|reg_value         ;        ;
; fork_2|generateBlocks[0].regblock|reg_value         ;        ;
; fork_2|generateBlocks[1].regblock|reg_value         ;        ;
; fork_0|generateBlocks[1].regblock|reg_value         ;        ;
; Buffer_4|oehb1|validArray[0]                        ;        ;
; Buffer_4|tehb1|full_reg                             ;        ;
; Buffer_4|oehb1|data_reg[3]                          ;        ;
; phiC_1|fork_C1|generateBlocks[0].regblock|reg_value ;        ;
+-----------------------------------------------------+--------+


Status:		FAIL
Severity:		Low
Number of violations: 	65
Rule Parameters:      	max_violations = 5000
+------------------------------------------------+
; FLP-10500 - Non Driving Top Level Inputs Found ;
+--------------+---------------------------------+
; Input Name   ; Waived                          ;
+--------------+---------------------------------+
; d_i_din0[0]  ;                                 ;
; d_i_din0[10] ;                                 ;
; d_i_din0[11] ;                                 ;
; d_i_din0[12] ;                                 ;
; d_i_din0[13] ;                                 ;
; d_i_din0[14] ;                                 ;
; d_i_din0[15] ;                                 ;
; d_i_din0[16] ;                                 ;
; d_i_din0[17] ;                                 ;
; d_i_din0[18] ;                                 ;
; d_i_din0[19] ;                                 ;
; d_i_din0[1]  ;                                 ;
; d_i_din0[20] ;                                 ;
; d_i_din0[21] ;                                 ;
; d_i_din0[22] ;                                 ;
; d_i_din0[23] ;                                 ;
; d_i_din0[24] ;                                 ;
; d_i_din0[25] ;                                 ;
; d_i_din0[26] ;                                 ;
; d_i_din0[27] ;                                 ;
; d_i_din0[28] ;                                 ;
; d_i_din0[29] ;                                 ;
; d_i_din0[2]  ;                                 ;
; d_i_din0[30] ;                                 ;
; d_i_din0[31] ;                                 ;
; d_i_din0[3]  ;                                 ;
; d_i_din0[4]  ;                                 ;
; d_i_din0[5]  ;                                 ;
; d_i_din0[6]  ;                                 ;
; d_i_din0[7]  ;                                 ;
; d_i_din0[8]  ;                                 ;
; d_i_din0[9]  ;                                 ;
; idx_din0[0]  ;                                 ;
; idx_din0[10] ;                                 ;
; idx_din0[11] ;                                 ;
; idx_din0[12] ;                                 ;
; idx_din0[13] ;                                 ;
; idx_din0[14] ;                                 ;
; idx_din0[15] ;                                 ;
; idx_din0[16] ;                                 ;
; idx_din0[17] ;                                 ;
; idx_din0[18] ;                                 ;
; idx_din0[19] ;                                 ;
; idx_din0[1]  ;                                 ;
; idx_din0[20] ;                                 ;
; idx_din0[21] ;                                 ;
; idx_din0[22] ;                                 ;
; idx_din0[23] ;                                 ;
; idx_din0[24] ;                                 ;
; idx_din0[25] ;                                 ;
; idx_din0[26] ;                                 ;
; idx_din0[27] ;                                 ;
; idx_din0[28] ;                                 ;
; idx_din0[29] ;                                 ;
; idx_din0[2]  ;                                 ;
; idx_din0[30] ;                                 ;
; idx_din0[31] ;                                 ;
; idx_din0[3]  ;                                 ;
; idx_din0[4]  ;                                 ;
; idx_din0[5]  ;                                 ;
; idx_din0[6]  ;                                 ;
; idx_din0[7]  ;                                 ;
; idx_din0[8]  ;                                 ;
; idx_din0[9]  ;                                 ;
; start_in[0]  ;                                 ;
+--------------+---------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------------------------------------------------------------------------+
; RES-30133 - Embedded Memory Blocks with Initialized Content That Might be Affected by Spurious Writes ;
+-------------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------------------+
; LNT-30023 - Reset Nets with Polarity Conflict ;
+-----------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------------------+
; RES-30132 - Registers May Not Be Properly Reset ;
+-------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------+
; TMC-20052 - Paths with Post Synthesis Inferred Latches ;
+--------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------------+
; LNT-30010 - Nets Driving both Reset and Clock Enable Signals ;
+--------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------------+
; LNT-50006 - DSP Control Signal Registers Reset Mode Mismatch ;
+--------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
		DSP_HFN_Threshold = 500
+---------------------------------------------------+
; TMC-20053 - DSP Inputs Driven by High Fan-Out Net ;
+---------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------------------------------------------+
; TMC-20500 - Hierarchical Tree Duplication was Shallower than Possible ;
+-----------------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+------------------------------------------------------------------------+
; TMC-20501 - Hierarchical Tree Duplication was Shallower than Requested ;
+------------------------------------------------------------------------+


