# Exemplos em Verilog         
 - Projetos em VHDL dispon√≠veis (por enquanto):       
 - Arquivos com _scripts_ avulsos em Verilog (pasta **`Scripts_Verilog`**):   

