标题title
一种具有自偏置结构的RC-IGBT及其制作方法
摘要abst
本发明公开了一种具有自偏置结构的RC‑IGBT及其制作方法。该方法包括在衬底的上侧制作形成元胞结构和终端结构；从衬底的下侧对器件进行减薄处理，并在衬底的下端依次制作形成N型掺杂区和P型掺杂区；在衬底的下侧刻蚀形成若干第一副沟槽和第二副沟槽，在第二副沟槽上端四周制作形成P‑buried区；在第一副沟槽和第二副沟槽内制作形成隔离氧化层，然后制作形成设置在第一副沟槽内的副控栅和设置在第二副沟槽内的自偏栅；在副控栅的下端淀积介质层；在衬底的下侧制作集电极金属，集电极金属与自偏栅连接，副控栅通过插设在衬底上的导体引出。本发明能够完全消除RC‑IGBT的回跳现象、减小反向导通时的导通压降。
权利要求书clms
1.一种具有自偏置结构的RC-IGBT的制作方法，其特征在于，包括：提供N型的衬底；在所述衬底的上侧制作形成元胞结构和终端结构；从所述衬底的下侧对器件进行减薄处理，并在衬底的下端依次制作形成N型掺杂区和设置在N型掺杂区下侧的P型掺杂区；在所述衬底的下侧刻蚀形成若干第一副沟槽和第二副沟槽，所述第一副沟槽和第二副沟槽的深度大于N型掺杂区的深度；在所述第二副沟槽上端四周制作形成P-buried区；在所述第一副沟槽和第二副沟槽内制作形成隔离氧化层，然后在所述第一副沟槽和第二副沟槽内淀积导电物质，以形成设置在第一副沟槽内的副控栅和设置在第二副沟槽内的自偏栅；在所述副控栅的下端淀积介质层，以将所述副控栅封闭在第一副沟槽内；在所述衬底的下侧制作集电极金属，所述集电极金属与自偏栅连接，所述副控栅通过插设在衬底上的导体引出。2.根据权利要求1所述的一种具有自偏置结构的RC-IGBT的制作方法，其特征在于，在对器件进行减薄处理时，先将器件减薄到预定厚度，再使用Taiko工艺将衬底的中部减薄到90-120um。3.根据权利要求1所述的一种具有自偏置结构的RC-IGBT的制作方法，其特征在于，所述N型掺杂区通过注入磷元素形成，注入的能量为230-450kev，注入的剂量为1E12-4E12atoms/cm3。4.根据权利要求1所述的一种具有自偏置结构的RC-IGBT的制作方法，其特征在于，所述P型掺杂区通过注入硼元素形成，注入的能量为20-40kev，注入的剂量为3E12-1E13atoms/cm3。5.根据权利要求1所述的一种具有自偏置结构的RC-IGBT的制作方法，其特征在于，所述P-buried区通过对第二副沟槽上端四周的衬底注入P型元素和激光退火形成，注入能量为150-400kev，注入的剂量为1E12-4E12 atoms/cm3。6.根据权利要求1所述的一种具有自偏置结构的RC-IGBT的制作方法，其特征在于，所述导电物质为磷元素掺杂的多晶硅，掺杂浓度为1E19-6E19 atoms/cm3。7.一种具有自偏置结构的RC-IGBT，其特征在于，包括N型的衬底，所述衬底的上侧设有元胞结构和终端结构，所述衬底的下侧设有N型掺杂区和设置在N型掺杂区下侧的P型掺杂区，所述衬底的下侧设有若干第一副沟槽和第二副沟槽，所述第一副沟槽和第二副沟槽的深度大于N型掺杂区的深度，所述第二副沟槽上端四周设有P-buried区，所述第一副沟槽和第二副沟槽内设有隔离氧化层，所述隔离氧化层内侧的第一副沟槽和第二副沟槽内淀积有导电物质，以形成设置在第一副沟槽内的副控栅和设置在第二副沟槽内的自偏栅，所述副控栅的下端设有下介质层，所述下介质层将所述副控栅封闭在第一副沟槽内，所述衬底的下侧设有集电极金属，所述集电极金属与自偏栅连接，所述副控栅通过插设在衬底上的导体引出。8.根据权利要求7所述的一种具有自偏置结构的RC-IGBT，其特征在于，所述N型掺杂区通过注入磷元素形成，注入的能量为230-450kev，注入的剂量为1E12-4E12 atoms/cm3。9.根据权利要求7所述的一种具有自偏置结构的RC-IGBT，其特征在于，所述P型掺杂区通过注入硼元素形成，注入的能量为20-40kev，注入的剂量为3E12-1E13 atoms/cm3。10.根据权利要求7所述的一种具有自偏置结构的RC-IGBT，其特征在于，所述P-buried区通过对第二副沟槽上端四周的衬底注入P型元素和激光退火形成，注入能量为150-400kev，注入的剂量为1E12-4E12 atoms/cm3。
说明书desc
技术领域本发明涉及半导体技术领域，具体涉及一种具有自偏置结构的RC-IGBT及其制作方法。背景技术逆导型IGBT是将续流二极管与IGBT集成在一个芯片上以达到缩小模块体积，减小寄生电容、电感，提高模块抗电磁干扰能力目的的新型IGBT。由于RC-IGBT背面P型集电极注入并不是普注，导致RC-IGBT的正向特性曲线中会出现负微分电阻现象，直观表现为特征曲线中的回跳现象。目前的改善回跳现象的方法有以下几类：1、将背面FWD部分与IGBT部分隔离开来，减少器件正向导通时从FWD部分流向IGBT部分的载流子，从而抑制回跳现象。例如公开号为CN 108649068 A的专利申请。这种隔离的做法只能抑制回跳现象，并不能完全消除回跳。并且将FWD与IGBT隔离开会产生电流集中现象，导致模块发生热失效。2、通过在器件背面制作一个沟槽栅或者平面栅以达到准确控制FWD部分导通与关断的目的，从而消除回跳现象。例如公开号为CN 115832038 A的专利申请。在背面制作副控制栅能够完全消除回跳现象，但是器件逆向导通时为单极性器件，逆向的导通压降远高于正向导通的导通压降。发明内容本发明的目的是针对现有技术存在的不足，提供一种具有自偏置结构的RC-IGBT及其制作方法。为实现上述目的，在第一方面，本发明提供了一种具有自偏置结构的RC-IGBT的制作方法，包括：提供N型的衬底；在所述衬底的上侧制作形成元胞结构和终端结构；从所述衬底的下侧对器件进行减薄处理，并在衬底的下端依次制作形成N型掺杂区和设置在N型掺杂区下侧的P型掺杂区；在所述衬底的下侧刻蚀形成若干第一副沟槽和第二副沟槽，所述第一副沟槽和第二副沟槽的深度大于N型掺杂区的深度；在所述第二副沟槽上端四周制作形成P-buried区；在所述第一副沟槽和第二副沟槽内制作形成隔离氧化层，然后在所述第一副沟槽和第二副沟槽内淀积导电物质，以形成设置在第一副沟槽内的副控栅和设置在第二副沟槽内的自偏栅；在所述副控栅的下端淀积介质层，以将所述副控栅封闭在第一副沟槽内；在所述衬底的下侧制作集电极金属，所述集电极金属与自偏栅连接，所述副控栅通过插设在衬底上的导体引出。进一步的，在对器件进行减薄处理时，先将器件减薄到预定厚度，再使用Taiko工艺将衬底的中部减薄到90-120um。进一步的，所述N型掺杂区通过注入磷元素形成，注入的能量为230-450kev，注入的剂量为1E12-4E12 atoms/cm3。进一步的，所述P型掺杂区通过注入硼元素形成，注入的能量为20-40kev，注入的剂量为3E12-1E13 atoms/cm3。进一步的，所述P-buried区通过对第二副沟槽上端四周的衬底注入P型元素和激光退火形成，注入能量为150-400kev，注入的剂量为1E12-4E12 atoms/cm3。进一步的，所述导电物质为磷元素掺杂的多晶硅，掺杂浓度为1E19-6E19 atoms/cm3。在第二方面，本发明提供了一种具有自偏置结构的RC-IGBT，包括N型的衬底，所述衬底的上侧设有元胞结构和终端结构，所述衬底的下侧设有N型掺杂区和设置在N型掺杂区下侧的P型掺杂区，所述衬底的下侧设有若干第一副沟槽和第二副沟槽，所述第一副沟槽和第二副沟槽的深度大于N型掺杂区的深度，所述第二副沟槽上端四周设有P-buried区，所述第一副沟槽和第二副沟槽内设有隔离氧化层，所述隔离氧化层内侧的第一副沟槽和第二副沟槽内淀积有导电物质，以形成设置在第一副沟槽内的副控栅和设置在第二副沟槽内的自偏栅，所述副控栅的下端设有下介质层，所述下介质层将所述副控栅封闭在第一副沟槽内，所述衬底的下侧设有集电极金属，所述集电极金属与自偏栅连接，所述副控栅通过插设在衬底上的导体引出。进一步的，所述N型掺杂区通过注入磷元素形成，注入的能量为230-450kev，注入的剂量为1E12-4E12 atoms/cm3。进一步的，所述P型掺杂区通过注入硼元素形成，注入的能量为20-40kev，注入的剂量为3E12-1E13 atoms/cm3。进一步的，所述P-buried区通过对第二副沟槽上端四周的衬底注入P型元素和激光退火形成，注入能量为150-400kev，注入的剂量为1E12-4E12 atoms/cm3。有益效果：1、本发明能够完全消除RC-IGBT的回跳现象；2、本发明通过电导调制效应减小反向导通时的导通压降；3、本发明可以通过调整第一副沟槽和第二副沟槽的方向，让其与主沟槽垂直，以达到消除应力并减小晶圆翘曲度的效果。附图说明图1是衬底的结构示意图；图2是在衬底上刻蚀出主沟槽后的结构示意图；图3是在主沟槽内制作栅氧化层后的结构示意图；图4是在主沟槽内制作出主控栅后的结构示意图；图5是在衬底的上侧制作出体区和源区后的结构示意图；图6是刻蚀出连接孔后的结构示意图；图7是制作出发射极金属后的结构示意图；图8是在衬底的下侧制作出N型掺杂区和P型掺杂区后的结构示意图；图9是在衬底的下侧刻蚀出第一副沟槽和第二副沟槽后的结构示意图；图10是在衬底上制作出P-buried区后的结构示意图；图11是在第一副沟槽和第二副沟槽内制作出隔离氧化层后的结构示意图；图12是在衬底的下侧制作出集电极金属后的结构示意图；图13是一种具有自偏置结构的RC-IGBT的等效电路图。具体实施方式下面结合附图和具体实施例，进一步阐明本发明，本实施例在以本发明技术方案为前提下进行实施，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围。本发明实施例提供了一种具有自偏置结构的RC-IGBT的制作方法，包括：参见图1，提供N型的衬底1）。一般选用FZ区熔法制作的衬底1，并根据设计器件的额定电压选用合适的电阻率。在衬底1的上侧制作形成元胞结构和终端结构。元胞结构和终端结构的制作过程具体如下：先在在衬底1上预生长一层300A-800A的氧化层作为终端耐压环注入的阻挡层，然后通过光刻工艺将需要注入的区域打开进行离子注入，最后通过炉管将耐压环推进到设计的深度与宽度。上述离子注入的能量为100-150KeV，注入的剂量为3E13-5E14 atoms/cm3，注入的元素优选为硼，退火条件为1150℃/500-100min。在衬底1的上侧制作场氧层，场氧层制作目前有两种工艺，一种是FOX工艺，先经过炉管湿法生长一层厚度为15000埃左右的场氧层，再通过光刻及干法刻蚀。还有一种是LOCOS工艺，先淀积一层氮化硅，然后通过光刻工艺将需要生长氧化层的区域打开，经过炉管湿法生长15000埃左右的场氧层，然后将氮化硅去除即可。以上两步形成的结构是在终端区的，在此未进行图示。参见图2，在衬底1的上侧刻蚀出主沟槽2。具体的，先在衬底1正面淀积一层SiO2做硬掩膜层，掩膜层的厚度在3000埃左右，其厚度可以根据沟槽的深度进行调整。然后通过光刻、刻蚀两个工艺形成主沟槽2的结构，主沟槽2的深度在4-6um，主沟槽2的宽度在0.6-1.1um之间。主沟槽2的侧壁的倾斜角度为89.5°，以便后续多晶硅的填充。参见图3，在主沟槽2内生长一层栅氧化层3。栅氧化层3可通过炉管干法氧化生长，其厚度为800-2000埃，氧化温度为1000-1150℃。在生长栅氧化层3前，可先通过炉管干法氧化生长一层500-1500埃的牺牲氧化层，生长温度在1000-1150℃，然后通过湿法刻蚀工艺去除所有的牺牲氧化层，去除刻蚀主沟槽2时产生的损伤。参见图4，在主沟槽2内制作形成主控栅4。具体的，先在衬底1的上侧淀积一层多晶硅，再通过光刻、刻蚀工艺即可形成主控栅4，淀积的多晶硅参杂浓度在1E19-6E19 atoms/cm3之间，参杂元素优选为磷，淀积的厚度大于8000埃。参见图5，在衬底1的上侧制作形成体区5和源区6。具体的，先在衬底1的上侧注入B元素，注入的能量在60-150Kev之间，注入的剂量在5E12-5E13 atoms/cm3之间，可以根据Vth参数要求和PN结深度的需求进行调整。通过高温退火形成体区5，退火温度一般大于等于1100℃，时间在50-100min之间。源区6通过光刻、注入和推进三个步骤形成，注入元素可以是P，也可以是As，也可以将两种元素分两次注入。注入的能量在60kev左右，退火条件为950℃/60min。参见图6，在衬底1的上侧淀积一层厚度8000-12000埃的上介质层7，可在上介质层7中掺入一定比例的B元素和P元素，吸收可动Na、K离子，提高器件可靠性。然后通过光刻、刻蚀形成连接孔8，连接孔8的深度一般为0.3-0.6um。还可先在接触孔中注入B/BF2以减小接触电阻，注入剂量为2E14-5E14 atoms/cm3，注入的能量为30-40KeV，使用快速热退火激活杂质离子修复注入损伤，退火条件为 950℃/30s；然后淀积Ti/TiN层，以形成欧姆接触；最后再淀积金属钨。参见图7，在上介质层7的上侧及连接孔8内淀积金属层，然后刻蚀形成与体区5和源区6连接的发射极金属9以及与主控栅4连接的主控栅金属。金属层优选为AL/Si/Cu合金层，其厚度优选为4um左右。经过以上工艺步骤，即可在衬底1的上侧制作形成元胞结构和终端结构。此外，还可在发射极金属的上侧淀积7000-12000埃的氮化硅钝化层，也可以先在氮化硅下方淀积一层SRO。然后使用光刻与刻蚀工艺将封装时需要打线的区域留出开口。还可在钝化层的上侧淀积一层4um左右的聚酰亚胺，使用光刻与刻蚀工艺将封装时需要打线的区域留出开口，然后烘烤聚酰亚胺使其固化。参见图8，从衬底1的下侧对器件进行减薄处理，并在衬底1的下端依次制作形成N型掺杂区10和设置在N型掺杂区10下侧的P型掺杂区11。具体的，在对器件进行减薄处理时，可先将器件减薄到预定厚度，再使用Taiko工艺将衬底的中部减薄到90-120um。上述N型掺杂区10优选通过注入磷元素形成，注入的能量为230-450kev，注入的剂量为1E12-4E12 atoms/cm3。上述P型掺杂区11优选通过注入硼元素形成，注入的能量为20-40kev，注入的剂量为3E12-1E13 atoms/cm3。参见图9，在衬底1的下侧刻蚀形成若干第一副沟槽12和第二副沟槽13，第一副沟槽12和第二副沟槽13的深度大于N型掺杂区10的深度。需要说明的是，第一副沟槽12和第二副沟槽13的位置并不局限于图中所示，最好是交替形成，避免电流集中。参见图10，在第二副沟槽13上端四周制作形成P-buried区14。上述P-buried区14优选通过对第二副沟槽13上端四周的衬底1注入P型元素和激光退火形成，注入的元素优选为B，注入能量为150-400kev，注入的剂量为1E12-4E12 atoms/cm3。参见图11，在第一副沟槽12和第二副沟槽13内制作形成隔离氧化层15。在制作隔离氧化层15前，也可先淀积一层500埃左右的牺牲氧化层，然后用湿法刻蚀将背面氧化层刻蚀干净，以去除刻蚀第一副沟槽12和第二副沟槽13时产生的损伤。参见图12，然后在第一副沟槽12和第二副沟槽13内淀积导电物质，以形成设置在第一副沟槽12内的副控栅16和设置在第二副沟槽13内的自偏栅17。上述导电物质可以为磷元素掺杂的多晶硅，掺杂浓度为1E19-6E19 atoms/cm3。也可以直接使用金属填充。在副控栅16的下端淀积形成下介质层18，下介质层18可以将副控栅16封闭在第一副沟槽12内。在衬底1的下侧制作集电极金属19，集电极金属19与自偏栅17连接，副控栅16通过插设在衬底1上的导体引出。可通过在衬底1上设置金属柱引出，集电极金属19设置相应的避让口即可；也可在制作集电极金属19时，同步刻蚀出栅极金属，此前需通过在下介质层18上刻蚀连接孔来使栅极金属与副控栅16连接。结合图1至图13，基于以上实施例，本领域技术人员可以轻易理解，本发明还提供了一种具有自偏置结构的RC-IGBT，包括N型的衬底1，一般选用FZ区熔法制作的衬底1，并根据设计器件的额定电压选用合适的电阻率。在衬底1的上侧设有元胞结构和终端结构，元胞结构和终端结构的具体结构及其制作工艺可参见图1至图7以及上述制作方法中记载的内容，不再赘述。在衬底1的下侧设有N型掺杂区10和设置在N型掺杂区10下侧的P型掺杂区11，上述N型掺杂区10优选通过注入磷元素形成，注入的能量为230-450kev，注入的剂量为1E12-4E12 atoms/cm3。上述P型掺杂区11优选通过注入硼元素形成，注入的能量为20-40kev，注入的剂量为3E12-1E13 atoms/cm3。在衬底1的下侧设有若干第一副沟槽12和第二副沟槽13，第一副沟槽12和第二副沟槽13的深度大于N型掺杂区10的深度。需要说明的是，第一副沟槽12和第二副沟槽13的位置并不局限于图中所示，最好是交替形成，避免电流集中。在第二副沟槽13上端四周设有P-buried区14。上述P-buried区14优选通过对第二副沟槽13上端四周的衬底1注入P型元素和激光退火形成，注入的元素优选为B，注入能量为150-400kev，注入的剂量为1E12-4E12 atoms/cm3。在第一副沟槽12和第二副沟槽13内设有隔离氧化层15，隔离氧化层15内侧的第一副沟槽12和第二副沟槽13内淀积有导电物质，以形成设置在第一副沟槽12内的副控栅16和设置在第二副沟槽13内的自偏栅17，上述导电物质可以为磷元素掺杂的多晶硅，掺杂浓度为1E19-6E19 atoms/cm3。也可以直接使用金属填充。在副控栅16的下端设有下介质层18，下介质层18将副控栅16封闭在第一副沟槽12内，在衬底1的下侧设有集电极金属19，集电极金属19与自偏栅17连接，副控栅16通过插设在衬底1上的导体引出。可通过在衬底1上设置金属柱引出，集电极金属19设置相应的避让口即可；也可在制作集电极金属19时，同步刻蚀出栅极金属，此前需通过在下介质层18上刻蚀连接孔来使栅极金属与副控栅16连接。本发明通过在普通IGBT的基础上增加了第一副沟槽12和第二副沟槽13，第一副沟槽12和第二副沟槽13底部将N型掺杂区10刻穿，第一副沟槽12的底部没有P-buried区14，并在第一沟槽12中填充导电物质后，再淀积下介质层18与下面的集电极金属19隔离作为副控栅16；第二副沟槽13的底部有P-buried区14，在第二沟槽13中填充导电物质后不淀积下介质层18，让第二沟槽13内的导电物质与背面的集电极金属19短接。第一副沟槽12和第二副沟槽13的侧壁设有隔离氧化层15，以达到隔离的作用。参见图12，自偏置PMOS已用虚线框标识出来，P-buried区14、N型掺杂区10、P型掺杂区11和第二副沟槽13内的自偏栅17分别构成了自偏置PMOS的源极、衬底、漏极和栅极，形成的器件的等效电路如图13所示。正向导通时集电极金属19接正电位，自偏置PMOS关断，主控栅4接正电位，副控栅16接零电位，器件与普通IGBT正向导通时一致，因为器件正向导通时不存在由MOSFET导通模式向IGBT导通模式的转变的过程，所以不会有回跳现象。反向导通时，发射极金属9接正电位，主控栅4接零电位，副控栅16接正电位。由副控栅16控制的NMOS管导通，器件反向导通，电子从集电极金属19注入到衬底1中，由体区5、衬底1和P-buried区14组成的PMOS开启，自偏置PMOS中的N型掺杂区的电势开始升高，因为自偏置PMOS的栅极与集电极金属19短接，所以它是零电位。当N型掺杂区10与自偏置PMOS的栅极的电势差的绝对值大于自偏置PMOS的阈值电压时，自偏置PMOS管开启，为空穴提供一条流通路径，空穴流通路径为体区5→衬底1→P-buried区14→N-型掺杂区10→P型掺杂区11。当自偏置PMOS导通后，RC-IGBT内部集成的FWD就变成了双极性的器件，衬底1的电阻因为电导调制效应变得非常小，器件的反向导通压降也因此大幅减小。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，其它未具体描述的部分，属于现有技术或公知常识。在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
