// Generated by CIRCT firtool-1.62.0
module Alu(
  input         clock,
                reset,
  input  [4:0]  io_alu_op,
  input  [15:0] io_alu_in1,
                io_alu_in2,
  output [31:0] io_alu_out
);

  wire [16:0] _GEN = {io_alu_in1[15], io_alu_in1};
  wire [16:0] _GEN_0 = {io_alu_in2[15], io_alu_in2};
  wire [16:0] _io_alu_out_T = _GEN + _GEN_0;
  wire [16:0] _io_alu_out_T_1 = _GEN - _GEN_0;
  wire [15:0] _GEN_1 =
    io_alu_op == 5'h4
      ? $signed(io_alu_in1) % $signed(io_alu_in2)
      : io_alu_op == 5'h5
          ? io_alu_in1 & io_alu_in2
          : io_alu_op == 5'h6
              ? io_alu_in1 | io_alu_in2
              : io_alu_op == 5'h7 ? io_alu_in1 ^ io_alu_in2 : 16'h0;
  assign io_alu_out =
    io_alu_op == 5'h0
      ? 32'h0
      : io_alu_op == 5'h1
          ? {{15{_io_alu_out_T[16]}}, _io_alu_out_T}
          : io_alu_op == 5'h2
              ? {{15{_io_alu_out_T_1[16]}}, _io_alu_out_T_1}
              : io_alu_op == 5'h3
                  ? {{16{io_alu_in1[15]}}, io_alu_in1}
                    * {{16{io_alu_in2[15]}}, io_alu_in2}
                  : {{16{_GEN_1[15]}}, _GEN_1};
endmodule

