 2 
應用於 Serial-ATAⅢ 6Gbps 傳輸鍵結之實體層設計及內建測試 (3/3) 
Transmission Links Physical Layer Design and BIST for Serial-ATAIII 6Gbps 
計畫編號：96-2221-E-008-111-MY3 
執行期限：98 年 8 月 1 日至 99 年 9 月 30 日 
計畫主持人：鄭國興     中央大學電機系教授     mail:cheng@ee.ncu.edu.tw 
 
一、 中文摘要 
此份三年計劃中，預計以130nm製程製作
先期之研究，最後以90nm製程完成資料傳輸
率可達6Gbps的SATA-III收發器。此外，為了
能有效掌握系統效能的優劣及減少電路測試
所需的成本，本計畫將設計具有內建自我測試
電路(BIST)功能之串列器(Serializer)與鎖相迴
路(PLL)。 
在第一年的子計畫中，將重點放在低抖動
的同步電路設計上。利用PLL校正及同步化系
統時脈，並製作BIST來量測PLL。同時，分析
通道模組(channel model)與實現重整訊號之等
化器(EQ)電路來降低訊號在通道傳輸時所造
成的衰減。在穩定電源方面，藉由低壓差線性
穩壓器(LDO)降低電源線上訊號抖動。第二年
的子計畫中，我們主要重點在於提供給
SATA-III的鎖相迴路電路和Serializer的電路設
計。在此計劃中，我們將探討提供PLL展頻功
能的Σ△ modulation並以90nm製程實現展頻時
脈產生器電路(SSCG PLL)，並探討時脈資料回
復(CDR)使用PLL-Base及Phase-Picking架構的
優缺點，設計出高效能之CDR，以利其後的系
統整合。另外，在傳輸線上製作具有自動阻抗
匹配之電路。在第三年的子計畫中，我們將發
展內建自我偵測的技術，測試Serializer與PLL
為主要研究目標，並將先前實現之電路分別整
合於傳送端與接收端，最後將研究成果整合於
SATA-III系統中並下線於電路板上驗證，開發
出6Gbps技術的收發器，建立高速、全新的應
用。 
英文摘要 
With the increasing complexity in SoC and 
progressing in CMOS technology, CMOS device 
will operate in low voltage 1V in 90nm 
technology, and the data rate in Transmission 
Line will attain to 6Gbps. Because of the 
advancing technology, the delay time in wire will 
be larger than in logic gate in the future and 
causing to the wire approximately being a 
transmission line. The approximation will be a 
factor that constraint the efficiency of the circuit. 
Therefore, the theory of transceiver, receiver and 
transmission line must be extensively researched 
and will be applied in interface of SoC. 
Moreover, with the progressing of technology, 
leakage current can not be ignored, and reducing 
leakage current in nanometer CMOS will be an 
important topic in the future. 
In the three-year proposal, we will finish a 
transceiver operating in 6Gbps data rate for 
SATA-III. When the data is being transmitted, it 
is always being amplified, and the data in 
receiver will be distorted and noisy. Clock Data 
Recovery Circuit can remove the distortion and 
retrieve the data effectively. Since a completed 
Clock Data Recovery Circuit need a stable, 
synchronized and with no frequency and phase 
skew clock signal, the design of Phase Locking 
Loop is also important; furthermore, in order to 
detect the efficiency of the circuit, we will build 
a Built-In Self Test Circuit counter to the design 
of our Serializer and PLL.  
In the first year of our proposal, we will 
focus on the design of the circuit with low jitter 
and synchronization. In the SoC system, when 
the system clock feeding into the chip, we always 
use PLL to correct the clock making frequency 
and phase of the clock signal synchronized in the 
chip and the BIST is designed to measure jitter 
of PLL. In order to decrease the distortion of 
signal, we will design the equalizer and analyze 
the channel model. To steady power line, the 
noise of the power supply will be attenuated by 
LDO. 
In the second year of our proposal, we will 
 4 
第一年主要目標為下面幾項： 
A. Variable Duty Cycle SMD 李建賢 
新同步複製延遲電路架構主要包含了兩
個延遲矩陣電路，分別為 Forward Delay 
Array(FDA)和 Backward Delay Array(BDA)；以
及一個控制電路， Mirror Control Circuit 
(MCC)；再加上延遲監控電路(Delay Monitor 
Circuit，DMC)。 
其中，延遲監控電路(DMC)的設計，是由
輸入緩衝器 (Input Buffer)以及脈波驅動器
(Clock Driver)所共同決定的。在整體的 SMD
中，當外部輸入訊號（External Clock）經過 Input 
Buffer 之後，延遲時間為 d1；而當訊號再經過
DMC 之後，又延遲了 d1+d2+d3 的時間；訊號
在經過兩個延遲矩陣（FDA 及 BDA）時，能
夠偵測出延遲時間皆為 TCK-（d1+d2+d3)；最
後 Clock Driver 的延遲時間為 d2，故可得知訊
號依然能夠在兩個時脈週期之後即可鎖定。由
於我們利用正反器來比較訊號的上升邊緣
(rise edge)，所以並不會發生與傳統 SMD 一樣
的錯誤，而能夠對於輸入訊號的各種不同脈波
寬度比例皆能夠在兩個週期即可達到時脈鎖
定。 
圖 1 為我們所實現之 SMD 的架構圖。 
Ext.clk
Clk
driver
Int.clk
D
Q
Tclk-(d1+d2d+3)d2
d1+d2+d3d1 Tclk-(d1+d2+d3)d3
1Input Buffer
2Delay Monitor Circuit
3Forward Delay Array
4Backward Delay Array
IB1 DMC2 Fine tune
BDA4
FDA3
lagging leading
error
s1
s3
s2
s0
s4
s5
s6
s7
TdB
TdF
Tcc
 
圖 1：所實現之 SMD 架構圖 
(1)改良式複製控制電路 (MCC) 
如圖 2 所示，電路改用 D-type 正反器取
代 NAND 閘之功用。傳統的同步複製延遲電
路的 MCC 電路主要是由 NAND 邏輯閘所構
成，利用 NAND 閘來判斷 Input Buffer 的輸出
與 FDA 的輸出訊號是否有重疊，當發生重疊
時，MCC 即開始輸出兩者重疊部分的脈波訊
號，傳到下兩級的 FDA 輸入；如此一來 FDA
的延遲矩陣將可找出 Input Buffer 輸出與 DMC
輸出訊號的延遲時間差 Tck-(d1+d2+d3)。 
 
圖 2：改良式複製控制電路 
但是當輸入訊號的脈波寬度比例等於或
是大於 50％時，將發生兩者的訊號尚未進入
FDA 矩陣時即發生訊號重疊，而造成 FDA 無
法 正 常 操 作 找 出 兩 者 的 時 間 差
Tck-(d1+d2+d3)，整體的 SMD 將不能達到時脈
鎖定。 
    我們提出的新架構中，在各級的 FDA
輸出接在 D 型正反器的 clock 端，來對 Input 
Buffer out 取樣，如圖 3所示。 
 
Input 
Buffer out
FDA out
 
圖 3：連續的 FDA 輸出訊號對 Input Buffer out
曲樣 
(2)Fine Delay Line & 8:1 MUX 
如圖 4 所示，利用相位內插電路去產生
八個相位，每一個相位間差距為 1/8 Td，之後
利用 8:1 多工器去選擇其中一個訊號。如此一
來能使相位差從原來的 Td 降為 1/8Td，大大提
升了電路的解析度。 
 6 
此次下線的 SMD 使用 0.18-μm CMOS 製
程，圖 6 為此晶片的佈局平面圖，有效面積
為 0.38×0.15 mm2。表 1為此晶片之量測結
果，量測電路晶片分別在操作頻率為 200MHz
與 450MHz 時改變輸入訊號的 duty cycle 的情
形如圖 8及圖 9所示。 
29.8%
Ext.clk
Int.clk
 
(a) 
Ext.clk
Int.clk
79.6%
80.6%
 
(b) 
圖 8：操作頻率為 212MHz (a) 30% and (b) 
80% 
39.1%
Ext.clk
Int.clk
 
(a) 
Ext.clk
Int.clk
77.8%
87.4%
 
(b) 
圖 9：操作頻率為 450MHz (a) 40% and (b) 
80% 
pk-pk jitter 27.64ps
 
(a)200MHz 
pk-pk jitter 33.64ps
 
 (b)450MHz 
圖 10：操作頻率為 200MHz 及 450MHz 時的
jitter histogram 
量測訊號的抖動，如圖 10 所示，操作頻
率 為 200MHz 時 ， peak-to-peak jitter 為
27.64ps ， 而 操 作 頻 率 為 450MHz 時 ，
peak-to-peak jitter 為 33.64ps，由量測結果觀察
出電路的解析度明顯地提高。 
初步的成果亦已發表於 IEEE 國際期刊 [21]。 
 8 
電路可有效的減少電路中電荷分享之情況，相
位頻率偵測器後端電路做了一個單端轉雙端
之電路，盡量讓其反向訊號跟正向訊號同步，
可減少充電泵因為開關的不同步所造成的電
流不匹配。 
 
 
圖 12：四態相位頻率偵測器 
 
圖 13：電流泵 
In+
Out
In-
+-+
+
-
-
+
+
-
-
+
+
-
-
Vc
Vc
'
Vc
'
Vc
'
Linear bias
Delay cell
 
圖 14：電壓控制振盪器架構 
(5)除頻器(Frequency Divider, FD) 
除頻器(FD)最主要功能為在鎖相迴路鎖定
時，使得相位頻率偵測器的兩個輸入訊號為同
頻同相位。在本專題中所採用除頻器分成三個
架 構，第一級因操作速度較高故採取
CML(Current mode logic)架構，第二級為
TSPC(True Single Phase Clock)架構，後兩級採
取靜態暫存器(Static DFF)架構，靜態暫存器所
實現之除頻器做 Set 機制的作用為可設定電路
的初始值，避免電路誤動作，且靜態電路所消
耗之功率比動態的低，可減少不必要的功率消
耗。 
除頻器具有良好的整波功能,假設輸入訊
號不變，但輸入訊號的責任週期發生偏移，不
論作偏移的多或少只要不會造成時序錯誤，其
輸出訊號的責任週期依舊為百分之五十。 
因第一級除頻器為雙端架構第二級除頻器
為單端架構，為了使除頻器內的訊號一致，故
在第一級與第二級之間採用雙端轉為單端
(Differential to single, DTS)電路。 
測試 
再測試方面，本電路之輸入頻率部分使用
Tektronic DTG 5274 波形產生器輸入 187.5 
MHz 的參考頻率 (Fref) ，並藉由 Agilent 
DSO80604B 示波器觀察輸出頻率(Fout)是否
為預計之倍頻頻率。 
    為了確認輸入之訊號是否有確實供給電
路操作時脈，將參考頻率(Fref)掛上 Pad Model
以及 Input Buffer 模擬之外，也另外做一組
Output Buffer，把輸入至晶片內部之參考頻率
推出至示波器觀察。在高頻輸出訊號的部份，
考量到 3 GHz 的訊號並不容易推出至示波器
觀察，故採取下針的方式去做量測，但若在量
測環境中並無法下針時，在模擬時也有考慮到
用 PCB 做量測的情況，且皆有做詳細的 Corner 
Verification。但若因其它非理想效應影響到輸
出頻率無法量測到訊號時，則可藉由量測低頻
回授訊號(Fcb_out)是否有訊號輸出，以確認振盪
器是否有正常動作；同時也可觀測回授訊號
(Fcb_out)與輸入參考頻率(Fref_out)是否為相同頻
率，以判定鎖相迴路是否為鎖定狀態。 
實驗結果 
  量測結果在晶片的量測環境中，我們主要
使用 Tektronic DTG 5274 來提供輸入時脈訊
號，並用 Agilent Infiniium 801204A 來量測並
觀察比較輸出訊號與輸入訊號的差異。並在供
應電壓為 1.8 伏特的情況下完成本電路的實體
測試。圖 15與圖 16分別呈現了電路操作在 3 
GHz 與 0.68 GHz 時的波形。圖 17則呈現了電
路操作時 3 GHz 時的輸出抖動。當電路操作於
3 GHz 時，其均方根抖動、峰對峰抖動以及相
位雜訊分別為 1.14 ps、12.34 ps 以及-105.35 
dBc/Hz@1 MHz. 圖 18與圖 19呈現了電路的
頻譜以及相位雜訊量測。當電路操作於 3 GHz
時，其所需的電流為 15mA。因此可推斷電路
所消耗之功率為 27mW，圖 20為電路佈局圖。 
 10 
C. Bandgap Reference and LDO 李玗家 
如圖  21所示的電路架構，當輸入電壓
(VIN)開啟時，系統會進入緩啟動模式(Soft 
Start)，以避免當輸入電壓開啟時，產生極大的
電流流經功率電晶體，導致毀損。當系統啟動
達到穩態後，則進入到脈衝寬度調變模式
(Pulse Width Modulation)，此時主要是由電流
迴路(Current Loop)與電壓迴路(Voltage Loop)
開始偵測輸出電壓變化，控制功率電晶體導通
時間。此電路架構也具備動態電壓調整，當參
考電壓(VREF)變動時，利用輸出漣波電壓控
制，動態電壓回授迴路(Voltage Scaling Loop)
會有效偵測輸出電壓漣波，改善負載暫態響
應，以及幫助系統加速穩定使得可以達到輸出
電壓調整後的預期值。 
N
o
n
 O
v
e
rla
p
VIN
Co
RESR
R1B
VX
VREF
PWM Controller
Current 
Sensing
Output-Ripple-Voltage
Bandgap
Reference
Sawtooth
Oscillator
VOUT
Error 
Amplifier
VFB
Voltage Loop
Current Loop
Voltage Scaling Loop
Soft
Start
R1A
L
C3
R3
C1
R2C2
MN
MP1
MP2
 
圖 21: 具動態電壓調整之電流模式與輸出漣
波偵測控制降壓穩壓器 
(1)帶差參考電路  
    因為大部分的製程參數會隨著溫度變
化，所以對溫度與電源都具有低相關性之參考
電壓和電流在許多類比電路中都相當重要，如
果參考電路與溫度無關時，則它通常也與製程
有較低之相關，因此也較不會影響電路的增益
與雜訊。帶差參考電路（Bandgap Reference）
目的是建立與供應電源、製程和溫度無關的直
流電壓，而其基本的理論基礎如圖 22，首先
雙載子電晶體(BJT)透過一個 PN 接面可以產
生電壓 VEB，其為負溫度係數（Temperature 
Coefficient 簡稱 TC），與和絕對溫度成比例
（Proportional to Absolute Temperature, PTAT）
之電壓 K-VPTAT經過相加產生一個與溫度無關
的參考電壓 VREF。在本設計中之帶差參考電路
的架構，可以提供 0.5 V 及 0.9 V 的電壓供給
誤差放大器作參考電壓使用。 
 
Q2
 
m=1
 Σ
K
VPTAT
K × VPTAT
VEB VREF=VEB+K × VPTAT
VREF
T
VEB
T
K × VPTAT
T
VPTAT
T  
圖 22：參考電壓基本架構圖 
實驗結果 
在帶差參考電路(Bandgap Reference)的量
測部分，因為製程偏移的情況，不同晶片所量
測出來的參考電壓位準會有所差異，比較圖 
23、圖 24中，所量測到的參考電壓位準與供
應電壓源的操作範圍就有所不同。本設計中有
兩組參考電壓，圖 23、圖 24中上側為 0.5 V
的參考電壓，下側為 0.9 V 的參考電壓。 
 
 
圖 23：不同供應電壓源參考電壓的量測結果 
 12 
調節度為 0.04048 mV/mA。 
Line Regulation = 6.923 mV/V
VDD = 2.3 V ~ 4.9 V
V
O
U
T
 =
 1
.7
9
7
 V
 ~
 1
.8
1
5
 V
 
圖 27：輸出電壓為 1 .8 V 之線性調節度量測
結果圖 
Load Current = 50.03 mA ~ 456.3 mV
V
O
U
T  =
 1
.0
3
1
5
8
8
 V
 ~
 1
.0
1
5
1
4
1
4
 V
Load Regulation = 0.04048 mV/mA
 
圖 28：輸出電壓為 1 V 之負載調節度量測結
果圖 
圖 29、圖 30為降壓穩壓器所量測到的參
考電壓暫態響應，而當輸出電壓從1 V轉換到
1.9 V時，參考電壓暫態響應的速度，電流模式
的為60 us，而有輸出漣波電壓控制機制為50 
us，較單純電流模式快。 
VOUT=1.89 V
< 50 us
VOUT=1.01 V
With Output-Ripple- Voltage
880 mV
 
圖 29：輸出電壓為 1 V 的參考電壓暫態響應
圖 
VOUT=1.91 V
> 60 us
VOUT=1.05 V
Without Output-Ripple- Voltage
860 mV
 
圖 30：輸出電壓為 1.9 V 參考電壓暫態響應圖 
 
晶片照相圖 
表 3：量測結果表 
Process TSMC 0.35 um 3.3 V 
Output Voltage (V) 1 1.8 
Supply voltage (V) 5.7 ~ 95.7 2.3 ~ 4.9 
Reference Tracking 
(us) 
<50 (from 1 V  
to 1.8 V) 
Frequency (MHz) 1 1 
Line Regulation 
(mV/V) 
5.826 6.923 
Load Regulation 
(mV/mA) 
4.058% 
Efficiency (%) Max=95.5 
Area (mm2) 1.44 
Current 
Consumption of 
Core (mA) 
<1.6 @3.3 V 
Load Current (mA) 50~500 
 
 14 
 
圖 33：TA 電路架構 
(3) 多相位取樣電路 (Multi-phase Sampler 
Circuit) 
    圖 34在主要環形振盪器中每個節點接一
顆反相器形成副迴圈，隨著副迴圈所接的反相
器數目決定此多相位環形振盪器的頻率，而主
要環形振盪器所接的反相器數目會決定此多
相位數目，改善傳統環形振盪器無法產生各種
多相位數目的缺點，另外操作頻率上也比傳統
環形振盪器來得快。 
 
圖 34：多相位之振盪器 
圖 35為 MPS 電路架構，利用 MPO 的多
相位訊號來對輸入訊號作取樣。並用計數器將
其取樣值讀取出來。其中使用基極控制的
SA-DFF 架構，其與其他傳統 DFF 的 offset 值
比較，有較低的 offset 值。 
 
圖 35：MPS 電路架構 
(4) 切換式移位暫存器電路 (Switch Shift 
Register Circuit) 
將切換式移位暫存器利用電路的切換開
關來切換電路功能為讀入模式或讀出模式。而
且只需要兩根控制訊號接腳與一根輸出接腳
即可減少輸出接腳數目降低晶片製作的花費。 
如圖 36，當 SW<1:0>為 01 與 10 時，電
路操作在讀入模式，將基板控制正反器所產生
出來的結果輸入到每個 D 型正反器。當
SW<1:0>為 00 時，電路操作在讀出模式，此
即為移位暫存器。將前一級 D 型正反器的輸出
端接至下一級的輸入端，從輸入接腳 CLKscan
送入適當頻率的週期性方波信號，每一次上升
緣到來時前一級所記錄的二位元值便會向下
一級推進，經過多次週期後便可在輸出接腳
BIJMout 得出計數的結果，最後經由統計變可
得出時脈抖動分佈圖。 
 
圖 36：寫/讀計數器之電路架構 
(5)校正電路(Calibration Circuit) 
第一級自動校正電路如圖 37所示，由相
位比較器、除頻器、DFF、NOR 閘與五位元上
數/下數計數器所組成，Fref 與 Fd 分別接至第一
級可調整式延遲元件的輸入與輸出端，在校正
模式下形成閉迴路系統來對延遲元件作自動
校正。在比較器部分。利用二級串接的 TSPC 
DFF 來抓取兩輸入時脈的上升緣信號，判斷
Fd 是否延遲 Fref 達到一週期，若 Fd 延遲 Fref 達
到一週期，控制訊號 Lock 為 1 停止自動校正
的動作。利用四位元上數/下數計數器來逐級
調整延遲元件中的 MOS 電容。 
 
圖 37：SR 之自動校正電路 
第二級校正電路由數個反相器、多工器
與除頻器所組成，其中包含了由反相器所構成
之環形振盪器，如圖 38所示，而校正過程共
分為二個步驟，第一個步驟是得知一個反相器
受製程變異下的延遲時間，第二個步驟為得知
時間放大電路的放大倍率。圖 39為量測 MPO
 16 
第二年主要目標為下面幾項： 
A. All Digital PLL 陳俞佐 
圖 44為所提出新型全數位式鎖相迴路之
電路架構圖，此電路架構由電流偵測器
(Current Detector) 、 比 較 器 (Comparator ，
Comp.) 、十一位元逐次近似暫存器 (11-bit 
Successive Approximation Register，SAR)、十
位元計數器(10-bit Counter)、控制電路(Control 
Circuit)、位準轉換器(Level Shift，LS)、數位
控制振盪器(DCO)、責任週期校正器(DCC)所
組合而成。其電路架構實現一可應用於寬範圍
電壓操作及低功率設計。 
Clk_SAR
Clk_Comp
N[9:0]
Sw
Start
Fref S[9:0]
A_S
S[10]
Current Detector
Comp.
11-bit 
SAR
DCO
Counter
Control
S[9:8]
DCC
LS
Count[9:0] Clk_Coun
Clk_SAR
Lock
Close Loop
D_OutDiv_23
Div_47
Clk_Comp Fout
 
圖 44：全數位式鎖相迴路架構圖 
在 Start 訊號為 High 時，鎖相迴路才開始
操作。由控制倍頻之 N 值與計數器計算出數位
控制振盪器在一個週期內所振盪的次數
Count[9:0]值作比較，調整逐次近似暫存器之
上下數計數器的數位碼進而改變數位控制振
盪器的頻率，當此 N 值與 Count[9:0]值兩數值
達到相同時，電路即達到鎖定。 
(1)控制器電路(Control Circuit) 
控制器電路負責全數位式鎖相迴路的整
體操作，圖 45為控制器電路架構。 
D Q En
Clk_SAR
Clk_CompEn
LockStart D Q
Fref
Res_Coun
D_Out
En
Clk_Coun
Clk_Comp
 
圖 45：控制器電路 
在 Start 訊號為 Low 時，此時為所有電路
暫存器的初始設定，Start 訊號為 High 後，開
始進行 ADPLL 的追鎖操作狀態。首先將輸入
訊號 Fref 頻率除 2 後即為 En 訊號，En 訊號決
定計數器輸出訊號的的個數，在 En 訊號為
High 時，計數器開始計數 DCO 之輸出訊號在
一個週期內的振盪次數，反之為 Low 時，則
不提供訊號給計數器計數。關閉計數器操作，
開始進行比較器與 SAR 電路開始動作。在比
較器結束後利用 Res_Coun 訊號將計數器將
Count[9:0]重置到 Low。而當 Lock 訊號為 High
後，此時不論 En 是否為 Low，SAR 電路將不
再進行任何動作，亦即 Clk_SAR 訊號為 Low。
如此，DCO 可維持相同 Code S[10:0]數位控制
碼而有效將低 Jitter 量。 
(2) 逐 漸 近 似 暫 存 器 電 路 (Successive 
Approximation Register，SAR) 
圖 46為 11 位元逐漸近似暫存器電路，電
路包含有：提供上數/下數計數器之增益電路
(Gain) 、 上 數 / 下 數 計 數 器 電 路 (Up/Dn 
Counter)、上數/下數計數器之控制電路(Up/Dn 
Controller)所組合而成。 
Gain
Up/Dn 
Counter
Up/Dn 
Controller
A_S
Stop
Clk_SAR
Ci[10:0]
S[10:0]
A_S
Clk_SAR
11- bit SAR
G[9:0]
 
圖 46：逐漸近似暫存器電路 
(3)計數器電路(Counter) 
圖 47為此計數器為傳統的非同步計數器
(Asynchronous Counter)，計算 DCO 的輸出訊
號的振盪次數為輸入訊號之倍數，即在輸入訊
號一個週期中，DCO 振盪多少次，並記錄成
二進制(Binary)的數位碼，而重置訊號在每次
計數完一個週期後，透過 Res_Coun 訊號將暫
存器回復之初始狀況，即 Count[9:0]輸出訊號
皆重置至低電位，並在下一個週期重新計數。
這也造成每次比較需要兩個週期，故在執行演
算法時，需要兩倍的時脈時間。 
Clk_Coun
Res_Coun
Count[0] Count[1] Count[9]
D Q
CLR
Q
D Q
CLR
Q
D Q
CLR
Q
 
圖 47：非同步計數器電路 
 18 
 
圖 51：晶片照像圖 
圖 52 (a)為操作電壓在 1.8 V 下之量測鎖
定波形，其電壓峰對峰值(V p-p)為 0.46 V，而
鎖定頻率為 8.34 MHz，最後責任週期為
49.3%。圖 52 (b)為操作電壓在 3.6 V 下之量測
鎖定波形，其電壓峰對峰值(V p-p)為 0.46 V，
而鎖定頻率為 8.32 MHz，最後責任週期為
49.3%。 
 
V p-p = 0.46 V
Fout = 8.34 MHz
Duty Cycle = 49.3 %
(a) 
 
V p-p = 0.46 V
Fout = 8.32 MHz
Duty Cycle = 49.3 %
(b) 
圖 52：(a)操作電壓 1.8 V 之量測波形 (b)操作
電壓 3.6 V 之量測波形 
圖 53 (a)為操作電壓在 1.8 V 下之量測
Fout 的抖動量，其 P2P Jitter = 3.6 ns，而 RMS 
Jitter = 357 ps，量測之筆數為 1.2 萬筆。圖 53 
(b)為操作電壓在 3.6 V 下之量測 Fout 的抖動
量，其 P2P Jitter = 3.6 ns，而 RMS Jitter = 347 
ps，量測之筆數為 1.2 萬筆。 
(a)
 (b) 
圖 53：(a)操作電壓 1.8 V 下之 Fout 輸出的抖
動 (b)操作電壓 3.6 V 下之 Fout 輸出的抖動 
實驗晶片可操作之輸入頻率介於 5.7 ~ 
95.7 KHz；輸出頻率介於 1.5 ~ 24.5 MHz。輸
出訊號之責任週期校正範圍為 50±0.8%。輸出
訊號的最大抖動量(P2P Jitter)為 3%，而均方根
抖動量(RMS Jitter)為 357 ps 及 347 ps，輸出電
流值在輸出頻率為 8.38 MHz 時更只有 36 
uA，且功率消耗為 64 uW，如表 5所示。 
表 5：量測結果表 
      Technology 0.35 um 
Supply Voltage (V) 1.8 ~ 3.6 
Input Frequency (KHz) 5.7 ~ 95.7 
Output Frequency 
(MHz) 
1.5 ~ 24.5 
Duty Cycle Range 
@ 8.38 MHz 
50±0.8% 
Current (uA) 
@ 8.38 MHz 
36 @ 1.8 V 
65 @ 3.6 V 
Power (uW) 
@ 8.38 MHz 
64 @ 1.8 V 
234 @ 3.6 V 
Core Area (mm
2
) 0.14 
RMS Jitter @ 8.38 MHz 
357 ps @ 1.8 V 
347 ps @ 3.6 V 
P2P Jitter @ 8.38 MHz 
3% @ 1.8 V 
3% @ 3.6 V 
 20 
取樣的結果轉化成數位控制碼，當 MDLi 與
MDLi+1 對 A1 的取樣結果分別為 0 和 1 的情
況，複製控制電路的輸出即 MCCi 會為 1 ，這
亦代表著在 MCCi 為 1 的那一級，兩個訊號的
相位一致，之後再將這一連串的控制碼送入可
調延遲電路(VDL) 。 
START
Initial
Detect
MCC0 MCC1 MCCiMCCi-1 MCCi+1
1
0
0
0
0
0
0
1
0
0
MDL0 MDL1 MDLi-1 MDLi MDLi+1
A1
D
Q
R
E
S
D
Q
S
E
T
D
Q
S
E
T
D
Q
S
E
T
D
Q
S
E
T
MMCC
B1
MDL
A1
B1
 
圖 57：量測延遲電路與改良式複製控制電路 
(3) 可調延遲電路 
圖 58為可調延遲電路(Variable delay line, 
VDL)，利用兩個 NAND 閘與一個反相器
(inverter)組成一個 2:1 的多工器的延遲元件，
從改良式複製控制電路的輸出端接收一連串
的數位控制碼，並藉此決定外部時脈訊號的傳
遞路徑，一開始利用訊號 START 控制，令外
部時脈訊號進入且傳遞路徑最短僅經過一級
的延遲元件，接著關閉 START 訊號，此時外
部訊號的傳遞路徑改由複製控制電路的輸出
決定。 
另外，因為傳遞經過可調延遲電路後的訊
號與輸入訊號反相，故需在延遲電路的輸出額
外加入一反相器。 
0
1
M
U
X
Ext_clk
MCCi+1 MCCi MCCi-1 MCC0
0
1
M
U
X
0
1
M
U
X
0
1
M
U
X
0 0
0 1 0
Initial
Detect
0 1
0
DED
Sel
IP1
IP0
VDL
Extra
inverter
圖 58：可調延遲電路 
(4) 相位比較器 
圖 59為相位比較器(phase comparator)，時
脈同步電路在經過粗略調整後，將輸入訊號與
輸出訊號分別送入比較器的 Ref 端及 Fb 端，
比較兩者的相位差異，藉由判斷訊號的相位領
先或是落後，產生出兩個指示訊號-Comp 及
Lock。 
當輸入訊號 Ref 領先輸入訊號 Fb 時，訊
號 Comp 與 Lock 皆為 0。反之，當訊號 Fb 領
先 Ref 時，Comp 為 1 而 Lock 為 0，若是訊號
Ref 落在訊號 Fb 產生的鎖定區間 (locking 
window)內時，則代表輸入訊號與輸出訊號完
成鎖定，兩者相位一致，此時 Comp 為 0 而
Lock 為 1。 
D Q D QRef
Fb
Comp
LockB
C
Q Q
A
B
C
A
B
C
(a) (b) (c)
locking window
(a) Ref leads Fb
(b) Ref lags Fb
(c) Ref and Fb lock
Comp Lock
A
B
C
0
1
0
0
0
1
圖 59：相位比較器及其狀態圖 
實驗結果 
 
圖 60：晶片操作在 300MHz 的情形 
圖 60及圖 61分別為晶片操作在最低頻
率 300MHz 及最高頻率 600MHz 之情形，前 3
個週期做粗調的動作，即兩個訊號在第四個脈
波，達到同步。 
 22 
C. SSCG 洪政亮 
本 SSCG IP 架構如圖 64，PLL 的主要原
理，輸入參考頻率作為基準參考(Fref)，與回
饋頻率(Fbak)，共同連接到相位頻率偵測器
(Phase Frequency Detector, PFD)。相位頻率偵
測器會比較參考頻率與回饋頻率兩者間相位
與頻率關係，當參考頻率高於回饋頻率時，
PFD Up 端會輸出 Up 脈波;反之若是參考頻率
低於回饋頻率時，PFD Dn 端會輸出 Dn 脈波。
相位頻率偵測器產生的脈波信號隨後經由充
放電幫浦 (Charge Pump, CP)與低通濾波器
(Low Pass Filter, LPF)，轉換成為最後一階電壓
控制壓控震盪器 (Voltage Control Oscillator, 
VCO)的控制電壓，產生時脈訊號的輸出。當
回饋輸入頻率(Fbak)與參考輸入頻率(Fref)的
頻率與相位一致時也就是整個相位迴路已經
鎖定(Locked)。 
在調變部分，利用非整數除頻器調變完成
應用於 Serial-ATA III 之 SSCG IP，其中非整
數除頻器為本作品所創新之真實性非整數除
頻來實現。此 IP 的相位補償分數除頻器
(Phase-Compensated Fractional Divider, PCFD) 
利用雙模數除頻器 (Dual-Modulus Divider, 
DMD)、相位延遲產生器(Phase Delay Generator, 
PDG)、相位內插器(Phase Interpolator, PI)、電
流旋轉器(Current Rotator, CR)和三角波產生
電路(Modulation Profile)構成新的真實性分整
數除頻器，完成利用新式除頻調變技術的
SSCG。 
 
圖 64 : SSCG 架構圖 
(1)雙模數頻率除頻器(Dual-Modulus Divider, 
DMD) 
雙模數頻率除頻器在非整數頻率除頻器
是不可以缺少的電路，在利用雙模數去控制與
精確的切換除頻器的除率，可達到一非整數的
平均式頻率除頻器。而在本作品將利用的雙模
數頻率除頻器之除率為 119/120，如圖 65。此
雙模數頻率除頻器是利用五級的除頻器所構
成的，而在第一級的除頻器(CML Divider 2 or 
3)必須操作在展頻時脈產生電路中的最高頻
率 6 GHz，因此採用電流模式邏輯閘所構成，
如圖 66。此電路是利用閂鎖器(Latch)與及閘
(AND)所組成，電路上半迴路是一個最基本之
的除數為 2 的電路，而下半迴路可由除率控制
(CtrlP/N)來選擇開或關。在其除率控制訊號
為”0”時，則下半迴路將不會動作，因此電路
的除率是 2。而若除率控制訊號為”1”時，下半
迴路將會在輸出訊號在”0”時關閉其上半迴
路，因此電路將會完成一個除率為 3 的除頻
器。在第二級除頻器其最高操作速度約為 3 
GHz，在使用高速 TSPC(True Signal Phase 
Clock)的 D 型正反器(D Flip-Flop)，可以達到
所需的操作速度，因此利用高速 TSPC 的 D 型
正反器來完成第二級除頻器除率為 3。第三到
第五級的除頻器皆為較低速的頻率除頻器，因
而利用靜態(Static)邏輯閘所構成。且利用多模
數除頻器除率控制訊號去控制其第一級除頻
器的除率，來達到所需的除率 119/120。 
 
圖 65 : 雙模數頻率除頻器 
 
圖 66 : 電流模式邏輯閘除頻器 
(2)相位攪拌器 (Phase Blender) 
相位攪拌器是利用最簡單數位邏輯反閘
所組成，如圖 67(a)所示。相位攪拌器是可在
一具有相位差 F0 與 F1 之間進行內插，使得輸
出訊號介於 φ0 與 φ2 之間插入一個均勻分配
的相位 φ1。在內插電路架構圖中，訊號 φA 來
時 φo 會先只透過一個反閘去推動，因此產生
一對 φo 放電的斜率，當訊號 φB 到達時，對 φo
下降的斜率會因為同時受到 φA 與 φB 控制而
 24 
並完全符合 Serial-ATA III 之規格。如圖 74所
示，利用頻譜分析儀去分析其晶片在展頻與未
展頻的頻譜能量上的差異。在頻譜能量上可以
得知其展頻時脈產生器可以抑制 EMI 的量約
為 16.12 dB，且展頻後的頻率操作範圍約在
5.97~6 GHz 之間。最後實現一可以運用在
Serial-ATA III 系統上的 SSCG IP，除電磁干擾
抑制量與功耗外其大部分上設計與實驗結果
相同。圖 75為晶片照相圖。最後表 7為量測
結果。 
 
圖 71 : 未展頻 6 GHz 訊號暫態波形與抖動量 
 
圖 72 : 展頻 6 GHz 訊號暫態波形與抖動量 
 
圖 73 : 展頻時輸出5.97~6 GHz訊號暫態抖動
量 (以三角波型式進行頻率調變) 
 
圖 74 : SSCG 於未開啟及開啟展頻功能時在
頻譜比較 EMI 的衰減量 
 
圖 75 : 晶片照像圖 
表 7 : 量測結果 
Technology 90nm 
Supply Voltage (V) 1.0 
Operating frequency 6 GHz 
Modulation method Fractional Divider 
Modulation profile Triangular 
Modulation type Down-spread 
Modulation frequency 32.93 KHz 
Spread ratio 0.5 % 
EMI Reduction 16.12 dB 
P-P Jitter Without SSC 7.79 ps 
Power 27.69 mW 
Core Area (mm
2
) 0.225  
初步的成果亦已發表於 IEEE 國際期刊與會議
[7] [23]。 
 26 
式且閘電路(Symmetric AND)的架構圖。脈衝
產生電路是利用一個延遲的控制訊號，可以產
生出一個突波訊號，作為頻率倍頻器的基本組
成訊號。而對稱式且閘電路則是為了讓合成出
來的訊號可以愈相同，讓訊號在走線上的負載
趨近於一致而採用的。 
圖 80為本專題提出的頻率合成器的架構
圖。首先利用圖 79中的 One Shot 產生合成的
基本訊號，搭配 Symmetric AND 的邏輯，將
訊號逐級整併，即可達到將訊號頻率提升的效
果。 
OS_01
OS_02
AND1_1
Symmetric AND
1Out01
OS_01
One Shot
 
圖 79 : 脈衝產生電路和對稱式且閘電路的架
構圖 
One Shot
Out1
One Shot
One Shot
Out3
Out2
Out4
Out5
Out7
Out6
Out8
Out9
Out11
Out10
Out12
ECout
Phase 1
Phase 3
Phase 12
AND1_1
AND1_2
AND2_1
AND2_2
AND3_2
AND3_1
 
圖 80 : 頻率合成器的架構圖 
(4)電壓控制延遲線(Voltage Controlled Delay 
Line, VCDL) 
圖 81為電壓控制延遲線的延遲元件架構
圖。採用的是電流限制式(Current-Starved)的延
遲元件架構，且控制時，同時控制 N 型電晶體
和 P 型電晶體的電流，藉此達到比較精確的控
制。另外，本論文設定在可運用於寬頻的操作
之下，所以採用多頻段設計方式，為了配合不
同頻段的電流需求，故延遲元件的設計也採用
多組不同電流流量，以達到所需的大操作範
圍。 
電路中心為傳統的反向器架構，而其上下
分別為四組不同的電流源和開關組，藉由溫度
碼(Thermal Code)的控制機制，選擇希望操作
的區段。為了讓輸出的逐級相位都可以比較穩
定，在電路前後還有加上模仿電路。架構中有
一組不受控的電流源，當 Vsw1、Vsw2 和 Vsw3
為 0 時，此時將只剩下這組電流源，是電路操
作最慢的頻帶。反之，當 Vsw1、Vsw2 和 Vsw3
皆為 1 時，此時四組電流源都會導通，是電路
操作最快的頻帶。而四個頻帶分別透過 Vctrl
的調整，即可實現本論文希望的寬頻帶操作範
圍。 
In
Out01 Out02
Dummy
Out12Out11
Control Signal
Dummy
Vctrl
Vctrl
Stage 1
Out00
Vsw1b Vsw2b Vsw3b
Vsw1 Vsw2 Vsw3
Out01
Out00
圖 
81 : 電壓控制延遲線的延遲元件架構圖 
量測結果 
在晶片的量測環境中，我們主要使用
Tektronic DTG 5274 來提供輸入時脈訊號，並
用Agilent Infiniium 81204B來量測並觀察比較
輸出訊號與輸入訊號的差異。並在供應電壓為
1.8 伏特的情況下完成本電路的實體測試。我
們將分別的測試本電路是否能如我們所預測
的在寬頻帶下操作，並在之後測試頻率倍頻器
的功能，接著測試相位誤差校正迴路對電路的
效益，最後完成電路抖動的量測。 
圖 82為延遲鎖定迴路單一相位抖動量測
圖，呈現的是延遲鎖定迴路多相位輸出中的其
中一個相位抖動量測結果，在最高可操作的速
度下，所具有的峰對峰和方均根抖動值。圖 83
為頻率倍頻器量測圖。呈現的是多相位合成出
來的高速時脈訊號，由 12 個多相位利用頻率
倍頻器所得到的結果。圖 84為頻率倍頻器抖
動量測圖。呈現合成出來的時脈訊號抖動表現
情形。 
圖 85為操作在 500 MHz 的情形下並且未
開啟相位誤差校正迴路，電路鎖定的靜態相位
誤差。 
圖 86則是開啟相位誤差校正迴路後的量
測結果。其中，校位誤差校正電路中的時間放
大器倍率設計為 3 倍，也就是預期希望可以縮
小 1/3 的靜態相位誤差，而量測結果也幾乎和
一開始的設計值一致。表 8為量測結果。 
 28 
第三年主要目標為下面幾項： 
A. 0.5 V 1.25-GHz Low Voltage PLL 黃瀞萱 
目前較常被使用的PLL 大致上可分為兩
種，分別為全數位式PLL 及半數位式PLL。全
數位式PLL 使用數位式振盪器及數位的濾波
器，由於不含被動元件，大大降低了雜訊的干
擾，提升了穩定度，也保有數位電路的特色，
如可靠性高、面積小、無類比與數位訊數相互
干擾之現象等等。但因為採用全主動元件及數
位控制的數位振盪器，所以在功率消耗上較
多，振盪頻率也較低，此外相位誤差也會受到
數位振盪器解析度的影響。而半數位式PLL 除
了部分數位電路外，還包含類比式的充放電幫
浦 (Charge Pump, CP) 、電壓控制振盪器
(Voltage-Controlled Oscillator, VCO)及迴路濾
波器(Loop Filter, LF)，一般而言擁有較高的振
盪頻率及精確度，適合應用在高頻操作。 
鎖相迴路是利用負回授控制的閉迴路系
統，主要的功能類似延遲鎖定迴(Delay-Locked 
Loop, DLL)，追蹤參考輸入時脈的頻率及位，
產生與其同步的時脈訊號，此外還加上了倍頻
的功能，因此應用在許多需要參考時脈及時脈
同步的系統中，像是時脈產生器 (Clock 
generator)、頻率合成(Frequency synthesizer)及
時脈資料回復電路(Clock data recovery)等等。
但是由於是負回授的系統，有極點(Pole)及零
點(Zero)的特性，因此需要詳細討論相位邊限
(Phase margin)及增益邊限(Gain margin)等穩定
性的問題，並利用這些考量來設計適合自己需
求的鎖相迴路, 鎖相迴路的基本架構圖如圖 
87。 
 
圖 87：鎖相迴路基本架構圖 
(1)相位頻率偵測器(Phase Frequency Detector, 
PFD)  
相位頻率偵測器是用來偵測輸入訊號的頻率
及相位差別，並送出正比於差異量的訊號。示
意圖如圖 88，相位頻率偵測器會比較輸入訊
號Fref 和Fint 的相位差ΔΦ，並將這個值轉成
一個輸出訊號Vout 送至充放電幫浦，輸出訊
號的平均值out V 正比於ΔΦ，也就是當Fref 
和Fint 的相位差愈大時，輸出電壓Vout 的脈
衝寬度(Pulse width)也就愈大。 
 
圖 88：相位頻率偵測器及行為示意圖 
(2)充放電幫浦(Charge Pump, CP)  
充放電幫浦在鎖相迴路的設計上是很重
要的一環，它必須要將相位頻率偵測器的數位
訊號轉換成類比電壓，以作為電壓控制振盪器
的輸入訊號。其中又分為電壓式(Voltage mode)
及電流式(Current mode)的充放電幫浦，如圖 
89，相位頻率偵測器送出Up 及Dn 兩個訊號
給充放電幫浦，以控制Sup 與Sdn 兩個開關。
電壓式充放電幫浦是利用開關，使電壓源對輸
出電壓做升壓或降壓的動作，當Up 為high 
時，導通Sup 讓VDD 對Vctrl充電；當Dn 為
high 時，導通Sdn 使VSS 對Vctrl 放電。電流
式充放電幫浦則是利用兩個相同大小的電流
源對迴路濾波器的電容充放電，使輸出電壓上
昇或下降當Up 為high時，導通Sup 讓Icp 對
Vctrl 充電；當Dn 為high 時，導通Sdn 使Icp 
對Vctrl 放電。電壓式充放電幫浦的主要特徵
是電路的構造簡單，缺點是它的充放電電流會
隨著輸出電壓的改變而改變，充放電電流不匹
配的情況下，不適用四態的相位頻率偵測器。
而電流式充放電幫浦能提供一個固定之充放
電電流，受輸出電壓的影響較小，穩定性較
佳，不過它的電路相對比較複雜。 
(3) 迴路濾波器(Loop Filter / Low Pass Filter, 
LPF)  
為了將充放電幫浦輸出的電流轉成電壓以
控制電壓控制振盪器，必須在中間加上一個低
通的迴路濾波器，來過濾相位誤差訊號中的高
頻成分及雜訊。最簡單的迴路濾波器就是電
 30 
 
圖 93：Fosc 輸出的抖動 
 
圖 94：輸輸出的相位雜訊 
 
圖 95：輸出鎖定在 400MHz 時的 Fref、Fint 及
Fosc 輸出波形 
 
圖 96：輸出鎖定在 2.5GHz 時的 Fref、Fint 及
Fosc 輸出波形 
    下圖 97為改變操作電壓時，此鎖相迴路
所能鎖定的頻率範圍 
 
圖 97：鎖相迴路可鎖定的頻率範圍 
表 9：量測結果表 
Technology UMC 90nm 1P9M 
Supply Voltage  0.5V 
Multi-Phase  8 
Input Frequency  25MHz-156.25MHz 
Output 
Frequency 
400MHz-2.5GHz 
P2P Jitter  33.33ps @ 1.25GHz 
Core Area  0.074 mm
2
 
Power 
@1.25GHz 
Vdd=0.5V 
Analog : 1.57mW 
Digital : 23.8μW 
Buffer : 18mW 
@Vdd=1V 
初步的成果亦已發表於 IEEE 國際期刊與電路
研討會[22][37]。 
 32 
延遲時間，也就是振盪器的時脈週期。在 TT 
Corner 時，頻率操作範圍為 650 MHz 至 1.5 
GHz，於製程變異的情況下，各操作頻段能夠
互相重疊到，以確保涵蓋到所有頻段。 
 
圖 101：第一級次迴圈模擬結果 
使用蒙地卡羅(Monte Carlo)模擬方法針對
佈局後的多相位數位振盪器進行模擬，模擬
100 筆相鄰相位之相位誤差，模擬過程中加入
打線的電感效應。圖 102為模擬結果，圖中橫
軸為相鄰相位差(PDP<1>-P<0>至 PDP<0>-P<7>)，縱
軸則為相位誤差量。可看出相位誤差在 1.8°以
內，這是相當小的相位誤差量，表示此多重相
位振盪器的相位輸出擁有高準確性，這是由於
本架構使用多重迴圈振盪的方式，各迴圈具有
互相牽引的效果，因此相位誤差值會較小。 
 
圖 102：相位誤差模擬結果 
 (2)多重相位時間數位轉換器(MP-TDC) 
如圖 103，主要控制訊號為數位控制振盪
器產生的 8 個相位(P<7:0>)，電路內部分為三
個部分做轉換，粗調之時間數位轉換器(Coarse 
TDC，CTDC)、中間調變之時間數位轉換器
(Middle TDC，MTDC)以及細調之時間數位轉
換器(Fine TDC，FTDC)。當需要轉換的脈波很
窄時(時間很短時)，一般時間數位轉換器無法
正常操作，因此本設計於最細調的部分加上時
間放大器(Time Amplifier，TA)，放大脈波寬
度再予以轉換，以增加轉換之時間解析度 
 
圖 103：多重相位時間數位轉換器電路 
粗調之時間數位轉換器的架構如圖 
104，其為 4 位元的計數器，針對脈波 PS 的寬
度中計數 P<0>這個振盪時脈總共有幾個上升
緣，將脈波寬度轉為相對應的數位碼。這種方
法主要用來增加時間數位轉換器的整體操作
範圍，也就是增加 MP-TDC 可轉換的脈波寬
度，當操作的時間範圍或是 MP-TDC 的控制
碼位元數增加時，只需要增加 D 型正反器(D 
Flip-flop，DFF)的數量即可，而這部分的時間
解析度(RCTDC)為 MP-DCO 的振盪時脈之週期
(TMP-DCO)。 
 
圖 104：粗調之時間數位轉換器電路 
圖 105為中間調變之時間數位轉換器的
架構，其為 2 位元的計數器，針對脈波 PS 的
寬度中計數 P<7:0>這 8 個振盪時脈總共有幾
個上升緣，將脈波寬度轉為相對應的數位碼，
使用2位元計數器是因為中間調變的操作範圍
必須與粗調部分重疊。 
 
圖 105：中間調變之時間數位轉換器電路 
 34 
圖 110：0.6 V/1.6 GHz 鎖定圖與抖動量測結果 
由於目標為低電壓操作，因此將量測之供
應電壓降低為 0.55 V 量測，圖 111(a)與(b)操
作頻率為 750 MHz 及 1 GHz 時的鎖定輸出波
形圖，以及量測 1.2 萬筆輸出訊號以觀察抖動
效能之量測結果。其 P2P Jitter 分別為 45.31 ps
以及 42.21 ps，而 RMS Jitter 分別為 4.42 ps 以
及 6.48 ps。 
(a) 
(b) 
圖 111：0.55 V 鎖定圖與抖動量測結果 
(a) 750 MHz (b)1 GHz 
    圖 112與圖 113所示從供應電壓為 0.6 V
與 0.55 V 之量測結果中整理出的趨勢圖，分別
為頻率與功率的關係和頻率與抖動量的關
係，可看出當操作頻率上升時，功率消耗變
大。當電路操作在 0.6 V、1.25 GHz 時，其功
率消耗為 9.04 mW。而從整理結果可看出抖動
量在可接受的範圍內，當操作頻率上升時，P2P 
Jitter 隨著上升這是由於在高頻操作時雜訊干
擾影響較大的緣故。 
 
圖 112： 0.6 V 量測整理圖 
 
圖 113：0.55 V 量測整理圖 
表 10為量測結果表，可看出操作頻率範
圍包含了目標頻率之 1.25 GHz，所量測到的頻
率範圍為 950 MHz 至 1.6 GHz，而 1.25 GHz
時的抖動量為 3.73 %，符合預計規格。 
表 10：量測結果表 
Technology  90nm 
Supply Voltage (V) 0.6 
DCO Type Ring 
Multi-phase 8 
Operating 
Frequency (GHz) 
0.95 ~ 1.6 
Data Rate (Gbps) 8 × 1.25 
Peak-to-peak 
Jitter (ps) 
29.86 (3.73 %) 
@ 1.25 GHz 
Resolution Bit (bits) 11 
Chip Area (mm2) 0.036 
Power (mW) 
8.8 
@ 1 GHz 
初步的成果亦已發表於 IEEE 國際會議 [27]。 
 36 
果真實資料與理想資料近似，則低通濾波器偵
測到的能量放大後會等同於全通濾波器偵測
到的能量，如公式(3)與(4)所示： 
  
 
 
apf b b
lpf b b
21.2G
2 2
apf 0 0
833M
2 2lpf
0 0
f T T
(x)dx (x)dxsinc sincP
3.02
f T TP (x)dx (x)dxsinc sinc  
(2) 
   20log 3.02 4.8 dB
 
(3) 
但公式中的頻率是指理想濾波器的截止
頻率，而實際上不可能有理想濾波器，因此利
用所實現濾波器-3-dB 頻率和截止頻率的關係
如公式(4)所示： 
cut off 3dBBW BW
2
 


 
(4) 
其中，低通濾波器設計的直流增益為
3.8-dB，BW-3dB = 530-MHz，全通濾波器設計
的直流增益為-1-dB，BW-3dB = 13.5-GHz，並
考慮 Equalizing Filter 的中低頻損失而多設計。 
(3) POD 
 
圖 119：POD Circuit 
Time (us)
V
o
lt
a
g
e
 (
V
)
(a)
4.9 4.95 5 5.05 5.1
x 10
-7
0.69
0.7
0.71
0.72
0.73
Time (us)
V
o
lt
a
g
e
 (
V
)
(b)
4.9 4.95 5 5.05 5.1 5.15
x 10
-7
0.3
0.4
0.5
0.49 0.495 0.5 0.505 0.51 0.49 0.495 0.5 0.505 0.51
 
圖 120：POD 電路的模擬圖 (a) 傳統 current 
steering technique 的 輸 出 振 幅  (b) 加上
pre-amplifier circuit 的輸出振幅 
POD 的電路如圖 119所示，圖 120為其模
擬結果。其中傳統 Current Steering Technique
所能偵測出來的振幅只有 46.2-mV，加上所提
出的 Pre-Amplifier 其振幅能放大到 337-mV，
因此可以減少下一級 Error Amplifier 所需要的
增益。 
實驗結果 
為了驗證此提出之可適應性等化器之效
能，因此測試等化器在不同通道長度、不同資
料型態與不同的供應電壓下的眼圖，看是否符
合 PCI Express Gen-II 之規格。圖 121為測試
通道長度為 1.1-m 的時候，各種資料型態補償
前與補償後之眼圖，由圖可以觀察到，當資料
型態越不規則的時候，其眼圖呈現關閉的情形
也越嚴重，但經過等化器補償後，其眼圖可以
打開的較明顯。 
 
圖 121：通道長度為 1.1-m，資料為 Comp. 
Pattern (a)補償前 (b) 補償後； PRBS 27-1 (c) 
補償前 (d) 補償後； PRBS 231-1 (e) 補償前 
(f) 補償後 
圖 122為測試通道長度為 1.3-m 的時候，
各種資料型態補償前與補償後之眼圖，相較於
圖 121的眼圖，圖 122由於通道長度變長了，
其通道衰減也越嚴重，因此其眼圖是完全關閉
的情況，但經過等化器補償後，其眼圖可完全
的打開，因此可以觀察到等化器之補償通道衰
減之效能呈現。 
 38 
D. CDR 陳炳宏 
本專題使用一個鎖相迴路提供參考時
脈，並且利用回復資料迴路使時脈追鎖輸入資
料。因本架構為兩個獨立迴路，有助於個別迴
路頻寬的設計而不會互相干擾，以利於達到系
統抖動規格，其電路架構如圖 126所示。輸入
低頻 100 MHz 參考時脈，藉由時脈倍頻器提
供六個相位間隔均分的多相位時脈輸出，採取
半速率時脈取樣的方式，設計時脈頻率為資料
速率的一半，故可以減少消耗功率，及降低設
計高速環形壓控振盪器電路的困難度。 
在資料回復迴路方面，本專題採用所提出
的資料延遲視窗(Data Delay Window, DDW)以
及取樣式相位偵測器(Sampler Phase Detector, 
Sampler PD)取代傳統的 Bang-bang 相位偵測
器。當時脈相位領先或落後資料時，相位偵測
器產生”UPin”或"DNin”訊號，藉由數位濾
波器(Digital Filter)中的多數投票機制，累積三
筆相位偵測器判斷結果，可使迴路調變機制具
有更高的可靠度。”INC”和”DEC”訊號控
制相位旋轉器 (Phase Rotator)及相位調整器
(Phase Adjuster)選擇一個最適合的時脈相位，
並以此時脈取樣資料，達到資料回復的目的。 
在相位調整器中，本專題使用相位選擇器
(Phase Selector)作為粗調機制以及使用相位內
插器(Phase Interpolator)作為細調時脈校準的
依據，由相位選擇器選擇二個相位相差 60 度
的時脈，最後藉由相位內插器合成出符合所需
解析度的時脈相位。相較於使用傳統延遲單元
提供的相位，其最小的解析度將受限於每一級
延遲單元的延遲時間。因此，使用相位內插器
將更能輕易達到最佳相位解析度。 
DDW
Data+
Data-
NRZ Data 
6 Gb/s Sampler PD UPin
DNin
Digital Filter
INC
DEC
TW delay
INC/DEC 
Counter
INC DEC
Phase Rotator
DAC
Fine[0:3]
Coarse[4:6]
Phase Adjuster
Clk_3G
Div3
Clk_1G
Up / Dn
Deserializer
Voter
Ref. Clock
100MHz PFD Multi-Phase VCOCP LPF
Div30
0º 60º 300º
PLL Loop
DR Loop
Sampler PD
Phase 
Selector
Phase 
Interpolator
Recovery 
Clock
 
圖 126 : CDR 架構圖 
(1) 相位偵測器（Phase Detector） 
在高速傳輸的資料取樣下，取樣電路的操
作頻寬將是影響訊號回復品質優劣的重要參
數，由於可取樣資料的時間縮短，直接影響時
間邊界的縮減，甚至取樣過程發生亞穩態
(Meta-stability)的問題，為了解決在高速資料的
處理所導致的大量功率消耗，本專題使用圖 
127電路實現高操作頻率的資料取樣，由於採
用半速率時脈取樣的關係，因此輸出取樣資結
果可降頻為 3Gb/s。然而在接收端所能接收到
的資料擺幅大小有限，在此將輸入資料擺幅設
定為 400mV，藉由取樣電路放大為全擺幅訊號
以提供於後面的數位控制電路。為具備高速的
CMOS 比較器，相異之處在於將預先充電的
PMOS 移除，省去額外的功率消耗，並且使用
全差動輸入的時脈作為控制週期訊號，如此可
以達到高速的操作頻率，亦可免於控制開關時
序之間有重疊的問題。 
電路操作可分為二個階段，於取樣時脈的
前半週期為取樣動作，即 CK 為高準位時，資
料將藉由 M3、M4 電晶體啟動傳送於後端拴
鎖電路而輸出資料狀態；而當 CK 轉變為低準
位時，此半週期為重置階段，M2 電晶體將致
使 Bout 與 Boutb 二端點電壓準位一致，並且
關閉 M3 與 M4 電晶體，而拴鎖電路輸出將維
持前一次取樣結果，增加重置階段可以有效消
除先前接收到的位元資料有符碼間干擾的問
題。 
圖 127電路可以更進ㄧ步將訊號放大，同
時由於有半個時脈週期的重置時間，需要藉由
拴鎖電路延後半週期時間，才將取樣資料輸
出，因此拴鎖電路可視同移除重置狀態。由於
時脈開關轉態發生將導致時脈注入的問題，將
開關 MOS(M1, M2)尺寸縮小將有助於解決時
脈注入的問題，但會取捨於取樣電路的操作速
度。 
 
圖 127 : 資料取樣電路 
 40 
相位選擇器 (Phase Selector)與相位內插器
(Phase Interpolator)，電路架構如圖 133所示。
上一小節中提到的粗調訊號負責控制兩組相
位選擇器，從鎖相迴路所提供的六相位時脈中
選擇一組相位互差為 60 度的時脈，而相位內
插器藉由細調訊號控制，從相位互差 60 度的
時脈中內插出一筆時脈，其相位介於兩時脈之
間。相較於使用傳統延遲單元提供的相位，其
最小的解析度將受限於每一級延遲單元的延
遲時間。因此，使用相位內插器將更能輕易達
到最佳相位解析度。 
s[0]
s[1]
s[2]
s[3]
C[0:5]
Phase
Interpolator 
CK0
CK60
Recovery 
Clock+
CK120
CK180
CK240
CK300
s[4]
s[5]
CK0
CK60
CK120
CK180
CK240
CK300
Mux1+
Mux1-
Mux2-
Mux2+
s[0]
s[1]
s[2]
s[3]
s[4]
s[5]
Mux1+ Mux2+
60°
C[0:5]
F[0:9]
Recovery 
Clock-
 
圖 133 : 相位調整器電路架構 
實驗結果 
本專題共分為兩個迴路，為了證明多相位時脈
倍頻電路正常動作並鎖定，輸入參考時脈的頻
率必須等於經除頻器後迴授時脈的頻率，如 
圖 134所示，圖中顯視當輸入參考時脈
為 100 MHz 時的鎖定結果。而圖 135為將迴
授時脈重複堆疊眼圖的量測結果，圖中可觀察
迴授時脈抖動的方均根值為 4.59 ps，在重複堆
疊一萬筆時脈後，抖動峰對峰值為 31.11 ps。
由於此迴授訊號為經過除頻器後的結果，壓控
振盪器的輸出抖動會經由除頻器累積，因此雖
然沒有直接量測壓控振盪器輸出的高頻訊
號，但可推論高頻訊號抖動值必定小於迴授時
脈。 
圖 136為量測經 CDR 解調後的回復資料，輸
入為 40-bit 的 SATA 測試資料，測試資料串中
含有最長連續五筆 0 和連續五筆 1，用來測試
當電路遇到 ISI 效應時能否正常解調訊號。表 
12為量測結果。 
Ref. clock in
Feedback clock out
 
圖 134 : 時脈倍頻器鎖定量測圖 
 
圖 135 : 回授時脈抖動量測圖 
 
圖 136 : 回復資料量測圖 
表 12: 量測結果 
Technology 0.13 um 
Supply Voltage (V) 1.2 
Loop Bandwidth 14.07 MHz 
Data Rate 6 Gbps 
Recovery Clock Jitter 
(P-to-P) 
8.31 ps @ 3GHz 
Recovery Data 
Jitter(P-to-P) 
16.2 ps @ 3Gbps 
Core Area 0.291 mm2 
 42 
五、 計畫成果自評 (續) 
此外本計畫所培育之人才亦在全國各項大型競賽榮獲多項獎項如下表 13，本計畫之研究成果發表
於國際期刊與電路設計研討會如下表 14。 
表 13：三年培育人才榮獲獎項 
期間 競     賽 獎     項 
2010 
九十八學年度全國大學校院積體電路設計競賽 類比電路設計:             佳作 
國家晶片系統設計中心晶片製作成果 
優良晶片 
佳作晶片 
第十屆旺宏金矽獎 
設計組:             評審團銅獎 
設計組:                 優勝獎 
2009 
國家晶片系統設計中心晶片製作成果 優良晶片 
九十七學年度全國大學校院積體電路設計競賽 
研究所組全客戶設計:       優等 
類比電路設計:             佳作 
設計完整獎 
2008 
國家晶片系統設計中心晶片製作成果 優良晶片 
九十六學年度全國大學校院積體電路設計競賽 研究所組全客戶設計組:     優等 
2007 
九十五學年度全國大學校院積體電路設計競賽 
研究所組全客戶設計組:     特優 
研究所組全客戶設計組:     佳作 
九十五學年度大學院校矽智產(SIP)競賽 不定題組:                 特優 
鳳凰盃 IC 設計競賽 佳作 
表 14：本計畫之研究成果整理表 
期 
刊 
＊ 
共 
SCI 
14 
篇 
＋ 
名稱 篇數 
會 
議 
＊ 
共 
19 
篇 
＋ 
名稱 篇數 
IEEE JSSC 2 Symposium on VLSI Circuits 1 
IEEE TCAS-I 1 IEEE ESSCIRC 3 
IEEE TVLSI 3 IEEE ASSCC 1 
IEEE TCAS-II 2 IEEE ISCAS 1 
IET E.L. 2 IEEE ICECS 9 
IEICE 4 IEEE MWSCAS 1 
  IEEE VLSI-DAT 1 
  IEEE DDECS 2 
榮譽 
「A High efficiency synchronous CMOS switing buck regulator with accurate current sensing 
technique」榮獲 2008 IEEE ICECS 最佳學生論文獎 [16] 
「A Micro-Network on Chip with 10-Gbs Transmission Link」榮獲 2009 IEEE ASSCC 最佳學
生論文獎 [26] 
 
六、 投稿會議 
本研究群的相關研究結果，計畫第一年於
IEEE期刊發表兩篇論文並發表七篇 IEEE國際
研討會。計畫第二年於 IEEE 期刊發表六篇論
文並發表四篇 IEEE 國際研討會。計畫第三年
於 IEEE 期刊發表六篇論文並發表八篇 IEEE
國際研討會。亦有三篇期刊論文及數篇會議論
文已經及準備投稿中。 
第一年(2007-2008) 
國際期刊 
[1] Kuo-Hsing Cheng, Chia-Wei Su, and Kai-Fei Chang, 
“A High Linearity, Fast-Locking PulseWidth 
 44 
[19] Kuo-Hsing Cheng, Kai-Wei Hong, Chi-Hsiang Chen, 
and Jen-Chieh Liu, “A High Precision Fast Locking 
Arbitrary Duty Cycle Clock Synchronization 
Circuit,”IEEE Trans. on VLSI , pp.1-11 , Jan. 2010 
[20] Kuo-Hsing Cheng, Yu-Chang Tsai, Yen-Hsueh Wu, 
and Ying-Fu Lin, “A 5Gb/s Inductorless CMOS 
Adaptive Equalizer for PCI Express Generation II 
Applications,”IEEE. Trans. Circuits Syst. II , pp. 
324-328, 2010 
[21] Kuo-Hsing Cheng, Kai-Wei Hong, Yu-Lung Lo, 
Chen-Lung Wu, and Chien-Hsien Lee, “Dynamic 
frequency tracking and phase error compensation 
clock de-skew buffer,” IEE Electronics Letters, vol. 
46, no.25, pp. 1653, Dec. 2010. 
[22] Kuo-Hsing Cheng, Yu-Chang Tsai, Yu-Lung Lo, and 
Jing-Shiuan Huang, ”A 0.5-V 0.4–2.24-GHz 
Inductorless Phase-Locked Loop in a 
System-on-Chip,” IEEE Trans. Circuits Syst. I, Sep. 
2010 (Accepted) 
[23] Kuo-Hsing Cheng, Cheng-Liang Hung, and 
Chih-Hsien Chang, “A 0.77 ps RMS Jitter 6-GHz 
Spread-Spectrum Clock Generator Using a 
Compensated Phase-Rotating Technique,” IEEE J. 
Solid State Circuits, 2011 (Accepted) 
國際研討會 
[24] Shyh-shyuan Sheu, Pei-Chin Chiang, Wen-Pin Lin , 
Heng-Yuan Lee, Pang-Shiu Chen ,Yu-Sheng Chen, 
Frederick T.Chen, Keng-Li Su, Ming-Jer Kao, and 
Kuo-Hsing Cheng, “A 5ns Fast Write Multi-Level 
Non-Volatile 1 K bits RRAM Memory with 
Advance Write Scheme,” in Proc. IEEE Symposium 
on VLSI Circuits Digest of Technical, Jun. 2009, pp. 
82-83 
[25] Ting-Sheng Chao, Yu-Lung Lo, Wei-Bin Yang, and 
Kuo-Hsing Cheng, “Designing Ultra-Low Voltage 
PLL Using a Bulk-Driven Technique,” in Proc. 
IEEE European Solid-State Circuits Conference, Sep. 
2009, pp. 339-343 
[26] Wei-Chang Liu, Chih-Hsien Lin, Shyh-Jye Jou, 
Hung-Wen Lu, Chau-Chin Su, Kai-Wei Hong, 
Kuo-Hsing Cheng, Shyue-Wen Yang, and Ming-Hwa 
Sheu, “A Micro-Network on Chip with 10-Gbs 
Transmission Link,” in Proc. IEEE Asian 
Solid-State Circuits Conference, Nov. 2009, pp. 
277-280 
[27] Kuo-Hsing Cheng, Chang-Chien Hu, Jen-Chieh Liu, 
and Hong-Yi Huang, “A time-to-digital converter 
using multi-phase-sampling and time amplifier for 
all digital phase-locked loop,” in Proc. IEEE 
International Symposium on Design & Diagnostics of 
Electronic Circuits & Systems, Apr. 2010, 
pp.285-288 
[28] Chia-Tsung Cheng, Yu-Chang Tsai, and Kuo-Hsing 
Cheng, “A High-Speed Current Mode Sense 
Amplifier for Spin-Torque Transfer Magnetic 
Random Access Memory,” in Proc. IEEE Midwest 
Symposium on Circuits and Systems, Aug. 2010, 
pp.181-184 
[29] Kai-Wei Hong, Kuo-Hsing Cheng, Chi-Hsiang Chen, 
Jen-Chieh Liu, and Chien-Cheng Chen, “A Loading 
Effect Insensitive and High Precision Clock 
Synchronization Circuit,” in Proc. IEEE European 
Solid-State Circuits Conference, Sep. 2010, 
pp.514-517 
[30] Yu-Chang Tsai, Kuo-Hsing Cheng, Yen-Hsueh Wu, 
and Ying-Fu Lin, “A CMOS Adaptive Equalizer 
Using Low-Voltage Zero Generators 
Technique,” in Proc. IEEE European Solid-State 
Circuits Conference, Sep. 2010, pp.546-549 
[31] Yo-Hao Tu, Hsiang-Hao Chang, Cheng-Liang Hung, 
and Kuo-Hsing Cheng, “A 3 GHz DLL-Based Clock 
Generator with Stuck Locking Protection ,” in 
Proc. IEEE International Conference on Electronics, 
Circuits and Systems, ICECS, Dec. 2010, pp. 
106-109 
第一-三年(2007-2010) 國內研討會 
[32] Kuo-Hsing Cheng, Yu-Chang Tsai, and Kai-Wei 
Hong, “A Low Jitter 2.5-GHz Self-Calibration 
PLL,” in Proc. 18th VLSI Design/CAD Symposium, 
Aug. 2007 
[33] Yu-Lung Lo, Wei-Bin Yang, Ting-Sheng Chao, 
Jiunn-Way Miaw, Jing-Shiuan Huang, and 
Kuo-Hsing Cheng,, “Ultra-Low-Voltage Phase- 
Locked Loop with Bulk-Input VCO,” in Proc. 19th 
VLSI Design/CAD Symposium, Aug. 2008 
[34] Kuo-Hsing Cheng, Cheng-Liang Hung, Chih-Hsien 
Chang, Bing-Hung Chen, “A Fractional -N PLL 
Controlled Delta-Sigma Modulator 
Spread-Spectrum Clock Generator for 
Serial-ATA III Application,” in Proc. 19th VLSI 
Design/CAD Symposium, Aug. 2008 
[35] Kuo-Hsing Cheng, Chia-Wei Su, Hsin-Hsin Ko, and 
Yu-Chia Lee, “A high-accuracy and high-efficiency 
on-chip current sensing for current-mode control 
CMOS DC-DC buck converter,” in Proc. 19th 
VLSI Design/CAD Symposium, Aug. 2008 
[36] Kuo-Hsing Cheng, Chih-Yu Chang, Jen-Chieh Liu, 
Shu-Yu Jiang and Yu-Tso Chen, “3GHz Built-in 
Jitter Measurement Circuit for a Serial-Link 
Transceiver,” in Proc. 20th VLSI Design/CAD 
Symposium, Aug. 2009 
[37] Kuo-Hsing Cheng, Jing-Shiuan Huang, Yu-Chang 
Tsai, Chao-Chang Chiu, and Yu-Lung Lo, “A 0.5 V 
Phase-Locked Loop in 90nm CMOS Process,” in 
Proc. 20th VLSI Design/CAD Symposium, Aug. 2009 
[38] Kuo-Hsing Cheng, Chi-Fa Hsu, and Kai-Wei Hong, 
“An All-Digital Output Load Insensitive High 
Resolution Clock Synchronization Buffer with 
Flexible Duty Cycle,” in Proc. 21th VLSI 
Design/CAD, Aug. 2010 
[39] Kuo-Hsing Cheng, Yen-Hsueh Wu, Yu-Chang Tsai, 
and Ying-Fu Lin, “A CMOS Adaptive Equalizer 
for High-Speed Serial-Link Transceiver 
Application,” in Proc. 21th VLSI Design/CAD, Aug. 
2010 
 2
二、與會心得 
此次會議共有來自 34 個國家的 265 篇論文投稿、經過審查之後由大會共接
受 114 篇論文進行口頭報告，此次與會、我帶領學生參加、兩位學生均為博士
班學生、各自發表一篇研究論文、題目分別是 “A Loadind Effect Insensitive and 
High Precision Clock Synchronization Circuit＂及 “A CMOS Adaptive Equalizer 
Using Low-Voltage Zero Generators Technique＂這兩篇論文均為積體電路設計之
重要研究成果、論文的內容亦均含有理論、電路設計、晶片實作及晶片量測，
其各自應用的領域分別為晶片內時脈同步的應用及晶片間訊號之有線傳輸訊號
的處理。 
在大會期間除了報告論文之外、更認真聆聽其它論文的發表、並為每一論文
作心得筆記、因為我自己的研究主題主要為類比 IC 設計、而歐洲又是該領域之
重鎮、故在此最重要之學術會議上有許多出色的論文發表。所以參加該會議實
能對我的研究有許多第一手的啟發。事實上、這次會議上就曾就某篇論文與來
自日本業界的作者深入的三天多次討論。也初步定出另一項新的研究主題。 
與會的收獲基本上除論文發表、文獻討論、亦首次領略南西班牙的風情、而
後在風雨過後的九月颱風及時回國內展開新學期的活動。 
三、考察參觀活動(無是項活動者略) 
四、建議 
參與國際會議可以讓國內的研究人員了解目前國際上相關研究的發展現況
與未來趨勢，也可以拓展其國際視野，對於國內的研究人員幫助相當大，因此
國內研究人員應該積極參與大型的國際會議。 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/01/13
國科會補助計畫
計畫名稱: 應用於Serial-ATAⅢ 6Gbps傳輸鍵結之實體層設計及內建測試
計畫主持人: 鄭國興
計畫編號: 96-2221-E-008-111-MY3 學門領域: 積體電路及系統設計
無研發成果推廣資料
期刊論文 14 14 100% 
本計畫成果共計
產出 14 篇 SCI 論
文，其中含有 7篇
IEEE 長 篇 論 文
以、4篇 IEEE 短篇
論文及其它 5 篇
SCI 長短篇論文。
當中包含2篇IEEE 
Solid-State 
Circuits Society
最 頂 尖 期 刊
(JSSC ， Rank 
Factor 11/246)、
1 篇 IEEE 
Circuits and 
Systems Society
頂 尖 期 刊
(TCAS-I ， Rank 
Factor 80/246)、
3 篇 IEEE VLSI 領
域 最 佳 期 刊
(TVLSI ， Rank 
Factor 121/246)
與 4 篇 IEEE 
Circuits and 
Systems Society
短 篇 期 刊
(TCAS-II ， Rank 
Factor 85/246)。
國外 論文著作 
研究報告/技術報告 0 0 0% 
篇 
 
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
本計畫執行期間共獲 
2007: 
九十五學年度大學院校矽智產(SIP)競賽:不定題組-特優 
九十五學年度全國大學校院積體電路設計競賽:研究所組全客戶式設計-特優/
研究所組全客戶式設計-佳作 
鳳凰盃 IC 設計競賽:佳作 
2008: 
九十六學年度全國大學校院積體電路設計競賽:研究所組全客戶式設計-特優 
國家晶片系統設計中心晶片製作成果:優良晶片 
2009: 
九十七學年度全國大學校院積體電路設計競賽:研究所組全客戶設計-優等/類
比電路設計-佳作 
國家晶片系統設計中心晶片製作成果:優良晶片 
2010: 
九十八學年度全國大學校院積體電路設計競賽:類比電路設計-佳作 
國家晶片系統設計中心晶片製作成果:優良晶片、佳作晶片 
第十屆旺宏金矽獎: 設計組-評審團銅獎、優勝獎 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
