# ADC Concepts (Analog-to-Digital Converter)

## 1. 요약

해당 문서는 아날로그 신호를 디지털 데이터로 변환하는 **ADC**의 기본 개념과 동작 원리를 정리한 문서이다. <br>
ADC의 성능을 결정하는 핵심 지표인 **분해능(Resolution))**과 **변환 시간(Conversion Time)**의 개념을 다루며, 내부 회로 구성에 따른 4가지 주요 ADC 방식(병렬비교형, 계수비교형, 이중적분형, 축차비교형의)의 동작 원리와 장단점을 비교 분석한다. <br>
특히, 실습에 사용되는 **12bit 축차비교형 ADC**의 특징과 채택 이유를 이해하는 것을 목적으로 한다.

---

## 2. 주요 성능 평가 지표

ADC의 성능을 결정짓는 가장 중요한 두 가지 요소는 **분해능(Resolution)**과 **변환 시간(Conversion Time)**이다.

### 2.1 분해능 (Resolution)

디지털 출력값을 한 단계(1 Step) 변화시키기 위해 필요한 아날로그 입력의 최소 변화량을 의미한다. 즉, ADC가 아날로그 값을 얼마나 잘게 쪼개서 섬세하게 표현할 수 있는가를 나타낸다.

- n bit ADC의 경우, 전체 아날로그 입력 범위를 $2^n$개로 나누어 표현하므로 출력의 분해능 범위는 $1/{2^n}$이 된다.
- 예) 12bit ADC는 0~4095(${2^{12}}-1$)까지 총 4096단계로 전압을 쪼개어 측정할 수 있다.

### 2.2 변환 시간 (Conversion Time)

입력 받은 아날로그 신호 샘플을 디지털 데이터로 변환하는 데 걸리는 시간이다.

![ADC_Characteristics](ADC_Characteristics.png)

- 위 표는 STMicroelectronics의 공식 데이터시트이다.
- 보통 초당 샘플링 속도(Sampling Rate)로 나타낸다.
- STM32F103의 축차 비교형 ADC 변환 시간 공식: `총 변환 시간 = 샘플링 시간 + 12.5 사이클`

### 2.3 1.17μs 최고 속도 도출 원리

STMicroelectronics의 공식 데이터시트에 따르면 STM32F103의 ADC 하드웨어는 최대 14MHz의 클럭(ADCCLK)까지만 입력받을 수 있다. 따라서 하드웨어 스펙을 준수하며 낼 수 있는 최고 속도 설정은 다음과 같다.
1. **클럭 분주**: 72MHz의 시스템 클럭(APB2)을 6분주하여 12MHz의 ADCCLK를 생성한다.
2. **최소 변환 사이클**: 샘플링 시간을 설정할 수 있는 최소값인 1.5사이클로 설정하면, 총 변환에 필요한 사이클은 `1.5 + 12.5 = 14사이클`이 된다.
3. **최종 계산**: 12MHz 클럭 속도에서 14사이클이 소요되는 실제 시간은 다음과 같이 계산된다.
$$T_{conv} = \frac{14\ \text{cycles}}{12,000,000\text{Hz}} \approx 1.17 \mu s$$

---

## 3. ADC의 동작 원리 및 종류

---

## 4. ADC 종류별 특성 비교 요약
