

/*****************************************************************************
  1 其他头文件包含
*****************************************************************************/

#ifndef __ABB_INTERFACE_TV230_H__
#define __ABB_INTERFACE_TV230_H__

#ifdef __cplusplus
    #if __cplusplus
        extern "C" {
    #endif
#endif



/*****************************************************************************
  2 宏定义
*****************************************************************************/
#define ABB_BASE_ADDR               ( 0x0000 )

/***======================================================================***
                     (1/1) register_define_abb
 ***======================================================================***/
/* 寄存器说明：测试模式寄存器。
 bit[7:6]    保留
 bit[5:4]    bit[4:3]测试模式控制：
             00：正常模式(默认)
             01：数字算法逻辑环回模式
             10：RX模拟测试模式(bypass RX数字滤波器)
             11：数字/模拟接口环回
             bit[5] reserved
 bit[3:2]    保留
 bit[1]      0:选择RXA环回
             1:选择RXB环回
 bit[0]      0:选择I通道环回
             1:选择Q通道环回
   UNION结构:  ABB_TESTMODE_UNION */
#define ABB_TESTMODE_ADDR                             (ABB_BASE_ADDR + 0x0)

/* 寄存器说明：ATE_TEST_MODE
 bit[7:3]    保留
 bit[2:0]    000:选择CH0 RX数字码输出
             001:选择CH1 RX数字码输出
             010:选择CH2 RX数字码输出
             其它：保留
   UNION结构:  ABB_ATE_TESTMODE_UNION */
#define ABB_ATE_TESTMODE_ADDR                         (ABB_BASE_ADDR + 0x1)

/* 寄存器说明：TCXO_RPT
 bit[7:1]    保留
 bit[0]      
   UNION结构:  ABB_TCXO_RPT_UNION */
#define ABB_TCXO_RPT_ADDR                             (ABB_BASE_ADDR + 0x2)

/* 寄存器说明：ABB数字部分复位信号
 bit[7:1]    保留
 bit[0]      
   UNION结构:  ABB_ABB_DIG_PWR_RST_UNION */
#define ABB_ABB_DIG_PWR_RST_ADDR                      (ABB_BASE_ADDR + 0x3)

/* 寄存器说明：数字调试寄存器。
 bit[7:2]    保留
 bit[1:0]    数字调试寄存器
             bit[0]：管脚CH0_CLK_52M输出时钟选择
             1：输出GPLL
             0：输出SCPLL0
   UNION结构:  ABB_CH0_COMM_REG_DEBUG_DIG_UNION */
#define ABB_CH0_COMM_REG_DEBUG_DIG_ADDR               (ABB_BASE_ADDR + 0x4)

/* 寄存器说明：数字调试寄存器。
 bit[7:2]    保留
 bit[1:0]    数字调试寄存器
             bit[0]：管脚CH1_CLK_52M输出时钟选择
             1：输出GPLL
             0：输出SCPLL1
   UNION结构:  ABB_CH1_COMM_REG_DEBUG_DIG_UNION */
#define ABB_CH1_COMM_REG_DEBUG_DIG_ADDR               (ABB_BASE_ADDR + 0x5)

/* 寄存器说明：BIST配置寄存器
 bit[7]      bist测试通道线控控制模式：
             0：通道线控bist测试时全部拉高
             1：通道线控bist测试时测试通道拉高，其他拉低。
 bit[6:5]    切换iq及通道时，有30拍随路时钟延时，在此基础上增加的延时Switch_delay的选择信号：
             00：0us；(默认)
             01：20us；
             10：50us；
             11：200us。
 bit[4:3]    延时时间2配置值,信号直流量计算后的稳定时间配置。
             00:20us（默认）
             01:50us
             10:200us
             11:500us
 bit[2:1]    延时时间1配置值,通路使能到测试开始的延时时间选择。
             00:50us（默认）
             01:100us
             10:200us
             11:500us
 bit[0]      BIST使能。
             0：不使能；
             1：使能。
   UNION结构:  ABB_BIST_CFG_1_UNION */
#define ABB_BIST_CFG_1_ADDR                           (ABB_BASE_ADDR + 0x6)

/* 寄存器说明：BIST测试模式bypass寄存器
   详      述：模式bypass信号，每种模式占一个bit
            [0]：1表示G模的BIST被bypass；0表示G模的BIST正常工作。
            [1]：1表示W的BIST被bypass；0表示WCDMA模的BIST正常工作。
            [2]：1表示TDS的BIST被bypass；0表示TDS的BIST正常工作。
            [3]：1表示LTE模的BIST被bypass；0表示LTE模的BIST正常工作。
            [4]：1表示CDMA模的BIST被bypass；0表示CDMA模的BIST正常工作。
            [5]：1表示CA模的BIST被bypass；0表示CA模的BIST正常工作。
            [6]：1表示ET0模的BIST被bypass；0表示ET模的BIST正常工作。
            [7]：1表示ET1模的BIST被bypass；0表示ET模的BIST正常工作。
   UNION结构 ：无 */
#define ABB_BIST_CFG_2_ADDR                           (ABB_BASE_ADDR + 0x7)

/* 寄存器说明：BIST测试通道bypass寄存器
   详      述：Rx的bypass信号：
            [0]：Rx_1的bypass信号，0表示需要做Rx_1的BIST；1表示不做。
            [1]：Rx_2的bypass信号，0表示需要做Rx_2的BIST；1表示不做。
            [2]：Rx_3的bypass信号，0表示需要做Rx_3的BIST；1表示不做。
            [3]：Rx_4的bypass信号，0表示需要做Rx_4的BIST；1表示不做。
            [4]：Rx_5的bypass信号，0表示需要做Rx_5的BIST；1表示不做。
            [5]：Rx_6的bypass信号，0表示需要做Rx_6的BIST；1表示不做。
            [6]：Rx_7的bypass信号，0表示需要做Rx_7的BIST；1表示不做。
            [7]：Rx_8的bypass信号，0表示需要做Rx_8的BIST；1表示不做。
   UNION结构 ：无 */
#define ABB_BIST_CFG_3_ADDR                           (ABB_BASE_ADDR + 0x8)

/* 寄存器说明：BIST测试项目bypass寄存器
 bit[7:6]    保留
 bit[5:0]    测试项bypass信号：
             [0]:1表示DC_I指标bypass；0表示不bypass；
             [1]:1表示DC_Q指标bypass；0表示不bypass；
             [2]:1表示SNDR_I指标bypass；0表示不bypass；
             [3]:1表示SNDR_Q指标bypass；0表示不bypass；
             [4]:1表示GAIN_MISMATCH指标bypass；0表示不bypass；
             [5]:1表示GAIN_ERROR指标bypass；0表示不bypass；
   UNION结构:  ABB_BIST_CFG_4_UNION */
#define ABB_BIST_CFG_4_ADDR                           (ABB_BASE_ADDR + 0x9)

/* 寄存器说明：BIST手动流程配置寄存器
 bit[7:5]    保留
 bit[4]      0：bist时钟受门控控制，bist_en拉高后bist才有时钟。（默认）
             1：bist时钟不受门控控制。
 bit[3:1]    手动测试选择输入数据通道：
             000：RXA（CH0）
             001：RXB（CH0）
             010：RXA（CH1）
             011：RXB（CH1）
             100：RXA（CH2）
             101：RXB（CH2）
             110：RXA（CH3）
             111：RXB（CH3）
 bit[0]      0：自动测试流程
             1：手动测试流程
   UNION结构:  ABB_BIST_CFG_5_UNION */
#define ABB_BIST_CFG_5_ADDR                           (ABB_BASE_ADDR + 0xA)

/* 寄存器说明：BIST完成状态寄存器
 bit[7]      BIST所有启动的测试项是否通过，即未bypass的测试是否全部通过。
             0：未通过；
             1：通过。
 bit[6:1]    保留
 bit[0]      SNDR计算完成状态。
             0：没有完成；
             1：完成。
   UNION结构:  ABB_BIST_RPT_1_UNION */
#define ABB_BIST_RPT_1_ADDR                           (ABB_BASE_ADDR + 0xB)

/* 寄存器说明：BIST结果上报寄存器
 bit[7:6]    保留
 bit[5:0]    每一次计算出的6个参数是否pass：
             [0]:1表示DC_I指标pass；0表示不pass；
             [1]:1表示DC_Q指标pass；0表示不pass；
             [2]:1表示SNDR_I指标pass；0表示不pass；
             [3]:1表示SNDR_Q指标pass；0表示不pass；
             [4]:1表示GAIN_MISMATCH指标pass；0表示不pass；
             [5]:1表示GAIN_ERROR指标pass；0表示不pass；
   UNION结构:  ABB_BIST_RPT_2_UNION */
#define ABB_BIST_RPT_2_ADDR                           (ABB_BASE_ADDR + 0xC)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Rx_1的Bist结算结果，每种模式1bit：
            [0]：1表示G模的BIST pass；0表示G模的BIST fail。
            [1]：1表示WCDMA模的BIST pass；0表示WCDMA模SC的BIST fail。
            [2]：1表示TDS的BIST pass；0表示TDS模DC的BIST fail。
            [3]：1表示LTE模的BIST pass；0表示LTE模的BIST fail。
            [4]：1表示CDMA模的BIST pass；0表示CDMA模的BIST fail。
            [5]：1表示CA模的BIST pass；0表示CA模的BIST fail。
            [6]：1表示ET0模的BIST pass；0表示ET模的BIST fail。
            [7]：1表示ET1模的BIST pass；0表示ET模的BIST fail。
   UNION结构 ：无 */
#define ABB_BIST_RPT_3_ADDR                           (ABB_BASE_ADDR + 0xD)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Rx_2的Bist结算结果，每种模式1bit：
            [0]：1表示G模的BIST pass；0表示G模的BIST fail。
            [1]：1表示WCDMA模的BIST pass；0表示WCDMA模SC的BIST fail。
            [2]：1表示TDS的BIST pass；0表示TDS模DC的BIST fail。
            [3]：1表示LTE模的BIST pass；0表示LTE模的BIST fail。
            [4]：1表示CDMA模的BIST pass；0表示CDMA模的BIST fail。
            [5]：1表示CA模的BIST pass；0表示CA模的BIST fail。
            [6]：1表示ET0模的BIST pass；0表示ET模的BIST fail。
            [7]：1表示ET1模的BIST pass；0表示ET模的BIST fail。
   UNION结构 ：无 */
#define ABB_BIST_RPT_4_ADDR                           (ABB_BASE_ADDR + 0xE)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Rx_3的Bist结算结果，每种模式1bit：
            [0]：1表示G模的BIST pass；0表示G模的BIST fail。
            [1]：1表示WCDMA模的BIST pass；0表示WCDMA模SC的BIST fail。
            [2]：1表示TDS的BIST pass；0表示TDS模DC的BIST fail。
            [3]：1表示LTE模的BIST pass；0表示LTE模的BIST fail。
            [4]：1表示CDMA模的BIST pass；0表示CDMA模的BIST fail。
            [5]：1表示CA模的BIST pass；0表示CA模的BIST fail。
            [6]：1表示ET0模的BIST pass；0表示ET模的BIST fail。
            [7]：1表示ET1模的BIST pass；0表示ET模的BIST fail。
   UNION结构 ：无 */
#define ABB_BIST_RPT_5_ADDR                           (ABB_BASE_ADDR + 0xF)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Rx_4的Bist结算结果，每种模式1bit：
            [0]：1表示G模的BIST pass；0表示G模的BIST fail。
            [1]：1表示WCDMA模的BIST pass；0表示WCDMA模SC的BIST fail。
            [2]：1表示TDS的BIST pass；0表示TDS模DC的BIST fail。
            [3]：1表示LTE模的BIST pass；0表示LTE模的BIST fail。
            [4]：1表示CDMA模的BIST pass；0表示CDMA模的BIST fail。
            [5]：1表示CA模的BIST pass；0表示CA模的BIST fail。
            [6]：1表示ET0模的BIST pass；0表示ET模的BIST fail。
            [7]：1表示ET1模的BIST pass；0表示ET模的BIST fail。
   UNION结构 ：无 */
#define ABB_BIST_RPT_6_ADDR                           (ABB_BASE_ADDR + 0x10)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Rx_5的Bist结算结果，每种模式1bit：
            [0]：1表示G模的BIST pass；0表示G模的BIST fail。
            [1]：1表示WCDMA模的BIST pass；0表示WCDMA模SC的BIST fail。
            [2]：1表示TDS的BIST pass；0表示TDS模DC的BIST fail。
            [3]：1表示LTE模的BIST pass；0表示LTE模的BIST fail。
            [4]：1表示CDMA模的BIST pass；0表示CDMA模的BIST fail。
            [5]：1表示CA模的BIST pass；0表示CA模的BIST fail。
            [6]：1表示ET0模的BIST pass；0表示ET模的BIST fail。
            [7]：1表示ET1模的BIST pass；0表示ET模的BIST fail。
   UNION结构 ：无 */
#define ABB_BIST_RPT_7_ADDR                           (ABB_BASE_ADDR + 0x11)

/* 寄存器说明：BIST结果上报寄存器
 bit[7:3]    保留
 bit[2:0]    I路dc上报值高位。
   UNION结构:  ABB_BIST_RPT_8_UNION */
#define ABB_BIST_RPT_8_ADDR                           (ABB_BASE_ADDR + 0x12)

/* 寄存器说明：BIST结果上报寄存器
   详      述：I路dc上报值低位。
   UNION结构 ：无 */
#define ABB_BIST_RPT_9_ADDR                           (ABB_BASE_ADDR + 0x13)

/* 寄存器说明：BIST结果上报寄存器
 bit[7:3]    保留
 bit[2:0]    Q路dc上报值高位。
   UNION结构:  ABB_BIST_RPT_10_UNION */
#define ABB_BIST_RPT_10_ADDR                          (ABB_BASE_ADDR + 0x14)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Q路dc上报值低位。
   UNION结构 ：无 */
#define ABB_BIST_RPT_11_ADDR                          (ABB_BASE_ADDR + 0x15)

/* 寄存器说明：BIST结果上报寄存器
   详      述：I路信噪比上报高8bit，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_RPT_12_ADDR                          (ABB_BASE_ADDR + 0x16)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Q路信噪比上报高8bit，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_RPT_13_ADDR                          (ABB_BASE_ADDR + 0x17)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Gain_mismatch上报，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_RPT_14_ADDR                          (ABB_BASE_ADDR + 0x18)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Gain_error上报，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_RPT_15_ADDR                          (ABB_BASE_ADDR + 0x19)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Rx_6的Bist结算结果，每种模式1bit：
            [0]：1表示G模的BIST pass；0表示G模的BIST fail。
            [1]：1表示WCDMA模的BIST pass；0表示WCDMA模SC的BIST fail。
            [2]：1表示TDS的BIST pass；0表示TDS模DC的BIST fail。
            [3]：1表示LTE模的BIST pass；0表示LTE模的BIST fail。
            [4]：1表示CDMA模的BIST pass；0表示CDMA模的BIST fail。
            [5]：1表示CA模的BIST pass；0表示CA模的BIST fail。
            [6]：1表示ET0模的BIST pass；0表示ET模的BIST fail。
            [7]：1表示ET1模的BIST pass；0表示ET模的BIST fail。
   UNION结构 ：无 */
#define ABB_BIST_RPT_16_ADDR                          (ABB_BASE_ADDR + 0x1A)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Rx_7的Bist结算结果，每种模式1bit：
            [0]：1表示G模的BIST pass；0表示G模的BIST fail。
            [1]：1表示WCDMA模的BIST pass；0表示WCDMA模SC的BIST fail。
            [2]：1表示TDS的BIST pass；0表示TDS模DC的BIST fail。
            [3]：1表示LTE模的BIST pass；0表示LTE模的BIST fail。
            [4]：1表示CDMA模的BIST pass；0表示CDMA模的BIST fail。
            [5]：1表示CA模的BIST pass；0表示CA模的BIST fail。
            [6]：1表示ET0模的BIST pass；0表示ET模的BIST fail。
            [7]：1表示ET1模的BIST pass；0表示ET模的BIST fail。
   UNION结构 ：无 */
#define ABB_BIST_RPT_17_ADDR                          (ABB_BASE_ADDR + 0x1B)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Rx_8的Bist结算结果，每种模式1bit：
            [0]：1表示G模的BIST pass；0表示G模的BIST fail。
            [1]：1表示WCDMA模的BIST pass；0表示WCDMA模SC的BIST fail。
            [2]：1表示TDS的BIST pass；0表示TDS模DC的BIST fail。
            [3]：1表示LTE模的BIST pass；0表示LTE模的BIST fail。
            [4]：1表示CDMA模的BIST pass；0表示CDMA模的BIST fail。
            [5]：1表示CA模的BIST pass；0表示CA模的BIST fail。
            [6]：1表示ET0模的BIST pass；0表示ET模的BIST fail。
            [7]：1表示ET1模的BIST pass；0表示ET模的BIST fail。
   UNION结构 ：无 */
#define ABB_BIST_RPT_18_ADDR                          (ABB_BASE_ADDR + 0x1C)

/* 寄存器说明：BIST结果上报寄存器
   详      述：I路信噪比上报低8bit，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_RPT_19_ADDR                          (ABB_BASE_ADDR + 0x1D)

/* 寄存器说明：BIST结果上报寄存器
   详      述：Q路信噪比上报低8bit，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_RPT_20_ADDR                          (ABB_BASE_ADDR + 0x1E)

/* 寄存器说明：BIST结果标准寄存器
 bit[7:6]    保留
 bit[5:0]    BIST DC达标下限高6bit，有符号数。
   UNION结构:  ABB_BIST_CFG_6_UNION */
#define ABB_BIST_CFG_6_ADDR                           (ABB_BASE_ADDR + 0x1F)

/* 寄存器说明：BIST结果标准寄存器
   详      述：BIST DC达标下限低8bit，有符号数。
   UNION结构 ：无 */
#define ABB_BIST_CFG_7_ADDR                           (ABB_BASE_ADDR + 0x20)

/* 寄存器说明：BIST结果标准寄存器
 bit[7:6]    保留
 bit[5:0]    BIST DC达标上限高6bit，有符号数。
   UNION结构:  ABB_BIST_CFG_8_UNION */
#define ABB_BIST_CFG_8_ADDR                           (ABB_BASE_ADDR + 0x21)

/* 寄存器说明：BIST结果标准寄存器
   详      述：BIST DC达标上限低8bit，有符号数。
   UNION结构 ：无 */
#define ABB_BIST_CFG_9_ADDR                           (ABB_BASE_ADDR + 0x22)

/* 寄存器说明：BIST结果标准寄存器
   详      述：BIST gain mismatch达标下限，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_CFG_10_ADDR                          (ABB_BASE_ADDR + 0x23)

/* 寄存器说明：BIST结果标准寄存器
   详      述：BIST gain mismatch达标上限，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_CFG_11_ADDR                          (ABB_BASE_ADDR + 0x24)

/* 寄存器说明：BIST结果标准寄存器
   详      述：BIST gain error达标下限，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_CFG_12_ADDR                          (ABB_BASE_ADDR + 0x25)

/* 寄存器说明：BIST结果标准寄存器
   详      述：BIST gain error达标上限，无符号数。
   UNION结构 ：无 */
#define ABB_BIST_CFG_13_ADDR                          (ABB_BASE_ADDR + 0x26)

/* 寄存器说明：BIST SNDR 2G模式达标值
   详      述：BIST 2G模式 SNDR达标值[7:0]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_2G_0_ADDR                       (ABB_BASE_ADDR + 0x27)

/* 寄存器说明：BIST SNDR 2G模式达标值
   详      述：BIST 2G模式 SNDR达标值[15:8]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_2G_1_ADDR                       (ABB_BASE_ADDR + 0x28)

/* 寄存器说明：BIST SNDR 2G模式达标值
   详      述：BIST 2G模式 SNDR达标值[23:16]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_2G_2_ADDR                       (ABB_BASE_ADDR + 0x29)

/* 寄存器说明：BIST SNDR 3G模式达标值
   详      述：BIST 3G模式 SNDR达标值[7:0]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_3G_0_ADDR                       (ABB_BASE_ADDR + 0x2A)

/* 寄存器说明：BIST SNDR 3G模式达标值
   详      述：BIST 3G模式 SNDR达标值[15:8]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_3G_1_ADDR                       (ABB_BASE_ADDR + 0x2B)

/* 寄存器说明：BIST SNDR 3G模式达标值
   详      述：BIST 3G模式 SNDR达标值[23:16]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_3G_2_ADDR                       (ABB_BASE_ADDR + 0x2C)

/* 寄存器说明：BIST SNDR TDS模式达标值
   详      述：BIST TDS模式 SNDR达标值[7:0]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_TDS_0_ADDR                      (ABB_BASE_ADDR + 0x2D)

/* 寄存器说明：BIST SNDR TDS模式达标值
   详      述：BIST TDS模式 SNDR达标值[15:8]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_TDS_1_ADDR                      (ABB_BASE_ADDR + 0x2E)

/* 寄存器说明：BIST SNDR TDS模式达标值
   详      述：BIST TDS模式 SNDR达标值[23:16]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_TDS_2_ADDR                      (ABB_BASE_ADDR + 0x2F)

/* 寄存器说明：BIST SNDR 4G模式达标值
   详      述：BIST 4G模式 SNDR达标值[7:0]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_4G_0_ADDR                       (ABB_BASE_ADDR + 0x30)

/* 寄存器说明：BIST SNDR 4G模式达标值
   详      述：BIST 4G模式 SNDR达标值[15:8]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_4G_1_ADDR                       (ABB_BASE_ADDR + 0x31)

/* 寄存器说明：BIST SNDR 4G模式达标值
   详      述：BIST 4G模式 SNDR达标值[23:16]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_4G_2_ADDR                       (ABB_BASE_ADDR + 0x32)

/* 寄存器说明：BIST SNDR CDMA模式达标值
   详      述：BIST CDMA模式 SNDR达标值[7:0]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_CDMA_0_ADDR                     (ABB_BASE_ADDR + 0x33)

/* 寄存器说明：BIST SNDR CDMA模式达标值
   详      述：BIST CDMA模式 SNDR达标值[15:8]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_CDMA_1_ADDR                     (ABB_BASE_ADDR + 0x34)

/* 寄存器说明：BIST SNDR CDMA模式达标值
   详      述：BIST CDMA模式 SNDR达标值[23:16]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_CDMA_2_ADDR                     (ABB_BASE_ADDR + 0x35)

/* 寄存器说明：BIST SNDR CA模式达标值
   详      述：BIST CA模式 SNDR达标值[7:0]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_CA_0_ADDR                       (ABB_BASE_ADDR + 0x36)

/* 寄存器说明：BIST SNDR CA模式达标值
   详      述：BIST CA模式 SNDR达标值[15:8]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_CA_1_ADDR                       (ABB_BASE_ADDR + 0x37)

/* 寄存器说明：BIST SNDR CA模式达标值
   详      述：BIST CA模式 SNDR达标值[23:16]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_CA_2_ADDR                       (ABB_BASE_ADDR + 0x38)

/* 寄存器说明：BIST SNDR ET0模式达标值
   详      述：BIST ET0模式 SNDR达标值[7:0]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_ET0_0_ADDR                      (ABB_BASE_ADDR + 0x39)

/* 寄存器说明：BIST SNDR ET0模式达标值
   详      述：BIST ET0模式 SNDR达标值[15:8]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_ET0_1_ADDR                      (ABB_BASE_ADDR + 0x3A)

/* 寄存器说明：BIST SNDR ET0模式达标值
   详      述：BIST ET0模式 SNDR达标值[23:16]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_ET0_2_ADDR                      (ABB_BASE_ADDR + 0x3B)

/* 寄存器说明：BIST SNDR ET1模式达标值
   详      述：BIST ET1模式 SNDR达标值[7:0]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_ET1_0_ADDR                      (ABB_BASE_ADDR + 0x3C)

/* 寄存器说明：BIST SNDR ET1模式达标值
   详      述：BIST ET1模式 SNDR达标值[15:8]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_ET1_1_ADDR                      (ABB_BASE_ADDR + 0x3D)

/* 寄存器说明：BIST SNDR ET1模式达标值
   详      述：BIST ET1模式 SNDR达标值[23:16]
   UNION结构 ：无 */
#define ABB_BIST_SNDR_ET1_2_ADDR                      (ABB_BASE_ADDR + 0x3E)

/* 寄存器说明：BIST_TCXO_SEL
 bit[7:2]    保留
 bit[1:0]    bist_tcxo_sel:
             0:19.2M
             1:20.48M
             2:30.72M
             3:38.74M
   UNION结构:  ABB_BIST_TCXO_SEL_UNION */
#define ABB_BIST_TCXO_SEL_ADDR                        (ABB_BASE_ADDR + 0x3F)

/* 寄存器说明：ABB版本寄存器
   详      述：Dallas ABB（ComStarTV230）的版本寄存器值为0x1C。
   UNION结构 ：无 */
#define ABB_CH0_VERSION_ADDR                          (ABB_BASE_ADDR + 0x40)

/* 寄存器说明：ABB版本寄存器
   详      述：Dallas ABB（ComStarTV230）的版本寄存器值为0x1C。
   UNION结构 ：无 */
#define ABB_CH1_VERSION_ADDR                          (ABB_BASE_ADDR + 0xA0)

/* 寄存器说明：TX ET数字配置寄存器1。
 bit[7]      保留
 bit[6]      ET通道降采样bypass信号
             0：不bypass，2倍降采样（默认）；
             1：bypass，不进行降采样。
 bit[5:3]    保留
 bit[2]      ET通道软复位寄存器。
             0：不复位；
             1：复位。
 bit[1]      ET通道半带滤波器的bypass信号
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate
 bit[0]      ET通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_TX_ET_DIG_1_UNION */
#define ABB_TX_ET_DIG_1_ADDR                          (ABB_BASE_ADDR + 0x100)

/* 寄存器说明：TX ET数字配置寄存器2。
 bit[7]      ET TX通道dem bypass：
             0：DEM打开(默认)
             1：DEM bypass
 bit[6]      保留
 bit[5]      ET TX通道DEM模式控制：
             0：使用CLA模式(默认)
             1：使用DWA模式 
 bit[4]      保留
 bit[3]      ET LSB最低bit输出值配置
 bit[2:1]    TX通道DEM const系数：
             0：0
             1：2
             2：4(默认)
             3：6
 bit[0]      ET通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!et_gating_en)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_TX_ET_DIG_2_UNION */
#define ABB_TX_ET_DIG_2_ADDR                          (ABB_BASE_ADDR + 0x101)

/* 寄存器说明：TX ET数字配置寄存器3。
   详      述：保留
   UNION结构 ：无 */
#define ABB_TX_ET_DIG_3_ADDR                          (ABB_BASE_ADDR + 0x102)

/* 寄存器说明：TX ET数字配置寄存器4。
 bit[7]      
 bit[6]      ET通道算法环回模式使能。该模式使能，将ET TX数据通过CH1 RX通道环回。
             0：不使能；
             1：使能。
 bit[5]      ET通道接口环回模式使能。该模式使能，将ET TX数据通过CH1 RX通道环回。
             0：不使能；
             1：使能。
 bit[4]      ET分频器使能bypass控制
             0：不bypass
             1：bypass
 bit[3]      ET模式强制配置使能。
             0：不使能；
             1：使能。
 bit[2]      ET模式强制配置值。
 bit[1]      ET线控强制配置使能。
             0：不使能；
             1：使能。
 bit[0]      ET线控强制配置值。
   UNION结构:  ABB_TX_ET_DIG_4_UNION */
#define ABB_TX_ET_DIG_4_ADDR                          (ABB_BASE_ADDR + 0x103)

/* 寄存器说明：ET通道offset配置寄存器。
   详      述：ET通道offset配置寄存器。
   UNION结构 ：无 */
#define ABB_ET_DC_OFFSET_ADDR                         (ABB_BASE_ADDR + 0x104)

/* 寄存器说明：ET通道状态上报寄存器
 bit[7:3]    保留
 bit[2]      ET HB滤波器溢出指示。
 bit[1]      ET CIC6滤波器溢出指示。
 bit[0]      ET补偿滤波器溢出指示。
   UNION结构:  ABB_ET_STATE_RPT_UNION */
#define ABB_ET_STATE_RPT_ADDR                         (ABB_BASE_ADDR + 0x105)

/* 寄存器说明：SINE发送寄存器。
 bit[7:4]    正弦波发送频率控制，单位(freq of tx_hb_clk)/32，可配范围为1~f
 bit[3:2]    正弦波发送幅度控制
             00：满量程
             01：3/4量程
             10：1/2量程
             11：1/4量程
 bit[1]      保留
 bit[0]      et通道正弦波发送使能。该位使能，则ET通道发送正弦波信号，且通过sine_sw_req选择CH0或者CH1发送正弦波信号。
             0：不发送
             1：发送
   UNION结构:  ABB_ET_SINE_GENERATE_UNION */
#define ABB_ET_SINE_GENERATE_ADDR                     (ABB_BASE_ADDR + 0x106)

/* 寄存器说明：TX IDLE模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G(默认)
             001：3G
             010：4G 
             011：TDS
             100：CDMA
             101：CA
             Others：Reserved
 bit[4:2]    TX通道CIC滤波器输出速率控制（MHz）：
                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------ 
 bit[1]      TX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_TX_IDLE_DIG_1_UNION */
#define ABB_TX_IDLE_DIG_1_ADDR                        (ABB_BASE_ADDR + 0x200)

/* 寄存器说明：TX IDLE模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式(默认) 
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0(默认)
             1：2
             2：4
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_TX_IDLE_DIG_2_UNION */
#define ABB_TX_IDLE_DIG_2_ADDR                        (ABB_BASE_ADDR + 0x201)

/* 寄存器说明：TX IDLE模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    保留
 bit[3:2]    TX通道补偿滤波器补偿固定系数选择：
             00：固定系数1；
             01：固定系数2；
             10：固定系数3；
             11：可配系数。
 bit[1]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[0]      保留
   UNION结构:  ABB_TX_IDLE_DIG_3_UNION */
#define ABB_TX_IDLE_DIG_3_ADDR                        (ABB_BASE_ADDR + 0x202)

/* 寄存器说明：TX 2G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G(默认)
             001：3G
             010：4G 
             011：TDS
             100：CDMA
             101：CA
             Others：Reserved
 bit[4:2]    TX通道CIC滤波器输入速率控制：
                  2G,     3G,     4G,      TDS,      CDMA,    CA
                 (78M) (153.6M) (307.2M) (153.6M) (122.88M)  (614.4M)
             0：4.33MHz,30.72MHz,61.44MHz,30.72MHz,4.9152MHz,122.88M(默认)
             1：2.16MHz,15.36MHz,30.72MHz,
 bit[1]      TX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate(默认)
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_TX_2G_DIG_1_UNION */
#define ABB_TX_2G_DIG_1_ADDR                          (ABB_BASE_ADDR + 0x203)

/* 寄存器说明：TX 2G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式 (默认)
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0
             1：2
             2：4
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_TX_2G_DIG_2_UNION */
#define ABB_TX_2G_DIG_2_ADDR                          (ABB_BASE_ADDR + 0x204)

/* 寄存器说明：TX 2G模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    保留
 bit[3:2]    TX通道补偿滤波器补偿固定系数选择：
             00：固定系数1；
             01：固定系数2；
             10：固定系数3；
             11：可配系数。
 bit[1]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[0]      保留
   UNION结构:  ABB_TX_2G_DIG_3_UNION */
#define ABB_TX_2G_DIG_3_ADDR                          (ABB_BASE_ADDR + 0x205)

/* 寄存器说明：TX C模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G
             001：3G
             010：4G 
             011：TDS
             100：CDMA(默认)
             101：CA
             Others：Reserved
 bit[4:2]    TX通道CIC滤波器输出速率控制（MHz）：
                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,     CDMA
             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------ 
 bit[1]      TX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate(默认)
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_TX_C_DIG_1_UNION */
#define ABB_TX_C_DIG_1_ADDR                           (ABB_BASE_ADDR + 0x206)

/* 寄存器说明：TX C模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式 (默认)
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0
             1：2
             2：4
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_TX_C_DIG_2_UNION */
#define ABB_TX_C_DIG_2_ADDR                           (ABB_BASE_ADDR + 0x207)

/* 寄存器说明：TX C模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    保留
 bit[3:2]    TX通道补偿滤波器补偿固定系数选择：
             00：固定系数1；
             01：固定系数2；
             10：固定系数3；
             11：可配系数。
 bit[1]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[0]      保留
   UNION结构:  ABB_TX_C_DIG_3_UNION */
#define ABB_TX_C_DIG_3_ADDR                           (ABB_BASE_ADDR + 0x208)

/* 寄存器说明：TX TDS模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G
             001：3G
             010：4G 
             011：TDS(默认)
             100：CDMA
             101：CA
             Others：Reserved
 bit[4:2]    TX通道CIC滤波器输出速率控制（MHz）：
                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------ 
 bit[1]      TX通道半带滤波器的bypass信号
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_TX_TDS_DIG_1_UNION */
#define ABB_TX_TDS_DIG_1_ADDR                         (ABB_BASE_ADDR + 0x209)

/* 寄存器说明：TX TDS模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式(默认) 
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0(默认)
             1：2
             2：4
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_TX_TDS_DIG_2_UNION */
#define ABB_TX_TDS_DIG_2_ADDR                         (ABB_BASE_ADDR + 0x20A)

/* 寄存器说明：TX TDS模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    保留
 bit[3:2]    TX通道补偿滤波器补偿固定系数选择：
             00：固定系数1；
             01：固定系数2；
             10：固定系数3；
             11：可配系数。
 bit[1]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[0]      保留
   UNION结构:  ABB_TX_TDS_DIG_3_UNION */
#define ABB_TX_TDS_DIG_3_ADDR                         (ABB_BASE_ADDR + 0x20B)

/* 寄存器说明：TX 3G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G
             001：3G(默认)
             010：4G 
             011：TDS
             100：CDMA
             101：CA
             Others：Reserved
 bit[4:2]    TX通道CIC滤波器输出速率控制（MHz）：
                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------ 
 bit[1]      TX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH0_TX_3G_DIG_1_UNION */
#define ABB_CH0_TX_3G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x210)

/* 寄存器说明：TX 3G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式(默认) 
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0
             1：2
             2：4
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH0_TX_3G_DIG_2_UNION */
#define ABB_CH0_TX_3G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x211)

/* 寄存器说明：TX 3G模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    保留
 bit[3:2]    TX通道补偿滤波器补偿固定系数选择：
             00：固定系数1；
             01：固定系数2；
             10：固定系数3；
             11：可配系数。
 bit[1]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[0]      保留
   UNION结构:  ABB_CH0_TX_3G_DIG_3_UNION */
#define ABB_CH0_TX_3G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x212)

/* 寄存器说明：TX 3G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G
             001：3G(默认)
             010：4G 
             011：TDS
             100：CDMA
             101：CA
             Others：Reserved
 bit[4:2]    TX通道CIC滤波器输出速率控制（MHz）：
                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------ 
 bit[1]      TX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH1_TX_3G_DIG_1_UNION */
#define ABB_CH1_TX_3G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x213)

/* 寄存器说明：TX 3G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式(默认) 
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0(默认)
             1：2
             2：4
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH1_TX_3G_DIG_2_UNION */
#define ABB_CH1_TX_3G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x214)

/* 寄存器说明：TX 3G模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    保留
 bit[3:2]    TX通道补偿滤波器补偿固定系数选择：
             00：固定系数1；
             01：固定系数2；
             10：固定系数3；
             11：可配系数。
 bit[1]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[0]      保留
   UNION结构:  ABB_CH1_TX_3G_DIG_3_UNION */
#define ABB_CH1_TX_3G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x215)

/* 寄存器说明：TX 4G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G
             001：3G
             010：4G(默认)
             011：TDS
             100：CDMA
             101：CA
             Others：Reserved
 bit[4:2]    TX通道CIC滤波器输出速率控制（MHz）：
                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,     CDMA
             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------ 
 bit[1]      TX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH0_TX_4G_DIG_1_UNION */
#define ABB_CH0_TX_4G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x228)

/* 寄存器说明：TX 4G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式(默认) 
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0(默认)
             1：2
             2：4
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH0_TX_4G_DIG_2_UNION */
#define ABB_CH0_TX_4G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x229)

/* 寄存器说明：TX 4G模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    保留
 bit[3:2]    TX通道补偿滤波器补偿固定系数选择：
             00：固定系数1；
             01：固定系数2；
             10：固定系数3；
             11：可配系数。
 bit[1]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[0]      保留
   UNION结构:  ABB_CH0_TX_4G_DIG_3_UNION */
#define ABB_CH0_TX_4G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x22A)

/* 寄存器说明：TX 4G模式配置寄存器1，由线控决定是否起作用。
 bit[7:5]    TX通道模式控制：
             000：2G
             001：3G
             010：4G(默认) 
             011：TDS
             100：CDMA
             101：CA
             Others：Reserved
 bit[4:2]    TX通道CIC滤波器输出速率控制（MHz）：
                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,     CDMA
             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------ 
 bit[1]      TX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate
 bit[0]      TX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
   UNION结构:  ABB_CH1_TX_4G_DIG_1_UNION */
#define ABB_CH1_TX_4G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x22B)

/* 寄存器说明：TX 4G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      TX通道DEM MSB bypass：
             0：DEM MSB打开(默认)
             1：DEM MSB bypass
 bit[6]      TX通道DEM LSB bypass：
             0：DEM LSB 打开(默认)
             1：DEM LSB bypass
 bit[5]      TX通道DEM模式控制：
             0：使用CLA模式
             1：使用DWA模式(默认) 
 bit[4]      TX通道DEM UDDWA_DITH模块使能控制：
             0：不使能
             1：使能
 bit[3:2]    TX通道DEM const系数：
             0：0(默认)
             1：2
             2：4
             3：6
 bit[1]      TX通道I路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭
 bit[0]      TX通道Q路CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH1_TX_4G_DIG_2_UNION */
#define ABB_CH1_TX_4G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x22C)

/* 寄存器说明：TX 4G模式配置寄存器3，由线控决定是否起作用。
 bit[7:4]    保留
 bit[3:2]    TX通道补偿滤波器补偿固定系数选择：
             00：固定系数1；
             01：固定系数2；
             10：固定系数3；
             11：可配系数。
 bit[1]      TX通道FLUSH使能：
             0：不使能
             1：使能
 bit[0]      保留
   UNION结构:  ABB_CH1_TX_4G_DIG_3_UNION */
#define ABB_CH1_TX_4G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x22D)

/* 寄存器说明：测试模式寄存器。
 bit[7:6]    保留
 bit[5:4]    TX算法环回，环回通道选择：
             0：环回CH0 RX
             1：环回CH1 RX
             2：环回CH2 RX
             default：环回CH0 RX
 bit[3:1]    保留
 bit[0]      数字部分TX通道软复位信号：
             0：不复位(默认)
             1：复位
   UNION结构:  ABB_CH0_TX_TESTMODE_UNION */
#define ABB_CH0_TX_TESTMODE_ADDR                      (ABB_BASE_ADDR + 0x240)

/* 寄存器说明：SINE发送寄存器。
 bit[7:4]    正弦波发送频率控制，单位(freq of tx_hb_clk)/32，可配范围为1~f
 bit[3:2]    正弦波发送幅度控制
             00：满量程
             01：3/4量程
             10：1/2量程
             11：1/4量程
 bit[1]      保留
 bit[0]      ch0正弦波发送使能
             0：不发送
             1：发送
   UNION结构:  ABB_CH0_SINE_GENERATE_UNION */
#define ABB_CH0_SINE_GENERATE_ADDR                    (ABB_BASE_ADDR + 0x241)

/* 寄存器说明：TX通道offset寄存器。
   详      述：TX通道I路dc offset设置
   UNION结构 ：无 */
#define ABB_CH0_TX_I_OFFSET_ADDR                      (ABB_BASE_ADDR + 0x242)

/* 寄存器说明：TX通道offset寄存器。
   详      述：TX通道Q路dc offset设置
   UNION结构 ：无 */
#define ABB_CH0_TX_Q_OFFSET_ADDR                      (ABB_BASE_ADDR + 0x243)

/* 寄存器说明：TX通道补偿系数寄存器。
 bit[7:6]    保留
 bit[5:0]    TX补偿滤波器系数C0,6bit有符号数
   UNION结构:  ABB_CH0_TX_COEF1_UNION */
#define ABB_CH0_TX_COEF1_ADDR                         (ABB_BASE_ADDR + 0x244)

/* 寄存器说明：TX通道补偿系数寄存器。
   详      述：TX补偿滤波器系数C1,8bit有符号数
   UNION结构 ：无 */
#define ABB_CH0_TX_COEF2_ADDR                         (ABB_BASE_ADDR + 0x245)

/* 寄存器说明：TX通道补偿系数寄存器。
   详      述：TX补偿滤波器系数C2低8位,10bit有符号数
   UNION结构 ：无 */
#define ABB_CH0_TX_COEF3_ADDR                         (ABB_BASE_ADDR + 0x246)

/* 寄存器说明：TX通道补偿系数寄存器。
 bit[7:2]    保留
 bit[1:0]    TX补偿滤波器系数C2高2位,10bit有符号数
   UNION结构:  ABB_CH0_TX_COEF4_UNION */
#define ABB_CH0_TX_COEF4_ADDR                         (ABB_BASE_ADDR + 0x247)

/* 寄存器说明：TX通道补偿系数寄存器。
   详      述：TX补偿滤波器系数C3低8位,10bit无符号数
   UNION结构 ：无 */
#define ABB_CH0_TX_COEF5_ADDR                         (ABB_BASE_ADDR + 0x248)

/* 寄存器说明：TX通道补偿系数寄存器。
 bit[7:2]    保留
 bit[1:0]    TX补偿滤波器系数C3高2位,10bit无符号数
   UNION结构:  ABB_CH0_TX_COEF6_UNION */
#define ABB_CH0_TX_COEF6_ADDR                         (ABB_BASE_ADDR + 0x249)

/* 寄存器说明：TX数字工作模式上报寄存器。
   详      述：TX通道模式控制：
            000：2G(默认)
            001：3G
            010：4G 
            011：TDS
            100：CDMA
            Others：Reserved
   UNION结构 ：无 */
#define ABB_CH0_TX_MODE_RPT_ADDR                      (ABB_BASE_ADDR + 0x24A)

/* 寄存器说明：TX数字工作状态上报寄存器。
   详      述：TX通道FIFO读空状态
   UNION结构 ：无 */
#define ABB_CH0_TX_STATE_RPT_ADDR                     (ABB_BASE_ADDR + 0x24B)

/* 寄存器说明：数字调试寄存器。
 bit[7]      保留
 bit[6]      TX SD模块主调制器旁路使能：
             0：主调制器不旁路；
             1：主调制器旁路（默认）；
 bit[5]      保留
 bit[4]      TX通道SDM Dither控制：
             0：不使能
             1：使能
 bit[3:2]    TX DEM量化器输入限幅档位。
             00：0.8125
             01：0.796875(默认)
             10：0.765625
             11：0.75
 bit[1]      TX通道DEM校准工作模式
             0：正常工作
             1：校准态，DEM输出为dem_code_man
 bit[0]      TX通道SDM模块异常时复位控制
             0：只复位SDM模块
             1：复位整个TX通道
   UNION结构:  ABB_CH0_TX_REG_DEBUG_DIG0_UNION */
#define ABB_CH0_TX_REG_DEBUG_DIG0_ADDR                (ABB_BASE_ADDR + 0x24C)

/* 寄存器说明：数字调试寄存器。
   详      述：TX通道DEM输出手工配置，只在DEM校准态下起作用,高位
   UNION结构 ：无 */
#define ABB_CH0_TX_REG_DEBUG_DIG1_ADDR                (ABB_BASE_ADDR + 0x24D)

/* 寄存器说明：数字调试寄存器。
   详      述：TX通道DEM输出手工配置，只在DEM校准态下起作用,低位
   UNION结构 ：无 */
#define ABB_CH0_TX_REG_DEBUG_DIG2_ADDR                (ABB_BASE_ADDR + 0x24E)

/* 寄存器说明：数字调试寄存器。
   详      述：TX通道SDM模块异常复位计数
   UNION结构 ：无 */
#define ABB_CH0_TX_REG_DEBUG_DIG3_ADDR                (ABB_BASE_ADDR + 0x24F)

/* 寄存器说明：数字调试寄存器。
 bit[7]      bit[7]：模式切换复位长度配置使能
             0：不使能
             1：使能
 bit[6:4]    模式切换复位长度配置值，单位为8 cycles
 bit[3:1]    保留
 bit[0]      TX分频器使能bypass控制
             0：不bypass
             1：bypass
   UNION结构:  ABB_CH0_TX_REG_DEBUG_DIG4_UNION */
#define ABB_CH0_TX_REG_DEBUG_DIG4_ADDR                (ABB_BASE_ADDR + 0x250)

/* 寄存器说明：线控强制配置使能。
 bit[7:5]    保留
 bit[4]      TX通道强配线控
 bit[3:1]    保留
 bit[0]      TX通道线控选择强配使能
             0：选择线控使能
             1：选择强配使能
   UNION结构:  ABB_CH0_TX_LINE_SEL_UNION */
#define ABB_CH0_TX_LINE_SEL_ADDR                      (ABB_BASE_ADDR + 0x251)

/* 寄存器说明：模式线控强制配置。
 bit[7:4]    保留
 bit[3]      线控信号CH0_TX_LINE_CTRL_MODE强制配置使能
 bit[2:0]    线控信号CH0_TX_LINE_CTRL_MODE强制配置值
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模式
   UNION结构:  ABB_CH0_TX_LINE_CFG_UNION */
#define ABB_CH0_TX_LINE_CFG_ADDR                      (ABB_BASE_ADDR + 0x252)

/* 寄存器说明：线控状态上报寄存器。
 bit[7:3]    保留
 bit[2]      CH0_TX_EN线控状态上报
 bit[1:0]    保留
   UNION结构:  ABB_CH0_TX_LINE_RPT0_UNION */
#define ABB_CH0_TX_LINE_RPT0_ADDR                     (ABB_BASE_ADDR + 0x253)

/* 寄存器说明：线控状态上报寄存器。
 bit[7:3]    保留
 bit[2:0]    CH0 TX_LINE_CTRL_MODE状态上报
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：IDLE
   UNION结构:  ABB_CH0_TX_LINE_RPT1_UNION */
#define ABB_CH0_TX_LINE_RPT1_ADDR                     (ABB_BASE_ADDR + 0x254)

/* 寄存器说明：测试模式寄存器。
 bit[7:6]    保留
 bit[5:4]    TX算法环回，环回通道选择：
             0：环回CH0 RX
             1：环回CH1 RX
             2：环回CH2 RX
             default：环回CH0 RX
 bit[3:1]    保留
 bit[0]      数字部分TX通道软复位信号：
             0：不复位(默认)
             1：复位
   UNION结构:  ABB_CH1_TX_TESTMODE_UNION */
#define ABB_CH1_TX_TESTMODE_ADDR                      (ABB_BASE_ADDR + 0x260)

/* 寄存器说明：SINE发送寄存器。
 bit[7:4]    正弦波发送频率控制，单位(freq of tx_hb_clk)/32，可配范围为1~f
 bit[3:2]    正弦波发送幅度控制
             00：满量程
             01：3/4量程
             10：1/2量程
             11：1/4量程
 bit[1]      保留
 bit[0]      ch0正弦波发送使能
             0：不发送
             1：发送
   UNION结构:  ABB_CH1_SINE_GENERATE_UNION */
#define ABB_CH1_SINE_GENERATE_ADDR                    (ABB_BASE_ADDR + 0x261)

/* 寄存器说明：TX通道offset寄存器。
   详      述：TX通道I路dc offset设置
   UNION结构 ：无 */
#define ABB_CH1_TX_I_OFFSET_ADDR                      (ABB_BASE_ADDR + 0x262)

/* 寄存器说明：TX通道offset寄存器。
   详      述：TX通道Q路dc offset设置
   UNION结构 ：无 */
#define ABB_CH1_TX_Q_OFFSET_ADDR                      (ABB_BASE_ADDR + 0x263)

/* 寄存器说明：TX通道补偿系数寄存器。
 bit[7:6]    保留
 bit[5:0]    TX补偿滤波器系数C0,6bit有符号数
   UNION结构:  ABB_CH1_TX_COEF1_UNION */
#define ABB_CH1_TX_COEF1_ADDR                         (ABB_BASE_ADDR + 0x264)

/* 寄存器说明：TX通道补偿系数寄存器。
   详      述：TX补偿滤波器系数C1,8bit有符号数
   UNION结构 ：无 */
#define ABB_CH1_TX_COEF2_ADDR                         (ABB_BASE_ADDR + 0x265)

/* 寄存器说明：TX通道补偿系数寄存器。
   详      述：TX补偿滤波器系数C2低8位,10bit有符号数
   UNION结构 ：无 */
#define ABB_CH1_TX_COEF3_ADDR                         (ABB_BASE_ADDR + 0x266)

/* 寄存器说明：TX通道补偿系数寄存器。
 bit[7:2]    保留
 bit[1:0]    TX补偿滤波器系数C2高2位,10bit有符号数
   UNION结构:  ABB_CH1_TX_COEF4_UNION */
#define ABB_CH1_TX_COEF4_ADDR                         (ABB_BASE_ADDR + 0x267)

/* 寄存器说明：TX通道补偿系数寄存器。
   详      述：TX补偿滤波器系数C3低8位,10bit无符号数
   UNION结构 ：无 */
#define ABB_CH1_TX_COEF5_ADDR                         (ABB_BASE_ADDR + 0x268)

/* 寄存器说明：TX通道补偿系数寄存器。
 bit[7:2]    保留
 bit[1:0]    TX补偿滤波器系数C3高2位,10bit无符号数
   UNION结构:  ABB_CH1_TX_COEF6_UNION */
#define ABB_CH1_TX_COEF6_ADDR                         (ABB_BASE_ADDR + 0x269)

/* 寄存器说明：TX数字工作模式上报寄存器。
   详      述：TX通道模式控制上报：
            000：2G(默认)
            001：3G
            010：4G &amp; ET &amp; APT
            011：TDS
            Others：CA
   UNION结构 ：无 */
#define ABB_CH1_TX_MODE_RPT_ADDR                      (ABB_BASE_ADDR + 0x26A)

/* 寄存器说明：TX数字工作状态上报寄存器。
   详      述：TX通道FIFO读空状态
   UNION结构 ：无 */
#define ABB_CH1_TX_STATE_RPT_ADDR                     (ABB_BASE_ADDR + 0x26B)

/* 寄存器说明：数字调试寄存器。
 bit[7]      保留
 bit[6]      TX SD模块主调制器旁路使能：
             0：主调制器不旁路；
             1：主调制器旁路（默认）；
 bit[5]      保留
 bit[4]      TX通道SDM Dither控制：
             0：不使能
             1：使能
 bit[3:2]    TX DEM量化器输入限幅档位。
             00：0.8125
             01：0.796875(默认)
             10：0.765625
             11：0.75
 bit[1]      TX通道DEM校准工作模式
             0：正常工作
             1：校准态，DEM输出为dem_code_man
 bit[0]      TX通道SDM模块异常时复位控制
             0：只复位SDM模块
             1：复位整个TX通道
   UNION结构:  ABB_CH1_TX_REG_DEBUG_DIG0_UNION */
#define ABB_CH1_TX_REG_DEBUG_DIG0_ADDR                (ABB_BASE_ADDR + 0x26C)

/* 寄存器说明：数字调试寄存器。
   详      述：TX通道DEM输出手工配置，只在DEM校准态下起作用,高位
   UNION结构 ：无 */
#define ABB_CH1_TX_REG_DEBUG_DIG1_ADDR                (ABB_BASE_ADDR + 0x26D)

/* 寄存器说明：数字调试寄存器。
   详      述：TX通道DEM输出手工配置，只在DEM校准态下起作用,低位
   UNION结构 ：无 */
#define ABB_CH1_TX_REG_DEBUG_DIG2_ADDR                (ABB_BASE_ADDR + 0x26E)

/* 寄存器说明：数字调试寄存器。
   详      述：TX通道SDM模块异常复位计数
   UNION结构 ：无 */
#define ABB_CH1_TX_REG_DEBUG_DIG3_ADDR                (ABB_BASE_ADDR + 0x26F)

/* 寄存器说明：数字调试寄存器。
 bit[7]      bit[7]：模式切换复位长度配置使能
             0：不使能
             1：使能
 bit[6:4]    模式切换复位长度配置值，单位为8 cycles
 bit[3:1]    保留
 bit[0]      TX分频器使能bypass控制
             0：不bypass
             1：bypass
   UNION结构:  ABB_CH1_TX_REG_DEBUG_DIG4_UNION */
#define ABB_CH1_TX_REG_DEBUG_DIG4_ADDR                (ABB_BASE_ADDR + 0x270)

/* 寄存器说明：线控强制配置使能。
 bit[7:5]    保留
 bit[4]      TX通道强配线控
 bit[3:1]    保留
 bit[0]      TX通道线控选择强配使能
             0：选择线控使能
             1：选择强配使能
   UNION结构:  ABB_CH1_TX_LINE_SEL_UNION */
#define ABB_CH1_TX_LINE_SEL_ADDR                      (ABB_BASE_ADDR + 0x271)

/* 寄存器说明：模式线控强制配置。
 bit[7:4]    保留
 bit[3]      线控信号CH1_LINE_CTRL_MODE强制配置使能
 bit[2:0]    线控信号CH1_TX_LINE_CTRL_MODE强制配置值
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模式
   UNION结构:  ABB_CH1_TX_LINE_CFG_UNION */
#define ABB_CH1_TX_LINE_CFG_ADDR                      (ABB_BASE_ADDR + 0x272)

/* 寄存器说明：线控状态上报寄存器。
 bit[7:3]    保留
 bit[2]      CH1_TX_EN线控状态上报
 bit[1:0]    保留
   UNION结构:  ABB_CH1_TX_LINE_RPT0_UNION */
#define ABB_CH1_TX_LINE_RPT0_ADDR                     (ABB_BASE_ADDR + 0x273)

/* 寄存器说明：线控状态上报寄存器。
 bit[7:3]    保留
 bit[2:0]    CH1 TX_LINE_CTRL_MODE状态上报
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：IDLE
   UNION结构:  ABB_CH1_TX_LINE_RPT1_UNION */
#define ABB_CH1_TX_LINE_RPT1_ADDR                     (ABB_BASE_ADDR + 0x274)

/* 寄存器说明：RX IDLE模式配置寄存器1，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道模式控制：
             000：2G_A
             001：3G_SC/TDS_B/4G_C
             010：4G
             011：3G_DC/4G_B
             100：TDS
             101：CDMA
             110：CA
             111：2G_B(默认)
 bit[3:1]    保留
 bit[0]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
   UNION结构:  ABB_RX_IDLE_DIG_1_UNION */
#define ABB_RX_IDLE_DIG_1_ADDR                        (ABB_BASE_ADDR + 0x400)

/* 寄存器说明：RX IDLE模式配置寄存器2，由线控决定是否起作用。
 bit[7]      保留
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_RX_IDLE_DIG_2_UNION */
#define ABB_RX_IDLE_DIG_2_ADDR                        (ABB_BASE_ADDR + 0x401)

/* 寄存器说明：RX IDLE模式配置寄存器3，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
 bit[3:2]    保留
 bit[1:0]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
   UNION结构:  ABB_RX_IDLE_DIG_3_UNION */
#define ABB_RX_IDLE_DIG_3_ADDR                        (ABB_BASE_ADDR + 0x402)

/* 寄存器说明：RX 2G模式配置寄存器1，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道模式控制：
             000：2G_A
             001：3G_SC/TDS_B/4G_C
             010：4G
             011：3G_DC/4G_B
             100：TDS
             101：CDMA
             110：CA
             111：2G_B(默认)
 bit[3:1]    保留
 bit[0]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
   UNION结构:  ABB_RX_2G_DIG_1_UNION */
#define ABB_RX_2G_DIG_1_ADDR                          (ABB_BASE_ADDR + 0x403)

/* 寄存器说明：RX 2G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      保留
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass
             1：bypass(默认)
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_RX_2G_DIG_2_UNION */
#define ABB_RX_2G_DIG_2_ADDR                          (ABB_BASE_ADDR + 0x404)

/* 寄存器说明：RX 2G模式配置寄存器3，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
 bit[3:2]    保留
 bit[1:0]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
   UNION结构:  ABB_RX_2G_DIG_3_UNION */
#define ABB_RX_2G_DIG_3_ADDR                          (ABB_BASE_ADDR + 0x405)

/* 寄存器说明：RX C模式配置寄存器1，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道模式控制：
             000：2G_A(默认)
             001：3G_SC/TDS_B/4G_C
             010：4G
             011：3G_DC/4G_B
             100：TDS
             101：CDMA
             110：CA
             111：2G_B
 bit[3:1]    保留
 bit[0]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
   UNION结构:  ABB_RX_C_DIG_1_UNION */
#define ABB_RX_C_DIG_1_ADDR                           (ABB_BASE_ADDR + 0x406)

/* 寄存器说明：RX C模式配置寄存器2，由线控决定是否起作用。
 bit[7]      保留
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass
             1：bypass(默认)
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_RX_C_DIG_2_UNION */
#define ABB_RX_C_DIG_2_ADDR                           (ABB_BASE_ADDR + 0x407)

/* 寄存器说明：RX C模式配置寄存器3，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
 bit[3:2]    保留
 bit[1:0]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
   UNION结构:  ABB_RX_C_DIG_3_UNION */
#define ABB_RX_C_DIG_3_ADDR                           (ABB_BASE_ADDR + 0x408)

/* 寄存器说明：RX TDS模式配置寄存器1，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道模式控制：
             000：2G_A(默认)
             001：3G_SC/TDS_B/4G_C
             010：4G
             011：3G_DC/4G_B
             100：TDS
             101：CDMA
             110：CA
             111：2G_B
 bit[3:1]    保留
 bit[0]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
   UNION结构:  ABB_RX_TDS_DIG_1_UNION */
#define ABB_RX_TDS_DIG_1_ADDR                         (ABB_BASE_ADDR + 0x409)

/* 寄存器说明：RX TDS模式配置寄存器2，由线控决定是否起作用。
 bit[7]      保留
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass
             1：bypass(默认)
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_RX_TDS_DIG_2_UNION */
#define ABB_RX_TDS_DIG_2_ADDR                         (ABB_BASE_ADDR + 0x40A)

/* 寄存器说明：RX TDS模式配置寄存器3，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
 bit[3:2]    保留
 bit[1:0]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
   UNION结构:  ABB_RX_TDS_DIG_3_UNION */
#define ABB_RX_TDS_DIG_3_ADDR                         (ABB_BASE_ADDR + 0x40B)

/* 寄存器说明：RX 3G模式配置寄存器1，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道模式控制：
             000：2G_A(默认)
             001：3G_SC/TDS_B/4G_C
             010：4G
             011：3G_DC/4G_B
             100：TDS
             101：CDMA
             110：CA
             111：2G_B
 bit[3:1]    保留
 bit[0]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
   UNION结构:  ABB_CH0_RX_3G_DIG_1_UNION */
#define ABB_CH0_RX_3G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x410)

/* 寄存器说明：RX 3G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      保留
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH0_RX_3G_DIG_2_UNION */
#define ABB_CH0_RX_3G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x411)

/* 寄存器说明：RX 3G模式配置寄存器3，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
 bit[3:2]    保留
 bit[1:0]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
   UNION结构:  ABB_CH0_RX_3G_DIG_3_UNION */
#define ABB_CH0_RX_3G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x412)

/* 寄存器说明：RX 3G模式配置寄存器1，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道模式控制：
             000：2G_A(默认)
             001：3G_SC/TDS_B/4G_C
             010：4G
             011：3G_DC/4G_B
             100：TDS
             101：CDMA
             110：CA
             111：2G_B
 bit[3:1]    保留
 bit[0]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
   UNION结构:  ABB_CH1_RX_3G_DIG_1_UNION */
#define ABB_CH1_RX_3G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x413)

/* 寄存器说明：RX 3G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      保留
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH1_RX_3G_DIG_2_UNION */
#define ABB_CH1_RX_3G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x414)

/* 寄存器说明：RX 3G模式配置寄存器3，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
 bit[3:2]    保留
 bit[1:0]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
   UNION结构:  ABB_CH1_RX_3G_DIG_3_UNION */
#define ABB_CH1_RX_3G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x415)

/* 寄存器说明：RX 3G模式配置寄存器1，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道模式控制：
             000：2G_A(默认)
             001：3G_SC/TDS_B/4G_C
             010：4G
             011：3G_DC/4G_B
             100：TDS
             101：CDMA
             110：CA
             111：2G_B
 bit[3:1]    保留
 bit[0]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
   UNION结构:  ABB_CH2_RX_3G_DIG_1_UNION */
#define ABB_CH2_RX_3G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x416)

/* 寄存器说明：RX 3G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      保留
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH2_RX_3G_DIG_2_UNION */
#define ABB_CH2_RX_3G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x417)

/* 寄存器说明：RX 3G模式配置寄存器3，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
 bit[3:2]    保留
 bit[1:0]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
   UNION结构:  ABB_CH2_RX_3G_DIG_3_UNION */
#define ABB_CH2_RX_3G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x418)

/* 寄存器说明：RX 4G模式配置寄存器1，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道模式控制：
             000：2G_A(默认)
             001：3G_SC/TDS_B/4G_C
             010：4G
             011：3G_DC/4G_B
             100：TDS
             101：CDMA
             110：CA
             111：2G_B
 bit[3:1]    保留
 bit[0]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
   UNION结构:  ABB_CH0_RX_4G_DIG_1_UNION */
#define ABB_CH0_RX_4G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x440)

/* 寄存器说明：RX 4G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      保留
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH0_RX_4G_DIG_2_UNION */
#define ABB_CH0_RX_4G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x441)

/* 寄存器说明：RX 4G模式配置寄存器3，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
 bit[3:2]    保留
 bit[1:0]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
   UNION结构:  ABB_CH0_RX_4G_DIG_3_UNION */
#define ABB_CH0_RX_4G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x442)

/* 寄存器说明：RX 4G模式配置寄存器1，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道模式控制：
             000：2G_A(默认)
             001：3G_SC/TDS_B/4G_C
             010：4G
             011：3G_DC/4G_B
             100：TDS
             101：CDMA
             110：CA
             111：2G_B
 bit[3:1]    保留
 bit[0]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
   UNION结构:  ABB_CH1_RX_4G_DIG_1_UNION */
#define ABB_CH1_RX_4G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x443)

/* 寄存器说明：RX 4G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      保留
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH1_RX_4G_DIG_2_UNION */
#define ABB_CH1_RX_4G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x444)

/* 寄存器说明：RX 4G模式配置寄存器3，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
 bit[3:2]    保留
 bit[1:0]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
   UNION结构:  ABB_CH1_RX_4G_DIG_3_UNION */
#define ABB_CH1_RX_4G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x445)

/* 寄存器说明：RX 4G模式配置寄存器1，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道模式控制：
             000：2G_A(默认)
             001：3G_SC/TDS_B/4G_C
             010：4G
             011：3G_DC/4G_B
             100：TDS
             101：CDMA
             110：CA
             111：2G_B
 bit[3:1]    保留
 bit[0]      RX通道半带滤波器bypass控制：
             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate
   UNION结构:  ABB_CH2_RX_4G_DIG_1_UNION */
#define ABB_CH2_RX_4G_DIG_1_ADDR                      (ABB_BASE_ADDR + 0x446)

/* 寄存器说明：RX 4G模式配置寄存器2，由线控决定是否起作用。
 bit[7]      保留
 bit[6]      RX通道FLUSH使能：
             0：不使能
             1：使能
 bit[5]      RX通道随路时钟RX_CLK反向使能：
             0：正常
             1：反向
 bit[4]      RX通道补偿滤波器bypass控制：
             0：不bypass(默认)
             1：bypass
 bit[3:2]    RX通道增益配置选择：
             00：gain为0.5(默认)
             01：gain为0.75
             10：gain为0.85
             11：Reserved
 bit[1]      RXB通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭
 bit[0]      RXA通道CLOCK GATING控制：
             0：不CLOCK GATING
             1：CLOCK GATING(默认)
             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭
   UNION结构:  ABB_CH2_RX_4G_DIG_2_UNION */
#define ABB_CH2_RX_4G_DIG_2_ADDR                      (ABB_BASE_ADDR + 0x447)

/* 寄存器说明：RX 4G模式配置寄存器3，由线控决定是否起作用。
 bit[7]      保留
 bit[6:4]    RX通道补偿滤波器补偿系数固定控制：
             000：系数不固定，由寄存器配置；
             001：固定系数1；
             010：固定系数2；
             011：固定系数3；
             100：固定系数4；
             101：固定系数5；
             110：固定系数6；
             111：固定系数7。
 bit[3:2]    保留
 bit[1:0]    W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
             2'b00：2560chip。(W模默认)
             2'b01：512chip。
             2'b10：1024chip。(X模默认)
             2'b11：2048chip。
   UNION结构:  ABB_CH2_RX_4G_DIG_3_UNION */
#define ABB_CH2_RX_4G_DIG_3_ADDR                      (ABB_BASE_ADDR + 0x448)

/* 寄存器说明：RX时钟门控延迟功能配置。
 bit[7:3]    保留
 bit[2:1]    RX时钟门控延迟的19.2MHz时钟个数。
                 L/CA/X模   W/TDS模  G模
             00：  1          2      32；  (默认)
             01：  2          4      64；
             10：  4          8      128。
             11：  reserved 
 bit[0]      RX时钟门控延迟功能使能。该功能打开后，RX的随路工作钟比RX数据和VLD信号延迟关闭。
   UNION结构:  ABB_RX_EN_DELAY_UNION */
#define ABB_RX_EN_DELAY_ADDR                          (ABB_BASE_ADDR + 0x470)

/* 寄存器说明：模式寄存器
 bit[7:1]    保留
 bit[0]      
   UNION结构:  ABB_COMB_MODE_UNION */
#define ABB_COMB_MODE_ADDR                            (ABB_BASE_ADDR + 0x471)

/* 寄存器说明：测试模式寄存器。
 bit[7:6]    保留
 bit[5:4]    
 bit[3:2]    00:选择CH0 RX环回到CH0 TX
             01:选择CH0 RX环回到CH1 TX
             10/11：保留
 bit[1]      
 bit[0]      数字部分RX通道软复位信号：
             0：不复位(默认)
             1：复位
   UNION结构:  ABB_CH0_RX_TESTMODE_UNION */
#define ABB_CH0_RX_TESTMODE_ADDR                      (ABB_BASE_ADDR + 0x480)

/* 寄存器说明：PLL选择寄存器
 bit[7:4]    保留
 bit[3]      C1模PLL选择
             0：选择SCPLL1
             1：选择SCPLL0
 bit[2]      WTL模PLL选择
             0：选择SCPLL0
             1：选择SCPLL1
 bit[1:0]    G模PLL选择：
             0：选择GPLL
             1：选择SCPLL0
             2：选择SCPLL1
   UNION结构:  ABB_CH0_PLL_SEL_UNION */
#define ABB_CH0_PLL_SEL_ADDR                          (ABB_BASE_ADDR + 0x481)

/* 寄存器说明：RX数字工作模式上报寄存器。
   详      述：RX通道模式控制上报：
            000：2G(默认)
            001：3G_SC
            010：4G &amp; ET &amp; APT
            011：3G_DC
            100：TDS
            Others：CA
   UNION结构 ：无 */
#define ABB_CH0_RX_MODE_RPT_ADDR                      (ABB_BASE_ADDR + 0x482)

/* 寄存器说明：RX数字工作状态上报寄存器。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_RX_STATE_RPT_ADDR                     (ABB_BASE_ADDR + 0x483)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXA_I_COEF0_ADDR                      (ABB_BASE_ADDR + 0x484)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXA_I_COEF1_ADDR                      (ABB_BASE_ADDR + 0x485)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留
 bit[0]      RXA通道I路补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH0_RXA_I_COEF2_UNION */
#define ABB_CH0_RXA_I_COEF2_ADDR                      (ABB_BASE_ADDR + 0x486)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH0_RXA_I_COEF3_ADDR                      (ABB_BASE_ADDR + 0x487)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXA_I_COEF4_ADDR                      (ABB_BASE_ADDR + 0x488)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXA_I_COEF5_ADDR                      (ABB_BASE_ADDR + 0x489)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXA_Q_COEF0_ADDR                      (ABB_BASE_ADDR + 0x48A)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXA_Q_COEF1_ADDR                      (ABB_BASE_ADDR + 0x48B)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留
 bit[0]      RXA通道I路补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH0_RXA_Q_COEF2_UNION */
#define ABB_CH0_RXA_Q_COEF2_ADDR                      (ABB_BASE_ADDR + 0x48C)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH0_RXA_Q_COEF3_ADDR                      (ABB_BASE_ADDR + 0x48D)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXA_Q_COEF4_ADDR                      (ABB_BASE_ADDR + 0x48E)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXA_Q_COEF5_ADDR                      (ABB_BASE_ADDR + 0x48F)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXB_I_COEF0_ADDR                      (ABB_BASE_ADDR + 0x490)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXB_I_COEF1_ADDR                      (ABB_BASE_ADDR + 0x491)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留
 bit[0]      RXB通道I路补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH0_RXB_I_COEF2_UNION */
#define ABB_CH0_RXB_I_COEF2_ADDR                      (ABB_BASE_ADDR + 0x492)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH0_RXB_I_COEF3_ADDR                      (ABB_BASE_ADDR + 0x493)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXB_I_COEF4_ADDR                      (ABB_BASE_ADDR + 0x494)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXB_I_COEF5_ADDR                      (ABB_BASE_ADDR + 0x495)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXB_Q_COEF0_ADDR                      (ABB_BASE_ADDR + 0x496)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXB_Q_COEF1_ADDR                      (ABB_BASE_ADDR + 0x497)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留
 bit[0]      RXB通道I路补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH0_RXB_Q_COEF2_UNION */
#define ABB_CH0_RXB_Q_COEF2_ADDR                      (ABB_BASE_ADDR + 0x498)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH0_RXB_Q_COEF3_ADDR                      (ABB_BASE_ADDR + 0x499)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXB_Q_COEF4_ADDR                      (ABB_BASE_ADDR + 0x49A)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH0_RXB_Q_COEF5_ADDR                      (ABB_BASE_ADDR + 0x49B)

/* 寄存器说明：RXA通道BLOCKING DCR配置寄存器。
 bit[7:5]    RXA天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。
 bit[4:0]    RXA天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。
   UNION结构:  ABB_CH0_REG_RXA_DCR_CFG_UNION */
#define ABB_CH0_REG_RXA_DCR_CFG_ADDR                  (ABB_BASE_ADDR + 0x49C)

/* 寄存器说明：RXB通道BLOCKING DCR配置寄存器。
 bit[7:5]    RXB天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。
 bit[4:0]    RXB天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。
   UNION结构:  ABB_CH0_REG_RXB_DCR_CFG_UNION */
#define ABB_CH0_REG_RXB_DCR_CFG_ADDR                  (ABB_BASE_ADDR + 0x49D)

/* 寄存器说明：BLOCKING DCR功能控制寄存器。
 bit[7:2]    保留
 bit[1]      RXB天线BLOCKING DCR功能bypass控制。
             0：DCR功能不bypasss；
             1：DCR功能bypass。
 bit[0]      RXA天线BLOCKING DCR功能bypass控制。
             0：DCR功能不bypasss；
             1：DCR功能bypass。
   UNION结构:  ABB_CH0_REG_RX_DCR_CTRL_UNION */
#define ABB_CH0_REG_RX_DCR_CTRL_ADDR                  (ABB_BASE_ADDR + 0x49E)

/* 寄存器说明：RXA通道BLOCKING上报寄存器。
 bit[7:5]    RXA天线BLOCKING上报值，系数N；BLOCKING上报结果为N*2^M
 bit[4:0]    RXA天线BLOCKING上报值,2的幂次M
   UNION结构:  ABB_CH0_RXA_BLOCKING_UNION */
#define ABB_CH0_RXA_BLOCKING_ADDR                     (ABB_BASE_ADDR + 0x49F)

/* 寄存器说明：RXB通道BLOCKING上报寄存器。
 bit[7:5]    RXB天线BLOCKING上报值，系数N；BLOCKING上报结果为N*2^M
 bit[4:0]    RXB天线BLOCKING上报值,2的幂次M
   UNION结构:  ABB_CH0_RXB_BLOCKING_UNION */
#define ABB_CH0_RXB_BLOCKING_ADDR                     (ABB_BASE_ADDR + 0x4A0)

/* 寄存器说明：RXA通道I路BLOCKING DC上报寄存器1。
   详      述：RXA天线I路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH0_REG_RXA_DC_I_1_ADDR                   (ABB_BASE_ADDR + 0x4A1)

/* 寄存器说明：RXA通道I路BLOCKING DC上报寄存器2。
 bit[7:4]    RXA天线I路信号BLOCKING DC上报值低4bit
 bit[3:0]    保留
   UNION结构:  ABB_CH0_REG_RXA_DC_I_2_UNION */
#define ABB_CH0_REG_RXA_DC_I_2_ADDR                   (ABB_BASE_ADDR + 0x4A2)

/* 寄存器说明：RXA通道Q路BLOCKING DC上报寄存器1。
   详      述：RXA天线Q路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH0_REG_RXA_DC_Q_1_ADDR                   (ABB_BASE_ADDR + 0x4A3)

/* 寄存器说明：RXA通道Q路BLOCKING DC上报寄存器2。
 bit[7:4]    RXA天线Q路信号BLOCKING DC上报值低4bit
 bit[3:0]    保留
   UNION结构:  ABB_CH0_REG_RXA_DC_Q_2_UNION */
#define ABB_CH0_REG_RXA_DC_Q_2_ADDR                   (ABB_BASE_ADDR + 0x4A4)

/* 寄存器说明：RXB通道I路BLOCKING DC上报寄存器1。
   详      述：RXB天线I路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH0_REG_RXB_DC_I_1_ADDR                   (ABB_BASE_ADDR + 0x4A5)

/* 寄存器说明：RXB通道I路BLOCKING DC上报寄存器2。
 bit[7:4]    RXB天线I路信号BLOCKING DC上报值低4bit
 bit[3:0]    保留
   UNION结构:  ABB_CH0_REG_RXB_DC_I_2_UNION */
#define ABB_CH0_REG_RXB_DC_I_2_ADDR                   (ABB_BASE_ADDR + 0x4A6)

/* 寄存器说明：RXB通道Q路BLOCKING DC上报寄存器1。
   详      述：RXB天线Q路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH0_REG_RXB_DC_Q_1_ADDR                   (ABB_BASE_ADDR + 0x4A7)

/* 寄存器说明：RXB通道Q路BLOCKING DC上报寄存器2。
 bit[7:4]    RXB天线Q路信号BLOCKING DC上报值低4bit
 bit[3:0]    保留
   UNION结构:  ABB_CH0_REG_RXB_DC_Q_2_UNION */
#define ABB_CH0_REG_RXB_DC_Q_2_ADDR                   (ABB_BASE_ADDR + 0x4A8)

/* 寄存器说明：通道0配置寄存器。
   详      述：通道0 flush宽度[7:0]，单位为19.2M时钟周期。
   UNION结构 ：无 */
#define ABB_CH0_FLUSH_CFG0_ADDR                       (ABB_BASE_ADDR + 0x4A9)

/* 寄存器说明：通道0配置寄存器。
 bit[7:3]    通道0 FLUSH值，默认为8。
 bit[2:0]    通道0 flush宽度[10:8]，单位为19.2M时钟周期。
   UNION结构:  ABB_CH0_FLUSH_CFG1_UNION */
#define ABB_CH0_FLUSH_CFG1_ADDR                       (ABB_BASE_ADDR + 0x4AA)

/* 寄存器说明：CH0通道RXA HB滤波器增益。
   详      述：CH0通道RXA I路 HB滤波器增益（10u）的低8bit。增益默认值512。
   UNION结构 ：无 */
#define ABB_CH0_RXAI_HB_GAIN_1_ADDR                   (ABB_BASE_ADDR + 0x4AB)

/* 寄存器说明：CH0通道RXA HB滤波器增益。
 bit[7:2]    保留
 bit[1:0]    CH0通道RXA I路 HB滤波器增益（10u）的高2bit。增益默认值512。
   UNION结构:  ABB_CH0_RXAI_HB_GAIN_2_UNION */
#define ABB_CH0_RXAI_HB_GAIN_2_ADDR                   (ABB_BASE_ADDR + 0x4AC)

/* 寄存器说明：CH0通道RXA HB滤波器增益。
   详      述：CH0通道RXA Q路 HB滤波器增益（10u）的低8bit。增益默认值512。
   UNION结构 ：无 */
#define ABB_CH0_RXAQ_HB_GAIN_1_ADDR                   (ABB_BASE_ADDR + 0x4AD)

/* 寄存器说明：CH0通道RXA HB滤波器增益。
 bit[7:2]    保留
 bit[1:0]    CH0通道RXA Q路 HB滤波器增益（10u）的高2bit。增益默认值512。
   UNION结构:  ABB_CH0_RXAQ_HB_GAIN_2_UNION */
#define ABB_CH0_RXAQ_HB_GAIN_2_ADDR                   (ABB_BASE_ADDR + 0x4AE)

/* 寄存器说明：CH0通道RXB HB滤波器增益。
   详      述：CH0通道RXB I路 HB滤波器增益（10u）的低8bit。增益默认值512。
   UNION结构 ：无 */
#define ABB_CH0_RXBI_HB_GAIN_1_ADDR                   (ABB_BASE_ADDR + 0x4AF)

/* 寄存器说明：CH0通道RXB HB滤波器增益。
 bit[7:2]    保留
 bit[1:0]    CH0通道RXB I路 HB滤波器增益（10u）的高2bit。增益默认值512。
   UNION结构:  ABB_CH0_RXBI_HB_GAIN_2_UNION */
#define ABB_CH0_RXBI_HB_GAIN_2_ADDR                   (ABB_BASE_ADDR + 0x4B0)

/* 寄存器说明：CH0通道RXB HB滤波器增益。
   详      述：CH0通道RXB Q路 HB滤波器增益（10u）的低8bit。增益默认值512。
   UNION结构 ：无 */
#define ABB_CH0_RXBQ_HB_GAIN_1_ADDR                   (ABB_BASE_ADDR + 0x4B1)

/* 寄存器说明：CH0通道RXB HB滤波器增益。
 bit[7:2]    保留
 bit[1:0]    CH0通道RXB Q路 HB滤波器增益（10u）的高2bit。增益默认值512。
   UNION结构:  ABB_CH0_RXBQ_HB_GAIN_2_UNION */
#define ABB_CH0_RXBQ_HB_GAIN_2_ADDR                   (ABB_BASE_ADDR + 0x4B2)

/* 寄存器说明：通道控制寄存器。
 bit[7:2]    保留
 bit[1]      CH0通道RXB环回输出控制信号，0：环回不输出信号；1：环回同时输出信号；
 bit[0]      CH0通道RXA环回输出控制信号，0：环回不输出信号；1：环回同时输出信号；
   UNION结构:  ABB_CH0_CTRL_UNION */
#define ABB_CH0_CTRL_ADDR                             (ABB_BASE_ADDR + 0x4B3)

/* 寄存器说明：RX线控强制配置使能。
 bit[7]      保留
 bit[6]      保留
 bit[5]      RXB通道强配线控
 bit[4]      RXA通道强配线控
 bit[3]      保留
 bit[2]      保留
 bit[1]      RXB通道线控选择强配使能
             0：选择线控使能
             1：选择强配使能
 bit[0]      RXA通道线控选择强配使能
             0：选择线控使能
             1：选择强配使能
   UNION结构:  ABB_CH0_RX_LINE_SEL_UNION */
#define ABB_CH0_RX_LINE_SEL_ADDR                      (ABB_BASE_ADDR + 0x4B4)

/* 寄存器说明：RX模式线控强制配置。
 bit[7:4]    保留
 bit[3]      线控信号CH0_RX_LINE_CTRL_MODE强制配置使能
 bit[2:0]    线控信号CH0_RX_LINE_CTRL_MODE强制配置值
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             
   UNION结构:  ABB_CH0_RX_LINE_CFG_UNION */
#define ABB_CH0_RX_LINE_CFG_ADDR                      (ABB_BASE_ADDR + 0x4B5)

/* 寄存器说明：blk控制寄存器。
 bit[7:3]    保留
 bit[2]      线控信号CH0_RXA_BLK_EN, CH1_RXB_BLK_EN强制配置使能
 bit[1]      线控信号CH0_RXA_BLK_EN, CH1_RXB_BLK_EN强制配置值
 bit[0]      保留
   UNION结构:  ABB_CH0_BLK_CFG_UNION */
#define ABB_CH0_BLK_CFG_ADDR                          (ABB_BASE_ADDR + 0x4B6)

/* 寄存器说明：线控状态上报寄存器。
 bit[7:2]    保留
 bit[1]      CH0_RXB_EN线控状态上报
 bit[0]      CH0_RXA_EN线控状态上报
   UNION结构:  ABB_CH0_RX_LINE_RPT0_UNION */
#define ABB_CH0_RX_LINE_RPT0_ADDR                     (ABB_BASE_ADDR + 0x4B7)

/* 寄存器说明：线控状态上报寄存器。
 bit[7]      CH0_RXB_BLK_EN线控状态上报
 bit[6]      CH0_RXA_BLK_EN线控状态上报
 bit[5:3]    CH0 RX_LINE_CTRL_MODE状态上报：
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：IDLE
 bit[2:0]    保留
   UNION结构:  ABB_CH0_RX_LINE_RPT1_UNION */
#define ABB_CH0_RX_LINE_RPT1_ADDR                     (ABB_BASE_ADDR + 0x4B8)

/* 寄存器说明：数字调试寄存器。
 bit[7]      bit[7]：模式切换复位长度配置使能
             0：不使能
             1：使能
 bit[6:4]    模式切换复位长度配置值，单位为8 cycles
 bit[3:1]    保留
 bit[0]      RX分频器使能bypass控制
             0：不bypass
             1：bypass
   UNION结构:  ABB_CH0_RX_REG_DEBUG_DIG_UNION */
#define ABB_CH0_RX_REG_DEBUG_DIG_ADDR                 (ABB_BASE_ADDR + 0x4B9)

/* 寄存器说明：测试模式寄存器。
 bit[7:6]    保留
 bit[5:4]    
 bit[3:2]    00:选择CH1 RX环回到CH0 TX
             01:选择CH1 RX环回到CH1 TX
             10/11：保留
 bit[1]      
 bit[0]      数字部分RX通道软复位信号：
             0：不复位(默认)
             1：复位
   UNION结构:  ABB_CH1_RX_TESTMODE_UNION */
#define ABB_CH1_RX_TESTMODE_ADDR                      (ABB_BASE_ADDR + 0x4C0)

/* 寄存器说明：PLL选择寄存器
 bit[7:4]    保留
 bit[3]      C1模PLL选择
             0：选择SCPLL1
             1：选择SCPLL0
 bit[2]      WTL模PLL选择
             0：选择SCPLL0
             1：选择SCPLL1
 bit[1:0]    G模PLL选择：
             0：选择GPLL
             1：选择SCPLL0
             2：选择SCPLL1
   UNION结构:  ABB_CH1_PLL_SEL_UNION */
#define ABB_CH1_PLL_SEL_ADDR                          (ABB_BASE_ADDR + 0x4C1)

/* 寄存器说明：RX数字工作模式上报寄存器。
   详      述：RX通道模式控制上报：
            000：2G(默认)
            001：3G_SC
            010：4G &amp; ET &amp; APT
            011：3G_DC
            100：TDS
            Others：CA
   UNION结构 ：无 */
#define ABB_CH1_RX_MODE_RPT_ADDR                      (ABB_BASE_ADDR + 0x4C2)

/* 寄存器说明：RX数字工作状态上报寄存器。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_RX_STATE_RPT_ADDR                     (ABB_BASE_ADDR + 0x4C3)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXA_I_COEF0_ADDR                      (ABB_BASE_ADDR + 0x4C4)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXA_I_COEF1_ADDR                      (ABB_BASE_ADDR + 0x4C5)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留
 bit[0]      RXA通道I路补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH1_RXA_I_COEF2_UNION */
#define ABB_CH1_RXA_I_COEF2_ADDR                      (ABB_BASE_ADDR + 0x4C6)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH1_RXA_I_COEF3_ADDR                      (ABB_BASE_ADDR + 0x4C7)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXA_I_COEF4_ADDR                      (ABB_BASE_ADDR + 0x4C8)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXA_I_COEF5_ADDR                      (ABB_BASE_ADDR + 0x4C9)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXA_Q_COEF0_ADDR                      (ABB_BASE_ADDR + 0x4CA)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXA_Q_COEF1_ADDR                      (ABB_BASE_ADDR + 0x4CB)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留
 bit[0]      RXA通道I路补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH1_RXA_Q_COEF2_UNION */
#define ABB_CH1_RXA_Q_COEF2_ADDR                      (ABB_BASE_ADDR + 0x4CC)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH1_RXA_Q_COEF3_ADDR                      (ABB_BASE_ADDR + 0x4CD)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXA_Q_COEF4_ADDR                      (ABB_BASE_ADDR + 0x4CE)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXA_Q_COEF5_ADDR                      (ABB_BASE_ADDR + 0x4CF)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXB_I_COEF0_ADDR                      (ABB_BASE_ADDR + 0x4D0)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXB_I_COEF1_ADDR                      (ABB_BASE_ADDR + 0x4D1)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留
 bit[0]      RXB通道I路补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH1_RXB_I_COEF2_UNION */
#define ABB_CH1_RXB_I_COEF2_ADDR                      (ABB_BASE_ADDR + 0x4D2)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH1_RXB_I_COEF3_ADDR                      (ABB_BASE_ADDR + 0x4D3)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXB_I_COEF4_ADDR                      (ABB_BASE_ADDR + 0x4D4)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXB_I_COEF5_ADDR                      (ABB_BASE_ADDR + 0x4D5)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXB_Q_COEF0_ADDR                      (ABB_BASE_ADDR + 0x4D6)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXB_Q_COEF1_ADDR                      (ABB_BASE_ADDR + 0x4D7)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留
 bit[0]      RXB通道I路补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH1_RXB_Q_COEF2_UNION */
#define ABB_CH1_RXB_Q_COEF2_ADDR                      (ABB_BASE_ADDR + 0x4D8)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH1_RXB_Q_COEF3_ADDR                      (ABB_BASE_ADDR + 0x4D9)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXB_Q_COEF4_ADDR                      (ABB_BASE_ADDR + 0x4DA)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH1_RXB_Q_COEF5_ADDR                      (ABB_BASE_ADDR + 0x4DB)

/* 寄存器说明：RXA通道BLOCKING DCR配置寄存器。
 bit[7:5]    RXA天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。
 bit[4:0]    RXA天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。
   UNION结构:  ABB_CH1_REG_RXA_DCR_CFG_UNION */
#define ABB_CH1_REG_RXA_DCR_CFG_ADDR                  (ABB_BASE_ADDR + 0x4DC)

/* 寄存器说明：RXB通道BLOCKING DCR配置寄存器。
 bit[7:5]    RXB天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。
 bit[4:0]    RXB天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。
   UNION结构:  ABB_CH1_REG_RXB_DCR_CFG_UNION */
#define ABB_CH1_REG_RXB_DCR_CFG_ADDR                  (ABB_BASE_ADDR + 0x4DD)

/* 寄存器说明：BLOCKING DCR功能控制寄存器。
 bit[7:2]    保留
 bit[1]      RXB天线BLOCKING DCR功能bypass控制。
             0：DCR功能不bypasss；
             1：DCR功能bypass。
 bit[0]      RXA天线BLOCKING DCR功能bypass控制。
             0：DCR功能不bypasss；
             1：DCR功能bypass。
   UNION结构:  ABB_CH1_REG_RX_DCR_CTRL_UNION */
#define ABB_CH1_REG_RX_DCR_CTRL_ADDR                  (ABB_BASE_ADDR + 0x4DE)

/* 寄存器说明：RXA通道BLOCKING上报寄存器。
 bit[7:5]    RXA天线BLOCKING上报值，系数N；BLOCKING上报结果为N*2^M
 bit[4:0]    RXA天线BLOCKING上报值,2的幂次M
   UNION结构:  ABB_CH1_RXA_BLOCKING_UNION */
#define ABB_CH1_RXA_BLOCKING_ADDR                     (ABB_BASE_ADDR + 0x4DF)

/* 寄存器说明：RXB通道BLOCKING上报寄存器。
 bit[7:5]    RXB天线BLOCKING上报值，系数N；BLOCKING上报结果为N*2^M
 bit[4:0]    RXB天线BLOCKING上报值,2的幂次M
   UNION结构:  ABB_CH1_RXB_BLOCKING_UNION */
#define ABB_CH1_RXB_BLOCKING_ADDR                     (ABB_BASE_ADDR + 0x4E0)

/* 寄存器说明：RXA通道I路BLOCKING DC上报寄存器1。
   详      述：RXA天线I路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH1_REG_RXA_DC_I_1_ADDR                   (ABB_BASE_ADDR + 0x4E1)

/* 寄存器说明：RXA通道I路BLOCKING DC上报寄存器2。
 bit[7:4]    RXA天线I路信号BLOCKING DC上报值低4bit
 bit[3:0]    保留
   UNION结构:  ABB_CH1_REG_RXA_DC_I_2_UNION */
#define ABB_CH1_REG_RXA_DC_I_2_ADDR                   (ABB_BASE_ADDR + 0x4E2)

/* 寄存器说明：RXA通道Q路BLOCKING DC上报寄存器1。
   详      述：RXA天线Q路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH1_REG_RXA_DC_Q_1_ADDR                   (ABB_BASE_ADDR + 0x4E3)

/* 寄存器说明：RXA通道Q路BLOCKING DC上报寄存器2。
 bit[7:4]    RXA天线Q路信号BLOCKING DC上报值低4bit
 bit[3:0]    保留
   UNION结构:  ABB_CH1_REG_RXA_DC_Q_2_UNION */
#define ABB_CH1_REG_RXA_DC_Q_2_ADDR                   (ABB_BASE_ADDR + 0x4E4)

/* 寄存器说明：RXB通道I路BLOCKING DC上报寄存器1。
   详      述：RXB天线I路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH1_REG_RXB_DC_I_1_ADDR                   (ABB_BASE_ADDR + 0x4E5)

/* 寄存器说明：RXB通道I路BLOCKING DC上报寄存器2。
 bit[7:4]    RXB天线I路信号BLOCKING DC上报值低4bit
 bit[3:0]    保留
   UNION结构:  ABB_CH1_REG_RXB_DC_I_2_UNION */
#define ABB_CH1_REG_RXB_DC_I_2_ADDR                   (ABB_BASE_ADDR + 0x4E6)

/* 寄存器说明：RXB通道Q路BLOCKING DC上报寄存器1。
   详      述：RXB天线Q路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH1_REG_RXB_DC_Q_1_ADDR                   (ABB_BASE_ADDR + 0x4E7)

/* 寄存器说明：RXB通道Q路BLOCKING DC上报寄存器2。
 bit[7:4]    RXB天线Q路信号BLOCKING DC上报值低4bit
 bit[3:0]    保留
   UNION结构:  ABB_CH1_REG_RXB_DC_Q_2_UNION */
#define ABB_CH1_REG_RXB_DC_Q_2_ADDR                   (ABB_BASE_ADDR + 0x4E8)

/* 寄存器说明：通道1配置寄存器。
   详      述：通道1 flush宽度[7:0]，单位为19.2M时钟周期。
   UNION结构 ：无 */
#define ABB_CH1_FLUSH_CFG0_ADDR                       (ABB_BASE_ADDR + 0x4E9)

/* 寄存器说明：通道1配置寄存器。
 bit[7:3]    通道1 FLUSH值，默认为8。
 bit[2:0]    通道1 flush宽度[10:8]，单位为19.2M时钟周期。
   UNION结构:  ABB_CH1_FLUSH_CFG1_UNION */
#define ABB_CH1_FLUSH_CFG1_ADDR                       (ABB_BASE_ADDR + 0x4EA)

/* 寄存器说明：CH1通道RXA HB滤波器增益。
   详      述：CH1通道RXA I路 HB滤波器增益（10u）的低8bit。增益默认值512。
   UNION结构 ：无 */
#define ABB_CH1_RXAI_HB_GAIN_1_ADDR                   (ABB_BASE_ADDR + 0x4EB)

/* 寄存器说明：CH1通道RXA HB滤波器增益。
 bit[7:2]    保留
 bit[1:0]    CH1通道RXA I路 HB滤波器增益（10u）的高2bit。增益默认值512。
   UNION结构:  ABB_CH1_RXAI_HB_GAIN_2_UNION */
#define ABB_CH1_RXAI_HB_GAIN_2_ADDR                   (ABB_BASE_ADDR + 0x4EC)

/* 寄存器说明：CH1通道RXA HB滤波器增益。
   详      述：CH1通道RXA Q路 HB滤波器增益（10u）的低8bit。增益默认值512。
   UNION结构 ：无 */
#define ABB_CH1_RXAQ_HB_GAIN_1_ADDR                   (ABB_BASE_ADDR + 0x4ED)

/* 寄存器说明：CH1通道RXA HB滤波器增益。
 bit[7:2]    保留
 bit[1:0]    CH1通道RXA Q路 HB滤波器增益（10u）的高2bit。增益默认值512。
   UNION结构:  ABB_CH1_RXAQ_HB_GAIN_2_UNION */
#define ABB_CH1_RXAQ_HB_GAIN_2_ADDR                   (ABB_BASE_ADDR + 0x4EE)

/* 寄存器说明：CH1通道RXB HB滤波器增益。
   详      述：CH1通道RXB I路 HB滤波器增益（10u）的低8bit。增益默认值512。
   UNION结构 ：无 */
#define ABB_CH1_RXBI_HB_GAIN_1_ADDR                   (ABB_BASE_ADDR + 0x4EF)

/* 寄存器说明：CH1通道RXB HB滤波器增益。
 bit[7:2]    保留
 bit[1:0]    CH1通道RXB I路 HB滤波器增益（10u）的高2bit。增益默认值512。
   UNION结构:  ABB_CH1_RXBI_HB_GAIN_2_UNION */
#define ABB_CH1_RXBI_HB_GAIN_2_ADDR                   (ABB_BASE_ADDR + 0x4F0)

/* 寄存器说明：CH1通道RXB HB滤波器增益。
   详      述：CH1通道RXB Q路 HB滤波器增益（10u）的低8bit。增益默认值512。
   UNION结构 ：无 */
#define ABB_CH1_RXBQ_HB_GAIN_1_ADDR                   (ABB_BASE_ADDR + 0x4F1)

/* 寄存器说明：CH1通道RXB HB滤波器增益。
 bit[7:2]    保留
 bit[1:0]    CH1通道RXB Q路 HB滤波器增益（10u）的高2bit。增益默认值512。
   UNION结构:  ABB_CH1_RXBQ_HB_GAIN_2_UNION */
#define ABB_CH1_RXBQ_HB_GAIN_2_ADDR                   (ABB_BASE_ADDR + 0x4F2)

/* 寄存器说明：通道控制寄存器。
 bit[7:2]    保留
 bit[1]      CH1通道RXB环回输出控制信号，0：环回不输出信号；1：环回同时输出信号；
 bit[0]      CH1通道RXA环回输出控制信号，0：环回不输出信号；1：环回同时输出信号；
   UNION结构:  ABB_CH1_CTRL_UNION */
#define ABB_CH1_CTRL_ADDR                             (ABB_BASE_ADDR + 0x4F3)

/* 寄存器说明：线控强制配置使能。
 bit[7:6]    保留
 bit[5]      RXB通道强配线控
 bit[4]      RXA通道强配线控
 bit[3:2]    保留
 bit[1]      RXB通道线控选择强配使能
             0：选择线控使能
             1：选择强配使能
 bit[0]      RXA通道线控选择强配使能
             0：选择线控使能
             1：选择强配使能
   UNION结构:  ABB_CH1_RX_LINE_SEL_UNION */
#define ABB_CH1_RX_LINE_SEL_ADDR                      (ABB_BASE_ADDR + 0x4F4)

/* 寄存器说明：模式线控强制配置。
 bit[7:4]    保留
 bit[3]      线控信号CH1_RX_LINE_CTRL_MODE强制配置使能
 bit[2:0]    线控信号CH1_RX_LINE_CTRL_MODE强制配置值
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
   UNION结构:  ABB_CH1_RX_LINE_CFG_UNION */
#define ABB_CH1_RX_LINE_CFG_ADDR                      (ABB_BASE_ADDR + 0x4F5)

/* 寄存器说明：blk控制寄存器。
 bit[7:3]    保留
 bit[2]      线控信号CH1_RXA_BLK_EN, CH1_RXB_BLK_EN强制配置使能
 bit[1]      线控信号CH1_RXA_BLK_EN, CH1_RXB_BLK_EN强制配置值
 bit[0]      保留
   UNION结构:  ABB_CH1_BLK_CFG_UNION */
#define ABB_CH1_BLK_CFG_ADDR                          (ABB_BASE_ADDR + 0x4F6)

/* 寄存器说明：线控状态上报寄存器。
 bit[7:2]    保留
 bit[1]      CH1_RXB_EN线控状态上报
 bit[0]      CH1_RXA_EN线控状态上报
   UNION结构:  ABB_CH1_RX_LINE_RPT0_UNION */
#define ABB_CH1_RX_LINE_RPT0_ADDR                     (ABB_BASE_ADDR + 0x4F7)

/* 寄存器说明：线控状态上报寄存器。
 bit[7]      CH1_RXB_BLK_EN线控状态上报
 bit[6]      CH1_RXA_BLK_EN线控状态上报
 bit[5:3]    CH1 RX_LINE_CTRL_MODE状态上报：
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：IDLE
 bit[2:0]    保留
   UNION结构:  ABB_CH1_RX_LINE_RPT1_UNION */
#define ABB_CH1_RX_LINE_RPT1_ADDR                     (ABB_BASE_ADDR + 0x4F8)

/* 寄存器说明：数字调试寄存器。
 bit[7]      bit[7]：模式切换复位长度配置使能
             0：不使能
             1：使能
 bit[6:4]    模式切换复位长度配置值，单位为8 cycles
 bit[3:1]    保留
 bit[0]      RX分频器使能bypass控制
             0：不bypass
             1：bypass
   UNION结构:  ABB_CH1_RX_REG_DEBUG_DIG_UNION */
#define ABB_CH1_RX_REG_DEBUG_DIG_ADDR                 (ABB_BASE_ADDR + 0x4F9)

/* 寄存器说明：测试模式寄存器。
 bit[7:6]    保留
 bit[5:4]    
 bit[3:2]    00:选择CH2 RX环回到CH0 TX
             01:选择CH2 RX环回到CH1 TX
             10/11：保留
 bit[1]      
 bit[0]      数字部分RX通道软复位信号：
             0：不复位(默认)
             1：复位
   UNION结构:  ABB_CH2_RX_TESTMODE_UNION */
#define ABB_CH2_RX_TESTMODE_ADDR                      (ABB_BASE_ADDR + 0x500)

/* 寄存器说明：PLL选择寄存器
 bit[7:4]    保留
 bit[3]      C1模PLL选择
             0：选择SCPLL1
             1：选择SCPLL0
 bit[2]      WTL模PLL选择
             0：选择SCPLL0
             1：选择SCPLL1
 bit[1:0]    G模PLL选择：
             0：选择GPLL
             1：选择SCPLL0
             2：选择SCPLL1
   UNION结构:  ABB_CH2_PLL_SEL_UNION */
#define ABB_CH2_PLL_SEL_ADDR                          (ABB_BASE_ADDR + 0x501)

/* 寄存器说明：RX数字工作模式上报寄存器。
   详      述：RX通道模式控制上报：
            000：2G(默认)
            001：3G_SC
            010：4G &amp; ET &amp; APT
            011：3G_DC
            100：TDS
            Others：CA
   UNION结构 ：无 */
#define ABB_CH2_RX_MODE_RPT_ADDR                      (ABB_BASE_ADDR + 0x502)

/* 寄存器说明：RX数字工作状态上报寄存器。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH2_RX_STATE_RPT_ADDR                     (ABB_BASE_ADDR + 0x503)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXA_I_COEF0_ADDR                      (ABB_BASE_ADDR + 0x504)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXA_I_COEF1_ADDR                      (ABB_BASE_ADDR + 0x505)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留
 bit[0]      RXA通道I路补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH2_RXA_I_COEF2_UNION */
#define ABB_CH2_RXA_I_COEF2_ADDR                      (ABB_BASE_ADDR + 0x506)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH2_RXA_I_COEF3_ADDR                      (ABB_BASE_ADDR + 0x507)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXA_I_COEF4_ADDR                      (ABB_BASE_ADDR + 0x508)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXA_I_COEF5_ADDR                      (ABB_BASE_ADDR + 0x509)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXA_Q_COEF0_ADDR                      (ABB_BASE_ADDR + 0x50A)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXA_Q_COEF1_ADDR                      (ABB_BASE_ADDR + 0x50B)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留
 bit[0]      RXA通道I路补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH2_RXA_Q_COEF2_UNION */
#define ABB_CH2_RXA_Q_COEF2_ADDR                      (ABB_BASE_ADDR + 0x50C)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH2_RXA_Q_COEF3_ADDR                      (ABB_BASE_ADDR + 0x50D)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXA_Q_COEF4_ADDR                      (ABB_BASE_ADDR + 0x50E)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXA通道I路补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXA_Q_COEF5_ADDR                      (ABB_BASE_ADDR + 0x50F)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXB_I_COEF0_ADDR                      (ABB_BASE_ADDR + 0x510)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXB_I_COEF1_ADDR                      (ABB_BASE_ADDR + 0x511)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留
 bit[0]      RXB通道I路补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH2_RXB_I_COEF2_UNION */
#define ABB_CH2_RXB_I_COEF2_ADDR                      (ABB_BASE_ADDR + 0x512)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH2_RXB_I_COEF3_ADDR                      (ABB_BASE_ADDR + 0x513)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXB_I_COEF4_ADDR                      (ABB_BASE_ADDR + 0x514)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXB_I_COEF5_ADDR                      (ABB_BASE_ADDR + 0x515)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C0,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXB_Q_COEF0_ADDR                      (ABB_BASE_ADDR + 0x516)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C1,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXB_Q_COEF1_ADDR                      (ABB_BASE_ADDR + 0x517)

/* 寄存器说明：RX通道补偿系数寄存器。
 bit[7:1]    保留
 bit[0]      RXB通道I路补偿滤波器系数C3,无符号数,最高位
   UNION结构:  ABB_CH2_RXB_Q_COEF2_UNION */
#define ABB_CH2_RXB_Q_COEF2_ADDR                      (ABB_BASE_ADDR + 0x518)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C3,无符号数,低8位
   UNION结构 ：无 */
#define ABB_CH2_RXB_Q_COEF3_ADDR                      (ABB_BASE_ADDR + 0x519)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C5,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXB_Q_COEF4_ADDR                      (ABB_BASE_ADDR + 0x51A)

/* 寄存器说明：RX通道补偿系数寄存器。
   详      述：RXB通道I路补偿滤波器系数C6,有符号数
   UNION结构 ：无 */
#define ABB_CH2_RXB_Q_COEF5_ADDR                      (ABB_BASE_ADDR + 0x51B)

/* 寄存器说明：RXA通道BLOCKING DCR配置寄存器。
 bit[7:5]    RXA天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。
 bit[4:0]    RXA天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。
   UNION结构:  ABB_CH2_REG_RXA_DCR_CFG_UNION */
#define ABB_CH2_REG_RXA_DCR_CFG_ADDR                  (ABB_BASE_ADDR + 0x51C)

/* 寄存器说明：RXB通道BLOCKING DCR配置寄存器。
 bit[7:5]    RXB天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。
 bit[4:0]    RXB天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。
   UNION结构:  ABB_CH2_REG_RXB_DCR_CFG_UNION */
#define ABB_CH2_REG_RXB_DCR_CFG_ADDR                  (ABB_BASE_ADDR + 0x51D)

/* 寄存器说明：BLOCKING DCR功能控制寄存器。
 bit[7:2]    保留
 bit[1]      RXB天线BLOCKING DCR功能bypass控制。
             0：DCR功能不bypasss；
             1：DCR功能bypass。
 bit[0]      RXA天线BLOCKING DCR功能bypass控制。
             0：DCR功能不bypasss；
             1：DCR功能bypass。
   UNION结构:  ABB_CH2_REG_RX_DCR_CTRL_UNION */
#define ABB_CH2_REG_RX_DCR_CTRL_ADDR                  (ABB_BASE_ADDR + 0x51E)

/* 寄存器说明：RXA通道BLOCKING上报寄存器。
 bit[7:5]    RXA天线BLOCKING上报值，系数N；BLOCKING上报结果为N*2^M
 bit[4:0]    RXA天线BLOCKING上报值,2的幂次M
   UNION结构:  ABB_CH2_RXA_BLOCKING_UNION */
#define ABB_CH2_RXA_BLOCKING_ADDR                     (ABB_BASE_ADDR + 0x51F)

/* 寄存器说明：RXA通道I路BLOCKING DC上报寄存器1。
   详      述：RXA天线I路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH2_REG_RXA_DC_I_1_ADDR                   (ABB_BASE_ADDR + 0x521)

/* 寄存器说明：RXA通道I路BLOCKING DC上报寄存器2。
 bit[7:4]    RXA天线I路信号BLOCKING DC上报值低4bit
 bit[3:0]    保留
   UNION结构:  ABB_CH2_REG_RXA_DC_I_2_UNION */
#define ABB_CH2_REG_RXA_DC_I_2_ADDR                   (ABB_BASE_ADDR + 0x522)

/* 寄存器说明：RXA通道Q路BLOCKING DC上报寄存器1。
   详      述：RXA天线Q路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH2_REG_RXA_DC_Q_1_ADDR                   (ABB_BASE_ADDR + 0x523)

/* 寄存器说明：RXA通道Q路BLOCKING DC上报寄存器2。
 bit[7:4]    RXA天线Q路信号BLOCKING DC上报值低4bit
 bit[3:0]    保留
   UNION结构:  ABB_CH2_REG_RXA_DC_Q_2_UNION */
#define ABB_CH2_REG_RXA_DC_Q_2_ADDR                   (ABB_BASE_ADDR + 0x524)

/* 寄存器说明：RXB通道I路BLOCKING DC上报寄存器1。
   详      述：RXB天线I路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH2_REG_RXB_DC_I_1_ADDR                   (ABB_BASE_ADDR + 0x525)

/* 寄存器说明：RXB通道I路BLOCKING DC上报寄存器2。
 bit[7:4]    RXB天线I路信号BLOCKING DC上报值低4bit
 bit[3:0]    保留
   UNION结构:  ABB_CH2_REG_RXB_DC_I_2_UNION */
#define ABB_CH2_REG_RXB_DC_I_2_ADDR                   (ABB_BASE_ADDR + 0x526)

/* 寄存器说明：RXB通道Q路BLOCKING DC上报寄存器1。
   详      述：RXB天线Q路信号BLOCKING DC上报值高8bit
   UNION结构 ：无 */
#define ABB_CH2_REG_RXB_DC_Q_1_ADDR                   (ABB_BASE_ADDR + 0x527)

/* 寄存器说明：RXB通道Q路BLOCKING DC上报寄存器2。
 bit[7:4]    RXB天线Q路信号BLOCKING DC上报值低4bit
 bit[3:0]    保留
   UNION结构:  ABB_CH2_REG_RXB_DC_Q_2_UNION */
#define ABB_CH2_REG_RXB_DC_Q_2_ADDR                   (ABB_BASE_ADDR + 0x528)

/* 寄存器说明：通道1配置寄存器。
   详      述：通道1 flush宽度[7:0]，单位为19.2M时钟周期。
   UNION结构 ：无 */
#define ABB_CH2_FLUSH_CFG0_ADDR                       (ABB_BASE_ADDR + 0x529)

/* 寄存器说明：通道1配置寄存器。
 bit[7:3]    通道1 FLUSH值，默认为8。
 bit[2:0]    通道1 flush宽度[10:8]，单位为19.2M时钟周期。
   UNION结构:  ABB_CH2_FLUSH_CFG1_UNION */
#define ABB_CH2_FLUSH_CFG1_ADDR                       (ABB_BASE_ADDR + 0x52A)

/* 寄存器说明：CH2通道RXA HB滤波器增益。
   详      述：CH2通道RXA I路 HB滤波器增益（10u）的低8bit。增益默认值512。
   UNION结构 ：无 */
#define ABB_CH2_RXAI_HB_GAIN_1_ADDR                   (ABB_BASE_ADDR + 0x52B)

/* 寄存器说明：CH2通道RXA HB滤波器增益。
 bit[7:2]    保留
 bit[1:0]    CH2通道RXA I路 HB滤波器增益（10u）的高2bit。增益默认值512。
   UNION结构:  ABB_CH2_RXAI_HB_GAIN_2_UNION */
#define ABB_CH2_RXAI_HB_GAIN_2_ADDR                   (ABB_BASE_ADDR + 0x52C)

/* 寄存器说明：CH2通道RXA HB滤波器增益。
   详      述：CH2通道RXA Q路 HB滤波器增益（10u）的低8bit。增益默认值512。
   UNION结构 ：无 */
#define ABB_CH2_RXAQ_HB_GAIN_1_ADDR                   (ABB_BASE_ADDR + 0x52D)

/* 寄存器说明：CH2通道RXA HB滤波器增益。
 bit[7:2]    保留
 bit[1:0]    CH2通道RXA Q路 HB滤波器增益（10u）的高2bit。增益默认值512。
   UNION结构:  ABB_CH2_RXAQ_HB_GAIN_2_UNION */
#define ABB_CH2_RXAQ_HB_GAIN_2_ADDR                   (ABB_BASE_ADDR + 0x52E)

/* 寄存器说明：CH2通道RXB HB滤波器增益。
   详      述：CH2通道RXB I路 HB滤波器增益（10u）的低8bit。增益默认值512。
   UNION结构 ：无 */
#define ABB_CH2_RXBI_HB_GAIN_1_ADDR                   (ABB_BASE_ADDR + 0x52F)

/* 寄存器说明：CH2通道RXB HB滤波器增益。
 bit[7:2]    保留
 bit[1:0]    CH2通道RXB I路 HB滤波器增益（10u）的高2bit。增益默认值512。
   UNION结构:  ABB_CH2_RXBI_HB_GAIN_2_UNION */
#define ABB_CH2_RXBI_HB_GAIN_2_ADDR                   (ABB_BASE_ADDR + 0x530)

/* 寄存器说明：CH2通道RXB HB滤波器增益。
   详      述：CH2通道RXB Q路 HB滤波器增益（10u）的低8bit。增益默认值512。
   UNION结构 ：无 */
#define ABB_CH2_RXBQ_HB_GAIN_1_ADDR                   (ABB_BASE_ADDR + 0x531)

/* 寄存器说明：CH2通道RXB HB滤波器增益。
 bit[7:2]    保留
 bit[1:0]    CH2通道RXB Q路 HB滤波器增益（10u）的高2bit。增益默认值512。
   UNION结构:  ABB_CH2_RXBQ_HB_GAIN_2_UNION */
#define ABB_CH2_RXBQ_HB_GAIN_2_ADDR                   (ABB_BASE_ADDR + 0x532)

/* 寄存器说明：通道控制寄存器。
 bit[7:2]    保留
 bit[1]      CH2通道RXB环回输出控制信号，0：环回不输出信号；1：环回同时输出信号；
 bit[0]      CH2通道RXA环回输出控制信号，0：环回不输出信号；1：环回同时输出信号；
   UNION结构:  ABB_CH2_CTRL_UNION */
#define ABB_CH2_CTRL_ADDR                             (ABB_BASE_ADDR + 0x533)

/* 寄存器说明：线控强制配置使能。
 bit[7:6]    保留
 bit[5]      RXB通道强配线控
 bit[4]      RXA通道强配线控
 bit[3:2]    保留
 bit[1]      RXB通道线控选择强配使能
             0：选择线控使能
             1：选择强配使能
 bit[0]      RXA通道线控选择强配使能
             0：选择线控使能
             1：选择强配使能
   UNION结构:  ABB_CH2_RX_LINE_SEL_UNION */
#define ABB_CH2_RX_LINE_SEL_ADDR                      (ABB_BASE_ADDR + 0x534)

/* 寄存器说明：模式线控强制配置。
 bit[7:4]    保留
 bit[3]      线控信号CH2_RX_LINE_CTRL_MODE强制配置使能
 bit[2:0]    线控信号CH2_RX_LINE_CTRL_MODE强制配置值
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
   UNION结构:  ABB_CH2_RX_LINE_CFG_UNION */
#define ABB_CH2_RX_LINE_CFG_ADDR                      (ABB_BASE_ADDR + 0x535)

/* 寄存器说明：blk控制寄存器。
 bit[7:3]    保留
 bit[2]      线控信号CH2_RXA_BLK_EN, CH2_RXB_BLK_EN强制配置使能
 bit[1]      线控信号CH2_RXA_BLK_EN, CH2_RXB_BLK_EN强制配置值
 bit[0]      保留
   UNION结构:  ABB_CH2_BLK_CFG_UNION */
#define ABB_CH2_BLK_CFG_ADDR                          (ABB_BASE_ADDR + 0x536)

/* 寄存器说明：线控状态上报寄存器。
 bit[7:1]    保留
 bit[0]      CH2_RXA_EN线控状态上报
   UNION结构:  ABB_CH2_RX_LINE_RPT0_UNION */
#define ABB_CH2_RX_LINE_RPT0_ADDR                     (ABB_BASE_ADDR + 0x537)

/* 寄存器说明：线控状态上报寄存器。
 bit[7]      保留
 bit[6]      CH2_RXA_BLK_EN线控状态上报
 bit[5:3]    CH2 RX_LINE_CTRL_MODE状态上报：
             0：IDLE
             1：G模
             2：W模
             3：LTE模
             4：TDS模
             5：X模
             others：IDLE
 bit[2:0]    保留
   UNION结构:  ABB_CH2_RX_LINE_RPT1_UNION */
#define ABB_CH2_RX_LINE_RPT1_ADDR                     (ABB_BASE_ADDR + 0x538)

/* 寄存器说明：数字调试寄存器。
 bit[7]      bit[7]：模式切换复位长度配置使能
             0：不使能
             1：使能
 bit[6:4]    模式切换复位长度配置值，单位为8 cycles
 bit[3:1]    保留
 bit[0]      RX分频器使能bypass控制
             0：不bypass
             1：bypass
   UNION结构:  ABB_CH2_RX_REG_DEBUG_DIG_UNION */
#define ABB_CH2_RX_REG_DEBUG_DIG_ADDR                 (ABB_BASE_ADDR + 0x539)

/* 寄存器说明：SC_PLL锁定控制寄存器
 bit[7]      保留
 bit[6]      SCPLL0锁定指示。
 bit[5]      SCPLL0稳定指示。0表示SCPLL0未稳定；1表示SCPLL0稳定。SCPLL0稳定后有时钟输出。
 bit[4]      SCPLL0门控使能信号。
 bit[3:1]    SCPLL0时钟稳定等待时间配置，计数时钟为19.2M：
             000：SCPLL0开启10us后时钟稳定；
             001：SCPLL0开启20us后时钟稳定；
             010：SCPLL0开启50us后时钟稳定；
             011：SCPLL0开启75us后时钟稳定；
             100：SCPLL0开启100us后时钟稳定；
             101：SCPLL0开启115us后时钟稳定；
             110：SCPLL0开启125us后时钟稳定；
             default：100us
 bit[0]      SCPLL0使能信号。用于通过CFG接口配置打开scpll0。
   UNION结构:  ABB_SCPLL0_LOCK_CTRL_UNION */
#define ABB_SCPLL0_LOCK_CTRL_ADDR                     (ABB_BASE_ADDR + 0x800)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
   详      述：[7:6]:Reserved;
            [5:3]：PLL后分频因子postdiv2；默认值为1。
            [2:0]：PLL后分频因子postdiv1；默认值为5。
   UNION结构 ：无 */
#define ABB_SCPLL0_POSTDIV_ADDR                       (ABB_BASE_ADDR + 0x801)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
   详      述：[7:0]：PLL反馈分频因子fbdiv[11:0]的低8bit；fbdiv[11:0]默认值为64.
   UNION结构 ：无 */
#define ABB_SCPLL0_FBDIV_L_ADDR                       (ABB_BASE_ADDR + 0x802)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
 bit[7:4]    保留
 bit[3:0]    PLL反馈分频因子fbdiv[11:0]的高4bit；
   UNION结构:  ABB_SCPLL0_FBDIV_H_UNION */
#define ABB_SCPLL0_FBDIV_H_ADDR                       (ABB_BASE_ADDR + 0x803)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
 bit[7:6]    保留
 bit[5:0]    PLL参考分频因子refdiv[5:0]，默认值为1。
   UNION结构:  ABB_SCPLL0_REFDIV_UNION */
#define ABB_SCPLL0_REFDIV_ADDR                        (ABB_BASE_ADDR + 0x804)

/* 寄存器说明：SC_PLL分频器控制寄存器
   详      述：[7:6]：Reserved；
            [5]：DACPD；默认值为0(打开)。
            [4]：PLL FOUT4PHASEPD控制，高有效；默认值1（关闭）。
            [3]：DSMPD；小数模式PD信号，默认值0（打开）。
            [2]：PLL 旁路控制；默认值0（PLL旁路功能bypass）。
            [1]：PLL FOUTPOSTDIVPD控制，高有效；默认值0（打开）。
            [0]：PLL FOUT2XPD控制，高有效；默认值0（打开）。
   UNION结构 ：无 */
#define ABB_SCPLL0_FREQ_CTRL_ADDR                     (ABB_BASE_ADDR + 0x805)

/* 寄存器说明：SC_PLL分数因子配置寄存器
   详      述：[7:0]：PLL分数分频因子frac[23:0]的[7:0]位，frac[23:0]默认值0x0；
   UNION结构 ：无 */
#define ABB_SCPLL0_FRAC1_ADDR                         (ABB_BASE_ADDR + 0x806)

/* 寄存器说明：SC_PLL分数因子配置寄存器
   详      述：[7:0]：PLL分数分频因子frac[23:0]的[15:8]位，frac[23:0]默认值0x0；
   UNION结构 ：无 */
#define ABB_SCPLL0_FRAC2_ADDR                         (ABB_BASE_ADDR + 0x807)

/* 寄存器说明：SC_PLL分数因子配置寄存器
   详      述：[7:0]：PLL分数分频因子frac[23:0]的[23:16]位，frac[23:0]默认值0x0；
   UNION结构 ：无 */
#define ABB_SCPLL0_FRAC3_ADDR                         (ABB_BASE_ADDR + 0x808)

/* 寄存器说明：SC_PLL锁定控制寄存器
 bit[7:1]    保留
 bit[0]      SCPLL0参数配置更新指示。
             scpll0_en打开后，软件配置完scpll0_postdiv，scpll0_fbdiv，scpll0_frac参数，再配置scpll0_cfg_update，参数同时更新；scpll0_en不打开时，配置参数立即更新，不需要配置scpll0_cfg_update。
   UNION结构:  ABB_SCPLL0_CFG_UPDATE_UNION */
#define ABB_SCPLL0_CFG_UPDATE_ADDR                    (ABB_BASE_ADDR + 0x809)

/* 寄存器说明：SC_PLL锁定控制寄存器
 bit[7]      保留
 bit[6]      SCPLL1锁定指示。
 bit[5]      SCPLL1稳定指示。0表示SCPLL1未稳定；1表示SCPLL1稳定。SCPLL1稳定后有时钟输出。
 bit[4]      SCPLL1门控使能信号。
 bit[3:1]    SCPLL1时钟稳定等待时间配置，计数时钟为19.2M：
             000：SCPLL1开启10us后时钟稳定；
             001：SCPLL1开启20us后时钟稳定；
             010：SCPLL1开启50us后时钟稳定；
             011：SCPLL1开启75us后时钟稳定；
             100：SCPLL1开启100us后时钟稳定；
             101：SCPLL1开启115us后时钟稳定；
             110：SCPLL1开启125us后时钟稳定；
             default：100us
 bit[0]      SCPLL1使能信号。用于通过CFG接口配置打开scpll1。
   UNION结构:  ABB_SCPLL1_LOCK_CTRL_UNION */
#define ABB_SCPLL1_LOCK_CTRL_ADDR                     (ABB_BASE_ADDR + 0x80A)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
   详      述：[7:6]:Reserved;
            [5:3]：PLL后分频因子postdiv2；默认值为1。
            [2:0]：PLL后分频因子postdiv1；默认值为5。
   UNION结构 ：无 */
#define ABB_SCPLL1_POSTDIV_ADDR                       (ABB_BASE_ADDR + 0x80B)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
   详      述：[7:0]：PLL反馈分频因子fbdiv[11:0]的低8bit；fbdiv[11:0]默认值为64.
   UNION结构 ：无 */
#define ABB_SCPLL1_FBDIV_L_ADDR                       (ABB_BASE_ADDR + 0x80C)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
 bit[7:4]    保留
 bit[3:0]    PLL反馈分频因子fbdiv[11:0]的高4bit；
   UNION结构:  ABB_SCPLL1_FBDIV_H_UNION */
#define ABB_SCPLL1_FBDIV_H_ADDR                       (ABB_BASE_ADDR + 0x80D)

/* 寄存器说明：SC_PLL分频器因子配置寄存器
 bit[7:6]    保留
 bit[5:0]    PLL参考分频因子refdiv[5:0]，默认值为1。
   UNION结构:  ABB_SCPLL1_REFDIV_UNION */
#define ABB_SCPLL1_REFDIV_ADDR                        (ABB_BASE_ADDR + 0x80E)

/* 寄存器说明：SC_PLL分频器控制寄存器
   详      述：[7:6]：Reserved；
            [5]：DACPD；默认值为0(打开)。
            [4]：PLL FOUT4PHASEPD控制，高有效；默认值1（关闭）。
            [3]：DSMPD；小数模式PD信号，默认值0（打开）。
            [2]：PLL 旁路控制；默认值0（PLL旁路功能bypass）。
            [1]：PLL FOUTPOSTDIVPD控制，高有效；默认值0（打开）。
            [0]：PLL FOUT2XPD控制，高有效；默认值0（打开）。
   UNION结构 ：无 */
#define ABB_SCPLL1_FREQ_CTRL_ADDR                     (ABB_BASE_ADDR + 0x80F)

/* 寄存器说明：SC_PLL分数因子配置寄存器
   详      述：[7:0]：PLL分数分频因子frac[23:0]的[7:0]位，frac[23:0]默认值0x0；
   UNION结构 ：无 */
#define ABB_SCPLL1_FRAC1_ADDR                         (ABB_BASE_ADDR + 0x810)

/* 寄存器说明：SC_PLL分数因子配置寄存器
   详      述：[7:0]：PLL分数分频因子frac[23:0]的[15:8]位，frac[23:0]默认值0x0；
   UNION结构 ：无 */
#define ABB_SCPLL1_FRAC2_ADDR                         (ABB_BASE_ADDR + 0x811)

/* 寄存器说明：SC_PLL分数因子配置寄存器
   详      述：[7:0]：PLL分数分频因子frac[23:0]的[23:16]位，frac[23:0]默认值0x0；
   UNION结构 ：无 */
#define ABB_SCPLL1_FRAC3_ADDR                         (ABB_BASE_ADDR + 0x812)

/* 寄存器说明：SC_PLL锁定控制寄存器
 bit[7:1]    保留
 bit[0]      SCPLL1参数配置更新指示。
             scpll1_en打开后，软件配置完scpll1_postdiv，scpll1_fbdiv，scpll1_frac参数，再配置scpll1_cfg_update，参数同时更新；scpll1_en不打开时，配置参数立即更新，不需要配置scpll1_cfg_update。
   UNION结构:  ABB_SCPLL1_CFG_UPDATE_UNION */
#define ABB_SCPLL1_CFG_UPDATE_ADDR                    (ABB_BASE_ADDR + 0x813)

/* 寄存器说明：GPLL输出时钟门控时间配置
 bit[7]      保留
 bit[6]      GPLL锁定指示。
 bit[5]      GPLL稳定指示。0表示GPLL未稳定；1表示GPLL稳定。GPLL稳定后有时钟输出。
 bit[4]      GPLL时钟门控功能使能，
             0：gpll时钟门控功能关闭；
             1：gpll时钟门控功能打开。
 bit[3:1]    GPLL时钟稳定等待时间配置，计数时钟为19.2M：
             000：GPLL开启10us后时钟稳定；
             001：GPLL开启20us后时钟稳定；
             010：GPLL开启50us后时钟稳定；
             011：GPLL开启75us后时钟稳定；
             100：GPLL开启100us后时钟稳定；
             101：GPLL开启115us后时钟稳定；
             110：GPLL1开启125us后时钟稳定；
             default：20us
 bit[0]      GPLL使能
   UNION结构:  ABB_GPLL0_GATE_TIME_UNION */
#define ABB_GPLL0_GATE_TIME_ADDR                      (ABB_BASE_ADDR + 0x814)

/* 寄存器说明：GPLL输出时钟门控时间配置
 bit[7:1]    保留
 bit[0]      GPLL使能副卡
   UNION结构:  ABB_GPLL1_GATE_TIME_UNION */
#define ABB_GPLL1_GATE_TIME_ADDR                      (ABB_BASE_ADDR + 0x815)

/* 寄存器说明：模拟common读写寄存器
 bit[7:6]    GPLL VCO Current控制
             00：X1.2
             01：X1.1(默认)
             10：X1.1
             11：X1.0
 bit[5:3]    GPLL电荷泵电流控制
             000：10u（默认）
             001：8u
             010：6u
             011：4u
             100：2u
             101：16u
             110：14u
             111：12u
 bit[2]      GPLL鉴频鉴相器控制
             0：鉴频鉴相器正常工作
             1：鉴频鉴相器一直输出UP信号
 bit[1]      GPLL鉴频鉴相器控制
             0：鉴频鉴相器正常工作
             1：鉴频鉴相器一直输出Down信号
 bit[0]      GPLL CP PowerDown控制，测试用
             0：正常工作
             1：PowerDown GPLL CP 
   UNION结构:  ABB_ANA_COMMON_WR00_UNION */
#define ABB_ANA_COMMON_WR00_ADDR                      (ABB_BASE_ADDR + 0x880)

/* 寄存器说明：模拟common读写寄存器
 bit[7:6]    保留
 bit[5:4]    PLL时钟测试PAD信号选择
             00：时钟测试PAD浮空
             01：GPLL输出时钟到PAD
             10：SCPLL0输出时钟到PAD
             11：SCPLL1输出时钟到PAD
 bit[3]      测试管脚GPLL时输出时钟频率控制
             0：输出最高时速
             1：GPLL输出半速
 bit[2:0]    保留
   UNION结构:  ABB_ANA_COMMON_WR01_UNION */
#define ABB_ANA_COMMON_WR01_ADDR                      (ABB_BASE_ADDR + 0x881)

/* 寄存器说明：模拟common读写寄存器
 bit[7]      GPLL锁定检测使能
             0：不输出检测信号
             1：输出检测信号
 bit[6:5]    GPLL锁定Cycle控制
             00：4
             01：8
             10：16(默认)
             11：32
 bit[4:0]    保留
   UNION结构:  ABB_ANA_COMMON_WR02_UNION */
#define ABB_ANA_COMMON_WR02_ADDR                      (ABB_BASE_ADDR + 0x882)

/* 寄存器说明：模拟common读写寄存器
 bit[7:1]    保留
 bit[0]      GPLL CLK_104M Power Down控制
             0：Power On(默认)
             1：Power Down
   UNION结构:  ABB_ANA_COMMON_WR03_UNION */
#define ABB_ANA_COMMON_WR03_ADDR                      (ABB_BASE_ADDR + 0x883)

/* 寄存器说明：模拟common读写寄存器
 bit[7]      PLL的参考时钟选择
             1：ABB_TEST的外灌时钟作为PLL的参考时钟
             0：TCXO Buffer输出作为PLL参考时钟
 bit[6]      TEST CLK INPUT下电控制
             0：开启
             1：关闭
 bit[5:4]    TCXO BUFFER电流设置
             00：1x
             01：2x
             10：3x(默认)
             11：4x
 bit[3:0]    保留
   UNION结构:  ABB_ANA_COMMON_WR04_UNION */
#define ABB_ANA_COMMON_WR04_ADDR                      (ABB_BASE_ADDR + 0x884)

/* 寄存器说明：模拟common读写寄存器
 bit[7:2]    reserved
 bit[1]      SCPLL0时钟门控控制信号：
             0：SCPLL0时钟门控由RX、TX、ET使能控制，当所有模块都PD时门控起作用。
             1：SCPLL0时钟门控无效。
 bit[0]      SCPLL1时钟门控控制信号：
             0：SCPLL1时钟门控由RX、TX、ET使能控制，当所有模块都PD时门控起作用。
             1：SCPLL1时钟门控无效。
   UNION结构:  ABB_ANA_COMMON_WR05_UNION */
#define ABB_ANA_COMMON_WR05_ADDR                      (ABB_BASE_ADDR + 0x885)

/* 寄存器说明：模拟common读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_COMMON_WR06_ADDR                      (ABB_BASE_ADDR + 0x886)

/* 寄存器说明：模拟common读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_COMMON_WR07_ADDR                      (ABB_BASE_ADDR + 0x887)

/* 寄存器说明：模拟common读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_COMMON_WR08_ADDR                      (ABB_BASE_ADDR + 0x888)

/* 寄存器说明：模拟common读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_COMMON_WR09_ADDR                      (ABB_BASE_ADDR + 0x889)

/* 寄存器说明：模拟common读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_COMMON_WR10_ADDR                      (ABB_BASE_ADDR + 0x88A)

/* 寄存器说明：模拟common读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_COMMON_WR11_ADDR                      (ABB_BASE_ADDR + 0x88B)

/* 寄存器说明：模拟common读写寄存器
 bit[7]      保留
 bit[6]      ADC 量化器电压切换
             0：量化器REF电压正常
             1：量化器REF电压提高
 bit[5]      REF EN控制
             0:disable REF
             1:enable REF
 bit[4:2]    保留
 bit[1]      REF 快起电路复位信号：先复位，再解复位
             0：解复位
             1：复位
 bit[0]      tunning Calibration enable(默认为0)
             上升沿启动Calibration过程
   UNION结构:  ABB_ANA_COMMON_WR12_UNION */
#define ABB_ANA_COMMON_WR12_ADDR                      (ABB_BASE_ADDR + 0x88C)

/* 寄存器说明：模拟common读写寄存器
 bit[7:1]    reserved
 bit[0]      工作时钟选择（对所有模块有效）
             0：选择来自于PLL的时钟作为工作时钟
             1：选择来自于ABB_TEST的外灌时钟作为工作时钟
   UNION结构:  ABB_ANA_COMMON_WR13_UNION */
#define ABB_ANA_COMMON_WR13_ADDR                      (ABB_BASE_ADDR + 0x88D)

/* 寄存器说明：模拟common读写寄存器
 bit[7]      CH0 RXADC的时钟使能信号
             0：时钟关闭
             1：时钟使能
 bit[6]      CH0 TXDAC的时钟使能信号
             0：时钟关闭
             1：时钟使能
 bit[5:0]    保留
   UNION结构:  ABB_ANA_COMMON_WR14_UNION */
#define ABB_ANA_COMMON_WR14_ADDR                      (ABB_BASE_ADDR + 0x88E)

/* 寄存器说明：模拟common读写寄存器
 bit[7]      CH1 RXADC的时钟使能信号
             0：时钟关闭
             1：时钟使能
 bit[6]      CH1 TXADC的时钟使能信号
             0：时钟关闭
             1：时钟使能
 bit[5:0]    保留
   UNION结构:  ABB_ANA_COMMON_WR15_UNION */
#define ABB_ANA_COMMON_WR15_ADDR                      (ABB_BASE_ADDR + 0x88F)

/* 寄存器说明：模拟common读写寄存器
 bit[7]      CH2 RXADC的时钟使能信号
             0：时钟关闭
             1：时钟使能
 bit[6:0]    保留
   UNION结构:  ABB_ANA_COMMON_WR16_UNION */
#define ABB_ANA_COMMON_WR16_ADDR                      (ABB_BASE_ADDR + 0x890)

/* 寄存器说明：模拟读写寄存器
 bit[7:4]    保留
 bit[3:1]    VCM buffer电流调节控制
             000：5u
             001：4u
             010：3u
             011：2u
             100：1u
             101：10u
             110：8u
             111：6u
 bit[0]      tunning cap sel
             0：normal
             1：large cap
   UNION结构:  ABB_ANA_COMMON_WR17_UNION */
#define ABB_ANA_COMMON_WR17_ADDR                      (ABB_BASE_ADDR + 0x891)

/* 寄存器说明：模拟common读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_COMMON_WR18_ADDR                      (ABB_BASE_ADDR + 0x892)

/* 寄存器说明：模拟common读写寄存器
   详      述：reserved
   UNION结构 ：无 */
#define ABB_ANA_COMMON_WR19_ADDR                      (ABB_BASE_ADDR + 0x893)

/* 寄存器说明：模拟common只读寄存器
 bit[7:5]    保留
 bit[4]      RC校准完成标志信号
 bit[3:0]    保留
   UNION结构:  ABB_ANA_COMMON_RO00_UNION */
#define ABB_ANA_COMMON_RO00_ADDR                      (ABB_BASE_ADDR + 0x894)

/* 寄存器说明：模拟common只读寄存器
 bit[7]      保留
 bit[6:0]    RC 校准值
   UNION结构:  ABB_ANA_COMMON_RO01_UNION */
#define ABB_ANA_COMMON_RO01_ADDR                      (ABB_BASE_ADDR + 0x895)

/* 寄存器说明：模拟common只读寄存器
   详      述：保留
   UNION结构 ：无 */
#define ABB_ANA_COMMON_RO02_ADDR                      (ABB_BASE_ADDR + 0x896)

/* 寄存器说明：模拟common只读寄存器
   详      述：保留
   UNION结构 ：无 */
#define ABB_ANA_COMMON_RO03_ADDR                      (ABB_BASE_ADDR + 0x897)

/* 寄存器说明：模拟common只读寄存器
   详      述：保留
   UNION结构 ：无 */
#define ABB_ANA_COMMON_RO04_ADDR                      (ABB_BASE_ADDR + 0x898)

/* 寄存器说明：模拟common只读寄存器
   详      述：保留
   UNION结构 ：无 */
#define ABB_ANA_COMMON_RO05_ADDR                      (ABB_BASE_ADDR + 0x899)

/* 寄存器说明：ET模式配置寄存器，经过线控逻辑后送至ch0_reg_debug_ana14。
 bit[7:5]    保留
 bit[4]      ET模块Enable信号
             0: Disable
             1: Enable
 bit[3]      ET滤波器转折频率控制
             0: 30MHz
             1: 15MHz
 bit[2:0]    ET模块电流控制
             000: 5u
             001: 4u
             010: 3u
             011: 2u
             100: 1u
             101: 8u
             110: 7u
             111: 6u
   UNION结构:  ABB_ET_ET_ANA_1_UNION */
#define ABB_ET_ET_ANA_1_ADDR                          (ABB_BASE_ADDR + 0x900)

/* 寄存器说明：ET模式配置寄存器，经过线控逻辑后送至ch0_reg_debug_ana15。
 bit[7:1]    保留
 bit[0]      ETDAC LPF输入VCM选择（ETDAC输出VCM固定为0.9V）
             0:0.9V
             1:0.8V
   UNION结构:  ABB_ET_ET_ANA_2_UNION */
#define ABB_ET_ET_ANA_2_ADDR                          (ABB_BASE_ADDR + 0x901)

/* 寄存器说明：APT模式配置寄存器，经过线控逻辑后送至ch0_reg_debug_ana14。
 bit[7:5]    保留
 bit[4]      ET模块Enable信号
             0: Disable
             1: Enable
 bit[3]      ET滤波器转折频率控制
             0: 30MHz
             1: 15MHz
 bit[2:0]    ET模块电流控制
             000: 5u
             001: 4u
             010: 3u
             011: 2u
             100: 1u
             101: 8u
             110: 7u
             111: 6u
   UNION结构:  ABB_ET_APT_ANA_1_UNION */
#define ABB_ET_APT_ANA_1_ADDR                         (ABB_BASE_ADDR + 0x902)

/* 寄存器说明：APT模式配置寄存器，经过线控逻辑后送至ch0_reg_debug_ana15。
 bit[7:1]    保留
 bit[0]      ETDAC LPF输入VCM选择（ETDAC输出VCM固定为0.9V）
             0:0.9V
             1:0.8V
   UNION结构:  ABB_ET_APT_ANA_2_UNION */
#define ABB_ET_APT_ANA_2_ADDR                         (ABB_BASE_ADDR + 0x903)

/* 寄存器说明：ET模式配置寄存器，经过线控逻辑后送至ch0_reg_debug_ana14。
 bit[7:5]    保留
 bit[4]      ET模块Enable信号
             0: Disable
             1: Enable
 bit[3]      ET滤波器转折频率控制
             0: 30MHz
             1: 15MHz
 bit[2:0]    ET模块电流控制
             000: 5u
             001: 4u
             010: 3u
             011: 2u
             100: 1u
             101: 8u
             110: 7u
             111: 6u
   UNION结构:  ABB_ET_IDLE_ANA_1_UNION */
#define ABB_ET_IDLE_ANA_1_ADDR                        (ABB_BASE_ADDR + 0x904)

/* 寄存器说明：ET模式配置寄存器，经过线控逻辑后送至ch0_reg_debug_ana15。
 bit[7:1]    保留
 bit[0]      ETDAC LPF输入VCM选择（ETDAC输出VCM固定为0.9V）
             0:0.9V
             1:0.8V
   UNION结构:  ABB_ET_IDLE_ANA_2_UNION */
#define ABB_ET_IDLE_ANA_2_ADDR                        (ABB_BASE_ADDR + 0x905)

/* 寄存器说明：CH0模拟读写寄存器
 bit[7]      保留
 bit[6:0]    ET_TUNE控制信号
   UNION结构:  ABB_CH0_REG_DEBUG_ANA16_UNION */
#define ABB_CH0_REG_DEBUG_ANA16_ADDR                  (ABB_BASE_ADDR + 0x906)

/* 寄存器说明：CH1模拟读写寄存器
 bit[7]      保留
 bit[6:0]    ET_TUNE控制信号
   UNION结构:  ABB_CH1_REG_DEBUG_ANA16_UNION */
#define ABB_CH1_REG_DEBUG_ANA16_ADDR                  (ABB_BASE_ADDR + 0x907)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr00。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz
             10：10MHz（默认)
             11：20MHz       
 bit[5]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[4]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    TX模拟电路模式控制：
             000：4G
             001：3G &amp; TDS
             010：CA
             011：2G(默认)
             1xx：CDMA
   UNION结构:  ABB_CH0_TX_2G_ANA_0_UNION */
#define ABB_CH0_TX_2G_ANA_0_ADDR                      (ABB_BASE_ADDR + 0xA00)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr01。
 bit[7:6]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u （默认）
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH0_TX_2G_ANA_1_UNION */
#define ABB_CH0_TX_2G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0xA01)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr02。
 bit[7:3]    保留
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH0_TX_2G_ANA_2_UNION */
#define ABB_CH0_TX_2G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0xA02)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr03。
 bit[7:1]    保留
 bit[0]      CH0 TX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH0_TX_2G_ANA_3_UNION */
#define ABB_CH0_TX_2G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0xA03)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr04。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_TX_2G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0xA04)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr05。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_TX_2G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0xA05)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr00。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz（默认）    
             11：20MHz       
 bit[5]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[4]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    TX模拟电路模式控制：
             000：4G
             001：3G &amp; TDS（默认）
             010：CA
             011：2G
             1xx：CDMA
   UNION结构:  ABB_CH0_TX_3G_ANA_0_UNION */
#define ABB_CH0_TX_3G_ANA_0_ADDR                      (ABB_BASE_ADDR + 0xA06)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr01。
 bit[7:6]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u （默认）
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH0_TX_3G_ANA_1_UNION */
#define ABB_CH0_TX_3G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0xA07)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr02。
 bit[7:3]    保留
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH0_TX_3G_ANA_2_UNION */
#define ABB_CH0_TX_3G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0xA08)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr03。
 bit[7:1]    保留
 bit[0]      CH0 TX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH0_TX_3G_ANA_3_UNION */
#define ABB_CH0_TX_3G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0xA09)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr04。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_TX_3G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0xA0A)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr05。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_TX_3G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0xA0B)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr00。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz    
             11：20MHz（默认）       
 bit[5]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[4]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    TX模拟电路模式控制：
             000：4G（默认）
             001：3G &amp; TDS
             010：CA
             011：2G
             1xx：CDMA
   UNION结构:  ABB_CH0_TX_4G_ANA_0_UNION */
#define ABB_CH0_TX_4G_ANA_0_ADDR                      (ABB_BASE_ADDR + 0xA0C)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr01。
 bit[7:6]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u（默认）
             10：         8u    8u
             11：         3u    3u 
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH0_TX_4G_ANA_1_UNION */
#define ABB_CH0_TX_4G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0xA0D)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr02。
 bit[7:3]    保留
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH0_TX_4G_ANA_2_UNION */
#define ABB_CH0_TX_4G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0xA0E)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr03。
 bit[7:1]    保留
 bit[0]      CH0 TX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH0_TX_4G_ANA_3_UNION */
#define ABB_CH0_TX_4G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0xA0F)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr04。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_TX_4G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0xA10)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr05。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_TX_4G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0xA11)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr00。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz（默认）    
             11：20MHz       
 bit[5]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[4]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    TX模拟电路模式控制：
             000：4G
             001：3G &amp; TDS（默认）
             010：CA
             011：2G
             1xx：CDMA
   UNION结构:  ABB_CH0_TX_TDS_ANA_0_UNION */
#define ABB_CH0_TX_TDS_ANA_0_ADDR                     (ABB_BASE_ADDR + 0xA12)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr01。
 bit[7:6]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u（默认） 
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH0_TX_TDS_ANA_1_UNION */
#define ABB_CH0_TX_TDS_ANA_1_ADDR                     (ABB_BASE_ADDR + 0xA13)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr02。
 bit[7:3]    保留
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH0_TX_TDS_ANA_2_UNION */
#define ABB_CH0_TX_TDS_ANA_2_ADDR                     (ABB_BASE_ADDR + 0xA14)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr03。
 bit[7:1]    保留
 bit[0]      CH0 TX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH0_TX_TDS_ANA_3_UNION */
#define ABB_CH0_TX_TDS_ANA_3_ADDR                     (ABB_BASE_ADDR + 0xA15)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr04。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_TX_TDS_ANA_4_ADDR                     (ABB_BASE_ADDR + 0xA16)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr05。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_TX_TDS_ANA_5_ADDR                     (ABB_BASE_ADDR + 0xA17)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr00。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz（默认）    
             11：20MHz       
 bit[5]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[4]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    TX模拟电路模式控制：
             000：4G
             001：3G &amp; TDS
             010：CA
             011：2G
             1xx：CDMA（默认）
   UNION结构:  ABB_CH0_TX_X_ANA_0_UNION */
#define ABB_CH0_TX_X_ANA_0_ADDR                       (ABB_BASE_ADDR + 0xA18)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr01。
 bit[7:6]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u（默认） 
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH0_TX_X_ANA_1_UNION */
#define ABB_CH0_TX_X_ANA_1_ADDR                       (ABB_BASE_ADDR + 0xA19)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr02。
 bit[7:3]    保留
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH0_TX_X_ANA_2_UNION */
#define ABB_CH0_TX_X_ANA_2_ADDR                       (ABB_BASE_ADDR + 0xA1A)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr03。
 bit[7:1]    保留
 bit[0]      CH0 TX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH0_TX_X_ANA_3_UNION */
#define ABB_CH0_TX_X_ANA_3_ADDR                       (ABB_BASE_ADDR + 0xA1B)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr04。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_TX_X_ANA_4_ADDR                       (ABB_BASE_ADDR + 0xA1C)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr05。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_TX_X_ANA_5_ADDR                       (ABB_BASE_ADDR + 0xA1D)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr00。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz（默认）    
             11：20MHz       
 bit[5]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[4]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    TX模拟电路模式控制：
             000：4G
             001：3G &amp; TDS
             010：CA
             011：2G（默认）
             1xx：CDMA
   UNION结构:  ABB_CH0_TX_IDLE_ANA_0_UNION */
#define ABB_CH0_TX_IDLE_ANA_0_ADDR                    (ABB_BASE_ADDR + 0xA1E)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr01。
 bit[7:6]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u（默认） 
             
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH0_TX_IDLE_ANA_1_UNION */
#define ABB_CH0_TX_IDLE_ANA_1_ADDR                    (ABB_BASE_ADDR + 0xA1F)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr02。
 bit[7:3]    保留
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH0_TX_IDLE_ANA_2_UNION */
#define ABB_CH0_TX_IDLE_ANA_2_ADDR                    (ABB_BASE_ADDR + 0xA20)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr03。
 bit[7:1]    保留
 bit[0]      CH0 TX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH0_TX_IDLE_ANA_3_UNION */
#define ABB_CH0_TX_IDLE_ANA_3_ADDR                    (ABB_BASE_ADDR + 0xA21)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr04。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_TX_IDLE_ANA_4_ADDR                    (ABB_BASE_ADDR + 0xA22)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr05。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_TX_IDLE_ANA_5_ADDR                    (ABB_BASE_ADDR + 0xA23)

/* 寄存器说明：CH0模拟读写寄存器
 bit[7]      保留
 bit[6]      TXDAC/ETDAC自动tuning控制（用于数字部分控制）
             0：手动tuning，tuning选择TX_TUNE1,TX_TUNE2,TX_TUNE3的值(默认)
             1：自动tuning，TX通道的calibration值来自REG_DEBUG_ANA12
 bit[5]      TX 采样时钟沿选择：
             0：正沿(默认)
             1：反沿
 bit[4]      TXDAC LPF共模电压选择：
             0：VCM=650mV（针对TXDAC输出共模电压为650mV的情况）
             1：VCM=500mV（针对TXDAC输出共模电压为500mV的情况）(默认)
 bit[3:2]    TX内部通过灌电流调整LPF输入端的共模电压：
             00：共模电压不调整（针对TXDAC输出共模电压为650mV的情况）；
             01：共模电压增加145mV（针对TXDAC输出共模电压为500mV的情况）；
             10：共模电压增加21mV（用于Debug）；
             11：共模电压增加166mV（用于Debug）。
 bit[1]      TX I channel  dummy logic control signal
             1：enable(默认)
             0：disable
 bit[0]      TX Q channel  dummy logic control signal
             1：enable(默认)
             0：disable
   UNION结构:  ABB_CH0_REG_DEBUG_ANA00_UNION */
#define ABB_CH0_REG_DEBUG_ANA00_ADDR                  (ABB_BASE_ADDR + 0xA24)

/* 寄存器说明：CH0模拟读写寄存器
 bit[7]      保留
 bit[6:0]    TX_TUNE1控制信号
   UNION结构:  ABB_CH0_REG_DEBUG_ANA01_UNION */
#define ABB_CH0_REG_DEBUG_ANA01_ADDR                  (ABB_BASE_ADDR + 0xA25)

/* 寄存器说明：CH0模拟读写寄存器
 bit[7]      保留
 bit[6:0]    TX_TUNE2控制信号
   UNION结构:  ABB_CH0_REG_DEBUG_ANA02_UNION */
#define ABB_CH0_REG_DEBUG_ANA02_ADDR                  (ABB_BASE_ADDR + 0xA26)

/* 寄存器说明：CH0模拟读写寄存器
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_REG_DEBUG_ANA03_ADDR                  (ABB_BASE_ADDR + 0xA27)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr00。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz
             10：10MHz（默认)
             11：20MHz       
 bit[5]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[4]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    TX模拟电路模式控制：
             000：4G
             001：3G &amp; TDS
             010：CA
             011：2G(默认)
             1xx：CDMA
   UNION结构:  ABB_CH1_TX_2G_ANA_0_UNION */
#define ABB_CH1_TX_2G_ANA_0_ADDR                      (ABB_BASE_ADDR + 0xA40)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr01。
 bit[7:6]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u （默认）
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH1_TX_2G_ANA_1_UNION */
#define ABB_CH1_TX_2G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0xA41)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr02。
 bit[7:3]    保留
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH1_TX_2G_ANA_2_UNION */
#define ABB_CH1_TX_2G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0xA42)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr03。
 bit[7:1]    保留
 bit[0]      CH1 TX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH1_TX_2G_ANA_3_UNION */
#define ABB_CH1_TX_2G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0xA43)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr04。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_TX_2G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0xA44)

/* 寄存器说明：TX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr05。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_TX_2G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0xA45)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr00。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz（默认）    
             11：20MHz       
 bit[5]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[4]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    TX模拟电路模式控制：
             000：4G
             001：3G &amp; TDS（默认）
             010：CA
             011：2G
             1xx：CDMA
   UNION结构:  ABB_CH1_TX_3G_ANA_0_UNION */
#define ABB_CH1_TX_3G_ANA_0_ADDR                      (ABB_BASE_ADDR + 0xA46)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr01。
 bit[7:6]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u （默认）
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH1_TX_3G_ANA_1_UNION */
#define ABB_CH1_TX_3G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0xA47)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr02。
 bit[7:3]    保留
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH1_TX_3G_ANA_2_UNION */
#define ABB_CH1_TX_3G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0xA48)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr03。
 bit[7:1]    保留
 bit[0]      CH1 TX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH1_TX_3G_ANA_3_UNION */
#define ABB_CH1_TX_3G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0xA49)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr04。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_TX_3G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0xA4A)

/* 寄存器说明：TX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr05。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_TX_3G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0xA4B)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr00。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz    
             11：20MHz（默认）       
 bit[5]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[4]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    TX模拟电路模式控制：
             000：4G（默认）
             001：3G &amp; TDS
             010：CA
             011：2G
             1xx：CDMA
   UNION结构:  ABB_CH1_TX_4G_ANA_0_UNION */
#define ABB_CH1_TX_4G_ANA_0_ADDR                      (ABB_BASE_ADDR + 0xA4C)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr01。
 bit[7:6]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u（默认）
             10：         8u    8u
             11：         3u    3u 
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH1_TX_4G_ANA_1_UNION */
#define ABB_CH1_TX_4G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0xA4D)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr02。
 bit[7:3]    保留
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH1_TX_4G_ANA_2_UNION */
#define ABB_CH1_TX_4G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0xA4E)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr03。
 bit[7:1]    保留
 bit[0]      CH1 TX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH1_TX_4G_ANA_3_UNION */
#define ABB_CH1_TX_4G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0xA4F)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr04。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_TX_4G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0xA50)

/* 寄存器说明：TX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr05。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_TX_4G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0xA51)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr00。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz（默认）    
             11：20MHz       
 bit[5]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[4]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    TX模拟电路模式控制：
             000：4G
             001：3G &amp; TDS（默认）
             010：CA
             011：2G
             1xx：CDMA
   UNION结构:  ABB_CH1_TX_TDS_ANA_0_UNION */
#define ABB_CH1_TX_TDS_ANA_0_ADDR                     (ABB_BASE_ADDR + 0xA52)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr01。
 bit[7:6]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u（默认） 
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH1_TX_TDS_ANA_1_UNION */
#define ABB_CH1_TX_TDS_ANA_1_ADDR                     (ABB_BASE_ADDR + 0xA53)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr02。
 bit[7:3]    保留
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH1_TX_TDS_ANA_2_UNION */
#define ABB_CH1_TX_TDS_ANA_2_ADDR                     (ABB_BASE_ADDR + 0xA54)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr03。
 bit[7:1]    保留
 bit[0]      CH1 TX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH1_TX_TDS_ANA_3_UNION */
#define ABB_CH1_TX_TDS_ANA_3_ADDR                     (ABB_BASE_ADDR + 0xA55)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr04。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_TX_TDS_ANA_4_ADDR                     (ABB_BASE_ADDR + 0xA56)

/* 寄存器说明：TX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr05。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_TX_TDS_ANA_5_ADDR                     (ABB_BASE_ADDR + 0xA57)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr00。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz（默认）    
             11：20MHz       
 bit[5]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[4]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    TX模拟电路模式控制：
             000：4G
             001：3G &amp; TDS
             010：CA
             011：2G
             1xx：CDMA（默认）
   UNION结构:  ABB_CH1_TX_X_ANA_0_UNION */
#define ABB_CH1_TX_X_ANA_0_ADDR                       (ABB_BASE_ADDR + 0xA58)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr01。
 bit[7:6]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u（默认） 
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH1_TX_X_ANA_1_UNION */
#define ABB_CH1_TX_X_ANA_1_ADDR                       (ABB_BASE_ADDR + 0xA59)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr02。
 bit[7:3]    保留
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH1_TX_X_ANA_2_UNION */
#define ABB_CH1_TX_X_ANA_2_ADDR                       (ABB_BASE_ADDR + 0xA5A)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr03。
 bit[7:1]    保留
 bit[0]      CH1 TX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH1_TX_X_ANA_3_UNION */
#define ABB_CH1_TX_X_ANA_3_ADDR                       (ABB_BASE_ADDR + 0xA5B)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr04。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_TX_X_ANA_4_ADDR                       (ABB_BASE_ADDR + 0xA5C)

/* 寄存器说明：TX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr05。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_TX_X_ANA_5_ADDR                       (ABB_BASE_ADDR + 0xA5D)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr00。
 bit[7:6]    TX filter截止频率选择：
             00：20MHz
             01：40MHz       
             10：10MHz（默认）    
             11：20MHz       
 bit[5]      TX_I DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭
 bit[4]      TX_Q DAC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    TX模拟电路模式控制：
             000：4G
             001：3G &amp; TDS
             010：CA
             011：2G（默认）
             1xx：CDMA
   UNION结构:  ABB_CH1_TX_IDLE_ANA_0_UNION */
#define ABB_CH1_TX_IDLE_ANA_0_ADDR                    (ABB_BASE_ADDR + 0xA5E)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr01。
 bit[7:6]    TX Mode 时钟控制：
             00：1分频（默认）
             01：2分频
             10：8分频
             11：4分频
 bit[5:4]    LPF 运放偏置电流调整
             运放电流：   op1   op2
             00：         10u   10u 
             01：         5u    5u
             10：         8u    8u
             11：         3u    3u（默认） 
             
 bit[3:2]    LPF OP2 电流模式调整
             00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
             01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
             10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
             11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
 bit[1:0]    LPF OP1 电流模式调整
             00/01/11 输出级电流正常，miller补偿电容正常
             10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置）
   UNION结构:  ABB_CH1_TX_IDLE_ANA_1_UNION */
#define ABB_CH1_TX_IDLE_ANA_1_ADDR                    (ABB_BASE_ADDR + 0xA5F)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr02。
 bit[7:3]    保留
 bit[2:0]    基带TX通道LPF电路电流控制
             000：1.0x
             001：0.8x
             010：0.6x
             011：0.4x
             100：1.8x
             101：1.6x
             110：1.4x
             111：1.2x
   UNION结构:  ABB_CH1_TX_IDLE_ANA_2_UNION */
#define ABB_CH1_TX_IDLE_ANA_2_ADDR                    (ABB_BASE_ADDR + 0xA60)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr03。
 bit[7:1]    保留
 bit[0]      CH1 TX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH1_TX_IDLE_ANA_3_UNION */
#define ABB_CH1_TX_IDLE_ANA_3_ADDR                    (ABB_BASE_ADDR + 0xA61)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr04。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_TX_IDLE_ANA_4_ADDR                    (ABB_BASE_ADDR + 0xA62)

/* 寄存器说明：TX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr05。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_TX_IDLE_ANA_5_ADDR                    (ABB_BASE_ADDR + 0xA63)

/* 寄存器说明：CH1模拟读写寄存器
 bit[7]      保留
 bit[6]      TXDAC/ETDAC自动tuning控制（用于数字部分控制）
             0：手动tuning，tuning选择TX_TUNE1,TX_TUNE2,TX_TUNE3的值(默认)
             1：自动tuning，TX通道的calibration值来自REG_DEBUG_ANA12
 bit[5]      TX 采样时钟沿选择：
             0：正沿(默认)
             1：反沿
 bit[4]      TXDAC LPF共模电压选择：
             0：VCM=650mV（针对TXDAC输出共模电压为650mV的情况）
             1：VCM=500mV（针对TXDAC输出共模电压为500mV的情况）(默认)
 bit[3:2]    TX内部通过灌电流调整LPF输入端的共模电压：
             00：共模电压不调整（针对TXDAC输出共模电压为650mV的情况）；
             01：共模电压增加145mV（针对TXDAC输出共模电压为500mV的情况）；
             10：共模电压增加21mV（用于Debug）；
             11：共模电压增加166mV（用于Debug）。
 bit[1]      TX I channel  dummy logic control signal
             1：enable(默认)
             0：disable
 bit[0]      TX Q channel  dummy logic control signal
             1：enable(默认)
             0：disable
   UNION结构:  ABB_CH1_REG_DEBUG_ANA00_UNION */
#define ABB_CH1_REG_DEBUG_ANA00_ADDR                  (ABB_BASE_ADDR + 0xA64)

/* 寄存器说明：CH1模拟读写寄存器
 bit[7]      保留
 bit[6:0]    TX_TUNE1控制信号
   UNION结构:  ABB_CH1_REG_DEBUG_ANA01_UNION */
#define ABB_CH1_REG_DEBUG_ANA01_ADDR                  (ABB_BASE_ADDR + 0xA65)

/* 寄存器说明：CH1模拟读写寄存器
 bit[7]      保留
 bit[6:0]    TX_TUNE2控制信号
   UNION结构:  ABB_CH1_REG_DEBUG_ANA02_UNION */
#define ABB_CH1_REG_DEBUG_ANA02_ADDR                  (ABB_BASE_ADDR + 0xA66)

/* 寄存器说明：CH0模拟读写寄存器
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_REG_DEBUG_ANA03_ADDR                  (ABB_BASE_ADDR + 0xA67)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr06。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXQ_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS
             011：2G(默认)
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH0_RX_2G_ANA_0_UNION */
#define ABB_CH0_RX_2G_ANA_0_ADDR                      (ABB_BASE_ADDR + 0xC00)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr07。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    保留
   UNION结构:  ABB_CH0_RX_2G_ANA_1_UNION */
#define ABB_CH0_RX_2G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0xC01)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr08。
 bit[7]      保留
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_2G_ANA_2_UNION */
#define ABB_CH0_RX_2G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0xC02)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr09。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_2G_ANA_3_UNION */
#define ABB_CH0_RX_2G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0xC03)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr10。
 bit[7]      DEM 使能
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH0_RX_2G_ANA_4_UNION */
#define ABB_CH0_RX_2G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0xC04)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr11。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    保留
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      保留
   UNION结构:  ABB_CH0_RX_2G_ANA_5_UNION */
#define ABB_CH0_RX_2G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0xC05)


#define ABB_CH0_RX_2G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0xC06)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr13。
 bit[7:4]    保留
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_2G_ANA_7_UNION */
#define ABB_CH0_RX_2G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0xC07)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr14。
 bit[7]      保留
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    保留
   UNION结构:  ABB_CH0_RX_2G_ANA_8_UNION */
#define ABB_CH0_RX_2G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0xC08)


#define ABB_CH0_RX_2G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0xC09)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr16。
 bit[7:5]    保留
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      保留
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH0_RX_2G_ANA_10_UNION */
#define ABB_CH0_RX_2G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0xC0A)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr17。
 bit[7:1]    保留
 bit[0]      CH0 RX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH0_RX_2G_ANA_11_UNION */
#define ABB_CH0_RX_2G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0xC0B)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr18。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_RX_2G_ANA_12_ADDR                     (ABB_BASE_ADDR + 0xC0C)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr19。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_RX_2G_ANA_13_ADDR                     (ABB_BASE_ADDR + 0xC0D)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr06。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    模式控制：
             000：4G 
             001：3G(默认)
             010：3G_DC &amp; TDS 
             011：2G
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH0_RX_3G_ANA_0_UNION */
#define ABB_CH0_RX_3G_ANA_0_ADDR                      (ABB_BASE_ADDR + 0xC0E)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr07。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    保留
   UNION结构:  ABB_CH0_RX_3G_ANA_1_UNION */
#define ABB_CH0_RX_3G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0xC0F)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr08。
 bit[7]      保留
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_3G_ANA_2_UNION */
#define ABB_CH0_RX_3G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0xC10)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr09。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_3G_ANA_3_UNION */
#define ABB_CH0_RX_3G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0xC11)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr10。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH0_RX_3G_ANA_4_UNION */
#define ABB_CH0_RX_3G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0xC12)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr11。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    保留
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      保留
   UNION结构:  ABB_CH0_RX_3G_ANA_5_UNION */
#define ABB_CH0_RX_3G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0xC13)


#define ABB_CH0_RX_3G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0xC14)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr13。
 bit[7:4]    保留
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_3G_ANA_7_UNION */
#define ABB_CH0_RX_3G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0xC15)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr14。
 bit[7]      保留
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    保留
   UNION结构:  ABB_CH0_RX_3G_ANA_8_UNION */
#define ABB_CH0_RX_3G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0xC16)


#define ABB_CH0_RX_3G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0xC17)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr16。
 bit[7:5]    保留
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      保留
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH0_RX_3G_ANA_10_UNION */
#define ABB_CH0_RX_3G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0xC18)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr17。
 bit[7:1]    保留
 bit[0]      CH0 RX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH0_RX_3G_ANA_11_UNION */
#define ABB_CH0_RX_3G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0xC19)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr18。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_RX_3G_ANA_12_ADDR                     (ABB_BASE_ADDR + 0xC1A)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr19。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_RX_3G_ANA_13_ADDR                     (ABB_BASE_ADDR + 0xC1B)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr06。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    模式控制：
             000：4G (默认)
             001：3G
             010：3G_DC &amp; TDS
             011：2G
             100：CA
             101：CDMA
             others：CDMA
   UNION结构:  ABB_CH0_RX_4G_ANA_0_UNION */
#define ABB_CH0_RX_4G_ANA_0_ADDR                      (ABB_BASE_ADDR + 0xC1C)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr07。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[1:0]    保留
   UNION结构:  ABB_CH0_RX_4G_ANA_1_UNION */
#define ABB_CH0_RX_4G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0xC1D)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr08。
 bit[7]      保留
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_4G_ANA_2_UNION */
#define ABB_CH0_RX_4G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0xC1E)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr09。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_4G_ANA_3_UNION */
#define ABB_CH0_RX_4G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0xC1F)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr10。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH0_RX_4G_ANA_4_UNION */
#define ABB_CH0_RX_4G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0xC20)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr11。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    保留
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      保留
   UNION结构:  ABB_CH0_RX_4G_ANA_5_UNION */
#define ABB_CH0_RX_4G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0xC21)


#define ABB_CH0_RX_4G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0xC22)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr13。
 bit[7:4]    保留
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_4G_ANA_7_UNION */
#define ABB_CH0_RX_4G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0xC23)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr14。
 bit[7]      保留
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    保留
   UNION结构:  ABB_CH0_RX_4G_ANA_8_UNION */
#define ABB_CH0_RX_4G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0xC24)


#define ABB_CH0_RX_4G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0xC25)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr16。
 bit[7:5]    保留
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      保留
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH0_RX_4G_ANA_10_UNION */
#define ABB_CH0_RX_4G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0xC26)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr17。
 bit[7:1]    保留
 bit[0]      CH0 RX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH0_RX_4G_ANA_11_UNION */
#define ABB_CH0_RX_4G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0xC27)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr18。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_RX_4G_ANA_12_ADDR                     (ABB_BASE_ADDR + 0xC28)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr19。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_RX_4G_ANA_13_ADDR                     (ABB_BASE_ADDR + 0xC29)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr06。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS(默认)
             011：2G
             100：CA
             101：CDMA
             others：CDMA
   UNION结构:  ABB_CH0_RX_TDS_ANA_0_UNION */
#define ABB_CH0_RX_TDS_ANA_0_ADDR                     (ABB_BASE_ADDR + 0xC2A)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr07。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    保留
   UNION结构:  ABB_CH0_RX_TDS_ANA_1_UNION */
#define ABB_CH0_RX_TDS_ANA_1_ADDR                     (ABB_BASE_ADDR + 0xC2B)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr08。
 bit[7]      保留
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_TDS_ANA_2_UNION */
#define ABB_CH0_RX_TDS_ANA_2_ADDR                     (ABB_BASE_ADDR + 0xC2C)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr09。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_TDS_ANA_3_UNION */
#define ABB_CH0_RX_TDS_ANA_3_ADDR                     (ABB_BASE_ADDR + 0xC2D)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr10。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
             
   UNION结构:  ABB_CH0_RX_TDS_ANA_4_UNION */
#define ABB_CH0_RX_TDS_ANA_4_ADDR                     (ABB_BASE_ADDR + 0xC2E)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr11。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    保留
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      保留
   UNION结构:  ABB_CH0_RX_TDS_ANA_5_UNION */
#define ABB_CH0_RX_TDS_ANA_5_ADDR                     (ABB_BASE_ADDR + 0xC2F)


#define ABB_CH0_RX_TDS_ANA_6_ADDR                     (ABB_BASE_ADDR + 0xC30)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr13。
 bit[7:4]    保留
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_TDS_ANA_7_UNION */
#define ABB_CH0_RX_TDS_ANA_7_ADDR                     (ABB_BASE_ADDR + 0xC31)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr14。
 bit[7]      保留
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    保留
   UNION结构:  ABB_CH0_RX_TDS_ANA_8_UNION */
#define ABB_CH0_RX_TDS_ANA_8_ADDR                     (ABB_BASE_ADDR + 0xC32)


#define ABB_CH0_RX_TDS_ANA_9_ADDR                     (ABB_BASE_ADDR + 0xC33)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr16。
 bit[7:5]    保留
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      保留
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH0_RX_TDS_ANA_10_UNION */
#define ABB_CH0_RX_TDS_ANA_10_ADDR                    (ABB_BASE_ADDR + 0xC34)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr17。
 bit[7:1]    保留
 bit[0]      CH0 RX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH0_RX_TDS_ANA_11_UNION */
#define ABB_CH0_RX_TDS_ANA_11_ADDR                    (ABB_BASE_ADDR + 0xC35)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr18。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_RX_TDS_ANA_12_ADDR                    (ABB_BASE_ADDR + 0xC36)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr19。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_RX_TDS_ANA_13_ADDR                    (ABB_BASE_ADDR + 0xC37)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr06。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[3]      保留
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS
             011：2G
             100：CA
             101：CDMA(默认)
             others:CDMA
   UNION结构:  ABB_CH0_RX_X_ANA_0_UNION */
#define ABB_CH0_RX_X_ANA_0_ADDR                       (ABB_BASE_ADDR + 0xC38)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr07。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    保留
   UNION结构:  ABB_CH0_RX_X_ANA_1_UNION */
#define ABB_CH0_RX_X_ANA_1_ADDR                       (ABB_BASE_ADDR + 0xC39)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr08。
 bit[7]      保留
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_X_ANA_2_UNION */
#define ABB_CH0_RX_X_ANA_2_ADDR                       (ABB_BASE_ADDR + 0xC3A)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr09。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_X_ANA_3_UNION */
#define ABB_CH0_RX_X_ANA_3_ADDR                       (ABB_BASE_ADDR + 0xC3B)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr10。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH0_RX_X_ANA_4_UNION */
#define ABB_CH0_RX_X_ANA_4_ADDR                       (ABB_BASE_ADDR + 0xC3C)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr11。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    保留
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      保留
   UNION结构:  ABB_CH0_RX_X_ANA_5_UNION */
#define ABB_CH0_RX_X_ANA_5_ADDR                       (ABB_BASE_ADDR + 0xC3D)


#define ABB_CH0_RX_X_ANA_6_ADDR                       (ABB_BASE_ADDR + 0xC3E)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr13。
 bit[7:4]    保留
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_X_ANA_7_UNION */
#define ABB_CH0_RX_X_ANA_7_ADDR                       (ABB_BASE_ADDR + 0xC3F)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr14。
 bit[7]      保留
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    保留
   UNION结构:  ABB_CH0_RX_X_ANA_8_UNION */
#define ABB_CH0_RX_X_ANA_8_ADDR                       (ABB_BASE_ADDR + 0xC40)


#define ABB_CH0_RX_X_ANA_9_ADDR                       (ABB_BASE_ADDR + 0xC41)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr16。
 bit[7:5]    保留
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      保留
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH0_RX_X_ANA_10_UNION */
#define ABB_CH0_RX_X_ANA_10_ADDR                      (ABB_BASE_ADDR + 0xC42)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr17。
 bit[7:1]    保留
 bit[0]      CH0 RX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH0_RX_X_ANA_11_UNION */
#define ABB_CH0_RX_X_ANA_11_ADDR                      (ABB_BASE_ADDR + 0xC43)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr18。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_RX_X_ANA_12_ADDR                      (ABB_BASE_ADDR + 0xC44)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr19。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_RX_X_ANA_13_ADDR                      (ABB_BASE_ADDR + 0xC45)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr06。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[3]      Reserved
 bit[2:0]    模式控制：
             000：4G
             001：3G
             010：3G_DC &amp; TDS
             011：2G(默认)
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH0_RX_IDLE_ANA_0_UNION */
#define ABB_CH0_RX_IDLE_ANA_0_ADDR                    (ABB_BASE_ADDR + 0xC46)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr07。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    保留
   UNION结构:  ABB_CH0_RX_IDLE_ANA_1_UNION */
#define ABB_CH0_RX_IDLE_ANA_1_ADDR                    (ABB_BASE_ADDR + 0xC47)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr08。
 bit[7]      保留
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_IDLE_ANA_2_UNION */
#define ABB_CH0_RX_IDLE_ANA_2_ADDR                    (ABB_BASE_ADDR + 0xC48)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr09。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_IDLE_ANA_3_UNION */
#define ABB_CH0_RX_IDLE_ANA_3_ADDR                    (ABB_BASE_ADDR + 0xC49)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr10。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
             
   UNION结构:  ABB_CH0_RX_IDLE_ANA_4_UNION */
#define ABB_CH0_RX_IDLE_ANA_4_ADDR                    (ABB_BASE_ADDR + 0xC4A)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr11。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    保留
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      保留
   UNION结构:  ABB_CH0_RX_IDLE_ANA_5_UNION */
#define ABB_CH0_RX_IDLE_ANA_5_ADDR                    (ABB_BASE_ADDR + 0xC4B)


#define ABB_CH0_RX_IDLE_ANA_6_ADDR                    (ABB_BASE_ADDR + 0xC4C)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr13。
 bit[7:4]    保留
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH0_RX_IDLE_ANA_7_UNION */
#define ABB_CH0_RX_IDLE_ANA_7_ADDR                    (ABB_BASE_ADDR + 0xC4D)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr14。
 bit[7]      保留
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    保留
   UNION结构:  ABB_CH0_RX_IDLE_ANA_8_UNION */
#define ABB_CH0_RX_IDLE_ANA_8_ADDR                    (ABB_BASE_ADDR + 0xC4E)


#define ABB_CH0_RX_IDLE_ANA_9_ADDR                    (ABB_BASE_ADDR + 0xC4F)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr16。
 bit[7:5]    保留
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      保留
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH0_RX_IDLE_ANA_10_UNION */
#define ABB_CH0_RX_IDLE_ANA_10_ADDR                   (ABB_BASE_ADDR + 0xC50)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr17。
 bit[7:1]    保留
 bit[0]      CH0 RX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH0_RX_IDLE_ANA_11_UNION */
#define ABB_CH0_RX_IDLE_ANA_11_ADDR                   (ABB_BASE_ADDR + 0xC51)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr18。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_RX_IDLE_ANA_12_ADDR                   (ABB_BASE_ADDR + 0xC52)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr19。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_RX_IDLE_ANA_13_ADDR                   (ABB_BASE_ADDR + 0xC53)

/* 寄存器说明：CH0模拟读写寄存器
 bit[7:5]    保留
 bit[4]      ADC输入共模选择
             0：0.65V
             1：0.5V
 bit[3]      ADC 输入共模调整使能
             0：不使能共模调整电路
             1：使能共模调整电路
 bit[2]      ADC op1 offset校准使能
             0：不使能
             1：使能
 bit[1]      ADC OP1 offset calibration启动：
             0：不启动
             1：启动
 bit[0]      ADC 量化器校准使能
             0：不使能
             1：使能
   UNION结构:  ABB_CH0_REG_DEBUG_ANA04_UNION */
#define ABB_CH0_REG_DEBUG_ANA04_ADDR                  (ABB_BASE_ADDR + 0xC54)

/* 寄存器说明：CH0模拟读写寄存器
 bit[7:5]    overload 码配置
             00：16个连续最大码或者最小码
             01：8个连续最大码或者最小码
             10：4个连续最大码或者最小码
             11：关闭Overload检测
 bit[4]      RC tunning码选择
             0：自动
             1：来自寄存器
 bit[3]      保留
 bit[2]      上升沿启动CK Tuning
 bit[1]      ADC启动选择
             0：自动启动
             1：手动启动
 bit[0]      ADC pump时钟门控
             1：可关闭
             0：一直打开
   UNION结构:  ABB_CH0_REG_DEBUG_ANA05_UNION */
#define ABB_CH0_REG_DEBUG_ANA05_ADDR                  (ABB_BASE_ADDR + 0xC55)

/* 寄存器说明：CH0模拟读写寄存器
   详      述：ADC pup启动顺序手工控制
            各bit对应不同模块(对I/Q同时有效，高电平有效)：
            bit7=1: 解除CAP3的RESET
            bit6=1：解除CAP2的RESET
            bit5=1: 解除CAP1的RESET
            bit4=1: 解除OP的PD
            bit3=1: 解除反馈DAC的PD
            bit2=1: 启动量化器的校准
            bit1=1: 解除CKGEN的PD
            bit0=1: 解除量化器的PD
   UNION结构 ：无 */
#define ABB_CH0_REG_DEBUG_ANA06_ADDR                  (ABB_BASE_ADDR + 0xC56)

/* 寄存器说明：CH0模拟读写寄存器
   详      述：RX积分器1_TUNE码
   UNION结构 ：无 */
#define ABB_CH0_REG_DEBUG_ANA07_ADDR                  (ABB_BASE_ADDR + 0xC57)

/* 寄存器说明：CH0模拟读写寄存器
   详      述：RX积分器2_TUNE码
   UNION结构 ：无 */
#define ABB_CH0_REG_DEBUG_ANA08_ADDR                  (ABB_BASE_ADDR + 0xC58)

/* 寄存器说明：CH0模拟读写寄存器
   详      述：RX积分器3_TUNE码
   UNION结构 ：无 */
#define ABB_CH0_REG_DEBUG_ANA09_ADDR                  (ABB_BASE_ADDR + 0xC59)

/* 寄存器说明：CH0模拟读写寄存器
 bit[7:5]    保留
 bit[4]      RX ADC自动tuning控制（用于数字部分控制）
             0：手动tuning，tuning选择RX_TUNE1,RX_TUNE2,RX_TUNE3的值(默认)
             1：自动tuning，RX通道的calibration值来自REG_DEBUG_ANA12
 bit[3]      保留
 bit[2:0]    ADC 差分Buffer电流调节控制
             000：5u
             001：4u
             010：3u
             011：2u
             100：2u
             101：10u
             110：8u
             111：6u
   UNION结构:  ABB_CH0_REG_DEBUG_ANA10_UNION */
#define ABB_CH0_REG_DEBUG_ANA10_ADDR                  (ABB_BASE_ADDR + 0xC5A)

/* 寄存器说明：CH0模拟读写寄存器
 bit[7:2]    保留
 bit[1]      RXADC中第一级积分器运放offset校准值调整控制：
             0：无效
             1：有效
 bit[0]      运放offset是否起作用控制：
             0：无效
             1：有效
   UNION结构:  ABB_CH0_REG_DEBUG_ANA11_UNION */
#define ABB_CH0_REG_DEBUG_ANA11_ADDR                  (ABB_BASE_ADDR + 0xC5B)

/* 寄存器说明：CH0模拟读写寄存器
   详      述：Tuning code配置值
   UNION结构 ：无 */
#define ABB_CH0_REG_DEBUG_ANA12_ADDR                  (ABB_BASE_ADDR + 0xC5C)

/* 寄存器说明：CH0模拟读写寄存器
 bit[7:1]    保留
 bit[0]      Tuning code来源选择(用于数字部分控制)：
             0：寄存器配置（默认）
             1：自动更新
   UNION结构:  ABB_CH0_REG_DEBUG_ANA13_UNION */
#define ABB_CH0_REG_DEBUG_ANA13_ADDR                  (ABB_BASE_ADDR + 0xC5D)

/* 寄存器说明：CH0模拟只读寄存器
 bit[7:2]    保留
 bit[1]      RXB OP1 offset校准完成标志位：
             0:校准未完成
             1:校准完成
 bit[0]      RXA OP1 offset校准完成标志位：
             0:校准未完成
             1:校准完成
   UNION结构:  ABB_CH0_REG_ANALOG_RO0_UNION */
#define ABB_CH0_REG_ANALOG_RO0_ADDR                   (ABB_BASE_ADDR + 0xC5E)

/* 寄存器说明：CH0模拟只读寄存器
 bit[7:6]    保留
 bit[5:0]    RX CK TUNE CODE
   UNION结构:  ABB_CH0_REG_ANALOG_RO1_UNION */
#define ABB_CH0_REG_ANALOG_RO1_ADDR                   (ABB_BASE_ADDR + 0xC5F)

/* 寄存器说明：CH0模拟只读寄存器
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_REG_ANALOG_RO2_ADDR                   (ABB_BASE_ADDR + 0xC60)

/* 寄存器说明：CH0模拟只读寄存器
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_REG_ANALOG_RO3_ADDR                   (ABB_BASE_ADDR + 0xC61)

/* 寄存器说明：CH0模拟只读寄存器
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH0_REG_ANALOG_RO4_ADDR                   (ABB_BASE_ADDR + 0xC62)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr06。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXQ_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS
             011：2G(默认)
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH1_RX_2G_ANA_0_UNION */
#define ABB_CH1_RX_2G_ANA_0_ADDR                      (ABB_BASE_ADDR + 0xC80)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr07。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    保留
   UNION结构:  ABB_CH1_RX_2G_ANA_1_UNION */
#define ABB_CH1_RX_2G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0xC81)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr08。
 bit[7]      保留
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_2G_ANA_2_UNION */
#define ABB_CH1_RX_2G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0xC82)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr09。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_2G_ANA_3_UNION */
#define ABB_CH1_RX_2G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0xC83)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr10。
 bit[7]      DEM 使能
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH1_RX_2G_ANA_4_UNION */
#define ABB_CH1_RX_2G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0xC84)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr11。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    保留
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      保留
   UNION结构:  ABB_CH1_RX_2G_ANA_5_UNION */
#define ABB_CH1_RX_2G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0xC85)


#define ABB_CH1_RX_2G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0xC86)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr13。
 bit[7:4]    保留
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_2G_ANA_7_UNION */
#define ABB_CH1_RX_2G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0xC87)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr14。
 bit[7]      保留
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    保留
   UNION结构:  ABB_CH1_RX_2G_ANA_8_UNION */
#define ABB_CH1_RX_2G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0xC88)


#define ABB_CH1_RX_2G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0xC89)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr16。
 bit[7:5]    保留
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      保留
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH1_RX_2G_ANA_10_UNION */
#define ABB_CH1_RX_2G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0xC8A)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr17。
 bit[7:1]    保留
 bit[0]      CH1 RX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH1_RX_2G_ANA_11_UNION */
#define ABB_CH1_RX_2G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0xC8B)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr18。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_RX_2G_ANA_12_ADDR                     (ABB_BASE_ADDR + 0xC8C)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr19。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_RX_2G_ANA_13_ADDR                     (ABB_BASE_ADDR + 0xC8D)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr06。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    模式控制：
             000：4G 
             001：3G(默认)
             010：3G_DC &amp; TDS 
             011：2G
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH1_RX_3G_ANA_0_UNION */
#define ABB_CH1_RX_3G_ANA_0_ADDR                      (ABB_BASE_ADDR + 0xC8E)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr07。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    保留
   UNION结构:  ABB_CH1_RX_3G_ANA_1_UNION */
#define ABB_CH1_RX_3G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0xC8F)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr08。
 bit[7]      保留
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_3G_ANA_2_UNION */
#define ABB_CH1_RX_3G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0xC90)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr09。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_3G_ANA_3_UNION */
#define ABB_CH1_RX_3G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0xC91)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr10。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH1_RX_3G_ANA_4_UNION */
#define ABB_CH1_RX_3G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0xC92)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr11。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    保留
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      保留
   UNION结构:  ABB_CH1_RX_3G_ANA_5_UNION */
#define ABB_CH1_RX_3G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0xC93)


#define ABB_CH1_RX_3G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0xC94)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr13。
 bit[7:4]    保留
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_3G_ANA_7_UNION */
#define ABB_CH1_RX_3G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0xC95)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr14。
 bit[7]      保留
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    保留
   UNION结构:  ABB_CH1_RX_3G_ANA_8_UNION */
#define ABB_CH1_RX_3G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0xC96)


#define ABB_CH1_RX_3G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0xC97)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr16。
 bit[7:5]    保留
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      保留
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH1_RX_3G_ANA_10_UNION */
#define ABB_CH1_RX_3G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0xC98)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr17。
 bit[7:1]    保留
 bit[0]      CH1 RX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH1_RX_3G_ANA_11_UNION */
#define ABB_CH1_RX_3G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0xC99)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr18。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_RX_3G_ANA_12_ADDR                     (ABB_BASE_ADDR + 0xC9A)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr19。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_RX_3G_ANA_13_ADDR                     (ABB_BASE_ADDR + 0xC9B)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr06。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    模式控制：
             000：4G (默认)
             001：3G
             010：3G_DC &amp; TDS
             011：2G
             100：CA
             101：CDMA
             others：CDMA
   UNION结构:  ABB_CH1_RX_4G_ANA_0_UNION */
#define ABB_CH1_RX_4G_ANA_0_ADDR                      (ABB_BASE_ADDR + 0xC9C)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr07。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[1:0]    保留
   UNION结构:  ABB_CH1_RX_4G_ANA_1_UNION */
#define ABB_CH1_RX_4G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0xC9D)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr08。
 bit[7]      保留
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_4G_ANA_2_UNION */
#define ABB_CH1_RX_4G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0xC9E)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr09。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_4G_ANA_3_UNION */
#define ABB_CH1_RX_4G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0xC9F)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr10。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH1_RX_4G_ANA_4_UNION */
#define ABB_CH1_RX_4G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0xCA0)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr11。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    保留
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      保留
   UNION结构:  ABB_CH1_RX_4G_ANA_5_UNION */
#define ABB_CH1_RX_4G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0xCA1)


#define ABB_CH1_RX_4G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0xCA2)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr13。
 bit[7:4]    保留
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_4G_ANA_7_UNION */
#define ABB_CH1_RX_4G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0xCA3)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr14。
 bit[7]      保留
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    保留
   UNION结构:  ABB_CH1_RX_4G_ANA_8_UNION */
#define ABB_CH1_RX_4G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0xCA4)


#define ABB_CH1_RX_4G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0xCA5)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr16。
 bit[7:5]    保留
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      保留
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH1_RX_4G_ANA_10_UNION */
#define ABB_CH1_RX_4G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0xCA6)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr17。
 bit[7:1]    保留
 bit[0]      CH1 RX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH1_RX_4G_ANA_11_UNION */
#define ABB_CH1_RX_4G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0xCA7)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr18。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_RX_4G_ANA_12_ADDR                     (ABB_BASE_ADDR + 0xCA8)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr19。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_RX_4G_ANA_13_ADDR                     (ABB_BASE_ADDR + 0xCA9)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr06。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS(默认)
             011：2G
             100：CA
             101：CDMA
             others：CDMA
   UNION结构:  ABB_CH1_RX_TDS_ANA_0_UNION */
#define ABB_CH1_RX_TDS_ANA_0_ADDR                     (ABB_BASE_ADDR + 0xCAA)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr07。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    保留
   UNION结构:  ABB_CH1_RX_TDS_ANA_1_UNION */
#define ABB_CH1_RX_TDS_ANA_1_ADDR                     (ABB_BASE_ADDR + 0xCAB)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr08。
 bit[7]      保留
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_TDS_ANA_2_UNION */
#define ABB_CH1_RX_TDS_ANA_2_ADDR                     (ABB_BASE_ADDR + 0xCAC)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr09。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_TDS_ANA_3_UNION */
#define ABB_CH1_RX_TDS_ANA_3_ADDR                     (ABB_BASE_ADDR + 0xCAD)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr10。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
             
   UNION结构:  ABB_CH1_RX_TDS_ANA_4_UNION */
#define ABB_CH1_RX_TDS_ANA_4_ADDR                     (ABB_BASE_ADDR + 0xCAE)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr11。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    保留
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      保留
   UNION结构:  ABB_CH1_RX_TDS_ANA_5_UNION */
#define ABB_CH1_RX_TDS_ANA_5_ADDR                     (ABB_BASE_ADDR + 0xCAF)


#define ABB_CH1_RX_TDS_ANA_6_ADDR                     (ABB_BASE_ADDR + 0xCB0)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr13。
 bit[7:4]    保留
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_TDS_ANA_7_UNION */
#define ABB_CH1_RX_TDS_ANA_7_ADDR                     (ABB_BASE_ADDR + 0xCB1)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr14。
 bit[7]      保留
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    保留
   UNION结构:  ABB_CH1_RX_TDS_ANA_8_UNION */
#define ABB_CH1_RX_TDS_ANA_8_ADDR                     (ABB_BASE_ADDR + 0xCB2)


#define ABB_CH1_RX_TDS_ANA_9_ADDR                     (ABB_BASE_ADDR + 0xCB3)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr16。
 bit[7:5]    保留
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      保留
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH1_RX_TDS_ANA_10_UNION */
#define ABB_CH1_RX_TDS_ANA_10_ADDR                    (ABB_BASE_ADDR + 0xCB4)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr17。
 bit[7:1]    保留
 bit[0]      CH1 RX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH1_RX_TDS_ANA_11_UNION */
#define ABB_CH1_RX_TDS_ANA_11_ADDR                    (ABB_BASE_ADDR + 0xCB5)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr18。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_RX_TDS_ANA_12_ADDR                    (ABB_BASE_ADDR + 0xCB6)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr19。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_RX_TDS_ANA_13_ADDR                    (ABB_BASE_ADDR + 0xCB7)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr06。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[3]      保留
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS
             011：2G
             100：CA
             101：CDMA(默认)
             others:CDMA
   UNION结构:  ABB_CH1_RX_X_ANA_0_UNION */
#define ABB_CH1_RX_X_ANA_0_ADDR                       (ABB_BASE_ADDR + 0xCB8)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr07。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    保留
   UNION结构:  ABB_CH1_RX_X_ANA_1_UNION */
#define ABB_CH1_RX_X_ANA_1_ADDR                       (ABB_BASE_ADDR + 0xCB9)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr08。
 bit[7]      保留
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_X_ANA_2_UNION */
#define ABB_CH1_RX_X_ANA_2_ADDR                       (ABB_BASE_ADDR + 0xCBA)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr09。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_X_ANA_3_UNION */
#define ABB_CH1_RX_X_ANA_3_ADDR                       (ABB_BASE_ADDR + 0xCBB)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr10。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH1_RX_X_ANA_4_UNION */
#define ABB_CH1_RX_X_ANA_4_ADDR                       (ABB_BASE_ADDR + 0xCBC)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr11。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    保留
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      保留
   UNION结构:  ABB_CH1_RX_X_ANA_5_UNION */
#define ABB_CH1_RX_X_ANA_5_ADDR                       (ABB_BASE_ADDR + 0xCBD)


#define ABB_CH1_RX_X_ANA_6_ADDR                       (ABB_BASE_ADDR + 0xCBE)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr13。
 bit[7:4]    保留
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_X_ANA_7_UNION */
#define ABB_CH1_RX_X_ANA_7_ADDR                       (ABB_BASE_ADDR + 0xCBF)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr14。
 bit[7]      保留
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    保留
   UNION结构:  ABB_CH1_RX_X_ANA_8_UNION */
#define ABB_CH1_RX_X_ANA_8_ADDR                       (ABB_BASE_ADDR + 0xCC0)


#define ABB_CH1_RX_X_ANA_9_ADDR                       (ABB_BASE_ADDR + 0xCC1)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr16。
 bit[7:5]    保留
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      保留
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH1_RX_X_ANA_10_UNION */
#define ABB_CH1_RX_X_ANA_10_ADDR                      (ABB_BASE_ADDR + 0xCC2)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr17。
 bit[7:1]    保留
 bit[0]      CH1 RX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH1_RX_X_ANA_11_UNION */
#define ABB_CH1_RX_X_ANA_11_ADDR                      (ABB_BASE_ADDR + 0xCC3)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr18。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_RX_X_ANA_12_ADDR                      (ABB_BASE_ADDR + 0xCC4)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr19。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_RX_X_ANA_13_ADDR                      (ABB_BASE_ADDR + 0xCC5)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr06。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[3]      Reserved
 bit[2:0]    模式控制：
             000：4G
             001：3G
             010：3G_DC &amp; TDS
             011：2G(默认)
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH1_RX_IDLE_ANA_0_UNION */
#define ABB_CH1_RX_IDLE_ANA_0_ADDR                    (ABB_BASE_ADDR + 0xCC6)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr07。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    保留
   UNION结构:  ABB_CH1_RX_IDLE_ANA_1_UNION */
#define ABB_CH1_RX_IDLE_ANA_1_ADDR                    (ABB_BASE_ADDR + 0xCC7)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr08。
 bit[7]      保留
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_IDLE_ANA_2_UNION */
#define ABB_CH1_RX_IDLE_ANA_2_ADDR                    (ABB_BASE_ADDR + 0xCC8)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr09。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_IDLE_ANA_3_UNION */
#define ABB_CH1_RX_IDLE_ANA_3_ADDR                    (ABB_BASE_ADDR + 0xCC9)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr10。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
             
   UNION结构:  ABB_CH1_RX_IDLE_ANA_4_UNION */
#define ABB_CH1_RX_IDLE_ANA_4_ADDR                    (ABB_BASE_ADDR + 0xCCA)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr11。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    保留
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      保留
   UNION结构:  ABB_CH1_RX_IDLE_ANA_5_UNION */
#define ABB_CH1_RX_IDLE_ANA_5_ADDR                    (ABB_BASE_ADDR + 0xCCB)


#define ABB_CH1_RX_IDLE_ANA_6_ADDR                    (ABB_BASE_ADDR + 0xCCC)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr13。
 bit[7:4]    保留
 bit[3]      ADC gmbias 选择
             0：不选择 gmbias 
             1：选择 gmbias
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH1_RX_IDLE_ANA_7_UNION */
#define ABB_CH1_RX_IDLE_ANA_7_ADDR                    (ABB_BASE_ADDR + 0xCCD)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr14。
 bit[7]      保留
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    保留
   UNION结构:  ABB_CH1_RX_IDLE_ANA_8_UNION */
#define ABB_CH1_RX_IDLE_ANA_8_ADDR                    (ABB_BASE_ADDR + 0xCCE)


#define ABB_CH1_RX_IDLE_ANA_9_ADDR                    (ABB_BASE_ADDR + 0xCCF)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr16。
 bit[7:5]    保留
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      保留
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH1_RX_IDLE_ANA_10_UNION */
#define ABB_CH1_RX_IDLE_ANA_10_ADDR                   (ABB_BASE_ADDR + 0xCD0)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr17。
 bit[7:1]    保留
 bit[0]      CH1 RX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH1_RX_IDLE_ANA_11_UNION */
#define ABB_CH1_RX_IDLE_ANA_11_ADDR                   (ABB_BASE_ADDR + 0xCD1)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr18。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_RX_IDLE_ANA_12_ADDR                   (ABB_BASE_ADDR + 0xCD2)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr19。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_RX_IDLE_ANA_13_ADDR                   (ABB_BASE_ADDR + 0xCD3)

/* 寄存器说明：CH1模拟读写寄存器
 bit[7:5]    保留
 bit[4]      ADC输入共模选择
             0：0.65V
             1：0.5V
 bit[3]      ADC 输入共模调整使能
             0：不使能共模调整电路
             1：使能共模调整电路
 bit[2]      ADC op1 offset校准使能
             0：不使能
             1：使能
 bit[1]      ADC OP1 offset calibration启动：
             0：不启动
             1：启动
 bit[0]      ADC 量化器校准使能
             0：不使能
             1：使能
   UNION结构:  ABB_CH1_REG_DEBUG_ANA04_UNION */
#define ABB_CH1_REG_DEBUG_ANA04_ADDR                  (ABB_BASE_ADDR + 0xCD4)

/* 寄存器说明：CH1模拟读写寄存器
 bit[7:5]    overload 码配置
             00：16个连续最大码或者最小码
             01：8个连续最大码或者最小码
             10：4个连续最大码或者最小码
             11：关闭Overload检测
 bit[4]      RC tunning码选择
             0：自动
             1：来自寄存器
 bit[3]      保留
 bit[2]      上升沿启动CK Tuning
 bit[1]      ADC启动选择
             0：自动启动
             1：手动启动
 bit[0]      ADC pump时钟门控
             1：可关闭
             0：一直打开
   UNION结构:  ABB_CH1_REG_DEBUG_ANA05_UNION */
#define ABB_CH1_REG_DEBUG_ANA05_ADDR                  (ABB_BASE_ADDR + 0xCD5)

/* 寄存器说明：CH1模拟读写寄存器
   详      述：ADC pup启动顺序手工控制
            各bit对应不同模块(对I/Q同时有效，高电平有效)：
            bit7=1: 解除CAP3的RESET
            bit6=1：解除CAP2的RESET
            bit5=1: 解除CAP1的RESET
            bit4=1: 解除OP的PD
            bit3=1: 解除反馈DAC的PD
            bit2=1: 启动量化器的校准
            bit1=1: 解除CKGEN的PD
            bit0=1: 解除量化器的PD
   UNION结构 ：无 */
#define ABB_CH1_REG_DEBUG_ANA06_ADDR                  (ABB_BASE_ADDR + 0xCD6)

/* 寄存器说明：CH1模拟读写寄存器
   详      述：RX积分器1_TUNE码
   UNION结构 ：无 */
#define ABB_CH1_REG_DEBUG_ANA07_ADDR                  (ABB_BASE_ADDR + 0xCD7)

/* 寄存器说明：CH1模拟读写寄存器
   详      述：RX积分器2_TUNE码
   UNION结构 ：无 */
#define ABB_CH1_REG_DEBUG_ANA08_ADDR                  (ABB_BASE_ADDR + 0xCD8)

/* 寄存器说明：CH1模拟读写寄存器
   详      述：RX积分器3_TUNE码
   UNION结构 ：无 */
#define ABB_CH1_REG_DEBUG_ANA09_ADDR                  (ABB_BASE_ADDR + 0xCD9)

/* 寄存器说明：CH1模拟读写寄存器
 bit[7:5]    保留
 bit[4]      RX ADC自动tuning控制（用于数字部分控制）
             0：手动tuning，tuning选择RX_TUNE1,RX_TUNE2,RX_TUNE3的值(默认)
             1：自动tuning，RX通道的calibration值来自REG_DEBUG_ANA12
 bit[3]      保留
 bit[2:0]    ADC 差分Buffer电流调节控制
             000：5u
             001：4u
             010：3u
             011：2u
             100：2u
             101：10u
             110：8u
             111：6u
   UNION结构:  ABB_CH1_REG_DEBUG_ANA10_UNION */
#define ABB_CH1_REG_DEBUG_ANA10_ADDR                  (ABB_BASE_ADDR + 0xCDA)

/* 寄存器说明：CH1模拟读写寄存器
 bit[7:2]    保留
 bit[1]      RXADC中第一级积分器运放offset校准值调整控制：
             0：无效
             1：有效
 bit[0]      运放offset是否起作用控制：
             0：无效
             1：有效
   UNION结构:  ABB_CH1_REG_DEBUG_ANA11_UNION */
#define ABB_CH1_REG_DEBUG_ANA11_ADDR                  (ABB_BASE_ADDR + 0xCDB)

/* 寄存器说明：CH1模拟读写寄存器
   详      述：Tuning code配置值
   UNION结构 ：无 */
#define ABB_CH1_REG_DEBUG_ANA12_ADDR                  (ABB_BASE_ADDR + 0xCDC)

/* 寄存器说明：CH1模拟读写寄存器
 bit[7:1]    保留
 bit[0]      Tuning code来源选择(用于数字部分控制)：
             0：寄存器配置（默认）
             1：自动更新
   UNION结构:  ABB_CH1_REG_DEBUG_ANA13_UNION */
#define ABB_CH1_REG_DEBUG_ANA13_ADDR                  (ABB_BASE_ADDR + 0xCDD)

/* 寄存器说明：CH1模拟只读寄存器
 bit[7:2]    保留
 bit[1]      RXB OP1 offset校准完成标志位：
             0:校准未完成
             1:校准完成
 bit[0]      RXA OP1 offset校准完成标志位：
             0:校准未完成
             1:校准完成
   UNION结构:  ABB_CH1_REG_ANALOG_RO0_UNION */
#define ABB_CH1_REG_ANALOG_RO0_ADDR                   (ABB_BASE_ADDR + 0xCDE)

/* 寄存器说明：CH1模拟只读寄存器
 bit[7:6]    保留
 bit[5:0]    RX CK TUNE CODE
   UNION结构:  ABB_CH1_REG_ANALOG_RO1_UNION */
#define ABB_CH1_REG_ANALOG_RO1_ADDR                   (ABB_BASE_ADDR + 0xCDF)

/* 寄存器说明：CH1模拟只读寄存器
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_REG_ANALOG_RO2_ADDR                   (ABB_BASE_ADDR + 0xCE0)

/* 寄存器说明：CH1模拟只读寄存器
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_REG_ANALOG_RO3_ADDR                   (ABB_BASE_ADDR + 0xCE1)

/* 寄存器说明：CH1模拟只读寄存器
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH1_REG_ANALOG_RO4_ADDR                   (ABB_BASE_ADDR + 0xCE2)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr06。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5:3]    保留
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS
             011：2G(默认)
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH2_RX_2G_ANA_0_UNION */
#define ABB_CH2_RX_2G_ANA_0_ADDR                      (ABB_BASE_ADDR + 0xD00)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr07。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    保留
   UNION结构:  ABB_CH2_RX_2G_ANA_1_UNION */
#define ABB_CH2_RX_2G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0xD01)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr08。
 bit[7]      保留
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_2G_ANA_2_UNION */
#define ABB_CH2_RX_2G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0xD02)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr09。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_2G_ANA_3_UNION */
#define ABB_CH2_RX_2G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0xD03)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr10。
 bit[7]      DEM 使能
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH2_RX_2G_ANA_4_UNION */
#define ABB_CH2_RX_2G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0xD04)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr11。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    保留
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      保留
   UNION结构:  ABB_CH2_RX_2G_ANA_5_UNION */
#define ABB_CH2_RX_2G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0xD05)


#define ABB_CH2_RX_2G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0xD06)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr13。
 bit[7:3]    保留
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_2G_ANA_7_UNION */
#define ABB_CH2_RX_2G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0xD07)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr14。
 bit[7]      保留
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    保留
   UNION结构:  ABB_CH2_RX_2G_ANA_8_UNION */
#define ABB_CH2_RX_2G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0xD08)


#define ABB_CH2_RX_2G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0xD09)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr16。
 bit[7:5]    保留
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      保留
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH2_RX_2G_ANA_10_UNION */
#define ABB_CH2_RX_2G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0xD0A)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr17。
 bit[7:1]    保留
 bit[0]      CH2 RX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH2_RX_2G_ANA_11_UNION */
#define ABB_CH2_RX_2G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0xD0B)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr18。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH2_RX_2G_ANA_12_ADDR                     (ABB_BASE_ADDR + 0xD0C)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr19。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH2_RX_2G_ANA_13_ADDR                     (ABB_BASE_ADDR + 0xD0D)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr06。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    模式控制：
             000：4G 
             001：3G(默认)
             010：3G_DC &amp; TDS 
             011：2G
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH2_RX_3G_ANA_0_UNION */
#define ABB_CH2_RX_3G_ANA_0_ADDR                      (ABB_BASE_ADDR + 0xD0E)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr07。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    保留
   UNION结构:  ABB_CH2_RX_3G_ANA_1_UNION */
#define ABB_CH2_RX_3G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0xD0F)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr08。
 bit[7]      保留
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_3G_ANA_2_UNION */
#define ABB_CH2_RX_3G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0xD10)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr09。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_3G_ANA_3_UNION */
#define ABB_CH2_RX_3G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0xD11)

/* 寄存器说明：RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr10。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH2_RX_3G_ANA_4_UNION */
#define ABB_CH2_RX_3G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0xD12)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr11。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    保留
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      保留
   UNION结构:  ABB_CH2_RX_3G_ANA_5_UNION */
#define ABB_CH2_RX_3G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0xD13)


#define ABB_CH2_RX_3G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0xD14)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr13。
 bit[7:3]    保留
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_3G_ANA_7_UNION */
#define ABB_CH2_RX_3G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0xD15)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr14。
 bit[7]      保留
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    保留
   UNION结构:  ABB_CH2_RX_3G_ANA_8_UNION */
#define ABB_CH2_RX_3G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0xD16)


#define ABB_CH2_RX_3G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0xD17)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr16。
 bit[7:5]    保留
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      保留
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH2_RX_3G_ANA_10_UNION */
#define ABB_CH2_RX_3G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0xD18)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr17。
 bit[7:1]    保留
 bit[0]      CH2 RX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH2_RX_3G_ANA_11_UNION */
#define ABB_CH2_RX_3G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0xD19)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr18。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH2_RX_3G_ANA_12_ADDR                     (ABB_BASE_ADDR + 0xD1A)

/* 寄存器说明：RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr19。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH2_RX_3G_ANA_13_ADDR                     (ABB_BASE_ADDR + 0xD1B)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr06。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    模式控制：
             000：4G (默认)
             001：3G
             010：3G_DC &amp; TDS
             011：2G
             100：CA
             101：CDMA
             others：CDMA
   UNION结构:  ABB_CH2_RX_4G_ANA_0_UNION */
#define ABB_CH2_RX_4G_ANA_0_ADDR                      (ABB_BASE_ADDR + 0xD1C)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr07。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：Others
 bit[1:0]    保留
   UNION结构:  ABB_CH2_RX_4G_ANA_1_UNION */
#define ABB_CH2_RX_4G_ANA_1_ADDR                      (ABB_BASE_ADDR + 0xD1D)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr08。
 bit[7]      保留
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_4G_ANA_2_UNION */
#define ABB_CH2_RX_4G_ANA_2_ADDR                      (ABB_BASE_ADDR + 0xD1E)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr09。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_4G_ANA_3_UNION */
#define ABB_CH2_RX_4G_ANA_3_ADDR                      (ABB_BASE_ADDR + 0xD1F)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr10。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH2_RX_4G_ANA_4_UNION */
#define ABB_CH2_RX_4G_ANA_4_ADDR                      (ABB_BASE_ADDR + 0xD20)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr11。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    保留
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      保留
   UNION结构:  ABB_CH2_RX_4G_ANA_5_UNION */
#define ABB_CH2_RX_4G_ANA_5_ADDR                      (ABB_BASE_ADDR + 0xD21)


#define ABB_CH2_RX_4G_ANA_6_ADDR                      (ABB_BASE_ADDR + 0xD22)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr13。
 bit[7:3]    保留
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_4G_ANA_7_UNION */
#define ABB_CH2_RX_4G_ANA_7_ADDR                      (ABB_BASE_ADDR + 0xD23)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr14。
 bit[7]      保留
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    保留
   UNION结构:  ABB_CH2_RX_4G_ANA_8_UNION */
#define ABB_CH2_RX_4G_ANA_8_ADDR                      (ABB_BASE_ADDR + 0xD24)


#define ABB_CH2_RX_4G_ANA_9_ADDR                      (ABB_BASE_ADDR + 0xD25)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr16。
 bit[7:5]    保留
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      保留
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH2_RX_4G_ANA_10_UNION */
#define ABB_CH2_RX_4G_ANA_10_ADDR                     (ABB_BASE_ADDR + 0xD26)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr17。
 bit[7:1]    保留
 bit[0]      CH2 RX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH2_RX_4G_ANA_11_UNION */
#define ABB_CH2_RX_4G_ANA_11_ADDR                     (ABB_BASE_ADDR + 0xD27)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr18。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH2_RX_4G_ANA_12_ADDR                     (ABB_BASE_ADDR + 0xD28)

/* 寄存器说明：RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr19。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH2_RX_4G_ANA_13_ADDR                     (ABB_BASE_ADDR + 0xD29)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr06。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭
 bit[3]      保留
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS(默认)
             011：2G
             100：CA
             101：CDMA
             others：CDMA
   UNION结构:  ABB_CH2_RX_TDS_ANA_0_UNION */
#define ABB_CH2_RX_TDS_ANA_0_ADDR                     (ABB_BASE_ADDR + 0xD2A)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr07。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    保留
   UNION结构:  ABB_CH2_RX_TDS_ANA_1_UNION */
#define ABB_CH2_RX_TDS_ANA_1_ADDR                     (ABB_BASE_ADDR + 0xD2B)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr08。
 bit[7]      保留
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_TDS_ANA_2_UNION */
#define ABB_CH2_RX_TDS_ANA_2_ADDR                     (ABB_BASE_ADDR + 0xD2C)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr09。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_TDS_ANA_3_UNION */
#define ABB_CH2_RX_TDS_ANA_3_ADDR                     (ABB_BASE_ADDR + 0xD2D)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr10。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
             
   UNION结构:  ABB_CH2_RX_TDS_ANA_4_UNION */
#define ABB_CH2_RX_TDS_ANA_4_ADDR                     (ABB_BASE_ADDR + 0xD2E)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr11。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    保留
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      保留
   UNION结构:  ABB_CH2_RX_TDS_ANA_5_UNION */
#define ABB_CH2_RX_TDS_ANA_5_ADDR                     (ABB_BASE_ADDR + 0xD2F)


#define ABB_CH2_RX_TDS_ANA_6_ADDR                     (ABB_BASE_ADDR + 0xD30)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr13。
 bit[7:3]    保留
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_TDS_ANA_7_UNION */
#define ABB_CH2_RX_TDS_ANA_7_ADDR                     (ABB_BASE_ADDR + 0xD31)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr14。
 bit[7]      保留
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    保留
   UNION结构:  ABB_CH2_RX_TDS_ANA_8_UNION */
#define ABB_CH2_RX_TDS_ANA_8_ADDR                     (ABB_BASE_ADDR + 0xD32)


#define ABB_CH2_RX_TDS_ANA_9_ADDR                     (ABB_BASE_ADDR + 0xD33)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr16。
 bit[7:5]    保留
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      保留
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH2_RX_TDS_ANA_10_UNION */
#define ABB_CH2_RX_TDS_ANA_10_ADDR                    (ABB_BASE_ADDR + 0xD34)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr17。
 bit[7:1]    保留
 bit[0]      CH2 RX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH2_RX_TDS_ANA_11_UNION */
#define ABB_CH2_RX_TDS_ANA_11_ADDR                    (ABB_BASE_ADDR + 0xD35)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr18。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH2_RX_TDS_ANA_12_ADDR                    (ABB_BASE_ADDR + 0xD36)

/* 寄存器说明：RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr19。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH2_RX_TDS_ANA_13_ADDR                    (ABB_BASE_ADDR + 0xD37)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr06。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[3]      保留
 bit[2:0]    模式控制：
             000：4G 
             001：3G
             010：3G_DC &amp; TDS
             011：2G
             100：CA
             101：CDMA(默认)
             others:CDMA
   UNION结构:  ABB_CH2_RX_X_ANA_0_UNION */
#define ABB_CH2_RX_X_ANA_0_ADDR                       (ABB_BASE_ADDR + 0xD38)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr07。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    保留
   UNION结构:  ABB_CH2_RX_X_ANA_1_UNION */
#define ABB_CH2_RX_X_ANA_1_ADDR                       (ABB_BASE_ADDR + 0xD39)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr08。
 bit[7]      保留
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_X_ANA_2_UNION */
#define ABB_CH2_RX_X_ANA_2_ADDR                       (ABB_BASE_ADDR + 0xD3A)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr09。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_X_ANA_3_UNION */
#define ABB_CH2_RX_X_ANA_3_ADDR                       (ABB_BASE_ADDR + 0xD3B)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr10。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
   UNION结构:  ABB_CH2_RX_X_ANA_4_UNION */
#define ABB_CH2_RX_X_ANA_4_ADDR                       (ABB_BASE_ADDR + 0xD3C)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr11。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    保留
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      保留
   UNION结构:  ABB_CH2_RX_X_ANA_5_UNION */
#define ABB_CH2_RX_X_ANA_5_ADDR                       (ABB_BASE_ADDR + 0xD3D)


#define ABB_CH2_RX_X_ANA_6_ADDR                       (ABB_BASE_ADDR + 0xD3E)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr13。
 bit[7:3]    保留
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_X_ANA_7_UNION */
#define ABB_CH2_RX_X_ANA_7_ADDR                       (ABB_BASE_ADDR + 0xD3F)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr14。
 bit[7]      保留
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    保留
   UNION结构:  ABB_CH2_RX_X_ANA_8_UNION */
#define ABB_CH2_RX_X_ANA_8_ADDR                       (ABB_BASE_ADDR + 0xD40)


#define ABB_CH2_RX_X_ANA_9_ADDR                       (ABB_BASE_ADDR + 0xD41)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr16。
 bit[7:5]    保留
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      保留
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH2_RX_X_ANA_10_UNION */
#define ABB_CH2_RX_X_ANA_10_ADDR                      (ABB_BASE_ADDR + 0xD42)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr17。
 bit[7:1]    保留
 bit[0]      CH2 RX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH2_RX_X_ANA_11_UNION */
#define ABB_CH2_RX_X_ANA_11_ADDR                      (ABB_BASE_ADDR + 0xD43)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr18。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH2_RX_X_ANA_12_ADDR                      (ABB_BASE_ADDR + 0xD44)

/* 寄存器说明：RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr19。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH2_RX_X_ANA_13_ADDR                      (ABB_BASE_ADDR + 0xD45)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr06。
 bit[7]      RXA_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[6]      RXA_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[5]      RXB_I ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[4]      RXB_Q ADC Power Down控制
             0：Power On
             1：Power Down(默认)
 bit[3]      Reserved
 bit[2:0]    模式控制：
             000：4G
             001：3G
             010：3G_DC &amp; TDS
             011：2G(默认)
             100：CA
             101：CDMA
             others:CDMA
   UNION结构:  ABB_CH2_RX_IDLE_ANA_0_UNION */
#define ABB_CH2_RX_IDLE_ANA_0_ADDR                    (ABB_BASE_ADDR + 0xD46)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr07。
 bit[7:6]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[5:4]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[3:2]    Current Seting For Mode
             11：CA mode Current
             01：LTE mode Current
             00：other mode Current
 bit[1:0]    保留
   UNION结构:  ABB_CH2_RX_IDLE_ANA_1_UNION */
#define ABB_CH2_RX_IDLE_ANA_1_ADDR                    (ABB_BASE_ADDR + 0xD47)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr08。
 bit[7]      保留
 bit[6]      pdm ctrl
             0:加法编码
             1:组合逻辑encoder编码
 bit[5:3]    RX ADC Stage 3电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    RX ADC Stage 12电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_IDLE_ANA_2_UNION */
#define ABB_CH2_RX_IDLE_ANA_2_ADDR                    (ABB_BASE_ADDR + 0xD48)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr09。
 bit[7:6]    DAC1时钟控制
             00：no delay
             01：delay 100ps（默认）
             10：150ps
             11：200ps
 bit[5:3]    RX方向sub_DAC电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
 bit[2:0]    量化器电流调节控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_IDLE_ANA_3_UNION */
#define ABB_CH2_RX_IDLE_ANA_3_ADDR                    (ABB_BASE_ADDR + 0xD49)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr10。
 bit[7]      DEM 使能非
             0：使能DEM
             1：PD DEM
 bit[6]      DWA和CLA选择
             0：DWA
             1：CLA
 bit[5:4]    TS_DELAY<1:0> 
             00 0.5TS LTE/WDC/3G/2G
             01 0.6TS
             10 0.65TS
             11 0.7TS  CA
 bit[3:0]    QU lower power set, 用于量化器低功耗设置
             1100：其它模式
             0000：2G模式
             
   UNION结构:  ABB_CH2_RX_IDLE_ANA_4_UNION */
#define ABB_CH2_RX_IDLE_ANA_4_ADDR                    (ABB_BASE_ADDR + 0xD4A)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr11。
 bit[7:6]    ADC第三级电容倍乘系数
             00：X1
             01：X1.5
             10：X1.25(默认)
             11：X1.125
 bit[5:4]    保留
 bit[3:1]    RX qu mode电流控制
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 1.6x
             110： 1.4x
             111： 1.2x
 bit[0]      保留
   UNION结构:  ABB_CH2_RX_IDLE_ANA_5_UNION */
#define ABB_CH2_RX_IDLE_ANA_5_ADDR                    (ABB_BASE_ADDR + 0xD4B)


#define ABB_CH2_RX_IDLE_ANA_6_ADDR                    (ABB_BASE_ADDR + 0xD4C)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr13。
 bit[7:3]    保留
 bit[2:0]    RX通道 bias总电流调节
             000： 1.0x
             001： 0.8x
             010： 0.6x
             011： 0.4x
             100： 0.2x
             101： 2.0x
             110： 1.6x
             111： 1.2x
   UNION结构:  ABB_CH2_RX_IDLE_ANA_7_UNION */
#define ABB_CH2_RX_IDLE_ANA_7_ADDR                    (ABB_BASE_ADDR + 0xD4D)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr14。
 bit[7]      保留
 bit[6:4]    RX DEM Mode Selection,
             000：DWA
             001：CLA1
             010：CLA2
             011：CLA3
             100：CLA4
             101：CLA5
             110：CLA6
             111：CLA7
 bit[3:0]    保留
   UNION结构:  ABB_CH2_RX_IDLE_ANA_8_UNION */
#define ABB_CH2_RX_IDLE_ANA_8_ADDR                    (ABB_BASE_ADDR + 0xD4E)


#define ABB_CH2_RX_IDLE_ANA_9_ADDR                    (ABB_BASE_ADDR + 0xD4F)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr16。
 bit[7:5]    保留
 bit[4]      第三级积分器电阻控制方式选择：
             0：自动配置（无效，不要配置成0）
             1：寄存器配置
 bit[3]      保留
 bit[2:0]    第三级积分器电阻控制值：
             CA mode:  000
             LTE mode: 100
             WDC mode: 110
             Other mode: 111
   UNION结构:  ABB_CH2_RX_IDLE_ANA_10_UNION */
#define ABB_CH2_RX_IDLE_ANA_10_ADDR                   (ABB_BASE_ADDR + 0xD50)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr17。
 bit[7:1]    保留
 bit[0]      CH2 RX对SCPLL的选择：
             0：选择SCPLL0
             1：选择SCPLL1
   UNION结构:  ABB_CH2_RX_IDLE_ANA_11_UNION */
#define ABB_CH2_RX_IDLE_ANA_11_ADDR                   (ABB_BASE_ADDR + 0xD51)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr18。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH2_RX_IDLE_ANA_12_ADDR                   (ABB_BASE_ADDR + 0xD52)

/* 寄存器说明：RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr19。
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH2_RX_IDLE_ANA_13_ADDR                   (ABB_BASE_ADDR + 0xD53)

/* 寄存器说明：CH2模拟读写寄存器
 bit[7:5]    保留
 bit[4]      ADC输入共模选择
             0：0.65V
             1：0.5V
 bit[3]      ADC 输入共模调整使能
             0：不使能共模调整电路
             1：使能共模调整电路
 bit[2]      ADC op1 offset校准使能
             0：不使能
             1：使能
 bit[1]      ADC OP1 offset calibration启动：
             0：不启动
             1：启动
 bit[0]      ADC 量化器校准使能
             0：不使能
             1：使能
   UNION结构:  ABB_CH2_REG_DEBUG_ANA04_UNION */
#define ABB_CH2_REG_DEBUG_ANA04_ADDR                  (ABB_BASE_ADDR + 0xD54)

/* 寄存器说明：CH2模拟读写寄存器
 bit[7:5]    overload 码配置
             00：16个连续最大码或者最小码
             01：8个连续最大码或者最小码
             10：4个连续最大码或者最小码
             11：关闭Overload检测
 bit[4]      RC tunning码选择
             0：自动
             1：来自寄存器
 bit[3]      保留
 bit[2]      上升沿启动CK Tuning
 bit[1]      ADC启动选择
             0：自动启动
             1：手动启动
 bit[0]      ADC pump时钟门控
             1：可关闭
             0：一直打开
   UNION结构:  ABB_CH2_REG_DEBUG_ANA05_UNION */
#define ABB_CH2_REG_DEBUG_ANA05_ADDR                  (ABB_BASE_ADDR + 0xD55)

/* 寄存器说明：CH2模拟读写寄存器
   详      述：ADC pup启动顺序手工控制
            各bit对应不同模块(对I/Q同时有效，高电平有效)：
            bit7=1: 解除CAP3的RESET
            bit6=1：解除CAP2的RESET
            bit5=1: 解除CAP1的RESET
            bit4=1: 解除OP的PD
            bit3=1: 解除反馈DAC的PD
            bit2=1: 启动量化器的校准
            bit1=1: 解除CKGEN的PD
            bit0=1: 解除量化器的PD
   UNION结构 ：无 */
#define ABB_CH2_REG_DEBUG_ANA06_ADDR                  (ABB_BASE_ADDR + 0xD56)

/* 寄存器说明：CH2模拟读写寄存器
   详      述：RX积分器1_TUNE码
   UNION结构 ：无 */
#define ABB_CH2_REG_DEBUG_ANA07_ADDR                  (ABB_BASE_ADDR + 0xD57)

/* 寄存器说明：CH2模拟读写寄存器
   详      述：RX积分器2_TUNE码
   UNION结构 ：无 */
#define ABB_CH2_REG_DEBUG_ANA08_ADDR                  (ABB_BASE_ADDR + 0xD58)

/* 寄存器说明：CH2模拟读写寄存器
   详      述：RX积分器3_TUNE码
   UNION结构 ：无 */
#define ABB_CH2_REG_DEBUG_ANA09_ADDR                  (ABB_BASE_ADDR + 0xD59)

/* 寄存器说明：CH2模拟读写寄存器
 bit[7:5]    保留
 bit[4]      RX ADC自动tuning控制（用于数字部分控制）
             0：手动tuning，tuning选择RX_TUNE1,RX_TUNE2,RX_TUNE3的值(默认)
             1：自动tuning，RX通道的calibration值来自REG_DEBUG_ANA12
 bit[3]      保留
 bit[2:0]    ADC 差分Buffer电流调节控制
             000：5u
             001：4u
             010：3u
             011：2u
             100：2u
             101：10u
             110：8u
             111：6u
   UNION结构:  ABB_CH2_REG_DEBUG_ANA10_UNION */
#define ABB_CH2_REG_DEBUG_ANA10_ADDR                  (ABB_BASE_ADDR + 0xD5A)

/* 寄存器说明：CH2模拟读写寄存器
 bit[7:2]    保留
 bit[1]      RXADC中第一级积分器运放offset校准值调整控制：
             0：无效
             1：有效
 bit[0]      运放offset是否起作用控制：
             0：无效
             1：有效
   UNION结构:  ABB_CH2_REG_DEBUG_ANA11_UNION */
#define ABB_CH2_REG_DEBUG_ANA11_ADDR                  (ABB_BASE_ADDR + 0xD5B)

/* 寄存器说明：CH2模拟读写寄存器
   详      述：Tuning code配置值
   UNION结构 ：无 */
#define ABB_CH2_REG_DEBUG_ANA12_ADDR                  (ABB_BASE_ADDR + 0xD5C)

/* 寄存器说明：CH2模拟读写寄存器
 bit[7:1]    保留
 bit[0]      Tuning code来源选择(用于数字部分控制)：
             0：寄存器配置（默认）
             1：自动更新
   UNION结构:  ABB_CH2_REG_DEBUG_ANA13_UNION */
#define ABB_CH2_REG_DEBUG_ANA13_ADDR                  (ABB_BASE_ADDR + 0xD5D)

/* 寄存器说明：CH2模拟只读寄存器
 bit[7:1]    保留
 bit[0]      RXA OP1 offset校准完成标志位：
             0:校准未完成
             1:校准完成
   UNION结构:  ABB_CH2_REG_ANALOG_RO0_UNION */
#define ABB_CH2_REG_ANALOG_RO0_ADDR                   (ABB_BASE_ADDR + 0xD5E)

/* 寄存器说明：CH2模拟只读寄存器
 bit[7:6]    保留
 bit[5:0]    RX CK TUNE CODE
   UNION结构:  ABB_CH2_REG_ANALOG_RO1_UNION */
#define ABB_CH2_REG_ANALOG_RO1_ADDR                   (ABB_BASE_ADDR + 0xD5F)

/* 寄存器说明：CH2模拟只读寄存器
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH2_REG_ANALOG_RO2_ADDR                   (ABB_BASE_ADDR + 0xD60)

/* 寄存器说明：CH2模拟只读寄存器
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH2_REG_ANALOG_RO3_ADDR                   (ABB_BASE_ADDR + 0xD61)

/* 寄存器说明：CH2模拟只读寄存器
   详      述：保留
   UNION结构 ：无 */
#define ABB_CH2_REG_ANALOG_RO4_ADDR                   (ABB_BASE_ADDR + 0xD62)





/*****************************************************************************
  3 枚举定义
*****************************************************************************/



/*****************************************************************************
  4 消息头定义
*****************************************************************************/


/*****************************************************************************
  5 消息定义
*****************************************************************************/



/*****************************************************************************
  6 STRUCT定义
*****************************************************************************/



/*****************************************************************************
  7 UNION定义
*****************************************************************************/

/***======================================================================***
                     (1/1) register_define_abb
 ***======================================================================***/
/*****************************************************************************
 结构名    : ABB_TESTMODE_UNION
 结构说明  : TESTMODE 寄存器结构定义。地址偏移量:0x000，初值:0x00，宽度:8
 寄存器说明: 测试模式寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  rx_iq_chnl_sel : 1;  /* bit[0]  : 0:选择I通道环回
                                                         1:选择Q通道环回 */
        unsigned long  rx_ab_chnl_sel : 1;  /* bit[1]  : 0:选择RXA环回
                                                         1:选择RXB环回 */
        unsigned long  reserved_0     : 2;  /* bit[2-3]: 保留 */
        unsigned long  test_mode      : 2;  /* bit[4-5]: bit[4:3]测试模式控制：
                                                         00：正常模式(默认)
                                                         01：数字算法逻辑环回模式
                                                         10：RX模拟测试模式(bypass RX数字滤波器)
                                                         11：数字/模拟接口环回
                                                         bit[5] reserved */
        unsigned long  reserved_1     : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_TESTMODE_UNION;
#define ABB_TESTMODE_rx_iq_chnl_sel_START  (0)
#define ABB_TESTMODE_rx_iq_chnl_sel_END    (0)
#define ABB_TESTMODE_rx_ab_chnl_sel_START  (1)
#define ABB_TESTMODE_rx_ab_chnl_sel_END    (1)
#define ABB_TESTMODE_test_mode_START       (4)
#define ABB_TESTMODE_test_mode_END         (5)


/*****************************************************************************
 结构名    : ABB_ATE_TESTMODE_UNION
 结构说明  : ATE_TESTMODE 寄存器结构定义。地址偏移量:0x001，初值:0x00，宽度:8
 寄存器说明: ATE_TEST_MODE
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ate_ch_sel : 3;  /* bit[0-2]: 000:选择CH0 RX数字码输出
                                                     001:选择CH1 RX数字码输出
                                                     010:选择CH2 RX数字码输出
                                                     其它：保留 */
        unsigned long  reserved   : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_ATE_TESTMODE_UNION;
#define ABB_ATE_TESTMODE_ate_ch_sel_START  (0)
#define ABB_ATE_TESTMODE_ate_ch_sel_END    (2)


/*****************************************************************************
 结构名    : ABB_TCXO_RPT_UNION
 结构说明  : TCXO_RPT 寄存器结构定义。地址偏移量:0x002，初值:0x00，宽度:8
 寄存器说明: TCXO_RPT
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  tcxo_en  : 1;  /* bit[0]  :  */
        unsigned long  reserved : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_TCXO_RPT_UNION;
#define ABB_TCXO_RPT_tcxo_en_START   (0)
#define ABB_TCXO_RPT_tcxo_en_END     (0)


/*****************************************************************************
 结构名    : ABB_ABB_DIG_PWR_RST_UNION
 结构说明  : ABB_DIG_PWR_RST 寄存器结构定义。地址偏移量:0x003，初值:0x00，宽度:8
 寄存器说明: ABB数字部分复位信号
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  abb_sw_rst_en : 1;  /* bit[0]  :  */
        unsigned long  reserved      : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_ABB_DIG_PWR_RST_UNION;
#define ABB_ABB_DIG_PWR_RST_abb_sw_rst_en_START  (0)
#define ABB_ABB_DIG_PWR_RST_abb_sw_rst_en_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_COMM_REG_DEBUG_DIG_UNION
 结构说明  : CH0_COMM_REG_DEBUG_DIG 寄存器结构定义。地址偏移量:0x004，初值:0x00，宽度:8
 寄存器说明: 数字调试寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  clk_out_sel0 : 2;  /* bit[0-1]: 数字调试寄存器
                                                       bit[0]：管脚CH0_CLK_52M输出时钟选择
                                                       1：输出GPLL
                                                       0：输出SCPLL0 */
        unsigned long  reserved     : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH0_COMM_REG_DEBUG_DIG_UNION;
#define ABB_CH0_COMM_REG_DEBUG_DIG_clk_out_sel0_START  (0)
#define ABB_CH0_COMM_REG_DEBUG_DIG_clk_out_sel0_END    (1)


/*****************************************************************************
 结构名    : ABB_CH1_COMM_REG_DEBUG_DIG_UNION
 结构说明  : CH1_COMM_REG_DEBUG_DIG 寄存器结构定义。地址偏移量:0x005，初值:0x00，宽度:8
 寄存器说明: 数字调试寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  clk_out_sel1 : 2;  /* bit[0-1]: 数字调试寄存器
                                                       bit[0]：管脚CH1_CLK_52M输出时钟选择
                                                       1：输出GPLL
                                                       0：输出SCPLL1 */
        unsigned long  reserved     : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH1_COMM_REG_DEBUG_DIG_UNION;
#define ABB_CH1_COMM_REG_DEBUG_DIG_clk_out_sel1_START  (0)
#define ABB_CH1_COMM_REG_DEBUG_DIG_clk_out_sel1_END    (1)


/*****************************************************************************
 结构名    : ABB_BIST_CFG_1_UNION
 结构说明  : BIST_CFG_1 寄存器结构定义。地址偏移量:0x006，初值:0x00，宽度:8
 寄存器说明: BIST配置寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  bist_en               : 1;  /* bit[0]  : BIST使能。
                                                                0：不使能；
                                                                1：使能。 */
        unsigned long  bist_delay1           : 2;  /* bit[1-2]: 延时时间1配置值,通路使能到测试开始的延时时间选择。
                                                                00:50us（默认）
                                                                01:100us
                                                                10:200us
                                                                11:500us */
        unsigned long  bist_delay2           : 2;  /* bit[3-4]: 延时时间2配置值,信号直流量计算后的稳定时间配置。
                                                                00:20us（默认）
                                                                01:50us
                                                                10:200us
                                                                11:500us */
        unsigned long  bist_switch_delay_sel : 2;  /* bit[5-6]: 切换iq及通道时，有30拍随路时钟延时，在此基础上增加的延时Switch_delay的选择信号：
                                                                00：0us；(默认)
                                                                01：20us；
                                                                10：50us；
                                                                11：200us。 */
        unsigned long  bist_ch_en_ctrl       : 1;  /* bit[7]  : bist测试通道线控控制模式：
                                                                0：通道线控bist测试时全部拉高
                                                                1：通道线控bist测试时测试通道拉高，其他拉低。 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_BIST_CFG_1_UNION;
#define ABB_BIST_CFG_1_bist_en_START                (0)
#define ABB_BIST_CFG_1_bist_en_END                  (0)
#define ABB_BIST_CFG_1_bist_delay1_START            (1)
#define ABB_BIST_CFG_1_bist_delay1_END              (2)
#define ABB_BIST_CFG_1_bist_delay2_START            (3)
#define ABB_BIST_CFG_1_bist_delay2_END              (4)
#define ABB_BIST_CFG_1_bist_switch_delay_sel_START  (5)
#define ABB_BIST_CFG_1_bist_switch_delay_sel_END    (6)
#define ABB_BIST_CFG_1_bist_ch_en_ctrl_START        (7)
#define ABB_BIST_CFG_1_bist_ch_en_ctrl_END          (7)


/*****************************************************************************
 结构名    : ABB_BIST_CFG_4_UNION
 结构说明  : BIST_CFG_4 寄存器结构定义。地址偏移量:0x009，初值:0x00，宽度:8
 寄存器说明: BIST测试项目bypass寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  bist_test_bypass : 6;  /* bit[0-5]: 测试项bypass信号：
                                                           [0]:1表示DC_I指标bypass；0表示不bypass；
                                                           [1]:1表示DC_Q指标bypass；0表示不bypass；
                                                           [2]:1表示SNDR_I指标bypass；0表示不bypass；
                                                           [3]:1表示SNDR_Q指标bypass；0表示不bypass；
                                                           [4]:1表示GAIN_MISMATCH指标bypass；0表示不bypass；
                                                           [5]:1表示GAIN_ERROR指标bypass；0表示不bypass； */
        unsigned long  reserved         : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_BIST_CFG_4_UNION;
#define ABB_BIST_CFG_4_bist_test_bypass_START  (0)
#define ABB_BIST_CFG_4_bist_test_bypass_END    (5)


/*****************************************************************************
 结构名    : ABB_BIST_CFG_5_UNION
 结构说明  : BIST_CFG_5 寄存器结构定义。地址偏移量:0x00A，初值:0x00，宽度:8
 寄存器说明: BIST手动流程配置寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  bist_manual    : 1;  /* bit[0]  : 0：自动测试流程
                                                         1：手动测试流程 */
        unsigned long  bist_rx_ch_sel : 3;  /* bit[1-3]: 手动测试选择输入数据通道：
                                                         000：RXA（CH0）
                                                         001：RXB（CH0）
                                                         010：RXA（CH1）
                                                         011：RXB（CH1）
                                                         100：RXA（CH2）
                                                         101：RXB（CH2）
                                                         110：RXA（CH3）
                                                         111：RXB（CH3） */
        unsigned long  bist_gate_bp   : 1;  /* bit[4]  : 0：bist时钟受门控控制，bist_en拉高后bist才有时钟。（默认）
                                                         1：bist时钟不受门控控制。 */
        unsigned long  reserved       : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_BIST_CFG_5_UNION;
#define ABB_BIST_CFG_5_bist_manual_START     (0)
#define ABB_BIST_CFG_5_bist_manual_END       (0)
#define ABB_BIST_CFG_5_bist_rx_ch_sel_START  (1)
#define ABB_BIST_CFG_5_bist_rx_ch_sel_END    (3)
#define ABB_BIST_CFG_5_bist_gate_bp_START    (4)
#define ABB_BIST_CFG_5_bist_gate_bp_END      (4)


/*****************************************************************************
 结构名    : ABB_BIST_RPT_1_UNION
 结构说明  : BIST_RPT_1 寄存器结构定义。地址偏移量:0x00B，初值:0x00，宽度:8
 寄存器说明: BIST完成状态寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  bist_done : 1;  /* bit[0]  : SNDR计算完成状态。
                                                    0：没有完成；
                                                    1：完成。 */
        unsigned long  reserved  : 6;  /* bit[1-6]: 保留 */
        unsigned long  bist_pass : 1;  /* bit[7]  : BIST所有启动的测试项是否通过，即未bypass的测试是否全部通过。
                                                    0：未通过；
                                                    1：通过。 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_BIST_RPT_1_UNION;
#define ABB_BIST_RPT_1_bist_done_START  (0)
#define ABB_BIST_RPT_1_bist_done_END    (0)
#define ABB_BIST_RPT_1_bist_pass_START  (7)
#define ABB_BIST_RPT_1_bist_pass_END    (7)


/*****************************************************************************
 结构名    : ABB_BIST_RPT_2_UNION
 结构说明  : BIST_RPT_2 寄存器结构定义。地址偏移量:0x00C，初值:0x00，宽度:8
 寄存器说明: BIST结果上报寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  para_pass_flag : 6;  /* bit[0-5]: 每一次计算出的6个参数是否pass：
                                                         [0]:1表示DC_I指标pass；0表示不pass；
                                                         [1]:1表示DC_Q指标pass；0表示不pass；
                                                         [2]:1表示SNDR_I指标pass；0表示不pass；
                                                         [3]:1表示SNDR_Q指标pass；0表示不pass；
                                                         [4]:1表示GAIN_MISMATCH指标pass；0表示不pass；
                                                         [5]:1表示GAIN_ERROR指标pass；0表示不pass； */
        unsigned long  reserved       : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_BIST_RPT_2_UNION;
#define ABB_BIST_RPT_2_para_pass_flag_START  (0)
#define ABB_BIST_RPT_2_para_pass_flag_END    (5)


/*****************************************************************************
 结构名    : ABB_BIST_RPT_8_UNION
 结构说明  : BIST_RPT_8 寄存器结构定义。地址偏移量:0x012，初值:0x00，宽度:8
 寄存器说明: BIST结果上报寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  bist_dc_i_msb : 3;  /* bit[0-2]: I路dc上报值高位。 */
        unsigned long  reserved      : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_BIST_RPT_8_UNION;
#define ABB_BIST_RPT_8_bist_dc_i_msb_START  (0)
#define ABB_BIST_RPT_8_bist_dc_i_msb_END    (2)


/*****************************************************************************
 结构名    : ABB_BIST_RPT_10_UNION
 结构说明  : BIST_RPT_10 寄存器结构定义。地址偏移量:0x014，初值:0x00，宽度:8
 寄存器说明: BIST结果上报寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  bist_dc_q_msb : 3;  /* bit[0-2]: Q路dc上报值高位。 */
        unsigned long  reserved      : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_BIST_RPT_10_UNION;
#define ABB_BIST_RPT_10_bist_dc_q_msb_START  (0)
#define ABB_BIST_RPT_10_bist_dc_q_msb_END    (2)


/*****************************************************************************
 结构名    : ABB_BIST_CFG_6_UNION
 结构说明  : BIST_CFG_6 寄存器结构定义。地址偏移量:0x01F，初值:0x3E，宽度:8
 寄存器说明: BIST结果标准寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  dc_min_msb : 6;  /* bit[0-5]: BIST DC达标下限高6bit，有符号数。 */
        unsigned long  reserved   : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_BIST_CFG_6_UNION;
#define ABB_BIST_CFG_6_dc_min_msb_START  (0)
#define ABB_BIST_CFG_6_dc_min_msb_END    (5)


/*****************************************************************************
 结构名    : ABB_BIST_CFG_8_UNION
 结构说明  : BIST_CFG_8 寄存器结构定义。地址偏移量:0x021，初值:0x01，宽度:8
 寄存器说明: BIST结果标准寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  dc_max_msb : 6;  /* bit[0-5]: BIST DC达标上限高6bit，有符号数。 */
        unsigned long  reserved   : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_BIST_CFG_8_UNION;
#define ABB_BIST_CFG_8_dc_max_msb_START  (0)
#define ABB_BIST_CFG_8_dc_max_msb_END    (5)


/*****************************************************************************
 结构名    : ABB_BIST_TCXO_SEL_UNION
 结构说明  : BIST_TCXO_SEL 寄存器结构定义。地址偏移量:0x03F，初值:0x00，宽度:8
 寄存器说明: BIST_TCXO_SEL
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  bist_tcxo_sel : 2;  /* bit[0-1]: bist_tcxo_sel:
                                                        0:19.2M
                                                        1:20.48M
                                                        2:30.72M
                                                        3:38.74M */
        unsigned long  reserved      : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_BIST_TCXO_SEL_UNION;
#define ABB_BIST_TCXO_SEL_bist_tcxo_sel_START  (0)
#define ABB_BIST_TCXO_SEL_bist_tcxo_sel_END    (1)


/*****************************************************************************
 结构名    : ABB_TX_ET_DIG_1_UNION
 结构说明  : TX_ET_DIG_1 寄存器结构定义。地址偏移量:0x100，初值:0x40，宽度:8
 寄存器说明: TX ET数字配置寄存器1。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et_comp_bp : 1;  /* bit[0]  : ET通道补偿滤波器bypass控制：
                                                     0：不bypass(默认)
                                                     1：bypass */
        unsigned long  et_hb_bp   : 1;  /* bit[1]  : ET通道半带滤波器的bypass信号
                                                     0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
                                                     1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate */
        unsigned long  et_sw_rst  : 1;  /* bit[2]  : ET通道软复位寄存器。
                                                     0：不复位；
                                                     1：复位。 */
        unsigned long  reserved_0 : 3;  /* bit[3-5]: 保留 */
        unsigned long  et_ds_bp   : 1;  /* bit[6]  : ET通道降采样bypass信号
                                                     0：不bypass，2倍降采样（默认）；
                                                     1：bypass，不进行降采样。 */
        unsigned long  reserved_1 : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_TX_ET_DIG_1_UNION;
#define ABB_TX_ET_DIG_1_et_comp_bp_START  (0)
#define ABB_TX_ET_DIG_1_et_comp_bp_END    (0)
#define ABB_TX_ET_DIG_1_et_hb_bp_START    (1)
#define ABB_TX_ET_DIG_1_et_hb_bp_END      (1)
#define ABB_TX_ET_DIG_1_et_sw_rst_START   (2)
#define ABB_TX_ET_DIG_1_et_sw_rst_END     (2)
#define ABB_TX_ET_DIG_1_et_ds_bp_START    (6)
#define ABB_TX_ET_DIG_1_et_ds_bp_END      (6)


/*****************************************************************************
 结构名    : ABB_TX_ET_DIG_2_UNION
 结构说明  : TX_ET_DIG_2 寄存器结构定义。地址偏移量:0x101，初值:0x05，宽度:8
 寄存器说明: TX ET数字配置寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et_gating_en : 1;  /* bit[0]  : ET通道CLOCK GATING控制：
                                                       0：不CLOCK GATING
                                                       1：CLOCK GATING(默认)
                                                       (!et_gating_en)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  et_con       : 2;  /* bit[1-2]: TX通道DEM const系数：
                                                       0：0
                                                       1：2
                                                       2：4(默认)
                                                       3：6 */
        unsigned long  et_lsb_value : 1;  /* bit[3]  : ET LSB最低bit输出值配置 */
        unsigned long  reserved_0   : 1;  /* bit[4]  : 保留 */
        unsigned long  et_tx_dwa_en : 1;  /* bit[5]  : ET TX通道DEM模式控制：
                                                       0：使用CLA模式(默认)
                                                       1：使用DWA模式  */
        unsigned long  reserved_1   : 1;  /* bit[6]  : 保留 */
        unsigned long  et_tx_dem_bp : 1;  /* bit[7]  : ET TX通道dem bypass：
                                                       0：DEM打开(默认)
                                                       1：DEM bypass */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_TX_ET_DIG_2_UNION;
#define ABB_TX_ET_DIG_2_et_gating_en_START  (0)
#define ABB_TX_ET_DIG_2_et_gating_en_END    (0)
#define ABB_TX_ET_DIG_2_et_con_START        (1)
#define ABB_TX_ET_DIG_2_et_con_END          (2)
#define ABB_TX_ET_DIG_2_et_lsb_value_START  (3)
#define ABB_TX_ET_DIG_2_et_lsb_value_END    (3)
#define ABB_TX_ET_DIG_2_et_tx_dwa_en_START  (5)
#define ABB_TX_ET_DIG_2_et_tx_dwa_en_END    (5)
#define ABB_TX_ET_DIG_2_et_tx_dem_bp_START  (7)
#define ABB_TX_ET_DIG_2_et_tx_dem_bp_END    (7)


/*****************************************************************************
 结构名    : ABB_TX_ET_DIG_4_UNION
 结构说明  : TX_ET_DIG_4 寄存器结构定义。地址偏移量:0x103，初值:0x00，宽度:8
 寄存器说明: TX ET数字配置寄存器4。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et_tx_en_cfg : 1;  /* bit[0]: ET线控强制配置值。 */
        unsigned long  et_tx_en_sel : 1;  /* bit[1]: ET线控强制配置使能。
                                                     0：不使能；
                                                     1：使能。 */
        unsigned long  et_apt_cfg   : 1;  /* bit[2]: ET模式强制配置值。 */
        unsigned long  et_apt_sel   : 1;  /* bit[3]: ET模式强制配置使能。
                                                     0：不使能；
                                                     1：使能。 */
        unsigned long  et_div_bp    : 1;  /* bit[4]: ET分频器使能bypass控制
                                                     0：不bypass
                                                     1：bypass */
        unsigned long  et_dig_loop  : 1;  /* bit[5]: ET通道接口环回模式使能。该模式使能，将ET TX数据通过CH1 RX通道环回。
                                                     0：不使能；
                                                     1：使能。 */
        unsigned long  et_alg_loop  : 1;  /* bit[6]: ET通道算法环回模式使能。该模式使能，将ET TX数据通过CH1 RX通道环回。
                                                     0：不使能；
                                                     1：使能。 */
        unsigned long  et_ch_sel    : 1;  /* bit[7]:  */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_TX_ET_DIG_4_UNION;
#define ABB_TX_ET_DIG_4_et_tx_en_cfg_START  (0)
#define ABB_TX_ET_DIG_4_et_tx_en_cfg_END    (0)
#define ABB_TX_ET_DIG_4_et_tx_en_sel_START  (1)
#define ABB_TX_ET_DIG_4_et_tx_en_sel_END    (1)
#define ABB_TX_ET_DIG_4_et_apt_cfg_START    (2)
#define ABB_TX_ET_DIG_4_et_apt_cfg_END      (2)
#define ABB_TX_ET_DIG_4_et_apt_sel_START    (3)
#define ABB_TX_ET_DIG_4_et_apt_sel_END      (3)
#define ABB_TX_ET_DIG_4_et_div_bp_START     (4)
#define ABB_TX_ET_DIG_4_et_div_bp_END       (4)
#define ABB_TX_ET_DIG_4_et_dig_loop_START   (5)
#define ABB_TX_ET_DIG_4_et_dig_loop_END     (5)
#define ABB_TX_ET_DIG_4_et_alg_loop_START   (6)
#define ABB_TX_ET_DIG_4_et_alg_loop_END     (6)
#define ABB_TX_ET_DIG_4_et_ch_sel_START     (7)
#define ABB_TX_ET_DIG_4_et_ch_sel_END       (7)


/*****************************************************************************
 结构名    : ABB_ET_STATE_RPT_UNION
 结构说明  : ET_STATE_RPT 寄存器结构定义。地址偏移量:0x105，初值:0x00，宽度:8
 寄存器说明: ET通道状态上报寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et_comp_overflow : 1;  /* bit[0]  : ET补偿滤波器溢出指示。 */
        unsigned long  et_cic6_overflow : 1;  /* bit[1]  : ET CIC6滤波器溢出指示。 */
        unsigned long  et_hb_overflow   : 1;  /* bit[2]  : ET HB滤波器溢出指示。 */
        unsigned long  reserved         : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_ET_STATE_RPT_UNION;
#define ABB_ET_STATE_RPT_et_comp_overflow_START  (0)
#define ABB_ET_STATE_RPT_et_comp_overflow_END    (0)
#define ABB_ET_STATE_RPT_et_cic6_overflow_START  (1)
#define ABB_ET_STATE_RPT_et_cic6_overflow_END    (1)
#define ABB_ET_STATE_RPT_et_hb_overflow_START    (2)
#define ABB_ET_STATE_RPT_et_hb_overflow_END      (2)


/*****************************************************************************
 结构名    : ABB_ET_SINE_GENERATE_UNION
 结构说明  : ET_SINE_GENERATE 寄存器结构定义。地址偏移量:0x106，初值:0x10，宽度:8
 寄存器说明: SINE发送寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et_sine_enable : 1;  /* bit[0]  : et通道正弦波发送使能。该位使能，则ET通道发送正弦波信号，且通过sine_sw_req选择CH0或者CH1发送正弦波信号。
                                                         0：不发送
                                                         1：发送 */
        unsigned long  reserved       : 1;  /* bit[1]  : 保留 */
        unsigned long  et_sine_amp    : 2;  /* bit[2-3]: 正弦波发送幅度控制
                                                         00：满量程
                                                         01：3/4量程
                                                         10：1/2量程
                                                         11：1/4量程 */
        unsigned long  et_sine_freq   : 4;  /* bit[4-7]: 正弦波发送频率控制，单位(freq of tx_hb_clk)/32，可配范围为1~f */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_ET_SINE_GENERATE_UNION;
#define ABB_ET_SINE_GENERATE_et_sine_enable_START  (0)
#define ABB_ET_SINE_GENERATE_et_sine_enable_END    (0)
#define ABB_ET_SINE_GENERATE_et_sine_amp_START     (2)
#define ABB_ET_SINE_GENERATE_et_sine_amp_END       (3)
#define ABB_ET_SINE_GENERATE_et_sine_freq_START    (4)
#define ABB_ET_SINE_GENERATE_et_sine_freq_END      (7)


/*****************************************************************************
 结构名    : ABB_TX_IDLE_DIG_1_UNION
 结构说明  : tx_idle_dig_1 寄存器结构定义。地址偏移量:0x200，初值:0x02，宽度:8
 寄存器说明: TX IDLE模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  tx_comp_bp_idle  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                           0：不bypass(默认)
                                                           1：bypass */
        unsigned long  tx_hb_bp_idle    : 1;  /* bit[1]  : TX通道半带滤波器bypass控制：
                                                           0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
                                                           1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate */
        unsigned long  tx_rate_idle     : 3;  /* bit[2-4]: TX通道CIC滤波器输出速率控制（MHz）：
                                                                2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
                                                           0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
                                                           1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------  */
        unsigned long  tx_mode_dig_idle : 3;  /* bit[5-7]: TX通道模式控制：
                                                           000：2G(默认)
                                                           001：3G
                                                           010：4G 
                                                           011：TDS
                                                           100：CDMA
                                                           101：CA
                                                           Others：Reserved */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_TX_IDLE_DIG_1_UNION;
#define ABB_TX_IDLE_DIG_1_tx_comp_bp_idle_START   (0)
#define ABB_TX_IDLE_DIG_1_tx_comp_bp_idle_END     (0)
#define ABB_TX_IDLE_DIG_1_tx_hb_bp_idle_START     (1)
#define ABB_TX_IDLE_DIG_1_tx_hb_bp_idle_END       (1)
#define ABB_TX_IDLE_DIG_1_tx_rate_idle_START      (2)
#define ABB_TX_IDLE_DIG_1_tx_rate_idle_END        (4)
#define ABB_TX_IDLE_DIG_1_tx_mode_dig_idle_START  (5)
#define ABB_TX_IDLE_DIG_1_tx_mode_dig_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_TX_IDLE_DIG_2_UNION
 结构说明  : tx_idle_dig_2 寄存器结构定义。地址偏移量:0x201，初值:0x2B，宽度:8
 寄存器说明: TX IDLE模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  tx_q_pd_idle       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  tx_i_pd_idle       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  dem_const_idle     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                             0：0(默认)
                                                             1：2
                                                             2：4
                                                             3：6 */
        unsigned long  uddwa_dith_en_idle : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  dem_dwa_en_idle    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                             0：使用CLA模式
                                                             1：使用DWA模式(默认)  */
        unsigned long  dem_lsb_bp_idle    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                             0：DEM LSB 打开(默认)
                                                             1：DEM LSB bypass */
        unsigned long  dem_msb_bp_idle    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                             0：DEM MSB打开(默认)
                                                             1：DEM MSB bypass */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_TX_IDLE_DIG_2_UNION;
#define ABB_TX_IDLE_DIG_2_tx_q_pd_idle_START        (0)
#define ABB_TX_IDLE_DIG_2_tx_q_pd_idle_END          (0)
#define ABB_TX_IDLE_DIG_2_tx_i_pd_idle_START        (1)
#define ABB_TX_IDLE_DIG_2_tx_i_pd_idle_END          (1)
#define ABB_TX_IDLE_DIG_2_dem_const_idle_START      (2)
#define ABB_TX_IDLE_DIG_2_dem_const_idle_END        (3)
#define ABB_TX_IDLE_DIG_2_uddwa_dith_en_idle_START  (4)
#define ABB_TX_IDLE_DIG_2_uddwa_dith_en_idle_END    (4)
#define ABB_TX_IDLE_DIG_2_dem_dwa_en_idle_START     (5)
#define ABB_TX_IDLE_DIG_2_dem_dwa_en_idle_END       (5)
#define ABB_TX_IDLE_DIG_2_dem_lsb_bp_idle_START     (6)
#define ABB_TX_IDLE_DIG_2_dem_lsb_bp_idle_END       (6)
#define ABB_TX_IDLE_DIG_2_dem_msb_bp_idle_START     (7)
#define ABB_TX_IDLE_DIG_2_dem_msb_bp_idle_END       (7)


/*****************************************************************************
 结构名    : ABB_TX_IDLE_DIG_3_UNION
 结构说明  : tx_idle_dig_3 寄存器结构定义。地址偏移量:0x202，初值:0x08，宽度:8
 寄存器说明: TX IDLE模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0       : 1;  /* bit[0]  : 保留 */
        unsigned long  tx_flush_en_idle : 1;  /* bit[1]  : TX通道FLUSH使能：
                                                           0：不使能
                                                           1：使能 */
        unsigned long  tx_comp_sel_idle : 2;  /* bit[2-3]: TX通道补偿滤波器补偿固定系数选择：
                                                           00：固定系数1；
                                                           01：固定系数2；
                                                           10：固定系数3；
                                                           11：可配系数。 */
        unsigned long  reserved_1       : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_TX_IDLE_DIG_3_UNION;
#define ABB_TX_IDLE_DIG_3_tx_flush_en_idle_START  (1)
#define ABB_TX_IDLE_DIG_3_tx_flush_en_idle_END    (1)
#define ABB_TX_IDLE_DIG_3_tx_comp_sel_idle_START  (2)
#define ABB_TX_IDLE_DIG_3_tx_comp_sel_idle_END    (3)


/*****************************************************************************
 结构名    : ABB_TX_2G_DIG_1_UNION
 结构说明  : tx_2g_dig_1 寄存器结构定义。地址偏移量:0x203，初值:0x02，宽度:8
 寄存器说明: TX 2G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  tx_comp_bp_2g  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                         0：不bypass(默认)
                                                         1：bypass */
        unsigned long  tx_hb_bp_2g    : 1;  /* bit[1]  : TX通道半带滤波器bypass控制：
                                                         0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2
                                                         1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate(默认) */
        unsigned long  tx_rate_2g     : 3;  /* bit[2-4]: TX通道CIC滤波器输入速率控制：
                                                              2G,     3G,     4G,      TDS,      CDMA,    CA
                                                             (78M) (153.6M) (307.2M) (153.6M) (122.88M)  (614.4M)
                                                         0：4.33MHz,30.72MHz,61.44MHz,30.72MHz,4.9152MHz,122.88M(默认)
                                                         1：2.16MHz,15.36MHz,30.72MHz, */
        unsigned long  tx_mode_dig_2g : 3;  /* bit[5-7]: TX通道模式控制：
                                                         000：2G(默认)
                                                         001：3G
                                                         010：4G 
                                                         011：TDS
                                                         100：CDMA
                                                         101：CA
                                                         Others：Reserved */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_TX_2G_DIG_1_UNION;
#define ABB_TX_2G_DIG_1_tx_comp_bp_2g_START   (0)
#define ABB_TX_2G_DIG_1_tx_comp_bp_2g_END     (0)
#define ABB_TX_2G_DIG_1_tx_hb_bp_2g_START     (1)
#define ABB_TX_2G_DIG_1_tx_hb_bp_2g_END       (1)
#define ABB_TX_2G_DIG_1_tx_rate_2g_START      (2)
#define ABB_TX_2G_DIG_1_tx_rate_2g_END        (4)
#define ABB_TX_2G_DIG_1_tx_mode_dig_2g_START  (5)
#define ABB_TX_2G_DIG_1_tx_mode_dig_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_TX_2G_DIG_2_UNION
 结构说明  : tx_2g_dig_2 寄存器结构定义。地址偏移量:0x204，初值:0x2B，宽度:8
 寄存器说明: TX 2G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  tx_q_pd_2g       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                           0：不CLOCK GATING
                                                           1：CLOCK GATING(默认)
                                                           (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  tx_i_pd_2g       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                           0：不CLOCK GATING
                                                           1：CLOCK GATING(默认)
                                                           (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  dem_const_2g     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                           0：0
                                                           1：2
                                                           2：4
                                                           3：6 */
        unsigned long  uddwa_dith_en_2g : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                           0：不使能
                                                           1：使能 */
        unsigned long  dem_dwa_en_2g    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                           0：使用CLA模式
                                                           1：使用DWA模式 (默认) */
        unsigned long  dem_lsb_bp_2g    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                           0：DEM LSB 打开(默认)
                                                           1：DEM LSB bypass */
        unsigned long  dem_msb_bp_2g    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                           0：DEM MSB打开(默认)
                                                           1：DEM MSB bypass */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_TX_2G_DIG_2_UNION;
#define ABB_TX_2G_DIG_2_tx_q_pd_2g_START        (0)
#define ABB_TX_2G_DIG_2_tx_q_pd_2g_END          (0)
#define ABB_TX_2G_DIG_2_tx_i_pd_2g_START        (1)
#define ABB_TX_2G_DIG_2_tx_i_pd_2g_END          (1)
#define ABB_TX_2G_DIG_2_dem_const_2g_START      (2)
#define ABB_TX_2G_DIG_2_dem_const_2g_END        (3)
#define ABB_TX_2G_DIG_2_uddwa_dith_en_2g_START  (4)
#define ABB_TX_2G_DIG_2_uddwa_dith_en_2g_END    (4)
#define ABB_TX_2G_DIG_2_dem_dwa_en_2g_START     (5)
#define ABB_TX_2G_DIG_2_dem_dwa_en_2g_END       (5)
#define ABB_TX_2G_DIG_2_dem_lsb_bp_2g_START     (6)
#define ABB_TX_2G_DIG_2_dem_lsb_bp_2g_END       (6)
#define ABB_TX_2G_DIG_2_dem_msb_bp_2g_START     (7)
#define ABB_TX_2G_DIG_2_dem_msb_bp_2g_END       (7)


/*****************************************************************************
 结构名    : ABB_TX_2G_DIG_3_UNION
 结构说明  : tx_2g_dig_3 寄存器结构定义。地址偏移量:0x205，初值:0x08，宽度:8
 寄存器说明: TX 2G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0     : 1;  /* bit[0]  : 保留 */
        unsigned long  tx_flush_en_2g : 1;  /* bit[1]  : TX通道FLUSH使能：
                                                         0：不使能
                                                         1：使能 */
        unsigned long  tx_comp_sel_2g : 2;  /* bit[2-3]: TX通道补偿滤波器补偿固定系数选择：
                                                         00：固定系数1；
                                                         01：固定系数2；
                                                         10：固定系数3；
                                                         11：可配系数。 */
        unsigned long  reserved_1     : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_TX_2G_DIG_3_UNION;
#define ABB_TX_2G_DIG_3_tx_flush_en_2g_START  (1)
#define ABB_TX_2G_DIG_3_tx_flush_en_2g_END    (1)
#define ABB_TX_2G_DIG_3_tx_comp_sel_2g_START  (2)
#define ABB_TX_2G_DIG_3_tx_comp_sel_2g_END    (3)


/*****************************************************************************
 结构名    : ABB_TX_C_DIG_1_UNION
 结构说明  : tx_c_dig_1 寄存器结构定义。地址偏移量:0x206，初值:0x82，宽度:8
 寄存器说明: TX C模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  tx_comp_bp_c  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                        0：不bypass(默认)
                                                        1：bypass */
        unsigned long  tx_hb_bp_c    : 1;  /* bit[1]  : TX通道半带滤波器bypass控制：
                                                        0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2
                                                        1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate(默认) */
        unsigned long  tx_rate_c     : 3;  /* bit[2-4]: TX通道CIC滤波器输出速率控制（MHz）：
                                                             2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,     CDMA
                                                        0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
                                                        1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------  */
        unsigned long  tx_mode_dig_c : 3;  /* bit[5-7]: TX通道模式控制：
                                                        000：2G
                                                        001：3G
                                                        010：4G 
                                                        011：TDS
                                                        100：CDMA(默认)
                                                        101：CA
                                                        Others：Reserved */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_TX_C_DIG_1_UNION;
#define ABB_TX_C_DIG_1_tx_comp_bp_c_START   (0)
#define ABB_TX_C_DIG_1_tx_comp_bp_c_END     (0)
#define ABB_TX_C_DIG_1_tx_hb_bp_c_START     (1)
#define ABB_TX_C_DIG_1_tx_hb_bp_c_END       (1)
#define ABB_TX_C_DIG_1_tx_rate_c_START      (2)
#define ABB_TX_C_DIG_1_tx_rate_c_END        (4)
#define ABB_TX_C_DIG_1_tx_mode_dig_c_START  (5)
#define ABB_TX_C_DIG_1_tx_mode_dig_c_END    (7)


/*****************************************************************************
 结构名    : ABB_TX_C_DIG_2_UNION
 结构说明  : tx_c_dig_2 寄存器结构定义。地址偏移量:0x207，初值:0x2B，宽度:8
 寄存器说明: TX C模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  tx_q_pd_c       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                          0：不CLOCK GATING
                                                          1：CLOCK GATING(默认)
                                                          (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  tx_i_pd_c       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                          0：不CLOCK GATING
                                                          1：CLOCK GATING(默认)
                                                          (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  dem_const_c     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                          0：0
                                                          1：2
                                                          2：4
                                                          3：6 */
        unsigned long  uddwa_dith_en_c : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                          0：不使能
                                                          1：使能 */
        unsigned long  dem_dwa_en_c    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                          0：使用CLA模式
                                                          1：使用DWA模式 (默认) */
        unsigned long  dem_lsb_bp_c    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                          0：DEM LSB 打开(默认)
                                                          1：DEM LSB bypass */
        unsigned long  dem_msb_bp_c    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                          0：DEM MSB打开(默认)
                                                          1：DEM MSB bypass */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_TX_C_DIG_2_UNION;
#define ABB_TX_C_DIG_2_tx_q_pd_c_START        (0)
#define ABB_TX_C_DIG_2_tx_q_pd_c_END          (0)
#define ABB_TX_C_DIG_2_tx_i_pd_c_START        (1)
#define ABB_TX_C_DIG_2_tx_i_pd_c_END          (1)
#define ABB_TX_C_DIG_2_dem_const_c_START      (2)
#define ABB_TX_C_DIG_2_dem_const_c_END        (3)
#define ABB_TX_C_DIG_2_uddwa_dith_en_c_START  (4)
#define ABB_TX_C_DIG_2_uddwa_dith_en_c_END    (4)
#define ABB_TX_C_DIG_2_dem_dwa_en_c_START     (5)
#define ABB_TX_C_DIG_2_dem_dwa_en_c_END       (5)
#define ABB_TX_C_DIG_2_dem_lsb_bp_c_START     (6)
#define ABB_TX_C_DIG_2_dem_lsb_bp_c_END       (6)
#define ABB_TX_C_DIG_2_dem_msb_bp_c_START     (7)
#define ABB_TX_C_DIG_2_dem_msb_bp_c_END       (7)


/*****************************************************************************
 结构名    : ABB_TX_C_DIG_3_UNION
 结构说明  : tx_c_dig_3 寄存器结构定义。地址偏移量:0x208，初值:0x08，宽度:8
 寄存器说明: TX C模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0    : 1;  /* bit[0]  : 保留 */
        unsigned long  tx_flush_en_c : 1;  /* bit[1]  : TX通道FLUSH使能：
                                                        0：不使能
                                                        1：使能 */
        unsigned long  tx_comp_sel_c : 2;  /* bit[2-3]: TX通道补偿滤波器补偿固定系数选择：
                                                        00：固定系数1；
                                                        01：固定系数2；
                                                        10：固定系数3；
                                                        11：可配系数。 */
        unsigned long  reserved_1    : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_TX_C_DIG_3_UNION;
#define ABB_TX_C_DIG_3_tx_flush_en_c_START  (1)
#define ABB_TX_C_DIG_3_tx_flush_en_c_END    (1)
#define ABB_TX_C_DIG_3_tx_comp_sel_c_START  (2)
#define ABB_TX_C_DIG_3_tx_comp_sel_c_END    (3)


/*****************************************************************************
 结构名    : ABB_TX_TDS_DIG_1_UNION
 结构说明  : tx_tds_dig_1 寄存器结构定义。地址偏移量:0x209，初值:0x60，宽度:8
 寄存器说明: TX TDS模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  tx_comp_bp_tds  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                          0：不bypass(默认)
                                                          1：bypass */
        unsigned long  tx_hb_bp_tds    : 1;  /* bit[1]  : TX通道半带滤波器的bypass信号
                                                          0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
                                                          1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate */
        unsigned long  tx_rate_tds     : 3;  /* bit[2-4]: TX通道CIC滤波器输出速率控制（MHz）：
                                                               2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
                                                          0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
                                                          1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------  */
        unsigned long  tx_mode_dig_tds : 3;  /* bit[5-7]: TX通道模式控制：
                                                          000：2G
                                                          001：3G
                                                          010：4G 
                                                          011：TDS(默认)
                                                          100：CDMA
                                                          101：CA
                                                          Others：Reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_TX_TDS_DIG_1_UNION;
#define ABB_TX_TDS_DIG_1_tx_comp_bp_tds_START   (0)
#define ABB_TX_TDS_DIG_1_tx_comp_bp_tds_END     (0)
#define ABB_TX_TDS_DIG_1_tx_hb_bp_tds_START     (1)
#define ABB_TX_TDS_DIG_1_tx_hb_bp_tds_END       (1)
#define ABB_TX_TDS_DIG_1_tx_rate_tds_START      (2)
#define ABB_TX_TDS_DIG_1_tx_rate_tds_END        (4)
#define ABB_TX_TDS_DIG_1_tx_mode_dig_tds_START  (5)
#define ABB_TX_TDS_DIG_1_tx_mode_dig_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_TX_TDS_DIG_2_UNION
 结构说明  : tx_tds_dig_2 寄存器结构定义。地址偏移量:0x20A，初值:0x2B，宽度:8
 寄存器说明: TX TDS模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  tx_q_pd_tds       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                            0：不CLOCK GATING
                                                            1：CLOCK GATING(默认)
                                                            (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  tx_i_pd_tds       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                            0：不CLOCK GATING
                                                            1：CLOCK GATING(默认)
                                                            (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  dem_const_tds     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                            0：0(默认)
                                                            1：2
                                                            2：4
                                                            3：6 */
        unsigned long  uddwa_dith_en_tds : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                            0：不使能
                                                            1：使能 */
        unsigned long  dem_dwa_en_tds    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                            0：使用CLA模式
                                                            1：使用DWA模式(默认)  */
        unsigned long  dem_lsb_bp_tds    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                            0：DEM LSB 打开(默认)
                                                            1：DEM LSB bypass */
        unsigned long  dem_msb_bp_tds    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                            0：DEM MSB打开(默认)
                                                            1：DEM MSB bypass */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_TX_TDS_DIG_2_UNION;
#define ABB_TX_TDS_DIG_2_tx_q_pd_tds_START        (0)
#define ABB_TX_TDS_DIG_2_tx_q_pd_tds_END          (0)
#define ABB_TX_TDS_DIG_2_tx_i_pd_tds_START        (1)
#define ABB_TX_TDS_DIG_2_tx_i_pd_tds_END          (1)
#define ABB_TX_TDS_DIG_2_dem_const_tds_START      (2)
#define ABB_TX_TDS_DIG_2_dem_const_tds_END        (3)
#define ABB_TX_TDS_DIG_2_uddwa_dith_en_tds_START  (4)
#define ABB_TX_TDS_DIG_2_uddwa_dith_en_tds_END    (4)
#define ABB_TX_TDS_DIG_2_dem_dwa_en_tds_START     (5)
#define ABB_TX_TDS_DIG_2_dem_dwa_en_tds_END       (5)
#define ABB_TX_TDS_DIG_2_dem_lsb_bp_tds_START     (6)
#define ABB_TX_TDS_DIG_2_dem_lsb_bp_tds_END       (6)
#define ABB_TX_TDS_DIG_2_dem_msb_bp_tds_START     (7)
#define ABB_TX_TDS_DIG_2_dem_msb_bp_tds_END       (7)


/*****************************************************************************
 结构名    : ABB_TX_TDS_DIG_3_UNION
 结构说明  : tx_tds_dig_3 寄存器结构定义。地址偏移量:0x20B，初值:0x08，宽度:8
 寄存器说明: TX TDS模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0      : 1;  /* bit[0]  : 保留 */
        unsigned long  tx_flush_en_tds : 1;  /* bit[1]  : TX通道FLUSH使能：
                                                          0：不使能
                                                          1：使能 */
        unsigned long  tx_comp_sel_tds : 2;  /* bit[2-3]: TX通道补偿滤波器补偿固定系数选择：
                                                          00：固定系数1；
                                                          01：固定系数2；
                                                          10：固定系数3；
                                                          11：可配系数。 */
        unsigned long  reserved_1      : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_TX_TDS_DIG_3_UNION;
#define ABB_TX_TDS_DIG_3_tx_flush_en_tds_START  (1)
#define ABB_TX_TDS_DIG_3_tx_flush_en_tds_END    (1)
#define ABB_TX_TDS_DIG_3_tx_comp_sel_tds_START  (2)
#define ABB_TX_TDS_DIG_3_tx_comp_sel_tds_END    (3)


/*****************************************************************************
 结构名    : ABB_CH0_TX_3G_DIG_1_UNION
 结构说明  : ch0_tx_3g_dig_1 寄存器结构定义。地址偏移量:0x210，初值:0x20，宽度:8
 寄存器说明: TX 3G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_comp_bp_3g  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch0_tx_hb_bp_3g    : 1;  /* bit[1]  : TX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
                                                             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate */
        unsigned long  ch0_tx_rate_3g     : 3;  /* bit[2-4]: TX通道CIC滤波器输出速率控制（MHz）：
                                                                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
                                                             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
                                                             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------  */
        unsigned long  ch0_tx_mode_dig_3g : 3;  /* bit[5-7]: TX通道模式控制：
                                                             000：2G
                                                             001：3G(默认)
                                                             010：4G 
                                                             011：TDS
                                                             100：CDMA
                                                             101：CA
                                                             Others：Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_3G_DIG_1_UNION;
#define ABB_CH0_TX_3G_DIG_1_ch0_tx_comp_bp_3g_START   (0)
#define ABB_CH0_TX_3G_DIG_1_ch0_tx_comp_bp_3g_END     (0)
#define ABB_CH0_TX_3G_DIG_1_ch0_tx_hb_bp_3g_START     (1)
#define ABB_CH0_TX_3G_DIG_1_ch0_tx_hb_bp_3g_END       (1)
#define ABB_CH0_TX_3G_DIG_1_ch0_tx_rate_3g_START      (2)
#define ABB_CH0_TX_3G_DIG_1_ch0_tx_rate_3g_END        (4)
#define ABB_CH0_TX_3G_DIG_1_ch0_tx_mode_dig_3g_START  (5)
#define ABB_CH0_TX_3G_DIG_1_ch0_tx_mode_dig_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_3G_DIG_2_UNION
 结构说明  : ch0_tx_3g_dig_2 寄存器结构定义。地址偏移量:0x211，初值:0x2B，宽度:8
 寄存器说明: TX 3G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_q_pd_3g       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_3g       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_dem_const_3g     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                               0：0
                                                               1：2
                                                               2：4
                                                               3：6 */
        unsigned long  ch0_uddwa_dith_en_3g : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch0_dem_dwa_en_3g    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                               0：使用CLA模式
                                                               1：使用DWA模式(默认)  */
        unsigned long  ch0_dem_lsb_bp_3g    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                               0：DEM LSB 打开(默认)
                                                               1：DEM LSB bypass */
        unsigned long  ch0_dem_msb_bp_3g    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                               0：DEM MSB打开(默认)
                                                               1：DEM MSB bypass */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_3G_DIG_2_UNION;
#define ABB_CH0_TX_3G_DIG_2_ch0_tx_q_pd_3g_START        (0)
#define ABB_CH0_TX_3G_DIG_2_ch0_tx_q_pd_3g_END          (0)
#define ABB_CH0_TX_3G_DIG_2_ch0_tx_i_pd_3g_START        (1)
#define ABB_CH0_TX_3G_DIG_2_ch0_tx_i_pd_3g_END          (1)
#define ABB_CH0_TX_3G_DIG_2_ch0_dem_const_3g_START      (2)
#define ABB_CH0_TX_3G_DIG_2_ch0_dem_const_3g_END        (3)
#define ABB_CH0_TX_3G_DIG_2_ch0_uddwa_dith_en_3g_START  (4)
#define ABB_CH0_TX_3G_DIG_2_ch0_uddwa_dith_en_3g_END    (4)
#define ABB_CH0_TX_3G_DIG_2_ch0_dem_dwa_en_3g_START     (5)
#define ABB_CH0_TX_3G_DIG_2_ch0_dem_dwa_en_3g_END       (5)
#define ABB_CH0_TX_3G_DIG_2_ch0_dem_lsb_bp_3g_START     (6)
#define ABB_CH0_TX_3G_DIG_2_ch0_dem_lsb_bp_3g_END       (6)
#define ABB_CH0_TX_3G_DIG_2_ch0_dem_msb_bp_3g_START     (7)
#define ABB_CH0_TX_3G_DIG_2_ch0_dem_msb_bp_3g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_3G_DIG_3_UNION
 结构说明  : ch0_tx_3g_dig_3 寄存器结构定义。地址偏移量:0x212，初值:0x08，宽度:8
 寄存器说明: TX 3G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0         : 1;  /* bit[0]  : 保留 */
        unsigned long  ch0_tx_flush_en_3g : 1;  /* bit[1]  : TX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch0_tx_comp_sel_3g : 2;  /* bit[2-3]: TX通道补偿滤波器补偿固定系数选择：
                                                             00：固定系数1；
                                                             01：固定系数2；
                                                             10：固定系数3；
                                                             11：可配系数。 */
        unsigned long  reserved_1         : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_3G_DIG_3_UNION;
#define ABB_CH0_TX_3G_DIG_3_ch0_tx_flush_en_3g_START  (1)
#define ABB_CH0_TX_3G_DIG_3_ch0_tx_flush_en_3g_END    (1)
#define ABB_CH0_TX_3G_DIG_3_ch0_tx_comp_sel_3g_START  (2)
#define ABB_CH0_TX_3G_DIG_3_ch0_tx_comp_sel_3g_END    (3)


/*****************************************************************************
 结构名    : ABB_CH1_TX_3G_DIG_1_UNION
 结构说明  : ch1_tx_3g_dig_1 寄存器结构定义。地址偏移量:0x213，初值:0x20，宽度:8
 寄存器说明: TX 3G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_comp_bp_3g  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch1_tx_hb_bp_3g    : 1;  /* bit[1]  : TX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
                                                             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate */
        unsigned long  ch1_tx_rate_3g     : 3;  /* bit[2-4]: TX通道CIC滤波器输出速率控制（MHz）：
                                                                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,    CDMA
                                                             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
                                                             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------  */
        unsigned long  ch1_tx_mode_dig_3g : 3;  /* bit[5-7]: TX通道模式控制：
                                                             000：2G
                                                             001：3G(默认)
                                                             010：4G 
                                                             011：TDS
                                                             100：CDMA
                                                             101：CA
                                                             Others：Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_3G_DIG_1_UNION;
#define ABB_CH1_TX_3G_DIG_1_ch1_tx_comp_bp_3g_START   (0)
#define ABB_CH1_TX_3G_DIG_1_ch1_tx_comp_bp_3g_END     (0)
#define ABB_CH1_TX_3G_DIG_1_ch1_tx_hb_bp_3g_START     (1)
#define ABB_CH1_TX_3G_DIG_1_ch1_tx_hb_bp_3g_END       (1)
#define ABB_CH1_TX_3G_DIG_1_ch1_tx_rate_3g_START      (2)
#define ABB_CH1_TX_3G_DIG_1_ch1_tx_rate_3g_END        (4)
#define ABB_CH1_TX_3G_DIG_1_ch1_tx_mode_dig_3g_START  (5)
#define ABB_CH1_TX_3G_DIG_1_ch1_tx_mode_dig_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_3G_DIG_2_UNION
 结构说明  : ch1_tx_3g_dig_2 寄存器结构定义。地址偏移量:0x214，初值:0x2B，宽度:8
 寄存器说明: TX 3G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_q_pd_3g       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_3g       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_dem_const_3g     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                               0：0(默认)
                                                               1：2
                                                               2：4
                                                               3：6 */
        unsigned long  ch1_uddwa_dith_en_3g : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch1_dem_dwa_en_3g    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                               0：使用CLA模式
                                                               1：使用DWA模式(默认)  */
        unsigned long  ch1_dem_lsb_bp_3g    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                               0：DEM LSB 打开(默认)
                                                               1：DEM LSB bypass */
        unsigned long  ch1_dem_msb_bp_3g    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                               0：DEM MSB打开(默认)
                                                               1：DEM MSB bypass */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_3G_DIG_2_UNION;
#define ABB_CH1_TX_3G_DIG_2_ch1_tx_q_pd_3g_START        (0)
#define ABB_CH1_TX_3G_DIG_2_ch1_tx_q_pd_3g_END          (0)
#define ABB_CH1_TX_3G_DIG_2_ch1_tx_i_pd_3g_START        (1)
#define ABB_CH1_TX_3G_DIG_2_ch1_tx_i_pd_3g_END          (1)
#define ABB_CH1_TX_3G_DIG_2_ch1_dem_const_3g_START      (2)
#define ABB_CH1_TX_3G_DIG_2_ch1_dem_const_3g_END        (3)
#define ABB_CH1_TX_3G_DIG_2_ch1_uddwa_dith_en_3g_START  (4)
#define ABB_CH1_TX_3G_DIG_2_ch1_uddwa_dith_en_3g_END    (4)
#define ABB_CH1_TX_3G_DIG_2_ch1_dem_dwa_en_3g_START     (5)
#define ABB_CH1_TX_3G_DIG_2_ch1_dem_dwa_en_3g_END       (5)
#define ABB_CH1_TX_3G_DIG_2_ch1_dem_lsb_bp_3g_START     (6)
#define ABB_CH1_TX_3G_DIG_2_ch1_dem_lsb_bp_3g_END       (6)
#define ABB_CH1_TX_3G_DIG_2_ch1_dem_msb_bp_3g_START     (7)
#define ABB_CH1_TX_3G_DIG_2_ch1_dem_msb_bp_3g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_3G_DIG_3_UNION
 结构说明  : ch1_tx_3g_dig_3 寄存器结构定义。地址偏移量:0x215，初值:0x08，宽度:8
 寄存器说明: TX 3G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0         : 1;  /* bit[0]  : 保留 */
        unsigned long  ch1_tx_flush_en_3g : 1;  /* bit[1]  : TX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch1_tx_comp_sel_3g : 2;  /* bit[2-3]: TX通道补偿滤波器补偿固定系数选择：
                                                             00：固定系数1；
                                                             01：固定系数2；
                                                             10：固定系数3；
                                                             11：可配系数。 */
        unsigned long  reserved_1         : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_3G_DIG_3_UNION;
#define ABB_CH1_TX_3G_DIG_3_ch1_tx_flush_en_3g_START  (1)
#define ABB_CH1_TX_3G_DIG_3_ch1_tx_flush_en_3g_END    (1)
#define ABB_CH1_TX_3G_DIG_3_ch1_tx_comp_sel_3g_START  (2)
#define ABB_CH1_TX_3G_DIG_3_ch1_tx_comp_sel_3g_END    (3)


/*****************************************************************************
 结构名    : ABB_CH0_TX_4G_DIG_1_UNION
 结构说明  : ch0_tx_4g_dig_1 寄存器结构定义。地址偏移量:0x228，初值:0x40，宽度:8
 寄存器说明: TX 4G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_comp_bp_4g  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch0_tx_hb_bp_4g    : 1;  /* bit[1]  : TX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
                                                             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate */
        unsigned long  ch0_tx_rate_4g     : 3;  /* bit[2-4]: TX通道CIC滤波器输出速率控制（MHz）：
                                                                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,     CDMA
                                                             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
                                                             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------  */
        unsigned long  ch0_tx_mode_dig_4g : 3;  /* bit[5-7]: TX通道模式控制：
                                                             000：2G
                                                             001：3G
                                                             010：4G(默认)
                                                             011：TDS
                                                             100：CDMA
                                                             101：CA
                                                             Others：Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_4G_DIG_1_UNION;
#define ABB_CH0_TX_4G_DIG_1_ch0_tx_comp_bp_4g_START   (0)
#define ABB_CH0_TX_4G_DIG_1_ch0_tx_comp_bp_4g_END     (0)
#define ABB_CH0_TX_4G_DIG_1_ch0_tx_hb_bp_4g_START     (1)
#define ABB_CH0_TX_4G_DIG_1_ch0_tx_hb_bp_4g_END       (1)
#define ABB_CH0_TX_4G_DIG_1_ch0_tx_rate_4g_START      (2)
#define ABB_CH0_TX_4G_DIG_1_ch0_tx_rate_4g_END        (4)
#define ABB_CH0_TX_4G_DIG_1_ch0_tx_mode_dig_4g_START  (5)
#define ABB_CH0_TX_4G_DIG_1_ch0_tx_mode_dig_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_4G_DIG_2_UNION
 结构说明  : ch0_tx_4g_dig_2 寄存器结构定义。地址偏移量:0x229，初值:0x2B，宽度:8
 寄存器说明: TX 4G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_q_pd_4g       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_4g       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_dem_const_4g     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                               0：0(默认)
                                                               1：2
                                                               2：4
                                                               3：6 */
        unsigned long  ch0_uddwa_dith_en_4g : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch0_dem_dwa_en_4g    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                               0：使用CLA模式
                                                               1：使用DWA模式(默认)  */
        unsigned long  ch0_dem_lsb_bp_4g    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                               0：DEM LSB 打开(默认)
                                                               1：DEM LSB bypass */
        unsigned long  ch0_dem_msb_bp_4g    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                               0：DEM MSB打开(默认)
                                                               1：DEM MSB bypass */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_4G_DIG_2_UNION;
#define ABB_CH0_TX_4G_DIG_2_ch0_tx_q_pd_4g_START        (0)
#define ABB_CH0_TX_4G_DIG_2_ch0_tx_q_pd_4g_END          (0)
#define ABB_CH0_TX_4G_DIG_2_ch0_tx_i_pd_4g_START        (1)
#define ABB_CH0_TX_4G_DIG_2_ch0_tx_i_pd_4g_END          (1)
#define ABB_CH0_TX_4G_DIG_2_ch0_dem_const_4g_START      (2)
#define ABB_CH0_TX_4G_DIG_2_ch0_dem_const_4g_END        (3)
#define ABB_CH0_TX_4G_DIG_2_ch0_uddwa_dith_en_4g_START  (4)
#define ABB_CH0_TX_4G_DIG_2_ch0_uddwa_dith_en_4g_END    (4)
#define ABB_CH0_TX_4G_DIG_2_ch0_dem_dwa_en_4g_START     (5)
#define ABB_CH0_TX_4G_DIG_2_ch0_dem_dwa_en_4g_END       (5)
#define ABB_CH0_TX_4G_DIG_2_ch0_dem_lsb_bp_4g_START     (6)
#define ABB_CH0_TX_4G_DIG_2_ch0_dem_lsb_bp_4g_END       (6)
#define ABB_CH0_TX_4G_DIG_2_ch0_dem_msb_bp_4g_START     (7)
#define ABB_CH0_TX_4G_DIG_2_ch0_dem_msb_bp_4g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_4G_DIG_3_UNION
 结构说明  : ch0_tx_4g_dig_3 寄存器结构定义。地址偏移量:0x22A，初值:0x08，宽度:8
 寄存器说明: TX 4G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0         : 1;  /* bit[0]  : 保留 */
        unsigned long  ch0_tx_flush_en_4g : 1;  /* bit[1]  : TX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch0_tx_comp_sel_4g : 2;  /* bit[2-3]: TX通道补偿滤波器补偿固定系数选择：
                                                             00：固定系数1；
                                                             01：固定系数2；
                                                             10：固定系数3；
                                                             11：可配系数。 */
        unsigned long  reserved_1         : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_4G_DIG_3_UNION;
#define ABB_CH0_TX_4G_DIG_3_ch0_tx_flush_en_4g_START  (1)
#define ABB_CH0_TX_4G_DIG_3_ch0_tx_flush_en_4g_END    (1)
#define ABB_CH0_TX_4G_DIG_3_ch0_tx_comp_sel_4g_START  (2)
#define ABB_CH0_TX_4G_DIG_3_ch0_tx_comp_sel_4g_END    (3)


/*****************************************************************************
 结构名    : ABB_CH1_TX_4G_DIG_1_UNION
 结构说明  : ch1_tx_4g_dig_1 寄存器结构定义。地址偏移量:0x22B，初值:0x40，宽度:8
 寄存器说明: TX 4G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_comp_bp_4g  : 1;  /* bit[0]  : TX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch1_tx_hb_bp_4g    : 1;  /* bit[1]  : TX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,TX通道输出data rate 为TX CIC rate/2(默认)
                                                             1：bypass半带滤波器,TX通道输出data rate 为TX CIC rate */
        unsigned long  ch1_tx_rate_4g     : 3;  /* bit[2-4]: TX通道CIC滤波器输出速率控制（MHz）：
                                                                  2G, 3G&amp;4G_10M, 4G_5M,  4G_20M,   TDS,      CA,     CDMA
                                                             0：4.33,  30.72,    -----,   61.44,   30.72, 122.88,  4.9152(默认）
                                                             1：4.33,  -----,    15.36,   -----,   -----,  -----,  ------  */
        unsigned long  ch1_tx_mode_dig_4g : 3;  /* bit[5-7]: TX通道模式控制：
                                                             000：2G
                                                             001：3G
                                                             010：4G(默认) 
                                                             011：TDS
                                                             100：CDMA
                                                             101：CA
                                                             Others：Reserved */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_4G_DIG_1_UNION;
#define ABB_CH1_TX_4G_DIG_1_ch1_tx_comp_bp_4g_START   (0)
#define ABB_CH1_TX_4G_DIG_1_ch1_tx_comp_bp_4g_END     (0)
#define ABB_CH1_TX_4G_DIG_1_ch1_tx_hb_bp_4g_START     (1)
#define ABB_CH1_TX_4G_DIG_1_ch1_tx_hb_bp_4g_END       (1)
#define ABB_CH1_TX_4G_DIG_1_ch1_tx_rate_4g_START      (2)
#define ABB_CH1_TX_4G_DIG_1_ch1_tx_rate_4g_END        (4)
#define ABB_CH1_TX_4G_DIG_1_ch1_tx_mode_dig_4g_START  (5)
#define ABB_CH1_TX_4G_DIG_1_ch1_tx_mode_dig_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_4G_DIG_2_UNION
 结构说明  : ch1_tx_4g_dig_2 寄存器结构定义。地址偏移量:0x22C，初值:0x2B，宽度:8
 寄存器说明: TX 4G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_q_pd_4g       : 1;  /* bit[0]  : TX通道Q路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_q_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_4g       : 1;  /* bit[1]  : TX通道I路CLOCK GATING控制：
                                                               0：不CLOCK GATING
                                                               1：CLOCK GATING(默认)
                                                               (!tx_i_pd)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_dem_const_4g     : 2;  /* bit[2-3]: TX通道DEM const系数：
                                                               0：0(默认)
                                                               1：2
                                                               2：4
                                                               3：6 */
        unsigned long  ch1_uddwa_dith_en_4g : 1;  /* bit[4]  : TX通道DEM UDDWA_DITH模块使能控制：
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch1_dem_dwa_en_4g    : 1;  /* bit[5]  : TX通道DEM模式控制：
                                                               0：使用CLA模式
                                                               1：使用DWA模式(默认)  */
        unsigned long  ch1_dem_lsb_bp_4g    : 1;  /* bit[6]  : TX通道DEM LSB bypass：
                                                               0：DEM LSB 打开(默认)
                                                               1：DEM LSB bypass */
        unsigned long  ch1_dem_msb_bp_4g    : 1;  /* bit[7]  : TX通道DEM MSB bypass：
                                                               0：DEM MSB打开(默认)
                                                               1：DEM MSB bypass */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_4G_DIG_2_UNION;
#define ABB_CH1_TX_4G_DIG_2_ch1_tx_q_pd_4g_START        (0)
#define ABB_CH1_TX_4G_DIG_2_ch1_tx_q_pd_4g_END          (0)
#define ABB_CH1_TX_4G_DIG_2_ch1_tx_i_pd_4g_START        (1)
#define ABB_CH1_TX_4G_DIG_2_ch1_tx_i_pd_4g_END          (1)
#define ABB_CH1_TX_4G_DIG_2_ch1_dem_const_4g_START      (2)
#define ABB_CH1_TX_4G_DIG_2_ch1_dem_const_4g_END        (3)
#define ABB_CH1_TX_4G_DIG_2_ch1_uddwa_dith_en_4g_START  (4)
#define ABB_CH1_TX_4G_DIG_2_ch1_uddwa_dith_en_4g_END    (4)
#define ABB_CH1_TX_4G_DIG_2_ch1_dem_dwa_en_4g_START     (5)
#define ABB_CH1_TX_4G_DIG_2_ch1_dem_dwa_en_4g_END       (5)
#define ABB_CH1_TX_4G_DIG_2_ch1_dem_lsb_bp_4g_START     (6)
#define ABB_CH1_TX_4G_DIG_2_ch1_dem_lsb_bp_4g_END       (6)
#define ABB_CH1_TX_4G_DIG_2_ch1_dem_msb_bp_4g_START     (7)
#define ABB_CH1_TX_4G_DIG_2_ch1_dem_msb_bp_4g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_4G_DIG_3_UNION
 结构说明  : ch1_tx_4g_dig_3 寄存器结构定义。地址偏移量:0x22D，初值:0x08，宽度:8
 寄存器说明: TX 4G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0         : 1;  /* bit[0]  : 保留 */
        unsigned long  ch1_tx_flush_en_4g : 1;  /* bit[1]  : TX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  ch1_tx_comp_sel_4g : 2;  /* bit[2-3]: TX通道补偿滤波器补偿固定系数选择：
                                                             00：固定系数1；
                                                             01：固定系数2；
                                                             10：固定系数3；
                                                             11：可配系数。 */
        unsigned long  reserved_1         : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_4G_DIG_3_UNION;
#define ABB_CH1_TX_4G_DIG_3_ch1_tx_flush_en_4g_START  (1)
#define ABB_CH1_TX_4G_DIG_3_ch1_tx_flush_en_4g_END    (1)
#define ABB_CH1_TX_4G_DIG_3_ch1_tx_comp_sel_4g_START  (2)
#define ABB_CH1_TX_4G_DIG_3_ch1_tx_comp_sel_4g_END    (3)


/*****************************************************************************
 结构名    : ABB_CH0_TX_TESTMODE_UNION
 结构说明  : CH0_TX_TESTMODE 寄存器结构定义。地址偏移量:0x240，初值:0x00，宽度:8
 寄存器说明: 测试模式寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_sw_rst   : 1;  /* bit[0]  : 数字部分TX通道软复位信号：
                                                          0：不复位(默认)
                                                          1：复位 */
        unsigned long  reserved_0      : 3;  /* bit[1-3]: 保留 */
        unsigned long  ch0_tx_loop_sel : 2;  /* bit[4-5]: TX算法环回，环回通道选择：
                                                          0：环回CH0 RX
                                                          1：环回CH1 RX
                                                          2：环回CH2 RX
                                                          default：环回CH0 RX */
        unsigned long  reserved_1      : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_TESTMODE_UNION;
#define ABB_CH0_TX_TESTMODE_ch0_tx_sw_rst_START    (0)
#define ABB_CH0_TX_TESTMODE_ch0_tx_sw_rst_END      (0)
#define ABB_CH0_TX_TESTMODE_ch0_tx_loop_sel_START  (4)
#define ABB_CH0_TX_TESTMODE_ch0_tx_loop_sel_END    (5)


/*****************************************************************************
 结构名    : ABB_CH0_SINE_GENERATE_UNION
 结构说明  : CH0_SINE_GENERATE 寄存器结构定义。地址偏移量:0x241，初值:0x10，宽度:8
 寄存器说明: SINE发送寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_sine_enable : 1;  /* bit[0]  : ch0正弦波发送使能
                                                          0：不发送
                                                          1：发送 */
        unsigned long  reserved        : 1;  /* bit[1]  : 保留 */
        unsigned long  ch0_sine_amp    : 2;  /* bit[2-3]: 正弦波发送幅度控制
                                                          00：满量程
                                                          01：3/4量程
                                                          10：1/2量程
                                                          11：1/4量程 */
        unsigned long  ch0_sine_freq   : 4;  /* bit[4-7]: 正弦波发送频率控制，单位(freq of tx_hb_clk)/32，可配范围为1~f */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_SINE_GENERATE_UNION;
#define ABB_CH0_SINE_GENERATE_ch0_sine_enable_START  (0)
#define ABB_CH0_SINE_GENERATE_ch0_sine_enable_END    (0)
#define ABB_CH0_SINE_GENERATE_ch0_sine_amp_START     (2)
#define ABB_CH0_SINE_GENERATE_ch0_sine_amp_END       (3)
#define ABB_CH0_SINE_GENERATE_ch0_sine_freq_START    (4)
#define ABB_CH0_SINE_GENERATE_ch0_sine_freq_END      (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_COEF1_UNION
 结构说明  : ch0_tx_coef1 寄存器结构定义。地址偏移量:0x244，初值:0x3B，宽度:8
 寄存器说明: TX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_comp_c0 : 6;  /* bit[0-5]: TX补偿滤波器系数C0,6bit有符号数 */
        unsigned long  reserved       : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_COEF1_UNION;
#define ABB_CH0_TX_COEF1_ch0_tx_comp_c0_START  (0)
#define ABB_CH0_TX_COEF1_ch0_tx_comp_c0_END    (5)


/*****************************************************************************
 结构名    : ABB_CH0_TX_COEF4_UNION
 结构说明  : ch0_tx_coef4 寄存器结构定义。地址偏移量:0x247，初值:0x03，宽度:8
 寄存器说明: TX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_comp_c2_msb : 2;  /* bit[0-1]: TX补偿滤波器系数C2高2位,10bit有符号数 */
        unsigned long  reserved           : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_COEF4_UNION;
#define ABB_CH0_TX_COEF4_ch0_tx_comp_c2_msb_START  (0)
#define ABB_CH0_TX_COEF4_ch0_tx_comp_c2_msb_END    (1)


/*****************************************************************************
 结构名    : ABB_CH0_TX_COEF6_UNION
 结构说明  : ch0_tx_coef6 寄存器结构定义。地址偏移量:0x249，初值:0x02，宽度:8
 寄存器说明: TX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_comp_c3_msb : 2;  /* bit[0-1]: TX补偿滤波器系数C3高2位,10bit无符号数 */
        unsigned long  reserved           : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_COEF6_UNION;
#define ABB_CH0_TX_COEF6_ch0_tx_comp_c3_msb_START  (0)
#define ABB_CH0_TX_COEF6_ch0_tx_comp_c3_msb_END    (1)


/*****************************************************************************
 结构名    : ABB_CH0_TX_REG_DEBUG_DIG0_UNION
 结构说明  : ch0_tx_reg_debug_dig0 寄存器结构定义。地址偏移量:0x24C，初值:0x64，宽度:8
 寄存器说明: 数字调试寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_sdm_rst_ctrl  : 1;  /* bit[0]  : TX通道SDM模块异常时复位控制
                                                            0：只复位SDM模块
                                                            1：复位整个TX通道 */
        unsigned long  ch0_dem_mode      : 1;  /* bit[1]  : TX通道DEM校准工作模式
                                                            0：正常工作
                                                            1：校准态，DEM输出为dem_code_man */
        unsigned long  ch0_tx_dem_sat    : 2;  /* bit[2-3]: TX DEM量化器输入限幅档位。
                                                            00：0.8125
                                                            01：0.796875(默认)
                                                            10：0.765625
                                                            11：0.75 */
        unsigned long  ch0_dither_en     : 1;  /* bit[4]  : TX通道SDM Dither控制：
                                                            0：不使能
                                                            1：使能 */
        unsigned long  reserved_0        : 1;  /* bit[5]  : 保留 */
        unsigned long  ch0_tx_main_sd_bp : 1;  /* bit[6]  : TX SD模块主调制器旁路使能：
                                                            0：主调制器不旁路；
                                                            1：主调制器旁路（默认）； */
        unsigned long  reserved_1        : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_REG_DEBUG_DIG0_UNION;
#define ABB_CH0_TX_REG_DEBUG_DIG0_ch0_sdm_rst_ctrl_START   (0)
#define ABB_CH0_TX_REG_DEBUG_DIG0_ch0_sdm_rst_ctrl_END     (0)
#define ABB_CH0_TX_REG_DEBUG_DIG0_ch0_dem_mode_START       (1)
#define ABB_CH0_TX_REG_DEBUG_DIG0_ch0_dem_mode_END         (1)
#define ABB_CH0_TX_REG_DEBUG_DIG0_ch0_tx_dem_sat_START     (2)
#define ABB_CH0_TX_REG_DEBUG_DIG0_ch0_tx_dem_sat_END       (3)
#define ABB_CH0_TX_REG_DEBUG_DIG0_ch0_dither_en_START      (4)
#define ABB_CH0_TX_REG_DEBUG_DIG0_ch0_dither_en_END        (4)
#define ABB_CH0_TX_REG_DEBUG_DIG0_ch0_tx_main_sd_bp_START  (6)
#define ABB_CH0_TX_REG_DEBUG_DIG0_ch0_tx_main_sd_bp_END    (6)


/*****************************************************************************
 结构名    : ABB_CH0_TX_REG_DEBUG_DIG4_UNION
 结构说明  : ch0_tx_reg_debug_dig4 寄存器结构定义。地址偏移量:0x250，初值:0x00，宽度:8
 寄存器说明: 数字调试寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_div_en_bp      : 1;  /* bit[0]  : TX分频器使能bypass控制
                                                                0：不bypass
                                                                1：bypass */
        unsigned long  reserved              : 3;  /* bit[1-3]: 保留 */
        unsigned long  ch0_tx_sw_rst_num_cfg : 3;  /* bit[4-6]: 模式切换复位长度配置值，单位为8 cycles */
        unsigned long  ch0_tx_sw_rst_num_sel : 1;  /* bit[7]  : bit[7]：模式切换复位长度配置使能
                                                                0：不使能
                                                                1：使能 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_REG_DEBUG_DIG4_UNION;
#define ABB_CH0_TX_REG_DEBUG_DIG4_ch0_tx_div_en_bp_START       (0)
#define ABB_CH0_TX_REG_DEBUG_DIG4_ch0_tx_div_en_bp_END         (0)
#define ABB_CH0_TX_REG_DEBUG_DIG4_ch0_tx_sw_rst_num_cfg_START  (4)
#define ABB_CH0_TX_REG_DEBUG_DIG4_ch0_tx_sw_rst_num_cfg_END    (6)
#define ABB_CH0_TX_REG_DEBUG_DIG4_ch0_tx_sw_rst_num_sel_START  (7)
#define ABB_CH0_TX_REG_DEBUG_DIG4_ch0_tx_sw_rst_num_sel_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_LINE_SEL_UNION
 结构说明  : CH0_TX_LINE_SEL 寄存器结构定义。地址偏移量:0x251，初值:0x00，宽度:8
 寄存器说明: 线控强制配置使能。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_en_sel : 1;  /* bit[0]  : TX通道线控选择强配使能
                                                        0：选择线控使能
                                                        1：选择强配使能 */
        unsigned long  reserved_0    : 3;  /* bit[1-3]: 保留 */
        unsigned long  ch0_tx_en_cfg : 1;  /* bit[4]  : TX通道强配线控 */
        unsigned long  reserved_1    : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_LINE_SEL_UNION;
#define ABB_CH0_TX_LINE_SEL_ch0_tx_en_sel_START  (0)
#define ABB_CH0_TX_LINE_SEL_ch0_tx_en_sel_END    (0)
#define ABB_CH0_TX_LINE_SEL_ch0_tx_en_cfg_START  (4)
#define ABB_CH0_TX_LINE_SEL_ch0_tx_en_cfg_END    (4)


/*****************************************************************************
 结构名    : ABB_CH0_TX_LINE_CFG_UNION
 结构说明  : ch0_tx_line_cfg 寄存器结构定义。地址偏移量:0x252，初值:0x00，宽度:8
 寄存器说明: 模式线控强制配置。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_line_ctrl_mode_cfg : 3;  /* bit[0-2]: 线控信号CH0_TX_LINE_CTRL_MODE强制配置值
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模式 */
        unsigned long  ch0_tx_line_ctrl_mode_sel : 1;  /* bit[3]  : 线控信号CH0_TX_LINE_CTRL_MODE强制配置使能 */
        unsigned long  reserved                  : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_LINE_CFG_UNION;
#define ABB_CH0_TX_LINE_CFG_ch0_tx_line_ctrl_mode_cfg_START  (0)
#define ABB_CH0_TX_LINE_CFG_ch0_tx_line_ctrl_mode_cfg_END    (2)
#define ABB_CH0_TX_LINE_CFG_ch0_tx_line_ctrl_mode_sel_START  (3)
#define ABB_CH0_TX_LINE_CFG_ch0_tx_line_ctrl_mode_sel_END    (3)


/*****************************************************************************
 结构名    : ABB_CH0_TX_LINE_RPT0_UNION
 结构说明  : ch0_tx_line_rpt0 寄存器结构定义。地址偏移量:0x253，初值:0x00，宽度:8
 寄存器说明: 线控状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0    : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch0_tx_en_rpt : 1;  /* bit[2]  : CH0_TX_EN线控状态上报 */
        unsigned long  reserved_1    : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_LINE_RPT0_UNION;
#define ABB_CH0_TX_LINE_RPT0_ch0_tx_en_rpt_START  (2)
#define ABB_CH0_TX_LINE_RPT0_ch0_tx_en_rpt_END    (2)


/*****************************************************************************
 结构名    : ABB_CH0_TX_LINE_RPT1_UNION
 结构说明  : ch0_tx_line_rpt1 寄存器结构定义。地址偏移量:0x254，初值:0x00，宽度:8
 寄存器说明: 线控状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_line_ctrl_mode_rpt : 3;  /* bit[0-2]: CH0 TX_LINE_CTRL_MODE状态上报
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：IDLE */
        unsigned long  reserved                  : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_LINE_RPT1_UNION;
#define ABB_CH0_TX_LINE_RPT1_ch0_tx_line_ctrl_mode_rpt_START  (0)
#define ABB_CH0_TX_LINE_RPT1_ch0_tx_line_ctrl_mode_rpt_END    (2)


/*****************************************************************************
 结构名    : ABB_CH1_TX_TESTMODE_UNION
 结构说明  : CH1_TX_TESTMODE 寄存器结构定义。地址偏移量:0x260，初值:0x10，宽度:8
 寄存器说明: 测试模式寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_sw_rst   : 1;  /* bit[0]  : 数字部分TX通道软复位信号：
                                                          0：不复位(默认)
                                                          1：复位 */
        unsigned long  reserved_0      : 3;  /* bit[1-3]: 保留 */
        unsigned long  ch1_tx_loop_sel : 2;  /* bit[4-5]: TX算法环回，环回通道选择：
                                                          0：环回CH0 RX
                                                          1：环回CH1 RX
                                                          2：环回CH2 RX
                                                          default：环回CH0 RX */
        unsigned long  reserved_1      : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_TESTMODE_UNION;
#define ABB_CH1_TX_TESTMODE_ch1_tx_sw_rst_START    (0)
#define ABB_CH1_TX_TESTMODE_ch1_tx_sw_rst_END      (0)
#define ABB_CH1_TX_TESTMODE_ch1_tx_loop_sel_START  (4)
#define ABB_CH1_TX_TESTMODE_ch1_tx_loop_sel_END    (5)


/*****************************************************************************
 结构名    : ABB_CH1_SINE_GENERATE_UNION
 结构说明  : CH1_SINE_GENERATE 寄存器结构定义。地址偏移量:0x261，初值:0x10，宽度:8
 寄存器说明: SINE发送寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_sine_enable : 1;  /* bit[0]  : ch0正弦波发送使能
                                                          0：不发送
                                                          1：发送 */
        unsigned long  reserved        : 1;  /* bit[1]  : 保留 */
        unsigned long  ch1_sine_amp    : 2;  /* bit[2-3]: 正弦波发送幅度控制
                                                          00：满量程
                                                          01：3/4量程
                                                          10：1/2量程
                                                          11：1/4量程 */
        unsigned long  ch1_sine_freq   : 4;  /* bit[4-7]: 正弦波发送频率控制，单位(freq of tx_hb_clk)/32，可配范围为1~f */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_SINE_GENERATE_UNION;
#define ABB_CH1_SINE_GENERATE_ch1_sine_enable_START  (0)
#define ABB_CH1_SINE_GENERATE_ch1_sine_enable_END    (0)
#define ABB_CH1_SINE_GENERATE_ch1_sine_amp_START     (2)
#define ABB_CH1_SINE_GENERATE_ch1_sine_amp_END       (3)
#define ABB_CH1_SINE_GENERATE_ch1_sine_freq_START    (4)
#define ABB_CH1_SINE_GENERATE_ch1_sine_freq_END      (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_COEF1_UNION
 结构说明  : ch1_tx_coef1 寄存器结构定义。地址偏移量:0x264，初值:0x3B，宽度:8
 寄存器说明: TX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_comp_c0 : 6;  /* bit[0-5]: TX补偿滤波器系数C0,6bit有符号数 */
        unsigned long  reserved       : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_COEF1_UNION;
#define ABB_CH1_TX_COEF1_ch1_tx_comp_c0_START  (0)
#define ABB_CH1_TX_COEF1_ch1_tx_comp_c0_END    (5)


/*****************************************************************************
 结构名    : ABB_CH1_TX_COEF4_UNION
 结构说明  : ch1_tx_coef4 寄存器结构定义。地址偏移量:0x267，初值:0x03，宽度:8
 寄存器说明: TX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_comp_c2_msb : 2;  /* bit[0-1]: TX补偿滤波器系数C2高2位,10bit有符号数 */
        unsigned long  reserved           : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_COEF4_UNION;
#define ABB_CH1_TX_COEF4_ch1_tx_comp_c2_msb_START  (0)
#define ABB_CH1_TX_COEF4_ch1_tx_comp_c2_msb_END    (1)


/*****************************************************************************
 结构名    : ABB_CH1_TX_COEF6_UNION
 结构说明  : ch1_tx_coef6 寄存器结构定义。地址偏移量:0x269，初值:0x02，宽度:8
 寄存器说明: TX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_comp_c3_msb : 2;  /* bit[0-1]: TX补偿滤波器系数C3高2位,10bit无符号数 */
        unsigned long  reserved           : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_COEF6_UNION;
#define ABB_CH1_TX_COEF6_ch1_tx_comp_c3_msb_START  (0)
#define ABB_CH1_TX_COEF6_ch1_tx_comp_c3_msb_END    (1)


/*****************************************************************************
 结构名    : ABB_CH1_TX_REG_DEBUG_DIG0_UNION
 结构说明  : CH1_TX_REG_DEBUG_DIG0 寄存器结构定义。地址偏移量:0x26C，初值:0x44，宽度:8
 寄存器说明: 数字调试寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_sdm_rst_ctrl  : 1;  /* bit[0]  : TX通道SDM模块异常时复位控制
                                                            0：只复位SDM模块
                                                            1：复位整个TX通道 */
        unsigned long  ch1_dem_mode      : 1;  /* bit[1]  : TX通道DEM校准工作模式
                                                            0：正常工作
                                                            1：校准态，DEM输出为dem_code_man */
        unsigned long  ch1_tx_dem_sat    : 2;  /* bit[2-3]: TX DEM量化器输入限幅档位。
                                                            00：0.8125
                                                            01：0.796875(默认)
                                                            10：0.765625
                                                            11：0.75 */
        unsigned long  ch1_dither_en     : 1;  /* bit[4]  : TX通道SDM Dither控制：
                                                            0：不使能
                                                            1：使能 */
        unsigned long  reserved_0        : 1;  /* bit[5]  : 保留 */
        unsigned long  ch1_tx_main_sd_bp : 1;  /* bit[6]  : TX SD模块主调制器旁路使能：
                                                            0：主调制器不旁路；
                                                            1：主调制器旁路（默认）； */
        unsigned long  reserved_1        : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_REG_DEBUG_DIG0_UNION;
#define ABB_CH1_TX_REG_DEBUG_DIG0_ch1_sdm_rst_ctrl_START   (0)
#define ABB_CH1_TX_REG_DEBUG_DIG0_ch1_sdm_rst_ctrl_END     (0)
#define ABB_CH1_TX_REG_DEBUG_DIG0_ch1_dem_mode_START       (1)
#define ABB_CH1_TX_REG_DEBUG_DIG0_ch1_dem_mode_END         (1)
#define ABB_CH1_TX_REG_DEBUG_DIG0_ch1_tx_dem_sat_START     (2)
#define ABB_CH1_TX_REG_DEBUG_DIG0_ch1_tx_dem_sat_END       (3)
#define ABB_CH1_TX_REG_DEBUG_DIG0_ch1_dither_en_START      (4)
#define ABB_CH1_TX_REG_DEBUG_DIG0_ch1_dither_en_END        (4)
#define ABB_CH1_TX_REG_DEBUG_DIG0_ch1_tx_main_sd_bp_START  (6)
#define ABB_CH1_TX_REG_DEBUG_DIG0_ch1_tx_main_sd_bp_END    (6)


/*****************************************************************************
 结构名    : ABB_CH1_TX_REG_DEBUG_DIG4_UNION
 结构说明  : ch1_tx_reg_debug_dig4 寄存器结构定义。地址偏移量:0x270，初值:0x00，宽度:8
 寄存器说明: 数字调试寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_div_en_bp      : 1;  /* bit[0]  : TX分频器使能bypass控制
                                                                0：不bypass
                                                                1：bypass */
        unsigned long  reserved              : 3;  /* bit[1-3]: 保留 */
        unsigned long  ch1_tx_sw_rst_num_cfg : 3;  /* bit[4-6]: 模式切换复位长度配置值，单位为8 cycles */
        unsigned long  ch1_tx_sw_rst_num_sel : 1;  /* bit[7]  : bit[7]：模式切换复位长度配置使能
                                                                0：不使能
                                                                1：使能 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_REG_DEBUG_DIG4_UNION;
#define ABB_CH1_TX_REG_DEBUG_DIG4_ch1_tx_div_en_bp_START       (0)
#define ABB_CH1_TX_REG_DEBUG_DIG4_ch1_tx_div_en_bp_END         (0)
#define ABB_CH1_TX_REG_DEBUG_DIG4_ch1_tx_sw_rst_num_cfg_START  (4)
#define ABB_CH1_TX_REG_DEBUG_DIG4_ch1_tx_sw_rst_num_cfg_END    (6)
#define ABB_CH1_TX_REG_DEBUG_DIG4_ch1_tx_sw_rst_num_sel_START  (7)
#define ABB_CH1_TX_REG_DEBUG_DIG4_ch1_tx_sw_rst_num_sel_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_LINE_SEL_UNION
 结构说明  : CH1_TX_LINE_SEL 寄存器结构定义。地址偏移量:0x271，初值:0x00，宽度:8
 寄存器说明: 线控强制配置使能。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_en_sel : 1;  /* bit[0]  : TX通道线控选择强配使能
                                                        0：选择线控使能
                                                        1：选择强配使能 */
        unsigned long  reserved_0    : 3;  /* bit[1-3]: 保留 */
        unsigned long  ch1_tx_en_cfg : 1;  /* bit[4]  : TX通道强配线控 */
        unsigned long  reserved_1    : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_LINE_SEL_UNION;
#define ABB_CH1_TX_LINE_SEL_ch1_tx_en_sel_START  (0)
#define ABB_CH1_TX_LINE_SEL_ch1_tx_en_sel_END    (0)
#define ABB_CH1_TX_LINE_SEL_ch1_tx_en_cfg_START  (4)
#define ABB_CH1_TX_LINE_SEL_ch1_tx_en_cfg_END    (4)


/*****************************************************************************
 结构名    : ABB_CH1_TX_LINE_CFG_UNION
 结构说明  : ch1_tx_line_cfg 寄存器结构定义。地址偏移量:0x272，初值:0x00，宽度:8
 寄存器说明: 模式线控强制配置。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_line_ctrl_mode_cfg : 3;  /* bit[0-2]: 线控信号CH1_TX_LINE_CTRL_MODE强制配置值
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模式 */
        unsigned long  ch1_tx_line_ctrl_mode_sel : 1;  /* bit[3]  : 线控信号CH1_LINE_CTRL_MODE强制配置使能 */
        unsigned long  reserved                  : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_LINE_CFG_UNION;
#define ABB_CH1_TX_LINE_CFG_ch1_tx_line_ctrl_mode_cfg_START  (0)
#define ABB_CH1_TX_LINE_CFG_ch1_tx_line_ctrl_mode_cfg_END    (2)
#define ABB_CH1_TX_LINE_CFG_ch1_tx_line_ctrl_mode_sel_START  (3)
#define ABB_CH1_TX_LINE_CFG_ch1_tx_line_ctrl_mode_sel_END    (3)


/*****************************************************************************
 结构名    : ABB_CH1_TX_LINE_RPT0_UNION
 结构说明  : ch1_tx_line_rpt0 寄存器结构定义。地址偏移量:0x273，初值:0x00，宽度:8
 寄存器说明: 线控状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0    : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch1_tx_en_rpt : 1;  /* bit[2]  : CH1_TX_EN线控状态上报 */
        unsigned long  reserved_1    : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_LINE_RPT0_UNION;
#define ABB_CH1_TX_LINE_RPT0_ch1_tx_en_rpt_START  (2)
#define ABB_CH1_TX_LINE_RPT0_ch1_tx_en_rpt_END    (2)


/*****************************************************************************
 结构名    : ABB_CH1_TX_LINE_RPT1_UNION
 结构说明  : ch1_tx_line_rpt1 寄存器结构定义。地址偏移量:0x274，初值:0x00，宽度:8
 寄存器说明: 线控状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_line_ctrl_mode_rpt : 3;  /* bit[0-2]: CH1 TX_LINE_CTRL_MODE状态上报
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：IDLE */
        unsigned long  reserved                  : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_LINE_RPT1_UNION;
#define ABB_CH1_TX_LINE_RPT1_ch1_tx_line_ctrl_mode_rpt_START  (0)
#define ABB_CH1_TX_LINE_RPT1_ch1_tx_line_ctrl_mode_rpt_END    (2)


/*****************************************************************************
 结构名    : ABB_RX_IDLE_DIG_1_UNION
 结构说明  : RX_IDLE_DIG_1 寄存器结构定义。地址偏移量:0x400，初值:0x70，宽度:8
 寄存器说明: RX IDLE模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  rx_hb_bp_idle    : 1;  /* bit[0]  : RX通道半带滤波器bypass控制：
                                                           0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                           1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  reserved_0       : 3;  /* bit[1-3]: 保留 */
        unsigned long  rx_mode_dig_idle : 3;  /* bit[4-6]: RX通道模式控制：
                                                           000：2G_A
                                                           001：3G_SC/TDS_B/4G_C
                                                           010：4G
                                                           011：3G_DC/4G_B
                                                           100：TDS
                                                           101：CDMA
                                                           110：CA
                                                           111：2G_B(默认) */
        unsigned long  reserved_1       : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_RX_IDLE_DIG_1_UNION;
#define ABB_RX_IDLE_DIG_1_rx_hb_bp_idle_START     (0)
#define ABB_RX_IDLE_DIG_1_rx_hb_bp_idle_END       (0)
#define ABB_RX_IDLE_DIG_1_rx_mode_dig_idle_START  (4)
#define ABB_RX_IDLE_DIG_1_rx_mode_dig_idle_END    (6)


/*****************************************************************************
 结构名    : ABB_RX_IDLE_DIG_2_UNION
 结构说明  : RX_IDLE_DIG_2 寄存器结构定义。地址偏移量:0x401，初值:0x03，宽度:8
 寄存器说明: RX IDLE模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  rxa_pd_idle      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                           0：不CLOCK GATING
                                                           1：CLOCK GATING(默认)
                                                           (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  rxb_pd_idle      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                           0：不CLOCK GATING
                                                           1：CLOCK GATING(默认)
                                                           (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  gain_sel_idle    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                           00：gain为0.5(默认)
                                                           01：gain为0.75
                                                           10：gain为0.85
                                                           11：Reserved */
        unsigned long  rx_comp_bp_idle  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                           0：不bypass(默认)
                                                           1：bypass */
        unsigned long  rx_clk_inv_idle  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                           0：正常
                                                           1：反向 */
        unsigned long  rx_flush_en_idle : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                           0：不使能
                                                           1：使能 */
        unsigned long  reserved         : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_RX_IDLE_DIG_2_UNION;
#define ABB_RX_IDLE_DIG_2_rxa_pd_idle_START       (0)
#define ABB_RX_IDLE_DIG_2_rxa_pd_idle_END         (0)
#define ABB_RX_IDLE_DIG_2_rxb_pd_idle_START       (1)
#define ABB_RX_IDLE_DIG_2_rxb_pd_idle_END         (1)
#define ABB_RX_IDLE_DIG_2_gain_sel_idle_START     (2)
#define ABB_RX_IDLE_DIG_2_gain_sel_idle_END       (3)
#define ABB_RX_IDLE_DIG_2_rx_comp_bp_idle_START   (4)
#define ABB_RX_IDLE_DIG_2_rx_comp_bp_idle_END     (4)
#define ABB_RX_IDLE_DIG_2_rx_clk_inv_idle_START   (5)
#define ABB_RX_IDLE_DIG_2_rx_clk_inv_idle_END     (5)
#define ABB_RX_IDLE_DIG_2_rx_flush_en_idle_START  (6)
#define ABB_RX_IDLE_DIG_2_rx_flush_en_idle_END    (6)


/*****************************************************************************
 结构名    : ABB_RX_IDLE_DIG_3_UNION
 结构说明  : RX_IDLE_DIG_3 寄存器结构定义。地址偏移量:0x402，初值:0x70，宽度:8
 寄存器说明: RX IDLE模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  blk_len_sel_idle : 2;  /* bit[0-1]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                           2'b00：2560chip。(W模默认)
                                                           2'b01：512chip。
                                                           2'b10：1024chip。(X模默认)
                                                           2'b11：2048chip。 */
        unsigned long  reserved_0       : 2;  /* bit[2-3]: 保留 */
        unsigned long  rx_comp_sel_idle : 3;  /* bit[4-6]: RX通道补偿滤波器补偿系数固定控制：
                                                           000：系数不固定，由寄存器配置；
                                                           001：固定系数1；
                                                           010：固定系数2；
                                                           011：固定系数3；
                                                           100：固定系数4；
                                                           101：固定系数5；
                                                           110：固定系数6；
                                                           111：固定系数7。 */
        unsigned long  reserved_1       : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_RX_IDLE_DIG_3_UNION;
#define ABB_RX_IDLE_DIG_3_blk_len_sel_idle_START  (0)
#define ABB_RX_IDLE_DIG_3_blk_len_sel_idle_END    (1)
#define ABB_RX_IDLE_DIG_3_rx_comp_sel_idle_START  (4)
#define ABB_RX_IDLE_DIG_3_rx_comp_sel_idle_END    (6)


/*****************************************************************************
 结构名    : ABB_RX_2G_DIG_1_UNION
 结构说明  : RX_2G_DIG_1 寄存器结构定义。地址偏移量:0x403，初值:0x70，宽度:8
 寄存器说明: RX 2G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  rx_hb_bp_2g    : 1;  /* bit[0]  : RX通道半带滤波器bypass控制：
                                                         0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                         1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  reserved_0     : 3;  /* bit[1-3]: 保留 */
        unsigned long  rx_mode_dig_2g : 3;  /* bit[4-6]: RX通道模式控制：
                                                         000：2G_A
                                                         001：3G_SC/TDS_B/4G_C
                                                         010：4G
                                                         011：3G_DC/4G_B
                                                         100：TDS
                                                         101：CDMA
                                                         110：CA
                                                         111：2G_B(默认) */
        unsigned long  reserved_1     : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_RX_2G_DIG_1_UNION;
#define ABB_RX_2G_DIG_1_rx_hb_bp_2g_START     (0)
#define ABB_RX_2G_DIG_1_rx_hb_bp_2g_END       (0)
#define ABB_RX_2G_DIG_1_rx_mode_dig_2g_START  (4)
#define ABB_RX_2G_DIG_1_rx_mode_dig_2g_END    (6)


/*****************************************************************************
 结构名    : ABB_RX_2G_DIG_2_UNION
 结构说明  : RX_2G_DIG_2 寄存器结构定义。地址偏移量:0x404，初值:0x03，宽度:8
 寄存器说明: RX 2G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  rxa_pd_2g      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                         0：不CLOCK GATING
                                                         1：CLOCK GATING(默认)
                                                         (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  rxb_pd_2g      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                         0：不CLOCK GATING
                                                         1：CLOCK GATING(默认)
                                                         (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  gain_sel_2g    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                         00：gain为0.5(默认)
                                                         01：gain为0.75
                                                         10：gain为0.85
                                                         11：Reserved */
        unsigned long  rx_comp_bp_2g  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                         0：不bypass
                                                         1：bypass(默认) */
        unsigned long  rx_clk_inv_2g  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                         0：正常
                                                         1：反向 */
        unsigned long  rx_flush_en_2g : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                         0：不使能
                                                         1：使能 */
        unsigned long  reserved       : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_RX_2G_DIG_2_UNION;
#define ABB_RX_2G_DIG_2_rxa_pd_2g_START       (0)
#define ABB_RX_2G_DIG_2_rxa_pd_2g_END         (0)
#define ABB_RX_2G_DIG_2_rxb_pd_2g_START       (1)
#define ABB_RX_2G_DIG_2_rxb_pd_2g_END         (1)
#define ABB_RX_2G_DIG_2_gain_sel_2g_START     (2)
#define ABB_RX_2G_DIG_2_gain_sel_2g_END       (3)
#define ABB_RX_2G_DIG_2_rx_comp_bp_2g_START   (4)
#define ABB_RX_2G_DIG_2_rx_comp_bp_2g_END     (4)
#define ABB_RX_2G_DIG_2_rx_clk_inv_2g_START   (5)
#define ABB_RX_2G_DIG_2_rx_clk_inv_2g_END     (5)
#define ABB_RX_2G_DIG_2_rx_flush_en_2g_START  (6)
#define ABB_RX_2G_DIG_2_rx_flush_en_2g_END    (6)


/*****************************************************************************
 结构名    : ABB_RX_2G_DIG_3_UNION
 结构说明  : RX_2G_DIG_3 寄存器结构定义。地址偏移量:0x405，初值:0x70，宽度:8
 寄存器说明: RX 2G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  blk_len_sel_2g : 2;  /* bit[0-1]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                         2'b00：2560chip。(W模默认)
                                                         2'b01：512chip。
                                                         2'b10：1024chip。(X模默认)
                                                         2'b11：2048chip。 */
        unsigned long  reserved_0     : 2;  /* bit[2-3]: 保留 */
        unsigned long  rx_comp_sel_2g : 3;  /* bit[4-6]: RX通道补偿滤波器补偿系数固定控制：
                                                         000：系数不固定，由寄存器配置；
                                                         001：固定系数1；
                                                         010：固定系数2；
                                                         011：固定系数3；
                                                         100：固定系数4；
                                                         101：固定系数5；
                                                         110：固定系数6；
                                                         111：固定系数7。 */
        unsigned long  reserved_1     : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_RX_2G_DIG_3_UNION;
#define ABB_RX_2G_DIG_3_blk_len_sel_2g_START  (0)
#define ABB_RX_2G_DIG_3_blk_len_sel_2g_END    (1)
#define ABB_RX_2G_DIG_3_rx_comp_sel_2g_START  (4)
#define ABB_RX_2G_DIG_3_rx_comp_sel_2g_END    (6)


/*****************************************************************************
 结构名    : ABB_RX_C_DIG_1_UNION
 结构说明  : RX_C_DIG_1 寄存器结构定义。地址偏移量:0x406，初值:0x51，宽度:8
 寄存器说明: RX C模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  rx_hb_bp_c    : 1;  /* bit[0]  : RX通道半带滤波器bypass控制：
                                                        0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                        1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  reserved_0    : 3;  /* bit[1-3]: 保留 */
        unsigned long  rx_mode_dig_c : 3;  /* bit[4-6]: RX通道模式控制：
                                                        000：2G_A(默认)
                                                        001：3G_SC/TDS_B/4G_C
                                                        010：4G
                                                        011：3G_DC/4G_B
                                                        100：TDS
                                                        101：CDMA
                                                        110：CA
                                                        111：2G_B */
        unsigned long  reserved_1    : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_RX_C_DIG_1_UNION;
#define ABB_RX_C_DIG_1_rx_hb_bp_c_START     (0)
#define ABB_RX_C_DIG_1_rx_hb_bp_c_END       (0)
#define ABB_RX_C_DIG_1_rx_mode_dig_c_START  (4)
#define ABB_RX_C_DIG_1_rx_mode_dig_c_END    (6)


/*****************************************************************************
 结构名    : ABB_RX_C_DIG_2_UNION
 结构说明  : RX_C_DIG_2 寄存器结构定义。地址偏移量:0x407，初值:0x03，宽度:8
 寄存器说明: RX C模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  rxa_pd_c      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                        0：不CLOCK GATING
                                                        1：CLOCK GATING(默认)
                                                        (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  rxb_pd_c      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                        0：不CLOCK GATING
                                                        1：CLOCK GATING(默认)
                                                        (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  gain_sel_c    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                        00：gain为0.5(默认)
                                                        01：gain为0.75
                                                        10：gain为0.85
                                                        11：Reserved */
        unsigned long  rx_comp_bp_c  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                        0：不bypass
                                                        1：bypass(默认) */
        unsigned long  rx_clk_inv_c  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                        0：正常
                                                        1：反向 */
        unsigned long  rx_flush_en_c : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                        0：不使能
                                                        1：使能 */
        unsigned long  reserved      : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_RX_C_DIG_2_UNION;
#define ABB_RX_C_DIG_2_rxa_pd_c_START       (0)
#define ABB_RX_C_DIG_2_rxa_pd_c_END         (0)
#define ABB_RX_C_DIG_2_rxb_pd_c_START       (1)
#define ABB_RX_C_DIG_2_rxb_pd_c_END         (1)
#define ABB_RX_C_DIG_2_gain_sel_c_START     (2)
#define ABB_RX_C_DIG_2_gain_sel_c_END       (3)
#define ABB_RX_C_DIG_2_rx_comp_bp_c_START   (4)
#define ABB_RX_C_DIG_2_rx_comp_bp_c_END     (4)
#define ABB_RX_C_DIG_2_rx_clk_inv_c_START   (5)
#define ABB_RX_C_DIG_2_rx_clk_inv_c_END     (5)
#define ABB_RX_C_DIG_2_rx_flush_en_c_START  (6)
#define ABB_RX_C_DIG_2_rx_flush_en_c_END    (6)


/*****************************************************************************
 结构名    : ABB_RX_C_DIG_3_UNION
 结构说明  : RX_C_DIG_3 寄存器结构定义。地址偏移量:0x408，初值:0x72，宽度:8
 寄存器说明: RX C模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  blk_len_sel_c : 2;  /* bit[0-1]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                        2'b00：2560chip。(W模默认)
                                                        2'b01：512chip。
                                                        2'b10：1024chip。(X模默认)
                                                        2'b11：2048chip。 */
        unsigned long  reserved_0    : 2;  /* bit[2-3]: 保留 */
        unsigned long  rx_comp_sel_c : 3;  /* bit[4-6]: RX通道补偿滤波器补偿系数固定控制：
                                                        000：系数不固定，由寄存器配置；
                                                        001：固定系数1；
                                                        010：固定系数2；
                                                        011：固定系数3；
                                                        100：固定系数4；
                                                        101：固定系数5；
                                                        110：固定系数6；
                                                        111：固定系数7。 */
        unsigned long  reserved_1    : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_RX_C_DIG_3_UNION;
#define ABB_RX_C_DIG_3_blk_len_sel_c_START  (0)
#define ABB_RX_C_DIG_3_blk_len_sel_c_END    (1)
#define ABB_RX_C_DIG_3_rx_comp_sel_c_START  (4)
#define ABB_RX_C_DIG_3_rx_comp_sel_c_END    (6)


/*****************************************************************************
 结构名    : ABB_RX_TDS_DIG_1_UNION
 结构说明  : RX_TDS_DIG_1 寄存器结构定义。地址偏移量:0x409，初值:0x40，宽度:8
 寄存器说明: RX TDS模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  rx_hb_bp_tds    : 1;  /* bit[0]  : RX通道半带滤波器bypass控制：
                                                          0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                          1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  reserved_0      : 3;  /* bit[1-3]: 保留 */
        unsigned long  rx_mode_dig_tds : 3;  /* bit[4-6]: RX通道模式控制：
                                                          000：2G_A(默认)
                                                          001：3G_SC/TDS_B/4G_C
                                                          010：4G
                                                          011：3G_DC/4G_B
                                                          100：TDS
                                                          101：CDMA
                                                          110：CA
                                                          111：2G_B */
        unsigned long  reserved_1      : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_RX_TDS_DIG_1_UNION;
#define ABB_RX_TDS_DIG_1_rx_hb_bp_tds_START     (0)
#define ABB_RX_TDS_DIG_1_rx_hb_bp_tds_END       (0)
#define ABB_RX_TDS_DIG_1_rx_mode_dig_tds_START  (4)
#define ABB_RX_TDS_DIG_1_rx_mode_dig_tds_END    (6)


/*****************************************************************************
 结构名    : ABB_RX_TDS_DIG_2_UNION
 结构说明  : RX_TDS_DIG_2 寄存器结构定义。地址偏移量:0x40A，初值:0xD3，宽度:8
 寄存器说明: RX TDS模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  rxa_pd_tds      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                          0：不CLOCK GATING
                                                          1：CLOCK GATING(默认)
                                                          (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  rxb_pd_tds      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                          0：不CLOCK GATING
                                                          1：CLOCK GATING(默认)
                                                          (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  gain_sel_tds    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                          00：gain为0.5(默认)
                                                          01：gain为0.75
                                                          10：gain为0.85
                                                          11：Reserved */
        unsigned long  rx_comp_bp_tds  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                          0：不bypass
                                                          1：bypass(默认) */
        unsigned long  rx_clk_inv_tds  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                          0：正常
                                                          1：反向 */
        unsigned long  rx_flush_en_tds : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                          0：不使能
                                                          1：使能 */
        unsigned long  reserved        : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_RX_TDS_DIG_2_UNION;
#define ABB_RX_TDS_DIG_2_rxa_pd_tds_START       (0)
#define ABB_RX_TDS_DIG_2_rxa_pd_tds_END         (0)
#define ABB_RX_TDS_DIG_2_rxb_pd_tds_START       (1)
#define ABB_RX_TDS_DIG_2_rxb_pd_tds_END         (1)
#define ABB_RX_TDS_DIG_2_gain_sel_tds_START     (2)
#define ABB_RX_TDS_DIG_2_gain_sel_tds_END       (3)
#define ABB_RX_TDS_DIG_2_rx_comp_bp_tds_START   (4)
#define ABB_RX_TDS_DIG_2_rx_comp_bp_tds_END     (4)
#define ABB_RX_TDS_DIG_2_rx_clk_inv_tds_START   (5)
#define ABB_RX_TDS_DIG_2_rx_clk_inv_tds_END     (5)
#define ABB_RX_TDS_DIG_2_rx_flush_en_tds_START  (6)
#define ABB_RX_TDS_DIG_2_rx_flush_en_tds_END    (6)


/*****************************************************************************
 结构名    : ABB_RX_TDS_DIG_3_UNION
 结构说明  : RX_TDS_DIG_3 寄存器结构定义。地址偏移量:0x40B，初值:0x70，宽度:8
 寄存器说明: RX TDS模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  blk_len_sel_tds : 2;  /* bit[0-1]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                          2'b00：2560chip。(W模默认)
                                                          2'b01：512chip。
                                                          2'b10：1024chip。(X模默认)
                                                          2'b11：2048chip。 */
        unsigned long  reserved_0      : 2;  /* bit[2-3]: 保留 */
        unsigned long  rx_comp_sel_tds : 3;  /* bit[4-6]: RX通道补偿滤波器补偿系数固定控制：
                                                          000：系数不固定，由寄存器配置；
                                                          001：固定系数1；
                                                          010：固定系数2；
                                                          011：固定系数3；
                                                          100：固定系数4；
                                                          101：固定系数5；
                                                          110：固定系数6；
                                                          111：固定系数7。 */
        unsigned long  reserved_1      : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_RX_TDS_DIG_3_UNION;
#define ABB_RX_TDS_DIG_3_blk_len_sel_tds_START  (0)
#define ABB_RX_TDS_DIG_3_blk_len_sel_tds_END    (1)
#define ABB_RX_TDS_DIG_3_rx_comp_sel_tds_START  (4)
#define ABB_RX_TDS_DIG_3_rx_comp_sel_tds_END    (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_DIG_1_UNION
 结构说明  : CH0_RX_3G_DIG_1 寄存器结构定义。地址偏移量:0x410，初值:0x11，宽度:8
 寄存器说明: RX 3G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_hb_bp_3g    : 1;  /* bit[0]  : RX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  reserved_0         : 3;  /* bit[1-3]: 保留 */
        unsigned long  ch0_rx_mode_dig_3g : 3;  /* bit[4-6]: RX通道模式控制：
                                                             000：2G_A(默认)
                                                             001：3G_SC/TDS_B/4G_C
                                                             010：4G
                                                             011：3G_DC/4G_B
                                                             100：TDS
                                                             101：CDMA
                                                             110：CA
                                                             111：2G_B */
        unsigned long  reserved_1         : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_DIG_1_UNION;
#define ABB_CH0_RX_3G_DIG_1_ch0_rx_hb_bp_3g_START     (0)
#define ABB_CH0_RX_3G_DIG_1_ch0_rx_hb_bp_3g_END       (0)
#define ABB_CH0_RX_3G_DIG_1_ch0_rx_mode_dig_3g_START  (4)
#define ABB_CH0_RX_3G_DIG_1_ch0_rx_mode_dig_3g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_DIG_2_UNION
 结构说明  : CH0_RX_3G_DIG_2 寄存器结构定义。地址偏移量:0x411，初值:0x03，宽度:8
 寄存器说明: RX 3G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_pd_3g      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxb_pd_3g      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_gain_sel_3g    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                             00：gain为0.5(默认)
                                                             01：gain为0.75
                                                             10：gain为0.85
                                                             11：Reserved */
        unsigned long  ch0_rx_comp_bp_3g  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch0_rx_clk_inv_3g  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                             0：正常
                                                             1：反向 */
        unsigned long  ch0_rx_flush_en_3g : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  reserved           : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_DIG_2_UNION;
#define ABB_CH0_RX_3G_DIG_2_ch0_rxa_pd_3g_START       (0)
#define ABB_CH0_RX_3G_DIG_2_ch0_rxa_pd_3g_END         (0)
#define ABB_CH0_RX_3G_DIG_2_ch0_rxb_pd_3g_START       (1)
#define ABB_CH0_RX_3G_DIG_2_ch0_rxb_pd_3g_END         (1)
#define ABB_CH0_RX_3G_DIG_2_ch0_gain_sel_3g_START     (2)
#define ABB_CH0_RX_3G_DIG_2_ch0_gain_sel_3g_END       (3)
#define ABB_CH0_RX_3G_DIG_2_ch0_rx_comp_bp_3g_START   (4)
#define ABB_CH0_RX_3G_DIG_2_ch0_rx_comp_bp_3g_END     (4)
#define ABB_CH0_RX_3G_DIG_2_ch0_rx_clk_inv_3g_START   (5)
#define ABB_CH0_RX_3G_DIG_2_ch0_rx_clk_inv_3g_END     (5)
#define ABB_CH0_RX_3G_DIG_2_ch0_rx_flush_en_3g_START  (6)
#define ABB_CH0_RX_3G_DIG_2_ch0_rx_flush_en_3g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_DIG_3_UNION
 结构说明  : CH0_RX_3G_DIG_3 寄存器结构定义。地址偏移量:0x412，初值:0x40，宽度:8
 寄存器说明: RX 3G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_blk_len_sel_3g : 2;  /* bit[0-1]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                             2'b00：2560chip。(W模默认)
                                                             2'b01：512chip。
                                                             2'b10：1024chip。(X模默认)
                                                             2'b11：2048chip。 */
        unsigned long  reserved_0         : 2;  /* bit[2-3]: 保留 */
        unsigned long  ch0_rx_comp_sel_3g : 3;  /* bit[4-6]: RX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3；
                                                             100：固定系数4；
                                                             101：固定系数5；
                                                             110：固定系数6；
                                                             111：固定系数7。 */
        unsigned long  reserved_1         : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_DIG_3_UNION;
#define ABB_CH0_RX_3G_DIG_3_ch0_blk_len_sel_3g_START  (0)
#define ABB_CH0_RX_3G_DIG_3_ch0_blk_len_sel_3g_END    (1)
#define ABB_CH0_RX_3G_DIG_3_ch0_rx_comp_sel_3g_START  (4)
#define ABB_CH0_RX_3G_DIG_3_ch0_rx_comp_sel_3g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_DIG_1_UNION
 结构说明  : CH1_RX_3G_DIG_1 寄存器结构定义。地址偏移量:0x413，初值:0x11，宽度:8
 寄存器说明: RX 3G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_hb_bp_3g    : 1;  /* bit[0]  : RX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  reserved_0         : 3;  /* bit[1-3]: 保留 */
        unsigned long  ch1_rx_mode_dig_3g : 3;  /* bit[4-6]: RX通道模式控制：
                                                             000：2G_A(默认)
                                                             001：3G_SC/TDS_B/4G_C
                                                             010：4G
                                                             011：3G_DC/4G_B
                                                             100：TDS
                                                             101：CDMA
                                                             110：CA
                                                             111：2G_B */
        unsigned long  reserved_1         : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_DIG_1_UNION;
#define ABB_CH1_RX_3G_DIG_1_ch1_rx_hb_bp_3g_START     (0)
#define ABB_CH1_RX_3G_DIG_1_ch1_rx_hb_bp_3g_END       (0)
#define ABB_CH1_RX_3G_DIG_1_ch1_rx_mode_dig_3g_START  (4)
#define ABB_CH1_RX_3G_DIG_1_ch1_rx_mode_dig_3g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_DIG_2_UNION
 结构说明  : CH1_RX_3G_DIG_2 寄存器结构定义。地址偏移量:0x414，初值:0x03，宽度:8
 寄存器说明: RX 3G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_pd_3g      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxb_pd_3g      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_gain_sel_3g    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                             00：gain为0.5(默认)
                                                             01：gain为0.75
                                                             10：gain为0.85
                                                             11：Reserved */
        unsigned long  ch1_rx_comp_bp_3g  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch1_rx_clk_inv_3g  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                             0：正常
                                                             1：反向 */
        unsigned long  ch1_rx_flush_en_3g : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  reserved           : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_DIG_2_UNION;
#define ABB_CH1_RX_3G_DIG_2_ch1_rxa_pd_3g_START       (0)
#define ABB_CH1_RX_3G_DIG_2_ch1_rxa_pd_3g_END         (0)
#define ABB_CH1_RX_3G_DIG_2_ch1_rxb_pd_3g_START       (1)
#define ABB_CH1_RX_3G_DIG_2_ch1_rxb_pd_3g_END         (1)
#define ABB_CH1_RX_3G_DIG_2_ch1_gain_sel_3g_START     (2)
#define ABB_CH1_RX_3G_DIG_2_ch1_gain_sel_3g_END       (3)
#define ABB_CH1_RX_3G_DIG_2_ch1_rx_comp_bp_3g_START   (4)
#define ABB_CH1_RX_3G_DIG_2_ch1_rx_comp_bp_3g_END     (4)
#define ABB_CH1_RX_3G_DIG_2_ch1_rx_clk_inv_3g_START   (5)
#define ABB_CH1_RX_3G_DIG_2_ch1_rx_clk_inv_3g_END     (5)
#define ABB_CH1_RX_3G_DIG_2_ch1_rx_flush_en_3g_START  (6)
#define ABB_CH1_RX_3G_DIG_2_ch1_rx_flush_en_3g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_DIG_3_UNION
 结构说明  : CH1_RX_3G_DIG_3 寄存器结构定义。地址偏移量:0x415，初值:0x40，宽度:8
 寄存器说明: RX 3G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_blk_len_sel_3g : 2;  /* bit[0-1]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                             2'b00：2560chip。(W模默认)
                                                             2'b01：512chip。
                                                             2'b10：1024chip。(X模默认)
                                                             2'b11：2048chip。 */
        unsigned long  reserved_0         : 2;  /* bit[2-3]: 保留 */
        unsigned long  ch1_rx_comp_sel_3g : 3;  /* bit[4-6]: RX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3；
                                                             100：固定系数4；
                                                             101：固定系数5；
                                                             110：固定系数6；
                                                             111：固定系数7。 */
        unsigned long  reserved_1         : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_DIG_3_UNION;
#define ABB_CH1_RX_3G_DIG_3_ch1_blk_len_sel_3g_START  (0)
#define ABB_CH1_RX_3G_DIG_3_ch1_blk_len_sel_3g_END    (1)
#define ABB_CH1_RX_3G_DIG_3_ch1_rx_comp_sel_3g_START  (4)
#define ABB_CH1_RX_3G_DIG_3_ch1_rx_comp_sel_3g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_DIG_1_UNION
 结构说明  : CH2_RX_3G_DIG_1 寄存器结构定义。地址偏移量:0x416，初值:0x11，宽度:8
 寄存器说明: RX 3G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_hb_bp_3g    : 1;  /* bit[0]  : RX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  reserved_0         : 3;  /* bit[1-3]: 保留 */
        unsigned long  ch2_rx_mode_dig_3g : 3;  /* bit[4-6]: RX通道模式控制：
                                                             000：2G_A(默认)
                                                             001：3G_SC/TDS_B/4G_C
                                                             010：4G
                                                             011：3G_DC/4G_B
                                                             100：TDS
                                                             101：CDMA
                                                             110：CA
                                                             111：2G_B */
        unsigned long  reserved_1         : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_DIG_1_UNION;
#define ABB_CH2_RX_3G_DIG_1_ch2_rx_hb_bp_3g_START     (0)
#define ABB_CH2_RX_3G_DIG_1_ch2_rx_hb_bp_3g_END       (0)
#define ABB_CH2_RX_3G_DIG_1_ch2_rx_mode_dig_3g_START  (4)
#define ABB_CH2_RX_3G_DIG_1_ch2_rx_mode_dig_3g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_DIG_2_UNION
 结构说明  : CH2_RX_3G_DIG_2 寄存器结构定义。地址偏移量:0x417，初值:0x03，宽度:8
 寄存器说明: RX 3G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_pd_3g      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxb_pd_3g      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_gain_sel_3g    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                             00：gain为0.5(默认)
                                                             01：gain为0.75
                                                             10：gain为0.85
                                                             11：Reserved */
        unsigned long  ch2_rx_comp_bp_3g  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch2_rx_clk_inv_3g  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                             0：正常
                                                             1：反向 */
        unsigned long  ch2_rx_flush_en_3g : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  reserved           : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_DIG_2_UNION;
#define ABB_CH2_RX_3G_DIG_2_ch2_rxa_pd_3g_START       (0)
#define ABB_CH2_RX_3G_DIG_2_ch2_rxa_pd_3g_END         (0)
#define ABB_CH2_RX_3G_DIG_2_ch2_rxb_pd_3g_START       (1)
#define ABB_CH2_RX_3G_DIG_2_ch2_rxb_pd_3g_END         (1)
#define ABB_CH2_RX_3G_DIG_2_ch2_gain_sel_3g_START     (2)
#define ABB_CH2_RX_3G_DIG_2_ch2_gain_sel_3g_END       (3)
#define ABB_CH2_RX_3G_DIG_2_ch2_rx_comp_bp_3g_START   (4)
#define ABB_CH2_RX_3G_DIG_2_ch2_rx_comp_bp_3g_END     (4)
#define ABB_CH2_RX_3G_DIG_2_ch2_rx_clk_inv_3g_START   (5)
#define ABB_CH2_RX_3G_DIG_2_ch2_rx_clk_inv_3g_END     (5)
#define ABB_CH2_RX_3G_DIG_2_ch2_rx_flush_en_3g_START  (6)
#define ABB_CH2_RX_3G_DIG_2_ch2_rx_flush_en_3g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_DIG_3_UNION
 结构说明  : CH2_RX_3G_DIG_3 寄存器结构定义。地址偏移量:0x418，初值:0x40，宽度:8
 寄存器说明: RX 3G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_blk_len_sel_3g : 2;  /* bit[0-1]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                             2'b00：2560chip。(W模默认)
                                                             2'b01：512chip。
                                                             2'b10：1024chip。(X模默认)
                                                             2'b11：2048chip。 */
        unsigned long  reserved_0         : 2;  /* bit[2-3]: 保留 */
        unsigned long  ch2_rx_comp_sel_3g : 3;  /* bit[4-6]: RX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3；
                                                             100：固定系数4；
                                                             101：固定系数5；
                                                             110：固定系数6；
                                                             111：固定系数7。 */
        unsigned long  reserved_1         : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_DIG_3_UNION;
#define ABB_CH2_RX_3G_DIG_3_ch2_blk_len_sel_3g_START  (0)
#define ABB_CH2_RX_3G_DIG_3_ch2_blk_len_sel_3g_END    (1)
#define ABB_CH2_RX_3G_DIG_3_ch2_rx_comp_sel_3g_START  (4)
#define ABB_CH2_RX_3G_DIG_3_ch2_rx_comp_sel_3g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_DIG_1_UNION
 结构说明  : CH0_RX_4G_DIG_1 寄存器结构定义。地址偏移量:0x440，初值:0x20，宽度:8
 寄存器说明: RX 4G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_hb_bp_4g    : 1;  /* bit[0]  : RX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  reserved_0         : 3;  /* bit[1-3]: 保留 */
        unsigned long  ch0_rx_mode_dig_4g : 3;  /* bit[4-6]: RX通道模式控制：
                                                             000：2G_A(默认)
                                                             001：3G_SC/TDS_B/4G_C
                                                             010：4G
                                                             011：3G_DC/4G_B
                                                             100：TDS
                                                             101：CDMA
                                                             110：CA
                                                             111：2G_B */
        unsigned long  reserved_1         : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_DIG_1_UNION;
#define ABB_CH0_RX_4G_DIG_1_ch0_rx_hb_bp_4g_START     (0)
#define ABB_CH0_RX_4G_DIG_1_ch0_rx_hb_bp_4g_END       (0)
#define ABB_CH0_RX_4G_DIG_1_ch0_rx_mode_dig_4g_START  (4)
#define ABB_CH0_RX_4G_DIG_1_ch0_rx_mode_dig_4g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_DIG_2_UNION
 结构说明  : CH0_RX_4G_DIG_2 寄存器结构定义。地址偏移量:0x441，初值:0x03，宽度:8
 寄存器说明: RX 4G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_pd_4g      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxb_pd_4g      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_gain_sel_4g    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                             00：gain为0.5(默认)
                                                             01：gain为0.75
                                                             10：gain为0.85
                                                             11：Reserved */
        unsigned long  ch0_rx_comp_bp_4g  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch0_rx_clk_inv_4g  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                             0：正常
                                                             1：反向 */
        unsigned long  ch0_rx_flush_en_4g : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  reserved           : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_DIG_2_UNION;
#define ABB_CH0_RX_4G_DIG_2_ch0_rxa_pd_4g_START       (0)
#define ABB_CH0_RX_4G_DIG_2_ch0_rxa_pd_4g_END         (0)
#define ABB_CH0_RX_4G_DIG_2_ch0_rxb_pd_4g_START       (1)
#define ABB_CH0_RX_4G_DIG_2_ch0_rxb_pd_4g_END         (1)
#define ABB_CH0_RX_4G_DIG_2_ch0_gain_sel_4g_START     (2)
#define ABB_CH0_RX_4G_DIG_2_ch0_gain_sel_4g_END       (3)
#define ABB_CH0_RX_4G_DIG_2_ch0_rx_comp_bp_4g_START   (4)
#define ABB_CH0_RX_4G_DIG_2_ch0_rx_comp_bp_4g_END     (4)
#define ABB_CH0_RX_4G_DIG_2_ch0_rx_clk_inv_4g_START   (5)
#define ABB_CH0_RX_4G_DIG_2_ch0_rx_clk_inv_4g_END     (5)
#define ABB_CH0_RX_4G_DIG_2_ch0_rx_flush_en_4g_START  (6)
#define ABB_CH0_RX_4G_DIG_2_ch0_rx_flush_en_4g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_DIG_3_UNION
 结构说明  : CH0_RX_4G_DIG_3 寄存器结构定义。地址偏移量:0x442，初值:0x30，宽度:8
 寄存器说明: RX 4G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_blk_len_sel_4g : 2;  /* bit[0-1]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                             2'b00：2560chip。(W模默认)
                                                             2'b01：512chip。
                                                             2'b10：1024chip。(X模默认)
                                                             2'b11：2048chip。 */
        unsigned long  reserved_0         : 2;  /* bit[2-3]: 保留 */
        unsigned long  ch0_rx_comp_sel_4g : 3;  /* bit[4-6]: RX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3；
                                                             100：固定系数4；
                                                             101：固定系数5；
                                                             110：固定系数6；
                                                             111：固定系数7。 */
        unsigned long  reserved_1         : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_DIG_3_UNION;
#define ABB_CH0_RX_4G_DIG_3_ch0_blk_len_sel_4g_START  (0)
#define ABB_CH0_RX_4G_DIG_3_ch0_blk_len_sel_4g_END    (1)
#define ABB_CH0_RX_4G_DIG_3_ch0_rx_comp_sel_4g_START  (4)
#define ABB_CH0_RX_4G_DIG_3_ch0_rx_comp_sel_4g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_DIG_1_UNION
 结构说明  : CH1_RX_4G_DIG_1 寄存器结构定义。地址偏移量:0x443，初值:0x20，宽度:8
 寄存器说明: RX 4G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_hb_bp_4g    : 1;  /* bit[0]  : RX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  reserved_0         : 3;  /* bit[1-3]: 保留 */
        unsigned long  ch1_rx_mode_dig_4g : 3;  /* bit[4-6]: RX通道模式控制：
                                                             000：2G_A(默认)
                                                             001：3G_SC/TDS_B/4G_C
                                                             010：4G
                                                             011：3G_DC/4G_B
                                                             100：TDS
                                                             101：CDMA
                                                             110：CA
                                                             111：2G_B */
        unsigned long  reserved_1         : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_DIG_1_UNION;
#define ABB_CH1_RX_4G_DIG_1_ch1_rx_hb_bp_4g_START     (0)
#define ABB_CH1_RX_4G_DIG_1_ch1_rx_hb_bp_4g_END       (0)
#define ABB_CH1_RX_4G_DIG_1_ch1_rx_mode_dig_4g_START  (4)
#define ABB_CH1_RX_4G_DIG_1_ch1_rx_mode_dig_4g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_DIG_2_UNION
 结构说明  : CH1_RX_4G_DIG_2 寄存器结构定义。地址偏移量:0x444，初值:0x03，宽度:8
 寄存器说明: RX 4G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_pd_4g      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxb_pd_4g      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_gain_sel_4g    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                             00：gain为0.5(默认)
                                                             01：gain为0.75
                                                             10：gain为0.85
                                                             11：Reserved */
        unsigned long  ch1_rx_comp_bp_4g  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch1_rx_clk_inv_4g  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                             0：正常
                                                             1：反向 */
        unsigned long  ch1_rx_flush_en_4g : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  reserved           : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_DIG_2_UNION;
#define ABB_CH1_RX_4G_DIG_2_ch1_rxa_pd_4g_START       (0)
#define ABB_CH1_RX_4G_DIG_2_ch1_rxa_pd_4g_END         (0)
#define ABB_CH1_RX_4G_DIG_2_ch1_rxb_pd_4g_START       (1)
#define ABB_CH1_RX_4G_DIG_2_ch1_rxb_pd_4g_END         (1)
#define ABB_CH1_RX_4G_DIG_2_ch1_gain_sel_4g_START     (2)
#define ABB_CH1_RX_4G_DIG_2_ch1_gain_sel_4g_END       (3)
#define ABB_CH1_RX_4G_DIG_2_ch1_rx_comp_bp_4g_START   (4)
#define ABB_CH1_RX_4G_DIG_2_ch1_rx_comp_bp_4g_END     (4)
#define ABB_CH1_RX_4G_DIG_2_ch1_rx_clk_inv_4g_START   (5)
#define ABB_CH1_RX_4G_DIG_2_ch1_rx_clk_inv_4g_END     (5)
#define ABB_CH1_RX_4G_DIG_2_ch1_rx_flush_en_4g_START  (6)
#define ABB_CH1_RX_4G_DIG_2_ch1_rx_flush_en_4g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_DIG_3_UNION
 结构说明  : CH1_RX_4G_DIG_3 寄存器结构定义。地址偏移量:0x445，初值:0x30，宽度:8
 寄存器说明: RX 4G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_blk_len_sel_4g : 2;  /* bit[0-1]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                             2'b00：2560chip。(W模默认)
                                                             2'b01：512chip。
                                                             2'b10：1024chip。(X模默认)
                                                             2'b11：2048chip。 */
        unsigned long  reserved_0         : 2;  /* bit[2-3]: 保留 */
        unsigned long  ch1_rx_comp_sel_4g : 3;  /* bit[4-6]: RX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3；
                                                             100：固定系数4；
                                                             101：固定系数5；
                                                             110：固定系数6；
                                                             111：固定系数7。 */
        unsigned long  reserved_1         : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_DIG_3_UNION;
#define ABB_CH1_RX_4G_DIG_3_ch1_blk_len_sel_4g_START  (0)
#define ABB_CH1_RX_4G_DIG_3_ch1_blk_len_sel_4g_END    (1)
#define ABB_CH1_RX_4G_DIG_3_ch1_rx_comp_sel_4g_START  (4)
#define ABB_CH1_RX_4G_DIG_3_ch1_rx_comp_sel_4g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_DIG_1_UNION
 结构说明  : CH2_RX_4G_DIG_1 寄存器结构定义。地址偏移量:0x446，初值:0x20，宽度:8
 寄存器说明: RX 4G模式配置寄存器1，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_hb_bp_4g    : 1;  /* bit[0]  : RX通道半带滤波器bypass控制：
                                                             0：不bypass半带滤波器,rx通道输出data rate 为RX CIC rate/2(默认)
                                                             1：bypass半带滤波器,rx通道输出data rate 为RX CIC rate */
        unsigned long  reserved_0         : 3;  /* bit[1-3]: 保留 */
        unsigned long  ch2_rx_mode_dig_4g : 3;  /* bit[4-6]: RX通道模式控制：
                                                             000：2G_A(默认)
                                                             001：3G_SC/TDS_B/4G_C
                                                             010：4G
                                                             011：3G_DC/4G_B
                                                             100：TDS
                                                             101：CDMA
                                                             110：CA
                                                             111：2G_B */
        unsigned long  reserved_1         : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_DIG_1_UNION;
#define ABB_CH2_RX_4G_DIG_1_ch2_rx_hb_bp_4g_START     (0)
#define ABB_CH2_RX_4G_DIG_1_ch2_rx_hb_bp_4g_END       (0)
#define ABB_CH2_RX_4G_DIG_1_ch2_rx_mode_dig_4g_START  (4)
#define ABB_CH2_RX_4G_DIG_1_ch2_rx_mode_dig_4g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_DIG_2_UNION
 结构说明  : CH2_RX_4G_DIG_2 寄存器结构定义。地址偏移量:0x447，初值:0x03，宽度:8
 寄存器说明: RX 4G模式配置寄存器2，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_pd_4g      : 1;  /* bit[0]  : RXA通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxa_pd)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxb_pd_4g      : 1;  /* bit[1]  : RXB通道CLOCK GATING控制：
                                                             0：不CLOCK GATING
                                                             1：CLOCK GATING(默认)
                                                             (!rxb_pd)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_gain_sel_4g    : 2;  /* bit[2-3]: RX通道增益配置选择：
                                                             00：gain为0.5(默认)
                                                             01：gain为0.75
                                                             10：gain为0.85
                                                             11：Reserved */
        unsigned long  ch2_rx_comp_bp_4g  : 1;  /* bit[4]  : RX通道补偿滤波器bypass控制：
                                                             0：不bypass(默认)
                                                             1：bypass */
        unsigned long  ch2_rx_clk_inv_4g  : 1;  /* bit[5]  : RX通道随路时钟RX_CLK反向使能：
                                                             0：正常
                                                             1：反向 */
        unsigned long  ch2_rx_flush_en_4g : 1;  /* bit[6]  : RX通道FLUSH使能：
                                                             0：不使能
                                                             1：使能 */
        unsigned long  reserved           : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_DIG_2_UNION;
#define ABB_CH2_RX_4G_DIG_2_ch2_rxa_pd_4g_START       (0)
#define ABB_CH2_RX_4G_DIG_2_ch2_rxa_pd_4g_END         (0)
#define ABB_CH2_RX_4G_DIG_2_ch2_rxb_pd_4g_START       (1)
#define ABB_CH2_RX_4G_DIG_2_ch2_rxb_pd_4g_END         (1)
#define ABB_CH2_RX_4G_DIG_2_ch2_gain_sel_4g_START     (2)
#define ABB_CH2_RX_4G_DIG_2_ch2_gain_sel_4g_END       (3)
#define ABB_CH2_RX_4G_DIG_2_ch2_rx_comp_bp_4g_START   (4)
#define ABB_CH2_RX_4G_DIG_2_ch2_rx_comp_bp_4g_END     (4)
#define ABB_CH2_RX_4G_DIG_2_ch2_rx_clk_inv_4g_START   (5)
#define ABB_CH2_RX_4G_DIG_2_ch2_rx_clk_inv_4g_END     (5)
#define ABB_CH2_RX_4G_DIG_2_ch2_rx_flush_en_4g_START  (6)
#define ABB_CH2_RX_4G_DIG_2_ch2_rx_flush_en_4g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_DIG_3_UNION
 结构说明  : CH2_RX_4G_DIG_3 寄存器结构定义。地址偏移量:0x448，初值:0x30，宽度:8
 寄存器说明: RX 4G模式配置寄存器3，由线控决定是否起作用。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_blk_len_sel_4g : 2;  /* bit[0-1]: W/X模Block检测测量时间。（除W/X模外，其他模式该寄存器不生效）
                                                             2'b00：2560chip。(W模默认)
                                                             2'b01：512chip。
                                                             2'b10：1024chip。(X模默认)
                                                             2'b11：2048chip。 */
        unsigned long  reserved_0         : 2;  /* bit[2-3]: 保留 */
        unsigned long  ch2_rx_comp_sel_4g : 3;  /* bit[4-6]: RX通道补偿滤波器补偿系数固定控制：
                                                             000：系数不固定，由寄存器配置；
                                                             001：固定系数1；
                                                             010：固定系数2；
                                                             011：固定系数3；
                                                             100：固定系数4；
                                                             101：固定系数5；
                                                             110：固定系数6；
                                                             111：固定系数7。 */
        unsigned long  reserved_1         : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_DIG_3_UNION;
#define ABB_CH2_RX_4G_DIG_3_ch2_blk_len_sel_4g_START  (0)
#define ABB_CH2_RX_4G_DIG_3_ch2_blk_len_sel_4g_END    (1)
#define ABB_CH2_RX_4G_DIG_3_ch2_rx_comp_sel_4g_START  (4)
#define ABB_CH2_RX_4G_DIG_3_ch2_rx_comp_sel_4g_END    (6)


/*****************************************************************************
 结构名    : ABB_RX_EN_DELAY_UNION
 结构说明  : RX_EN_DELAY 寄存器结构定义。地址偏移量:0x470，初值:0x01，宽度:8
 寄存器说明: RX时钟门控延迟功能配置。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  rx_en_dly_enable : 1;  /* bit[0]  : RX时钟门控延迟功能使能。该功能打开后，RX的随路工作钟比RX数据和VLD信号延迟关闭。 */
        unsigned long  rx_en_dly_cycle  : 2;  /* bit[1-2]: RX时钟门控延迟的19.2MHz时钟个数。
                                                               L/CA/X模   W/TDS模  G模
                                                           00：  1          2      32；  (默认)
                                                           01：  2          4      64；
                                                           10：  4          8      128。
                                                           11：  reserved  */
        unsigned long  reserved         : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_RX_EN_DELAY_UNION;
#define ABB_RX_EN_DELAY_rx_en_dly_enable_START  (0)
#define ABB_RX_EN_DELAY_rx_en_dly_enable_END    (0)
#define ABB_RX_EN_DELAY_rx_en_dly_cycle_START   (1)
#define ABB_RX_EN_DELAY_rx_en_dly_cycle_END     (2)


/*****************************************************************************
 结构名    : ABB_COMB_MODE_UNION
 结构说明  : COMB_MODE 寄存器结构定义。地址偏移量:0x471，初值:0x00，宽度:8
 寄存器说明: 模式寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_comb_mode : 1;  /* bit[0]  :  */
        unsigned long  reserved      : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_COMB_MODE_UNION;
#define ABB_COMB_MODE_ch0_comb_mode_START  (0)
#define ABB_COMB_MODE_ch0_comb_mode_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TESTMODE_UNION
 结构说明  : CH0_RX_TESTMODE 寄存器结构定义。地址偏移量:0x480，初值:0x00，宽度:8
 寄存器说明: 测试模式寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_sw_rst   : 1;  /* bit[0]  : 数字部分RX通道软复位信号：
                                                          0：不复位(默认)
                                                          1：复位 */
        unsigned long  ch0_cic_gate_en : 1;  /* bit[1]  :  */
        unsigned long  ch0_rx_loop_sel : 2;  /* bit[2-3]: 00:选择CH0 RX环回到CH0 TX
                                                          01:选择CH0 RX环回到CH1 TX
                                                          10/11：保留 */
        unsigned long  ch0_out_sel     : 2;  /* bit[4-5]:  */
        unsigned long  reserved        : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TESTMODE_UNION;
#define ABB_CH0_RX_TESTMODE_ch0_rx_sw_rst_START    (0)
#define ABB_CH0_RX_TESTMODE_ch0_rx_sw_rst_END      (0)
#define ABB_CH0_RX_TESTMODE_ch0_cic_gate_en_START  (1)
#define ABB_CH0_RX_TESTMODE_ch0_cic_gate_en_END    (1)
#define ABB_CH0_RX_TESTMODE_ch0_rx_loop_sel_START  (2)
#define ABB_CH0_RX_TESTMODE_ch0_rx_loop_sel_END    (3)
#define ABB_CH0_RX_TESTMODE_ch0_out_sel_START      (4)
#define ABB_CH0_RX_TESTMODE_ch0_out_sel_END        (5)


/*****************************************************************************
 结构名    : ABB_CH0_PLL_SEL_UNION
 结构说明  : CH0_PLL_SEL 寄存器结构定义。地址偏移量:0x481，初值:0x00，宽度:8
 寄存器说明: PLL选择寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_g_pll_sel   : 2;  /* bit[0-1]: G模PLL选择：
                                                          0：选择GPLL
                                                          1：选择SCPLL0
                                                          2：选择SCPLL1 */
        unsigned long  ch0_wtl_pll_sel : 1;  /* bit[2]  : WTL模PLL选择
                                                          0：选择SCPLL0
                                                          1：选择SCPLL1 */
        unsigned long  ch0_c1_pll_sel  : 1;  /* bit[3]  : C1模PLL选择
                                                          0：选择SCPLL1
                                                          1：选择SCPLL0 */
        unsigned long  reserved        : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_PLL_SEL_UNION;
#define ABB_CH0_PLL_SEL_ch0_g_pll_sel_START    (0)
#define ABB_CH0_PLL_SEL_ch0_g_pll_sel_END      (1)
#define ABB_CH0_PLL_SEL_ch0_wtl_pll_sel_START  (2)
#define ABB_CH0_PLL_SEL_ch0_wtl_pll_sel_END    (2)
#define ABB_CH0_PLL_SEL_ch0_c1_pll_sel_START   (3)
#define ABB_CH0_PLL_SEL_ch0_c1_pll_sel_END     (3)


/*****************************************************************************
 结构名    : ABB_CH0_RXA_I_COEF2_UNION
 结构说明  : CH0_RXA_I_COEF2 寄存器结构定义。地址偏移量:0x486，初值:0x01，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_i_c3_msb : 1;  /* bit[0]  : RXA通道I路补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  reserved         : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXA_I_COEF2_UNION;
#define ABB_CH0_RXA_I_COEF2_ch0_rxa_i_c3_msb_START  (0)
#define ABB_CH0_RXA_I_COEF2_ch0_rxa_i_c3_msb_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_RXA_Q_COEF2_UNION
 结构说明  : CH0_RXA_Q_COEF2 寄存器结构定义。地址偏移量:0x48C，初值:0x01，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_q_c3_msb : 1;  /* bit[0]  : RXA通道I路补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  reserved         : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXA_Q_COEF2_UNION;
#define ABB_CH0_RXA_Q_COEF2_ch0_rxa_q_c3_msb_START  (0)
#define ABB_CH0_RXA_Q_COEF2_ch0_rxa_q_c3_msb_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_RXB_I_COEF2_UNION
 结构说明  : CH0_RXB_I_COEF2 寄存器结构定义。地址偏移量:0x492，初值:0x01，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxb_i_c3_msb : 1;  /* bit[0]  : RXB通道I路补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  reserved         : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXB_I_COEF2_UNION;
#define ABB_CH0_RXB_I_COEF2_ch0_rxb_i_c3_msb_START  (0)
#define ABB_CH0_RXB_I_COEF2_ch0_rxb_i_c3_msb_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_RXB_Q_COEF2_UNION
 结构说明  : CH0_RXB_Q_COEF2 寄存器结构定义。地址偏移量:0x498，初值:0x01，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxb_q_c3_msb : 1;  /* bit[0]  : RXB通道I路补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  reserved         : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXB_Q_COEF2_UNION;
#define ABB_CH0_RXB_Q_COEF2_ch0_rxb_q_c3_msb_START  (0)
#define ABB_CH0_RXB_Q_COEF2_ch0_rxb_q_c3_msb_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_REG_RXA_DCR_CFG_UNION
 结构说明  : CH0_REG_RXA_DCR_CFG 寄存器结构定义。地址偏移量:0x49C，初值:0x46，宽度:8
 寄存器说明: RXA通道BLOCKING DCR配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_cfg_rxa_dcr_dly    : 5;  /* bit[0-4]: RXA天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。 */
        unsigned long  ch0_cfg_rxa_dcr_l_para : 3;  /* bit[5-7]: RXA天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。 */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_RXA_DCR_CFG_UNION;
#define ABB_CH0_REG_RXA_DCR_CFG_ch0_cfg_rxa_dcr_dly_START     (0)
#define ABB_CH0_REG_RXA_DCR_CFG_ch0_cfg_rxa_dcr_dly_END       (4)
#define ABB_CH0_REG_RXA_DCR_CFG_ch0_cfg_rxa_dcr_l_para_START  (5)
#define ABB_CH0_REG_RXA_DCR_CFG_ch0_cfg_rxa_dcr_l_para_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_REG_RXB_DCR_CFG_UNION
 结构说明  : CH0_REG_RXB_DCR_CFG 寄存器结构定义。地址偏移量:0x49D，初值:0x46，宽度:8
 寄存器说明: RXB通道BLOCKING DCR配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_cfg_rxb_dcr_dly    : 5;  /* bit[0-4]: RXB天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。 */
        unsigned long  ch0_cfg_rxb_dcr_l_para : 3;  /* bit[5-7]: RXB天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。 */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_RXB_DCR_CFG_UNION;
#define ABB_CH0_REG_RXB_DCR_CFG_ch0_cfg_rxb_dcr_dly_START     (0)
#define ABB_CH0_REG_RXB_DCR_CFG_ch0_cfg_rxb_dcr_dly_END       (4)
#define ABB_CH0_REG_RXB_DCR_CFG_ch0_cfg_rxb_dcr_l_para_START  (5)
#define ABB_CH0_REG_RXB_DCR_CFG_ch0_cfg_rxb_dcr_l_para_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_REG_RX_DCR_CTRL_UNION
 结构说明  : CH0_REG_RX_DCR_CTRL 寄存器结构定义。地址偏移量:0x49E，初值:0x00，宽度:8
 寄存器说明: BLOCKING DCR功能控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_cfg_rxa_dcr_bypass : 1;  /* bit[0]  : RXA天线BLOCKING DCR功能bypass控制。
                                                                 0：DCR功能不bypasss；
                                                                 1：DCR功能bypass。 */
        unsigned long  ch0_cfg_rxb_dcr_bypass : 1;  /* bit[1]  : RXB天线BLOCKING DCR功能bypass控制。
                                                                 0：DCR功能不bypasss；
                                                                 1：DCR功能bypass。 */
        unsigned long  reserved               : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_RX_DCR_CTRL_UNION;
#define ABB_CH0_REG_RX_DCR_CTRL_ch0_cfg_rxa_dcr_bypass_START  (0)
#define ABB_CH0_REG_RX_DCR_CTRL_ch0_cfg_rxa_dcr_bypass_END    (0)
#define ABB_CH0_REG_RX_DCR_CTRL_ch0_cfg_rxb_dcr_bypass_START  (1)
#define ABB_CH0_REG_RX_DCR_CTRL_ch0_cfg_rxb_dcr_bypass_END    (1)


/*****************************************************************************
 结构名    : ABB_CH0_RXA_BLOCKING_UNION
 结构说明  : CH0_RXA_BLOCKING 寄存器结构定义。地址偏移量:0x49F，初值:0x00，宽度:8
 寄存器说明: RXA通道BLOCKING上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_blk_power : 5;  /* bit[0-4]: RXA天线BLOCKING上报值,2的幂次M */
        unsigned long  ch0_rxa_blk_coeff : 3;  /* bit[5-7]: RXA天线BLOCKING上报值，系数N；BLOCKING上报结果为N*2^M */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXA_BLOCKING_UNION;
#define ABB_CH0_RXA_BLOCKING_ch0_rxa_blk_power_START  (0)
#define ABB_CH0_RXA_BLOCKING_ch0_rxa_blk_power_END    (4)
#define ABB_CH0_RXA_BLOCKING_ch0_rxa_blk_coeff_START  (5)
#define ABB_CH0_RXA_BLOCKING_ch0_rxa_blk_coeff_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RXB_BLOCKING_UNION
 结构说明  : CH0_RXB_BLOCKING 寄存器结构定义。地址偏移量:0x4A0，初值:0x00，宽度:8
 寄存器说明: RXB通道BLOCKING上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxb_blk_power : 5;  /* bit[0-4]: RXB天线BLOCKING上报值,2的幂次M */
        unsigned long  ch0_rxb_blk_coeff : 3;  /* bit[5-7]: RXB天线BLOCKING上报值，系数N；BLOCKING上报结果为N*2^M */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXB_BLOCKING_UNION;
#define ABB_CH0_RXB_BLOCKING_ch0_rxb_blk_power_START  (0)
#define ABB_CH0_RXB_BLOCKING_ch0_rxb_blk_power_END    (4)
#define ABB_CH0_RXB_BLOCKING_ch0_rxb_blk_coeff_START  (5)
#define ABB_CH0_RXB_BLOCKING_ch0_rxb_blk_coeff_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_REG_RXA_DC_I_2_UNION
 结构说明  : CH0_REG_RXA_DC_I_2 寄存器结构定义。地址偏移量:0x4A2，初值:0x00，宽度:8
 寄存器说明: RXA通道I路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch0_rxa_dc_i_2 : 4;  /* bit[4-7]: RXA天线I路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_RXA_DC_I_2_UNION;
#define ABB_CH0_REG_RXA_DC_I_2_ch0_rxa_dc_i_2_START  (4)
#define ABB_CH0_REG_RXA_DC_I_2_ch0_rxa_dc_i_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_REG_RXA_DC_Q_2_UNION
 结构说明  : CH0_REG_RXA_DC_Q_2 寄存器结构定义。地址偏移量:0x4A4，初值:0x00，宽度:8
 寄存器说明: RXA通道Q路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch0_rxa_dc_q_2 : 4;  /* bit[4-7]: RXA天线Q路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_RXA_DC_Q_2_UNION;
#define ABB_CH0_REG_RXA_DC_Q_2_ch0_rxa_dc_q_2_START  (4)
#define ABB_CH0_REG_RXA_DC_Q_2_ch0_rxa_dc_q_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_REG_RXB_DC_I_2_UNION
 结构说明  : CH0_REG_RXB_DC_I_2 寄存器结构定义。地址偏移量:0x4A6，初值:0x00，宽度:8
 寄存器说明: RXB通道I路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch0_rxb_dc_i_2 : 4;  /* bit[4-7]: RXB天线I路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_RXB_DC_I_2_UNION;
#define ABB_CH0_REG_RXB_DC_I_2_ch0_rxb_dc_i_2_START  (4)
#define ABB_CH0_REG_RXB_DC_I_2_ch0_rxb_dc_i_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_REG_RXB_DC_Q_2_UNION
 结构说明  : CH0_REG_RXB_DC_Q_2 寄存器结构定义。地址偏移量:0x4A8，初值:0x00，宽度:8
 寄存器说明: RXB通道Q路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch0_rxb_dc_q_2 : 4;  /* bit[4-7]: RXB天线Q路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_RXB_DC_Q_2_UNION;
#define ABB_CH0_REG_RXB_DC_Q_2_ch0_rxb_dc_q_2_START  (4)
#define ABB_CH0_REG_RXB_DC_Q_2_ch0_rxb_dc_q_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_FLUSH_CFG1_UNION
 结构说明  : CH0_FLUSH_CFG1 寄存器结构定义。地址偏移量:0x4AA，初值:0x40，宽度:8
 寄存器说明: 通道0配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_flush_width_msb : 3;  /* bit[0-2]: 通道0 flush宽度[10:8]，单位为19.2M时钟周期。 */
        unsigned long  ch0_flush_value     : 5;  /* bit[3-7]: 通道0 FLUSH值，默认为8。 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_FLUSH_CFG1_UNION;
#define ABB_CH0_FLUSH_CFG1_ch0_flush_width_msb_START  (0)
#define ABB_CH0_FLUSH_CFG1_ch0_flush_width_msb_END    (2)
#define ABB_CH0_FLUSH_CFG1_ch0_flush_value_START      (3)
#define ABB_CH0_FLUSH_CFG1_ch0_flush_value_END        (7)


/*****************************************************************************
 结构名    : ABB_CH0_RXAI_HB_GAIN_2_UNION
 结构说明  : CH0_RXAI_HB_GAIN_2 寄存器结构定义。地址偏移量:0x4AC，初值:0x02，宽度:8
 寄存器说明: CH0通道RXA HB滤波器增益。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxai_hb_gain_h : 2;  /* bit[0-1]: CH0通道RXA I路 HB滤波器增益（10u）的高2bit。增益默认值512。 */
        unsigned long  reserved           : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXAI_HB_GAIN_2_UNION;
#define ABB_CH0_RXAI_HB_GAIN_2_ch0_rxai_hb_gain_h_START  (0)
#define ABB_CH0_RXAI_HB_GAIN_2_ch0_rxai_hb_gain_h_END    (1)


/*****************************************************************************
 结构名    : ABB_CH0_RXAQ_HB_GAIN_2_UNION
 结构说明  : CH0_RXAQ_HB_GAIN_2 寄存器结构定义。地址偏移量:0x4AE，初值:0x02，宽度:8
 寄存器说明: CH0通道RXA HB滤波器增益。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxaq_hb_gain_h : 2;  /* bit[0-1]: CH0通道RXA Q路 HB滤波器增益（10u）的高2bit。增益默认值512。 */
        unsigned long  reserved           : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXAQ_HB_GAIN_2_UNION;
#define ABB_CH0_RXAQ_HB_GAIN_2_ch0_rxaq_hb_gain_h_START  (0)
#define ABB_CH0_RXAQ_HB_GAIN_2_ch0_rxaq_hb_gain_h_END    (1)


/*****************************************************************************
 结构名    : ABB_CH0_RXBI_HB_GAIN_2_UNION
 结构说明  : CH0_RXBI_HB_GAIN_2 寄存器结构定义。地址偏移量:0x4B0，初值:0x02，宽度:8
 寄存器说明: CH0通道RXB HB滤波器增益。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxbi_hb_gain_h : 2;  /* bit[0-1]: CH0通道RXB I路 HB滤波器增益（10u）的高2bit。增益默认值512。 */
        unsigned long  reserved           : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXBI_HB_GAIN_2_UNION;
#define ABB_CH0_RXBI_HB_GAIN_2_ch0_rxbi_hb_gain_h_START  (0)
#define ABB_CH0_RXBI_HB_GAIN_2_ch0_rxbi_hb_gain_h_END    (1)


/*****************************************************************************
 结构名    : ABB_CH0_RXBQ_HB_GAIN_2_UNION
 结构说明  : CH0_RXBQ_HB_GAIN_2 寄存器结构定义。地址偏移量:0x4B2，初值:0x02，宽度:8
 寄存器说明: CH0通道RXB HB滤波器增益。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxbq_hb_gain_h : 2;  /* bit[0-1]: CH0通道RXB Q路 HB滤波器增益（10u）的高2bit。增益默认值512。 */
        unsigned long  reserved           : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RXBQ_HB_GAIN_2_UNION;
#define ABB_CH0_RXBQ_HB_GAIN_2_ch0_rxbq_hb_gain_h_START  (0)
#define ABB_CH0_RXBQ_HB_GAIN_2_ch0_rxbq_hb_gain_h_END    (1)


/*****************************************************************************
 结构名    : ABB_CH0_CTRL_UNION
 结构说明  : CH0_CTRL 寄存器结构定义。地址偏移量:0x4B3，初值:0x03，宽度:8
 寄存器说明: 通道控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_loop_out : 1;  /* bit[0]  : CH0通道RXA环回输出控制信号，0：环回不输出信号；1：环回同时输出信号； */
        unsigned long  ch0_rxb_loop_out : 1;  /* bit[1]  : CH0通道RXB环回输出控制信号，0：环回不输出信号；1：环回同时输出信号； */
        unsigned long  reserved         : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_CTRL_UNION;
#define ABB_CH0_CTRL_ch0_rxa_loop_out_START  (0)
#define ABB_CH0_CTRL_ch0_rxa_loop_out_END    (0)
#define ABB_CH0_CTRL_ch0_rxb_loop_out_START  (1)
#define ABB_CH0_CTRL_ch0_rxb_loop_out_END    (1)


/*****************************************************************************
 结构名    : ABB_CH0_RX_LINE_SEL_UNION
 结构说明  : CH0_RX_LINE_SEL 寄存器结构定义。地址偏移量:0x4B4，初值:0x00，宽度:8
 寄存器说明: RX线控强制配置使能。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_en_sel : 1;  /* bit[0]: RXA通道线控选择强配使能
                                                       0：选择线控使能
                                                       1：选择强配使能 */
        unsigned long  ch0_rxb_en_sel : 1;  /* bit[1]: RXB通道线控选择强配使能
                                                       0：选择线控使能
                                                       1：选择强配使能 */
        unsigned long  reserved_0     : 1;  /* bit[2]: 保留 */
        unsigned long  reserved_1     : 1;  /* bit[3]: 保留 */
        unsigned long  ch0_rxa_en_cfg : 1;  /* bit[4]: RXA通道强配线控 */
        unsigned long  ch0_rxb_en_cfg : 1;  /* bit[5]: RXB通道强配线控 */
        unsigned long  reserved_2     : 1;  /* bit[6]: 保留 */
        unsigned long  reserved_3     : 1;  /* bit[7]: 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_LINE_SEL_UNION;
#define ABB_CH0_RX_LINE_SEL_ch0_rxa_en_sel_START  (0)
#define ABB_CH0_RX_LINE_SEL_ch0_rxa_en_sel_END    (0)
#define ABB_CH0_RX_LINE_SEL_ch0_rxb_en_sel_START  (1)
#define ABB_CH0_RX_LINE_SEL_ch0_rxb_en_sel_END    (1)
#define ABB_CH0_RX_LINE_SEL_ch0_rxa_en_cfg_START  (4)
#define ABB_CH0_RX_LINE_SEL_ch0_rxa_en_cfg_END    (4)
#define ABB_CH0_RX_LINE_SEL_ch0_rxb_en_cfg_START  (5)
#define ABB_CH0_RX_LINE_SEL_ch0_rxb_en_cfg_END    (5)


/*****************************************************************************
 结构名    : ABB_CH0_RX_LINE_CFG_UNION
 结构说明  : CH0_RX_LINE_CFG 寄存器结构定义。地址偏移量:0x4B5，初值:0x00，宽度:8
 寄存器说明: RX模式线控强制配置。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_line_ctrl_mode_cfg : 3;  /* bit[0-2]: 线控信号CH0_RX_LINE_CTRL_MODE强制配置值
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模 */
        unsigned long  ch0_rx_line_ctrl_mode_sel : 1;  /* bit[3]  : 线控信号CH0_RX_LINE_CTRL_MODE强制配置使能 */
        unsigned long  reserved                  : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_LINE_CFG_UNION;
#define ABB_CH0_RX_LINE_CFG_ch0_rx_line_ctrl_mode_cfg_START  (0)
#define ABB_CH0_RX_LINE_CFG_ch0_rx_line_ctrl_mode_cfg_END    (2)
#define ABB_CH0_RX_LINE_CFG_ch0_rx_line_ctrl_mode_sel_START  (3)
#define ABB_CH0_RX_LINE_CFG_ch0_rx_line_ctrl_mode_sel_END    (3)


/*****************************************************************************
 结构名    : ABB_CH0_BLK_CFG_UNION
 结构说明  : CH0_BLK_CFG 寄存器结构定义。地址偏移量:0x4B6，初值:0x00，宽度:8
 寄存器说明: blk控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0     : 1;  /* bit[0]  : 保留 */
        unsigned long  ch0_blk_en_cfg : 1;  /* bit[1]  : 线控信号CH0_RXA_BLK_EN, CH1_RXB_BLK_EN强制配置值 */
        unsigned long  ch0_blk_en_sel : 1;  /* bit[2]  : 线控信号CH0_RXA_BLK_EN, CH1_RXB_BLK_EN强制配置使能 */
        unsigned long  reserved_1     : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_BLK_CFG_UNION;
#define ABB_CH0_BLK_CFG_ch0_blk_en_cfg_START  (1)
#define ABB_CH0_BLK_CFG_ch0_blk_en_cfg_END    (1)
#define ABB_CH0_BLK_CFG_ch0_blk_en_sel_START  (2)
#define ABB_CH0_BLK_CFG_ch0_blk_en_sel_END    (2)


/*****************************************************************************
 结构名    : ABB_CH0_RX_LINE_RPT0_UNION
 结构说明  : CH0_RX_LINE_RPT0 寄存器结构定义。地址偏移量:0x4B7，初值:0x00，宽度:8
 寄存器说明: 线控状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_en_rpt : 1;  /* bit[0]  : CH0_RXA_EN线控状态上报 */
        unsigned long  ch0_rxb_en_rpt : 1;  /* bit[1]  : CH0_RXB_EN线控状态上报 */
        unsigned long  reserved       : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_LINE_RPT0_UNION;
#define ABB_CH0_RX_LINE_RPT0_ch0_rxa_en_rpt_START  (0)
#define ABB_CH0_RX_LINE_RPT0_ch0_rxa_en_rpt_END    (0)
#define ABB_CH0_RX_LINE_RPT0_ch0_rxb_en_rpt_START  (1)
#define ABB_CH0_RX_LINE_RPT0_ch0_rxb_en_rpt_END    (1)


/*****************************************************************************
 结构名    : ABB_CH0_RX_LINE_RPT1_UNION
 结构说明  : CH0_RX_LINE_RPT1 寄存器结构定义。地址偏移量:0x4B8，初值:0x00，宽度:8
 寄存器说明: 线控状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved                  : 3;  /* bit[0-2]: 保留 */
        unsigned long  ch0_rx_line_ctrl_mode_rpt : 3;  /* bit[3-5]: CH0 RX_LINE_CTRL_MODE状态上报：
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：IDLE */
        unsigned long  ch0_rxa_blk_en_rpt        : 1;  /* bit[6]  : CH0_RXA_BLK_EN线控状态上报 */
        unsigned long  ch0_rxb_blk_en_rpt        : 1;  /* bit[7]  : CH0_RXB_BLK_EN线控状态上报 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_LINE_RPT1_UNION;
#define ABB_CH0_RX_LINE_RPT1_ch0_rx_line_ctrl_mode_rpt_START  (3)
#define ABB_CH0_RX_LINE_RPT1_ch0_rx_line_ctrl_mode_rpt_END    (5)
#define ABB_CH0_RX_LINE_RPT1_ch0_rxa_blk_en_rpt_START         (6)
#define ABB_CH0_RX_LINE_RPT1_ch0_rxa_blk_en_rpt_END           (6)
#define ABB_CH0_RX_LINE_RPT1_ch0_rxb_blk_en_rpt_START         (7)
#define ABB_CH0_RX_LINE_RPT1_ch0_rxb_blk_en_rpt_END           (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_REG_DEBUG_DIG_UNION
 结构说明  : CH0_RX_REG_DEBUG_DIG 寄存器结构定义。地址偏移量:0x4B9，初值:0x00，宽度:8
 寄存器说明: 数字调试寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_div_en_bp      : 1;  /* bit[0]  : RX分频器使能bypass控制
                                                                0：不bypass
                                                                1：bypass */
        unsigned long  reserved              : 3;  /* bit[1-3]: 保留 */
        unsigned long  ch0_rx_sw_rst_num_cfg : 3;  /* bit[4-6]: 模式切换复位长度配置值，单位为8 cycles */
        unsigned long  ch0_rx_sw_rst_num_sel : 1;  /* bit[7]  : bit[7]：模式切换复位长度配置使能
                                                                0：不使能
                                                                1：使能 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_REG_DEBUG_DIG_UNION;
#define ABB_CH0_RX_REG_DEBUG_DIG_ch0_rx_div_en_bp_START       (0)
#define ABB_CH0_RX_REG_DEBUG_DIG_ch0_rx_div_en_bp_END         (0)
#define ABB_CH0_RX_REG_DEBUG_DIG_ch0_rx_sw_rst_num_cfg_START  (4)
#define ABB_CH0_RX_REG_DEBUG_DIG_ch0_rx_sw_rst_num_cfg_END    (6)
#define ABB_CH0_RX_REG_DEBUG_DIG_ch0_rx_sw_rst_num_sel_START  (7)
#define ABB_CH0_RX_REG_DEBUG_DIG_ch0_rx_sw_rst_num_sel_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TESTMODE_UNION
 结构说明  : CH1_RX_TESTMODE 寄存器结构定义。地址偏移量:0x4C0，初值:0x04，宽度:8
 寄存器说明: 测试模式寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_sw_rst   : 1;  /* bit[0]  : 数字部分RX通道软复位信号：
                                                          0：不复位(默认)
                                                          1：复位 */
        unsigned long  ch1_cic_gate_en : 1;  /* bit[1]  :  */
        unsigned long  ch1_rx_loop_sel : 2;  /* bit[2-3]: 00:选择CH1 RX环回到CH0 TX
                                                          01:选择CH1 RX环回到CH1 TX
                                                          10/11：保留 */
        unsigned long  ch1_out_sel     : 2;  /* bit[4-5]:  */
        unsigned long  reserved        : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TESTMODE_UNION;
#define ABB_CH1_RX_TESTMODE_ch1_rx_sw_rst_START    (0)
#define ABB_CH1_RX_TESTMODE_ch1_rx_sw_rst_END      (0)
#define ABB_CH1_RX_TESTMODE_ch1_cic_gate_en_START  (1)
#define ABB_CH1_RX_TESTMODE_ch1_cic_gate_en_END    (1)
#define ABB_CH1_RX_TESTMODE_ch1_rx_loop_sel_START  (2)
#define ABB_CH1_RX_TESTMODE_ch1_rx_loop_sel_END    (3)
#define ABB_CH1_RX_TESTMODE_ch1_out_sel_START      (4)
#define ABB_CH1_RX_TESTMODE_ch1_out_sel_END        (5)


/*****************************************************************************
 结构名    : ABB_CH1_PLL_SEL_UNION
 结构说明  : CH1_PLL_SEL 寄存器结构定义。地址偏移量:0x4C1，初值:0x00，宽度:8
 寄存器说明: PLL选择寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_g_pll_sel   : 2;  /* bit[0-1]: G模PLL选择：
                                                          0：选择GPLL
                                                          1：选择SCPLL0
                                                          2：选择SCPLL1 */
        unsigned long  ch1_wtl_pll_sel : 1;  /* bit[2]  : WTL模PLL选择
                                                          0：选择SCPLL0
                                                          1：选择SCPLL1 */
        unsigned long  ch1_c1_pll_sel  : 1;  /* bit[3]  : C1模PLL选择
                                                          0：选择SCPLL1
                                                          1：选择SCPLL0 */
        unsigned long  reserved        : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_PLL_SEL_UNION;
#define ABB_CH1_PLL_SEL_ch1_g_pll_sel_START    (0)
#define ABB_CH1_PLL_SEL_ch1_g_pll_sel_END      (1)
#define ABB_CH1_PLL_SEL_ch1_wtl_pll_sel_START  (2)
#define ABB_CH1_PLL_SEL_ch1_wtl_pll_sel_END    (2)
#define ABB_CH1_PLL_SEL_ch1_c1_pll_sel_START   (3)
#define ABB_CH1_PLL_SEL_ch1_c1_pll_sel_END     (3)


/*****************************************************************************
 结构名    : ABB_CH1_RXA_I_COEF2_UNION
 结构说明  : CH1_RXA_I_COEF2 寄存器结构定义。地址偏移量:0x4C6，初值:0x01，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_i_c3_msb : 1;  /* bit[0]  : RXA通道I路补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  reserved         : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXA_I_COEF2_UNION;
#define ABB_CH1_RXA_I_COEF2_ch1_rxa_i_c3_msb_START  (0)
#define ABB_CH1_RXA_I_COEF2_ch1_rxa_i_c3_msb_END    (0)


/*****************************************************************************
 结构名    : ABB_CH1_RXA_Q_COEF2_UNION
 结构说明  : CH1_RXA_Q_COEF2 寄存器结构定义。地址偏移量:0x4CC，初值:0x01，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_q_c3_msb : 1;  /* bit[0]  : RXA通道I路补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  reserved         : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXA_Q_COEF2_UNION;
#define ABB_CH1_RXA_Q_COEF2_ch1_rxa_q_c3_msb_START  (0)
#define ABB_CH1_RXA_Q_COEF2_ch1_rxa_q_c3_msb_END    (0)


/*****************************************************************************
 结构名    : ABB_CH1_RXB_I_COEF2_UNION
 结构说明  : CH1_RXB_I_COEF2 寄存器结构定义。地址偏移量:0x4D2，初值:0x01，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxb_i_c3_msb : 1;  /* bit[0]  : RXB通道I路补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  reserved         : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXB_I_COEF2_UNION;
#define ABB_CH1_RXB_I_COEF2_ch1_rxb_i_c3_msb_START  (0)
#define ABB_CH1_RXB_I_COEF2_ch1_rxb_i_c3_msb_END    (0)


/*****************************************************************************
 结构名    : ABB_CH1_RXB_Q_COEF2_UNION
 结构说明  : CH1_RXB_Q_COEF2 寄存器结构定义。地址偏移量:0x4D8，初值:0x01，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxb_q_c3_msb : 1;  /* bit[0]  : RXB通道I路补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  reserved         : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXB_Q_COEF2_UNION;
#define ABB_CH1_RXB_Q_COEF2_ch1_rxb_q_c3_msb_START  (0)
#define ABB_CH1_RXB_Q_COEF2_ch1_rxb_q_c3_msb_END    (0)


/*****************************************************************************
 结构名    : ABB_CH1_REG_RXA_DCR_CFG_UNION
 结构说明  : CH1_REG_RXA_DCR_CFG 寄存器结构定义。地址偏移量:0x4DC，初值:0x46，宽度:8
 寄存器说明: RXA通道BLOCKING DCR配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_cfg_rxa_dcr_dly    : 5;  /* bit[0-4]: RXA天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。 */
        unsigned long  ch1_cfg_rxa_dcr_l_para : 3;  /* bit[5-7]: RXA天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。 */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_RXA_DCR_CFG_UNION;
#define ABB_CH1_REG_RXA_DCR_CFG_ch1_cfg_rxa_dcr_dly_START     (0)
#define ABB_CH1_REG_RXA_DCR_CFG_ch1_cfg_rxa_dcr_dly_END       (4)
#define ABB_CH1_REG_RXA_DCR_CFG_ch1_cfg_rxa_dcr_l_para_START  (5)
#define ABB_CH1_REG_RXA_DCR_CFG_ch1_cfg_rxa_dcr_l_para_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_REG_RXB_DCR_CFG_UNION
 结构说明  : CH1_REG_RXB_DCR_CFG 寄存器结构定义。地址偏移量:0x4DD，初值:0x46，宽度:8
 寄存器说明: RXB通道BLOCKING DCR配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_cfg_rxb_dcr_dly    : 5;  /* bit[0-4]: RXB天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。 */
        unsigned long  ch1_cfg_rxb_dcr_l_para : 3;  /* bit[5-7]: RXB天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。 */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_RXB_DCR_CFG_UNION;
#define ABB_CH1_REG_RXB_DCR_CFG_ch1_cfg_rxb_dcr_dly_START     (0)
#define ABB_CH1_REG_RXB_DCR_CFG_ch1_cfg_rxb_dcr_dly_END       (4)
#define ABB_CH1_REG_RXB_DCR_CFG_ch1_cfg_rxb_dcr_l_para_START  (5)
#define ABB_CH1_REG_RXB_DCR_CFG_ch1_cfg_rxb_dcr_l_para_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_REG_RX_DCR_CTRL_UNION
 结构说明  : CH1_REG_RX_DCR_CTRL 寄存器结构定义。地址偏移量:0x4DE，初值:0x00，宽度:8
 寄存器说明: BLOCKING DCR功能控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_cfg_rxa_dcr_bypass : 1;  /* bit[0]  : RXA天线BLOCKING DCR功能bypass控制。
                                                                 0：DCR功能不bypasss；
                                                                 1：DCR功能bypass。 */
        unsigned long  ch1_cfg_rxb_dcr_bypass : 1;  /* bit[1]  : RXB天线BLOCKING DCR功能bypass控制。
                                                                 0：DCR功能不bypasss；
                                                                 1：DCR功能bypass。 */
        unsigned long  reserved               : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_RX_DCR_CTRL_UNION;
#define ABB_CH1_REG_RX_DCR_CTRL_ch1_cfg_rxa_dcr_bypass_START  (0)
#define ABB_CH1_REG_RX_DCR_CTRL_ch1_cfg_rxa_dcr_bypass_END    (0)
#define ABB_CH1_REG_RX_DCR_CTRL_ch1_cfg_rxb_dcr_bypass_START  (1)
#define ABB_CH1_REG_RX_DCR_CTRL_ch1_cfg_rxb_dcr_bypass_END    (1)


/*****************************************************************************
 结构名    : ABB_CH1_RXA_BLOCKING_UNION
 结构说明  : CH1_RXA_BLOCKING 寄存器结构定义。地址偏移量:0x4DF，初值:0x00，宽度:8
 寄存器说明: RXA通道BLOCKING上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_blk_power : 5;  /* bit[0-4]: RXA天线BLOCKING上报值,2的幂次M */
        unsigned long  ch1_rxa_blk_coeff : 3;  /* bit[5-7]: RXA天线BLOCKING上报值，系数N；BLOCKING上报结果为N*2^M */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXA_BLOCKING_UNION;
#define ABB_CH1_RXA_BLOCKING_ch1_rxa_blk_power_START  (0)
#define ABB_CH1_RXA_BLOCKING_ch1_rxa_blk_power_END    (4)
#define ABB_CH1_RXA_BLOCKING_ch1_rxa_blk_coeff_START  (5)
#define ABB_CH1_RXA_BLOCKING_ch1_rxa_blk_coeff_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RXB_BLOCKING_UNION
 结构说明  : CH1_RXB_BLOCKING 寄存器结构定义。地址偏移量:0x4E0，初值:0x00，宽度:8
 寄存器说明: RXB通道BLOCKING上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxb_blk_power : 5;  /* bit[0-4]: RXB天线BLOCKING上报值,2的幂次M */
        unsigned long  ch1_rxb_blk_coeff : 3;  /* bit[5-7]: RXB天线BLOCKING上报值，系数N；BLOCKING上报结果为N*2^M */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXB_BLOCKING_UNION;
#define ABB_CH1_RXB_BLOCKING_ch1_rxb_blk_power_START  (0)
#define ABB_CH1_RXB_BLOCKING_ch1_rxb_blk_power_END    (4)
#define ABB_CH1_RXB_BLOCKING_ch1_rxb_blk_coeff_START  (5)
#define ABB_CH1_RXB_BLOCKING_ch1_rxb_blk_coeff_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_REG_RXA_DC_I_2_UNION
 结构说明  : CH1_REG_RXA_DC_I_2 寄存器结构定义。地址偏移量:0x4E2，初值:0x00，宽度:8
 寄存器说明: RXA通道I路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch1_rxa_dc_i_2 : 4;  /* bit[4-7]: RXA天线I路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_RXA_DC_I_2_UNION;
#define ABB_CH1_REG_RXA_DC_I_2_ch1_rxa_dc_i_2_START  (4)
#define ABB_CH1_REG_RXA_DC_I_2_ch1_rxa_dc_i_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_REG_RXA_DC_Q_2_UNION
 结构说明  : CH1_REG_RXA_DC_Q_2 寄存器结构定义。地址偏移量:0x4E4，初值:0x00，宽度:8
 寄存器说明: RXA通道Q路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch1_rxa_dc_q_2 : 4;  /* bit[4-7]: RXA天线Q路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_RXA_DC_Q_2_UNION;
#define ABB_CH1_REG_RXA_DC_Q_2_ch1_rxa_dc_q_2_START  (4)
#define ABB_CH1_REG_RXA_DC_Q_2_ch1_rxa_dc_q_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_REG_RXB_DC_I_2_UNION
 结构说明  : CH1_REG_RXB_DC_I_2 寄存器结构定义。地址偏移量:0x4E6，初值:0x00，宽度:8
 寄存器说明: RXB通道I路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch1_rxb_dc_i_2 : 4;  /* bit[4-7]: RXB天线I路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_RXB_DC_I_2_UNION;
#define ABB_CH1_REG_RXB_DC_I_2_ch1_rxb_dc_i_2_START  (4)
#define ABB_CH1_REG_RXB_DC_I_2_ch1_rxb_dc_i_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_REG_RXB_DC_Q_2_UNION
 结构说明  : CH1_REG_RXB_DC_Q_2 寄存器结构定义。地址偏移量:0x4E8，初值:0x00，宽度:8
 寄存器说明: RXB通道Q路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch1_rxb_dc_q_2 : 4;  /* bit[4-7]: RXB天线Q路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_RXB_DC_Q_2_UNION;
#define ABB_CH1_REG_RXB_DC_Q_2_ch1_rxb_dc_q_2_START  (4)
#define ABB_CH1_REG_RXB_DC_Q_2_ch1_rxb_dc_q_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_FLUSH_CFG1_UNION
 结构说明  : CH1_FLUSH_CFG1 寄存器结构定义。地址偏移量:0x4EA，初值:0x40，宽度:8
 寄存器说明: 通道1配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_flush_width_msb : 3;  /* bit[0-2]: 通道1 flush宽度[10:8]，单位为19.2M时钟周期。 */
        unsigned long  ch1_flush_value     : 5;  /* bit[3-7]: 通道1 FLUSH值，默认为8。 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_FLUSH_CFG1_UNION;
#define ABB_CH1_FLUSH_CFG1_ch1_flush_width_msb_START  (0)
#define ABB_CH1_FLUSH_CFG1_ch1_flush_width_msb_END    (2)
#define ABB_CH1_FLUSH_CFG1_ch1_flush_value_START      (3)
#define ABB_CH1_FLUSH_CFG1_ch1_flush_value_END        (7)


/*****************************************************************************
 结构名    : ABB_CH1_RXAI_HB_GAIN_2_UNION
 结构说明  : CH1_RXAI_HB_GAIN_2 寄存器结构定义。地址偏移量:0x4EC，初值:0x02，宽度:8
 寄存器说明: CH1通道RXA HB滤波器增益。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxai_hb_gain_h : 2;  /* bit[0-1]: CH1通道RXA I路 HB滤波器增益（10u）的高2bit。增益默认值512。 */
        unsigned long  reserved           : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXAI_HB_GAIN_2_UNION;
#define ABB_CH1_RXAI_HB_GAIN_2_ch1_rxai_hb_gain_h_START  (0)
#define ABB_CH1_RXAI_HB_GAIN_2_ch1_rxai_hb_gain_h_END    (1)


/*****************************************************************************
 结构名    : ABB_CH1_RXAQ_HB_GAIN_2_UNION
 结构说明  : CH1_RXAQ_HB_GAIN_2 寄存器结构定义。地址偏移量:0x4EE，初值:0x02，宽度:8
 寄存器说明: CH1通道RXA HB滤波器增益。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxaq_hb_gain_h : 2;  /* bit[0-1]: CH1通道RXA Q路 HB滤波器增益（10u）的高2bit。增益默认值512。 */
        unsigned long  reserved           : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXAQ_HB_GAIN_2_UNION;
#define ABB_CH1_RXAQ_HB_GAIN_2_ch1_rxaq_hb_gain_h_START  (0)
#define ABB_CH1_RXAQ_HB_GAIN_2_ch1_rxaq_hb_gain_h_END    (1)


/*****************************************************************************
 结构名    : ABB_CH1_RXBI_HB_GAIN_2_UNION
 结构说明  : CH1_RXBI_HB_GAIN_2 寄存器结构定义。地址偏移量:0x4F0，初值:0x02，宽度:8
 寄存器说明: CH1通道RXB HB滤波器增益。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxbi_hb_gain_h : 2;  /* bit[0-1]: CH1通道RXB I路 HB滤波器增益（10u）的高2bit。增益默认值512。 */
        unsigned long  reserved           : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXBI_HB_GAIN_2_UNION;
#define ABB_CH1_RXBI_HB_GAIN_2_ch1_rxbi_hb_gain_h_START  (0)
#define ABB_CH1_RXBI_HB_GAIN_2_ch1_rxbi_hb_gain_h_END    (1)


/*****************************************************************************
 结构名    : ABB_CH1_RXBQ_HB_GAIN_2_UNION
 结构说明  : CH1_RXBQ_HB_GAIN_2 寄存器结构定义。地址偏移量:0x4F2，初值:0x02，宽度:8
 寄存器说明: CH1通道RXB HB滤波器增益。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxbq_hb_gain_h : 2;  /* bit[0-1]: CH1通道RXB Q路 HB滤波器增益（10u）的高2bit。增益默认值512。 */
        unsigned long  reserved           : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RXBQ_HB_GAIN_2_UNION;
#define ABB_CH1_RXBQ_HB_GAIN_2_ch1_rxbq_hb_gain_h_START  (0)
#define ABB_CH1_RXBQ_HB_GAIN_2_ch1_rxbq_hb_gain_h_END    (1)


/*****************************************************************************
 结构名    : ABB_CH1_CTRL_UNION
 结构说明  : CH1_CTRL 寄存器结构定义。地址偏移量:0x4F3，初值:0x03，宽度:8
 寄存器说明: 通道控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_loop_out : 1;  /* bit[0]  : CH1通道RXA环回输出控制信号，0：环回不输出信号；1：环回同时输出信号； */
        unsigned long  ch1_rxb_loop_out : 1;  /* bit[1]  : CH1通道RXB环回输出控制信号，0：环回不输出信号；1：环回同时输出信号； */
        unsigned long  reserved         : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_CTRL_UNION;
#define ABB_CH1_CTRL_ch1_rxa_loop_out_START  (0)
#define ABB_CH1_CTRL_ch1_rxa_loop_out_END    (0)
#define ABB_CH1_CTRL_ch1_rxb_loop_out_START  (1)
#define ABB_CH1_CTRL_ch1_rxb_loop_out_END    (1)


/*****************************************************************************
 结构名    : ABB_CH1_RX_LINE_SEL_UNION
 结构说明  : CH1_RX_LINE_SEL 寄存器结构定义。地址偏移量:0x4F4，初值:0x00，宽度:8
 寄存器说明: 线控强制配置使能。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_en_sel : 1;  /* bit[0]  : RXA通道线控选择强配使能
                                                         0：选择线控使能
                                                         1：选择强配使能 */
        unsigned long  ch1_rxb_en_sel : 1;  /* bit[1]  : RXB通道线控选择强配使能
                                                         0：选择线控使能
                                                         1：选择强配使能 */
        unsigned long  reserved_0     : 2;  /* bit[2-3]: 保留 */
        unsigned long  ch1_rxa_en_cfg : 1;  /* bit[4]  : RXA通道强配线控 */
        unsigned long  ch1_rxb_en_cfg : 1;  /* bit[5]  : RXB通道强配线控 */
        unsigned long  reserved_1     : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_LINE_SEL_UNION;
#define ABB_CH1_RX_LINE_SEL_ch1_rxa_en_sel_START  (0)
#define ABB_CH1_RX_LINE_SEL_ch1_rxa_en_sel_END    (0)
#define ABB_CH1_RX_LINE_SEL_ch1_rxb_en_sel_START  (1)
#define ABB_CH1_RX_LINE_SEL_ch1_rxb_en_sel_END    (1)
#define ABB_CH1_RX_LINE_SEL_ch1_rxa_en_cfg_START  (4)
#define ABB_CH1_RX_LINE_SEL_ch1_rxa_en_cfg_END    (4)
#define ABB_CH1_RX_LINE_SEL_ch1_rxb_en_cfg_START  (5)
#define ABB_CH1_RX_LINE_SEL_ch1_rxb_en_cfg_END    (5)


/*****************************************************************************
 结构名    : ABB_CH1_RX_LINE_CFG_UNION
 结构说明  : CH1_RX_LINE_CFG 寄存器结构定义。地址偏移量:0x4F5，初值:0x00，宽度:8
 寄存器说明: 模式线控强制配置。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_line_ctrl_mode_cfg : 3;  /* bit[0-2]: 线控信号CH1_RX_LINE_CTRL_MODE强制配置值
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模 */
        unsigned long  ch1_rx_line_ctrl_mode_sel : 1;  /* bit[3]  : 线控信号CH1_RX_LINE_CTRL_MODE强制配置使能 */
        unsigned long  reserved                  : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_LINE_CFG_UNION;
#define ABB_CH1_RX_LINE_CFG_ch1_rx_line_ctrl_mode_cfg_START  (0)
#define ABB_CH1_RX_LINE_CFG_ch1_rx_line_ctrl_mode_cfg_END    (2)
#define ABB_CH1_RX_LINE_CFG_ch1_rx_line_ctrl_mode_sel_START  (3)
#define ABB_CH1_RX_LINE_CFG_ch1_rx_line_ctrl_mode_sel_END    (3)


/*****************************************************************************
 结构名    : ABB_CH1_BLK_CFG_UNION
 结构说明  : CH1_BLK_CFG 寄存器结构定义。地址偏移量:0x4F6，初值:0x00，宽度:8
 寄存器说明: blk控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0     : 1;  /* bit[0]  : 保留 */
        unsigned long  ch1_blk_en_cfg : 1;  /* bit[1]  : 线控信号CH1_RXA_BLK_EN, CH1_RXB_BLK_EN强制配置值 */
        unsigned long  ch1_blk_en_sel : 1;  /* bit[2]  : 线控信号CH1_RXA_BLK_EN, CH1_RXB_BLK_EN强制配置使能 */
        unsigned long  reserved_1     : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_BLK_CFG_UNION;
#define ABB_CH1_BLK_CFG_ch1_blk_en_cfg_START  (1)
#define ABB_CH1_BLK_CFG_ch1_blk_en_cfg_END    (1)
#define ABB_CH1_BLK_CFG_ch1_blk_en_sel_START  (2)
#define ABB_CH1_BLK_CFG_ch1_blk_en_sel_END    (2)


/*****************************************************************************
 结构名    : ABB_CH1_RX_LINE_RPT0_UNION
 结构说明  : CH1_RX_LINE_RPT0 寄存器结构定义。地址偏移量:0x4F7，初值:0x00，宽度:8
 寄存器说明: 线控状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_en_rpt : 1;  /* bit[0]  : CH1_RXA_EN线控状态上报 */
        unsigned long  ch1_rxb_en_rpt : 1;  /* bit[1]  : CH1_RXB_EN线控状态上报 */
        unsigned long  reserved       : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_LINE_RPT0_UNION;
#define ABB_CH1_RX_LINE_RPT0_ch1_rxa_en_rpt_START  (0)
#define ABB_CH1_RX_LINE_RPT0_ch1_rxa_en_rpt_END    (0)
#define ABB_CH1_RX_LINE_RPT0_ch1_rxb_en_rpt_START  (1)
#define ABB_CH1_RX_LINE_RPT0_ch1_rxb_en_rpt_END    (1)


/*****************************************************************************
 结构名    : ABB_CH1_RX_LINE_RPT1_UNION
 结构说明  : CH1_RX_LINE_RPT1 寄存器结构定义。地址偏移量:0x4F8，初值:0x00，宽度:8
 寄存器说明: 线控状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved                  : 3;  /* bit[0-2]: 保留 */
        unsigned long  ch1_rx_line_ctrl_mode_rpt : 3;  /* bit[3-5]: CH1 RX_LINE_CTRL_MODE状态上报：
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：IDLE */
        unsigned long  ch1_rxa_blk_en_rpt        : 1;  /* bit[6]  : CH1_RXA_BLK_EN线控状态上报 */
        unsigned long  ch1_rxb_blk_en_rpt        : 1;  /* bit[7]  : CH1_RXB_BLK_EN线控状态上报 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_LINE_RPT1_UNION;
#define ABB_CH1_RX_LINE_RPT1_ch1_rx_line_ctrl_mode_rpt_START  (3)
#define ABB_CH1_RX_LINE_RPT1_ch1_rx_line_ctrl_mode_rpt_END    (5)
#define ABB_CH1_RX_LINE_RPT1_ch1_rxa_blk_en_rpt_START         (6)
#define ABB_CH1_RX_LINE_RPT1_ch1_rxa_blk_en_rpt_END           (6)
#define ABB_CH1_RX_LINE_RPT1_ch1_rxb_blk_en_rpt_START         (7)
#define ABB_CH1_RX_LINE_RPT1_ch1_rxb_blk_en_rpt_END           (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_REG_DEBUG_DIG_UNION
 结构说明  : CH1_RX_REG_DEBUG_DIG 寄存器结构定义。地址偏移量:0x4F9，初值:0x00，宽度:8
 寄存器说明: 数字调试寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_div_en_bp      : 1;  /* bit[0]  : RX分频器使能bypass控制
                                                                0：不bypass
                                                                1：bypass */
        unsigned long  reserved              : 3;  /* bit[1-3]: 保留 */
        unsigned long  ch1_rx_sw_rst_num_cfg : 3;  /* bit[4-6]: 模式切换复位长度配置值，单位为8 cycles */
        unsigned long  ch1_rx_sw_rst_num_sel : 1;  /* bit[7]  : bit[7]：模式切换复位长度配置使能
                                                                0：不使能
                                                                1：使能 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_REG_DEBUG_DIG_UNION;
#define ABB_CH1_RX_REG_DEBUG_DIG_ch1_rx_div_en_bp_START       (0)
#define ABB_CH1_RX_REG_DEBUG_DIG_ch1_rx_div_en_bp_END         (0)
#define ABB_CH1_RX_REG_DEBUG_DIG_ch1_rx_sw_rst_num_cfg_START  (4)
#define ABB_CH1_RX_REG_DEBUG_DIG_ch1_rx_sw_rst_num_cfg_END    (6)
#define ABB_CH1_RX_REG_DEBUG_DIG_ch1_rx_sw_rst_num_sel_START  (7)
#define ABB_CH1_RX_REG_DEBUG_DIG_ch1_rx_sw_rst_num_sel_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TESTMODE_UNION
 结构说明  : CH2_RX_TESTMODE 寄存器结构定义。地址偏移量:0x500，初值:0x00，宽度:8
 寄存器说明: 测试模式寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_sw_rst   : 1;  /* bit[0]  : 数字部分RX通道软复位信号：
                                                          0：不复位(默认)
                                                          1：复位 */
        unsigned long  ch2_cic_gate_en : 1;  /* bit[1]  :  */
        unsigned long  ch2_rx_loop_sel : 2;  /* bit[2-3]: 00:选择CH2 RX环回到CH0 TX
                                                          01:选择CH2 RX环回到CH1 TX
                                                          10/11：保留 */
        unsigned long  ch2_out_sel     : 2;  /* bit[4-5]:  */
        unsigned long  reserved        : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TESTMODE_UNION;
#define ABB_CH2_RX_TESTMODE_ch2_rx_sw_rst_START    (0)
#define ABB_CH2_RX_TESTMODE_ch2_rx_sw_rst_END      (0)
#define ABB_CH2_RX_TESTMODE_ch2_cic_gate_en_START  (1)
#define ABB_CH2_RX_TESTMODE_ch2_cic_gate_en_END    (1)
#define ABB_CH2_RX_TESTMODE_ch2_rx_loop_sel_START  (2)
#define ABB_CH2_RX_TESTMODE_ch2_rx_loop_sel_END    (3)
#define ABB_CH2_RX_TESTMODE_ch2_out_sel_START      (4)
#define ABB_CH2_RX_TESTMODE_ch2_out_sel_END        (5)


/*****************************************************************************
 结构名    : ABB_CH2_PLL_SEL_UNION
 结构说明  : CH2_PLL_SEL 寄存器结构定义。地址偏移量:0x501，初值:0x00，宽度:8
 寄存器说明: PLL选择寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_g_pll_sel   : 2;  /* bit[0-1]: G模PLL选择：
                                                          0：选择GPLL
                                                          1：选择SCPLL0
                                                          2：选择SCPLL1 */
        unsigned long  ch2_wtl_pll_sel : 1;  /* bit[2]  : WTL模PLL选择
                                                          0：选择SCPLL0
                                                          1：选择SCPLL1 */
        unsigned long  ch2_c1_pll_sel  : 1;  /* bit[3]  : C1模PLL选择
                                                          0：选择SCPLL1
                                                          1：选择SCPLL0 */
        unsigned long  reserved        : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_PLL_SEL_UNION;
#define ABB_CH2_PLL_SEL_ch2_g_pll_sel_START    (0)
#define ABB_CH2_PLL_SEL_ch2_g_pll_sel_END      (1)
#define ABB_CH2_PLL_SEL_ch2_wtl_pll_sel_START  (2)
#define ABB_CH2_PLL_SEL_ch2_wtl_pll_sel_END    (2)
#define ABB_CH2_PLL_SEL_ch2_c1_pll_sel_START   (3)
#define ABB_CH2_PLL_SEL_ch2_c1_pll_sel_END     (3)


/*****************************************************************************
 结构名    : ABB_CH2_RXA_I_COEF2_UNION
 结构说明  : CH2_RXA_I_COEF2 寄存器结构定义。地址偏移量:0x506，初值:0x01，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_i_c3_msb : 1;  /* bit[0]  : RXA通道I路补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  reserved         : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RXA_I_COEF2_UNION;
#define ABB_CH2_RXA_I_COEF2_ch2_rxa_i_c3_msb_START  (0)
#define ABB_CH2_RXA_I_COEF2_ch2_rxa_i_c3_msb_END    (0)


/*****************************************************************************
 结构名    : ABB_CH2_RXA_Q_COEF2_UNION
 结构说明  : CH2_RXA_Q_COEF2 寄存器结构定义。地址偏移量:0x50C，初值:0x01，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_q_c3_msb : 1;  /* bit[0]  : RXA通道I路补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  reserved         : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RXA_Q_COEF2_UNION;
#define ABB_CH2_RXA_Q_COEF2_ch2_rxa_q_c3_msb_START  (0)
#define ABB_CH2_RXA_Q_COEF2_ch2_rxa_q_c3_msb_END    (0)


/*****************************************************************************
 结构名    : ABB_CH2_RXB_I_COEF2_UNION
 结构说明  : CH2_RXB_I_COEF2 寄存器结构定义。地址偏移量:0x512，初值:0x01，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxb_i_c3_msb : 1;  /* bit[0]  : RXB通道I路补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  reserved         : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RXB_I_COEF2_UNION;
#define ABB_CH2_RXB_I_COEF2_ch2_rxb_i_c3_msb_START  (0)
#define ABB_CH2_RXB_I_COEF2_ch2_rxb_i_c3_msb_END    (0)


/*****************************************************************************
 结构名    : ABB_CH2_RXB_Q_COEF2_UNION
 结构说明  : CH2_RXB_Q_COEF2 寄存器结构定义。地址偏移量:0x518，初值:0x01，宽度:8
 寄存器说明: RX通道补偿系数寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxb_q_c3_msb : 1;  /* bit[0]  : RXB通道I路补偿滤波器系数C3,无符号数,最高位 */
        unsigned long  reserved         : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RXB_Q_COEF2_UNION;
#define ABB_CH2_RXB_Q_COEF2_ch2_rxb_q_c3_msb_START  (0)
#define ABB_CH2_RXB_Q_COEF2_ch2_rxb_q_c3_msb_END    (0)


/*****************************************************************************
 结构名    : ABB_CH2_REG_RXA_DCR_CFG_UNION
 结构说明  : CH2_REG_RXA_DCR_CFG 寄存器结构定义。地址偏移量:0x51C，初值:0x46，宽度:8
 寄存器说明: RXA通道BLOCKING DCR配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_cfg_rxa_dcr_dly    : 5;  /* bit[0-4]: RXA天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。 */
        unsigned long  ch2_cfg_rxa_dcr_l_para : 3;  /* bit[5-7]: RXA天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。 */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_RXA_DCR_CFG_UNION;
#define ABB_CH2_REG_RXA_DCR_CFG_ch2_cfg_rxa_dcr_dly_START     (0)
#define ABB_CH2_REG_RXA_DCR_CFG_ch2_cfg_rxa_dcr_dly_END       (4)
#define ABB_CH2_REG_RXA_DCR_CFG_ch2_cfg_rxa_dcr_l_para_START  (5)
#define ABB_CH2_REG_RXA_DCR_CFG_ch2_cfg_rxa_dcr_l_para_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_REG_RXB_DCR_CFG_UNION
 结构说明  : CH2_REG_RXB_DCR_CFG 寄存器结构定义。地址偏移量:0x51D，初值:0x46，宽度:8
 寄存器说明: RXB通道BLOCKING DCR配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_cfg_rxb_dcr_dly    : 5;  /* bit[0-4]: RXB天线BLOCKING DCR功能收敛时间配置，取值范围0~19,表示收敛时间在512~512*20个采样点，步径为512个采样点，每个采样点频率15.36MHz。DRC收敛时间之后，启动Blocking能量计算。 */
        unsigned long  ch2_cfg_rxb_dcr_l_para : 3;  /* bit[5-7]: RXB天线BLOCKING DCR 滤波器收敛速度配置。配置范围0~7，对应表示滤波器中L参数为8~15。取较大系数，需要更长的收敛时间，得到更小的残余DC误差值。 */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_RXB_DCR_CFG_UNION;
#define ABB_CH2_REG_RXB_DCR_CFG_ch2_cfg_rxb_dcr_dly_START     (0)
#define ABB_CH2_REG_RXB_DCR_CFG_ch2_cfg_rxb_dcr_dly_END       (4)
#define ABB_CH2_REG_RXB_DCR_CFG_ch2_cfg_rxb_dcr_l_para_START  (5)
#define ABB_CH2_REG_RXB_DCR_CFG_ch2_cfg_rxb_dcr_l_para_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_REG_RX_DCR_CTRL_UNION
 结构说明  : CH2_REG_RX_DCR_CTRL 寄存器结构定义。地址偏移量:0x51E，初值:0x00，宽度:8
 寄存器说明: BLOCKING DCR功能控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_cfg_rxa_dcr_bypass : 1;  /* bit[0]  : RXA天线BLOCKING DCR功能bypass控制。
                                                                 0：DCR功能不bypasss；
                                                                 1：DCR功能bypass。 */
        unsigned long  ch2_cfg_rxb_dcr_bypass : 1;  /* bit[1]  : RXB天线BLOCKING DCR功能bypass控制。
                                                                 0：DCR功能不bypasss；
                                                                 1：DCR功能bypass。 */
        unsigned long  reserved               : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_RX_DCR_CTRL_UNION;
#define ABB_CH2_REG_RX_DCR_CTRL_ch2_cfg_rxa_dcr_bypass_START  (0)
#define ABB_CH2_REG_RX_DCR_CTRL_ch2_cfg_rxa_dcr_bypass_END    (0)
#define ABB_CH2_REG_RX_DCR_CTRL_ch2_cfg_rxb_dcr_bypass_START  (1)
#define ABB_CH2_REG_RX_DCR_CTRL_ch2_cfg_rxb_dcr_bypass_END    (1)


/*****************************************************************************
 结构名    : ABB_CH2_RXA_BLOCKING_UNION
 结构说明  : CH2_RXA_BLOCKING 寄存器结构定义。地址偏移量:0x51F，初值:0x00，宽度:8
 寄存器说明: RXA通道BLOCKING上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_blk_power : 5;  /* bit[0-4]: RXA天线BLOCKING上报值,2的幂次M */
        unsigned long  ch2_rxa_blk_coeff : 3;  /* bit[5-7]: RXA天线BLOCKING上报值，系数N；BLOCKING上报结果为N*2^M */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RXA_BLOCKING_UNION;
#define ABB_CH2_RXA_BLOCKING_ch2_rxa_blk_power_START  (0)
#define ABB_CH2_RXA_BLOCKING_ch2_rxa_blk_power_END    (4)
#define ABB_CH2_RXA_BLOCKING_ch2_rxa_blk_coeff_START  (5)
#define ABB_CH2_RXA_BLOCKING_ch2_rxa_blk_coeff_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_REG_RXA_DC_I_2_UNION
 结构说明  : CH2_REG_RXA_DC_I_2 寄存器结构定义。地址偏移量:0x522，初值:0x00，宽度:8
 寄存器说明: RXA通道I路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch2_rxa_dc_i_2 : 4;  /* bit[4-7]: RXA天线I路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_RXA_DC_I_2_UNION;
#define ABB_CH2_REG_RXA_DC_I_2_ch2_rxa_dc_i_2_START  (4)
#define ABB_CH2_REG_RXA_DC_I_2_ch2_rxa_dc_i_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_REG_RXA_DC_Q_2_UNION
 结构说明  : CH2_REG_RXA_DC_Q_2 寄存器结构定义。地址偏移量:0x524，初值:0x00，宽度:8
 寄存器说明: RXA通道Q路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch2_rxa_dc_q_2 : 4;  /* bit[4-7]: RXA天线Q路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_RXA_DC_Q_2_UNION;
#define ABB_CH2_REG_RXA_DC_Q_2_ch2_rxa_dc_q_2_START  (4)
#define ABB_CH2_REG_RXA_DC_Q_2_ch2_rxa_dc_q_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_REG_RXB_DC_I_2_UNION
 结构说明  : CH2_REG_RXB_DC_I_2 寄存器结构定义。地址偏移量:0x526，初值:0x00，宽度:8
 寄存器说明: RXB通道I路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch2_rxb_dc_i_2 : 4;  /* bit[4-7]: RXB天线I路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_RXB_DC_I_2_UNION;
#define ABB_CH2_REG_RXB_DC_I_2_ch2_rxb_dc_i_2_START  (4)
#define ABB_CH2_REG_RXB_DC_I_2_ch2_rxb_dc_i_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_REG_RXB_DC_Q_2_UNION
 结构说明  : CH2_REG_RXB_DC_Q_2 寄存器结构定义。地址偏移量:0x528，初值:0x00，宽度:8
 寄存器说明: RXB通道Q路BLOCKING DC上报寄存器2。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch2_rxb_dc_q_2 : 4;  /* bit[4-7]: RXB天线Q路信号BLOCKING DC上报值低4bit */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_RXB_DC_Q_2_UNION;
#define ABB_CH2_REG_RXB_DC_Q_2_ch2_rxb_dc_q_2_START  (4)
#define ABB_CH2_REG_RXB_DC_Q_2_ch2_rxb_dc_q_2_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_FLUSH_CFG1_UNION
 结构说明  : CH2_FLUSH_CFG1 寄存器结构定义。地址偏移量:0x52A，初值:0x40，宽度:8
 寄存器说明: 通道1配置寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_flush_width_msb : 3;  /* bit[0-2]: 通道1 flush宽度[10:8]，单位为19.2M时钟周期。 */
        unsigned long  ch2_flush_value     : 5;  /* bit[3-7]: 通道1 FLUSH值，默认为8。 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_FLUSH_CFG1_UNION;
#define ABB_CH2_FLUSH_CFG1_ch2_flush_width_msb_START  (0)
#define ABB_CH2_FLUSH_CFG1_ch2_flush_width_msb_END    (2)
#define ABB_CH2_FLUSH_CFG1_ch2_flush_value_START      (3)
#define ABB_CH2_FLUSH_CFG1_ch2_flush_value_END        (7)


/*****************************************************************************
 结构名    : ABB_CH2_RXAI_HB_GAIN_2_UNION
 结构说明  : CH2_RXAI_HB_GAIN_2 寄存器结构定义。地址偏移量:0x52C，初值:0x02，宽度:8
 寄存器说明: CH2通道RXA HB滤波器增益。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxai_hb_gain_h : 2;  /* bit[0-1]: CH2通道RXA I路 HB滤波器增益（10u）的高2bit。增益默认值512。 */
        unsigned long  reserved           : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RXAI_HB_GAIN_2_UNION;
#define ABB_CH2_RXAI_HB_GAIN_2_ch2_rxai_hb_gain_h_START  (0)
#define ABB_CH2_RXAI_HB_GAIN_2_ch2_rxai_hb_gain_h_END    (1)


/*****************************************************************************
 结构名    : ABB_CH2_RXAQ_HB_GAIN_2_UNION
 结构说明  : CH2_RXAQ_HB_GAIN_2 寄存器结构定义。地址偏移量:0x52E，初值:0x02，宽度:8
 寄存器说明: CH2通道RXA HB滤波器增益。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxaq_hb_gain_h : 2;  /* bit[0-1]: CH2通道RXA Q路 HB滤波器增益（10u）的高2bit。增益默认值512。 */
        unsigned long  reserved           : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RXAQ_HB_GAIN_2_UNION;
#define ABB_CH2_RXAQ_HB_GAIN_2_ch2_rxaq_hb_gain_h_START  (0)
#define ABB_CH2_RXAQ_HB_GAIN_2_ch2_rxaq_hb_gain_h_END    (1)


/*****************************************************************************
 结构名    : ABB_CH2_RXBI_HB_GAIN_2_UNION
 结构说明  : CH2_RXBI_HB_GAIN_2 寄存器结构定义。地址偏移量:0x530，初值:0x02，宽度:8
 寄存器说明: CH2通道RXB HB滤波器增益。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxbi_hb_gain_h : 2;  /* bit[0-1]: CH2通道RXB I路 HB滤波器增益（10u）的高2bit。增益默认值512。 */
        unsigned long  reserved           : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RXBI_HB_GAIN_2_UNION;
#define ABB_CH2_RXBI_HB_GAIN_2_ch2_rxbi_hb_gain_h_START  (0)
#define ABB_CH2_RXBI_HB_GAIN_2_ch2_rxbi_hb_gain_h_END    (1)


/*****************************************************************************
 结构名    : ABB_CH2_RXBQ_HB_GAIN_2_UNION
 结构说明  : CH2_RXBQ_HB_GAIN_2 寄存器结构定义。地址偏移量:0x532，初值:0x02，宽度:8
 寄存器说明: CH2通道RXB HB滤波器增益。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxbq_hb_gain_h : 2;  /* bit[0-1]: CH2通道RXB Q路 HB滤波器增益（10u）的高2bit。增益默认值512。 */
        unsigned long  reserved           : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RXBQ_HB_GAIN_2_UNION;
#define ABB_CH2_RXBQ_HB_GAIN_2_ch2_rxbq_hb_gain_h_START  (0)
#define ABB_CH2_RXBQ_HB_GAIN_2_ch2_rxbq_hb_gain_h_END    (1)


/*****************************************************************************
 结构名    : ABB_CH2_CTRL_UNION
 结构说明  : CH2_CTRL 寄存器结构定义。地址偏移量:0x533，初值:0x03，宽度:8
 寄存器说明: 通道控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_loop_out : 1;  /* bit[0]  : CH2通道RXA环回输出控制信号，0：环回不输出信号；1：环回同时输出信号； */
        unsigned long  ch2_rxb_loop_out : 1;  /* bit[1]  : CH2通道RXB环回输出控制信号，0：环回不输出信号；1：环回同时输出信号； */
        unsigned long  reserved         : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_CTRL_UNION;
#define ABB_CH2_CTRL_ch2_rxa_loop_out_START  (0)
#define ABB_CH2_CTRL_ch2_rxa_loop_out_END    (0)
#define ABB_CH2_CTRL_ch2_rxb_loop_out_START  (1)
#define ABB_CH2_CTRL_ch2_rxb_loop_out_END    (1)


/*****************************************************************************
 结构名    : ABB_CH2_RX_LINE_SEL_UNION
 结构说明  : CH2_RX_LINE_SEL 寄存器结构定义。地址偏移量:0x534，初值:0x00，宽度:8
 寄存器说明: 线控强制配置使能。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_en_sel : 1;  /* bit[0]  : RXA通道线控选择强配使能
                                                         0：选择线控使能
                                                         1：选择强配使能 */
        unsigned long  ch2_rxb_en_sel : 1;  /* bit[1]  : RXB通道线控选择强配使能
                                                         0：选择线控使能
                                                         1：选择强配使能 */
        unsigned long  reserved_0     : 2;  /* bit[2-3]: 保留 */
        unsigned long  ch2_rxa_en_cfg : 1;  /* bit[4]  : RXA通道强配线控 */
        unsigned long  ch2_rxb_en_cfg : 1;  /* bit[5]  : RXB通道强配线控 */
        unsigned long  reserved_1     : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_LINE_SEL_UNION;
#define ABB_CH2_RX_LINE_SEL_ch2_rxa_en_sel_START  (0)
#define ABB_CH2_RX_LINE_SEL_ch2_rxa_en_sel_END    (0)
#define ABB_CH2_RX_LINE_SEL_ch2_rxb_en_sel_START  (1)
#define ABB_CH2_RX_LINE_SEL_ch2_rxb_en_sel_END    (1)
#define ABB_CH2_RX_LINE_SEL_ch2_rxa_en_cfg_START  (4)
#define ABB_CH2_RX_LINE_SEL_ch2_rxa_en_cfg_END    (4)
#define ABB_CH2_RX_LINE_SEL_ch2_rxb_en_cfg_START  (5)
#define ABB_CH2_RX_LINE_SEL_ch2_rxb_en_cfg_END    (5)


/*****************************************************************************
 结构名    : ABB_CH2_RX_LINE_CFG_UNION
 结构说明  : CH2_RX_LINE_CFG 寄存器结构定义。地址偏移量:0x535，初值:0x00，宽度:8
 寄存器说明: 模式线控强制配置。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_line_ctrl_mode_cfg : 3;  /* bit[0-2]: 线控信号CH2_RX_LINE_CTRL_MODE强制配置值
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模 */
        unsigned long  ch2_rx_line_ctrl_mode_sel : 1;  /* bit[3]  : 线控信号CH2_RX_LINE_CTRL_MODE强制配置使能 */
        unsigned long  reserved                  : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_LINE_CFG_UNION;
#define ABB_CH2_RX_LINE_CFG_ch2_rx_line_ctrl_mode_cfg_START  (0)
#define ABB_CH2_RX_LINE_CFG_ch2_rx_line_ctrl_mode_cfg_END    (2)
#define ABB_CH2_RX_LINE_CFG_ch2_rx_line_ctrl_mode_sel_START  (3)
#define ABB_CH2_RX_LINE_CFG_ch2_rx_line_ctrl_mode_sel_END    (3)


/*****************************************************************************
 结构名    : ABB_CH2_BLK_CFG_UNION
 结构说明  : CH2_BLK_CFG 寄存器结构定义。地址偏移量:0x536，初值:0x00，宽度:8
 寄存器说明: blk控制寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0     : 1;  /* bit[0]  : 保留 */
        unsigned long  ch2_blk_en_cfg : 1;  /* bit[1]  : 线控信号CH2_RXA_BLK_EN, CH2_RXB_BLK_EN强制配置值 */
        unsigned long  ch2_blk_en_sel : 1;  /* bit[2]  : 线控信号CH2_RXA_BLK_EN, CH2_RXB_BLK_EN强制配置使能 */
        unsigned long  reserved_1     : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_BLK_CFG_UNION;
#define ABB_CH2_BLK_CFG_ch2_blk_en_cfg_START  (1)
#define ABB_CH2_BLK_CFG_ch2_blk_en_cfg_END    (1)
#define ABB_CH2_BLK_CFG_ch2_blk_en_sel_START  (2)
#define ABB_CH2_BLK_CFG_ch2_blk_en_sel_END    (2)


/*****************************************************************************
 结构名    : ABB_CH2_RX_LINE_RPT0_UNION
 结构说明  : CH2_RX_LINE_RPT0 寄存器结构定义。地址偏移量:0x537，初值:0x00，宽度:8
 寄存器说明: 线控状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_en_rpt : 1;  /* bit[0]  : CH2_RXA_EN线控状态上报 */
        unsigned long  reserved       : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_LINE_RPT0_UNION;
#define ABB_CH2_RX_LINE_RPT0_ch2_rxa_en_rpt_START  (0)
#define ABB_CH2_RX_LINE_RPT0_ch2_rxa_en_rpt_END    (0)


/*****************************************************************************
 结构名    : ABB_CH2_RX_LINE_RPT1_UNION
 结构说明  : CH2_RX_LINE_RPT1 寄存器结构定义。地址偏移量:0x538，初值:0x00，宽度:8
 寄存器说明: 线控状态上报寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0                : 3;  /* bit[0-2]: 保留 */
        unsigned long  ch2_rx_line_ctrl_mode_rpt : 3;  /* bit[3-5]: CH2 RX_LINE_CTRL_MODE状态上报：
                                                                    0：IDLE
                                                                    1：G模
                                                                    2：W模
                                                                    3：LTE模
                                                                    4：TDS模
                                                                    5：X模
                                                                    others：IDLE */
        unsigned long  ch2_rxa_blk_en_rpt        : 1;  /* bit[6]  : CH2_RXA_BLK_EN线控状态上报 */
        unsigned long  reserved_1                : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_LINE_RPT1_UNION;
#define ABB_CH2_RX_LINE_RPT1_ch2_rx_line_ctrl_mode_rpt_START  (3)
#define ABB_CH2_RX_LINE_RPT1_ch2_rx_line_ctrl_mode_rpt_END    (5)
#define ABB_CH2_RX_LINE_RPT1_ch2_rxa_blk_en_rpt_START         (6)
#define ABB_CH2_RX_LINE_RPT1_ch2_rxa_blk_en_rpt_END           (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_REG_DEBUG_DIG_UNION
 结构说明  : CH2_RX_REG_DEBUG_DIG 寄存器结构定义。地址偏移量:0x539，初值:0x00，宽度:8
 寄存器说明: 数字调试寄存器。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_div_en_bp      : 1;  /* bit[0]  : RX分频器使能bypass控制
                                                                0：不bypass
                                                                1：bypass */
        unsigned long  reserved              : 3;  /* bit[1-3]: 保留 */
        unsigned long  ch2_rx_sw_rst_num_cfg : 3;  /* bit[4-6]: 模式切换复位长度配置值，单位为8 cycles */
        unsigned long  ch2_rx_sw_rst_num_sel : 1;  /* bit[7]  : bit[7]：模式切换复位长度配置使能
                                                                0：不使能
                                                                1：使能 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_REG_DEBUG_DIG_UNION;
#define ABB_CH2_RX_REG_DEBUG_DIG_ch2_rx_div_en_bp_START       (0)
#define ABB_CH2_RX_REG_DEBUG_DIG_ch2_rx_div_en_bp_END         (0)
#define ABB_CH2_RX_REG_DEBUG_DIG_ch2_rx_sw_rst_num_cfg_START  (4)
#define ABB_CH2_RX_REG_DEBUG_DIG_ch2_rx_sw_rst_num_cfg_END    (6)
#define ABB_CH2_RX_REG_DEBUG_DIG_ch2_rx_sw_rst_num_sel_START  (7)
#define ABB_CH2_RX_REG_DEBUG_DIG_ch2_rx_sw_rst_num_sel_END    (7)


/*****************************************************************************
 结构名    : ABB_SCPLL0_LOCK_CTRL_UNION
 结构说明  : SCPLL0_LOCK_CTRL 寄存器结构定义。地址偏移量:0x800，初值:0x18，宽度:8
 寄存器说明: SC_PLL锁定控制寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  scpll0_en      : 1;  /* bit[0]  : SCPLL0使能信号。用于通过CFG接口配置打开scpll0。 */
        unsigned long  scpll0_time    : 3;  /* bit[1-3]: SCPLL0时钟稳定等待时间配置，计数时钟为19.2M：
                                                         000：SCPLL0开启10us后时钟稳定；
                                                         001：SCPLL0开启20us后时钟稳定；
                                                         010：SCPLL0开启50us后时钟稳定；
                                                         011：SCPLL0开启75us后时钟稳定；
                                                         100：SCPLL0开启100us后时钟稳定；
                                                         101：SCPLL0开启115us后时钟稳定；
                                                         110：SCPLL0开启125us后时钟稳定；
                                                         default：100us */
        unsigned long  scpll0_gate_en : 1;  /* bit[4]  : SCPLL0门控使能信号。 */
        unsigned long  scpll0_timeout : 1;  /* bit[5]  : SCPLL0稳定指示。0表示SCPLL0未稳定；1表示SCPLL0稳定。SCPLL0稳定后有时钟输出。 */
        unsigned long  scpll0_lock    : 1;  /* bit[6]  : SCPLL0锁定指示。 */
        unsigned long  reserved       : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_SCPLL0_LOCK_CTRL_UNION;
#define ABB_SCPLL0_LOCK_CTRL_scpll0_en_START       (0)
#define ABB_SCPLL0_LOCK_CTRL_scpll0_en_END         (0)
#define ABB_SCPLL0_LOCK_CTRL_scpll0_time_START     (1)
#define ABB_SCPLL0_LOCK_CTRL_scpll0_time_END       (3)
#define ABB_SCPLL0_LOCK_CTRL_scpll0_gate_en_START  (4)
#define ABB_SCPLL0_LOCK_CTRL_scpll0_gate_en_END    (4)
#define ABB_SCPLL0_LOCK_CTRL_scpll0_timeout_START  (5)
#define ABB_SCPLL0_LOCK_CTRL_scpll0_timeout_END    (5)
#define ABB_SCPLL0_LOCK_CTRL_scpll0_lock_START     (6)
#define ABB_SCPLL0_LOCK_CTRL_scpll0_lock_END       (6)


/*****************************************************************************
 结构名    : ABB_SCPLL0_FBDIV_H_UNION
 结构说明  : SCPLL0_FBDIV_H 寄存器结构定义。地址偏移量:0x803，初值:0x00，宽度:8
 寄存器说明: SC_PLL分频器因子配置寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  scpll0_fbdiv_h : 4;  /* bit[0-3]: PLL反馈分频因子fbdiv[11:0]的高4bit； */
        unsigned long  reserved       : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_SCPLL0_FBDIV_H_UNION;
#define ABB_SCPLL0_FBDIV_H_scpll0_fbdiv_h_START  (0)
#define ABB_SCPLL0_FBDIV_H_scpll0_fbdiv_h_END    (3)


/*****************************************************************************
 结构名    : ABB_SCPLL0_REFDIV_UNION
 结构说明  : SCPLL0_REFDIV 寄存器结构定义。地址偏移量:0x804，初值:0x01，宽度:8
 寄存器说明: SC_PLL分频器因子配置寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  scpll0_refdiv : 6;  /* bit[0-5]: PLL参考分频因子refdiv[5:0]，默认值为1。 */
        unsigned long  reserved      : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_SCPLL0_REFDIV_UNION;
#define ABB_SCPLL0_REFDIV_scpll0_refdiv_START  (0)
#define ABB_SCPLL0_REFDIV_scpll0_refdiv_END    (5)


/*****************************************************************************
 结构名    : ABB_SCPLL0_CFG_UPDATE_UNION
 结构说明  : SCPLL0_CFG_UPDATE 寄存器结构定义。地址偏移量:0x809，初值:0x00，宽度:8
 寄存器说明: SC_PLL锁定控制寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  scpll0_cfg_update : 1;  /* bit[0]  : SCPLL0参数配置更新指示。
                                                            scpll0_en打开后，软件配置完scpll0_postdiv，scpll0_fbdiv，scpll0_frac参数，再配置scpll0_cfg_update，参数同时更新；scpll0_en不打开时，配置参数立即更新，不需要配置scpll0_cfg_update。 */
        unsigned long  reserved          : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_SCPLL0_CFG_UPDATE_UNION;
#define ABB_SCPLL0_CFG_UPDATE_scpll0_cfg_update_START  (0)
#define ABB_SCPLL0_CFG_UPDATE_scpll0_cfg_update_END    (0)


/*****************************************************************************
 结构名    : ABB_SCPLL1_LOCK_CTRL_UNION
 结构说明  : SCPLL1_LOCK_CTRL 寄存器结构定义。地址偏移量:0x80A，初值:0x18，宽度:8
 寄存器说明: SC_PLL锁定控制寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  scpll1_en      : 1;  /* bit[0]  : SCPLL1使能信号。用于通过CFG接口配置打开scpll1。 */
        unsigned long  scpll1_time    : 3;  /* bit[1-3]: SCPLL1时钟稳定等待时间配置，计数时钟为19.2M：
                                                         000：SCPLL1开启10us后时钟稳定；
                                                         001：SCPLL1开启20us后时钟稳定；
                                                         010：SCPLL1开启50us后时钟稳定；
                                                         011：SCPLL1开启75us后时钟稳定；
                                                         100：SCPLL1开启100us后时钟稳定；
                                                         101：SCPLL1开启115us后时钟稳定；
                                                         110：SCPLL1开启125us后时钟稳定；
                                                         default：100us */
        unsigned long  scpll1_gate_en : 1;  /* bit[4]  : SCPLL1门控使能信号。 */
        unsigned long  scpll1_timeout : 1;  /* bit[5]  : SCPLL1稳定指示。0表示SCPLL1未稳定；1表示SCPLL1稳定。SCPLL1稳定后有时钟输出。 */
        unsigned long  scpll1_lock    : 1;  /* bit[6]  : SCPLL1锁定指示。 */
        unsigned long  reserved       : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_SCPLL1_LOCK_CTRL_UNION;
#define ABB_SCPLL1_LOCK_CTRL_scpll1_en_START       (0)
#define ABB_SCPLL1_LOCK_CTRL_scpll1_en_END         (0)
#define ABB_SCPLL1_LOCK_CTRL_scpll1_time_START     (1)
#define ABB_SCPLL1_LOCK_CTRL_scpll1_time_END       (3)
#define ABB_SCPLL1_LOCK_CTRL_scpll1_gate_en_START  (4)
#define ABB_SCPLL1_LOCK_CTRL_scpll1_gate_en_END    (4)
#define ABB_SCPLL1_LOCK_CTRL_scpll1_timeout_START  (5)
#define ABB_SCPLL1_LOCK_CTRL_scpll1_timeout_END    (5)
#define ABB_SCPLL1_LOCK_CTRL_scpll1_lock_START     (6)
#define ABB_SCPLL1_LOCK_CTRL_scpll1_lock_END       (6)


/*****************************************************************************
 结构名    : ABB_SCPLL1_FBDIV_H_UNION
 结构说明  : SCPLL1_FBDIV_H 寄存器结构定义。地址偏移量:0x80D，初值:0x00，宽度:8
 寄存器说明: SC_PLL分频器因子配置寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  scpll1_fbdiv_h : 4;  /* bit[0-3]: PLL反馈分频因子fbdiv[11:0]的高4bit； */
        unsigned long  reserved       : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_SCPLL1_FBDIV_H_UNION;
#define ABB_SCPLL1_FBDIV_H_scpll1_fbdiv_h_START  (0)
#define ABB_SCPLL1_FBDIV_H_scpll1_fbdiv_h_END    (3)


/*****************************************************************************
 结构名    : ABB_SCPLL1_REFDIV_UNION
 结构说明  : SCPLL1_REFDIV 寄存器结构定义。地址偏移量:0x80E，初值:0x01，宽度:8
 寄存器说明: SC_PLL分频器因子配置寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  scpll1_refdiv : 6;  /* bit[0-5]: PLL参考分频因子refdiv[5:0]，默认值为1。 */
        unsigned long  reserved      : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_SCPLL1_REFDIV_UNION;
#define ABB_SCPLL1_REFDIV_scpll1_refdiv_START  (0)
#define ABB_SCPLL1_REFDIV_scpll1_refdiv_END    (5)


/*****************************************************************************
 结构名    : ABB_SCPLL1_CFG_UPDATE_UNION
 结构说明  : SCPLL1_CFG_UPDATE 寄存器结构定义。地址偏移量:0x813，初值:0x00，宽度:8
 寄存器说明: SC_PLL锁定控制寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  scpll1_cfg_update : 1;  /* bit[0]  : SCPLL1参数配置更新指示。
                                                            scpll1_en打开后，软件配置完scpll1_postdiv，scpll1_fbdiv，scpll1_frac参数，再配置scpll1_cfg_update，参数同时更新；scpll1_en不打开时，配置参数立即更新，不需要配置scpll1_cfg_update。 */
        unsigned long  reserved          : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_SCPLL1_CFG_UPDATE_UNION;
#define ABB_SCPLL1_CFG_UPDATE_scpll1_cfg_update_START  (0)
#define ABB_SCPLL1_CFG_UPDATE_scpll1_cfg_update_END    (0)


/*****************************************************************************
 结构名    : ABB_GPLL0_GATE_TIME_UNION
 结构说明  : GPLL0_GATE_TIME 寄存器结构定义。地址偏移量:0x814，初值:0x12，宽度:8
 寄存器说明: GPLL输出时钟门控时间配置
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  gpll0_en     : 1;  /* bit[0]  : GPLL使能 */
        unsigned long  gpll_time    : 3;  /* bit[1-3]: GPLL时钟稳定等待时间配置，计数时钟为19.2M：
                                                       000：GPLL开启10us后时钟稳定；
                                                       001：GPLL开启20us后时钟稳定；
                                                       010：GPLL开启50us后时钟稳定；
                                                       011：GPLL开启75us后时钟稳定；
                                                       100：GPLL开启100us后时钟稳定；
                                                       101：GPLL开启115us后时钟稳定；
                                                       110：GPLL1开启125us后时钟稳定；
                                                       default：20us */
        unsigned long  gpll_gate_en : 1;  /* bit[4]  : GPLL时钟门控功能使能，
                                                       0：gpll时钟门控功能关闭；
                                                       1：gpll时钟门控功能打开。 */
        unsigned long  gpll_timeout : 1;  /* bit[5]  : GPLL稳定指示。0表示GPLL未稳定；1表示GPLL稳定。GPLL稳定后有时钟输出。 */
        unsigned long  gpll_lock    : 1;  /* bit[6]  : GPLL锁定指示。 */
        unsigned long  reserved     : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_GPLL0_GATE_TIME_UNION;
#define ABB_GPLL0_GATE_TIME_gpll0_en_START      (0)
#define ABB_GPLL0_GATE_TIME_gpll0_en_END        (0)
#define ABB_GPLL0_GATE_TIME_gpll_time_START     (1)
#define ABB_GPLL0_GATE_TIME_gpll_time_END       (3)
#define ABB_GPLL0_GATE_TIME_gpll_gate_en_START  (4)
#define ABB_GPLL0_GATE_TIME_gpll_gate_en_END    (4)
#define ABB_GPLL0_GATE_TIME_gpll_timeout_START  (5)
#define ABB_GPLL0_GATE_TIME_gpll_timeout_END    (5)
#define ABB_GPLL0_GATE_TIME_gpll_lock_START     (6)
#define ABB_GPLL0_GATE_TIME_gpll_lock_END       (6)


/*****************************************************************************
 结构名    : ABB_GPLL1_GATE_TIME_UNION
 结构说明  : GPLL1_GATE_TIME 寄存器结构定义。地址偏移量:0x815，初值:0x00，宽度:8
 寄存器说明: GPLL输出时钟门控时间配置
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  gpll1_en : 1;  /* bit[0]  : GPLL使能副卡 */
        unsigned long  reserved : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_GPLL1_GATE_TIME_UNION;
#define ABB_GPLL1_GATE_TIME_gpll1_en_START  (0)
#define ABB_GPLL1_GATE_TIME_gpll1_en_END    (0)


/*****************************************************************************
 结构名    : ABB_ANA_COMMON_WR00_UNION
 结构说明  : ANA_COMMON_WR00 寄存器结构定义。地址偏移量:0x880，初值:0x40，宽度:8
 寄存器说明: 模拟common读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  gpll_cp_pd   : 1;  /* bit[0]  : GPLL CP PowerDown控制，测试用
                                                       0：正常工作
                                                       1：PowerDown GPLL CP  */
        unsigned long  pll_cp_adn   : 1;  /* bit[1]  : GPLL鉴频鉴相器控制
                                                       0：鉴频鉴相器正常工作
                                                       1：鉴频鉴相器一直输出Down信号 */
        unsigned long  pll_cp_aup   : 1;  /* bit[2]  : GPLL鉴频鉴相器控制
                                                       0：鉴频鉴相器正常工作
                                                       1：鉴频鉴相器一直输出UP信号 */
        unsigned long  gpll_ibcp_cr : 3;  /* bit[3-5]: GPLL电荷泵电流控制
                                                       000：10u（默认）
                                                       001：8u
                                                       010：6u
                                                       011：4u
                                                       100：2u
                                                       101：16u
                                                       110：14u
                                                       111：12u */
        unsigned long  gpll_vco_cr  : 2;  /* bit[6-7]: GPLL VCO Current控制
                                                       00：X1.2
                                                       01：X1.1(默认)
                                                       10：X1.1
                                                       11：X1.0 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_ANA_COMMON_WR00_UNION;
#define ABB_ANA_COMMON_WR00_gpll_cp_pd_START    (0)
#define ABB_ANA_COMMON_WR00_gpll_cp_pd_END      (0)
#define ABB_ANA_COMMON_WR00_pll_cp_adn_START    (1)
#define ABB_ANA_COMMON_WR00_pll_cp_adn_END      (1)
#define ABB_ANA_COMMON_WR00_pll_cp_aup_START    (2)
#define ABB_ANA_COMMON_WR00_pll_cp_aup_END      (2)
#define ABB_ANA_COMMON_WR00_gpll_ibcp_cr_START  (3)
#define ABB_ANA_COMMON_WR00_gpll_ibcp_cr_END    (5)
#define ABB_ANA_COMMON_WR00_gpll_vco_cr_START   (6)
#define ABB_ANA_COMMON_WR00_gpll_vco_cr_END     (7)


/*****************************************************************************
 结构名    : ABB_ANA_COMMON_WR01_UNION
 结构说明  : ANA_COMMON_WR01 寄存器结构定义。地址偏移量:0x881，初值:0x00，宽度:8
 寄存器说明: 模拟common读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0    : 3;  /* bit[0-2]: 保留 */
        unsigned long  gclk_padf_sel : 1;  /* bit[3]  : 测试管脚GPLL时输出时钟频率控制
                                                        0：输出最高时速
                                                        1：GPLL输出半速 */
        unsigned long  pll_clk_test  : 2;  /* bit[4-5]: PLL时钟测试PAD信号选择
                                                        00：时钟测试PAD浮空
                                                        01：GPLL输出时钟到PAD
                                                        10：SCPLL0输出时钟到PAD
                                                        11：SCPLL1输出时钟到PAD */
        unsigned long  reserved_1    : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_ANA_COMMON_WR01_UNION;
#define ABB_ANA_COMMON_WR01_gclk_padf_sel_START  (3)
#define ABB_ANA_COMMON_WR01_gclk_padf_sel_END    (3)
#define ABB_ANA_COMMON_WR01_pll_clk_test_START   (4)
#define ABB_ANA_COMMON_WR01_pll_clk_test_END     (5)


/*****************************************************************************
 结构名    : ABB_ANA_COMMON_WR02_UNION
 结构说明  : ANA_COMMON_WR02 寄存器结构定义。地址偏移量:0x882，初值:0xC0，宽度:8
 寄存器说明: 模拟common读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved   : 5;  /* bit[0-4]: 保留 */
        unsigned long  gpll_lk_cr : 2;  /* bit[5-6]: GPLL锁定Cycle控制
                                                     00：4
                                                     01：8
                                                     10：16(默认)
                                                     11：32 */
        unsigned long  gpll_lk_en : 1;  /* bit[7]  : GPLL锁定检测使能
                                                     0：不输出检测信号
                                                     1：输出检测信号 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_ANA_COMMON_WR02_UNION;
#define ABB_ANA_COMMON_WR02_gpll_lk_cr_START  (5)
#define ABB_ANA_COMMON_WR02_gpll_lk_cr_END    (6)
#define ABB_ANA_COMMON_WR02_gpll_lk_en_START  (7)
#define ABB_ANA_COMMON_WR02_gpll_lk_en_END    (7)


/*****************************************************************************
 结构名    : ABB_ANA_COMMON_WR03_UNION
 结构说明  : ANA_COMMON_WR03 寄存器结构定义。地址偏移量:0x883，初值:0x00，宽度:8
 寄存器说明: 模拟common读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  gpll_clk_104m_pd : 1;  /* bit[0]  : GPLL CLK_104M Power Down控制
                                                           0：Power On(默认)
                                                           1：Power Down */
        unsigned long  reserved         : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_ANA_COMMON_WR03_UNION;
#define ABB_ANA_COMMON_WR03_gpll_clk_104m_pd_START  (0)
#define ABB_ANA_COMMON_WR03_gpll_clk_104m_pd_END    (0)


/*****************************************************************************
 结构名    : ABB_ANA_COMMON_WR04_UNION
 结构说明  : ANA_COMMON_WR04 寄存器结构定义。地址偏移量:0x884，初值:0x60，宽度:8
 寄存器说明: 模拟common读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved      : 4;  /* bit[0-3]: 保留 */
        unsigned long  tcxo_drv      : 2;  /* bit[4-5]: TCXO BUFFER电流设置
                                                        00：1x
                                                        01：2x
                                                        10：3x(默认)
                                                        11：4x */
        unsigned long  test_clkin_pd : 1;  /* bit[6]  : TEST CLK INPUT下电控制
                                                        0：开启
                                                        1：关闭 */
        unsigned long  clk_ref_sel   : 1;  /* bit[7]  : PLL的参考时钟选择
                                                        1：ABB_TEST的外灌时钟作为PLL的参考时钟
                                                        0：TCXO Buffer输出作为PLL参考时钟 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_ANA_COMMON_WR04_UNION;
#define ABB_ANA_COMMON_WR04_tcxo_drv_START       (4)
#define ABB_ANA_COMMON_WR04_tcxo_drv_END         (5)
#define ABB_ANA_COMMON_WR04_test_clkin_pd_START  (6)
#define ABB_ANA_COMMON_WR04_test_clkin_pd_END    (6)
#define ABB_ANA_COMMON_WR04_clk_ref_sel_START    (7)
#define ABB_ANA_COMMON_WR04_clk_ref_sel_END      (7)


/*****************************************************************************
 结构名    : ABB_ANA_COMMON_WR05_UNION
 结构说明  : ANA_COMMON_WR05 寄存器结构定义。地址偏移量:0x885，初值:0x00，宽度:8
 寄存器说明: 模拟common读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  sc1_clk_gating_ctrl : 1;  /* bit[0]  : SCPLL1时钟门控控制信号：
                                                              0：SCPLL1时钟门控由RX、TX、ET使能控制，当所有模块都PD时门控起作用。
                                                              1：SCPLL1时钟门控无效。 */
        unsigned long  sc0_clk_gating_ctrl : 1;  /* bit[1]  : SCPLL0时钟门控控制信号：
                                                              0：SCPLL0时钟门控由RX、TX、ET使能控制，当所有模块都PD时门控起作用。
                                                              1：SCPLL0时钟门控无效。 */
        unsigned long  reserved            : 6;  /* bit[2-7]: reserved */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_ANA_COMMON_WR05_UNION;
#define ABB_ANA_COMMON_WR05_sc1_clk_gating_ctrl_START  (0)
#define ABB_ANA_COMMON_WR05_sc1_clk_gating_ctrl_END    (0)
#define ABB_ANA_COMMON_WR05_sc0_clk_gating_ctrl_START  (1)
#define ABB_ANA_COMMON_WR05_sc0_clk_gating_ctrl_END    (1)


/*****************************************************************************
 结构名    : ABB_ANA_COMMON_WR12_UNION
 结构说明  : ANA_COMMON_WR12 寄存器结构定义。地址偏移量:0x88C，初值:0x00，宽度:8
 寄存器说明: 模拟common读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  tune_cal_en : 1;  /* bit[0]  : tunning Calibration enable(默认为0)
                                                      上升沿启动Calibration过程 */
        unsigned long  fast_up     : 1;  /* bit[1]  : REF 快起电路复位信号：先复位，再解复位
                                                      0：解复位
                                                      1：复位 */
        unsigned long  reserved_0  : 3;  /* bit[2-4]: 保留 */
        unsigned long  bg_en       : 1;  /* bit[5]  : REF EN控制
                                                      0:disable REF
                                                      1:enable REF */
        unsigned long  ref_qu_cal  : 1;  /* bit[6]  : ADC 量化器电压切换
                                                      0：量化器REF电压正常
                                                      1：量化器REF电压提高 */
        unsigned long  reserved_1  : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_ANA_COMMON_WR12_UNION;
#define ABB_ANA_COMMON_WR12_tune_cal_en_START  (0)
#define ABB_ANA_COMMON_WR12_tune_cal_en_END    (0)
#define ABB_ANA_COMMON_WR12_fast_up_START      (1)
#define ABB_ANA_COMMON_WR12_fast_up_END        (1)
#define ABB_ANA_COMMON_WR12_bg_en_START        (5)
#define ABB_ANA_COMMON_WR12_bg_en_END          (5)
#define ABB_ANA_COMMON_WR12_ref_qu_cal_START   (6)
#define ABB_ANA_COMMON_WR12_ref_qu_cal_END     (6)


/*****************************************************************************
 结构名    : ABB_ANA_COMMON_WR13_UNION
 结构说明  : ANA_COMMON_WR13 寄存器结构定义。地址偏移量:0x88D，初值:0x00，宽度:8
 寄存器说明: 模拟common读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  pll_oclk_sel    : 1;  /* bit[0]  : 工作时钟选择（对所有模块有效）
                                                          0：选择来自于PLL的时钟作为工作时钟
                                                          1：选择来自于ABB_TEST的外灌时钟作为工作时钟 */
        unsigned long  ana_common_wr13 : 7;  /* bit[1-7]: reserved */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_ANA_COMMON_WR13_UNION;
#define ABB_ANA_COMMON_WR13_pll_oclk_sel_START     (0)
#define ABB_ANA_COMMON_WR13_pll_oclk_sel_END       (0)
#define ABB_ANA_COMMON_WR13_ana_common_wr13_START  (1)
#define ABB_ANA_COMMON_WR13_ana_common_wr13_END    (7)


/*****************************************************************************
 结构名    : ABB_ANA_COMMON_WR14_UNION
 结构说明  : ANA_COMMON_WR14 寄存器结构定义。地址偏移量:0x88E，初值:0xC8，宽度:8
 寄存器说明: 模拟common读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 6;  /* bit[0-5]: 保留 */
        unsigned long  ch0_dac_clk_en : 1;  /* bit[6]  : CH0 TXDAC的时钟使能信号
                                                         0：时钟关闭
                                                         1：时钟使能 */
        unsigned long  ch0_adc_clk_en : 1;  /* bit[7]  : CH0 RXADC的时钟使能信号
                                                         0：时钟关闭
                                                         1：时钟使能 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_ANA_COMMON_WR14_UNION;
#define ABB_ANA_COMMON_WR14_ch0_dac_clk_en_START  (6)
#define ABB_ANA_COMMON_WR14_ch0_dac_clk_en_END    (6)
#define ABB_ANA_COMMON_WR14_ch0_adc_clk_en_START  (7)
#define ABB_ANA_COMMON_WR14_ch0_adc_clk_en_END    (7)


/*****************************************************************************
 结构名    : ABB_ANA_COMMON_WR15_UNION
 结构说明  : ANA_COMMON_WR15 寄存器结构定义。地址偏移量:0x88F，初值:0xC8，宽度:8
 寄存器说明: 模拟common读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 6;  /* bit[0-5]: 保留 */
        unsigned long  ch1_dac_clk_en : 1;  /* bit[6]  : CH1 TXADC的时钟使能信号
                                                         0：时钟关闭
                                                         1：时钟使能 */
        unsigned long  ch1_adc_clk_en : 1;  /* bit[7]  : CH1 RXADC的时钟使能信号
                                                         0：时钟关闭
                                                         1：时钟使能 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_ANA_COMMON_WR15_UNION;
#define ABB_ANA_COMMON_WR15_ch1_dac_clk_en_START  (6)
#define ABB_ANA_COMMON_WR15_ch1_dac_clk_en_END    (6)
#define ABB_ANA_COMMON_WR15_ch1_adc_clk_en_START  (7)
#define ABB_ANA_COMMON_WR15_ch1_adc_clk_en_END    (7)


/*****************************************************************************
 结构名    : ABB_ANA_COMMON_WR16_UNION
 结构说明  : ANA_COMMON_WR16 寄存器结构定义。地址偏移量:0x890，初值:0x88，宽度:8
 寄存器说明: 模拟common读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 7;  /* bit[0-6]: 保留 */
        unsigned long  ch2_adc_clk_en : 1;  /* bit[7]  : CH2 RXADC的时钟使能信号
                                                         0：时钟关闭
                                                         1：时钟使能 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_ANA_COMMON_WR16_UNION;
#define ABB_ANA_COMMON_WR16_ch2_adc_clk_en_START  (7)
#define ABB_ANA_COMMON_WR16_ch2_adc_clk_en_END    (7)


/*****************************************************************************
 结构名    : ABB_ANA_COMMON_WR17_UNION
 结构说明  : ANA_COMMON_WR17 寄存器结构定义。地址偏移量:0x891，初值:0x00，宽度:8
 寄存器说明: 模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  cap_sel        : 1;  /* bit[0]  : tunning cap sel
                                                         0：normal
                                                         1：large cap */
        unsigned long  vcm_ibias_ctrl : 3;  /* bit[1-3]: VCM buffer电流调节控制
                                                         000：5u
                                                         001：4u
                                                         010：3u
                                                         011：2u
                                                         100：1u
                                                         101：10u
                                                         110：8u
                                                         111：6u */
        unsigned long  reserved       : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_ANA_COMMON_WR17_UNION;
#define ABB_ANA_COMMON_WR17_cap_sel_START         (0)
#define ABB_ANA_COMMON_WR17_cap_sel_END           (0)
#define ABB_ANA_COMMON_WR17_vcm_ibias_ctrl_START  (1)
#define ABB_ANA_COMMON_WR17_vcm_ibias_ctrl_END    (3)


/*****************************************************************************
 结构名    : ABB_ANA_COMMON_RO00_UNION
 结构说明  : ANA_COMMON_RO00 寄存器结构定义。地址偏移量:0x894，初值:0x00，宽度:8
 寄存器说明: 模拟common只读寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0    : 4;  /* bit[0-3]: 保留 */
        unsigned long  rc_tune_ready : 1;  /* bit[4]  : RC校准完成标志信号 */
        unsigned long  reserved_1    : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_ANA_COMMON_RO00_UNION;
#define ABB_ANA_COMMON_RO00_rc_tune_ready_START  (4)
#define ABB_ANA_COMMON_RO00_rc_tune_ready_END    (4)


/*****************************************************************************
 结构名    : ABB_ANA_COMMON_RO01_UNION
 结构说明  : ANA_COMMON_RO01 寄存器结构定义。地址偏移量:0x895，初值:0x40，宽度:8
 寄存器说明: 模拟common只读寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  rc_tune_dout : 7;  /* bit[0-6]: RC 校准值 */
        unsigned long  reserved     : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_ANA_COMMON_RO01_UNION;
#define ABB_ANA_COMMON_RO01_rc_tune_dout_START  (0)
#define ABB_ANA_COMMON_RO01_rc_tune_dout_END    (6)


/*****************************************************************************
 结构名    : ABB_ET_ET_ANA_1_UNION
 结构说明  : ET_ET_ANA_1 寄存器结构定义。地址偏移量:0x900，初值:0x10，宽度:8
 寄存器说明: ET模式配置寄存器，经过线控逻辑后送至ch0_reg_debug_ana14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et_bias_ctrl_et : 3;  /* bit[0-2]: ET模块电流控制
                                                          000: 5u
                                                          001: 4u
                                                          010: 3u
                                                          011: 2u
                                                          100: 1u
                                                          101: 8u
                                                          110: 7u
                                                          111: 6u */
        unsigned long  et_fc_et        : 1;  /* bit[3]  : ET滤波器转折频率控制
                                                          0: 30MHz
                                                          1: 15MHz */
        unsigned long  et_en_ana_et    : 1;  /* bit[4]  : ET模块Enable信号
                                                          0: Disable
                                                          1: Enable */
        unsigned long  reserved        : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_ET_ET_ANA_1_UNION;
#define ABB_ET_ET_ANA_1_et_bias_ctrl_et_START  (0)
#define ABB_ET_ET_ANA_1_et_bias_ctrl_et_END    (2)
#define ABB_ET_ET_ANA_1_et_fc_et_START         (3)
#define ABB_ET_ET_ANA_1_et_fc_et_END           (3)
#define ABB_ET_ET_ANA_1_et_en_ana_et_START     (4)
#define ABB_ET_ET_ANA_1_et_en_ana_et_END       (4)


/*****************************************************************************
 结构名    : ABB_ET_ET_ANA_2_UNION
 结构说明  : ET_ET_ANA_2 寄存器结构定义。地址偏移量:0x901，初值:0x00，宽度:8
 寄存器说明: ET模式配置寄存器，经过线控逻辑后送至ch0_reg_debug_ana15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et_vcm_sel_et : 1;  /* bit[0]  : ETDAC LPF输入VCM选择（ETDAC输出VCM固定为0.9V）
                                                        0:0.9V
                                                        1:0.8V */
        unsigned long  reserved      : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_ET_ET_ANA_2_UNION;
#define ABB_ET_ET_ANA_2_et_vcm_sel_et_START  (0)
#define ABB_ET_ET_ANA_2_et_vcm_sel_et_END    (0)


/*****************************************************************************
 结构名    : ABB_ET_APT_ANA_1_UNION
 结构说明  : ET_APT_ANA_1 寄存器结构定义。地址偏移量:0x902，初值:0x18，宽度:8
 寄存器说明: APT模式配置寄存器，经过线控逻辑后送至ch0_reg_debug_ana14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et_bias_ctrl_apt : 3;  /* bit[0-2]: ET模块电流控制
                                                           000: 5u
                                                           001: 4u
                                                           010: 3u
                                                           011: 2u
                                                           100: 1u
                                                           101: 8u
                                                           110: 7u
                                                           111: 6u */
        unsigned long  et_fc_apt        : 1;  /* bit[3]  : ET滤波器转折频率控制
                                                           0: 30MHz
                                                           1: 15MHz */
        unsigned long  et_en_ana_apt    : 1;  /* bit[4]  : ET模块Enable信号
                                                           0: Disable
                                                           1: Enable */
        unsigned long  reserved         : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_ET_APT_ANA_1_UNION;
#define ABB_ET_APT_ANA_1_et_bias_ctrl_apt_START  (0)
#define ABB_ET_APT_ANA_1_et_bias_ctrl_apt_END    (2)
#define ABB_ET_APT_ANA_1_et_fc_apt_START         (3)
#define ABB_ET_APT_ANA_1_et_fc_apt_END           (3)
#define ABB_ET_APT_ANA_1_et_en_ana_apt_START     (4)
#define ABB_ET_APT_ANA_1_et_en_ana_apt_END       (4)


/*****************************************************************************
 结构名    : ABB_ET_APT_ANA_2_UNION
 结构说明  : ET_APT_ANA_2 寄存器结构定义。地址偏移量:0x903，初值:0x00，宽度:8
 寄存器说明: APT模式配置寄存器，经过线控逻辑后送至ch0_reg_debug_ana15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et_vcm_sel_apt : 1;  /* bit[0]  : ETDAC LPF输入VCM选择（ETDAC输出VCM固定为0.9V）
                                                         0:0.9V
                                                         1:0.8V */
        unsigned long  reserved       : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_ET_APT_ANA_2_UNION;
#define ABB_ET_APT_ANA_2_et_vcm_sel_apt_START  (0)
#define ABB_ET_APT_ANA_2_et_vcm_sel_apt_END    (0)


/*****************************************************************************
 结构名    : ABB_ET_IDLE_ANA_1_UNION
 结构说明  : ET_IDLE_ANA_1 寄存器结构定义。地址偏移量:0x904，初值:0x00，宽度:8
 寄存器说明: ET模式配置寄存器，经过线控逻辑后送至ch0_reg_debug_ana14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et_bias_ctrl_idle : 3;  /* bit[0-2]: ET模块电流控制
                                                            000: 5u
                                                            001: 4u
                                                            010: 3u
                                                            011: 2u
                                                            100: 1u
                                                            101: 8u
                                                            110: 7u
                                                            111: 6u */
        unsigned long  et_fc_idle        : 1;  /* bit[3]  : ET滤波器转折频率控制
                                                            0: 30MHz
                                                            1: 15MHz */
        unsigned long  et_en_ana_idle    : 1;  /* bit[4]  : ET模块Enable信号
                                                            0: Disable
                                                            1: Enable */
        unsigned long  reserved          : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_ET_IDLE_ANA_1_UNION;
#define ABB_ET_IDLE_ANA_1_et_bias_ctrl_idle_START  (0)
#define ABB_ET_IDLE_ANA_1_et_bias_ctrl_idle_END    (2)
#define ABB_ET_IDLE_ANA_1_et_fc_idle_START         (3)
#define ABB_ET_IDLE_ANA_1_et_fc_idle_END           (3)
#define ABB_ET_IDLE_ANA_1_et_en_ana_idle_START     (4)
#define ABB_ET_IDLE_ANA_1_et_en_ana_idle_END       (4)


/*****************************************************************************
 结构名    : ABB_ET_IDLE_ANA_2_UNION
 结构说明  : ET_IDLE_ANA_2 寄存器结构定义。地址偏移量:0x905，初值:0x00，宽度:8
 寄存器说明: ET模式配置寄存器，经过线控逻辑后送至ch0_reg_debug_ana15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et_vcm_sel_idle : 1;  /* bit[0]  : ETDAC LPF输入VCM选择（ETDAC输出VCM固定为0.9V）
                                                          0:0.9V
                                                          1:0.8V */
        unsigned long  reserved        : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_ET_IDLE_ANA_2_UNION;
#define ABB_ET_IDLE_ANA_2_et_vcm_sel_idle_START  (0)
#define ABB_ET_IDLE_ANA_2_et_vcm_sel_idle_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_REG_DEBUG_ANA16_UNION
 结构说明  : CH0_REG_DEBUG_ANA16 寄存器结构定义。地址偏移量:0x906，初值:0x40，宽度:8
 寄存器说明: CH0模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et_tune  : 7;  /* bit[0-6]: ET_TUNE控制信号 */
        unsigned long  reserved : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_DEBUG_ANA16_UNION;
#define ABB_CH0_REG_DEBUG_ANA16_et_tune_START   (0)
#define ABB_CH0_REG_DEBUG_ANA16_et_tune_END     (6)


/*****************************************************************************
 结构名    : ABB_CH1_REG_DEBUG_ANA16_UNION
 结构说明  : CH1_REG_DEBUG_ANA16 寄存器结构定义。地址偏移量:0x907，初值:0x40，宽度:8
 寄存器说明: CH1模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  et_tune  : 7;  /* bit[0-6]: ET_TUNE控制信号 */
        unsigned long  reserved : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_DEBUG_ANA16_UNION;
#define ABB_CH1_REG_DEBUG_ANA16_et_tune_START   (0)
#define ABB_CH1_REG_DEBUG_ANA16_et_tune_END     (6)


/*****************************************************************************
 结构名    : ABB_CH0_TX_2G_ANA_0_UNION
 结构说明  : CH0_TX_2G_ANA_0 寄存器结构定义。地址偏移量:0xA00，初值:0xB3，宽度:8
 寄存器说明: TX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_mode_clk_2g : 3;  /* bit[0-2]: TX模拟电路模式控制：
                                                             000：4G
                                                             001：3G &amp; TDS
                                                             010：CA
                                                             011：2G(默认)
                                                             1xx：CDMA */
        unsigned long  reserved           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch0_tx_q_pd_a_2g   : 1;  /* bit[4]  : TX_Q DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_a_2g   : 1;  /* bit[5]  : TX_I DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_fc_2g          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                             00：20MHz
                                                             01：40MHz
                                                             10：10MHz（默认)
                                                             11：20MHz        */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_2G_ANA_0_UNION;
#define ABB_CH0_TX_2G_ANA_0_ch0_tx_mode_clk_2g_START  (0)
#define ABB_CH0_TX_2G_ANA_0_ch0_tx_mode_clk_2g_END    (2)
#define ABB_CH0_TX_2G_ANA_0_ch0_tx_q_pd_a_2g_START    (4)
#define ABB_CH0_TX_2G_ANA_0_ch0_tx_q_pd_a_2g_END      (4)
#define ABB_CH0_TX_2G_ANA_0_ch0_tx_i_pd_a_2g_START    (5)
#define ABB_CH0_TX_2G_ANA_0_ch0_tx_i_pd_a_2g_END      (5)
#define ABB_CH0_TX_2G_ANA_0_ch0_fc_2g_START           (6)
#define ABB_CH0_TX_2G_ANA_0_ch0_fc_2g_END             (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_2G_ANA_1_UNION
 结构说明  : CH0_TX_2G_ANA_1 寄存器结构定义。地址偏移量:0xA01，初值:0x3A，宽度:8
 寄存器说明: TX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_current_mode_op1_2g : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                  00/01/11 输出级电流正常，miller补偿电容正常
                                                                  10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch0_current_mode_op2_2g : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                  00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                  01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                  10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                  11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch0_lpf_mode_2g         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                  运放电流：   op1   op2
                                                                  00：         10u   10u 
                                                                  01：         5u    5u
                                                                  10：         8u    8u
                                                                  11：         3u    3u （默认） */
        unsigned long  ch0_tx_div_mode_2g      : 2;  /* bit[6-7]: TX Mode 时钟控制：
                                                                  00：1分频（默认）
                                                                  01：2分频
                                                                  10：8分频
                                                                  11：4分频 */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_2G_ANA_1_UNION;
#define ABB_CH0_TX_2G_ANA_1_ch0_current_mode_op1_2g_START  (0)
#define ABB_CH0_TX_2G_ANA_1_ch0_current_mode_op1_2g_END    (1)
#define ABB_CH0_TX_2G_ANA_1_ch0_current_mode_op2_2g_START  (2)
#define ABB_CH0_TX_2G_ANA_1_ch0_current_mode_op2_2g_END    (3)
#define ABB_CH0_TX_2G_ANA_1_ch0_lpf_mode_2g_START          (4)
#define ABB_CH0_TX_2G_ANA_1_ch0_lpf_mode_2g_END            (5)
#define ABB_CH0_TX_2G_ANA_1_ch0_tx_div_mode_2g_START       (6)
#define ABB_CH0_TX_2G_ANA_1_ch0_tx_div_mode_2g_END         (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_2G_ANA_2_UNION
 结构说明  : CH0_TX_2G_ANA_2 寄存器结构定义。地址偏移量:0xA02，初值:0x00，宽度:8
 寄存器说明: TX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr02。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_current_2g : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                            000：1.0x
                                                            001：0.8x
                                                            010：0.6x
                                                            011：0.4x
                                                            100：1.8x
                                                            101：1.6x
                                                            110：1.4x
                                                            111：1.2x */
        unsigned long  reserved          : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_2G_ANA_2_UNION;
#define ABB_CH0_TX_2G_ANA_2_ch0_tx_current_2g_START  (0)
#define ABB_CH0_TX_2G_ANA_2_ch0_tx_current_2g_END    (2)


/*****************************************************************************
 结构名    : ABB_CH0_TX_2G_ANA_3_UNION
 结构说明  : CH0_TX_2G_ANA_3 寄存器结构定义。地址偏移量:0xA03，初值:0x00，宽度:8
 寄存器说明: TX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr03。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_scpll_sel_2g : 1;  /* bit[0]  : CH0 TX对SCPLL的选择：
                                                              0：选择SCPLL0
                                                              1：选择SCPLL1 */
        unsigned long  reserved            : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_2G_ANA_3_UNION;
#define ABB_CH0_TX_2G_ANA_3_ch0_tx_scpll_sel_2g_START  (0)
#define ABB_CH0_TX_2G_ANA_3_ch0_tx_scpll_sel_2g_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_TX_3G_ANA_0_UNION
 结构说明  : CH0_TX_3G_ANA_0 寄存器结构定义。地址偏移量:0xA06，初值:0xB1，宽度:8
 寄存器说明: TX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_mode_clk_3g : 3;  /* bit[0-2]: TX模拟电路模式控制：
                                                             000：4G
                                                             001：3G &amp; TDS（默认）
                                                             010：CA
                                                             011：2G
                                                             1xx：CDMA */
        unsigned long  reserved           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch0_tx_q_pd_a_3g   : 1;  /* bit[4]  : TX_Q DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_a_3g   : 1;  /* bit[5]  : TX_I DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_fc_3g          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                             00：20MHz
                                                             01：40MHz       
                                                             10：10MHz（默认）    
                                                             11：20MHz        */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_3G_ANA_0_UNION;
#define ABB_CH0_TX_3G_ANA_0_ch0_tx_mode_clk_3g_START  (0)
#define ABB_CH0_TX_3G_ANA_0_ch0_tx_mode_clk_3g_END    (2)
#define ABB_CH0_TX_3G_ANA_0_ch0_tx_q_pd_a_3g_START    (4)
#define ABB_CH0_TX_3G_ANA_0_ch0_tx_q_pd_a_3g_END      (4)
#define ABB_CH0_TX_3G_ANA_0_ch0_tx_i_pd_a_3g_START    (5)
#define ABB_CH0_TX_3G_ANA_0_ch0_tx_i_pd_a_3g_END      (5)
#define ABB_CH0_TX_3G_ANA_0_ch0_fc_3g_START           (6)
#define ABB_CH0_TX_3G_ANA_0_ch0_fc_3g_END             (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_3G_ANA_1_UNION
 结构说明  : CH0_TX_3G_ANA_1 寄存器结构定义。地址偏移量:0xA07，初值:0x3A，宽度:8
 寄存器说明: TX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_current_mode_op1_3g : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                  00/01/11 输出级电流正常，miller补偿电容正常
                                                                  10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch0_current_mode_op2_3g : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                  00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                  01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                  10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                  11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch0_lpf_mode_3g         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                  运放电流：   op1   op2
                                                                  00：         10u   10u 
                                                                  01：         5u    5u
                                                                  10：         8u    8u
                                                                  11：         3u    3u （默认） */
        unsigned long  ch0_tx_div_mode_3g      : 2;  /* bit[6-7]: TX Mode 时钟控制：
                                                                  00：1分频（默认）
                                                                  01：2分频
                                                                  10：8分频
                                                                  11：4分频 */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_3G_ANA_1_UNION;
#define ABB_CH0_TX_3G_ANA_1_ch0_current_mode_op1_3g_START  (0)
#define ABB_CH0_TX_3G_ANA_1_ch0_current_mode_op1_3g_END    (1)
#define ABB_CH0_TX_3G_ANA_1_ch0_current_mode_op2_3g_START  (2)
#define ABB_CH0_TX_3G_ANA_1_ch0_current_mode_op2_3g_END    (3)
#define ABB_CH0_TX_3G_ANA_1_ch0_lpf_mode_3g_START          (4)
#define ABB_CH0_TX_3G_ANA_1_ch0_lpf_mode_3g_END            (5)
#define ABB_CH0_TX_3G_ANA_1_ch0_tx_div_mode_3g_START       (6)
#define ABB_CH0_TX_3G_ANA_1_ch0_tx_div_mode_3g_END         (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_3G_ANA_2_UNION
 结构说明  : CH0_TX_3G_ANA_2 寄存器结构定义。地址偏移量:0xA08，初值:0x00，宽度:8
 寄存器说明: TX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr02。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_current_3g : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                            000：1.0x
                                                            001：0.8x
                                                            010：0.6x
                                                            011：0.4x
                                                            100：1.8x
                                                            101：1.6x
                                                            110：1.4x
                                                            111：1.2x */
        unsigned long  reserved          : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_3G_ANA_2_UNION;
#define ABB_CH0_TX_3G_ANA_2_ch0_tx_current_3g_START  (0)
#define ABB_CH0_TX_3G_ANA_2_ch0_tx_current_3g_END    (2)


/*****************************************************************************
 结构名    : ABB_CH0_TX_3G_ANA_3_UNION
 结构说明  : CH0_TX_3G_ANA_3 寄存器结构定义。地址偏移量:0xA09，初值:0x00，宽度:8
 寄存器说明: TX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr03。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_scpll_sel_3g : 1;  /* bit[0]  : CH0 TX对SCPLL的选择：
                                                              0：选择SCPLL0
                                                              1：选择SCPLL1 */
        unsigned long  reserved            : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_3G_ANA_3_UNION;
#define ABB_CH0_TX_3G_ANA_3_ch0_tx_scpll_sel_3g_START  (0)
#define ABB_CH0_TX_3G_ANA_3_ch0_tx_scpll_sel_3g_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_TX_4G_ANA_0_UNION
 结构说明  : CH0_TX_4G_ANA_0 寄存器结构定义。地址偏移量:0xA0C，初值:0xF0，宽度:8
 寄存器说明: TX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_mode_clk_4g : 3;  /* bit[0-2]: TX模拟电路模式控制：
                                                             000：4G（默认）
                                                             001：3G &amp; TDS
                                                             010：CA
                                                             011：2G
                                                             1xx：CDMA */
        unsigned long  reserved           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch0_tx_q_pd_a_4g   : 1;  /* bit[4]  : TX_Q DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_a_4g   : 1;  /* bit[5]  : TX_I DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_fc_4g          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                             00：20MHz
                                                             01：40MHz       
                                                             10：10MHz    
                                                             11：20MHz（默认）        */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_4G_ANA_0_UNION;
#define ABB_CH0_TX_4G_ANA_0_ch0_tx_mode_clk_4g_START  (0)
#define ABB_CH0_TX_4G_ANA_0_ch0_tx_mode_clk_4g_END    (2)
#define ABB_CH0_TX_4G_ANA_0_ch0_tx_q_pd_a_4g_START    (4)
#define ABB_CH0_TX_4G_ANA_0_ch0_tx_q_pd_a_4g_END      (4)
#define ABB_CH0_TX_4G_ANA_0_ch0_tx_i_pd_a_4g_START    (5)
#define ABB_CH0_TX_4G_ANA_0_ch0_tx_i_pd_a_4g_END      (5)
#define ABB_CH0_TX_4G_ANA_0_ch0_fc_4g_START           (6)
#define ABB_CH0_TX_4G_ANA_0_ch0_fc_4g_END             (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_4G_ANA_1_UNION
 结构说明  : CH0_TX_4G_ANA_1 寄存器结构定义。地址偏移量:0xA0D，初值:0x1F，宽度:8
 寄存器说明: TX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_current_mode_op1_4g : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                  00/01/11 输出级电流正常，miller补偿电容正常
                                                                  10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch0_current_mode_op2_4g : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                  00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                  01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                  10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                  11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch0_lpf_mode_4g         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                  运放电流：   op1   op2
                                                                  00：         10u   10u 
                                                                  01：         5u    5u（默认）
                                                                  10：         8u    8u
                                                                  11：         3u    3u  */
        unsigned long  ch0_tx_div_mode_4g      : 2;  /* bit[6-7]: TX Mode 时钟控制：
                                                                  00：1分频（默认）
                                                                  01：2分频
                                                                  10：8分频
                                                                  11：4分频 */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_4G_ANA_1_UNION;
#define ABB_CH0_TX_4G_ANA_1_ch0_current_mode_op1_4g_START  (0)
#define ABB_CH0_TX_4G_ANA_1_ch0_current_mode_op1_4g_END    (1)
#define ABB_CH0_TX_4G_ANA_1_ch0_current_mode_op2_4g_START  (2)
#define ABB_CH0_TX_4G_ANA_1_ch0_current_mode_op2_4g_END    (3)
#define ABB_CH0_TX_4G_ANA_1_ch0_lpf_mode_4g_START          (4)
#define ABB_CH0_TX_4G_ANA_1_ch0_lpf_mode_4g_END            (5)
#define ABB_CH0_TX_4G_ANA_1_ch0_tx_div_mode_4g_START       (6)
#define ABB_CH0_TX_4G_ANA_1_ch0_tx_div_mode_4g_END         (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_4G_ANA_2_UNION
 结构说明  : CH0_TX_4G_ANA_2 寄存器结构定义。地址偏移量:0xA0E，初值:0x00，宽度:8
 寄存器说明: TX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr02。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_current_4g : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                            000：1.0x
                                                            001：0.8x
                                                            010：0.6x
                                                            011：0.4x
                                                            100：1.8x
                                                            101：1.6x
                                                            110：1.4x
                                                            111：1.2x */
        unsigned long  reserved          : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_4G_ANA_2_UNION;
#define ABB_CH0_TX_4G_ANA_2_ch0_tx_current_4g_START  (0)
#define ABB_CH0_TX_4G_ANA_2_ch0_tx_current_4g_END    (2)


/*****************************************************************************
 结构名    : ABB_CH0_TX_4G_ANA_3_UNION
 结构说明  : CH0_TX_4G_ANA_3 寄存器结构定义。地址偏移量:0xA0F，初值:0x00，宽度:8
 寄存器说明: TX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr03。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_scpll_sel_4g : 1;  /* bit[0]  : CH0 TX对SCPLL的选择：
                                                              0：选择SCPLL0
                                                              1：选择SCPLL1 */
        unsigned long  reserved            : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_4G_ANA_3_UNION;
#define ABB_CH0_TX_4G_ANA_3_ch0_tx_scpll_sel_4g_START  (0)
#define ABB_CH0_TX_4G_ANA_3_ch0_tx_scpll_sel_4g_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_TX_TDS_ANA_0_UNION
 结构说明  : CH0_TX_TDS_ANA_0 寄存器结构定义。地址偏移量:0xA12，初值:0xB1，宽度:8
 寄存器说明: TX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_mode_clk_tds : 3;  /* bit[0-2]: TX模拟电路模式控制：
                                                              000：4G
                                                              001：3G &amp; TDS（默认）
                                                              010：CA
                                                              011：2G
                                                              1xx：CDMA */
        unsigned long  reserved            : 1;  /* bit[3]  : 保留 */
        unsigned long  ch0_tx_q_pd_a_tds   : 1;  /* bit[4]  : TX_Q DAC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_a_tds   : 1;  /* bit[5]  : TX_I DAC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_fc_tds          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                              00：20MHz
                                                              01：40MHz       
                                                              10：10MHz（默认）    
                                                              11：20MHz        */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_TDS_ANA_0_UNION;
#define ABB_CH0_TX_TDS_ANA_0_ch0_tx_mode_clk_tds_START  (0)
#define ABB_CH0_TX_TDS_ANA_0_ch0_tx_mode_clk_tds_END    (2)
#define ABB_CH0_TX_TDS_ANA_0_ch0_tx_q_pd_a_tds_START    (4)
#define ABB_CH0_TX_TDS_ANA_0_ch0_tx_q_pd_a_tds_END      (4)
#define ABB_CH0_TX_TDS_ANA_0_ch0_tx_i_pd_a_tds_START    (5)
#define ABB_CH0_TX_TDS_ANA_0_ch0_tx_i_pd_a_tds_END      (5)
#define ABB_CH0_TX_TDS_ANA_0_ch0_fc_tds_START           (6)
#define ABB_CH0_TX_TDS_ANA_0_ch0_fc_tds_END             (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_TDS_ANA_1_UNION
 结构说明  : CH0_TX_TDS_ANA_1 寄存器结构定义。地址偏移量:0xA13，初值:0x3A，宽度:8
 寄存器说明: TX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_current_mode_op1_tds : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                   00/01/11 输出级电流正常，miller补偿电容正常
                                                                   10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch0_current_mode_op2_tds : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                   00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                   01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                   10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                   11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch0_lpf_mode_tds         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                   运放电流：   op1   op2
                                                                   00：         10u   10u 
                                                                   01：         5u    5u
                                                                   10：         8u    8u
                                                                   11：         3u    3u（默认）  */
        unsigned long  ch0_tx_div_mode_tds      : 2;  /* bit[6-7]: TX Mode 时钟控制：
                                                                   00：1分频（默认）
                                                                   01：2分频
                                                                   10：8分频
                                                                   11：4分频 */
        unsigned long  reserved_butt            : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_TDS_ANA_1_UNION;
#define ABB_CH0_TX_TDS_ANA_1_ch0_current_mode_op1_tds_START  (0)
#define ABB_CH0_TX_TDS_ANA_1_ch0_current_mode_op1_tds_END    (1)
#define ABB_CH0_TX_TDS_ANA_1_ch0_current_mode_op2_tds_START  (2)
#define ABB_CH0_TX_TDS_ANA_1_ch0_current_mode_op2_tds_END    (3)
#define ABB_CH0_TX_TDS_ANA_1_ch0_lpf_mode_tds_START          (4)
#define ABB_CH0_TX_TDS_ANA_1_ch0_lpf_mode_tds_END            (5)
#define ABB_CH0_TX_TDS_ANA_1_ch0_tx_div_mode_tds_START       (6)
#define ABB_CH0_TX_TDS_ANA_1_ch0_tx_div_mode_tds_END         (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_TDS_ANA_2_UNION
 结构说明  : CH0_TX_TDS_ANA_2 寄存器结构定义。地址偏移量:0xA14，初值:0x00，宽度:8
 寄存器说明: TX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr02。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_current_tds : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                             000：1.0x
                                                             001：0.8x
                                                             010：0.6x
                                                             011：0.4x
                                                             100：1.8x
                                                             101：1.6x
                                                             110：1.4x
                                                             111：1.2x */
        unsigned long  reserved           : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_TDS_ANA_2_UNION;
#define ABB_CH0_TX_TDS_ANA_2_ch0_tx_current_tds_START  (0)
#define ABB_CH0_TX_TDS_ANA_2_ch0_tx_current_tds_END    (2)


/*****************************************************************************
 结构名    : ABB_CH0_TX_TDS_ANA_3_UNION
 结构说明  : CH0_TX_TDS_ANA_3 寄存器结构定义。地址偏移量:0xA15，初值:0x00，宽度:8
 寄存器说明: TX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr03。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_scpll_sel_tds : 1;  /* bit[0]  : CH0 TX对SCPLL的选择：
                                                               0：选择SCPLL0
                                                               1：选择SCPLL1 */
        unsigned long  reserved             : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_TDS_ANA_3_UNION;
#define ABB_CH0_TX_TDS_ANA_3_ch0_tx_scpll_sel_tds_START  (0)
#define ABB_CH0_TX_TDS_ANA_3_ch0_tx_scpll_sel_tds_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_TX_X_ANA_0_UNION
 结构说明  : CH0_TX_X_ANA_0 寄存器结构定义。地址偏移量:0xA18，初值:0xB4，宽度:8
 寄存器说明: TX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_mode_clk_x : 3;  /* bit[0-2]: TX模拟电路模式控制：
                                                            000：4G
                                                            001：3G &amp; TDS
                                                            010：CA
                                                            011：2G
                                                            1xx：CDMA（默认） */
        unsigned long  reserved          : 1;  /* bit[3]  : 保留 */
        unsigned long  ch0_tx_q_pd_a_x   : 1;  /* bit[4]  : TX_Q DAC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认)
                                                            (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_a_x   : 1;  /* bit[5]  : TX_I DAC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认)
                                                            (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_fc_x          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                            00：20MHz
                                                            01：40MHz       
                                                            10：10MHz（默认）    
                                                            11：20MHz        */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_X_ANA_0_UNION;
#define ABB_CH0_TX_X_ANA_0_ch0_tx_mode_clk_x_START  (0)
#define ABB_CH0_TX_X_ANA_0_ch0_tx_mode_clk_x_END    (2)
#define ABB_CH0_TX_X_ANA_0_ch0_tx_q_pd_a_x_START    (4)
#define ABB_CH0_TX_X_ANA_0_ch0_tx_q_pd_a_x_END      (4)
#define ABB_CH0_TX_X_ANA_0_ch0_tx_i_pd_a_x_START    (5)
#define ABB_CH0_TX_X_ANA_0_ch0_tx_i_pd_a_x_END      (5)
#define ABB_CH0_TX_X_ANA_0_ch0_fc_x_START           (6)
#define ABB_CH0_TX_X_ANA_0_ch0_fc_x_END             (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_X_ANA_1_UNION
 结构说明  : CH0_TX_X_ANA_1 寄存器结构定义。地址偏移量:0xA19，初值:0x3A，宽度:8
 寄存器说明: TX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_current_mode_op1_x : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                 00/01/11 输出级电流正常，miller补偿电容正常
                                                                 10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch0_current_mode_op2_x : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                 00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                 01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                 10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                 11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch0_lpf_mode_x         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                 运放电流：   op1   op2
                                                                 00：         10u   10u 
                                                                 01：         5u    5u
                                                                 10：         8u    8u
                                                                 11：         3u    3u（默认）  */
        unsigned long  ch0_tx_div_mode_x      : 2;  /* bit[6-7]: TX Mode 时钟控制：
                                                                 00：1分频（默认）
                                                                 01：2分频
                                                                 10：8分频
                                                                 11：4分频 */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_X_ANA_1_UNION;
#define ABB_CH0_TX_X_ANA_1_ch0_current_mode_op1_x_START  (0)
#define ABB_CH0_TX_X_ANA_1_ch0_current_mode_op1_x_END    (1)
#define ABB_CH0_TX_X_ANA_1_ch0_current_mode_op2_x_START  (2)
#define ABB_CH0_TX_X_ANA_1_ch0_current_mode_op2_x_END    (3)
#define ABB_CH0_TX_X_ANA_1_ch0_lpf_mode_x_START          (4)
#define ABB_CH0_TX_X_ANA_1_ch0_lpf_mode_x_END            (5)
#define ABB_CH0_TX_X_ANA_1_ch0_tx_div_mode_x_START       (6)
#define ABB_CH0_TX_X_ANA_1_ch0_tx_div_mode_x_END         (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_X_ANA_2_UNION
 结构说明  : CH0_TX_X_ANA_2 寄存器结构定义。地址偏移量:0xA1A，初值:0x00，宽度:8
 寄存器说明: TX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr02。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_current_x : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                           000：1.0x
                                                           001：0.8x
                                                           010：0.6x
                                                           011：0.4x
                                                           100：1.8x
                                                           101：1.6x
                                                           110：1.4x
                                                           111：1.2x */
        unsigned long  reserved         : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_X_ANA_2_UNION;
#define ABB_CH0_TX_X_ANA_2_ch0_tx_current_x_START  (0)
#define ABB_CH0_TX_X_ANA_2_ch0_tx_current_x_END    (2)


/*****************************************************************************
 结构名    : ABB_CH0_TX_X_ANA_3_UNION
 结构说明  : CH0_TX_X_ANA_3 寄存器结构定义。地址偏移量:0xA1B，初值:0x01，宽度:8
 寄存器说明: TX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr03。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_scpll_sel_x : 1;  /* bit[0]  : CH0 TX对SCPLL的选择：
                                                             0：选择SCPLL0
                                                             1：选择SCPLL1 */
        unsigned long  reserved           : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_X_ANA_3_UNION;
#define ABB_CH0_TX_X_ANA_3_ch0_tx_scpll_sel_x_START  (0)
#define ABB_CH0_TX_X_ANA_3_ch0_tx_scpll_sel_x_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_TX_IDLE_ANA_0_UNION
 结构说明  : CH0_TX_IDLE_ANA_0 寄存器结构定义。地址偏移量:0xA1E，初值:0x72，宽度:8
 寄存器说明: TX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_mode_clk_idle : 3;  /* bit[0-2]: TX模拟电路模式控制：
                                                               000：4G
                                                               001：3G &amp; TDS
                                                               010：CA
                                                               011：2G（默认）
                                                               1xx：CDMA */
        unsigned long  reserved             : 1;  /* bit[3]  : 保留 */
        unsigned long  ch0_tx_q_pd_a_idle   : 1;  /* bit[4]  : TX_Q DAC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认)
                                                               (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_tx_i_pd_a_idle   : 1;  /* bit[5]  : TX_I DAC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认)
                                                               (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch0_fc_idle          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                               00：20MHz
                                                               01：40MHz       
                                                               10：10MHz（默认）    
                                                               11：20MHz        */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_IDLE_ANA_0_UNION;
#define ABB_CH0_TX_IDLE_ANA_0_ch0_tx_mode_clk_idle_START  (0)
#define ABB_CH0_TX_IDLE_ANA_0_ch0_tx_mode_clk_idle_END    (2)
#define ABB_CH0_TX_IDLE_ANA_0_ch0_tx_q_pd_a_idle_START    (4)
#define ABB_CH0_TX_IDLE_ANA_0_ch0_tx_q_pd_a_idle_END      (4)
#define ABB_CH0_TX_IDLE_ANA_0_ch0_tx_i_pd_a_idle_START    (5)
#define ABB_CH0_TX_IDLE_ANA_0_ch0_tx_i_pd_a_idle_END      (5)
#define ABB_CH0_TX_IDLE_ANA_0_ch0_fc_idle_START           (6)
#define ABB_CH0_TX_IDLE_ANA_0_ch0_fc_idle_END             (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_IDLE_ANA_1_UNION
 结构说明  : CH0_TX_IDLE_ANA_1 寄存器结构定义。地址偏移量:0xA1F，初值:0x05，宽度:8
 寄存器说明: TX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_current_mode_op1_idle : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                    00/01/11 输出级电流正常，miller补偿电容正常
                                                                    10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch0_current_mode_op2_idle : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                    00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                    01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                    10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                    11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch0_lpf_mode_idle         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                    运放电流：   op1   op2
                                                                    00：         10u   10u 
                                                                    01：         5u    5u
                                                                    10：         8u    8u
                                                                    11：         3u    3u（默认）  */
        unsigned long  ch0_tx_div_mode_idle      : 2;  /* bit[6-7]: TX Mode 时钟控制：
                                                                    00：1分频（默认）
                                                                    01：2分频
                                                                    10：8分频
                                                                    11：4分频 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_IDLE_ANA_1_UNION;
#define ABB_CH0_TX_IDLE_ANA_1_ch0_current_mode_op1_idle_START  (0)
#define ABB_CH0_TX_IDLE_ANA_1_ch0_current_mode_op1_idle_END    (1)
#define ABB_CH0_TX_IDLE_ANA_1_ch0_current_mode_op2_idle_START  (2)
#define ABB_CH0_TX_IDLE_ANA_1_ch0_current_mode_op2_idle_END    (3)
#define ABB_CH0_TX_IDLE_ANA_1_ch0_lpf_mode_idle_START          (4)
#define ABB_CH0_TX_IDLE_ANA_1_ch0_lpf_mode_idle_END            (5)
#define ABB_CH0_TX_IDLE_ANA_1_ch0_tx_div_mode_idle_START       (6)
#define ABB_CH0_TX_IDLE_ANA_1_ch0_tx_div_mode_idle_END         (7)


/*****************************************************************************
 结构名    : ABB_CH0_TX_IDLE_ANA_2_UNION
 结构说明  : CH0_TX_IDLE_ANA_2 寄存器结构定义。地址偏移量:0xA20，初值:0x00，宽度:8
 寄存器说明: TX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr02。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_current_idle : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                              000：1.0x
                                                              001：0.8x
                                                              010：0.6x
                                                              011：0.4x
                                                              100：1.8x
                                                              101：1.6x
                                                              110：1.4x
                                                              111：1.2x */
        unsigned long  reserved            : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_IDLE_ANA_2_UNION;
#define ABB_CH0_TX_IDLE_ANA_2_ch0_tx_current_idle_START  (0)
#define ABB_CH0_TX_IDLE_ANA_2_ch0_tx_current_idle_END    (2)


/*****************************************************************************
 结构名    : ABB_CH0_TX_IDLE_ANA_3_UNION
 结构说明  : CH0_TX_IDLE_ANA_3 寄存器结构定义。地址偏移量:0xA21，初值:0x00，宽度:8
 寄存器说明: TX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr03。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_scpll_sel_idle : 1;  /* bit[0]  : CH0 TX对SCPLL的选择：
                                                                0：选择SCPLL0
                                                                1：选择SCPLL1 */
        unsigned long  reserved              : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_TX_IDLE_ANA_3_UNION;
#define ABB_CH0_TX_IDLE_ANA_3_ch0_tx_scpll_sel_idle_START  (0)
#define ABB_CH0_TX_IDLE_ANA_3_ch0_tx_scpll_sel_idle_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_REG_DEBUG_ANA00_UNION
 结构说明  : CH0_REG_DEBUG_ANA00 寄存器结构定义。地址偏移量:0xA24，初值:0x57，宽度:8
 寄存器说明: CH0模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_dum_en_q        : 1;  /* bit[0]  : TX Q channel  dummy logic control signal
                                                              1：enable(默认)
                                                              0：disable */
        unsigned long  ch0_dum_en_i        : 1;  /* bit[1]  : TX I channel  dummy logic control signal
                                                              1：enable(默认)
                                                              0：disable */
        unsigned long  ch0_tx_vcm_adjust   : 2;  /* bit[2-3]: TX内部通过灌电流调整LPF输入端的共模电压：
                                                              00：共模电压不调整（针对TXDAC输出共模电压为650mV的情况）；
                                                              01：共模电压增加145mV（针对TXDAC输出共模电压为500mV的情况）；
                                                              10：共模电压增加21mV（用于Debug）；
                                                              11：共模电压增加166mV（用于Debug）。 */
        unsigned long  ch0_tx_vcm_sel      : 1;  /* bit[4]  : TXDAC LPF共模电压选择：
                                                              0：VCM=650mV（针对TXDAC输出共模电压为650mV的情况）
                                                              1：VCM=500mV（针对TXDAC输出共模电压为500mV的情况）(默认) */
        unsigned long  ch0_tx_clkd_ctrl    : 1;  /* bit[5]  : TX 采样时钟沿选择：
                                                              0：正沿(默认)
                                                              1：反沿 */
        unsigned long  ch0_tx_et_auto_tune : 1;  /* bit[6]  : TXDAC/ETDAC自动tuning控制（用于数字部分控制）
                                                              0：手动tuning，tuning选择TX_TUNE1,TX_TUNE2,TX_TUNE3的值(默认)
                                                              1：自动tuning，TX通道的calibration值来自REG_DEBUG_ANA12 */
        unsigned long  reserved            : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_DEBUG_ANA00_UNION;
#define ABB_CH0_REG_DEBUG_ANA00_ch0_dum_en_q_START         (0)
#define ABB_CH0_REG_DEBUG_ANA00_ch0_dum_en_q_END           (0)
#define ABB_CH0_REG_DEBUG_ANA00_ch0_dum_en_i_START         (1)
#define ABB_CH0_REG_DEBUG_ANA00_ch0_dum_en_i_END           (1)
#define ABB_CH0_REG_DEBUG_ANA00_ch0_tx_vcm_adjust_START    (2)
#define ABB_CH0_REG_DEBUG_ANA00_ch0_tx_vcm_adjust_END      (3)
#define ABB_CH0_REG_DEBUG_ANA00_ch0_tx_vcm_sel_START       (4)
#define ABB_CH0_REG_DEBUG_ANA00_ch0_tx_vcm_sel_END         (4)
#define ABB_CH0_REG_DEBUG_ANA00_ch0_tx_clkd_ctrl_START     (5)
#define ABB_CH0_REG_DEBUG_ANA00_ch0_tx_clkd_ctrl_END       (5)
#define ABB_CH0_REG_DEBUG_ANA00_ch0_tx_et_auto_tune_START  (6)
#define ABB_CH0_REG_DEBUG_ANA00_ch0_tx_et_auto_tune_END    (6)


/*****************************************************************************
 结构名    : ABB_CH0_REG_DEBUG_ANA01_UNION
 结构说明  : CH0_REG_DEBUG_ANA01 寄存器结构定义。地址偏移量:0xA25，初值:0x40，宽度:8
 寄存器说明: CH0模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_tune1 : 7;  /* bit[0-6]: TX_TUNE1控制信号 */
        unsigned long  reserved     : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_DEBUG_ANA01_UNION;
#define ABB_CH0_REG_DEBUG_ANA01_ch0_tx_tune1_START  (0)
#define ABB_CH0_REG_DEBUG_ANA01_ch0_tx_tune1_END    (6)


/*****************************************************************************
 结构名    : ABB_CH0_REG_DEBUG_ANA02_UNION
 结构说明  : CH0_REG_DEBUG_ANA02 寄存器结构定义。地址偏移量:0xA26，初值:0x40，宽度:8
 寄存器说明: CH0模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tx_tune2 : 7;  /* bit[0-6]: TX_TUNE2控制信号 */
        unsigned long  reserved     : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_DEBUG_ANA02_UNION;
#define ABB_CH0_REG_DEBUG_ANA02_ch0_tx_tune2_START  (0)
#define ABB_CH0_REG_DEBUG_ANA02_ch0_tx_tune2_END    (6)


/*****************************************************************************
 结构名    : ABB_CH1_TX_2G_ANA_0_UNION
 结构说明  : CH1_TX_2G_ANA_0 寄存器结构定义。地址偏移量:0xA40，初值:0xB3，宽度:8
 寄存器说明: TX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_mode_clk_2g : 3;  /* bit[0-2]: TX模拟电路模式控制：
                                                             000：4G
                                                             001：3G &amp; TDS
                                                             010：CA
                                                             011：2G(默认)
                                                             1xx：CDMA */
        unsigned long  reserved           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch1_tx_q_pd_a_2g   : 1;  /* bit[4]  : TX_Q DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_a_2g   : 1;  /* bit[5]  : TX_I DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_fc_2g          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                             00：20MHz
                                                             01：40MHz
                                                             10：10MHz（默认)
                                                             11：20MHz        */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_2G_ANA_0_UNION;
#define ABB_CH1_TX_2G_ANA_0_ch1_tx_mode_clk_2g_START  (0)
#define ABB_CH1_TX_2G_ANA_0_ch1_tx_mode_clk_2g_END    (2)
#define ABB_CH1_TX_2G_ANA_0_ch1_tx_q_pd_a_2g_START    (4)
#define ABB_CH1_TX_2G_ANA_0_ch1_tx_q_pd_a_2g_END      (4)
#define ABB_CH1_TX_2G_ANA_0_ch1_tx_i_pd_a_2g_START    (5)
#define ABB_CH1_TX_2G_ANA_0_ch1_tx_i_pd_a_2g_END      (5)
#define ABB_CH1_TX_2G_ANA_0_ch1_fc_2g_START           (6)
#define ABB_CH1_TX_2G_ANA_0_ch1_fc_2g_END             (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_2G_ANA_1_UNION
 结构说明  : CH1_TX_2G_ANA_1 寄存器结构定义。地址偏移量:0xA41，初值:0x3A，宽度:8
 寄存器说明: TX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_current_mode_op1_2g : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                  00/01/11 输出级电流正常，miller补偿电容正常
                                                                  10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch1_current_mode_op2_2g : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                  00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                  01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                  10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                  11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch1_lpf_mode_2g         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                  运放电流：   op1   op2
                                                                  00：         10u   10u 
                                                                  01：         5u    5u
                                                                  10：         8u    8u
                                                                  11：         3u    3u （默认） */
        unsigned long  ch1_tx_div_mode_2g      : 2;  /* bit[6-7]: TX Mode 时钟控制：
                                                                  00：1分频（默认）
                                                                  01：2分频
                                                                  10：8分频
                                                                  11：4分频 */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_2G_ANA_1_UNION;
#define ABB_CH1_TX_2G_ANA_1_ch1_current_mode_op1_2g_START  (0)
#define ABB_CH1_TX_2G_ANA_1_ch1_current_mode_op1_2g_END    (1)
#define ABB_CH1_TX_2G_ANA_1_ch1_current_mode_op2_2g_START  (2)
#define ABB_CH1_TX_2G_ANA_1_ch1_current_mode_op2_2g_END    (3)
#define ABB_CH1_TX_2G_ANA_1_ch1_lpf_mode_2g_START          (4)
#define ABB_CH1_TX_2G_ANA_1_ch1_lpf_mode_2g_END            (5)
#define ABB_CH1_TX_2G_ANA_1_ch1_tx_div_mode_2g_START       (6)
#define ABB_CH1_TX_2G_ANA_1_ch1_tx_div_mode_2g_END         (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_2G_ANA_2_UNION
 结构说明  : CH1_TX_2G_ANA_2 寄存器结构定义。地址偏移量:0xA42，初值:0x00，宽度:8
 寄存器说明: TX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr02。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_current_2g : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                            000：1.0x
                                                            001：0.8x
                                                            010：0.6x
                                                            011：0.4x
                                                            100：1.8x
                                                            101：1.6x
                                                            110：1.4x
                                                            111：1.2x */
        unsigned long  reserved          : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_2G_ANA_2_UNION;
#define ABB_CH1_TX_2G_ANA_2_ch1_tx_current_2g_START  (0)
#define ABB_CH1_TX_2G_ANA_2_ch1_tx_current_2g_END    (2)


/*****************************************************************************
 结构名    : ABB_CH1_TX_2G_ANA_3_UNION
 结构说明  : CH1_TX_2G_ANA_3 寄存器结构定义。地址偏移量:0xA43，初值:0x00，宽度:8
 寄存器说明: TX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr03。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_scpll_sel_2g : 1;  /* bit[0]  : CH1 TX对SCPLL的选择：
                                                              0：选择SCPLL0
                                                              1：选择SCPLL1 */
        unsigned long  reserved            : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_2G_ANA_3_UNION;
#define ABB_CH1_TX_2G_ANA_3_ch1_tx_scpll_sel_2g_START  (0)
#define ABB_CH1_TX_2G_ANA_3_ch1_tx_scpll_sel_2g_END    (0)


/*****************************************************************************
 结构名    : ABB_CH1_TX_3G_ANA_0_UNION
 结构说明  : CH1_TX_3G_ANA_0 寄存器结构定义。地址偏移量:0xA46，初值:0xB1，宽度:8
 寄存器说明: TX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_mode_clk_3g : 3;  /* bit[0-2]: TX模拟电路模式控制：
                                                             000：4G
                                                             001：3G &amp; TDS（默认）
                                                             010：CA
                                                             011：2G
                                                             1xx：CDMA */
        unsigned long  reserved           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch1_tx_q_pd_a_3g   : 1;  /* bit[4]  : TX_Q DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_a_3g   : 1;  /* bit[5]  : TX_I DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_fc_3g          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                             00：20MHz
                                                             01：40MHz       
                                                             10：10MHz（默认）    
                                                             11：20MHz        */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_3G_ANA_0_UNION;
#define ABB_CH1_TX_3G_ANA_0_ch1_tx_mode_clk_3g_START  (0)
#define ABB_CH1_TX_3G_ANA_0_ch1_tx_mode_clk_3g_END    (2)
#define ABB_CH1_TX_3G_ANA_0_ch1_tx_q_pd_a_3g_START    (4)
#define ABB_CH1_TX_3G_ANA_0_ch1_tx_q_pd_a_3g_END      (4)
#define ABB_CH1_TX_3G_ANA_0_ch1_tx_i_pd_a_3g_START    (5)
#define ABB_CH1_TX_3G_ANA_0_ch1_tx_i_pd_a_3g_END      (5)
#define ABB_CH1_TX_3G_ANA_0_ch1_fc_3g_START           (6)
#define ABB_CH1_TX_3G_ANA_0_ch1_fc_3g_END             (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_3G_ANA_1_UNION
 结构说明  : CH1_TX_3G_ANA_1 寄存器结构定义。地址偏移量:0xA47，初值:0x3A，宽度:8
 寄存器说明: TX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_current_mode_op1_3g : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                  00/01/11 输出级电流正常，miller补偿电容正常
                                                                  10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch1_current_mode_op2_3g : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                  00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                  01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                  10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                  11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch1_lpf_mode_3g         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                  运放电流：   op1   op2
                                                                  00：         10u   10u 
                                                                  01：         5u    5u
                                                                  10：         8u    8u
                                                                  11：         3u    3u （默认） */
        unsigned long  ch1_tx_div_mode_3g      : 2;  /* bit[6-7]: TX Mode 时钟控制：
                                                                  00：1分频（默认）
                                                                  01：2分频
                                                                  10：8分频
                                                                  11：4分频 */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_3G_ANA_1_UNION;
#define ABB_CH1_TX_3G_ANA_1_ch1_current_mode_op1_3g_START  (0)
#define ABB_CH1_TX_3G_ANA_1_ch1_current_mode_op1_3g_END    (1)
#define ABB_CH1_TX_3G_ANA_1_ch1_current_mode_op2_3g_START  (2)
#define ABB_CH1_TX_3G_ANA_1_ch1_current_mode_op2_3g_END    (3)
#define ABB_CH1_TX_3G_ANA_1_ch1_lpf_mode_3g_START          (4)
#define ABB_CH1_TX_3G_ANA_1_ch1_lpf_mode_3g_END            (5)
#define ABB_CH1_TX_3G_ANA_1_ch1_tx_div_mode_3g_START       (6)
#define ABB_CH1_TX_3G_ANA_1_ch1_tx_div_mode_3g_END         (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_3G_ANA_2_UNION
 结构说明  : CH1_TX_3G_ANA_2 寄存器结构定义。地址偏移量:0xA48，初值:0x00，宽度:8
 寄存器说明: TX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr02。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_current_3g : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                            000：1.0x
                                                            001：0.8x
                                                            010：0.6x
                                                            011：0.4x
                                                            100：1.8x
                                                            101：1.6x
                                                            110：1.4x
                                                            111：1.2x */
        unsigned long  reserved          : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_3G_ANA_2_UNION;
#define ABB_CH1_TX_3G_ANA_2_ch1_tx_current_3g_START  (0)
#define ABB_CH1_TX_3G_ANA_2_ch1_tx_current_3g_END    (2)


/*****************************************************************************
 结构名    : ABB_CH1_TX_3G_ANA_3_UNION
 结构说明  : CH1_TX_3G_ANA_3 寄存器结构定义。地址偏移量:0xA49，初值:0x00，宽度:8
 寄存器说明: TX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr03。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_scpll_sel_3g : 1;  /* bit[0]  : CH1 TX对SCPLL的选择：
                                                              0：选择SCPLL0
                                                              1：选择SCPLL1 */
        unsigned long  reserved            : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_3G_ANA_3_UNION;
#define ABB_CH1_TX_3G_ANA_3_ch1_tx_scpll_sel_3g_START  (0)
#define ABB_CH1_TX_3G_ANA_3_ch1_tx_scpll_sel_3g_END    (0)


/*****************************************************************************
 结构名    : ABB_CH1_TX_4G_ANA_0_UNION
 结构说明  : CH1_TX_4G_ANA_0 寄存器结构定义。地址偏移量:0xA4C，初值:0xF0，宽度:8
 寄存器说明: TX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_mode_clk_4g : 3;  /* bit[0-2]: TX模拟电路模式控制：
                                                             000：4G（默认）
                                                             001：3G &amp; TDS
                                                             010：CA
                                                             011：2G
                                                             1xx：CDMA */
        unsigned long  reserved           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch1_tx_q_pd_a_4g   : 1;  /* bit[4]  : TX_Q DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_a_4g   : 1;  /* bit[5]  : TX_I DAC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_fc_4g          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                             00：20MHz
                                                             01：40MHz       
                                                             10：10MHz    
                                                             11：20MHz（默认）        */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_4G_ANA_0_UNION;
#define ABB_CH1_TX_4G_ANA_0_ch1_tx_mode_clk_4g_START  (0)
#define ABB_CH1_TX_4G_ANA_0_ch1_tx_mode_clk_4g_END    (2)
#define ABB_CH1_TX_4G_ANA_0_ch1_tx_q_pd_a_4g_START    (4)
#define ABB_CH1_TX_4G_ANA_0_ch1_tx_q_pd_a_4g_END      (4)
#define ABB_CH1_TX_4G_ANA_0_ch1_tx_i_pd_a_4g_START    (5)
#define ABB_CH1_TX_4G_ANA_0_ch1_tx_i_pd_a_4g_END      (5)
#define ABB_CH1_TX_4G_ANA_0_ch1_fc_4g_START           (6)
#define ABB_CH1_TX_4G_ANA_0_ch1_fc_4g_END             (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_4G_ANA_1_UNION
 结构说明  : CH1_TX_4G_ANA_1 寄存器结构定义。地址偏移量:0xA4D，初值:0x1F，宽度:8
 寄存器说明: TX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_current_mode_op1_4g : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                  00/01/11 输出级电流正常，miller补偿电容正常
                                                                  10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch1_current_mode_op2_4g : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                  00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                  01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                  10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                  11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch1_lpf_mode_4g         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                  运放电流：   op1   op2
                                                                  00：         10u   10u 
                                                                  01：         5u    5u（默认）
                                                                  10：         8u    8u
                                                                  11：         3u    3u  */
        unsigned long  ch1_tx_div_mode_4g      : 2;  /* bit[6-7]: TX Mode 时钟控制：
                                                                  00：1分频（默认）
                                                                  01：2分频
                                                                  10：8分频
                                                                  11：4分频 */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_4G_ANA_1_UNION;
#define ABB_CH1_TX_4G_ANA_1_ch1_current_mode_op1_4g_START  (0)
#define ABB_CH1_TX_4G_ANA_1_ch1_current_mode_op1_4g_END    (1)
#define ABB_CH1_TX_4G_ANA_1_ch1_current_mode_op2_4g_START  (2)
#define ABB_CH1_TX_4G_ANA_1_ch1_current_mode_op2_4g_END    (3)
#define ABB_CH1_TX_4G_ANA_1_ch1_lpf_mode_4g_START          (4)
#define ABB_CH1_TX_4G_ANA_1_ch1_lpf_mode_4g_END            (5)
#define ABB_CH1_TX_4G_ANA_1_ch1_tx_div_mode_4g_START       (6)
#define ABB_CH1_TX_4G_ANA_1_ch1_tx_div_mode_4g_END         (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_4G_ANA_2_UNION
 结构说明  : CH1_TX_4G_ANA_2 寄存器结构定义。地址偏移量:0xA4E，初值:0x00，宽度:8
 寄存器说明: TX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr02。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_current_4g : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                            000：1.0x
                                                            001：0.8x
                                                            010：0.6x
                                                            011：0.4x
                                                            100：1.8x
                                                            101：1.6x
                                                            110：1.4x
                                                            111：1.2x */
        unsigned long  reserved          : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_4G_ANA_2_UNION;
#define ABB_CH1_TX_4G_ANA_2_ch1_tx_current_4g_START  (0)
#define ABB_CH1_TX_4G_ANA_2_ch1_tx_current_4g_END    (2)


/*****************************************************************************
 结构名    : ABB_CH1_TX_4G_ANA_3_UNION
 结构说明  : CH1_TX_4G_ANA_3 寄存器结构定义。地址偏移量:0xA4F，初值:0x00，宽度:8
 寄存器说明: TX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr03。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_scpll_sel_4g : 1;  /* bit[0]  : CH1 TX对SCPLL的选择：
                                                              0：选择SCPLL0
                                                              1：选择SCPLL1 */
        unsigned long  reserved            : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_4G_ANA_3_UNION;
#define ABB_CH1_TX_4G_ANA_3_ch1_tx_scpll_sel_4g_START  (0)
#define ABB_CH1_TX_4G_ANA_3_ch1_tx_scpll_sel_4g_END    (0)


/*****************************************************************************
 结构名    : ABB_CH1_TX_TDS_ANA_0_UNION
 结构说明  : CH1_TX_TDS_ANA_0 寄存器结构定义。地址偏移量:0xA52，初值:0xB1，宽度:8
 寄存器说明: TX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_mode_clk_tds : 3;  /* bit[0-2]: TX模拟电路模式控制：
                                                              000：4G
                                                              001：3G &amp; TDS（默认）
                                                              010：CA
                                                              011：2G
                                                              1xx：CDMA */
        unsigned long  reserved            : 1;  /* bit[3]  : 保留 */
        unsigned long  ch1_tx_q_pd_a_tds   : 1;  /* bit[4]  : TX_Q DAC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_a_tds   : 1;  /* bit[5]  : TX_I DAC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_fc_tds          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                              00：20MHz
                                                              01：40MHz       
                                                              10：10MHz（默认）    
                                                              11：20MHz        */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_TDS_ANA_0_UNION;
#define ABB_CH1_TX_TDS_ANA_0_ch1_tx_mode_clk_tds_START  (0)
#define ABB_CH1_TX_TDS_ANA_0_ch1_tx_mode_clk_tds_END    (2)
#define ABB_CH1_TX_TDS_ANA_0_ch1_tx_q_pd_a_tds_START    (4)
#define ABB_CH1_TX_TDS_ANA_0_ch1_tx_q_pd_a_tds_END      (4)
#define ABB_CH1_TX_TDS_ANA_0_ch1_tx_i_pd_a_tds_START    (5)
#define ABB_CH1_TX_TDS_ANA_0_ch1_tx_i_pd_a_tds_END      (5)
#define ABB_CH1_TX_TDS_ANA_0_ch1_fc_tds_START           (6)
#define ABB_CH1_TX_TDS_ANA_0_ch1_fc_tds_END             (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_TDS_ANA_1_UNION
 结构说明  : CH1_TX_TDS_ANA_1 寄存器结构定义。地址偏移量:0xA53，初值:0x3A，宽度:8
 寄存器说明: TX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_current_mode_op1_tds : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                   00/01/11 输出级电流正常，miller补偿电容正常
                                                                   10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch1_current_mode_op2_tds : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                   00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                   01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                   10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                   11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch1_lpf_mode_tds         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                   运放电流：   op1   op2
                                                                   00：         10u   10u 
                                                                   01：         5u    5u
                                                                   10：         8u    8u
                                                                   11：         3u    3u（默认）  */
        unsigned long  ch1_tx_div_mode_tds      : 2;  /* bit[6-7]: TX Mode 时钟控制：
                                                                   00：1分频（默认）
                                                                   01：2分频
                                                                   10：8分频
                                                                   11：4分频 */
        unsigned long  reserved_butt            : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_TDS_ANA_1_UNION;
#define ABB_CH1_TX_TDS_ANA_1_ch1_current_mode_op1_tds_START  (0)
#define ABB_CH1_TX_TDS_ANA_1_ch1_current_mode_op1_tds_END    (1)
#define ABB_CH1_TX_TDS_ANA_1_ch1_current_mode_op2_tds_START  (2)
#define ABB_CH1_TX_TDS_ANA_1_ch1_current_mode_op2_tds_END    (3)
#define ABB_CH1_TX_TDS_ANA_1_ch1_lpf_mode_tds_START          (4)
#define ABB_CH1_TX_TDS_ANA_1_ch1_lpf_mode_tds_END            (5)
#define ABB_CH1_TX_TDS_ANA_1_ch1_tx_div_mode_tds_START       (6)
#define ABB_CH1_TX_TDS_ANA_1_ch1_tx_div_mode_tds_END         (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_TDS_ANA_2_UNION
 结构说明  : CH1_TX_TDS_ANA_2 寄存器结构定义。地址偏移量:0xA54，初值:0x00，宽度:8
 寄存器说明: TX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr02。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_current_tds : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                             000：1.0x
                                                             001：0.8x
                                                             010：0.6x
                                                             011：0.4x
                                                             100：1.8x
                                                             101：1.6x
                                                             110：1.4x
                                                             111：1.2x */
        unsigned long  reserved           : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_TDS_ANA_2_UNION;
#define ABB_CH1_TX_TDS_ANA_2_ch1_tx_current_tds_START  (0)
#define ABB_CH1_TX_TDS_ANA_2_ch1_tx_current_tds_END    (2)


/*****************************************************************************
 结构名    : ABB_CH1_TX_TDS_ANA_3_UNION
 结构说明  : CH1_TX_TDS_ANA_3 寄存器结构定义。地址偏移量:0xA55，初值:0x00，宽度:8
 寄存器说明: TX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr03。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_scpll_sel_tds : 1;  /* bit[0]  : CH1 TX对SCPLL的选择：
                                                               0：选择SCPLL0
                                                               1：选择SCPLL1 */
        unsigned long  reserved             : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_TDS_ANA_3_UNION;
#define ABB_CH1_TX_TDS_ANA_3_ch1_tx_scpll_sel_tds_START  (0)
#define ABB_CH1_TX_TDS_ANA_3_ch1_tx_scpll_sel_tds_END    (0)


/*****************************************************************************
 结构名    : ABB_CH1_TX_X_ANA_0_UNION
 结构说明  : CH1_TX_X_ANA_0 寄存器结构定义。地址偏移量:0xA58，初值:0xB4，宽度:8
 寄存器说明: TX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_mode_clk_x : 3;  /* bit[0-2]: TX模拟电路模式控制：
                                                            000：4G
                                                            001：3G &amp; TDS
                                                            010：CA
                                                            011：2G
                                                            1xx：CDMA（默认） */
        unsigned long  reserved          : 1;  /* bit[3]  : 保留 */
        unsigned long  ch1_tx_q_pd_a_x   : 1;  /* bit[4]  : TX_Q DAC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认)
                                                            (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_a_x   : 1;  /* bit[5]  : TX_I DAC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认)
                                                            (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_fc_x          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                            00：20MHz
                                                            01：40MHz       
                                                            10：10MHz（默认）    
                                                            11：20MHz        */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_X_ANA_0_UNION;
#define ABB_CH1_TX_X_ANA_0_ch1_tx_mode_clk_x_START  (0)
#define ABB_CH1_TX_X_ANA_0_ch1_tx_mode_clk_x_END    (2)
#define ABB_CH1_TX_X_ANA_0_ch1_tx_q_pd_a_x_START    (4)
#define ABB_CH1_TX_X_ANA_0_ch1_tx_q_pd_a_x_END      (4)
#define ABB_CH1_TX_X_ANA_0_ch1_tx_i_pd_a_x_START    (5)
#define ABB_CH1_TX_X_ANA_0_ch1_tx_i_pd_a_x_END      (5)
#define ABB_CH1_TX_X_ANA_0_ch1_fc_x_START           (6)
#define ABB_CH1_TX_X_ANA_0_ch1_fc_x_END             (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_X_ANA_1_UNION
 结构说明  : CH1_TX_X_ANA_1 寄存器结构定义。地址偏移量:0xA59，初值:0x3A，宽度:8
 寄存器说明: TX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_current_mode_op1_x : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                 00/01/11 输出级电流正常，miller补偿电容正常
                                                                 10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch1_current_mode_op2_x : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                 00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                 01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                 10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                 11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch1_lpf_mode_x         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                 运放电流：   op1   op2
                                                                 00：         10u   10u 
                                                                 01：         5u    5u
                                                                 10：         8u    8u
                                                                 11：         3u    3u（默认）  */
        unsigned long  ch1_tx_div_mode_x      : 2;  /* bit[6-7]: TX Mode 时钟控制：
                                                                 00：1分频（默认）
                                                                 01：2分频
                                                                 10：8分频
                                                                 11：4分频 */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_X_ANA_1_UNION;
#define ABB_CH1_TX_X_ANA_1_ch1_current_mode_op1_x_START  (0)
#define ABB_CH1_TX_X_ANA_1_ch1_current_mode_op1_x_END    (1)
#define ABB_CH1_TX_X_ANA_1_ch1_current_mode_op2_x_START  (2)
#define ABB_CH1_TX_X_ANA_1_ch1_current_mode_op2_x_END    (3)
#define ABB_CH1_TX_X_ANA_1_ch1_lpf_mode_x_START          (4)
#define ABB_CH1_TX_X_ANA_1_ch1_lpf_mode_x_END            (5)
#define ABB_CH1_TX_X_ANA_1_ch1_tx_div_mode_x_START       (6)
#define ABB_CH1_TX_X_ANA_1_ch1_tx_div_mode_x_END         (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_X_ANA_2_UNION
 结构说明  : CH1_TX_X_ANA_2 寄存器结构定义。地址偏移量:0xA5A，初值:0x00，宽度:8
 寄存器说明: TX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr02。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_current_x : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                           000：1.0x
                                                           001：0.8x
                                                           010：0.6x
                                                           011：0.4x
                                                           100：1.8x
                                                           101：1.6x
                                                           110：1.4x
                                                           111：1.2x */
        unsigned long  reserved         : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_X_ANA_2_UNION;
#define ABB_CH1_TX_X_ANA_2_ch1_tx_current_x_START  (0)
#define ABB_CH1_TX_X_ANA_2_ch1_tx_current_x_END    (2)


/*****************************************************************************
 结构名    : ABB_CH1_TX_X_ANA_3_UNION
 结构说明  : CH1_TX_X_ANA_3 寄存器结构定义。地址偏移量:0xA5B，初值:0x01，宽度:8
 寄存器说明: TX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr03。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_scpll_sel_x : 1;  /* bit[0]  : CH1 TX对SCPLL的选择：
                                                             0：选择SCPLL0
                                                             1：选择SCPLL1 */
        unsigned long  reserved           : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_X_ANA_3_UNION;
#define ABB_CH1_TX_X_ANA_3_ch1_tx_scpll_sel_x_START  (0)
#define ABB_CH1_TX_X_ANA_3_ch1_tx_scpll_sel_x_END    (0)


/*****************************************************************************
 结构名    : ABB_CH1_TX_IDLE_ANA_0_UNION
 结构说明  : CH1_TX_IDLE_ANA_0 寄存器结构定义。地址偏移量:0xA5E，初值:0x72，宽度:8
 寄存器说明: TX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr00。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_mode_clk_idle : 3;  /* bit[0-2]: TX模拟电路模式控制：
                                                               000：4G
                                                               001：3G &amp; TDS
                                                               010：CA
                                                               011：2G（默认）
                                                               1xx：CDMA */
        unsigned long  reserved             : 1;  /* bit[3]  : 保留 */
        unsigned long  ch1_tx_q_pd_a_idle   : 1;  /* bit[4]  : TX_Q DAC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认)
                                                               (!TX_Q_PD)|XX_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_tx_i_pd_a_idle   : 1;  /* bit[5]  : TX_I DAC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认)
                                                               (!TX_I_PD)|WG_TX_EN = 1时工作，否则关闭 */
        unsigned long  ch1_fc_idle          : 2;  /* bit[6-7]: TX filter截止频率选择：
                                                               00：20MHz
                                                               01：40MHz       
                                                               10：10MHz（默认）    
                                                               11：20MHz        */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_IDLE_ANA_0_UNION;
#define ABB_CH1_TX_IDLE_ANA_0_ch1_tx_mode_clk_idle_START  (0)
#define ABB_CH1_TX_IDLE_ANA_0_ch1_tx_mode_clk_idle_END    (2)
#define ABB_CH1_TX_IDLE_ANA_0_ch1_tx_q_pd_a_idle_START    (4)
#define ABB_CH1_TX_IDLE_ANA_0_ch1_tx_q_pd_a_idle_END      (4)
#define ABB_CH1_TX_IDLE_ANA_0_ch1_tx_i_pd_a_idle_START    (5)
#define ABB_CH1_TX_IDLE_ANA_0_ch1_tx_i_pd_a_idle_END      (5)
#define ABB_CH1_TX_IDLE_ANA_0_ch1_fc_idle_START           (6)
#define ABB_CH1_TX_IDLE_ANA_0_ch1_fc_idle_END             (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_IDLE_ANA_1_UNION
 结构说明  : CH1_TX_IDLE_ANA_1 寄存器结构定义。地址偏移量:0xA5F，初值:0x05，宽度:8
 寄存器说明: TX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr01。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_current_mode_op1_idle : 2;  /* bit[0-1]: LPF OP1 电流模式调整
                                                                    00/01/11 输出级电流正常，miller补偿电容正常
                                                                    10 输出级电流增加到1.25倍，miller补偿电容变大（适用于3uA偏置） */
        unsigned long  ch1_current_mode_op2_idle : 2;  /* bit[2-3]: LPF OP2 电流模式调整
                                                                    00 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置）
                                                                    01 输出级电流正常，miller补偿电容正常（适用于10uA偏置）
                                                                    10 输出级电流增加到2.25倍，miller补偿电容变大（适用于3uA偏置）
                                                                    11 输出级电流增加到1.5倍，miller补偿电容变大（适用于5uA偏置） */
        unsigned long  ch1_lpf_mode_idle         : 2;  /* bit[4-5]: LPF 运放偏置电流调整
                                                                    运放电流：   op1   op2
                                                                    00：         10u   10u 
                                                                    01：         5u    5u
                                                                    10：         8u    8u
                                                                    11：         3u    3u（默认）  */
        unsigned long  ch1_tx_div_mode_idle      : 2;  /* bit[6-7]: TX Mode 时钟控制：
                                                                    00：1分频（默认）
                                                                    01：2分频
                                                                    10：8分频
                                                                    11：4分频 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_IDLE_ANA_1_UNION;
#define ABB_CH1_TX_IDLE_ANA_1_ch1_current_mode_op1_idle_START  (0)
#define ABB_CH1_TX_IDLE_ANA_1_ch1_current_mode_op1_idle_END    (1)
#define ABB_CH1_TX_IDLE_ANA_1_ch1_current_mode_op2_idle_START  (2)
#define ABB_CH1_TX_IDLE_ANA_1_ch1_current_mode_op2_idle_END    (3)
#define ABB_CH1_TX_IDLE_ANA_1_ch1_lpf_mode_idle_START          (4)
#define ABB_CH1_TX_IDLE_ANA_1_ch1_lpf_mode_idle_END            (5)
#define ABB_CH1_TX_IDLE_ANA_1_ch1_tx_div_mode_idle_START       (6)
#define ABB_CH1_TX_IDLE_ANA_1_ch1_tx_div_mode_idle_END         (7)


/*****************************************************************************
 结构名    : ABB_CH1_TX_IDLE_ANA_2_UNION
 结构说明  : CH1_TX_IDLE_ANA_2 寄存器结构定义。地址偏移量:0xA60，初值:0x00，宽度:8
 寄存器说明: TX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr02。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_current_idle : 3;  /* bit[0-2]: 基带TX通道LPF电路电流控制
                                                              000：1.0x
                                                              001：0.8x
                                                              010：0.6x
                                                              011：0.4x
                                                              100：1.8x
                                                              101：1.6x
                                                              110：1.4x
                                                              111：1.2x */
        unsigned long  reserved            : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_IDLE_ANA_2_UNION;
#define ABB_CH1_TX_IDLE_ANA_2_ch1_tx_current_idle_START  (0)
#define ABB_CH1_TX_IDLE_ANA_2_ch1_tx_current_idle_END    (2)


/*****************************************************************************
 结构名    : ABB_CH1_TX_IDLE_ANA_3_UNION
 结构说明  : CH1_TX_IDLE_ANA_3 寄存器结构定义。地址偏移量:0xA61，初值:0x00，宽度:8
 寄存器说明: TX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr03。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_scpll_sel_idle : 1;  /* bit[0]  : CH1 TX对SCPLL的选择：
                                                                0：选择SCPLL0
                                                                1：选择SCPLL1 */
        unsigned long  reserved              : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_TX_IDLE_ANA_3_UNION;
#define ABB_CH1_TX_IDLE_ANA_3_ch1_tx_scpll_sel_idle_START  (0)
#define ABB_CH1_TX_IDLE_ANA_3_ch1_tx_scpll_sel_idle_END    (0)


/*****************************************************************************
 结构名    : ABB_CH1_REG_DEBUG_ANA00_UNION
 结构说明  : CH1_REG_DEBUG_ANA00 寄存器结构定义。地址偏移量:0xA64，初值:0x57，宽度:8
 寄存器说明: CH1模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_dum_en_q        : 1;  /* bit[0]  : TX Q channel  dummy logic control signal
                                                              1：enable(默认)
                                                              0：disable */
        unsigned long  ch1_dum_en_i        : 1;  /* bit[1]  : TX I channel  dummy logic control signal
                                                              1：enable(默认)
                                                              0：disable */
        unsigned long  ch1_tx_vcm_adjust   : 2;  /* bit[2-3]: TX内部通过灌电流调整LPF输入端的共模电压：
                                                              00：共模电压不调整（针对TXDAC输出共模电压为650mV的情况）；
                                                              01：共模电压增加145mV（针对TXDAC输出共模电压为500mV的情况）；
                                                              10：共模电压增加21mV（用于Debug）；
                                                              11：共模电压增加166mV（用于Debug）。 */
        unsigned long  ch1_tx_vcm_sel      : 1;  /* bit[4]  : TXDAC LPF共模电压选择：
                                                              0：VCM=650mV（针对TXDAC输出共模电压为650mV的情况）
                                                              1：VCM=500mV（针对TXDAC输出共模电压为500mV的情况）(默认) */
        unsigned long  ch1_tx_clkd_ctrl    : 1;  /* bit[5]  : TX 采样时钟沿选择：
                                                              0：正沿(默认)
                                                              1：反沿 */
        unsigned long  ch1_tx_et_auto_tune : 1;  /* bit[6]  : TXDAC/ETDAC自动tuning控制（用于数字部分控制）
                                                              0：手动tuning，tuning选择TX_TUNE1,TX_TUNE2,TX_TUNE3的值(默认)
                                                              1：自动tuning，TX通道的calibration值来自REG_DEBUG_ANA12 */
        unsigned long  reserved            : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_DEBUG_ANA00_UNION;
#define ABB_CH1_REG_DEBUG_ANA00_ch1_dum_en_q_START         (0)
#define ABB_CH1_REG_DEBUG_ANA00_ch1_dum_en_q_END           (0)
#define ABB_CH1_REG_DEBUG_ANA00_ch1_dum_en_i_START         (1)
#define ABB_CH1_REG_DEBUG_ANA00_ch1_dum_en_i_END           (1)
#define ABB_CH1_REG_DEBUG_ANA00_ch1_tx_vcm_adjust_START    (2)
#define ABB_CH1_REG_DEBUG_ANA00_ch1_tx_vcm_adjust_END      (3)
#define ABB_CH1_REG_DEBUG_ANA00_ch1_tx_vcm_sel_START       (4)
#define ABB_CH1_REG_DEBUG_ANA00_ch1_tx_vcm_sel_END         (4)
#define ABB_CH1_REG_DEBUG_ANA00_ch1_tx_clkd_ctrl_START     (5)
#define ABB_CH1_REG_DEBUG_ANA00_ch1_tx_clkd_ctrl_END       (5)
#define ABB_CH1_REG_DEBUG_ANA00_ch1_tx_et_auto_tune_START  (6)
#define ABB_CH1_REG_DEBUG_ANA00_ch1_tx_et_auto_tune_END    (6)


/*****************************************************************************
 结构名    : ABB_CH1_REG_DEBUG_ANA01_UNION
 结构说明  : CH1_REG_DEBUG_ANA01 寄存器结构定义。地址偏移量:0xA65，初值:0x40，宽度:8
 寄存器说明: CH1模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_tune1 : 7;  /* bit[0-6]: TX_TUNE1控制信号 */
        unsigned long  reserved     : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_DEBUG_ANA01_UNION;
#define ABB_CH1_REG_DEBUG_ANA01_ch1_tx_tune1_START  (0)
#define ABB_CH1_REG_DEBUG_ANA01_ch1_tx_tune1_END    (6)


/*****************************************************************************
 结构名    : ABB_CH1_REG_DEBUG_ANA02_UNION
 结构说明  : CH1_REG_DEBUG_ANA02 寄存器结构定义。地址偏移量:0xA66，初值:0x40，宽度:8
 寄存器说明: CH1模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tx_tune2 : 7;  /* bit[0-6]: TX_TUNE2控制信号 */
        unsigned long  reserved     : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_DEBUG_ANA02_UNION;
#define ABB_CH1_REG_DEBUG_ANA02_ch1_tx_tune2_START  (0)
#define ABB_CH1_REG_DEBUG_ANA02_ch1_tx_tune2_END    (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_0_UNION
 结构说明  : CH0_RX_2G_ANA_0 寄存器结构定义。地址偏移量:0xC00，初值:0xF3，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr06。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_mode_clk_2g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G 
                                                             001：3G
                                                             010：3G_DC &amp; TDS
                                                             011：2G(默认)
                                                             100：CA
                                                             101：CDMA
                                                             others:CDMA */
        unsigned long  reserved           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch0_rxb_q_pd_2g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXQ_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxb_i_pd_2g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxa_q_pd_2g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxa_i_pd_2g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_0_UNION;
#define ABB_CH0_RX_2G_ANA_0_ch0_rx_mode_clk_2g_START  (0)
#define ABB_CH0_RX_2G_ANA_0_ch0_rx_mode_clk_2g_END    (2)
#define ABB_CH0_RX_2G_ANA_0_ch0_rxb_q_pd_2g_START     (4)
#define ABB_CH0_RX_2G_ANA_0_ch0_rxb_q_pd_2g_END       (4)
#define ABB_CH0_RX_2G_ANA_0_ch0_rxb_i_pd_2g_START     (5)
#define ABB_CH0_RX_2G_ANA_0_ch0_rxb_i_pd_2g_END       (5)
#define ABB_CH0_RX_2G_ANA_0_ch0_rxa_q_pd_2g_START     (6)
#define ABB_CH0_RX_2G_ANA_0_ch0_rxa_q_pd_2g_END       (6)
#define ABB_CH0_RX_2G_ANA_0_ch0_rxa_i_pd_2g_START     (7)
#define ABB_CH0_RX_2G_ANA_0_ch0_rxa_i_pd_2g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_1_UNION
 结构说明  : CH0_RX_2G_ANA_1 寄存器结构定义。地址偏移量:0xC01，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr07。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved     : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch0_ibct3_2g : 2;  /* bit[2-3]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch0_ibct2_2g : 2;  /* bit[4-5]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch0_ibct1_2g : 2;  /* bit[6-7]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_1_UNION;
#define ABB_CH0_RX_2G_ANA_1_ch0_ibct3_2g_START  (2)
#define ABB_CH0_RX_2G_ANA_1_ch0_ibct3_2g_END    (3)
#define ABB_CH0_RX_2G_ANA_1_ch0_ibct2_2g_START  (4)
#define ABB_CH0_RX_2G_ANA_1_ch0_ibct2_2g_END    (5)
#define ABB_CH0_RX_2G_ANA_1_ch0_ibct1_2g_START  (6)
#define ABB_CH0_RX_2G_ANA_1_ch0_ibct1_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_2_UNION
 结构说明  : CH0_RX_2G_ANA_2 寄存器结构定义。地址偏移量:0xC02，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr08。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibct_stg12_2g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch0_ibct_stg3_2g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch0_pdm_ctrl_2g   : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  reserved          : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_2_UNION;
#define ABB_CH0_RX_2G_ANA_2_ch0_ibct_stg12_2g_START  (0)
#define ABB_CH0_RX_2G_ANA_2_ch0_ibct_stg12_2g_END    (2)
#define ABB_CH0_RX_2G_ANA_2_ch0_ibct_stg3_2g_START   (3)
#define ABB_CH0_RX_2G_ANA_2_ch0_ibct_stg3_2g_END     (5)
#define ABB_CH0_RX_2G_ANA_2_ch0_pdm_ctrl_2g_START    (6)
#define ABB_CH0_RX_2G_ANA_2_ch0_pdm_ctrl_2g_END      (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_3_UNION
 结构说明  : CH0_RX_2G_ANA_3 寄存器结构定义。地址偏移量:0xC03，初值:0x40，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr09。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibias_qu_2g      : 3;  /* bit[0-2]: 量化器电流调节控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch0_rx_ibct_dac_2g   : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch0_ck_whole_ctrl_2g : 2;  /* bit[6-7]: DAC1时钟控制
                                                               00：no delay
                                                               01：delay 100ps（默认）
                                                               10：150ps
                                                               11：200ps */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_3_UNION;
#define ABB_CH0_RX_2G_ANA_3_ch0_ibias_qu_2g_START       (0)
#define ABB_CH0_RX_2G_ANA_3_ch0_ibias_qu_2g_END         (2)
#define ABB_CH0_RX_2G_ANA_3_ch0_rx_ibct_dac_2g_START    (3)
#define ABB_CH0_RX_2G_ANA_3_ch0_rx_ibct_dac_2g_END      (5)
#define ABB_CH0_RX_2G_ANA_3_ch0_ck_whole_ctrl_2g_START  (6)
#define ABB_CH0_RX_2G_ANA_3_ch0_ck_whole_ctrl_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_4_UNION
 结构说明  : CH0_RX_2G_ANA_4 寄存器结构定义。地址偏移量:0xC04，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr10。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_qu_lp_2g          : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch0_ts_delay_2g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch0_dem_output_sel_2g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch0_dem_enb_2g        : 1;  /* bit[7]  : DEM 使能
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_4_UNION;
#define ABB_CH0_RX_2G_ANA_4_ch0_qu_lp_2g_START           (0)
#define ABB_CH0_RX_2G_ANA_4_ch0_qu_lp_2g_END             (3)
#define ABB_CH0_RX_2G_ANA_4_ch0_ts_delay_2g_START        (4)
#define ABB_CH0_RX_2G_ANA_4_ch0_ts_delay_2g_END          (5)
#define ABB_CH0_RX_2G_ANA_4_ch0_dem_output_sel_2g_START  (6)
#define ABB_CH0_RX_2G_ANA_4_ch0_dem_output_sel_2g_END    (6)
#define ABB_CH0_RX_2G_ANA_4_ch0_dem_enb_2g_START         (7)
#define ABB_CH0_RX_2G_ANA_4_ch0_dem_enb_2g_END           (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_5_UNION
 结构说明  : CH0_RX_2G_ANA_5 寄存器结构定义。地址偏移量:0xC05，初值:0x80，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr11。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0               : 1;  /* bit[0]  : 保留 */
        unsigned long  ch0_ibmode_qu_2g         : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                   000： 1.0x
                                                                   001： 0.8x
                                                                   010： 0.6x
                                                                   011： 0.4x
                                                                   100： 0.2x
                                                                   101： 1.6x
                                                                   110： 1.4x
                                                                   111： 1.2x */
        unsigned long  reserved_1               : 2;  /* bit[4-5]: 保留 */
        unsigned long  ch0_adc_st3_cap_multi_2g : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                   00：X1
                                                                   01：X1.5
                                                                   10：X1.25(默认)
                                                                   11：X1.125 */
        unsigned long  reserved_butt            : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_5_UNION;
#define ABB_CH0_RX_2G_ANA_5_ch0_ibmode_qu_2g_START          (1)
#define ABB_CH0_RX_2G_ANA_5_ch0_ibmode_qu_2g_END            (3)
#define ABB_CH0_RX_2G_ANA_5_ch0_adc_st3_cap_multi_2g_START  (6)
#define ABB_CH0_RX_2G_ANA_5_ch0_adc_st3_cap_multi_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_6_UNION
 结构说明  : CH0_RX_2G_ANA_6 寄存器结构定义。地址偏移量:0xC06，初值:0x0F，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr12。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_qu_ctrl_2g : 6;
        unsigned long  reserved          : 1;  /* bit[6]  : 保留 */
        unsigned long  ch0_clk_inv_2g    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                            0：正沿
                                                            1：反沿 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_6_UNION;
#define ABB_CH0_RX_2G_ANA_6_ch0_ck_qu_ctrl_2g_START  (0)
#define ABB_CH0_RX_2G_ANA_6_ch0_ck_qu_ctrl_2g_END    (5)
#define ABB_CH0_RX_2G_ANA_6_ch0_clk_inv_2g_START     (7)
#define ABB_CH0_RX_2G_ANA_6_ch0_clk_inv_2g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_7_UNION
 结构说明  : CH0_RX_2G_ANA_7 寄存器结构定义。地址偏移量:0xC07，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr13。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_bias_ctrl_2g : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch0_gmbias_sel_2g   : 1;  /* bit[3]  : ADC gmbias 选择
                                                              0：不选择 gmbias 
                                                              1：选择 gmbias */
        unsigned long  reserved            : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_7_UNION;
#define ABB_CH0_RX_2G_ANA_7_ch0_rx_bias_ctrl_2g_START  (0)
#define ABB_CH0_RX_2G_ANA_7_ch0_rx_bias_ctrl_2g_END    (2)
#define ABB_CH0_RX_2G_ANA_7_ch0_gmbias_sel_2g_START    (3)
#define ABB_CH0_RX_2G_ANA_7_ch0_gmbias_sel_2g_END      (3)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_8_UNION
 结构说明  : CH0_RX_2G_ANA_8 寄存器结构定义。地址偏移量:0xC08，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0     : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch0_dem_mod_2g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  reserved_1     : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_8_UNION;
#define ABB_CH0_RX_2G_ANA_8_ch0_dem_mod_2g_START  (4)
#define ABB_CH0_RX_2G_ANA_8_ch0_dem_mod_2g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_9_UNION
 结构说明  : CH0_RX_2G_ANA_9 寄存器结构定义。地址偏移量:0xC09，初值:0x03，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_tune_half_2g : 6;
        unsigned long  ch0_dclk_inv_2g     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                              0：正沿
                                                              1：反沿 */
        unsigned long  reserved            : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_9_UNION;
#define ABB_CH0_RX_2G_ANA_9_ch0_ck_tune_half_2g_START  (0)
#define ABB_CH0_RX_2G_ANA_9_ch0_ck_tune_half_2g_END    (5)
#define ABB_CH0_RX_2G_ANA_9_ch0_dclk_inv_2g_START      (6)
#define ABB_CH0_RX_2G_ANA_9_ch0_dclk_inv_2g_END        (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_10_UNION
 结构说明  : CH0_RX_2G_ANA_10 寄存器结构定义。地址偏移量:0xC0A，初值:0x17，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr16。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_int3_res_ctrl_2g : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                               CA mode:  000
                                                               LTE mode: 100
                                                               WDC mode: 110
                                                               Other mode: 111 */
        unsigned long  reserved_0           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch0_int3_res_sel_2g  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                               0：自动配置（无效，不要配置成0）
                                                               1：寄存器配置 */
        unsigned long  reserved_1           : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_10_UNION;
#define ABB_CH0_RX_2G_ANA_10_ch0_int3_res_ctrl_2g_START  (0)
#define ABB_CH0_RX_2G_ANA_10_ch0_int3_res_ctrl_2g_END    (2)
#define ABB_CH0_RX_2G_ANA_10_ch0_int3_res_sel_2g_START   (4)
#define ABB_CH0_RX_2G_ANA_10_ch0_int3_res_sel_2g_END     (4)


/*****************************************************************************
 结构名    : ABB_CH0_RX_2G_ANA_11_UNION
 结构说明  : CH0_RX_2G_ANA_11 寄存器结构定义。地址偏移量:0xC0B，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr17。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_scpll_sel_2g : 1;  /* bit[0]  : CH0 RX对SCPLL的选择：
                                                              0：选择SCPLL0
                                                              1：选择SCPLL1 */
        unsigned long  reserved            : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_2G_ANA_11_UNION;
#define ABB_CH0_RX_2G_ANA_11_ch0_rx_scpll_sel_2g_START  (0)
#define ABB_CH0_RX_2G_ANA_11_ch0_rx_scpll_sel_2g_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_0_UNION
 结构说明  : CH0_RX_3G_ANA_0 寄存器结构定义。地址偏移量:0xC0E，初值:0xF1，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr06。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_mode_clk_3g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G 
                                                             001：3G(默认)
                                                             010：3G_DC &amp; TDS 
                                                             011：2G
                                                             100：CA
                                                             101：CDMA
                                                             others:CDMA */
        unsigned long  reserved           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch0_rxb_q_pd_3g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxb_i_pd_3g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxa_q_pd_3g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxa_i_pd_3g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_0_UNION;
#define ABB_CH0_RX_3G_ANA_0_ch0_rx_mode_clk_3g_START  (0)
#define ABB_CH0_RX_3G_ANA_0_ch0_rx_mode_clk_3g_END    (2)
#define ABB_CH0_RX_3G_ANA_0_ch0_rxb_q_pd_3g_START     (4)
#define ABB_CH0_RX_3G_ANA_0_ch0_rxb_q_pd_3g_END       (4)
#define ABB_CH0_RX_3G_ANA_0_ch0_rxb_i_pd_3g_START     (5)
#define ABB_CH0_RX_3G_ANA_0_ch0_rxb_i_pd_3g_END       (5)
#define ABB_CH0_RX_3G_ANA_0_ch0_rxa_q_pd_3g_START     (6)
#define ABB_CH0_RX_3G_ANA_0_ch0_rxa_q_pd_3g_END       (6)
#define ABB_CH0_RX_3G_ANA_0_ch0_rxa_i_pd_3g_START     (7)
#define ABB_CH0_RX_3G_ANA_0_ch0_rxa_i_pd_3g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_1_UNION
 结构说明  : CH0_RX_3G_ANA_1 寄存器结构定义。地址偏移量:0xC0F，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr07。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved      : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch0_ibct4_3g  : 2;  /* bit[2-3]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  ch0_ibct3_3g  : 2;  /* bit[4-5]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  ch0_ibct12_3g : 2;  /* bit[6-7]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_1_UNION;
#define ABB_CH0_RX_3G_ANA_1_ch0_ibct4_3g_START   (2)
#define ABB_CH0_RX_3G_ANA_1_ch0_ibct4_3g_END     (3)
#define ABB_CH0_RX_3G_ANA_1_ch0_ibct3_3g_START   (4)
#define ABB_CH0_RX_3G_ANA_1_ch0_ibct3_3g_END     (5)
#define ABB_CH0_RX_3G_ANA_1_ch0_ibct12_3g_START  (6)
#define ABB_CH0_RX_3G_ANA_1_ch0_ibct12_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_2_UNION
 结构说明  : CH0_RX_3G_ANA_2 寄存器结构定义。地址偏移量:0xC10，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr08。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibct_stg12_3g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch0_ibct_stg3_3g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch0_pdm_ctrl_3g   : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  reserved          : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_2_UNION;
#define ABB_CH0_RX_3G_ANA_2_ch0_ibct_stg12_3g_START  (0)
#define ABB_CH0_RX_3G_ANA_2_ch0_ibct_stg12_3g_END    (2)
#define ABB_CH0_RX_3G_ANA_2_ch0_ibct_stg3_3g_START   (3)
#define ABB_CH0_RX_3G_ANA_2_ch0_ibct_stg3_3g_END     (5)
#define ABB_CH0_RX_3G_ANA_2_ch0_pdm_ctrl_3g_START    (6)
#define ABB_CH0_RX_3G_ANA_2_ch0_pdm_ctrl_3g_END      (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_3_UNION
 结构说明  : CH0_RX_3G_ANA_3 寄存器结构定义。地址偏移量:0xC11，初值:0x40，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr09。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibias_qu_3g      : 3;  /* bit[0-2]: 量化器电流调节控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch0_rx_ibct_dac_3g   : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch0_ck_whole_ctrl_3g : 2;  /* bit[6-7]: DAC1时钟控制
                                                               00：no delay
                                                               01：delay 100ps（默认）
                                                               10：150ps
                                                               11：200ps */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_3_UNION;
#define ABB_CH0_RX_3G_ANA_3_ch0_ibias_qu_3g_START       (0)
#define ABB_CH0_RX_3G_ANA_3_ch0_ibias_qu_3g_END         (2)
#define ABB_CH0_RX_3G_ANA_3_ch0_rx_ibct_dac_3g_START    (3)
#define ABB_CH0_RX_3G_ANA_3_ch0_rx_ibct_dac_3g_END      (5)
#define ABB_CH0_RX_3G_ANA_3_ch0_ck_whole_ctrl_3g_START  (6)
#define ABB_CH0_RX_3G_ANA_3_ch0_ck_whole_ctrl_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_4_UNION
 结构说明  : CH0_RX_3G_ANA_4 寄存器结构定义。地址偏移量:0xC12，初值:0x0C，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr10。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_qu_lp_3g          : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch0_ts_delay_3g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch0_dem_output_sel_3g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch0_dem_enb_3g        : 1;  /* bit[7]  : DEM 使能非
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_4_UNION;
#define ABB_CH0_RX_3G_ANA_4_ch0_qu_lp_3g_START           (0)
#define ABB_CH0_RX_3G_ANA_4_ch0_qu_lp_3g_END             (3)
#define ABB_CH0_RX_3G_ANA_4_ch0_ts_delay_3g_START        (4)
#define ABB_CH0_RX_3G_ANA_4_ch0_ts_delay_3g_END          (5)
#define ABB_CH0_RX_3G_ANA_4_ch0_dem_output_sel_3g_START  (6)
#define ABB_CH0_RX_3G_ANA_4_ch0_dem_output_sel_3g_END    (6)
#define ABB_CH0_RX_3G_ANA_4_ch0_dem_enb_3g_START         (7)
#define ABB_CH0_RX_3G_ANA_4_ch0_dem_enb_3g_END           (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_5_UNION
 结构说明  : CH0_RX_3G_ANA_5 寄存器结构定义。地址偏移量:0xC13，初值:0x80，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr11。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0               : 1;  /* bit[0]  : 保留 */
        unsigned long  ch0_ibmode_qu_3g         : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                   000： 1.0x
                                                                   001： 0.8x
                                                                   010： 0.6x
                                                                   011： 0.4x
                                                                   100： 0.2x
                                                                   101： 1.6x
                                                                   110： 1.4x
                                                                   111： 1.2x */
        unsigned long  reserved_1               : 2;  /* bit[4-5]: 保留 */
        unsigned long  ch0_adc_st3_cap_multi_3g : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                   00：X1
                                                                   01：X1.5
                                                                   10：X1.25(默认)
                                                                   11：X1.125 */
        unsigned long  reserved_butt            : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_5_UNION;
#define ABB_CH0_RX_3G_ANA_5_ch0_ibmode_qu_3g_START          (1)
#define ABB_CH0_RX_3G_ANA_5_ch0_ibmode_qu_3g_END            (3)
#define ABB_CH0_RX_3G_ANA_5_ch0_adc_st3_cap_multi_3g_START  (6)
#define ABB_CH0_RX_3G_ANA_5_ch0_adc_st3_cap_multi_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_6_UNION
 结构说明  : CH0_RX_3G_ANA_6 寄存器结构定义。地址偏移量:0xC14，初值:0x0F，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr12。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_qu_ctrl_3g : 6;
        unsigned long  reserved          : 1;  /* bit[6]  : 保留 */
        unsigned long  ch0_clk_inv_3g    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                            0：正沿
                                                            1：反沿 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_6_UNION;
#define ABB_CH0_RX_3G_ANA_6_ch0_ck_qu_ctrl_3g_START  (0)
#define ABB_CH0_RX_3G_ANA_6_ch0_ck_qu_ctrl_3g_END    (5)
#define ABB_CH0_RX_3G_ANA_6_ch0_clk_inv_3g_START     (7)
#define ABB_CH0_RX_3G_ANA_6_ch0_clk_inv_3g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_7_UNION
 结构说明  : CH0_RX_3G_ANA_7 寄存器结构定义。地址偏移量:0xC15，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr13。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_bias_ctrl_3g : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch0_gmbias_sel_3g   : 1;  /* bit[3]  : ADC gmbias 选择
                                                              0：不选择 gmbias 
                                                              1：选择 gmbias */
        unsigned long  reserved            : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_7_UNION;
#define ABB_CH0_RX_3G_ANA_7_ch0_rx_bias_ctrl_3g_START  (0)
#define ABB_CH0_RX_3G_ANA_7_ch0_rx_bias_ctrl_3g_END    (2)
#define ABB_CH0_RX_3G_ANA_7_ch0_gmbias_sel_3g_START    (3)
#define ABB_CH0_RX_3G_ANA_7_ch0_gmbias_sel_3g_END      (3)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_8_UNION
 结构说明  : CH0_RX_3G_ANA_8 寄存器结构定义。地址偏移量:0xC16，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0     : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch0_dem_mod_3g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  reserved_1     : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_8_UNION;
#define ABB_CH0_RX_3G_ANA_8_ch0_dem_mod_3g_START  (4)
#define ABB_CH0_RX_3G_ANA_8_ch0_dem_mod_3g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_9_UNION
 结构说明  : CH0_RX_3G_ANA_9 寄存器结构定义。地址偏移量:0xC17，初值:0x03，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_tune_half_3g : 6;
        unsigned long  ch0_dclk_inv_3g     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                              0：正沿
                                                              1：反沿 */
        unsigned long  reserved            : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_9_UNION;
#define ABB_CH0_RX_3G_ANA_9_ch0_ck_tune_half_3g_START  (0)
#define ABB_CH0_RX_3G_ANA_9_ch0_ck_tune_half_3g_END    (5)
#define ABB_CH0_RX_3G_ANA_9_ch0_dclk_inv_3g_START      (6)
#define ABB_CH0_RX_3G_ANA_9_ch0_dclk_inv_3g_END        (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_10_UNION
 结构说明  : CH0_RX_3G_ANA_10 寄存器结构定义。地址偏移量:0xC18，初值:0x17，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr16。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_int3_res_ctrl_3g : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                               CA mode:  000
                                                               LTE mode: 100
                                                               WDC mode: 110
                                                               Other mode: 111 */
        unsigned long  reserved_0           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch0_int3_res_sel_3g  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                               0：自动配置（无效，不要配置成0）
                                                               1：寄存器配置 */
        unsigned long  reserved_1           : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_10_UNION;
#define ABB_CH0_RX_3G_ANA_10_ch0_int3_res_ctrl_3g_START  (0)
#define ABB_CH0_RX_3G_ANA_10_ch0_int3_res_ctrl_3g_END    (2)
#define ABB_CH0_RX_3G_ANA_10_ch0_int3_res_sel_3g_START   (4)
#define ABB_CH0_RX_3G_ANA_10_ch0_int3_res_sel_3g_END     (4)


/*****************************************************************************
 结构名    : ABB_CH0_RX_3G_ANA_11_UNION
 结构说明  : CH0_RX_3G_ANA_11 寄存器结构定义。地址偏移量:0xC19，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr17。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_scpll_sel_3g : 1;  /* bit[0]  : CH0 RX对SCPLL的选择：
                                                              0：选择SCPLL0
                                                              1：选择SCPLL1 */
        unsigned long  reserved            : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_3G_ANA_11_UNION;
#define ABB_CH0_RX_3G_ANA_11_ch0_rx_scpll_sel_3g_START  (0)
#define ABB_CH0_RX_3G_ANA_11_ch0_rx_scpll_sel_3g_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_0_UNION
 结构说明  : CH0_RX_4G_ANA_0 寄存器结构定义。地址偏移量:0xC1C，初值:0xF0，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr06。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_mode_clk_4g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G (默认)
                                                             001：3G
                                                             010：3G_DC &amp; TDS
                                                             011：2G
                                                             100：CA
                                                             101：CDMA
                                                             others：CDMA */
        unsigned long  reserved           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch0_rxb_q_pd_4g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxb_i_pd_4g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxa_q_pd_4g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxa_i_pd_4g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_0_UNION;
#define ABB_CH0_RX_4G_ANA_0_ch0_rx_mode_clk_4g_START  (0)
#define ABB_CH0_RX_4G_ANA_0_ch0_rx_mode_clk_4g_END    (2)
#define ABB_CH0_RX_4G_ANA_0_ch0_rxb_q_pd_4g_START     (4)
#define ABB_CH0_RX_4G_ANA_0_ch0_rxb_q_pd_4g_END       (4)
#define ABB_CH0_RX_4G_ANA_0_ch0_rxb_i_pd_4g_START     (5)
#define ABB_CH0_RX_4G_ANA_0_ch0_rxb_i_pd_4g_END       (5)
#define ABB_CH0_RX_4G_ANA_0_ch0_rxa_q_pd_4g_START     (6)
#define ABB_CH0_RX_4G_ANA_0_ch0_rxa_q_pd_4g_END       (6)
#define ABB_CH0_RX_4G_ANA_0_ch0_rxa_i_pd_4g_START     (7)
#define ABB_CH0_RX_4G_ANA_0_ch0_rxa_i_pd_4g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_1_UNION
 结构说明  : CH0_RX_4G_ANA_1 寄存器结构定义。地址偏移量:0xC1D，初值:0x54，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr07。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved     : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch0_ibct3_4g : 2;  /* bit[2-3]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  ch0_ibct2_4g : 2;  /* bit[4-5]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  ch0_ibct1_4g : 2;  /* bit[6-7]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_1_UNION;
#define ABB_CH0_RX_4G_ANA_1_ch0_ibct3_4g_START  (2)
#define ABB_CH0_RX_4G_ANA_1_ch0_ibct3_4g_END    (3)
#define ABB_CH0_RX_4G_ANA_1_ch0_ibct2_4g_START  (4)
#define ABB_CH0_RX_4G_ANA_1_ch0_ibct2_4g_END    (5)
#define ABB_CH0_RX_4G_ANA_1_ch0_ibct1_4g_START  (6)
#define ABB_CH0_RX_4G_ANA_1_ch0_ibct1_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_2_UNION
 结构说明  : CH0_RX_4G_ANA_2 寄存器结构定义。地址偏移量:0xC1E，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr08。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibct_stg12_4g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch0_ibct_stg3_4g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch0_pdm_ctrl_4g   : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  reserved          : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_2_UNION;
#define ABB_CH0_RX_4G_ANA_2_ch0_ibct_stg12_4g_START  (0)
#define ABB_CH0_RX_4G_ANA_2_ch0_ibct_stg12_4g_END    (2)
#define ABB_CH0_RX_4G_ANA_2_ch0_ibct_stg3_4g_START   (3)
#define ABB_CH0_RX_4G_ANA_2_ch0_ibct_stg3_4g_END     (5)
#define ABB_CH0_RX_4G_ANA_2_ch0_pdm_ctrl_4g_START    (6)
#define ABB_CH0_RX_4G_ANA_2_ch0_pdm_ctrl_4g_END      (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_3_UNION
 结构说明  : CH0_RX_4G_ANA_3 寄存器结构定义。地址偏移量:0xC1F，初值:0x40，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr09。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibias_qu_4g      : 3;  /* bit[0-2]: 量化器电流调节控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch0_rx_ibct_dac_4g   : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch0_ck_whole_ctrl_4g : 2;  /* bit[6-7]: DAC1时钟控制
                                                               00：no delay
                                                               01：delay 100ps（默认）
                                                               10：150ps
                                                               11：200ps */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_3_UNION;
#define ABB_CH0_RX_4G_ANA_3_ch0_ibias_qu_4g_START       (0)
#define ABB_CH0_RX_4G_ANA_3_ch0_ibias_qu_4g_END         (2)
#define ABB_CH0_RX_4G_ANA_3_ch0_rx_ibct_dac_4g_START    (3)
#define ABB_CH0_RX_4G_ANA_3_ch0_rx_ibct_dac_4g_END      (5)
#define ABB_CH0_RX_4G_ANA_3_ch0_ck_whole_ctrl_4g_START  (6)
#define ABB_CH0_RX_4G_ANA_3_ch0_ck_whole_ctrl_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_4_UNION
 结构说明  : CH0_RX_4G_ANA_4 寄存器结构定义。地址偏移量:0xC20，初值:0x0C，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr10。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_qu_lp_4g          : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch0_ts_delay_4g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch0_dem_output_sel_4g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch0_dem_enb_4g        : 1;  /* bit[7]  : DEM 使能非
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_4_UNION;
#define ABB_CH0_RX_4G_ANA_4_ch0_qu_lp_4g_START           (0)
#define ABB_CH0_RX_4G_ANA_4_ch0_qu_lp_4g_END             (3)
#define ABB_CH0_RX_4G_ANA_4_ch0_ts_delay_4g_START        (4)
#define ABB_CH0_RX_4G_ANA_4_ch0_ts_delay_4g_END          (5)
#define ABB_CH0_RX_4G_ANA_4_ch0_dem_output_sel_4g_START  (6)
#define ABB_CH0_RX_4G_ANA_4_ch0_dem_output_sel_4g_END    (6)
#define ABB_CH0_RX_4G_ANA_4_ch0_dem_enb_4g_START         (7)
#define ABB_CH0_RX_4G_ANA_4_ch0_dem_enb_4g_END           (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_5_UNION
 结构说明  : CH0_RX_4G_ANA_5 寄存器结构定义。地址偏移量:0xC21，初值:0x80，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr11。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0               : 1;  /* bit[0]  : 保留 */
        unsigned long  ch0_ibmode_qu_4g         : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                   000： 1.0x
                                                                   001： 0.8x
                                                                   010： 0.6x
                                                                   011： 0.4x
                                                                   100： 0.2x
                                                                   101： 1.6x
                                                                   110： 1.4x
                                                                   111： 1.2x */
        unsigned long  reserved_1               : 2;  /* bit[4-5]: 保留 */
        unsigned long  ch0_adc_st3_cap_multi_4g : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                   00：X1
                                                                   01：X1.5
                                                                   10：X1.25(默认)
                                                                   11：X1.125 */
        unsigned long  reserved_butt            : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_5_UNION;
#define ABB_CH0_RX_4G_ANA_5_ch0_ibmode_qu_4g_START          (1)
#define ABB_CH0_RX_4G_ANA_5_ch0_ibmode_qu_4g_END            (3)
#define ABB_CH0_RX_4G_ANA_5_ch0_adc_st3_cap_multi_4g_START  (6)
#define ABB_CH0_RX_4G_ANA_5_ch0_adc_st3_cap_multi_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_6_UNION
 结构说明  : CH0_RX_4G_ANA_6 寄存器结构定义。地址偏移量:0xC22，初值:0x0F，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr12。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_qu_ctrl_4g : 6;
        unsigned long  reserved          : 1;  /* bit[6]  : 保留 */
        unsigned long  ch0_clk_inv_4g    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                            0：正沿
                                                            1：反沿 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_6_UNION;
#define ABB_CH0_RX_4G_ANA_6_ch0_ck_qu_ctrl_4g_START  (0)
#define ABB_CH0_RX_4G_ANA_6_ch0_ck_qu_ctrl_4g_END    (5)
#define ABB_CH0_RX_4G_ANA_6_ch0_clk_inv_4g_START     (7)
#define ABB_CH0_RX_4G_ANA_6_ch0_clk_inv_4g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_7_UNION
 结构说明  : CH0_RX_4G_ANA_7 寄存器结构定义。地址偏移量:0xC23，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr13。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_bias_ctrl_4g : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch0_gmbias_sel_4g   : 1;  /* bit[3]  : ADC gmbias 选择
                                                              0：不选择 gmbias 
                                                              1：选择 gmbias */
        unsigned long  reserved            : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_7_UNION;
#define ABB_CH0_RX_4G_ANA_7_ch0_rx_bias_ctrl_4g_START  (0)
#define ABB_CH0_RX_4G_ANA_7_ch0_rx_bias_ctrl_4g_END    (2)
#define ABB_CH0_RX_4G_ANA_7_ch0_gmbias_sel_4g_START    (3)
#define ABB_CH0_RX_4G_ANA_7_ch0_gmbias_sel_4g_END      (3)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_8_UNION
 结构说明  : CH0_RX_4G_ANA_8 寄存器结构定义。地址偏移量:0xC24，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0     : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch0_dem_mod_4g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  reserved_1     : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_8_UNION;
#define ABB_CH0_RX_4G_ANA_8_ch0_dem_mod_4g_START  (4)
#define ABB_CH0_RX_4G_ANA_8_ch0_dem_mod_4g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_9_UNION
 结构说明  : CH0_RX_4G_ANA_9 寄存器结构定义。地址偏移量:0xC25，初值:0x03，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_tune_half_4g : 6;
        unsigned long  ch0_dclk_inv_4g     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                              0：正沿
                                                              1：反沿 */
        unsigned long  reserved            : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_9_UNION;
#define ABB_CH0_RX_4G_ANA_9_ch0_ck_tune_half_4g_START  (0)
#define ABB_CH0_RX_4G_ANA_9_ch0_ck_tune_half_4g_END    (5)
#define ABB_CH0_RX_4G_ANA_9_ch0_dclk_inv_4g_START      (6)
#define ABB_CH0_RX_4G_ANA_9_ch0_dclk_inv_4g_END        (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_10_UNION
 结构说明  : CH0_RX_4G_ANA_10 寄存器结构定义。地址偏移量:0xC26，初值:0x14，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr16。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_int3_res_ctrl_4g : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                               CA mode:  000
                                                               LTE mode: 100
                                                               WDC mode: 110
                                                               Other mode: 111 */
        unsigned long  reserved_0           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch0_int3_res_sel_4g  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                               0：自动配置（无效，不要配置成0）
                                                               1：寄存器配置 */
        unsigned long  reserved_1           : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_10_UNION;
#define ABB_CH0_RX_4G_ANA_10_ch0_int3_res_ctrl_4g_START  (0)
#define ABB_CH0_RX_4G_ANA_10_ch0_int3_res_ctrl_4g_END    (2)
#define ABB_CH0_RX_4G_ANA_10_ch0_int3_res_sel_4g_START   (4)
#define ABB_CH0_RX_4G_ANA_10_ch0_int3_res_sel_4g_END     (4)


/*****************************************************************************
 结构名    : ABB_CH0_RX_4G_ANA_11_UNION
 结构说明  : CH0_RX_4G_ANA_11 寄存器结构定义。地址偏移量:0xC27，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr17。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_scpll_sel_4g : 1;  /* bit[0]  : CH0 RX对SCPLL的选择：
                                                              0：选择SCPLL0
                                                              1：选择SCPLL1 */
        unsigned long  reserved            : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_4G_ANA_11_UNION;
#define ABB_CH0_RX_4G_ANA_11_ch0_rx_scpll_sel_4g_START  (0)
#define ABB_CH0_RX_4G_ANA_11_ch0_rx_scpll_sel_4g_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_0_UNION
 结构说明  : CH0_RX_TDS_ANA_0 寄存器结构定义。地址偏移量:0xC2A，初值:0xF2，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr06。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_mode_clk_tds : 3;  /* bit[0-2]: 模式控制：
                                                              000：4G 
                                                              001：3G
                                                              010：3G_DC &amp; TDS(默认)
                                                              011：2G
                                                              100：CA
                                                              101：CDMA
                                                              others：CDMA */
        unsigned long  reserved            : 1;  /* bit[3]  : 保留 */
        unsigned long  ch0_rxb_q_pd_tds    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxb_i_pd_tds    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxa_q_pd_tds    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch0_rxa_i_pd_tds    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_0_UNION;
#define ABB_CH0_RX_TDS_ANA_0_ch0_rx_mode_clk_tds_START  (0)
#define ABB_CH0_RX_TDS_ANA_0_ch0_rx_mode_clk_tds_END    (2)
#define ABB_CH0_RX_TDS_ANA_0_ch0_rxb_q_pd_tds_START     (4)
#define ABB_CH0_RX_TDS_ANA_0_ch0_rxb_q_pd_tds_END       (4)
#define ABB_CH0_RX_TDS_ANA_0_ch0_rxb_i_pd_tds_START     (5)
#define ABB_CH0_RX_TDS_ANA_0_ch0_rxb_i_pd_tds_END       (5)
#define ABB_CH0_RX_TDS_ANA_0_ch0_rxa_q_pd_tds_START     (6)
#define ABB_CH0_RX_TDS_ANA_0_ch0_rxa_q_pd_tds_END       (6)
#define ABB_CH0_RX_TDS_ANA_0_ch0_rxa_i_pd_tds_START     (7)
#define ABB_CH0_RX_TDS_ANA_0_ch0_rxa_i_pd_tds_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_1_UNION
 结构说明  : CH0_RX_TDS_ANA_1 寄存器结构定义。地址偏移量:0xC2B，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr07。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch0_ibct4_tds  : 2;  /* bit[2-3]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch0_ibct3_tds  : 2;  /* bit[4-5]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch0_ibct12_tds : 2;  /* bit[6-7]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_1_UNION;
#define ABB_CH0_RX_TDS_ANA_1_ch0_ibct4_tds_START   (2)
#define ABB_CH0_RX_TDS_ANA_1_ch0_ibct4_tds_END     (3)
#define ABB_CH0_RX_TDS_ANA_1_ch0_ibct3_tds_START   (4)
#define ABB_CH0_RX_TDS_ANA_1_ch0_ibct3_tds_END     (5)
#define ABB_CH0_RX_TDS_ANA_1_ch0_ibct12_tds_START  (6)
#define ABB_CH0_RX_TDS_ANA_1_ch0_ibct12_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_2_UNION
 结构说明  : CH0_RX_TDS_ANA_2 寄存器结构定义。地址偏移量:0xC2C，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr08。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibct_stg12_tds : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch0_ibct_stg3_tds  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch0_pdm_ctrl_tds   : 1;  /* bit[6]  : pdm ctrl
                                                             0:加法编码
                                                             1:组合逻辑encoder编码 */
        unsigned long  reserved           : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_2_UNION;
#define ABB_CH0_RX_TDS_ANA_2_ch0_ibct_stg12_tds_START  (0)
#define ABB_CH0_RX_TDS_ANA_2_ch0_ibct_stg12_tds_END    (2)
#define ABB_CH0_RX_TDS_ANA_2_ch0_ibct_stg3_tds_START   (3)
#define ABB_CH0_RX_TDS_ANA_2_ch0_ibct_stg3_tds_END     (5)
#define ABB_CH0_RX_TDS_ANA_2_ch0_pdm_ctrl_tds_START    (6)
#define ABB_CH0_RX_TDS_ANA_2_ch0_pdm_ctrl_tds_END      (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_3_UNION
 结构说明  : CH0_RX_TDS_ANA_3 寄存器结构定义。地址偏移量:0xC2D，初值:0x40，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr09。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibias_qu_tds      : 3;  /* bit[0-2]: 量化器电流调节控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 2.0x
                                                                110： 1.6x
                                                                111： 1.2x */
        unsigned long  ch0_rx_ibct_dac_tds   : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 2.0x
                                                                110： 1.6x
                                                                111： 1.2x */
        unsigned long  ch0_ck_whole_ctrl_tds : 2;  /* bit[6-7]: DAC1时钟控制
                                                                00：no delay
                                                                01：delay 100ps（默认）
                                                                10：150ps
                                                                11：200ps */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_3_UNION;
#define ABB_CH0_RX_TDS_ANA_3_ch0_ibias_qu_tds_START       (0)
#define ABB_CH0_RX_TDS_ANA_3_ch0_ibias_qu_tds_END         (2)
#define ABB_CH0_RX_TDS_ANA_3_ch0_rx_ibct_dac_tds_START    (3)
#define ABB_CH0_RX_TDS_ANA_3_ch0_rx_ibct_dac_tds_END      (5)
#define ABB_CH0_RX_TDS_ANA_3_ch0_ck_whole_ctrl_tds_START  (6)
#define ABB_CH0_RX_TDS_ANA_3_ch0_ck_whole_ctrl_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_4_UNION
 结构说明  : CH0_RX_TDS_ANA_4 寄存器结构定义。地址偏移量:0xC2E，初值:0x0C，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr10。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_qu_lp_tds          : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                 1100：其它模式
                                                                 0000：2G模式 */
        unsigned long  ch0_ts_delay_tds       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                 00 0.5TS LTE/WDC/3G/2G
                                                                 01 0.6TS
                                                                 10 0.65TS
                                                                 11 0.7TS  CA */
        unsigned long  ch0_dem_output_sel_tds : 1;  /* bit[6]  : DWA和CLA选择
                                                                 0：DWA
                                                                 1：CLA */
        unsigned long  ch0_dem_enb_tds        : 1;  /* bit[7]  : DEM 使能非
                                                                 0：使能DEM
                                                                 1：PD DEM */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_4_UNION;
#define ABB_CH0_RX_TDS_ANA_4_ch0_qu_lp_tds_START           (0)
#define ABB_CH0_RX_TDS_ANA_4_ch0_qu_lp_tds_END             (3)
#define ABB_CH0_RX_TDS_ANA_4_ch0_ts_delay_tds_START        (4)
#define ABB_CH0_RX_TDS_ANA_4_ch0_ts_delay_tds_END          (5)
#define ABB_CH0_RX_TDS_ANA_4_ch0_dem_output_sel_tds_START  (6)
#define ABB_CH0_RX_TDS_ANA_4_ch0_dem_output_sel_tds_END    (6)
#define ABB_CH0_RX_TDS_ANA_4_ch0_dem_enb_tds_START         (7)
#define ABB_CH0_RX_TDS_ANA_4_ch0_dem_enb_tds_END           (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_5_UNION
 结构说明  : CH0_RX_TDS_ANA_5 寄存器结构定义。地址偏移量:0xC2F，初值:0x80，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr11。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0                : 1;  /* bit[0]  : 保留 */
        unsigned long  ch0_ibmode_qu_tds         : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                    000： 1.0x
                                                                    001： 0.8x
                                                                    010： 0.6x
                                                                    011： 0.4x
                                                                    100： 0.2x
                                                                    101： 1.6x
                                                                    110： 1.4x
                                                                    111： 1.2x */
        unsigned long  reserved_1                : 2;  /* bit[4-5]: 保留 */
        unsigned long  ch0_adc_st3_cap_multi_tds : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                    00：X1
                                                                    01：X1.5
                                                                    10：X1.25(默认)
                                                                    11：X1.125 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_5_UNION;
#define ABB_CH0_RX_TDS_ANA_5_ch0_ibmode_qu_tds_START          (1)
#define ABB_CH0_RX_TDS_ANA_5_ch0_ibmode_qu_tds_END            (3)
#define ABB_CH0_RX_TDS_ANA_5_ch0_adc_st3_cap_multi_tds_START  (6)
#define ABB_CH0_RX_TDS_ANA_5_ch0_adc_st3_cap_multi_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_6_UNION
 结构说明  : CH0_RX_TDS_ANA_6 寄存器结构定义。地址偏移量:0xC30，初值:0x0F，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr12。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_qu_ctrl_tds : 6;
        unsigned long  reserved           : 1;  /* bit[6]  : 保留 */
        unsigned long  ch0_clk_inv_tds    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                             0：正沿
                                                             1：反沿 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_6_UNION;
#define ABB_CH0_RX_TDS_ANA_6_ch0_ck_qu_ctrl_tds_START  (0)
#define ABB_CH0_RX_TDS_ANA_6_ch0_ck_qu_ctrl_tds_END    (5)
#define ABB_CH0_RX_TDS_ANA_6_ch0_clk_inv_tds_START     (7)
#define ABB_CH0_RX_TDS_ANA_6_ch0_clk_inv_tds_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_7_UNION
 结构说明  : CH0_RX_TDS_ANA_7 寄存器结构定义。地址偏移量:0xC31，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr13。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_bias_ctrl_tds : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch0_gmbias_sel_tds   : 1;  /* bit[3]  : ADC gmbias 选择
                                                               0：不选择 gmbias 
                                                               1：选择 gmbias */
        unsigned long  reserved             : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_7_UNION;
#define ABB_CH0_RX_TDS_ANA_7_ch0_rx_bias_ctrl_tds_START  (0)
#define ABB_CH0_RX_TDS_ANA_7_ch0_rx_bias_ctrl_tds_END    (2)
#define ABB_CH0_RX_TDS_ANA_7_ch0_gmbias_sel_tds_START    (3)
#define ABB_CH0_RX_TDS_ANA_7_ch0_gmbias_sel_tds_END      (3)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_8_UNION
 结构说明  : CH0_RX_TDS_ANA_8 寄存器结构定义。地址偏移量:0xC32，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0      : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch0_dem_mod_tds : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                          000：DWA
                                                          001：CLA1
                                                          010：CLA2
                                                          011：CLA3
                                                          100：CLA4
                                                          101：CLA5
                                                          110：CLA6
                                                          111：CLA7 */
        unsigned long  reserved_1      : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_8_UNION;
#define ABB_CH0_RX_TDS_ANA_8_ch0_dem_mod_tds_START  (4)
#define ABB_CH0_RX_TDS_ANA_8_ch0_dem_mod_tds_END    (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_9_UNION
 结构说明  : CH0_RX_TDS_ANA_9 寄存器结构定义。地址偏移量:0xC33，初值:0x03，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_tune_half_tds : 6;
        unsigned long  ch0_dclk_inv_tds     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                               0：正沿
                                                               1：反沿 */
        unsigned long  reserved             : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_9_UNION;
#define ABB_CH0_RX_TDS_ANA_9_ch0_ck_tune_half_tds_START  (0)
#define ABB_CH0_RX_TDS_ANA_9_ch0_ck_tune_half_tds_END    (5)
#define ABB_CH0_RX_TDS_ANA_9_ch0_dclk_inv_tds_START      (6)
#define ABB_CH0_RX_TDS_ANA_9_ch0_dclk_inv_tds_END        (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_10_UNION
 结构说明  : CH0_RX_TDS_ANA_10 寄存器结构定义。地址偏移量:0xC34，初值:0x17，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr16。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_int3_res_ctrl_tds : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                                CA mode:  000
                                                                LTE mode: 100
                                                                WDC mode: 110
                                                                Other mode: 111 */
        unsigned long  reserved_0            : 1;  /* bit[3]  : 保留 */
        unsigned long  ch0_int3_res_sel_tds  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                                0：自动配置（无效，不要配置成0）
                                                                1：寄存器配置 */
        unsigned long  reserved_1            : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_10_UNION;
#define ABB_CH0_RX_TDS_ANA_10_ch0_int3_res_ctrl_tds_START  (0)
#define ABB_CH0_RX_TDS_ANA_10_ch0_int3_res_ctrl_tds_END    (2)
#define ABB_CH0_RX_TDS_ANA_10_ch0_int3_res_sel_tds_START   (4)
#define ABB_CH0_RX_TDS_ANA_10_ch0_int3_res_sel_tds_END     (4)


/*****************************************************************************
 结构名    : ABB_CH0_RX_TDS_ANA_11_UNION
 结构说明  : CH0_RX_TDS_ANA_11 寄存器结构定义。地址偏移量:0xC35，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr17。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_scpll_sel_tds : 1;  /* bit[0]  : CH0 RX对SCPLL的选择：
                                                               0：选择SCPLL0
                                                               1：选择SCPLL1 */
        unsigned long  reserved             : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_TDS_ANA_11_UNION;
#define ABB_CH0_RX_TDS_ANA_11_ch0_rx_scpll_sel_tds_START  (0)
#define ABB_CH0_RX_TDS_ANA_11_ch0_rx_scpll_sel_tds_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_0_UNION
 结构说明  : CH0_RX_X_ANA_0 寄存器结构定义。地址偏移量:0xC38，初值:0xF5，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr06。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_mode_clk_x : 3;  /* bit[0-2]: 模式控制：
                                                            000：4G 
                                                            001：3G
                                                            010：3G_DC &amp; TDS
                                                            011：2G
                                                            100：CA
                                                            101：CDMA(默认)
                                                            others:CDMA */
        unsigned long  reserved          : 1;  /* bit[3]  : 保留 */
        unsigned long  ch0_rxb_q_pd_x    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch0_rxb_i_pd_x    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch0_rxa_q_pd_x    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch0_rxa_i_pd_x    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_0_UNION;
#define ABB_CH0_RX_X_ANA_0_ch0_rx_mode_clk_x_START  (0)
#define ABB_CH0_RX_X_ANA_0_ch0_rx_mode_clk_x_END    (2)
#define ABB_CH0_RX_X_ANA_0_ch0_rxb_q_pd_x_START     (4)
#define ABB_CH0_RX_X_ANA_0_ch0_rxb_q_pd_x_END       (4)
#define ABB_CH0_RX_X_ANA_0_ch0_rxb_i_pd_x_START     (5)
#define ABB_CH0_RX_X_ANA_0_ch0_rxb_i_pd_x_END       (5)
#define ABB_CH0_RX_X_ANA_0_ch0_rxa_q_pd_x_START     (6)
#define ABB_CH0_RX_X_ANA_0_ch0_rxa_q_pd_x_END       (6)
#define ABB_CH0_RX_X_ANA_0_ch0_rxa_i_pd_x_START     (7)
#define ABB_CH0_RX_X_ANA_0_ch0_rxa_i_pd_x_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_1_UNION
 结构说明  : CH0_RX_X_ANA_1 寄存器结构定义。地址偏移量:0xC39，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr07。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved    : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch0_ibct3_x : 2;  /* bit[2-3]: Current Seting For Mode
                                                      11：CA mode Current
                                                      01：LTE mode Current
                                                      00：other mode Current */
        unsigned long  ch0_ibct2_x : 2;  /* bit[4-5]: Current Seting For Mode
                                                      11：CA mode Current
                                                      01：LTE mode Current
                                                      00：other mode Current */
        unsigned long  ch0_ibct1_x : 2;  /* bit[6-7]: Current Seting For Mode
                                                      11：CA mode Current
                                                      01：LTE mode Current
                                                      00：other mode Current */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_1_UNION;
#define ABB_CH0_RX_X_ANA_1_ch0_ibct3_x_START  (2)
#define ABB_CH0_RX_X_ANA_1_ch0_ibct3_x_END    (3)
#define ABB_CH0_RX_X_ANA_1_ch0_ibct2_x_START  (4)
#define ABB_CH0_RX_X_ANA_1_ch0_ibct2_x_END    (5)
#define ABB_CH0_RX_X_ANA_1_ch0_ibct1_x_START  (6)
#define ABB_CH0_RX_X_ANA_1_ch0_ibct1_x_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_2_UNION
 结构说明  : CH0_RX_X_ANA_2 寄存器结构定义。地址偏移量:0xC3A，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr08。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibct_stg12_x : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch0_ibct_stg3_x  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch0_pdm_ctrl_x   : 1;  /* bit[6]  : pdm ctrl
                                                           0:加法编码
                                                           1:组合逻辑encoder编码 */
        unsigned long  reserved         : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_2_UNION;
#define ABB_CH0_RX_X_ANA_2_ch0_ibct_stg12_x_START  (0)
#define ABB_CH0_RX_X_ANA_2_ch0_ibct_stg12_x_END    (2)
#define ABB_CH0_RX_X_ANA_2_ch0_ibct_stg3_x_START   (3)
#define ABB_CH0_RX_X_ANA_2_ch0_ibct_stg3_x_END     (5)
#define ABB_CH0_RX_X_ANA_2_ch0_pdm_ctrl_x_START    (6)
#define ABB_CH0_RX_X_ANA_2_ch0_pdm_ctrl_x_END      (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_3_UNION
 结构说明  : CH0_RX_X_ANA_3 寄存器结构定义。地址偏移量:0xC3B，初值:0x40，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr09。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibias_qu_x      : 3;  /* bit[0-2]: 量化器电流调节控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch0_rx_ibct_dac_x   : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch0_ck_whole_ctrl_x : 2;  /* bit[6-7]: DAC1时钟控制
                                                              00：no delay
                                                              01：delay 100ps（默认）
                                                              10：150ps
                                                              11：200ps */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_3_UNION;
#define ABB_CH0_RX_X_ANA_3_ch0_ibias_qu_x_START       (0)
#define ABB_CH0_RX_X_ANA_3_ch0_ibias_qu_x_END         (2)
#define ABB_CH0_RX_X_ANA_3_ch0_rx_ibct_dac_x_START    (3)
#define ABB_CH0_RX_X_ANA_3_ch0_rx_ibct_dac_x_END      (5)
#define ABB_CH0_RX_X_ANA_3_ch0_ck_whole_ctrl_x_START  (6)
#define ABB_CH0_RX_X_ANA_3_ch0_ck_whole_ctrl_x_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_4_UNION
 结构说明  : CH0_RX_X_ANA_4 寄存器结构定义。地址偏移量:0xC3C，初值:0x0C，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr10。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_qu_lp_x          : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                               1100：其它模式
                                                               0000：2G模式 */
        unsigned long  ch0_ts_delay_x       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                               00 0.5TS LTE/WDC/3G/2G
                                                               01 0.6TS
                                                               10 0.65TS
                                                               11 0.7TS  CA */
        unsigned long  ch0_dem_output_sel_x : 1;  /* bit[6]  : DWA和CLA选择
                                                               0：DWA
                                                               1：CLA */
        unsigned long  ch0_dem_enb_x        : 1;  /* bit[7]  : DEM 使能非
                                                               0：使能DEM
                                                               1：PD DEM */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_4_UNION;
#define ABB_CH0_RX_X_ANA_4_ch0_qu_lp_x_START           (0)
#define ABB_CH0_RX_X_ANA_4_ch0_qu_lp_x_END             (3)
#define ABB_CH0_RX_X_ANA_4_ch0_ts_delay_x_START        (4)
#define ABB_CH0_RX_X_ANA_4_ch0_ts_delay_x_END          (5)
#define ABB_CH0_RX_X_ANA_4_ch0_dem_output_sel_x_START  (6)
#define ABB_CH0_RX_X_ANA_4_ch0_dem_output_sel_x_END    (6)
#define ABB_CH0_RX_X_ANA_4_ch0_dem_enb_x_START         (7)
#define ABB_CH0_RX_X_ANA_4_ch0_dem_enb_x_END           (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_5_UNION
 结构说明  : CH0_RX_X_ANA_5 寄存器结构定义。地址偏移量:0xC3D，初值:0x80，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr11。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0              : 1;  /* bit[0]  : 保留 */
        unsigned long  ch0_ibmode_qu_x         : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                  000： 1.0x
                                                                  001： 0.8x
                                                                  010： 0.6x
                                                                  011： 0.4x
                                                                  100： 0.2x
                                                                  101： 1.6x
                                                                  110： 1.4x
                                                                  111： 1.2x */
        unsigned long  reserved_1              : 2;  /* bit[4-5]: 保留 */
        unsigned long  ch0_adc_st3_cap_multi_x : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                  00：X1
                                                                  01：X1.5
                                                                  10：X1.25(默认)
                                                                  11：X1.125 */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_5_UNION;
#define ABB_CH0_RX_X_ANA_5_ch0_ibmode_qu_x_START          (1)
#define ABB_CH0_RX_X_ANA_5_ch0_ibmode_qu_x_END            (3)
#define ABB_CH0_RX_X_ANA_5_ch0_adc_st3_cap_multi_x_START  (6)
#define ABB_CH0_RX_X_ANA_5_ch0_adc_st3_cap_multi_x_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_6_UNION
 结构说明  : CH0_RX_X_ANA_6 寄存器结构定义。地址偏移量:0xC3E，初值:0x0F，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr12。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_qu_ctrl_x : 6;
        unsigned long  reserved         : 1;  /* bit[6]  : 保留 */
        unsigned long  ch0_clk_inv_x    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_6_UNION;
#define ABB_CH0_RX_X_ANA_6_ch0_ck_qu_ctrl_x_START  (0)
#define ABB_CH0_RX_X_ANA_6_ch0_ck_qu_ctrl_x_END    (5)
#define ABB_CH0_RX_X_ANA_6_ch0_clk_inv_x_START     (7)
#define ABB_CH0_RX_X_ANA_6_ch0_clk_inv_x_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_7_UNION
 结构说明  : CH0_RX_X_ANA_7 寄存器结构定义。地址偏移量:0xC3F，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr13。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_bias_ctrl_x : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch0_gmbias_sel_x   : 1;  /* bit[3]  : ADC gmbias 选择
                                                             0：不选择 gmbias 
                                                             1：选择 gmbias */
        unsigned long  reserved           : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_7_UNION;
#define ABB_CH0_RX_X_ANA_7_ch0_rx_bias_ctrl_x_START  (0)
#define ABB_CH0_RX_X_ANA_7_ch0_rx_bias_ctrl_x_END    (2)
#define ABB_CH0_RX_X_ANA_7_ch0_gmbias_sel_x_START    (3)
#define ABB_CH0_RX_X_ANA_7_ch0_gmbias_sel_x_END      (3)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_8_UNION
 结构说明  : CH0_RX_X_ANA_8 寄存器结构定义。地址偏移量:0xC40，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0    : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch0_dem_mod_x : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                        000：DWA
                                                        001：CLA1
                                                        010：CLA2
                                                        011：CLA3
                                                        100：CLA4
                                                        101：CLA5
                                                        110：CLA6
                                                        111：CLA7 */
        unsigned long  reserved_1    : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_8_UNION;
#define ABB_CH0_RX_X_ANA_8_ch0_dem_mod_x_START  (4)
#define ABB_CH0_RX_X_ANA_8_ch0_dem_mod_x_END    (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_9_UNION
 结构说明  : CH0_RX_X_ANA_9 寄存器结构定义。地址偏移量:0xC41，初值:0x03，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_tune_half_x : 6;
        unsigned long  ch0_dclk_inv_x     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                             0：正沿
                                                             1：反沿 */
        unsigned long  reserved           : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_9_UNION;
#define ABB_CH0_RX_X_ANA_9_ch0_ck_tune_half_x_START  (0)
#define ABB_CH0_RX_X_ANA_9_ch0_ck_tune_half_x_END    (5)
#define ABB_CH0_RX_X_ANA_9_ch0_dclk_inv_x_START      (6)
#define ABB_CH0_RX_X_ANA_9_ch0_dclk_inv_x_END        (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_10_UNION
 结构说明  : CH0_RX_X_ANA_10 寄存器结构定义。地址偏移量:0xC42，初值:0x17，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr16。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_int3_res_ctrl_x : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                              CA mode:  000
                                                              LTE mode: 100
                                                              WDC mode: 110
                                                              Other mode: 111 */
        unsigned long  reserved_0          : 1;  /* bit[3]  : 保留 */
        unsigned long  ch0_int3_res_sel_x  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                              0：自动配置（无效，不要配置成0）
                                                              1：寄存器配置 */
        unsigned long  reserved_1          : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_10_UNION;
#define ABB_CH0_RX_X_ANA_10_ch0_int3_res_ctrl_x_START  (0)
#define ABB_CH0_RX_X_ANA_10_ch0_int3_res_ctrl_x_END    (2)
#define ABB_CH0_RX_X_ANA_10_ch0_int3_res_sel_x_START   (4)
#define ABB_CH0_RX_X_ANA_10_ch0_int3_res_sel_x_END     (4)


/*****************************************************************************
 结构名    : ABB_CH0_RX_X_ANA_11_UNION
 结构说明  : CH0_RX_X_ANA_11 寄存器结构定义。地址偏移量:0xC43，初值:0x01，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr17。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_scpll_sel_x : 1;  /* bit[0]  : CH0 RX对SCPLL的选择：
                                                             0：选择SCPLL0
                                                             1：选择SCPLL1 */
        unsigned long  reserved           : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_X_ANA_11_UNION;
#define ABB_CH0_RX_X_ANA_11_ch0_rx_scpll_sel_x_START  (0)
#define ABB_CH0_RX_X_ANA_11_ch0_rx_scpll_sel_x_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_0_UNION
 结构说明  : CH0_RX_IDLE_ANA_0 寄存器结构定义。地址偏移量:0xC46，初值:0xF4，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr06。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_mode_clk_idle : 3;  /* bit[0-2]: 模式控制：
                                                               000：4G
                                                               001：3G
                                                               010：3G_DC &amp; TDS
                                                               011：2G(默认)
                                                               100：CA
                                                               101：CDMA
                                                               others:CDMA */
        unsigned long  reseved              : 1;  /* bit[3]  : Reserved */
        unsigned long  ch0_rxb_q_pd_idle    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch0_rxb_i_pd_idle    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch0_rxa_q_pd_idle    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch0_rxa_i_pd_idle    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_0_UNION;
#define ABB_CH0_RX_IDLE_ANA_0_ch0_rx_mode_clk_idle_START  (0)
#define ABB_CH0_RX_IDLE_ANA_0_ch0_rx_mode_clk_idle_END    (2)
#define ABB_CH0_RX_IDLE_ANA_0_reseved_START               (3)
#define ABB_CH0_RX_IDLE_ANA_0_reseved_END                 (3)
#define ABB_CH0_RX_IDLE_ANA_0_ch0_rxb_q_pd_idle_START     (4)
#define ABB_CH0_RX_IDLE_ANA_0_ch0_rxb_q_pd_idle_END       (4)
#define ABB_CH0_RX_IDLE_ANA_0_ch0_rxb_i_pd_idle_START     (5)
#define ABB_CH0_RX_IDLE_ANA_0_ch0_rxb_i_pd_idle_END       (5)
#define ABB_CH0_RX_IDLE_ANA_0_ch0_rxa_q_pd_idle_START     (6)
#define ABB_CH0_RX_IDLE_ANA_0_ch0_rxa_q_pd_idle_END       (6)
#define ABB_CH0_RX_IDLE_ANA_0_ch0_rxa_i_pd_idle_START     (7)
#define ABB_CH0_RX_IDLE_ANA_0_ch0_rxa_i_pd_idle_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_1_UNION
 结构说明  : CH0_RX_IDLE_ANA_1 寄存器结构定义。地址偏移量:0xC47，初值:0xFC，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr07。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch0_ibct3_idle : 2;  /* bit[2-3]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch0_ibct2_idle : 2;  /* bit[4-5]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch0_ibct1_idle : 2;  /* bit[6-7]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_1_UNION;
#define ABB_CH0_RX_IDLE_ANA_1_ch0_ibct3_idle_START  (2)
#define ABB_CH0_RX_IDLE_ANA_1_ch0_ibct3_idle_END    (3)
#define ABB_CH0_RX_IDLE_ANA_1_ch0_ibct2_idle_START  (4)
#define ABB_CH0_RX_IDLE_ANA_1_ch0_ibct2_idle_END    (5)
#define ABB_CH0_RX_IDLE_ANA_1_ch0_ibct1_idle_START  (6)
#define ABB_CH0_RX_IDLE_ANA_1_ch0_ibct1_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_2_UNION
 结构说明  : CH0_RX_IDLE_ANA_2 寄存器结构定义。地址偏移量:0xC48，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr08。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibct_stg12_idle : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch0_ibct_stg3_idle  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch0_pdm_ctrl_idle   : 1;  /* bit[6]  : pdm ctrl
                                                              0:加法编码
                                                              1:组合逻辑encoder编码 */
        unsigned long  reserved            : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_2_UNION;
#define ABB_CH0_RX_IDLE_ANA_2_ch0_ibct_stg12_idle_START  (0)
#define ABB_CH0_RX_IDLE_ANA_2_ch0_ibct_stg12_idle_END    (2)
#define ABB_CH0_RX_IDLE_ANA_2_ch0_ibct_stg3_idle_START   (3)
#define ABB_CH0_RX_IDLE_ANA_2_ch0_ibct_stg3_idle_END     (5)
#define ABB_CH0_RX_IDLE_ANA_2_ch0_pdm_ctrl_idle_START    (6)
#define ABB_CH0_RX_IDLE_ANA_2_ch0_pdm_ctrl_idle_END      (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_3_UNION
 结构说明  : CH0_RX_IDLE_ANA_3 寄存器结构定义。地址偏移量:0xC49，初值:0x40，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr09。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ibias_qu_idle      : 3;  /* bit[0-2]: 量化器电流调节控制
                                                                 000： 1.0x
                                                                 001： 0.8x
                                                                 010： 0.6x
                                                                 011： 0.4x
                                                                 100： 0.2x
                                                                 101： 2.0x
                                                                 110： 1.6x
                                                                 111： 1.2x */
        unsigned long  ch0_rx_ibct_dac_idle   : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                                 000： 1.0x
                                                                 001： 0.8x
                                                                 010： 0.6x
                                                                 011： 0.4x
                                                                 100： 0.2x
                                                                 101： 2.0x
                                                                 110： 1.6x
                                                                 111： 1.2x */
        unsigned long  ch0_ck_whole_ctrl_idle : 2;  /* bit[6-7]: DAC1时钟控制
                                                                 00：no delay
                                                                 01：delay 100ps（默认）
                                                                 10：150ps
                                                                 11：200ps */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_3_UNION;
#define ABB_CH0_RX_IDLE_ANA_3_ch0_ibias_qu_idle_START       (0)
#define ABB_CH0_RX_IDLE_ANA_3_ch0_ibias_qu_idle_END         (2)
#define ABB_CH0_RX_IDLE_ANA_3_ch0_rx_ibct_dac_idle_START    (3)
#define ABB_CH0_RX_IDLE_ANA_3_ch0_rx_ibct_dac_idle_END      (5)
#define ABB_CH0_RX_IDLE_ANA_3_ch0_ck_whole_ctrl_idle_START  (6)
#define ABB_CH0_RX_IDLE_ANA_3_ch0_ck_whole_ctrl_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_4_UNION
 结构说明  : CH0_RX_IDLE_ANA_4 寄存器结构定义。地址偏移量:0xC4A，初值:0x3C，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr10。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_qu_lp_idle          : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                  1100：其它模式
                                                                  0000：2G模式 */
        unsigned long  ch0_ts_delay_idle       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                  00 0.5TS LTE/WDC/3G/2G
                                                                  01 0.6TS
                                                                  10 0.65TS
                                                                  11 0.7TS  CA */
        unsigned long  ch0_dem_output_sel_idle : 1;  /* bit[6]  : DWA和CLA选择
                                                                  0：DWA
                                                                  1：CLA */
        unsigned long  ch0_dem_enb_idle        : 1;  /* bit[7]  : DEM 使能非
                                                                  0：使能DEM
                                                                  1：PD DEM */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_4_UNION;
#define ABB_CH0_RX_IDLE_ANA_4_ch0_qu_lp_idle_START           (0)
#define ABB_CH0_RX_IDLE_ANA_4_ch0_qu_lp_idle_END             (3)
#define ABB_CH0_RX_IDLE_ANA_4_ch0_ts_delay_idle_START        (4)
#define ABB_CH0_RX_IDLE_ANA_4_ch0_ts_delay_idle_END          (5)
#define ABB_CH0_RX_IDLE_ANA_4_ch0_dem_output_sel_idle_START  (6)
#define ABB_CH0_RX_IDLE_ANA_4_ch0_dem_output_sel_idle_END    (6)
#define ABB_CH0_RX_IDLE_ANA_4_ch0_dem_enb_idle_START         (7)
#define ABB_CH0_RX_IDLE_ANA_4_ch0_dem_enb_idle_END           (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_5_UNION
 结构说明  : CH0_RX_IDLE_ANA_5 寄存器结构定义。地址偏移量:0xC4B，初值:0x80，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr11。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0                 : 1;  /* bit[0]  : 保留 */
        unsigned long  ch0_ibmode_qu_idle         : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                     000： 1.0x
                                                                     001： 0.8x
                                                                     010： 0.6x
                                                                     011： 0.4x
                                                                     100： 0.2x
                                                                     101： 1.6x
                                                                     110： 1.4x
                                                                     111： 1.2x */
        unsigned long  reserved_1                 : 2;  /* bit[4-5]: 保留 */
        unsigned long  ch0_adc_st3_cap_multi_idle : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                     00：X1
                                                                     01：X1.5
                                                                     10：X1.25(默认)
                                                                     11：X1.125 */
        unsigned long  reserved_butt              : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_5_UNION;
#define ABB_CH0_RX_IDLE_ANA_5_ch0_ibmode_qu_idle_START          (1)
#define ABB_CH0_RX_IDLE_ANA_5_ch0_ibmode_qu_idle_END            (3)
#define ABB_CH0_RX_IDLE_ANA_5_ch0_adc_st3_cap_multi_idle_START  (6)
#define ABB_CH0_RX_IDLE_ANA_5_ch0_adc_st3_cap_multi_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_6_UNION
 结构说明  : CH0_RX_IDLE_ANA_6 寄存器结构定义。地址偏移量:0xC4C，初值:0x0F，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr12。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_qu_ctrl_idle : 6;
        unsigned long  reserved            : 1;  /* bit[6]  : 保留 */
        unsigned long  ch0_clk_inv_idle    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                              0：正沿
                                                              1：反沿 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_6_UNION;
#define ABB_CH0_RX_IDLE_ANA_6_ch0_ck_qu_ctrl_idle_START  (0)
#define ABB_CH0_RX_IDLE_ANA_6_ch0_ck_qu_ctrl_idle_END    (5)
#define ABB_CH0_RX_IDLE_ANA_6_ch0_clk_inv_idle_START     (7)
#define ABB_CH0_RX_IDLE_ANA_6_ch0_clk_inv_idle_END       (7)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_7_UNION
 结构说明  : CH0_RX_IDLE_ANA_7 寄存器结构定义。地址偏移量:0xC4D，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr13。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_bias_ctrl_idle : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 2.0x
                                                                110： 1.6x
                                                                111： 1.2x */
        unsigned long  ch0_gmbias_sel_idle   : 1;  /* bit[3]  : ADC gmbias 选择
                                                                0：不选择 gmbias 
                                                                1：选择 gmbias */
        unsigned long  reserved              : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_7_UNION;
#define ABB_CH0_RX_IDLE_ANA_7_ch0_rx_bias_ctrl_idle_START  (0)
#define ABB_CH0_RX_IDLE_ANA_7_ch0_rx_bias_ctrl_idle_END    (2)
#define ABB_CH0_RX_IDLE_ANA_7_ch0_gmbias_sel_idle_START    (3)
#define ABB_CH0_RX_IDLE_ANA_7_ch0_gmbias_sel_idle_END      (3)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_8_UNION
 结构说明  : CH0_RX_IDLE_ANA_8 寄存器结构定义。地址偏移量:0xC4E，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0          : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch0_rx_dem_mod_idle : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                              000：DWA
                                                              001：CLA1
                                                              010：CLA2
                                                              011：CLA3
                                                              100：CLA4
                                                              101：CLA5
                                                              110：CLA6
                                                              111：CLA7 */
        unsigned long  reserved_1          : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_8_UNION;
#define ABB_CH0_RX_IDLE_ANA_8_ch0_rx_dem_mod_idle_START  (4)
#define ABB_CH0_RX_IDLE_ANA_8_ch0_rx_dem_mod_idle_END    (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_9_UNION
 结构说明  : CH0_RX_IDLE_ANA_9 寄存器结构定义。地址偏移量:0xC4F，初值:0x03，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_tune_half_idle : 6;
        unsigned long  ch0_dclk_inv_idle     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                                0：正沿
                                                                1：反沿 */
        unsigned long  reserved              : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_9_UNION;
#define ABB_CH0_RX_IDLE_ANA_9_ch0_ck_tune_half_idle_START  (0)
#define ABB_CH0_RX_IDLE_ANA_9_ch0_ck_tune_half_idle_END    (5)
#define ABB_CH0_RX_IDLE_ANA_9_ch0_dclk_inv_idle_START      (6)
#define ABB_CH0_RX_IDLE_ANA_9_ch0_dclk_inv_idle_END        (6)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_10_UNION
 结构说明  : CH0_RX_IDLE_ANA_10 寄存器结构定义。地址偏移量:0xC50，初值:0x10，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr16。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_int3_res_ctrl_idle : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                                 CA mode:  000
                                                                 LTE mode: 100
                                                                 WDC mode: 110
                                                                 Other mode: 111 */
        unsigned long  reserved_0             : 1;  /* bit[3]  : 保留 */
        unsigned long  ch0_int3_res3_sel_idle : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                                 0：自动配置（无效，不要配置成0）
                                                                 1：寄存器配置 */
        unsigned long  reserved_1             : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_10_UNION;
#define ABB_CH0_RX_IDLE_ANA_10_ch0_int3_res_ctrl_idle_START  (0)
#define ABB_CH0_RX_IDLE_ANA_10_ch0_int3_res_ctrl_idle_END    (2)
#define ABB_CH0_RX_IDLE_ANA_10_ch0_int3_res3_sel_idle_START  (4)
#define ABB_CH0_RX_IDLE_ANA_10_ch0_int3_res3_sel_idle_END    (4)


/*****************************************************************************
 结构名    : ABB_CH0_RX_IDLE_ANA_11_UNION
 结构说明  : CH0_RX_IDLE_ANA_11 寄存器结构定义。地址偏移量:0xC51，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch0_reg_analog_wr17。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_scpll_sel_idle : 1;  /* bit[0]  : CH0 RX对SCPLL的选择：
                                                                0：选择SCPLL0
                                                                1：选择SCPLL1 */
        unsigned long  reserved              : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_RX_IDLE_ANA_11_UNION;
#define ABB_CH0_RX_IDLE_ANA_11_ch0_rx_scpll_sel_idle_START  (0)
#define ABB_CH0_RX_IDLE_ANA_11_ch0_rx_scpll_sel_idle_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_REG_DEBUG_ANA04_UNION
 结构说明  : CH0_REG_DEBUG_ANA04 寄存器结构定义。地址偏移量:0xC54，初值:0x03，宽度:8
 寄存器说明: CH0模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rx_qu_cal_en     : 1;  /* bit[0]  : ADC 量化器校准使能
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch0_rx_op1_cal_start : 1;  /* bit[1]  : ADC OP1 offset calibration启动：
                                                               0：不启动
                                                               1：启动 */
        unsigned long  ch0_rx_op1_cal_en    : 1;  /* bit[2]  : ADC op1 offset校准使能
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch0_rx_vcm_adj_en    : 1;  /* bit[3]  : ADC 输入共模调整使能
                                                               0：不使能共模调整电路
                                                               1：使能共模调整电路 */
        unsigned long  ch0_rx_vcm_sel       : 1;  /* bit[4]  : ADC输入共模选择
                                                               0：0.65V
                                                               1：0.5V */
        unsigned long  reserved             : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_DEBUG_ANA04_UNION;
#define ABB_CH0_REG_DEBUG_ANA04_ch0_rx_qu_cal_en_START      (0)
#define ABB_CH0_REG_DEBUG_ANA04_ch0_rx_qu_cal_en_END        (0)
#define ABB_CH0_REG_DEBUG_ANA04_ch0_rx_op1_cal_start_START  (1)
#define ABB_CH0_REG_DEBUG_ANA04_ch0_rx_op1_cal_start_END    (1)
#define ABB_CH0_REG_DEBUG_ANA04_ch0_rx_op1_cal_en_START     (2)
#define ABB_CH0_REG_DEBUG_ANA04_ch0_rx_op1_cal_en_END       (2)
#define ABB_CH0_REG_DEBUG_ANA04_ch0_rx_vcm_adj_en_START     (3)
#define ABB_CH0_REG_DEBUG_ANA04_ch0_rx_vcm_adj_en_END       (3)
#define ABB_CH0_REG_DEBUG_ANA04_ch0_rx_vcm_sel_START        (4)
#define ABB_CH0_REG_DEBUG_ANA04_ch0_rx_vcm_sel_END          (4)


/*****************************************************************************
 结构名    : ABB_CH0_REG_DEBUG_ANA05_UNION
 结构说明  : CH0_REG_DEBUG_ANA05 寄存器结构定义。地址偏移量:0xC55，初值:0x28，宽度:8
 寄存器说明: CH0模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_pup_ck_ctrl     : 1;  /* bit[0]  : ADC pump时钟门控
                                                              1：可关闭
                                                              0：一直打开 */
        unsigned long  ch0_pupup_mode      : 1;  /* bit[1]  : ADC启动选择
                                                              0：自动启动
                                                              1：手动启动 */
        unsigned long  ch0_start_rx_cktune : 1;  /* bit[2]  : 上升沿启动CK Tuning */
        unsigned long  reserved            : 1;  /* bit[3]  : 保留 */
        unsigned long  ch0_rc_code_sel     : 1;  /* bit[4]  : RC tunning码选择
                                                              0：自动
                                                              1：来自寄存器 */
        unsigned long  ch0_ol_ct           : 3;  /* bit[5-7]: overload 码配置
                                                              00：16个连续最大码或者最小码
                                                              01：8个连续最大码或者最小码
                                                              10：4个连续最大码或者最小码
                                                              11：关闭Overload检测 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_DEBUG_ANA05_UNION;
#define ABB_CH0_REG_DEBUG_ANA05_ch0_pup_ck_ctrl_START      (0)
#define ABB_CH0_REG_DEBUG_ANA05_ch0_pup_ck_ctrl_END        (0)
#define ABB_CH0_REG_DEBUG_ANA05_ch0_pupup_mode_START       (1)
#define ABB_CH0_REG_DEBUG_ANA05_ch0_pupup_mode_END         (1)
#define ABB_CH0_REG_DEBUG_ANA05_ch0_start_rx_cktune_START  (2)
#define ABB_CH0_REG_DEBUG_ANA05_ch0_start_rx_cktune_END    (2)
#define ABB_CH0_REG_DEBUG_ANA05_ch0_rc_code_sel_START      (4)
#define ABB_CH0_REG_DEBUG_ANA05_ch0_rc_code_sel_END        (4)
#define ABB_CH0_REG_DEBUG_ANA05_ch0_ol_ct_START            (5)
#define ABB_CH0_REG_DEBUG_ANA05_ch0_ol_ct_END              (7)


/*****************************************************************************
 结构名    : ABB_CH0_REG_DEBUG_ANA10_UNION
 结构说明  : CH0_REG_DEBUG_ANA10 寄存器结构定义。地址偏移量:0xC5A，初值:0x10，宽度:8
 寄存器说明: CH0模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_drv_buf_ct   : 3;  /* bit[0-2]: ADC 差分Buffer电流调节控制
                                                           000：5u
                                                           001：4u
                                                           010：3u
                                                           011：2u
                                                           100：2u
                                                           101：10u
                                                           110：8u
                                                           111：6u */
        unsigned long  reserved_0       : 1;  /* bit[3]  : 保留 */
        unsigned long  ch0_rx_auto_tune : 1;  /* bit[4]  : RX ADC自动tuning控制（用于数字部分控制）
                                                           0：手动tuning，tuning选择RX_TUNE1,RX_TUNE2,RX_TUNE3的值(默认)
                                                           1：自动tuning，RX通道的calibration值来自REG_DEBUG_ANA12 */
        unsigned long  reserved_1       : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_DEBUG_ANA10_UNION;
#define ABB_CH0_REG_DEBUG_ANA10_ch0_drv_buf_ct_START    (0)
#define ABB_CH0_REG_DEBUG_ANA10_ch0_drv_buf_ct_END      (2)
#define ABB_CH0_REG_DEBUG_ANA10_ch0_rx_auto_tune_START  (4)
#define ABB_CH0_REG_DEBUG_ANA10_ch0_rx_auto_tune_END    (4)


/*****************************************************************************
 结构名    : ABB_CH0_REG_DEBUG_ANA11_UNION
 结构说明  : CH0_REG_DEBUG_ANA11 寄存器结构定义。地址偏移量:0xC5B，初值:0x00，宽度:8
 寄存器说明: CH0模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_op1_cal_sw      : 1;  /* bit[0]  : 运放offset是否起作用控制：
                                                              0：无效
                                                              1：有效 */
        unsigned long  ch0_op1_cal_trim_sw : 1;  /* bit[1]  : RXADC中第一级积分器运放offset校准值调整控制：
                                                              0：无效
                                                              1：有效 */
        unsigned long  reserved            : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_DEBUG_ANA11_UNION;
#define ABB_CH0_REG_DEBUG_ANA11_ch0_op1_cal_sw_START       (0)
#define ABB_CH0_REG_DEBUG_ANA11_ch0_op1_cal_sw_END         (0)
#define ABB_CH0_REG_DEBUG_ANA11_ch0_op1_cal_trim_sw_START  (1)
#define ABB_CH0_REG_DEBUG_ANA11_ch0_op1_cal_trim_sw_END    (1)


/*****************************************************************************
 结构名    : ABB_CH0_REG_DEBUG_ANA13_UNION
 结构说明  : CH0_REG_DEBUG_ANA13 寄存器结构定义。地址偏移量:0xC5D，初值:0x00，宽度:8
 寄存器说明: CH0模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_tuning_val_en : 1;  /* bit[0]  : Tuning code来源选择(用于数字部分控制)：
                                                            0：寄存器配置（默认）
                                                            1：自动更新 */
        unsigned long  reserved          : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_DEBUG_ANA13_UNION;
#define ABB_CH0_REG_DEBUG_ANA13_ch0_tuning_val_en_START  (0)
#define ABB_CH0_REG_DEBUG_ANA13_ch0_tuning_val_en_END    (0)


/*****************************************************************************
 结构名    : ABB_CH0_REG_ANALOG_RO0_UNION
 结构说明  : CH0_REG_ANALOG_RO0 寄存器结构定义。地址偏移量:0xC5E，初值:0x00，宽度:8
 寄存器说明: CH0模拟只读寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_rxa_op1_cal_ok : 1;  /* bit[0]  : RXA OP1 offset校准完成标志位：
                                                             0:校准未完成
                                                             1:校准完成 */
        unsigned long  ch0_rxb_op1_cal_ok : 1;  /* bit[1]  : RXB OP1 offset校准完成标志位：
                                                             0:校准未完成
                                                             1:校准完成 */
        unsigned long  reserved           : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_ANALOG_RO0_UNION;
#define ABB_CH0_REG_ANALOG_RO0_ch0_rxa_op1_cal_ok_START  (0)
#define ABB_CH0_REG_ANALOG_RO0_ch0_rxa_op1_cal_ok_END    (0)
#define ABB_CH0_REG_ANALOG_RO0_ch0_rxb_op1_cal_ok_START  (1)
#define ABB_CH0_REG_ANALOG_RO0_ch0_rxb_op1_cal_ok_END    (1)


/*****************************************************************************
 结构名    : ABB_CH0_REG_ANALOG_RO1_UNION
 结构说明  : CH0_REG_ANALOG_RO1 寄存器结构定义。地址偏移量:0xC5F，初值:0x00，宽度:8
 寄存器说明: CH0模拟只读寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch0_ck_tune_code : 6;  /* bit[0-5]: RX CK TUNE CODE */
        unsigned long  reserved         : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH0_REG_ANALOG_RO1_UNION;
#define ABB_CH0_REG_ANALOG_RO1_ch0_ck_tune_code_START  (0)
#define ABB_CH0_REG_ANALOG_RO1_ch0_ck_tune_code_END    (5)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_0_UNION
 结构说明  : CH1_RX_2G_ANA_0 寄存器结构定义。地址偏移量:0xC80，初值:0xF3，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr06。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_mode_clk_2g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G 
                                                             001：3G
                                                             010：3G_DC &amp; TDS
                                                             011：2G(默认)
                                                             100：CA
                                                             101：CDMA
                                                             others:CDMA */
        unsigned long  reserved           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch1_rxb_q_pd_2g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXQ_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxb_i_pd_2g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxa_q_pd_2g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxa_i_pd_2g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_0_UNION;
#define ABB_CH1_RX_2G_ANA_0_ch1_rx_mode_clk_2g_START  (0)
#define ABB_CH1_RX_2G_ANA_0_ch1_rx_mode_clk_2g_END    (2)
#define ABB_CH1_RX_2G_ANA_0_ch1_rxb_q_pd_2g_START     (4)
#define ABB_CH1_RX_2G_ANA_0_ch1_rxb_q_pd_2g_END       (4)
#define ABB_CH1_RX_2G_ANA_0_ch1_rxb_i_pd_2g_START     (5)
#define ABB_CH1_RX_2G_ANA_0_ch1_rxb_i_pd_2g_END       (5)
#define ABB_CH1_RX_2G_ANA_0_ch1_rxa_q_pd_2g_START     (6)
#define ABB_CH1_RX_2G_ANA_0_ch1_rxa_q_pd_2g_END       (6)
#define ABB_CH1_RX_2G_ANA_0_ch1_rxa_i_pd_2g_START     (7)
#define ABB_CH1_RX_2G_ANA_0_ch1_rxa_i_pd_2g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_1_UNION
 结构说明  : CH1_RX_2G_ANA_1 寄存器结构定义。地址偏移量:0xC81，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr07。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved     : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch1_ibct3_2g : 2;  /* bit[2-3]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch1_ibct2_2g : 2;  /* bit[4-5]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch1_ibct1_2g : 2;  /* bit[6-7]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_1_UNION;
#define ABB_CH1_RX_2G_ANA_1_ch1_ibct3_2g_START  (2)
#define ABB_CH1_RX_2G_ANA_1_ch1_ibct3_2g_END    (3)
#define ABB_CH1_RX_2G_ANA_1_ch1_ibct2_2g_START  (4)
#define ABB_CH1_RX_2G_ANA_1_ch1_ibct2_2g_END    (5)
#define ABB_CH1_RX_2G_ANA_1_ch1_ibct1_2g_START  (6)
#define ABB_CH1_RX_2G_ANA_1_ch1_ibct1_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_2_UNION
 结构说明  : CH1_RX_2G_ANA_2 寄存器结构定义。地址偏移量:0xC82，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr08。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibct_stg12_2g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch1_ibct_stg3_2g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch1_pdm_ctrl_2g   : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  reserved          : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_2_UNION;
#define ABB_CH1_RX_2G_ANA_2_ch1_ibct_stg12_2g_START  (0)
#define ABB_CH1_RX_2G_ANA_2_ch1_ibct_stg12_2g_END    (2)
#define ABB_CH1_RX_2G_ANA_2_ch1_ibct_stg3_2g_START   (3)
#define ABB_CH1_RX_2G_ANA_2_ch1_ibct_stg3_2g_END     (5)
#define ABB_CH1_RX_2G_ANA_2_ch1_pdm_ctrl_2g_START    (6)
#define ABB_CH1_RX_2G_ANA_2_ch1_pdm_ctrl_2g_END      (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_3_UNION
 结构说明  : CH1_RX_2G_ANA_3 寄存器结构定义。地址偏移量:0xC83，初值:0x40，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr09。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibias_qu_2g      : 3;  /* bit[0-2]: 量化器电流调节控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch1_rx_ibct_dac_2g   : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch1_ck_whole_ctrl_2g : 2;  /* bit[6-7]: DAC1时钟控制
                                                               00：no delay
                                                               01：delay 100ps（默认）
                                                               10：150ps
                                                               11：200ps */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_3_UNION;
#define ABB_CH1_RX_2G_ANA_3_ch1_ibias_qu_2g_START       (0)
#define ABB_CH1_RX_2G_ANA_3_ch1_ibias_qu_2g_END         (2)
#define ABB_CH1_RX_2G_ANA_3_ch1_rx_ibct_dac_2g_START    (3)
#define ABB_CH1_RX_2G_ANA_3_ch1_rx_ibct_dac_2g_END      (5)
#define ABB_CH1_RX_2G_ANA_3_ch1_ck_whole_ctrl_2g_START  (6)
#define ABB_CH1_RX_2G_ANA_3_ch1_ck_whole_ctrl_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_4_UNION
 结构说明  : CH1_RX_2G_ANA_4 寄存器结构定义。地址偏移量:0xC84，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr10。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_qu_lp_2g          : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch1_ts_delay_2g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch1_dem_output_sel_2g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch1_dem_enb_2g        : 1;  /* bit[7]  : DEM 使能
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_4_UNION;
#define ABB_CH1_RX_2G_ANA_4_ch1_qu_lp_2g_START           (0)
#define ABB_CH1_RX_2G_ANA_4_ch1_qu_lp_2g_END             (3)
#define ABB_CH1_RX_2G_ANA_4_ch1_ts_delay_2g_START        (4)
#define ABB_CH1_RX_2G_ANA_4_ch1_ts_delay_2g_END          (5)
#define ABB_CH1_RX_2G_ANA_4_ch1_dem_output_sel_2g_START  (6)
#define ABB_CH1_RX_2G_ANA_4_ch1_dem_output_sel_2g_END    (6)
#define ABB_CH1_RX_2G_ANA_4_ch1_dem_enb_2g_START         (7)
#define ABB_CH1_RX_2G_ANA_4_ch1_dem_enb_2g_END           (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_5_UNION
 结构说明  : CH1_RX_2G_ANA_5 寄存器结构定义。地址偏移量:0xC85，初值:0x80，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr11。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0               : 1;  /* bit[0]  : 保留 */
        unsigned long  ch1_ibmode_qu_2g         : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                   000： 1.0x
                                                                   001： 0.8x
                                                                   010： 0.6x
                                                                   011： 0.4x
                                                                   100： 0.2x
                                                                   101： 1.6x
                                                                   110： 1.4x
                                                                   111： 1.2x */
        unsigned long  reserved_1               : 2;  /* bit[4-5]: 保留 */
        unsigned long  ch1_adc_st3_cap_multi_2g : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                   00：X1
                                                                   01：X1.5
                                                                   10：X1.25(默认)
                                                                   11：X1.125 */
        unsigned long  reserved_butt            : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_5_UNION;
#define ABB_CH1_RX_2G_ANA_5_ch1_ibmode_qu_2g_START          (1)
#define ABB_CH1_RX_2G_ANA_5_ch1_ibmode_qu_2g_END            (3)
#define ABB_CH1_RX_2G_ANA_5_ch1_adc_st3_cap_multi_2g_START  (6)
#define ABB_CH1_RX_2G_ANA_5_ch1_adc_st3_cap_multi_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_6_UNION
 结构说明  : CH1_RX_2G_ANA_6 寄存器结构定义。地址偏移量:0xC86，初值:0x0F，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr12。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_qu_ctrl_2g : 6;
        unsigned long  reserved          : 1;  /* bit[6]  : 保留 */
        unsigned long  ch1_clk_inv_2g    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                            0：正沿
                                                            1：反沿 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_6_UNION;
#define ABB_CH1_RX_2G_ANA_6_ch1_ck_qu_ctrl_2g_START  (0)
#define ABB_CH1_RX_2G_ANA_6_ch1_ck_qu_ctrl_2g_END    (5)
#define ABB_CH1_RX_2G_ANA_6_ch1_clk_inv_2g_START     (7)
#define ABB_CH1_RX_2G_ANA_6_ch1_clk_inv_2g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_7_UNION
 结构说明  : CH1_RX_2G_ANA_7 寄存器结构定义。地址偏移量:0xC87，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr13。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_bias_ctrl_2g : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch1_gmbias_sel_2g   : 1;  /* bit[3]  : ADC gmbias 选择
                                                              0：不选择 gmbias 
                                                              1：选择 gmbias */
        unsigned long  reserved            : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_7_UNION;
#define ABB_CH1_RX_2G_ANA_7_ch1_rx_bias_ctrl_2g_START  (0)
#define ABB_CH1_RX_2G_ANA_7_ch1_rx_bias_ctrl_2g_END    (2)
#define ABB_CH1_RX_2G_ANA_7_ch1_gmbias_sel_2g_START    (3)
#define ABB_CH1_RX_2G_ANA_7_ch1_gmbias_sel_2g_END      (3)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_8_UNION
 结构说明  : CH1_RX_2G_ANA_8 寄存器结构定义。地址偏移量:0xC88，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0     : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch1_dem_mod_2g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  reserved_1     : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_8_UNION;
#define ABB_CH1_RX_2G_ANA_8_ch1_dem_mod_2g_START  (4)
#define ABB_CH1_RX_2G_ANA_8_ch1_dem_mod_2g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_9_UNION
 结构说明  : CH1_RX_2G_ANA_9 寄存器结构定义。地址偏移量:0xC89，初值:0x03，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_tune_half_2g : 6;
        unsigned long  ch1_dclk_inv_2g     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                              0：正沿
                                                              1：反沿 */
        unsigned long  reserved            : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_9_UNION;
#define ABB_CH1_RX_2G_ANA_9_ch1_ck_tune_half_2g_START  (0)
#define ABB_CH1_RX_2G_ANA_9_ch1_ck_tune_half_2g_END    (5)
#define ABB_CH1_RX_2G_ANA_9_ch1_dclk_inv_2g_START      (6)
#define ABB_CH1_RX_2G_ANA_9_ch1_dclk_inv_2g_END        (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_10_UNION
 结构说明  : CH1_RX_2G_ANA_10 寄存器结构定义。地址偏移量:0xC8A，初值:0x17，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr16。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_int3_res_ctrl_2g : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                               CA mode:  000
                                                               LTE mode: 100
                                                               WDC mode: 110
                                                               Other mode: 111 */
        unsigned long  reserved_0           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch1_int3_res_sel_2g  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                               0：自动配置（无效，不要配置成0）
                                                               1：寄存器配置 */
        unsigned long  reserved_1           : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_10_UNION;
#define ABB_CH1_RX_2G_ANA_10_ch1_int3_res_ctrl_2g_START  (0)
#define ABB_CH1_RX_2G_ANA_10_ch1_int3_res_ctrl_2g_END    (2)
#define ABB_CH1_RX_2G_ANA_10_ch1_int3_res_sel_2g_START   (4)
#define ABB_CH1_RX_2G_ANA_10_ch1_int3_res_sel_2g_END     (4)


/*****************************************************************************
 结构名    : ABB_CH1_RX_2G_ANA_11_UNION
 结构说明  : CH1_RX_2G_ANA_11 寄存器结构定义。地址偏移量:0xC8B，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr17。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_scpll_sel_2g : 1;  /* bit[0]  : CH1 RX对SCPLL的选择：
                                                              0：选择SCPLL0
                                                              1：选择SCPLL1 */
        unsigned long  reserved            : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_2G_ANA_11_UNION;
#define ABB_CH1_RX_2G_ANA_11_ch1_rx_scpll_sel_2g_START  (0)
#define ABB_CH1_RX_2G_ANA_11_ch1_rx_scpll_sel_2g_END    (0)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_0_UNION
 结构说明  : CH1_RX_3G_ANA_0 寄存器结构定义。地址偏移量:0xC8E，初值:0xF1，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr06。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_mode_clk_3g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G 
                                                             001：3G(默认)
                                                             010：3G_DC &amp; TDS 
                                                             011：2G
                                                             100：CA
                                                             101：CDMA
                                                             others:CDMA */
        unsigned long  reserved           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch1_rxb_q_pd_3g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxb_i_pd_3g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxa_q_pd_3g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxa_i_pd_3g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_0_UNION;
#define ABB_CH1_RX_3G_ANA_0_ch1_rx_mode_clk_3g_START  (0)
#define ABB_CH1_RX_3G_ANA_0_ch1_rx_mode_clk_3g_END    (2)
#define ABB_CH1_RX_3G_ANA_0_ch1_rxb_q_pd_3g_START     (4)
#define ABB_CH1_RX_3G_ANA_0_ch1_rxb_q_pd_3g_END       (4)
#define ABB_CH1_RX_3G_ANA_0_ch1_rxb_i_pd_3g_START     (5)
#define ABB_CH1_RX_3G_ANA_0_ch1_rxb_i_pd_3g_END       (5)
#define ABB_CH1_RX_3G_ANA_0_ch1_rxa_q_pd_3g_START     (6)
#define ABB_CH1_RX_3G_ANA_0_ch1_rxa_q_pd_3g_END       (6)
#define ABB_CH1_RX_3G_ANA_0_ch1_rxa_i_pd_3g_START     (7)
#define ABB_CH1_RX_3G_ANA_0_ch1_rxa_i_pd_3g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_1_UNION
 结构说明  : CH1_RX_3G_ANA_1 寄存器结构定义。地址偏移量:0xC8F，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr07。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved      : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch1_ibct4_3g  : 2;  /* bit[2-3]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  ch1_ibct3_3g  : 2;  /* bit[4-5]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  ch1_ibct12_3g : 2;  /* bit[6-7]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_1_UNION;
#define ABB_CH1_RX_3G_ANA_1_ch1_ibct4_3g_START   (2)
#define ABB_CH1_RX_3G_ANA_1_ch1_ibct4_3g_END     (3)
#define ABB_CH1_RX_3G_ANA_1_ch1_ibct3_3g_START   (4)
#define ABB_CH1_RX_3G_ANA_1_ch1_ibct3_3g_END     (5)
#define ABB_CH1_RX_3G_ANA_1_ch1_ibct12_3g_START  (6)
#define ABB_CH1_RX_3G_ANA_1_ch1_ibct12_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_2_UNION
 结构说明  : CH1_RX_3G_ANA_2 寄存器结构定义。地址偏移量:0xC90，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr08。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibct_stg12_3g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch1_ibct_stg3_3g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch1_pdm_ctrl_3g   : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  reserved          : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_2_UNION;
#define ABB_CH1_RX_3G_ANA_2_ch1_ibct_stg12_3g_START  (0)
#define ABB_CH1_RX_3G_ANA_2_ch1_ibct_stg12_3g_END    (2)
#define ABB_CH1_RX_3G_ANA_2_ch1_ibct_stg3_3g_START   (3)
#define ABB_CH1_RX_3G_ANA_2_ch1_ibct_stg3_3g_END     (5)
#define ABB_CH1_RX_3G_ANA_2_ch1_pdm_ctrl_3g_START    (6)
#define ABB_CH1_RX_3G_ANA_2_ch1_pdm_ctrl_3g_END      (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_3_UNION
 结构说明  : CH1_RX_3G_ANA_3 寄存器结构定义。地址偏移量:0xC91，初值:0x40，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr09。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibias_qu_3g      : 3;  /* bit[0-2]: 量化器电流调节控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch1_rx_ibct_dac_3g   : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch1_ck_whole_ctrl_3g : 2;  /* bit[6-7]: DAC1时钟控制
                                                               00：no delay
                                                               01：delay 100ps（默认）
                                                               10：150ps
                                                               11：200ps */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_3_UNION;
#define ABB_CH1_RX_3G_ANA_3_ch1_ibias_qu_3g_START       (0)
#define ABB_CH1_RX_3G_ANA_3_ch1_ibias_qu_3g_END         (2)
#define ABB_CH1_RX_3G_ANA_3_ch1_rx_ibct_dac_3g_START    (3)
#define ABB_CH1_RX_3G_ANA_3_ch1_rx_ibct_dac_3g_END      (5)
#define ABB_CH1_RX_3G_ANA_3_ch1_ck_whole_ctrl_3g_START  (6)
#define ABB_CH1_RX_3G_ANA_3_ch1_ck_whole_ctrl_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_4_UNION
 结构说明  : CH1_RX_3G_ANA_4 寄存器结构定义。地址偏移量:0xC92，初值:0x0C，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr10。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_qu_lp_3g          : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch1_ts_delay_3g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch1_dem_output_sel_3g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch1_dem_enb_3g        : 1;  /* bit[7]  : DEM 使能非
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_4_UNION;
#define ABB_CH1_RX_3G_ANA_4_ch1_qu_lp_3g_START           (0)
#define ABB_CH1_RX_3G_ANA_4_ch1_qu_lp_3g_END             (3)
#define ABB_CH1_RX_3G_ANA_4_ch1_ts_delay_3g_START        (4)
#define ABB_CH1_RX_3G_ANA_4_ch1_ts_delay_3g_END          (5)
#define ABB_CH1_RX_3G_ANA_4_ch1_dem_output_sel_3g_START  (6)
#define ABB_CH1_RX_3G_ANA_4_ch1_dem_output_sel_3g_END    (6)
#define ABB_CH1_RX_3G_ANA_4_ch1_dem_enb_3g_START         (7)
#define ABB_CH1_RX_3G_ANA_4_ch1_dem_enb_3g_END           (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_5_UNION
 结构说明  : CH1_RX_3G_ANA_5 寄存器结构定义。地址偏移量:0xC93，初值:0x80，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr11。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0               : 1;  /* bit[0]  : 保留 */
        unsigned long  ch1_ibmode_qu_3g         : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                   000： 1.0x
                                                                   001： 0.8x
                                                                   010： 0.6x
                                                                   011： 0.4x
                                                                   100： 0.2x
                                                                   101： 1.6x
                                                                   110： 1.4x
                                                                   111： 1.2x */
        unsigned long  reserved_1               : 2;  /* bit[4-5]: 保留 */
        unsigned long  ch1_adc_st3_cap_multi_3g : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                   00：X1
                                                                   01：X1.5
                                                                   10：X1.25(默认)
                                                                   11：X1.125 */
        unsigned long  reserved_butt            : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_5_UNION;
#define ABB_CH1_RX_3G_ANA_5_ch1_ibmode_qu_3g_START          (1)
#define ABB_CH1_RX_3G_ANA_5_ch1_ibmode_qu_3g_END            (3)
#define ABB_CH1_RX_3G_ANA_5_ch1_adc_st3_cap_multi_3g_START  (6)
#define ABB_CH1_RX_3G_ANA_5_ch1_adc_st3_cap_multi_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_6_UNION
 结构说明  : CH1_RX_3G_ANA_6 寄存器结构定义。地址偏移量:0xC94，初值:0x0F，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr12。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_qu_ctrl_3g : 6;
        unsigned long  reserved          : 1;  /* bit[6]  : 保留 */
        unsigned long  ch1_clk_inv_3g    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                            0：正沿
                                                            1：反沿 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_6_UNION;
#define ABB_CH1_RX_3G_ANA_6_ch1_ck_qu_ctrl_3g_START  (0)
#define ABB_CH1_RX_3G_ANA_6_ch1_ck_qu_ctrl_3g_END    (5)
#define ABB_CH1_RX_3G_ANA_6_ch1_clk_inv_3g_START     (7)
#define ABB_CH1_RX_3G_ANA_6_ch1_clk_inv_3g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_7_UNION
 结构说明  : CH1_RX_3G_ANA_7 寄存器结构定义。地址偏移量:0xC95，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr13。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_bias_ctrl_3g : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch1_gmbias_sel_3g   : 1;  /* bit[3]  : ADC gmbias 选择
                                                              0：不选择 gmbias 
                                                              1：选择 gmbias */
        unsigned long  reserved            : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_7_UNION;
#define ABB_CH1_RX_3G_ANA_7_ch1_rx_bias_ctrl_3g_START  (0)
#define ABB_CH1_RX_3G_ANA_7_ch1_rx_bias_ctrl_3g_END    (2)
#define ABB_CH1_RX_3G_ANA_7_ch1_gmbias_sel_3g_START    (3)
#define ABB_CH1_RX_3G_ANA_7_ch1_gmbias_sel_3g_END      (3)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_8_UNION
 结构说明  : CH1_RX_3G_ANA_8 寄存器结构定义。地址偏移量:0xC96，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0     : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch1_dem_mod_3g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  reserved_1     : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_8_UNION;
#define ABB_CH1_RX_3G_ANA_8_ch1_dem_mod_3g_START  (4)
#define ABB_CH1_RX_3G_ANA_8_ch1_dem_mod_3g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_9_UNION
 结构说明  : CH1_RX_3G_ANA_9 寄存器结构定义。地址偏移量:0xC97，初值:0x03，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_tune_half_3g : 6;
        unsigned long  ch1_dclk_inv_3g     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                              0：正沿
                                                              1：反沿 */
        unsigned long  reserved            : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_9_UNION;
#define ABB_CH1_RX_3G_ANA_9_ch1_ck_tune_half_3g_START  (0)
#define ABB_CH1_RX_3G_ANA_9_ch1_ck_tune_half_3g_END    (5)
#define ABB_CH1_RX_3G_ANA_9_ch1_dclk_inv_3g_START      (6)
#define ABB_CH1_RX_3G_ANA_9_ch1_dclk_inv_3g_END        (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_10_UNION
 结构说明  : CH1_RX_3G_ANA_10 寄存器结构定义。地址偏移量:0xC98，初值:0x17，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr16。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_int3_res_ctrl_3g : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                               CA mode:  000
                                                               LTE mode: 100
                                                               WDC mode: 110
                                                               Other mode: 111 */
        unsigned long  reserved_0           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch1_int3_res_sel_3g  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                               0：自动配置（无效，不要配置成0）
                                                               1：寄存器配置 */
        unsigned long  reserved_1           : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_10_UNION;
#define ABB_CH1_RX_3G_ANA_10_ch1_int3_res_ctrl_3g_START  (0)
#define ABB_CH1_RX_3G_ANA_10_ch1_int3_res_ctrl_3g_END    (2)
#define ABB_CH1_RX_3G_ANA_10_ch1_int3_res_sel_3g_START   (4)
#define ABB_CH1_RX_3G_ANA_10_ch1_int3_res_sel_3g_END     (4)


/*****************************************************************************
 结构名    : ABB_CH1_RX_3G_ANA_11_UNION
 结构说明  : CH1_RX_3G_ANA_11 寄存器结构定义。地址偏移量:0xC99，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr17。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_scpll_sel_3g : 1;  /* bit[0]  : CH1 RX对SCPLL的选择：
                                                              0：选择SCPLL0
                                                              1：选择SCPLL1 */
        unsigned long  reserved            : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_3G_ANA_11_UNION;
#define ABB_CH1_RX_3G_ANA_11_ch1_rx_scpll_sel_3g_START  (0)
#define ABB_CH1_RX_3G_ANA_11_ch1_rx_scpll_sel_3g_END    (0)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_0_UNION
 结构说明  : CH1_RX_4G_ANA_0 寄存器结构定义。地址偏移量:0xC9C，初值:0xF0，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr06。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_mode_clk_4g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G (默认)
                                                             001：3G
                                                             010：3G_DC &amp; TDS
                                                             011：2G
                                                             100：CA
                                                             101：CDMA
                                                             others：CDMA */
        unsigned long  reserved           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch1_rxb_q_pd_4g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxb_i_pd_4g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxa_q_pd_4g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxa_i_pd_4g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_0_UNION;
#define ABB_CH1_RX_4G_ANA_0_ch1_rx_mode_clk_4g_START  (0)
#define ABB_CH1_RX_4G_ANA_0_ch1_rx_mode_clk_4g_END    (2)
#define ABB_CH1_RX_4G_ANA_0_ch1_rxb_q_pd_4g_START     (4)
#define ABB_CH1_RX_4G_ANA_0_ch1_rxb_q_pd_4g_END       (4)
#define ABB_CH1_RX_4G_ANA_0_ch1_rxb_i_pd_4g_START     (5)
#define ABB_CH1_RX_4G_ANA_0_ch1_rxb_i_pd_4g_END       (5)
#define ABB_CH1_RX_4G_ANA_0_ch1_rxa_q_pd_4g_START     (6)
#define ABB_CH1_RX_4G_ANA_0_ch1_rxa_q_pd_4g_END       (6)
#define ABB_CH1_RX_4G_ANA_0_ch1_rxa_i_pd_4g_START     (7)
#define ABB_CH1_RX_4G_ANA_0_ch1_rxa_i_pd_4g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_1_UNION
 结构说明  : CH1_RX_4G_ANA_1 寄存器结构定义。地址偏移量:0xC9D，初值:0x54，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr07。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved     : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch1_ibct3_4g : 2;  /* bit[2-3]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  ch1_ibct2_4g : 2;  /* bit[4-5]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  ch1_ibct1_4g : 2;  /* bit[6-7]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_1_UNION;
#define ABB_CH1_RX_4G_ANA_1_ch1_ibct3_4g_START  (2)
#define ABB_CH1_RX_4G_ANA_1_ch1_ibct3_4g_END    (3)
#define ABB_CH1_RX_4G_ANA_1_ch1_ibct2_4g_START  (4)
#define ABB_CH1_RX_4G_ANA_1_ch1_ibct2_4g_END    (5)
#define ABB_CH1_RX_4G_ANA_1_ch1_ibct1_4g_START  (6)
#define ABB_CH1_RX_4G_ANA_1_ch1_ibct1_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_2_UNION
 结构说明  : CH1_RX_4G_ANA_2 寄存器结构定义。地址偏移量:0xC9E，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr08。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibct_stg12_4g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch1_ibct_stg3_4g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch1_pdm_ctrl_4g   : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  reserved          : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_2_UNION;
#define ABB_CH1_RX_4G_ANA_2_ch1_ibct_stg12_4g_START  (0)
#define ABB_CH1_RX_4G_ANA_2_ch1_ibct_stg12_4g_END    (2)
#define ABB_CH1_RX_4G_ANA_2_ch1_ibct_stg3_4g_START   (3)
#define ABB_CH1_RX_4G_ANA_2_ch1_ibct_stg3_4g_END     (5)
#define ABB_CH1_RX_4G_ANA_2_ch1_pdm_ctrl_4g_START    (6)
#define ABB_CH1_RX_4G_ANA_2_ch1_pdm_ctrl_4g_END      (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_3_UNION
 结构说明  : CH1_RX_4G_ANA_3 寄存器结构定义。地址偏移量:0xC9F，初值:0x40，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr09。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibias_qu_4g      : 3;  /* bit[0-2]: 量化器电流调节控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch1_rx_ibct_dac_4g   : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch1_ck_whole_ctrl_4g : 2;  /* bit[6-7]: DAC1时钟控制
                                                               00：no delay
                                                               01：delay 100ps（默认）
                                                               10：150ps
                                                               11：200ps */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_3_UNION;
#define ABB_CH1_RX_4G_ANA_3_ch1_ibias_qu_4g_START       (0)
#define ABB_CH1_RX_4G_ANA_3_ch1_ibias_qu_4g_END         (2)
#define ABB_CH1_RX_4G_ANA_3_ch1_rx_ibct_dac_4g_START    (3)
#define ABB_CH1_RX_4G_ANA_3_ch1_rx_ibct_dac_4g_END      (5)
#define ABB_CH1_RX_4G_ANA_3_ch1_ck_whole_ctrl_4g_START  (6)
#define ABB_CH1_RX_4G_ANA_3_ch1_ck_whole_ctrl_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_4_UNION
 结构说明  : CH1_RX_4G_ANA_4 寄存器结构定义。地址偏移量:0xCA0，初值:0x0C，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr10。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_qu_lp_4g          : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch1_ts_delay_4g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch1_dem_output_sel_4g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch1_dem_enb_4g        : 1;  /* bit[7]  : DEM 使能非
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_4_UNION;
#define ABB_CH1_RX_4G_ANA_4_ch1_qu_lp_4g_START           (0)
#define ABB_CH1_RX_4G_ANA_4_ch1_qu_lp_4g_END             (3)
#define ABB_CH1_RX_4G_ANA_4_ch1_ts_delay_4g_START        (4)
#define ABB_CH1_RX_4G_ANA_4_ch1_ts_delay_4g_END          (5)
#define ABB_CH1_RX_4G_ANA_4_ch1_dem_output_sel_4g_START  (6)
#define ABB_CH1_RX_4G_ANA_4_ch1_dem_output_sel_4g_END    (6)
#define ABB_CH1_RX_4G_ANA_4_ch1_dem_enb_4g_START         (7)
#define ABB_CH1_RX_4G_ANA_4_ch1_dem_enb_4g_END           (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_5_UNION
 结构说明  : CH1_RX_4G_ANA_5 寄存器结构定义。地址偏移量:0xCA1，初值:0x80，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr11。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0               : 1;  /* bit[0]  : 保留 */
        unsigned long  ch1_ibmode_qu_4g         : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                   000： 1.0x
                                                                   001： 0.8x
                                                                   010： 0.6x
                                                                   011： 0.4x
                                                                   100： 0.2x
                                                                   101： 1.6x
                                                                   110： 1.4x
                                                                   111： 1.2x */
        unsigned long  reserved_1               : 2;  /* bit[4-5]: 保留 */
        unsigned long  ch1_adc_st3_cap_multi_4g : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                   00：X1
                                                                   01：X1.5
                                                                   10：X1.25(默认)
                                                                   11：X1.125 */
        unsigned long  reserved_butt            : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_5_UNION;
#define ABB_CH1_RX_4G_ANA_5_ch1_ibmode_qu_4g_START          (1)
#define ABB_CH1_RX_4G_ANA_5_ch1_ibmode_qu_4g_END            (3)
#define ABB_CH1_RX_4G_ANA_5_ch1_adc_st3_cap_multi_4g_START  (6)
#define ABB_CH1_RX_4G_ANA_5_ch1_adc_st3_cap_multi_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_6_UNION
 结构说明  : CH1_RX_4G_ANA_6 寄存器结构定义。地址偏移量:0xCA2，初值:0x0F，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr12。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_qu_ctrl_4g : 6;
        unsigned long  reserved          : 1;  /* bit[6]  : 保留 */
        unsigned long  ch1_clk_inv_4g    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                            0：正沿
                                                            1：反沿 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_6_UNION;
#define ABB_CH1_RX_4G_ANA_6_ch1_ck_qu_ctrl_4g_START  (0)
#define ABB_CH1_RX_4G_ANA_6_ch1_ck_qu_ctrl_4g_END    (5)
#define ABB_CH1_RX_4G_ANA_6_ch1_clk_inv_4g_START     (7)
#define ABB_CH1_RX_4G_ANA_6_ch1_clk_inv_4g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_7_UNION
 结构说明  : CH1_RX_4G_ANA_7 寄存器结构定义。地址偏移量:0xCA3，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr13。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_bias_ctrl_4g : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch1_gmbias_sel_4g   : 1;  /* bit[3]  : ADC gmbias 选择
                                                              0：不选择 gmbias 
                                                              1：选择 gmbias */
        unsigned long  reserved            : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_7_UNION;
#define ABB_CH1_RX_4G_ANA_7_ch1_rx_bias_ctrl_4g_START  (0)
#define ABB_CH1_RX_4G_ANA_7_ch1_rx_bias_ctrl_4g_END    (2)
#define ABB_CH1_RX_4G_ANA_7_ch1_gmbias_sel_4g_START    (3)
#define ABB_CH1_RX_4G_ANA_7_ch1_gmbias_sel_4g_END      (3)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_8_UNION
 结构说明  : CH1_RX_4G_ANA_8 寄存器结构定义。地址偏移量:0xCA4，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0     : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch1_dem_mod_4g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  reserved_1     : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_8_UNION;
#define ABB_CH1_RX_4G_ANA_8_ch1_dem_mod_4g_START  (4)
#define ABB_CH1_RX_4G_ANA_8_ch1_dem_mod_4g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_9_UNION
 结构说明  : CH1_RX_4G_ANA_9 寄存器结构定义。地址偏移量:0xCA5，初值:0x03，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_tune_half_4g : 6;
        unsigned long  ch1_dclk_inv_4g     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                              0：正沿
                                                              1：反沿 */
        unsigned long  reserved            : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_9_UNION;
#define ABB_CH1_RX_4G_ANA_9_ch1_ck_tune_half_4g_START  (0)
#define ABB_CH1_RX_4G_ANA_9_ch1_ck_tune_half_4g_END    (5)
#define ABB_CH1_RX_4G_ANA_9_ch1_dclk_inv_4g_START      (6)
#define ABB_CH1_RX_4G_ANA_9_ch1_dclk_inv_4g_END        (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_10_UNION
 结构说明  : CH1_RX_4G_ANA_10 寄存器结构定义。地址偏移量:0xCA6，初值:0x14，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr16。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_int3_res_ctrl_4g : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                               CA mode:  000
                                                               LTE mode: 100
                                                               WDC mode: 110
                                                               Other mode: 111 */
        unsigned long  reserved_0           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch1_int3_res_sel_4g  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                               0：自动配置（无效，不要配置成0）
                                                               1：寄存器配置 */
        unsigned long  reserved_1           : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_10_UNION;
#define ABB_CH1_RX_4G_ANA_10_ch1_int3_res_ctrl_4g_START  (0)
#define ABB_CH1_RX_4G_ANA_10_ch1_int3_res_ctrl_4g_END    (2)
#define ABB_CH1_RX_4G_ANA_10_ch1_int3_res_sel_4g_START   (4)
#define ABB_CH1_RX_4G_ANA_10_ch1_int3_res_sel_4g_END     (4)


/*****************************************************************************
 结构名    : ABB_CH1_RX_4G_ANA_11_UNION
 结构说明  : CH1_RX_4G_ANA_11 寄存器结构定义。地址偏移量:0xCA7，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr17。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_scpll_sel_4g : 1;  /* bit[0]  : CH1 RX对SCPLL的选择：
                                                              0：选择SCPLL0
                                                              1：选择SCPLL1 */
        unsigned long  reserved            : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_4G_ANA_11_UNION;
#define ABB_CH1_RX_4G_ANA_11_ch1_rx_scpll_sel_4g_START  (0)
#define ABB_CH1_RX_4G_ANA_11_ch1_rx_scpll_sel_4g_END    (0)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_0_UNION
 结构说明  : CH1_RX_TDS_ANA_0 寄存器结构定义。地址偏移量:0xCAA，初值:0xF2，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr06。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_mode_clk_tds : 3;  /* bit[0-2]: 模式控制：
                                                              000：4G 
                                                              001：3G
                                                              010：3G_DC &amp; TDS(默认)
                                                              011：2G
                                                              100：CA
                                                              101：CDMA
                                                              others：CDMA */
        unsigned long  reserved            : 1;  /* bit[3]  : 保留 */
        unsigned long  ch1_rxb_q_pd_tds    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxb_i_pd_tds    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxa_q_pd_tds    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch1_rxa_i_pd_tds    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_0_UNION;
#define ABB_CH1_RX_TDS_ANA_0_ch1_rx_mode_clk_tds_START  (0)
#define ABB_CH1_RX_TDS_ANA_0_ch1_rx_mode_clk_tds_END    (2)
#define ABB_CH1_RX_TDS_ANA_0_ch1_rxb_q_pd_tds_START     (4)
#define ABB_CH1_RX_TDS_ANA_0_ch1_rxb_q_pd_tds_END       (4)
#define ABB_CH1_RX_TDS_ANA_0_ch1_rxb_i_pd_tds_START     (5)
#define ABB_CH1_RX_TDS_ANA_0_ch1_rxb_i_pd_tds_END       (5)
#define ABB_CH1_RX_TDS_ANA_0_ch1_rxa_q_pd_tds_START     (6)
#define ABB_CH1_RX_TDS_ANA_0_ch1_rxa_q_pd_tds_END       (6)
#define ABB_CH1_RX_TDS_ANA_0_ch1_rxa_i_pd_tds_START     (7)
#define ABB_CH1_RX_TDS_ANA_0_ch1_rxa_i_pd_tds_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_1_UNION
 结构说明  : CH1_RX_TDS_ANA_1 寄存器结构定义。地址偏移量:0xCAB，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr07。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch1_ibct4_tds  : 2;  /* bit[2-3]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch1_ibct3_tds  : 2;  /* bit[4-5]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch1_ibct12_tds : 2;  /* bit[6-7]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_1_UNION;
#define ABB_CH1_RX_TDS_ANA_1_ch1_ibct4_tds_START   (2)
#define ABB_CH1_RX_TDS_ANA_1_ch1_ibct4_tds_END     (3)
#define ABB_CH1_RX_TDS_ANA_1_ch1_ibct3_tds_START   (4)
#define ABB_CH1_RX_TDS_ANA_1_ch1_ibct3_tds_END     (5)
#define ABB_CH1_RX_TDS_ANA_1_ch1_ibct12_tds_START  (6)
#define ABB_CH1_RX_TDS_ANA_1_ch1_ibct12_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_2_UNION
 结构说明  : CH1_RX_TDS_ANA_2 寄存器结构定义。地址偏移量:0xCAC，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr08。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibct_stg12_tds : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch1_ibct_stg3_tds  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch1_pdm_ctrl_tds   : 1;  /* bit[6]  : pdm ctrl
                                                             0:加法编码
                                                             1:组合逻辑encoder编码 */
        unsigned long  reserved           : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_2_UNION;
#define ABB_CH1_RX_TDS_ANA_2_ch1_ibct_stg12_tds_START  (0)
#define ABB_CH1_RX_TDS_ANA_2_ch1_ibct_stg12_tds_END    (2)
#define ABB_CH1_RX_TDS_ANA_2_ch1_ibct_stg3_tds_START   (3)
#define ABB_CH1_RX_TDS_ANA_2_ch1_ibct_stg3_tds_END     (5)
#define ABB_CH1_RX_TDS_ANA_2_ch1_pdm_ctrl_tds_START    (6)
#define ABB_CH1_RX_TDS_ANA_2_ch1_pdm_ctrl_tds_END      (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_3_UNION
 结构说明  : CH1_RX_TDS_ANA_3 寄存器结构定义。地址偏移量:0xCAD，初值:0x40，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr09。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibias_qu_tds      : 3;  /* bit[0-2]: 量化器电流调节控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 2.0x
                                                                110： 1.6x
                                                                111： 1.2x */
        unsigned long  ch1_rx_ibct_dac_tds   : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 2.0x
                                                                110： 1.6x
                                                                111： 1.2x */
        unsigned long  ch1_ck_whole_ctrl_tds : 2;  /* bit[6-7]: DAC1时钟控制
                                                                00：no delay
                                                                01：delay 100ps（默认）
                                                                10：150ps
                                                                11：200ps */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_3_UNION;
#define ABB_CH1_RX_TDS_ANA_3_ch1_ibias_qu_tds_START       (0)
#define ABB_CH1_RX_TDS_ANA_3_ch1_ibias_qu_tds_END         (2)
#define ABB_CH1_RX_TDS_ANA_3_ch1_rx_ibct_dac_tds_START    (3)
#define ABB_CH1_RX_TDS_ANA_3_ch1_rx_ibct_dac_tds_END      (5)
#define ABB_CH1_RX_TDS_ANA_3_ch1_ck_whole_ctrl_tds_START  (6)
#define ABB_CH1_RX_TDS_ANA_3_ch1_ck_whole_ctrl_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_4_UNION
 结构说明  : CH1_RX_TDS_ANA_4 寄存器结构定义。地址偏移量:0xCAE，初值:0x0C，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr10。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_qu_lp_tds          : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                 1100：其它模式
                                                                 0000：2G模式 */
        unsigned long  ch1_ts_delay_tds       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                 00 0.5TS LTE/WDC/3G/2G
                                                                 01 0.6TS
                                                                 10 0.65TS
                                                                 11 0.7TS  CA */
        unsigned long  ch1_dem_output_sel_tds : 1;  /* bit[6]  : DWA和CLA选择
                                                                 0：DWA
                                                                 1：CLA */
        unsigned long  ch1_dem_enb_tds        : 1;  /* bit[7]  : DEM 使能非
                                                                 0：使能DEM
                                                                 1：PD DEM */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_4_UNION;
#define ABB_CH1_RX_TDS_ANA_4_ch1_qu_lp_tds_START           (0)
#define ABB_CH1_RX_TDS_ANA_4_ch1_qu_lp_tds_END             (3)
#define ABB_CH1_RX_TDS_ANA_4_ch1_ts_delay_tds_START        (4)
#define ABB_CH1_RX_TDS_ANA_4_ch1_ts_delay_tds_END          (5)
#define ABB_CH1_RX_TDS_ANA_4_ch1_dem_output_sel_tds_START  (6)
#define ABB_CH1_RX_TDS_ANA_4_ch1_dem_output_sel_tds_END    (6)
#define ABB_CH1_RX_TDS_ANA_4_ch1_dem_enb_tds_START         (7)
#define ABB_CH1_RX_TDS_ANA_4_ch1_dem_enb_tds_END           (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_5_UNION
 结构说明  : CH1_RX_TDS_ANA_5 寄存器结构定义。地址偏移量:0xCAF，初值:0x80，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr11。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0                : 1;  /* bit[0]  : 保留 */
        unsigned long  ch1_ibmode_qu_tds         : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                    000： 1.0x
                                                                    001： 0.8x
                                                                    010： 0.6x
                                                                    011： 0.4x
                                                                    100： 0.2x
                                                                    101： 1.6x
                                                                    110： 1.4x
                                                                    111： 1.2x */
        unsigned long  reserved_1                : 2;  /* bit[4-5]: 保留 */
        unsigned long  ch1_adc_st3_cap_multi_tds : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                    00：X1
                                                                    01：X1.5
                                                                    10：X1.25(默认)
                                                                    11：X1.125 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_5_UNION;
#define ABB_CH1_RX_TDS_ANA_5_ch1_ibmode_qu_tds_START          (1)
#define ABB_CH1_RX_TDS_ANA_5_ch1_ibmode_qu_tds_END            (3)
#define ABB_CH1_RX_TDS_ANA_5_ch1_adc_st3_cap_multi_tds_START  (6)
#define ABB_CH1_RX_TDS_ANA_5_ch1_adc_st3_cap_multi_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_6_UNION
 结构说明  : CH1_RX_TDS_ANA_6 寄存器结构定义。地址偏移量:0xCB0，初值:0x0F，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr12。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_qu_ctrl_tds : 6;
        unsigned long  reserved           : 1;  /* bit[6]  : 保留 */
        unsigned long  ch1_clk_inv_tds    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                             0：正沿
                                                             1：反沿 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_6_UNION;
#define ABB_CH1_RX_TDS_ANA_6_ch1_ck_qu_ctrl_tds_START  (0)
#define ABB_CH1_RX_TDS_ANA_6_ch1_ck_qu_ctrl_tds_END    (5)
#define ABB_CH1_RX_TDS_ANA_6_ch1_clk_inv_tds_START     (7)
#define ABB_CH1_RX_TDS_ANA_6_ch1_clk_inv_tds_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_7_UNION
 结构说明  : CH1_RX_TDS_ANA_7 寄存器结构定义。地址偏移量:0xCB1，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr13。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_bias_ctrl_tds : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch1_gmbias_sel_tds   : 1;  /* bit[3]  : ADC gmbias 选择
                                                               0：不选择 gmbias 
                                                               1：选择 gmbias */
        unsigned long  reserved             : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_7_UNION;
#define ABB_CH1_RX_TDS_ANA_7_ch1_rx_bias_ctrl_tds_START  (0)
#define ABB_CH1_RX_TDS_ANA_7_ch1_rx_bias_ctrl_tds_END    (2)
#define ABB_CH1_RX_TDS_ANA_7_ch1_gmbias_sel_tds_START    (3)
#define ABB_CH1_RX_TDS_ANA_7_ch1_gmbias_sel_tds_END      (3)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_8_UNION
 结构说明  : CH1_RX_TDS_ANA_8 寄存器结构定义。地址偏移量:0xCB2，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0      : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch1_dem_mod_tds : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                          000：DWA
                                                          001：CLA1
                                                          010：CLA2
                                                          011：CLA3
                                                          100：CLA4
                                                          101：CLA5
                                                          110：CLA6
                                                          111：CLA7 */
        unsigned long  reserved_1      : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_8_UNION;
#define ABB_CH1_RX_TDS_ANA_8_ch1_dem_mod_tds_START  (4)
#define ABB_CH1_RX_TDS_ANA_8_ch1_dem_mod_tds_END    (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_9_UNION
 结构说明  : CH1_RX_TDS_ANA_9 寄存器结构定义。地址偏移量:0xCB3，初值:0x03，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_tune_half_tds : 6;
        unsigned long  ch1_dclk_inv_tds     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                               0：正沿
                                                               1：反沿 */
        unsigned long  reserved             : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_9_UNION;
#define ABB_CH1_RX_TDS_ANA_9_ch1_ck_tune_half_tds_START  (0)
#define ABB_CH1_RX_TDS_ANA_9_ch1_ck_tune_half_tds_END    (5)
#define ABB_CH1_RX_TDS_ANA_9_ch1_dclk_inv_tds_START      (6)
#define ABB_CH1_RX_TDS_ANA_9_ch1_dclk_inv_tds_END        (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_10_UNION
 结构说明  : CH1_RX_TDS_ANA_10 寄存器结构定义。地址偏移量:0xCB4，初值:0x17，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr16。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_int3_res_ctrl_tds : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                                CA mode:  000
                                                                LTE mode: 100
                                                                WDC mode: 110
                                                                Other mode: 111 */
        unsigned long  reserved_0            : 1;  /* bit[3]  : 保留 */
        unsigned long  ch1_int3_res_sel_tds  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                                0：自动配置（无效，不要配置成0）
                                                                1：寄存器配置 */
        unsigned long  reserved_1            : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_10_UNION;
#define ABB_CH1_RX_TDS_ANA_10_ch1_int3_res_ctrl_tds_START  (0)
#define ABB_CH1_RX_TDS_ANA_10_ch1_int3_res_ctrl_tds_END    (2)
#define ABB_CH1_RX_TDS_ANA_10_ch1_int3_res_sel_tds_START   (4)
#define ABB_CH1_RX_TDS_ANA_10_ch1_int3_res_sel_tds_END     (4)


/*****************************************************************************
 结构名    : ABB_CH1_RX_TDS_ANA_11_UNION
 结构说明  : CH1_RX_TDS_ANA_11 寄存器结构定义。地址偏移量:0xCB5，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr17。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_scpll_sel_tds : 1;  /* bit[0]  : CH1 RX对SCPLL的选择：
                                                               0：选择SCPLL0
                                                               1：选择SCPLL1 */
        unsigned long  reserved             : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_TDS_ANA_11_UNION;
#define ABB_CH1_RX_TDS_ANA_11_ch1_rx_scpll_sel_tds_START  (0)
#define ABB_CH1_RX_TDS_ANA_11_ch1_rx_scpll_sel_tds_END    (0)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_0_UNION
 结构说明  : CH1_RX_X_ANA_0 寄存器结构定义。地址偏移量:0xCB8，初值:0xF5，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr06。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_mode_clk_x : 3;  /* bit[0-2]: 模式控制：
                                                            000：4G 
                                                            001：3G
                                                            010：3G_DC &amp; TDS
                                                            011：2G
                                                            100：CA
                                                            101：CDMA(默认)
                                                            others:CDMA */
        unsigned long  reserved          : 1;  /* bit[3]  : 保留 */
        unsigned long  ch1_rxb_q_pd_x    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch1_rxb_i_pd_x    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch1_rxa_q_pd_x    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch1_rxa_i_pd_x    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_0_UNION;
#define ABB_CH1_RX_X_ANA_0_ch1_rx_mode_clk_x_START  (0)
#define ABB_CH1_RX_X_ANA_0_ch1_rx_mode_clk_x_END    (2)
#define ABB_CH1_RX_X_ANA_0_ch1_rxb_q_pd_x_START     (4)
#define ABB_CH1_RX_X_ANA_0_ch1_rxb_q_pd_x_END       (4)
#define ABB_CH1_RX_X_ANA_0_ch1_rxb_i_pd_x_START     (5)
#define ABB_CH1_RX_X_ANA_0_ch1_rxb_i_pd_x_END       (5)
#define ABB_CH1_RX_X_ANA_0_ch1_rxa_q_pd_x_START     (6)
#define ABB_CH1_RX_X_ANA_0_ch1_rxa_q_pd_x_END       (6)
#define ABB_CH1_RX_X_ANA_0_ch1_rxa_i_pd_x_START     (7)
#define ABB_CH1_RX_X_ANA_0_ch1_rxa_i_pd_x_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_1_UNION
 结构说明  : CH1_RX_X_ANA_1 寄存器结构定义。地址偏移量:0xCB9，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr07。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved    : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch1_ibct3_x : 2;  /* bit[2-3]: Current Seting For Mode
                                                      11：CA mode Current
                                                      01：LTE mode Current
                                                      00：other mode Current */
        unsigned long  ch1_ibct2_x : 2;  /* bit[4-5]: Current Seting For Mode
                                                      11：CA mode Current
                                                      01：LTE mode Current
                                                      00：other mode Current */
        unsigned long  ch1_ibct1_x : 2;  /* bit[6-7]: Current Seting For Mode
                                                      11：CA mode Current
                                                      01：LTE mode Current
                                                      00：other mode Current */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_1_UNION;
#define ABB_CH1_RX_X_ANA_1_ch1_ibct3_x_START  (2)
#define ABB_CH1_RX_X_ANA_1_ch1_ibct3_x_END    (3)
#define ABB_CH1_RX_X_ANA_1_ch1_ibct2_x_START  (4)
#define ABB_CH1_RX_X_ANA_1_ch1_ibct2_x_END    (5)
#define ABB_CH1_RX_X_ANA_1_ch1_ibct1_x_START  (6)
#define ABB_CH1_RX_X_ANA_1_ch1_ibct1_x_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_2_UNION
 结构说明  : CH1_RX_X_ANA_2 寄存器结构定义。地址偏移量:0xCBA，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr08。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibct_stg12_x : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch1_ibct_stg3_x  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch1_pdm_ctrl_x   : 1;  /* bit[6]  : pdm ctrl
                                                           0:加法编码
                                                           1:组合逻辑encoder编码 */
        unsigned long  reserved         : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_2_UNION;
#define ABB_CH1_RX_X_ANA_2_ch1_ibct_stg12_x_START  (0)
#define ABB_CH1_RX_X_ANA_2_ch1_ibct_stg12_x_END    (2)
#define ABB_CH1_RX_X_ANA_2_ch1_ibct_stg3_x_START   (3)
#define ABB_CH1_RX_X_ANA_2_ch1_ibct_stg3_x_END     (5)
#define ABB_CH1_RX_X_ANA_2_ch1_pdm_ctrl_x_START    (6)
#define ABB_CH1_RX_X_ANA_2_ch1_pdm_ctrl_x_END      (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_3_UNION
 结构说明  : CH1_RX_X_ANA_3 寄存器结构定义。地址偏移量:0xCBB，初值:0x40，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr09。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibias_qu_x      : 3;  /* bit[0-2]: 量化器电流调节控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch1_rx_ibct_dac_x   : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch1_ck_whole_ctrl_x : 2;  /* bit[6-7]: DAC1时钟控制
                                                              00：no delay
                                                              01：delay 100ps（默认）
                                                              10：150ps
                                                              11：200ps */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_3_UNION;
#define ABB_CH1_RX_X_ANA_3_ch1_ibias_qu_x_START       (0)
#define ABB_CH1_RX_X_ANA_3_ch1_ibias_qu_x_END         (2)
#define ABB_CH1_RX_X_ANA_3_ch1_rx_ibct_dac_x_START    (3)
#define ABB_CH1_RX_X_ANA_3_ch1_rx_ibct_dac_x_END      (5)
#define ABB_CH1_RX_X_ANA_3_ch1_ck_whole_ctrl_x_START  (6)
#define ABB_CH1_RX_X_ANA_3_ch1_ck_whole_ctrl_x_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_4_UNION
 结构说明  : CH1_RX_X_ANA_4 寄存器结构定义。地址偏移量:0xCBC，初值:0x0C，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr10。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_qu_lp_x          : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                               1100：其它模式
                                                               0000：2G模式 */
        unsigned long  ch1_ts_delay_x       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                               00 0.5TS LTE/WDC/3G/2G
                                                               01 0.6TS
                                                               10 0.65TS
                                                               11 0.7TS  CA */
        unsigned long  ch1_dem_output_sel_x : 1;  /* bit[6]  : DWA和CLA选择
                                                               0：DWA
                                                               1：CLA */
        unsigned long  ch1_dem_enb_x        : 1;  /* bit[7]  : DEM 使能非
                                                               0：使能DEM
                                                               1：PD DEM */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_4_UNION;
#define ABB_CH1_RX_X_ANA_4_ch1_qu_lp_x_START           (0)
#define ABB_CH1_RX_X_ANA_4_ch1_qu_lp_x_END             (3)
#define ABB_CH1_RX_X_ANA_4_ch1_ts_delay_x_START        (4)
#define ABB_CH1_RX_X_ANA_4_ch1_ts_delay_x_END          (5)
#define ABB_CH1_RX_X_ANA_4_ch1_dem_output_sel_x_START  (6)
#define ABB_CH1_RX_X_ANA_4_ch1_dem_output_sel_x_END    (6)
#define ABB_CH1_RX_X_ANA_4_ch1_dem_enb_x_START         (7)
#define ABB_CH1_RX_X_ANA_4_ch1_dem_enb_x_END           (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_5_UNION
 结构说明  : CH1_RX_X_ANA_5 寄存器结构定义。地址偏移量:0xCBD，初值:0x80，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr11。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0              : 1;  /* bit[0]  : 保留 */
        unsigned long  ch1_ibmode_qu_x         : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                  000： 1.0x
                                                                  001： 0.8x
                                                                  010： 0.6x
                                                                  011： 0.4x
                                                                  100： 0.2x
                                                                  101： 1.6x
                                                                  110： 1.4x
                                                                  111： 1.2x */
        unsigned long  reserved_1              : 2;  /* bit[4-5]: 保留 */
        unsigned long  ch1_adc_st3_cap_multi_x : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                  00：X1
                                                                  01：X1.5
                                                                  10：X1.25(默认)
                                                                  11：X1.125 */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_5_UNION;
#define ABB_CH1_RX_X_ANA_5_ch1_ibmode_qu_x_START          (1)
#define ABB_CH1_RX_X_ANA_5_ch1_ibmode_qu_x_END            (3)
#define ABB_CH1_RX_X_ANA_5_ch1_adc_st3_cap_multi_x_START  (6)
#define ABB_CH1_RX_X_ANA_5_ch1_adc_st3_cap_multi_x_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_6_UNION
 结构说明  : CH1_RX_X_ANA_6 寄存器结构定义。地址偏移量:0xCBE，初值:0x0F，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr12。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_qu_ctrl_x : 6;
        unsigned long  reserved         : 1;  /* bit[6]  : 保留 */
        unsigned long  ch1_clk_inv_x    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_6_UNION;
#define ABB_CH1_RX_X_ANA_6_ch1_ck_qu_ctrl_x_START  (0)
#define ABB_CH1_RX_X_ANA_6_ch1_ck_qu_ctrl_x_END    (5)
#define ABB_CH1_RX_X_ANA_6_ch1_clk_inv_x_START     (7)
#define ABB_CH1_RX_X_ANA_6_ch1_clk_inv_x_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_7_UNION
 结构说明  : CH1_RX_X_ANA_7 寄存器结构定义。地址偏移量:0xCBF，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr13。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_bias_ctrl_x : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch1_gmbias_sel_x   : 1;  /* bit[3]  : ADC gmbias 选择
                                                             0：不选择 gmbias 
                                                             1：选择 gmbias */
        unsigned long  reserved           : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_7_UNION;
#define ABB_CH1_RX_X_ANA_7_ch1_rx_bias_ctrl_x_START  (0)
#define ABB_CH1_RX_X_ANA_7_ch1_rx_bias_ctrl_x_END    (2)
#define ABB_CH1_RX_X_ANA_7_ch1_gmbias_sel_x_START    (3)
#define ABB_CH1_RX_X_ANA_7_ch1_gmbias_sel_x_END      (3)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_8_UNION
 结构说明  : CH1_RX_X_ANA_8 寄存器结构定义。地址偏移量:0xCC0，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0    : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch1_dem_mod_x : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                        000：DWA
                                                        001：CLA1
                                                        010：CLA2
                                                        011：CLA3
                                                        100：CLA4
                                                        101：CLA5
                                                        110：CLA6
                                                        111：CLA7 */
        unsigned long  reserved_1    : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_8_UNION;
#define ABB_CH1_RX_X_ANA_8_ch1_dem_mod_x_START  (4)
#define ABB_CH1_RX_X_ANA_8_ch1_dem_mod_x_END    (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_9_UNION
 结构说明  : CH1_RX_X_ANA_9 寄存器结构定义。地址偏移量:0xCC1，初值:0x03，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_tune_half_x : 6;
        unsigned long  ch1_dclk_inv_x     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                             0：正沿
                                                             1：反沿 */
        unsigned long  reserved           : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_9_UNION;
#define ABB_CH1_RX_X_ANA_9_ch1_ck_tune_half_x_START  (0)
#define ABB_CH1_RX_X_ANA_9_ch1_ck_tune_half_x_END    (5)
#define ABB_CH1_RX_X_ANA_9_ch1_dclk_inv_x_START      (6)
#define ABB_CH1_RX_X_ANA_9_ch1_dclk_inv_x_END        (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_10_UNION
 结构说明  : CH1_RX_X_ANA_10 寄存器结构定义。地址偏移量:0xCC2，初值:0x17，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr16。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_int3_res_ctrl_x : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                              CA mode:  000
                                                              LTE mode: 100
                                                              WDC mode: 110
                                                              Other mode: 111 */
        unsigned long  reserved_0          : 1;  /* bit[3]  : 保留 */
        unsigned long  ch1_int3_res_sel_x  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                              0：自动配置（无效，不要配置成0）
                                                              1：寄存器配置 */
        unsigned long  reserved_1          : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_10_UNION;
#define ABB_CH1_RX_X_ANA_10_ch1_int3_res_ctrl_x_START  (0)
#define ABB_CH1_RX_X_ANA_10_ch1_int3_res_ctrl_x_END    (2)
#define ABB_CH1_RX_X_ANA_10_ch1_int3_res_sel_x_START   (4)
#define ABB_CH1_RX_X_ANA_10_ch1_int3_res_sel_x_END     (4)


/*****************************************************************************
 结构名    : ABB_CH1_RX_X_ANA_11_UNION
 结构说明  : CH1_RX_X_ANA_11 寄存器结构定义。地址偏移量:0xCC3，初值:0x01，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr17。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_scpll_sel_x : 1;  /* bit[0]  : CH1 RX对SCPLL的选择：
                                                             0：选择SCPLL0
                                                             1：选择SCPLL1 */
        unsigned long  reserved           : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_X_ANA_11_UNION;
#define ABB_CH1_RX_X_ANA_11_ch1_rx_scpll_sel_x_START  (0)
#define ABB_CH1_RX_X_ANA_11_ch1_rx_scpll_sel_x_END    (0)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_0_UNION
 结构说明  : CH1_RX_IDLE_ANA_0 寄存器结构定义。地址偏移量:0xCC6，初值:0xF4，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr06。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_mode_clk_idle : 3;  /* bit[0-2]: 模式控制：
                                                               000：4G
                                                               001：3G
                                                               010：3G_DC &amp; TDS
                                                               011：2G(默认)
                                                               100：CA
                                                               101：CDMA
                                                               others:CDMA */
        unsigned long  reseved              : 1;  /* bit[3]  : Reserved */
        unsigned long  ch1_rxb_q_pd_idle    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch1_rxb_i_pd_idle    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch1_rxa_q_pd_idle    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch1_rxa_i_pd_idle    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_0_UNION;
#define ABB_CH1_RX_IDLE_ANA_0_ch1_rx_mode_clk_idle_START  (0)
#define ABB_CH1_RX_IDLE_ANA_0_ch1_rx_mode_clk_idle_END    (2)
#define ABB_CH1_RX_IDLE_ANA_0_reseved_START               (3)
#define ABB_CH1_RX_IDLE_ANA_0_reseved_END                 (3)
#define ABB_CH1_RX_IDLE_ANA_0_ch1_rxb_q_pd_idle_START     (4)
#define ABB_CH1_RX_IDLE_ANA_0_ch1_rxb_q_pd_idle_END       (4)
#define ABB_CH1_RX_IDLE_ANA_0_ch1_rxb_i_pd_idle_START     (5)
#define ABB_CH1_RX_IDLE_ANA_0_ch1_rxb_i_pd_idle_END       (5)
#define ABB_CH1_RX_IDLE_ANA_0_ch1_rxa_q_pd_idle_START     (6)
#define ABB_CH1_RX_IDLE_ANA_0_ch1_rxa_q_pd_idle_END       (6)
#define ABB_CH1_RX_IDLE_ANA_0_ch1_rxa_i_pd_idle_START     (7)
#define ABB_CH1_RX_IDLE_ANA_0_ch1_rxa_i_pd_idle_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_1_UNION
 结构说明  : CH1_RX_IDLE_ANA_1 寄存器结构定义。地址偏移量:0xCC7，初值:0xFC，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr07。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch1_ibct3_idle : 2;  /* bit[2-3]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch1_ibct2_idle : 2;  /* bit[4-5]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch1_ibct1_idle : 2;  /* bit[6-7]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_1_UNION;
#define ABB_CH1_RX_IDLE_ANA_1_ch1_ibct3_idle_START  (2)
#define ABB_CH1_RX_IDLE_ANA_1_ch1_ibct3_idle_END    (3)
#define ABB_CH1_RX_IDLE_ANA_1_ch1_ibct2_idle_START  (4)
#define ABB_CH1_RX_IDLE_ANA_1_ch1_ibct2_idle_END    (5)
#define ABB_CH1_RX_IDLE_ANA_1_ch1_ibct1_idle_START  (6)
#define ABB_CH1_RX_IDLE_ANA_1_ch1_ibct1_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_2_UNION
 结构说明  : CH1_RX_IDLE_ANA_2 寄存器结构定义。地址偏移量:0xCC8，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr08。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibct_stg12_idle : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch1_ibct_stg3_idle  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch1_pdm_ctrl_idle   : 1;  /* bit[6]  : pdm ctrl
                                                              0:加法编码
                                                              1:组合逻辑encoder编码 */
        unsigned long  reserved            : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_2_UNION;
#define ABB_CH1_RX_IDLE_ANA_2_ch1_ibct_stg12_idle_START  (0)
#define ABB_CH1_RX_IDLE_ANA_2_ch1_ibct_stg12_idle_END    (2)
#define ABB_CH1_RX_IDLE_ANA_2_ch1_ibct_stg3_idle_START   (3)
#define ABB_CH1_RX_IDLE_ANA_2_ch1_ibct_stg3_idle_END     (5)
#define ABB_CH1_RX_IDLE_ANA_2_ch1_pdm_ctrl_idle_START    (6)
#define ABB_CH1_RX_IDLE_ANA_2_ch1_pdm_ctrl_idle_END      (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_3_UNION
 结构说明  : CH1_RX_IDLE_ANA_3 寄存器结构定义。地址偏移量:0xCC9，初值:0x40，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr09。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ibias_qu_idle      : 3;  /* bit[0-2]: 量化器电流调节控制
                                                                 000： 1.0x
                                                                 001： 0.8x
                                                                 010： 0.6x
                                                                 011： 0.4x
                                                                 100： 0.2x
                                                                 101： 2.0x
                                                                 110： 1.6x
                                                                 111： 1.2x */
        unsigned long  ch1_rx_ibct_dac_idle   : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                                 000： 1.0x
                                                                 001： 0.8x
                                                                 010： 0.6x
                                                                 011： 0.4x
                                                                 100： 0.2x
                                                                 101： 2.0x
                                                                 110： 1.6x
                                                                 111： 1.2x */
        unsigned long  ch1_ck_whole_ctrl_idle : 2;  /* bit[6-7]: DAC1时钟控制
                                                                 00：no delay
                                                                 01：delay 100ps（默认）
                                                                 10：150ps
                                                                 11：200ps */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_3_UNION;
#define ABB_CH1_RX_IDLE_ANA_3_ch1_ibias_qu_idle_START       (0)
#define ABB_CH1_RX_IDLE_ANA_3_ch1_ibias_qu_idle_END         (2)
#define ABB_CH1_RX_IDLE_ANA_3_ch1_rx_ibct_dac_idle_START    (3)
#define ABB_CH1_RX_IDLE_ANA_3_ch1_rx_ibct_dac_idle_END      (5)
#define ABB_CH1_RX_IDLE_ANA_3_ch1_ck_whole_ctrl_idle_START  (6)
#define ABB_CH1_RX_IDLE_ANA_3_ch1_ck_whole_ctrl_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_4_UNION
 结构说明  : CH1_RX_IDLE_ANA_4 寄存器结构定义。地址偏移量:0xCCA，初值:0x3C，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr10。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_qu_lp_idle          : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                  1100：其它模式
                                                                  0000：2G模式 */
        unsigned long  ch1_ts_delay_idle       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                  00 0.5TS LTE/WDC/3G/2G
                                                                  01 0.6TS
                                                                  10 0.65TS
                                                                  11 0.7TS  CA */
        unsigned long  ch1_dem_output_sel_idle : 1;  /* bit[6]  : DWA和CLA选择
                                                                  0：DWA
                                                                  1：CLA */
        unsigned long  ch1_dem_enb_idle        : 1;  /* bit[7]  : DEM 使能非
                                                                  0：使能DEM
                                                                  1：PD DEM */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_4_UNION;
#define ABB_CH1_RX_IDLE_ANA_4_ch1_qu_lp_idle_START           (0)
#define ABB_CH1_RX_IDLE_ANA_4_ch1_qu_lp_idle_END             (3)
#define ABB_CH1_RX_IDLE_ANA_4_ch1_ts_delay_idle_START        (4)
#define ABB_CH1_RX_IDLE_ANA_4_ch1_ts_delay_idle_END          (5)
#define ABB_CH1_RX_IDLE_ANA_4_ch1_dem_output_sel_idle_START  (6)
#define ABB_CH1_RX_IDLE_ANA_4_ch1_dem_output_sel_idle_END    (6)
#define ABB_CH1_RX_IDLE_ANA_4_ch1_dem_enb_idle_START         (7)
#define ABB_CH1_RX_IDLE_ANA_4_ch1_dem_enb_idle_END           (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_5_UNION
 结构说明  : CH1_RX_IDLE_ANA_5 寄存器结构定义。地址偏移量:0xCCB，初值:0x80，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr11。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0                 : 1;  /* bit[0]  : 保留 */
        unsigned long  ch1_ibmode_qu_idle         : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                     000： 1.0x
                                                                     001： 0.8x
                                                                     010： 0.6x
                                                                     011： 0.4x
                                                                     100： 0.2x
                                                                     101： 1.6x
                                                                     110： 1.4x
                                                                     111： 1.2x */
        unsigned long  reserved_1                 : 2;  /* bit[4-5]: 保留 */
        unsigned long  ch1_adc_st3_cap_multi_idle : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                     00：X1
                                                                     01：X1.5
                                                                     10：X1.25(默认)
                                                                     11：X1.125 */
        unsigned long  reserved_butt              : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_5_UNION;
#define ABB_CH1_RX_IDLE_ANA_5_ch1_ibmode_qu_idle_START          (1)
#define ABB_CH1_RX_IDLE_ANA_5_ch1_ibmode_qu_idle_END            (3)
#define ABB_CH1_RX_IDLE_ANA_5_ch1_adc_st3_cap_multi_idle_START  (6)
#define ABB_CH1_RX_IDLE_ANA_5_ch1_adc_st3_cap_multi_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_6_UNION
 结构说明  : CH1_RX_IDLE_ANA_6 寄存器结构定义。地址偏移量:0xCCC，初值:0x0F，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr12。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_qu_ctrl_idle : 6;
        unsigned long  reserved            : 1;  /* bit[6]  : 保留 */
        unsigned long  ch1_clk_inv_idle    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                              0：正沿
                                                              1：反沿 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_6_UNION;
#define ABB_CH1_RX_IDLE_ANA_6_ch1_ck_qu_ctrl_idle_START  (0)
#define ABB_CH1_RX_IDLE_ANA_6_ch1_ck_qu_ctrl_idle_END    (5)
#define ABB_CH1_RX_IDLE_ANA_6_ch1_clk_inv_idle_START     (7)
#define ABB_CH1_RX_IDLE_ANA_6_ch1_clk_inv_idle_END       (7)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_7_UNION
 结构说明  : CH1_RX_IDLE_ANA_7 寄存器结构定义。地址偏移量:0xCCD，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr13。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_bias_ctrl_idle : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 2.0x
                                                                110： 1.6x
                                                                111： 1.2x */
        unsigned long  ch1_gmbias_sel_idle   : 1;  /* bit[3]  : ADC gmbias 选择
                                                                0：不选择 gmbias 
                                                                1：选择 gmbias */
        unsigned long  reserved              : 4;  /* bit[4-7]: 保留 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_7_UNION;
#define ABB_CH1_RX_IDLE_ANA_7_ch1_rx_bias_ctrl_idle_START  (0)
#define ABB_CH1_RX_IDLE_ANA_7_ch1_rx_bias_ctrl_idle_END    (2)
#define ABB_CH1_RX_IDLE_ANA_7_ch1_gmbias_sel_idle_START    (3)
#define ABB_CH1_RX_IDLE_ANA_7_ch1_gmbias_sel_idle_END      (3)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_8_UNION
 结构说明  : CH1_RX_IDLE_ANA_8 寄存器结构定义。地址偏移量:0xCCE，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0          : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch1_rx_dem_mod_idle : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                              000：DWA
                                                              001：CLA1
                                                              010：CLA2
                                                              011：CLA3
                                                              100：CLA4
                                                              101：CLA5
                                                              110：CLA6
                                                              111：CLA7 */
        unsigned long  reserved_1          : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_8_UNION;
#define ABB_CH1_RX_IDLE_ANA_8_ch1_rx_dem_mod_idle_START  (4)
#define ABB_CH1_RX_IDLE_ANA_8_ch1_rx_dem_mod_idle_END    (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_9_UNION
 结构说明  : CH1_RX_IDLE_ANA_9 寄存器结构定义。地址偏移量:0xCCF，初值:0x03，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_tune_half_idle : 6;
        unsigned long  ch1_dclk_inv_idle     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                                0：正沿
                                                                1：反沿 */
        unsigned long  reserved              : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_9_UNION;
#define ABB_CH1_RX_IDLE_ANA_9_ch1_ck_tune_half_idle_START  (0)
#define ABB_CH1_RX_IDLE_ANA_9_ch1_ck_tune_half_idle_END    (5)
#define ABB_CH1_RX_IDLE_ANA_9_ch1_dclk_inv_idle_START      (6)
#define ABB_CH1_RX_IDLE_ANA_9_ch1_dclk_inv_idle_END        (6)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_10_UNION
 结构说明  : CH1_RX_IDLE_ANA_10 寄存器结构定义。地址偏移量:0xCD0，初值:0x10，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr16。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_int3_res_ctrl_idle : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                                 CA mode:  000
                                                                 LTE mode: 100
                                                                 WDC mode: 110
                                                                 Other mode: 111 */
        unsigned long  reserved_0             : 1;  /* bit[3]  : 保留 */
        unsigned long  ch1_int3_res3_sel_idle : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                                 0：自动配置（无效，不要配置成0）
                                                                 1：寄存器配置 */
        unsigned long  reserved_1             : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_10_UNION;
#define ABB_CH1_RX_IDLE_ANA_10_ch1_int3_res_ctrl_idle_START  (0)
#define ABB_CH1_RX_IDLE_ANA_10_ch1_int3_res_ctrl_idle_END    (2)
#define ABB_CH1_RX_IDLE_ANA_10_ch1_int3_res3_sel_idle_START  (4)
#define ABB_CH1_RX_IDLE_ANA_10_ch1_int3_res3_sel_idle_END    (4)


/*****************************************************************************
 结构名    : ABB_CH1_RX_IDLE_ANA_11_UNION
 结构说明  : CH1_RX_IDLE_ANA_11 寄存器结构定义。地址偏移量:0xCD1，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch1_reg_analog_wr17。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_scpll_sel_idle : 1;  /* bit[0]  : CH1 RX对SCPLL的选择：
                                                                0：选择SCPLL0
                                                                1：选择SCPLL1 */
        unsigned long  reserved              : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_RX_IDLE_ANA_11_UNION;
#define ABB_CH1_RX_IDLE_ANA_11_ch1_rx_scpll_sel_idle_START  (0)
#define ABB_CH1_RX_IDLE_ANA_11_ch1_rx_scpll_sel_idle_END    (0)


/*****************************************************************************
 结构名    : ABB_CH1_REG_DEBUG_ANA04_UNION
 结构说明  : CH1_REG_DEBUG_ANA04 寄存器结构定义。地址偏移量:0xCD4，初值:0x03，宽度:8
 寄存器说明: CH1模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rx_qu_cal_en     : 1;  /* bit[0]  : ADC 量化器校准使能
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch1_rx_op1_cal_start : 1;  /* bit[1]  : ADC OP1 offset calibration启动：
                                                               0：不启动
                                                               1：启动 */
        unsigned long  ch1_rx_op1_cal_en    : 1;  /* bit[2]  : ADC op1 offset校准使能
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch1_rx_vcm_adj_en    : 1;  /* bit[3]  : ADC 输入共模调整使能
                                                               0：不使能共模调整电路
                                                               1：使能共模调整电路 */
        unsigned long  ch1_rx_vcm_sel       : 1;  /* bit[4]  : ADC输入共模选择
                                                               0：0.65V
                                                               1：0.5V */
        unsigned long  reserved             : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_DEBUG_ANA04_UNION;
#define ABB_CH1_REG_DEBUG_ANA04_ch1_rx_qu_cal_en_START      (0)
#define ABB_CH1_REG_DEBUG_ANA04_ch1_rx_qu_cal_en_END        (0)
#define ABB_CH1_REG_DEBUG_ANA04_ch1_rx_op1_cal_start_START  (1)
#define ABB_CH1_REG_DEBUG_ANA04_ch1_rx_op1_cal_start_END    (1)
#define ABB_CH1_REG_DEBUG_ANA04_ch1_rx_op1_cal_en_START     (2)
#define ABB_CH1_REG_DEBUG_ANA04_ch1_rx_op1_cal_en_END       (2)
#define ABB_CH1_REG_DEBUG_ANA04_ch1_rx_vcm_adj_en_START     (3)
#define ABB_CH1_REG_DEBUG_ANA04_ch1_rx_vcm_adj_en_END       (3)
#define ABB_CH1_REG_DEBUG_ANA04_ch1_rx_vcm_sel_START        (4)
#define ABB_CH1_REG_DEBUG_ANA04_ch1_rx_vcm_sel_END          (4)


/*****************************************************************************
 结构名    : ABB_CH1_REG_DEBUG_ANA05_UNION
 结构说明  : CH1_REG_DEBUG_ANA05 寄存器结构定义。地址偏移量:0xCD5，初值:0x28，宽度:8
 寄存器说明: CH1模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_pup_ck_ctrl     : 1;  /* bit[0]  : ADC pump时钟门控
                                                              1：可关闭
                                                              0：一直打开 */
        unsigned long  ch1_pupup_mode      : 1;  /* bit[1]  : ADC启动选择
                                                              0：自动启动
                                                              1：手动启动 */
        unsigned long  ch1_start_rx_cktune : 1;  /* bit[2]  : 上升沿启动CK Tuning */
        unsigned long  reserved            : 1;  /* bit[3]  : 保留 */
        unsigned long  ch1_rc_code_sel     : 1;  /* bit[4]  : RC tunning码选择
                                                              0：自动
                                                              1：来自寄存器 */
        unsigned long  ch1_ol_ct           : 3;  /* bit[5-7]: overload 码配置
                                                              00：16个连续最大码或者最小码
                                                              01：8个连续最大码或者最小码
                                                              10：4个连续最大码或者最小码
                                                              11：关闭Overload检测 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_DEBUG_ANA05_UNION;
#define ABB_CH1_REG_DEBUG_ANA05_ch1_pup_ck_ctrl_START      (0)
#define ABB_CH1_REG_DEBUG_ANA05_ch1_pup_ck_ctrl_END        (0)
#define ABB_CH1_REG_DEBUG_ANA05_ch1_pupup_mode_START       (1)
#define ABB_CH1_REG_DEBUG_ANA05_ch1_pupup_mode_END         (1)
#define ABB_CH1_REG_DEBUG_ANA05_ch1_start_rx_cktune_START  (2)
#define ABB_CH1_REG_DEBUG_ANA05_ch1_start_rx_cktune_END    (2)
#define ABB_CH1_REG_DEBUG_ANA05_ch1_rc_code_sel_START      (4)
#define ABB_CH1_REG_DEBUG_ANA05_ch1_rc_code_sel_END        (4)
#define ABB_CH1_REG_DEBUG_ANA05_ch1_ol_ct_START            (5)
#define ABB_CH1_REG_DEBUG_ANA05_ch1_ol_ct_END              (7)


/*****************************************************************************
 结构名    : ABB_CH1_REG_DEBUG_ANA10_UNION
 结构说明  : CH1_REG_DEBUG_ANA10 寄存器结构定义。地址偏移量:0xCDA，初值:0x10，宽度:8
 寄存器说明: CH1模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_drv_buf_ct   : 3;  /* bit[0-2]: ADC 差分Buffer电流调节控制
                                                           000：5u
                                                           001：4u
                                                           010：3u
                                                           011：2u
                                                           100：2u
                                                           101：10u
                                                           110：8u
                                                           111：6u */
        unsigned long  reserved_0       : 1;  /* bit[3]  : 保留 */
        unsigned long  ch1_rx_auto_tune : 1;  /* bit[4]  : RX ADC自动tuning控制（用于数字部分控制）
                                                           0：手动tuning，tuning选择RX_TUNE1,RX_TUNE2,RX_TUNE3的值(默认)
                                                           1：自动tuning，RX通道的calibration值来自REG_DEBUG_ANA12 */
        unsigned long  reserved_1       : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_DEBUG_ANA10_UNION;
#define ABB_CH1_REG_DEBUG_ANA10_ch1_drv_buf_ct_START    (0)
#define ABB_CH1_REG_DEBUG_ANA10_ch1_drv_buf_ct_END      (2)
#define ABB_CH1_REG_DEBUG_ANA10_ch1_rx_auto_tune_START  (4)
#define ABB_CH1_REG_DEBUG_ANA10_ch1_rx_auto_tune_END    (4)


/*****************************************************************************
 结构名    : ABB_CH1_REG_DEBUG_ANA11_UNION
 结构说明  : CH1_REG_DEBUG_ANA11 寄存器结构定义。地址偏移量:0xCDB，初值:0x00，宽度:8
 寄存器说明: CH1模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_op1_cal_sw      : 1;  /* bit[0]  : 运放offset是否起作用控制：
                                                              0：无效
                                                              1：有效 */
        unsigned long  ch1_op1_cal_trim_sw : 1;  /* bit[1]  : RXADC中第一级积分器运放offset校准值调整控制：
                                                              0：无效
                                                              1：有效 */
        unsigned long  reserved            : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_DEBUG_ANA11_UNION;
#define ABB_CH1_REG_DEBUG_ANA11_ch1_op1_cal_sw_START       (0)
#define ABB_CH1_REG_DEBUG_ANA11_ch1_op1_cal_sw_END         (0)
#define ABB_CH1_REG_DEBUG_ANA11_ch1_op1_cal_trim_sw_START  (1)
#define ABB_CH1_REG_DEBUG_ANA11_ch1_op1_cal_trim_sw_END    (1)


/*****************************************************************************
 结构名    : ABB_CH1_REG_DEBUG_ANA13_UNION
 结构说明  : CH1_REG_DEBUG_ANA13 寄存器结构定义。地址偏移量:0xCDD，初值:0x00，宽度:8
 寄存器说明: CH1模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_tuning_val_en : 1;  /* bit[0]  : Tuning code来源选择(用于数字部分控制)：
                                                            0：寄存器配置（默认）
                                                            1：自动更新 */
        unsigned long  reserved          : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_DEBUG_ANA13_UNION;
#define ABB_CH1_REG_DEBUG_ANA13_ch1_tuning_val_en_START  (0)
#define ABB_CH1_REG_DEBUG_ANA13_ch1_tuning_val_en_END    (0)


/*****************************************************************************
 结构名    : ABB_CH1_REG_ANALOG_RO0_UNION
 结构说明  : CH1_REG_ANALOG_RO0 寄存器结构定义。地址偏移量:0xCDE，初值:0x00，宽度:8
 寄存器说明: CH1模拟只读寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_rxa_op1_cal_ok : 1;  /* bit[0]  : RXA OP1 offset校准完成标志位：
                                                             0:校准未完成
                                                             1:校准完成 */
        unsigned long  ch1_rxb_op1_cal_ok : 1;  /* bit[1]  : RXB OP1 offset校准完成标志位：
                                                             0:校准未完成
                                                             1:校准完成 */
        unsigned long  reserved           : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_ANALOG_RO0_UNION;
#define ABB_CH1_REG_ANALOG_RO0_ch1_rxa_op1_cal_ok_START  (0)
#define ABB_CH1_REG_ANALOG_RO0_ch1_rxa_op1_cal_ok_END    (0)
#define ABB_CH1_REG_ANALOG_RO0_ch1_rxb_op1_cal_ok_START  (1)
#define ABB_CH1_REG_ANALOG_RO0_ch1_rxb_op1_cal_ok_END    (1)


/*****************************************************************************
 结构名    : ABB_CH1_REG_ANALOG_RO1_UNION
 结构说明  : CH1_REG_ANALOG_RO1 寄存器结构定义。地址偏移量:0xCDF，初值:0x00，宽度:8
 寄存器说明: CH1模拟只读寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch1_ck_tune_code : 6;  /* bit[0-5]: RX CK TUNE CODE */
        unsigned long  reserved         : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH1_REG_ANALOG_RO1_UNION;
#define ABB_CH1_REG_ANALOG_RO1_ch1_ck_tune_code_START  (0)
#define ABB_CH1_REG_ANALOG_RO1_ch1_ck_tune_code_END    (5)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_0_UNION
 结构说明  : CH2_RX_2G_ANA_0 寄存器结构定义。地址偏移量:0xD00，初值:0xF3，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr06。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_mode_clk_2g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G 
                                                             001：3G
                                                             010：3G_DC &amp; TDS
                                                             011：2G(默认)
                                                             100：CA
                                                             101：CDMA
                                                             others:CDMA */
        unsigned long  reserved           : 3;  /* bit[3-5]: 保留 */
        unsigned long  ch2_rxa_q_pd_2g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxa_i_pd_2g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_0_UNION;
#define ABB_CH2_RX_2G_ANA_0_ch2_rx_mode_clk_2g_START  (0)
#define ABB_CH2_RX_2G_ANA_0_ch2_rx_mode_clk_2g_END    (2)
#define ABB_CH2_RX_2G_ANA_0_ch2_rxa_q_pd_2g_START     (6)
#define ABB_CH2_RX_2G_ANA_0_ch2_rxa_q_pd_2g_END       (6)
#define ABB_CH2_RX_2G_ANA_0_ch2_rxa_i_pd_2g_START     (7)
#define ABB_CH2_RX_2G_ANA_0_ch2_rxa_i_pd_2g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_1_UNION
 结构说明  : CH2_RX_2G_ANA_1 寄存器结构定义。地址偏移量:0xD01，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr07。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved     : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch2_ibct3_2g : 2;  /* bit[2-3]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch2_ibct2_2g : 2;  /* bit[4-5]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  ch2_ibct1_2g : 2;  /* bit[6-7]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：other mode Current */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_1_UNION;
#define ABB_CH2_RX_2G_ANA_1_ch2_ibct3_2g_START  (2)
#define ABB_CH2_RX_2G_ANA_1_ch2_ibct3_2g_END    (3)
#define ABB_CH2_RX_2G_ANA_1_ch2_ibct2_2g_START  (4)
#define ABB_CH2_RX_2G_ANA_1_ch2_ibct2_2g_END    (5)
#define ABB_CH2_RX_2G_ANA_1_ch2_ibct1_2g_START  (6)
#define ABB_CH2_RX_2G_ANA_1_ch2_ibct1_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_2_UNION
 结构说明  : CH2_RX_2G_ANA_2 寄存器结构定义。地址偏移量:0xD02，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr08。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibct_stg12_2g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch2_ibct_stg3_2g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch2_pdm_ctrl_2g   : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  reserved          : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_2_UNION;
#define ABB_CH2_RX_2G_ANA_2_ch2_ibct_stg12_2g_START  (0)
#define ABB_CH2_RX_2G_ANA_2_ch2_ibct_stg12_2g_END    (2)
#define ABB_CH2_RX_2G_ANA_2_ch2_ibct_stg3_2g_START   (3)
#define ABB_CH2_RX_2G_ANA_2_ch2_ibct_stg3_2g_END     (5)
#define ABB_CH2_RX_2G_ANA_2_ch2_pdm_ctrl_2g_START    (6)
#define ABB_CH2_RX_2G_ANA_2_ch2_pdm_ctrl_2g_END      (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_3_UNION
 结构说明  : CH2_RX_2G_ANA_3 寄存器结构定义。地址偏移量:0xD03，初值:0x40，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr09。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibias_qu_2g      : 3;  /* bit[0-2]: 量化器电流调节控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch2_rx_ibct_dac_2g   : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch2_ck_whole_ctrl_2g : 2;  /* bit[6-7]: DAC1时钟控制
                                                               00：no delay
                                                               01：delay 100ps（默认）
                                                               10：150ps
                                                               11：200ps */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_3_UNION;
#define ABB_CH2_RX_2G_ANA_3_ch2_ibias_qu_2g_START       (0)
#define ABB_CH2_RX_2G_ANA_3_ch2_ibias_qu_2g_END         (2)
#define ABB_CH2_RX_2G_ANA_3_ch2_rx_ibct_dac_2g_START    (3)
#define ABB_CH2_RX_2G_ANA_3_ch2_rx_ibct_dac_2g_END      (5)
#define ABB_CH2_RX_2G_ANA_3_ch2_ck_whole_ctrl_2g_START  (6)
#define ABB_CH2_RX_2G_ANA_3_ch2_ck_whole_ctrl_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_4_UNION
 结构说明  : CH2_RX_2G_ANA_4 寄存器结构定义。地址偏移量:0xD04，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr10。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_qu_lp_2g          : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch2_ts_delay_2g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch2_dem_output_sel_2g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch2_dem_enb_2g        : 1;  /* bit[7]  : DEM 使能
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_4_UNION;
#define ABB_CH2_RX_2G_ANA_4_ch2_qu_lp_2g_START           (0)
#define ABB_CH2_RX_2G_ANA_4_ch2_qu_lp_2g_END             (3)
#define ABB_CH2_RX_2G_ANA_4_ch2_ts_delay_2g_START        (4)
#define ABB_CH2_RX_2G_ANA_4_ch2_ts_delay_2g_END          (5)
#define ABB_CH2_RX_2G_ANA_4_ch2_dem_output_sel_2g_START  (6)
#define ABB_CH2_RX_2G_ANA_4_ch2_dem_output_sel_2g_END    (6)
#define ABB_CH2_RX_2G_ANA_4_ch2_dem_enb_2g_START         (7)
#define ABB_CH2_RX_2G_ANA_4_ch2_dem_enb_2g_END           (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_5_UNION
 结构说明  : CH2_RX_2G_ANA_5 寄存器结构定义。地址偏移量:0xD05，初值:0x80，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr11。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0               : 1;  /* bit[0]  : 保留 */
        unsigned long  ch2_ibmode_qu_2g         : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                   000： 1.0x
                                                                   001： 0.8x
                                                                   010： 0.6x
                                                                   011： 0.4x
                                                                   100： 0.2x
                                                                   101： 1.6x
                                                                   110： 1.4x
                                                                   111： 1.2x */
        unsigned long  reserved_1               : 2;  /* bit[4-5]: 保留 */
        unsigned long  ch2_adc_st3_cap_multi_2g : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                   00：X1
                                                                   01：X1.5
                                                                   10：X1.25(默认)
                                                                   11：X1.125 */
        unsigned long  reserved_butt            : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_5_UNION;
#define ABB_CH2_RX_2G_ANA_5_ch2_ibmode_qu_2g_START          (1)
#define ABB_CH2_RX_2G_ANA_5_ch2_ibmode_qu_2g_END            (3)
#define ABB_CH2_RX_2G_ANA_5_ch2_adc_st3_cap_multi_2g_START  (6)
#define ABB_CH2_RX_2G_ANA_5_ch2_adc_st3_cap_multi_2g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_6_UNION
 结构说明  : CH2_RX_2G_ANA_6 寄存器结构定义。地址偏移量:0xD06，初值:0x0F，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr12。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_qu_ctrl_2g : 6;
        unsigned long  reserved          : 1;  /* bit[6]  : 保留 */
        unsigned long  ch2_clk_inv_2g    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                            0：正沿
                                                            1：反沿 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_6_UNION;
#define ABB_CH2_RX_2G_ANA_6_ch2_ck_qu_ctrl_2g_START  (0)
#define ABB_CH2_RX_2G_ANA_6_ch2_ck_qu_ctrl_2g_END    (5)
#define ABB_CH2_RX_2G_ANA_6_ch2_clk_inv_2g_START     (7)
#define ABB_CH2_RX_2G_ANA_6_ch2_clk_inv_2g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_7_UNION
 结构说明  : CH2_RX_2G_ANA_7 寄存器结构定义。地址偏移量:0xD07，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr13。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_bias_ctrl_2g : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  reserved            : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_7_UNION;
#define ABB_CH2_RX_2G_ANA_7_ch2_rx_bias_ctrl_2g_START  (0)
#define ABB_CH2_RX_2G_ANA_7_ch2_rx_bias_ctrl_2g_END    (2)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_8_UNION
 结构说明  : CH2_RX_2G_ANA_8 寄存器结构定义。地址偏移量:0xD08，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0     : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch2_dem_mod_2g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  reserved_1     : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_8_UNION;
#define ABB_CH2_RX_2G_ANA_8_ch2_dem_mod_2g_START  (4)
#define ABB_CH2_RX_2G_ANA_8_ch2_dem_mod_2g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_9_UNION
 结构说明  : CH2_RX_2G_ANA_9 寄存器结构定义。地址偏移量:0xD09，初值:0x03，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_tune_half_2g : 6;
        unsigned long  ch2_dclk_inv_2g     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                              0：正沿
                                                              1：反沿 */
        unsigned long  reserved            : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_9_UNION;
#define ABB_CH2_RX_2G_ANA_9_ch2_ck_tune_half_2g_START  (0)
#define ABB_CH2_RX_2G_ANA_9_ch2_ck_tune_half_2g_END    (5)
#define ABB_CH2_RX_2G_ANA_9_ch2_dclk_inv_2g_START      (6)
#define ABB_CH2_RX_2G_ANA_9_ch2_dclk_inv_2g_END        (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_10_UNION
 结构说明  : CH2_RX_2G_ANA_10 寄存器结构定义。地址偏移量:0xD0A，初值:0x17，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr16。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_int3_res_ctrl_2g : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                               CA mode:  000
                                                               LTE mode: 100
                                                               WDC mode: 110
                                                               Other mode: 111 */
        unsigned long  reserved_0           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch2_int3_res_sel_2g  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                               0：自动配置（无效，不要配置成0）
                                                               1：寄存器配置 */
        unsigned long  reserved_1           : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_10_UNION;
#define ABB_CH2_RX_2G_ANA_10_ch2_int3_res_ctrl_2g_START  (0)
#define ABB_CH2_RX_2G_ANA_10_ch2_int3_res_ctrl_2g_END    (2)
#define ABB_CH2_RX_2G_ANA_10_ch2_int3_res_sel_2g_START   (4)
#define ABB_CH2_RX_2G_ANA_10_ch2_int3_res_sel_2g_END     (4)


/*****************************************************************************
 结构名    : ABB_CH2_RX_2G_ANA_11_UNION
 结构说明  : CH2_RX_2G_ANA_11 寄存器结构定义。地址偏移量:0xD0B，初值:0x00，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr17。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_scpll_sel_2g : 1;  /* bit[0]  : CH2 RX对SCPLL的选择：
                                                              0：选择SCPLL0
                                                              1：选择SCPLL1 */
        unsigned long  reserved            : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_2G_ANA_11_UNION;
#define ABB_CH2_RX_2G_ANA_11_ch2_rx_scpll_sel_2g_START  (0)
#define ABB_CH2_RX_2G_ANA_11_ch2_rx_scpll_sel_2g_END    (0)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_0_UNION
 结构说明  : CH2_RX_3G_ANA_0 寄存器结构定义。地址偏移量:0xD0E，初值:0xF1，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr06。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_mode_clk_3g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G 
                                                             001：3G(默认)
                                                             010：3G_DC &amp; TDS 
                                                             011：2G
                                                             100：CA
                                                             101：CDMA
                                                             others:CDMA */
        unsigned long  reserved           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch2_rxb_q_pd_3g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxb_i_pd_3g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxa_q_pd_3g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxa_i_pd_3g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_0_UNION;
#define ABB_CH2_RX_3G_ANA_0_ch2_rx_mode_clk_3g_START  (0)
#define ABB_CH2_RX_3G_ANA_0_ch2_rx_mode_clk_3g_END    (2)
#define ABB_CH2_RX_3G_ANA_0_ch2_rxb_q_pd_3g_START     (4)
#define ABB_CH2_RX_3G_ANA_0_ch2_rxb_q_pd_3g_END       (4)
#define ABB_CH2_RX_3G_ANA_0_ch2_rxb_i_pd_3g_START     (5)
#define ABB_CH2_RX_3G_ANA_0_ch2_rxb_i_pd_3g_END       (5)
#define ABB_CH2_RX_3G_ANA_0_ch2_rxa_q_pd_3g_START     (6)
#define ABB_CH2_RX_3G_ANA_0_ch2_rxa_q_pd_3g_END       (6)
#define ABB_CH2_RX_3G_ANA_0_ch2_rxa_i_pd_3g_START     (7)
#define ABB_CH2_RX_3G_ANA_0_ch2_rxa_i_pd_3g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_1_UNION
 结构说明  : CH2_RX_3G_ANA_1 寄存器结构定义。地址偏移量:0xD0F，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr07。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved      : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch2_ibct4_3g  : 2;  /* bit[2-3]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  ch2_ibct3_3g  : 2;  /* bit[4-5]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  ch2_ibct12_3g : 2;  /* bit[6-7]: Current Seting For Mode
                                                        11：CA mode Current
                                                        01：LTE mode Current
                                                        00：other mode Current */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_1_UNION;
#define ABB_CH2_RX_3G_ANA_1_ch2_ibct4_3g_START   (2)
#define ABB_CH2_RX_3G_ANA_1_ch2_ibct4_3g_END     (3)
#define ABB_CH2_RX_3G_ANA_1_ch2_ibct3_3g_START   (4)
#define ABB_CH2_RX_3G_ANA_1_ch2_ibct3_3g_END     (5)
#define ABB_CH2_RX_3G_ANA_1_ch2_ibct12_3g_START  (6)
#define ABB_CH2_RX_3G_ANA_1_ch2_ibct12_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_2_UNION
 结构说明  : CH2_RX_3G_ANA_2 寄存器结构定义。地址偏移量:0xD10，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr08。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibct_stg12_3g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch2_ibct_stg3_3g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch2_pdm_ctrl_3g   : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  reserved          : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_2_UNION;
#define ABB_CH2_RX_3G_ANA_2_ch2_ibct_stg12_3g_START  (0)
#define ABB_CH2_RX_3G_ANA_2_ch2_ibct_stg12_3g_END    (2)
#define ABB_CH2_RX_3G_ANA_2_ch2_ibct_stg3_3g_START   (3)
#define ABB_CH2_RX_3G_ANA_2_ch2_ibct_stg3_3g_END     (5)
#define ABB_CH2_RX_3G_ANA_2_ch2_pdm_ctrl_3g_START    (6)
#define ABB_CH2_RX_3G_ANA_2_ch2_pdm_ctrl_3g_END      (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_3_UNION
 结构说明  : CH2_RX_3G_ANA_3 寄存器结构定义。地址偏移量:0xD11，初值:0x40，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr09。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibias_qu_3g      : 3;  /* bit[0-2]: 量化器电流调节控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch2_rx_ibct_dac_3g   : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch2_ck_whole_ctrl_3g : 2;  /* bit[6-7]: DAC1时钟控制
                                                               00：no delay
                                                               01：delay 100ps（默认）
                                                               10：150ps
                                                               11：200ps */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_3_UNION;
#define ABB_CH2_RX_3G_ANA_3_ch2_ibias_qu_3g_START       (0)
#define ABB_CH2_RX_3G_ANA_3_ch2_ibias_qu_3g_END         (2)
#define ABB_CH2_RX_3G_ANA_3_ch2_rx_ibct_dac_3g_START    (3)
#define ABB_CH2_RX_3G_ANA_3_ch2_rx_ibct_dac_3g_END      (5)
#define ABB_CH2_RX_3G_ANA_3_ch2_ck_whole_ctrl_3g_START  (6)
#define ABB_CH2_RX_3G_ANA_3_ch2_ck_whole_ctrl_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_4_UNION
 结构说明  : CH2_RX_3G_ANA_4 寄存器结构定义。地址偏移量:0xD12，初值:0x0C，宽度:8
 寄存器说明: RX 2G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr10。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_qu_lp_3g          : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch2_ts_delay_3g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch2_dem_output_sel_3g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch2_dem_enb_3g        : 1;  /* bit[7]  : DEM 使能非
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_4_UNION;
#define ABB_CH2_RX_3G_ANA_4_ch2_qu_lp_3g_START           (0)
#define ABB_CH2_RX_3G_ANA_4_ch2_qu_lp_3g_END             (3)
#define ABB_CH2_RX_3G_ANA_4_ch2_ts_delay_3g_START        (4)
#define ABB_CH2_RX_3G_ANA_4_ch2_ts_delay_3g_END          (5)
#define ABB_CH2_RX_3G_ANA_4_ch2_dem_output_sel_3g_START  (6)
#define ABB_CH2_RX_3G_ANA_4_ch2_dem_output_sel_3g_END    (6)
#define ABB_CH2_RX_3G_ANA_4_ch2_dem_enb_3g_START         (7)
#define ABB_CH2_RX_3G_ANA_4_ch2_dem_enb_3g_END           (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_5_UNION
 结构说明  : CH2_RX_3G_ANA_5 寄存器结构定义。地址偏移量:0xD13，初值:0x80，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr11。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0               : 1;  /* bit[0]  : 保留 */
        unsigned long  ch2_ibmode_qu_3g         : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                   000： 1.0x
                                                                   001： 0.8x
                                                                   010： 0.6x
                                                                   011： 0.4x
                                                                   100： 0.2x
                                                                   101： 1.6x
                                                                   110： 1.4x
                                                                   111： 1.2x */
        unsigned long  reserved_1               : 2;  /* bit[4-5]: 保留 */
        unsigned long  ch2_adc_st3_cap_multi_3g : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                   00：X1
                                                                   01：X1.5
                                                                   10：X1.25(默认)
                                                                   11：X1.125 */
        unsigned long  reserved_butt            : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_5_UNION;
#define ABB_CH2_RX_3G_ANA_5_ch2_ibmode_qu_3g_START          (1)
#define ABB_CH2_RX_3G_ANA_5_ch2_ibmode_qu_3g_END            (3)
#define ABB_CH2_RX_3G_ANA_5_ch2_adc_st3_cap_multi_3g_START  (6)
#define ABB_CH2_RX_3G_ANA_5_ch2_adc_st3_cap_multi_3g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_6_UNION
 结构说明  : CH2_RX_3G_ANA_6 寄存器结构定义。地址偏移量:0xD14，初值:0x0F，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr12。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_qu_ctrl_3g : 6;
        unsigned long  reserved          : 1;  /* bit[6]  : 保留 */
        unsigned long  ch2_clk_inv_3g    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                            0：正沿
                                                            1：反沿 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_6_UNION;
#define ABB_CH2_RX_3G_ANA_6_ch2_ck_qu_ctrl_3g_START  (0)
#define ABB_CH2_RX_3G_ANA_6_ch2_ck_qu_ctrl_3g_END    (5)
#define ABB_CH2_RX_3G_ANA_6_ch2_clk_inv_3g_START     (7)
#define ABB_CH2_RX_3G_ANA_6_ch2_clk_inv_3g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_7_UNION
 结构说明  : CH2_RX_3G_ANA_7 寄存器结构定义。地址偏移量:0xD15，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr13。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_bias_ctrl_3g : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  reserved            : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_7_UNION;
#define ABB_CH2_RX_3G_ANA_7_ch2_rx_bias_ctrl_3g_START  (0)
#define ABB_CH2_RX_3G_ANA_7_ch2_rx_bias_ctrl_3g_END    (2)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_8_UNION
 结构说明  : CH2_RX_3G_ANA_8 寄存器结构定义。地址偏移量:0xD16，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0     : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch2_dem_mod_3g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  reserved_1     : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_8_UNION;
#define ABB_CH2_RX_3G_ANA_8_ch2_dem_mod_3g_START  (4)
#define ABB_CH2_RX_3G_ANA_8_ch2_dem_mod_3g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_9_UNION
 结构说明  : CH2_RX_3G_ANA_9 寄存器结构定义。地址偏移量:0xD17，初值:0x03，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_tune_half_3g : 6;
        unsigned long  ch2_dclk_inv_3g     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                              0：正沿
                                                              1：反沿 */
        unsigned long  reserved            : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_9_UNION;
#define ABB_CH2_RX_3G_ANA_9_ch2_ck_tune_half_3g_START  (0)
#define ABB_CH2_RX_3G_ANA_9_ch2_ck_tune_half_3g_END    (5)
#define ABB_CH2_RX_3G_ANA_9_ch2_dclk_inv_3g_START      (6)
#define ABB_CH2_RX_3G_ANA_9_ch2_dclk_inv_3g_END        (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_10_UNION
 结构说明  : CH2_RX_3G_ANA_10 寄存器结构定义。地址偏移量:0xD18，初值:0x17，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr16。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_int3_res_ctrl_3g : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                               CA mode:  000
                                                               LTE mode: 100
                                                               WDC mode: 110
                                                               Other mode: 111 */
        unsigned long  reserved_0           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch2_int3_res_sel_3g  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                               0：自动配置（无效，不要配置成0）
                                                               1：寄存器配置 */
        unsigned long  reserved_1           : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_10_UNION;
#define ABB_CH2_RX_3G_ANA_10_ch2_int3_res_ctrl_3g_START  (0)
#define ABB_CH2_RX_3G_ANA_10_ch2_int3_res_ctrl_3g_END    (2)
#define ABB_CH2_RX_3G_ANA_10_ch2_int3_res_sel_3g_START   (4)
#define ABB_CH2_RX_3G_ANA_10_ch2_int3_res_sel_3g_END     (4)


/*****************************************************************************
 结构名    : ABB_CH2_RX_3G_ANA_11_UNION
 结构说明  : CH2_RX_3G_ANA_11 寄存器结构定义。地址偏移量:0xD19，初值:0x00，宽度:8
 寄存器说明: RX 3G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr17。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_scpll_sel_3g : 1;  /* bit[0]  : CH2 RX对SCPLL的选择：
                                                              0：选择SCPLL0
                                                              1：选择SCPLL1 */
        unsigned long  reserved            : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_3G_ANA_11_UNION;
#define ABB_CH2_RX_3G_ANA_11_ch2_rx_scpll_sel_3g_START  (0)
#define ABB_CH2_RX_3G_ANA_11_ch2_rx_scpll_sel_3g_END    (0)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_0_UNION
 结构说明  : CH2_RX_4G_ANA_0 寄存器结构定义。地址偏移量:0xD1C，初值:0xF0，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr06。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_mode_clk_4g : 3;  /* bit[0-2]: 模式控制：
                                                             000：4G (默认)
                                                             001：3G
                                                             010：3G_DC &amp; TDS
                                                             011：2G
                                                             100：CA
                                                             101：CDMA
                                                             others：CDMA */
        unsigned long  reserved           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch2_rxb_q_pd_4g    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxb_i_pd_4g    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxa_q_pd_4g    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxa_i_pd_4g    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                             0：Power On
                                                             1：Power Down(默认)
                                                             (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_0_UNION;
#define ABB_CH2_RX_4G_ANA_0_ch2_rx_mode_clk_4g_START  (0)
#define ABB_CH2_RX_4G_ANA_0_ch2_rx_mode_clk_4g_END    (2)
#define ABB_CH2_RX_4G_ANA_0_ch2_rxb_q_pd_4g_START     (4)
#define ABB_CH2_RX_4G_ANA_0_ch2_rxb_q_pd_4g_END       (4)
#define ABB_CH2_RX_4G_ANA_0_ch2_rxb_i_pd_4g_START     (5)
#define ABB_CH2_RX_4G_ANA_0_ch2_rxb_i_pd_4g_END       (5)
#define ABB_CH2_RX_4G_ANA_0_ch2_rxa_q_pd_4g_START     (6)
#define ABB_CH2_RX_4G_ANA_0_ch2_rxa_q_pd_4g_END       (6)
#define ABB_CH2_RX_4G_ANA_0_ch2_rxa_i_pd_4g_START     (7)
#define ABB_CH2_RX_4G_ANA_0_ch2_rxa_i_pd_4g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_1_UNION
 结构说明  : CH2_RX_4G_ANA_1 寄存器结构定义。地址偏移量:0xD1D，初值:0x54，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr07。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved     : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch2_ibct3_4g : 2;  /* bit[2-3]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  ch2_ibct2_4g : 2;  /* bit[4-5]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  ch2_ibct1_4g : 2;  /* bit[6-7]: Current Seting For Mode
                                                       11：CA mode Current
                                                       01：LTE mode Current
                                                       00：Others */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_1_UNION;
#define ABB_CH2_RX_4G_ANA_1_ch2_ibct3_4g_START  (2)
#define ABB_CH2_RX_4G_ANA_1_ch2_ibct3_4g_END    (3)
#define ABB_CH2_RX_4G_ANA_1_ch2_ibct2_4g_START  (4)
#define ABB_CH2_RX_4G_ANA_1_ch2_ibct2_4g_END    (5)
#define ABB_CH2_RX_4G_ANA_1_ch2_ibct1_4g_START  (6)
#define ABB_CH2_RX_4G_ANA_1_ch2_ibct1_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_2_UNION
 结构说明  : CH2_RX_4G_ANA_2 寄存器结构定义。地址偏移量:0xD1E，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr08。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibct_stg12_4g : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch2_ibct_stg3_4g  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                            000： 1.0x
                                                            001： 0.8x
                                                            010： 0.6x
                                                            011： 0.4x
                                                            100： 0.2x
                                                            101： 2.0x
                                                            110： 1.6x
                                                            111： 1.2x */
        unsigned long  ch2_pdm_ctrl_4g   : 1;  /* bit[6]  : pdm ctrl
                                                            0:加法编码
                                                            1:组合逻辑encoder编码 */
        unsigned long  reserved          : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_2_UNION;
#define ABB_CH2_RX_4G_ANA_2_ch2_ibct_stg12_4g_START  (0)
#define ABB_CH2_RX_4G_ANA_2_ch2_ibct_stg12_4g_END    (2)
#define ABB_CH2_RX_4G_ANA_2_ch2_ibct_stg3_4g_START   (3)
#define ABB_CH2_RX_4G_ANA_2_ch2_ibct_stg3_4g_END     (5)
#define ABB_CH2_RX_4G_ANA_2_ch2_pdm_ctrl_4g_START    (6)
#define ABB_CH2_RX_4G_ANA_2_ch2_pdm_ctrl_4g_END      (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_3_UNION
 结构说明  : CH2_RX_4G_ANA_3 寄存器结构定义。地址偏移量:0xD1F，初值:0x40，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr09。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibias_qu_4g      : 3;  /* bit[0-2]: 量化器电流调节控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch2_rx_ibct_dac_4g   : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  ch2_ck_whole_ctrl_4g : 2;  /* bit[6-7]: DAC1时钟控制
                                                               00：no delay
                                                               01：delay 100ps（默认）
                                                               10：150ps
                                                               11：200ps */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_3_UNION;
#define ABB_CH2_RX_4G_ANA_3_ch2_ibias_qu_4g_START       (0)
#define ABB_CH2_RX_4G_ANA_3_ch2_ibias_qu_4g_END         (2)
#define ABB_CH2_RX_4G_ANA_3_ch2_rx_ibct_dac_4g_START    (3)
#define ABB_CH2_RX_4G_ANA_3_ch2_rx_ibct_dac_4g_END      (5)
#define ABB_CH2_RX_4G_ANA_3_ch2_ck_whole_ctrl_4g_START  (6)
#define ABB_CH2_RX_4G_ANA_3_ch2_ck_whole_ctrl_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_4_UNION
 结构说明  : CH2_RX_4G_ANA_4 寄存器结构定义。地址偏移量:0xD20，初值:0x0C，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr10。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_qu_lp_4g          : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                1100：其它模式
                                                                0000：2G模式 */
        unsigned long  ch2_ts_delay_4g       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                00 0.5TS LTE/WDC/3G/2G
                                                                01 0.6TS
                                                                10 0.65TS
                                                                11 0.7TS  CA */
        unsigned long  ch2_dem_output_sel_4g : 1;  /* bit[6]  : DWA和CLA选择
                                                                0：DWA
                                                                1：CLA */
        unsigned long  ch2_dem_enb_4g        : 1;  /* bit[7]  : DEM 使能非
                                                                0：使能DEM
                                                                1：PD DEM */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_4_UNION;
#define ABB_CH2_RX_4G_ANA_4_ch2_qu_lp_4g_START           (0)
#define ABB_CH2_RX_4G_ANA_4_ch2_qu_lp_4g_END             (3)
#define ABB_CH2_RX_4G_ANA_4_ch2_ts_delay_4g_START        (4)
#define ABB_CH2_RX_4G_ANA_4_ch2_ts_delay_4g_END          (5)
#define ABB_CH2_RX_4G_ANA_4_ch2_dem_output_sel_4g_START  (6)
#define ABB_CH2_RX_4G_ANA_4_ch2_dem_output_sel_4g_END    (6)
#define ABB_CH2_RX_4G_ANA_4_ch2_dem_enb_4g_START         (7)
#define ABB_CH2_RX_4G_ANA_4_ch2_dem_enb_4g_END           (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_5_UNION
 结构说明  : CH2_RX_4G_ANA_5 寄存器结构定义。地址偏移量:0xD21，初值:0x80，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr11。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0               : 1;  /* bit[0]  : 保留 */
        unsigned long  ch2_ibmode_qu_4g         : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                   000： 1.0x
                                                                   001： 0.8x
                                                                   010： 0.6x
                                                                   011： 0.4x
                                                                   100： 0.2x
                                                                   101： 1.6x
                                                                   110： 1.4x
                                                                   111： 1.2x */
        unsigned long  reserved_1               : 2;  /* bit[4-5]: 保留 */
        unsigned long  ch2_adc_st3_cap_multi_4g : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                   00：X1
                                                                   01：X1.5
                                                                   10：X1.25(默认)
                                                                   11：X1.125 */
        unsigned long  reserved_butt            : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_5_UNION;
#define ABB_CH2_RX_4G_ANA_5_ch2_ibmode_qu_4g_START          (1)
#define ABB_CH2_RX_4G_ANA_5_ch2_ibmode_qu_4g_END            (3)
#define ABB_CH2_RX_4G_ANA_5_ch2_adc_st3_cap_multi_4g_START  (6)
#define ABB_CH2_RX_4G_ANA_5_ch2_adc_st3_cap_multi_4g_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_6_UNION
 结构说明  : CH2_RX_4G_ANA_6 寄存器结构定义。地址偏移量:0xD22，初值:0x0F，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr12。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_qu_ctrl_4g : 6;
        unsigned long  reserved          : 1;  /* bit[6]  : 保留 */
        unsigned long  ch2_clk_inv_4g    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                            0：正沿
                                                            1：反沿 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_6_UNION;
#define ABB_CH2_RX_4G_ANA_6_ch2_ck_qu_ctrl_4g_START  (0)
#define ABB_CH2_RX_4G_ANA_6_ch2_ck_qu_ctrl_4g_END    (5)
#define ABB_CH2_RX_4G_ANA_6_ch2_clk_inv_4g_START     (7)
#define ABB_CH2_RX_4G_ANA_6_ch2_clk_inv_4g_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_7_UNION
 结构说明  : CH2_RX_4G_ANA_7 寄存器结构定义。地址偏移量:0xD23，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr13。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_bias_ctrl_4g : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  reserved            : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_7_UNION;
#define ABB_CH2_RX_4G_ANA_7_ch2_rx_bias_ctrl_4g_START  (0)
#define ABB_CH2_RX_4G_ANA_7_ch2_rx_bias_ctrl_4g_END    (2)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_8_UNION
 结构说明  : CH2_RX_4G_ANA_8 寄存器结构定义。地址偏移量:0xD24，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0     : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch2_dem_mod_4g : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                         000：DWA
                                                         001：CLA1
                                                         010：CLA2
                                                         011：CLA3
                                                         100：CLA4
                                                         101：CLA5
                                                         110：CLA6
                                                         111：CLA7 */
        unsigned long  reserved_1     : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_8_UNION;
#define ABB_CH2_RX_4G_ANA_8_ch2_dem_mod_4g_START  (4)
#define ABB_CH2_RX_4G_ANA_8_ch2_dem_mod_4g_END    (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_9_UNION
 结构说明  : CH2_RX_4G_ANA_9 寄存器结构定义。地址偏移量:0xD25，初值:0x03，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_tune_half_4g : 6;
        unsigned long  ch2_dclk_inv_4g     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                              0：正沿
                                                              1：反沿 */
        unsigned long  reserved            : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_9_UNION;
#define ABB_CH2_RX_4G_ANA_9_ch2_ck_tune_half_4g_START  (0)
#define ABB_CH2_RX_4G_ANA_9_ch2_ck_tune_half_4g_END    (5)
#define ABB_CH2_RX_4G_ANA_9_ch2_dclk_inv_4g_START      (6)
#define ABB_CH2_RX_4G_ANA_9_ch2_dclk_inv_4g_END        (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_10_UNION
 结构说明  : CH2_RX_4G_ANA_10 寄存器结构定义。地址偏移量:0xD26，初值:0x14，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr16。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_int3_res_ctrl_4g : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                               CA mode:  000
                                                               LTE mode: 100
                                                               WDC mode: 110
                                                               Other mode: 111 */
        unsigned long  reserved_0           : 1;  /* bit[3]  : 保留 */
        unsigned long  ch2_int3_res_sel_4g  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                               0：自动配置（无效，不要配置成0）
                                                               1：寄存器配置 */
        unsigned long  reserved_1           : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_10_UNION;
#define ABB_CH2_RX_4G_ANA_10_ch2_int3_res_ctrl_4g_START  (0)
#define ABB_CH2_RX_4G_ANA_10_ch2_int3_res_ctrl_4g_END    (2)
#define ABB_CH2_RX_4G_ANA_10_ch2_int3_res_sel_4g_START   (4)
#define ABB_CH2_RX_4G_ANA_10_ch2_int3_res_sel_4g_END     (4)


/*****************************************************************************
 结构名    : ABB_CH2_RX_4G_ANA_11_UNION
 结构说明  : CH2_RX_4G_ANA_11 寄存器结构定义。地址偏移量:0xD27，初值:0x00，宽度:8
 寄存器说明: RX 4G配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr17。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_scpll_sel_4g : 1;  /* bit[0]  : CH2 RX对SCPLL的选择：
                                                              0：选择SCPLL0
                                                              1：选择SCPLL1 */
        unsigned long  reserved            : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_4G_ANA_11_UNION;
#define ABB_CH2_RX_4G_ANA_11_ch2_rx_scpll_sel_4g_START  (0)
#define ABB_CH2_RX_4G_ANA_11_ch2_rx_scpll_sel_4g_END    (0)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_0_UNION
 结构说明  : CH2_RX_TDS_ANA_0 寄存器结构定义。地址偏移量:0xD2A，初值:0xF2，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr06。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_mode_clk_tds : 3;  /* bit[0-2]: 模式控制：
                                                              000：4G 
                                                              001：3G
                                                              010：3G_DC &amp; TDS(默认)
                                                              011：2G
                                                              100：CA
                                                              101：CDMA
                                                              others：CDMA */
        unsigned long  reserved            : 1;  /* bit[3]  : 保留 */
        unsigned long  ch2_rxb_q_pd_tds    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXB_Q_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxb_i_pd_tds    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXB_I_PD)|XX_RXB_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxa_q_pd_tds    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXA_Q_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  ch2_rxa_i_pd_tds    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                              0：Power On
                                                              1：Power Down(默认)
                                                              (!RXA_I_PD)|XX_RXA_EN = 1时工作，否则关闭 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_0_UNION;
#define ABB_CH2_RX_TDS_ANA_0_ch2_rx_mode_clk_tds_START  (0)
#define ABB_CH2_RX_TDS_ANA_0_ch2_rx_mode_clk_tds_END    (2)
#define ABB_CH2_RX_TDS_ANA_0_ch2_rxb_q_pd_tds_START     (4)
#define ABB_CH2_RX_TDS_ANA_0_ch2_rxb_q_pd_tds_END       (4)
#define ABB_CH2_RX_TDS_ANA_0_ch2_rxb_i_pd_tds_START     (5)
#define ABB_CH2_RX_TDS_ANA_0_ch2_rxb_i_pd_tds_END       (5)
#define ABB_CH2_RX_TDS_ANA_0_ch2_rxa_q_pd_tds_START     (6)
#define ABB_CH2_RX_TDS_ANA_0_ch2_rxa_q_pd_tds_END       (6)
#define ABB_CH2_RX_TDS_ANA_0_ch2_rxa_i_pd_tds_START     (7)
#define ABB_CH2_RX_TDS_ANA_0_ch2_rxa_i_pd_tds_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_1_UNION
 结构说明  : CH2_RX_TDS_ANA_1 寄存器结构定义。地址偏移量:0xD2B，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr07。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch2_ibct4_tds  : 2;  /* bit[2-3]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch2_ibct3_tds  : 2;  /* bit[4-5]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch2_ibct12_tds : 2;  /* bit[6-7]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_1_UNION;
#define ABB_CH2_RX_TDS_ANA_1_ch2_ibct4_tds_START   (2)
#define ABB_CH2_RX_TDS_ANA_1_ch2_ibct4_tds_END     (3)
#define ABB_CH2_RX_TDS_ANA_1_ch2_ibct3_tds_START   (4)
#define ABB_CH2_RX_TDS_ANA_1_ch2_ibct3_tds_END     (5)
#define ABB_CH2_RX_TDS_ANA_1_ch2_ibct12_tds_START  (6)
#define ABB_CH2_RX_TDS_ANA_1_ch2_ibct12_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_2_UNION
 结构说明  : CH2_RX_TDS_ANA_2 寄存器结构定义。地址偏移量:0xD2C，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr08。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibct_stg12_tds : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch2_ibct_stg3_tds  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  ch2_pdm_ctrl_tds   : 1;  /* bit[6]  : pdm ctrl
                                                             0:加法编码
                                                             1:组合逻辑encoder编码 */
        unsigned long  reserved           : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_2_UNION;
#define ABB_CH2_RX_TDS_ANA_2_ch2_ibct_stg12_tds_START  (0)
#define ABB_CH2_RX_TDS_ANA_2_ch2_ibct_stg12_tds_END    (2)
#define ABB_CH2_RX_TDS_ANA_2_ch2_ibct_stg3_tds_START   (3)
#define ABB_CH2_RX_TDS_ANA_2_ch2_ibct_stg3_tds_END     (5)
#define ABB_CH2_RX_TDS_ANA_2_ch2_pdm_ctrl_tds_START    (6)
#define ABB_CH2_RX_TDS_ANA_2_ch2_pdm_ctrl_tds_END      (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_3_UNION
 结构说明  : CH2_RX_TDS_ANA_3 寄存器结构定义。地址偏移量:0xD2D，初值:0x40，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr09。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibias_qu_tds      : 3;  /* bit[0-2]: 量化器电流调节控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 2.0x
                                                                110： 1.6x
                                                                111： 1.2x */
        unsigned long  ch2_rx_ibct_dac_tds   : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 2.0x
                                                                110： 1.6x
                                                                111： 1.2x */
        unsigned long  ch2_ck_whole_ctrl_tds : 2;  /* bit[6-7]: DAC1时钟控制
                                                                00：no delay
                                                                01：delay 100ps（默认）
                                                                10：150ps
                                                                11：200ps */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_3_UNION;
#define ABB_CH2_RX_TDS_ANA_3_ch2_ibias_qu_tds_START       (0)
#define ABB_CH2_RX_TDS_ANA_3_ch2_ibias_qu_tds_END         (2)
#define ABB_CH2_RX_TDS_ANA_3_ch2_rx_ibct_dac_tds_START    (3)
#define ABB_CH2_RX_TDS_ANA_3_ch2_rx_ibct_dac_tds_END      (5)
#define ABB_CH2_RX_TDS_ANA_3_ch2_ck_whole_ctrl_tds_START  (6)
#define ABB_CH2_RX_TDS_ANA_3_ch2_ck_whole_ctrl_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_4_UNION
 结构说明  : CH2_RX_TDS_ANA_4 寄存器结构定义。地址偏移量:0xD2E，初值:0x0C，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr10。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_qu_lp_tds          : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                 1100：其它模式
                                                                 0000：2G模式 */
        unsigned long  ch2_ts_delay_tds       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                 00 0.5TS LTE/WDC/3G/2G
                                                                 01 0.6TS
                                                                 10 0.65TS
                                                                 11 0.7TS  CA */
        unsigned long  ch2_dem_output_sel_tds : 1;  /* bit[6]  : DWA和CLA选择
                                                                 0：DWA
                                                                 1：CLA */
        unsigned long  ch2_dem_enb_tds        : 1;  /* bit[7]  : DEM 使能非
                                                                 0：使能DEM
                                                                 1：PD DEM */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_4_UNION;
#define ABB_CH2_RX_TDS_ANA_4_ch2_qu_lp_tds_START           (0)
#define ABB_CH2_RX_TDS_ANA_4_ch2_qu_lp_tds_END             (3)
#define ABB_CH2_RX_TDS_ANA_4_ch2_ts_delay_tds_START        (4)
#define ABB_CH2_RX_TDS_ANA_4_ch2_ts_delay_tds_END          (5)
#define ABB_CH2_RX_TDS_ANA_4_ch2_dem_output_sel_tds_START  (6)
#define ABB_CH2_RX_TDS_ANA_4_ch2_dem_output_sel_tds_END    (6)
#define ABB_CH2_RX_TDS_ANA_4_ch2_dem_enb_tds_START         (7)
#define ABB_CH2_RX_TDS_ANA_4_ch2_dem_enb_tds_END           (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_5_UNION
 结构说明  : CH2_RX_TDS_ANA_5 寄存器结构定义。地址偏移量:0xD2F，初值:0x80，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr11。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0                : 1;  /* bit[0]  : 保留 */
        unsigned long  ch2_ibmode_qu_tds         : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                    000： 1.0x
                                                                    001： 0.8x
                                                                    010： 0.6x
                                                                    011： 0.4x
                                                                    100： 0.2x
                                                                    101： 1.6x
                                                                    110： 1.4x
                                                                    111： 1.2x */
        unsigned long  reserved_1                : 2;  /* bit[4-5]: 保留 */
        unsigned long  ch2_adc_st3_cap_multi_tds : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                    00：X1
                                                                    01：X1.5
                                                                    10：X1.25(默认)
                                                                    11：X1.125 */
        unsigned long  reserved_butt             : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_5_UNION;
#define ABB_CH2_RX_TDS_ANA_5_ch2_ibmode_qu_tds_START          (1)
#define ABB_CH2_RX_TDS_ANA_5_ch2_ibmode_qu_tds_END            (3)
#define ABB_CH2_RX_TDS_ANA_5_ch2_adc_st3_cap_multi_tds_START  (6)
#define ABB_CH2_RX_TDS_ANA_5_ch2_adc_st3_cap_multi_tds_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_6_UNION
 结构说明  : CH2_RX_TDS_ANA_6 寄存器结构定义。地址偏移量:0xD30，初值:0x0F，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr12。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_qu_ctrl_tds : 6;
        unsigned long  reserved           : 1;  /* bit[6]  : 保留 */
        unsigned long  ch2_clk_inv_tds    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                             0：正沿
                                                             1：反沿 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_6_UNION;
#define ABB_CH2_RX_TDS_ANA_6_ch2_ck_qu_ctrl_tds_START  (0)
#define ABB_CH2_RX_TDS_ANA_6_ch2_ck_qu_ctrl_tds_END    (5)
#define ABB_CH2_RX_TDS_ANA_6_ch2_clk_inv_tds_START     (7)
#define ABB_CH2_RX_TDS_ANA_6_ch2_clk_inv_tds_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_7_UNION
 结构说明  : CH2_RX_TDS_ANA_7 寄存器结构定义。地址偏移量:0xD31，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr13。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_bias_ctrl_tds : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                               000： 1.0x
                                                               001： 0.8x
                                                               010： 0.6x
                                                               011： 0.4x
                                                               100： 0.2x
                                                               101： 2.0x
                                                               110： 1.6x
                                                               111： 1.2x */
        unsigned long  reserved             : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_7_UNION;
#define ABB_CH2_RX_TDS_ANA_7_ch2_rx_bias_ctrl_tds_START  (0)
#define ABB_CH2_RX_TDS_ANA_7_ch2_rx_bias_ctrl_tds_END    (2)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_8_UNION
 结构说明  : CH2_RX_TDS_ANA_8 寄存器结构定义。地址偏移量:0xD32，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0      : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch2_dem_mod_tds : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                          000：DWA
                                                          001：CLA1
                                                          010：CLA2
                                                          011：CLA3
                                                          100：CLA4
                                                          101：CLA5
                                                          110：CLA6
                                                          111：CLA7 */
        unsigned long  reserved_1      : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt   : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_8_UNION;
#define ABB_CH2_RX_TDS_ANA_8_ch2_dem_mod_tds_START  (4)
#define ABB_CH2_RX_TDS_ANA_8_ch2_dem_mod_tds_END    (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_9_UNION
 结构说明  : CH2_RX_TDS_ANA_9 寄存器结构定义。地址偏移量:0xD33，初值:0x03，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_tune_half_tds : 6;
        unsigned long  ch2_dclk_inv_tds     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                               0：正沿
                                                               1：反沿 */
        unsigned long  reserved             : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_9_UNION;
#define ABB_CH2_RX_TDS_ANA_9_ch2_ck_tune_half_tds_START  (0)
#define ABB_CH2_RX_TDS_ANA_9_ch2_ck_tune_half_tds_END    (5)
#define ABB_CH2_RX_TDS_ANA_9_ch2_dclk_inv_tds_START      (6)
#define ABB_CH2_RX_TDS_ANA_9_ch2_dclk_inv_tds_END        (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_10_UNION
 结构说明  : CH2_RX_TDS_ANA_10 寄存器结构定义。地址偏移量:0xD34，初值:0x17，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr16。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_int3_res_ctrl_tds : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                                CA mode:  000
                                                                LTE mode: 100
                                                                WDC mode: 110
                                                                Other mode: 111 */
        unsigned long  reserved_0            : 1;  /* bit[3]  : 保留 */
        unsigned long  ch2_int3_res_sel_tds  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                                0：自动配置（无效，不要配置成0）
                                                                1：寄存器配置 */
        unsigned long  reserved_1            : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_10_UNION;
#define ABB_CH2_RX_TDS_ANA_10_ch2_int3_res_ctrl_tds_START  (0)
#define ABB_CH2_RX_TDS_ANA_10_ch2_int3_res_ctrl_tds_END    (2)
#define ABB_CH2_RX_TDS_ANA_10_ch2_int3_res_sel_tds_START   (4)
#define ABB_CH2_RX_TDS_ANA_10_ch2_int3_res_sel_tds_END     (4)


/*****************************************************************************
 结构名    : ABB_CH2_RX_TDS_ANA_11_UNION
 结构说明  : CH2_RX_TDS_ANA_11 寄存器结构定义。地址偏移量:0xD35，初值:0x00，宽度:8
 寄存器说明: RX TDS配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr17。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_scpll_sel_tds : 1;  /* bit[0]  : CH2 RX对SCPLL的选择：
                                                               0：选择SCPLL0
                                                               1：选择SCPLL1 */
        unsigned long  reserved             : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_TDS_ANA_11_UNION;
#define ABB_CH2_RX_TDS_ANA_11_ch2_rx_scpll_sel_tds_START  (0)
#define ABB_CH2_RX_TDS_ANA_11_ch2_rx_scpll_sel_tds_END    (0)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_0_UNION
 结构说明  : CH2_RX_X_ANA_0 寄存器结构定义。地址偏移量:0xD38，初值:0xF5，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr06。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_mode_clk_x : 3;  /* bit[0-2]: 模式控制：
                                                            000：4G 
                                                            001：3G
                                                            010：3G_DC &amp; TDS
                                                            011：2G
                                                            100：CA
                                                            101：CDMA(默认)
                                                            others:CDMA */
        unsigned long  reserved          : 1;  /* bit[3]  : 保留 */
        unsigned long  ch2_rxb_q_pd_x    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch2_rxb_i_pd_x    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch2_rxa_q_pd_x    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  ch2_rxa_i_pd_x    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                            0：Power On
                                                            1：Power Down(默认) */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_0_UNION;
#define ABB_CH2_RX_X_ANA_0_ch2_rx_mode_clk_x_START  (0)
#define ABB_CH2_RX_X_ANA_0_ch2_rx_mode_clk_x_END    (2)
#define ABB_CH2_RX_X_ANA_0_ch2_rxb_q_pd_x_START     (4)
#define ABB_CH2_RX_X_ANA_0_ch2_rxb_q_pd_x_END       (4)
#define ABB_CH2_RX_X_ANA_0_ch2_rxb_i_pd_x_START     (5)
#define ABB_CH2_RX_X_ANA_0_ch2_rxb_i_pd_x_END       (5)
#define ABB_CH2_RX_X_ANA_0_ch2_rxa_q_pd_x_START     (6)
#define ABB_CH2_RX_X_ANA_0_ch2_rxa_q_pd_x_END       (6)
#define ABB_CH2_RX_X_ANA_0_ch2_rxa_i_pd_x_START     (7)
#define ABB_CH2_RX_X_ANA_0_ch2_rxa_i_pd_x_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_1_UNION
 结构说明  : CH2_RX_X_ANA_1 寄存器结构定义。地址偏移量:0xD39，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr07。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved    : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch2_ibct3_x : 2;  /* bit[2-3]: Current Seting For Mode
                                                      11：CA mode Current
                                                      01：LTE mode Current
                                                      00：other mode Current */
        unsigned long  ch2_ibct2_x : 2;  /* bit[4-5]: Current Seting For Mode
                                                      11：CA mode Current
                                                      01：LTE mode Current
                                                      00：other mode Current */
        unsigned long  ch2_ibct1_x : 2;  /* bit[6-7]: Current Seting For Mode
                                                      11：CA mode Current
                                                      01：LTE mode Current
                                                      00：other mode Current */
        unsigned long  reserved_butt: 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_1_UNION;
#define ABB_CH2_RX_X_ANA_1_ch2_ibct3_x_START  (2)
#define ABB_CH2_RX_X_ANA_1_ch2_ibct3_x_END    (3)
#define ABB_CH2_RX_X_ANA_1_ch2_ibct2_x_START  (4)
#define ABB_CH2_RX_X_ANA_1_ch2_ibct2_x_END    (5)
#define ABB_CH2_RX_X_ANA_1_ch2_ibct1_x_START  (6)
#define ABB_CH2_RX_X_ANA_1_ch2_ibct1_x_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_2_UNION
 结构说明  : CH2_RX_X_ANA_2 寄存器结构定义。地址偏移量:0xD3A，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr08。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibct_stg12_x : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch2_ibct_stg3_x  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                           000： 1.0x
                                                           001： 0.8x
                                                           010： 0.6x
                                                           011： 0.4x
                                                           100： 0.2x
                                                           101： 2.0x
                                                           110： 1.6x
                                                           111： 1.2x */
        unsigned long  ch2_pdm_ctrl_x   : 1;  /* bit[6]  : pdm ctrl
                                                           0:加法编码
                                                           1:组合逻辑encoder编码 */
        unsigned long  reserved         : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_2_UNION;
#define ABB_CH2_RX_X_ANA_2_ch2_ibct_stg12_x_START  (0)
#define ABB_CH2_RX_X_ANA_2_ch2_ibct_stg12_x_END    (2)
#define ABB_CH2_RX_X_ANA_2_ch2_ibct_stg3_x_START   (3)
#define ABB_CH2_RX_X_ANA_2_ch2_ibct_stg3_x_END     (5)
#define ABB_CH2_RX_X_ANA_2_ch2_pdm_ctrl_x_START    (6)
#define ABB_CH2_RX_X_ANA_2_ch2_pdm_ctrl_x_END      (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_3_UNION
 结构说明  : CH2_RX_X_ANA_3 寄存器结构定义。地址偏移量:0xD3B，初值:0x40，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr09。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibias_qu_x      : 3;  /* bit[0-2]: 量化器电流调节控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch2_rx_ibct_dac_x   : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch2_ck_whole_ctrl_x : 2;  /* bit[6-7]: DAC1时钟控制
                                                              00：no delay
                                                              01：delay 100ps（默认）
                                                              10：150ps
                                                              11：200ps */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_3_UNION;
#define ABB_CH2_RX_X_ANA_3_ch2_ibias_qu_x_START       (0)
#define ABB_CH2_RX_X_ANA_3_ch2_ibias_qu_x_END         (2)
#define ABB_CH2_RX_X_ANA_3_ch2_rx_ibct_dac_x_START    (3)
#define ABB_CH2_RX_X_ANA_3_ch2_rx_ibct_dac_x_END      (5)
#define ABB_CH2_RX_X_ANA_3_ch2_ck_whole_ctrl_x_START  (6)
#define ABB_CH2_RX_X_ANA_3_ch2_ck_whole_ctrl_x_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_4_UNION
 结构说明  : CH2_RX_X_ANA_4 寄存器结构定义。地址偏移量:0xD3C，初值:0x0C，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr10。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_qu_lp_x          : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                               1100：其它模式
                                                               0000：2G模式 */
        unsigned long  ch2_ts_delay_x       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                               00 0.5TS LTE/WDC/3G/2G
                                                               01 0.6TS
                                                               10 0.65TS
                                                               11 0.7TS  CA */
        unsigned long  ch2_dem_output_sel_x : 1;  /* bit[6]  : DWA和CLA选择
                                                               0：DWA
                                                               1：CLA */
        unsigned long  ch2_dem_enb_x        : 1;  /* bit[7]  : DEM 使能非
                                                               0：使能DEM
                                                               1：PD DEM */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_4_UNION;
#define ABB_CH2_RX_X_ANA_4_ch2_qu_lp_x_START           (0)
#define ABB_CH2_RX_X_ANA_4_ch2_qu_lp_x_END             (3)
#define ABB_CH2_RX_X_ANA_4_ch2_ts_delay_x_START        (4)
#define ABB_CH2_RX_X_ANA_4_ch2_ts_delay_x_END          (5)
#define ABB_CH2_RX_X_ANA_4_ch2_dem_output_sel_x_START  (6)
#define ABB_CH2_RX_X_ANA_4_ch2_dem_output_sel_x_END    (6)
#define ABB_CH2_RX_X_ANA_4_ch2_dem_enb_x_START         (7)
#define ABB_CH2_RX_X_ANA_4_ch2_dem_enb_x_END           (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_5_UNION
 结构说明  : CH2_RX_X_ANA_5 寄存器结构定义。地址偏移量:0xD3D，初值:0x80，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr11。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0              : 1;  /* bit[0]  : 保留 */
        unsigned long  ch2_ibmode_qu_x         : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                  000： 1.0x
                                                                  001： 0.8x
                                                                  010： 0.6x
                                                                  011： 0.4x
                                                                  100： 0.2x
                                                                  101： 1.6x
                                                                  110： 1.4x
                                                                  111： 1.2x */
        unsigned long  reserved_1              : 2;  /* bit[4-5]: 保留 */
        unsigned long  ch2_adc_st3_cap_multi_x : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                  00：X1
                                                                  01：X1.5
                                                                  10：X1.25(默认)
                                                                  11：X1.125 */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_5_UNION;
#define ABB_CH2_RX_X_ANA_5_ch2_ibmode_qu_x_START          (1)
#define ABB_CH2_RX_X_ANA_5_ch2_ibmode_qu_x_END            (3)
#define ABB_CH2_RX_X_ANA_5_ch2_adc_st3_cap_multi_x_START  (6)
#define ABB_CH2_RX_X_ANA_5_ch2_adc_st3_cap_multi_x_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_6_UNION
 结构说明  : CH2_RX_X_ANA_6 寄存器结构定义。地址偏移量:0xD3E，初值:0x0F，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr12。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_qu_ctrl_x : 6;
        unsigned long  reserved         : 1;  /* bit[6]  : 保留 */
        unsigned long  ch2_clk_inv_x    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                           0：正沿
                                                           1：反沿 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_6_UNION;
#define ABB_CH2_RX_X_ANA_6_ch2_ck_qu_ctrl_x_START  (0)
#define ABB_CH2_RX_X_ANA_6_ch2_ck_qu_ctrl_x_END    (5)
#define ABB_CH2_RX_X_ANA_6_ch2_clk_inv_x_START     (7)
#define ABB_CH2_RX_X_ANA_6_ch2_clk_inv_x_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_7_UNION
 结构说明  : CH2_RX_X_ANA_7 寄存器结构定义。地址偏移量:0xD3F，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr13。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_bias_ctrl_x : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                             000： 1.0x
                                                             001： 0.8x
                                                             010： 0.6x
                                                             011： 0.4x
                                                             100： 0.2x
                                                             101： 2.0x
                                                             110： 1.6x
                                                             111： 1.2x */
        unsigned long  reserved           : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_7_UNION;
#define ABB_CH2_RX_X_ANA_7_ch2_rx_bias_ctrl_x_START  (0)
#define ABB_CH2_RX_X_ANA_7_ch2_rx_bias_ctrl_x_END    (2)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_8_UNION
 结构说明  : CH2_RX_X_ANA_8 寄存器结构定义。地址偏移量:0xD40，初值:0x00，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0    : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch2_dem_mod_x : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                        000：DWA
                                                        001：CLA1
                                                        010：CLA2
                                                        011：CLA3
                                                        100：CLA4
                                                        101：CLA5
                                                        110：CLA6
                                                        111：CLA7 */
        unsigned long  reserved_1    : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_8_UNION;
#define ABB_CH2_RX_X_ANA_8_ch2_dem_mod_x_START  (4)
#define ABB_CH2_RX_X_ANA_8_ch2_dem_mod_x_END    (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_9_UNION
 结构说明  : CH2_RX_X_ANA_9 寄存器结构定义。地址偏移量:0xD41，初值:0x03，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_tune_half_x : 6;
        unsigned long  ch2_dclk_inv_x     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                             0：正沿
                                                             1：反沿 */
        unsigned long  reserved           : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_9_UNION;
#define ABB_CH2_RX_X_ANA_9_ch2_ck_tune_half_x_START  (0)
#define ABB_CH2_RX_X_ANA_9_ch2_ck_tune_half_x_END    (5)
#define ABB_CH2_RX_X_ANA_9_ch2_dclk_inv_x_START      (6)
#define ABB_CH2_RX_X_ANA_9_ch2_dclk_inv_x_END        (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_10_UNION
 结构说明  : CH2_RX_X_ANA_10 寄存器结构定义。地址偏移量:0xD42，初值:0x17，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr16。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_int3_res_ctrl_x : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                              CA mode:  000
                                                              LTE mode: 100
                                                              WDC mode: 110
                                                              Other mode: 111 */
        unsigned long  reserved_0          : 1;  /* bit[3]  : 保留 */
        unsigned long  ch2_int3_res_sel_x  : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                              0：自动配置（无效，不要配置成0）
                                                              1：寄存器配置 */
        unsigned long  reserved_1          : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_10_UNION;
#define ABB_CH2_RX_X_ANA_10_ch2_int3_res_ctrl_x_START  (0)
#define ABB_CH2_RX_X_ANA_10_ch2_int3_res_ctrl_x_END    (2)
#define ABB_CH2_RX_X_ANA_10_ch2_int3_res_sel_x_START   (4)
#define ABB_CH2_RX_X_ANA_10_ch2_int3_res_sel_x_END     (4)


/*****************************************************************************
 结构名    : ABB_CH2_RX_X_ANA_11_UNION
 结构说明  : CH2_RX_X_ANA_11 寄存器结构定义。地址偏移量:0xD43，初值:0x01，宽度:8
 寄存器说明: RX X配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr17。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_scpll_sel_x : 1;  /* bit[0]  : CH2 RX对SCPLL的选择：
                                                             0：选择SCPLL0
                                                             1：选择SCPLL1 */
        unsigned long  reserved           : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_X_ANA_11_UNION;
#define ABB_CH2_RX_X_ANA_11_ch2_rx_scpll_sel_x_START  (0)
#define ABB_CH2_RX_X_ANA_11_ch2_rx_scpll_sel_x_END    (0)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_0_UNION
 结构说明  : CH2_RX_IDLE_ANA_0 寄存器结构定义。地址偏移量:0xD46，初值:0xF4，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr06。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_mode_clk_idle : 3;  /* bit[0-2]: 模式控制：
                                                               000：4G
                                                               001：3G
                                                               010：3G_DC &amp; TDS
                                                               011：2G(默认)
                                                               100：CA
                                                               101：CDMA
                                                               others:CDMA */
        unsigned long  reseved              : 1;  /* bit[3]  : Reserved */
        unsigned long  ch2_rxb_q_pd_idle    : 1;  /* bit[4]  : RXB_Q ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch2_rxb_i_pd_idle    : 1;  /* bit[5]  : RXB_I ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch2_rxa_q_pd_idle    : 1;  /* bit[6]  : RXA_Q ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  ch2_rxa_i_pd_idle    : 1;  /* bit[7]  : RXA_I ADC Power Down控制
                                                               0：Power On
                                                               1：Power Down(默认) */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_0_UNION;
#define ABB_CH2_RX_IDLE_ANA_0_ch2_rx_mode_clk_idle_START  (0)
#define ABB_CH2_RX_IDLE_ANA_0_ch2_rx_mode_clk_idle_END    (2)
#define ABB_CH2_RX_IDLE_ANA_0_reseved_START               (3)
#define ABB_CH2_RX_IDLE_ANA_0_reseved_END                 (3)
#define ABB_CH2_RX_IDLE_ANA_0_ch2_rxb_q_pd_idle_START     (4)
#define ABB_CH2_RX_IDLE_ANA_0_ch2_rxb_q_pd_idle_END       (4)
#define ABB_CH2_RX_IDLE_ANA_0_ch2_rxb_i_pd_idle_START     (5)
#define ABB_CH2_RX_IDLE_ANA_0_ch2_rxb_i_pd_idle_END       (5)
#define ABB_CH2_RX_IDLE_ANA_0_ch2_rxa_q_pd_idle_START     (6)
#define ABB_CH2_RX_IDLE_ANA_0_ch2_rxa_q_pd_idle_END       (6)
#define ABB_CH2_RX_IDLE_ANA_0_ch2_rxa_i_pd_idle_START     (7)
#define ABB_CH2_RX_IDLE_ANA_0_ch2_rxa_i_pd_idle_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_1_UNION
 结构说明  : CH2_RX_IDLE_ANA_1 寄存器结构定义。地址偏移量:0xD47，初值:0xFC，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr07。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved       : 2;  /* bit[0-1]: 保留 */
        unsigned long  ch2_ibct3_idle : 2;  /* bit[2-3]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch2_ibct2_idle : 2;  /* bit[4-5]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  ch2_ibct1_idle : 2;  /* bit[6-7]: Current Seting For Mode
                                                         11：CA mode Current
                                                         01：LTE mode Current
                                                         00：other mode Current */
        unsigned long  reserved_butt  : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_1_UNION;
#define ABB_CH2_RX_IDLE_ANA_1_ch2_ibct3_idle_START  (2)
#define ABB_CH2_RX_IDLE_ANA_1_ch2_ibct3_idle_END    (3)
#define ABB_CH2_RX_IDLE_ANA_1_ch2_ibct2_idle_START  (4)
#define ABB_CH2_RX_IDLE_ANA_1_ch2_ibct2_idle_END    (5)
#define ABB_CH2_RX_IDLE_ANA_1_ch2_ibct1_idle_START  (6)
#define ABB_CH2_RX_IDLE_ANA_1_ch2_ibct1_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_2_UNION
 结构说明  : CH2_RX_IDLE_ANA_2 寄存器结构定义。地址偏移量:0xD48，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr08。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibct_stg12_idle : 3;  /* bit[0-2]: RX ADC Stage 12电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch2_ibct_stg3_idle  : 3;  /* bit[3-5]: RX ADC Stage 3电流控制
                                                              000： 1.0x
                                                              001： 0.8x
                                                              010： 0.6x
                                                              011： 0.4x
                                                              100： 0.2x
                                                              101： 2.0x
                                                              110： 1.6x
                                                              111： 1.2x */
        unsigned long  ch2_pdm_ctrl_idle   : 1;  /* bit[6]  : pdm ctrl
                                                              0:加法编码
                                                              1:组合逻辑encoder编码 */
        unsigned long  reserved            : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_2_UNION;
#define ABB_CH2_RX_IDLE_ANA_2_ch2_ibct_stg12_idle_START  (0)
#define ABB_CH2_RX_IDLE_ANA_2_ch2_ibct_stg12_idle_END    (2)
#define ABB_CH2_RX_IDLE_ANA_2_ch2_ibct_stg3_idle_START   (3)
#define ABB_CH2_RX_IDLE_ANA_2_ch2_ibct_stg3_idle_END     (5)
#define ABB_CH2_RX_IDLE_ANA_2_ch2_pdm_ctrl_idle_START    (6)
#define ABB_CH2_RX_IDLE_ANA_2_ch2_pdm_ctrl_idle_END      (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_3_UNION
 结构说明  : CH2_RX_IDLE_ANA_3 寄存器结构定义。地址偏移量:0xD49，初值:0x40，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr09。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ibias_qu_idle      : 3;  /* bit[0-2]: 量化器电流调节控制
                                                                 000： 1.0x
                                                                 001： 0.8x
                                                                 010： 0.6x
                                                                 011： 0.4x
                                                                 100： 0.2x
                                                                 101： 2.0x
                                                                 110： 1.6x
                                                                 111： 1.2x */
        unsigned long  ch2_rx_ibct_dac_idle   : 3;  /* bit[3-5]: RX方向sub_DAC电流控制
                                                                 000： 1.0x
                                                                 001： 0.8x
                                                                 010： 0.6x
                                                                 011： 0.4x
                                                                 100： 0.2x
                                                                 101： 2.0x
                                                                 110： 1.6x
                                                                 111： 1.2x */
        unsigned long  ch2_ck_whole_ctrl_idle : 2;  /* bit[6-7]: DAC1时钟控制
                                                                 00：no delay
                                                                 01：delay 100ps（默认）
                                                                 10：150ps
                                                                 11：200ps */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_3_UNION;
#define ABB_CH2_RX_IDLE_ANA_3_ch2_ibias_qu_idle_START       (0)
#define ABB_CH2_RX_IDLE_ANA_3_ch2_ibias_qu_idle_END         (2)
#define ABB_CH2_RX_IDLE_ANA_3_ch2_rx_ibct_dac_idle_START    (3)
#define ABB_CH2_RX_IDLE_ANA_3_ch2_rx_ibct_dac_idle_END      (5)
#define ABB_CH2_RX_IDLE_ANA_3_ch2_ck_whole_ctrl_idle_START  (6)
#define ABB_CH2_RX_IDLE_ANA_3_ch2_ck_whole_ctrl_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_4_UNION
 结构说明  : CH2_RX_IDLE_ANA_4 寄存器结构定义。地址偏移量:0xD4A，初值:0x3C，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr10。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_qu_lp_idle          : 4;  /* bit[0-3]: QU lower power set, 用于量化器低功耗设置
                                                                  1100：其它模式
                                                                  0000：2G模式 */
        unsigned long  ch2_ts_delay_idle       : 2;  /* bit[4-5]: TS_DELAY<1:0> 
                                                                  00 0.5TS LTE/WDC/3G/2G
                                                                  01 0.6TS
                                                                  10 0.65TS
                                                                  11 0.7TS  CA */
        unsigned long  ch2_dem_output_sel_idle : 1;  /* bit[6]  : DWA和CLA选择
                                                                  0：DWA
                                                                  1：CLA */
        unsigned long  ch2_dem_enb_idle        : 1;  /* bit[7]  : DEM 使能非
                                                                  0：使能DEM
                                                                  1：PD DEM */
        unsigned long  reserved_butt           : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_4_UNION;
#define ABB_CH2_RX_IDLE_ANA_4_ch2_qu_lp_idle_START           (0)
#define ABB_CH2_RX_IDLE_ANA_4_ch2_qu_lp_idle_END             (3)
#define ABB_CH2_RX_IDLE_ANA_4_ch2_ts_delay_idle_START        (4)
#define ABB_CH2_RX_IDLE_ANA_4_ch2_ts_delay_idle_END          (5)
#define ABB_CH2_RX_IDLE_ANA_4_ch2_dem_output_sel_idle_START  (6)
#define ABB_CH2_RX_IDLE_ANA_4_ch2_dem_output_sel_idle_END    (6)
#define ABB_CH2_RX_IDLE_ANA_4_ch2_dem_enb_idle_START         (7)
#define ABB_CH2_RX_IDLE_ANA_4_ch2_dem_enb_idle_END           (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_5_UNION
 结构说明  : CH2_RX_IDLE_ANA_5 寄存器结构定义。地址偏移量:0xD4B，初值:0x80，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr11。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0                 : 1;  /* bit[0]  : 保留 */
        unsigned long  ch2_ibmode_qu_idle         : 3;  /* bit[1-3]: RX qu mode电流控制
                                                                     000： 1.0x
                                                                     001： 0.8x
                                                                     010： 0.6x
                                                                     011： 0.4x
                                                                     100： 0.2x
                                                                     101： 1.6x
                                                                     110： 1.4x
                                                                     111： 1.2x */
        unsigned long  reserved_1                 : 2;  /* bit[4-5]: 保留 */
        unsigned long  ch2_adc_st3_cap_multi_idle : 2;  /* bit[6-7]: ADC第三级电容倍乘系数
                                                                     00：X1
                                                                     01：X1.5
                                                                     10：X1.25(默认)
                                                                     11：X1.125 */
        unsigned long  reserved_butt              : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_5_UNION;
#define ABB_CH2_RX_IDLE_ANA_5_ch2_ibmode_qu_idle_START          (1)
#define ABB_CH2_RX_IDLE_ANA_5_ch2_ibmode_qu_idle_END            (3)
#define ABB_CH2_RX_IDLE_ANA_5_ch2_adc_st3_cap_multi_idle_START  (6)
#define ABB_CH2_RX_IDLE_ANA_5_ch2_adc_st3_cap_multi_idle_END    (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_6_UNION
 结构说明  : CH2_RX_IDLE_ANA_6 寄存器结构定义。地址偏移量:0xD4C，初值:0x0F，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr12。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_qu_ctrl_idle : 6;
        unsigned long  reserved            : 1;  /* bit[6]  : 保留 */
        unsigned long  ch2_clk_inv_idle    : 1;  /* bit[7]  : RX A2D CLK 反相控制
                                                              0：正沿
                                                              1：反沿 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_6_UNION;
#define ABB_CH2_RX_IDLE_ANA_6_ch2_ck_qu_ctrl_idle_START  (0)
#define ABB_CH2_RX_IDLE_ANA_6_ch2_ck_qu_ctrl_idle_END    (5)
#define ABB_CH2_RX_IDLE_ANA_6_ch2_clk_inv_idle_START     (7)
#define ABB_CH2_RX_IDLE_ANA_6_ch2_clk_inv_idle_END       (7)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_7_UNION
 结构说明  : CH2_RX_IDLE_ANA_7 寄存器结构定义。地址偏移量:0xD4D，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr13。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_bias_ctrl_idle : 3;  /* bit[0-2]: RX通道 bias总电流调节
                                                                000： 1.0x
                                                                001： 0.8x
                                                                010： 0.6x
                                                                011： 0.4x
                                                                100： 0.2x
                                                                101： 2.0x
                                                                110： 1.6x
                                                                111： 1.2x */
        unsigned long  reserved              : 5;  /* bit[3-7]: 保留 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_7_UNION;
#define ABB_CH2_RX_IDLE_ANA_7_ch2_rx_bias_ctrl_idle_START  (0)
#define ABB_CH2_RX_IDLE_ANA_7_ch2_rx_bias_ctrl_idle_END    (2)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_8_UNION
 结构说明  : CH2_RX_IDLE_ANA_8 寄存器结构定义。地址偏移量:0xD4E，初值:0x00，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr14。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  reserved_0          : 4;  /* bit[0-3]: 保留 */
        unsigned long  ch2_rx_dem_mod_idle : 3;  /* bit[4-6]: RX DEM Mode Selection,
                                                              000：DWA
                                                              001：CLA1
                                                              010：CLA2
                                                              011：CLA3
                                                              100：CLA4
                                                              101：CLA5
                                                              110：CLA6
                                                              111：CLA7 */
        unsigned long  reserved_1          : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_8_UNION;
#define ABB_CH2_RX_IDLE_ANA_8_ch2_rx_dem_mod_idle_START  (4)
#define ABB_CH2_RX_IDLE_ANA_8_ch2_rx_dem_mod_idle_END    (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_9_UNION
 结构说明  : CH2_RX_IDLE_ANA_9 寄存器结构定义。地址偏移量:0xD4F，初值:0x03，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr15。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_tune_half_idle : 6;
        unsigned long  ch2_dclk_inv_idle     : 1;  /* bit[6]  : RX内部 sync to digital CLK 反相控制
                                                                0：正沿
                                                                1：反沿 */
        unsigned long  reserved              : 1;  /* bit[7]  : 保留 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_9_UNION;
#define ABB_CH2_RX_IDLE_ANA_9_ch2_ck_tune_half_idle_START  (0)
#define ABB_CH2_RX_IDLE_ANA_9_ch2_ck_tune_half_idle_END    (5)
#define ABB_CH2_RX_IDLE_ANA_9_ch2_dclk_inv_idle_START      (6)
#define ABB_CH2_RX_IDLE_ANA_9_ch2_dclk_inv_idle_END        (6)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_10_UNION
 结构说明  : CH2_RX_IDLE_ANA_10 寄存器结构定义。地址偏移量:0xD50，初值:0x10，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr16。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_int3_res_ctrl_idle : 3;  /* bit[0-2]: 第三级积分器电阻控制值：
                                                                 CA mode:  000
                                                                 LTE mode: 100
                                                                 WDC mode: 110
                                                                 Other mode: 111 */
        unsigned long  reserved_0             : 1;  /* bit[3]  : 保留 */
        unsigned long  ch2_int3_res3_sel_idle : 1;  /* bit[4]  : 第三级积分器电阻控制方式选择：
                                                                 0：自动配置（无效，不要配置成0）
                                                                 1：寄存器配置 */
        unsigned long  reserved_1             : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt          : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_10_UNION;
#define ABB_CH2_RX_IDLE_ANA_10_ch2_int3_res_ctrl_idle_START  (0)
#define ABB_CH2_RX_IDLE_ANA_10_ch2_int3_res_ctrl_idle_END    (2)
#define ABB_CH2_RX_IDLE_ANA_10_ch2_int3_res3_sel_idle_START  (4)
#define ABB_CH2_RX_IDLE_ANA_10_ch2_int3_res3_sel_idle_END    (4)


/*****************************************************************************
 结构名    : ABB_CH2_RX_IDLE_ANA_11_UNION
 结构说明  : CH2_RX_IDLE_ANA_11 寄存器结构定义。地址偏移量:0xD51，初值:0x01，宽度:8
 寄存器说明: RX IDLE配置寄存器，经过线控逻辑后送至ch2_reg_analog_wr17。
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_scpll_sel_idle : 1;  /* bit[0]  : CH2 RX对SCPLL的选择：
                                                                0：选择SCPLL0
                                                                1：选择SCPLL1 */
        unsigned long  reserved              : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt         : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_RX_IDLE_ANA_11_UNION;
#define ABB_CH2_RX_IDLE_ANA_11_ch2_rx_scpll_sel_idle_START  (0)
#define ABB_CH2_RX_IDLE_ANA_11_ch2_rx_scpll_sel_idle_END    (0)


/*****************************************************************************
 结构名    : ABB_CH2_REG_DEBUG_ANA04_UNION
 结构说明  : CH2_REG_DEBUG_ANA04 寄存器结构定义。地址偏移量:0xD54，初值:0x03，宽度:8
 寄存器说明: CH2模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rx_qu_cal_en     : 1;  /* bit[0]  : ADC 量化器校准使能
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch2_rx_op1_cal_start : 1;  /* bit[1]  : ADC OP1 offset calibration启动：
                                                               0：不启动
                                                               1：启动 */
        unsigned long  ch2_rx_op1_cal_en    : 1;  /* bit[2]  : ADC op1 offset校准使能
                                                               0：不使能
                                                               1：使能 */
        unsigned long  ch2_rx_vcm_adj_en    : 1;  /* bit[3]  : ADC 输入共模调整使能
                                                               0：不使能共模调整电路
                                                               1：使能共模调整电路 */
        unsigned long  ch2_rx_vcm_sel       : 1;  /* bit[4]  : ADC输入共模选择
                                                               0：0.65V
                                                               1：0.5V */
        unsigned long  reserved             : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt        : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_DEBUG_ANA04_UNION;
#define ABB_CH2_REG_DEBUG_ANA04_ch2_rx_qu_cal_en_START      (0)
#define ABB_CH2_REG_DEBUG_ANA04_ch2_rx_qu_cal_en_END        (0)
#define ABB_CH2_REG_DEBUG_ANA04_ch2_rx_op1_cal_start_START  (1)
#define ABB_CH2_REG_DEBUG_ANA04_ch2_rx_op1_cal_start_END    (1)
#define ABB_CH2_REG_DEBUG_ANA04_ch2_rx_op1_cal_en_START     (2)
#define ABB_CH2_REG_DEBUG_ANA04_ch2_rx_op1_cal_en_END       (2)
#define ABB_CH2_REG_DEBUG_ANA04_ch2_rx_vcm_adj_en_START     (3)
#define ABB_CH2_REG_DEBUG_ANA04_ch2_rx_vcm_adj_en_END       (3)
#define ABB_CH2_REG_DEBUG_ANA04_ch2_rx_vcm_sel_START        (4)
#define ABB_CH2_REG_DEBUG_ANA04_ch2_rx_vcm_sel_END          (4)


/*****************************************************************************
 结构名    : ABB_CH2_REG_DEBUG_ANA05_UNION
 结构说明  : CH2_REG_DEBUG_ANA05 寄存器结构定义。地址偏移量:0xD55，初值:0x28，宽度:8
 寄存器说明: CH2模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_pup_ck_ctrl     : 1;  /* bit[0]  : ADC pump时钟门控
                                                              1：可关闭
                                                              0：一直打开 */
        unsigned long  ch2_pupup_mode      : 1;  /* bit[1]  : ADC启动选择
                                                              0：自动启动
                                                              1：手动启动 */
        unsigned long  ch2_start_rx_cktune : 1;  /* bit[2]  : 上升沿启动CK Tuning */
        unsigned long  reserved            : 1;  /* bit[3]  : 保留 */
        unsigned long  ch2_rc_code_sel     : 1;  /* bit[4]  : RC tunning码选择
                                                              0：自动
                                                              1：来自寄存器 */
        unsigned long  ch2_ol_ct           : 3;  /* bit[5-7]: overload 码配置
                                                              00：16个连续最大码或者最小码
                                                              01：8个连续最大码或者最小码
                                                              10：4个连续最大码或者最小码
                                                              11：关闭Overload检测 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_DEBUG_ANA05_UNION;
#define ABB_CH2_REG_DEBUG_ANA05_ch2_pup_ck_ctrl_START      (0)
#define ABB_CH2_REG_DEBUG_ANA05_ch2_pup_ck_ctrl_END        (0)
#define ABB_CH2_REG_DEBUG_ANA05_ch2_pupup_mode_START       (1)
#define ABB_CH2_REG_DEBUG_ANA05_ch2_pupup_mode_END         (1)
#define ABB_CH2_REG_DEBUG_ANA05_ch2_start_rx_cktune_START  (2)
#define ABB_CH2_REG_DEBUG_ANA05_ch2_start_rx_cktune_END    (2)
#define ABB_CH2_REG_DEBUG_ANA05_ch2_rc_code_sel_START      (4)
#define ABB_CH2_REG_DEBUG_ANA05_ch2_rc_code_sel_END        (4)
#define ABB_CH2_REG_DEBUG_ANA05_ch2_ol_ct_START            (5)
#define ABB_CH2_REG_DEBUG_ANA05_ch2_ol_ct_END              (7)


/*****************************************************************************
 结构名    : ABB_CH2_REG_DEBUG_ANA10_UNION
 结构说明  : CH2_REG_DEBUG_ANA10 寄存器结构定义。地址偏移量:0xD5A，初值:0x10，宽度:8
 寄存器说明: CH2模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_drv_buf_ct   : 3;  /* bit[0-2]: ADC 差分Buffer电流调节控制
                                                           000：5u
                                                           001：4u
                                                           010：3u
                                                           011：2u
                                                           100：2u
                                                           101：10u
                                                           110：8u
                                                           111：6u */
        unsigned long  reserved_0       : 1;  /* bit[3]  : 保留 */
        unsigned long  ch2_rx_auto_tune : 1;  /* bit[4]  : RX ADC自动tuning控制（用于数字部分控制）
                                                           0：手动tuning，tuning选择RX_TUNE1,RX_TUNE2,RX_TUNE3的值(默认)
                                                           1：自动tuning，RX通道的calibration值来自REG_DEBUG_ANA12 */
        unsigned long  reserved_1       : 3;  /* bit[5-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_DEBUG_ANA10_UNION;
#define ABB_CH2_REG_DEBUG_ANA10_ch2_drv_buf_ct_START    (0)
#define ABB_CH2_REG_DEBUG_ANA10_ch2_drv_buf_ct_END      (2)
#define ABB_CH2_REG_DEBUG_ANA10_ch2_rx_auto_tune_START  (4)
#define ABB_CH2_REG_DEBUG_ANA10_ch2_rx_auto_tune_END    (4)


/*****************************************************************************
 结构名    : ABB_CH2_REG_DEBUG_ANA11_UNION
 结构说明  : CH2_REG_DEBUG_ANA11 寄存器结构定义。地址偏移量:0xD5B，初值:0x00，宽度:8
 寄存器说明: CH2模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_op1_cal_sw      : 1;  /* bit[0]  : 运放offset是否起作用控制：
                                                              0：无效
                                                              1：有效 */
        unsigned long  ch2_op1_cal_trim_sw : 1;  /* bit[1]  : RXADC中第一级积分器运放offset校准值调整控制：
                                                              0：无效
                                                              1：有效 */
        unsigned long  reserved            : 6;  /* bit[2-7]: 保留 */
        unsigned long  reserved_butt       : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_DEBUG_ANA11_UNION;
#define ABB_CH2_REG_DEBUG_ANA11_ch2_op1_cal_sw_START       (0)
#define ABB_CH2_REG_DEBUG_ANA11_ch2_op1_cal_sw_END         (0)
#define ABB_CH2_REG_DEBUG_ANA11_ch2_op1_cal_trim_sw_START  (1)
#define ABB_CH2_REG_DEBUG_ANA11_ch2_op1_cal_trim_sw_END    (1)


/*****************************************************************************
 结构名    : ABB_CH2_REG_DEBUG_ANA13_UNION
 结构说明  : CH2_REG_DEBUG_ANA13 寄存器结构定义。地址偏移量:0xD5D，初值:0x00，宽度:8
 寄存器说明: CH2模拟读写寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_tuning_val_en : 1;  /* bit[0]  : Tuning code来源选择(用于数字部分控制)：
                                                            0：寄存器配置（默认）
                                                            1：自动更新 */
        unsigned long  reserved          : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt     : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_DEBUG_ANA13_UNION;
#define ABB_CH2_REG_DEBUG_ANA13_ch2_tuning_val_en_START  (0)
#define ABB_CH2_REG_DEBUG_ANA13_ch2_tuning_val_en_END    (0)


/*****************************************************************************
 结构名    : ABB_CH2_REG_ANALOG_RO0_UNION
 结构说明  : CH2_REG_ANALOG_RO0 寄存器结构定义。地址偏移量:0xD5E，初值:0x00，宽度:8
 寄存器说明: CH2模拟只读寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_rxa_op1_cal_ok : 1;  /* bit[0]  : RXA OP1 offset校准完成标志位：
                                                             0:校准未完成
                                                             1:校准完成 */
        unsigned long  reserved           : 7;  /* bit[1-7]: 保留 */
        unsigned long  reserved_butt      : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_ANALOG_RO0_UNION;
#define ABB_CH2_REG_ANALOG_RO0_ch2_rxa_op1_cal_ok_START  (0)
#define ABB_CH2_REG_ANALOG_RO0_ch2_rxa_op1_cal_ok_END    (0)


/*****************************************************************************
 结构名    : ABB_CH2_REG_ANALOG_RO1_UNION
 结构说明  : CH2_REG_ANALOG_RO1 寄存器结构定义。地址偏移量:0xD5F，初值:0x00，宽度:8
 寄存器说明: CH2模拟只读寄存器
*****************************************************************************/
typedef union
{
    unsigned long      uwValue;
    struct
    {
        unsigned long  ch2_ck_tune_code : 6;  /* bit[0-5]: RX CK TUNE CODE */
        unsigned long  reserved         : 2;  /* bit[6-7]: 保留 */
        unsigned long  reserved_butt    : 24; /* bit[8-31] */
    } reg;
} ABB_CH2_REG_ANALOG_RO1_UNION;
#define ABB_CH2_REG_ANALOG_RO1_ch2_ck_tune_code_START  (0)
#define ABB_CH2_REG_ANALOG_RO1_ch2_ck_tune_code_END    (5)




/*****************************************************************************
  8 OTHERS定义
*****************************************************************************/



/*****************************************************************************
  9 全局变量声明
*****************************************************************************/


/*****************************************************************************
  10 函数声明
*****************************************************************************/


#ifdef __cplusplus
    #if __cplusplus
        }
    #endif
#endif

#endif /* end of abb_interface_tv230.h */
