# Часть 3. Работа с имплементацией ядра SCHOOL RISC-V в FPGA