# do Monociclo_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 2020.1 Lib Mapping Utility 2020.02 Feb 28 2020
# vmap work rtl_work 
# Copying /home/rick/intelFPGA_lite/20.1/modelsim_ase/linuxaloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/BranchPredictor {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/BranchPredictor/BranchPredictor.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:03 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/BranchPredictor" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/BranchPredictor/BranchPredictor.v 
# -- Compiling module BranchPredictor
# 
# Top level modules:
# 	BranchPredictor
# End time: 15:38:03 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/mux_3_to_1 {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/mux_3_to_1/mux_3_to_1.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:03 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/mux_3_to_1" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/mux_3_to_1/mux_3_to_1.v 
# -- Compiling module mux_3_to_1
# 
# Top level modules:
# 	mux_3_to_1
# End time: 15:38:03 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Forwarding {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Forwarding/Forwarding.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:03 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Forwarding" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Forwarding/Forwarding.v 
# -- Compiling module Forwarding
# 
# Top level modules:
# 	Forwarding
# End time: 15:38:03 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Hazard {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Hazard/Hazard.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:03 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Hazard" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Hazard/Hazard.v 
# -- Compiling module Hazard
# 
# Top level modules:
# 	Hazard
# End time: 15:38:03 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/SignExtendPC {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/SignExtendPC/SignExtendPC.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:03 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/SignExtendPC" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/SignExtendPC/SignExtendPC.v 
# -- Compiling module SignExtendPC
# 
# Top level modules:
# 	SignExtendPC
# End time: 15:38:04 on Jun 16,2023, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/BJcontrol {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/BJcontrol/BJcontrol.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:04 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/BJcontrol" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/BJcontrol/BJcontrol.v 
# -- Compiling module BJcontrol
# 
# Top level modules:
# 	BJcontrol
# End time: 15:38:04 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/DecodeALU {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/DecodeALU/DecodeALU.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:04 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/DecodeALU" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/DecodeALU/DecodeALU.v 
# -- Compiling module DecodeALU
# 
# Top level modules:
# 	DecodeALU
# End time: 15:38:04 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/FullAdderN {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/FullAdderN/FullAdderN.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:04 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/FullAdderN" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/FullAdderN/FullAdderN.v 
# -- Compiling module FullAdderN
# 
# Top level modules:
# 	FullAdderN
# End time: 15:38:04 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/FullAdder {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/FullAdder/FullAdder.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:04 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/FullAdder" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/FullAdder/FullAdder.v 
# -- Compiling module FullAdder
# 
# Top level modules:
# 	FullAdder
# End time: 15:38:04 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/SignExtend {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/SignExtend/SignExtend.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:04 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/SignExtend" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/SignExtend/SignExtend.v 
# -- Compiling module SignExtend
# 
# Top level modules:
# 	SignExtend
# End time: 15:38:04 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/RegisterFile {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/RegisterFile/RegisterFile.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:04 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/RegisterFile" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/RegisterFile/RegisterFile.v 
# -- Compiling module RegisterFile
# 
# Top level modules:
# 	RegisterFile
# End time: 15:38:04 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/ALU {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/ALU/ALU.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:04 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/ALU" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/ALU/ALU.v 
# -- Compiling module ALU
# 
# Top level modules:
# 	ALU
# End time: 15:38:04 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Decode {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Decode/Decode.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:04 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Decode" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Decode/Decode.v 
# -- Compiling module Decode
# 
# Top level modules:
# 	Decode
# End time: 15:38:04 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo/Monociclo.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:04 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo/Monociclo.v 
# -- Compiling module Monociclo
# -- Compiling module Monociclo_vlg_tst
# 
# Top level modules:
# 	Monociclo_vlg_tst
# End time: 15:38:04 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo/Latch_IF_ID.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:04 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo/Latch_IF_ID.v 
# -- Compiling module Latch_IF_ID
# 
# Top level modules:
# 	Latch_IF_ID
# End time: 15:38:04 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo/Latch_EX_MEM.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:04 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo/Latch_EX_MEM.v 
# -- Compiling module Latch_EX_MEM
# 
# Top level modules:
# 	Latch_EX_MEM
# End time: 15:38:04 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo/Latch_MEM_WB.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:04 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo/Latch_MEM_WB.v 
# -- Compiling module Latch_MEM_WB
# 
# Top level modules:
# 	Latch_MEM_WB
# End time: 15:38:04 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo/Latch_RR_EX.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:04 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo/Latch_RR_EX.v 
# -- Compiling module Latch_RR_EX
# 
# Top level modules:
# 	Latch_RR_EX
# End time: 15:38:04 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo/Latch_ID_RR.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:04 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo/Latch_ID_RR.v 
# -- Compiling module Latch_ID_RR
# 
# Top level modules:
# 	Latch_ID_RR
# End time: 15:38:04 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/IMemory {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/IMemory/IMemory.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:04 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/IMemory" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/IMemory/IMemory.v 
# -- Compiling module IMemory
# 
# Top level modules:
# 	IMemory
# End time: 15:38:04 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Memory {/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Memory/Memory.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:38:04 on Jun 16,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+/home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Memory" /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Memory/Memory.v 
# -- Compiling module Memory
# 
# Top level modules:
# 	Memory
# End time: 15:38:04 on Jun 16,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# 
# stdin: <EOF>
vsim work.Monociclo_vlg_tst
# vsim work.Monociclo_vlg_tst 
# Start time: 15:38:08 on Jun 16,2023
# Loading work.Monociclo_vlg_tst
# Loading work.Monociclo
# Loading work.FullAdderN
# Loading work.IMemory
# Loading work.BranchPredictor
# Loading work.Latch_IF_ID
# Loading work.Decode
# Loading work.DecodeALU
# Loading work.Latch_ID_RR
# Loading work.SignExtendPC
# Loading work.RegisterFile
# Loading work.SignExtend
# Loading work.Latch_RR_EX
# Loading work.Hazard
# Loading work.Forwarding
# Loading work.mux_3_to_1
# Loading work.ALU
# Loading work.BJcontrol
# Loading work.Latch_EX_MEM
# Loading work.Memory
# Loading work.Latch_MEM_WB
# Loading work.FullAdder
do /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo/simulation/modelsim/wave.do
# ** UI-Msg: (vish-4014) No objects found matching '/Monociclo_vlg_tst/i1/forward/ctrl_r'.
# Executing ONERROR command at macro /home/rick/Escritorio/Examen_Monociclo_Segmentado-20230614T194855Z-001/Examen_Monociclo_Segmentado/Monociclo/simulation/modelsim/wave.do line 120
run
# Running testbench
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
# End time: 15:42:25 on Jun 16,2023, Elapsed time: 0:04:17
# Errors: 0, Warnings: 0
