TimeQuest Timing Analyzer report for buzzer_pwm_test
Wed Aug 12 16:58:31 2020
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; buzzer_pwm_test                                     ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10F17C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.0%      ;
;     Processors 3-6         ;   0.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 202.35 MHz ; 202.35 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.942 ; -272.359           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -205.232                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                         ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.942 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.865      ;
; -3.910 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.833      ;
; -3.890 ; ax_debounce:ax_debounce_m0|q_reg[8]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.811      ;
; -3.864 ; ax_debounce:ax_debounce_m0|q_reg[30] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.783      ;
; -3.855 ; ax_debounce:ax_debounce_m0|q_reg[31] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.774      ;
; -3.836 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.759      ;
; -3.833 ; ax_pwm:ax_pwm_m0|period_cnt[2]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.079     ; 4.755      ;
; -3.816 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.739      ;
; -3.795 ; ax_debounce:ax_debounce_m0|q_reg[2]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.718      ;
; -3.786 ; ax_pwm:ax_pwm_m0|period_cnt[1]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.079     ; 4.708      ;
; -3.763 ; ax_debounce:ax_debounce_m0|q_reg[3]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.686      ;
; -3.758 ; ax_pwm:ax_pwm_m0|duty_r[2]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.080     ; 4.679      ;
; -3.713 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.636      ;
; -3.702 ; ax_pwm:ax_pwm_m0|duty_r[0]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.080     ; 4.623      ;
; -3.696 ; ax_pwm:ax_pwm_m0|period_cnt[4]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.079     ; 4.618      ;
; -3.692 ; ax_pwm:ax_pwm_m0|period_cnt[5]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.079     ; 4.614      ;
; -3.689 ; ax_debounce:ax_debounce_m0|q_reg[3]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.612      ;
; -3.681 ; ax_debounce:ax_debounce_m0|q_reg[11] ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.602      ;
; -3.676 ; ax_pwm:ax_pwm_m0|duty_r[4]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.080     ; 4.597      ;
; -3.669 ; ax_debounce:ax_debounce_m0|q_reg[8]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.590      ;
; -3.668 ; ax_debounce:ax_debounce_m0|q_reg[2]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.591      ;
; -3.654 ; ax_debounce:ax_debounce_m0|q_reg[28] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.573      ;
; -3.652 ; ax_debounce:ax_debounce_m0|q_reg[7]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.575      ;
; -3.651 ; ax_pwm:ax_pwm_m0|duty_r[3]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.080     ; 4.572      ;
; -3.645 ; ax_debounce:ax_debounce_m0|q_reg[4]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.568      ;
; -3.633 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.556      ;
; -3.619 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.542      ;
; -3.618 ; ax_debounce:ax_debounce_m0|q_reg[5]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.541      ;
; -3.612 ; ax_debounce:ax_debounce_m0|q_reg[11] ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.533      ;
; -3.602 ; ax_debounce:ax_debounce_m0|q_reg[12] ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.523      ;
; -3.602 ; ax_pwm:ax_pwm_m0|period_cnt[3]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.079     ; 4.524      ;
; -3.597 ; ax_pwm:ax_pwm_m0|duty_r[1]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.080     ; 4.518      ;
; -3.586 ; ax_pwm:ax_pwm_m0|period_cnt[6]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.079     ; 4.508      ;
; -3.581 ; ax_debounce:ax_debounce_m0|q_reg[8]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.502      ;
; -3.578 ; ax_debounce:ax_debounce_m0|q_reg[7]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.501      ;
; -3.566 ; ax_debounce:ax_debounce_m0|q_reg[3]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.489      ;
; -3.551 ; ax_pwm:ax_pwm_m0|duty_r[7]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.080     ; 4.472      ;
; -3.544 ; ax_debounce:ax_debounce_m0|q_reg[5]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.467      ;
; -3.534 ; ax_debounce:ax_debounce_m0|q_reg[14] ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.455      ;
; -3.530 ; ax_debounce:ax_debounce_m0|q_reg[4]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.453      ;
; -3.520 ; ax_debounce:ax_debounce_m0|q_reg[29] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.439      ;
; -3.520 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.443      ;
; -3.505 ; ax_debounce:ax_debounce_m0|q_reg[13] ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.426      ;
; -3.502 ; ax_debounce:ax_debounce_m0|q_reg[22] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.421      ;
; -3.502 ; ax_debounce:ax_debounce_m0|q_reg[26] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.421      ;
; -3.501 ; ax_debounce:ax_debounce_m0|q_reg[6]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.424      ;
; -3.495 ; ax_debounce:ax_debounce_m0|q_reg[24] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.414      ;
; -3.491 ; ax_debounce:ax_debounce_m0|q_reg[20] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.410      ;
; -3.486 ; ax_debounce:ax_debounce_m0|q_reg[2]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.409      ;
; -3.484 ; ax_debounce:ax_debounce_m0|q_reg[11] ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.405      ;
; -3.472 ; ax_debounce:ax_debounce_m0|q_reg[9]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.395      ;
; -3.472 ; ax_debounce:ax_debounce_m0|q_reg[8]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.393      ;
; -3.471 ; ax_pwm:ax_pwm_m0|duty_r[6]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.080     ; 4.392      ;
; -3.471 ; ax_debounce:ax_debounce_m0|q_reg[2]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.394      ;
; -3.455 ; ax_debounce:ax_debounce_m0|q_reg[7]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.378      ;
; -3.447 ; ax_debounce:ax_debounce_m0|q_reg[13] ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.368      ;
; -3.444 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[27] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.367      ;
; -3.444 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[26] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.367      ;
; -3.433 ; ax_pwm:ax_pwm_m0|period_cnt[9]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.079     ; 4.355      ;
; -3.424 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[24] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.347      ;
; -3.421 ; ax_debounce:ax_debounce_m0|q_reg[5]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.344      ;
; -3.416 ; ax_pwm:ax_pwm_m0|period_cnt[8]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.079     ; 4.338      ;
; -3.414 ; ax_debounce:ax_debounce_m0|q_reg[12] ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.335      ;
; -3.403 ; ax_debounce:ax_debounce_m0|q_reg[10] ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.326      ;
; -3.398 ; ax_debounce:ax_debounce_m0|q_reg[9]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.321      ;
; -3.392 ; ax_debounce:ax_debounce_m0|q_reg[8]  ; ax_debounce:ax_debounce_m0|q_reg[27] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.313      ;
; -3.383 ; ax_debounce:ax_debounce_m0|q_reg[10] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.304      ;
; -3.383 ; ax_pwm:ax_pwm_m0|duty_r[8]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.080     ; 4.304      ;
; -3.374 ; ax_debounce:ax_debounce_m0|q_reg[6]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.297      ;
; -3.373 ; ax_debounce:ax_debounce_m0|q_reg[3]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.296      ;
; -3.357 ; ax_debounce:ax_debounce_m0|q_reg[15] ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.278      ;
; -3.350 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[26] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.273      ;
; -3.336 ; ax_debounce:ax_debounce_m0|q_reg[4]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.259      ;
; -3.333 ; ax_debounce:ax_debounce_m0|q_reg[4]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.256      ;
; -3.331 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[27] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.254      ;
; -3.330 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[24] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.253      ;
; -3.322 ; ax_pwm:ax_pwm_m0|period_cnt[7]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.079     ; 4.244      ;
; -3.314 ; ax_debounce:ax_debounce_m0|q_reg[14] ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.235      ;
; -3.308 ; ax_debounce:ax_debounce_m0|q_reg[13] ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.229      ;
; -3.304 ; ax_pwm:ax_pwm_m0|duty_r[5]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.080     ; 4.225      ;
; -3.303 ; ax_debounce:ax_debounce_m0|q_reg[11] ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.224      ;
; -3.297 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[25] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.220      ;
; -3.297 ; ax_debounce:ax_debounce_m0|q_reg[2]  ; ax_debounce:ax_debounce_m0|q_reg[27] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.220      ;
; -3.297 ; ax_debounce:ax_debounce_m0|q_reg[3]  ; ax_debounce:ax_debounce_m0|q_reg[26] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.220      ;
; -3.296 ; ax_pwm:ax_pwm_m0|period_cnt[10]      ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.079     ; 4.218      ;
; -3.293 ; ax_debounce:ax_debounce_m0|q_reg[12] ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.214      ;
; -3.292 ; ax_debounce:ax_debounce_m0|q_reg[27] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.211      ;
; -3.289 ; ax_debounce:ax_debounce_m0|q_reg[23] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.208      ;
; -3.288 ; ax_debounce:ax_debounce_m0|q_reg[15] ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.209      ;
; -3.277 ; ax_debounce:ax_debounce_m0|q_reg[3]  ; ax_debounce:ax_debounce_m0|q_reg[24] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.200      ;
; -3.275 ; ax_debounce:ax_debounce_m0|q_reg[9]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.198      ;
; -3.267 ; duty[0]                              ; duty[30]                             ; clk          ; clk         ; 1.000        ; -0.080     ; 4.188      ;
; -3.267 ; ax_debounce:ax_debounce_m0|q_reg[7]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.190      ;
; -3.248 ; ax_debounce:ax_debounce_m0|q_reg[12] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.167      ;
; -3.248 ; ax_debounce:ax_debounce_m0|q_reg[14] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.167      ;
; -3.245 ; ax_debounce:ax_debounce_m0|q_reg[8]  ; ax_debounce:ax_debounce_m0|q_reg[25] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.166      ;
; -3.240 ; ax_debounce:ax_debounce_m0|q_reg[10] ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.163      ;
; -3.239 ; ax_pwm:ax_pwm_m0|period_cnt[1]       ; ax_pwm:ax_pwm_m0|period_cnt[30]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.160      ;
; -3.237 ; duty[0]                              ; duty[31]                             ; clk          ; clk         ; 1.000        ; -0.080     ; 4.158      ;
; -3.230 ; ax_pwm:ax_pwm_m0|period_cnt[2]       ; ax_pwm:ax_pwm_m0|period_cnt[31]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.151      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                               ;
+-------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; ax_debounce:ax_debounce_m0|button_out     ; ax_debounce:ax_debounce_m0|button_out ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.454 ; state.BUZZER                              ; state.BUZZER                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; duty[0]                                   ; duty[0]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.711 ; duty[8]                                   ; ax_pwm:ax_pwm_m0|duty_r[8]            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.004      ;
; 0.716 ; duty[3]                                   ; ax_pwm:ax_pwm_m0|duty_r[3]            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.009      ;
; 0.724 ; duty[30]                                  ; ax_pwm:ax_pwm_m0|duty_r[30]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.016      ;
; 0.746 ; duty[11]                                  ; ax_pwm:ax_pwm_m0|duty_r[11]           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; duty[12]                                  ; ax_pwm:ax_pwm_m0|duty_r[12]           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; duty[28]                                  ; ax_pwm:ax_pwm_m0|duty_r[28]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; duty[27]                                  ; ax_pwm:ax_pwm_m0|duty_r[27]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; duty[25]                                  ; ax_pwm:ax_pwm_m0|duty_r[25]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.760 ; duty[15]                                  ; duty[15]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; duty[3]                                   ; duty[3]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; duty[11]                                  ; duty[11]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; duty[6]                                   ; duty[6]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; duty[2]                                   ; duty[2]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; duty[1]                                   ; duty[1]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; ax_pwm:ax_pwm_m0|period_cnt[16]           ; ax_pwm:ax_pwm_m0|period_cnt[16]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; ax_pwm:ax_pwm_m0|period_cnt[3]            ; ax_pwm:ax_pwm_m0|period_cnt[3]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; duty[19]                                  ; duty[19]                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; duty[14]                                  ; duty[14]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; ax_pwm:ax_pwm_m0|period_cnt[22]           ; ax_pwm:ax_pwm_m0|period_cnt[22]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; ax_pwm:ax_pwm_m0|period_cnt[18]           ; ax_pwm:ax_pwm_m0|period_cnt[18]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; ax_pwm:ax_pwm_m0|period_cnt[13]           ; ax_pwm:ax_pwm_m0|period_cnt[13]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; ax_pwm:ax_pwm_m0|period_cnt[6]            ; ax_pwm:ax_pwm_m0|period_cnt[6]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; duty[27]                                  ; duty[27]                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; duty[22]                                  ; duty[22]                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; duty[18]                                  ; duty[18]                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; duty[13]                                  ; duty[13]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; duty[10]                                  ; duty[10]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; duty[7]                                   ; duty[7]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; duty[5]                                   ; duty[5]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; ax_pwm:ax_pwm_m0|period_cnt[30]           ; ax_pwm:ax_pwm_m0|period_cnt[30]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; ax_pwm:ax_pwm_m0|period_cnt[20]           ; ax_pwm:ax_pwm_m0|period_cnt[20]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; ax_pwm:ax_pwm_m0|period_cnt[19]           ; ax_pwm:ax_pwm_m0|period_cnt[19]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; ax_pwm:ax_pwm_m0|period_cnt[15]           ; ax_pwm:ax_pwm_m0|period_cnt[15]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; ax_pwm:ax_pwm_m0|period_cnt[14]           ; ax_pwm:ax_pwm_m0|period_cnt[14]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; ax_pwm:ax_pwm_m0|period_cnt[12]           ; ax_pwm:ax_pwm_m0|period_cnt[12]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; ax_pwm:ax_pwm_m0|period_cnt[4]            ; ax_pwm:ax_pwm_m0|period_cnt[4]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; duty[30]                                  ; duty[30]                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; duty[16]                                  ; duty[16]                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; duty[12]                                  ; duty[12]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; duty[4]                                   ; duty[4]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; ax_pwm:ax_pwm_m0|period_cnt[29]           ; ax_pwm:ax_pwm_m0|period_cnt[29]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; ax_pwm:ax_pwm_m0|period_cnt[28]           ; ax_pwm:ax_pwm_m0|period_cnt[28]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; ax_pwm:ax_pwm_m0|period_cnt[27]           ; ax_pwm:ax_pwm_m0|period_cnt[27]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; ax_pwm:ax_pwm_m0|period_cnt[26]           ; ax_pwm:ax_pwm_m0|period_cnt[26]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; ax_pwm:ax_pwm_m0|period_cnt[24]           ; ax_pwm:ax_pwm_m0|period_cnt[24]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; ax_pwm:ax_pwm_m0|period_cnt[21]           ; ax_pwm:ax_pwm_m0|period_cnt[21]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; ax_pwm:ax_pwm_m0|period_cnt[17]           ; ax_pwm:ax_pwm_m0|period_cnt[17]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; ax_pwm:ax_pwm_m0|period_cnt[11]           ; ax_pwm:ax_pwm_m0|period_cnt[11]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; ax_pwm:ax_pwm_m0|period_cnt[10]           ; ax_pwm:ax_pwm_m0|period_cnt[10]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; ax_pwm:ax_pwm_m0|period_cnt[5]            ; ax_pwm:ax_pwm_m0|period_cnt[5]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; duty[29]                                  ; duty[29]                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; duty[26]                                  ; duty[26]                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; duty[23]                                  ; duty[23]                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; duty[21]                                  ; duty[21]                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; duty[17]                                  ; duty[17]                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; duty[9]                                   ; duty[9]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; duty[8]                                   ; duty[8]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; ax_pwm:ax_pwm_m0|period_cnt[31]           ; ax_pwm:ax_pwm_m0|period_cnt[31]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; duty[31]                                  ; duty[31]                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; duty[20]                                  ; duty[20]                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; ax_pwm:ax_pwm_m0|period_cnt[25]           ; ax_pwm:ax_pwm_m0|period_cnt[25]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; ax_pwm:ax_pwm_m0|period_cnt[23]           ; ax_pwm:ax_pwm_m0|period_cnt[23]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; ax_pwm:ax_pwm_m0|period_cnt[9]            ; ax_pwm:ax_pwm_m0|period_cnt[9]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; duty[28]                                  ; duty[28]                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; duty[25]                                  ; duty[25]                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; duty[24]                                  ; duty[24]                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.776 ; ax_pwm:ax_pwm_m0|period_r[13]             ; ax_pwm:ax_pwm_m0|period_cnt[3]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.068      ;
; 0.777 ; ax_pwm:ax_pwm_m0|period_r[13]             ; ax_pwm:ax_pwm_m0|period_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.069      ;
; 0.778 ; ax_pwm:ax_pwm_m0|period_r[13]             ; ax_pwm:ax_pwm_m0|period_cnt[7]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.070      ;
; 0.781 ; ax_pwm:ax_pwm_m0|period_r[13]             ; ax_pwm:ax_pwm_m0|period_cnt[8]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.073      ;
; 0.782 ; ax_pwm:ax_pwm_m0|period_r[13]             ; ax_pwm:ax_pwm_m0|period_cnt[13]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.074      ;
; 0.794 ; ax_pwm:ax_pwm_m0|period_r[13]             ; ax_pwm:ax_pwm_m0|period_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.086      ;
; 0.848 ; ax_debounce:ax_debounce_m0|DFF2           ; ax_debounce:ax_debounce_m0|button_out ; clk          ; clk         ; 0.000        ; 0.101      ; 1.161      ;
; 0.875 ; duty[21]                                  ; ax_pwm:ax_pwm_m0|duty_r[21]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.167      ;
; 0.897 ; duty[15]                                  ; ax_pwm:ax_pwm_m0|duty_r[15]           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.190      ;
; 0.898 ; duty[7]                                   ; ax_pwm:ax_pwm_m0|duty_r[7]            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.191      ;
; 0.899 ; duty[23]                                  ; ax_pwm:ax_pwm_m0|duty_r[23]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.191      ;
; 0.900 ; duty[4]                                   ; ax_pwm:ax_pwm_m0|duty_r[4]            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.193      ;
; 0.916 ; duty[31]                                  ; ax_pwm:ax_pwm_m0|duty_r[31]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.208      ;
; 0.918 ; duty[22]                                  ; ax_pwm:ax_pwm_m0|duty_r[22]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.210      ;
; 0.928 ; duty[26]                                  ; ax_pwm:ax_pwm_m0|duty_r[26]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.220      ;
; 0.929 ; period[13]                                ; ax_pwm:ax_pwm_m0|period_r[13]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.221      ;
; 0.941 ; ax_pwm:ax_pwm_m0|period_cnt[2]            ; ax_pwm:ax_pwm_m0|period_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.233      ;
; 0.942 ; duty[24]                                  ; ax_pwm:ax_pwm_m0|duty_r[24]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.234      ;
; 0.965 ; ax_pwm:ax_pwm_m0|period_cnt[8]            ; ax_pwm:ax_pwm_m0|period_cnt[8]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.257      ;
; 0.968 ; ax_pwm:ax_pwm_m0|period_cnt[7]            ; ax_pwm:ax_pwm_m0|period_cnt[7]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.260      ;
; 0.979 ; ax_debounce:ax_debounce_m0|button_negedge ; state.BUZZER                          ; clk          ; clk         ; 0.000        ; -0.394     ; 0.797      ;
; 1.002 ; duty[0]                                   ; duty[1]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.295      ;
; 1.009 ; ax_pwm:ax_pwm_m0|period_cnt[1]            ; ax_pwm:ax_pwm_m0|period_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.301      ;
; 1.115 ; duty[2]                                   ; duty[3]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; duty[15]                                  ; duty[16]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; duty[3]                                   ; duty[4]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; ax_pwm:ax_pwm_m0|period_cnt[16]           ; ax_pwm:ax_pwm_m0|period_cnt[17]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; duty[14]                                  ; duty[15]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; duty[6]                                   ; duty[7]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; ax_pwm:ax_pwm_m0|period_cnt[18]           ; ax_pwm:ax_pwm_m0|period_cnt[19]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; duty[11]                                  ; duty[12]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
+-------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 219.35 MHz ; 219.35 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.559 ; -236.517          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -205.232                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.559 ; ax_debounce:ax_debounce_m0|q_reg[30] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.074     ; 4.487      ;
; -3.554 ; ax_debounce:ax_debounce_m0|q_reg[31] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.074     ; 4.482      ;
; -3.467 ; ax_debounce:ax_debounce_m0|q_reg[8]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.397      ;
; -3.444 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.376      ;
; -3.422 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.354      ;
; -3.384 ; ax_debounce:ax_debounce_m0|q_reg[28] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.074     ; 4.312      ;
; -3.336 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.268      ;
; -3.321 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.253      ;
; -3.317 ; ax_debounce:ax_debounce_m0|q_reg[2]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.249      ;
; -3.303 ; ax_pwm:ax_pwm_m0|period_cnt[2]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.234      ;
; -3.296 ; ax_debounce:ax_debounce_m0|q_reg[8]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.226      ;
; -3.295 ; ax_debounce:ax_debounce_m0|q_reg[3]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.227      ;
; -3.289 ; ax_pwm:ax_pwm_m0|duty_r[2]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.220      ;
; -3.259 ; ax_debounce:ax_debounce_m0|q_reg[29] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.074     ; 4.187      ;
; -3.259 ; ax_pwm:ax_pwm_m0|period_cnt[1]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.190      ;
; -3.235 ; ax_debounce:ax_debounce_m0|q_reg[11] ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.165      ;
; -3.232 ; ax_pwm:ax_pwm_m0|duty_r[4]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.072     ; 4.162      ;
; -3.226 ; ax_debounce:ax_debounce_m0|q_reg[11] ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.156      ;
; -3.215 ; ax_debounce:ax_debounce_m0|q_reg[12] ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.145      ;
; -3.212 ; ax_pwm:ax_pwm_m0|duty_r[0]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.143      ;
; -3.209 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.141      ;
; -3.209 ; ax_pwm:ax_pwm_m0|duty_r[3]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.072     ; 4.139      ;
; -3.209 ; ax_pwm:ax_pwm_m0|period_cnt[5]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.140      ;
; -3.208 ; ax_debounce:ax_debounce_m0|q_reg[2]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.140      ;
; -3.197 ; ax_debounce:ax_debounce_m0|q_reg[26] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.124      ;
; -3.196 ; ax_debounce:ax_debounce_m0|q_reg[7]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.128      ;
; -3.195 ; ax_debounce:ax_debounce_m0|q_reg[22] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.122      ;
; -3.194 ; ax_debounce:ax_debounce_m0|q_reg[3]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.126      ;
; -3.194 ; ax_debounce:ax_debounce_m0|q_reg[24] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.121      ;
; -3.189 ; ax_debounce:ax_debounce_m0|q_reg[8]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.119      ;
; -3.188 ; ax_debounce:ax_debounce_m0|q_reg[20] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.115      ;
; -3.186 ; ax_debounce:ax_debounce_m0|q_reg[4]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.118      ;
; -3.185 ; ax_pwm:ax_pwm_m0|period_cnt[4]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.116      ;
; -3.170 ; ax_debounce:ax_debounce_m0|q_reg[5]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.102      ;
; -3.169 ; ax_debounce:ax_debounce_m0|q_reg[7]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.101      ;
; -3.166 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.098      ;
; -3.165 ; ax_debounce:ax_debounce_m0|q_reg[14] ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.095      ;
; -3.154 ; ax_pwm:ax_pwm_m0|duty_r[7]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.072     ; 4.084      ;
; -3.123 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.055      ;
; -3.101 ; ax_pwm:ax_pwm_m0|period_cnt[3]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.032      ;
; -3.089 ; ax_debounce:ax_debounce_m0|q_reg[4]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.021      ;
; -3.089 ; ax_pwm:ax_pwm_m0|period_cnt[6]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.020      ;
; -3.083 ; ax_debounce:ax_debounce_m0|q_reg[8]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.013      ;
; -3.082 ; ax_debounce:ax_debounce_m0|q_reg[3]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.014      ;
; -3.081 ; ax_debounce:ax_debounce_m0|q_reg[13] ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.011      ;
; -3.079 ; ax_debounce:ax_debounce_m0|q_reg[13] ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.009      ;
; -3.069 ; ax_debounce:ax_debounce_m0|q_reg[5]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.001      ;
; -3.063 ; ax_debounce:ax_debounce_m0|q_reg[6]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.995      ;
; -3.062 ; ax_debounce:ax_debounce_m0|q_reg[10] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.992      ;
; -3.057 ; ax_pwm:ax_pwm_m0|duty_r[1]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.071     ; 3.988      ;
; -3.044 ; ax_debounce:ax_debounce_m0|q_reg[12] ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.974      ;
; -3.043 ; ax_debounce:ax_debounce_m0|q_reg[9]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.975      ;
; -3.043 ; ax_pwm:ax_pwm_m0|duty_r[6]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.071     ; 3.974      ;
; -3.043 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.975      ;
; -3.039 ; ax_debounce:ax_debounce_m0|q_reg[2]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.971      ;
; -3.022 ; ax_debounce:ax_debounce_m0|q_reg[11] ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.952      ;
; -3.021 ; ax_debounce:ax_debounce_m0|q_reg[8]  ; ax_debounce:ax_debounce_m0|q_reg[27] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.951      ;
; -3.021 ; ax_debounce:ax_debounce_m0|q_reg[27] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.948      ;
; -3.017 ; ax_debounce:ax_debounce_m0|q_reg[23] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.944      ;
; -3.007 ; ax_debounce:ax_debounce_m0|q_reg[10] ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.939      ;
; -2.998 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[27] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.930      ;
; -2.995 ; ax_debounce:ax_debounce_m0|q_reg[2]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.927      ;
; -2.994 ; ax_debounce:ax_debounce_m0|q_reg[14] ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.924      ;
; -2.992 ; ax_pwm:ax_pwm_m0|period_cnt[9]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.071     ; 3.923      ;
; -2.983 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[26] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.915      ;
; -2.983 ; ax_debounce:ax_debounce_m0|q_reg[9]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.915      ;
; -2.983 ; ax_debounce:ax_debounce_m0|q_reg[7]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.915      ;
; -2.980 ; ax_pwm:ax_pwm_m0|duty_r[8]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.072     ; 3.910      ;
; -2.967 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[24] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.899      ;
; -2.957 ; ax_debounce:ax_debounce_m0|q_reg[5]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.889      ;
; -2.954 ; ax_debounce:ax_debounce_m0|q_reg[6]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.886      ;
; -2.952 ; ax_debounce:ax_debounce_m0|q_reg[15] ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.882      ;
; -2.948 ; ax_debounce:ax_debounce_m0|q_reg[11] ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.878      ;
; -2.945 ; ax_debounce:ax_debounce_m0|q_reg[15] ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.875      ;
; -2.944 ; ax_pwm:ax_pwm_m0|period_cnt[8]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.071     ; 3.875      ;
; -2.938 ; ax_debounce:ax_debounce_m0|q_reg[12] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.866      ;
; -2.937 ; ax_debounce:ax_debounce_m0|q_reg[12] ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.867      ;
; -2.916 ; ax_debounce:ax_debounce_m0|q_reg[3]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.848      ;
; -2.908 ; ax_debounce:ax_debounce_m0|q_reg[4]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.840      ;
; -2.900 ; ax_debounce:ax_debounce_m0|q_reg[25] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.827      ;
; -2.897 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[26] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.829      ;
; -2.896 ; ax_debounce:ax_debounce_m0|q_reg[21] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.823      ;
; -2.894 ; ax_debounce:ax_debounce_m0|q_reg[8]  ; ax_debounce:ax_debounce_m0|q_reg[25] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.824      ;
; -2.891 ; ax_debounce:ax_debounce_m0|q_reg[7]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.823      ;
; -2.887 ; ax_debounce:ax_debounce_m0|q_reg[14] ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.817      ;
; -2.883 ; ax_debounce:ax_debounce_m0|q_reg[14] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.811      ;
; -2.881 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[24] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.813      ;
; -2.876 ; ax_debounce:ax_debounce_m0|q_reg[4]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.808      ;
; -2.875 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[27] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.807      ;
; -2.871 ; ax_debounce:ax_debounce_m0|q_reg[2]  ; ax_debounce:ax_debounce_m0|q_reg[27] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.803      ;
; -2.871 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[25] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.803      ;
; -2.868 ; ax_debounce:ax_debounce_m0|q_reg[13] ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.798      ;
; -2.865 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[14] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.797      ;
; -2.865 ; ax_debounce:ax_debounce_m0|q_reg[15] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.793      ;
; -2.859 ; ax_pwm:ax_pwm_m0|period_cnt[7]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.071     ; 3.790      ;
; -2.857 ; ax_debounce:ax_debounce_m0|q_reg[19] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.784      ;
; -2.857 ; ax_debounce:ax_debounce_m0|q_reg[8]  ; ax_debounce:ax_debounce_m0|q_reg[26] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.787      ;
; -2.856 ; ax_debounce:ax_debounce_m0|q_reg[3]  ; ax_debounce:ax_debounce_m0|q_reg[26] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.788      ;
; -2.854 ; ax_debounce:ax_debounce_m0|q_reg[18] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.781      ;
; -2.841 ; ax_debounce:ax_debounce_m0|q_reg[8]  ; ax_debounce:ax_debounce_m0|q_reg[24] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.771      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                ;
+-------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; ax_debounce:ax_debounce_m0|button_out     ; ax_debounce:ax_debounce_m0|button_out ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.402 ; state.BUZZER                              ; state.BUZZER                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; duty[0]                                   ; duty[0]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.647 ; duty[30]                                  ; ax_pwm:ax_pwm_m0|duty_r[30]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.914      ;
; 0.666 ; duty[25]                                  ; ax_pwm:ax_pwm_m0|duty_r[25]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.933      ;
; 0.668 ; duty[8]                                   ; ax_pwm:ax_pwm_m0|duty_r[8]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.936      ;
; 0.668 ; duty[3]                                   ; ax_pwm:ax_pwm_m0|duty_r[3]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.936      ;
; 0.692 ; duty[11]                                  ; ax_pwm:ax_pwm_m0|duty_r[11]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; duty[12]                                  ; ax_pwm:ax_pwm_m0|duty_r[12]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; duty[28]                                  ; ax_pwm:ax_pwm_m0|duty_r[28]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; duty[27]                                  ; ax_pwm:ax_pwm_m0|duty_r[27]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.704 ; duty[15]                                  ; duty[15]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; duty[3]                                   ; duty[3]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; duty[11]                                  ; duty[11]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; duty[6]                                   ; duty[6]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; ax_pwm:ax_pwm_m0|period_cnt[13]           ; ax_pwm:ax_pwm_m0|period_cnt[13]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; ax_pwm:ax_pwm_m0|period_cnt[3]            ; ax_pwm:ax_pwm_m0|period_cnt[3]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; duty[22]                                  ; duty[22]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; duty[19]                                  ; duty[19]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; duty[14]                                  ; duty[14]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; duty[13]                                  ; duty[13]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; duty[5]                                   ; duty[5]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; duty[2]                                   ; duty[2]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; duty[1]                                   ; duty[1]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; ax_pwm:ax_pwm_m0|period_cnt[22]           ; ax_pwm:ax_pwm_m0|period_cnt[22]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; ax_pwm:ax_pwm_m0|period_cnt[6]            ; ax_pwm:ax_pwm_m0|period_cnt[6]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; duty[27]                                  ; duty[27]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; duty[10]                                  ; duty[10]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; ax_pwm:ax_pwm_m0|period_cnt[16]           ; ax_pwm:ax_pwm_m0|period_cnt[16]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; ax_pwm:ax_pwm_m0|period_cnt[15]           ; ax_pwm:ax_pwm_m0|period_cnt[15]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; ax_pwm:ax_pwm_m0|period_cnt[14]           ; ax_pwm:ax_pwm_m0|period_cnt[14]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; ax_pwm:ax_pwm_m0|period_cnt[5]            ; ax_pwm:ax_pwm_m0|period_cnt[5]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; duty[29]                                  ; duty[29]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; duty[21]                                  ; duty[21]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; duty[18]                                  ; duty[18]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; duty[7]                                   ; duty[7]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; ax_pwm:ax_pwm_m0|period_cnt[29]           ; ax_pwm:ax_pwm_m0|period_cnt[29]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; ax_pwm:ax_pwm_m0|period_cnt[21]           ; ax_pwm:ax_pwm_m0|period_cnt[21]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; ax_pwm:ax_pwm_m0|period_cnt[19]           ; ax_pwm:ax_pwm_m0|period_cnt[19]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; ax_pwm:ax_pwm_m0|period_cnt[18]           ; ax_pwm:ax_pwm_m0|period_cnt[18]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; ax_pwm:ax_pwm_m0|period_cnt[12]           ; ax_pwm:ax_pwm_m0|period_cnt[12]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; ax_pwm:ax_pwm_m0|period_cnt[11]           ; ax_pwm:ax_pwm_m0|period_cnt[11]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; ax_pwm:ax_pwm_m0|period_cnt[10]           ; ax_pwm:ax_pwm_m0|period_cnt[10]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; ax_pwm:ax_pwm_m0|period_cnt[4]            ; ax_pwm:ax_pwm_m0|period_cnt[4]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; duty[30]                                  ; duty[30]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; duty[26]                                  ; duty[26]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; duty[23]                                  ; duty[23]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; ax_pwm:ax_pwm_m0|period_cnt[30]           ; ax_pwm:ax_pwm_m0|period_cnt[30]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; ax_pwm:ax_pwm_m0|period_cnt[28]           ; ax_pwm:ax_pwm_m0|period_cnt[28]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; ax_pwm:ax_pwm_m0|period_cnt[27]           ; ax_pwm:ax_pwm_m0|period_cnt[27]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; ax_pwm:ax_pwm_m0|period_cnt[26]           ; ax_pwm:ax_pwm_m0|period_cnt[26]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; ax_pwm:ax_pwm_m0|period_cnt[20]           ; ax_pwm:ax_pwm_m0|period_cnt[20]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; duty[31]                                  ; duty[31]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; duty[17]                                  ; duty[17]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; duty[16]                                  ; duty[16]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; duty[12]                                  ; duty[12]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; duty[9]                                   ; duty[9]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; duty[4]                                   ; duty[4]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; ax_pwm:ax_pwm_m0|period_cnt[31]           ; ax_pwm:ax_pwm_m0|period_cnt[31]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; ax_pwm:ax_pwm_m0|period_cnt[24]           ; ax_pwm:ax_pwm_m0|period_cnt[24]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; ax_pwm:ax_pwm_m0|period_cnt[17]           ; ax_pwm:ax_pwm_m0|period_cnt[17]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; duty[8]                                   ; duty[8]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; ax_pwm:ax_pwm_m0|period_cnt[9]            ; ax_pwm:ax_pwm_m0|period_cnt[9]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; duty[28]                                  ; duty[28]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; duty[25]                                  ; duty[25]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; duty[20]                                  ; duty[20]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; ax_pwm:ax_pwm_m0|period_cnt[25]           ; ax_pwm:ax_pwm_m0|period_cnt[25]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; ax_pwm:ax_pwm_m0|period_cnt[23]           ; ax_pwm:ax_pwm_m0|period_cnt[23]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; duty[24]                                  ; duty[24]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.727 ; ax_pwm:ax_pwm_m0|period_r[13]             ; ax_pwm:ax_pwm_m0|period_cnt[3]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.994      ;
; 0.729 ; ax_pwm:ax_pwm_m0|period_r[13]             ; ax_pwm:ax_pwm_m0|period_cnt[7]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.996      ;
; 0.729 ; ax_pwm:ax_pwm_m0|period_r[13]             ; ax_pwm:ax_pwm_m0|period_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.996      ;
; 0.733 ; ax_pwm:ax_pwm_m0|period_r[13]             ; ax_pwm:ax_pwm_m0|period_cnt[8]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.000      ;
; 0.733 ; ax_pwm:ax_pwm_m0|period_r[13]             ; ax_pwm:ax_pwm_m0|period_cnt[13]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.000      ;
; 0.747 ; ax_pwm:ax_pwm_m0|period_r[13]             ; ax_pwm:ax_pwm_m0|period_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.014      ;
; 0.805 ; ax_debounce:ax_debounce_m0|DFF2           ; ax_debounce:ax_debounce_m0|button_out ; clk          ; clk         ; 0.000        ; 0.091      ; 1.091      ;
; 0.807 ; duty[21]                                  ; ax_pwm:ax_pwm_m0|duty_r[21]           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.074      ;
; 0.813 ; duty[7]                                   ; ax_pwm:ax_pwm_m0|duty_r[7]            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.081      ;
; 0.814 ; duty[23]                                  ; ax_pwm:ax_pwm_m0|duty_r[23]           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.081      ;
; 0.814 ; duty[4]                                   ; ax_pwm:ax_pwm_m0|duty_r[4]            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.082      ;
; 0.815 ; duty[15]                                  ; ax_pwm:ax_pwm_m0|duty_r[15]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.083      ;
; 0.821 ; period[13]                                ; ax_pwm:ax_pwm_m0|period_r[13]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.088      ;
; 0.831 ; duty[22]                                  ; ax_pwm:ax_pwm_m0|duty_r[22]           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.098      ;
; 0.833 ; duty[31]                                  ; ax_pwm:ax_pwm_m0|duty_r[31]           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.100      ;
; 0.839 ; duty[24]                                  ; ax_pwm:ax_pwm_m0|duty_r[24]           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.106      ;
; 0.864 ; ax_pwm:ax_pwm_m0|period_cnt[2]            ; ax_pwm:ax_pwm_m0|period_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.131      ;
; 0.867 ; duty[26]                                  ; ax_pwm:ax_pwm_m0|duty_r[26]           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.868 ; ax_pwm:ax_pwm_m0|period_cnt[7]            ; ax_pwm:ax_pwm_m0|period_cnt[7]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.875 ; ax_pwm:ax_pwm_m0|period_cnt[8]            ; ax_pwm:ax_pwm_m0|period_cnt[8]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.142      ;
; 0.895 ; ax_pwm:ax_pwm_m0|period_cnt[1]            ; ax_pwm:ax_pwm_m0|period_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.162      ;
; 0.908 ; duty[0]                                   ; duty[1]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.176      ;
; 0.920 ; ax_debounce:ax_debounce_m0|button_negedge ; state.BUZZER                          ; clk          ; clk         ; 0.000        ; -0.374     ; 0.741      ;
; 1.025 ; duty[5]                                   ; duty[6]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.293      ;
; 1.025 ; duty[13]                                  ; duty[14]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.293      ;
; 1.025 ; ax_pwm:ax_pwm_m0|period_cnt[15]           ; ax_pwm:ax_pwm_m0|period_cnt[16]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.293      ;
; 1.026 ; duty[1]                                   ; duty[2]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; duty[15]                                  ; duty[16]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; duty[3]                                   ; duty[4]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; ax_pwm:ax_pwm_m0|period_cnt[5]            ; ax_pwm:ax_pwm_m0|period_cnt[6]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.293      ;
; 1.026 ; ax_pwm:ax_pwm_m0|period_cnt[13]           ; ax_pwm:ax_pwm_m0|period_cnt[14]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.293      ;
+-------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.183 ; -54.510           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -147.883                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.183 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.135      ;
; -1.172 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.124      ;
; -1.167 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.119      ;
; -1.137 ; ax_pwm:ax_pwm_m0|period_cnt[2]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.035     ; 2.089      ;
; -1.123 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.075      ;
; -1.115 ; ax_debounce:ax_debounce_m0|q_reg[3]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.067      ;
; -1.106 ; ax_pwm:ax_pwm_m0|period_cnt[1]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.035     ; 2.058      ;
; -1.103 ; ax_debounce:ax_debounce_m0|q_reg[2]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.055      ;
; -1.099 ; ax_debounce:ax_debounce_m0|q_reg[3]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.051      ;
; -1.098 ; ax_pwm:ax_pwm_m0|duty_r[3]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.049      ;
; -1.094 ; ax_debounce:ax_debounce_m0|q_reg[11] ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.044      ;
; -1.090 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.042      ;
; -1.089 ; ax_debounce:ax_debounce_m0|q_reg[8]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.039      ;
; -1.078 ; ax_debounce:ax_debounce_m0|q_reg[11] ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.028      ;
; -1.072 ; ax_pwm:ax_pwm_m0|period_cnt[5]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.035     ; 2.024      ;
; -1.071 ; ax_pwm:ax_pwm_m0|duty_r[1]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.035     ; 2.023      ;
; -1.070 ; ax_pwm:ax_pwm_m0|period_cnt[4]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.035     ; 2.022      ;
; -1.062 ; ax_debounce:ax_debounce_m0|q_reg[7]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.014      ;
; -1.057 ; ax_pwm:ax_pwm_m0|duty_r[7]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.008      ;
; -1.053 ; ax_debounce:ax_debounce_m0|q_reg[2]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.005      ;
; -1.050 ; ax_debounce:ax_debounce_m0|q_reg[8]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.000      ;
; -1.047 ; ax_debounce:ax_debounce_m0|q_reg[5]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.999      ;
; -1.047 ; ax_pwm:ax_pwm_m0|duty_r[2]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.999      ;
; -1.046 ; ax_debounce:ax_debounce_m0|q_reg[7]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.998      ;
; -1.046 ; ax_pwm:ax_pwm_m0|duty_r[0]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.998      ;
; -1.046 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.998      ;
; -1.035 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.987      ;
; -1.035 ; ax_debounce:ax_debounce_m0|q_reg[4]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.987      ;
; -1.031 ; ax_debounce:ax_debounce_m0|q_reg[5]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.983      ;
; -1.025 ; ax_pwm:ax_pwm_m0|period_cnt[3]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.977      ;
; -1.024 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.976      ;
; -1.022 ; ax_debounce:ax_debounce_m0|q_reg[3]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.974      ;
; -1.017 ; ax_pwm:ax_pwm_m0|period_cnt[6]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.969      ;
; -1.015 ; ax_debounce:ax_debounce_m0|q_reg[31] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.964      ;
; -1.014 ; ax_debounce:ax_debounce_m0|q_reg[30] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.963      ;
; -1.010 ; ax_debounce:ax_debounce_m0|q_reg[13] ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.960      ;
; -1.001 ; ax_debounce:ax_debounce_m0|q_reg[11] ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.951      ;
; -1.000 ; ax_pwm:ax_pwm_m0|duty_r[4]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.951      ;
; -0.994 ; ax_debounce:ax_debounce_m0|q_reg[13] ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.944      ;
; -0.985 ; ax_debounce:ax_debounce_m0|q_reg[4]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.937      ;
; -0.982 ; ax_debounce:ax_debounce_m0|q_reg[9]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.934      ;
; -0.976 ; ax_debounce:ax_debounce_m0|q_reg[2]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.928      ;
; -0.973 ; ax_debounce:ax_debounce_m0|q_reg[12] ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.923      ;
; -0.973 ; ax_debounce:ax_debounce_m0|q_reg[8]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.923      ;
; -0.969 ; ax_debounce:ax_debounce_m0|q_reg[7]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.921      ;
; -0.967 ; ax_debounce:ax_debounce_m0|q_reg[3]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.919      ;
; -0.966 ; ax_debounce:ax_debounce_m0|q_reg[6]  ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.918      ;
; -0.966 ; ax_debounce:ax_debounce_m0|q_reg[9]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.918      ;
; -0.959 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[26] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.912      ;
; -0.955 ; ax_debounce:ax_debounce_m0|q_reg[2]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.907      ;
; -0.954 ; ax_debounce:ax_debounce_m0|q_reg[5]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.906      ;
; -0.952 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[24] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.905      ;
; -0.950 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[27] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.903      ;
; -0.947 ; ax_debounce:ax_debounce_m0|q_reg[15] ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.897      ;
; -0.947 ; ax_debounce:ax_debounce_m0|q_reg[12] ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.897      ;
; -0.946 ; ax_debounce:ax_debounce_m0|q_reg[11] ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.896      ;
; -0.941 ; ax_debounce:ax_debounce_m0|q_reg[8]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.891      ;
; -0.940 ; ax_pwm:ax_pwm_m0|period_cnt[8]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.892      ;
; -0.939 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[27] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.892      ;
; -0.936 ; ax_pwm:ax_pwm_m0|period_cnt[9]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.888      ;
; -0.932 ; ax_pwm:ax_pwm_m0|duty_r[5]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.884      ;
; -0.931 ; ax_debounce:ax_debounce_m0|q_reg[15] ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.881      ;
; -0.928 ; ax_debounce:ax_debounce_m0|q_reg[14] ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.878      ;
; -0.928 ; ax_debounce:ax_debounce_m0|q_reg[28] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.877      ;
; -0.925 ; duty[0]                              ; duty[31]                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.876      ;
; -0.921 ; duty[0]                              ; duty[30]                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.872      ;
; -0.917 ; ax_debounce:ax_debounce_m0|q_reg[13] ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.867      ;
; -0.916 ; ax_debounce:ax_debounce_m0|q_reg[6]  ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.868      ;
; -0.915 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[26] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.868      ;
; -0.914 ; ax_debounce:ax_debounce_m0|q_reg[7]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.866      ;
; -0.913 ; ax_pwm:ax_pwm_m0|duty_r[6]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.865      ;
; -0.908 ; ax_debounce:ax_debounce_m0|q_reg[4]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.860      ;
; -0.908 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[24] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.861      ;
; -0.904 ; ax_pwm:ax_pwm_m0|period_cnt[2]       ; ax_pwm:ax_pwm_m0|period_cnt[31]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.856      ;
; -0.901 ; ax_debounce:ax_debounce_m0|q_reg[14] ; ax_debounce:ax_debounce_m0|q_reg[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.851      ;
; -0.901 ; ax_debounce:ax_debounce_m0|q_reg[22] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.850      ;
; -0.899 ; ax_debounce:ax_debounce_m0|q_reg[5]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.851      ;
; -0.899 ; ax_debounce:ax_debounce_m0|q_reg[20] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.848      ;
; -0.898 ; ax_debounce:ax_debounce_m0|q_reg[24] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.847      ;
; -0.897 ; ax_debounce:ax_debounce_m0|q_reg[26] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.846      ;
; -0.895 ; ax_debounce:ax_debounce_m0|q_reg[10] ; ax_debounce:ax_debounce_m0|q_reg[31] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.847      ;
; -0.892 ; ax_pwm:ax_pwm_m0|period_cnt[7]       ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.844      ;
; -0.891 ; ax_debounce:ax_debounce_m0|q_reg[3]  ; ax_debounce:ax_debounce_m0|q_reg[26] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.844      ;
; -0.889 ; ax_debounce:ax_debounce_m0|q_reg[9]  ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.841      ;
; -0.887 ; ax_debounce:ax_debounce_m0|q_reg[4]  ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.839      ;
; -0.885 ; ax_pwm:ax_pwm_m0|period_cnt[10]      ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.837      ;
; -0.884 ; ax_debounce:ax_debounce_m0|q_reg[3]  ; ax_debounce:ax_debounce_m0|q_reg[24] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.837      ;
; -0.882 ; ax_debounce:ax_debounce_m0|q_reg[1]  ; ax_debounce:ax_debounce_m0|q_reg[25] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.835      ;
; -0.882 ; ax_debounce:ax_debounce_m0|q_reg[3]  ; ax_debounce:ax_debounce_m0|q_reg[27] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.835      ;
; -0.877 ; ax_pwm:ax_pwm_m0|period_cnt[1]       ; ax_pwm:ax_pwm_m0|period_cnt[31]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.829      ;
; -0.871 ; ax_debounce:ax_debounce_m0|q_reg[29] ; ax_debounce:ax_debounce_m0|q_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.820      ;
; -0.871 ; ax_debounce:ax_debounce_m0|q_reg[0]  ; ax_debounce:ax_debounce_m0|q_reg[25] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.824      ;
; -0.870 ; ax_debounce:ax_debounce_m0|q_reg[12] ; ax_debounce:ax_debounce_m0|q_reg[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.820      ;
; -0.870 ; ax_debounce:ax_debounce_m0|q_reg[11] ; ax_debounce:ax_debounce_m0|q_reg[26] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.821      ;
; -0.870 ; ax_debounce:ax_debounce_m0|q_reg[2]  ; ax_debounce:ax_debounce_m0|q_reg[27] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.823      ;
; -0.863 ; ax_pwm:ax_pwm_m0|duty_r[8]           ; ax_pwm:ax_pwm_m0|pwm_r               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.814      ;
; -0.863 ; ax_debounce:ax_debounce_m0|q_reg[11] ; ax_debounce:ax_debounce_m0|q_reg[24] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.814      ;
; -0.862 ; ax_debounce:ax_debounce_m0|q_reg[13] ; ax_debounce:ax_debounce_m0|q_reg[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.812      ;
; -0.861 ; ax_debounce:ax_debounce_m0|q_reg[11] ; ax_debounce:ax_debounce_m0|q_reg[27] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.812      ;
; -0.857 ; duty[0]                              ; duty[29]                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.808      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                ;
+-------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; ax_debounce:ax_debounce_m0|button_out     ; ax_debounce:ax_debounce_m0|button_out ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.187 ; state.BUZZER                              ; state.BUZZER                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; duty[0]                                   ; duty[0]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.276 ; duty[30]                                  ; ax_pwm:ax_pwm_m0|duty_r[30]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.396      ;
; 0.276 ; duty[8]                                   ; ax_pwm:ax_pwm_m0|duty_r[8]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.397      ;
; 0.277 ; duty[3]                                   ; ax_pwm:ax_pwm_m0|duty_r[3]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.398      ;
; 0.283 ; duty[25]                                  ; ax_pwm:ax_pwm_m0|duty_r[25]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.403      ;
; 0.286 ; duty[11]                                  ; ax_pwm:ax_pwm_m0|duty_r[11]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.407      ;
; 0.288 ; duty[27]                                  ; ax_pwm:ax_pwm_m0|duty_r[27]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.408      ;
; 0.288 ; duty[12]                                  ; ax_pwm:ax_pwm_m0|duty_r[12]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.409      ;
; 0.289 ; duty[28]                                  ; ax_pwm:ax_pwm_m0|duty_r[28]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.409      ;
; 0.302 ; duty[15]                                  ; duty[15]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; duty[6]                                   ; duty[6]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; duty[3]                                   ; duty[3]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; duty[14]                                  ; duty[14]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; duty[13]                                  ; duty[13]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; duty[11]                                  ; duty[11]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; duty[7]                                   ; duty[7]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; duty[5]                                   ; duty[5]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; duty[2]                                   ; duty[2]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; duty[1]                                   ; duty[1]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; ax_pwm:ax_pwm_m0|period_cnt[15]           ; ax_pwm:ax_pwm_m0|period_cnt[15]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; ax_pwm:ax_pwm_m0|period_cnt[13]           ; ax_pwm:ax_pwm_m0|period_cnt[13]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; ax_pwm:ax_pwm_m0|period_cnt[6]            ; ax_pwm:ax_pwm_m0|period_cnt[6]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; ax_pwm:ax_pwm_m0|period_cnt[3]            ; ax_pwm:ax_pwm_m0|period_cnt[3]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; duty[31]                                  ; duty[31]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; duty[27]                                  ; duty[27]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; duty[22]                                  ; duty[22]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; duty[19]                                  ; duty[19]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; duty[10]                                  ; duty[10]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; duty[8]                                   ; duty[8]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; ax_pwm:ax_pwm_m0|period_cnt[31]           ; ax_pwm:ax_pwm_m0|period_cnt[31]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; ax_pwm:ax_pwm_m0|period_cnt[22]           ; ax_pwm:ax_pwm_m0|period_cnt[22]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; ax_pwm:ax_pwm_m0|period_cnt[16]           ; ax_pwm:ax_pwm_m0|period_cnt[16]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; ax_pwm:ax_pwm_m0|period_cnt[14]           ; ax_pwm:ax_pwm_m0|period_cnt[14]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; ax_pwm:ax_pwm_m0|period_cnt[5]            ; ax_pwm:ax_pwm_m0|period_cnt[5]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; duty[30]                                  ; duty[30]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; duty[29]                                  ; duty[29]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; duty[23]                                  ; duty[23]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; duty[21]                                  ; duty[21]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; duty[18]                                  ; duty[18]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; duty[17]                                  ; duty[17]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; duty[16]                                  ; duty[16]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; duty[12]                                  ; duty[12]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; duty[9]                                   ; duty[9]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; duty[4]                                   ; duty[4]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ax_pwm:ax_pwm_m0|period_cnt[30]           ; ax_pwm:ax_pwm_m0|period_cnt[30]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ax_pwm:ax_pwm_m0|period_cnt[29]           ; ax_pwm:ax_pwm_m0|period_cnt[29]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ax_pwm:ax_pwm_m0|period_cnt[27]           ; ax_pwm:ax_pwm_m0|period_cnt[27]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ax_pwm:ax_pwm_m0|period_cnt[24]           ; ax_pwm:ax_pwm_m0|period_cnt[24]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ax_pwm:ax_pwm_m0|period_cnt[21]           ; ax_pwm:ax_pwm_m0|period_cnt[21]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ax_pwm:ax_pwm_m0|period_cnt[20]           ; ax_pwm:ax_pwm_m0|period_cnt[20]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ax_pwm:ax_pwm_m0|period_cnt[19]           ; ax_pwm:ax_pwm_m0|period_cnt[19]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ax_pwm:ax_pwm_m0|period_cnt[18]           ; ax_pwm:ax_pwm_m0|period_cnt[18]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ax_pwm:ax_pwm_m0|period_cnt[17]           ; ax_pwm:ax_pwm_m0|period_cnt[17]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ax_pwm:ax_pwm_m0|period_cnt[12]           ; ax_pwm:ax_pwm_m0|period_cnt[12]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ax_pwm:ax_pwm_m0|period_cnt[11]           ; ax_pwm:ax_pwm_m0|period_cnt[11]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ax_pwm:ax_pwm_m0|period_cnt[10]           ; ax_pwm:ax_pwm_m0|period_cnt[10]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ax_pwm:ax_pwm_m0|period_cnt[4]            ; ax_pwm:ax_pwm_m0|period_cnt[4]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; duty[26]                                  ; duty[26]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; duty[25]                                  ; duty[25]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; duty[24]                                  ; duty[24]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; duty[20]                                  ; duty[20]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; ax_pwm:ax_pwm_m0|period_cnt[28]           ; ax_pwm:ax_pwm_m0|period_cnt[28]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; ax_pwm:ax_pwm_m0|period_cnt[26]           ; ax_pwm:ax_pwm_m0|period_cnt[26]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; ax_pwm:ax_pwm_m0|period_cnt[25]           ; ax_pwm:ax_pwm_m0|period_cnt[25]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; ax_pwm:ax_pwm_m0|period_cnt[23]           ; ax_pwm:ax_pwm_m0|period_cnt[23]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; ax_pwm:ax_pwm_m0|period_cnt[9]            ; ax_pwm:ax_pwm_m0|period_cnt[9]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; duty[28]                                  ; duty[28]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.317 ; ax_pwm:ax_pwm_m0|period_r[13]             ; ax_pwm:ax_pwm_m0|period_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; ax_pwm:ax_pwm_m0|period_r[13]             ; ax_pwm:ax_pwm_m0|period_cnt[3]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.320 ; ax_pwm:ax_pwm_m0|period_r[13]             ; ax_pwm:ax_pwm_m0|period_cnt[7]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.440      ;
; 0.321 ; ax_pwm:ax_pwm_m0|period_r[13]             ; ax_pwm:ax_pwm_m0|period_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.323 ; ax_pwm:ax_pwm_m0|period_r[13]             ; ax_pwm:ax_pwm_m0|period_cnt[8]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.323 ; ax_pwm:ax_pwm_m0|period_r[13]             ; ax_pwm:ax_pwm_m0|period_cnt[13]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.334 ; duty[21]                                  ; ax_pwm:ax_pwm_m0|duty_r[21]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.454      ;
; 0.343 ; duty[15]                                  ; ax_pwm:ax_pwm_m0|duty_r[15]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.464      ;
; 0.343 ; duty[7]                                   ; ax_pwm:ax_pwm_m0|duty_r[7]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.464      ;
; 0.344 ; duty[23]                                  ; ax_pwm:ax_pwm_m0|duty_r[23]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.464      ;
; 0.345 ; duty[4]                                   ; ax_pwm:ax_pwm_m0|duty_r[4]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.466      ;
; 0.346 ; duty[31]                                  ; ax_pwm:ax_pwm_m0|duty_r[31]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.466      ;
; 0.346 ; duty[22]                                  ; ax_pwm:ax_pwm_m0|duty_r[22]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.466      ;
; 0.347 ; duty[26]                                  ; ax_pwm:ax_pwm_m0|duty_r[26]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.467      ;
; 0.359 ; ax_debounce:ax_debounce_m0|DFF2           ; ax_debounce:ax_debounce_m0|button_out ; clk          ; clk         ; 0.000        ; 0.045      ; 0.488      ;
; 0.363 ; ax_pwm:ax_pwm_m0|period_cnt[2]            ; ax_pwm:ax_pwm_m0|period_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.483      ;
; 0.366 ; period[13]                                ; ax_pwm:ax_pwm_m0|period_r[13]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.486      ;
; 0.368 ; duty[24]                                  ; ax_pwm:ax_pwm_m0|duty_r[24]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.488      ;
; 0.372 ; ax_pwm:ax_pwm_m0|period_cnt[7]            ; ax_pwm:ax_pwm_m0|period_cnt[7]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.373 ; ax_pwm:ax_pwm_m0|period_cnt[8]            ; ax_pwm:ax_pwm_m0|period_cnt[8]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.493      ;
; 0.381 ; duty[0]                                   ; duty[1]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.502      ;
; 0.389 ; ax_debounce:ax_debounce_m0|button_negedge ; state.BUZZER                          ; clk          ; clk         ; 0.000        ; -0.156     ; 0.317      ;
; 0.395 ; ax_pwm:ax_pwm_m0|period_cnt[1]            ; ax_pwm:ax_pwm_m0|period_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.515      ;
; 0.437 ; duty[29]                                  ; ax_pwm:ax_pwm_m0|duty_r[29]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.557      ;
; 0.438 ; duty[1]                                   ; ax_pwm:ax_pwm_m0|duty_r[1]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.558      ;
; 0.440 ; duty[18]                                  ; ax_pwm:ax_pwm_m0|duty_r[18]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.560      ;
; 0.441 ; duty[6]                                   ; ax_pwm:ax_pwm_m0|duty_r[6]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.561      ;
; 0.445 ; duty[9]                                   ; ax_pwm:ax_pwm_m0|duty_r[9]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.565      ;
; 0.448 ; duty[13]                                  ; ax_pwm:ax_pwm_m0|duty_r[13]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.451 ; duty[15]                                  ; duty[16]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; duty[6]                                   ; duty[7]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
+-------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.942   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.942   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -272.359 ; 0.0   ; 0.0      ; 0.0     ; -205.232            ;
;  clk             ; -272.359 ; 0.000 ; N/A      ; N/A     ; -205.232            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; buzzer        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key1                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; buzzer        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; buzzer        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; buzzer        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2008     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2008     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 137   ; 137  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; key1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; buzzer      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; key1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; buzzer      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Wed Aug 12 16:58:27 2020
Info: Command: quartus_sta buzzer_pwm_test -c buzzer_pwm_test
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'buzzer_pwm_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.942
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.942            -272.359 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -205.232 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.559
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.559            -236.517 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -205.232 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.183             -54.510 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -147.883 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4785 megabytes
    Info: Processing ended: Wed Aug 12 16:58:31 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


