Fitter report for SP2_ACEX
Wed Jul 07 17:30:38 2021
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. All Package Pins
 10. Control Signals
 11. Global & Other Fast Signals
 12. Carry Chains
 13. Cascade Chains
 14. Embedded Cells
 15. Non-Global High Fan-Out Signals
 16. Peripheral Signals
 17. LAB
 18. Local Routing Interconnect
 19. LAB External Interconnect
 20. Row Interconnect
 21. LAB Column Interconnect
 22. LAB Column Interconnect
 23. Fitter Resource Usage Summary
 24. Fitter Resource Utilization by Entity
 25. Delay Chain Summary
 26. Fitter RAM Summary
 27. Pin-Out File
 28. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Wed Jul 07 17:30:38 2021        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; SP2_ACEX                                     ;
; Top-level Entity Name ; SP2_ACEX                                     ;
; Family                ; ACEX1K                                       ;
; Device                ; EP1K30QC208-3                                ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 1,569 / 1,728 ( 91 % )                       ;
; Total pins            ; 147 / 147 ( 100 % )                          ;
; Total memory bits     ; 14,080 / 24,576 ( 57 % )                     ;
; Total PLLs            ; 0                                            ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EP1K30QC208-3      ;                    ;
; Use smart compilation                                      ; On                 ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; PCI I/O                                                    ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                              ;
+-------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name  ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+-------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; TG42  ; 183   ; --  ; --   ; 698     ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; /rd   ; 80    ; --  ; --   ; 10      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; /rf   ; 25    ;  D  ; --   ; 8       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; /mr   ; 184   ; --  ; --   ; 36      ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; /wr   ; 79    ; --  ; --   ; 16      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; /io   ; 78    ; --  ; --   ; 30      ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; a[15] ; 47    ;  F  ; --   ; 11      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; a[14] ; 46    ;  F  ; --   ; 11      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; /m1   ; 24    ;  C  ; --   ; 16      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; a[6]  ; 36    ;  E  ; --   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; a[7]  ; 37    ;  E  ; --   ; 3       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; a[2]  ; 28    ;  D  ; --   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; a[5]  ; 31    ;  D  ; --   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; a[3]  ; 29    ;  D  ; --   ; 3       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; a[4]  ; 30    ;  D  ; --   ; 3       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; a[1]  ; 27    ;  D  ; --   ; 3       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; a[0]  ; 26    ;  D  ; --   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; a[8]  ; 38    ;  E  ; --   ; 15      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; a[9]  ; 39    ;  E  ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; a[10] ; 40    ;  E  ; --   ; 13      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; a[11] ; 41    ;  E  ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; a[12] ; 44    ;  F  ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; a[13] ; 45    ;  F  ; --   ; 6       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; /HALT ; 182   ; --  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
+-------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                            ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name     ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; CLKZ1    ; 62    ; --  ; 28   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; cs_rom   ; 63    ; --  ; 27   ; no           ; no                       ; no            ; yes            ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; CS_CASH  ; 64    ; --  ; 26   ; no           ; no                       ; no            ; yes            ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ra[14]   ; 65    ; --  ; 26   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ra[15]   ; 69    ; --  ; 23   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ra[16]   ; 68    ; --  ; 24   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ra[17]   ; 67    ; --  ; 25   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; VA[0]    ; 102   ; --  ; 3    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; VA[1]    ; 100   ; --  ; 5    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; VA[2]    ; 97    ; --  ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; VA[3]    ; 96    ; --  ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; VA[4]    ; 94    ; --  ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; VA[5]    ; 92    ; --  ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; VA[6]    ; 89    ; --  ; 13   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; VA[7]    ; 86    ; --  ; 15   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; VA[8]    ; 90    ; --  ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; VA[9]    ; 93    ; --  ; 10   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; VA[10]   ; 99    ; --  ; 6    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; VA[11]   ; 95    ; --  ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; VA[12]   ; 74    ; --  ; 20   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; VA[13]   ; 87    ; --  ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; VA[14]   ; 73    ; --  ; 20   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; VA[15]   ; 71    ; --  ; 21   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; v_wr[0]  ; 83    ; --  ; 17   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; v_wr[1]  ; 85    ; --  ; 16   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; v_wr[2]  ; 75    ; --  ; 19   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; v_wr[3]  ; 88    ; --  ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; WR_COL   ; 157   ; --  ; 1    ; yes          ; no                       ; no            ; yes            ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; SXA      ; 7     ;  A  ; --   ; yes          ; no                       ; no            ; yes            ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; RDXA     ; 173   ; --  ; 13   ; yes          ; no                       ; no            ; yes            ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; DAC_DATA ; 158   ; --  ; 2    ; no           ; no                       ; no            ; yes            ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; DAC_WS   ; 159   ; --  ; 3    ; no           ; no                       ; no            ; yes            ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; DAC_BCK  ; 160   ; --  ; 4    ; no           ; no                       ; no            ; yes            ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ma[0]    ; 166   ; --  ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ma[1]    ; 167   ; --  ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ma[2]    ; 168   ; --  ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ma[3]    ; 170   ; --  ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ma[4]    ; 172   ; --  ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ma[5]    ; 174   ; --  ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ma[6]    ; 175   ; --  ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ma[7]    ; 197   ; --  ; 28   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ma[8]    ; 202   ; --  ; 31   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ma[9]    ; 203   ; --  ; 32   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ma[10]   ; 177   ; --  ; 16   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ma[11]   ; 199   ; --  ; 29   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ma[13]   ; 195   ; --  ; 26   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ma[14]   ; 191   ; --  ; 23   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; RAS_[0]  ; 207   ; --  ; 35   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; RAS_[1]  ; 205   ; --  ; 34   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; CAS_[0]  ; 12    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; CAS_[1]  ; 14    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; CAS_[2]  ; 13    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; CAS_[3]  ; 15    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; /WE      ; 16    ;  C  ; --   ; no           ; no                       ; no            ; yes            ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; XACS     ; 169   ; --  ; 10   ; no           ; no                       ; no            ; yes            ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; wr_awg   ; 176   ; --  ; 15   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; RD_KMPS  ; 10    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; wr_dwg   ; 11    ;  A  ; --   ; no           ; no                       ; no            ; yes            ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; v_cs[0]  ; 101   ; --  ; 4    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; v_cs[1]  ; 70    ; --  ; 22   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ma[12]   ; 206   ; --  ; 34   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                        ;
+--------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+---------------+------------+--------------+
; Name   ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Single-Pin OE ; Open Drain ; I/O Standard ;
+--------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+---------------+------------+--------------+
; /wait  ; 18    ;  C  ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; /reset ; 19    ;  C  ; --   ; 78      ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; yes        ; LVTTL/LVCMOS ;
; d[0]   ; 53    ; --  ; 36   ; 27      ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; d[1]   ; 54    ; --  ; 35   ; 25      ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; d[2]   ; 55    ; --  ; 34   ; 28      ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; d[3]   ; 56    ; --  ; 33   ; 21      ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; d[4]   ; 57    ; --  ; 32   ; 22      ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; d[5]   ; 58    ; --  ; 31   ; 20      ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; d[6]   ; 60    ; --  ; 30   ; 19      ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; d[7]   ; 61    ; --  ; 29   ; 20      ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD3[0] ; 114   ;  F  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD3[4] ; 149   ;  A  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD3[3] ; 148   ;  A  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD3[2] ; 144   ;  B  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD3[5] ; 143   ;  B  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD3[6] ; 139   ;  B  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD3[1] ; 136   ;  C  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD3[7] ; 128   ;  D  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD2[0] ; 150   ;  A  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD2[5] ; 147   ;  A  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD2[6] ; 142   ;  B  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD2[4] ; 141   ;  B  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD2[3] ; 140   ;  B  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD2[2] ; 135   ;  C  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD2[7] ; 131   ;  C  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD2[1] ; 115   ;  F  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD1[0] ; 104   ; --  ; 1    ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD1[1] ; 111   ;  F  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD1[2] ; 120   ;  E  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD1[7] ; 122   ;  E  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD1[3] ; 127   ;  D  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD1[6] ; 133   ;  C  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD1[5] ; 134   ;  C  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD1[4] ; 132   ;  C  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD0[0] ; 103   ; --  ; 2    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD0[5] ; 125   ;  D  ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD0[4] ; 126   ;  D  ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD0[2] ; 116   ;  F  ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD0[7] ; 112   ;  F  ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD0[1] ; 113   ;  F  ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD0[6] ; 119   ;  E  ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VD0[3] ; 121   ;  E  ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; md[0]  ; 196   ; --  ; 27   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; md[7]  ; 161   ; --  ; 4    ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; md[6]  ; 162   ; --  ; 5    ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; md[5]  ; 163   ; --  ; 6    ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; md[4]  ; 164   ; --  ; 6    ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; md[15] ; 179   ; --  ; 17   ; 3       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; md[3]  ; 186   ; --  ; 19   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; md[9]  ; 208   ; --  ; 36   ; 3       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; md[14] ; 187   ; --  ; 20   ; 3       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; md[13] ; 189   ; --  ; 21   ; 3       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; md[2]  ; 190   ; --  ; 22   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; md[10] ; 204   ; --  ; 33   ; 3       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; md[12] ; 192   ; --  ; 24   ; 3       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; md[1]  ; 193   ; --  ; 25   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; md[11] ; 198   ; --  ; 28   ; 3       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; md[8]  ; 8     ;  A  ; --   ; 3       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; XA[0]  ; 180   ; --  ; 18   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; yes        ; LVTTL/LVCMOS ;
; XA[1]  ; 9     ;  A  ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; yes        ; LVTTL/LVCMOS ;
; XA[2]  ; 200   ; --  ; 30   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; XA[3]  ; 17    ;  C  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; yes        ; LVTTL/LVCMOS ;
+--------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+---------------+------------+--------------+


+-----------------------------------+
; All Package Pins                  ;
+-------+------------+--------------+
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; #TCK       ;              ;
; 2     ; ^CONF_DONE ;              ;
; 3     ; ^nCEO      ;              ;
; 4     ; #TDO       ;              ;
; 5     ; VCC_IO     ;              ;
; 6     ; GND_INT    ;              ;
; 7     ; SXA        ; LVTTL/LVCMOS ;
; 8     ; md[8]      ; LVTTL/LVCMOS ;
; 9     ; XA[1]      ; LVTTL/LVCMOS ;
; 10    ; RD_KMPS    ; LVTTL/LVCMOS ;
; 11    ; wr_dwg     ; LVTTL/LVCMOS ;
; 12    ; CAS_[0]    ; LVTTL/LVCMOS ;
; 13    ; CAS_[2]    ; LVTTL/LVCMOS ;
; 14    ; CAS_[1]    ; LVTTL/LVCMOS ;
; 15    ; CAS_[3]    ; LVTTL/LVCMOS ;
; 16    ; /WE        ; LVTTL/LVCMOS ;
; 17    ; XA[3]      ; LVTTL/LVCMOS ;
; 18    ; /wait      ; LVTTL/LVCMOS ;
; 19    ; /reset     ; LVTTL/LVCMOS ;
; 20    ; GND_INT    ;              ;
; 21    ; VCC_INT    ;              ;
; 22    ; VCC_IO     ;              ;
; 23    ; GND_INT    ;              ;
; 24    ; /m1        ; LVTTL/LVCMOS ;
; 25    ; /rf        ; LVTTL/LVCMOS ;
; 26    ; a[0]       ; LVTTL/LVCMOS ;
; 27    ; a[1]       ; LVTTL/LVCMOS ;
; 28    ; a[2]       ; LVTTL/LVCMOS ;
; 29    ; a[3]       ; LVTTL/LVCMOS ;
; 30    ; a[4]       ; LVTTL/LVCMOS ;
; 31    ; a[5]       ; LVTTL/LVCMOS ;
; 32    ; GND_INT    ;              ;
; 33    ; VCC_INT    ;              ;
; 34    ; VCC_IO     ;              ;
; 35    ; GND_INT    ;              ;
; 36    ; a[6]       ; LVTTL/LVCMOS ;
; 37    ; a[7]       ; LVTTL/LVCMOS ;
; 38    ; a[8]       ; LVTTL/LVCMOS ;
; 39    ; a[9]       ; LVTTL/LVCMOS ;
; 40    ; a[10]      ; LVTTL/LVCMOS ;
; 41    ; a[11]      ; LVTTL/LVCMOS ;
; 42    ; VCC_IO     ;              ;
; 43    ; GND_INT    ;              ;
; 44    ; a[12]      ; LVTTL/LVCMOS ;
; 45    ; a[13]      ; LVTTL/LVCMOS ;
; 46    ; a[14]      ; LVTTL/LVCMOS ;
; 47    ; a[15]      ; LVTTL/LVCMOS ;
; 48    ; VCC_INT    ;              ;
; 49    ; GND_INT    ;              ;
; 50    ; #TMS       ;              ;
; 51    ; #TRST      ;              ;
; 52    ; ^nSTATUS   ;              ;
; 53    ; d[0]       ; LVTTL/LVCMOS ;
; 54    ; d[1]       ; LVTTL/LVCMOS ;
; 55    ; d[2]       ; LVTTL/LVCMOS ;
; 56    ; d[3]       ; LVTTL/LVCMOS ;
; 57    ; d[4]       ; LVTTL/LVCMOS ;
; 58    ; d[5]       ; LVTTL/LVCMOS ;
; 59    ; GND_INT    ;              ;
; 60    ; d[6]       ; LVTTL/LVCMOS ;
; 61    ; d[7]       ; LVTTL/LVCMOS ;
; 62    ; CLKZ1      ; LVTTL/LVCMOS ;
; 63    ; cs_rom     ; LVTTL/LVCMOS ;
; 64    ; CS_CASH    ; LVTTL/LVCMOS ;
; 65    ; ra[14]     ; LVTTL/LVCMOS ;
; 66    ; VCC_IO     ;              ;
; 67    ; ra[17]     ; LVTTL/LVCMOS ;
; 68    ; ra[16]     ; LVTTL/LVCMOS ;
; 69    ; ra[15]     ; LVTTL/LVCMOS ;
; 70    ; v_cs[1]    ; LVTTL/LVCMOS ;
; 71    ; VA[15]     ; LVTTL/LVCMOS ;
; 72    ; VCC_INT    ;              ;
; 73    ; VA[14]     ; LVTTL/LVCMOS ;
; 74    ; VA[12]     ; LVTTL/LVCMOS ;
; 75    ; v_wr[2]    ; LVTTL/LVCMOS ;
; 76    ; GND_INT    ;              ;
; 77    ; VCC_CKLK   ;              ;
; 78    ; /io        ; LVTTL/LVCMOS ;
; 79    ; /wr        ; LVTTL/LVCMOS ;
; 80    ; /rd        ; LVTTL/LVCMOS ;
; 81    ; GND_CKLK   ;              ;
; 82    ; GND_INT    ;              ;
; 83    ; v_wr[0]    ; LVTTL/LVCMOS ;
; 84    ; VCC_IO     ;              ;
; 85    ; v_wr[1]    ; LVTTL/LVCMOS ;
; 86    ; VA[7]      ; LVTTL/LVCMOS ;
; 87    ; VA[13]     ; LVTTL/LVCMOS ;
; 88    ; v_wr[3]    ; LVTTL/LVCMOS ;
; 89    ; VA[6]      ; LVTTL/LVCMOS ;
; 90    ; VA[8]      ; LVTTL/LVCMOS ;
; 91    ; VCC_INT    ;              ;
; 92    ; VA[5]      ; LVTTL/LVCMOS ;
; 93    ; VA[9]      ; LVTTL/LVCMOS ;
; 94    ; VA[4]      ; LVTTL/LVCMOS ;
; 95    ; VA[11]     ; LVTTL/LVCMOS ;
; 96    ; VA[3]      ; LVTTL/LVCMOS ;
; 97    ; VA[2]      ; LVTTL/LVCMOS ;
; 98    ; VCC_IO     ;              ;
; 99    ; VA[10]     ; LVTTL/LVCMOS ;
; 100   ; VA[1]      ; LVTTL/LVCMOS ;
; 101   ; v_cs[0]    ; LVTTL/LVCMOS ;
; 102   ; VA[0]      ; LVTTL/LVCMOS ;
; 103   ; VD0[0]     ; LVTTL/LVCMOS ;
; 104   ; VD1[0]     ; LVTTL/LVCMOS ;
; 105   ; ^nCONFIG   ;              ;
; 106   ; VCC_INT    ;              ;
; 107   ; ^MSEL1     ;              ;
; 108   ; ^MSEL0     ;              ;
; 109   ; GND_INT    ;              ;
; 110   ; VCC_IO     ;              ;
; 111   ; VD1[1]     ; LVTTL/LVCMOS ;
; 112   ; VD0[7]     ; LVTTL/LVCMOS ;
; 113   ; VD0[1]     ; LVTTL/LVCMOS ;
; 114   ; VD3[0]     ; LVTTL/LVCMOS ;
; 115   ; VD2[1]     ; LVTTL/LVCMOS ;
; 116   ; VD0[2]     ; LVTTL/LVCMOS ;
; 117   ; GND_INT    ;              ;
; 118   ; VCC_IO     ;              ;
; 119   ; VD0[6]     ; LVTTL/LVCMOS ;
; 120   ; VD1[2]     ; LVTTL/LVCMOS ;
; 121   ; VD0[3]     ; LVTTL/LVCMOS ;
; 122   ; VD1[7]     ; LVTTL/LVCMOS ;
; 123   ; GND_INT    ;              ;
; 124   ; VCC_INT    ;              ;
; 125   ; VD0[5]     ; LVTTL/LVCMOS ;
; 126   ; VD0[4]     ; LVTTL/LVCMOS ;
; 127   ; VD1[3]     ; LVTTL/LVCMOS ;
; 128   ; VD3[7]     ; LVTTL/LVCMOS ;
; 129   ; GND_INT    ;              ;
; 130   ; VCC_INT    ;              ;
; 131   ; VD2[7]     ; LVTTL/LVCMOS ;
; 132   ; VD1[4]     ; LVTTL/LVCMOS ;
; 133   ; VD1[6]     ; LVTTL/LVCMOS ;
; 134   ; VD1[5]     ; LVTTL/LVCMOS ;
; 135   ; VD2[2]     ; LVTTL/LVCMOS ;
; 136   ; VD3[1]     ; LVTTL/LVCMOS ;
; 137   ; GND_INT    ;              ;
; 138   ; VCC_IO     ;              ;
; 139   ; VD3[6]     ; LVTTL/LVCMOS ;
; 140   ; VD2[3]     ; LVTTL/LVCMOS ;
; 141   ; VD2[4]     ; LVTTL/LVCMOS ;
; 142   ; VD2[6]     ; LVTTL/LVCMOS ;
; 143   ; VD3[5]     ; LVTTL/LVCMOS ;
; 144   ; VD3[2]     ; LVTTL/LVCMOS ;
; 145   ; GND_INT    ;              ;
; 146   ; VCC_IO     ;              ;
; 147   ; VD2[5]     ; LVTTL/LVCMOS ;
; 148   ; VD3[3]     ; LVTTL/LVCMOS ;
; 149   ; VD3[4]     ; LVTTL/LVCMOS ;
; 150   ; VD2[0]     ; LVTTL/LVCMOS ;
; 151   ; GND_INT    ;              ;
; 152   ; VCC_INT    ;              ;
; 153   ; #TDI       ;              ;
; 154   ; ^nCE       ;              ;
; 155   ; ^DCLK      ;              ;
; 156   ; ^DATA0     ;              ;
; 157   ; WR_COL     ; LVTTL/LVCMOS ;
; 158   ; DAC_DATA   ; LVTTL/LVCMOS ;
; 159   ; DAC_WS     ; LVTTL/LVCMOS ;
; 160   ; DAC_BCK    ; LVTTL/LVCMOS ;
; 161   ; md[7]      ; LVTTL/LVCMOS ;
; 162   ; md[6]      ; LVTTL/LVCMOS ;
; 163   ; md[5]      ; LVTTL/LVCMOS ;
; 164   ; md[4]      ; LVTTL/LVCMOS ;
; 165   ; VCC_IO     ;              ;
; 166   ; ma[0]      ; LVTTL/LVCMOS ;
; 167   ; ma[1]      ; LVTTL/LVCMOS ;
; 168   ; ma[2]      ; LVTTL/LVCMOS ;
; 169   ; XACS       ; LVTTL/LVCMOS ;
; 170   ; ma[3]      ; LVTTL/LVCMOS ;
; 171   ; GND_INT    ;              ;
; 172   ; ma[4]      ; LVTTL/LVCMOS ;
; 173   ; RDXA       ; LVTTL/LVCMOS ;
; 174   ; ma[5]      ; LVTTL/LVCMOS ;
; 175   ; ma[6]      ; LVTTL/LVCMOS ;
; 176   ; wr_awg     ; LVTTL/LVCMOS ;
; 177   ; ma[10]     ; LVTTL/LVCMOS ;
; 178   ; VCC_IO     ;              ;
; 179   ; md[15]     ; LVTTL/LVCMOS ;
; 180   ; XA[0]      ; LVTTL/LVCMOS ;
; 181   ; GND_INT    ;              ;
; 182   ; /HALT      ; LVTTL/LVCMOS ;
; 183   ; TG42       ; LVTTL/LVCMOS ;
; 184   ; /mr        ; LVTTL/LVCMOS ;
; 185   ; VCC_INT    ;              ;
; 186   ; md[3]      ; LVTTL/LVCMOS ;
; 187   ; md[14]     ; LVTTL/LVCMOS ;
; 188   ; GND_INT    ;              ;
; 189   ; md[13]     ; LVTTL/LVCMOS ;
; 190   ; md[2]      ; LVTTL/LVCMOS ;
; 191   ; ma[14]     ; LVTTL/LVCMOS ;
; 192   ; md[12]     ; LVTTL/LVCMOS ;
; 193   ; md[1]      ; LVTTL/LVCMOS ;
; 194   ; VCC_IO     ;              ;
; 195   ; ma[13]     ; LVTTL/LVCMOS ;
; 196   ; md[0]      ; LVTTL/LVCMOS ;
; 197   ; ma[7]      ; LVTTL/LVCMOS ;
; 198   ; md[11]     ; LVTTL/LVCMOS ;
; 199   ; ma[11]     ; LVTTL/LVCMOS ;
; 200   ; XA[2]      ; LVTTL/LVCMOS ;
; 201   ; VCC_INT    ;              ;
; 202   ; ma[8]      ; LVTTL/LVCMOS ;
; 203   ; ma[9]      ; LVTTL/LVCMOS ;
; 204   ; md[10]     ; LVTTL/LVCMOS ;
; 205   ; RAS_[1]    ; LVTTL/LVCMOS ;
; 206   ; ma[12]     ; LVTTL/LVCMOS ;
; 207   ; RAS_[0]    ; LVTTL/LVCMOS ;
; 208   ; md[9]      ; LVTTL/LVCMOS ;
+-------+------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                         ;
+----------------------------------------------------------------------------------------+---------+---------+-----------------------------+--------------+
; Name                                                                                   ; Pin #   ; Fan-Out ; Usage                       ; Global Usage ;
+----------------------------------------------------------------------------------------+---------+---------+-----------------------------+--------------+
; dcp:DECODE|CLK_Z80                                                                     ; LC4_D27 ; 7       ; Clock                       ; Non-global   ;
; acceler:ACC|$00022                                                                     ; LC5_F22 ; 4       ; Clock enable                ; Non-global   ;
; acceler:ACC|$00006                                                                     ; LC3_F22 ; 8       ; Clock enable                ; Non-global   ;
; acceler:ACC|/M1M                                                                       ; LC6_F22 ; 6       ; Clock enable                ; Non-global   ;
; WAIT_ROMX                                                                              ; LC3_F26 ; 5       ; Async. clear                ; Non-global   ;
; TG42                                                                                   ; 183     ; 698     ; Clock                       ; Pin          ;
; dcp:DECODE|RAS                                                                         ; LC3_D27 ; 4       ; Clock                       ; Non-global   ;
; dcp:DECODE|CLK21                                                                       ; LC7_D27 ; 26      ; Clock enable                ; Non-global   ;
; dcp:DECODE|CAS                                                                         ; LC1_D27 ; 21      ; Clock enable                ; Non-global   ;
; /IOWR                                                                                  ; LC5_E9  ; 39      ; Clock                       ; Non-global   ;
; video2:SVIDEO|LWR_COL                                                                  ; LC1_A6  ; 9       ; Clock                       ; Non-global   ;
; video2:SVIDEO|WR_PIC                                                                   ; LC7_A6  ; 2       ; Clock                       ; Non-global   ;
; video2:SVIDEO|V_WE                                                                     ; LC2_A14 ; 3       ; Async. load / Async. clear  ; Non-global   ;
; video2:SVIDEO|V_WE_R                                                                   ; LC5_A14 ; 1       ; Async. clear                ; Non-global   ;
; video2:SVIDEO|CT[0]                                                                    ; LC1_A9  ; 16      ; Clock enable                ; Non-global   ;
; video2:SVIDEO|CT[2]                                                                    ; LC2_A21 ; 29      ; Clock                       ; Non-global   ;
; ay:AY3|AY_CCC[7]                                                                       ; LC5_C3  ; 4       ; Clock                       ; Non-global   ;
; ay:AY3|$00042                                                                          ; LC4_C3  ; 22      ; Async. clear                ; Non-global   ;
; dcp:DECODE|$00034                                                                      ; LC7_B8  ; 1       ; Async. clear                ; Non-global   ;
; dcp:DECODE|WR_TM9                                                                      ; LC3_F15 ; 1       ; Clock                       ; Non-global   ;
; dcp:DECODE|$00010                                                                      ; LC7_F15 ; 1       ; Async. clear                ; Non-global   ;
; kbd:KEYS|KB_MA[2]                                                                      ; LC5_F29 ; 4       ; Clock                       ; Non-global   ;
; video2:SVIDEO|CT[1]                                                                    ; LC2_A13 ; 16      ; Clock enable                ; Non-global   ;
; dcp:DECODE|/IOM                                                                        ; LC6_D32 ; 15      ; Clock                       ; Non-global   ;
; dcp:DECODE|/IOMM                                                                       ; LC5_D32 ; 10      ; Clock                       ; Non-global   ;
; acceler:ACC|$00032                                                                     ; LC3_D32 ; 8       ; Clock                       ; Non-global   ;
; dcp:DECODE|MC_END                                                                      ; LC6_D29 ; 23      ; Async. clear                ; Non-global   ;
; dcp:DECODE|RFC                                                                         ; LC1_D29 ; 3       ; Async. clear                ; Non-global   ;
; $00169                                                                                 ; LC7_B24 ; 8       ; Clock enable                ; Non-global   ;
; $00161                                                                                 ; LC6_B24 ; 2       ; Clock enable                ; Non-global   ;
; $00139                                                                                 ; LC8_B24 ; 8       ; Clock enable                ; Non-global   ;
; dcp:DECODE|PORTS_X                                                                     ; LC3_B16 ; 4       ; Async. clear                ; Non-global   ;
; SYS_ENA2                                                                               ; LC8_D23 ; 2       ; Clock enable                ; Non-global   ;
; $00092                                                                                 ; LC7_D23 ; 1       ; Clock enable                ; Non-global   ;
; video2:SVIDEO|CTV[8]                                                                   ; LC3_A34 ; 15      ; Clock                       ; Non-global   ;
; video2:SVIDEO|CT[5]                                                                    ; LC4_E11 ; 13      ; Clock                       ; Non-global   ;
; video2:SVIDEO|CT[4]                                                                    ; LC7_E11 ; 18      ; Clock                       ; Non-global   ;
; video2:SVIDEO|$00006                                                                   ; LC6_E11 ; 9       ; Clock enable                ; Non-global   ;
; video2:SVIDEO|$00004                                                                   ; LC1_E11 ; 3       ; Clock enable                ; Non-global   ;
; $00181                                                                                 ; LC8_E11 ; 16      ; Clock                       ; Non-global   ;
; video2:SVIDEO|CTH[1]                                                                   ; LC6_F4  ; 20      ; Clock                       ; Non-global   ;
; video2:SVIDEO|CTH[2]                                                                   ; LC5_F4  ; 6       ; Clock                       ; Non-global   ;
; video2:SVIDEO|CTH[5]                                                                   ; LC7_F4  ; 10      ; Clock                       ; Non-global   ;
; copy_sinc_v                                                                            ; LC1_A22 ; 9       ; Async. clear                ; Non-global   ;
; kbd:KEYS|$00003                                                                        ; LC6_F23 ; 1       ; Clock                       ; Non-global   ;
; kbd:KEYS|$00012                                                                        ; LC4_F23 ; 2       ; Async. clear / Clock        ; Non-global   ;
; dcp:DECODE|MEM_WR                                                                      ; LC8_B15 ; 16      ; Write enable                ; Non-global   ;
; /IORD                                                                                  ; LC3_B15 ; 2       ; Clock                       ; Non-global   ;
; dcp:DECODE|$00048                                                                      ; LC2_B34 ; 3       ; Clock enable                ; Non-global   ;
; $00155                                                                                 ; LC3_B34 ; 1       ; Clock enable                ; Non-global   ;
; dcp:DECODE|$00049                                                                      ; LC5_B34 ; 8       ; Clock enable                ; Non-global   ;
; dcp:DECODE|SYS_ENA                                                                     ; LC7_B34 ; 8       ; Clock enable                ; Non-global   ;
; $00011                                                                                 ; LC1_B34 ; 5       ; Clock enable                ; Non-global   ;
; copy_sinc_h                                                                            ; LC3_C34 ; 7       ; Async. clear                ; Non-global   ;
; $00183                                                                                 ; LC3_F2  ; 42      ; Clock                       ; Non-global   ;
; acceler:ACC|RAM_WR                                                                     ; LC5_D14 ; 8       ; Write enable                ; Non-global   ;
; acceler:ACC|WR_C7                                                                      ; LC2_B36 ; 2       ; Clock                       ; Non-global   ;
; $00179                                                                                 ; LC7_B36 ; 5       ; Clock                       ; Non-global   ;
; kbd:KEYS|$00017                                                                        ; LC3_F24 ; 6       ; Async. clear                ; Non-global   ;
; video2:SVIDEO|$00005                                                                   ; LC6_A10 ; 6       ; Clock enable                ; Non-global   ;
; kbd:KEYS|$00001                                                                        ; LC1_F10 ; 13      ; Async. clear / Clock        ; Non-global   ;
; ay:AY3|AY_CCC[1]                                                                       ; LC4_C10 ; 33      ; Clock enable                ; Non-global   ;
; ay:AY3|AY_F_R1                                                                         ; LC7_C10 ; 2       ; Async. clear                ; Non-global   ;
; ay:AY3|AY_OUTSX                                                                        ; LC5_C23 ; 4       ; Clock enable                ; Non-global   ;
; kbd:KEYS|K_CLK                                                                         ; LC2_F27 ; 3       ; Clock                       ; Non-global   ;
; ay:AY3|$00006                                                                          ; LC2_C7  ; 2       ; Async. clear                ; Non-global   ;
; ay:AY3|$00008                                                                          ; LC8_C7  ; 2       ; Clock enable                ; Non-global   ;
; $00176                                                                                 ; LC7_E7  ; 15      ; Clock enable                ; Non-global   ;
; ay:AY3|$00049                                                                          ; LC1_C9  ; 11      ; Clock enable                ; Non-global   ;
; ay:AY3|$00047                                                                          ; LC5_C6  ; 11      ; Clock enable                ; Non-global   ;
; ay:AY3|AY_OUTS[3]                                                                      ; LC2_C18 ; 4       ; Clock enable                ; Non-global   ;
; ay:AY3|AY_OUTS[2]                                                                      ; LC3_C18 ; 4       ; Clock enable                ; Non-global   ;
; ay:AY3|AY_OUTS[1]                                                                      ; LC6_C18 ; 4       ; Clock enable                ; Non-global   ;
; ay:AY3|AY_SH_Q                                                                         ; LC4_C18 ; 7       ; Async. clear                ; Non-global   ;
; ay:AY3|$00031                                                                          ; LC1_C18 ; 6       ; Clock enable                ; Non-global   ;
; ay:AY3|$00033                                                                          ; LC5_C18 ; 4       ; Clock enable                ; Non-global   ;
; ay:AY3|$00032                                                                          ; LC7_C18 ; 6       ; Clock enable                ; Non-global   ;
; ay:AY3|$00026                                                                          ; LC7_C35 ; 3       ; Async. load                 ; Non-global   ;
; $00117                                                                                 ; 7       ; 3       ; Clock enable                ; Non-global   ;
; kbd_cc~2                                                                               ; LC7_F10 ; 4       ; Clock enable                ; Non-global   ;
; T_RDXA                                                                                 ; LC2_F17 ; 6       ; Clock                       ; Non-global   ;
; $00153                                                                                 ; LC1_F28 ; 2       ; Output enable               ; Non-global   ;
; /reset~0                                                                               ; 19      ; 78      ; Async. clear                ; Non-global   ;
; $00084                                                                                 ; LC3_F1  ; 2       ; Async. clear                ; Non-global   ;
; dcp:DECODE|PN[7]~1                                                                     ; LC6_B5  ; 2       ; Async. clear                ; Non-global   ;
; dcp:DECODE|SC[7]~0                                                                     ; LC6_B10 ; 3       ; Async. clear                ; Non-global   ;
; acceler:ACC|ACC_BLK~0                                                                  ; LC4_D19 ; 1       ; Async. clear                ; Non-global   ;
; acceler:ACC|ACC_MODE[3]~1                                                              ; LC8_D19 ; 1       ; Async. clear                ; Non-global   ;
; ROM_RG[4]                                                                              ; LC3_D26 ; 3       ; Async. load                 ; Non-global   ;
; ALL_MODE[0]                                                                            ; LC2_A27 ; 3       ; Async. clear                ; Non-global   ;
; dcp:DECODE|PN[4]~0                                                                     ; LC3_B19 ; 5       ; Async. clear                ; Non-global   ;
; dcp:DECODE|PN[5]~3                                                                     ; LC7_B19 ; 1       ; Async. clear                ; Non-global   ;
; dcp:DECODE|HDD_FLIP~2                                                                  ; LC3_B23 ; 1       ; Async. clear                ; Non-global   ;
; acceler:ACC|ACC_MODE[2]~0                                                              ; LC7_D35 ; 3       ; Async. clear                ; Non-global   ;
; D_OUT                                                                                  ; LC1_D20 ; 8       ; Output enable               ; Non-global   ;
; SYS_PG~1                                                                               ; LC8_D26 ; 1       ; Clock enable                ; Non-global   ;
; CBL_XX[5]                                                                              ; LC6_E16 ; 11      ; Async. clear                ; Non-global   ;
; CBL_XX[7]                                                                              ; LC1_E16 ; 28      ; Async. clear                ; Non-global   ;
; V_WRX[3]                                                                               ; LC1_F1  ; 8       ; Output enable               ; Non-global   ;
; V_WRX[2]                                                                               ; LC1_E2  ; 8       ; Output enable               ; Non-global   ;
; V_WRX[1]                                                                               ; LC1_A15 ; 8       ; Output enable               ; Non-global   ;
; V_WRX[0]                                                                               ; LC1_E17 ; 8       ; Output enable               ; Non-global   ;
; $00026~0                                                                               ; LC1_D28 ; 16      ; Output enable               ; Non-global   ;
; wr_tm9                                                                                 ; LC1_F17 ; 2       ; Output enable               ; Non-global   ;
; $00016                                                                                 ; LC7_F29 ; 8       ; Clock                       ; Non-global   ;
; acceler:ACC|CORRECT_1F~10                                                              ; LC4_B33 ; 2       ; Async. clear                ; Non-global   ;
; dcp:DECODE|$00003~2                                                                    ; LC8_F22 ; 1       ; Clock enable                ; Non-global   ;
; /mr                                                                                    ; 184     ; 36      ; Clock                       ; Pin          ;
; $00104                                                                                 ; LC6_F26 ; 1       ; Async. clear                ; Non-global   ;
; $00100                                                                                 ; LC7_F26 ; 1       ; Async. clear                ; Non-global   ;
; $00084~0                                                                               ; LC1_F9  ; 2       ; Clock                       ; Non-global   ;
; XACS~2                                                                                 ; LC2_F9  ; 1       ; Async. clear                ; Non-global   ;
; dcp:DECODE|_~166                                                                       ; LC5_E26 ; 2       ; Async. clear                ; Non-global   ;
; _~504                                                                                  ; LC1_E26 ; 1       ; Clock                       ; Non-global   ;
; $00102                                                                                 ; LC2_D28 ; 1       ; Async. clear                ; Non-global   ;
; dcp:DECODE|$00019                                                                      ; LC8_D20 ; 1       ; Async. clear                ; Non-global   ;
; acceler:ACC|ACC_GO~2                                                                   ; LC2_D14 ; 1       ; Async. clear                ; Non-global   ;
; dcp:DECODE|/IOWR                                                                       ; LC8_D32 ; 19      ; Clock                       ; Non-global   ;
; /io                                                                                    ; 78      ; 30      ; Async. clear / Clock        ; Pin          ;
; CBL_INT~1                                                                              ; LC1_E28 ; 1       ; Async. clear                ; Non-global   ;
; $00110~1                                                                               ; LC6_E26 ; 1       ; Async. clear                ; Non-global   ;
; dcp:DECODE|/IOM~2                                                                      ; LC1_D32 ; 1       ; Async. clear                ; Non-global   ;
; dcp:DECODE|$00021                                                                      ; LC7_C13 ; 1       ; Async. clear                ; Non-global   ;
; /m1                                                                                    ; 24      ; 16      ; Async. clear / Clock        ; Non-global   ;
; acceler:ACC|$00037                                                                     ; LC2_D2  ; 17      ; Clock enable                ; Non-global   ;
; dcp:DECODE|$00007~4                                                                    ; LC5_D27 ; 1       ; Clock enable                ; Non-global   ;
; video2:SVIDEO|_~419                                                                    ; LC8_B3  ; 3       ; Clock enable                ; Non-global   ;
; AUDIO_R[15]~0                                                                          ; LC3_E4  ; 16      ; Clock enable                ; Non-global   ;
; dcp:DECODE|$00007~5                                                                    ; LC5_A13 ; 9       ; Clock enable                ; Non-global   ;
; dcp:DECODE|RAS~1                                                                       ; LC6_D27 ; 1       ; Clock enable                ; Non-global   ;
; dcp:DECODE|CAS~3                                                                       ; LC8_D27 ; 1       ; Clock enable                ; Non-global   ;
; dcp:DECODE|MC_END~0                                                                    ; LC5_D29 ; 1       ; Clock enable                ; Non-global   ;
; acceler:ACC|DOUBLE_CAS                                                                 ; LC8_D28 ; 4       ; Clock                       ; Non-global   ;
; acceler:ACC|$00011                                                                     ; LC7_D14 ; 9       ; Clock enable                ; Non-global   ;
; ROM_RG[7]~0                                                                            ; LC4_D23 ; 5       ; Clock enable                ; Non-global   ;
; CBL_CNT[6]                                                                             ; LC4_E28 ; 19      ; Clock                       ; Non-global   ;
; CBL_WR                                                                                 ; LC5_E27 ; 18      ; Clock                       ; Non-global   ;
; CBL_WA[6]~4                                                                            ; LC4_E14 ; 7       ; Async. clear                ; Non-global   ;
; _~318                                                                                  ; LC4_E17 ; 1       ; Async. clear                ; Non-global   ;
; ISA_PORT[7]~0                                                                          ; LC2_D31 ; 6       ; Clock enable                ; Non-global   ;
; dcp:DECODE|DCPP[7]~1                                                                   ; LC5_B15 ; 16      ; Async. clear                ; Non-global   ;
; video2:SVIDEO|VXD3[0]~9                                                                ; LC8_A3  ; 32      ; Clock enable                ; Non-global   ;
; video2:SVIDEO|E_WR                                                                     ; LC4_A9  ; 21      ; Async. clear / Clock enable ; Non-global   ;
; video2:SVIDEO|BORD                                                                     ; LC7_A2  ; 5       ; Async. clear                ; Non-global   ;
; video2:SVIDEO|BLANK                                                                    ; LC5_A2  ; 9       ; Async. clear                ; Non-global   ;
; video2:SVIDEO|DCOL[0]~22                                                               ; LC5_A6  ; 8       ; Clock enable                ; Non-global   ;
; video2:SVIDEO|LWR_MODE                                                                 ; LC4_A12 ; 24      ; Clock                       ; Non-global   ;
; video2:SVIDEO|D_PIC0[7]~23                                                             ; LC3_A1  ; 8       ; Clock enable                ; Non-global   ;
; ay:AY3|AY_F_RES                                                                        ; LC4_C9  ; 7       ; Async. clear                ; Non-global   ;
; dcp:DECODE|HDD_FLIP~6                                                                  ; LC4_B17 ; 1       ; Clock enable                ; Non-global   ;
; dcp:DECODE|HDD_FLIP                                                                    ; LC2_B23 ; 19      ; Async. clear                ; Non-global   ;
; hddr[7]~0                                                                              ; LC2_B35 ; 8       ; Clock enable                ; Non-global   ;
; kbd:KEYS|$00023                                                                        ; LC1_F19 ; 6       ; Async. clear                ; Non-global   ;
; CBL_INT                                                                                ; LC5_E28 ; 5       ; Async. load / Async. clear  ; Non-global   ;
; $00170                                                                                 ; LC3_A36 ; 19      ; Sync. load                  ; Non-global   ;
; $00110~0                                                                               ; LC8_A22 ; 1       ; Clock                       ; Non-global   ;
; dcp:DECODE|DCPP[0]~10                                                                  ; LC2_F24 ; 16      ; Clock enable                ; Non-global   ;
; CBL_WA[7]~14                                                                           ; LC8_E14 ; 8       ; Clock enable                ; Non-global   ;
; _~320                                                                                  ; LC6_E15 ; 15      ; Write enable                ; Non-global   ;
; SINC_2~_wirecell                                                                       ; LC1_F13 ; 1       ; Sync. clear                 ; Non-global   ;
; kbd:KEYS|KB_CT[2]                                                                      ; LC7_F23 ; 16      ; Clock / Async. clear        ; Non-global   ;
; acceler:ACC|lpm_counter:AA_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[15]~1     ; LC3_D2  ; 16      ; Sync. load                  ; Non-global   ;
; $00172~1                                                                               ; LC1_E20 ; 1       ; Async. clear                ; Non-global   ;
; acceler:ACC|$00017                                                                     ; LC1_D14 ; 26      ; Clock enable                ; Non-global   ;
; kbd:KEYS|KB_F12                                                                        ; LC1_F3  ; 1       ; Clock                       ; Non-global   ;
; kbd:KEYS|$00000~2                                                                      ; LC5_F23 ; 1       ; Async. clear                ; Non-global   ;
; kbd:KEYS|WR_KBD~2                                                                      ; LC3_F27 ; 8       ; Write enable                ; Non-global   ;
; kbd:KEYS|$00023~0                                                                      ; LC2_F19 ; 1       ; Async. clear                ; Non-global   ;
; acceler:ACC|AGR[7]~0                                                                   ; LC1_D2  ; 8       ; Clock enable                ; Non-global   ;
; acceler:ACC|lpm_counter:AGR_rtl_2|alt_counter_f10ke:wysi_counter|counter_cell[7]~1     ; LC5_D2  ; 8       ; Sync. load                  ; Non-global   ;
; mouse:MS|$00001                                                                        ; LC1_A12 ; 8       ; Clock enable                ; Non-global   ;
; mouse:MS|$00002                                                                        ; LC3_A12 ; 8       ; Clock enable                ; Non-global   ;
; mouse:MS|RGK[5]~0                                                                      ; LC1_C24 ; 6       ; Clock enable                ; Non-global   ;
; mouse:MS|STATE[0]~3                                                                    ; LC7_A12 ; 2       ; Clock enable                ; Non-global   ;
; ay:AY3|AY_DAT[0]~8                                                                     ; LC5_C34 ; 9       ; Clock enable                ; Non-global   ;
; ay:AY3|AY_AX[7]~0                                                                      ; LC7_C5  ; 16      ; Clock enable                ; Non-global   ;
; acceler:ACC|ACC_END~5                                                                  ; LC8_D2  ; 3       ; Clock enable                ; Non-global   ;
; acceler:ACC|lpm_counter:ACC_CNT_rtl_4|alt_counter_f10ke:wysi_counter|counter_cell[7]~1 ; LC3_D14 ; 8       ; Sync. load                  ; Non-global   ;
; CBL_WAE                                                                                ; LC2_E15 ; 8       ; Clock enable                ; Non-global   ;
; kbd:KEYS|RXA[0]                                                                        ; LC6_F27 ; 15      ; Clock                       ; Non-global   ;
; kbd:KEYS|RXA[1]                                                                        ; LC1_F27 ; 10      ; Clock                       ; Non-global   ;
; mouse:MS|MOUSE_IMP                                                                     ; LC2_C20 ; 4       ; Async. clear                ; Non-global   ;
; ay:AY3|AY_WR                                                                           ; LC2_C10 ; 8       ; Write enable                ; Non-global   ;
; ay:AY3|_~220                                                                           ; LC6_C8  ; 1       ; Async. clear                ; Non-global   ;
; mouse:MS|RG[9]~0                                                                       ; LC3_C36 ; 9       ; Clock enable                ; Non-global   ;
; ay:AY3|_~10                                                                            ; LC1_C8  ; 3       ; Async. clear                ; Non-global   ;
; ay:AY3|AY_SH[16]~0                                                                     ; LC2_C17 ; 17      ; Clock enable                ; Non-global   ;
; kbd:KEYS|KB_OFF~9                                                                      ; LC5_F17 ; 1       ; Clock enable                ; Non-global   ;
+----------------------------------------------------------------------------------------+---------+---------+-----------------------------+--------------+


+---------------------------------+
; Global & Other Fast Signals     ;
+------+-------+---------+--------+
; Name ; Pin # ; Fan-Out ; Global ;
+------+-------+---------+--------+
; TG42 ; 183   ; 698     ; yes    ;
; /rd  ; 80    ; 10      ; no     ;
; /mr  ; 184   ; 36      ; yes    ;
; /wr  ; 79    ; 16      ; no     ;
; /io  ; 78    ; 30      ; yes    ;
+------+-------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 0                      ;
; 3                  ; 0                      ;
; 4                  ; 1                      ;
; 5                  ; 4                      ;
; 6                  ; 1                      ;
; 7                  ; 1                      ;
; 8                  ; 7                      ;
; 9                  ; 1                      ;
; 10                 ; 0                      ;
; 11                 ; 3                      ;
; 12                 ; 0                      ;
; 13                 ; 0                      ;
; 14                 ; 0                      ;
; 15                 ; 0                      ;
; 16                 ; 2                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 21    ;
; 3      ; 3     ;
+--------+-------+


+-----------------------------------------------------------------------+
; Embedded Cells                                                        ;
+--------+-----------------------------------------------+------+-------+
; Cell # ; Name                                          ; Mode ; Turbo ;
+--------+-----------------------------------------------+------+-------+
; EC6_B  ; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[15] ; RAM  ; Off   ;
; EC11_B ; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[12] ; RAM  ; Off   ;
; EC4_B  ; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[14] ; RAM  ; Off   ;
; EC10_B ; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[13] ; RAM  ; Off   ;
; EC1_B  ; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[2]  ; RAM  ; Off   ;
; EC14_B ; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[4]  ; RAM  ; Off   ;
; EC5_B  ; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[5]  ; RAM  ; Off   ;
; EC12_B ; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[6]  ; RAM  ; Off   ;
; EC3_B  ; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[7]  ; RAM  ; Off   ;
; EC15_B ; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[8]  ; RAM  ; Off   ;
; EC8_B  ; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[0]  ; RAM  ; Off   ;
; EC16_B ; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[1]  ; RAM  ; Off   ;
; EC7_B  ; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[3]  ; RAM  ; Off   ;
; EC13_B ; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[11] ; RAM  ; Off   ;
; EC2_B  ; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[10] ; RAM  ; Off   ;
; EC9_B  ; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[9]  ; RAM  ; Off   ;
; EC3_D  ; acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[0] ; RAM  ; Off   ;
; EC14_D ; acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[1] ; RAM  ; Off   ;
; EC7_D  ; acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[2] ; RAM  ; Off   ;
; EC9_D  ; acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[3] ; RAM  ; Off   ;
; EC6_D  ; acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[4] ; RAM  ; Off   ;
; EC13_D ; acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[5] ; RAM  ; Off   ;
; EC4_D  ; acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[6] ; RAM  ; Off   ;
; EC15_D ; acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[7] ; RAM  ; Off   ;
; EC6_C  ; ay:AY3|lpm_ram_dq:$00004|altram:sram|q[0]     ; RAM  ; Off   ;
; EC11_C ; ay:AY3|lpm_ram_dq:$00004|altram:sram|q[1]     ; RAM  ; Off   ;
; EC5_C  ; ay:AY3|lpm_ram_dq:$00004|altram:sram|q[2]     ; RAM  ; Off   ;
; EC9_C  ; ay:AY3|lpm_ram_dq:$00004|altram:sram|q[3]     ; RAM  ; Off   ;
; EC1_C  ; ay:AY3|lpm_ram_dq:$00004|altram:sram|q[4]     ; RAM  ; Off   ;
; EC12_C ; ay:AY3|lpm_ram_dq:$00004|altram:sram|q[5]     ; RAM  ; Off   ;
; EC3_C  ; ay:AY3|lpm_ram_dq:$00004|altram:sram|q[6]     ; RAM  ; Off   ;
; EC13_C ; ay:AY3|lpm_ram_dq:$00004|altram:sram|q[7]     ; RAM  ; Off   ;
; EC8_F  ; kbd:KEYS|lpm_ram_dq:$00021|altram:sram|q[0]   ; RAM  ; Off   ;
; EC13_F ; kbd:KEYS|lpm_ram_dq:$00021|altram:sram|q[1]   ; RAM  ; Off   ;
; EC2_F  ; kbd:KEYS|lpm_ram_dq:$00021|altram:sram|q[2]   ; RAM  ; Off   ;
; EC16_F ; kbd:KEYS|lpm_ram_dq:$00021|altram:sram|q[3]   ; RAM  ; Off   ;
; EC1_F  ; kbd:KEYS|lpm_ram_dq:$00021|altram:sram|q[4]   ; RAM  ; Off   ;
; EC10_F ; kbd:KEYS|lpm_ram_dq:$00021|altram:sram|q[5]   ; RAM  ; Off   ;
; EC7_F  ; kbd:KEYS|lpm_ram_dq:$00021|altram:sram|q[6]   ; RAM  ; Off   ;
; EC14_F ; kbd:KEYS|lpm_ram_dq:$00021|altram:sram|q[7]   ; RAM  ; Off   ;
; EC1_E  ; lpm_ram_dp:CBL|altdpram:sram|q[15]            ; RAM  ; Off   ;
; EC12_E ; lpm_ram_dp:CBL|altdpram:sram|q[14]            ; RAM  ; Off   ;
; EC3_E  ; lpm_ram_dp:CBL|altdpram:sram|q[13]            ; RAM  ; Off   ;
; EC9_E  ; lpm_ram_dp:CBL|altdpram:sram|q[12]            ; RAM  ; Off   ;
; EC4_E  ; lpm_ram_dp:CBL|altdpram:sram|q[11]            ; RAM  ; Off   ;
; EC14_E ; lpm_ram_dp:CBL|altdpram:sram|q[10]            ; RAM  ; Off   ;
; EC7_E  ; lpm_ram_dp:CBL|altdpram:sram|q[9]             ; RAM  ; Off   ;
; EC13_E ; lpm_ram_dp:CBL|altdpram:sram|q[8]             ; RAM  ; Off   ;
; EC8_E  ; lpm_ram_dp:CBL|altdpram:sram|q[7]             ; RAM  ; Off   ;
; EC15_E ; lpm_ram_dp:CBL|altdpram:sram|q[5]             ; RAM  ; Off   ;
; EC2_E  ; lpm_ram_dp:CBL|altdpram:sram|q[6]             ; RAM  ; Off   ;
; EC11_E ; lpm_ram_dp:CBL|altdpram:sram|q[4]             ; RAM  ; Off   ;
; EC6_E  ; lpm_ram_dp:CBL|altdpram:sram|q[3]             ; RAM  ; Off   ;
; EC16_E ; lpm_ram_dp:CBL|altdpram:sram|q[2]             ; RAM  ; Off   ;
; EC5_E  ; lpm_ram_dp:CBL|altdpram:sram|q[1]             ; RAM  ; Off   ;
+--------+-----------------------------------------------+------+-------+


+------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                    ;
+--------------------------------------------------------------------------+---------+
; Name                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------+---------+
; /reset                                                                   ; 78      ;
; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[12]                            ; 45      ;
; $00183~1                                                                 ; 42      ;
; /IOWR~2                                                                  ; 39      ;
; ay:AY3|AY_CCC[1]~10                                                      ; 33      ;
; video2:SVIDEO|VCM[1]~8                                                   ; 32      ;
; video2:SVIDEO|VXD3[0]~25                                                 ; 32      ;
; video2:SVIDEO|VCM[0]~9                                                   ; 31      ;
; acceler:ACC|$00038~1                                                     ; 29      ;
; video2:SVIDEO|CT[2]~9                                                    ; 29      ;
; d[2]                                                                     ; 28      ;
; CBL_XX[7]~10                                                             ; 28      ;
; d[0]                                                                     ; 27      ;
; acceler:ACC|$00017~2                                                     ; 26      ;
; dcp:DECODE|CLK21~2                                                       ; 26      ;
; dcp:DECODE|IO_RW~1                                                       ; 25      ;
; d[1]                                                                     ; 25      ;
; video2:SVIDEO|LWR_MODE~1                                                 ; 24      ;
; video2:SVIDEO|MODE0[4]~8                                                 ; 23      ;
; dcp:DECODE|MC_END~3                                                      ; 23      ;
; ay:AY3|$00042~7                                                          ; 22      ;
; d[4]                                                                     ; 22      ;
; d[3]                                                                     ; 21      ;
; dcp:DECODE|CAS~4                                                         ; 21      ;
; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[14]                            ; 21      ;
; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[13]                            ; 21      ;
; video2:SVIDEO|E_WR~3                                                     ; 21      ;
; dcp:DECODE|MA_CT[0]~4                                                    ; 20      ;
; video2:SVIDEO|CTH[1]~24                                                  ; 20      ;
; d[7]                                                                     ; 20      ;
; d[5]                                                                     ; 20      ;
; CBL_CNT[7]~22                                                            ; 20      ;
; dcp:DECODE|/IOWR~1                                                       ; 19      ;
; d[6]                                                                     ; 19      ;
; $00170~3                                                                 ; 19      ;
; dcp:DECODE|HDD_FLIP~7                                                    ; 19      ;
; dcp:DECODE|GA[9]~26                                                      ; 19      ;
; lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; 19      ;
; CBL_CNT[6]~20                                                            ; 19      ;
; video2:SVIDEO|CT[4]~12                                                   ; 18      ;
; CBL_WR~2                                                                 ; 18      ;
; CBL_CNT[3]~29                                                            ; 18      ;
; CBL_CNT[5]~23                                                            ; 18      ;
; CBL_CNT[4]~26                                                            ; 18      ;
; CBL_CNT[2]~28                                                            ; 18      ;
; dcp:DECODE|HDD_DATA~0                                                    ; 17      ;
; ay:AY3|AY_SH[16]~20                                                      ; 17      ;
; acceler:ACC|$00037~4                                                     ; 17      ;
; AUDIO_CH~2                                                               ; 17      ;
; ay:AY3|AY_CCC[0]~9                                                       ; 16      ;
+--------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                   ;
+-------------------+---------+---------------+-----------------+---------------------------+----------+
; Peripheral Signal ; Source  ; Usage         ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-------------------+---------+---------------+-----------------+---------------------------+----------+
; TG42              ; 183     ; Clock         ; yes             ; no                        ; +ve      ;
; $00153            ; LC1_F28 ; Output enable ; no              ; yes                       ; +ve      ;
; D_OUT             ; LC1_D20 ; Output enable ; no              ; yes                       ; +ve      ;
; V_WRX[3]          ; LC1_F1  ; Output enable ; no              ; yes                       ; +ve      ;
; V_WRX[2]          ; LC1_E2  ; Output enable ; no              ; yes                       ; +ve      ;
; V_WRX[1]          ; LC1_A15 ; Output enable ; no              ; yes                       ; +ve      ;
; V_WRX[0]          ; LC1_E17 ; Output enable ; no              ; yes                       ; +ve      ;
; $00026~0          ; LC1_D28 ; Output enable ; no              ; yes                       ; +ve      ;
; wr_tm9            ; LC1_F17 ; Output enable ; no              ; yes                       ; -ve      ;
+-------------------+---------+---------------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 2              ;
; 1                        ; 5              ;
; 2                        ; 3              ;
; 3                        ; 1              ;
; 4                        ; 0              ;
; 5                        ; 6              ;
; 6                        ; 15             ;
; 7                        ; 37             ;
; 8                        ; 147            ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 33             ;
; 1                           ; 20             ;
; 2                           ; 18             ;
; 3                           ; 36             ;
; 4                           ; 46             ;
; 5                           ; 28             ;
; 6                           ; 19             ;
; 7                           ; 14             ;
; 8                           ; 2              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1                      ; 2              ;
; 2 - 3                      ; 10             ;
; 4 - 5                      ; 10             ;
; 6 - 7                      ; 29             ;
; 8 - 9                      ; 31             ;
; 10 - 11                    ; 62             ;
; 12 - 13                    ; 36             ;
; 14 - 15                    ; 20             ;
; 16 - 17                    ; 11             ;
; 18 - 19                    ; 4              ;
; 20 - 21                    ; 1              ;
+----------------------------+----------------+


+------------------------------------------------------------------------------------------+
; Row Interconnect                                                                         ;
+-------+---------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used   ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
;  A    ;  128 / 144 ( 89 % ) ;  57 / 72 ( 79 % )           ;  56 / 72 ( 78 % )            ;
;  B    ;  137 / 144 ( 95 % ) ;  60 / 72 ( 83 % )           ;  57 / 72 ( 79 % )            ;
;  C    ;  125 / 144 ( 87 % ) ;  47 / 72 ( 65 % )           ;  57 / 72 ( 79 % )            ;
;  D    ;  128 / 144 ( 89 % ) ;  66 / 72 ( 92 % )           ;  51 / 72 ( 71 % )            ;
;  E    ;  142 / 144 ( 99 % ) ;  62 / 72 ( 86 % )           ;  51 / 72 ( 71 % )            ;
;  F    ;  129 / 144 ( 90 % ) ;  58 / 72 ( 81 % )           ;  53 / 72 ( 74 % )            ;
; Total ;  789 / 864 ( 91 % ) ;  350 / 432 ( 81 % )         ;  325 / 432 ( 75 % )          ;
+-------+---------------------+-----------------------------+------------------------------+


+-----------------------------+
; LAB Column Interconnect     ;
+-------+---------------------+
; Col.  ; Interconnect Used   ;
+-------+---------------------+
; 1     ;  10 / 24 ( 42 % )   ;
; 2     ;  10 / 24 ( 42 % )   ;
; 3     ;  15 / 24 ( 63 % )   ;
; 4     ;  12 / 24 ( 50 % )   ;
; 5     ;  11 / 24 ( 46 % )   ;
; 6     ;  15 / 24 ( 63 % )   ;
; 7     ;  11 / 24 ( 46 % )   ;
; 8     ;  15 / 24 ( 63 % )   ;
; 9     ;  14 / 24 ( 58 % )   ;
; 10    ;  12 / 24 ( 50 % )   ;
; 11    ;  11 / 24 ( 46 % )   ;
; 12    ;  12 / 24 ( 50 % )   ;
; 13    ;  12 / 24 ( 50 % )   ;
; 14    ;  9 / 24 ( 38 % )    ;
; 15    ;  11 / 24 ( 46 % )   ;
; 16    ;  10 / 24 ( 42 % )   ;
; 17    ;  11 / 24 ( 46 % )   ;
; 18    ;  9 / 24 ( 38 % )    ;
; 19    ;  11 / 24 ( 46 % )   ;
; 20    ;  18 / 24 ( 75 % )   ;
; 21    ;  17 / 24 ( 71 % )   ;
; 22    ;  11 / 24 ( 46 % )   ;
; 23    ;  9 / 24 ( 38 % )    ;
; 24    ;  13 / 24 ( 54 % )   ;
; 25    ;  12 / 24 ( 50 % )   ;
; 26    ;  14 / 24 ( 58 % )   ;
; 27    ;  16 / 24 ( 67 % )   ;
; 28    ;  15 / 24 ( 63 % )   ;
; 29    ;  16 / 24 ( 67 % )   ;
; 30    ;  13 / 24 ( 54 % )   ;
; 31    ;  15 / 24 ( 63 % )   ;
; 32    ;  11 / 24 ( 46 % )   ;
; 33    ;  13 / 24 ( 54 % )   ;
; 34    ;  16 / 24 ( 67 % )   ;
; 35    ;  19 / 24 ( 79 % )   ;
; 36    ;  14 / 24 ( 58 % )   ;
; Total ;  463 / 864 ( 54 % ) ;
+-------+---------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  14 / 48 ( 29 % ) ;
; Total ;  14 / 48 ( 29 % ) ;
+-------+-------------------+


+--------------------------------------------------------------+
; Fitter Resource Usage Summary                                ;
+-----------------------------------+--------------------------+
; Resource                          ; Usage                    ;
+-----------------------------------+--------------------------+
; Total logic elements              ; 1,569 / 1,728 ( 91 % )   ;
; Registers                         ; 955 / 1,728 ( 55 % )     ;
; Logic elements in carry chains    ; 167                      ;
; User inserted logic elements      ; 0                        ;
; I/O pins                          ; 147 / 147 ( 100 % )      ;
;     -- Clock pins                 ; 4 / 2 ( 200 % )          ;
;     -- Dedicated input pins       ; 9 / 4 ( 225 % )          ;
; Global signals                    ; 3                        ;
; EABs                              ; 5 / 6 ( 83 % )           ;
; Total memory bits                 ; 14,080 / 24,576 ( 57 % ) ;
; Total RAM block bits              ; 20,480 / 24,576 ( 83 % ) ;
; Maximum fan-out node              ; TG42                     ;
; Maximum fan-out                   ; 745                      ;
; Highest non-global fan-out signal ; /reset~0                 ;
; Highest non-global fan-out        ; 78                       ;
; Total fan-out                     ; 6477                     ;
; Average fan-out                   ; 3.66                     ;
+-----------------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                            ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                            ; Library Name ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------+--------------+
; |SP2_ACEX                                 ; 1569 (403)  ; 955          ; 14080       ; 147  ; 614 (194)    ; 364 (79)          ; 591 (130)        ; 167 (5)         ; 0 (0)      ; |SP2_ACEX                                                                      ; work         ;
;    |acceler:ACC|                          ; 219 (168)   ; 144          ; 2048        ; 0    ; 75 (56)      ; 23 (23)           ; 121 (89)         ; 48 (0)          ; 0 (0)      ; |SP2_ACEX|acceler:ACC                                                          ; work         ;
;       |lpm_add_sub:op_3|                  ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; 0 (0)      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3                                         ; work         ;
;          |addcore:adder|                  ; 16 (1)      ; 0            ; 0           ; 0    ; 16 (1)       ; 0 (0)             ; 0 (0)            ; 16 (1)          ; 0 (0)      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder                           ; work         ;
;             |a_csnbuffer:result_node|     ; 15 (15)     ; 0            ; 0           ; 0    ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 15 (15)         ; 0 (0)      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node   ; work         ;
;       |lpm_counter:AA_rtl_0|              ; 17 (0)      ; 16           ; 0           ; 0    ; 1 (0)        ; 0 (0)             ; 16 (0)           ; 16 (0)          ; 0 (0)      ; |SP2_ACEX|acceler:ACC|lpm_counter:AA_rtl_0                                     ; work         ;
;          |alt_counter_f10ke:wysi_counter| ; 17 (17)     ; 16           ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 16 (16)          ; 16 (16)         ; 0 (0)      ; |SP2_ACEX|acceler:ACC|lpm_counter:AA_rtl_0|alt_counter_f10ke:wysi_counter      ; work         ;
;       |lpm_counter:ACC_CNT_rtl_4|         ; 9 (0)       ; 8            ; 0           ; 0    ; 1 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; 0 (0)      ; |SP2_ACEX|acceler:ACC|lpm_counter:ACC_CNT_rtl_4                                ; work         ;
;          |alt_counter_f10ke:wysi_counter| ; 9 (9)       ; 8            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |SP2_ACEX|acceler:ACC|lpm_counter:ACC_CNT_rtl_4|alt_counter_f10ke:wysi_counter ; work         ;
;       |lpm_counter:AGR_rtl_2|             ; 9 (0)       ; 8            ; 0           ; 0    ; 1 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; 0 (0)      ; |SP2_ACEX|acceler:ACC|lpm_counter:AGR_rtl_2                                    ; work         ;
;          |alt_counter_f10ke:wysi_counter| ; 9 (9)       ; 8            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |SP2_ACEX|acceler:ACC|lpm_counter:AGR_rtl_2|alt_counter_f10ke:wysi_counter     ; work         ;
;       |lpm_ram_dp:RAM|                    ; 0 (0)       ; 0            ; 2048        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM                                           ; work         ;
;          |altdpram:sram|                  ; 0 (0)       ; 0            ; 2048        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram                             ; work         ;
;    |ay:AY3|                               ; 225 (189)   ; 156          ; 2048        ; 0    ; 69 (39)      ; 85 (85)           ; 71 (65)          ; 37 (1)          ; 0 (0)      ; |SP2_ACEX|ay:AY3                                                               ; work         ;
;       |lpm_add_sub:$00043|                ; 11 (0)      ; 0            ; 0           ; 0    ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043                                            ; work         ;
;          |addcore:adder|                  ; 11 (1)      ; 0            ; 0           ; 0    ; 11 (1)       ; 0 (0)             ; 0 (0)            ; 11 (1)          ; 0 (0)      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder                              ; work         ;
;             |a_csnbuffer:result_node|     ; 10 (10)     ; 0            ; 0           ; 0    ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node      ; work         ;
;       |lpm_add_sub:$00045|                ; 11 (0)      ; 0            ; 0           ; 0    ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045                                            ; work         ;
;          |addcore:adder|                  ; 11 (1)      ; 0            ; 0           ; 0    ; 11 (1)       ; 0 (0)             ; 0 (0)            ; 11 (1)          ; 0 (0)      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder                              ; work         ;
;             |a_csnbuffer:result_node|     ; 10 (10)     ; 0            ; 0           ; 0    ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node      ; work         ;
;       |lpm_add_sub:op_1|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1                                              ; work         ;
;          |addcore:adder|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder                                ; work         ;
;             |a_csnbuffer:result_node|     ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node        ; work         ;
;       |lpm_counter:AY_VAR_rtl_6|          ; 6 (0)       ; 6            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; 0 (0)      ; |SP2_ACEX|ay:AY3|lpm_counter:AY_VAR_rtl_6                                      ; work         ;
;          |alt_counter_f10ke:wysi_counter| ; 6 (6)       ; 6            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |SP2_ACEX|ay:AY3|lpm_counter:AY_VAR_rtl_6|alt_counter_f10ke:wysi_counter       ; work         ;
;       |lpm_ram_dq:$00004|                 ; 0 (0)       ; 0            ; 2048        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004                                             ; work         ;
;          |altram:sram|                    ; 0 (0)       ; 0            ; 2048        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004|altram:sram                                 ; work         ;
;    |dcp:DECODE|                           ; 208 (208)   ; 113          ; 4096        ; 0    ; 95 (95)      ; 29 (29)           ; 84 (84)          ; 0 (0)           ; 0 (0)      ; |SP2_ACEX|dcp:DECODE                                                           ; work         ;
;       |lpm_ram_dp:MEM|                    ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM                                            ; work         ;
;          |altdpram:sram|                  ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram                              ; work         ;
;    |kbd:KEYS|                             ; 88 (88)     ; 59           ; 2048        ; 0    ; 29 (29)      ; 16 (16)           ; 43 (43)          ; 0 (0)           ; 0 (0)      ; |SP2_ACEX|kbd:KEYS                                                             ; work         ;
;       |lpm_ram_dq:$00021|                 ; 0 (0)       ; 0            ; 2048        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021                                           ; work         ;
;          |altram:sram|                    ; 0 (0)       ; 0            ; 2048        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021|altram:sram                               ; work         ;
;    |lpm_add_sub:op_10|                    ; 10 (0)      ; 0            ; 0           ; 0    ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |SP2_ACEX|lpm_add_sub:op_10                                                    ; work         ;
;       |addcore:adder|                     ; 10 (0)      ; 0            ; 0           ; 0    ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder                                      ; work         ;
;          |a_csnbuffer:result_node|        ; 10 (10)     ; 0            ; 0           ; 0    ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node              ; work         ;
;    |lpm_add_sub:op_5|                     ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |SP2_ACEX|lpm_add_sub:op_5                                                     ; work         ;
;       |addcore:adder|                     ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder                                       ; work         ;
;          |a_csnbuffer:result_node|        ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node               ; work         ;
;    |lpm_add_sub:op_7|                     ; 7 (0)       ; 0            ; 0           ; 0    ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |SP2_ACEX|lpm_add_sub:op_7                                                     ; work         ;
;       |addcore:adder|                     ; 7 (1)       ; 0            ; 0           ; 0    ; 7 (1)        ; 0 (0)             ; 0 (0)            ; 7 (1)           ; 0 (0)      ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder                                       ; work         ;
;          |a_csnbuffer:result_node|        ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node               ; work         ;
;    |lpm_add_sub:op_8|                     ; 6 (0)       ; 0            ; 0           ; 0    ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 6 (0)           ; 0 (0)      ; |SP2_ACEX|lpm_add_sub:op_8                                                     ; work         ;
;       |addcore:adder|                     ; 6 (1)       ; 0            ; 0           ; 0    ; 6 (1)        ; 0 (0)             ; 0 (0)            ; 6 (1)           ; 0 (0)      ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder                                       ; work         ;
;          |a_csnbuffer:result_node|        ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node               ; work         ;
;    |lpm_add_sub:op_9|                     ; 7 (0)       ; 0            ; 0           ; 0    ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |SP2_ACEX|lpm_add_sub:op_9                                                     ; work         ;
;       |addcore:adder|                     ; 7 (1)       ; 0            ; 0           ; 0    ; 7 (1)        ; 0 (0)             ; 0 (0)            ; 7 (1)           ; 0 (0)      ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder                                       ; work         ;
;          |a_csnbuffer:result_node|        ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node               ; work         ;
;    |lpm_counter:CBL_CTX_rtl_3|            ; 5 (0)       ; 5            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; 0 (0)      ; |SP2_ACEX|lpm_counter:CBL_CTX_rtl_3                                            ; work         ;
;       |alt_counter_f10ke:wysi_counter|    ; 5 (5)       ; 5            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |SP2_ACEX|lpm_counter:CBL_CTX_rtl_3|alt_counter_f10ke:wysi_counter             ; work         ;
;    |lpm_ram_dp:CBL|                       ; 0 (0)       ; 0            ; 3840        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SP2_ACEX|lpm_ram_dp:CBL                                                       ; work         ;
;       |altdpram:sram|                     ; 0 (0)       ; 0            ; 3840        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram                                         ; work         ;
;    |mouse:MS|                             ; 63 (43)     ; 39           ; 0           ; 0    ; 24 (8)       ; 25 (25)           ; 14 (10)          ; 20 (0)          ; 0 (0)      ; |SP2_ACEX|mouse:MS                                                             ; work         ;
;       |lpm_add_sub:op_2|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2                                            ; work         ;
;          |addcore:adder|                  ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder                              ; work         ;
;             |a_csnbuffer:result_node|     ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node      ; work         ;
;       |lpm_add_sub:op_3|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3                                            ; work         ;
;          |addcore:adder|                  ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder                              ; work         ;
;             |a_csnbuffer:result_node|     ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node      ; work         ;
;       |lpm_counter:CT_rtl_5|              ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |SP2_ACEX|mouse:MS|lpm_counter:CT_rtl_5                                        ; work         ;
;          |alt_counter_f10ke:wysi_counter| ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |SP2_ACEX|mouse:MS|lpm_counter:CT_rtl_5|alt_counter_f10ke:wysi_counter         ; work         ;
;    |video2:SVIDEO|                        ; 324 (306)   ; 230          ; 0           ; 0    ; 94 (81)      ; 107 (107)         ; 123 (118)        ; 18 (0)          ; 0 (0)      ; |SP2_ACEX|video2:SVIDEO                                                        ; work         ;
;       |lpm_add_sub:op_4|                  ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4                                       ; work         ;
;          |addcore:adder|                  ; 5 (1)       ; 0            ; 0           ; 0    ; 5 (1)        ; 0 (0)             ; 0 (0)            ; 5 (1)           ; 0 (0)      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder                         ; work         ;
;             |a_csnbuffer:result_node|     ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 4 (4)           ; 0 (0)      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node ; work         ;
;       |lpm_add_sub:op_5|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5                                       ; work         ;
;          |addcore:adder|                  ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder                         ; work         ;
;             |a_csnbuffer:result_node|     ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node ; work         ;
;       |lpm_counter:CTF_rtl_1|             ; 5 (0)       ; 5            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; 0 (0)      ; |SP2_ACEX|video2:SVIDEO|lpm_counter:CTF_rtl_1                                  ; work         ;
;          |alt_counter_f10ke:wysi_counter| ; 5 (5)       ; 5            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |SP2_ACEX|video2:SVIDEO|lpm_counter:CTF_rtl_1|alt_counter_f10ke:wysi_counter   ; work         ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------+
; Delay Chain Summary               ;
+----------+----------+-------------+
; Name     ; Pin Type ; Pad to Core ;
+----------+----------+-------------+
; /HALT    ; Input    ; OFF         ;
; /rd      ; Input    ; OFF         ;
; TG42     ; Input    ; OFF         ;
; /rf      ; Input    ; ON          ;
; /mr      ; Input    ; OFF         ;
; /wr      ; Input    ; OFF         ;
; /io      ; Input    ; OFF         ;
; a[15]    ; Input    ; ON          ;
; a[14]    ; Input    ; ON          ;
; /m1      ; Input    ; ON          ;
; a[6]     ; Input    ; ON          ;
; a[7]     ; Input    ; ON          ;
; a[2]     ; Input    ; ON          ;
; a[5]     ; Input    ; ON          ;
; a[3]     ; Input    ; ON          ;
; a[4]     ; Input    ; ON          ;
; a[1]     ; Input    ; ON          ;
; a[0]     ; Input    ; ON          ;
; a[8]     ; Input    ; ON          ;
; a[9]     ; Input    ; ON          ;
; a[10]    ; Input    ; ON          ;
; a[11]    ; Input    ; ON          ;
; a[12]    ; Input    ; ON          ;
; a[13]    ; Input    ; ON          ;
; CLKZ1    ; Output   ; OFF         ;
; cs_rom   ; Output   ; OFF         ;
; CS_CASH  ; Output   ; OFF         ;
; ra[14]   ; Output   ; OFF         ;
; ra[15]   ; Output   ; OFF         ;
; ra[16]   ; Output   ; OFF         ;
; ra[17]   ; Output   ; OFF         ;
; v_cs[0]  ; Output   ; OFF         ;
; v_cs[1]  ; Output   ; OFF         ;
; VA[0]    ; Output   ; OFF         ;
; VA[1]    ; Output   ; OFF         ;
; VA[2]    ; Output   ; OFF         ;
; VA[3]    ; Output   ; OFF         ;
; VA[4]    ; Output   ; OFF         ;
; VA[5]    ; Output   ; OFF         ;
; VA[6]    ; Output   ; OFF         ;
; VA[7]    ; Output   ; OFF         ;
; VA[8]    ; Output   ; OFF         ;
; VA[9]    ; Output   ; OFF         ;
; VA[10]   ; Output   ; OFF         ;
; VA[11]   ; Output   ; OFF         ;
; VA[12]   ; Output   ; OFF         ;
; VA[13]   ; Output   ; OFF         ;
; VA[14]   ; Output   ; OFF         ;
; VA[15]   ; Output   ; OFF         ;
; v_wr[0]  ; Output   ; OFF         ;
; v_wr[1]  ; Output   ; OFF         ;
; v_wr[2]  ; Output   ; OFF         ;
; v_wr[3]  ; Output   ; OFF         ;
; WR_COL   ; Output   ; OFF         ;
; DAC_DATA ; Output   ; OFF         ;
; DAC_WS   ; Output   ; OFF         ;
; DAC_BCK  ; Output   ; OFF         ;
; ma[0]    ; Output   ; OFF         ;
; ma[1]    ; Output   ; OFF         ;
; ma[2]    ; Output   ; OFF         ;
; ma[3]    ; Output   ; OFF         ;
; ma[4]    ; Output   ; OFF         ;
; ma[5]    ; Output   ; OFF         ;
; ma[6]    ; Output   ; OFF         ;
; ma[7]    ; Output   ; OFF         ;
; ma[8]    ; Output   ; OFF         ;
; ma[9]    ; Output   ; OFF         ;
; ma[10]   ; Output   ; OFF         ;
; ma[11]   ; Output   ; OFF         ;
; ma[12]   ; Output   ; OFF         ;
; ma[13]   ; Output   ; OFF         ;
; ma[14]   ; Output   ; OFF         ;
; RAS_[0]  ; Output   ; OFF         ;
; RAS_[1]  ; Output   ; OFF         ;
; CAS_[0]  ; Output   ; OFF         ;
; CAS_[1]  ; Output   ; OFF         ;
; CAS_[2]  ; Output   ; OFF         ;
; CAS_[3]  ; Output   ; OFF         ;
; /WE      ; Output   ; OFF         ;
; XACS     ; Output   ; OFF         ;
; SXA      ; Output   ; OFF         ;
; RDXA     ; Output   ; OFF         ;
; wr_awg   ; Output   ; OFF         ;
; RD_KMPS  ; Output   ; OFF         ;
; wr_dwg   ; Output   ; OFF         ;
; /wait    ; Bidir    ; ON          ;
; /reset   ; Bidir    ; ON          ;
; d[0]     ; Bidir    ; ON          ;
; d[1]     ; Bidir    ; ON          ;
; d[2]     ; Bidir    ; ON          ;
; d[3]     ; Bidir    ; ON          ;
; d[4]     ; Bidir    ; ON          ;
; d[5]     ; Bidir    ; ON          ;
; d[6]     ; Bidir    ; ON          ;
; d[7]     ; Bidir    ; ON          ;
; VD3[0]   ; Bidir    ; ON          ;
; VD3[1]   ; Bidir    ; ON          ;
; VD3[2]   ; Bidir    ; ON          ;
; VD3[3]   ; Bidir    ; ON          ;
; VD3[4]   ; Bidir    ; ON          ;
; VD3[5]   ; Bidir    ; ON          ;
; VD3[6]   ; Bidir    ; ON          ;
; VD3[7]   ; Bidir    ; ON          ;
; VD2[0]   ; Bidir    ; ON          ;
; VD2[1]   ; Bidir    ; ON          ;
; VD2[2]   ; Bidir    ; ON          ;
; VD2[3]   ; Bidir    ; ON          ;
; VD2[4]   ; Bidir    ; ON          ;
; VD2[5]   ; Bidir    ; ON          ;
; VD2[6]   ; Bidir    ; ON          ;
; VD2[7]   ; Bidir    ; ON          ;
; VD1[0]   ; Bidir    ; ON          ;
; VD1[1]   ; Bidir    ; ON          ;
; VD1[2]   ; Bidir    ; ON          ;
; VD1[3]   ; Bidir    ; ON          ;
; VD1[4]   ; Bidir    ; ON          ;
; VD1[5]   ; Bidir    ; ON          ;
; VD1[6]   ; Bidir    ; ON          ;
; VD1[7]   ; Bidir    ; ON          ;
; VD0[0]   ; Bidir    ; ON          ;
; VD0[1]   ; Bidir    ; ON          ;
; VD0[2]   ; Bidir    ; ON          ;
; VD0[3]   ; Bidir    ; ON          ;
; VD0[4]   ; Bidir    ; ON          ;
; VD0[5]   ; Bidir    ; ON          ;
; VD0[6]   ; Bidir    ; ON          ;
; VD0[7]   ; Bidir    ; ON          ;
; md[0]    ; Bidir    ; ON          ;
; md[1]    ; Bidir    ; ON          ;
; md[2]    ; Bidir    ; ON          ;
; md[3]    ; Bidir    ; ON          ;
; md[4]    ; Bidir    ; ON          ;
; md[5]    ; Bidir    ; ON          ;
; md[6]    ; Bidir    ; ON          ;
; md[7]    ; Bidir    ; ON          ;
; md[8]    ; Bidir    ; ON          ;
; md[9]    ; Bidir    ; ON          ;
; md[10]   ; Bidir    ; ON          ;
; md[11]   ; Bidir    ; ON          ;
; md[12]   ; Bidir    ; ON          ;
; md[13]   ; Bidir    ; ON          ;
; md[14]   ; Bidir    ; ON          ;
; md[15]   ; Bidir    ; ON          ;
; XA[0]    ; Bidir    ; ON          ;
; XA[1]    ; Bidir    ; ON          ;
; XA[2]    ; Bidir    ; ON          ;
; XA[3]    ; Bidir    ; ON          ;
+----------+----------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                       ;
+--------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+--------------+----------+
; Name                                             ; Mode        ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; EABs ; MIF          ; Location ;
+--------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+--------------+----------+
; acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|content ; Dual Port   ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096 ; 1    ; none         ; ESB_D    ;
; ay:AY3|lpm_ram_dq:$00004|altram:sram|content     ; Single Port ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 1    ; AY.MIF       ; ESB_C    ;
; dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|content  ; Dual Port   ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096 ; 1    ; DCP.MIF      ; ESB_B    ;
; kbd:KEYS|lpm_ram_dq:$00021|altram:sram|content   ; Single Port ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 1    ; KBD_INI2.MIF ; ESB_F    ;
; lpm_ram_dp:CBL|altdpram:sram|content             ; Dual Port   ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096 ; 1    ; none         ; ESB_E    ;
+--------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+--------------+----------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Administrator/Desktop/Sputnik2k/newhard/hard/ACEX/SP2_ACEX.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Jul 07 17:29:55 2021
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off SP2_ACEX -c SP2_ACEX
Info: Selected device EP1K30QC208-3 for design "SP2_ACEX"
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Inserted 7 logic cells in first fitting attempt
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment0_0" is assigned to location or region, but does not exist in design
    Warning: Node "acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment0_1" is assigned to location or region, but does not exist in design
    Warning: Node "acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment0_2" is assigned to location or region, but does not exist in design
    Warning: Node "acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment0_3" is assigned to location or region, but does not exist in design
    Warning: Node "acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment0_4" is assigned to location or region, but does not exist in design
    Warning: Node "acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment0_5" is assigned to location or region, but does not exist in design
    Warning: Node "acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment0_6" is assigned to location or region, but does not exist in design
    Warning: Node "acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment0_7" is assigned to location or region, but does not exist in design
    Warning: Node "ay:AY3|lpm_ram_dq:90|altram:sram|segment0_0" is assigned to location or region, but does not exist in design
    Warning: Node "ay:AY3|lpm_ram_dq:90|altram:sram|segment0_1" is assigned to location or region, but does not exist in design
    Warning: Node "ay:AY3|lpm_ram_dq:90|altram:sram|segment0_2" is assigned to location or region, but does not exist in design
    Warning: Node "ay:AY3|lpm_ram_dq:90|altram:sram|segment0_3" is assigned to location or region, but does not exist in design
    Warning: Node "ay:AY3|lpm_ram_dq:90|altram:sram|segment0_5" is assigned to location or region, but does not exist in design
    Warning: Node "ay:AY3|lpm_ram_dq:90|altram:sram|segment0_6" is assigned to location or region, but does not exist in design
    Warning: Node "ay:AY3|lpm_ram_dq:90|altram:sram|segment0_7" is assigned to location or region, but does not exist in design
    Warning: Node "dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment0_0" is assigned to location or region, but does not exist in design
    Warning: Node "dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment0_1" is assigned to location or region, but does not exist in design
    Warning: Node "dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment0_10" is assigned to location or region, but does not exist in design
    Warning: Node "dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment0_11" is assigned to location or region, but does not exist in design
    Warning: Node "dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment0_12" is assigned to location or region, but does not exist in design
    Warning: Node "dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment0_13" is assigned to location or region, but does not exist in design
    Warning: Node "dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment0_14" is assigned to location or region, but does not exist in design
    Warning: Node "dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment0_15" is assigned to location or region, but does not exist in design
    Warning: Node "dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment0_2" is assigned to location or region, but does not exist in design
    Warning: Node "dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment0_3" is assigned to location or region, but does not exist in design
    Warning: Node "dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment0_4" is assigned to location or region, but does not exist in design
    Warning: Node "dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment0_5" is assigned to location or region, but does not exist in design
    Warning: Node "dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment0_6" is assigned to location or region, but does not exist in design
    Warning: Node "dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment0_7" is assigned to location or region, but does not exist in design
    Warning: Node "dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment0_8" is assigned to location or region, but does not exist in design
    Warning: Node "dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment0_9" is assigned to location or region, but does not exist in design
    Warning: Node "kbd:KEYS|lpm_ram_dq:59|altram:sram|segment0_0" is assigned to location or region, but does not exist in design
    Warning: Node "kbd:KEYS|lpm_ram_dq:59|altram:sram|segment0_1" is assigned to location or region, but does not exist in design
    Warning: Node "kbd:KEYS|lpm_ram_dq:59|altram:sram|segment0_2" is assigned to location or region, but does not exist in design
    Warning: Node "kbd:KEYS|lpm_ram_dq:59|altram:sram|segment0_3" is assigned to location or region, but does not exist in design
    Warning: Node "kbd:KEYS|lpm_ram_dq:59|altram:sram|segment0_4" is assigned to location or region, but does not exist in design
    Warning: Node "kbd:KEYS|lpm_ram_dq:59|altram:sram|segment0_5" is assigned to location or region, but does not exist in design
    Warning: Node "kbd:KEYS|lpm_ram_dq:59|altram:sram|segment0_6" is assigned to location or region, but does not exist in design
    Warning: Node "kbd:KEYS|lpm_ram_dq:59|altram:sram|segment0_7" is assigned to location or region, but does not exist in design
    Warning: Node "lpm_ram_dp:CBL|altdpram:sram|segment0_10" is assigned to location or region, but does not exist in design
    Warning: Node "lpm_ram_dp:CBL|altdpram:sram|segment0_11" is assigned to location or region, but does not exist in design
    Warning: Node "lpm_ram_dp:CBL|altdpram:sram|segment0_12" is assigned to location or region, but does not exist in design
    Warning: Node "lpm_ram_dp:CBL|altdpram:sram|segment0_13" is assigned to location or region, but does not exist in design
    Warning: Node "lpm_ram_dp:CBL|altdpram:sram|segment0_14" is assigned to location or region, but does not exist in design
    Warning: Node "lpm_ram_dp:CBL|altdpram:sram|segment0_15" is assigned to location or region, but does not exist in design
    Warning: Node "lpm_ram_dp:CBL|altdpram:sram|segment0_5" is assigned to location or region, but does not exist in design
    Warning: Node "lpm_ram_dp:CBL|altdpram:sram|segment0_6" is assigned to location or region, but does not exist in design
    Warning: Node "lpm_ram_dp:CBL|altdpram:sram|segment0_7" is assigned to location or region, but does not exist in design
    Warning: Node "lpm_ram_dp:CBL|altdpram:sram|segment0_8" is assigned to location or region, but does not exist in design
    Warning: Node "lpm_ram_dp:CBL|altdpram:sram|segment0_9" is assigned to location or region, but does not exist in design
Info: Started fitting attempt 1 on Wed Jul 07 2021 at 17:29:56
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:04
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:05
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:15
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:04
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:12
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: Quartus II Fitter was successful. 0 errors, 51 warnings
    Info: Peak virtual memory: 287 megabytes
    Info: Processing ended: Wed Jul 07 17:30:38 2021
    Info: Elapsed time: 00:00:43
    Info: Total CPU time (on all processors): 00:00:43


