<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2016.4 (64-bit)              -->
<!--                                                         -->
<!-- Copyright 1986-2016 Xilinx, Inc. All Rights Reserved.   -->

<Project Version="7" Minor="17" Path="D:/Projects/computer_structure/ridecore/fpga/fpga.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="c629a364bfa94b34bd0457b0fb39c3d8"/>
    <Option Name="Part" Val="xc7vx485tffg1157-1"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="CompiledLibDirXSim" Val=""/>
    <Option Name="CompiledLibDirModelSim" Val="$PCACHEDIR/compile_simlib/modelsim"/>
    <Option Name="CompiledLibDirQuesta" Val="$PCACHEDIR/compile_simlib/questa"/>
    <Option Name="CompiledLibDirIES" Val="$PCACHEDIR/compile_simlib/ies"/>
    <Option Name="CompiledLibDirVCS" Val="$PCACHEDIR/compile_simlib/vcs"/>
    <Option Name="CompiledLibDirRiviera" Val="$PCACHEDIR/compile_simlib/riviera"/>
    <Option Name="CompiledLibDirActivehdl" Val="$PCACHEDIR/compile_simlib/activehdl"/>
    <Option Name="BoardPart" Val=""/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
    <Option Name="IPOutputRepo" Val="$PCACHEDIR/ip"/>
    <Option Name="IPCachePermission" Val="read"/>
    <Option Name="IPCachePermission" Val="write"/>
    <Option Name="EnableCoreContainer" Val="FALSE"/>
    <Option Name="CreateRefXciForCoreContainers" Val="FALSE"/>
    <Option Name="IPUserFilesDir" Val="$PPRDIR/fpga.ip_user_files"/>
    <Option Name="IPStaticSourceDir" Val="$PPRDIR/fpga.ip_user_files/ipstatic"/>
    <Option Name="EnableBDX" Val="FALSE"/>
    <Option Name="DSANumComputeUnits" Val="16"/>
    <Option Name="WTXSimLaunchSim" Val="1"/>
    <Option Name="WTModelSimLaunchSim" Val="0"/>
    <Option Name="WTQuestaLaunchSim" Val="0"/>
    <Option Name="WTIesLaunchSim" Val="0"/>
    <Option Name="WTVcsLaunchSim" Val="0"/>
    <Option Name="WTRivieraLaunchSim" Val="0"/>
    <Option Name="WTActivehdlLaunchSim" Val="0"/>
    <Option Name="WTXSimExportSim" Val="1"/>
    <Option Name="WTModelSimExportSim" Val="1"/>
    <Option Name="WTQuestaExportSim" Val="1"/>
    <Option Name="WTIesExportSim" Val="1"/>
    <Option Name="WTVcsExportSim" Val="1"/>
    <Option Name="WTRivieraExportSim" Val="1"/>
    <Option Name="WTActivehdlExportSim" Val="1"/>
    <Option Name="GenerateIPUpgradeLog" Val="TRUE"/>
    <Option Name="XSimRadix" Val="hex"/>
    <Option Name="XSimTimeUnit" Val="ns"/>
    <Option Name="XSimArrayDisplayLimit" Val="64"/>
    <Option Name="XSimTraceLimit" Val="65536"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/imports/fpga/constants.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/constants.vh"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/dualport_ram.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/dualport_ram.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/ram_sync.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/ram_sync.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/btb.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/btb.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/ram_sync_nolatch.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/ram_sync_nolatch.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/src_manager.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/src_manager.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/gshare.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/gshare.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/alu_ops.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/alu_ops.vh"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/rv32_opcodes.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/rv32_opcodes.vh"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/alu.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/alu.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/multiplier.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/multiplier.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/srcsel.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/srcsel.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/search_be.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/search_be.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/decoder.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/decoder.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/rs_mul.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/rs_mul.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/rs_ldst.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/rs_ldst.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/rs_reqgen.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/rs_reqgen.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/rrf_freelistmanager.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/rrf_freelistmanager.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/oldest_finder.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/oldest_finder.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/storebuf.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/storebuf.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/reorderbuf.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/reorderbuf.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/mpft.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/mpft.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/exunit_branch.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/exunit_branch.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/tag_generator.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/tag_generator.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/imm_gen.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/imm_gen.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/pipeline_if.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/pipeline_if.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/brimm_gen.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/brimm_gen.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/exunit_mul.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/exunit_mul.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/rs_branch.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/rs_branch.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/rs_alu.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/rs_alu.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/srcopr_manager.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/srcopr_manager.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/arf.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/arf.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/prioenc.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/prioenc.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/rrf.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/rrf.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/exunit_alu.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/exunit_alu.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/exunit_ldst.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/exunit_ldst.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/alloc_issue_ino.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/alloc_issue_ino.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/imem.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/imem.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/define.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/define.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/uart.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/uart.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/pipeline.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/pipeline.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/system.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/system.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/dmem.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/dmem.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/top.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/top.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/topsim.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/topsim.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/imem_outa.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/imem_outa.v"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/bd/design_1/design_1.bd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
        <CompFileExtendedInfo CompFileName="design_1.bd" FileRelPathName="hdl/design_1.hwdef"/>
        <CompFileExtendedInfo CompFileName="design_1.bd" FileRelPathName="hw_handoff/design_1_bd.tcl"/>
        <CompFileExtendedInfo CompFileName="design_1.bd" FileRelPathName="hw_handoff/design_1.hwh"/>
        <CompFileExtendedInfo CompFileName="design_1.bd" FileRelPathName="design_1_ooc.xdc"/>
        <CompFileExtendedInfo CompFileName="design_1.bd" FileRelPathName="hdl/design_1.v"/>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="top"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopRTLFile" Val="$PSRCDIR/sources_1/imports/fpga/top.v"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type="Constrs"/>
      <File Path="$PSRCDIR/constrs_1/imports/fpga/main.xdc">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/main.xdc"/>
          <Attr Name="ImportTime" Val="1509346389"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/fpga/main.xdc"/>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Filter Type="Srcs"/>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="top"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopRTLFile" Val="$PSRCDIR/sources_1/imports/fpga/top.v"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
  </FileSets>
  <Simulators>
    <Simulator Name="XSim">
      <Option Name="Description" Val="Vivado Simulator"/>
      <Option Name="CompiledLib" Val="0"/>
    </Simulator>
    <Simulator Name="ModelSim">
      <Option Name="Description" Val="ModelSim Simulator"/>
    </Simulator>
    <Simulator Name="Questa">
      <Option Name="Description" Val="Questa Advanced Simulator"/>
    </Simulator>
    <Simulator Name="Riviera">
      <Option Name="Description" Val="Riviera-PRO Simulator"/>
    </Simulator>
    <Simulator Name="ActiveHDL">
      <Option Name="Description" Val="Active-HDL Simulator"/>
    </Simulator>
  </Simulators>
  <Runs Version="1" Minor="10">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7vx485tffg1157-1" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" State="current" Dir="$PRUNDIR/synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7vx485tffg1157-1" ConstrsSet="constrs_1" Description="Default settings for Implementation." State="current" Dir="$PRUNDIR/impl_1" SynthRun="synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2016"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
  </Runs>
</Project>
