# 6. 状态机

### 面对问题

​	FPGA并行设计，但是很多算法是串行的

### 状态机编码

#### 独热码

​	独热码（One-hot）是一种状态编码方式，其特点是对于任意给定的状态，状态寄存器中只有1位为1，其余位都为0.

​	使用独热码可以简化译码逻辑电路，因为状态机只需对寄存器中的一位进行译码，同时可以用省下的面积抵消额外触发器占用的面积

​	相比于其它类型的有限状态机，加入更多的状态时，独热码的译码逻辑并不会变得更加复杂，速度仅取决于到某特定状态的转移数量

​	此外，独热码还具有诸如设计简单、修改灵活、易于综合和调试等优点。但值得注意的是，相对于二进制码，独热码速度更快但占用面积较大

#### 格雷码

​	格雷码是一种相邻的两个码组之间仅有一位不同的编码方式。在格雷码中，相邻的两个码组之间仅有一位不同，这种编码方式可以用于实现相邻的两个状态之间只有一位不同的状态机

​	FPGA中的状态机通常需要高速运行，因此使用格雷码可以减少状态转换的开销，并提高时序性能

#### 普通二进制编码

​	FPGA状态机可以用普通二进制码表示，不同状态按照二进制数累加表示，是常用的一种方式，仿真调试时，状态显示清晰，易于理解代码

### 状态机分类

​	**Mealy型**：下一状态不但与当前状态有关，还与当前输入值有关

​	**Moore型**：下一状态只由当前状态决定

​	实际中区分这俩者意义不大

### 一段状态机

​	一段式状态机使用一个always块，把状态跳转和寄存器输出逻辑都写在一起，其输出是寄存器输出，无毛刺

​	但是这种方式代码比较混乱，逻辑不清晰，难于修改和调试，应该尽量避免使用

​	代码示例如下：

```verilog
// 一段式状态机
module fsm_1(
	input 		clk,
	input 		rst_n,
	input 		data_in,
	output reg 	data_out				
);
	reg [2:0]	state;
	
	localparam s0 = 3'b001;
	localparam s1 = 3'b010;
	localparam s2 = 3'b100;
	
	always @(posedge clk) begin
		if(!rst_n) begin
			state 		<= s0;
			data_out	<= 0;
		end
		else begin
			case(state)
				s0:	if(data_in == 1) begin
						state 		<= s1;
						data_out	<= 0;
					end
					else begin
						state 		<= s0;
						data_out	<= 0;
					end
					
				s1:	if(data_in == 0) begin
						state		<= s2;
						data_out	<= 0;
					end
					else begin
						state		<= s1;
						data_out	<= 0;
					end
					
				s2:	if(data_in == 1) begin
						state 		<= s1;
						data_out	<= 1;
					end
					else begin
						state 		<= s0;
						data_out	<= 0;
					end
					
				default: state <= s0;
			endcase
		end
	end
endmodule
```

### 二段状态机

​	二段状态机使用2个always块，都是时序逻辑，其中一个always块用于写状态机的状态跳转逻辑，另一个always块用于写当前状态下的寄存器输出逻辑

​	这种方式逻辑代码清晰，易于调试和理解，是比较推荐的一个方式

```verilog
// 二段状态机
module fsm_2(
	input 		clk,
	input 		rst_n,
	input 		data_in,
	output reg 	data_out				
);
	localparam s0 = 3'b001;
	localparam s1 = 3'b010;
	localparam s2 = 3'b100;
	
	reg [2:0] state, nstate;
	
	always@(posedge clk) begin
		if(!rst_n)
			state <= s0;
		else
			state <= nstate;
	end
	
	always @(*) begin
		case(state)
			s0:	if(data_in == 1) begin
					nstate 		= s1;
					data_out 	= 0;
				end
				else begin
					nstate		= s0;
					data_out	= 0;
				end
				
			s1:	if(data_in == 0) begin
					nstate		= s2;
					data_out	= 0;
				end
				else begin
					nstate		= s1;
					data_out	= 0;
				end
				
			s2:	if(data_in == 1) begin
					nstate 		= s1;
					data_out	= 1;
				end
				else begin
					nstate		= s0;
					data_out	= 0;
				end
			
			default: nstate = s0;
		endcase
	end			
endmodule
```

### 三段状态机

​	三段状态机使用三个always块，其中一个组合always块用于写状态机的状态跳转逻辑；一个时序always块用于缓存状态寄存器，另一个always块用于写当前状态下的寄存器输出逻辑

​	逻辑代码清晰，易于调试和理解，也是比较推荐的一个方式

```verilog
// 三段状态机
module fsm_3(
	input 		clk,
	input 		rst_n,
	input 		data_in,
	output reg 	data_out				
);
	reg [2:0]	state;
	reg [2:0]	nstate;
	
	localparam s0 = 3'b001;
	localparam s1 = 3'b010;
	localparam s2 = 3'b100;
	
	always @(posedge clk) begin
		if(!rst_n)
			state <= s0;
		else
			state <= nstate;
	end
	
	always @(*) begin
		case(state)
			s0: nstate = (data_in == 1) ? s1 : s0;
			s1: nstate = (data_in == 0) ? s2 : s1;
			s2: nstate = (data_in == 1) ? s1 : s0;
			default: nstate = s0;
		endcase
	end
	
	assign data_out = (state == s2) ? 1'b1 : 1'b0;
	
endmodule	
```

