# 2021 iThome 鐵人賽 自我挑戰組
## Verilog 寫不好就 very lag
#### 從零開始學習Verilog
## 文章
- [[Day1] 概述](https://github.com/HUAIJIE0314/verilog-or-very-lag/blob/main/%5BDay1%5D%20%E6%A6%82%E8%BF%B0.md)
