以下の文章の流れを元に、シミュレーション国際学会用のアブストラクトを作成してください。
構成は、イントロ、モデリング、結果、まとめとしてください。 
1)酸化物半導体トランジスタは、酸素欠損や過剰酸素などの欠陥がドーパントとして働く。
2)微細化が進むと欠陥ばらつきの制御が重要となる。
3)縦型IGZOトランジスタの欠陥ばらつきを予測するため、TCADモデリングを行った。
4)内製プロセスシミュレータを用いて、欠陥の反応拡散方程式を解いて、欠陥分布を求める。
5)内製デバイスシミュレータを用いて、得られた欠陥分布から求まる欠陥状態密度とショットキートンネリングを考慮してIdVg特性を求める。
6)単ビットTEGのIdVg特性を再現するようにパラメータをキャリブレーションした。
7)求まった欠陥分布をsanoモデルにしたがって離散化し、RDF計算を行った。
8)IdVgの平均値は連続欠陥分布の結果に近いことを確認した。Ion-Vthに相関は見られなかった。チャネルだけでなく、エクステンションのVoばらつきが影響しているためだと考えられる。
9)Voの場所とIon,Vthの相関を調べたところ、Ionはエクステンション、Vthはゲート下のVo個数と相関があることを確認した。
10)Ion分布とVth分布の裾の三次元欠陥分布を可視化した。Ion大はエクステンションでVoが多く、Ion小は少なくなっていた。Vth小はゲート下でVoが多く、Vth大は少なくなっていた。
11)平均のVo濃度(1E17〜1E19 cm-3)と欠陥ばらつきの影響について調べた。
12)Ionばらつきは1E18で最大となった。Vthばらつきは平均Vo濃度が高いほど大きかった。
13)IonとVthのばらつきを同時に抑えるためには、Vo濃度を1e18以下に抑える必要がある。
14)一方で、酸素アニール時間を伸ばしても、Vo濃度が飽和して、1e18以下にならないことが分かった。
15)Vo以外に欠陥ばらつきを低減する方法が求められる。
16)エクステンションの薄膜化は、Ion medianを上げるだけでなく、Ionばらつきも低減する。エクステンションのVo個数が低下するためである。一方、Vthばらつきは微増するが、Vth medianはほとんど変わらないので、実用的には問題になりにくい
17)ゲート絶縁膜の高誘電率化は、Vth medianが増大し、Vthばらつきは低下した。ゲート支配力が上がるため、チャネルの電荷も増えて、Ionも増加した。
18)上記を踏まえて、酸素アニールとゲート絶縁膜の高誘電率化によってVthばらつきを低下し、エクステンションの薄膜化のよってIonとVthのばらつきを同時に低下できることを示した。
19)さらに、ばらつき6σを考慮したIonとVthも大きく改善することを示した。
