# Prova Finale di Reti Logiche - a.a. 2020 - 2021

Lo scopo del progetto è quello di realizzare un componente HW in VHDL
che data un’immagine in ingresso, trasformi ogni pixel dell’immagine
seguendo un algoritmo semplificato di equalizzazione.

Descrizione [qui](https://github.com/aldairveliz/Polimi-Progetto-Reti-Logiche-2021/tree/master/documents/ProvaFinale2021.pdf)

Specifica [qui](https://github.com/aldairveliz/Polimi-Progetto-Reti-Logiche-2021/tree/master/documents/ProvaFinale2021specifica.pdf)

Documentazione [qui](https://github.com/aldairveliz/Polimi-Progetto-Reti-Logiche-2021/tree/master/documents/documentazione.pdf)
