<!DOCTYPE HTML PUBLIC "-//W3C//DTD HTML 4.01 Transitional//EN">
<html>
<head>
<title>Untitled Document</title>
<meta http-equiv="Content-Type" content="text/html; charset="utf-8"">
<link href="../../../css/weiji.css" rel="stylesheet" type="text/css">
</head>

<body bgcolor="#FFF3C4" >
<table width="100%" border="0" cellspacing="0" cellpadding="0">
  <tr> 
    <td class="pt9">　　之后，微处理器的主频以及指令执行的速度不断提高，和CPU相比，存储器性能的提高相对缓慢。价格合适的DRAM和ROM的存储器访问时间大于CPU访问存储器的时间，因此，CPU执行读取指令的总线周期时，往往需要插入一个或多个等待周期TW，较慢速度的存储器成为系统性能的瓶颈。<br>
      　　为了削弱存储器速度对微处理器执行单元的影响，Intel在8086的各代处理器中设计了指令预取器和预取指令队列，CPU可以在总线的空闲周期进行取指令操作。随着CPU的换代，指令队列的长度不断增加（见表2-10），在80486当中，预取指令队列的长度增加到32字节。这样，可以更加充分的利用总线的空闲时间预取更多的指令，源源不断地将指令提供给流水线，使得流水线充满。</td>
  </tr>
</table>
</body>
</html>
