Classic Timing Analyzer report for ProjetoSD
Sat Nov 03 00:18:52 2018
Quartus II Version 9.1 Build 304 01/25/2010 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                      ;
+------------------------------+-------+---------------+-------------+-------------+----+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From        ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-------------+----+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 12.768 ns   ; EntradaA[1] ; g  ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;             ;    ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-------------+----+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------+
; tpd                                                                              ;
+-------+-------------------+-----------------+-------------+----------------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From        ; To                   ;
+-------+-------------------+-----------------+-------------+----------------------+
; N/A   ; None              ; 12.768 ns       ; EntradaA[1] ; g                    ;
; N/A   ; None              ; 12.741 ns       ; EntradaA[1] ; b                    ;
; N/A   ; None              ; 12.706 ns       ; EntradaA[1] ; d                    ;
; N/A   ; None              ; 12.660 ns       ; EntradaA[1] ; c                    ;
; N/A   ; None              ; 12.611 ns       ; EntradaA[1] ; f                    ;
; N/A   ; None              ; 12.197 ns       ; Seletor[1]  ; g                    ;
; N/A   ; None              ; 12.169 ns       ; Seletor[1]  ; b                    ;
; N/A   ; None              ; 12.142 ns       ; Seletor[1]  ; c                    ;
; N/A   ; None              ; 12.135 ns       ; Seletor[1]  ; d                    ;
; N/A   ; None              ; 12.038 ns       ; Seletor[1]  ; f                    ;
; N/A   ; None              ; 11.940 ns       ; EntradaB[0] ; g                    ;
; N/A   ; None              ; 11.912 ns       ; EntradaB[0] ; b                    ;
; N/A   ; None              ; 11.885 ns       ; EntradaB[0] ; c                    ;
; N/A   ; None              ; 11.878 ns       ; EntradaB[0] ; d                    ;
; N/A   ; None              ; 11.856 ns       ; EntradaB[2] ; g                    ;
; N/A   ; None              ; 11.842 ns       ; EntradaB[2] ; b                    ;
; N/A   ; None              ; 11.815 ns       ; EntradaB[2] ; c                    ;
; N/A   ; None              ; 11.806 ns       ; EntradaB[1] ; g                    ;
; N/A   ; None              ; 11.794 ns       ; EntradaA[1] ; a                    ;
; N/A   ; None              ; 11.781 ns       ; EntradaB[0] ; f                    ;
; N/A   ; None              ; 11.779 ns       ; EntradaB[1] ; b                    ;
; N/A   ; None              ; 11.765 ns       ; Seletor[2]  ; g                    ;
; N/A   ; None              ; 11.744 ns       ; EntradaB[1] ; d                    ;
; N/A   ; None              ; 11.738 ns       ; Seletor[2]  ; b                    ;
; N/A   ; None              ; 11.712 ns       ; EntradaB[2] ; f                    ;
; N/A   ; None              ; 11.703 ns       ; Seletor[2]  ; d                    ;
; N/A   ; None              ; 11.676 ns       ; EntradaA[2] ; g                    ;
; N/A   ; None              ; 11.663 ns       ; EntradaA[0] ; g                    ;
; N/A   ; None              ; 11.663 ns       ; EntradaB[1] ; c                    ;
; N/A   ; None              ; 11.662 ns       ; EntradaA[2] ; b                    ;
; N/A   ; None              ; 11.649 ns       ; EntradaB[1] ; f                    ;
; N/A   ; None              ; 11.636 ns       ; EntradaA[0] ; b                    ;
; N/A   ; None              ; 11.635 ns       ; EntradaA[2] ; c                    ;
; N/A   ; None              ; 11.608 ns       ; Seletor[2]  ; f                    ;
; N/A   ; None              ; 11.601 ns       ; EntradaA[0] ; d                    ;
; N/A   ; None              ; 11.532 ns       ; EntradaA[2] ; f                    ;
; N/A   ; None              ; 11.506 ns       ; EntradaA[0] ; f                    ;
; N/A   ; None              ; 11.501 ns       ; EntradaA[0] ; c                    ;
; N/A   ; None              ; 11.477 ns       ; EntradaA[2] ; d                    ;
; N/A   ; None              ; 11.455 ns       ; Seletor[0]  ; g                    ;
; N/A   ; None              ; 11.428 ns       ; Seletor[0]  ; b                    ;
; N/A   ; None              ; 11.401 ns       ; Seletor[2]  ; c                    ;
; N/A   ; None              ; 11.393 ns       ; Seletor[0]  ; d                    ;
; N/A   ; None              ; 11.325 ns       ; EntradaB[2] ; d                    ;
; N/A   ; None              ; 11.323 ns       ; Seletor[0]  ; c                    ;
; N/A   ; None              ; 11.298 ns       ; Seletor[0]  ; f                    ;
; N/A   ; None              ; 11.222 ns       ; Seletor[1]  ; a                    ;
; N/A   ; None              ; 10.976 ns       ; EntradaA[3] ; g                    ;
; N/A   ; None              ; 10.965 ns       ; EntradaB[0] ; a                    ;
; N/A   ; None              ; 10.962 ns       ; EntradaA[3] ; b                    ;
; N/A   ; None              ; 10.935 ns       ; EntradaA[3] ; c                    ;
; N/A   ; None              ; 10.915 ns       ; EntradaA[1] ; e                    ;
; N/A   ; None              ; 10.895 ns       ; EntradaB[2] ; a                    ;
; N/A   ; None              ; 10.866 ns       ; EntradaB[3] ; g                    ;
; N/A   ; None              ; 10.852 ns       ; EntradaB[3] ; b                    ;
; N/A   ; None              ; 10.832 ns       ; EntradaA[3] ; f                    ;
; N/A   ; None              ; 10.832 ns       ; EntradaB[1] ; a                    ;
; N/A   ; None              ; 10.825 ns       ; EntradaB[3] ; c                    ;
; N/A   ; None              ; 10.791 ns       ; Seletor[2]  ; a                    ;
; N/A   ; None              ; 10.722 ns       ; EntradaB[3] ; f                    ;
; N/A   ; None              ; 10.715 ns       ; EntradaA[2] ; a                    ;
; N/A   ; None              ; 10.689 ns       ; EntradaA[0] ; a                    ;
; N/A   ; None              ; 10.481 ns       ; Seletor[0]  ; a                    ;
; N/A   ; None              ; 10.397 ns       ; Seletor[1]  ; e                    ;
; N/A   ; None              ; 10.140 ns       ; EntradaB[0] ; e                    ;
; N/A   ; None              ; 10.015 ns       ; EntradaA[3] ; a                    ;
; N/A   ; None              ; 9.905 ns        ; EntradaB[3] ; a                    ;
; N/A   ; None              ; 9.793 ns        ; EntradaB[1] ; e                    ;
; N/A   ; None              ; 9.739 ns        ; EntradaA[2] ; e                    ;
; N/A   ; None              ; 9.656 ns        ; Seletor[2]  ; e                    ;
; N/A   ; None              ; 9.651 ns        ; EntradaA[0] ; e                    ;
; N/A   ; None              ; 9.615 ns        ; EntradaA[1] ; ResultadoOperacaoBit ;
; N/A   ; None              ; 9.587 ns        ; EntradaB[2] ; e                    ;
; N/A   ; None              ; 9.578 ns        ; Seletor[0]  ; e                    ;
; N/A   ; None              ; 9.548 ns        ; EntradaA[1] ; Overflow             ;
; N/A   ; None              ; 9.344 ns        ; EntradaB[2] ; ResultadoOperacaoBit ;
; N/A   ; None              ; 9.231 ns        ; Seletor[2]  ; Overflow             ;
; N/A   ; None              ; 9.208 ns        ; EntradaB[1] ; ResultadoOperacaoBit ;
; N/A   ; None              ; 9.206 ns        ; EntradaB[2] ; Overflow             ;
; N/A   ; None              ; 9.146 ns        ; EntradaA[2] ; ResultadoOperacaoBit ;
; N/A   ; None              ; 9.145 ns        ; EntradaB[3] ; ResultadoOperacaoBit ;
; N/A   ; None              ; 9.129 ns        ; EntradaA[3] ; ResultadoOperacaoBit ;
; N/A   ; None              ; 9.046 ns        ; EntradaB[1] ; Overflow             ;
; N/A   ; None              ; 9.027 ns        ; EntradaA[2] ; Overflow             ;
; N/A   ; None              ; 8.961 ns        ; EntradaB[0] ; Overflow             ;
; N/A   ; None              ; 8.933 ns        ; EntradaA[0] ; ResultadoOperacaoBit ;
; N/A   ; None              ; 8.921 ns        ; Seletor[0]  ; Overflow             ;
; N/A   ; None              ; 8.902 ns        ; Seletor[1]  ; Overflow             ;
; N/A   ; None              ; 8.883 ns        ; EntradaA[0] ; Overflow             ;
; N/A   ; None              ; 8.490 ns        ; EntradaB[3] ; Overflow             ;
; N/A   ; None              ; 8.479 ns        ; Seletor[1]  ; ResultadoOperacaoBit ;
; N/A   ; None              ; 8.474 ns        ; EntradaA[3] ; Overflow             ;
; N/A   ; None              ; 8.227 ns        ; EntradaB[0] ; ResultadoOperacaoBit ;
; N/A   ; None              ; 7.680 ns        ; Seletor[0]  ; ResultadoOperacaoBit ;
; N/A   ; None              ; 7.591 ns        ; Seletor[2]  ; ResultadoOperacaoBit ;
+-------+-------------------+-----------------+-------------+----------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 304 01/25/2010 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Nov 03 00:18:51 2018
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off ProjetoSD -c ProjetoSD --timing_analysis_only
Info: Longest tpd from source pin "EntradaA[1]" to destination pin "g" is 12.768 ns
    Info: 1: + IC(0.000 ns) + CELL(0.847 ns) = 0.847 ns; Loc. = PIN_AA15; Fanout = 9; PIN Node = 'EntradaA[1]'
    Info: 2: + IC(4.966 ns) + CELL(0.366 ns) = 6.179 ns; Loc. = LCCOMB_X31_Y3_N6; Fanout = 1; COMB Node = 'Mux4:inst5|inst22[1]~1'
    Info: 3: + IC(0.241 ns) + CELL(0.228 ns) = 6.648 ns; Loc. = LCCOMB_X31_Y3_N16; Fanout = 7; COMB Node = 'Mux4:inst5|inst22[1]~2'
    Info: 4: + IC(1.353 ns) + CELL(0.366 ns) = 8.367 ns; Loc. = LCCOMB_X21_Y4_N8; Fanout = 1; COMB Node = 'Display-8a7:inst7|inst37'
    Info: 5: + IC(2.469 ns) + CELL(1.932 ns) = 12.768 ns; Loc. = PIN_H12; Fanout = 0; PIN Node = 'g'
    Info: Total cell delay = 3.739 ns ( 29.28 % )
    Info: Total interconnect delay = 9.029 ns ( 70.72 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 212 megabytes
    Info: Processing ended: Sat Nov 03 00:18:52 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


