\BOOKMARK [2][]{Outline0.1}{Cahier des charges}{}% 1
\BOOKMARK [2][]{Outline0.2}{Mise en place de l'\351chantillonneur-bloqueur}{}% 2
\BOOKMARK [2][]{Outline0.3}{R\351alisation d'un Amplificateur OTA \340 deux \351tages}{}% 3
\BOOKMARK [2][]{Outline0.4}{Mise en oeuvre des comparateurs synchronis\351s par horloge}{}% 4
\BOOKMARK [2][]{Outline0.5}{R\351alisation du d\351codeur en Verilog}{}% 5
\BOOKMARK [2][]{Outline0.6}{Sch\351ma Global}{}% 6
\BOOKMARK [2][]{Outline0.7}{Layout}{}% 7
\BOOKMARK [2][]{Outline0.8}{Conclusion/Am\351liorations possibles}{}% 8
