# BE_VHDL
Le projet consiste à développer un pilote de barre franche sur FPGA
