|project2_ads
clock => mandelbrot_stage:pipeline:0:p0.clock
clock => curr_v[0].CLK
clock => curr_v[1].CLK
clock => curr_v[2].CLK
clock => curr_v[3].CLK
clock => curr_v[4].CLK
clock => curr_v[5].CLK
clock => curr_v[6].CLK
clock => curr_v[7].CLK
clock => curr_v[8].CLK
clock => curr_v[9].CLK
clock => curr_v[10].CLK
clock => curr_v[11].CLK
clock => curr_v[12].CLK
clock => curr_v[13].CLK
clock => curr_v[14].CLK
clock => curr_v[15].CLK
clock => curr_v[16].CLK
clock => curr_v[17].CLK
clock => curr_v[18].CLK
clock => curr_v[19].CLK
clock => curr_v[20].CLK
clock => curr_v[21].CLK
clock => curr_v[22].CLK
clock => curr_v[23].CLK
clock => curr_v[24].CLK
clock => curr_v[25].CLK
clock => curr_v[26].CLK
clock => curr_v[27].CLK
clock => curr_v[28].CLK
clock => curr_v[29].CLK
clock => curr_v[30].CLK
clock => curr_v[31].CLK
clock => curr_h[0].CLK
clock => curr_h[1].CLK
clock => curr_h[2].CLK
clock => curr_h[3].CLK
clock => curr_h[4].CLK
clock => curr_h[5].CLK
clock => curr_h[6].CLK
clock => curr_h[7].CLK
clock => curr_h[8].CLK
clock => curr_h[9].CLK
clock => curr_h[10].CLK
clock => curr_h[11].CLK
clock => curr_h[12].CLK
clock => curr_h[13].CLK
clock => curr_h[14].CLK
clock => curr_h[15].CLK
clock => curr_h[16].CLK
clock => curr_h[17].CLK
clock => curr_h[18].CLK
clock => curr_h[19].CLK
clock => curr_h[20].CLK
clock => curr_h[21].CLK
clock => curr_h[22].CLK
clock => curr_h[23].CLK
clock => curr_h[24].CLK
clock => curr_h[25].CLK
clock => curr_h[26].CLK
clock => curr_h[27].CLK
clock => curr_h[28].CLK
clock => curr_h[29].CLK
clock => curr_h[30].CLK
clock => curr_h[31].CLK
clock => c_nodes[0].im[-18].CLK
clock => c_nodes[0].im[-17].CLK
clock => c_nodes[0].im[-16].CLK
clock => c_nodes[0].im[-15].CLK
clock => c_nodes[0].im[-14].CLK
clock => c_nodes[0].im[-13].CLK
clock => c_nodes[0].im[-12].CLK
clock => c_nodes[0].im[-11].CLK
clock => c_nodes[0].im[-10].CLK
clock => c_nodes[0].im[-9].CLK
clock => c_nodes[0].im[-8].CLK
clock => c_nodes[0].im[-7].CLK
clock => c_nodes[0].im[-6].CLK
clock => c_nodes[0].im[-5].CLK
clock => c_nodes[0].im[-4].CLK
clock => c_nodes[0].im[-3].CLK
clock => c_nodes[0].im[-2].CLK
clock => c_nodes[0].im[-1].CLK
clock => c_nodes[0].im[0].CLK
clock => c_nodes[0].im[1].CLK
clock => c_nodes[0].im[2].CLK
clock => c_nodes[0].im[3].CLK
clock => c_nodes[0].im[4].CLK
clock => c_nodes[0].im[5].CLK
clock => c_nodes[0].im[6].CLK
clock => c_nodes[0].im[7].CLK
clock => c_nodes[0].im[8].CLK
clock => c_nodes[0].im[9].CLK
clock => c_nodes[0].im[10].CLK
clock => c_nodes[0].re[-18].CLK
clock => c_nodes[0].re[-17].CLK
clock => c_nodes[0].re[-16].CLK
clock => c_nodes[0].re[-15].CLK
clock => c_nodes[0].re[-14].CLK
clock => c_nodes[0].re[-13].CLK
clock => c_nodes[0].re[-12].CLK
clock => c_nodes[0].re[-11].CLK
clock => c_nodes[0].re[-10].CLK
clock => c_nodes[0].re[-9].CLK
clock => c_nodes[0].re[-8].CLK
clock => c_nodes[0].re[-7].CLK
clock => c_nodes[0].re[-6].CLK
clock => c_nodes[0].re[-5].CLK
clock => c_nodes[0].re[-4].CLK
clock => c_nodes[0].re[-3].CLK
clock => c_nodes[0].re[-2].CLK
clock => c_nodes[0].re[-1].CLK
clock => c_nodes[0].re[0].CLK
clock => c_nodes[0].re[1].CLK
clock => c_nodes[0].re[2].CLK
clock => c_nodes[0].re[3].CLK
clock => c_nodes[0].re[4].CLK
clock => c_nodes[0].re[5].CLK
clock => c_nodes[0].re[6].CLK
clock => c_nodes[0].re[7].CLK
clock => c_nodes[0].re[8].CLK
clock => c_nodes[0].re[9].CLK
clock => c_nodes[0].re[10].CLK
clock => mandelbrot_stage:pipeline:1:p0.clock
clock => mandelbrot_stage:pipeline:2:p0.clock
clock => mandelbrot_stage:pipeline:3:p0.clock
clock => mandelbrot_stage:pipeline:4:p0.clock
clock => mandelbrot_stage:pipeline:5:p0.clock
clock => mandelbrot_stage:pipeline:6:p0.clock
clock => mandelbrot_stage:pipeline:7:p0.clock
clock => mandelbrot_stage:pipeline:8:p0.clock
clock => mandelbrot_stage:pipeline:9:p0.clock
clock => mandelbrot_stage:pipeline:10:p0.clock
clock => mandelbrot_stage:pipeline:11:p0.clock
clock => mandelbrot_stage:pipeline:12:p0.clock
clock => mandelbrot_stage:pipeline:13:p0.clock
clock => mandelbrot_stage:pipeline:14:p0.clock
clock => mandelbrot_stage:pipeline:15:p0.clock
clock => mandelbrot_stage:pipeline:16:p0.clock
clock => mandelbrot_stage:pipeline:17:p0.clock
clock => mandelbrot_stage:pipeline:18:p0.clock
clock => mandelbrot_stage:pipeline:19:p0.clock
clock => mandelbrot_stage:pipeline:20:p0.clock
clock => mandelbrot_stage:pipeline:21:p0.clock
clock => mandelbrot_stage:pipeline:22:p0.clock
clock => mandelbrot_stage:pipeline:23:p0.clock
clock => mandelbrot_stage:pipeline:24:p0.clock
clock => mandelbrot_stage:pipeline:25:p0.clock
clock => mandelbrot_stage:pipeline:26:p0.clock
clock => mandelbrot_stage:pipeline:27:p0.clock
clock => mandelbrot_stage:pipeline:28:p0.clock
clock => mandelbrot_stage:pipeline:29:p0.clock
clock => mandelbrot_stage:pipeline:30:p0.clock
clock => mandelbrot_stage:pipeline:31:p0.clock
clock => mandelbrot_stage:pipeline:32:p0.clock
clock => mandelbrot_stage:pipeline:33:p0.clock
clock => mandelbrot_stage:pipeline:34:p0.clock
clock => mandelbrot_stage:pipeline:35:p0.clock
clock => mandelbrot_stage:pipeline:36:p0.clock
clock => mandelbrot_stage:pipeline:37:p0.clock
clock => mandelbrot_stage:pipeline:38:p0.clock
clock => mandelbrot_stage:pipeline:39:p0.clock


|project2_ads|mandelbrot_stage:\pipeline:0:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:1:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:2:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:3:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:4:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:5:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:6:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:7:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:8:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:9:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:10:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:11:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:12:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:13:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:14:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:15:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:16:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:17:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:18:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:19:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:20:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:21:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:22:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:23:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:24:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:25:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:26:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:27:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:28:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:29:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:30:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:31:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:32:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:33:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:34:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:35:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:36:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:37:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:38:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|project2_ads|mandelbrot_stage:\pipeline:39:p0
clock => c_out.im[-18]~reg0.CLK
clock => c_out.im[-17]~reg0.CLK
clock => c_out.im[-16]~reg0.CLK
clock => c_out.im[-15]~reg0.CLK
clock => c_out.im[-14]~reg0.CLK
clock => c_out.im[-13]~reg0.CLK
clock => c_out.im[-12]~reg0.CLK
clock => c_out.im[-11]~reg0.CLK
clock => c_out.im[-10]~reg0.CLK
clock => c_out.im[-9]~reg0.CLK
clock => c_out.im[-8]~reg0.CLK
clock => c_out.im[-7]~reg0.CLK
clock => c_out.im[-6]~reg0.CLK
clock => c_out.im[-5]~reg0.CLK
clock => c_out.im[-4]~reg0.CLK
clock => c_out.im[-3]~reg0.CLK
clock => c_out.im[-2]~reg0.CLK
clock => c_out.im[-1]~reg0.CLK
clock => c_out.im[0]~reg0.CLK
clock => c_out.im[1]~reg0.CLK
clock => c_out.im[2]~reg0.CLK
clock => c_out.im[3]~reg0.CLK
clock => c_out.im[4]~reg0.CLK
clock => c_out.im[5]~reg0.CLK
clock => c_out.im[6]~reg0.CLK
clock => c_out.im[7]~reg0.CLK
clock => c_out.im[8]~reg0.CLK
clock => c_out.im[9]~reg0.CLK
clock => c_out.im[10]~reg0.CLK
clock => c_out.re[-18]~reg0.CLK
clock => c_out.re[-17]~reg0.CLK
clock => c_out.re[-16]~reg0.CLK
clock => c_out.re[-15]~reg0.CLK
clock => c_out.re[-14]~reg0.CLK
clock => c_out.re[-13]~reg0.CLK
clock => c_out.re[-12]~reg0.CLK
clock => c_out.re[-11]~reg0.CLK
clock => c_out.re[-10]~reg0.CLK
clock => c_out.re[-9]~reg0.CLK
clock => c_out.re[-8]~reg0.CLK
clock => c_out.re[-7]~reg0.CLK
clock => c_out.re[-6]~reg0.CLK
clock => c_out.re[-5]~reg0.CLK
clock => c_out.re[-4]~reg0.CLK
clock => c_out.re[-3]~reg0.CLK
clock => c_out.re[-2]~reg0.CLK
clock => c_out.re[-1]~reg0.CLK
clock => c_out.re[0]~reg0.CLK
clock => c_out.re[1]~reg0.CLK
clock => c_out.re[2]~reg0.CLK
clock => c_out.re[3]~reg0.CLK
clock => c_out.re[4]~reg0.CLK
clock => c_out.re[5]~reg0.CLK
clock => c_out.re[6]~reg0.CLK
clock => c_out.re[7]~reg0.CLK
clock => c_out.re[8]~reg0.CLK
clock => c_out.re[9]~reg0.CLK
clock => c_out.re[10]~reg0.CLK
clock => z_out.im[-18]~reg0.CLK
clock => z_out.im[-17]~reg0.CLK
clock => z_out.im[-16]~reg0.CLK
clock => z_out.im[-15]~reg0.CLK
clock => z_out.im[-14]~reg0.CLK
clock => z_out.im[-13]~reg0.CLK
clock => z_out.im[-12]~reg0.CLK
clock => z_out.im[-11]~reg0.CLK
clock => z_out.im[-10]~reg0.CLK
clock => z_out.im[-9]~reg0.CLK
clock => z_out.im[-8]~reg0.CLK
clock => z_out.im[-7]~reg0.CLK
clock => z_out.im[-6]~reg0.CLK
clock => z_out.im[-5]~reg0.CLK
clock => z_out.im[-4]~reg0.CLK
clock => z_out.im[-3]~reg0.CLK
clock => z_out.im[-2]~reg0.CLK
clock => z_out.im[-1]~reg0.CLK
clock => z_out.im[0]~reg0.CLK
clock => z_out.im[1]~reg0.CLK
clock => z_out.im[2]~reg0.CLK
clock => z_out.im[3]~reg0.CLK
clock => z_out.im[4]~reg0.CLK
clock => z_out.im[5]~reg0.CLK
clock => z_out.im[6]~reg0.CLK
clock => z_out.im[7]~reg0.CLK
clock => z_out.im[8]~reg0.CLK
clock => z_out.im[9]~reg0.CLK
clock => z_out.im[10]~reg0.CLK
clock => z_out.re[-18]~reg0.CLK
clock => z_out.re[-17]~reg0.CLK
clock => z_out.re[-16]~reg0.CLK
clock => z_out.re[-15]~reg0.CLK
clock => z_out.re[-14]~reg0.CLK
clock => z_out.re[-13]~reg0.CLK
clock => z_out.re[-12]~reg0.CLK
clock => z_out.re[-11]~reg0.CLK
clock => z_out.re[-10]~reg0.CLK
clock => z_out.re[-9]~reg0.CLK
clock => z_out.re[-8]~reg0.CLK
clock => z_out.re[-7]~reg0.CLK
clock => z_out.re[-6]~reg0.CLK
clock => z_out.re[-5]~reg0.CLK
clock => z_out.re[-4]~reg0.CLK
clock => z_out.re[-3]~reg0.CLK
clock => z_out.re[-2]~reg0.CLK
clock => z_out.re[-1]~reg0.CLK
clock => z_out.re[0]~reg0.CLK
clock => z_out.re[1]~reg0.CLK
clock => z_out.re[2]~reg0.CLK
clock => z_out.re[3]~reg0.CLK
clock => z_out.re[4]~reg0.CLK
clock => z_out.re[5]~reg0.CLK
clock => z_out.re[6]~reg0.CLK
clock => z_out.re[7]~reg0.CLK
clock => z_out.re[8]~reg0.CLK
clock => z_out.re[9]~reg0.CLK
clock => z_out.re[10]~reg0.CLK
clock => table_index_out[0]~reg0.CLK
clock => table_index_out[1]~reg0.CLK
clock => table_index_out[2]~reg0.CLK
clock => table_index_out[3]~reg0.CLK
clock => table_index_out[4]~reg0.CLK
clock => table_index_out[5]~reg0.CLK
clock => table_index_out[6]~reg0.CLK
clock => table_index_out[7]~reg0.CLK
clock => table_index_out[8]~reg0.CLK
clock => table_index_out[9]~reg0.CLK
clock => table_index_out[10]~reg0.CLK
clock => table_index_out[11]~reg0.CLK
clock => table_index_out[12]~reg0.CLK
clock => table_index_out[13]~reg0.CLK
clock => table_index_out[14]~reg0.CLK
clock => table_index_out[15]~reg0.CLK
clock => table_index_out[16]~reg0.CLK
clock => table_index_out[17]~reg0.CLK
clock => table_index_out[18]~reg0.CLK
clock => table_index_out[19]~reg0.CLK
clock => table_index_out[20]~reg0.CLK
clock => table_index_out[21]~reg0.CLK
clock => table_index_out[22]~reg0.CLK
clock => table_index_out[23]~reg0.CLK
clock => table_index_out[24]~reg0.CLK
clock => table_index_out[25]~reg0.CLK
clock => table_index_out[26]~reg0.CLK
clock => table_index_out[27]~reg0.CLK
clock => table_index_out[28]~reg0.CLK
clock => table_index_out[29]~reg0.CLK
clock => table_index_out[30]~reg0.CLK
clock => z_curr.im[-18].CLK
clock => z_curr.im[-17].CLK
clock => z_curr.im[-16].CLK
clock => z_curr.im[-15].CLK
clock => z_curr.im[-14].CLK
clock => z_curr.im[-13].CLK
clock => z_curr.im[-12].CLK
clock => z_curr.im[-11].CLK
clock => z_curr.im[-10].CLK
clock => z_curr.im[-9].CLK
clock => z_curr.im[-8].CLK
clock => z_curr.im[-7].CLK
clock => z_curr.im[-6].CLK
clock => z_curr.im[-5].CLK
clock => z_curr.im[-4].CLK
clock => z_curr.im[-3].CLK
clock => z_curr.im[-2].CLK
clock => z_curr.im[-1].CLK
clock => z_curr.im[0].CLK
clock => z_curr.im[1].CLK
clock => z_curr.im[2].CLK
clock => z_curr.im[3].CLK
clock => z_curr.im[4].CLK
clock => z_curr.im[5].CLK
clock => z_curr.im[6].CLK
clock => z_curr.im[7].CLK
clock => z_curr.im[8].CLK
clock => z_curr.im[9].CLK
clock => z_curr.im[10].CLK
clock => z_curr.re[-18].CLK
clock => z_curr.re[-17].CLK
clock => z_curr.re[-16].CLK
clock => z_curr.re[-15].CLK
clock => z_curr.re[-14].CLK
clock => z_curr.re[-13].CLK
clock => z_curr.re[-12].CLK
clock => z_curr.re[-11].CLK
clock => z_curr.re[-10].CLK
clock => z_curr.re[-9].CLK
clock => z_curr.re[-8].CLK
clock => z_curr.re[-7].CLK
clock => z_curr.re[-6].CLK
clock => z_curr.re[-5].CLK
clock => z_curr.re[-4].CLK
clock => z_curr.re[-3].CLK
clock => z_curr.re[-2].CLK
clock => z_curr.re[-1].CLK
clock => z_curr.re[0].CLK
clock => z_curr.re[1].CLK
clock => z_curr.re[2].CLK
clock => z_curr.re[3].CLK
clock => z_curr.re[4].CLK
clock => z_curr.re[5].CLK
clock => z_curr.re[6].CLK
clock => z_curr.re[7].CLK
clock => z_curr.re[8].CLK
clock => z_curr.re[9].CLK
clock => z_curr.re[10].CLK
c_in.im[-18] => Add1.IN58
c_in.im[-18] => c_out.im[-18]~reg0.DATAIN
c_in.im[-17] => Add1.IN57
c_in.im[-17] => c_out.im[-17]~reg0.DATAIN
c_in.im[-16] => Add1.IN56
c_in.im[-16] => c_out.im[-16]~reg0.DATAIN
c_in.im[-15] => Add1.IN55
c_in.im[-15] => c_out.im[-15]~reg0.DATAIN
c_in.im[-14] => Add1.IN54
c_in.im[-14] => c_out.im[-14]~reg0.DATAIN
c_in.im[-13] => Add1.IN53
c_in.im[-13] => c_out.im[-13]~reg0.DATAIN
c_in.im[-12] => Add1.IN52
c_in.im[-12] => c_out.im[-12]~reg0.DATAIN
c_in.im[-11] => Add1.IN51
c_in.im[-11] => c_out.im[-11]~reg0.DATAIN
c_in.im[-10] => Add1.IN50
c_in.im[-10] => c_out.im[-10]~reg0.DATAIN
c_in.im[-9] => Add1.IN49
c_in.im[-9] => c_out.im[-9]~reg0.DATAIN
c_in.im[-8] => Add1.IN48
c_in.im[-8] => c_out.im[-8]~reg0.DATAIN
c_in.im[-7] => Add1.IN47
c_in.im[-7] => c_out.im[-7]~reg0.DATAIN
c_in.im[-6] => Add1.IN46
c_in.im[-6] => c_out.im[-6]~reg0.DATAIN
c_in.im[-5] => Add1.IN45
c_in.im[-5] => c_out.im[-5]~reg0.DATAIN
c_in.im[-4] => Add1.IN44
c_in.im[-4] => c_out.im[-4]~reg0.DATAIN
c_in.im[-3] => Add1.IN43
c_in.im[-3] => c_out.im[-3]~reg0.DATAIN
c_in.im[-2] => Add1.IN42
c_in.im[-2] => c_out.im[-2]~reg0.DATAIN
c_in.im[-1] => Add1.IN41
c_in.im[-1] => c_out.im[-1]~reg0.DATAIN
c_in.im[0] => Add1.IN40
c_in.im[0] => c_out.im[0]~reg0.DATAIN
c_in.im[1] => Add1.IN39
c_in.im[1] => c_out.im[1]~reg0.DATAIN
c_in.im[2] => Add1.IN38
c_in.im[2] => c_out.im[2]~reg0.DATAIN
c_in.im[3] => Add1.IN37
c_in.im[3] => c_out.im[3]~reg0.DATAIN
c_in.im[4] => Add1.IN36
c_in.im[4] => c_out.im[4]~reg0.DATAIN
c_in.im[5] => Add1.IN35
c_in.im[5] => c_out.im[5]~reg0.DATAIN
c_in.im[6] => Add1.IN34
c_in.im[6] => c_out.im[6]~reg0.DATAIN
c_in.im[7] => Add1.IN33
c_in.im[7] => c_out.im[7]~reg0.DATAIN
c_in.im[8] => Add1.IN32
c_in.im[8] => c_out.im[8]~reg0.DATAIN
c_in.im[9] => Add1.IN31
c_in.im[9] => c_out.im[9]~reg0.DATAIN
c_in.im[10] => Add1.IN30
c_in.im[10] => underflow.IN1
c_in.im[10] => c_out.im[10]~reg0.DATAIN
c_in.im[10] => overflow.IN1
c_in.re[-18] => Add0.IN58
c_in.re[-18] => c_out.re[-18]~reg0.DATAIN
c_in.re[-17] => Add0.IN57
c_in.re[-17] => c_out.re[-17]~reg0.DATAIN
c_in.re[-16] => Add0.IN56
c_in.re[-16] => c_out.re[-16]~reg0.DATAIN
c_in.re[-15] => Add0.IN55
c_in.re[-15] => c_out.re[-15]~reg0.DATAIN
c_in.re[-14] => Add0.IN54
c_in.re[-14] => c_out.re[-14]~reg0.DATAIN
c_in.re[-13] => Add0.IN53
c_in.re[-13] => c_out.re[-13]~reg0.DATAIN
c_in.re[-12] => Add0.IN52
c_in.re[-12] => c_out.re[-12]~reg0.DATAIN
c_in.re[-11] => Add0.IN51
c_in.re[-11] => c_out.re[-11]~reg0.DATAIN
c_in.re[-10] => Add0.IN50
c_in.re[-10] => c_out.re[-10]~reg0.DATAIN
c_in.re[-9] => Add0.IN49
c_in.re[-9] => c_out.re[-9]~reg0.DATAIN
c_in.re[-8] => Add0.IN48
c_in.re[-8] => c_out.re[-8]~reg0.DATAIN
c_in.re[-7] => Add0.IN47
c_in.re[-7] => c_out.re[-7]~reg0.DATAIN
c_in.re[-6] => Add0.IN46
c_in.re[-6] => c_out.re[-6]~reg0.DATAIN
c_in.re[-5] => Add0.IN45
c_in.re[-5] => c_out.re[-5]~reg0.DATAIN
c_in.re[-4] => Add0.IN44
c_in.re[-4] => c_out.re[-4]~reg0.DATAIN
c_in.re[-3] => Add0.IN43
c_in.re[-3] => c_out.re[-3]~reg0.DATAIN
c_in.re[-2] => Add0.IN42
c_in.re[-2] => c_out.re[-2]~reg0.DATAIN
c_in.re[-1] => Add0.IN41
c_in.re[-1] => c_out.re[-1]~reg0.DATAIN
c_in.re[0] => Add0.IN40
c_in.re[0] => c_out.re[0]~reg0.DATAIN
c_in.re[1] => Add0.IN39
c_in.re[1] => c_out.re[1]~reg0.DATAIN
c_in.re[2] => Add0.IN38
c_in.re[2] => c_out.re[2]~reg0.DATAIN
c_in.re[3] => Add0.IN37
c_in.re[3] => c_out.re[3]~reg0.DATAIN
c_in.re[4] => Add0.IN36
c_in.re[4] => c_out.re[4]~reg0.DATAIN
c_in.re[5] => Add0.IN35
c_in.re[5] => c_out.re[5]~reg0.DATAIN
c_in.re[6] => Add0.IN34
c_in.re[6] => c_out.re[6]~reg0.DATAIN
c_in.re[7] => Add0.IN33
c_in.re[7] => c_out.re[7]~reg0.DATAIN
c_in.re[8] => Add0.IN32
c_in.re[8] => c_out.re[8]~reg0.DATAIN
c_in.re[9] => Add0.IN31
c_in.re[9] => c_out.re[9]~reg0.DATAIN
c_in.re[10] => Add0.IN30
c_in.re[10] => underflow.IN1
c_in.re[10] => c_out.re[10]~reg0.DATAIN
c_in.re[10] => overflow.IN1
c_out.im[-18] <= c_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-17] <= c_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-16] <= c_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-15] <= c_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-14] <= c_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-13] <= c_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-12] <= c_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-11] <= c_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-10] <= c_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-9] <= c_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-8] <= c_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-7] <= c_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-6] <= c_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-5] <= c_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-4] <= c_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-3] <= c_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-2] <= c_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[-1] <= c_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[0] <= c_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[1] <= c_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[2] <= c_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[3] <= c_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[4] <= c_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[5] <= c_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[6] <= c_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[7] <= c_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[8] <= c_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[9] <= c_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.im[10] <= c_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-18] <= c_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-17] <= c_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-16] <= c_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-15] <= c_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-14] <= c_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-13] <= c_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-12] <= c_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-11] <= c_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-10] <= c_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-9] <= c_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-8] <= c_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-7] <= c_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-6] <= c_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-5] <= c_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-4] <= c_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-3] <= c_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-2] <= c_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[-1] <= c_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[0] <= c_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[1] <= c_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[2] <= c_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[3] <= c_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[4] <= c_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[5] <= c_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[6] <= c_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[7] <= c_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[8] <= c_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[9] <= c_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c_out.re[10] <= c_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_in.im[-18] => ~NO_FANOUT~
z_in.im[-17] => ~NO_FANOUT~
z_in.im[-16] => ~NO_FANOUT~
z_in.im[-15] => ~NO_FANOUT~
z_in.im[-14] => ~NO_FANOUT~
z_in.im[-13] => ~NO_FANOUT~
z_in.im[-12] => ~NO_FANOUT~
z_in.im[-11] => ~NO_FANOUT~
z_in.im[-10] => ~NO_FANOUT~
z_in.im[-9] => ~NO_FANOUT~
z_in.im[-8] => ~NO_FANOUT~
z_in.im[-7] => ~NO_FANOUT~
z_in.im[-6] => ~NO_FANOUT~
z_in.im[-5] => ~NO_FANOUT~
z_in.im[-4] => ~NO_FANOUT~
z_in.im[-3] => ~NO_FANOUT~
z_in.im[-2] => ~NO_FANOUT~
z_in.im[-1] => ~NO_FANOUT~
z_in.im[0] => ~NO_FANOUT~
z_in.im[1] => ~NO_FANOUT~
z_in.im[2] => ~NO_FANOUT~
z_in.im[3] => ~NO_FANOUT~
z_in.im[4] => ~NO_FANOUT~
z_in.im[5] => ~NO_FANOUT~
z_in.im[6] => ~NO_FANOUT~
z_in.im[7] => ~NO_FANOUT~
z_in.im[8] => ~NO_FANOUT~
z_in.im[9] => ~NO_FANOUT~
z_in.im[10] => ~NO_FANOUT~
z_in.re[-18] => ~NO_FANOUT~
z_in.re[-17] => ~NO_FANOUT~
z_in.re[-16] => ~NO_FANOUT~
z_in.re[-15] => ~NO_FANOUT~
z_in.re[-14] => ~NO_FANOUT~
z_in.re[-13] => ~NO_FANOUT~
z_in.re[-12] => ~NO_FANOUT~
z_in.re[-11] => ~NO_FANOUT~
z_in.re[-10] => ~NO_FANOUT~
z_in.re[-9] => ~NO_FANOUT~
z_in.re[-8] => ~NO_FANOUT~
z_in.re[-7] => ~NO_FANOUT~
z_in.re[-6] => ~NO_FANOUT~
z_in.re[-5] => ~NO_FANOUT~
z_in.re[-4] => ~NO_FANOUT~
z_in.re[-3] => ~NO_FANOUT~
z_in.re[-2] => ~NO_FANOUT~
z_in.re[-1] => ~NO_FANOUT~
z_in.re[0] => ~NO_FANOUT~
z_in.re[1] => ~NO_FANOUT~
z_in.re[2] => ~NO_FANOUT~
z_in.re[3] => ~NO_FANOUT~
z_in.re[4] => ~NO_FANOUT~
z_in.re[5] => ~NO_FANOUT~
z_in.re[6] => ~NO_FANOUT~
z_in.re[7] => ~NO_FANOUT~
z_in.re[8] => ~NO_FANOUT~
z_in.re[9] => ~NO_FANOUT~
z_in.re[10] => ~NO_FANOUT~
z_out.im[-18] <= z_out.im[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-17] <= z_out.im[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-16] <= z_out.im[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-15] <= z_out.im[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-14] <= z_out.im[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-13] <= z_out.im[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-12] <= z_out.im[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-11] <= z_out.im[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-10] <= z_out.im[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-9] <= z_out.im[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-8] <= z_out.im[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-7] <= z_out.im[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-6] <= z_out.im[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-5] <= z_out.im[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-4] <= z_out.im[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-3] <= z_out.im[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-2] <= z_out.im[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[-1] <= z_out.im[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[0] <= z_out.im[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[1] <= z_out.im[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[2] <= z_out.im[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[3] <= z_out.im[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[4] <= z_out.im[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[5] <= z_out.im[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[6] <= z_out.im[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[7] <= z_out.im[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[8] <= z_out.im[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[9] <= z_out.im[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.im[10] <= z_out.im[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-18] <= z_out.re[-18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-17] <= z_out.re[-17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-16] <= z_out.re[-16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-15] <= z_out.re[-15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-14] <= z_out.re[-14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-13] <= z_out.re[-13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-12] <= z_out.re[-12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-11] <= z_out.re[-11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-10] <= z_out.re[-10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-9] <= z_out.re[-9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-8] <= z_out.re[-8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-7] <= z_out.re[-7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-6] <= z_out.re[-6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-5] <= z_out.re[-5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-4] <= z_out.re[-4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-3] <= z_out.re[-3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-2] <= z_out.re[-2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[-1] <= z_out.re[-1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[0] <= z_out.re[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[1] <= z_out.re[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[2] <= z_out.re[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[3] <= z_out.re[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[4] <= z_out.re[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[5] <= z_out.re[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[6] <= z_out.re[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[7] <= z_out.re[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[8] <= z_out.re[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[9] <= z_out.re[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
z_out.re[10] <= z_out.re[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_in[0] => Add3.IN62
table_index_in[0] => table_index_out.DATAA
table_index_in[1] => Add3.IN61
table_index_in[1] => table_index_out.DATAA
table_index_in[2] => Add3.IN60
table_index_in[2] => table_index_out.DATAA
table_index_in[3] => Add3.IN59
table_index_in[3] => table_index_out.DATAA
table_index_in[4] => Add3.IN58
table_index_in[4] => table_index_out.DATAA
table_index_in[5] => Add3.IN57
table_index_in[5] => table_index_out.DATAA
table_index_in[6] => Add3.IN56
table_index_in[6] => table_index_out.DATAA
table_index_in[7] => Add3.IN55
table_index_in[7] => table_index_out.DATAA
table_index_in[8] => Add3.IN54
table_index_in[8] => table_index_out.DATAA
table_index_in[9] => Add3.IN53
table_index_in[9] => table_index_out.DATAA
table_index_in[10] => Add3.IN52
table_index_in[10] => table_index_out.DATAA
table_index_in[11] => Add3.IN51
table_index_in[11] => table_index_out.DATAA
table_index_in[12] => Add3.IN50
table_index_in[12] => table_index_out.DATAA
table_index_in[13] => Add3.IN49
table_index_in[13] => table_index_out.DATAA
table_index_in[14] => Add3.IN48
table_index_in[14] => table_index_out.DATAA
table_index_in[15] => Add3.IN47
table_index_in[15] => table_index_out.DATAA
table_index_in[16] => Add3.IN46
table_index_in[16] => table_index_out.DATAA
table_index_in[17] => Add3.IN45
table_index_in[17] => table_index_out.DATAA
table_index_in[18] => Add3.IN44
table_index_in[18] => table_index_out.DATAA
table_index_in[19] => Add3.IN43
table_index_in[19] => table_index_out.DATAA
table_index_in[20] => Add3.IN42
table_index_in[20] => table_index_out.DATAA
table_index_in[21] => Add3.IN41
table_index_in[21] => table_index_out.DATAA
table_index_in[22] => Add3.IN40
table_index_in[22] => table_index_out.DATAA
table_index_in[23] => Add3.IN39
table_index_in[23] => table_index_out.DATAA
table_index_in[24] => Add3.IN38
table_index_in[24] => table_index_out.DATAA
table_index_in[25] => Add3.IN37
table_index_in[25] => table_index_out.DATAA
table_index_in[26] => Add3.IN36
table_index_in[26] => table_index_out.DATAA
table_index_in[27] => Add3.IN35
table_index_in[27] => table_index_out.DATAA
table_index_in[28] => Add3.IN34
table_index_in[28] => table_index_out.DATAA
table_index_in[29] => Add3.IN33
table_index_in[29] => table_index_out.DATAA
table_index_in[30] => Add3.IN32
table_index_in[30] => table_index_out.DATAA
table_index_out[0] <= table_index_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[1] <= table_index_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[2] <= table_index_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[3] <= table_index_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[4] <= table_index_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[5] <= table_index_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[6] <= table_index_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[7] <= table_index_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[8] <= table_index_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[9] <= table_index_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[10] <= table_index_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[11] <= table_index_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[12] <= table_index_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[13] <= table_index_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[14] <= table_index_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[15] <= table_index_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[16] <= table_index_out[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[17] <= table_index_out[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[18] <= table_index_out[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[19] <= table_index_out[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[20] <= table_index_out[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[21] <= table_index_out[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[22] <= table_index_out[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[23] <= table_index_out[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[24] <= table_index_out[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[25] <= table_index_out[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[26] <= table_index_out[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[27] <= table_index_out[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[28] <= table_index_out[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[29] <= table_index_out[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
table_index_out[30] <= table_index_out[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE


