VILW(Very long instruction word，又稱作超長指令字)
是一種被設計為可以利用指令級並列（ILP）優勢的CPU體系結構。一個按照順序執行指令的非超純量處理器不能充分的利用處理器的資源，有可能導致低效能。
效能可以通過同時執行一系列指令中的不同子步驟來提高，或者像超純量架構一樣，甚至完全的並列執行多個處理器指令。進一步的提高可以通過指令的執行順序與在程式碼中出現的順序不同來提高，這就是亂序執行。
這3種技術都要付出代價：增加了硬體的複雜性。在並列執行任何操作之前，處理器必須確認這些指令間沒有相互依賴。例如第一個指令的結果作為第二個指令的輸入。很明顯，這樣的兩條指令無法同時執行，並且第2條指令不能在先於第一條指令執行。亂序執行處理器增加了硬體資源用於排程指令和決定相互依賴。
================================================================
與我的CISC差不多，只是有了更多的輸入以及輸出
"clk"為定時器訊號，"instruction"指的是要輸入的指令(32bit)，包含要並行執行的多條指令
"operand1"、"operand2"與"result1"、"result2"代表著操作數輸入以及輸出結果(8bit)
觸發always後，有兩個case語句，它們會解碼指令字中的操作碼，並使用ALU執行相應的操作，產生的結果存儲在"alu1_result"
與"alu2_result"中
最後，"regfile"寄存器文件用ALU產生的結果來更新，輸出到"result1"和"result2"。
第一個 case 語句解碼（31到24)中包含的指令，第二個case語句解碼（23到16）中包含的指令。
該處理器有兩個 ALU 和一個 16 元素的寄存器文件，可以對 8 位操作數執行各種基本算術和邏輯運算。
================================================================
(本Verilog程式碼並非完全由本人所創，感謝GhatGPT大神提供程式想法與協助)
(文獻資料參考:維基百科)
