Classic Timing Analyzer report for mux41
Tue Jun 28 22:05:50 2022
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                  ;
+------------------------------+-------+---------------+-------------+-------+------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From  ; To   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-------+------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 12.274 ns   ; Rs[1] ; A[3] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;       ;      ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-------+------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------+
; tpd                                                        ;
+-------+-------------------+-----------------+-------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To   ;
+-------+-------------------+-----------------+-------+------+
; N/A   ; None              ; 12.274 ns       ; Rs[1] ; A[3] ;
; N/A   ; None              ; 11.969 ns       ; R0[3] ; A[3] ;
; N/A   ; None              ; 11.943 ns       ; R2[3] ; A[3] ;
; N/A   ; None              ; 11.910 ns       ; Rd[0] ; B[4] ;
; N/A   ; None              ; 11.697 ns       ; R0[4] ; B[4] ;
; N/A   ; None              ; 11.693 ns       ; Rs[1] ; A[4] ;
; N/A   ; None              ; 11.657 ns       ; Rd[1] ; B[4] ;
; N/A   ; None              ; 11.507 ns       ; R1[4] ; B[4] ;
; N/A   ; None              ; 11.490 ns       ; Rd[1] ; B[3] ;
; N/A   ; None              ; 11.416 ns       ; R0[3] ; B[3] ;
; N/A   ; None              ; 11.414 ns       ; Rd[1] ; B[1] ;
; N/A   ; None              ; 11.389 ns       ; R2[3] ; B[3] ;
; N/A   ; None              ; 11.387 ns       ; R1[4] ; A[4] ;
; N/A   ; None              ; 11.258 ns       ; R1[0] ; B[0] ;
; N/A   ; None              ; 11.175 ns       ; Rd[0] ; B[1] ;
; N/A   ; None              ; 11.156 ns       ; Rd[0] ; B[3] ;
; N/A   ; None              ; 11.132 ns       ; Rd[1] ; B[2] ;
; N/A   ; None              ; 11.060 ns       ; R2[1] ; B[1] ;
; N/A   ; None              ; 11.050 ns       ; R0[4] ; A[4] ;
; N/A   ; None              ; 11.014 ns       ; R1[0] ; A[0] ;
; N/A   ; None              ; 10.972 ns       ; Rd[0] ; B[0] ;
; N/A   ; None              ; 10.968 ns       ; Rd[1] ; B[0] ;
; N/A   ; None              ; 10.898 ns       ; Rs[1] ; A[6] ;
; N/A   ; None              ; 10.890 ns       ; Rd[0] ; B[2] ;
; N/A   ; None              ; 10.882 ns       ; Rs[1] ; A[5] ;
; N/A   ; None              ; 10.849 ns       ; Rs[1] ; A[0] ;
; N/A   ; None              ; 10.819 ns       ; R2[1] ; A[1] ;
; N/A   ; None              ; 10.750 ns       ; R0[0] ; B[0] ;
; N/A   ; None              ; 10.743 ns       ; Rs[1] ; A[2] ;
; N/A   ; None              ; 10.731 ns       ; Rs[1] ; A[1] ;
; N/A   ; None              ; 10.687 ns       ; R3[1] ; B[1] ;
; N/A   ; None              ; 10.682 ns       ; R0[6] ; B[6] ;
; N/A   ; None              ; 10.677 ns       ; Rd[1] ; B[5] ;
; N/A   ; None              ; 10.648 ns       ; R1[2] ; A[2] ;
; N/A   ; None              ; 10.640 ns       ; Rs[1] ; A[7] ;
; N/A   ; None              ; 10.632 ns       ; Rd[0] ; B[6] ;
; N/A   ; None              ; 10.629 ns       ; R0[6] ; A[6] ;
; N/A   ; None              ; 10.607 ns       ; R0[2] ; A[2] ;
; N/A   ; None              ; 10.551 ns       ; R0[0] ; A[0] ;
; N/A   ; None              ; 10.550 ns       ; R0[2] ; B[2] ;
; N/A   ; None              ; 10.468 ns       ; R0[1] ; B[1] ;
; N/A   ; None              ; 10.454 ns       ; R1[2] ; B[2] ;
; N/A   ; None              ; 10.446 ns       ; R0[5] ; B[5] ;
; N/A   ; None              ; 10.446 ns       ; R1[6] ; B[6] ;
; N/A   ; None              ; 10.439 ns       ; R1[6] ; A[6] ;
; N/A   ; None              ; 10.423 ns       ; R0[5] ; A[5] ;
; N/A   ; None              ; 10.408 ns       ; R2[7] ; B[7] ;
; N/A   ; None              ; 10.397 ns       ; R1[1] ; B[1] ;
; N/A   ; None              ; 10.389 ns       ; Rd[1] ; B[6] ;
; N/A   ; None              ; 10.389 ns       ; R1[3] ; A[3] ;
; N/A   ; None              ; 10.387 ns       ; R2[5] ; B[5] ;
; N/A   ; None              ; 10.379 ns       ; Rd[0] ; B[7] ;
; N/A   ; None              ; 10.375 ns       ; R2[5] ; A[5] ;
; N/A   ; None              ; 10.371 ns       ; R0[1] ; A[1] ;
; N/A   ; None              ; 10.342 ns       ; Rd[0] ; B[5] ;
; N/A   ; None              ; 10.327 ns       ; R2[7] ; A[7] ;
; N/A   ; None              ; 10.236 ns       ; R3[2] ; B[2] ;
; N/A   ; None              ; 10.163 ns       ; Rd[1] ; B[7] ;
; N/A   ; None              ; 10.130 ns       ; R3[2] ; A[2] ;
; N/A   ; None              ; 10.114 ns       ; R3[3] ; A[3] ;
; N/A   ; None              ; 10.051 ns       ; R2[6] ; B[6] ;
; N/A   ; None              ; 10.012 ns       ; R3[7] ; B[7] ;
; N/A   ; None              ; 10.009 ns       ; R0[7] ; B[7] ;
; N/A   ; None              ; 10.009 ns       ; R3[7] ; A[7] ;
; N/A   ; None              ; 10.006 ns       ; R1[3] ; B[3] ;
; N/A   ; None              ; 9.995 ns        ; R2[4] ; B[4] ;
; N/A   ; None              ; 9.977 ns        ; R1[1] ; A[1] ;
; N/A   ; None              ; 9.964 ns        ; R3[6] ; B[6] ;
; N/A   ; None              ; 9.963 ns        ; R1[5] ; A[5] ;
; N/A   ; None              ; 9.960 ns        ; R0[7] ; A[7] ;
; N/A   ; None              ; 9.923 ns        ; R2[0] ; B[0] ;
; N/A   ; None              ; 9.923 ns        ; R3[4] ; B[4] ;
; N/A   ; None              ; 9.863 ns        ; R2[0] ; A[0] ;
; N/A   ; None              ; 9.848 ns        ; R3[0] ; B[0] ;
; N/A   ; None              ; 9.785 ns        ; R3[0] ; A[0] ;
; N/A   ; None              ; 9.777 ns        ; R2[2] ; A[2] ;
; N/A   ; None              ; 9.771 ns        ; R2[4] ; A[4] ;
; N/A   ; None              ; 9.731 ns        ; R3[3] ; B[3] ;
; N/A   ; None              ; 9.727 ns        ; R2[6] ; A[6] ;
; N/A   ; None              ; 9.724 ns        ; R2[2] ; B[2] ;
; N/A   ; None              ; 9.724 ns        ; R3[1] ; A[1] ;
; N/A   ; None              ; 9.716 ns        ; R3[5] ; A[5] ;
; N/A   ; None              ; 9.707 ns        ; R3[5] ; B[5] ;
; N/A   ; None              ; 9.707 ns        ; R3[4] ; A[4] ;
; N/A   ; None              ; 9.653 ns        ; R1[5] ; B[5] ;
; N/A   ; None              ; 9.644 ns        ; R3[6] ; A[6] ;
; N/A   ; None              ; 8.210 ns        ; Rs[0] ; A[3] ;
; N/A   ; None              ; 7.650 ns        ; Rs[0] ; A[4] ;
; N/A   ; None              ; 6.860 ns        ; Rs[0] ; A[6] ;
; N/A   ; None              ; 6.814 ns        ; Rs[0] ; A[5] ;
; N/A   ; None              ; 6.687 ns        ; Rs[0] ; A[2] ;
; N/A   ; None              ; 6.679 ns        ; Rs[0] ; A[1] ;
; N/A   ; None              ; 6.651 ns        ; Rs[0] ; A[0] ;
; N/A   ; None              ; 6.574 ns        ; Rs[0] ; A[7] ;
; N/A   ; None              ; 5.847 ns        ; R1[7] ; B[7] ;
; N/A   ; None              ; 5.842 ns        ; R1[7] ; A[7] ;
+-------+-------------------+-----------------+-------+------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Tue Jun 28 22:05:50 2022
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off mux41 -c mux41 --timing_analysis_only
Info: Longest tpd from source pin "Rs[1]" to destination pin "A[3]" is 12.274 ns
    Info: 1: + IC(0.000 ns) + CELL(0.820 ns) = 0.820 ns; Loc. = PIN_F12; Fanout = 12; PIN Node = 'Rs[1]'
    Info: 2: + IC(5.371 ns) + CELL(0.437 ns) = 6.628 ns; Loc. = LCCOMB_X21_Y35_N30; Fanout = 1; COMB Node = 'lpm_mux41:inst|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[3]~8'
    Info: 3: + IC(1.187 ns) + CELL(0.420 ns) = 8.235 ns; Loc. = LCCOMB_X33_Y35_N18; Fanout = 1; COMB Node = 'lpm_mux41:inst|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[3]~9'
    Info: 4: + IC(1.261 ns) + CELL(2.778 ns) = 12.274 ns; Loc. = PIN_H16; Fanout = 0; PIN Node = 'A[3]'
    Info: Total cell delay = 4.455 ns ( 36.30 % )
    Info: Total interconnect delay = 7.819 ns ( 63.70 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 195 megabytes
    Info: Processing ended: Tue Jun 28 22:05:50 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


