<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2014.2 (64-bit)              -->
<!--                                                         -->
<!-- Copyright (c) 2001-2013 Xilinx Inc, All rights reserved -->

<Project Version="7" Minor="1" Path="D:/work/vhdl/financial-accelerator/financial-accelerator.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="4e2ff7e52c8942a2a1d606addac3b3f2"/>
    <Option Name="Part" Val="xc7k325tffg676-1"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="TargetLanguage" Val="VHDL"/>
    <Option Name="BoardPart" Val=""/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/imports/support/pcie_a7_vivado_pipe_clock.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../artixpcie/pcie_a7_vivado_example/pcie_a7_vivado_example.srcs/sources_1/imports/pcie_a7_vivado/example_design/support/pcie_a7_vivado_pipe_clock.v"/>
          <Attr Name="ImportTime" Val="1443263625"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vivado-essentials/pcie_a7_4x_pipe_clock.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="C:/Users/Bogdan/Desktop/xillybus/artix7-1.2c1_original/xillybus-eval-artix7-1.2c1/vivado-essentials/pcie_a7_4x_pipe_clock.v"/>
          <Attr Name="ImportTime" Val="1443258403"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vivado-essentials/pcie_a7_4x.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="C:/Users/Bogdan/Desktop/xillybus/artix7-1.2c1_original/xillybus-eval-artix7-1.2c1/vivado-essentials/pcie_a7_4x.v"/>
          <Attr Name="ImportTime" Val="1443258403"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/src/xillybus_core.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="C:/Users/Bogdan/Desktop/xillybus/artix7-1.2c1_original/xillybus-eval-artix7-1.2c1/vhdl/src/xillybus_core.v"/>
          <Attr Name="ImportTime" Val="1443258403"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/core/xillybus_core.ngc">
        <FileInfo>
          <Attr Name="ImportPath" Val="C:/Users/Bogdan/Desktop/xillybus/artix7-1.2c1_original/xillybus-eval-artix7-1.2c1/core/xillybus_core.ngc"/>
          <Attr Name="ImportTime" Val="1443258402"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/src/xillybus.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="C:/Users/Bogdan/Desktop/xillybus/artix7-1.2c1_original/xillybus-eval-artix7-1.2c1/vhdl/src/xillybus.v"/>
          <Attr Name="ImportTime" Val="1443258403"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/src/xillydemo.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="C:/Users/Bogdan/Desktop/xillybus/artix7-1.2c1_original/xillybus-eval-artix7-1.2c1/vhdl/src/xillydemo.vhd"/>
          <Attr Name="ImportTime" Val="1443258403"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/ip/pcie_a7_vivado/pcie_a7_vivado.upgrade_log">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../hw-acc-setup-testold.srcs/sources_1/ip/pcie_a7_vivado/pcie_a7_vivado.upgrade_log"/>
          <Attr Name="ImportTime" Val="1443264075"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/ip/fifo_8x2048/fifo_8x2048.upgrade_log">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../hw-acc-setup-testold.srcs/sources_1/ip/fifo_8x2048/fifo_8x2048.upgrade_log"/>
          <Attr Name="ImportTime" Val="1443264309"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/ip/fifo_32x512/fifo_32x512.upgrade_log">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../hw-acc-setup-testold.srcs/sources_1/ip/fifo_32x512/fifo_32x512.upgrade_log"/>
          <Attr Name="ImportTime" Val="1443264292"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="xillydemo"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type="Constrs"/>
      <File Path="$PSRCDIR/constrs_1/imports/vivado-essentials/xillydemo.xdc">
        <FileInfo>
          <Attr Name="ImportPath" Val="C:/Users/Bogdan/Desktop/xillybus/artix7-1.2c1_original/xillybus-eval-artix7-1.2c1/vivado-essentials/xillydemo.xdc"/>
          <Attr Name="ImportTime" Val="1443258403"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Filter Type="Srcs"/>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="xillydemo"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="SimMode" Val="post-implementation"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
    <FileSet Name="pcie_a7_vivado" Type="BlockSrcs" RelSrcDir="$PSRCDIR/pcie_a7_vivado">
      <File Path="$PSRCDIR/sources_1/ip/pcie_a7_vivado/pcie_a7_vivado.xci">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../hw-acc-setup-testold.srcs/sources_1/ip/pcie_a7_vivado/pcie_a7_vivado.xci"/>
          <Attr Name="ImportTime" Val="1456991263"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="pcie_a7_vivado"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="fifo_32x512" Type="BlockSrcs" RelSrcDir="$PSRCDIR/fifo_32x512">
      <File Path="$PSRCDIR/sources_1/ip/fifo_32x512/fifo_32x512.xci">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../hw-acc-setup-testold.srcs/sources_1/ip/fifo_32x512/fifo_32x512.xci"/>
          <Attr Name="ImportTime" Val="1456991264"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="fifo_32x512"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="fifo_8x2048" Type="BlockSrcs" RelSrcDir="$PSRCDIR/fifo_8x2048">
      <File Path="$PSRCDIR/sources_1/ip/fifo_8x2048/fifo_8x2048.xci">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../hw-acc-setup-testold.srcs/sources_1/ip/fifo_8x2048/fifo_8x2048.xci"/>
          <Attr Name="ImportTime" Val="1456991265"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="fifo_8x2048"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="k7" Type="Constrs" RelSrcDir="$PSRCDIR/k7">
      <File Path="$PSRCDIR/k7/imports/vivado-essentials/xillydemo.xdc">
        <FileInfo>
          <Attr Name="ImportPath" Val="C:/Users/Bogdan/Desktop/xillybus/kintex7-1.2c/vivado-essentials/xillydemo.xdc"/>
          <Attr Name="ImportTime" Val="1443256982"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
  </FileSets>
  <Runs Version="1" Minor="9">
    <Run Id="synth_2" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7k325tffg676-1" ConstrsSet="k7" Description="Vivado Synthesis Defaults" State="current">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2014"/>
        <Step Id="synth_design"/>
      </Strategy>
    </Run>
    <Run Id="pcie_a7_vivado_synth_1" Type="Ft3:Synth" SrcSet="pcie_a7_vivado" Part="xc7k325tffg676-1" ConstrsSet="pcie_a7_vivado" Description="Vivado Synthesis Defaults">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2014"/>
        <Step Id="synth_design"/>
      </Strategy>
    </Run>
    <Run Id="fifo_32x512_synth_1" Type="Ft3:Synth" SrcSet="fifo_32x512" Part="xc7k325tffg676-1" ConstrsSet="fifo_32x512" Description="Vivado Synthesis Defaults">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2014"/>
        <Step Id="synth_design"/>
      </Strategy>
    </Run>
    <Run Id="fifo_8x2048_synth_1" Type="Ft3:Synth" SrcSet="fifo_8x2048" Part="xc7k325tffg676-1" ConstrsSet="fifo_8x2048" Description="Vivado Synthesis Defaults">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2014"/>
        <Step Id="synth_design"/>
      </Strategy>
    </Run>
    <Run Id="impl_2" Type="Ft2:EntireDesign" Part="xc7k325tffg676-1" ConstrsSet="k7" Description="Vivado Implementation Defaults" State="current" SynthRun="synth_2">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2014"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
    <Run Id="pcie_a7_vivado_impl_1" Type="Ft2:EntireDesign" Part="xc7k325tffg676-1" ConstrsSet="pcie_a7_vivado" Description="Vivado Implementation Defaults" SynthRun="pcie_a7_vivado_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2014"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
    <Run Id="fifo_32x512_impl_1" Type="Ft2:EntireDesign" Part="xc7k325tffg676-1" ConstrsSet="fifo_32x512" Description="Vivado Implementation Defaults" SynthRun="fifo_32x512_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2014"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
    <Run Id="fifo_8x2048_impl_1" Type="Ft2:EntireDesign" Part="xc7k325tffg676-1" ConstrsSet="fifo_8x2048" Description="Vivado Implementation Defaults" SynthRun="fifo_8x2048_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2014"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
  </Runs>
</Project>
