Fitter report for CPU_RISCV_pipeline
Wed Jun 11 09:25:22 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Wed Jun 11 09:25:21 2025           ;
; Quartus Prime Version           ; 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Revision Name                   ; CPU_RISCV_pipeline                              ;
; Top-level Entity Name           ; CPU_RISCV_pipeline                              ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CGXFC7C7F23C8                                  ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 4,100 / 56,480 ( 7 % )                          ;
; Total registers                 ; 2770                                            ;
; Total pins                      ; 76 / 268 ( 28 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                           ;
; Total RAM Blocks                ; 0 / 686 ( 0 % )                                 ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                                 ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                                   ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                                   ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                                   ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                                   ;
; Total PLLs                      ; 0 / 13 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.0%      ;
;     Processor 3            ;   1.8%      ;
;     Processor 4            ;   1.8%      ;
;     Processor 5            ;   1.7%      ;
;     Processor 6            ;   1.7%      ;
;     Processor 7            ;   1.7%      ;
;     Processor 8            ;   1.6%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                              ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                            ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                  ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                             ;                  ;                       ;
; reset~inputCLKENA0                                                ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                             ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUControlEFlipFlop|out[0]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUControlEFlipFlop|out[0]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[0]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[0]~DUPLICATE          ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[1]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[1]~DUPLICATE          ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[3]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[3]~DUPLICATE          ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[5]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[5]~DUPLICATE          ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[7]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[7]~DUPLICATE          ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[9]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[9]~DUPLICATE          ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[10]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[10]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[11]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[11]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[12]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[12]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[13]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[13]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[15]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[15]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[16]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[16]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[17]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[17]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[20]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[20]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[21]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[21]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[23]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[23]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[25]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[25]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[26]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[26]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[27]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[27]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[30]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[30]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[31]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[31]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop:ALUSrcEFlipFlop|out[0]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ALUSrcEFlipFlop|out[0]~DUPLICATE             ;                  ;                       ;
; datapath:data_path|d_flip_flop:ImmExtEFlipFlop|out[0]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ImmExtEFlipFlop|out[0]~DUPLICATE             ;                  ;                       ;
; datapath:data_path|d_flip_flop:ImmExtEFlipFlop|out[9]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ImmExtEFlipFlop|out[9]~DUPLICATE             ;                  ;                       ;
; datapath:data_path|d_flip_flop:ImmExtEFlipFlop|out[10]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ImmExtEFlipFlop|out[10]~DUPLICATE            ;                  ;                       ;
; datapath:data_path|d_flip_flop:ImmExtEFlipFlop|out[15]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ImmExtEFlipFlop|out[15]~DUPLICATE            ;                  ;                       ;
; datapath:data_path|d_flip_flop:ImmExtEFlipFlop|out[16]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ImmExtEFlipFlop|out[16]~DUPLICATE            ;                  ;                       ;
; datapath:data_path|d_flip_flop:ImmExtEFlipFlop|out[17]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:ImmExtEFlipFlop|out[17]~DUPLICATE            ;                  ;                       ;
; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[4]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[4]~DUPLICATE                ;                  ;                       ;
; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[12]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[12]~DUPLICATE               ;                  ;                       ;
; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[13]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[13]~DUPLICATE               ;                  ;                       ;
; datapath:data_path|d_flip_flop:RdEFlipFlop|out[0]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:RdEFlipFlop|out[0]~DUPLICATE                 ;                  ;                       ;
; datapath:data_path|d_flip_flop:RdEFlipFlop|out[1]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:RdEFlipFlop|out[1]~DUPLICATE                 ;                  ;                       ;
; datapath:data_path|d_flip_flop:RdMFlipFlop|out[1]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:RdMFlipFlop|out[1]~DUPLICATE                 ;                  ;                       ;
; datapath:data_path|d_flip_flop:RdMFlipFlop|out[2]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:RdMFlipFlop|out[2]~DUPLICATE                 ;                  ;                       ;
; datapath:data_path|d_flip_flop:RdMFlipFlop|out[3]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:RdMFlipFlop|out[3]~DUPLICATE                 ;                  ;                       ;
; datapath:data_path|d_flip_flop:RdWFlipFlop|out[3]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:RdWFlipFlop|out[3]~DUPLICATE                 ;                  ;                       ;
; datapath:data_path|d_flip_flop:Rs1EFlipFlop|out[3]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:Rs1EFlipFlop|out[3]~DUPLICATE                ;                  ;                       ;
; datapath:data_path|d_flip_flop:Rs1EFlipFlop|out[4]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:Rs1EFlipFlop|out[4]~DUPLICATE                ;                  ;                       ;
; datapath:data_path|d_flip_flop:Rs2EFlipFlop|out[4]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:Rs2EFlipFlop|out[4]~DUPLICATE                ;                  ;                       ;
; datapath:data_path|d_flip_flop:regWriteMFlipFlop|out[0]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:regWriteMFlipFlop|out[0]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|d_flip_flop:regWriteWFlipFlop|out[0]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:regWriteWFlipFlop|out[0]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|d_flip_flop:resultSrcWFlipFlop|out[0]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:resultSrcWFlipFlop|out[0]~DUPLICATE          ;                  ;                       ;
; datapath:data_path|d_flip_flop:sizeMFlipFlop|out[2]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:sizeMFlipFlop|out[2]~DUPLICATE               ;                  ;                       ;
; datapath:data_path|d_flip_flop:writeDataMFlipFlop|out[0]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:writeDataMFlipFlop|out[0]~DUPLICATE          ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFFlipFlop|out[4]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFFlipFlop|out[4]~DUPLICATE     ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFFlipFlop|out[5]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFFlipFlop|out[5]~DUPLICATE     ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFFlipFlop|out[23]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFFlipFlop|out[23]~DUPLICATE    ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFFlipFlop|out[24]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFFlipFlop|out[24]~DUPLICATE    ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFFlipFlop|out[25]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFFlipFlop|out[25]~DUPLICATE    ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFFlipFlop|out[29]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFFlipFlop|out[29]~DUPLICATE    ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:instrDFlipFlop|out[23] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:instrDFlipFlop|out[23]~DUPLICATE ;                  ;                       ;
; datapath:data_path|data_memory:dataMemory|MEMORY[12][1]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|data_memory:dataMemory|MEMORY[12][1]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|data_memory:dataMemory|MEMORY[13][1]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|data_memory:dataMemory|MEMORY[13][1]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|data_memory:dataMemory|MEMORY[21][4]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|data_memory:dataMemory|MEMORY[21][4]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|data_memory:dataMemory|MEMORY[23][6]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|data_memory:dataMemory|MEMORY[23][6]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|data_memory:dataMemory|MEMORY[44][7]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|data_memory:dataMemory|MEMORY[44][7]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|data_memory:dataMemory|MEMORY[51][4]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|data_memory:dataMemory|MEMORY[51][4]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|data_memory:dataMemory|MEMORY[67][5]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|data_memory:dataMemory|MEMORY[67][5]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|data_memory:dataMemory|MEMORY[68][4]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|data_memory:dataMemory|MEMORY[68][4]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|data_memory:dataMemory|MEMORY[68][6]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|data_memory:dataMemory|MEMORY[68][6]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|data_memory:dataMemory|MEMORY[69][4]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|data_memory:dataMemory|MEMORY[69][4]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|data_memory:dataMemory|MEMORY[73][2]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|data_memory:dataMemory|MEMORY[73][2]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|data_memory:dataMemory|MEMORY[82][4]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|data_memory:dataMemory|MEMORY[82][4]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|data_memory:dataMemory|MEMORY[83][4]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|data_memory:dataMemory|MEMORY[83][4]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|data_memory:dataMemory|MEMORY[94][5]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|data_memory:dataMemory|MEMORY[94][5]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|data_memory:dataMemory|MEMORY[96][1]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|data_memory:dataMemory|MEMORY[96][1]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|data_memory:dataMemory|MEMORY[98][7]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|data_memory:dataMemory|MEMORY[98][7]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|data_memory:dataMemory|MEMORY[99][6]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|data_memory:dataMemory|MEMORY[99][6]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|data_memory:dataMemory|MEMORY[99][7]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|data_memory:dataMemory|MEMORY[99][7]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[1][19]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[1][19]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[2][6]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[2][6]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[3][1]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[3][1]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[3][6]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[3][6]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[3][7]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[3][7]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[3][19]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[3][19]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[3][21]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[3][21]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[3][22]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[3][22]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[3][23]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[3][23]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[3][26]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[3][26]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[4][0]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[4][0]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[4][1]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[4][1]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[5][11]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[5][11]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[5][28]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[5][28]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[6][19]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[6][19]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[6][26]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[6][26]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[7][9]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[7][9]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[8][5]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[8][5]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[8][27]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[8][27]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[9][0]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[9][0]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[9][19]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[9][19]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[16][3]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[16][3]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[16][8]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[16][8]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[16][9]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[16][9]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[16][26]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[16][26]~DUPLICATE      ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[18][4]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[18][4]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[18][7]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[18][7]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[18][20]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[18][20]~DUPLICATE      ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[19][25]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[19][25]~DUPLICATE      ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[20][20]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[20][20]~DUPLICATE      ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[20][29]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[20][29]~DUPLICATE      ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[21][10]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[21][10]~DUPLICATE      ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[21][12]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[21][12]~DUPLICATE      ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[21][13]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[21][13]~DUPLICATE      ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[21][18]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[21][18]~DUPLICATE      ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[22][3]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[22][3]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[22][15]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[22][15]~DUPLICATE      ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[23][11]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[23][11]~DUPLICATE      ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[24][6]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[24][6]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[24][8]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[24][8]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[24][12]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[24][12]~DUPLICATE      ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[24][16]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[24][16]~DUPLICATE      ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[24][26]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[24][26]~DUPLICATE      ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[26][6]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[26][6]~DUPLICATE       ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[26][13]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[26][13]~DUPLICATE      ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[26][22]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[26][22]~DUPLICATE      ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[26][30]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[26][30]~DUPLICATE      ;                  ;                       ;
+-------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8132 ) ; 0.00 % ( 0 / 8132 )        ; 0.00 % ( 0 / 8132 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8132 ) ; 0.00 % ( 0 / 8132 )        ; 0.00 % ( 0 / 8132 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8132 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/brahim/Desktop/CPU_RISCV_pipeline/output_files/CPU_RISCV_pipeline.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4,100 / 56,480        ; 7 %   ;
; ALMs needed [=A-B+C]                                        ; 4,100                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4,445 / 56,480        ; 8 %   ;
;         [a] ALMs used for LUT logic and registers           ; 929                   ;       ;
;         [b] ALMs used for LUT logic                         ; 3,146                 ;       ;
;         [c] ALMs used for registers                         ; 370                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 384 / 56,480          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 39 / 56,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 3                     ;       ;
;         [c] Due to LAB input limits                         ; 36                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 551 / 5,648           ; 10 %  ;
;     -- Logic LABs                                           ; 551                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 5,326                 ;       ;
;     -- 7 input functions                                    ; 12                    ;       ;
;     -- 6 input functions                                    ; 3,096                 ;       ;
;     -- 5 input functions                                    ; 802                   ;       ;
;     -- 4 input functions                                    ; 300                   ;       ;
;     -- <=3 input functions                                  ; 1,116                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 293                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,770                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,597 / 112,960       ; 2 %   ;
;         -- Secondary logic registers                        ; 173 / 112,960         ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,652                 ;       ;
;         -- Routing optimization registers                   ; 118                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 76 / 268              ; 28 %  ;
;     -- Clock pins                                           ; 3 / 11                ; 27 %  ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 686               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 7,024,640         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 156               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 7                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 1                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.5% / 3.6% / 3.5%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 44.0% / 46.0% / 38.7% ;       ;
; Maximum fan-out                                             ; 2770                  ;       ;
; Highest non-global fan-out                                  ; 580                   ;       ;
; Total fan-out                                               ; 37758                 ;       ;
; Average fan-out                                             ; 4.42                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4100 / 56480 ( 7 % )   ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 4100                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4445 / 56480 ( 8 % )   ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 929                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 3146                   ; 0                              ;
;         [c] ALMs used for registers                         ; 370                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 384 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 39 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 3                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 36                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 551 / 5648 ( 10 % )    ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 551                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 5326                   ; 0                              ;
;     -- 7 input functions                                    ; 12                     ; 0                              ;
;     -- 6 input functions                                    ; 3096                   ; 0                              ;
;     -- 5 input functions                                    ; 802                    ; 0                              ;
;     -- 4 input functions                                    ; 300                    ; 0                              ;
;     -- <=3 input functions                                  ; 1116                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 293                    ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 2597 / 112960 ( 2 % )  ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 173 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 2652                   ; 0                              ;
;         -- Routing optimization registers                   ; 118                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 76                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 0                      ; 0                              ;
; Clock enable block                                          ; 2 / 122 ( 1 % )        ; 0 / 122 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 37758                  ; 0                              ;
;     -- Registered Connections                               ; 14310                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 2                      ; 0                              ;
;     -- Output Ports                                         ; 74                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk   ; M16   ; 5B       ; 89           ; 35           ; 60           ; 2770                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset ; M9    ; 3B       ; 32           ; 0            ; 0            ; 2090                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; cycle_number[0] ; AB21  ; 4A       ; 58           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cycle_number[1] ; Y17   ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cycle_number[2] ; AB20  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cycle_number[3] ; T14   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cycle_number[4] ; P14   ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cycle_number[5] ; AA17  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cycle_number[6] ; W19   ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cycle_number[7] ; U15   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cycle_number[8] ; AA18  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; done            ; A8    ; 8A       ; 30           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[0]           ; M7    ; 3A       ; 8            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[10]          ; M8    ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[11]          ; L19   ; 5B       ; 89           ; 38           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[12]          ; H6    ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[13]          ; R5    ; 3A       ; 2            ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[14]          ; C8    ; 8A       ; 28           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[15]          ; B7    ; 8A       ; 32           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[16]          ; B6    ; 8A       ; 32           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[17]          ; E10   ; 8A       ; 32           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[18]          ; W8    ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[19]          ; R6    ; 3A       ; 2            ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[1]           ; T9    ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[20]          ; P7    ; 3A       ; 8            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[21]          ; N6    ; 3A       ; 4            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[22]          ; D7    ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[23]          ; AB12  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[24]          ; U7    ; 3A       ; 2            ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[25]          ; V6    ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[26]          ; L18   ; 5B       ; 89           ; 38           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[27]          ; E9    ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[28]          ; U6    ; 3A       ; 6            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[29]          ; D17   ; 7A       ; 70           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[2]           ; E7    ; 8A       ; 26           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[30]          ; U10   ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[31]          ; W9    ; 3A       ; 4            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[3]           ; G6    ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[4]           ; AA7   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[5]           ; K21   ; 5B       ; 89           ; 38           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[6]           ; P6    ; 3A       ; 4            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[7]           ; H10   ; 7A       ; 58           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[8]           ; F7    ; 8A       ; 26           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[9]           ; U8    ; 3A       ; 2            ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[0]    ; V10   ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[10]   ; V9    ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[11]   ; J9    ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[12]   ; Y10   ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[13]   ; V13   ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[14]   ; R7    ; 3A       ; 8            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[15]   ; T10   ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[16]   ; K22   ; 5B       ; 89           ; 38           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[17]   ; M21   ; 5B       ; 89           ; 37           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[18]   ; T7    ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[19]   ; N16   ; 5B       ; 89           ; 35           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[1]    ; M20   ; 5B       ; 89           ; 37           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[20]   ; D9    ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[21]   ; R9    ; 3B       ; 34           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[22]   ; M6    ; 3A       ; 8            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[23]   ; AA10  ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[24]   ; AB5   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[25]   ; N8    ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[26]   ; A5    ; 8A       ; 34           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[27]   ; AB6   ; 3B       ; 26           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[28]   ; A7    ; 8A       ; 30           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[29]   ; C9    ; 8A       ; 34           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[2]    ; AB7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[30]   ; AA9   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[31]   ; T8    ; 3A       ; 6            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[3]    ; P8    ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[4]    ; G8    ; 8A       ; 38           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[5]    ; U11   ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[6]    ; D6    ; 8A       ; 30           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[7]    ; AA8   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[8]    ; AB8   ; 3B       ; 30           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[9]    ; C6    ; 8A       ; 30           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 20 / 32 ( 63 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 11 / 48 ( 23 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 8 / 16 ( 50 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 2 / 80 ( 3 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 19 / 32 ( 59 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; register3[26]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; register3[28]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A8       ; 473        ; 8A       ; done                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; pc[4]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA8      ; 108        ; 3B       ; register3[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA9      ; 115        ; 3B       ; register3[30]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA10     ; 113        ; 3B       ; register3[23]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; cycle_number[5]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA18     ; 155        ; 4A       ; cycle_number[8]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; register3[24]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB6      ; 100        ; 3B       ; register3[27]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB7      ; 107        ; 3B       ; register3[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB8      ; 110        ; 3B       ; register3[8]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; pc[23]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; cycle_number[2]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 150        ; 4A       ; cycle_number[0]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; pc[16]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B7       ; 472        ; 8A       ; pc[15]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; register3[9]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; pc[14]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C9       ; 467        ; 8A       ; register3[29]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; register3[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D7       ; 478        ; 8A       ; pc[22]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; register3[20]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; pc[29]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; pc[2]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; pc[27]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E10      ; 469        ; 8A       ; pc[17]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; pc[8]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; pc[3]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; register3[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; pc[12]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; pc[7]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; register3[11]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; pc[5]                           ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K22      ; 291        ; 5B       ; register3[16]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; pc[26]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L19      ; 288        ; 5B       ; pc[11]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; register3[22]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M7       ; 66         ; 3A       ; pc[0]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M8       ; 112        ; 3B       ; pc[10]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M9       ; 114        ; 3B       ; reset                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; register3[1]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M21      ; 287        ; 5B       ; register3[17]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; pc[21]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; register3[25]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; register3[19]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; pc[6]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P7       ; 67         ; 3A       ; pc[20]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P8       ; 104        ; 3B       ; register3[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; cycle_number[4]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; pc[13]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R6       ; 52         ; 3A       ; pc[19]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R7       ; 65         ; 3A       ; register3[14]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; register3[21]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; register3[18]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T8       ; 62         ; 3A       ; register3[31]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T9       ; 109        ; 3B       ; pc[1]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 117        ; 3B       ; register3[15]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; cycle_number[3]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; pc[28]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U7       ; 53         ; 3A       ; pc[24]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U8       ; 55         ; 3A       ; pc[9]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; pc[30]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 120        ; 3B       ; register3[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; cycle_number[7]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; pc[25]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; register3[10]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 103        ; 3B       ; register3[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; register3[13]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; pc[18]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W9       ; 59         ; 3A       ; pc[31]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; cycle_number[6]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; register3[12]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; cycle_number[1]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; cycle_number[0] ; Incomplete set of assignments ;
; cycle_number[1] ; Incomplete set of assignments ;
; cycle_number[2] ; Incomplete set of assignments ;
; cycle_number[3] ; Incomplete set of assignments ;
; cycle_number[4] ; Incomplete set of assignments ;
; cycle_number[5] ; Incomplete set of assignments ;
; cycle_number[6] ; Incomplete set of assignments ;
; cycle_number[7] ; Incomplete set of assignments ;
; cycle_number[8] ; Incomplete set of assignments ;
; done            ; Incomplete set of assignments ;
; register3[0]    ; Incomplete set of assignments ;
; register3[1]    ; Incomplete set of assignments ;
; register3[2]    ; Incomplete set of assignments ;
; register3[3]    ; Incomplete set of assignments ;
; register3[4]    ; Incomplete set of assignments ;
; register3[5]    ; Incomplete set of assignments ;
; register3[6]    ; Incomplete set of assignments ;
; register3[7]    ; Incomplete set of assignments ;
; register3[8]    ; Incomplete set of assignments ;
; register3[9]    ; Incomplete set of assignments ;
; register3[10]   ; Incomplete set of assignments ;
; register3[11]   ; Incomplete set of assignments ;
; register3[12]   ; Incomplete set of assignments ;
; register3[13]   ; Incomplete set of assignments ;
; register3[14]   ; Incomplete set of assignments ;
; register3[15]   ; Incomplete set of assignments ;
; register3[16]   ; Incomplete set of assignments ;
; register3[17]   ; Incomplete set of assignments ;
; register3[18]   ; Incomplete set of assignments ;
; register3[19]   ; Incomplete set of assignments ;
; register3[20]   ; Incomplete set of assignments ;
; register3[21]   ; Incomplete set of assignments ;
; register3[22]   ; Incomplete set of assignments ;
; register3[23]   ; Incomplete set of assignments ;
; register3[24]   ; Incomplete set of assignments ;
; register3[25]   ; Incomplete set of assignments ;
; register3[26]   ; Incomplete set of assignments ;
; register3[27]   ; Incomplete set of assignments ;
; register3[28]   ; Incomplete set of assignments ;
; register3[29]   ; Incomplete set of assignments ;
; register3[30]   ; Incomplete set of assignments ;
; register3[31]   ; Incomplete set of assignments ;
; pc[0]           ; Incomplete set of assignments ;
; pc[1]           ; Incomplete set of assignments ;
; pc[2]           ; Incomplete set of assignments ;
; pc[3]           ; Incomplete set of assignments ;
; pc[4]           ; Incomplete set of assignments ;
; pc[5]           ; Incomplete set of assignments ;
; pc[6]           ; Incomplete set of assignments ;
; pc[7]           ; Incomplete set of assignments ;
; pc[8]           ; Incomplete set of assignments ;
; pc[9]           ; Incomplete set of assignments ;
; pc[10]          ; Incomplete set of assignments ;
; pc[11]          ; Incomplete set of assignments ;
; pc[12]          ; Incomplete set of assignments ;
; pc[13]          ; Incomplete set of assignments ;
; pc[14]          ; Incomplete set of assignments ;
; pc[15]          ; Incomplete set of assignments ;
; pc[16]          ; Incomplete set of assignments ;
; pc[17]          ; Incomplete set of assignments ;
; pc[18]          ; Incomplete set of assignments ;
; pc[19]          ; Incomplete set of assignments ;
; pc[20]          ; Incomplete set of assignments ;
; pc[21]          ; Incomplete set of assignments ;
; pc[22]          ; Incomplete set of assignments ;
; pc[23]          ; Incomplete set of assignments ;
; pc[24]          ; Incomplete set of assignments ;
; pc[25]          ; Incomplete set of assignments ;
; pc[26]          ; Incomplete set of assignments ;
; pc[27]          ; Incomplete set of assignments ;
; pc[28]          ; Incomplete set of assignments ;
; pc[29]          ; Incomplete set of assignments ;
; pc[30]          ; Incomplete set of assignments ;
; pc[31]          ; Incomplete set of assignments ;
; clk             ; Incomplete set of assignments ;
; reset           ; Incomplete set of assignments ;
; cycle_number[0] ; Missing location assignment   ;
; cycle_number[1] ; Missing location assignment   ;
; cycle_number[2] ; Missing location assignment   ;
; cycle_number[3] ; Missing location assignment   ;
; cycle_number[4] ; Missing location assignment   ;
; cycle_number[5] ; Missing location assignment   ;
; cycle_number[6] ; Missing location assignment   ;
; cycle_number[7] ; Missing location assignment   ;
; cycle_number[8] ; Missing location assignment   ;
; done            ; Missing location assignment   ;
; register3[0]    ; Missing location assignment   ;
; register3[1]    ; Missing location assignment   ;
; register3[2]    ; Missing location assignment   ;
; register3[3]    ; Missing location assignment   ;
; register3[4]    ; Missing location assignment   ;
; register3[5]    ; Missing location assignment   ;
; register3[6]    ; Missing location assignment   ;
; register3[7]    ; Missing location assignment   ;
; register3[8]    ; Missing location assignment   ;
; register3[9]    ; Missing location assignment   ;
; register3[10]   ; Missing location assignment   ;
; register3[11]   ; Missing location assignment   ;
; register3[12]   ; Missing location assignment   ;
; register3[13]   ; Missing location assignment   ;
; register3[14]   ; Missing location assignment   ;
; register3[15]   ; Missing location assignment   ;
; register3[16]   ; Missing location assignment   ;
; register3[17]   ; Missing location assignment   ;
; register3[18]   ; Missing location assignment   ;
; register3[19]   ; Missing location assignment   ;
; register3[20]   ; Missing location assignment   ;
; register3[21]   ; Missing location assignment   ;
; register3[22]   ; Missing location assignment   ;
; register3[23]   ; Missing location assignment   ;
; register3[24]   ; Missing location assignment   ;
; register3[25]   ; Missing location assignment   ;
; register3[26]   ; Missing location assignment   ;
; register3[27]   ; Missing location assignment   ;
; register3[28]   ; Missing location assignment   ;
; register3[29]   ; Missing location assignment   ;
; register3[30]   ; Missing location assignment   ;
; register3[31]   ; Missing location assignment   ;
; pc[0]           ; Missing location assignment   ;
; pc[1]           ; Missing location assignment   ;
; pc[2]           ; Missing location assignment   ;
; pc[3]           ; Missing location assignment   ;
; pc[4]           ; Missing location assignment   ;
; pc[5]           ; Missing location assignment   ;
; pc[6]           ; Missing location assignment   ;
; pc[7]           ; Missing location assignment   ;
; pc[8]           ; Missing location assignment   ;
; pc[9]           ; Missing location assignment   ;
; pc[10]          ; Missing location assignment   ;
; pc[11]          ; Missing location assignment   ;
; pc[12]          ; Missing location assignment   ;
; pc[13]          ; Missing location assignment   ;
; pc[14]          ; Missing location assignment   ;
; pc[15]          ; Missing location assignment   ;
; pc[16]          ; Missing location assignment   ;
; pc[17]          ; Missing location assignment   ;
; pc[18]          ; Missing location assignment   ;
; pc[19]          ; Missing location assignment   ;
; pc[20]          ; Missing location assignment   ;
; pc[21]          ; Missing location assignment   ;
; pc[22]          ; Missing location assignment   ;
; pc[23]          ; Missing location assignment   ;
; pc[24]          ; Missing location assignment   ;
; pc[25]          ; Missing location assignment   ;
; pc[26]          ; Missing location assignment   ;
; pc[27]          ; Missing location assignment   ;
; pc[28]          ; Missing location assignment   ;
; pc[29]          ; Missing location assignment   ;
; pc[30]          ; Missing location assignment   ;
; pc[31]          ; Missing location assignment   ;
; clk             ; Missing location assignment   ;
; reset           ; Missing location assignment   ;
+-----------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------+-------------------------+--------------+
; Compilation Hierarchy Node                       ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                             ; Entity Name             ; Library Name ;
+--------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------+-------------------------+--------------+
; |CPU_RISCV_pipeline                              ; 4100.0 (5.0)         ; 4444.5 (5.0)                     ; 383.0 (0.0)                                       ; 38.5 (0.0)                       ; 0.0 (0.0)            ; 5326 (10)           ; 2770 (9)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 76   ; 0            ; |CPU_RISCV_pipeline                                                             ; CPU_RISCV_pipeline      ; work         ;
;    |Control_unit_pipeline:control|               ; 12.3 (9.2)           ; 13.0 (9.4)                       ; 0.7 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 31 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|Control_unit_pipeline:control                               ; Control_unit_pipeline   ; work         ;
;       |ALU_decoder:alu_dec|                      ; 1.0 (1.0)            ; 1.9 (1.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|Control_unit_pipeline:control|ALU_decoder:alu_dec           ; ALU_decoder             ; work         ;
;       |Inst_decoder:Imm_choice|                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|Control_unit_pipeline:control|Inst_decoder:Imm_choice       ; Inst_decoder            ; work         ;
;       |Size_decoder:size_data|                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|Control_unit_pipeline:control|Size_decoder:size_data        ; Size_decoder            ; work         ;
;    |Hazard_unit:hazard_unit|                     ; 11.3 (11.3)          ; 14.0 (14.0)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|Hazard_unit:hazard_unit                                     ; Hazard_unit             ; work         ;
;    |datapath:data_path|                          ; 4071.4 (5.7)         ; 4412.5 (5.7)                     ; 379.6 (0.0)                                       ; 38.4 (0.0)                       ; 0.0 (0.0)            ; 5255 (8)            ; 2761 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path                                          ; datapath                ; work         ;
;       |adder:PCTargetEAdder|                     ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|adder:PCTargetEAdder                     ; adder                   ; work         ;
;       |adder:add4ToPCF|                          ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|adder:add4ToPCF                          ; adder                   ; work         ;
;       |alu:ALU|                                  ; 319.3 (319.3)        ; 325.1 (325.1)                    ; 11.9 (11.9)                                       ; 6.0 (6.0)                        ; 0.0 (0.0)            ; 463 (463)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|alu:ALU                                  ; alu                     ; work         ;
;       |d_flip_flop:ALUControlEFlipFlop|          ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:ALUControlEFlipFlop          ; d_flip_flop             ; work         ;
;       |d_flip_flop:ALUResultMFlipFlop|           ; 10.5 (10.5)          ; 13.9 (13.9)                      ; 3.9 (3.9)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:ALUResultMFlipFlop           ; d_flip_flop             ; work         ;
;       |d_flip_flop:ALUResultWFlipFlop|           ; 8.2 (8.2)            ; 9.5 (9.5)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:ALUResultWFlipFlop           ; d_flip_flop             ; work         ;
;       |d_flip_flop:ALUSrcEFlipFlop|              ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:ALUSrcEFlipFlop              ; d_flip_flop             ; work         ;
;       |d_flip_flop:ImmExtEFlipFlop|              ; 9.0 (9.0)            ; 9.7 (9.7)                        ; 0.9 (0.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:ImmExtEFlipFlop              ; d_flip_flop             ; work         ;
;       |d_flip_flop:ImmExtMFlipFlop|              ; 5.0 (5.0)            ; 6.9 (6.9)                        ; 2.1 (2.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:ImmExtMFlipFlop              ; d_flip_flop             ; work         ;
;       |d_flip_flop:ImmExtWFlipFlop|              ; 6.3 (6.3)            ; 6.7 (6.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:ImmExtWFlipFlop              ; d_flip_flop             ; work         ;
;       |d_flip_flop:PCEFlipFlop|                  ; 0.0 (0.0)            ; 10.8 (10.8)                      ; 10.8 (10.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:PCEFlipFlop                  ; d_flip_flop             ; work         ;
;       |d_flip_flop:PCPlus4EFlipFlop|             ; 5.4 (5.4)            ; 9.2 (9.2)                        ; 4.1 (4.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:PCPlus4EFlipFlop             ; d_flip_flop             ; work         ;
;       |d_flip_flop:PCPlus4MFlipFlop|             ; 6.8 (6.8)            ; 10.3 (10.3)                      ; 3.6 (3.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:PCPlus4MFlipFlop             ; d_flip_flop             ; work         ;
;       |d_flip_flop:PCPlus4WFlipFlop|             ; 8.6 (8.6)            ; 9.3 (9.3)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:PCPlus4WFlipFlop             ; d_flip_flop             ; work         ;
;       |d_flip_flop:PCTargetMFlipFlop|            ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:PCTargetMFlipFlop            ; d_flip_flop             ; work         ;
;       |d_flip_flop:PCTargetWFlipFlop|            ; 5.5 (5.5)            ; 10.5 (10.5)                      ; 5.2 (5.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:PCTargetWFlipFlop            ; d_flip_flop             ; work         ;
;       |d_flip_flop:RD1EFlipFlop|                 ; 235.0 (235.0)        ; 255.0 (255.0)                    ; 22.8 (22.8)                                       ; 2.8 (2.8)                        ; 0.0 (0.0)            ; 352 (352)           ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:RD1EFlipFlop                 ; d_flip_flop             ; work         ;
;       |d_flip_flop:RD2EFlipFlop|                 ; 232.6 (232.6)        ; 250.9 (250.9)                    ; 19.7 (19.7)                                       ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 352 (352)           ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:RD2EFlipFlop                 ; d_flip_flop             ; work         ;
;       |d_flip_flop:RdEFlipFlop|                  ; 1.3 (1.3)            ; 2.0 (2.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:RdEFlipFlop                  ; d_flip_flop             ; work         ;
;       |d_flip_flop:RdMFlipFlop|                  ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:RdMFlipFlop                  ; d_flip_flop             ; work         ;
;       |d_flip_flop:RdWFlipFlop|                  ; 1.2 (1.2)            ; 1.6 (1.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:RdWFlipFlop                  ; d_flip_flop             ; work         ;
;       |d_flip_flop:Rs1EFlipFlop|                 ; 1.4 (1.4)            ; 2.0 (2.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:Rs1EFlipFlop                 ; d_flip_flop             ; work         ;
;       |d_flip_flop:Rs2EFlipFlop|                 ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:Rs2EFlipFlop                 ; d_flip_flop             ; work         ;
;       |d_flip_flop:beqEFlipFlop|                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:beqEFlipFlop                 ; d_flip_flop             ; work         ;
;       |d_flip_flop:bgeEFlipFlop|                 ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:bgeEFlipFlop                 ; d_flip_flop             ; work         ;
;       |d_flip_flop:bgeuranchEFlipFlop|           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:bgeuranchEFlipFlop           ; d_flip_flop             ; work         ;
;       |d_flip_flop:bltEFlipFlop|                 ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:bltEFlipFlop                 ; d_flip_flop             ; work         ;
;       |d_flip_flop:bltuEFlipFlop|                ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:bltuEFlipFlop                ; d_flip_flop             ; work         ;
;       |d_flip_flop:bneEFlipFlop|                 ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:bneEFlipFlop                 ; d_flip_flop             ; work         ;
;       |d_flip_flop:jumpEFlipFlop|                ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:jumpEFlipFlop                ; d_flip_flop             ; work         ;
;       |d_flip_flop:memWriteEFlipFlop|            ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:memWriteEFlipFlop            ; d_flip_flop             ; work         ;
;       |d_flip_flop:memWriteMFlipFlop|            ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:memWriteMFlipFlop            ; d_flip_flop             ; work         ;
;       |d_flip_flop:readDataWFlipFlop|            ; 13.9 (13.9)          ; 13.7 (13.7)                      ; 0.2 (0.2)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 6 (6)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:readDataWFlipFlop            ; d_flip_flop             ; work         ;
;       |d_flip_flop:regWriteEFlipFlop|            ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:regWriteEFlipFlop            ; d_flip_flop             ; work         ;
;       |d_flip_flop:regWriteMFlipFlop|            ; 0.2 (0.2)            ; 0.4 (0.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:regWriteMFlipFlop            ; d_flip_flop             ; work         ;
;       |d_flip_flop:regWriteWFlipFlop|            ; 0.3 (0.3)            ; 0.4 (0.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:regWriteWFlipFlop            ; d_flip_flop             ; work         ;
;       |d_flip_flop:resultSrcEFlipFlop|           ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:resultSrcEFlipFlop           ; d_flip_flop             ; work         ;
;       |d_flip_flop:resultSrcMFlipFlop|           ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:resultSrcMFlipFlop           ; d_flip_flop             ; work         ;
;       |d_flip_flop:resultSrcWFlipFlop|           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:resultSrcWFlipFlop           ; d_flip_flop             ; work         ;
;       |d_flip_flop:sizeEFlipFlop|                ; 3.3 (3.3)            ; 3.6 (3.6)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:sizeEFlipFlop                ; d_flip_flop             ; work         ;
;       |d_flip_flop:sizeMFlipFlop|                ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:sizeMFlipFlop                ; d_flip_flop             ; work         ;
;       |d_flip_flop:writeDataMFlipFlop|           ; 9.4 (9.4)            ; 10.2 (10.2)                      ; 1.0 (1.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop:writeDataMFlipFlop           ; d_flip_flop             ; work         ;
;       |d_flip_flop_with_enable:PCDFlipFlop|      ; 6.1 (6.1)            ; 8.3 (8.3)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop_with_enable:PCDFlipFlop      ; d_flip_flop_with_enable ; work         ;
;       |d_flip_flop_with_enable:PCFFlipFlop|      ; 16.3 (16.3)          ; 16.2 (16.2)                      ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop_with_enable:PCFFlipFlop      ; d_flip_flop_with_enable ; work         ;
;       |d_flip_flop_with_enable:PCPlus4DFlipFlop| ; 8.7 (8.7)            ; 8.7 (8.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop_with_enable:PCPlus4DFlipFlop ; d_flip_flop_with_enable ; work         ;
;       |d_flip_flop_with_enable:instrDFlipFlop|   ; 8.8 (8.8)            ; 9.2 (9.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|d_flip_flop_with_enable:instrDFlipFlop   ; d_flip_flop_with_enable ; work         ;
;       |data_memory:dataMemory|                   ; 2786.5 (2786.5)      ; 2868.3 (2868.3)                  ; 103.5 (103.5)                                     ; 21.7 (21.7)                      ; 0.0 (0.0)            ; 3739 (3739)         ; 1042 (1042)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|data_memory:dataMemory                   ; data_memory             ; work         ;
;       |five_to_one_mux:ResultWMux|               ; 27.5 (27.5)          ; 28.4 (28.4)                      ; 1.0 (1.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 66 (66)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|five_to_one_mux:ResultWMux               ; five_to_one_mux         ; work         ;
;       |immediate_extend:extend|                  ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|immediate_extend:extend                  ; immediate_extend        ; work         ;
;       |instruction_memory:instructionMemory|     ; 23.5 (23.5)          ; 24.0 (24.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|instruction_memory:instructionMemory     ; instruction_memory      ; work         ;
;       |register_file:registers|                  ; 209.1 (209.1)        ; 386.5 (386.5)                    ; 180.5 (180.5)                                     ; 3.1 (3.1)                        ; 0.0 (0.0)            ; 39 (39)             ; 1039 (1039)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|register_file:registers                  ; register_file           ; work         ;
;       |three_to_one_mux:SrcAEMux|                ; 22.1 (22.1)          ; 22.0 (22.0)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 34 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|three_to_one_mux:SrcAEMux                ; three_to_one_mux        ; work         ;
;       |three_to_one_mux:writeDataEMux|           ; 13.4 (13.4)          ; 17.5 (17.5)                      ; 4.2 (4.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|three_to_one_mux:writeDataEMux           ; three_to_one_mux        ; work         ;
;       |two_to_one_mux:SrcBEMux|                  ; 19.3 (19.3)          ; 19.1 (19.1)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 39 (39)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_RISCV_pipeline|datapath:data_path|two_to_one_mux:SrcBEMux                  ; two_to_one_mux          ; work         ;
+--------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------+-------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; cycle_number[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cycle_number[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cycle_number[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cycle_number[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cycle_number[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cycle_number[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cycle_number[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cycle_number[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cycle_number[8] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; done            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[13]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[14]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[15]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[16]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[17]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[18]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[19]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[20]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[21]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[22]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[23]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[24]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[25]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[26]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[27]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[28]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[29]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[30]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[31]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[4]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[5]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[6]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[7]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[8]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[9]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[10]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[11]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[12]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[13]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[14]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[15]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[16]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[17]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[18]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[19]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[20]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[21]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[22]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[23]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[24]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[25]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[26]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[27]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[28]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[29]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[30]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[31]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
; reset               ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                  ; Location             ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Hazard_unit:hazard_unit|FlushE                                        ; LABCELL_X12_Y46_N36  ; 195     ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Hazard_unit:hazard_unit|StallD~5                                      ; LABCELL_X17_Y46_N18  ; 41      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; clk                                                                   ; PIN_M16              ; 2770    ; Clock                   ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; datapath:data_path|PCSrcE                                             ; LABCELL_X11_Y44_N18  ; 131     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[12]~3            ; LABCELL_X12_Y51_N3   ; 16      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[18]~4            ; MLABCELL_X25_Y53_N12 ; 8       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[30]~5            ; LABCELL_X13_Y45_N9   ; 15      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|d_flip_flop_with_enable:PCFFlipFlop|out[0]~0       ; LABCELL_X12_Y43_N54  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|d_flip_flop_with_enable:PCPlus4DFlipFlop|out[12]~0 ; LABCELL_X12_Y44_N48  ; 95      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[0][7]~7              ; MLABCELL_X28_Y48_N18 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[100][7]~631          ; LABCELL_X18_Y60_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[101][7]~643          ; LABCELL_X13_Y54_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[102][7]~727          ; LABCELL_X17_Y51_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[103][7]~739          ; MLABCELL_X15_Y57_N42 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[104][7]~589          ; MLABCELL_X15_Y56_N42 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[105][7]~601          ; LABCELL_X27_Y52_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[106][7]~703          ; LABCELL_X27_Y53_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[107][7]~715          ; MLABCELL_X25_Y58_N24 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[108][7]~637          ; LABCELL_X13_Y55_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[109][7]~649          ; LABCELL_X13_Y53_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[10][7]~67            ; LABCELL_X33_Y49_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[110][7]~751          ; LABCELL_X13_Y56_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[111][7]~763          ; MLABCELL_X28_Y54_N6  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[112][7]~607          ; MLABCELL_X21_Y54_N18 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[113][7]~619          ; LABCELL_X31_Y51_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[114][7]~685          ; LABCELL_X27_Y57_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[115][7]~697          ; MLABCELL_X39_Y58_N54 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[116][7]~655          ; LABCELL_X19_Y59_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[117][7]~667          ; MLABCELL_X21_Y58_N54 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[118][7]~733          ; LABCELL_X36_Y50_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[119][7]~745          ; LABCELL_X37_Y52_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[11][7]~139           ; LABCELL_X33_Y48_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[120][7]~613          ; MLABCELL_X21_Y57_N57 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[121][7]~625          ; MLABCELL_X25_Y57_N36 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[122][7]~709          ; LABCELL_X24_Y53_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[123][7]~721          ; LABCELL_X24_Y51_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[124][7]~661          ; LABCELL_X22_Y59_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[125][7]~673          ; LABCELL_X42_Y56_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[126][7]~757          ; MLABCELL_X28_Y54_N0  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[127][7]~769          ; LABCELL_X33_Y50_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[12][7]~43            ; LABCELL_X23_Y47_N18  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[13][7]~175           ; LABCELL_X19_Y50_N27  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[14][7]~91            ; LABCELL_X18_Y51_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[15][7]~187           ; LABCELL_X19_Y47_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[16][7]~13            ; LABCELL_X23_Y46_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[17][7]~109           ; LABCELL_X35_Y46_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[18][7]~61            ; LABCELL_X31_Y59_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[19][7]~121           ; MLABCELL_X39_Y48_N6  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[1][7]~103            ; MLABCELL_X28_Y49_N18 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[20][7]~37            ; MLABCELL_X25_Y47_N33 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[21][7]~157           ; LABCELL_X27_Y47_N12  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[22][7]~85            ; LABCELL_X24_Y46_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[23][7]~169           ; LABCELL_X37_Y46_N54  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[24][7]~25            ; LABCELL_X29_Y54_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[25][7]~133           ; LABCELL_X29_Y46_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[26][7]~73            ; LABCELL_X27_Y46_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[27][7]~145           ; LABCELL_X29_Y50_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[28][7]~49            ; MLABCELL_X39_Y49_N54 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[29][7]~181           ; MLABCELL_X34_Y48_N27 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[2][7]~55             ; LABCELL_X31_Y47_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[30][7]~97            ; LABCELL_X30_Y48_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[31][7]~193           ; LABCELL_X33_Y46_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[32][7]~199           ; LABCELL_X16_Y54_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[33][7]~295           ; MLABCELL_X15_Y53_N36 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[34][7]~247           ; MLABCELL_X25_Y56_N54 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[35][7]~343           ; LABCELL_X29_Y52_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[36][7]~211           ; LABCELL_X22_Y60_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[37][7]~319           ; LABCELL_X18_Y54_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[38][7]~259           ; LABCELL_X17_Y53_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[39][7]~367           ; LABCELL_X19_Y60_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[3][7]~115            ; LABCELL_X30_Y47_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[40][7]~223           ; LABCELL_X19_Y58_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[41][7]~307           ; MLABCELL_X28_Y51_N54 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[42][7]~271           ; LABCELL_X27_Y49_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[43][7]~355           ; LABCELL_X23_Y50_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[44][7]~235           ; LABCELL_X17_Y54_N48  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[45][7]~331           ; LABCELL_X19_Y57_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[46][7]~283           ; LABCELL_X16_Y56_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[47][7]~379           ; MLABCELL_X25_Y49_N18 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[48][7]~205           ; LABCELL_X22_Y51_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[49][7]~301           ; LABCELL_X35_Y51_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[4][7]~31             ; LABCELL_X35_Y49_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[50][7]~253           ; LABCELL_X31_Y55_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[51][7]~349           ; MLABCELL_X39_Y55_N6  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[52][7]~217           ; LABCELL_X24_Y55_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[53][7]~325           ; LABCELL_X24_Y55_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[54][7]~265           ; LABCELL_X36_Y50_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[55][7]~373           ; LABCELL_X35_Y53_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[56][7]~229           ; LABCELL_X23_Y57_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[57][7]~313           ; LABCELL_X27_Y51_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[58][7]~277           ; LABCELL_X24_Y53_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[59][7]~361           ; LABCELL_X24_Y51_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[5][7]~151            ; MLABCELL_X39_Y52_N6  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[60][7]~241           ; LABCELL_X23_Y59_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[61][7]~337           ; LABCELL_X42_Y55_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[62][7]~289           ; LABCELL_X33_Y52_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[63][7]~385           ; LABCELL_X33_Y50_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[64][7]~391           ; LABCELL_X31_Y50_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[65][7]~403           ; MLABCELL_X21_Y51_N27 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[66][7]~487           ; MLABCELL_X28_Y56_N6  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[67][7]~493           ; LABCELL_X30_Y54_N30  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[68][7]~439           ; MLABCELL_X21_Y51_N24 ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[69][7]~451           ; MLABCELL_X21_Y52_N12 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[6][7]~79             ; LABCELL_X19_Y49_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[70][7]~499           ; LABCELL_X17_Y51_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[71][7]~505           ; LABCELL_X31_Y57_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[72][7]~415           ; LABCELL_X33_Y60_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[73][7]~427           ; MLABCELL_X28_Y50_N48 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[74][7]~535           ; LABCELL_X27_Y49_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[75][7]~541           ; LABCELL_X23_Y48_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[76][7]~463           ; MLABCELL_X34_Y56_N54 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[77][7]~475           ; LABCELL_X37_Y50_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[78][7]~547           ; LABCELL_X19_Y55_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[79][7]~553           ; LABCELL_X37_Y53_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[7][7]~163            ; LABCELL_X33_Y47_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[80][7]~397           ; LABCELL_X22_Y51_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[81][7]~409           ; MLABCELL_X34_Y51_N6  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[82][7]~511           ; LABCELL_X31_Y55_N0   ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[83][7]~517           ; MLABCELL_X39_Y55_N27 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[84][7]~445           ; LABCELL_X24_Y54_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[85][7]~457           ; MLABCELL_X21_Y55_N57 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[86][7]~523           ; LABCELL_X36_Y50_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[87][7]~529           ; LABCELL_X37_Y52_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[88][7]~421           ; LABCELL_X13_Y58_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[89][7]~433           ; LABCELL_X36_Y52_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[8][7]~19             ; LABCELL_X16_Y47_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[90][7]~559           ; LABCELL_X30_Y49_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[91][7]~565           ; LABCELL_X42_Y52_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[92][7]~469           ; MLABCELL_X39_Y49_N42 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[93][7]~481           ; LABCELL_X40_Y53_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[94][7]~571           ; MLABCELL_X34_Y54_N9  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[95][7]~577           ; MLABCELL_X39_Y50_N18 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[96][7]~583           ; MLABCELL_X21_Y51_N30 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[97][7]~595           ; LABCELL_X29_Y51_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[98][7]~679           ; LABCELL_X24_Y57_N54  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[99][7]~691           ; LABCELL_X29_Y52_N30  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|data_memory:dataMemory|MEMORY[9][7]~127            ; LABCELL_X24_Y49_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|immediate_extend:extend|Decoder0~0                 ; LABCELL_X13_Y50_N42  ; 11      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~1                 ; LABCELL_X13_Y39_N0   ; 40      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~10                ; LABCELL_X12_Y39_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~12                ; LABCELL_X13_Y39_N6   ; 36      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~13                ; LABCELL_X13_Y39_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~15                ; LABCELL_X12_Y39_N33  ; 35      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~16                ; LABCELL_X12_Y39_N15  ; 36      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~17                ; LABCELL_X13_Y39_N3   ; 33      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~18                ; LABCELL_X13_Y39_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~20                ; LABCELL_X12_Y39_N54  ; 34      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~21                ; LABCELL_X12_Y39_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~23                ; LABCELL_X13_Y39_N51  ; 33      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~24                ; LABCELL_X13_Y39_N18  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~25                ; LABCELL_X12_Y39_N18  ; 34      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~26                ; LABCELL_X12_Y39_N48  ; 33      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~27                ; LABCELL_X12_Y39_N39  ; 34      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~28                ; LABCELL_X12_Y39_N0   ; 34      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~29                ; LABCELL_X12_Y39_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~3                 ; LABCELL_X12_Y39_N42  ; 36      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~30                ; LABCELL_X13_Y39_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~31                ; LABCELL_X12_Y39_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~32                ; LABCELL_X13_Y39_N42  ; 33      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~33                ; LABCELL_X16_Y39_N45  ; 34      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~34                ; LABCELL_X13_Y39_N15  ; 33      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~35                ; LABCELL_X13_Y39_N45  ; 34      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~36                ; LABCELL_X13_Y39_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~37                ; LABCELL_X13_Y39_N33  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~38                ; LABCELL_X13_Y39_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~4                 ; LABCELL_X12_Y39_N45  ; 37      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~6                 ; LABCELL_X13_Y39_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~7                 ; LABCELL_X13_Y39_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~9                 ; LABCELL_X12_Y39_N21  ; 34      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; reset                                                                 ; PIN_M9               ; 2090    ; Async. clear            ; yes    ; Global Clock         ; GCLK6            ; --                        ;
+-----------------------------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clk   ; PIN_M16  ; 2770    ; Global Clock         ; GCLK9            ; --                        ;
; reset ; PIN_M9   ; 2090    ; Global Clock         ; GCLK6            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                              ;
+--------------------------------------------------------------------+---------+
; Name                                                               ; Fan-Out ;
+--------------------------------------------------------------------+---------+
; datapath:data_path|d_flip_flop:ALUResultMFlipFlop|out[0]~DUPLICATE ; 580     ;
+--------------------------------------------------------------------+---------+


+---------------------------------------------------------+
; Routing Usage Summary                                   ;
+------------------------------+--------------------------+
; Routing Resource Type        ; Usage                    ;
+------------------------------+--------------------------+
; Block interconnects          ; 15,640 / 374,484 ( 4 % ) ;
; C12 interconnects            ; 447 / 16,664 ( 3 % )     ;
; C2 interconnects             ; 4,537 / 155,012 ( 3 % )  ;
; C4 interconnects             ; 2,944 / 72,600 ( 4 % )   ;
; DQS bus muxes                ; 0 / 30 ( 0 % )           ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )           ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )           ;
; Direct links                 ; 932 / 374,484 ( < 1 % )  ;
; Global clocks                ; 2 / 16 ( 13 % )          ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )           ;
; Local interconnects          ; 2,421 / 112,960 ( 2 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )           ;
; R14 interconnects            ; 553 / 15,868 ( 3 % )     ;
; R14/C12 interconnect drivers ; 919 / 27,256 ( 3 % )     ;
; R3 interconnects             ; 6,011 / 169,296 ( 4 % )  ;
; R6 interconnects             ; 9,757 / 330,800 ( 3 % )  ;
; Spine clocks                 ; 12 / 480 ( 3 % )         ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )       ;
+------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 76        ; 0            ; 0            ; 76        ; 76        ; 0            ; 74           ; 0            ; 0            ; 0            ; 0            ; 74           ; 0            ; 0            ; 0            ; 0            ; 74           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 76           ; 76           ; 76           ; 76           ; 76           ; 0         ; 76           ; 76           ; 0         ; 0         ; 76           ; 2            ; 76           ; 76           ; 76           ; 76           ; 2            ; 76           ; 76           ; 76           ; 76           ; 2            ; 76           ; 76           ; 76           ; 76           ; 76           ; 76           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; cycle_number[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cycle_number[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cycle_number[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cycle_number[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cycle_number[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cycle_number[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cycle_number[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cycle_number[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cycle_number[8]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; done               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[16]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[17]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[18]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[19]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[20]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[21]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[22]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[23]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[24]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[25]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[26]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[27]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[28]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[29]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[30]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[31]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 8.7               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                             ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+-------------------+
; Source Register                                                   ; Destination Register                                              ; Delay Added in ns ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+-------------------+
; datapath:data_path|d_flip_flop:sizeMFlipFlop|out[2]               ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[11]          ; 0.560             ;
; datapath:data_path|d_flip_flop:PCTargetWFlipFlop|out[21]          ; datapath:data_path|d_flip_flop:RD1EFlipFlop|out[21]               ; 0.403             ;
; datapath:data_path|d_flip_flop:PCPlus4WFlipFlop|out[21]           ; datapath:data_path|d_flip_flop:RD1EFlipFlop|out[21]               ; 0.403             ;
; datapath:data_path|d_flip_flop:ALUResultWFlipFlop|out[21]         ; datapath:data_path|d_flip_flop:RD1EFlipFlop|out[21]               ; 0.403             ;
; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[21]          ; datapath:data_path|d_flip_flop:RD1EFlipFlop|out[21]               ; 0.403             ;
; datapath:data_path|d_flip_flop:ImmExtWFlipFlop|out[20]            ; datapath:data_path|d_flip_flop:RD1EFlipFlop|out[21]               ; 0.403             ;
; datapath:data_path|d_flip_flop:resultSrcWFlipFlop|out[2]          ; datapath:data_path|d_flip_flop:RD1EFlipFlop|out[21]               ; 0.403             ;
; datapath:data_path|d_flip_flop:resultSrcWFlipFlop|out[1]          ; datapath:data_path|d_flip_flop:RD1EFlipFlop|out[21]               ; 0.403             ;
; datapath:data_path|d_flip_flop:resultSrcWFlipFlop|out[0]          ; datapath:data_path|d_flip_flop:RD1EFlipFlop|out[21]               ; 0.403             ;
; datapath:data_path|d_flip_flop:PCTargetWFlipFlop|out[13]          ; datapath:data_path|d_flip_flop:bltEFlipFlop|out[0]                ; 0.398             ;
; datapath:data_path|d_flip_flop:PCTargetWFlipFlop|out[5]           ; datapath:data_path|d_flip_flop:RD1EFlipFlop|out[5]                ; 0.386             ;
; datapath:data_path|d_flip_flop:PCPlus4WFlipFlop|out[5]            ; datapath:data_path|d_flip_flop:RD1EFlipFlop|out[5]                ; 0.386             ;
; datapath:data_path|d_flip_flop:ALUResultWFlipFlop|out[5]          ; datapath:data_path|d_flip_flop:RD1EFlipFlop|out[5]                ; 0.386             ;
; datapath:data_path|d_flip_flop:ImmExtWFlipFlop|out[5]             ; datapath:data_path|d_flip_flop:RD1EFlipFlop|out[5]                ; 0.386             ;
; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[5]           ; datapath:data_path|d_flip_flop:RD1EFlipFlop|out[5]                ; 0.386             ;
; datapath:data_path|d_flip_flop:PCTargetWFlipFlop|out[3]           ; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[3]                ; 0.385             ;
; datapath:data_path|d_flip_flop:PCPlus4WFlipFlop|out[3]            ; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[3]                ; 0.385             ;
; datapath:data_path|d_flip_flop:ALUResultWFlipFlop|out[3]          ; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[3]                ; 0.385             ;
; datapath:data_path|d_flip_flop:ImmExtWFlipFlop|out[3]             ; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[3]                ; 0.385             ;
; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[3]                ; 0.385             ;
; datapath:data_path|d_flip_flop:PCTargetWFlipFlop|out[7]           ; datapath:data_path|d_flip_flop:RD1EFlipFlop|out[7]                ; 0.385             ;
; datapath:data_path|d_flip_flop:PCPlus4WFlipFlop|out[7]            ; datapath:data_path|d_flip_flop:RD1EFlipFlop|out[7]                ; 0.385             ;
; datapath:data_path|d_flip_flop:ALUResultWFlipFlop|out[7]          ; datapath:data_path|d_flip_flop:RD1EFlipFlop|out[7]                ; 0.385             ;
; datapath:data_path|d_flip_flop:ImmExtWFlipFlop|out[7]             ; datapath:data_path|d_flip_flop:RD1EFlipFlop|out[7]                ; 0.385             ;
; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[7]           ; datapath:data_path|d_flip_flop:RD1EFlipFlop|out[7]                ; 0.385             ;
; datapath:data_path|d_flip_flop:PCTargetWFlipFlop|out[9]           ; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[9]                ; 0.382             ;
; datapath:data_path|d_flip_flop:PCPlus4WFlipFlop|out[9]            ; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[9]                ; 0.382             ;
; datapath:data_path|d_flip_flop:ALUResultWFlipFlop|out[9]          ; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[9]                ; 0.382             ;
; datapath:data_path|d_flip_flop:ImmExtWFlipFlop|out[9]             ; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[9]                ; 0.382             ;
; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[9]           ; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[9]                ; 0.382             ;
; datapath:data_path|d_flip_flop:PCTargetWFlipFlop|out[22]          ; datapath:data_path|d_flip_flop:bltEFlipFlop|out[0]                ; 0.373             ;
; datapath:data_path|d_flip_flop:PCTargetWFlipFlop|out[15]          ; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[15]               ; 0.353             ;
; datapath:data_path|d_flip_flop:PCPlus4WFlipFlop|out[15]           ; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[15]               ; 0.353             ;
; datapath:data_path|d_flip_flop:ALUResultWFlipFlop|out[15]         ; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[15]               ; 0.353             ;
; datapath:data_path|d_flip_flop:ImmExtWFlipFlop|out[15]            ; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[15]               ; 0.353             ;
; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[15]          ; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[15]               ; 0.353             ;
; datapath:data_path|d_flip_flop:PCPlus4WFlipFlop|out[13]           ; datapath:data_path|d_flip_flop:bltEFlipFlop|out[0]                ; 0.351             ;
; datapath:data_path|d_flip_flop:ALUResultWFlipFlop|out[13]         ; datapath:data_path|d_flip_flop:bltEFlipFlop|out[0]                ; 0.351             ;
; datapath:data_path|d_flip_flop:ImmExtWFlipFlop|out[13]            ; datapath:data_path|d_flip_flop:bltEFlipFlop|out[0]                ; 0.351             ;
; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[13]          ; datapath:data_path|d_flip_flop:bltEFlipFlop|out[0]                ; 0.351             ;
; datapath:data_path|d_flip_flop:sizeMFlipFlop|out[1]               ; datapath:data_path|data_memory:dataMemory|MEMORY[15][5]           ; 0.314             ;
; datapath:data_path|d_flip_flop:RD2EFlipFlop|out[13]               ; datapath:data_path|d_flip_flop:bltEFlipFlop|out[0]                ; 0.300             ;
; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[22]          ; datapath:data_path|d_flip_flop:bltEFlipFlop|out[0]                ; 0.275             ;
; datapath:data_path|d_flip_flop_with_enable:instrDFlipFlop|out[19] ; datapath:data_path|d_flip_flop:RD1EFlipFlop|out[14]               ; 0.229             ;
; datapath:data_path|d_flip_flop:ALUResultWFlipFlop|out[22]         ; datapath:data_path|d_flip_flop:bltEFlipFlop|out[0]                ; 0.193             ;
; datapath:data_path|d_flip_flop:PCPlus4WFlipFlop|out[22]           ; datapath:data_path|d_flip_flop:bltEFlipFlop|out[0]                ; 0.193             ;
; datapath:data_path|d_flip_flop_with_enable:PCFFlipFlop|out[3]     ; datapath:data_path|d_flip_flop_with_enable:instrDFlipFlop|out[8]  ; 0.184             ;
; datapath:data_path|d_flip_flop:writeDataMFlipFlop|out[16]         ; datapath:data_path|data_memory:dataMemory|MEMORY[8][0]            ; 0.178             ;
; datapath:data_path|d_flip_flop_with_enable:PCFFlipFlop|out[4]     ; datapath:data_path|d_flip_flop_with_enable:instrDFlipFlop|out[8]  ; 0.157             ;
; datapath:data_path|d_flip_flop_with_enable:PCFFlipFlop|out[1]     ; datapath:data_path|d_flip_flop_with_enable:instrDFlipFlop|out[10] ; 0.152             ;
; datapath:data_path|d_flip_flop:ImmExtMFlipFlop|out[14]            ; datapath:data_path|d_flip_flop:ImmExtWFlipFlop|out[14]            ; 0.136             ;
; datapath:data_path|d_flip_flop:PCPlus4MFlipFlop|out[11]           ; datapath:data_path|d_flip_flop:PCPlus4WFlipFlop|out[11]           ; 0.136             ;
; datapath:data_path|d_flip_flop:ImmExtEFlipFlop|out[11]            ; datapath:data_path|d_flip_flop:ImmExtMFlipFlop|out[11]            ; 0.136             ;
; datapath:data_path|d_flip_flop:PCPlus4EFlipFlop|out[15]           ; datapath:data_path|d_flip_flop:PCPlus4MFlipFlop|out[15]           ; 0.131             ;
; datapath:data_path|d_flip_flop:PCEFlipFlop|out[1]                 ; datapath:data_path|d_flip_flop:PCPlus4MFlipFlop|out[1]            ; 0.131             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[0][3]            ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[1][3]            ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[2][3]            ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[3][3]            ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[4][3]            ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[5][3]            ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[6][3]            ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[7][3]            ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[8][3]            ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[9][3]            ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[10][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[11][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[12][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[13][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[14][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[15][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[16][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[17][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[18][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[19][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[20][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[21][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[22][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[23][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[24][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[25][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[26][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[27][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[28][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[29][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[30][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[32][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[33][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[40][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[41][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[48][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[49][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[56][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[57][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[34][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[35][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[42][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[43][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[50][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
; datapath:data_path|data_memory:dataMemory|MEMORY[51][3]           ; datapath:data_path|d_flip_flop:readDataWFlipFlop|out[3]           ; 0.130             ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "CPU_RISCV_pipeline"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 76 pins of 76 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk~inputCLKENA0 with 2652 fanout uses global clock CLKCTRL_G9
    Info (11162): reset~inputCLKENA0 with 2025 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPU_RISCV_pipeline.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:04:09
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:24
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 37% of the available device resources in the region that extends from location X22_Y46 to location X32_Y57
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:01:23
Info (11888): Total time spent on timing analysis during the Fitter is 17.41 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:35
Info (144001): Generated suppressed messages file C:/Users/brahim/Desktop/CPU_RISCV_pipeline/output_files/CPU_RISCV_pipeline.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 7145 megabytes
    Info: Processing ended: Wed Jun 11 09:25:26 2025
    Info: Elapsed time: 00:12:18
    Info: Total CPU time (on all processors): 00:43:41


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/brahim/Desktop/CPU_RISCV_pipeline/output_files/CPU_RISCV_pipeline.fit.smsg.


