# Building the core (reproducible) — World Rally

🇬🇧 English (below) · [🇪🇸 Español](#compilar-el-core-reproducible--world-rally)

Steps to rebuild the `.rbf` from scratch, including the step that makes the bitstream **distributable**
(DS5002 firmware loaded at runtime, not baked in). Tested for MiSTer.

## Requirements
- A [**jtcores**](https://github.com/jotego/jtcores) checkout (brings jtframe + fx68k + jt6295 + mc8051
  as modules) and its toolchain (`setprj.sh`, `jtcore`).
- **Quartus** (the version your MiSTer board needs).
- **Python 3** (for the patch step).
- Your World Rally **ROMs** (not included) — see [`README.md`](README.md).

## Steps

1. **Place the core** inside jtcores:
   ```
   cp -r cores/wrally  <jtcores>/cores/wrally
   ```

2. **Generate the project** (without compiling yet):
   ```
   cd <jtcores> && source setprj.sh
   jtcore wrally -mister
   ```
   This creates `<jtcores>/cores/wrally/mister/` with the Quartus project and the generated GAMETOP
   `jtwrally_game_sdram.v`.

3. **Runtime-DS5002 patch (REQUIRED for a distributable `.rbf`):**
   ```
   python3 cores/wrally/tools/patch_dallas_runtime.py \
       <jtcores>/cores/wrally/mister/jtwrally_game_sdram.v
   ```
   Without this step, jtframe generates the `wrdallas` block with `raw_addr` (22-bit, overflows at
   0x400000) + a single-clock `jtframe_prom` → the only option would be to **bake** the firmware into the
   bitstream (copyrighted `.rbf`). The script switches it to the full address + a dual-clock
   `jtframe_dual_ram`, so the firmware is **loaded at runtime** from the `.mra` (like the real NVSRAM).
   See the detailed why in the header of
   [`cores/wrally/tools/patch_dallas_runtime.py`](cores/wrally/tools/patch_dallas_runtime.py). The script
   is idempotent.

4. **Compile with Quartus** (like any jtframe core), e.g.:
   ```
   jtcore wrally -mister -c     # or open the .qpf in Quartus and compile
   ```
   The result is `mister/output_files/jtwrally.rbf`.

## The `.mra`
The `.mra` (`cores/wrally/mra/`) already includes `wrdallas.bin` (CRC `547d1768`) in the PROM region at
0x400000, so the DS5002 firmware enters the download stream and is read by the step-3 `jtframe_dual_ram`.

## Simulation
To simulate (Verilator) the step-3 patch is **not** needed: the global template uses `jtframe_prom` with
`SIMFILE` and loads `wrdallas.bin` via `$readmemh`.

## Legal / distribution
- This repo's **code** is GPLv3 and contains no ROMs or firmware.
- The **`.rbf` in [`releases/`](releases/)** was built with these steps: the DS5002 firmware is NOT inside
  → it is **distributable**. (Validated on HW: signature `A53E` = the DS5002 boots with the firmware
  loaded at runtime.) The game **ROMs** are provided by each user.

## World Rally 2 (`cores/wrally2/`)
World Rally 2 builds like any jtframe core but has two differences from World Rally / Alligator:

1. **No DS5002 address patch is needed.** The core is `SDRAM_LARGE` (24-bit addressing), so the firmware
   at `0x1100000` in the `.mra` loads at runtime via the standard PROM path — the `.rbf` is distributable
   as-is (firmware not baked). Nothing to patch for the DS5002.

2. **Two build knobs** for the shipped V010 behaviour:
   - **13/13 MHz CPU/MCU** — export `WR2_CEN_FRAC=1` before compiling. This defines the Verilog macro
     (MCU → fractional 13/48 cen) and the SDC reads the same env var to set the mc8051 multicycle. Without
     it the MCU runs at 12 MHz (still works, but not board-faithful).
   - **8:3 aspect in Twin** — apply the jtframe patch (a shared framework file, so it is a patch script,
     like World Rally's DS5002 patch):
     ```
     python3 cores/wrally2/tools/patch_twin_arx.py \
         <jtcores>/modules/jtframe/target/mister/hdl/jtframe_mister.sv
     ```
     This makes the OSD "Original" aspect resolve to 8:3 in Twin (and 4:3 in single) automatically, gated
     by the `JTFRAME_TWIN_ARX` macro that `cfg/macros.def` already defines. Idempotent; other cores are
     unaffected (they take the `else`). Without it, Twin needs `custom_aspect_ratio_1=8:3` in `MiSTer.ini`.

   Then compile, e.g. `WR2_CEN_FRAC=1 jtcore wrally2 -mister -c`.

**gfx blob:** World Rally 2's gfx is shipped as a single 16 MB blob (in a separate `wrally2_gfx.zip`
referenced by the `.mra`), because the GAE1 reads sound samples from the same gfx banks by byte-lane and
the addresses can't be cleanly split. Build it from your own original ROMs — see the `.mra` and the
project's gfx-blob tool. **No ROMs, firmware or blobs are in this repo.**

**Default screen mode:** do **not** distribute a `config/wrally2.CFG`. With no CFG the core boots at its
factory default (Monitor = Left, single 4:3, Aspect = Original, Scale = Normal) — playable from boot.

---

# Compilar el core (reproducible) — World Rally

🇪🇸 Español · [🇬🇧 English ↑](#building-the-core-reproducible--world-rally)

Pasos para reconstruir el `.rbf` desde cero, incluido el paso que hace el bitstream **distribuible**
(firmware del DS5002 cargado en runtime, no horneado). Probado para MiSTer.

## Requisitos
- Un checkout de [**jtcores**](https://github.com/jotego/jtcores) (trae jtframe + fx68k + jt6295 + mc8051
  como módulos) y su toolchain (`setprj.sh`, `jtcore`).
- **Quartus** (la versión que pida tu placa MiSTer).
- **Python 3** (para el paso del parche).
- Tus **ROMs** de World Rally (no se incluyen) — ver [`README.md`](README.md).

## Pasos

1. **Coloca el core** dentro de jtcores:
   ```
   cp -r cores/wrally  <jtcores>/cores/wrally
   ```

2. **Genera el proyecto** (sin compilar todavía):
   ```
   cd <jtcores> && source setprj.sh
   jtcore wrally -mister
   ```
   Esto crea `<jtcores>/cores/wrally/mister/` con el proyecto Quartus y el GAMETOP generado
   `jtwrally_game_sdram.v`.

3. **Parche del DS5002 en runtime (IMPRESCINDIBLE para un `.rbf` distribuible):**
   ```
   python3 cores/wrally/tools/patch_dallas_runtime.py \
       <jtcores>/cores/wrally/mister/jtwrally_game_sdram.v
   ```
   Sin este paso, jtframe genera el bloque `wrdallas` con `raw_addr` (22 bits, desborda en 0x400000) +
   `jtframe_prom` de un reloj → la única salida sería **hornear** el firmware en el bitstream (.rbf con
   copyright). El script lo cambia a dirección completa + `jtframe_dual_ram` doble reloj, de modo que el
   firmware se **carga en runtime** desde el `.mra` (como la NVSRAM real). Ver el porqué detallado en la
   cabecera de [`cores/wrally/tools/patch_dallas_runtime.py`](cores/wrally/tools/patch_dallas_runtime.py).
   El script es idempotente.

4. **Compila con Quartus** (como cualquier core jtframe), p.ej.:
   ```
   jtcore wrally -mister -c     # o abre el .qpf en Quartus y compila
   ```
   El resultado es `mister/output_files/jtwrally.rbf`.

## El `.mra`
El `.mra` (`cores/wrally/mra/`) ya incluye `wrdallas.bin` (CRC `547d1768`) en la región PROM a 0x400000,
para que el firmware del DS5002 entre en el stream de descarga y lo lea el `jtframe_dual_ram` del paso 3.

## Simulación
Para simular (Verilator) **no** hace falta el parche del paso 3: la plantilla global usa `jtframe_prom`
con `SIMFILE` y carga `wrdallas.bin` por `$readmemh`.

## Legalidad / distribución
- El **código** de este repo es GPLv3 y no contiene ROMs ni firmware.
- El **`.rbf` de [`releases/`](releases/)** se compiló con estos pasos: el firmware del DS5002 NO va
  dentro → es **distribuible**. (Validado en HW: firma `A53E` = el DS5002 arranca con el firmware
  cargado por runtime.) Las **ROMs** del juego las aporta cada usuario.

## World Rally 2 (`cores/wrally2/`)
World Rally 2 se compila como cualquier core jtframe, con dos diferencias respecto a World Rally / Alligator:

1. **No hace falta parche de dirección del DS5002.** El core es `SDRAM_LARGE` (direccionamiento de 24 bits),
   así que el firmware en `0x1100000` del `.mra` carga en runtime por el camino PROM estándar — el `.rbf` es
   distribuible tal cual (firmware no horneado). Nada que parchear para el DS5002.

2. **Dos ajustes de build** para el comportamiento de la V010 publicada:
   - **CPU/MCU a 13/13 MHz** — exporta `WR2_CEN_FRAC=1` antes de compilar. Define el macro Verilog
     (MCU → cen fraccional 13/48) y el SDC lee la misma env var para el multicycle del mc8051. Sin él el
     MCU va a 12 MHz (funciona, pero no es fiel a la placa).
   - **Aspecto 8:3 en Twin** — aplica el parche de jtframe (fichero compartido del framework, por eso es un
     script de parche, como el del DS5002 de World Rally):
     ```
     python3 cores/wrally2/tools/patch_twin_arx.py \
         <jtcores>/modules/jtframe/target/mister/hdl/jtframe_mister.sv
     ```
     Hace que el aspecto "Original" del OSD salga a 8:3 en Twin (y 4:3 en individual) automáticamente,
     gateado por el macro `JTFRAME_TWIN_ARX` que `cfg/macros.def` ya define. Idempotente; no afecta a otros
     cores (van por el `else`). Sin él, el Twin necesita `custom_aspect_ratio_1=8:3` en `MiSTer.ini`.

   Luego compila, p.ej. `WR2_CEN_FRAC=1 jtcore wrally2 -mister -c`.

**blob de gfx:** el gfx de World Rally 2 se distribuye como un único blob de 16 MB (en un `wrally2_gfx.zip`
aparte referenciado por el `.mra`), porque el GAE1 lee los samples de sonido de los mismos bancos de gfx por
byte-lane y las direcciones no se pueden separar limpiamente. Constrúyelo desde tus ROMs originales — ver el
`.mra` y la herramienta de blob del proyecto. **No hay ROMs, firmware ni blobs en este repo.**

**Modo de pantalla por defecto:** **no** distribuyas un `config/wrally2.CFG`. Sin CFG el core arranca en su
default de fábrica (Monitor = Left, individual 4:3, Aspect = Original, Scale = Normal) — jugable desde el arranque.
