# ProjetoSD
Projeto feito para a cadeira de Sistemas Digitais, implementação de uma CPU que realiza a seguinte operação: ((a+b)/2)

Para simular o modulo:
1 - Clique com o botão direito no arquivo verilog e depois em set as top-level Entity
2 - depois de escrever todo o código verilog siga para a barra de navegação e clique em Processing >> Start Compilation ou use o atalho ctrl + l
3 - Caso tenha obtido sucesso crie um arquivo vwf, clique no menu file >> new e depois na opão Vector Waveform File
4 - CLique duas vezes no bloco esquerdo da tela principal
5 - clique em Node finder
6 - depois em List
7 - escolha os nodes que você quer usar e depois clique em OK
8 - customize do modo que achar melhor a forma de mostrar os resultados 
9 -  siga para a barra de navegação e clique em Processing >> Simulation Tool
10 - mude o simulation mode para functional 
11 - mude o simulation input para o arquivo vwf que voce acabou de criar
12 - Clique em Start
13 - e se não houver nenhum erro clique em report
14 - Nessa tela você vai obter o resultado 
