Fitter report for pipeline
Sun May 11 13:08:57 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun May 11 13:08:57 2025           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; pipeline                                        ;
; Top-level Entity Name              ; pipelined                                       ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,764 / 33,216 ( 8 % )                          ;
;     Total combinational functions  ; 2,422 / 33,216 ( 7 % )                          ;
;     Dedicated logic registers      ; 1,173 / 33,216 ( 4 % )                          ;
; Total registers                    ; 1173                                            ;
; Total pins                         ; 221 / 475 ( 47 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 256,000 / 483,840 ( 53 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3945 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3945 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3942    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/altera/13.0sp1/preoject4/output_files/pipeline.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,764 / 33,216 ( 8 % )     ;
;     -- Combinational with no register       ; 1591                       ;
;     -- Register only                        ; 342                        ;
;     -- Combinational with a register        ; 831                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1378                       ;
;     -- 3 input functions                    ; 774                        ;
;     -- <=2 input functions                  ; 270                        ;
;     -- Register only                        ; 342                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2332                       ;
;     -- arithmetic mode                      ; 90                         ;
;                                             ;                            ;
; Total registers*                            ; 1,173 / 34,593 ( 3 % )     ;
;     -- Dedicated logic registers            ; 1,173 / 33,216 ( 4 % )     ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 181 / 2,076 ( 9 % )        ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 221 / 475 ( 47 % )         ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )            ;
;                                             ;                            ;
; Global signals                              ; 2                          ;
; M4Ks                                        ; 64 / 105 ( 61 % )          ;
; Total block memory bits                     ; 256,000 / 483,840 ( 53 % ) ;
; Total block memory implementation bits      ; 294,912 / 483,840 ( 61 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 2 / 16 ( 13 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 7% / 6% / 7%               ;
; Peak interconnect usage (total/H/V)         ; 49% / 46% / 54%            ;
; Maximum fan-out                             ; 1228                       ;
; Highest non-global fan-out                  ; 593                        ;
; Total fan-out                               ; 14536                      ;
; Average fan-out                             ; 3.58                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2764 / 33216 ( 8 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1591                 ; 0                              ;
;     -- Register only                        ; 342                  ; 0                              ;
;     -- Combinational with a register        ; 831                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1378                 ; 0                              ;
;     -- 3 input functions                    ; 774                  ; 0                              ;
;     -- <=2 input functions                  ; 270                  ; 0                              ;
;     -- Register only                        ; 342                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2332                 ; 0                              ;
;     -- arithmetic mode                      ; 90                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1173                 ; 0                              ;
;     -- Dedicated logic registers            ; 1173 / 33216 ( 4 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 181 / 2076 ( 9 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 221                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )       ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 256000               ; 0                              ;
; Total RAM block bits                        ; 294912               ; 0                              ;
; M4K                                         ; 64 / 105 ( 60 % )    ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 2 / 20 ( 10 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 14536                ; 0                              ;
;     -- Registered Connections               ; 4635                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 34                   ; 0                              ;
;     -- Output Ports                         ; 187                  ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; i_clk       ; N2    ; 2        ; 0            ; 18           ; 0           ; 10                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[0]  ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[10] ; N1    ; 2        ; 0            ; 18           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[11] ; P1    ; 1        ; 0            ; 18           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[12] ; P2    ; 1        ; 0            ; 18           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[13] ; T7    ; 1        ; 0            ; 11           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[14] ; U3    ; 1        ; 0            ; 12           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[15] ; U4    ; 1        ; 0            ; 12           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[16] ; V1    ; 1        ; 0            ; 12           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[17] ; B10   ; 3        ; 22           ; 36           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_io_sw[18] ; W4    ; 1        ; 0            ; 9            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_io_sw[19] ; AE8   ; 8        ; 18           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_io_sw[1]  ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[20] ; W12   ; 8        ; 18           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_io_sw[21] ; AD10  ; 8        ; 22           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_io_sw[22] ; Y11   ; 8        ; 16           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_io_sw[23] ; U10   ; 1        ; 0            ; 13           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_io_sw[24] ; AE9   ; 8        ; 20           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_io_sw[25] ; AE10  ; 8        ; 24           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_io_sw[26] ; J13   ; 3        ; 24           ; 36           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_io_sw[27] ; J14   ; 3        ; 24           ; 36           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_io_sw[28] ; W26   ; 6        ; 65           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[29] ; P23   ; 6        ; 65           ; 18           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[2]  ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[30] ; N23   ; 5        ; 65           ; 20           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[31] ; AF9   ; 8        ; 22           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_io_sw[3]  ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[4]  ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[5]  ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[6]  ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[7]  ; C13   ; 3        ; 31           ; 36           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[8]  ; B13   ; 4        ; 31           ; 36           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_io_sw[9]  ; A13   ; 4        ; 31           ; 36           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_reset     ; V2    ; 1        ; 0            ; 12           ; 3           ; 593                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                  ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; o_ctrl         ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_insn_vld     ; L10   ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_hex0[0]   ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex0[1]   ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex0[2]   ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex0[3]   ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex0[4]   ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex0[5]   ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex0[6]   ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex1[0]   ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex1[1]   ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex1[2]   ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex1[3]   ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex1[4]   ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex1[5]   ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex1[6]   ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex2[0]   ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex2[1]   ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex2[2]   ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex2[3]   ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex2[4]   ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex2[5]   ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex2[6]   ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex3[0]   ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex3[1]   ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex3[2]   ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex3[3]   ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex3[4]   ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex3[5]   ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex3[6]   ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex4[0]   ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex4[1]   ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex4[2]   ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex4[3]   ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex4[4]   ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex4[5]   ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex4[6]   ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex5[0]   ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex5[1]   ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex5[2]   ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex5[3]   ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex5[4]   ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex5[5]   ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex5[6]   ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex6[0]   ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex6[1]   ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex6[2]   ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex6[3]   ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex6[4]   ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex6[5]   ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex6[6]   ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex7[0]   ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex7[1]   ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex7[2]   ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex7[3]   ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex7[4]   ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex7[5]   ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_hex7[6]   ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_lcd[0]    ; J1    ; 2        ; 0            ; 26           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_lcd[10]   ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_lcd[11]   ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_lcd[12]   ; D7    ; 3        ; 9            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_lcd[13]   ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_lcd[14]   ; Y1    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_lcd[15]   ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_lcd[16]   ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_lcd[17]   ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_lcd[18]   ; W11   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_lcd[19]   ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_lcd[1]    ; J2    ; 2        ; 0            ; 26           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_lcd[20]   ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_lcd[21]   ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_lcd[22]   ; AA12  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_lcd[23]   ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_lcd[24]   ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_lcd[25]   ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_lcd[26]   ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_lcd[27]   ; G2    ; 2        ; 0            ; 28           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_lcd[28]   ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_lcd[29]   ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_lcd[2]    ; H1    ; 2        ; 0            ; 27           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_lcd[30]   ; T10   ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_lcd[31]   ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_lcd[3]    ; H2    ; 2        ; 0            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_lcd[4]    ; J4    ; 2        ; 0            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_lcd[5]    ; J3    ; 2        ; 0            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_lcd[6]    ; H4    ; 2        ; 0            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_lcd[7]    ; H3    ; 2        ; 0            ; 28           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_lcd[8]    ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_lcd[9]    ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledg[0]   ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledg[10]  ; W2    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[11]  ; W1    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[12]  ; AA10  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[13]  ; AC9   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[14]  ; AF7   ; 8        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[15]  ; AF8   ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[16]  ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[17]  ; P24   ; 6        ; 65           ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[18]  ; C15   ; 4        ; 37           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[19]  ; B15   ; 4        ; 37           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[1]   ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledg[20]  ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[21]  ; G13   ; 4        ; 35           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[22]  ; F13   ; 4        ; 35           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[23]  ; D15   ; 4        ; 40           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[24]  ; AB10  ; 8        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[25]  ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[26]  ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[27]  ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[28]  ; V3    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[29]  ; AE7   ; 8        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[2]   ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledg[30]  ; AA11  ; 8        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[31]  ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledg[3]   ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledg[4]   ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledg[5]   ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledg[6]   ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledg[7]   ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledg[8]   ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledg[9]   ; AC10  ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledr[0]   ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledr[10]  ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledr[11]  ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledr[12]  ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledr[13]  ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledr[14]  ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledr[15]  ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledr[16]  ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledr[17]  ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledr[18]  ; V11   ; 8        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledr[19]  ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledr[1]   ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledr[20]  ; U7    ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledr[21]  ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledr[22]  ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledr[23]  ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledr[24]  ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledr[25]  ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledr[26]  ; G1    ; 2        ; 0            ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledr[27]  ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledr[28]  ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledr[29]  ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledr[2]   ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledr[30]  ; T6    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledr[31]  ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_io_ledr[3]   ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledr[4]   ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledr[5]   ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledr[6]   ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledr[7]   ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledr[8]   ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_io_ledr[9]   ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_mispred      ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[0]  ; B16   ; 4        ; 37           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[10] ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[11] ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[12] ; F14   ; 4        ; 35           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[13] ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[14] ; AA9   ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[15] ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[16] ; B14   ; 4        ; 33           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[17] ; G14   ; 4        ; 35           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[18] ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[19] ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[1]  ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[20] ; A14   ; 4        ; 33           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[21] ; T25   ; 6        ; 65           ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[22] ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[23] ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[24] ; H15   ; 4        ; 42           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[25] ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[26] ; E15   ; 4        ; 40           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[27] ; D16   ; 4        ; 40           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[28] ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[29] ; A17   ; 4        ; 42           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[2]  ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[30] ; U5    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[31] ; D14   ; 4        ; 33           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[3]  ; C16   ; 4        ; 37           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[4]  ; H16   ; 4        ; 42           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[5]  ; U12   ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[6]  ; R25   ; 6        ; 65           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[7]  ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[8]  ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_pc_debug[9]  ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 36 / 64 ( 56 % ) ; 3.3V          ; --           ;
; 2        ; 31 / 59 ( 53 % ) ; 3.3V          ; --           ;
; 3        ; 37 / 56 ( 66 % ) ; 3.3V          ; --           ;
; 4        ; 19 / 58 ( 33 % ) ; 3.3V          ; --           ;
; 5        ; 3 / 65 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 28 / 59 ( 47 % ) ; 3.3V          ; --           ;
; 7        ; 35 / 58 ( 60 % ) ; 3.3V          ; --           ;
; 8        ; 35 / 56 ( 63 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; o_io_ledg[25]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 457        ; 3        ; o_io_ledg[26]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 451        ; 3        ; o_io_lcd[25]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 447        ; 3        ; o_io_lcd[23]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; i_io_sw[9]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; o_pc_debug[20]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; o_pc_debug[29]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; o_pc_debug[14]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; o_io_ledg[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; o_io_ledg[30]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; o_io_lcd[22]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 192        ; 7        ; o_io_ledr[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; o_io_ledr[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; o_pc_debug[28]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; o_io_ledg[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; o_io_hex1[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; o_io_hex1[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; o_io_hex3[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; o_io_hex3[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; o_io_ledg[24]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; o_io_hex0[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; o_pc_debug[7]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; o_io_ledr[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; o_io_hex2[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; o_io_hex1[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; o_io_hex2[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; o_io_hex2[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; o_io_ledg[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; o_io_ledg[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; o_io_lcd[19]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; o_io_hex0[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; i_io_sw[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; o_io_ledr[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; o_pc_debug[9]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; o_pc_debug[11]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; o_io_ledr[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; o_io_ledr[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; o_io_hex2[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; o_io_hex2[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; i_io_sw[21]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; o_io_hex0[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; o_io_ledr[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; i_io_sw[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; o_io_ledr[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; o_pc_debug[19]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; o_io_ledr[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; o_io_ledr[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; o_io_ledr[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; o_io_ledg[29]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; i_io_sw[19]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; i_io_sw[24]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; i_io_sw[25]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; o_io_hex0[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; o_io_ledr[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; o_io_ledr[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; i_io_sw[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; o_io_ledr[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; o_pc_debug[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; o_io_ledg[20]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; o_io_ledg[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; o_io_ledr[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; o_io_ledg[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; o_io_ledg[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; i_io_sw[31]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; o_io_hex0[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; o_io_ledr[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; i_io_sw[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; o_io_ledg[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; o_io_ledr[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; o_io_ledr[25]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 458        ; 3        ; o_io_lcd[26]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 452        ; 3        ; o_io_lcd[21]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 448        ; 3        ; i_io_sw[17]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 435        ; 3        ; o_pc_debug[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 433        ; 3        ; o_pc_debug[25]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 429        ; 4        ; i_io_sw[8]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; o_pc_debug[16]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 420        ; 4        ; o_io_ledg[19]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 419        ; 4        ; o_pc_debug[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; o_io_lcd[13]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 459        ; 3        ; o_io_ledg[31]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 450        ; 3        ; o_io_ledr[21]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 436        ; 3        ; o_io_ledr[22]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 434        ; 3        ; o_io_ledr[19]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 431        ; 3        ; i_io_sw[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; o_io_ledg[18]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 418        ; 4        ; o_pc_debug[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; o_io_ledr[27]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 469        ; 3        ; o_io_lcd[12]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 464        ; 3        ; o_io_lcd[15]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 460        ; 3        ; o_io_ledr[31]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 449        ; 3        ; o_io_ledr[23]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 445        ; 3        ; o_pc_debug[13]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 443        ; 3        ; o_pc_debug[10]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; o_pc_debug[31]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 417        ; 4        ; o_io_ledg[23]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 415        ; 4        ; o_pc_debug[27]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; o_io_lcd[29]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; o_pc_debug[18]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; o_pc_debug[26]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; o_io_ledr[24]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 454        ; 3        ; o_io_lcd[28]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 440        ; 3        ; o_io_lcd[17]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 423        ; 4        ; o_io_ledg[22]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 425        ; 4        ; o_pc_debug[12]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; o_io_ledr[26]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 31         ; 2        ; o_io_lcd[27]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; o_io_lcd[24]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 446        ; 3        ; o_ctrl                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 439        ; 3        ; o_mispred                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 422        ; 4        ; o_io_ledg[21]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 424        ; 4        ; o_pc_debug[17]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; o_io_lcd[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; o_io_lcd[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; o_io_lcd[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; o_io_lcd[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; o_io_ledr[29]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 455        ; 3        ; o_io_ledr[28]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; o_pc_debug[24]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 413        ; 4        ; o_pc_debug[4]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; o_io_lcd[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; o_io_lcd[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; o_io_lcd[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; o_io_lcd[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; o_pc_debug[8]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 437        ; 3        ; o_pc_debug[15]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; i_io_sw[26]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 441        ; 3        ; i_io_sw[27]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; o_io_lcd[10]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; o_io_lcd[31]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; o_io_lcd[9]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; o_io_lcd[8]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; o_io_hex7[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; o_io_hex7[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; o_io_lcd[11]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; o_io_hex7[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; o_io_hex7[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; o_io_hex7[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; o_insn_vld                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; o_io_hex6[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; o_io_hex6[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; o_io_hex6[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; o_io_hex6[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; i_io_sw[10]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; i_clk                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; o_io_hex7[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; i_io_sw[30]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; i_io_sw[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; i_io_sw[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; i_io_sw[11]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; i_io_sw[12]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; o_io_hex6[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; o_io_hex6[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; o_io_hex5[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; o_io_hex5[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; o_io_hex7[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; i_io_sw[29]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; o_io_ledg[17]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P25      ; 307        ; 6        ; i_io_sw[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; o_io_hex6[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; o_io_hex5[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; o_io_hex5[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; o_io_hex5[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; o_io_hex4[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; o_io_hex4[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; o_pc_debug[6]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; o_io_hex5[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; o_io_hex4[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; o_io_hex4[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; o_io_ledr[30]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T7       ; 92         ; 1        ; i_io_sw[13]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; o_io_hex5[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; o_io_lcd[30]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; o_pc_debug[21]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; o_io_hex4[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; o_io_hex4[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; i_io_sw[14]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; i_io_sw[15]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; o_pc_debug[30]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U6       ; 98         ; 1        ; o_io_lcd[20]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U7       ; 99         ; 1        ; o_io_ledr[20]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; o_io_hex4[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; i_io_sw[23]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; o_pc_debug[5]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; o_io_ledg[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; o_io_ledg[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; o_io_hex3[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; i_io_sw[16]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; i_reset                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; o_io_ledg[28]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 94         ; 1        ; o_io_ledg[27]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; o_io_ledr[18]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; o_io_hex0[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; o_io_hex0[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; o_io_ledg[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; o_io_hex1[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; o_io_hex1[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; o_io_hex2[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; o_io_ledg[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 96         ; 1        ; o_io_ledg[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; i_io_sw[18]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; o_io_lcd[18]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 162        ; 8        ; i_io_sw[20]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; o_pc_debug[22]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 204        ; 7        ; o_io_ledg[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; o_io_ledg[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; o_io_hex1[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; o_io_hex3[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; i_io_sw[28]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; o_io_lcd[14]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; i_io_sw[22]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; o_io_ledg[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; o_io_ledr[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; o_io_lcd[16]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; o_pc_debug[23]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; o_io_ledg[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; o_io_hex1[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; o_io_hex3[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; o_io_hex2[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; o_io_hex3[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; o_io_hex3[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------+--------------+
; |pipelined                                   ; 2764 (230)  ; 1173 (0)                  ; 0 (0)         ; 256000      ; 64   ; 0            ; 0       ; 0         ; 221  ; 0            ; 1591 (230)   ; 342 (0)           ; 831 (82)         ; |pipelined                                                                         ; work         ;
;    |alu:AL|                                  ; 575 (575)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 567 (567)    ; 0 (0)             ; 8 (8)            ; |pipelined|alu:AL                                                                  ; work         ;
;    |brc_control:BRC|                         ; 62 (2)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (2)       ; 0 (0)             ; 0 (0)            ; |pipelined|brc_control:BRC                                                         ; work         ;
;       |brc:branchcompare|                    ; 60 (60)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 0 (0)            ; |pipelined|brc_control:BRC|brc:branchcompare                                       ; work         ;
;    |control_unit:CU|                         ; 89 (89)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (75)      ; 0 (0)             ; 14 (14)          ; |pipelined|control_unit:CU                                                         ; work         ;
;    |forwarding_unit:fw|                      ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 11 (11)          ; |pipelined|forwarding_unit:fw                                                      ; work         ;
;    |hazard_detection:hzd|                    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |pipelined|hazard_detection:hzd                                                    ; work         ;
;    |immgen:IG|                               ; 68 (68)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 0 (0)            ; |pipelined|immgen:IG                                                               ; work         ;
;    |lsu:LS|                                  ; 1095 (959)  ; 635 (544)                 ; 0 (0)         ; 253952      ; 62   ; 0            ; 0       ; 0         ; 0    ; 0            ; 460 (415)    ; 304 (304)         ; 331 (269)        ; |pipelined|lsu:LS                                                                  ; work         ;
;       |bram:bramm|                           ; 136 (136)   ; 91 (91)                   ; 0 (0)         ; 253952      ; 62   ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 91 (91)          ; |pipelined|lsu:LS|bram:bramm                                                       ; work         ;
;          |altsyncram:d_mem_rtl_0|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipelined|lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0                                ; work         ;
;             |altsyncram_r1h1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipelined|lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated ; work         ;
;          |altsyncram:d_mem_rtl_1|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 122880      ; 30   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipelined|lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1                                ; work         ;
;             |altsyncram_2hi1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 122880      ; 30   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipelined|lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated ; work         ;
;    |pipeline_register:ex_mem_alu_data_reg|   ; 39 (39)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 32 (32)          ; |pipelined|pipeline_register:ex_mem_alu_data_reg                                   ; work         ;
;    |pipeline_register:ex_mem_ctrl_reg|       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pipelined|pipeline_register:ex_mem_ctrl_reg                                       ; work         ;
;    |pipeline_register:ex_mem_insn_vld_reg|   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pipelined|pipeline_register:ex_mem_insn_vld_reg                                   ; work         ;
;    |pipeline_register:ex_mem_is_read_reg|    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pipelined|pipeline_register:ex_mem_is_read_reg                                    ; work         ;
;    |pipeline_register:ex_mem_ld_un_reg|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pipelined|pipeline_register:ex_mem_ld_un_reg                                      ; work         ;
;    |pipeline_register:ex_mem_lsu_op_reg|     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |pipelined|pipeline_register:ex_mem_lsu_op_reg                                     ; work         ;
;    |pipeline_register:ex_mem_mem_wren_reg|   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pipelined|pipeline_register:ex_mem_mem_wren_reg                                   ; work         ;
;    |pipeline_register:ex_mem_mispred_reg|    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pipelined|pipeline_register:ex_mem_mispred_reg                                    ; work         ;
;    |pipeline_register:ex_mem_pc_four_reg|    ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (32)          ; |pipelined|pipeline_register:ex_mem_pc_four_reg                                    ; work         ;
;    |pipeline_register:ex_mem_pc_reg|         ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |pipelined|pipeline_register:ex_mem_pc_reg                                         ; work         ;
;    |pipeline_register:ex_mem_rd_wren_reg|    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pipelined|pipeline_register:ex_mem_rd_wren_reg                                    ; work         ;
;    |pipeline_register:ex_mem_rs2_reg|        ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |pipelined|pipeline_register:ex_mem_rs2_reg                                        ; work         ;
;    |pipeline_register:ex_mem_wb_addr_reg|    ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pipelined|pipeline_register:ex_mem_wb_addr_reg                                    ; work         ;
;    |pipeline_register:ex_mem_wb_sel_reg|     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |pipelined|pipeline_register:ex_mem_wb_sel_reg                                     ; work         ;
;    |pipeline_register:id_ex_alu_op_reg|      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |pipelined|pipeline_register:id_ex_alu_op_reg                                      ; work         ;
;    |pipeline_register:id_ex_br_un_reg|       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pipelined|pipeline_register:id_ex_br_un_reg                                       ; work         ;
;    |pipeline_register:id_ex_branch_cmd_reg|  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pipelined|pipeline_register:id_ex_branch_cmd_reg                                  ; work         ;
;    |pipeline_register:id_ex_branch_type_reg| ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |pipelined|pipeline_register:id_ex_branch_type_reg                                 ; work         ;
;    |pipeline_register:id_ex_imm_reg|         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |pipelined|pipeline_register:id_ex_imm_reg                                         ; work         ;
;    |pipeline_register:id_ex_insn_vld_reg|    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pipelined|pipeline_register:id_ex_insn_vld_reg                                    ; work         ;
;    |pipeline_register:id_ex_ld_un_reg|       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pipelined|pipeline_register:id_ex_ld_un_reg                                       ; work         ;
;    |pipeline_register:id_ex_lsu_op_reg|      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |pipelined|pipeline_register:id_ex_lsu_op_reg                                      ; work         ;
;    |pipeline_register:id_ex_mem_wren_reg|    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pipelined|pipeline_register:id_ex_mem_wren_reg                                    ; work         ;
;    |pipeline_register:id_ex_opa_sel_reg|     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pipelined|pipeline_register:id_ex_opa_sel_reg                                     ; work         ;
;    |pipeline_register:id_ex_opb_sel_reg|     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pipelined|pipeline_register:id_ex_opb_sel_reg                                     ; work         ;
;    |pipeline_register:id_ex_pc_reg|          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |pipelined|pipeline_register:id_ex_pc_reg                                          ; work         ;
;    |pipeline_register:id_ex_pc_sel_reg|      ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |pipelined|pipeline_register:id_ex_pc_sel_reg                                      ; work         ;
;    |pipeline_register:id_ex_rd_wren_reg|     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pipelined|pipeline_register:id_ex_rd_wren_reg                                     ; work         ;
;    |pipeline_register:id_ex_rs1_addr_reg|    ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pipelined|pipeline_register:id_ex_rs1_addr_reg                                    ; work         ;
;    |pipeline_register:id_ex_rs1_reg|         ; 64 (64)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 56 (56)          ; |pipelined|pipeline_register:id_ex_rs1_reg                                         ; work         ;
;    |pipeline_register:id_ex_rs2_addr_reg|    ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pipelined|pipeline_register:id_ex_rs2_addr_reg                                    ; work         ;
;    |pipeline_register:id_ex_rs2_reg|         ; 64 (64)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 40 (40)          ; |pipelined|pipeline_register:id_ex_rs2_reg                                         ; work         ;
;    |pipeline_register:id_ex_wb_addr_reg|     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pipelined|pipeline_register:id_ex_wb_addr_reg                                     ; work         ;
;    |pipeline_register:id_ex_wb_sel_reg|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pipelined|pipeline_register:id_ex_wb_sel_reg                                      ; work         ;
;    |pipeline_register:if_id_instr_reg|       ; 90 (90)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 30 (30)          ; |pipelined|pipeline_register:if_id_instr_reg                                       ; work         ;
;    |pipeline_register:if_id_pc_reg|          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |pipelined|pipeline_register:if_id_pc_reg                                          ; work         ;
;    |pipeline_register:mem_wb_alu_pc_reg|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |pipelined|pipeline_register:mem_wb_alu_pc_reg                                     ; work         ;
;    |pipeline_register:mem_wb_ctrl_reg|       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pipelined|pipeline_register:mem_wb_ctrl_reg                                       ; work         ;
;    |pipeline_register:mem_wb_insn_vld_reg|   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pipelined|pipeline_register:mem_wb_insn_vld_reg                                   ; work         ;
;    |pipeline_register:mem_wb_mispred_reg|    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pipelined|pipeline_register:mem_wb_mispred_reg                                    ; work         ;
;    |pipeline_register:mem_wb_pc_reg|         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 2 (2)            ; |pipelined|pipeline_register:mem_wb_pc_reg                                         ; work         ;
;    |pipeline_register:mem_wb_rd_wren_reg|    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |pipelined|pipeline_register:mem_wb_rd_wren_reg                                    ; work         ;
;    |pipeline_register:mem_wb_wb_addr_reg|    ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pipelined|pipeline_register:mem_wb_wb_addr_reg                                    ; work         ;
;    |pipeline_register:mem_wb_wb_sel_reg|     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |pipelined|pipeline_register:mem_wb_wb_sel_reg                                     ; work         ;
;    |pipeline_register:wb_temp_rd_wren_reg|   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pipelined|pipeline_register:wb_temp_rd_wren_reg                                   ; work         ;
;    |pipeline_register:wb_temp_wb_addr_reg|   ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pipelined|pipeline_register:wb_temp_wb_addr_reg                                   ; work         ;
;    |pipeline_register:wb_temp_wb_data_reg|   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; |pipelined|pipeline_register:wb_temp_wb_data_reg                                   ; work         ;
;    |pipeline_register:z_if_pc_reg|           ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |pipelined|pipeline_register:z_if_pc_reg                                           ; work         ;
;    |regfile:RF|                              ; 43 (43)     ; 39 (39)                   ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 40 (40)          ; |pipelined|regfile:RF                                                              ; work         ;
;       |altsyncram:regfile_mem_rtl_0|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipelined|regfile:RF|altsyncram:regfile_mem_rtl_0                                 ; work         ;
;          |altsyncram_22h1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipelined|regfile:RF|altsyncram:regfile_mem_rtl_0|altsyncram_22h1:auto_generated  ; work         ;
;       |altsyncram:regfile_mem_rtl_1|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipelined|regfile:RF|altsyncram:regfile_mem_rtl_1                                 ; work         ;
;          |altsyncram_22h1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipelined|regfile:RF|altsyncram:regfile_mem_rtl_1|altsyncram_22h1:auto_generated  ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; o_pc_debug[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[10] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[11] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[12] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[13] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[14] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[15] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[16] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[17] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[18] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[19] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[20] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[21] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[22] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[23] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[24] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[25] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[26] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[27] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[28] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[29] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[30] ; Output   ; --            ; --            ; --                    ; --  ;
; o_pc_debug[31] ; Output   ; --            ; --            ; --                    ; --  ;
; o_insn_vld     ; Output   ; --            ; --            ; --                    ; --  ;
; o_ctrl         ; Output   ; --            ; --            ; --                    ; --  ;
; o_mispred      ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledr[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_ledg[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex0[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex0[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex0[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex0[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex0[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex0[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex0[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex1[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex1[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex1[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex1[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex1[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex1[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex1[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex2[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex2[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex2[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex2[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex2[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex2[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex2[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex3[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex3[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex3[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex3[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex3[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex3[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex3[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex4[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex4[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex4[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex4[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex4[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex4[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex4[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex5[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex5[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex5[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex5[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex5[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex5[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex5[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex6[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex6[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex6[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex6[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex6[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex6[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex6[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex7[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex7[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex7[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex7[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex7[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex7[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_hex7[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[22]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[23]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[24]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[25]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[26]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[27]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[28]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[29]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[30]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_io_lcd[31]   ; Output   ; --            ; --            ; --                    ; --  ;
; i_clk          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; i_reset        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; i_io_sw[26]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; i_io_sw[10]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; i_io_sw[23]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; i_io_sw[7]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; i_io_sw[31]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; i_io_sw[15]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; i_io_sw[11]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; i_io_sw[27]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; i_io_sw[9]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; i_io_sw[25]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; i_io_sw[8]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; i_io_sw[24]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; i_io_sw[21]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; i_io_sw[18]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; i_io_sw[19]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; i_io_sw[20]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; i_io_sw[17]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; i_io_sw[13]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; i_io_sw[29]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; i_io_sw[30]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; i_io_sw[14]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; i_io_sw[16]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; i_io_sw[28]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; i_io_sw[12]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; i_io_sw[1]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; i_io_sw[0]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; i_io_sw[22]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; i_io_sw[6]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; i_io_sw[5]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; i_io_sw[4]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; i_io_sw[2]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; i_io_sw[3]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                           ;
+------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------+-------------------+---------+
; i_clk                                                      ;                   ;         ;
; i_reset                                                    ;                   ;         ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[0]    ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[0]         ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[1]         ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[2]         ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[3]         ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[4]         ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[5]         ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[6]         ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[7]         ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[8]         ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[9]         ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[10]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[11]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[12]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[13]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[14]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[15]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[16]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[17]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[18]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[19]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[20]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[21]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[22]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[23]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[24]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[25]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[26]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[27]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[28]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[29]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[30]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_pc_reg|data_out[31]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_insn_vld_reg|data_out[0]   ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_ctrl_reg|data_out[0]       ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_mispred_reg|data_out[0]    ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_is_read_reg|data_out[0]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_branch_cmd_reg|data_out[0]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_br_un_reg|data_out[0]       ; 1                 ; 6       ;
;      - pipeline_register:id_ex_alu_op_reg|data_out[3]      ; 1                 ; 6       ;
;      - pipeline_register:id_ex_opa_sel_reg|data_out[0]     ; 1                 ; 6       ;
;      - pipeline_register:id_ex_alu_op_reg|data_out[1]      ; 1                 ; 6       ;
;      - pipeline_register:id_ex_alu_op_reg|data_out[0]      ; 1                 ; 6       ;
;      - pipeline_register:id_ex_alu_op_reg|data_out[2]      ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_ctrl_reg|data_out[0]       ; 1                 ; 6       ;
;      - pipeline_register:id_ex_mem_wren_reg|data_out[0]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_lsu_op_reg|data_out[1]      ; 1                 ; 6       ;
;      - pipeline_register:id_ex_lsu_op_reg|data_out[0]      ; 1                 ; 6       ;
;      - pipeline_register:id_ex_insn_vld_reg|data_out[0]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_ld_un_reg|data_out[0]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[2]    ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[3]    ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[4]    ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[5]    ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[6]    ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[7]    ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[8]    ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[9]    ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[10]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[11]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[12]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[13]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[14]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[15]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[16]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[17]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[18]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[19]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[20]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[21]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[22]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[23]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[24]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[25]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[26]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[27]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[28]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[29]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[30]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[31]   ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[0]                                 ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[1]                                 ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[2]                                 ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[3]                                 ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[4]                                 ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[5]                                 ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[6]                                 ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[8]                                 ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[9]                                 ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[10]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[11]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[12]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[13]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[14]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[15]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[16]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[17]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[18]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[19]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[20]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[21]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[22]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[23]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[24]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[25]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[26]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[27]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[28]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[29]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[30]                                ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[31]                                ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[14]          ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[15]          ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[16]          ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[17]          ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[18]          ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[19]          ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[20]          ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[21]          ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[22]          ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[23]          ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[24]          ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[28]          ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[29]          ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[31]          ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[30]          ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_four_reg|data_out[1]    ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[2]         ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[3]         ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[4]         ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[5]         ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[6]         ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[7]         ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[8]         ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[9]         ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[10]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[11]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[12]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[13]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[14]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[15]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[16]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[17]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[18]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[19]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[20]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[21]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[22]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[23]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[24]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[25]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[26]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[27]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[28]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[29]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[30]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_pc_reg|data_out[31]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_insn_vld_reg|data_out[0]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_mispred_reg|data_out[0]    ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[0]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[12]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[13]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[14]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[15]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[28]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[31]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[30]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[29]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[27]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[26]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[25]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[24]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[23]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[22]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[21]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[20]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[19]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[18]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[17]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[16]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_mem_wren_reg|data_out[0]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_lsu_op_reg|data_out[1]     ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[1]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[0]   ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_lsu_op_reg|data_out[0]     ; 1                 ; 6       ;
;      - lsu:LS|io_buffer[15][0]~1                           ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[1]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[2]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[3]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[4]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[5]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[6]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[7]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[8]        ; 1                 ; 6       ;
;      - lsu:LS|io_buffer[0][0]~4                            ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[9]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[10]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[11]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[12]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[13]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[14]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[15]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[16]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[17]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[18]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[19]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[20]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[21]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[22]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[23]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[24]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[25]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[26]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[27]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[28]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[29]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[30]       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rs2_reg|data_out[31]       ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[0]          ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_rd_wren_reg|data_out[0]    ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_wb_addr_reg|data_out[0]    ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_wb_addr_reg|data_out[1]    ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_wb_addr_reg|data_out[4]    ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_wb_addr_reg|data_out[2]    ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_wb_addr_reg|data_out[3]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_addr_reg|data_out[0]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_addr_reg|data_out[1]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_addr_reg|data_out[2]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_addr_reg|data_out[3]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_addr_reg|data_out[4]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_addr_reg|data_out[1]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_addr_reg|data_out[0]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_addr_reg|data_out[3]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_addr_reg|data_out[2]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_addr_reg|data_out[4]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[1]          ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[2]          ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[3]          ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[4]          ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[5]          ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[6]          ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[7]          ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[8]          ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[9]          ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[10]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[11]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[12]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[13]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[14]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[15]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[16]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[17]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[18]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[19]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[20]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[21]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[22]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[23]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[24]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[25]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[26]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[27]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[28]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[29]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[30]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_reg|data_out[31]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_sel_reg|data_out[0]      ; 1                 ; 6       ;
;      - pipeline_register:id_ex_branch_type_reg|data_out[2] ; 1                 ; 6       ;
;      - pipeline_register:id_ex_branch_type_reg|data_out[1] ; 1                 ; 6       ;
;      - pipeline_register:id_ex_branch_type_reg|data_out[0] ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[10]  ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_wb_sel_reg|data_out[1]     ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_rd_wren_reg|data_out[0]    ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_wb_addr_reg|data_out[0]    ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_wb_addr_reg|data_out[1]    ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_wb_addr_reg|data_out[4]    ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_wb_addr_reg|data_out[3]    ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_wb_addr_reg|data_out[2]    ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_addr_reg|data_out[1]   ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_addr_reg|data_out[0]   ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_addr_reg|data_out[4]   ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_addr_reg|data_out[3]   ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_addr_reg|data_out[2]   ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_rd_wren_reg|data_out[0]   ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[10]    ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_wb_sel_reg|data_out[0]     ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_wb_sel_reg|data_out[1]     ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[10]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[10]  ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[11]    ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[11]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[11]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[11]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[11]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[10]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[9]     ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[9]   ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[9]         ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[9]   ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[9]         ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[8]   ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[8]     ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[8]         ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[8]   ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[8]         ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[21]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[21]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[21]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[21]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[18]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[18]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[18]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[18]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[19]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[19]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[19]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[19]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[20]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[20]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[20]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[20]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[17]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[17]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[17]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[17]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[15]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[15]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[15]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[15]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[13]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[13]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[13]  ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[14]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[14]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[14]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[14]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[13]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[30]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[30]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[30]  ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[31]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[31]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[31]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[31]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[30]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[16]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[16]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[16]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[16]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[29]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[29]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[29]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[29]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[12]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[12]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[12]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[12]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[1]     ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[1]         ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[1]   ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[0]     ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[0]         ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[0]   ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[0]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[1]         ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[28]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[28]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[28]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[28]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[25]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[25]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[25]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[25]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[26]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[26]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[26]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[26]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[27]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[27]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[27]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[27]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[24]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[24]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[24]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[24]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[23]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[23]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[23]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[23]        ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[22]    ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[22]        ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[22]  ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[22]        ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[6]   ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[6]     ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[6]         ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[6]   ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[7]     ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[7]                                 ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[7]   ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[7]         ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[7]   ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[7]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[6]         ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[5]     ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[5]   ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[5]         ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[5]   ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[5]         ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[4]   ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[4]     ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[4]         ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[4]   ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[4]         ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[2]   ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[2]     ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[2]         ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[2]   ; 1                 ; 6       ;
;      - pipeline_register:mem_wb_alu_pc_reg|data_out[3]     ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_alu_data_reg|data_out[3]   ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs1_reg|data_out[3]         ; 1                 ; 6       ;
;      - pipeline_register:wb_temp_wb_data_reg|data_out[3]   ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[3]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rs2_reg|data_out[2]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_opb_sel_reg|data_out[0]     ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[12]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[11]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[10]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[9]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[8]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[7]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[6]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[5]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[4]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[3]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[2]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[1]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[0]         ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[13]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[14]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[15]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[28]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[27]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[26]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[25]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[24]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[23]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[22]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[21]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[20]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[19]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[18]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[17]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[16]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[31]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[30]        ; 1                 ; 6       ;
;      - pipeline_register:id_ex_imm_reg|data_out[29]        ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[0]          ; 1                 ; 6       ;
;      - pipeline_register:id_ex_wb_sel_reg|data_out[0]      ; 1                 ; 6       ;
;      - pipeline_register:id_ex_rd_wren_reg|data_out[0]     ; 1                 ; 6       ;
;      - pipeline_register:id_ex_wb_addr_reg|data_out[0]     ; 1                 ; 6       ;
;      - pipeline_register:id_ex_wb_addr_reg|data_out[1]     ; 1                 ; 6       ;
;      - pipeline_register:id_ex_wb_addr_reg|data_out[4]     ; 1                 ; 6       ;
;      - pipeline_register:id_ex_wb_addr_reg|data_out[2]     ; 1                 ; 6       ;
;      - pipeline_register:id_ex_wb_addr_reg|data_out[3]     ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[15]      ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[16]      ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[17]      ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[18]      ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[19]      ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[21]      ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[20]      ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[23]      ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[22]      ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[24]      ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[1]          ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[2]          ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[3]          ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[4]          ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[5]          ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[6]          ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[7]          ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[8]          ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[9]          ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[10]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[11]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[12]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[13]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[14]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[15]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[16]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[17]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[18]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[19]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[20]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[21]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[22]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[23]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[24]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[25]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[26]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[27]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[28]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[29]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[30]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_pc_reg|data_out[31]         ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[3]       ; 1                 ; 6       ;
;      - control_unit:CU|romAddr[1]~0                        ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[2]       ; 1                 ; 6       ;
;      - control_unit:CU|romAddr[0]~1                        ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[5]       ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[6]       ; 1                 ; 6       ;
;      - control_unit:CU|romAddr[4]~2                        ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[13]      ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[12]      ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[14]      ; 1                 ; 6       ;
;      - control_unit:CU|Mux2~61                             ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[4]       ; 1                 ; 6       ;
;      - control_unit:CU|romAddr[2]~3                        ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[30]      ; 1                 ; 6       ;
;      - control_unit:CU|Mux6~2                              ; 1                 ; 6       ;
;      - pipeline_register:id_ex_pc_sel_reg|data_out~0       ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_ld_un_reg|data_out[0]      ; 1                 ; 6       ;
;      - regfile:RF|regfile_mem~33                           ; 1                 ; 6       ;
;      - pipeline_register:ex_mem_wb_sel_reg|data_out[0]     ; 1                 ; 6       ;
;      - control_unit:CU|Mux1~1                              ; 1                 ; 6       ;
;      - control_unit:CU|Mux7~1                              ; 1                 ; 6       ;
;      - control_unit:CU|Mux8~18                             ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[0]           ; 1                 ; 6       ;
;      - control_unit:CU|Mux4~17                             ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[7]       ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[8]       ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[11]      ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[9]       ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[10]      ; 1                 ; 6       ;
;      - lsu:LS|bram:bramm|d_mem~33                          ; 1                 ; 6       ;
;      - lsu:LS|bram:bramm|d_mem_rtl_1_bypass[4]             ; 1                 ; 6       ;
;      - lsu:LS|bram:bramm|d_mem_rtl_1_bypass[2]             ; 1                 ; 6       ;
;      - lsu:LS|bram:bramm|d_mem_rtl_1_bypass[8]             ; 1                 ; 6       ;
;      - lsu:LS|bram:bramm|d_mem_rtl_1_bypass[6]             ; 1                 ; 6       ;
;      - lsu:LS|bram:bramm|d_mem_rtl_1_bypass[12]            ; 1                 ; 6       ;
;      - lsu:LS|bram:bramm|d_mem_rtl_1_bypass[10]            ; 1                 ; 6       ;
;      - lsu:LS|bram:bramm|d_mem_rtl_1_bypass[16]            ; 1                 ; 6       ;
;      - lsu:LS|bram:bramm|d_mem_rtl_1_bypass[14]            ; 1                 ; 6       ;
;      - lsu:LS|bram:bramm|d_mem_rtl_1_bypass[20]            ; 1                 ; 6       ;
;      - lsu:LS|bram:bramm|d_mem_rtl_1_bypass[18]            ; 1                 ; 6       ;
;      - lsu:LS|bram:bramm|d_mem_rtl_1_bypass[24]            ; 1                 ; 6       ;
;      - lsu:LS|bram:bramm|d_mem_rtl_1_bypass[22]            ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[1]           ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[25]          ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[26]          ; 1                 ; 6       ;
;      - pipeline_register:z_if_pc_reg|data_out[27]          ; 1                 ; 6       ;
;      - lsu:LS|bram:bramm|comb~0                            ; 1                 ; 6       ;
;      - regfile:RF|comb~1                                   ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[31]      ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[29]      ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[28]      ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[27]      ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[26]      ; 1                 ; 6       ;
;      - pipeline_register:if_id_instr_reg|data_out[25]      ; 1                 ; 6       ;
;      - control_unit:CU|Mux5~5                              ; 1                 ; 6       ;
;      - control_unit:CU|Mux6~4                              ; 1                 ; 6       ;
;      - immgen:IG|Mux10~2                                   ; 1                 ; 6       ;
;      - immgen:IG|Mux9~2                                    ; 1                 ; 6       ;
;      - immgen:IG|Mux8~2                                    ; 1                 ; 6       ;
;      - immgen:IG|Mux7~2                                    ; 1                 ; 6       ;
;      - immgen:IG|Mux6~2                                    ; 1                 ; 6       ;
;      - immgen:IG|Mux5~2                                    ; 1                 ; 6       ;
;      - control_unit:CU|Mux2~65                             ; 1                 ; 6       ;
;      - control_unit:CU|Mux2~66                             ; 1                 ; 6       ;
;      - control_unit:CU|Mux2~67                             ; 1                 ; 6       ;
;      - control_unit:CU|Mux3~67                             ; 1                 ; 6       ;
;      - control_unit:CU|Mux3~68                             ; 1                 ; 6       ;
;      - control_unit:CU|romAddr[6]~4                        ; 1                 ; 6       ;
;      - control_unit:CU|romAddr[7]~5                        ; 1                 ; 6       ;
;      - control_unit:CU|romAddr[3]~6                        ; 1                 ; 6       ;
;      - control_unit:CU|Mux13~19                            ; 1                 ; 6       ;
;      - control_unit:CU|Mux17~19                            ; 1                 ; 6       ;
;      - control_unit:CU|Mux15~19                            ; 1                 ; 6       ;
;      - control_unit:CU|Mux8~20                             ; 1                 ; 6       ;
;      - control_unit:CU|Mux4~22                             ; 1                 ; 6       ;
;      - control_unit:CU|Mux2~68                             ; 1                 ; 6       ;
;      - control_unit:CU|Mux9~12                             ; 1                 ; 6       ;
;      - control_unit:CU|Mux12~14                            ; 1                 ; 6       ;
;      - control_unit:CU|Mux8~21                             ; 1                 ; 6       ;
;      - control_unit:CU|Mux2~69                             ; 1                 ; 6       ;
;      - control_unit:CU|Mux16~18                            ; 1                 ; 6       ;
;      - control_unit:CU|Mux0~9                              ; 1                 ; 6       ;
;      - control_unit:CU|Mux11~4                             ; 1                 ; 6       ;
;      - control_unit:CU|Mux10~11                            ; 1                 ; 6       ;
;      - control_unit:CU|Mux12~16                            ; 1                 ; 6       ;
;      - control_unit:CU|Mux3~69                             ; 1                 ; 6       ;
;      - control_unit:CU|Mux3~70                             ; 1                 ; 6       ;
; i_io_sw[26]                                                ;                   ;         ;
;      - lsu:LS|o_ld_data~40                                 ; 0                 ; 6       ;
;      - lsu:LS|Selector5~1                                  ; 0                 ; 6       ;
; i_io_sw[10]                                                ;                   ;         ;
; i_io_sw[23]                                                ;                   ;         ;
;      - lsu:LS|Mux42~0                                      ; 1                 ; 6       ;
;      - lsu:LS|Selector8~1                                  ; 1                 ; 6       ;
;      - lsu:LS|o_ld_data[7]~81                              ; 1                 ; 6       ;
; i_io_sw[7]                                                 ;                   ;         ;
; i_io_sw[31]                                                ;                   ;         ;
;      - lsu:LS|o_ld_data~43                                 ; 0                 ; 6       ;
;      - lsu:LS|Selector0~1                                  ; 0                 ; 6       ;
; i_io_sw[15]                                                ;                   ;         ;
;      - lsu:LS|o_ld_data~43                                 ; 1                 ; 6       ;
;      - lsu:LS|Selector16~1                                 ; 1                 ; 6       ;
; i_io_sw[11]                                                ;                   ;         ;
; i_io_sw[27]                                                ;                   ;         ;
;      - lsu:LS|o_ld_data~51                                 ; 0                 ; 6       ;
;      - lsu:LS|Selector4~1                                  ; 0                 ; 6       ;
; i_io_sw[9]                                                 ;                   ;         ;
; i_io_sw[25]                                                ;                   ;         ;
;      - lsu:LS|o_ld_data~54                                 ; 0                 ; 6       ;
;      - lsu:LS|Selector6~1                                  ; 0                 ; 6       ;
; i_io_sw[8]                                                 ;                   ;         ;
; i_io_sw[24]                                                ;                   ;         ;
;      - lsu:LS|o_ld_data~57                                 ; 0                 ; 6       ;
;      - lsu:LS|Selector7~1                                  ; 0                 ; 6       ;
; i_io_sw[21]                                                ;                   ;         ;
;      - lsu:LS|Selector10~1                                 ; 1                 ; 6       ;
;      - lsu:LS|Selector26~11                                ; 1                 ; 6       ;
; i_io_sw[18]                                                ;                   ;         ;
;      - lsu:LS|Selector13~1                                 ; 0                 ; 6       ;
;      - lsu:LS|Selector29~11                                ; 0                 ; 6       ;
; i_io_sw[19]                                                ;                   ;         ;
;      - lsu:LS|Selector12~1                                 ; 0                 ; 6       ;
;      - lsu:LS|Selector28~11                                ; 0                 ; 6       ;
; i_io_sw[20]                                                ;                   ;         ;
;      - lsu:LS|Selector11~1                                 ; 0                 ; 6       ;
;      - lsu:LS|Selector27~11                                ; 0                 ; 6       ;
; i_io_sw[17]                                                ;                   ;         ;
;      - lsu:LS|Selector14~1                                 ; 1                 ; 6       ;
;      - lsu:LS|Selector30~11                                ; 1                 ; 6       ;
; i_io_sw[13]                                                ;                   ;         ;
;      - lsu:LS|o_ld_data~65                                 ; 1                 ; 6       ;
;      - lsu:LS|Selector18~1                                 ; 1                 ; 6       ;
; i_io_sw[29]                                                ;                   ;         ;
;      - lsu:LS|o_ld_data~65                                 ; 0                 ; 6       ;
;      - lsu:LS|Selector2~1                                  ; 0                 ; 6       ;
; i_io_sw[30]                                                ;                   ;         ;
;      - lsu:LS|o_ld_data~68                                 ; 1                 ; 6       ;
;      - lsu:LS|Selector1~1                                  ; 1                 ; 6       ;
; i_io_sw[14]                                                ;                   ;         ;
;      - lsu:LS|o_ld_data~68                                 ; 1                 ; 6       ;
;      - lsu:LS|Selector17~0                                 ; 1                 ; 6       ;
; i_io_sw[16]                                                ;                   ;         ;
;      - lsu:LS|Selector15~1                                 ; 0                 ; 6       ;
;      - lsu:LS|Selector31~11                                ; 0                 ; 6       ;
; i_io_sw[28]                                                ;                   ;         ;
;      - lsu:LS|o_ld_data~71                                 ; 1                 ; 6       ;
;      - lsu:LS|Selector3~1                                  ; 1                 ; 6       ;
; i_io_sw[12]                                                ;                   ;         ;
; i_io_sw[1]                                                 ;                   ;         ;
; i_io_sw[0]                                                 ;                   ;         ;
; i_io_sw[22]                                                ;                   ;         ;
;      - lsu:LS|Selector9~1                                  ; 0                 ; 6       ;
;      - lsu:LS|Selector25~11                                ; 0                 ; 6       ;
; i_io_sw[6]                                                 ;                   ;         ;
; i_io_sw[5]                                                 ;                   ;         ;
; i_io_sw[4]                                                 ;                   ;         ;
; i_io_sw[2]                                                 ;                   ;         ;
; i_io_sw[3]                                                 ;                   ;         ;
+------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                           ;
+-------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                            ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; ex_jmp                                          ; LCCOMB_X28_Y23_N24 ; 244     ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; hazard_detection:hzd|ex_mem_flush~0             ; LCCOMB_X24_Y24_N22 ; 516     ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; hazard_detection:hzd|id_ex_flush                ; LCCOMB_X28_Y23_N2  ; 15      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; i_clk                                           ; PIN_N2             ; 1228    ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; i_clk                                           ; PIN_N2             ; 10      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; i_reset                                         ; PIN_V2             ; 593     ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; immgen:IG|WideOr0~0                             ; LCCOMB_X24_Y22_N14 ; 32      ; Latch enable              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; lsu:LS|Equal3~0                                 ; LCCOMB_X23_Y19_N30 ; 22      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; lsu:LS|bram:bramm|comb~0                        ; LCCOMB_X25_Y23_N24 ; 64      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|bram:bramm|d_mem~149                     ; LCCOMB_X25_Y15_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[0][0]~2                        ; LCCOMB_X20_Y17_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[0][16]~16                      ; LCCOMB_X21_Y17_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[0][24]~26                      ; LCCOMB_X20_Y17_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[0][8]~7                        ; LCCOMB_X20_Y17_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[10][0]~65                      ; LCCOMB_X20_Y17_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[10][16]~53                     ; LCCOMB_X21_Y17_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[10][24]~73                     ; LCCOMB_X20_Y17_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[10][8]~83                      ; LCCOMB_X20_Y17_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[11][0]~67                      ; LCCOMB_X20_Y17_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[11][16]~59                     ; LCCOMB_X21_Y17_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[11][24]~80                     ; LCCOMB_X19_Y22_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[11][8]~86                      ; LCCOMB_X20_Y17_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[12][0]~70                      ; LCCOMB_X20_Y15_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[12][16]~57                     ; LCCOMB_X21_Y18_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[12][24]~79                     ; LCCOMB_X20_Y15_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[12][8]~92                      ; LCCOMB_X20_Y15_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[13][0]~69                      ; LCCOMB_X20_Y15_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[13][16]~52                     ; LCCOMB_X21_Y17_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[13][24]~77                     ; LCCOMB_X18_Y21_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[13][8]~90                      ; LCCOMB_X20_Y15_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[14][0]~68                      ; LCCOMB_X21_Y20_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[14][16]~55                     ; LCCOMB_X21_Y20_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[14][24]~74                     ; LCCOMB_X21_Y20_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[14][8]~91                      ; LCCOMB_X21_Y20_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[15][0]~71                      ; LCCOMB_X20_Y15_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[15][16]~60                     ; LCCOMB_X21_Y20_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[15][24]~82                     ; LCCOMB_X19_Y22_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[15][8]~93                      ; LCCOMB_X20_Y15_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[1][0]~34                       ; LCCOMB_X20_Y17_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[1][16]~36                      ; LCCOMB_X21_Y18_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[1][24]~37                      ; LCCOMB_X20_Y17_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[1][8]~35                       ; LCCOMB_X20_Y17_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[2][0]~38                       ; LCCOMB_X20_Y15_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[2][16]~40                      ; LCCOMB_X21_Y18_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[2][24]~41                      ; LCCOMB_X20_Y15_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[2][8]~39                       ; LCCOMB_X20_Y15_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[3][0]~42                       ; LCCOMB_X20_Y15_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[3][16]~44                      ; LCCOMB_X21_Y17_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[3][24]~45                      ; LCCOMB_X20_Y15_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[3][8]~43                       ; LCCOMB_X20_Y15_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[4][0]~46                       ; LCCOMB_X20_Y17_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[4][16]~48                      ; LCCOMB_X21_Y17_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[4][24]~49                      ; LCCOMB_X20_Y17_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[4][8]~47                       ; LCCOMB_X20_Y17_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[5][0]~62                       ; LCCOMB_X21_Y23_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[5][16]~50                      ; LCCOMB_X21_Y17_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[5][24]~76                      ; LCCOMB_X19_Y19_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[5][8]~87                       ; LCCOMB_X19_Y19_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[6][0]~61                       ; LCCOMB_X20_Y15_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[6][16]~54                      ; LCCOMB_X21_Y17_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[6][24]~72                      ; LCCOMB_X20_Y15_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[6][8]~88                       ; LCCOMB_X20_Y15_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[7][0]~63                       ; LCCOMB_X28_Y14_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[7][16]~58                      ; LCCOMB_X21_Y20_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[7][24]~81                      ; LCCOMB_X21_Y20_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[7][8]~89                       ; LCCOMB_X21_Y20_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[8][0]~66                       ; LCCOMB_X20_Y20_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[8][16]~56                      ; LCCOMB_X21_Y18_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[8][24]~78                      ; LCCOMB_X20_Y17_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[8][8]~85                       ; LCCOMB_X20_Y17_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[9][0]~64                       ; LCCOMB_X20_Y20_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[9][16]~51                      ; LCCOMB_X21_Y18_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[9][24]~75                      ; LCCOMB_X19_Y19_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|io_buffer[9][8]~84                       ; LCCOMB_X19_Y19_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|o_ld_data[26]~48                         ; LCCOMB_X23_Y19_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lsu:LS|o_ld_data[6]~47                          ; LCCOMB_X23_Y19_N14 ; 9       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; lsu:LS|o_ld_data[6]~89                          ; LCCOMB_X25_Y17_N30 ; 7       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; pipeline_register:ex_mem_lsu_op_reg|data_out[1] ; LCFF_X27_Y23_N9    ; 234     ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; regfile:RF|comb~1                               ; LCCOMB_X28_Y20_N26 ; 3       ; Write enable              ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                              ;
+---------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------+--------------------+---------+----------------------+------------------+---------------------------+
; i_clk               ; PIN_N2             ; 1228    ; Global Clock         ; GCLK2            ; --                        ;
; immgen:IG|WideOr0~0 ; LCCOMB_X24_Y22_N14 ; 32      ; Global Clock         ; GCLK8            ; --                        ;
+---------------------+--------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------+
; Non-Global High Fan-Out Signals                              ;
+----------------------------------------------------+---------+
; Name                                               ; Fan-Out ;
+----------------------------------------------------+---------+
; i_reset                                            ; 593     ;
; hazard_detection:hzd|ex_mem_flush~0                ; 516     ;
; ex_jmp                                             ; 244     ;
; pipeline_register:ex_mem_lsu_op_reg|data_out[1]    ; 234     ;
; pipeline_register:ex_mem_alu_data_reg|data_out[13] ; 198     ;
; pipeline_register:ex_mem_alu_data_reg|data_out[12] ; 197     ;
; pipeline_register:ex_mem_alu_data_reg|data_out[15] ; 142     ;
; pipeline_register:ex_mem_alu_data_reg|data_out[14] ; 141     ;
; regfile:RF|regfile_mem~33                          ; 96      ;
; pipeline_register:id_ex_opb_sel_reg|data_out[0]    ; 91      ;
; operand_b[1]~1                                     ; 76      ;
; operand_b[0]~0                                     ; 73      ;
; operand_b[2]~2                                     ; 69      ;
; pipeline_register:id_ex_alu_op_reg|data_out[3]     ; 67      ;
; pipeline_register:ex_mem_alu_data_reg|data_out[3]  ; 66      ;
; pipeline_register:ex_mem_alu_data_reg|data_out[2]  ; 66      ;
; pipeline_register:ex_mem_alu_data_reg|data_out[4]  ; 66      ;
; pipeline_register:ex_mem_alu_data_reg|data_out[5]  ; 66      ;
; pipeline_register:ex_mem_alu_data_reg|data_out[7]  ; 66      ;
; pipeline_register:ex_mem_alu_data_reg|data_out[6]  ; 66      ;
; pipeline_register:ex_mem_alu_data_reg|data_out[8]  ; 66      ;
; pipeline_register:ex_mem_alu_data_reg|data_out[9]  ; 66      ;
; pipeline_register:ex_mem_alu_data_reg|data_out[11] ; 66      ;
; pipeline_register:ex_mem_alu_data_reg|data_out[10] ; 66      ;
; lsu:LS|bram:bramm|comb~0                           ; 64      ;
; pipeline_register:id_ex_alu_op_reg|data_out[1]     ; 59      ;
; pipeline_register:id_ex_alu_op_reg|data_out[0]     ; 55      ;
; operand_b[3]~3                                     ; 50      ;
; forwarding_unit:fw|forward_b[1]~10                 ; 48      ;
; forwarding_unit:fw|forward_b[0]~9                  ; 48      ;
; forwarding_unit:fw|forward_a[0]~10                 ; 48      ;
; forwarding_unit:fw|forward_a[1]~9                  ; 48      ;
; pipeline_register:ex_mem_lsu_op_reg|data_out[0]    ; 44      ;
; pipeline_register:ex_mem_alu_data_reg|data_out[1]  ; 43      ;
; pipeline_register:id_ex_opa_sel_reg|data_out[0]    ; 42      ;
; pipeline_register:id_ex_alu_op_reg|data_out[2]     ; 40      ;
; lsu:LS|Equal2~0                                    ; 36      ;
; operand_b[4]~4                                     ; 34      ;
; pipeline_register:ex_mem_alu_data_reg|data_out~31  ; 33      ;
; pipeline_register:ex_mem_alu_data_reg|data_out~30  ; 33      ;
; pipeline_register:ex_mem_alu_data_reg|data_out~29  ; 33      ;
; pipeline_register:ex_mem_alu_data_reg|data_out~28  ; 33      ;
; pipeline_register:ex_mem_alu_data_reg|data_out~27  ; 33      ;
; pipeline_register:ex_mem_alu_data_reg|data_out~26  ; 33      ;
; pipeline_register:ex_mem_alu_data_reg|data_out~25  ; 33      ;
; pipeline_register:ex_mem_alu_data_reg|data_out~24  ; 33      ;
; pipeline_register:ex_mem_alu_data_reg|data_out~23  ; 33      ;
; pipeline_register:ex_mem_alu_data_reg|data_out~22  ; 33      ;
; pipeline_register:ex_mem_alu_data_reg|data_out~1   ; 33      ;
; pipeline_register:ex_mem_alu_data_reg|data_out~0   ; 33      ;
; pipeline_register:ex_mem_wb_sel_reg|data_out[1]    ; 33      ;
; lsu:LS|bram:bramm|d_mem~149                        ; 32      ;
; regfile:RF|regfile_mem                             ; 32      ;
; regfile:RF|regfile_mem~73                          ; 32      ;
; lsu:LS|o_ld_data[26]~48                            ; 32      ;
; lsu:LS|bram:bramm|d_mem~154                        ; 32      ;
; pipeline_register:mem_wb_wb_sel_reg|data_out[1]    ; 32      ;
; pipeline_register:mem_wb_wb_sel_reg|data_out[0]    ; 32      ;
; Add0~17                                            ; 31      ;
; Add0~16                                            ; 31      ;
; Add0~15                                            ; 31      ;
; Add0~14                                            ; 31      ;
; Add0~13                                            ; 31      ;
; Add0~12                                            ; 31      ;
; Add0~11                                            ; 31      ;
; Add0~10                                            ; 31      ;
; Add0~9                                             ; 31      ;
; Add0~8                                             ; 31      ;
; Add0~7                                             ; 31      ;
; Add0~6                                             ; 31      ;
; hazard_detection:hzd|ex_mem_flush~0_wirecell       ; 30      ;
; lsu:LS|bram:bramm|d_mem                            ; 30      ;
; lsu:LS|bram:bramm|d_mem~33                         ; 30      ;
; alu:AL|sign_bit_sra                                ; 30      ;
; pipeline_register:if_id_instr_reg|data_out[2]      ; 26      ;
; alu:AL|Mux91~5                                     ; 24      ;
; lsu:LS|i_mem_data[23]~0                            ; 24      ;
; pipeline_register:if_id_instr_reg|data_out[13]     ; 23      ;
; pipeline_register:ex_mem_rs2_reg|data_out[7]       ; 23      ;
; pipeline_register:ex_mem_rs2_reg|data_out[6]       ; 23      ;
; pipeline_register:ex_mem_rs2_reg|data_out[5]       ; 23      ;
; pipeline_register:ex_mem_rs2_reg|data_out[4]       ; 23      ;
; pipeline_register:ex_mem_rs2_reg|data_out[3]       ; 23      ;
; pipeline_register:ex_mem_rs2_reg|data_out[2]       ; 23      ;
; pipeline_register:ex_mem_rs2_reg|data_out[1]       ; 23      ;
; pipeline_register:ex_mem_rs2_reg|data_out[0]       ; 23      ;
; pipeline_register:if_id_instr_reg|data_out[31]     ; 22      ;
; lsu:LS|Equal3~0                                    ; 22      ;
; pipeline_register:ex_mem_alu_data_reg|data_out[0]  ; 22      ;
; control_unit:CU|Mux1~1                             ; 21      ;
; control_unit:CU|romAddr[0]~1                       ; 21      ;
; alu:AL|Mux78~0                                     ; 21      ;
; pipeline_register:if_id_instr_reg|data_out[14]     ; 20      ;
; pipeline_register:if_id_instr_reg|data_out[5]      ; 20      ;
; alu:AL|Mux79~1                                     ; 20      ;
; pipeline_register:if_id_instr_reg|data_out[12]     ; 19      ;
; lsu:LS|io_buffer[0][0]~4                           ; 18      ;
; alu:AL|Mux91~6                                     ; 17      ;
; pipeline_register:ex_mem_rs2_reg|data_out[31]      ; 17      ;
; pipeline_register:ex_mem_rs2_reg|data_out[30]      ; 17      ;
; pipeline_register:ex_mem_rs2_reg|data_out[29]      ; 17      ;
; pipeline_register:ex_mem_rs2_reg|data_out[28]      ; 17      ;
; pipeline_register:ex_mem_rs2_reg|data_out[27]      ; 17      ;
; pipeline_register:ex_mem_rs2_reg|data_out[26]      ; 17      ;
; pipeline_register:ex_mem_rs2_reg|data_out[25]      ; 17      ;
; pipeline_register:ex_mem_rs2_reg|data_out[24]      ; 17      ;
; lsu:LS|i_mem_data[8]~6                             ; 16      ;
; lsu:LS|o_ld_data~62                                ; 16      ;
; lsu:LS|o_ld_data~60                                ; 16      ;
; lsu:LS|o_ld_data~59                                ; 16      ;
; lsu:LS|io_buffer~33                                ; 16      ;
; lsu:LS|io_buffer~32                                ; 16      ;
; lsu:LS|io_buffer~31                                ; 16      ;
; lsu:LS|io_buffer~30                                ; 16      ;
; lsu:LS|io_buffer~29                                ; 16      ;
; lsu:LS|io_buffer~28                                ; 16      ;
; lsu:LS|io_buffer~27                                ; 16      ;
; lsu:LS|io_buffer[15][24]~25                        ; 16      ;
; lsu:LS|io_buffer~24                                ; 16      ;
; lsu:LS|io_buffer~23                                ; 16      ;
; lsu:LS|io_buffer~22                                ; 16      ;
; lsu:LS|io_buffer~21                                ; 16      ;
; lsu:LS|io_buffer~20                                ; 16      ;
; lsu:LS|io_buffer~19                                ; 16      ;
; lsu:LS|io_buffer~18                                ; 16      ;
; lsu:LS|io_buffer~17                                ; 16      ;
; lsu:LS|io_buffer~15                                ; 16      ;
; lsu:LS|io_buffer~14                                ; 16      ;
; lsu:LS|io_buffer~13                                ; 16      ;
; lsu:LS|io_buffer~12                                ; 16      ;
; lsu:LS|io_buffer~11                                ; 16      ;
; lsu:LS|io_buffer~10                                ; 16      ;
; lsu:LS|io_buffer~9                                 ; 16      ;
; lsu:LS|io_buffer~8                                 ; 16      ;
; lsu:LS|io_buffer[15][8]~6                          ; 16      ;
; lsu:LS|io_buffer~3                                 ; 16      ;
; lsu:LS|io_buffer[15][0]~1                          ; 16      ;
; alu:AL|Decoder0~10                                 ; 15      ;
; hazard_detection:hzd|id_ex_flush                   ; 15      ;
; lsu:LS|o_ld_data[6]~41                             ; 14      ;
; control_unit:CU|romAddr[2]~3                       ; 14      ;
; lsu:LS|o_ld_data[15]~88                            ; 13      ;
; lsu:LS|o_ld_data[15]~42                            ; 13      ;
; control_unit:CU|romAddr[4]~2                       ; 13      ;
; pipeline_register:if_id_instr_reg|data_out[3]      ; 13      ;
; alu:AL|Mux88~0                                     ; 13      ;
; lsu:LS|i_mem_data[24]~3                            ; 12      ;
; lsu:LS|i_mem_data[24]~2                            ; 12      ;
; lsu:LS|o_ld_data[6]~39                             ; 12      ;
; pipeline_register:if_id_instr_reg|data_out[30]     ; 12      ;
; pipeline_register:if_id_instr_reg|data_out[4]      ; 12      ;
; operand_a[31]~28                                   ; 12      ;
; operand_a[0]~12                                    ; 12      ;
; lsu:LS|o_ld_data[6]~75                             ; 11      ;
; lsu:LS|o_ld_data[6]~73                             ; 11      ;
; lsu:LS|o_ld_data[6]~72                             ; 11      ;
; pipeline_register:if_id_instr_reg|data_out[6]      ; 11      ;
; lsu:LS|o_ld_data[6]~74                             ; 10      ;
; control_unit:CU|Mux2~64                            ; 10      ;
; control_unit:CU|romAddr[1]~0                       ; 10      ;
; operand_a[1]~11                                    ; 10      ;
; i_clk                                              ; 9       ;
; lsu:LS|o_ld_data[7]~78                             ; 9       ;
; lsu:LS|o_ld_data[6]~47                             ; 9       ;
; alu:AL|Mux73~0                                     ; 9       ;
; operand_a[28]~31                                   ; 9       ;
; operand_a[29]~30                                   ; 9       ;
; operand_a[30]~29                                   ; 9       ;
; operand_a[15]~25                                   ; 9       ;
; operand_a[18]~22                                   ; 9       ;
; operand_a[21]~19                                   ; 9       ;
; operand_a[22]~18                                   ; 9       ;
; operand_a[24]~16                                   ; 9       ;
; operand_a[25]~15                                   ; 9       ;
; operand_a[27]~13                                   ; 9       ;
; operand_a[2]~10                                    ; 9       ;
; operand_a[8]~4                                     ; 9       ;
; operand_a[10]~2                                    ; 9       ;
; pipeline_register:mem_wb_wb_addr_reg|data_out[0]   ; 9       ;
; pipeline_register:ex_mem_alu_data_reg|data_out[16] ; 9       ;
; pipeline_register:ex_mem_alu_data_reg|data_out[28] ; 9       ;
; immgen:IG|Mux16~0                                  ; 8       ;
; lsu:LS|i_mem_data[4]~11                            ; 8       ;
; lsu:LS|io_buffer[15][8]~93                         ; 8       ;
; lsu:LS|io_buffer[12][8]~92                         ; 8       ;
; lsu:LS|io_buffer[14][8]~91                         ; 8       ;
; lsu:LS|io_buffer[13][8]~90                         ; 8       ;
; lsu:LS|io_buffer[7][8]~89                          ; 8       ;
; lsu:LS|io_buffer[6][8]~88                          ; 8       ;
; lsu:LS|io_buffer[5][8]~87                          ; 8       ;
; lsu:LS|io_buffer[11][8]~86                         ; 8       ;
; lsu:LS|io_buffer[8][8]~85                          ; 8       ;
; lsu:LS|io_buffer[9][8]~84                          ; 8       ;
; lsu:LS|io_buffer[10][8]~83                         ; 8       ;
; lsu:LS|io_buffer[15][24]~82                        ; 8       ;
; lsu:LS|io_buffer[7][24]~81                         ; 8       ;
; lsu:LS|io_buffer[11][24]~80                        ; 8       ;
; lsu:LS|io_buffer[12][24]~79                        ; 8       ;
; lsu:LS|io_buffer[8][24]~78                         ; 8       ;
; lsu:LS|io_buffer[13][24]~77                        ; 8       ;
; lsu:LS|io_buffer[5][24]~76                         ; 8       ;
; lsu:LS|io_buffer[9][24]~75                         ; 8       ;
; lsu:LS|io_buffer[14][24]~74                        ; 8       ;
; lsu:LS|io_buffer[10][24]~73                        ; 8       ;
; lsu:LS|io_buffer[6][24]~72                         ; 8       ;
; lsu:LS|io_buffer[15][0]~71                         ; 8       ;
; lsu:LS|io_buffer[12][0]~70                         ; 8       ;
; lsu:LS|io_buffer[13][0]~69                         ; 8       ;
; lsu:LS|io_buffer[14][0]~68                         ; 8       ;
; lsu:LS|io_buffer[11][0]~67                         ; 8       ;
; lsu:LS|io_buffer[8][0]~66                          ; 8       ;
; lsu:LS|io_buffer[10][0]~65                         ; 8       ;
; lsu:LS|io_buffer[9][0]~64                          ; 8       ;
; lsu:LS|io_buffer[7][0]~63                          ; 8       ;
; lsu:LS|io_buffer[5][0]~62                          ; 8       ;
; lsu:LS|io_buffer[6][0]~61                          ; 8       ;
; lsu:LS|io_buffer[15][16]~60                        ; 8       ;
; lsu:LS|io_buffer[11][16]~59                        ; 8       ;
; lsu:LS|io_buffer[7][16]~58                         ; 8       ;
; lsu:LS|io_buffer[12][16]~57                        ; 8       ;
; lsu:LS|io_buffer[8][16]~56                         ; 8       ;
; lsu:LS|io_buffer[14][16]~55                        ; 8       ;
; lsu:LS|io_buffer[6][16]~54                         ; 8       ;
; lsu:LS|io_buffer[10][16]~53                        ; 8       ;
; lsu:LS|io_buffer[13][16]~52                        ; 8       ;
; lsu:LS|io_buffer[9][16]~51                         ; 8       ;
; lsu:LS|io_buffer[5][16]~50                         ; 8       ;
; lsu:LS|i_mem_data[24]~1                            ; 8       ;
; lsu:LS|o_ld_data~46                                ; 8       ;
; lsu:LS|o_ld_data~44                                ; 8       ;
; lsu:LS|o_ld_data~36                                ; 8       ;
; control_unit:CU|Mux1~0                             ; 8       ;
; alu:AL|Mux91~7                                     ; 8       ;
; alu:AL|Mux91~4                                     ; 8       ;
; alu:AL|Mux79~3                                     ; 8       ;
; operand_a[13]~27                                   ; 8       ;
; operand_a[14]~26                                   ; 8       ;
; operand_a[16]~24                                   ; 8       ;
; operand_a[17]~23                                   ; 8       ;
; operand_a[20]~20                                   ; 8       ;
; operand_a[23]~17                                   ; 8       ;
; operand_a[26]~14                                   ; 8       ;
; operand_a[3]~9                                     ; 8       ;
; operand_a[4]~8                                     ; 8       ;
; operand_a[5]~7                                     ; 8       ;
; operand_a[6]~6                                     ; 8       ;
; operand_a[7]~5                                     ; 8       ;
; operand_a[9]~3                                     ; 8       ;
; operand_a[11]~1                                    ; 8       ;
; operand_a[12]~0                                    ; 8       ;
; fw_b[3]~61                                         ; 8       ;
; fw_b[10]~3                                         ; 8       ;
; lsu:LS|io_buffer[4][24]~49                         ; 8       ;
; lsu:LS|io_buffer[4][16]~48                         ; 8       ;
; lsu:LS|io_buffer[4][8]~47                          ; 8       ;
; lsu:LS|io_buffer[4][0]~46                          ; 8       ;
; lsu:LS|io_buffer[3][24]~45                         ; 8       ;
; lsu:LS|io_buffer[3][16]~44                         ; 8       ;
; lsu:LS|io_buffer[3][8]~43                          ; 8       ;
; lsu:LS|io_buffer[3][0]~42                          ; 8       ;
; lsu:LS|io_buffer[2][24]~41                         ; 8       ;
; lsu:LS|io_buffer[2][16]~40                         ; 8       ;
; lsu:LS|io_buffer[2][8]~39                          ; 8       ;
; lsu:LS|io_buffer[2][0]~38                          ; 8       ;
; lsu:LS|io_buffer[1][24]~37                         ; 8       ;
; lsu:LS|io_buffer[1][16]~36                         ; 8       ;
; lsu:LS|io_buffer[1][8]~35                          ; 8       ;
; lsu:LS|io_buffer[1][0]~34                          ; 8       ;
; lsu:LS|io_buffer[0][24]~26                         ; 8       ;
; lsu:LS|io_buffer[0][16]~16                         ; 8       ;
; lsu:LS|io_buffer[0][8]~7                           ; 8       ;
; lsu:LS|io_buffer[0][0]~2                           ; 8       ;
; lsu:LS|Equal1~4                                    ; 8       ;
; control_unit:CU|romAddr[3]~6                       ; 7       ;
; lsu:LS|o_ld_data[6]~89                             ; 7       ;
; alu:AL|Mux91~15                                    ; 7       ;
; operand_a[19]~21                                   ; 7       ;
; fw_b[24]~47                                        ; 7       ;
; fw_b[27]~45                                        ; 7       ;
; fw_b[25]~41                                        ; 7       ;
; fw_b[28]~39                                        ; 7       ;
; fw_b[16]~29                                        ; 7       ;
; fw_b[17]~17                                        ; 7       ;
; fw_b[20]~15                                        ; 7       ;
; fw_b[18]~11                                        ; 7       ;
; fw_b[21]~9                                         ; 7       ;
; pipeline_register:mem_wb_wb_addr_reg|data_out[2]   ; 7       ;
; pipeline_register:mem_wb_wb_addr_reg|data_out[3]   ; 7       ;
; pipeline_register:mem_wb_wb_addr_reg|data_out[4]   ; 7       ;
; pipeline_register:mem_wb_wb_addr_reg|data_out[1]   ; 7       ;
; pipeline_register:ex_mem_ld_un_reg|data_out[0]     ; 6       ;
; control_unit:CU|Mux3~65                            ; 6       ;
; control_unit:CU|Mux2~61                            ; 6       ;
; pipeline_register:if_id_instr_reg|data_out[20]     ; 6       ;
; alu:AL|Mux79~2                                     ; 6       ;
; alu:AL|Mux79~0                                     ; 6       ;
; fw_b[2]~63                                         ; 6       ;
; wb_wb_data[3]~31                                   ; 6       ;
; wb_wb_data[2]~30                                   ; 6       ;
; fw_b[4]~59                                         ; 6       ;
; wb_wb_data[4]~29                                   ; 6       ;
; wb_wb_data[5]~28                                   ; 6       ;
; wb_wb_data[7]~27                                   ; 6       ;
; wb_wb_data[6]~26                                   ; 6       ;
; fw_b[22]~51                                        ; 6       ;
; wb_wb_data[22]~25                                  ; 6       ;
; fw_b[23]~49                                        ; 6       ;
; wb_wb_data[23]~24                                  ; 6       ;
; wb_wb_data[24]~23                                  ; 6       ;
; wb_wb_data[27]~22                                  ; 6       ;
; fw_b[26]~43                                        ; 6       ;
; wb_wb_data[26]~21                                  ; 6       ;
; wb_wb_data[25]~20                                  ; 6       ;
; wb_wb_data[28]~19                                  ; 6       ;
; wb_wb_data[0]~18                                   ; 6       ;
; wb_wb_data[1]~17                                   ; 6       ;
; fw_b[12]~33                                        ; 6       ;
; wb_wb_data[12]~16                                  ; 6       ;
; wb_wb_data[29]~15                                  ; 6       ;
; wb_wb_data[16]~14                                  ; 6       ;
; fw_b[30]~27                                        ; 6       ;
; fw_b[31]~25                                        ; 6       ;
; wb_wb_data[31]~13                                  ; 6       ;
; wb_wb_data[30]~12                                  ; 6       ;
; wb_wb_data[14]~11                                  ; 6       ;
; wb_wb_data[13]~10                                  ; 6       ;
; fw_b[15]~19                                        ; 6       ;
; wb_wb_data[15]~9                                   ; 6       ;
; wb_wb_data[17]~8                                   ; 6       ;
; fw_a[20]~15                                        ; 6       ;
; wb_wb_data[20]~7                                   ; 6       ;
; fw_b[19]~13                                        ; 6       ;
; wb_wb_data[19]~6                                   ; 6       ;
; wb_wb_data[18]~5                                   ; 6       ;
; wb_wb_data[21]~4                                   ; 6       ;
; fw_b[8]~7                                          ; 6       ;
; wb_wb_data[8]~3                                    ; 6       ;
; fw_b[9]~5                                          ; 6       ;
; wb_wb_data[9]~2                                    ; 6       ;
; fw_b[11]~1                                         ; 6       ;
; wb_wb_data[11]~1                                   ; 6       ;
; wb_wb_data[10]~0                                   ; 6       ;
; pipeline_register:ex_mem_wb_addr_reg|data_out[0]   ; 6       ;
; Add0~5                                             ; 5       ;
; pipeline_register:if_id_instr_reg|data_out[24]     ; 5       ;
; pipeline_register:if_id_instr_reg|data_out[22]     ; 5       ;
; pipeline_register:if_id_instr_reg|data_out[23]     ; 5       ;
; pipeline_register:if_id_instr_reg|data_out[21]     ; 5       ;
; operand_b[31]~10                                   ; 5       ;
; operand_b[14]~7                                    ; 5       ;
; alu:AL|Mux16~4                                     ; 5       ;
; operand_b[13]~6                                    ; 5       ;
; alu:AL|Mux16~0                                     ; 5       ;
; pipeline_register:id_ex_imm_reg|data_out[3]        ; 5       ;
; pipeline_register:id_ex_imm_reg|data_out[10]       ; 5       ;
; fw_b[5]~57                                         ; 5       ;
; fw_b[6]~55                                         ; 5       ;
; fw_b[7]~53                                         ; 5       ;
; fw_a[27]~45                                        ; 5       ;
; fw_a[28]~39                                        ; 5       ;
; fw_b[1]~37                                         ; 5       ;
; fw_b[0]~35                                         ; 5       ;
; fw_b[29]~31                                        ; 5       ;
; fw_a[31]~27                                        ; 5       ;
; fw_b[13]~23                                        ; 5       ;
; fw_b[14]~21                                        ; 5       ;
; fw_a[14]~23                                        ; 5       ;
; fw_a[13]~21                                        ; 5       ;
; fw_a[19]~13                                        ; 5       ;
; fw_a[21]~9                                         ; 5       ;
; pipeline_register:id_ex_pc_reg|data_out[19]        ; 5       ;
; pipeline_register:id_ex_pc_reg|data_out[14]        ; 5       ;
; pipeline_register:id_ex_pc_reg|data_out[13]        ; 5       ;
; pipeline_register:ex_mem_mem_wren_reg|data_out[0]  ; 5       ;
; lsu:LS|Equal1~5                                    ; 5       ;
; alu:AL|Decoder0~9                                  ; 4       ;
; lsu:LS|i_mem_data[3]~61                            ; 4       ;
; lsu:LS|i_mem_data[2]~60                            ; 4       ;
; lsu:LS|i_mem_data[4]~59                            ; 4       ;
; lsu:LS|i_mem_data[5]~58                            ; 4       ;
; lsu:LS|i_mem_data[6]~57                            ; 4       ;
; lsu:LS|i_mem_data[22]~56                           ; 4       ;
; lsu:LS|i_mem_data[12]~52                           ; 4       ;
; lsu:LS|i_mem_data[28]~50                           ; 4       ;
; lsu:LS|i_mem_data[16]~48                           ; 4       ;
; lsu:LS|i_mem_data[14]~46                           ; 4       ;
; lsu:LS|i_mem_data[30]~44                           ; 4       ;
; lsu:LS|i_mem_data[29]~42                           ; 4       ;
; lsu:LS|i_mem_data[13]~40                           ; 4       ;
; lsu:LS|i_mem_data[17]~38                           ; 4       ;
; lsu:LS|i_mem_data[20]~36                           ; 4       ;
; lsu:LS|i_mem_data[19]~34                           ; 4       ;
; lsu:LS|i_mem_data[18]~32                           ; 4       ;
; lsu:LS|i_mem_data[21]~30                           ; 4       ;
; lsu:LS|i_mem_data[24]~28                           ; 4       ;
; lsu:LS|i_mem_data[8]~26                            ; 4       ;
; lsu:LS|i_mem_data[25]~24                           ; 4       ;
; lsu:LS|i_mem_data[9]~22                            ; 4       ;
; lsu:LS|i_mem_data[27]~20                           ; 4       ;
; lsu:LS|i_mem_data[11]~18                           ; 4       ;
; lsu:LS|i_mem_data[15]~16                           ; 4       ;
; lsu:LS|i_mem_data[31]~14                           ; 4       ;
; lsu:LS|i_mem_data[7]~12                            ; 4       ;
; lsu:LS|i_mem_data[23]~10                           ; 4       ;
; lsu:LS|i_mem_data[10]~8                            ; 4       ;
; lsu:LS|i_mem_data[26]~5                            ; 4       ;
; lsu:LS|Decoder0~15                                 ; 4       ;
; lsu:LS|Decoder0~14                                 ; 4       ;
; lsu:LS|Decoder0~13                                 ; 4       ;
; lsu:LS|Decoder0~12                                 ; 4       ;
; lsu:LS|Decoder0~11                                 ; 4       ;
; lsu:LS|Decoder0~10                                 ; 4       ;
; lsu:LS|Decoder0~9                                  ; 4       ;
; lsu:LS|Decoder0~8                                  ; 4       ;
; lsu:LS|Decoder0~7                                  ; 4       ;
; lsu:LS|Decoder0~6                                  ; 4       ;
; lsu:LS|Decoder0~5                                  ; 4       ;
; pipeline_register:if_id_instr_reg|data_out[7]      ; 4       ;
; lsu:LS|o_ld_data~45                                ; 4       ;
; lsu:LS|bram:bramm|d_mem~79                         ; 4       ;
; lsu:LS|o_ld_data~43                                ; 4       ;
; lsu:LS|always0~0                                   ; 4       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[56]           ; 4       ;
; lsu:LS|o_ld_data~35                                ; 4       ;
; control_unit:CU|Mux6~2                             ; 4       ;
; pipeline_register:if_id_instr_reg|data_out[19]     ; 4       ;
; pipeline_register:if_id_instr_reg|data_out[18]     ; 4       ;
; pipeline_register:if_id_instr_reg|data_out[17]     ; 4       ;
; pipeline_register:if_id_instr_reg|data_out[16]     ; 4       ;
; pipeline_register:if_id_instr_reg|data_out[15]     ; 4       ;
; operand_b[11]~24                                   ; 4       ;
; operand_b[20]~20                                   ; 4       ;
; operand_b[27]~13                                   ; 4       ;
; operand_b[29]~12                                   ; 4       ;
; operand_b[30]~11                                   ; 4       ;
; alu:AL|Decoder0~8                                  ; 4       ;
; operand_b[28]~9                                    ; 4       ;
; pipeline_register:id_ex_imm_reg|data_out[17]       ; 4       ;
; pipeline_register:id_ex_imm_reg|data_out[18]       ; 4       ;
; pipeline_register:id_ex_imm_reg|data_out[24]       ; 4       ;
; pipeline_register:id_ex_imm_reg|data_out[25]       ; 4       ;
; alu:AL|Mux1~10                                     ; 4       ;
; fw_a[16]~29                                        ; 4       ;
; fw_a[30]~25                                        ; 4       ;
; fw_a[11]~3                                         ; 4       ;
; pipeline_register:wb_temp_wb_addr_reg|data_out[0]  ; 4       ;
; pipeline_register:mem_wb_rd_wren_reg|data_out[0]   ; 4       ;
; pipeline_register:id_ex_pc_sel_reg|data_out[0]     ; 4       ;
; pipeline_register:id_ex_pc_reg|data_out[31]        ; 4       ;
; pipeline_register:id_ex_pc_reg|data_out[30]        ; 4       ;
; pipeline_register:id_ex_pc_reg|data_out[20]        ; 4       ;
; pipeline_register:id_ex_pc_reg|data_out[11]        ; 4       ;
; pipeline_register:ex_mem_wb_addr_reg|data_out[3]   ; 4       ;
; pipeline_register:ex_mem_wb_addr_reg|data_out[2]   ; 4       ;
; pipeline_register:ex_mem_wb_addr_reg|data_out[4]   ; 4       ;
; pipeline_register:ex_mem_wb_addr_reg|data_out[1]   ; 4       ;
; pipeline_register:ex_mem_rd_wren_reg|data_out[0]   ; 4       ;
; lsu:LS|Decoder0~4                                  ; 4       ;
; lsu:LS|Decoder0~3                                  ; 4       ;
; lsu:LS|Decoder0~2                                  ; 4       ;
; lsu:LS|Decoder0~1                                  ; 4       ;
; pipeline_register:ex_mem_rs2_reg|data_out[15]      ; 4       ;
; pipeline_register:ex_mem_rs2_reg|data_out[14]      ; 4       ;
; pipeline_register:ex_mem_rs2_reg|data_out[13]      ; 4       ;
; pipeline_register:ex_mem_rs2_reg|data_out[12]      ; 4       ;
; pipeline_register:ex_mem_rs2_reg|data_out[11]      ; 4       ;
; pipeline_register:ex_mem_rs2_reg|data_out[10]      ; 4       ;
; pipeline_register:ex_mem_rs2_reg|data_out[9]       ; 4       ;
; pipeline_register:ex_mem_rs2_reg|data_out[8]       ; 4       ;
; lsu:LS|Decoder0~0                                  ; 4       ;
; i_io_sw[23]                                        ; 3       ;
; control_unit:CU|romAddr[7]~5                       ; 3       ;
; control_unit:CU|Mux2~66                            ; 3       ;
; pipeline_register:if_id_instr_reg|data_out[25]     ; 3       ;
; pipeline_register:if_id_instr_reg|data_out[26]     ; 3       ;
; pipeline_register:if_id_instr_reg|data_out[27]     ; 3       ;
; pipeline_register:if_id_instr_reg|data_out[28]     ; 3       ;
; pipeline_register:if_id_instr_reg|data_out[29]     ; 3       ;
; lsu:LS|i_mem_data[0]~54                            ; 3       ;
; lsu:LS|i_mem_data[1]~53                            ; 3       ;
; regfile:RF|comb~1                                  ; 3       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[22]           ; 3       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[24]           ; 3       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[18]           ; 3       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[20]           ; 3       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[14]           ; 3       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[16]           ; 3       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[10]           ; 3       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[12]           ; 3       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[6]            ; 3       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[8]            ; 3       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[2]            ; 3       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[4]            ; 3       ;
; pipeline_register:if_id_instr_reg|data_out[10]     ; 3       ;
; pipeline_register:if_id_instr_reg|data_out[9]      ; 3       ;
; pipeline_register:if_id_instr_reg|data_out[11]     ; 3       ;
; pipeline_register:if_id_instr_reg|data_out[8]      ; 3       ;
; lsu:LS|bram:bramm|d_mem~127                        ; 3       ;
; lsu:LS|bram:bramm|d_mem~121                        ; 3       ;
; lsu:LS|bram:bramm|d_mem~119                        ; 3       ;
; lsu:LS|bram:bramm|d_mem~117                        ; 3       ;
; lsu:LS|bram:bramm|d_mem~115                        ; 3       ;
; lsu:LS|bram:bramm|d_mem~113                        ; 3       ;
; lsu:LS|bram:bramm|d_mem~111                        ; 3       ;
; lsu:LS|bram:bramm|d_mem~109                        ; 3       ;
; lsu:LS|bram:bramm|d_mem~107                        ; 3       ;
; lsu:LS|bram:bramm|d_mem~105                        ; 3       ;
; lsu:LS|bram:bramm|d_mem~103                        ; 3       ;
; lsu:LS|bram:bramm|d_mem~101                        ; 3       ;
; lsu:LS|bram:bramm|d_mem~99                         ; 3       ;
; lsu:LS|bram:bramm|d_mem~97                         ; 3       ;
; lsu:LS|bram:bramm|d_mem~95                         ; 3       ;
; lsu:LS|bram:bramm|d_mem~93                         ; 3       ;
; lsu:LS|bram:bramm|d_mem~91                         ; 3       ;
; lsu:LS|bram:bramm|d_mem~89                         ; 3       ;
; lsu:LS|bram:bramm|d_mem~87                         ; 3       ;
; lsu:LS|bram:bramm|d_mem~85                         ; 3       ;
; lsu:LS|bram:bramm|d_mem~83                         ; 3       ;
; lsu:LS|bram:bramm|d_mem~81                         ; 3       ;
; lsu:LS|Mux42~0                                     ; 3       ;
; lsu:LS|bram:bramm|d_mem~77                         ; 3       ;
; lsu:LS|bram:bramm|d_mem~75                         ; 3       ;
; lsu:LS|Mux30~9                                     ; 3       ;
; operand_b[8]~29                                    ; 3       ;
; operand_b[5]~28                                    ; 3       ;
; operand_b[6]~27                                    ; 3       ;
; operand_b[7]~26                                    ; 3       ;
; operand_b[9]~25                                    ; 3       ;
; alu:AL|lt_temp~27                                  ; 3       ;
; alu:AL|lt_temp~17                                  ; 3       ;
; alu:AL|lt_temp~8                                   ; 3       ;
; alu:AL|Mux54~80                                    ; 3       ;
; alu:AL|A_xor_B[19]                                 ; 3       ;
; operand_b[19]~21                                   ; 3       ;
; operand_b[21]~19                                   ; 3       ;
; operand_b[22]~18                                   ; 3       ;
; alu:AL|Mux54~57                                    ; 3       ;
; alu:AL|Mux3~5                                      ; 3       ;
; alu:AL|A_xor_B[26]                                 ; 3       ;
; pipeline_register:id_ex_imm_reg|data_out[30]       ; 3       ;
; pipeline_register:id_ex_imm_reg|data_out[16]       ; 3       ;
; pipeline_register:id_ex_imm_reg|data_out[19]       ; 3       ;
; pipeline_register:id_ex_imm_reg|data_out[22]       ; 3       ;
; pipeline_register:id_ex_imm_reg|data_out[23]       ; 3       ;
; pipeline_register:id_ex_imm_reg|data_out[26]       ; 3       ;
; operand_b[15]~8                                    ; 3       ;
; pipeline_register:id_ex_imm_reg|data_out[15]       ; 3       ;
; alu:AL|Mux16~17                                    ; 3       ;
; alu:AL|Mux16~13                                    ; 3       ;
; alu:AL|Mux16~12                                    ; 3       ;
; alu:AL|Mux16~11                                    ; 3       ;
; alu:AL|Mux1~16                                     ; 3       ;
; alu:AL|Mux1~12                                     ; 3       ;
; alu:AL|Mux1~11                                     ; 3       ;
; alu:AL|Mux2~2                                      ; 3       ;
; alu:AL|Mux16~1                                     ; 3       ;
; alu:AL|Mux54~33                                    ; 3       ;
; alu:AL|Mux1~2                                      ; 3       ;
; operand_b[12]~5                                    ; 3       ;
; alu:AL|Mux54~15                                    ; 3       ;
; alu:AL|Mux54~12                                    ; 3       ;
; alu:AL|A_xor_B[12]                                 ; 3       ;
; pipeline_register:id_ex_imm_reg|data_out[2]        ; 3       ;
; pipeline_register:id_ex_imm_reg|data_out[4]        ; 3       ;
; pipeline_register:id_ex_imm_reg|data_out[8]        ; 3       ;
; pipeline_register:id_ex_imm_reg|data_out[9]        ; 3       ;
; pipeline_register:id_ex_imm_reg|data_out[11]       ; 3       ;
; pipeline_register:id_ex_imm_reg|data_out[12]       ; 3       ;
; fw_a[3]~63                                         ; 3       ;
; mem_alu_pc_data[3]~31                              ; 3       ;
; fw_a[2]~61                                         ; 3       ;
; mem_alu_pc_data[2]~30                              ; 3       ;
; fw_a[4]~59                                         ; 3       ;
; mem_alu_pc_data[4]~29                              ; 3       ;
; fw_a[5]~57                                         ; 3       ;
; mem_alu_pc_data[5]~28                              ; 3       ;
; fw_a[7]~55                                         ; 3       ;
; mem_alu_pc_data[7]~27                              ; 3       ;
; fw_a[6]~53                                         ; 3       ;
; mem_alu_pc_data[6]~26                              ; 3       ;
; fw_a[22]~51                                        ; 3       ;
; mem_alu_pc_data[22]~25                             ; 3       ;
; fw_a[23]~49                                        ; 3       ;
; mem_alu_pc_data[23]~24                             ; 3       ;
; fw_a[24]~47                                        ; 3       ;
; mem_alu_pc_data[24]~23                             ; 3       ;
; mem_alu_pc_data[27]~22                             ; 3       ;
; fw_a[26]~43                                        ; 3       ;
; mem_alu_pc_data[26]~21                             ; 3       ;
; fw_a[25]~41                                        ; 3       ;
; mem_alu_pc_data[25]~20                             ; 3       ;
; mem_alu_pc_data[28]~19                             ; 3       ;
; fw_a[0]~37                                         ; 3       ;
; mem_alu_pc_data[0]~18                              ; 3       ;
; fw_a[1]~35                                         ; 3       ;
; mem_alu_pc_data[1]~17                              ; 3       ;
; fw_a[12]~33                                        ; 3       ;
; mem_alu_pc_data[12]~16                             ; 3       ;
; fw_a[29]~31                                        ; 3       ;
; mem_alu_pc_data[29]~15                             ; 3       ;
; mem_alu_pc_data[16]~14                             ; 3       ;
; mem_alu_pc_data[31]~13                             ; 3       ;
; mem_alu_pc_data[30]~12                             ; 3       ;
; mem_alu_pc_data[14]~11                             ; 3       ;
; mem_alu_pc_data[13]~10                             ; 3       ;
; fw_a[15]~19                                        ; 3       ;
; mem_alu_pc_data[15]~9                              ; 3       ;
; brc_control:BRC|brc:branchcompare|WideAnd0~3       ; 3       ;
; fw_a[17]~17                                        ; 3       ;
; mem_alu_pc_data[17]~8                              ; 3       ;
; mem_alu_pc_data[20]~7                              ; 3       ;
; mem_alu_pc_data[19]~6                              ; 3       ;
; fw_a[18]~11                                        ; 3       ;
; mem_alu_pc_data[18]~5                              ; 3       ;
; mem_alu_pc_data[21]~4                              ; 3       ;
; fw_a[8]~7                                          ; 3       ;
; mem_alu_pc_data[8]~3                               ; 3       ;
; fw_a[9]~5                                          ; 3       ;
; mem_alu_pc_data[9]~2                               ; 3       ;
; mem_alu_pc_data[11]~1                              ; 3       ;
; fw_a[10]~1                                         ; 3       ;
; pipeline_register:wb_temp_wb_addr_reg|data_out[2]  ; 3       ;
; pipeline_register:wb_temp_wb_addr_reg|data_out[3]  ; 3       ;
; pipeline_register:wb_temp_wb_addr_reg|data_out[4]  ; 3       ;
; pipeline_register:wb_temp_wb_addr_reg|data_out[1]  ; 3       ;
; regfile:RF|comb~0                                  ; 3       ;
; mem_alu_pc_data[10]~0                              ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[29]        ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[28]        ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[27]        ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[26]        ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[25]        ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[24]        ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[23]        ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[22]        ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[21]        ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[18]        ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[17]        ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[16]        ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[15]        ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[12]        ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[10]        ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[9]         ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[8]         ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[7]         ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[6]         ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[5]         ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[4]         ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[3]         ; 3       ;
; pipeline_register:id_ex_pc_reg|data_out[2]         ; 3       ;
; forwarding_unit:fw|always0~10                      ; 3       ;
; pipeline_register:id_ex_rs2_addr_reg|data_out[4]   ; 3       ;
; pipeline_register:id_ex_rs2_addr_reg|data_out[2]   ; 3       ;
; pipeline_register:id_ex_rs2_addr_reg|data_out[3]   ; 3       ;
; pipeline_register:id_ex_rs2_addr_reg|data_out[0]   ; 3       ;
; pipeline_register:id_ex_rs2_addr_reg|data_out[1]   ; 3       ;
; forwarding_unit:fw|always0~7                       ; 3       ;
; pipeline_register:id_ex_rs1_addr_reg|data_out[4]   ; 3       ;
; pipeline_register:id_ex_rs1_addr_reg|data_out[3]   ; 3       ;
; pipeline_register:id_ex_rs1_addr_reg|data_out[2]   ; 3       ;
; pipeline_register:id_ex_rs1_addr_reg|data_out[1]   ; 3       ;
; pipeline_register:id_ex_rs1_addr_reg|data_out[0]   ; 3       ;
; forwarding_unit:fw|always0~4                       ; 3       ;
; hazard_detection:hzd|Equal2~0                      ; 3       ;
; pipeline_register:id_ex_branch_cmd_reg|data_out[0] ; 3       ;
; i_io_sw[22]                                        ; 2       ;
; i_io_sw[12]                                        ; 2       ;
; i_io_sw[28]                                        ; 2       ;
; i_io_sw[16]                                        ; 2       ;
; i_io_sw[14]                                        ; 2       ;
; i_io_sw[30]                                        ; 2       ;
; i_io_sw[29]                                        ; 2       ;
; i_io_sw[13]                                        ; 2       ;
; i_io_sw[17]                                        ; 2       ;
; i_io_sw[20]                                        ; 2       ;
; i_io_sw[19]                                        ; 2       ;
; i_io_sw[18]                                        ; 2       ;
; i_io_sw[21]                                        ; 2       ;
; i_io_sw[24]                                        ; 2       ;
; i_io_sw[8]                                         ; 2       ;
; i_io_sw[25]                                        ; 2       ;
; i_io_sw[9]                                         ; 2       ;
; i_io_sw[27]                                        ; 2       ;
; i_io_sw[11]                                        ; 2       ;
; i_io_sw[15]                                        ; 2       ;
; i_io_sw[31]                                        ; 2       ;
; i_io_sw[7]                                         ; 2       ;
; i_io_sw[10]                                        ; 2       ;
; i_io_sw[26]                                        ; 2       ;
; immgen:IG|o_imm[29]                                ; 2       ;
; immgen:IG|o_imm[30]                                ; 2       ;
; immgen:IG|o_imm[31]                                ; 2       ;
; immgen:IG|o_imm[16]                                ; 2       ;
; immgen:IG|o_imm[17]                                ; 2       ;
; immgen:IG|o_imm[18]                                ; 2       ;
; immgen:IG|o_imm[19]                                ; 2       ;
; immgen:IG|o_imm[20]                                ; 2       ;
; immgen:IG|o_imm[21]                                ; 2       ;
; immgen:IG|o_imm[22]                                ; 2       ;
; immgen:IG|o_imm[23]                                ; 2       ;
; immgen:IG|o_imm[24]                                ; 2       ;
; immgen:IG|o_imm[25]                                ; 2       ;
; immgen:IG|o_imm[26]                                ; 2       ;
; immgen:IG|o_imm[27]                                ; 2       ;
; immgen:IG|o_imm[28]                                ; 2       ;
; immgen:IG|o_imm[15]                                ; 2       ;
; immgen:IG|o_imm[14]                                ; 2       ;
; immgen:IG|o_imm[13]                                ; 2       ;
; immgen:IG|o_imm[0]                                 ; 2       ;
; immgen:IG|o_imm[1]                                 ; 2       ;
; immgen:IG|o_imm[2]                                 ; 2       ;
; immgen:IG|o_imm[3]                                 ; 2       ;
; immgen:IG|o_imm[4]                                 ; 2       ;
; immgen:IG|o_imm[5]                                 ; 2       ;
; immgen:IG|o_imm[6]                                 ; 2       ;
; immgen:IG|o_imm[7]                                 ; 2       ;
; immgen:IG|o_imm[8]                                 ; 2       ;
; immgen:IG|o_imm[9]                                 ; 2       ;
; immgen:IG|o_imm[10]                                ; 2       ;
; immgen:IG|o_imm[11]                                ; 2       ;
; immgen:IG|o_imm[12]                                ; 2       ;
; control_unit:CU|Mux2~69                            ; 2       ;
; control_unit:CU|Mux8~21                            ; 2       ;
; control_unit:CU|Mux2~68                            ; 2       ;
; control_unit:CU|Mux4~22                            ; 2       ;
; control_unit:CU|Mux8~20                            ; 2       ;
; control_unit:CU|romAddr[6]~4                       ; 2       ;
; control_unit:CU|Mux2~65                            ; 2       ;
; alu:AL|A_xor_B[11]                                 ; 2       ;
; forwarding_unit:fw|always0~13                      ; 2       ;
; forwarding_unit:fw|always0~12                      ; 2       ;
; pipeline_register:z_if_pc_reg|data_out[27]         ; 2       ;
; pipeline_register:z_if_pc_reg|data_out[26]         ; 2       ;
; pipeline_register:z_if_pc_reg|data_out[25]         ; 2       ;
; pipeline_register:if_id_instr_reg|data_out~29      ; 2       ;
; pipeline_register:if_id_instr_reg|data_out~26      ; 2       ;
; pipeline_register:if_id_instr_reg|data_out~23      ; 2       ;
; pipeline_register:if_id_instr_reg|data_out~20      ; 2       ;
; pipeline_register:if_id_instr_reg|data_out~17      ; 2       ;
; pipeline_register:if_id_instr_reg|data_out~14      ; 2       ;
; pipeline_register:if_id_instr_reg|data_out~11      ; 2       ;
; pipeline_register:if_id_instr_reg|data_out~8       ; 2       ;
; pipeline_register:if_id_instr_reg|data_out~5       ; 2       ;
; pipeline_register:if_id_instr_reg|data_out~2       ; 2       ;
; control_unit:CU|Mux6~3                             ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[17]            ; 2       ;
; alu:AL|Mux90~5                                     ; 2       ;
; lsu:LS|bram:bramm|d_mem~137                        ; 2       ;
; lsu:LS|bram:bramm|d_mem~4                          ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[31]           ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[15]            ; 2       ;
; lsu:LS|bram:bramm|d_mem~135                        ; 2       ;
; lsu:LS|bram:bramm|d_mem~3                          ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[29]           ; 2       ;
; alu:AL|Mux91~14                                    ; 2       ;
; alu:AL|Mux91~12                                    ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[19]            ; 2       ;
; lsu:LS|bram:bramm|d_mem~133                        ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[33]           ; 2       ;
; lsu:LS|bram:bramm|d_mem~5                          ; 2       ;
; alu:AL|Mux89~5                                     ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[21]            ; 2       ;
; alu:AL|Mux88~6                                     ; 2       ;
; lsu:LS|bram:bramm|d_mem~131                        ; 2       ;
; lsu:LS|bram:bramm|d_mem~6                          ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[35]           ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[25]            ; 2       ;
; alu:AL|Mux86~5                                     ; 2       ;
; alu:AL|Mux54~89                                    ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[23]            ; 2       ;
; lsu:LS|bram:bramm|d_mem~129                        ; 2       ;
; lsu:LS|bram:bramm|d_mem~7                          ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[37]           ; 2       ;
; alu:AL|Mux87~5                                     ; 2       ;
; alu:AL|Mux54~88                                    ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[55]            ; 2       ;
; lsu:LS|Mux7~9                                      ; 2       ;
; lsu:LS|bram:bramm|d_mem~56                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[69]           ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[57]            ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[59]            ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[65]            ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[63]            ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[61]            ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[67]            ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[11]            ; 2       ;
; lsu:LS|bram:bramm|d_mem~125                        ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[13]            ; 2       ;
; lsu:LS|bram:bramm|d_mem~123                        ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[35]            ; 2       ;
; lsu:LS|o_ld_data~71                                ; 2       ;
; lsu:LS|o_ld_data~70                                ; 2       ;
; lsu:LS|bram:bramm|d_mem~13                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[49]           ; 2       ;
; lsu:LS|bram:bramm|d_mem~29                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[81]           ; 2       ;
; lsu:LS|o_ld_data~69                                ; 2       ;
; lsu:LS|Mux16~9                                     ; 2       ;
; lsu:LS|Mux2~9                                      ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[69]            ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[43]            ; 2       ;
; lsu:LS|Mux13~9                                     ; 2       ;
; lsu:LS|bram:bramm|d_mem~50                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[57]           ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[73]            ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[71]            ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[39]            ; 2       ;
; lsu:LS|o_ld_data~68                                ; 2       ;
; lsu:LS|o_ld_data~67                                ; 2       ;
; lsu:LS|bram:bramm|d_mem~15                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[53]           ; 2       ;
; lsu:LS|bram:bramm|d_mem~31                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[85]           ; 2       ;
; lsu:LS|o_ld_data~66                                ; 2       ;
; lsu:LS|Mux14~9                                     ; 2       ;
; lsu:LS|Mux0~9                                      ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[37]            ; 2       ;
; lsu:LS|o_ld_data~65                                ; 2       ;
; lsu:LS|o_ld_data~64                                ; 2       ;
; lsu:LS|bram:bramm|d_mem~30                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[83]           ; 2       ;
; lsu:LS|bram:bramm|d_mem~14                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[51]           ; 2       ;
; lsu:LS|o_ld_data~63                                ; 2       ;
; lsu:LS|Mux15~9                                     ; 2       ;
; lsu:LS|Mux1~9                                      ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[41]            ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[45]            ; 2       ;
; lsu:LS|Mux12~9                                     ; 2       ;
; lsu:LS|bram:bramm|d_mem~51                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[59]           ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[51]            ; 2       ;
; lsu:LS|Mux9~9                                      ; 2       ;
; lsu:LS|bram:bramm|d_mem~54                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[65]           ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[49]            ; 2       ;
; lsu:LS|Mux10~9                                     ; 2       ;
; lsu:LS|bram:bramm|d_mem~53                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[63]           ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[47]            ; 2       ;
; lsu:LS|Mux11~9                                     ; 2       ;
; lsu:LS|bram:bramm|d_mem~52                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[61]           ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[53]            ; 2       ;
; lsu:LS|Mux8~9                                      ; 2       ;
; lsu:LS|Mux33~1                                     ; 2       ;
; lsu:LS|bram:bramm|d_mem~55                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[67]           ; 2       ;
; lsu:LS|o_ld_data~58                                ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[27]            ; 2       ;
; lsu:LS|o_ld_data~57                                ; 2       ;
; lsu:LS|o_ld_data~56                                ; 2       ;
; lsu:LS|bram:bramm|d_mem~58                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[73]           ; 2       ;
; lsu:LS|bram:bramm|d_mem~9                          ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[41]           ; 2       ;
; lsu:LS|o_ld_data~55                                ; 2       ;
; lsu:LS|Mux20~9                                     ; 2       ;
; lsu:LS|Mux6~9                                      ; 2       ;
; alu:AL|Mux85~4                                     ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[29]            ; 2       ;
; Add0~4                                             ; 2       ;
; lsu:LS|o_ld_data~54                                ; 2       ;
; lsu:LS|o_ld_data~53                                ; 2       ;
; lsu:LS|bram:bramm|d_mem~26                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[75]           ; 2       ;
; lsu:LS|bram:bramm|d_mem~10                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[43]           ; 2       ;
; lsu:LS|o_ld_data~52                                ; 2       ;
; lsu:LS|Mux19~9                                     ; 2       ;
; lsu:LS|Mux5~9                                      ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[33]            ; 2       ;
; Add0~3                                             ; 2       ;
; alu:AL|Mux54~86                                    ; 2       ;
; alu:AL|Mux54~85                                    ; 2       ;
; lsu:LS|o_ld_data~51                                ; 2       ;
; lsu:LS|o_ld_data~50                                ; 2       ;
; lsu:LS|bram:bramm|d_mem~28                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[79]           ; 2       ;
; lsu:LS|bram:bramm|d_mem~12                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[47]           ; 2       ;
; lsu:LS|o_ld_data~49                                ; 2       ;
; lsu:LS|Mux17~9                                     ; 2       ;
; lsu:LS|Mux3~9                                      ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[9]             ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[0]             ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[5]             ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[7]             ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[1]             ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[3]             ; 2       ;
; regfile:RF|regfile_mem_rtl_0_bypass[31]            ; 2       ;
; lsu:LS|bram:bramm|d_mem~49                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[55]           ; 2       ;
; lsu:LS|bram:bramm|d_mem~32                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[87]           ; 2       ;
; lsu:LS|Mux51~0                                     ; 2       ;
; lsu:LS|bram:bramm|d_mem~8                          ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[39]           ; 2       ;
; lsu:LS|bram:bramm|d_mem~57                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[71]           ; 2       ;
; lsu:LS|o_ld_data~40                                ; 2       ;
; lsu:LS|o_ld_data~38                                ; 2       ;
; lsu:LS|bram:bramm|d_mem~11                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[45]           ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[21]           ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[23]           ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[0]            ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[17]           ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[19]           ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[13]           ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[15]           ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[9]            ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[11]           ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[5]            ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[7]            ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[1]            ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_1_bypass[3]            ; 2       ;
; lsu:LS|bram:bramm|d_mem~27                         ; 2       ;
; lsu:LS|bram:bramm|d_mem_rtl_0_bypass[77]           ; 2       ;
; lsu:LS|o_ld_data~37                                ; 2       ;
; lsu:LS|Mux18~9                                     ; 2       ;
; lsu:LS|Mux4~9                                      ; 2       ;
; lsu:LS|Mux29~9                                     ; 2       ;
; lsu:LS|Mux31~9                                     ; 2       ;
; lsu:LS|Mux33~0                                     ; 2       ;
; lsu:LS|Mux28~9                                     ; 2       ;
; Add0~2                                             ; 2       ;
; alu:AL|Mux54~84                                    ; 2       ;
; alu:AL|Mux54~83                                    ; 2       ;
; pipeline_register:id_ex_pc_sel_reg|data_out~0      ; 2       ;
; control_unit:CU|Mux5~2                             ; 2       ;
; pipeline_register:id_ex_wb_sel_reg|data_out[0]     ; 2       ;
; alu:AL|Mux93~3                                     ; 2       ;
; alu:AL|lt_temp[31]~49                              ; 2       ;
; alu:AL|lt_temp~46                                  ; 2       ;
; alu:AL|lt_temp~44                                  ; 2       ;
; alu:AL|lt_temp[14]~43                              ; 2       ;
; alu:AL|A_xor_B[9]                                  ; 2       ;
; alu:AL|lt_temp~28                                  ; 2       ;
; alu:AL|A_xor_B[10]                                 ; 2       ;
; alu:AL|lt_temp[21]~25                              ; 2       ;
; alu:AL|lt_temp[21]~23                              ; 2       ;
; alu:AL|lt_temp~22                                  ; 2       ;
; alu:AL|lt_temp[21]~20                              ; 2       ;
; alu:AL|lt_temp~18                                  ; 2       ;
; alu:AL|A_xor_B[18]                                 ; 2       ;
; alu:AL|lt_temp[28]~16                              ; 2       ;
; alu:AL|A_xor_B[24]                                 ; 2       ;
; alu:AL|A_xor_B[25]                                 ; 2       ;
; alu:AL|lt_temp~7                                   ; 2       ;
; alu:AL|lt_temp~6                                   ; 2       ;
; alu:AL|Mux93~1                                     ; 2       ;
; alu:AL|Mux54~82                                    ; 2       ;
; alu:AL|Mux16~40                                    ; 2       ;
; alu:AL|Mux54~81                                    ; 2       ;
; alu:AL|Mux16~39                                    ; 2       ;
; alu:AL|Mux54~79                                    ; 2       ;
; alu:AL|Mux54~78                                    ; 2       ;
; alu:AL|Mux92~3                                     ; 2       ;
; alu:AL|Mux54~77                                    ; 2       ;
; alu:AL|Mux54~76                                    ; 2       ;
; alu:AL|Mux54~75                                    ; 2       ;
; alu:AL|Mux54~74                                    ; 2       ;
; alu:AL|Mux54~73                                    ; 2       ;
; alu:AL|Mux16~38                                    ; 2       ;
; alu:AL|Mux54~72                                    ; 2       ;
; alu:AL|Mux16~37                                    ; 2       ;
; operand_b[16]~23                                   ; 2       ;
; alu:AL|Mux61~0                                     ; 2       ;
; alu:AL|Mux54~71                                    ; 2       ;
; alu:AL|A_xor_B[16]                                 ; 2       ;
; alu:AL|Mux76~5                                     ; 2       ;
; alu:AL|A_xor_B[17]                                 ; 2       ;
; alu:AL|Mux54~70                                    ; 2       ;
; alu:AL|Mux54~69                                    ; 2       ;
; alu:AL|Mux54~68                                    ; 2       ;
; alu:AL|Mux54~67                                    ; 2       ;
; operand_b[18]~22                                   ; 2       ;
; alu:AL|Mux5~1                                      ; 2       ;
; alu:AL|Mux54~66                                    ; 2       ;
; alu:AL|Mux54~65                                    ; 2       ;
; alu:AL|Mux4~1                                      ; 2       ;
; alu:AL|Mux54~64                                    ; 2       ;
; alu:AL|Mux54~62                                    ; 2       ;
; alu:AL|Mux54~60                                    ; 2       ;
; alu:AL|A_xor_B[23]                                 ; 2       ;
; alu:AL|Mux70~6                                     ; 2       ;
; alu:AL|Mux54~58                                    ; 2       ;
; operand_b[23]~17                                   ; 2       ;
; operand_b[24]~16                                   ; 2       ;
; alu:AL|Mux7~1                                      ; 2       ;
; alu:AL|Mux68~5                                     ; 2       ;
; operand_b[25]~15                                   ; 2       ;
; alu:AL|Mux54~56                                    ; 2       ;
; alu:AL|Mux54~55                                    ; 2       ;
; alu:AL|Mux6~5                                      ; 2       ;
; alu:AL|Mux2~7                                      ; 2       ;
; alu:AL|Mux2~6                                      ; 2       ;
; alu:AL|Mux67~6                                     ; 2       ;
; alu:AL|Mux54~54                                    ; 2       ;
+----------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                               ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                        ; Location                                                                                                                                                                                                                                                                                                                                                                                                                     ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 32   ; db/pipeline.ram0_bram_cbf4fd72.hdl.mif     ; M4K_X52_Y11, M4K_X26_Y29, M4K_X52_Y26, M4K_X13_Y23, M4K_X52_Y12, M4K_X26_Y26, M4K_X52_Y21, M4K_X52_Y10, M4K_X52_Y15, M4K_X13_Y13, M4K_X52_Y9, M4K_X13_Y12, M4K_X52_Y23, M4K_X13_Y21, M4K_X13_Y25, M4K_X13_Y24, M4K_X13_Y27, M4K_X52_Y25, M4K_X13_Y10, M4K_X13_Y14, M4K_X52_Y22, M4K_X13_Y28, M4K_X26_Y27, M4K_X52_Y27, M4K_X26_Y28, M4K_X13_Y22, M4K_X52_Y13, M4K_X13_Y26, M4K_X13_Y11, M4K_X52_Y14, M4K_X52_Y24, M4K_X13_Y9 ; Don't care           ; Don't care      ; Don't care      ;
; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 4096                        ; 30                          ; 4096                        ; 30                          ; 122880              ; 30   ; db/pipeline.ram0_bram_cbf4fd72.hdl.mif     ; M4K_X26_Y16, M4K_X26_Y25, M4K_X26_Y10, M4K_X13_Y18, M4K_X26_Y9, M4K_X52_Y19, M4K_X13_Y19, M4K_X26_Y5, M4K_X26_Y20, M4K_X26_Y11, M4K_X26_Y15, M4K_X52_Y20, M4K_X26_Y13, M4K_X26_Y12, M4K_X52_Y17, M4K_X13_Y20, M4K_X52_Y18, M4K_X52_Y16, M4K_X26_Y18, M4K_X26_Y7, M4K_X26_Y8, M4K_X26_Y6, M4K_X26_Y17, M4K_X26_Y22, M4K_X13_Y15, M4K_X13_Y17, M4K_X26_Y24, M4K_X26_Y19, M4K_X26_Y14, M4K_X13_Y16                              ; Don't care           ; Don't care      ; Don't care      ;
; regfile:RF|altsyncram:regfile_mem_rtl_0|altsyncram_22h1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/pipeline.ram31_regfile_4c9f4da2.hdl.mif ; M4K_X26_Y21                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Don't care      ; Don't care      ;
; regfile:RF|altsyncram:regfile_mem_rtl_1|altsyncram_22h1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/pipeline.ram31_regfile_4c9f4da2.hdl.mif ; M4K_X26_Y23                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Don't care      ; Don't care      ;
+------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 6,173 / 94,460 ( 7 % ) ;
; C16 interconnects           ; 179 / 3,315 ( 5 % )    ;
; C4 interconnects            ; 4,227 / 60,840 ( 7 % ) ;
; Direct links                ; 409 / 94,460 ( < 1 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 1,428 / 33,216 ( 4 % ) ;
; R24 interconnects           ; 293 / 3,091 ( 9 % )    ;
; R4 interconnects            ; 4,542 / 81,294 ( 6 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 15.27) ; Number of LABs  (Total = 181) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 1                             ;
; 2                                           ; 1                             ;
; 3                                           ; 1                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 1                             ;
; 7                                           ; 0                             ;
; 8                                           ; 1                             ;
; 9                                           ; 0                             ;
; 10                                          ; 1                             ;
; 11                                          ; 2                             ;
; 12                                          ; 2                             ;
; 13                                          ; 1                             ;
; 14                                          ; 7                             ;
; 15                                          ; 19                            ;
; 16                                          ; 143                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.98) ; Number of LABs  (Total = 181) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 92                            ;
; 1 Clock                            ; 147                           ;
; 1 Clock enable                     ; 52                            ;
; 1 Sync. clear                      ; 7                             ;
; 1 Sync. load                       ; 20                            ;
; 2 Clock enables                    ; 37                            ;
; 2 Clocks                           ; 3                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.83) ; Number of LABs  (Total = 181) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 0                             ;
; 4                                            ; 3                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 2                             ;
; 13                                           ; 1                             ;
; 14                                           ; 1                             ;
; 15                                           ; 4                             ;
; 16                                           ; 26                            ;
; 17                                           ; 10                            ;
; 18                                           ; 17                            ;
; 19                                           ; 7                             ;
; 20                                           ; 13                            ;
; 21                                           ; 14                            ;
; 22                                           ; 11                            ;
; 23                                           ; 11                            ;
; 24                                           ; 14                            ;
; 25                                           ; 8                             ;
; 26                                           ; 7                             ;
; 27                                           ; 8                             ;
; 28                                           ; 7                             ;
; 29                                           ; 5                             ;
; 30                                           ; 3                             ;
; 31                                           ; 2                             ;
; 32                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.90) ; Number of LABs  (Total = 181) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 2                             ;
; 2                                               ; 3                             ;
; 3                                               ; 4                             ;
; 4                                               ; 3                             ;
; 5                                               ; 11                            ;
; 6                                               ; 5                             ;
; 7                                               ; 12                            ;
; 8                                               ; 35                            ;
; 9                                               ; 21                            ;
; 10                                              ; 20                            ;
; 11                                              ; 10                            ;
; 12                                              ; 16                            ;
; 13                                              ; 8                             ;
; 14                                              ; 4                             ;
; 15                                              ; 9                             ;
; 16                                              ; 11                            ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
; 22                                              ; 2                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.78) ; Number of LABs  (Total = 181) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 1                             ;
; 4                                            ; 0                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 2                             ;
; 11                                           ; 3                             ;
; 12                                           ; 2                             ;
; 13                                           ; 9                             ;
; 14                                           ; 6                             ;
; 15                                           ; 7                             ;
; 16                                           ; 2                             ;
; 17                                           ; 4                             ;
; 18                                           ; 3                             ;
; 19                                           ; 14                            ;
; 20                                           ; 11                            ;
; 21                                           ; 12                            ;
; 22                                           ; 12                            ;
; 23                                           ; 17                            ;
; 24                                           ; 14                            ;
; 25                                           ; 11                            ;
; 26                                           ; 4                             ;
; 27                                           ; 5                             ;
; 28                                           ; 5                             ;
; 29                                           ; 11                            ;
; 30                                           ; 14                            ;
; 31                                           ; 7                             ;
; 32                                           ; 0                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "pipeline"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 103 pins of 221 total pins
    Info (169086): Pin o_pc_debug[0] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[1] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[2] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[3] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[4] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[5] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[6] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[7] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[8] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[9] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[10] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[11] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[12] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[13] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[14] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[15] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[16] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[17] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[18] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[19] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[20] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[21] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[22] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[23] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[24] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[25] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[26] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[27] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[28] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[29] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[30] not assigned to an exact location on the device
    Info (169086): Pin o_pc_debug[31] not assigned to an exact location on the device
    Info (169086): Pin o_insn_vld not assigned to an exact location on the device
    Info (169086): Pin o_ctrl not assigned to an exact location on the device
    Info (169086): Pin o_mispred not assigned to an exact location on the device
    Info (169086): Pin o_io_ledr[18] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledr[19] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledr[20] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledr[21] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledr[22] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledr[23] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledr[24] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledr[25] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledr[26] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledr[27] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledr[28] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledr[29] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledr[30] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledr[31] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[9] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[10] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[11] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[12] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[13] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[14] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[15] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[16] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[17] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[18] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[19] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[20] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[21] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[22] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[23] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[24] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[25] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[26] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[27] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[28] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[29] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[30] not assigned to an exact location on the device
    Info (169086): Pin o_io_ledg[31] not assigned to an exact location on the device
    Info (169086): Pin o_io_lcd[12] not assigned to an exact location on the device
    Info (169086): Pin o_io_lcd[13] not assigned to an exact location on the device
    Info (169086): Pin o_io_lcd[14] not assigned to an exact location on the device
    Info (169086): Pin o_io_lcd[15] not assigned to an exact location on the device
    Info (169086): Pin o_io_lcd[16] not assigned to an exact location on the device
    Info (169086): Pin o_io_lcd[17] not assigned to an exact location on the device
    Info (169086): Pin o_io_lcd[18] not assigned to an exact location on the device
    Info (169086): Pin o_io_lcd[19] not assigned to an exact location on the device
    Info (169086): Pin o_io_lcd[20] not assigned to an exact location on the device
    Info (169086): Pin o_io_lcd[21] not assigned to an exact location on the device
    Info (169086): Pin o_io_lcd[22] not assigned to an exact location on the device
    Info (169086): Pin o_io_lcd[23] not assigned to an exact location on the device
    Info (169086): Pin o_io_lcd[24] not assigned to an exact location on the device
    Info (169086): Pin o_io_lcd[25] not assigned to an exact location on the device
    Info (169086): Pin o_io_lcd[26] not assigned to an exact location on the device
    Info (169086): Pin o_io_lcd[27] not assigned to an exact location on the device
    Info (169086): Pin o_io_lcd[28] not assigned to an exact location on the device
    Info (169086): Pin o_io_lcd[29] not assigned to an exact location on the device
    Info (169086): Pin o_io_lcd[30] not assigned to an exact location on the device
    Info (169086): Pin i_io_sw[26] not assigned to an exact location on the device
    Info (169086): Pin i_io_sw[23] not assigned to an exact location on the device
    Info (169086): Pin i_io_sw[31] not assigned to an exact location on the device
    Info (169086): Pin i_io_sw[27] not assigned to an exact location on the device
    Info (169086): Pin i_io_sw[25] not assigned to an exact location on the device
    Info (169086): Pin i_io_sw[24] not assigned to an exact location on the device
    Info (169086): Pin i_io_sw[21] not assigned to an exact location on the device
    Info (169086): Pin i_io_sw[18] not assigned to an exact location on the device
    Info (169086): Pin i_io_sw[19] not assigned to an exact location on the device
    Info (169086): Pin i_io_sw[20] not assigned to an exact location on the device
    Info (169086): Pin i_io_sw[17] not assigned to an exact location on the device
    Info (169086): Pin i_io_sw[22] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332104): Reading SDC File: 'pipeline.sdc'
Warning (332174): Ignored filter at pipeline.sdc(1): get_port could not be matched with a port
Warning (332060): Node: i_reset was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000        i_clk
Info (176353): Automatically promoted node i_clk (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pipeline_register:if_id_instr_reg|data_out[3]
        Info (176357): Destination node pipeline_register:if_id_instr_reg|data_out[2]
        Info (176357): Destination node pipeline_register:if_id_instr_reg|data_out[5]
        Info (176357): Destination node pipeline_register:if_id_instr_reg|data_out[6]
        Info (176357): Destination node pipeline_register:if_id_instr_reg|data_out[13]
        Info (176357): Destination node pipeline_register:if_id_instr_reg|data_out[12]
        Info (176357): Destination node pipeline_register:if_id_instr_reg|data_out[14]
        Info (176357): Destination node pipeline_register:if_id_instr_reg|data_out[4]
        Info (176357): Destination node pipeline_register:if_id_instr_reg|data_out[30]
Info (176353): Automatically promoted node immgen:IG|WideOr0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 103 (unused VREF, 3.3V VCCIO, 12 input, 91 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 24 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 28 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  55 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 25 total pin(s) used --  34 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 24 total pin(s) used --  34 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 14 total pin(s) used --  42 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 43% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.08 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 187 output pins without output pin load capacitance assignment
    Info (306007): Pin "o_pc_debug[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_pc_debug[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_insn_vld" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_ctrl" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_mispred" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledr[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_ledg[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_hex7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_io_lcd[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/altera/13.0sp1/preoject4/output_files/pipeline.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 4919 megabytes
    Info: Processing ended: Sun May 11 13:08:58 2025
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/altera/13.0sp1/preoject4/output_files/pipeline.fit.smsg.


