---
# FPGA-Based Hardware Accelerator of Homomorphic Encryption for Efficient Federated Learning
## مسرّع أجهزة قائم على مصفوفات البوابات القابلة للبرمجة للتشفير المتماثل من أجل تعلم اتحادي فعال

**arXiv ID:** 2007.10560
**Authors:** Zhaoxiong Yang, Shuihai Hu, Kai Chen
**Year:** 2020
**Categories:** cs.CR, cs.DC, cs.LG
**Translation Quality:** 0.92
**Glossary Terms Used:** FPGA, hardware, accelerator, homomorphic encryption, federated learning, cryptographic, optimization, implementation

### English Abstract
The researchers developed an FPGA-based framework to accelerate homomorphic encryption operations in federated learning systems. Their work implements the Paillier cryptosystem using high-level synthesis, with particular focus on optimizing modular multiplication. The implementation reduces the encryption time by up to 71% during training process of various federated learning models while achieving efficient resource utilization compared to existing designs.

### الملخص العربي
طور الباحثون إطار عمل قائماً على مصفوفات البوابات القابلة للبرمجة لتسريع عمليات التشفير المتماثل في أنظمة التعلم الاتحادي. يطبق عملهم نظام Paillier التشفيري باستخدام التوليف عالي المستوى، مع تركيز خاص على التحسين الخاص بعملية الضرب المعياري. يقلل التطبيق من وقت التشفير بنسبة تصل إلى 71% خلال عملية التدريب لنماذج التعلم الاتحادي المختلفة مع تحقيق استخدام فعال للموارد مقارنة بالتصاميم الموجودة.

### Back-Translation (Validation)
The researchers developed an FPGA-based framework to accelerate homomorphic encryption operations in federated learning systems. Their work implements the Paillier cryptosystem using high-level synthesis, with particular focus on optimization of modular multiplication operation. The implementation reduces encryption time by up to 71% during the training process of various federated learning models while achieving efficient resource utilization compared to existing designs.

### Translation Metrics
- Iterations: 1
- Final Score: 0.92
- Quality: High
---
