..
    ============
    Verification
    ============

    --------------
    RTL simulation
    --------------

    ^^^^^^^^^^^^^^^
    QuestaSim setup
    ^^^^^^^^^^^^^^^

    ----------
    FPGA debug
    ----------

    ^^^^^^^^^^^^^^^^^^^^^^^^^
    Post-synthesis simulation
    ^^^^^^^^^^^^^^^^^^^^^^^^^

    ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
    FPGA Integrated Logic Analyzers (ILAs)
    ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
    See https://iis-git.ee.ethz.ch/hero/hero/-/wikis/hardware/fpga/Debugging-Logic

    ^^^^
    Tips
    ^^^^
    - Vivado attributes (DONT_TOUCH)
