TimeQuest Timing Analyzer report for top
Sun May 26 10:08:05 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'uart:u2|reccnt[0]'
 12. Slow Model Setup: 'uart:u2|uart_clk'
 13. Slow Model Setup: 'VGA_Controller:v2|CLK_4'
 14. Slow Model Setup: 'clk11'
 15. Slow Model Setup: 'clk100'
 16. Slow Model Setup: 'VGA_Controller:v2|VGA_CLK'
 17. Slow Model Setup: 'VGA_Controller:v2|CLK_2'
 18. Slow Model Hold: 'uart:u2|uart_clk'
 19. Slow Model Hold: 'clk100'
 20. Slow Model Hold: 'VGA_Controller:v2|CLK_2'
 21. Slow Model Hold: 'uart:u2|reccnt[0]'
 22. Slow Model Hold: 'VGA_Controller:v2|CLK_4'
 23. Slow Model Hold: 'clk11'
 24. Slow Model Hold: 'VGA_Controller:v2|VGA_CLK'
 25. Slow Model Minimum Pulse Width: 'clk100'
 26. Slow Model Minimum Pulse Width: 'clk11'
 27. Slow Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_4'
 28. Slow Model Minimum Pulse Width: 'uart:u2|uart_clk'
 29. Slow Model Minimum Pulse Width: 'VGA_Controller:v2|VGA_CLK'
 30. Slow Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_2'
 31. Slow Model Minimum Pulse Width: 'uart:u2|reccnt[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'uart:u2|reccnt[0]'
 46. Fast Model Setup: 'uart:u2|uart_clk'
 47. Fast Model Setup: 'VGA_Controller:v2|CLK_4'
 48. Fast Model Setup: 'clk11'
 49. Fast Model Setup: 'clk100'
 50. Fast Model Setup: 'VGA_Controller:v2|VGA_CLK'
 51. Fast Model Setup: 'VGA_Controller:v2|CLK_2'
 52. Fast Model Hold: 'clk100'
 53. Fast Model Hold: 'uart:u2|uart_clk'
 54. Fast Model Hold: 'VGA_Controller:v2|CLK_2'
 55. Fast Model Hold: 'VGA_Controller:v2|CLK_4'
 56. Fast Model Hold: 'clk11'
 57. Fast Model Hold: 'uart:u2|reccnt[0]'
 58. Fast Model Hold: 'VGA_Controller:v2|VGA_CLK'
 59. Fast Model Minimum Pulse Width: 'clk100'
 60. Fast Model Minimum Pulse Width: 'clk11'
 61. Fast Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_4'
 62. Fast Model Minimum Pulse Width: 'uart:u2|uart_clk'
 63. Fast Model Minimum Pulse Width: 'VGA_Controller:v2|VGA_CLK'
 64. Fast Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_2'
 65. Fast Model Minimum Pulse Width: 'uart:u2|reccnt[0]'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Setup Transfers
 80. Hold Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; top                                                                ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C70F672C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; clk11                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk11 }                     ;
; clk100                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk100 }                    ;
; uart:u2|reccnt[0]         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u2|reccnt[0] }         ;
; uart:u2|uart_clk          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u2|uart_clk }          ;
; VGA_Controller:v2|CLK_2   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { VGA_Controller:v2|CLK_2 }   ;
; VGA_Controller:v2|CLK_4   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { VGA_Controller:v2|CLK_4 }   ;
; VGA_Controller:v2|VGA_CLK ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { VGA_Controller:v2|VGA_CLK } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+---------------------------------------------------------------+
; Slow Model Fmax Summary                                       ;
+------------+-----------------+-------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note ;
+------------+-----------------+-------------------------+------+
; 116.21 MHz ; 116.21 MHz      ; uart:u2|reccnt[0]       ;      ;
; 176.8 MHz  ; 176.8 MHz       ; uart:u2|uart_clk        ;      ;
; 186.12 MHz ; 186.12 MHz      ; VGA_Controller:v2|CLK_4 ;      ;
; 295.25 MHz ; 295.25 MHz      ; clk11                   ;      ;
; 322.48 MHz ; 322.48 MHz      ; clk100                  ;      ;
+------------+-----------------+-------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; uart:u2|reccnt[0]         ; -7.618 ; -10.278       ;
; uart:u2|uart_clk          ; -4.656 ; -114.244      ;
; VGA_Controller:v2|CLK_4   ; -4.373 ; -166.482      ;
; clk11                     ; -2.387 ; -17.687       ;
; clk100                    ; -2.101 ; -167.552      ;
; VGA_Controller:v2|VGA_CLK ; -1.298 ; -10.636       ;
; VGA_Controller:v2|CLK_2   ; 2.680  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; uart:u2|uart_clk          ; -3.587 ; -7.077        ;
; clk100                    ; -3.180 ; -5.176        ;
; VGA_Controller:v2|CLK_2   ; -2.689 ; -5.135        ;
; uart:u2|reccnt[0]         ; 0.486  ; 0.000         ;
; VGA_Controller:v2|CLK_4   ; 0.499  ; 0.000         ;
; clk11                     ; 1.177  ; 0.000         ;
; VGA_Controller:v2|VGA_CLK ; 1.872  ; 0.000         ;
+---------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk100                    ; -1.941 ; -191.893      ;
; clk11                     ; -1.941 ; -19.749       ;
; VGA_Controller:v2|CLK_4   ; -0.742 ; -75.684       ;
; uart:u2|uart_clk          ; -0.742 ; -50.456       ;
; VGA_Controller:v2|VGA_CLK ; -0.742 ; -13.356       ;
; VGA_Controller:v2|CLK_2   ; -0.742 ; -2.968        ;
; uart:u2|reccnt[0]         ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'uart:u2|reccnt[0]'                                                                                               ;
+--------+---------------------+---------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------+-------------------+--------------+------------+------------+
; -7.618 ; uart:u2|yaxis[0]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.350     ; 6.761      ;
; -7.605 ; uart:u2|tempData[0] ; uart:u2|tempData[0] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; 0.000      ; 7.098      ;
; -7.478 ; uart:u2|yaxis[1]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.350     ; 6.621      ;
; -7.454 ; uart:u2|yaxis[2]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.350     ; 6.597      ;
; -7.368 ; uart:u2|yaxis[3]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.350     ; 6.511      ;
; -7.218 ; uart:u2|yaxis[4]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.350     ; 6.361      ;
; -7.131 ; uart:u2|yaxis[5]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.350     ; 6.274      ;
; -7.131 ; uart:u2|yaxis[8]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.355     ; 6.269      ;
; -7.107 ; uart:u2|yaxis[11]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.355     ; 6.245      ;
; -7.106 ; uart:u2|yaxis[6]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.350     ; 6.249      ;
; -7.024 ; uart:u2|yaxis[7]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.350     ; 6.167      ;
; -7.002 ; uart:u2|yaxis[9]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.355     ; 6.140      ;
; -6.870 ; uart:u2|yaxis[10]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.355     ; 6.008      ;
; -6.697 ; uart:u2|yaxis[12]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.355     ; 5.835      ;
; -6.512 ; uart:u2|yaxis[13]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.355     ; 5.650      ;
; -6.256 ; uart:u2|yaxis[15]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.357     ; 5.392      ;
; -6.169 ; uart:u2|yaxis[14]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.355     ; 5.307      ;
; -2.660 ; uart:u2|gesture[0]  ; uart:u2|draw        ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -1.313     ; 0.933      ;
; -0.993 ; uart:u2|gesture[1]  ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; 2.096      ; 2.582      ;
+--------+---------------------+---------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'uart:u2|uart_clk'                                                                                           ;
+--------+-------------------+--------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+------------------+------------------+--------------+------------+------------+
; -4.656 ; uart:u2|cnt2[2]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.713     ; 2.983      ;
; -4.655 ; uart:u2|cnt2[2]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.713     ; 2.982      ;
; -4.639 ; uart:u2|cnt2[2]   ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.417     ; 3.262      ;
; -4.639 ; uart:u2|cnt2[2]   ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.417     ; 3.262      ;
; -4.510 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[8]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.584      ;
; -4.510 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[9]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.584      ;
; -4.510 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[10]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.584      ;
; -4.510 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[11]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.584      ;
; -4.510 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[12]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.584      ;
; -4.510 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[13]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.584      ;
; -4.510 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[14]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.584      ;
; -4.471 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.713     ; 2.798      ;
; -4.470 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.713     ; 2.797      ;
; -4.454 ; uart:u2|cnt2[1]   ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.417     ; 3.077      ;
; -4.454 ; uart:u2|cnt2[1]   ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.417     ; 3.077      ;
; -4.325 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[8]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.399      ;
; -4.325 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[9]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.399      ;
; -4.325 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[10]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.399      ;
; -4.325 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[11]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.399      ;
; -4.325 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[12]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.399      ;
; -4.325 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[13]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.399      ;
; -4.325 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[14]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.399      ;
; -4.288 ; uart:u2|cnt2[0]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.713     ; 2.615      ;
; -4.287 ; uart:u2|cnt2[0]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.713     ; 2.614      ;
; -4.271 ; uart:u2|cnt2[0]   ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.417     ; 2.894      ;
; -4.271 ; uart:u2|cnt2[0]   ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.417     ; 2.894      ;
; -4.142 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[8]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.216      ;
; -4.142 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[9]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.216      ;
; -4.142 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[10]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.216      ;
; -4.142 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[11]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.216      ;
; -4.142 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[12]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.216      ;
; -4.142 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[13]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.216      ;
; -4.142 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[14]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 5.216      ;
; -4.029 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.713     ; 2.356      ;
; -4.028 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.713     ; 2.355      ;
; -4.012 ; uart:u2|cnt2[3]   ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.417     ; 2.635      ;
; -4.012 ; uart:u2|cnt2[3]   ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.417     ; 2.635      ;
; -3.883 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[8]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 4.957      ;
; -3.883 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[9]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 4.957      ;
; -3.883 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[10]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 4.957      ;
; -3.883 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[11]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 4.957      ;
; -3.883 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[12]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 4.957      ;
; -3.883 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[13]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 4.957      ;
; -3.883 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[14]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 4.957      ;
; -3.858 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[15]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.036      ; 4.934      ;
; -3.852 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[0]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.921      ;
; -3.852 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[1]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.921      ;
; -3.852 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[2]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.921      ;
; -3.852 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[3]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.921      ;
; -3.852 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[4]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.921      ;
; -3.852 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[5]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.921      ;
; -3.852 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[6]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.921      ;
; -3.852 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[7]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.921      ;
; -3.673 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[15]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.036      ; 4.749      ;
; -3.667 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[0]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.736      ;
; -3.667 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[1]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.736      ;
; -3.667 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[2]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.736      ;
; -3.667 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[3]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.736      ;
; -3.667 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[4]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.736      ;
; -3.667 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[5]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.736      ;
; -3.667 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[6]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.736      ;
; -3.667 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[7]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.736      ;
; -3.647 ; uart:u2|rx8bit[4] ; uart:u2|yaxis[4]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.716      ;
; -3.490 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[15]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.036      ; 4.566      ;
; -3.484 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[0]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.553      ;
; -3.484 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[1]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.553      ;
; -3.484 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[2]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.553      ;
; -3.484 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[3]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.553      ;
; -3.484 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[4]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.553      ;
; -3.484 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[5]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.553      ;
; -3.484 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[6]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.553      ;
; -3.484 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[7]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.553      ;
; -3.363 ; uart:u2|rx8bit[5] ; uart:u2|yaxis[13]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 4.437      ;
; -3.231 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[15]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.036      ; 4.307      ;
; -3.225 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[0]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.294      ;
; -3.225 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[1]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.294      ;
; -3.225 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[2]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.294      ;
; -3.225 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[3]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.294      ;
; -3.225 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[4]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.294      ;
; -3.225 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[5]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.294      ;
; -3.225 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[6]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.294      ;
; -3.225 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[7]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 4.294      ;
; -2.896 ; uart:u2|cnt2[2]   ; uart:u2|gesture[0] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.019      ; 3.955      ;
; -2.831 ; uart:u2|rx8bit[4] ; uart:u2|yaxis[12]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 3.905      ;
; -2.819 ; uart:u2|rx8bit[2] ; uart:u2|yaxis[10]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 3.893      ;
; -2.735 ; uart:u2|rx8bit[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.417     ; 1.358      ;
; -2.711 ; uart:u2|cnt2[1]   ; uart:u2|gesture[0] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.019      ; 3.770      ;
; -2.528 ; uart:u2|cnt2[0]   ; uart:u2|gesture[0] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.019      ; 3.587      ;
; -2.484 ; uart:u2|rx8bit[2] ; uart:u2|yaxis[2]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 3.553      ;
; -2.433 ; uart:u2|rx8bit[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -2.417     ; 1.056      ;
; -2.414 ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.454      ;
; -2.284 ; uart:u2|cnt2[2]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.324      ;
; -2.278 ; uart:u2|cnt2[2]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.318      ;
; -2.269 ; uart:u2|cnt2[3]   ; uart:u2|gesture[0] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.019      ; 3.328      ;
; -2.259 ; uart:u2|rx8bit[1] ; uart:u2|yaxis[9]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.034      ; 3.333      ;
; -2.256 ; uart:u2|rx8bit[1] ; uart:u2|yaxis[1]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.029      ; 3.325      ;
; -2.256 ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[5]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.296      ;
; -2.212 ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.252      ;
; -2.205 ; uart:u2|cnt2[1]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.245      ;
; -2.171 ; uart:u2|cnt2[3]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 3.211      ;
+--------+-------------------+--------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'VGA_Controller:v2|CLK_4'                                                                                                               ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                    ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -4.373 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|bt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.420      ;
; -4.372 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|gt[0]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.419      ;
; -4.372 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.419      ;
; -4.370 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.417      ;
; -4.358 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.395      ;
; -4.358 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.395      ;
; -4.358 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.395      ;
; -4.358 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.395      ;
; -4.358 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.395      ;
; -4.358 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.395      ;
; -4.358 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.395      ;
; -4.358 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.395      ;
; -4.352 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.389      ;
; -4.352 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.389      ;
; -4.352 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.389      ;
; -4.352 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.389      ;
; -4.339 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|bt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.386      ;
; -4.338 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|gt[0]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.385      ;
; -4.338 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.385      ;
; -4.336 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.383      ;
; -4.324 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.361      ;
; -4.324 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.361      ;
; -4.324 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.361      ;
; -4.324 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.361      ;
; -4.324 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.361      ;
; -4.324 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.361      ;
; -4.324 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.361      ;
; -4.324 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.361      ;
; -4.318 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.355      ;
; -4.318 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.355      ;
; -4.318 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.355      ;
; -4.318 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.355      ;
; -4.282 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|bt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.329      ;
; -4.281 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|gt[0]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.328      ;
; -4.281 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.328      ;
; -4.279 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.326      ;
; -4.267 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.304      ;
; -4.267 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.304      ;
; -4.267 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.304      ;
; -4.267 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.304      ;
; -4.267 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.304      ;
; -4.267 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.304      ;
; -4.267 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.304      ;
; -4.267 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.304      ;
; -4.261 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.298      ;
; -4.261 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.298      ;
; -4.261 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.298      ;
; -4.261 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.298      ;
; -4.196 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|bt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.243      ;
; -4.195 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|gt[0]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.242      ;
; -4.195 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.242      ;
; -4.193 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.240      ;
; -4.181 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.218      ;
; -4.181 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.218      ;
; -4.181 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.218      ;
; -4.181 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.218      ;
; -4.181 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.218      ;
; -4.181 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.218      ;
; -4.181 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.218      ;
; -4.181 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.218      ;
; -4.176 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|bt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.223      ;
; -4.175 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|gt[0]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.222      ;
; -4.175 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.222      ;
; -4.175 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.212      ;
; -4.175 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.212      ;
; -4.175 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.212      ;
; -4.175 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.212      ;
; -4.173 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.220      ;
; -4.161 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.198      ;
; -4.161 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.198      ;
; -4.161 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.198      ;
; -4.161 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.198      ;
; -4.161 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.198      ;
; -4.161 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.198      ;
; -4.161 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.198      ;
; -4.161 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.198      ;
; -4.159 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|rt[0]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.002      ; 5.201      ;
; -4.158 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|bt[0]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.002      ; 5.200      ;
; -4.157 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|rt[1]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.002      ; 5.199      ;
; -4.156 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|rt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.002      ; 5.198      ;
; -4.155 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.192      ;
; -4.155 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.192      ;
; -4.155 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.192      ;
; -4.155 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 5.192      ;
; -4.125 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|rt[0]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.002      ; 5.167      ;
; -4.124 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|bt[0]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.002      ; 5.166      ;
; -4.123 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|rt[1]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.002      ; 5.165      ;
; -4.122 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|rt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.002      ; 5.164      ;
; -4.071 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|bt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.111      ;
; -4.070 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|gt[0]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.110      ;
; -4.070 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.110      ;
; -4.070 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|bt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.117      ;
; -4.069 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|gt[0]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.116      ;
; -4.069 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.116      ;
; -4.068 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.000      ; 5.108      ;
; -4.068 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|rt[0]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.002      ; 5.110      ;
; -4.067 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.007      ; 5.114      ;
; -4.067 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|bt[0]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.002      ; 5.109      ;
; -4.066 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|rt[1]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.002      ; 5.108      ;
; -4.065 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|rt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.002      ; 5.107      ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk11'                                                                                         ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; -2.387 ; uart:u2|cnt[0]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.427      ;
; -2.350 ; uart:u2|cnt[1]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.390      ;
; -2.265 ; uart:u2|cnt[2]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.305      ;
; -2.158 ; uart:u2|cnt[1]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.031     ; 3.167      ;
; -2.135 ; uart:u2|cnt[3]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.175      ;
; -2.132 ; uart:u2|cnt[0]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.172      ;
; -2.095 ; uart:u2|cnt[1]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.135      ;
; -2.010 ; uart:u2|cnt[2]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.050      ;
; -1.986 ; uart:u2|cnt[4]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 3.026      ;
; -1.894 ; uart:u2|cnt[7]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.031     ; 2.903      ;
; -1.893 ; uart:u2|cnt[0]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.031     ; 2.902      ;
; -1.880 ; uart:u2|cnt[3]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.920      ;
; -1.847 ; uart:u2|cnt[5]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.887      ;
; -1.822 ; uart:u2|cnt[8]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.031     ; 2.831      ;
; -1.814 ; uart:u2|cnt[6]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.854      ;
; -1.775 ; uart:u2|cnt[9]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.031     ; 2.784      ;
; -1.762 ; uart:u2|cnt[6]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.031     ; 2.771      ;
; -1.731 ; uart:u2|cnt[4]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.771      ;
; -1.724 ; uart:u2|cnt[0]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.764      ;
; -1.718 ; uart:u2|cnt[2]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.031     ; 2.727      ;
; -1.710 ; uart:u2|cnt[3]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.031     ; 2.719      ;
; -1.687 ; uart:u2|cnt[1]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.727      ;
; -1.677 ; uart:u2|cnt[7]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.717      ;
; -1.643 ; uart:u2|cnt[8]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.683      ;
; -1.638 ; uart:u2|cnt[0]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.678      ;
; -1.602 ; uart:u2|cnt[2]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.642      ;
; -1.601 ; uart:u2|cnt[1]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.641      ;
; -1.592 ; uart:u2|cnt[5]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.632      ;
; -1.559 ; uart:u2|cnt[6]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.599      ;
; -1.516 ; uart:u2|cnt[2]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.556      ;
; -1.499 ; uart:u2|cnt[9]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.539      ;
; -1.498 ; uart:u2|cnt[4]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.031     ; 2.507      ;
; -1.476 ; uart:u2|cnt[10] ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.031     ; 2.485      ;
; -1.472 ; uart:u2|cnt[3]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.512      ;
; -1.466 ; uart:u2|cnt[0]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.506      ;
; -1.429 ; uart:u2|cnt[1]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.469      ;
; -1.386 ; uart:u2|cnt[3]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.426      ;
; -1.380 ; uart:u2|cnt[0]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.420      ;
; -1.344 ; uart:u2|cnt[2]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.384      ;
; -1.343 ; uart:u2|cnt[1]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.383      ;
; -1.323 ; uart:u2|cnt[4]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.363      ;
; -1.319 ; uart:u2|cnt[5]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.031     ; 2.328      ;
; -1.294 ; uart:u2|cnt[0]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.334      ;
; -1.258 ; uart:u2|cnt[2]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.298      ;
; -1.257 ; uart:u2|cnt[1]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.297      ;
; -1.237 ; uart:u2|cnt[4]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.277      ;
; -1.214 ; uart:u2|cnt[3]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.254      ;
; -1.202 ; uart:u2|cnt[7]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.242      ;
; -1.184 ; uart:u2|cnt[5]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.224      ;
; -1.172 ; uart:u2|cnt[2]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.212      ;
; -1.151 ; uart:u2|cnt[6]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.191      ;
; -1.130 ; uart:u2|cnt[8]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.170      ;
; -1.128 ; uart:u2|cnt[3]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.168      ;
; -1.104 ; uart:u2|cnt[0]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.144      ;
; -1.098 ; uart:u2|cnt[5]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.138      ;
; -1.083 ; uart:u2|cnt[9]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.123      ;
; -1.067 ; uart:u2|cnt[1]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.107      ;
; -1.065 ; uart:u2|cnt[6]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.105      ;
; -1.065 ; uart:u2|cnt[4]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.105      ;
; -1.042 ; uart:u2|cnt[3]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.082      ;
; -1.018 ; uart:u2|cnt[0]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.058      ;
; -1.014 ; uart:u2|cnt[7]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.054      ;
; -0.982 ; uart:u2|cnt[2]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.022      ;
; -0.981 ; uart:u2|cnt[1]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.021      ;
; -0.980 ; uart:u2|cnt[8]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.020      ;
; -0.979 ; uart:u2|cnt[4]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 2.019      ;
; -0.932 ; uart:u2|cnt[0]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.972      ;
; -0.928 ; uart:u2|cnt[7]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.968      ;
; -0.926 ; uart:u2|cnt[5]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.966      ;
; -0.784 ; uart:u2|cnt[10] ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.824      ;
; -0.781 ; uart:u2|cnt[10] ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.821      ;
; -0.502 ; uart:u2|cnt[2]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.542      ;
; -0.501 ; uart:u2|cnt[1]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.541      ;
; -0.500 ; uart:u2|cnt[8]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.540      ;
; -0.499 ; uart:u2|cnt[6]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.539      ;
; -0.499 ; uart:u2|cnt[4]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.539      ;
; -0.454 ; uart:u2|cnt[0]  ; uart:u2|cnt[0]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.494      ;
; -0.453 ; uart:u2|cnt[3]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.493      ;
; -0.447 ; uart:u2|cnt[5]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.487      ;
; -0.443 ; uart:u2|cnt[9]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.483      ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk100'                                                                                                           ;
+--------+------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.101 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[4]~en    ; clk100       ; clk100      ; 1.000        ; 0.018      ; 3.159      ;
; -2.101 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[10]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 3.159      ;
; -2.101 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[14]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 3.159      ;
; -2.101 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[15]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 3.159      ;
; -2.101 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[16]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 3.159      ;
; -2.101 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[18]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 3.159      ;
; -2.101 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[19]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 3.159      ;
; -2.101 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[20]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 3.159      ;
; -2.101 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[24]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 3.159      ;
; -2.101 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[25]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 3.159      ;
; -2.101 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[28]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 3.159      ;
; -1.881 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[10]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.939      ;
; -1.881 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[16]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.939      ;
; -1.880 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[20]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.938      ;
; -1.879 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[4]~en    ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.937      ;
; -1.879 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[15]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.937      ;
; -1.879 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[18]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.937      ;
; -1.879 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[19]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.937      ;
; -1.878 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[25]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.936      ;
; -1.856 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[14]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.914      ;
; -1.855 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[24]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.913      ;
; -1.852 ; button1_r[2]           ; rwmode[1]                    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 2.889      ;
; -1.852 ; button1_r[2]           ; rwmode[0]                    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 2.889      ;
; -1.852 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[28]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.910      ;
; -1.803 ; button2_r[1]           ; rwmode[1]                    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 2.840      ;
; -1.803 ; button2_r[1]           ; rwmode[0]                    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 2.840      ;
; -1.792 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[6]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.007      ; 2.839      ;
; -1.792 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[1]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.007      ; 2.839      ;
; -1.792 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[2]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.007      ; 2.839      ;
; -1.792 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[5]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.007      ; 2.839      ;
; -1.792 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[9]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.007      ; 2.839      ;
; -1.792 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[13]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.007      ; 2.839      ;
; -1.792 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[14]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.007      ; 2.839      ;
; -1.792 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[18]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.007      ; 2.839      ;
; -1.792 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[22]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.007      ; 2.839      ;
; -1.792 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[23]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.007      ; 2.839      ;
; -1.792 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[27]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.007      ; 2.839      ;
; -1.792 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[28]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.007      ; 2.839      ;
; -1.792 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[29]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.007      ; 2.839      ;
; -1.792 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[30]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.007      ; 2.839      ;
; -1.790 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[7]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.009      ; 2.839      ;
; -1.790 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[8]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.009      ; 2.839      ;
; -1.790 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[0]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.009      ; 2.839      ;
; -1.790 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[3]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.009      ; 2.839      ;
; -1.790 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[4]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.009      ; 2.839      ;
; -1.790 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[10]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.009      ; 2.839      ;
; -1.790 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[11]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.009      ; 2.839      ;
; -1.790 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[12]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.009      ; 2.839      ;
; -1.790 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[15]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.009      ; 2.839      ;
; -1.790 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[17]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.009      ; 2.839      ;
; -1.790 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[20]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.009      ; 2.839      ;
; -1.790 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[21]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.009      ; 2.839      ;
; -1.790 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[24]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.009      ; 2.839      ;
; -1.790 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[25]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.009      ; 2.839      ;
; -1.790 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[26]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.009      ; 2.839      ;
; -1.790 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[31]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.009      ; 2.839      ;
; -1.771 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[6]            ; clk100       ; clk100      ; 1.000        ; 0.011      ; 2.822      ;
; -1.771 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[7]            ; clk100       ; clk100      ; 1.000        ; 0.011      ; 2.822      ;
; -1.771 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[8]            ; clk100       ; clk100      ; 1.000        ; 0.011      ; 2.822      ;
; -1.771 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[0]            ; clk100       ; clk100      ; 1.000        ; 0.011      ; 2.822      ;
; -1.771 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[1]            ; clk100       ; clk100      ; 1.000        ; 0.011      ; 2.822      ;
; -1.771 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[2]            ; clk100       ; clk100      ; 1.000        ; 0.011      ; 2.822      ;
; -1.771 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[3]            ; clk100       ; clk100      ; 1.000        ; 0.011      ; 2.822      ;
; -1.771 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[4]            ; clk100       ; clk100      ; 1.000        ; 0.011      ; 2.822      ;
; -1.771 ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[5]            ; clk100       ; clk100      ; 1.000        ; 0.011      ; 2.822      ;
; -1.742 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[6]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 2.779      ;
; -1.742 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[1]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 2.779      ;
; -1.742 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[5]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 2.779      ;
; -1.742 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[9]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 2.779      ;
; -1.742 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[13]~en   ; clk100       ; clk100      ; 1.000        ; -0.003     ; 2.779      ;
; -1.742 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[16]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.003     ; 2.779      ;
; -1.742 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[17]~en   ; clk100       ; clk100      ; 1.000        ; -0.003     ; 2.779      ;
; -1.694 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[10]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.752      ;
; -1.694 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[16]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.752      ;
; -1.693 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[20]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.751      ;
; -1.692 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[4]~en    ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.750      ;
; -1.692 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[15]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.750      ;
; -1.692 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[18]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.750      ;
; -1.692 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[19]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.750      ;
; -1.691 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[25]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.749      ;
; -1.676 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[2]~en    ; clk100       ; clk100      ; 1.000        ; 0.002      ; 2.718      ;
; -1.676 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[27]~en   ; clk100       ; clk100      ; 1.000        ; 0.002      ; 2.718      ;
; -1.675 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[11]~en   ; clk100       ; clk100      ; 1.000        ; 0.002      ; 2.717      ;
; -1.675 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[23]~en   ; clk100       ; clk100      ; 1.000        ; 0.002      ; 2.717      ;
; -1.674 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[8]~en    ; clk100       ; clk100      ; 1.000        ; 0.002      ; 2.716      ;
; -1.674 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[31]~en   ; clk100       ; clk100      ; 1.000        ; 0.002      ; 2.716      ;
; -1.672 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[3]~en    ; clk100       ; clk100      ; 1.000        ; 0.002      ; 2.714      ;
; -1.669 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[29]~en   ; clk100       ; clk100      ; 1.000        ; 0.002      ; 2.711      ;
; -1.669 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[14]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.727      ;
; -1.668 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[24]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.726      ;
; -1.666 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[21]~en   ; clk100       ; clk100      ; 1.000        ; 0.002      ; 2.708      ;
; -1.666 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[22]~en   ; clk100       ; clk100      ; 1.000        ; 0.002      ; 2.708      ;
; -1.665 ; SRAM:rm|state.mem_end  ; SRAM:rm|BASERAMDATA[28]~en   ; clk100       ; clk100      ; 1.000        ; 0.018      ; 2.723      ;
; -1.662 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[7]~en    ; clk100       ; clk100      ; 1.000        ; 0.002      ; 2.704      ;
; -1.662 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[0]~en    ; clk100       ; clk100      ; 1.000        ; 0.002      ; 2.704      ;
; -1.658 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[12]~en   ; clk100       ; clk100      ; 1.000        ; 0.002      ; 2.700      ;
; -1.658 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[26]~en   ; clk100       ; clk100      ; 1.000        ; 0.002      ; 2.700      ;
; -1.658 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[30]~en   ; clk100       ; clk100      ; 1.000        ; 0.002      ; 2.700      ;
; -1.634 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[13]~en   ; clk100       ; clk100      ; 1.000        ; -0.003     ; 2.671      ;
; -1.634 ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[18]~en   ; clk100       ; clk100      ; 1.000        ; -0.003     ; 2.671      ;
+--------+------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'VGA_Controller:v2|VGA_CLK'                                                                                          ;
+--------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node               ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+
; -1.298 ; SRAM:rm|rwdata[2] ; VGActSRAM:vtran|vB[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.415     ; 1.923      ;
; -1.297 ; SRAM:rm|rwdata[1] ; VGActSRAM:vtran|vB[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.415     ; 1.922      ;
; -1.156 ; SRAM:rm|rwdata[7] ; VGActSRAM:vtran|vR[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.420     ; 1.776      ;
; -1.152 ; SRAM:rm|rwdata[6] ; VGActSRAM:vtran|vR[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.420     ; 1.772      ;
; -1.152 ; SRAM:rm|rwdata[0] ; VGActSRAM:vtran|vB[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.420     ; 1.772      ;
; -1.149 ; SRAM:rm|rwdata[8] ; VGActSRAM:vtran|vR[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.420     ; 1.769      ;
; -1.149 ; SRAM:rm|rwdata[4] ; VGActSRAM:vtran|vG[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.415     ; 1.774      ;
; -1.145 ; SRAM:rm|rwdata[5] ; VGActSRAM:vtran|vG[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.415     ; 1.770      ;
; -1.138 ; SRAM:rm|rwdata[3] ; VGActSRAM:vtran|vG[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.415     ; 1.763      ;
+--------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'VGA_Controller:v2|CLK_2'                                                                                                              ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                   ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 2.680 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.500        ; 2.884      ; 1.048      ;
; 2.923 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.500        ; 2.884      ; 0.805      ;
; 3.180 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 1.000        ; 2.884      ; 1.048      ;
; 3.423 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 1.000        ; 2.884      ; 0.805      ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'uart:u2|uart_clk'                                                                                             ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock      ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; -3.587 ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.782      ; 0.805      ;
; -3.087 ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.782      ; 0.805      ;
; -1.297 ; uart:u2|reccnt[2] ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.713      ; 1.722      ;
; -0.645 ; uart:u2|reccnt[0] ; uart:u2|yaxis[15]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.818      ; 3.783      ;
; -0.557 ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.801      ; 3.854      ;
; -0.286 ; uart:u2|reccnt[0] ; uart:u2|yaxis[0]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.811      ; 4.135      ;
; -0.286 ; uart:u2|reccnt[0] ; uart:u2|yaxis[1]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.811      ; 4.135      ;
; -0.286 ; uart:u2|reccnt[0] ; uart:u2|yaxis[2]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.811      ; 4.135      ;
; -0.286 ; uart:u2|reccnt[0] ; uart:u2|yaxis[3]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.811      ; 4.135      ;
; -0.286 ; uart:u2|reccnt[0] ; uart:u2|yaxis[4]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.811      ; 4.135      ;
; -0.286 ; uart:u2|reccnt[0] ; uart:u2|yaxis[5]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.811      ; 4.135      ;
; -0.286 ; uart:u2|reccnt[0] ; uart:u2|yaxis[6]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.811      ; 4.135      ;
; -0.286 ; uart:u2|reccnt[0] ; uart:u2|yaxis[7]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.811      ; 4.135      ;
; -0.145 ; uart:u2|reccnt[0] ; uart:u2|yaxis[15]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.818      ; 3.783      ;
; -0.057 ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.801      ; 3.854      ;
; 0.007  ; uart:u2|reccnt[0] ; uart:u2|yaxis[8]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.816      ; 4.433      ;
; 0.007  ; uart:u2|reccnt[0] ; uart:u2|yaxis[9]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.816      ; 4.433      ;
; 0.007  ; uart:u2|reccnt[0] ; uart:u2|yaxis[10]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.816      ; 4.433      ;
; 0.007  ; uart:u2|reccnt[0] ; uart:u2|yaxis[11]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.816      ; 4.433      ;
; 0.007  ; uart:u2|reccnt[0] ; uart:u2|yaxis[12]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.816      ; 4.433      ;
; 0.007  ; uart:u2|reccnt[0] ; uart:u2|yaxis[13]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.816      ; 4.433      ;
; 0.007  ; uart:u2|reccnt[0] ; uart:u2|yaxis[14]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 3.816      ; 4.433      ;
; 0.117  ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.069      ; 1.796      ;
; 0.118  ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.069      ; 1.797      ;
; 0.214  ; uart:u2|reccnt[0] ; uart:u2|yaxis[0]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.811      ; 4.135      ;
; 0.214  ; uart:u2|reccnt[0] ; uart:u2|yaxis[1]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.811      ; 4.135      ;
; 0.214  ; uart:u2|reccnt[0] ; uart:u2|yaxis[2]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.811      ; 4.135      ;
; 0.214  ; uart:u2|reccnt[0] ; uart:u2|yaxis[3]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.811      ; 4.135      ;
; 0.214  ; uart:u2|reccnt[0] ; uart:u2|yaxis[4]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.811      ; 4.135      ;
; 0.214  ; uart:u2|reccnt[0] ; uart:u2|yaxis[5]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.811      ; 4.135      ;
; 0.214  ; uart:u2|reccnt[0] ; uart:u2|yaxis[6]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.811      ; 4.135      ;
; 0.214  ; uart:u2|reccnt[0] ; uart:u2|yaxis[7]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.811      ; 4.135      ;
; 0.435  ; uart:u2|reccnt[1] ; uart:u2|yaxis[15]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.749      ; 3.490      ;
; 0.499  ; uart:u2|reccnt[2] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|reccnt[1] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[1] ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[0] ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[2] ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[3] ; uart:u2|rx8bit[3]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[4] ; uart:u2|rx8bit[4]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[5] ; uart:u2|rx8bit[5]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[6] ; uart:u2|rx8bit[6]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; uart:u2|rx8bit[7] ; uart:u2|rx8bit[7]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.507  ; uart:u2|reccnt[0] ; uart:u2|yaxis[8]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.816      ; 4.433      ;
; 0.507  ; uart:u2|reccnt[0] ; uart:u2|yaxis[9]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.816      ; 4.433      ;
; 0.507  ; uart:u2|reccnt[0] ; uart:u2|yaxis[10]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.816      ; 4.433      ;
; 0.507  ; uart:u2|reccnt[0] ; uart:u2|yaxis[11]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.816      ; 4.433      ;
; 0.507  ; uart:u2|reccnt[0] ; uart:u2|yaxis[12]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.816      ; 4.433      ;
; 0.507  ; uart:u2|reccnt[0] ; uart:u2|yaxis[13]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.816      ; 4.433      ;
; 0.507  ; uart:u2|reccnt[0] ; uart:u2|yaxis[14]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 3.816      ; 4.433      ;
; 0.617  ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.069      ; 1.796      ;
; 0.618  ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.069      ; 1.797      ;
; 0.618  ; uart:u2|reccnt[2] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.732      ; 3.656      ;
; 0.643  ; uart:u2|reccnt[2] ; uart:u2|yaxis[15]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.749      ; 3.698      ;
; 0.723  ; uart:u2|reccnt[1] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.732      ; 3.761      ;
; 1.087  ; uart:u2|reccnt[1] ; uart:u2|yaxis[8]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.747      ; 4.140      ;
; 1.087  ; uart:u2|reccnt[1] ; uart:u2|yaxis[9]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.747      ; 4.140      ;
; 1.087  ; uart:u2|reccnt[1] ; uart:u2|yaxis[10]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.747      ; 4.140      ;
; 1.087  ; uart:u2|reccnt[1] ; uart:u2|yaxis[11]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.747      ; 4.140      ;
; 1.087  ; uart:u2|reccnt[1] ; uart:u2|yaxis[12]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.747      ; 4.140      ;
; 1.087  ; uart:u2|reccnt[1] ; uart:u2|yaxis[13]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.747      ; 4.140      ;
; 1.087  ; uart:u2|reccnt[1] ; uart:u2|yaxis[14]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.747      ; 4.140      ;
; 1.186  ; uart:u2|reccnt[0] ; uart:u2|gesture[2] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.365      ; 3.161      ;
; 1.186  ; uart:u2|reccnt[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.365      ; 3.161      ;
; 1.239  ; uart:u2|reccnt[2] ; uart:u2|yaxis[0]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.742      ; 4.287      ;
; 1.239  ; uart:u2|reccnt[2] ; uart:u2|yaxis[1]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.742      ; 4.287      ;
; 1.239  ; uart:u2|reccnt[2] ; uart:u2|yaxis[2]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.742      ; 4.287      ;
; 1.239  ; uart:u2|reccnt[2] ; uart:u2|yaxis[3]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.742      ; 4.287      ;
; 1.239  ; uart:u2|reccnt[2] ; uart:u2|yaxis[4]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.742      ; 4.287      ;
; 1.239  ; uart:u2|reccnt[2] ; uart:u2|yaxis[5]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.742      ; 4.287      ;
; 1.239  ; uart:u2|reccnt[2] ; uart:u2|yaxis[6]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.742      ; 4.287      ;
; 1.239  ; uart:u2|reccnt[2] ; uart:u2|yaxis[7]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.742      ; 4.287      ;
; 1.295  ; uart:u2|reccnt[2] ; uart:u2|yaxis[8]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.747      ; 4.348      ;
; 1.295  ; uart:u2|reccnt[2] ; uart:u2|yaxis[9]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.747      ; 4.348      ;
; 1.295  ; uart:u2|reccnt[2] ; uart:u2|yaxis[10]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.747      ; 4.348      ;
; 1.295  ; uart:u2|reccnt[2] ; uart:u2|yaxis[11]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.747      ; 4.348      ;
; 1.295  ; uart:u2|reccnt[2] ; uart:u2|yaxis[12]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.747      ; 4.348      ;
; 1.295  ; uart:u2|reccnt[2] ; uart:u2|yaxis[13]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.747      ; 4.348      ;
; 1.295  ; uart:u2|reccnt[2] ; uart:u2|yaxis[14]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.747      ; 4.348      ;
; 1.373  ; uart:u2|reccnt[1] ; uart:u2|yaxis[0]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.742      ; 4.421      ;
; 1.373  ; uart:u2|reccnt[1] ; uart:u2|yaxis[1]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.742      ; 4.421      ;
; 1.373  ; uart:u2|reccnt[1] ; uart:u2|yaxis[2]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.742      ; 4.421      ;
; 1.373  ; uart:u2|reccnt[1] ; uart:u2|yaxis[3]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.742      ; 4.421      ;
; 1.373  ; uart:u2|reccnt[1] ; uart:u2|yaxis[4]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.742      ; 4.421      ;
; 1.373  ; uart:u2|reccnt[1] ; uart:u2|yaxis[5]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.742      ; 4.421      ;
; 1.373  ; uart:u2|reccnt[1] ; uart:u2|yaxis[6]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.742      ; 4.421      ;
; 1.373  ; uart:u2|reccnt[1] ; uart:u2|yaxis[7]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 2.742      ; 4.421      ;
; 1.445  ; uart:u2|reccnt[2] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.751      ;
; 1.452  ; uart:u2|rx8bit[0] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.019      ; 1.777      ;
; 1.536  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[3]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.842      ;
; 1.539  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[4]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 1.845      ;
; 1.686  ; uart:u2|reccnt[0] ; uart:u2|gesture[2] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.365      ; 3.161      ;
; 1.686  ; uart:u2|reccnt[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.365      ; 3.161      ;
; 1.923  ; uart:u2|reccnt[1] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.229      ;
; 2.016  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[7]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.322      ;
; 2.057  ; uart:u2|cnt2[2]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 2.363      ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk100'                                                                                                                             ;
+--------+----------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                      ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+
; -3.180 ; VGA_Controller:v2|CLK_2    ; VGA_Controller:v2|CLK_2      ; VGA_Controller:v2|CLK_2   ; clk100      ; 0.000        ; 3.375      ; 0.805      ;
; -2.680 ; VGA_Controller:v2|CLK_2    ; VGA_Controller:v2|CLK_2      ; VGA_Controller:v2|CLK_2   ; clk100      ; -0.500       ; 3.375      ; 0.805      ;
; -1.572 ; uart:u2|uart_clk           ; button1_r[0]                 ; uart:u2|uart_clk          ; clk100      ; 0.000        ; 3.302      ; 2.340      ;
; -1.072 ; uart:u2|uart_clk           ; button1_r[0]                 ; uart:u2|uart_clk          ; clk100      ; -0.500       ; 3.302      ; 2.340      ;
; -0.371 ; VGA_Controller:v2|VGA_CLK  ; button2_r[0]                 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 3.320      ; 3.559      ;
; -0.053 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[23]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.145     ; 0.108      ;
; 0.129  ; VGA_Controller:v2|VGA_CLK  ; button2_r[0]                 ; VGA_Controller:v2|VGA_CLK ; clk100      ; -0.500       ; 3.320      ; 3.559      ;
; 0.251  ; VGA_Controller:v2|addr[10] ; SRAM:rm|BASERAMADDR[10]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.484      ; 1.041      ;
; 0.252  ; VGA_Controller:v2|addr[8]  ; SRAM:rm|BASERAMADDR[8]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.484      ; 1.042      ;
; 0.253  ; VGA_Controller:v2|addr[15] ; SRAM:rm|BASERAMADDR[15]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.484      ; 1.043      ;
; 0.255  ; VGA_Controller:v2|addr[0]  ; SRAM:rm|BASERAMADDR[0]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.484      ; 1.045      ;
; 0.257  ; VGA_Controller:v2|addr[4]  ; SRAM:rm|BASERAMADDR[4]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.484      ; 1.047      ;
; 0.258  ; VGA_Controller:v2|addr[6]  ; SRAM:rm|BASERAMADDR[6]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.484      ; 1.048      ;
; 0.258  ; VGA_Controller:v2|addr[9]  ; SRAM:rm|BASERAMADDR[9]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.484      ; 1.048      ;
; 0.259  ; VGA_Controller:v2|addr[2]  ; SRAM:rm|BASERAMADDR[2]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.484      ; 1.049      ;
; 0.262  ; VGA_Controller:v2|addr[1]  ; SRAM:rm|BASERAMADDR[1]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.484      ; 1.052      ;
; 0.263  ; VGA_Controller:v2|addr[12] ; SRAM:rm|BASERAMADDR[12]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.483      ; 1.052      ;
; 0.264  ; VGA_Controller:v2|addr[3]  ; SRAM:rm|BASERAMADDR[3]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.484      ; 1.054      ;
; 0.264  ; VGA_Controller:v2|addr[7]  ; SRAM:rm|BASERAMADDR[7]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.484      ; 1.054      ;
; 0.264  ; VGA_Controller:v2|addr[13] ; SRAM:rm|BASERAMADDR[13]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.483      ; 1.053      ;
; 0.302  ; uart:u2|draw               ; rwmode[1]                    ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.811      ; 1.419      ;
; 0.309  ; uart:u2|draw               ; rwmode[0]                    ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.811      ; 1.426      ;
; 0.410  ; VGA_Controller:v2|addr[5]  ; SRAM:rm|BASERAMADDR[5]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.484      ; 1.200      ;
; 0.414  ; VGA_Controller:v2|addr[17] ; SRAM:rm|BASERAMADDR[17]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.483      ; 1.203      ;
; 0.415  ; VGA_Controller:v2|addr[14] ; SRAM:rm|BASERAMADDR[14]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.483      ; 1.204      ;
; 0.419  ; VGA_Controller:v2|addr[18] ; SRAM:rm|BASERAMADDR[18]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.483      ; 1.208      ;
; 0.422  ; VGA_Controller:v2|addr[11] ; SRAM:rm|BASERAMADDR[11]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.483      ; 1.211      ;
; 0.422  ; VGA_Controller:v2|addr[16] ; SRAM:rm|BASERAMADDR[16]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.483      ; 1.211      ;
; 0.499  ; SRAM:rm|state.idle         ; SRAM:rm|state.idle           ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SRAM:rm|BASERAMWE          ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SRAM:rm|BASERAMOE          ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SRAM:rm|BASERAMCE          ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.615  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[22]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.145     ; 0.776      ;
; 0.616  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[6]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.145     ; 0.777      ;
; 0.616  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[14]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.145     ; 0.777      ;
; 0.616  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[27]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.145     ; 0.777      ;
; 0.618  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[5]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.145     ; 0.779      ;
; 0.618  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[28]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.145     ; 0.779      ;
; 0.620  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[2]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.145     ; 0.781      ;
; 0.624  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[9]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.145     ; 0.785      ;
; 0.624  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[18]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.145     ; 0.785      ;
; 0.625  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[1]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.145     ; 0.786      ;
; 0.625  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[13]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.145     ; 0.786      ;
; 0.625  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[29]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.145     ; 0.786      ;
; 0.733  ; SRAM:rm|state.mem_write    ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.039      ;
; 0.746  ; button1_r[0]               ; button1_r[1]                 ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.052      ;
; 0.757  ; SRAM:rm|state.mem_read     ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.063      ;
; 0.759  ; button1_r[1]               ; button1_r[2]                 ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.065      ;
; 0.768  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[10]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.074      ;
; 0.769  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.075      ;
; 0.955  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMADDR[10]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.261      ;
; 1.018  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[3]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.143     ; 1.181      ;
; 1.018  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[11]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.143     ; 1.181      ;
; 1.020  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[4]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.143     ; 1.183      ;
; 1.020  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[21]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.143     ; 1.183      ;
; 1.021  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[10]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.143     ; 1.184      ;
; 1.021  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[26]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.143     ; 1.184      ;
; 1.022  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[8]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.143     ; 1.185      ;
; 1.022  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[17]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.143     ; 1.185      ;
; 1.025  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[25]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.143     ; 1.188      ;
; 1.028  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[15]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.143     ; 1.191      ;
; 1.028  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[31]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.143     ; 1.191      ;
; 1.030  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[7]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.143     ; 1.193      ;
; 1.030  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[0]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.143     ; 1.193      ;
; 1.031  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[12]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.143     ; 1.194      ;
; 1.031  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[20]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.143     ; 1.194      ;
; 1.031  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[24]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.143     ; 1.194      ;
; 1.078  ; SRAM:rm|state.idle         ; SRAM:rm|state.mem_write      ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.384      ;
; 1.126  ; SRAM:rm|state.idle         ; SRAM:rm|state.mem_read       ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.432      ;
; 1.132  ; SRAM:rm|state.mem_end      ; SRAM:rm|state.idle           ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.438      ;
; 1.167  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.473      ;
; 1.199  ; button2_r[1]               ; button2_r[2]                 ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.505      ;
; 1.203  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.509      ;
; 1.206  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.512      ;
; 1.247  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.553      ;
; 1.249  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.555      ;
; 1.332  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[30]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.145     ; 1.493      ;
; 1.346  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[19]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.150     ; 1.502      ;
; 1.389  ; rwmode[1]                  ; SRAM:rm|state.mem_read       ; clk100                    ; clk100      ; 0.000        ; 0.010      ; 1.705      ;
; 1.391  ; rwmode[1]                  ; SRAM:rm|state.idle           ; clk100                    ; clk100      ; 0.000        ; 0.010      ; 1.707      ;
; 1.393  ; rwmode[1]                  ; SRAM:rm|state.mem_write      ; clk100                    ; clk100      ; 0.000        ; 0.010      ; 1.709      ;
; 1.459  ; button2_r[0]               ; button2_r[1]                 ; clk100                    ; clk100      ; 0.000        ; -0.018     ; 1.747      ;
; 1.531  ; button1_r[1]               ; rwmode[1]                    ; clk100                    ; clk100      ; 0.000        ; -0.003     ; 1.834      ;
; 1.538  ; button1_r[1]               ; rwmode[0]                    ; clk100                    ; clk100      ; 0.000        ; -0.003     ; 1.841      ;
; 1.556  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[15]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.862      ;
; 1.557  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[5]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.863      ;
; 1.558  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[19]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.864      ;
; 1.561  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[14]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.867      ;
; 1.563  ; SRAM:rm|state.mem_end      ; SRAM:rm|state.mem_end        ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.869      ;
; 1.564  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[4]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.870      ;
; 1.565  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[1]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.871      ;
; 1.566  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[3]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.872      ;
; 1.566  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[7]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 1.872      ;
; 1.567  ; rwmode[0]                  ; SRAM:rm|state.mem_write      ; clk100                    ; clk100      ; 0.000        ; 0.010      ; 1.883      ;
; 1.568  ; rwmode[0]                  ; SRAM:rm|state.mem_read       ; clk100                    ; clk100      ; 0.000        ; 0.010      ; 1.884      ;
; 1.610  ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[16]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; -0.155     ; 1.761      ;
; 1.743  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMADDR[15]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 2.049      ;
; 1.744  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMADDR[5]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 2.050      ;
; 1.745  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMADDR[19]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 2.051      ;
; 1.748  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMADDR[14]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 2.054      ;
+--------+----------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'VGA_Controller:v2|CLK_2'                                                                                                                ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                   ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.689 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.000        ; 2.884      ; 0.805      ;
; -2.446 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.000        ; 2.884      ; 1.048      ;
; -2.189 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; -0.500       ; 2.884      ; 0.805      ;
; -1.946 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; -0.500       ; 2.884      ; 1.048      ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'uart:u2|reccnt[0]'                                                                                               ;
+-------+---------------------+---------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+-------------------+-------------------+--------------+------------+------------+
; 0.486 ; uart:u2|gesture[1]  ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; 2.096      ; 2.582      ;
; 2.246 ; uart:u2|gesture[0]  ; uart:u2|draw        ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -1.313     ; 0.933      ;
; 3.426 ; uart:u2|yaxis[15]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.357     ; 3.069      ;
; 4.377 ; uart:u2|yaxis[14]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.355     ; 4.022      ;
; 4.488 ; uart:u2|yaxis[9]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.355     ; 4.133      ;
; 4.541 ; uart:u2|yaxis[12]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.355     ; 4.186      ;
; 4.580 ; uart:u2|yaxis[8]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.355     ; 4.225      ;
; 4.672 ; uart:u2|yaxis[10]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.355     ; 4.317      ;
; 4.840 ; uart:u2|tempData[0] ; uart:u2|tempData[0] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 0.000        ; 0.000      ; 4.840      ;
; 4.892 ; uart:u2|yaxis[13]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.355     ; 4.537      ;
; 5.369 ; uart:u2|yaxis[7]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.350     ; 5.019      ;
; 5.451 ; uart:u2|yaxis[11]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.355     ; 5.096      ;
; 5.535 ; uart:u2|yaxis[5]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.350     ; 5.185      ;
; 5.756 ; uart:u2|yaxis[3]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.350     ; 5.406      ;
; 6.127 ; uart:u2|yaxis[6]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.350     ; 5.777      ;
; 6.237 ; uart:u2|yaxis[4]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.350     ; 5.887      ;
; 6.473 ; uart:u2|yaxis[2]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.350     ; 6.123      ;
; 6.497 ; uart:u2|yaxis[1]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.350     ; 6.147      ;
; 6.637 ; uart:u2|yaxis[0]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.350     ; 6.287      ;
+-------+---------------------+---------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'VGA_Controller:v2|CLK_4'                                                                                                                 ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                    ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; 0.499 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.805      ;
; 0.757 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.063      ;
; 0.770 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.076      ;
; 0.788 ; VGActSRAM:vtran|vR[2]  ; VGA_Controller:v2|rt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.054     ; 1.040      ;
; 0.790 ; VGActSRAM:vtran|vR[1]  ; VGA_Controller:v2|rt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.054     ; 1.042      ;
; 0.795 ; VGActSRAM:vtran|vB[0]  ; VGA_Controller:v2|bt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.054     ; 1.047      ;
; 0.796 ; VGActSRAM:vtran|vR[0]  ; VGA_Controller:v2|rt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.054     ; 1.048      ;
; 0.796 ; VGActSRAM:vtran|vG[0]  ; VGA_Controller:v2|gt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.054     ; 1.048      ;
; 0.796 ; VGActSRAM:vtran|vG[1]  ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.054     ; 1.048      ;
; 0.804 ; VGActSRAM:vtran|vB[2]  ; VGA_Controller:v2|bt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.054     ; 1.056      ;
; 0.804 ; VGActSRAM:vtran|vG[2]  ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.054     ; 1.056      ;
; 0.955 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.261      ;
; 0.959 ; VGActSRAM:vtran|vB[1]  ; VGA_Controller:v2|bt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.054     ; 1.211      ;
; 1.037 ; VGA_Controller:v2|hst  ; VGA_Controller:v2|hs       ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 1.346      ;
; 1.044 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 1.347      ;
; 1.071 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 1.374      ;
; 1.076 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 1.379      ;
; 1.090 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.002     ; 1.394      ;
; 1.095 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.002     ; 1.399      ;
; 1.129 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 1.432      ;
; 1.141 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.447      ;
; 1.177 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.483      ;
; 1.184 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.490      ;
; 1.190 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.496      ;
; 1.191 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.497      ;
; 1.195 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.501      ;
; 1.195 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.501      ;
; 1.197 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.503      ;
; 1.209 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 1.512      ;
; 1.217 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 1.520      ;
; 1.219 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 1.522      ;
; 1.222 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.002     ; 1.526      ;
; 1.238 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.544      ;
; 1.243 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.549      ;
; 1.245 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.002     ; 1.549      ;
; 1.246 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.552      ;
; 1.250 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.556      ;
; 1.251 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.002     ; 1.555      ;
; 1.252 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.558      ;
; 1.253 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.559      ;
; 1.335 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|x[9]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.641      ;
; 1.419 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 1.722      ;
; 1.472 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.778      ;
; 1.488 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.794      ;
; 1.491 ; VGA_Controller:v2|vst  ; VGA_Controller:v2|vs       ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.002      ; 1.799      ;
; 1.533 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.839      ;
; 1.568 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 1.871      ;
; 1.578 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.002     ; 1.882      ;
; 1.582 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.002     ; 1.886      ;
; 1.656 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.962      ;
; 1.668 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.974      ;
; 1.670 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.976      ;
; 1.674 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.980      ;
; 1.676 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 1.982      ;
; 1.699 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.005      ;
; 1.723 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.029      ;
; 1.726 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.032      ;
; 1.730 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.036      ;
; 1.732 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.038      ;
; 1.742 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.048      ;
; 1.754 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.060      ;
; 1.760 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.066      ;
; 1.762 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.068      ;
; 1.781 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.010     ; 2.077      ;
; 1.783 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.089      ;
; 1.791 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.010     ; 2.087      ;
; 1.809 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.115      ;
; 1.816 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.122      ;
; 1.829 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.135      ;
; 1.840 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.146      ;
; 1.846 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.152      ;
; 1.848 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.154      ;
; 1.869 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.175      ;
; 1.895 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.201      ;
; 1.902 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.208      ;
; 1.915 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.221      ;
; 1.917 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.010     ; 2.213      ;
; 1.923 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.229      ;
; 1.926 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.232      ;
; 1.934 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.240      ;
; 1.951 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.257      ;
; 1.955 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.261      ;
; 1.967 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.273      ;
; 1.988 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.294      ;
; 2.001 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.307      ;
; 2.005 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.311      ;
; 2.008 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.314      ;
; 2.009 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.315      ;
; 2.012 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|x[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.318      ;
; 2.018 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.324      ;
; 2.020 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.326      ;
; 2.037 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.343      ;
; 2.041 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.347      ;
; 2.053 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.359      ;
; 2.055 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|y[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.007     ; 2.354      ;
; 2.068 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.374      ;
; 2.087 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.393      ;
; 2.092 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.398      ;
; 2.094 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.400      ;
; 2.104 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 2.410      ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk11'                                                                                         ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; 1.177 ; uart:u2|cnt[9]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.483      ;
; 1.181 ; uart:u2|cnt[5]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.487      ;
; 1.187 ; uart:u2|cnt[3]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.493      ;
; 1.188 ; uart:u2|cnt[0]  ; uart:u2|cnt[0]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.494      ;
; 1.233 ; uart:u2|cnt[4]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.539      ;
; 1.233 ; uart:u2|cnt[6]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; uart:u2|cnt[8]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; uart:u2|cnt[1]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.541      ;
; 1.236 ; uart:u2|cnt[2]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.542      ;
; 1.325 ; uart:u2|cnt[10] ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.631      ;
; 1.518 ; uart:u2|cnt[10] ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.824      ;
; 1.660 ; uart:u2|cnt[5]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.966      ;
; 1.662 ; uart:u2|cnt[7]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.968      ;
; 1.666 ; uart:u2|cnt[0]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 1.972      ;
; 1.713 ; uart:u2|cnt[4]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.019      ;
; 1.714 ; uart:u2|cnt[8]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.020      ;
; 1.715 ; uart:u2|cnt[1]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.021      ;
; 1.716 ; uart:u2|cnt[2]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.022      ;
; 1.733 ; uart:u2|cnt[2]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.039      ;
; 1.739 ; uart:u2|cnt[2]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.045      ;
; 1.748 ; uart:u2|cnt[7]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.054      ;
; 1.752 ; uart:u2|cnt[0]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.058      ;
; 1.763 ; uart:u2|cnt[7]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.069      ;
; 1.776 ; uart:u2|cnt[3]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.082      ;
; 1.798 ; uart:u2|cnt[5]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.104      ;
; 1.799 ; uart:u2|cnt[4]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.105      ;
; 1.799 ; uart:u2|cnt[6]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.105      ;
; 1.800 ; uart:u2|cnt[5]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.106      ;
; 1.801 ; uart:u2|cnt[1]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.107      ;
; 1.814 ; uart:u2|cnt[9]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.120      ;
; 1.817 ; uart:u2|cnt[9]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.123      ;
; 1.832 ; uart:u2|cnt[5]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.138      ;
; 1.838 ; uart:u2|cnt[0]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.144      ;
; 1.861 ; uart:u2|cnt[8]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.167      ;
; 1.862 ; uart:u2|cnt[3]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.168      ;
; 1.864 ; uart:u2|cnt[8]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.170      ;
; 1.885 ; uart:u2|cnt[6]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.191      ;
; 1.906 ; uart:u2|cnt[2]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.212      ;
; 1.908 ; uart:u2|cnt[0]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.214      ;
; 1.914 ; uart:u2|cnt[0]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.220      ;
; 1.918 ; uart:u2|cnt[5]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.224      ;
; 1.933 ; uart:u2|cnt[7]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.239      ;
; 1.948 ; uart:u2|cnt[3]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.254      ;
; 1.971 ; uart:u2|cnt[4]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.277      ;
; 1.977 ; uart:u2|cnt[4]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.283      ;
; 1.979 ; uart:u2|cnt[4]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.285      ;
; 1.991 ; uart:u2|cnt[1]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.297      ;
; 1.992 ; uart:u2|cnt[2]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.298      ;
; 2.028 ; uart:u2|cnt[0]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.334      ;
; 2.053 ; uart:u2|cnt[5]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.031     ; 2.328      ;
; 2.057 ; uart:u2|cnt[4]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.363      ;
; 2.077 ; uart:u2|cnt[1]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.383      ;
; 2.078 ; uart:u2|cnt[2]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.384      ;
; 2.114 ; uart:u2|cnt[0]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.420      ;
; 2.120 ; uart:u2|cnt[3]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.426      ;
; 2.163 ; uart:u2|cnt[1]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.469      ;
; 2.173 ; uart:u2|cnt[1]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.479      ;
; 2.179 ; uart:u2|cnt[1]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.485      ;
; 2.189 ; uart:u2|cnt[3]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.495      ;
; 2.191 ; uart:u2|cnt[3]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.497      ;
; 2.200 ; uart:u2|cnt[0]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.506      ;
; 2.206 ; uart:u2|cnt[3]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.512      ;
; 2.210 ; uart:u2|cnt[10] ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.031     ; 2.485      ;
; 2.232 ; uart:u2|cnt[4]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.031     ; 2.507      ;
; 2.241 ; uart:u2|cnt[6]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.547      ;
; 2.243 ; uart:u2|cnt[6]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.549      ;
; 2.250 ; uart:u2|cnt[2]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.556      ;
; 2.335 ; uart:u2|cnt[1]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.641      ;
; 2.336 ; uart:u2|cnt[2]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.642      ;
; 2.372 ; uart:u2|cnt[0]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.678      ;
; 2.421 ; uart:u2|cnt[1]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.727      ;
; 2.444 ; uart:u2|cnt[3]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.031     ; 2.719      ;
; 2.452 ; uart:u2|cnt[2]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.031     ; 2.727      ;
; 2.458 ; uart:u2|cnt[0]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 2.764      ;
; 2.496 ; uart:u2|cnt[6]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.031     ; 2.771      ;
; 2.509 ; uart:u2|cnt[9]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.031     ; 2.784      ;
; 2.556 ; uart:u2|cnt[8]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.031     ; 2.831      ;
; 2.627 ; uart:u2|cnt[0]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.031     ; 2.902      ;
; 2.628 ; uart:u2|cnt[7]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.031     ; 2.903      ;
; 2.892 ; uart:u2|cnt[1]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.031     ; 3.167      ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'VGA_Controller:v2|VGA_CLK'                                                                                          ;
+-------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node               ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+
; 1.872 ; SRAM:rm|rwdata[3] ; VGActSRAM:vtran|vG[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.415     ; 1.763      ;
; 1.879 ; SRAM:rm|rwdata[5] ; VGActSRAM:vtran|vG[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.415     ; 1.770      ;
; 1.883 ; SRAM:rm|rwdata[8] ; VGActSRAM:vtran|vR[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.420     ; 1.769      ;
; 1.883 ; SRAM:rm|rwdata[4] ; VGActSRAM:vtran|vG[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.415     ; 1.774      ;
; 1.886 ; SRAM:rm|rwdata[6] ; VGActSRAM:vtran|vR[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.420     ; 1.772      ;
; 1.886 ; SRAM:rm|rwdata[0] ; VGActSRAM:vtran|vB[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.420     ; 1.772      ;
; 1.890 ; SRAM:rm|rwdata[7] ; VGActSRAM:vtran|vR[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.420     ; 1.776      ;
; 2.031 ; SRAM:rm|rwdata[1] ; VGActSRAM:vtran|vB[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.415     ; 1.922      ;
; 2.032 ; SRAM:rm|rwdata[2] ; VGActSRAM:vtran|vB[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.415     ; 1.923      ;
+-------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk100'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk100 ; Rise       ; clk100                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[19]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[19]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMCE            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMCE            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~en    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~en    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~reg0 ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk11'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk11 ; Rise       ; clk11                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|uart_clk       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|uart_clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|uart_clk|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|uart_clk|clk        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_4'                                                                     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hs       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hs       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hst      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hst      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vs       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vs       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vst      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vst      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[8]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[8]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[9]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[9]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[7]     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'uart:u2|uart_clk'                                                             ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[3]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[0]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[0]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[10]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[10]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[11]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[11]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[12]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[12]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[13]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[13]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[14]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[14]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[15]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[15]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[1]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[1]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[3]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[4]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[4]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[5]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[5]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[6]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[6]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[7]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[7]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[8]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[8]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[9]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[5]|clk   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'VGA_Controller:v2|VGA_CLK'                                                                      ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_2'                                                                    ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|CLK_4   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|CLK_4   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|VGA_CLK ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|VGA_CLK ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|VGA_CLK|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|VGA_CLK|clk            ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'uart:u2|reccnt[0]'                                                                   ;
+-------+--------------+----------------+------------------+-------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+-------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|draw|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|draw|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|reccnt[0]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|reccnt[0]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[31]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[31]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|tempData[31]~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|tempData[31]~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; uart:u2|draw              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; uart:u2|draw              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; uart:u2|tempData[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; uart:u2|tempData[0]       ;
+-------+--------------+----------------+------------------+-------------------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+---------------+------------------+-------+-------+------------+------------------+
; Data Port     ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+---------------+------------------+-------+-------+------------+------------------+
; data_sram[*]  ; clk100           ; 5.314 ; 5.314 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; 5.070 ; 5.070 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; 4.832 ; 4.832 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; 4.923 ; 4.923 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; 5.314 ; 5.314 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; 5.074 ; 5.074 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; 4.664 ; 4.664 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; 4.323 ; 4.323 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; 4.850 ; 4.850 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; 4.742 ; 4.742 ; Rise       ; clk100           ;
; rst           ; clk100           ; 3.958 ; 3.958 ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; 5.823 ; 5.823 ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; 5.849 ; 5.849 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; data_sram[*]  ; clk100           ; -4.057 ; -4.057 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; -4.804 ; -4.804 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; -4.566 ; -4.566 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; -4.657 ; -4.657 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; -5.048 ; -5.048 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; -4.808 ; -4.808 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; -4.398 ; -4.398 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; -4.057 ; -4.057 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; -4.584 ; -4.584 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; -4.476 ; -4.476 ; Rise       ; clk100           ;
; rst           ; clk100           ; -1.236 ; -1.236 ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; -1.986 ; -1.986 ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; -4.291 ; -4.291 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+--------+--------+------------+------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 10.207 ; 10.207 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 12.765 ; 12.765 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 12.638 ; 12.638 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 12.765 ; 12.765 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 12.693 ; 12.693 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 13.035 ; 13.035 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 11.650 ; 11.650 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 12.810 ; 12.810 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 13.035 ; 13.035 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 12.646 ; 12.646 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 12.646 ; 12.646 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 12.391 ; 12.391 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 12.405 ; 12.405 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 10.593 ; 10.593 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 10.840 ; 10.840 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 10.560 ; 10.560 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 10.598 ; 10.598 ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 12.059 ; 12.059 ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 10.892 ; 10.892 ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 9.850  ; 9.850  ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 11.837 ; 11.837 ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 9.961  ; 9.961  ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 9.365  ; 9.365  ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 9.976  ; 9.976  ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 11.463 ; 11.463 ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 11.401 ; 11.401 ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 10.443 ; 10.443 ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 10.063 ; 10.063 ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 10.810 ; 10.810 ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 10.795 ; 10.795 ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 11.785 ; 11.785 ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 11.117 ; 11.117 ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 9.951  ; 9.951  ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 10.027 ; 10.027 ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 10.518 ; 10.518 ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 9.948  ; 9.948  ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 9.779  ; 9.779  ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 12.059 ; 12.059 ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 12.068 ; 12.068 ; Rise       ; clk100                  ;
;  data_sram[0]  ; clk100                  ; 10.789 ; 10.789 ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 9.546  ; 9.546  ; Rise       ; clk100                  ;
;  data_sram[2]  ; clk100                  ; 9.979  ; 9.979  ; Rise       ; clk100                  ;
;  data_sram[3]  ; clk100                  ; 10.799 ; 10.799 ; Rise       ; clk100                  ;
;  data_sram[4]  ; clk100                  ; 10.233 ; 10.233 ; Rise       ; clk100                  ;
;  data_sram[5]  ; clk100                  ; 9.852  ; 9.852  ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 9.602  ; 9.602  ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 9.478  ; 9.478  ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 8.534  ; 8.534  ; Rise       ; clk100                  ;
;  data_sram[9]  ; clk100                  ; 10.346 ; 10.346 ; Rise       ; clk100                  ;
;  data_sram[10] ; clk100                  ; 10.534 ; 10.534 ; Rise       ; clk100                  ;
;  data_sram[11] ; clk100                  ; 10.249 ; 10.249 ; Rise       ; clk100                  ;
;  data_sram[12] ; clk100                  ; 9.616  ; 9.616  ; Rise       ; clk100                  ;
;  data_sram[13] ; clk100                  ; 10.690 ; 10.690 ; Rise       ; clk100                  ;
;  data_sram[14] ; clk100                  ; 10.979 ; 10.979 ; Rise       ; clk100                  ;
;  data_sram[15] ; clk100                  ; 11.007 ; 11.007 ; Rise       ; clk100                  ;
;  data_sram[16] ; clk100                  ; 11.419 ; 11.419 ; Rise       ; clk100                  ;
;  data_sram[17] ; clk100                  ; 11.341 ; 11.341 ; Rise       ; clk100                  ;
;  data_sram[18] ; clk100                  ; 10.921 ; 10.921 ; Rise       ; clk100                  ;
;  data_sram[19] ; clk100                  ; 11.014 ; 11.014 ; Rise       ; clk100                  ;
;  data_sram[20] ; clk100                  ; 11.000 ; 11.000 ; Rise       ; clk100                  ;
;  data_sram[21] ; clk100                  ; 10.638 ; 10.638 ; Rise       ; clk100                  ;
;  data_sram[22] ; clk100                  ; 10.596 ; 10.596 ; Rise       ; clk100                  ;
;  data_sram[23] ; clk100                  ; 11.739 ; 11.739 ; Rise       ; clk100                  ;
;  data_sram[24] ; clk100                  ; 9.917  ; 9.917  ; Rise       ; clk100                  ;
;  data_sram[25] ; clk100                  ; 10.705 ; 10.705 ; Rise       ; clk100                  ;
;  data_sram[26] ; clk100                  ; 10.290 ; 10.290 ; Rise       ; clk100                  ;
;  data_sram[27] ; clk100                  ; 12.068 ; 12.068 ; Rise       ; clk100                  ;
;  data_sram[28] ; clk100                  ; 11.544 ; 11.544 ; Rise       ; clk100                  ;
;  data_sram[29] ; clk100                  ; 11.670 ; 11.670 ; Rise       ; clk100                  ;
;  data_sram[30] ; clk100                  ; 9.902  ; 9.902  ; Rise       ; clk100                  ;
;  data_sram[31] ; clk100                  ; 10.645 ; 10.645 ; Rise       ; clk100                  ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 10.207 ; 10.207 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 11.636 ; 11.636 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 11.944 ; 11.944 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 11.636 ; 11.636 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 11.699 ; 11.699 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 11.269 ; 11.269 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 11.269 ; 11.269 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 11.816 ; 11.816 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 11.852 ; 11.852 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 11.176 ; 11.176 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 11.859 ; 11.859 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 11.347 ; 11.347 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 11.176 ; 11.176 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 10.593 ; 10.593 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 10.840 ; 10.840 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 10.560 ; 10.560 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 10.598 ; 10.598 ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 9.365  ; 9.365  ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 10.892 ; 10.892 ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 9.850  ; 9.850  ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 11.837 ; 11.837 ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 9.961  ; 9.961  ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 9.365  ; 9.365  ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 9.976  ; 9.976  ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 11.463 ; 11.463 ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 11.401 ; 11.401 ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 10.443 ; 10.443 ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 10.063 ; 10.063 ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 10.810 ; 10.810 ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 10.795 ; 10.795 ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 11.785 ; 11.785 ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 11.117 ; 11.117 ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 9.951  ; 9.951  ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 10.027 ; 10.027 ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 10.518 ; 10.518 ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 9.948  ; 9.948  ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 9.779  ; 9.779  ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 12.059 ; 12.059 ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 8.534  ; 8.534  ; Rise       ; clk100                  ;
;  data_sram[0]  ; clk100                  ; 10.789 ; 10.789 ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 9.546  ; 9.546  ; Rise       ; clk100                  ;
;  data_sram[2]  ; clk100                  ; 9.979  ; 9.979  ; Rise       ; clk100                  ;
;  data_sram[3]  ; clk100                  ; 10.799 ; 10.799 ; Rise       ; clk100                  ;
;  data_sram[4]  ; clk100                  ; 10.233 ; 10.233 ; Rise       ; clk100                  ;
;  data_sram[5]  ; clk100                  ; 9.852  ; 9.852  ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 9.602  ; 9.602  ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 9.478  ; 9.478  ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 8.534  ; 8.534  ; Rise       ; clk100                  ;
;  data_sram[9]  ; clk100                  ; 10.346 ; 10.346 ; Rise       ; clk100                  ;
;  data_sram[10] ; clk100                  ; 10.534 ; 10.534 ; Rise       ; clk100                  ;
;  data_sram[11] ; clk100                  ; 10.249 ; 10.249 ; Rise       ; clk100                  ;
;  data_sram[12] ; clk100                  ; 9.616  ; 9.616  ; Rise       ; clk100                  ;
;  data_sram[13] ; clk100                  ; 10.690 ; 10.690 ; Rise       ; clk100                  ;
;  data_sram[14] ; clk100                  ; 10.979 ; 10.979 ; Rise       ; clk100                  ;
;  data_sram[15] ; clk100                  ; 11.007 ; 11.007 ; Rise       ; clk100                  ;
;  data_sram[16] ; clk100                  ; 11.419 ; 11.419 ; Rise       ; clk100                  ;
;  data_sram[17] ; clk100                  ; 11.341 ; 11.341 ; Rise       ; clk100                  ;
;  data_sram[18] ; clk100                  ; 10.921 ; 10.921 ; Rise       ; clk100                  ;
;  data_sram[19] ; clk100                  ; 11.014 ; 11.014 ; Rise       ; clk100                  ;
;  data_sram[20] ; clk100                  ; 11.000 ; 11.000 ; Rise       ; clk100                  ;
;  data_sram[21] ; clk100                  ; 10.638 ; 10.638 ; Rise       ; clk100                  ;
;  data_sram[22] ; clk100                  ; 10.596 ; 10.596 ; Rise       ; clk100                  ;
;  data_sram[23] ; clk100                  ; 11.739 ; 11.739 ; Rise       ; clk100                  ;
;  data_sram[24] ; clk100                  ; 9.917  ; 9.917  ; Rise       ; clk100                  ;
;  data_sram[25] ; clk100                  ; 10.705 ; 10.705 ; Rise       ; clk100                  ;
;  data_sram[26] ; clk100                  ; 10.290 ; 10.290 ; Rise       ; clk100                  ;
;  data_sram[27] ; clk100                  ; 12.068 ; 12.068 ; Rise       ; clk100                  ;
;  data_sram[28] ; clk100                  ; 11.544 ; 11.544 ; Rise       ; clk100                  ;
;  data_sram[29] ; clk100                  ; 11.670 ; 11.670 ; Rise       ; clk100                  ;
;  data_sram[30] ; clk100                  ; 9.902  ; 9.902  ; Rise       ; clk100                  ;
;  data_sram[31] ; clk100                  ; 10.645 ; 10.645 ; Rise       ; clk100                  ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+----------------+------------+--------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 9.202  ;      ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 10.155 ;      ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 10.535 ;      ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 11.012 ;      ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 11.463 ;      ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 11.092 ;      ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 11.526 ;      ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 10.535 ;      ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 10.861 ;      ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 10.451 ;      ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 9.852  ;      ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 9.556  ;      ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 9.408  ;      ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 10.136 ;      ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 9.202  ;      ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 9.660  ;      ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 11.455 ;      ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 9.396  ;      ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 11.110 ;      ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 9.832  ;      ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 8.454  ;      ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 11.105 ;      ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 8.456  ;      ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 9.835  ;      ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 11.160 ;      ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 9.484  ;      ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 9.402  ;      ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 9.446  ;      ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 9.373  ;      ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 8.454  ;      ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 11.279 ;      ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 9.173  ;      ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 9.090  ;      ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 9.464  ;      ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 11.559 ;      ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 10.179 ;      ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 10.511 ;      ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 10.950 ;      ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 11.464 ;      ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 10.498 ;      ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 10.514 ;      ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 10.490 ;      ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 10.569 ;      ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 12.411 ;      ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 11.969 ;      ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 10.495 ;      ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 10.139 ;      ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 10.166 ;      ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 12.143 ;      ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 11.141 ;      ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 11.663 ;      ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 9.820  ;      ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 10.849 ;      ; Rise       ; clk100          ;
+----------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+----------------+------------+--------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 9.202  ;      ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 10.155 ;      ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 10.535 ;      ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 11.012 ;      ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 11.463 ;      ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 11.092 ;      ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 11.526 ;      ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 10.535 ;      ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 10.861 ;      ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 10.451 ;      ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 9.852  ;      ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 9.556  ;      ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 9.408  ;      ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 10.136 ;      ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 9.202  ;      ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 9.660  ;      ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 11.455 ;      ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 9.396  ;      ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 11.110 ;      ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 9.832  ;      ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 8.454  ;      ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 11.105 ;      ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 8.456  ;      ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 9.835  ;      ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 11.160 ;      ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 9.484  ;      ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 9.402  ;      ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 9.446  ;      ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 9.373  ;      ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 8.454  ;      ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 11.279 ;      ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 9.173  ;      ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 9.090  ;      ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 9.464  ;      ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 11.559 ;      ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 10.179 ;      ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 10.511 ;      ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 10.950 ;      ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 11.464 ;      ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 10.498 ;      ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 10.514 ;      ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 10.490 ;      ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 10.569 ;      ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 12.411 ;      ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 11.969 ;      ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 10.495 ;      ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 10.139 ;      ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 10.166 ;      ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 12.143 ;      ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 11.141 ;      ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 11.663 ;      ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 9.820  ;      ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 10.849 ;      ; Rise       ; clk100          ;
+----------------+------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 9.202     ;           ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 10.155    ;           ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 10.535    ;           ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 11.012    ;           ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 11.463    ;           ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 11.092    ;           ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 11.526    ;           ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 10.535    ;           ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 10.861    ;           ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 10.451    ;           ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 9.852     ;           ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 9.556     ;           ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 9.408     ;           ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 10.136    ;           ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 9.202     ;           ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 9.660     ;           ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 11.455    ;           ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 9.396     ;           ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 11.110    ;           ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 9.832     ;           ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 8.454     ;           ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 11.105    ;           ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 8.456     ;           ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 9.835     ;           ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 11.160    ;           ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 9.484     ;           ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 9.402     ;           ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 9.446     ;           ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 9.373     ;           ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 8.454     ;           ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 11.279    ;           ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 9.173     ;           ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 9.090     ;           ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 9.464     ;           ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 11.559    ;           ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 10.179    ;           ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 10.511    ;           ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 10.950    ;           ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 11.464    ;           ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 10.498    ;           ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 10.514    ;           ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 10.490    ;           ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 10.569    ;           ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 12.411    ;           ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 11.969    ;           ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 10.495    ;           ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 10.139    ;           ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 10.166    ;           ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 12.143    ;           ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 11.141    ;           ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 11.663    ;           ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 9.820     ;           ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 10.849    ;           ; Rise       ; clk100          ;
+----------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 9.202     ;           ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 10.155    ;           ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 10.535    ;           ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 11.012    ;           ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 11.463    ;           ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 11.092    ;           ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 11.526    ;           ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 10.535    ;           ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 10.861    ;           ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 10.451    ;           ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 9.852     ;           ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 9.556     ;           ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 9.408     ;           ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 10.136    ;           ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 9.202     ;           ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 9.660     ;           ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 11.455    ;           ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 9.396     ;           ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 11.110    ;           ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 9.832     ;           ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 8.454     ;           ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 11.105    ;           ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 8.456     ;           ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 9.835     ;           ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 11.160    ;           ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 9.484     ;           ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 9.402     ;           ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 9.446     ;           ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 9.373     ;           ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 8.454     ;           ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 11.279    ;           ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 9.173     ;           ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 9.090     ;           ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 9.464     ;           ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 11.559    ;           ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 10.179    ;           ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 10.511    ;           ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 10.950    ;           ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 11.464    ;           ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 10.498    ;           ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 10.514    ;           ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 10.490    ;           ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 10.569    ;           ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 12.411    ;           ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 11.969    ;           ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 10.495    ;           ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 10.139    ;           ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 10.166    ;           ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 12.143    ;           ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 11.141    ;           ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 11.663    ;           ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 9.820     ;           ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 10.849    ;           ; Rise       ; clk100          ;
+----------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------+
; Fast Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; uart:u2|reccnt[0]         ; -2.411 ; -3.208        ;
; uart:u2|uart_clk          ; -1.436 ; -18.088       ;
; VGA_Controller:v2|CLK_4   ; -0.813 ; -24.988       ;
; clk11                     ; -0.170 ; -0.271        ;
; clk100                    ; -0.088 ; -1.142        ;
; VGA_Controller:v2|VGA_CLK ; 0.058  ; 0.000         ;
; VGA_Controller:v2|CLK_2   ; 1.790  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk100                    ; -1.752 ; -23.564       ;
; uart:u2|uart_clk          ; -1.726 ; -13.101       ;
; VGA_Controller:v2|CLK_2   ; -1.434 ; -2.844        ;
; VGA_Controller:v2|CLK_4   ; 0.215  ; 0.000         ;
; clk11                     ; 0.362  ; 0.000         ;
; uart:u2|reccnt[0]         ; 0.405  ; 0.000         ;
; VGA_Controller:v2|VGA_CLK ; 0.733  ; 0.000         ;
+---------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk100                    ; -1.380 ; -129.380      ;
; clk11                     ; -1.380 ; -13.380       ;
; VGA_Controller:v2|CLK_4   ; -0.500 ; -51.000       ;
; uart:u2|uart_clk          ; -0.500 ; -34.000       ;
; VGA_Controller:v2|VGA_CLK ; -0.500 ; -9.000        ;
; VGA_Controller:v2|CLK_2   ; -0.500 ; -2.000        ;
; uart:u2|reccnt[0]         ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'uart:u2|reccnt[0]'                                                                                               ;
+--------+---------------------+---------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------+-------------------+--------------+------------+------------+
; -2.411 ; uart:u2|yaxis[0]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.786     ; 2.180      ;
; -2.364 ; uart:u2|yaxis[2]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.786     ; 2.133      ;
; -2.362 ; uart:u2|yaxis[1]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.786     ; 2.131      ;
; -2.312 ; uart:u2|yaxis[3]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.786     ; 2.081      ;
; -2.257 ; uart:u2|yaxis[4]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.786     ; 2.026      ;
; -2.221 ; uart:u2|yaxis[5]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.786     ; 1.990      ;
; -2.203 ; uart:u2|yaxis[6]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.786     ; 1.972      ;
; -2.160 ; uart:u2|yaxis[7]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.786     ; 1.929      ;
; -2.158 ; uart:u2|yaxis[8]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.789     ; 1.924      ;
; -2.119 ; uart:u2|yaxis[11]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.789     ; 1.885      ;
; -2.112 ; uart:u2|yaxis[9]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.789     ; 1.878      ;
; -2.065 ; uart:u2|yaxis[10]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.789     ; 1.831      ;
; -1.997 ; uart:u2|yaxis[12]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.789     ; 1.763      ;
; -1.943 ; uart:u2|yaxis[13]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.789     ; 1.709      ;
; -1.873 ; uart:u2|yaxis[15]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.792     ; 1.636      ;
; -1.832 ; uart:u2|yaxis[14]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -0.789     ; 1.598      ;
; -1.665 ; uart:u2|tempData[0] ; uart:u2|tempData[0] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 1.000        ; 0.000      ; 2.220      ;
; -0.797 ; uart:u2|gesture[0]  ; uart:u2|draw        ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; -1.050     ; 0.347      ;
; 0.150  ; uart:u2|gesture[1]  ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 1.000        ; 0.489      ; 0.894      ;
+--------+---------------------+---------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'uart:u2|uart_clk'                                                                                           ;
+--------+-------------------+--------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+------------------+------------------+--------------+------------+------------+
; -1.436 ; uart:u2|cnt2[2]   ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.248     ; 1.220      ;
; -1.436 ; uart:u2|cnt2[2]   ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.248     ; 1.220      ;
; -1.355 ; uart:u2|cnt2[1]   ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.248     ; 1.139      ;
; -1.355 ; uart:u2|cnt2[1]   ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.248     ; 1.139      ;
; -1.318 ; uart:u2|cnt2[2]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.328     ; 1.022      ;
; -1.317 ; uart:u2|cnt2[2]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.328     ; 1.021      ;
; -1.296 ; uart:u2|cnt2[0]   ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.248     ; 1.080      ;
; -1.296 ; uart:u2|cnt2[0]   ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.248     ; 1.080      ;
; -1.237 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.328     ; 0.941      ;
; -1.236 ; uart:u2|cnt2[1]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.328     ; 0.940      ;
; -1.195 ; uart:u2|cnt2[3]   ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.248     ; 0.979      ;
; -1.195 ; uart:u2|cnt2[3]   ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.248     ; 0.979      ;
; -1.178 ; uart:u2|cnt2[0]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.328     ; 0.882      ;
; -1.177 ; uart:u2|cnt2[0]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.328     ; 0.881      ;
; -1.077 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[2]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.328     ; 0.781      ;
; -1.076 ; uart:u2|cnt2[3]   ; uart:u2|reccnt[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.328     ; 0.780      ;
; -0.849 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[8]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.911      ;
; -0.849 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[9]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.911      ;
; -0.849 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[10]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.911      ;
; -0.849 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[11]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.911      ;
; -0.849 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[12]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.911      ;
; -0.849 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[13]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.911      ;
; -0.849 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[14]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.911      ;
; -0.768 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[8]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.830      ;
; -0.768 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[9]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.830      ;
; -0.768 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[10]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.830      ;
; -0.768 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[11]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.830      ;
; -0.768 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[12]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.830      ;
; -0.768 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[13]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.830      ;
; -0.768 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[14]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.830      ;
; -0.716 ; uart:u2|rx8bit[1] ; uart:u2|gesture[1] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.248     ; 0.500      ;
; -0.709 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[8]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.771      ;
; -0.709 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[9]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.771      ;
; -0.709 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[10]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.771      ;
; -0.709 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[11]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.771      ;
; -0.709 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[12]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.771      ;
; -0.709 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[13]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.771      ;
; -0.709 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[14]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.771      ;
; -0.667 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[0]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.726      ;
; -0.667 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[1]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.726      ;
; -0.667 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[2]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.726      ;
; -0.667 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[3]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.726      ;
; -0.667 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[4]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.726      ;
; -0.667 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[5]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.726      ;
; -0.667 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[6]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.726      ;
; -0.667 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[7]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.726      ;
; -0.664 ; uart:u2|cnt2[2]   ; uart:u2|yaxis[15]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.033      ; 1.729      ;
; -0.631 ; uart:u2|rx8bit[2] ; uart:u2|gesture[2] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; -1.248     ; 0.415      ;
; -0.608 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[8]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.670      ;
; -0.608 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[9]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.670      ;
; -0.608 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[10]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.670      ;
; -0.608 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[11]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.670      ;
; -0.608 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[12]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.670      ;
; -0.608 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[13]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.670      ;
; -0.608 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[14]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.670      ;
; -0.586 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[0]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.645      ;
; -0.586 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[1]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.645      ;
; -0.586 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[2]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.645      ;
; -0.586 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[3]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.645      ;
; -0.586 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[4]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.645      ;
; -0.586 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[5]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.645      ;
; -0.586 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[6]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.645      ;
; -0.586 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[7]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.645      ;
; -0.583 ; uart:u2|cnt2[1]   ; uart:u2|yaxis[15]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.033      ; 1.648      ;
; -0.527 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[0]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.586      ;
; -0.527 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[1]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.586      ;
; -0.527 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[2]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.586      ;
; -0.527 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[3]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.586      ;
; -0.527 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[4]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.586      ;
; -0.527 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[5]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.586      ;
; -0.527 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[6]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.586      ;
; -0.527 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[7]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.586      ;
; -0.524 ; uart:u2|cnt2[0]   ; uart:u2|yaxis[15]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.033      ; 1.589      ;
; -0.515 ; uart:u2|rx8bit[4] ; uart:u2|yaxis[4]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.574      ;
; -0.482 ; uart:u2|rx8bit[5] ; uart:u2|yaxis[13]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.544      ;
; -0.426 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[0]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.485      ;
; -0.426 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[1]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.485      ;
; -0.426 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[2]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.485      ;
; -0.426 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[3]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.485      ;
; -0.426 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[4]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.485      ;
; -0.426 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[5]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.485      ;
; -0.426 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[6]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.485      ;
; -0.426 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[7]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.485      ;
; -0.423 ; uart:u2|cnt2[3]   ; uart:u2|yaxis[15]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.033      ; 1.488      ;
; -0.380 ; uart:u2|cnt2[2]   ; uart:u2|gesture[0] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.017      ; 1.429      ;
; -0.299 ; uart:u2|cnt2[1]   ; uart:u2|gesture[0] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.017      ; 1.348      ;
; -0.243 ; uart:u2|rx8bit[4] ; uart:u2|yaxis[12]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.305      ;
; -0.240 ; uart:u2|cnt2[0]   ; uart:u2|gesture[0] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.017      ; 1.289      ;
; -0.237 ; uart:u2|rx8bit[2] ; uart:u2|yaxis[10]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.299      ;
; -0.142 ; uart:u2|rx8bit[2] ; uart:u2|yaxis[2]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.201      ;
; -0.139 ; uart:u2|cnt2[3]   ; uart:u2|gesture[0] ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.017      ; 1.188      ;
; -0.122 ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.154      ;
; -0.060 ; uart:u2|rx8bit[6] ; uart:u2|yaxis[6]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.119      ;
; -0.057 ; uart:u2|cnt2[2]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.089      ;
; -0.056 ; uart:u2|rx8bit[0] ; uart:u2|yaxis[8]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.118      ;
; -0.051 ; uart:u2|cnt2[2]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.083      ;
; -0.046 ; uart:u2|rx8bit[1] ; uart:u2|yaxis[9]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.108      ;
; -0.046 ; uart:u2|cnt2[1]   ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.000      ; 1.078      ;
; -0.044 ; uart:u2|rx8bit[1] ; uart:u2|yaxis[1]   ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.027      ; 1.103      ;
; -0.039 ; uart:u2|rx8bit[6] ; uart:u2|yaxis[14]  ; uart:u2|uart_clk ; uart:u2|uart_clk ; 1.000        ; 0.030      ; 1.101      ;
+--------+-------------------+--------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'VGA_Controller:v2|CLK_4'                                                                                                               ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                    ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.813 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.842      ;
; -0.813 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.842      ;
; -0.813 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.842      ;
; -0.813 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.842      ;
; -0.813 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.842      ;
; -0.813 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.842      ;
; -0.813 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.842      ;
; -0.813 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.842      ;
; -0.810 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.839      ;
; -0.810 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.839      ;
; -0.810 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.839      ;
; -0.810 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.839      ;
; -0.796 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.825      ;
; -0.796 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.825      ;
; -0.796 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.825      ;
; -0.796 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.825      ;
; -0.796 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.825      ;
; -0.796 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.825      ;
; -0.796 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.825      ;
; -0.796 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.825      ;
; -0.793 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.822      ;
; -0.793 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.822      ;
; -0.793 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.822      ;
; -0.793 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.822      ;
; -0.766 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.795      ;
; -0.766 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.795      ;
; -0.766 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.795      ;
; -0.766 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.795      ;
; -0.766 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.795      ;
; -0.766 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.795      ;
; -0.766 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.795      ;
; -0.766 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.795      ;
; -0.763 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.792      ;
; -0.763 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.792      ;
; -0.763 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.792      ;
; -0.763 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.792      ;
; -0.736 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|bt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.004      ; 1.772      ;
; -0.735 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|gt[0]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.004      ; 1.771      ;
; -0.735 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.004      ; 1.771      ;
; -0.735 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.764      ;
; -0.735 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.764      ;
; -0.735 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.764      ;
; -0.735 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.764      ;
; -0.735 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.764      ;
; -0.735 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.764      ;
; -0.735 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.764      ;
; -0.735 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.764      ;
; -0.732 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.004      ; 1.768      ;
; -0.732 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.761      ;
; -0.732 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.761      ;
; -0.732 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.761      ;
; -0.732 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.761      ;
; -0.732 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.761      ;
; -0.732 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.761      ;
; -0.732 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.761      ;
; -0.732 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.761      ;
; -0.732 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.761      ;
; -0.732 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.761      ;
; -0.732 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.761      ;
; -0.732 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.761      ;
; -0.729 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.758      ;
; -0.729 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.758      ;
; -0.729 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.758      ;
; -0.729 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.758      ;
; -0.728 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.757      ;
; -0.728 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.757      ;
; -0.728 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.757      ;
; -0.728 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.757      ;
; -0.728 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.757      ;
; -0.728 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.757      ;
; -0.728 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.757      ;
; -0.728 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.757      ;
; -0.725 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.754      ;
; -0.725 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.754      ;
; -0.725 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.754      ;
; -0.725 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.754      ;
; -0.724 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.753      ;
; -0.724 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.753      ;
; -0.724 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.753      ;
; -0.724 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.753      ;
; -0.724 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.753      ;
; -0.724 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.753      ;
; -0.724 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.753      ;
; -0.724 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.753      ;
; -0.721 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.750      ;
; -0.721 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.750      ;
; -0.721 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.750      ;
; -0.721 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; -0.003     ; 1.750      ;
; -0.719 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|bt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.004      ; 1.755      ;
; -0.718 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|gt[0]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.004      ; 1.754      ;
; -0.718 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.004      ; 1.754      ;
; -0.715 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.004      ; 1.751      ;
; -0.711 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.003      ; 1.746      ;
; -0.711 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.003      ; 1.746      ;
; -0.711 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.003      ; 1.746      ;
; -0.711 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.003      ; 1.746      ;
; -0.711 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.003      ; 1.746      ;
; -0.711 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.003      ; 1.746      ;
; -0.711 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.003      ; 1.746      ;
; -0.698 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|rt[0]    ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4 ; 1.000        ; 0.001      ; 1.731      ;
+--------+------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk11'                                                                                         ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.170 ; uart:u2|cnt[0]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.202      ;
; -0.147 ; uart:u2|cnt[1]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.179      ;
; -0.112 ; uart:u2|cnt[2]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.144      ;
; -0.066 ; uart:u2|cnt[0]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.098      ;
; -0.061 ; uart:u2|cnt[3]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.093      ;
; -0.043 ; uart:u2|cnt[1]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.075      ;
; -0.035 ; uart:u2|cnt[1]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.032     ; 1.035      ;
; -0.008 ; uart:u2|cnt[2]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.040      ;
; 0.018  ; uart:u2|cnt[4]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 1.014      ;
; 0.020  ; uart:u2|cnt[8]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.032     ; 0.980      ;
; 0.025  ; uart:u2|cnt[0]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.032     ; 0.975      ;
; 0.026  ; uart:u2|cnt[7]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.032     ; 0.974      ;
; 0.035  ; uart:u2|cnt[0]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.997      ;
; 0.038  ; uart:u2|cnt[9]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.032     ; 0.962      ;
; 0.043  ; uart:u2|cnt[3]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.989      ;
; 0.058  ; uart:u2|cnt[1]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.974      ;
; 0.069  ; uart:u2|cnt[5]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.963      ;
; 0.070  ; uart:u2|cnt[0]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.962      ;
; 0.088  ; uart:u2|cnt[6]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.944      ;
; 0.088  ; uart:u2|cnt[6]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.032     ; 0.912      ;
; 0.093  ; uart:u2|cnt[2]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.939      ;
; 0.093  ; uart:u2|cnt[1]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.939      ;
; 0.100  ; uart:u2|cnt[2]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.032     ; 0.900      ;
; 0.105  ; uart:u2|cnt[3]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.032     ; 0.895      ;
; 0.122  ; uart:u2|cnt[4]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.910      ;
; 0.128  ; uart:u2|cnt[2]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.904      ;
; 0.138  ; uart:u2|cnt[7]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.894      ;
; 0.140  ; uart:u2|cnt[0]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.892      ;
; 0.144  ; uart:u2|cnt[3]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.888      ;
; 0.148  ; uart:u2|cnt[4]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.032     ; 0.852      ;
; 0.157  ; uart:u2|cnt[8]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.875      ;
; 0.163  ; uart:u2|cnt[10] ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.032     ; 0.837      ;
; 0.163  ; uart:u2|cnt[1]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.869      ;
; 0.173  ; uart:u2|cnt[5]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.859      ;
; 0.175  ; uart:u2|cnt[0]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.857      ;
; 0.179  ; uart:u2|cnt[3]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.853      ;
; 0.182  ; uart:u2|cnt[6]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.850      ;
; 0.198  ; uart:u2|cnt[2]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.834      ;
; 0.198  ; uart:u2|cnt[1]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.834      ;
; 0.210  ; uart:u2|cnt[0]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.822      ;
; 0.210  ; uart:u2|cnt[9]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.822      ;
; 0.223  ; uart:u2|cnt[4]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.809      ;
; 0.227  ; uart:u2|cnt[5]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 1.000        ; -0.032     ; 0.773      ;
; 0.233  ; uart:u2|cnt[2]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.799      ;
; 0.233  ; uart:u2|cnt[1]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.799      ;
; 0.249  ; uart:u2|cnt[3]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.783      ;
; 0.258  ; uart:u2|cnt[4]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.774      ;
; 0.268  ; uart:u2|cnt[8]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.764      ;
; 0.268  ; uart:u2|cnt[2]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.764      ;
; 0.274  ; uart:u2|cnt[5]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.758      ;
; 0.274  ; uart:u2|cnt[7]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.758      ;
; 0.284  ; uart:u2|cnt[3]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.748      ;
; 0.286  ; uart:u2|cnt[9]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.746      ;
; 0.293  ; uart:u2|cnt[6]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.739      ;
; 0.304  ; uart:u2|cnt[0]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.728      ;
; 0.309  ; uart:u2|cnt[5]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.723      ;
; 0.319  ; uart:u2|cnt[3]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.713      ;
; 0.327  ; uart:u2|cnt[1]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.705      ;
; 0.328  ; uart:u2|cnt[6]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.704      ;
; 0.328  ; uart:u2|cnt[4]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.704      ;
; 0.339  ; uart:u2|cnt[0]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.693      ;
; 0.343  ; uart:u2|cnt[7]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.689      ;
; 0.362  ; uart:u2|cnt[8]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.670      ;
; 0.362  ; uart:u2|cnt[2]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.670      ;
; 0.362  ; uart:u2|cnt[1]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.670      ;
; 0.363  ; uart:u2|cnt[4]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.669      ;
; 0.374  ; uart:u2|cnt[0]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.658      ;
; 0.378  ; uart:u2|cnt[7]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.654      ;
; 0.379  ; uart:u2|cnt[5]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.653      ;
; 0.411  ; uart:u2|cnt[10] ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.621      ;
; 0.413  ; uart:u2|cnt[10] ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.619      ;
; 0.502  ; uart:u2|cnt[8]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.530      ;
; 0.502  ; uart:u2|cnt[2]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.530      ;
; 0.502  ; uart:u2|cnt[1]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.530      ;
; 0.503  ; uart:u2|cnt[6]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.529      ;
; 0.503  ; uart:u2|cnt[4]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.529      ;
; 0.512  ; uart:u2|cnt[0]  ; uart:u2|cnt[0]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.520      ;
; 0.512  ; uart:u2|cnt[3]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.520      ;
; 0.517  ; uart:u2|cnt[5]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.515      ;
; 0.518  ; uart:u2|cnt[9]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 1.000        ; 0.000      ; 0.514      ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk100'                                                                                                           ;
+--------+------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.088 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[4]~en    ; clk100       ; clk100      ; 1.000        ; 0.017      ; 1.137      ;
; -0.088 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[10]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 1.137      ;
; -0.088 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[14]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 1.137      ;
; -0.088 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[15]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 1.137      ;
; -0.088 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[16]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 1.137      ;
; -0.088 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[18]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 1.137      ;
; -0.088 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[19]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 1.137      ;
; -0.088 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[20]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 1.137      ;
; -0.088 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[24]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 1.137      ;
; -0.088 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[25]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 1.137      ;
; -0.088 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[28]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 1.137      ;
; -0.007 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[6]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.007      ; 1.046      ;
; -0.007 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[1]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.007      ; 1.046      ;
; -0.007 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[2]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.007      ; 1.046      ;
; -0.007 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[5]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.007      ; 1.046      ;
; -0.007 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[9]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.007      ; 1.046      ;
; -0.007 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[13]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.007      ; 1.046      ;
; -0.007 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[14]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.007      ; 1.046      ;
; -0.007 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[18]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.007      ; 1.046      ;
; -0.007 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[22]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.007      ; 1.046      ;
; -0.007 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[23]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.007      ; 1.046      ;
; -0.007 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[27]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.007      ; 1.046      ;
; -0.007 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[28]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.007      ; 1.046      ;
; -0.007 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[29]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.007      ; 1.046      ;
; -0.007 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[30]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.007      ; 1.046      ;
; -0.006 ; button1_r[2]           ; rwmode[1]                    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 1.035      ;
; -0.006 ; button1_r[2]           ; rwmode[0]                    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 1.035      ;
; -0.004 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[7]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.046      ;
; -0.004 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[8]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.046      ;
; -0.004 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[0]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.046      ;
; -0.004 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[3]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.046      ;
; -0.004 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[4]~reg0  ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.046      ;
; -0.004 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[10]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.046      ;
; -0.004 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[11]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.046      ;
; -0.004 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[12]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.046      ;
; -0.004 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[15]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.046      ;
; -0.004 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[17]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.046      ;
; -0.004 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[20]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.046      ;
; -0.004 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[21]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.046      ;
; -0.004 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[24]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.046      ;
; -0.004 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[25]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.046      ;
; -0.004 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[26]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.046      ;
; -0.004 ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[31]~reg0 ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.046      ;
; 0.003  ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[6]            ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.039      ;
; 0.003  ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[7]            ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.039      ;
; 0.003  ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[8]            ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.039      ;
; 0.003  ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[0]            ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.039      ;
; 0.003  ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[1]            ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.039      ;
; 0.003  ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[2]            ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.039      ;
; 0.003  ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[3]            ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.039      ;
; 0.003  ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[4]            ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.039      ;
; 0.003  ; SRAM:rm|state.mem_read ; SRAM:rm|rwdata[5]            ; clk100       ; clk100      ; 1.000        ; 0.010      ; 1.039      ;
; 0.005  ; button2_r[1]           ; rwmode[1]                    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 1.024      ;
; 0.005  ; button2_r[1]           ; rwmode[0]                    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 1.024      ;
; 0.012  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[6]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 1.017      ;
; 0.012  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[1]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 1.017      ;
; 0.012  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[5]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 1.017      ;
; 0.012  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[9]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 1.017      ;
; 0.012  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[13]~en   ; clk100       ; clk100      ; 1.000        ; -0.003     ; 1.017      ;
; 0.012  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[16]~reg0 ; clk100       ; clk100      ; 1.000        ; -0.003     ; 1.017      ;
; 0.012  ; SRAM:rm|state.mem_read ; SRAM:rm|BASERAMDATA[17]~en   ; clk100       ; clk100      ; 1.000        ; -0.003     ; 1.017      ;
; 0.051  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[10]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 0.998      ;
; 0.052  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[16]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 0.997      ;
; 0.053  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[18]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 0.996      ;
; 0.054  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[15]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 0.995      ;
; 0.055  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[4]~en    ; clk100       ; clk100      ; 1.000        ; 0.017      ; 0.994      ;
; 0.055  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[19]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 0.994      ;
; 0.056  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[20]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 0.993      ;
; 0.057  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[25]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 0.992      ;
; 0.065  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[14]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 0.984      ;
; 0.065  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[24]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 0.984      ;
; 0.070  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[28]~en   ; clk100       ; clk100      ; 1.000        ; 0.017      ; 0.979      ;
; 0.081  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[27]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 0.954      ;
; 0.082  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[2]~en    ; clk100       ; clk100      ; 1.000        ; 0.003      ; 0.953      ;
; 0.082  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[11]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 0.953      ;
; 0.082  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[23]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 0.953      ;
; 0.083  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[8]~en    ; clk100       ; clk100      ; 1.000        ; 0.003      ; 0.952      ;
; 0.083  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[31]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 0.952      ;
; 0.084  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[3]~en    ; clk100       ; clk100      ; 1.000        ; 0.003      ; 0.951      ;
; 0.088  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[29]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 0.947      ;
; 0.089  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[21]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 0.946      ;
; 0.090  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[22]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 0.945      ;
; 0.092  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[0]~en    ; clk100       ; clk100      ; 1.000        ; 0.003      ; 0.943      ;
; 0.094  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[7]~en    ; clk100       ; clk100      ; 1.000        ; 0.003      ; 0.941      ;
; 0.096  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[12]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 0.939      ;
; 0.098  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[13]~en   ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.931      ;
; 0.098  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[18]~en   ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.931      ;
; 0.098  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[26]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 0.937      ;
; 0.098  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[30]~en   ; clk100       ; clk100      ; 1.000        ; 0.003      ; 0.937      ;
; 0.099  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[1]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.930      ;
; 0.099  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[5]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.930      ;
; 0.099  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[6]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.930      ;
; 0.099  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[8]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.930      ;
; 0.102  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[2]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.927      ;
; 0.102  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[9]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.927      ;
; 0.105  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[6]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.924      ;
; 0.105  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[16]~en   ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.924      ;
; 0.105  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[9]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.924      ;
; 0.105  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMDATA[17]~en   ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.924      ;
; 0.106  ; SRAM:rm|state.idle     ; SRAM:rm|BASERAMADDR[0]~en    ; clk100       ; clk100      ; 1.000        ; -0.003     ; 0.923      ;
+--------+------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'VGA_Controller:v2|VGA_CLK'                                                                                         ;
+-------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node               ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+
; 0.058 ; SRAM:rm|rwdata[2] ; VGActSRAM:vtran|vB[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.269     ; 0.705      ;
; 0.061 ; SRAM:rm|rwdata[1] ; VGActSRAM:vtran|vB[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.269     ; 0.702      ;
; 0.137 ; SRAM:rm|rwdata[7] ; VGActSRAM:vtran|vR[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.272     ; 0.623      ;
; 0.139 ; SRAM:rm|rwdata[0] ; VGActSRAM:vtran|vB[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.272     ; 0.621      ;
; 0.140 ; SRAM:rm|rwdata[6] ; VGActSRAM:vtran|vR[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.272     ; 0.620      ;
; 0.142 ; SRAM:rm|rwdata[8] ; VGActSRAM:vtran|vR[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.272     ; 0.618      ;
; 0.142 ; SRAM:rm|rwdata[4] ; VGActSRAM:vtran|vG[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.269     ; 0.621      ;
; 0.147 ; SRAM:rm|rwdata[3] ; VGActSRAM:vtran|vG[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.269     ; 0.616      ;
; 0.147 ; SRAM:rm|rwdata[5] ; VGActSRAM:vtran|vG[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 1.000        ; -0.269     ; 0.616      ;
+-------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'VGA_Controller:v2|CLK_2'                                                                                                              ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                   ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 1.790 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.500        ; 1.508      ; 0.391      ;
; 1.814 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.500        ; 1.508      ; 0.367      ;
; 2.290 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 1.000        ; 1.508      ; 0.391      ;
; 2.314 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 1.000        ; 1.508      ; 0.367      ;
+-------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk100'                                                                                                                             ;
+--------+----------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                      ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.752 ; VGA_Controller:v2|CLK_2    ; VGA_Controller:v2|CLK_2      ; VGA_Controller:v2|CLK_2   ; clk100      ; 0.000        ; 1.826      ; 0.367      ;
; -1.252 ; VGA_Controller:v2|CLK_2    ; VGA_Controller:v2|CLK_2      ; VGA_Controller:v2|CLK_2   ; clk100      ; -0.500       ; 1.826      ; 0.367      ;
; -1.224 ; uart:u2|uart_clk           ; button1_r[0]                 ; uart:u2|uart_clk          ; clk100      ; 0.000        ; 1.760      ; 0.829      ;
; -0.841 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[23]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.731      ; 0.042      ;
; -0.747 ; VGA_Controller:v2|VGA_CLK  ; button2_r[0]                 ; VGA_Controller:v2|VGA_CLK ; clk100      ; 0.000        ; 1.775      ; 1.321      ;
; -0.724 ; uart:u2|uart_clk           ; button1_r[0]                 ; uart:u2|uart_clk          ; clk100      ; -0.500       ; 1.760      ; 0.829      ;
; -0.716 ; uart:u2|draw               ; rwmode[0]                    ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.990      ; 0.426      ;
; -0.699 ; uart:u2|draw               ; rwmode[1]                    ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.990      ; 0.443      ;
; -0.631 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[22]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.731      ; 0.252      ;
; -0.630 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[6]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.731      ; 0.253      ;
; -0.630 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[14]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.731      ; 0.253      ;
; -0.630 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[27]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.731      ; 0.253      ;
; -0.629 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[5]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.731      ; 0.254      ;
; -0.629 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[28]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.731      ; 0.254      ;
; -0.626 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[2]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.731      ; 0.257      ;
; -0.623 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[9]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.731      ; 0.260      ;
; -0.623 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[18]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.731      ; 0.260      ;
; -0.622 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[1]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.731      ; 0.261      ;
; -0.622 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[13]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.731      ; 0.261      ;
; -0.622 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[29]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.731      ; 0.261      ;
; -0.499 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[4]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.734      ; 0.387      ;
; -0.499 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[21]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.734      ; 0.387      ;
; -0.498 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[3]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.734      ; 0.388      ;
; -0.498 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[10]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.734      ; 0.388      ;
; -0.498 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[11]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.734      ; 0.388      ;
; -0.498 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[26]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.734      ; 0.388      ;
; -0.497 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[8]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.734      ; 0.389      ;
; -0.497 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[17]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.734      ; 0.389      ;
; -0.494 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[25]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.734      ; 0.392      ;
; -0.492 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[15]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.734      ; 0.394      ;
; -0.492 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[31]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.734      ; 0.394      ;
; -0.490 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[7]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.734      ; 0.396      ;
; -0.490 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[0]~reg0  ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.734      ; 0.396      ;
; -0.489 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[20]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.734      ; 0.397      ;
; -0.488 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[12]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.734      ; 0.398      ;
; -0.488 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[24]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.734      ; 0.398      ;
; -0.409 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[19]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.727      ; 0.470      ;
; -0.405 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[30]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.731      ; 0.478      ;
; -0.346 ; uart:u2|tempData[0]        ; SRAM:rm|BASERAMDATA[16]~reg0 ; uart:u2|reccnt[0]         ; clk100      ; 0.000        ; 0.721      ; 0.527      ;
; -0.247 ; VGA_Controller:v2|VGA_CLK  ; button2_r[0]                 ; VGA_Controller:v2|VGA_CLK ; clk100      ; -0.500       ; 1.775      ; 1.321      ;
; -0.080 ; VGA_Controller:v2|addr[10] ; SRAM:rm|BASERAMADDR[10]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.317      ; 0.389      ;
; -0.079 ; VGA_Controller:v2|addr[8]  ; SRAM:rm|BASERAMADDR[8]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.317      ; 0.390      ;
; -0.078 ; VGA_Controller:v2|addr[0]  ; SRAM:rm|BASERAMADDR[0]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.317      ; 0.391      ;
; -0.078 ; VGA_Controller:v2|addr[4]  ; SRAM:rm|BASERAMADDR[4]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.317      ; 0.391      ;
; -0.078 ; VGA_Controller:v2|addr[6]  ; SRAM:rm|BASERAMADDR[6]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.317      ; 0.391      ;
; -0.078 ; VGA_Controller:v2|addr[9]  ; SRAM:rm|BASERAMADDR[9]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.317      ; 0.391      ;
; -0.078 ; VGA_Controller:v2|addr[15] ; SRAM:rm|BASERAMADDR[15]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.317      ; 0.391      ;
; -0.076 ; VGA_Controller:v2|addr[1]  ; SRAM:rm|BASERAMADDR[1]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.317      ; 0.393      ;
; -0.076 ; VGA_Controller:v2|addr[2]  ; SRAM:rm|BASERAMADDR[2]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.317      ; 0.393      ;
; -0.076 ; VGA_Controller:v2|addr[12] ; SRAM:rm|BASERAMADDR[12]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.317      ; 0.393      ;
; -0.075 ; VGA_Controller:v2|addr[7]  ; SRAM:rm|BASERAMADDR[7]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.317      ; 0.394      ;
; -0.075 ; VGA_Controller:v2|addr[13] ; SRAM:rm|BASERAMADDR[13]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.317      ; 0.394      ;
; -0.074 ; VGA_Controller:v2|addr[3]  ; SRAM:rm|BASERAMADDR[3]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.317      ; 0.395      ;
; 0.007  ; VGA_Controller:v2|addr[5]  ; SRAM:rm|BASERAMADDR[5]~reg0  ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.317      ; 0.476      ;
; 0.007  ; VGA_Controller:v2|addr[17] ; SRAM:rm|BASERAMADDR[17]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.317      ; 0.476      ;
; 0.009  ; VGA_Controller:v2|addr[14] ; SRAM:rm|BASERAMADDR[14]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.317      ; 0.478      ;
; 0.009  ; VGA_Controller:v2|addr[18] ; SRAM:rm|BASERAMADDR[18]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.317      ; 0.478      ;
; 0.012  ; VGA_Controller:v2|addr[11] ; SRAM:rm|BASERAMADDR[11]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.317      ; 0.481      ;
; 0.013  ; VGA_Controller:v2|addr[16] ; SRAM:rm|BASERAMADDR[16]~reg0 ; VGA_Controller:v2|CLK_4   ; clk100      ; 0.000        ; 0.317      ; 0.482      ;
; 0.215  ; SRAM:rm|state.idle         ; SRAM:rm|state.idle           ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SRAM:rm|BASERAMWE          ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SRAM:rm|BASERAMOE          ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SRAM:rm|BASERAMCE          ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.236  ; SRAM:rm|state.mem_write    ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.388      ;
; 0.241  ; button1_r[0]               ; button1_r[1]                 ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.393      ;
; 0.246  ; button1_r[1]               ; button1_r[2]                 ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; SRAM:rm|state.mem_read     ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.399      ;
; 0.254  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.406      ;
; 0.256  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[10]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.408      ;
; 0.338  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMADDR[10]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.490      ;
; 0.375  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMCE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.527      ;
; 0.377  ; SRAM:rm|state.idle         ; SRAM:rm|state.mem_write      ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.530      ;
; 0.382  ; SRAM:rm|state.mem_end      ; SRAM:rm|state.idle           ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.534      ;
; 0.383  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMWE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.535      ;
; 0.384  ; SRAM:rm|state.idle         ; SRAM:rm|state.mem_read       ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.536      ;
; 0.384  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMOE            ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.536      ;
; 0.407  ; button2_r[1]               ; button2_r[2]                 ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.559      ;
; 0.418  ; rwmode[1]                  ; SRAM:rm|state.idle           ; clk100                    ; clk100      ; 0.000        ; 0.008      ; 0.578      ;
; 0.420  ; rwmode[1]                  ; SRAM:rm|state.mem_write      ; clk100                    ; clk100      ; 0.000        ; 0.008      ; 0.580      ;
; 0.421  ; rwmode[1]                  ; SRAM:rm|state.mem_read       ; clk100                    ; clk100      ; 0.000        ; 0.008      ; 0.581      ;
; 0.465  ; button2_r[0]               ; button2_r[1]                 ; clk100                    ; clk100      ; 0.000        ; -0.015     ; 0.602      ;
; 0.471  ; rwmode[0]                  ; SRAM:rm|state.mem_write      ; clk100                    ; clk100      ; 0.000        ; 0.008      ; 0.631      ;
; 0.500  ; rwmode[0]                  ; SRAM:rm|state.mem_read       ; clk100                    ; clk100      ; 0.000        ; 0.008      ; 0.660      ;
; 0.502  ; button1_r[1]               ; rwmode[0]                    ; clk100                    ; clk100      ; 0.000        ; -0.003     ; 0.651      ;
; 0.519  ; button1_r[1]               ; rwmode[1]                    ; clk100                    ; clk100      ; 0.000        ; -0.003     ; 0.668      ;
; 0.538  ; rwmode[0]                  ; SRAM:rm|state.idle           ; clk100                    ; clk100      ; 0.000        ; 0.008      ; 0.698      ;
; 0.540  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[5]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.692      ;
; 0.540  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[15]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.692      ;
; 0.542  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[19]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.694      ;
; 0.544  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[14]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.696      ;
; 0.546  ; SRAM:rm|state.mem_end      ; SRAM:rm|state.mem_end        ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.698      ;
; 0.548  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[4]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.700      ;
; 0.549  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[1]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.701      ;
; 0.549  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[3]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.701      ;
; 0.549  ; SRAM:rm|state.mem_end      ; SRAM:rm|BASERAMADDR[7]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.701      ;
; 0.608  ; button1_r[2]               ; rwmode[0]                    ; clk100                    ; clk100      ; 0.000        ; -0.003     ; 0.757      ;
; 0.622  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMADDR[5]~en    ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.774      ;
; 0.622  ; SRAM:rm|state.idle         ; SRAM:rm|BASERAMADDR[15]~en   ; clk100                    ; clk100      ; 0.000        ; 0.000      ; 0.774      ;
+--------+----------------------------+------------------------------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'uart:u2|uart_clk'                                                                                             ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock      ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+
; -1.726 ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.800      ; 0.367      ;
; -1.226 ; uart:u2|reccnt[0] ; uart:u2|reccnt[0]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.800      ; 0.367      ;
; -0.883 ; uart:u2|reccnt[2] ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.328      ; 0.597      ;
; -0.792 ; uart:u2|reccnt[0] ; uart:u2|yaxis[15]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.833      ; 1.334      ;
; -0.775 ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.817      ; 1.335      ;
; -0.654 ; uart:u2|reccnt[0] ; uart:u2|yaxis[0]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.827      ; 1.466      ;
; -0.654 ; uart:u2|reccnt[0] ; uart:u2|yaxis[1]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.827      ; 1.466      ;
; -0.654 ; uart:u2|reccnt[0] ; uart:u2|yaxis[2]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.827      ; 1.466      ;
; -0.654 ; uart:u2|reccnt[0] ; uart:u2|yaxis[3]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.827      ; 1.466      ;
; -0.654 ; uart:u2|reccnt[0] ; uart:u2|yaxis[4]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.827      ; 1.466      ;
; -0.654 ; uart:u2|reccnt[0] ; uart:u2|yaxis[5]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.827      ; 1.466      ;
; -0.654 ; uart:u2|reccnt[0] ; uart:u2|yaxis[6]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.827      ; 1.466      ;
; -0.654 ; uart:u2|reccnt[0] ; uart:u2|yaxis[7]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.827      ; 1.466      ;
; -0.607 ; uart:u2|reccnt[0] ; uart:u2|yaxis[8]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.830      ; 1.516      ;
; -0.607 ; uart:u2|reccnt[0] ; uart:u2|yaxis[9]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.830      ; 1.516      ;
; -0.607 ; uart:u2|reccnt[0] ; uart:u2|yaxis[10]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.830      ; 1.516      ;
; -0.607 ; uart:u2|reccnt[0] ; uart:u2|yaxis[11]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.830      ; 1.516      ;
; -0.607 ; uart:u2|reccnt[0] ; uart:u2|yaxis[12]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.830      ; 1.516      ;
; -0.607 ; uart:u2|reccnt[0] ; uart:u2|yaxis[13]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.830      ; 1.516      ;
; -0.607 ; uart:u2|reccnt[0] ; uart:u2|yaxis[14]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 1.830      ; 1.516      ;
; -0.292 ; uart:u2|reccnt[0] ; uart:u2|yaxis[15]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.833      ; 1.334      ;
; -0.275 ; uart:u2|reccnt[0] ; uart:u2|gesture[0] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.817      ; 1.335      ;
; -0.211 ; uart:u2|reccnt[1] ; uart:u2|yaxis[15]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.361      ; 1.302      ;
; -0.200 ; uart:u2|reccnt[2] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.345      ; 1.297      ;
; -0.182 ; uart:u2|reccnt[2] ; uart:u2|yaxis[15]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.361      ; 1.331      ;
; -0.165 ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 0.472      ; 0.600      ;
; -0.162 ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 0.472      ; 0.603      ;
; -0.160 ; uart:u2|reccnt[1] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.345      ; 1.337      ;
; -0.154 ; uart:u2|reccnt[0] ; uart:u2|yaxis[0]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.827      ; 1.466      ;
; -0.154 ; uart:u2|reccnt[0] ; uart:u2|yaxis[1]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.827      ; 1.466      ;
; -0.154 ; uart:u2|reccnt[0] ; uart:u2|yaxis[2]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.827      ; 1.466      ;
; -0.154 ; uart:u2|reccnt[0] ; uart:u2|yaxis[3]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.827      ; 1.466      ;
; -0.154 ; uart:u2|reccnt[0] ; uart:u2|yaxis[4]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.827      ; 1.466      ;
; -0.154 ; uart:u2|reccnt[0] ; uart:u2|yaxis[5]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.827      ; 1.466      ;
; -0.154 ; uart:u2|reccnt[0] ; uart:u2|yaxis[6]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.827      ; 1.466      ;
; -0.154 ; uart:u2|reccnt[0] ; uart:u2|yaxis[7]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.827      ; 1.466      ;
; -0.107 ; uart:u2|reccnt[0] ; uart:u2|yaxis[8]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.830      ; 1.516      ;
; -0.107 ; uart:u2|reccnt[0] ; uart:u2|yaxis[9]   ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.830      ; 1.516      ;
; -0.107 ; uart:u2|reccnt[0] ; uart:u2|yaxis[10]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.830      ; 1.516      ;
; -0.107 ; uart:u2|reccnt[0] ; uart:u2|yaxis[11]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.830      ; 1.516      ;
; -0.107 ; uart:u2|reccnt[0] ; uart:u2|yaxis[12]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.830      ; 1.516      ;
; -0.107 ; uart:u2|reccnt[0] ; uart:u2|yaxis[13]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.830      ; 1.516      ;
; -0.107 ; uart:u2|reccnt[0] ; uart:u2|yaxis[14]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 1.830      ; 1.516      ;
; -0.026 ; uart:u2|reccnt[1] ; uart:u2|yaxis[8]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.358      ; 1.484      ;
; -0.026 ; uart:u2|reccnt[1] ; uart:u2|yaxis[9]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.358      ; 1.484      ;
; -0.026 ; uart:u2|reccnt[1] ; uart:u2|yaxis[10]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.358      ; 1.484      ;
; -0.026 ; uart:u2|reccnt[1] ; uart:u2|yaxis[11]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.358      ; 1.484      ;
; -0.026 ; uart:u2|reccnt[1] ; uart:u2|yaxis[12]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.358      ; 1.484      ;
; -0.026 ; uart:u2|reccnt[1] ; uart:u2|yaxis[13]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.358      ; 1.484      ;
; -0.026 ; uart:u2|reccnt[1] ; uart:u2|yaxis[14]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.358      ; 1.484      ;
; 0.003  ; uart:u2|reccnt[2] ; uart:u2|yaxis[8]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.358      ; 1.513      ;
; 0.003  ; uart:u2|reccnt[2] ; uart:u2|yaxis[9]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.358      ; 1.513      ;
; 0.003  ; uart:u2|reccnt[2] ; uart:u2|yaxis[10]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.358      ; 1.513      ;
; 0.003  ; uart:u2|reccnt[2] ; uart:u2|yaxis[11]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.358      ; 1.513      ;
; 0.003  ; uart:u2|reccnt[2] ; uart:u2|yaxis[12]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.358      ; 1.513      ;
; 0.003  ; uart:u2|reccnt[2] ; uart:u2|yaxis[13]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.358      ; 1.513      ;
; 0.003  ; uart:u2|reccnt[2] ; uart:u2|yaxis[14]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.358      ; 1.513      ;
; 0.023  ; uart:u2|reccnt[2] ; uart:u2|yaxis[0]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.355      ; 1.530      ;
; 0.023  ; uart:u2|reccnt[2] ; uart:u2|yaxis[1]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.355      ; 1.530      ;
; 0.023  ; uart:u2|reccnt[2] ; uart:u2|yaxis[2]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.355      ; 1.530      ;
; 0.023  ; uart:u2|reccnt[2] ; uart:u2|yaxis[3]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.355      ; 1.530      ;
; 0.023  ; uart:u2|reccnt[2] ; uart:u2|yaxis[4]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.355      ; 1.530      ;
; 0.023  ; uart:u2|reccnt[2] ; uart:u2|yaxis[5]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.355      ; 1.530      ;
; 0.023  ; uart:u2|reccnt[2] ; uart:u2|yaxis[6]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.355      ; 1.530      ;
; 0.023  ; uart:u2|reccnt[2] ; uart:u2|yaxis[7]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.355      ; 1.530      ;
; 0.061  ; uart:u2|reccnt[1] ; uart:u2|yaxis[0]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.355      ; 1.568      ;
; 0.061  ; uart:u2|reccnt[1] ; uart:u2|yaxis[1]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.355      ; 1.568      ;
; 0.061  ; uart:u2|reccnt[1] ; uart:u2|yaxis[2]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.355      ; 1.568      ;
; 0.061  ; uart:u2|reccnt[1] ; uart:u2|yaxis[3]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.355      ; 1.568      ;
; 0.061  ; uart:u2|reccnt[1] ; uart:u2|yaxis[4]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.355      ; 1.568      ;
; 0.061  ; uart:u2|reccnt[1] ; uart:u2|yaxis[5]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.355      ; 1.568      ;
; 0.061  ; uart:u2|reccnt[1] ; uart:u2|yaxis[6]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.355      ; 1.568      ;
; 0.061  ; uart:u2|reccnt[1] ; uart:u2|yaxis[7]   ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 1.355      ; 1.568      ;
; 0.215  ; uart:u2|reccnt[2] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|reccnt[1] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt2[1]   ; uart:u2|cnt2[1]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt2[2]   ; uart:u2|cnt2[2]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[3]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|cnt2[0]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[1] ; uart:u2|rx8bit[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[0] ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[2] ; uart:u2|rx8bit[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[3] ; uart:u2|rx8bit[3]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[4] ; uart:u2|rx8bit[4]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[5] ; uart:u2|rx8bit[5]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[6] ; uart:u2|rx8bit[6]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; uart:u2|rx8bit[7] ; uart:u2|rx8bit[7]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.281  ; uart:u2|reccnt[0] ; uart:u2|gesture[2] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 0.552      ; 1.126      ;
; 0.281  ; uart:u2|reccnt[0] ; uart:u2|gesture[1] ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; 0.000        ; 0.552      ; 1.126      ;
; 0.335  ; uart:u2|reccnt[0] ; uart:u2|reccnt[1]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 0.472      ; 0.600      ;
; 0.338  ; uart:u2|reccnt[0] ; uart:u2|reccnt[2]  ; uart:u2|reccnt[0] ; uart:u2|uart_clk ; -0.500       ; 0.472      ; 0.603      ;
; 0.445  ; uart:u2|reccnt[2] ; uart:u2|reccnt[1]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.597      ;
; 0.470  ; uart:u2|rx8bit[0] ; uart:u2|gesture[0] ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.017      ; 0.639      ;
; 0.500  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[3]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[4]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.653      ;
; 0.575  ; uart:u2|reccnt[1] ; uart:u2|reccnt[2]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.727      ;
; 0.630  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[7]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.782      ;
; 0.634  ; uart:u2|cnt2[3]   ; uart:u2|reccnt[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.786      ;
; 0.650  ; uart:u2|cnt2[3]   ; uart:u2|cnt2[0]    ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.802      ;
; 0.652  ; uart:u2|cnt2[3]   ; uart:u2|rx8bit[0]  ; uart:u2|uart_clk  ; uart:u2|uart_clk ; 0.000        ; 0.000      ; 0.804      ;
+--------+-------------------+--------------------+-------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'VGA_Controller:v2|CLK_2'                                                                                                                ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                   ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.434 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.000        ; 1.508      ; 0.367      ;
; -1.410 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; 0.000        ; 1.508      ; 0.391      ;
; -0.934 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; -0.500       ; 1.508      ; 0.367      ;
; -0.910 ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; VGA_Controller:v2|CLK_2 ; -0.500       ; 1.508      ; 0.391      ;
+--------+-------------------------+---------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'VGA_Controller:v2|CLK_4'                                                                                                                 ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                    ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; 0.215 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.398      ;
; 0.251 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.403      ;
; 0.271 ; VGActSRAM:vtran|vR[1]  ; VGA_Controller:v2|rt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.034     ; 0.389      ;
; 0.271 ; VGActSRAM:vtran|vR[2]  ; VGA_Controller:v2|rt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.034     ; 0.389      ;
; 0.273 ; VGActSRAM:vtran|vB[0]  ; VGA_Controller:v2|bt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.034     ; 0.391      ;
; 0.274 ; VGActSRAM:vtran|vR[0]  ; VGA_Controller:v2|rt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.034     ; 0.392      ;
; 0.274 ; VGActSRAM:vtran|vG[0]  ; VGA_Controller:v2|gt[0]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.034     ; 0.392      ;
; 0.274 ; VGActSRAM:vtran|vG[1]  ; VGA_Controller:v2|gt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.034     ; 0.392      ;
; 0.278 ; VGActSRAM:vtran|vB[2]  ; VGA_Controller:v2|bt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.034     ; 0.396      ;
; 0.278 ; VGActSRAM:vtran|vG[2]  ; VGA_Controller:v2|gt[2]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.034     ; 0.396      ;
; 0.306 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.458      ;
; 0.322 ; VGA_Controller:v2|y[8] ; VGA_Controller:v2|addr[8]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.471      ;
; 0.335 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|addr[6]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.484      ;
; 0.337 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|addr[5]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.486      ;
; 0.338 ; VGA_Controller:v2|hst  ; VGA_Controller:v2|hs       ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.003      ; 0.493      ;
; 0.345 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|addr[16] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.494      ;
; 0.347 ; VGActSRAM:vtran|vB[1]  ; VGA_Controller:v2|bt[1]    ; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.034     ; 0.465      ;
; 0.349 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|addr[14] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.498      ;
; 0.361 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; VGA_Controller:v2|x[7] ; VGA_Controller:v2|hst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.525      ;
; 0.376 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.536      ;
; 0.405 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|addr[1]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.554      ;
; 0.411 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|addr[0]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.560      ;
; 0.416 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|addr[7]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.565      ;
; 0.417 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|x[9]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.569      ;
; 0.417 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|addr[13] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.566      ;
; 0.418 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|addr[2]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.567      ;
; 0.432 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|addr[11] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.581      ;
; 0.433 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|addr[4]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.582      ;
; 0.438 ; VGA_Controller:v2|x[9] ; VGA_Controller:v2|addr[18] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.587      ;
; 0.440 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.592      ;
; 0.446 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.598      ;
; 0.498 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.651      ;
; 0.503 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[1]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; VGA_Controller:v2|vst  ; VGA_Controller:v2|vs       ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.001      ; 0.657      ;
; 0.505 ; VGA_Controller:v2|y[7] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.659      ;
; 0.516 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|addr[3]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.665      ;
; 0.519 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.671      ;
; 0.522 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|addr[17] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.671      ;
; 0.522 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.674      ;
; 0.522 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.674      ;
; 0.522 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|addr[12] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.003     ; 0.672      ;
; 0.523 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.675      ;
; 0.534 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.686      ;
; 0.538 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.690      ;
; 0.541 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|addr[9]  ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.009     ; 0.685      ;
; 0.542 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.694      ;
; 0.554 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.706      ;
; 0.557 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.709      ;
; 0.563 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.715      ;
; 0.570 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[2]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.722      ;
; 0.573 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.725      ;
; 0.576 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.728      ;
; 0.577 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.729      ;
; 0.578 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.730      ;
; 0.580 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|addr[10] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.009     ; 0.723      ;
; 0.584 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.736      ;
; 0.589 ; VGA_Controller:v2|x[1] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.741      ;
; 0.592 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.744      ;
; 0.598 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.750      ;
; 0.605 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.757      ;
; 0.605 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[3]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.757      ;
; 0.608 ; VGA_Controller:v2|x[0] ; VGA_Controller:v2|x[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.760      ;
; 0.612 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.764      ;
; 0.613 ; VGA_Controller:v2|y[6] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.765      ;
; 0.618 ; VGA_Controller:v2|x[6] ; VGA_Controller:v2|addr[15] ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.009     ; 0.761      ;
; 0.618 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.770      ;
; 0.619 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.771      ;
; 0.622 ; VGA_Controller:v2|y[5] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.774      ;
; 0.627 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.779      ;
; 0.633 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.785      ;
; 0.634 ; VGA_Controller:v2|x[8] ; VGA_Controller:v2|x[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.786      ;
; 0.640 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[4]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.792      ;
; 0.647 ; VGA_Controller:v2|y[3] ; VGA_Controller:v2|y[8]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.799      ;
; 0.650 ; VGA_Controller:v2|x[5] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.802      ;
; 0.652 ; VGA_Controller:v2|x[3] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.804      ;
; 0.653 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|x[7]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.805      ;
; 0.654 ; VGA_Controller:v2|y[2] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.806      ;
; 0.660 ; VGA_Controller:v2|x[4] ; VGA_Controller:v2|y[0]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; -0.006     ; 0.806      ;
; 0.663 ; VGA_Controller:v2|x[2] ; VGA_Controller:v2|x[6]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.815      ;
; 0.668 ; VGA_Controller:v2|y[1] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.820      ;
; 0.669 ; VGA_Controller:v2|y[4] ; VGA_Controller:v2|vst      ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.821      ;
; 0.675 ; VGA_Controller:v2|y[0] ; VGA_Controller:v2|y[5]     ; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4 ; 0.000        ; 0.000      ; 0.827      ;
+-------+------------------------+----------------------------+---------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk11'                                                                                         ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.362 ; uart:u2|cnt[9]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; uart:u2|cnt[5]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.515      ;
; 0.368 ; uart:u2|cnt[0]  ; uart:u2|cnt[0]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; uart:u2|cnt[3]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.520      ;
; 0.377 ; uart:u2|cnt[4]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; uart:u2|cnt[6]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; uart:u2|cnt[1]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; uart:u2|cnt[2]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; uart:u2|cnt[8]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.530      ;
; 0.413 ; uart:u2|cnt[10] ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.565      ;
; 0.469 ; uart:u2|cnt[10] ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.621      ;
; 0.501 ; uart:u2|cnt[5]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; uart:u2|cnt[7]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.654      ;
; 0.506 ; uart:u2|cnt[0]  ; uart:u2|cnt[1]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.658      ;
; 0.517 ; uart:u2|cnt[4]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; uart:u2|cnt[8]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; uart:u2|cnt[2]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; uart:u2|cnt[1]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.670      ;
; 0.535 ; uart:u2|cnt[7]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.687      ;
; 0.537 ; uart:u2|cnt[7]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.689      ;
; 0.541 ; uart:u2|cnt[2]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.693      ;
; 0.541 ; uart:u2|cnt[0]  ; uart:u2|cnt[2]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.693      ;
; 0.546 ; uart:u2|cnt[2]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.698      ;
; 0.552 ; uart:u2|cnt[4]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; uart:u2|cnt[6]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; uart:u2|cnt[1]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.705      ;
; 0.557 ; uart:u2|cnt[5]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.709      ;
; 0.559 ; uart:u2|cnt[5]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.711      ;
; 0.561 ; uart:u2|cnt[3]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.713      ;
; 0.571 ; uart:u2|cnt[5]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.723      ;
; 0.576 ; uart:u2|cnt[0]  ; uart:u2|cnt[3]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.728      ;
; 0.587 ; uart:u2|cnt[6]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.739      ;
; 0.592 ; uart:u2|cnt[9]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.744      ;
; 0.594 ; uart:u2|cnt[9]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.746      ;
; 0.596 ; uart:u2|cnt[3]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.748      ;
; 0.604 ; uart:u2|cnt[7]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.756      ;
; 0.606 ; uart:u2|cnt[5]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.758      ;
; 0.610 ; uart:u2|cnt[8]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.762      ;
; 0.612 ; uart:u2|cnt[8]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.764      ;
; 0.612 ; uart:u2|cnt[2]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.764      ;
; 0.616 ; uart:u2|cnt[0]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.768      ;
; 0.621 ; uart:u2|cnt[0]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.773      ;
; 0.622 ; uart:u2|cnt[4]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.774      ;
; 0.631 ; uart:u2|cnt[3]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.783      ;
; 0.636 ; uart:u2|cnt[4]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.788      ;
; 0.638 ; uart:u2|cnt[4]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.790      ;
; 0.647 ; uart:u2|cnt[2]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.799      ;
; 0.647 ; uart:u2|cnt[1]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.799      ;
; 0.653 ; uart:u2|cnt[5]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.032     ; 0.773      ;
; 0.657 ; uart:u2|cnt[4]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.809      ;
; 0.670 ; uart:u2|cnt[0]  ; uart:u2|cnt[4]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.822      ;
; 0.676 ; uart:u2|cnt[1]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.828      ;
; 0.679 ; uart:u2|cnt[3]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.831      ;
; 0.681 ; uart:u2|cnt[1]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.833      ;
; 0.681 ; uart:u2|cnt[3]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.833      ;
; 0.682 ; uart:u2|cnt[2]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; uart:u2|cnt[1]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.834      ;
; 0.688 ; uart:u2|cnt[6]  ; uart:u2|cnt[7]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.840      ;
; 0.696 ; uart:u2|cnt[6]  ; uart:u2|cnt[10]  ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.848      ;
; 0.701 ; uart:u2|cnt[3]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.853      ;
; 0.705 ; uart:u2|cnt[0]  ; uart:u2|cnt[5]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.857      ;
; 0.717 ; uart:u2|cnt[10] ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.032     ; 0.837      ;
; 0.717 ; uart:u2|cnt[1]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.869      ;
; 0.732 ; uart:u2|cnt[4]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.032     ; 0.852      ;
; 0.736 ; uart:u2|cnt[3]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.888      ;
; 0.740 ; uart:u2|cnt[0]  ; uart:u2|cnt[6]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.892      ;
; 0.752 ; uart:u2|cnt[2]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.904      ;
; 0.775 ; uart:u2|cnt[3]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.032     ; 0.895      ;
; 0.780 ; uart:u2|cnt[2]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.032     ; 0.900      ;
; 0.787 ; uart:u2|cnt[2]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.939      ;
; 0.787 ; uart:u2|cnt[1]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.939      ;
; 0.792 ; uart:u2|cnt[6]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.032     ; 0.912      ;
; 0.810 ; uart:u2|cnt[0]  ; uart:u2|cnt[8]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.962      ;
; 0.822 ; uart:u2|cnt[1]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.974      ;
; 0.842 ; uart:u2|cnt[9]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.032     ; 0.962      ;
; 0.845 ; uart:u2|cnt[0]  ; uart:u2|cnt[9]   ; clk11        ; clk11       ; 0.000        ; 0.000      ; 0.997      ;
; 0.854 ; uart:u2|cnt[7]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.032     ; 0.974      ;
; 0.855 ; uart:u2|cnt[0]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.032     ; 0.975      ;
; 0.860 ; uart:u2|cnt[8]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.032     ; 0.980      ;
; 0.915 ; uart:u2|cnt[1]  ; uart:u2|uart_clk ; clk11        ; clk11       ; 0.000        ; -0.032     ; 1.035      ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'uart:u2|reccnt[0]'                                                                                               ;
+-------+---------------------+---------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+-------------------+-------------------+--------------+------------+------------+
; 0.405 ; uart:u2|gesture[1]  ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; 0.489      ; 0.894      ;
; 1.397 ; uart:u2|gesture[0]  ; uart:u2|draw        ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -1.050     ; 0.347      ;
; 1.418 ; uart:u2|tempData[0] ; uart:u2|tempData[0] ; uart:u2|reccnt[0] ; uart:u2|reccnt[0] ; 0.000        ; 0.000      ; 1.418      ;
; 1.760 ; uart:u2|yaxis[15]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.792     ; 0.968      ;
; 2.025 ; uart:u2|yaxis[14]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.789     ; 1.236      ;
; 2.093 ; uart:u2|yaxis[12]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.789     ; 1.304      ;
; 2.109 ; uart:u2|yaxis[9]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.789     ; 1.320      ;
; 2.147 ; uart:u2|yaxis[8]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.789     ; 1.358      ;
; 2.150 ; uart:u2|yaxis[10]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.789     ; 1.361      ;
; 2.200 ; uart:u2|yaxis[13]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.789     ; 1.411      ;
; 2.397 ; uart:u2|yaxis[11]   ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.789     ; 1.608      ;
; 2.402 ; uart:u2|yaxis[7]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.786     ; 1.616      ;
; 2.477 ; uart:u2|yaxis[5]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.786     ; 1.691      ;
; 2.560 ; uart:u2|yaxis[3]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.786     ; 1.774      ;
; 2.643 ; uart:u2|yaxis[6]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.786     ; 1.857      ;
; 2.696 ; uart:u2|yaxis[4]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.786     ; 1.910      ;
; 2.782 ; uart:u2|yaxis[2]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.786     ; 1.996      ;
; 2.801 ; uart:u2|yaxis[1]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.786     ; 2.015      ;
; 2.850 ; uart:u2|yaxis[0]    ; uart:u2|tempData[0] ; uart:u2|uart_clk  ; uart:u2|reccnt[0] ; 0.000        ; -0.786     ; 2.064      ;
+-------+---------------------+---------------------+-------------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'VGA_Controller:v2|VGA_CLK'                                                                                          ;
+-------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node               ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+
; 0.733 ; SRAM:rm|rwdata[3] ; VGActSRAM:vtran|vG[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.269     ; 0.616      ;
; 0.733 ; SRAM:rm|rwdata[5] ; VGActSRAM:vtran|vG[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.269     ; 0.616      ;
; 0.738 ; SRAM:rm|rwdata[8] ; VGActSRAM:vtran|vR[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.272     ; 0.618      ;
; 0.738 ; SRAM:rm|rwdata[4] ; VGActSRAM:vtran|vG[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.269     ; 0.621      ;
; 0.740 ; SRAM:rm|rwdata[6] ; VGActSRAM:vtran|vR[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.272     ; 0.620      ;
; 0.741 ; SRAM:rm|rwdata[0] ; VGActSRAM:vtran|vB[0] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.272     ; 0.621      ;
; 0.743 ; SRAM:rm|rwdata[7] ; VGActSRAM:vtran|vR[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.272     ; 0.623      ;
; 0.819 ; SRAM:rm|rwdata[1] ; VGActSRAM:vtran|vB[1] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.269     ; 0.702      ;
; 0.822 ; SRAM:rm|rwdata[2] ; VGActSRAM:vtran|vB[2] ; clk100       ; VGA_Controller:v2|VGA_CLK ; 0.000        ; -0.269     ; 0.705      ;
+-------+-------------------+-----------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk100'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk100 ; Rise       ; clk100                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[13]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[14]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[15]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[16]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[17]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[18]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[19]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[19]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[1]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[2]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[3]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[4]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[5]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[6]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[7]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[8]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMADDR[9]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMCE            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMCE            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; SRAM:rm|BASERAMDATA[13]~reg0 ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk11'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk11 ; Rise       ; clk11                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|cnt[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|cnt[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk11 ; Rise       ; uart:u2|uart_clk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk11 ; Rise       ; uart:u2|uart_clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|cnt[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|cnt[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; u2|uart_clk|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; u2|uart_clk|clk        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_4'                                                                     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|addr[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|bt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|gt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hs       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hs       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hst      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|hst      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|rt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vs       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vs       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vst      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|vst      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|x[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_4 ; Rise       ; VGA_Controller:v2|y[7]     ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'uart:u2|uart_clk'                                                             ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|cnt2[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|gesture[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|reccnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|rx8bit[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; uart:u2|yaxis[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|cnt2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|cnt2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|gesture[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|gesture[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|reccnt[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|reccnt[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|uart_clk ; Rise       ; u2|rx8bit[5]|clk   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'VGA_Controller:v2|VGA_CLK'                                                                      ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vB[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vG[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; VGActSRAM:vtran|vR[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; v2|VGA_CLK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vB[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vG[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|VGA_CLK ; Rise       ; vtran|vR[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'VGA_Controller:v2|CLK_2'                                                                    ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|CLK_4   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|CLK_4   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|VGA_CLK ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; VGA_Controller:v2|VGA_CLK ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|CLK_4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|VGA_CLK|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_Controller:v2|CLK_2 ; Rise       ; v2|VGA_CLK|clk            ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'uart:u2|reccnt[0]'                                                                   ;
+-------+--------------+----------------+------------------+-------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+-------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|Equal1~0|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|draw|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|draw|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|reccnt[0]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|reccnt[0]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[31]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Fall       ; u2|tempData[31]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; u2|tempData[31]~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; u2|tempData[31]~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; uart:u2|draw              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; uart:u2|draw              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:u2|reccnt[0] ; Rise       ; uart:u2|tempData[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u2|reccnt[0] ; Rise       ; uart:u2|tempData[0]       ;
+-------+--------------+----------------+------------------+-------------------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+---------------+------------------+-------+-------+------------+------------------+
; Data Port     ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+---------------+------------------+-------+-------+------------+------------------+
; data_sram[*]  ; clk100           ; 2.251 ; 2.251 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; 2.248 ; 2.248 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; 2.083 ; 2.083 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; 2.116 ; 2.116 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; 2.251 ; 2.251 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; 2.205 ; 2.205 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; 1.994 ; 1.994 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; 1.903 ; 1.903 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; 2.071 ; 2.071 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; 2.008 ; 2.008 ; Rise       ; clk100           ;
; rst           ; clk100           ; 1.017 ; 1.017 ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; 2.183 ; 2.183 ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; 2.514 ; 2.514 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; data_sram[*]  ; clk100           ; -1.783 ; -1.783 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; -2.128 ; -2.128 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; -1.963 ; -1.963 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; -1.996 ; -1.996 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; -2.131 ; -2.131 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; -2.085 ; -2.085 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; -1.874 ; -1.874 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; -1.783 ; -1.783 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; -1.951 ; -1.951 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; -1.888 ; -1.888 ; Rise       ; clk100           ;
; rst           ; clk100           ; -0.083 ; -0.083 ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; -0.370 ; -0.370 ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; -2.016 ; -2.016 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 4.438 ; 4.438 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 5.319 ; 5.319 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 5.208 ; 5.208 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 5.319 ; 5.319 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 5.248 ; 5.248 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 5.393 ; 5.393 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 4.912 ; 4.912 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 5.062 ; 5.062 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 5.393 ; 5.393 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 5.223 ; 5.223 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 5.223 ; 5.223 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 5.151 ; 5.151 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 5.048 ; 5.048 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 4.562 ; 4.562 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 4.857 ; 4.857 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 4.715 ; 4.715 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 4.734 ; 4.734 ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 5.162 ; 5.162 ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 4.970 ; 4.970 ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 4.510 ; 4.510 ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 5.125 ; 5.125 ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 4.529 ; 4.529 ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 4.367 ; 4.367 ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 4.547 ; 4.547 ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 5.005 ; 5.005 ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 5.042 ; 5.042 ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 4.750 ; 4.750 ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 4.825 ; 4.825 ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 4.825 ; 4.825 ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 4.819 ; 4.819 ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 5.162 ; 5.162 ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 4.903 ; 4.903 ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 4.526 ; 4.526 ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 4.573 ; 4.573 ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 4.760 ; 4.760 ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 4.524 ; 4.524 ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 4.515 ; 4.515 ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 5.141 ; 5.141 ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 5.220 ; 5.220 ; Rise       ; clk100                  ;
;  data_sram[0]  ; clk100                  ; 4.815 ; 4.815 ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 4.381 ; 4.381 ; Rise       ; clk100                  ;
;  data_sram[2]  ; clk100                  ; 4.534 ; 4.534 ; Rise       ; clk100                  ;
;  data_sram[3]  ; clk100                  ; 4.821 ; 4.821 ; Rise       ; clk100                  ;
;  data_sram[4]  ; clk100                  ; 4.582 ; 4.582 ; Rise       ; clk100                  ;
;  data_sram[5]  ; clk100                  ; 4.454 ; 4.454 ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 4.417 ; 4.417 ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 4.337 ; 4.337 ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 4.073 ; 4.073 ; Rise       ; clk100                  ;
;  data_sram[9]  ; clk100                  ; 4.715 ; 4.715 ; Rise       ; clk100                  ;
;  data_sram[10] ; clk100                  ; 4.789 ; 4.789 ; Rise       ; clk100                  ;
;  data_sram[11] ; clk100                  ; 4.592 ; 4.592 ; Rise       ; clk100                  ;
;  data_sram[12] ; clk100                  ; 4.408 ; 4.408 ; Rise       ; clk100                  ;
;  data_sram[13] ; clk100                  ; 4.783 ; 4.783 ; Rise       ; clk100                  ;
;  data_sram[14] ; clk100                  ; 4.806 ; 4.806 ; Rise       ; clk100                  ;
;  data_sram[15] ; clk100                  ; 4.829 ; 4.829 ; Rise       ; clk100                  ;
;  data_sram[16] ; clk100                  ; 4.936 ; 4.936 ; Rise       ; clk100                  ;
;  data_sram[17] ; clk100                  ; 4.920 ; 4.920 ; Rise       ; clk100                  ;
;  data_sram[18] ; clk100                  ; 4.769 ; 4.769 ; Rise       ; clk100                  ;
;  data_sram[19] ; clk100                  ; 4.836 ; 4.836 ; Rise       ; clk100                  ;
;  data_sram[20] ; clk100                  ; 4.833 ; 4.833 ; Rise       ; clk100                  ;
;  data_sram[21] ; clk100                  ; 4.709 ; 4.709 ; Rise       ; clk100                  ;
;  data_sram[22] ; clk100                  ; 4.778 ; 4.778 ; Rise       ; clk100                  ;
;  data_sram[23] ; clk100                  ; 5.220 ; 5.220 ; Rise       ; clk100                  ;
;  data_sram[24] ; clk100                  ; 4.558 ; 4.558 ; Rise       ; clk100                  ;
;  data_sram[25] ; clk100                  ; 4.763 ; 4.763 ; Rise       ; clk100                  ;
;  data_sram[26] ; clk100                  ; 4.613 ; 4.613 ; Rise       ; clk100                  ;
;  data_sram[27] ; clk100                  ; 5.145 ; 5.145 ; Rise       ; clk100                  ;
;  data_sram[28] ; clk100                  ; 5.053 ; 5.053 ; Rise       ; clk100                  ;
;  data_sram[29] ; clk100                  ; 5.015 ; 5.015 ; Rise       ; clk100                  ;
;  data_sram[30] ; clk100                  ; 4.485 ; 4.485 ; Rise       ; clk100                  ;
;  data_sram[31] ; clk100                  ; 4.770 ; 4.770 ; Rise       ; clk100                  ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 4.438 ; 4.438 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 4.885 ; 4.885 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 4.944 ; 4.944 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 4.885 ; 4.885 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 4.904 ; 4.904 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 4.718 ; 4.718 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 4.769 ; 4.769 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 4.718 ; 4.718 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 4.929 ; 4.929 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 4.563 ; 4.563 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 4.942 ; 4.942 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 4.819 ; 4.819 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 4.563 ; 4.563 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 4.562 ; 4.562 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 4.857 ; 4.857 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 4.715 ; 4.715 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 4.734 ; 4.734 ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 4.367 ; 4.367 ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 4.970 ; 4.970 ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 4.510 ; 4.510 ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 5.125 ; 5.125 ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 4.529 ; 4.529 ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 4.367 ; 4.367 ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 4.547 ; 4.547 ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 5.005 ; 5.005 ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 5.042 ; 5.042 ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 4.750 ; 4.750 ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 4.825 ; 4.825 ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 4.825 ; 4.825 ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 4.819 ; 4.819 ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 5.162 ; 5.162 ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 4.903 ; 4.903 ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 4.526 ; 4.526 ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 4.573 ; 4.573 ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 4.760 ; 4.760 ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 4.524 ; 4.524 ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 4.515 ; 4.515 ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 5.141 ; 5.141 ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 4.073 ; 4.073 ; Rise       ; clk100                  ;
;  data_sram[0]  ; clk100                  ; 4.815 ; 4.815 ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 4.381 ; 4.381 ; Rise       ; clk100                  ;
;  data_sram[2]  ; clk100                  ; 4.534 ; 4.534 ; Rise       ; clk100                  ;
;  data_sram[3]  ; clk100                  ; 4.821 ; 4.821 ; Rise       ; clk100                  ;
;  data_sram[4]  ; clk100                  ; 4.582 ; 4.582 ; Rise       ; clk100                  ;
;  data_sram[5]  ; clk100                  ; 4.454 ; 4.454 ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 4.417 ; 4.417 ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 4.337 ; 4.337 ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 4.073 ; 4.073 ; Rise       ; clk100                  ;
;  data_sram[9]  ; clk100                  ; 4.715 ; 4.715 ; Rise       ; clk100                  ;
;  data_sram[10] ; clk100                  ; 4.789 ; 4.789 ; Rise       ; clk100                  ;
;  data_sram[11] ; clk100                  ; 4.592 ; 4.592 ; Rise       ; clk100                  ;
;  data_sram[12] ; clk100                  ; 4.408 ; 4.408 ; Rise       ; clk100                  ;
;  data_sram[13] ; clk100                  ; 4.783 ; 4.783 ; Rise       ; clk100                  ;
;  data_sram[14] ; clk100                  ; 4.806 ; 4.806 ; Rise       ; clk100                  ;
;  data_sram[15] ; clk100                  ; 4.829 ; 4.829 ; Rise       ; clk100                  ;
;  data_sram[16] ; clk100                  ; 4.936 ; 4.936 ; Rise       ; clk100                  ;
;  data_sram[17] ; clk100                  ; 4.920 ; 4.920 ; Rise       ; clk100                  ;
;  data_sram[18] ; clk100                  ; 4.769 ; 4.769 ; Rise       ; clk100                  ;
;  data_sram[19] ; clk100                  ; 4.836 ; 4.836 ; Rise       ; clk100                  ;
;  data_sram[20] ; clk100                  ; 4.833 ; 4.833 ; Rise       ; clk100                  ;
;  data_sram[21] ; clk100                  ; 4.709 ; 4.709 ; Rise       ; clk100                  ;
;  data_sram[22] ; clk100                  ; 4.778 ; 4.778 ; Rise       ; clk100                  ;
;  data_sram[23] ; clk100                  ; 5.220 ; 5.220 ; Rise       ; clk100                  ;
;  data_sram[24] ; clk100                  ; 4.558 ; 4.558 ; Rise       ; clk100                  ;
;  data_sram[25] ; clk100                  ; 4.763 ; 4.763 ; Rise       ; clk100                  ;
;  data_sram[26] ; clk100                  ; 4.613 ; 4.613 ; Rise       ; clk100                  ;
;  data_sram[27] ; clk100                  ; 5.145 ; 5.145 ; Rise       ; clk100                  ;
;  data_sram[28] ; clk100                  ; 5.053 ; 5.053 ; Rise       ; clk100                  ;
;  data_sram[29] ; clk100                  ; 5.015 ; 5.015 ; Rise       ; clk100                  ;
;  data_sram[30] ; clk100                  ; 4.485 ; 4.485 ; Rise       ; clk100                  ;
;  data_sram[31] ; clk100                  ; 4.770 ; 4.770 ; Rise       ; clk100                  ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 4.268 ;      ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 4.530 ;      ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 4.651 ;      ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 4.839 ;      ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 5.000 ;      ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 4.888 ;      ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 5.048 ;      ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 4.667 ;      ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 4.876 ;      ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 4.608 ;      ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 4.467 ;      ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 4.372 ;      ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 4.313 ;      ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 4.585 ;      ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 4.268 ;      ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 4.505 ;      ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 4.998 ;      ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 4.299 ;      ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 4.895 ;      ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 4.458 ;      ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 4.030 ;      ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 4.898 ;      ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 4.031 ;      ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 4.451 ;      ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 4.933 ;      ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 4.359 ;      ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 4.298 ;      ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 4.331 ;      ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 4.280 ;      ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 4.030 ;      ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 4.974 ;      ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 4.262 ;      ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 4.273 ;      ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 4.389 ;      ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 5.011 ;      ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 4.597 ;      ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 4.646 ;      ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 4.816 ;      ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 4.961 ;      ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 4.636 ;      ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 4.658 ;      ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 4.644 ;      ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 4.677 ;      ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 5.407 ;      ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 5.092 ;      ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 4.641 ;      ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 4.540 ;      ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 4.547 ;      ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 5.340 ;      ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 4.935 ;      ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 5.023 ;      ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 4.444 ;      ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 4.821 ;      ; Rise       ; clk100          ;
+----------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 4.268 ;      ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 4.530 ;      ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 4.651 ;      ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 4.839 ;      ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 5.000 ;      ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 4.888 ;      ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 5.048 ;      ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 4.667 ;      ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 4.876 ;      ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 4.608 ;      ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 4.467 ;      ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 4.372 ;      ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 4.313 ;      ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 4.585 ;      ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 4.268 ;      ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 4.505 ;      ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 4.998 ;      ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 4.299 ;      ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 4.895 ;      ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 4.458 ;      ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 4.030 ;      ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 4.898 ;      ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 4.031 ;      ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 4.451 ;      ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 4.933 ;      ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 4.359 ;      ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 4.298 ;      ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 4.331 ;      ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 4.280 ;      ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 4.030 ;      ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 4.974 ;      ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 4.262 ;      ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 4.273 ;      ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 4.389 ;      ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 5.011 ;      ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 4.597 ;      ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 4.646 ;      ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 4.816 ;      ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 4.961 ;      ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 4.636 ;      ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 4.658 ;      ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 4.644 ;      ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 4.677 ;      ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 5.407 ;      ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 5.092 ;      ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 4.641 ;      ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 4.540 ;      ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 4.547 ;      ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 5.340 ;      ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 4.935 ;      ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 5.023 ;      ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 4.444 ;      ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 4.821 ;      ; Rise       ; clk100          ;
+----------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 4.268     ;           ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 4.530     ;           ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 4.651     ;           ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 4.839     ;           ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 5.000     ;           ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 4.888     ;           ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 5.048     ;           ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 4.667     ;           ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 4.876     ;           ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 4.608     ;           ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 4.467     ;           ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 4.372     ;           ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 4.313     ;           ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 4.585     ;           ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 4.268     ;           ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 4.505     ;           ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 4.998     ;           ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 4.299     ;           ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 4.895     ;           ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 4.458     ;           ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 4.030     ;           ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 4.898     ;           ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 4.031     ;           ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 4.451     ;           ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 4.933     ;           ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 4.359     ;           ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 4.298     ;           ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 4.331     ;           ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 4.280     ;           ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 4.030     ;           ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 4.974     ;           ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 4.262     ;           ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 4.273     ;           ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 4.389     ;           ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 5.011     ;           ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 4.597     ;           ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 4.646     ;           ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 4.816     ;           ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 4.961     ;           ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 4.636     ;           ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 4.658     ;           ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 4.644     ;           ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 4.677     ;           ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 5.407     ;           ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 5.092     ;           ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 4.641     ;           ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 4.540     ;           ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 4.547     ;           ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 5.340     ;           ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 4.935     ;           ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 5.023     ;           ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 4.444     ;           ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 4.821     ;           ; Rise       ; clk100          ;
+----------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; addr_sram[*]   ; clk100     ; 4.268     ;           ; Rise       ; clk100          ;
;  addr_sram[0]  ; clk100     ; 4.530     ;           ; Rise       ; clk100          ;
;  addr_sram[1]  ; clk100     ; 4.651     ;           ; Rise       ; clk100          ;
;  addr_sram[2]  ; clk100     ; 4.839     ;           ; Rise       ; clk100          ;
;  addr_sram[3]  ; clk100     ; 5.000     ;           ; Rise       ; clk100          ;
;  addr_sram[4]  ; clk100     ; 4.888     ;           ; Rise       ; clk100          ;
;  addr_sram[5]  ; clk100     ; 5.048     ;           ; Rise       ; clk100          ;
;  addr_sram[6]  ; clk100     ; 4.667     ;           ; Rise       ; clk100          ;
;  addr_sram[7]  ; clk100     ; 4.876     ;           ; Rise       ; clk100          ;
;  addr_sram[8]  ; clk100     ; 4.608     ;           ; Rise       ; clk100          ;
;  addr_sram[9]  ; clk100     ; 4.467     ;           ; Rise       ; clk100          ;
;  addr_sram[10] ; clk100     ; 4.372     ;           ; Rise       ; clk100          ;
;  addr_sram[11] ; clk100     ; 4.313     ;           ; Rise       ; clk100          ;
;  addr_sram[12] ; clk100     ; 4.585     ;           ; Rise       ; clk100          ;
;  addr_sram[13] ; clk100     ; 4.268     ;           ; Rise       ; clk100          ;
;  addr_sram[14] ; clk100     ; 4.505     ;           ; Rise       ; clk100          ;
;  addr_sram[15] ; clk100     ; 4.998     ;           ; Rise       ; clk100          ;
;  addr_sram[16] ; clk100     ; 4.299     ;           ; Rise       ; clk100          ;
;  addr_sram[17] ; clk100     ; 4.895     ;           ; Rise       ; clk100          ;
;  addr_sram[18] ; clk100     ; 4.458     ;           ; Rise       ; clk100          ;
; data_sram[*]   ; clk100     ; 4.030     ;           ; Rise       ; clk100          ;
;  data_sram[0]  ; clk100     ; 4.898     ;           ; Rise       ; clk100          ;
;  data_sram[1]  ; clk100     ; 4.031     ;           ; Rise       ; clk100          ;
;  data_sram[2]  ; clk100     ; 4.451     ;           ; Rise       ; clk100          ;
;  data_sram[3]  ; clk100     ; 4.933     ;           ; Rise       ; clk100          ;
;  data_sram[4]  ; clk100     ; 4.359     ;           ; Rise       ; clk100          ;
;  data_sram[5]  ; clk100     ; 4.298     ;           ; Rise       ; clk100          ;
;  data_sram[6]  ; clk100     ; 4.331     ;           ; Rise       ; clk100          ;
;  data_sram[7]  ; clk100     ; 4.280     ;           ; Rise       ; clk100          ;
;  data_sram[8]  ; clk100     ; 4.030     ;           ; Rise       ; clk100          ;
;  data_sram[9]  ; clk100     ; 4.974     ;           ; Rise       ; clk100          ;
;  data_sram[10] ; clk100     ; 4.262     ;           ; Rise       ; clk100          ;
;  data_sram[11] ; clk100     ; 4.273     ;           ; Rise       ; clk100          ;
;  data_sram[12] ; clk100     ; 4.389     ;           ; Rise       ; clk100          ;
;  data_sram[13] ; clk100     ; 5.011     ;           ; Rise       ; clk100          ;
;  data_sram[14] ; clk100     ; 4.597     ;           ; Rise       ; clk100          ;
;  data_sram[15] ; clk100     ; 4.646     ;           ; Rise       ; clk100          ;
;  data_sram[16] ; clk100     ; 4.816     ;           ; Rise       ; clk100          ;
;  data_sram[17] ; clk100     ; 4.961     ;           ; Rise       ; clk100          ;
;  data_sram[18] ; clk100     ; 4.636     ;           ; Rise       ; clk100          ;
;  data_sram[19] ; clk100     ; 4.658     ;           ; Rise       ; clk100          ;
;  data_sram[20] ; clk100     ; 4.644     ;           ; Rise       ; clk100          ;
;  data_sram[21] ; clk100     ; 4.677     ;           ; Rise       ; clk100          ;
;  data_sram[22] ; clk100     ; 5.407     ;           ; Rise       ; clk100          ;
;  data_sram[23] ; clk100     ; 5.092     ;           ; Rise       ; clk100          ;
;  data_sram[24] ; clk100     ; 4.641     ;           ; Rise       ; clk100          ;
;  data_sram[25] ; clk100     ; 4.540     ;           ; Rise       ; clk100          ;
;  data_sram[26] ; clk100     ; 4.547     ;           ; Rise       ; clk100          ;
;  data_sram[27] ; clk100     ; 5.340     ;           ; Rise       ; clk100          ;
;  data_sram[28] ; clk100     ; 4.935     ;           ; Rise       ; clk100          ;
;  data_sram[29] ; clk100     ; 5.023     ;           ; Rise       ; clk100          ;
;  data_sram[30] ; clk100     ; 4.444     ;           ; Rise       ; clk100          ;
;  data_sram[31] ; clk100     ; 4.821     ;           ; Rise       ; clk100          ;
+----------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+----------------------------+----------+---------+----------+---------+---------------------+
; Clock                      ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack           ; -7.618   ; -3.587  ; N/A      ; N/A     ; -1.941              ;
;  VGA_Controller:v2|CLK_2   ; 1.790    ; -2.689  ; N/A      ; N/A     ; -0.742              ;
;  VGA_Controller:v2|CLK_4   ; -4.373   ; 0.215   ; N/A      ; N/A     ; -0.742              ;
;  VGA_Controller:v2|VGA_CLK ; -1.298   ; 0.733   ; N/A      ; N/A     ; -0.742              ;
;  clk100                    ; -2.101   ; -3.180  ; N/A      ; N/A     ; -1.941              ;
;  clk11                     ; -2.387   ; 0.362   ; N/A      ; N/A     ; -1.941              ;
;  uart:u2|reccnt[0]         ; -7.618   ; 0.405   ; N/A      ; N/A     ; 0.500               ;
;  uart:u2|uart_clk          ; -4.656   ; -3.587  ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS            ; -486.879 ; -39.509 ; 0.0      ; 0.0     ; -354.106            ;
;  VGA_Controller:v2|CLK_2   ; 0.000    ; -5.135  ; N/A      ; N/A     ; -2.968              ;
;  VGA_Controller:v2|CLK_4   ; -166.482 ; 0.000   ; N/A      ; N/A     ; -75.684             ;
;  VGA_Controller:v2|VGA_CLK ; -10.636  ; 0.000   ; N/A      ; N/A     ; -13.356             ;
;  clk100                    ; -167.552 ; -23.564 ; N/A      ; N/A     ; -191.893            ;
;  clk11                     ; -17.687  ; 0.000   ; N/A      ; N/A     ; -19.749             ;
;  uart:u2|reccnt[0]         ; -10.278  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  uart:u2|uart_clk          ; -114.244 ; -13.101 ; N/A      ; N/A     ; -50.456             ;
+----------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+---------------+------------------+-------+-------+------------+------------------+
; Data Port     ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+---------------+------------------+-------+-------+------------+------------------+
; data_sram[*]  ; clk100           ; 5.314 ; 5.314 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; 5.070 ; 5.070 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; 4.832 ; 4.832 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; 4.923 ; 4.923 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; 5.314 ; 5.314 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; 5.074 ; 5.074 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; 4.664 ; 4.664 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; 4.323 ; 4.323 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; 4.850 ; 4.850 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; 4.742 ; 4.742 ; Rise       ; clk100           ;
; rst           ; clk100           ; 3.958 ; 3.958 ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; 5.823 ; 5.823 ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; 5.849 ; 5.849 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; data_sram[*]  ; clk100           ; -1.783 ; -1.783 ; Rise       ; clk100           ;
;  data_sram[0] ; clk100           ; -2.128 ; -2.128 ; Rise       ; clk100           ;
;  data_sram[1] ; clk100           ; -1.963 ; -1.963 ; Rise       ; clk100           ;
;  data_sram[2] ; clk100           ; -1.996 ; -1.996 ; Rise       ; clk100           ;
;  data_sram[3] ; clk100           ; -2.131 ; -2.131 ; Rise       ; clk100           ;
;  data_sram[4] ; clk100           ; -2.085 ; -2.085 ; Rise       ; clk100           ;
;  data_sram[5] ; clk100           ; -1.874 ; -1.874 ; Rise       ; clk100           ;
;  data_sram[6] ; clk100           ; -1.783 ; -1.783 ; Rise       ; clk100           ;
;  data_sram[7] ; clk100           ; -1.951 ; -1.951 ; Rise       ; clk100           ;
;  data_sram[8] ; clk100           ; -1.888 ; -1.888 ; Rise       ; clk100           ;
; rst           ; clk100           ; -0.083 ; -0.083 ; Rise       ; clk100           ;
; rst           ; uart:u2|uart_clk ; -0.370 ; -0.370 ; Rise       ; uart:u2|uart_clk ;
; rx            ; uart:u2|uart_clk ; -2.016 ; -2.016 ; Rise       ; uart:u2|uart_clk ;
+---------------+------------------+--------+--------+------------+------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 10.207 ; 10.207 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 12.765 ; 12.765 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 12.638 ; 12.638 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 12.765 ; 12.765 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 12.693 ; 12.693 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 13.035 ; 13.035 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 11.650 ; 11.650 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 12.810 ; 12.810 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 13.035 ; 13.035 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 12.646 ; 12.646 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 12.646 ; 12.646 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 12.391 ; 12.391 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 12.405 ; 12.405 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 10.593 ; 10.593 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 10.840 ; 10.840 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 10.560 ; 10.560 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 10.598 ; 10.598 ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 12.059 ; 12.059 ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 10.892 ; 10.892 ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 9.850  ; 9.850  ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 11.837 ; 11.837 ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 9.961  ; 9.961  ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 9.365  ; 9.365  ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 9.976  ; 9.976  ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 11.463 ; 11.463 ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 11.401 ; 11.401 ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 10.443 ; 10.443 ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 10.063 ; 10.063 ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 10.810 ; 10.810 ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 10.795 ; 10.795 ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 11.785 ; 11.785 ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 11.117 ; 11.117 ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 9.951  ; 9.951  ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 10.027 ; 10.027 ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 10.518 ; 10.518 ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 9.948  ; 9.948  ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 9.779  ; 9.779  ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 12.059 ; 12.059 ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 12.068 ; 12.068 ; Rise       ; clk100                  ;
;  data_sram[0]  ; clk100                  ; 10.789 ; 10.789 ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 9.546  ; 9.546  ; Rise       ; clk100                  ;
;  data_sram[2]  ; clk100                  ; 9.979  ; 9.979  ; Rise       ; clk100                  ;
;  data_sram[3]  ; clk100                  ; 10.799 ; 10.799 ; Rise       ; clk100                  ;
;  data_sram[4]  ; clk100                  ; 10.233 ; 10.233 ; Rise       ; clk100                  ;
;  data_sram[5]  ; clk100                  ; 9.852  ; 9.852  ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 9.602  ; 9.602  ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 9.478  ; 9.478  ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 8.534  ; 8.534  ; Rise       ; clk100                  ;
;  data_sram[9]  ; clk100                  ; 10.346 ; 10.346 ; Rise       ; clk100                  ;
;  data_sram[10] ; clk100                  ; 10.534 ; 10.534 ; Rise       ; clk100                  ;
;  data_sram[11] ; clk100                  ; 10.249 ; 10.249 ; Rise       ; clk100                  ;
;  data_sram[12] ; clk100                  ; 9.616  ; 9.616  ; Rise       ; clk100                  ;
;  data_sram[13] ; clk100                  ; 10.690 ; 10.690 ; Rise       ; clk100                  ;
;  data_sram[14] ; clk100                  ; 10.979 ; 10.979 ; Rise       ; clk100                  ;
;  data_sram[15] ; clk100                  ; 11.007 ; 11.007 ; Rise       ; clk100                  ;
;  data_sram[16] ; clk100                  ; 11.419 ; 11.419 ; Rise       ; clk100                  ;
;  data_sram[17] ; clk100                  ; 11.341 ; 11.341 ; Rise       ; clk100                  ;
;  data_sram[18] ; clk100                  ; 10.921 ; 10.921 ; Rise       ; clk100                  ;
;  data_sram[19] ; clk100                  ; 11.014 ; 11.014 ; Rise       ; clk100                  ;
;  data_sram[20] ; clk100                  ; 11.000 ; 11.000 ; Rise       ; clk100                  ;
;  data_sram[21] ; clk100                  ; 10.638 ; 10.638 ; Rise       ; clk100                  ;
;  data_sram[22] ; clk100                  ; 10.596 ; 10.596 ; Rise       ; clk100                  ;
;  data_sram[23] ; clk100                  ; 11.739 ; 11.739 ; Rise       ; clk100                  ;
;  data_sram[24] ; clk100                  ; 9.917  ; 9.917  ; Rise       ; clk100                  ;
;  data_sram[25] ; clk100                  ; 10.705 ; 10.705 ; Rise       ; clk100                  ;
;  data_sram[26] ; clk100                  ; 10.290 ; 10.290 ; Rise       ; clk100                  ;
;  data_sram[27] ; clk100                  ; 12.068 ; 12.068 ; Rise       ; clk100                  ;
;  data_sram[28] ; clk100                  ; 11.544 ; 11.544 ; Rise       ; clk100                  ;
;  data_sram[29] ; clk100                  ; 11.670 ; 11.670 ; Rise       ; clk100                  ;
;  data_sram[30] ; clk100                  ; 9.902  ; 9.902  ; Rise       ; clk100                  ;
;  data_sram[31] ; clk100                  ; 10.645 ; 10.645 ; Rise       ; clk100                  ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; hso            ; VGA_Controller:v2|CLK_4 ; 4.438 ; 4.438 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; oblue[*]       ; VGA_Controller:v2|CLK_4 ; 4.885 ; 4.885 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[0]      ; VGA_Controller:v2|CLK_4 ; 4.944 ; 4.944 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[1]      ; VGA_Controller:v2|CLK_4 ; 4.885 ; 4.885 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  oblue[2]      ; VGA_Controller:v2|CLK_4 ; 4.904 ; 4.904 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ogreen[*]      ; VGA_Controller:v2|CLK_4 ; 4.718 ; 4.718 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[0]     ; VGA_Controller:v2|CLK_4 ; 4.769 ; 4.769 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[1]     ; VGA_Controller:v2|CLK_4 ; 4.718 ; 4.718 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ogreen[2]     ; VGA_Controller:v2|CLK_4 ; 4.929 ; 4.929 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; ored[*]        ; VGA_Controller:v2|CLK_4 ; 4.563 ; 4.563 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[0]       ; VGA_Controller:v2|CLK_4 ; 4.942 ; 4.942 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[1]       ; VGA_Controller:v2|CLK_4 ; 4.819 ; 4.819 ; Rise       ; VGA_Controller:v2|CLK_4 ;
;  ored[2]       ; VGA_Controller:v2|CLK_4 ; 4.563 ; 4.563 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; vso            ; VGA_Controller:v2|CLK_4 ; 4.562 ; 4.562 ; Rise       ; VGA_Controller:v2|CLK_4 ;
; CE             ; clk100                  ; 4.857 ; 4.857 ; Rise       ; clk100                  ;
; OE             ; clk100                  ; 4.715 ; 4.715 ; Rise       ; clk100                  ;
; WE             ; clk100                  ; 4.734 ; 4.734 ; Rise       ; clk100                  ;
; addr_sram[*]   ; clk100                  ; 4.367 ; 4.367 ; Rise       ; clk100                  ;
;  addr_sram[0]  ; clk100                  ; 4.970 ; 4.970 ; Rise       ; clk100                  ;
;  addr_sram[1]  ; clk100                  ; 4.510 ; 4.510 ; Rise       ; clk100                  ;
;  addr_sram[2]  ; clk100                  ; 5.125 ; 5.125 ; Rise       ; clk100                  ;
;  addr_sram[3]  ; clk100                  ; 4.529 ; 4.529 ; Rise       ; clk100                  ;
;  addr_sram[4]  ; clk100                  ; 4.367 ; 4.367 ; Rise       ; clk100                  ;
;  addr_sram[5]  ; clk100                  ; 4.547 ; 4.547 ; Rise       ; clk100                  ;
;  addr_sram[6]  ; clk100                  ; 5.005 ; 5.005 ; Rise       ; clk100                  ;
;  addr_sram[7]  ; clk100                  ; 5.042 ; 5.042 ; Rise       ; clk100                  ;
;  addr_sram[8]  ; clk100                  ; 4.750 ; 4.750 ; Rise       ; clk100                  ;
;  addr_sram[9]  ; clk100                  ; 4.825 ; 4.825 ; Rise       ; clk100                  ;
;  addr_sram[10] ; clk100                  ; 4.825 ; 4.825 ; Rise       ; clk100                  ;
;  addr_sram[11] ; clk100                  ; 4.819 ; 4.819 ; Rise       ; clk100                  ;
;  addr_sram[12] ; clk100                  ; 5.162 ; 5.162 ; Rise       ; clk100                  ;
;  addr_sram[13] ; clk100                  ; 4.903 ; 4.903 ; Rise       ; clk100                  ;
;  addr_sram[14] ; clk100                  ; 4.526 ; 4.526 ; Rise       ; clk100                  ;
;  addr_sram[15] ; clk100                  ; 4.573 ; 4.573 ; Rise       ; clk100                  ;
;  addr_sram[16] ; clk100                  ; 4.760 ; 4.760 ; Rise       ; clk100                  ;
;  addr_sram[17] ; clk100                  ; 4.524 ; 4.524 ; Rise       ; clk100                  ;
;  addr_sram[18] ; clk100                  ; 4.515 ; 4.515 ; Rise       ; clk100                  ;
;  addr_sram[19] ; clk100                  ; 5.141 ; 5.141 ; Rise       ; clk100                  ;
; data_sram[*]   ; clk100                  ; 4.073 ; 4.073 ; Rise       ; clk100                  ;
;  data_sram[0]  ; clk100                  ; 4.815 ; 4.815 ; Rise       ; clk100                  ;
;  data_sram[1]  ; clk100                  ; 4.381 ; 4.381 ; Rise       ; clk100                  ;
;  data_sram[2]  ; clk100                  ; 4.534 ; 4.534 ; Rise       ; clk100                  ;
;  data_sram[3]  ; clk100                  ; 4.821 ; 4.821 ; Rise       ; clk100                  ;
;  data_sram[4]  ; clk100                  ; 4.582 ; 4.582 ; Rise       ; clk100                  ;
;  data_sram[5]  ; clk100                  ; 4.454 ; 4.454 ; Rise       ; clk100                  ;
;  data_sram[6]  ; clk100                  ; 4.417 ; 4.417 ; Rise       ; clk100                  ;
;  data_sram[7]  ; clk100                  ; 4.337 ; 4.337 ; Rise       ; clk100                  ;
;  data_sram[8]  ; clk100                  ; 4.073 ; 4.073 ; Rise       ; clk100                  ;
;  data_sram[9]  ; clk100                  ; 4.715 ; 4.715 ; Rise       ; clk100                  ;
;  data_sram[10] ; clk100                  ; 4.789 ; 4.789 ; Rise       ; clk100                  ;
;  data_sram[11] ; clk100                  ; 4.592 ; 4.592 ; Rise       ; clk100                  ;
;  data_sram[12] ; clk100                  ; 4.408 ; 4.408 ; Rise       ; clk100                  ;
;  data_sram[13] ; clk100                  ; 4.783 ; 4.783 ; Rise       ; clk100                  ;
;  data_sram[14] ; clk100                  ; 4.806 ; 4.806 ; Rise       ; clk100                  ;
;  data_sram[15] ; clk100                  ; 4.829 ; 4.829 ; Rise       ; clk100                  ;
;  data_sram[16] ; clk100                  ; 4.936 ; 4.936 ; Rise       ; clk100                  ;
;  data_sram[17] ; clk100                  ; 4.920 ; 4.920 ; Rise       ; clk100                  ;
;  data_sram[18] ; clk100                  ; 4.769 ; 4.769 ; Rise       ; clk100                  ;
;  data_sram[19] ; clk100                  ; 4.836 ; 4.836 ; Rise       ; clk100                  ;
;  data_sram[20] ; clk100                  ; 4.833 ; 4.833 ; Rise       ; clk100                  ;
;  data_sram[21] ; clk100                  ; 4.709 ; 4.709 ; Rise       ; clk100                  ;
;  data_sram[22] ; clk100                  ; 4.778 ; 4.778 ; Rise       ; clk100                  ;
;  data_sram[23] ; clk100                  ; 5.220 ; 5.220 ; Rise       ; clk100                  ;
;  data_sram[24] ; clk100                  ; 4.558 ; 4.558 ; Rise       ; clk100                  ;
;  data_sram[25] ; clk100                  ; 4.763 ; 4.763 ; Rise       ; clk100                  ;
;  data_sram[26] ; clk100                  ; 4.613 ; 4.613 ; Rise       ; clk100                  ;
;  data_sram[27] ; clk100                  ; 5.145 ; 5.145 ; Rise       ; clk100                  ;
;  data_sram[28] ; clk100                  ; 5.053 ; 5.053 ; Rise       ; clk100                  ;
;  data_sram[29] ; clk100                  ; 5.015 ; 5.015 ; Rise       ; clk100                  ;
;  data_sram[30] ; clk100                  ; 4.485 ; 4.485 ; Rise       ; clk100                  ;
;  data_sram[31] ; clk100                  ; 4.770 ; 4.770 ; Rise       ; clk100                  ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk11                     ; clk11                     ; 99       ; 0        ; 0        ; 0        ;
; clk100                    ; clk100                    ; 216      ; 0        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; clk100                    ; 34       ; 0        ; 0        ; 0        ;
; uart:u2|uart_clk          ; clk100                    ; 1        ; 1        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_2   ; clk100                    ; 1        ; 1        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; clk100                    ; 19       ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; clk100                    ; 1        ; 1        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; uart:u2|reccnt[0]         ; 136      ; 0        ; 0        ; 0        ;
; uart:u2|uart_clk          ; uart:u2|reccnt[0]         ; 154      ; 0        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; uart:u2|uart_clk          ; 22       ; 22       ; 0        ; 0        ;
; uart:u2|uart_clk          ; uart:u2|uart_clk          ; 218      ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_2   ; 2        ; 2        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4   ; 1067     ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4   ; 9        ; 0        ; 0        ; 0        ;
; clk100                    ; VGA_Controller:v2|VGA_CLK ; 9        ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk11                     ; clk11                     ; 99       ; 0        ; 0        ; 0        ;
; clk100                    ; clk100                    ; 216      ; 0        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; clk100                    ; 34       ; 0        ; 0        ; 0        ;
; uart:u2|uart_clk          ; clk100                    ; 1        ; 1        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_2   ; clk100                    ; 1        ; 1        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; clk100                    ; 19       ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; clk100                    ; 1        ; 1        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; uart:u2|reccnt[0]         ; 136      ; 0        ; 0        ; 0        ;
; uart:u2|uart_clk          ; uart:u2|reccnt[0]         ; 154      ; 0        ; 0        ; 0        ;
; uart:u2|reccnt[0]         ; uart:u2|uart_clk          ; 22       ; 22       ; 0        ; 0        ;
; uart:u2|uart_clk          ; uart:u2|uart_clk          ; 218      ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_2   ; 2        ; 2        ; 0        ; 0        ;
; VGA_Controller:v2|CLK_4   ; VGA_Controller:v2|CLK_4   ; 1067     ; 0        ; 0        ; 0        ;
; VGA_Controller:v2|VGA_CLK ; VGA_Controller:v2|CLK_4   ; 9        ; 0        ; 0        ; 0        ;
; clk100                    ; VGA_Controller:v2|VGA_CLK ; 9        ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 244   ; 244  ;
; Unconstrained Output Ports      ; 66    ; 66   ;
; Unconstrained Output Port Paths ; 135   ; 135  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sun May 26 10:08:03 2019
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name VGA_Controller:v2|CLK_4 VGA_Controller:v2|CLK_4
    Info (332105): create_clock -period 1.000 -name VGA_Controller:v2|CLK_2 VGA_Controller:v2|CLK_2
    Info (332105): create_clock -period 1.000 -name clk100 clk100
    Info (332105): create_clock -period 1.000 -name uart:u2|reccnt[0] uart:u2|reccnt[0]
    Info (332105): create_clock -period 1.000 -name uart:u2|uart_clk uart:u2|uart_clk
    Info (332105): create_clock -period 1.000 -name clk11 clk11
    Info (332105): create_clock -period 1.000 -name VGA_Controller:v2|VGA_CLK VGA_Controller:v2|VGA_CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.618
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.618       -10.278 uart:u2|reccnt[0] 
    Info (332119):    -4.656      -114.244 uart:u2|uart_clk 
    Info (332119):    -4.373      -166.482 VGA_Controller:v2|CLK_4 
    Info (332119):    -2.387       -17.687 clk11 
    Info (332119):    -2.101      -167.552 clk100 
    Info (332119):    -1.298       -10.636 VGA_Controller:v2|VGA_CLK 
    Info (332119):     2.680         0.000 VGA_Controller:v2|CLK_2 
Info (332146): Worst-case hold slack is -3.587
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.587        -7.077 uart:u2|uart_clk 
    Info (332119):    -3.180        -5.176 clk100 
    Info (332119):    -2.689        -5.135 VGA_Controller:v2|CLK_2 
    Info (332119):     0.486         0.000 uart:u2|reccnt[0] 
    Info (332119):     0.499         0.000 VGA_Controller:v2|CLK_4 
    Info (332119):     1.177         0.000 clk11 
    Info (332119):     1.872         0.000 VGA_Controller:v2|VGA_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -191.893 clk100 
    Info (332119):    -1.941       -19.749 clk11 
    Info (332119):    -0.742       -75.684 VGA_Controller:v2|CLK_4 
    Info (332119):    -0.742       -50.456 uart:u2|uart_clk 
    Info (332119):    -0.742       -13.356 VGA_Controller:v2|VGA_CLK 
    Info (332119):    -0.742        -2.968 VGA_Controller:v2|CLK_2 
    Info (332119):     0.500         0.000 uart:u2|reccnt[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.411
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.411        -3.208 uart:u2|reccnt[0] 
    Info (332119):    -1.436       -18.088 uart:u2|uart_clk 
    Info (332119):    -0.813       -24.988 VGA_Controller:v2|CLK_4 
    Info (332119):    -0.170        -0.271 clk11 
    Info (332119):    -0.088        -1.142 clk100 
    Info (332119):     0.058         0.000 VGA_Controller:v2|VGA_CLK 
    Info (332119):     1.790         0.000 VGA_Controller:v2|CLK_2 
Info (332146): Worst-case hold slack is -1.752
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.752       -23.564 clk100 
    Info (332119):    -1.726       -13.101 uart:u2|uart_clk 
    Info (332119):    -1.434        -2.844 VGA_Controller:v2|CLK_2 
    Info (332119):     0.215         0.000 VGA_Controller:v2|CLK_4 
    Info (332119):     0.362         0.000 clk11 
    Info (332119):     0.405         0.000 uart:u2|reccnt[0] 
    Info (332119):     0.733         0.000 VGA_Controller:v2|VGA_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -129.380 clk100 
    Info (332119):    -1.380       -13.380 clk11 
    Info (332119):    -0.500       -51.000 VGA_Controller:v2|CLK_4 
    Info (332119):    -0.500       -34.000 uart:u2|uart_clk 
    Info (332119):    -0.500        -9.000 VGA_Controller:v2|VGA_CLK 
    Info (332119):    -0.500        -2.000 VGA_Controller:v2|CLK_2 
    Info (332119):     0.500         0.000 uart:u2|reccnt[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4688 megabytes
    Info: Processing ended: Sun May 26 10:08:05 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


