# 2023. 12. 1. Debugging 기록 및 문제 해결 과정
- 2021-14725 오유신
---
## 문제가 해결된 과정 설명
- 원인이 도대체 뭔지 모르겠으나, `trafficTimer.v` 모듈에서 `time_country`, `time_yellow`를 update하는 always 구문을 clock과 sync하게 바꾼 결과 동작이 정상적으로 일어남을 확인.
- 관련하여 금요일 논리설계 수업이 진행중이었던 관계로, 조교님께 문의하였으나 논리적으로 코드가 말이 되나 이 always block의 sensivity list가 @(reg_count)였을 때는 되지만 @(posedge clock)으로 되었을 때는 되는 건지 모르겠다고 하심.
- 조교님께서는 '안 되었던 코드'를 이메일로 보내면, 살펴본 뒤에 관련하여 답변해주시겠다고 약속하심.

## 채점용 Test Case와 관련된 조교님 문의사항
- 우리의 최종 Verilog 코드에 따른 보드의 동작은 m, n 중 적어도 하나가 0일 때는 다음과 같음.
	- m만이 0인 경우 (즉, 차가 시골도로에 있더라도 '기다리지 않고 즉시 신호를 바꾸는 경우) 차가 있다고 주면 영원히 노란색 불이 점등됨 (말이 되는 동작으로 보임)
	- n만이 0인 경우 (즉, 황색등을 결코 점등하지 않는 경우) 차가 있다고 주면 두 신호가 적/녹이 진동함. (말이 됨)
	- m, n이 동시에 0인 경우, 모든 등이 동시에 점등됨 (이는 race condition)
- 그러나 조교님은 이 Lab의 채점에서 m, n은 반드시 0이 아닌 경우로 주어지는 경우에만 채점하신다고 하셨고, 채점의 대상이 되는 m과 n이 모두 0이 아닌 경우에는 모두 정상 동작하는 것을 확인하였음. 카카오톡으로 보낸 영상을 참조.

