headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
データセンター向けAI半導体のEsperantoが事業縮小、技術売却を模索（EE Times Japan）,https://news.yahoo.co.jp/articles/bdd133cb556fed15cbf425feddba65ce1590aebb,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20250710-00000058-it_eetimes-000-1-view.jpg?exp=10800,2025-07-10T19:15:12+09:00,2025-07-10T19:15:12+09:00,EE Times Japan,it_eetimes,EE Times Japan,1582,"（写真：EE Times Japan）
最近のUntether AIの市場撤退に続き、AIチップのスタートアップ企業であるEsperanto Technologies（以下、Esperanto）が、半導体事業を縮小していることが米国EE Timesの取材で分かった。RISC-Vデータセンターチップを手掛ける同社は、技術の売却先またはIP（Intellectual Property）のライセンス供与先を探しているところだ。従業員の大半が、既に退職しているという。
Esperanto Technologiesの第1世代AIチップ［クリックで拡大］
EsperantoのCEOであるArt Swift氏は、欧州の子会社を閉鎖することを明らかにした。同社は、スペインに大規模なエンジニアチームを保有し、セルビアには小規模な拠点を置いていた。
「競合企業から、驚異的な引き抜き攻撃」
Swift氏は「われわれは、当社のような小規模企業が提供できるものより2～3倍、あるいは4倍も高い条件を提示可能な資金力のある競合企業から、驚異的な引き抜き攻撃を受けた。われわれのチームは事実上壊滅した。非常に残念だが、対抗できなかった」と述べる。

　Esperantoは、米国カリフォルニア州マウンテンビューの本社でも、従業員を90％削減した。現在はSwift氏と、数名のエンジニアを含む少人数のチームが、同社の技術の売却またはライセンス供与や、潜在的な技術移転を支援するために残っているという。

　Swift氏は「複数社が、技術買収や非独占的なライセンス供与に強い関心を寄せている」と述べる。

　Esperantoは、データセンターAI推論向けに1000コアのRISC-Vチップを開発していた。当初はレコメンデーションワークロードに焦点を絞っていたが、2023年に高性能コンピューティング（HPC）および生成AIへと軸足を移した。同社は130億パラメータ規模の大規模言語モデル（LLM）を単一チップ上で実行でき、消費電力量は約25Wだったという。

　Swift氏は「われわれは非常に強力な大手顧客を確保し、パイプラインも構築していたため、非常に楽観的な見方をしている。今後もその状況が続いていくだろう」と述べる。

　同氏は「データセンターチップ向けのRISC-Vに対する市場の関心は依然として強い。特に欧州では、EUがRISC-Vべースの新しい半導体設計エコシステムに投資をしていることから、その傾向が顕著だ。しかし一方で、Esperantoの重要な利点であるエネルギー効率は、売りにすることが難しい」と述べる。
「誰もデータセンターの電力に関心を持っていない」
「われわれが市場で目の当たりにしたのは、信じられないことに誰もデータセンターの電力に関心を持っていないという事実だった。エネルギー効率はもともと、アピールすることが難しい。電力予算に制限がなければ、エネルギー効率はそれほど重要ではないからだ」（Swift氏）

　Esperantoのロードマップに含まれている第2世代のチップレットは、2026年にSamsung Electronicsの4nmプロセスで製造を開始する予定で、15～60Wの電力エンベロープでHPCワークロード向けにFP64の精度で最大16TFLOPSの演算性能（またはAI向けに最大256TFLOPSの8ビット演算）の実現を目指している。最大8個のチップレットをコパッケージ化するという。

　将来的に第3世代の技術では、チップレット当たりの演算性能が2倍に向上する見込みだ。Swift氏は「この技術を獲得することに高い関心が寄せられている」と述べている。

※米国EETimesの記事を翻訳、編集しました。
EE Times Japan",[],[]
「CMOS／スピントロニクス融合AI半導体」　エネルギー効率が50倍（EE Times Japan）,https://news.yahoo.co.jp/articles/742df678d8dc1553f7d50988702c09372ab270c0,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20250710-00000059-it_eetimes-000-1-view.jpg?exp=10800,2025-07-10T14:16:23+09:00,2025-07-10T14:16:23+09:00,EE Times Japan,it_eetimes,EE Times Japan,1001,"今回の事業が目指す多様な社会実装の概要［クリックで拡大］ 出所：NEDO他
TSMCの16nmFinFETプロセスを用いて試作

　東北大学とアイシンは2025年7月、大容量の磁気抵抗メモリ（MRAM）を集積したエッジAI向け実証チップとして「CMOS／スピントロニクス融合AI半導体」を開発したと発表した。従来に比べ、エネルギー効率を50倍以上に、起動時間を30分の1以下に、それぞれ改善できることを確認した。
実証チップの外観と回路ブロック図［クリックで拡大］ 出所：NEDO他
今回の研究は、エッジ領域に適したAI半導体デバイスの早期実現を目指して、新エネルギー・産業技術総合開発機構（NEDO）が取り組んでいる、「省エネAI半導体及びシステムに関する技術開発事業」の一環として行った。

　今回の研究では、東北大学がMRAMを用いた自動設計環境の構築や設計ツールの高度化に取り組み、重みメモリとしてMRAMを搭載したAIアクセラレーターを開発した。アイシンは、このAIアクセラレーターやアプリケーションプロセッサ、大容量MRAMおよび、周辺回路を集積して、画像認識などの機能を持つエッジAI向け実証チップを開発した。

　MRAM混載に対応したTSMCの16nmFinFETプロセスを用いて試作したこの実証チップには、アプリケーションプロセッサとして「Arm Cortex-A53デュアルコア」の他、AIアクセラレーターや内部メモリと重みメモリに合計32MバイトのMRAMなどを集積している。また、高速起動を可能にするコンパクトOSも同時に開発し、内部のMRAMに内蔵した。

　大容量MRAMをチップに内蔵したことで、電源をオンしてからOSを起動するまでの時間が、BOOTメモリやメインメモリを外付けしている場合に比べ、30分の1以下に短縮できた。また、電源オンからOSを起動し最初のAI処理完了までのエネルギー効率は、50倍以上も改善されることを確認した。

　実験では、開発した実証チップとメモリを外付けした従来チップを用い、それぞれの特性を評価した。この結果、エネルギー効率は従来チップの4.7624Jに対し、開発チップは0.0942Jであった。同様にOS起動時間は従来チップの2535.3ミリ秒に対し、開発チップは65.7ミリ秒で起動することを確認した。
EE Times Japan",[],[]
Si廃棄物とCO2からSiCパワー半導体材料を作製へ（EE Times Japan）,https://news.yahoo.co.jp/articles/3ad7569601d29abdc0d2ad4310ee018ea115fae0,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20250710-00000057-it_eetimes-000-1-view.jpg?exp=10800,2025-07-10T14:15:06+09:00,2025-07-10T14:15:06+09:00,EE Times Japan,it_eetimes,EE Times Japan,582,"（写真：EE Times Japan）
SiC粉末100トン当たりのCO2削減効果は110トン相当と試算

　レゾナックと東北大学大学院工学研究科は2025年7月、シリコン廃棄物（シリコンスラッジ）と二酸化炭素（CO2）を用いて、炭化ケイ素（SiC）パワー半導体材料を作製するための研究を共同で行うと発表した。
シリコンスラッジとCO2の再資源化イメージ［クリックで拡大］ 出所：レゾナック、東北大学
両者はこれまで、シリコンウエハーの製造工程で生じるシリコンスラッジとCO2をマイクロ波で加熱すれば、高純度のSiC粉末を合成できるプロセスを開発。その上で、再資源化したSiC粉末をSiC単結晶材料の成長用原料として活用するための基礎検討を行ってきた。

　今回、結晶の特性把握など基礎検討が完了したため、引き続きSiCパワー半導体材料の結晶成長に応用するための検討を本格的に始めることとした。開発する技術が実用化できれば、SiCパワー半導体は製品として省エネルギー化に貢献できるという。

　しかも、製造工程におけるCO2の排出量削減や、シリコンスラッジとCO2の再資源化など、ライフサイクル全体で環境負荷を低減することが可能となる。研究グループでは、SiC粉末100トン当たりのCO2削減効果は110トンに相当すると試算している。
EE Times Japan",[],[]
半導体工場の超純水用配管などをPFASフリー化へ（EE Times Japan）,https://news.yahoo.co.jp/articles/be6a0bd2e42355b179941b05b6a12ee5f3740280,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20250710-00000056-it_eetimes-000-1-view.jpg?exp=10800,2025-07-10T14:14:42+09:00,2025-07-10T14:14:42+09:00,EE Times Japan,it_eetimes,EE Times Japan,699,"（写真：EE Times Japan）
溶出性や微粒子発塵性、ガス透過性などはPVDF配管と同等性能

　栗田工業は2025年7月、低溶出性の非有機フッ素化合物系資材を用いた配管・継ぎ手を積水化学工業と共同で開発、半導体工場などに設置される超純水用配管などのPFAS（有機フッ素化合物系）フリー化にめどが立ったと発表した。
開発した資材の実証実験を行ったKIHの超純水製造装置［クリックで拡大］ 出所：栗田工業
PFASは水や油をはじく効果や耐薬品性、耐熱性に優れており、工場設備機器から消費者に向けた製品まで、幅広く採用されている。ところが、PFASの一部で有害性が指摘されており、水質や製造に関して規制が進んでいる。そこで同社も、PFASフリー部材の共同開発に取り組んできた。

　今回、低溶出性の超純水用配管などに向け、従来の有機フッ素樹脂（PVDF）に代わる資材として、積水化学工業が特殊オレフィン樹脂配管材を開発した。この資材を用いて配管や継ぎ手を試作した。

　栗田工業グループの研究開発・イノベーション創出拠点である「Kurita Innovation Hub（KIH）」に設置された超純水製造装置を用い、試作品の試験を行った。溶出性や微粒子発塵性、ガス透過性などを検証した結果、PVDFを用いた配管と同等性能であることを確認した。

　試作品の実用化に向け今後は、海外を含む複数ユーザーに対し超純水製造装置へ、PFASフリー配管などの導入を提案していく。さらに、半導体工場向け装置以外への導入も視野に入れ、新たな企業との共同開発にも取り組む考えである。
EE Times Japan",[],[]
