Info: Generated by version: 22.2 build 94
Info: Starting: Create simulation model
Info: qsys-generate C:\FDAS_PI17\FDAS_AGILEX_BLD_PI16_DDR_3_CONV_7_HSUM_1\Projects\SKA\altera\quartus\22.2\pcie_hip\PCIE_HIP_FDAS.qsys --simulation=VHDL --allow-mixed-language-simulation --simulator=MODELSIM --output-directory=C:\FDAS_PI17\FDAS_AGILEX_BLD_PI16_DDR_3_CONV_7_HSUM_1\Projects\SKA\altera\quartus\22.2\pcie_hip\PCIE_HIP_FDAS --family=Agilex --part=AGFB014R24B2E2V
Progress: Loading pcie_hip/PCIE_HIP_FDAS.qsys
Progress: Reading input file
Progress: Parameterizing module clock_bridge_0
Progress: Parameterizing module dma_rd_0
Progress: Parameterizing module dma_rd_1
Progress: Parameterizing module dma_rd_2
Progress: Parameterizing module dma_rd_3
Progress: Parameterizing module dma_wr_0
Progress: Parameterizing module dma_wr_1
Progress: Parameterizing module dma_wr_2
Progress: Parameterizing module dma_wr_3
Progress: Parameterizing module intel_pcie_ptile_mcdma_0
Progress: Parameterizing module reset_bridge_0
Progress: Parameterizing module rxm_bar2_0
Progress: Building connections
Progress: Parameterizing connections
Progress: Validating
Progress: Done reading input file
Info: PCIE_HIP_FDAS: "Transforming system: PCIE_HIP_FDAS"
Info: Interconnect is inserted between master intel_pcie_ptile_mcdma_0.rx_pio_master and slave rxm_bar2_0.s0 because the master has address signal 28 bit wide, but the slave is 22 bit wide.
Info: Interconnect is inserted between master intel_pcie_ptile_mcdma_0.rx_pio_master and slave rxm_bar2_0.s0 because the master has burstcount signal 4 bit wide, but the slave is 0 bit wide.
Info: PCIE_HIP_FDAS: "Naming system components in system: PCIE_HIP_FDAS"
Info: PCIE_HIP_FDAS: "Processing generation queue"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_clock_bridge_0"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_mm_wr_transparent_0"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_mm_wr_transparent_1"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_mm_wr_transparent_2"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_mm_wr_transparent_3"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_mm_rd_transparent_0"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_mm_rd_transparent_1"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_mm_rd_transparent_2"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_mm_rd_transparent_3"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_intel_pcie_ptile_mcdma_0"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_reset_bridge_0"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_mm_transparent_no_burst_pio_0"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_mm_interconnect_1920_u7axxza"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_mm_interconnect_1920_zfbcyaq"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_mm_interconnect_1920_j5ntm2y"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_master_translator_191_k2xt5fq"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_slave_translator_191_x56fcki"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_master_agent_191_mpbm6tq"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_slave_agent_191_ncfkfri"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_avalon_sc_fifo_1931_vhmcgqy"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_router_1921_p6xnp3a"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_router_1921_yiuwvbq"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_traffic_limiter_191_6blplji"
Info: my_altera_avalon_sc_fifo_dest_id_fifo: "Generating: my_altera_avalon_sc_fifo_dest_id_fifo"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_demultiplexer_1921_maph7pi"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_multiplexer_1921_jqhnmri"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_demultiplexer_1921_aex32mq"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_multiplexer_1921_li4dm4i"
Info: PCIE_HIP_FDAS: "Generating: altera_merlin_waitrequest_adapter"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_master_translator_191_q6cbhvi"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_router_1921_22ekohy"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_router_1921_j3ubbhi"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_demultiplexer_1921_wzxjsgi"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_master_translator_191_g7h47bq"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_router_1921_p3tohby"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_router_1921_uygknla"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_burst_adapter_1922_yda6ubq"
Info: my_altera_avalon_st_pipeline_stage: "Generating: my_altera_avalon_st_pipeline_stage"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_demultiplexer_1921_stkzihq"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_multiplexer_1921_zqlsx3q"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_multiplexer_1921_z42dfda"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_traffic_limiter_altera_avalon_sc_fifo_191_7rxde4i"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_burst_adapter_altera_avalon_st_pipeline_stage_1922_wyh7ycq"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_avalon_st_pipeline_stage_1920_zterisq"
Info: PCIE_HIP_FDAS: Done "PCIE_HIP_FDAS" with 43 modules, 47 files
Info: Generating the following file(s) for MODELSIM simulator in C:/FDAS_PI17/FDAS_AGILEX_BLD_PI16_DDR_3_CONV_7_HSUM_1/Projects/SKA/altera/quartus/22.2/pcie_hip/PCIE_HIP_FDAS/sim/ directory:
Info: 	common/modelsim_files.tcl
Info: For information on how to simulate your IP, see the explanatory comments in the simulator-specific subdirectories under C:/FDAS_PI17/FDAS_AGILEX_BLD_PI16_DDR_3_CONV_7_HSUM_1/Projects/SKA/altera/quartus/22.2/pcie_hip/PCIE_HIP_FDAS/sim/.
Info: Regenerate these scripts whenever you make any change to any Quartus-generated IP in your project.
Info: qsys-generate succeeded.
Info: Finished: Create simulation model
Info: Starting: Create simulation script
Info: sim-script-gen --system-file=C:\FDAS_PI17\FDAS_AGILEX_BLD_PI16_DDR_3_CONV_7_HSUM_1\Projects\SKA\altera\quartus\22.2\pcie_hip\PCIE_HIP_FDAS.qsys --simulator=MODELSIM --output-directory=C:/FDAS_PI17/FDAS_AGILEX_BLD_PI16_DDR_3_CONV_7_HSUM_1/Projects/SKA/altera/quartus/22.2/pcie_hip/PCIE_HIP_FDAS/sim/ --use-relative-paths=true
Info: Generating the following file(s) for MODELSIM simulator in C:/FDAS_PI17/FDAS_AGILEX_BLD_PI16_DDR_3_CONV_7_HSUM_1/Projects/SKA/altera/quartus/22.2/pcie_hip/PCIE_HIP_FDAS/sim/ directory:
Info: 	mentor/msim_setup.tcl
Info: For information on how to simulate your IP, see the explanatory comments in the simulator-specific subdirectories under C:/FDAS_PI17/FDAS_AGILEX_BLD_PI16_DDR_3_CONV_7_HSUM_1/Projects/SKA/altera/quartus/22.2/pcie_hip/PCIE_HIP_FDAS/sim/.
Info: Regenerate these scripts whenever you make any change to any Quartus-generated IP in your project.
Info: Finished: Create simulation script
Info: Starting: Create block symbol file (.bsf)
Info: qsys-generate C:\FDAS_PI17\FDAS_AGILEX_BLD_PI16_DDR_3_CONV_7_HSUM_1\Projects\SKA\altera\quartus\22.2\pcie_hip\PCIE_HIP_FDAS.qsys --block-symbol-file --output-directory=C:\FDAS_PI17\FDAS_AGILEX_BLD_PI16_DDR_3_CONV_7_HSUM_1\Projects\SKA\altera\quartus\22.2\pcie_hip\PCIE_HIP_FDAS --family=Agilex --part=AGFB014R24B2E2V
Progress: Loading pcie_hip/PCIE_HIP_FDAS.qsys
Progress: Reading input file
Progress: Parameterizing module clock_bridge_0
Progress: Parameterizing module dma_rd_0
Progress: Parameterizing module dma_rd_1
Progress: Parameterizing module dma_rd_2
Progress: Parameterizing module dma_rd_3
Progress: Parameterizing module dma_wr_0
Progress: Parameterizing module dma_wr_1
Progress: Parameterizing module dma_wr_2
Progress: Parameterizing module dma_wr_3
Progress: Parameterizing module intel_pcie_ptile_mcdma_0
Progress: Parameterizing module reset_bridge_0
Progress: Parameterizing module rxm_bar2_0
Progress: Building connections
Progress: Parameterizing connections
Progress: Validating
Progress: Done reading input file
Info: qsys-generate succeeded.
Info: Finished: Create block symbol file (.bsf)
Info: 
Info: Starting: Create HDL design files for synthesis
Info: qsys-generate C:\FDAS_PI17\FDAS_AGILEX_BLD_PI16_DDR_3_CONV_7_HSUM_1\Projects\SKA\altera\quartus\22.2\pcie_hip\PCIE_HIP_FDAS.qsys --synthesis=VHDL --output-directory=C:\FDAS_PI17\FDAS_AGILEX_BLD_PI16_DDR_3_CONV_7_HSUM_1\Projects\SKA\altera\quartus\22.2\pcie_hip\PCIE_HIP_FDAS --family=Agilex --part=AGFB014R24B2E2V
Progress: Loading pcie_hip/PCIE_HIP_FDAS.qsys
Progress: Reading input file
Progress: Parameterizing module clock_bridge_0
Progress: Parameterizing module dma_rd_0
Progress: Parameterizing module dma_rd_1
Progress: Parameterizing module dma_rd_2
Progress: Parameterizing module dma_rd_3
Progress: Parameterizing module dma_wr_0
Progress: Parameterizing module dma_wr_1
Progress: Parameterizing module dma_wr_2
Progress: Parameterizing module dma_wr_3
Progress: Parameterizing module intel_pcie_ptile_mcdma_0
Progress: Parameterizing module reset_bridge_0
Progress: Parameterizing module rxm_bar2_0
Progress: Building connections
Progress: Parameterizing connections
Progress: Validating
Progress: Done reading input file
Info: PCIE_HIP_FDAS: "Transforming system: PCIE_HIP_FDAS"
Info: Interconnect is inserted between master intel_pcie_ptile_mcdma_0.rx_pio_master and slave rxm_bar2_0.s0 because the master has address signal 28 bit wide, but the slave is 22 bit wide.
Info: Interconnect is inserted between master intel_pcie_ptile_mcdma_0.rx_pio_master and slave rxm_bar2_0.s0 because the master has burstcount signal 4 bit wide, but the slave is 0 bit wide.
Info: PCIE_HIP_FDAS: "Naming system components in system: PCIE_HIP_FDAS"
Info: PCIE_HIP_FDAS: "Processing generation queue"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_clock_bridge_0"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_mm_wr_transparent_0"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_mm_wr_transparent_1"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_mm_wr_transparent_2"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_mm_wr_transparent_3"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_mm_rd_transparent_0"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_mm_rd_transparent_1"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_mm_rd_transparent_2"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_mm_rd_transparent_3"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_intel_pcie_ptile_mcdma_0"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_reset_bridge_0"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_mm_transparent_no_burst_pio_0"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_mm_interconnect_1920_u7axxza"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_mm_interconnect_1920_zfbcyaq"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_mm_interconnect_1920_j5ntm2y"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_master_translator_191_k2xt5fq"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_slave_translator_191_x56fcki"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_master_agent_191_mpbm6tq"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_slave_agent_191_ncfkfri"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_avalon_sc_fifo_1931_vhmcgqy"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_router_1921_p6xnp3a"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_router_1921_yiuwvbq"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_traffic_limiter_191_6blplji"
Info: my_altera_avalon_sc_fifo_dest_id_fifo: "Generating: my_altera_avalon_sc_fifo_dest_id_fifo"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_demultiplexer_1921_maph7pi"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_multiplexer_1921_jqhnmri"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_demultiplexer_1921_aex32mq"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_multiplexer_1921_li4dm4i"
Info: PCIE_HIP_FDAS: "Generating: altera_merlin_waitrequest_adapter"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_master_translator_191_q6cbhvi"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_router_1921_22ekohy"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_router_1921_j3ubbhi"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_demultiplexer_1921_wzxjsgi"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_master_translator_191_g7h47bq"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_router_1921_p3tohby"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_router_1921_uygknla"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_burst_adapter_1922_yda6ubq"
Info: my_altera_avalon_st_pipeline_stage: "Generating: my_altera_avalon_st_pipeline_stage"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_demultiplexer_1921_stkzihq"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_multiplexer_1921_zqlsx3q"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_multiplexer_1921_z42dfda"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_traffic_limiter_altera_avalon_sc_fifo_191_7rxde4i"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_merlin_burst_adapter_altera_avalon_st_pipeline_stage_1922_wyh7ycq"
Info: PCIE_HIP_FDAS: "Generating: PCIE_HIP_FDAS_altera_avalon_st_pipeline_stage_1920_zterisq"
Info: PCIE_HIP_FDAS: Done "PCIE_HIP_FDAS" with 43 modules, 47 files
Info: qsys-generate succeeded.
Info: Finished: Create HDL design files for synthesis
