---
source_image: page_623.png
page_number: 623
model: model-run-olm-ocr
prompt_type: olmocr_technical
processing_time: 48.08
tokens: 11599
characters: 2397
timestamp: 2025-12-24T06:49:47.203020
finish_reason: stop
---

Рисунок 29.17 Устройство побитового сложения. Между i-м и (i+1)-м импульсами на входы сумматора FA поступают значения ai и bi извне и значение ci из регистра. Сумматор вычисляет значения si и ci+1; последнее запоминается в регистре для следующего шага. В начальный момент регистр содержит значение c0 = 0. На рисунках (a)-(e) показаны пять этапов сложения чисел a = ⟨1011⟩ и b = ⟨1001⟩

(clocked circuits). Такая схема содержит один или несколько регистров (элементов задержки), а также схему из функциональных элементов, входами которой являются, помимо входов тактированной схемы, выходы регистров. Её выходы служат выходами тактированной схемы, а также входами регистров. Как и раньше, схема из функциональных элементов не должна иметь циклов (обратная связь осуществляется только через элементы задержки).

Элемент задержки, или регистр (register) получает сигналы тактового генератора (clock), который через равные промежутки времени выдаёт тактовые импульсы (ticks). Мы считаем, что наши схемы имеют общий для всех регистров тактовый генератор (globally clocked circuits).

При каждом импульсе регистр запоминает текущее значение на входе. Вслед за этим это значение появляется на выходе, и тем самым поступает на входы схемы из функциональных элементов. Выходные значения этой схемы поступают на входы регистров, но не воспринимаются ими до следующего тактового импульса.

Схема, изображённая на рис. 29.17, называется устройством побитового сложения (bit-serial adder). Чтобы схема работала правильно, период между импульсами должен быть не меньше задержки сумматора (иначе к следующему тику не будет готов выходной бит переноса). Значения на входы подаются с интервалом в один период. В момент первого тактового импульса на входы сумматора подаются значения a0, b0 и 0 (рис. 29.17 (a); мы предполагаем, в начальном состоянии на выходе регистра имеется значение 0). На выходе через некоторое время появляются бит суммы s0 (который выдаётся наружу) и бит переноса c1. Бит переноса поступает (по проводу) на вход регистра, но лишь после второго импульса появляется на выходе регистра. Вместе со значениями a1 и b1 он даёт на выходе s1 и c2 (рис. 29.17(b)) и т. д. Так продолжается, пока не будут обработаны все разряды слагаемых, после чего на входы подаются нули (an = 0, bn = 0), и на выход подаётся старший разряд суммы (совпадающий с последним битом переноса; sn = cn) см. рис. 29.17(e).