(* use_dsp48="no" *) (* use_dsp="no" *) module top
#(parameter param9 = (((8'hab) << {((8'ha4) < (8'h9c))}) ? ((((8'h9e) ? (8'ha2) : (8'hae)) ? ((8'hae) ? (8'ha3) : (8'ha5)) : ((8'haa) ? (8'ha2) : (8'haf))) ^~ (^~(+(8'haf)))) : (8'ha8)))
(y, clk, wire3, wire2, wire1, wire0);
  output wire [(32'h2c):(32'h0)] y;
  input wire [(1'h0):(1'h0)] clk;
  input wire signed [(3'h6):(1'h0)] wire3;
  input wire signed [(3'h6):(1'h0)] wire2;
  input wire signed [(3'h5):(1'h0)] wire1;
  input wire [(2'h3):(1'h0)] wire0;
  wire signed [(4'ha):(1'h0)] wire8;
  wire [(3'h6):(1'h0)] wire7;
  wire [(4'h8):(1'h0)] wire6;
  wire [(4'h8):(1'h0)] wire5;
  wire [(4'hb):(1'h0)] wire4;
  assign y = {wire8, wire7, wire6, wire5, wire4, (1'h0)};
  assign wire4 = (^~((8'ha5) >> ((wire0 ? wire3 : wire2) ?
                     (wire2 ? (8'hac) : (8'h9d)) : (~(8'hab)))));
  assign wire5 = (~|(8'hae));
  assign wire6 = (wire1 ?
                     wire0[(1'h0):(1'h0)] : $signed((((8'hab) ^~ (8'ha5)) ?
                         wire2 : (8'haa))));
  assign wire7 = $signed(wire6[(2'h2):(1'h1)]);
  assign wire8 = $unsigned(wire3);
endmodule