TimeQuest Timing Analyzer report for lab5
Tue Apr 10 09:03:37 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Recovery: 'clock'
 15. Slow 1200mV 85C Model Removal: 'clock'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clock'
 29. Slow 1200mV 0C Model Hold: 'clock'
 30. Slow 1200mV 0C Model Recovery: 'clock'
 31. Slow 1200mV 0C Model Removal: 'clock'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clock'
 44. Fast 1200mV 0C Model Hold: 'clock'
 45. Fast 1200mV 0C Model Recovery: 'clock'
 46. Fast 1200mV 0C Model Removal: 'clock'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; lab5                                               ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 245.46 MHz ; 245.46 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -3.074 ; -235.942           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.440 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clock ; 0.087 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; -0.043 ; -0.344               ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -171.335                         ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                    ;
+--------+-------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.074 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r3|Q[1]  ; clock        ; clock       ; 1.000        ; -0.115     ; 3.977      ;
; -3.064 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r3|Q[2]  ; clock        ; clock       ; 1.000        ; -0.390     ; 3.692      ;
; -3.064 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.390     ; 3.692      ;
; -2.991 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r1|Q[0]  ; clock        ; clock       ; 1.000        ; -0.173     ; 3.836      ;
; -2.972 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r3|Q[1]  ; clock        ; clock       ; 1.000        ; -0.115     ; 3.875      ;
; -2.962 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r3|Q[2]  ; clock        ; clock       ; 1.000        ; -0.390     ; 3.590      ;
; -2.962 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.390     ; 3.590      ;
; -2.948 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r2|Q[1]  ; clock        ; clock       ; 1.000        ; -0.074     ; 3.892      ;
; -2.925 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r5|Q[0]  ; clock        ; clock       ; 1.000        ; -0.207     ; 3.736      ;
; -2.925 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; -0.207     ; 3.736      ;
; -2.925 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r5|Q[1]  ; clock        ; clock       ; 1.000        ; -0.207     ; 3.736      ;
; -2.925 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r5|Q[3]  ; clock        ; clock       ; 1.000        ; -0.207     ; 3.736      ;
; -2.900 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r11|Q[0] ; clock        ; clock       ; 1.000        ; -0.146     ; 3.772      ;
; -2.900 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r11|Q[2] ; clock        ; clock       ; 1.000        ; -0.146     ; 3.772      ;
; -2.900 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r11|Q[1] ; clock        ; clock       ; 1.000        ; -0.146     ; 3.772      ;
; -2.900 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r11|Q[3] ; clock        ; clock       ; 1.000        ; -0.146     ; 3.772      ;
; -2.893 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r1|Q[0]  ; clock        ; clock       ; 1.000        ; -0.173     ; 3.738      ;
; -2.875 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; -0.103     ; 3.790      ;
; -2.860 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; -0.183     ; 3.695      ;
; -2.860 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; -0.183     ; 3.695      ;
; -2.860 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; -0.183     ; 3.695      ;
; -2.846 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r2|Q[1]  ; clock        ; clock       ; 1.000        ; -0.074     ; 3.790      ;
; -2.828 ; regN:if_id_inst|Q[18]   ; regN:id_ex_src2|Q[1]           ; clock        ; clock       ; 1.000        ; -0.114     ; 3.732      ;
; -2.827 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r5|Q[0]  ; clock        ; clock       ; 1.000        ; -0.207     ; 3.638      ;
; -2.827 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; -0.207     ; 3.638      ;
; -2.827 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r5|Q[1]  ; clock        ; clock       ; 1.000        ; -0.207     ; 3.638      ;
; -2.827 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r5|Q[3]  ; clock        ; clock       ; 1.000        ; -0.207     ; 3.638      ;
; -2.824 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; -0.103     ; 3.739      ;
; -2.809 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; -0.183     ; 3.644      ;
; -2.809 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; -0.183     ; 3.644      ;
; -2.809 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; -0.183     ; 3.644      ;
; -2.806 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r3|Q[0]  ; clock        ; clock       ; 1.000        ; -0.109     ; 3.715      ;
; -2.803 ; regN:if_id_inst|Q[19]   ; regN:id_ex_src2|Q[2]           ; clock        ; clock       ; 1.000        ; -0.177     ; 3.644      ;
; -2.800 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; -0.103     ; 3.715      ;
; -2.798 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r11|Q[0] ; clock        ; clock       ; 1.000        ; -0.146     ; 3.670      ;
; -2.798 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r11|Q[2] ; clock        ; clock       ; 1.000        ; -0.146     ; 3.670      ;
; -2.798 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r11|Q[1] ; clock        ; clock       ; 1.000        ; -0.146     ; 3.670      ;
; -2.798 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r11|Q[3] ; clock        ; clock       ; 1.000        ; -0.146     ; 3.670      ;
; -2.786 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; -0.183     ; 3.621      ;
; -2.786 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; -0.183     ; 3.621      ;
; -2.786 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; -0.183     ; 3.621      ;
; -2.780 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; -0.162     ; 3.636      ;
; -2.780 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 1.000        ; -0.162     ; 3.636      ;
; -2.780 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; -0.162     ; 3.636      ;
; -2.780 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r4|Q[3]  ; clock        ; clock       ; 1.000        ; -0.162     ; 3.636      ;
; -2.771 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r2|Q[1]  ; clock        ; clock       ; 1.000        ; -0.074     ; 3.715      ;
; -2.757 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r9|Q[0]  ; clock        ; clock       ; 1.000        ; -0.152     ; 3.623      ;
; -2.757 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r9|Q[2]  ; clock        ; clock       ; 1.000        ; -0.152     ; 3.623      ;
; -2.757 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r9|Q[1]  ; clock        ; clock       ; 1.000        ; -0.152     ; 3.623      ;
; -2.757 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r9|Q[3]  ; clock        ; clock       ; 1.000        ; -0.152     ; 3.623      ;
; -2.738 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r2|Q[0]  ; clock        ; clock       ; 1.000        ; -0.180     ; 3.576      ;
; -2.727 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r0|Q[0]  ; clock        ; clock       ; 1.000        ; -0.139     ; 3.606      ;
; -2.727 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r0|Q[2]  ; clock        ; clock       ; 1.000        ; -0.139     ; 3.606      ;
; -2.727 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r0|Q[1]  ; clock        ; clock       ; 1.000        ; -0.139     ; 3.606      ;
; -2.704 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r3|Q[0]  ; clock        ; clock       ; 1.000        ; -0.109     ; 3.613      ;
; -2.703 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r8|Q[2]  ; clock        ; clock       ; 1.000        ; -0.106     ; 3.615      ;
; -2.703 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r8|Q[1]  ; clock        ; clock       ; 1.000        ; -0.106     ; 3.615      ;
; -2.703 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r8|Q[0]  ; clock        ; clock       ; 1.000        ; -0.106     ; 3.615      ;
; -2.703 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r8|Q[3]  ; clock        ; clock       ; 1.000        ; -0.106     ; 3.615      ;
; -2.698 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; -0.103     ; 3.613      ;
; -2.695 ; regN:if_id_inst|Q[18]   ; regN:id_ex_src2|Q[2]           ; clock        ; clock       ; 1.000        ; -0.177     ; 3.536      ;
; -2.694 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r9|Q[0]  ; clock        ; clock       ; 1.000        ; -0.152     ; 3.560      ;
; -2.694 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r9|Q[2]  ; clock        ; clock       ; 1.000        ; -0.152     ; 3.560      ;
; -2.694 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r9|Q[1]  ; clock        ; clock       ; 1.000        ; -0.152     ; 3.560      ;
; -2.694 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r9|Q[3]  ; clock        ; clock       ; 1.000        ; -0.152     ; 3.560      ;
; -2.684 ; regN:ex_mem_result|Q[2] ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.359     ; 3.343      ;
; -2.683 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; -0.183     ; 3.518      ;
; -2.683 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; -0.183     ; 3.518      ;
; -2.683 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; -0.183     ; 3.518      ;
; -2.682 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; -0.162     ; 3.538      ;
; -2.682 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 1.000        ; -0.162     ; 3.538      ;
; -2.682 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; -0.162     ; 3.538      ;
; -2.682 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r4|Q[3]  ; clock        ; clock       ; 1.000        ; -0.162     ; 3.538      ;
; -2.678 ; regN:if_id_inst|Q[18]   ; register_file:rf|regN:r3|Q[1]  ; clock        ; clock       ; 1.000        ; -0.115     ; 3.581      ;
; -2.671 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r1|Q[0]  ; clock        ; clock       ; 1.000        ; -0.173     ; 3.516      ;
; -2.668 ; regN:if_id_inst|Q[18]   ; register_file:rf|regN:r3|Q[2]  ; clock        ; clock       ; 1.000        ; -0.390     ; 3.296      ;
; -2.668 ; regN:if_id_inst|Q[18]   ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.390     ; 3.296      ;
; -2.665 ; regN:ex_mem_result|Q[3] ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.359     ; 3.324      ;
; -2.665 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r0|Q[3]  ; clock        ; clock       ; 1.000        ; -0.172     ; 3.511      ;
; -2.660 ; regN:if_id_inst|Q[17]   ; regN:id_ex_src2|Q[0]           ; clock        ; clock       ; 1.000        ; -0.025     ; 3.653      ;
; -2.658 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r6|Q[0]  ; clock        ; clock       ; 1.000        ; -0.139     ; 3.537      ;
; -2.658 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r6|Q[2]  ; clock        ; clock       ; 1.000        ; -0.139     ; 3.537      ;
; -2.658 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r6|Q[1]  ; clock        ; clock       ; 1.000        ; -0.139     ; 3.537      ;
; -2.658 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r6|Q[3]  ; clock        ; clock       ; 1.000        ; -0.139     ; 3.537      ;
; -2.655 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r9|Q[0]  ; clock        ; clock       ; 1.000        ; -0.152     ; 3.521      ;
; -2.655 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r9|Q[2]  ; clock        ; clock       ; 1.000        ; -0.152     ; 3.521      ;
; -2.655 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r9|Q[1]  ; clock        ; clock       ; 1.000        ; -0.152     ; 3.521      ;
; -2.655 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r9|Q[3]  ; clock        ; clock       ; 1.000        ; -0.152     ; 3.521      ;
; -2.653 ; regN:if_id_inst|Q[17]   ; regN:id_ex_src2|Q[3]           ; clock        ; clock       ; 1.000        ; -0.051     ; 3.620      ;
; -2.652 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r8|Q[2]  ; clock        ; clock       ; 1.000        ; -0.106     ; 3.564      ;
; -2.652 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r8|Q[1]  ; clock        ; clock       ; 1.000        ; -0.106     ; 3.564      ;
; -2.652 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r8|Q[0]  ; clock        ; clock       ; 1.000        ; -0.106     ; 3.564      ;
; -2.652 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r8|Q[3]  ; clock        ; clock       ; 1.000        ; -0.106     ; 3.564      ;
; -2.643 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r9|Q[0]  ; clock        ; clock       ; 1.000        ; -0.152     ; 3.509      ;
; -2.643 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r9|Q[2]  ; clock        ; clock       ; 1.000        ; -0.152     ; 3.509      ;
; -2.643 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r9|Q[1]  ; clock        ; clock       ; 1.000        ; -0.152     ; 3.509      ;
; -2.643 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r9|Q[3]  ; clock        ; clock       ; 1.000        ; -0.152     ; 3.509      ;
; -2.640 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r1|Q[0]  ; clock        ; clock       ; 1.000        ; -0.173     ; 3.485      ;
; -2.636 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r2|Q[0]  ; clock        ; clock       ; 1.000        ; -0.180     ; 3.474      ;
; -2.629 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r0|Q[0]  ; clock        ; clock       ; 1.000        ; -0.139     ; 3.508      ;
+--------+-------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                           ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; regN:pc|Q[1]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; regN:pc|Q[2]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.043      ; 0.669      ;
; 0.445 ; regN:pc|Q[0]                   ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.043      ; 0.674      ;
; 0.461 ; reg1:id_ex_regwrite|Q          ; reg1:ex_mem_RegWrite|Q         ; clock        ; clock       ; 0.000        ; 0.048      ; 0.695      ;
; 0.462 ; regN:if_id_pc|Q[2]             ; regN:id_ex_pc|Q[2]             ; clock        ; clock       ; 0.000        ; 0.048      ; 0.696      ;
; 0.463 ; regN:if_id_pc|Q[0]             ; regN:id_ex_pc|Q[0]             ; clock        ; clock       ; 0.000        ; 0.048      ; 0.697      ;
; 0.463 ; reg1:id_ex_regdst|Q            ; reg1:ex_mem_regdst|Q           ; clock        ; clock       ; 0.000        ; 0.048      ; 0.697      ;
; 0.463 ; regN:id_ex_pc|Q[2]             ; regN:ex_mem_pc|Q[2]            ; clock        ; clock       ; 0.000        ; 0.048      ; 0.697      ;
; 0.463 ; regN:ex_mem_pc|Q[2]            ; regN:mem_wb_pc|Q[2]            ; clock        ; clock       ; 0.000        ; 0.048      ; 0.697      ;
; 0.464 ; regN:if_id_pc|Q[1]             ; regN:id_ex_pc|Q[1]             ; clock        ; clock       ; 0.000        ; 0.048      ; 0.698      ;
; 0.507 ; regN:pc|Q[1]                   ; regN:if_id_pc|Q[2]             ; clock        ; clock       ; 0.000        ; 0.048      ; 0.741      ;
; 0.507 ; regN:if_id_pc|Q[3]             ; regN:id_ex_pc|Q[3]             ; clock        ; clock       ; 0.000        ; 0.165      ; 0.858      ;
; 0.508 ; regN:pc|Q[1]                   ; regN:if_id_pc|Q[1]             ; clock        ; clock       ; 0.000        ; 0.048      ; 0.742      ;
; 0.585 ; regN:id_ex_pc|Q[0]             ; regN:ex_mem_pc|Q[0]            ; clock        ; clock       ; 0.000        ; 0.048      ; 0.819      ;
; 0.586 ; reg1:ex_mem_MemToReg|Q         ; reg1:mem_wb_memtoReg|Q         ; clock        ; clock       ; 0.000        ; 0.048      ; 0.820      ;
; 0.586 ; regN:ex_mem_pc|Q[1]            ; regN:mem_wb_pc|Q[1]            ; clock        ; clock       ; 0.000        ; 0.048      ; 0.820      ;
; 0.586 ; regN:id_ex_pc|Q[3]             ; regN:ex_mem_pc|Q[3]            ; clock        ; clock       ; 0.000        ; 0.048      ; 0.820      ;
; 0.587 ; regN:ex_mem_pc|Q[0]            ; regN:mem_wb_pc|Q[0]            ; clock        ; clock       ; 0.000        ; 0.048      ; 0.821      ;
; 0.587 ; regN:id_ex_pc|Q[1]             ; regN:ex_mem_pc|Q[1]            ; clock        ; clock       ; 0.000        ; 0.048      ; 0.821      ;
; 0.588 ; regN:if_id_inst|Q[2]           ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; 0.048      ; 0.822      ;
; 0.609 ; regN:mem_wb_result|Q[1]        ; register_file:rf|regN:r15|Q[1] ; clock        ; clock       ; 0.000        ; 0.337      ; 1.132      ;
; 0.616 ; regN:pc|Q[2]                   ; regN:if_id_pc|Q[2]             ; clock        ; clock       ; 0.000        ; 0.048      ; 0.850      ;
; 0.639 ; regN:if_id_inst|Q[2]           ; regN:id_ex_address_offset|Q[2] ; clock        ; clock       ; 0.000        ; 0.048      ; 0.873      ;
; 0.653 ; regN:mem_wb_result|Q[1]        ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 0.000        ; 0.476      ; 1.315      ;
; 0.656 ; regN:ex_mem_result|Q[1]        ; regN:mem_wb_result|Q[1]        ; clock        ; clock       ; 0.000        ; 0.047      ; 0.889      ;
; 0.660 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[5]           ; clock        ; clock       ; 0.000        ; 0.048      ; 0.894      ;
; 0.663 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[26]          ; clock        ; clock       ; 0.000        ; 0.048      ; 0.897      ;
; 0.664 ; regN:pc|Q[0]                   ; regN:if_id_pc|Q[1]             ; clock        ; clock       ; 0.000        ; 0.048      ; 0.898      ;
; 0.673 ; reg1:mem_wb_memtoReg|Q         ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 0.000        ; 0.506      ; 1.365      ;
; 0.676 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[16]          ; clock        ; clock       ; 0.000        ; 0.103      ; 0.965      ;
; 0.699 ; reg1:mem_wb_memtoReg|Q         ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 0.000        ; 0.340      ; 1.225      ;
; 0.721 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.048      ; 0.955      ;
; 0.723 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[12]          ; clock        ; clock       ; 0.000        ; 0.048      ; 0.957      ;
; 0.729 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[26]          ; clock        ; clock       ; 0.000        ; 0.048      ; 0.963      ;
; 0.747 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[26]          ; clock        ; clock       ; 0.000        ; 0.048      ; 0.981      ;
; 0.755 ; regN:pc|Q[0]                   ; regN:if_id_pc|Q[2]             ; clock        ; clock       ; 0.000        ; 0.048      ; 0.989      ;
; 0.766 ; reg1:ex_mem_regdst|Q           ; reg1:mem_wb_regdst|Q           ; clock        ; clock       ; 0.000        ; 0.420      ; 1.372      ;
; 0.766 ; regN:if_id_inst|Q[22]          ; regN:id_ex_src1|Q[0]           ; clock        ; clock       ; 0.000        ; 0.049      ; 1.001      ;
; 0.769 ; regN:if_id_inst|Q[0]           ; reg1:id_ex_alusrc|Q            ; clock        ; clock       ; 0.000        ; 0.048      ; 1.003      ;
; 0.770 ; regN:if_id_inst|Q[0]           ; reg1:id_ex_regwrite|Q          ; clock        ; clock       ; 0.000        ; 0.048      ; 1.004      ;
; 0.781 ; regN:pc|Q[1]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.048      ; 1.015      ;
; 0.802 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[5]           ; clock        ; clock       ; 0.000        ; 0.048      ; 1.036      ;
; 0.807 ; regN:pc|Q[0]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.048      ; 1.041      ;
; 0.809 ; regN:pc|Q[0]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.048      ; 1.043      ;
; 0.823 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[5]           ; clock        ; clock       ; 0.000        ; 0.048      ; 1.057      ;
; 0.830 ; reg1:mem_wb_memtoReg|Q         ; register_file:rf|regN:r15|Q[1] ; clock        ; clock       ; 0.000        ; 0.367      ; 1.383      ;
; 0.902 ; regN:ex_mem_result|Q[0]        ; regN:mem_wb_result|Q[0]        ; clock        ; clock       ; 0.000        ; -0.178     ; 0.910      ;
; 0.909 ; regN:if_id_inst|Q[0]           ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; 0.048      ; 1.143      ;
; 0.927 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[13]          ; clock        ; clock       ; 0.000        ; 0.103      ; 1.216      ;
; 0.929 ; regN:if_id_inst|Q[2]           ; regN:id_ex_ALUop|Q[0]          ; clock        ; clock       ; 0.000        ; 0.048      ; 1.163      ;
; 0.933 ; regN:if_id_inst|Q[26]          ; reg1:id_ex_alusrc|Q            ; clock        ; clock       ; 0.000        ; -0.251     ; 0.868      ;
; 0.935 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[18]          ; clock        ; clock       ; 0.000        ; 0.103      ; 1.224      ;
; 0.952 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.014      ; 1.152      ;
; 0.954 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[14]          ; clock        ; clock       ; 0.000        ; 0.103      ; 1.243      ;
; 0.955 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[12]          ; clock        ; clock       ; 0.000        ; 0.014      ; 1.155      ;
; 0.965 ; reg1:id_ex_alusrc|Q            ; reg1:ex_mem_MemToReg|Q         ; clock        ; clock       ; 0.000        ; 0.048      ; 1.199      ;
; 0.968 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[19]          ; clock        ; clock       ; 0.000        ; 0.103      ; 1.257      ;
; 0.994 ; reg1:ex_mem_RegWrite|Q         ; reg1:mem_wb_regWrite|Q         ; clock        ; clock       ; 0.000        ; 0.420      ; 1.600      ;
; 1.045 ; regN:id_ex_src1|Q[3]           ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 0.000        ; 0.359      ; 1.590      ;
; 1.055 ; regN:if_id_inst|Q[24]          ; regN:id_ex_src1|Q[1]           ; clock        ; clock       ; 0.000        ; 0.049      ; 1.290      ;
; 1.065 ; regN:if_id_inst|Q[21]          ; regN:id_ex_src1|Q[0]           ; clock        ; clock       ; 0.000        ; 0.049      ; 1.300      ;
; 1.098 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.014      ; 1.298      ;
; 1.103 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[12]          ; clock        ; clock       ; 0.000        ; 0.014      ; 1.303      ;
; 1.104 ; regN:id_ex_address_offset|Q[1] ; regN:ex_mem_result|Q[1]        ; clock        ; clock       ; 0.000        ; 0.047      ; 1.337      ;
; 1.141 ; regN:if_id_inst|Q[26]          ; regN:id_ex_ALUop|Q[0]          ; clock        ; clock       ; 0.000        ; -0.251     ; 1.076      ;
; 1.154 ; regN:ex_mem_pc|Q[3]            ; regN:mem_wb_pc|Q[3]            ; clock        ; clock       ; 0.000        ; -0.189     ; 1.151      ;
; 1.196 ; regN:ex_mem_result|Q[3]        ; regN:mem_wb_result|Q[3]        ; clock        ; clock       ; 0.000        ; -0.178     ; 1.204      ;
; 1.210 ; regN:pc|Q[3]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.048      ; 1.444      ;
; 1.231 ; reg1:mem_wb_memtoReg|Q         ; register_file:rf|regN:r15|Q[0] ; clock        ; clock       ; 0.000        ; 0.367      ; 1.784      ;
; 1.236 ; regN:ex_mem_result|Q[2]        ; regN:mem_wb_result|Q[2]        ; clock        ; clock       ; 0.000        ; -0.204     ; 1.218      ;
; 1.237 ; register_file:rf|regN:r12|Q[2] ; regN:id_ex_src2|Q[2]           ; clock        ; clock       ; 0.000        ; 0.087      ; 1.510      ;
; 1.238 ; reg1:mem_wb_memtoReg|Q         ; register_file:rf|regN:r7|Q[2]  ; clock        ; clock       ; 0.000        ; 0.506      ; 1.930      ;
; 1.239 ; regN:if_id_inst|Q[18]          ; regN:id_ex_src2|Q[0]           ; clock        ; clock       ; 0.000        ; 0.083      ; 1.508      ;
; 1.241 ; regN:if_id_inst|Q[16]          ; regN:id_ex_src2|Q[1]           ; clock        ; clock       ; 0.000        ; 0.083      ; 1.510      ;
; 1.242 ; regN:if_id_inst|Q[5]           ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; -0.251     ; 1.177      ;
; 1.249 ; regN:if_id_inst|Q[1]           ; regN:id_ex_address_offset|Q[1] ; clock        ; clock       ; 0.000        ; -0.178     ; 1.257      ;
; 1.249 ; regN:if_id_inst|Q[0]           ; regN:id_ex_ALUop|Q[0]          ; clock        ; clock       ; 0.000        ; 0.048      ; 1.483      ;
; 1.261 ; regN:if_id_inst|Q[0]           ; reg1:id_ex_regdst|Q            ; clock        ; clock       ; 0.000        ; 0.048      ; 1.495      ;
; 1.281 ; register_file:rf|regN:r5|Q[1]  ; regN:id_ex_src2|Q[1]           ; clock        ; clock       ; 0.000        ; 0.176      ; 1.643      ;
; 1.284 ; regN:id_ex_src1|Q[0]           ; regN:ex_mem_result|Q[0]        ; clock        ; clock       ; 0.000        ; 0.109      ; 1.579      ;
; 1.299 ; regN:ex_mem_result|Q[2]        ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 0.000        ; 0.205      ; 1.690      ;
; 1.309 ; regN:mem_wb_result|Q[2]        ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 0.000        ; 0.310      ; 1.805      ;
; 1.334 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[24]          ; clock        ; clock       ; 0.000        ; 0.046      ; 1.566      ;
; 1.334 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[22]          ; clock        ; clock       ; 0.000        ; 0.046      ; 1.566      ;
; 1.335 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[1]           ; clock        ; clock       ; 0.000        ; 0.046      ; 1.567      ;
; 1.342 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[21]          ; clock        ; clock       ; 0.000        ; 0.046      ; 1.574      ;
; 1.343 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[26]          ; clock        ; clock       ; 0.000        ; 0.182      ; 1.711      ;
; 1.345 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[5]           ; clock        ; clock       ; 0.000        ; 0.182      ; 1.713      ;
; 1.346 ; register_file:rf|regN:r14|Q[2] ; regN:id_ex_src2|Q[2]           ; clock        ; clock       ; 0.000        ; 0.030      ; 1.562      ;
; 1.351 ; regN:mem_wb_result|Q[1]        ; register_file:rf|regN:r14|Q[1] ; clock        ; clock       ; 0.000        ; 0.347      ; 1.884      ;
; 1.353 ; regN:ex_mem_result|Q[1]        ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 0.000        ; 0.476      ; 2.015      ;
; 1.371 ; regN:ex_mem_result|Q[0]        ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 0.000        ; 0.205      ; 1.762      ;
; 1.372 ; register_file:rf|regN:r5|Q[2]  ; regN:id_ex_src1|Q[2]           ; clock        ; clock       ; 0.000        ; 0.111      ; 1.669      ;
; 1.374 ; reg1:id_ex_alusrc|Q            ; regN:ex_mem_result|Q[0]        ; clock        ; clock       ; 0.000        ; 0.389      ; 1.949      ;
; 1.377 ; regN:ex_mem_result|Q[3]        ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 0.000        ; 0.205      ; 1.768      ;
; 1.382 ; regN:if_id_inst|Q[1]           ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; -0.209     ; 1.359      ;
; 1.384 ; regN:if_id_inst|Q[23]          ; regN:id_ex_src1|Q[1]           ; clock        ; clock       ; 0.000        ; 0.333      ; 1.903      ;
; 1.397 ; regN:id_ex_src1|Q[2]           ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 0.000        ; 0.146      ; 1.729      ;
; 1.404 ; regN:mem_wb_result|Q[0]        ; register_file:rf|regN:r9|Q[0]  ; clock        ; clock       ; 0.000        ; 0.292      ; 1.882      ;
; 1.420 ; register_file:rf|regN:r6|Q[2]  ; regN:id_ex_src2|Q[2]           ; clock        ; clock       ; 0.000        ; 0.043      ; 1.649      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                          ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.087 ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; 0.500        ; 2.440      ; 2.871      ;
; 0.087 ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; 0.500        ; 2.440      ; 2.871      ;
; 0.121 ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; 0.500        ; 2.119      ; 2.516      ;
; 0.121 ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; 0.500        ; 2.119      ; 2.516      ;
; 0.121 ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; 0.500        ; 2.119      ; 2.516      ;
; 0.121 ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; 0.500        ; 2.119      ; 2.516      ;
; 0.121 ; clock     ; reg1:id_ex_alusrc|Q    ; clock        ; clock       ; 0.500        ; 2.119      ; 2.516      ;
; 0.121 ; clock     ; reg1:ex_mem_MemToReg|Q ; clock        ; clock       ; 0.500        ; 2.119      ; 2.516      ;
; 0.121 ; clock     ; reg1:mem_wb_memtoReg|Q ; clock        ; clock       ; 0.500        ; 2.119      ; 2.516      ;
; 0.121 ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; 0.500        ; 2.119      ; 2.516      ;
; 0.613 ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; 1.000        ; 2.440      ; 2.845      ;
; 0.613 ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; 1.000        ; 2.440      ; 2.845      ;
; 0.703 ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; 1.000        ; 2.119      ; 2.434      ;
; 0.703 ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; 1.000        ; 2.119      ; 2.434      ;
; 0.703 ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; 1.000        ; 2.119      ; 2.434      ;
; 0.703 ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; 1.000        ; 2.119      ; 2.434      ;
; 0.703 ; clock     ; reg1:id_ex_alusrc|Q    ; clock        ; clock       ; 1.000        ; 2.119      ; 2.434      ;
; 0.703 ; clock     ; reg1:ex_mem_MemToReg|Q ; clock        ; clock       ; 1.000        ; 2.119      ; 2.434      ;
; 0.703 ; clock     ; reg1:mem_wb_memtoReg|Q ; clock        ; clock       ; 1.000        ; 2.119      ; 2.434      ;
; 0.703 ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; 1.000        ; 2.119      ; 2.434      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                            ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.043 ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; 0.000        ; 2.205      ; 2.348      ;
; -0.043 ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; 0.000        ; 2.205      ; 2.348      ;
; -0.043 ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; 0.000        ; 2.205      ; 2.348      ;
; -0.043 ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; 0.000        ; 2.205      ; 2.348      ;
; -0.043 ; clock     ; reg1:id_ex_alusrc|Q    ; clock        ; clock       ; 0.000        ; 2.205      ; 2.348      ;
; -0.043 ; clock     ; reg1:ex_mem_MemToReg|Q ; clock        ; clock       ; 0.000        ; 2.205      ; 2.348      ;
; -0.043 ; clock     ; reg1:mem_wb_memtoReg|Q ; clock        ; clock       ; 0.000        ; 2.205      ; 2.348      ;
; -0.043 ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; 0.000        ; 2.205      ; 2.348      ;
; 0.018  ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; 0.000        ; 2.539      ; 2.743      ;
; 0.018  ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; 0.000        ; 2.539      ; 2.743      ;
; 0.538  ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; -0.500       ; 2.205      ; 2.429      ;
; 0.538  ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; -0.500       ; 2.205      ; 2.429      ;
; 0.538  ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; -0.500       ; 2.205      ; 2.429      ;
; 0.538  ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; -0.500       ; 2.205      ; 2.429      ;
; 0.538  ; clock     ; reg1:id_ex_alusrc|Q    ; clock        ; clock       ; -0.500       ; 2.205      ; 2.429      ;
; 0.538  ; clock     ; reg1:ex_mem_MemToReg|Q ; clock        ; clock       ; -0.500       ; 2.205      ; 2.429      ;
; 0.538  ; clock     ; reg1:mem_wb_memtoReg|Q ; clock        ; clock       ; -0.500       ; 2.205      ; 2.429      ;
; 0.538  ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; -0.500       ; 2.205      ; 2.429      ;
; 0.545  ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; -0.500       ; 2.539      ; 2.770      ;
; 0.545  ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; -0.500       ; 2.539      ; 2.770      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                        ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:ex_mem_MemToReg|Q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:ex_mem_RegWrite|Q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:ex_mem_regdst|Q           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:id_ex_add_sub|Q           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:id_ex_alusrc|Q            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:id_ex_regdst|Q            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:id_ex_regwrite|Q          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:mem_wb_memtoReg|Q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:mem_wb_regWrite|Q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:mem_wb_regdst|Q           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_pc|Q[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_pc|Q[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_pc|Q[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_pc|Q[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_ALUop|Q[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_address_offset|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_address_offset|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_address_offset|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_pc|Q[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_pc|Q[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_pc|Q[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_pc|Q[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[11]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[12]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[13]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[14]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[16]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[17]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[18]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[19]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[21]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[22]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[23]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[24]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[26]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_pc|Q[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_pc|Q[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_pc|Q[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_pc|Q[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_pc|Q[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_pc|Q[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_pc|Q[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_pc|Q[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:pc|Q[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:pc|Q[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:pc|Q[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:pc|Q[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[3]  ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 5.454 ; 5.874 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -2.803 ; -3.225 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; current_pc[*]  ; clock      ; 9.171  ; 9.093  ; Rise       ; clock           ;
;  current_pc[0] ; clock      ; 7.783  ; 7.868  ; Rise       ; clock           ;
;  current_pc[1] ; clock      ; 8.343  ; 8.310  ; Rise       ; clock           ;
;  current_pc[2] ; clock      ; 9.171  ; 9.093  ; Rise       ; clock           ;
;  current_pc[3] ; clock      ; 7.092  ; 7.037  ; Rise       ; clock           ;
; result[*]      ; clock      ; 10.931 ; 10.915 ; Rise       ; clock           ;
;  result[0]     ; clock      ; 8.862  ; 8.793  ; Rise       ; clock           ;
;  result[1]     ; clock      ; 9.546  ; 9.462  ; Rise       ; clock           ;
;  result[2]     ; clock      ; 9.852  ; 9.689  ; Rise       ; clock           ;
;  result[3]     ; clock      ; 10.931 ; 10.915 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; current_pc[*]  ; clock      ; 6.846  ; 6.792  ; Rise       ; clock           ;
;  current_pc[0] ; clock      ; 7.511  ; 7.591  ; Rise       ; clock           ;
;  current_pc[1] ; clock      ; 8.046  ; 8.013  ; Rise       ; clock           ;
;  current_pc[2] ; clock      ; 8.841  ; 8.764  ; Rise       ; clock           ;
;  current_pc[3] ; clock      ; 6.846  ; 6.792  ; Rise       ; clock           ;
; result[*]      ; clock      ; 7.574  ; 7.514  ; Rise       ; clock           ;
;  result[0]     ; clock      ; 7.798  ; 7.755  ; Rise       ; clock           ;
;  result[1]     ; clock      ; 7.574  ; 7.514  ; Rise       ; clock           ;
;  result[2]     ; clock      ; 8.559  ; 8.518  ; Rise       ; clock           ;
;  result[3]     ; clock      ; 10.244 ; 10.163 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 265.67 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.764 ; -207.059          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.387 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 0.212 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; -0.052 ; -0.416              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -171.335                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                     ;
+--------+-------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.764 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r3|Q[1]  ; clock        ; clock       ; 1.000        ; -0.118     ; 3.665      ;
; -2.738 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r3|Q[2]  ; clock        ; clock       ; 1.000        ; -0.370     ; 3.387      ;
; -2.738 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.370     ; 3.387      ;
; -2.691 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r1|Q[0]  ; clock        ; clock       ; 1.000        ; -0.165     ; 3.545      ;
; -2.669 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r3|Q[1]  ; clock        ; clock       ; 1.000        ; -0.118     ; 3.570      ;
; -2.645 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r2|Q[1]  ; clock        ; clock       ; 1.000        ; -0.078     ; 3.586      ;
; -2.643 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r3|Q[2]  ; clock        ; clock       ; 1.000        ; -0.370     ; 3.292      ;
; -2.643 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.370     ; 3.292      ;
; -2.630 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r5|Q[0]  ; clock        ; clock       ; 1.000        ; -0.195     ; 3.454      ;
; -2.630 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; -0.195     ; 3.454      ;
; -2.630 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r5|Q[1]  ; clock        ; clock       ; 1.000        ; -0.195     ; 3.454      ;
; -2.630 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r5|Q[3]  ; clock        ; clock       ; 1.000        ; -0.195     ; 3.454      ;
; -2.599 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r1|Q[0]  ; clock        ; clock       ; 1.000        ; -0.165     ; 3.453      ;
; -2.592 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r11|Q[0] ; clock        ; clock       ; 1.000        ; -0.147     ; 3.464      ;
; -2.592 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r11|Q[2] ; clock        ; clock       ; 1.000        ; -0.147     ; 3.464      ;
; -2.592 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r11|Q[1] ; clock        ; clock       ; 1.000        ; -0.147     ; 3.464      ;
; -2.592 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r11|Q[3] ; clock        ; clock       ; 1.000        ; -0.147     ; 3.464      ;
; -2.568 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; -0.185     ; 3.402      ;
; -2.568 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; -0.185     ; 3.402      ;
; -2.568 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; -0.185     ; 3.402      ;
; -2.550 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r2|Q[1]  ; clock        ; clock       ; 1.000        ; -0.078     ; 3.491      ;
; -2.540 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; -0.101     ; 3.458      ;
; -2.538 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r5|Q[0]  ; clock        ; clock       ; 1.000        ; -0.195     ; 3.362      ;
; -2.538 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; -0.195     ; 3.362      ;
; -2.538 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r5|Q[1]  ; clock        ; clock       ; 1.000        ; -0.195     ; 3.362      ;
; -2.538 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r5|Q[3]  ; clock        ; clock       ; 1.000        ; -0.195     ; 3.362      ;
; -2.532 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; -0.185     ; 3.366      ;
; -2.532 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; -0.185     ; 3.366      ;
; -2.532 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; -0.185     ; 3.366      ;
; -2.529 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; -0.185     ; 3.363      ;
; -2.529 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; -0.185     ; 3.363      ;
; -2.529 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; -0.185     ; 3.363      ;
; -2.508 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r3|Q[0]  ; clock        ; clock       ; 1.000        ; -0.115     ; 3.412      ;
; -2.504 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; -0.101     ; 3.422      ;
; -2.502 ; regN:if_id_inst|Q[18]   ; regN:id_ex_src2|Q[1]           ; clock        ; clock       ; 1.000        ; -0.112     ; 3.409      ;
; -2.501 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; -0.101     ; 3.419      ;
; -2.497 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; -0.167     ; 3.349      ;
; -2.497 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 1.000        ; -0.167     ; 3.349      ;
; -2.497 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; -0.167     ; 3.349      ;
; -2.497 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r4|Q[3]  ; clock        ; clock       ; 1.000        ; -0.167     ; 3.349      ;
; -2.497 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r11|Q[0] ; clock        ; clock       ; 1.000        ; -0.147     ; 3.369      ;
; -2.497 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r11|Q[2] ; clock        ; clock       ; 1.000        ; -0.147     ; 3.369      ;
; -2.497 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r11|Q[1] ; clock        ; clock       ; 1.000        ; -0.147     ; 3.369      ;
; -2.497 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r11|Q[3] ; clock        ; clock       ; 1.000        ; -0.147     ; 3.369      ;
; -2.487 ; regN:if_id_inst|Q[19]   ; regN:id_ex_src2|Q[2]           ; clock        ; clock       ; 1.000        ; -0.160     ; 3.346      ;
; -2.485 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r2|Q[1]  ; clock        ; clock       ; 1.000        ; -0.078     ; 3.426      ;
; -2.447 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r0|Q[0]  ; clock        ; clock       ; 1.000        ; -0.137     ; 3.329      ;
; -2.447 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r0|Q[2]  ; clock        ; clock       ; 1.000        ; -0.137     ; 3.329      ;
; -2.447 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r0|Q[1]  ; clock        ; clock       ; 1.000        ; -0.137     ; 3.329      ;
; -2.443 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r2|Q[0]  ; clock        ; clock       ; 1.000        ; -0.173     ; 3.289      ;
; -2.413 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r3|Q[0]  ; clock        ; clock       ; 1.000        ; -0.115     ; 3.317      ;
; -2.408 ; regN:if_id_inst|Q[18]   ; register_file:rf|regN:r3|Q[1]  ; clock        ; clock       ; 1.000        ; -0.118     ; 3.309      ;
; -2.405 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r0|Q[3]  ; clock        ; clock       ; 1.000        ; -0.173     ; 3.251      ;
; -2.405 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; -0.167     ; 3.257      ;
; -2.405 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 1.000        ; -0.167     ; 3.257      ;
; -2.405 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; -0.167     ; 3.257      ;
; -2.405 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r4|Q[3]  ; clock        ; clock       ; 1.000        ; -0.167     ; 3.257      ;
; -2.405 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r9|Q[0]  ; clock        ; clock       ; 1.000        ; -0.140     ; 3.284      ;
; -2.405 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r9|Q[2]  ; clock        ; clock       ; 1.000        ; -0.140     ; 3.284      ;
; -2.405 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r9|Q[1]  ; clock        ; clock       ; 1.000        ; -0.140     ; 3.284      ;
; -2.405 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r9|Q[3]  ; clock        ; clock       ; 1.000        ; -0.140     ; 3.284      ;
; -2.399 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; -0.185     ; 3.233      ;
; -2.399 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; -0.185     ; 3.233      ;
; -2.399 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; -0.185     ; 3.233      ;
; -2.385 ; regN:if_id_inst|Q[18]   ; regN:id_ex_src2|Q[2]           ; clock        ; clock       ; 1.000        ; -0.160     ; 3.244      ;
; -2.384 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r1|Q[0]  ; clock        ; clock       ; 1.000        ; -0.165     ; 3.238      ;
; -2.382 ; regN:if_id_inst|Q[18]   ; register_file:rf|regN:r3|Q[2]  ; clock        ; clock       ; 1.000        ; -0.370     ; 3.031      ;
; -2.382 ; regN:if_id_inst|Q[18]   ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.370     ; 3.031      ;
; -2.373 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r6|Q[0]  ; clock        ; clock       ; 1.000        ; -0.130     ; 3.262      ;
; -2.373 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r6|Q[2]  ; clock        ; clock       ; 1.000        ; -0.130     ; 3.262      ;
; -2.373 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r6|Q[1]  ; clock        ; clock       ; 1.000        ; -0.130     ; 3.262      ;
; -2.373 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r6|Q[3]  ; clock        ; clock       ; 1.000        ; -0.130     ; 3.262      ;
; -2.371 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; -0.101     ; 3.289      ;
; -2.370 ; regN:ex_mem_result|Q[2] ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.335     ; 3.054      ;
; -2.364 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r1|Q[0]  ; clock        ; clock       ; 1.000        ; -0.165     ; 3.218      ;
; -2.364 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r1|Q[0]  ; clock        ; clock       ; 1.000        ; -0.165     ; 3.218      ;
; -2.361 ; regN:ex_mem_result|Q[3] ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.335     ; 3.045      ;
; -2.355 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r0|Q[0]  ; clock        ; clock       ; 1.000        ; -0.137     ; 3.237      ;
; -2.355 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r0|Q[2]  ; clock        ; clock       ; 1.000        ; -0.137     ; 3.237      ;
; -2.355 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r0|Q[1]  ; clock        ; clock       ; 1.000        ; -0.137     ; 3.237      ;
; -2.348 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r8|Q[2]  ; clock        ; clock       ; 1.000        ; -0.104     ; 3.263      ;
; -2.348 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r8|Q[1]  ; clock        ; clock       ; 1.000        ; -0.104     ; 3.263      ;
; -2.348 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r8|Q[0]  ; clock        ; clock       ; 1.000        ; -0.104     ; 3.263      ;
; -2.348 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r8|Q[3]  ; clock        ; clock       ; 1.000        ; -0.104     ; 3.263      ;
; -2.348 ; regN:if_id_inst|Q[13]   ; register_file:rf|regN:r2|Q[0]  ; clock        ; clock       ; 1.000        ; -0.173     ; 3.194      ;
; -2.342 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r9|Q[0]  ; clock        ; clock       ; 1.000        ; -0.140     ; 3.221      ;
; -2.342 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r9|Q[2]  ; clock        ; clock       ; 1.000        ; -0.140     ; 3.221      ;
; -2.342 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r9|Q[1]  ; clock        ; clock       ; 1.000        ; -0.140     ; 3.221      ;
; -2.342 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r9|Q[3]  ; clock        ; clock       ; 1.000        ; -0.140     ; 3.221      ;
; -2.341 ; regN:if_id_inst|Q[17]   ; regN:id_ex_src2|Q[3]           ; clock        ; clock       ; 1.000        ; -0.060     ; 3.300      ;
; -2.332 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r2|Q[2]  ; clock        ; clock       ; 1.000        ; -0.068     ; 3.283      ;
; -2.332 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r2|Q[3]  ; clock        ; clock       ; 1.000        ; -0.068     ; 3.283      ;
; -2.331 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r10|Q[0] ; clock        ; clock       ; 1.000        ; -0.067     ; 3.283      ;
; -2.331 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r10|Q[2] ; clock        ; clock       ; 1.000        ; -0.067     ; 3.283      ;
; -2.331 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r10|Q[1] ; clock        ; clock       ; 1.000        ; -0.067     ; 3.283      ;
; -2.331 ; regN:if_id_inst|Q[19]   ; register_file:rf|regN:r10|Q[3] ; clock        ; clock       ; 1.000        ; -0.067     ; 3.283      ;
; -2.326 ; regN:if_id_inst|Q[17]   ; regN:id_ex_src2|Q[0]           ; clock        ; clock       ; 1.000        ; -0.030     ; 3.315      ;
; -2.323 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r5|Q[0]  ; clock        ; clock       ; 1.000        ; -0.195     ; 3.147      ;
; -2.323 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; -0.195     ; 3.147      ;
; -2.323 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r5|Q[1]  ; clock        ; clock       ; 1.000        ; -0.195     ; 3.147      ;
+--------+-------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                            ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; regN:pc|Q[1]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; regN:pc|Q[2]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.039      ; 0.597      ;
; 0.398 ; regN:pc|Q[0]                   ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.039      ; 0.608      ;
; 0.425 ; regN:if_id_pc|Q[0]             ; regN:id_ex_pc|Q[0]             ; clock        ; clock       ; 0.000        ; 0.045      ; 0.641      ;
; 0.425 ; reg1:id_ex_regwrite|Q          ; reg1:ex_mem_RegWrite|Q         ; clock        ; clock       ; 0.000        ; 0.043      ; 0.639      ;
; 0.425 ; regN:if_id_pc|Q[2]             ; regN:id_ex_pc|Q[2]             ; clock        ; clock       ; 0.000        ; 0.044      ; 0.640      ;
; 0.425 ; regN:ex_mem_pc|Q[2]            ; regN:mem_wb_pc|Q[2]            ; clock        ; clock       ; 0.000        ; 0.044      ; 0.640      ;
; 0.426 ; reg1:id_ex_regdst|Q            ; reg1:ex_mem_regdst|Q           ; clock        ; clock       ; 0.000        ; 0.043      ; 0.640      ;
; 0.426 ; regN:id_ex_pc|Q[2]             ; regN:ex_mem_pc|Q[2]            ; clock        ; clock       ; 0.000        ; 0.044      ; 0.641      ;
; 0.427 ; regN:if_id_pc|Q[1]             ; regN:id_ex_pc|Q[1]             ; clock        ; clock       ; 0.000        ; 0.044      ; 0.642      ;
; 0.456 ; regN:pc|Q[1]                   ; regN:if_id_pc|Q[2]             ; clock        ; clock       ; 0.000        ; 0.044      ; 0.671      ;
; 0.458 ; regN:pc|Q[1]                   ; regN:if_id_pc|Q[1]             ; clock        ; clock       ; 0.000        ; 0.044      ; 0.673      ;
; 0.471 ; regN:if_id_pc|Q[3]             ; regN:id_ex_pc|Q[3]             ; clock        ; clock       ; 0.000        ; 0.147      ; 0.789      ;
; 0.531 ; regN:if_id_inst|Q[2]           ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; 0.043      ; 0.745      ;
; 0.534 ; regN:id_ex_pc|Q[0]             ; regN:ex_mem_pc|Q[0]            ; clock        ; clock       ; 0.000        ; 0.045      ; 0.750      ;
; 0.535 ; regN:ex_mem_pc|Q[0]            ; regN:mem_wb_pc|Q[0]            ; clock        ; clock       ; 0.000        ; 0.045      ; 0.751      ;
; 0.536 ; regN:ex_mem_pc|Q[1]            ; regN:mem_wb_pc|Q[1]            ; clock        ; clock       ; 0.000        ; 0.044      ; 0.751      ;
; 0.536 ; regN:id_ex_pc|Q[3]             ; regN:ex_mem_pc|Q[3]            ; clock        ; clock       ; 0.000        ; 0.044      ; 0.751      ;
; 0.537 ; reg1:ex_mem_MemToReg|Q         ; reg1:mem_wb_memtoReg|Q         ; clock        ; clock       ; 0.000        ; 0.043      ; 0.751      ;
; 0.537 ; regN:id_ex_pc|Q[1]             ; regN:ex_mem_pc|Q[1]            ; clock        ; clock       ; 0.000        ; 0.044      ; 0.752      ;
; 0.556 ; regN:mem_wb_result|Q[1]        ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 0.000        ; 0.450      ; 1.177      ;
; 0.558 ; regN:pc|Q[2]                   ; regN:if_id_pc|Q[2]             ; clock        ; clock       ; 0.000        ; 0.044      ; 0.773      ;
; 0.560 ; regN:mem_wb_result|Q[1]        ; register_file:rf|regN:r15|Q[1] ; clock        ; clock       ; 0.000        ; 0.303      ; 1.034      ;
; 0.582 ; reg1:mem_wb_memtoReg|Q         ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 0.000        ; 0.474      ; 1.227      ;
; 0.583 ; regN:if_id_inst|Q[2]           ; regN:id_ex_address_offset|Q[2] ; clock        ; clock       ; 0.000        ; 0.043      ; 0.797      ;
; 0.597 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[5]           ; clock        ; clock       ; 0.000        ; 0.044      ; 0.812      ;
; 0.597 ; regN:ex_mem_result|Q[1]        ; regN:mem_wb_result|Q[1]        ; clock        ; clock       ; 0.000        ; 0.044      ; 0.812      ;
; 0.599 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[26]          ; clock        ; clock       ; 0.000        ; 0.044      ; 0.814      ;
; 0.600 ; regN:pc|Q[0]                   ; regN:if_id_pc|Q[1]             ; clock        ; clock       ; 0.000        ; 0.044      ; 0.815      ;
; 0.612 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[16]          ; clock        ; clock       ; 0.000        ; 0.102      ; 0.885      ;
; 0.651 ; reg1:mem_wb_memtoReg|Q         ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 0.000        ; 0.304      ; 1.126      ;
; 0.660 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.044      ; 0.875      ;
; 0.662 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[12]          ; clock        ; clock       ; 0.000        ; 0.044      ; 0.877      ;
; 0.668 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[26]          ; clock        ; clock       ; 0.000        ; 0.044      ; 0.883      ;
; 0.682 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[26]          ; clock        ; clock       ; 0.000        ; 0.044      ; 0.897      ;
; 0.687 ; regN:pc|Q[0]                   ; regN:if_id_pc|Q[2]             ; clock        ; clock       ; 0.000        ; 0.044      ; 0.902      ;
; 0.699 ; regN:if_id_inst|Q[22]          ; regN:id_ex_src1|Q[0]           ; clock        ; clock       ; 0.000        ; 0.044      ; 0.914      ;
; 0.706 ; reg1:ex_mem_regdst|Q           ; reg1:mem_wb_regdst|Q           ; clock        ; clock       ; 0.000        ; 0.396      ; 1.273      ;
; 0.708 ; regN:if_id_inst|Q[0]           ; reg1:id_ex_alusrc|Q            ; clock        ; clock       ; 0.000        ; 0.043      ; 0.922      ;
; 0.709 ; regN:pc|Q[1]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.044      ; 0.924      ;
; 0.710 ; regN:if_id_inst|Q[0]           ; reg1:id_ex_regwrite|Q          ; clock        ; clock       ; 0.000        ; 0.043      ; 0.924      ;
; 0.730 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[5]           ; clock        ; clock       ; 0.000        ; 0.044      ; 0.945      ;
; 0.732 ; regN:pc|Q[0]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.044      ; 0.947      ;
; 0.733 ; regN:pc|Q[0]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.044      ; 0.948      ;
; 0.747 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[5]           ; clock        ; clock       ; 0.000        ; 0.044      ; 0.962      ;
; 0.752 ; reg1:mem_wb_memtoReg|Q         ; register_file:rf|regN:r15|Q[1] ; clock        ; clock       ; 0.000        ; 0.327      ; 1.250      ;
; 0.834 ; regN:if_id_inst|Q[0]           ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; 0.043      ; 1.048      ;
; 0.837 ; regN:ex_mem_result|Q[0]        ; regN:mem_wb_result|Q[0]        ; clock        ; clock       ; 0.000        ; -0.169     ; 0.839      ;
; 0.847 ; regN:if_id_inst|Q[2]           ; regN:id_ex_ALUop|Q[0]          ; clock        ; clock       ; 0.000        ; 0.043      ; 1.061      ;
; 0.849 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[13]          ; clock        ; clock       ; 0.000        ; 0.102      ; 1.122      ;
; 0.852 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.020      ; 1.043      ;
; 0.852 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[18]          ; clock        ; clock       ; 0.000        ; 0.102      ; 1.125      ;
; 0.862 ; regN:if_id_inst|Q[26]          ; reg1:id_ex_alusrc|Q            ; clock        ; clock       ; 0.000        ; -0.233     ; 0.800      ;
; 0.866 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[14]          ; clock        ; clock       ; 0.000        ; 0.102      ; 1.139      ;
; 0.877 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[12]          ; clock        ; clock       ; 0.000        ; 0.020      ; 1.068      ;
; 0.879 ; reg1:id_ex_alusrc|Q            ; reg1:ex_mem_MemToReg|Q         ; clock        ; clock       ; 0.000        ; 0.043      ; 1.093      ;
; 0.884 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[19]          ; clock        ; clock       ; 0.000        ; 0.102      ; 1.157      ;
; 0.890 ; reg1:ex_mem_RegWrite|Q         ; reg1:mem_wb_regWrite|Q         ; clock        ; clock       ; 0.000        ; 0.396      ; 1.457      ;
; 0.939 ; regN:id_ex_src1|Q[3]           ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 0.000        ; 0.337      ; 1.447      ;
; 0.960 ; regN:if_id_inst|Q[24]          ; regN:id_ex_src1|Q[1]           ; clock        ; clock       ; 0.000        ; 0.044      ; 1.175      ;
; 0.967 ; regN:if_id_inst|Q[21]          ; regN:id_ex_src1|Q[0]           ; clock        ; clock       ; 0.000        ; 0.044      ; 1.182      ;
; 0.975 ; regN:id_ex_address_offset|Q[1] ; regN:ex_mem_result|Q[1]        ; clock        ; clock       ; 0.000        ; 0.044      ; 1.190      ;
; 0.999 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.020      ; 1.190      ;
; 1.000 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[12]          ; clock        ; clock       ; 0.000        ; 0.020      ; 1.191      ;
; 1.055 ; regN:if_id_inst|Q[26]          ; regN:id_ex_ALUop|Q[0]          ; clock        ; clock       ; 0.000        ; -0.233     ; 0.993      ;
; 1.060 ; regN:ex_mem_pc|Q[3]            ; regN:mem_wb_pc|Q[3]            ; clock        ; clock       ; 0.000        ; -0.179     ; 1.052      ;
; 1.106 ; regN:ex_mem_result|Q[3]        ; regN:mem_wb_result|Q[3]        ; clock        ; clock       ; 0.000        ; -0.169     ; 1.108      ;
; 1.108 ; regN:pc|Q[3]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.044      ; 1.323      ;
; 1.111 ; register_file:rf|regN:r12|Q[2] ; regN:id_ex_src2|Q[2]           ; clock        ; clock       ; 0.000        ; 0.100      ; 1.382      ;
; 1.122 ; reg1:mem_wb_memtoReg|Q         ; register_file:rf|regN:r7|Q[2]  ; clock        ; clock       ; 0.000        ; 0.474      ; 1.767      ;
; 1.131 ; reg1:mem_wb_memtoReg|Q         ; register_file:rf|regN:r15|Q[0] ; clock        ; clock       ; 0.000        ; 0.327      ; 1.629      ;
; 1.132 ; register_file:rf|regN:r5|Q[1]  ; regN:id_ex_src2|Q[1]           ; clock        ; clock       ; 0.000        ; 0.160      ; 1.463      ;
; 1.132 ; regN:if_id_inst|Q[5]           ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; -0.233     ; 1.070      ;
; 1.136 ; regN:ex_mem_result|Q[2]        ; regN:mem_wb_result|Q[2]        ; clock        ; clock       ; 0.000        ; -0.194     ; 1.113      ;
; 1.147 ; regN:if_id_inst|Q[0]           ; regN:id_ex_ALUop|Q[0]          ; clock        ; clock       ; 0.000        ; 0.043      ; 1.361      ;
; 1.148 ; regN:id_ex_src1|Q[0]           ; regN:ex_mem_result|Q[0]        ; clock        ; clock       ; 0.000        ; 0.107      ; 1.426      ;
; 1.149 ; regN:if_id_inst|Q[16]          ; regN:id_ex_src2|Q[1]           ; clock        ; clock       ; 0.000        ; 0.069      ; 1.389      ;
; 1.151 ; regN:if_id_inst|Q[1]           ; regN:id_ex_address_offset|Q[1] ; clock        ; clock       ; 0.000        ; -0.164     ; 1.158      ;
; 1.151 ; regN:if_id_inst|Q[0]           ; reg1:id_ex_regdst|Q            ; clock        ; clock       ; 0.000        ; 0.043      ; 1.365      ;
; 1.153 ; regN:if_id_inst|Q[18]          ; regN:id_ex_src2|Q[0]           ; clock        ; clock       ; 0.000        ; 0.069      ; 1.393      ;
; 1.179 ; regN:mem_wb_result|Q[2]        ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 0.000        ; 0.280      ; 1.630      ;
; 1.191 ; regN:mem_wb_result|Q[1]        ; register_file:rf|regN:r14|Q[1] ; clock        ; clock       ; 0.000        ; 0.315      ; 1.677      ;
; 1.203 ; regN:ex_mem_result|Q[2]        ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 0.000        ; 0.194      ; 1.568      ;
; 1.203 ; register_file:rf|regN:r5|Q[2]  ; regN:id_ex_src1|Q[2]           ; clock        ; clock       ; 0.000        ; 0.110      ; 1.484      ;
; 1.205 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[26]          ; clock        ; clock       ; 0.000        ; 0.159      ; 1.535      ;
; 1.205 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[5]           ; clock        ; clock       ; 0.000        ; 0.159      ; 1.535      ;
; 1.216 ; regN:ex_mem_result|Q[1]        ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 0.000        ; 0.450      ; 1.837      ;
; 1.219 ; regN:if_id_inst|Q[23]          ; regN:id_ex_src1|Q[1]           ; clock        ; clock       ; 0.000        ; 0.306      ; 1.696      ;
; 1.221 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[24]          ; clock        ; clock       ; 0.000        ; 0.036      ; 1.428      ;
; 1.221 ; register_file:rf|regN:r14|Q[2] ; regN:id_ex_src2|Q[2]           ; clock        ; clock       ; 0.000        ; 0.048      ; 1.440      ;
; 1.222 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[1]           ; clock        ; clock       ; 0.000        ; 0.036      ; 1.429      ;
; 1.222 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[22]          ; clock        ; clock       ; 0.000        ; 0.036      ; 1.429      ;
; 1.226 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[21]          ; clock        ; clock       ; 0.000        ; 0.036      ; 1.433      ;
; 1.230 ; regN:ex_mem_result|Q[0]        ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 0.000        ; 0.194      ; 1.595      ;
; 1.234 ; regN:ex_mem_result|Q[3]        ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 0.000        ; 0.194      ; 1.599      ;
; 1.242 ; reg1:id_ex_alusrc|Q            ; regN:ex_mem_result|Q[0]        ; clock        ; clock       ; 0.000        ; 0.361      ; 1.774      ;
; 1.246 ; regN:if_id_inst|Q[1]           ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; -0.189     ; 1.228      ;
; 1.248 ; regN:id_ex_src1|Q[2]           ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 0.000        ; 0.125      ; 1.544      ;
; 1.264 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[12]          ; clock        ; clock       ; 0.000        ; 0.020      ; 1.455      ;
; 1.282 ; regN:if_id_inst|Q[17]          ; regN:id_ex_src2|Q[2]           ; clock        ; clock       ; 0.000        ; 0.098      ; 1.551      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                           ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.212 ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; 0.500        ; 2.297      ; 2.604      ;
; 0.212 ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; 0.500        ; 2.297      ; 2.604      ;
; 0.218 ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; 0.500        ; 1.992      ; 2.293      ;
; 0.218 ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; 0.500        ; 1.992      ; 2.293      ;
; 0.218 ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; 0.500        ; 1.992      ; 2.293      ;
; 0.218 ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; 0.500        ; 1.992      ; 2.293      ;
; 0.218 ; clock     ; reg1:id_ex_alusrc|Q    ; clock        ; clock       ; 0.500        ; 1.992      ; 2.293      ;
; 0.218 ; clock     ; reg1:ex_mem_MemToReg|Q ; clock        ; clock       ; 0.500        ; 1.992      ; 2.293      ;
; 0.218 ; clock     ; reg1:mem_wb_memtoReg|Q ; clock        ; clock       ; 0.500        ; 1.992      ; 2.293      ;
; 0.218 ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; 0.500        ; 1.992      ; 2.293      ;
; 0.648 ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; 1.000        ; 2.297      ; 2.668      ;
; 0.648 ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; 1.000        ; 2.297      ; 2.668      ;
; 0.745 ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; 1.000        ; 1.992      ; 2.266      ;
; 0.745 ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; 1.000        ; 1.992      ; 2.266      ;
; 0.745 ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; 1.000        ; 1.992      ; 2.266      ;
; 0.745 ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; 1.000        ; 1.992      ; 2.266      ;
; 0.745 ; clock     ; reg1:id_ex_alusrc|Q    ; clock        ; clock       ; 1.000        ; 1.992      ; 2.266      ;
; 0.745 ; clock     ; reg1:ex_mem_MemToReg|Q ; clock        ; clock       ; 1.000        ; 1.992      ; 2.266      ;
; 0.745 ; clock     ; reg1:mem_wb_memtoReg|Q ; clock        ; clock       ; 1.000        ; 1.992      ; 2.266      ;
; 0.745 ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; 1.000        ; 1.992      ; 2.266      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                             ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.052 ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; 0.000        ; 2.070      ; 2.189      ;
; -0.052 ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; 0.000        ; 2.070      ; 2.189      ;
; -0.052 ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; 0.000        ; 2.070      ; 2.189      ;
; -0.052 ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; 0.000        ; 2.070      ; 2.189      ;
; -0.052 ; clock     ; reg1:id_ex_alusrc|Q    ; clock        ; clock       ; 0.000        ; 2.070      ; 2.189      ;
; -0.052 ; clock     ; reg1:ex_mem_MemToReg|Q ; clock        ; clock       ; 0.000        ; 2.070      ; 2.189      ;
; -0.052 ; clock     ; reg1:mem_wb_memtoReg|Q ; clock        ; clock       ; 0.000        ; 2.070      ; 2.189      ;
; -0.052 ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; 0.000        ; 2.070      ; 2.189      ;
; 0.016  ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; 0.000        ; 2.388      ; 2.575      ;
; 0.016  ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; 0.000        ; 2.388      ; 2.575      ;
; 0.454  ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; -0.500       ; 2.388      ; 2.513      ;
; 0.454  ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; -0.500       ; 2.388      ; 2.513      ;
; 0.473  ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; -0.500       ; 2.070      ; 2.214      ;
; 0.473  ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; -0.500       ; 2.070      ; 2.214      ;
; 0.473  ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; -0.500       ; 2.070      ; 2.214      ;
; 0.473  ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; -0.500       ; 2.070      ; 2.214      ;
; 0.473  ; clock     ; reg1:id_ex_alusrc|Q    ; clock        ; clock       ; -0.500       ; 2.070      ; 2.214      ;
; 0.473  ; clock     ; reg1:ex_mem_MemToReg|Q ; clock        ; clock       ; -0.500       ; 2.070      ; 2.214      ;
; 0.473  ; clock     ; reg1:mem_wb_memtoReg|Q ; clock        ; clock       ; -0.500       ; 2.070      ; 2.214      ;
; 0.473  ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; -0.500       ; 2.070      ; 2.214      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:ex_mem_MemToReg|Q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:ex_mem_RegWrite|Q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:ex_mem_regdst|Q           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:id_ex_add_sub|Q           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:id_ex_alusrc|Q            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:id_ex_regdst|Q            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:id_ex_regwrite|Q          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:mem_wb_memtoReg|Q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:mem_wb_regWrite|Q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:mem_wb_regdst|Q           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_pc|Q[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_pc|Q[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_pc|Q[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_pc|Q[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_ALUop|Q[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_address_offset|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_address_offset|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_address_offset|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_pc|Q[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_pc|Q[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_pc|Q[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_pc|Q[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[11]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[12]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[13]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[14]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[16]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[17]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[18]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[19]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[21]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[22]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[23]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[24]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[26]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_pc|Q[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_pc|Q[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_pc|Q[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_pc|Q[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_pc|Q[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_pc|Q[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_pc|Q[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_pc|Q[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:pc|Q[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:pc|Q[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:pc|Q[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:pc|Q[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[3]  ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 4.901 ; 5.107 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -2.436 ; -2.678 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+----------------+------------+--------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+-------+------------+-----------------+
; current_pc[*]  ; clock      ; 8.430  ; 8.242 ; Rise       ; clock           ;
;  current_pc[0] ; clock      ; 7.152  ; 7.150 ; Rise       ; clock           ;
;  current_pc[1] ; clock      ; 7.671  ; 7.526 ; Rise       ; clock           ;
;  current_pc[2] ; clock      ; 8.430  ; 8.242 ; Rise       ; clock           ;
;  current_pc[3] ; clock      ; 6.497  ; 6.367 ; Rise       ; clock           ;
; result[*]      ; clock      ; 10.095 ; 9.857 ; Rise       ; clock           ;
;  result[0]     ; clock      ; 8.124  ; 7.956 ; Rise       ; clock           ;
;  result[1]     ; clock      ; 8.738  ; 8.573 ; Rise       ; clock           ;
;  result[2]     ; clock      ; 9.060  ; 8.775 ; Rise       ; clock           ;
;  result[3]     ; clock      ; 10.095 ; 9.857 ; Rise       ; clock           ;
+----------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; current_pc[*]  ; clock      ; 6.254 ; 6.129 ; Rise       ; clock           ;
;  current_pc[0] ; clock      ; 6.886 ; 6.883 ; Rise       ; clock           ;
;  current_pc[1] ; clock      ; 7.381 ; 7.241 ; Rise       ; clock           ;
;  current_pc[2] ; clock      ; 8.110 ; 7.928 ; Rise       ; clock           ;
;  current_pc[3] ; clock      ; 6.254 ; 6.129 ; Rise       ; clock           ;
; result[*]      ; clock      ; 6.920 ; 6.791 ; Rise       ; clock           ;
;  result[0]     ; clock      ; 7.138 ; 6.992 ; Rise       ; clock           ;
;  result[1]     ; clock      ; 6.920 ; 6.791 ; Rise       ; clock           ;
;  result[2]     ; clock      ; 7.876 ; 7.683 ; Rise       ; clock           ;
;  result[3]     ; clock      ; 9.437 ; 9.166 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.937 ; -62.213           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.201 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; -0.107 ; -0.686               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; -0.021 ; -0.170              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -149.288                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                           ;
+--------+-------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.937 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r3|Q[1]  ; clock        ; clock       ; 1.000        ; -0.048     ; 1.896      ;
; -0.935 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.893      ;
; -0.913 ; reg1:mem_wb_regWrite|Q        ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.871      ;
; -0.909 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r3|Q[2]  ; clock        ; clock       ; 1.000        ; -0.175     ; 1.741      ;
; -0.909 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.175     ; 1.741      ;
; -0.908 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; -0.077     ; 1.838      ;
; -0.908 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; -0.077     ; 1.838      ;
; -0.908 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; -0.077     ; 1.838      ;
; -0.905 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.863      ;
; -0.898 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r1|Q[0]  ; clock        ; clock       ; 1.000        ; -0.077     ; 1.828      ;
; -0.893 ; regN:if_id_inst|Q[19]         ; regN:id_ex_src2|Q[2]           ; clock        ; clock       ; 1.000        ; -0.075     ; 1.825      ;
; -0.886 ; reg1:mem_wb_regWrite|Q        ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; -0.077     ; 1.816      ;
; -0.886 ; reg1:mem_wb_regWrite|Q        ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; -0.077     ; 1.816      ;
; -0.886 ; reg1:mem_wb_regWrite|Q        ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; -0.077     ; 1.816      ;
; -0.878 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; -0.077     ; 1.808      ;
; -0.878 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; -0.077     ; 1.808      ;
; -0.878 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; -0.077     ; 1.808      ;
; -0.875 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r2|Q[1]  ; clock        ; clock       ; 1.000        ; -0.031     ; 1.851      ;
; -0.869 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r5|Q[0]  ; clock        ; clock       ; 1.000        ; -0.086     ; 1.790      ;
; -0.869 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; -0.086     ; 1.790      ;
; -0.869 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r5|Q[1]  ; clock        ; clock       ; 1.000        ; -0.086     ; 1.790      ;
; -0.869 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r5|Q[3]  ; clock        ; clock       ; 1.000        ; -0.086     ; 1.790      ;
; -0.862 ; regN:if_id_inst|Q[18]         ; regN:id_ex_src2|Q[1]           ; clock        ; clock       ; 1.000        ; -0.036     ; 1.833      ;
; -0.860 ; regN:ex_mem_result|Q[3]       ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.180     ; 1.687      ;
; -0.857 ; regN:if_id_inst|Q[13]         ; register_file:rf|regN:r3|Q[1]  ; clock        ; clock       ; 1.000        ; -0.048     ; 1.816      ;
; -0.854 ; regN:ex_mem_result|Q[2]       ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.180     ; 1.681      ;
; -0.853 ; regN:if_id_inst|Q[13]         ; register_file:rf|regN:r3|Q[2]  ; clock        ; clock       ; 1.000        ; -0.175     ; 1.685      ;
; -0.853 ; regN:if_id_inst|Q[13]         ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.175     ; 1.685      ;
; -0.849 ; regN:if_id_inst|Q[13]         ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.807      ;
; -0.844 ; regN:if_id_inst|Q[17]         ; regN:id_ex_src2|Q[3]           ; clock        ; clock       ; 1.000        ; -0.031     ; 1.820      ;
; -0.839 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r11|Q[0] ; clock        ; clock       ; 1.000        ; -0.048     ; 1.798      ;
; -0.839 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r11|Q[2] ; clock        ; clock       ; 1.000        ; -0.048     ; 1.798      ;
; -0.839 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r11|Q[1] ; clock        ; clock       ; 1.000        ; -0.048     ; 1.798      ;
; -0.839 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r11|Q[3] ; clock        ; clock       ; 1.000        ; -0.048     ; 1.798      ;
; -0.835 ; regN:if_id_inst|Q[14]         ; register_file:rf|regN:r1|Q[0]  ; clock        ; clock       ; 1.000        ; -0.077     ; 1.765      ;
; -0.826 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r9|Q[0]  ; clock        ; clock       ; 1.000        ; -0.062     ; 1.771      ;
; -0.826 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r9|Q[2]  ; clock        ; clock       ; 1.000        ; -0.062     ; 1.771      ;
; -0.826 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r9|Q[1]  ; clock        ; clock       ; 1.000        ; -0.062     ; 1.771      ;
; -0.826 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r9|Q[3]  ; clock        ; clock       ; 1.000        ; -0.062     ; 1.771      ;
; -0.822 ; regN:if_id_inst|Q[13]         ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; -0.077     ; 1.752      ;
; -0.822 ; regN:if_id_inst|Q[13]         ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; -0.077     ; 1.752      ;
; -0.822 ; regN:if_id_inst|Q[13]         ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; -0.077     ; 1.752      ;
; -0.814 ; regN:id_ex_src2|Q[0]          ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 1.000        ; -0.025     ; 1.796      ;
; -0.813 ; regN:id_ex_src2|Q[0]          ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; -0.025     ; 1.795      ;
; -0.810 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r8|Q[2]  ; clock        ; clock       ; 1.000        ; -0.039     ; 1.778      ;
; -0.810 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r8|Q[1]  ; clock        ; clock       ; 1.000        ; -0.039     ; 1.778      ;
; -0.810 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r8|Q[0]  ; clock        ; clock       ; 1.000        ; -0.039     ; 1.778      ;
; -0.810 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r8|Q[3]  ; clock        ; clock       ; 1.000        ; -0.039     ; 1.778      ;
; -0.808 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r9|Q[0]  ; clock        ; clock       ; 1.000        ; -0.062     ; 1.753      ;
; -0.808 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r9|Q[2]  ; clock        ; clock       ; 1.000        ; -0.062     ; 1.753      ;
; -0.808 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r9|Q[1]  ; clock        ; clock       ; 1.000        ; -0.062     ; 1.753      ;
; -0.808 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r9|Q[3]  ; clock        ; clock       ; 1.000        ; -0.062     ; 1.753      ;
; -0.807 ; regN:if_id_inst|Q[13]         ; register_file:rf|regN:r2|Q[1]  ; clock        ; clock       ; 1.000        ; -0.031     ; 1.783      ;
; -0.807 ; regN:mem_wb_result|Q[3]       ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.060     ; 1.754      ;
; -0.806 ; regN:if_id_inst|Q[14]         ; register_file:rf|regN:r5|Q[0]  ; clock        ; clock       ; 1.000        ; -0.086     ; 1.727      ;
; -0.806 ; regN:if_id_inst|Q[14]         ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; -0.086     ; 1.727      ;
; -0.806 ; regN:if_id_inst|Q[14]         ; register_file:rf|regN:r5|Q[1]  ; clock        ; clock       ; 1.000        ; -0.086     ; 1.727      ;
; -0.806 ; regN:if_id_inst|Q[14]         ; register_file:rf|regN:r5|Q[3]  ; clock        ; clock       ; 1.000        ; -0.086     ; 1.727      ;
; -0.804 ; regN:if_id_inst|Q[18]         ; regN:id_ex_src2|Q[2]           ; clock        ; clock       ; 1.000        ; -0.075     ; 1.736      ;
; -0.801 ; regN:if_id_inst|Q[24]         ; regN:id_ex_src1|Q[0]           ; clock        ; clock       ; 1.000        ; -0.025     ; 1.783      ;
; -0.800 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; -0.073     ; 1.734      ;
; -0.800 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 1.000        ; -0.073     ; 1.734      ;
; -0.800 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; -0.073     ; 1.734      ;
; -0.800 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r4|Q[3]  ; clock        ; clock       ; 1.000        ; -0.073     ; 1.734      ;
; -0.799 ; regN:ex_mem_result|Q[1]       ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.034     ; 1.772      ;
; -0.797 ; regN:if_id_inst|Q[17]         ; regN:id_ex_src2|Q[0]           ; clock        ; clock       ; 1.000        ; -0.008     ; 1.796      ;
; -0.796 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r3|Q[0]  ; clock        ; clock       ; 1.000        ; -0.041     ; 1.762      ;
; -0.793 ; reg1:mem_wb_regWrite|Q        ; register_file:rf|regN:r1|Q[0]  ; clock        ; clock       ; 1.000        ; -0.077     ; 1.723      ;
; -0.791 ; regN:if_id_inst|Q[14]         ; register_file:rf|regN:r2|Q[1]  ; clock        ; clock       ; 1.000        ; -0.031     ; 1.767      ;
; -0.788 ; register_file:rf|regN:r9|Q[3] ; regN:id_ex_src1|Q[3]           ; clock        ; clock       ; 1.000        ; -0.151     ; 1.644      ;
; -0.788 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r10|Q[0] ; clock        ; clock       ; 1.000        ; -0.016     ; 1.779      ;
; -0.788 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r10|Q[2] ; clock        ; clock       ; 1.000        ; -0.016     ; 1.779      ;
; -0.788 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r10|Q[1] ; clock        ; clock       ; 1.000        ; -0.016     ; 1.779      ;
; -0.788 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r10|Q[3] ; clock        ; clock       ; 1.000        ; -0.016     ; 1.779      ;
; -0.788 ; reg1:mem_wb_regWrite|Q        ; register_file:rf|regN:r8|Q[2]  ; clock        ; clock       ; 1.000        ; -0.039     ; 1.756      ;
; -0.788 ; reg1:mem_wb_regWrite|Q        ; register_file:rf|regN:r8|Q[1]  ; clock        ; clock       ; 1.000        ; -0.039     ; 1.756      ;
; -0.788 ; reg1:mem_wb_regWrite|Q        ; register_file:rf|regN:r8|Q[0]  ; clock        ; clock       ; 1.000        ; -0.039     ; 1.756      ;
; -0.788 ; reg1:mem_wb_regWrite|Q        ; register_file:rf|regN:r8|Q[3]  ; clock        ; clock       ; 1.000        ; -0.039     ; 1.756      ;
; -0.786 ; reg1:mem_wb_regWrite|Q        ; register_file:rf|regN:r9|Q[0]  ; clock        ; clock       ; 1.000        ; -0.062     ; 1.731      ;
; -0.786 ; reg1:mem_wb_regWrite|Q        ; register_file:rf|regN:r9|Q[2]  ; clock        ; clock       ; 1.000        ; -0.062     ; 1.731      ;
; -0.786 ; reg1:mem_wb_regWrite|Q        ; register_file:rf|regN:r9|Q[1]  ; clock        ; clock       ; 1.000        ; -0.062     ; 1.731      ;
; -0.786 ; reg1:mem_wb_regWrite|Q        ; register_file:rf|regN:r9|Q[3]  ; clock        ; clock       ; 1.000        ; -0.062     ; 1.731      ;
; -0.780 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r14|Q[0] ; clock        ; clock       ; 1.000        ; -0.057     ; 1.730      ;
; -0.780 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r14|Q[2] ; clock        ; clock       ; 1.000        ; -0.057     ; 1.730      ;
; -0.780 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r14|Q[1] ; clock        ; clock       ; 1.000        ; -0.057     ; 1.730      ;
; -0.780 ; regN:if_id_inst|Q[19]         ; register_file:rf|regN:r14|Q[3] ; clock        ; clock       ; 1.000        ; -0.057     ; 1.730      ;
; -0.779 ; regN:if_id_inst|Q[19]         ; regN:id_ex_src2|Q[1]           ; clock        ; clock       ; 1.000        ; -0.036     ; 1.750      ;
; -0.773 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r0|Q[0]  ; clock        ; clock       ; 1.000        ; -0.053     ; 1.727      ;
; -0.773 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r0|Q[2]  ; clock        ; clock       ; 1.000        ; -0.053     ; 1.727      ;
; -0.773 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r0|Q[1]  ; clock        ; clock       ; 1.000        ; -0.053     ; 1.727      ;
; -0.770 ; regN:if_id_inst|Q[13]         ; register_file:rf|regN:r11|Q[0] ; clock        ; clock       ; 1.000        ; -0.048     ; 1.729      ;
; -0.770 ; regN:if_id_inst|Q[13]         ; register_file:rf|regN:r11|Q[2] ; clock        ; clock       ; 1.000        ; -0.048     ; 1.729      ;
; -0.770 ; regN:if_id_inst|Q[13]         ; register_file:rf|regN:r11|Q[1] ; clock        ; clock       ; 1.000        ; -0.048     ; 1.729      ;
; -0.770 ; regN:if_id_inst|Q[13]         ; register_file:rf|regN:r11|Q[3] ; clock        ; clock       ; 1.000        ; -0.048     ; 1.729      ;
; -0.770 ; regN:if_id_inst|Q[13]         ; register_file:rf|regN:r9|Q[0]  ; clock        ; clock       ; 1.000        ; -0.062     ; 1.715      ;
; -0.770 ; regN:if_id_inst|Q[13]         ; register_file:rf|regN:r9|Q[2]  ; clock        ; clock       ; 1.000        ; -0.062     ; 1.715      ;
; -0.770 ; regN:if_id_inst|Q[13]         ; register_file:rf|regN:r9|Q[1]  ; clock        ; clock       ; 1.000        ; -0.062     ; 1.715      ;
; -0.770 ; regN:if_id_inst|Q[13]         ; register_file:rf|regN:r9|Q[3]  ; clock        ; clock       ; 1.000        ; -0.062     ; 1.715      ;
; -0.768 ; regN:ex_mem_result|Q[0]       ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.180     ; 1.595      ;
; -0.766 ; reg1:mem_wb_regWrite|Q        ; register_file:rf|regN:r10|Q[0] ; clock        ; clock       ; 1.000        ; -0.016     ; 1.757      ;
+--------+-------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                            ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; regN:pc|Q[1]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; regN:pc|Q[2]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.022      ; 0.307      ;
; 0.207 ; reg1:id_ex_regwrite|Q          ; reg1:ex_mem_RegWrite|Q         ; clock        ; clock       ; 0.000        ; 0.023      ; 0.314      ;
; 0.207 ; regN:if_id_pc|Q[2]             ; regN:id_ex_pc|Q[2]             ; clock        ; clock       ; 0.000        ; 0.023      ; 0.314      ;
; 0.208 ; regN:pc|Q[0]                   ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.022      ; 0.314      ;
; 0.208 ; regN:if_id_pc|Q[0]             ; regN:id_ex_pc|Q[0]             ; clock        ; clock       ; 0.000        ; 0.024      ; 0.316      ;
; 0.208 ; reg1:id_ex_regdst|Q            ; reg1:ex_mem_regdst|Q           ; clock        ; clock       ; 0.000        ; 0.023      ; 0.315      ;
; 0.208 ; regN:id_ex_pc|Q[2]             ; regN:ex_mem_pc|Q[2]            ; clock        ; clock       ; 0.000        ; 0.023      ; 0.315      ;
; 0.208 ; regN:ex_mem_pc|Q[2]            ; regN:mem_wb_pc|Q[2]            ; clock        ; clock       ; 0.000        ; 0.023      ; 0.315      ;
; 0.209 ; regN:if_id_pc|Q[3]             ; regN:id_ex_pc|Q[3]             ; clock        ; clock       ; 0.000        ; 0.089      ; 0.382      ;
; 0.209 ; regN:if_id_pc|Q[1]             ; regN:id_ex_pc|Q[1]             ; clock        ; clock       ; 0.000        ; 0.023      ; 0.316      ;
; 0.238 ; regN:pc|Q[1]                   ; regN:if_id_pc|Q[2]             ; clock        ; clock       ; 0.000        ; 0.023      ; 0.345      ;
; 0.239 ; regN:pc|Q[1]                   ; regN:if_id_pc|Q[1]             ; clock        ; clock       ; 0.000        ; 0.023      ; 0.346      ;
; 0.265 ; regN:mem_wb_result|Q[1]        ; register_file:rf|regN:r15|Q[1] ; clock        ; clock       ; 0.000        ; 0.161      ; 0.510      ;
; 0.265 ; regN:id_ex_pc|Q[0]             ; regN:ex_mem_pc|Q[0]            ; clock        ; clock       ; 0.000        ; 0.024      ; 0.373      ;
; 0.266 ; regN:id_ex_pc|Q[3]             ; regN:ex_mem_pc|Q[3]            ; clock        ; clock       ; 0.000        ; 0.023      ; 0.373      ;
; 0.267 ; regN:ex_mem_pc|Q[0]            ; regN:mem_wb_pc|Q[0]            ; clock        ; clock       ; 0.000        ; 0.024      ; 0.375      ;
; 0.267 ; reg1:ex_mem_MemToReg|Q         ; reg1:mem_wb_memtoReg|Q         ; clock        ; clock       ; 0.000        ; 0.023      ; 0.374      ;
; 0.267 ; regN:ex_mem_pc|Q[1]            ; regN:mem_wb_pc|Q[1]            ; clock        ; clock       ; 0.000        ; 0.023      ; 0.374      ;
; 0.268 ; regN:id_ex_pc|Q[1]             ; regN:ex_mem_pc|Q[1]            ; clock        ; clock       ; 0.000        ; 0.023      ; 0.375      ;
; 0.272 ; regN:if_id_inst|Q[2]           ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; 0.023      ; 0.379      ;
; 0.284 ; regN:if_id_inst|Q[2]           ; regN:id_ex_address_offset|Q[2] ; clock        ; clock       ; 0.000        ; 0.023      ; 0.391      ;
; 0.288 ; regN:pc|Q[2]                   ; regN:if_id_pc|Q[2]             ; clock        ; clock       ; 0.000        ; 0.023      ; 0.395      ;
; 0.291 ; regN:ex_mem_result|Q[1]        ; regN:mem_wb_result|Q[1]        ; clock        ; clock       ; 0.000        ; 0.025      ; 0.400      ;
; 0.306 ; regN:mem_wb_result|Q[1]        ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 0.000        ; 0.202      ; 0.592      ;
; 0.312 ; reg1:mem_wb_memtoReg|Q         ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 0.000        ; 0.218      ; 0.614      ;
; 0.314 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[5]           ; clock        ; clock       ; 0.000        ; 0.023      ; 0.421      ;
; 0.315 ; regN:pc|Q[0]                   ; regN:if_id_pc|Q[1]             ; clock        ; clock       ; 0.000        ; 0.023      ; 0.422      ;
; 0.316 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[26]          ; clock        ; clock       ; 0.000        ; 0.023      ; 0.423      ;
; 0.319 ; reg1:mem_wb_memtoReg|Q         ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 0.000        ; 0.157      ; 0.560      ;
; 0.320 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[16]          ; clock        ; clock       ; 0.000        ; 0.039      ; 0.443      ;
; 0.337 ; reg1:ex_mem_regdst|Q           ; reg1:mem_wb_regdst|Q           ; clock        ; clock       ; 0.000        ; 0.190      ; 0.611      ;
; 0.338 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.024      ; 0.446      ;
; 0.339 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[26]          ; clock        ; clock       ; 0.000        ; 0.023      ; 0.446      ;
; 0.340 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[12]          ; clock        ; clock       ; 0.000        ; 0.024      ; 0.448      ;
; 0.349 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[26]          ; clock        ; clock       ; 0.000        ; 0.023      ; 0.456      ;
; 0.350 ; regN:if_id_inst|Q[0]           ; reg1:id_ex_alusrc|Q            ; clock        ; clock       ; 0.000        ; 0.023      ; 0.457      ;
; 0.351 ; regN:if_id_inst|Q[0]           ; reg1:id_ex_regwrite|Q          ; clock        ; clock       ; 0.000        ; 0.023      ; 0.458      ;
; 0.358 ; regN:pc|Q[0]                   ; regN:if_id_pc|Q[2]             ; clock        ; clock       ; 0.000        ; 0.023      ; 0.465      ;
; 0.359 ; regN:if_id_inst|Q[22]          ; regN:id_ex_src1|Q[0]           ; clock        ; clock       ; 0.000        ; 0.025      ; 0.468      ;
; 0.365 ; regN:pc|Q[1]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.023      ; 0.472      ;
; 0.365 ; reg1:mem_wb_memtoReg|Q         ; register_file:rf|regN:r15|Q[1] ; clock        ; clock       ; 0.000        ; 0.177      ; 0.626      ;
; 0.377 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[5]           ; clock        ; clock       ; 0.000        ; 0.023      ; 0.484      ;
; 0.381 ; regN:pc|Q[0]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.023      ; 0.488      ;
; 0.383 ; regN:pc|Q[0]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.023      ; 0.490      ;
; 0.388 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[5]           ; clock        ; clock       ; 0.000        ; 0.023      ; 0.495      ;
; 0.401 ; regN:ex_mem_result|Q[0]        ; regN:mem_wb_result|Q[0]        ; clock        ; clock       ; 0.000        ; -0.079     ; 0.406      ;
; 0.417 ; regN:if_id_inst|Q[0]           ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; 0.023      ; 0.524      ;
; 0.423 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.011      ; 0.518      ;
; 0.423 ; regN:if_id_inst|Q[26]          ; reg1:id_ex_alusrc|Q            ; clock        ; clock       ; 0.000        ; -0.119     ; 0.388      ;
; 0.424 ; reg1:id_ex_alusrc|Q            ; reg1:ex_mem_MemToReg|Q         ; clock        ; clock       ; 0.000        ; 0.023      ; 0.531      ;
; 0.427 ; regN:if_id_inst|Q[2]           ; regN:id_ex_ALUop|Q[0]          ; clock        ; clock       ; 0.000        ; 0.023      ; 0.534      ;
; 0.430 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[12]          ; clock        ; clock       ; 0.000        ; 0.011      ; 0.525      ;
; 0.432 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[18]          ; clock        ; clock       ; 0.000        ; 0.039      ; 0.555      ;
; 0.432 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[13]          ; clock        ; clock       ; 0.000        ; 0.039      ; 0.555      ;
; 0.441 ; reg1:ex_mem_RegWrite|Q         ; reg1:mem_wb_regWrite|Q         ; clock        ; clock       ; 0.000        ; 0.190      ; 0.715      ;
; 0.450 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[14]          ; clock        ; clock       ; 0.000        ; 0.039      ; 0.573      ;
; 0.454 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[19]          ; clock        ; clock       ; 0.000        ; 0.039      ; 0.577      ;
; 0.468 ; regN:id_ex_src1|Q[3]           ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 0.000        ; 0.179      ; 0.731      ;
; 0.485 ; regN:if_id_inst|Q[24]          ; regN:id_ex_src1|Q[1]           ; clock        ; clock       ; 0.000        ; 0.025      ; 0.594      ;
; 0.491 ; regN:if_id_inst|Q[21]          ; regN:id_ex_src1|Q[0]           ; clock        ; clock       ; 0.000        ; 0.025      ; 0.600      ;
; 0.496 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.011      ; 0.591      ;
; 0.499 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[12]          ; clock        ; clock       ; 0.000        ; 0.011      ; 0.594      ;
; 0.510 ; regN:id_ex_address_offset|Q[1] ; regN:ex_mem_result|Q[1]        ; clock        ; clock       ; 0.000        ; 0.025      ; 0.619      ;
; 0.522 ; regN:ex_mem_pc|Q[3]            ; regN:mem_wb_pc|Q[3]            ; clock        ; clock       ; 0.000        ; -0.076     ; 0.530      ;
; 0.523 ; regN:if_id_inst|Q[26]          ; regN:id_ex_ALUop|Q[0]          ; clock        ; clock       ; 0.000        ; -0.119     ; 0.488      ;
; 0.530 ; regN:ex_mem_result|Q[3]        ; regN:mem_wb_result|Q[3]        ; clock        ; clock       ; 0.000        ; -0.079     ; 0.535      ;
; 0.546 ; reg1:mem_wb_memtoReg|Q         ; register_file:rf|regN:r15|Q[0] ; clock        ; clock       ; 0.000        ; 0.177      ; 0.807      ;
; 0.555 ; regN:if_id_inst|Q[1]           ; regN:id_ex_address_offset|Q[1] ; clock        ; clock       ; 0.000        ; -0.079     ; 0.560      ;
; 0.555 ; regN:if_id_inst|Q[16]          ; regN:id_ex_src2|Q[1]           ; clock        ; clock       ; 0.000        ; 0.064      ; 0.703      ;
; 0.558 ; register_file:rf|regN:r12|Q[2] ; regN:id_ex_src2|Q[2]           ; clock        ; clock       ; 0.000        ; 0.042      ; 0.684      ;
; 0.558 ; regN:if_id_inst|Q[18]          ; regN:id_ex_src2|Q[0]           ; clock        ; clock       ; 0.000        ; 0.064      ; 0.706      ;
; 0.558 ; regN:pc|Q[3]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.024      ; 0.666      ;
; 0.568 ; register_file:rf|regN:r5|Q[1]  ; regN:id_ex_src2|Q[1]           ; clock        ; clock       ; 0.000        ; 0.091      ; 0.743      ;
; 0.568 ; regN:if_id_inst|Q[5]           ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; -0.119     ; 0.533      ;
; 0.575 ; regN:if_id_inst|Q[0]           ; regN:id_ex_ALUop|Q[0]          ; clock        ; clock       ; 0.000        ; 0.023      ; 0.682      ;
; 0.577 ; regN:ex_mem_result|Q[2]        ; regN:mem_wb_result|Q[2]        ; clock        ; clock       ; 0.000        ; -0.102     ; 0.559      ;
; 0.581 ; regN:id_ex_src1|Q[0]           ; regN:ex_mem_result|Q[0]        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.729      ;
; 0.588 ; reg1:mem_wb_memtoReg|Q         ; register_file:rf|regN:r7|Q[2]  ; clock        ; clock       ; 0.000        ; 0.218      ; 0.890      ;
; 0.592 ; regN:if_id_inst|Q[0]           ; reg1:id_ex_regdst|Q            ; clock        ; clock       ; 0.000        ; 0.023      ; 0.699      ;
; 0.600 ; register_file:rf|regN:r14|Q[2] ; regN:id_ex_src2|Q[2]           ; clock        ; clock       ; 0.000        ; 0.022      ; 0.706      ;
; 0.606 ; regN:mem_wb_result|Q[1]        ; register_file:rf|regN:r14|Q[1] ; clock        ; clock       ; 0.000        ; 0.158      ; 0.848      ;
; 0.616 ; regN:mem_wb_result|Q[2]        ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 0.000        ; 0.141      ; 0.841      ;
; 0.616 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[26]          ; clock        ; clock       ; 0.000        ; 0.088      ; 0.788      ;
; 0.617 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[5]           ; clock        ; clock       ; 0.000        ; 0.088      ; 0.789      ;
; 0.619 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[24]          ; clock        ; clock       ; 0.000        ; 0.021      ; 0.724      ;
; 0.620 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[22]          ; clock        ; clock       ; 0.000        ; 0.021      ; 0.725      ;
; 0.621 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[1]           ; clock        ; clock       ; 0.000        ; 0.021      ; 0.726      ;
; 0.624 ; regN:id_ex_src1|Q[2]           ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.788      ;
; 0.625 ; regN:ex_mem_result|Q[2]        ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 0.000        ; 0.067      ; 0.776      ;
; 0.626 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[21]          ; clock        ; clock       ; 0.000        ; 0.021      ; 0.731      ;
; 0.627 ; regN:if_id_inst|Q[1]           ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; -0.096     ; 0.615      ;
; 0.629 ; register_file:rf|regN:r6|Q[2]  ; regN:id_ex_src2|Q[2]           ; clock        ; clock       ; 0.000        ; 0.029      ; 0.742      ;
; 0.630 ; regN:if_id_inst|Q[23]          ; regN:id_ex_src1|Q[1]           ; clock        ; clock       ; 0.000        ; 0.156      ; 0.870      ;
; 0.630 ; reg1:id_ex_alusrc|Q            ; regN:ex_mem_result|Q[0]        ; clock        ; clock       ; 0.000        ; 0.195      ; 0.909      ;
; 0.640 ; regN:mem_wb_result|Q[0]        ; register_file:rf|regN:r9|Q[0]  ; clock        ; clock       ; 0.000        ; 0.129      ; 0.853      ;
; 0.644 ; regN:pc|Q[1]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.011      ; 0.739      ;
; 0.644 ; reg1:id_ex_alusrc|Q            ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 0.000        ; 0.195      ; 0.923      ;
; 0.644 ; regN:if_id_inst|Q[26]          ; reg1:id_ex_regdst|Q            ; clock        ; clock       ; 0.000        ; -0.119     ; 0.609      ;
; 0.645 ; register_file:rf|regN:r5|Q[2]  ; regN:id_ex_src1|Q[2]           ; clock        ; clock       ; 0.000        ; 0.051      ; 0.780      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                            ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.107 ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; 0.500        ; 1.127      ; 1.741      ;
; -0.107 ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; 0.500        ; 1.127      ; 1.741      ;
; -0.059 ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; 0.500        ; 0.987      ; 1.553      ;
; -0.059 ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; 0.500        ; 0.987      ; 1.553      ;
; -0.059 ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; 0.500        ; 0.987      ; 1.553      ;
; -0.059 ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; 0.500        ; 0.987      ; 1.553      ;
; -0.059 ; clock     ; reg1:id_ex_alusrc|Q    ; clock        ; clock       ; 0.500        ; 0.987      ; 1.553      ;
; -0.059 ; clock     ; reg1:ex_mem_MemToReg|Q ; clock        ; clock       ; 0.500        ; 0.987      ; 1.553      ;
; -0.059 ; clock     ; reg1:mem_wb_memtoReg|Q ; clock        ; clock       ; 0.500        ; 0.987      ; 1.553      ;
; -0.059 ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; 0.500        ; 0.987      ; 1.553      ;
; 0.824  ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; 1.000        ; 1.127      ; 1.310      ;
; 0.824  ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; 1.000        ; 1.127      ; 1.310      ;
; 0.858  ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; 1.000        ; 0.987      ; 1.136      ;
; 0.858  ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; 1.000        ; 0.987      ; 1.136      ;
; 0.858  ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; 1.000        ; 0.987      ; 1.136      ;
; 0.858  ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; 1.000        ; 0.987      ; 1.136      ;
; 0.858  ; clock     ; reg1:id_ex_alusrc|Q    ; clock        ; clock       ; 1.000        ; 0.987      ; 1.136      ;
; 0.858  ; clock     ; reg1:ex_mem_MemToReg|Q ; clock        ; clock       ; 1.000        ; 0.987      ; 1.136      ;
; 0.858  ; clock     ; reg1:mem_wb_memtoReg|Q ; clock        ; clock       ; 1.000        ; 0.987      ; 1.136      ;
; 0.858  ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; 1.000        ; 0.987      ; 1.136      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                             ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.021 ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; 0.000        ; 1.031      ; 1.094      ;
; -0.021 ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; 0.000        ; 1.031      ; 1.094      ;
; -0.021 ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; 0.000        ; 1.031      ; 1.094      ;
; -0.021 ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; 0.000        ; 1.031      ; 1.094      ;
; -0.021 ; clock     ; reg1:id_ex_alusrc|Q    ; clock        ; clock       ; 0.000        ; 1.031      ; 1.094      ;
; -0.021 ; clock     ; reg1:ex_mem_MemToReg|Q ; clock        ; clock       ; 0.000        ; 1.031      ; 1.094      ;
; -0.021 ; clock     ; reg1:mem_wb_memtoReg|Q ; clock        ; clock       ; 0.000        ; 1.031      ; 1.094      ;
; -0.021 ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; 0.000        ; 1.031      ; 1.094      ;
; -0.001 ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; 0.000        ; 1.177      ; 1.260      ;
; -0.001 ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; 0.000        ; 1.177      ; 1.260      ;
; 0.892  ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; -0.500       ; 1.031      ; 1.507      ;
; 0.892  ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; -0.500       ; 1.031      ; 1.507      ;
; 0.892  ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; -0.500       ; 1.031      ; 1.507      ;
; 0.892  ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; -0.500       ; 1.031      ; 1.507      ;
; 0.892  ; clock     ; reg1:id_ex_alusrc|Q    ; clock        ; clock       ; -0.500       ; 1.031      ; 1.507      ;
; 0.892  ; clock     ; reg1:ex_mem_MemToReg|Q ; clock        ; clock       ; -0.500       ; 1.031      ; 1.507      ;
; 0.892  ; clock     ; reg1:mem_wb_memtoReg|Q ; clock        ; clock       ; -0.500       ; 1.031      ; 1.507      ;
; 0.892  ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; -0.500       ; 1.031      ; 1.507      ;
; 0.926  ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; -0.500       ; 1.177      ; 1.687      ;
; 0.926  ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; -0.500       ; 1.177      ; 1.687      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg1:ex_mem_MemToReg|Q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg1:ex_mem_RegWrite|Q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg1:ex_mem_regdst|Q           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg1:id_ex_add_sub|Q           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg1:id_ex_alusrc|Q            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg1:id_ex_regdst|Q            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg1:id_ex_regwrite|Q          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg1:mem_wb_memtoReg|Q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg1:mem_wb_regWrite|Q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg1:mem_wb_regdst|Q           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:ex_mem_pc|Q[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:ex_mem_pc|Q[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:ex_mem_pc|Q[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:ex_mem_pc|Q[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_ALUop|Q[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_address_offset|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_address_offset|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_address_offset|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_pc|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_pc|Q[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_pc|Q[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_pc|Q[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_pc|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_pc|Q[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_pc|Q[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_pc|Q[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:mem_wb_pc|Q[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:mem_wb_pc|Q[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:mem_wb_pc|Q[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:mem_wb_pc|Q[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:pc|Q[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:pc|Q[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:pc|Q[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:pc|Q[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[3]  ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 2.843 ; 3.593 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -1.537 ; -2.241 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; current_pc[*]  ; clock      ; 4.566 ; 4.826 ; Rise       ; clock           ;
;  current_pc[0] ; clock      ; 3.977 ; 4.165 ; Rise       ; clock           ;
;  current_pc[1] ; clock      ; 4.170 ; 4.365 ; Rise       ; clock           ;
;  current_pc[2] ; clock      ; 4.566 ; 4.826 ; Rise       ; clock           ;
;  current_pc[3] ; clock      ; 3.556 ; 3.678 ; Rise       ; clock           ;
; result[*]      ; clock      ; 5.488 ; 5.765 ; Rise       ; clock           ;
;  result[0]     ; clock      ; 4.405 ; 4.566 ; Rise       ; clock           ;
;  result[1]     ; clock      ; 4.775 ; 4.949 ; Rise       ; clock           ;
;  result[2]     ; clock      ; 4.944 ; 5.103 ; Rise       ; clock           ;
;  result[3]     ; clock      ; 5.488 ; 5.765 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; current_pc[*]  ; clock      ; 3.433 ; 3.550 ; Rise       ; clock           ;
;  current_pc[0] ; clock      ; 3.840 ; 4.020 ; Rise       ; clock           ;
;  current_pc[1] ; clock      ; 4.023 ; 4.210 ; Rise       ; clock           ;
;  current_pc[2] ; clock      ; 4.403 ; 4.653 ; Rise       ; clock           ;
;  current_pc[3] ; clock      ; 3.433 ; 3.550 ; Rise       ; clock           ;
; result[*]      ; clock      ; 3.803 ; 3.959 ; Rise       ; clock           ;
;  result[0]     ; clock      ; 3.888 ; 4.057 ; Rise       ; clock           ;
;  result[1]     ; clock      ; 3.803 ; 3.959 ; Rise       ; clock           ;
;  result[2]     ; clock      ; 4.289 ; 4.480 ; Rise       ; clock           ;
;  result[3]     ; clock      ; 5.120 ; 5.347 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.074   ; 0.201 ; -0.107   ; -0.052  ; -3.000              ;
;  clock           ; -3.074   ; 0.201 ; -0.107   ; -0.052  ; -3.000              ;
; Design-wide TNS  ; -235.942 ; 0.0   ; -0.686   ; -0.416  ; -171.335            ;
;  clock           ; -235.942 ; 0.000 ; -0.686   ; -0.416  ; -171.335            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 5.454 ; 5.874 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -1.537 ; -2.241 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; current_pc[*]  ; clock      ; 9.171  ; 9.093  ; Rise       ; clock           ;
;  current_pc[0] ; clock      ; 7.783  ; 7.868  ; Rise       ; clock           ;
;  current_pc[1] ; clock      ; 8.343  ; 8.310  ; Rise       ; clock           ;
;  current_pc[2] ; clock      ; 9.171  ; 9.093  ; Rise       ; clock           ;
;  current_pc[3] ; clock      ; 7.092  ; 7.037  ; Rise       ; clock           ;
; result[*]      ; clock      ; 10.931 ; 10.915 ; Rise       ; clock           ;
;  result[0]     ; clock      ; 8.862  ; 8.793  ; Rise       ; clock           ;
;  result[1]     ; clock      ; 9.546  ; 9.462  ; Rise       ; clock           ;
;  result[2]     ; clock      ; 9.852  ; 9.689  ; Rise       ; clock           ;
;  result[3]     ; clock      ; 10.931 ; 10.915 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; current_pc[*]  ; clock      ; 3.433 ; 3.550 ; Rise       ; clock           ;
;  current_pc[0] ; clock      ; 3.840 ; 4.020 ; Rise       ; clock           ;
;  current_pc[1] ; clock      ; 4.023 ; 4.210 ; Rise       ; clock           ;
;  current_pc[2] ; clock      ; 4.403 ; 4.653 ; Rise       ; clock           ;
;  current_pc[3] ; clock      ; 3.433 ; 3.550 ; Rise       ; clock           ;
; result[*]      ; clock      ; 3.803 ; 3.959 ; Rise       ; clock           ;
;  result[0]     ; clock      ; 3.888 ; 4.057 ; Rise       ; clock           ;
;  result[1]     ; clock      ; 3.803 ; 3.959 ; Rise       ; clock           ;
;  result[2]     ; clock      ; 4.289 ; 4.480 ; Rise       ; clock           ;
;  result[3]     ; clock      ; 5.120 ; 5.347 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; current_pc[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; current_pc[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; current_pc[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; current_pc[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; current_pc[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; current_pc[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; current_pc[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; current_pc[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; current_pc[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; current_pc[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1662     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1662     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 10       ; 10       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 10       ; 10       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 78    ; 78   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 28    ; 28   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Apr 10 09:03:13 2018
Info: Command: quartus_sta lab5 -c lab5
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.074
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.074      -235.942 clock 
Info (332146): Worst-case hold slack is 0.440
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.440         0.000 clock 
Info (332146): Worst-case recovery slack is 0.087
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.087         0.000 clock 
Info (332146): Worst-case removal slack is -0.043
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.043        -0.344 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -171.335 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.764
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.764      -207.059 clock 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.387         0.000 clock 
Info (332146): Worst-case recovery slack is 0.212
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.212         0.000 clock 
Info (332146): Worst-case removal slack is -0.052
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.052        -0.416 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -171.335 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.937
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.937       -62.213 clock 
Info (332146): Worst-case hold slack is 0.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.201         0.000 clock 
Info (332146): Worst-case recovery slack is -0.107
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.107        -0.686 clock 
Info (332146): Worst-case removal slack is -0.021
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.021        -0.170 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -149.288 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 523 megabytes
    Info: Processing ended: Tue Apr 10 09:03:37 2018
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:03


