v 20130925 2
B 44000 55300 1600 1800 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
N 45800 56600 47700 56600 4
{
T 45900 56650 5 10 1 1 0 0 1
netname=TxD  /  TX
}
N 45700 55800 47700 55800 4
{
T 45900 55850 5 10 1 1 0 0 1
netname=RxD  /  RX
}
T 43300 61300 9 27 1 0 0 0 1
Universal Asynchronous Receiver-Transmitter
C 45700 55300 1 0 1 buf-1.sym
{
T 45500 56300 5 10 0 0 0 6 1
device=buf
}
C 44700 56100 1 0 0 buf-1.sym
{
T 44900 57100 5 10 0 0 0 0 1
device=buf
}
L 42800 60700 43700 60700 3 0 0 0 -1 -1
L 43700 60700 43800 60200 3 0 0 0 -1 -1
L 43800 60200 44200 60200 3 0 0 0 -1 -1
L 44200 60200 44300 60700 3 0 0 0 -1 -1
L 44300 60700 44700 60700 3 0 0 0 -1 -1
L 44700 60700 44800 60200 3 0 0 0 -1 -1
L 44200 60200 44700 60200 3 0 0 0 -1 -1
L 44700 60200 44800 60700 3 0 0 0 -1 -1
L 44800 60700 45200 60700 3 0 0 0 -1 -1
L 44800 60200 45200 60200 3 0 0 0 -1 -1
T 44500 60450 9 10 1 0 0 4 1
bit 0
T 45000 60450 9 10 1 0 0 4 1
bit 1
L 45200 60200 45300 60700 3 0 0 0 -1 -1
L 45200 60700 45300 60200 3 0 0 0 -1 -1
L 45700 60700 45800 60200 3 0 0 0 -1 -1
L 45300 60700 45700 60700 3 0 0 0 -1 -1
L 45300 60200 45700 60200 3 0 0 0 -1 -1
L 45800 60200 46200 60200 3 0 0 0 -1 -1
L 45800 60700 46200 60700 3 0 0 0 -1 -1
L 46200 60700 46300 60200 3 0 0 0 -1 -1
L 45700 60200 45800 60700 3 0 0 0 -1 -1
L 46300 60200 46700 60200 3 0 0 0 -1 -1
L 46300 60700 46700 60700 3 0 0 0 -1 -1
L 46700 60700 46800 60200 3 0 0 0 -1 -1
L 46200 60200 46300 60700 3 0 0 0 -1 -1
L 46800 60200 47200 60200 3 0 0 0 -1 -1
L 46800 60700 47200 60700 3 0 0 0 -1 -1
L 47200 60700 47300 60200 3 0 0 0 -1 -1
L 46700 60200 46800 60700 3 0 0 0 -1 -1
L 47300 60200 47700 60200 3 0 0 0 -1 -1
L 47300 60700 47700 60700 3 0 0 0 -1 -1
L 47700 60700 47800 60200 3 0 0 0 -1 -1
L 47200 60200 47300 60700 3 0 0 0 -1 -1
L 47800 60200 48200 60200 3 0 0 0 -1 -1
L 47800 60700 48200 60700 3 0 0 0 -1 -1
L 47700 60200 47800 60700 3 0 0 0 -1 -1
T 45500 60450 9 10 1 0 0 4 1
bit 2
T 46000 60450 9 10 1 0 0 4 1
bit 3
T 46500 60450 9 10 1 0 0 4 1
bit 4
T 47000 60450 9 10 1 0 0 4 1
bit 5
T 48000 60450 9 10 1 0 0 4 1
bit 7
T 47500 60450 9 10 1 0 0 4 1
bit 6
T 44000 60450 9 10 1 0 0 4 2
start
  bit
T 48500 60450 9 10 1 0 0 4 2
stop
 bit
L 48200 60200 48300 60700 3 0 0 0 -1 -1
L 48200 60700 49100 60700 3 0 0 0 -1 -1
T 49600 58200 9 13 1 0 0 0 10
* każdy bit trwa tyle samo
* bit startu jest zawsze logicznym zerem
* bit stopu jest zawsze logiczną jedynką

* liczba bitów w słowie jest konfigurowana (od 5 do 9)
* pomiędzy ostatnim bitem słowa a bitem stopu może
   wystąpić bit parzystości (1 bitowa suma kontrola słowa)
* wymagany jest conajmniej jeden bit stopu
   (interfejs może być równierz skonfigurowany do
   używania dwóch bitów stopu)
L 44200 60000 48200 60000 3 0 0 0 -1 -1
T 46200 59900 9 10 1 0 0 5 1
słowo (np. 8 bitów)
T 41900 59300 9 10 1 0 0 0 1
próbkowanie:
T 42100 58000 9 10 1 0 0 0 2
   detekcja bitu startu
rozpoczyna próbkowanie
T 41900 60300 9 10 1 0 0 0 1
dane:
L 42900 59000 43700 59000 3 0 0 0 -1 -1
L 43700 59300 43700 59000 3 0 0 0 -1 -1
L 43700 59300 43800 59300 3 0 0 0 -1 -1
L 43800 59300 43800 59000 3 0 0 0 -1 -1
L 43800 59000 44400 59000 3 0 0 0 -1 -1
L 44400 59300 44400 59000 3 0 0 0 -1 -1
L 44400 59300 44500 59300 3 0 0 0 -1 -1
L 44500 59300 44500 59000 3 0 0 0 -1 -1
L 44500 59000 44900 59000 3 0 0 0 -1 -1
L 44900 59300 44900 59000 3 0 0 0 -1 -1
L 44900 59300 45000 59300 3 0 0 0 -1 -1
L 45000 59300 45000 59000 3 0 0 0 -1 -1
L 45000 59000 45400 59000 3 0 0 0 -1 -1
L 45400 59300 45400 59000 3 0 0 0 -1 -1
L 45400 59300 45500 59300 3 0 0 0 -1 -1
L 45500 59300 45500 59000 3 0 0 0 -1 -1
L 45500 59000 45900 59000 3 0 0 0 -1 -1
L 45900 59300 45900 59000 3 0 0 0 -1 -1
L 45900 59300 46000 59300 3 0 0 0 -1 -1
L 46000 59300 46000 59000 3 0 0 0 -1 -1
L 46000 59000 46400 59000 3 0 0 0 -1 -1
L 46400 59300 46400 59000 3 0 0 0 -1 -1
L 46400 59300 46500 59300 3 0 0 0 -1 -1
L 46500 59300 46500 59000 3 0 0 0 -1 -1
L 46500 59000 46900 59000 3 0 0 0 -1 -1
L 46900 59300 46900 59000 3 0 0 0 -1 -1
L 46900 59300 47000 59300 3 0 0 0 -1 -1
L 47000 59300 47000 59000 3 0 0 0 -1 -1
L 47000 59000 47400 59000 3 0 0 0 -1 -1
L 47400 59300 47400 59000 3 0 0 0 -1 -1
L 47400 59300 47500 59300 3 0 0 0 -1 -1
L 47500 59300 47500 59000 3 0 0 0 -1 -1
L 47500 59000 47900 59000 3 0 0 0 -1 -1
L 47900 59300 47900 59000 3 0 0 0 -1 -1
L 47900 59300 48000 59300 3 0 0 0 -1 -1
L 48000 59300 48000 59000 3 0 0 0 -1 -1
L 48000 59000 48400 59000 3 0 0 0 -1 -1
L 48400 59300 48400 59000 3 0 0 0 -1 -1
L 48400 59300 48500 59300 3 0 0 0 -1 -1
L 48500 59300 48500 59000 3 0 0 0 -1 -1
L 48500 59000 48900 59000 3 0 0 0 -1 -1
T 44900 58000 9 10 1 0 0 0 2
próbkowanie jest w okolicy środka
   czasu trwania każdego z bitów
L 43700 58900 42900 58400 3 0 0 0 -1 -1
L 43700 58900 43650 58800 3 0 0 0 -1 -1
L 43700 58900 43600 58900 3 0 0 0 -1 -1
L 44500 58900 46000 58400 3 0 0 0 -1 -1
L 44500 58900 44600 58800 3 0 0 0 -1 -1
L 44500 58900 44650 58900 3 0 0 0 -1 -1
B 50800 55300 1600 1800 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
N 50600 56600 48700 56600 4
{
T 50500 56650 5 10 1 1 0 6 1
netname=TxD  /  TX
}
N 50700 55800 48700 55800 4
{
T 50500 55850 5 10 1 1 0 6 1
netname=RxD  /  RX
}
C 50700 55300 1 0 0 buf-1.sym
{
T 50900 56300 5 10 0 0 0 0 1
device=buf
}
C 51700 56100 1 0 1 buf-1.sym
{
T 51500 57100 5 10 0 0 0 6 1
device=buf
}
N 48700 56600 47700 55800 4
N 47700 56600 48700 55800 4
