TimeQuest Timing Analyzer report for check
Mon Nov 30 13:54:49 2015
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'addsub:inst26|ins7t'
 12. Slow Model Setup: 'ClkAddSub'
 13. Slow Model Setup: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 14. Slow Model Setup: 'clock_generator:inst12|inst7'
 15. Slow Model Setup: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 16. Slow Model Hold: 'ClkAddSub'
 17. Slow Model Hold: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 18. Slow Model Hold: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 19. Slow Model Hold: 'addsub:inst26|ins7t'
 20. Slow Model Hold: 'clock_generator:inst12|inst7'
 21. Slow Model Minimum Pulse Width: 'ClkAddSub'
 22. Slow Model Minimum Pulse Width: 'addsub:inst26|ins7t'
 23. Slow Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 24. Slow Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 25. Slow Model Minimum Pulse Width: 'clock_generator:inst12|inst7'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Propagation Delay
 31. Minimum Propagation Delay
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'addsub:inst26|ins7t'
 38. Fast Model Setup: 'ClkAddSub'
 39. Fast Model Setup: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 40. Fast Model Setup: 'clock_generator:inst12|inst7'
 41. Fast Model Setup: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 42. Fast Model Hold: 'ClkAddSub'
 43. Fast Model Hold: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 44. Fast Model Hold: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 45. Fast Model Hold: 'addsub:inst26|ins7t'
 46. Fast Model Hold: 'clock_generator:inst12|inst7'
 47. Fast Model Minimum Pulse Width: 'ClkAddSub'
 48. Fast Model Minimum Pulse Width: 'addsub:inst26|ins7t'
 49. Fast Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 50. Fast Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 51. Fast Model Minimum Pulse Width: 'clock_generator:inst12|inst7'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Progagation Delay
 64. Minimum Progagation Delay
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; check                                                            ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------+
; Clock Name                                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                      ;
+----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------+
; addsub:inst26|ins7t                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { addsub:inst26|ins7t }                                      ;
; ClkAddSub                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkAddSub }                                                ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:inst12|clock_divider_1024:inst101|inst10 } ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:inst12|clock_divider_1024:inst102|inst10 } ;
; clock_generator:inst12|inst7                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:inst12|inst7 }                             ;
+----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                 ;
+------------+-----------------+----------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                               ; Note                                                          ;
+------------+-----------------+----------------------------------------------------------+---------------------------------------------------------------+
; 107.23 MHz ; 107.23 MHz      ; addsub:inst26|ins7t                                      ;                                                               ;
; 532.77 MHz ; 420.17 MHz      ; ClkAddSub                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 538.79 MHz ; 500.0 MHz       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; limit due to high minimum pulse width violation (tch)         ;
; 675.68 MHz ; 500.0 MHz       ; clock_generator:inst12|inst7                             ; limit due to high minimum pulse width violation (tch)         ;
; 686.34 MHz ; 500.0 MHz       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; limit due to high minimum pulse width violation (tch)         ;
+------------+-----------------+----------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; addsub:inst26|ins7t                                      ; -4.163 ; -56.380       ;
; ClkAddSub                                                ; -0.877 ; -4.747        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.856 ; -4.731        ;
; clock_generator:inst12|inst7                             ; -0.480 ; -0.923        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.457 ; -1.525        ;
+----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                           ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; ClkAddSub                                                ; -2.541 ; -2.541        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -2.156 ; -2.156        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -2.044 ; -2.044        ;
; addsub:inst26|ins7t                                      ; -1.169 ; -13.307       ;
; clock_generator:inst12|inst7                             ; -0.825 ; -1.094        ;
+----------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                            ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; ClkAddSub                                                ; -1.380 ; -11.380       ;
; addsub:inst26|ins7t                                      ; -0.500 ; -28.000       ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.500 ; -10.000       ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.500 ; -7.000        ;
; clock_generator:inst12|inst7                             ; -0.500 ; -3.000        ;
+----------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'addsub:inst26|ins7t'                                                                                                                                   ;
+--------+--------------------------------------+--------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+---------------------+---------------------+--------------+------------+------------+
; -4.163 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.461     ; 4.238      ;
; -4.098 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.390     ; 4.244      ;
; -4.077 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.461     ; 4.152      ;
; -4.012 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.390     ; 4.158      ;
; -3.926 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.461     ; 4.001      ;
; -3.840 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.461     ; 3.915      ;
; -3.836 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.254     ; 4.118      ;
; -3.810 ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.464     ; 3.882      ;
; -3.797 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.461     ; 3.872      ;
; -3.779 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.464     ; 3.851      ;
; -3.750 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.254     ; 4.032      ;
; -3.745 ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.393     ; 3.888      ;
; -3.722 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.257     ; 4.001      ;
; -3.714 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.393     ; 3.857      ;
; -3.712 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.011      ; 4.259      ;
; -3.711 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.461     ; 3.786      ;
; -3.710 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.340     ; 3.906      ;
; -3.677 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.390     ; 3.823      ;
; -3.647 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.082      ; 4.265      ;
; -3.645 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.269     ; 3.912      ;
; -3.637 ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.011      ; 4.184      ;
; -3.636 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.257     ; 3.915      ;
; -3.591 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.390     ; 3.737      ;
; -3.589 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.011      ; 4.136      ;
; -3.575 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.254     ; 3.857      ;
; -3.572 ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.082      ; 4.190      ;
; -3.572 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.136      ; 4.244      ;
; -3.524 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.082      ; 4.142      ;
; -3.516 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.340     ; 3.712      ;
; -3.489 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.254     ; 3.771      ;
; -3.486 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.136      ; 4.158      ;
; -3.475 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.011      ; 4.022      ;
; -3.473 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.340     ; 3.669      ;
; -3.470 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.730     ; 3.276      ;
; -3.464 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.730     ; 3.270      ;
; -3.454 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.257     ; 3.733      ;
; -3.451 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.269     ; 3.718      ;
; -3.415 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.464     ; 3.487      ;
; -3.406 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.390     ; 3.552      ;
; -3.406 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; -0.204     ; 4.238      ;
; -3.385 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.218      ; 4.139      ;
; -3.384 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.730     ; 3.190      ;
; -3.383 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.133     ; 3.786      ;
; -3.381 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.340     ; 3.577      ;
; -3.378 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.730     ; 3.184      ;
; -3.352 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.011      ; 3.899      ;
; -3.346 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.011      ; 3.893      ;
; -3.344 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.340     ; 3.540      ;
; -3.341 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; -0.133     ; 4.244      ;
; -3.329 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; -0.121     ; 4.244      ;
; -3.322 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.260      ; 4.118      ;
; -3.320 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.390     ; 3.466      ;
; -3.320 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; -0.204     ; 4.152      ;
; -3.316 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.269     ; 3.583      ;
; -3.295 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.393     ; 3.438      ;
; -3.279 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.340     ; 3.475      ;
; -3.275 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.340      ; 4.151      ;
; -3.271 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.215      ; 4.022      ;
; -3.269 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.136     ; 3.669      ;
; -3.262 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.218      ; 4.016      ;
; -3.255 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; -0.133     ; 4.158      ;
; -3.249 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.461     ; 3.324      ;
; -3.243 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; -0.121     ; 4.158      ;
; -3.236 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.260      ; 4.032      ;
; -3.226 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.011      ; 3.773      ;
; -3.226 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.082      ; 3.844      ;
; -3.224 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.269     ; 3.491      ;
; -3.223 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.011      ; 3.770      ;
; -3.222 ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.257     ; 3.501      ;
; -3.219 ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.133      ; 3.888      ;
; -3.208 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.257      ; 4.001      ;
; -3.206 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.390     ; 3.352      ;
; -3.196 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.730     ; 3.002      ;
; -3.191 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.257     ; 3.470      ;
; -3.189 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.133     ; 3.592      ;
; -3.188 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.133      ; 3.857      ;
; -3.169 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; -0.204     ; 4.001      ;
; -3.161 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.082      ; 3.779      ;
; -3.151 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.136      ; 3.823      ;
; -3.150 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.340     ; 3.346      ;
; -3.148 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.215      ; 3.899      ;
; -3.124 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.218      ; 3.878      ;
; -3.122 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.133     ; 3.525      ;
; -3.122 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.257      ; 3.915      ;
; -3.120 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.609      ; 4.265      ;
; -3.118 ; 4bitregister:inst|onebit:inst2|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.340      ; 3.994      ;
; -3.111 ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.733     ; 2.914      ;
; -3.110 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.730     ; 2.916      ;
; -3.109 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.000      ; 4.145      ;
; -3.107 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.269      ; 3.912      ;
; -3.103 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.082      ; 3.721      ;
; -3.088 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.733     ; 2.891      ;
; -3.083 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; -0.204     ; 3.915      ;
; -3.080 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.733     ; 2.883      ;
; -3.079 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.003      ; 4.118      ;
; -3.079 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.003      ; 4.118      ;
; -3.075 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.136     ; 3.475      ;
; -3.065 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.136      ; 3.737      ;
; -3.061 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.260      ; 3.857      ;
; -3.056 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.133     ; 3.459      ;
+--------+--------------------------------------+--------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ClkAddSub'                                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; -0.877 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.913      ;
; -0.877 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.913      ;
; -0.874 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.910      ;
; -0.842 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.878      ;
; -0.842 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.878      ;
; -0.839 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.875      ;
; -0.724 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.760      ;
; -0.724 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.760      ;
; -0.721 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.757      ;
; -0.583 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.619      ;
; -0.583 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.619      ;
; -0.580 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.616      ;
; -0.470 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.506      ;
; -0.469 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.505      ;
; -0.463 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.499      ;
; -0.450 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.486      ;
; -0.450 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.486      ;
; -0.447 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.483      ;
; -0.435 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.471      ;
; -0.434 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.470      ;
; -0.428 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.464      ;
; -0.428 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.464      ;
; -0.428 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.464      ;
; -0.425 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.461      ;
; -0.317 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.353      ;
; -0.316 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.352      ;
; -0.310 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.346      ;
; -0.301 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.337      ;
; -0.301 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.337      ;
; -0.298 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.334      ;
; -0.250 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.286      ;
; -0.234 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.270      ;
; -0.233 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.269      ;
; -0.221 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.257      ;
; -0.220 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.256      ;
; -0.177 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.213      ;
; -0.176 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.212      ;
; -0.175 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.211      ;
; -0.169 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.205      ;
; -0.080 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.116      ;
; -0.074 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.110      ;
; -0.069 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.105      ;
; -0.046 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.082      ;
; -0.046 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.082      ;
; -0.040 ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.076      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 2.811  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 0.500        ; 2.682      ; 0.657      ;
; 3.311  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 1.000        ; 2.682      ; 0.657      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                                ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -0.856 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.892      ;
; -0.853 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.889      ;
; -0.853 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.889      ;
; -0.830 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.866      ;
; -0.827 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.863      ;
; -0.827 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.863      ;
; -0.723 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.759      ;
; -0.715 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.751      ;
; -0.712 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.748      ;
; -0.712 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.748      ;
; -0.697 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.733      ;
; -0.643 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.679      ;
; -0.640 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.676      ;
; -0.640 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.676      ;
; -0.585 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.621      ;
; -0.582 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.618      ;
; -0.582 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.618      ;
; -0.582 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.618      ;
; -0.568 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.604      ;
; -0.565 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.601      ;
; -0.565 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.601      ;
; -0.485 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.521      ;
; -0.482 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.518      ;
; -0.482 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.518      ;
; -0.448 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.484      ;
; -0.445 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.481      ;
; -0.442 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.478      ;
; -0.435 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.471      ;
; -0.422 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.458      ;
; -0.419 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.455      ;
; -0.307 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.343      ;
; -0.304 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.340      ;
; -0.277 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.313      ;
; -0.276 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.312      ;
; -0.218 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.254      ;
; -0.207 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.243      ;
; -0.160 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.196      ;
; -0.157 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.193      ;
; -0.068 ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.104      ;
; -0.033 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.069      ;
; -0.032 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.068      ;
; 0.031  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.005      ;
; 0.040  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.996      ;
; 0.239  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.796      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 2.426  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.500        ; 2.297      ; 0.657      ;
; 2.926  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 2.297      ; 0.657      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:inst12|inst7'                                                                                                              ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.480 ; addsub:inst26|inst1   ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 1.516      ;
; -0.443 ; addsub:inst26|inst255 ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 1.479      ;
; -0.228 ; addsub:inst26|inst1   ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 1.264      ;
; -0.135 ; addsub:inst26|inst255 ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 1.171      ;
; 0.183  ; addsub:inst26|inst1   ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.853      ;
; 0.379  ; addsub:inst26|inst255 ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.657      ;
; 0.539  ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.500        ; 0.966      ; 1.213      ;
; 1.039  ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 1.000        ; 0.966      ; 1.213      ;
; 1.095  ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.500        ; 0.966      ; 0.657      ;
; 1.595  ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 1.000        ; 0.966      ; 0.657      ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                                                                                        ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -0.457 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.493      ;
; -0.457 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.493      ;
; -0.455 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.491      ;
; -0.421 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.457      ;
; -0.421 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.457      ;
; -0.419 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.455      ;
; -0.281 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.317      ;
; -0.281 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.317      ;
; -0.279 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.315      ;
; -0.165 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.201      ;
; -0.165 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.201      ;
; -0.163 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.199      ;
; -0.080 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.116      ;
; -0.076 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.112      ;
; -0.074 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.110      ;
; -0.072 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.108      ;
; -0.034 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.070      ;
; -0.030 ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.066      ;
; 0.231  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.805      ;
; 0.233  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.803      ;
; 0.233  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.803      ;
; 0.379  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst1 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 2.314  ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.500        ; 2.185      ; 0.657      ;
; 2.814  ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 2.185      ; 0.657      ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ClkAddSub'                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; -2.541 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 0.000        ; 2.682      ; 0.657      ;
; -2.041 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; -0.500       ; 2.682      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.810  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.076      ;
; 0.816  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.082      ;
; 0.816  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.082      ;
; 0.839  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.105      ;
; 0.844  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.110      ;
; 0.850  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.116      ;
; 0.939  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.205      ;
; 0.945  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.211      ;
; 0.946  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.212      ;
; 0.947  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.213      ;
; 0.990  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.256      ;
; 0.991  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.257      ;
; 1.003  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.269      ;
; 1.004  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.270      ;
; 1.020  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.286      ;
; 1.068  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.334      ;
; 1.071  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.337      ;
; 1.071  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.337      ;
; 1.080  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.346      ;
; 1.086  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.352      ;
; 1.087  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.353      ;
; 1.195  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.461      ;
; 1.198  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.464      ;
; 1.198  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.464      ;
; 1.198  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.464      ;
; 1.204  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.470      ;
; 1.205  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.471      ;
; 1.217  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.483      ;
; 1.220  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.486      ;
; 1.220  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.486      ;
; 1.233  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.499      ;
; 1.239  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.505      ;
; 1.240  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.506      ;
; 1.350  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.616      ;
; 1.353  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.619      ;
; 1.353  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.619      ;
; 1.491  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.757      ;
; 1.494  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.760      ;
; 1.494  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.760      ;
; 1.609  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.875      ;
; 1.612  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.878      ;
; 1.612  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.878      ;
; 1.644  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.910      ;
; 1.647  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.913      ;
; 1.647  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.913      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -2.156 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 2.297      ; 0.657      ;
; -1.656 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.500       ; 2.297      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.530  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.796      ;
; 0.531  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.797      ;
; 0.730  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.996      ;
; 0.739  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.005      ;
; 0.802  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.068      ;
; 0.803  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.069      ;
; 0.838  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.104      ;
; 0.927  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.193      ;
; 0.930  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.196      ;
; 0.977  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.243      ;
; 0.988  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.254      ;
; 1.046  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.312      ;
; 1.047  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.313      ;
; 1.074  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.340      ;
; 1.077  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.343      ;
; 1.189  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.455      ;
; 1.192  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.458      ;
; 1.205  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.471      ;
; 1.212  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.478      ;
; 1.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.481      ;
; 1.218  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.484      ;
; 1.252  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.518      ;
; 1.252  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.518      ;
; 1.255  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.521      ;
; 1.335  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.601      ;
; 1.335  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.601      ;
; 1.338  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.604      ;
; 1.352  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.618      ;
; 1.352  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.618      ;
; 1.352  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.618      ;
; 1.355  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.621      ;
; 1.410  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.676      ;
; 1.410  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.676      ;
; 1.413  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.679      ;
; 1.467  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.733      ;
; 1.482  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.748      ;
; 1.482  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.748      ;
; 1.485  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.751      ;
; 1.493  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.759      ;
; 1.597  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.863      ;
; 1.597  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.863      ;
; 1.600  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.866      ;
; 1.623  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.889      ;
; 1.623  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.889      ;
; 1.626  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.892      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                                                                                         ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -2.044 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 2.185      ; 0.657      ;
; -1.544 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.500       ; 2.185      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst1 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.537  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.803      ;
; 0.537  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.803      ;
; 0.539  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.805      ;
; 0.800  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.066      ;
; 0.804  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.070      ;
; 0.842  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.108      ;
; 0.844  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.110      ;
; 0.846  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.112      ;
; 0.850  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.116      ;
; 0.933  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.199      ;
; 0.935  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.201      ;
; 0.935  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.201      ;
; 1.049  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.315      ;
; 1.051  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.317      ;
; 1.051  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.317      ;
; 1.189  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.455      ;
; 1.191  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.457      ;
; 1.191  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.457      ;
; 1.225  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.491      ;
; 1.227  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.493      ;
; 1.227  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.493      ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'addsub:inst26|ins7t'                                                                                                                                             ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                 ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; -1.169 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.586      ; 1.683      ;
; -1.039 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.855      ; 2.082      ;
; -1.039 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.855      ; 2.082      ;
; -1.039 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.855      ; 2.082      ;
; -1.039 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.855      ; 2.082      ;
; -0.927 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 2.844      ; 1.683      ;
; -0.912 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.926      ; 2.280      ;
; -0.912 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.926      ; 2.280      ;
; -0.912 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.926      ; 2.280      ;
; -0.912 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.926      ; 2.280      ;
; -0.812 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.586      ; 2.040      ;
; -0.810 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.855      ; 2.311      ;
; -0.810 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.855      ; 2.311      ;
; -0.810 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.855      ; 2.311      ;
; -0.810 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.855      ; 2.311      ;
; -0.706 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.926      ; 2.486      ;
; -0.706 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.926      ; 2.486      ;
; -0.706 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.926      ; 2.486      ;
; -0.706 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.926      ; 2.486      ;
; -0.701 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.062      ; 2.627      ;
; -0.701 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.586      ; 2.151      ;
; -0.699 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.059      ; 2.626      ;
; -0.699 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.059      ; 2.626      ;
; -0.681 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.195      ; 2.280      ;
; -0.681 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.195      ; 2.280      ;
; -0.681 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.195      ; 2.280      ;
; -0.681 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.195      ; 2.280      ;
; -0.598 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.586      ; 2.254      ;
; -0.571 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.586      ; 2.281      ;
; -0.571 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.586      ; 2.281      ;
; -0.570 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 2.844      ; 2.040      ;
; -0.487 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.062      ; 2.841      ;
; -0.484 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.059      ; 2.841      ;
; -0.484 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.059      ; 2.841      ;
; -0.475 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.195      ; 2.486      ;
; -0.475 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.195      ; 2.486      ;
; -0.475 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.195      ; 2.486      ;
; -0.475 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.195      ; 2.486      ;
; -0.459 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 2.844      ; 2.151      ;
; -0.458 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.319      ; 2.627      ;
; -0.456 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.316      ; 2.626      ;
; -0.456 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.316      ; 2.626      ;
; -0.356 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 2.844      ; 2.254      ;
; -0.329 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 2.844      ; 2.281      ;
; -0.329 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 2.844      ; 2.281      ;
; -0.313 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.586      ; 2.539      ;
; -0.313 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.586      ; 2.539      ;
; -0.281 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.062      ; 3.047      ;
; -0.244 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.319      ; 2.841      ;
; -0.241 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.316      ; 2.841      ;
; -0.241 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.316      ; 2.841      ;
; -0.195 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.062      ; 3.133      ;
; -0.071 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 2.844      ; 2.539      ;
; -0.071 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 2.844      ; 2.539      ;
; -0.038 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.319      ; 3.047      ;
; 0.048  ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.319      ; 3.133      ;
; 1.088  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 1.354      ;
; 1.088  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 1.354      ;
; 1.330  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.258      ; 1.354      ;
; 1.546  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.340     ; 1.472      ;
; 1.557  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.351     ; 1.472      ;
; 1.575  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.473      ; 2.314      ;
; 1.576  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.472      ; 2.314      ;
; 1.671  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.340     ; 1.597      ;
; 1.679  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.340     ; 1.605      ;
; 1.682  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.351     ; 1.597      ;
; 1.690  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.351     ; 1.605      ;
; 1.714  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.269     ; 1.711      ;
; 1.729  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.351      ; 2.346      ;
; 1.740  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.340      ; 2.346      ;
; 1.782  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.136      ; 2.184      ;
; 1.783  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.269      ; 2.318      ;
; 1.788  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; -0.082     ; 1.472      ;
; 1.794  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.124      ; 2.184      ;
; 1.818  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.730      ; 2.314      ;
; 1.841  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.340     ; 1.767      ;
; 1.846  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; -0.258     ; 1.354      ;
; 1.852  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.351     ; 1.767      ;
; 1.886  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 2.152      ;
; 1.886  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 2.152      ;
; 1.913  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; -0.082     ; 1.597      ;
; 1.921  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; -0.082     ; 1.605      ;
; 1.952  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.136      ; 2.354      ;
; 1.955  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.340     ; 1.881      ;
; 1.956  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; -0.011     ; 1.711      ;
; 1.964  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.124      ; 2.354      ;
; 1.966  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.351     ; 1.881      ;
; 1.971  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.609      ; 2.346      ;
; 2.006  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.071     ; 2.201      ;
; 2.007  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.472     ; 1.801      ;
; 2.008  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.473     ; 1.801      ;
; 2.025  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.393      ; 2.184      ;
; 2.033  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.133      ; 2.432      ;
; 2.045  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.136      ; 2.447      ;
; 2.045  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.121      ; 2.432      ;
; 2.057  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.124      ; 2.447      ;
; 2.083  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; -0.082     ; 1.767      ;
; 2.096  ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 2.362      ;
; 2.096  ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 2.362      ;
; 2.117  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.269      ; 2.152      ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:inst12|inst7'                                                                                                               ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.825 ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.000        ; 0.966      ; 0.657      ;
; -0.325 ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; -0.500       ; 0.966      ; 0.657      ;
; -0.269 ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.000        ; 0.966      ; 1.213      ;
; 0.231  ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; -0.500       ; 0.966      ; 1.213      ;
; 0.391  ; addsub:inst26|inst255 ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.657      ;
; 0.587  ; addsub:inst26|inst1   ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.853      ;
; 0.905  ; addsub:inst26|inst255 ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 1.171      ;
; 0.998  ; addsub:inst26|inst1   ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 1.264      ;
; 1.213  ; addsub:inst26|inst255 ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 1.479      ;
; 1.250  ; addsub:inst26|inst1   ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 1.516      ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ClkAddSub'                                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; ClkAddSub ; Rise       ; ClkAddSub                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst9|clk                                 ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'addsub:inst26|ins7t'                                                                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst26|ins7t|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst26|ins7t|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst3|inst3|inst|clk                 ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst9|clk                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst7           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst7           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst7|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst7|clk                       ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:inst12|inst7'                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst255 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst255 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst12|inst7|regout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst12|inst7|regout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst26|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst26|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst255|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst255|clk    ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; D[*]      ; addsub:inst26|ins7t          ; 4.849 ; 4.849 ; Rise       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; 4.142 ; 4.142 ; Rise       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; 4.336 ; 4.336 ; Rise       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; 4.003 ; 4.003 ; Rise       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; 4.849 ; 4.849 ; Rise       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; 4.768 ; 4.768 ; Rise       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; 6.160 ; 6.160 ; Rise       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; 6.430 ; 6.430 ; Rise       ; addsub:inst26|ins7t          ;
; D[*]      ; addsub:inst26|ins7t          ; 4.515 ; 4.515 ; Fall       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; 3.830 ; 3.830 ; Fall       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; 3.875 ; 3.875 ; Fall       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; 3.746 ; 3.746 ; Fall       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; 4.515 ; 4.515 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; 4.510 ; 4.510 ; Fall       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; 5.902 ; 5.902 ; Fall       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; 6.172 ; 6.172 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; clock_generator:inst12|inst7 ; 6.236 ; 6.236 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; 8.015 ; 8.015 ; Rise       ; clock_generator:inst12|inst7 ;
; w33       ; clock_generator:inst12|inst7 ; 7.696 ; 7.696 ; Rise       ; clock_generator:inst12|inst7 ;
; w44       ; clock_generator:inst12|inst7 ; 7.929 ; 7.929 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; D[*]      ; addsub:inst26|ins7t          ; -3.217 ; -3.217 ; Rise       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; -3.217 ; -3.217 ; Rise       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; -3.376 ; -3.376 ; Rise       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; -3.407 ; -3.407 ; Rise       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; -3.920 ; -3.920 ; Rise       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; -4.021 ; -4.021 ; Rise       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; -3.455 ; -3.455 ; Rise       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; -3.756 ; -3.756 ; Rise       ; addsub:inst26|ins7t          ;
; D[*]      ; addsub:inst26|ins7t          ; -2.959 ; -2.959 ; Fall       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; -2.959 ; -2.959 ; Fall       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; -3.118 ; -3.118 ; Fall       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; -3.149 ; -3.149 ; Fall       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; -3.662 ; -3.662 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; -3.764 ; -3.764 ; Fall       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; -3.197 ; -3.197 ; Fall       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; -3.498 ; -3.498 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; clock_generator:inst12|inst7 ; -5.780 ; -5.780 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; -7.761 ; -7.761 ; Rise       ; clock_generator:inst12|inst7 ;
; w33       ; clock_generator:inst12|inst7 ; -7.442 ; -7.442 ; Rise       ; clock_generator:inst12|inst7 ;
; w44       ; clock_generator:inst12|inst7 ; -7.675 ; -7.675 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; F0n0      ; addsub:inst26|ins7t          ; 11.810 ; 11.810 ; Rise       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 11.586 ; 11.586 ; Rise       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 11.562 ; 11.562 ; Rise       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 11.577 ; 11.577 ; Rise       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 11.583 ; 11.583 ; Rise       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 11.780 ; 11.780 ; Rise       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 11.804 ; 11.804 ; Rise       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 12.808 ; 12.808 ; Rise       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 12.461 ; 12.461 ; Rise       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 12.438 ; 12.438 ; Rise       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 12.490 ; 12.490 ; Rise       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 12.252 ; 12.252 ; Rise       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 12.221 ; 12.221 ; Rise       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 12.254 ; 12.254 ; Rise       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 12.119 ; 12.119 ; Rise       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 12.109 ; 12.109 ; Rise       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 11.653 ; 11.653 ; Rise       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 11.692 ; 11.692 ; Rise       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 11.754 ; 11.754 ; Rise       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 11.980 ; 11.980 ; Rise       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 11.860 ; 11.860 ; Rise       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 10.881 ; 10.881 ; Rise       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 10.362 ; 10.362 ; Rise       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 10.565 ; 10.565 ; Rise       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 10.359 ; 10.359 ; Rise       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 10.460 ; 10.460 ; Rise       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 10.388 ; 10.388 ; Rise       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 10.484 ; 10.484 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 12.365 ; 12.365 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 11.503 ; 11.503 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 11.094 ; 11.094 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 10.933 ; 10.933 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 9.911  ; 9.911  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 10.797 ; 10.797 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 9.921  ; 9.921  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 8.975  ; 8.975  ; Rise       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ; 5.844  ;        ; Rise       ; addsub:inst26|ins7t          ;
; F0n0      ; addsub:inst26|ins7t          ; 12.067 ; 12.067 ; Fall       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 11.843 ; 11.843 ; Fall       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 11.819 ; 11.819 ; Fall       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 11.834 ; 11.834 ; Fall       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 11.840 ; 11.840 ; Fall       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 12.037 ; 12.037 ; Fall       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 12.061 ; 12.061 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 13.066 ; 13.066 ; Fall       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 12.719 ; 12.719 ; Fall       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 12.696 ; 12.696 ; Fall       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 12.748 ; 12.748 ; Fall       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 12.510 ; 12.510 ; Fall       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 12.479 ; 12.479 ; Fall       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 12.512 ; 12.512 ; Fall       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 12.388 ; 12.388 ; Fall       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 12.378 ; 12.378 ; Fall       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 11.922 ; 11.922 ; Fall       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 11.961 ; 11.961 ; Fall       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 12.023 ; 12.023 ; Fall       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 12.249 ; 12.249 ; Fall       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 12.129 ; 12.129 ; Fall       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 6.147  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 5.881  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 6.040  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 5.878  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 6.047  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 5.912  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 6.010  ;        ; Fall       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 12.622 ; 12.622 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 11.760 ; 11.760 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 11.351 ; 11.351 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 11.190 ; 11.190 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 10.168 ; 10.168 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 11.054 ; 11.054 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 10.178 ; 10.178 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 9.232  ; 9.232  ; Fall       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ;        ; 5.844  ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; clock_generator:inst12|inst7 ; 8.641  ; 8.641  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 8.601  ; 8.601  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 8.578  ; 8.578  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 8.650  ; 8.650  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 8.392  ; 8.392  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 8.352  ; 8.352  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 8.390  ; 8.390  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 8.492  ; 8.492  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 8.493  ; 8.493  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 7.741  ; 7.741  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 7.743  ; 7.743  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 7.808  ; 7.808  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 8.025  ; 8.025  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 8.091  ; 8.091  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 7.853  ; 7.853  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 7.593  ; 7.593  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 7.603  ; 7.603  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 7.590  ; 7.590  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 7.611  ; 7.611  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 7.624  ; 7.624  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 7.323  ; 7.323  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name1 ; clock_generator:inst12|inst7 ; 9.700  ; 9.700  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name2 ; clock_generator:inst12|inst7 ; 8.838  ; 8.838  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name3 ; clock_generator:inst12|inst7 ; 8.429  ; 8.429  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name4 ; clock_generator:inst12|inst7 ; 8.224  ; 8.224  ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 7.137  ; 7.137  ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 7.056  ; 7.056  ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; F0n0      ; addsub:inst26|ins7t          ; 10.668 ; 6.817  ; Rise       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 10.452 ; 6.938  ; Rise       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 10.422 ; 6.939  ; Rise       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 10.441 ; 6.939  ; Rise       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 10.444 ; 6.942  ; Rise       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 10.617 ; 7.139  ; Rise       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 10.663 ; 7.183  ; Rise       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 10.394 ; 7.124  ; Rise       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 10.047 ; 7.390  ; Rise       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 10.026 ; 7.372  ; Rise       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 10.105 ; 7.445  ; Rise       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 9.839  ; 7.182  ; Rise       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 9.809  ; 7.145  ; Rise       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 9.842  ; 7.181  ; Rise       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 11.072 ; 7.052  ; Rise       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 11.064 ; 7.054  ; Rise       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 10.637 ; 6.465  ; Rise       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 10.644 ; 6.469  ; Rise       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 10.702 ; 6.534  ; Rise       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 10.930 ; 6.747  ; Rise       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 10.811 ; 6.956  ; Rise       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 10.676 ; 6.147  ; Rise       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 10.135 ; 5.881  ; Rise       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 10.349 ; 6.040  ; Rise       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 10.144 ; 5.878  ; Rise       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 10.263 ; 6.047  ; Rise       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 10.173 ; 5.912  ; Rise       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 10.265 ; 6.010  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 9.786  ; 9.786  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 9.699  ; 9.699  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 9.840  ; 9.840  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 9.828  ; 9.828  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 9.911  ; 9.911  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 10.797 ; 10.797 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 9.921  ; 9.921  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 8.975  ; 8.975  ; Rise       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ; 5.844  ;        ; Rise       ; addsub:inst26|ins7t          ;
; F0n0      ; addsub:inst26|ins7t          ; 6.817  ; 10.925 ; Fall       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 6.938  ; 10.709 ; Fall       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 6.939  ; 10.679 ; Fall       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 6.939  ; 10.698 ; Fall       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 6.942  ; 10.701 ; Fall       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 7.139  ; 10.874 ; Fall       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 7.183  ; 10.920 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 7.124  ; 10.652 ; Fall       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 7.390  ; 10.305 ; Fall       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 7.372  ; 10.284 ; Fall       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 7.445  ; 10.363 ; Fall       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 7.182  ; 10.097 ; Fall       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 7.145  ; 10.067 ; Fall       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 7.181  ; 10.100 ; Fall       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 7.052  ; 11.341 ; Fall       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 7.054  ; 11.333 ; Fall       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 6.465  ; 10.906 ; Fall       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 6.469  ; 10.913 ; Fall       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 6.534  ; 10.971 ; Fall       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 6.747  ; 11.199 ; Fall       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 6.956  ; 11.080 ; Fall       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 6.147  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 5.881  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 6.040  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 5.878  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 6.047  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 5.912  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 6.010  ;        ; Fall       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 10.055 ; 10.055 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 9.968  ; 9.968  ; Fall       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 10.109 ; 10.109 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 10.199 ; 10.199 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 10.168 ; 10.168 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 11.054 ; 11.054 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 10.178 ; 10.178 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 9.232  ; 9.232  ; Fall       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ;        ; 5.844  ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; clock_generator:inst12|inst7 ; 7.258  ; 7.258  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 7.218  ; 7.218  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 7.181  ; 7.181  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 7.254  ; 7.254  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 7.008  ; 7.008  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 6.961  ; 6.961  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 6.994  ; 6.994  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 8.492  ; 8.492  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 8.493  ; 8.493  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 7.741  ; 7.741  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 7.743  ; 7.743  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 7.808  ; 7.808  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 8.025  ; 8.025  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 8.091  ; 8.091  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 7.551  ; 7.551  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 7.274  ; 7.274  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 7.175  ; 7.175  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 7.272  ; 7.272  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 7.312  ; 7.312  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 7.304  ; 7.304  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 7.270  ; 7.270  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name1 ; clock_generator:inst12|inst7 ; 7.691  ; 7.691  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name2 ; clock_generator:inst12|inst7 ; 7.459  ; 7.459  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name3 ; clock_generator:inst12|inst7 ; 7.601  ; 7.601  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name4 ; clock_generator:inst12|inst7 ; 7.448  ; 7.448  ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 7.137  ; 7.137  ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 7.056  ; 7.056  ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; w44        ; pin_name1   ; 13.691 ; 13.691 ; 13.691 ; 13.691 ;
; w44        ; pin_name2   ; 12.829 ; 12.829 ; 12.829 ; 12.829 ;
; w44        ; pin_name3   ; 12.420 ; 12.420 ; 12.420 ; 12.420 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; w44        ; pin_name1   ; 11.539 ; 11.539 ; 11.539 ; 11.539 ;
; w44        ; pin_name2   ; 12.188 ; 12.188 ; 12.188 ; 12.188 ;
; w44        ; pin_name3   ; 12.190 ; 12.190 ; 12.190 ; 12.190 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; addsub:inst26|ins7t                                      ; -1.554 ; -20.144       ;
; ClkAddSub                                                ; 0.140  ; 0.000         ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.154  ; 0.000         ;
; clock_generator:inst12|inst7                             ; 0.302  ; 0.000         ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.318  ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                           ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; ClkAddSub                                                ; -1.585 ; -1.585        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -1.321 ; -1.321        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -1.287 ; -1.287        ;
; addsub:inst26|ins7t                                      ; -0.845 ; -10.249       ;
; clock_generator:inst12|inst7                             ; -0.465 ; -0.725        ;
+----------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                            ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; ClkAddSub                                                ; -1.380 ; -11.380       ;
; addsub:inst26|ins7t                                      ; -0.500 ; -28.000       ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.500 ; -10.000       ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.500 ; -7.000        ;
; clock_generator:inst12|inst7                             ; -0.500 ; -3.000        ;
+----------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'addsub:inst26|ins7t'                                                                                                                                   ;
+--------+--------------------------------------+--------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+---------------------+---------------------+--------------+------------+------------+
; -1.554 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.188     ; 1.898      ;
; -1.510 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.141     ; 1.901      ;
; -1.506 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.188     ; 1.850      ;
; -1.462 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.141     ; 1.853      ;
; -1.451 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.188     ; 1.795      ;
; -1.404 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.188     ; 1.748      ;
; -1.396 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.144     ; 1.784      ;
; -1.393 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.105     ; 1.820      ;
; -1.390 ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.192     ; 1.730      ;
; -1.379 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.192     ; 1.719      ;
; -1.370 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.109     ; 1.793      ;
; -1.365 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.188     ; 1.709      ;
; -1.352 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.097     ; 1.787      ;
; -1.346 ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.145     ; 1.733      ;
; -1.345 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.105     ; 1.772      ;
; -1.341 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.026      ; 1.899      ;
; -1.335 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.145     ; 1.722      ;
; -1.323 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.109     ; 1.746      ;
; -1.320 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.141     ; 1.711      ;
; -1.319 ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.026      ; 1.877      ;
; -1.317 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.188     ; 1.661      ;
; -1.304 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.065      ; 1.901      ;
; -1.298 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.026      ; 1.856      ;
; -1.297 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.073      ; 1.902      ;
; -1.293 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.144     ; 1.681      ;
; -1.286 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.144     ; 1.674      ;
; -1.276 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.105     ; 1.703      ;
; -1.275 ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.073      ; 1.880      ;
; -1.272 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.141     ; 1.663      ;
; -1.256 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.065      ; 1.853      ;
; -1.254 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.073      ; 1.859      ;
; -1.242 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.097     ; 1.677      ;
; -1.238 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.026      ; 1.796      ;
; -1.235 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.061     ; 1.706      ;
; -1.228 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.105     ; 1.655      ;
; -1.227 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.144     ; 1.615      ;
; -1.220 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.109     ; 1.643      ;
; -1.216 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.292     ; 1.456      ;
; -1.213 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.292     ; 1.453      ;
; -1.212 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.065     ; 1.679      ;
; -1.207 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.144     ; 1.595      ;
; -1.201 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.141     ; 1.592      ;
; -1.196 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.026      ; 1.754      ;
; -1.192 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.192     ; 1.532      ;
; -1.187 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.144      ; 1.863      ;
; -1.183 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.144     ; 1.571      ;
; -1.183 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.097     ; 1.618      ;
; -1.180 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.109      ; 1.821      ;
; -1.175 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.113      ; 1.820      ;
; -1.168 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.292     ; 1.408      ;
; -1.165 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.292     ; 1.405      ;
; -1.162 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.097     ; 1.597      ;
; -1.159 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.188     ; 1.503      ;
; -1.158 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.097      ; 1.787      ;
; -1.157 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.105      ; 1.794      ;
; -1.154 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.141     ; 1.545      ;
; -1.152 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.026      ; 1.710      ;
; -1.152 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.109      ; 1.793      ;
; -1.147 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.145     ; 1.534      ;
; -1.140 ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.061      ; 1.733      ;
; -1.137 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.026      ; 1.695      ;
; -1.137 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.109      ; 1.778      ;
; -1.129 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.061      ; 1.722      ;
; -1.127 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.141     ; 1.518      ;
; -1.127 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.113      ; 1.772      ;
; -1.125 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.061     ; 1.596      ;
; -1.122 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.248      ; 1.902      ;
; -1.118 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.061     ; 1.589      ;
; -1.118 ; 4bitregister:inst|onebit:inst2|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.144      ; 1.794      ;
; -1.115 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.105      ; 1.752      ;
; -1.114 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.065      ; 1.711      ;
; -1.112 ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.109     ; 1.535      ;
; -1.109 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.026      ; 1.667      ;
; -1.107 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.073      ; 1.712      ;
; -1.105 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.109      ; 1.746      ;
; -1.102 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.065     ; 1.569      ;
; -1.101 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.109     ; 1.524      ;
; -1.100 ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.248      ; 1.880      ;
; -1.097 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.144     ; 1.485      ;
; -1.094 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.292     ; 1.334      ;
; -1.093 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.073      ; 1.698      ;
; -1.079 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.248      ; 1.859      ;
; -1.075 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.109     ; 1.498      ;
; -1.068 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.061     ; 1.539      ;
; -1.066 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.065      ; 1.663      ;
; -1.064 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.073      ; 1.669      ;
; -1.063 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.109      ; 1.704      ;
; -1.058 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.248     ; 1.342      ;
; -1.058 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.113      ; 1.703      ;
; -1.058 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.192      ; 1.782      ;
; -1.055 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.248     ; 1.339      ;
; -1.052 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.097     ; 1.487      ;
; -1.049 ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.296     ; 1.285      ;
; -1.048 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.097      ; 1.677      ;
; -1.047 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.292     ; 1.287      ;
; -1.043 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.296     ; 1.279      ;
; -1.043 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.097     ; 1.478      ;
; -1.041 ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.109      ; 1.682      ;
; -1.040 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.144     ; 1.428      ;
; -1.038 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.296     ; 1.274      ;
+--------+--------------------------------------+--------------------------------------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ClkAddSub'                                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; 0.140 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.892      ;
; 0.140 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.892      ;
; 0.143 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.889      ;
; 0.157 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.875      ;
; 0.157 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.875      ;
; 0.160 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.872      ;
; 0.205 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.827      ;
; 0.205 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.827      ;
; 0.208 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.824      ;
; 0.286 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.746      ;
; 0.286 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.746      ;
; 0.289 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.743      ;
; 0.312 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.720      ;
; 0.313 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.719      ;
; 0.318 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.714      ;
; 0.324 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.708      ;
; 0.324 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.708      ;
; 0.327 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.705      ;
; 0.329 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.703      ;
; 0.330 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.702      ;
; 0.331 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.701      ;
; 0.331 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.701      ;
; 0.334 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.698      ;
; 0.335 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.697      ;
; 0.377 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.655      ;
; 0.378 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.654      ;
; 0.383 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.649      ;
; 0.386 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.646      ;
; 0.386 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.646      ;
; 0.389 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.643      ;
; 0.425 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.607      ;
; 0.425 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.607      ;
; 0.426 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.606      ;
; 0.435 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.597      ;
; 0.438 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.594      ;
; 0.453 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.579      ;
; 0.458 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.574      ;
; 0.459 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.573      ;
; 0.464 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.568      ;
; 0.497 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.535      ;
; 0.503 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.529      ;
; 0.506 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.526      ;
; 0.509 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.523      ;
; 0.509 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.523      ;
; 0.512 ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.520      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 1.965 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 0.500        ; 1.659      ; 0.367      ;
; 2.465 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 1.000        ; 1.659      ; 0.367      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                               ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.154 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.878      ;
; 0.157 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.875      ;
; 0.157 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.875      ;
; 0.162 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.870      ;
; 0.165 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.867      ;
; 0.165 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.867      ;
; 0.207 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.825      ;
; 0.213 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.819      ;
; 0.215 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.817      ;
; 0.216 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.816      ;
; 0.216 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.816      ;
; 0.237 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.795      ;
; 0.240 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.792      ;
; 0.240 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.792      ;
; 0.265 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.767      ;
; 0.266 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.766      ;
; 0.268 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.764      ;
; 0.268 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.764      ;
; 0.293 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.739      ;
; 0.296 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.736      ;
; 0.296 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.736      ;
; 0.303 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.729      ;
; 0.306 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.726      ;
; 0.306 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.726      ;
; 0.327 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.705      ;
; 0.329 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.703      ;
; 0.333 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.699      ;
; 0.335 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.697      ;
; 0.337 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.695      ;
; 0.346 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.686      ;
; 0.386 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.646      ;
; 0.388 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.644      ;
; 0.409 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.623      ;
; 0.409 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.623      ;
; 0.434 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.598      ;
; 0.444 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.588      ;
; 0.466 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.566      ;
; 0.468 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.564      ;
; 0.505 ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.527      ;
; 0.518 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.514      ;
; 0.519 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.513      ;
; 0.538 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.494      ;
; 0.542 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.490      ;
; 0.635 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 1.701 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.500        ; 1.395      ; 0.367      ;
; 2.201 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 1.395      ; 0.367      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:inst12|inst7'                                                                                                             ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.302 ; addsub:inst26|inst255 ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.730      ;
; 0.329 ; addsub:inst26|inst1   ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.703      ;
; 0.413 ; addsub:inst26|inst1   ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.619      ;
; 0.471 ; addsub:inst26|inst255 ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.561      ;
; 0.605 ; addsub:inst26|inst1   ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.427      ;
; 0.640 ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.500        ; 0.539      ; 0.572      ;
; 0.665 ; addsub:inst26|inst255 ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.367      ;
; 0.845 ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.500        ; 0.539      ; 0.367      ;
; 1.140 ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 1.000        ; 0.539      ; 0.572      ;
; 1.345 ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 1.000        ; 0.539      ; 0.367      ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                                                                                       ;
+-------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.318 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.714      ;
; 0.318 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.714      ;
; 0.320 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.712      ;
; 0.334 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.698      ;
; 0.334 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.698      ;
; 0.336 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.696      ;
; 0.396 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.636      ;
; 0.396 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.636      ;
; 0.398 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.634      ;
; 0.463 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.569      ;
; 0.463 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.569      ;
; 0.465 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.567      ;
; 0.497 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.535      ;
; 0.502 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.530      ;
; 0.502 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.530      ;
; 0.504 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.528      ;
; 0.517 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.515      ;
; 0.520 ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.512      ;
; 0.629 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.403      ;
; 0.631 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.401      ;
; 0.631 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.401      ;
; 0.665 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst1 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 1.667 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.500        ; 1.361      ; 0.367      ;
; 2.167 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 1.361      ; 0.367      ;
+-------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ClkAddSub'                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; -1.585 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 0.000        ; 1.659      ; 0.367      ;
; -1.085 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; -0.500       ; 1.659      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.368  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.520      ;
; 0.371  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.523      ;
; 0.374  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.526      ;
; 0.377  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.529      ;
; 0.383  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.535      ;
; 0.416  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.568      ;
; 0.421  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.573      ;
; 0.422  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.574      ;
; 0.427  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.579      ;
; 0.442  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.594      ;
; 0.445  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.597      ;
; 0.454  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.606      ;
; 0.455  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.607      ;
; 0.455  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.607      ;
; 0.491  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.643      ;
; 0.494  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.646      ;
; 0.497  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.649      ;
; 0.502  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.655      ;
; 0.545  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.697      ;
; 0.546  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.698      ;
; 0.549  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.701      ;
; 0.549  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.701      ;
; 0.550  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.702      ;
; 0.551  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.703      ;
; 0.553  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.705      ;
; 0.556  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.708      ;
; 0.556  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.708      ;
; 0.562  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.714      ;
; 0.567  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.720      ;
; 0.591  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.743      ;
; 0.594  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.746      ;
; 0.594  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.746      ;
; 0.672  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.824      ;
; 0.675  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.827      ;
; 0.675  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.827      ;
; 0.720  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.872      ;
; 0.723  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.875      ;
; 0.723  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.875      ;
; 0.737  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.889      ;
; 0.740  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.892      ;
; 0.740  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.892      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -1.321 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 1.395      ; 0.367      ;
; -0.821 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.500       ; 1.395      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.245  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.397      ;
; 0.338  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.490      ;
; 0.342  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.494      ;
; 0.361  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.514      ;
; 0.375  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.527      ;
; 0.412  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.564      ;
; 0.414  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.566      ;
; 0.436  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.588      ;
; 0.446  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.598      ;
; 0.471  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.623      ;
; 0.471  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.623      ;
; 0.492  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.644      ;
; 0.494  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.646      ;
; 0.534  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.686      ;
; 0.543  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.695      ;
; 0.545  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.697      ;
; 0.547  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.699      ;
; 0.551  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.703      ;
; 0.553  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.705      ;
; 0.574  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.726      ;
; 0.574  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.726      ;
; 0.577  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.729      ;
; 0.584  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.736      ;
; 0.584  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.736      ;
; 0.587  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.739      ;
; 0.612  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.764      ;
; 0.612  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.764      ;
; 0.614  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.766      ;
; 0.615  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.767      ;
; 0.640  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.792      ;
; 0.640  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.792      ;
; 0.643  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.795      ;
; 0.664  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.816      ;
; 0.664  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.816      ;
; 0.665  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.817      ;
; 0.667  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.819      ;
; 0.673  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.825      ;
; 0.715  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.867      ;
; 0.715  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.867      ;
; 0.718  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.870      ;
; 0.723  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.875      ;
; 0.723  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.875      ;
; 0.726  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.878      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                                                                                         ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -1.287 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 1.361      ; 0.367      ;
; -0.787 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.500       ; 1.361      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst1 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.249  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.401      ;
; 0.249  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.401      ;
; 0.251  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.403      ;
; 0.360  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.512      ;
; 0.363  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.515      ;
; 0.376  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.528      ;
; 0.378  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.530      ;
; 0.383  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.535      ;
; 0.415  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.567      ;
; 0.417  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.569      ;
; 0.417  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.569      ;
; 0.482  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.634      ;
; 0.484  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.636      ;
; 0.484  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.636      ;
; 0.544  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.696      ;
; 0.546  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.698      ;
; 0.560  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.712      ;
; 0.562  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.714      ;
; 0.562  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.714      ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'addsub:inst26|ins7t'                                                                                                                                             ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                 ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; -0.845 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.488      ; 0.795      ;
; -0.707 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.488      ; 0.933      ;
; -0.695 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.592      ; 1.049      ;
; -0.695 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.592      ; 1.049      ;
; -0.695 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.592      ; 1.049      ;
; -0.695 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.592      ; 1.049      ;
; -0.667 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.488      ; 0.973      ;
; -0.653 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.639      ; 1.138      ;
; -0.653 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.639      ; 1.138      ;
; -0.653 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.639      ; 1.138      ;
; -0.653 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.639      ; 1.138      ;
; -0.644 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.675      ; 1.183      ;
; -0.624 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.488      ; 1.016      ;
; -0.610 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.488      ; 1.030      ;
; -0.590 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.671      ; 1.233      ;
; -0.579 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.592      ; 1.165      ;
; -0.579 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.592      ; 1.165      ;
; -0.579 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.592      ; 1.165      ;
; -0.579 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.592      ; 1.165      ;
; -0.561 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.675      ; 1.266      ;
; -0.545 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.639      ; 1.246      ;
; -0.545 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.639      ; 1.246      ;
; -0.545 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.639      ; 1.246      ;
; -0.545 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.639      ; 1.246      ;
; -0.528 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.671      ; 1.295      ;
; -0.500 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.488      ; 1.140      ;
; -0.438 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.488      ; 1.202      ;
; -0.433 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.675      ; 1.394      ;
; -0.423 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.566      ; 0.795      ;
; -0.417 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.671      ; 1.406      ;
; -0.417 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.671      ; 1.406      ;
; -0.387 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.488      ; 1.253      ;
; -0.342 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.675      ; 1.485      ;
; -0.285 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.566      ; 0.933      ;
; -0.253 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.784      ; 1.183      ;
; -0.250 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.736      ; 1.138      ;
; -0.250 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.736      ; 1.138      ;
; -0.250 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.736      ; 1.138      ;
; -0.250 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.736      ; 1.138      ;
; -0.245 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.566      ; 0.973      ;
; -0.202 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.566      ; 1.016      ;
; -0.199 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.780      ; 1.233      ;
; -0.188 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.566      ; 1.030      ;
; -0.170 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.784      ; 1.266      ;
; -0.142 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.736      ; 1.246      ;
; -0.142 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.736      ; 1.246      ;
; -0.142 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.736      ; 1.246      ;
; -0.142 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.736      ; 1.246      ;
; -0.137 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.780      ; 1.295      ;
; -0.078 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.566      ; 1.140      ;
; -0.042 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.784      ; 1.394      ;
; -0.026 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.780      ; 1.406      ;
; -0.026 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.780      ; 1.406      ;
; -0.016 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.566      ; 1.202      ;
; 0.035  ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.566      ; 1.253      ;
; 0.049  ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.784      ; 1.485      ;
; 0.476  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 0.628      ;
; 0.476  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 0.628      ;
; 0.700  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.214      ; 1.066      ;
; 0.708  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.151     ; 0.709      ;
; 0.727  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.170     ; 0.709      ;
; 0.731  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.183      ; 1.066      ;
; 0.737  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.104     ; 0.785      ;
; 0.758  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.151     ; 0.759      ;
; 0.759  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.151     ; 0.760      ;
; 0.764  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.170      ; 1.086      ;
; 0.777  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.170     ; 0.759      ;
; 0.778  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.170     ; 0.760      ;
; 0.783  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.151      ; 1.086      ;
; 0.809  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.048      ; 1.009      ;
; 0.815  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.104      ; 1.071      ;
; 0.821  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.036      ; 1.009      ;
; 0.829  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.151     ; 0.830      ;
; 0.848  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.170     ; 0.830      ;
; 0.854  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.183     ; 0.823      ;
; 0.863  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 1.015      ;
; 0.863  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 1.015      ;
; 0.878  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.151     ; 0.879      ;
; 0.880  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.048      ; 1.080      ;
; 0.885  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.214     ; 0.823      ;
; 0.892  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.036      ; 1.080      ;
; 0.897  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.170     ; 0.879      ;
; 0.898  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.078      ; 0.628      ;
; 0.908  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.047     ; 1.013      ;
; 0.916  ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 1.068      ;
; 0.916  ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 1.068      ;
; 0.924  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.048      ; 1.124      ;
; 0.936  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.036      ; 1.124      ;
; 0.947  ; 4bitregister:inst|onebit:inst1|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.104     ; 0.995      ;
; 0.948  ; 4bitregister:inst|onebit:inst1|inst  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.104     ; 0.996      ;
; 0.948  ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.218      ; 1.318      ;
; 0.951  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.044      ; 1.147      ;
; 0.956  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.187     ; 0.921      ;
; 0.961  ; 4bitregister:inst|onebit:inst|inst   ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.104     ; 1.009      ;
; 0.963  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.032      ; 1.147      ;
; 0.979  ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.187      ; 1.318      ;
; 0.985  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 1.137      ;
; 0.985  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 1.137      ;
; 0.987  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 1.139      ;
; 0.987  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 1.139      ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:inst12|inst7'                                                                                                               ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.465 ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.000        ; 0.539      ; 0.367      ;
; -0.260 ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.000        ; 0.539      ; 0.572      ;
; 0.035  ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; -0.500       ; 0.539      ; 0.367      ;
; 0.215  ; addsub:inst26|inst255 ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; -0.500       ; 0.539      ; 0.572      ;
; 0.275  ; addsub:inst26|inst1   ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.427      ;
; 0.409  ; addsub:inst26|inst255 ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.561      ;
; 0.467  ; addsub:inst26|inst1   ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.619      ;
; 0.551  ; addsub:inst26|inst1   ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.703      ;
; 0.578  ; addsub:inst26|inst255 ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.730      ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ClkAddSub'                                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; ClkAddSub ; Rise       ; ClkAddSub                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst9|clk                                 ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'addsub:inst26|ins7t'                                                                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst26|ins7t|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst26|ins7t|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst3|inst3|inst|clk                 ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst9|clk                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst7           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst7           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst7|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst7|clk                       ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:inst12|inst7'                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst255 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst255 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst12|inst7|regout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst12|inst7|regout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst26|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst26|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst255|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst255|clk    ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; D[*]      ; addsub:inst26|ins7t          ; 2.618 ; 2.618 ; Rise       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; 2.298 ; 2.298 ; Rise       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; 2.367 ; 2.367 ; Rise       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; 2.224 ; 2.224 ; Rise       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; 2.618 ; 2.618 ; Rise       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; 2.610 ; 2.610 ; Rise       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; 3.254 ; 3.254 ; Rise       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; 3.442 ; 3.442 ; Rise       ; addsub:inst26|ins7t          ;
; D[*]      ; addsub:inst26|ins7t          ; 2.477 ; 2.477 ; Fall       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; 2.169 ; 2.169 ; Fall       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; 2.177 ; 2.177 ; Fall       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; 2.115 ; 2.115 ; Fall       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; 2.477 ; 2.477 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; 2.532 ; 2.532 ; Fall       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; 3.176 ; 3.176 ; Fall       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; 3.364 ; 3.364 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; clock_generator:inst12|inst7 ; 3.508 ; 3.508 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; 4.330 ; 4.330 ; Rise       ; clock_generator:inst12|inst7 ;
; w33       ; clock_generator:inst12|inst7 ; 4.164 ; 4.164 ; Rise       ; clock_generator:inst12|inst7 ;
; w44       ; clock_generator:inst12|inst7 ; 4.366 ; 4.366 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; D[*]      ; addsub:inst26|ins7t          ; -1.839 ; -1.839 ; Rise       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; -1.839 ; -1.839 ; Rise       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; -1.890 ; -1.890 ; Rise       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; -1.927 ; -1.927 ; Rise       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; -2.157 ; -2.157 ; Rise       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; -2.291 ; -2.291 ; Rise       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; -1.927 ; -1.927 ; Rise       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; -2.150 ; -2.150 ; Rise       ; addsub:inst26|ins7t          ;
; D[*]      ; addsub:inst26|ins7t          ; -1.761 ; -1.761 ; Fall       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; -1.761 ; -1.761 ; Fall       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; -1.812 ; -1.812 ; Fall       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; -1.849 ; -1.849 ; Fall       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; -2.079 ; -2.079 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; -2.182 ; -2.182 ; Fall       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; -1.849 ; -1.849 ; Fall       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; -2.072 ; -2.072 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; clock_generator:inst12|inst7 ; -3.301 ; -3.301 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; -4.206 ; -4.206 ; Rise       ; clock_generator:inst12|inst7 ;
; w33       ; clock_generator:inst12|inst7 ; -4.040 ; -4.040 ; Rise       ; clock_generator:inst12|inst7 ;
; w44       ; clock_generator:inst12|inst7 ; -4.242 ; -4.242 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; F0n0      ; addsub:inst26|ins7t          ; 6.087 ; 6.087 ; Rise       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 5.997 ; 5.997 ; Rise       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 6.002 ; 6.002 ; Rise       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 5.994 ; 5.994 ; Rise       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 5.995 ; 5.995 ; Rise       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 6.068 ; 6.068 ; Rise       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 6.098 ; 6.098 ; Rise       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 6.674 ; 6.674 ; Rise       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 6.501 ; 6.501 ; Rise       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 6.517 ; 6.517 ; Rise       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 6.554 ; 6.554 ; Rise       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 6.428 ; 6.428 ; Rise       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 6.410 ; 6.410 ; Rise       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 6.444 ; 6.444 ; Rise       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 6.286 ; 6.286 ; Rise       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 6.273 ; 6.273 ; Rise       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 6.014 ; 6.014 ; Rise       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 6.019 ; 6.019 ; Rise       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 6.067 ; 6.067 ; Rise       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 6.153 ; 6.153 ; Rise       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 6.116 ; 6.116 ; Rise       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 5.681 ; 5.681 ; Rise       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 5.427 ; 5.427 ; Rise       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 5.530 ; 5.530 ; Rise       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 5.434 ; 5.434 ; Rise       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 5.499 ; 5.499 ; Rise       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 5.446 ; 5.446 ; Rise       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 5.473 ; 5.473 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 6.252 ; 6.252 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 5.884 ; 5.884 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 5.712 ; 5.712 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 5.637 ; 5.637 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 5.227 ; 5.227 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 5.586 ; 5.586 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 5.204 ; 5.204 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 4.785 ; 4.785 ; Rise       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ; 2.992 ;       ; Rise       ; addsub:inst26|ins7t          ;
; F0n0      ; addsub:inst26|ins7t          ; 6.196 ; 6.196 ; Fall       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 6.106 ; 6.106 ; Fall       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 6.111 ; 6.111 ; Fall       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 6.103 ; 6.103 ; Fall       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 6.104 ; 6.104 ; Fall       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 6.177 ; 6.177 ; Fall       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 6.207 ; 6.207 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 6.752 ; 6.752 ; Fall       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 6.579 ; 6.579 ; Fall       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 6.595 ; 6.595 ; Fall       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 6.632 ; 6.632 ; Fall       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 6.506 ; 6.506 ; Fall       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 6.488 ; 6.488 ; Fall       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 6.522 ; 6.522 ; Fall       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 6.383 ; 6.383 ; Fall       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 6.370 ; 6.370 ; Fall       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 6.111 ; 6.111 ; Fall       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 6.116 ; 6.116 ; Fall       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 6.164 ; 6.164 ; Fall       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 6.250 ; 6.250 ; Fall       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 6.213 ; 6.213 ; Fall       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 3.106 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 2.972 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 3.054 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 2.977 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 3.061 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 2.997 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 3.035 ;       ; Fall       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 6.361 ; 6.361 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 5.993 ; 5.993 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 5.821 ; 5.821 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 5.746 ; 5.746 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 5.336 ; 5.336 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 5.695 ; 5.695 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 5.313 ; 5.313 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 4.894 ; 4.894 ; Fall       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ;       ; 2.992 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; clock_generator:inst12|inst7 ; 4.309 ; 4.309 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 4.269 ; 4.269 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 4.286 ; 4.286 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 4.321 ; 4.321 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 4.197 ; 4.197 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 4.175 ; 4.175 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 4.192 ; 4.192 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 4.267 ; 4.267 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 4.267 ; 4.267 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 3.904 ; 3.904 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 3.905 ; 3.905 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 3.951 ; 3.951 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 4.035 ; 4.035 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 4.082 ; 4.082 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 4.010 ; 4.010 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 3.874 ; 3.874 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 3.888 ; 3.888 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 3.880 ; 3.880 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 3.893 ; 3.893 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 3.900 ; 3.900 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 3.760 ; 3.760 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name1 ; clock_generator:inst12|inst7 ; 4.757 ; 4.757 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name2 ; clock_generator:inst12|inst7 ; 4.389 ; 4.389 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name3 ; clock_generator:inst12|inst7 ; 4.217 ; 4.217 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name4 ; clock_generator:inst12|inst7 ; 4.116 ; 4.116 ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 3.738 ; 3.738 ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 3.642 ; 3.642 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; F0n0      ; addsub:inst26|ins7t          ; 5.524 ; 3.364 ; Rise       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 5.439 ; 3.416 ; Rise       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 5.442 ; 3.419 ; Rise       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 5.433 ; 3.418 ; Rise       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 5.438 ; 3.420 ; Rise       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 5.507 ; 3.486 ; Rise       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 5.535 ; 3.500 ; Rise       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 5.460 ; 3.517 ; Rise       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 5.292 ; 3.582 ; Rise       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 5.311 ; 3.606 ; Rise       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 5.349 ; 3.640 ; Rise       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 5.221 ; 3.512 ; Rise       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 5.205 ; 3.494 ; Rise       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 5.239 ; 3.511 ; Rise       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 5.828 ; 3.502 ; Rise       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 5.816 ; 3.501 ; Rise       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 5.560 ; 3.176 ; Rise       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 5.562 ; 3.178 ; Rise       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 5.600 ; 3.225 ; Rise       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 5.695 ; 3.305 ; Rise       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 5.661 ; 3.423 ; Rise       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 5.564 ; 3.106 ; Rise       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 5.313 ; 2.972 ; Rise       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 5.424 ; 3.054 ; Rise       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 5.330 ; 2.977 ; Rise       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 5.386 ; 3.061 ; Rise       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 5.344 ; 2.997 ; Rise       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 5.371 ; 3.035 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 5.186 ; 5.186 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 5.156 ; 5.156 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 5.225 ; 5.225 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 5.177 ; 5.177 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 5.227 ; 5.227 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 5.586 ; 5.586 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 5.204 ; 5.204 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 4.785 ; 4.785 ; Rise       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ; 2.992 ;       ; Rise       ; addsub:inst26|ins7t          ;
; F0n0      ; addsub:inst26|ins7t          ; 3.364 ; 5.633 ; Fall       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 3.416 ; 5.548 ; Fall       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 3.419 ; 5.551 ; Fall       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 3.418 ; 5.542 ; Fall       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 3.420 ; 5.547 ; Fall       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 3.486 ; 5.616 ; Fall       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 3.500 ; 5.644 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 3.517 ; 5.538 ; Fall       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 3.582 ; 5.370 ; Fall       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 3.606 ; 5.389 ; Fall       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 3.640 ; 5.427 ; Fall       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 3.512 ; 5.299 ; Fall       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 3.494 ; 5.283 ; Fall       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 3.511 ; 5.317 ; Fall       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 3.502 ; 5.925 ; Fall       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 3.501 ; 5.913 ; Fall       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 3.176 ; 5.657 ; Fall       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 3.178 ; 5.659 ; Fall       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 3.225 ; 5.697 ; Fall       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 3.305 ; 5.792 ; Fall       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 3.423 ; 5.758 ; Fall       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 3.106 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 2.972 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 3.054 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 2.977 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 3.061 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 2.997 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 3.035 ;       ; Fall       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 5.283 ; 5.283 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 5.253 ; 5.253 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 5.322 ; 5.322 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 5.328 ; 5.328 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 5.336 ; 5.336 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 5.695 ; 5.695 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 5.313 ; 5.313 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 4.894 ; 4.894 ; Fall       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ;       ; 2.992 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; clock_generator:inst12|inst7 ; 3.712 ; 3.712 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 3.674 ; 3.674 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 3.679 ; 3.679 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 3.713 ; 3.713 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 3.601 ; 3.601 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 3.574 ; 3.574 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 3.585 ; 3.585 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 4.267 ; 4.267 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 4.267 ; 4.267 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 3.904 ; 3.904 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 3.905 ; 3.905 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 3.951 ; 3.951 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 4.035 ; 4.035 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 4.082 ; 4.082 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 3.894 ; 3.894 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 3.732 ; 3.732 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 3.697 ; 3.697 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 3.736 ; 3.736 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 3.784 ; 3.784 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 3.756 ; 3.756 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 3.757 ; 3.757 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name1 ; clock_generator:inst12|inst7 ; 3.900 ; 3.900 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name2 ; clock_generator:inst12|inst7 ; 3.787 ; 3.787 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name3 ; clock_generator:inst12|inst7 ; 3.856 ; 3.856 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name4 ; clock_generator:inst12|inst7 ; 3.796 ; 3.796 ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 3.738 ; 3.738 ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 3.642 ; 3.642 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; w44        ; pin_name1   ; 7.347 ; 7.347 ; 7.347 ; 7.347 ;
; w44        ; pin_name2   ; 6.979 ; 6.979 ; 6.979 ; 6.979 ;
; w44        ; pin_name3   ; 6.807 ; 6.807 ; 6.807 ; 6.807 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; w44        ; pin_name1   ; 6.425 ; 6.425 ; 6.425 ; 6.425 ;
; w44        ; pin_name2   ; 6.713 ; 6.713 ; 6.713 ; 6.713 ;
; w44        ; pin_name3   ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                      ;
+-----------------------------------------------------------+---------+---------+----------+---------+---------------------+
; Clock                                                     ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                                          ; -4.163  ; -2.541  ; N/A      ; N/A     ; -1.380              ;
;  ClkAddSub                                                ; -0.877  ; -2.541  ; N/A      ; N/A     ; -1.380              ;
;  addsub:inst26|ins7t                                      ; -4.163  ; -1.169  ; N/A      ; N/A     ; -0.500              ;
;  clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.856  ; -2.156  ; N/A      ; N/A     ; -0.500              ;
;  clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.457  ; -2.044  ; N/A      ; N/A     ; -0.500              ;
;  clock_generator:inst12|inst7                             ; -0.480  ; -0.825  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                                           ; -68.306 ; -21.142 ; 0.0      ; 0.0     ; -59.38              ;
;  ClkAddSub                                                ; -4.747  ; -2.541  ; N/A      ; N/A     ; -11.380             ;
;  addsub:inst26|ins7t                                      ; -56.380 ; -13.307 ; N/A      ; N/A     ; -28.000             ;
;  clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -4.731  ; -2.156  ; N/A      ; N/A     ; -10.000             ;
;  clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -1.525  ; -2.044  ; N/A      ; N/A     ; -7.000              ;
;  clock_generator:inst12|inst7                             ; -0.923  ; -1.094  ; N/A      ; N/A     ; -3.000              ;
+-----------------------------------------------------------+---------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; D[*]      ; addsub:inst26|ins7t          ; 4.849 ; 4.849 ; Rise       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; 4.142 ; 4.142 ; Rise       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; 4.336 ; 4.336 ; Rise       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; 4.003 ; 4.003 ; Rise       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; 4.849 ; 4.849 ; Rise       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; 4.768 ; 4.768 ; Rise       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; 6.160 ; 6.160 ; Rise       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; 6.430 ; 6.430 ; Rise       ; addsub:inst26|ins7t          ;
; D[*]      ; addsub:inst26|ins7t          ; 4.515 ; 4.515 ; Fall       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; 3.830 ; 3.830 ; Fall       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; 3.875 ; 3.875 ; Fall       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; 3.746 ; 3.746 ; Fall       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; 4.515 ; 4.515 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; 4.510 ; 4.510 ; Fall       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; 5.902 ; 5.902 ; Fall       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; 6.172 ; 6.172 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; clock_generator:inst12|inst7 ; 6.236 ; 6.236 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; 8.015 ; 8.015 ; Rise       ; clock_generator:inst12|inst7 ;
; w33       ; clock_generator:inst12|inst7 ; 7.696 ; 7.696 ; Rise       ; clock_generator:inst12|inst7 ;
; w44       ; clock_generator:inst12|inst7 ; 7.929 ; 7.929 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; D[*]      ; addsub:inst26|ins7t          ; -1.839 ; -1.839 ; Rise       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; -1.839 ; -1.839 ; Rise       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; -1.890 ; -1.890 ; Rise       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; -1.927 ; -1.927 ; Rise       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; -2.157 ; -2.157 ; Rise       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; -2.291 ; -2.291 ; Rise       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; -1.927 ; -1.927 ; Rise       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; -2.150 ; -2.150 ; Rise       ; addsub:inst26|ins7t          ;
; D[*]      ; addsub:inst26|ins7t          ; -1.761 ; -1.761 ; Fall       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; -1.761 ; -1.761 ; Fall       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; -1.812 ; -1.812 ; Fall       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; -1.849 ; -1.849 ; Fall       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; -2.079 ; -2.079 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; -2.182 ; -2.182 ; Fall       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; -1.849 ; -1.849 ; Fall       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; -2.072 ; -2.072 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; clock_generator:inst12|inst7 ; -3.301 ; -3.301 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; -4.206 ; -4.206 ; Rise       ; clock_generator:inst12|inst7 ;
; w33       ; clock_generator:inst12|inst7 ; -4.040 ; -4.040 ; Rise       ; clock_generator:inst12|inst7 ;
; w44       ; clock_generator:inst12|inst7 ; -4.242 ; -4.242 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; F0n0      ; addsub:inst26|ins7t          ; 11.810 ; 11.810 ; Rise       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 11.586 ; 11.586 ; Rise       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 11.562 ; 11.562 ; Rise       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 11.577 ; 11.577 ; Rise       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 11.583 ; 11.583 ; Rise       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 11.780 ; 11.780 ; Rise       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 11.804 ; 11.804 ; Rise       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 12.808 ; 12.808 ; Rise       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 12.461 ; 12.461 ; Rise       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 12.438 ; 12.438 ; Rise       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 12.490 ; 12.490 ; Rise       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 12.252 ; 12.252 ; Rise       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 12.221 ; 12.221 ; Rise       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 12.254 ; 12.254 ; Rise       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 12.119 ; 12.119 ; Rise       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 12.109 ; 12.109 ; Rise       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 11.653 ; 11.653 ; Rise       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 11.692 ; 11.692 ; Rise       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 11.754 ; 11.754 ; Rise       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 11.980 ; 11.980 ; Rise       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 11.860 ; 11.860 ; Rise       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 10.881 ; 10.881 ; Rise       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 10.362 ; 10.362 ; Rise       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 10.565 ; 10.565 ; Rise       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 10.359 ; 10.359 ; Rise       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 10.460 ; 10.460 ; Rise       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 10.388 ; 10.388 ; Rise       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 10.484 ; 10.484 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 12.365 ; 12.365 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 11.503 ; 11.503 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 11.094 ; 11.094 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 10.933 ; 10.933 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 9.911  ; 9.911  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 10.797 ; 10.797 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 9.921  ; 9.921  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 8.975  ; 8.975  ; Rise       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ; 5.844  ;        ; Rise       ; addsub:inst26|ins7t          ;
; F0n0      ; addsub:inst26|ins7t          ; 12.067 ; 12.067 ; Fall       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 11.843 ; 11.843 ; Fall       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 11.819 ; 11.819 ; Fall       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 11.834 ; 11.834 ; Fall       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 11.840 ; 11.840 ; Fall       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 12.037 ; 12.037 ; Fall       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 12.061 ; 12.061 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 13.066 ; 13.066 ; Fall       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 12.719 ; 12.719 ; Fall       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 12.696 ; 12.696 ; Fall       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 12.748 ; 12.748 ; Fall       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 12.510 ; 12.510 ; Fall       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 12.479 ; 12.479 ; Fall       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 12.512 ; 12.512 ; Fall       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 12.388 ; 12.388 ; Fall       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 12.378 ; 12.378 ; Fall       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 11.922 ; 11.922 ; Fall       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 11.961 ; 11.961 ; Fall       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 12.023 ; 12.023 ; Fall       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 12.249 ; 12.249 ; Fall       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 12.129 ; 12.129 ; Fall       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 6.147  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 5.881  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 6.040  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 5.878  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 6.047  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 5.912  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 6.010  ;        ; Fall       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 12.622 ; 12.622 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 11.760 ; 11.760 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 11.351 ; 11.351 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 11.190 ; 11.190 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 10.168 ; 10.168 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 11.054 ; 11.054 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 10.178 ; 10.178 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 9.232  ; 9.232  ; Fall       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ;        ; 5.844  ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; clock_generator:inst12|inst7 ; 8.641  ; 8.641  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 8.601  ; 8.601  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 8.578  ; 8.578  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 8.650  ; 8.650  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 8.392  ; 8.392  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 8.352  ; 8.352  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 8.390  ; 8.390  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 8.492  ; 8.492  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 8.493  ; 8.493  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 7.741  ; 7.741  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 7.743  ; 7.743  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 7.808  ; 7.808  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 8.025  ; 8.025  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 8.091  ; 8.091  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 7.853  ; 7.853  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 7.593  ; 7.593  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 7.603  ; 7.603  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 7.590  ; 7.590  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 7.611  ; 7.611  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 7.624  ; 7.624  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 7.323  ; 7.323  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name1 ; clock_generator:inst12|inst7 ; 9.700  ; 9.700  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name2 ; clock_generator:inst12|inst7 ; 8.838  ; 8.838  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name3 ; clock_generator:inst12|inst7 ; 8.429  ; 8.429  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name4 ; clock_generator:inst12|inst7 ; 8.224  ; 8.224  ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 7.137  ; 7.137  ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 7.056  ; 7.056  ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; F0n0      ; addsub:inst26|ins7t          ; 5.524 ; 3.364 ; Rise       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 5.439 ; 3.416 ; Rise       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 5.442 ; 3.419 ; Rise       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 5.433 ; 3.418 ; Rise       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 5.438 ; 3.420 ; Rise       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 5.507 ; 3.486 ; Rise       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 5.535 ; 3.500 ; Rise       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 5.460 ; 3.517 ; Rise       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 5.292 ; 3.582 ; Rise       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 5.311 ; 3.606 ; Rise       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 5.349 ; 3.640 ; Rise       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 5.221 ; 3.512 ; Rise       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 5.205 ; 3.494 ; Rise       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 5.239 ; 3.511 ; Rise       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 5.828 ; 3.502 ; Rise       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 5.816 ; 3.501 ; Rise       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 5.560 ; 3.176 ; Rise       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 5.562 ; 3.178 ; Rise       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 5.600 ; 3.225 ; Rise       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 5.695 ; 3.305 ; Rise       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 5.661 ; 3.423 ; Rise       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 5.564 ; 3.106 ; Rise       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 5.313 ; 2.972 ; Rise       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 5.424 ; 3.054 ; Rise       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 5.330 ; 2.977 ; Rise       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 5.386 ; 3.061 ; Rise       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 5.344 ; 2.997 ; Rise       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 5.371 ; 3.035 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 5.186 ; 5.186 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 5.156 ; 5.156 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 5.225 ; 5.225 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 5.177 ; 5.177 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 5.227 ; 5.227 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 5.586 ; 5.586 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 5.204 ; 5.204 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 4.785 ; 4.785 ; Rise       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ; 2.992 ;       ; Rise       ; addsub:inst26|ins7t          ;
; F0n0      ; addsub:inst26|ins7t          ; 3.364 ; 5.633 ; Fall       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 3.416 ; 5.548 ; Fall       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 3.419 ; 5.551 ; Fall       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 3.418 ; 5.542 ; Fall       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 3.420 ; 5.547 ; Fall       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 3.486 ; 5.616 ; Fall       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 3.500 ; 5.644 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 3.517 ; 5.538 ; Fall       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 3.582 ; 5.370 ; Fall       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 3.606 ; 5.389 ; Fall       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 3.640 ; 5.427 ; Fall       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 3.512 ; 5.299 ; Fall       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 3.494 ; 5.283 ; Fall       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 3.511 ; 5.317 ; Fall       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 3.502 ; 5.925 ; Fall       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 3.501 ; 5.913 ; Fall       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 3.176 ; 5.657 ; Fall       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 3.178 ; 5.659 ; Fall       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 3.225 ; 5.697 ; Fall       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 3.305 ; 5.792 ; Fall       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 3.423 ; 5.758 ; Fall       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 3.106 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 2.972 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 3.054 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 2.977 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 3.061 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 2.997 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 3.035 ;       ; Fall       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 5.283 ; 5.283 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 5.253 ; 5.253 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 5.322 ; 5.322 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 5.328 ; 5.328 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 5.336 ; 5.336 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 5.695 ; 5.695 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 5.313 ; 5.313 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 4.894 ; 4.894 ; Fall       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ;       ; 2.992 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; clock_generator:inst12|inst7 ; 3.712 ; 3.712 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 3.674 ; 3.674 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 3.679 ; 3.679 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 3.713 ; 3.713 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 3.601 ; 3.601 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 3.574 ; 3.574 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 3.585 ; 3.585 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 4.267 ; 4.267 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 4.267 ; 4.267 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 3.904 ; 3.904 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 3.905 ; 3.905 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 3.951 ; 3.951 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 4.035 ; 4.035 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 4.082 ; 4.082 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 3.894 ; 3.894 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 3.732 ; 3.732 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 3.697 ; 3.697 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 3.736 ; 3.736 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 3.784 ; 3.784 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 3.756 ; 3.756 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 3.757 ; 3.757 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name1 ; clock_generator:inst12|inst7 ; 3.900 ; 3.900 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name2 ; clock_generator:inst12|inst7 ; 3.787 ; 3.787 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name3 ; clock_generator:inst12|inst7 ; 3.856 ; 3.856 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name4 ; clock_generator:inst12|inst7 ; 3.796 ; 3.796 ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 3.738 ; 3.738 ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 3.642 ; 3.642 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; w44        ; pin_name1   ; 13.691 ; 13.691 ; 13.691 ; 13.691 ;
; w44        ; pin_name2   ; 12.829 ; 12.829 ; 12.829 ; 12.829 ;
; w44        ; pin_name3   ; 12.420 ; 12.420 ; 12.420 ; 12.420 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; w44        ; pin_name1   ; 6.425 ; 6.425 ; 6.425 ; 6.425 ;
; w44        ; pin_name2   ; 6.713 ; 6.713 ; 6.713 ; 6.713 ;
; w44        ; pin_name3   ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                 ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                               ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; addsub:inst26|ins7t                                      ; addsub:inst26|ins7t                                      ; 560      ; 420      ; 480      ; 360      ;
; clock_generator:inst12|inst7                             ; addsub:inst26|ins7t                                      ; 518      ; 0        ; 444      ; 0        ;
; ClkAddSub                                                ; ClkAddSub                                                ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 27       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1        ; 1        ; 0        ; 0        ;
; addsub:inst26|ins7t                                      ; clock_generator:inst12|inst7                             ; 2        ; 2        ; 0        ; 0        ;
; clock_generator:inst12|inst7                             ; clock_generator:inst12|inst7                             ; 6        ; 0        ; 0        ; 0        ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                  ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                               ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; addsub:inst26|ins7t                                      ; addsub:inst26|ins7t                                      ; 560      ; 420      ; 480      ; 360      ;
; clock_generator:inst12|inst7                             ; addsub:inst26|ins7t                                      ; 518      ; 0        ; 444      ; 0        ;
; ClkAddSub                                                ; ClkAddSub                                                ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 27       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1        ; 1        ; 0        ; 0        ;
; addsub:inst26|ins7t                                      ; clock_generator:inst12|inst7                             ; 2        ; 2        ; 0        ; 0        ;
; clock_generator:inst12|inst7                             ; clock_generator:inst12|inst7                             ; 6        ; 0        ; 0        ; 0        ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 82    ; 82   ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 233   ; 233  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Nov 30 13:54:46 2015
Info: Command: quartus_sta check -c check
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'check.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_generator:inst12|inst7 clock_generator:inst12|inst7
    Info (332105): create_clock -period 1.000 -name clock_generator:inst12|clock_divider_1024:inst102|inst10 clock_generator:inst12|clock_divider_1024:inst102|inst10
    Info (332105): create_clock -period 1.000 -name clock_generator:inst12|clock_divider_1024:inst101|inst10 clock_generator:inst12|clock_divider_1024:inst101|inst10
    Info (332105): create_clock -period 1.000 -name ClkAddSub ClkAddSub
    Info (332105): create_clock -period 1.000 -name addsub:inst26|ins7t addsub:inst26|ins7t
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.163
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.163       -56.380 addsub:inst26|ins7t 
    Info (332119):    -0.877        -4.747 ClkAddSub 
    Info (332119):    -0.856        -4.731 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.480        -0.923 clock_generator:inst12|inst7 
    Info (332119):    -0.457        -1.525 clock_generator:inst12|clock_divider_1024:inst102|inst10 
Info (332146): Worst-case hold slack is -2.541
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.541        -2.541 ClkAddSub 
    Info (332119):    -2.156        -2.156 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -2.044        -2.044 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):    -1.169       -13.307 addsub:inst26|ins7t 
    Info (332119):    -0.825        -1.094 clock_generator:inst12|inst7 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -11.380 ClkAddSub 
    Info (332119):    -0.500       -28.000 addsub:inst26|ins7t 
    Info (332119):    -0.500       -10.000 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.500        -7.000 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.500        -3.000 clock_generator:inst12|inst7 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.554
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.554       -20.144 addsub:inst26|ins7t 
    Info (332119):     0.140         0.000 ClkAddSub 
    Info (332119):     0.154         0.000 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):     0.302         0.000 clock_generator:inst12|inst7 
    Info (332119):     0.318         0.000 clock_generator:inst12|clock_divider_1024:inst102|inst10 
Info (332146): Worst-case hold slack is -1.585
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.585        -1.585 ClkAddSub 
    Info (332119):    -1.321        -1.321 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -1.287        -1.287 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.845       -10.249 addsub:inst26|ins7t 
    Info (332119):    -0.465        -0.725 clock_generator:inst12|inst7 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -11.380 ClkAddSub 
    Info (332119):    -0.500       -28.000 addsub:inst26|ins7t 
    Info (332119):    -0.500       -10.000 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.500        -7.000 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.500        -3.000 clock_generator:inst12|inst7 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 606 megabytes
    Info: Processing ended: Mon Nov 30 13:54:49 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


