<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project FileHandleId="29839d9b-6b35-44d9-b3f8-cd8892f4ed38" source="2.7.2" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(240,110)" to="(270,110)"/>
    <wire from="(470,150)" to="(500,150)"/>
    <wire from="(470,170)" to="(500,170)"/>
    <wire from="(240,140)" to="(300,140)"/>
    <wire from="(350,130)" to="(380,130)"/>
    <wire from="(330,140)" to="(350,140)"/>
    <wire from="(350,130)" to="(350,140)"/>
    <wire from="(550,160)" to="(590,160)"/>
    <wire from="(270,110)" to="(270,190)"/>
    <wire from="(270,190)" to="(380,190)"/>
    <wire from="(270,110)" to="(380,110)"/>
    <wire from="(240,210)" to="(380,210)"/>
    <wire from="(470,120)" to="(470,150)"/>
    <wire from="(470,170)" to="(470,200)"/>
    <wire from="(430,120)" to="(470,120)"/>
    <wire from="(430,200)" to="(470,200)"/>
    <comp lib="1" loc="(430,120)" name="AND Gate"/>
    <comp lib="1" loc="(330,140)" name="NOT Gate"/>
    <comp lib="0" loc="(240,140)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="R"/>
    </comp>
    <comp lib="6" loc="(450,192)" name="Text">
      <a name="text" val="C . I"/>
    </comp>
    <comp lib="6" loc="(585,154)" name="Text">
      <a name="text" val="A"/>
    </comp>
    <comp lib="6" loc="(451,114)" name="Text">
      <a name="text" val="C . ´R"/>
    </comp>
    <comp lib="6" loc="(307,63)" name="Text">
      <a name="text" val="A = C . ´R + C . I"/>
    </comp>
    <comp lib="1" loc="(550,160)" name="OR Gate"/>
    <comp lib="0" loc="(240,210)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="I"/>
    </comp>
    <comp lib="1" loc="(430,200)" name="AND Gate"/>
    <comp lib="0" loc="(240,110)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="C"/>
    </comp>
  </circuit>
</project>
