---
layout: post
title: "VHDLタイミング定数について教えてください。"
date: 2019-08-07 05:28:41
categories: vhdl
---
<p>VHDL初心者です。<br>
下記の記述例をみて勉強中です。<br>
<a href="http://kivantium.hateblo.jp/entry/2016/02/25/232858" rel="nofollow noreferrer">http://kivantium.hateblo.jp/entry/2016/02/25/232858</a></p>

<p>state=1 の receiving において<br>
elsif counter=1500 then<br>
とありますがビットの中間で受信データを読み取るためには<br>
32MHz/(9600x2)=1666<br>
にするべきだと思うのですが、なぜ1500にされたのか<br>
教えてください。</p>
