BS_RTY_TOUT,VAR_0
PCIR_CACHELNSZ,VAR_1
UBS_DEF_CACHELINE,VAR_2
UBS_DEF_RTY,VAR_3
UBS_DEF_TOUT,VAR_4
UBS_PCI_RTY_MASK,VAR_5
UBS_PCI_RTY_SHIFT,VAR_6
UBS_PCI_TOUT_MASK,VAR_7
UBS_PCI_TOUT_SHIFT,VAR_8
pa,VAR_9
pc,VAR_10
pci_conf_read,FUNC_0
pci_conf_write,FUNC_1
pci_write_config,FUNC_2
ubsec_init_pciregs,FUNC_3
dev,VAR_11
