---
title: "DDS_Chap06_Behavioral Design"
excerpt: "Chapter06_Behavioral Design"

categories:
  - DesignOfDigitalSystem
tags:
  - [Design Of Digital System]

permalink: /categories/DDS/Chapter06_DSS

toc: true
toc_sticky: true

date: 2025-05-27
last_modified_at: 2025-05-27
---

# 1. Introduction – Behavioral Level Design

## ✅ 주요 개념 흐름
- **Behavioral Design**은 디지털 시스템의 기능과 동작을 중심으로 **가장 추상적인 수준에서 설계**를 표현하는 방식이다.
- 일반적으로 **알고리즘적 또는 기능적 레벨**의 동작을 Verilog로 기술하며, 이는 C 언어와 유사한 구문을 가진다.
- 이 레벨의 설계는 시뮬레이션에는 유용하지만 **합성(synthesis)**이 불가능하거나, 합성하더라도 **비효율적인 회로**가 나올 수 있다.
- 따라서 실제 구현을 위해서는 RTL(레지스터 전송 수준) 설계로 세분화가 필요하다.

---

## ✅ 핵심 개념 정리

### 🎯 Behavioral Design의 특징
- **가장 추상적인 수준**의 설계 표현 (system algorithm level)
- **Verilog behavioral constructs** 사용 (`initial`, `always` 등)
- **합성 불가** 혹은 **비최적 회로** 생성 가능성 있음
- RTL 수준의 구체적 설계가 필요함

---

## ✅ 설계 관점 요약

| 구분 | Behavioral Level | RTL Level |
|------|------------------|-----------|
| 추상화 수준 | 매우 높음 | 중간 |
| 목적 | 시뮬레이션, 알고리즘 테스트 | 실제 하드웨어 합성 |
| 예시 | `initial`, `always` 블록 중심 | `always @`, reg/wire 연결 |
| 합성 가능 여부 | 대부분 불가 또는 비효율 | 합성 최적화 가능 |

---

## ✅ 정리 포인트
- Behavioral level은 Verilog의 `initial`, `always` 블록을 이용하여 동작을 추상적으로 기술하는 방식
- 테스트벤치나 시뮬레이션에서 유용하지만, 실제 회로 구현을 위해서는 RTL 설계로 세분화가 필요

---

# 2. Structured Procedures – initial & always blocks

## ✅ 주요 개념 흐름
Verilog의 behavioral 설계는 두 가지 **절차적 블록(procedural blocks)**을 통해 구성된다:
- `initial` 블록: **한 번만 실행**, 시뮬레이션 초기화 또는 테스트벤치에 사용
- `always` 블록: **반복 실행**, 동작(behavior) 표현, 합성 가능한 블록

이 두 블록은 behavioral 모델링의 핵심이며, 모든 절차적 문장은 반드시 이들 안에 포함되어야 한다.

---

## ✅ 핵심 문법

### 🎯 initial block
```verilog
initial begin
  // 초기화용 코드
end
```

- 시뮬레이션 시작 시 **한 번만 실행**
- 여러 개의 `initial` 블록을 동시에 선언 가능 (병렬 실행)
- **초기화, 테스트벤치 작성에 유용**
- 대부분 **합성 불가능**

---

### 🎯 always block
```verilog
always @(sensitivity_list) begin
  // 반복 실행 코드
end
```

- 감지 리스트 (`@`)의 변화가 생기면 블록 실행
- 예시:
  - `@(posedge clk)` : 상승엣지에서 실행 (동기식 회로)
  - `@(*)` 또는 `@*` : 조합회로에서 사용 (자동 감지 리스트)
- **합성 가능**

---

### 🎯 begin–end 블록 구조

- **단일 문장**이면 `begin–end` 생략 가능
- **여러 문장**이면 반드시 `begin ... end`로 묶어야 함

```verilog
always @(a or b) begin
  out1 = a & b;
  out2 = a | b;
end
```

---

## ✅ 예시: 병렬 initial 블록
```verilog
initial a = 1'b0;

initial begin
  #10 b = 1'b1;
  #30 c = 1'b0;
end

initial begin
  #40 x = 1'b0;
  #50 y = 1'b1;
end
```
- `a`, `b`, `c`, `x`, `y`는 시뮬레이션 시간에 따라 **병렬로 변화**

---

## ✅ 예시: clock 생성기
```verilog
module clock_gen(output reg clock);

initial clock = 1'b0;
always #10 clock = ~clock;  // 20ns period clock

endmodule
```

---

## ✅ 정리 포인트

| 블록 종류   | 실행 시점  | 반복 여부 | 주 용도                   | 합성 가능 여부 |
|------------|------------|-----------|----------------------------|----------------|
| `initial`  | time 0     | ❌ (1회)  | 초기화, 테스트벤치         | ✖ (거의 불가)   |
| `always`   | event 발생 | ⭕ (반복) | 동작 정의 (behavioral/RTL) | ⭕ (가능)       |

> ✅ 모든 behavioral 구문은 반드시 `initial` 또는 `always` 블록 내부에 작성되어야 한다.

---

# 3. Procedural Assignments – Blocking vs Non-blocking

## ✅ 주요 개념 흐름
Verilog에서 변수에 값을 할당할 때 사용하는 **절차적 할당(procedural assignment)**은 두 가지 방식이 있다:
- **Blocking assignment (`=`)**: C처럼 **순차 실행**
- **Non-blocking assignment (`<=`)**: 병렬 실행 모델링에 적합, **파이프라인** 회로 설계에 사용

두 방식은 **동작 의미와 합성 결과 모두 다르기 때문에**, 같은 블록 안에서 혼용하지 않는 것이 좋다.

---

## ✅ 기본 문법

### 🎯 Blocking assignment (순차 실행)
```verilog
a = b + c;
```
- 앞 문장이 **완전히 끝나야 다음 문장 실행**
- C 언어처럼 동작
- **조합회로(combinational logic)** 설계에 주로 사용
- `=` 연산자 사용

---

### 🎯 Non-blocking assignment (병렬 실행)
```verilog
a <= b + c;
```
- **오른쪽 값(RHS)**만 먼저 평가 → **모든 LHS에 동시에 할당**
- **동기식 회로(sequential logic)** 설계에 사용
- **레지스터**, 파이프라인 구조, 동기 데이터 이동 등
- `<=` 연산자 사용

---

## ✅ 예시 1: Blocking – 조합 논리
```verilog
module addtree(output reg [9:0] out,
               input [7:0] in1, in2, in3, in4);

reg [8:0] part1, part2;
always @(in1, in2, in3, in4) begin
  part1 = in1 + in2;
  part2 = in3 + in4;
  out = part1 + part2;
end
endmodule
```

---

## ✅ 예시 2: Non-blocking – 플립플롭/레지스터
```verilog
module swap(output reg out0, out1, input rst, clk);
always @(posedge clk) begin
  if (rst) begin
    out0 <= 1'b0;
    out1 <= 1'b1;
  end else begin
    out0 <= out1;
    out1 <= out0;
  end
end
endmodule
```

---

## ✅ 예시 3: Race condition 비교
```verilog
// 나쁜 예 (race condition)
always @(posedge clk) a = b;
always @(posedge clk) b = a;

// 좋은 예 (non-blocking → 안정적)
always @(posedge clk) a <= b;
always @(posedge clk) b <= a;
```

---

## ✅ 예시 4: Temp 변수로 non-blocking을 blocking으로 흉내내기
```verilog
always @(posedge clk) begin
  temp_a = a;
  temp_b = b;
  a = temp_b;
  b = temp_a;
end
```

---

## ✅ 정리 포인트

| 구분             | Blocking (`=`)               | Non-blocking (`<=`)              |
|------------------|------------------------------|----------------------------------|
| 실행 방식        | 순차적 (statement by statement) | 병렬적 (모두 RHS 평가 후 LHS에 동시 할당) |
| 용도             | 조합 논리                    | 순차 논리 (레지스터, FF)         |
| 사용 시점        | `always @(*)` 블록 등         | `always @(posedge clk)` 블록 등 |
| 주의사항         | 순서 민감, race 발생 가능     | race condition 방지에 유리       |
| 혼용 금지 원칙   | 같은 always 블록에서 혼용 ❌  | 반드시 분리해서 작성할 것        |

> ✅ 실제 회로 합성에서는 `<=`를 FF에, `=`를 조합 논리에 사용하자!

---

# 4. Timing Controls – Delay, Event, Wait

## ✅ 주요 개념 흐름
Verilog에서 behavioral 모델링 시 **시뮬레이션 시간 제어**를 위한 세 가지 타이밍 제어 방식이 있다:

1. **Delay-based (`#`)**
2. **Event-based (`@`)**
3. **Level-sensitive (`wait`)**

이들을 통해 **실행 시점**을 명확하게 제어할 수 있으며, 특히 **테스트벤치나 초기화 시나리오 구성**에서 중요하게 사용된다.

---

## ✅ 1. Delay-based Timing Control (`#delay`)

### 🎯 기본 문법
```verilog
#10 x = 1;         // 10 time units 후 실행
#(a + b) y = 0;    // 표현식 기반 delay
```

### 🎯 Intra-assignment delay (RHS 먼저 평가 후 지연)
```verilog
y = #5 a + b;      // a+b는 지금 계산, 5단위 후 y에 할당
```

### 🎯 예시
```verilog
initial begin
  x = 0;
  #10 y = 1;
  #latency z = 0;
  #(latency + delta) p = 1;
  #0 x = x + 1;  // 같은 시간 내 우선순위 조정용 (비권장)
end
```

---

## ✅ 2. Event-based Timing Control (`@event`)

### 🎯 Regular event
```verilog
@(posedge clk) q = d;     // clk 상승엣지에서 실행
@(negedge clk) q = d;     // clk 하강엣지에서 실행
@(a or b or c) ...        // 여러 신호 변화 감지
```

### 🎯 Named event
```verilog
event received;
->received;               // 이벤트 트리거
@(received) ...           // 이벤트 발생 시 실행
```

### 🎯 Event OR (`@*`, `@(*)`)
```verilog
always @(*) begin
  out = a & b;   // 읽히는 모든 변수 감지 자동 포함
end
```

---

## ✅ 3. Level-sensitive Timing Control (`wait`)

### 🎯 예시
```verilog
always
  wait (count_enable) #20 count = count + 1;
```

- 조건이 만족될 때까지 기다린 후 실행

---

## ✅ 예제: D Flip-Flop (동기 / 비동기)
```verilog
// 동기 리셋
always @(posedge clk) begin
  if (rst) q <= 0;
  else     q <= d;
end

// 비동기 리셋
always @(posedge clk or posedge rst) begin
  if (rst) q <= 0;
  else     q <= d;
end
```

---

## ✅ Delay 정리 (Blocking vs Non-blocking)
| 구분           | Blocking (`=`)                     | Non-blocking (`<=`)                   |
|----------------|------------------------------------|----------------------------------------|
| Inter-delay    | `#4 c = d; #8 e = f;` → c, e 순차 실행 | `#4 c <= d; #8 e <= f;` → 병렬 예약됨    |
| Intra-delay    | `c = #4 d; e = #8 f;` → d는 즉시 평가 후 지연 | `c <= #4 d; e <= #8 f;` → 동시 실행 예약 |
| Zero delay     | `#0` → 시간 내 마지막 실행 예약        | 혼동 발생 가능, 권장하지 않음             |

---

## ✅ 정리 포인트

| 방식        | 키워드     | 특징                           | 용도                           |
|-------------|------------|--------------------------------|--------------------------------|
| Delay       | `#`        | 시간 단위 지연                  | 초기화, 시뮬레이션 시점 제어     |
| Event       | `@`        | 신호 변화 감지로 트리거         | 동기화, 트리거 조건 설정       |
| Wait        | `wait()`   | 조건 만족 시까지 대기           | 조건부 실행, 시뮬레이션 테스트  |
| 자동 감지    | `@(*)`, `@*` | 조합 논리 자동 감지 리스트 생성   | 조합 회로 설계 자동화          |

> ✅ delay는 시뮬레이션에서 유용하지만, **합성 불가능**한 경우가 많으므로 주의해서 사용해야 함.

---

# 5. Conditional Statements – if / if-else / nested if

## ✅ 주요 개념 흐름
Verilog에서 `if`, `if-else`, `if-else-if` 조건문은 **특정 조건에 따라 값 할당 및 동작 분기**를 구현한다.  
하지만 하드웨어에서는 조건문이 **if 문처럼 실행되지 않고**, 보통 **멀티플렉서(MUX)** 회로로 합성된다.

---

## ✅ 기본 문법

### 🎯 Type 1: 단일 if
```verilog
if (enable) out = in;
```

### 🎯 Type 2: if-else
```verilog
if (a > b)
  max = a;
else
  max = b;
```

### 🎯 Type 3: if-else-if (다중 분기)
```verilog
if (sel == 0)
  y = x + z;
else if (sel == 1)
  y = x - z;
else if (sel == 2)
  y = x * z;
else
  $display("Invalid sel");
```

---

## ✅ 여러 문장 그룹핑 (필수)
```verilog
if (valid) begin
  buffer = data;
  count = count + 1;
end else begin
  $display("Invalid input");
end
```

---

## ✅ 하드웨어로의 의미: MUX
- 조건문은 실행을 “건너뛰는 것”이 아니라, **양쪽 경로를 모두 계산**하고 **결과만 선택**
- 모든 경로가 실제 회로로 합성됨

---

## ✅ 예시: 조합 논리에서 조건문
```verilog
always @(*) begin
  if (sel == 2'b00) out = a;
  else if (sel == 2'b01) out = b;
  else if (sel == 2'b10) out = c;
  else out = d;
end
```

→ 실제로는 4-to-1 MUX 회로로 구현됨

---

## ✅ 잠재적 문제: if 중첩
```verilog
if (a)
  if (b)
    if (c) out = d;
    else   out = ~d;
  else out = 1;
else out = 0;
```

- 중첩 조건문은 **길고 복잡한 MUX 체인**으로 합성되어 **지연시간 증가** 가능성 있음

---

## ✅ 정리 포인트

| 구조            | 설명                             | 회로 의미               |
|-----------------|----------------------------------|--------------------------|
| `if`            | 조건 참일 때 실행                | AND + MUX                |
| `if-else`       | 둘 중 하나 실행                  | 2-to-1 MUX               |
| `if-else-if`    | 다중 분기                        | N-to-1 MUX               |
| 중첩 if         | 여러 단계 조건문 → 지연 증가 위험 | MUX 체인 (비효율적 가능) |
| 반드시 begin-end | 여러 문장일 때 필수               | 블록 명확성 유지         |

> ✅ 조건문은 실제로는 **모든 분기 경로가 하드웨어로 생성**됨. → 전력/자원 소모 주의!

---

# 6. Multi-way Branching – case / casex / casez

## ✅ 주요 개념 흐름
조건이 여러 가지일 때, `case` 문을 사용하면 **가독성이 좋고 병렬적 구조의 MUX**로 합성된다.  
Verilog에서는 `case`, `casex`, `casez` 세 가지 문법을 제공하며, 입력의 값에 따라 다양한 실행 경로를 선택할 수 있다.

---

## ✅ 기본 문법

### 🎯 일반 case 문
```verilog
case (sel)
  2'b00: out = a;
  2'b01: out = b;
  2'b10: out = c;
  2'b11: out = d;
  default: out = 1'bx;
endcase
```

- **expression**의 값과 각 **case item**을 비교
- 일치하는 항목의 문장을 실행
- 없으면 `default` 실행 (필수 아님이지만 **강력히 권장**)

---

## ✅ casex / casez

| 구문     | 의미                                      |
|----------|-------------------------------------------|
| `casex`  | **x, z 모두 무시(don't care)**로 취급     |
| `casez`  | **z만 무시**, x는 비교에 사용됨            |

### 🎯 casex 예시
```verilog
casex (code)
  4'b1xxx: y = 3;
  4'bx1xx: y = 2;
  4'bxx1x: y = 1;
  4'bxxx1: y = 0;
  default: y = 0;
endcase
```

- 입력 값에 **x나 z가 섞여 있어도** 동작

---

## ✅ case vs if 비교

| 구분 | case 문 | if 문 |
|------|---------|--------|
| 구조 | 병렬적 MUX | 직렬적 조건 검사 |
| 표현 | 값 기반 분기 | 논리식 기반 분기 |
| 합성 | MUX로 깔끔하게 합성 | MUX 체인으로 합성 (비효율적일 수 있음) |

---

## ✅ 예제 1: MUX with case
```verilog
module mux4(out, a, b, c, d, sel);
  output reg out;
  input a, b, c, d;
  input [1:0] sel;

  always @(*) begin
    case (sel)
      2'b00: out = a;
      2'b01: out = b;
      2'b10: out = c;
      2'b11: out = d;
      default: out = 1'bx;
    endcase
  end
endmodule
```

---

## ✅ 예제 2: Priority Encoder (casex)
```verilog
casex (data)
  8'b1xxxxxxx: code = 3'd7;
  8'b01xxxxxx: code = 3'd6;
  8'b001xxxxx: code = 3'd5;
  8'b0001xxxx: code = 3'd4;
  8'b00001xxx: code = 3'd3;
  8'b000001xx: code = 3'd2;
  8'b0000001x: code = 3'd1;
  8'b00000001: code = 3'd0;
  default:     code = 3'bxxx;
endcase
```

---

## ✅ 예제 3: casez 사용
```verilog
casez (instr)
  8'b1???: out = 1;
  8'b01??: out = 2;
  8'b001?: out = 3;
  8'b0001: out = 4;
  default: out = 0;
endcase
```

- `?`는 z와 같은 의미 → `casez`일 때만 사용 가능

---

## ✅ 정리 포인트

| 구문     | 비교 대상       | don’t care 처리 | 하드웨어 의미     |
|----------|------------------|------------------|--------------------|
| `case`   | 정확히 일치       | ❌               | MUX                |
| `casex`  | x, z 무시         | ✅ (x, z 모두 무시) | MUX with don't care |
| `casez`  | z만 무시          | ✅ (z만 don't care) | MUX with z ignore  |

> ✅ `case` 계열 구문은 **병렬적 분기 구조를 깔끔하게 표현**할 수 있으며, **조건이 많을수록 if 문보다 효율적**이다.

---

# 7. Loops – while / for / repeat / forever

## ✅ 주요 개념 흐름
Verilog에서 반복 실행을 위해 제공되는 네 가지 루프 문은 모두 **`initial` 또는 `always` 블록 내부에서만 사용 가능**하다.  
이 루프들은 시뮬레이션 제어, 데이터 초기화, 테스트벤치 구성 등에서 유용하게 사용된다.

---

## ✅ 루프 종류 및 문법 요약

| 종류     | 문법                                | 설명                         |
|----------|-------------------------------------|------------------------------|
| `while`  | `while (cond) begin ... end`        | 조건이 참인 동안 반복        |
| `for`    | `for (init; cond; step) begin ... end` | 정해진 횟수만큼 반복        |
| `repeat` | `repeat (n) begin ... end`          | 고정 횟수 반복               |
| `forever`| `forever begin ... end`             | 무한 반복 (`$finish`로 종료) |

---

## ✅ 1. while loop

### 🎯 기본 문법
```verilog
while (condition) begin
  // 반복 내용
end
```

### 🎯 예시
```verilog
integer count = 0;
while (count < 128) begin
  $display("Count = %d", count);
  count = count + 1;
end
```

- 조건이 false가 되면 루프 탈출

---

## ✅ 2. for loop

### 🎯 기본 문법
```verilog
for (i = 0; i < N; i = i + 1) begin
  // 반복 내용
end
```

### 🎯 예시
```verilog
integer state[0:9];
integer i;
for (i = 0; i < 10; i = i + 1) begin
  state[i] = 0;
end
```

- 초기값, 조건, 증가식을 함께 포함 → 컴팩트하고 깔끔

---

## ✅ 3. repeat loop

### 🎯 기본 문법
```verilog
repeat (N) begin
  // 반복 내용
end
```

### 🎯 예시
```verilog
integer count = 0;
repeat (64) begin
  $display("Count = %d", count);
  count = count + 1;
end
```

- 조건 없이 **지정된 횟수만큼 반복**

---

## ✅ 4. forever loop

### 🎯 기본 문법
```verilog
forever begin
  // 무한 반복
end
```

### 🎯 예시 1: Clock 생성
```verilog
reg clk = 0;
initial forever #10 clk = ~clk;
```

### 🎯 예시 2: 이벤트 기반 반복
```verilog
initial forever @(posedge clk) x = y;
```

- 무한 반복이므로 반드시 `$finish`나 `disable`로 종료시켜야 함

---

## ✅ 응용 예시: repeat + 이벤트
```verilog
repeat (8) @(posedge clk) buffer[i] = data;
```
- 클럭 엣지를 기준으로 8번 데이터를 버퍼에 저장

---

## ✅ 정리 포인트

| 루프 타입   | 용도                        | 종료 조건         | 특징                     |
|------------|-----------------------------|-------------------|--------------------------|
| `while`    | 조건이 참일 때 반복         | 조건 거짓일 때     | 가장 일반적 반복 구조     |
| `for`      | 정해진 횟수 반복 (index 기반) | 조건 거짓일 때     | 컴팩트하고 가독성 높음    |
| `repeat`   | 고정 횟수 반복              | 자동 종료         | 테스트벤치에서 자주 사용 |
| `forever`  | 무한 루프                   | 명시적 종료 필요   | 클럭 생성 등에 사용       |

> ✅ 루프는 **초기화 및 시뮬레이션 제어**에 유용하지만, **합성 가능한 코드에서는 주의**해서 사용해야 한다.

---

# 8. Sequential and Parallel Blocks – `begin-end` vs `fork-join`

## ✅ 주요 개념 흐름
Verilog에서 여러 문장을 하나로 묶어 실행 순서/동시성을 제어하기 위해 **block statement**를 사용한다.  
블록에는 두 종류가 있으며, 실행 방식이 다르다:

1. **Sequential block (`begin-end`)**: 순차 실행  
2. **Parallel block (`fork-join`)**: 병렬 실행

---

## ✅ 1. Sequential Block – `begin ... end`

### 🎯 특징
- 안의 문장을 **순서대로 순차 실행**
- 기본 블록 구조이며, 일반적으로 많이 사용됨

### 🎯 예시
```verilog
initial begin
  x = 1'b0;           // time 0
  #5 y = 1'b1;        // time 5
  #10 z = {x, y};     // time 15
  #20 w = {y, x};     // time 35
end
```

---

## ✅ 2. Parallel Block – `fork ... join`

### 🎯 특징
- 안의 문장을 **동시에 병렬 실행**
- 각 문장의 실행 시간은 개별적으로 관리됨

### 🎯 예시
```verilog
initial fork
  x = 1'b0;            // time 0
  #5 y = 1'b1;         // time 5
  #10 z = {x, y};      // time 10
  #20 w = {y, x};      // time 20
join
```

- 실행 시뮬레이션 타이밍이 서로 다르게 처리됨

---

## ✅ Race Condition 주의

### 🎯 나쁜 예 (병렬 블록 내 레이스)
```verilog
initial fork
  z = {x, y};
  w = {y, x};  // z, w가 같은 시간에 동시에 결정 → 비결정성 가능성
join
```

- 동일 시간에 같은 신호에 할당 → 시뮬레이터마다 동작 달라질 수 있음

---

## ✅ Named & Nested Blocks

### 🎯 Named block
```verilog
initial begin : block1
  integer i;
  // block1.i로 접근 가능
end
```

### 🎯 Nested block
```verilog
initial begin
  fork
    #5 y = 1;
    #10 z = {x, y};
  join
  #20 w = {y, x};
end
```

---

## ✅ disable 문을 통한 블록 탈출

### 🎯 예시
```verilog
initial begin : block1
  while (i < 16) begin
    if (flag[i]) begin
      $display("True bit at %d", i);
      disable block1;  // 바로 블록 탈출
    end
    i = i + 1;
  end
end
```

---

## ✅ 정리 포인트

| 블록 종류         | 키워드       | 실행 방식        | 주요 용도                         |
|------------------|--------------|------------------|----------------------------------|
| Sequential Block | `begin-end`  | 순차적 실행       | 기본적인 문장 그룹핑               |
| Parallel Block   | `fork-join`  | 병렬적 실행       | 병렬 동작, 지연 시간 실험 등         |
| Named Block      | `begin:name` | 이름 지정 가능    | 계층적 참조, `disable`로 탈출 가능 |
| Nested Block     | 블록 안의 블록 | 블록 중첩        | 구조적 코드 구성                   |

> ✅ `fork-join`은 병렬 시뮬레이션 시 유용하지만, **Race condition 주의** 및 **합성 불가** 주의 필요!

---

# 9. Generate Blocks – 반복적/조건적 하드웨어 생성

## ✅ 주요 개념 흐름
`generate` 블록은 Verilog에서 **반복적 또는 조건적 하드웨어 구조 생성**에 사용되는 메타 프로그래밍 도구다.  
컴파일 시간(elaboration time)에 코드가 생성되며, **복잡한 구조를 파라미터화하여 간결하게 구현**할 수 있다.

---

## ✅ 기본 문법

```verilog
generate
  for (...) begin : block_name
    // 반복적 구조 생성
  end
endgenerate
```

- 반드시 `generate`–`endgenerate`로 감싼다
- 내부에서 `genvar`로 인덱스 변수 선언

---

## ✅ 종류별 사용 방식

| 유형             | 설명                             | 키워드 예시                |
|------------------|----------------------------------|-----------------------------|
| Generate Loop    | for 루프를 이용한 반복 구조 생성 | `for (i=0; i<N; i++)`       |
| Generate If      | 조건에 따라 다른 구조 생성        | `if (condition)`            |
| Generate Case    | case 분기별 구조 생성             | `case (param)`              |

---

## ✅ 1. Generate Loop 예시 – Bitwise XOR

```verilog
module bitwise_xor(out, i0, i1);
  parameter N = 32;
  output [N-1:0] out;
  input  [N-1:0] i0, i1;

  genvar j;
  generate
    for (j = 0; j < N; j = j + 1) begin: xor_loop
      xor g1 (out[j], i0[j], i1[j]);
    end
  endgenerate
endmodule
```

- **하드웨어 32개의 XOR 게이트를 자동 생성**

---

## ✅ 2. Generate Loop 예시 – Ripple Carry Adder

```verilog
generate
  for (i = 0; i < N; i = i + 1) begin: r_loop
    xor g1 (t1, a0[i], a1[i]);
    xor g2 (sum[i], t1, carry[i]);
    and g3 (t2, a0[i], a1[i]);
    and g4 (t3, t1, carry[i]);
    or  g5 (carry[i+1], t2, t3);
  end
endgenerate
```

- 하프/풀 가산기 구조를 `N`비트로 확장 가능

---

## ✅ 3. Generate Conditional 예시

```verilog
generate
  if (a0_width < 8 || a1_width < 8)
    cla_multiplier #(a0_width, a1_width) m0 (product, a0, a1);
  else
    tree_multiplier #(a0_width, a1_width) m0 (product, a0, a1);
endgenerate
```

- **입력 폭에 따라 다른 모듈 인스턴스 사용**

---

## ✅ 4. Generate Case 예시

```verilog
generate
  case (N)
    1: adder_1bit adder1(...);
    2: adder_2bit adder2(...);
    default: adder_cla #(N) adderN(...);
  endcase
endgenerate
```

- **파라미터 N값에 따라 구조를 선택적으로 생성**

---

## ✅ 정리 포인트

| 키워드        | 설명                             | 조건/반복 |
|---------------|----------------------------------|-----------|
| `generate`    | 블록 시작                         | 공통 시작 |
| `endgenerate` | 블록 끝                           | 공통 끝   |
| `genvar`      | generate 루프용 인덱스 선언       | 반복용    |
| `for`         | 반복 구조 생성                    | 반복      |
| `if / else`   | 조건적 구조 생성 (컴파일 시간)     | 조건      |
| `case`        | 다중 조건 구조 생성               | 조건      |

> ✅ `generate` 문은 컴파일 타임에 **Verilog 구조를 동적으로 생성**할 수 있어,  
> 파라미터화된 재사용 가능한 설계를 만들 때 매우 유용하다.

---

# 10. Examples – Traffic Signal Controller

## ✅ 예제 개요: 신호등 제어기 (Traffic Signal Controller)

### 🎯 동작 명세
- **Main Highway**는 항상 차량이 많음 → 기본적으로 **Green 유지**
- **Country Road**에 차량이 감지되면:
  - Main Highway는 **Yellow → Red**로 바뀜
  - Country Road는 **Red → Green**으로 바뀜
- 차량이 모두 지나가면:
  - Country Road는 **Yellow → Red**로
  - Main Highway는 **Red → Green**으로 복귀

- **입력 X**: Country Road에 차량이 감지되면 1, 아니면 0

---

## ✅ 상태 다이어그램

```text
S0: Hwy=G, Cntry=R
 ↓ X=1
S1: Hwy=Y, Cntry=R
 ↓ (delay)
S2: Hwy=R, Cntry=R
 ↓ (delay)
S3: Hwy=R, Cntry=G
 ↓ X=0
S4: Hwy=R, Cntry=Y
 ↓ (delay)
S0: Hwy=G, Cntry=R
```

---

## ✅ 상태 정의 및 전이 제어

```verilog
parameter RED = 2'd0, YELLOW = 2'd1, GREEN = 2'd2;
parameter S0 = 3'd0, S1 = 3'd1, S2 = 3'd2, S3 = 3'd3, S4 = 3'd4;
```

---

## ✅ Verilog 코드 요약

### ▪️ 상태 레지스터
```verilog
reg [2:0] state, next_state;

always @(posedge clock or posedge clear) begin
  if (clear) state <= S0;
  else       state <= next_state;
end
```

### ▪️ 출력 제어 로직
```verilog
always @(state) begin
  hwy = GREEN; cntry = RED; // 기본값
  case (state)
    S1: hwy = YELLOW;
    S2: hwy = RED;
    S3: cntry = GREEN;
    S4: cntry = YELLOW;
  endcase
end
```

### ▪️ 상태 전이 로직
```verilog
always @(state or X) begin
  case (state)
    S0: next_state = (X) ? S1 : S0;
    S1: begin repeat (`Y2RDELAY) @(posedge clock); next_state = S2; end
    S2: begin repeat (`R2GDELAY) @(posedge clock); next_state = S3; end
    S3: next_state = (X) ? S3 : S4;
    S4: begin repeat (`Y2RDELAY) @(posedge clock); next_state = S0; end
    default: next_state = S0;
  endcase
end
```

---

## ✅ Stimulus 예시 (Testbench)

```verilog
initial begin
  CLEAR = 1'b1;
  repeat(5) @(negedge CLOCK);
  CLEAR = 1'b0;
end

initial begin
  CAR_ON_CNTRY_RD = 1'b0;
  repeat(20) @(negedge CLOCK); CAR_ON_CNTRY_RD = 1'b1;
  repeat(10) @(negedge CLOCK); CAR_ON_CNTRY_RD = 1'b0;
  // 반복적으로 입력 시퀀스 제공
  $stop;
end

initial forever #5 CLOCK = ~CLOCK;
```

---

## ✅ 정리 포인트

- 상태 기반 설계 예제
- `always @(posedge clock)` → 상태 업데이트
- `repeat(N) @(posedge clock)` → 시뮬레이션 지연 구현
- 초기화: `CLEAR`, 입력: `X`
- 출력은 신호등 상태 (`hwy`, `cntry`)로 표현

> ✅ 이 예제는 FSM 구현, 상태 분기, 출력 제어, 타이밍 제어, 테스트벤치 구성까지 **모든 behavioral 설계 핵심 요소**가 집약된 좋은 예시다.

---

# 11. Summary – Behavioral Design 핵심 요약

## ✅ Behavioral Level Design 핵심 정리

- **Behavioral Design**은 기능 중심의 가장 추상적인 Verilog 설계 수준
- 주요 구성요소: `initial`, `always` 절차적 블록
- 대부분 시뮬레이션에 적합하며, 합성 가능 여부는 구조에 따라 다름

---

## ✅ 주요 구성 요소 요약

### 🧱 Structured Procedures
- `initial` → 한 번 실행 (테스트벤치, 초기화용)
- `always` → 반복 실행 (합성 가능한 블록)

### ⚙️ Procedural Assignments
- `=` → Blocking: 순차 실행 (조합 논리)
- `<=` → Non-blocking: 병렬 실행 (순차 논리)
- **한 블록에서 혼용 금지**

### ⏱️ Timing Controls
- `#delay` → 시뮬레이션 시간 지연
- `@event` → 신호 변화 감지
- `wait()` → 조건 만족 시 실행

### 🔀 Conditional Statements
- `if`, `if-else`, `if-else-if`
- 실제 하드웨어에서는 MUX로 합성

### 🧮 Multi-way Branching
- `case`, `casex`, `casez`
- 조건이 많을수록 `if`보다 `case`가 더 깔끔함

### 🔁 Loops
- `while`, `for`, `repeat`, `forever`
- 반드시 `initial` 또는 `always` 블록 안에서만 사용 가능

### 🔗 Sequential & Parallel Blocks
- `begin-end`: 순차 실행
- `fork-join`: 병렬 실행 (Race condition 주의)
- `disable block_name`: 명시적 종료

### 🏗️ Generate Blocks
- `generate-endgenerate`로 감쌈
- 반복 구조 (`for`), 조건 구조 (`if`), 분기 구조 (`case`) 생성 가능
- 파라미터화된 모듈 설계에 적합

---

## ✅ 실전 예시
- **Traffic Signal Controller**는 FSM, 조건 분기, 출력 제어, 타이밍 제어를 종합적으로 다룬 예제

---

## ✅ 마무리 한줄 요약

> Behavioral Design은 Verilog를 **알고리즘처럼 코딩**할 수 있게 해주지만,  
> 실제 회로 합성을 위해선 **RTL 수준으로 변환 가능한 코드인지 항상 주의**해야 한다.