### **6.2 浮點運算單元 (FPU) 設計**

在中央處理器中，**浮點運算單元（Floating-Point Unit, FPU）** 是專門用來執行浮點數算術運算的模組。FPU 在處理科學計算、圖形處理等需要高精度浮點數運算的應用中非常重要。

浮點數的表示方式通常遵循 IEEE 754 標準，這是一個廣泛使用的浮點數表示法，它將數字表示為三個部分：符號位（Sign bit）、指數（Exponent）、尾數（Mantissa）。FPU 需要支持浮點數的加法、減法、乘法、除法等運算。

在 RISC-V 架構中，FPU 通常支持這些基本的浮點運算。

#### **Verilog 程式碼：浮點運算單元設計**

這個簡單的 Verilog 範例演示了一個浮點加法器，該加法器實現了基本的 IEEE 754 浮點加法操作。這只是 FPU 的一個簡化版本，實際的 FPU 會包括更多的功能，例如浮點除法、乘法、異常處理等。

```verilog
module FPU (
    input [31:0] A,          // 輸入 A 浮點數
    input [31:0] B,          // 輸入 B 浮點數
    input [1:0] operation,   // 操作類型（加法、減法、等）
    output reg [31:0] result // 輸出結果
);

    // 操作類型定義
    parameter ADD = 2'b00;    // 加法
    parameter SUB = 2'b01;    // 減法
    parameter MUL = 2'b10;    // 乘法
    parameter DIV = 2'b11;    // 除法

    // 定義浮點數的各部分
    wire [7:0] exp_A, exp_B;  // 指數部分
    wire [23:0] frac_A, frac_B; // 尾數部分
    wire sign_A, sign_B;      // 符號位

    // 解碼 A 和 B
    assign sign_A = A[31];
    assign exp_A = A[30:23];
    assign frac_A = {1'b1, A[22:0]};  // IEEE 754 規範，將尾數的隱含 1 加入
    assign sign_B = B[31];
    assign exp_B = B[30:23];
    assign frac_B = {1'b1, B[22:0]};  // 同樣處理 B

    reg [7:0] exp_result;    // 計算結果的指數
    reg [24:0] frac_result;  // 計算結果的尾數
    reg sign_result;         // 計算結果的符號

    always @ (*) begin
        case (operation)
            ADD: begin
                // 浮點加法（簡化版本）
                // 假設指數已經對齊，直接進行尾數加法
                frac_result = frac_A + frac_B;
                exp_result = exp_A; // 簡化處理：不考慮指數對齊
                sign_result = (sign_A == sign_B) ? sign_A : 1'b0; // 計算符號
                result = {sign_result, exp_result, frac_result[22:0]}; // 組合結果
            end
            SUB: begin
                // 浮點減法（簡化版本）
                // 假設指數已經對齊，直接進行尾數減法
                frac_result = frac_A - frac_B;
                exp_result = exp_A; // 簡化處理：不考慮指數對齊
                sign_result = (sign_A == sign_B) ? sign_A : 1'b0; // 計算符號
                result = {sign_result, exp_result, frac_result[22:0]}; // 組合結果
            end
            MUL: begin
                // 浮點乘法（簡化版本）
                frac_result = frac_A * frac_B;
                exp_result = exp_A + exp_B - 8'd127; // 指數相加並減去偏移量
                sign_result = sign_A ^ sign_B; // 符號位 XOR
                result = {sign_result, exp_result, frac_result[22:0]}; // 組合結果
            end
            DIV: begin
                // 浮點除法（簡化版本）
                frac_result = frac_A / frac_B;
                exp_result = exp_A - exp_B + 8'd127; // 指數相減並加上偏移量
                sign_result = sign_A ^ sign_B; // 符號位 XOR
                result = {sign_result, exp_result, frac_result[22:0]}; // 組合結果
            end
            default: begin
                result = 32'h0; // 預設結果
            end
        endcase
    end

endmodule
```

#### **設計說明**

1. **輸入與輸出**：
   - `A` 和 `B` 是 32 位的 IEEE 754 單精度浮點數，分別代表兩個浮點數的輸入。
   - `operation` 是 2 位控制信號，選擇要執行的運算類型（加法、減法、乘法、除法）。
   - `result` 是 32 位的浮點數結果，輸出浮點運算的結果。

2. **浮點數格式**：
   - IEEE 754 單精度浮點數格式由三個部分組成：
     - **符號位（Sign bit）**：1 位，表示數字的正負。
     - **指數（Exponent）**：8 位，用於表示浮點數的範圍，並且有一個偏移量（127）。
     - **尾數（Mantissa）**：23 位，表示浮點數的精度部分，通常隱含 1。

3. **加法與減法**：
   - 在加法和減法中，尾數會進行加法或減法運算，並且指數需要進行對齊。為了簡化這個示範，假設指數已經對齊，並且直接進行尾數相加或相減。

4. **乘法與除法**：
   - 在浮點數乘法中，兩個數字的尾數相乘，指數相加。這需要考慮 IEEE 754 偏移量（127）。
   - 在浮點數除法中，尾數相除，指數相減，同樣需要處理偏移量。

5. **符號計算**：
   - 在加法和減法中，如果兩個數字的符號相同，則結果的符號與它們相同；如果符號不同，則需要進一步確定結果的符號。
   - 在乘法和除法中，符號位是根據兩個數字的符號位 XOR 計算的。

6. **簡化處理**：
   - 本設計省略了許多細節，比如指數對齊、溢出、下溢、舍入等。在實際的浮點運算中，這些因素是非常重要的，並且需要額外的邏輯來處理。

---

### **測試平台：浮點加法與減法測試**

```verilog
module FPU_tb;
    reg [31:0] A, B;
    reg [1:0] operation;
    wire [31:0] result;

    // 實例化 FPU 模組
    FPU fpu_inst (
        .A(A),
        .B(B),
        .operation(operation),
        .result(result)
    );

    initial begin
        // 測試加法
        A = 32'b01000000101000000000000000000000;  // 5.0
        B = 32'b01000000010000000000000000000000;  // 3.0
        operation = 2'b00;  // 加法
        #10;
        $display("ADD: result = %h", result);  // 5.0 + 3.0 = 8.0

        // 測試減法
        A = 32'b01000000101000000000000000000000;  // 5.0
        B = 32'b01000000010000000000000000000000;  // 3.0
        operation = 2'b01;  // 減法
        #10;
        $display("SUB: result = %h", result);  // 5.0 - 3.0 = 2.0

        // 結束測試
        $finish;
    end
endmodule
```

---

### **總結**

- 上述的浮點運算單元設計能夠進行基本的浮點加法、減法、乘法和除法操作，並且根據 IEEE 754 單精度浮點數格式處理浮點數。
- 本設計簡化了浮點數的處理流程，省略了指數對齊、溢出處理等細節。在實際的 FPU 設計中，這些部分將需要額外的邏輯來確保浮點運算的準確性和穩定性。