TimeQuest Timing Analyzer report for FINAL4_5
Sat Jun 24 20:51:26 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'Switch'
 14. Slow 1200mV 85C Model Hold: 'Switch'
 15. Slow 1200mV 85C Model Hold: 'CLK'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'Switch'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'CLK'
 28. Slow 1200mV 0C Model Setup: 'Switch'
 29. Slow 1200mV 0C Model Hold: 'Switch'
 30. Slow 1200mV 0C Model Hold: 'CLK'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'Switch'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'CLK'
 42. Fast 1200mV 0C Model Setup: 'Switch'
 43. Fast 1200mV 0C Model Hold: 'Switch'
 44. Fast 1200mV 0C Model Hold: 'CLK'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'Switch'
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; FINAL4_5                                            ;
; Device Family      ; Cyclone III                                         ;
; Device Name        ; EP3C16F484C6                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 14          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-14        ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }    ;
; Switch     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Switch } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 167.14 MHz ; 167.14 MHz      ; CLK        ;                                                               ;
; 791.77 MHz ; 250.0 MHz       ; Switch     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; CLK    ; -4.983 ; -299.567          ;
; Switch ; -0.263 ; -0.599            ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; Switch ; 0.357 ; 0.000             ;
; CLK    ; 0.382 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; CLK    ; -3.000 ; -69.000                         ;
; Switch ; -3.000 ; -7.000                          ;
+--------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -4.983 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[20] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.917      ;
; -4.983 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[6]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.917      ;
; -4.982 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.916      ;
; -4.982 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.916      ;
; -4.981 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[23] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.915      ;
; -4.977 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.911      ;
; -4.977 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.911      ;
; -4.977 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.911      ;
; -4.913 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.846      ;
; -4.913 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[2]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.846      ;
; -4.913 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[4]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.846      ;
; -4.913 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[5]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.846      ;
; -4.912 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[20] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.845      ;
; -4.912 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[23] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.845      ;
; -4.910 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[6]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.843      ;
; -4.909 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[11] ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.183      ;
; -4.909 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[12] ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.183      ;
; -4.906 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[14] ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.180      ;
; -4.906 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[9]  ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.180      ;
; -4.906 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[0]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.839      ;
; -4.905 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[15] ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.179      ;
; -4.905 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.179      ;
; -4.904 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[13] ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.178      ;
; -4.900 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[20] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.834      ;
; -4.900 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[6]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.834      ;
; -4.899 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.833      ;
; -4.899 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.833      ;
; -4.898 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[23] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.832      ;
; -4.894 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.828      ;
; -4.894 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.828      ;
; -4.894 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.828      ;
; -4.870 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[8]  ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.805      ;
; -4.868 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[1]  ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.803      ;
; -4.868 ; DIVIDE4_4:inst|cout1[1] ; DIVIDE4_4:inst|cout1[7]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.802      ;
; -4.865 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[3]  ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.800      ;
; -4.864 ; DIVIDE4_4:inst|cout1[1] ; DIVIDE4_4:inst|cout1[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.798      ;
; -4.864 ; DIVIDE4_4:inst|cout1[1] ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.798      ;
; -4.863 ; DIVIDE4_4:inst|cout1[1] ; DIVIDE4_4:inst|cout1[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.797      ;
; -4.863 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[11] ; CLK          ; CLK         ; 1.000        ; 0.278      ; 6.136      ;
; -4.863 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[12] ; CLK          ; CLK         ; 1.000        ; 0.278      ; 6.136      ;
; -4.860 ; DIVIDE4_4:inst|cout1[0] ; DIVIDE4_4:inst|cout1[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.794      ;
; -4.860 ; DIVIDE4_4:inst|cout1[0] ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.794      ;
; -4.860 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[14] ; CLK          ; CLK         ; 1.000        ; 0.278      ; 6.133      ;
; -4.860 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[9]  ; CLK          ; CLK         ; 1.000        ; 0.278      ; 6.133      ;
; -4.859 ; DIVIDE4_4:inst|cout1[1] ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.793      ;
; -4.859 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[15] ; CLK          ; CLK         ; 1.000        ; 0.278      ; 6.132      ;
; -4.859 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 1.000        ; 0.278      ; 6.132      ;
; -4.858 ; DIVIDE4_4:inst|cout1[0] ; DIVIDE4_4:inst|cout1[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.792      ;
; -4.858 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[13] ; CLK          ; CLK         ; 1.000        ; 0.278      ; 6.131      ;
; -4.857 ; DIVIDE4_4:inst|cout1[1] ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.791      ;
; -4.856 ; DIVIDE4_4:inst|cout1[1] ; DIVIDE4_4:inst|cout1[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.790      ;
; -4.855 ; DIVIDE4_4:inst|cout1[0] ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.789      ;
; -4.851 ; DIVIDE4_4:inst|cout1[1] ; DIVIDE4_4:inst|cout1[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.785      ;
; -4.847 ; DIVIDE4_4:inst|cout1[0] ; DIVIDE4_4:inst|cout1[7]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.781      ;
; -4.843 ; DIVIDE4_4:inst|cout1[0] ; DIVIDE4_4:inst|cout1[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.777      ;
; -4.841 ; DIVIDE4_4:inst|cout1[0] ; DIVIDE4_4:inst|cout1[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.775      ;
; -4.838 ; DIVIDE4_4:inst|cout1[0] ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.772      ;
; -4.826 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[11] ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.100      ;
; -4.826 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[12] ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.100      ;
; -4.824 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[8]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.758      ;
; -4.823 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[14] ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.097      ;
; -4.823 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[9]  ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.097      ;
; -4.822 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[15] ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.096      ;
; -4.822 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.096      ;
; -4.822 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.756      ;
; -4.821 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[13] ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.095      ;
; -4.819 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.753      ;
; -4.787 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[8]  ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.722      ;
; -4.785 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[1]  ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.720      ;
; -4.782 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[3]  ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.717      ;
; -4.781 ; DIVIDE4_4:inst|cout1[2] ; DIVIDE4_4:inst|cout1[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.715      ;
; -4.781 ; DIVIDE4_4:inst|cout1[2] ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.715      ;
; -4.779 ; DIVIDE4_4:inst|cout1[2] ; DIVIDE4_4:inst|cout1[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.713      ;
; -4.776 ; DIVIDE4_4:inst|cout1[2] ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.710      ;
; -4.771 ; DIVIDE4_4:inst|cout2[4] ; DIVIDE4_4:inst|cout2[20] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.705      ;
; -4.771 ; DIVIDE4_4:inst|cout2[4] ; DIVIDE4_4:inst|cout2[6]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.705      ;
; -4.770 ; DIVIDE4_4:inst|cout2[4] ; DIVIDE4_4:inst|cout2[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.704      ;
; -4.770 ; DIVIDE4_4:inst|cout2[4] ; DIVIDE4_4:inst|cout2[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.704      ;
; -4.769 ; DIVIDE4_4:inst|cout2[4] ; DIVIDE4_4:inst|cout2[23] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.703      ;
; -4.768 ; DIVIDE4_4:inst|cout1[2] ; DIVIDE4_4:inst|cout1[7]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.702      ;
; -4.765 ; DIVIDE4_4:inst|cout2[4] ; DIVIDE4_4:inst|cout2[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.699      ;
; -4.765 ; DIVIDE4_4:inst|cout2[4] ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.699      ;
; -4.765 ; DIVIDE4_4:inst|cout2[4] ; DIVIDE4_4:inst|cout2[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.699      ;
; -4.765 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.698      ;
; -4.765 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[2]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.698      ;
; -4.765 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[4]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.698      ;
; -4.765 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[5]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.698      ;
; -4.764 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[20] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.697      ;
; -4.764 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[23] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.697      ;
; -4.764 ; DIVIDE4_4:inst|cout1[2] ; DIVIDE4_4:inst|cout1[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.698      ;
; -4.762 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[6]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.695      ;
; -4.762 ; DIVIDE4_4:inst|cout1[2] ; DIVIDE4_4:inst|cout1[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.696      ;
; -4.759 ; DIVIDE4_4:inst|cout1[8] ; DIVIDE4_4:inst|cout1[1]  ; CLK          ; CLK         ; 1.000        ; -0.425     ; 5.329      ;
; -4.759 ; DIVIDE4_4:inst|cout1[8] ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 1.000        ; -0.425     ; 5.329      ;
; -4.759 ; DIVIDE4_4:inst|cout1[2] ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.693      ;
; -4.758 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[0]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.691      ;
; -4.757 ; DIVIDE4_4:inst|cout1[8] ; DIVIDE4_4:inst|cout1[2]  ; CLK          ; CLK         ; 1.000        ; -0.425     ; 5.327      ;
; -4.755 ; DIVIDE4_4:inst|cout1[3] ; DIVIDE4_4:inst|cout1[7]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.689      ;
; -4.754 ; DIVIDE4_4:inst|cout1[8] ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 1.000        ; -0.425     ; 5.324      ;
; -4.751 ; DIVIDE4_4:inst|cout1[3] ; DIVIDE4_4:inst|cout1[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.685      ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Switch'                                                                                      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.263 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 1.000        ; -0.063     ; 1.195      ;
; -0.174 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 1.000        ; -0.063     ; 1.106      ;
; -0.087 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 1.000        ; -0.063     ; 1.019      ;
; -0.085 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 1.000        ; -0.063     ; 1.017      ;
; -0.077 ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 1.000        ; -0.063     ; 1.009      ;
; -0.075 ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 1.000        ; -0.063     ; 1.007      ;
; -0.067 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 1.000        ; -0.063     ; 0.999      ;
; -0.036 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 1.000        ; -0.063     ; 0.968      ;
; 0.197  ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 1.000        ; -0.063     ; 0.735      ;
; 0.200  ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 1.000        ; -0.063     ; 0.732      ;
; 0.200  ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 1.000        ; -0.063     ; 0.732      ;
; 0.203  ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 1.000        ; -0.063     ; 0.729      ;
; 0.273  ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 1.000        ; -0.063     ; 0.659      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Switch'                                                                                      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 0.000        ; 0.063      ; 0.580      ;
; 0.403 ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 0.000        ; 0.063      ; 0.623      ;
; 0.404 ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 0.000        ; 0.063      ; 0.624      ;
; 0.404 ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 0.000        ; 0.063      ; 0.624      ;
; 0.406 ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 0.000        ; 0.063      ; 0.626      ;
; 0.597 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 0.000        ; 0.063      ; 0.817      ;
; 0.599 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 0.000        ; 0.063      ; 0.819      ;
; 0.611 ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 0.000        ; 0.063      ; 0.831      ;
; 0.618 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 0.000        ; 0.063      ; 0.838      ;
; 0.618 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 0.000        ; 0.063      ; 0.838      ;
; 0.628 ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 0.000        ; 0.063      ; 0.848      ;
; 0.767 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 0.000        ; 0.063      ; 0.987      ;
; 0.773 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 0.000        ; 0.063      ; 0.993      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                 ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; DIVIDE4_4:inst|tmp1      ; DIVIDE4_4:inst|tmp1      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; DIVIDE4_4:inst|tmp2      ; DIVIDE4_4:inst|tmp2      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.577      ;
; 0.549 ; DIVIDE4_4:inst|cout2[31] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.767      ;
; 0.549 ; DIVIDE4_4:inst|cout1[31] ; DIVIDE4_4:inst|cout1[31] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.767      ;
; 1.005 ; DIVIDE4_4:inst|cout1[30] ; DIVIDE4_4:inst|cout1[31] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.223      ;
; 1.066 ; DIVIDE4_4:inst|cout1[29] ; DIVIDE4_4:inst|cout1[31] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.284      ;
; 1.140 ; DIVIDE4_4:inst|cout1[31] ; DIVIDE4_4:inst|cout1[30] ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.357      ;
; 1.140 ; DIVIDE4_4:inst|cout1[31] ; DIVIDE4_4:inst|cout1[29] ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.357      ;
; 1.162 ; DIVIDE4_4:inst|cout1[30] ; DIVIDE4_4:inst|cout1[30] ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.379      ;
; 1.196 ; DIVIDE4_4:inst|cout2[30] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.405      ;
; 1.203 ; DIVIDE4_4:inst|cout2[31] ; DIVIDE4_4:inst|cout2[29] ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.430      ;
; 1.206 ; DIVIDE4_4:inst|cout2[31] ; DIVIDE4_4:inst|cout2[30] ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.433      ;
; 1.255 ; DIVIDE4_4:inst|cout2[22] ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.473      ;
; 1.256 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[20] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.474      ;
; 1.284 ; DIVIDE4_4:inst|cout2[27] ; DIVIDE4_4:inst|cout2[27] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.518      ;
; 1.302 ; DIVIDE4_4:inst|cout1[7]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.884      ;
; 1.303 ; DIVIDE4_4:inst|cout1[4]  ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.521      ;
; 1.306 ; DIVIDE4_4:inst|cout1[3]  ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.524      ;
; 1.310 ; DIVIDE4_4:inst|cout1[21] ; DIVIDE4_4:inst|cout1[21] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.542      ;
; 1.316 ; DIVIDE4_4:inst|cout2[29] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.525      ;
; 1.316 ; DIVIDE4_4:inst|cout1[6]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.898      ;
; 1.321 ; DIVIDE4_4:inst|cout2[26] ; DIVIDE4_4:inst|cout2[26] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.555      ;
; 1.332 ; DIVIDE4_4:inst|cout1[1]  ; DIVIDE4_4:inst|cout1[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.550      ;
; 1.334 ; DIVIDE4_4:inst|cout2[7]  ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.566      ;
; 1.339 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.557      ;
; 1.340 ; DIVIDE4_4:inst|cout1[8]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.573      ;
; 1.340 ; DIVIDE4_4:inst|cout2[22] ; DIVIDE4_4:inst|cout2[26] ; CLK          ; CLK         ; 0.000        ; 0.450      ; 1.947      ;
; 1.343 ; DIVIDE4_4:inst|cout1[7]  ; DIVIDE4_4:inst|cout1[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.561      ;
; 1.344 ; DIVIDE4_4:inst|cout2[15] ; DIVIDE4_4:inst|cout2[15] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.576      ;
; 1.358 ; DIVIDE4_4:inst|cout1[15] ; DIVIDE4_4:inst|cout1[15] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.589      ;
; 1.358 ; DIVIDE4_4:inst|cout2[23] ; DIVIDE4_4:inst|cout2[26] ; CLK          ; CLK         ; 0.000        ; 0.450      ; 1.965      ;
; 1.367 ; DIVIDE4_4:inst|cout1[6]  ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.585      ;
; 1.368 ; DIVIDE4_4:inst|cout1[5]  ; DIVIDE4_4:inst|cout1[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.586      ;
; 1.369 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[0]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.587      ;
; 1.398 ; DIVIDE4_4:inst|cout1[4]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.980      ;
; 1.401 ; DIVIDE4_4:inst|cout1[29] ; DIVIDE4_4:inst|cout1[30] ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.618      ;
; 1.411 ; DIVIDE4_4:inst|cout1[5]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.993      ;
; 1.419 ; DIVIDE4_4:inst|cout2[22] ; DIVIDE4_4:inst|cout2[27] ; CLK          ; CLK         ; 0.000        ; 0.450      ; 2.026      ;
; 1.419 ; DIVIDE4_4:inst|cout2[22] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.637      ;
; 1.435 ; DIVIDE4_4:inst|cout2[22] ; DIVIDE4_4:inst|cout2[24] ; CLK          ; CLK         ; 0.000        ; 0.436      ; 2.028      ;
; 1.437 ; DIVIDE4_4:inst|cout2[23] ; DIVIDE4_4:inst|cout2[27] ; CLK          ; CLK         ; 0.000        ; 0.450      ; 2.044      ;
; 1.437 ; DIVIDE4_4:inst|cout2[23] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.655      ;
; 1.444 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[21] ; CLK          ; CLK         ; 0.000        ; 0.436      ; 2.037      ;
; 1.453 ; DIVIDE4_4:inst|cout2[23] ; DIVIDE4_4:inst|cout2[24] ; CLK          ; CLK         ; 0.000        ; 0.436      ; 2.046      ;
; 1.455 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[26] ; CLK          ; CLK         ; 0.000        ; 0.450      ; 2.062      ;
; 1.491 ; DIVIDE4_4:inst|cout1[3]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.425      ; 2.073      ;
; 1.504 ; DIVIDE4_4:inst|cout1[9]  ; DIVIDE4_4:inst|cout1[9]  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.735      ;
; 1.512 ; DIVIDE4_4:inst|cout1[29] ; DIVIDE4_4:inst|cout1[29] ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.729      ;
; 1.515 ; DIVIDE4_4:inst|cout2[9]  ; DIVIDE4_4:inst|cout2[9]  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.747      ;
; 1.534 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[27] ; CLK          ; CLK         ; 0.000        ; 0.450      ; 2.141      ;
; 1.534 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.752      ;
; 1.539 ; DIVIDE4_4:inst|cout2[6]  ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 0.000        ; 0.415      ; 2.111      ;
; 1.542 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.425      ; 2.124      ;
; 1.544 ; DIVIDE4_4:inst|cout2[22] ; DIVIDE4_4:inst|cout2[25] ; CLK          ; CLK         ; 0.000        ; 0.436      ; 2.137      ;
; 1.547 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.765      ;
; 1.550 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[24] ; CLK          ; CLK         ; 0.000        ; 0.436      ; 2.143      ;
; 1.552 ; DIVIDE4_4:inst|cout2[23] ; DIVIDE4_4:inst|cout2[23] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.770      ;
; 1.558 ; DIVIDE4_4:inst|cout2[27] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; -0.312     ; 1.403      ;
; 1.562 ; DIVIDE4_4:inst|cout2[23] ; DIVIDE4_4:inst|cout2[25] ; CLK          ; CLK         ; 0.000        ; 0.436      ; 2.155      ;
; 1.563 ; DIVIDE4_4:inst|cout2[12] ; DIVIDE4_4:inst|cout2[12] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.795      ;
; 1.568 ; DIVIDE4_4:inst|cout2[11] ; DIVIDE4_4:inst|cout2[11] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.800      ;
; 1.570 ; DIVIDE4_4:inst|cout2[13] ; DIVIDE4_4:inst|cout2[13] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.802      ;
; 1.570 ; DIVIDE4_4:inst|cout1[14] ; DIVIDE4_4:inst|cout1[15] ; CLK          ; CLK         ; 0.000        ; 0.397      ; 2.124      ;
; 1.573 ; DIVIDE4_4:inst|cout2[14] ; DIVIDE4_4:inst|cout2[14] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.805      ;
; 1.573 ; DIVIDE4_4:inst|cout1[3]  ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.791      ;
; 1.576 ; DIVIDE4_4:inst|cout1[1]  ; DIVIDE4_4:inst|cout1[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.794      ;
; 1.578 ; DIVIDE4_4:inst|cout2[26] ; DIVIDE4_4:inst|cout2[27] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.812      ;
; 1.578 ; DIVIDE4_4:inst|cout2[26] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; -0.312     ; 1.423      ;
; 1.592 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.810      ;
; 1.597 ; DIVIDE4_4:inst|cout1[30] ; DIVIDE4_4:inst|cout1[29] ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.814      ;
; 1.597 ; DIVIDE4_4:inst|cout1[12] ; DIVIDE4_4:inst|cout1[15] ; CLK          ; CLK         ; 0.000        ; 0.397      ; 2.151      ;
; 1.602 ; DIVIDE4_4:inst|cout2[5]  ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 0.000        ; 0.415      ; 2.174      ;
; 1.602 ; DIVIDE4_4:inst|cout1[1]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.425      ; 2.184      ;
; 1.609 ; DIVIDE4_4:inst|cout1[7]  ; DIVIDE4_4:inst|cout1[9]  ; CLK          ; CLK         ; 0.000        ; 0.396      ; 2.162      ;
; 1.611 ; DIVIDE4_4:inst|cout1[13] ; DIVIDE4_4:inst|cout1[15] ; CLK          ; CLK         ; 0.000        ; 0.397      ; 2.165      ;
; 1.618 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.425      ; 2.200      ;
; 1.622 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.840      ;
; 1.623 ; DIVIDE4_4:inst|cout1[6]  ; DIVIDE4_4:inst|cout1[9]  ; CLK          ; CLK         ; 0.000        ; 0.396      ; 2.176      ;
; 1.624 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.842      ;
; 1.626 ; DIVIDE4_4:inst|cout1[4]  ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.844      ;
; 1.628 ; DIVIDE4_4:inst|cout1[4]  ; DIVIDE4_4:inst|cout1[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.846      ;
; 1.630 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.848      ;
; 1.630 ; DIVIDE4_4:inst|cout1[6]  ; DIVIDE4_4:inst|cout1[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.848      ;
; 1.631 ; DIVIDE4_4:inst|cout2[14] ; DIVIDE4_4:inst|cout2[15] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.863      ;
; 1.639 ; DIVIDE4_4:inst|cout1[5]  ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.857      ;
; 1.645 ; DIVIDE4_4:inst|cout2[4]  ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 0.000        ; 0.415      ; 2.217      ;
; 1.659 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[25] ; CLK          ; CLK         ; 0.000        ; 0.436      ; 2.252      ;
; 1.672 ; DIVIDE4_4:inst|cout2[3]  ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 0.000        ; 0.414      ; 2.243      ;
; 1.684 ; DIVIDE4_4:inst|cout1[11] ; DIVIDE4_4:inst|cout1[15] ; CLK          ; CLK         ; 0.000        ; 0.397      ; 2.238      ;
; 1.684 ; DIVIDE4_4:inst|cout1[1]  ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.902      ;
; 1.689 ; DIVIDE4_4:inst|cout2[30] ; DIVIDE4_4:inst|cout2[30] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.907      ;
; 1.689 ; DIVIDE4_4:inst|cout2[31] ; DIVIDE4_4:inst|cout2[27] ; CLK          ; CLK         ; 0.000        ; 0.450      ; 2.296      ;
; 1.690 ; DIVIDE4_4:inst|cout2[31] ; DIVIDE4_4:inst|cout2[10] ; CLK          ; CLK         ; 0.000        ; 0.450      ; 2.297      ;
; 1.690 ; DIVIDE4_4:inst|cout1[1]  ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.908      ;
; 1.692 ; DIVIDE4_4:inst|cout2[31] ; DIVIDE4_4:inst|cout2[26] ; CLK          ; CLK         ; 0.000        ; 0.450      ; 2.299      ;
; 1.695 ; DIVIDE4_4:inst|cout1[28] ; DIVIDE4_4:inst|cout1[31] ; CLK          ; CLK         ; 0.000        ; -0.261     ; 1.591      ;
; 1.697 ; DIVIDE4_4:inst|cout2[28] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; -0.299     ; 1.555      ;
; 1.700 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.918      ;
; 1.705 ; DIVIDE4_4:inst|cout1[4]  ; DIVIDE4_4:inst|cout1[9]  ; CLK          ; CLK         ; 0.000        ; 0.396      ; 2.258      ;
; 1.706 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.924      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|tmp1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|tmp2      ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[17] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[18] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[19] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[20] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[21] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[8]  ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[11] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[12] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[13] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[14] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[15] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[16] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[17] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[18] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[19] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[21] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[24] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[25] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[28] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[7]  ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[9]  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[10] ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[26] ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[27] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[15] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[16] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[22] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[23] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[24] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[25] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[26] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[27] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[28] ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Switch'                                                      ;
+--------+--------------+----------------+------------------+--------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+--------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Switch ; Rise       ; Switch                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Switch ; Rise       ; COUNT4_3:inst3|Q1[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Switch ; Rise       ; COUNT4_3:inst3|Q1[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Switch ; Rise       ; COUNT4_3:inst3|Q1[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Switch ; Rise       ; COUNT4_3:inst3|Q1[3]   ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; Switch ; Rise       ; COUNT4_3:inst3|Q1[0]   ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; Switch ; Rise       ; COUNT4_3:inst3|Q1[1]   ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; Switch ; Rise       ; COUNT4_3:inst3|Q1[2]   ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; Switch ; Rise       ; COUNT4_3:inst3|Q1[3]   ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst3|Q1[0]|clk        ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst3|Q1[1]|clk        ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst3|Q1[2]|clk        ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst3|Q1[3]|clk        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; Switch~input|o         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst8|datad            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst8~clkctrl|inclk[0] ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst8~clkctrl|outclk   ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst8|combout          ;
; 0.424  ; 0.640        ; 0.216          ; High Pulse Width ; Switch ; Rise       ; COUNT4_3:inst3|Q1[0]   ;
; 0.424  ; 0.640        ; 0.216          ; High Pulse Width ; Switch ; Rise       ; COUNT4_3:inst3|Q1[1]   ;
; 0.424  ; 0.640        ; 0.216          ; High Pulse Width ; Switch ; Rise       ; COUNT4_3:inst3|Q1[2]   ;
; 0.424  ; 0.640        ; 0.216          ; High Pulse Width ; Switch ; Rise       ; COUNT4_3:inst3|Q1[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; Switch~input|i         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; Switch~input|i         ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst8|combout          ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst8~clkctrl|inclk[0] ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst8~clkctrl|outclk   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst8|datad            ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; Switch~input|o         ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst3|Q1[0]|clk        ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst3|Q1[1]|clk        ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst3|Q1[2]|clk        ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst3|Q1[3]|clk        ;
+--------+--------------+----------------+------------------+--------+------------+------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led[*]    ; Switch     ; 8.046 ; 7.943 ; Rise       ; Switch          ;
;  led[0]   ; Switch     ; 8.040 ; 7.901 ; Rise       ; Switch          ;
;  led[1]   ; Switch     ; 8.046 ; 7.943 ; Rise       ; Switch          ;
;  led[2]   ; Switch     ; 7.593 ; 7.512 ; Rise       ; Switch          ;
;  led[3]   ; Switch     ; 7.497 ; 7.572 ; Rise       ; Switch          ;
;  led[4]   ; Switch     ; 7.547 ; 7.452 ; Rise       ; Switch          ;
;  led[5]   ; Switch     ; 7.518 ; 7.422 ; Rise       ; Switch          ;
;  led[6]   ; Switch     ; 7.564 ; 7.513 ; Rise       ; Switch          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led[*]    ; Switch     ; 6.846 ; 6.814 ; Rise       ; Switch          ;
;  led[0]   ; Switch     ; 7.386 ; 7.296 ; Rise       ; Switch          ;
;  led[1]   ; Switch     ; 7.361 ; 7.273 ; Rise       ; Switch          ;
;  led[2]   ; Switch     ; 6.982 ; 6.862 ; Rise       ; Switch          ;
;  led[3]   ; Switch     ; 6.846 ; 6.976 ; Rise       ; Switch          ;
;  led[4]   ; Switch     ; 6.913 ; 6.920 ; Rise       ; Switch          ;
;  led[5]   ; Switch     ; 6.889 ; 6.814 ; Rise       ; Switch          ;
;  led[6]   ; Switch     ; 6.914 ; 6.840 ; Rise       ; Switch          ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 184.4 MHz  ; 184.4 MHz       ; CLK        ;                                                               ;
; 886.52 MHz ; 250.0 MHz       ; Switch     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; CLK    ; -4.423 ; -260.890         ;
; Switch ; -0.128 ; -0.173           ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; Switch ; 0.311 ; 0.000            ;
; CLK    ; 0.333 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK    ; -3.000 ; -69.000                        ;
; Switch ; -3.000 ; -7.000                         ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                  ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -4.423 ; DIVIDE4_4:inst|cout2[0]  ; DIVIDE4_4:inst|cout2[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.363      ;
; -4.422 ; DIVIDE4_4:inst|cout2[0]  ; DIVIDE4_4:inst|cout2[20] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.362      ;
; -4.421 ; DIVIDE4_4:inst|cout2[0]  ; DIVIDE4_4:inst|cout2[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.361      ;
; -4.420 ; DIVIDE4_4:inst|cout2[0]  ; DIVIDE4_4:inst|cout2[23] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.360      ;
; -4.420 ; DIVIDE4_4:inst|cout2[0]  ; DIVIDE4_4:inst|cout2[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.360      ;
; -4.416 ; DIVIDE4_4:inst|cout2[0]  ; DIVIDE4_4:inst|cout2[0]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.356      ;
; -4.416 ; DIVIDE4_4:inst|cout2[0]  ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.356      ;
; -4.416 ; DIVIDE4_4:inst|cout2[0]  ; DIVIDE4_4:inst|cout2[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.356      ;
; -4.355 ; DIVIDE4_4:inst|cout2[2]  ; DIVIDE4_4:inst|cout2[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.295      ;
; -4.354 ; DIVIDE4_4:inst|cout2[2]  ; DIVIDE4_4:inst|cout2[20] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.294      ;
; -4.353 ; DIVIDE4_4:inst|cout2[2]  ; DIVIDE4_4:inst|cout2[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.293      ;
; -4.352 ; DIVIDE4_4:inst|cout2[2]  ; DIVIDE4_4:inst|cout2[23] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.292      ;
; -4.352 ; DIVIDE4_4:inst|cout2[2]  ; DIVIDE4_4:inst|cout2[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.292      ;
; -4.348 ; DIVIDE4_4:inst|cout2[2]  ; DIVIDE4_4:inst|cout2[0]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.288      ;
; -4.348 ; DIVIDE4_4:inst|cout2[2]  ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.288      ;
; -4.348 ; DIVIDE4_4:inst|cout2[2]  ; DIVIDE4_4:inst|cout2[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.288      ;
; -4.314 ; DIVIDE4_4:inst|cout2[1]  ; DIVIDE4_4:inst|cout2[6]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.253      ;
; -4.313 ; DIVIDE4_4:inst|cout2[1]  ; DIVIDE4_4:inst|cout2[20] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.252      ;
; -4.312 ; DIVIDE4_4:inst|cout2[1]  ; DIVIDE4_4:inst|cout2[5]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.251      ;
; -4.311 ; DIVIDE4_4:inst|cout2[1]  ; DIVIDE4_4:inst|cout2[23] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.250      ;
; -4.311 ; DIVIDE4_4:inst|cout2[1]  ; DIVIDE4_4:inst|cout2[2]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.250      ;
; -4.307 ; DIVIDE4_4:inst|cout2[1]  ; DIVIDE4_4:inst|cout2[0]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.246      ;
; -4.307 ; DIVIDE4_4:inst|cout2[1]  ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.246      ;
; -4.307 ; DIVIDE4_4:inst|cout2[1]  ; DIVIDE4_4:inst|cout2[4]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.246      ;
; -4.248 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.189      ;
; -4.247 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[5]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.188      ;
; -4.246 ; DIVIDE4_4:inst|cout2[4]  ; DIVIDE4_4:inst|cout2[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.186      ;
; -4.245 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[0]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.186      ;
; -4.245 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[7]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.186      ;
; -4.245 ; DIVIDE4_4:inst|cout2[4]  ; DIVIDE4_4:inst|cout2[20] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.185      ;
; -4.244 ; DIVIDE4_4:inst|cout2[4]  ; DIVIDE4_4:inst|cout2[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.184      ;
; -4.243 ; DIVIDE4_4:inst|cout2[4]  ; DIVIDE4_4:inst|cout2[23] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.183      ;
; -4.243 ; DIVIDE4_4:inst|cout2[4]  ; DIVIDE4_4:inst|cout2[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.183      ;
; -4.240 ; DIVIDE4_4:inst|cout2[0]  ; DIVIDE4_4:inst|cout2[9]  ; CLK          ; CLK         ; 1.000        ; 0.252      ; 5.487      ;
; -4.240 ; DIVIDE4_4:inst|cout2[0]  ; DIVIDE4_4:inst|cout2[11] ; CLK          ; CLK         ; 1.000        ; 0.252      ; 5.487      ;
; -4.240 ; DIVIDE4_4:inst|cout2[0]  ; DIVIDE4_4:inst|cout2[12] ; CLK          ; CLK         ; 1.000        ; 0.252      ; 5.487      ;
; -4.239 ; DIVIDE4_4:inst|cout2[4]  ; DIVIDE4_4:inst|cout2[0]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.179      ;
; -4.239 ; DIVIDE4_4:inst|cout2[4]  ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.179      ;
; -4.239 ; DIVIDE4_4:inst|cout2[4]  ; DIVIDE4_4:inst|cout2[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.179      ;
; -4.237 ; DIVIDE4_4:inst|cout2[0]  ; DIVIDE4_4:inst|cout2[14] ; CLK          ; CLK         ; 1.000        ; 0.252      ; 5.484      ;
; -4.237 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.178      ;
; -4.236 ; DIVIDE4_4:inst|cout2[0]  ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 1.000        ; 0.252      ; 5.483      ;
; -4.236 ; DIVIDE4_4:inst|cout2[0]  ; DIVIDE4_4:inst|cout2[13] ; CLK          ; CLK         ; 1.000        ; 0.252      ; 5.483      ;
; -4.236 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[2]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.177      ;
; -4.235 ; DIVIDE4_4:inst|cout2[0]  ; DIVIDE4_4:inst|cout2[15] ; CLK          ; CLK         ; 1.000        ; 0.252      ; 5.482      ;
; -4.235 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.176      ;
; -4.233 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[1]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.174      ;
; -4.205 ; DIVIDE4_4:inst|cout2[0]  ; DIVIDE4_4:inst|cout2[8]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.146      ;
; -4.202 ; DIVIDE4_4:inst|cout2[0]  ; DIVIDE4_4:inst|cout2[1]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.143      ;
; -4.200 ; DIVIDE4_4:inst|cout2[0]  ; DIVIDE4_4:inst|cout2[3]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.141      ;
; -4.194 ; DIVIDE4_4:inst|cout2[3]  ; DIVIDE4_4:inst|cout2[6]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.133      ;
; -4.193 ; DIVIDE4_4:inst|cout2[3]  ; DIVIDE4_4:inst|cout2[20] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.132      ;
; -4.192 ; DIVIDE4_4:inst|cout2[3]  ; DIVIDE4_4:inst|cout2[5]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.131      ;
; -4.191 ; DIVIDE4_4:inst|cout2[0]  ; DIVIDE4_4:inst|tmp2      ; CLK          ; CLK         ; 1.000        ; 0.175      ; 5.361      ;
; -4.191 ; DIVIDE4_4:inst|cout2[3]  ; DIVIDE4_4:inst|cout2[23] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.130      ;
; -4.191 ; DIVIDE4_4:inst|cout2[3]  ; DIVIDE4_4:inst|cout2[2]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.130      ;
; -4.187 ; DIVIDE4_4:inst|cout2[3]  ; DIVIDE4_4:inst|cout2[0]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.126      ;
; -4.187 ; DIVIDE4_4:inst|cout2[3]  ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.126      ;
; -4.187 ; DIVIDE4_4:inst|cout2[3]  ; DIVIDE4_4:inst|cout2[4]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.126      ;
; -4.184 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.125      ;
; -4.183 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[5]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.124      ;
; -4.181 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[0]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.122      ;
; -4.181 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[7]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.122      ;
; -4.179 ; DIVIDE4_4:inst|cout1[8]  ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 1.000        ; -0.385     ; 4.789      ;
; -4.179 ; DIVIDE4_4:inst|cout2[1]  ; DIVIDE4_4:inst|cout2[9]  ; CLK          ; CLK         ; 1.000        ; 0.251      ; 5.425      ;
; -4.179 ; DIVIDE4_4:inst|cout2[1]  ; DIVIDE4_4:inst|cout2[11] ; CLK          ; CLK         ; 1.000        ; 0.251      ; 5.425      ;
; -4.179 ; DIVIDE4_4:inst|cout2[1]  ; DIVIDE4_4:inst|cout2[12] ; CLK          ; CLK         ; 1.000        ; 0.251      ; 5.425      ;
; -4.178 ; DIVIDE4_4:inst|cout1[8]  ; DIVIDE4_4:inst|cout1[5]  ; CLK          ; CLK         ; 1.000        ; -0.385     ; 4.788      ;
; -4.176 ; DIVIDE4_4:inst|cout1[8]  ; DIVIDE4_4:inst|cout1[0]  ; CLK          ; CLK         ; 1.000        ; -0.385     ; 4.786      ;
; -4.176 ; DIVIDE4_4:inst|cout1[8]  ; DIVIDE4_4:inst|cout1[7]  ; CLK          ; CLK         ; 1.000        ; -0.385     ; 4.786      ;
; -4.176 ; DIVIDE4_4:inst|cout2[1]  ; DIVIDE4_4:inst|cout2[14] ; CLK          ; CLK         ; 1.000        ; 0.251      ; 5.422      ;
; -4.175 ; DIVIDE4_4:inst|cout2[1]  ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 1.000        ; 0.251      ; 5.421      ;
; -4.175 ; DIVIDE4_4:inst|cout2[1]  ; DIVIDE4_4:inst|cout2[13] ; CLK          ; CLK         ; 1.000        ; 0.251      ; 5.421      ;
; -4.174 ; DIVIDE4_4:inst|cout2[1]  ; DIVIDE4_4:inst|cout2[15] ; CLK          ; CLK         ; 1.000        ; 0.251      ; 5.420      ;
; -4.173 ; DIVIDE4_4:inst|cout1[1]  ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.114      ;
; -4.173 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.114      ;
; -4.172 ; DIVIDE4_4:inst|cout2[10] ; DIVIDE4_4:inst|cout2[6]  ; CLK          ; CLK         ; 1.000        ; -0.411     ; 4.756      ;
; -4.172 ; DIVIDE4_4:inst|cout1[1]  ; DIVIDE4_4:inst|cout1[5]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.113      ;
; -4.172 ; DIVIDE4_4:inst|cout2[2]  ; DIVIDE4_4:inst|cout2[9]  ; CLK          ; CLK         ; 1.000        ; 0.252      ; 5.419      ;
; -4.172 ; DIVIDE4_4:inst|cout2[2]  ; DIVIDE4_4:inst|cout2[11] ; CLK          ; CLK         ; 1.000        ; 0.252      ; 5.419      ;
; -4.172 ; DIVIDE4_4:inst|cout2[2]  ; DIVIDE4_4:inst|cout2[12] ; CLK          ; CLK         ; 1.000        ; 0.252      ; 5.419      ;
; -4.172 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[2]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.113      ;
; -4.171 ; DIVIDE4_4:inst|cout2[10] ; DIVIDE4_4:inst|cout2[20] ; CLK          ; CLK         ; 1.000        ; -0.411     ; 4.755      ;
; -4.171 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.112      ;
; -4.170 ; DIVIDE4_4:inst|cout1[1]  ; DIVIDE4_4:inst|cout1[7]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.111      ;
; -4.170 ; DIVIDE4_4:inst|cout2[10] ; DIVIDE4_4:inst|cout2[5]  ; CLK          ; CLK         ; 1.000        ; -0.411     ; 4.754      ;
; -4.170 ; DIVIDE4_4:inst|cout1[1]  ; DIVIDE4_4:inst|cout1[0]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.111      ;
; -4.169 ; DIVIDE4_4:inst|cout2[10] ; DIVIDE4_4:inst|cout2[23] ; CLK          ; CLK         ; 1.000        ; -0.411     ; 4.753      ;
; -4.169 ; DIVIDE4_4:inst|cout2[10] ; DIVIDE4_4:inst|cout2[2]  ; CLK          ; CLK         ; 1.000        ; -0.411     ; 4.753      ;
; -4.169 ; DIVIDE4_4:inst|cout2[2]  ; DIVIDE4_4:inst|cout2[14] ; CLK          ; CLK         ; 1.000        ; 0.252      ; 5.416      ;
; -4.169 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[1]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.110      ;
; -4.168 ; DIVIDE4_4:inst|cout1[8]  ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 1.000        ; -0.385     ; 4.778      ;
; -4.168 ; DIVIDE4_4:inst|cout2[2]  ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 1.000        ; 0.252      ; 5.415      ;
; -4.168 ; DIVIDE4_4:inst|cout2[2]  ; DIVIDE4_4:inst|cout2[13] ; CLK          ; CLK         ; 1.000        ; 0.252      ; 5.415      ;
; -4.167 ; DIVIDE4_4:inst|cout1[8]  ; DIVIDE4_4:inst|cout1[2]  ; CLK          ; CLK         ; 1.000        ; -0.385     ; 4.777      ;
; -4.167 ; DIVIDE4_4:inst|cout2[2]  ; DIVIDE4_4:inst|cout2[15] ; CLK          ; CLK         ; 1.000        ; 0.252      ; 5.414      ;
; -4.166 ; DIVIDE4_4:inst|cout1[8]  ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 1.000        ; -0.385     ; 4.776      ;
; -4.165 ; DIVIDE4_4:inst|cout2[10] ; DIVIDE4_4:inst|cout2[0]  ; CLK          ; CLK         ; 1.000        ; -0.411     ; 4.749      ;
; -4.165 ; DIVIDE4_4:inst|cout2[10] ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 1.000        ; -0.411     ; 4.749      ;
; -4.165 ; DIVIDE4_4:inst|cout2[10] ; DIVIDE4_4:inst|cout2[4]  ; CLK          ; CLK         ; 1.000        ; -0.411     ; 4.749      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Switch'                                                                                       ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.128 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 1.000        ; -0.056     ; 1.067      ;
; -0.045 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 1.000        ; -0.056     ; 0.984      ;
; 0.025  ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 1.000        ; -0.056     ; 0.914      ;
; 0.027  ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 1.000        ; -0.056     ; 0.912      ;
; 0.036  ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 1.000        ; -0.056     ; 0.903      ;
; 0.038  ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 1.000        ; -0.056     ; 0.901      ;
; 0.043  ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 1.000        ; -0.056     ; 0.896      ;
; 0.074  ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 1.000        ; -0.056     ; 0.865      ;
; 0.278  ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 1.000        ; -0.056     ; 0.661      ;
; 0.282  ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 1.000        ; -0.056     ; 0.657      ;
; 0.282  ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 1.000        ; -0.056     ; 0.657      ;
; 0.284  ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 1.000        ; -0.056     ; 0.655      ;
; 0.356  ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 1.000        ; -0.056     ; 0.583      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Switch'                                                                                       ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 0.000        ; 0.056      ; 0.519      ;
; 0.359 ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 0.000        ; 0.056      ; 0.559      ;
; 0.360 ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 0.000        ; 0.056      ; 0.560      ;
; 0.360 ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 0.000        ; 0.056      ; 0.560      ;
; 0.361 ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 0.000        ; 0.056      ; 0.561      ;
; 0.536 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 0.000        ; 0.056      ; 0.736      ;
; 0.538 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 0.000        ; 0.056      ; 0.738      ;
; 0.546 ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 0.000        ; 0.056      ; 0.746      ;
; 0.548 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 0.000        ; 0.056      ; 0.748      ;
; 0.548 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 0.000        ; 0.056      ; 0.748      ;
; 0.556 ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 0.000        ; 0.056      ; 0.756      ;
; 0.687 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 0.000        ; 0.056      ; 0.887      ;
; 0.693 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 0.000        ; 0.056      ; 0.893      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                  ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.333 ; DIVIDE4_4:inst|tmp1      ; DIVIDE4_4:inst|tmp1      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; DIVIDE4_4:inst|tmp2      ; DIVIDE4_4:inst|tmp2      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.511      ;
; 0.493 ; DIVIDE4_4:inst|cout2[31] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.691      ;
; 0.493 ; DIVIDE4_4:inst|cout1[31] ; DIVIDE4_4:inst|cout1[31] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.691      ;
; 0.903 ; DIVIDE4_4:inst|cout1[30] ; DIVIDE4_4:inst|cout1[31] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.102      ;
; 0.952 ; DIVIDE4_4:inst|cout1[29] ; DIVIDE4_4:inst|cout1[31] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.151      ;
; 1.039 ; DIVIDE4_4:inst|cout1[31] ; DIVIDE4_4:inst|cout1[30] ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.236      ;
; 1.039 ; DIVIDE4_4:inst|cout1[31] ; DIVIDE4_4:inst|cout1[29] ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.236      ;
; 1.064 ; DIVIDE4_4:inst|cout2[30] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; 0.046      ; 1.254      ;
; 1.068 ; DIVIDE4_4:inst|cout1[30] ; DIVIDE4_4:inst|cout1[30] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.266      ;
; 1.090 ; DIVIDE4_4:inst|cout2[31] ; DIVIDE4_4:inst|cout2[29] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.296      ;
; 1.091 ; DIVIDE4_4:inst|cout2[31] ; DIVIDE4_4:inst|cout2[30] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.297      ;
; 1.148 ; DIVIDE4_4:inst|cout2[22] ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.347      ;
; 1.153 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[20] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.352      ;
; 1.168 ; DIVIDE4_4:inst|cout2[29] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; 0.046      ; 1.358      ;
; 1.169 ; DIVIDE4_4:inst|cout2[27] ; DIVIDE4_4:inst|cout2[27] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.382      ;
; 1.188 ; DIVIDE4_4:inst|cout1[7]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.385      ; 1.717      ;
; 1.189 ; DIVIDE4_4:inst|cout1[4]  ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.387      ;
; 1.193 ; DIVIDE4_4:inst|cout1[3]  ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.391      ;
; 1.199 ; DIVIDE4_4:inst|cout1[21] ; DIVIDE4_4:inst|cout1[21] ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.410      ;
; 1.199 ; DIVIDE4_4:inst|cout1[6]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.385      ; 1.728      ;
; 1.207 ; DIVIDE4_4:inst|cout2[26] ; DIVIDE4_4:inst|cout2[26] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.420      ;
; 1.207 ; DIVIDE4_4:inst|cout2[22] ; DIVIDE4_4:inst|cout2[26] ; CLK          ; CLK         ; 0.000        ; 0.411      ; 1.762      ;
; 1.218 ; DIVIDE4_4:inst|cout1[1]  ; DIVIDE4_4:inst|cout1[1]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.416      ;
; 1.222 ; DIVIDE4_4:inst|cout2[7]  ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.433      ;
; 1.222 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[2]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.420      ;
; 1.227 ; DIVIDE4_4:inst|cout1[7]  ; DIVIDE4_4:inst|cout1[7]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.425      ;
; 1.227 ; DIVIDE4_4:inst|cout1[8]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.438      ;
; 1.227 ; DIVIDE4_4:inst|cout2[23] ; DIVIDE4_4:inst|cout2[26] ; CLK          ; CLK         ; 0.000        ; 0.411      ; 1.782      ;
; 1.231 ; DIVIDE4_4:inst|cout2[15] ; DIVIDE4_4:inst|cout2[15] ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.442      ;
; 1.232 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[0]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.430      ;
; 1.245 ; DIVIDE4_4:inst|cout1[15] ; DIVIDE4_4:inst|cout1[15] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.455      ;
; 1.249 ; DIVIDE4_4:inst|cout1[5]  ; DIVIDE4_4:inst|cout1[5]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.447      ;
; 1.252 ; DIVIDE4_4:inst|cout1[6]  ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.450      ;
; 1.254 ; DIVIDE4_4:inst|cout2[22] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.453      ;
; 1.265 ; DIVIDE4_4:inst|cout1[4]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.385      ; 1.794      ;
; 1.266 ; DIVIDE4_4:inst|cout2[23] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.465      ;
; 1.268 ; DIVIDE4_4:inst|cout2[22] ; DIVIDE4_4:inst|cout2[27] ; CLK          ; CLK         ; 0.000        ; 0.411      ; 1.823      ;
; 1.274 ; DIVIDE4_4:inst|cout2[23] ; DIVIDE4_4:inst|cout2[27] ; CLK          ; CLK         ; 0.000        ; 0.411      ; 1.829      ;
; 1.277 ; DIVIDE4_4:inst|cout1[29] ; DIVIDE4_4:inst|cout1[30] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.475      ;
; 1.281 ; DIVIDE4_4:inst|cout1[5]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.385      ; 1.810      ;
; 1.298 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[21] ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.831      ;
; 1.310 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[26] ; CLK          ; CLK         ; 0.000        ; 0.411      ; 1.865      ;
; 1.313 ; DIVIDE4_4:inst|cout2[22] ; DIVIDE4_4:inst|cout2[24] ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.846      ;
; 1.333 ; DIVIDE4_4:inst|cout2[23] ; DIVIDE4_4:inst|cout2[24] ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.866      ;
; 1.346 ; DIVIDE4_4:inst|cout1[3]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.385      ; 1.875      ;
; 1.357 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.556      ;
; 1.369 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[27] ; CLK          ; CLK         ; 0.000        ; 0.411      ; 1.924      ;
; 1.371 ; DIVIDE4_4:inst|cout1[9]  ; DIVIDE4_4:inst|cout1[9]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.581      ;
; 1.377 ; DIVIDE4_4:inst|cout2[9]  ; DIVIDE4_4:inst|cout2[9]  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.588      ;
; 1.381 ; DIVIDE4_4:inst|cout2[22] ; DIVIDE4_4:inst|cout2[25] ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.914      ;
; 1.383 ; DIVIDE4_4:inst|cout1[29] ; DIVIDE4_4:inst|cout1[29] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.581      ;
; 1.388 ; DIVIDE4_4:inst|cout2[6]  ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 0.000        ; 0.374      ; 1.906      ;
; 1.392 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.385      ; 1.921      ;
; 1.398 ; DIVIDE4_4:inst|cout2[27] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; -0.287     ; 1.255      ;
; 1.401 ; DIVIDE4_4:inst|cout2[23] ; DIVIDE4_4:inst|cout2[25] ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.934      ;
; 1.411 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.610      ;
; 1.413 ; DIVIDE4_4:inst|cout2[23] ; DIVIDE4_4:inst|cout2[23] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.612      ;
; 1.414 ; DIVIDE4_4:inst|cout2[26] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; -0.287     ; 1.271      ;
; 1.416 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[24] ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.949      ;
; 1.419 ; DIVIDE4_4:inst|cout2[11] ; DIVIDE4_4:inst|cout2[11] ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.630      ;
; 1.421 ; DIVIDE4_4:inst|cout1[14] ; DIVIDE4_4:inst|cout1[15] ; CLK          ; CLK         ; 0.000        ; 0.360      ; 1.925      ;
; 1.424 ; DIVIDE4_4:inst|cout2[12] ; DIVIDE4_4:inst|cout2[12] ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.635      ;
; 1.428 ; DIVIDE4_4:inst|cout2[26] ; DIVIDE4_4:inst|cout2[27] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.641      ;
; 1.429 ; DIVIDE4_4:inst|cout1[1]  ; DIVIDE4_4:inst|cout1[2]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.627      ;
; 1.430 ; DIVIDE4_4:inst|cout1[3]  ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.628      ;
; 1.434 ; DIVIDE4_4:inst|cout2[13] ; DIVIDE4_4:inst|cout2[13] ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.645      ;
; 1.439 ; DIVIDE4_4:inst|cout2[14] ; DIVIDE4_4:inst|cout2[14] ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.650      ;
; 1.439 ; DIVIDE4_4:inst|cout1[1]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.385      ; 1.968      ;
; 1.439 ; DIVIDE4_4:inst|cout1[12] ; DIVIDE4_4:inst|cout1[15] ; CLK          ; CLK         ; 0.000        ; 0.360      ; 1.943      ;
; 1.441 ; DIVIDE4_4:inst|cout2[5]  ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 0.000        ; 0.374      ; 1.959      ;
; 1.443 ; DIVIDE4_4:inst|cout1[7]  ; DIVIDE4_4:inst|cout1[9]  ; CLK          ; CLK         ; 0.000        ; 0.358      ; 1.945      ;
; 1.443 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[2]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.641      ;
; 1.444 ; DIVIDE4_4:inst|cout1[13] ; DIVIDE4_4:inst|cout1[15] ; CLK          ; CLK         ; 0.000        ; 0.360      ; 1.948      ;
; 1.451 ; DIVIDE4_4:inst|cout1[30] ; DIVIDE4_4:inst|cout1[29] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.649      ;
; 1.453 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.385      ; 1.982      ;
; 1.454 ; DIVIDE4_4:inst|cout1[6]  ; DIVIDE4_4:inst|cout1[9]  ; CLK          ; CLK         ; 0.000        ; 0.358      ; 1.956      ;
; 1.463 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[1]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.661      ;
; 1.470 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.668      ;
; 1.470 ; DIVIDE4_4:inst|cout1[4]  ; DIVIDE4_4:inst|cout1[5]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.668      ;
; 1.473 ; DIVIDE4_4:inst|cout1[6]  ; DIVIDE4_4:inst|cout1[7]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.671      ;
; 1.476 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.674      ;
; 1.478 ; DIVIDE4_4:inst|cout1[4]  ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.676      ;
; 1.479 ; DIVIDE4_4:inst|cout2[14] ; DIVIDE4_4:inst|cout2[15] ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.690      ;
; 1.484 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[25] ; CLK          ; CLK         ; 0.000        ; 0.389      ; 2.017      ;
; 1.485 ; DIVIDE4_4:inst|cout2[4]  ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 0.000        ; 0.374      ; 2.003      ;
; 1.490 ; DIVIDE4_4:inst|cout2[31] ; DIVIDE4_4:inst|cout2[10] ; CLK          ; CLK         ; 0.000        ; 0.410      ; 2.044      ;
; 1.491 ; DIVIDE4_4:inst|cout2[31] ; DIVIDE4_4:inst|cout2[27] ; CLK          ; CLK         ; 0.000        ; 0.410      ; 2.045      ;
; 1.493 ; DIVIDE4_4:inst|cout2[31] ; DIVIDE4_4:inst|cout2[26] ; CLK          ; CLK         ; 0.000        ; 0.410      ; 2.047      ;
; 1.494 ; DIVIDE4_4:inst|cout1[5]  ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.692      ;
; 1.496 ; DIVIDE4_4:inst|cout2[3]  ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 0.000        ; 0.373      ; 2.013      ;
; 1.502 ; DIVIDE4_4:inst|cout2[28] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; -0.267     ; 1.379      ;
; 1.504 ; DIVIDE4_4:inst|cout1[11] ; DIVIDE4_4:inst|cout1[15] ; CLK          ; CLK         ; 0.000        ; 0.360      ; 2.008      ;
; 1.517 ; DIVIDE4_4:inst|cout1[1]  ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.715      ;
; 1.520 ; DIVIDE4_4:inst|cout1[4]  ; DIVIDE4_4:inst|cout1[9]  ; CLK          ; CLK         ; 0.000        ; 0.358      ; 2.022      ;
; 1.523 ; DIVIDE4_4:inst|cout1[1]  ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.721      ;
; 1.527 ; DIVIDE4_4:inst|cout1[28] ; DIVIDE4_4:inst|cout1[31] ; CLK          ; CLK         ; 0.000        ; -0.238     ; 1.433      ;
; 1.531 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.729      ;
; 1.536 ; DIVIDE4_4:inst|cout1[5]  ; DIVIDE4_4:inst|cout1[9]  ; CLK          ; CLK         ; 0.000        ; 0.358      ; 2.038      ;
; 1.537 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.735      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|tmp1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|tmp2      ;
; 0.158  ; 0.342        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|tmp2      ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[16] ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[17] ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[18] ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[19] ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[21] ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[24] ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[25] ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[28] ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[11] ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[12] ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[13] ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[14] ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[15] ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[7]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[9]  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[17] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[18] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[19] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[20] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[21] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[8]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[10] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[11] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[12] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[13] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[14] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[29] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[30] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[0]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[1]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[20] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[22] ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Switch'                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+--------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Switch ; Rise       ; Switch                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Switch ; Rise       ; COUNT4_3:inst3|Q1[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Switch ; Rise       ; COUNT4_3:inst3|Q1[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Switch ; Rise       ; COUNT4_3:inst3|Q1[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Switch ; Rise       ; COUNT4_3:inst3|Q1[3]   ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Switch ; Rise       ; COUNT4_3:inst3|Q1[0]   ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Switch ; Rise       ; COUNT4_3:inst3|Q1[1]   ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Switch ; Rise       ; COUNT4_3:inst3|Q1[2]   ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Switch ; Rise       ; COUNT4_3:inst3|Q1[3]   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; Switch~input|o         ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst8|datad            ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; Switch ; Rise       ; COUNT4_3:inst3|Q1[0]   ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; Switch ; Rise       ; COUNT4_3:inst3|Q1[1]   ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; Switch ; Rise       ; COUNT4_3:inst3|Q1[2]   ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; Switch ; Rise       ; COUNT4_3:inst3|Q1[3]   ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst3|Q1[0]|clk        ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst3|Q1[1]|clk        ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst3|Q1[2]|clk        ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst3|Q1[3]|clk        ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst8~clkctrl|inclk[0] ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst8~clkctrl|outclk   ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst8|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; Switch~input|i         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; Switch~input|i         ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst8|combout          ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst8~clkctrl|inclk[0] ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst8~clkctrl|outclk   ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst3|Q1[0]|clk        ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst3|Q1[1]|clk        ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst3|Q1[2]|clk        ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst3|Q1[3]|clk        ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst8|datad            ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; Switch~input|o         ;
+--------+--------------+----------------+------------------+--------+------------+------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led[*]    ; Switch     ; 7.551 ; 7.418 ; Rise       ; Switch          ;
;  led[0]   ; Switch     ; 7.547 ; 7.398 ; Rise       ; Switch          ;
;  led[1]   ; Switch     ; 7.551 ; 7.418 ; Rise       ; Switch          ;
;  led[2]   ; Switch     ; 7.127 ; 7.029 ; Rise       ; Switch          ;
;  led[3]   ; Switch     ; 7.018 ; 7.113 ; Rise       ; Switch          ;
;  led[4]   ; Switch     ; 7.088 ; 6.977 ; Rise       ; Switch          ;
;  led[5]   ; Switch     ; 7.060 ; 6.949 ; Rise       ; Switch          ;
;  led[6]   ; Switch     ; 7.099 ; 7.025 ; Rise       ; Switch          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led[*]    ; Switch     ; 6.451 ; 6.420 ; Rise       ; Switch          ;
;  led[0]   ; Switch     ; 6.977 ; 6.851 ; Rise       ; Switch          ;
;  led[1]   ; Switch     ; 6.954 ; 6.832 ; Rise       ; Switch          ;
;  led[2]   ; Switch     ; 6.585 ; 6.464 ; Rise       ; Switch          ;
;  led[3]   ; Switch     ; 6.451 ; 6.581 ; Rise       ; Switch          ;
;  led[4]   ; Switch     ; 6.536 ; 6.503 ; Rise       ; Switch          ;
;  led[5]   ; Switch     ; 6.514 ; 6.420 ; Rise       ; Switch          ;
;  led[6]   ; Switch     ; 6.531 ; 6.439 ; Rise       ; Switch          ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; CLK    ; -2.382 ; -142.086         ;
; Switch ; 0.279  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; Switch ; 0.187 ; 0.000            ;
; CLK    ; 0.201 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK    ; -3.000 ; -73.413                        ;
; Switch ; -3.000 ; -7.444                         ;
+--------+--------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                 ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.382 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[20] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.332      ;
; -2.382 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[5]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.332      ;
; -2.381 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.331      ;
; -2.378 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.328      ;
; -2.378 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[2]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.328      ;
; -2.378 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[4]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.328      ;
; -2.377 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[23] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.327      ;
; -2.375 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.325      ;
; -2.373 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[11] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 3.506      ;
; -2.373 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[12] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 3.506      ;
; -2.372 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[9]  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 3.505      ;
; -2.370 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[14] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 3.503      ;
; -2.369 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 3.502      ;
; -2.368 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[15] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 3.501      ;
; -2.368 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[13] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 3.501      ;
; -2.352 ; DIVIDE4_4:inst|cout1[1] ; DIVIDE4_4:inst|cout1[7]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.304      ;
; -2.351 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[20] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.302      ;
; -2.351 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[5]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.302      ;
; -2.350 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.301      ;
; -2.348 ; DIVIDE4_4:inst|cout1[1] ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.300      ;
; -2.347 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.298      ;
; -2.347 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[2]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.298      ;
; -2.347 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[4]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.298      ;
; -2.347 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[11] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.481      ;
; -2.347 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[12] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.481      ;
; -2.346 ; DIVIDE4_4:inst|cout1[1] ; DIVIDE4_4:inst|cout1[0]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.298      ;
; -2.346 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[23] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.297      ;
; -2.346 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[9]  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.480      ;
; -2.344 ; DIVIDE4_4:inst|cout1[1] ; DIVIDE4_4:inst|cout1[5]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.296      ;
; -2.344 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[0]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.295      ;
; -2.344 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[14] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.478      ;
; -2.343 ; DIVIDE4_4:inst|cout1[1] ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.295      ;
; -2.343 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.477      ;
; -2.342 ; DIVIDE4_4:inst|cout1[1] ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.294      ;
; -2.342 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[15] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.476      ;
; -2.342 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[13] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.476      ;
; -2.340 ; DIVIDE4_4:inst|cout1[1] ; DIVIDE4_4:inst|cout1[1]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.292      ;
; -2.336 ; DIVIDE4_4:inst|cout1[1] ; DIVIDE4_4:inst|cout1[2]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.288      ;
; -2.333 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[8]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.285      ;
; -2.330 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[1]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.282      ;
; -2.327 ; DIVIDE4_4:inst|cout2[1] ; DIVIDE4_4:inst|cout2[3]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.279      ;
; -2.317 ; DIVIDE4_4:inst|cout1[0] ; DIVIDE4_4:inst|cout1[7]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.269      ;
; -2.313 ; DIVIDE4_4:inst|cout1[0] ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.265      ;
; -2.312 ; DIVIDE4_4:inst|cout1[0] ; DIVIDE4_4:inst|cout1[1]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.264      ;
; -2.311 ; DIVIDE4_4:inst|cout1[0] ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.263      ;
; -2.311 ; DIVIDE4_4:inst|cout1[0] ; DIVIDE4_4:inst|cout1[0]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.263      ;
; -2.310 ; DIVIDE4_4:inst|cout1[0] ; DIVIDE4_4:inst|cout1[2]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.262      ;
; -2.309 ; DIVIDE4_4:inst|cout1[0] ; DIVIDE4_4:inst|cout1[5]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.261      ;
; -2.307 ; DIVIDE4_4:inst|cout1[0] ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.259      ;
; -2.307 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[8]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.260      ;
; -2.304 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[1]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.257      ;
; -2.301 ; DIVIDE4_4:inst|cout2[0] ; DIVIDE4_4:inst|cout2[3]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.254      ;
; -2.294 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[20] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.245      ;
; -2.294 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[5]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.245      ;
; -2.293 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.244      ;
; -2.293 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[11] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.427      ;
; -2.293 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[12] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.427      ;
; -2.292 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[9]  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.426      ;
; -2.290 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.241      ;
; -2.290 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[2]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.241      ;
; -2.290 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[4]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.241      ;
; -2.290 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[14] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.424      ;
; -2.289 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[23] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.240      ;
; -2.289 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.423      ;
; -2.288 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[15] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.422      ;
; -2.288 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[13] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.422      ;
; -2.287 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[20] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.237      ;
; -2.287 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[5]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.237      ;
; -2.287 ; DIVIDE4_4:inst|cout2[2] ; DIVIDE4_4:inst|cout2[0]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.238      ;
; -2.287 ; DIVIDE4_4:inst|cout1[3] ; DIVIDE4_4:inst|cout1[7]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.239      ;
; -2.286 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.236      ;
; -2.283 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.233      ;
; -2.283 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[2]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.233      ;
; -2.283 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[4]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.233      ;
; -2.283 ; DIVIDE4_4:inst|cout1[3] ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.235      ;
; -2.282 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[23] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.232      ;
; -2.281 ; DIVIDE4_4:inst|cout1[3] ; DIVIDE4_4:inst|cout1[0]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.233      ;
; -2.280 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.230      ;
; -2.279 ; DIVIDE4_4:inst|cout1[3] ; DIVIDE4_4:inst|cout1[5]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.231      ;
; -2.278 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[11] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 3.411      ;
; -2.278 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[12] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 3.411      ;
; -2.278 ; DIVIDE4_4:inst|cout1[3] ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.230      ;
; -2.277 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[9]  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 3.410      ;
; -2.277 ; DIVIDE4_4:inst|cout1[3] ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.229      ;
; -2.275 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[14] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 3.408      ;
; -2.275 ; DIVIDE4_4:inst|cout1[3] ; DIVIDE4_4:inst|cout1[1]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.227      ;
; -2.274 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 3.407      ;
; -2.273 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[15] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 3.406      ;
; -2.273 ; DIVIDE4_4:inst|cout2[3] ; DIVIDE4_4:inst|cout2[13] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 3.406      ;
; -2.271 ; DIVIDE4_4:inst|cout1[3] ; DIVIDE4_4:inst|cout1[2]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.223      ;
; -2.262 ; DIVIDE4_4:inst|cout1[2] ; DIVIDE4_4:inst|cout1[7]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.214      ;
; -2.261 ; DIVIDE4_4:inst|cout1[9] ; DIVIDE4_4:inst|cout1[7]  ; CLK          ; CLK         ; 1.000        ; -0.217     ; 3.031      ;
; -2.258 ; DIVIDE4_4:inst|cout1[2] ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.210      ;
; -2.257 ; DIVIDE4_4:inst|cout1[9] ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 1.000        ; -0.217     ; 3.027      ;
; -2.257 ; DIVIDE4_4:inst|cout1[2] ; DIVIDE4_4:inst|cout1[1]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.209      ;
; -2.256 ; DIVIDE4_4:inst|cout1[2] ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.208      ;
; -2.256 ; DIVIDE4_4:inst|cout1[2] ; DIVIDE4_4:inst|cout1[0]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.208      ;
; -2.255 ; DIVIDE4_4:inst|cout2[5] ; DIVIDE4_4:inst|cout2[20] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.206      ;
; -2.255 ; DIVIDE4_4:inst|cout2[5] ; DIVIDE4_4:inst|cout2[5]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.206      ;
; -2.255 ; DIVIDE4_4:inst|cout1[9] ; DIVIDE4_4:inst|cout1[0]  ; CLK          ; CLK         ; 1.000        ; -0.217     ; 3.025      ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Switch'                                                                                      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.279 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 1.000        ; -0.036     ; 0.672      ;
; 0.338 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 1.000        ; -0.036     ; 0.613      ;
; 0.387 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 1.000        ; -0.036     ; 0.564      ;
; 0.389 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 1.000        ; -0.036     ; 0.562      ;
; 0.394 ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 1.000        ; -0.036     ; 0.557      ;
; 0.396 ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 1.000        ; -0.036     ; 0.555      ;
; 0.399 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 1.000        ; -0.036     ; 0.552      ;
; 0.420 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 1.000        ; -0.036     ; 0.531      ;
; 0.555 ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 1.000        ; -0.036     ; 0.396      ;
; 0.555 ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 1.000        ; -0.036     ; 0.396      ;
; 0.557 ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 1.000        ; -0.036     ; 0.394      ;
; 0.558 ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 1.000        ; -0.036     ; 0.393      ;
; 0.592 ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 1.000        ; -0.036     ; 0.359      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Switch'                                                                                       ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 0.000        ; 0.036      ; 0.314      ;
; 0.213 ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 0.000        ; 0.036      ; 0.333      ;
; 0.213 ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 0.000        ; 0.036      ; 0.333      ;
; 0.213 ; COUNT4_3:inst3|Q1[0] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 0.000        ; 0.036      ; 0.333      ;
; 0.218 ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 0.000        ; 0.036      ; 0.338      ;
; 0.322 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 0.000        ; 0.036      ; 0.443      ;
; 0.327 ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[2] ; Switch       ; Switch      ; 0.000        ; 0.036      ; 0.447      ;
; 0.331 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 0.000        ; 0.036      ; 0.451      ;
; 0.332 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 0.000        ; 0.036      ; 0.452      ;
; 0.337 ; COUNT4_3:inst3|Q1[3] ; COUNT4_3:inst3|Q1[1] ; Switch       ; Switch      ; 0.000        ; 0.036      ; 0.457      ;
; 0.406 ; COUNT4_3:inst3|Q1[1] ; COUNT4_3:inst3|Q1[0] ; Switch       ; Switch      ; 0.000        ; 0.036      ; 0.526      ;
; 0.411 ; COUNT4_3:inst3|Q1[2] ; COUNT4_3:inst3|Q1[3] ; Switch       ; Switch      ; 0.000        ; 0.036      ; 0.531      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                  ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; DIVIDE4_4:inst|tmp1      ; DIVIDE4_4:inst|tmp1      ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; DIVIDE4_4:inst|tmp2      ; DIVIDE4_4:inst|tmp2      ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.307      ;
; 0.293 ; DIVIDE4_4:inst|cout2[31] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.412      ;
; 0.293 ; DIVIDE4_4:inst|cout1[31] ; DIVIDE4_4:inst|cout1[31] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.412      ;
; 0.535 ; DIVIDE4_4:inst|cout1[30] ; DIVIDE4_4:inst|cout1[31] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.654      ;
; 0.572 ; DIVIDE4_4:inst|cout1[29] ; DIVIDE4_4:inst|cout1[31] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.691      ;
; 0.604 ; DIVIDE4_4:inst|cout1[31] ; DIVIDE4_4:inst|cout1[29] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.723      ;
; 0.605 ; DIVIDE4_4:inst|cout1[31] ; DIVIDE4_4:inst|cout1[30] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.724      ;
; 0.608 ; DIVIDE4_4:inst|cout1[30] ; DIVIDE4_4:inst|cout1[30] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.727      ;
; 0.638 ; DIVIDE4_4:inst|cout2[30] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; 0.030      ; 0.752      ;
; 0.639 ; DIVIDE4_4:inst|cout2[31] ; DIVIDE4_4:inst|cout2[29] ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.763      ;
; 0.641 ; DIVIDE4_4:inst|cout2[31] ; DIVIDE4_4:inst|cout2[30] ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.765      ;
; 0.656 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[20] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.776      ;
; 0.658 ; DIVIDE4_4:inst|cout2[22] ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.778      ;
; 0.679 ; DIVIDE4_4:inst|cout2[27] ; DIVIDE4_4:inst|cout2[27] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.806      ;
; 0.685 ; DIVIDE4_4:inst|cout1[7]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.001      ;
; 0.687 ; DIVIDE4_4:inst|cout1[3]  ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.806      ;
; 0.690 ; DIVIDE4_4:inst|cout1[4]  ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.809      ;
; 0.692 ; DIVIDE4_4:inst|cout1[21] ; DIVIDE4_4:inst|cout1[21] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.819      ;
; 0.695 ; DIVIDE4_4:inst|cout1[6]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.011      ;
; 0.696 ; DIVIDE4_4:inst|cout2[26] ; DIVIDE4_4:inst|cout2[26] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.823      ;
; 0.700 ; DIVIDE4_4:inst|cout1[1]  ; DIVIDE4_4:inst|cout1[1]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.819      ;
; 0.701 ; DIVIDE4_4:inst|cout2[7]  ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.828      ;
; 0.703 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[2]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.822      ;
; 0.706 ; DIVIDE4_4:inst|cout2[29] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; 0.030      ; 0.820      ;
; 0.708 ; DIVIDE4_4:inst|cout1[7]  ; DIVIDE4_4:inst|cout1[7]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.827      ;
; 0.709 ; DIVIDE4_4:inst|cout2[15] ; DIVIDE4_4:inst|cout2[15] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.836      ;
; 0.709 ; DIVIDE4_4:inst|cout1[8]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.835      ;
; 0.715 ; DIVIDE4_4:inst|cout1[15] ; DIVIDE4_4:inst|cout1[15] ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.841      ;
; 0.716 ; DIVIDE4_4:inst|cout1[6]  ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.835      ;
; 0.716 ; DIVIDE4_4:inst|cout1[5]  ; DIVIDE4_4:inst|cout1[5]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.835      ;
; 0.717 ; DIVIDE4_4:inst|cout2[22] ; DIVIDE4_4:inst|cout2[26] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.045      ;
; 0.720 ; DIVIDE4_4:inst|cout2[23] ; DIVIDE4_4:inst|cout2[26] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.048      ;
; 0.725 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[0]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.844      ;
; 0.740 ; DIVIDE4_4:inst|cout1[29] ; DIVIDE4_4:inst|cout1[30] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.859      ;
; 0.749 ; DIVIDE4_4:inst|cout1[5]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.065      ;
; 0.750 ; DIVIDE4_4:inst|cout1[4]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.066      ;
; 0.765 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[21] ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.087      ;
; 0.765 ; DIVIDE4_4:inst|cout2[22] ; DIVIDE4_4:inst|cout2[27] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.093      ;
; 0.768 ; DIVIDE4_4:inst|cout2[23] ; DIVIDE4_4:inst|cout2[27] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.096      ;
; 0.769 ; DIVIDE4_4:inst|cout2[22] ; DIVIDE4_4:inst|cout2[24] ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.091      ;
; 0.772 ; DIVIDE4_4:inst|cout2[23] ; DIVIDE4_4:inst|cout2[24] ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.094      ;
; 0.781 ; DIVIDE4_4:inst|cout2[22] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.901      ;
; 0.784 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[26] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.112      ;
; 0.784 ; DIVIDE4_4:inst|cout2[23] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.904      ;
; 0.790 ; DIVIDE4_4:inst|cout1[9]  ; DIVIDE4_4:inst|cout1[9]  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.916      ;
; 0.800 ; DIVIDE4_4:inst|cout2[9]  ; DIVIDE4_4:inst|cout2[9]  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.927      ;
; 0.800 ; DIVIDE4_4:inst|cout1[3]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.116      ;
; 0.801 ; DIVIDE4_4:inst|cout1[29] ; DIVIDE4_4:inst|cout1[29] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.920      ;
; 0.818 ; DIVIDE4_4:inst|cout2[23] ; DIVIDE4_4:inst|cout2[23] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.938      ;
; 0.819 ; DIVIDE4_4:inst|cout2[6]  ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 0.000        ; 0.226      ; 1.129      ;
; 0.820 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[22] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.940      ;
; 0.821 ; DIVIDE4_4:inst|cout2[12] ; DIVIDE4_4:inst|cout2[12] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.948      ;
; 0.825 ; DIVIDE4_4:inst|cout2[11] ; DIVIDE4_4:inst|cout2[11] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.952      ;
; 0.828 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.144      ;
; 0.829 ; DIVIDE4_4:inst|cout2[13] ; DIVIDE4_4:inst|cout2[13] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.956      ;
; 0.830 ; DIVIDE4_4:inst|cout2[14] ; DIVIDE4_4:inst|cout2[14] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.957      ;
; 0.831 ; DIVIDE4_4:inst|cout2[22] ; DIVIDE4_4:inst|cout2[25] ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.153      ;
; 0.832 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[27] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.160      ;
; 0.834 ; DIVIDE4_4:inst|cout2[23] ; DIVIDE4_4:inst|cout2[25] ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.156      ;
; 0.835 ; DIVIDE4_4:inst|cout1[3]  ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.954      ;
; 0.835 ; DIVIDE4_4:inst|cout1[1]  ; DIVIDE4_4:inst|cout1[2]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.954      ;
; 0.836 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[24] ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.158      ;
; 0.839 ; DIVIDE4_4:inst|cout1[14] ; DIVIDE4_4:inst|cout1[15] ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.141      ;
; 0.839 ; DIVIDE4_4:inst|cout2[26] ; DIVIDE4_4:inst|cout2[27] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.966      ;
; 0.841 ; DIVIDE4_4:inst|cout2[27] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; -0.165     ; 0.760      ;
; 0.846 ; DIVIDE4_4:inst|cout1[30] ; DIVIDE4_4:inst|cout1[29] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.965      ;
; 0.846 ; DIVIDE4_4:inst|cout1[7]  ; DIVIDE4_4:inst|cout1[9]  ; CLK          ; CLK         ; 0.000        ; 0.217      ; 1.147      ;
; 0.848 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.968      ;
; 0.850 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[2]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.969      ;
; 0.852 ; DIVIDE4_4:inst|cout1[12] ; DIVIDE4_4:inst|cout1[15] ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.154      ;
; 0.855 ; DIVIDE4_4:inst|cout2[26] ; DIVIDE4_4:inst|cout2[31] ; CLK          ; CLK         ; 0.000        ; -0.165     ; 0.774      ;
; 0.856 ; DIVIDE4_4:inst|cout1[6]  ; DIVIDE4_4:inst|cout1[9]  ; CLK          ; CLK         ; 0.000        ; 0.217      ; 1.157      ;
; 0.857 ; DIVIDE4_4:inst|cout2[5]  ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 0.000        ; 0.226      ; 1.167      ;
; 0.857 ; DIVIDE4_4:inst|cout1[13] ; DIVIDE4_4:inst|cout1[15] ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.159      ;
; 0.861 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.980      ;
; 0.861 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[1]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.980      ;
; 0.863 ; DIVIDE4_4:inst|cout1[4]  ; DIVIDE4_4:inst|cout1[5]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.982      ;
; 0.863 ; DIVIDE4_4:inst|cout1[2]  ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.982      ;
; 0.864 ; DIVIDE4_4:inst|cout1[6]  ; DIVIDE4_4:inst|cout1[7]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.983      ;
; 0.865 ; DIVIDE4_4:inst|cout1[5]  ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.984      ;
; 0.865 ; DIVIDE4_4:inst|cout1[1]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.181      ;
; 0.866 ; DIVIDE4_4:inst|cout1[4]  ; DIVIDE4_4:inst|cout1[6]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.985      ;
; 0.867 ; DIVIDE4_4:inst|cout2[14] ; DIVIDE4_4:inst|cout2[15] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.994      ;
; 0.880 ; DIVIDE4_4:inst|cout1[0]  ; DIVIDE4_4:inst|cout1[8]  ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.196      ;
; 0.885 ; DIVIDE4_4:inst|cout2[4]  ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 0.000        ; 0.226      ; 1.195      ;
; 0.896 ; DIVIDE4_4:inst|cout2[30] ; DIVIDE4_4:inst|cout2[30] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.015      ;
; 0.898 ; DIVIDE4_4:inst|cout2[20] ; DIVIDE4_4:inst|cout2[25] ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.220      ;
; 0.898 ; DIVIDE4_4:inst|cout1[1]  ; DIVIDE4_4:inst|cout1[3]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.017      ;
; 0.899 ; DIVIDE4_4:inst|cout1[31] ; DIVIDE4_4:inst|tmp1      ; CLK          ; CLK         ; 0.000        ; 0.228      ; 1.211      ;
; 0.900 ; DIVIDE4_4:inst|cout1[1]  ; DIVIDE4_4:inst|cout1[4]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.019      ;
; 0.900 ; DIVIDE4_4:inst|cout2[3]  ; DIVIDE4_4:inst|cout2[7]  ; CLK          ; CLK         ; 0.000        ; 0.224      ; 1.208      ;
; 0.901 ; DIVIDE4_4:inst|cout1[11] ; DIVIDE4_4:inst|cout1[15] ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.203      ;
; 0.908 ; DIVIDE4_4:inst|cout2[31] ; DIVIDE4_4:inst|cout2[10] ; CLK          ; CLK         ; 0.000        ; 0.243      ; 1.235      ;
; 0.908 ; DIVIDE4_4:inst|cout2[29] ; DIVIDE4_4:inst|cout2[29] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.027      ;
; 0.908 ; DIVIDE4_4:inst|cout2[31] ; DIVIDE4_4:inst|cout2[27] ; CLK          ; CLK         ; 0.000        ; 0.243      ; 1.235      ;
; 0.910 ; DIVIDE4_4:inst|cout1[12] ; DIVIDE4_4:inst|cout1[12] ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.028      ;
; 0.910 ; DIVIDE4_4:inst|cout1[5]  ; DIVIDE4_4:inst|cout1[9]  ; CLK          ; CLK         ; 0.000        ; 0.217      ; 1.211      ;
; 0.911 ; DIVIDE4_4:inst|cout1[4]  ; DIVIDE4_4:inst|cout1[9]  ; CLK          ; CLK         ; 0.000        ; 0.217      ; 1.212      ;
; 0.913 ; DIVIDE4_4:inst|cout1[3]  ; DIVIDE4_4:inst|cout1[5]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.032      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|tmp1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DIVIDE4_4:inst|tmp2      ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[10] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[11] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[12] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[13] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[14] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[15] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[16] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[17] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[18] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[19] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[21] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[24] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[25] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[26] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[27] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[28] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[7]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout2[9]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[17] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[18] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[19] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[20] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[8]  ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[21] ;
; -0.071 ; 0.113        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[15] ;
; -0.071 ; 0.113        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[16] ;
; -0.071 ; 0.113        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[22] ;
; -0.071 ; 0.113        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[23] ;
; -0.071 ; 0.113        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[24] ;
; -0.071 ; 0.113        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[25] ;
; -0.071 ; 0.113        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[26] ;
; -0.071 ; 0.113        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[27] ;
; -0.071 ; 0.113        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DIVIDE4_4:inst|cout1[28] ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Switch'                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+--------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Switch ; Rise       ; Switch                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Switch ; Rise       ; COUNT4_3:inst3|Q1[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Switch ; Rise       ; COUNT4_3:inst3|Q1[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Switch ; Rise       ; COUNT4_3:inst3|Q1[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Switch ; Rise       ; COUNT4_3:inst3|Q1[3]   ;
; -0.111 ; 0.073        ; 0.184          ; Low Pulse Width  ; Switch ; Rise       ; COUNT4_3:inst3|Q1[0]   ;
; -0.111 ; 0.073        ; 0.184          ; Low Pulse Width  ; Switch ; Rise       ; COUNT4_3:inst3|Q1[1]   ;
; -0.111 ; 0.073        ; 0.184          ; Low Pulse Width  ; Switch ; Rise       ; COUNT4_3:inst3|Q1[2]   ;
; -0.111 ; 0.073        ; 0.184          ; Low Pulse Width  ; Switch ; Rise       ; COUNT4_3:inst3|Q1[3]   ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst3|Q1[0]|clk        ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst3|Q1[1]|clk        ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst3|Q1[2]|clk        ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst3|Q1[3]|clk        ;
; 0.077  ; 0.077        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst8~clkctrl|inclk[0] ;
; 0.077  ; 0.077        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst8~clkctrl|outclk   ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst8|datad            ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; inst8|combout          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; Switch~input|o         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; Switch~input|i         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Switch ; Rise       ; Switch~input|i         ;
; 0.709  ; 0.925        ; 0.216          ; High Pulse Width ; Switch ; Rise       ; COUNT4_3:inst3|Q1[0]   ;
; 0.709  ; 0.925        ; 0.216          ; High Pulse Width ; Switch ; Rise       ; COUNT4_3:inst3|Q1[1]   ;
; 0.709  ; 0.925        ; 0.216          ; High Pulse Width ; Switch ; Rise       ; COUNT4_3:inst3|Q1[2]   ;
; 0.709  ; 0.925        ; 0.216          ; High Pulse Width ; Switch ; Rise       ; COUNT4_3:inst3|Q1[3]   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; Switch~input|o         ;
; 0.896  ; 0.896        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst8|combout          ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst8|datad            ;
; 0.922  ; 0.922        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst8~clkctrl|inclk[0] ;
; 0.922  ; 0.922        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst8~clkctrl|outclk   ;
; 0.931  ; 0.931        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst3|Q1[0]|clk        ;
; 0.931  ; 0.931        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst3|Q1[1]|clk        ;
; 0.931  ; 0.931        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst3|Q1[2]|clk        ;
; 0.931  ; 0.931        ; 0.000          ; High Pulse Width ; Switch ; Rise       ; inst3|Q1[3]|clk        ;
+--------+--------------+----------------+------------------+--------+------------+------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led[*]    ; Switch     ; 4.647 ; 4.673 ; Rise       ; Switch          ;
;  led[0]   ; Switch     ; 4.639 ; 4.652 ; Rise       ; Switch          ;
;  led[1]   ; Switch     ; 4.647 ; 4.673 ; Rise       ; Switch          ;
;  led[2]   ; Switch     ; 4.406 ; 4.402 ; Rise       ; Switch          ;
;  led[3]   ; Switch     ; 4.393 ; 4.392 ; Rise       ; Switch          ;
;  led[4]   ; Switch     ; 4.382 ; 4.376 ; Rise       ; Switch          ;
;  led[5]   ; Switch     ; 4.360 ; 4.353 ; Rise       ; Switch          ;
;  led[6]   ; Switch     ; 4.387 ; 4.400 ; Rise       ; Switch          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led[*]    ; Switch     ; 3.973 ; 3.979 ; Rise       ; Switch          ;
;  led[0]   ; Switch     ; 4.239 ; 4.279 ; Rise       ; Switch          ;
;  led[1]   ; Switch     ; 4.229 ; 4.268 ; Rise       ; Switch          ;
;  led[2]   ; Switch     ; 4.045 ; 4.011 ; Rise       ; Switch          ;
;  led[3]   ; Switch     ; 4.002 ; 4.039 ; Rise       ; Switch          ;
;  led[4]   ; Switch     ; 3.993 ; 4.054 ; Rise       ; Switch          ;
;  led[5]   ; Switch     ; 3.973 ; 3.979 ; Rise       ; Switch          ;
;  led[6]   ; Switch     ; 3.987 ; 3.995 ; Rise       ; Switch          ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.983   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -4.983   ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  Switch          ; -0.263   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -300.166 ; 0.0   ; 0.0      ; 0.0     ; -80.857             ;
;  CLK             ; -299.567 ; 0.000 ; N/A      ; N/A     ; -73.413             ;
;  Switch          ; -0.599   ; 0.000 ; N/A      ; N/A     ; -7.444              ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led[*]    ; Switch     ; 8.046 ; 7.943 ; Rise       ; Switch          ;
;  led[0]   ; Switch     ; 8.040 ; 7.901 ; Rise       ; Switch          ;
;  led[1]   ; Switch     ; 8.046 ; 7.943 ; Rise       ; Switch          ;
;  led[2]   ; Switch     ; 7.593 ; 7.512 ; Rise       ; Switch          ;
;  led[3]   ; Switch     ; 7.497 ; 7.572 ; Rise       ; Switch          ;
;  led[4]   ; Switch     ; 7.547 ; 7.452 ; Rise       ; Switch          ;
;  led[5]   ; Switch     ; 7.518 ; 7.422 ; Rise       ; Switch          ;
;  led[6]   ; Switch     ; 7.564 ; 7.513 ; Rise       ; Switch          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led[*]    ; Switch     ; 3.973 ; 3.979 ; Rise       ; Switch          ;
;  led[0]   ; Switch     ; 4.239 ; 4.279 ; Rise       ; Switch          ;
;  led[1]   ; Switch     ; 4.229 ; 4.268 ; Rise       ; Switch          ;
;  led[2]   ; Switch     ; 4.045 ; 4.011 ; Rise       ; Switch          ;
;  led[3]   ; Switch     ; 4.002 ; 4.039 ; Rise       ; Switch          ;
;  led[4]   ; Switch     ; 3.993 ; 4.054 ; Rise       ; Switch          ;
;  led[5]   ; Switch     ; 3.973 ; 3.979 ; Rise       ; Switch          ;
;  led[6]   ; Switch     ; 3.987 ; 3.995 ; Rise       ; Switch          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Switch                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 64306    ; 0        ; 0        ; 0        ;
; Switch     ; Switch   ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 64306    ; 0        ; 0        ; 0        ;
; Switch     ; Switch   ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 28    ; 28   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Sat Jun 24 20:51:25 2023
Info: Command: quartus_sta FINAL4_5 -c FINAL4_5
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FINAL4_5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name Switch Switch
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst8  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.983
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.983            -299.567 CLK 
    Info (332119):    -0.263              -0.599 Switch 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 Switch 
    Info (332119):     0.382               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -69.000 CLK 
    Info (332119):    -3.000              -7.000 Switch 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst8  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.423
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.423            -260.890 CLK 
    Info (332119):    -0.128              -0.173 Switch 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 Switch 
    Info (332119):     0.333               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -69.000 CLK 
    Info (332119):    -3.000              -7.000 Switch 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst8  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.382            -142.086 CLK 
    Info (332119):     0.279               0.000 Switch 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 Switch 
    Info (332119):     0.201               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -73.413 CLK 
    Info (332119):    -3.000              -7.444 Switch 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4821 megabytes
    Info: Processing ended: Sat Jun 24 20:51:26 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


