----- M√ÅQUINA DE ESTADOS TRANSFORMADA VERTICAL ----- 
//descreve apenas o controle dos sinais de load do registradores, e nao o funcionamento como um todo 
//no verilog, descrever output e transition em cases separados  

//end ??
//(ao inves do contador, ver algo com o buffer q ta mandando os valores)
//(n vale ser zero em tal posicao, pq zero representa um valor)

    in: 
        reset
        end

    out: //


    regs:  
        REG_LOAD_VERTICAL_1  
        REG_LOAD_VERTICAL_2 
        REG_LOAD_VERTICAL_3 

    
    if (reset): 
        STATE               <= state_0 
        REG_LOAD_VERTICAL_1 <= 0 
        REG_LOAD_VERTICAL_2 <= 0
        REG_LOAD_VERTICAL_3 <= 0

    else: 
        case(STATE):    
            state_0:
                -- output --            
                REG_LOAD_VERTICAL_1 <= not(REG_LOAD_VERTICAL_1) 

                -- transition --
                STATE <= state_1
        
            state_1:
                -- output --
                REG_LOAD_VERTICAL_2 <= not(REG_LOAD_VERTICAL_2) 

                -- transition --
                STATE <= state_2

            state_2:
                -- output --
                REG_LOAD_VERTICAL_3 <= not(REG_LOAD_VERTICAL_3) 

                -- transition --
                if(end):
                    STATE <= state_0

                else:
                    STATE <= state_3
                
            state_3:
                -- output --
                if(end):
                    REG_LOAD_VERTICAL_1 <= not(REG_LOAD_VERTICAL_1)
                else:                     
                    //continua os mesmos sinais 

                -- transition --
                if(end):
                    STATE <= state_1
                else:                    
                    STATE <= state_3 


          
