//==============================================
// memory_controller 
//==============================================
module memory_controller
(
    input clk,
    input rst,
    input [39:0] addr,
    input [2:0] dtype,
    output logic [] status
);



endmodule
