4.3.1发射机总体架构
本文设计方案确定的发送端架构如图4-6所示，其中主要包括数据采集、Turbo 编码、速率匹配、QPSK映射、空时块编码、成帧、成型滤波、中频调制、DAC等 环节。比特源信号经过编码成帧后，得到时间长度为20ms的业务信息数据块。
52
图4-6 MIMO SC-FDE系统发射端架构图
数据采集得到的信号比特流采用128kb/s等多种传输速率，数据采集得到的比特 源信息先通过Turbo编码器。本MIMO SC-FDE系统中采用的信道编码是CCSDS标 准的Turbo码，Turbo编码器交织方式采用QPP交织。本文设计方案中，Turbo编码 器的码长为6144,根据查表可以知道QPP交织地址的生成多项式为 /(x) = (263x+480x2)mod6144 o Turbo编码器的上下两个前向纠错卷积码(RSC)编 码器的生成多项式分别为(023,033,025,037)和(023,033,037)。编码器内部包含上下 两个前向纠错卷积码子编码器，由于码率设置为1/6,即1比特码元通过Turbo编码 器对应输出6比特，其中一个编码器输出1比特信息位，3比特校验位，另一个编码 器直接输出2比特校验位。根据上述机制，业务信息数据块经过Turbo编码后，数 据块长度增长为原来的6倍，另外还需在末尾部分28比特作为尾比特处理。
信号经过Turbo编码后进行速率匹配操作，对应于本文的设计方案提供的传输 速率，对Turbo编码后的数据块重复读取，并顺序读取数据块前的比特数完成对应 的码块长度，完成速率匹配后进入QPSK映射单元。在QPSK映射单元实现中，顺 序读取相邻的两个比特映射为一个符号，一共有4种映射方式。数字信号经过QPSK 映射后，并行输出I、Q两路，其中I路信号对应QPSK映射后的实部，Q路信号对 应QPSK映射之后的虚部。经QPSK映射后的数据传输速率减半，之后进入空时块 编码(STBC)单元。
MIMO SC-FDE系统采用典型的Alamouti空时编码，将串行码块编码后并行输 入成帧单元。在一个符号周期内，两路信号同时从两根发射天线发出，在QPSK映 射后的数据块中，取1024个符号作为一个数据时隙，具体编码原理可参考表4-1, 其中定义两个相邻串行传输的奇偶数据时隙上的数据块为H和S2,天线1发送的两 个奇偶数据时隙的数据块分别为5和-S；2,天线2发射的两个奇偶数据时隙的数据 块分别为S?和S；」。其中上标*表示对各个符号取共辗，下标r表示对符号向量中的
53
1024个符号采取逆序排列。其数学表达式为（本方案中^=1024）：
S；j=［s；（0）,s：（M—1）,…,s：（l）］	（4-1）
…,$（1）］	（4-2）
数据码块经过STBC完成串并变换后进行成帧操作，根据时序将帧头、导频、 业务数据组合成20ms的单元帧结构。帧头由2个相同相位的8192长度的格雷序列 组成，插在第一个数据时隙前；数据部分读取每个数据时隙的尾部16个符号作为短 循环前缀符号（CP）插入到数据时隙头部；在数据时隙之间设置导频块，由2个不 同相位的8192长度的格雷序列组成。帧头和导频由格雷同步序列组成，设置对应的 相位和长度，用于收端信号的同步工作。对数据时隙进行组合，插入帧头，导频， 帧CP后即完成成帧。
根升余弦滤波器嫩有效对抗码间干扰，本文选用了 68阶FIR型根升余弦滤波器 来实现滤波，滚降系数a的取值影响着系统对抗码间干扰的性能，本文设计方案设 定a = 0.22。考虑本文设计的符号传输速率和带宽，设定3dB带宽为12.288MHz, RRC的频率响应可见图4-7o
--0.158
--6.7318
—13.6217
--20 5116
--27.4014
--34 2913
图4-7滤波器频率响应
25
Frequency (Hz)
AD9125是双通道、高动态范围的数模转换器，其在中频接口中起重要作用，信 号完成RRC滤波后，通过FIFO缓存（FIFO缓存深度为8,数据位宽为32bit）、频 谱搬移、插值滤波等操作，进行I、Q两路累加，再进行数模转换，完成基带信号到 中频调制和数模转换的功能。信号通过上述操作，转变为中频信号，再通过发信机 调制至射频频段经天线发射出去。
54
