# 2025-1 논리회로설계 중간 프로젝트

**Verilog로 MIPS CPU 설계하기**\
경북대학교 전자공학부 남기웅

## 원본 프로젝트
[yuxincs/MIPS-CPU](https://github.com/yuxincs/MIPS-CPU)의 회로와 예제 프로그램을 사용

## /src
각 모듈별로 하위 폴더를 생성해 .v파일을 저장하였고, testbench 모듈이 필요한 경우 원본 모듈과 같은 파일의 하단에 작성함

## disasm.py
기계어 예제 프로그램을 어셈블리어화하여 의미를 파악하고 디버깅을 편리하게 만듦
