---
layout : single
title: "Analog Synaptic Devices Based on IGZO Thin-Film Transistors with a Metal–Ferroelectric–Metal–Insulator–Semiconductor Structure for High-Performance Neuromorphic Systems"   
categories: 
  - Device Paper Review
tags:
  - FeFET  
  - Neuromorphic       
  - FeTFT   
  - IGZO    
  - TFT   
toc: true
toc_sticky: true
use_math: true
---


[논문 링크](https://advanced.onlinelibrary.wiley.com/doi/full/10.1002/aisy.202300125)         

- [Advanced Intelligent Systems](https://advanced.onlinelibrary.wiley.com/journal/26404567)
  - **Volume: 5, Issue: 12**   
  - **First published: 28 September 2023**   
  - **DOI: 10.1002/aisy.202300125**     
- **Inter-university Semiconductor Research Center(ISRC), Department of Electrical and Computer Engineering, Seoul National University, Seoul, Republic of Korea**      
  - [Dongseok Kwon](https://ieeexplore.ieee.org/author/37089216638), [Wonjun Shin](https://ieeexplore.ieee.org/author/37086992826), [Ryun-Han Koo](https://ieeexplore.ieee.org/author/37089391606), [Joon Hwang](https://ieeexplore.ieee.org/author/37088877534)   
- **Department of Electronic Engineering, Hanyang University, Seoul, Korea**      
  - [Eun Chan Park](https://ieeexplore.ieee.org/author/605152447968478), [Daewoong Kwon](https://ieeexplore.ieee.org/author/37402105900)   
- **School of Electrical Engineering, Kookmin University, Seoul, Korea**   
  - [Jong-Ho Bae](https://ieeexplore.ieee.org/author/37960975600)  
- **Ministry of Science and ICT, Gawcheon, Korea**   
  - [Jongho Lee](https://ieeexplore.ieee.org/author/37085367913)   


## 0. Abstract    

&nbsp;

- **FeTFT 연구**   
  - 본 논문에서는 IGZO 채널과 MFMIS 구조를 갖는 FeTFT 기반의 Synaptic Device를 제시함   
  - 해당 FeTFT는 [Identical Program Pulse](https://miniharu22.github.io/device%20paper%20review/neuro0/#2-experimental)를 적용했음에도 불구하고, 높은 Linearity($$\vert \alpha \vert$$=0.21)를 띠는 Conductance Response와 넓은 동적 범위($$G_{max}$$/$$G_{min}$$ $$\approx$$ 53.2)를 보여줌    
  - 또한, FeTFT 내 삽입된 Metal layer 덕분에 field가 IGZO channel 전체에 균일하게 인가되어 Conductance response에서의 cycle-to-cycle variation을 감소시킴    
  - 마지막으로 본 논문에서는 FeTFT에서 측정한 시냅스 특성을 기반으로 MNIST Dataset에 대한 Classification을 시뮬레이션을 수행, 약 97%의 Accuracy를 얻음으로써 FeTFT 기반 Neuromorphic System의 가능성을 입증함    

&nbsp;

## 1. Introduction   

&nbsp;

- **기존 FeFET 기반 Neuromorphic System의 한계**   
  - 현재까지 ReRAM, Flash Device, 강유전체 기반 Device 등 다양한 Synaptic Device들이 연구되어 왔고, 그중에서도 FeFET은 CMOS 공정과의 낮은 호환성, 저온 공정, 낮은 동작 전압 덕분에 Synaptic device로써 높이 평가받았음   
  - 하지만, FeFET-based Synaptic Device는 비선형성, 낮은 동적 범위, [Device variation](https://miniharu22.github.io/device%20paper%20review/fe1/) 등 Non-ideal한 Synapse 특성이 이슈로 지목됨    
    - 이러한 비이상성은 VMM(Vector-Matrix Multiplication)이나 weight update 과정에서 오류를 유발함과 동시에 Neuromorphic system의 Accuracy를 저하시킬 수 있음   
  - 이를 개선하기 위해 [Incremental Step Pulse Programming(ISPP)](https://miniharu22.github.io/device%20paper%20review/neuro0/) 등 Linear Conductance Response를 얻기 위한 기법들이 연구되어 왔지만, 대부분의 기법들이 추가적인 회로나 메모리를 요구하기 때문에 Area와 Energy 측면에서 비효율적임   

&nbsp;

- **FeTFT 제시**   
  - 따라서 본 논문에서는 IGZO channel과 MFMIS 구조를 갖는 FeTFT 기반의 Synaptic Device를 제시함    
  - MFMIS 구조를 갖는 FeTFT는 **Gate Stack 간의 Capacitance Matching** 덕분에 넓은 MW를 확보할 수 있으며 이는 넓은 동적 범위로 이어짐    
  - FeTFT의 경우, [Identical Pulse](https://miniharu22.github.io/device%20paper%20review/neuro0/#2-experimental)를 인가해도 선형성이 높은 Conductance Response를 보이며, 이는 Linear weight update에 유리함   
  - 또한 반복성을 띠는 Potentiation curve에서 FeTFT가 매우 낮은 Cycle-to-Cycle(C2C) variation을 보임을 실험적으로 검증함    
  - 마지막으로 해당 소자의 시냅스 특성을 바탕으로 이미지 분류에 대한 Training Accuracy를 측정함   

&nbsp;

## 2. Experimental Section    

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/23.png" width="70%" height="70%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;  

- **MFMIS-FeTFT Process Flow**   
  - 본 논문에서 제안한 MFMIS FeTFT의 Process Flow는 Fig.S15에 제시되며 다음의 과정을 밟음   
    - Bottom Gate로써 45nm TiN을 Buffer Oxide 위에 증착 후 Patterning    
    - 8nm HZO를 강유전층으로 증착    
    - Floating Gate로써 25nm TiN을 증착 후 Patterning    
      - **Bottom Gate와 Floating Gate 사이의 Area Ratio(AR)는 HZO layer에 걸리는 field의 제어를 위해 엔지니어링이 가능**   
    - 강유전성의 유도를 위해 HZO layer는 N2 ambient에서 500°C로 Annealing    
    - 8nm ZrO2를 Insulator Layer로써 증착    
    - RF Sputtering을 통해 a-IGZO를 Channel layer로써 증착 후 Patterning    
      - IGZO는 1시간동안 350°C로 O2 Annealing을 수행    
    - DC Sputtering을 통해 Mo를 S/D eletrode로써 증착      
  - 제작한 FeTFT는 상온에서 [Agilent B1500A](https://miniharu22.github.io/device%20paper%20review/fe2/#2-2-measurement)를 통해 측정 및 분석이 수행됨   

&nbsp;

<div align= 'center'>
    $$X^l = f(X^{l-1}(G_+^l-G_-^l))$$
    <p><em>Active value in the layer</em></p>
</div> 


<div align= 'center'>
    $$\delta^1 = \delta^2(G_+^2-G_-^2)^T f'$$
    <p><em>Delta value in the hidden layer</em></p>
</div> 

&nbsp;

- **neuromorphic System Simulaton**   
  - 측정된 FeTFT의 Synapse 특성을 기반으로 NN Simulation을 Pytorch로 수행    
  - MNIST Image Classification을 위해 (28x28)→(16x16)→(10)의 FC layer를 구축   
  - Training의 batch size는 100으로 설정    
  - Hidden layer에는 ReLU Activation 사용     
    - 1st, 2nd layer의 Activaed value $$X_l$$은 위 첫번째 수식으로 표현됨    
    - $$f$$는 활성화 함수이며, $$G_+^l$$와 $$G_-^l$$는 FeTFT의 Conductance에 해당   
    - $$X^0$$는 Input layer의 matrix로 단순화를 위해 Maximum Conductance는 1로 설정함   
  - Output layer에는 Softmax를 사용   
    - Output lyaer에서는 $$X^2$$와 실제 label을 고려하여 Cross-entropy loss와 $$\delta^2$$를 계산함    
    - Hidden layer에서의 $$\delta^1$$는 위 두번째 수식으로 표현됨    
    - $$f'$$는 ReLU의 도함수이며, $$(G_+^2-G_-^2)^T$$는 Conductance 차이의 전치행렬임    
  - Loss function은 Cross-entropy를 적용   


&nbsp;

## 3. Results & Discussion   
### 3-1. Electrical Characteristics of the FeTFTs   

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/21.png" width="100%" height="100%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;   

- **IGZO Channel**   
  - Fig.1(a)와 Fig.1(b)는 각각 MFMIS 구조 FeTFT의 3D Schematic과 Source/Drain 사이의 단면도를 보여주며, Fig.1(c)는 TEM 이미지를 나타냄    
  - 본 논문에서 제시한 FeTFT는 Channel material로써 **IGZO**를 사용하는데 이는 저온 공정에서 증착이 가능함    
    - 이전 논문들에 따르면 [HZO의 강유전성을 발현시키기 위해서는 500°C의 Annealing을 수행하는데](https://miniharu22.github.io/device%20paper%20review/fe3/#2-experiments), **IGZO는 500°C보다 낮은 온도에서 증착이 가능함**([2T0C 논문에서는 250°C 라고 설명](https://miniharu22.github.io/device%20paper%20review/TC1/#2-device-fabrication))    
    - 또한, IGZO channel을 사용하는 TFT는 높은 [On/Off current ratio](https://miniharu22.github.io/device%20paper%20review/TC1/#1-introduction)를 보여주는데, **이는 넓은 동적 범위를 확보하는데 유리함**     

&nbsp;

- **Capacitane Matching**
  - FeTFT의 MFMIS 구조에서 Metal-Insulator-Semiconductor(MIS)의 면적($$A_{\text{MOS}}$$)과 Metal-Ferro-Metal(MFM)의 면적($$A_{\text{FE}}$$)간의 비율(Area Ratio, AR)은 엔지니어링이 가능함    
    - **즉, 이는 MIS와 MFM의 Capacitance 비율은 $$A_{\text{MOS}}$$와 $$A_{\text{FE}}$$의 비율로 조절이 가능함을 의미**    
  - **AR($$A_{\text{MOS}}$$ : $$A_{\text{FE}}$$)를 증가시킴으로써 MFM에 걸리는 field의 세기를 증가시켜 강유전체의 분극을 극대화하고, 결과적으로 MW를 향상시킴**   
    - 또한 Capacitance Matching을 적절히 조절하면, [Insulator에 걸리는 field를 감소시켜 소자의 Reliability를 향상시킬 수 있음](https://miniharu22.github.io/device%20paper%20review/fe4/#3-3-feil-field-analysis)     
  - Fig.1(d)는 100kHz 주파수에서의 **PUND(Positive-Up-Negative-Down)** 측정으로 얻은 MFM 구조의 Voltage sweep에 따른 IV 특성을 Plot함   
    - Fig.1(e)는 동일한 PUND 측정 조건에서 전압에 따른 분극 값을 나타내며, 해당 측정 결과에서 잔류 분극($$2P_r$$)은 약 46μC/cm² 으로 나타남    
    - 아래 Fig.S(1)은 Voltage Sweep 범위에 따른 CV curve에 대한 Plot   


&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/22.png" width="80%" height="80%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;  

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/24.png" width="100%" height="100%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;  

- **AR에 따른 WM 변화 분석**   
  - Fig.2(a)는 AR이 7:1로 맞춰진 FeTFT에서 Voltage Sweep에 따른 Transfer curve을 Plot한 것으로 강유전층의 분극 현상에 따른 hysteresis loop를 확인할 수 있음   
    - 소자의 Channel width와 length는 각각 30µm와 20µm로 설정됨    
    - 40nA의 Constant current에서 측정된 MW는 약 3.8V로 확인됨    
  - Fig.2(b)에서는 AR에 따른 FeTFT의 MW를 측정한 것으로 **동일한 $$A_{\text{MOS}}$$ 조건에서 AR이 증가할수록 MFM layer의 Capacitance가 감소한다는 점에 주목해야함**     
    - **즉, AR이 증가함에 따라 MFM layer에 걸리는 field의 세기가 증가하므로 MFM의 분극을 최대화할 수 있게 되며 이를 통해 MW를 극대화할 수 있음**   
  - Fig.2(c)는 AR에 따른 $$V_th$$와 MW의 변화에 대한 Plot    

&nbsp;

> **Capacitance vs Field**   
>   - Capacitance가 감소하면 Field가 증가하는 이유는 다음의 수식에서 유도 가능   
>       - $$Q$$ = $$CV$$   
>       - $$E$$ = $$\frac{V}{d}$$    
>   - 위 수식을 정리하면, $$E$$ = $$\frac{Q}{Cd}$$ 이므로, Capacitance가 감소하면 field의 세기가 증가하게 됨   
>   - 정성적으로 설명하면, 동일한 양의 전하를 저장해야 할때 Capacitance가 작을수록 더 큰 전압이 요구됨    
>       - 즉, 해당 층에 분배되는 전압의 크기가 증가하며 이에 따라 Field가 증가함   


&nbsp;

### 3-2. Synaptic Characteristics of the FeTFTs    

&nbsp;

- **FeTFT의 시냅스 동작**   
  - 본 논문에서 제시된 MFMIS Gate stack FeTFT는 Channel Conductance($$G$$)를 조절함으로써 Synaptic Device로 사용 가능     
  - Nenuromorphic system에서 $$G$$는 Synaptic weight를 결정하는데 사용되며, $$G$$의 변화는 강유전층의 분극 스위칭을 통해 구현됨    

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/25.png" width="80%" height="80%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;  

- **PGM Pulse에 따른 $$G$$ 측정**
  - Fig.3(a)는 PGM Pulse(5V, 100μs)의 개수를 증가시키면서 측정한 FeTFT의 Transfer curve를 보여줌    
    - PGM Pulse 인가하기 전에, 10회의 ERS Pulse(-5V, 10ms)를 인가하여 FeTFT를 초기화함     
    - **ERS Pulse 인가 후, 강유전층에는 아래 방향의 분극이 형성되어 IGZO 채널 내 전자를 공핍(Depletion)시키고, $$G$$를 감소시킴**       
  - **PGM Pulse 인가 후에는 반대로 분극 반향을 위로 전환시키기 때문에 Channel에 전자를 축적시킴으로써 $$G$$가 증가되는데, 점진적으로 증가됨이 확인됨**       
 

&nbsp;

- **Linear $$G$$ Response**   
  - Fig.3(b)는 PGM Pulse의 개수에 따른 FeTFT의 $$G$$ Response를 확인 가능한데, **PGM Pulse 수가 증가함에 따라 $$G$$ Response가 linear하게 나타남이 보여짐**  
  - 대부분의 연구에서는 Non-linear한 G Response를 완화하기 위해 [Incremental Step Pulse Programming(ISPP)]((https://miniharu22.github.io/device%20paper%20review/neuro0/))을 적용함    
    - 하지만, Incremental PGM Pulse를 생성하면 별도의 회로가 추가되야 하는데 이는 Neuromorphic system의 효율을 저하시킴     
    - **이러한 관점에서, Identical Pulse를 적용해도 Linear $$G$$ Response를 보이는 FeTFT는 Neuromorphic System에서 큰 이점을 가짐**   
  - 일부 Charge Trapping 기반 Synaptic Device는 Subthreshold region에서도 Linear G Response을 보이지만, [FET의 Subthreshold current는 전압 변화에 매우 민감하기 때문에](https://miniharu22.github.io/device%20paper%20review/fe1/#3-1-ferro--variation) Neuromorphic system의 performance에 악영향을 줄 수 있음    
    - 반면, 본 논문에서 제시한 FeTFT는 Subthreshold region에서도 Linearity를 유지하기 때문에 이 또한 Neuromorphic system에서 큰 이점을 제공함   

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/26.png" width="100%" height="100%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;  

- **AR에 따른 $$G$$ Response**    
  - 본 논문에서는 다양한 AR에 따른 $$G$$ Response를 분석함     
  - Fig.3(c)에서 확인할 수 있듯이, AR이 7:1인 FeTFT는 동일한 동적 범위($$G_{max}$$/$$G_{mix}$$) 내에서 제일 선형성이 높은 $$G$$ Response를 보임     
    - Fig.S(5)를 보면, AR이 4:1, 6:1 FeTFT도 상대적으로 좁은 동적 범위 내에서는 선형적인 $$G$$ Response를 보이긴했지만, 결국 7:1 FeTFT보다는 부족함    
  - Fig.S(6)과 Fig.S(7)은 각각 동일한 Programming 시간($$t_{pgm}$$)에서 AR에 따른 $$G$$ Response와 AR이 7:1일 때 다양한 $$t_{pgm}$$에 다른 $$G$$ Response를 Plot함   

&nbsp;

- **$$\Delta V_{th}$$와 Linear $$G$$ Response**   
  - Fig.S(8)의 경우, 서로 다른 AR을 가진 FeTFT의 Transfer curve를 $$V_th$$에 대해 Normalization을 수행한 것으로 각각의 FeTFT의 curve가 거의 동일한 것이 확인됨    
  - Fig.S(8b)에서는 $$\Delta V_{th}$$를 PGM Pulse의 개수에 따른 함수로 표현하였는데, FeTFT에 PGM Pulse를 인가함에 따라 Transfer curve가 $$\Delta V_{th}$$만큼 left-shift되는 것을 확인 가능하며, 이에 따라 $$I_D$$ 값도 변함     
    - 여기서 주목해야하는 점은 **$$\Delta V_{th}$$에 의한 $$I_D$$의 변화와 PGM Pulse에 의한 $$\Delta V_{th}$$가 서로 상쇄된다면, PGM Pulse 수에 따라 $$I_D$$가 선형적으로 증가함으로써 Linear $$G$$ Response를 유도할 수 있다는 것임**   
  - 이에 본 논문에서는 주어진 동적 범위 내에서 상기한 조건을 만족시키도록 FeTFT의 AR을 엔지니어링함으로써 $$G$$의 선형성을 제어함(Fig.S(8c) 참고)        
    - AR이 4:1인 FeTFT에서는 MW가 좁기 때문에 $$\Delta V_{th}$$가 PGM Pulse에 의해 빠르게 Saturation됨    
    - 반면, AR이 증가하면 $$\Delta V_{th}$$의 Saturation value도 증가함    
    - 결과적으로 AR이 7:1인 FeTFT에서 Lienar한 $$G$$ Response를 추출할 수 있었음   

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/27.png" width="80%" height="80%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;  

- **PGM Pulse의 세기에 따른 $$G$$ Linearity**       
  - Fig.3(d)에서는 200μs의 Pulse width에서 다양한 PGM Pulse의 세기(Amplitude)에 따른 $$G$$ Response를 Plot한 것으로 다양한 Pulse amplitude에서도 높은 선형성을 확인 가능    
  - PGM Voltage가 5V일 때의 동적 범위는 약 53.2로 이는 기존의 다른 강유전체 기반 Synaptic Device보다 높은 수치인데, 특히 PGM Voltage가 4.5V일 때는 70개 이상의 weight level을 높은 선형성과 함께 표현 가능함     
    - Fig.S(9)에서는 각 $$G$$ Response에 대한 Fitting 결과를 표현함    
  - Fig.S(10)에서는 본 논문에서 제시한 FeTFT의 Retention 특성을 나타낸 것으로 FeTFT가 NVM로써 활용될 수 있음을 확인 가능함    

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/28.png" width="80%" height="80%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;  

- **C2C variation 측정**   
  - MFIS 구조의 FeFET은 분균일한 분극(Inhomogeneous Polarization)으로 인해 Channel Conducatance의 불균일성과 $$G$$ Response의 Variation이 야기됨    
  - 반면, MFMIS 구조의 FeTFT는 **Floating Gate의 Metal layer가 강유전층 내의 불균일한 분극을 보정해준다는 점**이 특징임(Fig.4(a) 참고)   
    - **Floating Gate를 통과한 field는 IGZO channel 전체에 균일하게 적용되며 결과적으로 Channel Conductance를 균일하게 만들고 C2C(Cycle-to-Cycle) Variation을 개선시킴**   
  - Fig.4(b)는 C2C variation을 평가하기 위해 Identical PGM Pulse를 5회동안 반복 적용한 FeTFT의 $$G$$ Response를 측정한 것으로 각 $$G$$ Response는 20회의 ERS Pulse를 통해 $$G$$ level을 초기화한 후 측정됨    
    - 측정 결과, 거의 동일한 수준의 $$G$$ Response가 관찰되었으며, C2C variation도 매우 낮은 수준($$\sigma$$ = 0.47%)로 나타난 동시에 높은 선형성도 관측됨    

&nbsp;

### 3-3. Network Simulation    

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/29.png" width="80%" height="80%" alt=""/>
  <p><em></em></p>
</div>

&nbsp; 