`timescale 1ns / 1ps

module MUX_sim();
    reg E;
    reg [1:0]S;
    reg [3:0]A,B,C,D;
    wire [3:0]Y;
    MUX Test(E,S,A,B,C,D,Y);
    initial
    begin 
        A=4'b0001;
        B=4'b0010;
        C=4'b0011;
        D=4'b0100;
        //不工�?
        E=0;S=2'b00;
        #100;
        A=4'b0001;
        B=4'b0010;
        C=4'b0011;
        D=4'b0100;
        E=0;S=2'b01;
        #100;
        A=4'b0001;
        B=4'b0010;
        C=4'b0011;
        D=4'b0100;
        E=0;S=2'b10;
        #100;
        A=4'b0001;
        B=4'b0010;
        C=4'b0011;
        D=4'b0100;
        E=0;S=2'b11;
        #100;
        //工作
        A=4'b0001;
        B=4'b0010;
        C=4'b0011;
        D=4'b0100;
        E=1;S=2'b00;
        #100;
        A=4'b0001;
        B=4'b0010;
        C=4'b0011;
        D=4'b0100;
        E=1;S=2'b01;
        #100;
        A=4'b0001;
        B=4'b0010;
        C=4'b0011;
        D=4'b0100;
        E=1;S=2'b10;
        #100;
        A=4'b0001;
        B=4'b0010;
        C=4'b0011;
        D=4'b0100;
        E=1;S=2'b11;
        #100;
    end
endmodule
