TimeQuest Timing Analyzer report for MEMORY_CONTROL
Thu May 23 11:16:01 2019
Quartus II 64-Bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_MC_clk'
 13. Slow 1200mV 85C Model Hold: 'i_MC_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'i_MC_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'i_MC_clk'
 27. Slow 1200mV 0C Model Hold: 'i_MC_clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'i_MC_clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'i_MC_clk'
 40. Fast 1200mV 0C Model Hold: 'i_MC_clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'i_MC_clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name      ; MEMORY_CONTROL                                     ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F256C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; i_MC_clk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_MC_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 527.7 MHz ; 250.0 MHz       ; i_MC_clk   ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; i_MC_clk ; -0.895 ; -50.817         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; i_MC_clk ; 0.358 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; i_MC_clk ; -3.000 ; -71.000                       ;
+----------+--------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_MC_clk'                                                                                   ;
+--------+----------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.895 ; r_MEM_state[1] ; o_MC_RAM_address[10]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.286      ; 2.176      ;
; -0.875 ; r_MEM_state[1] ; o_MC_RAM_address[5]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.286      ; 2.156      ;
; -0.875 ; r_MEM_state[1] ; o_MC_RAM_address[12]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.286      ; 2.156      ;
; -0.868 ; r_MEM_state[0] ; o_MC_I2C_address[0]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.273      ; 2.136      ;
; -0.868 ; r_MEM_state[0] ; o_MC_I2C_address[1]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.273      ; 2.136      ;
; -0.868 ; r_MEM_state[0] ; o_MC_I2C_address[2]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.273      ; 2.136      ;
; -0.868 ; r_MEM_state[0] ; o_MC_I2C_address[3]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.273      ; 2.136      ;
; -0.864 ; r_MEM_state[0] ; o_MC_GPIO_data[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.267      ; 2.126      ;
; -0.864 ; r_MEM_state[0] ; o_MC_GPIO_data[7]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.267      ; 2.126      ;
; -0.857 ; r_MEM_state[0] ; o_MC_GPIO_data[0]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 2.122      ;
; -0.857 ; r_MEM_state[0] ; o_MC_GPIO_data[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 2.122      ;
; -0.857 ; r_MEM_state[0] ; o_MC_GPIO_data[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 2.122      ;
; -0.857 ; r_MEM_state[0] ; o_MC_GPIO_data[4]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 2.122      ;
; -0.857 ; r_MEM_state[0] ; o_MC_GPIO_data[5]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 2.122      ;
; -0.857 ; r_MEM_state[0] ; o_MC_GPIO_data[6]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 2.122      ;
; -0.834 ; r_MEM_state[1] ; o_MC_RAM_address[4]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.125      ;
; -0.834 ; r_MEM_state[1] ; o_MC_RAM_address[6]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.125      ;
; -0.834 ; r_MEM_state[1] ; o_MC_RAM_address[8]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.125      ;
; -0.834 ; r_MEM_state[1] ; o_MC_RAM_address[9]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.125      ;
; -0.834 ; r_MEM_state[1] ; o_MC_RAM_address[13]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.125      ;
; -0.814 ; r_MEM_state[1] ; o_MC_RAM_address[7]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.291      ; 2.100      ;
; -0.813 ; r_MEM_state[1] ; o_MC_RAM_address[0]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.299      ; 2.107      ;
; -0.813 ; r_MEM_state[1] ; o_MC_RAM_address[1]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.299      ; 2.107      ;
; -0.813 ; r_MEM_state[1] ; o_MC_RAM_address[2]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.299      ; 2.107      ;
; -0.813 ; r_MEM_state[1] ; o_MC_RAM_address[3]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.299      ; 2.107      ;
; -0.813 ; r_MEM_state[1] ; o_MC_RAM_address[11]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.299      ; 2.107      ;
; -0.782 ; r_MEM_state[0] ; o_MC_RAM_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.073      ;
; -0.782 ; r_MEM_state[0] ; o_MC_RAM_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.073      ;
; -0.782 ; r_MEM_state[0] ; o_MC_RAM_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.073      ;
; -0.782 ; r_MEM_state[0] ; o_MC_RAM_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.073      ;
; -0.782 ; r_MEM_state[0] ; o_MC_RAM_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.073      ;
; -0.782 ; r_MEM_state[0] ; o_MC_RAM_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.073      ;
; -0.782 ; r_MEM_state[0] ; o_MC_RAM_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.073      ;
; -0.782 ; r_MEM_state[0] ; o_MC_RAM_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.073      ;
; -0.769 ; r_MEM_state[0] ; o_MC_DISPLAY_data[0]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.295      ; 2.059      ;
; -0.769 ; r_MEM_state[0] ; o_MC_DISPLAY_data[1]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.295      ; 2.059      ;
; -0.769 ; r_MEM_state[0] ; o_MC_DISPLAY_data[2]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.295      ; 2.059      ;
; -0.769 ; r_MEM_state[0] ; o_MC_DISPLAY_data[3]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.295      ; 2.059      ;
; -0.769 ; r_MEM_state[0] ; o_MC_DISPLAY_data[4]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.295      ; 2.059      ;
; -0.769 ; r_MEM_state[0] ; o_MC_DISPLAY_data[5]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.295      ; 2.059      ;
; -0.769 ; r_MEM_state[0] ; o_MC_DISPLAY_data[6]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.295      ; 2.059      ;
; -0.769 ; r_MEM_state[0] ; o_MC_DISPLAY_data[7]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.295      ; 2.059      ;
; -0.760 ; r_MEM_state[0] ; o_MC_RAM_address[10]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.286      ; 2.041      ;
; -0.734 ; r_MEM_state[1] ; o_MC_GPIO_data[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.267      ; 1.996      ;
; -0.734 ; r_MEM_state[1] ; o_MC_GPIO_data[7]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.267      ; 1.996      ;
; -0.729 ; r_MEM_state[1] ; o_MC_GPIO_data[0]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.994      ;
; -0.729 ; r_MEM_state[1] ; o_MC_GPIO_data[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.994      ;
; -0.729 ; r_MEM_state[1] ; o_MC_GPIO_data[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.994      ;
; -0.729 ; r_MEM_state[1] ; o_MC_GPIO_data[4]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.994      ;
; -0.729 ; r_MEM_state[1] ; o_MC_GPIO_data[5]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.994      ;
; -0.729 ; r_MEM_state[1] ; o_MC_GPIO_data[6]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.994      ;
; -0.728 ; r_MEM_state[0] ; o_MC_RAM_address[5]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.286      ; 2.009      ;
; -0.728 ; r_MEM_state[0] ; o_MC_RAM_address[12]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.286      ; 2.009      ;
; -0.688 ; r_MEM_state[0] ; o_MC_I2C_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.269      ; 1.952      ;
; -0.688 ; r_MEM_state[0] ; o_MC_I2C_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.269      ; 1.952      ;
; -0.688 ; r_MEM_state[0] ; o_MC_I2C_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.269      ; 1.952      ;
; -0.688 ; r_MEM_state[0] ; o_MC_I2C_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.269      ; 1.952      ;
; -0.688 ; r_MEM_state[0] ; o_MC_I2C_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.269      ; 1.952      ;
; -0.688 ; r_MEM_state[0] ; o_MC_I2C_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.269      ; 1.952      ;
; -0.688 ; r_MEM_state[0] ; o_MC_I2C_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.269      ; 1.952      ;
; -0.688 ; r_MEM_state[0] ; o_MC_I2C_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.269      ; 1.952      ;
; -0.687 ; r_MEM_state[1] ; o_MC_GPIO_address[0]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.264      ; 1.946      ;
; -0.687 ; r_MEM_state[1] ; o_MC_GPIO_address[1]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.264      ; 1.946      ;
; -0.687 ; r_MEM_state[1] ; o_MC_GPIO_address[2]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.264      ; 1.946      ;
; -0.687 ; r_MEM_state[1] ; o_MC_GPIO_address[3]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.264      ; 1.946      ;
; -0.686 ; r_MEM_state[0] ; o_MC_RAM_address[4]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 1.977      ;
; -0.686 ; r_MEM_state[0] ; o_MC_RAM_address[6]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 1.977      ;
; -0.686 ; r_MEM_state[0] ; o_MC_RAM_address[8]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 1.977      ;
; -0.686 ; r_MEM_state[0] ; o_MC_RAM_address[9]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 1.977      ;
; -0.686 ; r_MEM_state[0] ; o_MC_RAM_address[13]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 1.977      ;
; -0.673 ; r_MEM_state[0] ; o_MC_RAM_address[7]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.291      ; 1.959      ;
; -0.669 ; r_MEM_state[1] ; o_MC_RAM_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 1.960      ;
; -0.669 ; r_MEM_state[1] ; o_MC_RAM_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 1.960      ;
; -0.669 ; r_MEM_state[1] ; o_MC_RAM_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 1.960      ;
; -0.669 ; r_MEM_state[1] ; o_MC_RAM_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 1.960      ;
; -0.669 ; r_MEM_state[1] ; o_MC_RAM_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 1.960      ;
; -0.669 ; r_MEM_state[1] ; o_MC_RAM_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 1.960      ;
; -0.669 ; r_MEM_state[1] ; o_MC_RAM_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 1.960      ;
; -0.669 ; r_MEM_state[1] ; o_MC_RAM_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 1.960      ;
; -0.660 ; r_MEM_state[0] ; o_MC_RAM_address[0]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.299      ; 1.954      ;
; -0.660 ; r_MEM_state[0] ; o_MC_RAM_address[1]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.299      ; 1.954      ;
; -0.660 ; r_MEM_state[0] ; o_MC_RAM_address[2]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.299      ; 1.954      ;
; -0.660 ; r_MEM_state[0] ; o_MC_RAM_address[3]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.299      ; 1.954      ;
; -0.660 ; r_MEM_state[0] ; o_MC_RAM_address[11]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.299      ; 1.954      ;
; -0.657 ; r_MEM_state[1] ; o_MC_DISPLAY_data[0]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.295      ; 1.947      ;
; -0.657 ; r_MEM_state[1] ; o_MC_DISPLAY_data[1]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.295      ; 1.947      ;
; -0.657 ; r_MEM_state[1] ; o_MC_DISPLAY_data[2]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.295      ; 1.947      ;
; -0.657 ; r_MEM_state[1] ; o_MC_DISPLAY_data[3]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.295      ; 1.947      ;
; -0.657 ; r_MEM_state[1] ; o_MC_DISPLAY_data[4]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.295      ; 1.947      ;
; -0.657 ; r_MEM_state[1] ; o_MC_DISPLAY_data[5]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.295      ; 1.947      ;
; -0.657 ; r_MEM_state[1] ; o_MC_DISPLAY_data[6]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.295      ; 1.947      ;
; -0.657 ; r_MEM_state[1] ; o_MC_DISPLAY_data[7]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.295      ; 1.947      ;
; -0.654 ; r_MEM_state[0] ; o_MC_MUX_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.061     ; 1.588      ;
; -0.654 ; r_MEM_state[0] ; o_MC_MUX_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.061     ; 1.588      ;
; -0.654 ; r_MEM_state[0] ; o_MC_MUX_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.061     ; 1.588      ;
; -0.654 ; r_MEM_state[0] ; o_MC_MUX_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.061     ; 1.588      ;
; -0.654 ; r_MEM_state[0] ; o_MC_MUX_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.061     ; 1.588      ;
; -0.654 ; r_MEM_state[0] ; o_MC_MUX_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.061     ; 1.588      ;
; -0.654 ; r_MEM_state[0] ; o_MC_MUX_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.061     ; 1.588      ;
; -0.654 ; r_MEM_state[0] ; o_MC_MUX_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.061     ; 1.588      ;
+--------+----------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_MC_clk'                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; o_MC_I2c_write_enable~reg0     ; o_MC_I2c_write_enable~reg0     ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; o_MC_GPIO_write_enable~reg0    ; o_MC_GPIO_write_enable~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; o_MC_DISPLAY_write_enable~reg0 ; o_MC_DISPLAY_write_enable~reg0 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; o_MC_RAM_write_enable~reg0     ; o_MC_RAM_write_enable~reg0     ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; r_MEM_state[1]                 ; r_MEM_state[1]                 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 0.577      ;
; 0.362 ; r_MEM_state[0]                 ; r_MEM_state[0]                 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 0.580      ;
; 0.821 ; r_MEM_state[0]                 ; o_MC_GPIO_write_enable~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.064      ; 1.042      ;
; 0.823 ; r_MEM_state[0]                 ; o_MC_I2c_write_enable~reg0     ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.064      ; 1.044      ;
; 0.823 ; r_MEM_state[0]                 ; o_MC_RAM_write_enable~reg0     ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.064      ; 1.044      ;
; 0.944 ; r_MEM_state[1]                 ; r_MEM_state[0]                 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 1.162      ;
; 0.990 ; r_MEM_state[0]                 ; r_MEM_state[1]                 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 1.208      ;
; 1.003 ; r_MEM_state[0]                 ; o_MC_DISPLAY_write_enable~reg0 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.064      ; 1.224      ;
; 1.227 ; r_MEM_state[1]                 ; o_MC_MUX_data[0]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 1.445      ;
; 1.227 ; r_MEM_state[1]                 ; o_MC_MUX_data[1]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 1.445      ;
; 1.227 ; r_MEM_state[1]                 ; o_MC_MUX_data[2]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 1.445      ;
; 1.227 ; r_MEM_state[1]                 ; o_MC_MUX_data[3]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 1.445      ;
; 1.227 ; r_MEM_state[1]                 ; o_MC_MUX_data[4]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 1.445      ;
; 1.227 ; r_MEM_state[1]                 ; o_MC_MUX_data[5]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 1.445      ;
; 1.227 ; r_MEM_state[1]                 ; o_MC_MUX_data[6]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 1.445      ;
; 1.227 ; r_MEM_state[1]                 ; o_MC_MUX_data[7]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 1.445      ;
; 1.254 ; r_MEM_state[1]                 ; o_MC_I2C_address[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.409      ; 1.820      ;
; 1.254 ; r_MEM_state[1]                 ; o_MC_I2C_address[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.409      ; 1.820      ;
; 1.254 ; r_MEM_state[1]                 ; o_MC_I2C_address[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.409      ; 1.820      ;
; 1.254 ; r_MEM_state[1]                 ; o_MC_I2C_address[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.409      ; 1.820      ;
; 1.256 ; r_MEM_state[1]                 ; o_MC_I2c_write_enable~reg0     ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.064      ; 1.477      ;
; 1.256 ; r_MEM_state[1]                 ; o_MC_GPIO_write_enable~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.064      ; 1.477      ;
; 1.256 ; r_MEM_state[1]                 ; o_MC_DISPLAY_write_enable~reg0 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.064      ; 1.477      ;
; 1.256 ; r_MEM_state[1]                 ; o_MC_RAM_write_enable~reg0     ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.064      ; 1.477      ;
; 1.267 ; r_MEM_state[1]                 ; o_MC_I2C_data[0]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.405      ; 1.829      ;
; 1.267 ; r_MEM_state[1]                 ; o_MC_I2C_data[1]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.405      ; 1.829      ;
; 1.267 ; r_MEM_state[1]                 ; o_MC_I2C_data[2]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.405      ; 1.829      ;
; 1.267 ; r_MEM_state[1]                 ; o_MC_I2C_data[3]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.405      ; 1.829      ;
; 1.267 ; r_MEM_state[1]                 ; o_MC_I2C_data[4]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.405      ; 1.829      ;
; 1.267 ; r_MEM_state[1]                 ; o_MC_I2C_data[5]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.405      ; 1.829      ;
; 1.267 ; r_MEM_state[1]                 ; o_MC_I2C_data[6]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.405      ; 1.829      ;
; 1.267 ; r_MEM_state[1]                 ; o_MC_I2C_data[7]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.405      ; 1.829      ;
; 1.306 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[0]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.432      ; 1.895      ;
; 1.306 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[1]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.432      ; 1.895      ;
; 1.306 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[2]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.432      ; 1.895      ;
; 1.306 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[3]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.432      ; 1.895      ;
; 1.306 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[4]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.432      ; 1.895      ;
; 1.306 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[5]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.432      ; 1.895      ;
; 1.306 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[6]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.432      ; 1.895      ;
; 1.306 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[7]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.432      ; 1.895      ;
; 1.318 ; r_MEM_state[1]                 ; o_MC_RAM_data[0]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.434      ; 1.909      ;
; 1.318 ; r_MEM_state[1]                 ; o_MC_RAM_data[1]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.434      ; 1.909      ;
; 1.318 ; r_MEM_state[1]                 ; o_MC_RAM_data[2]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.434      ; 1.909      ;
; 1.318 ; r_MEM_state[1]                 ; o_MC_RAM_data[3]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.434      ; 1.909      ;
; 1.318 ; r_MEM_state[1]                 ; o_MC_RAM_data[4]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.434      ; 1.909      ;
; 1.318 ; r_MEM_state[1]                 ; o_MC_RAM_data[5]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.434      ; 1.909      ;
; 1.318 ; r_MEM_state[1]                 ; o_MC_RAM_data[6]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.434      ; 1.909      ;
; 1.318 ; r_MEM_state[1]                 ; o_MC_RAM_data[7]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.434      ; 1.909      ;
; 1.324 ; r_MEM_state[0]                 ; o_MC_GPIO_address[0]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.400      ; 1.881      ;
; 1.324 ; r_MEM_state[0]                 ; o_MC_GPIO_address[1]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.400      ; 1.881      ;
; 1.324 ; r_MEM_state[0]                 ; o_MC_GPIO_address[2]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.400      ; 1.881      ;
; 1.324 ; r_MEM_state[0]                 ; o_MC_GPIO_address[3]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.400      ; 1.881      ;
; 1.347 ; r_MEM_state[0]                 ; o_MC_RAM_address[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.437      ; 1.941      ;
; 1.347 ; r_MEM_state[0]                 ; o_MC_RAM_address[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.437      ; 1.941      ;
; 1.347 ; r_MEM_state[0]                 ; o_MC_RAM_address[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.437      ; 1.941      ;
; 1.347 ; r_MEM_state[0]                 ; o_MC_RAM_address[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.437      ; 1.941      ;
; 1.347 ; r_MEM_state[0]                 ; o_MC_RAM_address[11]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.437      ; 1.941      ;
; 1.347 ; r_MEM_state[0]                 ; o_MC_MUX_data[0]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 1.565      ;
; 1.347 ; r_MEM_state[0]                 ; o_MC_MUX_data[1]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 1.565      ;
; 1.347 ; r_MEM_state[0]                 ; o_MC_MUX_data[2]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 1.565      ;
; 1.347 ; r_MEM_state[0]                 ; o_MC_MUX_data[3]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 1.565      ;
; 1.347 ; r_MEM_state[0]                 ; o_MC_MUX_data[4]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 1.565      ;
; 1.347 ; r_MEM_state[0]                 ; o_MC_MUX_data[5]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 1.565      ;
; 1.347 ; r_MEM_state[0]                 ; o_MC_MUX_data[6]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 1.565      ;
; 1.347 ; r_MEM_state[0]                 ; o_MC_MUX_data[7]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.061      ; 1.565      ;
; 1.349 ; r_MEM_state[0]                 ; o_MC_RAM_address[7]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.428      ; 1.934      ;
; 1.361 ; r_MEM_state[0]                 ; o_MC_I2C_data[0]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.405      ; 1.923      ;
; 1.361 ; r_MEM_state[0]                 ; o_MC_I2C_data[1]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.405      ; 1.923      ;
; 1.361 ; r_MEM_state[0]                 ; o_MC_I2C_data[2]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.405      ; 1.923      ;
; 1.361 ; r_MEM_state[0]                 ; o_MC_I2C_data[3]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.405      ; 1.923      ;
; 1.361 ; r_MEM_state[0]                 ; o_MC_I2C_data[4]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.405      ; 1.923      ;
; 1.361 ; r_MEM_state[0]                 ; o_MC_I2C_data[5]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.405      ; 1.923      ;
; 1.361 ; r_MEM_state[0]                 ; o_MC_I2C_data[6]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.405      ; 1.923      ;
; 1.361 ; r_MEM_state[0]                 ; o_MC_I2C_data[7]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.405      ; 1.923      ;
; 1.368 ; r_MEM_state[0]                 ; o_MC_RAM_address[4]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.433      ; 1.958      ;
; 1.368 ; r_MEM_state[0]                 ; o_MC_RAM_address[6]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.433      ; 1.958      ;
; 1.368 ; r_MEM_state[0]                 ; o_MC_RAM_address[8]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.433      ; 1.958      ;
; 1.368 ; r_MEM_state[0]                 ; o_MC_RAM_address[9]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.433      ; 1.958      ;
; 1.368 ; r_MEM_state[0]                 ; o_MC_RAM_address[13]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.433      ; 1.958      ;
; 1.394 ; r_MEM_state[1]                 ; o_MC_GPIO_data[0]~reg0         ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 1.957      ;
; 1.394 ; r_MEM_state[1]                 ; o_MC_GPIO_data[2]~reg0         ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 1.957      ;
; 1.394 ; r_MEM_state[1]                 ; o_MC_GPIO_data[3]~reg0         ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 1.957      ;
; 1.394 ; r_MEM_state[1]                 ; o_MC_GPIO_data[4]~reg0         ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 1.957      ;
; 1.394 ; r_MEM_state[1]                 ; o_MC_GPIO_data[5]~reg0         ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 1.957      ;
; 1.394 ; r_MEM_state[1]                 ; o_MC_GPIO_data[6]~reg0         ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 1.957      ;
; 1.394 ; r_MEM_state[1]                 ; o_MC_GPIO_address[0]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.400      ; 1.951      ;
; 1.394 ; r_MEM_state[1]                 ; o_MC_GPIO_address[1]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.400      ; 1.951      ;
; 1.394 ; r_MEM_state[1]                 ; o_MC_GPIO_address[2]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.400      ; 1.951      ;
; 1.394 ; r_MEM_state[1]                 ; o_MC_GPIO_address[3]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.400      ; 1.951      ;
; 1.400 ; r_MEM_state[1]                 ; o_MC_GPIO_data[1]~reg0         ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.403      ; 1.960      ;
; 1.400 ; r_MEM_state[1]                 ; o_MC_GPIO_data[7]~reg0         ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.403      ; 1.960      ;
; 1.408 ; r_MEM_state[0]                 ; o_MC_RAM_address[5]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.423      ; 1.988      ;
; 1.408 ; r_MEM_state[0]                 ; o_MC_RAM_address[12]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.423      ; 1.988      ;
; 1.427 ; r_MEM_state[0]                 ; o_MC_RAM_address[10]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.423      ; 2.007      ;
; 1.435 ; r_MEM_state[0]                 ; o_MC_DISPLAY_data[0]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.432      ; 2.024      ;
; 1.435 ; r_MEM_state[0]                 ; o_MC_DISPLAY_data[1]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.432      ; 2.024      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_MC_clk'                                                             ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_MC_clk ; Rise       ; i_MC_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[0]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[1]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[2]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[3]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[4]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[5]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[6]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[7]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_write_enable~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[0]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[1]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[2]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[3]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[0]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[1]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[2]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[3]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[4]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[5]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[6]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[7]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_write_enable~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[3]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[4]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[5]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[6]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[7]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2c_write_enable~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[4]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[5]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[6]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[7]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[10]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[11]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[12]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[13]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[3]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[4]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[5]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[6]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[7]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[8]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[9]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[4]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[5]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[6]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[7]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_write_enable~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; r_MEM_state[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; r_MEM_state[1]                 ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[0]~reg0       ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[11]~reg0      ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[13]~reg0      ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[1]~reg0       ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[2]~reg0       ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[3]~reg0       ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[4]~reg0       ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[6]~reg0       ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[8]~reg0       ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[9]~reg0       ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[0]~reg0          ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[1]~reg0          ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[2]~reg0          ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[3]~reg0          ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[4]~reg0          ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[5]~reg0          ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[6]~reg0          ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[7]~reg0          ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[10]~reg0      ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[7]~reg0       ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[0]~reg0      ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[1]~reg0      ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[2]~reg0      ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[3]~reg0      ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[4]~reg0      ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[5]~reg0      ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[6]~reg0      ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[7]~reg0      ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[12]~reg0      ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[5]~reg0       ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_I2C_data[0]~reg0          ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_MC_GPIO_data[*]  ; i_MC_clk   ; 2.282  ; 2.818  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[0] ; i_MC_clk   ; 1.867  ; 2.296  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[1] ; i_MC_clk   ; 1.850  ; 2.367  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[2] ; i_MC_clk   ; 2.025  ; 2.512  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[3] ; i_MC_clk   ; 2.275  ; 2.757  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[4] ; i_MC_clk   ; 1.764  ; 2.224  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[5] ; i_MC_clk   ; 1.859  ; 2.297  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[6] ; i_MC_clk   ; 2.270  ; 2.818  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[7] ; i_MC_clk   ; 2.282  ; 2.775  ; Rise       ; i_MC_clk        ;
; i_MC_I2C_data[*]   ; i_MC_clk   ; 2.274  ; 2.797  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[0]  ; i_MC_clk   ; 1.557  ; 1.954  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[1]  ; i_MC_clk   ; 2.274  ; 2.797  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[2]  ; i_MC_clk   ; 1.950  ; 2.453  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[3]  ; i_MC_clk   ; 1.841  ; 2.323  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[4]  ; i_MC_clk   ; 1.908  ; 2.470  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[5]  ; i_MC_clk   ; 0.356  ; 0.445  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[6]  ; i_MC_clk   ; 2.054  ; 2.574  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[7]  ; i_MC_clk   ; 1.925  ; 2.349  ; Rise       ; i_MC_clk        ;
; i_MC_RAM_data[*]   ; i_MC_clk   ; 2.137  ; 2.658  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[0]  ; i_MC_clk   ; 1.925  ; 2.389  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[1]  ; i_MC_clk   ; 2.094  ; 2.602  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[2]  ; i_MC_clk   ; 1.960  ; 2.425  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[3]  ; i_MC_clk   ; 1.706  ; 2.154  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[4]  ; i_MC_clk   ; 1.992  ; 2.456  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[5]  ; i_MC_clk   ; 0.158  ; 0.266  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[6]  ; i_MC_clk   ; 2.134  ; 2.657  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[7]  ; i_MC_clk   ; 2.137  ; 2.658  ; Rise       ; i_MC_clk        ;
; i_MC_address[*]    ; i_MC_clk   ; 3.404  ; 3.850  ; Rise       ; i_MC_clk        ;
;  i_MC_address[0]   ; i_MC_clk   ; 1.690  ; 2.121  ; Rise       ; i_MC_clk        ;
;  i_MC_address[1]   ; i_MC_clk   ; 1.868  ; 2.304  ; Rise       ; i_MC_clk        ;
;  i_MC_address[2]   ; i_MC_clk   ; 1.281  ; 1.681  ; Rise       ; i_MC_clk        ;
;  i_MC_address[3]   ; i_MC_clk   ; 1.806  ; 2.268  ; Rise       ; i_MC_clk        ;
;  i_MC_address[4]   ; i_MC_clk   ; 1.642  ; 2.106  ; Rise       ; i_MC_clk        ;
;  i_MC_address[5]   ; i_MC_clk   ; 1.510  ; 1.947  ; Rise       ; i_MC_clk        ;
;  i_MC_address[6]   ; i_MC_clk   ; 1.436  ; 1.890  ; Rise       ; i_MC_clk        ;
;  i_MC_address[7]   ; i_MC_clk   ; 1.882  ; 2.338  ; Rise       ; i_MC_clk        ;
;  i_MC_address[8]   ; i_MC_clk   ; 1.762  ; 2.245  ; Rise       ; i_MC_clk        ;
;  i_MC_address[9]   ; i_MC_clk   ; 1.856  ; 2.372  ; Rise       ; i_MC_clk        ;
;  i_MC_address[10]  ; i_MC_clk   ; 1.411  ; 1.859  ; Rise       ; i_MC_clk        ;
;  i_MC_address[11]  ; i_MC_clk   ; -0.779 ; -0.636 ; Rise       ; i_MC_clk        ;
;  i_MC_address[12]  ; i_MC_clk   ; -0.924 ; -0.772 ; Rise       ; i_MC_clk        ;
;  i_MC_address[13]  ; i_MC_clk   ; 1.648  ; 2.099  ; Rise       ; i_MC_clk        ;
;  i_MC_address[14]  ; i_MC_clk   ; 3.404  ; 3.850  ; Rise       ; i_MC_clk        ;
;  i_MC_address[15]  ; i_MC_clk   ; 3.360  ; 3.777  ; Rise       ; i_MC_clk        ;
; i_MC_data[*]       ; i_MC_clk   ; 1.923  ; 2.419  ; Rise       ; i_MC_clk        ;
;  i_MC_data[0]      ; i_MC_clk   ; 1.460  ; 1.901  ; Rise       ; i_MC_clk        ;
;  i_MC_data[1]      ; i_MC_clk   ; -0.696 ; -0.563 ; Rise       ; i_MC_clk        ;
;  i_MC_data[2]      ; i_MC_clk   ; -0.714 ; -0.586 ; Rise       ; i_MC_clk        ;
;  i_MC_data[3]      ; i_MC_clk   ; 1.575  ; 2.030  ; Rise       ; i_MC_clk        ;
;  i_MC_data[4]      ; i_MC_clk   ; 1.923  ; 2.419  ; Rise       ; i_MC_clk        ;
;  i_MC_data[5]      ; i_MC_clk   ; 1.671  ; 2.142  ; Rise       ; i_MC_clk        ;
;  i_MC_data[6]      ; i_MC_clk   ; 1.660  ; 2.123  ; Rise       ; i_MC_clk        ;
;  i_MC_data[7]      ; i_MC_clk   ; 1.872  ; 2.385  ; Rise       ; i_MC_clk        ;
; i_MC_enable        ; i_MC_clk   ; 2.002  ; 2.523  ; Rise       ; i_MC_clk        ;
; i_MC_write_enable  ; i_MC_clk   ; 3.227  ; 3.632  ; Rise       ; i_MC_clk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_MC_GPIO_data[*]  ; i_MC_clk   ; -1.383 ; -1.822 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[0] ; i_MC_clk   ; -1.436 ; -1.827 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[1] ; i_MC_clk   ; -1.415 ; -1.893 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[2] ; i_MC_clk   ; -1.584 ; -2.032 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[3] ; i_MC_clk   ; -1.824 ; -2.267 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[4] ; i_MC_clk   ; -1.383 ; -1.822 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[5] ; i_MC_clk   ; -1.479 ; -1.894 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[6] ; i_MC_clk   ; -1.819 ; -2.326 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[7] ; i_MC_clk   ; -1.830 ; -2.284 ; Rise       ; i_MC_clk        ;
; i_MC_I2C_data[*]   ; i_MC_clk   ; 0.011  ; -0.063 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[0]  ; i_MC_clk   ; -1.189 ; -1.564 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[1]  ; i_MC_clk   ; -1.877 ; -2.374 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[2]  ; i_MC_clk   ; -1.561 ; -2.042 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[3]  ; i_MC_clk   ; -1.456 ; -1.916 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[4]  ; i_MC_clk   ; -1.471 ; -2.000 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[5]  ; i_MC_clk   ; 0.011  ; -0.063 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[6]  ; i_MC_clk   ; -1.660 ; -2.157 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[7]  ; i_MC_clk   ; -1.541 ; -1.943 ; Rise       ; i_MC_clk        ;
; i_MC_RAM_data[*]   ; i_MC_clk   ; 0.140  ; 0.029  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[0]  ; i_MC_clk   ; -1.549 ; -2.002 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[1]  ; i_MC_clk   ; -1.710 ; -2.206 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[2]  ; i_MC_clk   ; -1.582 ; -2.037 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[3]  ; i_MC_clk   ; -1.338 ; -1.776 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[4]  ; i_MC_clk   ; -1.614 ; -2.066 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[5]  ; i_MC_clk   ; 0.140  ; 0.029  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[6]  ; i_MC_clk   ; -1.749 ; -2.258 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[7]  ; i_MC_clk   ; -1.752 ; -2.260 ; Rise       ; i_MC_clk        ;
; i_MC_address[*]    ; i_MC_clk   ; 1.216  ; 1.074  ; Rise       ; i_MC_clk        ;
;  i_MC_address[0]   ; i_MC_clk   ; -1.142 ; -1.558 ; Rise       ; i_MC_clk        ;
;  i_MC_address[1]   ; i_MC_clk   ; -1.140 ; -1.560 ; Rise       ; i_MC_clk        ;
;  i_MC_address[2]   ; i_MC_clk   ; -0.843 ; -1.212 ; Rise       ; i_MC_clk        ;
;  i_MC_address[3]   ; i_MC_clk   ; -1.186 ; -1.621 ; Rise       ; i_MC_clk        ;
;  i_MC_address[4]   ; i_MC_clk   ; -1.241 ; -1.681 ; Rise       ; i_MC_clk        ;
;  i_MC_address[5]   ; i_MC_clk   ; -1.115 ; -1.529 ; Rise       ; i_MC_clk        ;
;  i_MC_address[6]   ; i_MC_clk   ; -1.038 ; -1.471 ; Rise       ; i_MC_clk        ;
;  i_MC_address[7]   ; i_MC_clk   ; -1.483 ; -1.925 ; Rise       ; i_MC_clk        ;
;  i_MC_address[8]   ; i_MC_clk   ; -1.356 ; -1.814 ; Rise       ; i_MC_clk        ;
;  i_MC_address[9]   ; i_MC_clk   ; -1.453 ; -1.956 ; Rise       ; i_MC_clk        ;
;  i_MC_address[10]  ; i_MC_clk   ; -1.013 ; -1.441 ; Rise       ; i_MC_clk        ;
;  i_MC_address[11]  ; i_MC_clk   ; 1.067  ; 0.923  ; Rise       ; i_MC_clk        ;
;  i_MC_address[12]  ; i_MC_clk   ; 1.216  ; 1.074  ; Rise       ; i_MC_clk        ;
;  i_MC_address[13]  ; i_MC_clk   ; -1.246 ; -1.674 ; Rise       ; i_MC_clk        ;
;  i_MC_address[14]  ; i_MC_clk   ; -1.695 ; -2.120 ; Rise       ; i_MC_clk        ;
;  i_MC_address[15]  ; i_MC_clk   ; -1.645 ; -2.059 ; Rise       ; i_MC_clk        ;
; i_MC_data[*]       ; i_MC_clk   ; 1.157  ; 1.024  ; Rise       ; i_MC_clk        ;
;  i_MC_data[0]      ; i_MC_clk   ; -0.833 ; -1.288 ; Rise       ; i_MC_clk        ;
;  i_MC_data[1]      ; i_MC_clk   ; 1.047  ; 0.904  ; Rise       ; i_MC_clk        ;
;  i_MC_data[2]      ; i_MC_clk   ; 1.157  ; 1.024  ; Rise       ; i_MC_clk        ;
;  i_MC_data[3]      ; i_MC_clk   ; -0.824 ; -1.283 ; Rise       ; i_MC_clk        ;
;  i_MC_data[4]      ; i_MC_clk   ; -1.257 ; -1.728 ; Rise       ; i_MC_clk        ;
;  i_MC_data[5]      ; i_MC_clk   ; -1.202 ; -1.679 ; Rise       ; i_MC_clk        ;
;  i_MC_data[6]      ; i_MC_clk   ; -1.163 ; -1.596 ; Rise       ; i_MC_clk        ;
;  i_MC_data[7]      ; i_MC_clk   ; -1.260 ; -1.761 ; Rise       ; i_MC_clk        ;
; i_MC_enable        ; i_MC_clk   ; -1.610 ; -2.106 ; Rise       ; i_MC_clk        ;
; i_MC_write_enable  ; i_MC_clk   ; -1.380 ; -1.793 ; Rise       ; i_MC_clk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; o_MC_DISPLAY_data[*]      ; i_MC_clk   ; 6.984 ; 7.047 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[0]     ; i_MC_clk   ; 6.211 ; 6.211 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[1]     ; i_MC_clk   ; 6.463 ; 6.494 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[2]     ; i_MC_clk   ; 6.984 ; 7.047 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[3]     ; i_MC_clk   ; 6.303 ; 6.309 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[4]     ; i_MC_clk   ; 6.548 ; 6.612 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[5]     ; i_MC_clk   ; 5.857 ; 5.851 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[6]     ; i_MC_clk   ; 6.297 ; 6.353 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[7]     ; i_MC_clk   ; 6.112 ; 6.113 ; Rise       ; i_MC_clk        ;
; o_MC_DISPLAY_write_enable ; i_MC_clk   ; 6.101 ; 6.128 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_address[*]      ; i_MC_clk   ; 8.560 ; 8.772 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[0]     ; i_MC_clk   ; 7.280 ; 7.319 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[1]     ; i_MC_clk   ; 6.414 ; 6.448 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[2]     ; i_MC_clk   ; 8.560 ; 8.772 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[3]     ; i_MC_clk   ; 6.494 ; 6.528 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_data[*]         ; i_MC_clk   ; 7.253 ; 7.362 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[0]        ; i_MC_clk   ; 6.462 ; 6.525 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[1]        ; i_MC_clk   ; 6.478 ; 6.517 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[2]        ; i_MC_clk   ; 6.388 ; 6.405 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[3]        ; i_MC_clk   ; 6.480 ; 6.531 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[4]        ; i_MC_clk   ; 7.253 ; 7.362 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[5]        ; i_MC_clk   ; 6.901 ; 6.961 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[6]        ; i_MC_clk   ; 7.192 ; 7.333 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[7]        ; i_MC_clk   ; 6.466 ; 6.504 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_write_enable    ; i_MC_clk   ; 6.316 ; 6.369 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_address[*]       ; i_MC_clk   ; 7.467 ; 7.639 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[0]      ; i_MC_clk   ; 7.467 ; 7.639 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[1]      ; i_MC_clk   ; 6.527 ; 6.559 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[2]      ; i_MC_clk   ; 6.078 ; 6.084 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[3]      ; i_MC_clk   ; 5.967 ; 6.022 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_data[*]          ; i_MC_clk   ; 7.201 ; 7.241 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[0]         ; i_MC_clk   ; 7.201 ; 7.241 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[1]         ; i_MC_clk   ; 6.824 ; 6.837 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[2]         ; i_MC_clk   ; 6.219 ; 6.269 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[3]         ; i_MC_clk   ; 6.525 ; 6.623 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[4]         ; i_MC_clk   ; 6.360 ; 6.414 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[5]         ; i_MC_clk   ; 6.748 ; 6.806 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[6]         ; i_MC_clk   ; 6.883 ; 6.952 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[7]         ; i_MC_clk   ; 6.444 ; 6.464 ; Rise       ; i_MC_clk        ;
; o_MC_I2c_write_enable     ; i_MC_clk   ; 5.949 ; 5.969 ; Rise       ; i_MC_clk        ;
; o_MC_MEM_state[*]         ; i_MC_clk   ; 6.528 ; 6.537 ; Rise       ; i_MC_clk        ;
;  o_MC_MEM_state[0]        ; i_MC_clk   ; 6.040 ; 6.040 ; Rise       ; i_MC_clk        ;
;  o_MC_MEM_state[1]        ; i_MC_clk   ; 6.528 ; 6.537 ; Rise       ; i_MC_clk        ;
; o_MC_MUX_data[*]          ; i_MC_clk   ; 7.000 ; 7.198 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[0]         ; i_MC_clk   ; 7.000 ; 7.198 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[1]         ; i_MC_clk   ; 6.880 ; 6.935 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[2]         ; i_MC_clk   ; 6.876 ; 6.943 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[3]         ; i_MC_clk   ; 5.812 ; 5.860 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[4]         ; i_MC_clk   ; 6.228 ; 6.282 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[5]         ; i_MC_clk   ; 6.038 ; 6.082 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[6]         ; i_MC_clk   ; 6.295 ; 6.358 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[7]         ; i_MC_clk   ; 6.509 ; 6.545 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_address[*]       ; i_MC_clk   ; 8.436 ; 8.682 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[0]      ; i_MC_clk   ; 6.292 ; 6.352 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[1]      ; i_MC_clk   ; 6.364 ; 6.420 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[2]      ; i_MC_clk   ; 7.726 ; 7.908 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[3]      ; i_MC_clk   ; 7.418 ; 7.546 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[4]      ; i_MC_clk   ; 7.464 ; 7.535 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[5]      ; i_MC_clk   ; 6.741 ; 6.815 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[6]      ; i_MC_clk   ; 8.436 ; 8.682 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[7]      ; i_MC_clk   ; 6.419 ; 6.438 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[8]      ; i_MC_clk   ; 6.179 ; 6.229 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[9]      ; i_MC_clk   ; 6.925 ; 7.048 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[10]     ; i_MC_clk   ; 7.001 ; 7.060 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[11]     ; i_MC_clk   ; 6.895 ; 6.955 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[12]     ; i_MC_clk   ; 7.825 ; 8.037 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[13]     ; i_MC_clk   ; 6.680 ; 6.696 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_data[*]          ; i_MC_clk   ; 7.447 ; 7.585 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[0]         ; i_MC_clk   ; 6.337 ; 6.363 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[1]         ; i_MC_clk   ; 6.402 ; 6.444 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[2]         ; i_MC_clk   ; 6.174 ; 6.216 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[3]         ; i_MC_clk   ; 6.225 ; 6.279 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[4]         ; i_MC_clk   ; 6.982 ; 7.052 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[5]         ; i_MC_clk   ; 6.676 ; 6.726 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[6]         ; i_MC_clk   ; 7.447 ; 7.585 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[7]         ; i_MC_clk   ; 7.070 ; 7.076 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_write_enable     ; i_MC_clk   ; 5.823 ; 5.845 ; Rise       ; i_MC_clk        ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; o_MC_DISPLAY_data[*]      ; i_MC_clk   ; 5.724 ; 5.717 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[0]     ; i_MC_clk   ; 6.071 ; 6.071 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[1]     ; i_MC_clk   ; 6.313 ; 6.343 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[2]     ; i_MC_clk   ; 6.807 ; 6.866 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[3]     ; i_MC_clk   ; 6.153 ; 6.157 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[4]     ; i_MC_clk   ; 6.388 ; 6.448 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[5]     ; i_MC_clk   ; 5.724 ; 5.717 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[6]     ; i_MC_clk   ; 6.153 ; 6.207 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[7]     ; i_MC_clk   ; 5.970 ; 5.969 ; Rise       ; i_MC_clk        ;
; o_MC_DISPLAY_write_enable ; i_MC_clk   ; 5.965 ; 5.990 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_address[*]      ; i_MC_clk   ; 6.267 ; 6.299 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[0]     ; i_MC_clk   ; 7.091 ; 7.127 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[1]     ; i_MC_clk   ; 6.267 ; 6.299 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[2]     ; i_MC_clk   ; 8.371 ; 8.578 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[3]     ; i_MC_clk   ; 6.343 ; 6.375 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_data[*]         ; i_MC_clk   ; 6.235 ; 6.249 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[0]        ; i_MC_clk   ; 6.306 ; 6.365 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[1]        ; i_MC_clk   ; 6.327 ; 6.365 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[2]        ; i_MC_clk   ; 6.235 ; 6.249 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[3]        ; i_MC_clk   ; 6.323 ; 6.370 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[4]        ; i_MC_clk   ; 7.066 ; 7.168 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[5]        ; i_MC_clk   ; 6.727 ; 6.783 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[6]        ; i_MC_clk   ; 7.059 ; 7.197 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[7]        ; i_MC_clk   ; 6.317 ; 6.352 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_write_enable    ; i_MC_clk   ; 6.165 ; 6.214 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_address[*]       ; i_MC_clk   ; 5.831 ; 5.882 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[0]      ; i_MC_clk   ; 7.325 ; 7.494 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[1]      ; i_MC_clk   ; 6.375 ; 6.406 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[2]      ; i_MC_clk   ; 5.937 ; 5.941 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[3]      ; i_MC_clk   ; 5.831 ; 5.882 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_data[*]          ; i_MC_clk   ; 6.073 ; 6.119 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[0]         ; i_MC_clk   ; 7.022 ; 7.059 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[1]         ; i_MC_clk   ; 6.653 ; 6.663 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[2]         ; i_MC_clk   ; 6.073 ; 6.119 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[3]         ; i_MC_clk   ; 6.367 ; 6.459 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[4]         ; i_MC_clk   ; 6.208 ; 6.258 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[5]         ; i_MC_clk   ; 6.581 ; 6.634 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[6]         ; i_MC_clk   ; 6.710 ; 6.775 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[7]         ; i_MC_clk   ; 6.289 ; 6.306 ; Rise       ; i_MC_clk        ;
; o_MC_I2c_write_enable     ; i_MC_clk   ; 5.816 ; 5.834 ; Rise       ; i_MC_clk        ;
; o_MC_MEM_state[*]         ; i_MC_clk   ; 5.908 ; 5.907 ; Rise       ; i_MC_clk        ;
;  o_MC_MEM_state[0]        ; i_MC_clk   ; 5.908 ; 5.907 ; Rise       ; i_MC_clk        ;
;  o_MC_MEM_state[1]        ; i_MC_clk   ; 6.373 ; 6.380 ; Rise       ; i_MC_clk        ;
; o_MC_MUX_data[*]          ; i_MC_clk   ; 5.682 ; 5.727 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[0]         ; i_MC_clk   ; 6.829 ; 7.019 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[1]         ; i_MC_clk   ; 6.707 ; 6.758 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[2]         ; i_MC_clk   ; 6.703 ; 6.765 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[3]         ; i_MC_clk   ; 5.682 ; 5.727 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[4]         ; i_MC_clk   ; 6.081 ; 6.131 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[5]         ; i_MC_clk   ; 5.899 ; 5.940 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[6]         ; i_MC_clk   ; 6.146 ; 6.204 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[7]         ; i_MC_clk   ; 6.352 ; 6.384 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_address[*]       ; i_MC_clk   ; 6.034 ; 6.080 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[0]      ; i_MC_clk   ; 6.142 ; 6.198 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[1]      ; i_MC_clk   ; 6.217 ; 6.271 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[2]      ; i_MC_clk   ; 7.573 ; 7.752 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[3]      ; i_MC_clk   ; 7.274 ; 7.399 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[4]      ; i_MC_clk   ; 7.268 ; 7.334 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[5]      ; i_MC_clk   ; 6.573 ; 6.643 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[6]      ; i_MC_clk   ; 8.254 ; 8.492 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[7]      ; i_MC_clk   ; 6.271 ; 6.289 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[8]      ; i_MC_clk   ; 6.034 ; 6.080 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[9]      ; i_MC_clk   ; 6.751 ; 6.867 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[10]     ; i_MC_clk   ; 6.823 ; 6.877 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[11]     ; i_MC_clk   ; 6.721 ; 6.776 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[12]     ; i_MC_clk   ; 7.669 ; 7.876 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[13]     ; i_MC_clk   ; 6.516 ; 6.529 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_data[*]          ; i_MC_clk   ; 6.029 ; 6.067 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[0]         ; i_MC_clk   ; 6.185 ; 6.208 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[1]         ; i_MC_clk   ; 6.247 ; 6.286 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[2]         ; i_MC_clk   ; 6.029 ; 6.067 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[3]         ; i_MC_clk   ; 6.077 ; 6.127 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[4]         ; i_MC_clk   ; 6.805 ; 6.869 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[5]         ; i_MC_clk   ; 6.511 ; 6.557 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[6]         ; i_MC_clk   ; 7.305 ; 7.442 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[7]         ; i_MC_clk   ; 6.888 ; 6.892 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_write_enable     ; i_MC_clk   ; 5.698 ; 5.719 ; Rise       ; i_MC_clk        ;
+---------------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 581.73 MHz ; 250.0 MHz       ; i_MC_clk   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; i_MC_clk ; -0.719 ; -38.964        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; i_MC_clk ; 0.312 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; i_MC_clk ; -3.000 ; -71.000                      ;
+----------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_MC_clk'                                                                                    ;
+--------+----------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.719 ; r_MEM_state[1] ; o_MC_RAM_address[10]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.262      ; 1.976      ;
; -0.701 ; r_MEM_state[1] ; o_MC_RAM_address[5]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.262      ; 1.958      ;
; -0.701 ; r_MEM_state[1] ; o_MC_RAM_address[12]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.262      ; 1.958      ;
; -0.683 ; r_MEM_state[0] ; o_MC_I2C_address[0]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.248      ; 1.926      ;
; -0.683 ; r_MEM_state[0] ; o_MC_I2C_address[1]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.248      ; 1.926      ;
; -0.683 ; r_MEM_state[0] ; o_MC_I2C_address[2]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.248      ; 1.926      ;
; -0.683 ; r_MEM_state[0] ; o_MC_I2C_address[3]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.248      ; 1.926      ;
; -0.678 ; r_MEM_state[0] ; o_MC_GPIO_data[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.242      ; 1.915      ;
; -0.678 ; r_MEM_state[0] ; o_MC_GPIO_data[7]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.242      ; 1.915      ;
; -0.666 ; r_MEM_state[0] ; o_MC_GPIO_data[0]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.906      ;
; -0.666 ; r_MEM_state[0] ; o_MC_GPIO_data[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.906      ;
; -0.666 ; r_MEM_state[0] ; o_MC_GPIO_data[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.906      ;
; -0.666 ; r_MEM_state[0] ; o_MC_GPIO_data[4]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.906      ;
; -0.666 ; r_MEM_state[0] ; o_MC_GPIO_data[5]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.906      ;
; -0.666 ; r_MEM_state[0] ; o_MC_GPIO_data[6]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.906      ;
; -0.661 ; r_MEM_state[1] ; o_MC_RAM_address[4]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.926      ;
; -0.661 ; r_MEM_state[1] ; o_MC_RAM_address[6]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.926      ;
; -0.661 ; r_MEM_state[1] ; o_MC_RAM_address[8]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.926      ;
; -0.661 ; r_MEM_state[1] ; o_MC_RAM_address[9]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.926      ;
; -0.661 ; r_MEM_state[1] ; o_MC_RAM_address[13]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.926      ;
; -0.645 ; r_MEM_state[1] ; o_MC_RAM_address[7]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.266      ; 1.906      ;
; -0.638 ; r_MEM_state[1] ; o_MC_RAM_address[0]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.273      ; 1.906      ;
; -0.638 ; r_MEM_state[1] ; o_MC_RAM_address[1]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.273      ; 1.906      ;
; -0.638 ; r_MEM_state[1] ; o_MC_RAM_address[2]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.273      ; 1.906      ;
; -0.638 ; r_MEM_state[1] ; o_MC_RAM_address[3]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.273      ; 1.906      ;
; -0.638 ; r_MEM_state[1] ; o_MC_RAM_address[11]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.273      ; 1.906      ;
; -0.597 ; r_MEM_state[0] ; o_MC_RAM_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.862      ;
; -0.597 ; r_MEM_state[0] ; o_MC_RAM_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.862      ;
; -0.597 ; r_MEM_state[0] ; o_MC_RAM_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.862      ;
; -0.597 ; r_MEM_state[0] ; o_MC_RAM_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.862      ;
; -0.597 ; r_MEM_state[0] ; o_MC_RAM_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.862      ;
; -0.597 ; r_MEM_state[0] ; o_MC_RAM_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.862      ;
; -0.597 ; r_MEM_state[0] ; o_MC_RAM_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.862      ;
; -0.597 ; r_MEM_state[0] ; o_MC_RAM_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.862      ;
; -0.589 ; r_MEM_state[0] ; o_MC_DISPLAY_data[0]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.854      ;
; -0.589 ; r_MEM_state[0] ; o_MC_DISPLAY_data[1]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.854      ;
; -0.589 ; r_MEM_state[0] ; o_MC_DISPLAY_data[2]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.854      ;
; -0.589 ; r_MEM_state[0] ; o_MC_DISPLAY_data[3]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.854      ;
; -0.589 ; r_MEM_state[0] ; o_MC_DISPLAY_data[4]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.854      ;
; -0.589 ; r_MEM_state[0] ; o_MC_DISPLAY_data[5]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.854      ;
; -0.589 ; r_MEM_state[0] ; o_MC_DISPLAY_data[6]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.854      ;
; -0.589 ; r_MEM_state[0] ; o_MC_DISPLAY_data[7]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.854      ;
; -0.582 ; r_MEM_state[1] ; o_MC_GPIO_data[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.242      ; 1.819      ;
; -0.582 ; r_MEM_state[1] ; o_MC_GPIO_data[7]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.242      ; 1.819      ;
; -0.576 ; r_MEM_state[0] ; o_MC_RAM_address[10]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.262      ; 1.833      ;
; -0.574 ; r_MEM_state[1] ; o_MC_GPIO_data[0]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.814      ;
; -0.574 ; r_MEM_state[1] ; o_MC_GPIO_data[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.814      ;
; -0.574 ; r_MEM_state[1] ; o_MC_GPIO_data[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.814      ;
; -0.574 ; r_MEM_state[1] ; o_MC_GPIO_data[4]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.814      ;
; -0.574 ; r_MEM_state[1] ; o_MC_GPIO_data[5]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.814      ;
; -0.574 ; r_MEM_state[1] ; o_MC_GPIO_data[6]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.814      ;
; -0.554 ; r_MEM_state[0] ; o_MC_RAM_address[5]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.262      ; 1.811      ;
; -0.554 ; r_MEM_state[0] ; o_MC_RAM_address[12]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.262      ; 1.811      ;
; -0.524 ; r_MEM_state[1] ; o_MC_GPIO_address[0]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.241      ; 1.760      ;
; -0.524 ; r_MEM_state[1] ; o_MC_GPIO_address[1]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.241      ; 1.760      ;
; -0.524 ; r_MEM_state[1] ; o_MC_GPIO_address[2]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.241      ; 1.760      ;
; -0.524 ; r_MEM_state[1] ; o_MC_GPIO_address[3]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.241      ; 1.760      ;
; -0.520 ; r_MEM_state[0] ; o_MC_RAM_address[4]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.785      ;
; -0.520 ; r_MEM_state[0] ; o_MC_RAM_address[6]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.785      ;
; -0.520 ; r_MEM_state[0] ; o_MC_RAM_address[8]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.785      ;
; -0.520 ; r_MEM_state[0] ; o_MC_RAM_address[9]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.785      ;
; -0.520 ; r_MEM_state[0] ; o_MC_RAM_address[13]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.785      ;
; -0.516 ; r_MEM_state[1] ; o_MC_RAM_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.781      ;
; -0.516 ; r_MEM_state[1] ; o_MC_RAM_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.781      ;
; -0.516 ; r_MEM_state[1] ; o_MC_RAM_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.781      ;
; -0.516 ; r_MEM_state[1] ; o_MC_RAM_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.781      ;
; -0.516 ; r_MEM_state[1] ; o_MC_RAM_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.781      ;
; -0.516 ; r_MEM_state[1] ; o_MC_RAM_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.781      ;
; -0.516 ; r_MEM_state[1] ; o_MC_RAM_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.781      ;
; -0.516 ; r_MEM_state[1] ; o_MC_RAM_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.781      ;
; -0.511 ; r_MEM_state[0] ; o_MC_I2C_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.751      ;
; -0.511 ; r_MEM_state[0] ; o_MC_I2C_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.751      ;
; -0.511 ; r_MEM_state[0] ; o_MC_I2C_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.751      ;
; -0.511 ; r_MEM_state[0] ; o_MC_I2C_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.751      ;
; -0.511 ; r_MEM_state[0] ; o_MC_I2C_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.751      ;
; -0.511 ; r_MEM_state[0] ; o_MC_I2C_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.751      ;
; -0.511 ; r_MEM_state[0] ; o_MC_I2C_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.751      ;
; -0.511 ; r_MEM_state[0] ; o_MC_I2C_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.245      ; 1.751      ;
; -0.508 ; r_MEM_state[0] ; o_MC_RAM_address[7]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.266      ; 1.769      ;
; -0.507 ; r_MEM_state[1] ; o_MC_DISPLAY_data[0]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.772      ;
; -0.507 ; r_MEM_state[1] ; o_MC_DISPLAY_data[1]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.772      ;
; -0.507 ; r_MEM_state[1] ; o_MC_DISPLAY_data[2]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.772      ;
; -0.507 ; r_MEM_state[1] ; o_MC_DISPLAY_data[3]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.772      ;
; -0.507 ; r_MEM_state[1] ; o_MC_DISPLAY_data[4]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.772      ;
; -0.507 ; r_MEM_state[1] ; o_MC_DISPLAY_data[5]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.772      ;
; -0.507 ; r_MEM_state[1] ; o_MC_DISPLAY_data[6]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.772      ;
; -0.507 ; r_MEM_state[1] ; o_MC_DISPLAY_data[7]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.270      ; 1.772      ;
; -0.496 ; r_MEM_state[0] ; o_MC_MUX_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.055     ; 1.436      ;
; -0.496 ; r_MEM_state[0] ; o_MC_MUX_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.055     ; 1.436      ;
; -0.496 ; r_MEM_state[0] ; o_MC_MUX_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.055     ; 1.436      ;
; -0.496 ; r_MEM_state[0] ; o_MC_MUX_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.055     ; 1.436      ;
; -0.496 ; r_MEM_state[0] ; o_MC_MUX_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.055     ; 1.436      ;
; -0.496 ; r_MEM_state[0] ; o_MC_MUX_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.055     ; 1.436      ;
; -0.496 ; r_MEM_state[0] ; o_MC_MUX_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.055     ; 1.436      ;
; -0.496 ; r_MEM_state[0] ; o_MC_MUX_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.055     ; 1.436      ;
; -0.494 ; r_MEM_state[0] ; o_MC_RAM_address[0]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.273      ; 1.762      ;
; -0.494 ; r_MEM_state[0] ; o_MC_RAM_address[1]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.273      ; 1.762      ;
; -0.494 ; r_MEM_state[0] ; o_MC_RAM_address[2]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.273      ; 1.762      ;
; -0.494 ; r_MEM_state[0] ; o_MC_RAM_address[3]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.273      ; 1.762      ;
; -0.494 ; r_MEM_state[0] ; o_MC_RAM_address[11]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.273      ; 1.762      ;
+--------+----------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_MC_clk'                                                                                                         ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; o_MC_I2c_write_enable~reg0     ; o_MC_I2c_write_enable~reg0     ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; o_MC_GPIO_write_enable~reg0    ; o_MC_GPIO_write_enable~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; o_MC_DISPLAY_write_enable~reg0 ; o_MC_DISPLAY_write_enable~reg0 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; o_MC_RAM_write_enable~reg0     ; o_MC_RAM_write_enable~reg0     ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; r_MEM_state[1]                 ; r_MEM_state[1]                 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; r_MEM_state[0]                 ; r_MEM_state[0]                 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 0.519      ;
; 0.752 ; r_MEM_state[0]                 ; o_MC_GPIO_write_enable~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.057      ; 0.953      ;
; 0.754 ; r_MEM_state[0]                 ; o_MC_I2c_write_enable~reg0     ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.057      ; 0.955      ;
; 0.754 ; r_MEM_state[0]                 ; o_MC_RAM_write_enable~reg0     ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.057      ; 0.955      ;
; 0.858 ; r_MEM_state[1]                 ; r_MEM_state[0]                 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 1.057      ;
; 0.902 ; r_MEM_state[0]                 ; r_MEM_state[1]                 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 1.101      ;
; 0.911 ; r_MEM_state[0]                 ; o_MC_DISPLAY_write_enable~reg0 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.057      ; 1.112      ;
; 1.109 ; r_MEM_state[1]                 ; o_MC_MUX_data[0]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 1.308      ;
; 1.109 ; r_MEM_state[1]                 ; o_MC_MUX_data[1]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 1.308      ;
; 1.109 ; r_MEM_state[1]                 ; o_MC_MUX_data[2]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 1.308      ;
; 1.109 ; r_MEM_state[1]                 ; o_MC_MUX_data[3]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 1.308      ;
; 1.109 ; r_MEM_state[1]                 ; o_MC_MUX_data[4]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 1.308      ;
; 1.109 ; r_MEM_state[1]                 ; o_MC_MUX_data[5]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 1.308      ;
; 1.109 ; r_MEM_state[1]                 ; o_MC_MUX_data[6]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 1.308      ;
; 1.109 ; r_MEM_state[1]                 ; o_MC_MUX_data[7]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 1.308      ;
; 1.151 ; r_MEM_state[1]                 ; o_MC_I2C_address[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.371      ; 1.666      ;
; 1.151 ; r_MEM_state[1]                 ; o_MC_I2C_address[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.371      ; 1.666      ;
; 1.151 ; r_MEM_state[1]                 ; o_MC_I2C_address[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.371      ; 1.666      ;
; 1.151 ; r_MEM_state[1]                 ; o_MC_I2C_address[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.371      ; 1.666      ;
; 1.152 ; r_MEM_state[1]                 ; o_MC_I2c_write_enable~reg0     ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.057      ; 1.353      ;
; 1.152 ; r_MEM_state[1]                 ; o_MC_GPIO_write_enable~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.057      ; 1.353      ;
; 1.152 ; r_MEM_state[1]                 ; o_MC_DISPLAY_write_enable~reg0 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.057      ; 1.353      ;
; 1.152 ; r_MEM_state[1]                 ; o_MC_RAM_write_enable~reg0     ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.057      ; 1.353      ;
; 1.159 ; r_MEM_state[1]                 ; o_MC_I2C_data[0]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.367      ; 1.670      ;
; 1.159 ; r_MEM_state[1]                 ; o_MC_I2C_data[1]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.367      ; 1.670      ;
; 1.159 ; r_MEM_state[1]                 ; o_MC_I2C_data[2]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.367      ; 1.670      ;
; 1.159 ; r_MEM_state[1]                 ; o_MC_I2C_data[3]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.367      ; 1.670      ;
; 1.159 ; r_MEM_state[1]                 ; o_MC_I2C_data[4]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.367      ; 1.670      ;
; 1.159 ; r_MEM_state[1]                 ; o_MC_I2C_data[5]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.367      ; 1.670      ;
; 1.159 ; r_MEM_state[1]                 ; o_MC_I2C_data[6]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.367      ; 1.670      ;
; 1.159 ; r_MEM_state[1]                 ; o_MC_I2C_data[7]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.367      ; 1.670      ;
; 1.172 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[0]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 1.709      ;
; 1.172 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[1]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 1.709      ;
; 1.172 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[2]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 1.709      ;
; 1.172 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[3]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 1.709      ;
; 1.172 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[4]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 1.709      ;
; 1.172 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[5]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 1.709      ;
; 1.172 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[6]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 1.709      ;
; 1.172 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[7]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 1.709      ;
; 1.179 ; r_MEM_state[1]                 ; o_MC_RAM_data[0]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.394      ; 1.717      ;
; 1.179 ; r_MEM_state[1]                 ; o_MC_RAM_data[1]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.394      ; 1.717      ;
; 1.179 ; r_MEM_state[1]                 ; o_MC_RAM_data[2]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.394      ; 1.717      ;
; 1.179 ; r_MEM_state[1]                 ; o_MC_RAM_data[3]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.394      ; 1.717      ;
; 1.179 ; r_MEM_state[1]                 ; o_MC_RAM_data[4]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.394      ; 1.717      ;
; 1.179 ; r_MEM_state[1]                 ; o_MC_RAM_data[5]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.394      ; 1.717      ;
; 1.179 ; r_MEM_state[1]                 ; o_MC_RAM_data[6]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.394      ; 1.717      ;
; 1.179 ; r_MEM_state[1]                 ; o_MC_RAM_data[7]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.394      ; 1.717      ;
; 1.206 ; r_MEM_state[0]                 ; o_MC_GPIO_address[0]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.363      ; 1.713      ;
; 1.206 ; r_MEM_state[0]                 ; o_MC_GPIO_address[1]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.363      ; 1.713      ;
; 1.206 ; r_MEM_state[0]                 ; o_MC_GPIO_address[2]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.363      ; 1.713      ;
; 1.206 ; r_MEM_state[0]                 ; o_MC_GPIO_address[3]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.363      ; 1.713      ;
; 1.215 ; r_MEM_state[0]                 ; o_MC_MUX_data[0]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 1.414      ;
; 1.215 ; r_MEM_state[0]                 ; o_MC_MUX_data[1]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 1.414      ;
; 1.215 ; r_MEM_state[0]                 ; o_MC_MUX_data[2]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 1.414      ;
; 1.215 ; r_MEM_state[0]                 ; o_MC_MUX_data[3]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 1.414      ;
; 1.215 ; r_MEM_state[0]                 ; o_MC_MUX_data[4]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 1.414      ;
; 1.215 ; r_MEM_state[0]                 ; o_MC_MUX_data[5]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 1.414      ;
; 1.215 ; r_MEM_state[0]                 ; o_MC_MUX_data[6]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 1.414      ;
; 1.215 ; r_MEM_state[0]                 ; o_MC_MUX_data[7]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.055      ; 1.414      ;
; 1.219 ; r_MEM_state[0]                 ; o_MC_RAM_address[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.397      ; 1.760      ;
; 1.219 ; r_MEM_state[0]                 ; o_MC_RAM_address[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.397      ; 1.760      ;
; 1.219 ; r_MEM_state[0]                 ; o_MC_RAM_address[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.397      ; 1.760      ;
; 1.219 ; r_MEM_state[0]                 ; o_MC_RAM_address[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.397      ; 1.760      ;
; 1.219 ; r_MEM_state[0]                 ; o_MC_RAM_address[11]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.397      ; 1.760      ;
; 1.227 ; r_MEM_state[0]                 ; o_MC_RAM_address[7]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.389      ; 1.760      ;
; 1.239 ; r_MEM_state[0]                 ; o_MC_I2C_data[0]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.367      ; 1.750      ;
; 1.239 ; r_MEM_state[0]                 ; o_MC_I2C_data[1]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.367      ; 1.750      ;
; 1.239 ; r_MEM_state[0]                 ; o_MC_I2C_data[2]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.367      ; 1.750      ;
; 1.239 ; r_MEM_state[0]                 ; o_MC_I2C_data[3]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.367      ; 1.750      ;
; 1.239 ; r_MEM_state[0]                 ; o_MC_I2C_data[4]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.367      ; 1.750      ;
; 1.239 ; r_MEM_state[0]                 ; o_MC_I2C_data[5]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.367      ; 1.750      ;
; 1.239 ; r_MEM_state[0]                 ; o_MC_I2C_data[6]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.367      ; 1.750      ;
; 1.239 ; r_MEM_state[0]                 ; o_MC_I2C_data[7]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.367      ; 1.750      ;
; 1.242 ; r_MEM_state[0]                 ; o_MC_RAM_address[4]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 1.779      ;
; 1.242 ; r_MEM_state[0]                 ; o_MC_RAM_address[6]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 1.779      ;
; 1.242 ; r_MEM_state[0]                 ; o_MC_RAM_address[8]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 1.779      ;
; 1.242 ; r_MEM_state[0]                 ; o_MC_RAM_address[9]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 1.779      ;
; 1.242 ; r_MEM_state[0]                 ; o_MC_RAM_address[13]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 1.779      ;
; 1.246 ; r_MEM_state[1]                 ; o_MC_GPIO_data[0]~reg0         ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.368      ; 1.758      ;
; 1.246 ; r_MEM_state[1]                 ; o_MC_GPIO_data[2]~reg0         ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.368      ; 1.758      ;
; 1.246 ; r_MEM_state[1]                 ; o_MC_GPIO_data[3]~reg0         ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.368      ; 1.758      ;
; 1.246 ; r_MEM_state[1]                 ; o_MC_GPIO_data[4]~reg0         ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.368      ; 1.758      ;
; 1.246 ; r_MEM_state[1]                 ; o_MC_GPIO_data[5]~reg0         ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.368      ; 1.758      ;
; 1.246 ; r_MEM_state[1]                 ; o_MC_GPIO_data[6]~reg0         ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.368      ; 1.758      ;
; 1.257 ; r_MEM_state[1]                 ; o_MC_GPIO_data[1]~reg0         ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.365      ; 1.766      ;
; 1.257 ; r_MEM_state[1]                 ; o_MC_GPIO_data[7]~reg0         ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.365      ; 1.766      ;
; 1.270 ; r_MEM_state[1]                 ; o_MC_GPIO_address[0]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.363      ; 1.777      ;
; 1.270 ; r_MEM_state[1]                 ; o_MC_GPIO_address[1]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.363      ; 1.777      ;
; 1.270 ; r_MEM_state[1]                 ; o_MC_GPIO_address[2]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.363      ; 1.777      ;
; 1.270 ; r_MEM_state[1]                 ; o_MC_GPIO_address[3]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.363      ; 1.777      ;
; 1.281 ; r_MEM_state[0]                 ; o_MC_RAM_address[5]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.385      ; 1.810      ;
; 1.281 ; r_MEM_state[0]                 ; o_MC_RAM_address[12]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.385      ; 1.810      ;
; 1.298 ; r_MEM_state[0]                 ; o_MC_RAM_address[10]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.385      ; 1.827      ;
; 1.301 ; r_MEM_state[1]                 ; o_MC_RAM_address[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.397      ; 1.842      ;
; 1.301 ; r_MEM_state[1]                 ; o_MC_RAM_address[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.397      ; 1.842      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_MC_clk'                                                              ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_MC_clk ; Rise       ; i_MC_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[0]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[1]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[2]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[3]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[4]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[5]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[6]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[7]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_write_enable~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[0]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[1]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[2]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[3]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[0]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[1]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[2]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[3]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[4]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[5]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[6]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[7]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_write_enable~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[3]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[4]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[5]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[6]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[7]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2c_write_enable~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[4]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[5]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[6]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[7]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[10]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[11]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[12]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[13]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[3]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[4]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[5]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[6]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[7]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[8]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[9]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[4]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[5]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[6]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[7]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_write_enable~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; r_MEM_state[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; r_MEM_state[1]                 ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[0]~reg0       ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[11]~reg0      ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[1]~reg0       ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[2]~reg0       ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[3]~reg0       ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[0]~reg0          ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[1]~reg0          ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[2]~reg0          ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[3]~reg0          ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[4]~reg0          ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[5]~reg0          ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[6]~reg0          ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[7]~reg0          ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[13]~reg0      ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[4]~reg0       ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[6]~reg0       ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[8]~reg0       ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[9]~reg0       ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[10]~reg0      ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[7]~reg0       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_DISPLAY_write_enable~reg0 ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_write_enable~reg0    ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_I2c_write_enable~reg0     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_MUX_data[0]~reg0          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_MUX_data[1]~reg0          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_MUX_data[2]~reg0          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_MUX_data[3]~reg0          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_MUX_data[4]~reg0          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_MUX_data[5]~reg0          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_MUX_data[6]~reg0          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_MUX_data[7]~reg0          ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_MC_GPIO_data[*]  ; i_MC_clk   ; 1.989  ; 2.420  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[0] ; i_MC_clk   ; 1.603  ; 1.948  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[1] ; i_MC_clk   ; 1.582  ; 2.002  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[2] ; i_MC_clk   ; 1.736  ; 2.128  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[3] ; i_MC_clk   ; 1.980  ; 2.346  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[4] ; i_MC_clk   ; 1.512  ; 1.878  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[5] ; i_MC_clk   ; 1.603  ; 1.942  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[6] ; i_MC_clk   ; 1.970  ; 2.420  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[7] ; i_MC_clk   ; 1.989  ; 2.381  ; Rise       ; i_MC_clk        ;
; i_MC_I2C_data[*]   ; i_MC_clk   ; 2.001  ; 2.382  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[0]  ; i_MC_clk   ; 1.317  ; 1.644  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[1]  ; i_MC_clk   ; 2.001  ; 2.382  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[2]  ; i_MC_clk   ; 1.676  ; 2.087  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[3]  ; i_MC_clk   ; 1.576  ; 1.963  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[4]  ; i_MC_clk   ; 1.626  ; 2.097  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[5]  ; i_MC_clk   ; 0.322  ; 0.460  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[6]  ; i_MC_clk   ; 1.772  ; 2.196  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[7]  ; i_MC_clk   ; 1.655  ; 2.002  ; Rise       ; i_MC_clk        ;
; i_MC_RAM_data[*]   ; i_MC_clk   ; 1.848  ; 2.285  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[0]  ; i_MC_clk   ; 1.661  ; 2.024  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[1]  ; i_MC_clk   ; 1.809  ; 2.241  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[2]  ; i_MC_clk   ; 1.686  ; 2.080  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[3]  ; i_MC_clk   ; 1.446  ; 1.838  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[4]  ; i_MC_clk   ; 1.707  ; 2.096  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[5]  ; i_MC_clk   ; 0.150  ; 0.315  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[6]  ; i_MC_clk   ; 1.848  ; 2.285  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[7]  ; i_MC_clk   ; 1.847  ; 2.276  ; Rise       ; i_MC_clk        ;
; i_MC_address[*]    ; i_MC_clk   ; 3.009  ; 3.345  ; Rise       ; i_MC_clk        ;
;  i_MC_address[0]   ; i_MC_clk   ; 1.436  ; 1.788  ; Rise       ; i_MC_clk        ;
;  i_MC_address[1]   ; i_MC_clk   ; 1.605  ; 1.932  ; Rise       ; i_MC_clk        ;
;  i_MC_address[2]   ; i_MC_clk   ; 1.066  ; 1.400  ; Rise       ; i_MC_clk        ;
;  i_MC_address[3]   ; i_MC_clk   ; 1.551  ; 1.923  ; Rise       ; i_MC_clk        ;
;  i_MC_address[4]   ; i_MC_clk   ; 1.409  ; 1.782  ; Rise       ; i_MC_clk        ;
;  i_MC_address[5]   ; i_MC_clk   ; 1.276  ; 1.608  ; Rise       ; i_MC_clk        ;
;  i_MC_address[6]   ; i_MC_clk   ; 1.205  ; 1.564  ; Rise       ; i_MC_clk        ;
;  i_MC_address[7]   ; i_MC_clk   ; 1.620  ; 1.971  ; Rise       ; i_MC_clk        ;
;  i_MC_address[8]   ; i_MC_clk   ; 1.512  ; 1.897  ; Rise       ; i_MC_clk        ;
;  i_MC_address[9]   ; i_MC_clk   ; 1.589  ; 2.014  ; Rise       ; i_MC_clk        ;
;  i_MC_address[10]  ; i_MC_clk   ; 1.191  ; 1.539  ; Rise       ; i_MC_clk        ;
;  i_MC_address[11]  ; i_MC_clk   ; -0.689 ; -0.509 ; Rise       ; i_MC_clk        ;
;  i_MC_address[12]  ; i_MC_clk   ; -0.826 ; -0.651 ; Rise       ; i_MC_clk        ;
;  i_MC_address[13]  ; i_MC_clk   ; 1.408  ; 1.774  ; Rise       ; i_MC_clk        ;
;  i_MC_address[14]  ; i_MC_clk   ; 3.009  ; 3.345  ; Rise       ; i_MC_clk        ;
;  i_MC_address[15]  ; i_MC_clk   ; 2.933  ; 3.320  ; Rise       ; i_MC_clk        ;
; i_MC_data[*]       ; i_MC_clk   ; 1.654  ; 2.043  ; Rise       ; i_MC_clk        ;
;  i_MC_data[0]      ; i_MC_clk   ; 1.226  ; 1.592  ; Rise       ; i_MC_clk        ;
;  i_MC_data[1]      ; i_MC_clk   ; -0.620 ; -0.447 ; Rise       ; i_MC_clk        ;
;  i_MC_data[2]      ; i_MC_clk   ; -0.632 ; -0.467 ; Rise       ; i_MC_clk        ;
;  i_MC_data[3]      ; i_MC_clk   ; 1.331  ; 1.702  ; Rise       ; i_MC_clk        ;
;  i_MC_data[4]      ; i_MC_clk   ; 1.654  ; 2.043  ; Rise       ; i_MC_clk        ;
;  i_MC_data[5]      ; i_MC_clk   ; 1.433  ; 1.790  ; Rise       ; i_MC_clk        ;
;  i_MC_data[6]      ; i_MC_clk   ; 1.419  ; 1.783  ; Rise       ; i_MC_clk        ;
;  i_MC_data[7]      ; i_MC_clk   ; 1.616  ; 2.022  ; Rise       ; i_MC_clk        ;
; i_MC_enable        ; i_MC_clk   ; 1.724  ; 2.156  ; Rise       ; i_MC_clk        ;
; i_MC_write_enable  ; i_MC_clk   ; 2.806  ; 3.160  ; Rise       ; i_MC_clk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_MC_GPIO_data[*]  ; i_MC_clk   ; -1.174 ; -1.526 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[0] ; i_MC_clk   ; -1.220 ; -1.534 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[1] ; i_MC_clk   ; -1.197 ; -1.584 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[2] ; i_MC_clk   ; -1.345 ; -1.705 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[3] ; i_MC_clk   ; -1.579 ; -1.914 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[4] ; i_MC_clk   ; -1.174 ; -1.526 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[5] ; i_MC_clk   ; -1.266 ; -1.590 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[6] ; i_MC_clk   ; -1.570 ; -1.985 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[7] ; i_MC_clk   ; -1.587 ; -1.948 ; Rise       ; i_MC_clk        ;
; i_MC_I2C_data[*]   ; i_MC_clk   ; 0.006  ; -0.117 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[0]  ; i_MC_clk   ; -0.991 ; -1.303 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[1]  ; i_MC_clk   ; -1.647 ; -2.012 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[2]  ; i_MC_clk   ; -1.331 ; -1.726 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[3]  ; i_MC_clk   ; -1.235 ; -1.607 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[4]  ; i_MC_clk   ; -1.242 ; -1.683 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[5]  ; i_MC_clk   ; 0.006  ; -0.117 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[6]  ; i_MC_clk   ; -1.423 ; -1.831 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[7]  ; i_MC_clk   ; -1.315 ; -1.647 ; Rise       ; i_MC_clk        ;
; i_MC_RAM_data[*]   ; i_MC_clk   ; 0.118  ; -0.047 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[0]  ; i_MC_clk   ; -1.329 ; -1.683 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[1]  ; i_MC_clk   ; -1.470 ; -1.891 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[2]  ; i_MC_clk   ; -1.352 ; -1.736 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[3]  ; i_MC_clk   ; -1.122 ; -1.504 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[4]  ; i_MC_clk   ; -1.373 ; -1.752 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[5]  ; i_MC_clk   ; 0.118  ; -0.047 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[6]  ; i_MC_clk   ; -1.507 ; -1.932 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[7]  ; i_MC_clk   ; -1.506 ; -1.923 ; Rise       ; i_MC_clk        ;
; i_MC_address[*]    ; i_MC_clk   ; 1.090  ; 0.920  ; Rise       ; i_MC_clk        ;
;  i_MC_address[0]   ; i_MC_clk   ; -0.950 ; -1.281 ; Rise       ; i_MC_clk        ;
;  i_MC_address[1]   ; i_MC_clk   ; -0.949 ; -1.270 ; Rise       ; i_MC_clk        ;
;  i_MC_address[2]   ; i_MC_clk   ; -0.681 ; -0.992 ; Rise       ; i_MC_clk        ;
;  i_MC_address[3]   ; i_MC_clk   ; -0.998 ; -1.343 ; Rise       ; i_MC_clk        ;
;  i_MC_address[4]   ; i_MC_clk   ; -1.053 ; -1.410 ; Rise       ; i_MC_clk        ;
;  i_MC_address[5]   ; i_MC_clk   ; -0.926 ; -1.243 ; Rise       ; i_MC_clk        ;
;  i_MC_address[6]   ; i_MC_clk   ; -0.853 ; -1.198 ; Rise       ; i_MC_clk        ;
;  i_MC_address[7]   ; i_MC_clk   ; -1.266 ; -1.608 ; Rise       ; i_MC_clk        ;
;  i_MC_address[8]   ; i_MC_clk   ; -1.151 ; -1.520 ; Rise       ; i_MC_clk        ;
;  i_MC_address[9]   ; i_MC_clk   ; -1.233 ; -1.646 ; Rise       ; i_MC_clk        ;
;  i_MC_address[10]  ; i_MC_clk   ; -0.840 ; -1.174 ; Rise       ; i_MC_clk        ;
;  i_MC_address[11]  ; i_MC_clk   ; 0.949  ; 0.770  ; Rise       ; i_MC_clk        ;
;  i_MC_address[12]  ; i_MC_clk   ; 1.090  ; 0.920  ; Rise       ; i_MC_clk        ;
;  i_MC_address[13]  ; i_MC_clk   ; -1.052 ; -1.402 ; Rise       ; i_MC_clk        ;
;  i_MC_address[14]  ; i_MC_clk   ; -1.439 ; -1.796 ; Rise       ; i_MC_clk        ;
;  i_MC_address[15]  ; i_MC_clk   ; -1.395 ; -1.742 ; Rise       ; i_MC_clk        ;
; i_MC_data[*]       ; i_MC_clk   ; 1.031  ; 0.871  ; Rise       ; i_MC_clk        ;
;  i_MC_data[0]      ; i_MC_clk   ; -0.672 ; -1.035 ; Rise       ; i_MC_clk        ;
;  i_MC_data[1]      ; i_MC_clk   ; 0.933  ; 0.760  ; Rise       ; i_MC_clk        ;
;  i_MC_data[2]      ; i_MC_clk   ; 1.031  ; 0.871  ; Rise       ; i_MC_clk        ;
;  i_MC_data[3]      ; i_MC_clk   ; -0.656 ; -1.031 ; Rise       ; i_MC_clk        ;
;  i_MC_data[4]      ; i_MC_clk   ; -1.051 ; -1.434 ; Rise       ; i_MC_clk        ;
;  i_MC_data[5]      ; i_MC_clk   ; -1.010 ; -1.387 ; Rise       ; i_MC_clk        ;
;  i_MC_data[6]      ; i_MC_clk   ; -0.980 ; -1.321 ; Rise       ; i_MC_clk        ;
;  i_MC_data[7]      ; i_MC_clk   ; -1.063 ; -1.471 ; Rise       ; i_MC_clk        ;
; i_MC_enable        ; i_MC_clk   ; -1.377 ; -1.791 ; Rise       ; i_MC_clk        ;
; i_MC_write_enable  ; i_MC_clk   ; -1.162 ; -1.489 ; Rise       ; i_MC_clk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; o_MC_DISPLAY_data[*]      ; i_MC_clk   ; 6.616 ; 6.596 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[0]     ; i_MC_clk   ; 5.893 ; 5.870 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[1]     ; i_MC_clk   ; 6.122 ; 6.107 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[2]     ; i_MC_clk   ; 6.616 ; 6.596 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[3]     ; i_MC_clk   ; 5.967 ; 5.908 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[4]     ; i_MC_clk   ; 6.199 ; 6.201 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[5]     ; i_MC_clk   ; 5.552 ; 5.509 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[6]     ; i_MC_clk   ; 5.966 ; 5.983 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[7]     ; i_MC_clk   ; 5.792 ; 5.747 ; Rise       ; i_MC_clk        ;
; o_MC_DISPLAY_write_enable ; i_MC_clk   ; 5.796 ; 5.787 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_address[*]      ; i_MC_clk   ; 8.164 ; 8.278 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[0]     ; i_MC_clk   ; 6.867 ; 6.851 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[1]     ; i_MC_clk   ; 6.082 ; 6.081 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[2]     ; i_MC_clk   ; 8.164 ; 8.278 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[3]     ; i_MC_clk   ; 6.151 ; 6.137 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_data[*]         ; i_MC_clk   ; 6.884 ; 6.999 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[0]        ; i_MC_clk   ; 6.116 ; 6.102 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[1]        ; i_MC_clk   ; 6.133 ; 6.137 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[2]        ; i_MC_clk   ; 6.051 ; 5.990 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[3]        ; i_MC_clk   ; 6.128 ; 6.092 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[4]        ; i_MC_clk   ; 6.852 ; 6.858 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[5]        ; i_MC_clk   ; 6.527 ; 6.492 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[6]        ; i_MC_clk   ; 6.884 ; 6.999 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[7]        ; i_MC_clk   ; 6.125 ; 6.129 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_write_enable    ; i_MC_clk   ; 5.995 ; 5.985 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_address[*]       ; i_MC_clk   ; 7.141 ; 7.262 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[0]      ; i_MC_clk   ; 7.141 ; 7.262 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[1]      ; i_MC_clk   ; 6.179 ; 6.178 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[2]      ; i_MC_clk   ; 5.760 ; 5.731 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[3]      ; i_MC_clk   ; 5.657 ; 5.659 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_data[*]          ; i_MC_clk   ; 6.828 ; 6.777 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[0]         ; i_MC_clk   ; 6.828 ; 6.777 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[1]         ; i_MC_clk   ; 6.472 ; 6.402 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[2]         ; i_MC_clk   ; 5.888 ; 5.872 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[3]         ; i_MC_clk   ; 6.157 ; 6.224 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[4]         ; i_MC_clk   ; 6.025 ; 5.997 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[5]         ; i_MC_clk   ; 6.376 ; 6.356 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[6]         ; i_MC_clk   ; 6.499 ; 6.510 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[7]         ; i_MC_clk   ; 6.099 ; 6.060 ; Rise       ; i_MC_clk        ;
; o_MC_I2c_write_enable     ; i_MC_clk   ; 5.654 ; 5.609 ; Rise       ; i_MC_clk        ;
; o_MC_MEM_state[*]         ; i_MC_clk   ; 6.184 ; 6.125 ; Rise       ; i_MC_clk        ;
;  o_MC_MEM_state[0]        ; i_MC_clk   ; 5.738 ; 5.696 ; Rise       ; i_MC_clk        ;
;  o_MC_MEM_state[1]        ; i_MC_clk   ; 6.184 ; 6.125 ; Rise       ; i_MC_clk        ;
; o_MC_MUX_data[*]          ; i_MC_clk   ; 6.624 ; 6.722 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[0]         ; i_MC_clk   ; 6.624 ; 6.722 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[1]         ; i_MC_clk   ; 6.525 ; 6.495 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[2]         ; i_MC_clk   ; 6.513 ; 6.489 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[3]         ; i_MC_clk   ; 5.510 ; 5.502 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[4]         ; i_MC_clk   ; 5.895 ; 5.863 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[5]         ; i_MC_clk   ; 5.726 ; 5.695 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[6]         ; i_MC_clk   ; 5.959 ; 5.926 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[7]         ; i_MC_clk   ; 6.169 ; 6.109 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_address[*]       ; i_MC_clk   ; 8.103 ; 8.230 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[0]      ; i_MC_clk   ; 5.961 ; 5.949 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[1]      ; i_MC_clk   ; 6.037 ; 6.062 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[2]      ; i_MC_clk   ; 7.381 ; 7.514 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[3]      ; i_MC_clk   ; 7.088 ; 7.201 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[4]      ; i_MC_clk   ; 7.066 ; 7.013 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[5]      ; i_MC_clk   ; 6.376 ; 6.362 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[6]      ; i_MC_clk   ; 8.103 ; 8.230 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[7]      ; i_MC_clk   ; 6.085 ; 6.056 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[8]      ; i_MC_clk   ; 5.861 ; 5.842 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[9]      ; i_MC_clk   ; 6.532 ; 6.569 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[10]     ; i_MC_clk   ; 6.622 ; 6.602 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[11]     ; i_MC_clk   ; 6.523 ; 6.489 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[12]     ; i_MC_clk   ; 7.486 ; 7.623 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[13]     ; i_MC_clk   ; 6.328 ; 6.268 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_data[*]          ; i_MC_clk   ; 7.122 ; 7.208 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[0]         ; i_MC_clk   ; 5.997 ; 5.960 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[1]         ; i_MC_clk   ; 6.061 ; 6.036 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[2]         ; i_MC_clk   ; 5.839 ; 5.822 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[3]         ; i_MC_clk   ; 5.899 ; 5.882 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[4]         ; i_MC_clk   ; 6.594 ; 6.581 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[5]         ; i_MC_clk   ; 6.318 ; 6.284 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[6]         ; i_MC_clk   ; 7.122 ; 7.208 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[7]         ; i_MC_clk   ; 6.698 ; 6.621 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_write_enable     ; i_MC_clk   ; 5.537 ; 5.514 ; Rise       ; i_MC_clk        ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; o_MC_DISPLAY_data[*]      ; i_MC_clk   ; 5.433 ; 5.390 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[0]     ; i_MC_clk   ; 5.768 ; 5.744 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[1]     ; i_MC_clk   ; 5.987 ; 5.972 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[2]     ; i_MC_clk   ; 6.456 ; 6.434 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[3]     ; i_MC_clk   ; 5.832 ; 5.773 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[4]     ; i_MC_clk   ; 6.055 ; 6.055 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[5]     ; i_MC_clk   ; 5.433 ; 5.390 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[6]     ; i_MC_clk   ; 5.837 ; 5.853 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[7]     ; i_MC_clk   ; 5.664 ; 5.619 ; Rise       ; i_MC_clk        ;
; o_MC_DISPLAY_write_enable ; i_MC_clk   ; 5.674 ; 5.665 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_address[*]      ; i_MC_clk   ; 5.949 ; 5.947 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[0]     ; i_MC_clk   ; 6.696 ; 6.679 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[1]     ; i_MC_clk   ; 5.949 ; 5.947 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[2]     ; i_MC_clk   ; 7.992 ; 8.104 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[3]     ; i_MC_clk   ; 6.015 ; 6.001 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_data[*]         ; i_MC_clk   ; 5.912 ; 5.851 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[0]        ; i_MC_clk   ; 5.975 ; 5.959 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[1]        ; i_MC_clk   ; 5.996 ; 5.999 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[2]        ; i_MC_clk   ; 5.912 ; 5.851 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[3]        ; i_MC_clk   ; 5.986 ; 5.949 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[4]        ; i_MC_clk   ; 6.681 ; 6.684 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[5]        ; i_MC_clk   ; 6.368 ; 6.332 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[6]        ; i_MC_clk   ; 6.764 ; 6.877 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[7]        ; i_MC_clk   ; 5.989 ; 5.993 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_write_enable    ; i_MC_clk   ; 5.858 ; 5.846 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_address[*]       ; i_MC_clk   ; 5.534 ; 5.534 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[0]      ; i_MC_clk   ; 7.013 ; 7.133 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[1]      ; i_MC_clk   ; 6.042 ; 6.040 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[2]      ; i_MC_clk   ; 5.633 ; 5.603 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[3]      ; i_MC_clk   ; 5.534 ; 5.534 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_data[*]          ; i_MC_clk   ; 5.756 ; 5.739 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[0]         ; i_MC_clk   ; 6.664 ; 6.615 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[1]         ; i_MC_clk   ; 6.317 ; 6.247 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[2]         ; i_MC_clk   ; 5.756 ; 5.739 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[3]         ; i_MC_clk   ; 6.014 ; 6.077 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[4]         ; i_MC_clk   ; 5.888 ; 5.858 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[5]         ; i_MC_clk   ; 6.225 ; 6.204 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[6]         ; i_MC_clk   ; 6.343 ; 6.351 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[7]         ; i_MC_clk   ; 5.959 ; 5.920 ; Rise       ; i_MC_clk        ;
; o_MC_I2c_write_enable     ; i_MC_clk   ; 5.534 ; 5.490 ; Rise       ; i_MC_clk        ;
; o_MC_MEM_state[*]         ; i_MC_clk   ; 5.618 ; 5.577 ; Rise       ; i_MC_clk        ;
;  o_MC_MEM_state[0]        ; i_MC_clk   ; 5.618 ; 5.577 ; Rise       ; i_MC_clk        ;
;  o_MC_MEM_state[1]        ; i_MC_clk   ; 6.043 ; 5.985 ; Rise       ; i_MC_clk        ;
; o_MC_MUX_data[*]          ; i_MC_clk   ; 5.393 ; 5.384 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[0]         ; i_MC_clk   ; 6.469 ; 6.562 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[1]         ; i_MC_clk   ; 6.367 ; 6.336 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[2]         ; i_MC_clk   ; 6.356 ; 6.330 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[3]         ; i_MC_clk   ; 5.393 ; 5.384 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[4]         ; i_MC_clk   ; 5.762 ; 5.729 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[5]         ; i_MC_clk   ; 5.600 ; 5.569 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[6]         ; i_MC_clk   ; 5.824 ; 5.791 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[7]         ; i_MC_clk   ; 6.025 ; 5.966 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_address[*]       ; i_MC_clk   ; 5.730 ; 5.710 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[0]      ; i_MC_clk   ; 5.826 ; 5.813 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[1]      ; i_MC_clk   ; 5.905 ; 5.928 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[2]      ; i_MC_clk   ; 7.243 ; 7.375 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[3]      ; i_MC_clk   ; 6.958 ; 7.069 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[4]      ; i_MC_clk   ; 6.887 ; 6.834 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[5]      ; i_MC_clk   ; 6.225 ; 6.208 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[6]      ; i_MC_clk   ; 7.935 ; 8.060 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[7]      ; i_MC_clk   ; 5.952 ; 5.924 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[8]      ; i_MC_clk   ; 5.730 ; 5.710 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[9]      ; i_MC_clk   ; 6.375 ; 6.408 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[10]     ; i_MC_clk   ; 6.461 ; 6.440 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[11]     ; i_MC_clk   ; 6.365 ; 6.330 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[12]     ; i_MC_clk   ; 7.344 ; 7.481 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[13]     ; i_MC_clk   ; 6.179 ; 6.119 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_data[*]          ; i_MC_clk   ; 5.709 ; 5.691 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[0]         ; i_MC_clk   ; 5.860 ; 5.822 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[1]         ; i_MC_clk   ; 5.922 ; 5.896 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[2]         ; i_MC_clk   ; 5.709 ; 5.691 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[3]         ; i_MC_clk   ; 5.765 ; 5.747 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[4]         ; i_MC_clk   ; 6.433 ; 6.419 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[5]         ; i_MC_clk   ; 6.169 ; 6.134 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[6]         ; i_MC_clk   ; 6.995 ; 7.081 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[7]         ; i_MC_clk   ; 6.533 ; 6.457 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_write_enable     ; i_MC_clk   ; 5.425 ; 5.403 ; Rise       ; i_MC_clk        ;
+---------------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; i_MC_clk ; -0.061 ; -0.719         ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; i_MC_clk ; 0.187 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; i_MC_clk ; -3.000 ; -76.078                      ;
+----------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_MC_clk'                                                                                    ;
+--------+----------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.061 ; r_MEM_state[0] ; o_MC_I2C_address[0]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.148      ; 1.196      ;
; -0.061 ; r_MEM_state[0] ; o_MC_I2C_address[1]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.148      ; 1.196      ;
; -0.061 ; r_MEM_state[0] ; o_MC_I2C_address[2]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.148      ; 1.196      ;
; -0.061 ; r_MEM_state[0] ; o_MC_I2C_address[3]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.148      ; 1.196      ;
; -0.051 ; r_MEM_state[1] ; o_MC_RAM_address[10]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.153      ; 1.191      ;
; -0.043 ; r_MEM_state[1] ; o_MC_RAM_address[5]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.182      ;
; -0.043 ; r_MEM_state[1] ; o_MC_RAM_address[12]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.182      ;
; -0.042 ; r_MEM_state[0] ; o_MC_GPIO_data[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.144      ; 1.173      ;
; -0.042 ; r_MEM_state[0] ; o_MC_GPIO_data[7]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.144      ; 1.173      ;
; -0.038 ; r_MEM_state[0] ; o_MC_GPIO_data[0]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.145      ; 1.170      ;
; -0.038 ; r_MEM_state[0] ; o_MC_GPIO_data[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.145      ; 1.170      ;
; -0.038 ; r_MEM_state[0] ; o_MC_GPIO_data[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.145      ; 1.170      ;
; -0.038 ; r_MEM_state[0] ; o_MC_GPIO_data[4]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.145      ; 1.170      ;
; -0.038 ; r_MEM_state[0] ; o_MC_GPIO_data[5]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.145      ; 1.170      ;
; -0.038 ; r_MEM_state[0] ; o_MC_GPIO_data[6]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.145      ; 1.170      ;
; -0.014 ; r_MEM_state[0] ; o_MC_RAM_address[10]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.153      ; 1.154      ;
; -0.005 ; r_MEM_state[1] ; o_MC_RAM_address[4]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.150      ;
; -0.005 ; r_MEM_state[1] ; o_MC_RAM_address[6]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.150      ;
; -0.005 ; r_MEM_state[1] ; o_MC_RAM_address[8]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.150      ;
; -0.005 ; r_MEM_state[1] ; o_MC_RAM_address[9]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.150      ;
; -0.005 ; r_MEM_state[1] ; o_MC_RAM_address[13]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.150      ;
; -0.001 ; r_MEM_state[1] ; o_MC_RAM_address[7]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.156      ; 1.144      ;
; 0.004  ; r_MEM_state[0] ; o_MC_RAM_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.159      ; 1.142      ;
; 0.004  ; r_MEM_state[0] ; o_MC_RAM_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.159      ; 1.142      ;
; 0.004  ; r_MEM_state[0] ; o_MC_RAM_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.159      ; 1.142      ;
; 0.004  ; r_MEM_state[0] ; o_MC_RAM_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.159      ; 1.142      ;
; 0.004  ; r_MEM_state[0] ; o_MC_RAM_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.159      ; 1.142      ;
; 0.004  ; r_MEM_state[0] ; o_MC_RAM_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.159      ; 1.142      ;
; 0.004  ; r_MEM_state[0] ; o_MC_RAM_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.159      ; 1.142      ;
; 0.004  ; r_MEM_state[0] ; o_MC_RAM_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.159      ; 1.142      ;
; 0.006  ; r_MEM_state[1] ; o_MC_RAM_address[0]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.161      ; 1.142      ;
; 0.006  ; r_MEM_state[1] ; o_MC_RAM_address[1]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.161      ; 1.142      ;
; 0.006  ; r_MEM_state[1] ; o_MC_RAM_address[2]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.161      ; 1.142      ;
; 0.006  ; r_MEM_state[1] ; o_MC_RAM_address[3]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.161      ; 1.142      ;
; 0.006  ; r_MEM_state[1] ; o_MC_RAM_address[11]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.161      ; 1.142      ;
; 0.006  ; r_MEM_state[0] ; o_MC_RAM_address[5]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.133      ;
; 0.006  ; r_MEM_state[0] ; o_MC_RAM_address[12]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.133      ;
; 0.009  ; r_MEM_state[0] ; o_MC_DISPLAY_data[0]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.136      ;
; 0.009  ; r_MEM_state[0] ; o_MC_DISPLAY_data[1]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.136      ;
; 0.009  ; r_MEM_state[0] ; o_MC_DISPLAY_data[2]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.136      ;
; 0.009  ; r_MEM_state[0] ; o_MC_DISPLAY_data[3]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.136      ;
; 0.009  ; r_MEM_state[0] ; o_MC_DISPLAY_data[4]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.136      ;
; 0.009  ; r_MEM_state[0] ; o_MC_DISPLAY_data[5]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.136      ;
; 0.009  ; r_MEM_state[0] ; o_MC_DISPLAY_data[6]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.136      ;
; 0.009  ; r_MEM_state[0] ; o_MC_DISPLAY_data[7]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.136      ;
; 0.040  ; r_MEM_state[0] ; o_MC_RAM_address[4]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.105      ;
; 0.040  ; r_MEM_state[0] ; o_MC_RAM_address[6]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.105      ;
; 0.040  ; r_MEM_state[0] ; o_MC_RAM_address[8]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.105      ;
; 0.040  ; r_MEM_state[0] ; o_MC_RAM_address[9]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.105      ;
; 0.040  ; r_MEM_state[0] ; o_MC_RAM_address[13]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.105      ;
; 0.043  ; r_MEM_state[0] ; o_MC_I2C_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.144      ; 1.088      ;
; 0.043  ; r_MEM_state[0] ; o_MC_I2C_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.144      ; 1.088      ;
; 0.043  ; r_MEM_state[0] ; o_MC_I2C_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.144      ; 1.088      ;
; 0.043  ; r_MEM_state[0] ; o_MC_I2C_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.144      ; 1.088      ;
; 0.043  ; r_MEM_state[0] ; o_MC_I2C_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.144      ; 1.088      ;
; 0.043  ; r_MEM_state[0] ; o_MC_I2C_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.144      ; 1.088      ;
; 0.043  ; r_MEM_state[0] ; o_MC_I2C_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.144      ; 1.088      ;
; 0.043  ; r_MEM_state[0] ; o_MC_I2C_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.144      ; 1.088      ;
; 0.048  ; r_MEM_state[0] ; o_MC_RAM_address[7]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.156      ; 1.095      ;
; 0.054  ; r_MEM_state[1] ; o_MC_GPIO_address[0]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.075      ;
; 0.054  ; r_MEM_state[1] ; o_MC_GPIO_address[1]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.075      ;
; 0.054  ; r_MEM_state[1] ; o_MC_GPIO_address[2]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.075      ;
; 0.054  ; r_MEM_state[1] ; o_MC_GPIO_address[3]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.075      ;
; 0.054  ; r_MEM_state[0] ; o_MC_RAM_address[0]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.161      ; 1.094      ;
; 0.054  ; r_MEM_state[0] ; o_MC_RAM_address[1]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.161      ; 1.094      ;
; 0.054  ; r_MEM_state[0] ; o_MC_RAM_address[2]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.161      ; 1.094      ;
; 0.054  ; r_MEM_state[0] ; o_MC_RAM_address[3]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.161      ; 1.094      ;
; 0.054  ; r_MEM_state[0] ; o_MC_RAM_address[11]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.161      ; 1.094      ;
; 0.061  ; r_MEM_state[1] ; o_MC_GPIO_data[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.144      ; 1.070      ;
; 0.061  ; r_MEM_state[1] ; o_MC_GPIO_data[7]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.144      ; 1.070      ;
; 0.063  ; r_MEM_state[1] ; o_MC_GPIO_data[0]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.145      ; 1.069      ;
; 0.063  ; r_MEM_state[1] ; o_MC_GPIO_data[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.145      ; 1.069      ;
; 0.063  ; r_MEM_state[1] ; o_MC_GPIO_data[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.145      ; 1.069      ;
; 0.063  ; r_MEM_state[1] ; o_MC_GPIO_data[4]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.145      ; 1.069      ;
; 0.063  ; r_MEM_state[1] ; o_MC_GPIO_data[5]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.145      ; 1.069      ;
; 0.063  ; r_MEM_state[1] ; o_MC_GPIO_data[6]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.145      ; 1.069      ;
; 0.077  ; r_MEM_state[0] ; o_MC_GPIO_address[0]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.052      ;
; 0.077  ; r_MEM_state[0] ; o_MC_GPIO_address[1]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.052      ;
; 0.077  ; r_MEM_state[0] ; o_MC_GPIO_address[2]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.052      ;
; 0.077  ; r_MEM_state[0] ; o_MC_GPIO_address[3]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.052      ;
; 0.087  ; r_MEM_state[0] ; o_MC_MUX_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.035     ; 0.865      ;
; 0.087  ; r_MEM_state[0] ; o_MC_MUX_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.035     ; 0.865      ;
; 0.087  ; r_MEM_state[0] ; o_MC_MUX_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.035     ; 0.865      ;
; 0.087  ; r_MEM_state[0] ; o_MC_MUX_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.035     ; 0.865      ;
; 0.087  ; r_MEM_state[0] ; o_MC_MUX_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.035     ; 0.865      ;
; 0.087  ; r_MEM_state[0] ; o_MC_MUX_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.035     ; 0.865      ;
; 0.087  ; r_MEM_state[0] ; o_MC_MUX_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.035     ; 0.865      ;
; 0.087  ; r_MEM_state[0] ; o_MC_MUX_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.035     ; 0.865      ;
; 0.099  ; r_MEM_state[1] ; o_MC_RAM_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.159      ; 1.047      ;
; 0.099  ; r_MEM_state[1] ; o_MC_RAM_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.159      ; 1.047      ;
; 0.099  ; r_MEM_state[1] ; o_MC_RAM_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.159      ; 1.047      ;
; 0.099  ; r_MEM_state[1] ; o_MC_RAM_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.159      ; 1.047      ;
; 0.099  ; r_MEM_state[1] ; o_MC_RAM_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.159      ; 1.047      ;
; 0.099  ; r_MEM_state[1] ; o_MC_RAM_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.159      ; 1.047      ;
; 0.099  ; r_MEM_state[1] ; o_MC_RAM_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.159      ; 1.047      ;
; 0.099  ; r_MEM_state[1] ; o_MC_RAM_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.159      ; 1.047      ;
; 0.100  ; r_MEM_state[1] ; o_MC_DISPLAY_data[0]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.045      ;
; 0.100  ; r_MEM_state[1] ; o_MC_DISPLAY_data[1]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.045      ;
; 0.100  ; r_MEM_state[1] ; o_MC_DISPLAY_data[2]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.045      ;
; 0.100  ; r_MEM_state[1] ; o_MC_DISPLAY_data[3]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.158      ; 1.045      ;
+--------+----------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_MC_clk'                                                                                                         ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; o_MC_I2c_write_enable~reg0     ; o_MC_I2c_write_enable~reg0     ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; o_MC_GPIO_write_enable~reg0    ; o_MC_GPIO_write_enable~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; o_MC_DISPLAY_write_enable~reg0 ; o_MC_DISPLAY_write_enable~reg0 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; o_MC_RAM_write_enable~reg0     ; o_MC_RAM_write_enable~reg0     ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; r_MEM_state[1]                 ; r_MEM_state[1]                 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; r_MEM_state[0]                 ; r_MEM_state[0]                 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.314      ;
; 0.427 ; r_MEM_state[0]                 ; o_MC_GPIO_write_enable~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.037      ; 0.548      ;
; 0.428 ; r_MEM_state[0]                 ; o_MC_RAM_write_enable~reg0     ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.037      ; 0.549      ;
; 0.431 ; r_MEM_state[0]                 ; o_MC_I2c_write_enable~reg0     ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.037      ; 0.552      ;
; 0.498 ; r_MEM_state[1]                 ; r_MEM_state[0]                 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.617      ;
; 0.518 ; r_MEM_state[0]                 ; r_MEM_state[1]                 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.637      ;
; 0.532 ; r_MEM_state[0]                 ; o_MC_DISPLAY_write_enable~reg0 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.037      ; 0.653      ;
; 0.671 ; r_MEM_state[1]                 ; o_MC_MUX_data[0]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.790      ;
; 0.671 ; r_MEM_state[1]                 ; o_MC_MUX_data[1]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.790      ;
; 0.671 ; r_MEM_state[1]                 ; o_MC_MUX_data[2]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.790      ;
; 0.671 ; r_MEM_state[1]                 ; o_MC_MUX_data[3]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.790      ;
; 0.671 ; r_MEM_state[1]                 ; o_MC_MUX_data[4]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.790      ;
; 0.671 ; r_MEM_state[1]                 ; o_MC_MUX_data[5]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.790      ;
; 0.671 ; r_MEM_state[1]                 ; o_MC_MUX_data[6]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.790      ;
; 0.671 ; r_MEM_state[1]                 ; o_MC_MUX_data[7]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.790      ;
; 0.673 ; r_MEM_state[1]                 ; o_MC_I2c_write_enable~reg0     ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.037      ; 0.794      ;
; 0.673 ; r_MEM_state[1]                 ; o_MC_GPIO_write_enable~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.037      ; 0.794      ;
; 0.673 ; r_MEM_state[1]                 ; o_MC_DISPLAY_write_enable~reg0 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.037      ; 0.794      ;
; 0.673 ; r_MEM_state[1]                 ; o_MC_RAM_write_enable~reg0     ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.037      ; 0.794      ;
; 0.680 ; r_MEM_state[1]                 ; o_MC_I2C_address[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.226      ; 0.990      ;
; 0.680 ; r_MEM_state[1]                 ; o_MC_I2C_address[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.226      ; 0.990      ;
; 0.680 ; r_MEM_state[1]                 ; o_MC_I2C_address[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.226      ; 0.990      ;
; 0.680 ; r_MEM_state[1]                 ; o_MC_I2C_address[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.226      ; 0.990      ;
; 0.683 ; r_MEM_state[1]                 ; o_MC_I2C_data[0]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 0.989      ;
; 0.683 ; r_MEM_state[1]                 ; o_MC_I2C_data[1]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 0.989      ;
; 0.683 ; r_MEM_state[1]                 ; o_MC_I2C_data[2]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 0.989      ;
; 0.683 ; r_MEM_state[1]                 ; o_MC_I2C_data[3]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 0.989      ;
; 0.683 ; r_MEM_state[1]                 ; o_MC_I2C_data[4]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 0.989      ;
; 0.683 ; r_MEM_state[1]                 ; o_MC_I2C_data[5]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 0.989      ;
; 0.683 ; r_MEM_state[1]                 ; o_MC_I2C_data[6]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 0.989      ;
; 0.683 ; r_MEM_state[1]                 ; o_MC_I2C_data[7]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 0.989      ;
; 0.701 ; r_MEM_state[0]                 ; o_MC_GPIO_address[0]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.220      ; 1.005      ;
; 0.701 ; r_MEM_state[0]                 ; o_MC_GPIO_address[1]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.220      ; 1.005      ;
; 0.701 ; r_MEM_state[0]                 ; o_MC_GPIO_address[2]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.220      ; 1.005      ;
; 0.701 ; r_MEM_state[0]                 ; o_MC_GPIO_address[3]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.220      ; 1.005      ;
; 0.720 ; r_MEM_state[0]                 ; o_MC_RAM_address[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.240      ; 1.044      ;
; 0.720 ; r_MEM_state[0]                 ; o_MC_RAM_address[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.240      ; 1.044      ;
; 0.720 ; r_MEM_state[0]                 ; o_MC_RAM_address[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.240      ; 1.044      ;
; 0.720 ; r_MEM_state[0]                 ; o_MC_RAM_address[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.240      ; 1.044      ;
; 0.720 ; r_MEM_state[0]                 ; o_MC_RAM_address[11]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.240      ; 1.044      ;
; 0.723 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[0]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.044      ;
; 0.723 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[1]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.044      ;
; 0.723 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[2]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.044      ;
; 0.723 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[3]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.044      ;
; 0.723 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[4]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.044      ;
; 0.723 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[5]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.044      ;
; 0.723 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[6]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.044      ;
; 0.723 ; r_MEM_state[1]                 ; o_MC_DISPLAY_data[7]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.044      ;
; 0.725 ; r_MEM_state[0]                 ; o_MC_I2C_data[0]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.031      ;
; 0.725 ; r_MEM_state[0]                 ; o_MC_I2C_data[1]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.031      ;
; 0.725 ; r_MEM_state[0]                 ; o_MC_I2C_data[2]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.031      ;
; 0.725 ; r_MEM_state[0]                 ; o_MC_I2C_data[3]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.031      ;
; 0.725 ; r_MEM_state[0]                 ; o_MC_I2C_data[4]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.031      ;
; 0.725 ; r_MEM_state[0]                 ; o_MC_I2C_data[5]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.031      ;
; 0.725 ; r_MEM_state[0]                 ; o_MC_I2C_data[6]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.031      ;
; 0.725 ; r_MEM_state[0]                 ; o_MC_I2C_data[7]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.031      ;
; 0.726 ; r_MEM_state[0]                 ; o_MC_MUX_data[0]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.845      ;
; 0.726 ; r_MEM_state[0]                 ; o_MC_MUX_data[1]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.845      ;
; 0.726 ; r_MEM_state[0]                 ; o_MC_MUX_data[2]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.845      ;
; 0.726 ; r_MEM_state[0]                 ; o_MC_MUX_data[3]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.845      ;
; 0.726 ; r_MEM_state[0]                 ; o_MC_MUX_data[4]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.845      ;
; 0.726 ; r_MEM_state[0]                 ; o_MC_MUX_data[5]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.845      ;
; 0.726 ; r_MEM_state[0]                 ; o_MC_MUX_data[6]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.845      ;
; 0.726 ; r_MEM_state[0]                 ; o_MC_MUX_data[7]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.035      ; 0.845      ;
; 0.727 ; r_MEM_state[0]                 ; o_MC_RAM_address[7]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.235      ; 1.046      ;
; 0.728 ; r_MEM_state[1]                 ; o_MC_RAM_data[0]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.238      ; 1.050      ;
; 0.728 ; r_MEM_state[1]                 ; o_MC_RAM_data[1]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.238      ; 1.050      ;
; 0.728 ; r_MEM_state[1]                 ; o_MC_RAM_data[2]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.238      ; 1.050      ;
; 0.728 ; r_MEM_state[1]                 ; o_MC_RAM_data[3]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.238      ; 1.050      ;
; 0.728 ; r_MEM_state[1]                 ; o_MC_RAM_data[4]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.238      ; 1.050      ;
; 0.728 ; r_MEM_state[1]                 ; o_MC_RAM_data[5]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.238      ; 1.050      ;
; 0.728 ; r_MEM_state[1]                 ; o_MC_RAM_data[6]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.238      ; 1.050      ;
; 0.728 ; r_MEM_state[1]                 ; o_MC_RAM_data[7]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.238      ; 1.050      ;
; 0.731 ; r_MEM_state[0]                 ; o_MC_RAM_address[4]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.052      ;
; 0.731 ; r_MEM_state[0]                 ; o_MC_RAM_address[6]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.052      ;
; 0.731 ; r_MEM_state[0]                 ; o_MC_RAM_address[8]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.052      ;
; 0.731 ; r_MEM_state[0]                 ; o_MC_RAM_address[9]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.052      ;
; 0.731 ; r_MEM_state[0]                 ; o_MC_RAM_address[13]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.052      ;
; 0.749 ; r_MEM_state[1]                 ; o_MC_GPIO_address[0]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.220      ; 1.053      ;
; 0.749 ; r_MEM_state[1]                 ; o_MC_GPIO_address[1]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.220      ; 1.053      ;
; 0.749 ; r_MEM_state[1]                 ; o_MC_GPIO_address[2]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.220      ; 1.053      ;
; 0.749 ; r_MEM_state[1]                 ; o_MC_GPIO_address[3]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.220      ; 1.053      ;
; 0.766 ; r_MEM_state[0]                 ; o_MC_DISPLAY_data[0]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.087      ;
; 0.766 ; r_MEM_state[0]                 ; o_MC_DISPLAY_data[1]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.087      ;
; 0.766 ; r_MEM_state[0]                 ; o_MC_DISPLAY_data[2]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.087      ;
; 0.766 ; r_MEM_state[0]                 ; o_MC_DISPLAY_data[3]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.087      ;
; 0.766 ; r_MEM_state[0]                 ; o_MC_DISPLAY_data[4]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.087      ;
; 0.766 ; r_MEM_state[0]                 ; o_MC_DISPLAY_data[5]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.087      ;
; 0.766 ; r_MEM_state[0]                 ; o_MC_DISPLAY_data[6]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.087      ;
; 0.766 ; r_MEM_state[0]                 ; o_MC_DISPLAY_data[7]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.087      ;
; 0.767 ; r_MEM_state[0]                 ; o_MC_RAM_address[5]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.231      ; 1.082      ;
; 0.767 ; r_MEM_state[0]                 ; o_MC_RAM_address[12]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.231      ; 1.082      ;
; 0.768 ; r_MEM_state[0]                 ; o_MC_RAM_data[0]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.238      ; 1.090      ;
; 0.768 ; r_MEM_state[0]                 ; o_MC_RAM_data[1]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.238      ; 1.090      ;
; 0.768 ; r_MEM_state[0]                 ; o_MC_RAM_data[2]~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.238      ; 1.090      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_MC_clk'                                                              ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_MC_clk ; Rise       ; i_MC_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[0]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[1]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[2]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[3]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[4]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[5]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[6]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[7]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_DISPLAY_write_enable~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[0]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[1]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[2]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[3]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[0]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[1]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[2]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[3]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[4]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[5]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[6]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[7]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_write_enable~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[3]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[4]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[5]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[6]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[7]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2c_write_enable~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[4]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[5]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[6]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[7]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[10]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[11]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[12]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[13]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[3]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[4]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[5]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[6]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[7]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[8]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[9]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[4]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[5]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[6]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[7]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_write_enable~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; r_MEM_state[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; r_MEM_state[1]                 ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[0]~reg0       ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[11]~reg0      ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[13]~reg0      ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[1]~reg0       ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[2]~reg0       ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[3]~reg0       ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[4]~reg0       ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[6]~reg0       ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[8]~reg0       ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[9]~reg0       ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[10]~reg0      ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[7]~reg0       ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[0]~reg0          ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[1]~reg0          ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[2]~reg0          ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[3]~reg0          ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[4]~reg0          ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[5]~reg0          ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[6]~reg0          ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[7]~reg0          ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[0]~reg0      ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[1]~reg0      ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[2]~reg0      ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[3]~reg0      ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[4]~reg0      ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[5]~reg0      ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[6]~reg0      ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_DISPLAY_data[7]~reg0      ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[12]~reg0      ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[5]~reg0       ;
; -0.075 ; 0.109        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_data[0]~reg0         ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_MC_GPIO_data[*]  ; i_MC_clk   ; 1.303  ; 1.981  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[0] ; i_MC_clk   ; 1.019  ; 1.623  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[1] ; i_MC_clk   ; 1.060  ; 1.692  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[2] ; i_MC_clk   ; 1.117  ; 1.751  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[3] ; i_MC_clk   ; 1.247  ; 1.912  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[4] ; i_MC_clk   ; 0.982  ; 1.596  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[5] ; i_MC_clk   ; 1.024  ; 1.634  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[6] ; i_MC_clk   ; 1.303  ; 1.981  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[7] ; i_MC_clk   ; 1.271  ; 1.956  ; Rise       ; i_MC_clk        ;
; i_MC_I2C_data[*]   ; i_MC_clk   ; 1.292  ; 1.956  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[0]  ; i_MC_clk   ; 0.859  ; 1.437  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[1]  ; i_MC_clk   ; 1.292  ; 1.956  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[2]  ; i_MC_clk   ; 1.102  ; 1.759  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[3]  ; i_MC_clk   ; 1.028  ; 1.673  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[4]  ; i_MC_clk   ; 1.090  ; 1.762  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[5]  ; i_MC_clk   ; 0.201  ; 0.478  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[6]  ; i_MC_clk   ; 1.170  ; 1.838  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[7]  ; i_MC_clk   ; 1.074  ; 1.690  ; Rise       ; i_MC_clk        ;
; i_MC_RAM_data[*]   ; i_MC_clk   ; 1.213  ; 1.875  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[0]  ; i_MC_clk   ; 1.087  ; 1.701  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[1]  ; i_MC_clk   ; 1.189  ; 1.834  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[2]  ; i_MC_clk   ; 1.096  ; 1.724  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[3]  ; i_MC_clk   ; 0.951  ; 1.557  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[4]  ; i_MC_clk   ; 1.111  ; 1.731  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[5]  ; i_MC_clk   ; 0.092  ; 0.352  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[6]  ; i_MC_clk   ; 1.209  ; 1.872  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[7]  ; i_MC_clk   ; 1.213  ; 1.875  ; Rise       ; i_MC_clk        ;
; i_MC_address[*]    ; i_MC_clk   ; 1.882  ; 2.508  ; Rise       ; i_MC_clk        ;
;  i_MC_address[0]   ; i_MC_clk   ; 0.906  ; 1.517  ; Rise       ; i_MC_clk        ;
;  i_MC_address[1]   ; i_MC_clk   ; 1.044  ; 1.641  ; Rise       ; i_MC_clk        ;
;  i_MC_address[2]   ; i_MC_clk   ; 0.706  ; 1.297  ; Rise       ; i_MC_clk        ;
;  i_MC_address[3]   ; i_MC_clk   ; 0.998  ; 1.624  ; Rise       ; i_MC_clk        ;
;  i_MC_address[4]   ; i_MC_clk   ; 0.925  ; 1.569  ; Rise       ; i_MC_clk        ;
;  i_MC_address[5]   ; i_MC_clk   ; 0.856  ; 1.455  ; Rise       ; i_MC_clk        ;
;  i_MC_address[6]   ; i_MC_clk   ; 0.791  ; 1.422  ; Rise       ; i_MC_clk        ;
;  i_MC_address[7]   ; i_MC_clk   ; 1.075  ; 1.674  ; Rise       ; i_MC_clk        ;
;  i_MC_address[8]   ; i_MC_clk   ; 1.001  ; 1.662  ; Rise       ; i_MC_clk        ;
;  i_MC_address[9]   ; i_MC_clk   ; 1.066  ; 1.729  ; Rise       ; i_MC_clk        ;
;  i_MC_address[10]  ; i_MC_clk   ; 0.769  ; 1.391  ; Rise       ; i_MC_clk        ;
;  i_MC_address[11]  ; i_MC_clk   ; -0.461 ; -0.126 ; Rise       ; i_MC_clk        ;
;  i_MC_address[12]  ; i_MC_clk   ; -0.538 ; -0.188 ; Rise       ; i_MC_clk        ;
;  i_MC_address[13]  ; i_MC_clk   ; 0.927  ; 1.563  ; Rise       ; i_MC_clk        ;
;  i_MC_address[14]  ; i_MC_clk   ; 1.848  ; 2.508  ; Rise       ; i_MC_clk        ;
;  i_MC_address[15]  ; i_MC_clk   ; 1.882  ; 2.434  ; Rise       ; i_MC_clk        ;
; i_MC_data[*]       ; i_MC_clk   ; 1.076  ; 1.735  ; Rise       ; i_MC_clk        ;
;  i_MC_data[0]      ; i_MC_clk   ; 0.818  ; 1.436  ; Rise       ; i_MC_clk        ;
;  i_MC_data[1]      ; i_MC_clk   ; -0.415 ; -0.081 ; Rise       ; i_MC_clk        ;
;  i_MC_data[2]      ; i_MC_clk   ; -0.420 ; -0.097 ; Rise       ; i_MC_clk        ;
;  i_MC_data[3]      ; i_MC_clk   ; 0.876  ; 1.489  ; Rise       ; i_MC_clk        ;
;  i_MC_data[4]      ; i_MC_clk   ; 1.076  ; 1.722  ; Rise       ; i_MC_clk        ;
;  i_MC_data[5]      ; i_MC_clk   ; 0.945  ; 1.582  ; Rise       ; i_MC_clk        ;
;  i_MC_data[6]      ; i_MC_clk   ; 0.932  ; 1.573  ; Rise       ; i_MC_clk        ;
;  i_MC_data[7]      ; i_MC_clk   ; 1.061  ; 1.735  ; Rise       ; i_MC_clk        ;
; i_MC_enable        ; i_MC_clk   ; 1.149  ; 1.814  ; Rise       ; i_MC_clk        ;
; i_MC_write_enable  ; i_MC_clk   ; 1.789  ; 2.331  ; Rise       ; i_MC_clk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_MC_GPIO_data[*]  ; i_MC_clk   ; -0.769 ; -1.358 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[0] ; i_MC_clk   ; -0.775 ; -1.358 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[1] ; i_MC_clk   ; -0.816 ; -1.424 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[2] ; i_MC_clk   ; -0.871 ; -1.481 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[3] ; i_MC_clk   ; -0.995 ; -1.635 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[4] ; i_MC_clk   ; -0.769 ; -1.368 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[5] ; i_MC_clk   ; -0.808 ; -1.404 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[6] ; i_MC_clk   ; -1.049 ; -1.702 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[7] ; i_MC_clk   ; -1.018 ; -1.677 ; Rise       ; i_MC_clk        ;
; i_MC_I2C_data[*]   ; i_MC_clk   ; 0.006  ; -0.267 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[0]  ; i_MC_clk   ; -0.650 ; -1.215 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[1]  ; i_MC_clk   ; -1.065 ; -1.713 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[2]  ; i_MC_clk   ; -0.885 ; -1.524 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[3]  ; i_MC_clk   ; -0.813 ; -1.441 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[4]  ; i_MC_clk   ; -0.845 ; -1.496 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[5]  ; i_MC_clk   ; 0.006  ; -0.267 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[6]  ; i_MC_clk   ; -0.950 ; -1.599 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[7]  ; i_MC_clk   ; -0.857 ; -1.457 ; Rise       ; i_MC_clk        ;
; i_MC_RAM_data[*]   ; i_MC_clk   ; 0.077  ; -0.188 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[0]  ; i_MC_clk   ; -0.875 ; -1.480 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[1]  ; i_MC_clk   ; -0.973 ; -1.607 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[2]  ; i_MC_clk   ; -0.884 ; -1.502 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[3]  ; i_MC_clk   ; -0.744 ; -1.341 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[4]  ; i_MC_clk   ; -0.899 ; -1.509 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[5]  ; i_MC_clk   ; 0.077  ; -0.188 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[6]  ; i_MC_clk   ; -0.992 ; -1.643 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[7]  ; i_MC_clk   ; -0.996 ; -1.646 ; Rise       ; i_MC_clk        ;
; i_MC_address[*]    ; i_MC_clk   ; 0.702  ; 0.358  ; Rise       ; i_MC_clk        ;
;  i_MC_address[0]   ; i_MC_clk   ; -0.606 ; -1.212 ; Rise       ; i_MC_clk        ;
;  i_MC_address[1]   ; i_MC_clk   ; -0.645 ; -1.227 ; Rise       ; i_MC_clk        ;
;  i_MC_address[2]   ; i_MC_clk   ; -0.454 ; -1.020 ; Rise       ; i_MC_clk        ;
;  i_MC_address[3]   ; i_MC_clk   ; -0.664 ; -1.274 ; Rise       ; i_MC_clk        ;
;  i_MC_address[4]   ; i_MC_clk   ; -0.696 ; -1.325 ; Rise       ; i_MC_clk        ;
;  i_MC_address[5]   ; i_MC_clk   ; -0.631 ; -1.217 ; Rise       ; i_MC_clk        ;
;  i_MC_address[6]   ; i_MC_clk   ; -0.569 ; -1.183 ; Rise       ; i_MC_clk        ;
;  i_MC_address[7]   ; i_MC_clk   ; -0.845 ; -1.438 ; Rise       ; i_MC_clk        ;
;  i_MC_address[8]   ; i_MC_clk   ; -0.770 ; -1.414 ; Rise       ; i_MC_clk        ;
;  i_MC_address[9]   ; i_MC_clk   ; -0.838 ; -1.489 ; Rise       ; i_MC_clk        ;
;  i_MC_address[10]  ; i_MC_clk   ; -0.548 ; -1.154 ; Rise       ; i_MC_clk        ;
;  i_MC_address[11]  ; i_MC_clk   ; 0.624  ; 0.286  ; Rise       ; i_MC_clk        ;
;  i_MC_address[12]  ; i_MC_clk   ; 0.702  ; 0.358  ; Rise       ; i_MC_clk        ;
;  i_MC_address[13]  ; i_MC_clk   ; -0.698 ; -1.320 ; Rise       ; i_MC_clk        ;
;  i_MC_address[14]  ; i_MC_clk   ; -0.914 ; -1.528 ; Rise       ; i_MC_clk        ;
;  i_MC_address[15]  ; i_MC_clk   ; -0.910 ; -1.493 ; Rise       ; i_MC_clk        ;
; i_MC_data[*]       ; i_MC_clk   ; 0.661  ; 0.331  ; Rise       ; i_MC_clk        ;
;  i_MC_data[0]      ; i_MC_clk   ; -0.489 ; -1.081 ; Rise       ; i_MC_clk        ;
;  i_MC_data[1]      ; i_MC_clk   ; 0.613  ; 0.269  ; Rise       ; i_MC_clk        ;
;  i_MC_data[2]      ; i_MC_clk   ; 0.661  ; 0.331  ; Rise       ; i_MC_clk        ;
;  i_MC_data[3]      ; i_MC_clk   ; -0.475 ; -1.077 ; Rise       ; i_MC_clk        ;
;  i_MC_data[4]      ; i_MC_clk   ; -0.708 ; -1.319 ; Rise       ; i_MC_clk        ;
;  i_MC_data[5]      ; i_MC_clk   ; -0.678 ; -1.290 ; Rise       ; i_MC_clk        ;
;  i_MC_data[6]      ; i_MC_clk   ; -0.658 ; -1.266 ; Rise       ; i_MC_clk        ;
;  i_MC_data[7]      ; i_MC_clk   ; -0.727 ; -1.378 ; Rise       ; i_MC_clk        ;
; i_MC_enable        ; i_MC_clk   ; -0.929 ; -1.575 ; Rise       ; i_MC_clk        ;
; i_MC_write_enable  ; i_MC_clk   ; -0.736 ; -1.330 ; Rise       ; i_MC_clk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; o_MC_DISPLAY_data[*]      ; i_MC_clk   ; 4.087 ; 4.258 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[0]     ; i_MC_clk   ; 3.702 ; 3.752 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[1]     ; i_MC_clk   ; 3.856 ; 3.937 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[2]     ; i_MC_clk   ; 4.087 ; 4.258 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[3]     ; i_MC_clk   ; 3.696 ; 3.776 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[4]     ; i_MC_clk   ; 3.845 ; 3.989 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[5]     ; i_MC_clk   ; 3.430 ; 3.503 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[6]     ; i_MC_clk   ; 3.778 ; 3.849 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[7]     ; i_MC_clk   ; 3.579 ; 3.659 ; Rise       ; i_MC_clk        ;
; o_MC_DISPLAY_write_enable ; i_MC_clk   ; 3.666 ; 3.737 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_address[*]      ; i_MC_clk   ; 5.178 ; 5.475 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[0]     ; i_MC_clk   ; 4.276 ; 4.443 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[1]     ; i_MC_clk   ; 3.836 ; 3.916 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[2]     ; i_MC_clk   ; 5.178 ; 5.475 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[3]     ; i_MC_clk   ; 3.863 ; 3.939 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_data[*]         ; i_MC_clk   ; 4.419 ; 4.589 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[0]        ; i_MC_clk   ; 3.785 ; 3.906 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[1]        ; i_MC_clk   ; 3.868 ; 3.956 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[2]        ; i_MC_clk   ; 3.755 ; 3.854 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[3]        ; i_MC_clk   ; 3.778 ; 3.914 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[4]        ; i_MC_clk   ; 4.289 ; 4.471 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[5]        ; i_MC_clk   ; 4.010 ; 4.173 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[6]        ; i_MC_clk   ; 4.419 ; 4.589 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[7]        ; i_MC_clk   ; 3.862 ; 3.947 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_write_enable    ; i_MC_clk   ; 3.722 ; 3.855 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_address[*]       ; i_MC_clk   ; 4.576 ; 4.794 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[0]      ; i_MC_clk   ; 4.576 ; 4.794 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[1]      ; i_MC_clk   ; 3.900 ; 4.011 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[2]      ; i_MC_clk   ; 3.573 ; 3.645 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[3]      ; i_MC_clk   ; 3.533 ; 3.623 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_data[*]          ; i_MC_clk   ; 4.254 ; 4.400 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[0]         ; i_MC_clk   ; 4.254 ; 4.400 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[1]         ; i_MC_clk   ; 3.990 ; 4.141 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[2]         ; i_MC_clk   ; 3.662 ; 3.776 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[3]         ; i_MC_clk   ; 3.915 ; 4.055 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[4]         ; i_MC_clk   ; 3.758 ; 3.851 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[5]         ; i_MC_clk   ; 3.935 ; 4.086 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[6]         ; i_MC_clk   ; 4.064 ; 4.220 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[7]         ; i_MC_clk   ; 3.782 ; 3.901 ; Rise       ; i_MC_clk        ;
; o_MC_I2c_write_enable     ; i_MC_clk   ; 3.507 ; 3.616 ; Rise       ; i_MC_clk        ;
; o_MC_MEM_state[*]         ; i_MC_clk   ; 3.840 ; 3.984 ; Rise       ; i_MC_clk        ;
;  o_MC_MEM_state[0]        ; i_MC_clk   ; 3.597 ; 3.669 ; Rise       ; i_MC_clk        ;
;  o_MC_MEM_state[1]        ; i_MC_clk   ; 3.840 ; 3.984 ; Rise       ; i_MC_clk        ;
; o_MC_MUX_data[*]          ; i_MC_clk   ; 4.176 ; 4.378 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[0]         ; i_MC_clk   ; 4.176 ; 4.378 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[1]         ; i_MC_clk   ; 4.028 ; 4.213 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[2]         ; i_MC_clk   ; 4.014 ; 4.200 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[3]         ; i_MC_clk   ; 3.458 ; 3.545 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[4]         ; i_MC_clk   ; 3.701 ; 3.805 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[5]         ; i_MC_clk   ; 3.587 ; 3.675 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[6]         ; i_MC_clk   ; 3.742 ; 3.852 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[7]         ; i_MC_clk   ; 3.809 ; 3.965 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_address[*]       ; i_MC_clk   ; 5.232 ; 5.515 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[0]      ; i_MC_clk   ; 3.702 ; 3.832 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[1]      ; i_MC_clk   ; 3.812 ; 3.909 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[2]      ; i_MC_clk   ; 4.735 ; 4.972 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[3]      ; i_MC_clk   ; 4.559 ; 4.744 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[4]      ; i_MC_clk   ; 4.353 ; 4.564 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[5]      ; i_MC_clk   ; 3.957 ; 4.095 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[6]      ; i_MC_clk   ; 5.232 ; 5.515 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[7]      ; i_MC_clk   ; 3.813 ; 3.890 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[8]      ; i_MC_clk   ; 3.642 ; 3.750 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[9]      ; i_MC_clk   ; 4.108 ; 4.277 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[10]     ; i_MC_clk   ; 4.093 ; 4.245 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[11]     ; i_MC_clk   ; 4.034 ; 4.175 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[12]     ; i_MC_clk   ; 4.755 ; 5.016 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[13]     ; i_MC_clk   ; 3.907 ; 4.031 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_data[*]          ; i_MC_clk   ; 4.532 ; 4.740 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[0]         ; i_MC_clk   ; 3.720 ; 3.799 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[1]         ; i_MC_clk   ; 3.794 ; 3.881 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[2]         ; i_MC_clk   ; 3.656 ; 3.740 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[3]         ; i_MC_clk   ; 3.634 ; 3.757 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[4]         ; i_MC_clk   ; 4.069 ; 4.237 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[5]         ; i_MC_clk   ; 3.946 ; 4.056 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[6]         ; i_MC_clk   ; 4.532 ; 4.740 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[7]         ; i_MC_clk   ; 4.124 ; 4.288 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_write_enable     ; i_MC_clk   ; 3.501 ; 3.542 ; Rise       ; i_MC_clk        ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; o_MC_DISPLAY_data[*]      ; i_MC_clk   ; 3.354 ; 3.423 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[0]     ; i_MC_clk   ; 3.621 ; 3.668 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[1]     ; i_MC_clk   ; 3.769 ; 3.846 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[2]     ; i_MC_clk   ; 3.985 ; 4.148 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[3]     ; i_MC_clk   ; 3.610 ; 3.686 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[4]     ; i_MC_clk   ; 3.752 ; 3.891 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[5]     ; i_MC_clk   ; 3.354 ; 3.423 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[6]     ; i_MC_clk   ; 3.694 ; 3.762 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[7]     ; i_MC_clk   ; 3.497 ; 3.573 ; Rise       ; i_MC_clk        ;
; o_MC_DISPLAY_write_enable ; i_MC_clk   ; 3.587 ; 3.654 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_address[*]      ; i_MC_clk   ; 3.751 ; 3.827 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[0]     ; i_MC_clk   ; 4.167 ; 4.326 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[1]     ; i_MC_clk   ; 3.751 ; 3.827 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[2]     ; i_MC_clk   ; 5.070 ; 5.358 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[3]     ; i_MC_clk   ; 3.777 ; 3.848 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_data[*]         ; i_MC_clk   ; 3.667 ; 3.761 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[0]        ; i_MC_clk   ; 3.696 ; 3.811 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[1]        ; i_MC_clk   ; 3.781 ; 3.865 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[2]        ; i_MC_clk   ; 3.667 ; 3.761 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[3]        ; i_MC_clk   ; 3.688 ; 3.819 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[4]        ; i_MC_clk   ; 4.180 ; 4.354 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[5]        ; i_MC_clk   ; 3.911 ; 4.067 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[6]        ; i_MC_clk   ; 4.342 ; 4.508 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[7]        ; i_MC_clk   ; 3.776 ; 3.856 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_write_enable    ; i_MC_clk   ; 3.633 ; 3.761 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_address[*]       ; i_MC_clk   ; 3.454 ; 3.540 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[0]      ; i_MC_clk   ; 4.493 ; 4.708 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[1]      ; i_MC_clk   ; 3.812 ; 3.919 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[2]      ; i_MC_clk   ; 3.492 ; 3.560 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[3]      ; i_MC_clk   ; 3.454 ; 3.540 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_data[*]          ; i_MC_clk   ; 3.578 ; 3.686 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[0]         ; i_MC_clk   ; 4.152 ; 4.292 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[1]         ; i_MC_clk   ; 3.892 ; 4.037 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[2]         ; i_MC_clk   ; 3.578 ; 3.686 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[3]         ; i_MC_clk   ; 3.820 ; 3.955 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[4]         ; i_MC_clk   ; 3.669 ; 3.758 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[5]         ; i_MC_clk   ; 3.839 ; 3.984 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[6]         ; i_MC_clk   ; 3.963 ; 4.112 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[7]         ; i_MC_clk   ; 3.693 ; 3.807 ; Rise       ; i_MC_clk        ;
; o_MC_I2c_write_enable     ; i_MC_clk   ; 3.430 ; 3.536 ; Rise       ; i_MC_clk        ;
; o_MC_MEM_state[*]         ; i_MC_clk   ; 3.521 ; 3.590 ; Rise       ; i_MC_clk        ;
;  o_MC_MEM_state[0]        ; i_MC_clk   ; 3.521 ; 3.590 ; Rise       ; i_MC_clk        ;
;  o_MC_MEM_state[1]        ; i_MC_clk   ; 3.751 ; 3.890 ; Rise       ; i_MC_clk        ;
; o_MC_MUX_data[*]          ; i_MC_clk   ; 3.383 ; 3.466 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[0]         ; i_MC_clk   ; 4.078 ; 4.270 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[1]         ; i_MC_clk   ; 3.929 ; 4.106 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[2]         ; i_MC_clk   ; 3.915 ; 4.093 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[3]         ; i_MC_clk   ; 3.383 ; 3.466 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[4]         ; i_MC_clk   ; 3.615 ; 3.715 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[5]         ; i_MC_clk   ; 3.506 ; 3.590 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[6]         ; i_MC_clk   ; 3.655 ; 3.760 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[7]         ; i_MC_clk   ; 3.719 ; 3.868 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_address[*]       ; i_MC_clk   ; 3.558 ; 3.661 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[0]      ; i_MC_clk   ; 3.616 ; 3.740 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[1]      ; i_MC_clk   ; 3.727 ; 3.820 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[2]      ; i_MC_clk   ; 4.646 ; 4.879 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[3]      ; i_MC_clk   ; 4.475 ; 4.657 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[4]      ; i_MC_clk   ; 4.240 ; 4.442 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[5]      ; i_MC_clk   ; 3.860 ; 3.992 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[6]      ; i_MC_clk   ; 5.122 ; 5.397 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[7]      ; i_MC_clk   ; 3.728 ; 3.801 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[8]      ; i_MC_clk   ; 3.558 ; 3.661 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[9]      ; i_MC_clk   ; 4.005 ; 4.167 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[10]     ; i_MC_clk   ; 3.992 ; 4.137 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[11]     ; i_MC_clk   ; 3.934 ; 4.069 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[12]     ; i_MC_clk   ; 4.665 ; 4.920 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[13]     ; i_MC_clk   ; 3.812 ; 3.931 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_data[*]          ; i_MC_clk   ; 3.549 ; 3.652 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[0]         ; i_MC_clk   ; 3.632 ; 3.708 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[1]         ; i_MC_clk   ; 3.704 ; 3.787 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[2]         ; i_MC_clk   ; 3.572 ; 3.652 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[3]         ; i_MC_clk   ; 3.549 ; 3.667 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[4]         ; i_MC_clk   ; 3.968 ; 4.128 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[5]         ; i_MC_clk   ; 3.851 ; 3.955 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[6]         ; i_MC_clk   ; 4.451 ; 4.656 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[7]         ; i_MC_clk   ; 4.019 ; 4.177 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_write_enable     ; i_MC_clk   ; 3.429 ; 3.467 ; Rise       ; i_MC_clk        ;
+---------------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.895  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  i_MC_clk        ; -0.895  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -50.817 ; 0.0   ; 0.0      ; 0.0     ; -76.078             ;
;  i_MC_clk        ; -50.817 ; 0.000 ; N/A      ; N/A     ; -76.078             ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_MC_GPIO_data[*]  ; i_MC_clk   ; 2.282  ; 2.818  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[0] ; i_MC_clk   ; 1.867  ; 2.296  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[1] ; i_MC_clk   ; 1.850  ; 2.367  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[2] ; i_MC_clk   ; 2.025  ; 2.512  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[3] ; i_MC_clk   ; 2.275  ; 2.757  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[4] ; i_MC_clk   ; 1.764  ; 2.224  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[5] ; i_MC_clk   ; 1.859  ; 2.297  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[6] ; i_MC_clk   ; 2.270  ; 2.818  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[7] ; i_MC_clk   ; 2.282  ; 2.775  ; Rise       ; i_MC_clk        ;
; i_MC_I2C_data[*]   ; i_MC_clk   ; 2.274  ; 2.797  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[0]  ; i_MC_clk   ; 1.557  ; 1.954  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[1]  ; i_MC_clk   ; 2.274  ; 2.797  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[2]  ; i_MC_clk   ; 1.950  ; 2.453  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[3]  ; i_MC_clk   ; 1.841  ; 2.323  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[4]  ; i_MC_clk   ; 1.908  ; 2.470  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[5]  ; i_MC_clk   ; 0.356  ; 0.478  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[6]  ; i_MC_clk   ; 2.054  ; 2.574  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[7]  ; i_MC_clk   ; 1.925  ; 2.349  ; Rise       ; i_MC_clk        ;
; i_MC_RAM_data[*]   ; i_MC_clk   ; 2.137  ; 2.658  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[0]  ; i_MC_clk   ; 1.925  ; 2.389  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[1]  ; i_MC_clk   ; 2.094  ; 2.602  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[2]  ; i_MC_clk   ; 1.960  ; 2.425  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[3]  ; i_MC_clk   ; 1.706  ; 2.154  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[4]  ; i_MC_clk   ; 1.992  ; 2.456  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[5]  ; i_MC_clk   ; 0.158  ; 0.352  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[6]  ; i_MC_clk   ; 2.134  ; 2.657  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[7]  ; i_MC_clk   ; 2.137  ; 2.658  ; Rise       ; i_MC_clk        ;
; i_MC_address[*]    ; i_MC_clk   ; 3.404  ; 3.850  ; Rise       ; i_MC_clk        ;
;  i_MC_address[0]   ; i_MC_clk   ; 1.690  ; 2.121  ; Rise       ; i_MC_clk        ;
;  i_MC_address[1]   ; i_MC_clk   ; 1.868  ; 2.304  ; Rise       ; i_MC_clk        ;
;  i_MC_address[2]   ; i_MC_clk   ; 1.281  ; 1.681  ; Rise       ; i_MC_clk        ;
;  i_MC_address[3]   ; i_MC_clk   ; 1.806  ; 2.268  ; Rise       ; i_MC_clk        ;
;  i_MC_address[4]   ; i_MC_clk   ; 1.642  ; 2.106  ; Rise       ; i_MC_clk        ;
;  i_MC_address[5]   ; i_MC_clk   ; 1.510  ; 1.947  ; Rise       ; i_MC_clk        ;
;  i_MC_address[6]   ; i_MC_clk   ; 1.436  ; 1.890  ; Rise       ; i_MC_clk        ;
;  i_MC_address[7]   ; i_MC_clk   ; 1.882  ; 2.338  ; Rise       ; i_MC_clk        ;
;  i_MC_address[8]   ; i_MC_clk   ; 1.762  ; 2.245  ; Rise       ; i_MC_clk        ;
;  i_MC_address[9]   ; i_MC_clk   ; 1.856  ; 2.372  ; Rise       ; i_MC_clk        ;
;  i_MC_address[10]  ; i_MC_clk   ; 1.411  ; 1.859  ; Rise       ; i_MC_clk        ;
;  i_MC_address[11]  ; i_MC_clk   ; -0.461 ; -0.126 ; Rise       ; i_MC_clk        ;
;  i_MC_address[12]  ; i_MC_clk   ; -0.538 ; -0.188 ; Rise       ; i_MC_clk        ;
;  i_MC_address[13]  ; i_MC_clk   ; 1.648  ; 2.099  ; Rise       ; i_MC_clk        ;
;  i_MC_address[14]  ; i_MC_clk   ; 3.404  ; 3.850  ; Rise       ; i_MC_clk        ;
;  i_MC_address[15]  ; i_MC_clk   ; 3.360  ; 3.777  ; Rise       ; i_MC_clk        ;
; i_MC_data[*]       ; i_MC_clk   ; 1.923  ; 2.419  ; Rise       ; i_MC_clk        ;
;  i_MC_data[0]      ; i_MC_clk   ; 1.460  ; 1.901  ; Rise       ; i_MC_clk        ;
;  i_MC_data[1]      ; i_MC_clk   ; -0.415 ; -0.081 ; Rise       ; i_MC_clk        ;
;  i_MC_data[2]      ; i_MC_clk   ; -0.420 ; -0.097 ; Rise       ; i_MC_clk        ;
;  i_MC_data[3]      ; i_MC_clk   ; 1.575  ; 2.030  ; Rise       ; i_MC_clk        ;
;  i_MC_data[4]      ; i_MC_clk   ; 1.923  ; 2.419  ; Rise       ; i_MC_clk        ;
;  i_MC_data[5]      ; i_MC_clk   ; 1.671  ; 2.142  ; Rise       ; i_MC_clk        ;
;  i_MC_data[6]      ; i_MC_clk   ; 1.660  ; 2.123  ; Rise       ; i_MC_clk        ;
;  i_MC_data[7]      ; i_MC_clk   ; 1.872  ; 2.385  ; Rise       ; i_MC_clk        ;
; i_MC_enable        ; i_MC_clk   ; 2.002  ; 2.523  ; Rise       ; i_MC_clk        ;
; i_MC_write_enable  ; i_MC_clk   ; 3.227  ; 3.632  ; Rise       ; i_MC_clk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_MC_GPIO_data[*]  ; i_MC_clk   ; -0.769 ; -1.358 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[0] ; i_MC_clk   ; -0.775 ; -1.358 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[1] ; i_MC_clk   ; -0.816 ; -1.424 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[2] ; i_MC_clk   ; -0.871 ; -1.481 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[3] ; i_MC_clk   ; -0.995 ; -1.635 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[4] ; i_MC_clk   ; -0.769 ; -1.368 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[5] ; i_MC_clk   ; -0.808 ; -1.404 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[6] ; i_MC_clk   ; -1.049 ; -1.702 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[7] ; i_MC_clk   ; -1.018 ; -1.677 ; Rise       ; i_MC_clk        ;
; i_MC_I2C_data[*]   ; i_MC_clk   ; 0.011  ; -0.063 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[0]  ; i_MC_clk   ; -0.650 ; -1.215 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[1]  ; i_MC_clk   ; -1.065 ; -1.713 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[2]  ; i_MC_clk   ; -0.885 ; -1.524 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[3]  ; i_MC_clk   ; -0.813 ; -1.441 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[4]  ; i_MC_clk   ; -0.845 ; -1.496 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[5]  ; i_MC_clk   ; 0.011  ; -0.063 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[6]  ; i_MC_clk   ; -0.950 ; -1.599 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[7]  ; i_MC_clk   ; -0.857 ; -1.457 ; Rise       ; i_MC_clk        ;
; i_MC_RAM_data[*]   ; i_MC_clk   ; 0.140  ; 0.029  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[0]  ; i_MC_clk   ; -0.875 ; -1.480 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[1]  ; i_MC_clk   ; -0.973 ; -1.607 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[2]  ; i_MC_clk   ; -0.884 ; -1.502 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[3]  ; i_MC_clk   ; -0.744 ; -1.341 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[4]  ; i_MC_clk   ; -0.899 ; -1.509 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[5]  ; i_MC_clk   ; 0.140  ; 0.029  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[6]  ; i_MC_clk   ; -0.992 ; -1.643 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[7]  ; i_MC_clk   ; -0.996 ; -1.646 ; Rise       ; i_MC_clk        ;
; i_MC_address[*]    ; i_MC_clk   ; 1.216  ; 1.074  ; Rise       ; i_MC_clk        ;
;  i_MC_address[0]   ; i_MC_clk   ; -0.606 ; -1.212 ; Rise       ; i_MC_clk        ;
;  i_MC_address[1]   ; i_MC_clk   ; -0.645 ; -1.227 ; Rise       ; i_MC_clk        ;
;  i_MC_address[2]   ; i_MC_clk   ; -0.454 ; -0.992 ; Rise       ; i_MC_clk        ;
;  i_MC_address[3]   ; i_MC_clk   ; -0.664 ; -1.274 ; Rise       ; i_MC_clk        ;
;  i_MC_address[4]   ; i_MC_clk   ; -0.696 ; -1.325 ; Rise       ; i_MC_clk        ;
;  i_MC_address[5]   ; i_MC_clk   ; -0.631 ; -1.217 ; Rise       ; i_MC_clk        ;
;  i_MC_address[6]   ; i_MC_clk   ; -0.569 ; -1.183 ; Rise       ; i_MC_clk        ;
;  i_MC_address[7]   ; i_MC_clk   ; -0.845 ; -1.438 ; Rise       ; i_MC_clk        ;
;  i_MC_address[8]   ; i_MC_clk   ; -0.770 ; -1.414 ; Rise       ; i_MC_clk        ;
;  i_MC_address[9]   ; i_MC_clk   ; -0.838 ; -1.489 ; Rise       ; i_MC_clk        ;
;  i_MC_address[10]  ; i_MC_clk   ; -0.548 ; -1.154 ; Rise       ; i_MC_clk        ;
;  i_MC_address[11]  ; i_MC_clk   ; 1.067  ; 0.923  ; Rise       ; i_MC_clk        ;
;  i_MC_address[12]  ; i_MC_clk   ; 1.216  ; 1.074  ; Rise       ; i_MC_clk        ;
;  i_MC_address[13]  ; i_MC_clk   ; -0.698 ; -1.320 ; Rise       ; i_MC_clk        ;
;  i_MC_address[14]  ; i_MC_clk   ; -0.914 ; -1.528 ; Rise       ; i_MC_clk        ;
;  i_MC_address[15]  ; i_MC_clk   ; -0.910 ; -1.493 ; Rise       ; i_MC_clk        ;
; i_MC_data[*]       ; i_MC_clk   ; 1.157  ; 1.024  ; Rise       ; i_MC_clk        ;
;  i_MC_data[0]      ; i_MC_clk   ; -0.489 ; -1.035 ; Rise       ; i_MC_clk        ;
;  i_MC_data[1]      ; i_MC_clk   ; 1.047  ; 0.904  ; Rise       ; i_MC_clk        ;
;  i_MC_data[2]      ; i_MC_clk   ; 1.157  ; 1.024  ; Rise       ; i_MC_clk        ;
;  i_MC_data[3]      ; i_MC_clk   ; -0.475 ; -1.031 ; Rise       ; i_MC_clk        ;
;  i_MC_data[4]      ; i_MC_clk   ; -0.708 ; -1.319 ; Rise       ; i_MC_clk        ;
;  i_MC_data[5]      ; i_MC_clk   ; -0.678 ; -1.290 ; Rise       ; i_MC_clk        ;
;  i_MC_data[6]      ; i_MC_clk   ; -0.658 ; -1.266 ; Rise       ; i_MC_clk        ;
;  i_MC_data[7]      ; i_MC_clk   ; -0.727 ; -1.378 ; Rise       ; i_MC_clk        ;
; i_MC_enable        ; i_MC_clk   ; -0.929 ; -1.575 ; Rise       ; i_MC_clk        ;
; i_MC_write_enable  ; i_MC_clk   ; -0.736 ; -1.330 ; Rise       ; i_MC_clk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; o_MC_DISPLAY_data[*]      ; i_MC_clk   ; 6.984 ; 7.047 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[0]     ; i_MC_clk   ; 6.211 ; 6.211 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[1]     ; i_MC_clk   ; 6.463 ; 6.494 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[2]     ; i_MC_clk   ; 6.984 ; 7.047 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[3]     ; i_MC_clk   ; 6.303 ; 6.309 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[4]     ; i_MC_clk   ; 6.548 ; 6.612 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[5]     ; i_MC_clk   ; 5.857 ; 5.851 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[6]     ; i_MC_clk   ; 6.297 ; 6.353 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[7]     ; i_MC_clk   ; 6.112 ; 6.113 ; Rise       ; i_MC_clk        ;
; o_MC_DISPLAY_write_enable ; i_MC_clk   ; 6.101 ; 6.128 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_address[*]      ; i_MC_clk   ; 8.560 ; 8.772 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[0]     ; i_MC_clk   ; 7.280 ; 7.319 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[1]     ; i_MC_clk   ; 6.414 ; 6.448 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[2]     ; i_MC_clk   ; 8.560 ; 8.772 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[3]     ; i_MC_clk   ; 6.494 ; 6.528 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_data[*]         ; i_MC_clk   ; 7.253 ; 7.362 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[0]        ; i_MC_clk   ; 6.462 ; 6.525 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[1]        ; i_MC_clk   ; 6.478 ; 6.517 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[2]        ; i_MC_clk   ; 6.388 ; 6.405 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[3]        ; i_MC_clk   ; 6.480 ; 6.531 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[4]        ; i_MC_clk   ; 7.253 ; 7.362 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[5]        ; i_MC_clk   ; 6.901 ; 6.961 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[6]        ; i_MC_clk   ; 7.192 ; 7.333 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[7]        ; i_MC_clk   ; 6.466 ; 6.504 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_write_enable    ; i_MC_clk   ; 6.316 ; 6.369 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_address[*]       ; i_MC_clk   ; 7.467 ; 7.639 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[0]      ; i_MC_clk   ; 7.467 ; 7.639 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[1]      ; i_MC_clk   ; 6.527 ; 6.559 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[2]      ; i_MC_clk   ; 6.078 ; 6.084 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[3]      ; i_MC_clk   ; 5.967 ; 6.022 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_data[*]          ; i_MC_clk   ; 7.201 ; 7.241 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[0]         ; i_MC_clk   ; 7.201 ; 7.241 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[1]         ; i_MC_clk   ; 6.824 ; 6.837 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[2]         ; i_MC_clk   ; 6.219 ; 6.269 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[3]         ; i_MC_clk   ; 6.525 ; 6.623 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[4]         ; i_MC_clk   ; 6.360 ; 6.414 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[5]         ; i_MC_clk   ; 6.748 ; 6.806 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[6]         ; i_MC_clk   ; 6.883 ; 6.952 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[7]         ; i_MC_clk   ; 6.444 ; 6.464 ; Rise       ; i_MC_clk        ;
; o_MC_I2c_write_enable     ; i_MC_clk   ; 5.949 ; 5.969 ; Rise       ; i_MC_clk        ;
; o_MC_MEM_state[*]         ; i_MC_clk   ; 6.528 ; 6.537 ; Rise       ; i_MC_clk        ;
;  o_MC_MEM_state[0]        ; i_MC_clk   ; 6.040 ; 6.040 ; Rise       ; i_MC_clk        ;
;  o_MC_MEM_state[1]        ; i_MC_clk   ; 6.528 ; 6.537 ; Rise       ; i_MC_clk        ;
; o_MC_MUX_data[*]          ; i_MC_clk   ; 7.000 ; 7.198 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[0]         ; i_MC_clk   ; 7.000 ; 7.198 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[1]         ; i_MC_clk   ; 6.880 ; 6.935 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[2]         ; i_MC_clk   ; 6.876 ; 6.943 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[3]         ; i_MC_clk   ; 5.812 ; 5.860 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[4]         ; i_MC_clk   ; 6.228 ; 6.282 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[5]         ; i_MC_clk   ; 6.038 ; 6.082 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[6]         ; i_MC_clk   ; 6.295 ; 6.358 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[7]         ; i_MC_clk   ; 6.509 ; 6.545 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_address[*]       ; i_MC_clk   ; 8.436 ; 8.682 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[0]      ; i_MC_clk   ; 6.292 ; 6.352 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[1]      ; i_MC_clk   ; 6.364 ; 6.420 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[2]      ; i_MC_clk   ; 7.726 ; 7.908 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[3]      ; i_MC_clk   ; 7.418 ; 7.546 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[4]      ; i_MC_clk   ; 7.464 ; 7.535 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[5]      ; i_MC_clk   ; 6.741 ; 6.815 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[6]      ; i_MC_clk   ; 8.436 ; 8.682 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[7]      ; i_MC_clk   ; 6.419 ; 6.438 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[8]      ; i_MC_clk   ; 6.179 ; 6.229 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[9]      ; i_MC_clk   ; 6.925 ; 7.048 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[10]     ; i_MC_clk   ; 7.001 ; 7.060 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[11]     ; i_MC_clk   ; 6.895 ; 6.955 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[12]     ; i_MC_clk   ; 7.825 ; 8.037 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[13]     ; i_MC_clk   ; 6.680 ; 6.696 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_data[*]          ; i_MC_clk   ; 7.447 ; 7.585 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[0]         ; i_MC_clk   ; 6.337 ; 6.363 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[1]         ; i_MC_clk   ; 6.402 ; 6.444 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[2]         ; i_MC_clk   ; 6.174 ; 6.216 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[3]         ; i_MC_clk   ; 6.225 ; 6.279 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[4]         ; i_MC_clk   ; 6.982 ; 7.052 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[5]         ; i_MC_clk   ; 6.676 ; 6.726 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[6]         ; i_MC_clk   ; 7.447 ; 7.585 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[7]         ; i_MC_clk   ; 7.070 ; 7.076 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_write_enable     ; i_MC_clk   ; 5.823 ; 5.845 ; Rise       ; i_MC_clk        ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; o_MC_DISPLAY_data[*]      ; i_MC_clk   ; 3.354 ; 3.423 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[0]     ; i_MC_clk   ; 3.621 ; 3.668 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[1]     ; i_MC_clk   ; 3.769 ; 3.846 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[2]     ; i_MC_clk   ; 3.985 ; 4.148 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[3]     ; i_MC_clk   ; 3.610 ; 3.686 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[4]     ; i_MC_clk   ; 3.752 ; 3.891 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[5]     ; i_MC_clk   ; 3.354 ; 3.423 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[6]     ; i_MC_clk   ; 3.694 ; 3.762 ; Rise       ; i_MC_clk        ;
;  o_MC_DISPLAY_data[7]     ; i_MC_clk   ; 3.497 ; 3.573 ; Rise       ; i_MC_clk        ;
; o_MC_DISPLAY_write_enable ; i_MC_clk   ; 3.587 ; 3.654 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_address[*]      ; i_MC_clk   ; 3.751 ; 3.827 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[0]     ; i_MC_clk   ; 4.167 ; 4.326 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[1]     ; i_MC_clk   ; 3.751 ; 3.827 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[2]     ; i_MC_clk   ; 5.070 ; 5.358 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[3]     ; i_MC_clk   ; 3.777 ; 3.848 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_data[*]         ; i_MC_clk   ; 3.667 ; 3.761 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[0]        ; i_MC_clk   ; 3.696 ; 3.811 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[1]        ; i_MC_clk   ; 3.781 ; 3.865 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[2]        ; i_MC_clk   ; 3.667 ; 3.761 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[3]        ; i_MC_clk   ; 3.688 ; 3.819 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[4]        ; i_MC_clk   ; 4.180 ; 4.354 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[5]        ; i_MC_clk   ; 3.911 ; 4.067 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[6]        ; i_MC_clk   ; 4.342 ; 4.508 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[7]        ; i_MC_clk   ; 3.776 ; 3.856 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_write_enable    ; i_MC_clk   ; 3.633 ; 3.761 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_address[*]       ; i_MC_clk   ; 3.454 ; 3.540 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[0]      ; i_MC_clk   ; 4.493 ; 4.708 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[1]      ; i_MC_clk   ; 3.812 ; 3.919 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[2]      ; i_MC_clk   ; 3.492 ; 3.560 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[3]      ; i_MC_clk   ; 3.454 ; 3.540 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_data[*]          ; i_MC_clk   ; 3.578 ; 3.686 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[0]         ; i_MC_clk   ; 4.152 ; 4.292 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[1]         ; i_MC_clk   ; 3.892 ; 4.037 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[2]         ; i_MC_clk   ; 3.578 ; 3.686 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[3]         ; i_MC_clk   ; 3.820 ; 3.955 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[4]         ; i_MC_clk   ; 3.669 ; 3.758 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[5]         ; i_MC_clk   ; 3.839 ; 3.984 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[6]         ; i_MC_clk   ; 3.963 ; 4.112 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[7]         ; i_MC_clk   ; 3.693 ; 3.807 ; Rise       ; i_MC_clk        ;
; o_MC_I2c_write_enable     ; i_MC_clk   ; 3.430 ; 3.536 ; Rise       ; i_MC_clk        ;
; o_MC_MEM_state[*]         ; i_MC_clk   ; 3.521 ; 3.590 ; Rise       ; i_MC_clk        ;
;  o_MC_MEM_state[0]        ; i_MC_clk   ; 3.521 ; 3.590 ; Rise       ; i_MC_clk        ;
;  o_MC_MEM_state[1]        ; i_MC_clk   ; 3.751 ; 3.890 ; Rise       ; i_MC_clk        ;
; o_MC_MUX_data[*]          ; i_MC_clk   ; 3.383 ; 3.466 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[0]         ; i_MC_clk   ; 4.078 ; 4.270 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[1]         ; i_MC_clk   ; 3.929 ; 4.106 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[2]         ; i_MC_clk   ; 3.915 ; 4.093 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[3]         ; i_MC_clk   ; 3.383 ; 3.466 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[4]         ; i_MC_clk   ; 3.615 ; 3.715 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[5]         ; i_MC_clk   ; 3.506 ; 3.590 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[6]         ; i_MC_clk   ; 3.655 ; 3.760 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[7]         ; i_MC_clk   ; 3.719 ; 3.868 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_address[*]       ; i_MC_clk   ; 3.558 ; 3.661 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[0]      ; i_MC_clk   ; 3.616 ; 3.740 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[1]      ; i_MC_clk   ; 3.727 ; 3.820 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[2]      ; i_MC_clk   ; 4.646 ; 4.879 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[3]      ; i_MC_clk   ; 4.475 ; 4.657 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[4]      ; i_MC_clk   ; 4.240 ; 4.442 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[5]      ; i_MC_clk   ; 3.860 ; 3.992 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[6]      ; i_MC_clk   ; 5.122 ; 5.397 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[7]      ; i_MC_clk   ; 3.728 ; 3.801 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[8]      ; i_MC_clk   ; 3.558 ; 3.661 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[9]      ; i_MC_clk   ; 4.005 ; 4.167 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[10]     ; i_MC_clk   ; 3.992 ; 4.137 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[11]     ; i_MC_clk   ; 3.934 ; 4.069 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[12]     ; i_MC_clk   ; 4.665 ; 4.920 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[13]     ; i_MC_clk   ; 3.812 ; 3.931 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_data[*]          ; i_MC_clk   ; 3.549 ; 3.652 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[0]         ; i_MC_clk   ; 3.632 ; 3.708 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[1]         ; i_MC_clk   ; 3.704 ; 3.787 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[2]         ; i_MC_clk   ; 3.572 ; 3.652 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[3]         ; i_MC_clk   ; 3.549 ; 3.667 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[4]         ; i_MC_clk   ; 3.968 ; 4.128 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[5]         ; i_MC_clk   ; 3.851 ; 3.955 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[6]         ; i_MC_clk   ; 4.451 ; 4.656 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[7]         ; i_MC_clk   ; 4.019 ; 4.177 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_write_enable     ; i_MC_clk   ; 3.429 ; 3.467 ; Rise       ; i_MC_clk        ;
+---------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                       ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_MC_MUX_data[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_MUX_data[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_MUX_data[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_MUX_data[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_MUX_data[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_MUX_data[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_MUX_data[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_MUX_data[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_MEM_state[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_MEM_state[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_data[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_data[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_data[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_data[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_data[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_data[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_data[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_data[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_write_enable     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_write_enable ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_write_enable    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2c_write_enable     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_MC_I2C_busy           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_clk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[14]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_RAM_data[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[15]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_write_enable       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_RAM_data[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_RAM_data[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_RAM_data[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_RAM_data[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_RAM_data[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_RAM_data[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_RAM_data[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_enable             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[8]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[9]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[10]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[11]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[12]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[13]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_data[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_data[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_data[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_data[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_data[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_data[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_data[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_data[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_MC_MUX_data[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MEM_state[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MEM_state[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; o_MC_RAM_address[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_write_enable     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_write_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_write_enable    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2c_write_enable     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_MC_MUX_data[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_MUX_data[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MEM_state[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_MEM_state[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; o_MC_RAM_address[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_RAM_address[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_MC_RAM_address[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_MC_RAM_address[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_MC_RAM_address[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_RAM_address[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_MC_RAM_address[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_MC_RAM_data[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_write_enable     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_DISPLAY_data[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_DISPLAY_data[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_DISPLAY_data[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_DISPLAY_data[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_write_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_address[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_address[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_address[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_write_enable    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_MC_I2C_address[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_address[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2c_write_enable     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_MC_clk   ; i_MC_clk ; 140      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_MC_clk   ; i_MC_clk ; 140      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 50    ; 50   ;
; Unconstrained Input Port Paths  ; 256   ; 256  ;
; Unconstrained Output Ports      ; 68    ; 68   ;
; Unconstrained Output Port Paths ; 68    ; 68   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Web Edition
    Info: Processing started: Thu May 23 11:16:00 2019
Info: Command: quartus_sta MEMORY_CONTROL -c MEMORY_CONTROL
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MEMORY_CONTROL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_MC_clk i_MC_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.895
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.895             -50.817 i_MC_clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 i_MC_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -71.000 i_MC_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.719
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.719             -38.964 i_MC_clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 i_MC_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -71.000 i_MC_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.061
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.061              -0.719 i_MC_clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 i_MC_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -76.078 i_MC_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4642 megabytes
    Info: Processing ended: Thu May 23 11:16:01 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


