
讨论贴

20:37:20

9

关于有限状态机的经验分享

P1分享Verilog

钟彦童 21373209 (学生)

# 从零开始的有限状态机

看会了就能过challenge......反正我觉得能。

*另外由于我还不熟悉Markdown的用法，格式方面也希望大家提供一些建议。本来想给目录做个跳转的，后来发现不会（）。*

*持续欢迎大家纠错。*

## 目录

**0. 前言**

**1. 基础复习**

**2. 状态设计**

**3. 代码实现**

**4. 类型转换**

**5. 如何捉虫**

------

## 0.前言

这篇文章主要希望解释在verilog（或者任何其他地方）中，复杂的有限状态机的实现方式。之后的主要参考题目是[Verilog CPU 输出格式检查](https://cscore.e1.buaa.edu.cn/tutorial/verilog/verilog-5/verilog-5-13/)。（可以先看看，也可以边看边写，写过了也可以再写一遍）

NEW：[这篇](https://cscore.e1.buaa.edu.cn/#/discussion_area/470/811/posts)更新简单介绍了如何把状态机拼起来，也是搭建复杂状态机的一种思路

------

## 1.复习

![image-20221017203916136](C:\Users\W\AppData\Roaming\Typora\typora-user-images\image-20221017203916136.png)

> moore和mealy机的示意图，不能理解的话建议先看看黑书相关段落。
>
> 也推荐从学长的[blog](https://roife.github.io/2020/09/24/buaa-co-03-sequential-logic/)学习知识

你印象中的有限状态机是什么样子？

对于我来说，一个朴实无华的状态机看起来是这样的：

```verilog
parameter ...;

wire next_state;
assign next_state = ...;
reg state;

always @ (posedge clk) begin
    state <= next_state;
end

assign output = ...;
```

如果进行适当的填充，你可以将它改成Moore机，当然也可以改成Mealy机。一切都取决于你要在省略号那里写什么。

打个比方，假如你的是`output`

```verilog
//output = F(state);
assign output = (state == S4);
```

那么这就是一个Moore状态机。

假如你的是`output`

```verilog
//output = F(state, input);
assign output = (state == S2) ? input : 
                (state == S3) ? 1 : input;
```

那么这就是一个Mealy状态机。

虽然仅从这一点点内容还无法决定这个状态机的行为，但是积土成山，就可以实现你的目标了。之后的段落，将逐步介绍设计状态机的步骤。有时候这样的设计顺序不一定足够快捷，这种时候请试着总结规律，发明新的方法。

那么为什么我会选择这种形式呢？参考这个[简单的例题](https://cscore.e1.buaa.edu.cn/tutorial/verilog/verilog-4/verilog-4-4/)给出的[例程](https://cscore.e1.buaa.edu.cn/tutorial/verilog/assets/counting.v)，可以看到在块内部进行分支会带来三个难题：`always`

1. 实现过程**代码量**大。
2. 在查看波形时，难以查看状态转移**过程**中发生了什么。
3. 进行**增删**时涉及的工作量大。

所以我会倾向于使用类似下面这样的代码（这段代码并非某道题的答案，而且有机会被查重，所以请不要用于提交）

```verilog
`timescale 1ns / 1ps
//状态如果使用parameter S0=2'b00;的写法可以降低代码量
//不过同时要删去提示宏的`字符，自行取舍
`define S0 2'b00
`define S1 2'b01
`define S2 2'b10
`define S3 2'b11

module counting(
    input [1:0] num,
    input clk,
    output ans
    );

reg [1:0] status;

wire [1:0] next;
//转移逻辑的写法不是唯一的，通过重新排列三目运算符的内容可以简化你的逻辑
assign next =   (num == 2'b01) ? ( `S1 ) :
                (num == 2'b10) ? ( status == `S1 ? `S2 : `S0 ) :
                (num == 2'b11) ? ( status == `S2 ? `S3 : `S0 ) :
                `S0;//default

initial begin // 如果有reset，则不需要initial块
	status <= `S0;
end

always @(posedge clk) begin
    status <= next;
    //如果有reset信号，
    //则这行可以简单改成status <= reset ? `S0 : next;
    //很方便
end

assign ans = (status == `S3) ? 1'b1 : 1'b0;
//这一段可以证明这是个Moore型状态机

endmodule
```

当然，选择引入的做法有利有弊。可能存在的问题包括：`next_state`

1. 表达复杂逻辑时不清晰。
2. 三目运算符可以产生不可预测的语法问题。

为了避免这两个问题，在更复杂的状态机中需要将的实现方式进行优化。`next_state`

> 注意： 不要被上图的单根连接线，或者上面的样例代码，或者你看到的其他例程，局限住思维。比如你的状态可以由多个表示，又或者状态转移由计算而非分类讨论得到，此外状态机的输出也未必是0和1。比如说：`reg`
>
> ```verilog
> wire [3:0] next_1, next_2;
> reg [3:0] state_1, state_2;
> 
> assign next_1 = state_2;
> assign next_2 = state_1 + state_2;
> 
> assign fibonacci = next_2;//只是代码片段，不用太较真
> ```
>
> 最重要的是结果（虽然过程也很重要，但是不要拘泥于实现方式）

------

## 2.状态设计

状态（和状态转移）的设计对工作难度有着至关重要的影响，是无法回避的第一步，请多在这一部分花时间。比如以下状态转移表：

| State | Input | NextState | Output |
| :---: | :---: | :-------: | :----: |
|   0   |   0   |     0     |   0    |
|   0   |   1   |     3     |   0    |
|   1   |   0   |     0     |   0    |
|   1   |   1   |     0     |   0    |
|   2   |   0   |     0     |   1    |
|   2   |   1   |     6     |   1    |
|   3   |   0   |     0     |   0    |
|   3   |   1   |     5     |   0    |
|   4   |   0   |     0     |   0    |
|   4   |   1   |     2     |   0    |
|   5   |   0   |     0     |   0    |
|   5   |   1   |     4     |   0    |
|   6   |   0   |     6     |   0    |
|   6   |   1   |     6     |   0    |

实现起来有“**一点点**”麻烦，会浪费不少时间来解决细小的问题。但是假如我们稍作改动，变成这样呢？

| State | Input |    NextState     | Output |
| :---: | :---: | :--------------: | :----: |
|   a   |   b   | b ? a+(a==6) : 0 |  a==5  |

不难理解，两者的输出行为是一致的，但是实现起来的难度和耗时则完全不同（要让我挑一个实现我必选第二个）。所以说在一般情况下可以积极地化简状态转移表。通过合并重复项，可以消除很多不必要的工作量。合并过程中可以借助重写状态值，来让转移方式更加清晰明了。

> 注意： 不论如何，还是建议把默认情况设为0。一方面这样写符合习惯，另一方面这样写可以避免特殊环境下被编译方式背刺。

状态转移方式并非一定对想象力和思维有高要求，而是有规律可循的，所以也有必要给出一些基本的模式。目前阶段我们要实现的FSM有一个共同特征，那就是全部状态是可以手动列举出的（列不出来的就别写了）。这就意味着，如果我们能写出每个转移条件，我们就一定能写出转移逻辑，就像这样：

```verilog
assign next =  (...) ?  S1 : //省略号里是转移到Si的条件
               (...) ?  S2 :
               (...) ?  S3 :
                   ...      :
               S0; //default
```

这个格式可以用于所有问题，但有时会很复杂。这些时候为了避免漏掉某些状态，可以写成另一种形式：

```verilog
assign next =  (state == S0) ?  ... : //省略号里是进一步分类讨论
               (state == S1) ?  ... : //或者把分类讨论也打包成wire
               (state == S2) ?  ... : //然后一层套一层
                   ...      :
               S0; //default
```

两种写法分别适合解决逻辑简单和复杂的情况。

现在让我们先回到[原题](https://cscore.e1.buaa.edu.cn/tutorial/verilog/verilog-5/verilog-5-13/)。在例题中有两种需要匹配的字符串：

```
寄存器信息序列：^[time]@[pc]: $[grf] <= [data]#
数据存储器信息序列：^[time]@[pc]: *[addr] <= [data]#
```

我们可以把匹配的每个字符位置对映成状态（累计大约四十个有效状态），然后状态转移的每种情况列举出来：

| State | Match | NextState |
| :---: | :---: | :-------: |
|       | false |     0     |
|       |   ^   |     ^     |
|   ^   |  num  |   time1   |
| time1 |  num  |   time2   |
| time2 |  num  |   time3   |
| time3 |  num  |   time4   |
| time4 |  num  |     0     |
| time1 |   @   |     @     |
| time2 |   @   |     @     |
|  ...  |  ...  |    ...    |

然后这个表会有上百行。相信大家也不会傻乎乎地照着码下去。

那么如何写出清晰可用的状态呢？

### step1：从具体过程中抽象出最重要的步骤

比如在这里，这些字段的匹配是相对重要的步骤，而空格的匹配对流程的影响是微弱的。那么就应当先考虑这些步骤之间的逻辑。`[^][num1][@][num2][:][$ or *][num3][<][=][num4][#]`

### step2：规划状态转移的方式，设计状态的组成

可以看到是匹配开始的符号。是在匹配途中唯一的分支。是匹配结束的唯一标志。由此考虑，首先应当设计一个或的来记录匹配完成的字段数，其次应该设计一个(注意是很多语言的关键词，所以请不要真正用于变量名)来决定在阶段的分支，并确定输出。此外还需要一个至少的来记录所匹配数字的个数。`[^]``[$ or *]``[#]``[3:0]``[4:0]``step``[1:0]type``type``[$ or *]``[3:0]``number`

### step3：补充被抽取掉的细节，并考虑输入输出

之前忽略的空格匹配，在之后的实现过程中也要有所考虑。

根据以上步骤，我设计出来的状态的取值范围是这样的

| Step |   Number    | Type | Input |        Output         |
| :--: | :---------: | :--: | :---: | :-------------------: |
| 0~15 | 0~8, inf(9) | 0,1  | char  | Step==11 ? Type+1 : 0 |

那么接下来就要对状态转移的方式进行设计。在状态转移过程，我们要简化表达式中，三目表达式套娃的层数。为此，我认为有必要设计一些间接变量，类似于：

```verilog
wire match, isnum_10, isnum_16; //输入字符是否正确匹配该字段的值
assign isnum_10 = (Input >= "0") & (Input <= "9")
assign match = (step == S0 && Input == "^")
             | (step == S1 && isnum_10)
             |
             |          ...
             |          ...
             |
             | (step == Sn && Input == "#");
```

然后我们可以搭建一个新的状态转移表，下面的是我使用的状态和相关量。

|     Step      | Scale(wire)(assigned to Step) |
| :-----------: | :---------------------------: |
|       1       |              10               |
| 3 or 12 or 14 |              16               |
|    7 or 8     |             type              |

| Number | Char  |    NextNumber    |
| :----: | :---: | :--------------: |
|  0~8   |  num  | Number+Matchness |
|   9    |  num  |        9         |
|   x    | space |        x         |
|   x    | else  |        0         |

|                LenthMatch(wire)                |
| :--------------------------------------------: |
| scale == 16 ? Number == 8 : Number>0&&Number<5 |

|       Step        |  Char  | LenthMatch | NextStep |
| :---------------: | :----: | :--------: | :------: |
|         x         |   ^    |     x      |    1     |
| 1 or 3 or 8 or 14 |  num   |     x      |   Step   |
|         1         |   @    |     1      |    3     |
|         3         |   :    |     1      |    5     |
|         5         | space  |     x      |    5     |
|         5         | $ or * |     x      |    8     |
|         8         | space  |     1      |    8     |
|         8         |   <    |     1      |    11    |
|        11         |   =    |     x      |    12    |
|        12         | space  |     x      |    12    |
|        12         |  num   |     x      |    14    |
|        14         |   #    |     1      |    15    |
|       else        |  else  |    else    |    0     |

> 这里全部使用的是表格，因为表格展示状态转移远比图要清晰。你可以试着把整张图画出来，画好了我裱墙上。

然后照着写出所有需要的表达式，就像这样：

```verilog
assign nextStep = (char == "^") ? (1) :
			       (match && (step == ...)) ? (...) :
			  	   (...) ? (...) :
			  	   S0;
assign nextNumber = ( (step == ... && isnum_10) | (step == ... && isnum_16) ) ? Number+1 : 0 ;
```

> 注意：
>
> 如果你可以保证状态的顺序转移都是连续+1，你的代码会好维护（debug）很多，但是缺点是插入新状态时会有一点点麻烦。一个好办法是预留一两个备用位用于存储多余状态。
>
> 你可以选择用[BCD码](https://www.baidu.com/s?wd=16进制BCD码)记录状态，例如而非普通的，这会给状态转移带来一点点难度，但是在查看波形时你可以直接在十六进制时看到状态的编号。`S12=6'h12``S12=6'd12`
>
> 另外一个小技巧是让次要的状态转移更简单而主要的更复杂。比如这里的step的转移就应当有较多的分支，而Number就应该尽量简单。不要把该写进step里的东西都放进number里

------

## 3.代码实现

如果你列出了完整的状态转移表（或者已经有了大致的流程，仅有一些细节没填充），参考前文的做就行了。

如果你没有想通顺就开工，后果可能会比较惨烈。也就是说，先思考，后执行。实现之后的状态命名和条件可能毫无章法。

我的代码就不贴出来了。

------

## 4.Mealy型和Moore型状态机的转换

假设你有了一个Moore机，如下

```verilog
wire next_state;
assign next_state = f(state,input);
reg state;

always @ (posedge clk) begin
    state <= next_state;
end

assign output = g(state);
```

其中和是两个函数（虽然实际上这么写不符合语法）。那么如何将它改成Mealy机呢？考虑到Mealy机的特征是比Moore机提前一周期输出，我们可以简单地将输出改为就大功告成了，可喜可贺。`f()``g()``assign output = g(next_state);`

反过来的话，假设有如下Mealy机

```verilog
wire next_state;
assign next_state = f(state,input);
reg state;

always @ (posedge clk) begin
    state <= next_state;
end

assign output = g(state,input);
```

那么你只需要新增一个

```verilog
reg output_moore;
always @ (posedge clk) begin
    output_moore <= output;
end
```

就大功告成了，可喜可贺。

> 注意:新的状态机只有行为表现改变，并不意味着实现方式改变了。请确保熟悉两种状态机的原理，不要在知识点上给自己找麻烦。

------

## 5.复杂FSM的debug

复杂的代码能否正常运转，关键点就在于每个子模块能否正常运转，这就是模块化的思想。如果你按照上述思路编写代码，你的程序嵌套最复杂的部分应该主要由wire构成。这是一件好事，因为你可以直接通过观察wire的波形来确认子模块的运行情况。当发生bug时，你应该首先排除这方面的问题。

而debug重点是要覆盖每一类状态转移的方式。换言之，你应该让tb经过状态转移图的每一条边。过程中，你应该关注next_state的每个组成部分随输入的变化情况。当有一部分的行为偏离预期时，你可以直接检验对应位置。

> 注意：虽然你不能逐行调试，但使用$display()可以起到printf()在debug中的作用
>
> display写了记得删

实在不行就推翻重写是不是（）

------

### 本文最后，给好学的各位出一道新challenge：

如果匹配字符串的前后端没有^和#，如何完成匹配？

输入输出格式与原题一致。

------

#### おわり

------

#### Edit

- v1.1

  > 添加了一道课后习题
  > 移除了题面的图片（太大了，比较挡路）
  > 添加了一个链接

- v2.0

  > 大幅优化了排版
  > 修正了一处小错误

发布于2022-09-01 11:47:00

24

------

张博豪 21371173 (学生) 回复: 钟彦童 21373209 (学生)

一：![image-20221017204113618](C:\Users\W\AppData\Roaming\Typora\typora-user-images\image-20221017204113618.png)

![image-20221017204130762](C:\Users\W\AppData\Roaming\Typora\typora-user-images\image-20221017204130762.png)

这两个不匹配吧

二：

对于最后的

![image-20221017204146721](C:\Users\W\AppData\Roaming\Typora\typora-user-images\image-20221017204146721.png)

难点在于位于数据首部的time和尾部的data会交杂在一起，并且**会与中间所有的数字/字母类型数据发生可能的状态重合**，与此同时我们还失去了‘^’作为第一个状态的遍历条件（不过这个问题可以用‘@’来解决）。

方法：所有状态串起来，以‘@’为基（S1）进行的正确序列匹配将会转移状态至S2，S3....，（必须是正确的匹配），否则返回到初始S0。

现在的问题是**初始S0和S1应如何联系**，我们需要一个一位的Reg来更新我们最近一次遇到的数据（也就是char的前一个，当前输入的前一个），称之为last。

![image-20221017204201227](C:\Users\W\AppData\Roaming\Typora\typora-user-images\image-20221017204201227.png)

由于没有了'^'的起始条件约束，我们可以认为‘@’前的数字始终仅一位，这样可确保实现最大程度的正确匹配输出。

进入正确状态匹配链的入口是：**当前输入 char == '@' 并且 last 为数字**

发布于2022-09-21 12:54:45

