0.6
2019.1
May 24 2019
15:06:07
D:/source/Github/INF01175_Sistemas_Digitais/Projeto2_PCPO/Collatz_PCPO/Collatz_PCPO.sim/sim_1/synth/timing/xsim/tb_Collatz_VHDL_time_synth.v,1665484736,verilog,,,,Collatz_VHDL;glbl,,,,,,,,
D:/source/Github/INF01175_Sistemas_Digitais/Projeto2_PCPO/Collatz_PCPO/Collatz_PCPO.srcs/sim_1/new/Collatz_tb.vhd,1665484389,vhdl,,,,cfg_tb_collatz_vhdl;tb_collatz_vhdl,,,,,,,,
