module Display7Seg (
    input  logic       clk,
    input  logic       RESET,

    input  logic [6:0] AciertosTotales,
    input  logic [6:0] FallosTotales,

    output logic [6:0] seg,
    output logic [3:0] an,
    output logic       dp
);

    logic [16:0] ContadorRefresh;
    logic [1:0]  SelectorDisplay;

    logic [3:0] AciertosDecenas;
    logic [3:0] AciertosUnidades;

    logic [3:0] FallosDecenas;
    logic [3:0] FallosUnidades;

    logic [3:0] DigitoActual;

    // Conversión a BCD

    always_comb begin

        AciertosDecenas  = AciertosTotales / 10;
        AciertosUnidades = AciertosTotales % 10;

        FallosDecenas    = FallosTotales / 10;
        FallosUnidades   = FallosTotales % 10;

    end

  
    // Contador de multiplexación
    

    always_ff @(posedge clk) begin

        if (RESET)
            ContadorRefresh <= '0;
        else
            ContadorRefresh <= ContadorRefresh + 1'b1;

    end

    assign SelectorDisplay = ContadorRefresh[16:15];

  
    // Selección de display
    

    always_comb begin

        an           = 4'b1111;
        DigitoActual = 4'd0;

        case (SelectorDisplay)

            // AN0 = unidades fallos
            2'b00: begin
                an           = 4'b1110;
                DigitoActual = FallosUnidades;
            end

            // AN1 = decenas fallos
            2'b01: begin
                an           = 4'b1101;
                DigitoActual = FallosDecenas;
            end

            // AN2 = unidades aciertos
            2'b10: begin
                an           = 4'b1011;
                DigitoActual = AciertosUnidades;
            end

            // AN3 = decenas aciertos
            2'b11: begin
                an           = 4'b0111;
                DigitoActual = AciertosDecenas;
            end

            default: begin
                an           = 4'b1111;
                DigitoActual = 4'd0;
            end

        endcase

    end

    always_comb begin

        case (DigitoActual)

            4'd0: seg = 7'b0000001;
            4'd1: seg = 7'b1001111;
            4'd2: seg = 7'b0010010;
            4'd3: seg = 7'b0000110;
            4'd4: seg = 7'b1001100;
            4'd5: seg = 7'b0100100;
            4'd6: seg = 7'b0100000;
            4'd7: seg = 7'b0001111;
            4'd8: seg = 7'b0000000;
            4'd9: seg = 7'b0000100;

            default: seg = 7'b1111111;

        endcase

    end

    assign dp = 1'b1;

endmodule
