\section{模块设计}
    \subsection{取指令模块}
        \subsubsection{端口说明}
            \input{../chart/if_module_port.tex} 

            \begin{figure}[!hbp]
                \centering
                \caption{取指令模块端口示意图}
                \includegraphics[width=0.5\textwidth]{chart/ifetch.jpg}
            \end{figure}
        \subsubsection{内部实现}
            需要的数据有PcSrc、EBase、EPC。

            PcSrc产生于上一条指令的WB阶段。%
            EBase为固定值，直接从CP0部分连接过来。%
            EPC在异常阶段写入，直接从CP0部分连接过来。%
            pc\_sel为上一条指令的解码阶段产生。%
            因此，所有的数据都能够在InsF时钟上升沿之前准备完毕。

            内部分为两个部分对PC进行计算：%
            首先为组合逻辑部分，需要在InsF时钟上升沿到来之前为MMU计算出PC值，%
            通过条件赋值语句，%
            即时计算出PC值，连接到MMU部分，%
            使得MMU能够在InsF上升沿进行取指令的操作。%

            其次为时序逻辑部分，在InsF时钟上升沿时，%
            对PC进行选择，选择方式与PCmmu相同。%
            且由于访存可能持续多个时钟周期，%
            因此需要对mmu\_ready位进行判断，%
            保证只在访存的第一个时钟周期锁存PC的值。%
            此process产生的PC，在当前指令的全部周期有效，%
            是计算RPC、branch、jump的地址的基础。%
    \subsection{指令解析模块}
        \subsubsection{端口说明}
            \input{../chart/id_module_port.tex}
            \begin{figure}[!hbp]
                \centering
                \caption{指令解析模块端口示意图}
                \includegraphics[width=0.9\textwidth]{chart/idecode.jpg}
            \end{figure}

        \subsubsection{内部实现}
            需要的数据有instruction，%
            产生于当前指令InsF上升沿之后，能够在当前指令InsD上升沿之前到达。

            内部实现有一下四个要点：%
            \begin{enumerate}
            \item
            在InsD阶段除了解码指令之外，%
            还需要读取通用寄存器和CP0寄存器的值。%
            需要在InsD上升沿到来之前，将三个寄存器编号发送给寄存器堆。%
            该功能在解码模块之外的顶层模块实现，%
            解码模块中输出的rs,rt,rd三个寄存器编号，%
            有效期均为整条指令。
            \item
            其他控制线的生成均通过时钟驱动，%
            在IDEcode有相应寄存器，连接至输出端。%
            在InsD时钟上升沿之后，根据指令解码产生控制信号。%
            产生的控制信号根据需要，%
            输出到ALU、WB、MEM、CP0、IFetch、MMU模块。
            \item
            除eret\_enable信号之外，%
            所有时序逻辑产生的信号有效期均到下一条指令的解码阶段。%
            在lab5中出现syscall异常返回后立刻在取指阶段触发tlbmiss异常，%
            因此需要把eret\_enable信号在取指阶段消除，%
            否则触发tlbmiss时并没有进入解码阶段，%
            eret\_enable信号就不会被消掉。
            \item
            异常：

            在指令解码阶段可能产生两种异常：系统调用或者未定义的指令异常。%
            由于ALUOp的生成需要使用case语句对每条指令单独处理，%
            因此选择在case的when others部分生成未定义的指令异常%
            如果是syscall则产生异常，并且将ALUOp置为无用的操作。%

            异常信号产生的时间为指令解码阶段的时钟下降沿，%
            直接通过exc\_code输出到异常处理模块，再利用其控制CPU主状态机的工作流程。

            异常在下一个时钟的下降沿会被消除，因此需要异常处理模块即使将异常信息捕获。

            \end{enumerate}

    \subsection{ALU模块}
        \subsubsection{端口说明}
            \input{../chart/alu_module_port.tex}
            \begin{figure}[!hbp]
                \centering
                \caption{ALU模块端口示意图}
                \includegraphics[width=0.7\textwidth]{chart/alu.jpg}
            \end{figure}

        \subsubsection{内部实现}
            每次时钟上升沿到来时，检查state，%
            若不是ALU工作状态则不进行任何操作。%
            根据alu\_srcA选择第一个操作数，根据alu\_srcB选择第二个操作数，%
            根据操作码进行相应的运算，将结果输出或保存到hi、lo寄存器中。

            注意乘法运算需要较多的时间，因此若在某一个时钟上升沿进行乘法运算，%
            不能认为在下一个时钟上升沿就能在hi、lo寄存器中取到正确的结果。%
            一般来说，在25MHz时钟频率下进行乘法运算在1个时钟周期内可以完成，%
            那么如果在此频率运行的CPU上，%
            可以保证两条连续的乘法、取hi(lo)寄存器指令能得到正确的结果。%
            乘法运算时间需要根据不同的硬件平台、时钟频率进行测量，%
            不能一概而论。
    \subsection{访存模块}
        \subsubsection{端口说明}
            \input{../chart/mem_module_port.tex}
            \begin{figure}[!hbp]
                \centering
                \caption{访存模块端口示意图}
                \includegraphics[width=0.6\textwidth]{chart/mem.jpg}
            \end{figure}

        \subsubsection{内部实现}
            \begin{enumerate}
            \item
            MEM模块在指令的执行周期之后，%
            但是内存访问模块需要使用访存周期的时钟上升沿，%
            因此MEM模块不能占用时钟上升沿，%
            需要设计为一个组合逻辑模块。%
            其主要功能为访存周期的预处理，%
            为其生成访存的地址与写入的数据，以及产生使能信号。
            \item
            MEM模块内部完全由组合逻辑实现。%

            目前MEM模块有一些输入输出之间采取的是直接连线的方式，%
            主要目的在于比较清晰地体现出访存的设计思路。%
            后期可能将部分连线直接连接到MMU模块，%
            或者在Xilinx编译与优化的过程中，由编译器直接优化掉。

            直接连线部分：%
            addr\_mmu输出直接与输入的result端口相连，%
            将访存地址直接输出到MMU模块。%
            read\_enable输出直接与输入的mem\_op(2)相连，%
            将读使能输出到MMU模块。%
            write\_enable输出直接与输入的mem\_op(1)相连，
            将写使能输出到MMU模块。
        
            组合逻辑部分：%
            wrirte\_value为内存写入值，需要根据memValue信号进行选择。%
            如果memValue为0，则write\_value的取值为rt\_value，%
            写入寄存器2的值。%
            如果memValue为1，说明此条指令为SB指令，有两个访存阶段。%
            第一访存阶段为读，此时不需要write\_value的值。%
            第二访存阶段为写，%
            在此阶段开始之前，%
            第一访存阶段已经取出内存中addr\_mmu地址中的数据，%
            在此基础上进行一个byte的修改，%
            利用addr\_mmu最后两位选择修改位置，%
            将rt\_value的最低位byte写入，%
            整体作为内存的写入值传递给MMU模块。%
        \end{enumerate}
    \subsection{写回模块}
        \subsubsection{端口说明}
            \input{../chart/wb_module_port.tex}
            \begin{figure}[!hbp]
                \centering
                \caption{写回模块端口示意图}
                \includegraphics[width=0.9\textwidth]{chart/wb.jpg}
            \end{figure}
        \subsubsection{内部实现}
            WB文件包含两个模块，即WB模块与PC模块。%
            WB模块在WB阶段上升沿运行。%
            根据输入的控制信号，选择是否写入以及写入的寄存器编号的来源。%
            同时，根据输入的控制信号，选择从哪里获得写入数据。%
            非扩展的情况比较简单，直接将写出数据赋为相应输入值即可。%
            对于扩展的情况，%
            需要根据alu\_result选择使用mmu\_value的哪一部分作为写入数据的低位。
            对于符号扩展的情况，%
            扩展方法是根据有效位最高位决定扩展位写全0或写全1。
            
            PC模块在ALU阶段上升沿进行比较。比较方式使用compare\_op控制；%
            在WB阶段，根据pc\_op控制对输出PC的赋值。%
            其中，如果输出PC需要由比较结果决定，%
            使用ALU阶段的比较结果控制输出PC的值。%
            这一步输出的PC还需在之后使用别的控制信号决定是否用于IF。

            WB模块状态跳转：%
	        ALU阶段由ALU模块处理。%
	        WB阶段，无条件跳转至IF阶段。

            WB模块异常触发：%
	        无。

    \subsection{MMU模块}
        \subsubsection{端口说明}
            \input{../chart/mmu_module_port.tex}
            \begin{figure}[!hbp]
                \centering
                \caption{MMU模块端口示意图}
                \includegraphics[width=0.9\textwidth]{chart/mmu.jpg}
            \end{figure}
        \subsubsection{内部实现}
            MMU模块作为真实访问物理内存阶段的预处理阶段，%
            完成对内存的读写控制，%
            完成TLB查询，充填TLB，抛出TLB异常等操作，%
            并且检查地址是否对齐，根据指令类型抛出地址不对齐异常。
            
            MMU模块的初始化决定CPU第一次取指令的地址，%
            需要保证按下rst开关后，%
            to\_physical\_addr初始化为ROM的起始地址。

            时钟控制：
            \begin{minipage}[t]{0.8\linewidth}
                访存阶段上升沿：%
                    虚拟地址到物理地址的转换，检查地址是否对齐%
                访存阶段下降沿：%
                    抛出TLB、地址不对齐等异常，%
                    将访存信号传递给物理内存，开始实际访存访问。%
            \end{minipage}
            
            读写控制：%
            \begin{minipage}[t]{0.8\linewidth}
                \begin{enumerate}
                \item
                    从MEM模块输入的读写使能信号需要经过处理后输出到物理访存模块%
                    访存条件为上层有使能信号，处于合适的CPU阶段%
                    地址转换不出现异常，物理访存处于停止状态%
                \item
                    如果当前state为取指令阶段，则一定为内存读取状态。%
                    如果当前为第一访存阶段，%
                        因为SB指令读写使能均为1，所以需要进行。%
                        如果mem\_read\_enable为1则进行读操作，%
                        否则如果mem\_write\_enable为1则进行写操作。%
                    如果当前为第二访存阶段，%
                        则一定为SB指令，进行写操作。%
                \end{enumerate}
            \end{minipage}
            
            地址映射：%
            \begin{minipage}[t]{0.8\linewidth}
                根据实际访问的地址值进行判断。%
                只对部分地址%
                （[0x20000000 $\sim$0x80000000]%
                和%
                [0xC0000000 $\sim$0xFFFFFFFF]）% 
                进行映射，其他地址不经转换，直接访问。%
            \end{minipage}
            
            异常与中断：
            \begin{minipage}[t]{0.8\linewidth}
                MMU模块可能出现5种异常，一种中断%
                异常信号输出为exc\_code, %
                中断信号输出为serial\_int，输出到异常处理模块。%
                异常、中断信号产生时间为访存的时钟下降沿，%
                在下一个时钟下降沿就会被清空，%
                因此需要异常处理模块及时记录异常信息

                异常中断产生之后，物理内存访问的两个enable为全都会被强制置零，%
                保证在异常状态下不会产生实际的访存操作。

                \begin{enumerate}
                \item
                地址不对齐异常两种：%
                    根据指令类型判断当前指令是否需要对齐地址进行访问。%
                    （LB/SB/LBU指令不需要对齐地址，LHU指令最后一位对齐）%
                    根据访存地址后两位判断地址是否对齐。%
                    根据读写使能最终确定两种异常中的某一种。%
                \item
                TLB异常共三种：%
                    均在TLB查找结束之后生成。%
                    TLB缺失异常信号，根据查找的结果进行判断，%
                    如果为全零则根据度写使能触发异常。%
                    TLB修改异常，根据TLB查找结果的D标志位进行判断。%
                \item
                串口中断：%
                    直接将物理访存模块的中断信号输出，%
                    中断信号产生后将会一直保持，%
                    同时由于EXL位屏蔽中断，并不会产生实际的影响%
                    直到对串口进行读取操作之后，串口中断才消除。
                \end{enumerate}
            \end{minipage}
            
            TLB表查找：%
            \begin{minipage}[t]{0.8\linewidth}

                向勇老师的课件中有TLB的详细实现方案。%
                为保证效率，此次实验中采用了全相连的TLB设计，%
                但即使不采用并行查找，换为串行查找的策略，%
                在时间上也不会产生影响，且实现方便很多。

                \begin{enumerate}
                \item
                    采用for\_generate/if\_generate语句生成TLB查找表。%
                    实际效果相当于将输入的虚拟地址高19位复制16份，%
                    同时与16个EntryHi进行比较，%
                    结果为16位std\_logic\_vector，其中只有1位为1，其余15位为0。%
                \item
                    再利用for\_generate/if\_generate语句生成TLB结果暂存表，%
                    为32*21矩阵%
                    32行对应一个16个TLB表项全部Lo部分，%
                    21为20位物理地址加一位D标志位。%
                \item
                    利用并行比较结果和虚拟地址最低位，%
                    共同对暂存表进行与操作，%
                    由于其中包含大量的0，%
                    最终只选择出1*21的std\_logic\_vector向量，%
                    即为20位物理地址与一位D标记位。%
                \item
                    如果查找到TLB查找到物理地址，%
                    且D标记位有效，则TLB查找成功，否则查找失败。%
                \end{enumerate}
            \end{minipage}

            TLB表重填：%
            \begin{minipage}[t]{0.8\linewidth}
                \begin{enumerate}
                \item
                    TLB数据来源来自于CP0寄存器，%
                    共需要Index、PageMask、EntryHi、EntryLo0、EntryLo1%
                    五个寄存器的数值。%
                    CP0模块与MMU模块之间始终有以上5个寄存器的连线，%
                    始终能够获得CP0寄存器的最新值。%
                \item
                    TLB充填发生在TLBWI指令的执行阶段，%
                    在时钟上升沿、state为执行阶段、%
                    tlb\_enable使能信号为1的情况下，重填TLB表项。%
                \end{enumerate}
            \end{minipage}

            多次访存问题：%
            \begin{minipage}[t]{0.8\linewidth}
                \begin{enumerate}
                \item
                    此次实验中访存可能会持续多个时钟周期，%
                    因此只能采用访存第一个周期时的信号，%
                    之后几个周期中的信号可能会发生改变，%
                    应算作无效信号，不予处理。
                \item
                    访存的虚拟地址，需要在IF或者MEM阶段的第一个始终上升沿进行锁存，%
                    否则PCmmu信号可能在下一个上升沿发生变化，产生异常情况。
                \item
                    给物理访存层面的两个使能信号，to\_physical\_read\_enable与
                    to\_physical\_write\_enable，在访存的第一个下降沿赋值，
                    在第二个下降沿清零，防止出现多次访存的情况。
                \end{enumerate}
            \end{minipage}
            
    \subsection{CP0模块}
        \subsubsection{端口说明}
            \input{../chart/cp0_module_port.tex}
            \begin{figure}[!hbp]
                \centering
                \caption{CP0模块端口示意图}
                \includegraphics[width=0.9\textwidth]{chart/cp0.jpg}
            \end{figure}
        \subsubsection{内部实现}
            CP0寄存器编号严格遵照《See MIPS Run》中的标准定义。

            时钟触发。%
            检测到cp0\_e为0时，对内部值进行初始化。%
            否则，时钟上升沿时根据state进行相应操作。%
            若state为ID，根据输入地址进行读取操作，%
            需要将normal\_cp0\_in锁存，%
            该信号只能在一个时钟上升沿中保持不变。%
            若state为ALU，首先本次指令是否为ERET，%
            即检查eret\_enable，如果为1则将status(1)置0。%
            然后检测本次指令是否为写CP0，即检查normal\_cp0\_in(37)，%
            如果需要写则进行CP0写入。注意，此时不进行clock的自增。%
            对于其他state，检查interrunp\_start\_in是否为1，%
            如果为1说明要进行异常信息的写入。%
            
            除此之外，还要进行clock寄存器与compare寄存器的比较，%
            compare寄存器的原有值被保存，如果修改，%
            则更新原有值，并将时钟中断置0；%
            否则，比较两寄存器的值，如果相等则置1，否则不变。%
            因此两寄存器第一次相等之后，触发时钟中断。%
            一定要注意，需要将时钟中断恢复的信号！

            CP0的Status寄存器有较多内容与软件硬件接口相关，%
            在此单独进行说明。%

            Status寄存器在此次实验中有4个相关位需要设置：
            \begin{enumerate}
            \item
                EL：%
                通过软件进行设置，与中断屏蔽相关。%
                硬件上只进行检测，判断是否可以触发中断，%
                该位功能的详细说明请参考《See MIPS Run》。%
            \item
                EXL:%
                硬件进行设置，进入异常处理时设置为1，退出异常处理时设置为0。%
                硬件上进行检测，判断是否可以触发中断。
            \item
                KSU：%
                通过软件进行设置，区分用户态和内核态。%
                硬件上可以不作处理，%
                但是如果需要检测用户态访问内核态地址的错误，可以使用这一位进行判断
            \item
                MASK：%
                通过软件进行设置，屏蔽某一种中断。%
                硬件上可以不作处理，%
                但是如果需要单独屏蔽某一种中断，可以使用这一位进行判断。
            \end{enumerate}

            CP0模块状态跳转：%
            无。%

            CP0模块异常触发：%
            任何时候检查到compre\_interrupt为1均触发异常。%
            此信号会保持且无需即时相应，在适应的时候触发异常即可。
    
    \subsection{异常处理模块}
        \subsubsection{端口说明}
            \input{../chart/exception_module_port.tex}
            \begin{figure}[!hbp]
                \centering
                \caption{异常处理模块端口示意图}
                \includegraphics[width=0.9\textwidth]{chart/exception.jpg}
            \end{figure}
        \subsubsection{内部实现}

	        exception负责产生、发送异常信息，%
            根据目前的异常号、中断号，%
            从输入值选择适当的异常信息作为写入CP0的数据。%
	        
            除写入异常信息外，%
            还需将interrupt\_start\_out,pc\_sel0两个控制信号置1，%
            使CP0准备写入以及异常信息保存后跳转到EBase。%
            其他情况下将其置0。

            异常处理设计简述：
            \begin{enumerate}
            \item
	        需要考虑的异常：
                \begin{enumerate}
                    \item
                    Interrupt，外部中断。包括时钟中断，串口中断。%
                    根据操作系统，设定串口中断标号为2，时钟中断编号为7。
                    \item
                    TLB Modify，对内存的只读部分进行写操作。
                    \item
                    TLBL，读时发生的TLB miss
                    \item
                    TLBS，写时发生的TLB miss
                    \item
                    ADEL，对非对齐地址进行读操作
                    \item
                    ADES，对非对齐地址进行写操作
                    \item
                    SYSCALL，系统调用
                    \item
                    RI，执行未定义指令
                \end{enumerate}
                异常编号严格遵照《See MIPS Run》中的定义。

            \item
            对于以下异常，不予考虑：
                \begin{enumerate}
                    \item
                    访问未定义的CP0寄存器。未定义的寄存器视作通用寄存器。
                    \item
                    运算溢出。不予处理。
                    \item
                    TLB Modify异常在操作系统运行过程中出现，导致程序退出，原因未知。%
                    直接将该异常不作处理后，系统就可以正常运行，%
                    因此对该异常可以不作处理。
                \end{enumerate}

            \item
            异常处理数据来源（部分异常中未明确提到的信号，请保持原值）：
                \begin{enumerate}
                    \item
                    Interrupt：
                        由CP0的compare信号与串口的可读信号触发，%
                        在IF阶段开始时检查。
                        异常被处理前信号一直保持，%
                        时钟中断被处理后需给CP0模块控制信号消除异常，%
                        串口中断被处理后由串口读写部分消除异常。
                        CP0 status(EXL)即(13)(1)位为'1'时，%
                        表示处于异常处理中，不触发外部异常。
                        检查到异常时，记录异常号、中断号，%
                        bad\_v\_addr取当前指令的地址，EPC取当前指令的地址。
                    \item
                    TLB Modify：
                        由MMU的对应信号触发，发生在MEM阶段，在ID、WB阶段开始时检查。
                        异常在下一时钟下降沿消除，因此需在要求的上升沿进行检查。
                        检查到异常时，记录异常号，%
                        bad\_v\_addr取MMU提供的虚拟地址，%
                        EPC取当前指令的地址。
                    \item
                    TLBL：
                        由MMU的对应信号触发，发生在IF阶段或MEM阶段，%
                        在ID、WB阶段开始时检查。%
                        异常在下一时钟下降沿消除，%
                        因此需在要求的上升沿进行检查。%
                        检查到异常时，记录异常号，%
                        bad\_v\_addr取MMU提供的虚拟地址，%
                        EPC取当前指令的地址，EntryHi高20位取MMU提供虚拟地址。
                    \item
                    TLBS：
                        由MMU的对应信号触发，发生在MEM阶段，%
                        在ID、WB阶段开始时检查。
                        异常在下一时钟下降沿消除，%
                        因此需在要求的上升沿进行检查。%
                        检查到异常时，记录异常号，%
                        bad\_v\_addr取MMU提供的虚拟地址，EPC取当前指令的地址，%
                        EntryHi高20位取MMU提供虚拟地址。
                    \item
                    ADEL：
                        由MMU的对应信号触发，发生在IF阶段或MEM阶段，%
                        在ID、WB阶段开始时检查。%
                        异常在下一时钟下降沿消除，%
                        因此需在要求的上升沿进行检查。%
                        检查到异常时，记录异常号，%
                        bad\_v\_addr取MMU提供的物理地址，EPC取当前指令的地址。
                    \item
                    ADES：
                        由MMU的对应信号触发，发生在MEM阶段，%
                        在ID、WB阶段开始时检查。%
                        异常在下一时钟下降沿消除，%
                        因此需在要求的上升沿进行检查。%
                        检查到异常时，记录异常号，%
                        bad\_v\_addr取MMU提供的物理地址，EPC取当前指令的地址。
                    \item
                    SYSCALL：
                        由ID模块的对应信号触发，%
                        发生在ID阶段，在ALU阶段开始时检查。%
                        异常在下一时钟上升沿消除，%
                        因此需在要求的上升沿进行检查。%
                        检查到异常时，记录异常号，%
                        bad\_v\_addr取当前指令地址。%
                        EPC取当前指令的地址，%
                        EPC+4的操作由操作系统完成。
                    \item
                    RI：
                        由ID模块的对应信号触发，发生在ID阶段，%
                        在ALU阶段开始时检查。%
                        异常在下一时钟上升沿消除，%
                        因此需在要求的上升沿进行检查。%
                        检查到异常时，记录异常号，%
                        bad\_v\_addr取当前指令地址，EPC取当前指令的地址。
                \end{enumerate}
                \end{enumerate}

                exception模块状态跳转：
                    请无条件跳转至IF阶段。

                exception模块异常触发：
                    无。
