

================================================================
== Vitis HLS Report for 'backward_fcc'
================================================================
* Date:           Mon May  2 11:13:37 2022

* Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:47 MST 2020)
* Project:        backward_fcc
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.300 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |        ?|        ?|         ?|         ?|    ?|    ?|     none|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-----------------------------------+---------+---------+----------+-----------+-----------+-------+----------+
        |                                   |  Latency (cycles) | Iteration|  Initiation Interval  |  Trip |          |
        |             Loop Name             |   min   |   max   |  Latency |  achieved |   target  | Count | Pipelined|
        +-----------------------------------+---------+---------+----------+-----------+-----------+-------+----------+
        |- Loop 1                           |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- Loop 2                           |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- Loop 3                           |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- Loop 4                           |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- VITIS_LOOP_37_1                  |        4|        ?|     4 ~ ?|          -|          -|  1 ~ ?|        no|
        | + VITIS_LOOP_38_2                 |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- VITIS_LOOP_43_3                  |        4|        ?|     4 ~ ?|          -|          -|  1 ~ ?|        no|
        | + VITIS_LOOP_44_4                 |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- VITIS_LOOP_49_5_VITIS_LOOP_50_6  |        ?|        ?|         8|          1|          1|      ?|       yes|
        |- VITIS_LOOP_57_7                  |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- Loop 9                           |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- Loop 10                          |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- Loop 11                          |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- Loop 12                          |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- VITIS_LOOP_67_8                  |        4|        ?|     4 ~ ?|          -|          -|  1 ~ ?|        no|
        | + VITIS_LOOP_68_9                 |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- VITIS_LOOP_73_10                 |        4|        ?|     4 ~ ?|          -|          -|  1 ~ ?|        no|
        | + VITIS_LOOP_74_11                |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        +-----------------------------------+---------+---------+----------+-----------+-----------+-------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    3|       -|      -|    -|
|Expression       |        -|    -|       0|   2057|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        2|    0|    1771|   1685|    -|
|Memory           |       36|    -|       0|      0|    -|
|Multiplexer      |        -|    -|       -|   1361|    -|
|Register         |        -|    -|    2810|     64|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |       38|    3|    4581|   5167|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |       13|    1|       4|      9|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-------------------------+----------------------+---------+----+-----+-----+-----+
    |         Instance        |        Module        | BRAM_18K| DSP|  FF | LUT | URAM|
    +-------------------------+----------------------+---------+----+-----+-----+-----+
    |control_s_axi_U          |control_s_axi         |        0|   0|  340|  552|    0|
    |gmem_m_axi_U             |gmem_m_axi            |        2|   0|  537|  677|    0|
    |mul_31ns_32ns_63_2_1_U4  |mul_31ns_32ns_63_2_1  |        0|   0|  165|   50|    0|
    |mul_31s_31s_31_2_1_U1    |mul_31s_31s_31_2_1    |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U3    |mul_31s_31s_31_2_1    |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U7    |mul_31s_31s_31_2_1    |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U9    |mul_31s_31s_31_2_1    |        0|   0|  141|   48|    0|
    |mul_32s_32s_32_2_1_U6    |mul_32s_32s_32_2_1    |        0|   0|  165|   50|    0|
    |mul_7ns_8ns_14_1_1_U2    |mul_7ns_8ns_14_1_1    |        0|   0|    0|   41|    0|
    |mul_7ns_8ns_14_1_1_U5    |mul_7ns_8ns_14_1_1    |        0|   0|    0|   41|    0|
    |mul_7ns_8ns_14_1_1_U8    |mul_7ns_8ns_14_1_1    |        0|   0|    0|   41|    0|
    |mul_7ns_8ns_14_1_1_U10   |mul_7ns_8ns_14_1_1    |        0|   0|    0|   41|    0|
    +-------------------------+----------------------+---------+----+-----+-----+-----+
    |Total                    |                      |        2|   0| 1771| 1685|    0|
    +-------------------------+----------------------+---------+----+-----+-----+-----+

    * DSP: 
    +------------------------------------+--------------------------------+--------------+
    |              Instance              |             Module             |  Expression  |
    +------------------------------------+--------------------------------+--------------+
    |mac_muladd_16s_16s_23ns_23_4_1_U12  |mac_muladd_16s_16s_23ns_23_4_1  |  i0 + i1 * i2|
    |mac_muladd_7ns_8ns_14ns_14_4_1_U11  |mac_muladd_7ns_8ns_14ns_14_4_1  |  i0 * i1 + i2|
    |mul_mul_16s_16s_23_4_1_U13          |mul_mul_16s_16s_23_4_1          |       i0 * i1|
    +------------------------------------+--------------------------------+--------------+

    * Memory: 
    +-----------+---------+---------+---+----+-----+-------+-----+------+-------------+
    |   Memory  |  Module | BRAM_18K| FF| LUT| URAM| Words | Bits| Banks| W*Bits*Banks|
    +-----------+---------+---------+---+----+-----+-------+-----+------+-------------+
    |dbbuf_V_U  |dbbuf_V  |        1|  0|   0|    0|    100|   16|     1|         1600|
    |dwbuf_V_U  |dwbuf_V  |       16|  0|   0|    0|  10000|   16|     1|       160000|
    |wbuf_V_U   |wbuf_V   |       16|  0|   0|    0|  10000|   16|     1|       160000|
    |xbuf_V_U   |xbuf_V   |        1|  0|   0|    0|    100|   16|     1|         1600|
    |dxbuf_V_U  |xbuf_V   |        1|  0|   0|    0|    100|   16|     1|         1600|
    |dybuf_V_U  |xbuf_V   |        1|  0|   0|    0|    100|   16|     1|         1600|
    +-----------+---------+---------+---+----+-----+-------+-----+------+-------------+
    |Total      |         |       36|  0|   0|    0|  20400|   96|     6|       326400|
    +-----------+---------+---------+---+----+-----+-------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+----+---+----+------------+------------+
    |           Variable Name           | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+----+---+----+------------+------------+
    |add_ln37_fu_986_p2                 |         +|   0|  0|  38|          31|           1|
    |add_ln38_fu_1047_p2                |         +|   0|  0|  38|          31|           1|
    |add_ln39_fu_1066_p2                |         +|   0|  0|  17|          14|          14|
    |add_ln43_fu_1075_p2                |         +|   0|  0|  38|          31|           1|
    |add_ln44_fu_1148_p2                |         +|   0|  0|  38|          31|           1|
    |add_ln45_fu_1167_p2                |         +|   0|  0|  17|          14|          14|
    |add_ln49_1_fu_1176_p2              |         +|   0|  0|  70|          63|           1|
    |add_ln49_fu_1187_p2                |         +|   0|  0|  38|          31|           1|
    |add_ln50_fu_1238_p2                |         +|   0|  0|  39|          32|           1|
    |add_ln57_fu_1297_p2                |         +|   0|  0|  38|          31|           1|
    |add_ln67_fu_1493_p2                |         +|   0|  0|  38|          31|           1|
    |add_ln68_fu_1557_p2                |         +|   0|  0|  38|          31|           1|
    |add_ln69_fu_1576_p2                |         +|   0|  0|  17|          14|          14|
    |add_ln703_fu_1318_p2               |         +|   0|  0|  23|          16|          16|
    |add_ln73_fu_1586_p2                |         +|   0|  0|  38|          31|           1|
    |add_ln74_fu_1651_p2                |         +|   0|  0|  38|          31|           1|
    |add_ln75_fu_1670_p2                |         +|   0|  0|  17|          14|          14|
    |empty_33_fu_849_p2                 |         +|   0|  0|  70|          63|           1|
    |empty_36_fu_890_p2                 |         +|   0|  0|  70|          63|           1|
    |empty_39_fu_920_p2                 |         +|   0|  0|  70|          63|           1|
    |empty_42_fu_959_p2                 |         +|   0|  0|  70|          63|           1|
    |empty_49_fu_1022_p2                |         +|   0|  0|  39|          32|          32|
    |empty_55_fu_1123_p2                |         +|   0|  0|  39|          32|          32|
    |empty_60_fu_1335_p2                |         +|   0|  0|  70|          63|           1|
    |empty_63_fu_1387_p2                |         +|   0|  0|  70|          63|           1|
    |empty_66_fu_1427_p2                |         +|   0|  0|  70|          63|           1|
    |empty_69_fu_1458_p2                |         +|   0|  0|  70|          63|           1|
    |empty_76_fu_1532_p2                |         +|   0|  0|  39|          32|          32|
    |empty_84_fu_1626_p2                |         +|   0|  0|  39|          32|          32|
    |ap_block_pp0_stage0_11001          |       and|   0|  0|   2|           1|           1|
    |ap_block_pp10_stage0_11001         |       and|   0|  0|   2|           1|           1|
    |ap_block_pp11_stage0_11001         |       and|   0|  0|   2|           1|           1|
    |ap_block_pp12_stage0_11001         |       and|   0|  0|   2|           1|           1|
    |ap_block_pp13_stage0_11001         |       and|   0|  0|   2|           1|           1|
    |ap_block_pp1_stage0_11001          |       and|   0|  0|   2|           1|           1|
    |ap_block_pp2_stage0_11001          |       and|   0|  0|   2|           1|           1|
    |ap_block_pp3_stage0_11001          |       and|   0|  0|   2|           1|           1|
    |ap_block_pp4_stage0_11001          |       and|   0|  0|   2|           1|           1|
    |ap_block_pp5_stage0_11001          |       and|   0|  0|   2|           1|           1|
    |ap_block_pp8_stage0_11001          |       and|   0|  0|   2|           1|           1|
    |ap_block_pp9_stage0_11001          |       and|   0|  0|   2|           1|           1|
    |ap_block_state107_io               |       and|   0|  0|   2|           1|           1|
    |ap_block_state10_pp0_stage0_iter1  |       and|   0|  0|   2|           1|           1|
    |ap_block_state112                  |       and|   0|  0|   2|           1|           1|
    |ap_block_state112_io               |       and|   0|  0|   2|           1|           1|
    |ap_block_state115_io               |       and|   0|  0|   2|           1|           1|
    |ap_block_state120                  |       and|   0|  0|   2|           1|           1|
    |ap_block_state127_io               |       and|   0|  0|   2|           1|           1|
    |ap_block_state132                  |       and|   0|  0|   2|           1|           1|
    |ap_block_state139_io               |       and|   0|  0|   2|           1|           1|
    |ap_block_state13_io                |       and|   0|  0|   2|           1|           1|
    |ap_block_state144                  |       and|   0|  0|   2|           1|           1|
    |ap_block_state21_pp1_stage0_iter1  |       and|   0|  0|   2|           1|           1|
    |ap_block_state23_io                |       and|   0|  0|   2|           1|           1|
    |ap_block_state31_pp2_stage0_iter1  |       and|   0|  0|   2|           1|           1|
    |ap_block_state41_pp3_stage0_iter1  |       and|   0|  0|   2|           1|           1|
    |ap_block_state55_pp4_stage0_iter1  |       and|   0|  0|   2|           1|           1|
    |ap_block_state69_pp5_stage0_iter1  |       and|   0|  0|   2|           1|           1|
    |ap_block_state85_io                |       and|   0|  0|   2|           1|           1|
    |ap_block_state88_io                |       and|   0|  0|   2|           1|           1|
    |ap_block_state93                   |       and|   0|  0|   2|           1|           1|
    |ap_block_state96_io                |       and|   0|  0|   2|           1|           1|
    |ap_block_state99_io                |       and|   0|  0|   2|           1|           1|
    |exitcond24625_fu_1464_p2           |      icmp|   0|  0|  28|          63|          63|
    |exitcond24726_fu_1433_p2           |      icmp|   0|  0|  28|          63|          63|
    |exitcond24827_fu_1393_p2           |      icmp|   0|  0|  28|          63|          63|
    |exitcond24928_fu_1341_p2           |      icmp|   0|  0|  28|          63|          63|
    |exitcond28241_fu_965_p2            |      icmp|   0|  0|  28|          63|          63|
    |exitcond28342_fu_926_p2            |      icmp|   0|  0|  28|          63|          63|
    |exitcond28443_fu_896_p2            |      icmp|   0|  0|  28|          63|          63|
    |exitcond28544_fu_855_p2            |      icmp|   0|  0|  28|          63|          63|
    |grp_fu_802_p2                      |      icmp|   0|  0|  18|          32|           1|
    |icmp_ln32_fu_820_p2                |      icmp|   0|  0|  18|          32|           1|
    |icmp_ln33_fu_868_p2                |      icmp|   0|  0|  18|          32|           1|
    |icmp_ln37_1_fu_992_p2              |      icmp|   0|  0|  17|          31|          31|
    |icmp_ln37_fu_978_p2                |      icmp|   0|  0|  18|          32|           1|
    |icmp_ln38_fu_1057_p2               |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln43_fu_1081_p2               |      icmp|   0|  0|  17|          31|          31|
    |icmp_ln44_fu_1158_p2               |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln49_fu_1182_p2               |      icmp|   0|  0|  28|          63|          63|
    |icmp_ln50_fu_1193_p2               |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln57_fu_1303_p2               |      icmp|   0|  0|  17|          31|          31|
    |icmp_ln63_fu_1359_p2               |      icmp|   0|  0|  18|          32|           1|
    |icmp_ln67_1_fu_1499_p2             |      icmp|   0|  0|  17|          31|          31|
    |icmp_ln67_fu_1478_p2               |      icmp|   0|  0|  18|          32|           1|
    |icmp_ln68_fu_1567_p2               |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln73_fu_1596_p2               |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln74_fu_1661_p2               |      icmp|   0|  0|  18|          32|          32|
    |select_ln49_2_fu_1214_p3           |    select|   0|  0|   7|           1|           7|
    |select_ln49_3_fu_1226_p3           |    select|   0|  0|  31|           1|          31|
    |select_ln49_fu_1198_p3             |    select|   0|  0|  32|           1|           1|
    |select_ln67_fu_1483_p3             |    select|   0|  0|  31|           1|           1|
    |ap_enable_pp0                      |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp1                      |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp10                     |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp11                     |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp12                     |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp13                     |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp2                      |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp3                      |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp4                      |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp5                      |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp6                      |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp7                      |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp8                      |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp9                      |       xor|   0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1            |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp10_iter1           |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp11_iter1           |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp12_iter1           |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp13_iter1           |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp1_iter1            |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp2_iter1            |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp3_iter1            |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp4_iter1            |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp5_iter1            |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp6_iter1            |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp7_iter1            |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp8_iter1            |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp9_iter1            |       xor|   0|  0|   2|           2|           1|
    +-----------------------------------+----------+----+---+----+------------+------------+
    |Total                              |          |   0|  0|2057|        2264|        1225|
    +-----------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------+-----+-----------+-----+-----------+
    |           Name           | LUT | Input Size| Bits| Total Bits|
    +--------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                 |  559|        112|    1|        112|
    |ap_enable_reg_pp0_iter1   |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter2   |    9|          2|    1|          2|
    |ap_enable_reg_pp10_iter1  |    9|          2|    1|          2|
    |ap_enable_reg_pp10_iter2  |    9|          2|    1|          2|
    |ap_enable_reg_pp11_iter1  |    9|          2|    1|          2|
    |ap_enable_reg_pp11_iter2  |    9|          2|    1|          2|
    |ap_enable_reg_pp12_iter1  |    9|          2|    1|          2|
    |ap_enable_reg_pp12_iter2  |    9|          2|    1|          2|
    |ap_enable_reg_pp13_iter1  |    9|          2|    1|          2|
    |ap_enable_reg_pp13_iter2  |    9|          2|    1|          2|
    |ap_enable_reg_pp1_iter1   |    9|          2|    1|          2|
    |ap_enable_reg_pp1_iter2   |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter1   |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter2   |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1   |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter2   |    9|          2|    1|          2|
    |ap_enable_reg_pp4_iter1   |    9|          2|    1|          2|
    |ap_enable_reg_pp4_iter2   |    9|          2|    1|          2|
    |ap_enable_reg_pp5_iter1   |    9|          2|    1|          2|
    |ap_enable_reg_pp5_iter2   |    9|          2|    1|          2|
    |ap_enable_reg_pp6_iter1   |    9|          2|    1|          2|
    |ap_enable_reg_pp6_iter7   |    9|          2|    1|          2|
    |ap_enable_reg_pp7_iter1   |    9|          2|    1|          2|
    |ap_enable_reg_pp7_iter2   |    9|          2|    1|          2|
    |ap_enable_reg_pp8_iter1   |    9|          2|    1|          2|
    |ap_enable_reg_pp8_iter2   |    9|          2|    1|          2|
    |ap_enable_reg_pp9_iter1   |    9|          2|    1|          2|
    |ap_enable_reg_pp9_iter2   |    9|          2|    1|          2|
    |dbbuf_V_address0          |   14|          3|    7|         21|
    |dbbuf_V_address1          |   14|          3|    7|         21|
    |dbbuf_V_d0                |   14|          3|   16|         48|
    |dwbuf_V_address0          |   20|          4|   14|         56|
    |dwbuf_V_address1          |   14|          3|   14|         42|
    |dwbuf_V_d0                |   14|          3|   16|         48|
    |dxbuf_V_address0          |   20|          4|    7|         28|
    |dxbuf_V_d0                |   14|          3|   16|         48|
    |dybuf_V_address0          |   20|          4|    7|         28|
    |gmem_ARADDR               |   37|          7|   32|        224|
    |gmem_ARLEN                |   14|          3|   32|         96|
    |gmem_AWADDR               |   37|          7|   32|        224|
    |gmem_AWLEN                |   20|          4|   32|        128|
    |gmem_WDATA                |   25|          5|   16|         80|
    |gmem_blk_n_AR             |    9|          2|    1|          2|
    |gmem_blk_n_AW             |    9|          2|    1|          2|
    |gmem_blk_n_B              |    9|          2|    1|          2|
    |gmem_blk_n_R              |    9|          2|    1|          2|
    |gmem_blk_n_W              |    9|          2|    1|          2|
    |i_1_reg_614               |    9|          2|   31|         62|
    |i_2_reg_648               |    9|          2|   31|         62|
    |i_3_reg_670               |    9|          2|   31|         62|
    |i_4_reg_738               |    9|          2|   31|         62|
    |i_5_reg_761               |    9|          2|   31|         62|
    |i_reg_591                 |    9|          2|   31|         62|
    |indvar_flatten_reg_637    |    9|          2|   63|        126|
    |j_1_reg_626               |    9|          2|   31|         62|
    |j_2_reg_659               |    9|          2|   32|         64|
    |j_3_reg_750               |    9|          2|   31|         62|
    |j_4_reg_773               |    9|          2|   31|         62|
    |j_reg_603                 |    9|          2|   31|         62|
    |loop_index192_reg_716     |    9|          2|   63|        126|
    |loop_index198_reg_705     |    9|          2|   63|        126|
    |loop_index204_reg_694     |    9|          2|   63|        126|
    |loop_index210_reg_580     |    9|          2|   63|        126|
    |loop_index216_reg_569     |    9|          2|   63|        126|
    |loop_index222_reg_558     |    9|          2|   63|        126|
    |loop_index228_reg_547     |    9|          2|   63|        126|
    |loop_index_reg_727        |    9|          2|   63|        126|
    |reg_807                   |    9|          2|   16|         32|
    |wbuf_V_address0           |   25|          5|   14|         70|
    |xbuf_V_address0           |   14|          3|    7|         21|
    +--------------------------+-----+-----------+-----+-----------+
    |Total                     | 1361|        284| 1228|       3211|
    +--------------------------+-----+-----------+-----+-----------+

    * Register: 
    +---------------------------------------+-----+----+-----+-----------+
    |                  Name                 |  FF | LUT| Bits| Const Bits|
    +---------------------------------------+-----+----+-----+-----------+
    |add_ln37_reg_1919                      |   31|   0|   31|          0|
    |add_ln39_reg_1957                      |   14|   0|   14|          0|
    |add_ln39_reg_1957_pp4_iter1_reg        |   14|   0|   14|          0|
    |add_ln43_reg_1967                      |   31|   0|   31|          0|
    |add_ln45_reg_2015                      |   14|   0|   14|          0|
    |add_ln45_reg_2015_pp5_iter1_reg        |   14|   0|   14|          0|
    |add_ln67_reg_2259                      |   31|   0|   31|          0|
    |add_ln703_reg_2132                     |   16|   0|   16|          0|
    |add_ln73_reg_2311                      |   31|   0|   31|          0|
    |ap_CS_fsm                              |  111|   0|  111|          0|
    |ap_enable_reg_pp0_iter0                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter0               |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter1               |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter2               |    1|   0|    1|          0|
    |ap_enable_reg_pp11_iter0               |    1|   0|    1|          0|
    |ap_enable_reg_pp11_iter1               |    1|   0|    1|          0|
    |ap_enable_reg_pp11_iter2               |    1|   0|    1|          0|
    |ap_enable_reg_pp12_iter0               |    1|   0|    1|          0|
    |ap_enable_reg_pp12_iter1               |    1|   0|    1|          0|
    |ap_enable_reg_pp12_iter2               |    1|   0|    1|          0|
    |ap_enable_reg_pp13_iter0               |    1|   0|    1|          0|
    |ap_enable_reg_pp13_iter1               |    1|   0|    1|          0|
    |ap_enable_reg_pp13_iter2               |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0                |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1                |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2                |    1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0                |    1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1                |    1|   0|    1|          0|
    |ap_enable_reg_pp3_iter2                |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter0                |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter1                |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter2                |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter0                |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter1                |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter2                |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter0                |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter1                |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter2                |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter3                |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter4                |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter5                |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter6                |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter7                |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter0                |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter1                |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter2                |    1|   0|    1|          0|
    |ap_enable_reg_pp8_iter0                |    1|   0|    1|          0|
    |ap_enable_reg_pp8_iter1                |    1|   0|    1|          0|
    |ap_enable_reg_pp8_iter2                |    1|   0|    1|          0|
    |ap_enable_reg_pp9_iter0                |    1|   0|    1|          0|
    |ap_enable_reg_pp9_iter1                |    1|   0|    1|          0|
    |ap_enable_reg_pp9_iter2                |    1|   0|    1|          0|
    |cmp117137_reg_2245                     |    1|   0|    1|          0|
    |cmp131130_reg_2272                     |    1|   0|    1|          0|
    |cmp177_pr_reg_681                      |    1|   0|    1|          0|
    |cmp47172_reg_1909                      |    1|   0|    1|          0|
    |db_read_reg_1740                       |   32|   0|   32|          0|
    |dbbuf_V_addr_1_reg_2121                |    7|   0|    7|          0|
    |dbbuf_V_addr_1_reg_2121_pp7_iter1_reg  |    7|   0|    7|          0|
    |dbbuf_V_load_1_reg_2157                |   16|   0|   16|          0|
    |dw_read_reg_1745                       |   32|   0|   32|          0|
    |dwbuf_V_addr_1_reg_2096                |   14|   0|   14|          0|
    |dwbuf_V_addr_1_reg_2096_pp6_iter4_reg  |   14|   0|   14|          0|
    |dx_read_reg_1757                       |   32|   0|   32|          0|
    |dxbuf_V_load_reg_2240                  |   16|   0|   16|          0|
    |dy_read_reg_1752                       |   32|   0|   32|          0|
    |empty_35_reg_1800                      |    7|   0|    7|          0|
    |empty_35_reg_1800_pp0_iter1_reg        |    7|   0|    7|          0|
    |empty_38_reg_1845                      |    7|   0|    7|          0|
    |empty_38_reg_1845_pp1_iter1_reg        |    7|   0|    7|          0|
    |empty_41_reg_1870                      |    7|   0|    7|          0|
    |empty_41_reg_1870_pp2_iter1_reg        |    7|   0|    7|          0|
    |empty_44_reg_1895                      |    7|   0|    7|          0|
    |empty_44_reg_1895_pp3_iter1_reg        |    7|   0|    7|          0|
    |empty_45_reg_1913                      |   31|   0|   31|          0|
    |empty_47_reg_1927                      |    7|   0|    7|          0|
    |empty_48_reg_1932                      |   31|   0|   31|          0|
    |empty_53_reg_1975                      |    7|   0|    7|          0|
    |empty_54_reg_1990                      |   31|   0|   31|          0|
    |empty_72_reg_2254                      |   31|   0|   31|          0|
    |empty_74_reg_2267                      |    7|   0|    7|          0|
    |empty_75_reg_2281                      |   31|   0|   31|          0|
    |empty_80_reg_2276                      |   31|   0|   31|          0|
    |empty_82_reg_2319                      |    7|   0|    7|          0|
    |empty_83_reg_2324                      |   31|   0|   31|          0|
    |exitcond24625_reg_2231                 |    1|   0|    1|          0|
    |exitcond24625_reg_2231_pp11_iter1_reg  |    1|   0|    1|          0|
    |exitcond24726_reg_2211                 |    1|   0|    1|          0|
    |exitcond24726_reg_2211_pp10_iter1_reg  |    1|   0|    1|          0|
    |exitcond24827_reg_2191                 |    1|   0|    1|          0|
    |exitcond24827_reg_2191_pp9_iter1_reg   |    1|   0|    1|          0|
    |exitcond24928_reg_2148                 |    1|   0|    1|          0|
    |exitcond24928_reg_2148_pp8_iter1_reg   |    1|   0|    1|          0|
    |exitcond28241_reg_1891                 |    1|   0|    1|          0|
    |exitcond28241_reg_1891_pp3_iter1_reg   |    1|   0|    1|          0|
    |exitcond28342_reg_1866                 |    1|   0|    1|          0|
    |exitcond28342_reg_1866_pp2_iter1_reg   |    1|   0|    1|          0|
    |exitcond28443_reg_1841                 |    1|   0|    1|          0|
    |exitcond28443_reg_1841_pp1_iter1_reg   |    1|   0|    1|          0|
    |exitcond28544_reg_1796                 |    1|   0|    1|          0|
    |exitcond28544_reg_1796_pp0_iter1_reg   |    1|   0|    1|          0|
    |gmem_addr_10_reg_2291                  |   32|   0|   32|          0|
    |gmem_addr_11_reg_2334                  |   32|   0|   32|          0|
    |gmem_addr_1_read_reg_1850              |   16|   0|   16|          0|
    |gmem_addr_2_read_reg_1875              |   16|   0|   16|          0|
    |gmem_addr_3_read_reg_1900              |   16|   0|   16|          0|
    |gmem_addr_4_read_reg_1962              |   16|   0|   16|          0|
    |gmem_addr_4_reg_1942                   |   32|   0|   32|          0|
    |gmem_addr_5_read_reg_2020              |   16|   0|   16|          0|
    |gmem_addr_5_reg_2000                   |   32|   0|   32|          0|
    |gmem_addr_read_reg_1805                |   16|   0|   16|          0|
    |i_1_reg_614                            |   31|   0|   31|          0|
    |i_2_reg_648                            |   31|   0|   31|          0|
    |i_3_reg_670                            |   31|   0|   31|          0|
    |i_4_reg_738                            |   31|   0|   31|          0|
    |i_5_reg_761                            |   31|   0|   31|          0|
    |i_reg_591                              |   31|   0|   31|          0|
    |icmp_ln32_reg_1774                     |    1|   0|    1|          0|
    |icmp_ln33_reg_1810                     |    1|   0|    1|          0|
    |icmp_ln37_reg_1905                     |    1|   0|    1|          0|
    |icmp_ln38_reg_1953                     |    1|   0|    1|          0|
    |icmp_ln38_reg_1953_pp4_iter1_reg       |    1|   0|    1|          0|
    |icmp_ln44_reg_2011                     |    1|   0|    1|          0|
    |icmp_ln44_reg_2011_pp5_iter1_reg       |    1|   0|    1|          0|
    |icmp_ln49_reg_2035                     |    1|   0|    1|          0|
    |icmp_ln57_reg_2117                     |    1|   0|    1|          0|
    |icmp_ln57_reg_2117_pp7_iter1_reg       |    1|   0|    1|          0|
    |icmp_ln63_reg_2170                     |    1|   0|    1|          0|
    |icmp_ln68_reg_2302                     |    1|   0|    1|          0|
    |icmp_ln68_reg_2302_pp12_iter1_reg      |    1|   0|    1|          0|
    |icmp_ln74_reg_2345                     |    1|   0|    1|          0|
    |icmp_ln74_reg_2345_pp13_iter1_reg      |    1|   0|    1|          0|
    |indvar_flatten_reg_637                 |   63|   0|   63|          0|
    |j_1_reg_626                            |   31|   0|   31|          0|
    |j_2_reg_659                            |   32|   0|   32|          0|
    |j_3_reg_750                            |   31|   0|   31|          0|
    |j_4_reg_773                            |   31|   0|   31|          0|
    |j_reg_603                              |   31|   0|   31|          0|
    |loop_index192_reg_716                  |   63|   0|   63|          0|
    |loop_index198_reg_705                  |   63|   0|   63|          0|
    |loop_index204_reg_694                  |   63|   0|   63|          0|
    |loop_index210_reg_580                  |   63|   0|   63|          0|
    |loop_index216_reg_569                  |   63|   0|   63|          0|
    |loop_index222_reg_558                  |   63|   0|   63|          0|
    |loop_index228_reg_547                  |   63|   0|   63|          0|
    |loop_index_reg_727                     |   63|   0|   63|          0|
    |mul_ln39_reg_1937                      |   14|   0|   14|          0|
    |mul_ln45_reg_1995                      |   14|   0|   14|          0|
    |mul_ln49_reg_2025                      |   63|   0|   63|          0|
    |mul_ln63_reg_2162                      |   32|   0|   32|          0|
    |mul_ln69_reg_2286                      |   14|   0|   14|          0|
    |mul_ln75_reg_2329                      |   14|   0|   14|          0|
    |reg_807                                |   16|   0|   16|          0|
    |reg_814                                |   16|   0|   16|          0|
    |select_ln49_2_reg_2039                 |    7|   0|    7|          0|
    |select_ln67_reg_2249                   |   31|   0|   31|          0|
    |sext_ln32_reg_1778                     |   63|   0|   63|          0|
    |sext_ln33_reg_1823                     |   63|   0|   63|          0|
    |sext_ln49_reg_2080                     |   23|   0|   23|          0|
    |sext_ln49_reg_2080_pp6_iter3_reg       |   23|   0|   23|          0|
    |sext_ln63_reg_2174                     |   63|   0|   63|          0|
    |trunc_ln1118_reg_2054                  |   14|   0|   14|          0|
    |trunc_ln1118_reg_2054_pp6_iter1_reg    |   14|   0|   14|          0|
    |trunc_ln33_reg_1814                    |   31|   0|   31|          0|
    |w_read_reg_1762                        |   32|   0|   32|          0|
    |x_read_reg_1769                        |   32|   0|   32|          0|
    |xdim_read_reg_1717                     |   32|   0|   32|          0|
    |ydim_read_reg_1703                     |   32|   0|   32|          0|
    |zext_ln1118_reg_2070                   |   14|   0|   32|         18|
    |icmp_ln49_reg_2035                     |   64|  32|    1|          0|
    |zext_ln1118_reg_2070                   |   64|  32|   32|         18|
    +---------------------------------------+-----+----+-----+-----------+
    |Total                                  | 2810|  64| 2733|         36|
    +---------------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------------+-----+-----+------------+--------------+--------------+
|s_axi_control_AWVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_AWREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_AWADDR   |   in|    7|       s_axi|       control|        scalar|
|s_axi_control_WVALID   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_WREADY   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_WDATA    |   in|   32|       s_axi|       control|        scalar|
|s_axi_control_WSTRB    |   in|    4|       s_axi|       control|        scalar|
|s_axi_control_ARVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_ARREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_ARADDR   |   in|    7|       s_axi|       control|        scalar|
|s_axi_control_RVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_RREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_RDATA    |  out|   32|       s_axi|       control|        scalar|
|s_axi_control_RRESP    |  out|    2|       s_axi|       control|        scalar|
|s_axi_control_BVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_BREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_BRESP    |  out|    2|       s_axi|       control|        scalar|
|ap_clk                 |   in|    1|  ap_ctrl_hs|  backward_fcc|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_hs|  backward_fcc|  return value|
|interrupt              |  out|    1|  ap_ctrl_hs|  backward_fcc|  return value|
|m_axi_gmem_AWVALID     |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWREADY     |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWADDR      |  out|   32|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWID        |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWLEN       |  out|    8|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWSIZE      |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWBURST     |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWLOCK      |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWCACHE     |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWPROT      |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWQOS       |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWREGION    |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWUSER      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WVALID      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WREADY      |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WDATA       |  out|   32|       m_axi|          gmem|       pointer|
|m_axi_gmem_WSTRB       |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_WLAST       |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WID         |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WUSER       |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARVALID     |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARREADY     |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARADDR      |  out|   32|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARID        |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARLEN       |  out|    8|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARSIZE      |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARBURST     |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARLOCK      |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARCACHE     |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARPROT      |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARQOS       |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARREGION    |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARUSER      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RVALID      |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RREADY      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RDATA       |   in|   32|       m_axi|          gmem|       pointer|
|m_axi_gmem_RLAST       |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RID         |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RUSER       |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RRESP       |   in|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_BVALID      |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_BREADY      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_BRESP       |   in|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_BID         |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_BUSER       |   in|    1|       m_axi|          gmem|       pointer|
+-----------------------+-----+-----+------------+--------------+--------------+

