# compile vhdl design source files
vhdl xil_defaultlib  "../../../eszam_rstli_d_mandali.srcs/sources_1/new/eszam_rstli_d_mandali.vhd"
vhdl xil_defaultlib  "../../../eszam_rstli_d_mandali.srcs/sim_1/new/tb_eszam_rstli_d_mandali.vhd"
