`timescale 1ns/100ps

module tb_D_latchsr();

reg set_n,reset_n,d,g;
wire q,q_n;

D_latchsr D_lat(set_n,reset_n,d,g,q,q_n);

initial
begin

	d=0;g=0;set_n=0;reset_n=1;
#10	d=1;set_n=1;
#10	d=0;reset_n=0;
#10	d=1;
#10	d=0;reset_n=1;
#10	d=1;
#10	d=0;g=1;
#10	d=1;
#10	d=0;
#10	d=1; 
#10	d=0;
#10	d=1;g=0;
#10	d=0;
#10	d=1;

end 
endmodule