#Substrate Graph
# noVertices
30
# noArcs
86
# Vertices: id availableCpu routingCapacity isCenter
0 150 150 0
1 450 450 1
2 418 418 1
3 261 261 1
4 25 25 0
5 75 75 0
6 137 137 1
7 125 125 0
8 100 100 0
9 150 150 0
10 261 261 1
11 400 400 1
12 342 342 1
13 248 248 1
14 150 150 0
15 780 780 1
16 592 592 1
17 261 261 1
18 411 411 1
19 125 125 0
20 100 100 0
21 100 100 0
22 125 125 0
23 150 150 0
24 661 661 1
25 100 100 0
26 124 124 1
27 150 150 0
28 150 150 0
29 261 261 1
# Arcs: idS idT delay bandwidth
0 1 2 75
0 2 2 75
4 5 1 25
5 4 1 25
5 7 3 50
9 10 2 75
9 11 1 75
10 2 1 93
10 9 2 75
10 13 2 93
11 1 2 125
11 14 2 75
11 9 1 75
11 15 2 125
2 0 2 75
2 10 1 93
2 16 1 125
2 15 1 125
17 18 11 93
17 19 3 75
17 15 13 93
7 6 1 75
7 5 3 50
6 12 21 62
6 7 1 75
23 18 1 75
23 24 2 75
8 25 1 50
8 20 1 50
25 21 1 50
25 8 1 50
12 6 21 62
12 3 1 93
12 26 2 62
12 15 1 125
26 12 2 62
26 13 1 62
3 12 1 93
3 14 1 75
3 16 1 93
18 23 1 75
18 27 1 75
18 28 1 75
18 29 1 93
18 17 11 93
27 18 1 75
27 24 2 75
14 11 2 75
14 3 1 75
20 21 1 50
20 8 1 50
21 25 1 50
21 20 1 50
13 10 2 93
13 26 1 62
13 16 2 93
22 24 1 75
22 19 11 50
24 23 2 75
24 27 2 75
24 29 2 93
24 22 1 75
24 15 4 187
24 16 4 156
19 22 11 50
19 17 3 75
15 1 1 125
15 12 1 125
15 11 2 125
15 2 1 125
15 17 13 93
15 24 4 187
29 18 1 93
29 28 1 75
29 24 2 93
16 1 1 125
16 3 1 93
16 2 1 125
16 24 4 156
16 13 2 93
1 0 2 75
1 11 2 125
1 16 1 125
1 15 1 125
28 18 1 75
28 29 1 75
