# 总线结构
#### 地址线
- **raddr**: 读地址信号，5位
    - 作用是从regfiles中取出一个数，然后传给testbench，因此可以固定读数进行验证
- **a**: 内部地址信号，32位

#### 数据线
- **instr**: 指令信号，32位
- **pc**: 程序计数器信号，32位
- **odata**: 输出数据信号，32位

### 详细说明
- **raddr**: 读地址信号，用于指定读取的地址，5位宽。
- **a**: 内部地址信号，由程序计数器 `pc` 减去基地址 `32'h00400000` 得到，32位宽。
- **instr**: 指令信号，从指令存储器 `imem` 中读取的指令，32位宽。
- **pc**: 程序计数器信号，指示当前执行的指令地址，32位宽。
- **odata**: 输出数据信号，由 `dcpu` 模块生成，32位宽。

# IP核
2048-Depth
32位

# Onboard
## 信号
### 输入
clk_in: 输入时钟信号。
enable: 启用信号。
reset: 复位信号。
stop: 停止信号。
choice: 2位选择信号，用于选择显示的数据。
raddr: 5位读地址信号。
### 输出
o_seg: 8位段码输出，用于驱动7段数码管。
o_sel: 8位选择输出，用于选择7段数码管。

## 内部逻辑
1. 分频
2. 根据 choice 信号选择显示的数据：
    - 如果 choice[0] 为高电平，则显示 inst。
    - 如果 choice[1] 为高电平，则显示 pc。
    - 否则，显示 odata。

# 管脚
右边两个enable(数码管显示用), reset(高电平有效)
第四个stop(高电平有效)
第五六是choice, 00->odata, 01-> pc, 10->inst
最左边五个从高到低是choice