# 基于FPGA的信道编译码器设计与实现

- [ ] 预习报告 - (@2024-03-19)
## 实验目的

1. 理解信道特性，掌握信道编码的方法；
2. 能够设计并实现信道编译码器。
## 实验原理

信道编码是一种在通信系统中常用的技术，旨在提高信息传输的可靠性，以抵御各种噪声和干扰。信道编码通过在原始数据中加入额外的冗余比特来实现这一目标，这样即使数据在传输过程中出现错误，接收端也可以通过这些冗余比特检测并纠正错误。

信道编码可以分为两大类：分组码和卷积码。
1. 线性分组码：
	+ 汉明码、循环码、BCH 码、BS 码； 
	+ 分组码将可能的符号序列映射成长为n的码字。

2. 卷积码：
	+ 卷积码则通过将数据序列与特定的码序列进行卷积编码来实现冗余性的增加。

![数字基带系统框图](./digital_system.png)
*数字基带系统框图*
### 汉明码

汉明码是一种能够纠正单个错误的线性分组码。

它有以下特点：

（1）最小码距 $$d_{min} = 3$$，可以纠正一位错误； 
（2）码长 n 与监督元个数 r 之间满足关系式：$$n = 2^{r} - 1$$
如果要产生一个系统汉明码，可以将矩阵 H 转换成典型形式的监督矩阵，进一步利用 Q = PT 的关系，得到相应的生成矩阵 G。通常二进制汉明码可以表示为：$$(n,k)=(2^{r}- 1, \ 2^{y} -1 -r)$$
根据上述汉明码定义可以看到，(7，4) 线性分组码实际上就是一个汉明码，它满足了汉明码的两个特点。 
## 实验内容

### 实验任务

1. 将**实验2**中信源编码后的码元序列作为信道编码器的输入，在 QuartusII 中使用 verilog 或 VHDL 语言设计实现信道编码器，对输入序列进行编码和译码，利用 Modelsim 进行仿真测试；
2. 将程序加载至 FPGA（XSRP 平台）进行验证，利用示波器对编码前后、加噪后序列进行实测，对比分析仿真和实测结果。

### 思考与讨论

1. 阐述所设计的信道编译码器通常应用在什么样的通信环境中；
2. 讨论所设计的信道编码器的纠错能力和纠错极限。

## 实验方案设计

### 汉明码

1. 汉明编码模块
2. 加噪
3. 汉明译码模块

汉明编码模块
![[hanming_decode.png]]
*汉明编码器原理框图*

汉明译码模块


汉明译码模块
