# ğŸ’» computerdesign2025

ğŸ“ *Projet acadÃ©mique rÃ©alisÃ© Ã  la FacultÃ© Polytechnique de lâ€™UniversitÃ© de Kinshasa â€” DÃ©partement GÃ©nie Ã‰lectrique et Informatique (2025)*

## ğŸ“Œ Objectif

Ce projet vise la **comprÃ©hension, lâ€™implÃ©mentation et la simulation** de composants logiques numÃ©riques de base Ã  lâ€™aide du langage **Verilog HDL**. Il est conÃ§u pour renforcer les compÃ©tences pratiques en **conception de circuits** et en **simulation logicielle**.

## ğŸ§± Composants implÃ©mentÃ©s

| Composant | Description |
|----------|-------------|
| â• `full_adder.v` | Additionneur binaire 1 bit avec `carry-in` et `carry-out` |
| ğŸ”¢ `decoder_2to4.v` | DÃ©codeur combinatoire : 2 bits d'entrÃ©e â†’ 4 sorties |
| ğŸ” `shift_register.v` | Registre Ã  dÃ©calage (gauche et droite) avec horloge et reset |

Chaque composant dispose :
- dâ€™un **module Verilog commentÃ©** ğŸ“„
- dâ€™un **fichier de test (testbench)** ğŸ§ª
- dâ€™un **fichier `.vcd`** pour lâ€™analyse avec GTKWave ğŸ“Š

## ğŸ› ï¸ Outils utilisÃ©s

- ğŸ’¬ [Verilog HDL](https://fr.wikipedia.org/wiki/Verilog)
- âš™ï¸ [Icarus Verilog](http://iverilog.icarus.com/) â€” compilation
- ğŸ‘€ [GTKWave](http://gtkwave.sourceforge.net/) â€” visualisation des signaux



## â–¶ï¸ Instructions de simulation

Exemple pour simuler lâ€™additionneur avec Icarus Verilog :

```bash
iverilog -o sim.out full_adder.v full_adder_tb.v
vvp full_adder.out
gtkwave full_adder.vcd


ğŸ‘¨â€ğŸ’» Auteurs
ğŸ‘¤ Kambale Maruba ExaucÃ© (1ICE-EN)
ğŸ‘¤ Nkishi (1ICE-IN)
ğŸ‘¤ Bualuti (1ICE-EE)


ğŸ“„ Licence
ğŸ†“ Ce projet est Ã  but pÃ©dagogique et libre d'utilisation.
ğŸ™Œ Contributions et suggestions bienvenues pour amÃ©liorer et Ã©tendre le projet.
