|MikroP
CLK_H_HW => RAMDisp:RAMeDISP.clk_h
RST_HW => RAMDisp:RAMeDISP.rst
RST_HW => CONT[0].ACLR
RST_HW => CONT[1].ACLR
RST_HW => CONT[2].ACLR
RST_HW => CONT[3].ACLR
RST_HW => CONT[4].ACLR
RST_HW => CONT[5].ACLR
RST_HW => CONT[6].ACLR
RST_HW => CONT[7].ACLR
RST_HW => CONT[8].ACLR
RST_HW => CONT[9].ACLR
RST_HW => CONT[10].ACLR
RST_HW => CONT[11].ACLR
RST_HW => CONT[12].ACLR
RST_HW => CONT[13].ACLR
RST_HW => CONT[14].ACLR
RST_HW => CONT[15].ACLR
RST_HW => Prime:PRIMEcomp.rst
KEY1_HW => ~NO_FANOUT~
SWITCH_HW[0] => Prime:PRIMEcomp.debug_reg[0]
SWITCH_HW[1] => Prime:PRIMEcomp.debug_reg[1]
SWITCH_HW[2] => Prime:PRIMEcomp.debug_reg[2]
SWITCH_HW[3] => Prime:PRIMEcomp.debug_reg[3]
SWITCH_HW[4] => Prime:PRIMEcomp.debug_reg[4]
SWITCH_HW[5] => ~NO_FANOUT~
SWITCH_HW[6] => ~NO_FANOUT~
SWITCH_HW[7] => ~NO_FANOUT~
SWITCH_HW[8] => RAMDisp:RAMeDISP.turbo
SWITCH_HW[9] => RAMDisp:RAMeDISP.halt
LED_HW[0] << CONT[0].DB_MAX_OUTPUT_PORT_TYPE
LED_HW[1] << CONT[1].DB_MAX_OUTPUT_PORT_TYPE
LED_HW[2] << CONT[2].DB_MAX_OUTPUT_PORT_TYPE
LED_HW[3] << CONT[3].DB_MAX_OUTPUT_PORT_TYPE
LED_HW[4] << CONT[4].DB_MAX_OUTPUT_PORT_TYPE
LED_HW[5] << CONT[5].DB_MAX_OUTPUT_PORT_TYPE
LED_HW[6] << CONT[6].DB_MAX_OUTPUT_PORT_TYPE
LED_HW[7] << CONT[7].DB_MAX_OUTPUT_PORT_TYPE
LED_HW[8] << <GND>
LED_HW[9] << CONT[0].DB_MAX_OUTPUT_PORT_TYPE
HEX0_HW[0] << RAMDisp:RAMeDISP.HEX0[0]
HEX0_HW[1] << RAMDisp:RAMeDISP.HEX0[1]
HEX0_HW[2] << RAMDisp:RAMeDISP.HEX0[2]
HEX0_HW[3] << RAMDisp:RAMeDISP.HEX0[3]
HEX0_HW[4] << RAMDisp:RAMeDISP.HEX0[4]
HEX0_HW[5] << RAMDisp:RAMeDISP.HEX0[5]
HEX0_HW[6] << RAMDisp:RAMeDISP.HEX0[6]
HEX1_HW[0] << RAMDisp:RAMeDISP.HEX1[0]
HEX1_HW[1] << RAMDisp:RAMeDISP.HEX1[1]
HEX1_HW[2] << RAMDisp:RAMeDISP.HEX1[2]
HEX1_HW[3] << RAMDisp:RAMeDISP.HEX1[3]
HEX1_HW[4] << RAMDisp:RAMeDISP.HEX1[4]
HEX1_HW[5] << RAMDisp:RAMeDISP.HEX1[5]
HEX1_HW[6] << RAMDisp:RAMeDISP.HEX1[6]
HEX2_HW[0] << RAMDisp:RAMeDISP.HEX2[0]
HEX2_HW[1] << RAMDisp:RAMeDISP.HEX2[1]
HEX2_HW[2] << RAMDisp:RAMeDISP.HEX2[2]
HEX2_HW[3] << RAMDisp:RAMeDISP.HEX2[3]
HEX2_HW[4] << RAMDisp:RAMeDISP.HEX2[4]
HEX2_HW[5] << RAMDisp:RAMeDISP.HEX2[5]
HEX2_HW[6] << RAMDisp:RAMeDISP.HEX2[6]
HEX3_HW[0] << RAMDisp:RAMeDISP.HEX3[0]
HEX3_HW[1] << RAMDisp:RAMeDISP.HEX3[1]
HEX3_HW[2] << RAMDisp:RAMeDISP.HEX3[2]
HEX3_HW[3] << RAMDisp:RAMeDISP.HEX3[3]
HEX3_HW[4] << RAMDisp:RAMeDISP.HEX3[4]
HEX3_HW[5] << RAMDisp:RAMeDISP.HEX3[5]
HEX3_HW[6] << RAMDisp:RAMeDISP.HEX3[6]
HEX4_HW[0] << RAMDisp:RAMeDISP.HEX4[0]
HEX4_HW[1] << RAMDisp:RAMeDISP.HEX4[1]
HEX4_HW[2] << RAMDisp:RAMeDISP.HEX4[2]
HEX4_HW[3] << RAMDisp:RAMeDISP.HEX4[3]
HEX4_HW[4] << RAMDisp:RAMeDISP.HEX4[4]
HEX4_HW[5] << RAMDisp:RAMeDISP.HEX4[5]
HEX4_HW[6] << RAMDisp:RAMeDISP.HEX4[6]
HEX5_HW[0] << RAMDisp:RAMeDISP.HEX5[0]
HEX5_HW[1] << RAMDisp:RAMeDISP.HEX5[1]
HEX5_HW[2] << RAMDisp:RAMeDISP.HEX5[2]
HEX5_HW[3] << RAMDisp:RAMeDISP.HEX5[3]
HEX5_HW[4] << RAMDisp:RAMeDISP.HEX5[4]
HEX5_HW[5] << RAMDisp:RAMeDISP.HEX5[5]
HEX5_HW[6] << RAMDisp:RAMeDISP.HEX5[6]


|MikroP|ramDisp:RAMeDISP
clk => conteudo_ram~23.CLK
clk => conteudo_ram~0.CLK
clk => conteudo_ram~1.CLK
clk => conteudo_ram~2.CLK
clk => conteudo_ram~3.CLK
clk => conteudo_ram~4.CLK
clk => conteudo_ram~5.CLK
clk => conteudo_ram~6.CLK
clk => conteudo_ram~7.CLK
clk => conteudo_ram~8.CLK
clk => conteudo_ram~9.CLK
clk => conteudo_ram~10.CLK
clk => conteudo_ram~11.CLK
clk => conteudo_ram~12.CLK
clk => conteudo_ram~13.CLK
clk => conteudo_ram~14.CLK
clk => conteudo_ram~15.CLK
clk => conteudo_ram~16.CLK
clk => conteudo_ram~17.CLK
clk => conteudo_ram~18.CLK
clk => conteudo_ram~19.CLK
clk => conteudo_ram~20.CLK
clk => conteudo_ram~21.CLK
clk => conteudo_ram~22.CLK
clk => conteudo_reg[0].CLK
clk => conteudo_reg[1].CLK
clk => conteudo_reg[2].CLK
clk => conteudo_reg[3].CLK
clk => conteudo_reg[4].CLK
clk => conteudo_reg[5].CLK
clk => conteudo_reg[6].CLK
clk => conteudo_reg[7].CLK
clk => conteudo_reg[8].CLK
clk => conteudo_reg[9].CLK
clk => conteudo_reg[10].CLK
clk => conteudo_reg[11].CLK
clk => conteudo_reg[12].CLK
clk => conteudo_reg[13].CLK
clk => conteudo_reg[14].CLK
clk => conteudo_reg[15].CLK
clk => conteudo_ram.CLK0
endereco[0] => Equal0.IN13
endereco[0] => conteudo_ram~6.DATAIN
endereco[0] => conteudo_ram.WADDR
endereco[0] => conteudo_ram.RADDR
endereco[1] => Equal0.IN12
endereco[1] => conteudo_ram~5.DATAIN
endereco[1] => conteudo_ram.WADDR1
endereco[1] => conteudo_ram.RADDR1
endereco[2] => Equal0.IN11
endereco[2] => conteudo_ram~4.DATAIN
endereco[2] => conteudo_ram.WADDR2
endereco[2] => conteudo_ram.RADDR2
endereco[3] => Equal0.IN10
endereco[3] => conteudo_ram~3.DATAIN
endereco[3] => conteudo_ram.WADDR3
endereco[3] => conteudo_ram.RADDR3
endereco[4] => Equal0.IN9
endereco[4] => conteudo_ram~2.DATAIN
endereco[4] => conteudo_ram.WADDR4
endereco[4] => conteudo_ram.RADDR4
endereco[5] => Equal0.IN8
endereco[5] => conteudo_ram~1.DATAIN
endereco[5] => conteudo_ram.WADDR5
endereco[5] => conteudo_ram.RADDR5
endereco[6] => Equal0.IN7
endereco[6] => conteudo_ram~0.DATAIN
endereco[6] => conteudo_ram.WADDR6
endereco[6] => conteudo_ram.RADDR6
endereco[7] => ~NO_FANOUT~
endereco[8] => ~NO_FANOUT~
endereco[9] => ~NO_FANOUT~
endereco[10] => ~NO_FANOUT~
endereco[11] => ~NO_FANOUT~
endereco[12] => ~NO_FANOUT~
endereco[13] => ~NO_FANOUT~
endereco[14] => ~NO_FANOUT~
endereco[15] => ~NO_FANOUT~
wr_en => conteudo_ram.OUTPUTSELECT
wr_en => conteudo_reg[0].ENA
wr_en => conteudo_reg[1].ENA
wr_en => conteudo_reg[2].ENA
wr_en => conteudo_reg[3].ENA
wr_en => conteudo_reg[4].ENA
wr_en => conteudo_reg[5].ENA
wr_en => conteudo_reg[6].ENA
wr_en => conteudo_reg[7].ENA
wr_en => conteudo_reg[8].ENA
wr_en => conteudo_reg[9].ENA
wr_en => conteudo_reg[10].ENA
wr_en => conteudo_reg[11].ENA
wr_en => conteudo_reg[12].ENA
wr_en => conteudo_reg[13].ENA
wr_en => conteudo_reg[14].ENA
wr_en => conteudo_reg[15].ENA
dado_in[0] => conteudo_reg.DATAB
dado_in[0] => conteudo_ram~22.DATAIN
dado_in[0] => conteudo_ram.DATAIN
dado_in[1] => conteudo_reg.DATAB
dado_in[1] => conteudo_ram~21.DATAIN
dado_in[1] => conteudo_ram.DATAIN1
dado_in[2] => conteudo_reg.DATAB
dado_in[2] => conteudo_ram~20.DATAIN
dado_in[2] => conteudo_ram.DATAIN2
dado_in[3] => conteudo_reg.DATAB
dado_in[3] => conteudo_ram~19.DATAIN
dado_in[3] => conteudo_ram.DATAIN3
dado_in[4] => conteudo_reg.DATAB
dado_in[4] => conteudo_ram~18.DATAIN
dado_in[4] => conteudo_ram.DATAIN4
dado_in[5] => conteudo_reg.DATAB
dado_in[5] => conteudo_ram~17.DATAIN
dado_in[5] => conteudo_ram.DATAIN5
dado_in[6] => conteudo_reg.DATAB
dado_in[6] => conteudo_ram~16.DATAIN
dado_in[6] => conteudo_ram.DATAIN6
dado_in[7] => conteudo_reg.DATAB
dado_in[7] => conteudo_ram~15.DATAIN
dado_in[7] => conteudo_ram.DATAIN7
dado_in[8] => conteudo_reg.DATAB
dado_in[8] => conteudo_ram~14.DATAIN
dado_in[8] => conteudo_ram.DATAIN8
dado_in[9] => conteudo_reg.DATAB
dado_in[9] => conteudo_ram~13.DATAIN
dado_in[9] => conteudo_ram.DATAIN9
dado_in[10] => conteudo_reg.DATAB
dado_in[10] => conteudo_ram~12.DATAIN
dado_in[10] => conteudo_ram.DATAIN10
dado_in[11] => conteudo_reg.DATAB
dado_in[11] => conteudo_ram~11.DATAIN
dado_in[11] => conteudo_ram.DATAIN11
dado_in[12] => conteudo_reg.DATAB
dado_in[12] => conteudo_ram~10.DATAIN
dado_in[12] => conteudo_ram.DATAIN12
dado_in[13] => conteudo_reg.DATAB
dado_in[13] => conteudo_ram~9.DATAIN
dado_in[13] => conteudo_ram.DATAIN13
dado_in[14] => conteudo_reg.DATAB
dado_in[14] => conteudo_ram~8.DATAIN
dado_in[14] => conteudo_ram.DATAIN14
dado_in[15] => conteudo_reg.DATAB
dado_in[15] => conteudo_ram~7.DATAIN
dado_in[15] => conteudo_ram.DATAIN15
dado_out[0] <= conteudo_ram.DATAOUT
dado_out[1] <= conteudo_ram.DATAOUT1
dado_out[2] <= conteudo_ram.DATAOUT2
dado_out[3] <= conteudo_ram.DATAOUT3
dado_out[4] <= conteudo_ram.DATAOUT4
dado_out[5] <= conteudo_ram.DATAOUT5
dado_out[6] <= conteudo_ram.DATAOUT6
dado_out[7] <= conteudo_ram.DATAOUT7
dado_out[8] <= conteudo_ram.DATAOUT8
dado_out[9] <= conteudo_ram.DATAOUT9
dado_out[10] <= conteudo_ram.DATAOUT10
dado_out[11] <= conteudo_ram.DATAOUT11
dado_out[12] <= conteudo_ram.DATAOUT12
dado_out[13] <= conteudo_ram.DATAOUT13
dado_out[14] <= conteudo_ram.DATAOUT14
dado_out[15] <= conteudo_ram.DATAOUT15
HEX0[0] <= hex_7seg:H0.Display[0]
HEX0[1] <= hex_7seg:H0.Display[1]
HEX0[2] <= hex_7seg:H0.Display[2]
HEX0[3] <= hex_7seg:H0.Display[3]
HEX0[4] <= hex_7seg:H0.Display[4]
HEX0[5] <= hex_7seg:H0.Display[5]
HEX0[6] <= hex_7seg:H0.Display[6]
HEX1[0] <= hex_7seg:H1.Display[0]
HEX1[1] <= hex_7seg:H1.Display[1]
HEX1[2] <= hex_7seg:H1.Display[2]
HEX1[3] <= hex_7seg:H1.Display[3]
HEX1[4] <= hex_7seg:H1.Display[4]
HEX1[5] <= hex_7seg:H1.Display[5]
HEX1[6] <= hex_7seg:H1.Display[6]
HEX2[0] <= hex_7seg:H2.Display[0]
HEX2[1] <= hex_7seg:H2.Display[1]
HEX2[2] <= hex_7seg:H2.Display[2]
HEX2[3] <= hex_7seg:H2.Display[3]
HEX2[4] <= hex_7seg:H2.Display[4]
HEX2[5] <= hex_7seg:H2.Display[5]
HEX2[6] <= hex_7seg:H2.Display[6]
HEX3[0] <= hex_7seg:H3.Display[0]
HEX3[1] <= hex_7seg:H3.Display[1]
HEX3[2] <= hex_7seg:H3.Display[2]
HEX3[3] <= hex_7seg:H3.Display[3]
HEX3[4] <= hex_7seg:H3.Display[4]
HEX3[5] <= hex_7seg:H3.Display[5]
HEX3[6] <= hex_7seg:H3.Display[6]
HEX4[0] <= hex_7seg:H4.Display[0]
HEX4[1] <= hex_7seg:H4.Display[1]
HEX4[2] <= hex_7seg:H4.Display[2]
HEX4[3] <= hex_7seg:H4.Display[3]
HEX4[4] <= hex_7seg:H4.Display[4]
HEX4[5] <= hex_7seg:H4.Display[5]
HEX4[6] <= hex_7seg:H4.Display[6]
HEX5[0] <= <VCC>
HEX5[1] <= <VCC>
HEX5[2] <= <VCC>
HEX5[3] <= <VCC>
HEX5[4] <= <VCC>
HEX5[5] <= <VCC>
HEX5[6] <= <VCC>
halt => contador[0].ENA
halt => clk_div~reg0.ENA
halt => contador[22].ENA
halt => contador[21].ENA
halt => contador[20].ENA
halt => contador[19].ENA
halt => contador[18].ENA
halt => contador[17].ENA
halt => contador[16].ENA
halt => contador[15].ENA
halt => contador[14].ENA
halt => contador[13].ENA
halt => contador[12].ENA
halt => contador[11].ENA
halt => contador[10].ENA
halt => contador[9].ENA
halt => contador[8].ENA
halt => contador[7].ENA
halt => contador[6].ENA
halt => contador[5].ENA
halt => contador[4].ENA
halt => contador[3].ENA
halt => contador[2].ENA
halt => contador[1].ENA
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
turbo => contador.OUTPUTSELECT
clk_h => contador[0].CLK
clk_h => contador[1].CLK
clk_h => contador[2].CLK
clk_h => contador[3].CLK
clk_h => contador[4].CLK
clk_h => contador[5].CLK
clk_h => contador[6].CLK
clk_h => contador[7].CLK
clk_h => contador[8].CLK
clk_h => contador[9].CLK
clk_h => contador[10].CLK
clk_h => contador[11].CLK
clk_h => contador[12].CLK
clk_h => contador[13].CLK
clk_h => contador[14].CLK
clk_h => contador[15].CLK
clk_h => contador[16].CLK
clk_h => contador[17].CLK
clk_h => contador[18].CLK
clk_h => contador[19].CLK
clk_h => contador[20].CLK
clk_h => contador[21].CLK
clk_h => contador[22].CLK
clk_h => clk_div~reg0.CLK
clk_div <= clk_div~reg0.DB_MAX_OUTPUT_PORT_TYPE
rst => contador[0].ACLR
rst => contador[1].ACLR
rst => contador[2].ACLR
rst => contador[3].ACLR
rst => contador[4].ACLR
rst => contador[5].ACLR
rst => contador[6].ACLR
rst => contador[7].ACLR
rst => contador[8].ACLR
rst => contador[9].ACLR
rst => contador[10].ACLR
rst => contador[11].ACLR
rst => contador[12].ACLR
rst => contador[13].ACLR
rst => contador[14].ACLR
rst => contador[15].ACLR
rst => contador[16].ACLR
rst => contador[17].ACLR
rst => contador[18].ACLR
rst => contador[19].ACLR
rst => contador[20].ACLR
rst => contador[21].ACLR
rst => contador[22].ACLR
rst => clk_div~reg0.ACLR


|MikroP|ramDisp:RAMeDISP|bin2bcd:conv
input[0] => ones[0].DATAIN
input[1] => LessThan30.IN8
input[1] => Add30.IN8
input[1] => bcd.DATAA
input[2] => LessThan26.IN8
input[2] => Add26.IN8
input[2] => bcd.DATAA
input[3] => LessThan22.IN8
input[3] => Add22.IN8
input[3] => bcd.DATAA
input[4] => LessThan18.IN8
input[4] => Add18.IN8
input[4] => bcd.DATAA
input[5] => LessThan15.IN8
input[5] => Add15.IN8
input[5] => bcd.DATAA
input[6] => LessThan12.IN8
input[6] => Add12.IN8
input[6] => bcd.DATAA
input[7] => LessThan9.IN8
input[7] => Add9.IN8
input[7] => bcd.DATAA
input[8] => LessThan7.IN8
input[8] => Add7.IN8
input[8] => bcd.DATAA
input[9] => LessThan5.IN8
input[9] => Add5.IN8
input[9] => bcd.DATAA
input[10] => LessThan3.IN8
input[10] => Add3.IN8
input[10] => bcd.DATAA
input[11] => LessThan2.IN8
input[11] => Add2.IN8
input[11] => bcd.DATAA
input[12] => LessThan1.IN8
input[12] => Add1.IN8
input[12] => bcd.DATAA
input[13] => LessThan0.IN6
input[13] => Add0.IN6
input[13] => bcd.DATAA
input[14] => LessThan0.IN5
input[14] => Add0.IN5
input[14] => bcd.DATAA
input[15] => LessThan0.IN4
input[15] => Add0.IN4
input[15] => bcd.DATAA
ones[0] <= input[0].DB_MAX_OUTPUT_PORT_TYPE
ones[1] <= bcd.DB_MAX_OUTPUT_PORT_TYPE
ones[2] <= bcd.DB_MAX_OUTPUT_PORT_TYPE
ones[3] <= bcd.DB_MAX_OUTPUT_PORT_TYPE
tens[0] <= bcd.DB_MAX_OUTPUT_PORT_TYPE
tens[1] <= bcd.DB_MAX_OUTPUT_PORT_TYPE
tens[2] <= bcd.DB_MAX_OUTPUT_PORT_TYPE
tens[3] <= bcd.DB_MAX_OUTPUT_PORT_TYPE
hundreds[0] <= bcd.DB_MAX_OUTPUT_PORT_TYPE
hundreds[1] <= bcd.DB_MAX_OUTPUT_PORT_TYPE
hundreds[2] <= bcd.DB_MAX_OUTPUT_PORT_TYPE
hundreds[3] <= bcd.DB_MAX_OUTPUT_PORT_TYPE
thousands[0] <= bcd.DB_MAX_OUTPUT_PORT_TYPE
thousands[1] <= bcd.DB_MAX_OUTPUT_PORT_TYPE
thousands[2] <= bcd.DB_MAX_OUTPUT_PORT_TYPE
thousands[3] <= bcd.DB_MAX_OUTPUT_PORT_TYPE
tens_thousands[0] <= bcd.DB_MAX_OUTPUT_PORT_TYPE
tens_thousands[1] <= bcd.DB_MAX_OUTPUT_PORT_TYPE
tens_thousands[2] <= bcd.DB_MAX_OUTPUT_PORT_TYPE
tens_thousands[3] <= bcd.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|ramDisp:RAMeDISP|hex_7seg:H0
Digit[0] => Equal0.IN7
Digit[0] => Equal1.IN7
Digit[0] => Equal2.IN7
Digit[0] => Equal3.IN7
Digit[0] => Equal4.IN7
Digit[0] => Equal5.IN7
Digit[0] => Equal6.IN7
Digit[0] => Equal7.IN7
Digit[0] => Equal8.IN7
Digit[0] => Equal9.IN7
Digit[0] => Equal10.IN7
Digit[0] => Equal11.IN7
Digit[0] => Equal12.IN7
Digit[0] => Equal13.IN7
Digit[0] => Equal14.IN7
Digit[0] => Equal15.IN7
Digit[1] => Equal0.IN6
Digit[1] => Equal1.IN6
Digit[1] => Equal2.IN6
Digit[1] => Equal3.IN6
Digit[1] => Equal4.IN6
Digit[1] => Equal5.IN6
Digit[1] => Equal6.IN6
Digit[1] => Equal7.IN6
Digit[1] => Equal8.IN6
Digit[1] => Equal9.IN6
Digit[1] => Equal10.IN6
Digit[1] => Equal11.IN6
Digit[1] => Equal12.IN6
Digit[1] => Equal13.IN6
Digit[1] => Equal14.IN6
Digit[1] => Equal15.IN6
Digit[2] => Equal0.IN5
Digit[2] => Equal1.IN5
Digit[2] => Equal2.IN5
Digit[2] => Equal3.IN5
Digit[2] => Equal4.IN5
Digit[2] => Equal5.IN5
Digit[2] => Equal6.IN5
Digit[2] => Equal7.IN5
Digit[2] => Equal8.IN5
Digit[2] => Equal9.IN5
Digit[2] => Equal10.IN5
Digit[2] => Equal11.IN5
Digit[2] => Equal12.IN5
Digit[2] => Equal13.IN5
Digit[2] => Equal14.IN5
Digit[2] => Equal15.IN5
Digit[3] => Equal0.IN4
Digit[3] => Equal1.IN4
Digit[3] => Equal2.IN4
Digit[3] => Equal3.IN4
Digit[3] => Equal4.IN4
Digit[3] => Equal5.IN4
Digit[3] => Equal6.IN4
Digit[3] => Equal7.IN4
Digit[3] => Equal8.IN4
Digit[3] => Equal9.IN4
Digit[3] => Equal10.IN4
Digit[3] => Equal11.IN4
Digit[3] => Equal12.IN4
Digit[3] => Equal13.IN4
Digit[3] => Equal14.IN4
Digit[3] => Equal15.IN4
Display[0] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[1] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[2] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[3] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[4] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[5] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[6] <= Display.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|ramDisp:RAMeDISP|hex_7seg:H1
Digit[0] => Equal0.IN7
Digit[0] => Equal1.IN7
Digit[0] => Equal2.IN7
Digit[0] => Equal3.IN7
Digit[0] => Equal4.IN7
Digit[0] => Equal5.IN7
Digit[0] => Equal6.IN7
Digit[0] => Equal7.IN7
Digit[0] => Equal8.IN7
Digit[0] => Equal9.IN7
Digit[0] => Equal10.IN7
Digit[0] => Equal11.IN7
Digit[0] => Equal12.IN7
Digit[0] => Equal13.IN7
Digit[0] => Equal14.IN7
Digit[0] => Equal15.IN7
Digit[1] => Equal0.IN6
Digit[1] => Equal1.IN6
Digit[1] => Equal2.IN6
Digit[1] => Equal3.IN6
Digit[1] => Equal4.IN6
Digit[1] => Equal5.IN6
Digit[1] => Equal6.IN6
Digit[1] => Equal7.IN6
Digit[1] => Equal8.IN6
Digit[1] => Equal9.IN6
Digit[1] => Equal10.IN6
Digit[1] => Equal11.IN6
Digit[1] => Equal12.IN6
Digit[1] => Equal13.IN6
Digit[1] => Equal14.IN6
Digit[1] => Equal15.IN6
Digit[2] => Equal0.IN5
Digit[2] => Equal1.IN5
Digit[2] => Equal2.IN5
Digit[2] => Equal3.IN5
Digit[2] => Equal4.IN5
Digit[2] => Equal5.IN5
Digit[2] => Equal6.IN5
Digit[2] => Equal7.IN5
Digit[2] => Equal8.IN5
Digit[2] => Equal9.IN5
Digit[2] => Equal10.IN5
Digit[2] => Equal11.IN5
Digit[2] => Equal12.IN5
Digit[2] => Equal13.IN5
Digit[2] => Equal14.IN5
Digit[2] => Equal15.IN5
Digit[3] => Equal0.IN4
Digit[3] => Equal1.IN4
Digit[3] => Equal2.IN4
Digit[3] => Equal3.IN4
Digit[3] => Equal4.IN4
Digit[3] => Equal5.IN4
Digit[3] => Equal6.IN4
Digit[3] => Equal7.IN4
Digit[3] => Equal8.IN4
Digit[3] => Equal9.IN4
Digit[3] => Equal10.IN4
Digit[3] => Equal11.IN4
Digit[3] => Equal12.IN4
Digit[3] => Equal13.IN4
Digit[3] => Equal14.IN4
Digit[3] => Equal15.IN4
Display[0] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[1] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[2] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[3] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[4] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[5] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[6] <= Display.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|ramDisp:RAMeDISP|hex_7seg:H2
Digit[0] => Equal0.IN7
Digit[0] => Equal1.IN7
Digit[0] => Equal2.IN7
Digit[0] => Equal3.IN7
Digit[0] => Equal4.IN7
Digit[0] => Equal5.IN7
Digit[0] => Equal6.IN7
Digit[0] => Equal7.IN7
Digit[0] => Equal8.IN7
Digit[0] => Equal9.IN7
Digit[0] => Equal10.IN7
Digit[0] => Equal11.IN7
Digit[0] => Equal12.IN7
Digit[0] => Equal13.IN7
Digit[0] => Equal14.IN7
Digit[0] => Equal15.IN7
Digit[1] => Equal0.IN6
Digit[1] => Equal1.IN6
Digit[1] => Equal2.IN6
Digit[1] => Equal3.IN6
Digit[1] => Equal4.IN6
Digit[1] => Equal5.IN6
Digit[1] => Equal6.IN6
Digit[1] => Equal7.IN6
Digit[1] => Equal8.IN6
Digit[1] => Equal9.IN6
Digit[1] => Equal10.IN6
Digit[1] => Equal11.IN6
Digit[1] => Equal12.IN6
Digit[1] => Equal13.IN6
Digit[1] => Equal14.IN6
Digit[1] => Equal15.IN6
Digit[2] => Equal0.IN5
Digit[2] => Equal1.IN5
Digit[2] => Equal2.IN5
Digit[2] => Equal3.IN5
Digit[2] => Equal4.IN5
Digit[2] => Equal5.IN5
Digit[2] => Equal6.IN5
Digit[2] => Equal7.IN5
Digit[2] => Equal8.IN5
Digit[2] => Equal9.IN5
Digit[2] => Equal10.IN5
Digit[2] => Equal11.IN5
Digit[2] => Equal12.IN5
Digit[2] => Equal13.IN5
Digit[2] => Equal14.IN5
Digit[2] => Equal15.IN5
Digit[3] => Equal0.IN4
Digit[3] => Equal1.IN4
Digit[3] => Equal2.IN4
Digit[3] => Equal3.IN4
Digit[3] => Equal4.IN4
Digit[3] => Equal5.IN4
Digit[3] => Equal6.IN4
Digit[3] => Equal7.IN4
Digit[3] => Equal8.IN4
Digit[3] => Equal9.IN4
Digit[3] => Equal10.IN4
Digit[3] => Equal11.IN4
Digit[3] => Equal12.IN4
Digit[3] => Equal13.IN4
Digit[3] => Equal14.IN4
Digit[3] => Equal15.IN4
Display[0] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[1] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[2] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[3] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[4] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[5] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[6] <= Display.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|ramDisp:RAMeDISP|hex_7seg:H3
Digit[0] => Equal0.IN7
Digit[0] => Equal1.IN7
Digit[0] => Equal2.IN7
Digit[0] => Equal3.IN7
Digit[0] => Equal4.IN7
Digit[0] => Equal5.IN7
Digit[0] => Equal6.IN7
Digit[0] => Equal7.IN7
Digit[0] => Equal8.IN7
Digit[0] => Equal9.IN7
Digit[0] => Equal10.IN7
Digit[0] => Equal11.IN7
Digit[0] => Equal12.IN7
Digit[0] => Equal13.IN7
Digit[0] => Equal14.IN7
Digit[0] => Equal15.IN7
Digit[1] => Equal0.IN6
Digit[1] => Equal1.IN6
Digit[1] => Equal2.IN6
Digit[1] => Equal3.IN6
Digit[1] => Equal4.IN6
Digit[1] => Equal5.IN6
Digit[1] => Equal6.IN6
Digit[1] => Equal7.IN6
Digit[1] => Equal8.IN6
Digit[1] => Equal9.IN6
Digit[1] => Equal10.IN6
Digit[1] => Equal11.IN6
Digit[1] => Equal12.IN6
Digit[1] => Equal13.IN6
Digit[1] => Equal14.IN6
Digit[1] => Equal15.IN6
Digit[2] => Equal0.IN5
Digit[2] => Equal1.IN5
Digit[2] => Equal2.IN5
Digit[2] => Equal3.IN5
Digit[2] => Equal4.IN5
Digit[2] => Equal5.IN5
Digit[2] => Equal6.IN5
Digit[2] => Equal7.IN5
Digit[2] => Equal8.IN5
Digit[2] => Equal9.IN5
Digit[2] => Equal10.IN5
Digit[2] => Equal11.IN5
Digit[2] => Equal12.IN5
Digit[2] => Equal13.IN5
Digit[2] => Equal14.IN5
Digit[2] => Equal15.IN5
Digit[3] => Equal0.IN4
Digit[3] => Equal1.IN4
Digit[3] => Equal2.IN4
Digit[3] => Equal3.IN4
Digit[3] => Equal4.IN4
Digit[3] => Equal5.IN4
Digit[3] => Equal6.IN4
Digit[3] => Equal7.IN4
Digit[3] => Equal8.IN4
Digit[3] => Equal9.IN4
Digit[3] => Equal10.IN4
Digit[3] => Equal11.IN4
Digit[3] => Equal12.IN4
Digit[3] => Equal13.IN4
Digit[3] => Equal14.IN4
Digit[3] => Equal15.IN4
Display[0] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[1] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[2] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[3] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[4] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[5] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[6] <= Display.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|ramDisp:RAMeDISP|hex_7seg:H4
Digit[0] => Equal0.IN7
Digit[0] => Equal1.IN7
Digit[0] => Equal2.IN7
Digit[0] => Equal3.IN7
Digit[0] => Equal4.IN7
Digit[0] => Equal5.IN7
Digit[0] => Equal6.IN7
Digit[0] => Equal7.IN7
Digit[0] => Equal8.IN7
Digit[0] => Equal9.IN7
Digit[0] => Equal10.IN7
Digit[0] => Equal11.IN7
Digit[0] => Equal12.IN7
Digit[0] => Equal13.IN7
Digit[0] => Equal14.IN7
Digit[0] => Equal15.IN7
Digit[1] => Equal0.IN6
Digit[1] => Equal1.IN6
Digit[1] => Equal2.IN6
Digit[1] => Equal3.IN6
Digit[1] => Equal4.IN6
Digit[1] => Equal5.IN6
Digit[1] => Equal6.IN6
Digit[1] => Equal7.IN6
Digit[1] => Equal8.IN6
Digit[1] => Equal9.IN6
Digit[1] => Equal10.IN6
Digit[1] => Equal11.IN6
Digit[1] => Equal12.IN6
Digit[1] => Equal13.IN6
Digit[1] => Equal14.IN6
Digit[1] => Equal15.IN6
Digit[2] => Equal0.IN5
Digit[2] => Equal1.IN5
Digit[2] => Equal2.IN5
Digit[2] => Equal3.IN5
Digit[2] => Equal4.IN5
Digit[2] => Equal5.IN5
Digit[2] => Equal6.IN5
Digit[2] => Equal7.IN5
Digit[2] => Equal8.IN5
Digit[2] => Equal9.IN5
Digit[2] => Equal10.IN5
Digit[2] => Equal11.IN5
Digit[2] => Equal12.IN5
Digit[2] => Equal13.IN5
Digit[2] => Equal14.IN5
Digit[2] => Equal15.IN5
Digit[3] => Equal0.IN4
Digit[3] => Equal1.IN4
Digit[3] => Equal2.IN4
Digit[3] => Equal3.IN4
Digit[3] => Equal4.IN4
Digit[3] => Equal5.IN4
Digit[3] => Equal6.IN4
Digit[3] => Equal7.IN4
Digit[3] => Equal8.IN4
Digit[3] => Equal9.IN4
Digit[3] => Equal10.IN4
Digit[3] => Equal11.IN4
Digit[3] => Equal12.IN4
Digit[3] => Equal13.IN4
Digit[3] => Equal14.IN4
Digit[3] => Equal15.IN4
Display[0] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[1] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[2] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[3] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[4] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[5] <= Display.DB_MAX_OUTPUT_PORT_TYPE
Display[6] <= Display.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|Prime:PRIMEcomp
clk => ROM_PC_UC:pcall.clk
clk => ULARegs:ulaRg.clk
rst => ROM_PC_UC:pcall.rst
rst => ULARegs:ulaRg.rst
debug_reg[0] => ULARegs:ulaRg.debug_reg[0]
debug_reg[1] => ULARegs:ulaRg.debug_reg[1]
debug_reg[2] => ULARegs:ulaRg.debug_reg[2]
debug_reg[3] => ULARegs:ulaRg.debug_reg[3]
debug_reg[4] => ULARegs:ulaRg.debug_reg[4]
debug_val[0] <= ULARegs:ulaRg.debug_val[0]
debug_val[1] <= ULARegs:ulaRg.debug_val[1]
debug_val[2] <= ULARegs:ulaRg.debug_val[2]
debug_val[3] <= ULARegs:ulaRg.debug_val[3]
debug_val[4] <= ULARegs:ulaRg.debug_val[4]
debug_val[5] <= ULARegs:ulaRg.debug_val[5]
debug_val[6] <= ULARegs:ulaRg.debug_val[6]
debug_val[7] <= ULARegs:ulaRg.debug_val[7]
debug_val[8] <= ULARegs:ulaRg.debug_val[8]
debug_val[9] <= ULARegs:ulaRg.debug_val[9]
debug_val[10] <= ULARegs:ulaRg.debug_val[10]
debug_val[11] <= ULARegs:ulaRg.debug_val[11]
debug_val[12] <= ULARegs:ulaRg.debug_val[12]
debug_val[13] <= ULARegs:ulaRg.debug_val[13]
debug_val[14] <= ULARegs:ulaRg.debug_val[14]
debug_val[15] <= ULARegs:ulaRg.debug_val[15]


|MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall
clk => program_counter:pc.clk
clk => rom:r0m.clk
clk => un_controle:uctl.clk
rst => program_counter:pc.rst
rst => un_controle:uctl.rst
bnch_en => program_counter:pc.bnch_en
it_en => notit_en.IN1
FetDecEx[0] <= un_controle:uctl.FetDecEx[0]
FetDecEx[1] <= un_controle:uctl.FetDecEx[1]
instr_en[0] <= un_controle:uctl.instr_en[0]
instr_en[1] <= un_controle:uctl.instr_en[1]
instr_en[2] <= un_controle:uctl.instr_en[2]
instr_en[3] <= un_controle:uctl.instr_en[3]
instr_en[4] <= un_controle:uctl.instr_en[4]
instr_en[5] <= un_controle:uctl.instr_en[5]
instr_en[6] <= un_controle:uctl.instr_en[6]
instr_en[7] <= un_controle:uctl.instr_en[7]
instr_en[8] <= un_controle:uctl.instr_en[8]
instr_en[9] <= un_controle:uctl.instr_en[9]
instr_en[10] <= un_controle:uctl.instr_en[10]
instr_en[11] <= un_controle:uctl.instr_en[11]
instr[0] <= rom:r0m.instr[0]
instr[1] <= rom:r0m.instr[1]
instr[2] <= rom:r0m.instr[2]
instr[3] <= rom:r0m.instr[3]
instr[4] <= rom:r0m.instr[4]
instr[5] <= rom:r0m.instr[5]
instr[6] <= rom:r0m.instr[6]
instr[7] <= rom:r0m.instr[7]
instr[8] <= rom:r0m.instr[8]
instr[9] <= rom:r0m.instr[9]
instr[10] <= rom:r0m.instr[10]
instr[11] <= rom:r0m.instr[11]
instr[12] <= rom:r0m.instr[12]
instr[13] <= rom:r0m.instr[13]
instr[14] <= rom:r0m.instr[14]
instr[15] <= rom:r0m.instr[15]


|MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|program_counter:pc
clk => reg16bits:count.clk
rst => dt_in.OUTPUTSELECT
rst => dt_in.OUTPUTSELECT
rst => dt_in.OUTPUTSELECT
rst => dt_in.OUTPUTSELECT
rst => dt_in.OUTPUTSELECT
rst => dt_in.OUTPUTSELECT
rst => dt_in.OUTPUTSELECT
rst => dt_in.OUTPUTSELECT
rst => dt_in.OUTPUTSELECT
rst => dt_in.OUTPUTSELECT
rst => dt_in.OUTPUTSELECT
rst => dt_in.OUTPUTSELECT
rst => dt_in.OUTPUTSELECT
rst => dt_in.OUTPUTSELECT
rst => dt_in.OUTPUTSELECT
rst => dt_in.OUTPUTSELECT
rst => reg16bits:count.rst
wr_en => reg16bits:count.wr_en
jump => dt_in[15].OUTPUTSELECT
jump => dt_in[14].OUTPUTSELECT
jump => dt_in[13].OUTPUTSELECT
jump => dt_in[12].OUTPUTSELECT
jump => dt_in[11].OUTPUTSELECT
jump => dt_in[10].OUTPUTSELECT
jump => dt_in[9].OUTPUTSELECT
jump => dt_in[8].OUTPUTSELECT
jump => dt_in[7].OUTPUTSELECT
jump => dt_in[6].OUTPUTSELECT
jump => dt_in[5].OUTPUTSELECT
jump => dt_in[4].OUTPUTSELECT
jump => dt_in[3].OUTPUTSELECT
jump => dt_in[2].OUTPUTSELECT
jump => dt_in[1].OUTPUTSELECT
jump => dt_in[0].OUTPUTSELECT
bnch_en => dt_in.IN0
bnch_en => dt_in.IN0
notit_en => dt_in.OUTPUTSELECT
notit_en => dt_in.OUTPUTSELECT
notit_en => dt_in.OUTPUTSELECT
notit_en => dt_in.OUTPUTSELECT
notit_en => dt_in.OUTPUTSELECT
notit_en => dt_in.OUTPUTSELECT
notit_en => dt_in.OUTPUTSELECT
notit_en => dt_in.OUTPUTSELECT
notit_en => dt_in.OUTPUTSELECT
notit_en => dt_in.OUTPUTSELECT
notit_en => dt_in.OUTPUTSELECT
notit_en => dt_in.OUTPUTSELECT
notit_en => dt_in.OUTPUTSELECT
notit_en => dt_in.OUTPUTSELECT
notit_en => dt_in.OUTPUTSELECT
notit_en => dt_in.OUTPUTSELECT
pcImm[0] => dt_in[0].DATAB
pcImm[0] => Add4.IN8
pcImm[0] => bnch_ct[0].DATAA
pcImm[1] => dt_in[1].DATAB
pcImm[1] => Add4.IN7
pcImm[1] => bnch_ct[1].DATAA
pcImm[2] => dt_in[2].DATAB
pcImm[2] => Add4.IN6
pcImm[2] => bnch_ct[2].DATAA
pcImm[3] => dt_in[3].DATAB
pcImm[3] => Add4.IN5
pcImm[3] => bnch_ct[3].DATAA
pcImm[4] => dt_in.IN1
pcImm[4] => dt_in[4].DATAB
pcImm[4] => dt_in.IN1
pcImm[4] => bnch_ct[4].OUTPUTSELECT
pcImm[4] => bnch_ct[3].OUTPUTSELECT
pcImm[4] => bnch_ct[2].OUTPUTSELECT
pcImm[4] => bnch_ct[1].OUTPUTSELECT
pcImm[4] => bnch_ct[0].OUTPUTSELECT
pcImm[5] => dt_in[5].DATAB
pcImm[6] => dt_in[6].DATAB
pcImm[7] => dt_in[7].DATAB
pcImm[8] => dt_in[8].DATAB
pcImm[9] => dt_in[9].DATAB
pcImm[10] => dt_in[10].DATAB
pcImm[11] => dt_in[11].DATAB
pcImm[12] => dt_in[12].DATAB
pcImm[13] => dt_in[13].DATAB
pcImm[14] => dt_in[14].DATAB
pcImm[15] => dt_in[15].DATAB
pc_out[0] <= reg16bits:count.data_out[0]
pc_out[1] <= reg16bits:count.data_out[1]
pc_out[2] <= reg16bits:count.data_out[2]
pc_out[3] <= reg16bits:count.data_out[3]
pc_out[4] <= reg16bits:count.data_out[4]
pc_out[5] <= reg16bits:count.data_out[5]
pc_out[6] <= reg16bits:count.data_out[6]
pc_out[7] <= reg16bits:count.data_out[7]
pc_out[8] <= reg16bits:count.data_out[8]
pc_out[9] <= reg16bits:count.data_out[9]
pc_out[10] <= reg16bits:count.data_out[10]
pc_out[11] <= reg16bits:count.data_out[11]
pc_out[12] <= reg16bits:count.data_out[12]
pc_out[13] <= reg16bits:count.data_out[13]
pc_out[14] <= reg16bits:count.data_out[14]
pc_out[15] <= reg16bits:count.data_out[15]


|MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|program_counter:pc|reg16bits:count
clk => rgst[0].CLK
clk => rgst[1].CLK
clk => rgst[2].CLK
clk => rgst[3].CLK
clk => rgst[4].CLK
clk => rgst[5].CLK
clk => rgst[6].CLK
clk => rgst[7].CLK
clk => rgst[8].CLK
clk => rgst[9].CLK
clk => rgst[10].CLK
clk => rgst[11].CLK
clk => rgst[12].CLK
clk => rgst[13].CLK
clk => rgst[14].CLK
clk => rgst[15].CLK
rst => rgst[0].ACLR
rst => rgst[1].ACLR
rst => rgst[2].ACLR
rst => rgst[3].ACLR
rst => rgst[4].ACLR
rst => rgst[5].ACLR
rst => rgst[6].ACLR
rst => rgst[7].ACLR
rst => rgst[8].ACLR
rst => rgst[9].ACLR
rst => rgst[10].ACLR
rst => rgst[11].ACLR
rst => rgst[12].ACLR
rst => rgst[13].ACLR
rst => rgst[14].ACLR
rst => rgst[15].ACLR
wr_en => rgst[15].ENA
wr_en => rgst[14].ENA
wr_en => rgst[13].ENA
wr_en => rgst[12].ENA
wr_en => rgst[11].ENA
wr_en => rgst[10].ENA
wr_en => rgst[9].ENA
wr_en => rgst[8].ENA
wr_en => rgst[7].ENA
wr_en => rgst[6].ENA
wr_en => rgst[5].ENA
wr_en => rgst[4].ENA
wr_en => rgst[3].ENA
wr_en => rgst[2].ENA
wr_en => rgst[1].ENA
wr_en => rgst[0].ENA
data_in[0] => rgst[0].DATAIN
data_in[1] => rgst[1].DATAIN
data_in[2] => rgst[2].DATAIN
data_in[3] => rgst[3].DATAIN
data_in[4] => rgst[4].DATAIN
data_in[5] => rgst[5].DATAIN
data_in[6] => rgst[6].DATAIN
data_in[7] => rgst[7].DATAIN
data_in[8] => rgst[8].DATAIN
data_in[9] => rgst[9].DATAIN
data_in[10] => rgst[10].DATAIN
data_in[11] => rgst[11].DATAIN
data_in[12] => rgst[12].DATAIN
data_in[13] => rgst[13].DATAIN
data_in[14] => rgst[14].DATAIN
data_in[15] => rgst[15].DATAIN
data_out[0] <= rgst[0].DB_MAX_OUTPUT_PORT_TYPE
data_out[1] <= rgst[1].DB_MAX_OUTPUT_PORT_TYPE
data_out[2] <= rgst[2].DB_MAX_OUTPUT_PORT_TYPE
data_out[3] <= rgst[3].DB_MAX_OUTPUT_PORT_TYPE
data_out[4] <= rgst[4].DB_MAX_OUTPUT_PORT_TYPE
data_out[5] <= rgst[5].DB_MAX_OUTPUT_PORT_TYPE
data_out[6] <= rgst[6].DB_MAX_OUTPUT_PORT_TYPE
data_out[7] <= rgst[7].DB_MAX_OUTPUT_PORT_TYPE
data_out[8] <= rgst[8].DB_MAX_OUTPUT_PORT_TYPE
data_out[9] <= rgst[9].DB_MAX_OUTPUT_PORT_TYPE
data_out[10] <= rgst[10].DB_MAX_OUTPUT_PORT_TYPE
data_out[11] <= rgst[11].DB_MAX_OUTPUT_PORT_TYPE
data_out[12] <= rgst[12].DB_MAX_OUTPUT_PORT_TYPE
data_out[13] <= rgst[13].DB_MAX_OUTPUT_PORT_TYPE
data_out[14] <= rgst[14].DB_MAX_OUTPUT_PORT_TYPE
data_out[15] <= rgst[15].DB_MAX_OUTPUT_PORT_TYPE


|MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|rom:r0m
clk => instr[0]~reg0.CLK
clk => instr[1]~reg0.CLK
clk => instr[2]~reg0.CLK
clk => instr[3]~reg0.CLK
clk => instr[4]~reg0.CLK
clk => instr[5]~reg0.CLK
clk => instr[6]~reg0.CLK
clk => instr[7]~reg0.CLK
clk => instr[8]~reg0.CLK
clk => instr[9]~reg0.CLK
clk => instr[10]~reg0.CLK
clk => instr[11]~reg0.CLK
clk => instr[12]~reg0.CLK
clk => instr[13]~reg0.CLK
clk => instr[14]~reg0.CLK
clk => instr[15]~reg0.CLK
endereco[0] => Mux0.IN134
endereco[0] => Mux1.IN134
endereco[0] => Mux2.IN134
endereco[0] => Mux3.IN134
endereco[0] => Mux4.IN134
endereco[0] => Mux5.IN134
endereco[0] => Mux6.IN134
endereco[0] => Mux7.IN134
endereco[0] => Mux8.IN134
endereco[0] => Mux9.IN134
endereco[0] => Mux10.IN134
endereco[0] => Mux11.IN134
endereco[0] => Mux12.IN134
endereco[0] => Mux13.IN134
endereco[0] => Mux14.IN134
endereco[1] => Mux0.IN133
endereco[1] => Mux1.IN133
endereco[1] => Mux2.IN133
endereco[1] => Mux3.IN133
endereco[1] => Mux4.IN133
endereco[1] => Mux5.IN133
endereco[1] => Mux6.IN133
endereco[1] => Mux7.IN133
endereco[1] => Mux8.IN133
endereco[1] => Mux9.IN133
endereco[1] => Mux10.IN133
endereco[1] => Mux11.IN133
endereco[1] => Mux12.IN133
endereco[1] => Mux13.IN133
endereco[1] => Mux14.IN133
endereco[2] => Mux0.IN132
endereco[2] => Mux1.IN132
endereco[2] => Mux2.IN132
endereco[2] => Mux3.IN132
endereco[2] => Mux4.IN132
endereco[2] => Mux5.IN132
endereco[2] => Mux6.IN132
endereco[2] => Mux7.IN132
endereco[2] => Mux8.IN132
endereco[2] => Mux9.IN132
endereco[2] => Mux10.IN132
endereco[2] => Mux11.IN132
endereco[2] => Mux12.IN132
endereco[2] => Mux13.IN132
endereco[2] => Mux14.IN132
endereco[3] => Mux0.IN131
endereco[3] => Mux1.IN131
endereco[3] => Mux2.IN131
endereco[3] => Mux3.IN131
endereco[3] => Mux4.IN131
endereco[3] => Mux5.IN131
endereco[3] => Mux6.IN131
endereco[3] => Mux7.IN131
endereco[3] => Mux8.IN131
endereco[3] => Mux9.IN131
endereco[3] => Mux10.IN131
endereco[3] => Mux11.IN131
endereco[3] => Mux12.IN131
endereco[3] => Mux13.IN131
endereco[3] => Mux14.IN131
endereco[4] => Mux0.IN130
endereco[4] => Mux1.IN130
endereco[4] => Mux2.IN130
endereco[4] => Mux3.IN130
endereco[4] => Mux4.IN130
endereco[4] => Mux5.IN130
endereco[4] => Mux6.IN130
endereco[4] => Mux7.IN130
endereco[4] => Mux8.IN130
endereco[4] => Mux9.IN130
endereco[4] => Mux10.IN130
endereco[4] => Mux11.IN130
endereco[4] => Mux12.IN130
endereco[4] => Mux13.IN130
endereco[4] => Mux14.IN130
endereco[5] => Mux0.IN129
endereco[5] => Mux1.IN129
endereco[5] => Mux2.IN129
endereco[5] => Mux3.IN129
endereco[5] => Mux4.IN129
endereco[5] => Mux5.IN129
endereco[5] => Mux6.IN129
endereco[5] => Mux7.IN129
endereco[5] => Mux8.IN129
endereco[5] => Mux9.IN129
endereco[5] => Mux10.IN129
endereco[5] => Mux11.IN129
endereco[5] => Mux12.IN129
endereco[5] => Mux13.IN129
endereco[5] => Mux14.IN129
endereco[6] => Mux0.IN128
endereco[6] => Mux1.IN128
endereco[6] => Mux2.IN128
endereco[6] => Mux3.IN128
endereco[6] => Mux4.IN128
endereco[6] => Mux5.IN128
endereco[6] => Mux6.IN128
endereco[6] => Mux7.IN128
endereco[6] => Mux8.IN128
endereco[6] => Mux9.IN128
endereco[6] => Mux10.IN128
endereco[6] => Mux11.IN128
endereco[6] => Mux12.IN128
endereco[6] => Mux13.IN128
endereco[6] => Mux14.IN128
endereco[7] => ~NO_FANOUT~
endereco[8] => ~NO_FANOUT~
endereco[9] => ~NO_FANOUT~
endereco[10] => ~NO_FANOUT~
endereco[11] => ~NO_FANOUT~
endereco[12] => ~NO_FANOUT~
endereco[13] => ~NO_FANOUT~
endereco[14] => ~NO_FANOUT~
endereco[15] => ~NO_FANOUT~
instr[0] <= instr[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
instr[1] <= instr[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
instr[2] <= instr[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
instr[3] <= instr[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
instr[4] <= instr[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
instr[5] <= instr[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
instr[6] <= instr[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
instr[7] <= instr[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
instr[8] <= instr[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
instr[9] <= instr[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
instr[10] <= instr[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
instr[11] <= instr[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
instr[12] <= instr[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
instr[13] <= instr[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
instr[14] <= instr[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
instr[15] <= instr[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl
clk => maq_estados:mq.clk
rst => maq_estados:mq.rst
instr[0] => ~NO_FANOUT~
instr[1] => ~NO_FANOUT~
instr[2] => ~NO_FANOUT~
instr[3] => ~NO_FANOUT~
instr[4] => ~NO_FANOUT~
instr[5] => opcode[0].DATAA
instr[6] => opcode[1].DATAA
instr[7] => opcode[2].DATAA
instr[8] => opcode[3].DATAA
instr[8] => Equal0.IN2
instr[9] => opcode[4].DATAA
instr[9] => Equal0.IN1
instr[10] => opcode[5].DATAA
instr[10] => Equal0.IN0
instr[11] => ~NO_FANOUT~
instr[12] => ~NO_FANOUT~
instr[13] => ~NO_FANOUT~
instr[14] => ~NO_FANOUT~
instr[15] => ~NO_FANOUT~
instr_en[0] <= un_atom:add.instr_en
instr_en[1] <= un_atom:sub.instr_en
instr_en[2] <= un_atom:div.instr_en
instr_en[3] <= un_atom:jmp.instr_en
instr_en[4] <= un_atom:addi.instr_en
instr_en[5] <= un_atom:subi.instr_en
instr_en[6] <= un_atom:mov.instr_en
instr_en[7] <= un_atom:divi.instr_en
instr_en[8] <= un_atom:mul.instr_en
instr_en[9] <= un_atom:bne.instr_en
instr_en[10] <= un_atom:beq.instr_en
instr_en[11] <= un_atom:it.instr_en
FetDecEx[0] <= maq_estados:mq.state[0]
FetDecEx[1] <= maq_estados:mq.state[1]


|MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|maq_estados:mq
clk => state_s[0].CLK
clk => state_s[1].CLK
clk => state[0]~reg0.CLK
clk => state[1]~reg0.CLK
rst => state[0]~reg0.ACLR
rst => state[1]~reg0.ACLR
rst => state_s[0].ENA
rst => state_s[1].ENA
state[0] <= state[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
state[1] <= state[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|un_atom:add
op_rom[0] => Equal0.IN5
op_rom[1] => Equal0.IN4
op_rom[2] => Equal0.IN3
op_rom[3] => Equal0.IN2
op_rom[4] => Equal0.IN1
op_rom[5] => Equal0.IN0
opcode[0] => Equal0.IN11
opcode[1] => Equal0.IN10
opcode[2] => Equal0.IN9
opcode[3] => Equal0.IN8
opcode[4] => Equal0.IN7
opcode[5] => Equal0.IN6
FetDecEx[0] => Equal1.IN0
FetDecEx[0] => Equal2.IN1
FetDecEx[0] => Equal3.IN1
FetDecEx[1] => Equal1.IN1
FetDecEx[1] => Equal2.IN0
FetDecEx[1] => Equal3.IN0
instr_en <= instr_en.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[0] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[1] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|un_atom:sub
op_rom[0] => Equal0.IN5
op_rom[1] => Equal0.IN4
op_rom[2] => Equal0.IN3
op_rom[3] => Equal0.IN2
op_rom[4] => Equal0.IN1
op_rom[5] => Equal0.IN0
opcode[0] => Equal0.IN11
opcode[1] => Equal0.IN10
opcode[2] => Equal0.IN9
opcode[3] => Equal0.IN8
opcode[4] => Equal0.IN7
opcode[5] => Equal0.IN6
FetDecEx[0] => Equal1.IN0
FetDecEx[0] => Equal2.IN1
FetDecEx[0] => Equal3.IN1
FetDecEx[1] => Equal1.IN1
FetDecEx[1] => Equal2.IN0
FetDecEx[1] => Equal3.IN0
instr_en <= instr_en.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[0] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[1] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|un_atom:div
op_rom[0] => Equal0.IN5
op_rom[1] => Equal0.IN4
op_rom[2] => Equal0.IN3
op_rom[3] => Equal0.IN2
op_rom[4] => Equal0.IN1
op_rom[5] => Equal0.IN0
opcode[0] => Equal0.IN11
opcode[1] => Equal0.IN10
opcode[2] => Equal0.IN9
opcode[3] => Equal0.IN8
opcode[4] => Equal0.IN7
opcode[5] => Equal0.IN6
FetDecEx[0] => Equal1.IN0
FetDecEx[0] => Equal2.IN1
FetDecEx[0] => Equal3.IN1
FetDecEx[1] => Equal1.IN1
FetDecEx[1] => Equal2.IN0
FetDecEx[1] => Equal3.IN0
instr_en <= instr_en.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[0] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[1] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|un_atom:jmp
op_rom[0] => Equal0.IN5
op_rom[1] => Equal0.IN4
op_rom[2] => Equal0.IN3
op_rom[3] => Equal0.IN2
op_rom[4] => Equal0.IN1
op_rom[5] => Equal0.IN0
opcode[0] => Equal0.IN11
opcode[1] => Equal0.IN10
opcode[2] => Equal0.IN9
opcode[3] => Equal0.IN8
opcode[4] => Equal0.IN7
opcode[5] => Equal0.IN6
FetDecEx[0] => Equal1.IN0
FetDecEx[0] => Equal2.IN1
FetDecEx[0] => Equal3.IN1
FetDecEx[1] => Equal1.IN1
FetDecEx[1] => Equal2.IN0
FetDecEx[1] => Equal3.IN0
instr_en <= instr_en.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[0] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[1] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|un_atom:addi
op_rom[0] => Equal0.IN5
op_rom[1] => Equal0.IN4
op_rom[2] => Equal0.IN3
op_rom[3] => Equal0.IN2
op_rom[4] => Equal0.IN1
op_rom[5] => Equal0.IN0
opcode[0] => Equal0.IN11
opcode[1] => Equal0.IN10
opcode[2] => Equal0.IN9
opcode[3] => Equal0.IN8
opcode[4] => Equal0.IN7
opcode[5] => Equal0.IN6
FetDecEx[0] => Equal1.IN0
FetDecEx[0] => Equal2.IN1
FetDecEx[0] => Equal3.IN1
FetDecEx[1] => Equal1.IN1
FetDecEx[1] => Equal2.IN0
FetDecEx[1] => Equal3.IN0
instr_en <= instr_en.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[0] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[1] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|un_atom:subi
op_rom[0] => Equal0.IN5
op_rom[1] => Equal0.IN4
op_rom[2] => Equal0.IN3
op_rom[3] => Equal0.IN2
op_rom[4] => Equal0.IN1
op_rom[5] => Equal0.IN0
opcode[0] => Equal0.IN11
opcode[1] => Equal0.IN10
opcode[2] => Equal0.IN9
opcode[3] => Equal0.IN8
opcode[4] => Equal0.IN7
opcode[5] => Equal0.IN6
FetDecEx[0] => Equal1.IN0
FetDecEx[0] => Equal2.IN1
FetDecEx[0] => Equal3.IN1
FetDecEx[1] => Equal1.IN1
FetDecEx[1] => Equal2.IN0
FetDecEx[1] => Equal3.IN0
instr_en <= instr_en.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[0] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[1] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|un_atom:mov
op_rom[0] => Equal0.IN5
op_rom[1] => Equal0.IN4
op_rom[2] => Equal0.IN3
op_rom[3] => Equal0.IN2
op_rom[4] => Equal0.IN1
op_rom[5] => Equal0.IN0
opcode[0] => Equal0.IN11
opcode[1] => Equal0.IN10
opcode[2] => Equal0.IN9
opcode[3] => Equal0.IN8
opcode[4] => Equal0.IN7
opcode[5] => Equal0.IN6
FetDecEx[0] => Equal1.IN0
FetDecEx[0] => Equal2.IN1
FetDecEx[0] => Equal3.IN1
FetDecEx[1] => Equal1.IN1
FetDecEx[1] => Equal2.IN0
FetDecEx[1] => Equal3.IN0
instr_en <= instr_en.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[0] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[1] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|un_atom:divi
op_rom[0] => Equal0.IN5
op_rom[1] => Equal0.IN4
op_rom[2] => Equal0.IN3
op_rom[3] => Equal0.IN2
op_rom[4] => Equal0.IN1
op_rom[5] => Equal0.IN0
opcode[0] => Equal0.IN11
opcode[1] => Equal0.IN10
opcode[2] => Equal0.IN9
opcode[3] => Equal0.IN8
opcode[4] => Equal0.IN7
opcode[5] => Equal0.IN6
FetDecEx[0] => Equal1.IN0
FetDecEx[0] => Equal2.IN1
FetDecEx[0] => Equal3.IN1
FetDecEx[1] => Equal1.IN1
FetDecEx[1] => Equal2.IN0
FetDecEx[1] => Equal3.IN0
instr_en <= instr_en.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[0] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[1] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|un_atom:mul
op_rom[0] => Equal0.IN5
op_rom[1] => Equal0.IN4
op_rom[2] => Equal0.IN3
op_rom[3] => Equal0.IN2
op_rom[4] => Equal0.IN1
op_rom[5] => Equal0.IN0
opcode[0] => Equal0.IN11
opcode[1] => Equal0.IN10
opcode[2] => Equal0.IN9
opcode[3] => Equal0.IN8
opcode[4] => Equal0.IN7
opcode[5] => Equal0.IN6
FetDecEx[0] => Equal1.IN0
FetDecEx[0] => Equal2.IN1
FetDecEx[0] => Equal3.IN1
FetDecEx[1] => Equal1.IN1
FetDecEx[1] => Equal2.IN0
FetDecEx[1] => Equal3.IN0
instr_en <= instr_en.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[0] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[1] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|un_atom:bne
op_rom[0] => Equal0.IN5
op_rom[1] => Equal0.IN4
op_rom[2] => Equal0.IN3
op_rom[3] => Equal0.IN2
op_rom[4] => Equal0.IN1
op_rom[5] => Equal0.IN0
opcode[0] => Equal0.IN11
opcode[1] => Equal0.IN10
opcode[2] => Equal0.IN9
opcode[3] => Equal0.IN8
opcode[4] => Equal0.IN7
opcode[5] => Equal0.IN6
FetDecEx[0] => Equal1.IN0
FetDecEx[0] => Equal2.IN1
FetDecEx[0] => Equal3.IN1
FetDecEx[1] => Equal1.IN1
FetDecEx[1] => Equal2.IN0
FetDecEx[1] => Equal3.IN0
instr_en <= instr_en.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[0] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[1] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|un_atom:beq
op_rom[0] => Equal0.IN5
op_rom[1] => Equal0.IN4
op_rom[2] => Equal0.IN3
op_rom[3] => Equal0.IN2
op_rom[4] => Equal0.IN1
op_rom[5] => Equal0.IN0
opcode[0] => Equal0.IN11
opcode[1] => Equal0.IN10
opcode[2] => Equal0.IN9
opcode[3] => Equal0.IN8
opcode[4] => Equal0.IN7
opcode[5] => Equal0.IN6
FetDecEx[0] => Equal1.IN0
FetDecEx[0] => Equal2.IN1
FetDecEx[0] => Equal3.IN1
FetDecEx[1] => Equal1.IN1
FetDecEx[1] => Equal2.IN0
FetDecEx[1] => Equal3.IN0
instr_en <= instr_en.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[0] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[1] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|un_atom:it
op_rom[0] => Equal0.IN5
op_rom[1] => Equal0.IN4
op_rom[2] => Equal0.IN3
op_rom[3] => Equal0.IN2
op_rom[4] => Equal0.IN1
op_rom[5] => Equal0.IN0
opcode[0] => Equal0.IN11
opcode[1] => Equal0.IN10
opcode[2] => Equal0.IN9
opcode[3] => Equal0.IN8
opcode[4] => Equal0.IN7
opcode[5] => Equal0.IN6
FetDecEx[0] => Equal1.IN0
FetDecEx[0] => Equal2.IN1
FetDecEx[0] => Equal3.IN1
FetDecEx[1] => Equal1.IN1
FetDecEx[1] => Equal2.IN0
FetDecEx[1] => Equal3.IN0
instr_en <= instr_en.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[0] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE
instr_sel[1] <= instr_sel.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|Prime:PRIMEcomp|ULARegs:ulaRg
clk => RegFile:Bank.clk
rst => RegFile:Bank.rst
wr_en => RegFile:Bank.wr_en
IorR => in_B.OUTPUTSELECT
IorR => in_B.OUTPUTSELECT
IorR => in_B.OUTPUTSELECT
IorR => in_B.OUTPUTSELECT
IorR => in_B.OUTPUTSELECT
IorR => in_B.OUTPUTSELECT
IorR => in_B.OUTPUTSELECT
IorR => in_B.OUTPUTSELECT
IorR => in_B.OUTPUTSELECT
IorR => in_B.OUTPUTSELECT
IorR => in_B.OUTPUTSELECT
IorR => in_B.OUTPUTSELECT
IorR => in_B.OUTPUTSELECT
IorR => in_B.OUTPUTSELECT
IorR => in_B.OUTPUTSELECT
IorR => in_B.OUTPUTSELECT
IorR => in_B[15].OUTPUTSELECT
IorR => in_B[14].OUTPUTSELECT
IorR => in_B[13].OUTPUTSELECT
IorR => in_B[12].OUTPUTSELECT
IorR => in_B[11].OUTPUTSELECT
IorR => in_B[10].OUTPUTSELECT
IorR => in_B[9].OUTPUTSELECT
IorR => in_B[8].OUTPUTSELECT
IorR => in_B[7].OUTPUTSELECT
IorR => in_B[6].OUTPUTSELECT
IorR => in_B[5].OUTPUTSELECT
IorR => in_B[4].OUTPUTSELECT
IorR => in_B[3].OUTPUTSELECT
IorR => in_B[2].OUTPUTSELECT
IorR => in_B[1].OUTPUTSELECT
IorR => in_B[0].OUTPUTSELECT
FetDecEx[0] => ULA:ULA0.FetDecEx[0]
FetDecEx[1] => ULA:ULA0.FetDecEx[1]
A1[0] => RegFile:Bank.A1[0]
A1[1] => RegFile:Bank.A1[1]
A1[2] => RegFile:Bank.A1[2]
A1[3] => RegFile:Bank.A1[3]
A1[4] => RegFile:Bank.A1[4]
A2[0] => RegFile:Bank.A2[0]
A2[1] => RegFile:Bank.A2[1]
A2[2] => RegFile:Bank.A2[2]
A2[3] => RegFile:Bank.A2[3]
A2[4] => RegFile:Bank.A2[4]
A3[0] => RegFile:Bank.A3[0]
A3[1] => RegFile:Bank.A3[1]
A3[2] => RegFile:Bank.A3[2]
A3[3] => RegFile:Bank.A3[3]
A3[4] => RegFile:Bank.A3[4]
op[0] => ULA:ULA0.op[0]
op[1] => ULA:ULA0.op[1]
op[2] => ULA:ULA0.op[2]
op[3] => ULA:ULA0.op[3]
op[4] => ULA:ULA0.op[4]
op[5] => ULA:ULA0.op[5]
Cext[0] => in_B.DATAB
Cext[1] => in_B.DATAB
Cext[2] => in_B.DATAB
Cext[3] => in_B.DATAB
Cext[4] => in_B.DATAB
Cext[5] => in_B.DATAB
Cext[6] => in_B.DATAB
Cext[7] => in_B.DATAB
Cext[8] => in_B.DATAB
Cext[9] => in_B.DATAB
Cext[10] => in_B.DATAB
Cext[11] => in_B.DATAB
Cext[12] => in_B.DATAB
Cext[13] => in_B.DATAB
Cext[14] => in_B.DATAB
Cext[15] => in_B.DATAB
debug_reg[0] => RegFile:Bank.debug_reg[0]
debug_reg[1] => RegFile:Bank.debug_reg[1]
debug_reg[2] => RegFile:Bank.debug_reg[2]
debug_reg[3] => RegFile:Bank.debug_reg[3]
debug_reg[4] => RegFile:Bank.debug_reg[4]
debug_val[0] <= RegFile:Bank.debug_val[0]
debug_val[1] <= RegFile:Bank.debug_val[1]
debug_val[2] <= RegFile:Bank.debug_val[2]
debug_val[3] <= RegFile:Bank.debug_val[3]
debug_val[4] <= RegFile:Bank.debug_val[4]
debug_val[5] <= RegFile:Bank.debug_val[5]
debug_val[6] <= RegFile:Bank.debug_val[6]
debug_val[7] <= RegFile:Bank.debug_val[7]
debug_val[8] <= RegFile:Bank.debug_val[8]
debug_val[9] <= RegFile:Bank.debug_val[9]
debug_val[10] <= RegFile:Bank.debug_val[10]
debug_val[11] <= RegFile:Bank.debug_val[11]
debug_val[12] <= RegFile:Bank.debug_val[12]
debug_val[13] <= RegFile:Bank.debug_val[13]
debug_val[14] <= RegFile:Bank.debug_val[14]
debug_val[15] <= RegFile:Bank.debug_val[15]
flgZ <= ULA:ULA0.zero
flgLT <= ULA:ULA0.LT


|MikroP|Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank
clk => conteudo_ram[31][0].CLK
clk => conteudo_ram[31][1].CLK
clk => conteudo_ram[31][2].CLK
clk => conteudo_ram[31][3].CLK
clk => conteudo_ram[31][4].CLK
clk => conteudo_ram[31][5].CLK
clk => conteudo_ram[31][6].CLK
clk => conteudo_ram[31][7].CLK
clk => conteudo_ram[31][8].CLK
clk => conteudo_ram[31][9].CLK
clk => conteudo_ram[31][10].CLK
clk => conteudo_ram[31][11].CLK
clk => conteudo_ram[31][12].CLK
clk => conteudo_ram[31][13].CLK
clk => conteudo_ram[31][14].CLK
clk => conteudo_ram[31][15].CLK
clk => conteudo_ram[30][0].CLK
clk => conteudo_ram[30][1].CLK
clk => conteudo_ram[30][2].CLK
clk => conteudo_ram[30][3].CLK
clk => conteudo_ram[30][4].CLK
clk => conteudo_ram[30][5].CLK
clk => conteudo_ram[30][6].CLK
clk => conteudo_ram[30][7].CLK
clk => conteudo_ram[30][8].CLK
clk => conteudo_ram[30][9].CLK
clk => conteudo_ram[30][10].CLK
clk => conteudo_ram[30][11].CLK
clk => conteudo_ram[30][12].CLK
clk => conteudo_ram[30][13].CLK
clk => conteudo_ram[30][14].CLK
clk => conteudo_ram[30][15].CLK
clk => conteudo_ram[29][0].CLK
clk => conteudo_ram[29][1].CLK
clk => conteudo_ram[29][2].CLK
clk => conteudo_ram[29][3].CLK
clk => conteudo_ram[29][4].CLK
clk => conteudo_ram[29][5].CLK
clk => conteudo_ram[29][6].CLK
clk => conteudo_ram[29][7].CLK
clk => conteudo_ram[29][8].CLK
clk => conteudo_ram[29][9].CLK
clk => conteudo_ram[29][10].CLK
clk => conteudo_ram[29][11].CLK
clk => conteudo_ram[29][12].CLK
clk => conteudo_ram[29][13].CLK
clk => conteudo_ram[29][14].CLK
clk => conteudo_ram[29][15].CLK
clk => conteudo_ram[28][0].CLK
clk => conteudo_ram[28][1].CLK
clk => conteudo_ram[28][2].CLK
clk => conteudo_ram[28][3].CLK
clk => conteudo_ram[28][4].CLK
clk => conteudo_ram[28][5].CLK
clk => conteudo_ram[28][6].CLK
clk => conteudo_ram[28][7].CLK
clk => conteudo_ram[28][8].CLK
clk => conteudo_ram[28][9].CLK
clk => conteudo_ram[28][10].CLK
clk => conteudo_ram[28][11].CLK
clk => conteudo_ram[28][12].CLK
clk => conteudo_ram[28][13].CLK
clk => conteudo_ram[28][14].CLK
clk => conteudo_ram[28][15].CLK
clk => conteudo_ram[27][0].CLK
clk => conteudo_ram[27][1].CLK
clk => conteudo_ram[27][2].CLK
clk => conteudo_ram[27][3].CLK
clk => conteudo_ram[27][4].CLK
clk => conteudo_ram[27][5].CLK
clk => conteudo_ram[27][6].CLK
clk => conteudo_ram[27][7].CLK
clk => conteudo_ram[27][8].CLK
clk => conteudo_ram[27][9].CLK
clk => conteudo_ram[27][10].CLK
clk => conteudo_ram[27][11].CLK
clk => conteudo_ram[27][12].CLK
clk => conteudo_ram[27][13].CLK
clk => conteudo_ram[27][14].CLK
clk => conteudo_ram[27][15].CLK
clk => conteudo_ram[26][0].CLK
clk => conteudo_ram[26][1].CLK
clk => conteudo_ram[26][2].CLK
clk => conteudo_ram[26][3].CLK
clk => conteudo_ram[26][4].CLK
clk => conteudo_ram[26][5].CLK
clk => conteudo_ram[26][6].CLK
clk => conteudo_ram[26][7].CLK
clk => conteudo_ram[26][8].CLK
clk => conteudo_ram[26][9].CLK
clk => conteudo_ram[26][10].CLK
clk => conteudo_ram[26][11].CLK
clk => conteudo_ram[26][12].CLK
clk => conteudo_ram[26][13].CLK
clk => conteudo_ram[26][14].CLK
clk => conteudo_ram[26][15].CLK
clk => conteudo_ram[25][0].CLK
clk => conteudo_ram[25][1].CLK
clk => conteudo_ram[25][2].CLK
clk => conteudo_ram[25][3].CLK
clk => conteudo_ram[25][4].CLK
clk => conteudo_ram[25][5].CLK
clk => conteudo_ram[25][6].CLK
clk => conteudo_ram[25][7].CLK
clk => conteudo_ram[25][8].CLK
clk => conteudo_ram[25][9].CLK
clk => conteudo_ram[25][10].CLK
clk => conteudo_ram[25][11].CLK
clk => conteudo_ram[25][12].CLK
clk => conteudo_ram[25][13].CLK
clk => conteudo_ram[25][14].CLK
clk => conteudo_ram[25][15].CLK
clk => conteudo_ram[24][0].CLK
clk => conteudo_ram[24][1].CLK
clk => conteudo_ram[24][2].CLK
clk => conteudo_ram[24][3].CLK
clk => conteudo_ram[24][4].CLK
clk => conteudo_ram[24][5].CLK
clk => conteudo_ram[24][6].CLK
clk => conteudo_ram[24][7].CLK
clk => conteudo_ram[24][8].CLK
clk => conteudo_ram[24][9].CLK
clk => conteudo_ram[24][10].CLK
clk => conteudo_ram[24][11].CLK
clk => conteudo_ram[24][12].CLK
clk => conteudo_ram[24][13].CLK
clk => conteudo_ram[24][14].CLK
clk => conteudo_ram[24][15].CLK
clk => conteudo_ram[23][0].CLK
clk => conteudo_ram[23][1].CLK
clk => conteudo_ram[23][2].CLK
clk => conteudo_ram[23][3].CLK
clk => conteudo_ram[23][4].CLK
clk => conteudo_ram[23][5].CLK
clk => conteudo_ram[23][6].CLK
clk => conteudo_ram[23][7].CLK
clk => conteudo_ram[23][8].CLK
clk => conteudo_ram[23][9].CLK
clk => conteudo_ram[23][10].CLK
clk => conteudo_ram[23][11].CLK
clk => conteudo_ram[23][12].CLK
clk => conteudo_ram[23][13].CLK
clk => conteudo_ram[23][14].CLK
clk => conteudo_ram[23][15].CLK
clk => conteudo_ram[22][0].CLK
clk => conteudo_ram[22][1].CLK
clk => conteudo_ram[22][2].CLK
clk => conteudo_ram[22][3].CLK
clk => conteudo_ram[22][4].CLK
clk => conteudo_ram[22][5].CLK
clk => conteudo_ram[22][6].CLK
clk => conteudo_ram[22][7].CLK
clk => conteudo_ram[22][8].CLK
clk => conteudo_ram[22][9].CLK
clk => conteudo_ram[22][10].CLK
clk => conteudo_ram[22][11].CLK
clk => conteudo_ram[22][12].CLK
clk => conteudo_ram[22][13].CLK
clk => conteudo_ram[22][14].CLK
clk => conteudo_ram[22][15].CLK
clk => conteudo_ram[21][0].CLK
clk => conteudo_ram[21][1].CLK
clk => conteudo_ram[21][2].CLK
clk => conteudo_ram[21][3].CLK
clk => conteudo_ram[21][4].CLK
clk => conteudo_ram[21][5].CLK
clk => conteudo_ram[21][6].CLK
clk => conteudo_ram[21][7].CLK
clk => conteudo_ram[21][8].CLK
clk => conteudo_ram[21][9].CLK
clk => conteudo_ram[21][10].CLK
clk => conteudo_ram[21][11].CLK
clk => conteudo_ram[21][12].CLK
clk => conteudo_ram[21][13].CLK
clk => conteudo_ram[21][14].CLK
clk => conteudo_ram[21][15].CLK
clk => conteudo_ram[20][0].CLK
clk => conteudo_ram[20][1].CLK
clk => conteudo_ram[20][2].CLK
clk => conteudo_ram[20][3].CLK
clk => conteudo_ram[20][4].CLK
clk => conteudo_ram[20][5].CLK
clk => conteudo_ram[20][6].CLK
clk => conteudo_ram[20][7].CLK
clk => conteudo_ram[20][8].CLK
clk => conteudo_ram[20][9].CLK
clk => conteudo_ram[20][10].CLK
clk => conteudo_ram[20][11].CLK
clk => conteudo_ram[20][12].CLK
clk => conteudo_ram[20][13].CLK
clk => conteudo_ram[20][14].CLK
clk => conteudo_ram[20][15].CLK
clk => conteudo_ram[19][0].CLK
clk => conteudo_ram[19][1].CLK
clk => conteudo_ram[19][2].CLK
clk => conteudo_ram[19][3].CLK
clk => conteudo_ram[19][4].CLK
clk => conteudo_ram[19][5].CLK
clk => conteudo_ram[19][6].CLK
clk => conteudo_ram[19][7].CLK
clk => conteudo_ram[19][8].CLK
clk => conteudo_ram[19][9].CLK
clk => conteudo_ram[19][10].CLK
clk => conteudo_ram[19][11].CLK
clk => conteudo_ram[19][12].CLK
clk => conteudo_ram[19][13].CLK
clk => conteudo_ram[19][14].CLK
clk => conteudo_ram[19][15].CLK
clk => conteudo_ram[18][0].CLK
clk => conteudo_ram[18][1].CLK
clk => conteudo_ram[18][2].CLK
clk => conteudo_ram[18][3].CLK
clk => conteudo_ram[18][4].CLK
clk => conteudo_ram[18][5].CLK
clk => conteudo_ram[18][6].CLK
clk => conteudo_ram[18][7].CLK
clk => conteudo_ram[18][8].CLK
clk => conteudo_ram[18][9].CLK
clk => conteudo_ram[18][10].CLK
clk => conteudo_ram[18][11].CLK
clk => conteudo_ram[18][12].CLK
clk => conteudo_ram[18][13].CLK
clk => conteudo_ram[18][14].CLK
clk => conteudo_ram[18][15].CLK
clk => conteudo_ram[17][0].CLK
clk => conteudo_ram[17][1].CLK
clk => conteudo_ram[17][2].CLK
clk => conteudo_ram[17][3].CLK
clk => conteudo_ram[17][4].CLK
clk => conteudo_ram[17][5].CLK
clk => conteudo_ram[17][6].CLK
clk => conteudo_ram[17][7].CLK
clk => conteudo_ram[17][8].CLK
clk => conteudo_ram[17][9].CLK
clk => conteudo_ram[17][10].CLK
clk => conteudo_ram[17][11].CLK
clk => conteudo_ram[17][12].CLK
clk => conteudo_ram[17][13].CLK
clk => conteudo_ram[17][14].CLK
clk => conteudo_ram[17][15].CLK
clk => conteudo_ram[16][0].CLK
clk => conteudo_ram[16][1].CLK
clk => conteudo_ram[16][2].CLK
clk => conteudo_ram[16][3].CLK
clk => conteudo_ram[16][4].CLK
clk => conteudo_ram[16][5].CLK
clk => conteudo_ram[16][6].CLK
clk => conteudo_ram[16][7].CLK
clk => conteudo_ram[16][8].CLK
clk => conteudo_ram[16][9].CLK
clk => conteudo_ram[16][10].CLK
clk => conteudo_ram[16][11].CLK
clk => conteudo_ram[16][12].CLK
clk => conteudo_ram[16][13].CLK
clk => conteudo_ram[16][14].CLK
clk => conteudo_ram[16][15].CLK
clk => conteudo_ram[15][0].CLK
clk => conteudo_ram[15][1].CLK
clk => conteudo_ram[15][2].CLK
clk => conteudo_ram[15][3].CLK
clk => conteudo_ram[15][4].CLK
clk => conteudo_ram[15][5].CLK
clk => conteudo_ram[15][6].CLK
clk => conteudo_ram[15][7].CLK
clk => conteudo_ram[15][8].CLK
clk => conteudo_ram[15][9].CLK
clk => conteudo_ram[15][10].CLK
clk => conteudo_ram[15][11].CLK
clk => conteudo_ram[15][12].CLK
clk => conteudo_ram[15][13].CLK
clk => conteudo_ram[15][14].CLK
clk => conteudo_ram[15][15].CLK
clk => conteudo_ram[14][0].CLK
clk => conteudo_ram[14][1].CLK
clk => conteudo_ram[14][2].CLK
clk => conteudo_ram[14][3].CLK
clk => conteudo_ram[14][4].CLK
clk => conteudo_ram[14][5].CLK
clk => conteudo_ram[14][6].CLK
clk => conteudo_ram[14][7].CLK
clk => conteudo_ram[14][8].CLK
clk => conteudo_ram[14][9].CLK
clk => conteudo_ram[14][10].CLK
clk => conteudo_ram[14][11].CLK
clk => conteudo_ram[14][12].CLK
clk => conteudo_ram[14][13].CLK
clk => conteudo_ram[14][14].CLK
clk => conteudo_ram[14][15].CLK
clk => conteudo_ram[13][0].CLK
clk => conteudo_ram[13][1].CLK
clk => conteudo_ram[13][2].CLK
clk => conteudo_ram[13][3].CLK
clk => conteudo_ram[13][4].CLK
clk => conteudo_ram[13][5].CLK
clk => conteudo_ram[13][6].CLK
clk => conteudo_ram[13][7].CLK
clk => conteudo_ram[13][8].CLK
clk => conteudo_ram[13][9].CLK
clk => conteudo_ram[13][10].CLK
clk => conteudo_ram[13][11].CLK
clk => conteudo_ram[13][12].CLK
clk => conteudo_ram[13][13].CLK
clk => conteudo_ram[13][14].CLK
clk => conteudo_ram[13][15].CLK
clk => conteudo_ram[12][0].CLK
clk => conteudo_ram[12][1].CLK
clk => conteudo_ram[12][2].CLK
clk => conteudo_ram[12][3].CLK
clk => conteudo_ram[12][4].CLK
clk => conteudo_ram[12][5].CLK
clk => conteudo_ram[12][6].CLK
clk => conteudo_ram[12][7].CLK
clk => conteudo_ram[12][8].CLK
clk => conteudo_ram[12][9].CLK
clk => conteudo_ram[12][10].CLK
clk => conteudo_ram[12][11].CLK
clk => conteudo_ram[12][12].CLK
clk => conteudo_ram[12][13].CLK
clk => conteudo_ram[12][14].CLK
clk => conteudo_ram[12][15].CLK
clk => conteudo_ram[11][0].CLK
clk => conteudo_ram[11][1].CLK
clk => conteudo_ram[11][2].CLK
clk => conteudo_ram[11][3].CLK
clk => conteudo_ram[11][4].CLK
clk => conteudo_ram[11][5].CLK
clk => conteudo_ram[11][6].CLK
clk => conteudo_ram[11][7].CLK
clk => conteudo_ram[11][8].CLK
clk => conteudo_ram[11][9].CLK
clk => conteudo_ram[11][10].CLK
clk => conteudo_ram[11][11].CLK
clk => conteudo_ram[11][12].CLK
clk => conteudo_ram[11][13].CLK
clk => conteudo_ram[11][14].CLK
clk => conteudo_ram[11][15].CLK
clk => conteudo_ram[10][0].CLK
clk => conteudo_ram[10][1].CLK
clk => conteudo_ram[10][2].CLK
clk => conteudo_ram[10][3].CLK
clk => conteudo_ram[10][4].CLK
clk => conteudo_ram[10][5].CLK
clk => conteudo_ram[10][6].CLK
clk => conteudo_ram[10][7].CLK
clk => conteudo_ram[10][8].CLK
clk => conteudo_ram[10][9].CLK
clk => conteudo_ram[10][10].CLK
clk => conteudo_ram[10][11].CLK
clk => conteudo_ram[10][12].CLK
clk => conteudo_ram[10][13].CLK
clk => conteudo_ram[10][14].CLK
clk => conteudo_ram[10][15].CLK
clk => conteudo_ram[9][0].CLK
clk => conteudo_ram[9][1].CLK
clk => conteudo_ram[9][2].CLK
clk => conteudo_ram[9][3].CLK
clk => conteudo_ram[9][4].CLK
clk => conteudo_ram[9][5].CLK
clk => conteudo_ram[9][6].CLK
clk => conteudo_ram[9][7].CLK
clk => conteudo_ram[9][8].CLK
clk => conteudo_ram[9][9].CLK
clk => conteudo_ram[9][10].CLK
clk => conteudo_ram[9][11].CLK
clk => conteudo_ram[9][12].CLK
clk => conteudo_ram[9][13].CLK
clk => conteudo_ram[9][14].CLK
clk => conteudo_ram[9][15].CLK
clk => conteudo_ram[8][0].CLK
clk => conteudo_ram[8][1].CLK
clk => conteudo_ram[8][2].CLK
clk => conteudo_ram[8][3].CLK
clk => conteudo_ram[8][4].CLK
clk => conteudo_ram[8][5].CLK
clk => conteudo_ram[8][6].CLK
clk => conteudo_ram[8][7].CLK
clk => conteudo_ram[8][8].CLK
clk => conteudo_ram[8][9].CLK
clk => conteudo_ram[8][10].CLK
clk => conteudo_ram[8][11].CLK
clk => conteudo_ram[8][12].CLK
clk => conteudo_ram[8][13].CLK
clk => conteudo_ram[8][14].CLK
clk => conteudo_ram[8][15].CLK
clk => conteudo_ram[7][0].CLK
clk => conteudo_ram[7][1].CLK
clk => conteudo_ram[7][2].CLK
clk => conteudo_ram[7][3].CLK
clk => conteudo_ram[7][4].CLK
clk => conteudo_ram[7][5].CLK
clk => conteudo_ram[7][6].CLK
clk => conteudo_ram[7][7].CLK
clk => conteudo_ram[7][8].CLK
clk => conteudo_ram[7][9].CLK
clk => conteudo_ram[7][10].CLK
clk => conteudo_ram[7][11].CLK
clk => conteudo_ram[7][12].CLK
clk => conteudo_ram[7][13].CLK
clk => conteudo_ram[7][14].CLK
clk => conteudo_ram[7][15].CLK
clk => conteudo_ram[6][0].CLK
clk => conteudo_ram[6][1].CLK
clk => conteudo_ram[6][2].CLK
clk => conteudo_ram[6][3].CLK
clk => conteudo_ram[6][4].CLK
clk => conteudo_ram[6][5].CLK
clk => conteudo_ram[6][6].CLK
clk => conteudo_ram[6][7].CLK
clk => conteudo_ram[6][8].CLK
clk => conteudo_ram[6][9].CLK
clk => conteudo_ram[6][10].CLK
clk => conteudo_ram[6][11].CLK
clk => conteudo_ram[6][12].CLK
clk => conteudo_ram[6][13].CLK
clk => conteudo_ram[6][14].CLK
clk => conteudo_ram[6][15].CLK
clk => conteudo_ram[5][0].CLK
clk => conteudo_ram[5][1].CLK
clk => conteudo_ram[5][2].CLK
clk => conteudo_ram[5][3].CLK
clk => conteudo_ram[5][4].CLK
clk => conteudo_ram[5][5].CLK
clk => conteudo_ram[5][6].CLK
clk => conteudo_ram[5][7].CLK
clk => conteudo_ram[5][8].CLK
clk => conteudo_ram[5][9].CLK
clk => conteudo_ram[5][10].CLK
clk => conteudo_ram[5][11].CLK
clk => conteudo_ram[5][12].CLK
clk => conteudo_ram[5][13].CLK
clk => conteudo_ram[5][14].CLK
clk => conteudo_ram[5][15].CLK
clk => conteudo_ram[4][0].CLK
clk => conteudo_ram[4][1].CLK
clk => conteudo_ram[4][2].CLK
clk => conteudo_ram[4][3].CLK
clk => conteudo_ram[4][4].CLK
clk => conteudo_ram[4][5].CLK
clk => conteudo_ram[4][6].CLK
clk => conteudo_ram[4][7].CLK
clk => conteudo_ram[4][8].CLK
clk => conteudo_ram[4][9].CLK
clk => conteudo_ram[4][10].CLK
clk => conteudo_ram[4][11].CLK
clk => conteudo_ram[4][12].CLK
clk => conteudo_ram[4][13].CLK
clk => conteudo_ram[4][14].CLK
clk => conteudo_ram[4][15].CLK
clk => conteudo_ram[3][0].CLK
clk => conteudo_ram[3][1].CLK
clk => conteudo_ram[3][2].CLK
clk => conteudo_ram[3][3].CLK
clk => conteudo_ram[3][4].CLK
clk => conteudo_ram[3][5].CLK
clk => conteudo_ram[3][6].CLK
clk => conteudo_ram[3][7].CLK
clk => conteudo_ram[3][8].CLK
clk => conteudo_ram[3][9].CLK
clk => conteudo_ram[3][10].CLK
clk => conteudo_ram[3][11].CLK
clk => conteudo_ram[3][12].CLK
clk => conteudo_ram[3][13].CLK
clk => conteudo_ram[3][14].CLK
clk => conteudo_ram[3][15].CLK
clk => conteudo_ram[2][0].CLK
clk => conteudo_ram[2][1].CLK
clk => conteudo_ram[2][2].CLK
clk => conteudo_ram[2][3].CLK
clk => conteudo_ram[2][4].CLK
clk => conteudo_ram[2][5].CLK
clk => conteudo_ram[2][6].CLK
clk => conteudo_ram[2][7].CLK
clk => conteudo_ram[2][8].CLK
clk => conteudo_ram[2][9].CLK
clk => conteudo_ram[2][10].CLK
clk => conteudo_ram[2][11].CLK
clk => conteudo_ram[2][12].CLK
clk => conteudo_ram[2][13].CLK
clk => conteudo_ram[2][14].CLK
clk => conteudo_ram[2][15].CLK
clk => conteudo_ram[1][0].CLK
clk => conteudo_ram[1][1].CLK
clk => conteudo_ram[1][2].CLK
clk => conteudo_ram[1][3].CLK
clk => conteudo_ram[1][4].CLK
clk => conteudo_ram[1][5].CLK
clk => conteudo_ram[1][6].CLK
clk => conteudo_ram[1][7].CLK
clk => conteudo_ram[1][8].CLK
clk => conteudo_ram[1][9].CLK
clk => conteudo_ram[1][10].CLK
clk => conteudo_ram[1][11].CLK
clk => conteudo_ram[1][12].CLK
clk => conteudo_ram[1][13].CLK
clk => conteudo_ram[1][14].CLK
clk => conteudo_ram[1][15].CLK
clk => conteudo_ram[0][0].CLK
clk => conteudo_ram[0][1].CLK
clk => conteudo_ram[0][2].CLK
clk => conteudo_ram[0][3].CLK
clk => conteudo_ram[0][4].CLK
clk => conteudo_ram[0][5].CLK
clk => conteudo_ram[0][6].CLK
clk => conteudo_ram[0][7].CLK
clk => conteudo_ram[0][8].CLK
clk => conteudo_ram[0][9].CLK
clk => conteudo_ram[0][10].CLK
clk => conteudo_ram[0][11].CLK
clk => conteudo_ram[0][12].CLK
clk => conteudo_ram[0][13].CLK
clk => conteudo_ram[0][14].CLK
clk => conteudo_ram[0][15].CLK
rst => conteudo_ram[31][0].ACLR
rst => conteudo_ram[31][1].ACLR
rst => conteudo_ram[31][2].ACLR
rst => conteudo_ram[31][3].ACLR
rst => conteudo_ram[31][4].ACLR
rst => conteudo_ram[31][5].ACLR
rst => conteudo_ram[31][6].ACLR
rst => conteudo_ram[31][7].ACLR
rst => conteudo_ram[31][8].ACLR
rst => conteudo_ram[31][9].ACLR
rst => conteudo_ram[31][10].ACLR
rst => conteudo_ram[31][11].ACLR
rst => conteudo_ram[31][12].ACLR
rst => conteudo_ram[31][13].ACLR
rst => conteudo_ram[31][14].ACLR
rst => conteudo_ram[31][15].ACLR
rst => conteudo_ram[30][0].ACLR
rst => conteudo_ram[30][1].ACLR
rst => conteudo_ram[30][2].ACLR
rst => conteudo_ram[30][3].ACLR
rst => conteudo_ram[30][4].ACLR
rst => conteudo_ram[30][5].ACLR
rst => conteudo_ram[30][6].ACLR
rst => conteudo_ram[30][7].ACLR
rst => conteudo_ram[30][8].ACLR
rst => conteudo_ram[30][9].ACLR
rst => conteudo_ram[30][10].ACLR
rst => conteudo_ram[30][11].ACLR
rst => conteudo_ram[30][12].ACLR
rst => conteudo_ram[30][13].ACLR
rst => conteudo_ram[30][14].ACLR
rst => conteudo_ram[30][15].ACLR
rst => conteudo_ram[29][0].ACLR
rst => conteudo_ram[29][1].ACLR
rst => conteudo_ram[29][2].ACLR
rst => conteudo_ram[29][3].ACLR
rst => conteudo_ram[29][4].ACLR
rst => conteudo_ram[29][5].ACLR
rst => conteudo_ram[29][6].ACLR
rst => conteudo_ram[29][7].ACLR
rst => conteudo_ram[29][8].ACLR
rst => conteudo_ram[29][9].ACLR
rst => conteudo_ram[29][10].ACLR
rst => conteudo_ram[29][11].ACLR
rst => conteudo_ram[29][12].ACLR
rst => conteudo_ram[29][13].ACLR
rst => conteudo_ram[29][14].ACLR
rst => conteudo_ram[29][15].ACLR
rst => conteudo_ram[28][0].ACLR
rst => conteudo_ram[28][1].ACLR
rst => conteudo_ram[28][2].ACLR
rst => conteudo_ram[28][3].ACLR
rst => conteudo_ram[28][4].ACLR
rst => conteudo_ram[28][5].ACLR
rst => conteudo_ram[28][6].ACLR
rst => conteudo_ram[28][7].ACLR
rst => conteudo_ram[28][8].ACLR
rst => conteudo_ram[28][9].ACLR
rst => conteudo_ram[28][10].ACLR
rst => conteudo_ram[28][11].ACLR
rst => conteudo_ram[28][12].ACLR
rst => conteudo_ram[28][13].ACLR
rst => conteudo_ram[28][14].ACLR
rst => conteudo_ram[28][15].ACLR
rst => conteudo_ram[27][0].ACLR
rst => conteudo_ram[27][1].ACLR
rst => conteudo_ram[27][2].ACLR
rst => conteudo_ram[27][3].ACLR
rst => conteudo_ram[27][4].ACLR
rst => conteudo_ram[27][5].ACLR
rst => conteudo_ram[27][6].ACLR
rst => conteudo_ram[27][7].ACLR
rst => conteudo_ram[27][8].ACLR
rst => conteudo_ram[27][9].ACLR
rst => conteudo_ram[27][10].ACLR
rst => conteudo_ram[27][11].ACLR
rst => conteudo_ram[27][12].ACLR
rst => conteudo_ram[27][13].ACLR
rst => conteudo_ram[27][14].ACLR
rst => conteudo_ram[27][15].ACLR
rst => conteudo_ram[26][0].ACLR
rst => conteudo_ram[26][1].ACLR
rst => conteudo_ram[26][2].ACLR
rst => conteudo_ram[26][3].ACLR
rst => conteudo_ram[26][4].ACLR
rst => conteudo_ram[26][5].ACLR
rst => conteudo_ram[26][6].ACLR
rst => conteudo_ram[26][7].ACLR
rst => conteudo_ram[26][8].ACLR
rst => conteudo_ram[26][9].ACLR
rst => conteudo_ram[26][10].ACLR
rst => conteudo_ram[26][11].ACLR
rst => conteudo_ram[26][12].ACLR
rst => conteudo_ram[26][13].ACLR
rst => conteudo_ram[26][14].ACLR
rst => conteudo_ram[26][15].ACLR
rst => conteudo_ram[25][0].ACLR
rst => conteudo_ram[25][1].ACLR
rst => conteudo_ram[25][2].ACLR
rst => conteudo_ram[25][3].ACLR
rst => conteudo_ram[25][4].ACLR
rst => conteudo_ram[25][5].ACLR
rst => conteudo_ram[25][6].ACLR
rst => conteudo_ram[25][7].ACLR
rst => conteudo_ram[25][8].ACLR
rst => conteudo_ram[25][9].ACLR
rst => conteudo_ram[25][10].ACLR
rst => conteudo_ram[25][11].ACLR
rst => conteudo_ram[25][12].ACLR
rst => conteudo_ram[25][13].ACLR
rst => conteudo_ram[25][14].ACLR
rst => conteudo_ram[25][15].ACLR
rst => conteudo_ram[24][0].ACLR
rst => conteudo_ram[24][1].ACLR
rst => conteudo_ram[24][2].ACLR
rst => conteudo_ram[24][3].ACLR
rst => conteudo_ram[24][4].ACLR
rst => conteudo_ram[24][5].ACLR
rst => conteudo_ram[24][6].ACLR
rst => conteudo_ram[24][7].ACLR
rst => conteudo_ram[24][8].ACLR
rst => conteudo_ram[24][9].ACLR
rst => conteudo_ram[24][10].ACLR
rst => conteudo_ram[24][11].ACLR
rst => conteudo_ram[24][12].ACLR
rst => conteudo_ram[24][13].ACLR
rst => conteudo_ram[24][14].ACLR
rst => conteudo_ram[24][15].ACLR
rst => conteudo_ram[23][0].ACLR
rst => conteudo_ram[23][1].ACLR
rst => conteudo_ram[23][2].ACLR
rst => conteudo_ram[23][3].ACLR
rst => conteudo_ram[23][4].ACLR
rst => conteudo_ram[23][5].ACLR
rst => conteudo_ram[23][6].ACLR
rst => conteudo_ram[23][7].ACLR
rst => conteudo_ram[23][8].ACLR
rst => conteudo_ram[23][9].ACLR
rst => conteudo_ram[23][10].ACLR
rst => conteudo_ram[23][11].ACLR
rst => conteudo_ram[23][12].ACLR
rst => conteudo_ram[23][13].ACLR
rst => conteudo_ram[23][14].ACLR
rst => conteudo_ram[23][15].ACLR
rst => conteudo_ram[22][0].ACLR
rst => conteudo_ram[22][1].ACLR
rst => conteudo_ram[22][2].ACLR
rst => conteudo_ram[22][3].ACLR
rst => conteudo_ram[22][4].ACLR
rst => conteudo_ram[22][5].ACLR
rst => conteudo_ram[22][6].ACLR
rst => conteudo_ram[22][7].ACLR
rst => conteudo_ram[22][8].ACLR
rst => conteudo_ram[22][9].ACLR
rst => conteudo_ram[22][10].ACLR
rst => conteudo_ram[22][11].ACLR
rst => conteudo_ram[22][12].ACLR
rst => conteudo_ram[22][13].ACLR
rst => conteudo_ram[22][14].ACLR
rst => conteudo_ram[22][15].ACLR
rst => conteudo_ram[21][0].ACLR
rst => conteudo_ram[21][1].ACLR
rst => conteudo_ram[21][2].ACLR
rst => conteudo_ram[21][3].ACLR
rst => conteudo_ram[21][4].ACLR
rst => conteudo_ram[21][5].ACLR
rst => conteudo_ram[21][6].ACLR
rst => conteudo_ram[21][7].ACLR
rst => conteudo_ram[21][8].ACLR
rst => conteudo_ram[21][9].ACLR
rst => conteudo_ram[21][10].ACLR
rst => conteudo_ram[21][11].ACLR
rst => conteudo_ram[21][12].ACLR
rst => conteudo_ram[21][13].ACLR
rst => conteudo_ram[21][14].ACLR
rst => conteudo_ram[21][15].ACLR
rst => conteudo_ram[20][0].ACLR
rst => conteudo_ram[20][1].ACLR
rst => conteudo_ram[20][2].ACLR
rst => conteudo_ram[20][3].ACLR
rst => conteudo_ram[20][4].ACLR
rst => conteudo_ram[20][5].ACLR
rst => conteudo_ram[20][6].ACLR
rst => conteudo_ram[20][7].ACLR
rst => conteudo_ram[20][8].ACLR
rst => conteudo_ram[20][9].ACLR
rst => conteudo_ram[20][10].ACLR
rst => conteudo_ram[20][11].ACLR
rst => conteudo_ram[20][12].ACLR
rst => conteudo_ram[20][13].ACLR
rst => conteudo_ram[20][14].ACLR
rst => conteudo_ram[20][15].ACLR
rst => conteudo_ram[19][0].ACLR
rst => conteudo_ram[19][1].ACLR
rst => conteudo_ram[19][2].ACLR
rst => conteudo_ram[19][3].ACLR
rst => conteudo_ram[19][4].ACLR
rst => conteudo_ram[19][5].ACLR
rst => conteudo_ram[19][6].ACLR
rst => conteudo_ram[19][7].ACLR
rst => conteudo_ram[19][8].ACLR
rst => conteudo_ram[19][9].ACLR
rst => conteudo_ram[19][10].ACLR
rst => conteudo_ram[19][11].ACLR
rst => conteudo_ram[19][12].ACLR
rst => conteudo_ram[19][13].ACLR
rst => conteudo_ram[19][14].ACLR
rst => conteudo_ram[19][15].ACLR
rst => conteudo_ram[18][0].ACLR
rst => conteudo_ram[18][1].ACLR
rst => conteudo_ram[18][2].ACLR
rst => conteudo_ram[18][3].ACLR
rst => conteudo_ram[18][4].ACLR
rst => conteudo_ram[18][5].ACLR
rst => conteudo_ram[18][6].ACLR
rst => conteudo_ram[18][7].ACLR
rst => conteudo_ram[18][8].ACLR
rst => conteudo_ram[18][9].ACLR
rst => conteudo_ram[18][10].ACLR
rst => conteudo_ram[18][11].ACLR
rst => conteudo_ram[18][12].ACLR
rst => conteudo_ram[18][13].ACLR
rst => conteudo_ram[18][14].ACLR
rst => conteudo_ram[18][15].ACLR
rst => conteudo_ram[17][0].ACLR
rst => conteudo_ram[17][1].ACLR
rst => conteudo_ram[17][2].ACLR
rst => conteudo_ram[17][3].ACLR
rst => conteudo_ram[17][4].ACLR
rst => conteudo_ram[17][5].ACLR
rst => conteudo_ram[17][6].ACLR
rst => conteudo_ram[17][7].ACLR
rst => conteudo_ram[17][8].ACLR
rst => conteudo_ram[17][9].ACLR
rst => conteudo_ram[17][10].ACLR
rst => conteudo_ram[17][11].ACLR
rst => conteudo_ram[17][12].ACLR
rst => conteudo_ram[17][13].ACLR
rst => conteudo_ram[17][14].ACLR
rst => conteudo_ram[17][15].ACLR
rst => conteudo_ram[16][0].ACLR
rst => conteudo_ram[16][1].ACLR
rst => conteudo_ram[16][2].ACLR
rst => conteudo_ram[16][3].ACLR
rst => conteudo_ram[16][4].ACLR
rst => conteudo_ram[16][5].ACLR
rst => conteudo_ram[16][6].ACLR
rst => conteudo_ram[16][7].ACLR
rst => conteudo_ram[16][8].ACLR
rst => conteudo_ram[16][9].ACLR
rst => conteudo_ram[16][10].ACLR
rst => conteudo_ram[16][11].ACLR
rst => conteudo_ram[16][12].ACLR
rst => conteudo_ram[16][13].ACLR
rst => conteudo_ram[16][14].ACLR
rst => conteudo_ram[16][15].ACLR
rst => conteudo_ram[15][0].ACLR
rst => conteudo_ram[15][1].ACLR
rst => conteudo_ram[15][2].ACLR
rst => conteudo_ram[15][3].ACLR
rst => conteudo_ram[15][4].ACLR
rst => conteudo_ram[15][5].ACLR
rst => conteudo_ram[15][6].ACLR
rst => conteudo_ram[15][7].ACLR
rst => conteudo_ram[15][8].ACLR
rst => conteudo_ram[15][9].ACLR
rst => conteudo_ram[15][10].ACLR
rst => conteudo_ram[15][11].ACLR
rst => conteudo_ram[15][12].ACLR
rst => conteudo_ram[15][13].ACLR
rst => conteudo_ram[15][14].ACLR
rst => conteudo_ram[15][15].ACLR
rst => conteudo_ram[14][0].ACLR
rst => conteudo_ram[14][1].ACLR
rst => conteudo_ram[14][2].ACLR
rst => conteudo_ram[14][3].ACLR
rst => conteudo_ram[14][4].ACLR
rst => conteudo_ram[14][5].ACLR
rst => conteudo_ram[14][6].ACLR
rst => conteudo_ram[14][7].ACLR
rst => conteudo_ram[14][8].ACLR
rst => conteudo_ram[14][9].ACLR
rst => conteudo_ram[14][10].ACLR
rst => conteudo_ram[14][11].ACLR
rst => conteudo_ram[14][12].ACLR
rst => conteudo_ram[14][13].ACLR
rst => conteudo_ram[14][14].ACLR
rst => conteudo_ram[14][15].ACLR
rst => conteudo_ram[13][0].ACLR
rst => conteudo_ram[13][1].ACLR
rst => conteudo_ram[13][2].ACLR
rst => conteudo_ram[13][3].ACLR
rst => conteudo_ram[13][4].ACLR
rst => conteudo_ram[13][5].ACLR
rst => conteudo_ram[13][6].ACLR
rst => conteudo_ram[13][7].ACLR
rst => conteudo_ram[13][8].ACLR
rst => conteudo_ram[13][9].ACLR
rst => conteudo_ram[13][10].ACLR
rst => conteudo_ram[13][11].ACLR
rst => conteudo_ram[13][12].ACLR
rst => conteudo_ram[13][13].ACLR
rst => conteudo_ram[13][14].ACLR
rst => conteudo_ram[13][15].ACLR
rst => conteudo_ram[12][0].ACLR
rst => conteudo_ram[12][1].ACLR
rst => conteudo_ram[12][2].ACLR
rst => conteudo_ram[12][3].ACLR
rst => conteudo_ram[12][4].ACLR
rst => conteudo_ram[12][5].ACLR
rst => conteudo_ram[12][6].ACLR
rst => conteudo_ram[12][7].ACLR
rst => conteudo_ram[12][8].ACLR
rst => conteudo_ram[12][9].ACLR
rst => conteudo_ram[12][10].ACLR
rst => conteudo_ram[12][11].ACLR
rst => conteudo_ram[12][12].ACLR
rst => conteudo_ram[12][13].ACLR
rst => conteudo_ram[12][14].ACLR
rst => conteudo_ram[12][15].ACLR
rst => conteudo_ram[11][0].ACLR
rst => conteudo_ram[11][1].ACLR
rst => conteudo_ram[11][2].ACLR
rst => conteudo_ram[11][3].ACLR
rst => conteudo_ram[11][4].ACLR
rst => conteudo_ram[11][5].ACLR
rst => conteudo_ram[11][6].ACLR
rst => conteudo_ram[11][7].ACLR
rst => conteudo_ram[11][8].ACLR
rst => conteudo_ram[11][9].ACLR
rst => conteudo_ram[11][10].ACLR
rst => conteudo_ram[11][11].ACLR
rst => conteudo_ram[11][12].ACLR
rst => conteudo_ram[11][13].ACLR
rst => conteudo_ram[11][14].ACLR
rst => conteudo_ram[11][15].ACLR
rst => conteudo_ram[10][0].ACLR
rst => conteudo_ram[10][1].ACLR
rst => conteudo_ram[10][2].ACLR
rst => conteudo_ram[10][3].ACLR
rst => conteudo_ram[10][4].ACLR
rst => conteudo_ram[10][5].ACLR
rst => conteudo_ram[10][6].ACLR
rst => conteudo_ram[10][7].ACLR
rst => conteudo_ram[10][8].ACLR
rst => conteudo_ram[10][9].ACLR
rst => conteudo_ram[10][10].ACLR
rst => conteudo_ram[10][11].ACLR
rst => conteudo_ram[10][12].ACLR
rst => conteudo_ram[10][13].ACLR
rst => conteudo_ram[10][14].ACLR
rst => conteudo_ram[10][15].ACLR
rst => conteudo_ram[9][0].ACLR
rst => conteudo_ram[9][1].ACLR
rst => conteudo_ram[9][2].ACLR
rst => conteudo_ram[9][3].ACLR
rst => conteudo_ram[9][4].ACLR
rst => conteudo_ram[9][5].ACLR
rst => conteudo_ram[9][6].ACLR
rst => conteudo_ram[9][7].ACLR
rst => conteudo_ram[9][8].ACLR
rst => conteudo_ram[9][9].ACLR
rst => conteudo_ram[9][10].ACLR
rst => conteudo_ram[9][11].ACLR
rst => conteudo_ram[9][12].ACLR
rst => conteudo_ram[9][13].ACLR
rst => conteudo_ram[9][14].ACLR
rst => conteudo_ram[9][15].ACLR
rst => conteudo_ram[8][0].ACLR
rst => conteudo_ram[8][1].ACLR
rst => conteudo_ram[8][2].ACLR
rst => conteudo_ram[8][3].ACLR
rst => conteudo_ram[8][4].ACLR
rst => conteudo_ram[8][5].ACLR
rst => conteudo_ram[8][6].ACLR
rst => conteudo_ram[8][7].ACLR
rst => conteudo_ram[8][8].ACLR
rst => conteudo_ram[8][9].ACLR
rst => conteudo_ram[8][10].ACLR
rst => conteudo_ram[8][11].ACLR
rst => conteudo_ram[8][12].ACLR
rst => conteudo_ram[8][13].ACLR
rst => conteudo_ram[8][14].ACLR
rst => conteudo_ram[8][15].ACLR
rst => conteudo_ram[7][0].ACLR
rst => conteudo_ram[7][1].ACLR
rst => conteudo_ram[7][2].ACLR
rst => conteudo_ram[7][3].ACLR
rst => conteudo_ram[7][4].ACLR
rst => conteudo_ram[7][5].ACLR
rst => conteudo_ram[7][6].ACLR
rst => conteudo_ram[7][7].ACLR
rst => conteudo_ram[7][8].ACLR
rst => conteudo_ram[7][9].ACLR
rst => conteudo_ram[7][10].ACLR
rst => conteudo_ram[7][11].ACLR
rst => conteudo_ram[7][12].ACLR
rst => conteudo_ram[7][13].ACLR
rst => conteudo_ram[7][14].ACLR
rst => conteudo_ram[7][15].ACLR
rst => conteudo_ram[6][0].ACLR
rst => conteudo_ram[6][1].ACLR
rst => conteudo_ram[6][2].ACLR
rst => conteudo_ram[6][3].ACLR
rst => conteudo_ram[6][4].ACLR
rst => conteudo_ram[6][5].ACLR
rst => conteudo_ram[6][6].ACLR
rst => conteudo_ram[6][7].ACLR
rst => conteudo_ram[6][8].ACLR
rst => conteudo_ram[6][9].ACLR
rst => conteudo_ram[6][10].ACLR
rst => conteudo_ram[6][11].ACLR
rst => conteudo_ram[6][12].ACLR
rst => conteudo_ram[6][13].ACLR
rst => conteudo_ram[6][14].ACLR
rst => conteudo_ram[6][15].ACLR
rst => conteudo_ram[5][0].ACLR
rst => conteudo_ram[5][1].ACLR
rst => conteudo_ram[5][2].ACLR
rst => conteudo_ram[5][3].ACLR
rst => conteudo_ram[5][4].ACLR
rst => conteudo_ram[5][5].ACLR
rst => conteudo_ram[5][6].ACLR
rst => conteudo_ram[5][7].ACLR
rst => conteudo_ram[5][8].ACLR
rst => conteudo_ram[5][9].ACLR
rst => conteudo_ram[5][10].ACLR
rst => conteudo_ram[5][11].ACLR
rst => conteudo_ram[5][12].ACLR
rst => conteudo_ram[5][13].ACLR
rst => conteudo_ram[5][14].ACLR
rst => conteudo_ram[5][15].ACLR
rst => conteudo_ram[4][0].ACLR
rst => conteudo_ram[4][1].ACLR
rst => conteudo_ram[4][2].ACLR
rst => conteudo_ram[4][3].ACLR
rst => conteudo_ram[4][4].ACLR
rst => conteudo_ram[4][5].ACLR
rst => conteudo_ram[4][6].ACLR
rst => conteudo_ram[4][7].ACLR
rst => conteudo_ram[4][8].ACLR
rst => conteudo_ram[4][9].ACLR
rst => conteudo_ram[4][10].ACLR
rst => conteudo_ram[4][11].ACLR
rst => conteudo_ram[4][12].ACLR
rst => conteudo_ram[4][13].ACLR
rst => conteudo_ram[4][14].ACLR
rst => conteudo_ram[4][15].ACLR
rst => conteudo_ram[3][0].ACLR
rst => conteudo_ram[3][1].ACLR
rst => conteudo_ram[3][2].ACLR
rst => conteudo_ram[3][3].ACLR
rst => conteudo_ram[3][4].ACLR
rst => conteudo_ram[3][5].ACLR
rst => conteudo_ram[3][6].ACLR
rst => conteudo_ram[3][7].ACLR
rst => conteudo_ram[3][8].ACLR
rst => conteudo_ram[3][9].ACLR
rst => conteudo_ram[3][10].ACLR
rst => conteudo_ram[3][11].ACLR
rst => conteudo_ram[3][12].ACLR
rst => conteudo_ram[3][13].ACLR
rst => conteudo_ram[3][14].ACLR
rst => conteudo_ram[3][15].ACLR
rst => conteudo_ram[2][0].PRESET
rst => conteudo_ram[2][1].ACLR
rst => conteudo_ram[2][2].ACLR
rst => conteudo_ram[2][3].ACLR
rst => conteudo_ram[2][4].PRESET
rst => conteudo_ram[2][5].PRESET
rst => conteudo_ram[2][6].PRESET
rst => conteudo_ram[2][7].PRESET
rst => conteudo_ram[2][8].PRESET
rst => conteudo_ram[2][9].PRESET
rst => conteudo_ram[2][10].PRESET
rst => conteudo_ram[2][11].PRESET
rst => conteudo_ram[2][12].PRESET
rst => conteudo_ram[2][13].PRESET
rst => conteudo_ram[2][14].PRESET
rst => conteudo_ram[2][15].PRESET
rst => conteudo_ram[1][0].ACLR
rst => conteudo_ram[1][1].ACLR
rst => conteudo_ram[1][2].ACLR
rst => conteudo_ram[1][3].ACLR
rst => conteudo_ram[1][4].ACLR
rst => conteudo_ram[1][5].ACLR
rst => conteudo_ram[1][6].ACLR
rst => conteudo_ram[1][7].ACLR
rst => conteudo_ram[1][8].ACLR
rst => conteudo_ram[1][9].ACLR
rst => conteudo_ram[1][10].ACLR
rst => conteudo_ram[1][11].ACLR
rst => conteudo_ram[1][12].ACLR
rst => conteudo_ram[1][13].ACLR
rst => conteudo_ram[1][14].ACLR
rst => conteudo_ram[1][15].ACLR
rst => conteudo_ram[0][0].ACLR
rst => conteudo_ram[0][1].ACLR
rst => conteudo_ram[0][2].ACLR
rst => conteudo_ram[0][3].ACLR
rst => conteudo_ram[0][4].ACLR
rst => conteudo_ram[0][5].ACLR
rst => conteudo_ram[0][6].ACLR
rst => conteudo_ram[0][7].ACLR
rst => conteudo_ram[0][8].ACLR
rst => conteudo_ram[0][9].ACLR
rst => conteudo_ram[0][10].ACLR
rst => conteudo_ram[0][11].ACLR
rst => conteudo_ram[0][12].ACLR
rst => conteudo_ram[0][13].ACLR
rst => conteudo_ram[0][14].ACLR
rst => conteudo_ram[0][15].ACLR
wr_en => conteudo_ram[0][15].ENA
wr_en => conteudo_ram[0][14].ENA
wr_en => conteudo_ram[0][13].ENA
wr_en => conteudo_ram[0][12].ENA
wr_en => conteudo_ram[0][11].ENA
wr_en => conteudo_ram[0][10].ENA
wr_en => conteudo_ram[0][9].ENA
wr_en => conteudo_ram[0][8].ENA
wr_en => conteudo_ram[0][7].ENA
wr_en => conteudo_ram[0][6].ENA
wr_en => conteudo_ram[0][5].ENA
wr_en => conteudo_ram[0][4].ENA
wr_en => conteudo_ram[0][3].ENA
wr_en => conteudo_ram[0][2].ENA
wr_en => conteudo_ram[0][1].ENA
wr_en => conteudo_ram[0][0].ENA
wr_en => conteudo_ram[1][15].ENA
wr_en => conteudo_ram[1][14].ENA
wr_en => conteudo_ram[1][13].ENA
wr_en => conteudo_ram[1][12].ENA
wr_en => conteudo_ram[1][11].ENA
wr_en => conteudo_ram[1][10].ENA
wr_en => conteudo_ram[1][9].ENA
wr_en => conteudo_ram[1][8].ENA
wr_en => conteudo_ram[1][7].ENA
wr_en => conteudo_ram[1][6].ENA
wr_en => conteudo_ram[1][5].ENA
wr_en => conteudo_ram[1][4].ENA
wr_en => conteudo_ram[1][3].ENA
wr_en => conteudo_ram[1][2].ENA
wr_en => conteudo_ram[1][1].ENA
wr_en => conteudo_ram[1][0].ENA
wr_en => conteudo_ram[2][15].ENA
wr_en => conteudo_ram[2][14].ENA
wr_en => conteudo_ram[2][13].ENA
wr_en => conteudo_ram[2][12].ENA
wr_en => conteudo_ram[2][11].ENA
wr_en => conteudo_ram[2][10].ENA
wr_en => conteudo_ram[2][9].ENA
wr_en => conteudo_ram[2][8].ENA
wr_en => conteudo_ram[2][7].ENA
wr_en => conteudo_ram[2][6].ENA
wr_en => conteudo_ram[2][5].ENA
wr_en => conteudo_ram[2][4].ENA
wr_en => conteudo_ram[2][3].ENA
wr_en => conteudo_ram[2][2].ENA
wr_en => conteudo_ram[2][1].ENA
wr_en => conteudo_ram[2][0].ENA
wr_en => conteudo_ram[3][15].ENA
wr_en => conteudo_ram[3][14].ENA
wr_en => conteudo_ram[3][13].ENA
wr_en => conteudo_ram[3][12].ENA
wr_en => conteudo_ram[3][11].ENA
wr_en => conteudo_ram[3][10].ENA
wr_en => conteudo_ram[3][9].ENA
wr_en => conteudo_ram[3][8].ENA
wr_en => conteudo_ram[3][7].ENA
wr_en => conteudo_ram[3][6].ENA
wr_en => conteudo_ram[3][5].ENA
wr_en => conteudo_ram[3][4].ENA
wr_en => conteudo_ram[3][3].ENA
wr_en => conteudo_ram[3][2].ENA
wr_en => conteudo_ram[3][1].ENA
wr_en => conteudo_ram[3][0].ENA
wr_en => conteudo_ram[4][15].ENA
wr_en => conteudo_ram[4][14].ENA
wr_en => conteudo_ram[4][13].ENA
wr_en => conteudo_ram[4][12].ENA
wr_en => conteudo_ram[4][11].ENA
wr_en => conteudo_ram[4][10].ENA
wr_en => conteudo_ram[4][9].ENA
wr_en => conteudo_ram[4][8].ENA
wr_en => conteudo_ram[4][7].ENA
wr_en => conteudo_ram[4][6].ENA
wr_en => conteudo_ram[4][5].ENA
wr_en => conteudo_ram[4][4].ENA
wr_en => conteudo_ram[4][3].ENA
wr_en => conteudo_ram[4][2].ENA
wr_en => conteudo_ram[4][1].ENA
wr_en => conteudo_ram[4][0].ENA
wr_en => conteudo_ram[5][15].ENA
wr_en => conteudo_ram[5][14].ENA
wr_en => conteudo_ram[5][13].ENA
wr_en => conteudo_ram[5][12].ENA
wr_en => conteudo_ram[5][11].ENA
wr_en => conteudo_ram[5][10].ENA
wr_en => conteudo_ram[5][9].ENA
wr_en => conteudo_ram[5][8].ENA
wr_en => conteudo_ram[5][7].ENA
wr_en => conteudo_ram[5][6].ENA
wr_en => conteudo_ram[5][5].ENA
wr_en => conteudo_ram[5][4].ENA
wr_en => conteudo_ram[5][3].ENA
wr_en => conteudo_ram[5][2].ENA
wr_en => conteudo_ram[5][1].ENA
wr_en => conteudo_ram[5][0].ENA
wr_en => conteudo_ram[6][15].ENA
wr_en => conteudo_ram[6][14].ENA
wr_en => conteudo_ram[6][13].ENA
wr_en => conteudo_ram[6][12].ENA
wr_en => conteudo_ram[6][11].ENA
wr_en => conteudo_ram[6][10].ENA
wr_en => conteudo_ram[6][9].ENA
wr_en => conteudo_ram[6][8].ENA
wr_en => conteudo_ram[6][7].ENA
wr_en => conteudo_ram[6][6].ENA
wr_en => conteudo_ram[6][5].ENA
wr_en => conteudo_ram[6][4].ENA
wr_en => conteudo_ram[6][3].ENA
wr_en => conteudo_ram[6][2].ENA
wr_en => conteudo_ram[6][1].ENA
wr_en => conteudo_ram[6][0].ENA
wr_en => conteudo_ram[7][15].ENA
wr_en => conteudo_ram[7][14].ENA
wr_en => conteudo_ram[7][13].ENA
wr_en => conteudo_ram[7][12].ENA
wr_en => conteudo_ram[7][11].ENA
wr_en => conteudo_ram[7][10].ENA
wr_en => conteudo_ram[7][9].ENA
wr_en => conteudo_ram[7][8].ENA
wr_en => conteudo_ram[7][7].ENA
wr_en => conteudo_ram[7][6].ENA
wr_en => conteudo_ram[7][5].ENA
wr_en => conteudo_ram[7][4].ENA
wr_en => conteudo_ram[7][3].ENA
wr_en => conteudo_ram[7][2].ENA
wr_en => conteudo_ram[7][1].ENA
wr_en => conteudo_ram[7][0].ENA
wr_en => conteudo_ram[8][15].ENA
wr_en => conteudo_ram[8][14].ENA
wr_en => conteudo_ram[8][13].ENA
wr_en => conteudo_ram[8][12].ENA
wr_en => conteudo_ram[8][11].ENA
wr_en => conteudo_ram[8][10].ENA
wr_en => conteudo_ram[8][9].ENA
wr_en => conteudo_ram[8][8].ENA
wr_en => conteudo_ram[8][7].ENA
wr_en => conteudo_ram[8][6].ENA
wr_en => conteudo_ram[8][5].ENA
wr_en => conteudo_ram[8][4].ENA
wr_en => conteudo_ram[8][3].ENA
wr_en => conteudo_ram[8][2].ENA
wr_en => conteudo_ram[8][1].ENA
wr_en => conteudo_ram[8][0].ENA
wr_en => conteudo_ram[9][15].ENA
wr_en => conteudo_ram[9][14].ENA
wr_en => conteudo_ram[9][13].ENA
wr_en => conteudo_ram[9][12].ENA
wr_en => conteudo_ram[9][11].ENA
wr_en => conteudo_ram[9][10].ENA
wr_en => conteudo_ram[9][9].ENA
wr_en => conteudo_ram[9][8].ENA
wr_en => conteudo_ram[9][7].ENA
wr_en => conteudo_ram[9][6].ENA
wr_en => conteudo_ram[9][5].ENA
wr_en => conteudo_ram[9][4].ENA
wr_en => conteudo_ram[9][3].ENA
wr_en => conteudo_ram[9][2].ENA
wr_en => conteudo_ram[9][1].ENA
wr_en => conteudo_ram[9][0].ENA
wr_en => conteudo_ram[10][15].ENA
wr_en => conteudo_ram[10][14].ENA
wr_en => conteudo_ram[10][13].ENA
wr_en => conteudo_ram[10][12].ENA
wr_en => conteudo_ram[10][11].ENA
wr_en => conteudo_ram[10][10].ENA
wr_en => conteudo_ram[10][9].ENA
wr_en => conteudo_ram[10][8].ENA
wr_en => conteudo_ram[10][7].ENA
wr_en => conteudo_ram[10][6].ENA
wr_en => conteudo_ram[10][5].ENA
wr_en => conteudo_ram[10][4].ENA
wr_en => conteudo_ram[10][3].ENA
wr_en => conteudo_ram[10][2].ENA
wr_en => conteudo_ram[10][1].ENA
wr_en => conteudo_ram[10][0].ENA
wr_en => conteudo_ram[11][15].ENA
wr_en => conteudo_ram[11][14].ENA
wr_en => conteudo_ram[11][13].ENA
wr_en => conteudo_ram[11][12].ENA
wr_en => conteudo_ram[11][11].ENA
wr_en => conteudo_ram[11][10].ENA
wr_en => conteudo_ram[11][9].ENA
wr_en => conteudo_ram[11][8].ENA
wr_en => conteudo_ram[11][7].ENA
wr_en => conteudo_ram[11][6].ENA
wr_en => conteudo_ram[11][5].ENA
wr_en => conteudo_ram[11][4].ENA
wr_en => conteudo_ram[11][3].ENA
wr_en => conteudo_ram[11][2].ENA
wr_en => conteudo_ram[11][1].ENA
wr_en => conteudo_ram[11][0].ENA
wr_en => conteudo_ram[12][15].ENA
wr_en => conteudo_ram[12][14].ENA
wr_en => conteudo_ram[12][13].ENA
wr_en => conteudo_ram[12][12].ENA
wr_en => conteudo_ram[12][11].ENA
wr_en => conteudo_ram[12][10].ENA
wr_en => conteudo_ram[12][9].ENA
wr_en => conteudo_ram[12][8].ENA
wr_en => conteudo_ram[12][7].ENA
wr_en => conteudo_ram[12][6].ENA
wr_en => conteudo_ram[12][5].ENA
wr_en => conteudo_ram[12][4].ENA
wr_en => conteudo_ram[12][3].ENA
wr_en => conteudo_ram[12][2].ENA
wr_en => conteudo_ram[12][1].ENA
wr_en => conteudo_ram[12][0].ENA
wr_en => conteudo_ram[13][15].ENA
wr_en => conteudo_ram[13][14].ENA
wr_en => conteudo_ram[13][13].ENA
wr_en => conteudo_ram[13][12].ENA
wr_en => conteudo_ram[13][11].ENA
wr_en => conteudo_ram[13][10].ENA
wr_en => conteudo_ram[13][9].ENA
wr_en => conteudo_ram[13][8].ENA
wr_en => conteudo_ram[13][7].ENA
wr_en => conteudo_ram[13][6].ENA
wr_en => conteudo_ram[13][5].ENA
wr_en => conteudo_ram[13][4].ENA
wr_en => conteudo_ram[13][3].ENA
wr_en => conteudo_ram[13][2].ENA
wr_en => conteudo_ram[13][1].ENA
wr_en => conteudo_ram[13][0].ENA
wr_en => conteudo_ram[14][15].ENA
wr_en => conteudo_ram[14][14].ENA
wr_en => conteudo_ram[14][13].ENA
wr_en => conteudo_ram[14][12].ENA
wr_en => conteudo_ram[14][11].ENA
wr_en => conteudo_ram[14][10].ENA
wr_en => conteudo_ram[14][9].ENA
wr_en => conteudo_ram[14][8].ENA
wr_en => conteudo_ram[14][7].ENA
wr_en => conteudo_ram[14][6].ENA
wr_en => conteudo_ram[14][5].ENA
wr_en => conteudo_ram[14][4].ENA
wr_en => conteudo_ram[14][3].ENA
wr_en => conteudo_ram[14][2].ENA
wr_en => conteudo_ram[14][1].ENA
wr_en => conteudo_ram[14][0].ENA
wr_en => conteudo_ram[15][15].ENA
wr_en => conteudo_ram[15][14].ENA
wr_en => conteudo_ram[15][13].ENA
wr_en => conteudo_ram[15][12].ENA
wr_en => conteudo_ram[15][11].ENA
wr_en => conteudo_ram[15][10].ENA
wr_en => conteudo_ram[15][9].ENA
wr_en => conteudo_ram[15][8].ENA
wr_en => conteudo_ram[15][7].ENA
wr_en => conteudo_ram[15][6].ENA
wr_en => conteudo_ram[15][5].ENA
wr_en => conteudo_ram[15][4].ENA
wr_en => conteudo_ram[15][3].ENA
wr_en => conteudo_ram[15][2].ENA
wr_en => conteudo_ram[15][1].ENA
wr_en => conteudo_ram[15][0].ENA
wr_en => conteudo_ram[16][15].ENA
wr_en => conteudo_ram[16][14].ENA
wr_en => conteudo_ram[16][13].ENA
wr_en => conteudo_ram[16][12].ENA
wr_en => conteudo_ram[16][11].ENA
wr_en => conteudo_ram[16][10].ENA
wr_en => conteudo_ram[16][9].ENA
wr_en => conteudo_ram[16][8].ENA
wr_en => conteudo_ram[16][7].ENA
wr_en => conteudo_ram[16][6].ENA
wr_en => conteudo_ram[16][5].ENA
wr_en => conteudo_ram[16][4].ENA
wr_en => conteudo_ram[16][3].ENA
wr_en => conteudo_ram[16][2].ENA
wr_en => conteudo_ram[16][1].ENA
wr_en => conteudo_ram[16][0].ENA
wr_en => conteudo_ram[17][15].ENA
wr_en => conteudo_ram[17][14].ENA
wr_en => conteudo_ram[17][13].ENA
wr_en => conteudo_ram[17][12].ENA
wr_en => conteudo_ram[17][11].ENA
wr_en => conteudo_ram[17][10].ENA
wr_en => conteudo_ram[17][9].ENA
wr_en => conteudo_ram[17][8].ENA
wr_en => conteudo_ram[17][7].ENA
wr_en => conteudo_ram[17][6].ENA
wr_en => conteudo_ram[17][5].ENA
wr_en => conteudo_ram[17][4].ENA
wr_en => conteudo_ram[17][3].ENA
wr_en => conteudo_ram[17][2].ENA
wr_en => conteudo_ram[17][1].ENA
wr_en => conteudo_ram[17][0].ENA
wr_en => conteudo_ram[18][15].ENA
wr_en => conteudo_ram[18][14].ENA
wr_en => conteudo_ram[18][13].ENA
wr_en => conteudo_ram[18][12].ENA
wr_en => conteudo_ram[18][11].ENA
wr_en => conteudo_ram[18][10].ENA
wr_en => conteudo_ram[18][9].ENA
wr_en => conteudo_ram[18][8].ENA
wr_en => conteudo_ram[18][7].ENA
wr_en => conteudo_ram[18][6].ENA
wr_en => conteudo_ram[18][5].ENA
wr_en => conteudo_ram[18][4].ENA
wr_en => conteudo_ram[18][3].ENA
wr_en => conteudo_ram[18][2].ENA
wr_en => conteudo_ram[18][1].ENA
wr_en => conteudo_ram[18][0].ENA
wr_en => conteudo_ram[19][15].ENA
wr_en => conteudo_ram[19][14].ENA
wr_en => conteudo_ram[19][13].ENA
wr_en => conteudo_ram[19][12].ENA
wr_en => conteudo_ram[19][11].ENA
wr_en => conteudo_ram[19][10].ENA
wr_en => conteudo_ram[19][9].ENA
wr_en => conteudo_ram[19][8].ENA
wr_en => conteudo_ram[19][7].ENA
wr_en => conteudo_ram[19][6].ENA
wr_en => conteudo_ram[19][5].ENA
wr_en => conteudo_ram[19][4].ENA
wr_en => conteudo_ram[19][3].ENA
wr_en => conteudo_ram[19][2].ENA
wr_en => conteudo_ram[19][1].ENA
wr_en => conteudo_ram[19][0].ENA
wr_en => conteudo_ram[20][15].ENA
wr_en => conteudo_ram[20][14].ENA
wr_en => conteudo_ram[20][13].ENA
wr_en => conteudo_ram[20][12].ENA
wr_en => conteudo_ram[20][11].ENA
wr_en => conteudo_ram[20][10].ENA
wr_en => conteudo_ram[20][9].ENA
wr_en => conteudo_ram[20][8].ENA
wr_en => conteudo_ram[20][7].ENA
wr_en => conteudo_ram[20][6].ENA
wr_en => conteudo_ram[20][5].ENA
wr_en => conteudo_ram[20][4].ENA
wr_en => conteudo_ram[20][3].ENA
wr_en => conteudo_ram[20][2].ENA
wr_en => conteudo_ram[20][1].ENA
wr_en => conteudo_ram[20][0].ENA
wr_en => conteudo_ram[21][15].ENA
wr_en => conteudo_ram[21][14].ENA
wr_en => conteudo_ram[21][13].ENA
wr_en => conteudo_ram[21][12].ENA
wr_en => conteudo_ram[21][11].ENA
wr_en => conteudo_ram[21][10].ENA
wr_en => conteudo_ram[21][9].ENA
wr_en => conteudo_ram[21][8].ENA
wr_en => conteudo_ram[21][7].ENA
wr_en => conteudo_ram[21][6].ENA
wr_en => conteudo_ram[21][5].ENA
wr_en => conteudo_ram[21][4].ENA
wr_en => conteudo_ram[21][3].ENA
wr_en => conteudo_ram[21][2].ENA
wr_en => conteudo_ram[21][1].ENA
wr_en => conteudo_ram[21][0].ENA
wr_en => conteudo_ram[22][15].ENA
wr_en => conteudo_ram[22][14].ENA
wr_en => conteudo_ram[22][13].ENA
wr_en => conteudo_ram[22][12].ENA
wr_en => conteudo_ram[22][11].ENA
wr_en => conteudo_ram[22][10].ENA
wr_en => conteudo_ram[22][9].ENA
wr_en => conteudo_ram[22][8].ENA
wr_en => conteudo_ram[22][7].ENA
wr_en => conteudo_ram[22][6].ENA
wr_en => conteudo_ram[22][5].ENA
wr_en => conteudo_ram[22][4].ENA
wr_en => conteudo_ram[22][3].ENA
wr_en => conteudo_ram[22][2].ENA
wr_en => conteudo_ram[22][1].ENA
wr_en => conteudo_ram[22][0].ENA
wr_en => conteudo_ram[23][15].ENA
wr_en => conteudo_ram[23][14].ENA
wr_en => conteudo_ram[23][13].ENA
wr_en => conteudo_ram[23][12].ENA
wr_en => conteudo_ram[23][11].ENA
wr_en => conteudo_ram[23][10].ENA
wr_en => conteudo_ram[23][9].ENA
wr_en => conteudo_ram[23][8].ENA
wr_en => conteudo_ram[23][7].ENA
wr_en => conteudo_ram[23][6].ENA
wr_en => conteudo_ram[23][5].ENA
wr_en => conteudo_ram[23][4].ENA
wr_en => conteudo_ram[23][3].ENA
wr_en => conteudo_ram[23][2].ENA
wr_en => conteudo_ram[23][1].ENA
wr_en => conteudo_ram[23][0].ENA
wr_en => conteudo_ram[24][15].ENA
wr_en => conteudo_ram[24][14].ENA
wr_en => conteudo_ram[24][13].ENA
wr_en => conteudo_ram[24][12].ENA
wr_en => conteudo_ram[24][11].ENA
wr_en => conteudo_ram[24][10].ENA
wr_en => conteudo_ram[24][9].ENA
wr_en => conteudo_ram[24][8].ENA
wr_en => conteudo_ram[24][7].ENA
wr_en => conteudo_ram[24][6].ENA
wr_en => conteudo_ram[24][5].ENA
wr_en => conteudo_ram[24][4].ENA
wr_en => conteudo_ram[24][3].ENA
wr_en => conteudo_ram[24][2].ENA
wr_en => conteudo_ram[24][1].ENA
wr_en => conteudo_ram[24][0].ENA
wr_en => conteudo_ram[25][15].ENA
wr_en => conteudo_ram[25][14].ENA
wr_en => conteudo_ram[25][13].ENA
wr_en => conteudo_ram[25][12].ENA
wr_en => conteudo_ram[25][11].ENA
wr_en => conteudo_ram[25][10].ENA
wr_en => conteudo_ram[25][9].ENA
wr_en => conteudo_ram[25][8].ENA
wr_en => conteudo_ram[25][7].ENA
wr_en => conteudo_ram[25][6].ENA
wr_en => conteudo_ram[25][5].ENA
wr_en => conteudo_ram[25][4].ENA
wr_en => conteudo_ram[25][3].ENA
wr_en => conteudo_ram[25][2].ENA
wr_en => conteudo_ram[25][1].ENA
wr_en => conteudo_ram[25][0].ENA
wr_en => conteudo_ram[26][15].ENA
wr_en => conteudo_ram[26][14].ENA
wr_en => conteudo_ram[26][13].ENA
wr_en => conteudo_ram[26][12].ENA
wr_en => conteudo_ram[26][11].ENA
wr_en => conteudo_ram[26][10].ENA
wr_en => conteudo_ram[26][9].ENA
wr_en => conteudo_ram[26][8].ENA
wr_en => conteudo_ram[26][7].ENA
wr_en => conteudo_ram[26][6].ENA
wr_en => conteudo_ram[26][5].ENA
wr_en => conteudo_ram[26][4].ENA
wr_en => conteudo_ram[26][3].ENA
wr_en => conteudo_ram[26][2].ENA
wr_en => conteudo_ram[26][1].ENA
wr_en => conteudo_ram[26][0].ENA
wr_en => conteudo_ram[27][15].ENA
wr_en => conteudo_ram[27][14].ENA
wr_en => conteudo_ram[27][13].ENA
wr_en => conteudo_ram[27][12].ENA
wr_en => conteudo_ram[27][11].ENA
wr_en => conteudo_ram[27][10].ENA
wr_en => conteudo_ram[27][9].ENA
wr_en => conteudo_ram[27][8].ENA
wr_en => conteudo_ram[27][7].ENA
wr_en => conteudo_ram[27][6].ENA
wr_en => conteudo_ram[27][5].ENA
wr_en => conteudo_ram[27][4].ENA
wr_en => conteudo_ram[27][3].ENA
wr_en => conteudo_ram[27][2].ENA
wr_en => conteudo_ram[27][1].ENA
wr_en => conteudo_ram[27][0].ENA
wr_en => conteudo_ram[28][15].ENA
wr_en => conteudo_ram[28][14].ENA
wr_en => conteudo_ram[28][13].ENA
wr_en => conteudo_ram[28][12].ENA
wr_en => conteudo_ram[28][11].ENA
wr_en => conteudo_ram[28][10].ENA
wr_en => conteudo_ram[28][9].ENA
wr_en => conteudo_ram[28][8].ENA
wr_en => conteudo_ram[28][7].ENA
wr_en => conteudo_ram[28][6].ENA
wr_en => conteudo_ram[28][5].ENA
wr_en => conteudo_ram[28][4].ENA
wr_en => conteudo_ram[28][3].ENA
wr_en => conteudo_ram[28][2].ENA
wr_en => conteudo_ram[28][1].ENA
wr_en => conteudo_ram[28][0].ENA
wr_en => conteudo_ram[29][15].ENA
wr_en => conteudo_ram[29][14].ENA
wr_en => conteudo_ram[29][13].ENA
wr_en => conteudo_ram[29][12].ENA
wr_en => conteudo_ram[29][11].ENA
wr_en => conteudo_ram[29][10].ENA
wr_en => conteudo_ram[29][9].ENA
wr_en => conteudo_ram[29][8].ENA
wr_en => conteudo_ram[29][7].ENA
wr_en => conteudo_ram[29][6].ENA
wr_en => conteudo_ram[29][5].ENA
wr_en => conteudo_ram[29][4].ENA
wr_en => conteudo_ram[29][3].ENA
wr_en => conteudo_ram[29][2].ENA
wr_en => conteudo_ram[29][1].ENA
wr_en => conteudo_ram[29][0].ENA
wr_en => conteudo_ram[30][15].ENA
wr_en => conteudo_ram[30][14].ENA
wr_en => conteudo_ram[30][13].ENA
wr_en => conteudo_ram[30][12].ENA
wr_en => conteudo_ram[30][11].ENA
wr_en => conteudo_ram[30][10].ENA
wr_en => conteudo_ram[30][9].ENA
wr_en => conteudo_ram[30][8].ENA
wr_en => conteudo_ram[30][7].ENA
wr_en => conteudo_ram[30][6].ENA
wr_en => conteudo_ram[30][5].ENA
wr_en => conteudo_ram[30][4].ENA
wr_en => conteudo_ram[30][3].ENA
wr_en => conteudo_ram[30][2].ENA
wr_en => conteudo_ram[30][1].ENA
wr_en => conteudo_ram[30][0].ENA
wr_en => conteudo_ram[31][15].ENA
wr_en => conteudo_ram[31][14].ENA
wr_en => conteudo_ram[31][13].ENA
wr_en => conteudo_ram[31][12].ENA
wr_en => conteudo_ram[31][11].ENA
wr_en => conteudo_ram[31][10].ENA
wr_en => conteudo_ram[31][9].ENA
wr_en => conteudo_ram[31][8].ENA
wr_en => conteudo_ram[31][7].ENA
wr_en => conteudo_ram[31][6].ENA
wr_en => conteudo_ram[31][5].ENA
wr_en => conteudo_ram[31][4].ENA
wr_en => conteudo_ram[31][3].ENA
wr_en => conteudo_ram[31][2].ENA
wr_en => conteudo_ram[31][1].ENA
wr_en => conteudo_ram[31][0].ENA
A1[0] => Mux0.IN4
A1[0] => Mux1.IN4
A1[0] => Mux2.IN4
A1[0] => Mux3.IN4
A1[0] => Mux4.IN4
A1[0] => Mux5.IN4
A1[0] => Mux6.IN4
A1[0] => Mux7.IN4
A1[0] => Mux8.IN4
A1[0] => Mux9.IN4
A1[0] => Mux10.IN4
A1[0] => Mux11.IN4
A1[0] => Mux12.IN4
A1[0] => Mux13.IN4
A1[0] => Mux14.IN4
A1[0] => Mux15.IN4
A1[1] => Mux0.IN3
A1[1] => Mux1.IN3
A1[1] => Mux2.IN3
A1[1] => Mux3.IN3
A1[1] => Mux4.IN3
A1[1] => Mux5.IN3
A1[1] => Mux6.IN3
A1[1] => Mux7.IN3
A1[1] => Mux8.IN3
A1[1] => Mux9.IN3
A1[1] => Mux10.IN3
A1[1] => Mux11.IN3
A1[1] => Mux12.IN3
A1[1] => Mux13.IN3
A1[1] => Mux14.IN3
A1[1] => Mux15.IN3
A1[2] => Mux0.IN2
A1[2] => Mux1.IN2
A1[2] => Mux2.IN2
A1[2] => Mux3.IN2
A1[2] => Mux4.IN2
A1[2] => Mux5.IN2
A1[2] => Mux6.IN2
A1[2] => Mux7.IN2
A1[2] => Mux8.IN2
A1[2] => Mux9.IN2
A1[2] => Mux10.IN2
A1[2] => Mux11.IN2
A1[2] => Mux12.IN2
A1[2] => Mux13.IN2
A1[2] => Mux14.IN2
A1[2] => Mux15.IN2
A1[3] => Mux0.IN1
A1[3] => Mux1.IN1
A1[3] => Mux2.IN1
A1[3] => Mux3.IN1
A1[3] => Mux4.IN1
A1[3] => Mux5.IN1
A1[3] => Mux6.IN1
A1[3] => Mux7.IN1
A1[3] => Mux8.IN1
A1[3] => Mux9.IN1
A1[3] => Mux10.IN1
A1[3] => Mux11.IN1
A1[3] => Mux12.IN1
A1[3] => Mux13.IN1
A1[3] => Mux14.IN1
A1[3] => Mux15.IN1
A1[4] => Mux0.IN0
A1[4] => Mux1.IN0
A1[4] => Mux2.IN0
A1[4] => Mux3.IN0
A1[4] => Mux4.IN0
A1[4] => Mux5.IN0
A1[4] => Mux6.IN0
A1[4] => Mux7.IN0
A1[4] => Mux8.IN0
A1[4] => Mux9.IN0
A1[4] => Mux10.IN0
A1[4] => Mux11.IN0
A1[4] => Mux12.IN0
A1[4] => Mux13.IN0
A1[4] => Mux14.IN0
A1[4] => Mux15.IN0
A2[0] => Mux16.IN4
A2[0] => Mux17.IN4
A2[0] => Mux18.IN4
A2[0] => Mux19.IN4
A2[0] => Mux20.IN4
A2[0] => Mux21.IN4
A2[0] => Mux22.IN4
A2[0] => Mux23.IN4
A2[0] => Mux24.IN4
A2[0] => Mux25.IN4
A2[0] => Mux26.IN4
A2[0] => Mux27.IN4
A2[0] => Mux28.IN4
A2[0] => Mux29.IN4
A2[0] => Mux30.IN4
A2[0] => Mux31.IN4
A2[1] => Mux16.IN3
A2[1] => Mux17.IN3
A2[1] => Mux18.IN3
A2[1] => Mux19.IN3
A2[1] => Mux20.IN3
A2[1] => Mux21.IN3
A2[1] => Mux22.IN3
A2[1] => Mux23.IN3
A2[1] => Mux24.IN3
A2[1] => Mux25.IN3
A2[1] => Mux26.IN3
A2[1] => Mux27.IN3
A2[1] => Mux28.IN3
A2[1] => Mux29.IN3
A2[1] => Mux30.IN3
A2[1] => Mux31.IN3
A2[2] => Mux16.IN2
A2[2] => Mux17.IN2
A2[2] => Mux18.IN2
A2[2] => Mux19.IN2
A2[2] => Mux20.IN2
A2[2] => Mux21.IN2
A2[2] => Mux22.IN2
A2[2] => Mux23.IN2
A2[2] => Mux24.IN2
A2[2] => Mux25.IN2
A2[2] => Mux26.IN2
A2[2] => Mux27.IN2
A2[2] => Mux28.IN2
A2[2] => Mux29.IN2
A2[2] => Mux30.IN2
A2[2] => Mux31.IN2
A2[3] => Mux16.IN1
A2[3] => Mux17.IN1
A2[3] => Mux18.IN1
A2[3] => Mux19.IN1
A2[3] => Mux20.IN1
A2[3] => Mux21.IN1
A2[3] => Mux22.IN1
A2[3] => Mux23.IN1
A2[3] => Mux24.IN1
A2[3] => Mux25.IN1
A2[3] => Mux26.IN1
A2[3] => Mux27.IN1
A2[3] => Mux28.IN1
A2[3] => Mux29.IN1
A2[3] => Mux30.IN1
A2[3] => Mux31.IN1
A2[4] => Mux16.IN0
A2[4] => Mux17.IN0
A2[4] => Mux18.IN0
A2[4] => Mux19.IN0
A2[4] => Mux20.IN0
A2[4] => Mux21.IN0
A2[4] => Mux22.IN0
A2[4] => Mux23.IN0
A2[4] => Mux24.IN0
A2[4] => Mux25.IN0
A2[4] => Mux26.IN0
A2[4] => Mux27.IN0
A2[4] => Mux28.IN0
A2[4] => Mux29.IN0
A2[4] => Mux30.IN0
A2[4] => Mux31.IN0
A3[0] => Decoder0.IN4
A3[1] => Decoder0.IN3
A3[2] => Decoder0.IN2
A3[3] => Decoder0.IN1
A3[4] => Decoder0.IN0
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[0] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[1] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[2] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[3] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[4] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[5] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[6] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[7] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[8] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[9] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[10] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[11] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[12] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[13] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[14] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
WD3[15] => conteudo_ram.DATAB
RD1[0] <= Mux15.DB_MAX_OUTPUT_PORT_TYPE
RD1[1] <= Mux14.DB_MAX_OUTPUT_PORT_TYPE
RD1[2] <= Mux13.DB_MAX_OUTPUT_PORT_TYPE
RD1[3] <= Mux12.DB_MAX_OUTPUT_PORT_TYPE
RD1[4] <= Mux11.DB_MAX_OUTPUT_PORT_TYPE
RD1[5] <= Mux10.DB_MAX_OUTPUT_PORT_TYPE
RD1[6] <= Mux9.DB_MAX_OUTPUT_PORT_TYPE
RD1[7] <= Mux8.DB_MAX_OUTPUT_PORT_TYPE
RD1[8] <= Mux7.DB_MAX_OUTPUT_PORT_TYPE
RD1[9] <= Mux6.DB_MAX_OUTPUT_PORT_TYPE
RD1[10] <= Mux5.DB_MAX_OUTPUT_PORT_TYPE
RD1[11] <= Mux4.DB_MAX_OUTPUT_PORT_TYPE
RD1[12] <= Mux3.DB_MAX_OUTPUT_PORT_TYPE
RD1[13] <= Mux2.DB_MAX_OUTPUT_PORT_TYPE
RD1[14] <= Mux1.DB_MAX_OUTPUT_PORT_TYPE
RD1[15] <= Mux0.DB_MAX_OUTPUT_PORT_TYPE
RD2[0] <= Mux31.DB_MAX_OUTPUT_PORT_TYPE
RD2[1] <= Mux30.DB_MAX_OUTPUT_PORT_TYPE
RD2[2] <= Mux29.DB_MAX_OUTPUT_PORT_TYPE
RD2[3] <= Mux28.DB_MAX_OUTPUT_PORT_TYPE
RD2[4] <= Mux27.DB_MAX_OUTPUT_PORT_TYPE
RD2[5] <= Mux26.DB_MAX_OUTPUT_PORT_TYPE
RD2[6] <= Mux25.DB_MAX_OUTPUT_PORT_TYPE
RD2[7] <= Mux24.DB_MAX_OUTPUT_PORT_TYPE
RD2[8] <= Mux23.DB_MAX_OUTPUT_PORT_TYPE
RD2[9] <= Mux22.DB_MAX_OUTPUT_PORT_TYPE
RD2[10] <= Mux21.DB_MAX_OUTPUT_PORT_TYPE
RD2[11] <= Mux20.DB_MAX_OUTPUT_PORT_TYPE
RD2[12] <= Mux19.DB_MAX_OUTPUT_PORT_TYPE
RD2[13] <= Mux18.DB_MAX_OUTPUT_PORT_TYPE
RD2[14] <= Mux17.DB_MAX_OUTPUT_PORT_TYPE
RD2[15] <= Mux16.DB_MAX_OUTPUT_PORT_TYPE
debug_reg[0] => Mux32.IN4
debug_reg[0] => Mux33.IN4
debug_reg[0] => Mux34.IN4
debug_reg[0] => Mux35.IN4
debug_reg[0] => Mux36.IN4
debug_reg[0] => Mux37.IN4
debug_reg[0] => Mux38.IN4
debug_reg[0] => Mux39.IN4
debug_reg[0] => Mux40.IN4
debug_reg[0] => Mux41.IN4
debug_reg[0] => Mux42.IN4
debug_reg[0] => Mux43.IN4
debug_reg[0] => Mux44.IN4
debug_reg[0] => Mux45.IN4
debug_reg[0] => Mux46.IN4
debug_reg[0] => Mux47.IN4
debug_reg[1] => Mux32.IN3
debug_reg[1] => Mux33.IN3
debug_reg[1] => Mux34.IN3
debug_reg[1] => Mux35.IN3
debug_reg[1] => Mux36.IN3
debug_reg[1] => Mux37.IN3
debug_reg[1] => Mux38.IN3
debug_reg[1] => Mux39.IN3
debug_reg[1] => Mux40.IN3
debug_reg[1] => Mux41.IN3
debug_reg[1] => Mux42.IN3
debug_reg[1] => Mux43.IN3
debug_reg[1] => Mux44.IN3
debug_reg[1] => Mux45.IN3
debug_reg[1] => Mux46.IN3
debug_reg[1] => Mux47.IN3
debug_reg[2] => Mux32.IN2
debug_reg[2] => Mux33.IN2
debug_reg[2] => Mux34.IN2
debug_reg[2] => Mux35.IN2
debug_reg[2] => Mux36.IN2
debug_reg[2] => Mux37.IN2
debug_reg[2] => Mux38.IN2
debug_reg[2] => Mux39.IN2
debug_reg[2] => Mux40.IN2
debug_reg[2] => Mux41.IN2
debug_reg[2] => Mux42.IN2
debug_reg[2] => Mux43.IN2
debug_reg[2] => Mux44.IN2
debug_reg[2] => Mux45.IN2
debug_reg[2] => Mux46.IN2
debug_reg[2] => Mux47.IN2
debug_reg[3] => Mux32.IN1
debug_reg[3] => Mux33.IN1
debug_reg[3] => Mux34.IN1
debug_reg[3] => Mux35.IN1
debug_reg[3] => Mux36.IN1
debug_reg[3] => Mux37.IN1
debug_reg[3] => Mux38.IN1
debug_reg[3] => Mux39.IN1
debug_reg[3] => Mux40.IN1
debug_reg[3] => Mux41.IN1
debug_reg[3] => Mux42.IN1
debug_reg[3] => Mux43.IN1
debug_reg[3] => Mux44.IN1
debug_reg[3] => Mux45.IN1
debug_reg[3] => Mux46.IN1
debug_reg[3] => Mux47.IN1
debug_reg[4] => Mux32.IN0
debug_reg[4] => Mux33.IN0
debug_reg[4] => Mux34.IN0
debug_reg[4] => Mux35.IN0
debug_reg[4] => Mux36.IN0
debug_reg[4] => Mux37.IN0
debug_reg[4] => Mux38.IN0
debug_reg[4] => Mux39.IN0
debug_reg[4] => Mux40.IN0
debug_reg[4] => Mux41.IN0
debug_reg[4] => Mux42.IN0
debug_reg[4] => Mux43.IN0
debug_reg[4] => Mux44.IN0
debug_reg[4] => Mux45.IN0
debug_reg[4] => Mux46.IN0
debug_reg[4] => Mux47.IN0
debug_val[0] <= Mux47.DB_MAX_OUTPUT_PORT_TYPE
debug_val[1] <= Mux46.DB_MAX_OUTPUT_PORT_TYPE
debug_val[2] <= Mux45.DB_MAX_OUTPUT_PORT_TYPE
debug_val[3] <= Mux44.DB_MAX_OUTPUT_PORT_TYPE
debug_val[4] <= Mux43.DB_MAX_OUTPUT_PORT_TYPE
debug_val[5] <= Mux42.DB_MAX_OUTPUT_PORT_TYPE
debug_val[6] <= Mux41.DB_MAX_OUTPUT_PORT_TYPE
debug_val[7] <= Mux40.DB_MAX_OUTPUT_PORT_TYPE
debug_val[8] <= Mux39.DB_MAX_OUTPUT_PORT_TYPE
debug_val[9] <= Mux38.DB_MAX_OUTPUT_PORT_TYPE
debug_val[10] <= Mux37.DB_MAX_OUTPUT_PORT_TYPE
debug_val[11] <= Mux36.DB_MAX_OUTPUT_PORT_TYPE
debug_val[12] <= Mux35.DB_MAX_OUTPUT_PORT_TYPE
debug_val[13] <= Mux34.DB_MAX_OUTPUT_PORT_TYPE
debug_val[14] <= Mux33.DB_MAX_OUTPUT_PORT_TYPE
debug_val[15] <= Mux32.DB_MAX_OUTPUT_PORT_TYPE


|MikroP|Prime:PRIMEcomp|ULARegs:ulaRg|ULA:ULA0
in_A[0] => Mult0.IN15
in_A[0] => Div0.IN15
in_A[0] => Add0.IN32
in_A[0] => Add1.IN16
in_A[0] => LessThan0.IN16
in_A[1] => Mult0.IN14
in_A[1] => Div0.IN14
in_A[1] => Add0.IN31
in_A[1] => Add1.IN15
in_A[1] => LessThan0.IN15
in_A[2] => Mult0.IN13
in_A[2] => Div0.IN13
in_A[2] => Add0.IN30
in_A[2] => Add1.IN14
in_A[2] => LessThan0.IN14
in_A[3] => Mult0.IN12
in_A[3] => Div0.IN12
in_A[3] => Add0.IN29
in_A[3] => Add1.IN13
in_A[3] => LessThan0.IN13
in_A[4] => Mult0.IN11
in_A[4] => Div0.IN11
in_A[4] => Add0.IN28
in_A[4] => Add1.IN12
in_A[4] => LessThan0.IN12
in_A[5] => Mult0.IN10
in_A[5] => Div0.IN10
in_A[5] => Add0.IN27
in_A[5] => Add1.IN11
in_A[5] => LessThan0.IN11
in_A[6] => Mult0.IN9
in_A[6] => Div0.IN9
in_A[6] => Add0.IN26
in_A[6] => Add1.IN10
in_A[6] => LessThan0.IN10
in_A[7] => Mult0.IN8
in_A[7] => Div0.IN8
in_A[7] => Add0.IN25
in_A[7] => Add1.IN9
in_A[7] => LessThan0.IN9
in_A[8] => Mult0.IN7
in_A[8] => Div0.IN7
in_A[8] => Add0.IN24
in_A[8] => Add1.IN8
in_A[8] => LessThan0.IN8
in_A[9] => Mult0.IN6
in_A[9] => Div0.IN6
in_A[9] => Add0.IN23
in_A[9] => Add1.IN7
in_A[9] => LessThan0.IN7
in_A[10] => Mult0.IN5
in_A[10] => Div0.IN5
in_A[10] => Add0.IN22
in_A[10] => Add1.IN6
in_A[10] => LessThan0.IN6
in_A[11] => Mult0.IN4
in_A[11] => Div0.IN4
in_A[11] => Add0.IN21
in_A[11] => Add1.IN5
in_A[11] => LessThan0.IN5
in_A[12] => Mult0.IN3
in_A[12] => Div0.IN3
in_A[12] => Add0.IN20
in_A[12] => Add1.IN4
in_A[12] => LessThan0.IN4
in_A[13] => Mult0.IN2
in_A[13] => Div0.IN2
in_A[13] => Add0.IN19
in_A[13] => Add1.IN3
in_A[13] => LessThan0.IN3
in_A[14] => Mult0.IN1
in_A[14] => Div0.IN1
in_A[14] => Add0.IN18
in_A[14] => Add1.IN2
in_A[14] => LessThan0.IN2
in_A[15] => Mult0.IN0
in_A[15] => Div0.IN0
in_A[15] => Add0.IN17
in_A[15] => Add1.IN1
in_A[15] => LessThan0.IN1
in_B[0] => Mult0.IN31
in_B[0] => Equal3.IN31
in_B[0] => Div0.IN31
in_B[0] => Add1.IN32
in_B[0] => LessThan0.IN32
in_B[0] => Add0.IN16
in_B[1] => Mult0.IN30
in_B[1] => Equal3.IN30
in_B[1] => Div0.IN30
in_B[1] => Add1.IN31
in_B[1] => LessThan0.IN31
in_B[1] => Add0.IN15
in_B[2] => Mult0.IN29
in_B[2] => Equal3.IN29
in_B[2] => Div0.IN29
in_B[2] => Add1.IN30
in_B[2] => LessThan0.IN30
in_B[2] => Add0.IN14
in_B[3] => Mult0.IN28
in_B[3] => Equal3.IN28
in_B[3] => Div0.IN28
in_B[3] => Add1.IN29
in_B[3] => LessThan0.IN29
in_B[3] => Add0.IN13
in_B[4] => Mult0.IN27
in_B[4] => Equal3.IN27
in_B[4] => Div0.IN27
in_B[4] => Add1.IN28
in_B[4] => LessThan0.IN28
in_B[4] => Add0.IN12
in_B[5] => Mult0.IN26
in_B[5] => Equal3.IN26
in_B[5] => Div0.IN26
in_B[5] => Add1.IN27
in_B[5] => LessThan0.IN27
in_B[5] => Add0.IN11
in_B[6] => Mult0.IN25
in_B[6] => Equal3.IN25
in_B[6] => Div0.IN25
in_B[6] => Add1.IN26
in_B[6] => LessThan0.IN26
in_B[6] => Add0.IN10
in_B[7] => Mult0.IN24
in_B[7] => Equal3.IN24
in_B[7] => Div0.IN24
in_B[7] => Add1.IN25
in_B[7] => LessThan0.IN25
in_B[7] => Add0.IN9
in_B[8] => Mult0.IN23
in_B[8] => Equal3.IN23
in_B[8] => Div0.IN23
in_B[8] => Add1.IN24
in_B[8] => LessThan0.IN24
in_B[8] => Add0.IN8
in_B[9] => Mult0.IN22
in_B[9] => Equal3.IN22
in_B[9] => Div0.IN22
in_B[9] => Add1.IN23
in_B[9] => LessThan0.IN23
in_B[9] => Add0.IN7
in_B[10] => Mult0.IN21
in_B[10] => Equal3.IN21
in_B[10] => Div0.IN21
in_B[10] => Add1.IN22
in_B[10] => LessThan0.IN22
in_B[10] => Add0.IN6
in_B[11] => Mult0.IN20
in_B[11] => Equal3.IN20
in_B[11] => Div0.IN20
in_B[11] => Add1.IN21
in_B[11] => LessThan0.IN21
in_B[11] => Add0.IN5
in_B[12] => Mult0.IN19
in_B[12] => Equal3.IN19
in_B[12] => Div0.IN19
in_B[12] => Add1.IN20
in_B[12] => LessThan0.IN20
in_B[12] => Add0.IN4
in_B[13] => Mult0.IN18
in_B[13] => Equal3.IN18
in_B[13] => Div0.IN18
in_B[13] => Add1.IN19
in_B[13] => LessThan0.IN19
in_B[13] => Add0.IN3
in_B[14] => Mult0.IN17
in_B[14] => Equal3.IN17
in_B[14] => Div0.IN17
in_B[14] => Add1.IN18
in_B[14] => LessThan0.IN18
in_B[14] => Add0.IN2
in_B[15] => Mult0.IN16
in_B[15] => Equal3.IN16
in_B[15] => Div0.IN16
in_B[15] => Add1.IN17
in_B[15] => LessThan0.IN17
in_B[15] => Add0.IN1
op[0] => Equal0.IN11
op[0] => Equal1.IN11
op[0] => Equal2.IN11
op[0] => Equal4.IN11
op[0] => Equal5.IN11
op[0] => Equal6.IN11
op[0] => Equal8.IN11
op[0] => Equal9.IN11
op[0] => Equal10.IN11
op[1] => Equal0.IN10
op[1] => Equal1.IN10
op[1] => Equal2.IN10
op[1] => Equal4.IN10
op[1] => Equal5.IN10
op[1] => Equal6.IN10
op[1] => Equal8.IN10
op[1] => Equal9.IN10
op[1] => Equal10.IN10
op[2] => Equal0.IN9
op[2] => Equal1.IN9
op[2] => Equal2.IN9
op[2] => Equal4.IN9
op[2] => Equal5.IN9
op[2] => Equal6.IN9
op[2] => Equal8.IN9
op[2] => Equal9.IN9
op[2] => Equal10.IN9
op[3] => Equal0.IN8
op[3] => Equal1.IN8
op[3] => Equal2.IN8
op[3] => Equal4.IN8
op[3] => Equal5.IN8
op[3] => Equal6.IN8
op[3] => Equal7.IN5
op[3] => Equal8.IN8
op[3] => Equal9.IN8
op[3] => Equal10.IN8
op[4] => Equal0.IN7
op[4] => Equal1.IN7
op[4] => Equal2.IN7
op[4] => Equal4.IN7
op[4] => Equal5.IN7
op[4] => Equal6.IN7
op[4] => Equal7.IN4
op[4] => Equal8.IN7
op[4] => Equal9.IN7
op[4] => Equal10.IN7
op[5] => Equal0.IN6
op[5] => Equal1.IN6
op[5] => Equal2.IN6
op[5] => Equal4.IN6
op[5] => Equal5.IN6
op[5] => Equal6.IN6
op[5] => Equal7.IN3
op[5] => Equal8.IN6
op[5] => Equal9.IN6
op[5] => Equal10.IN6
FetDecEx[0] => Equal11.IN1
FetDecEx[1] => Equal11.IN0
out_ULA[0] <= out_ULA.DB_MAX_OUTPUT_PORT_TYPE
out_ULA[1] <= out_ULA.DB_MAX_OUTPUT_PORT_TYPE
out_ULA[2] <= out_ULA.DB_MAX_OUTPUT_PORT_TYPE
out_ULA[3] <= out_ULA.DB_MAX_OUTPUT_PORT_TYPE
out_ULA[4] <= out_ULA.DB_MAX_OUTPUT_PORT_TYPE
out_ULA[5] <= out_ULA.DB_MAX_OUTPUT_PORT_TYPE
out_ULA[6] <= out_ULA.DB_MAX_OUTPUT_PORT_TYPE
out_ULA[7] <= out_ULA.DB_MAX_OUTPUT_PORT_TYPE
out_ULA[8] <= out_ULA.DB_MAX_OUTPUT_PORT_TYPE
out_ULA[9] <= out_ULA.DB_MAX_OUTPUT_PORT_TYPE
out_ULA[10] <= out_ULA.DB_MAX_OUTPUT_PORT_TYPE
out_ULA[11] <= out_ULA.DB_MAX_OUTPUT_PORT_TYPE
out_ULA[12] <= out_ULA.DB_MAX_OUTPUT_PORT_TYPE
out_ULA[13] <= out_ULA.DB_MAX_OUTPUT_PORT_TYPE
out_ULA[14] <= out_ULA.DB_MAX_OUTPUT_PORT_TYPE
out_ULA[15] <= out_ULA.DB_MAX_OUTPUT_PORT_TYPE
zero <= Equal12.DB_MAX_OUTPUT_PORT_TYPE
LT <= LessThan0.DB_MAX_OUTPUT_PORT_TYPE


