 **recorder : liqiang**

**问题**

2. Bondpad是否需要额外的ESD保护？
   1. 不需要，IOPAD已经有了ESD保护的功能
   2. 且该设计比较小，不要额外添加ESD保护
3. 从VDD_core_pad中在若干个金属层多接几层线接到core的内部来供电，这样压降会小一点
4. POC_cell的作用是控制整个芯片的上电顺序，上电的时候先上core，再上IO；下电的时候，先下IO，再下core
5. 多工艺角仿真？
   1. 尽量每个工艺角都跑到，这样时序的覆盖率会全一点，因为不知道在哪个工艺角的Timing会突然变差
   2. 退一步的做法：setup多跑几个，hold跑两三个
   3. 最坏的corner是cworst_m40
   4. （原来）通常用的的时序分析模式是wc_bc的，现在通常用Multi-scenario的
6. 在ICC里面看min time的slack 的时候，有一些值会特别小，这个可以处理吗？
   1. 尽量在PT里面看timing信息，在ICC里面是违反的，在PT中就不一定了
7. 如何确定供电的IOpad的数量？
   1. 在IO的文档中有涉及到SSN的部分，这里会解释怎么根据瞬时电流的大小，来估计需要设置的供电IO的数量
8. 在ICC的报告中有很多的max_transition的违例，怎么办？
   1. 根据lib的信息来设置max_transition约束的大小（再到网上查一下）
9. 新解压的starRC的库里面有两个提取rc参数的tluplus的文件，怎么区别？
   1. 带rc前缀的提取寄生参数的时候会悲观一点，带c前缀的会乐观一点
   2. 后缀有_T（tighten）的很悲观：setup：cworst_T，hold：cbest
10. clk的fanout非常大，几万，怎么办?
    1. 不要紧，将它设置为ideal network
11. 片上波动，OCV，derate，怎么确定设置的策略？
12. 王珏：多电压域设计里面，模块的Vss trap伸不出来，不能连接到模块的电源环上，怎么回事？



## supplyment

在STA分析时，用library PVT、RC corner跟OCV来模拟这些不可控的随机因素。在每个工艺结点，通过大量的建模跟实测，针对每个具体的工艺，foundary厂都会提供一张推荐的timingsignoff表格， 建议需要signoff的corner及各个corner需要设置的ocv跟margin。这些corner能保证大部分芯片可以承受温度、电压跟工艺偏差，一个corner=libraryPVT+ RC corner + OCV，本文将关注于library PVT。

**------OCV（on-chip-variation）也是用来模拟cell的PVT及线的RC变化，与前面两个不同的是，前两者是芯片全局的PVT/RC Corner，OCV是芯片上内的局部偏差（包括process 、 voltage、temperature、network RC）。比如在STA分析setup时，并不是用最慢的library PVT来signoff就是最差情况，对于capture clock如果其跑的更快了，那么应该是更悲观的情况，对RC Corner也同理；所以在STA分析时，要结合libraray PVT/RC corner/OCV三者才能cover到芯片最坏情况。**

PVT也称为Operating condition，是STA一个基本且重要的概念，在library的表头会有operating condition的定义，如下图，其中『ss0p81vm40c』是这个operating condition的名字，通常这个名字是有意义的，它会标示出该lib对应的电压跟温度，如0p81对应于voltage:0.81，m40c对应于temperature:-40度。

**-----上面的PVT描述有疑问，既然本文讲的是library的PVT，那么上述PVT应该是芯片的生产及工作条件，是全局偏差，比如温度和电压应该是整个芯片可能处于不同的电压温度情况，芯片内部的电压温度不同由OCV来cover**

在做STA分析时，operating condition通常通过lib读入，如果多个library中的operating condition不同，通常用第一个读入的library中定义的operating condition。也可以用命令设置/定义operating condition，不同的工具有不同的实现方式，如：set_operating_condition。在debug环境时可以report_design来check当前所用的operating condition。

**------对于PT而言，如果PT读入了多个operating condition的库，那么针对每个cell的operating condition的值是其link 库的值，并不是第一个读入库的定义operating condition；由第一个读入库来定义的标准为电压电容单位，transtion的pct定义标准等。**

### RC-Corner：

RC corner，这里的RC指gate跟network的寄生参数，寄生参数抽取工具根据电路的物理信息，抽取出电路的电阻电容值，再以寄生参数文件输入给STA工具，常见的寄生参数文件格式为SPEF。

ICer都知道在集成电路中是多层走线的，专业术语叫metal layer，不同工艺有不同层metal layer，任何两层metal layer间由介电材料隔离，『走线』通过过孔（VIA）连接。Width跟Spacing是衡量绕线的两条最重要的物理设计规则，它们随着工艺的进步逐步减小。 介电材料、绕线材料、线间距、线宽及线的厚度这些物理特性决定了network的RC值。

随着工艺进步，W, S, T 逐代递减，表面电容跟随减小，耦合电容随之增加，耦合电容在总电容中占比增加，当线厚 T 一定时为了减少耦合电容要么增加线间距要么减小介电常数。通常为了减小噪声敏感信号线（如clock net）上的耦合电容，在物理实现时会人为增加对应信号的线宽及线间距，俗称NDR。要减小介电常数需要从材料入手，从 .18开始引入low K介电材料。

**Network电阻：**

 R=r/W*T, r为电阻率，除了跟线宽 W 和线厚 T 相关之外，还跟温度相关，随着温度的上升而增大。

![adea1a40a44c6b930c2b80af334be15](https://i.loli.net/2020/06/15/xgyIknT5GvHERzA.png)

90nm 之前，Cell delay占主导，Network电容主要是对地电容，STA只需要两个RC corner即可：

1. Cbest(Cmin): 电容最小电阻最大
2. Cworst(Cmax):电容最大电阻最小

 90nm 之后，netdelay的比重越来越大，而且network的耦合电容不可忽略，所以又增加了两个RC corner:

1. RCbest(XTALK corner): 耦合电容最大，（对地电容*电阻）最小*
2. *RCworst(Delay corner): 耦合电容最小，（对地电容*电阻）最大

至此总共有两个需要setup timing sign-off的RC corner，有四个需要hold timing sign-off的RC corner：

 **Setup time sign-off 的RC corner是**: Cworst / RCworst

- **Hold time sign-off 的RC corner是**: Cbest / RCbest / Cworst / RCworst

 ***C-best:***

- *It has minimum ==capacitance==. So also known as Cmin corner.*
- *Interconnect Resistance is larger than the Typical corner.*
- *This corner results in smallest delay for paths with short nets and can be used for min-path-analysis.*

***C-worst:***

- *Refers to corners which results maximum Capacitance. So also known as Cmax corner.*
- *Interconnect resistance is smaller than at typical corner.*
- *This corners results in largest delay for paths with shorts nets and can be used for max-path-analysis.*

***RC-best:***

- *Refers to the corners which minimize **==interconnect RC product==**. So also known as RC-mincorner.*
- *Typically corresponds to smaller etch which increases the trace width. This results in smallest resistance but corresponds to larger than typical capacitance.*
- *Corner has smallest path delay for paths with long interconnects and can be used for min-path-analysis.*

***RC-worst:***

 *Refers to the corners which maximize interconnect RC product. So also known as RC-maxcorner.*

- *Typicallycorresponds to larger etch which reduces the trace width. This results in largest resistance but corresponds to smaller than typical capacitance.*
- *Corner has largest path delay for paths with long interconnects and can be used for max-path-analysis.*

==**所以对于短线来说（L很小），RC由于与L的平方成正比，非常小，电容起主要作用。对于长线RC起主要作用。**==

Q：还有一种RC corner 带后缀『_T』，只用于setup signoff，T指的是什么？

**A：T代表tighten，在rc的variation上的sigma分布比不带T的更紧，因此只能用于setup，hold不推荐。Apple to Apple地比较，T的variation更小，理论看到的rc变化更小，单从setup产生violation的可能性更小。至于悲观还是乐观，除非自己定criteria，其余的follow foundry或者vendor的rule最重要。**

Q：为什么setup既需要sign-off C-corner又需要sign-offRC-corner？

**A：==因为C-corner表示『电容』最大/最小，而RC-corner是『电容\*电阻』最大/最小==。通常对于短线而言，电容占主导地位，C-corner可以cover RC-corner，但对于长线则电阻占主导地位，C-corner无法cover RC-corner，而是反过来RC-corner去cover C-corner。而没人保证一个设计里只有短线没有长线，也没权威对长短的幅度有量化的定义，所以最保险的就是两者分别sign-off。**

Q：为什么hold需要sign-off所有的corner？

A：**对于hold而言，根据其仿真曲线，相互之间都无法完全覆盖，故==需要sign-off所有corner。==** 

Q：金属电阻是否跟density/spacing相关？为什么方块电阻跟density/spacing相关？

**A：就电阻本身而言，阻值跟density没有关系，只跟金属线自身的宽厚和电阻率相关，但是，在半导体制造过程中，由于工艺偏差，电阻跟金属线的density是相关的。此时，电阻率是线宽跟线间距的函数。这一关系，在foundry给的工艺文件里都有相应的描述，这些都是在抽RC时需要考虑的因素。**

**Q：**在《[抽刀断水水更流，RC Corner不再愁：STA之RC Corner](http://mp.weixin.qq.com/s?__biz=MzUzODczODg2NQ==&mid=2247484115&idx=1&sn=de99f27aadf58ea316c284dad9000b7c&chksm=fad26b0dcda5e21b8c9750f738b55053f695843a66c3c202ff0ba586c738f45aa270254c3722&scene=21#wechat_redirect)》中说电阻跟spacing无关，在《[一曲新词酒一杯，RC Corner继续飞: STA之RC Corner拾遗](http://mp.weixin.qq.com/s?__biz=MzUzODczODg2NQ==&mid=2247484135&idx=2&sn=bddc632850bd10c32b5688fd7af46218&chksm=fad26b39cda5e22f1c3970f8c8c2e1287c9492c526c4caf02b61f61faffdf829381c392d6ea1&scene=21#wechat_redirect)》又说电阻跟spacing有关，为什么电阻跟spacing就相关了？

**A：**就电阻本身是跟spacing没有无关的，但在半导体制造过程中，因为铜软，所以在dishing时会把铜线切掉一些，这跟那个范围的金属线密度相关，而且这个关系好像也不是线性的。线的密度不同，会使得制造过程对线的厚度造成的影响不同，线厚度被改变了，那阻值自然被改变了。在QRC抽RC的时候会把这一效应模拟成『电阻率=f(W,S)』。 这一效应在foundry给的工艺文件里有相应的描述。

**Q：**通常说的ttcorner指的是啥？

**A：**ttcorner是指管子在tt+RCtyp。