Timing Analyzer report for Image_Filter_Tool
Tue Feb  7 13:53:20 2023
Quartus Prime Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: '74161:clk_prsclr|f74161:sub|110'
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: '74161:clk_prsclr|f74161:sub|110'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: '74161:clk_prsclr|f74161:sub|110'
 24. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 25. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 26. Slow 1200mV 0C Model Hold: '74161:clk_prsclr|f74161:sub|110'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: '74161:clk_prsclr|f74161:sub|110'
 34. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 35. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 36. Fast 1200mV 0C Model Hold: '74161:clk_prsclr|f74161:sub|110'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Image_Filter_Tool                                   ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processor 3            ;   0.3%      ;
;     Processor 4            ;   0.3%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; 74161:clk_prsclr|f74161:sub|110 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { 74161:clk_prsclr|f74161:sub|110 } ;
; CLOCK_50                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                        ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                             ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 366.03 MHz ; 366.03 MHz      ; 74161:clk_prsclr|f74161:sub|110 ;                                                               ;
; 590.67 MHz ; 250.0 MHz       ; CLOCK_50                        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                      ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; 74161:clk_prsclr|f74161:sub|110 ; -1.732 ; -65.899       ;
; CLOCK_50                        ; -0.693 ; -0.815        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                      ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; CLOCK_50                        ; 0.234 ; 0.000         ;
; 74161:clk_prsclr|f74161:sub|110 ; 0.343 ; 0.000         ;
+---------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -3.000 ; -7.000        ;
; 74161:clk_prsclr|f74161:sub|110 ; -1.000 ; -56.000       ;
+---------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: '74161:clk_prsclr|f74161:sub|110'                                                                                                  ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.732 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.301      ;
; -1.732 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.301      ;
; -1.732 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.301      ;
; -1.732 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.301      ;
; -1.732 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.301      ;
; -1.732 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.301      ;
; -1.732 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.301      ;
; -1.732 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.301      ;
; -1.671 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.608      ;
; -1.671 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.608      ;
; -1.671 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.608      ;
; -1.671 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.608      ;
; -1.671 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.608      ;
; -1.671 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.608      ;
; -1.671 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.608      ;
; -1.671 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.608      ;
; -1.661 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.598      ;
; -1.582 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.151      ;
; -1.582 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.151      ;
; -1.582 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.151      ;
; -1.582 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.151      ;
; -1.582 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.151      ;
; -1.582 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.151      ;
; -1.582 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.151      ;
; -1.582 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.151      ;
; -1.504 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.073      ;
; -1.504 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.073      ;
; -1.504 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.073      ;
; -1.504 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.073      ;
; -1.504 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.073      ;
; -1.504 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.073      ;
; -1.504 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.073      ;
; -1.504 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 2.073      ;
; -1.501 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.438      ;
; -1.501 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.438      ;
; -1.501 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.438      ;
; -1.501 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.438      ;
; -1.501 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.438      ;
; -1.501 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.438      ;
; -1.501 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.438      ;
; -1.501 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.438      ;
; -1.491 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.428      ;
; -1.453 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.427     ; 2.021      ;
; -1.453 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.427     ; 2.021      ;
; -1.453 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.427     ; 2.021      ;
; -1.453 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.427     ; 2.021      ;
; -1.453 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.427     ; 2.021      ;
; -1.453 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.427     ; 2.021      ;
; -1.453 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.427     ; 2.021      ;
; -1.453 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.427     ; 2.021      ;
; -1.425 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.358      ;
; -1.425 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[4] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.358      ;
; -1.425 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.358      ;
; -1.425 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.358      ;
; -1.425 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.358      ;
; -1.425 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[6] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.358      ;
; -1.425 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[5] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.358      ;
; -1.425 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[7] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.358      ;
; -1.425 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[8] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.358      ;
; -1.411 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.348      ;
; -1.409 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.346      ;
; -1.396 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.329      ;
; -1.396 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.329      ;
; -1.396 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.329      ;
; -1.396 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.329      ;
; -1.396 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.329      ;
; -1.396 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.329      ;
; -1.396 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.329      ;
; -1.396 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.329      ;
; -1.379 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.426     ; 1.948      ;
; -1.333 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.270      ;
; -1.333 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.270      ;
; -1.333 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.270      ;
; -1.333 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.270      ;
; -1.333 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.270      ;
; -1.333 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.270      ;
; -1.333 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.270      ;
; -1.333 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.270      ;
; -1.323 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.260      ;
; -1.319 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.256      ;
; -1.319 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.256      ;
; -1.319 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.256      ;
; -1.319 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.256      ;
; -1.319 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.256      ;
; -1.319 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.256      ;
; -1.319 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.256      ;
; -1.319 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.256      ;
; -1.316 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; 0.292      ; 2.603      ;
; -1.312 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|INDEX[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; 0.292      ; 2.599      ;
; -1.312 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; 0.292      ; 2.599      ;
; -1.304 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.241      ;
; -1.304 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.241      ;
; -1.304 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.241      ;
; -1.304 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.241      ;
; -1.304 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.241      ;
; -1.304 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.241      ;
; -1.304 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.241      ;
; -1.304 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.241      ;
; -1.302 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.239      ;
; -1.302 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.058     ; 2.239      ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                             ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.693 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.044     ; 1.664      ;
; -0.617 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.044     ; 1.588      ;
; -0.607 ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.044     ; 1.578      ;
; -0.344 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; 0.500        ; 1.507      ; 2.535      ;
; -0.122 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.044     ; 1.093      ;
; 0.112  ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.044     ; 0.859      ;
; 0.113  ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.044     ; 0.858      ;
; 0.241  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; 1.000        ; 1.507      ; 2.450      ;
; 0.318  ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|9   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.038     ; 0.659      ;
; 0.318  ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.038     ; 0.659      ;
; 0.318  ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.038     ; 0.659      ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                             ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.234 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; 0.000        ; 1.568      ; 2.188      ;
; 0.382 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.038      ; 0.577      ;
; 0.385 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|9   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.038      ; 0.580      ;
; 0.556 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.044      ; 0.757      ;
; 0.558 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.044      ; 0.759      ;
; 0.732 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.044      ; 0.933      ;
; 0.798 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; -0.500       ; 1.568      ; 2.252      ;
; 1.109 ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.044      ; 1.310      ;
; 1.159 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.044      ; 1.360      ;
; 1.209 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.044      ; 1.410      ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: '74161:clk_prsclr|f74161:sub|110'                                                                                                      ;
+-------+-----------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.343 ; uart_RX:RX|DATAFLL[2] ; uart_RX:RX|DATAFLL[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart_RX:RX|BUSY       ; uart_RX:RX|BUSY       ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; uart_RX:RX|DATAFLL[6] ; uart_RX:RX|DATAFLL[6] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; uart_RX:RX|DATAFLL[7] ; uart_RX:RX|DATAFLL[7] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; uart_RX:RX|DATAFLL[5] ; uart_RX:RX|DATAFLL[5] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; uart_RX:RX|DATAFLL[4] ; uart_RX:RX|DATAFLL[4] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; uart_RX:RX|DATAFLL[3] ; uart_RX:RX|DATAFLL[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; uart_RX:RX|DATAFLL[8] ; uart_RX:RX|DATAFLL[8] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; uart_RX:RX|DATAFLL[1] ; uart_RX:RX|DATAFLL[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; uart_RX:RX|DATAFLL[9] ; uart_RX:RX|DATAFLL[9] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; uart_RX:RX|DATAFLL[0] ; uart_RX:RX|DATAFLL[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; uart_TX:TX|INDEX[3]   ; uart_TX:TX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; uart_TX:TX|INDEX[2]   ; uart_TX:TX|INDEX[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; uart_TX:TX|INDEX[1]   ; uart_TX:TX|INDEX[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; uart_RX:RX|INDEX[3]   ; uart_RX:RX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; uart_RX:RX|INDEX[1]   ; uart_RX:RX|INDEX[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; uart_RX:RX|INDEX[2]   ; uart_RX:RX|INDEX[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; uart_RX:RX|RX_FLG     ; uart_RX:RX|RX_FLG     ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.577      ;
; 0.347 ; uart_TX:TX|INDEX[0]   ; uart_TX:TX|INDEX[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.580      ;
; 0.358 ; uart_TX:TX|TX_FLG     ; uart_TX:TX|TX_FLG     ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|INDEX[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.577      ;
; 0.365 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|INDEX[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.426      ; 0.948      ;
; 0.379 ; uart_TX:TX|PRSCL[8]   ; uart_TX:TX|PRSCL[8]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.598      ;
; 0.398 ; uart_TX:TX|INDEX[0]   ; uart_TX:TX|INDEX[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.631      ;
; 0.398 ; uart_TX:TX|INDEX[0]   ; uart_TX:TX|INDEX[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.631      ;
; 0.401 ; uart_TX:TX|INDEX[0]   ; uart_TX:TX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.634      ;
; 0.418 ; uart_TX:TX|INDEX[3]   ; uart_TX:TX|INDEX[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.651      ;
; 0.480 ; uart_TX:TX|INDEX[2]   ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.713      ;
; 0.487 ; uart_TX:TX|DATAFLL[7] ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.426      ; 1.070      ;
; 0.555 ; uart_RX:RX|PRSCL[4]   ; uart_RX:RX|BUSY       ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.426      ; 1.138      ;
; 0.555 ; uart_RX:RX|INDEX[1]   ; uart_RX:RX|DATAFLL[7] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.788      ;
; 0.558 ; uart_TX:TX|PRSCL[5]   ; uart_TX:TX|PRSCL[5]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; uart_TX:TX|PRSCL[6]   ; uart_TX:TX|PRSCL[6]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.778      ;
; 0.561 ; uart_TX:TX|PRSCL[7]   ; uart_TX:TX|PRSCL[7]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; uart_RX:RX|PRSCL[5]   ; uart_RX:RX|PRSCL[5]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.780      ;
; 0.562 ; uart_RX:RX|PRSCL[6]   ; uart_RX:RX|PRSCL[6]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.781      ;
; 0.563 ; uart_TX:TX|INDEX[2]   ; uart_TX:TX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.796      ;
; 0.564 ; uart_TX:TX|PRSCL[3]   ; uart_TX:TX|PRSCL[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.783      ;
; 0.564 ; uart_RX:RX|PRSCL[1]   ; uart_RX:RX|PRSCL[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.783      ;
; 0.565 ; uart_TX:TX|PRSCL[1]   ; uart_TX:TX|PRSCL[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.784      ;
; 0.566 ; uart_RX:RX|PRSCL[3]   ; uart_RX:RX|PRSCL[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.785      ;
; 0.568 ; uart_TX:TX|PRSCL[2]   ; uart_TX:TX|PRSCL[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.787      ;
; 0.577 ; uart_TX:TX|DATAFLL[1] ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.426      ; 1.160      ;
; 0.581 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[9] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.427      ; 1.165      ;
; 0.586 ; uart_TX:TX|PRSCL[0]   ; uart_TX:TX|PRSCL[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.805      ;
; 0.586 ; uart_RX:RX|PRSCL[4]   ; uart_RX:RX|PRSCL[4]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.805      ;
; 0.589 ; uart_TX:TX|PRSCL[4]   ; uart_TX:TX|PRSCL[4]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.808      ;
; 0.589 ; uart_RX:RX|PRSCL[0]   ; uart_RX:RX|PRSCL[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.808      ;
; 0.589 ; uart_TX:TX|INDEX[2]   ; uart_TX:TX|INDEX[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.822      ;
; 0.593 ; uart_TX:TX|INDEX[1]   ; uart_TX:TX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.826      ;
; 0.596 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[8] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.427      ; 1.180      ;
; 0.606 ; uart_TX:TX|INDEX[1]   ; uart_TX:TX|INDEX[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.839      ;
; 0.609 ; uart_TX:TX|INDEX[1]   ; uart_TX:TX|INDEX[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.842      ;
; 0.622 ; uart_TX:TX|INDEX[3]   ; uart_TX:TX|INDEX[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.855      ;
; 0.626 ; uart_TX:TX|INDEX[3]   ; uart_TX:TX|INDEX[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.859      ;
; 0.627 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[5] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.427      ; 1.211      ;
; 0.629 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[6] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.427      ; 1.213      ;
; 0.631 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[4] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.427      ; 1.215      ;
; 0.653 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.426      ; 1.236      ;
; 0.656 ; uart_RX:RX|PRSCL[1]   ; uart_RX:RX|BUSY       ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.426      ; 1.239      ;
; 0.677 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[7] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.426      ; 1.260      ;
; 0.680 ; uart_TX:TX|DATAFLL[2] ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.426      ; 1.263      ;
; 0.700 ; uart_TX:TX|INDEX[3]   ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.076      ; 0.933      ;
; 0.703 ; uart_RX:RX|PRSCL[2]   ; uart_RX:RX|PRSCL[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.922      ;
; 0.704 ; uart_RX:RX|PRSCL[7]   ; uart_RX:RX|PRSCL[7]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.923      ;
; 0.732 ; uart_RX:RX|DATA[4]    ; uart_TX:TX|DATAFLL[5] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.058      ; 0.947      ;
; 0.732 ; uart_RX:RX|PRSCL[8]   ; uart_RX:RX|PRSCL[8]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.951      ;
; 0.740 ; uart_RX:RX|DATA[7]    ; uart_TX:TX|DATAFLL[8] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.058      ; 0.955      ;
; 0.753 ; uart_RX:RX|DATA[2]    ; uart_TX:TX|DATAFLL[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.058      ; 0.968      ;
; 0.757 ; uart_RX:RX|PRSCL[0]   ; uart_RX:RX|BUSY       ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.426      ; 1.340      ;
; 0.761 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.428      ; 1.346      ;
; 0.771 ; uart_RX:RX|DATAFLL[9] ; uart_RX:RX|DATA[2]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.289     ; 0.639      ;
; 0.772 ; uart_RX:RX|DATAFLL[9] ; uart_RX:RX|DATA[5]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.289     ; 0.640      ;
; 0.774 ; uart_RX:RX|DATAFLL[9] ; uart_RX:RX|DATA[3]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.289     ; 0.642      ;
; 0.774 ; uart_RX:RX|DATAFLL[9] ; uart_RX:RX|DATA[7]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.289     ; 0.642      ;
; 0.777 ; uart_RX:RX|DATAFLL[9] ; uart_RX:RX|DATA[4]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.289     ; 0.645      ;
; 0.780 ; uart_TX:TX|DATAFLL[4] ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.426      ; 1.363      ;
; 0.790 ; uart_RX:RX|PRSCL[6]   ; uart_RX:RX|BUSY       ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.426      ; 1.373      ;
; 0.807 ; uart_TX:TX|DATAFLL[8] ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.426      ; 1.390      ;
; 0.808 ; uart_RX:RX|RX_FLG     ; uart_RX:RX|BUSY       ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.071      ; 1.036      ;
; 0.808 ; uart_RX:RX|RX_FLG     ; uart_RX:RX|INDEX[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.075      ; 1.040      ;
; 0.817 ; uart_RX:RX|RX_FLG     ; uart_RX:RX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.075      ; 1.049      ;
; 0.817 ; uart_RX:RX|RX_FLG     ; uart_RX:RX|INDEX[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.075      ; 1.049      ;
; 0.829 ; uart_RX:RX|DATAFLL[6] ; uart_RX:RX|DATA[5]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.289     ; 0.697      ;
; 0.829 ; uart_RX:RX|DATAFLL[5] ; uart_RX:RX|DATA[4]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.289     ; 0.697      ;
; 0.830 ; uart_RX:RX|DATAFLL[8] ; uart_RX:RX|DATA[7]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.289     ; 0.698      ;
; 0.830 ; uart_RX:RX|DATAFLL[4] ; uart_RX:RX|DATA[3]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.289     ; 0.698      ;
; 0.833 ; uart_TX:TX|PRSCL[5]   ; uart_TX:TX|PRSCL[6]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 1.052      ;
; 0.835 ; uart_TX:TX|PRSCL[7]   ; uart_TX:TX|PRSCL[8]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 1.054      ;
; 0.835 ; uart_RX:RX|PRSCL[5]   ; uart_RX:RX|PRSCL[6]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 1.054      ;
; 0.839 ; uart_TX:TX|PRSCL[1]   ; uart_TX:TX|PRSCL[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 1.058      ;
; 0.839 ; uart_TX:TX|PRSCL[3]   ; uart_TX:TX|PRSCL[4]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 1.058      ;
; 0.839 ; uart_RX:RX|PRSCL[1]   ; uart_RX:RX|PRSCL[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 1.058      ;
; 0.841 ; uart_RX:RX|PRSCL[3]   ; uart_RX:RX|PRSCL[4]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 1.060      ;
; 0.847 ; uart_TX:TX|PRSCL[6]   ; uart_TX:TX|PRSCL[7]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 1.066      ;
; 0.849 ; uart_RX:RX|PRSCL[6]   ; uart_RX:RX|PRSCL[7]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; uart_TX:TX|PRSCL[6]   ; uart_TX:TX|PRSCL[8]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 1.068      ;
; 0.851 ; uart_RX:RX|PRSCL[6]   ; uart_RX:RX|PRSCL[8]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 1.070      ;
; 0.853 ; uart_TX:TX|PRSCL[0]   ; uart_TX:TX|PRSCL[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 1.072      ;
; 0.855 ; uart_TX:TX|PRSCL[2]   ; uart_TX:TX|PRSCL[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 1.074      ;
+-------+-----------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                              ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 404.69 MHz ; 404.69 MHz      ; 74161:clk_prsclr|f74161:sub|110 ;                                                               ;
; 661.81 MHz ; 250.0 MHz       ; CLOCK_50                        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; 74161:clk_prsclr|f74161:sub|110 ; -1.471 ; -53.934       ;
; CLOCK_50                        ; -0.511 ; -0.511        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; CLOCK_50                        ; 0.217 ; 0.000         ;
; 74161:clk_prsclr|f74161:sub|110 ; 0.297 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -3.000 ; -7.000        ;
; 74161:clk_prsclr|f74161:sub|110 ; -1.000 ; -56.000       ;
+---------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: '74161:clk_prsclr|f74161:sub|110'                                                                                                   ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.471 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 2.082      ;
; -1.471 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 2.082      ;
; -1.471 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 2.082      ;
; -1.471 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 2.082      ;
; -1.471 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 2.082      ;
; -1.471 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 2.082      ;
; -1.471 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 2.082      ;
; -1.471 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 2.082      ;
; -1.411 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.354      ;
; -1.411 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.354      ;
; -1.411 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.354      ;
; -1.411 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.354      ;
; -1.411 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.354      ;
; -1.411 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.354      ;
; -1.411 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.354      ;
; -1.411 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.354      ;
; -1.408 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.051     ; 2.352      ;
; -1.345 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.956      ;
; -1.345 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.956      ;
; -1.345 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.956      ;
; -1.345 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.956      ;
; -1.345 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.956      ;
; -1.345 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.956      ;
; -1.345 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.956      ;
; -1.345 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.956      ;
; -1.272 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.883      ;
; -1.272 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.883      ;
; -1.272 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.883      ;
; -1.272 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.883      ;
; -1.272 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.883      ;
; -1.272 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.883      ;
; -1.272 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.883      ;
; -1.272 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.883      ;
; -1.263 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.206      ;
; -1.263 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.206      ;
; -1.263 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.206      ;
; -1.263 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.206      ;
; -1.263 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.206      ;
; -1.263 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.206      ;
; -1.263 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.206      ;
; -1.263 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.206      ;
; -1.260 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.051     ; 2.204      ;
; -1.204 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.815      ;
; -1.204 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.815      ;
; -1.204 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.815      ;
; -1.204 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.815      ;
; -1.204 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.815      ;
; -1.204 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.815      ;
; -1.204 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.815      ;
; -1.204 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.384     ; 1.815      ;
; -1.178 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.056     ; 2.117      ;
; -1.178 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[4] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.056     ; 2.117      ;
; -1.178 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.056     ; 2.117      ;
; -1.178 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.056     ; 2.117      ;
; -1.178 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.056     ; 2.117      ;
; -1.178 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[6] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.056     ; 2.117      ;
; -1.178 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[5] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.056     ; 2.117      ;
; -1.178 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[7] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.056     ; 2.117      ;
; -1.178 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[8] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.056     ; 2.117      ;
; -1.168 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.057     ; 2.106      ;
; -1.168 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.057     ; 2.106      ;
; -1.168 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.057     ; 2.106      ;
; -1.168 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.057     ; 2.106      ;
; -1.168 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.057     ; 2.106      ;
; -1.168 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.057     ; 2.106      ;
; -1.168 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.057     ; 2.106      ;
; -1.168 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.057     ; 2.106      ;
; -1.146 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.051     ; 2.090      ;
; -1.143 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.383     ; 1.755      ;
; -1.141 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.051     ; 2.085      ;
; -1.121 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.064      ;
; -1.121 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.064      ;
; -1.121 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.064      ;
; -1.121 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.064      ;
; -1.121 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.064      ;
; -1.121 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.064      ;
; -1.121 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.064      ;
; -1.121 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.064      ;
; -1.118 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.051     ; 2.062      ;
; -1.101 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.044      ;
; -1.101 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.044      ;
; -1.101 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.044      ;
; -1.101 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.044      ;
; -1.101 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.044      ;
; -1.101 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.044      ;
; -1.101 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.044      ;
; -1.101 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.044      ;
; -1.099 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; 0.263      ; 2.357      ;
; -1.095 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|INDEX[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; 0.263      ; 2.353      ;
; -1.095 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; 0.263      ; 2.353      ;
; -1.068 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.011      ;
; -1.068 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.011      ;
; -1.068 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.011      ;
; -1.068 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.011      ;
; -1.068 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.011      ;
; -1.068 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.011      ;
; -1.068 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.011      ;
; -1.068 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.052     ; 2.011      ;
; -1.063 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|PRSCL[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.388     ; 1.670      ;
; -1.063 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|PRSCL[4] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.388     ; 1.670      ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                              ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.511 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.039     ; 1.487      ;
; -0.426 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.039     ; 1.402      ;
; -0.425 ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.039     ; 1.401      ;
; -0.197 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; 0.500        ; 1.382      ; 2.244      ;
; 0.003  ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.039     ; 0.973      ;
; 0.207  ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.039     ; 0.769      ;
; 0.207  ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.039     ; 0.769      ;
; 0.332  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; 1.000        ; 1.382      ; 2.215      ;
; 0.398  ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|9   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.034     ; 0.583      ;
; 0.398  ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.034     ; 0.583      ;
; 0.398  ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.034     ; 0.583      ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                              ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.217 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; 0.000        ; 1.436      ; 2.007      ;
; 0.333 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.034      ; 0.511      ;
; 0.341 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|9   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.034      ; 0.519      ;
; 0.508 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.039      ; 0.691      ;
; 0.510 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.039      ; 0.693      ;
; 0.663 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.039      ; 0.846      ;
; 0.704 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; -0.500       ; 1.436      ; 1.994      ;
; 0.997 ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.039      ; 1.180      ;
; 1.047 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.039      ; 1.230      ;
; 1.098 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.039      ; 1.281      ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: '74161:clk_prsclr|f74161:sub|110'                                                                                                       ;
+-------+-----------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.297 ; uart_RX:RX|DATAFLL[2] ; uart_RX:RX|DATAFLL[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.070      ; 0.511      ;
; 0.298 ; uart_RX:RX|DATAFLL[6] ; uart_RX:RX|DATAFLL[6] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_RX:RX|DATAFLL[7] ; uart_RX:RX|DATAFLL[7] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_RX:RX|DATAFLL[5] ; uart_RX:RX|DATAFLL[5] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_RX:RX|DATAFLL[4] ; uart_RX:RX|DATAFLL[4] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_RX:RX|DATAFLL[3] ; uart_RX:RX|DATAFLL[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_RX:RX|DATAFLL[8] ; uart_RX:RX|DATAFLL[8] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_RX:RX|DATAFLL[1] ; uart_RX:RX|DATAFLL[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_RX:RX|DATAFLL[9] ; uart_RX:RX|DATAFLL[9] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_RX:RX|DATAFLL[0] ; uart_RX:RX|DATAFLL[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_TX:TX|INDEX[3]   ; uart_TX:TX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_TX:TX|INDEX[2]   ; uart_TX:TX|INDEX[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_TX:TX|INDEX[1]   ; uart_TX:TX|INDEX[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_RX:RX|BUSY       ; uart_RX:RX|BUSY       ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_RX:RX|INDEX[3]   ; uart_RX:RX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_RX:RX|INDEX[1]   ; uart_RX:RX|INDEX[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_RX:RX|INDEX[2]   ; uart_RX:RX|INDEX[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_RX:RX|RX_FLG     ; uart_RX:RX|RX_FLG     ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.511      ;
; 0.306 ; uart_TX:TX|INDEX[0]   ; uart_TX:TX|INDEX[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.519      ;
; 0.311 ; uart_TX:TX|TX_FLG     ; uart_TX:TX|TX_FLG     ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|INDEX[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.511      ;
; 0.335 ; uart_TX:TX|PRSCL[8]   ; uart_TX:TX|PRSCL[8]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.535      ;
; 0.341 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|INDEX[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.383      ; 0.868      ;
; 0.354 ; uart_TX:TX|INDEX[0]   ; uart_TX:TX|INDEX[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.567      ;
; 0.355 ; uart_TX:TX|INDEX[0]   ; uart_TX:TX|INDEX[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.568      ;
; 0.358 ; uart_TX:TX|INDEX[0]   ; uart_TX:TX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.571      ;
; 0.364 ; uart_TX:TX|INDEX[3]   ; uart_TX:TX|INDEX[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.577      ;
; 0.422 ; uart_TX:TX|INDEX[2]   ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.635      ;
; 0.435 ; uart_TX:TX|DATAFLL[7] ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.382      ; 0.961      ;
; 0.496 ; uart_RX:RX|PRSCL[4]   ; uart_RX:RX|BUSY       ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.383      ; 1.023      ;
; 0.499 ; uart_RX:RX|INDEX[1]   ; uart_RX:RX|DATAFLL[7] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.712      ;
; 0.501 ; uart_TX:TX|PRSCL[6]   ; uart_TX:TX|PRSCL[6]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.701      ;
; 0.501 ; uart_TX:TX|PRSCL[5]   ; uart_TX:TX|PRSCL[5]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.701      ;
; 0.502 ; uart_TX:TX|INDEX[2]   ; uart_TX:TX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.715      ;
; 0.503 ; uart_TX:TX|PRSCL[7]   ; uart_TX:TX|PRSCL[7]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.703      ;
; 0.503 ; uart_RX:RX|PRSCL[5]   ; uart_RX:RX|PRSCL[5]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.703      ;
; 0.505 ; uart_TX:TX|PRSCL[1]   ; uart_TX:TX|PRSCL[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.705      ;
; 0.505 ; uart_RX:RX|PRSCL[6]   ; uart_RX:RX|PRSCL[6]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.705      ;
; 0.506 ; uart_TX:TX|PRSCL[3]   ; uart_TX:TX|PRSCL[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.706      ;
; 0.506 ; uart_RX:RX|PRSCL[1]   ; uart_RX:RX|PRSCL[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.706      ;
; 0.508 ; uart_TX:TX|PRSCL[2]   ; uart_TX:TX|PRSCL[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.708      ;
; 0.508 ; uart_RX:RX|PRSCL[3]   ; uart_RX:RX|PRSCL[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.708      ;
; 0.520 ; uart_TX:TX|DATAFLL[1] ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.382      ; 1.046      ;
; 0.521 ; uart_TX:TX|INDEX[2]   ; uart_TX:TX|INDEX[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.734      ;
; 0.523 ; uart_TX:TX|PRSCL[0]   ; uart_TX:TX|PRSCL[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.723      ;
; 0.524 ; uart_RX:RX|PRSCL[0]   ; uart_RX:RX|PRSCL[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.724      ;
; 0.526 ; uart_TX:TX|PRSCL[4]   ; uart_TX:TX|PRSCL[4]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.726      ;
; 0.526 ; uart_RX:RX|PRSCL[4]   ; uart_RX:RX|PRSCL[4]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.726      ;
; 0.533 ; uart_TX:TX|INDEX[1]   ; uart_TX:TX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.746      ;
; 0.534 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[9] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.383      ; 1.061      ;
; 0.544 ; uart_TX:TX|INDEX[1]   ; uart_TX:TX|INDEX[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.757      ;
; 0.546 ; uart_TX:TX|INDEX[1]   ; uart_TX:TX|INDEX[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.759      ;
; 0.550 ; uart_TX:TX|INDEX[3]   ; uart_TX:TX|INDEX[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.763      ;
; 0.550 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[8] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.383      ; 1.077      ;
; 0.552 ; uart_TX:TX|INDEX[3]   ; uart_TX:TX|INDEX[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.765      ;
; 0.555 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[6] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.383      ; 1.082      ;
; 0.556 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[4] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.383      ; 1.083      ;
; 0.571 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[5] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.383      ; 1.098      ;
; 0.584 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.383      ; 1.111      ;
; 0.585 ; uart_RX:RX|PRSCL[1]   ; uart_RX:RX|BUSY       ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.383      ; 1.112      ;
; 0.606 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[7] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.383      ; 1.133      ;
; 0.610 ; uart_TX:TX|DATAFLL[2] ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.382      ; 1.136      ;
; 0.637 ; uart_TX:TX|INDEX[3]   ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.850      ;
; 0.643 ; uart_RX:RX|PRSCL[2]   ; uart_RX:RX|PRSCL[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.843      ;
; 0.645 ; uart_RX:RX|PRSCL[7]   ; uart_RX:RX|PRSCL[7]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.845      ;
; 0.665 ; uart_RX:RX|PRSCL[8]   ; uart_RX:RX|PRSCL[8]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.865      ;
; 0.670 ; uart_RX:RX|DATA[4]    ; uart_TX:TX|DATAFLL[5] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.053      ; 0.867      ;
; 0.678 ; uart_RX:RX|DATA[7]    ; uart_TX:TX|DATAFLL[8] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.053      ; 0.875      ;
; 0.686 ; uart_RX:RX|DATAFLL[9] ; uart_RX:RX|DATA[5]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.259     ; 0.571      ;
; 0.686 ; uart_RX:RX|DATAFLL[9] ; uart_RX:RX|DATA[2]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.259     ; 0.571      ;
; 0.687 ; uart_RX:RX|PRSCL[0]   ; uart_RX:RX|BUSY       ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.383      ; 1.214      ;
; 0.688 ; uart_RX:RX|DATAFLL[9] ; uart_RX:RX|DATA[7]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.259     ; 0.573      ;
; 0.690 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.385      ; 1.219      ;
; 0.694 ; uart_RX:RX|DATAFLL[9] ; uart_RX:RX|DATA[3]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.259     ; 0.579      ;
; 0.697 ; uart_RX:RX|DATAFLL[9] ; uart_RX:RX|DATA[4]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.259     ; 0.582      ;
; 0.697 ; uart_RX:RX|DATA[2]    ; uart_TX:TX|DATAFLL[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.053      ; 0.894      ;
; 0.703 ; uart_TX:TX|DATAFLL[4] ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.382      ; 1.229      ;
; 0.706 ; uart_RX:RX|PRSCL[6]   ; uart_RX:RX|BUSY       ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.383      ; 1.233      ;
; 0.728 ; uart_TX:TX|DATAFLL[8] ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.382      ; 1.254      ;
; 0.733 ; uart_RX:RX|RX_FLG     ; uart_RX:RX|BUSY       ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.064      ; 0.941      ;
; 0.737 ; uart_RX:RX|RX_FLG     ; uart_RX:RX|INDEX[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.950      ;
; 0.744 ; uart_RX:RX|RX_FLG     ; uart_RX:RX|INDEX[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.957      ;
; 0.745 ; uart_RX:RX|RX_FLG     ; uart_RX:RX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.069      ; 0.958      ;
; 0.745 ; uart_TX:TX|PRSCL[5]   ; uart_TX:TX|PRSCL[6]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.945      ;
; 0.745 ; uart_RX:RX|DATAFLL[5] ; uart_RX:RX|DATA[4]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.259     ; 0.630      ;
; 0.746 ; uart_RX:RX|DATAFLL[6] ; uart_RX:RX|DATA[5]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.259     ; 0.631      ;
; 0.746 ; uart_RX:RX|DATAFLL[8] ; uart_RX:RX|DATA[7]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.259     ; 0.631      ;
; 0.746 ; uart_RX:RX|DATAFLL[4] ; uart_RX:RX|DATA[3]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.259     ; 0.631      ;
; 0.748 ; uart_TX:TX|PRSCL[7]   ; uart_TX:TX|PRSCL[8]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.948      ;
; 0.748 ; uart_RX:RX|PRSCL[5]   ; uart_RX:RX|PRSCL[6]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.948      ;
; 0.750 ; uart_TX:TX|PRSCL[1]   ; uart_TX:TX|PRSCL[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.950      ;
; 0.750 ; uart_TX:TX|PRSCL[6]   ; uart_TX:TX|PRSCL[7]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.950      ;
; 0.750 ; uart_TX:TX|PRSCL[3]   ; uart_TX:TX|PRSCL[4]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.950      ;
; 0.750 ; uart_RX:RX|PRSCL[1]   ; uart_RX:RX|PRSCL[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.950      ;
; 0.752 ; uart_RX:RX|PRSCL[3]   ; uart_RX:RX|PRSCL[4]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.952      ;
; 0.754 ; uart_RX:RX|PRSCL[6]   ; uart_RX:RX|PRSCL[7]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.954      ;
; 0.756 ; uart_TX:TX|PRSCL[0]   ; uart_TX:TX|PRSCL[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.956      ;
; 0.757 ; uart_TX:TX|PRSCL[2]   ; uart_TX:TX|PRSCL[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.957      ;
; 0.757 ; uart_RX:RX|PRSCL[0]   ; uart_RX:RX|PRSCL[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.957      ;
; 0.757 ; uart_TX:TX|PRSCL[6]   ; uart_TX:TX|PRSCL[8]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.957      ;
+-------+-----------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; 74161:clk_prsclr|f74161:sub|110 ; -0.503 ; -11.764       ;
; CLOCK_50                        ; -0.111 ; -0.111        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; CLOCK_50                        ; 0.148 ; 0.000         ;
; 74161:clk_prsclr|f74161:sub|110 ; 0.178 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -3.000 ; -8.015        ;
; 74161:clk_prsclr|f74161:sub|110 ; -1.000 ; -56.000       ;
+---------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: '74161:clk_prsclr|f74161:sub|110'                                                                                                   ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.503 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.256      ;
; -0.503 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.256      ;
; -0.503 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.256      ;
; -0.503 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.256      ;
; -0.503 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.256      ;
; -0.503 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.256      ;
; -0.503 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.256      ;
; -0.503 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.256      ;
; -0.482 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.032     ; 1.437      ;
; -0.480 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.434      ;
; -0.480 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.434      ;
; -0.480 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.434      ;
; -0.480 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.434      ;
; -0.480 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.434      ;
; -0.480 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.434      ;
; -0.480 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.434      ;
; -0.480 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.434      ;
; -0.408 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.161      ;
; -0.408 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.161      ;
; -0.408 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.161      ;
; -0.408 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.161      ;
; -0.408 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.161      ;
; -0.408 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.161      ;
; -0.408 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.161      ;
; -0.408 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.161      ;
; -0.393 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.032     ; 1.348      ;
; -0.391 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.345      ;
; -0.391 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.345      ;
; -0.391 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.345      ;
; -0.391 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.345      ;
; -0.391 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.345      ;
; -0.391 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.345      ;
; -0.391 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.345      ;
; -0.391 ; uart_RX:RX|PRSCL[7] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.345      ;
; -0.369 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.122      ;
; -0.369 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.122      ;
; -0.369 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.122      ;
; -0.369 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.122      ;
; -0.369 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.122      ;
; -0.369 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.122      ;
; -0.369 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.122      ;
; -0.369 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.234     ; 1.122      ;
; -0.366 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.032     ; 1.321      ;
; -0.364 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.032     ; 1.319      ;
; -0.361 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.235     ; 1.113      ;
; -0.361 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.235     ; 1.113      ;
; -0.361 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.235     ; 1.113      ;
; -0.361 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.235     ; 1.113      ;
; -0.361 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.235     ; 1.113      ;
; -0.361 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.235     ; 1.113      ;
; -0.361 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.235     ; 1.113      ;
; -0.361 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.235     ; 1.113      ;
; -0.337 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[4] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[6] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[5] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[7] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|PRSCL[8] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.288      ;
; -0.323 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.273      ;
; -0.323 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.273      ;
; -0.323 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.273      ;
; -0.323 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.273      ;
; -0.323 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.273      ;
; -0.323 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.273      ;
; -0.323 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.273      ;
; -0.323 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.273      ;
; -0.317 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.233     ; 1.071      ;
; -0.300 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.032     ; 1.255      ;
; -0.299 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; 0.157      ; 1.443      ;
; -0.298 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.252      ;
; -0.298 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.252      ;
; -0.298 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.252      ;
; -0.298 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.252      ;
; -0.298 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.252      ;
; -0.298 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.252      ;
; -0.298 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.252      ;
; -0.298 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.252      ;
; -0.294 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|INDEX[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; 0.157      ; 1.438      ;
; -0.294 ; uart_RX:RX|PRSCL[8] ; uart_RX:RX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; 0.157      ; 1.438      ;
; -0.294 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.248      ;
; -0.294 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.248      ;
; -0.294 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.248      ;
; -0.294 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.248      ;
; -0.294 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.248      ;
; -0.294 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.248      ;
; -0.294 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.248      ;
; -0.294 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.248      ;
; -0.292 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.246      ;
; -0.292 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.246      ;
; -0.292 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.246      ;
; -0.292 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.246      ;
; -0.292 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.246      ;
; -0.292 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.246      ;
; -0.292 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.246      ;
; -0.292 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.033     ; 1.246      ;
; -0.280 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|PRSCL[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.238     ; 1.029      ;
; -0.280 ; uart_RX:RX|RX_FLG   ; uart_RX:RX|PRSCL[4] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.238     ; 1.029      ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                              ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.111 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; 0.500        ; 0.763      ; 1.456      ;
; 0.058  ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.026     ; 0.923      ;
; 0.096  ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.026     ; 0.885      ;
; 0.111  ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.026     ; 0.870      ;
; 0.375  ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.026     ; 0.606      ;
; 0.507  ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.026     ; 0.474      ;
; 0.508  ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.026     ; 0.473      ;
; 0.513  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; 1.000        ; 0.763      ; 1.332      ;
; 0.626  ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|9   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.022     ; 0.359      ;
; 0.626  ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.022     ; 0.359      ;
; 0.626  ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.022     ; 0.359      ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                              ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.148 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; 0.000        ; 0.799      ; 1.166      ;
; 0.201 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.022      ; 0.307      ;
; 0.208 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|9   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.022      ; 0.314      ;
; 0.290 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.026      ; 0.400      ;
; 0.291 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.026      ; 0.401      ;
; 0.389 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.026      ; 0.499      ;
; 0.588 ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.026      ; 0.698      ;
; 0.607 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.026      ; 0.717      ;
; 0.643 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.026      ; 0.753      ;
; 0.772 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; -0.500       ; 0.799      ; 1.290      ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: '74161:clk_prsclr|f74161:sub|110'                                                                                                       ;
+-------+-----------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.178 ; uart_RX:RX|DATAFLL[6] ; uart_RX:RX|DATAFLL[6] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_RX:RX|DATAFLL[5] ; uart_RX:RX|DATAFLL[5] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_RX:RX|DATAFLL[4] ; uart_RX:RX|DATAFLL[4] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_RX:RX|DATAFLL[8] ; uart_RX:RX|DATAFLL[8] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_RX:RX|DATAFLL[9] ; uart_RX:RX|DATAFLL[9] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_TX:TX|INDEX[3]   ; uart_TX:TX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_TX:TX|INDEX[2]   ; uart_TX:TX|INDEX[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_TX:TX|INDEX[1]   ; uart_TX:TX|INDEX[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_RX:RX|RX_FLG     ; uart_RX:RX|RX_FLG     ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; uart_RX:RX|DATAFLL[7] ; uart_RX:RX|DATAFLL[7] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_RX:RX|DATAFLL[3] ; uart_RX:RX|DATAFLL[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_RX:RX|DATAFLL[2] ; uart_RX:RX|DATAFLL[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_RX:RX|DATAFLL[1] ; uart_RX:RX|DATAFLL[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_RX:RX|DATAFLL[0] ; uart_RX:RX|DATAFLL[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_RX:RX|BUSY       ; uart_RX:RX|BUSY       ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_RX:RX|INDEX[3]   ; uart_RX:RX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_RX:RX|INDEX[1]   ; uart_RX:RX|INDEX[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_RX:RX|INDEX[2]   ; uart_RX:RX|INDEX[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.044      ; 0.307      ;
; 0.185 ; uart_TX:TX|INDEX[0]   ; uart_TX:TX|INDEX[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; uart_TX:TX|TX_FLG     ; uart_TX:TX|TX_FLG     ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|INDEX[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.307      ;
; 0.191 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|INDEX[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.233      ; 0.508      ;
; 0.197 ; uart_TX:TX|PRSCL[8]   ; uart_TX:TX|PRSCL[8]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.318      ;
; 0.207 ; uart_TX:TX|INDEX[0]   ; uart_TX:TX|INDEX[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.336      ;
; 0.209 ; uart_TX:TX|INDEX[0]   ; uart_TX:TX|INDEX[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.338      ;
; 0.212 ; uart_TX:TX|INDEX[0]   ; uart_TX:TX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.341      ;
; 0.226 ; uart_TX:TX|INDEX[3]   ; uart_TX:TX|INDEX[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.355      ;
; 0.255 ; uart_TX:TX|DATAFLL[7] ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.233      ; 0.572      ;
; 0.256 ; uart_TX:TX|INDEX[2]   ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.385      ;
; 0.289 ; uart_RX:RX|INDEX[1]   ; uart_RX:RX|DATAFLL[7] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.044      ; 0.417      ;
; 0.298 ; uart_TX:TX|PRSCL[6]   ; uart_TX:TX|PRSCL[6]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_TX:TX|PRSCL[5]   ; uart_TX:TX|PRSCL[5]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; uart_TX:TX|PRSCL[7]   ; uart_TX:TX|PRSCL[7]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; uart_RX:RX|PRSCL[6]   ; uart_RX:RX|PRSCL[6]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; uart_RX:RX|PRSCL[5]   ; uart_RX:RX|PRSCL[5]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; uart_TX:TX|PRSCL[1]   ; uart_TX:TX|PRSCL[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.422      ;
; 0.302 ; uart_TX:TX|PRSCL[3]   ; uart_TX:TX|PRSCL[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; uart_TX:TX|INDEX[2]   ; uart_TX:TX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.431      ;
; 0.303 ; uart_TX:TX|PRSCL[2]   ; uart_TX:TX|PRSCL[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart_RX:RX|PRSCL[1]   ; uart_RX:RX|PRSCL[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; uart_RX:RX|PRSCL[3]   ; uart_RX:RX|PRSCL[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[9] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.234      ; 0.621      ;
; 0.303 ; uart_TX:TX|DATAFLL[1] ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.233      ; 0.620      ;
; 0.304 ; uart_RX:RX|PRSCL[4]   ; uart_RX:RX|BUSY       ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.233      ; 0.621      ;
; 0.311 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[8] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.234      ; 0.629      ;
; 0.312 ; uart_TX:TX|PRSCL[0]   ; uart_TX:TX|PRSCL[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.433      ;
; 0.313 ; uart_TX:TX|INDEX[2]   ; uart_TX:TX|INDEX[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.442      ;
; 0.315 ; uart_RX:RX|PRSCL[4]   ; uart_RX:RX|PRSCL[4]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; uart_TX:TX|PRSCL[4]   ; uart_TX:TX|PRSCL[4]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; uart_RX:RX|PRSCL[0]   ; uart_RX:RX|PRSCL[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.436      ;
; 0.324 ; uart_TX:TX|INDEX[1]   ; uart_TX:TX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.453      ;
; 0.328 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[5] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.234      ; 0.646      ;
; 0.328 ; uart_TX:TX|INDEX[1]   ; uart_TX:TX|INDEX[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.457      ;
; 0.331 ; uart_TX:TX|INDEX[1]   ; uart_TX:TX|INDEX[0]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.460      ;
; 0.334 ; uart_TX:TX|INDEX[3]   ; uart_TX:TX|INDEX[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.463      ;
; 0.335 ; uart_TX:TX|INDEX[3]   ; uart_TX:TX|INDEX[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.464      ;
; 0.349 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.233      ; 0.666      ;
; 0.356 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[6] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.234      ; 0.674      ;
; 0.356 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[4] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.234      ; 0.674      ;
; 0.360 ; uart_TX:TX|DATAFLL[2] ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.233      ; 0.677      ;
; 0.363 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[7] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.233      ; 0.680      ;
; 0.364 ; uart_RX:RX|PRSCL[1]   ; uart_RX:RX|BUSY       ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.233      ; 0.681      ;
; 0.368 ; uart_TX:TX|INDEX[3]   ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.045      ; 0.497      ;
; 0.372 ; uart_RX:RX|PRSCL[2]   ; uart_RX:RX|PRSCL[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.492      ;
; 0.372 ; uart_RX:RX|PRSCL[7]   ; uart_RX:RX|PRSCL[7]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.492      ;
; 0.385 ; uart_RX:RX|DATA[4]    ; uart_TX:TX|DATAFLL[5] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.034      ; 0.503      ;
; 0.387 ; uart_RX:RX|DATA[7]    ; uart_TX:TX|DATAFLL[8] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.034      ; 0.505      ;
; 0.393 ; uart_RX:RX|PRSCL[8]   ; uart_RX:RX|PRSCL[8]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.513      ;
; 0.393 ; uart_RX:RX|PRSCL[0]   ; uart_RX:RX|BUSY       ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.233      ; 0.710      ;
; 0.401 ; uart_RX:RX|DATA[2]    ; uart_TX:TX|DATAFLL[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.034      ; 0.519      ;
; 0.402 ; uart_RX:RX|INDEX[0]   ; uart_RX:RX|DATAFLL[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.234      ; 0.720      ;
; 0.409 ; uart_TX:TX|DATAFLL[4] ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.233      ; 0.726      ;
; 0.414 ; uart_RX:RX|DATAFLL[9] ; uart_RX:RX|DATA[3]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.154     ; 0.344      ;
; 0.415 ; uart_RX:RX|DATAFLL[9] ; uart_RX:RX|DATA[5]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.154     ; 0.345      ;
; 0.415 ; uart_RX:RX|DATAFLL[9] ; uart_RX:RX|DATA[4]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.154     ; 0.345      ;
; 0.416 ; uart_RX:RX|DATAFLL[9] ; uart_RX:RX|DATA[2]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.154     ; 0.346      ;
; 0.419 ; uart_RX:RX|DATAFLL[9] ; uart_RX:RX|DATA[7]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.154     ; 0.349      ;
; 0.430 ; uart_RX:RX|RX_FLG     ; uart_RX:RX|INDEX[1]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.044      ; 0.558      ;
; 0.432 ; uart_TX:TX|DATAFLL[8] ; uart_TX:TX|TX_LINE    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.233      ; 0.749      ;
; 0.434 ; uart_RX:RX|RX_FLG     ; uart_RX:RX|BUSY       ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.040      ; 0.558      ;
; 0.434 ; uart_RX:RX|PRSCL[6]   ; uart_RX:RX|BUSY       ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.233      ; 0.751      ;
; 0.437 ; uart_RX:RX|RX_FLG     ; uart_RX:RX|INDEX[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.044      ; 0.565      ;
; 0.438 ; uart_RX:RX|RX_FLG     ; uart_RX:RX|INDEX[3]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.044      ; 0.566      ;
; 0.443 ; uart_RX:RX|DATAFLL[6] ; uart_RX:RX|DATA[5]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.154     ; 0.373      ;
; 0.443 ; uart_RX:RX|DATAFLL[5] ; uart_RX:RX|DATA[4]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.154     ; 0.373      ;
; 0.444 ; uart_RX:RX|DATAFLL[8] ; uart_RX:RX|DATA[7]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.154     ; 0.374      ;
; 0.445 ; uart_RX:RX|DATAFLL[4] ; uart_RX:RX|DATA[3]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.154     ; 0.375      ;
; 0.447 ; uart_TX:TX|PRSCL[5]   ; uart_TX:TX|PRSCL[6]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; uart_TX:TX|PRSCL[7]   ; uart_TX:TX|PRSCL[8]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.569      ;
; 0.449 ; uart_RX:RX|PRSCL[5]   ; uart_RX:RX|PRSCL[6]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.569      ;
; 0.450 ; uart_TX:TX|PRSCL[1]   ; uart_TX:TX|PRSCL[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.571      ;
; 0.451 ; uart_TX:TX|PRSCL[3]   ; uart_TX:TX|PRSCL[4]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; uart_RX:RX|PRSCL[3]   ; uart_RX:RX|PRSCL[4]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; uart_RX:RX|PRSCL[1]   ; uart_RX:RX|PRSCL[2]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.572      ;
; 0.456 ; uart_TX:TX|PRSCL[6]   ; uart_TX:TX|PRSCL[7]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; uart_RX:RX|DATA[5]    ; uart_TX:TX|DATAFLL[6] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.034      ; 0.575      ;
; 0.458 ; uart_RX:RX|DATA[6]    ; uart_TX:TX|DATAFLL[7] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.034      ; 0.576      ;
; 0.458 ; uart_RX:RX|DATAFLL[7] ; uart_RX:RX|DATA[6]    ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; -0.154     ; 0.388      ;
; 0.458 ; uart_RX:RX|PRSCL[6]   ; uart_RX:RX|PRSCL[7]   ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; uart_RX:RX|PRSCL[3]   ; uart_RX:RX|BUSY       ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.233      ; 0.775      ;
+-------+-----------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+----------------------------------+---------+-------+----------+---------+---------------------+
; Clock                            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -1.732  ; 0.148 ; N/A      ; N/A     ; -3.000              ;
;  74161:clk_prsclr|f74161:sub|110 ; -1.732  ; 0.178 ; N/A      ; N/A     ; -1.000              ;
;  CLOCK_50                        ; -0.693  ; 0.148 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                  ; -66.714 ; 0.0   ; 0.0      ; 0.0     ; -64.015             ;
;  74161:clk_prsclr|f74161:sub|110 ; -65.899 ; 0.000 ; N/A      ; N/A     ; -56.000             ;
;  CLOCK_50                        ; -0.815  ; 0.000 ; N/A      ; N/A     ; -8.015              ;
+----------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; UART_TXD      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; start_led     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_clk       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; start_led     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; start_led     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; start_led     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 700      ; 0        ; 0        ; 0        ;
; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 9        ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 700      ; 0        ; 0        ; 0        ;
; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 9        ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------+
; Clock Status Summary                                                                   ;
+---------------------------------+---------------------------------+------+-------------+
; Target                          ; Clock                           ; Type ; Status      ;
+---------------------------------+---------------------------------+------+-------------+
; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; Base ; Constrained ;
; CLOCK_50                        ; CLOCK_50                        ; Base ; Constrained ;
+---------------------------------+---------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RXD   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; UART_TXD    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start_led   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RXD   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; UART_TXD    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start_led   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition
    Info: Processing started: Tue Feb  7 13:53:17 2023
Info: Command: quartus_sta Image_Filter_tool -c Image_Filter_Tool
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Image_Filter_Tool.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name 74161:clk_prsclr|f74161:sub|110 74161:clk_prsclr|f74161:sub|110
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.732
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.732             -65.899 74161:clk_prsclr|f74161:sub|110 
    Info (332119):    -0.693              -0.815 CLOCK_50 
Info (332146): Worst-case hold slack is 0.234
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.234               0.000 CLOCK_50 
    Info (332119):     0.343               0.000 74161:clk_prsclr|f74161:sub|110 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -7.000 CLOCK_50 
    Info (332119):    -1.000             -56.000 74161:clk_prsclr|f74161:sub|110 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.471
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.471             -53.934 74161:clk_prsclr|f74161:sub|110 
    Info (332119):    -0.511              -0.511 CLOCK_50 
Info (332146): Worst-case hold slack is 0.217
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.217               0.000 CLOCK_50 
    Info (332119):     0.297               0.000 74161:clk_prsclr|f74161:sub|110 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -7.000 CLOCK_50 
    Info (332119):    -1.000             -56.000 74161:clk_prsclr|f74161:sub|110 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.503
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.503             -11.764 74161:clk_prsclr|f74161:sub|110 
    Info (332119):    -0.111              -0.111 CLOCK_50 
Info (332146): Worst-case hold slack is 0.148
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.148               0.000 CLOCK_50 
    Info (332119):     0.178               0.000 74161:clk_prsclr|f74161:sub|110 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -8.015 CLOCK_50 
    Info (332119):    -1.000             -56.000 74161:clk_prsclr|f74161:sub|110 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4786 megabytes
    Info: Processing ended: Tue Feb  7 13:53:20 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


