`timescale 1 ns / 1 ps

// Activate DEBUG modes
// `define FISMOS_DEBUG_STATIC_INTERRUPT_TO_FISMOS
`define FISMOS_TB_TRIGGER_INTERRUPT_TO_FISMOS
// `define FISMOS_DEBUG_STATIC_INTERRUPT_TO_LINUX
`define FISMOS_DEBUG_PRELOAD_INPUTMEMORY
// `define DEBUG

// FISMOS
// `define FISMOS_SPLIT_AXI_CLK_INPUT 
`define FISMOS_SET_CPU_MEM_SIZE_KBYTE 10
`define AXI_SLAVE_INTERFACE_ACTIVATE

// Memory
`define FISMOS_CPU_MEM_HIGH_ADDRESS 32'h0300_0000
`define FISMOS_OUT32BIT_ADDRESS 32'h0400_0000
`define FISMOS_CONTROL_REGISTER_ADDRESS 32'hff00_0000
`define FISMOS_STATUS_REGISTER_ADDRESS 32'hff00_0004
`define FISMOS_EXCHANGE_BUFFER_BASE_ADDRESS 32'hff00_0008
`define FISMOS_STACK_ADDRESS 32'h0004_0000

// PicoRV32
`define FISMOS_ENABLE_INTERRUPT 1
`define FISMOS_MASKED_IRQ 32'hffff_fffe
`define FISMOS_LATCHED_IRQ 32'h0000_0001

// Shared Memory
`define FISMOS_SET_AXI_ADDR_WIDTH 7
`define FISMOS_SET_AXI_DATA_WIDTH 32

`define FISMOS_CONTROL_REGISTER_OFFSET 32'h0000_0000
`define FISMOS_STATUS_REGISTER_OFFSET 32'h0000_0004
`define FISMOS_EXCHANGE_BUFFER_OFFSET 32'h0000_0008
