# üìë Problema 3: Filtro Detector de Bordas com FPGA (DE1-SoC)

<div align="center">
  Docente: Wild Freitas
</div>

<div align="center">
  Discentes: Gabriel Ribeiro Souza & Lyrton Marcell & Israel Oliveira
</div>

<div align="center">
  Universidade Estadual de Feira de Santana (UEFS) - Bahia
</div>

<div align="center">
  Endere√ßo: Av. Transnordestina, S/N - Bairro: Novo Horizonte - CEP: 44036-900
</div>

## 1. Introdu√ß√£o

Filtros detectores de borda s√£o t√©cnicas fundamentais no processamento digital de imagens, permitindo identificar transi√ß√µes abruptas de intensidade que correspondem aos contornos e limites dos objetos presentes em uma imagem. Este projeto tem como objetivo aplicar filtros de borda sobre imagens utilizando a plataforma DE1-SoC, com o processamento das opera√ß√µes de convolu√ß√£o acelerado via FPGA, a partir de um coprocessador especializado desenvolvido previamente.

---

## 2. Objetivos

### 2.1 Objetivo Geral

Implementar um sistema embarcado que aplica filtros detectores de bordas a imagens no formato 320√ó240 pixels, utilizando a DE1-SoC, com a execu√ß√£o das convolu√ß√µes realizada por um coprocessador de multiplica√ß√£o matricial na FPGA.

### 2.2 Objetivos Espec√≠ficos

- ‚úÖ Ler imagens em RGB e convert√™-las para escala de cinza;
- ‚úÖ Implementar os filtros de borda: Sobel 3√ó3, Sobel 5√ó5, Prewitt 3√ó3, Roberts 2√ó2 e Laplaciano 5√ó5;
- ‚úÖ Desenvolver uma interface de comunica√ß√£o entre o HPS (ARM) e a FPGA via mem√≥ria mapeada;
- ‚úÖ Criar scripts em C e Assembly para envio e recebimento de dados entre processador e FPGA;
- ‚úÖ Exibir e salvar as imagens processadas para valida√ß√£o visual.

---

## 3 Fundamenta√ß√£o Te√≥rica

### 3.1 Convolu√ß√£o

A **convolu√ß√£o** √© uma opera√ß√£o fundamental no processamento digital de imagens. Trata-se de um processo matem√°tico que aplica uma matriz de pesos (chamada **m√°scara** ou **kernel**) sobre a imagem para real√ßar certas caracter√≠sticas, como **bordas**, **texturas** e **detalhes**.

O funcionamento √© o seguinte:

- Uma **janela de pixels** (normalmente 3√ó3, 5√ó5 ou outro tamanho √≠mpar) √© movida sobre toda a imagem.
- Em cada posi√ß√£o, os valores dos pixels dentro da janela s√£o multiplicados pelos valores correspondentes no kernel.
- Os produtos obtidos s√£o somados, e o resultado √© atribu√≠do ao pixel central da janela na imagem de sa√≠da.
- Esse procedimento √© repetido para todos os pixels da imagem.

**Matematicamente:**

![Texto alternativo](convolucao.png)

**Onde:**

- `R(x, y)` √© o valor do pixel na posi√ß√£o (x, y) da imagem resultante.
- `I(x+i, y+j)` √© o valor do pixel da imagem original na posi√ß√£o (x+i, y+j).
- `K(i, j)` √© o valor da m√°scara na posi√ß√£o (i, j).
- `k` depende do tamanho do kernel (ex.: 1 para 3√ó3, 2 para 5√ó5).

A convolu√ß√£o √© extremamente √∫til para opera√ß√µes como **detec√ß√£o de bordas**, **suaviza√ß√£o**, **realce de detalhes** e **remo√ß√£o de ru√≠do**.

---

## 3.1.1 Tratamento de Overflow

Durante o processo de convolu√ß√£o, os valores resultantes podem exceder a faixa de representa√ß√£o de pixels (0-255 para imagens de 8 bits). Para lidar com esse overflow, foi implementada uma etapa de satura√ß√£o, onde quaisquer valores resultantes da convolu√ß√£o que estejam abaixo de 0 s√£o ajustados para 0, e valores acima de 255 s√£o ajustados para 255. Isso garante que a imagem de sa√≠da mantenha a integridade visual e os valores de pixel permane√ßam dentro do intervalo v√°lido.

---

### 3.2 Filtros de Detec√ß√£o de Bordas

Filtros detectores de bordas s√£o operadores baseados em convolu√ß√£o que identificam regi√µes de transi√ß√£o abrupta de intensidade na imagem, locais onde h√° uma varia√ß√£o r√°pida entre tons claros e escuros. Cada filtro possui suas particularidades no c√°lculo dos gradientes e sensibilidade a ru√≠dos e detalhes.

Abaixo, detalhamos os filtros utilizados neste projeto:

| Filtro        | Descri√ß√£o Detalhada |
|:--------------|:--------------------|
| **Sobel 3√ó3**  | Filtro derivativo de primeira ordem que utiliza dois kernels, um para o gradiente na dire√ß√£o horizontal (**Gx**) e outro na vertical (**Gy**). Os pesos s√£o maiores nas posi√ß√µes centrais das bordas, conferindo maior √™nfase a essas regi√µes. Por incluir suaviza√ß√£o, √© mais robusto a ru√≠dos do que o Prewitt. |
| **Sobel 5√ó5**  | Vers√£o expandida do Sobel tradicional, onde os kernels passam de 3√ó3 para 5√ó5. Isso permite analisar uma vizinhan√ßa maior, tornando o filtro mais eficaz na detec√ß√£o de bordas em imagens com muitos detalhes ou com ru√≠dos leves, pois suaviza varia√ß√µes locais indesejadas. |
| **Prewitt 3√ó3**| Assim como o Sobel, √© um filtro de primeira derivada, mas utiliza pesos uniformes no c√°lculo do gradiente. Por ser mais simples, √© mais r√°pido de calcular, por√©m mais suscet√≠vel a ru√≠do. Sua aplica√ß√£o √© semelhante √† do Sobel, mas com menor precis√£o em imagens de baixa qualidade. |
| **Roberts 2√ó2**| Filtro compacto que calcula a diferen√ßa entre pixels adjacentes na diagonal. Ideal para destacar detalhes finos e contornos abruptos, mas muito sens√≠vel a ru√≠dos. Por usar janelas 2√ó2, oferece alta precis√£o local, mas menor robustez geral. |
| **Laplaciano 5√ó5** | Diferentemente dos demais, √© um operador de segunda derivada, ou seja, calcula a varia√ß√£o da varia√ß√£o de intensidade. Detecta regi√µes onde h√° mudan√ßas r√°pidas em todas as dire√ß√µes. Como pode amplificar ru√≠dos, √© frequentemente combinado com pr√©-filtros suavizantes. A vers√£o 5√ó5 permite melhor controle sobre regi√µes de maior varia√ß√£o espacial. |

---

### 3.2.1 Comparativo dos Filtros

| Filtro        | Tamanho | Tipo de Derivada | Dire√ß√£o Sens√≠vel       | Robustez a Ru√≠do | Uso Ideal                                        |
|:---------------|:-----------|:----------------|:----------------------|:----------------|:-------------------------------------------------|
| **Sobel 3√ó3**   | 3√ó3        | Primeira         | Horizontal e Vertical  | Boa             | Bordas gerais com ru√≠do moderado                 |
| **Sobel 5√ó5**   | 5√ó5        | Primeira         | Horizontal e Vertical  | Muito boa       | Bordas finas com detalhes e ru√≠do                |
| **Prewitt 3√ó3** | 3√ó3        | Primeira         | Horizontal e Vertical  | M√©dia           | Bordas simples em imagens limpas                 |
| **Roberts 2√ó2** | 2√ó2        | Primeira         | Diagonal               | Baixa           | Detalhes finos e transi√ß√µes abruptas             |
| **Laplaciano 5√ó5** | 5√ó5     | Segunda          | Todas as dire√ß√µes      | Baixa a M√©dia   | Detectar regi√µes de alta varia√ß√£o geral          |

---

## 4 Metodologia

O projeto foi desenvolvido na plataforma **DE1-SoC**, combinando um processador **ARM Cortex-A9** (HPS) e uma **FPGA Cyclone V**. A metodologia foi organizada em quatro etapas principais:

### 4.1 Linguagens Utilizadas

- **C**  
  Respons√°vel por toda a aplica√ß√£o de alto n√≠vel, incluindo:
  - Leitura e redimensionamento das imagens.
  - Convers√£o para escala de cinza.
  - Controle do protocolo de envio e recep√ß√£o de dados para a FPGA.
  - Aplica√ß√£o dos filtros de detec√ß√£o de borda.
  - Salvamento das imagens processadas.

- **Assembly ARM (ARMv7)**  
  Utilizado para a implementa√ß√£o de rotinas de comunica√ß√£o de baixo n√≠vel com a FPGA, incluindo:
  - Mapeamento de mem√≥ria (`/dev/mem`).
  - Escrita e leitura nos registradores da FPGA.
  - Implementa√ß√£o de handshakes s√≠ncronos via registradores de controle.

---

### 4.2 Bibliotecas Externas

- **stb_image**  
  Biblioteca em C para leitura de imagens nos formatos **PNG**, **JPEG** e **BMP**. Utilizada para carregar imagens RGB e obter suas dimens√µes.

- **stb_image_write**  
  Complementa a stb_image, permitindo salvar imagens processadas em **formato PNG** ap√≥s a aplica√ß√£o dos filtros.

---

### 4.3 Coprocessador de Multiplica√ß√£o Matricial (FPGA)

A FPGA cont√©m um coprocessador dedicado √† multiplica√ß√£o elemento a elemento de duas matrizes 5√ó5 (janela da imagem e kernel do filtro). Esse m√≥dulo:
- Recebe dados via registradores mapeados.
- Realiza o produto e soma acumulada.
- Retorna o resultado convolucional.
- Opera sob controle de sinais de `start`, `reset` e `ack` (acknowledge) via bits de controle.

---

### 4.4 Protocolo de Comunica√ß√£o HPS ‚Üî FPGA

Para comunica√ß√£o entre o processador ARM e a FPGA, foi implementado um protocolo baseado em:

- **Mem√≥ria mapeada** via `/dev/mem` para acesso aos registradores da FPGA diretamente pelo espa√ßo de endere√ßamento virtual do Linux embarcado.
- **Handshakes s√≠ncronos**, controlados por bits espec√≠ficos:
  - **Bit 31 (start / ack)**: sinaliza in√≠cio de envio ou leitura de dados.
  - **Bits 0‚Äì28**: utilizados para enviar os valores dos pixels, pesos dos kernels e par√¢metros de opera√ß√£o (opcode e tamanho).

O protocolo garante integridade e sincroniza√ß√£o entre as etapas de envio de dados, execu√ß√£o na FPGA e leitura dos resultados.

---

### 4.5 Fluxo Operacional

1. O usu√°rio seleciona o filtro desejado.
2. O HPS percorre todas as imagens no diret√≥rio `input/`.
3. Para cada pixel da imagem:
   - Extrai uma janela de pixels.
   - Envia a janela e o kernel para a FPGA.
   - Solicita a opera√ß√£o de convolu√ß√£o.
   - Recebe o resultado processado.
4. Armazena os resultados na imagem de sa√≠da.
5. Salva a imagem final no diret√≥rio `output/` com identifica√ß√£o do filtro aplicado.

---

## 5 Desenvolvimento

Este projeto realiza processamento de imagens com filtros de detec√ß√£o de bordas utilizando um coprocessador na FPGA da plataforma DE1-SoC, com intera√ß√£o via HPS (ARM Cortex-A9) atrav√©s de mem√≥ria mapeada.

### 5.1 `main.c`

Respons√°vel pelo fluxo completo de processamento das imagens:

- Leitura e redimensionamento de imagens de entrada no diret√≥rio `input/`, utilizando `stb_image`;
- Convers√£o de imagens RGB para escala de cinza com base na f√≥rmula de lumin√¢ncia: (0.299*R + 0.587*G + 0.114*B);
- Extra√ß√£o de janelas de vizinhan√ßa (2√ó2, 3√ó3 ou 5√ó5) ao redor de cada pixel, com tratamento de bordas (padding zero);
- Envio das janelas e kernels para a FPGA, atrav√©s da fun√ß√£o `transfer_data_to_fpga()`;
- Recep√ß√£o dos resultados processados via `retrieve_fpga_results()` e reconstru√ß√£o do valor final;
- C√°lculo da magnitude do gradiente (`‚àö(Gx¬≤ + Gy¬≤)`) para filtros com duas dire√ß√µes (Gx/Gy), ou valor absoluto para Laplace (unidirecional);
- Satura√ß√£o dos valores convolu√≠dos para a faixa [0, 255];
- Salvamento da imagem resultante no diret√≥rio `output/` como PNG com nome indicativo do filtro utilizado.

O c√≥digo tamb√©m permite **sele√ß√£o din√¢mica do filtro desejado via terminal**:
- Sobel 3x3 / 5x5  
- Prewitt 3x3  
- Roberts 2x2  
- Laplace 5x5

---

### 5.2 `hps_0.h`

Arquivo de cabe√ßalho contendo:

#### 5.2.1 Defini√ß√µes de constantes:
- `MATRIX_SIZE` (25): representa o tamanho linear de uma matriz 5√ó5;
- `HW_SUCCESS` e `HW_SEND_FAIL`: c√≥digos de retorno para interface FPGA.

#### 5.2.2 Estrutura de dados `Params` usada para empacotar os argumentos enviados √† FPGA:
```c
struct Params {
  const uint8_t* a;   // Ponteiro para janela de pixels
  const int8_t* b;    // Ponteiro para kernel do filtro
  uint32_t opcode;    // C√≥digo de opera√ß√£o (e.g., 7 = convolu√ß√£o)
  uint32_t size;      // Tamanho do kernel (interpreta√ß√£o FPGA)
};
```
#### 5.2.3 Fun√ß√µes Assembly prototipadas:

```
extern int initiate_hardware(void);
extern int terminate_hardware(void);
extern int transfer_data_to_fpga(const struct Params* p);
extern int retrieve_fpga_results(uint8_t* result);
```

#### 5.2.4 Defini√ß√£o dos kernels de borda (todos mapeados para matrizes 5x5 com padding zero):

- sobel_gx_3x3, sobel_gy_3x3
- sobel_gx_5x5, sobel_gy_5x5
- prewitt_gx_3x3, prewitt_gy_3x3
- roberts_gx_2x2, roberts_gy_2x2
- laplace_5x5

---

### 5.3 `lib.s`

Implementa√ß√£o em **Assembly ARM**, respons√°vel por intermediar a comunica√ß√£o entre o **HPS** e os **registradores da FPGA** via acesso direto a `/dev/mem`.

---

#### 5.3.1 Inicializa√ß√£o e Finaliza√ß√£o

##### 5.3.1.1 üü¢ `initiate_hardware`

- Abre o dispositivo `/dev/mem` usando `open` (SVC 5);
- Realiza o mapeamento da regi√£o do Lightweight HPS‚ÄìFPGA Bridge com `mmap2` (SVC 192);
- Inicializa os ponteiros globais:
  - `data_in_ptr` (ponteiro base para escrita);
  - `data_out_ptr` (ponteiro base para leitura).

##### 5.3.1.2 üî¥ `terminate_hardware`

- Desfaz o mapeamento da mem√≥ria com `munmap` (SVC 91);
- Fecha o descritor de `/dev/mem` com `close` (SVC 6);
- Zera os ponteiros globais para evitar acessos inv√°lidos.

---

#### 5.3.2 Envio de Dados para a FPGA

##### 5.3.2.1 `transfer_data_to_fpga(struct Params* p)`

- Envia **25 pares (pixel + kernel)** de dados para o coprocessador implementado na FPGA;
- Controla os bits de sinal da transa√ß√£o via registradores:

| Bit | Fun√ß√£o   |
|-----|----------|
| 29  | Reset    |
| 30  | Start    |
| 31  | Handshake (controle s√≠ncrono) |

- Aplica um **delay de ciclos (`DELAY_CYCLES`)** entre os pulsos de `reset` e `start` para sincroniza√ß√£o;
- Utiliza a rotina auxiliar `handshake_send` para garantir a **entrega correta e confirmada** dos dados.

---

#### 5.3.3 Recep√ß√£o dos Resultados

##### 5.3.3.1 `retrieve_fpga_results(uint8_t* result)`

- Recebe **25 bytes** contendo os dados processados pela FPGA;
- Utiliza a fun√ß√£o `handshake_receive()`, que monitora o **bit 31** do registrador `data_out` para **sincroniza√ß√£o com o coprocessador**;
- L√™ os dados da FPGA com **confirma√ß√£o expl√≠cita** por parte do HPS (acknowledgment handshake).

---

#### 5.3.4 Handshake

##### `handshake_send(uint32_t value)`

- Seta o **bit 31 de controle** no registrador `data_in`;
- Aguarda o reconhecimento (ACK) da FPGA via **bit 31 em `data_out`**;
- Finaliza o handshake ao limpar o valor enviado.

##### `handshake_receive(uint8_t* value_out)`

- Ativa o **bit 31** para sinalizar que o HPS est√° pronto para receber;
- Aguarda o envio da FPGA (tamb√©m sinalizado via bit 31);
- L√™ o byte transferido e confirma a leitura ao desativar o sinal.

---

### 5.4 `Makefile`

Automatiza o ciclo de compila√ß√£o e execu√ß√£o do projeto:

#### 5.4.1 Funcionalidades:

- Compila√ß√£o C (main.c) com otimiza√ß√µes e includes (-O2, -I.);
- Montagem Assembly (lib.s) com as;
- Linkagem final com gcc e link para -lm (biblioteca matem√°tica);

#### 5.4.2 Alvos adicionais:

- run: executa o programa;
- clean: remove bin√°rios e objetos;
- debug: recompila com -g e abre com gdb.

---

### 5.5 `convolution.v`

Este m√≥dulo Verilog implementa o **n√∫cleo de convolu√ß√£o 2D parametriz√°vel**, respons√°vel por aplicar o filtro (kernel) √† janela de pixels recebida do HPS via registradores.


### 5.5.1 Descri√ß√£o do M√≥dulo

```verilog
module convolution (
    input  [199:0] pixel,        // Janela de pixels (5x5) - valores unsigned 8 bits
    input  [199:0] matrix_b,     // Kernel de convolu√ß√£o (5x5) - valores signed 8 bits
    input  [1:0]   matrix_size,  // Tamanho efetivo: 00=2x2, 01=3x3, 10=4x4, 11=5x5
    output [199:0] result_out    // Resultado expandido para 200 bits (MSBs = 0)
);
```

### 5.5.2 Funcionalidades

- Suporte a **diferentes tamanhos de kernel** (2√ó2 at√© 5√ó5), definidos via `matrix_size`;
- Fun√ß√µes auxiliares internas para:
  - Obten√ß√£o de valores individuais dos pixels e do kernel via √≠ndice linear;
  - Verifica√ß√£o se a posi√ß√£o `(row, col)` est√° dentro dos limites especificados pelo tamanho da matriz;
  - Convers√£o expl√≠cita de pixels unsigned para signed:
    ```verilog
    $signed({1'b0, pixel_val})
    ```
- **Loop aninhado 5√ó5** com filtragem condicional com base no tamanho do kernel (`matrix_size`);
- Ac√∫mulo dos produtos convolucionais em `sum`, do tipo `signed [15:0]`;
- Resultado da convolu√ß√£o √© atribu√≠do a `conv_result` e posicionado nos **LSBs de `result_out`**, com os bits superiores zerados para compatibilidade.

---

### 5.5.3 Observa√ß√µes T√©cnicas

- O c√°lculo da convolu√ß√£o **preserva o sinal**, permitindo o uso de kernels como Sobel, Prewitt e Laplace (com valores negativos);
- A largura da sa√≠da `result_out` √© **200 bits** para manter compatibilidade com o barramento, **mas apenas os 16 bits menos significativos (LSBs)** cont√™m o valor real;
- O mapeamento das janelas e kernels √© sempre baseado em uma estrutura 5√ó5 fixa.  
  As posi√ß√µes fora da submatriz desejada (e.g. 3√ó3) s√£o automaticamente **ignoradas** conforme o controle via `matrix_size`.

---

### 5.6 üìÑ `coprocessor.v`

Este m√≥dulo representa o **coprocessador l√≥gico** da FPGA, respons√°vel por executar opera√ß√µes sobre duas matrizes 5√ó5 com base no c√≥digo de opera√ß√£o recebido.

---

#### 5.6.1 Funcionalidade

- Recebe:
  - `op_code`: c√≥digo da opera√ß√£o (3 bits);
  - `matrix_size`: tamanho do kernel (2x2 at√© 5x5);
  - `matrix_a`: janela de pixels (imagem);
  - `matrix_b`: kernel/filtro.
  
- Realiza a **instancia√ß√£o direta do m√≥dulo `convolution`**, que executa a multiplica√ß√£o pixel a pixel entre `matrix_a` e `matrix_b`, acumulando o resultado conforme o tamanho configurado.

- A sa√≠da da opera√ß√£o (`result_convolution`) √© atribu√≠da a `result_final` **apenas quando `op_code == 3'b111`** (convolu√ß√£o).

- Sinaliza conclus√£o com `process_Done`.

---

#### 5.6.2 Estrutura interna

- Internamente, o m√≥dulo suporta extens√£o para m√∫ltiplas opera√ß√µes. Atualmente, apenas a opera√ß√£o de convolu√ß√£o est√° implementada;
- Os resultados intermedi√°rios s√£o conectados diretamente por fios (`wire`) com o m√≥dulo `convolution`.

---

### 5.7 `control_unit.v`

Este m√≥dulo √© a **unidade de controle principal** entre o **HPS e o coprocessador da FPGA**, implementada como uma FSM (M√°quina de Estados Finitos).

---

#### 5.7.1 Fun√ß√µes principais

- Interface com o barramento HPS ‚Üî FPGA via registradores de 32 bits:
  - `data_in`: recebe dados enviados do HPS;
  - `data_out`: envia resultados da FPGA para o HPS.

- Executa tr√™s fases principais:
  1. **Recep√ß√£o de dados** (`RECEIVING`)
  2. **Processamento no coprocessador** (`PROCESSING`)
  3. **Envio de resultados** (`SENDING`)

- Monitora sinal de handshake HPS ‚Üí FPGA (`bit 31` do `data_in`) para detectar **borda de subida**.

---

#### 5.7.2 Estrutura FSM

| Estado      | A√ß√£o                                                             |
|-------------|------------------------------------------------------------------|
| `IDLE`      | Espera comando de in√≠cio (`start_in`)                            |
| `RECEIVING` | Armazena elementos das matrizes A, B, e C recebidas do HPS       |
| `PROCESSING`| Aguarda sinal `done_signal` do coprocessador                     |
| `SENDING`   | Retorna os 25 resultados da matriz processada via `data_out`     |

---

### 5.7.3 Interface com o coprocessador

- **Flattening das matrizes** `matrix_a`, `matrix_b`, `matrix_c` para barramentos de 200 bits via bloco `generate`;
- **Instancia√ß√£o do `coprocessor`** com os sinais necess√°rios:
  ```verilog
  coprocessor coprocessor (
      .op_code(op_code),
      .matrix_size(matrix_size),
      .matrix_a(matrix_a_flat),
      .matrix_b(matrix_b_flat),
      .result_final(matrix_out),
      .process_Done(done_signal)
  );

  ### 5.7.4 Sincroniza√ß√£o HPS‚ÄìFPGA

- Utiliza uma **cadeia de registradores** (`hps_ready_sync`) para detectar **bordas de subida** no sinal `hps_ready` enviado pelo HPS;
- O sinal `fpga_wait` informa ao HPS quando a FPGA est√° **ocupada**, durante os estados `RECEIVING` ou `SENDING`;
- O registrador de sa√≠da `data_out` √© estruturado da seguinte forma:

| Bit    | Nome       | Descri√ß√£o                                 |
| ------ | ---------- | ----------------------------------------- |
| 31     | fpga\_ack  | Indica que a FPGA est√° pronta ou enviando |
| 30 ‚Äì 8 | zeros      | Reservado (n√£o utilizado)                 |
| 7 ‚Äì 0  | data\_byte | Byte da matriz resultado (1 por ciclo)    |

### 5.7.5 Observa√ß√µes

- Os dados s√£o **recebidos e enviados um elemento por vez**, utilizando protocolo de handshake;
- As matrizes `A`, `B` e `C` s√£o armazenadas internamente como **vetores de registradores**:
```verilog
reg [7:0] matrix_a [0:24];
reg signed [7:0] matrix_b [0:24];
reg signed [7:0] matrix_c [0:24];
```

## 6 Resultados Obtidos

### 6.1 Funcionalidades Implementadas

O sistema desenvolvido demonstrou pleno funcionamento em todos os aspectos avaliados, conforme detalhado na tabela abaixo:

| Funcionalidade                        | Status       | Observa√ß√µes                                                                                     |
|:--------------------------------------|:-------------|:------------------------------------------------------------------------------------------------|
| **Leitura e redimensionamento de imagens** | ‚úÖ Implementado | Suporte completo para formato padr√£o, com redimensionamento autom√°tico para 320√ó240 pixels        |
| **Aplica√ß√£o de filtros de detec√ß√£o de bordas** | ‚úÖ Implementado | Todos os filtros dispon√≠veis (**Sobel**, **Prewitt**, **Roberts**, **Laplaciano**) operacionais  |
| **Comunica√ß√£o HPS ‚Üî FPGA via mmap**       | ‚úÖ Implementado | Interface de comunica√ß√£o est√°vel e eficiente atrav√©s de mapeamento de mem√≥ria                   |
| **Detec√ß√£o de bordas com qualidade visual** | ‚úÖ Implementado | Resultados visualmente satisfat√≥rios em todas as imagens testadas                                |
| **Salvamento autom√°tico de resultados**  | ‚úÖ Implementado | Armazenamento autom√°tico das imagens processadas no diret√≥rio `output/` com nomenclatura padronizada |

---

### 6.2 Desempenho do Sistema

#### 6.2.1 Efici√™ncia da Acelera√ß√£o por Hardware

A implementa√ß√£o do coprocessador na FPGA demonstrou **melhoria significativa no desempenho das opera√ß√µes convolucionais**, destacando-se em:

-  **Processamento de kernels 3√ó3 em tempo real**.
-  **Redu√ß√£o da carga computacional sobre o processador ARM**, liberando recursos para outras tarefas.
-  **Manuten√ß√£o da precis√£o dos c√°lculos matem√°ticos**, garantindo resultados consistentes em todas as imagens testadas.

---

#### 6.2.2 Qualidade dos Resultados

Os filtros de detec√ß√£o de bordas aplicados sobre as imagens apresentaram:

- **Defini√ß√£o adequada das bordas**, principalmente em imagens com contraste m√©dio a alto.
- **Minimiza√ß√£o de ru√≠do nas regi√µes homog√™neas**, reduzindo falsos positivos de borda.
- **Preserva√ß√£o de detalhes importantes** nas regi√µes de transi√ß√£o de intensidade, garantindo boa percep√ß√£o visual dos contornos.


| ![Descri√ß√£o](imagem_sobel_3x3.png) | ![Descri√ß√£o](imagem_sobel_5x5.png) |
|:--:| :--:|
| *Figura 1: Imagem com filtro Sobel 3x3.* | *Figura 3: Imagem com filtro Sobel 5x5.* |

| ![Descri√ß√£o](imagem_prewitt_3x3.png) | ![Descri√ß√£o](imagem_laplace_5x5.png)
|:--:| :--:|
| *Figura 2: Imagem com filtro Prewitt 3x3.* | *Figura 4: Imagem com filtro Laplace 5x5.*

| ![Descri√ß√£o](imagem_roberts_2x2.png) |
|:--:|
| *Figura 5: Imagem com filtro Roberts 2x2.* |

---

### 6.3 Valida√ß√£o dos Requisitos

O projeto atendeu **integralmente aos requisitos estabelecidos**, conforme descrito abaixo:

- ‚úÖ **Requisitos Funcionais**:  
  Todos os filtros previstos (**Sobel 3√ó3**, **Sobel 5√ó5**, **Prewitt 3√ó3**, **Roberts 2√ó2** e **Laplaciano 5√ó5**) foram implementados e testados com sucesso.

- ‚úÖ **Requisitos de Desempenho**:  
  A acelera√ß√£o via coprocessador FPGA demonstrou-se eficaz para o **processamento em tempo real**, especialmente para imagens de 320√ó240 pixels.

- ‚úÖ **Requisitos de Interface**:  
  A comunica√ß√£o entre HPS e FPGA via **mem√≥ria mapeada (mmap)** funcionou de forma **est√°vel, confi√°vel e com handshakes sincronizados**, garantindo integridade na transmiss√£o e recebimento dos dados.

---

## 7 Conclus√£o

O projeto atendeu todos os requisitos propostos, demonstrando: A correta integra√ß√£o entre HPS e FPGA, a efici√™ncia na acelera√ß√£o de opera√ß√µes convolucionais via coprocessador, a efic√°cia dos filtros de detec√ß√£o de borda em imagens de 320√ó240 pixels e a import√¢ncia do uso de interfaces padronizadas de comunica√ß√£o para sistemas embarcados complexos. Para trabalhos futuros, recomenda-se implementar: Suporte a pr√©-filtros suavizadores (Gaussiano), medidas de tempo de processamento para benchmarking, ajuste din√¢mico do opcode size na fun√ß√£o calcular_convolucao_fpga.

## 8. Refer√™ncias

[1] ARM Limited. **ARM Cortex-A9 Technical Reference Manual**. ARM DDI 0388I (ID091612), 2012.

[2] Intel Corporation. **Intel SoC FPGA Embedded Development Suite User Guide**. UG-1137, Version 16.1, 2016.

[3] Altera Corporation. **Cyclone V Hard Processor System Technical Reference Manual**. CV-5V2, Version 15.1, 2015.

[4] TERASIC Inc. **DE1-SoC User Manual**. Version 1.2.4, 2014. Dispon√≠vel em: https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=205&No=836

[5] ARM Limited. **ARM Architecture Reference Manual ARMv7-A and ARMv7-R edition**. ARM DDI 0406C.d, 2018.

[6] GOLUB, Gene H.; VAN LOAN, Charles F. **Matrix Computations**. 4th ed. Baltimore: Johns Hopkins University Press, 2013.

[7] PATTERSON, David A.; HENNESSY, John L. **Computer Organization and Design: The Hardware/Software Interface**. 5th ed. Morgan Kaufmann, 2013.
