# HDL

Тестирование HDL модели транзистора (nfet/pfet).

![fet_model](/imgstore/fet_model.png)

В основу модели положены примитивы Verilog tranif0/tranif1, а также обычный регистр (reg), для имитации памяти на затворе (DLatch).
