Timing Analyzer report for cronometro_final
Wed Nov 26 12:44:57 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'CLK_50MHz'
 12. Setup: 'divisor:U1|temp1'
 13. Setup: 'divisor:U1|temp2'
 14. Hold: 'CLK_50MHz'
 15. Hold: 'divisor:U1|temp2'
 16. Hold: 'divisor:U1|temp1'
 17. Recovery: 'divisor:U1|temp1'
 18. Removal: 'divisor:U1|temp1'
 19. Setup Transfers
 20. Hold Transfers
 21. Recovery Transfers
 22. Removal Transfers
 23. Report TCCS
 24. Report RSKM
 25. Unconstrained Paths Summary
 26. Clock Status Summary
 27. Unconstrained Input Ports
 28. Unconstrained Output Ports
 29. Unconstrained Input Ports
 30. Unconstrained Output Ports
 31. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; cronometro_final                                    ;
; Device Family         ; MAX II                                              ;
; Device Name           ; EPM240T100C5                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Slow Model                                          ;
; Rise/Fall Delays      ; Unavailable                                         ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; CLK_50MHz        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_50MHz }        ;
; divisor:U1|temp1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor:U1|temp1 } ;
; divisor:U1|temp2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor:U1|temp2 } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+--------------------------------------------------------+
; Fmax Summary                                           ;
+------------+-----------------+------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note ;
+------------+-----------------+------------------+------+
; 75.49 MHz  ; 75.49 MHz       ; CLK_50MHz        ;      ;
; 152.44 MHz ; 152.44 MHz      ; divisor:U1|temp1 ;      ;
; 166.0 MHz  ; 166.0 MHz       ; divisor:U1|temp2 ;      ;
+------------+-----------------+------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Setup Summary                              ;
+------------------+---------+---------------+
; Clock            ; Slack   ; End Point TNS ;
+------------------+---------+---------------+
; CLK_50MHz        ; -12.247 ; -362.335      ;
; divisor:U1|temp1 ; -5.560  ; -35.643       ;
; divisor:U1|temp2 ; -5.024  ; -85.973       ;
+------------------+---------+---------------+


+-------------------------------------------+
; Hold Summary                              ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLK_50MHz        ; -1.617 ; -3.224        ;
; divisor:U1|temp2 ; 1.417  ; 0.000         ;
; divisor:U1|temp1 ; 1.866  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Recovery Summary                          ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; divisor:U1|temp1 ; -5.179 ; -35.085       ;
+------------------+--------+---------------+


+------------------------------------------+
; Removal Summary                          ;
+------------------+-------+---------------+
; Clock            ; Slack ; End Point TNS ;
+------------------+-------+---------------+
; divisor:U1|temp1 ; 3.443 ; 0.000         ;
+------------------+-------+---------------+


+-------------------------------------------+
; Minimum Pulse Width Summary               ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLK_50MHz        ; -2.289 ; -2.289        ;
; divisor:U1|temp1 ; 0.234  ; 0.000         ;
; divisor:U1|temp2 ; 0.234  ; 0.000         ;
+------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK_50MHz'                                                                                                                          ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -12.247 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.914     ;
; -12.246 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.913     ;
; -12.157 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.824     ;
; -12.156 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.823     ;
; -12.111 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.778     ;
; -12.110 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.777     ;
; -12.018 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.685     ;
; -12.011 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.678     ;
; -11.928 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.595     ;
; -11.921 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.588     ;
; -11.891 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.558     ;
; -11.890 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.557     ;
; -11.882 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.549     ;
; -11.875 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.542     ;
; -11.687 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.354     ;
; -11.686 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.353     ;
; -11.685 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.352     ;
; -11.684 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.351     ;
; -11.682 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[21] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.349     ;
; -11.676 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.343     ;
; -11.676 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[19] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.343     ;
; -11.662 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.329     ;
; -11.655 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.322     ;
; -11.597 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.264     ;
; -11.596 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.263     ;
; -11.595 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.262     ;
; -11.594 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.261     ;
; -11.592 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[21] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.259     ;
; -11.586 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.253     ;
; -11.586 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[19] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.253     ;
; -11.551 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.218     ;
; -11.550 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.217     ;
; -11.549 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.216     ;
; -11.548 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.215     ;
; -11.546 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[21] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.213     ;
; -11.540 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.207     ;
; -11.540 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[19] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.207     ;
; -11.528 ; divisor:U1|\P_div:count1[13] ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.195     ;
; -11.527 ; divisor:U1|\P_div:count1[13] ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.194     ;
; -11.432 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.099     ;
; -11.431 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.098     ;
; -11.419 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.086     ;
; -11.418 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.085     ;
; -11.331 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.998     ;
; -11.330 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.997     ;
; -11.329 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.996     ;
; -11.328 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.995     ;
; -11.326 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[21] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.993     ;
; -11.320 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.987     ;
; -11.320 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[19] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.987     ;
; -11.316 ; divisor:U1|\P_div:count1[9]  ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.983     ;
; -11.315 ; divisor:U1|\P_div:count1[9]  ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.982     ;
; -11.299 ; divisor:U1|\P_div:count1[13] ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.966     ;
; -11.292 ; divisor:U1|\P_div:count1[13] ; divisor:U1|\P_div:count1[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.959     ;
; -11.248 ; divisor:U1|\P_div:count1[10] ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.915     ;
; -11.247 ; divisor:U1|\P_div:count1[10] ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.914     ;
; -11.203 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.870     ;
; -11.196 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.863     ;
; -11.190 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.857     ;
; -11.183 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.850     ;
; -11.147 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[22] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.814     ;
; -11.096 ; divisor:U1|\P_div:count1[11] ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.763     ;
; -11.095 ; divisor:U1|\P_div:count1[11] ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.762     ;
; -11.087 ; divisor:U1|\P_div:count1[9]  ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.754     ;
; -11.080 ; divisor:U1|\P_div:count1[9]  ; divisor:U1|\P_div:count1[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.747     ;
; -11.073 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[24] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.740     ;
; -11.057 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[22] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.724     ;
; -11.019 ; divisor:U1|\P_div:count1[10] ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.686     ;
; -11.012 ; divisor:U1|\P_div:count1[10] ; divisor:U1|\P_div:count1[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.679     ;
; -11.011 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[22] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.678     ;
; -11.006 ; divisor:U1|\P_div:count1[13] ; divisor:U1|\P_div:count1[24] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.673     ;
; -10.983 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[24] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.650     ;
; -10.968 ; divisor:U1|\P_div:count1[13] ; divisor:U1|\P_div:count1[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.635     ;
; -10.967 ; divisor:U1|\P_div:count1[13] ; divisor:U1|\P_div:count1[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.634     ;
; -10.966 ; divisor:U1|\P_div:count1[13] ; divisor:U1|\P_div:count1[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.633     ;
; -10.965 ; divisor:U1|\P_div:count1[13] ; divisor:U1|\P_div:count1[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.632     ;
; -10.963 ; divisor:U1|\P_div:count1[13] ; divisor:U1|\P_div:count1[21] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.630     ;
; -10.957 ; divisor:U1|\P_div:count1[13] ; divisor:U1|\P_div:count1[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.624     ;
; -10.957 ; divisor:U1|\P_div:count1[13] ; divisor:U1|\P_div:count1[19] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.624     ;
; -10.951 ; divisor:U1|\P_div:count1[12] ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.618     ;
; -10.950 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.617     ;
; -10.950 ; divisor:U1|\P_div:count1[12] ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.617     ;
; -10.949 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.616     ;
; -10.937 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[24] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.604     ;
; -10.872 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.539     ;
; -10.871 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.538     ;
; -10.870 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.537     ;
; -10.869 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.536     ;
; -10.867 ; divisor:U1|\P_div:count1[11] ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.534     ;
; -10.867 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[21] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.534     ;
; -10.861 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.528     ;
; -10.861 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[19] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.528     ;
; -10.860 ; divisor:U1|\P_div:count1[11] ; divisor:U1|\P_div:count1[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.527     ;
; -10.859 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.526     ;
; -10.858 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.525     ;
; -10.857 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.524     ;
; -10.856 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.523     ;
; -10.855 ; divisor:U1|\P_div:count1[4]  ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.522     ;
; -10.854 ; divisor:U1|\P_div:count1[4]  ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.521     ;
; -10.854 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[21] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.521     ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'divisor:U1|temp1'                                                                                                                         ;
+--------+-----------------------------+-----------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------+------------------+--------------+------------+------------+
; -5.560 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 6.227      ;
; -5.560 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 6.227      ;
; -5.560 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 6.227      ;
; -5.488 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 6.155      ;
; -5.488 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 6.155      ;
; -5.488 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 6.155      ;
; -5.364 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 6.373      ;
; -5.364 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 6.373      ;
; -5.364 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 6.373      ;
; -4.965 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 5.632      ;
; -4.965 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 5.632      ;
; -4.965 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 5.632      ;
; -4.912 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 5.579      ;
; -4.912 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 5.579      ;
; -4.912 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 5.579      ;
; -4.800 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 5.467      ;
; -4.800 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 5.467      ;
; -4.800 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 5.467      ;
; -4.728 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 5.395      ;
; -4.728 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 5.395      ;
; -4.728 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 5.395      ;
; -4.604 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 5.613      ;
; -4.604 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 5.613      ;
; -4.604 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 5.613      ;
; -4.563 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 5.230      ;
; -4.491 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 5.158      ;
; -4.367 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 5.376      ;
; -4.205 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 4.872      ;
; -4.205 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 4.872      ;
; -4.205 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 4.872      ;
; -4.152 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 4.819      ;
; -4.152 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 4.819      ;
; -4.152 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 4.819      ;
; -3.968 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 4.635      ;
; -3.915 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 4.582      ;
; -3.826 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 4.835      ;
; -3.826 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 4.835      ;
; -3.826 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 4.835      ;
; -2.574 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 3.583      ;
; -2.574 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 3.583      ;
; -2.574 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 3.583      ;
; -2.473 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 3.482      ;
; -1.942 ; cronometro_sincrono:U6|d[1] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 2.609      ;
; -1.941 ; cronometro_sincrono:U6|d[1] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 2.608      ;
; -1.930 ; cronometro_sincrono:U6|d[1] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 2.597      ;
; -1.881 ; cronometro_sincrono:U6|d[0] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 2.548      ;
; -1.867 ; cronometro_sincrono:U6|d[0] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 2.534      ;
; -1.862 ; cronometro_sincrono:U6|d[0] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 2.529      ;
; -1.434 ; cronometro_sincrono:U6|d[2] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 2.101      ;
; -1.421 ; cronometro_sincrono:U6|d[2] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 2.088      ;
; -1.420 ; cronometro_sincrono:U6|d[2] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 2.087      ;
+--------+-----------------------------+-----------------------------+------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'divisor:U1|temp2'                                                                                                                             ;
+--------+-------------------------------+-------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+------------------+------------------+--------------+------------+------------+
; -5.024 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.691      ;
; -5.024 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.691      ;
; -5.024 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.691      ;
; -5.024 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.691      ;
; -5.024 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.691      ;
; -4.781 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.448      ;
; -4.781 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.448      ;
; -4.781 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.448      ;
; -4.781 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.448      ;
; -4.781 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.448      ;
; -4.581 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.248      ;
; -4.581 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.248      ;
; -4.581 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.248      ;
; -4.581 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.248      ;
; -4.581 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.248      ;
; -4.501 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.168      ;
; -4.501 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.168      ;
; -4.501 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.168      ;
; -4.501 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.168      ;
; -4.501 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.168      ;
; -4.420 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.087      ;
; -4.420 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.087      ;
; -4.420 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.087      ;
; -4.420 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.087      ;
; -4.420 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.087      ;
; -4.358 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.025      ;
; -4.358 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.025      ;
; -4.358 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.025      ;
; -4.358 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.025      ;
; -4.358 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.025      ;
; -4.341 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.008      ;
; -4.341 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.008      ;
; -4.341 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.008      ;
; -4.341 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.008      ;
; -4.341 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.008      ;
; -4.336 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.003      ;
; -4.336 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.003      ;
; -4.336 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.003      ;
; -4.336 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.003      ;
; -4.336 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.003      ;
; -4.193 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.860      ;
; -4.193 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.860      ;
; -4.193 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.860      ;
; -4.193 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.860      ;
; -4.193 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.860      ;
; -4.043 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.710      ;
; -4.043 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.710      ;
; -4.043 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.710      ;
; -4.043 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.710      ;
; -4.043 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.710      ;
; -4.036 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.703      ;
; -4.036 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.703      ;
; -4.036 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.703      ;
; -4.036 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.703      ;
; -4.036 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.703      ;
; -3.997 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.664      ;
; -3.921 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.588      ;
; -3.921 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.588      ;
; -3.921 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.588      ;
; -3.921 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.588      ;
; -3.921 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.588      ;
; -3.804 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.471      ;
; -3.804 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.471      ;
; -3.804 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.471      ;
; -3.804 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.471      ;
; -3.804 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.471      ;
; -3.754 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.421      ;
; -3.677 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.344      ;
; -3.677 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.344      ;
; -3.677 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.344      ;
; -3.677 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.344      ;
; -3.677 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.344      ;
; -3.661 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.328      ;
; -3.661 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.328      ;
; -3.661 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.328      ;
; -3.661 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.328      ;
; -3.661 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.328      ;
; -3.615 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.282      ;
; -3.615 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.282      ;
; -3.615 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.282      ;
; -3.615 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.282      ;
; -3.615 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.282      ;
; -3.587 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.254      ;
; -3.474 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.141      ;
; -3.460 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.127      ;
; -3.460 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.127      ;
; -3.460 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.127      ;
; -3.460 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.127      ;
; -3.460 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.127      ;
; -3.455 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.122      ;
; -3.455 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.122      ;
; -3.455 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.122      ;
; -3.455 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.122      ;
; -3.455 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.122      ;
; -3.392 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.059      ;
; -3.364 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.031      ;
; -3.347 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.014      ;
; -3.297 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 3.964      ;
; -3.297 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 3.964      ;
; -3.297 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 3.964      ;
+--------+-------------------------------+-------------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK_50MHz'                                                                                                                              ;
+--------+------------------------------+------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------+-------------+--------------+------------+------------+
; -1.617 ; divisor:U1|temp2             ; divisor:U1|temp2             ; divisor:U1|temp2 ; CLK_50MHz   ; 0.000        ; 3.348      ; 2.328      ;
; -1.607 ; divisor:U1|temp1             ; divisor:U1|temp1             ; divisor:U1|temp1 ; CLK_50MHz   ; 0.000        ; 3.348      ; 2.338      ;
; -1.117 ; divisor:U1|temp2             ; divisor:U1|temp2             ; divisor:U1|temp2 ; CLK_50MHz   ; -0.500       ; 3.348      ; 2.328      ;
; -1.107 ; divisor:U1|temp1             ; divisor:U1|temp1             ; divisor:U1|temp1 ; CLK_50MHz   ; -0.500       ; 3.348      ; 2.338      ;
; 2.831  ; divisor:U1|\P_div:count1[17] ; divisor:U1|\P_div:count1[17] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.052      ;
; 2.831  ; divisor:U1|\P_div:count2[9]  ; divisor:U1|\P_div:count2[9]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.052      ;
; 2.863  ; divisor:U1|\P_div:count1[4]  ; divisor:U1|\P_div:count1[4]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.084      ;
; 3.115  ; divisor:U1|\P_div:count1[5]  ; divisor:U1|\P_div:count1[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.336      ;
; 3.120  ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[0]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.341      ;
; 3.644  ; divisor:U1|\P_div:count2[2]  ; divisor:U1|\P_div:count2[2]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.865      ;
; 3.686  ; divisor:U1|\P_div:count2[8]  ; divisor:U1|\P_div:count2[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.907      ;
; 3.690  ; divisor:U1|\P_div:count2[10] ; divisor:U1|\P_div:count2[10] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.911      ;
; 3.700  ; divisor:U1|\P_div:count2[5]  ; divisor:U1|\P_div:count2[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.921      ;
; 3.895  ; divisor:U1|\P_div:count2[11] ; divisor:U1|\P_div:count2[11] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.116      ;
; 3.923  ; divisor:U1|\P_div:count1[4]  ; divisor:U1|\P_div:count1[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.144      ;
; 4.069  ; divisor:U1|\P_div:count2[6]  ; divisor:U1|\P_div:count2[6]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.290      ;
; 4.070  ; divisor:U1|\P_div:count2[9]  ; divisor:U1|\P_div:count2[10] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.291      ;
; 4.100  ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[4]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.321      ;
; 4.112  ; divisor:U1|\P_div:count2[3]  ; divisor:U1|\P_div:count2[3]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.333      ;
; 4.171  ; divisor:U1|\P_div:count1[23] ; divisor:U1|\P_div:count1[23] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.392      ;
; 4.352  ; divisor:U1|\P_div:count2[13] ; divisor:U1|\P_div:count2[13] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.573      ;
; 4.353  ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.574      ;
; 4.427  ; divisor:U1|\P_div:count2[9]  ; divisor:U1|\P_div:count2[11] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.648      ;
; 4.465  ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count2[2]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.686      ;
; 4.708  ; divisor:U1|\P_div:count2[5]  ; divisor:U1|\P_div:count2[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.929      ;
; 4.715  ; divisor:U1|\P_div:count2[2]  ; divisor:U1|\P_div:count2[3]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.936      ;
; 4.742  ; divisor:U1|\P_div:count2[5]  ; divisor:U1|\P_div:count2[6]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.963      ;
; 4.743  ; divisor:U1|\P_div:count2[10] ; divisor:U1|\P_div:count2[11] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.964      ;
; 4.787  ; divisor:U1|\P_div:count2[6]  ; divisor:U1|\P_div:count2[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.008      ;
; 4.840  ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count2[3]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.061      ;
; 4.849  ; divisor:U1|\P_div:count2[8]  ; divisor:U1|\P_div:count2[9]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.070      ;
; 4.849  ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[4]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.070      ;
; 4.899  ; divisor:U1|\P_div:count2[2]  ; divisor:U1|\P_div:count2[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.120      ;
; 4.920  ; divisor:U1|\P_div:count2[2]  ; divisor:U1|\P_div:count2[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.141      ;
; 4.927  ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[4]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.148      ;
; 5.011  ; divisor:U1|\P_div:count2[3]  ; divisor:U1|\P_div:count2[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.232      ;
; 5.024  ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count2[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.245      ;
; 5.032  ; divisor:U1|\P_div:count2[3]  ; divisor:U1|\P_div:count2[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.253      ;
; 5.045  ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count2[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.266      ;
; 5.052  ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[3]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.273      ;
; 5.061  ; divisor:U1|\P_div:count1[5]  ; divisor:U1|\P_div:count1[17] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.282      ;
; 5.066  ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.287      ;
; 5.077  ; divisor:U1|\P_div:count2[2]  ; divisor:U1|\P_div:count2[9]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.298      ;
; 5.082  ; divisor:U1|\P_div:count1[9]  ; divisor:U1|\P_div:count1[9]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.303      ;
; 5.095  ; divisor:U1|\P_div:count2[5]  ; divisor:U1|\P_div:count2[9]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.316      ;
; 5.099  ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count2[2]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.320      ;
; 5.101  ; divisor:U1|\P_div:count2[9]  ; divisor:U1|\P_div:count2[13] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.322      ;
; 5.101  ; divisor:U1|\P_div:count2[7]  ; divisor:U1|\P_div:count2[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.322      ;
; 5.110  ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[3]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.331      ;
; 5.134  ; divisor:U1|\P_div:count2[17] ; divisor:U1|\P_div:count2[15] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.355      ;
; 5.141  ; divisor:U1|\P_div:count2[17] ; divisor:U1|\P_div:count2[16] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.362      ;
; 5.155  ; divisor:U1|\P_div:count2[2]  ; divisor:U1|\P_div:count2[6]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.376      ;
; 5.169  ; divisor:U1|\P_div:count1[15] ; divisor:U1|\P_div:count1[15] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.390      ;
; 5.173  ; divisor:U1|\P_div:count1[4]  ; divisor:U1|\P_div:count1[17] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.394      ;
; 5.174  ; divisor:U1|\P_div:count2[6]  ; divisor:U1|\P_div:count2[9]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.395      ;
; 5.189  ; divisor:U1|\P_div:count2[3]  ; divisor:U1|\P_div:count2[9]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.410      ;
; 5.202  ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count2[9]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.423      ;
; 5.213  ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.434      ;
; 5.220  ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[7]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.441      ;
; 5.239  ; divisor:U1|\P_div:count2[4]  ; divisor:U1|\P_div:count2[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.460      ;
; 5.265  ; divisor:U1|\P_div:count2[11] ; divisor:U1|\P_div:count2[13] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.486      ;
; 5.267  ; divisor:U1|\P_div:count2[3]  ; divisor:U1|\P_div:count2[6]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.488      ;
; 5.269  ; divisor:U1|\P_div:count2[17] ; divisor:U1|\P_div:count2[17] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.490      ;
; 5.273  ; divisor:U1|\P_div:count2[17] ; divisor:U1|\P_div:count2[12] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.494      ;
; 5.274  ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[4]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.495      ;
; 5.280  ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count2[6]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.501      ;
; 5.281  ; divisor:U1|\P_div:count2[8]  ; divisor:U1|\P_div:count2[10] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.502      ;
; 5.283  ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[17] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.504      ;
; 5.291  ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.512      ;
; 5.335  ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[2]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.556      ;
; 5.340  ; divisor:U1|\P_div:count1[17] ; divisor:U1|\P_div:count1[23] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.561      ;
; 5.412  ; divisor:U1|\P_div:count2[17] ; divisor:U1|temp2             ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.633      ;
; 5.417  ; divisor:U1|\P_div:count2[17] ; divisor:U1|\P_div:count2[4]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.638      ;
; 5.417  ; divisor:U1|\P_div:count2[10] ; divisor:U1|\P_div:count2[13] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.638      ;
; 5.426  ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[2]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.647      ;
; 5.445  ; divisor:U1|\P_div:count2[17] ; divisor:U1|\P_div:count2[7]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.666      ;
; 5.445  ; divisor:U1|\P_div:count2[17] ; divisor:U1|\P_div:count2[14] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.666      ;
; 5.448  ; divisor:U1|\P_div:count1[17] ; divisor:U1|\P_div:count1[18] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.669      ;
; 5.474  ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count2[3]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.695      ;
; 5.488  ; divisor:U1|\P_div:count2[7]  ; divisor:U1|\P_div:count2[9]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.709      ;
; 5.492  ; divisor:U1|\P_div:count1[15] ; divisor:U1|\P_div:count1[17] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.713      ;
; 5.509  ; divisor:U1|\P_div:count2[2]  ; divisor:U1|\P_div:count2[10] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.730      ;
; 5.527  ; divisor:U1|\P_div:count2[8]  ; divisor:U1|\P_div:count2[11] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.748      ;
; 5.527  ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.748      ;
; 5.527  ; divisor:U1|\P_div:count2[5]  ; divisor:U1|\P_div:count2[10] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.748      ;
; 5.532  ; divisor:U1|\P_div:count1[5]  ; divisor:U1|\P_div:count1[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.753      ;
; 5.541  ; divisor:U1|\P_div:count1[5]  ; divisor:U1|\P_div:count1[9]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.762      ;
; 5.545  ; divisor:U1|\P_div:count1[17] ; divisor:U1|\P_div:count1[21] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.766      ;
; 5.551  ; divisor:U1|\P_div:count2[4]  ; divisor:U1|\P_div:count2[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.772      ;
; 5.585  ; divisor:U1|\P_div:count2[4]  ; divisor:U1|\P_div:count2[6]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.806      ;
; 5.606  ; divisor:U1|\P_div:count2[6]  ; divisor:U1|\P_div:count2[10] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.827      ;
; 5.621  ; divisor:U1|\P_div:count2[3]  ; divisor:U1|\P_div:count2[10] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.842      ;
; 5.634  ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count2[10] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.855      ;
; 5.644  ; divisor:U1|\P_div:count1[4]  ; divisor:U1|\P_div:count1[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.865      ;
; 5.653  ; divisor:U1|\P_div:count1[4]  ; divisor:U1|\P_div:count1[9]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.874      ;
; 5.658  ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count2[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.879      ;
; 5.672  ; divisor:U1|\P_div:count1[16] ; divisor:U1|\P_div:count1[17] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.893      ;
; 5.679  ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count2[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.900      ;
; 5.703  ; divisor:U1|\P_div:count1[14] ; divisor:U1|\P_div:count1[14] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.924      ;
; 5.737  ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.958      ;
+--------+------------------------------+------------------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'divisor:U1|temp2'                                                                                                                             ;
+-------+-------------------------------+-------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------+------------------+--------------+------------+------------+
; 1.417 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|flipflops[1]   ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 1.638      ;
; 1.640 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 1.861      ;
; 1.668 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 1.889      ;
; 1.668 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 1.889      ;
; 1.918 ; debounce_v1:U4|result         ; debounce_v1:U4|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.139      ;
; 2.117 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.338      ;
; 2.127 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.348      ;
; 2.128 ; debounce_v1:U4|counter_out[2] ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.349      ;
; 2.128 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.349      ;
; 2.212 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.433      ;
; 2.221 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.442      ;
; 2.222 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.443      ;
; 2.230 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.451      ;
; 2.231 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; debounce_v1:U3|result         ; debounce_v1:U3|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.452      ;
; 2.240 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.461      ;
; 2.241 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.462      ;
; 2.241 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.462      ;
; 2.371 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|flipflops[1]   ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.592      ;
; 2.422 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|flipflops[1]   ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.643      ;
; 2.527 ; debounce_v1:U4|counter_out[2] ; debounce_v1:U4|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.748      ;
; 2.686 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.907      ;
; 2.716 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.937      ;
; 2.874 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.095      ;
; 2.878 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.099      ;
; 2.949 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.170      ;
; 2.959 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.180      ;
; 2.960 ; debounce_v1:U4|counter_out[2] ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.181      ;
; 2.994 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.215      ;
; 3.026 ; debounce_v1:U5|result         ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.247      ;
; 3.033 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.254      ;
; 3.060 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.281      ;
; 3.070 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.291      ;
; 3.071 ; debounce_v1:U4|counter_out[2] ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.292      ;
; 3.095 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.316      ;
; 3.125 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.346      ;
; 3.152 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.373      ;
; 3.161 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.382      ;
; 3.162 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.383      ;
; 3.170 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.391      ;
; 3.171 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.392      ;
; 3.171 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.392      ;
; 3.180 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.401      ;
; 3.181 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.402      ;
; 3.181 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.402      ;
; 3.222 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.443      ;
; 3.272 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.493      ;
; 3.273 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.494      ;
; 3.281 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.502      ;
; 3.282 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.503      ;
; 3.282 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.503      ;
; 3.292 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.513      ;
; 3.383 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.604      ;
; 3.384 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.605      ;
; 3.392 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.613      ;
; 3.393 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.614      ;
; 3.393 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.614      ;
; 3.403 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.624      ;
; 3.488 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.709      ;
; 3.494 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.715      ;
; 3.495 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.716      ;
; 3.503 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.724      ;
; 3.514 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.735      ;
; 3.554 ; debounce_v1:U4|counter_out[2] ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.775      ;
; 3.554 ; debounce_v1:U4|counter_out[2] ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.775      ;
; 3.570 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.791      ;
; 3.570 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.791      ;
; 3.570 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.791      ;
; 3.570 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.791      ;
; 3.570 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.791      ;
; 3.603 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.824      ;
; 3.603 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.824      ;
; 3.603 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.824      ;
; 3.603 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.824      ;
; 3.603 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.824      ;
; 3.645 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.866      ;
; 3.714 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.935      ;
; 3.714 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.935      ;
; 3.714 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.935      ;
; 3.743 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.964      ;
; 3.743 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.964      ;
; 3.743 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.964      ;
; 3.743 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.964      ;
; 3.793 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.014      ;
; 3.810 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.031      ;
; 3.838 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.059      ;
; 3.901 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.122      ;
; 3.901 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.122      ;
; 3.901 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.122      ;
; 3.920 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.141      ;
; 4.021 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.242      ;
; 4.021 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.242      ;
; 4.021 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.242      ;
; 4.021 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.242      ;
; 4.021 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.242      ;
; 4.033 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.254      ;
; 4.061 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.282      ;
; 4.061 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.282      ;
; 4.102 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.323      ;
+-------+-------------------------------+-------------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'divisor:U1|temp1'                                                                                                                         ;
+-------+-----------------------------+-----------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------+------------------+--------------+------------+------------+
; 1.866 ; cronometro_sincrono:U6|d[2] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.087      ;
; 1.867 ; cronometro_sincrono:U6|d[2] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.088      ;
; 1.880 ; cronometro_sincrono:U6|d[2] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.101      ;
; 2.185 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.406      ;
; 2.230 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.451      ;
; 2.278 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.499      ;
; 2.308 ; cronometro_sincrono:U6|d[0] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.529      ;
; 2.313 ; cronometro_sincrono:U6|d[0] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.534      ;
; 2.327 ; cronometro_sincrono:U6|d[0] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.548      ;
; 2.376 ; cronometro_sincrono:U6|d[1] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.597      ;
; 2.387 ; cronometro_sincrono:U6|d[1] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.608      ;
; 2.388 ; cronometro_sincrono:U6|d[1] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.609      ;
; 2.426 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 2.989      ;
; 2.616 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.837      ;
; 2.833 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 3.396      ;
; 2.871 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 3.434      ;
; 2.919 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 3.482      ;
; 2.993 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 3.556      ;
; 3.017 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 3.238      ;
; 3.020 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 3.583      ;
; 3.020 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 3.583      ;
; 3.020 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 3.583      ;
; 3.128 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 3.349      ;
; 3.152 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 3.715      ;
; 3.556 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 3.777      ;
; 3.966 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 4.187      ;
; 4.029 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 4.592      ;
; 4.030 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 4.593      ;
; 4.077 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 4.298      ;
; 4.188 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 4.409      ;
; 4.272 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 4.835      ;
; 4.272 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 4.835      ;
; 4.272 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 4.835      ;
; 4.361 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 4.582      ;
; 4.414 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 4.635      ;
; 4.598 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 4.819      ;
; 4.598 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 4.819      ;
; 4.937 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 5.158      ;
; 5.174 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 5.395      ;
; 5.358 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 5.579      ;
; 5.358 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 5.579      ;
; 5.358 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 5.579      ;
; 5.411 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 5.632      ;
; 5.411 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 5.632      ;
; 5.411 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 5.632      ;
; 5.934 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 6.155      ;
; 5.934 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 6.155      ;
; 5.934 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 6.155      ;
; 6.006 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 6.227      ;
; 6.006 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 6.227      ;
; 6.006 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 6.227      ;
+-------+-----------------------------+-----------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'divisor:U1|temp1'                                                                                                                ;
+--------+-----------------------+-----------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                     ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------+------------------+------------------+--------------+------------+------------+
; -5.179 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 6.188      ;
; -5.179 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 6.188      ;
; -5.179 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 6.188      ;
; -5.162 ; debounce_v1:U4|result ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 6.171      ;
; -5.162 ; debounce_v1:U4|result ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 6.171      ;
; -5.162 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 6.171      ;
; -4.156 ; debounce_v1:U5|result ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 5.165      ;
; -4.155 ; debounce_v1:U5|result ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 5.164      ;
; -4.062 ; debounce_v1:U4|result ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 5.071      ;
; -3.742 ; debounce_v1:U5|result ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 4.751      ;
; -2.997 ; debounce_v1:U5|result ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; 0.342      ; 4.006      ;
+--------+-----------------------+-----------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'divisor:U1|temp1'                                                                                                                ;
+-------+-----------------------+-----------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                     ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------+------------------+------------------+--------------+------------+------------+
; 3.443 ; debounce_v1:U5|result ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 4.006      ;
; 4.188 ; debounce_v1:U5|result ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 4.751      ;
; 4.508 ; debounce_v1:U4|result ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 5.071      ;
; 4.601 ; debounce_v1:U5|result ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 5.164      ;
; 4.602 ; debounce_v1:U5|result ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 5.165      ;
; 5.608 ; debounce_v1:U4|result ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 6.171      ;
; 5.608 ; debounce_v1:U4|result ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 6.171      ;
; 5.608 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 6.171      ;
; 5.625 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 6.188      ;
; 5.625 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 6.188      ;
; 5.625 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; 0.342      ; 6.188      ;
+-------+-----------------------+-----------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; CLK_50MHz        ; CLK_50MHz        ; 10403    ; 0        ; 0        ; 0        ;
; divisor:U1|temp1 ; CLK_50MHz        ; 1        ; 1        ; 0        ; 0        ;
; divisor:U1|temp2 ; CLK_50MHz        ; 1        ; 1        ; 0        ; 0        ;
; divisor:U1|temp1 ; divisor:U1|temp1 ; 53       ; 0        ; 0        ; 0        ;
; divisor:U1|temp2 ; divisor:U1|temp1 ; 28       ; 0        ; 0        ; 0        ;
; divisor:U1|temp2 ; divisor:U1|temp2 ; 240      ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; CLK_50MHz        ; CLK_50MHz        ; 10403    ; 0        ; 0        ; 0        ;
; divisor:U1|temp1 ; CLK_50MHz        ; 1        ; 1        ; 0        ; 0        ;
; divisor:U1|temp2 ; CLK_50MHz        ; 1        ; 1        ; 0        ; 0        ;
; divisor:U1|temp1 ; divisor:U1|temp1 ; 53       ; 0        ; 0        ; 0        ;
; divisor:U1|temp2 ; divisor:U1|temp1 ; 28       ; 0        ; 0        ; 0        ;
; divisor:U1|temp2 ; divisor:U1|temp2 ; 240      ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Recovery Transfers                                                              ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; divisor:U1|temp2 ; divisor:U1|temp1 ; 11       ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Removal Transfers                                                               ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; divisor:U1|temp2 ; divisor:U1|temp1 ; 11       ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 49    ; 49   ;
+---------------------------------+-------+------+


+----------------------------------------------------------+
; Clock Status Summary                                     ;
+------------------+------------------+------+-------------+
; Target           ; Clock            ; Type ; Status      ;
+------------------+------------------+------+-------------+
; CLK_50MHz        ; CLK_50MHz        ; Base ; Constrained ;
; divisor:U1|temp1 ; divisor:U1|temp1 ; Base ; Constrained ;
; divisor:U1|temp2 ; divisor:U1|temp2 ; Base ; Constrained ;
+------------------+------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; BTN_SST    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BTN_UD     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BTN_Z      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; D7S_D[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DP_DEZ      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DP_UNID     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; BTN_SST    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BTN_UD     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BTN_Z      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; D7S_D[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DP_DEZ      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DP_UNID     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Wed Nov 26 12:44:56 2025
Info: Command: quartus_sta cronometro_final -c cronometro_final
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cronometro_final.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divisor:U1|temp1 divisor:U1|temp1
    Info (332105): create_clock -period 1.000 -name CLK_50MHz CLK_50MHz
    Info (332105): create_clock -period 1.000 -name divisor:U1|temp2 divisor:U1|temp2
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.247
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.247            -362.335 CLK_50MHz 
    Info (332119):    -5.560             -35.643 divisor:U1|temp1 
    Info (332119):    -5.024             -85.973 divisor:U1|temp2 
Info (332146): Worst-case hold slack is -1.617
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.617              -3.224 CLK_50MHz 
    Info (332119):     1.417               0.000 divisor:U1|temp2 
    Info (332119):     1.866               0.000 divisor:U1|temp1 
Info (332146): Worst-case recovery slack is -5.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.179             -35.085 divisor:U1|temp1 
Info (332146): Worst-case removal slack is 3.443
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.443               0.000 divisor:U1|temp1 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 CLK_50MHz 
    Info (332119):     0.234               0.000 divisor:U1|temp1 
    Info (332119):     0.234               0.000 divisor:U1|temp2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4681 megabytes
    Info: Processing ended: Wed Nov 26 12:44:57 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


