<!doctype html>
<html lang="it" dir="ltr" class="docs-wrapper plugin-docs plugin-id-default docs-version-2024-25 docs-doc-page docs-doc-id-esercitazioni/Verilog/Documentazione/Simulazione e GTKWave" data-has-hydrated="false">
<head>
<meta charset="UTF-8">
<meta name="generator" content="Docusaurus v3.9.1">
<title data-rh="true">Simulazione e GTKWave | Esercitazioni di Reti Logiche</title><meta data-rh="true" name="viewport" content="width=device-width,initial-scale=1"><meta data-rh="true" name="twitter:card" content="summary_large_image"><meta data-rh="true" property="og:image" content="https://your-docusaurus-site.example.com/reti-logiche-esercitazioni/img/docusaurus-social-card.jpg"><meta data-rh="true" name="twitter:image" content="https://your-docusaurus-site.example.com/reti-logiche-esercitazioni/img/docusaurus-social-card.jpg"><meta data-rh="true" property="og:url" content="https://your-docusaurus-site.example.com/reti-logiche-esercitazioni/2024-25/esercitazioni/Verilog/Documentazione/Simulazione e GTKWave"><meta data-rh="true" property="og:locale" content="it"><meta data-rh="true" name="docusaurus_locale" content="it"><meta data-rh="true" name="docsearch:language" content="it"><meta data-rh="true" name="docusaurus_version" content="2024-25"><meta data-rh="true" name="docusaurus_tag" content="docs-default-2024-25"><meta data-rh="true" name="docsearch:version" content="2024-25"><meta data-rh="true" name="docsearch:docusaurus_tag" content="docs-default-2024-25"><meta data-rh="true" property="og:title" content="Simulazione e GTKWave | Esercitazioni di Reti Logiche"><link data-rh="true" rel="icon" href="/reti-logiche-esercitazioni/img/favicon.png"><link data-rh="true" rel="canonical" href="https://your-docusaurus-site.example.com/reti-logiche-esercitazioni/2024-25/esercitazioni/Verilog/Documentazione/Simulazione e GTKWave"><link data-rh="true" rel="alternate" href="https://your-docusaurus-site.example.com/reti-logiche-esercitazioni/2024-25/esercitazioni/Verilog/Documentazione/Simulazione e GTKWave" hreflang="it"><link data-rh="true" rel="alternate" href="https://your-docusaurus-site.example.com/reti-logiche-esercitazioni/2024-25/esercitazioni/Verilog/Documentazione/Simulazione e GTKWave" hreflang="x-default"><link data-rh="true" rel="preconnect" href="https://X6QFHIGLL7-dsn.algolia.net" crossorigin="anonymous"><script data-rh="true" type="application/ld+json">{"@context":"https://schema.org","@type":"BreadcrumbList","itemListElement":[{"@type":"ListItem","position":1,"name":"Verilog","item":"https://your-docusaurus-site.example.com/reti-logiche-esercitazioni/2024-25/category/verilog"},{"@type":"ListItem","position":2,"name":"Documentazione","item":"https://your-docusaurus-site.example.com/reti-logiche-esercitazioni/2024-25/category/documentazione-1"},{"@type":"ListItem","position":3,"name":"Simulazione e GTKWave","item":"https://your-docusaurus-site.example.com/reti-logiche-esercitazioni/2024-25/esercitazioni/Verilog/Documentazione/Simulazione e GTKWave"}]}</script><link rel="alternate" type="application/rss+xml" href="/reti-logiche-esercitazioni/blog/rss.xml" title="Esercitazioni di Reti Logiche RSS Feed">
<link rel="alternate" type="application/atom+xml" href="/reti-logiche-esercitazioni/blog/atom.xml" title="Esercitazioni di Reti Logiche Atom Feed">

<link rel="preconnect" href="https://www.google-analytics.com">
<link rel="preconnect" href="https://www.googletagmanager.com">
<script async src="https://www.googletagmanager.com/gtag/js?id=G-GHFPG7JFTZ"></script>
<script>function gtag(){dataLayer.push(arguments)}window.dataLayer=window.dataLayer||[],gtag("js",new Date),gtag("config","G-GHFPG7JFTZ",{anonymize_ip:!0})</script>



<link rel="search" type="application/opensearchdescription+xml" title="Esercitazioni di Reti Logiche" href="/reti-logiche-esercitazioni/opensearch.xml">

<link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/katex@0.13.24/dist/katex.min.css" integrity="sha384-odtC+0UGzzFL/6PNoE8rX/SPcQDXBJ+uRepguP4QkPCm2LBxH3FA3y+fKSiJ+AmM" crossorigin="anonymous"><link rel="stylesheet" href="/reti-logiche-esercitazioni/assets/css/styles.e959b96b.css">
<script src="/reti-logiche-esercitazioni/assets/js/runtime~main.7b209738.js" defer="defer"></script>
<script src="/reti-logiche-esercitazioni/assets/js/main.d7a836c3.js" defer="defer"></script>
</head>
<body class="navigation-with-keyboard">
<svg style="display: none;"><defs>
<symbol id="theme-svg-external-link" viewBox="0 0 24 24"><path fill="currentColor" d="M21 13v10h-21v-19h12v2h-10v15h17v-8h2zm3-12h-10.988l4.035 4-6.977 7.07 2.828 2.828 6.977-7.07 4.125 4.172v-11z"/></symbol>
</defs></svg>
<script>!function(){var t=function(){try{return new URLSearchParams(window.location.search).get("docusaurus-theme")}catch(t){}}()||function(){try{return window.localStorage.getItem("theme")}catch(t){}}();document.documentElement.setAttribute("data-theme",t||"light"),document.documentElement.setAttribute("data-theme-choice",t||"light")}(),function(){try{const c=new URLSearchParams(window.location.search).entries();for(var[t,e]of c)if(t.startsWith("docusaurus-data-")){var a=t.replace("docusaurus-data-","data-");document.documentElement.setAttribute(a,e)}}catch(t){}}()</script><div id="__docusaurus"><div role="region" aria-label="Passa al contenuto principale"><a class="skipToContent_fXgn" href="#__docusaurus_skipToContent_fallback">Passa al contenuto principale</a></div><nav aria-label="Principale" class="theme-layout-navbar navbar navbar--fixed-top"><div class="navbar__inner"><div class="theme-layout-navbar-left navbar__items"><button aria-label="Attiva/disattiva la barra di navigazione" aria-expanded="false" class="navbar__toggle clean-btn" type="button"><svg width="30" height="30" viewBox="0 0 30 30" aria-hidden="true"><path stroke="currentColor" stroke-linecap="round" stroke-miterlimit="10" stroke-width="2" d="M4 7h22M4 15h22M4 23h22"></path></svg></button><a class="navbar__brand" href="/reti-logiche-esercitazioni/"><div class="navbar__logo"><img src="/reti-logiche-esercitazioni/img/logo.png" alt="Reti Logiche" class="themedComponent_mlkZ themedComponent--light_NVdE"><img src="/reti-logiche-esercitazioni/img/logo.png" alt="Reti Logiche" class="themedComponent_mlkZ themedComponent--dark_xIcU"></div><b class="navbar__title text--truncate">Esercitazioni di Reti Logiche</b></a><a aria-current="page" class="navbar__item navbar__link navbar__link--active" href="/reti-logiche-esercitazioni/2024-25/">Esercitazioni</a></div><div class="theme-layout-navbar-right navbar__items navbar__items--right"><div class="navbar__item dropdown dropdown--hoverable dropdown--right"><a class="navbar__link" aria-haspopup="true" aria-expanded="false" role="button" href="/reti-logiche-esercitazioni/2024-25/esercitazioni/Verilog/Documentazione/Simulazione e GTKWave">2024-25</a><ul class="dropdown__menu"><li><a class="dropdown__link" href="/reti-logiche-esercitazioni/esercitazioni/Verilog/Documentazione/Simulazione e GTKWave">2025-26</a></li><li><a aria-current="page" class="dropdown__link dropdown__link--active" href="/reti-logiche-esercitazioni/2024-25/esercitazioni/Verilog/Documentazione/Simulazione e GTKWave">2024-25</a></li></ul></div><div class="toggle_vylO colorModeToggle_DEke"><button class="clean-btn toggleButton_gllP toggleButtonDisabled_aARS" type="button" disabled="" title="system mode" aria-label="Passa dalla modalit√† scura a quella chiara (currently system mode)"><svg viewBox="0 0 24 24" width="24" height="24" aria-hidden="true" class="toggleIcon_g3eP lightToggleIcon_pyhR"><path fill="currentColor" d="M12,9c1.65,0,3,1.35,3,3s-1.35,3-3,3s-3-1.35-3-3S10.35,9,12,9 M12,7c-2.76,0-5,2.24-5,5s2.24,5,5,5s5-2.24,5-5 S14.76,7,12,7L12,7z M2,13l2,0c0.55,0,1-0.45,1-1s-0.45-1-1-1l-2,0c-0.55,0-1,0.45-1,1S1.45,13,2,13z M20,13l2,0c0.55,0,1-0.45,1-1 s-0.45-1-1-1l-2,0c-0.55,0-1,0.45-1,1S19.45,13,20,13z M11,2v2c0,0.55,0.45,1,1,1s1-0.45,1-1V2c0-0.55-0.45-1-1-1S11,1.45,11,2z M11,20v2c0,0.55,0.45,1,1,1s1-0.45,1-1v-2c0-0.55-0.45-1-1-1C11.45,19,11,19.45,11,20z M5.99,4.58c-0.39-0.39-1.03-0.39-1.41,0 c-0.39,0.39-0.39,1.03,0,1.41l1.06,1.06c0.39,0.39,1.03,0.39,1.41,0s0.39-1.03,0-1.41L5.99,4.58z M18.36,16.95 c-0.39-0.39-1.03-0.39-1.41,0c-0.39,0.39-0.39,1.03,0,1.41l1.06,1.06c0.39,0.39,1.03,0.39,1.41,0c0.39-0.39,0.39-1.03,0-1.41 L18.36,16.95z M19.42,5.99c0.39-0.39,0.39-1.03,0-1.41c-0.39-0.39-1.03-0.39-1.41,0l-1.06,1.06c-0.39,0.39-0.39,1.03,0,1.41 s1.03,0.39,1.41,0L19.42,5.99z M7.05,18.36c0.39-0.39,0.39-1.03,0-1.41c-0.39-0.39-1.03-0.39-1.41,0l-1.06,1.06 c-0.39,0.39-0.39,1.03,0,1.41s1.03,0.39,1.41,0L7.05,18.36z"></path></svg><svg viewBox="0 0 24 24" width="24" height="24" aria-hidden="true" class="toggleIcon_g3eP darkToggleIcon_wfgR"><path fill="currentColor" d="M9.37,5.51C9.19,6.15,9.1,6.82,9.1,7.5c0,4.08,3.32,7.4,7.4,7.4c0.68,0,1.35-0.09,1.99-0.27C17.45,17.19,14.93,19,12,19 c-3.86,0-7-3.14-7-7C5,9.07,6.81,6.55,9.37,5.51z M12,3c-4.97,0-9,4.03-9,9s4.03,9,9,9s9-4.03,9-9c0-0.46-0.04-0.92-0.1-1.36 c-0.98,1.37-2.58,2.26-4.4,2.26c-2.98,0-5.4-2.42-5.4-5.4c0-1.81,0.89-3.42,2.26-4.4C12.92,3.04,12.46,3,12,3L12,3z"></path></svg><svg viewBox="0 0 24 24" width="24" height="24" aria-hidden="true" class="toggleIcon_g3eP systemToggleIcon_QzmC"><path fill="currentColor" d="m12 21c4.971 0 9-4.029 9-9s-4.029-9-9-9-9 4.029-9 9 4.029 9 9 9zm4.95-13.95c1.313 1.313 2.05 3.093 2.05 4.95s-0.738 3.637-2.05 4.95c-1.313 1.313-3.093 2.05-4.95 2.05v-14c1.857 0 3.637 0.737 4.95 2.05z"></path></svg></button></div><div class="navbarSearchContainer_Bca1"><button type="button" class="DocSearch DocSearch-Button" aria-label="Cerca (Meta+k)" aria-keyshortcuts="Meta+k"><span class="DocSearch-Button-Container"><svg width="20" height="20" class="DocSearch-Search-Icon" viewBox="0 0 24 24" aria-hidden="true"><circle cx="11" cy="11" r="8" stroke="currentColor" fill="none" stroke-width="1.4"></circle><path d="m21 21-4.3-4.3" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"></path></svg><span class="DocSearch-Button-Placeholder">Cerca</span></span><span class="DocSearch-Button-Keys"></span></button></div></div></div><div role="presentation" class="navbar-sidebar__backdrop"></div></nav><div id="__docusaurus_skipToContent_fallback" class="theme-layout-main main-wrapper mainWrapper_z2l0"><div class="docsWrapper_hBAB"><button aria-label="Torna indietro all&#x27;inizio" class="clean-btn theme-back-to-top-button backToTopButton_sjWU" type="button"></button><div class="docRoot_UBD9"><aside class="theme-doc-sidebar-container docSidebarContainer_YfHR"><div class="sidebarViewport_aRkj"><div class="sidebar_njMd"><nav aria-label="Barra laterale dei documenti" class="menu thin-scrollbar menu_SIkG"><ul class="theme-doc-sidebar-menu menu__list"><li class="theme-doc-sidebar-item-link theme-doc-sidebar-item-link-level-1 menu__list-item"><a class="menu__link" href="/reti-logiche-esercitazioni/2024-25/"><span title="Esercitazioni di Reti Logiche" class="linkLabel_WmDU">Esercitazioni di Reti Logiche</span></a></li><li class="theme-doc-sidebar-item-link theme-doc-sidebar-item-link-level-1 menu__list-item"><a class="menu__link" href="/reti-logiche-esercitazioni/2024-25/esercitazioni/Introduzione"><span title="Introduzione" class="linkLabel_WmDU">Introduzione</span></a></li><li class="theme-doc-sidebar-item-category theme-doc-sidebar-item-category-level-1 menu__list-item menu__list-item--collapsed"><div class="menu__list-item-collapsible"><a class="categoryLink_byQd menu__link menu__link--sublist" href="/reti-logiche-esercitazioni/2024-25/category/assembler"><span title="Assembler" class="categoryLinkLabel_W154">Assembler</span></a><button aria-label="Expand sidebar category &#x27;Assembler&#x27;" aria-expanded="false" type="button" class="clean-btn menu__caret"></button></div></li><li class="theme-doc-sidebar-item-category theme-doc-sidebar-item-category-level-1 menu__list-item"><div class="menu__list-item-collapsible"><a class="categoryLink_byQd menu__link menu__link--sublist menu__link--active" href="/reti-logiche-esercitazioni/2024-25/category/verilog"><span title="Verilog" class="categoryLinkLabel_W154">Verilog</span></a><button aria-label="Collapse sidebar category &#x27;Verilog&#x27;" aria-expanded="true" type="button" class="clean-btn menu__caret"></button></div><ul class="menu__list"><li class="theme-doc-sidebar-item-category theme-doc-sidebar-item-category-level-2 menu__list-item menu__list-item--collapsed"><div class="menu__list-item-collapsible"><a class="categoryLink_byQd menu__link menu__link--sublist" tabindex="0" href="/reti-logiche-esercitazioni/2024-25/category/esercitazioni-1"><span title="Esercitazioni" class="categoryLinkLabel_W154">Esercitazioni</span></a><button aria-label="Expand sidebar category &#x27;Esercitazioni&#x27;" aria-expanded="false" type="button" class="clean-btn menu__caret"></button></div></li><li class="theme-doc-sidebar-item-category theme-doc-sidebar-item-category-level-2 menu__list-item"><div class="menu__list-item-collapsible"><a class="categoryLink_byQd menu__link menu__link--sublist menu__link--active" tabindex="0" href="/reti-logiche-esercitazioni/2024-25/category/documentazione-1"><span title="Documentazione" class="categoryLinkLabel_W154">Documentazione</span></a><button aria-label="Collapse sidebar category &#x27;Documentazione&#x27;" aria-expanded="true" type="button" class="clean-btn menu__caret"></button></div><ul class="menu__list"><li class="theme-doc-sidebar-item-link theme-doc-sidebar-item-link-level-3 menu__list-item"><a class="menu__link" tabindex="0" href="/reti-logiche-esercitazioni/2024-25/esercitazioni/Verilog/Documentazione/Introduzione"><span title="Introduzione" class="linkLabel_WmDU">Introduzione</span></a></li><li class="theme-doc-sidebar-item-link theme-doc-sidebar-item-link-level-3 menu__list-item"><a class="menu__link" tabindex="0" href="/reti-logiche-esercitazioni/2024-25/esercitazioni/Verilog/Documentazione/Operatori"><span title="Operatori" class="linkLabel_WmDU">Operatori</span></a></li><li class="theme-doc-sidebar-item-link theme-doc-sidebar-item-link-level-3 menu__list-item"><a class="menu__link" tabindex="0" href="/reti-logiche-esercitazioni/2024-25/esercitazioni/Verilog/Documentazione/Sintassi per reti combinatorie"><span title="Sintassi per reti combinatorie" class="linkLabel_WmDU">Sintassi per reti combinatorie</span></a></li><li class="theme-doc-sidebar-item-link theme-doc-sidebar-item-link-level-3 menu__list-item"><a class="menu__link" tabindex="0" href="/reti-logiche-esercitazioni/2024-25/esercitazioni/Verilog/Documentazione/Sintassi per reti sincronizzate"><span title="Sintassi per reti sincronizzate" class="linkLabel_WmDU">Sintassi per reti sincronizzate</span></a></li><li class="theme-doc-sidebar-item-link theme-doc-sidebar-item-link-level-3 menu__list-item"><a class="menu__link menu__link--active" aria-current="page" tabindex="0" href="/reti-logiche-esercitazioni/2024-25/esercitazioni/Verilog/Documentazione/Simulazione e GTKWave"><span title="Simulazione e GTKWave" class="linkLabel_WmDU">Simulazione e GTKWave</span></a></li></ul></li><li class="theme-doc-sidebar-item-link theme-doc-sidebar-item-link-level-2 menu__list-item"><a class="menu__link" tabindex="0" href="/reti-logiche-esercitazioni/2024-25/esercitazioni/Verilog/Simulatore processore sEP8"><span title="Simulatore processore sEP8" class="linkLabel_WmDU">Simulatore processore sEP8</span></a></li></ul></li><li class="theme-doc-sidebar-item-link theme-doc-sidebar-item-link-level-1 menu__list-item"><a class="menu__link" href="/reti-logiche-esercitazioni/2024-25/esercitazioni/VS-Code"><span title="Uso di VS Code" class="linkLabel_WmDU">Uso di VS Code</span></a></li><li class="theme-doc-sidebar-item-link theme-doc-sidebar-item-link-level-1 menu__list-item"><a class="menu__link" href="/reti-logiche-esercitazioni/2024-25/esercitazioni/Versioni PDF"><span title="Versioni PDF" class="linkLabel_WmDU">Versioni PDF</span></a></li></ul></nav></div></div></aside><main class="docMainContainer_TBSr"><div class="container padding-top--md padding-bottom--lg"><div class="row"><div class="col docItemCol_VOVn"><div class="theme-doc-version-banner alert alert--warning margin-bottom--md" role="alert"><div>Questa √® la documentazione per <!-- -->Esercitazioni di Reti Logiche<!-- --> <b>2024-25</b>, che non √® pi√π attivamente mantenuta.</div><div class="margin-top--md">Per la documentazione aggiornata, guarda la <b><a href="/reti-logiche-esercitazioni/esercitazioni/Verilog/Documentazione/Simulazione e GTKWave">ultima versione</a></b> (<!-- -->2025-26<!-- -->).</div></div><div class="docItemContainer_Djhp"><article><nav class="theme-doc-breadcrumbs breadcrumbsContainer_Z_bl" aria-label="Briciole di pane"><ul class="breadcrumbs"><li class="breadcrumbs__item"><a aria-label="Pagina principale" class="breadcrumbs__link" href="/reti-logiche-esercitazioni/"><svg viewBox="0 0 24 24" class="breadcrumbHomeIcon_YNFT"><path d="M10 19v-5h4v5c0 .55.45 1 1 1h3c.55 0 1-.45 1-1v-7h1.7c.46 0 .68-.57.33-.87L12.67 3.6c-.38-.34-.96-.34-1.34 0l-8.36 7.53c-.34.3-.13.87.33.87H5v7c0 .55.45 1 1 1h3c.55 0 1-.45 1-1z" fill="currentColor"></path></svg></a></li><li class="breadcrumbs__item"><a class="breadcrumbs__link" href="/reti-logiche-esercitazioni/2024-25/category/verilog"><span>Verilog</span></a></li><li class="breadcrumbs__item"><a class="breadcrumbs__link" href="/reti-logiche-esercitazioni/2024-25/category/documentazione-1"><span>Documentazione</span></a></li><li class="breadcrumbs__item breadcrumbs__item--active"><span class="breadcrumbs__link">Simulazione e GTKWave</span></li></ul></nav><span class="theme-doc-version-badge badge badge--secondary">Versione: 2024-25</span><div class="tocCollapsible_ETCw theme-doc-toc-mobile tocMobile_ITEo"><button type="button" class="clean-btn tocCollapsibleButton_TO0P">Su questa pagina</button></div><div class="theme-doc-markdown markdown"><header><h1>Simulazione ed uso di GTKWave</h1></header>
<p>Documentiamo qui il software da utilizzare per il testing e debugging delle reti prodotte, ossia <code>iverilog</code>, <code>vvp</code> e <code>GTKWave</code>.
A differenza dell&#x27;ambiente per Assembler, questi sono facilmente reperibili per ogni piattaforma, o compilabili dal sorgente.
In sede d&#x27;esame si utilizzano da un normale terminale Windows, senza utilizzare macchine virtuali.
<a href="https://bleyer.org/icarus/" target="_blank" rel="noopener noreferrer">Qui</a> si trovano installer per Windows.</p>
<p>Negli esercizi di esame vengono forniti i file necessari a compilare simulazioni per testare la propria rete.
Questi sono tipicamente i file <code>testbench.v</code> e <code>reti_standard.v</code>.
Il primo contiene una serie di test che verificano il corretto comportamento della rete prodotta rispetto alle specifiche richieste.
Il secondo contiene invece delle reti combinatorie che si potranno assumere note e sintetizzabili, da usare per la sintesi di rete combinatoria.</p>
<div class="theme-admonition theme-admonition-note admonition_xJq3 alert alert--secondary"><div class="admonitionHeading_Gvgb"><span class="admonitionIcon_Rf37"><svg viewBox="0 0 14 16"><path fill-rule="evenodd" d="M6.3 5.69a.942.942 0 0 1-.28-.7c0-.28.09-.52.28-.7.19-.18.42-.28.7-.28.28 0 .52.09.7.28.18.19.28.42.28.7 0 .28-.09.52-.28.7a1 1 0 0 1-.7.3c-.28 0-.52-.11-.7-.3zM8 7.99c-.02-.25-.11-.48-.31-.69-.2-.19-.42-.3-.69-.31H6c-.27.02-.48.13-.69.31-.2.2-.3.44-.31.69h1v3c.02.27.11.5.31.69.2.2.42.31.69.31h1c.27 0 .48-.11.69-.31.2-.19.3-.42.31-.69H8V7.98v.01zM7 2.3c-3.14 0-5.7 2.54-5.7 5.68 0 3.14 2.56 5.7 5.7 5.7s5.7-2.55 5.7-5.7c0-3.15-2.56-5.69-5.7-5.69v.01zM7 .98c3.86 0 7 3.14 7 7s-3.14 7-7 7-7-3.12-7-7 3.14-7 7-7z"></path></svg></span>note</div><div class="admonitionContent_BuS1"><p>Non tutti gli esercizi hanno una parte di sintesi di rete combinatoria, e quindi il file <code>reti_standard.v</code>.
Inoltre, ciascun esercizio ha il <em>proprio</em> file <code>reti_standard.v</code>, che sar√† diverso da quelli allegati ad altri esercizi.</p></div></div>
<h2 class="anchor anchorWithStickyNavbar_LWe7" id="compilazione-e-simulazione">Compilazione e simulazione<a href="#compilazione-e-simulazione" class="hash-link" aria-label="Link diretto a Compilazione e simulazione" title="Link diretto a Compilazione e simulazione" translate="no">‚Äã</a></h2>
<p>Sia <code>descrizione.v</code> il sorgente contenente la descrizione della rete sincronizzata da noi prodotto, e che vogliamo testare.</p>
<p>Si compila la simulazione con il comando da terminale <code>iverilog</code>.
Il comando richiede come argomenti i file da compilare assieme.
Di default, il binario prodotto si chiamer√† <code>a.out</code>, mentre con l&#x27;opzione <code>-o nome</code> √® possibile impostarne uno a scelta.
Per esempio:</p>
<div class="language-text codeBlockContainer_Ckt0 theme-code-block" style="--prism-color:#393A34;--prism-background-color:#f6f8fa"><div class="codeBlockContent_QJqH"><pre tabindex="0" class="prism-code language-text codeBlock_bY9V thin-scrollbar" style="color:#393A34;background-color:#f6f8fa"><code class="codeBlockLines_e6Vv"><span class="token-line" style="color:#393A34"><span class="token plain">iverilog -o desc testbench.v reti_standard.v descrizione.v</span><br></span></code></pre></div></div>
<p>Il file prodotto non √® eseguibile da solo, ma va lanciato usando <code>vvp</code>.
Per esempio:</p>
<div class="language-text codeBlockContainer_Ckt0 theme-code-block" style="--prism-color:#393A34;--prism-background-color:#f6f8fa"><div class="codeBlockContent_QJqH"><pre tabindex="0" class="prism-code language-text codeBlock_bY9V thin-scrollbar" style="color:#393A34;background-color:#f6f8fa"><code class="codeBlockLines_e6Vv"><span class="token-line" style="color:#393A34"><span class="token plain">vvp desc</span><br></span></code></pre></div></div>
<p>Questo lancer√† la simulazione.
In un test di successo, vedremo le seguenti stampe:</p>
<div class="language-text codeBlockContainer_Ckt0 theme-code-block" style="--prism-color:#393A34;--prism-background-color:#f6f8fa"><div class="codeBlockContent_QJqH"><pre tabindex="0" class="prism-code language-text codeBlock_bY9V thin-scrollbar" style="color:#393A34;background-color:#f6f8fa"><code class="codeBlockLines_e6Vv"><span class="token-line" style="color:#393A34"><span class="token plain">VCD info: dumpfile waveform.vcd opened for output.</span><br></span><span class="token-line" style="color:#393A34"><span class="token plain">$finish called at [un numero]</span><br></span></code></pre></div></div>
<p>La prima stampa ci informa che il file <code>waveform.vcd</code> sta venendo popolato, la seconda ci informa del tempo di simulazione al quale questa √® terminata con il comando <code>$finish</code>.
Alcune versioni di <code>vvp</code> non stampano quest&#x27;ultima di default - non √® un problema.</p>
<p>Le testbench degli esercizi d&#x27;esame stampano a video quando incontrano un errore: un test fallito avr√† quindi delle righe in pi√π in mezzo a quelle presentate qui.
Per esempio, <code>Timeout - waiting for signal failed</code> indica che la simulazione si era bloccata in attesa di un evento che non √® mai accaduto, come un segnale di handshake.</p>
<div class="theme-admonition theme-admonition-tip admonition_xJq3 alert alert--success"><div class="admonitionHeading_Gvgb"><span class="admonitionIcon_Rf37"><svg viewBox="0 0 12 16"><path fill-rule="evenodd" d="M6.5 0C3.48 0 1 2.19 1 5c0 .92.55 2.25 1 3 1.34 2.25 1.78 2.78 2 4v1h5v-1c.22-1.22.66-1.75 2-4 .45-.75 1-2.08 1-3 0-2.81-2.48-5-5.5-5zm3.64 7.48c-.25.44-.47.8-.67 1.11-.86 1.41-1.25 2.06-1.45 3.23-.02.05-.02.11-.02.17H5c0-.06 0-.13-.02-.17-.2-1.17-.59-1.83-1.45-3.23-.2-.31-.42-.67-.67-1.11C2.44 6.78 2 5.65 2 5c0-2.2 2.02-4 4.5-4 1.22 0 2.36.42 3.22 1.19C10.55 2.94 11 3.94 11 5c0 .66-.44 1.78-.86 2.48zM4 14h5c-.23 1.14-1.3 2-2.5 2s-2.27-.86-2.5-2z"></path></svg></span>Le testbench non sono mai <em>complete</em></div><div class="admonitionContent_BuS1"><p>Se la simulazione non stampa errori, questo indica solo che la testbench  <em>non ne ha trovato alcuno</em>.
Non implica, invece, che <em>non ci siano</em> errori.
Questo sia perch√© √® impossibile scrivere una testbench davvero esaustiva per tutti i possibili percorsi di esecuzione, ma anche perch√© √® facile scrivere Verilog che <em>sembra</em> funzionare bene ma che in realt√† usa costrutti che rendono la rete irrealizzabile in hardware.</p><p>√à sempre responsabilit√† dello studente assicurarsi che non ci siano errori.
In fase di autocorrezione, anche se la testbench non trova nessun errore, √® sempre possibile (anzi, dovuto) assicurarsi della correttezza del compito e fare correzioni se necessarie.</p></div></div>
<h3 class="anchor anchorWithStickyNavbar_LWe7" id="testbench-con-timescale">Testbench con <code>`timescale</code><a href="#testbench-con-timescale" class="hash-link" aria-label="Link diretto a testbench-con-timescale" title="Link diretto a testbench-con-timescale" translate="no">‚Äã</a></h3>
<p>Con la sintassi <code>`timescale</code> √® possibile controllare l&#x27;unit√† di misura default e la granularit√† della simulazione.
Per esempio, un file <code>testbench.v</code> che comincia come segue imposta l&#x27;unit√† di misura a <code>1s</code> (il solito) e la granularit√† di simulazione a <code>1ms</code>, permettendo di osservare cambiamenti pi√π veloci di un secondo.</p>
<div class="language-verilog codeBlockContainer_Ckt0 theme-code-block" style="--prism-color:#393A34;--prism-background-color:#f6f8fa"><div class="codeBlockContent_QJqH"><pre tabindex="0" class="prism-code language-verilog codeBlock_bY9V thin-scrollbar" style="color:#393A34;background-color:#f6f8fa"><code class="codeBlockLines_e6Vv"><span class="token-line" style="color:#393A34"><span class="token directive keyword" style="color:#00009f">`timescale 1s/ms</span><span class="token plain"></span><br></span><span class="token-line" style="color:#393A34"><span class="token plain" style="display:inline-block"></span><br></span><span class="token-line" style="color:#393A34"><span class="token plain"></span><span class="token block function" style="color:#d73a49">module</span><span class="token plain"> testbench</span><span class="token punctuation" style="color:#393A34">(</span><span class="token punctuation" style="color:#393A34">)</span><span class="token plain">;</span><br></span><span class="token-line" style="color:#393A34"><span class="token plain">...</span><br></span></code></pre></div></div>
<p>Questa sintassi √® utilizzata in alcuni testi d&#x27;esame, per esempio se sono previste RC particolarmente veloci.
Per maggiori dettagli, vedere <a href="https://www.chipverify.com/verilog/verilog-timescale" target="_blank" rel="noopener noreferrer">qui</a>.</p>
<div class="theme-admonition theme-admonition-warning admonition_xJq3 alert alert--warning"><div class="admonitionHeading_Gvgb"><span class="admonitionIcon_Rf37"><svg viewBox="0 0 16 16"><path fill-rule="evenodd" d="M8.893 1.5c-.183-.31-.52-.5-.887-.5s-.703.19-.886.5L.138 13.499a.98.98 0 0 0 0 1.001c.193.31.53.501.886.501h13.964c.367 0 .704-.19.877-.5a1.03 1.03 0 0 0 .01-1.002L8.893 1.5zm.133 11.497H6.987v-2.003h2.039v2.003zm0-3.004H6.987V5.987h2.039v4.006z"></path></svg></span>warning</div><div class="admonitionContent_BuS1"><p>Se la sintassi <code>`timescale</code> √® utilizzata, <em>√® obbligatorio</em> compilare la simulazione ponendo il file <code>testbench.v</code> come primo file del comando, ossia <code>iverilog -o desc testbench.v ...</code>.</p><p>In caso contrario, il compilatore stamper√† il seguente warning:</p><div class="language-text codeBlockContainer_Ckt0 theme-code-block" style="--prism-color:#393A34;--prism-background-color:#f6f8fa"><div class="codeBlockContent_QJqH"><pre tabindex="0" class="prism-code language-text codeBlock_bY9V thin-scrollbar" style="color:#393A34;background-color:#f6f8fa"><code class="codeBlockLines_e6Vv"><span class="token-line" style="color:#393A34"><span class="token plain">warning: Found both default and `timescale based delays.</span><br></span></code></pre></div></div></div></div>
<h2 class="anchor anchorWithStickyNavbar_LWe7" id="waveform-e-debugging">Waveform e debugging<a href="#waveform-e-debugging" class="hash-link" aria-label="Link diretto a Waveform e debugging" title="Link diretto a Waveform e debugging" translate="no">‚Äã</a></h2>
<p>La simulazione genera un file <code>waveform.vcd</code> contenente l&#x27;evoluzione di tutti i fili e registri nella simulazione.
Questo file √® prodotto grazie alle seguenti righe, incluse in tutte le testbench:</p>
<div class="language-verilog codeBlockContainer_Ckt0 theme-code-block" style="--prism-color:#393A34;--prism-background-color:#f6f8fa"><div class="codeBlockContent_QJqH"><pre tabindex="0" class="prism-code language-verilog codeBlock_bY9V thin-scrollbar" style="color:#393A34;background-color:#f6f8fa"><code class="codeBlockLines_e6Vv"><span class="token-line" style="color:#393A34"><span class="token behavior keyword" style="color:#00009f">initial</span><span class="token plain"> </span><span class="token block function" style="color:#d73a49">begin</span><span class="token plain"></span><br></span><span class="token-line" style="color:#393A34"><span class="token plain">    $dumpfile</span><span class="token punctuation" style="color:#393A34">(</span><span class="token literal-string string" style="color:#e3116c">&quot;waveform.vcd&quot;</span><span class="token punctuation" style="color:#393A34">)</span><span class="token plain">;</span><br></span><span class="token-line" style="color:#393A34"><span class="token plain">    $dumpvars;</span><br></span><span class="token-line" style="color:#393A34"><span class="token plain">    ...</span><br></span></code></pre></div></div>
<p>Con questo file possiamo studiare l&#x27;evoluzione della rete e trovare eventuali errori.
Per analizzarlo, usiamo GTKWave, richiamabile da terminale con</p>
<div class="language-text codeBlockContainer_Ckt0 theme-code-block" style="--prism-color:#393A34;--prism-background-color:#f6f8fa"><div class="codeBlockContent_QJqH"><pre tabindex="0" class="prism-code language-text codeBlock_bY9V thin-scrollbar" style="color:#393A34;background-color:#f6f8fa"><code class="codeBlockLines_e6Vv"><span class="token-line" style="color:#393A34"><span class="token plain">gtkwave waveform.vcd</span><br></span></code></pre></div></div>
<p>Si dovrebbe aprire quindi una finestra dal quale possiamo analizzare l&#x27;evoluzione della rete.</p>
<img src="/reti-logiche-esercitazioni/2024-25/img/verilog/gtkwave/gtkwave.png" style="max-width:min(100%, 46rem)" alt="Vista di esempio di GTKWave.">
<p>Il programma mostra sulla sinistra le varie componenti nella simulazione e, se li selezioniamo, i fili e registri che li compongono.
Ci interesser√† in particolare <code>dut</code> (<em>device under test</em>), che sar√† proprio il componente da noi realizzato.
Selezionando poi i vari <code>wire</code> e <code>reg</code> che compaiono sotto, e cliccando &quot;Append&quot;, compariranno nella schermata a destra, dove possiamo vedere l&#x27;evoluzione nel tempo.</p>
<h3 class="anchor anchorWithStickyNavbar_LWe7" id="zoom-ordinamento-formattazione">Zoom, ordinamento, formattazione<a href="#zoom-ordinamento-formattazione" class="hash-link" aria-label="Link diretto a Zoom, ordinamento, formattazione" title="Link diretto a Zoom, ordinamento, formattazione" translate="no">‚Äã</a></h3>
<p>Lo zoom della timeline a destra √® regolabile, usando la rotellina del mouse o le lenti d&#x27;ingrandimento in alto a sinistra.</p>
<p>Cliccando in punti specifici della timeline spostiamo il cursore, cio√® la linea rossa verticale.
Possiamo quindi leggere nella colonna centrale il valore di ciascun segnale all&#x27;istante dove si trova il cursore.</p>
<p>I segnali nella schermata principale sono ordinabili, per esempio √® in genere utile spostare <code>clock</code> e <code>STAR</code> in alto.
Di default, sono formattati come segnali binari, se composti da un bit, o in notazione esadecimale, se da pi√π bit.
Cliccando col destro su un segnale √® possibile cambiare la formattazione in diversi modi, incluso decimale.</p>
<h3 class="anchor anchorWithStickyNavbar_LWe7" id="non-specificati-e-alta-impedenza">Non specificati e alta impedenza<a href="#non-specificati-e-alta-impedenza" class="hash-link" aria-label="Link diretto a Non specificati e alta impedenza" title="Link diretto a Non specificati e alta impedenza" translate="no">‚Äã</a></h3>
<p>Prestare particolare attenzione ai valori non specificati (<code>X</code>) e alta impedenza (<code>Z</code>), che sono spesso sintomi di errori, per esempio per un filo di input non collegato.</p>
<p>Nella waveform, i valori non specificati sono evidenziati con un&#x27;area rossa, mentre i fili in alta impedenza sono evidenziati con una linea orizzontale gialla posta a met√† altezza tra 0 e 1.</p>
<h3 class="anchor anchorWithStickyNavbar_LWe7" id="pulsante-reload">Pulsante <em>Reload</em><a href="#pulsante-reload" class="hash-link" aria-label="Link diretto a pulsante-reload" title="Link diretto a pulsante-reload" translate="no">‚Äã</a></h3>
<p>Il comando <code>gtkwave waveform.vcd</code> blocca il terminale da cui viene lanciato, rendendo impossibile mandare altri comandi finch√© non viene chiuso.
√à quindi frequente vedere studenti chiudere e riaprire GTKWave ogni volta che c&#x27;√® bisogno di risimulare la rete.</p>
<p>Questo approaccio √® per√≤ inefficiente, dato che si dovr√† ogni volta riselezionare i fili, riformattarne i valori, ritrovare il punto d&#x27;errore che si stava studiando.</p>
<p>Il pulsante <em>Reload</em>, indicato con l&#x27;icona üîÅ, permette di ricaricare il file <code>waveform.vcd</code> senza chiudere e riaprire il programma, e mantentendo tutte le selezioni fatte.</p>
<p>√à per questo una buona idea utilizzare una delle seguenti strategie:</p>
<ol>
<li>usare due terminali, uno dedicato a <code>iverilog</code> e <code>vvp</code>, l&#x27;altro a <code>gtkwave</code>;</li>
<li>lanciare il comando <code>gtkwave</code> in background. Nell&#x27;ambiente Windows all&#x27;esame, questo si pu√≤ fare aggiungendo un <code>&amp;</code> in fondo: <code>gtkwave waveform.vcd &amp;</code>.</li>
</ol>
<p>In entrambi i casi, otteniamo di poter rieseguire la simulazione mentre GTKWave √® aperto, e poter quindi sfruttare il pulsante Reload.</p>
<div class="theme-admonition theme-admonition-warning admonition_xJq3 alert alert--warning"><div class="admonitionHeading_Gvgb"><span class="admonitionIcon_Rf37"><svg viewBox="0 0 16 16"><path fill-rule="evenodd" d="M8.893 1.5c-.183-.31-.52-.5-.887-.5s-.703.19-.886.5L.138 13.499a.98.98 0 0 0 0 1.001c.193.31.53.501.886.501h13.964c.367 0 .704-.19.877-.5a1.03 1.03 0 0 0 .01-1.002L8.893 1.5zm.133 11.497H6.987v-2.003h2.039v2.003zm0-3.004H6.987V5.987h2.039v4.006z"></path></svg></span>Se l&#x27;operatore <code>&amp;</code> non funziona</div><div class="admonitionContent_BuS1"><p>In alcune installazioni di Powershell l&#x27;operatore <code>&amp;</code> non funziona.
L&#x27;operatore √® un semplice alias per <code>Start-Job</code>, e si pu√≤ ovviare al problema usando questo comando per esteso:</p><div class="language-text codeBlockContainer_Ckt0 theme-code-block" style="--prism-color:#393A34;--prism-background-color:#f6f8fa"><div class="codeBlockContent_QJqH"><pre tabindex="0" class="prism-code language-text codeBlock_bY9V thin-scrollbar" style="color:#393A34;background-color:#f6f8fa"><code class="codeBlockLines_e6Vv"><span class="token-line" style="color:#393A34"><span class="token plain">Start-Job { gtkwave waveform.vcd }</span><br></span></code></pre></div></div><p>L&#x27;operatore √® documentato <a href="https://learn.microsoft.com/en-us/powershell/module/microsoft.powershell.core/about/about_operators?view=powershell-7.4#background-operator-" target="_blank" rel="noopener noreferrer">qui</a>.</p></div></div>
<h3 class="anchor anchorWithStickyNavbar_LWe7" id="linea-di-errore">Linea di errore<a href="#linea-di-errore" class="hash-link" aria-label="Link diretto a Linea di errore" title="Link diretto a Linea di errore" translate="no">‚Äã</a></h3>
<p>Nelle testbench d&#x27;esame √® (di solito) presente anche una <em>linea di errore</em> che permette di identificare subito i punti in cui la testbench ha trovato un errore.
Questo √® particolarmente utile per scorrere lunghe simulazioni.</p>
<p>Queste linee sono realizzate nella testbench con una variabile <code>reg error</code> inizializzata a 0 e un blocco <code>always</code> che risponde ad ogni variazione di <code>error</code> per rimetterla a 0 dopo una breve attesa.
Questa attesa breve ma non nulla fa s√¨ che basti assegnare 1 ad <code>error</code> per ottenere un&#x27;impulso sulla linea, facilmente visibile.</p>
<p>In GTKWave, possiamo trovare il segnale <code>error</code> tra i <code>wire</code> e <code>reg</code> del modulo <code>testbench</code> (<em>non</em> in <code>dut</code>).
Mostrando questo segnale, possiamo riconoscere i punti di errore come impulsi, come nell&#x27;esempio seguente.</p>
<img src="/reti-logiche-esercitazioni/2024-25/img/verilog/3/error-line-perimetro.png" style="max-width:min(100%, 60rem)" alt="
Vista in GTKWave di una rete da esame, su un orizzonte di una trentina di cambi di stato.
Gli impulsi sulla linea &#x27;error&#x27; mostrano gli istanti di interesse dove √® stato rilevato un errore.
"></div></article><nav class="docusaurus-mt-lg pagination-nav" aria-label="Pagina del documento"><a class="pagination-nav__link pagination-nav__link--prev" href="/reti-logiche-esercitazioni/2024-25/esercitazioni/Verilog/Documentazione/Sintassi per reti sincronizzate"><div class="pagination-nav__sublabel">Precedente</div><div class="pagination-nav__label">Sintassi per reti sincronizzate</div></a><a class="pagination-nav__link pagination-nav__link--next" href="/reti-logiche-esercitazioni/2024-25/esercitazioni/Verilog/Simulatore processore sEP8"><div class="pagination-nav__sublabel">Successivo</div><div class="pagination-nav__label">Simulatore processore sEP8</div></a></nav></div></div><div class="col col--3"><div class="tableOfContents_bqdL thin-scrollbar theme-doc-toc-desktop"><ul class="table-of-contents table-of-contents__left-border"><li><a href="#compilazione-e-simulazione" class="table-of-contents__link toc-highlight">Compilazione e simulazione</a><ul><li><a href="#testbench-con-timescale" class="table-of-contents__link toc-highlight">Testbench con <code>`timescale</code></a></li></ul></li><li><a href="#waveform-e-debugging" class="table-of-contents__link toc-highlight">Waveform e debugging</a><ul><li><a href="#zoom-ordinamento-formattazione" class="table-of-contents__link toc-highlight">Zoom, ordinamento, formattazione</a></li><li><a href="#non-specificati-e-alta-impedenza" class="table-of-contents__link toc-highlight">Non specificati e alta impedenza</a></li><li><a href="#pulsante-reload" class="table-of-contents__link toc-highlight">Pulsante <em>Reload</em></a></li><li><a href="#linea-di-errore" class="table-of-contents__link toc-highlight">Linea di errore</a></li></ul></li></ul></div></div></div></div></main></div></div></div><footer class="theme-layout-footer footer footer--dark"><div class="container container-fluid"><div class="footer__bottom text--center"><div class="footer__copyright">Copyright ¬© 2025 Raffaele Zippo. Built with Docusaurus.</div></div></div></footer></div>
</body>
</html>