---
tags:
  - database
  - db-encoding
date: 2024-09-04
title: (논문) The FastLanes Compression Layout - Decoding 100 Billion Integers per Second with Scalar Code (3. Evaluation)
---
> [!info] 본 글은 논문 [The FastLanes Compression Layout: Decoding > 100 Billion Integers per Second with Scalar Code (VLDB '23)](https://dl.acm.org/doi/10.14778/3598581.3598587) 를 읽고 정리한 글입니다.

> [!info] 별도의 명시가 없는 한, 본 글의 모든 그림은 위 논문에서 가져왔습니다.

> [!info]- 목차
> - [[1. Introduction (FastLanes, VLDB 23)|1. Introduction]]
> - [[2. FastLanes (FastLanes, VLDB 23)|2. FastLanes]]
> - [[3. Evaluation (FastLanes, VLDB 23)|3. Evaluation (현재 글)]]
> - [[4. Related Work (FastLanes, VLDB 23)|4. Related Work]]
> - [[5. Conclusion and Future Work (FastLanes, VLDB 23)|5. Conclusion and Future Work]]

## 3. Evaluation

### 3.0. Overview

- *FastLanes* 는 C++ 라이브러리로 제작되어, MIT license 로 오픈소스화 되었다. ([링크](https://github.com/cwida/FastLanes))
- Evaluation 을 통해 저자가 답하려고 하는 질문들은 다음과 같다:
	1. [[2. FastLanes (FastLanes, VLDB 23)#2.1.3. Interleaving Bit-packing|Interleaving BP]] 에서의 [[2. FastLanes (FastLanes, VLDB 23)#2.2.4. Usage example Unpacking interleaving-BP|unpacking]] 의 실제 속도는 어느정도일까?
	2. Decoding performance 가 [[Single Instruction Multiple Data, SIMD (Arch)|SIMD]] reg bit-width 에 따라 실제로 얼마나 달라질까? 그리고 같은 reg bit-width 에 대해, 다양한 [[Single Instruction Multiple Data, SIMD (Arch)|SIMD]] [[Instruction Set Architecture, ISA (Arch)|ISA]] 간의 성능은 얼마나 차이날까?
	3. [[2. FastLanes (FastLanes, VLDB 23)#2.1.3. Interleaving Bit-packing|Interleaving BP]] 와 [[2. FastLanes (FastLanes, VLDB 23)#2.4. The Unified Transposed Layout|UTL]] 이 scalar code 에 도움을 줄까? [^scalar-code-profit]
	4. 순수한 scalar code 의 performance 는 어느정도일까? 그리고 compiler 에 의한 auto-vectorization 은 explicit [[Single Instruction Multiple Data, SIMD (Arch)|SIMD]] [[Intrinsic Function (Arch)|intrinsic]] version 과 비교할 때 어느 정도의 성능일까?
	5. [[2. FastLanes (FastLanes, VLDB 23)#2.4. The Unified Transposed Layout|UTL]] 의 decoding performance 은 어느정도일까?
	6. *FastLanes* 를 도입했을 때의 query execution 은 얼마나 향상될까? 즉, 모든 것이 종합된 E2E 성능 향상은 어느정도일까?
- 또한 [[2. FastLanes (FastLanes, VLDB 23)#2.2.4. Usage example Unpacking interleaving-BP|unpacking]] 와 decoding kernel 을 fusing [^fusing-unpacking] 했을 때의 성능 향상은 어느정도일지도 실험했다고 한다.
- 선행연구과의 비교도 당연히 수행했는데, 이건 [[4. Related Work (FastLanes, VLDB 23)|section 4]] 에서 설명한다고 한다.

[^scalar-code-profit]: 구체적으로 뭔소리인지는 좀 더 읽어보고 판단해야겠다.
[^fusing-unpacking]: 이것도 뭔소린지는 아직까지는 모르겠다.