V3 54
FL C:/Users/Daniel/Desktop/Procesador_2/Procesador_2/ALU.vhd 2017/04/09.22:32:37 P.20131013
FL C:/Users/Daniel/Desktop/Procesador_2/Procesador_2/IM.vhd 2017/04/09.22:32:58 P.20131013
FL C:/Users/Daniel/Desktop/Procesador_2/Procesador_2/MUX.vhd 2017/04/09.22:32:22 P.20131013
FL C:/Users/Daniel/Desktop/Procesador_2/Procesador_2/nPC.vhd 2017/04/06.19:10:13 P.20131013
FL C:/Users/Daniel/Desktop/Procesador_2/Procesador_2/procesadorUnion.vhd 2017/04/10.15:00:42 P.20131013
FL C:/Users/Daniel/Desktop/Procesador_2/Procesador_2/RegisterFile.vhd 2017/04/09.22:32:02 P.20131013
FL C:/Users/Daniel/Desktop/Procesador_2/Procesador_2/SEU.vhd 2017/04/09.22:31:39 P.20131013
FL C:/Users/Daniel/Desktop/Procesador_2/Procesador_2/Suma.vhd 2017/04/06.19:39:38 P.20131013
FL C:/Users/Daniel/Desktop/Procesador_2/Procesador_2/UC.vhd 2017/04/06.18:47:01 P.20131013
FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/ALU.vhd 2017/04/09.22:32:37 P.20131013
EN work/ALU 1491855529 \
      FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/ALU.vhd \
      PB ieee/std_logic_1164 1381692176 PB ieee/STD_LOGIC_UNSIGNED 1381692179
AR work/ALU/Behavioral 1491855530 \
      FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/ALU.vhd \
      EN work/ALU 1491855529
FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/IM.vhd 2017/04/09.22:32:58 P.20131013
EN work/IM 1491855519 \
      FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/IM.vhd \
      PB ieee/std_logic_1164 1381692176 PB ieee/STD_LOGIC_UNSIGNED 1381692179 \
      PB std/TEXTIO 1381692176
AR work/IM/Behavioral 1491855520 \
      FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/IM.vhd \
      EN work/IM 1491855519
FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/MUX.vhd 2017/04/09.22:32:22 P.20131013
EN work/MUX 1491855527 \
      FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/MUX.vhd \
      PB ieee/std_logic_1164 1381692176
AR work/MUX/Behavioral 1491855528 \
      FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/MUX.vhd \
      EN work/MUX 1491855527
FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/nPC.vhd 2017/04/06.19:10:13 P.20131013
EN work/nPC 1491855517 \
      FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/nPC.vhd \
      PB ieee/std_logic_1164 1381692176
AR work/nPC/Behavioral 1491855518 \
      FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/nPC.vhd \
      EN work/nPC 1491855517
FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/procesadorUnion.vhd 2017/04/10.15:07:47 P.20131013
EN work/procesadorUnion 1491855531 \
      FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/procesadorUnion.vhd \
      PB ieee/std_logic_1164 1381692176
AR work/procesadorUnion/Behavioral 1491855532 \
      FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/procesadorUnion.vhd \
      EN work/procesadorUnion 1491855531 CP sumador CP nPC CP iM CP uC \
      CP registerFile CP sEU CP mUX CP aLU
FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/RegisterFile.vhd 2017/04/09.22:32:02 P.20131013
EN work/RegisterFile 1491855523 \
      FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/RegisterFile.vhd \
      PB ieee/std_logic_1164 1381692176 PB ieee/STD_LOGIC_UNSIGNED 1381692179
AR work/RegisterFile/Behavioral 1491855524 \
      FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/RegisterFile.vhd \
      EN work/RegisterFile 1491855523
FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/SEU.vhd 2017/04/09.22:31:39 P.20131013
EN work/SEU 1491855525 \
      FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/SEU.vhd \
      PB ieee/std_logic_1164 1381692176
AR work/SEU/Behavioral 1491855526 \
      FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/SEU.vhd \
      EN work/SEU 1491855525
FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/Suma.vhd 2017/04/06.19:39:38 P.20131013
EN work/sumador 1491855515 \
      FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/Suma.vhd \
      PB ieee/std_logic_1164 1381692176 PB ieee/STD_LOGIC_UNSIGNED 1381692179
AR work/sumador/Behavioral 1491855516 \
      FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/Suma.vhd \
      EN work/sumador 1491855515
FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/UC.vhd 2017/04/06.18:47:01 P.20131013
EN work/UC 1491855521 \
      FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/UC.vhd \
      PB ieee/std_logic_1164 1381692176 PB ieee/STD_LOGIC_UNSIGNED 1381692179
AR work/UC/Behavioral 1491855522 \
      FL C:/Users/Daniel/Documents/GitHub/Arquitectura-de-computadores/Procesador_2/Procesador_2/UC.vhd \
      EN work/UC 1491855521
FL C:/Users/utp/Desktop/Procesador_2/Procesador_2/ALU.vhd 2017/04/06.16:42:04 P.20131013
FL C:/Users/utp/Desktop/Procesador_2/Procesador_2/IM.vhd 2017/04/06.17:24:43 P.20131013
FL C:/Users/utp/Desktop/Procesador_2/Procesador_2/MUX.vhd 2017/04/06.16:22:45 P.20131013
FL C:/Users/utp/Desktop/Procesador_2/Procesador_2/nPC.vhd 2017/04/06.19:10:13 P.20131013
FL C:/Users/utp/Desktop/Procesador_2/Procesador_2/RegisterFile.vhd 2017/04/06.16:17:40 P.20131013
FL C:/Users/utp/Desktop/Procesador_2/Procesador_2/SEU.vhd 2017/04/06.16:37:23 P.20131013
FL C:/Users/utp/Desktop/Procesador_2/Procesador_2/Suma.vhd 2017/04/06.19:39:38 P.20131013
AR work/Suma/Behavioral 1491513577 \
      FL C:/Users/utp/Desktop/Procesador_2/Procesador_2/Suma.vhd EN work/Suma 1491513576
FL C:/Users/utp/Desktop/Procesador_2/Procesador_2/UC.vhd 2017/04/06.16:10:10 P.20131013
