Timing Analyzer report for ShiftRegister_Demo
Wed Apr 10 11:21:19 2024
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:inst|clkOut'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'ClkDividerN:inst|clkOut'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:inst|clkOut'
 25. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 26. Slow 1200mV 0C Model Hold: 'ClkDividerN:inst|clkOut'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:inst|clkOut'
 35. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 36. Fast 1200mV 0C Model Hold: 'ClkDividerN:inst|clkOut'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; ShiftRegister_Demo                                     ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C6                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.9%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; ClkDividerN:inst|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:inst|clkOut } ;
; CLOCK_50                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                     ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                                          ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
; 258.46 MHz ; 250.0 MHz       ; CLOCK_50                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 916.59 MHz ; 500.0 MHz       ; ClkDividerN:inst|clkOut ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary              ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -2.869 ; -66.985       ;
; ClkDividerN:inst|clkOut ; -0.091 ; -0.864        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CLOCK_50                ; 0.388 ; 0.000         ;
; ClkDividerN:inst|clkOut ; 0.392 ; 0.000         ;
+-------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------------+--------+----------------+
; Clock                   ; Slack  ; End Point TNS  ;
+-------------------------+--------+----------------+
; CLOCK_50                ; -3.000 ; -30.000        ;
; ClkDividerN:inst|clkOut ; -1.000 ; -12.000        ;
+-------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                              ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.869 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.802      ;
; -2.742 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.675      ;
; -2.714 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.645      ;
; -2.714 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.645      ;
; -2.714 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.645      ;
; -2.714 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.645      ;
; -2.714 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.645      ;
; -2.714 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.645      ;
; -2.714 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.645      ;
; -2.714 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.645      ;
; -2.714 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.645      ;
; -2.714 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.645      ;
; -2.708 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.640      ;
; -2.700 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.632      ;
; -2.636 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.569      ;
; -2.635 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.568      ;
; -2.635 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.568      ;
; -2.587 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.518      ;
; -2.587 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.518      ;
; -2.587 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.518      ;
; -2.587 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.518      ;
; -2.587 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.518      ;
; -2.587 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.518      ;
; -2.587 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.518      ;
; -2.587 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.518      ;
; -2.587 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.518      ;
; -2.587 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.518      ;
; -2.504 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.436      ;
; -2.500 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.433      ;
; -2.481 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.412      ;
; -2.481 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.412      ;
; -2.481 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.412      ;
; -2.481 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.412      ;
; -2.481 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.412      ;
; -2.481 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.412      ;
; -2.481 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.412      ;
; -2.481 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.412      ;
; -2.481 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.412      ;
; -2.481 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.412      ;
; -2.467 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.400      ;
; -2.460 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.429     ; 3.026      ;
; -2.447 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.377      ;
; -2.447 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.377      ;
; -2.447 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.377      ;
; -2.447 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.377      ;
; -2.447 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.377      ;
; -2.447 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.377      ;
; -2.447 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.377      ;
; -2.447 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.377      ;
; -2.447 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.377      ;
; -2.447 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.377      ;
; -2.435 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.367      ;
; -2.435 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.367      ;
; -2.435 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.367      ;
; -2.435 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.367      ;
; -2.427 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.360      ;
; -2.418 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.348      ;
; -2.418 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.348      ;
; -2.418 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.348      ;
; -2.418 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.348      ;
; -2.418 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.348      ;
; -2.418 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.348      ;
; -2.418 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.348      ;
; -2.418 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.348      ;
; -2.418 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.348      ;
; -2.418 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.348      ;
; -2.417 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.348      ;
; -2.417 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.348      ;
; -2.417 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.348      ;
; -2.417 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.348      ;
; -2.417 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.348      ;
; -2.417 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.348      ;
; -2.417 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.348      ;
; -2.417 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.348      ;
; -2.417 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.348      ;
; -2.417 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.348      ;
; -2.410 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.341      ;
; -2.410 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.341      ;
; -2.410 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.341      ;
; -2.410 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.341      ;
; -2.410 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.341      ;
; -2.410 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.341      ;
; -2.410 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.341      ;
; -2.410 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.341      ;
; -2.410 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.341      ;
; -2.410 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.341      ;
; -2.390 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.322      ;
; -2.371 ; ClkDividerN:inst|s_divCounter[25] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.303      ;
; -2.362 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.288      ; 3.645      ;
; -2.361 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.294      ;
; -2.354 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.431     ; 2.918      ;
; -2.354 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.431     ; 2.918      ;
; -2.354 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.431     ; 2.918      ;
; -2.354 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.431     ; 2.918      ;
; -2.354 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.431     ; 2.918      ;
; -2.354 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.431     ; 2.918      ;
; -2.354 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.431     ; 2.918      ;
; -2.354 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.431     ; 2.918      ;
; -2.354 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.431     ; 2.918      ;
; -2.354 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.431     ; 2.918      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:inst|clkOut'                                                                                                                          ;
+--------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.091 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 1.023      ;
; -0.090 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 1.022      ;
; -0.090 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 1.022      ;
; -0.087 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 1.019      ;
; -0.086 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 1.018      ;
; -0.085 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 1.017      ;
; -0.085 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 1.017      ;
; -0.085 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 1.017      ;
; -0.084 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 1.016      ;
; -0.081 ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 1.013      ;
; 0.072  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 0.860      ;
; 0.210  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 0.722      ;
; 0.210  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 0.722      ;
; 0.212  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 0.720      ;
; 0.212  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 0.720      ;
; 0.213  ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[11] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 0.719      ;
; 0.213  ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 0.719      ;
; 0.213  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 0.719      ;
; 0.213  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 0.719      ;
; 0.214  ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 0.718      ;
; 0.215  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 0.717      ;
; 0.225  ; ShiftRegisterN:inst2|s_shiftReg[11] ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.063     ; 0.707      ;
+--------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.388 ; ClkDividerN:inst|s_divCounter[25] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.609      ;
; 0.465 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.431      ; 1.053      ;
; 0.477 ; ClkDividerN:inst|clkOut           ; ClkDividerN:inst|clkOut           ; ClkDividerN:inst|clkOut ; CLOCK_50    ; 0.000        ; 2.068      ; 2.931      ;
; 0.482 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.431      ; 1.070      ;
; 0.555 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.776      ;
; 0.555 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.776      ;
; 0.556 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.777      ;
; 0.556 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.777      ;
; 0.556 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.777      ;
; 0.556 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.079      ; 0.792      ;
; 0.557 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.778      ;
; 0.557 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.778      ;
; 0.558 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.779      ;
; 0.560 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.781      ;
; 0.568 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.789      ;
; 0.570 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.791      ;
; 0.571 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.792      ;
; 0.571 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.792      ;
; 0.572 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.793      ;
; 0.573 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.794      ;
; 0.574 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[13] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.795      ;
; 0.575 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.796      ;
; 0.575 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.431      ; 1.163      ;
; 0.576 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.797      ;
; 0.577 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.798      ;
; 0.577 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.798      ;
; 0.585 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.806      ;
; 0.591 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.431      ; 1.179      ;
; 0.688 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.431      ; 1.276      ;
; 0.713 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 0.934      ;
; 0.714 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.431      ; 1.302      ;
; 0.830 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.051      ;
; 0.830 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.051      ;
; 0.831 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.052      ;
; 0.831 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.052      ;
; 0.843 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.064      ;
; 0.844 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.065      ;
; 0.844 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.065      ;
; 0.844 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.065      ;
; 0.845 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.066      ;
; 0.845 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.066      ;
; 0.846 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.067      ;
; 0.846 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.067      ;
; 0.847 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.068      ;
; 0.848 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.069      ;
; 0.850 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.071      ;
; 0.855 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.076      ;
; 0.857 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.078      ;
; 0.859 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.080      ;
; 0.860 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.081      ;
; 0.861 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.082      ;
; 0.862 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.083      ;
; 0.863 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.084      ;
; 0.864 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.085      ;
; 0.865 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.086      ;
; 0.865 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.086      ;
; 0.866 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.087      ;
; 0.940 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.161      ;
; 0.941 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.162      ;
; 0.941 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.162      ;
; 0.942 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.163      ;
; 0.943 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.164      ;
; 0.943 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.164      ;
; 0.944 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.165      ;
; 0.953 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.174      ;
; 0.954 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.175      ;
; 0.954 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[13] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.065      ; 1.176      ;
; 0.955 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.176      ;
; 0.955 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.176      ;
; 0.955 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.176      ;
; 0.956 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.177      ;
; 0.956 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.065      ; 1.178      ;
; 0.956 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.177      ;
; 0.957 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.178      ;
; 0.958 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.179      ;
; 0.959 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.180      ;
; 0.960 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.181      ;
; 0.960 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.181      ;
; 0.961 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.182      ;
; 0.962 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.183      ;
; 0.967 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.188      ;
; 0.969 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.190      ;
; 0.971 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.192      ;
; 0.972 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.193      ;
; 0.974 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.195      ;
; 0.975 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.196      ;
; 0.976 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.197      ;
; 0.977 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.198      ;
; 0.978 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.199      ;
; 1.000 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.221      ;
; 1.002 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.223      ;
; 1.051 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[13] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.065      ; 1.273      ;
; 1.052 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.273      ;
; 1.053 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.065      ; 1.275      ;
; 1.053 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.274      ;
; 1.054 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.275      ;
; 1.054 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.275      ;
; 1.056 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.277      ;
; 1.065 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.286      ;
; 1.066 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.064      ; 1.287      ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:inst|clkOut'                                                                                                                          ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.392 ; ShiftRegisterN:inst2|s_shiftReg[11] ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.612      ;
; 0.398 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.618      ;
; 0.399 ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.619      ;
; 0.399 ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[11] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.619      ;
; 0.400 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.620      ;
; 0.400 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.620      ;
; 0.400 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.620      ;
; 0.400 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.620      ;
; 0.400 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.620      ;
; 0.401 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.621      ;
; 0.402 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.622      ;
; 0.506 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.726      ;
; 0.571 ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.791      ;
; 0.578 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.798      ;
; 0.578 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.798      ;
; 0.578 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.798      ;
; 0.579 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.799      ;
; 0.580 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.800      ;
; 0.580 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.800      ;
; 0.580 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.800      ;
; 0.581 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.801      ;
; 0.582 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.063      ; 0.802      ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+-------------+-----------------+-------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name              ; Note                                                          ;
+-------------+-----------------+-------------------------+---------------------------------------------------------------+
; 292.48 MHz  ; 250.0 MHz       ; CLOCK_50                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1034.13 MHz ; 500.0 MHz       ; ClkDividerN:inst|clkOut ; limit due to minimum period restriction (tmin)                ;
+-------------+-----------------+-------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -2.419 ; -57.553       ;
; ClkDividerN:inst|clkOut ; 0.033  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CLOCK_50                ; 0.345 ; 0.000         ;
; ClkDividerN:inst|clkOut ; 0.356 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.000 ; -30.000       ;
; ClkDividerN:inst|clkOut ; -1.000 ; -12.000       ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                               ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.419 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.360      ;
; -2.345 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.283      ;
; -2.345 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.283      ;
; -2.345 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.283      ;
; -2.345 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.283      ;
; -2.345 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.283      ;
; -2.345 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.283      ;
; -2.345 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.283      ;
; -2.345 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.283      ;
; -2.345 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.283      ;
; -2.345 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.283      ;
; -2.311 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.252      ;
; -2.279 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.219      ;
; -2.272 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.212      ;
; -2.256 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.197      ;
; -2.249 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.190      ;
; -2.237 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.175      ;
; -2.237 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.175      ;
; -2.237 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.175      ;
; -2.237 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.175      ;
; -2.237 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.175      ;
; -2.237 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.175      ;
; -2.237 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.175      ;
; -2.237 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.175      ;
; -2.237 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.175      ;
; -2.237 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.175      ;
; -2.222 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.163      ;
; -2.148 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.086      ;
; -2.148 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.086      ;
; -2.148 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.086      ;
; -2.148 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.086      ;
; -2.148 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.086      ;
; -2.148 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.086      ;
; -2.148 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.086      ;
; -2.148 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.086      ;
; -2.148 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.086      ;
; -2.148 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.086      ;
; -2.118 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.054      ;
; -2.118 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.054      ;
; -2.118 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.054      ;
; -2.118 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.054      ;
; -2.118 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.054      ;
; -2.118 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.054      ;
; -2.118 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.054      ;
; -2.118 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.054      ;
; -2.118 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.054      ;
; -2.118 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.054      ;
; -2.115 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.056      ;
; -2.114 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.052      ;
; -2.114 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.052      ;
; -2.114 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.052      ;
; -2.114 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.052      ;
; -2.114 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.052      ;
; -2.114 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.052      ;
; -2.114 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.052      ;
; -2.114 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.052      ;
; -2.114 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.052      ;
; -2.114 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.052      ;
; -2.107 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.045      ;
; -2.107 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.045      ;
; -2.107 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.045      ;
; -2.107 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.045      ;
; -2.107 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.045      ;
; -2.107 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.045      ;
; -2.107 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.045      ;
; -2.107 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.045      ;
; -2.107 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.045      ;
; -2.107 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.045      ;
; -2.100 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.389     ; 2.706      ;
; -2.097 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.038      ;
; -2.094 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.034      ;
; -2.092 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.029      ;
; -2.092 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.029      ;
; -2.092 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.029      ;
; -2.092 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.029      ;
; -2.092 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.029      ;
; -2.092 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.029      ;
; -2.092 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.029      ;
; -2.092 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.029      ;
; -2.092 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.029      ;
; -2.092 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.029      ;
; -2.084 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.024      ;
; -2.084 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.024      ;
; -2.042 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.981      ;
; -2.038 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.978      ;
; -2.034 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.392     ; 2.637      ;
; -2.034 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.392     ; 2.637      ;
; -2.034 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.392     ; 2.637      ;
; -2.034 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.392     ; 2.637      ;
; -2.034 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.392     ; 2.637      ;
; -2.034 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.392     ; 2.637      ;
; -2.034 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.392     ; 2.637      ;
; -2.034 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.392     ; 2.637      ;
; -2.034 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.392     ; 2.637      ;
; -2.034 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.392     ; 2.637      ;
; -2.031 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.972      ;
; -2.024 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.964      ;
; -2.023 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.265      ; 3.283      ;
; -2.023 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 2.961      ;
; -2.023 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 2.961      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:inst|clkOut'                                                                                                                          ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.033 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.907      ;
; 0.034 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.906      ;
; 0.034 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.906      ;
; 0.037 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.903      ;
; 0.037 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.903      ;
; 0.038 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.902      ;
; 0.038 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.902      ;
; 0.038 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.902      ;
; 0.040 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.900      ;
; 0.042 ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.898      ;
; 0.172 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.768      ;
; 0.299 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.641      ;
; 0.300 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.640      ;
; 0.301 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.639      ;
; 0.301 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.639      ;
; 0.301 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.639      ;
; 0.302 ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[11] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.638      ;
; 0.302 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.638      ;
; 0.302 ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.638      ;
; 0.303 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.637      ;
; 0.304 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.636      ;
; 0.313 ; ShiftRegisterN:inst2|s_shiftReg[11] ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.055     ; 0.627      ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                          ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.345 ; ClkDividerN:inst|s_divCounter[25] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.546      ;
; 0.410 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.392      ; 0.946      ;
; 0.424 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.392      ; 0.960      ;
; 0.452 ; ClkDividerN:inst|clkOut           ; ClkDividerN:inst|clkOut           ; ClkDividerN:inst|clkOut ; CLOCK_50    ; 0.000        ; 1.881      ; 2.687      ;
; 0.498 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.699      ;
; 0.499 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.700      ;
; 0.499 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.700      ;
; 0.499 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.700      ;
; 0.499 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.700      ;
; 0.500 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.701      ;
; 0.500 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.701      ;
; 0.501 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.702      ;
; 0.501 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.070      ; 0.715      ;
; 0.503 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.704      ;
; 0.504 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.392      ; 1.040      ;
; 0.510 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.711      ;
; 0.512 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.713      ;
; 0.513 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.714      ;
; 0.513 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.714      ;
; 0.515 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.716      ;
; 0.515 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.716      ;
; 0.516 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[13] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.717      ;
; 0.516 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.717      ;
; 0.516 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.392      ; 1.052      ;
; 0.517 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.718      ;
; 0.517 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.718      ;
; 0.518 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.719      ;
; 0.524 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.725      ;
; 0.602 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.392      ; 1.138      ;
; 0.622 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.392      ; 1.158      ;
; 0.647 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.848      ;
; 0.743 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.944      ;
; 0.744 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.945      ;
; 0.745 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.946      ;
; 0.746 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.947      ;
; 0.747 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.948      ;
; 0.748 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.949      ;
; 0.752 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.953      ;
; 0.754 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.955      ;
; 0.754 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.955      ;
; 0.755 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.956      ;
; 0.757 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.958      ;
; 0.758 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.959      ;
; 0.758 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.959      ;
; 0.758 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.959      ;
; 0.761 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.962      ;
; 0.762 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.963      ;
; 0.764 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.965      ;
; 0.764 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.965      ;
; 0.765 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.966      ;
; 0.765 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.966      ;
; 0.766 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.967      ;
; 0.767 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.968      ;
; 0.771 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.972      ;
; 0.771 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.972      ;
; 0.772 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.973      ;
; 0.774 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 0.975      ;
; 0.832 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.033      ;
; 0.834 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.035      ;
; 0.834 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.035      ;
; 0.835 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.036      ;
; 0.841 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.042      ;
; 0.841 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.042      ;
; 0.842 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.043      ;
; 0.843 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[13] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.058      ; 1.045      ;
; 0.843 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.044      ;
; 0.844 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.045      ;
; 0.846 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.047      ;
; 0.847 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.048      ;
; 0.847 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.048      ;
; 0.848 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.049      ;
; 0.850 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.058      ; 1.052      ;
; 0.850 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.051      ;
; 0.850 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.051      ;
; 0.851 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.052      ;
; 0.853 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.054      ;
; 0.854 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.055      ;
; 0.854 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.055      ;
; 0.855 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.056      ;
; 0.857 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.058      ;
; 0.858 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.059      ;
; 0.860 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.061      ;
; 0.860 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.061      ;
; 0.861 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.062      ;
; 0.861 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.062      ;
; 0.863 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.064      ;
; 0.867 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.068      ;
; 0.868 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.069      ;
; 0.870 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.071      ;
; 0.896 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.097      ;
; 0.903 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.104      ;
; 0.928 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[13] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.058      ; 1.130      ;
; 0.928 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.129      ;
; 0.930 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.131      ;
; 0.930 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.131      ;
; 0.935 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.058      ; 1.137      ;
; 0.935 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.136      ;
; 0.937 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.057      ; 1.138      ;
; 0.938 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[13] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.058      ; 1.140      ;
; 0.939 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.058      ; 1.141      ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:inst|clkOut'                                                                                                                           ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.356 ; ShiftRegisterN:inst2|s_shiftReg[11] ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.555      ;
; 0.360 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.559      ;
; 0.362 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.561      ;
; 0.363 ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.562      ;
; 0.363 ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[11] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.562      ;
; 0.363 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.562      ;
; 0.363 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.562      ;
; 0.363 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.562      ;
; 0.364 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.563      ;
; 0.364 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.563      ;
; 0.364 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.563      ;
; 0.456 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.655      ;
; 0.514 ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.713      ;
; 0.520 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.719      ;
; 0.520 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.719      ;
; 0.520 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.719      ;
; 0.522 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.721      ;
; 0.523 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.722      ;
; 0.523 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.722      ;
; 0.523 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.722      ;
; 0.523 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.722      ;
; 0.523 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.055      ; 0.722      ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -1.246 ; -25.814       ;
; ClkDividerN:inst|clkOut ; 0.390  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CLOCK_50                ; 0.202 ; 0.000         ;
; ClkDividerN:inst|clkOut ; 0.205 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.000 ; -31.748       ;
; ClkDividerN:inst|clkOut ; -1.000 ; -12.000       ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                               ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.246 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.198      ;
; -1.169 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.121      ;
; -1.136 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 2.086      ;
; -1.131 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 2.081      ;
; -1.104 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.056      ;
; -1.101 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.052      ;
; -1.101 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.052      ;
; -1.101 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.052      ;
; -1.101 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.052      ;
; -1.101 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.052      ;
; -1.101 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.052      ;
; -1.101 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.052      ;
; -1.101 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.052      ;
; -1.101 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.052      ;
; -1.101 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.052      ;
; -1.098 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.050      ;
; -1.097 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.049      ;
; -1.032 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.984      ;
; -1.024 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.975      ;
; -1.024 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.975      ;
; -1.024 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.975      ;
; -1.024 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.975      ;
; -1.024 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.975      ;
; -1.024 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.975      ;
; -1.024 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.975      ;
; -1.024 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.975      ;
; -1.024 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.975      ;
; -1.024 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.975      ;
; -1.018 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.968      ;
; -1.011 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.963      ;
; -0.999 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.951      ;
; -0.974 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.924      ;
; -0.971 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.921      ;
; -0.964 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 1.714      ;
; -0.959 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.910      ;
; -0.959 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.910      ;
; -0.959 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.910      ;
; -0.959 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.910      ;
; -0.959 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.910      ;
; -0.959 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.910      ;
; -0.959 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.910      ;
; -0.959 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.910      ;
; -0.959 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.910      ;
; -0.959 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.910      ;
; -0.953 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.905      ;
; -0.936 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.888      ;
; -0.924 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.874      ;
; -0.917 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.869      ;
; -0.917 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.869      ;
; -0.911 ; ClkDividerN:inst|s_divCounter[25] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.861      ;
; -0.908 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.157      ; 2.052      ;
; -0.908 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.858      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.907 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.856      ;
; -0.898 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 1.647      ;
; -0.898 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 1.647      ;
; -0.898 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 1.647      ;
; -0.898 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 1.647      ;
; -0.898 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 1.647      ;
; -0.898 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 1.647      ;
; -0.898 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 1.647      ;
; -0.898 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 1.647      ;
; -0.898 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 1.647      ;
; -0.898 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 1.647      ;
; -0.897 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.847      ;
; -0.896 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.846      ;
; -0.888 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.838      ;
; -0.887 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.838      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:inst|clkOut'                                                                                                                          ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.390 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.561      ;
; 0.391 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.560      ;
; 0.391 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.560      ;
; 0.391 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.560      ;
; 0.392 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.559      ;
; 0.392 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.559      ;
; 0.392 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.559      ;
; 0.392 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.559      ;
; 0.394 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.557      ;
; 0.396 ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.555      ;
; 0.486 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.465      ;
; 0.557 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.394      ;
; 0.558 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.393      ;
; 0.559 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.392      ;
; 0.559 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.392      ;
; 0.560 ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[11] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.391      ;
; 0.560 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.391      ;
; 0.560 ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.391      ;
; 0.560 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.391      ;
; 0.560 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.391      ;
; 0.561 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.390      ;
; 0.567 ; ShiftRegisterN:inst2|s_shiftReg[11] ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.036     ; 0.384      ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                          ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.202 ; ClkDividerN:inst|clkOut           ; ClkDividerN:inst|clkOut           ; ClkDividerN:inst|clkOut ; CLOCK_50    ; 0.000        ; 1.192      ; 1.613      ;
; 0.204 ; ClkDividerN:inst|s_divCounter[25] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.325      ;
; 0.246 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.238      ; 0.568      ;
; 0.259 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.238      ; 0.581      ;
; 0.298 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.045      ; 0.427      ;
; 0.299 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.420      ;
; 0.304 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[13] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.238      ; 0.633      ;
; 0.314 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.434      ;
; 0.323 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.238      ; 0.645      ;
; 0.376 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.497      ;
; 0.379 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.238      ; 0.701      ;
; 0.396 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.238      ; 0.718      ;
; 0.447 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.567      ;
; 0.449 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.569      ;
; 0.453 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.580      ;
; 0.463 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.590      ;
; 0.470 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.591      ;
; 0.510 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.631      ;
; 0.512 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.632      ;
; 0.513 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.633      ;
; 0.514 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.634      ;
; 0.515 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.635      ;
; 0.516 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[13] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.038      ; 0.642      ;
; 0.520 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.641      ;
; 0.521 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.038      ; 0.645      ;
; 0.524 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.645      ;
; 0.524 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.644      ;
; 0.527 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.647      ;
; 0.529 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.654      ;
; 0.534 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.655      ;
; 0.535 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.656      ;
; 0.536 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.657      ;
; 0.537 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.658      ;
; 0.574 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[13] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.038      ; 0.696      ;
; 0.576 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.696      ;
; 0.577 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.697      ;
; 0.577 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.038      ; 0.699      ;
; 0.578 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.698      ;
; 0.579 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.699      ;
; 0.580 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.036      ; 0.700      ;
; 0.582 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.703      ;
; 0.583 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.037      ; 0.704      ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:inst|clkOut'                                                                                                                           ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.205 ; ShiftRegisterN:inst2|s_shiftReg[11] ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.325      ;
; 0.208 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.328      ;
; 0.209 ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[11] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.329      ;
; 0.209 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.330      ;
; 0.211 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.331      ;
; 0.211 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.331      ;
; 0.270 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.390      ;
; 0.307 ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.036      ; 0.431      ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Clock                    ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack         ; -2.869  ; 0.202 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                ; -2.869  ; 0.202 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:inst|clkOut ; -0.091  ; 0.205 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS          ; -67.849 ; 0.0   ; 0.0      ; 0.0     ; -43.748             ;
;  CLOCK_50                ; -66.985 ; 0.000 ; N/A      ; N/A     ; -31.748             ;
;  ClkDividerN:inst|clkOut ; -0.864  ; 0.000 ; N/A      ; N/A     ; -12.000             ;
+--------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 22       ; 0        ; 0        ; 0        ;
; ClkDividerN:inst|clkOut ; CLOCK_50                ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                ; CLOCK_50                ; 1214     ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 22       ; 0        ; 0        ; 0        ;
; ClkDividerN:inst|clkOut ; CLOCK_50                ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                ; CLOCK_50                ; 1214     ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 36    ; 36   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------+
; Clock Status Summary                                                   ;
+-------------------------+-------------------------+------+-------------+
; Target                  ; Clock                   ; Type ; Status      ;
+-------------------------+-------------------------+------+-------------+
; CLOCK_50                ; CLOCK_50                ; Base ; Constrained ;
; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; Base ; Constrained ;
+-------------------------+-------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Wed Apr 10 11:21:16 2024
Info: Command: quartus_sta ShiftRegister_Demo -c ShiftRegister_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ShiftRegister_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ClkDividerN:inst|clkOut ClkDividerN:inst|clkOut
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.869
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.869             -66.985 CLOCK_50 
    Info (332119):    -0.091              -0.864 ClkDividerN:inst|clkOut 
Info (332146): Worst-case hold slack is 0.388
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.388               0.000 CLOCK_50 
    Info (332119):     0.392               0.000 ClkDividerN:inst|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.000 CLOCK_50 
    Info (332119):    -1.000             -12.000 ClkDividerN:inst|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.419
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.419             -57.553 CLOCK_50 
    Info (332119):     0.033               0.000 ClkDividerN:inst|clkOut 
Info (332146): Worst-case hold slack is 0.345
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.345               0.000 CLOCK_50 
    Info (332119):     0.356               0.000 ClkDividerN:inst|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.000 CLOCK_50 
    Info (332119):    -1.000             -12.000 ClkDividerN:inst|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.246
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.246             -25.814 CLOCK_50 
    Info (332119):     0.390               0.000 ClkDividerN:inst|clkOut 
Info (332146): Worst-case hold slack is 0.202
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.202               0.000 CLOCK_50 
    Info (332119):     0.205               0.000 ClkDividerN:inst|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.748 CLOCK_50 
    Info (332119):    -1.000             -12.000 ClkDividerN:inst|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4893 megabytes
    Info: Processing ended: Wed Apr 10 11:21:19 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


