EDA Netlist Writer report for cpu
Tue Apr 12 20:52:57 2011
Quartus II Version 10.0 Build 218 06/27/2010 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. EDA Netlist Writer Summary
  3. Simulation Settings
  4. Simulation Generated Files
  5. EDA Netlist Writer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------+
; EDA Netlist Writer Summary                                        ;
+---------------------------+---------------------------------------+
; EDA Netlist Writer Status ; Successful - Tue Apr 12 20:52:57 2011 ;
; Revision Name             ; cpu                                   ;
; Top-level Entity Name     ; cpu                                   ;
; Family                    ; Cyclone II                            ;
; Simulation Files Creation ; Successful                            ;
+---------------------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Simulation Settings                                                                                                 ;
+---------------------------------------------------------------------------------------------------+-----------------+
; Option                                                                                            ; Setting         ;
+---------------------------------------------------------------------------------------------------+-----------------+
; Tool Name                                                                                         ; ModelSim (VHDL) ;
; Generate netlist for functional simulation only                                                   ; On              ;
; Truncate long hierarchy paths                                                                     ; Off             ;
; Map illegal HDL characters                                                                        ; Off             ;
; Flatten buses into individual nodes                                                               ; Off             ;
; Maintain hierarchy                                                                                ; Off             ;
; Bring out device-wide set/reset signals as ports                                                  ; Off             ;
; Enable glitch filtering                                                                           ; On              ;
; Do not write top level VHDL entity                                                                ; Off             ;
; Disable detection of setup and hold time violations in the input registers of bi-directional pins ; Off             ;
; Architecture name in VHDL output netlist                                                          ; structure       ;
; Generate third-party EDA tool command script for RTL functional simulation                        ; Off             ;
; Generate third-party EDA tool command script for gate-level simulation                            ; Off             ;
+---------------------------------------------------------------------------------------------------+-----------------+


+-------------------------------------------------------------------------+
; Simulation Generated Files                                              ;
+-------------------------------------------------------------------------+
; Generated Files                                                         ;
+-------------------------------------------------------------------------+
; /home/ecegrid/a/mg217/ece437/project4/._cpu/simulation/modelsim/cpu.vho ;
+-------------------------------------------------------------------------+


+-----------------------------+
; EDA Netlist Writer Messages ;
+-----------------------------+
Info: *******************************************************************
Info: Running Quartus II EDA Netlist Writer
    Info: Version 10.0 Build 218 06/27/2010 SJ Full Version
    Info: Copyright (C) 1991-2010 Altera Corporation. All rights reserved.
    Info: Your use of Altera Corporation's design tools, logic functions 
    Info: and other software and tools, and its AMPP partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Altera Program License 
    Info: Subscription Agreement, Altera MegaCore Function License 
    Info: Agreement, or other applicable license agreement, including, 
    Info: without limitation, that your use is for the sole purpose of 
    Info: programming logic devices manufactured by Altera and sold by 
    Info: Altera or its authorized distributors.  Please refer to the 
    Info: applicable agreement for further details.
    Info: Processing started: Tue Apr 12 20:52:29 2011
Info: Command: quartus_eda --read_settings_files=on --write_settings_files=on cpu -c cpu
Info: Default assignment values were changed in the current version of the Quartus II software -- changes to default assignments values are contained in file /package/eda/altera/altera10.0/quartus/linux/assignment_defaults.qdf
Info: Generated simulation netlist will be non-hierarchical because the design has SignalTap II partitions, termination control logic and/or a design partition that contains bidirectional ports
Info: Generated file cpu.vho in folder "/home/ecegrid/a/mg217/ece437/project4/._cpu/simulation/modelsim/" for EDA simulation tool
Info: Quartus II EDA Netlist Writer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 669 megabytes
    Info: Processing ended: Tue Apr 12 20:52:57 2011
    Info: Elapsed time: 00:00:28
    Info: Total CPU time (on all processors): 00:00:25


Fitter report for cpu
Tue Apr 12 20:49:27 2011
Quartus II Version 10.0 Build 218 06/27/2010 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Tue Apr 12 20:49:27 2011     ;
; Quartus II Version                 ; 10.0 Build 218 06/27/2010 SJ Full Version ;
; Revision Name                      ; cpu                                       ;
; Top-level Entity Name              ; cpu                                       ;
; Family                             ; Cyclone II                                ;
; Device                             ; EP2C35F672C6                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 17,515 / 33,216 ( 53 % )                  ;
;     Total combinational functions  ; 16,679 / 33,216 ( 50 % )                  ;
;     Dedicated logic registers      ; 9,757 / 33,216 ( 29 % )                   ;
; Total registers                    ; 9757                                      ;
; Total pins                         ; 168 / 475 ( 35 % )                        ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 263,168 / 483,840 ( 54 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                             ;
+------------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.45        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  29.3%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 26715 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 26715 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 26551   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 161     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/ecegrid/a/mg217/ece437/project4/._cpu/cpu.pin.


+-----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                 ;
+---------------------------------------------+-------------------------------------------------+
; Resource                                    ; Usage                                           ;
+---------------------------------------------+-------------------------------------------------+
; Total logic elements                        ; 17,515 / 33,216 ( 53 % )                        ;
;     -- Combinational with no register       ; 7758                                            ;
;     -- Register only                        ; 836                                             ;
;     -- Combinational with a register        ; 8921                                            ;
;                                             ;                                                 ;
; Logic element usage by number of LUT inputs ;                                                 ;
;     -- 4 input functions                    ; 14851                                           ;
;     -- 3 input functions                    ; 1350                                            ;
;     -- <=2 input functions                  ; 478                                             ;
;     -- Register only                        ; 836                                             ;
;                                             ;                                                 ;
; Logic elements by mode                      ;                                                 ;
;     -- normal mode                          ; 16654                                           ;
;     -- arithmetic mode                      ; 25                                              ;
;                                             ;                                                 ;
; Total registers*                            ; 9,757 / 34,593 ( 28 % )                         ;
;     -- Dedicated logic registers            ; 9,757 / 33,216 ( 29 % )                         ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )                               ;
;                                             ;                                                 ;
; Total LABs:  partially or completely used   ; 1,586 / 2,076 ( 76 % )                          ;
; User inserted logic elements                ; 0                                               ;
; Virtual pins                                ; 0                                               ;
; I/O pins                                    ; 168 / 475 ( 35 % )                              ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )                                  ;
; Global signals                              ; 9                                               ;
; M4Ks                                        ; 66 / 105 ( 63 % )                               ;
; Total block memory bits                     ; 263,168 / 483,840 ( 54 % )                      ;
; Total block memory implementation bits      ; 304,128 / 483,840 ( 63 % )                      ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )                                  ;
; DSP Blocks                                  ; 0 / 35 ( 0 % )                                  ;
; PLLs                                        ; 0 / 4 ( 0 % )                                   ;
; Global clocks                               ; 9 / 16 ( 56 % )                                 ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                 ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                   ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                   ;
; Average interconnect usage (total/H/V)      ; 34% / 33% / 36%                                 ;
; Peak interconnect usage (total/H/V)         ; 57% / 57% / 57%                                 ;
; Maximum fan-out node                        ; cpuClk~clkctrl                                  ;
; Maximum fan-out                             ; 9629                                            ;
; Highest non-global fan-out signal           ; mycpu:theCPU|dram:U_44|dram_ctrl:U_0|index[3]~1 ;
; Highest non-global fan-out                  ; 1375                                            ;
; Total fan-out                               ; 99829                                           ;
; Average fan-out                             ; 3.70                                            ;
+---------------------------------------------+-------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                   ; Low                            ;
;                                             ;                        ;                       ;                                ;
; Total logic elements                        ; 17414 / 33216 ( 52 % ) ; 101 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 7721                   ; 37                    ; 0                              ;
;     -- Register only                        ; 828                    ; 8                     ; 0                              ;
;     -- Combinational with a register        ; 8865                   ; 56                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                       ;                                ;
;     -- 4 input functions                    ; 14811                  ; 40                    ; 0                              ;
;     -- 3 input functions                    ; 1318                   ; 32                    ; 0                              ;
;     -- <=2 input functions                  ; 457                    ; 21                    ; 0                              ;
;     -- Register only                        ; 828                    ; 8                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic elements by mode                      ;                        ;                       ;                                ;
;     -- normal mode                          ; 16565                  ; 89                    ; 0                              ;
;     -- arithmetic mode                      ; 21                     ; 4                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total registers                             ; 9693                   ; 64                    ; 0                              ;
;     -- Dedicated logic registers            ; 9693 / 33216 ( 29 % )  ; 64 / 33216 ( < 1 % )  ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total LABs:  partially or completely used   ; 1578 / 2076 ( 76 % )   ; 11 / 2076 ( < 1 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                        ;                       ;                                ;
; Virtual pins                                ; 0                      ; 0                     ; 0                              ;
; I/O pins                                    ; 168                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )         ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 263168                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 304128                 ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M4K                                         ; 66 / 105 ( 62 % )      ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 5 / 20 ( 25 % )        ; 4 / 20 ( 20 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                        ;                       ;                                ;
; Connections                                 ;                        ;                       ;                                ;
;     -- Input Connections                    ; 205                    ; 99                    ; 0                              ;
;     -- Registered Input Connections         ; 91                     ; 72                    ; 0                              ;
;     -- Output Connections                   ; 234                    ; 70                    ; 0                              ;
;     -- Registered Output Connections        ; 5                      ; 48                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Internal Connections                        ;                        ;                       ;                                ;
;     -- Total Connections                    ; 99427                  ; 586                   ; 0                              ;
;     -- Registered Connections               ; 33969                  ; 371                   ; 0                              ;
;                                             ;                        ;                       ;                                ;
; External Connections                        ;                        ;                       ;                                ;
;     -- Top                                  ; 270                    ; 169                   ; 0                              ;
;     -- sld_hub:auto_hub                     ; 169                    ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Partition Interface                         ;                        ;                       ;                                ;
;     -- Input Ports                          ; 104                    ; 15                    ; 0                              ;
;     -- Output Ports                         ; 89                     ; 33                    ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Registered Ports                            ;                        ;                       ;                                ;
;     -- Registered Input Ports               ; 0                      ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 23                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Port Connectivity                           ;                        ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 1                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 1                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 18                    ; 0                              ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; cpuClk       ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dipIn[0]     ; C13   ; 3        ; 31           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dipIn[10]    ; H3    ; 2        ; 0            ; 28           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dipIn[11]    ; K25   ; 5        ; 65           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dipIn[12]    ; D21   ; 4        ; 63           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dipIn[13]    ; AE21  ; 7        ; 55           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dipIn[14]    ; T17   ; 6        ; 65           ; 14           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dipIn[15]    ; M19   ; 5        ; 65           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dipIn[1]     ; D13   ; 3        ; 31           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dipIn[2]     ; C16   ; 4        ; 37           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dipIn[3]     ; L20   ; 5        ; 65           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dipIn[4]     ; C6    ; 3        ; 1            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dipIn[5]     ; L7    ; 2        ; 0            ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dipIn[6]     ; C11   ; 3        ; 29           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dipIn[7]     ; K22   ; 5        ; 65           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dipIn[8]     ; D10   ; 3        ; 20           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dipIn[9]     ; A4    ; 3        ; 1            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dumpAddr[0]  ; A14   ; 4        ; 33           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dumpAddr[10] ; AD17  ; 7        ; 44           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dumpAddr[11] ; D14   ; 4        ; 33           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dumpAddr[12] ; AE16  ; 7        ; 40           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dumpAddr[13] ; AD15  ; 7        ; 35           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dumpAddr[14] ; AC16  ; 7        ; 42           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dumpAddr[15] ; V26   ; 6        ; 65           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dumpAddr[1]  ; T6    ; 1        ; 0            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dumpAddr[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dumpAddr[3]  ; T19   ; 6        ; 65           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dumpAddr[4]  ; F15   ; 4        ; 44           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dumpAddr[5]  ; AE17  ; 7        ; 44           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dumpAddr[6]  ; AA13  ; 7        ; 35           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dumpAddr[7]  ; Y15   ; 7        ; 37           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dumpAddr[8]  ; AC17  ; 7        ; 44           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dumpAddr[9]  ; AE15  ; 7        ; 35           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memAddr[0]   ; B14   ; 4        ; 33           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memAddr[10]  ; D15   ; 4        ; 40           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memAddr[11]  ; AF13  ; 8        ; 31           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memAddr[12]  ; V25   ; 6        ; 65           ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memAddr[13]  ; Y14   ; 7        ; 37           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memAddr[14]  ; T20   ; 6        ; 65           ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memAddr[15]  ; AA14  ; 7        ; 37           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memAddr[1]   ; AE13  ; 8        ; 31           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memAddr[2]   ; U21   ; 6        ; 65           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memAddr[3]   ; U24   ; 6        ; 65           ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memAddr[4]   ; U26   ; 6        ; 65           ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memAddr[5]   ; B17   ; 4        ; 42           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memAddr[6]   ; AC14  ; 7        ; 35           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memAddr[7]   ; V2    ; 1        ; 0            ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memAddr[8]   ; U25   ; 6        ; 65           ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memAddr[9]   ; AD12  ; 8        ; 31           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memCtl       ; R7    ; 1        ; 0            ; 14           ; 1           ; 51                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[0]   ; W11   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[10]  ; F12   ; 3        ; 27           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[11]  ; R4    ; 1        ; 0            ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[12]  ; AD16  ; 7        ; 42           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[13]  ; T9    ; 1        ; 0            ; 16           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[14]  ; AB15  ; 7        ; 40           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[15]  ; P3    ; 1        ; 0            ; 17           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[16]  ; J10   ; 3        ; 27           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[17]  ; E15   ; 4        ; 40           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[18]  ; B11   ; 3        ; 29           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[19]  ; A17   ; 4        ; 42           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[1]   ; D16   ; 4        ; 40           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[20]  ; T23   ; 6        ; 65           ; 16           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[21]  ; T22   ; 6        ; 65           ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[22]  ; R3    ; 1        ; 0            ; 17           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[23]  ; V13   ; 8        ; 27           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[24]  ; B12   ; 3        ; 29           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[25]  ; T18   ; 6        ; 65           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[26]  ; U12   ; 8        ; 29           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[27]  ; AA16  ; 7        ; 46           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[28]  ; R6    ; 1        ; 0            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[29]  ; B16   ; 4        ; 37           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[2]   ; H15   ; 4        ; 42           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[30]  ; T10   ; 1        ; 0            ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[31]  ; V23   ; 6        ; 65           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[3]   ; D17   ; 4        ; 46           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[4]   ; G16   ; 4        ; 44           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[5]   ; G12   ; 3        ; 27           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[6]   ; R5    ; 1        ; 0            ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[7]   ; R20   ; 6        ; 65           ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[8]   ; Y13   ; 7        ; 37           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memData[9]   ; U23   ; 6        ; 65           ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memNReset    ; W2    ; 1        ; 0            ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; memWen       ; V11   ; 8        ; 29           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; nReset       ; N2    ; 2        ; 0            ; 18           ; 0           ; 197                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ramClk       ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; halt            ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[0]       ; J24   ; 5        ; 65           ; 26           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[10]      ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[11]      ; B5    ; 3        ; 3            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[12]      ; E20   ; 4        ; 55           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[13]      ; J25   ; 5        ; 65           ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[14]      ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[15]      ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[16]      ; G17   ; 4        ; 48           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[17]      ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[18]      ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[19]      ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[1]       ; L19   ; 5        ; 65           ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[20]      ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[21]      ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[22]      ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[23]      ; B23   ; 4        ; 61           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[24]      ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[25]      ; C24   ; 5        ; 65           ; 32           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[26]      ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[27]      ; AD3   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[28]      ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[29]      ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[2]       ; F24   ; 5        ; 65           ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[30]      ; D1    ; 2        ; 0            ; 32           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[31]      ; E24   ; 5        ; 65           ; 33           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[3]       ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[4]       ; G9    ; 3        ; 7            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[5]       ; M24   ; 5        ; 65           ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[6]       ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[7]       ; J20   ; 5        ; 65           ; 30           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[8]       ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hexOut[9]       ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[0]         ; W1    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[10]        ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[11]        ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[12]        ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[13]        ; W17   ; 7        ; 50           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[14]        ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[15]        ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[16]        ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[17]        ; F18   ; 4        ; 50           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[18]        ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[19]        ; AD19  ; 7        ; 53           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[1]         ; T24   ; 6        ; 65           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[20]        ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[21]        ; C15   ; 4        ; 37           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[22]        ; AA17  ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[23]        ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[24]        ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[25]        ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[26]        ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[27]        ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[28]        ; F16   ; 4        ; 44           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[29]        ; AC19  ; 7        ; 53           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[2]         ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[30]        ; Y21   ; 6        ; 65           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[31]        ; AC18  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[3]         ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[4]         ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[5]         ; AA2   ; 1        ; 0            ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[6]         ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[7]         ; G15   ; 4        ; 44           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[8]         ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memQ[9]         ; V17   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; viewMemAddr[0]  ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; viewMemAddr[10] ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; viewMemAddr[11] ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; viewMemAddr[12] ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; viewMemAddr[13] ; L23   ; 5        ; 65           ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; viewMemAddr[14] ; AF19  ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; viewMemAddr[15] ; U20   ; 6        ; 65           ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; viewMemAddr[1]  ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; viewMemAddr[2]  ; Y11   ; 8        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; viewMemAddr[3]  ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; viewMemAddr[4]  ; AF8   ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; viewMemAddr[5]  ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; viewMemAddr[6]  ; AA10  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; viewMemAddr[7]  ; V5    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; viewMemAddr[8]  ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; viewMemAddr[9]  ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; viewMemWen      ; T7    ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 22 / 64 ( 34 % ) ; 3.3V          ; --           ;
; 2        ; 8 / 59 ( 14 % )  ; 3.3V          ; --           ;
; 3        ; 23 / 56 ( 41 % ) ; 3.3V          ; --           ;
; 4        ; 22 / 58 ( 38 % ) ; 3.3V          ; --           ;
; 5        ; 13 / 65 ( 20 % ) ; 3.3V          ; --           ;
; 6        ; 25 / 59 ( 42 % ) ; 3.3V          ; --           ;
; 7        ; 36 / 58 ( 62 % ) ; 3.3V          ; --           ;
; 8        ; 22 / 56 ( 39 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; dipIn[9]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; hexOut[20]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; dumpAddr[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; memData[19]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; memQ[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; viewMemAddr[6]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; dumpAddr[6]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; memAddr[15]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; memQ[26]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; memData[27]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; memQ[22]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; memQ[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; memQ[27]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; viewMemAddr[5]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; memData[14]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; memQ[23]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; hexOut[10]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; memQ[24]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; memQ[15]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; viewMemAddr[8]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; memAddr[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; memQ[18]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; dumpAddr[14]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; dumpAddr[8]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; memQ[31]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; memQ[29]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; hexOut[29]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; hexOut[27]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; memQ[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; memAddr[9]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; dumpAddr[13]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; memData[12]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; dumpAddr[10]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; memQ[19]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; hexOut[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; hexOut[17]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; memQ[20]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; memQ[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; viewMemAddr[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; memAddr[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; dumpAddr[9]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; dumpAddr[12]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; dumpAddr[5]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; memQ[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; dipIn[13]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; viewMemAddr[4]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; viewMemAddr[9]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; hexOut[15]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; memAddr[11]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; viewMemAddr[12]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; viewMemAddr[14]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; hexOut[11]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; hexOut[19]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 435        ; 3        ; memData[18]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 433        ; 3        ; memData[24]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; memAddr[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; memData[29]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 411        ; 4        ; memAddr[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; hexOut[23]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; dipIn[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; dipIn[6]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; dipIn[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; memQ[21]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 418        ; 4        ; dipIn[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; hexOut[25]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; hexOut[30]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; dipIn[8]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; dipIn[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 426        ; 4        ; dumpAddr[11]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 417        ; 4        ; memAddr[10]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 415        ; 4        ; memData[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 403        ; 4        ; memData[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; dipIn[12]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; hexOut[22]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; memData[17]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; hexOut[12]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; hexOut[31]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; viewMemAddr[10]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; memData[10]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; dumpAddr[4]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ; 408        ; 4        ; memQ[28]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; memQ[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; hexOut[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; hexOut[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 461        ; 3        ; hexOut[28]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 446        ; 3        ; viewMemAddr[11]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 439        ; 3        ; memData[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; memQ[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 407        ; 4        ; memData[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 402        ; 4        ; hexOut[16]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; dipIn[10]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; hexOut[21]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 455        ; 3        ; hexOut[24]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; memData[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; memData[16]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 437        ; 3        ; memQ[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; memQ[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; hexOut[7]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; hexOut[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J25      ; 327        ; 5        ; hexOut[13]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; hexOut[18]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; dipIn[7]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; dipIn[11]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; dipIn[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; viewMemAddr[3]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; hexOut[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ; 328        ; 5        ; dipIn[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; viewMemAddr[13]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; dipIn[15]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; hexOut[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; nReset                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; ramClk                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 67         ; 1        ; cpuClk                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 69         ; 1        ; memData[15]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; hexOut[26]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 72         ; 1        ; memData[22]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 73         ; 1        ; memData[11]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R5       ; 74         ; 1        ; memData[6]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 81         ; 1        ; memData[28]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R7       ; 82         ; 1        ; memCtl                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; memData[7]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; dumpAddr[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T7       ; 92         ; 1        ; viewMemWen                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; memData[13]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T10      ; 75         ; 1        ; memData[30]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; dipIn[14]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T18      ; 290        ; 6        ; memData[25]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T19      ; 281        ; 6        ; dumpAddr[3]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T20      ; 287        ; 6        ; memAddr[14]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; memData[21]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T23      ; 295        ; 6        ; memData[20]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T24      ; 292        ; 6        ; memQ[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; hexOut[14]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; memData[26]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; hexOut[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; viewMemAddr[15]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U21      ; 279        ; 6        ; memAddr[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; memData[9]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U24      ; 283        ; 6        ; memAddr[3]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U25      ; 285        ; 6        ; memAddr[8]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U26      ; 286        ; 6        ; memAddr[4]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; memAddr[7]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V3       ; 95         ; 1        ; dumpAddr[2]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 94         ; 1        ; viewMemAddr[0]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V5       ; 104        ; 1        ; viewMemAddr[7]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; memWen                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; memData[23]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 175        ; 8        ; memQ[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; memQ[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; memQ[10]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; memQ[14]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V23      ; 275        ; 6        ; memData[31]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; memAddr[12]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V26      ; 278        ; 6        ; dumpAddr[15]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W1       ; 97         ; 1        ; memQ[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 96         ; 1        ; memNReset                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; hexOut[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ; 161        ; 8        ; memData[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; halt                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 204        ; 7        ; memQ[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W17      ; 217        ; 7        ; memQ[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; viewMemAddr[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; memData[8]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; memAddr[13]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; dumpAddr[7]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; hexOut[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; memQ[30]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y22      ; 254        ; 6        ; memQ[25]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                          ; Library Name ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |cpu                                                                   ; 17515 (168) ; 9757 (0)                  ; 0 (0)         ; 263168      ; 66   ; 0          ; 0            ; 0       ; 0         ; 168  ; 0            ; 7758 (168)   ; 836 (0)           ; 8921 (1)         ; |cpu                                                                                                                                                                         ;              ;
;    |VarLatRAM:theRAM|                                                  ; 164 (65)    ; 68 (0)                    ; 0 (0)         ; 262144      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (65)      ; 5 (0)             ; 63 (0)           ; |cpu|VarLatRAM:theRAM                                                                                                                                                        ;              ;
;       |ram:SYNRAM|                                                     ; 99 (0)      ; 68 (0)                    ; 0 (0)         ; 262144      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 5 (0)             ; 63 (0)           ; |cpu|VarLatRAM:theRAM|ram:SYNRAM                                                                                                                                             ;              ;
;          |altsyncram:altsyncram_component|                             ; 99 (0)      ; 68 (0)                    ; 0 (0)         ; 262144      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 5 (0)             ; 63 (0)           ; |cpu|VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component                                                                                                             ;              ;
;             |altsyncram_f9f1:auto_generated|                           ; 99 (0)      ; 68 (0)                    ; 0 (0)         ; 262144      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 5 (0)             ; 63 (0)           ; |cpu|VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated                                                                              ;              ;
;                |altsyncram_loa2:altsyncram1|                           ; 6 (2)       ; 2 (2)                     ; 0 (0)         ; 262144      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (1)             ; 1 (1)            ; |cpu|VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1                                                  ;              ;
;                   |decode_1oa:decode4|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|decode_1oa:decode4                               ;              ;
;                   |decode_1oa:decode5|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|decode_1oa:decode5                               ;              ;
;                |sld_mod_ram_rom:mgl_prim2|                             ; 93 (71)     ; 66 (57)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (14)      ; 4 (4)             ; 62 (53)          ; |cpu|VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ;              ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |cpu|VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ;              ;
;    |mycpu:theCPU|                                                      ; 17082 (80)  ; 9625 (0)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7457 (80)    ; 823 (0)           ; 8802 (2)         ; |cpu|mycpu:theCPU                                                                                                                                                            ;              ;
;       |addr32Bit:U_2|                                                  ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2                                                                                                                                              ;              ;
;          |addr1Bit:I04|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I04                                                                                                                                 ;              ;
;          |addr1Bit:I05|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I05                                                                                                                                 ;              ;
;          |addr1Bit:I07|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I07                                                                                                                                 ;              ;
;          |addr1Bit:I08|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I08                                                                                                                                 ;              ;
;          |addr1Bit:I10|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I10                                                                                                                                 ;              ;
;          |addr1Bit:I11|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I11                                                                                                                                 ;              ;
;          |addr1Bit:I13|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I13                                                                                                                                 ;              ;
;          |addr1Bit:I14|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I14                                                                                                                                 ;              ;
;          |addr1Bit:I16|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I16                                                                                                                                 ;              ;
;          |addr1Bit:I17|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I17                                                                                                                                 ;              ;
;          |addr1Bit:I19|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I19                                                                                                                                 ;              ;
;          |addr1Bit:I20|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I20                                                                                                                                 ;              ;
;          |addr1Bit:I22|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I22                                                                                                                                 ;              ;
;          |addr1Bit:I23|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I23                                                                                                                                 ;              ;
;          |addr1Bit:I25|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I25                                                                                                                                 ;              ;
;          |addr1Bit:I26|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I26                                                                                                                                 ;              ;
;          |addr1Bit:I28|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I28                                                                                                                                 ;              ;
;          |addr1Bit:I29|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I29                                                                                                                                 ;              ;
;          |addr1Bit:I31|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I31                                                                                                                                 ;              ;
;       |addr32Bit:U_32|                                                 ; 85 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32                                                                                                                                             ;              ;
;          |addr1Bit:I01|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I01                                                                                                                                ;              ;
;          |addr1Bit:I02|                                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I02                                                                                                                                ;              ;
;          |addr1Bit:I04|                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I04                                                                                                                                ;              ;
;          |addr1Bit:I05|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I05                                                                                                                                ;              ;
;          |addr1Bit:I07|                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I07                                                                                                                                ;              ;
;          |addr1Bit:I08|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I08                                                                                                                                ;              ;
;          |addr1Bit:I10|                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I10                                                                                                                                ;              ;
;          |addr1Bit:I11|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I11                                                                                                                                ;              ;
;          |addr1Bit:I13|                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I13                                                                                                                                ;              ;
;          |addr1Bit:I14|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I14                                                                                                                                ;              ;
;          |addr1Bit:I16|                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I16                                                                                                                                ;              ;
;          |addr1Bit:I17|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I17                                                                                                                                ;              ;
;          |addr1Bit:I19|                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I19                                                                                                                                ;              ;
;          |addr1Bit:I20|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I20                                                                                                                                ;              ;
;          |addr1Bit:I22|                                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I22                                                                                                                                ;              ;
;          |addr1Bit:I23|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I23                                                                                                                                ;              ;
;          |addr1Bit:I25|                                                ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I25                                                                                                                                ;              ;
;          |addr1Bit:I26|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I26                                                                                                                                ;              ;
;          |addr1Bit:I28|                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I28                                                                                                                                ;              ;
;          |addr1Bit:I29|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I29                                                                                                                                ;              ;
;          |addr1Bit:I31|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I31                                                                                                                                ;              ;
;       |addr32Bit:U_37|                                                 ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37                                                                                                                                             ;              ;
;          |addr1Bit:I03|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I03                                                                                                                                ;              ;
;          |addr1Bit:I04|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I04                                                                                                                                ;              ;
;          |addr1Bit:I05|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I05                                                                                                                                ;              ;
;          |addr1Bit:I06|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I06                                                                                                                                ;              ;
;          |addr1Bit:I07|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I07                                                                                                                                ;              ;
;          |addr1Bit:I08|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I08                                                                                                                                ;              ;
;          |addr1Bit:I09|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I09                                                                                                                                ;              ;
;          |addr1Bit:I10|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I10                                                                                                                                ;              ;
;          |addr1Bit:I11|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I11                                                                                                                                ;              ;
;          |addr1Bit:I12|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I12                                                                                                                                ;              ;
;          |addr1Bit:I13|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I13                                                                                                                                ;              ;
;          |addr1Bit:I14|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I14                                                                                                                                ;              ;
;          |addr1Bit:I15|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I15                                                                                                                                ;              ;
;          |addr1Bit:I16|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I16                                                                                                                                ;              ;
;          |addr1Bit:I17|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I17                                                                                                                                ;              ;
;          |addr1Bit:I18|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I18                                                                                                                                ;              ;
;          |addr1Bit:I19|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I19                                                                                                                                ;              ;
;          |addr1Bit:I20|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I20                                                                                                                                ;              ;
;          |addr1Bit:I21|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I21                                                                                                                                ;              ;
;          |addr1Bit:I22|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I22                                                                                                                                ;              ;
;          |addr1Bit:I23|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I23                                                                                                                                ;              ;
;          |addr1Bit:I24|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I24                                                                                                                                ;              ;
;          |addr1Bit:I25|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I25                                                                                                                                ;              ;
;          |addr1Bit:I26|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I26                                                                                                                                ;              ;
;          |addr1Bit:I27|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I27                                                                                                                                ;              ;
;          |addr1Bit:I28|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I28                                                                                                                                ;              ;
;       |addr32Bit:U_47|                                                 ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47                                                                                                                                             ;              ;
;          |addr1Bit:I04|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I04                                                                                                                                ;              ;
;          |addr1Bit:I05|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I05                                                                                                                                ;              ;
;          |addr1Bit:I07|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I07                                                                                                                                ;              ;
;          |addr1Bit:I08|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I08                                                                                                                                ;              ;
;          |addr1Bit:I10|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I10                                                                                                                                ;              ;
;          |addr1Bit:I11|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I11                                                                                                                                ;              ;
;          |addr1Bit:I13|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I13                                                                                                                                ;              ;
;          |addr1Bit:I14|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I14                                                                                                                                ;              ;
;          |addr1Bit:I16|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I16                                                                                                                                ;              ;
;          |addr1Bit:I17|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I17                                                                                                                                ;              ;
;          |addr1Bit:I19|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I19                                                                                                                                ;              ;
;          |addr1Bit:I20|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I20                                                                                                                                ;              ;
;          |addr1Bit:I22|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I22                                                                                                                                ;              ;
;          |addr1Bit:I23|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I23                                                                                                                                ;              ;
;          |addr1Bit:I25|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I25                                                                                                                                ;              ;
;          |addr1Bit:I26|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I26                                                                                                                                ;              ;
;          |addr1Bit:I28|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I28                                                                                                                                ;              ;
;          |addr1Bit:I29|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I29                                                                                                                                ;              ;
;          |addr1Bit:I31|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I31                                                                                                                                ;              ;
;       |addr32Bit:U_59|                                                 ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59                                                                                                                                             ;              ;
;          |addr1Bit:I03|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I03                                                                                                                                ;              ;
;          |addr1Bit:I04|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I04                                                                                                                                ;              ;
;          |addr1Bit:I05|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I05                                                                                                                                ;              ;
;          |addr1Bit:I06|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I06                                                                                                                                ;              ;
;          |addr1Bit:I07|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I07                                                                                                                                ;              ;
;          |addr1Bit:I08|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I08                                                                                                                                ;              ;
;          |addr1Bit:I09|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I09                                                                                                                                ;              ;
;          |addr1Bit:I10|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I10                                                                                                                                ;              ;
;          |addr1Bit:I11|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I11                                                                                                                                ;              ;
;          |addr1Bit:I12|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I12                                                                                                                                ;              ;
;          |addr1Bit:I13|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I13                                                                                                                                ;              ;
;          |addr1Bit:I14|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I14                                                                                                                                ;              ;
;          |addr1Bit:I15|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I15                                                                                                                                ;              ;
;          |addr1Bit:I16|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I16                                                                                                                                ;              ;
;          |addr1Bit:I17|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I17                                                                                                                                ;              ;
;          |addr1Bit:I18|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I18                                                                                                                                ;              ;
;          |addr1Bit:I19|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I19                                                                                                                                ;              ;
;          |addr1Bit:I20|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I20                                                                                                                                ;              ;
;          |addr1Bit:I21|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I21                                                                                                                                ;              ;
;          |addr1Bit:I22|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I22                                                                                                                                ;              ;
;          |addr1Bit:I23|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I23                                                                                                                                ;              ;
;          |addr1Bit:I24|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I24                                                                                                                                ;              ;
;          |addr1Bit:I25|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I25                                                                                                                                ;              ;
;          |addr1Bit:I26|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I26                                                                                                                                ;              ;
;          |addr1Bit:I27|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I27                                                                                                                                ;              ;
;          |addr1Bit:I28|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I28                                                                                                                                ;              ;
;       |addr32Bit:U_66|                                                 ; 89 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66                                                                                                                                             ;              ;
;          |addr1Bit:I01|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I01                                                                                                                                ;              ;
;          |addr1Bit:I02|                                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I02                                                                                                                                ;              ;
;          |addr1Bit:I04|                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I04                                                                                                                                ;              ;
;          |addr1Bit:I05|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I05                                                                                                                                ;              ;
;          |addr1Bit:I07|                                                ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I07                                                                                                                                ;              ;
;          |addr1Bit:I08|                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I08                                                                                                                                ;              ;
;          |addr1Bit:I10|                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I10                                                                                                                                ;              ;
;          |addr1Bit:I11|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I11                                                                                                                                ;              ;
;          |addr1Bit:I13|                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I13                                                                                                                                ;              ;
;          |addr1Bit:I14|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I14                                                                                                                                ;              ;
;          |addr1Bit:I16|                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I16                                                                                                                                ;              ;
;          |addr1Bit:I17|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I17                                                                                                                                ;              ;
;          |addr1Bit:I19|                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I19                                                                                                                                ;              ;
;          |addr1Bit:I20|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I20                                                                                                                                ;              ;
;          |addr1Bit:I22|                                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I22                                                                                                                                ;              ;
;          |addr1Bit:I23|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I23                                                                                                                                ;              ;
;          |addr1Bit:I25|                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I25                                                                                                                                ;              ;
;          |addr1Bit:I26|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I26                                                                                                                                ;              ;
;          |addr1Bit:I28|                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I28                                                                                                                                ;              ;
;          |addr1Bit:I29|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I29                                                                                                                                ;              ;
;          |addr1Bit:I31|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I31                                                                                                                                ;              ;
;       |alu:U_16|                                                       ; 358 (280)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 358 (280)    ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16                                                                                                                                                   ;              ;
;          |addr32Bit:I00|                                               ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00                                                                                                                                     ;              ;
;             |addr1Bit:I00|                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I00                                                                                                                        ;              ;
;             |addr1Bit:I01|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I01                                                                                                                        ;              ;
;             |addr1Bit:I02|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I02                                                                                                                        ;              ;
;             |addr1Bit:I03|                                             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I03                                                                                                                        ;              ;
;             |addr1Bit:I04|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I04                                                                                                                        ;              ;
;             |addr1Bit:I05|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I05                                                                                                                        ;              ;
;             |addr1Bit:I06|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I06                                                                                                                        ;              ;
;             |addr1Bit:I07|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I07                                                                                                                        ;              ;
;             |addr1Bit:I08|                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I08                                                                                                                        ;              ;
;             |addr1Bit:I09|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I09                                                                                                                        ;              ;
;             |addr1Bit:I10|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I10                                                                                                                        ;              ;
;             |addr1Bit:I11|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I11                                                                                                                        ;              ;
;             |addr1Bit:I12|                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I12                                                                                                                        ;              ;
;             |addr1Bit:I13|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I13                                                                                                                        ;              ;
;             |addr1Bit:I14|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I14                                                                                                                        ;              ;
;             |addr1Bit:I15|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I15                                                                                                                        ;              ;
;             |addr1Bit:I16|                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I16                                                                                                                        ;              ;
;             |addr1Bit:I17|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I17                                                                                                                        ;              ;
;             |addr1Bit:I18|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I18                                                                                                                        ;              ;
;             |addr1Bit:I19|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I19                                                                                                                        ;              ;
;             |addr1Bit:I20|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I20                                                                                                                        ;              ;
;             |addr1Bit:I21|                                             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I21                                                                                                                        ;              ;
;             |addr1Bit:I22|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I22                                                                                                                        ;              ;
;             |addr1Bit:I23|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I23                                                                                                                        ;              ;
;             |addr1Bit:I24|                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I24                                                                                                                        ;              ;
;             |addr1Bit:I25|                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I25                                                                                                                        ;              ;
;             |addr1Bit:I26|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I26                                                                                                                        ;              ;
;             |addr1Bit:I27|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I27                                                                                                                        ;              ;
;             |addr1Bit:I29|                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I29                                                                                                                        ;              ;
;             |addr1Bit:I30|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I30                                                                                                                        ;              ;
;             |addr1Bit:I31|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I31                                                                                                                        ;              ;
;       |alu:U_78|                                                       ; 351 (275)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 351 (275)    ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78                                                                                                                                                   ;              ;
;          |addr32Bit:I00|                                               ; 76 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00                                                                                                                                     ;              ;
;             |addr1Bit:I00|                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I00                                                                                                                        ;              ;
;             |addr1Bit:I01|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I01                                                                                                                        ;              ;
;             |addr1Bit:I02|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I02                                                                                                                        ;              ;
;             |addr1Bit:I03|                                             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I03                                                                                                                        ;              ;
;             |addr1Bit:I04|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I04                                                                                                                        ;              ;
;             |addr1Bit:I05|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I05                                                                                                                        ;              ;
;             |addr1Bit:I06|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I06                                                                                                                        ;              ;
;             |addr1Bit:I07|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I07                                                                                                                        ;              ;
;             |addr1Bit:I08|                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I08                                                                                                                        ;              ;
;             |addr1Bit:I09|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I09                                                                                                                        ;              ;
;             |addr1Bit:I10|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I10                                                                                                                        ;              ;
;             |addr1Bit:I11|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I11                                                                                                                        ;              ;
;             |addr1Bit:I12|                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I12                                                                                                                        ;              ;
;             |addr1Bit:I13|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I13                                                                                                                        ;              ;
;             |addr1Bit:I14|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I14                                                                                                                        ;              ;
;             |addr1Bit:I15|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I15                                                                                                                        ;              ;
;             |addr1Bit:I16|                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I16                                                                                                                        ;              ;
;             |addr1Bit:I17|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I17                                                                                                                        ;              ;
;             |addr1Bit:I18|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I18                                                                                                                        ;              ;
;             |addr1Bit:I19|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I19                                                                                                                        ;              ;
;             |addr1Bit:I21|                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I21                                                                                                                        ;              ;
;             |addr1Bit:I22|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I22                                                                                                                        ;              ;
;             |addr1Bit:I23|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I23                                                                                                                        ;              ;
;             |addr1Bit:I24|                                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I24                                                                                                                        ;              ;
;             |addr1Bit:I25|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I25                                                                                                                        ;              ;
;             |addr1Bit:I26|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I26                                                                                                                        ;              ;
;             |addr1Bit:I27|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I27                                                                                                                        ;              ;
;             |addr1Bit:I29|                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I29                                                                                                                        ;              ;
;             |addr1Bit:I30|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I30                                                                                                                        ;              ;
;             |addr1Bit:I31|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I31                                                                                                                        ;              ;
;       |coco:U_5|                                                       ; 89 (89)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 66 (66)          ; |cpu|mycpu:theCPU|coco:U_5                                                                                                                                                   ;              ;
;       |ctrl:U_55|                                                      ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 8 (8)            ; |cpu|mycpu:theCPU|ctrl:U_55                                                                                                                                                  ;              ;
;       |ctrl:U_7|                                                       ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 8 (8)            ; |cpu|mycpu:theCPU|ctrl:U_7                                                                                                                                                   ;              ;
;       |dram:U_44|                                                      ; 4979 (1)    ; 2974 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2005 (1)     ; 177 (0)           ; 2797 (0)         ; |cpu|mycpu:theCPU|dram:U_44                                                                                                                                                  ;              ;
;          |dram_array:U_1|                                              ; 2427 (2427) ; 1456 (1456)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 971 (971)    ; 176 (176)         ; 1280 (1280)      ; |cpu|mycpu:theCPU|dram:U_44|dram_array:U_1                                                                                                                                   ;              ;
;          |dram_array:U_3|                                              ; 2295 (2295) ; 1456 (1456)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 839 (839)    ; 0 (0)             ; 1456 (1456)      ; |cpu|mycpu:theCPU|dram:U_44|dram_array:U_3                                                                                                                                   ;              ;
;          |dram_ctrl:U_0|                                               ; 288 (288)   ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 194 (194)    ; 1 (1)             ; 93 (93)          ; |cpu|mycpu:theCPU|dram:U_44|dram_ctrl:U_0                                                                                                                                    ;              ;
;       |dram:U_65|                                                      ; 4988 (1)    ; 2974 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2014 (1)     ; 180 (0)           ; 2794 (0)         ; |cpu|mycpu:theCPU|dram:U_65                                                                                                                                                  ;              ;
;          |dram_array:U_1|                                              ; 2422 (2422) ; 1456 (1456)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 966 (966)    ; 179 (179)         ; 1277 (1277)      ; |cpu|mycpu:theCPU|dram:U_65|dram_array:U_1                                                                                                                                   ;              ;
;          |dram_array:U_3|                                              ; 2300 (2300) ; 1456 (1456)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 844 (844)    ; 0 (0)             ; 1456 (1456)      ; |cpu|mycpu:theCPU|dram:U_65|dram_array:U_3                                                                                                                                   ;              ;
;          |dram_ctrl:U_0|                                               ; 297 (297)   ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 203 (203)    ; 1 (1)             ; 93 (93)          ; |cpu|mycpu:theCPU|dram:U_65|dram_ctrl:U_0                                                                                                                                    ;              ;
;       |ext16Bit:U_53|                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|ext16Bit:U_53                                                                                                                                              ;              ;
;       |ext16Bit:U_8|                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|ext16Bit:U_8                                                                                                                                               ;              ;
;       |fwdUnit:U_12|                                                   ; 1448 (1448) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 457 (457)    ; 0 (0)             ; 991 (991)        ; |cpu|mycpu:theCPU|fwdUnit:U_12                                                                                                                                               ;              ;
;       |fwdUnit:U_67|                                                   ; 1445 (1445) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 455 (455)    ; 0 (0)             ; 990 (990)        ; |cpu|mycpu:theCPU|fwdUnit:U_67                                                                                                                                               ;              ;
;       |icache2:U_40|                                                   ; 641 (0)     ; 503 (0)                   ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (0)      ; 210 (0)           ; 293 (0)          ; |cpu|mycpu:theCPU|icache2:U_40                                                                                                                                               ;              ;
;          |cache_ctrl:U_0|                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cpu|mycpu:theCPU|icache2:U_40|cache_ctrl:U_0                                                                                                                                ;              ;
;          |data_array:U_1|                                              ; 641 (641)   ; 502 (502)                 ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (138)    ; 210 (210)         ; 293 (293)        ; |cpu|mycpu:theCPU|icache2:U_40|data_array:U_1                                                                                                                                ;              ;
;             |altsyncram:set_rtl_1|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|icache2:U_40|data_array:U_1|altsyncram:set_rtl_1                                                                                                           ;              ;
;                |altsyncram_bqd1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|icache2:U_40|data_array:U_1|altsyncram:set_rtl_1|altsyncram_bqd1:auto_generated                                                                            ;              ;
;       |icache2:U_48|                                                   ; 649 (0)     ; 503 (0)                   ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (0)      ; 202 (0)           ; 301 (0)          ; |cpu|mycpu:theCPU|icache2:U_48                                                                                                                                               ;              ;
;          |cache_ctrl:U_0|                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cpu|mycpu:theCPU|icache2:U_48|cache_ctrl:U_0                                                                                                                                ;              ;
;          |data_array:U_1|                                              ; 649 (649)   ; 502 (502)                 ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (146)    ; 202 (202)         ; 301 (301)        ; |cpu|mycpu:theCPU|icache2:U_48|data_array:U_1                                                                                                                                ;              ;
;             |altsyncram:set_rtl_0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0                                                                                                           ;              ;
;                |altsyncram_bqd1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated                                                                            ;              ;
;       |mux32:U_10|                                                     ; 57 (57)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|mux32:U_10                                                                                                                                                 ;              ;
;       |mux32:U_24|                                                     ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 1 (1)            ; |cpu|mycpu:theCPU|mux32:U_24                                                                                                                                                 ;              ;
;       |mux32:U_30|                                                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|mux32:U_30                                                                                                                                                 ;              ;
;       |mux32:U_39|                                                     ; 269 (269)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 269 (269)    ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|mux32:U_39                                                                                                                                                 ;              ;
;       |mux32:U_3|                                                      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |cpu|mycpu:theCPU|mux32:U_3                                                                                                                                                  ;              ;
;       |mux32:U_43|                                                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |cpu|mycpu:theCPU|mux32:U_43                                                                                                                                                 ;              ;
;       |mux32:U_54|                                                     ; 57 (57)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|mux32:U_54                                                                                                                                                 ;              ;
;       |mux32:U_74|                                                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|mux32:U_74                                                                                                                                                 ;              ;
;       |mux32:U_77|                                                     ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 1 (1)            ; |cpu|mycpu:theCPU|mux32:U_77                                                                                                                                                 ;              ;
;       |mux32:U_79|                                                     ; 265 (265)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 265 (265)    ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|mux32:U_79                                                                                                                                                 ;              ;
;       |mux32:U_84|                                                     ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 48 (48)          ; |cpu|mycpu:theCPU|mux32:U_84                                                                                                                                                 ;              ;
;       |mux32:U_85|                                                     ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 48 (48)          ; |cpu|mycpu:theCPU|mux32:U_85                                                                                                                                                 ;              ;
;       |mux5:U_22|                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|mux5:U_22                                                                                                                                                  ;              ;
;       |mux5:U_75|                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |cpu|mycpu:theCPU|mux5:U_75                                                                                                                                                  ;              ;
;       |pc:U_1|                                                         ; 112 (112)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 26 (26)           ; 6 (6)            ; |cpu|mycpu:theCPU|pc:U_1                                                                                                                                                     ;              ;
;       |pc:U_45|                                                        ; 110 (110)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 25 (25)           ; 7 (7)            ; |cpu|mycpu:theCPU|pc:U_45                                                                                                                                                    ;              ;
;       |reg_EX_MEM:U_17|                                                ; 76 (76)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 75 (75)          ; |cpu|mycpu:theCPU|reg_EX_MEM:U_17                                                                                                                                            ;              ;
;       |reg_EX_MEM:U_80|                                                ; 76 (76)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 75 (75)          ; |cpu|mycpu:theCPU|reg_EX_MEM:U_80                                                                                                                                            ;              ;
;       |reg_ID_EX:U_69|                                                 ; 133 (133)   ; 132 (132)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 132 (132)        ; |cpu|mycpu:theCPU|reg_ID_EX:U_69                                                                                                                                             ;              ;
;       |reg_ID_EX:U_6|                                                  ; 133 (133)   ; 132 (132)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 132 (132)        ; |cpu|mycpu:theCPU|reg_ID_EX:U_6                                                                                                                                              ;              ;
;       |reg_IF_ID:U_0|                                                  ; 67 (67)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 65 (65)          ; |cpu|mycpu:theCPU|reg_IF_ID:U_0                                                                                                                                              ;              ;
;       |reg_IF_ID:U_50|                                                 ; 66 (66)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; |cpu|mycpu:theCPU|reg_IF_ID:U_50                                                                                                                                             ;              ;
;       |reg_MEM_WB:U_18|                                                ; 40 (40)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 39 (39)          ; |cpu|mycpu:theCPU|reg_MEM_WB:U_18                                                                                                                                            ;              ;
;       |reg_MEM_WB:U_82|                                                ; 40 (40)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 39 (39)          ; |cpu|mycpu:theCPU|reg_MEM_WB:U_82                                                                                                                                            ;              ;
;       |registerFile:U_11|                                              ; 1030 (1030) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 1 (1)             ; 997 (997)        ; |cpu|mycpu:theCPU|registerFile:U_11                                                                                                                                          ;              ;
;       |registerFile:U_63|                                              ; 1030 (1030) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 2 (2)             ; 996 (996)        ; |cpu|mycpu:theCPU|registerFile:U_63                                                                                                                                          ;              ;
;    |sld_hub:auto_hub|                                                  ; 101 (60)    ; 64 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (24)      ; 8 (8)             ; 56 (31)          ; |cpu|sld_hub:auto_hub                                                                                                                                                        ;              ;
;       |sld_rom_sr:hub_info_reg|                                        ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |cpu|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                      ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |cpu|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                              ;              ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; halt            ; Output   ; --            ; --            ; --                    ; --  ;
; dipIn[0]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; dipIn[1]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; dipIn[2]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; dipIn[3]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; dipIn[4]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; dipIn[5]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; dipIn[6]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; dipIn[7]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; dipIn[8]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; dipIn[9]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; dipIn[10]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; dipIn[11]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; dipIn[12]       ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; dipIn[13]       ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; dipIn[14]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; dipIn[15]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; hexOut[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[18]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[19]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[20]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[21]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[22]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[23]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[24]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[25]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[26]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[27]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[28]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[29]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[30]      ; Output   ; --            ; --            ; --                    ; --  ;
; hexOut[31]      ; Output   ; --            ; --            ; --                    ; --  ;
; memNReset       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; memQ[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[7]         ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[8]         ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[9]         ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[10]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[11]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[12]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[13]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[14]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[15]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[16]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[17]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[18]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[19]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[20]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[21]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[22]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[23]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[24]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[25]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[26]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[27]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[28]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[29]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[30]        ; Output   ; --            ; --            ; --                    ; --  ;
; memQ[31]        ; Output   ; --            ; --            ; --                    ; --  ;
; viewMemAddr[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; viewMemAddr[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; viewMemAddr[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; viewMemAddr[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; viewMemAddr[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; viewMemAddr[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; viewMemAddr[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; viewMemAddr[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; viewMemAddr[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; viewMemAddr[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; viewMemAddr[10] ; Output   ; --            ; --            ; --                    ; --  ;
; viewMemAddr[11] ; Output   ; --            ; --            ; --                    ; --  ;
; viewMemAddr[12] ; Output   ; --            ; --            ; --                    ; --  ;
; viewMemAddr[13] ; Output   ; --            ; --            ; --                    ; --  ;
; viewMemAddr[14] ; Output   ; --            ; --            ; --                    ; --  ;
; viewMemAddr[15] ; Output   ; --            ; --            ; --                    ; --  ;
; viewMemWen      ; Output   ; --            ; --            ; --                    ; --  ;
; memCtl          ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; memWen          ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memAddr[0]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dumpAddr[0]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memAddr[1]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dumpAddr[1]     ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; memAddr[2]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; dumpAddr[2]     ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; memAddr[3]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; dumpAddr[3]     ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; memAddr[4]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; dumpAddr[4]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memAddr[5]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dumpAddr[5]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memAddr[6]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dumpAddr[6]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memAddr[7]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; dumpAddr[7]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memAddr[8]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; dumpAddr[8]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memAddr[9]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dumpAddr[9]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memAddr[10]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dumpAddr[10]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memAddr[11]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dumpAddr[11]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memAddr[12]     ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; dumpAddr[12]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memAddr[13]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dumpAddr[13]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memAddr[14]     ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; dumpAddr[14]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memAddr[15]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dumpAddr[15]    ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; cpuClk          ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; nReset          ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; ramClk          ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; memData[0]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memData[1]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memData[2]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memData[3]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memData[4]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memData[5]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memData[6]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; memData[7]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; memData[8]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memData[9]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; memData[10]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memData[11]     ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; memData[12]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memData[13]     ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; memData[14]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memData[15]     ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; memData[16]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memData[17]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memData[18]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memData[19]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memData[20]     ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; memData[21]     ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; memData[22]     ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; memData[23]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memData[24]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memData[25]     ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; memData[26]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memData[27]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memData[28]     ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; memData[29]     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; memData[30]     ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; memData[31]     ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
+-----------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------+
; Pad To Core Delay Chain Fanout                       ;
+------------------------+-------------------+---------+
; Source Pin / Fanout    ; Pad To Core Index ; Setting ;
+------------------------+-------------------+---------+
; dipIn[0]               ;                   ;         ;
; dipIn[1]               ;                   ;         ;
; dipIn[2]               ;                   ;         ;
; dipIn[3]               ;                   ;         ;
; dipIn[4]               ;                   ;         ;
; dipIn[5]               ;                   ;         ;
; dipIn[6]               ;                   ;         ;
; dipIn[7]               ;                   ;         ;
; dipIn[8]               ;                   ;         ;
; dipIn[9]               ;                   ;         ;
; dipIn[10]              ;                   ;         ;
; dipIn[11]              ;                   ;         ;
; dipIn[12]              ;                   ;         ;
; dipIn[13]              ;                   ;         ;
; dipIn[14]              ;                   ;         ;
; dipIn[15]              ;                   ;         ;
; memNReset              ;                   ;         ;
; memCtl                 ;                   ;         ;
;      - ramWriteEnTmp~0 ; 1                 ; 6       ;
;      - ramWriteEnTmp~1 ; 1                 ; 6       ;
;      - ramAddr[1]~30   ; 1                 ; 6       ;
;      - ramAddr[2]~40   ; 1                 ; 6       ;
;      - ramAddr[3]~43   ; 1                 ; 6       ;
;      - ramAddr[4]~46   ; 1                 ; 6       ;
;      - ramAddr[5]~49   ; 1                 ; 6       ;
;      - ramAddr[6]~52   ; 1                 ; 6       ;
;      - ramAddr[7]~55   ; 1                 ; 6       ;
;      - ramAddr[8]~58   ; 1                 ; 6       ;
;      - ramAddr[9]~61   ; 1                 ; 6       ;
;      - ramAddr[10]~64  ; 1                 ; 6       ;
;      - ramAddr[11]~67  ; 1                 ; 6       ;
;      - ramAddr[12]~70  ; 1                 ; 6       ;
;      - ramAddr[13]~73  ; 1                 ; 6       ;
;      - ramAddr[14]~76  ; 1                 ; 6       ;
;      - ramAddr[15]~79  ; 1                 ; 6       ;
;      - ramWriteEn~0    ; 1                 ; 6       ;
;      - ramData[0]~5    ; 1                 ; 6       ;
;      - ramData[1]~8    ; 1                 ; 6       ;
;      - ramData[2]~11   ; 1                 ; 6       ;
;      - ramData[3]~14   ; 1                 ; 6       ;
;      - ramData[4]~17   ; 1                 ; 6       ;
;      - ramData[5]~20   ; 1                 ; 6       ;
;      - ramData[6]~23   ; 1                 ; 6       ;
;      - ramData[7]~26   ; 1                 ; 6       ;
;      - ramData[8]~29   ; 1                 ; 6       ;
;      - ramData[9]~32   ; 1                 ; 6       ;
;      - ramData[10]~35  ; 1                 ; 6       ;
;      - ramData[11]~38  ; 1                 ; 6       ;
;      - ramData[12]~41  ; 1                 ; 6       ;
;      - ramData[13]~44  ; 1                 ; 6       ;
;      - ramData[14]~47  ; 1                 ; 6       ;
;      - ramData[15]~50  ; 1                 ; 6       ;
;      - ramData[16]~53  ; 1                 ; 6       ;
;      - ramData[17]~56  ; 1                 ; 6       ;
;      - ramData[18]~59  ; 1                 ; 6       ;
;      - ramData[19]~62  ; 1                 ; 6       ;
;      - ramData[20]~65  ; 1                 ; 6       ;
;      - ramData[21]~68  ; 1                 ; 6       ;
;      - ramData[22]~71  ; 1                 ; 6       ;
;      - ramData[23]~74  ; 1                 ; 6       ;
;      - ramData[24]~77  ; 1                 ; 6       ;
;      - ramData[25]~80  ; 1                 ; 6       ;
;      - ramData[26]~83  ; 1                 ; 6       ;
;      - ramData[27]~86  ; 1                 ; 6       ;
;      - ramData[28]~89  ; 1                 ; 6       ;
;      - ramData[29]~92  ; 1                 ; 6       ;
;      - ramData[30]~95  ; 1                 ; 6       ;
;      - ramData[31]~98  ; 1                 ; 6       ;
;      - ramAddr[1]~80   ; 1                 ; 6       ;
; memWen                 ;                   ;         ;
;      - ramWriteEnTmp~1 ; 1                 ; 6       ;
;      - ramWriteEn~0    ; 1                 ; 6       ;
; memAddr[0]             ;                   ;         ;
;      - ramAddr[0]~32   ; 1                 ; 6       ;
; dumpAddr[0]            ;                   ;         ;
;      - ramAddr[0]~32   ; 1                 ; 6       ;
; memAddr[1]             ;                   ;         ;
;      - ramAddr[1]~34   ; 0                 ; 6       ;
; dumpAddr[1]            ;                   ;         ;
;      - ramAddr[1]~35   ; 0                 ; 6       ;
; memAddr[2]             ;                   ;         ;
;      - ramAddr[2]~40   ; 0                 ; 6       ;
; dumpAddr[2]            ;                   ;         ;
;      - ramAddr[2]~81   ; 0                 ; 6       ;
; memAddr[3]             ;                   ;         ;
;      - ramAddr[3]~43   ; 0                 ; 6       ;
; dumpAddr[3]            ;                   ;         ;
;      - ramAddr[3]~82   ; 1                 ; 6       ;
; memAddr[4]             ;                   ;         ;
;      - ramAddr[4]~46   ; 0                 ; 6       ;
; dumpAddr[4]            ;                   ;         ;
;      - ramAddr[4]~83   ; 1                 ; 6       ;
; memAddr[5]             ;                   ;         ;
;      - ramAddr[5]~49   ; 1                 ; 6       ;
; dumpAddr[5]            ;                   ;         ;
;      - ramAddr[5]~84   ; 1                 ; 6       ;
; memAddr[6]             ;                   ;         ;
;      - ramAddr[6]~52   ; 1                 ; 6       ;
; dumpAddr[6]            ;                   ;         ;
;      - ramAddr[6]~85   ; 0                 ; 6       ;
; memAddr[7]             ;                   ;         ;
;      - ramAddr[7]~55   ; 1                 ; 6       ;
; dumpAddr[7]            ;                   ;         ;
;      - ramAddr[7]~86   ; 0                 ; 6       ;
; memAddr[8]             ;                   ;         ;
;      - ramAddr[8]~58   ; 1                 ; 6       ;
; dumpAddr[8]            ;                   ;         ;
;      - ramAddr[8]~87   ; 0                 ; 6       ;
; memAddr[9]             ;                   ;         ;
;      - ramAddr[9]~61   ; 0                 ; 6       ;
; dumpAddr[9]            ;                   ;         ;
;      - ramAddr[9]~88   ; 0                 ; 6       ;
; memAddr[10]            ;                   ;         ;
;      - ramAddr[10]~64  ; 1                 ; 6       ;
; dumpAddr[10]           ;                   ;         ;
;      - ramAddr[10]~89  ; 0                 ; 6       ;
; memAddr[11]            ;                   ;         ;
;      - ramAddr[11]~67  ; 1                 ; 6       ;
; dumpAddr[11]           ;                   ;         ;
;      - ramAddr[11]~90  ; 0                 ; 6       ;
; memAddr[12]            ;                   ;         ;
;      - ramAddr[12]~70  ; 0                 ; 6       ;
; dumpAddr[12]           ;                   ;         ;
;      - ramAddr[12]~91  ; 0                 ; 6       ;
; memAddr[13]            ;                   ;         ;
;      - ramAddr[13]~73  ; 0                 ; 6       ;
; dumpAddr[13]           ;                   ;         ;
;      - ramAddr[13]~92  ; 0                 ; 6       ;
; memAddr[14]            ;                   ;         ;
;      - ramAddr[14]~76  ; 0                 ; 6       ;
; dumpAddr[14]           ;                   ;         ;
;      - ramAddr[14]~93  ; 1                 ; 6       ;
; memAddr[15]            ;                   ;         ;
;      - ramAddr[15]~79  ; 1                 ; 6       ;
; dumpAddr[15]           ;                   ;         ;
;      - ramAddr[15]~94  ; 0                 ; 6       ;
; cpuClk                 ;                   ;         ;
; nReset                 ;                   ;         ;
; ramClk                 ;                   ;         ;
; memData[0]             ;                   ;         ;
;      - ramData[0]~5    ; 0                 ; 6       ;
; memData[1]             ;                   ;         ;
;      - ramData[1]~8    ; 1                 ; 6       ;
; memData[2]             ;                   ;         ;
;      - ramData[2]~11   ; 0                 ; 6       ;
; memData[3]             ;                   ;         ;
;      - ramData[3]~14   ; 0                 ; 6       ;
; memData[4]             ;                   ;         ;
;      - ramData[4]~17   ; 0                 ; 6       ;
; memData[5]             ;                   ;         ;
;      - ramData[5]~20   ; 0                 ; 6       ;
; memData[6]             ;                   ;         ;
;      - ramData[6]~23   ; 1                 ; 6       ;
; memData[7]             ;                   ;         ;
;      - ramData[7]~26   ; 1                 ; 6       ;
; memData[8]             ;                   ;         ;
;      - ramData[8]~29   ; 0                 ; 6       ;
; memData[9]             ;                   ;         ;
;      - ramData[9]~32   ; 0                 ; 6       ;
; memData[10]            ;                   ;         ;
;      - ramData[10]~35  ; 0                 ; 6       ;
; memData[11]            ;                   ;         ;
;      - ramData[11]~38  ; 0                 ; 6       ;
; memData[12]            ;                   ;         ;
;      - ramData[12]~41  ; 0                 ; 6       ;
; memData[13]            ;                   ;         ;
;      - ramData[13]~44  ; 1                 ; 6       ;
; memData[14]            ;                   ;         ;
;      - ramData[14]~47  ; 0                 ; 6       ;
; memData[15]            ;                   ;         ;
;      - ramData[15]~50  ; 0                 ; 6       ;
; memData[16]            ;                   ;         ;
;      - ramData[16]~53  ; 1                 ; 6       ;
; memData[17]            ;                   ;         ;
;      - ramData[17]~56  ; 1                 ; 6       ;
; memData[18]            ;                   ;         ;
;      - ramData[18]~59  ; 1                 ; 6       ;
; memData[19]            ;                   ;         ;
;      - ramData[19]~62  ; 0                 ; 6       ;
; memData[20]            ;                   ;         ;
;      - ramData[20]~65  ; 0                 ; 6       ;
; memData[21]            ;                   ;         ;
;      - ramData[21]~68  ; 1                 ; 6       ;
; memData[22]            ;                   ;         ;
;      - ramData[22]~71  ; 0                 ; 6       ;
; memData[23]            ;                   ;         ;
;      - ramData[23]~74  ; 0                 ; 6       ;
; memData[24]            ;                   ;         ;
;      - ramData[24]~77  ; 0                 ; 6       ;
; memData[25]            ;                   ;         ;
;      - ramData[25]~80  ; 0                 ; 6       ;
; memData[26]            ;                   ;         ;
;      - ramData[26]~83  ; 1                 ; 6       ;
; memData[27]            ;                   ;         ;
;      - ramData[27]~86  ; 0                 ; 6       ;
; memData[28]            ;                   ;         ;
;      - ramData[28]~89  ; 0                 ; 6       ;
; memData[29]            ;                   ;         ;
;      - ramData[29]~92  ; 1                 ; 6       ;
; memData[30]            ;                   ;         ;
;      - ramData[30]~95  ; 1                 ; 6       ;
; memData[31]            ;                   ;         ;
;      - ramData[31]~98  ; 1                 ; 6       ;
+------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                       ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|decode_1oa:decode4|eq_node[0]                                       ; LCCOMB_X31_Y11_N30 ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|decode_1oa:decode4|eq_node[1]~0                                     ; LCCOMB_X31_Y11_N0  ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|decode_1oa:decode5|eq_node[0]~0                                     ; LCCOMB_X23_Y13_N2  ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|decode_1oa:decode5|eq_node[1]~1                                     ; LCCOMB_X22_Y13_N26 ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                              ; LCCOMB_X22_Y13_N10 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                           ; LCCOMB_X21_Y11_N18 ; 4       ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; LCCOMB_X20_Y12_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                           ; LCCOMB_X22_Y13_N24 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                           ; LCCOMB_X19_Y13_N0  ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]                                                  ; LCFF_X19_Y13_N29   ; 69      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]~32                                                ; LCCOMB_X22_Y13_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~4       ; LCCOMB_X23_Y13_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~14 ; LCCOMB_X23_Y13_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~19 ; LCCOMB_X21_Y13_N6  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                               ; JTAG_X1_Y19_N0     ; 195     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                               ; JTAG_X1_Y19_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cpuClk                                                                                                                                                                                     ; PIN_P2             ; 9627    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; mycpu:theCPU|coco:U_5|dready1~0                                                                                                                                                            ; LCCOMB_X32_Y21_N10 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|ctrl:U_55|RegJump~1                                                                                                                                                           ; LCCOMB_X22_Y6_N10  ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|ctrl:U_7|RegJump~1                                                                                                                                                            ; LCCOMB_X58_Y9_N26  ; 132     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dout                                                                                                                                                                          ; LCCOMB_X54_Y8_N6   ; 32      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dout10~1                                                                                                                                                                      ; LCCOMB_X23_Y9_N24  ; 32      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set0~1189                                                                                                                                            ; LCCOMB_X44_Y23_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set0~1190                                                                                                                                            ; LCCOMB_X46_Y24_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set0~1191                                                                                                                                            ; LCCOMB_X41_Y23_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set0~1192                                                                                                                                            ; LCCOMB_X55_Y22_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set0~1193                                                                                                                                            ; LCCOMB_X55_Y23_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set0~1194                                                                                                                                            ; LCCOMB_X46_Y24_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set0~1195                                                                                                                                            ; LCCOMB_X44_Y23_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set0~1196                                                                                                                                            ; LCCOMB_X55_Y23_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set0~1197                                                                                                                                            ; LCCOMB_X54_Y25_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set0~1198                                                                                                                                            ; LCCOMB_X44_Y23_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set0~1199                                                                                                                                            ; LCCOMB_X46_Y24_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set0~1200                                                                                                                                            ; LCCOMB_X46_Y24_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set0~1201                                                                                                                                            ; LCCOMB_X55_Y23_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set0~1202                                                                                                                                            ; LCCOMB_X44_Y23_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set0~1203                                                                                                                                            ; LCCOMB_X41_Y23_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set0~1204                                                                                                                                            ; LCCOMB_X54_Y25_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set1~1189                                                                                                                                            ; LCCOMB_X46_Y24_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set1~1190                                                                                                                                            ; LCCOMB_X55_Y22_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set1~1191                                                                                                                                            ; LCCOMB_X54_Y25_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set1~1192                                                                                                                                            ; LCCOMB_X44_Y23_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set1~1193                                                                                                                                            ; LCCOMB_X46_Y24_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set1~1194                                                                                                                                            ; LCCOMB_X44_Y23_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set1~1195                                                                                                                                            ; LCCOMB_X44_Y23_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set1~1196                                                                                                                                            ; LCCOMB_X46_Y24_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set1~1197                                                                                                                                            ; LCCOMB_X44_Y23_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set1~1198                                                                                                                                            ; LCCOMB_X41_Y23_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set1~1199                                                                                                                                            ; LCCOMB_X48_Y24_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set1~1200                                                                                                                                            ; LCCOMB_X41_Y23_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set1~1201                                                                                                                                            ; LCCOMB_X55_Y22_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set1~1202                                                                                                                                            ; LCCOMB_X46_Y24_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set1~1203                                                                                                                                            ; LCCOMB_X46_Y24_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|set1~1204                                                                                                                                            ; LCCOMB_X54_Y25_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|tags[0][24]~10                                                                                                                                       ; LCCOMB_X41_Y22_N22 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|tags[10][24]~1                                                                                                                                       ; LCCOMB_X42_Y24_N6  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|tags[11][24]~13                                                                                                                                      ; LCCOMB_X42_Y24_N8  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|tags[12][24]~11                                                                                                                                      ; LCCOMB_X41_Y23_N22 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|tags[13][24]~7                                                                                                                                       ; LCCOMB_X44_Y23_N2  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|tags[14][24]~3                                                                                                                                       ; LCCOMB_X42_Y24_N24 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|tags[15][24]~15                                                                                                                                      ; LCCOMB_X54_Y25_N6  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|tags[1][24]~6                                                                                                                                        ; LCCOMB_X54_Y25_N0  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|tags[2][24]~2                                                                                                                                        ; LCCOMB_X44_Y23_N4  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|tags[3][24]~14                                                                                                                                       ; LCCOMB_X42_Y24_N10 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|tags[4][24]~9                                                                                                                                        ; LCCOMB_X41_Y23_N12 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|tags[5][24]~5                                                                                                                                        ; LCCOMB_X42_Y24_N20 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|tags[6][24]~0                                                                                                                                        ; LCCOMB_X44_Y23_N26 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|tags[7][24]~12                                                                                                                                       ; LCCOMB_X42_Y24_N26 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|tags[8][24]~8                                                                                                                                        ; LCCOMB_X41_Y22_N24 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_1|tags[9][24]~4                                                                                                                                        ; LCCOMB_X42_Y24_N2  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set0~1189                                                                                                                                            ; LCCOMB_X48_Y24_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set0~1190                                                                                                                                            ; LCCOMB_X48_Y24_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set0~1191                                                                                                                                            ; LCCOMB_X46_Y22_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set0~1192                                                                                                                                            ; LCCOMB_X44_Y24_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set0~1193                                                                                                                                            ; LCCOMB_X46_Y22_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set0~1194                                                                                                                                            ; LCCOMB_X48_Y24_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set0~1195                                                                                                                                            ; LCCOMB_X46_Y22_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set0~1196                                                                                                                                            ; LCCOMB_X46_Y22_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set0~1197                                                                                                                                            ; LCCOMB_X48_Y24_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set0~1198                                                                                                                                            ; LCCOMB_X48_Y24_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set0~1199                                                                                                                                            ; LCCOMB_X48_Y24_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set0~1200                                                                                                                                            ; LCCOMB_X46_Y22_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set0~1201                                                                                                                                            ; LCCOMB_X46_Y22_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set0~1202                                                                                                                                            ; LCCOMB_X48_Y24_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set0~1203                                                                                                                                            ; LCCOMB_X46_Y22_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set0~1204                                                                                                                                            ; LCCOMB_X46_Y22_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set1~1189                                                                                                                                            ; LCCOMB_X48_Y24_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set1~1190                                                                                                                                            ; LCCOMB_X48_Y24_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set1~1191                                                                                                                                            ; LCCOMB_X48_Y24_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set1~1192                                                                                                                                            ; LCCOMB_X48_Y24_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set1~1193                                                                                                                                            ; LCCOMB_X48_Y24_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set1~1194                                                                                                                                            ; LCCOMB_X46_Y22_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set1~1195                                                                                                                                            ; LCCOMB_X48_Y24_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set1~1196                                                                                                                                            ; LCCOMB_X44_Y24_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set1~1197                                                                                                                                            ; LCCOMB_X46_Y22_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set1~1198                                                                                                                                            ; LCCOMB_X46_Y22_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set1~1199                                                                                                                                            ; LCCOMB_X48_Y24_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set1~1200                                                                                                                                            ; LCCOMB_X46_Y22_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set1~1201                                                                                                                                            ; LCCOMB_X44_Y24_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set1~1202                                                                                                                                            ; LCCOMB_X46_Y22_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set1~1203                                                                                                                                            ; LCCOMB_X46_Y22_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|set1~1204                                                                                                                                            ; LCCOMB_X46_Y22_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|tags[0][24]~10                                                                                                                                       ; LCCOMB_X46_Y24_N0  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|tags[10][24]~5                                                                                                                                       ; LCCOMB_X46_Y24_N14 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|tags[11][24]~7                                                                                                                                       ; LCCOMB_X44_Y24_N8  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|tags[12][24]~14                                                                                                                                      ; LCCOMB_X46_Y25_N24 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|tags[13][24]~12                                                                                                                                      ; LCCOMB_X44_Y24_N0  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|tags[14][24]~13                                                                                                                                      ; LCCOMB_X46_Y25_N22 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|tags[15][24]~15                                                                                                                                      ; LCCOMB_X46_Y25_N14 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|tags[1][24]~9                                                                                                                                        ; LCCOMB_X46_Y25_N2  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|tags[2][24]~8                                                                                                                                        ; LCCOMB_X44_Y24_N22 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|tags[3][24]~11                                                                                                                                       ; LCCOMB_X46_Y25_N12 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|tags[4][24]~2                                                                                                                                        ; LCCOMB_X46_Y25_N10 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|tags[5][24]~1                                                                                                                                        ; LCCOMB_X46_Y24_N28 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|tags[6][24]~0                                                                                                                                        ; LCCOMB_X44_Y24_N26 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|tags[7][24]~3                                                                                                                                        ; LCCOMB_X44_Y24_N20 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|tags[8][24]~6                                                                                                                                        ; LCCOMB_X46_Y25_N28 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_array:U_3|tags[9][24]~4                                                                                                                                        ; LCCOMB_X44_Y24_N2  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_44|dram_ctrl:U_0|dump_inc~1                                                                                                                                            ; LCCOMB_X41_Y24_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~869                                                                                                                                             ; LCCOMB_X18_Y21_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~870                                                                                                                                             ; LCCOMB_X18_Y25_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~871                                                                                                                                             ; LCCOMB_X19_Y25_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~872                                                                                                                                             ; LCCOMB_X19_Y25_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~873                                                                                                                                             ; LCCOMB_X17_Y22_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~874                                                                                                                                             ; LCCOMB_X17_Y25_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~875                                                                                                                                             ; LCCOMB_X18_Y25_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~876                                                                                                                                             ; LCCOMB_X18_Y24_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~877                                                                                                                                             ; LCCOMB_X18_Y22_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~878                                                                                                                                             ; LCCOMB_X17_Y22_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~879                                                                                                                                             ; LCCOMB_X18_Y22_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~880                                                                                                                                             ; LCCOMB_X18_Y21_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~881                                                                                                                                             ; LCCOMB_X17_Y25_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~882                                                                                                                                             ; LCCOMB_X18_Y24_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~883                                                                                                                                             ; LCCOMB_X18_Y25_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~884                                                                                                                                             ; LCCOMB_X18_Y24_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~869                                                                                                                                             ; LCCOMB_X17_Y22_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~870                                                                                                                                             ; LCCOMB_X17_Y22_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~871                                                                                                                                             ; LCCOMB_X18_Y22_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~872                                                                                                                                             ; LCCOMB_X18_Y24_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~873                                                                                                                                             ; LCCOMB_X17_Y25_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~874                                                                                                                                             ; LCCOMB_X18_Y21_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~875                                                                                                                                             ; LCCOMB_X17_Y22_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~876                                                                                                                                             ; LCCOMB_X17_Y25_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~877                                                                                                                                             ; LCCOMB_X18_Y25_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~878                                                                                                                                             ; LCCOMB_X19_Y25_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~879                                                                                                                                             ; LCCOMB_X18_Y22_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~880                                                                                                                                             ; LCCOMB_X18_Y25_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~881                                                                                                                                             ; LCCOMB_X19_Y25_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~882                                                                                                                                             ; LCCOMB_X18_Y24_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~883                                                                                                                                             ; LCCOMB_X18_Y21_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~884                                                                                                                                             ; LCCOMB_X18_Y24_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[0][24]~10                                                                                                                                       ; LCCOMB_X18_Y22_N22 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[10][24]~1                                                                                                                                       ; LCCOMB_X17_Y25_N26 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[11][24]~13                                                                                                                                      ; LCCOMB_X18_Y24_N30 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[12][24]~11                                                                                                                                      ; LCCOMB_X18_Y25_N0  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[13][24]~7                                                                                                                                       ; LCCOMB_X18_Y24_N0  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[14][24]~3                                                                                                                                       ; LCCOMB_X17_Y25_N0  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[15][24]~15                                                                                                                                      ; LCCOMB_X18_Y24_N28 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[1][24]~6                                                                                                                                        ; LCCOMB_X18_Y22_N4  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[2][24]~2                                                                                                                                        ; LCCOMB_X17_Y22_N30 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[3][24]~14                                                                                                                                       ; LCCOMB_X18_Y21_N30 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[4][24]~9                                                                                                                                        ; LCCOMB_X19_Y25_N0  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[5][24]~5                                                                                                                                        ; LCCOMB_X18_Y25_N28 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[6][24]~0                                                                                                                                        ; LCCOMB_X18_Y21_N4  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[7][24]~12                                                                                                                                       ; LCCOMB_X19_Y25_N26 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[8][24]~8                                                                                                                                        ; LCCOMB_X18_Y25_N22 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[9][24]~4                                                                                                                                        ; LCCOMB_X17_Y22_N4  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~869                                                                                                                                             ; LCCOMB_X18_Y18_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~870                                                                                                                                             ; LCCOMB_X17_Y22_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~871                                                                                                                                             ; LCCOMB_X18_Y18_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~872                                                                                                                                             ; LCCOMB_X18_Y24_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~873                                                                                                                                             ; LCCOMB_X17_Y22_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~874                                                                                                                                             ; LCCOMB_X18_Y21_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~875                                                                                                                                             ; LCCOMB_X19_Y25_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~876                                                                                                                                             ; LCCOMB_X19_Y25_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~877                                                                                                                                             ; LCCOMB_X18_Y18_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~878                                                                                                                                             ; LCCOMB_X18_Y22_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~879                                                                                                                                             ; LCCOMB_X18_Y22_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~880                                                                                                                                             ; LCCOMB_X18_Y21_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~881                                                                                                                                             ; LCCOMB_X18_Y18_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~882                                                                                                                                             ; LCCOMB_X17_Y25_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~883                                                                                                                                             ; LCCOMB_X18_Y21_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~884                                                                                                                                             ; LCCOMB_X18_Y24_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~869                                                                                                                                             ; LCCOMB_X18_Y21_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~870                                                                                                                                             ; LCCOMB_X18_Y18_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~871                                                                                                                                             ; LCCOMB_X18_Y18_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~872                                                                                                                                             ; LCCOMB_X17_Y25_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~873                                                                                                                                             ; LCCOMB_X17_Y22_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~874                                                                                                                                             ; LCCOMB_X17_Y22_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~875                                                                                                                                             ; LCCOMB_X18_Y22_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~876                                                                                                                                             ; LCCOMB_X18_Y18_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~877                                                                                                                                             ; LCCOMB_X19_Y25_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~878                                                                                                                                             ; LCCOMB_X18_Y18_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~879                                                                                                                                             ; LCCOMB_X18_Y22_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~880                                                                                                                                             ; LCCOMB_X18_Y21_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~881                                                                                                                                             ; LCCOMB_X18_Y24_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~882                                                                                                                                             ; LCCOMB_X19_Y25_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~883                                                                                                                                             ; LCCOMB_X18_Y21_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~884                                                                                                                                             ; LCCOMB_X18_Y24_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[0][24]~10                                                                                                                                       ; LCCOMB_X18_Y22_N26 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[10][24]~5                                                                                                                                       ; LCCOMB_X18_Y18_N14 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[11][24]~7                                                                                                                                       ; LCCOMB_X18_Y24_N10 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[12][24]~14                                                                                                                                      ; LCCOMB_X18_Y21_N20 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[13][24]~12                                                                                                                                      ; LCCOMB_X18_Y24_N20 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[14][24]~13                                                                                                                                      ; LCCOMB_X17_Y25_N18 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[15][24]~15                                                                                                                                      ; LCCOMB_X18_Y24_N2  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[1][24]~9                                                                                                                                        ; LCCOMB_X18_Y22_N12 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[2][24]~8                                                                                                                                        ; LCCOMB_X18_Y18_N10 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[3][24]~11                                                                                                                                       ; LCCOMB_X18_Y21_N22 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[4][24]~2                                                                                                                                        ; LCCOMB_X19_Y25_N4  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[5][24]~1                                                                                                                                        ; LCCOMB_X17_Y22_N22 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[6][24]~0                                                                                                                                        ; LCCOMB_X18_Y21_N8  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[7][24]~3                                                                                                                                        ; LCCOMB_X19_Y25_N2  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[8][24]~6                                                                                                                                        ; LCCOMB_X18_Y18_N20 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[9][24]~4                                                                                                                                        ; LCCOMB_X17_Y22_N16 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_inc~1                                                                                                                                            ; LCCOMB_X18_Y20_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|fwdUnit:U_12|loadDep1~5                                                                                                                                                       ; LCCOMB_X51_Y7_N16  ; 86      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|fwdUnit:U_67|loadDep1~4                                                                                                                                                       ; LCCOMB_X17_Y13_N12 ; 136     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|Decoder0~1                                                                                                                                        ; LCCOMB_X62_Y3_N2   ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|Decoder0~10                                                                                                                                       ; LCCOMB_X57_Y3_N22  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|Decoder0~11                                                                                                                                       ; LCCOMB_X56_Y3_N22  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|Decoder0~13                                                                                                                                       ; LCCOMB_X59_Y8_N6   ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|Decoder0~15                                                                                                                                       ; LCCOMB_X59_Y8_N10  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|Decoder0~16                                                                                                                                       ; LCCOMB_X59_Y8_N16  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|Decoder0~17                                                                                                                                       ; LCCOMB_X59_Y8_N22  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|Decoder0~19                                                                                                                                       ; LCCOMB_X59_Y8_N26  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|Decoder0~21                                                                                                                                       ; LCCOMB_X59_Y8_N2   ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|Decoder0~22                                                                                                                                       ; LCCOMB_X59_Y8_N12  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|Decoder0~23                                                                                                                                       ; LCCOMB_X59_Y8_N30  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|Decoder0~3                                                                                                                                        ; LCCOMB_X60_Y8_N24  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|Decoder0~4                                                                                                                                        ; LCCOMB_X62_Y3_N0   ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|Decoder0~5                                                                                                                                        ; LCCOMB_X60_Y8_N10  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|Decoder0~7                                                                                                                                        ; LCCOMB_X56_Y3_N18  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|Decoder0~9                                                                                                                                        ; LCCOMB_X57_Y3_N0   ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set~138                                                                                                                                           ; LCCOMB_X55_Y4_N26  ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set~140                                                                                                                                           ; LCCOMB_X56_Y3_N26  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|Decoder0~1                                                                                                                                        ; LCCOMB_X29_Y6_N4   ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|Decoder0~10                                                                                                                                       ; LCCOMB_X30_Y10_N20 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|Decoder0~11                                                                                                                                       ; LCCOMB_X30_Y10_N18 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|Decoder0~13                                                                                                                                       ; LCCOMB_X30_Y10_N10 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|Decoder0~15                                                                                                                                       ; LCCOMB_X33_Y5_N24  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|Decoder0~16                                                                                                                                       ; LCCOMB_X30_Y10_N16 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|Decoder0~17                                                                                                                                       ; LCCOMB_X33_Y5_N18  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|Decoder0~19                                                                                                                                       ; LCCOMB_X30_Y7_N20  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|Decoder0~21                                                                                                                                       ; LCCOMB_X28_Y7_N18  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|Decoder0~22                                                                                                                                       ; LCCOMB_X28_Y7_N0   ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|Decoder0~23                                                                                                                                       ; LCCOMB_X30_Y7_N14  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|Decoder0~3                                                                                                                                        ; LCCOMB_X28_Y9_N16  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|Decoder0~4                                                                                                                                        ; LCCOMB_X29_Y6_N10  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|Decoder0~5                                                                                                                                        ; LCCOMB_X28_Y9_N6   ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|Decoder0~7                                                                                                                                        ; LCCOMB_X30_Y10_N22 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|Decoder0~9                                                                                                                                        ; LCCOMB_X30_Y10_N26 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set~138                                                                                                                                           ; LCCOMB_X27_Y6_N28  ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set~140                                                                                                                                           ; LCCOMB_X30_Y10_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|pc:U_1|Q[0]~170                                                                                                                                                               ; LCCOMB_X47_Y8_N26  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|pc:U_45|Q[0]~110                                                                                                                                                              ; LCCOMB_X18_Y7_N24  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|reg_EX_MEM:U_17|r_ll                                                                                                                                                          ; LCFF_X41_Y13_N13   ; 33      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|reg_EX_MEM:U_17|r_result[6]~0                                                                                                                                                 ; LCCOMB_X57_Y6_N18  ; 74      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|reg_EX_MEM:U_80|r_ll                                                                                                                                                          ; LCFF_X24_Y12_N15   ; 33      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]~0                                                                                                                                                 ; LCCOMB_X29_Y11_N8  ; 74      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|reg_ID_EX:U_69|r_AluOp[2]~0                                                                                                                                                   ; LCCOMB_X18_Y7_N10  ; 131     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|reg_ID_EX:U_6|r_AluOp[2]~0                                                                                                                                                    ; LCCOMB_X57_Y6_N10  ; 131     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|reg_IF_ID:U_0|r_ins[0]~0                                                                                                                                                      ; LCCOMB_X53_Y6_N22  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|reg_IF_ID:U_50|r_ins[0]~0                                                                                                                                                     ; LCCOMB_X18_Y7_N22  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|reg_MEM_WB:U_18|r_Q[2]~0                                                                                                                                                      ; LCCOMB_X57_Y6_N8   ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|reg_MEM_WB:U_82|r_Q[2]~0                                                                                                                                                      ; LCCOMB_X18_Y16_N20 ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~1                                                                                                                                                     ; LCCOMB_X50_Y3_N2   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~10                                                                                                                                                    ; LCCOMB_X49_Y5_N22  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~11                                                                                                                                                    ; LCCOMB_X47_Y3_N26  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~13                                                                                                                                                    ; LCCOMB_X49_Y5_N16  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~14                                                                                                                                                    ; LCCOMB_X47_Y3_N16  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~15                                                                                                                                                    ; LCCOMB_X49_Y5_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~16                                                                                                                                                    ; LCCOMB_X47_Y3_N2   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~17                                                                                                                                                    ; LCCOMB_X47_Y3_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~18                                                                                                                                                    ; LCCOMB_X49_Y5_N20  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~19                                                                                                                                                    ; LCCOMB_X49_Y5_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~20                                                                                                                                                    ; LCCOMB_X47_Y3_N10  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~21                                                                                                                                                    ; LCCOMB_X49_Y5_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~22                                                                                                                                                    ; LCCOMB_X47_Y3_N28  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~23                                                                                                                                                    ; LCCOMB_X49_Y5_N14  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~24                                                                                                                                                    ; LCCOMB_X47_Y3_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~25                                                                                                                                                    ; LCCOMB_X50_Y3_N4   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~26                                                                                                                                                    ; LCCOMB_X49_Y5_N4   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~27                                                                                                                                                    ; LCCOMB_X49_Y5_N10  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~29                                                                                                                                                    ; LCCOMB_X47_Y3_N8   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~3                                                                                                                                                     ; LCCOMB_X49_Y5_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~30                                                                                                                                                    ; LCCOMB_X47_Y3_N22  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~31                                                                                                                                                    ; LCCOMB_X47_Y3_N4   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~32                                                                                                                                                    ; LCCOMB_X47_Y3_N14  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~34                                                                                                                                                    ; LCCOMB_X47_Y3_N20  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~35                                                                                                                                                    ; LCCOMB_X48_Y3_N28  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~36                                                                                                                                                    ; LCCOMB_X47_Y3_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~37                                                                                                                                                    ; LCCOMB_X47_Y3_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~4                                                                                                                                                     ; LCCOMB_X50_Y3_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~5                                                                                                                                                     ; LCCOMB_X49_Y5_N2   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~7                                                                                                                                                     ; LCCOMB_X47_Y3_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_11|Mux15~9                                                                                                                                                     ; LCCOMB_X49_Y5_N8   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~1                                                                                                                                                     ; LCCOMB_X10_Y4_N26  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~10                                                                                                                                                    ; LCCOMB_X16_Y6_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~11                                                                                                                                                    ; LCCOMB_X9_Y4_N0    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~13                                                                                                                                                    ; LCCOMB_X16_Y6_N20  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~14                                                                                                                                                    ; LCCOMB_X9_Y4_N14   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~15                                                                                                                                                    ; LCCOMB_X16_Y6_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~16                                                                                                                                                    ; LCCOMB_X9_Y4_N16   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~17                                                                                                                                                    ; LCCOMB_X9_Y4_N10   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~18                                                                                                                                                    ; LCCOMB_X16_Y6_N8   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~19                                                                                                                                                    ; LCCOMB_X16_Y6_N14  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~20                                                                                                                                                    ; LCCOMB_X9_Y4_N12   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~21                                                                                                                                                    ; LCCOMB_X16_Y6_N16  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~22                                                                                                                                                    ; LCCOMB_X9_Y4_N6    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~23                                                                                                                                                    ; LCCOMB_X16_Y6_N2   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~24                                                                                                                                                    ; LCCOMB_X9_Y4_N20   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~25                                                                                                                                                    ; LCCOMB_X10_Y4_N22  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~26                                                                                                                                                    ; LCCOMB_X10_Y4_N20  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~27                                                                                                                                                    ; LCCOMB_X10_Y4_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~29                                                                                                                                                    ; LCCOMB_X9_Y4_N22   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~3                                                                                                                                                     ; LCCOMB_X10_Y4_N28  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~30                                                                                                                                                    ; LCCOMB_X9_Y4_N24   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~31                                                                                                                                                    ; LCCOMB_X9_Y4_N2    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~32                                                                                                                                                    ; LCCOMB_X9_Y4_N4    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~34                                                                                                                                                    ; LCCOMB_X9_Y4_N28   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~35                                                                                                                                                    ; LCCOMB_X9_Y4_N18   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~36                                                                                                                                                    ; LCCOMB_X9_Y4_N8    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~37                                                                                                                                                    ; LCCOMB_X9_Y4_N30   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~4                                                                                                                                                     ; LCCOMB_X10_Y4_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~5                                                                                                                                                     ; LCCOMB_X10_Y4_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~7                                                                                                                                                     ; LCCOMB_X9_Y4_N26   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mycpu:theCPU|registerFile:U_63|Mux15~9                                                                                                                                                     ; LCCOMB_X16_Y6_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nReset                                                                                                                                                                                     ; PIN_N2             ; 3791    ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; ramAddr[14]~93                                                                                                                                                                             ; LCCOMB_X41_Y14_N22 ; 68      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ramClk                                                                                                                                                                                     ; PIN_P1             ; 65      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                   ; LCFF_X25_Y12_N21   ; 21      ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                             ; LCFF_X19_Y12_N17   ; 13      ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                             ; LCFF_X19_Y12_N17   ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                           ; LCCOMB_X19_Y12_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][3]                                                                                                                                                             ; LCFF_X19_Y12_N23   ; 6       ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~2                                                                                                                                                             ; LCCOMB_X21_Y12_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                               ; LCFF_X22_Y12_N13   ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|reset_ena_reg                                                                                                                                                             ; LCFF_X23_Y12_N9    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                    ; LCCOMB_X19_Y12_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                     ; LCCOMB_X22_Y12_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~14                                                                                                                                ; LCCOMB_X22_Y12_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~19                                                                                                                                ; LCCOMB_X18_Y13_N30 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                        ; LCFF_X23_Y12_N7    ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                       ; LCFF_X23_Y12_N15   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                        ; LCFF_X22_Y12_N29   ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                        ; LCFF_X23_Y12_N11   ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                 ; LCCOMB_X23_Y12_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                       ; LCFF_X19_Y14_N17   ; 22      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                             ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0 ; LCCOMB_X21_Y11_N18 ; 4       ; Global Clock         ; GCLK15           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                     ; JTAG_X1_Y19_N0     ; 195     ; Global Clock         ; GCLK0            ; --                        ;
; cpuClk                                                                                                                           ; PIN_P2             ; 9627    ; Global Clock         ; GCLK3            ; --                        ;
; nReset                                                                                                                           ; PIN_N2             ; 3791    ; Global Clock         ; GCLK2            ; --                        ;
; ramClk                                                                                                                           ; PIN_P1             ; 65      ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                         ; LCFF_X25_Y12_N21   ; 21      ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                   ; LCFF_X19_Y12_N17   ; 13      ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:auto_hub|irf_reg[1][3]                                                                                                   ; LCFF_X19_Y12_N23   ; 6       ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                              ; LCFF_X23_Y12_N7    ; 12      ; Global Clock         ; GCLK9            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------+
; Non-Global High Fan-Out Signals                               ;
+-----------------------------------------------------+---------+
; Name                                                ; Fan-Out ;
+-----------------------------------------------------+---------+
; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|index[1]~3     ; 1375    ;
; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|index[3]~1     ; 1375    ;
; mycpu:theCPU|dram:U_44|dram_ctrl:U_0|index[1]~3     ; 1375    ;
; mycpu:theCPU|dram:U_44|dram_ctrl:U_0|index[3]~1     ; 1375    ;
; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|index[0]~2     ; 1374    ;
; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|index[2]~0     ; 1374    ;
; mycpu:theCPU|dram:U_44|dram_ctrl:U_0|index[0]~2     ; 1374    ;
; mycpu:theCPU|dram:U_44|dram_ctrl:U_0|index[2]~0     ; 1374    ;
; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]            ; 215     ;
; mycpu:theCPU|reg_EX_MEM:U_17|r_result[5]            ; 215     ;
; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]            ; 214     ;
; mycpu:theCPU|reg_EX_MEM:U_17|r_result[6]            ; 214     ;
; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]            ; 210     ;
; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]            ; 210     ;
; mycpu:theCPU|reg_EX_MEM:U_17|r_result[4]            ; 210     ;
; mycpu:theCPU|reg_EX_MEM:U_17|r_result[3]            ; 210     ;
; mycpu:theCPU|reg_IF_ID:U_0|r_ins[18]                ; 201     ;
; mycpu:theCPU|reg_IF_ID:U_0|r_ins[19]                ; 201     ;
; mycpu:theCPU|reg_IF_ID:U_0|r_ins[17]                ; 200     ;
; mycpu:theCPU|reg_IF_ID:U_0|r_ins[20]                ; 200     ;
; mycpu:theCPU|reg_IF_ID:U_50|r_ins[18]               ; 200     ;
; mycpu:theCPU|reg_IF_ID:U_50|r_ins[17]               ; 200     ;
; mycpu:theCPU|reg_IF_ID:U_50|r_ins[19]               ; 200     ;
; mycpu:theCPU|reg_IF_ID:U_50|r_ins[23]               ; 200     ;
; mycpu:theCPU|reg_IF_ID:U_50|r_ins[22]               ; 200     ;
; mycpu:theCPU|reg_IF_ID:U_50|r_ins[24]               ; 200     ;
; mycpu:theCPU|reg_IF_ID:U_0|r_ins[23]                ; 199     ;
; mycpu:theCPU|reg_IF_ID:U_0|r_ins[22]                ; 199     ;
; mycpu:theCPU|reg_IF_ID:U_0|r_ins[24]                ; 199     ;
; mycpu:theCPU|reg_IF_ID:U_50|r_ins[20]               ; 199     ;
; mycpu:theCPU|reg_IF_ID:U_0|r_ins[25]                ; 198     ;
; mycpu:theCPU|reg_IF_ID:U_50|r_ins[25]               ; 198     ;
; nReset                                              ; 196     ;
; mycpu:theCPU|dram:U_44|dram_ctrl:U_0|mem_addr[2]~77 ; 161     ;
; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|mem_addr[2]~73 ; 161     ;
; mycpu:theCPU|fwdUnit:U_67|loadDep1~4                ; 136     ;
; mycpu:theCPU|ctrl:U_7|RegJump~1                     ; 132     ;
; mycpu:theCPU|reg_ID_EX:U_69|r_AluOp[2]~0            ; 131     ;
; mycpu:theCPU|reg_ID_EX:U_6|r_AluOp[2]~0             ; 131     ;
; mycpu:theCPU|pc:U_1|Q[5]                            ; 122     ;
; mycpu:theCPU|pc:U_45|Q[5]                           ; 122     ;
; mycpu:theCPU|pc:U_1|Q[3]                            ; 121     ;
; mycpu:theCPU|pc:U_45|Q[3]                           ; 121     ;
; mycpu:theCPU|pc:U_1|Q[2]                            ; 120     ;
; mycpu:theCPU|pc:U_45|Q[2]                           ; 120     ;
; mycpu:theCPU|pc:U_1|Q[4]                            ; 119     ;
; mycpu:theCPU|pc:U_45|Q[4]                           ; 119     ;
; VarLatRAM:theRAM|q~64                               ; 112     ;
; mycpu:theCPU|ctrl:U_7|Jump~1                        ; 102     ;
; mycpu:theCPU|fwdUnit:U_67|match1A                   ; 101     ;
+-----------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                              ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF         ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks ; 8192         ; 32           ; 8192         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 8192                        ; 32                          ; 8192                        ; 32                          ; 262144              ; 64   ; meminit.hex ; M4K_X13_Y12, M4K_X13_Y8, M4K_X52_Y24, M4K_X52_Y22, M4K_X52_Y12, M4K_X52_Y15, M4K_X52_Y8, M4K_X52_Y9, M4K_X52_Y20, M4K_X52_Y25, M4K_X52_Y21, M4K_X52_Y17, M4K_X52_Y18, M4K_X52_Y19, M4K_X52_Y5, M4K_X52_Y26, M4K_X52_Y6, M4K_X52_Y10, M4K_X52_Y16, M4K_X52_Y23, M4K_X52_Y13, M4K_X52_Y14, M4K_X26_Y25, M4K_X13_Y25, M4K_X26_Y26, M4K_X13_Y26, M4K_X13_Y22, M4K_X13_Y24, M4K_X26_Y23, M4K_X26_Y20, M4K_X13_Y18, M4K_X13_Y19, M4K_X13_Y16, M4K_X13_Y20, M4K_X13_Y14, M4K_X13_Y11, M4K_X13_Y23, M4K_X13_Y15, M4K_X13_Y21, M4K_X13_Y17, M4K_X26_Y19, M4K_X26_Y22, M4K_X26_Y12, M4K_X26_Y15, M4K_X26_Y18, M4K_X26_Y17, M4K_X26_Y9, M4K_X52_Y7, M4K_X26_Y8, M4K_X26_Y16, M4K_X26_Y11, M4K_X26_Y10, M4K_X26_Y24, M4K_X26_Y21, M4K_X26_Y14, M4K_X52_Y11, M4K_X13_Y13, M4K_X26_Y13, M4K_X13_Y6, M4K_X13_Y7, M4K_X26_Y6, M4K_X26_Y5, M4K_X13_Y10, M4K_X13_Y9 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|altsyncram:set_rtl_1|altsyncram_bqd1:auto_generated|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None        ; M4K_X52_Y4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None        ; M4K_X26_Y7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 35,662 / 94,460 ( 38 % ) ;
; C16 interconnects          ; 661 / 3,315 ( 20 % )     ;
; C4 interconnects           ; 21,223 / 60,840 ( 35 % ) ;
; Direct links               ; 3,257 / 94,460 ( 3 % )   ;
; Global clocks              ; 9 / 16 ( 56 % )          ;
; Local interconnects        ; 11,045 / 33,216 ( 33 % ) ;
; R24 interconnects          ; 999 / 3,091 ( 32 % )     ;
; R4 interconnects           ; 24,871 / 81,294 ( 31 % ) ;
+----------------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 11.04) ; Number of LABs  (Total = 1586) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 23                             ;
; 2                                           ; 57                             ;
; 3                                           ; 40                             ;
; 4                                           ; 75                             ;
; 5                                           ; 46                             ;
; 6                                           ; 75                             ;
; 7                                           ; 54                             ;
; 8                                           ; 66                             ;
; 9                                           ; 52                             ;
; 10                                          ; 103                            ;
; 11                                          ; 114                            ;
; 12                                          ; 166                            ;
; 13                                          ; 110                            ;
; 14                                          ; 176                            ;
; 15                                          ; 130                            ;
; 16                                          ; 299                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.19) ; Number of LABs  (Total = 1586) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 574                            ;
; 1 Clock                            ; 1458                           ;
; 1 Clock enable                     ; 171                            ;
; 1 Sync. clear                      ; 7                              ;
; 1 Sync. load                       ; 33                             ;
; 2 Async. clears                    ; 3                              ;
; 2 Clock enables                    ; 1235                           ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 16.86) ; Number of LABs  (Total = 1586) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 3                              ;
; 2                                            ; 22                             ;
; 3                                            ; 9                              ;
; 4                                            ; 51                             ;
; 5                                            ; 20                             ;
; 6                                            ; 40                             ;
; 7                                            ; 31                             ;
; 8                                            ; 74                             ;
; 9                                            ; 35                             ;
; 10                                           ; 49                             ;
; 11                                           ; 36                             ;
; 12                                           ; 62                             ;
; 13                                           ; 54                             ;
; 14                                           ; 79                             ;
; 15                                           ; 86                             ;
; 16                                           ; 143                            ;
; 17                                           ; 73                             ;
; 18                                           ; 92                             ;
; 19                                           ; 73                             ;
; 20                                           ; 100                            ;
; 21                                           ; 43                             ;
; 22                                           ; 71                             ;
; 23                                           ; 38                             ;
; 24                                           ; 81                             ;
; 25                                           ; 25                             ;
; 26                                           ; 32                             ;
; 27                                           ; 18                             ;
; 28                                           ; 33                             ;
; 29                                           ; 13                             ;
; 30                                           ; 10                             ;
; 31                                           ; 4                              ;
; 32                                           ; 86                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 9.14) ; Number of LABs  (Total = 1586) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 0                              ;
; 1                                               ; 16                             ;
; 2                                               ; 50                             ;
; 3                                               ; 66                             ;
; 4                                               ; 128                            ;
; 5                                               ; 93                             ;
; 6                                               ; 175                            ;
; 7                                               ; 182                            ;
; 8                                               ; 162                            ;
; 9                                               ; 96                             ;
; 10                                              ; 113                            ;
; 11                                              ; 63                             ;
; 12                                              ; 88                             ;
; 13                                              ; 38                             ;
; 14                                              ; 48                             ;
; 15                                              ; 49                             ;
; 16                                              ; 115                            ;
; 17                                              ; 14                             ;
; 18                                              ; 29                             ;
; 19                                              ; 5                              ;
; 20                                              ; 8                              ;
; 21                                              ; 21                             ;
; 22                                              ; 4                              ;
; 23                                              ; 2                              ;
; 24                                              ; 16                             ;
; 25                                              ; 1                              ;
; 26                                              ; 4                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 20.71) ; Number of LABs  (Total = 1586) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 1                              ;
; 3                                            ; 4                              ;
; 4                                            ; 2                              ;
; 5                                            ; 3                              ;
; 6                                            ; 21                             ;
; 7                                            ; 8                              ;
; 8                                            ; 21                             ;
; 9                                            ; 30                             ;
; 10                                           ; 21                             ;
; 11                                           ; 31                             ;
; 12                                           ; 44                             ;
; 13                                           ; 32                             ;
; 14                                           ; 39                             ;
; 15                                           ; 110                            ;
; 16                                           ; 82                             ;
; 17                                           ; 82                             ;
; 18                                           ; 93                             ;
; 19                                           ; 62                             ;
; 20                                           ; 81                             ;
; 21                                           ; 71                             ;
; 22                                           ; 62                             ;
; 23                                           ; 74                             ;
; 24                                           ; 67                             ;
; 25                                           ; 83                             ;
; 26                                           ; 80                             ;
; 27                                           ; 74                             ;
; 28                                           ; 87                             ;
; 29                                           ; 76                             ;
; 30                                           ; 87                             ;
; 31                                           ; 41                             ;
; 32                                           ; 15                             ;
+----------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.0 Build 218 06/27/2010 SJ Full Version
    Info: Copyright (C) 1991-2010 Altera Corporation. All rights reserved.
    Info: Your use of Altera Corporation's design tools, logic functions 
    Info: and other software and tools, and its AMPP partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Altera Program License 
    Info: Subscription Agreement, Altera MegaCore Function License 
    Info: Agreement, or other applicable license agreement, including, 
    Info: without limitation, that your use is for the sole purpose of 
    Info: programming logic devices manufactured by Altera and sold by 
    Info: Altera or its authorized distributors.  Please refer to the 
    Info: applicable agreement for further details.
    Info: Processing started: Tue Apr 12 20:45:40 2011
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=on cpu -c cpu
Info: Default assignment values were changed in the current version of the Quartus II software -- changes to default assignments values are contained in file /package/eda/altera/altera10.0/quartus/linux/assignment_defaults.qdf
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP2C35F672C6 for design "cpu"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 168 pins of 168 total pins
    Info: Pin halt not assigned to an exact location on the device
    Info: Pin dipIn[0] not assigned to an exact location on the device
    Info: Pin dipIn[1] not assigned to an exact location on the device
    Info: Pin dipIn[2] not assigned to an exact location on the device
    Info: Pin dipIn[3] not assigned to an exact location on the device
    Info: Pin dipIn[4] not assigned to an exact location on the device
    Info: Pin dipIn[5] not assigned to an exact location on the device
    Info: Pin dipIn[6] not assigned to an exact location on the device
    Info: Pin dipIn[7] not assigned to an exact location on the device
    Info: Pin dipIn[8] not assigned to an exact location on the device
    Info: Pin dipIn[9] not assigned to an exact location on the device
    Info: Pin dipIn[10] not assigned to an exact location on the device
    Info: Pin dipIn[11] not assigned to an exact location on the device
    Info: Pin dipIn[12] not assigned to an exact location on the device
    Info: Pin dipIn[13] not assigned to an exact location on the device
    Info: Pin dipIn[14] not assigned to an exact location on the device
    Info: Pin dipIn[15] not assigned to an exact location on the device
    Info: Pin hexOut[0] not assigned to an exact location on the device
    Info: Pin hexOut[1] not assigned to an exact location on the device
    Info: Pin hexOut[2] not assigned to an exact location on the device
    Info: Pin hexOut[3] not assigned to an exact location on the device
    Info: Pin hexOut[4] not assigned to an exact location on the device
    Info: Pin hexOut[5] not assigned to an exact location on the device
    Info: Pin hexOut[6] not assigned to an exact location on the device
    Info: Pin hexOut[7] not assigned to an exact location on the device
    Info: Pin hexOut[8] not assigned to an exact location on the device
    Info: Pin hexOut[9] not assigned to an exact location on the device
    Info: Pin hexOut[10] not assigned to an exact location on the device
    Info: Pin hexOut[11] not assigned to an exact location on the device
    Info: Pin hexOut[12] not assigned to an exact location on the device
    Info: Pin hexOut[13] not assigned to an exact location on the device
    Info: Pin hexOut[14] not assigned to an exact location on the device
    Info: Pin hexOut[15] not assigned to an exact location on the device
    Info: Pin hexOut[16] not assigned to an exact location on the device
    Info: Pin hexOut[17] not assigned to an exact location on the device
    Info: Pin hexOut[18] not assigned to an exact location on the device
    Info: Pin hexOut[19] not assigned to an exact location on the device
    Info: Pin hexOut[20] not assigned to an exact location on the device
    Info: Pin hexOut[21] not assigned to an exact location on the device
    Info: Pin hexOut[22] not assigned to an exact location on the device
    Info: Pin hexOut[23] not assigned to an exact location on the device
    Info: Pin hexOut[24] not assigned to an exact location on the device
    Info: Pin hexOut[25] not assigned to an exact location on the device
    Info: Pin hexOut[26] not assigned to an exact location on the device
    Info: Pin hexOut[27] not assigned to an exact location on the device
    Info: Pin hexOut[28] not assigned to an exact location on the device
    Info: Pin hexOut[29] not assigned to an exact location on the device
    Info: Pin hexOut[30] not assigned to an exact location on the device
    Info: Pin hexOut[31] not assigned to an exact location on the device
    Info: Pin memNReset not assigned to an exact location on the device
    Info: Pin memQ[0] not assigned to an exact location on the device
    Info: Pin memQ[1] not assigned to an exact location on the device
    Info: Pin memQ[2] not assigned to an exact location on the device
    Info: Pin memQ[3] not assigned to an exact location on the device
    Info: Pin memQ[4] not assigned to an exact location on the device
    Info: Pin memQ[5] not assigned to an exact location on the device
    Info: Pin memQ[6] not assigned to an exact location on the device
    Info: Pin memQ[7] not assigned to an exact location on the device
    Info: Pin memQ[8] not assigned to an exact location on the device
    Info: Pin memQ[9] not assigned to an exact location on the device
    Info: Pin memQ[10] not assigned to an exact location on the device
    Info: Pin memQ[11] not assigned to an exact location on the device
    Info: Pin memQ[12] not assigned to an exact location on the device
    Info: Pin memQ[13] not assigned to an exact location on the device
    Info: Pin memQ[14] not assigned to an exact location on the device
    Info: Pin memQ[15] not assigned to an exact location on the device
    Info: Pin memQ[16] not assigned to an exact location on the device
    Info: Pin memQ[17] not assigned to an exact location on the device
    Info: Pin memQ[18] not assigned to an exact location on the device
    Info: Pin memQ[19] not assigned to an exact location on the device
    Info: Pin memQ[20] not assigned to an exact location on the device
    Info: Pin memQ[21] not assigned to an exact location on the device
    Info: Pin memQ[22] not assigned to an exact location on the device
    Info: Pin memQ[23] not assigned to an exact location on the device
    Info: Pin memQ[24] not assigned to an exact location on the device
    Info: Pin memQ[25] not assigned to an exact location on the device
    Info: Pin memQ[26] not assigned to an exact location on the device
    Info: Pin memQ[27] not assigned to an exact location on the device
    Info: Pin memQ[28] not assigned to an exact location on the device
    Info: Pin memQ[29] not assigned to an exact location on the device
    Info: Pin memQ[30] not assigned to an exact location on the device
    Info: Pin memQ[31] not assigned to an exact location on the device
    Info: Pin viewMemAddr[0] not assigned to an exact location on the device
    Info: Pin viewMemAddr[1] not assigned to an exact location on the device
    Info: Pin viewMemAddr[2] not assigned to an exact location on the device
    Info: Pin viewMemAddr[3] not assigned to an exact location on the device
    Info: Pin viewMemAddr[4] not assigned to an exact location on the device
    Info: Pin viewMemAddr[5] not assigned to an exact location on the device
    Info: Pin viewMemAddr[6] not assigned to an exact location on the device
    Info: Pin viewMemAddr[7] not assigned to an exact location on the device
    Info: Pin viewMemAddr[8] not assigned to an exact location on the device
    Info: Pin viewMemAddr[9] not assigned to an exact location on the device
    Info: Pin viewMemAddr[10] not assigned to an exact location on the device
    Info: Pin viewMemAddr[11] not assigned to an exact location on the device
    Info: Pin viewMemAddr[12] not assigned to an exact location on the device
    Info: Pin viewMemAddr[13] not assigned to an exact location on the device
    Info: Pin viewMemAddr[14] not assigned to an exact location on the device
    Info: Pin viewMemAddr[15] not assigned to an exact location on the device
    Info: Pin viewMemWen not assigned to an exact location on the device
    Info: Pin memCtl not assigned to an exact location on the device
    Info: Pin memWen not assigned to an exact location on the device
    Info: Pin memAddr[0] not assigned to an exact location on the device
    Info: Pin dumpAddr[0] not assigned to an exact location on the device
    Info: Pin memAddr[1] not assigned to an exact location on the device
    Info: Pin dumpAddr[1] not assigned to an exact location on the device
    Info: Pin memAddr[2] not assigned to an exact location on the device
    Info: Pin dumpAddr[2] not assigned to an exact location on the device
    Info: Pin memAddr[3] not assigned to an exact location on the device
    Info: Pin dumpAddr[3] not assigned to an exact location on the device
    Info: Pin memAddr[4] not assigned to an exact location on the device
    Info: Pin dumpAddr[4] not assigned to an exact location on the device
    Info: Pin memAddr[5] not assigned to an exact location on the device
    Info: Pin dumpAddr[5] not assigned to an exact location on the device
    Info: Pin memAddr[6] not assigned to an exact location on the device
    Info: Pin dumpAddr[6] not assigned to an exact location on the device
    Info: Pin memAddr[7] not assigned to an exact location on the device
    Info: Pin dumpAddr[7] not assigned to an exact location on the device
    Info: Pin memAddr[8] not assigned to an exact location on the device
    Info: Pin dumpAddr[8] not assigned to an exact location on the device
    Info: Pin memAddr[9] not assigned to an exact location on the device
    Info: Pin dumpAddr[9] not assigned to an exact location on the device
    Info: Pin memAddr[10] not assigned to an exact location on the device
    Info: Pin dumpAddr[10] not assigned to an exact location on the device
    Info: Pin memAddr[11] not assigned to an exact location on the device
    Info: Pin dumpAddr[11] not assigned to an exact location on the device
    Info: Pin memAddr[12] not assigned to an exact location on the device
    Info: Pin dumpAddr[12] not assigned to an exact location on the device
    Info: Pin memAddr[13] not assigned to an exact location on the device
    Info: Pin dumpAddr[13] not assigned to an exact location on the device
    Info: Pin memAddr[14] not assigned to an exact location on the device
    Info: Pin dumpAddr[14] not assigned to an exact location on the device
    Info: Pin memAddr[15] not assigned to an exact location on the device
    Info: Pin dumpAddr[15] not assigned to an exact location on the device
    Info: Pin cpuClk not assigned to an exact location on the device
    Info: Pin nReset not assigned to an exact location on the device
    Info: Pin ramClk not assigned to an exact location on the device
    Info: Pin memData[0] not assigned to an exact location on the device
    Info: Pin memData[1] not assigned to an exact location on the device
    Info: Pin memData[2] not assigned to an exact location on the device
    Info: Pin memData[3] not assigned to an exact location on the device
    Info: Pin memData[4] not assigned to an exact location on the device
    Info: Pin memData[5] not assigned to an exact location on the device
    Info: Pin memData[6] not assigned to an exact location on the device
    Info: Pin memData[7] not assigned to an exact location on the device
    Info: Pin memData[8] not assigned to an exact location on the device
    Info: Pin memData[9] not assigned to an exact location on the device
    Info: Pin memData[10] not assigned to an exact location on the device
    Info: Pin memData[11] not assigned to an exact location on the device
    Info: Pin memData[12] not assigned to an exact location on the device
    Info: Pin memData[13] not assigned to an exact location on the device
    Info: Pin memData[14] not assigned to an exact location on the device
    Info: Pin memData[15] not assigned to an exact location on the device
    Info: Pin memData[16] not assigned to an exact location on the device
    Info: Pin memData[17] not assigned to an exact location on the device
    Info: Pin memData[18] not assigned to an exact location on the device
    Info: Pin memData[19] not assigned to an exact location on the device
    Info: Pin memData[20] not assigned to an exact location on the device
    Info: Pin memData[21] not assigned to an exact location on the device
    Info: Pin memData[22] not assigned to an exact location on the device
    Info: Pin memData[23] not assigned to an exact location on the device
    Info: Pin memData[24] not assigned to an exact location on the device
    Info: Pin memData[25] not assigned to an exact location on the device
    Info: Pin memData[26] not assigned to an exact location on the device
    Info: Pin memData[27] not assigned to an exact location on the device
    Info: Pin memData[28] not assigned to an exact location on the device
    Info: Pin memData[29] not assigned to an exact location on the device
    Info: Pin memData[30] not assigned to an exact location on the device
    Info: Pin memData[31] not assigned to an exact location on the device
Info: Timing-driven compilation is using the Classic Timing Analyzer
Warning: Classic Timing Analyzer will not be available in a future release of the Quartus II software. Use the TimeQuest Timing Analyzer to run timing analysis on your design. Convert all the project settings and the timing constraints to TimeQuest Timing Analyzer equivalents.
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node cpuClk (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node ramClk (placed in PIN P1 (CLK3, LVDSCLK1n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node nReset (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node mycpu:theCPU|dram:U_65|dram_array:U_1|tags[6][24]~0
        Info: Destination node mycpu:theCPU|dram:U_65|dram_array:U_1|tags[10][24]~1
        Info: Destination node mycpu:theCPU|dram:U_65|dram_array:U_1|tags[2][24]~2
        Info: Destination node mycpu:theCPU|dram:U_65|dram_array:U_1|tags[14][24]~3
        Info: Destination node mycpu:theCPU|dram:U_65|dram_array:U_1|tags[9][24]~4
        Info: Destination node mycpu:theCPU|dram:U_65|dram_array:U_1|tags[5][24]~5
        Info: Destination node mycpu:theCPU|dram:U_65|dram_array:U_1|tags[1][24]~6
        Info: Destination node mycpu:theCPU|dram:U_65|dram_array:U_1|tags[13][24]~7
        Info: Destination node mycpu:theCPU|dram:U_65|dram_array:U_1|tags[8][24]~8
        Info: Destination node mycpu:theCPU|dram:U_65|dram_array:U_1|tags[4][24]~9
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|clr_reg~_wirecell
Info: Automatically promoted node sld_hub:auto_hub|irf_reg[1][0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|shadow_irf_reg~0
        Info: Destination node VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg
        Info: Destination node VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|tdo~1
        Info: Destination node VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0
Info: Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Automatically promoted node sld_hub:auto_hub|irf_reg[1][3] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|shadow_irf_reg~5
        Info: Destination node VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1
        Info: Destination node VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2
        Info: Destination node VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]~32
        Info: Destination node VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4
Info: Automatically promoted node VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 165 (unused VREF, 3.3V VCCIO, 83 input, 82 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  62 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 7 total pin(s) used --  56 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:15
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:27
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:40
Info: Estimated most critical path is register to register delay of 36.939 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X21_Y10; Fanout = 53; REG Node = 'mycpu:theCPU|reg_ID_EX:U_69|r_AluOp[2]'
    Info: 2: + IC(1.236 ns) + CELL(0.150 ns) = 1.386 ns; Loc. = LAB_X19_Y7; Fanout = 47; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I00|Cout~0'
    Info: 3: + IC(0.639 ns) + CELL(0.420 ns) = 2.445 ns; Loc. = LAB_X19_Y3; Fanout = 2; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I00|Cout~1'
    Info: 4: + IC(0.637 ns) + CELL(0.420 ns) = 3.502 ns; Loc. = LAB_X20_Y6; Fanout = 3; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I01|Cout~0'
    Info: 5: + IC(0.415 ns) + CELL(0.150 ns) = 4.067 ns; Loc. = LAB_X20_Y6; Fanout = 2; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I03|Cout~2'
    Info: 6: + IC(1.164 ns) + CELL(0.150 ns) = 5.381 ns; Loc. = LAB_X17_Y5; Fanout = 2; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I04|Cout~0'
    Info: 7: + IC(0.415 ns) + CELL(0.150 ns) = 5.946 ns; Loc. = LAB_X17_Y5; Fanout = 3; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I05|Cout~0'
    Info: 8: + IC(0.415 ns) + CELL(0.150 ns) = 6.511 ns; Loc. = LAB_X17_Y5; Fanout = 1; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I08|Cout~1'
    Info: 9: + IC(0.290 ns) + CELL(0.275 ns) = 7.076 ns; Loc. = LAB_X17_Y5; Fanout = 2; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I08|Cout~3'
    Info: 10: + IC(0.415 ns) + CELL(0.150 ns) = 7.641 ns; Loc. = LAB_X17_Y5; Fanout = 3; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I09|Cout~0'
    Info: 11: + IC(0.892 ns) + CELL(0.150 ns) = 8.683 ns; Loc. = LAB_X18_Y4; Fanout = 1; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I12|Cout~1'
    Info: 12: + IC(0.290 ns) + CELL(0.275 ns) = 9.248 ns; Loc. = LAB_X18_Y4; Fanout = 2; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I12|Cout~3'
    Info: 13: + IC(0.415 ns) + CELL(0.150 ns) = 9.813 ns; Loc. = LAB_X18_Y4; Fanout = 3; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I13|Cout~0'
    Info: 14: + IC(0.415 ns) + CELL(0.150 ns) = 10.378 ns; Loc. = LAB_X18_Y4; Fanout = 1; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I16|Cout~1'
    Info: 15: + IC(0.290 ns) + CELL(0.275 ns) = 10.943 ns; Loc. = LAB_X18_Y4; Fanout = 2; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I16|Cout~3'
    Info: 16: + IC(0.415 ns) + CELL(0.150 ns) = 11.508 ns; Loc. = LAB_X18_Y4; Fanout = 2; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I17|Cout~0'
    Info: 17: + IC(0.145 ns) + CELL(0.420 ns) = 12.073 ns; Loc. = LAB_X18_Y4; Fanout = 3; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I18|Cout~0'
    Info: 18: + IC(0.415 ns) + CELL(0.150 ns) = 12.638 ns; Loc. = LAB_X18_Y4; Fanout = 1; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I21|Cout~1'
    Info: 19: + IC(0.290 ns) + CELL(0.275 ns) = 13.203 ns; Loc. = LAB_X18_Y4; Fanout = 2; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I21|Cout~3'
    Info: 20: + IC(0.415 ns) + CELL(0.150 ns) = 13.768 ns; Loc. = LAB_X18_Y4; Fanout = 3; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I22|Cout~0'
    Info: 21: + IC(0.876 ns) + CELL(0.150 ns) = 14.794 ns; Loc. = LAB_X21_Y4; Fanout = 2; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I24|Cout~2'
    Info: 22: + IC(0.415 ns) + CELL(0.150 ns) = 15.359 ns; Loc. = LAB_X21_Y4; Fanout = 2; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I25|Cout~0'
    Info: 23: + IC(0.145 ns) + CELL(0.420 ns) = 15.924 ns; Loc. = LAB_X21_Y4; Fanout = 3; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I26|Cout~0'
    Info: 24: + IC(0.415 ns) + CELL(0.150 ns) = 16.489 ns; Loc. = LAB_X21_Y4; Fanout = 1; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I29|Cout~1'
    Info: 25: + IC(0.290 ns) + CELL(0.275 ns) = 17.054 ns; Loc. = LAB_X21_Y4; Fanout = 2; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I29|Cout~3'
    Info: 26: + IC(0.415 ns) + CELL(0.150 ns) = 17.619 ns; Loc. = LAB_X21_Y4; Fanout = 1; COMB Node = 'mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I30|Cout~0'
    Info: 27: + IC(0.782 ns) + CELL(0.275 ns) = 18.676 ns; Loc. = LAB_X21_Y7; Fanout = 2; COMB Node = 'mycpu:theCPU|alu:U_78|Mux33~6'
    Info: 28: + IC(0.145 ns) + CELL(0.415 ns) = 19.236 ns; Loc. = LAB_X21_Y7; Fanout = 5; COMB Node = 'mycpu:theCPU|mux32:U_79|output[0]~271'
    Info: 29: + IC(1.632 ns) + CELL(0.150 ns) = 21.018 ns; Loc. = LAB_X6_Y7; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_66|addr1Bit:I02|Cout~10'
    Info: 30: + IC(1.437 ns) + CELL(0.150 ns) = 22.605 ns; Loc. = LAB_X17_Y7; Fanout = 1; COMB Node = 'mycpu:theCPU|addr32Bit:U_66|addr1Bit:I02|Cout~6'
    Info: 31: + IC(0.290 ns) + CELL(0.275 ns) = 23.170 ns; Loc. = LAB_X17_Y7; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_66|addr1Bit:I02|Cout~7'
    Info: 32: + IC(0.290 ns) + CELL(0.275 ns) = 23.735 ns; Loc. = LAB_X17_Y7; Fanout = 3; COMB Node = 'mycpu:theCPU|addr32Bit:U_66|addr1Bit:I04|Cout~1'
    Info: 33: + IC(0.886 ns) + CELL(0.437 ns) = 25.058 ns; Loc. = LAB_X15_Y9; Fanout = 3; COMB Node = 'mycpu:theCPU|addr32Bit:U_66|addr1Bit:I07|Cout~7'
    Info: 34: + IC(0.290 ns) + CELL(0.275 ns) = 25.623 ns; Loc. = LAB_X15_Y9; Fanout = 1; COMB Node = 'mycpu:theCPU|addr32Bit:U_66|addr1Bit:I10|Cout~7'
    Info: 35: + IC(0.614 ns) + CELL(0.420 ns) = 26.657 ns; Loc. = LAB_X18_Y9; Fanout = 3; COMB Node = 'mycpu:theCPU|addr32Bit:U_66|addr1Bit:I10|Cout~8'
    Info: 36: + IC(0.127 ns) + CELL(0.437 ns) = 27.221 ns; Loc. = LAB_X18_Y9; Fanout = 3; COMB Node = 'mycpu:theCPU|addr32Bit:U_66|addr1Bit:I13|Cout~7'
    Info: 37: + IC(0.127 ns) + CELL(0.437 ns) = 27.785 ns; Loc. = LAB_X18_Y9; Fanout = 3; COMB Node = 'mycpu:theCPU|addr32Bit:U_66|addr1Bit:I16|Cout~8'
    Info: 38: + IC(0.127 ns) + CELL(0.437 ns) = 28.349 ns; Loc. = LAB_X18_Y9; Fanout = 3; COMB Node = 'mycpu:theCPU|addr32Bit:U_66|addr1Bit:I19|Cout~8'
    Info: 39: + IC(0.606 ns) + CELL(0.150 ns) = 29.105 ns; Loc. = LAB_X19_Y9; Fanout = 1; COMB Node = 'mycpu:theCPU|addr32Bit:U_66|addr1Bit:I22|Cout~2'
    Info: 40: + IC(0.145 ns) + CELL(0.393 ns) = 29.643 ns; Loc. = LAB_X19_Y9; Fanout = 3; COMB Node = 'mycpu:theCPU|addr32Bit:U_66|addr1Bit:I22|Cout~3'
    Info: 41: + IC(0.127 ns) + CELL(0.437 ns) = 30.207 ns; Loc. = LAB_X19_Y9; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_66|addr1Bit:I25|Cout~8'
    Info: 42: + IC(0.290 ns) + CELL(0.275 ns) = 30.772 ns; Loc. = LAB_X19_Y9; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_66|addr1Bit:I26|Cout~0'
    Info: 43: + IC(0.290 ns) + CELL(0.275 ns) = 31.337 ns; Loc. = LAB_X19_Y9; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_66|addr1Bit:I28|Cout~2'
    Info: 44: + IC(0.481 ns) + CELL(0.275 ns) = 32.093 ns; Loc. = LAB_X20_Y9; Fanout = 1; COMB Node = 'mycpu:theCPU|addr32Bit:U_66|addr1Bit:I29|Cout~0'
    Info: 45: + IC(0.145 ns) + CELL(0.419 ns) = 32.657 ns; Loc. = LAB_X20_Y9; Fanout = 1; COMB Node = 'mycpu:theCPU|Equal3~20'
    Info: 46: + IC(0.875 ns) + CELL(0.150 ns) = 33.682 ns; Loc. = LAB_X23_Y9; Fanout = 99; COMB Node = 'mycpu:theCPU|dout13~0'
    Info: 47: + IC(1.319 ns) + CELL(0.275 ns) = 35.276 ns; Loc. = LAB_X18_Y7; Fanout = 2; COMB Node = 'mycpu:theCPU|halt2'
    Info: 48: + IC(0.415 ns) + CELL(0.150 ns) = 35.841 ns; Loc. = LAB_X18_Y7; Fanout = 2; COMB Node = 'mycpu:theCPU|pc:U_45|Q[0]~110'
    Info: 49: + IC(0.438 ns) + CELL(0.660 ns) = 36.939 ns; Loc. = LAB_X17_Y7; Fanout = 2; REG Node = 'mycpu:theCPU|pc:U_45|Q[0]'
    Info: Total cell delay = 12.897 ns ( 34.91 % )
    Info: Total interconnect delay = 24.042 ns ( 65.09 % )
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 30% of the available device resources
    Info: Router estimated peak interconnect usage is 50% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info: Fitter routing operations ending: elapsed time is 00:01:34
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 82 output pins without output pin load capacitance assignment
    Info: Pin "halt" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemWen" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file /home/ecegrid/a/mg217/ece437/project4/._cpu/cpu.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 446 megabytes
    Info: Processing ended: Tue Apr 12 20:49:43 2011
    Info: Elapsed time: 00:04:03
    Info: Total CPU time (on all processors): 00:04:47


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/ecegrid/a/mg217/ece437/project4/._cpu/cpu.fit.smsg.


Flow report for cpu
Tue Apr 12 20:52:57 2011
Quartus II Version 10.0 Build 218 06/27/2010 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Flow Summary                                                                   ;
+------------------------------------+-------------------------------------------+
; Flow Status                        ; Successful - Tue Apr 12 20:52:57 2011     ;
; Quartus II Version                 ; 10.0 Build 218 06/27/2010 SJ Full Version ;
; Revision Name                      ; cpu                                       ;
; Top-level Entity Name              ; cpu                                       ;
; Family                             ; Cyclone II                                ;
; Device                             ; EP2C35F672C6                              ;
; Timing Models                      ; Final                                     ;
; Met timing requirements            ; Yes                                       ;
; Total logic elements               ; 17,515 / 33,216 ( 53 % )                  ;
;     Total combinational functions  ; 16,679 / 33,216 ( 50 % )                  ;
;     Dedicated logic registers      ; 9,757 / 33,216 ( 29 % )                   ;
; Total registers                    ; 9757                                      ;
; Total pins                         ; 168 / 475 ( 35 % )                        ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 263,168 / 483,840 ( 54 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                             ;
+------------------------------------+-------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 04/12/2011 20:41:53 ;
; Main task         ; Compilation         ;
; Revision Name     ; cpu                 ;
+-------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                  ;
+--------------------------------------------+---------------------------------------+---------------+-------------+----------------+
; Assignment Name                            ; Value                                 ; Default Value ; Entity Name ; Section Id     ;
+--------------------------------------------+---------------------------------------+---------------+-------------+----------------+
; COMPILER_SIGNATURE_ID                      ; 114364776381.130265531209257          ; --            ; --          ; --             ;
; EDA_ENABLE_GLITCH_FILTERING                ; On                                    ; --            ; --          ; eda_simulation ;
; EDA_GENERATE_FUNCTIONAL_NETLIST            ; On                                    ; --            ; --          ; eda_simulation ;
; EDA_INCLUDE_VHDL_CONFIGURATION_DECLARATION ; On                                    ; --            ; --          ; eda_simulation ;
; EDA_OUTPUT_DATA_FORMAT                     ; Vhdl                                  ; --            ; --          ; eda_simulation ;
; EDA_SIMULATION_TOOL                        ; ModelSim (VHDL)                       ; <None>        ; --          ; --             ;
; ENABLE_LOGIC_ANALYZER_INTERFACE            ; Off                                   ; --            ; --          ; --             ;
; MAX_CORE_JUNCTION_TEMP                     ; 85                                    ; --            ; --          ; --             ;
; MIN_CORE_JUNCTION_TEMP                     ; 0                                     ; --            ; --          ; --             ;
; PARTITION_NETLIST_TYPE                     ; SOURCE                                ; --            ; --          ; Top            ;
; POWER_BOARD_THERMAL_MODEL                  ; None (CONSERVATIVE)                   ; --            ; --          ; --             ;
; POWER_PRESET_COOLING_SOLUTION              ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW ; --            ; --          ; --             ;
+--------------------------------------------+---------------------------------------+---------------+-------------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                           ;
+-------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name             ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+-------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis    ; 00:03:36     ; 1.0                     ; --                  ; 00:03:20                           ;
; Fitter                  ; 00:03:47     ; 1.5                     ; --                  ; 00:04:34                           ;
; Classic Timing Analyzer ; 00:02:35     ; 1.1                     ; --                  ; 00:02:25                           ;
; EDA Netlist Writer      ; 00:00:28     ; 1.0                     ; --                  ; 00:00:24                           ;
; Total                   ; 00:10:26     ; --                      ; --                  ; 00:10:43                           ;
+-------------------------+--------------+-------------------------+---------------------+------------------------------------+


+-------------------------------------------------------------------------------------------+
; Flow OS Summary                                                                           ;
+-------------------------+-------------------------+---------+------------+----------------+
; Module Name             ; Machine Hostname        ; OS Name ; OS Version ; Processor type ;
+-------------------------+-------------------------+---------+------------+----------------+
; Analysis & Synthesis    ; cparch08.ecn.purdue.edu ; Red Hat ; 5          ; x86_64         ;
; Fitter                  ; cparch08.ecn.purdue.edu ; Red Hat ; 5          ; x86_64         ;
; Classic Timing Analyzer ; cparch08.ecn.purdue.edu ; Red Hat ; 5          ; x86_64         ;
; EDA Netlist Writer      ; cparch08.ecn.purdue.edu ; Red Hat ; 5          ; x86_64         ;
+-------------------------+-------------------------+---------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=on cpu -c cpu
quartus_fit --read_settings_files=on --write_settings_files=on cpu -c cpu
quartus_tan --read_settings_files=on --write_settings_files=on cpu -c cpu
quartus_eda --read_settings_files=on --write_settings_files=on cpu -c cpu



Analysis & Synthesis report for cpu
Tue Apr 12 20:45:37 2011
Quartus II Version 10.0 Build 218 06/27/2010 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis IP Cores Summary
 10. State Machine - |cpu|mycpu:theCPU|icache2:U_48|cache_ctrl:U_0|state
 11. State Machine - |cpu|mycpu:theCPU|icache2:U_40|cache_ctrl:U_0|state
 12. State Machine - |cpu|mycpu:theCPU|dram:U_65|dram_ctrl:U_0|state
 13. State Machine - |cpu|mycpu:theCPU|dram:U_44|dram_ctrl:U_0|state
 14. Registers Removed During Synthesis
 15. General Register Statistics
 16. Inverted Register Statistics
 17. Registers Added for RAM Pass-Through Logic
 18. Multiplexer Restructuring Statistics (Restructuring Performed)
 19. Source assignments for VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1
 20. Source assignments for mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated
 21. Source assignments for mycpu:theCPU|icache2:U_40|data_array:U_1|altsyncram:set_rtl_1|altsyncram_bqd1:auto_generated
 22. Parameter Settings for User Entity Instance: VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component
 23. Parameter Settings for User Entity Instance: VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2
 24. Parameter Settings for Inferred Entity Instance: sld_hub:auto_hub
 25. Parameter Settings for Inferred Entity Instance: mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0
 26. Parameter Settings for Inferred Entity Instance: mycpu:theCPU|icache2:U_40|data_array:U_1|altsyncram:set_rtl_1
 27. altsyncram Parameter Settings by Entity Instance
 28. Port Connectivity Checks: "mycpu:theCPU|reg_MEM_WB:U_82"
 29. Port Connectivity Checks: "mycpu:theCPU|reg_MEM_WB:U_18"
 30. Port Connectivity Checks: "mycpu:theCPU|reg_ID_EX:U_69"
 31. Port Connectivity Checks: "mycpu:theCPU|reg_ID_EX:U_6"
 32. Port Connectivity Checks: "mycpu:theCPU|pc:U_45"
 33. Port Connectivity Checks: "mycpu:theCPU|pc:U_1"
 34. Port Connectivity Checks: "mycpu:theCPU|mux5:U_75"
 35. Port Connectivity Checks: "mycpu:theCPU|mux5:U_22"
 36. Port Connectivity Checks: "mycpu:theCPU|mux32:U_85"
 37. Port Connectivity Checks: "mycpu:theCPU|mux32:U_84"
 38. Port Connectivity Checks: "mycpu:theCPU|mux32:U_76"
 39. Port Connectivity Checks: "mycpu:theCPU|mux32:U_74"
 40. Port Connectivity Checks: "mycpu:theCPU|mux32:U_52"
 41. Port Connectivity Checks: "mycpu:theCPU|mux32:U_38"
 42. Port Connectivity Checks: "mycpu:theCPU|mux32:U_30"
 43. Port Connectivity Checks: "mycpu:theCPU|mux32:U_9"
 44. Port Connectivity Checks: "mycpu:theCPU|coco:U_5"
 45. Port Connectivity Checks: "mycpu:theCPU|alu:U_78"
 46. Port Connectivity Checks: "mycpu:theCPU|alu:U_16"
 47. Port Connectivity Checks: "mycpu:theCPU|addr32Bit:U_66"
 48. Port Connectivity Checks: "mycpu:theCPU|addr32Bit:U_59"
 49. Port Connectivity Checks: "mycpu:theCPU|addr32Bit:U_47"
 50. Port Connectivity Checks: "mycpu:theCPU|addr32Bit:U_37"
 51. Port Connectivity Checks: "mycpu:theCPU|addr32Bit:U_32"
 52. Port Connectivity Checks: "mycpu:theCPU|addr32Bit:U_2"
 53. In-System Memory Content Editor Settings
 54. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                   ;
+------------------------------------+-------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Tue Apr 12 20:45:36 2011     ;
; Quartus II Version                 ; 10.0 Build 218 06/27/2010 SJ Full Version ;
; Revision Name                      ; cpu                                       ;
; Top-level Entity Name              ; cpu                                       ;
; Family                             ; Cyclone II                                ;
; Total logic elements               ; 25,275                                    ;
;     Total combinational functions  ; 16,644                                    ;
;     Dedicated logic registers      ; 9,757                                     ;
; Total registers                    ; 9757                                      ;
; Total pins                         ; 168                                       ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 263,168                                   ;
; Embedded Multiplier 9-bit elements ; 0                                         ;
; Total PLLs                         ; 0                                         ;
+------------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2C35F672C6       ;                    ;
; Top-level entity name                                                      ; cpu                ; cpu                ;
; Family name                                                                ; Cyclone II         ; Stratix            ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Parallel Synthesis                                                         ; Off                ; Off                ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                           ;
+----------------------------------+-----------------+----------------------------------------+------------------------------------------------------------------------------------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                              ; File Name with Absolute Path                                                       ;
+----------------------------------+-----------------+----------------------------------------+------------------------------------------------------------------------------------+
; ../source/cpu.vhd                ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/cpu.vhd                               ;
; ../source/mycpu.vhd              ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/mycpu.vhd                             ;
; ../source/pc.vhd                 ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/pc.vhd                                ;
; ../source/mux5.vhd               ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/mux5.vhd                              ;
; ../source/ext16bit.vhd           ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/ext16bit.vhd                          ;
; ../source/mux32.vhd              ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/mux32.vhd                             ;
; ../source/registerFile.vhd       ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/registerFile.vhd                      ;
; ../source/ctrl.vhd               ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/ctrl.vhd                              ;
; ../source/reg_IF_ID.vhd          ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/reg_IF_ID.vhd                         ;
; ../source/reg_ID_EX.vhd          ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/reg_ID_EX.vhd                         ;
; ../source/reg_EX_MEM.vhd         ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/reg_EX_MEM.vhd                        ;
; ../source/reg_MEM_WB.vhd         ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/reg_MEM_WB.vhd                        ;
; ../source/fwdUnit.vhd            ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/fwdUnit.vhd                           ;
; ../source/coco.vhd               ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/coco.vhd                              ;
; ../source/alu.vhd                ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/alu.vhd                               ;
; ../source/addr32Bit.vhd          ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/addr32Bit.vhd                         ;
; ../source/addr1Bit.vhd           ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/addr1Bit.vhd                          ;
; ../source/dram.vhd               ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/dram.vhd                              ;
; ../source/dram_array.vhd         ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/dram_array.vhd                        ;
; ../source/dram_ctrl.vhd          ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/dram_ctrl.vhd                         ;
; ../source/icache.vhd             ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/icache.vhd                            ;
; ../source/cache_ctrl.vhd         ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/cache_ctrl.vhd                        ;
; ../source/data_array.vhd         ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/data_array.vhd                        ;
; ../source/VarLatRAM.vhd          ; yes             ; User VHDL File                         ; /home/ecegrid/a/mg217/ece437/project4/source/VarLatRAM.vhd                         ;
; ../source/ram.vhd                ; yes             ; User Wizard-Generated File             ; /home/ecegrid/a/mg217/ece437/project4/source/ram.vhd                               ;
; altsyncram.tdf                   ; yes             ; Megafunction                           ; /package/eda/altera/altera10.0/quartus/libraries/megafunctions/altsyncram.tdf      ;
; db/altsyncram_f9f1.tdf           ; yes             ; Auto-Generated Megafunction            ; /home/ecegrid/a/mg217/ece437/project4/._cpu/db/altsyncram_f9f1.tdf                 ;
; db/altsyncram_loa2.tdf           ; yes             ; Auto-Generated Megafunction            ; /home/ecegrid/a/mg217/ece437/project4/._cpu/db/altsyncram_loa2.tdf                 ;
; meminit.hex                      ; yes             ; Auto-Found Memory Initialization File  ; /home/ecegrid/a/mg217/ece437/project4/._cpu/meminit.hex                            ;
; db/decode_1oa.tdf                ; yes             ; Auto-Generated Megafunction            ; /home/ecegrid/a/mg217/ece437/project4/._cpu/db/decode_1oa.tdf                      ;
; db/mux_ujb.tdf                   ; yes             ; Auto-Generated Megafunction            ; /home/ecegrid/a/mg217/ece437/project4/._cpu/db/mux_ujb.tdf                         ;
; sld_mod_ram_rom.vhd              ; yes             ; Encrypted Megafunction                 ; /package/eda/altera/altera10.0/quartus/libraries/megafunctions/sld_mod_ram_rom.vhd ;
; sld_rom_sr.vhd                   ; yes             ; Encrypted Megafunction                 ; /package/eda/altera/altera10.0/quartus/libraries/megafunctions/sld_rom_sr.vhd      ;
; sld_hub.vhd                      ; yes             ; Encrypted Megafunction                 ; /package/eda/altera/altera10.0/quartus/libraries/megafunctions/sld_hub.vhd         ;
; db/altsyncram_bqd1.tdf           ; yes             ; Auto-Generated Megafunction            ; /home/ecegrid/a/mg217/ece437/project4/._cpu/db/altsyncram_bqd1.tdf                 ;
+----------------------------------+-----------------+----------------------------------------+------------------------------------------------------------------------------------+


+------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary          ;
+---------------------------------------------+--------+
; Resource                                    ; Usage  ;
+---------------------------------------------+--------+
; Estimated Total logic elements              ; 25,275 ;
;                                             ;        ;
; Total combinational functions               ; 16644  ;
; Logic element usage by number of LUT inputs ;        ;
;     -- 4 input functions                    ; 14851  ;
;     -- 3 input functions                    ; 1350   ;
;     -- <=2 input functions                  ; 443    ;
;                                             ;        ;
; Logic elements by mode                      ;        ;
;     -- normal mode                          ; 16619  ;
;     -- arithmetic mode                      ; 25     ;
;                                             ;        ;
; Total registers                             ; 9757   ;
;     -- Dedicated logic registers            ; 9757   ;
;     -- I/O registers                        ; 0      ;
;                                             ;        ;
; I/O pins                                    ; 168    ;
; Total memory bits                           ; 263168 ;
; Maximum fan-out node                        ; cpuClk ;
; Maximum fan-out                             ; 9689   ;
; Total fan-out                               ; 100145 ;
; Average fan-out                             ; 3.75   ;
+---------------------------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------+-------------------+--------------+-------------+------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                             ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                          ; Library Name ;
+------------------------------------------------------------------------+-------------------+--------------+-------------+------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |cpu                                                                   ; 16644 (168)       ; 9757 (0)     ; 263168      ; 0          ; 0            ; 0       ; 0         ; 168  ; 0            ; |cpu                                                                                                                                                                         ;              ;
;    |VarLatRAM:theRAM|                                                  ; 158 (65)          ; 68 (0)       ; 262144      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|VarLatRAM:theRAM                                                                                                                                                        ;              ;
;       |ram:SYNRAM|                                                     ; 93 (0)            ; 68 (0)       ; 262144      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|VarLatRAM:theRAM|ram:SYNRAM                                                                                                                                             ;              ;
;          |altsyncram:altsyncram_component|                             ; 93 (0)            ; 68 (0)       ; 262144      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component                                                                                                             ;              ;
;             |altsyncram_f9f1:auto_generated|                           ; 93 (0)            ; 68 (0)       ; 262144      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated                                                                              ;              ;
;                |altsyncram_loa2:altsyncram1|                           ; 4 (0)             ; 2 (2)        ; 262144      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1                                                  ;              ;
;                   |decode_1oa:decode4|                                 ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|decode_1oa:decode4                               ;              ;
;                   |decode_1oa:decode5|                                 ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|decode_1oa:decode5                               ;              ;
;                |sld_mod_ram_rom:mgl_prim2|                             ; 89 (67)           ; 66 (57)      ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ;              ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 22 (22)           ; 9 (9)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ;              ;
;    |mycpu:theCPU|                                                      ; 16225 (82)        ; 9625 (0)     ; 1024        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU                                                                                                                                                            ;              ;
;       |addr32Bit:U_2|                                                  ; 28 (0)            ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2                                                                                                                                              ;              ;
;          |addr1Bit:I04|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I04                                                                                                                                 ;              ;
;          |addr1Bit:I05|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I05                                                                                                                                 ;              ;
;          |addr1Bit:I07|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I07                                                                                                                                 ;              ;
;          |addr1Bit:I08|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I08                                                                                                                                 ;              ;
;          |addr1Bit:I10|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I10                                                                                                                                 ;              ;
;          |addr1Bit:I11|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I11                                                                                                                                 ;              ;
;          |addr1Bit:I13|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I13                                                                                                                                 ;              ;
;          |addr1Bit:I14|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I14                                                                                                                                 ;              ;
;          |addr1Bit:I16|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I16                                                                                                                                 ;              ;
;          |addr1Bit:I17|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I17                                                                                                                                 ;              ;
;          |addr1Bit:I19|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I19                                                                                                                                 ;              ;
;          |addr1Bit:I20|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I20                                                                                                                                 ;              ;
;          |addr1Bit:I22|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I22                                                                                                                                 ;              ;
;          |addr1Bit:I23|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I23                                                                                                                                 ;              ;
;          |addr1Bit:I25|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I25                                                                                                                                 ;              ;
;          |addr1Bit:I26|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I26                                                                                                                                 ;              ;
;          |addr1Bit:I28|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I28                                                                                                                                 ;              ;
;          |addr1Bit:I29|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I29                                                                                                                                 ;              ;
;          |addr1Bit:I31|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_2|addr1Bit:I31                                                                                                                                 ;              ;
;       |addr32Bit:U_32|                                                 ; 85 (0)            ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32                                                                                                                                             ;              ;
;          |addr1Bit:I01|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I01                                                                                                                                ;              ;
;          |addr1Bit:I02|                                                ; 5 (5)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I02                                                                                                                                ;              ;
;          |addr1Bit:I04|                                                ; 4 (4)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I04                                                                                                                                ;              ;
;          |addr1Bit:I05|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I05                                                                                                                                ;              ;
;          |addr1Bit:I07|                                                ; 8 (8)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I07                                                                                                                                ;              ;
;          |addr1Bit:I08|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I08                                                                                                                                ;              ;
;          |addr1Bit:I10|                                                ; 8 (8)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I10                                                                                                                                ;              ;
;          |addr1Bit:I11|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I11                                                                                                                                ;              ;
;          |addr1Bit:I13|                                                ; 8 (8)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I13                                                                                                                                ;              ;
;          |addr1Bit:I14|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I14                                                                                                                                ;              ;
;          |addr1Bit:I16|                                                ; 8 (8)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I16                                                                                                                                ;              ;
;          |addr1Bit:I17|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I17                                                                                                                                ;              ;
;          |addr1Bit:I19|                                                ; 8 (8)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I19                                                                                                                                ;              ;
;          |addr1Bit:I20|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I20                                                                                                                                ;              ;
;          |addr1Bit:I22|                                                ; 5 (5)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I22                                                                                                                                ;              ;
;          |addr1Bit:I23|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I23                                                                                                                                ;              ;
;          |addr1Bit:I25|                                                ; 9 (9)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I25                                                                                                                                ;              ;
;          |addr1Bit:I26|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I26                                                                                                                                ;              ;
;          |addr1Bit:I28|                                                ; 4 (4)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I28                                                                                                                                ;              ;
;          |addr1Bit:I29|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I29                                                                                                                                ;              ;
;          |addr1Bit:I31|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_32|addr1Bit:I31                                                                                                                                ;              ;
;       |addr32Bit:U_37|                                                 ; 26 (0)            ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37                                                                                                                                             ;              ;
;          |addr1Bit:I03|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I03                                                                                                                                ;              ;
;          |addr1Bit:I04|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I04                                                                                                                                ;              ;
;          |addr1Bit:I05|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I05                                                                                                                                ;              ;
;          |addr1Bit:I06|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I06                                                                                                                                ;              ;
;          |addr1Bit:I07|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I07                                                                                                                                ;              ;
;          |addr1Bit:I08|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I08                                                                                                                                ;              ;
;          |addr1Bit:I09|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I09                                                                                                                                ;              ;
;          |addr1Bit:I10|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I10                                                                                                                                ;              ;
;          |addr1Bit:I11|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I11                                                                                                                                ;              ;
;          |addr1Bit:I12|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I12                                                                                                                                ;              ;
;          |addr1Bit:I13|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I13                                                                                                                                ;              ;
;          |addr1Bit:I14|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I14                                                                                                                                ;              ;
;          |addr1Bit:I15|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I15                                                                                                                                ;              ;
;          |addr1Bit:I16|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I16                                                                                                                                ;              ;
;          |addr1Bit:I17|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I17                                                                                                                                ;              ;
;          |addr1Bit:I18|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I18                                                                                                                                ;              ;
;          |addr1Bit:I19|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I19                                                                                                                                ;              ;
;          |addr1Bit:I20|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I20                                                                                                                                ;              ;
;          |addr1Bit:I21|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I21                                                                                                                                ;              ;
;          |addr1Bit:I22|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I22                                                                                                                                ;              ;
;          |addr1Bit:I23|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I23                                                                                                                                ;              ;
;          |addr1Bit:I24|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I24                                                                                                                                ;              ;
;          |addr1Bit:I25|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I25                                                                                                                                ;              ;
;          |addr1Bit:I26|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I26                                                                                                                                ;              ;
;          |addr1Bit:I27|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I27                                                                                                                                ;              ;
;          |addr1Bit:I28|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_37|addr1Bit:I28                                                                                                                                ;              ;
;       |addr32Bit:U_47|                                                 ; 28 (0)            ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47                                                                                                                                             ;              ;
;          |addr1Bit:I04|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I04                                                                                                                                ;              ;
;          |addr1Bit:I05|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I05                                                                                                                                ;              ;
;          |addr1Bit:I07|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I07                                                                                                                                ;              ;
;          |addr1Bit:I08|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I08                                                                                                                                ;              ;
;          |addr1Bit:I10|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I10                                                                                                                                ;              ;
;          |addr1Bit:I11|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I11                                                                                                                                ;              ;
;          |addr1Bit:I13|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I13                                                                                                                                ;              ;
;          |addr1Bit:I14|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I14                                                                                                                                ;              ;
;          |addr1Bit:I16|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I16                                                                                                                                ;              ;
;          |addr1Bit:I17|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I17                                                                                                                                ;              ;
;          |addr1Bit:I19|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I19                                                                                                                                ;              ;
;          |addr1Bit:I20|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I20                                                                                                                                ;              ;
;          |addr1Bit:I22|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I22                                                                                                                                ;              ;
;          |addr1Bit:I23|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I23                                                                                                                                ;              ;
;          |addr1Bit:I25|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I25                                                                                                                                ;              ;
;          |addr1Bit:I26|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I26                                                                                                                                ;              ;
;          |addr1Bit:I28|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I28                                                                                                                                ;              ;
;          |addr1Bit:I29|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I29                                                                                                                                ;              ;
;          |addr1Bit:I31|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_47|addr1Bit:I31                                                                                                                                ;              ;
;       |addr32Bit:U_59|                                                 ; 28 (0)            ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59                                                                                                                                             ;              ;
;          |addr1Bit:I03|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I03                                                                                                                                ;              ;
;          |addr1Bit:I04|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I04                                                                                                                                ;              ;
;          |addr1Bit:I05|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I05                                                                                                                                ;              ;
;          |addr1Bit:I06|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I06                                                                                                                                ;              ;
;          |addr1Bit:I07|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I07                                                                                                                                ;              ;
;          |addr1Bit:I08|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I08                                                                                                                                ;              ;
;          |addr1Bit:I09|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I09                                                                                                                                ;              ;
;          |addr1Bit:I10|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I10                                                                                                                                ;              ;
;          |addr1Bit:I11|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I11                                                                                                                                ;              ;
;          |addr1Bit:I12|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I12                                                                                                                                ;              ;
;          |addr1Bit:I13|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I13                                                                                                                                ;              ;
;          |addr1Bit:I14|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I14                                                                                                                                ;              ;
;          |addr1Bit:I15|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I15                                                                                                                                ;              ;
;          |addr1Bit:I16|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I16                                                                                                                                ;              ;
;          |addr1Bit:I17|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I17                                                                                                                                ;              ;
;          |addr1Bit:I18|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I18                                                                                                                                ;              ;
;          |addr1Bit:I19|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I19                                                                                                                                ;              ;
;          |addr1Bit:I20|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I20                                                                                                                                ;              ;
;          |addr1Bit:I21|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I21                                                                                                                                ;              ;
;          |addr1Bit:I22|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I22                                                                                                                                ;              ;
;          |addr1Bit:I23|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I23                                                                                                                                ;              ;
;          |addr1Bit:I24|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I24                                                                                                                                ;              ;
;          |addr1Bit:I25|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I25                                                                                                                                ;              ;
;          |addr1Bit:I26|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I26                                                                                                                                ;              ;
;          |addr1Bit:I27|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I27                                                                                                                                ;              ;
;          |addr1Bit:I28|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_59|addr1Bit:I28                                                                                                                                ;              ;
;       |addr32Bit:U_66|                                                 ; 89 (0)            ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66                                                                                                                                             ;              ;
;          |addr1Bit:I01|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I01                                                                                                                                ;              ;
;          |addr1Bit:I02|                                                ; 5 (5)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I02                                                                                                                                ;              ;
;          |addr1Bit:I04|                                                ; 4 (4)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I04                                                                                                                                ;              ;
;          |addr1Bit:I05|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I05                                                                                                                                ;              ;
;          |addr1Bit:I07|                                                ; 9 (9)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I07                                                                                                                                ;              ;
;          |addr1Bit:I08|                                                ; 4 (4)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I08                                                                                                                                ;              ;
;          |addr1Bit:I10|                                                ; 8 (8)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I10                                                                                                                                ;              ;
;          |addr1Bit:I11|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I11                                                                                                                                ;              ;
;          |addr1Bit:I13|                                                ; 8 (8)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I13                                                                                                                                ;              ;
;          |addr1Bit:I14|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I14                                                                                                                                ;              ;
;          |addr1Bit:I16|                                                ; 8 (8)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I16                                                                                                                                ;              ;
;          |addr1Bit:I17|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I17                                                                                                                                ;              ;
;          |addr1Bit:I19|                                                ; 8 (8)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I19                                                                                                                                ;              ;
;          |addr1Bit:I20|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I20                                                                                                                                ;              ;
;          |addr1Bit:I22|                                                ; 5 (5)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I22                                                                                                                                ;              ;
;          |addr1Bit:I23|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I23                                                                                                                                ;              ;
;          |addr1Bit:I25|                                                ; 8 (8)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I25                                                                                                                                ;              ;
;          |addr1Bit:I26|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I26                                                                                                                                ;              ;
;          |addr1Bit:I28|                                                ; 4 (4)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I28                                                                                                                                ;              ;
;          |addr1Bit:I29|                                                ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I29                                                                                                                                ;              ;
;          |addr1Bit:I31|                                                ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|addr32Bit:U_66|addr1Bit:I31                                                                                                                                ;              ;
;       |alu:U_16|                                                       ; 358 (280)         ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16                                                                                                                                                   ;              ;
;          |addr32Bit:I00|                                               ; 78 (0)            ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00                                                                                                                                     ;              ;
;             |addr1Bit:I00|                                             ; 3 (3)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I00                                                                                                                        ;              ;
;             |addr1Bit:I01|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I01                                                                                                                        ;              ;
;             |addr1Bit:I02|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I02                                                                                                                        ;              ;
;             |addr1Bit:I03|                                             ; 5 (5)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I03                                                                                                                        ;              ;
;             |addr1Bit:I04|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I04                                                                                                                        ;              ;
;             |addr1Bit:I05|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I05                                                                                                                        ;              ;
;             |addr1Bit:I06|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I06                                                                                                                        ;              ;
;             |addr1Bit:I07|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I07                                                                                                                        ;              ;
;             |addr1Bit:I08|                                             ; 6 (6)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I08                                                                                                                        ;              ;
;             |addr1Bit:I09|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I09                                                                                                                        ;              ;
;             |addr1Bit:I10|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I10                                                                                                                        ;              ;
;             |addr1Bit:I11|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I11                                                                                                                        ;              ;
;             |addr1Bit:I12|                                             ; 6 (6)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I12                                                                                                                        ;              ;
;             |addr1Bit:I13|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I13                                                                                                                        ;              ;
;             |addr1Bit:I14|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I14                                                                                                                        ;              ;
;             |addr1Bit:I15|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I15                                                                                                                        ;              ;
;             |addr1Bit:I16|                                             ; 6 (6)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I16                                                                                                                        ;              ;
;             |addr1Bit:I17|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I17                                                                                                                        ;              ;
;             |addr1Bit:I18|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I18                                                                                                                        ;              ;
;             |addr1Bit:I19|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I19                                                                                                                        ;              ;
;             |addr1Bit:I20|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I20                                                                                                                        ;              ;
;             |addr1Bit:I21|                                             ; 5 (5)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I21                                                                                                                        ;              ;
;             |addr1Bit:I22|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I22                                                                                                                        ;              ;
;             |addr1Bit:I23|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I23                                                                                                                        ;              ;
;             |addr1Bit:I24|                                             ; 6 (6)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I24                                                                                                                        ;              ;
;             |addr1Bit:I25|                                             ; 3 (3)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I25                                                                                                                        ;              ;
;             |addr1Bit:I26|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I26                                                                                                                        ;              ;
;             |addr1Bit:I27|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I27                                                                                                                        ;              ;
;             |addr1Bit:I29|                                             ; 6 (6)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I29                                                                                                                        ;              ;
;             |addr1Bit:I30|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I30                                                                                                                        ;              ;
;             |addr1Bit:I31|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_16|addr32Bit:I00|addr1Bit:I31                                                                                                                        ;              ;
;       |alu:U_78|                                                       ; 351 (275)         ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78                                                                                                                                                   ;              ;
;          |addr32Bit:I00|                                               ; 76 (0)            ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00                                                                                                                                     ;              ;
;             |addr1Bit:I00|                                             ; 3 (3)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I00                                                                                                                        ;              ;
;             |addr1Bit:I01|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I01                                                                                                                        ;              ;
;             |addr1Bit:I02|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I02                                                                                                                        ;              ;
;             |addr1Bit:I03|                                             ; 5 (5)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I03                                                                                                                        ;              ;
;             |addr1Bit:I04|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I04                                                                                                                        ;              ;
;             |addr1Bit:I05|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I05                                                                                                                        ;              ;
;             |addr1Bit:I06|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I06                                                                                                                        ;              ;
;             |addr1Bit:I07|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I07                                                                                                                        ;              ;
;             |addr1Bit:I08|                                             ; 6 (6)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I08                                                                                                                        ;              ;
;             |addr1Bit:I09|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I09                                                                                                                        ;              ;
;             |addr1Bit:I10|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I10                                                                                                                        ;              ;
;             |addr1Bit:I11|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I11                                                                                                                        ;              ;
;             |addr1Bit:I12|                                             ; 6 (6)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I12                                                                                                                        ;              ;
;             |addr1Bit:I13|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I13                                                                                                                        ;              ;
;             |addr1Bit:I14|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I14                                                                                                                        ;              ;
;             |addr1Bit:I15|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I15                                                                                                                        ;              ;
;             |addr1Bit:I16|                                             ; 6 (6)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I16                                                                                                                        ;              ;
;             |addr1Bit:I17|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I17                                                                                                                        ;              ;
;             |addr1Bit:I18|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I18                                                                                                                        ;              ;
;             |addr1Bit:I19|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I19                                                                                                                        ;              ;
;             |addr1Bit:I21|                                             ; 6 (6)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I21                                                                                                                        ;              ;
;             |addr1Bit:I22|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I22                                                                                                                        ;              ;
;             |addr1Bit:I23|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I23                                                                                                                        ;              ;
;             |addr1Bit:I24|                                             ; 4 (4)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I24                                                                                                                        ;              ;
;             |addr1Bit:I25|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I25                                                                                                                        ;              ;
;             |addr1Bit:I26|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I26                                                                                                                        ;              ;
;             |addr1Bit:I27|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I27                                                                                                                        ;              ;
;             |addr1Bit:I29|                                             ; 6 (6)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I29                                                                                                                        ;              ;
;             |addr1Bit:I30|                                             ; 2 (2)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I30                                                                                                                        ;              ;
;             |addr1Bit:I31|                                             ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|alu:U_78|addr32Bit:I00|addr1Bit:I31                                                                                                                        ;              ;
;       |coco:U_5|                                                       ; 89 (89)           ; 1 (1)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|coco:U_5                                                                                                                                                   ;              ;
;       |ctrl:U_55|                                                      ; 43 (43)           ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|ctrl:U_55                                                                                                                                                  ;              ;
;       |ctrl:U_7|                                                       ; 44 (44)           ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|ctrl:U_7                                                                                                                                                   ;              ;
;       |dram:U_44|                                                      ; 4786 (1)          ; 2974 (0)     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|dram:U_44                                                                                                                                                  ;              ;
;          |dram_array:U_1|                                              ; 2241 (2241)       ; 1456 (1456)  ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|dram:U_44|dram_array:U_1                                                                                                                                   ;              ;
;          |dram_array:U_3|                                              ; 2273 (2273)       ; 1456 (1456)  ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|dram:U_44|dram_array:U_3                                                                                                                                   ;              ;
;          |dram_ctrl:U_0|                                               ; 271 (271)         ; 62 (62)      ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|dram:U_44|dram_ctrl:U_0                                                                                                                                    ;              ;
;       |dram:U_65|                                                      ; 4791 (1)          ; 2974 (0)     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|dram:U_65                                                                                                                                                  ;              ;
;          |dram_array:U_1|                                              ; 2240 (2240)       ; 1456 (1456)  ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|dram:U_65|dram_array:U_1                                                                                                                                   ;              ;
;          |dram_array:U_3|                                              ; 2271 (2271)       ; 1456 (1456)  ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|dram:U_65|dram_array:U_3                                                                                                                                   ;              ;
;          |dram_ctrl:U_0|                                               ; 279 (279)         ; 62 (62)      ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|dram:U_65|dram_ctrl:U_0                                                                                                                                    ;              ;
;       |ext16Bit:U_53|                                                  ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|ext16Bit:U_53                                                                                                                                              ;              ;
;       |ext16Bit:U_8|                                                   ; 1 (1)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|ext16Bit:U_8                                                                                                                                               ;              ;
;       |fwdUnit:U_12|                                                   ; 1448 (1448)       ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|fwdUnit:U_12                                                                                                                                               ;              ;
;       |fwdUnit:U_67|                                                   ; 1445 (1445)       ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|fwdUnit:U_67                                                                                                                                               ;              ;
;       |icache2:U_40|                                                   ; 382 (0)           ; 503 (0)      ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|icache2:U_40                                                                                                                                               ;              ;
;          |cache_ctrl:U_0|                                              ; 0 (0)             ; 1 (1)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|icache2:U_40|cache_ctrl:U_0                                                                                                                                ;              ;
;          |data_array:U_1|                                              ; 382 (382)         ; 502 (502)    ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|icache2:U_40|data_array:U_1                                                                                                                                ;              ;
;             |altsyncram:set_rtl_1|                                     ; 0 (0)             ; 0 (0)        ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|icache2:U_40|data_array:U_1|altsyncram:set_rtl_1                                                                                                           ;              ;
;                |altsyncram_bqd1:auto_generated|                        ; 0 (0)             ; 0 (0)        ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|icache2:U_40|data_array:U_1|altsyncram:set_rtl_1|altsyncram_bqd1:auto_generated                                                                            ;              ;
;       |icache2:U_48|                                                   ; 398 (0)           ; 503 (0)      ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|icache2:U_48                                                                                                                                               ;              ;
;          |cache_ctrl:U_0|                                              ; 0 (0)             ; 1 (1)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|icache2:U_48|cache_ctrl:U_0                                                                                                                                ;              ;
;          |data_array:U_1|                                              ; 398 (398)         ; 502 (502)    ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|icache2:U_48|data_array:U_1                                                                                                                                ;              ;
;             |altsyncram:set_rtl_0|                                     ; 0 (0)             ; 0 (0)        ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0                                                                                                           ;              ;
;                |altsyncram_bqd1:auto_generated|                        ; 0 (0)             ; 0 (0)        ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated                                                                            ;              ;
;       |mux32:U_10|                                                     ; 57 (57)           ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|mux32:U_10                                                                                                                                                 ;              ;
;       |mux32:U_24|                                                     ; 41 (41)           ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|mux32:U_24                                                                                                                                                 ;              ;
;       |mux32:U_30|                                                     ; 3 (3)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|mux32:U_30                                                                                                                                                 ;              ;
;       |mux32:U_39|                                                     ; 269 (269)         ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|mux32:U_39                                                                                                                                                 ;              ;
;       |mux32:U_3|                                                      ; 9 (9)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|mux32:U_3                                                                                                                                                  ;              ;
;       |mux32:U_43|                                                     ; 9 (9)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|mux32:U_43                                                                                                                                                 ;              ;
;       |mux32:U_54|                                                     ; 57 (57)           ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|mux32:U_54                                                                                                                                                 ;              ;
;       |mux32:U_74|                                                     ; 4 (4)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|mux32:U_74                                                                                                                                                 ;              ;
;       |mux32:U_77|                                                     ; 42 (42)           ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|mux32:U_77                                                                                                                                                 ;              ;
;       |mux32:U_79|                                                     ; 265 (265)         ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|mux32:U_79                                                                                                                                                 ;              ;
;       |mux32:U_84|                                                     ; 92 (92)           ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|mux32:U_84                                                                                                                                                 ;              ;
;       |mux32:U_85|                                                     ; 92 (92)           ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|mux32:U_85                                                                                                                                                 ;              ;
;       |mux5:U_22|                                                      ; 4 (4)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|mux5:U_22                                                                                                                                                  ;              ;
;       |mux5:U_75|                                                      ; 4 (4)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|mux5:U_75                                                                                                                                                  ;              ;
;       |pc:U_1|                                                         ; 82 (82)           ; 32 (32)      ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|pc:U_1                                                                                                                                                     ;              ;
;       |pc:U_45|                                                        ; 81 (81)           ; 32 (32)      ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|pc:U_45                                                                                                                                                    ;              ;
;       |reg_EX_MEM:U_17|                                                ; 76 (76)           ; 75 (75)      ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|reg_EX_MEM:U_17                                                                                                                                            ;              ;
;       |reg_EX_MEM:U_80|                                                ; 76 (76)           ; 75 (75)      ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|reg_EX_MEM:U_80                                                                                                                                            ;              ;
;       |reg_ID_EX:U_69|                                                 ; 124 (124)         ; 132 (132)    ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|reg_ID_EX:U_69                                                                                                                                             ;              ;
;       |reg_ID_EX:U_6|                                                  ; 124 (124)         ; 132 (132)    ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|reg_ID_EX:U_6                                                                                                                                              ;              ;
;       |reg_IF_ID:U_0|                                                  ; 66 (66)           ; 65 (65)      ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|reg_IF_ID:U_0                                                                                                                                              ;              ;
;       |reg_IF_ID:U_50|                                                 ; 65 (65)           ; 65 (65)      ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|reg_IF_ID:U_50                                                                                                                                             ;              ;
;       |reg_MEM_WB:U_18|                                                ; 2 (2)             ; 39 (39)      ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|reg_MEM_WB:U_18                                                                                                                                            ;              ;
;       |reg_MEM_WB:U_82|                                                ; 2 (2)             ; 39 (39)      ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|reg_MEM_WB:U_82                                                                                                                                            ;              ;
;       |registerFile:U_11|                                              ; 38 (38)           ; 992 (992)    ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|registerFile:U_11                                                                                                                                          ;              ;
;       |registerFile:U_63|                                              ; 38 (38)           ; 992 (992)    ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|mycpu:theCPU|registerFile:U_63                                                                                                                                          ;              ;
;    |sld_hub:auto_hub|                                                  ; 93 (55)           ; 64 (36)      ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|sld_hub:auto_hub                                                                                                                                                        ;              ;
;       |sld_rom_sr:hub_info_reg|                                        ; 21 (21)           ; 9 (9)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                      ; 17 (17)           ; 19 (19)      ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                              ;              ;
+------------------------------------------------------------------------+-------------------+--------------+-------------+------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------+
; Name                                                                                                                              ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF         ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------+
; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port   ; 8192         ; 32           ; 8192         ; 32           ; 262144 ; meminit.hex ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|altsyncram:set_rtl_1|altsyncram_bqd1:auto_generated|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512    ; None        ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512    ; None        ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                   ;
+--------+--------------+---------+--------------+--------------+----------------------------------+------------------------------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                  ; IP Include File                                      ;
+--------+--------------+---------+--------------+--------------+----------------------------------+------------------------------------------------------+
; Altera ; RAM: 1-PORT  ; N/A     ; N/A          ; N/A          ; |cpu|VarLatRAM:theRAM|ram:SYNRAM ; /home/ecegrid/a/mg217/ece437/project4/source/ram.vhd ;
+--------+--------------+---------+--------------+--------------+----------------------------------+------------------------------------------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------+
; State Machine - |cpu|mycpu:theCPU|icache2:U_48|cache_ctrl:U_0|state ;
+-------------+-------------+-------------+---------------------------+
; Name        ; state.WRITE ; state.FETCH ; state.IDLE                ;
+-------------+-------------+-------------+---------------------------+
; state.IDLE  ; 0           ; 0           ; 0                         ;
; state.FETCH ; 0           ; 1           ; 1                         ;
; state.WRITE ; 1           ; 0           ; 1                         ;
+-------------+-------------+-------------+---------------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------+
; State Machine - |cpu|mycpu:theCPU|icache2:U_40|cache_ctrl:U_0|state ;
+-------------+-------------+-------------+---------------------------+
; Name        ; state.WRITE ; state.FETCH ; state.IDLE                ;
+-------------+-------------+-------------+---------------------------+
; state.IDLE  ; 0           ; 0           ; 0                         ;
; state.FETCH ; 0           ; 1           ; 1                         ;
; state.WRITE ; 1           ; 0           ; 1                         ;
+-------------+-------------+-------------+---------------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |cpu|mycpu:theCPU|dram:U_65|dram_ctrl:U_0|state                                                                ;
+--------------+------------+-------------+-------------+--------------+--------------+--------------+--------------+------------+
; Name         ; state.HALT ; state.DUMP1 ; state.DUMP0 ; state.WRITE1 ; state.WRITE0 ; state.FETCH1 ; state.FETCH0 ; state.IDLE ;
+--------------+------------+-------------+-------------+--------------+--------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0           ; 0           ; 0            ; 0            ; 0            ; 0            ; 0          ;
; state.FETCH0 ; 0          ; 0           ; 0           ; 0            ; 0            ; 0            ; 1            ; 1          ;
; state.FETCH1 ; 0          ; 0           ; 0           ; 0            ; 0            ; 1            ; 0            ; 1          ;
; state.WRITE0 ; 0          ; 0           ; 0           ; 0            ; 1            ; 0            ; 0            ; 1          ;
; state.WRITE1 ; 0          ; 0           ; 0           ; 1            ; 0            ; 0            ; 0            ; 1          ;
; state.DUMP0  ; 0          ; 0           ; 1           ; 0            ; 0            ; 0            ; 0            ; 1          ;
; state.DUMP1  ; 0          ; 1           ; 0           ; 0            ; 0            ; 0            ; 0            ; 1          ;
; state.HALT   ; 1          ; 0           ; 0           ; 0            ; 0            ; 0            ; 0            ; 1          ;
+--------------+------------+-------------+-------------+--------------+--------------+--------------+--------------+------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |cpu|mycpu:theCPU|dram:U_44|dram_ctrl:U_0|state                                                                ;
+--------------+------------+-------------+-------------+--------------+--------------+--------------+--------------+------------+
; Name         ; state.HALT ; state.DUMP1 ; state.DUMP0 ; state.WRITE1 ; state.WRITE0 ; state.FETCH1 ; state.FETCH0 ; state.IDLE ;
+--------------+------------+-------------+-------------+--------------+--------------+--------------+--------------+------------+
; state.IDLE   ; 0          ; 0           ; 0           ; 0            ; 0            ; 0            ; 0            ; 0          ;
; state.FETCH0 ; 0          ; 0           ; 0           ; 0            ; 0            ; 0            ; 1            ; 1          ;
; state.FETCH1 ; 0          ; 0           ; 0           ; 0            ; 0            ; 1            ; 0            ; 1          ;
; state.WRITE0 ; 0          ; 0           ; 0           ; 0            ; 1            ; 0            ; 0            ; 1          ;
; state.WRITE1 ; 0          ; 0           ; 0           ; 1            ; 0            ; 0            ; 0            ; 1          ;
; state.DUMP0  ; 0          ; 0           ; 1           ; 0            ; 0            ; 0            ; 0            ; 1          ;
; state.DUMP1  ; 0          ; 1           ; 0           ; 0            ; 0            ; 0            ; 0            ; 1          ;
; state.HALT   ; 1          ; 0           ; 0           ; 0            ; 0            ; 0            ; 0            ; 1          ;
+--------------+------------+-------------+-------------+--------------+--------------+--------------+--------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                            ;
+-----------------------------------------------------------+---------------------------------------------------+
; Register name                                             ; Reason for Removal                                ;
+-----------------------------------------------------------+---------------------------------------------------+
; mycpu:theCPU|reg_ID_EX:U_69|r_fwB                         ; Stuck at GND due to stuck port data_in            ;
; mycpu:theCPU|reg_ID_EX:U_69|r_fwA                         ; Stuck at GND due to stuck port data_in            ;
; mycpu:theCPU|reg_ID_EX:U_69|r_shamt[5..31]                ; Stuck at GND due to stuck port data_in            ;
; mycpu:theCPU|reg_ID_EX:U_6|r_fwB                          ; Stuck at GND due to stuck port data_in            ;
; mycpu:theCPU|reg_ID_EX:U_6|r_fwA                          ; Stuck at GND due to stuck port data_in            ;
; mycpu:theCPU|reg_ID_EX:U_6|r_shamt[5..31]                 ; Stuck at GND due to stuck port data_in            ;
; mycpu:theCPU|reg_ID_EX:U_69|r_shamt[0]                    ; Merged with mycpu:theCPU|reg_ID_EX:U_69|r_imm[6]  ;
; mycpu:theCPU|reg_ID_EX:U_69|r_shamt[1]                    ; Merged with mycpu:theCPU|reg_ID_EX:U_69|r_imm[7]  ;
; mycpu:theCPU|reg_ID_EX:U_69|r_shamt[2]                    ; Merged with mycpu:theCPU|reg_ID_EX:U_69|r_imm[8]  ;
; mycpu:theCPU|reg_ID_EX:U_69|r_shamt[3]                    ; Merged with mycpu:theCPU|reg_ID_EX:U_69|r_imm[9]  ;
; mycpu:theCPU|reg_ID_EX:U_69|r_shamt[4]                    ; Merged with mycpu:theCPU|reg_ID_EX:U_69|r_imm[10] ;
; mycpu:theCPU|reg_ID_EX:U_69|r_imm[17..31]                 ; Merged with mycpu:theCPU|reg_ID_EX:U_69|r_imm[16] ;
; mycpu:theCPU|reg_ID_EX:U_6|r_shamt[0]                     ; Merged with mycpu:theCPU|reg_ID_EX:U_6|r_imm[6]   ;
; mycpu:theCPU|reg_ID_EX:U_6|r_shamt[1]                     ; Merged with mycpu:theCPU|reg_ID_EX:U_6|r_imm[7]   ;
; mycpu:theCPU|reg_ID_EX:U_6|r_shamt[2]                     ; Merged with mycpu:theCPU|reg_ID_EX:U_6|r_imm[8]   ;
; mycpu:theCPU|reg_ID_EX:U_6|r_shamt[3]                     ; Merged with mycpu:theCPU|reg_ID_EX:U_6|r_imm[9]   ;
; mycpu:theCPU|reg_ID_EX:U_6|r_shamt[4]                     ; Merged with mycpu:theCPU|reg_ID_EX:U_6|r_imm[10]  ;
; mycpu:theCPU|reg_ID_EX:U_6|r_imm[17..31]                  ; Merged with mycpu:theCPU|reg_ID_EX:U_6|r_imm[16]  ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[4] ; Merged with mycpu:theCPU|pc:U_45|Q[3]             ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[2] ; Merged with mycpu:theCPU|pc:U_45|Q[2]             ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[8] ; Merged with mycpu:theCPU|pc:U_45|Q[5]             ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[6] ; Merged with mycpu:theCPU|pc:U_45|Q[4]             ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[4] ; Merged with mycpu:theCPU|pc:U_1|Q[3]              ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[2] ; Merged with mycpu:theCPU|pc:U_1|Q[2]              ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[8] ; Merged with mycpu:theCPU|pc:U_1|Q[5]              ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[6] ; Merged with mycpu:theCPU|pc:U_1|Q[4]              ;
; mycpu:theCPU|icache2:U_48|cache_ctrl:U_0|state.IDLE       ; Lost fanout                                       ;
; mycpu:theCPU|icache2:U_40|cache_ctrl:U_0|state.IDLE       ; Lost fanout                                       ;
; mycpu:theCPU|icache2:U_48|cache_ctrl:U_0|state.WRITE      ; Lost fanout                                       ;
; mycpu:theCPU|icache2:U_40|cache_ctrl:U_0|state.WRITE      ; Lost fanout                                       ;
; Total Number of Removed Registers = 110                   ;                                                   ;
+-----------------------------------------------------------+---------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 9757  ;
; Number of registers using Synchronous Clear  ; 52    ;
; Number of registers using Synchronous Load   ; 104   ;
; Number of registers using Asynchronous Clear ; 3849  ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 9388  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------+
; Inverted Register Statistics                     ;
+----------------------------------------+---------+
; Inverted Register                      ; Fan out ;
+----------------------------------------+---------+
; mycpu:theCPU|pc:U_45|Q[9]              ; 23      ;
; sld_hub:auto_hub|tdo                   ; 2       ;
; Total number of inverted registers = 2 ;         ;
+----------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------+
; Registers Added for RAM Pass-Through Logic                                                                   ;
+------------------------------------------------------------+-------------------------------------------------+
; Register Name                                              ; RAM Name                                        ;
+------------------------------------------------------------+-------------------------------------------------+
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[0]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[1]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[2]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[3]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[4]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[5]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[6]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[7]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[8]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[9]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[10] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[11] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[12] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[13] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[14] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[15] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[16] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[17] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[18] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[19] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[20] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[21] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[22] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[23] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[24] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[25] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[26] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[27] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[28] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[29] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[30] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[31] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[32] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[33] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[34] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[35] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[36] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[37] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[38] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[39] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[40] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[0]  ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[1]  ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[2]  ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[3]  ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[4]  ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[5]  ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[6]  ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[7]  ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[8]  ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[9]  ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[10] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[11] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[12] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[13] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[14] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[15] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[16] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[17] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[18] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[19] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[20] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[21] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[22] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[23] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[24] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[25] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[26] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[27] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[28] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[29] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[30] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[31] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[32] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[33] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[34] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[35] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[36] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[37] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[38] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[39] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[40] ; mycpu:theCPU|icache2:U_40|data_array:U_1|set~37 ;
+------------------------------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                                                                                                             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                                                                                                                   ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |cpu|mycpu:theCPU|reg_ID_EX:U_69|r_regDest[0]                                                                                                                                                ;
; 3:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |cpu|mycpu:theCPU|reg_ID_EX:U_6|r_regDest[4]                                                                                                                                                 ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; Yes        ; |cpu|mycpu:theCPU|pc:U_45|Q[0]                                                                                                                                                               ;
; 3:1                ; 25 bits   ; 50 LEs        ; 50 LEs               ; 0 LEs                  ; Yes        ; |cpu|mycpu:theCPU|pc:U_45|Q[27]                                                                                                                                                              ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; Yes        ; |cpu|mycpu:theCPU|pc:U_1|Q[0]                                                                                                                                                                ;
; 3:1                ; 26 bits   ; 52 LEs        ; 52 LEs               ; 0 LEs                  ; Yes        ; |cpu|mycpu:theCPU|pc:U_1|Q[13]                                                                                                                                                               ;
; 4:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |cpu|VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                ;
; 5:1                ; 5 bits    ; 15 LEs        ; 5 LEs                ; 10 LEs                 ; Yes        ; |cpu|VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4] ;
; 24:1               ; 4 bits    ; 64 LEs        ; 40 LEs               ; 24 LEs                 ; Yes        ; |cpu|VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]      ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |cpu|VarLatRAM:theRAM|q[20]                                                                                                                                                                  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |cpu|mycpu:theCPU|dram:U_44|dram_array:U_3|set1                                                                                                                                              ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |cpu|mycpu:theCPU|dram:U_65|dram_array:U_3|set1                                                                                                                                              ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|icache2:U_48|data_array:U_1|set                                                                                                                                            ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|icache2:U_40|data_array:U_1|set                                                                                                                                            ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |cpu|mycpu:theCPU|dram:U_44|dram_array:U_3|set0                                                                                                                                              ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |cpu|mycpu:theCPU|dram:U_65|dram_array:U_1|set0                                                                                                                                              ;
; 3:1                ; 27 bits   ; 54 LEs        ; 54 LEs               ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_24|output[22]                                                                                                                                                      ;
; 3:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_24|output[3]                                                                                                                                                       ;
; 3:1                ; 27 bits   ; 54 LEs        ; 54 LEs               ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_77|output[6]                                                                                                                                                       ;
; 3:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_77|output[4]                                                                                                                                                       ;
; 3:1                ; 26 bits   ; 52 LEs        ; 52 LEs               ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_54|output[22]                                                                                                                                                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_43|output[4]                                                                                                                                                       ;
; 3:1                ; 26 bits   ; 52 LEs        ; 52 LEs               ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_10|output[4]                                                                                                                                                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_3|output[5]                                                                                                                                                        ;
; 16:1               ; 51 bits   ; 510 LEs       ; 510 LEs              ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|dram:U_65|dram_array:U_1|Mux5                                                                                                                                              ;
; 16:1               ; 106 bits  ; 1060 LEs      ; 1060 LEs             ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|dram:U_44|dram_array:U_3|Mux33                                                                                                                                             ;
; 16:1               ; 51 bits   ; 510 LEs       ; 510 LEs              ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|dram:U_44|dram_array:U_3|Mux20                                                                                                                                             ;
; 16:1               ; 106 bits  ; 1060 LEs      ; 1060 LEs             ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|dram:U_44|dram_array:U_1|Mux66                                                                                                                                             ;
; 16:1               ; 27 bits   ; 270 LEs       ; 270 LEs              ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|icache2:U_48|data_array:U_1|Mux0                                                                                                                                           ;
; 16:1               ; 27 bits   ; 270 LEs       ; 270 LEs              ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|icache2:U_40|data_array:U_1|Mux23                                                                                                                                          ;
; 5:1                ; 31 bits   ; 93 LEs        ; 93 LEs               ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_84|output[19]                                                                                                                                                      ;
; 5:1                ; 31 bits   ; 93 LEs        ; 93 LEs               ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_85|output[8]                                                                                                                                                       ;
; 5:1                ; 25 bits   ; 75 LEs        ; 50 LEs               ; 25 LEs                 ; No         ; |cpu|mycpu:theCPU|dram:U_44|dram_ctrl:U_0|mem_addr[12]                                                                                                                                       ;
; 5:1                ; 25 bits   ; 75 LEs        ; 50 LEs               ; 25 LEs                 ; No         ; |cpu|mycpu:theCPU|dram:U_65|dram_ctrl:U_0|mem_addr[9]                                                                                                                                        ;
; 6:1                ; 2 bits    ; 8 LEs         ; 6 LEs                ; 2 LEs                  ; No         ; |cpu|ramAddr[1]                                                                                                                                                                              ;
; 6:1                ; 14 bits   ; 56 LEs        ; 56 LEs               ; 0 LEs                  ; No         ; |cpu|ramAddr[13]                                                                                                                                                                             ;
; 9:1                ; 32 bits   ; 192 LEs       ; 128 LEs              ; 64 LEs                 ; No         ; |cpu|mycpu:theCPU|dram:U_44|dram_ctrl:U_0|wdat[8]                                                                                                                                            ;
; 9:1                ; 32 bits   ; 192 LEs       ; 128 LEs              ; 64 LEs                 ; No         ; |cpu|mycpu:theCPU|dram:U_65|dram_ctrl:U_0|wdat[2]                                                                                                                                            ;
; 34:1               ; 32 bits   ; 704 LEs       ; 704 LEs              ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|fwdUnit:U_67|Aout[23]                                                                                                                                                      ;
; 34:1               ; 32 bits   ; 704 LEs       ; 704 LEs              ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|fwdUnit:U_67|Bout[0]                                                                                                                                                       ;
; 34:1               ; 32 bits   ; 704 LEs       ; 704 LEs              ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|fwdUnit:U_12|Aout[23]                                                                                                                                                      ;
; 34:1               ; 32 bits   ; 704 LEs       ; 704 LEs              ; 0 LEs                  ; No         ; |cpu|mycpu:theCPU|fwdUnit:U_12|Bout[25]                                                                                                                                                      ;
; 14:1               ; 8 bits    ; 72 LEs        ; 56 LEs               ; 16 LEs                 ; No         ; |cpu|mycpu:theCPU|mux32:U_39|output[10]                                                                                                                                                      ;
; 14:1               ; 8 bits    ; 72 LEs        ; 64 LEs               ; 8 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_39|output[22]                                                                                                                                                      ;
; 14:1               ; 8 bits    ; 72 LEs        ; 56 LEs               ; 16 LEs                 ; No         ; |cpu|mycpu:theCPU|mux32:U_79|output[11]                                                                                                                                                      ;
; 14:1               ; 8 bits    ; 72 LEs        ; 64 LEs               ; 8 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_79|output[23]                                                                                                                                                      ;
; 10:1               ; 32 bits   ; 192 LEs       ; 128 LEs              ; 64 LEs                 ; No         ; |cpu|ramData[3]                                                                                                                                                                              ;
; 15:1               ; 4 bits    ; 40 LEs        ; 32 LEs               ; 8 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_39|output[7]                                                                                                                                                       ;
; 15:1               ; 4 bits    ; 40 LEs        ; 32 LEs               ; 8 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_39|output[27]                                                                                                                                                      ;
; 15:1               ; 4 bits    ; 40 LEs        ; 32 LEs               ; 8 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_79|output[4]                                                                                                                                                       ;
; 15:1               ; 4 bits    ; 40 LEs        ; 32 LEs               ; 8 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_79|output[26]                                                                                                                                                      ;
; 16:1               ; 2 bits    ; 20 LEs        ; 16 LEs               ; 4 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_39|output[3]                                                                                                                                                       ;
; 16:1               ; 2 bits    ; 20 LEs        ; 16 LEs               ; 4 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_39|output[28]                                                                                                                                                      ;
; 16:1               ; 2 bits    ; 20 LEs        ; 16 LEs               ; 4 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_79|output[2]                                                                                                                                                       ;
; 16:1               ; 2 bits    ; 20 LEs        ; 16 LEs               ; 4 LEs                  ; No         ; |cpu|mycpu:theCPU|mux32:U_79|output[28]                                                                                                                                                      ;
; 5:1                ; 5 bits    ; 15 LEs        ; 5 LEs                ; 10 LEs                 ; Yes        ; |cpu|sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                          ;
; 5:1                ; 5 bits    ; 15 LEs        ; 5 LEs                ; 10 LEs                 ; Yes        ; |cpu|sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                ;
; 6:1                ; 4 bits    ; 16 LEs        ; 4 LEs                ; 12 LEs                 ; Yes        ; |cpu|sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                            ;
; 6:1                ; 5 bits    ; 20 LEs        ; 5 LEs                ; 15 LEs                 ; Yes        ; |cpu|sld_hub:auto_hub|shadow_irf_reg[1][0]                                                                                                                                                   ;
; 20:1               ; 4 bits    ; 52 LEs        ; 32 LEs               ; 20 LEs                 ; Yes        ; |cpu|sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                     ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1 ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                              ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                               ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Source assignments for mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                    ;
+---------------------------------+--------------------+------+-------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                     ;
+---------------------------------+--------------------+------+-------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Source assignments for mycpu:theCPU|icache2:U_40|data_array:U_1|altsyncram:set_rtl_1|altsyncram_bqd1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                    ;
+---------------------------------+--------------------+------+-------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                     ;
+---------------------------------+--------------------+------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+----------------------------------------------+
; Parameter Name                     ; Value                ; Type                                         ;
+------------------------------------+----------------------+----------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                      ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                   ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                 ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                 ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                               ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                      ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                      ;
; WIDTH_A                            ; 32                   ; Signed Integer                               ;
; WIDTHAD_A                          ; 13                   ; Signed Integer                               ;
; NUMWORDS_A                         ; 8192                 ; Signed Integer                               ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                      ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                      ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                      ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                      ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                      ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                      ;
; WIDTH_B                            ; 1                    ; Untyped                                      ;
; WIDTHAD_B                          ; 1                    ; Untyped                                      ;
; NUMWORDS_B                         ; 1                    ; Untyped                                      ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                      ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                      ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                      ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                      ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                      ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                      ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                      ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                      ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                      ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                      ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                      ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                      ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                               ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                      ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                      ;
; BYTE_SIZE                          ; 8                    ; Untyped                                      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                      ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                      ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                      ;
; INIT_FILE                          ; meminit.hex          ; Untyped                                      ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                      ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                      ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                      ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                      ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                      ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                      ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                      ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                      ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                      ;
; DEVICE_FAMILY                      ; Cyclone II           ; Untyped                                      ;
; CBXI_PARAMETER                     ; altsyncram_f9f1      ; Untyped                                      ;
+------------------------------------+----------------------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2 ;
+-------------------------+----------------------------------+------------------------------------------------------------------------------------------------------+
; Parameter Name          ; Value                            ; Type                                                                                                 ;
+-------------------------+----------------------------------+------------------------------------------------------------------------------------------------------+
; SLD_NODE_INFO           ; 135818752                        ; Signed Integer                                                                                       ;
; SLD_AUTO_INSTANCE_INDEX ; yes                              ; String                                                                                               ;
; SLD_IP_VERSION          ; 1                                ; Signed Integer                                                                                       ;
; SLD_IP_MINOR_VERSION    ; 3                                ; Signed Integer                                                                                       ;
; SLD_COMMON_IP_VERSION   ; 0                                ; Signed Integer                                                                                       ;
; width_word              ; 32                               ; Untyped                                                                                              ;
; numwords                ; 8192                             ; Untyped                                                                                              ;
; widthad                 ; 13                               ; Untyped                                                                                              ;
; shift_count_bits        ; 6                                ; Untyped                                                                                              ;
; cvalue                  ; 00000000000000000000000000000000 ; Untyped                                                                                              ;
; is_data_in_ram          ; 1                                ; Untyped                                                                                              ;
; is_readable             ; 1                                ; Untyped                                                                                              ;
; node_name               ; 1918987597                       ; Untyped                                                                                              ;
+-------------------------+----------------------------------+------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: sld_hub:auto_hub             ;
+--------------------------+----------------------------------+-----------------+
; Parameter Name           ; Value                            ; Type            ;
+--------------------------+----------------------------------+-----------------+
; sld_hub_ip_version       ; 1                                ; Untyped         ;
; sld_hub_ip_minor_version ; 4                                ; Untyped         ;
; sld_common_ip_version    ; 0                                ; Untyped         ;
; device_family            ; Cyclone II                       ; Untyped         ;
; n_nodes                  ; 1                                ; Untyped         ;
; n_sel_bits               ; 1                                ; Untyped         ;
; n_node_ir_bits           ; 5                                ; Untyped         ;
; node_info                ; 00001000000110000110111000000000 ; Unsigned Binary ;
; compilation_mode         ; 1                                ; Untyped         ;
; BROADCAST_FEATURE        ; 1                                ; Signed Integer  ;
; FORCE_IR_CAPTURE_FEATURE ; 1                                ; Signed Integer  ;
+--------------------------+----------------------------------+-----------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0 ;
+------------------------------------+----------------------+----------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                               ;
+------------------------------------+----------------------+----------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                            ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                         ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                       ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                       ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                     ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                            ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                            ;
; WIDTH_A                            ; 32                   ; Untyped                                            ;
; WIDTHAD_A                          ; 4                    ; Untyped                                            ;
; NUMWORDS_A                         ; 16                   ; Untyped                                            ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                            ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                            ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                            ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                            ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                            ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                            ;
; WIDTH_B                            ; 32                   ; Untyped                                            ;
; WIDTHAD_B                          ; 4                    ; Untyped                                            ;
; NUMWORDS_B                         ; 16                   ; Untyped                                            ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                            ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                            ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                            ;
; ADDRESS_REG_B                      ; CLOCK0               ; Untyped                                            ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                            ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                            ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                            ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                            ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                            ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                            ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                            ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                            ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                            ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                            ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                            ;
; BYTE_SIZE                          ; 8                    ; Untyped                                            ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                            ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                            ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                            ;
; INIT_FILE                          ; UNUSED               ; Untyped                                            ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                            ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                            ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                            ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                            ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                            ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                            ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                            ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                            ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                            ;
; DEVICE_FAMILY                      ; Cyclone II           ; Untyped                                            ;
; CBXI_PARAMETER                     ; altsyncram_bqd1      ; Untyped                                            ;
+------------------------------------+----------------------+----------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: mycpu:theCPU|icache2:U_40|data_array:U_1|altsyncram:set_rtl_1 ;
+------------------------------------+----------------------+----------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                               ;
+------------------------------------+----------------------+----------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                            ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                         ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                       ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                       ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                     ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                            ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                            ;
; WIDTH_A                            ; 32                   ; Untyped                                            ;
; WIDTHAD_A                          ; 4                    ; Untyped                                            ;
; NUMWORDS_A                         ; 16                   ; Untyped                                            ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                            ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                            ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                            ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                            ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                            ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                            ;
; WIDTH_B                            ; 32                   ; Untyped                                            ;
; WIDTHAD_B                          ; 4                    ; Untyped                                            ;
; NUMWORDS_B                         ; 16                   ; Untyped                                            ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                            ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                            ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                            ;
; ADDRESS_REG_B                      ; CLOCK0               ; Untyped                                            ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                            ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                            ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                            ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                            ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                            ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                            ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                            ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                            ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                            ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                            ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                            ;
; BYTE_SIZE                          ; 8                    ; Untyped                                            ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                            ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                            ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                            ;
; INIT_FILE                          ; UNUSED               ; Untyped                                            ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                            ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                            ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                            ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                            ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                            ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                            ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                            ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                            ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                            ;
; DEVICE_FAMILY                      ; Cyclone II           ; Untyped                                            ;
; CBXI_PARAMETER                     ; altsyncram_bqd1      ; Untyped                                            ;
+------------------------------------+----------------------+----------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                          ;
+-------------------------------------------+---------------------------------------------------------------+
; Name                                      ; Value                                                         ;
+-------------------------------------------+---------------------------------------------------------------+
; Number of entity instances                ; 3                                                             ;
; Entity Instance                           ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component   ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                   ;
;     -- WIDTH_A                            ; 32                                                            ;
;     -- NUMWORDS_A                         ; 8192                                                          ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                  ;
;     -- WIDTH_B                            ; 1                                                             ;
;     -- NUMWORDS_B                         ; 1                                                             ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                        ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                  ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                          ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                     ;
; Entity Instance                           ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                     ;
;     -- WIDTH_A                            ; 32                                                            ;
;     -- NUMWORDS_A                         ; 16                                                            ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                  ;
;     -- WIDTH_B                            ; 32                                                            ;
;     -- NUMWORDS_B                         ; 16                                                            ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                                        ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                  ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                          ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                     ;
; Entity Instance                           ; mycpu:theCPU|icache2:U_40|data_array:U_1|altsyncram:set_rtl_1 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                     ;
;     -- WIDTH_A                            ; 32                                                            ;
;     -- NUMWORDS_A                         ; 16                                                            ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                  ;
;     -- WIDTH_B                            ; 32                                                            ;
;     -- NUMWORDS_B                         ; 16                                                            ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                                        ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                  ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                          ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                     ;
+-------------------------------------------+---------------------------------------------------------------+


+----------------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|reg_MEM_WB:U_82" ;
+------+-------+----------+--------------------------------+
; Port ; Type  ; Severity ; Details                        ;
+------+-------+----------+--------------------------------+
; noop ; Input ; Info     ; Stuck at GND                   ;
+------+-------+----------+--------------------------------+


+----------------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|reg_MEM_WB:U_18" ;
+------+-------+----------+--------------------------------+
; Port ; Type  ; Severity ; Details                        ;
+------+-------+----------+--------------------------------+
; noop ; Input ; Info     ; Stuck at GND                   ;
+------+-------+----------+--------------------------------+


+---------------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|reg_ID_EX:U_69" ;
+----------------+-------+----------+---------------------+
; Port           ; Type  ; Severity ; Details             ;
+----------------+-------+----------+---------------------+
; d_shamt[31..5] ; Input ; Info     ; Stuck at GND        ;
+----------------+-------+----------+---------------------+


+--------------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|reg_ID_EX:U_6" ;
+----------------+-------+----------+--------------------+
; Port           ; Type  ; Severity ; Details            ;
+----------------+-------+----------+--------------------+
; d_shamt[31..5] ; Input ; Info     ; Stuck at GND       ;
+----------------+-------+----------+--------------------+


+---------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|pc:U_45"  ;
+-----------------+-------+----------+--------------+
; Port            ; Type  ; Severity ; Details      ;
+-----------------+-------+----------+--------------+
; rstaddr[31..10] ; Input ; Info     ; Stuck at GND ;
; rstaddr[8..0]   ; Input ; Info     ; Stuck at GND ;
; rstaddr[9]      ; Input ; Info     ; Stuck at VCC ;
+-----------------+-------+----------+--------------+


+-------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|pc:U_1" ;
+---------+-------+----------+--------------------+
; Port    ; Type  ; Severity ; Details            ;
+---------+-------+----------+--------------------+
; rstaddr ; Input ; Info     ; Stuck at GND       ;
+---------+-------+----------+--------------------+


+----------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|mux5:U_75" ;
+------+-------+----------+--------------------------+
; Port ; Type  ; Severity ; Details                  ;
+------+-------+----------+--------------------------+
; i1   ; Input ; Info     ; Stuck at VCC             ;
+------+-------+----------+--------------------------+


+----------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|mux5:U_22" ;
+------+-------+----------+--------------------------+
; Port ; Type  ; Severity ; Details                  ;
+------+-------+----------+--------------------------+
; i1   ; Input ; Info     ; Stuck at VCC             ;
+------+-------+----------+--------------------------+


+-----------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|mux32:U_85" ;
+-----------+-------+----------+----------------------+
; Port      ; Type  ; Severity ; Details              ;
+-----------+-------+----------+----------------------+
; i1[31..1] ; Input ; Info     ; Stuck at GND         ;
+-----------+-------+----------+----------------------+


+-----------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|mux32:U_84" ;
+-----------+-------+----------+----------------------+
; Port      ; Type  ; Severity ; Details              ;
+-----------+-------+----------+----------------------+
; i1[31..1] ; Input ; Info     ; Stuck at GND         ;
+-----------+-------+----------+----------------------+


+-----------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|mux32:U_76" ;
+-----------+-------+----------+----------------------+
; Port      ; Type  ; Severity ; Details              ;
+-----------+-------+----------+----------------------+
; i1[31..1] ; Input ; Info     ; Stuck at GND         ;
+-----------+-------+----------+----------------------+


+-----------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|mux32:U_74" ;
+-----------+-------+----------+----------------------+
; Port      ; Type  ; Severity ; Details              ;
+-----------+-------+----------+----------------------+
; i1[15..0] ; Input ; Info     ; Stuck at GND         ;
+-----------+-------+----------+----------------------+


+-----------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|mux32:U_52" ;
+----------+-------+----------+-----------------------+
; Port     ; Type  ; Severity ; Details               ;
+----------+-------+----------+-----------------------+
; i1[1..0] ; Input ; Info     ; Stuck at GND          ;
+----------+-------+----------+-----------------------+


+-----------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|mux32:U_38" ;
+-----------+-------+----------+----------------------+
; Port      ; Type  ; Severity ; Details              ;
+-----------+-------+----------+----------------------+
; i1[31..1] ; Input ; Info     ; Stuck at GND         ;
+-----------+-------+----------+----------------------+


+-----------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|mux32:U_30" ;
+-----------+-------+----------+----------------------+
; Port      ; Type  ; Severity ; Details              ;
+-----------+-------+----------+----------------------+
; i1[15..0] ; Input ; Info     ; Stuck at GND         ;
+-----------+-------+----------+----------------------+


+----------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|mux32:U_9" ;
+----------+-------+----------+----------------------+
; Port     ; Type  ; Severity ; Details              ;
+----------+-------+----------+----------------------+
; i1[1..0] ; Input ; Info     ; Stuck at GND         ;
+----------+-------+----------+----------------------+


+---------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|coco:U_5" ;
+-------------+-------+----------+------------------+
; Port        ; Type  ; Severity ; Details          ;
+-------------+-------+----------+------------------+
; pc0[31..16] ; Input ; Info     ; Stuck at GND     ;
; pc1[31..16] ; Input ; Info     ; Stuck at GND     ;
+-------------+-------+----------+------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|alu:U_78"                                                                  ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; overflow ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zero     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|alu:U_16"                                                                  ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; overflow ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zero     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|addr32Bit:U_66"                                                            ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; cin      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; overflow ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|addr32Bit:U_59"                                                            ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; a[1..0]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; cin      ; Input  ; Info     ; Stuck at GND                                                                        ;
; overflow ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|addr32Bit:U_47"                                                            ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; b[31..3] ; Input  ; Info     ; Stuck at GND                                                                        ;
; b[1..0]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; b[2]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; cin      ; Input  ; Info     ; Stuck at GND                                                                        ;
; overflow ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|addr32Bit:U_37"                                                            ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; a[1..0]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; cin      ; Input  ; Info     ; Stuck at GND                                                                        ;
; overflow ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|addr32Bit:U_32"                                                            ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; cin      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; overflow ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mycpu:theCPU|addr32Bit:U_2"                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; b[31..3] ; Input  ; Info     ; Stuck at GND                                                                        ;
; b[1..0]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; b[2]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; cin      ; Input  ; Info     ; Stuck at GND                                                                        ;
; overflow ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; In-System Memory Content Editor Settings                                                                                                               ;
+----------------+-------------+-------+-------+------------+--------------------------------------------------------------------------------------------+
; Instance Index ; Instance ID ; Width ; Depth ; Mode       ; Hierarchy Location                                                                         ;
+----------------+-------------+-------+-------+------------+--------------------------------------------------------------------------------------------+
; 0              ; ramM        ; 32    ; 8192  ; Read/Write ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated ;
+----------------+-------------+-------+-------+------------+--------------------------------------------------------------------------------------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II Analysis & Synthesis
    Info: Version 10.0 Build 218 06/27/2010 SJ Full Version
    Info: Copyright (C) 1991-2010 Altera Corporation. All rights reserved.
    Info: Your use of Altera Corporation's design tools, logic functions 
    Info: and other software and tools, and its AMPP partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Altera Program License 
    Info: Subscription Agreement, Altera MegaCore Function License 
    Info: Agreement, or other applicable license agreement, including, 
    Info: without limitation, that your use is for the sole purpose of 
    Info: programming logic devices manufactured by Altera and sold by 
    Info: Altera or its authorized distributors.  Please refer to the 
    Info: applicable agreement for further details.
    Info: Processing started: Tue Apr 12 20:41:52 2011
Info: Command: quartus_map --read_settings_files=on --write_settings_files=on cpu -c cpu
Info: Revision "cpu" was previously opened in Quartus II software version 6.1. Created Quartus II Default Settings File /home/ecegrid/a/mg217/ece437/project4/._cpu/cpu_assignment_defaults.qdf, which contains the default assignment setting information from Quartus II software version 6.1.
Info: Default assignment values were changed in the current version of the Quartus II software -- changes to default assignments values are contained in file /package/eda/altera/altera10.0/quartus/linux/assignment_defaults.qdf
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/cpu.vhd
    Info: Found design unit 1: cpu-behavioral
    Info: Found entity 1: cpu
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/mycpu.vhd
    Info: Found design unit 1: mycpu-struct
    Info: Found entity 1: mycpu
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/pc.vhd
    Info: Found design unit 1: pc-pc_arch
    Info: Found entity 1: pc
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/mux5.vhd
    Info: Found design unit 1: mux5-mux_arch
    Info: Found entity 1: mux5
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/ext16bit.vhd
    Info: Found design unit 1: ext16Bit-ext16Bit_arch
    Info: Found entity 1: ext16Bit
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/mux32.vhd
    Info: Found design unit 1: mux32-mux_arch
    Info: Found entity 1: mux32
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/registerFile.vhd
    Info: Found design unit 1: registerFile-regfile_arch
    Info: Found entity 1: registerFile
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/ctrl.vhd
    Info: Found design unit 1: ctrl-ctrl_arch
    Info: Found entity 1: ctrl
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/reg_IF_ID.vhd
    Info: Found design unit 1: reg_IF_ID-regfile_arch
    Info: Found entity 1: reg_IF_ID
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/reg_ID_EX.vhd
    Info: Found design unit 1: reg_ID_EX-regfile_arch
    Info: Found entity 1: reg_ID_EX
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/reg_EX_MEM.vhd
    Info: Found design unit 1: reg_EX_MEM-regfile_arch
    Info: Found entity 1: reg_EX_MEM
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/reg_MEM_WB.vhd
    Info: Found design unit 1: reg_MEM_WB-regfile_arch
    Info: Found entity 1: reg_MEM_WB
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/fwdUnit.vhd
    Info: Found design unit 1: fwdUnit-fwdUnit_arch
    Info: Found entity 1: fwdUnit
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/coco.vhd
    Info: Found design unit 1: coco-behavioral
    Info: Found entity 1: coco
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/alu.vhd
    Info: Found design unit 1: alu-alu_arch
    Info: Found entity 1: alu
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/addr32Bit.vhd
    Info: Found design unit 1: addr32Bit-addr32Bit_arch
    Info: Found entity 1: addr32Bit
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/addr1Bit.vhd
    Info: Found design unit 1: addr1Bit-addr1Bit_arch
    Info: Found entity 1: addr1Bit
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/dram.vhd
    Info: Found design unit 1: dram-struct
    Info: Found entity 1: dram
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/dram_array.vhd
    Info: Found design unit 1: dram_array-dram_array_arch
    Info: Found entity 1: dram_array
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/dram_ctrl.vhd
    Info: Found design unit 1: dram_ctrl-dram_ctrl_arch
    Info: Found entity 1: dram_ctrl
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/icache.vhd
    Info: Found design unit 1: icache2-struct
    Info: Found entity 1: icache2
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/cache_ctrl.vhd
    Info: Found design unit 1: cache_ctrl-ctrl_arch
    Info: Found entity 1: cache_ctrl
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/data_array.vhd
    Info: Found design unit 1: data_array-data_arch
    Info: Found entity 1: data_array
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/VarLatRAM.vhd
    Info: Found design unit 1: VarLatRAM-VarLatRAM_arch
    Info: Found entity 1: VarLatRAM
Info: Found 2 design units, including 1 entities, in source file /home/ecegrid/a/mg217/ece437/project4/source/ram.vhd
    Info: Found design unit 1: ram-SYN
    Info: Found entity 1: ram
Info: Elaborating entity "cpu" for the top level hierarchy
Info: Elaborating entity "mycpu" for hierarchy "mycpu:theCPU"
Info: Elaborating entity "addr32Bit" for hierarchy "mycpu:theCPU|addr32Bit:U_2"
Info: Elaborating entity "addr1Bit" for hierarchy "mycpu:theCPU|addr32Bit:U_2|addr1Bit:I00"
Info: Elaborating entity "alu" for hierarchy "mycpu:theCPU|alu:U_16"
Info: Elaborating entity "coco" for hierarchy "mycpu:theCPU|coco:U_5"
Warning (10036): Verilog HDL or VHDL warning at coco.vhd(104): object "dramState0" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at coco.vhd(105): object "dramState1" assigned a value but never read
Info: Elaborating entity "ctrl" for hierarchy "mycpu:theCPU|ctrl:U_7"
Info: Elaborating entity "dram" for hierarchy "mycpu:theCPU|dram:U_44"
Info: Elaborating entity "dram_array" for hierarchy "mycpu:theCPU|dram:U_44|dram_array:U_1"
Info: Elaborating entity "dram_ctrl" for hierarchy "mycpu:theCPU|dram:U_44|dram_ctrl:U_0"
Warning (10036): Verilog HDL or VHDL warning at dram_ctrl.vhd(81): object "dirty" assigned a value but never read
Warning (10492): VHDL Process Statement warning at dram_ctrl.vhd(125): signal "way_sel" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Info: Elaborating entity "ext16Bit" for hierarchy "mycpu:theCPU|ext16Bit:U_8"
Info: Elaborating entity "fwdUnit" for hierarchy "mycpu:theCPU|fwdUnit:U_12"
Info: Elaborating entity "icache2" for hierarchy "mycpu:theCPU|icache2:U_40"
Info: Elaborating entity "cache_ctrl" for hierarchy "mycpu:theCPU|icache2:U_40|cache_ctrl:U_0"
Info: Elaborating entity "data_array" for hierarchy "mycpu:theCPU|icache2:U_40|data_array:U_1"
Info: Elaborating entity "mux32" for hierarchy "mycpu:theCPU|mux32:U_3"
Info: Elaborating entity "mux5" for hierarchy "mycpu:theCPU|mux5:U_14"
Info: Elaborating entity "pc" for hierarchy "mycpu:theCPU|pc:U_1"
Info: Elaborating entity "reg_EX_MEM" for hierarchy "mycpu:theCPU|reg_EX_MEM:U_17"
Info: Elaborating entity "reg_ID_EX" for hierarchy "mycpu:theCPU|reg_ID_EX:U_6"
Info: Elaborating entity "reg_IF_ID" for hierarchy "mycpu:theCPU|reg_IF_ID:U_0"
Info: Elaborating entity "reg_MEM_WB" for hierarchy "mycpu:theCPU|reg_MEM_WB:U_18"
Info: Elaborating entity "registerFile" for hierarchy "mycpu:theCPU|registerFile:U_11"
Info: Elaborating entity "VarLatRAM" for hierarchy "VarLatRAM:theRAM"
Info: Elaborating entity "ram" for hierarchy "VarLatRAM:theRAM|ram:SYNRAM"
Info: Elaborating entity "altsyncram" for hierarchy "VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component"
Info: Elaborated megafunction instantiation "VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component"
Info: Instantiated megafunction "VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component" with the following parameter:
    Info: Parameter "clock_enable_input_a" = "BYPASS"
    Info: Parameter "clock_enable_output_a" = "BYPASS"
    Info: Parameter "init_file" = "meminit.hex"
    Info: Parameter "intended_device_family" = "Cyclone II"
    Info: Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=YES, INSTANCE_NAME=ramM"
    Info: Parameter "lpm_type" = "altsyncram"
    Info: Parameter "numwords_a" = "8192"
    Info: Parameter "operation_mode" = "SINGLE_PORT"
    Info: Parameter "outdata_aclr_a" = "NONE"
    Info: Parameter "outdata_reg_a" = "UNREGISTERED"
    Info: Parameter "power_up_uninitialized" = "FALSE"
    Info: Parameter "widthad_a" = "13"
    Info: Parameter "width_a" = "32"
    Info: Parameter "width_byteena_a" = "1"
Info: Found 1 design units, including 1 entities, in source file db/altsyncram_f9f1.tdf
    Info: Found entity 1: altsyncram_f9f1
Info: Elaborating entity "altsyncram_f9f1" for hierarchy "VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated"
Info: Found 1 design units, including 1 entities, in source file db/altsyncram_loa2.tdf
    Info: Found entity 1: altsyncram_loa2
Info: Elaborating entity "altsyncram_loa2" for hierarchy "VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1"
Critical Warning: Memory depth (8192) in the design file differs from memory depth (2149) in the Memory Initialization File "meminit.hex" -- setting initial value for remaining addresses to 0
Info: Found 1 design units, including 1 entities, in source file db/decode_1oa.tdf
    Info: Found entity 1: decode_1oa
Info: Elaborating entity "decode_1oa" for hierarchy "VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|decode_1oa:decode4"
Info: Elaborating entity "decode_1oa" for hierarchy "VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|decode_1oa:decode_a"
Info: Found 1 design units, including 1 entities, in source file db/mux_ujb.tdf
    Info: Found entity 1: mux_ujb
Info: Elaborating entity "mux_ujb" for hierarchy "VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|mux_ujb:mux6"
Info: Elaborating entity "sld_mod_ram_rom" for hierarchy "VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2"
Info: Elaborated megafunction instantiation "VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2"
Info: Instantiated megafunction "VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2" with the following parameter:
    Info: Parameter "CVALUE" = "00000000000000000000000000000000"
    Info: Parameter "IS_DATA_IN_RAM" = "1"
    Info: Parameter "IS_READABLE" = "1"
    Info: Parameter "NODE_NAME" = "1918987597"
    Info: Parameter "NUMWORDS" = "8192"
    Info: Parameter "SHIFT_COUNT_BITS" = "6"
    Info: Parameter "WIDTH_WORD" = "32"
    Info: Parameter "WIDTHAD" = "13"
Info: Elaborating entity "sld_rom_sr" for hierarchy "VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr"
Warning: Inferred RAM node "mycpu:theCPU|icache2:U_48|data_array:U_1|set~37" from synchronous design logic.  Pass-through logic has been added to match the read-during-write behavior of the original design.
Warning: Inferred RAM node "mycpu:theCPU|icache2:U_40|data_array:U_1|set~37" from synchronous design logic.  Pass-through logic has been added to match the read-during-write behavior of the original design.
Info: Found 8 instances of uninferred RAM logic
    Info: RAM logic "mycpu:theCPU|dram:U_65|dram_array:U_3|set1" is uninferred due to asynchronous read logic
    Info: RAM logic "mycpu:theCPU|dram:U_65|dram_array:U_3|set0" is uninferred due to asynchronous read logic
    Info: RAM logic "mycpu:theCPU|dram:U_65|dram_array:U_1|set1" is uninferred due to asynchronous read logic
    Info: RAM logic "mycpu:theCPU|dram:U_65|dram_array:U_1|set0" is uninferred due to asynchronous read logic
    Info: RAM logic "mycpu:theCPU|dram:U_44|dram_array:U_3|set1" is uninferred due to asynchronous read logic
    Info: RAM logic "mycpu:theCPU|dram:U_44|dram_array:U_3|set0" is uninferred due to asynchronous read logic
    Info: RAM logic "mycpu:theCPU|dram:U_44|dram_array:U_1|set1" is uninferred due to asynchronous read logic
    Info: RAM logic "mycpu:theCPU|dram:U_44|dram_array:U_1|set0" is uninferred due to asynchronous read logic
Info: Inferred 2 megafunctions from design logic
    Info: Inferred altsyncram megafunction from the following design logic: "mycpu:theCPU|icache2:U_48|data_array:U_1|set~37" 
        Info: Parameter OPERATION_MODE set to DUAL_PORT
        Info: Parameter WIDTH_A set to 32
        Info: Parameter WIDTHAD_A set to 4
        Info: Parameter NUMWORDS_A set to 16
        Info: Parameter WIDTH_B set to 32
        Info: Parameter WIDTHAD_B set to 4
        Info: Parameter NUMWORDS_B set to 16
        Info: Parameter ADDRESS_ACLR_A set to NONE
        Info: Parameter OUTDATA_REG_B set to UNREGISTERED
        Info: Parameter ADDRESS_ACLR_B set to NONE
        Info: Parameter OUTDATA_ACLR_B set to NONE
        Info: Parameter ADDRESS_REG_B set to CLOCK0
        Info: Parameter INDATA_ACLR_A set to NONE
        Info: Parameter WRCONTROL_ACLR_A set to NONE
    Info: Inferred altsyncram megafunction from the following design logic: "mycpu:theCPU|icache2:U_40|data_array:U_1|set~37" 
        Info: Parameter OPERATION_MODE set to DUAL_PORT
        Info: Parameter WIDTH_A set to 32
        Info: Parameter WIDTHAD_A set to 4
        Info: Parameter NUMWORDS_A set to 16
        Info: Parameter WIDTH_B set to 32
        Info: Parameter WIDTHAD_B set to 4
        Info: Parameter NUMWORDS_B set to 16
        Info: Parameter ADDRESS_ACLR_A set to NONE
        Info: Parameter OUTDATA_REG_B set to UNREGISTERED
        Info: Parameter ADDRESS_ACLR_B set to NONE
        Info: Parameter OUTDATA_ACLR_B set to NONE
        Info: Parameter ADDRESS_REG_B set to CLOCK0
        Info: Parameter INDATA_ACLR_A set to NONE
        Info: Parameter WRCONTROL_ACLR_A set to NONE
Info: Elaborated megafunction instantiation "mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0"
Info: Instantiated megafunction "mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0" with the following parameter:
    Info: Parameter "OPERATION_MODE" = "DUAL_PORT"
    Info: Parameter "WIDTH_A" = "32"
    Info: Parameter "WIDTHAD_A" = "4"
    Info: Parameter "NUMWORDS_A" = "16"
    Info: Parameter "WIDTH_B" = "32"
    Info: Parameter "WIDTHAD_B" = "4"
    Info: Parameter "NUMWORDS_B" = "16"
    Info: Parameter "ADDRESS_ACLR_A" = "NONE"
    Info: Parameter "OUTDATA_REG_B" = "UNREGISTERED"
    Info: Parameter "ADDRESS_ACLR_B" = "NONE"
    Info: Parameter "OUTDATA_ACLR_B" = "NONE"
    Info: Parameter "ADDRESS_REG_B" = "CLOCK0"
    Info: Parameter "INDATA_ACLR_A" = "NONE"
    Info: Parameter "WRCONTROL_ACLR_A" = "NONE"
Info: Found 1 design units, including 1 entities, in source file db/altsyncram_bqd1.tdf
    Info: Found entity 1: altsyncram_bqd1
Info: Registers with preset signals will power-up high
Info: DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Warning: Output pins are stuck at VCC or GND
    Warning (13410): Pin "hexOut[0]" is stuck at GND
    Warning (13410): Pin "hexOut[1]" is stuck at GND
    Warning (13410): Pin "hexOut[2]" is stuck at GND
    Warning (13410): Pin "hexOut[3]" is stuck at GND
    Warning (13410): Pin "hexOut[4]" is stuck at GND
    Warning (13410): Pin "hexOut[5]" is stuck at GND
    Warning (13410): Pin "hexOut[6]" is stuck at GND
    Warning (13410): Pin "hexOut[7]" is stuck at GND
    Warning (13410): Pin "hexOut[8]" is stuck at GND
    Warning (13410): Pin "hexOut[9]" is stuck at GND
    Warning (13410): Pin "hexOut[10]" is stuck at GND
    Warning (13410): Pin "hexOut[11]" is stuck at GND
    Warning (13410): Pin "hexOut[12]" is stuck at GND
    Warning (13410): Pin "hexOut[13]" is stuck at GND
    Warning (13410): Pin "hexOut[14]" is stuck at GND
    Warning (13410): Pin "hexOut[15]" is stuck at GND
    Warning (13410): Pin "hexOut[16]" is stuck at GND
    Warning (13410): Pin "hexOut[17]" is stuck at GND
    Warning (13410): Pin "hexOut[18]" is stuck at GND
    Warning (13410): Pin "hexOut[19]" is stuck at GND
    Warning (13410): Pin "hexOut[20]" is stuck at GND
    Warning (13410): Pin "hexOut[21]" is stuck at GND
    Warning (13410): Pin "hexOut[22]" is stuck at GND
    Warning (13410): Pin "hexOut[23]" is stuck at GND
    Warning (13410): Pin "hexOut[24]" is stuck at GND
    Warning (13410): Pin "hexOut[25]" is stuck at GND
    Warning (13410): Pin "hexOut[26]" is stuck at GND
    Warning (13410): Pin "hexOut[27]" is stuck at GND
    Warning (13410): Pin "hexOut[28]" is stuck at GND
    Warning (13410): Pin "hexOut[29]" is stuck at GND
    Warning (13410): Pin "hexOut[30]" is stuck at GND
    Warning (13410): Pin "hexOut[31]" is stuck at GND
Info: 4 registers lost all their fanouts during netlist optimizations. The first 4 are displayed below.
    Info: Register "mycpu:theCPU|icache2:U_48|cache_ctrl:U_0|state.IDLE" lost all its fanouts during netlist optimizations.
    Info: Register "mycpu:theCPU|icache2:U_40|cache_ctrl:U_0|state.IDLE" lost all its fanouts during netlist optimizations.
    Info: Register "mycpu:theCPU|icache2:U_48|cache_ctrl:U_0|state.WRITE" lost all its fanouts during netlist optimizations.
    Info: Register "mycpu:theCPU|icache2:U_40|cache_ctrl:U_0|state.WRITE" lost all its fanouts during netlist optimizations.
Info: Registers with preset signals will power-up high
Info: DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Info: Generating hard_block partition "hard_block:auto_generated_inst"
Warning: Design contains 17 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "dipIn[0]"
    Warning (15610): No output dependent on input pin "dipIn[1]"
    Warning (15610): No output dependent on input pin "dipIn[2]"
    Warning (15610): No output dependent on input pin "dipIn[3]"
    Warning (15610): No output dependent on input pin "dipIn[4]"
    Warning (15610): No output dependent on input pin "dipIn[5]"
    Warning (15610): No output dependent on input pin "dipIn[6]"
    Warning (15610): No output dependent on input pin "dipIn[7]"
    Warning (15610): No output dependent on input pin "dipIn[8]"
    Warning (15610): No output dependent on input pin "dipIn[9]"
    Warning (15610): No output dependent on input pin "dipIn[10]"
    Warning (15610): No output dependent on input pin "dipIn[11]"
    Warning (15610): No output dependent on input pin "dipIn[12]"
    Warning (15610): No output dependent on input pin "dipIn[13]"
    Warning (15610): No output dependent on input pin "dipIn[14]"
    Warning (15610): No output dependent on input pin "dipIn[15]"
    Warning (15610): No output dependent on input pin "memNReset"
Info: Implemented 25794 device resources after synthesis - the final resource count might be different
    Info: Implemented 89 input pins
    Info: Implemented 83 output pins
    Info: Implemented 25493 logic cells
    Info: Implemented 128 RAM segments
Info: Quartus II Analysis & Synthesis was successful. 0 errors, 58 warnings
    Info: Peak virtual memory: 307 megabytes
    Info: Processing ended: Tue Apr 12 20:45:37 2011
    Info: Elapsed time: 00:03:45
    Info: Total CPU time (on all processors): 00:03:28


Classic Timing Analyzer report for cpu
Tue Apr 12 20:52:20 2011
Quartus II Version 10.0 Build 218 06/27/2010 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Classic Timing Analyzer Deprecation
  3. Timing Analyzer Summary
  4. Timing Analyzer Settings
  5. Clock Settings Summary
  6. Parallel Compilation
  7. Clock Setup: 'cpuClk'
  8. Clock Setup: 'ramClk'
  9. Clock Setup: 'altera_internal_jtag~TCKUTAP'
 10. tsu
 11. tco
 12. tpd
 13. th
 14. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



---------------------------------------
; Classic Timing Analyzer Deprecation ;
---------------------------------------
Classic Timing Analyzer will not be available in a future release of the Quartus II software. Use the TimeQuest Timing Analyzer to run timing analysis on your design. Convert all the project settings and the timing constraints to TimeQuest Timing Analyzer equivalents.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------+-------+---------------+------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+
; Type                                        ; Slack ; Required Time ; Actual Time                                    ; From                                                                                                                                                   ; To                                                                                                                                                      ; From Clock                   ; To Clock                     ; Failed Paths ;
+---------------------------------------------+-------+---------------+------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+
; Worst-case tsu                              ; N/A   ; None          ; 14.283 ns                                      ; memCtl                                                                                                                                                 ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~190                                                                                                          ; --                           ; cpuClk                       ; 0            ;
; Worst-case tco                              ; N/A   ; None          ; 29.708 ns                                      ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]                                                                                                               ; memQ[8]                                                                                                                                                 ; cpuClk                       ; --                           ; 0            ;
; Worst-case tpd                              ; N/A   ; None          ; 16.185 ns                                      ; memCtl                                                                                                                                                 ; memQ[8]                                                                                                                                                 ; --                           ; --                           ; 0            ;
; Worst-case th                               ; N/A   ; None          ; 1.642 ns                                       ; altera_internal_jtag~TDIUTAP                                                                                                                           ; sld_hub:auto_hub|jtag_ir_reg[9]                                                                                                                         ; --                           ; altera_internal_jtag~TCKUTAP ; 0            ;
; Clock Setup: 'cpuClk'                       ; N/A   ; None          ; 26.86 MHz ( period = 37.234 ns )               ; mycpu:theCPU|registerFile:U_63|reg[20][2]                                                                                                              ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                                              ; cpuClk                       ; cpuClk                       ; 0            ;
; Clock Setup: 'altera_internal_jtag~TCKUTAP' ; N/A   ; None          ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]               ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a59~portb_address_reg1 ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; 0            ;
; Clock Setup: 'ramClk'                       ; N/A   ; None          ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a31~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a31~porta_memory_reg0  ; ramClk                       ; ramClk                       ; 0            ;
; Total number of failed paths                ;       ;               ;                                                ;                                                                                                                                                        ;                                                                                                                                                         ;                              ;                              ; 0            ;
+---------------------------------------------+-------+---------------+------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                                          ;
+------------------------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name              ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+------------------------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; cpuClk                       ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; ramClk                       ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; altera_internal_jtag~TCKUTAP ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+------------------------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   7.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'cpuClk'                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                      ; To                                                                                                                           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 26.86 MHz ( period = 37.234 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][2] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 18.364 ns               ;
; N/A                                     ; 26.96 MHz ( period = 37.098 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[19][2] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 18.313 ns               ;
; N/A                                     ; 27.04 MHz ( period = 36.978 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[4][2]  ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 18.236 ns               ;
; N/A                                     ; 27.10 MHz ( period = 36.900 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[5][2]  ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 18.199 ns               ;
; N/A                                     ; 27.15 MHz ( period = 36.834 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[17][2] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 18.181 ns               ;
; N/A                                     ; 27.20 MHz ( period = 36.768 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][2] ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 18.131 ns               ;
; N/A                                     ; 27.22 MHz ( period = 36.740 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[12][3] ; mycpu:theCPU|pc:U_1|Q[31]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 18.164 ns               ;
; N/A                                     ; 27.23 MHz ( period = 36.718 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[12][2] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 18.105 ns               ;
; N/A                                     ; 27.27 MHz ( period = 36.664 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|pc:U_45|Q[0]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 18.086 ns               ;
; N/A                                     ; 27.28 MHz ( period = 36.662 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[12][3] ; mycpu:theCPU|pc:U_1|Q[30]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 18.125 ns               ;
; N/A                                     ; 27.30 MHz ( period = 36.634 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][2] ; mycpu:theCPU|pc:U_45|Q[28]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 18.094 ns               ;
; N/A                                     ; 27.30 MHz ( period = 36.632 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[19][2] ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 18.080 ns               ;
; N/A                                     ; 27.35 MHz ( period = 36.558 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[23][2] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 18.042 ns               ;
; N/A                                     ; 27.36 MHz ( period = 36.548 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg3 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 18.058 ns               ;
; N/A                                     ; 27.37 MHz ( period = 36.538 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[12][3] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 18.051 ns               ;
; N/A                                     ; 27.39 MHz ( period = 36.512 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[4][2]  ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 18.003 ns               ;
; N/A                                     ; 27.40 MHz ( period = 36.500 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[13][3] ; mycpu:theCPU|pc:U_1|Q[31]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 18.030 ns               ;
; N/A                                     ; 27.40 MHz ( period = 36.498 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[19][2] ; mycpu:theCPU|pc:U_45|Q[28]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 18.043 ns               ;
; N/A                                     ; 27.41 MHz ( period = 36.488 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[4][3]  ; mycpu:theCPU|pc:U_1|Q[31]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 18.038 ns               ;
; N/A                                     ; 27.45 MHz ( period = 36.434 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[5][2]  ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.966 ns               ;
; N/A                                     ; 27.45 MHz ( period = 36.430 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][2] ; mycpu:theCPU|pc:U_45|Q[29]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.962 ns               ;
; N/A                                     ; 27.46 MHz ( period = 36.422 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[13][3] ; mycpu:theCPU|pc:U_1|Q[30]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.991 ns               ;
; N/A                                     ; 27.46 MHz ( period = 36.410 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[4][3]  ; mycpu:theCPU|pc:U_1|Q[30]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.999 ns               ;
; N/A                                     ; 27.46 MHz ( period = 36.410 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[3][7]  ; mycpu:theCPU|pc:U_45|Q[0]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.996 ns               ;
; N/A                                     ; 27.47 MHz ( period = 36.404 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[22][2] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.975 ns               ;
; N/A                                     ; 27.47 MHz ( period = 36.404 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[13][2] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.981 ns               ;
; N/A                                     ; 27.47 MHz ( period = 36.400 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[4][1]  ; mycpu:theCPU|pc:U_45|Q[0]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.954 ns               ;
; N/A                                     ; 27.48 MHz ( period = 36.390 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[13][3] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.960 ns               ;
; N/A                                     ; 27.48 MHz ( period = 36.384 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[10][2] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.991 ns               ;
; N/A                                     ; 27.49 MHz ( period = 36.380 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[29][3] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.959 ns               ;
; N/A                                     ; 27.49 MHz ( period = 36.378 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[4][2]  ; mycpu:theCPU|pc:U_45|Q[28]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.966 ns               ;
; N/A                                     ; 27.50 MHz ( period = 36.368 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[17][2] ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.948 ns               ;
; N/A                                     ; 27.50 MHz ( period = 36.366 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg0 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.967 ns               ;
; N/A                                     ; 27.50 MHz ( period = 36.366 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg1 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.967 ns               ;
; N/A                                     ; 27.50 MHz ( period = 36.366 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg2 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.967 ns               ;
; N/A                                     ; 27.53 MHz ( period = 36.318 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[20][2] ; mycpu:theCPU|pc:U_1|Q[31]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.935 ns               ;
; N/A                                     ; 27.55 MHz ( period = 36.300 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[5][2]  ; mycpu:theCPU|pc:U_45|Q[28]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.929 ns               ;
; N/A                                     ; 27.55 MHz ( period = 36.294 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[19][2] ; mycpu:theCPU|pc:U_45|Q[29]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.911 ns               ;
; N/A                                     ; 27.55 MHz ( period = 36.294 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[3][7]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg3 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.968 ns               ;
; N/A                                     ; 27.56 MHz ( period = 36.284 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[4][1]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg3 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.926 ns               ;
; N/A                                     ; 27.57 MHz ( period = 36.270 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[4][3]  ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.917 ns               ;
; N/A                                     ; 27.57 MHz ( period = 36.268 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|pc:U_45|Q[1]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.890 ns               ;
; N/A                                     ; 27.58 MHz ( period = 36.258 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[1][2]  ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.878 ns               ;
; N/A                                     ; 27.58 MHz ( period = 36.252 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[12][2] ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.872 ns               ;
; N/A                                     ; 27.59 MHz ( period = 36.246 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[9][3]  ; mycpu:theCPU|pc:U_1|Q[31]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.903 ns               ;
; N/A                                     ; 27.59 MHz ( period = 36.240 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[20][2] ; mycpu:theCPU|pc:U_1|Q[30]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.896 ns               ;
; N/A                                     ; 27.60 MHz ( period = 36.234 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[17][2] ; mycpu:theCPU|pc:U_45|Q[28]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.911 ns               ;
; N/A                                     ; 27.61 MHz ( period = 36.214 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[3][3]  ; mycpu:theCPU|pc:U_1|Q[31]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.895 ns               ;
; N/A                                     ; 27.62 MHz ( period = 36.206 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[25][1] ; mycpu:theCPU|pc:U_45|Q[0]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.879 ns               ;
; N/A                                     ; 27.64 MHz ( period = 36.174 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[4][2]  ; mycpu:theCPU|pc:U_45|Q[29]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.834 ns               ;
; N/A                                     ; 27.65 MHz ( period = 36.168 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[9][3]  ; mycpu:theCPU|pc:U_1|Q[30]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.864 ns               ;
; N/A                                     ; 27.67 MHz ( period = 36.144 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~38                                                                              ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.838 ns               ;
; N/A                                     ; 27.67 MHz ( period = 36.138 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[9][2]  ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.848 ns               ;
; N/A                                     ; 27.67 MHz ( period = 36.136 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[3][3]  ; mycpu:theCPU|pc:U_1|Q[30]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.856 ns               ;
; N/A                                     ; 27.68 MHz ( period = 36.130 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[2][2]  ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.864 ns               ;
; N/A                                     ; 27.68 MHz ( period = 36.130 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[9][3]  ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.830 ns               ;
; N/A                                     ; 27.69 MHz ( period = 36.118 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[12][2] ; mycpu:theCPU|pc:U_45|Q[28]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.835 ns               ;
; N/A                                     ; 27.69 MHz ( period = 36.116 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[25][3] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.827 ns               ;
; N/A                                     ; 27.69 MHz ( period = 36.112 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[3][7]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg0 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.877 ns               ;
; N/A                                     ; 27.69 MHz ( period = 36.112 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[3][7]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg1 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.877 ns               ;
; N/A                                     ; 27.69 MHz ( period = 36.112 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[3][7]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg2 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.877 ns               ;
; N/A                                     ; 27.70 MHz ( period = 36.102 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[4][1]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg0 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.835 ns               ;
; N/A                                     ; 27.70 MHz ( period = 36.102 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[4][1]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg1 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.835 ns               ;
; N/A                                     ; 27.70 MHz ( period = 36.102 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[4][1]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg2 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.835 ns               ;
; N/A                                     ; 27.70 MHz ( period = 36.096 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[5][2]  ; mycpu:theCPU|pc:U_45|Q[29]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.797 ns               ;
; N/A                                     ; 27.71 MHz ( period = 36.092 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[23][2] ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.809 ns               ;
; N/A                                     ; 27.71 MHz ( period = 36.090 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[25][1] ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg3 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.851 ns               ;
; N/A                                     ; 27.71 MHz ( period = 36.082 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[19][3] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.794 ns               ;
; N/A                                     ; 27.72 MHz ( period = 36.072 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[12][3] ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.818 ns               ;
; N/A                                     ; 27.73 MHz ( period = 36.062 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[4][2]  ; mycpu:theCPU|pc:U_1|Q[31]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.807 ns               ;
; N/A                                     ; 27.75 MHz ( period = 36.030 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[17][2] ; mycpu:theCPU|pc:U_45|Q[29]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.779 ns               ;
; N/A                                     ; 27.77 MHz ( period = 36.014 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[3][7]  ; mycpu:theCPU|pc:U_45|Q[1]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.800 ns               ;
; N/A                                     ; 27.77 MHz ( period = 36.004 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[4][1]  ; mycpu:theCPU|pc:U_45|Q[1]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.758 ns               ;
; N/A                                     ; 27.78 MHz ( period = 35.998 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|pc:U_45|Q[21]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.757 ns               ;
; N/A                                     ; 27.78 MHz ( period = 35.998 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|pc:U_45|Q[23]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.757 ns               ;
; N/A                                     ; 27.79 MHz ( period = 35.984 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[4][2]  ; mycpu:theCPU|pc:U_1|Q[30]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.768 ns               ;
; N/A                                     ; 27.79 MHz ( period = 35.980 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[12][3] ; mycpu:theCPU|pc:U_1|Q[29]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.784 ns               ;
; N/A                                     ; 27.80 MHz ( period = 35.974 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[13][7] ; mycpu:theCPU|pc:U_45|Q[0]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.773 ns               ;
; N/A                                     ; 27.80 MHz ( period = 35.966 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|pc:U_45|Q[5]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.736 ns               ;
; N/A                                     ; 27.81 MHz ( period = 35.958 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[23][2] ; mycpu:theCPU|pc:U_45|Q[28]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.772 ns               ;
; N/A                                     ; 27.81 MHz ( period = 35.952 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[5][2]  ; mycpu:theCPU|pc:U_1|Q[31]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.792 ns               ;
; N/A                                     ; 27.82 MHz ( period = 35.950 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[1][3]  ; mycpu:theCPU|pc:U_1|Q[31]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.763 ns               ;
; N/A                                     ; 27.82 MHz ( period = 35.950 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[1][0]  ; mycpu:theCPU|pc:U_45|Q[0]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.755 ns               ;
; N/A                                     ; 27.82 MHz ( period = 35.948 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][4] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.723 ns               ;
; N/A                                     ; 27.82 MHz ( period = 35.942 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[29][1] ; mycpu:theCPU|pc:U_45|Q[0]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.747 ns               ;
; N/A                                     ; 27.83 MHz ( period = 35.938 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[22][2] ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.742 ns               ;
; N/A                                     ; 27.83 MHz ( period = 35.938 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[13][2] ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.748 ns               ;
; N/A                                     ; 27.83 MHz ( period = 35.938 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[12][3] ; mycpu:theCPU|pc:U_45|Q[28]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.781 ns               ;
; N/A                                     ; 27.83 MHz ( period = 35.936 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[11][3] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.733 ns               ;
; N/A                                     ; 27.83 MHz ( period = 35.934 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[3][2]  ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.716 ns               ;
; N/A                                     ; 27.84 MHz ( period = 35.924 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[13][3] ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.727 ns               ;
; N/A                                     ; 27.84 MHz ( period = 35.918 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[10][2] ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.758 ns               ;
; N/A                                     ; 27.84 MHz ( period = 35.914 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[29][3] ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.726 ns               ;
; N/A                                     ; 27.84 MHz ( period = 35.914 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[12][2] ; mycpu:theCPU|pc:U_45|Q[29]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.703 ns               ;
; N/A                                     ; 27.85 MHz ( period = 35.908 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[25][1] ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg0 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.760 ns               ;
; N/A                                     ; 27.85 MHz ( period = 35.908 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[25][1] ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg1 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.760 ns               ;
; N/A                                     ; 27.85 MHz ( period = 35.908 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[25][1] ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg2 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.760 ns               ;
; N/A                                     ; 27.85 MHz ( period = 35.904 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[28][2] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.698 ns               ;
; N/A                                     ; 27.86 MHz ( period = 35.890 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[3][7]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~38                                                                              ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.748 ns               ;
; N/A                                     ; 27.86 MHz ( period = 35.888 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[15][3] ; mycpu:theCPU|pc:U_1|Q[31]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.724 ns               ;
; N/A                                     ; 27.87 MHz ( period = 35.880 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[29][2] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.709 ns               ;
; N/A                                     ; 27.87 MHz ( period = 35.880 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[4][1]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~38                                                                              ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.706 ns               ;
; N/A                                     ; 27.88 MHz ( period = 35.874 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[5][2]  ; mycpu:theCPU|pc:U_1|Q[30]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.753 ns               ;
; N/A                                     ; 27.88 MHz ( period = 35.872 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[1][3]  ; mycpu:theCPU|pc:U_1|Q[30]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.724 ns               ;
; N/A                                     ; 27.89 MHz ( period = 35.858 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[13][7] ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg3 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.745 ns               ;
; N/A                                     ; 27.91 MHz ( period = 35.834 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[1][0]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg3 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.727 ns               ;
; N/A                                     ; 27.91 MHz ( period = 35.826 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[29][1] ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg3 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.719 ns               ;
; N/A                                     ; 27.91 MHz ( period = 35.824 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[17][3] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.665 ns               ;
; N/A                                     ; 27.93 MHz ( period = 35.810 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[15][3] ; mycpu:theCPU|pc:U_1|Q[30]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.685 ns               ;
; N/A                                     ; 27.93 MHz ( period = 35.810 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[25][1] ; mycpu:theCPU|pc:U_45|Q[1]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.683 ns               ;
; N/A                                     ; 27.93 MHz ( period = 35.806 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[12][3] ; mycpu:theCPU|pc:U_1|Q[28]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.699 ns               ;
; N/A                                     ; 27.93 MHz ( period = 35.804 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[4][3]  ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.684 ns               ;
; N/A                                     ; 27.93 MHz ( period = 35.804 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[22][2] ; mycpu:theCPU|pc:U_45|Q[28]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.705 ns               ;
; N/A                                     ; 27.93 MHz ( period = 35.804 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[13][2] ; mycpu:theCPU|pc:U_45|Q[28]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.711 ns               ;
; N/A                                     ; 27.93 MHz ( period = 35.798 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][2] ; mycpu:theCPU|pc:U_45|Q[26]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.656 ns               ;
; N/A                                     ; 27.93 MHz ( period = 35.798 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[28][4] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.648 ns               ;
; N/A                                     ; 27.94 MHz ( period = 35.792 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[1][2]  ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.645 ns               ;
; N/A                                     ; 27.94 MHz ( period = 35.790 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[13][3] ; mycpu:theCPU|pc:U_45|Q[28]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.690 ns               ;
; N/A                                     ; 27.95 MHz ( period = 35.784 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[10][2] ; mycpu:theCPU|pc:U_45|Q[28]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.721 ns               ;
; N/A                                     ; 27.95 MHz ( period = 35.780 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[29][3] ; mycpu:theCPU|pc:U_45|Q[28]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.689 ns               ;
; N/A                                     ; 27.95 MHz ( period = 35.772 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[6][2]  ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.659 ns               ;
; N/A                                     ; 27.96 MHz ( period = 35.768 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[13][2] ; mycpu:theCPU|pc:U_1|Q[31]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.679 ns               ;
; N/A                                     ; 27.96 MHz ( period = 35.766 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[3][1]  ; mycpu:theCPU|pc:U_45|Q[0]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.663 ns               ;
; N/A                                     ; 27.97 MHz ( period = 35.754 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[23][2] ; mycpu:theCPU|pc:U_45|Q[29]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.640 ns               ;
; N/A                                     ; 27.97 MHz ( period = 35.750 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[21][2] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.638 ns               ;
; N/A                                     ; 27.98 MHz ( period = 35.744 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[3][7]  ; mycpu:theCPU|pc:U_45|Q[21]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.667 ns               ;
; N/A                                     ; 27.98 MHz ( period = 35.744 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[3][7]  ; mycpu:theCPU|pc:U_45|Q[23]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.667 ns               ;
; N/A                                     ; 27.98 MHz ( period = 35.740 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[13][3] ; mycpu:theCPU|pc:U_1|Q[29]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.650 ns               ;
; N/A                                     ; 27.98 MHz ( period = 35.734 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[4][1]  ; mycpu:theCPU|pc:U_45|Q[21]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.625 ns               ;
; N/A                                     ; 27.98 MHz ( period = 35.734 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[4][1]  ; mycpu:theCPU|pc:U_45|Q[23]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.625 ns               ;
; N/A                                     ; 27.98 MHz ( period = 35.734 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[12][3] ; mycpu:theCPU|pc:U_45|Q[29]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.649 ns               ;
; N/A                                     ; 27.99 MHz ( period = 35.728 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[4][3]  ; mycpu:theCPU|pc:U_1|Q[29]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.658 ns               ;
; N/A                                     ; 28.00 MHz ( period = 35.718 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[3][3]  ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.632 ns               ;
; N/A                                     ; 28.00 MHz ( period = 35.712 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[3][7]  ; mycpu:theCPU|pc:U_45|Q[5]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.646 ns               ;
; N/A                                     ; 28.01 MHz ( period = 35.706 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[1][2]  ; mycpu:theCPU|pc:U_1|Q[31]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.669 ns               ;
; N/A                                     ; 28.01 MHz ( period = 35.706 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[28][2] ; mycpu:theCPU|pc:U_1|Q[31]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.628 ns               ;
; N/A                                     ; 28.01 MHz ( period = 35.702 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[4][1]  ; mycpu:theCPU|pc:U_45|Q[5]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.604 ns               ;
; N/A                                     ; 28.02 MHz ( period = 35.690 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[13][2] ; mycpu:theCPU|pc:U_1|Q[30]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.640 ns               ;
; N/A                                     ; 28.02 MHz ( period = 35.686 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[25][1] ; mycpu:theCPU|icache2:U_48|data_array:U_1|set~38                                                                              ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.631 ns               ;
; N/A                                     ; 28.03 MHz ( period = 35.676 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[13][7] ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg0 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.654 ns               ;
; N/A                                     ; 28.03 MHz ( period = 35.676 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[13][7] ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg1 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.654 ns               ;
; N/A                                     ; 28.03 MHz ( period = 35.676 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[13][7] ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg2 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.654 ns               ;
; N/A                                     ; 28.03 MHz ( period = 35.674 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[19][2] ; mycpu:theCPU|pc:U_1|Q[31]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.627 ns               ;
; N/A                                     ; 28.03 MHz ( period = 35.672 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[9][2]  ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.615 ns               ;
; N/A                                     ; 28.03 MHz ( period = 35.670 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[4][3]  ; mycpu:theCPU|pc:U_45|Q[28]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.647 ns               ;
; N/A                                     ; 28.03 MHz ( period = 35.670 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[4][1]  ; mycpu:theCPU|icache2:U_40|data_array:U_1|altsyncram:set_rtl_1|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg2 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.627 ns               ;
; N/A                                     ; 28.04 MHz ( period = 35.666 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[3][0]  ; mycpu:theCPU|pc:U_45|Q[0]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.613 ns               ;
; N/A                                     ; 28.04 MHz ( period = 35.664 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[2][2]  ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.631 ns               ;
; N/A                                     ; 28.04 MHz ( period = 35.664 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[9][3]  ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.597 ns               ;
; N/A                                     ; 28.04 MHz ( period = 35.662 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[19][2] ; mycpu:theCPU|pc:U_45|Q[26]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.605 ns               ;
; N/A                                     ; 28.04 MHz ( period = 35.658 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[1][2]  ; mycpu:theCPU|pc:U_45|Q[28]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.608 ns               ;
; N/A                                     ; 28.05 MHz ( period = 35.652 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[1][0]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg0 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.636 ns               ;
; N/A                                     ; 28.05 MHz ( period = 35.652 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[1][0]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg1 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.636 ns               ;
; N/A                                     ; 28.05 MHz ( period = 35.652 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[1][0]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg2 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.636 ns               ;
; N/A                                     ; 28.05 MHz ( period = 35.650 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[25][3] ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.594 ns               ;
; N/A                                     ; 28.05 MHz ( period = 35.650 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[3][1]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg3 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.635 ns               ;
; N/A                                     ; 28.06 MHz ( period = 35.644 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[29][1] ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg0 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.628 ns               ;
; N/A                                     ; 28.06 MHz ( period = 35.644 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[29][1] ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg1 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.628 ns               ;
; N/A                                     ; 28.06 MHz ( period = 35.644 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[29][1] ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg2 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.628 ns               ;
; N/A                                     ; 28.06 MHz ( period = 35.636 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[19][3] ; mycpu:theCPU|pc:U_1|Q[31]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.622 ns               ;
; N/A                                     ; 28.07 MHz ( period = 35.630 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|pc:U_45|Q[11]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.550 ns               ;
; N/A                                     ; 28.07 MHz ( period = 35.628 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[23][3] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.566 ns               ;
; N/A                                     ; 28.07 MHz ( period = 35.628 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[1][2]  ; mycpu:theCPU|pc:U_1|Q[30]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.630 ns               ;
; N/A                                     ; 28.07 MHz ( period = 35.628 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[28][2] ; mycpu:theCPU|pc:U_1|Q[30]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.589 ns               ;
; N/A                                     ; 28.08 MHz ( period = 35.616 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[19][3] ; mycpu:theCPU|pc:U_45|Q[30]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.561 ns               ;
; N/A                                     ; 28.08 MHz ( period = 35.616 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[25][2] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.577 ns               ;
; N/A                                     ; 28.08 MHz ( period = 35.616 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[12][1] ; mycpu:theCPU|pc:U_45|Q[0]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.561 ns               ;
; N/A                                     ; 28.08 MHz ( period = 35.612 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|pc:U_45|Q[19]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.552 ns               ;
; N/A                                     ; 28.08 MHz ( period = 35.612 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|pc:U_45|Q[18]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.552 ns               ;
; N/A                                     ; 28.08 MHz ( period = 35.608 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[1][7]  ; mycpu:theCPU|pc:U_45|Q[0]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.595 ns               ;
; N/A                                     ; 28.09 MHz ( period = 35.606 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[19][7] ; mycpu:theCPU|pc:U_45|Q[0]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.574 ns               ;
; N/A                                     ; 28.09 MHz ( period = 35.602 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[13][0] ; mycpu:theCPU|pc:U_45|Q[0]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.587 ns               ;
; N/A                                     ; 28.09 MHz ( period = 35.600 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[22][2] ; mycpu:theCPU|pc:U_45|Q[29]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.573 ns               ;
; N/A                                     ; 28.09 MHz ( period = 35.600 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[13][2] ; mycpu:theCPU|pc:U_45|Q[29]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.579 ns               ;
; N/A                                     ; 28.09 MHz ( period = 35.596 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[19][2] ; mycpu:theCPU|pc:U_1|Q[30]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.588 ns               ;
; N/A                                     ; 28.10 MHz ( period = 35.592 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|pc:U_45|Q[12]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.532 ns               ;
; N/A                                     ; 28.10 MHz ( period = 35.592 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|pc:U_45|Q[13]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.532 ns               ;
; N/A                                     ; 28.10 MHz ( period = 35.586 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[13][3] ; mycpu:theCPU|pc:U_45|Q[29]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.558 ns               ;
; N/A                                     ; 28.10 MHz ( period = 35.584 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[4][0]  ; mycpu:theCPU|pc:U_45|Q[0]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.550 ns               ;
; N/A                                     ; 28.11 MHz ( period = 35.580 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[10][2] ; mycpu:theCPU|pc:U_45|Q[29]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.589 ns               ;
; N/A                                     ; 28.11 MHz ( period = 35.578 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[13][7] ; mycpu:theCPU|pc:U_45|Q[1]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.577 ns               ;
; N/A                                     ; 28.11 MHz ( period = 35.576 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[29][3] ; mycpu:theCPU|pc:U_45|Q[29]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.557 ns               ;
; N/A                                     ; 28.11 MHz ( period = 35.576 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[4][1]  ; mycpu:theCPU|icache2:U_40|data_array:U_1|altsyncram:set_rtl_1|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg3 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.580 ns               ;
; N/A                                     ; 28.12 MHz ( period = 35.568 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|pc:U_45|Q[17]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.529 ns               ;
; N/A                                     ; 28.12 MHz ( period = 35.566 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[13][3] ; mycpu:theCPU|pc:U_1|Q[28]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.565 ns               ;
; N/A                                     ; 28.12 MHz ( period = 35.558 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[20][2] ; mycpu:theCPU|pc:U_1|Q[29]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.555 ns               ;
; N/A                                     ; 28.12 MHz ( period = 35.558 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[19][3] ; mycpu:theCPU|pc:U_1|Q[30]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.583 ns               ;
; N/A                                     ; 28.13 MHz ( period = 35.554 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|pc:U_45|Q[2]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.539 ns               ;
; N/A                                     ; 28.13 MHz ( period = 35.554 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|pc:U_45|Q[3]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.539 ns               ;
; N/A                                     ; 28.13 MHz ( period = 35.554 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|pc:U_45|Q[4]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.539 ns               ;
; N/A                                     ; 28.13 MHz ( period = 35.554 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[28][3] ; mycpu:theCPU|pc:U_1|Q[31]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.552 ns               ;
; N/A                                     ; 28.13 MHz ( period = 35.554 ns )                    ; mycpu:theCPU|registerFile:U_11|reg[4][3]  ; mycpu:theCPU|pc:U_1|Q[28]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.573 ns               ;
; N/A                                     ; 28.13 MHz ( period = 35.554 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[1][0]  ; mycpu:theCPU|pc:U_45|Q[1]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.559 ns               ;
; N/A                                     ; 28.13 MHz ( period = 35.550 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|pc:U_45|Q[16]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.512 ns               ;
; N/A                                     ; 28.13 MHz ( period = 35.550 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[20][1] ; mycpu:theCPU|pc:U_45|Q[15]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.512 ns               ;
; N/A                                     ; 28.13 MHz ( period = 35.550 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[3][0]  ; mycpu:theCPU|icache2:U_48|data_array:U_1|altsyncram:set_rtl_0|altsyncram_bqd1:auto_generated|ram_block1a0~portb_address_reg3 ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.585 ns               ;
; N/A                                     ; 28.13 MHz ( period = 35.548 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[28][5] ; mycpu:theCPU|pc:U_45|Q[31]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.524 ns               ;
; N/A                                     ; 28.13 MHz ( period = 35.546 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[29][1] ; mycpu:theCPU|pc:U_45|Q[1]                                                                                                    ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.551 ns               ;
; N/A                                     ; 28.14 MHz ( period = 35.542 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[4][2]  ; mycpu:theCPU|pc:U_45|Q[26]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.528 ns               ;
; N/A                                     ; 28.14 MHz ( period = 35.540 ns )                    ; mycpu:theCPU|registerFile:U_63|reg[25][1] ; mycpu:theCPU|pc:U_45|Q[21]                                                                                                   ; cpuClk     ; cpuClk   ; None                        ; None                      ; 17.550 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                           ;                                                                                                                              ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'ramClk'                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                                                                                                                                                   ; To                                                                                                                                                     ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a61~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a61~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a29~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a29~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a0~porta_datain_reg0  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a0~porta_memory_reg0  ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a32~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a32~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a1~porta_datain_reg0  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a1~porta_memory_reg0  ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a33~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a33~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a34~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a34~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a2~porta_datain_reg0  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a2~porta_memory_reg0  ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a3~porta_datain_reg0  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a3~porta_memory_reg0  ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a35~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a35~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a4~porta_datain_reg0  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a4~porta_memory_reg0  ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a36~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a36~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a5~porta_datain_reg0  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a5~porta_memory_reg0  ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a37~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a37~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a6~porta_datain_reg0  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a6~porta_memory_reg0  ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a38~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a38~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a39~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a39~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a7~porta_datain_reg0  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a7~porta_memory_reg0  ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a40~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a40~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a8~porta_datain_reg0  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a8~porta_memory_reg0  ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a41~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a41~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a9~porta_datain_reg0  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a9~porta_memory_reg0  ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a10~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a10~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a42~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a42~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a11~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a11~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a43~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a43~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a12~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a12~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a44~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a44~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a13~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a13~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a45~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a45~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a46~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a46~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a14~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a14~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a15~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a15~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a47~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a47~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a16~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a16~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a48~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a48~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a49~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a49~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a17~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a17~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a18~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a18~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a50~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a50~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a51~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a51~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a19~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a19~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a20~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a20~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a52~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a52~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a21~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a21~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a53~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a53~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a54~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a54~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a22~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a22~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a23~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a23~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a55~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a55~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a56~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a56~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a24~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a24~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a57~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a57~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a25~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a25~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a26~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a26~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a58~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a58~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a27~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a27~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a59~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a59~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a60~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a60~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a28~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a28~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a62~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a62~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a30~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a30~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a63~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a63~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
; N/A   ; Restricted to 163.03 MHz ( period = 6.134 ns ) ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a31~porta_datain_reg0 ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a31~porta_memory_reg0 ; ramClk     ; ramClk   ; None                        ; None                      ; 2.645 ns                ;
+-------+------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'altera_internal_jtag~TCKUTAP'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                                                                                                                      ; To                                                                                                                                                       ; From Clock                   ; To Clock                     ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a59~portb_address_reg1  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.567 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a34~portb_address_reg1  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.545 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a42~portb_address_reg1  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.547 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a33~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.486 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a41~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.486 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a39~portb_address_reg7  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.469 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a36~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.459 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a33~portb_address_reg7  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.462 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a34~portb_address_reg11 ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.447 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a40~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.445 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a1~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.441 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a39~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.407 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a42~portb_address_reg11 ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.425 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a4~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.415 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a10~portb_address_reg11 ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.398 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a33~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.391 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a41~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.391 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a36~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.364 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a33~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.373 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a41~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.373 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a36~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.346 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a40~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.350 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a1~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.346 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a39~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.312 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a40~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.332 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a4~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.320 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a39~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.294 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a1~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.273 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                       ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a33~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.258 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                       ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a41~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.258 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                       ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a36~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.231 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a8~portb_address_reg11  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.212 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a3~portb_address_reg11  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.215 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a4~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.247 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a40~portb_address_reg11 ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.235 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a10~portb_address_reg1  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.222 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a37~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.213 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a55~portb_address_reg11 ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.212 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                       ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a40~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.217 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a2~portb_address_reg1   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.211 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a35~portb_address_reg11 ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.196 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a8~portb_address_reg1   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.174 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a33~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.195 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                       ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a39~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.179 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a41~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.195 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a9~portb_address_reg1   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.200 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a47~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.202 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a13~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.189 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a36~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.168 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a51~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.186 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a48~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.188 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a38~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.183 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a3~portb_address_reg1   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.157 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a59~portb_address_reg11 ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.154 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a45~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.171 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a5~portb_address_reg1   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.178 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a7~portb_address_reg11  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.164 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a36~portb_address_reg7  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.137 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a37~portb_address_reg7  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.155 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a40~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.154 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a1~portb_address_reg7   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.145 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a39~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.116 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a4~portb_address_reg7   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.143 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a41~portb_address_reg7  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.122 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a5~portb_address_reg7   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.120 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a37~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.118 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a6~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.115 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a38~portb_address_reg7  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.118 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a9~portb_address_reg7   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.115 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a5~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.107 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a2~portb_address_reg11  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.096 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a47~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.107 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a9~portb_address_reg11  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.096 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a37~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.100 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a9~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.087 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a13~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.094 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a51~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.091 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a48~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.093 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a38~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.088 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a10~portb_address_reg7  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.078 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a8~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.042 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a5~portb_address_reg11  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.081 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a2~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.069 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a45~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.076 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a47~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.089 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a9~portb_address_reg9   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.074 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a3~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.042 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a12~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.053 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a2~portb_address_reg7   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.066 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a51~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.073 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a48~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.075 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a38~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.070 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a5~portb_address_reg9   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.059 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a36~portb_address_reg11 ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.035 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a6~portb_address_reg7   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.059 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a45~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.058 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a10~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.040 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a42~portb_address_reg7  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.036 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a7~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.022 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a29~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.020 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a6~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.020 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a13~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.021 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a5~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.012 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a9~portb_address_reg5   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 4.007 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a2~portb_address_reg5   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a9~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.992 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                       ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a37~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.985 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a37~portb_address_reg11 ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.983 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a8~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.947 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a10~portb_address_reg5  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.971 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a2~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.974 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a42~portb_address_reg5  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.963 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a3~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.947 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a12~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.958 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a59~portb_address_reg7  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.944 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a39~portb_address_reg0  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.942 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                       ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a47~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.974 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a34~portb_address_reg7  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.946 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a8~portb_address_reg7   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.919 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                       ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a51~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.958 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                       ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a48~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.960 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a36~portb_address_reg0  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.932 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                       ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a38~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.955 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a10~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.945 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                       ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a45~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.943 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a40~portb_address_reg0  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.938 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a1~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.934 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a6~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.947 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a7~portb_address_reg0   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.940 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a5~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.939 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a55~portb_address_reg0  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.922 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a35~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.905 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a55~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.910 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a37~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.922 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a7~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.927 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a33~portb_address_reg0  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.902 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a29~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.925 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a9~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.919 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a42~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.894 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a4~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.908 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a34~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.879 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a8~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.874 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a47~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.911 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a44~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.877 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a2~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.901 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a43~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.883 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a5~portb_address_reg5   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.897 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a3~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.874 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a35~portb_address_reg7  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.877 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a12~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.885 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a51~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.895 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a55~portb_address_reg1  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.884 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a48~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.897 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a38~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.892 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                       ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a1~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.884 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a6~portb_address_reg5   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.892 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a59~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.855 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a55~portb_address_reg7  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.876 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a45~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.880 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a38~portb_address_reg5  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.877 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a10~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.872 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a50~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.868 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a40~portb_address_reg1  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.867 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a4~portb_address_reg5   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.859 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                       ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a4~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.858 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a6~portb_address_reg1   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.857 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a38~portb_address_reg1  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.856 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a3~portb_address_reg2   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.822 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a4~portb_address_reg1   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.848 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a2~portb_address_reg8   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.842 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a7~portb_we_reg         ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.854 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a15~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.854 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a29~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.852 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a10~portb_address_reg8  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.824 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a4~portb_address_reg0   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.829 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a17~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.805 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a35~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.810 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a55~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.815 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a3~portb_address_reg8   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.794 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a42~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.799 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a55~portb_address_reg2  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.802 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a34~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.784 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a35~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a11~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.786 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a55~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.797 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a44~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.782 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a43~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.788 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a2~portb_address_reg9   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.789 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a10~portb_address_reg9  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.784 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a42~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a59~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.760 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a42~portb_address_reg9  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.768 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a34~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.766 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a44~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.764 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a43~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.770 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                         ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a50~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.773 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a6~portb_address_reg9   ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.767 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                            ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a59~portb_we_reg        ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.742 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]  ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a38~portb_address_reg9  ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.761 ns                ;
; N/A                                     ; Restricted to 163.03 MHz ( period = 6.134 ns )      ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11] ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a39~portb_address_reg11 ; altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; None                        ; None                      ; 3.721 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                                                                                                                           ;                                                                                                                                                          ;                              ;                              ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+------------+--------+----------------------------------------------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From   ; To                                                 ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+--------+----------------------------------------------------+----------+
; N/A                                     ; None                                                ; 14.283 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~192     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.283 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~193     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.283 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~194     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.283 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~191     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.283 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~190     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.250 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~537     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.121 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~396     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.121 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~399     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.121 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~409     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.121 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~389     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.121 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~398     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.108 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~541     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.108 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~520     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.060 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~395     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.043 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~543     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.043 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~531     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.043 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~518     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.039 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~404     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.039 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~403     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.039 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~390     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.036 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~410     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.036 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~402     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.020 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~172     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.020 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~171     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.020 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~178     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.020 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~177     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.020 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~176     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.020 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~175     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.020 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~165     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.020 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~174     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.014 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~500     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.014 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~502     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.014 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~511     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.014 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~509     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.014 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~499     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.014 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~493     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.014 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~508     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.012 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~267     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.012 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~271     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.012 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~270     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.010 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~276     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.010 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~279     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.010 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~280     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.010 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~282     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.010 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~274     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.010 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~275     ; cpuClk   ;
; N/A                                     ; None                                                ; 14.010 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~272     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.996 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~268     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.996 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~265     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.996 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~261     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.996 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~262     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.995 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~181     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.995 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~189     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.995 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~188     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.976 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~300     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.976 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~299     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.976 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~306     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.976 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~305     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.976 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~304     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.976 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~303     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.976 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~293     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.976 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~302     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.964 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~196     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.964 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~195     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.947 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[15][12] ; cpuClk   ;
; N/A                                     ; None                                                ; 13.947 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[15][22] ; cpuClk   ;
; N/A                                     ; None                                                ; 13.943 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~180     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.943 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~177     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.943 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~176     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.942 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~187     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.942 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~167     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.942 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~173     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.942 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~185     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.938 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[15][1]  ; cpuClk   ;
; N/A                                     ; None                                                ; 13.938 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[15][3]  ; cpuClk   ;
; N/A                                     ; None                                                ; 13.938 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[15][21] ; cpuClk   ;
; N/A                                     ; None                                                ; 13.932 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~172     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.932 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~171     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.932 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~178     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.932 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~175     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.932 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~174     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.931 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[15][5]  ; cpuClk   ;
; N/A                                     ; None                                                ; 13.923 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~286     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.923 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~283     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.923 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~285     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.923 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~273     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.923 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~281     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.923 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~284     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.915 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~183     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.915 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~184     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.915 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~186     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.915 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~179     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.910 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~280     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.910 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~287     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.871 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[4][19]  ; cpuClk   ;
; N/A                                     ; None                                                ; 13.871 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~524     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.871 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~523     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.871 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~530     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.871 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~529     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.871 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~517     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.866 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[11][0]  ; cpuClk   ;
; N/A                                     ; None                                                ; 13.866 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[11][2]  ; cpuClk   ;
; N/A                                     ; None                                                ; 13.860 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~413     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.854 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[11][10] ; cpuClk   ;
; N/A                                     ; None                                                ; 13.854 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[11][12] ; cpuClk   ;
; N/A                                     ; None                                                ; 13.848 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~547     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.848 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~544     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.848 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~545     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.843 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~44      ; cpuClk   ;
; N/A                                     ; None                                                ; 13.843 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~43      ; cpuClk   ;
; N/A                                     ; None                                                ; 13.843 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~50      ; cpuClk   ;
; N/A                                     ; None                                                ; 13.843 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~49      ; cpuClk   ;
; N/A                                     ; None                                                ; 13.843 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~48      ; cpuClk   ;
; N/A                                     ; None                                                ; 13.843 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~47      ; cpuClk   ;
; N/A                                     ; None                                                ; 13.843 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~37      ; cpuClk   ;
; N/A                                     ; None                                                ; 13.843 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~46      ; cpuClk   ;
; N/A                                     ; None                                                ; 13.835 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~308     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.835 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~311     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.835 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~312     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.835 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~315     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.835 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~314     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.835 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~317     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.835 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~307     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.835 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~313     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.834 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~516     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.834 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~515     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.834 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~512     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.825 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~546     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.825 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~542     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.825 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~539     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.825 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~540     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.823 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~504     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.823 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~507     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.823 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~506     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.823 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~505     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.812 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~420     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.812 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~419     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.812 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~416     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.812 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~417     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.812 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~393     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.811 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~324     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.811 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~323     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.811 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~320     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.811 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~321     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.811 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~322     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.811 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~319     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.811 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~318     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.811 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~316     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.809 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[7][7]   ; cpuClk   ;
; N/A                                     ; None                                                ; 13.809 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[7][19]  ; cpuClk   ;
; N/A                                     ; None                                                ; 13.809 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[7][2]   ; cpuClk   ;
; N/A                                     ; None                                                ; 13.809 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[7][4]   ; cpuClk   ;
; N/A                                     ; None                                                ; 13.809 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[7][12]  ; cpuClk   ;
; N/A                                     ; None                                                ; 13.806 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~492     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.806 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~491     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.806 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~498     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.806 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~495     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.806 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~485     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.806 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~494     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.805 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~524     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.805 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~523     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.805 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~530     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.805 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~529     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.805 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~527     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.805 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~517     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.805 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~526     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.798 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~415     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.798 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~414     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.798 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~413     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.798 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~66      ; cpuClk   ;
; N/A                                     ; None                                                ; 13.798 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~412     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.798 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~63      ; cpuClk   ;
; N/A                                     ; None                                                ; 13.798 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~62      ; cpuClk   ;
; N/A                                     ; None                                                ; 13.798 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~59      ; cpuClk   ;
; N/A                                     ; None                                                ; 13.798 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~58      ; cpuClk   ;
; N/A                                     ; None                                                ; 13.798 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~61      ; cpuClk   ;
; N/A                                     ; None                                                ; 13.798 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~57      ; cpuClk   ;
; N/A                                     ; None                                                ; 13.798 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~60      ; cpuClk   ;
; N/A                                     ; None                                                ; 13.791 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~521     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.791 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~533     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.789 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~465     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.789 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~464     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.789 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~462     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.785 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~532     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.785 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~534     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.784 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[11][22] ; cpuClk   ;
; N/A                                     ; None                                                ; 13.781 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~528     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.781 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~526     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.779 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~266     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.779 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~277     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.779 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~278     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.779 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~264     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.773 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~266     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.773 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~265     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.773 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~277     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.773 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~278     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.773 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~263     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.773 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~264     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.773 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~269     ; cpuClk   ;
; N/A                                     ; None                                                ; 13.773 ns  ; memCtl ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~262     ; cpuClk   ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;        ;                                                    ;          ;
+-----------------------------------------+-----------------------------------------------------+------------+--------+----------------------------------------------------+----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                                   ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------------------+----------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                             ; To       ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------------------+----------+------------+
; N/A                                     ; None                                                ; 29.708 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[8]  ; cpuClk     ;
; N/A                                     ; None                                                ; 29.664 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[8]  ; cpuClk     ;
; N/A                                     ; None                                                ; 29.624 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[8]  ; cpuClk     ;
; N/A                                     ; None                                                ; 29.550 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[17] ; cpuClk     ;
; N/A                                     ; None                                                ; 29.512 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[8]  ; cpuClk     ;
; N/A                                     ; None                                                ; 29.506 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[17] ; cpuClk     ;
; N/A                                     ; None                                                ; 29.466 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[17] ; cpuClk     ;
; N/A                                     ; None                                                ; 29.354 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[17] ; cpuClk     ;
; N/A                                     ; None                                                ; 29.243 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[12] ; cpuClk     ;
; N/A                                     ; None                                                ; 29.202 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[5]         ; memQ[8]  ; cpuClk     ;
; N/A                                     ; None                                                ; 29.199 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[12] ; cpuClk     ;
; N/A                                     ; None                                                ; 29.195 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[14] ; cpuClk     ;
; N/A                                     ; None                                                ; 29.187 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[19] ; cpuClk     ;
; N/A                                     ; None                                                ; 29.159 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[12] ; cpuClk     ;
; N/A                                     ; None                                                ; 29.151 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[14] ; cpuClk     ;
; N/A                                     ; None                                                ; 29.145 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[25] ; cpuClk     ;
; N/A                                     ; None                                                ; 29.143 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[19] ; cpuClk     ;
; N/A                                     ; None                                                ; 29.111 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[14] ; cpuClk     ;
; N/A                                     ; None                                                ; 29.103 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[19] ; cpuClk     ;
; N/A                                     ; None                                                ; 29.101 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[25] ; cpuClk     ;
; N/A                                     ; None                                                ; 29.097 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[6]         ; memQ[8]  ; cpuClk     ;
; N/A                                     ; None                                                ; 29.061 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[25] ; cpuClk     ;
; N/A                                     ; None                                                ; 29.047 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[12] ; cpuClk     ;
; N/A                                     ; None                                                ; 29.044 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[5]         ; memQ[17] ; cpuClk     ;
; N/A                                     ; None                                                ; 29.015 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[4]         ; memQ[8]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.999 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[14] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.991 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[19] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.949 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[25] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.942 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[30] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.939 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[6]         ; memQ[17] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.898 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[30] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.889 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|state.DUMP0 ; memQ[8]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.873 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[3]         ; memQ[8]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.865 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|lru[3]      ; memQ[8]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.860 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|state.DUMP1 ; memQ[8]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.858 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[30] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.857 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[4]         ; memQ[17] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.847 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[21] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.847 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_cnt[3] ; memQ[8]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.803 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[21] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.770 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[10] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.763 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[21] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.757 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[27] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.751 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[15] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.749 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_cnt[2] ; memQ[8]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.746 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[30] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.737 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[5]         ; memQ[12] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.734 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[24] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.731 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|state.DUMP0 ; memQ[17] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.726 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[10] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.723 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[31] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.715 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[3]         ; memQ[17] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.713 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[27] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.707 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|lru[3]      ; memQ[17] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.707 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[15] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.702 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|state.DUMP1 ; memQ[17] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.690 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[24] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.689 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_cnt[3] ; memQ[17] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.689 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[5]         ; memQ[14] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.686 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[10] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.681 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[5]         ; memQ[19] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.679 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[31] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.673 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[27] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.668 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_cnt[1] ; memQ[8]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.667 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[15] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.651 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[21] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.650 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[24] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.639 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[31] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.639 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[5]         ; memQ[25] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.632 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[6]         ; memQ[12] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.626 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[11] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.612 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[29] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.591 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_cnt[2] ; memQ[17] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.584 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[6]         ; memQ[14] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.582 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[11] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.580 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[7]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.576 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[6]         ; memQ[19] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.574 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[10] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.568 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[29] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.561 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[27] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.555 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[15] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.550 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[4]         ; memQ[12] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.542 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[11] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.541 ns  ; mycpu:theCPU|dram:U_44|dram_ctrl:U_0|lru[0]      ; memQ[8]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.538 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[24] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.536 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[7]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.534 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[6]         ; memQ[25] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.528 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[29] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.527 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[31] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.525 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[28] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.510 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_cnt[1] ; memQ[17] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.506 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[2]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.504 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[18] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.502 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[4]         ; memQ[14] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.496 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[7]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.494 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[4]         ; memQ[19] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.481 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[28] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.462 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[2]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.460 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[18] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.458 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[16] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.452 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[4]         ; memQ[25] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.449 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[0]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.441 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[28] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.436 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[5]         ; memQ[30] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.430 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[11] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.424 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|state.DUMP0 ; memQ[12] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.422 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[2]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.420 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[18] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.416 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[29] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.414 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[16] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.408 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[3]         ; memQ[12] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.405 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[0]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.400 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|lru[3]      ; memQ[12] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.395 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|state.DUMP1 ; memQ[12] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.384 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[7]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.383 ns  ; mycpu:theCPU|dram:U_44|dram_ctrl:U_0|lru[0]      ; memQ[17] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.382 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_cnt[3] ; memQ[12] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.376 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|state.DUMP0 ; memQ[14] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.374 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[16] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.368 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|state.DUMP0 ; memQ[19] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.365 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[0]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.360 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[3]         ; memQ[14] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.352 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[3]         ; memQ[19] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.352 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|lru[3]      ; memQ[14] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.347 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|state.DUMP1 ; memQ[14] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.344 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|lru[3]      ; memQ[19] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.341 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[5]         ; memQ[21] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.339 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|state.DUMP1 ; memQ[19] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.334 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_cnt[3] ; memQ[14] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.331 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[6]         ; memQ[30] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.329 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[28] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.329 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[26] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.326 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|state.DUMP0 ; memQ[25] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.326 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_cnt[3] ; memQ[19] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.310 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[3]         ; memQ[25] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.310 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[2]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.308 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[18] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.302 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|lru[3]      ; memQ[25] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.297 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|state.DUMP1 ; memQ[25] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.285 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[26] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.284 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_cnt[3] ; memQ[25] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.284 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_cnt[2] ; memQ[12] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.264 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[5]         ; memQ[10] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.262 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[16] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.256 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[22] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.253 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[0]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.251 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[5]         ; memQ[27] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.249 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[4]         ; memQ[30] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.245 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[26] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.245 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[5]         ; memQ[15] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.243 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[9]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.239 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[23] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.236 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[6]         ; memQ[21] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.236 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_cnt[2] ; memQ[14] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.228 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[5]         ; memQ[24] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.228 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_cnt[2] ; memQ[19] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.217 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[5]         ; memQ[31] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.212 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[22] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.210 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|lru[8]      ; memQ[8]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.203 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_cnt[1] ; memQ[12] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.199 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[9]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.195 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[23] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.193 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|lru[0]      ; memQ[8]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.186 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_cnt[2] ; memQ[25] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.174 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]         ; memQ[13] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.174 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|lru[6]      ; memQ[8]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.172 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[22] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.159 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[6]         ; memQ[10] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.159 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[9]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.155 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[23] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.155 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_cnt[1] ; memQ[14] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.154 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[4]         ; memQ[21] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.147 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_cnt[1] ; memQ[19] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.146 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[6]         ; memQ[27] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.140 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[6]         ; memQ[15] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.133 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[26] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.130 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[4]         ; memQ[13] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.123 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|state.DUMP0 ; memQ[30] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.123 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[6]         ; memQ[24] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.120 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[5]         ; memQ[11] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.112 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[6]         ; memQ[31] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.107 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[3]         ; memQ[30] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.106 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[5]         ; memQ[29] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.105 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_cnt[1] ; memQ[25] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.099 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|lru[3]      ; memQ[30] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.094 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|state.DUMP1 ; memQ[30] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.090 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[6]         ; memQ[13] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.081 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|dump_cnt[3] ; memQ[30] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.077 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[4]         ; memQ[10] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.076 ns  ; mycpu:theCPU|dram:U_44|dram_ctrl:U_0|lru[0]      ; memQ[12] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.074 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[5]         ; memQ[7]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.064 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[4]         ; memQ[27] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.060 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[22] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.058 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[4]         ; memQ[15] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.052 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|lru[8]      ; memQ[17] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.047 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[9]  ; cpuClk     ;
; N/A                                     ; None                                                ; 28.043 ns  ; mycpu:theCPU|reg_EX_MEM:U_80|r_result[3]         ; memQ[23] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.041 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[4]         ; memQ[24] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.035 ns  ; mycpu:theCPU|dram:U_65|dram_ctrl:U_0|lru[0]      ; memQ[17] ; cpuClk     ;
; N/A                                     ; None                                                ; 28.030 ns  ; mycpu:theCPU|reg_EX_MEM:U_17|r_result[4]         ; memQ[31] ; cpuClk     ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                                  ;          ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------------------+----------+------------+


+----------------------------------------------------------------------------------------------+
; tpd                                                                                          ;
+-------+-------------------+-----------------+--------------------------+---------------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From                     ; To                  ;
+-------+-------------------+-----------------+--------------------------+---------------------+
; N/A   ; None              ; 16.185 ns       ; memCtl                   ; memQ[8]             ;
; N/A   ; None              ; 16.109 ns       ; memCtl                   ; viewMemAddr[5]      ;
; N/A   ; None              ; 16.027 ns       ; memCtl                   ; memQ[17]            ;
; N/A   ; None              ; 15.991 ns       ; memCtl                   ; viewMemAddr[3]      ;
; N/A   ; None              ; 15.862 ns       ; memCtl                   ; viewMemAddr[11]     ;
; N/A   ; None              ; 15.779 ns       ; memCtl                   ; viewMemAddr[4]      ;
; N/A   ; None              ; 15.720 ns       ; memCtl                   ; memQ[12]            ;
; N/A   ; None              ; 15.672 ns       ; memCtl                   ; memQ[14]            ;
; N/A   ; None              ; 15.664 ns       ; memCtl                   ; memQ[19]            ;
; N/A   ; None              ; 15.622 ns       ; memCtl                   ; memQ[25]            ;
; N/A   ; None              ; 15.477 ns       ; memCtl                   ; viewMemAddr[6]      ;
; N/A   ; None              ; 15.419 ns       ; memCtl                   ; memQ[30]            ;
; N/A   ; None              ; 15.324 ns       ; memCtl                   ; memQ[21]            ;
; N/A   ; None              ; 15.314 ns       ; memCtl                   ; viewMemAddr[10]     ;
; N/A   ; None              ; 15.247 ns       ; memCtl                   ; memQ[10]            ;
; N/A   ; None              ; 15.234 ns       ; memCtl                   ; memQ[27]            ;
; N/A   ; None              ; 15.228 ns       ; memCtl                   ; memQ[15]            ;
; N/A   ; None              ; 15.211 ns       ; memCtl                   ; memQ[24]            ;
; N/A   ; None              ; 15.200 ns       ; memCtl                   ; memQ[31]            ;
; N/A   ; None              ; 15.103 ns       ; memCtl                   ; memQ[11]            ;
; N/A   ; None              ; 15.089 ns       ; memCtl                   ; memQ[29]            ;
; N/A   ; None              ; 15.057 ns       ; memCtl                   ; memQ[7]             ;
; N/A   ; None              ; 15.002 ns       ; memCtl                   ; memQ[28]            ;
; N/A   ; None              ; 14.983 ns       ; memCtl                   ; memQ[2]             ;
; N/A   ; None              ; 14.981 ns       ; memCtl                   ; memQ[18]            ;
; N/A   ; None              ; 14.935 ns       ; memCtl                   ; memQ[16]            ;
; N/A   ; None              ; 14.926 ns       ; memCtl                   ; memQ[0]             ;
; N/A   ; None              ; 14.806 ns       ; memCtl                   ; memQ[26]            ;
; N/A   ; None              ; 14.792 ns       ; memCtl                   ; viewMemAddr[7]      ;
; N/A   ; None              ; 14.733 ns       ; memCtl                   ; memQ[22]            ;
; N/A   ; None              ; 14.720 ns       ; memCtl                   ; memQ[9]             ;
; N/A   ; None              ; 14.716 ns       ; memCtl                   ; memQ[23]            ;
; N/A   ; None              ; 14.679 ns       ; memWen                   ; memQ[8]             ;
; N/A   ; None              ; 14.651 ns       ; memCtl                   ; memQ[13]            ;
; N/A   ; None              ; 14.586 ns       ; memCtl                   ; viewMemAddr[8]      ;
; N/A   ; None              ; 14.551 ns       ; memCtl                   ; viewMemAddr[9]      ;
; N/A   ; None              ; 14.521 ns       ; memWen                   ; memQ[17]            ;
; N/A   ; None              ; 14.475 ns       ; memCtl                   ; viewMemAddr[12]     ;
; N/A   ; None              ; 14.348 ns       ; memCtl                   ; viewMemAddr[2]      ;
; N/A   ; None              ; 14.301 ns       ; memAddr[5]               ; viewMemAddr[5]      ;
; N/A   ; None              ; 14.259 ns       ; memCtl                   ; memQ[20]            ;
; N/A   ; None              ; 14.214 ns       ; memWen                   ; memQ[12]            ;
; N/A   ; None              ; 14.166 ns       ; memWen                   ; memQ[14]            ;
; N/A   ; None              ; 14.164 ns       ; memCtl                   ; memQ[1]             ;
; N/A   ; None              ; 14.158 ns       ; memWen                   ; memQ[19]            ;
; N/A   ; None              ; 14.156 ns       ; memCtl                   ; viewMemAddr[13]     ;
; N/A   ; None              ; 14.116 ns       ; memWen                   ; memQ[25]            ;
; N/A   ; None              ; 13.997 ns       ; memCtl                   ; memQ[5]             ;
; N/A   ; None              ; 13.964 ns       ; memCtl                   ; viewMemAddr[14]     ;
; N/A   ; None              ; 13.950 ns       ; memCtl                   ; memQ[3]             ;
; N/A   ; None              ; 13.913 ns       ; memWen                   ; memQ[30]            ;
; N/A   ; None              ; 13.858 ns       ; memCtl                   ; memQ[6]             ;
; N/A   ; None              ; 13.835 ns       ; dumpAddr[11]             ; viewMemAddr[11]     ;
; N/A   ; None              ; 13.828 ns       ; memCtl                   ; viewMemAddr[0]      ;
; N/A   ; None              ; 13.818 ns       ; memWen                   ; memQ[21]            ;
; N/A   ; None              ; 13.773 ns       ; memAddr[11]              ; viewMemAddr[11]     ;
; N/A   ; None              ; 13.741 ns       ; memAddr[10]              ; viewMemAddr[10]     ;
; N/A   ; None              ; 13.741 ns       ; memWen                   ; memQ[10]            ;
; N/A   ; None              ; 13.728 ns       ; memWen                   ; memQ[27]            ;
; N/A   ; None              ; 13.722 ns       ; memWen                   ; memQ[15]            ;
; N/A   ; None              ; 13.705 ns       ; memWen                   ; memQ[24]            ;
; N/A   ; None              ; 13.697 ns       ; memCtl                   ; memQ[4]             ;
; N/A   ; None              ; 13.694 ns       ; memWen                   ; memQ[31]            ;
; N/A   ; None              ; 13.597 ns       ; memWen                   ; memQ[11]            ;
; N/A   ; None              ; 13.583 ns       ; memWen                   ; memQ[29]            ;
; N/A   ; None              ; 13.551 ns       ; memWen                   ; memQ[7]             ;
; N/A   ; None              ; 13.496 ns       ; memWen                   ; memQ[28]            ;
; N/A   ; None              ; 13.483 ns       ; memCtl                   ; viewMemAddr[1]      ;
; N/A   ; None              ; 13.477 ns       ; memWen                   ; memQ[2]             ;
; N/A   ; None              ; 13.475 ns       ; memWen                   ; memQ[18]            ;
; N/A   ; None              ; 13.429 ns       ; memWen                   ; memQ[16]            ;
; N/A   ; None              ; 13.420 ns       ; memWen                   ; memQ[0]             ;
; N/A   ; None              ; 13.414 ns       ; memAddr[3]               ; viewMemAddr[3]      ;
; N/A   ; None              ; 13.307 ns       ; memAddr[6]               ; viewMemAddr[6]      ;
; N/A   ; None              ; 13.300 ns       ; memWen                   ; memQ[26]            ;
; N/A   ; None              ; 13.227 ns       ; memWen                   ; memQ[22]            ;
; N/A   ; None              ; 13.214 ns       ; memWen                   ; memQ[9]             ;
; N/A   ; None              ; 13.210 ns       ; memWen                   ; memQ[23]            ;
; N/A   ; None              ; 13.145 ns       ; memWen                   ; memQ[13]            ;
; N/A   ; None              ; 13.117 ns       ; memAddr[7]               ; viewMemAddr[7]      ;
; N/A   ; None              ; 13.106 ns       ; memCtl                   ; viewMemAddr[15]     ;
; N/A   ; None              ; 13.106 ns       ; memAddr[4]               ; viewMemAddr[4]      ;
; N/A   ; None              ; 13.028 ns       ; dumpAddr[4]              ; viewMemAddr[4]      ;
; N/A   ; None              ; 12.888 ns       ; dumpAddr[5]              ; viewMemAddr[5]      ;
; N/A   ; None              ; 12.843 ns       ; dumpAddr[10]             ; viewMemAddr[10]     ;
; N/A   ; None              ; 12.753 ns       ; memWen                   ; memQ[20]            ;
; N/A   ; None              ; 12.703 ns       ; memAddr[2]               ; viewMemAddr[2]      ;
; N/A   ; None              ; 12.658 ns       ; memWen                   ; memQ[1]             ;
; N/A   ; None              ; 12.630 ns       ; memAddr[12]              ; viewMemAddr[12]     ;
; N/A   ; None              ; 12.621 ns       ; memAddr[0]               ; viewMemAddr[0]      ;
; N/A   ; None              ; 12.581 ns       ; memCtl                   ; viewMemWen          ;
; N/A   ; None              ; 12.491 ns       ; memWen                   ; memQ[5]             ;
; N/A   ; None              ; 12.444 ns       ; memWen                   ; memQ[3]             ;
; N/A   ; None              ; 12.406 ns       ; memAddr[9]               ; viewMemAddr[9]      ;
; N/A   ; None              ; 12.356 ns       ; dumpAddr[3]              ; viewMemAddr[3]      ;
; N/A   ; None              ; 12.352 ns       ; memWen                   ; memQ[6]             ;
; N/A   ; None              ; 12.311 ns       ; dumpAddr[6]              ; viewMemAddr[6]      ;
; N/A   ; None              ; 12.191 ns       ; memWen                   ; memQ[4]             ;
; N/A   ; None              ; 12.129 ns       ; memAddr[13]              ; viewMemAddr[13]     ;
; N/A   ; None              ; 12.061 ns       ; dumpAddr[0]              ; viewMemAddr[0]      ;
; N/A   ; None              ; 12.052 ns       ; memAddr[8]               ; viewMemAddr[8]      ;
; N/A   ; None              ; 12.020 ns       ; memAddr[14]              ; viewMemAddr[14]     ;
; N/A   ; None              ; 11.971 ns       ; dumpAddr[2]              ; viewMemAddr[2]      ;
; N/A   ; None              ; 11.943 ns       ; dumpAddr[12]             ; viewMemAddr[12]     ;
; N/A   ; None              ; 11.928 ns       ; dumpAddr[7]              ; viewMemAddr[7]      ;
; N/A   ; None              ; 11.918 ns       ; dumpAddr[8]              ; viewMemAddr[8]      ;
; N/A   ; None              ; 11.641 ns       ; dumpAddr[14]             ; viewMemAddr[14]     ;
; N/A   ; None              ; 11.617 ns       ; memAddr[1]               ; viewMemAddr[1]      ;
; N/A   ; None              ; 11.484 ns       ; dumpAddr[1]              ; viewMemAddr[1]      ;
; N/A   ; None              ; 11.432 ns       ; dumpAddr[9]              ; viewMemAddr[9]      ;
; N/A   ; None              ; 11.417 ns       ; memAddr[15]              ; viewMemAddr[15]     ;
; N/A   ; None              ; 11.402 ns       ; dumpAddr[13]             ; viewMemAddr[13]     ;
; N/A   ; None              ; 11.063 ns       ; dumpAddr[15]             ; viewMemAddr[15]     ;
; N/A   ; None              ; 10.804 ns       ; memWen                   ; viewMemWen          ;
; N/A   ; None              ; 2.612 ns        ; altera_internal_jtag~TDO ; altera_reserved_tdo ;
+-------+-------------------+-----------------+--------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------+-----------------------------------------------------+-----------+------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From                         ; To                                                                                                                                                                                 ; To Clock                     ;
+-----------------------------------------+-----------------------------------------------------+-----------+------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+
; N/A                                     ; None                                                ; 1.642 ns  ; altera_internal_jtag~TDIUTAP ; sld_hub:auto_hub|jtag_ir_reg[9]                                                                                                                                                    ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.547 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.543 ns  ; altera_internal_jtag~TDIUTAP ; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.543 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.529 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                              ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.465 ns  ; altera_internal_jtag~TDIUTAP ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]                                          ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.375 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.373 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.372 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                               ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.370 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                               ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.368 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.367 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                               ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.365 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.363 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|reset_ena_reg                                                                                                                                                     ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.272 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                              ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.272 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                              ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.242 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.242 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.242 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                               ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.242 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.242 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                               ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.197 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                               ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 1.189 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 0.941 ns  ; altera_internal_jtag~TDIUTAP ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[31]                                          ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 0.906 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                  ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 0.799 ns  ; altera_internal_jtag~TDIUTAP ; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                       ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 0.773 ns  ; altera_internal_jtag~TDIUTAP ; sld_hub:auto_hub|tdo_bypass_reg                                                                                                                                                    ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 0.552 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|hub_mode_reg[0]                                                                                                                                                   ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 0.363 ns  ; altera_internal_jtag~TDIUTAP ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|bypass_reg_out                                                ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 0.274 ns  ; altera_internal_jtag~TDIUTAP ; VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3] ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 0.156 ns  ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                   ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; 0.019 ns  ; altera_internal_jtag~TDIUTAP ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                  ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; -0.310 ns ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                               ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; -0.310 ns ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|virtual_dr_scan_reg                                                                                                                                               ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; -0.494 ns ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|shadow_irf_reg[1][2]                                                                                                                                              ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; -0.494 ns ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|shadow_irf_reg[1][0]                                                                                                                                              ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; -0.494 ns ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|shadow_irf_reg[1][3]                                                                                                                                              ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; -0.494 ns ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|shadow_irf_reg[1][1]                                                                                                                                              ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; -0.494 ns ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|shadow_irf_reg[1][4]                                                                                                                                              ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; -0.497 ns ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                                                                     ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; -0.497 ns ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                     ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; -0.497 ns ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|irf_reg[1][3]                                                                                                                                                     ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; -0.497 ns ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                     ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; -0.497 ns ; altera_internal_jtag~TMSUTAP ; sld_hub:auto_hub|irf_reg[1][4]                                                                                                                                                     ; altera_internal_jtag~TCKUTAP ;
; N/A                                     ; None                                                ; -0.611 ns ; nReset                       ; mycpu:theCPU|icache2:U_48|data_array:U_1|set_37_bypass[0]                                                                                                                          ; cpuClk                       ;
; N/A                                     ; None                                                ; -0.698 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[8][21]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -0.703 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[12][21]                                                                                                                                 ; cpuClk                       ;
; N/A                                     ; None                                                ; -0.796 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~233                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -0.796 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~231                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -0.796 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~237                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -0.824 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[6][19]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -0.825 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[4][14]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -0.880 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[8][20]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -0.880 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[8][22]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -0.880 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[8][16]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -0.891 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[12][14]                                                                                                                                 ; cpuClk                       ;
; N/A                                     ; None                                                ; -0.962 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~106                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -0.962 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~105                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -0.962 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~117                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -0.962 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~118                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -0.962 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~103                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -0.962 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~104                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -0.962 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~109                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -0.962 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~102                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.056 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~460                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.056 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~459                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.056 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~453                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.056 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~454                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.059 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~49                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.065 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~458                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.065 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~469                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.065 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~470                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.065 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~456                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.072 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[3][7]                                                                                                                                   ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.088 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[1][15]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.090 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[0][15]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.137 ns ; nReset                       ; mycpu:theCPU|icache2:U_40|data_array:U_1|set_37_bypass[0]                                                                                                                          ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.151 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[10][24]                                                                                                                                 ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.151 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[10][16]                                                                                                                                 ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.153 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~41                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.153 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~37                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.153 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~38                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.157 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[14][24]                                                                                                                                 ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.171 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~56                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.171 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~57                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.175 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~117                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.175 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~118                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.175 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~103                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.177 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[8][3]                                                                                                                                   ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.177 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[8][13]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.181 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~362                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.181 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~361                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.181 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~373                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.181 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~374                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.181 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~359                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.181 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~360                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.181 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~365                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.181 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~358                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.196 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~106                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.196 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set0~104                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.198 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[8][12]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.204 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[5][22]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.204 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[5][18]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.205 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[5][20]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.205 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~254                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.215 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~298                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.215 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~297                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.215 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~309                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.215 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~310                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.215 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~295                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.215 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~296                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.215 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~301                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.215 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~294                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.218 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[12][17]                                                                                                                                 ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.218 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[12][19]                                                                                                                                 ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.219 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[12][22]                                                                                                                                 ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.224 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[2][21]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.224 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[2][17]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.228 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[12][10]                                                                                                                                 ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.233 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[2][15]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.243 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[8][8]                                                                                                                                   ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.252 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[8][17]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.253 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[7][17]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.260 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~262                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.260 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~263                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.277 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[4][17]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.286 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~236                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.286 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~235                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.286 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~260                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.286 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~238                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.286 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~239                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.286 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~242                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.287 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~169                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.308 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~87                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.308 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~94                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.308 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~83                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.321 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[12][9]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.321 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[12][23]                                                                                                                                 ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.321 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[12][17]                                                                                                                                 ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.338 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~426                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.338 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~438                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.338 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|set1~424                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.344 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~300                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.344 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~299                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.350 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~100                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.350 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~99                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.350 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~96                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.350 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~97                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.350 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~98                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.350 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~90                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.350 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~89                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.356 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[1][11]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.357 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~53                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.357 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~54                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.357 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~39                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.357 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~45                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.359 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[10][3]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.359 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[10][13]                                                                                                                                 ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.364 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[1][7]                                                                                                                                   ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.364 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~234                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.364 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~245                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.364 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~246                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.364 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~232                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.365 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[0][11]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.372 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~44                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.372 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~68                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.372 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~67                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.372 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~46                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.376 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[3][15]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.378 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[12][24]                                                                                                                                 ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.378 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[12][4]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.378 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[12][16]                                                                                                                                 ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.380 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[1][13]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.381 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[1][17]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.383 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~85                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.383 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~71                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.388 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~43                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.388 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~64                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.388 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~66                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.388 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~62                                                                                                                                      ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.389 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~457                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.389 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~469                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.389 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~470                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.389 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~479                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.389 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~454                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.389 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~455                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.389 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set0~456                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.395 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~252                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.398 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[0][0]                                                                                                                                   ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.398 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[0][10]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.398 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[0][13]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.398 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[0][17]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.402 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[1][20]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.402 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[1][1]                                                                                                                                   ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.402 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[1][21]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.403 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|tags[0][21]                                                                                                                                  ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.409 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~258                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.409 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~229                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.409 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_1|set1~230                                                                                                                                     ; cpuClk                       ;
; N/A                                     ; None                                                ; -1.412 ns ; nReset                       ; mycpu:theCPU|dram:U_65|dram_array:U_3|tags[3][13]                                                                                                                                  ; cpuClk                       ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;                              ;                                                                                                                                                                                    ;                              ;
+-----------------------------------------+-----------------------------------------------------+-----------+------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 10.0 Build 218 06/27/2010 SJ Full Version
    Info: Copyright (C) 1991-2010 Altera Corporation. All rights reserved.
    Info: Your use of Altera Corporation's design tools, logic functions 
    Info: and other software and tools, and its AMPP partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Altera Program License 
    Info: Subscription Agreement, Altera MegaCore Function License 
    Info: Agreement, or other applicable license agreement, including, 
    Info: without limitation, that your use is for the sole purpose of 
    Info: programming logic devices manufactured by Altera and sold by 
    Info: Altera or its authorized distributors.  Please refer to the 
    Info: applicable agreement for further details.
    Info: Processing started: Tue Apr 12 20:49:45 2011
Info: Command: quartus_tan --read_settings_files=on --write_settings_files=on cpu -c cpu
Warning: Classic Timing Analyzer will not be available in a future release of the Quartus II software. Use the TimeQuest Timing Analyzer to run timing analysis on your design. Convert all the project settings and the timing constraints to TimeQuest Timing Analyzer equivalents.
Info: Default assignment values were changed in the current version of the Quartus II software -- changes to default assignments values are contained in file /package/eda/altera/altera10.0/quartus/linux/assignment_defaults.qdf
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Started post-fitting delay annotation
Warning: Found 82 output pins without output pin load capacitance assignment
    Info: Pin "halt" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hexOut[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "memQ[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemAddr[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "viewMemWen" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "cpuClk" is an undefined clock
    Info: Assuming node "ramClk" is an undefined clock
    Info: Assuming node "altera_internal_jtag~TCKUTAP" is an undefined clock
Info: Clock "cpuClk" has Internal fmax of 26.86 MHz between source register "mycpu:theCPU|registerFile:U_63|reg[20][2]" and destination register "mycpu:theCPU|pc:U_45|Q[31]" (period= 37.234 ns)
    Info: + Longest register to register delay is 18.364 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X9_Y2_N13; Fanout = 2; REG Node = 'mycpu:theCPU|registerFile:U_63|reg[20][2]'
        Info: 2: + IC(0.301 ns) + CELL(0.150 ns) = 0.451 ns; Loc. = LCCOMB_X9_Y2_N14; Fanout = 1; COMB Node = 'mycpu:theCPU|fwdUnit:U_67|Aout[2]~155'
        Info: 3: + IC(0.388 ns) + CELL(0.150 ns) = 0.989 ns; Loc. = LCCOMB_X10_Y2_N22; Fanout = 1; COMB Node = 'mycpu:theCPU|fwdUnit:U_67|Aout[2]~156'
        Info: 4: + IC(0.996 ns) + CELL(0.150 ns) = 2.135 ns; Loc. = LCCOMB_X14_Y6_N12; Fanout = 1; COMB Node = 'mycpu:theCPU|fwdUnit:U_67|Aout[2]~157'
        Info: 5: + IC(0.243 ns) + CELL(0.150 ns) = 2.528 ns; Loc. = LCCOMB_X14_Y6_N30; Fanout = 1; COMB Node = 'mycpu:theCPU|fwdUnit:U_67|Aout[2]~158'
        Info: 6: + IC(0.246 ns) + CELL(0.150 ns) = 2.924 ns; Loc. = LCCOMB_X14_Y6_N26; Fanout = 1; COMB Node = 'mycpu:theCPU|fwdUnit:U_67|Aout[2]~159'
        Info: 7: + IC(0.248 ns) + CELL(0.150 ns) = 3.322 ns; Loc. = LCCOMB_X14_Y6_N4; Fanout = 1; COMB Node = 'mycpu:theCPU|fwdUnit:U_67|Aout[2]~162'
        Info: 8: + IC(0.948 ns) + CELL(0.150 ns) = 4.420 ns; Loc. = LCCOMB_X17_Y7_N0; Fanout = 2; COMB Node = 'mycpu:theCPU|fwdUnit:U_67|Aout[2]~163'
        Info: 9: + IC(0.254 ns) + CELL(0.149 ns) = 4.823 ns; Loc. = LCCOMB_X17_Y7_N6; Fanout = 3; COMB Node = 'mycpu:theCPU|fwdUnit:U_67|Aout[2]~164'
        Info: 10: + IC(0.915 ns) + CELL(0.150 ns) = 5.888 ns; Loc. = LCCOMB_X22_Y7_N24; Fanout = 4; COMB Node = 'mycpu:theCPU|mux32:U_54|output[2]~5'
        Info: 11: + IC(0.278 ns) + CELL(0.275 ns) = 6.441 ns; Loc. = LCCOMB_X22_Y7_N12; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I03|Cout~0'
        Info: 12: + IC(0.247 ns) + CELL(0.150 ns) = 6.838 ns; Loc. = LCCOMB_X22_Y7_N6; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I04|Cout~0'
        Info: 13: + IC(0.728 ns) + CELL(0.150 ns) = 7.716 ns; Loc. = LCCOMB_X22_Y9_N0; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I05|Cout~0'
        Info: 14: + IC(0.250 ns) + CELL(0.150 ns) = 8.116 ns; Loc. = LCCOMB_X22_Y9_N10; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I06|Cout~0'
        Info: 15: + IC(0.253 ns) + CELL(0.150 ns) = 8.519 ns; Loc. = LCCOMB_X22_Y9_N8; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I07|Cout~0'
        Info: 16: + IC(0.717 ns) + CELL(0.150 ns) = 9.386 ns; Loc. = LCCOMB_X22_Y8_N0; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I08|Cout~1'
        Info: 17: + IC(0.260 ns) + CELL(0.150 ns) = 9.796 ns; Loc. = LCCOMB_X22_Y8_N28; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I09|Cout~0'
        Info: 18: + IC(0.436 ns) + CELL(0.150 ns) = 10.382 ns; Loc. = LCCOMB_X23_Y8_N10; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I10|Cout~0'
        Info: 19: + IC(0.734 ns) + CELL(0.150 ns) = 11.266 ns; Loc. = LCCOMB_X23_Y10_N12; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I11|Cout~0'
        Info: 20: + IC(0.254 ns) + CELL(0.150 ns) = 11.670 ns; Loc. = LCCOMB_X23_Y10_N30; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I12|Cout~0'
        Info: 21: + IC(0.258 ns) + CELL(0.150 ns) = 12.078 ns; Loc. = LCCOMB_X23_Y10_N24; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I13|Cout~0'
        Info: 22: + IC(0.442 ns) + CELL(0.150 ns) = 12.670 ns; Loc. = LCCOMB_X24_Y10_N28; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I14|Cout~0'
        Info: 23: + IC(0.258 ns) + CELL(0.150 ns) = 13.078 ns; Loc. = LCCOMB_X24_Y10_N18; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I15|Cout~0'
        Info: 24: + IC(0.250 ns) + CELL(0.150 ns) = 13.478 ns; Loc. = LCCOMB_X24_Y10_N16; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I16|Cout~0'
        Info: 25: + IC(0.696 ns) + CELL(0.150 ns) = 14.324 ns; Loc. = LCCOMB_X25_Y9_N12; Fanout = 3; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I17|Cout~0'
        Info: 26: + IC(0.257 ns) + CELL(0.150 ns) = 14.731 ns; Loc. = LCCOMB_X25_Y9_N26; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I18|Cout~0'
        Info: 27: + IC(0.249 ns) + CELL(0.150 ns) = 15.130 ns; Loc. = LCCOMB_X25_Y9_N28; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I20|Cout~0'
        Info: 28: + IC(0.249 ns) + CELL(0.150 ns) = 15.529 ns; Loc. = LCCOMB_X25_Y9_N22; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I22|Cout~0'
        Info: 29: + IC(0.254 ns) + CELL(0.150 ns) = 15.933 ns; Loc. = LCCOMB_X25_Y9_N30; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I24|Cout~0'
        Info: 30: + IC(0.397 ns) + CELL(0.150 ns) = 16.480 ns; Loc. = LCCOMB_X24_Y9_N22; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I26|Cout~0'
        Info: 31: + IC(0.256 ns) + CELL(0.150 ns) = 16.886 ns; Loc. = LCCOMB_X24_Y9_N18; Fanout = 2; COMB Node = 'mycpu:theCPU|addr32Bit:U_59|addr1Bit:I28|Cout~0'
        Info: 32: + IC(0.256 ns) + CELL(0.150 ns) = 17.292 ns; Loc. = LCCOMB_X24_Y9_N24; Fanout = 1; COMB Node = 'mycpu:theCPU|pc:U_45|Q[31]~108'
        Info: 33: + IC(0.434 ns) + CELL(0.150 ns) = 17.876 ns; Loc. = LCCOMB_X23_Y9_N0; Fanout = 1; COMB Node = 'mycpu:theCPU|pc:U_45|Q[31]~24'
        Info: 34: + IC(0.255 ns) + CELL(0.149 ns) = 18.280 ns; Loc. = LCCOMB_X23_Y9_N16; Fanout = 1; COMB Node = 'mycpu:theCPU|pc:U_45|Q[31]~feeder'
        Info: 35: + IC(0.000 ns) + CELL(0.084 ns) = 18.364 ns; Loc. = LCFF_X23_Y9_N17; Fanout = 19; REG Node = 'mycpu:theCPU|pc:U_45|Q[31]'
        Info: Total cell delay = 5.157 ns ( 28.08 % )
        Info: Total interconnect delay = 13.207 ns ( 71.92 % )
    Info: - Smallest clock skew is -0.039 ns
        Info: + Shortest clock path from clock "cpuClk" to destination register is 2.662 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'cpuClk'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 9771; COMB Node = 'cpuClk~clkctrl'
            Info: 3: + IC(1.008 ns) + CELL(0.537 ns) = 2.662 ns; Loc. = LCFF_X23_Y9_N17; Fanout = 19; REG Node = 'mycpu:theCPU|pc:U_45|Q[31]'
            Info: Total cell delay = 1.536 ns ( 57.70 % )
            Info: Total interconnect delay = 1.126 ns ( 42.30 % )
        Info: - Longest clock path from clock "cpuClk" to source register is 2.701 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'cpuClk'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 9771; COMB Node = 'cpuClk~clkctrl'
            Info: 3: + IC(1.047 ns) + CELL(0.537 ns) = 2.701 ns; Loc. = LCFF_X9_Y2_N13; Fanout = 2; REG Node = 'mycpu:theCPU|registerFile:U_63|reg[20][2]'
            Info: Total cell delay = 1.536 ns ( 56.87 % )
            Info: Total interconnect delay = 1.165 ns ( 43.13 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: Clock "ramClk" Internal fmax is restricted to 163.03 MHz between source memory "VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a61~porta_datain_reg0" and destination memory "VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a61~porta_memory_reg0"
    Info: fmax restricted to Clock High delay (3.067 ns) plus Clock Low delay (3.067 ns) : restricted to 6.134 ns. Expand message to see actual delay path.
        Info: + Longest memory to memory delay is 2.645 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X13_Y7; Fanout = 1; MEM Node = 'VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a61~porta_datain_reg0'
            Info: 2: + IC(0.000 ns) + CELL(2.645 ns) = 2.645 ns; Loc. = M4K_X13_Y7; Fanout = 0; MEM Node = 'VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a61~porta_memory_reg0'
            Info: Total cell delay = 2.645 ns ( 100.00 % )
        Info: - Smallest clock skew is -0.025 ns
            Info: + Shortest clock path from clock "ramClk" to destination memory is 2.710 ns
                Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P1; Fanout = 1; CLK Node = 'ramClk'
                Info: 2: + IC(0.113 ns) + CELL(0.000 ns) = 1.112 ns; Loc. = CLKCTRL_G1; Fanout = 961; COMB Node = 'ramClk~clkctrl'
                Info: 3: + IC(0.963 ns) + CELL(0.635 ns) = 2.710 ns; Loc. = M4K_X13_Y7; Fanout = 0; MEM Node = 'VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a61~porta_memory_reg0'
                Info: Total cell delay = 1.634 ns ( 60.30 % )
                Info: Total interconnect delay = 1.076 ns ( 39.70 % )
            Info: - Longest clock path from clock "ramClk" to source memory is 2.735 ns
                Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P1; Fanout = 1; CLK Node = 'ramClk'
                Info: 2: + IC(0.113 ns) + CELL(0.000 ns) = 1.112 ns; Loc. = CLKCTRL_G1; Fanout = 961; COMB Node = 'ramClk~clkctrl'
                Info: 3: + IC(0.963 ns) + CELL(0.660 ns) = 2.735 ns; Loc. = M4K_X13_Y7; Fanout = 1; MEM Node = 'VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a61~porta_datain_reg0'
                Info: Total cell delay = 1.659 ns ( 60.66 % )
                Info: Total interconnect delay = 1.076 ns ( 39.34 % )
        Info: + Micro clock to output delay of source is 0.209 ns
        Info: + Micro setup delay of destination is 0.035 ns
Info: Clock "altera_internal_jtag~TCKUTAP" Internal fmax is restricted to 163.03 MHz between source register "VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]" and destination memory "VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a59~portb_address_reg1"
    Info: fmax restricted to Clock High delay (3.067 ns) plus Clock Low delay (3.067 ns) : restricted to 6.134 ns. Expand message to see actual delay path.
        Info: + Longest register to memory delay is 4.567 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X19_Y13_N7; Fanout = 68; REG Node = 'VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]'
            Info: 2: + IC(4.425 ns) + CELL(0.142 ns) = 4.567 ns; Loc. = M4K_X52_Y11; Fanout = 1; MEM Node = 'VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a59~portb_address_reg1'
            Info: Total cell delay = 0.142 ns ( 3.11 % )
            Info: Total interconnect delay = 4.425 ns ( 96.89 % )
        Info: - Smallest clock skew is 0.069 ns
            Info: + Shortest clock path from clock "altera_internal_jtag~TCKUTAP" to destination memory is 4.505 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = JTAG_X1_Y19_N0; Fanout = 1; CLK Node = 'altera_internal_jtag~TCKUTAP'
                Info: 2: + IC(2.883 ns) + CELL(0.000 ns) = 2.883 ns; Loc. = CLKCTRL_G0; Fanout = 1091; COMB Node = 'altera_internal_jtag~TCKUTAPclkctrl'
                Info: 3: + IC(0.933 ns) + CELL(0.689 ns) = 4.505 ns; Loc. = M4K_X52_Y11; Fanout = 1; MEM Node = 'VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|altsyncram_loa2:altsyncram1|ram_block3a59~portb_address_reg1'
                Info: Total cell delay = 0.689 ns ( 15.29 % )
                Info: Total interconnect delay = 3.816 ns ( 84.71 % )
            Info: - Longest clock path from clock "altera_internal_jtag~TCKUTAP" to source register is 4.436 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = JTAG_X1_Y19_N0; Fanout = 1; CLK Node = 'altera_internal_jtag~TCKUTAP'
                Info: 2: + IC(2.883 ns) + CELL(0.000 ns) = 2.883 ns; Loc. = CLKCTRL_G0; Fanout = 1091; COMB Node = 'altera_internal_jtag~TCKUTAPclkctrl'
                Info: 3: + IC(1.016 ns) + CELL(0.537 ns) = 4.436 ns; Loc. = LCFF_X19_Y13_N7; Fanout = 68; REG Node = 'VarLatRAM:theRAM|ram:SYNRAM|altsyncram:altsyncram_component|altsyncram_f9f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]'
                Info: Total cell delay = 0.537 ns ( 12.11 % )
                Info: Total interconnect delay = 3.899 ns ( 87.89 % )
        Info: + Micro clock to output delay of source is 0.250 ns
        Info: + Micro setup delay of destination is 0.035 ns
Info: tsu for register "mycpu:theCPU|dram:U_65|dram_array:U_3|set1~192" (data pin = "memCtl", clock pin = "cpuClk") is 14.283 ns
    Info: + Longest pin to register delay is 16.987 ns
        Info: 1: + IC(0.000 ns) + CELL(0.852 ns) = 0.852 ns; Loc. = PIN_R7; Fanout = 51; PIN Node = 'memCtl'
        Info: 2: + IC(6.199 ns) + CELL(0.398 ns) = 7.449 ns; Loc. = LCCOMB_X31_Y11_N28; Fanout = 2; COMB Node = 'ramWriteEnTmp~0'
        Info: 3: + IC(0.246 ns) + CELL(0.149 ns) = 7.844 ns; Loc. = LCCOMB_X31_Y11_N22; Fanout = 2; COMB Node = 'ramWriteEnTmp~1'
        Info: 4: + IC(0.254 ns) + CELL(0.419 ns) = 8.517 ns; Loc. = LCCOMB_X31_Y11_N6; Fanout = 7; COMB Node = 'mycpu:theCPU|coco:U_5|dready0~0'
        Info: 5: + IC(1.393 ns) + CELL(0.419 ns) = 10.329 ns; Loc. = LCCOMB_X32_Y21_N22; Fanout = 36; COMB Node = 'mycpu:theCPU|dram:U_65|dram_ctrl:U_0|wen0~4'
        Info: 6: + IC(1.681 ns) + CELL(0.150 ns) = 12.160 ns; Loc. = LCCOMB_X15_Y19_N18; Fanout = 64; COMB Node = 'mycpu:theCPU|dram:U_65|dram_ctrl:U_0|wen1~2'
        Info: 7: + IC(1.554 ns) + CELL(0.275 ns) = 13.989 ns; Loc. = LCCOMB_X19_Y25_N28; Fanout = 32; COMB Node = 'mycpu:theCPU|dram:U_65|dram_array:U_3|set1~877'
        Info: 8: + IC(2.338 ns) + CELL(0.660 ns) = 16.987 ns; Loc. = LCFF_X35_Y17_N17; Fanout = 2; REG Node = 'mycpu:theCPU|dram:U_65|dram_array:U_3|set1~192'
        Info: Total cell delay = 3.322 ns ( 19.56 % )
        Info: Total interconnect delay = 13.665 ns ( 80.44 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "cpuClk" to destination register is 2.668 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'cpuClk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 9771; COMB Node = 'cpuClk~clkctrl'
        Info: 3: + IC(1.014 ns) + CELL(0.537 ns) = 2.668 ns; Loc. = LCFF_X35_Y17_N17; Fanout = 2; REG Node = 'mycpu:theCPU|dram:U_65|dram_array:U_3|set1~192'
        Info: Total cell delay = 1.536 ns ( 57.57 % )
        Info: Total interconnect delay = 1.132 ns ( 42.43 % )
Info: tco from clock "cpuClk" to destination pin "memQ[8]" through register "mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]" is 29.708 ns
    Info: + Longest clock path from clock "cpuClk" to source register is 2.659 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'cpuClk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 9771; COMB Node = 'cpuClk~clkctrl'
        Info: 3: + IC(1.005 ns) + CELL(0.537 ns) = 2.659 ns; Loc. = LCFF_X21_Y9_N13; Fanout = 215; REG Node = 'mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]'
        Info: Total cell delay = 1.536 ns ( 57.77 % )
        Info: Total interconnect delay = 1.123 ns ( 42.23 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 26.799 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X21_Y9_N13; Fanout = 215; REG Node = 'mycpu:theCPU|reg_EX_MEM:U_80|r_result[5]'
        Info: 2: + IC(1.607 ns) + CELL(0.150 ns) = 1.757 ns; Loc. = LCCOMB_X18_Y20_N20; Fanout = 1374; COMB Node = 'mycpu:theCPU|dram:U_65|dram_ctrl:U_0|index[2]~0'
        Info: 3: + IC(1.744 ns) + CELL(0.420 ns) = 3.921 ns; Loc. = LCCOMB_X12_Y31_N14; Fanout = 1; COMB Node = 'mycpu:theCPU|dram:U_65|dram_array:U_1|Mux37~4'
        Info: 4: + IC(0.694 ns) + CELL(0.150 ns) = 4.765 ns; Loc. = LCCOMB_X9_Y31_N10; Fanout = 1; COMB Node = 'mycpu:theCPU|dram:U_65|dram_array:U_1|Mux37~5'
        Info: 5: + IC(1.805 ns) + CELL(0.150 ns) = 6.720 ns; Loc. = LCCOMB_X19_Y25_N18; Fanout = 1; COMB Node = 'mycpu:theCPU|dram:U_65|dram_array:U_1|Mux37~8'
        Info: 6: + IC(1.238 ns) + CELL(0.150 ns) = 8.108 ns; Loc. = LCCOMB_X11_Y29_N26; Fanout = 2; COMB Node = 'mycpu:theCPU|dram:U_65|dram_array:U_1|Mux37~11'
        Info: 7: + IC(1.351 ns) + CELL(0.419 ns) = 9.878 ns; Loc. = LCCOMB_X12_Y19_N14; Fanout = 1; COMB Node = 'mycpu:theCPU|dram:U_65|dram_ctrl:U_0|mem_addr[21]~61'
        Info: 8: + IC(1.603 ns) + CELL(0.420 ns) = 11.901 ns; Loc. = LCCOMB_X32_Y21_N8; Fanout = 2; COMB Node = 'mycpu:theCPU|dram:U_65|dram_ctrl:U_0|mem_addr[21]~88'
        Info: 9: + IC(0.484 ns) + CELL(0.438 ns) = 12.823 ns; Loc. = LCCOMB_X32_Y21_N12; Fanout = 1; COMB Node = 'mycpu:theCPU|dram:U_44|dram_array:U_1|snoopHit~8'
        Info: 10: + IC(1.093 ns) + CELL(0.275 ns) = 14.191 ns; Loc. = LCCOMB_X32_Y27_N8; Fanout = 1; COMB Node = 'mycpu:theCPU|dram:U_44|dram_array:U_1|snoopHit~9'
        Info: 11: + IC(0.257 ns) + CELL(0.275 ns) = 14.723 ns; Loc. = LCCOMB_X32_Y27_N24; Fanout = 65; COMB Node = 'mycpu:theCPU|dram:U_44|dram_array:U_1|snoopHit~15'
        Info: 12: + IC(1.600 ns) + CELL(0.245 ns) = 16.568 ns; Loc. = LCCOMB_X38_Y20_N30; Fanout = 17; COMB Node = 'mycpu:theCPU|dram:U_44|snoopHit'
        Info: 13: + IC(0.267 ns) + CELL(0.419 ns) = 17.254 ns; Loc. = LCCOMB_X38_Y20_N16; Fanout = 48; COMB Node = 'mycpu:theCPU|coco:U_5|memOutSource~13'
        Info: 14: + IC(1.602 ns) + CELL(0.275 ns) = 19.131 ns; Loc. = LCCOMB_X31_Y11_N14; Fanout = 112; COMB Node = 'VarLatRAM:theRAM|q~64'
        Info: 15: + IC(1.151 ns) + CELL(0.393 ns) = 20.675 ns; Loc. = LCCOMB_X27_Y8_N30; Fanout = 1; COMB Node = 'VarLatRAM:theRAM|q[8]~105'
        Info: 16: + IC(3.306 ns) + CELL(2.818 ns) = 26.799 ns; Loc. = PIN_J11; Fanout = 0; PIN Node = 'memQ[8]'
        Info: Total cell delay = 6.997 ns ( 26.11 % )
        Info: Total interconnect delay = 19.802 ns ( 73.89 % )
Info: Longest tpd from source pin "memCtl" to destination pin "memQ[8]" is 16.185 ns
    Info: 1: + IC(0.000 ns) + CELL(0.852 ns) = 0.852 ns; Loc. = PIN_R7; Fanout = 51; PIN Node = 'memCtl'
    Info: 2: + IC(6.199 ns) + CELL(0.398 ns) = 7.449 ns; Loc. = LCCOMB_X31_Y11_N28; Fanout = 2; COMB Node = 'ramWriteEnTmp~0'
    Info: 3: + IC(0.246 ns) + CELL(0.149 ns) = 7.844 ns; Loc. = LCCOMB_X31_Y11_N22; Fanout = 2; COMB Node = 'ramWriteEnTmp~1'
    Info: 4: + IC(0.253 ns) + CELL(0.420 ns) = 8.517 ns; Loc. = LCCOMB_X31_Y11_N14; Fanout = 112; COMB Node = 'VarLatRAM:theRAM|q~64'
    Info: 5: + IC(1.151 ns) + CELL(0.393 ns) = 10.061 ns; Loc. = LCCOMB_X27_Y8_N30; Fanout = 1; COMB Node = 'VarLatRAM:theRAM|q[8]~105'
    Info: 6: + IC(3.306 ns) + CELL(2.818 ns) = 16.185 ns; Loc. = PIN_J11; Fanout = 0; PIN Node = 'memQ[8]'
    Info: Total cell delay = 5.030 ns ( 31.08 % )
    Info: Total interconnect delay = 11.155 ns ( 68.92 % )
Info: th for register "sld_hub:auto_hub|jtag_ir_reg[9]" (data pin = "altera_internal_jtag~TDIUTAP", clock pin = "altera_internal_jtag~TCKUTAP") is 1.642 ns
    Info: + Longest clock path from clock "altera_internal_jtag~TCKUTAP" to destination register is 4.442 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = JTAG_X1_Y19_N0; Fanout = 1; CLK Node = 'altera_internal_jtag~TCKUTAP'
        Info: 2: + IC(2.883 ns) + CELL(0.000 ns) = 2.883 ns; Loc. = CLKCTRL_G0; Fanout = 1091; COMB Node = 'altera_internal_jtag~TCKUTAPclkctrl'
        Info: 3: + IC(1.022 ns) + CELL(0.537 ns) = 4.442 ns; Loc. = LCFF_X19_Y14_N23; Fanout = 2; REG Node = 'sld_hub:auto_hub|jtag_ir_reg[9]'
        Info: Total cell delay = 0.537 ns ( 12.09 % )
        Info: Total interconnect delay = 3.905 ns ( 87.91 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 3.066 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = JTAG_X1_Y19_N0; Fanout = 9; PIN Node = 'altera_internal_jtag~TDIUTAP'
        Info: 2: + IC(2.833 ns) + CELL(0.149 ns) = 2.982 ns; Loc. = LCCOMB_X19_Y14_N22; Fanout = 1; COMB Node = 'sld_hub:auto_hub|jtag_ir_reg[9]~feeder'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 3.066 ns; Loc. = LCFF_X19_Y14_N23; Fanout = 2; REG Node = 'sld_hub:auto_hub|jtag_ir_reg[9]'
        Info: Total cell delay = 0.233 ns ( 7.60 % )
        Info: Total interconnect delay = 2.833 ns ( 92.40 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 659 megabytes
    Info: Processing ended: Tue Apr 12 20:52:26 2011
    Info: Elapsed time: 00:02:41
    Info: Total CPU time (on all processors): 00:02:29


