# 时序逻辑电路

- [时序逻辑电路](#时序逻辑电路)
  - [1 概论](#1-概论)
    - [1.1 例题](#11-例题)
    - [1.2 例题](#12-例题)
  - [2 寄存器](#2-寄存器)
    - [2.1 数码寄存器](#21-数码寄存器)
    - [2.2 移位寄存器](#22-移位寄存器)
    - [2.3 计数器](#23-计数器)
      - [2.3.2 异步计数器](#232-异步计数器)
      - [2.3.3 N 进制计数器](#233-n-进制计数器)
      - [2.3.4 计数器进制转化](#234-计数器进制转化)
        - [2.3.4.1 高进制转低进制](#2341-高进制转低进制)
          - [2.3.4.1.2 置零法](#23412-置零法)
          - [2.3.4.1.2 置数法](#23412-置数法)
        - [2.3.4.2 低进制转高进制](#2342-低进制转高进制)
          - [2.3.4.2.1 并行进位](#23421-并行进位)
          - [2.3.4.2.2 串行进位](#23422-串行进位)
          - [2.3.4.2.3 进制无法整分](#23423-进制无法整分)
  - [3 时序逻辑电路的设计](#3-时序逻辑电路的设计)
    - [3.1 设计步骤](#31-设计步骤)

## 1 概论

![alt text](image.png)

**基本结构**

![alt text](image-1.png)
![alt text](image-3.png)
![alt text](image-4.png)

![alt text](image-7.png)

![alt text](image-2.png)
![alt text](image-5.png)
![alt text](image-6.png)

- 分类
  - 1. 同步异步
  - 2. Mealy 型和 Moore 型
    - 米利型：时序逻辑电路中，输出信号不仅取决于存储电路的状态，而且还取决于输入变量，即$Y = F(X,Q)$
    - 穆尔型：时序逻辑电路中，输出信号仅仅取决于存储电路的状态$Y = F(Q)$

### 1.1 例题

//CORE
![alt text](image-13.png)
![alt text](image-8.png)
![alt text](image-9.png)
![alt text](image-10.png)

画波形图（时序图）

![alt text](image-11.png)

### 1.2 例题

![alt text](image-14.png)
![alt text](image-16.png)
![alt text](image-15.png)
![alt text](image-18.png)
![alt text](image-17.png)
故此电路为有输入控制的逻辑电路，为可控计数器，A ＝ 0 为加法计数器，A ＝ 1 为减法计数器。
![alt text](image-19.png)

## 2 寄存器

### 2.1 数码寄存器

**并行输入，并行输出**
![alt text](image-20.png)

![alt text](image-21.png)

### 2.2 移位寄存器

**串行输入，并行输出**
![alt text](image-22.png)
![alt text](image-23.png)

![alt text](image-24.png)
![alt text](image-25.png)

### 2.3 计数器

![alt text](image-26.png)
![alt text](image-27.png)
![alt text](image-28.png)
![alt text](image-29.png)

#### 2.3.2 异步计数器

![alt text](image-30.png)

#### 2.3.3 N 进制计数器

![alt text](image-31.png)

#### 2.3.4 计数器进制转化

对状态图直接尽心修改

##### 2.3.4.1 高进制转低进制

**置零法，置数法**

![alt text](image-32.png)

###### 2.3.4.1.2 置零法

![alt text](image-33.png)

###### 2.3.4.1.2 置数法

![alt text](image-34.png)

脉宽很窄的时候可以使用锁存器吧窄脉宽进行拓宽。

同步预置数端信号还得有电平，因此可以保持时钟收起，所以可以只有六个状态

![alt text](image-35.png)

##### 2.3.4.2 低进制转高进制

![alt text](image-36.png)

**并行进位，串行进位**

###### 2.3.4.2.1 并行进位

**时钟型号是同一个**
![alt text](image-37.png)

![alt text](image-38.png)

###### 2.3.4.2.2 串行进位

![alt text](image-39.png)

###### 2.3.4.2.3 进制无法整分

当我们由两个十进制，现在需要29进制怎么办？

**显然我们先拉高，再拉底即可。即先进行低转高，再从高转低**

此时对整体当作一个计数器进行进制转换：

![alt text](image-40.png)

//CORE 译码器设计逻辑电路

## 3 时序逻辑电路的设计

### 3.1 设计步骤

1. 逻辑抽象（状态表，状态转换图（FSM））
   1. 输入变量
   2. 输出变量
   3. 状态转换（FSM）
2. 状态化简
   1. 对状态进行化简，简化程序的设计（什么样的状态可以合并）
      1. 相同的输入
      2. 相同的输出
      3. 回到同一次态
3. 状态分配（编码）
   1. 确定触发器的数目
   2. 给状态进行编码
4. 根据状态转化表写出三组方程
   1. 状态方程
   2. 驱动方程
   3. 输出方程
5. 设计时序逻辑电路