
///
/// Copyright (c) 2021 Arm Limited
/// SPDX-License-Identifier: MIT
///
/// Permission is hereby granted, free of charge, to any person obtaining a copy
/// of this software and associated documentation files (the "Software"), to deal
/// in the Software without restriction, including without limitation the rights
/// to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
/// copies of the Software, and to permit persons to whom the Software is
/// furnished to do so, subject to the following conditions:
///
/// The above copyright notice and this permission notice shall be included in all
/// copies or substantial portions of the Software.
///
/// THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
/// IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
/// FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE
/// AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
/// LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
/// OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
/// SOFTWARE.
///



///
/// This assembly code has been auto-generated.
/// Don't modify it directly.
///

.data
roots:
.word   32909249 // zeta^  0 * 2^31 = 286215^  0 * 2^31 = 1 * 2^31
.word 2147483711 // zeta^  0 * f(q^(-1) mod 2^32) * 2^31 = 286215^  0 * 71292929 * 2^31
.word   32909249 // zeta^  0 * 2^31 = 286215^  0 * 2^31 = 1 * 2^31
.word 2147483711 // zeta^  0 * f(q^(-1) mod 2^32) * 2^31 = 286215^  0 * 71292929 * 2^31
.word   35458195 // zeta^256 * 2^31 = 286215^256 * 2^31 = 6057702 * 2^31
.word  387574637 // zeta^256 * f(q^(-1) mod 2^32) * 2^31 = 286215^256 * 71292929 * 2^31
.word   32909249 // zeta^  0 * 2^31 = 286215^  0 * 2^31 = 1 * 2^31
.word 2147483711 // zeta^  0 * f(q^(-1) mod 2^32) * 2^31 = 286215^  0 * 71292929 * 2^31
.word   32909249 // zeta^  0 * 2^31 = 286215^  0 * 2^31 = 1 * 2^31
.word 2147483711 // zeta^  0 * f(q^(-1) mod 2^32) * 2^31 = 286215^  0 * 71292929 * 2^31
.word   35458195 // zeta^256 * 2^31 = 286215^256 * 2^31 = 6057702 * 2^31
.word  387574637 // zeta^256 * f(q^(-1) mod 2^32) * 2^31 = 286215^256 * 71292929 * 2^31
.word   35458195 // zeta^256 * 2^31 = 286215^256 * 2^31 = 6057702 * 2^31
.word  387574637 // zeta^256 * f(q^(-1) mod 2^32) * 2^31 = 286215^256 * 71292929 * 2^31
.word   44770213 // zeta^128 * 2^31 = 286215^128 * 2^31 = 16166358 * 2^31
.word 1034331227 // zeta^128 * f(q^(-1) mod 2^32) * 2^31 = 286215^128 * 71292929 * 2^31
.word    3545473 // zeta^384 * 2^31 = 286215^384 * 2^31 = 4070676 * 2^31
.word  260443775 // zeta^384 * f(q^(-1) mod 2^32) * 2^31 = 286215^384 * 71292929 * 2^31
.word   44770213 // zeta^128 * 2^31 = 286215^128 * 2^31 = 16166358 * 2^31
.word 1034331227 // zeta^128 * f(q^(-1) mod 2^32) * 2^31 = 286215^128 * 71292929 * 2^31
.word   20108763 // zeta^ 64 * 2^31 = 286215^ 64 * 2^31 = 3531198 * 2^31
.word  225927717 // zeta^ 64 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 64 * 71292929 * 2^31
.word   16155699 // zeta^320 * 2^31 = 286215^320 * 2^31 = 11260731 * 2^31
.word 2867950541 // zeta^320 * f(q^(-1) mod 2^32) * 2^31 = 286215^320 * 71292929 * 2^31
.word    3545473 // zeta^384 * 2^31 = 286215^384 * 2^31 = 4070676 * 2^31
.word  260443775 // zeta^384 * f(q^(-1) mod 2^32) * 2^31 = 286215^384 * 71292929 * 2^31
.word   23777969 // zeta^192 * 2^31 = 286215^192 * 2^31 = 16586522 * 2^31
.word 1061213519 // zeta^192 * f(q^(-1) mod 2^32) * 2^31 = 286215^192 * 71292929 * 2^31
.word   43443635 // zeta^448 * 2^31 = 286215^448 * 2^31 = 23220214 * 2^31
.word 1485640269 // zeta^448 * f(q^(-1) mod 2^32) * 2^31 = 286215^448 * 71292929 * 2^31
.word   32909249 // zeta^  0 * 2^31 = 286215^  0 * 2^31 = 1 * 2^31
.word 2147483711 // zeta^  0 * f(q^(-1) mod 2^32) * 2^31 = 286215^  0 * 71292929 * 2^31
.word   32909249 // zeta^  0 * 2^31 = 286215^  0 * 2^31 = 1 * 2^31
.word 2147483711 // zeta^  0 * f(q^(-1) mod 2^32) * 2^31 = 286215^  0 * 71292929 * 2^31
.word   35458195 // zeta^256 * 2^31 = 286215^256 * 2^31 = 6057702 * 2^31
.word  387574637 // zeta^256 * f(q^(-1) mod 2^32) * 2^31 = 286215^256 * 71292929 * 2^31
.word   35458195 // zeta^256 * 2^31 = 286215^256 * 2^31 = 6057702 * 2^31
.word  387574637 // zeta^256 * f(q^(-1) mod 2^32) * 2^31 = 286215^256 * 71292929 * 2^31
.word   44770213 // zeta^128 * 2^31 = 286215^128 * 2^31 = 16166358 * 2^31
.word 1034331227 // zeta^128 * f(q^(-1) mod 2^32) * 2^31 = 286215^128 * 71292929 * 2^31
.word    3545473 // zeta^384 * 2^31 = 286215^384 * 2^31 = 4070676 * 2^31
.word  260443775 // zeta^384 * f(q^(-1) mod 2^32) * 2^31 = 286215^384 * 71292929 * 2^31
.word   44770213 // zeta^128 * 2^31 = 286215^128 * 2^31 = 16166358 * 2^31
.word 1034331227 // zeta^128 * f(q^(-1) mod 2^32) * 2^31 = 286215^128 * 71292929 * 2^31
.word   20108763 // zeta^ 64 * 2^31 = 286215^ 64 * 2^31 = 3531198 * 2^31
.word  225927717 // zeta^ 64 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 64 * 71292929 * 2^31
.word   16155699 // zeta^320 * 2^31 = 286215^320 * 2^31 = 11260731 * 2^31
.word 2867950541 // zeta^320 * f(q^(-1) mod 2^32) * 2^31 = 286215^320 * 71292929 * 2^31
.word    3545473 // zeta^384 * 2^31 = 286215^384 * 2^31 = 4070676 * 2^31
.word  260443775 // zeta^384 * f(q^(-1) mod 2^32) * 2^31 = 286215^384 * 71292929 * 2^31
.word   23777969 // zeta^192 * 2^31 = 286215^192 * 2^31 = 16586522 * 2^31
.word 1061213519 // zeta^192 * f(q^(-1) mod 2^32) * 2^31 = 286215^192 * 71292929 * 2^31
.word   43443635 // zeta^448 * 2^31 = 286215^448 * 2^31 = 23220214 * 2^31
.word 1485640269 // zeta^448 * f(q^(-1) mod 2^32) * 2^31 = 286215^448 * 71292929 * 2^31
.word   20108763 // zeta^ 64 * 2^31 = 286215^ 64 * 2^31 = 3531198 * 2^31
.word  225927717 // zeta^ 64 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 64 * 71292929 * 2^31
.word   56312659 // zeta^ 32 * 2^31 = 286215^ 32 * 2^31 = 7974996 * 2^31
.word  510244013 // zeta^ 32 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 32 * 71292929 * 2^31
.word   50428539 // zeta^288 * 2^31 = 286215^288 * 2^31 = 11900197 * 2^31
.word 2908863877 // zeta^288 * f(q^(-1) mod 2^32) * 2^31 = 286215^288 * 71292929 * 2^31
.word   16155699 // zeta^320 * 2^31 = 286215^320 * 2^31 = 11260731 * 2^31
.word 2867950541 // zeta^320 * f(q^(-1) mod 2^32) * 2^31 = 286215^320 * 71292929 * 2^31
.word   40872355 // zeta^160 * 2^31 = 286215^160 * 2^31 = 32337348 * 2^31
.word 2068958813 // zeta^160 * f(q^(-1) mod 2^32) * 2^31 = 286215^160 * 71292929 * 2^31
.word   17505197 // zeta^416 * 2^31 = 286215^416 * 2^31 = 7350388 * 2^31
.word  470281299 // zeta^416 * f(q^(-1) mod 2^32) * 2^31 = 286215^416 * 71292929 * 2^31
.word   23777969 // zeta^192 * 2^31 = 286215^192 * 2^31 = 16586522 * 2^31
.word 1061213519 // zeta^192 * f(q^(-1) mod 2^32) * 2^31 = 286215^192 * 71292929 * 2^31
.word   29514841 // zeta^ 96 * 2^31 = 286215^ 96 * 2^31 = 25808113 * 2^31
.word 3798698919 // zeta^ 96 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 96 * 71292929 * 2^31
.word   46171693 // zeta^352 * 2^31 = 286215^352 * 2^31 = 21754869 * 2^31
.word 3539370451 // zeta^352 * f(q^(-1) mod 2^32) * 2^31 = 286215^352 * 71292929 * 2^31
.word   43443635 // zeta^448 * 2^31 = 286215^448 * 2^31 = 23220214 * 2^31
.word 1485640269 // zeta^448 * f(q^(-1) mod 2^32) * 2^31 = 286215^448 * 71292929 * 2^31
.word   49378579 // zeta^224 * 2^31 = 286215^224 * 2^31 = 10121756 * 2^31
.word  647594733 // zeta^224 * f(q^(-1) mod 2^32) * 2^31 = 286215^224 * 71292929 * 2^31
.word   37299575 // zeta^480 * 2^31 = 286215^480 * 2^31 = 13079905 * 2^31
.word 2984342153 // zeta^480 * f(q^(-1) mod 2^32) * 2^31 = 286215^480 * 71292929 * 2^31
.word   56312659 // zeta^ 32 * 2^31 = 286215^ 32 * 2^31 = 7974996 * 2^31
.word  510244013 // zeta^ 32 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 32 * 71292929 * 2^31
.word   35114601 // zeta^ 16 * 2^31 = 286215^ 16 * 2^31 = 31442912 * 2^31
.word 2011732375 // zeta^ 16 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 16 * 71292929 * 2^31
.word   56661185 // zeta^272 * 2^31 = 286215^272 * 2^31 = 25072687 * 2^31
.word 3751646015 // zeta^272 * f(q^(-1) mod 2^32) * 2^31 = 286215^272 * 71292929 * 2^31
.word   50428539 // zeta^288 * 2^31 = 286215^288 * 2^31 = 11900197 * 2^31
.word 2908863877 // zeta^288 * f(q^(-1) mod 2^32) * 2^31 = 286215^288 * 71292929 * 2^31
.word   24798937 // zeta^144 * 2^31 = 286215^144 * 2^31 = 1138528 * 2^31
.word   72843559 // zeta^144 * f(q^(-1) mod 2^32) * 2^31 = 286215^144 * 71292929 * 2^31
.word    2433499 // zeta^400 * 2^31 = 286215^400 * 2^31 = 27899289 * 2^31
.word 3932493349 // zeta^400 * f(q^(-1) mod 2^32) * 2^31 = 286215^400 * 71292929 * 2^31
.word   40872355 // zeta^160 * 2^31 = 286215^160 * 2^31 = 32337348 * 2^31
.word 2068958813 // zeta^160 * f(q^(-1) mod 2^32) * 2^31 = 286215^160 * 71292929 * 2^31
.word   13509691 // zeta^ 80 * 2^31 = 286215^ 80 * 2^31 = 15236728 * 2^31
.word  974853061 // zeta^ 80 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 80 * 71292929 * 2^31
.word   61528771 // zeta^336 * 2^31 = 286215^336 * 2^31 = 29831683 * 2^31
.word 4056128829 // zeta^336 * f(q^(-1) mod 2^32) * 2^31 = 286215^336 * 71292929 * 2^31
.word   17505197 // zeta^416 * 2^31 = 286215^416 * 2^31 = 7350388 * 2^31
.word  470281299 // zeta^416 * f(q^(-1) mod 2^32) * 2^31 = 286215^416 * 71292929 * 2^31
.word   26961583 // zeta^208 * 2^31 = 286215^208 * 2^31 = 24829277 * 2^31
.word 3736072529 // zeta^208 * f(q^(-1) mod 2^32) * 2^31 = 286215^208 * 71292929 * 2^31
.word   39914361 // zeta^464 * 2^31 = 286215^464 * 2^31 = 26527504 * 2^31
.word 1697242247 // zeta^464 * f(q^(-1) mod 2^32) * 2^31 = 286215^464 * 71292929 * 2^31
.word   29514841 // zeta^ 96 * 2^31 = 286215^ 96 * 2^31 = 25808113 * 2^31
.word 3798698919 // zeta^ 96 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 96 * 71292929 * 2^31
.word   42427289 // zeta^ 48 * 2^31 = 286215^ 48 * 2^31 = 23805553 * 2^31
.word 3670574183 // zeta^ 48 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 48 * 71292929 * 2^31
.word   22993529 // zeta^304 * 2^31 = 286215^304 * 2^31 = 20588736 * 2^31
.word 1317277063 // zeta^304 * f(q^(-1) mod 2^32) * 2^31 = 286215^304 * 71292929 * 2^31
.word   46171693 // zeta^352 * 2^31 = 286215^352 * 2^31 = 21754869 * 2^31
.word 3539370451 // zeta^352 * f(q^(-1) mod 2^32) * 2^31 = 286215^352 * 71292929 * 2^31
.word   12459675 // zeta^176 * 2^31 = 286215^176 * 2^31 = 8729293 * 2^31
.word 2705987941 // zeta^176 * f(q^(-1) mod 2^32) * 2^31 = 286215^176 * 71292929 * 2^31
.word   17297731 // zeta^432 * 2^31 = 286215^432 * 2^31 = 25151509 * 2^31
.word 3756689085 // zeta^432 * f(q^(-1) mod 2^32) * 2^31 = 286215^432 * 71292929 * 2^31
.word   49378579 // zeta^224 * 2^31 = 286215^224 * 2^31 = 10121756 * 2^31
.word  647594733 // zeta^224 * f(q^(-1) mod 2^32) * 2^31 = 286215^224 * 71292929 * 2^31
.word   51482787 // zeta^112 * 2^31 = 286215^112 * 2^31 = 1778108 * 2^31
.word  113764189 // zeta^112 * f(q^(-1) mod 2^32) * 2^31 = 286215^112 * 71292929 * 2^31
.word   47832419 // zeta^368 * 2^31 = 286215^368 * 2^31 = 9175386 * 2^31
.word  587045533 // zeta^368 * f(q^(-1) mod 2^32) * 2^31 = 286215^368 * 71292929 * 2^31
.word   37299575 // zeta^480 * 2^31 = 286215^480 * 2^31 = 13079905 * 2^31
.word 2984342153 // zeta^480 * f(q^(-1) mod 2^32) * 2^31 = 286215^480 * 71292929 * 2^31
.word   32696733 // zeta^240 * 2^31 = 286215^240 * 2^31 = 6110658 * 2^31
.word  390962787 // zeta^240 * f(q^(-1) mod 2^32) * 2^31 = 286215^240 * 71292929 * 2^31
.word   16328205 // zeta^496 * 2^31 = 286215^496 * 2^31 = 14087250 * 2^31
.word  901308915 // zeta^496 * f(q^(-1) mod 2^32) * 2^31 = 286215^496 * 71292929 * 2^31
.word   32909249 // zeta^  0 * 2^31 = 286215^  0 * 2^31 = 1 * 2^31
.word 2147483711 // zeta^  0 * f(q^(-1) mod 2^32) * 2^31 = 286215^  0 * 71292929 * 2^31
.word   32909249 // zeta^  0 * 2^31 = 286215^  0 * 2^31 = 1 * 2^31
.word 2147483711 // zeta^  0 * f(q^(-1) mod 2^32) * 2^31 = 286215^  0 * 71292929 * 2^31
.word   35458195 // zeta^256 * 2^31 = 286215^256 * 2^31 = 6057702 * 2^31
.word  387574637 // zeta^256 * f(q^(-1) mod 2^32) * 2^31 = 286215^256 * 71292929 * 2^31
.word   35458195 // zeta^256 * 2^31 = 286215^256 * 2^31 = 6057702 * 2^31
.word  387574637 // zeta^256 * f(q^(-1) mod 2^32) * 2^31 = 286215^256 * 71292929 * 2^31
.word   44770213 // zeta^128 * 2^31 = 286215^128 * 2^31 = 16166358 * 2^31
.word 1034331227 // zeta^128 * f(q^(-1) mod 2^32) * 2^31 = 286215^128 * 71292929 * 2^31
.word    3545473 // zeta^384 * 2^31 = 286215^384 * 2^31 = 4070676 * 2^31
.word  260443775 // zeta^384 * f(q^(-1) mod 2^32) * 2^31 = 286215^384 * 71292929 * 2^31
.word   44770213 // zeta^128 * 2^31 = 286215^128 * 2^31 = 16166358 * 2^31
.word 1034331227 // zeta^128 * f(q^(-1) mod 2^32) * 2^31 = 286215^128 * 71292929 * 2^31
.word   20108763 // zeta^ 64 * 2^31 = 286215^ 64 * 2^31 = 3531198 * 2^31
.word  225927717 // zeta^ 64 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 64 * 71292929 * 2^31
.word   16155699 // zeta^320 * 2^31 = 286215^320 * 2^31 = 11260731 * 2^31
.word 2867950541 // zeta^320 * f(q^(-1) mod 2^32) * 2^31 = 286215^320 * 71292929 * 2^31
.word    3545473 // zeta^384 * 2^31 = 286215^384 * 2^31 = 4070676 * 2^31
.word  260443775 // zeta^384 * f(q^(-1) mod 2^32) * 2^31 = 286215^384 * 71292929 * 2^31
.word   23777969 // zeta^192 * 2^31 = 286215^192 * 2^31 = 16586522 * 2^31
.word 1061213519 // zeta^192 * f(q^(-1) mod 2^32) * 2^31 = 286215^192 * 71292929 * 2^31
.word   43443635 // zeta^448 * 2^31 = 286215^448 * 2^31 = 23220214 * 2^31
.word 1485640269 // zeta^448 * f(q^(-1) mod 2^32) * 2^31 = 286215^448 * 71292929 * 2^31
.word   20108763 // zeta^ 64 * 2^31 = 286215^ 64 * 2^31 = 3531198 * 2^31
.word  225927717 // zeta^ 64 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 64 * 71292929 * 2^31
.word   56312659 // zeta^ 32 * 2^31 = 286215^ 32 * 2^31 = 7974996 * 2^31
.word  510244013 // zeta^ 32 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 32 * 71292929 * 2^31
.word   50428539 // zeta^288 * 2^31 = 286215^288 * 2^31 = 11900197 * 2^31
.word 2908863877 // zeta^288 * f(q^(-1) mod 2^32) * 2^31 = 286215^288 * 71292929 * 2^31
.word   16155699 // zeta^320 * 2^31 = 286215^320 * 2^31 = 11260731 * 2^31
.word 2867950541 // zeta^320 * f(q^(-1) mod 2^32) * 2^31 = 286215^320 * 71292929 * 2^31
.word   40872355 // zeta^160 * 2^31 = 286215^160 * 2^31 = 32337348 * 2^31
.word 2068958813 // zeta^160 * f(q^(-1) mod 2^32) * 2^31 = 286215^160 * 71292929 * 2^31
.word   17505197 // zeta^416 * 2^31 = 286215^416 * 2^31 = 7350388 * 2^31
.word  470281299 // zeta^416 * f(q^(-1) mod 2^32) * 2^31 = 286215^416 * 71292929 * 2^31
.word   23777969 // zeta^192 * 2^31 = 286215^192 * 2^31 = 16586522 * 2^31
.word 1061213519 // zeta^192 * f(q^(-1) mod 2^32) * 2^31 = 286215^192 * 71292929 * 2^31
.word   29514841 // zeta^ 96 * 2^31 = 286215^ 96 * 2^31 = 25808113 * 2^31
.word 3798698919 // zeta^ 96 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 96 * 71292929 * 2^31
.word   46171693 // zeta^352 * 2^31 = 286215^352 * 2^31 = 21754869 * 2^31
.word 3539370451 // zeta^352 * f(q^(-1) mod 2^32) * 2^31 = 286215^352 * 71292929 * 2^31
.word   43443635 // zeta^448 * 2^31 = 286215^448 * 2^31 = 23220214 * 2^31
.word 1485640269 // zeta^448 * f(q^(-1) mod 2^32) * 2^31 = 286215^448 * 71292929 * 2^31
.word   49378579 // zeta^224 * 2^31 = 286215^224 * 2^31 = 10121756 * 2^31
.word  647594733 // zeta^224 * f(q^(-1) mod 2^32) * 2^31 = 286215^224 * 71292929 * 2^31
.word   37299575 // zeta^480 * 2^31 = 286215^480 * 2^31 = 13079905 * 2^31
.word 2984342153 // zeta^480 * f(q^(-1) mod 2^32) * 2^31 = 286215^480 * 71292929 * 2^31
.word   56312659 // zeta^ 32 * 2^31 = 286215^ 32 * 2^31 = 7974996 * 2^31
.word  510244013 // zeta^ 32 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 32 * 71292929 * 2^31
.word   35114601 // zeta^ 16 * 2^31 = 286215^ 16 * 2^31 = 31442912 * 2^31
.word 2011732375 // zeta^ 16 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 16 * 71292929 * 2^31
.word   56661185 // zeta^272 * 2^31 = 286215^272 * 2^31 = 25072687 * 2^31
.word 3751646015 // zeta^272 * f(q^(-1) mod 2^32) * 2^31 = 286215^272 * 71292929 * 2^31
.word   50428539 // zeta^288 * 2^31 = 286215^288 * 2^31 = 11900197 * 2^31
.word 2908863877 // zeta^288 * f(q^(-1) mod 2^32) * 2^31 = 286215^288 * 71292929 * 2^31
.word   24798937 // zeta^144 * 2^31 = 286215^144 * 2^31 = 1138528 * 2^31
.word   72843559 // zeta^144 * f(q^(-1) mod 2^32) * 2^31 = 286215^144 * 71292929 * 2^31
.word    2433499 // zeta^400 * 2^31 = 286215^400 * 2^31 = 27899289 * 2^31
.word 3932493349 // zeta^400 * f(q^(-1) mod 2^32) * 2^31 = 286215^400 * 71292929 * 2^31
.word   40872355 // zeta^160 * 2^31 = 286215^160 * 2^31 = 32337348 * 2^31
.word 2068958813 // zeta^160 * f(q^(-1) mod 2^32) * 2^31 = 286215^160 * 71292929 * 2^31
.word   13509691 // zeta^ 80 * 2^31 = 286215^ 80 * 2^31 = 15236728 * 2^31
.word  974853061 // zeta^ 80 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 80 * 71292929 * 2^31
.word   61528771 // zeta^336 * 2^31 = 286215^336 * 2^31 = 29831683 * 2^31
.word 4056128829 // zeta^336 * f(q^(-1) mod 2^32) * 2^31 = 286215^336 * 71292929 * 2^31
.word   17505197 // zeta^416 * 2^31 = 286215^416 * 2^31 = 7350388 * 2^31
.word  470281299 // zeta^416 * f(q^(-1) mod 2^32) * 2^31 = 286215^416 * 71292929 * 2^31
.word   26961583 // zeta^208 * 2^31 = 286215^208 * 2^31 = 24829277 * 2^31
.word 3736072529 // zeta^208 * f(q^(-1) mod 2^32) * 2^31 = 286215^208 * 71292929 * 2^31
.word   39914361 // zeta^464 * 2^31 = 286215^464 * 2^31 = 26527504 * 2^31
.word 1697242247 // zeta^464 * f(q^(-1) mod 2^32) * 2^31 = 286215^464 * 71292929 * 2^31
.word   29514841 // zeta^ 96 * 2^31 = 286215^ 96 * 2^31 = 25808113 * 2^31
.word 3798698919 // zeta^ 96 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 96 * 71292929 * 2^31
.word   42427289 // zeta^ 48 * 2^31 = 286215^ 48 * 2^31 = 23805553 * 2^31
.word 3670574183 // zeta^ 48 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 48 * 71292929 * 2^31
.word   22993529 // zeta^304 * 2^31 = 286215^304 * 2^31 = 20588736 * 2^31
.word 1317277063 // zeta^304 * f(q^(-1) mod 2^32) * 2^31 = 286215^304 * 71292929 * 2^31
.word   46171693 // zeta^352 * 2^31 = 286215^352 * 2^31 = 21754869 * 2^31
.word 3539370451 // zeta^352 * f(q^(-1) mod 2^32) * 2^31 = 286215^352 * 71292929 * 2^31
.word   12459675 // zeta^176 * 2^31 = 286215^176 * 2^31 = 8729293 * 2^31
.word 2705987941 // zeta^176 * f(q^(-1) mod 2^32) * 2^31 = 286215^176 * 71292929 * 2^31
.word   17297731 // zeta^432 * 2^31 = 286215^432 * 2^31 = 25151509 * 2^31
.word 3756689085 // zeta^432 * f(q^(-1) mod 2^32) * 2^31 = 286215^432 * 71292929 * 2^31
.word   49378579 // zeta^224 * 2^31 = 286215^224 * 2^31 = 10121756 * 2^31
.word  647594733 // zeta^224 * f(q^(-1) mod 2^32) * 2^31 = 286215^224 * 71292929 * 2^31
.word   51482787 // zeta^112 * 2^31 = 286215^112 * 2^31 = 1778108 * 2^31
.word  113764189 // zeta^112 * f(q^(-1) mod 2^32) * 2^31 = 286215^112 * 71292929 * 2^31
.word   47832419 // zeta^368 * 2^31 = 286215^368 * 2^31 = 9175386 * 2^31
.word  587045533 // zeta^368 * f(q^(-1) mod 2^32) * 2^31 = 286215^368 * 71292929 * 2^31
.word   37299575 // zeta^480 * 2^31 = 286215^480 * 2^31 = 13079905 * 2^31
.word 2984342153 // zeta^480 * f(q^(-1) mod 2^32) * 2^31 = 286215^480 * 71292929 * 2^31
.word   32696733 // zeta^240 * 2^31 = 286215^240 * 2^31 = 6110658 * 2^31
.word  390962787 // zeta^240 * f(q^(-1) mod 2^32) * 2^31 = 286215^240 * 71292929 * 2^31
.word   16328205 // zeta^496 * 2^31 = 286215^496 * 2^31 = 14087250 * 2^31
.word  901308915 // zeta^496 * f(q^(-1) mod 2^32) * 2^31 = 286215^496 * 71292929 * 2^31
.word   35114601 // zeta^ 16 * 2^31 = 286215^ 16 * 2^31 = 31442912 * 2^31
.word 2011732375 // zeta^ 16 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 16 * 71292929 * 2^31
.word    7271765 // zeta^  8 * 2^31 = 286215^  8 * 2^31 = 11708223 * 2^31
.word 2896581291 // zeta^  8 * f(q^(-1) mod 2^32) * 2^31 = 286215^  8 * 71292929 * 2^31
.word    9232849 // zeta^264 * 2^31 = 286215^264 * 2^31 = 19531360 * 2^31
.word 1249625647 // zeta^264 * f(q^(-1) mod 2^32) * 2^31 = 286215^264 * 71292929 * 2^31
.word   56661185 // zeta^272 * 2^31 = 286215^272 * 2^31 = 25072687 * 2^31
.word 3751646015 // zeta^272 * f(q^(-1) mod 2^32) * 2^31 = 286215^272 * 71292929 * 2^31
.word    5061807 // zeta^136 * 2^31 = 286215^136 * 2^31 = 10863968 * 2^31
.word  695081809 // zeta^136 * f(q^(-1) mod 2^32) * 2^31 = 286215^136 * 71292929 * 2^31
.word   12062383 // zeta^392 * 2^31 = 286215^392 * 2^31 = 23554360 * 2^31
.word 1507019089 // zeta^392 * f(q^(-1) mod 2^32) * 2^31 = 286215^392 * 71292929 * 2^31
.word   24798937 // zeta^144 * 2^31 = 286215^144 * 2^31 = 1138528 * 2^31
.word   72843559 // zeta^144 * f(q^(-1) mod 2^32) * 2^31 = 286215^144 * 71292929 * 2^31
.word   26674607 // zeta^ 72 * 2^31 = 286215^ 72 * 2^31 = 29250598 * 2^31
.word 1871467089 // zeta^ 72 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 72 * 71292929 * 2^31
.word    6369225 // zeta^328 * 2^31 = 286215^328 * 2^31 = 6512804 * 2^31
.word  416692279 // zeta^328 * f(q^(-1) mod 2^32) * 2^31 = 286215^328 * 71292929 * 2^31
.word    2433499 // zeta^400 * 2^31 = 286215^400 * 2^31 = 27899289 * 2^31
.word 3932493349 // zeta^400 * f(q^(-1) mod 2^32) * 2^31 = 286215^400 * 71292929 * 2^31
.word   13877423 // zeta^200 * 2^31 = 286215^200 * 2^31 = 11938968 * 2^31
.word  763860817 // zeta^200 * f(q^(-1) mod 2^32) * 2^31 = 286215^200 * 71292929 * 2^31
.word   52182971 // zeta^456 * 2^31 = 286215^456 * 2^31 = 3172265 * 2^31
.word 2350446661 // zeta^456 * f(q^(-1) mod 2^32) * 2^31 = 286215^456 * 71292929 * 2^31
.word   13509691 // zeta^ 80 * 2^31 = 286215^ 80 * 2^31 = 15236728 * 2^31
.word  974853061 // zeta^ 80 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 80 * 71292929 * 2^31
.word   26766019 // zeta^ 40 * 2^31 = 286215^ 40 * 2^31 = 4808176 * 2^31
.word  307629373 // zeta^ 40 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 40 * 71292929 * 2^31
.word    3049295 // zeta^296 * 2^31 = 286215^296 * 2^31 = 13952996 * 2^31
.word  892719281 // zeta^296 * f(q^(-1) mod 2^32) * 2^31 = 286215^296 * 71292929 * 2^31
.word   61528771 // zeta^336 * 2^31 = 286215^336 * 2^31 = 29831683 * 2^31
.word 4056128829 // zeta^336 * f(q^(-1) mod 2^32) * 2^31 = 286215^336 * 71292929 * 2^31
.word   27572075 // zeta^168 * 2^31 = 286215^168 * 2^31 = 13705304 * 2^31
.word  876871829 // zeta^168 * f(q^(-1) mod 2^32) * 2^31 = 286215^168 * 71292929 * 2^31
.word   62852605 // zeta^424 * 2^31 = 286215^424 * 2^31 = 26009832 * 2^31
.word 1664121347 // zeta^424 * f(q^(-1) mod 2^32) * 2^31 = 286215^424 * 71292929 * 2^31
.word   26961583 // zeta^208 * 2^31 = 286215^208 * 2^31 = 24829277 * 2^31
.word 3736072529 // zeta^208 * f(q^(-1) mod 2^32) * 2^31 = 286215^208 * 71292929 * 2^31
.word   41037815 // zeta^104 * 2^31 = 286215^104 * 2^31 = 32331817 * 2^31
.word 4216088585 // zeta^104 * f(q^(-1) mod 2^32) * 2^31 = 286215^104 * 71292929 * 2^31
.word   16612991 // zeta^360 * 2^31 = 286215^360 * 2^31 = 33308953 * 2^31
.word 4278606209 // zeta^360 * f(q^(-1) mod 2^32) * 2^31 = 286215^360 * 71292929 * 2^31
.word   39914361 // zeta^464 * 2^31 = 286215^464 * 2^31 = 26527504 * 2^31
.word 1697242247 // zeta^464 * f(q^(-1) mod 2^32) * 2^31 = 286215^464 * 71292929 * 2^31
.word   32973157 // zeta^232 * 2^31 = 286215^232 * 2^31 = 12062971 * 2^31
.word 2919278235 // zeta^232 * f(q^(-1) mod 2^32) * 2^31 = 286215^232 * 71292929 * 2^31
.word   36139229 // zeta^488 * 2^31 = 286215^488 * 2^31 = 32576304 * 2^31
.word 2084247331 // zeta^488 * f(q^(-1) mod 2^32) * 2^31 = 286215^488 * 71292929 * 2^31
.word   42427289 // zeta^ 48 * 2^31 = 286215^ 48 * 2^31 = 23805553 * 2^31
.word 3670574183 // zeta^ 48 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 48 * 71292929 * 2^31
.word   61506475 // zeta^ 24 * 2^31 = 286215^ 24 * 2^31 = 2663422 * 2^31
.word  170406997 // zeta^ 24 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 24 * 71292929 * 2^31
.word   55340015 // zeta^280 * 2^31 = 286215^280 * 2^31 = 14111874 * 2^31
.word  902884369 // zeta^280 * f(q^(-1) mod 2^32) * 2^31 = 286215^280 * 71292929 * 2^31
.word   22993529 // zeta^304 * 2^31 = 286215^304 * 2^31 = 20588736 * 2^31
.word 1317277063 // zeta^304 * f(q^(-1) mod 2^32) * 2^31 = 286215^304 * 71292929 * 2^31
.word   12255067 // zeta^152 * 2^31 = 286215^152 * 2^31 = 30527813 * 2^31
.word 4100667557 // zeta^152 * f(q^(-1) mod 2^32) * 2^31 = 286215^152 * 71292929 * 2^31
.word   39251459 // zeta^408 * 2^31 = 286215^408 * 2^31 = 1599504 * 2^31
.word  102337021 // zeta^408 * f(q^(-1) mod 2^32) * 2^31 = 286215^408 * 71292929 * 2^31
.word   12459675 // zeta^176 * 2^31 = 286215^176 * 2^31 = 8729293 * 2^31
.word 2705987941 // zeta^176 * f(q^(-1) mod 2^32) * 2^31 = 286215^176 * 71292929 * 2^31
.word   13565749 // zeta^ 88 * 2^31 = 286215^ 88 * 2^31 = 14112245 * 2^31
.word 3050391755 // zeta^ 88 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 88 * 71292929 * 2^31
.word   36826073 // zeta^344 * 2^31 = 286215^344 * 2^31 = 29475602 * 2^31
.word 1885862951 // zeta^344 * f(q^(-1) mod 2^32) * 2^31 = 286215^344 * 71292929 * 2^31
.word   17297731 // zeta^432 * 2^31 = 286215^432 * 2^31 = 25151509 * 2^31
.word 3756689085 // zeta^432 * f(q^(-1) mod 2^32) * 2^31 = 286215^432 * 71292929 * 2^31
.word   34487347 // zeta^216 * 2^31 = 286215^216 * 2^31 = 24806528 * 2^31
.word 1587133389 // zeta^216 * f(q^(-1) mod 2^32) * 2^31 = 286215^216 * 71292929 * 2^31
.word   61222515 // zeta^472 * 2^31 = 286215^472 * 2^31 = 2847371 * 2^31
.word 2329659789 // zeta^472 * f(q^(-1) mod 2^32) * 2^31 = 286215^472 * 71292929 * 2^31
.word   51482787 // zeta^112 * 2^31 = 286215^112 * 2^31 = 1778108 * 2^31
.word  113764189 // zeta^112 * f(q^(-1) mod 2^32) * 2^31 = 286215^112 * 71292929 * 2^31
.word   62959157 // zeta^ 56 * 2^31 = 286215^ 56 * 2^31 = 14217049 * 2^31
.word 3057097163 // zeta^ 56 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 56 * 71292929 * 2^31
.word   51158985 // zeta^312 * 2^31 = 286215^312 * 2^31 = 25086215 * 2^31
.word 3752511543 // zeta^312 * f(q^(-1) mod 2^32) * 2^31 = 286215^312 * 71292929 * 2^31
.word   47832419 // zeta^368 * 2^31 = 286215^368 * 2^31 = 9175386 * 2^31
.word  587045533 // zeta^368 * f(q^(-1) mod 2^32) * 2^31 = 286215^368 * 71292929 * 2^31
.word   59122583 // zeta^184 * 2^31 = 286215^184 * 2^31 = 12661993 * 2^31
.word 2957603945 // zeta^184 * f(q^(-1) mod 2^32) * 2^31 = 286215^184 * 71292929 * 2^31
.word   12915351 // zeta^440 * 2^31 = 286215^440 * 2^31 = 18981045 * 2^31
.word 3361899881 // zeta^440 * f(q^(-1) mod 2^32) * 2^31 = 286215^440 * 71292929 * 2^31
.word   32696733 // zeta^240 * 2^31 = 286215^240 * 2^31 = 6110658 * 2^31
.word  390962787 // zeta^240 * f(q^(-1) mod 2^32) * 2^31 = 286215^240 * 71292929 * 2^31
.word   32364195 // zeta^120 * 2^31 = 286215^120 * 2^31 = 30118507 * 2^31
.word 4074479965 // zeta^120 * f(q^(-1) mod 2^32) * 2^31 = 286215^120 * 71292929 * 2^31
.word   17635297 // zeta^376 * 2^31 = 286215^376 * 2^31 = 3783875 * 2^31
.word 2389577759 // zeta^376 * f(q^(-1) mod 2^32) * 2^31 = 286215^376 * 71292929 * 2^31
.word   16328205 // zeta^496 * 2^31 = 286215^496 * 2^31 = 14087250 * 2^31
.word  901308915 // zeta^496 * f(q^(-1) mod 2^32) * 2^31 = 286215^496 * 71292929 * 2^31
.word   38891533 // zeta^248 * 2^31 = 286215^248 * 2^31 = 33548892 * 2^31
.word 2146473971 // zeta^248 * f(q^(-1) mod 2^32) * 2^31 = 286215^248 * 71292929 * 2^31
.word   24452961 // zeta^504 * 2^31 = 286215^504 * 2^31 = 29158115 * 2^31
.word 4013033631 // zeta^504 * f(q^(-1) mod 2^32) * 2^31 = 286215^504 * 71292929 * 2^31
.word    7271765 // zeta^  8 * 2^31 = 286215^  8 * 2^31 = 11708223 * 2^31
.word 2896581291 // zeta^  8 * f(q^(-1) mod 2^32) * 2^31 = 286215^  8 * 71292929 * 2^31
.word   34173151 // zeta^  4 * 2^31 = 286215^  4 * 2^31 = 17791697 * 2^31
.word 3285804833 // zeta^  4 * f(q^(-1) mod 2^32) * 2^31 = 286215^  4 * 71292929 * 2^31
.word    6702715 // zeta^260 * 2^31 = 286215^260 * 2^31 = 29333180 * 2^31
.word 1876750725 // zeta^260 * f(q^(-1) mod 2^32) * 2^31 = 286215^260 * 71292929 * 2^31
.word    9232849 // zeta^264 * 2^31 = 286215^264 * 2^31 = 19531360 * 2^31
.word 1249625647 // zeta^264 * f(q^(-1) mod 2^32) * 2^31 = 286215^264 * 71292929 * 2^31
.word   40902341 // zeta^132 * 2^31 = 286215^132 * 2^31 = 16027071 * 2^31
.word 3172903227 // zeta^132 * f(q^(-1) mod 2^32) * 2^31 = 286215^132 * 71292929 * 2^31
.word   11747093 // zeta^388 * 2^31 = 286215^388 * 2^31 = 27246749 * 2^31
.word 3890743531 // zeta^388 * f(q^(-1) mod 2^32) * 2^31 = 286215^388 * 71292929 * 2^31
.word    5061807 // zeta^136 * 2^31 = 286215^136 * 2^31 = 10863968 * 2^31
.word  695081809 // zeta^136 * f(q^(-1) mod 2^32) * 2^31 = 286215^136 * 71292929 * 2^31
.word   13754549 // zeta^ 68 * 2^31 = 286215^ 68 * 2^31 = 19153009 * 2^31
.word 3372902219 // zeta^ 68 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 68 * 71292929 * 2^31
.word   48295871 // zeta^324 * 2^31 = 286215^324 * 2^31 = 14378180 * 2^31
.word  919922753 // zeta^324 * f(q^(-1) mod 2^32) * 2^31 = 286215^324 * 71292929 * 2^31
.word   12062383 // zeta^392 * 2^31 = 286215^392 * 2^31 = 23554360 * 2^31
.word 1507019089 // zeta^392 * f(q^(-1) mod 2^32) * 2^31 = 286215^392 * 71292929 * 2^31
.word    5773819 // zeta^196 * 2^31 = 286215^196 * 2^31 = 23328838 * 2^31
.word 1492590085 // zeta^196 * f(q^(-1) mod 2^32) * 2^31 = 286215^196 * 71292929 * 2^31
.word   40968961 // zeta^452 * 2^31 = 286215^452 * 2^31 = 26950707 * 2^31
.word 3871802623 // zeta^452 * f(q^(-1) mod 2^32) * 2^31 = 286215^452 * 71292929 * 2^31
.word   26674607 // zeta^ 72 * 2^31 = 286215^ 72 * 2^31 = 29250598 * 2^31
.word 1871467089 // zeta^ 72 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 72 * 71292929 * 2^31
.word   64146459 // zeta^ 36 * 2^31 = 286215^ 36 * 2^31 = 31812506 * 2^31
.word 2035379173 // zeta^ 36 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 36 * 71292929 * 2^31
.word     469857 // zeta^292 * 2^31 = 286215^292 * 2^31 = 17437883 * 2^31
.word 3263167647 // zeta^292 * f(q^(-1) mod 2^32) * 2^31 = 286215^292 * 71292929 * 2^31
.word    6369225 // zeta^328 * 2^31 = 286215^328 * 2^31 = 6512804 * 2^31
.word  416692279 // zeta^328 * f(q^(-1) mod 2^32) * 2^31 = 286215^328 * 71292929 * 2^31
.word   47277573 // zeta^164 * 2^31 = 286215^164 * 2^31 = 8357758 * 2^31
.word  534733307 // zeta^164 * f(q^(-1) mod 2^32) * 2^31 = 286215^164 * 71292929 * 2^31
.word   23147541 // zeta^420 * 2^31 = 286215^420 * 2^31 = 22422281 * 2^31
.word 3582071787 // zeta^420 * f(q^(-1) mod 2^32) * 2^31 = 286215^420 * 71292929 * 2^31
.word   13877423 // zeta^200 * 2^31 = 286215^200 * 2^31 = 11938968 * 2^31
.word  763860817 // zeta^200 * f(q^(-1) mod 2^32) * 2^31 = 286215^200 * 71292929 * 2^31
.word     378215 // zeta^100 * 2^31 = 286215^100 * 2^31 = 29650081 * 2^31
.word 4044509849 // zeta^100 * f(q^(-1) mod 2^32) * 2^31 = 286215^100 * 71292929 * 2^31
.word   22747623 // zeta^356 * 2^31 = 286215^356 * 2^31 = 9686916 * 2^31
.word  619773465 // zeta^356 * f(q^(-1) mod 2^32) * 2^31 = 286215^356 * 71292929 * 2^31
.word   52182971 // zeta^456 * 2^31 = 286215^456 * 2^31 = 3172265 * 2^31
.word 2350446661 // zeta^456 * f(q^(-1) mod 2^32) * 2^31 = 286215^456 * 71292929 * 2^31
.word   50433925 // zeta^228 * 2^31 = 286215^228 * 2^31 = 18399952 * 2^31
.word 1177237627 // zeta^228 * f(q^(-1) mod 2^32) * 2^31 = 286215^228 * 71292929 * 2^31
.word   12737503 // zeta^484 * 2^31 = 286215^484 * 2^31 = 27755269 * 2^31
.word 3923278881 // zeta^484 * f(q^(-1) mod 2^32) * 2^31 = 286215^484 * 71292929 * 2^31
.word   26766019 // zeta^ 40 * 2^31 = 286215^ 40 * 2^31 = 4808176 * 2^31
.word  307629373 // zeta^ 40 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 40 * 71292929 * 2^31
.word   20257187 // zeta^ 20 * 2^31 = 286215^ 20 * 2^31 = 22563934 * 2^31
.word 1443651165 // zeta^ 20 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 20 * 71292929 * 2^31
.word   61186369 // zeta^276 * 2^31 = 286215^276 * 2^31 = 2438403 * 2^31
.word 2303493823 // zeta^276 * f(q^(-1) mod 2^32) * 2^31 = 286215^276 * 71292929 * 2^31
.word    3049295 // zeta^296 * 2^31 = 286215^296 * 2^31 = 13952996 * 2^31
.word  892719281 // zeta^296 * f(q^(-1) mod 2^32) * 2^31 = 286215^296 * 71292929 * 2^31
.word   27954337 // zeta^148 * 2^31 = 286215^148 * 2^31 = 31481843 * 2^31
.word 4161706847 // zeta^148 * f(q^(-1) mod 2^32) * 2^31 = 286215^148 * 71292929 * 2^31
.word   65344259 // zeta^404 * 2^31 = 286215^404 * 2^31 = 32076751 * 2^31
.word 4199769341 // zeta^404 * f(q^(-1) mod 2^32) * 2^31 = 286215^404 * 71292929 * 2^31
.word   27572075 // zeta^168 * 2^31 = 286215^168 * 2^31 = 13705304 * 2^31
.word  876871829 // zeta^168 * f(q^(-1) mod 2^32) * 2^31 = 286215^168 * 71292929 * 2^31
.word   13368597 // zeta^ 84 * 2^31 = 286215^ 84 * 2^31 = 18223844 * 2^31
.word 1165970155 // zeta^ 84 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 84 * 71292929 * 2^31
.word   46956055 // zeta^340 * 2^31 = 286215^340 * 2^31 = 3973412 * 2^31
.word  254220777 // zeta^340 * f(q^(-1) mod 2^32) * 2^31 = 286215^340 * 71292929 * 2^31
.word   62852605 // zeta^424 * 2^31 = 286215^424 * 2^31 = 26009832 * 2^31
.word 1664121347 // zeta^424 * f(q^(-1) mod 2^32) * 2^31 = 286215^424 * 71292929 * 2^31
.word   38893665 // zeta^212 * 2^31 = 286215^212 * 2^31 = 7405458 * 2^31
.word  473804703 // zeta^212 * f(q^(-1) mod 2^32) * 2^31 = 286215^212 * 71292929 * 2^31
.word   50639193 // zeta^468 * 2^31 = 286215^468 * 2^31 = 33156191 * 2^31
.word 4268832423 // zeta^468 * f(q^(-1) mod 2^32) * 2^31 = 286215^468 * 71292929 * 2^31
.word   41037815 // zeta^104 * 2^31 = 286215^104 * 2^31 = 32331817 * 2^31
.word 4216088585 // zeta^104 * f(q^(-1) mod 2^32) * 2^31 = 286215^104 * 71292929 * 2^31
.word   18563127 // zeta^ 52 * 2^31 = 286215^ 52 * 2^31 = 22859934 * 2^31
.word 1462589385 // zeta^ 52 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 52 * 71292929 * 2^31
.word   13659269 // zeta^308 * 2^31 = 286215^308 * 2^31 = 23834070 * 2^31
.word 1524915067 // zeta^308 * f(q^(-1) mod 2^32) * 2^31 = 286215^308 * 71292929 * 2^31
.word   16612991 // zeta^360 * 2^31 = 286215^360 * 2^31 = 33308953 * 2^31
.word 4278606209 // zeta^360 * f(q^(-1) mod 2^32) * 2^31 = 286215^360 * 71292929 * 2^31
.word    6808477 // zeta^180 * 2^31 = 286215^180 * 2^31 = 25149579 * 2^31
.word 3756565603 // zeta^180 * f(q^(-1) mod 2^32) * 2^31 = 286215^180 * 71292929 * 2^31
.word   25156895 // zeta^436 * 2^31 = 286215^436 * 2^31 = 13976724 * 2^31
.word  894237409 // zeta^436 * f(q^(-1) mod 2^32) * 2^31 = 286215^436 * 71292929 * 2^31
.word   32973157 // zeta^232 * 2^31 = 286215^232 * 2^31 = 12062971 * 2^31
.word 2919278235 // zeta^232 * f(q^(-1) mod 2^32) * 2^31 = 286215^232 * 71292929 * 2^31
.word   49494815 // zeta^116 * 2^31 = 286215^116 * 2^31 = 15349951 * 2^31
.word 3129580769 // zeta^116 * f(q^(-1) mod 2^32) * 2^31 = 286215^116 * 71292929 * 2^31
.word   40639053 // zeta^372 * 2^31 = 286215^372 * 2^31 = 6932474 * 2^31
.word  443542963 // zeta^372 * f(q^(-1) mod 2^32) * 2^31 = 286215^372 * 71292929 * 2^31
.word   36139229 // zeta^488 * 2^31 = 286215^488 * 2^31 = 32576304 * 2^31
.word 2084247331 // zeta^488 * f(q^(-1) mod 2^32) * 2^31 = 286215^488 * 71292929 * 2^31
.word    7177603 // zeta^244 * 2^31 = 286215^244 * 2^31 = 12503729 * 2^31
.word 2947478141 // zeta^244 * f(q^(-1) mod 2^32) * 2^31 = 286215^244 * 71292929 * 2^31
.word    1950087 // zeta^500 * 2^31 = 286215^500 * 2^31 = 10586616 * 2^31
.word  677336697 // zeta^500 * f(q^(-1) mod 2^32) * 2^31 = 286215^500 * 71292929 * 2^31
.word   61506475 // zeta^ 24 * 2^31 = 286215^ 24 * 2^31 = 2663422 * 2^31
.word  170406997 // zeta^ 24 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 24 * 71292929 * 2^31
.word   60705671 // zeta^ 12 * 2^31 = 286215^ 12 * 2^31 = 15322485 * 2^31
.word 3127823481 // zeta^ 12 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 12 * 71292929 * 2^31
.word   58406951 // zeta^268 * 2^31 = 286215^268 * 2^31 = 6173403 * 2^31
.word 2542460889 // zeta^268 * f(q^(-1) mod 2^32) * 2^31 = 286215^268 * 71292929 * 2^31
.word   55340015 // zeta^280 * 2^31 = 286215^280 * 2^31 = 14111874 * 2^31
.word  902884369 // zeta^280 * f(q^(-1) mod 2^32) * 2^31 = 286215^280 * 71292929 * 2^31
.word   23867373 // zeta^140 * 2^31 = 286215^140 * 2^31 = 14374018 * 2^31
.word  919656467 // zeta^140 * f(q^(-1) mod 2^32) * 2^31 = 286215^140 * 71292929 * 2^31
.word   26669715 // zeta^396 * 2^31 = 286215^396 * 2^31 = 9325363 * 2^31
.word 2744124781 // zeta^396 * f(q^(-1) mod 2^32) * 2^31 = 286215^396 * 71292929 * 2^31
.word   12255067 // zeta^152 * 2^31 = 286215^152 * 2^31 = 30527813 * 2^31
.word 4100667557 // zeta^152 * f(q^(-1) mod 2^32) * 2^31 = 286215^152 * 71292929 * 2^31
.word   39782807 // zeta^ 76 * 2^31 = 286215^ 76 * 2^31 = 5605608 * 2^31
.word  358649449 // zeta^ 76 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 76 * 71292929 * 2^31
.word   17705221 // zeta^332 * 2^31 = 286215^332 * 2^31 = 25200773 * 2^31
.word 3759841019 // zeta^332 * f(q^(-1) mod 2^32) * 2^31 = 286215^332 * 71292929 * 2^31
.word   39251459 // zeta^408 * 2^31 = 286215^408 * 2^31 = 1599504 * 2^31
.word  102337021 // zeta^408 * f(q^(-1) mod 2^32) * 2^31 = 286215^408 * 71292929 * 2^31
.word   29369949 // zeta^204 * 2^31 = 286215^204 * 2^31 = 31727447 * 2^31
.word 4177420707 // zeta^204 * f(q^(-1) mod 2^32) * 2^31 = 286215^204 * 71292929 * 2^31
.word   49812459 // zeta^460 * 2^31 = 286215^460 * 2^31 = 6658688 * 2^31
.word  426026005 // zeta^460 * f(q^(-1) mod 2^32) * 2^31 = 286215^460 * 71292929 * 2^31
.word   13565749 // zeta^ 88 * 2^31 = 286215^ 88 * 2^31 = 14112245 * 2^31
.word 3050391755 // zeta^ 88 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 88 * 71292929 * 2^31
.word    4594083 // zeta^ 44 * 2^31 = 286215^ 44 * 2^31 = 33297705 * 2^31
.word 4277886557 // zeta^ 44 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 44 * 71292929 * 2^31
.word    7758757 // zeta^300 * 2^31 = 286215^300 * 2^31 = 486950 * 2^31
.word   31155291 // zeta^300 * f(q^(-1) mod 2^32) * 2^31 = 286215^300 * 71292929 * 2^31
.word   36826073 // zeta^344 * 2^31 = 286215^344 * 2^31 = 29475602 * 2^31
.word 1885862951 // zeta^344 * f(q^(-1) mod 2^32) * 2^31 = 286215^344 * 71292929 * 2^31
.word   65137097 // zeta^172 * 2^31 = 286215^172 * 2^31 = 13215161 * 2^31
.word 2992995895 // zeta^172 * f(q^(-1) mod 2^32) * 2^31 = 286215^172 * 71292929 * 2^31
.word   29507409 // zeta^428 * 2^31 = 286215^428 * 2^31 = 16752026 * 2^31
.word 1071802543 // zeta^428 * f(q^(-1) mod 2^32) * 2^31 = 286215^428 * 71292929 * 2^31
.word   34487347 // zeta^216 * 2^31 = 286215^216 * 2^31 = 24806528 * 2^31
.word 1587133389 // zeta^216 * f(q^(-1) mod 2^32) * 2^31 = 286215^216 * 71292929 * 2^31
.word   38253055 // zeta^108 * 2^31 = 286215^108 * 2^31 = 14102887 * 2^31
.word 3049793025 // zeta^108 * f(q^(-1) mod 2^32) * 2^31 = 286215^108 * 71292929 * 2^31
.word   39394541 // zeta^364 * 2^31 = 286215^364 * 2^31 = 32232983 * 2^31
.word 4209765139 // zeta^364 * f(q^(-1) mod 2^32) * 2^31 = 286215^364 * 71292929 * 2^31
.word   61222515 // zeta^472 * 2^31 = 286215^472 * 2^31 = 2847371 * 2^31
.word 2329659789 // zeta^472 * f(q^(-1) mod 2^32) * 2^31 = 286215^472 * 71292929 * 2^31
.word   29082479 // zeta^236 * 2^31 = 286215^236 * 2^31 = 16009575 * 2^31
.word 3171783825 // zeta^236 * f(q^(-1) mod 2^32) * 2^31 = 286215^236 * 71292929 * 2^31
.word   44583105 // zeta^492 * 2^31 = 286215^492 * 2^31 = 5365218 * 2^31
.word  343269183 // zeta^492 * f(q^(-1) mod 2^32) * 2^31 = 286215^492 * 71292929 * 2^31
.word   62959157 // zeta^ 56 * 2^31 = 286215^ 56 * 2^31 = 14217049 * 2^31
.word 3057097163 // zeta^ 56 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 56 * 71292929 * 2^31
.word   30585257 // zeta^ 28 * 2^31 = 286215^ 28 * 2^31 = 24042369 * 2^31
.word 3685725783 // zeta^ 28 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 28 * 71292929 * 2^31
.word   15268201 // zeta^284 * 2^31 = 286215^284 * 2^31 = 27221548 * 2^31
.word 1741647511 // zeta^284 * f(q^(-1) mod 2^32) * 2^31 = 286215^284 * 71292929 * 2^31
.word   51158985 // zeta^312 * 2^31 = 286215^312 * 2^31 = 25086215 * 2^31
.word 3752511543 // zeta^312 * f(q^(-1) mod 2^32) * 2^31 = 286215^312 * 71292929 * 2^31
.word   40572935 // zeta^156 * 2^31 = 286215^156 * 2^31 = 7233695 * 2^31
.word 2610298873 // zeta^156 * f(q^(-1) mod 2^32) * 2^31 = 286215^156 * 71292929 * 2^31
.word   55301277 // zeta^412 * 2^31 = 286215^412 * 2^31 = 15385892 * 2^31
.word  984396643 // zeta^412 * f(q^(-1) mod 2^32) * 2^31 = 286215^412 * 71292929 * 2^31
.word   59122583 // zeta^184 * 2^31 = 286215^184 * 2^31 = 12661993 * 2^31
.word 2957603945 // zeta^184 * f(q^(-1) mod 2^32) * 2^31 = 286215^184 * 71292929 * 2^31
.word   39625501 // zeta^ 92 * 2^31 = 286215^ 92 * 2^31 = 15700554 * 2^31
.word 1004528867 // zeta^ 92 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 92 * 71292929 * 2^31
.word    5900879 // zeta^348 * 2^31 = 286215^348 * 2^31 = 17178032 * 2^31
.word 1099058609 // zeta^348 * f(q^(-1) mod 2^32) * 2^31 = 286215^348 * 71292929 * 2^31
.word   12915351 // zeta^440 * 2^31 = 286215^440 * 2^31 = 18981045 * 2^31
.word 3361899881 // zeta^440 * f(q^(-1) mod 2^32) * 2^31 = 286215^440 * 71292929 * 2^31
.word   25272919 // zeta^220 * 2^31 = 286215^220 * 2^31 = 20482112 * 2^31
.word 1310455209 // zeta^220 * f(q^(-1) mod 2^32) * 2^31 = 286215^220 * 71292929 * 2^31
.word   54885097 // zeta^476 * 2^31 = 286215^476 * 2^31 = 31908284 * 2^31
.word 2041507095 // zeta^476 * f(q^(-1) mod 2^32) * 2^31 = 286215^476 * 71292929 * 2^31
.word   32364195 // zeta^120 * 2^31 = 286215^120 * 2^31 = 30118507 * 2^31
.word 4074479965 // zeta^120 * f(q^(-1) mod 2^32) * 2^31 = 286215^120 * 71292929 * 2^31
.word   37675113 // zeta^ 60 * 2^31 = 286215^ 60 * 2^31 = 4869100 * 2^31
.word  311527319 // zeta^ 60 * f(q^(-1) mod 2^32) * 2^31 = 286215^ 60 * 71292929 * 2^31
.word   35767195 // zeta^316 * 2^31 = 286215^316 * 2^31 = 29810009 * 2^31
.word 4054742117 // zeta^316 * f(q^(-1) mod 2^32) * 2^31 = 286215^316 * 71292929 * 2^31
.word   17635297 // zeta^376 * 2^31 = 286215^376 * 2^31 = 3783875 * 2^31
.word 2389577759 // zeta^376 * f(q^(-1) mod 2^32) * 2^31 = 286215^376 * 71292929 * 2^31
.word    8442215 // zeta^188 * 2^31 = 286215^188 * 2^31 = 11135584 * 2^31
.word  712459929 // zeta^188 * f(q^(-1) mod 2^32) * 2^31 = 286215^188 * 71292929 * 2^31
.word   45014229 // zeta^444 * 2^31 = 286215^444 * 2^31 = 18505659 * 2^31
.word 3331484459 // zeta^444 * f(q^(-1) mod 2^32) * 2^31 = 286215^444 * 71292929 * 2^31
.word   38891533 // zeta^248 * 2^31 = 286215^248 * 2^31 = 33548892 * 2^31
.word 2146473971 // zeta^248 * f(q^(-1) mod 2^32) * 2^31 = 286215^248 * 71292929 * 2^31
.word   36750327 // zeta^124 * 2^31 = 286215^124 * 2^31 = 17484839 * 2^31
.word 3266171913 // zeta^124 * f(q^(-1) mod 2^32) * 2^31 = 286215^124 * 71292929 * 2^31
.word   35947815 // zeta^380 * 2^31 = 286215^380 * 2^31 = 20168277 * 2^31
.word 3437859545 // zeta^380 * f(q^(-1) mod 2^32) * 2^31 = 286215^380 * 71292929 * 2^31
.word   24452961 // zeta^504 * 2^31 = 286215^504 * 2^31 = 29158115 * 2^31
.word 4013033631 // zeta^504 * f(q^(-1) mod 2^32) * 2^31 = 286215^504 * 71292929 * 2^31
.word   30669833 // zeta^252 * 2^31 = 286215^252 * 2^31 = 31283961 * 2^31
.word 4149046263 // zeta^252 * f(q^(-1) mod 2^32) * 2^31 = 286215^252 * 71292929 * 2^31
.word   20303881 // zeta^508 * 2^31 = 286215^508 * 2^31 = 17056436 * 2^31
.word 1091278839 // zeta^508 * f(q^(-1) mod 2^32) * 2^31 = 286215^508 * 71292929 * 2^31
.word   32909249 // zeta^  0 * 2^31 = 286215^  0 * 2^31
.word   35458195 // zeta^256 * 2^31 = 286215^256 * 2^31
.word   44770213 // zeta^128 * 2^31 = 286215^128 * 2^31
.word    3545473 // zeta^384 * 2^31 = 286215^384 * 2^31
.word 2147483711 // zeta^  0 * (q^(-1) mod 2^32) * 2^31 = 286215^  0 * 71292929 * 2^31
.word  387574637 // zeta^256 * (q^(-1) mod 2^32) * 2^31 = 286215^256 * 71292929 * 2^31
.word 1034331227 // zeta^128 * (q^(-1) mod 2^32) * 2^31 = 286215^128 * 71292929 * 2^31
.word  260443775 // zeta^384 * (q^(-1) mod 2^32) * 2^31 = 286215^384 * 71292929 * 2^31
.word   32909249 // zeta^  0 * 2^31 = 286215^  0 * 2^31
.word   44770213 // zeta^128 * 2^31 = 286215^128 * 2^31
.word   20108763 // zeta^ 64 * 2^31 = 286215^ 64 * 2^31
.word   23777969 // zeta^192 * 2^31 = 286215^192 * 2^31
.word 2147483711 // zeta^  0 * (q^(-1) mod 2^32) * 2^31 = 286215^  0 * 71292929 * 2^31
.word 1034331227 // zeta^128 * (q^(-1) mod 2^32) * 2^31 = 286215^128 * 71292929 * 2^31
.word  225927717 // zeta^ 64 * (q^(-1) mod 2^32) * 2^31 = 286215^ 64 * 71292929 * 2^31
.word 1061213519 // zeta^192 * (q^(-1) mod 2^32) * 2^31 = 286215^192 * 71292929 * 2^31
.word   35458195 // zeta^256 * 2^31 = 286215^256 * 2^31
.word    3545473 // zeta^384 * 2^31 = 286215^384 * 2^31
.word   16155699 // zeta^320 * 2^31 = 286215^320 * 2^31
.word   43443635 // zeta^448 * 2^31 = 286215^448 * 2^31
.word   20108763 // zeta^ 64 * 2^31 = 286215^ 64 * 2^31
.word   16155699 // zeta^320 * 2^31 = 286215^320 * 2^31
.word   23777969 // zeta^192 * 2^31 = 286215^192 * 2^31
.word   43443635 // zeta^448 * 2^31 = 286215^448 * 2^31
.word  225927717 // zeta^ 64 * (q^(-1) mod 2^32) * 2^31 = 286215^ 64 * 71292929 * 2^31
.word 2867950541 // zeta^320 * (q^(-1) mod 2^32) * 2^31 = 286215^320 * 71292929 * 2^31
.word 1061213519 // zeta^192 * (q^(-1) mod 2^32) * 2^31 = 286215^192 * 71292929 * 2^31
.word 1485640269 // zeta^448 * (q^(-1) mod 2^32) * 2^31 = 286215^448 * 71292929 * 2^31
.word   56312659 // zeta^ 32 * 2^31 = 286215^ 32 * 2^31
.word   40872355 // zeta^160 * 2^31 = 286215^160 * 2^31
.word   29514841 // zeta^ 96 * 2^31 = 286215^ 96 * 2^31
.word   49378579 // zeta^224 * 2^31 = 286215^224 * 2^31
.word  510244013 // zeta^ 32 * (q^(-1) mod 2^32) * 2^31 = 286215^ 32 * 71292929 * 2^31
.word 2068958813 // zeta^160 * (q^(-1) mod 2^32) * 2^31 = 286215^160 * 71292929 * 2^31
.word 3798698919 // zeta^ 96 * (q^(-1) mod 2^32) * 2^31 = 286215^ 96 * 71292929 * 2^31
.word  647594733 // zeta^224 * (q^(-1) mod 2^32) * 2^31 = 286215^224 * 71292929 * 2^31
.word   50428539 // zeta^288 * 2^31 = 286215^288 * 2^31
.word   17505197 // zeta^416 * 2^31 = 286215^416 * 2^31
.word   46171693 // zeta^352 * 2^31 = 286215^352 * 2^31
.word   37299575 // zeta^480 * 2^31 = 286215^480 * 2^31
.word   56312659 // zeta^ 32 * 2^31 = 286215^ 32 * 2^31
.word   50428539 // zeta^288 * 2^31 = 286215^288 * 2^31
.word   40872355 // zeta^160 * 2^31 = 286215^160 * 2^31
.word   17505197 // zeta^416 * 2^31 = 286215^416 * 2^31
.word  510244013 // zeta^ 32 * (q^(-1) mod 2^32) * 2^31 = 286215^ 32 * 71292929 * 2^31
.word 2908863877 // zeta^288 * (q^(-1) mod 2^32) * 2^31 = 286215^288 * 71292929 * 2^31
.word 2068958813 // zeta^160 * (q^(-1) mod 2^32) * 2^31 = 286215^160 * 71292929 * 2^31
.word  470281299 // zeta^416 * (q^(-1) mod 2^32) * 2^31 = 286215^416 * 71292929 * 2^31
.word   35114601 // zeta^ 16 * 2^31 = 286215^ 16 * 2^31
.word   24798937 // zeta^144 * 2^31 = 286215^144 * 2^31
.word   13509691 // zeta^ 80 * 2^31 = 286215^ 80 * 2^31
.word   26961583 // zeta^208 * 2^31 = 286215^208 * 2^31
.word 2011732375 // zeta^ 16 * (q^(-1) mod 2^32) * 2^31 = 286215^ 16 * 71292929 * 2^31
.word   72843559 // zeta^144 * (q^(-1) mod 2^32) * 2^31 = 286215^144 * 71292929 * 2^31
.word  974853061 // zeta^ 80 * (q^(-1) mod 2^32) * 2^31 = 286215^ 80 * 71292929 * 2^31
.word 3736072529 // zeta^208 * (q^(-1) mod 2^32) * 2^31 = 286215^208 * 71292929 * 2^31
.word   56661185 // zeta^272 * 2^31 = 286215^272 * 2^31
.word    2433499 // zeta^400 * 2^31 = 286215^400 * 2^31
.word   61528771 // zeta^336 * 2^31 = 286215^336 * 2^31
.word   39914361 // zeta^464 * 2^31 = 286215^464 * 2^31
.word   29514841 // zeta^ 96 * 2^31 = 286215^ 96 * 2^31
.word   46171693 // zeta^352 * 2^31 = 286215^352 * 2^31
.word   49378579 // zeta^224 * 2^31 = 286215^224 * 2^31
.word   37299575 // zeta^480 * 2^31 = 286215^480 * 2^31
.word 3798698919 // zeta^ 96 * (q^(-1) mod 2^32) * 2^31 = 286215^ 96 * 71292929 * 2^31
.word 3539370451 // zeta^352 * (q^(-1) mod 2^32) * 2^31 = 286215^352 * 71292929 * 2^31
.word  647594733 // zeta^224 * (q^(-1) mod 2^32) * 2^31 = 286215^224 * 71292929 * 2^31
.word 2984342153 // zeta^480 * (q^(-1) mod 2^32) * 2^31 = 286215^480 * 71292929 * 2^31
.word   42427289 // zeta^ 48 * 2^31 = 286215^ 48 * 2^31
.word   12459675 // zeta^176 * 2^31 = 286215^176 * 2^31
.word   51482787 // zeta^112 * 2^31 = 286215^112 * 2^31
.word   32696733 // zeta^240 * 2^31 = 286215^240 * 2^31
.word 3670574183 // zeta^ 48 * (q^(-1) mod 2^32) * 2^31 = 286215^ 48 * 71292929 * 2^31
.word 2705987941 // zeta^176 * (q^(-1) mod 2^32) * 2^31 = 286215^176 * 71292929 * 2^31
.word  113764189 // zeta^112 * (q^(-1) mod 2^32) * 2^31 = 286215^112 * 71292929 * 2^31
.word  390962787 // zeta^240 * (q^(-1) mod 2^32) * 2^31 = 286215^240 * 71292929 * 2^31
.word   22993529 // zeta^304 * 2^31 = 286215^304 * 2^31
.word   17297731 // zeta^432 * 2^31 = 286215^432 * 2^31
.word   47832419 // zeta^368 * 2^31 = 286215^368 * 2^31
.word   16328205 // zeta^496 * 2^31 = 286215^496 * 2^31
.word   35114601 // zeta^ 16 * 2^31 = 286215^ 16 * 2^31
.word   56661185 // zeta^272 * 2^31 = 286215^272 * 2^31
.word   24798937 // zeta^144 * 2^31 = 286215^144 * 2^31
.word    2433499 // zeta^400 * 2^31 = 286215^400 * 2^31
.word 2011732375 // zeta^ 16 * (q^(-1) mod 2^32) * 2^31 = 286215^ 16 * 71292929 * 2^31
.word 3751646015 // zeta^272 * (q^(-1) mod 2^32) * 2^31 = 286215^272 * 71292929 * 2^31
.word   72843559 // zeta^144 * (q^(-1) mod 2^32) * 2^31 = 286215^144 * 71292929 * 2^31
.word 3932493349 // zeta^400 * (q^(-1) mod 2^32) * 2^31 = 286215^400 * 71292929 * 2^31
.word    7271765 // zeta^  8 * 2^31 = 286215^  8 * 2^31
.word    5061807 // zeta^136 * 2^31 = 286215^136 * 2^31
.word   26674607 // zeta^ 72 * 2^31 = 286215^ 72 * 2^31
.word   13877423 // zeta^200 * 2^31 = 286215^200 * 2^31
.word 2896581291 // zeta^  8 * (q^(-1) mod 2^32) * 2^31 = 286215^  8 * 71292929 * 2^31
.word  695081809 // zeta^136 * (q^(-1) mod 2^32) * 2^31 = 286215^136 * 71292929 * 2^31
.word 1871467089 // zeta^ 72 * (q^(-1) mod 2^32) * 2^31 = 286215^ 72 * 71292929 * 2^31
.word  763860817 // zeta^200 * (q^(-1) mod 2^32) * 2^31 = 286215^200 * 71292929 * 2^31
.word    9232849 // zeta^264 * 2^31 = 286215^264 * 2^31
.word   12062383 // zeta^392 * 2^31 = 286215^392 * 2^31
.word    6369225 // zeta^328 * 2^31 = 286215^328 * 2^31
.word   52182971 // zeta^456 * 2^31 = 286215^456 * 2^31
.word   13509691 // zeta^ 80 * 2^31 = 286215^ 80 * 2^31
.word   61528771 // zeta^336 * 2^31 = 286215^336 * 2^31
.word   26961583 // zeta^208 * 2^31 = 286215^208 * 2^31
.word   39914361 // zeta^464 * 2^31 = 286215^464 * 2^31
.word  974853061 // zeta^ 80 * (q^(-1) mod 2^32) * 2^31 = 286215^ 80 * 71292929 * 2^31
.word 4056128829 // zeta^336 * (q^(-1) mod 2^32) * 2^31 = 286215^336 * 71292929 * 2^31
.word 3736072529 // zeta^208 * (q^(-1) mod 2^32) * 2^31 = 286215^208 * 71292929 * 2^31
.word 1697242247 // zeta^464 * (q^(-1) mod 2^32) * 2^31 = 286215^464 * 71292929 * 2^31
.word   26766019 // zeta^ 40 * 2^31 = 286215^ 40 * 2^31
.word   27572075 // zeta^168 * 2^31 = 286215^168 * 2^31
.word   41037815 // zeta^104 * 2^31 = 286215^104 * 2^31
.word   32973157 // zeta^232 * 2^31 = 286215^232 * 2^31
.word  307629373 // zeta^ 40 * (q^(-1) mod 2^32) * 2^31 = 286215^ 40 * 71292929 * 2^31
.word  876871829 // zeta^168 * (q^(-1) mod 2^32) * 2^31 = 286215^168 * 71292929 * 2^31
.word 4216088585 // zeta^104 * (q^(-1) mod 2^32) * 2^31 = 286215^104 * 71292929 * 2^31
.word 2919278235 // zeta^232 * (q^(-1) mod 2^32) * 2^31 = 286215^232 * 71292929 * 2^31
.word    3049295 // zeta^296 * 2^31 = 286215^296 * 2^31
.word   62852605 // zeta^424 * 2^31 = 286215^424 * 2^31
.word   16612991 // zeta^360 * 2^31 = 286215^360 * 2^31
.word   36139229 // zeta^488 * 2^31 = 286215^488 * 2^31
.word   42427289 // zeta^ 48 * 2^31 = 286215^ 48 * 2^31
.word   22993529 // zeta^304 * 2^31 = 286215^304 * 2^31
.word   12459675 // zeta^176 * 2^31 = 286215^176 * 2^31
.word   17297731 // zeta^432 * 2^31 = 286215^432 * 2^31
.word 3670574183 // zeta^ 48 * (q^(-1) mod 2^32) * 2^31 = 286215^ 48 * 71292929 * 2^31
.word 1317277063 // zeta^304 * (q^(-1) mod 2^32) * 2^31 = 286215^304 * 71292929 * 2^31
.word 2705987941 // zeta^176 * (q^(-1) mod 2^32) * 2^31 = 286215^176 * 71292929 * 2^31
.word 3756689085 // zeta^432 * (q^(-1) mod 2^32) * 2^31 = 286215^432 * 71292929 * 2^31
.word   61506475 // zeta^ 24 * 2^31 = 286215^ 24 * 2^31
.word   12255067 // zeta^152 * 2^31 = 286215^152 * 2^31
.word   13565749 // zeta^ 88 * 2^31 = 286215^ 88 * 2^31
.word   34487347 // zeta^216 * 2^31 = 286215^216 * 2^31
.word  170406997 // zeta^ 24 * (q^(-1) mod 2^32) * 2^31 = 286215^ 24 * 71292929 * 2^31
.word 4100667557 // zeta^152 * (q^(-1) mod 2^32) * 2^31 = 286215^152 * 71292929 * 2^31
.word 3050391755 // zeta^ 88 * (q^(-1) mod 2^32) * 2^31 = 286215^ 88 * 71292929 * 2^31
.word 1587133389 // zeta^216 * (q^(-1) mod 2^32) * 2^31 = 286215^216 * 71292929 * 2^31
.word   55340015 // zeta^280 * 2^31 = 286215^280 * 2^31
.word   39251459 // zeta^408 * 2^31 = 286215^408 * 2^31
.word   36826073 // zeta^344 * 2^31 = 286215^344 * 2^31
.word   61222515 // zeta^472 * 2^31 = 286215^472 * 2^31
.word   51482787 // zeta^112 * 2^31 = 286215^112 * 2^31
.word   47832419 // zeta^368 * 2^31 = 286215^368 * 2^31
.word   32696733 // zeta^240 * 2^31 = 286215^240 * 2^31
.word   16328205 // zeta^496 * 2^31 = 286215^496 * 2^31
.word  113764189 // zeta^112 * (q^(-1) mod 2^32) * 2^31 = 286215^112 * 71292929 * 2^31
.word  587045533 // zeta^368 * (q^(-1) mod 2^32) * 2^31 = 286215^368 * 71292929 * 2^31
.word  390962787 // zeta^240 * (q^(-1) mod 2^32) * 2^31 = 286215^240 * 71292929 * 2^31
.word  901308915 // zeta^496 * (q^(-1) mod 2^32) * 2^31 = 286215^496 * 71292929 * 2^31
.word   62959157 // zeta^ 56 * 2^31 = 286215^ 56 * 2^31
.word   59122583 // zeta^184 * 2^31 = 286215^184 * 2^31
.word   32364195 // zeta^120 * 2^31 = 286215^120 * 2^31
.word   38891533 // zeta^248 * 2^31 = 286215^248 * 2^31
.word 3057097163 // zeta^ 56 * (q^(-1) mod 2^32) * 2^31 = 286215^ 56 * 71292929 * 2^31
.word 2957603945 // zeta^184 * (q^(-1) mod 2^32) * 2^31 = 286215^184 * 71292929 * 2^31
.word 4074479965 // zeta^120 * (q^(-1) mod 2^32) * 2^31 = 286215^120 * 71292929 * 2^31
.word 2146473971 // zeta^248 * (q^(-1) mod 2^32) * 2^31 = 286215^248 * 71292929 * 2^31
.word   51158985 // zeta^312 * 2^31 = 286215^312 * 2^31
.word   12915351 // zeta^440 * 2^31 = 286215^440 * 2^31
.word   17635297 // zeta^376 * 2^31 = 286215^376 * 2^31
.word   24452961 // zeta^504 * 2^31 = 286215^504 * 2^31
.word    7271765 // zeta^  8 * 2^31 = 286215^  8 * 2^31
.word    9232849 // zeta^264 * 2^31 = 286215^264 * 2^31
.word    5061807 // zeta^136 * 2^31 = 286215^136 * 2^31
.word   12062383 // zeta^392 * 2^31 = 286215^392 * 2^31
.word 2896581291 // zeta^  8 * (q^(-1) mod 2^32) * 2^31 = 286215^  8 * 71292929 * 2^31
.word 1249625647 // zeta^264 * (q^(-1) mod 2^32) * 2^31 = 286215^264 * 71292929 * 2^31
.word  695081809 // zeta^136 * (q^(-1) mod 2^32) * 2^31 = 286215^136 * 71292929 * 2^31
.word 1507019089 // zeta^392 * (q^(-1) mod 2^32) * 2^31 = 286215^392 * 71292929 * 2^31
.word   34173151 // zeta^  4 * 2^31 = 286215^  4 * 2^31
.word   40902341 // zeta^132 * 2^31 = 286215^132 * 2^31
.word   13754549 // zeta^ 68 * 2^31 = 286215^ 68 * 2^31
.word    5773819 // zeta^196 * 2^31 = 286215^196 * 2^31
.word 3285804833 // zeta^  4 * (q^(-1) mod 2^32) * 2^31 = 286215^  4 * 71292929 * 2^31
.word 3172903227 // zeta^132 * (q^(-1) mod 2^32) * 2^31 = 286215^132 * 71292929 * 2^31
.word 3372902219 // zeta^ 68 * (q^(-1) mod 2^32) * 2^31 = 286215^ 68 * 71292929 * 2^31
.word 1492590085 // zeta^196 * (q^(-1) mod 2^32) * 2^31 = 286215^196 * 71292929 * 2^31
.word    6702715 // zeta^260 * 2^31 = 286215^260 * 2^31
.word   11747093 // zeta^388 * 2^31 = 286215^388 * 2^31
.word   48295871 // zeta^324 * 2^31 = 286215^324 * 2^31
.word   40968961 // zeta^452 * 2^31 = 286215^452 * 2^31
.word   26674607 // zeta^ 72 * 2^31 = 286215^ 72 * 2^31
.word    6369225 // zeta^328 * 2^31 = 286215^328 * 2^31
.word   13877423 // zeta^200 * 2^31 = 286215^200 * 2^31
.word   52182971 // zeta^456 * 2^31 = 286215^456 * 2^31
.word 1871467089 // zeta^ 72 * (q^(-1) mod 2^32) * 2^31 = 286215^ 72 * 71292929 * 2^31
.word  416692279 // zeta^328 * (q^(-1) mod 2^32) * 2^31 = 286215^328 * 71292929 * 2^31
.word  763860817 // zeta^200 * (q^(-1) mod 2^32) * 2^31 = 286215^200 * 71292929 * 2^31
.word 2350446661 // zeta^456 * (q^(-1) mod 2^32) * 2^31 = 286215^456 * 71292929 * 2^31
.word   64146459 // zeta^ 36 * 2^31 = 286215^ 36 * 2^31
.word   47277573 // zeta^164 * 2^31 = 286215^164 * 2^31
.word     378215 // zeta^100 * 2^31 = 286215^100 * 2^31
.word   50433925 // zeta^228 * 2^31 = 286215^228 * 2^31
.word 2035379173 // zeta^ 36 * (q^(-1) mod 2^32) * 2^31 = 286215^ 36 * 71292929 * 2^31
.word  534733307 // zeta^164 * (q^(-1) mod 2^32) * 2^31 = 286215^164 * 71292929 * 2^31
.word 4044509849 // zeta^100 * (q^(-1) mod 2^32) * 2^31 = 286215^100 * 71292929 * 2^31
.word 1177237627 // zeta^228 * (q^(-1) mod 2^32) * 2^31 = 286215^228 * 71292929 * 2^31
.word     469857 // zeta^292 * 2^31 = 286215^292 * 2^31
.word   23147541 // zeta^420 * 2^31 = 286215^420 * 2^31
.word   22747623 // zeta^356 * 2^31 = 286215^356 * 2^31
.word   12737503 // zeta^484 * 2^31 = 286215^484 * 2^31
.word   26766019 // zeta^ 40 * 2^31 = 286215^ 40 * 2^31
.word    3049295 // zeta^296 * 2^31 = 286215^296 * 2^31
.word   27572075 // zeta^168 * 2^31 = 286215^168 * 2^31
.word   62852605 // zeta^424 * 2^31 = 286215^424 * 2^31
.word  307629373 // zeta^ 40 * (q^(-1) mod 2^32) * 2^31 = 286215^ 40 * 71292929 * 2^31
.word  892719281 // zeta^296 * (q^(-1) mod 2^32) * 2^31 = 286215^296 * 71292929 * 2^31
.word  876871829 // zeta^168 * (q^(-1) mod 2^32) * 2^31 = 286215^168 * 71292929 * 2^31
.word 1664121347 // zeta^424 * (q^(-1) mod 2^32) * 2^31 = 286215^424 * 71292929 * 2^31
.word   20257187 // zeta^ 20 * 2^31 = 286215^ 20 * 2^31
.word   27954337 // zeta^148 * 2^31 = 286215^148 * 2^31
.word   13368597 // zeta^ 84 * 2^31 = 286215^ 84 * 2^31
.word   38893665 // zeta^212 * 2^31 = 286215^212 * 2^31
.word 1443651165 // zeta^ 20 * (q^(-1) mod 2^32) * 2^31 = 286215^ 20 * 71292929 * 2^31
.word 4161706847 // zeta^148 * (q^(-1) mod 2^32) * 2^31 = 286215^148 * 71292929 * 2^31
.word 1165970155 // zeta^ 84 * (q^(-1) mod 2^32) * 2^31 = 286215^ 84 * 71292929 * 2^31
.word  473804703 // zeta^212 * (q^(-1) mod 2^32) * 2^31 = 286215^212 * 71292929 * 2^31
.word   61186369 // zeta^276 * 2^31 = 286215^276 * 2^31
.word   65344259 // zeta^404 * 2^31 = 286215^404 * 2^31
.word   46956055 // zeta^340 * 2^31 = 286215^340 * 2^31
.word   50639193 // zeta^468 * 2^31 = 286215^468 * 2^31
.word   41037815 // zeta^104 * 2^31 = 286215^104 * 2^31
.word   16612991 // zeta^360 * 2^31 = 286215^360 * 2^31
.word   32973157 // zeta^232 * 2^31 = 286215^232 * 2^31
.word   36139229 // zeta^488 * 2^31 = 286215^488 * 2^31
.word 4216088585 // zeta^104 * (q^(-1) mod 2^32) * 2^31 = 286215^104 * 71292929 * 2^31
.word 4278606209 // zeta^360 * (q^(-1) mod 2^32) * 2^31 = 286215^360 * 71292929 * 2^31
.word 2919278235 // zeta^232 * (q^(-1) mod 2^32) * 2^31 = 286215^232 * 71292929 * 2^31
.word 2084247331 // zeta^488 * (q^(-1) mod 2^32) * 2^31 = 286215^488 * 71292929 * 2^31
.word   18563127 // zeta^ 52 * 2^31 = 286215^ 52 * 2^31
.word    6808477 // zeta^180 * 2^31 = 286215^180 * 2^31
.word   49494815 // zeta^116 * 2^31 = 286215^116 * 2^31
.word    7177603 // zeta^244 * 2^31 = 286215^244 * 2^31
.word 1462589385 // zeta^ 52 * (q^(-1) mod 2^32) * 2^31 = 286215^ 52 * 71292929 * 2^31
.word 3756565603 // zeta^180 * (q^(-1) mod 2^32) * 2^31 = 286215^180 * 71292929 * 2^31
.word 3129580769 // zeta^116 * (q^(-1) mod 2^32) * 2^31 = 286215^116 * 71292929 * 2^31
.word 2947478141 // zeta^244 * (q^(-1) mod 2^32) * 2^31 = 286215^244 * 71292929 * 2^31
.word   13659269 // zeta^308 * 2^31 = 286215^308 * 2^31
.word   25156895 // zeta^436 * 2^31 = 286215^436 * 2^31
.word   40639053 // zeta^372 * 2^31 = 286215^372 * 2^31
.word    1950087 // zeta^500 * 2^31 = 286215^500 * 2^31
.word   61506475 // zeta^ 24 * 2^31 = 286215^ 24 * 2^31
.word   55340015 // zeta^280 * 2^31 = 286215^280 * 2^31
.word   12255067 // zeta^152 * 2^31 = 286215^152 * 2^31
.word   39251459 // zeta^408 * 2^31 = 286215^408 * 2^31
.word  170406997 // zeta^ 24 * (q^(-1) mod 2^32) * 2^31 = 286215^ 24 * 71292929 * 2^31
.word  902884369 // zeta^280 * (q^(-1) mod 2^32) * 2^31 = 286215^280 * 71292929 * 2^31
.word 4100667557 // zeta^152 * (q^(-1) mod 2^32) * 2^31 = 286215^152 * 71292929 * 2^31
.word  102337021 // zeta^408 * (q^(-1) mod 2^32) * 2^31 = 286215^408 * 71292929 * 2^31
.word   60705671 // zeta^ 12 * 2^31 = 286215^ 12 * 2^31
.word   23867373 // zeta^140 * 2^31 = 286215^140 * 2^31
.word   39782807 // zeta^ 76 * 2^31 = 286215^ 76 * 2^31
.word   29369949 // zeta^204 * 2^31 = 286215^204 * 2^31
.word 3127823481 // zeta^ 12 * (q^(-1) mod 2^32) * 2^31 = 286215^ 12 * 71292929 * 2^31
.word  919656467 // zeta^140 * (q^(-1) mod 2^32) * 2^31 = 286215^140 * 71292929 * 2^31
.word  358649449 // zeta^ 76 * (q^(-1) mod 2^32) * 2^31 = 286215^ 76 * 71292929 * 2^31
.word 4177420707 // zeta^204 * (q^(-1) mod 2^32) * 2^31 = 286215^204 * 71292929 * 2^31
.word   58406951 // zeta^268 * 2^31 = 286215^268 * 2^31
.word   26669715 // zeta^396 * 2^31 = 286215^396 * 2^31
.word   17705221 // zeta^332 * 2^31 = 286215^332 * 2^31
.word   49812459 // zeta^460 * 2^31 = 286215^460 * 2^31
.word   13565749 // zeta^ 88 * 2^31 = 286215^ 88 * 2^31
.word   36826073 // zeta^344 * 2^31 = 286215^344 * 2^31
.word   34487347 // zeta^216 * 2^31 = 286215^216 * 2^31
.word   61222515 // zeta^472 * 2^31 = 286215^472 * 2^31
.word 3050391755 // zeta^ 88 * (q^(-1) mod 2^32) * 2^31 = 286215^ 88 * 71292929 * 2^31
.word 1885862951 // zeta^344 * (q^(-1) mod 2^32) * 2^31 = 286215^344 * 71292929 * 2^31
.word 1587133389 // zeta^216 * (q^(-1) mod 2^32) * 2^31 = 286215^216 * 71292929 * 2^31
.word 2329659789 // zeta^472 * (q^(-1) mod 2^32) * 2^31 = 286215^472 * 71292929 * 2^31
.word    4594083 // zeta^ 44 * 2^31 = 286215^ 44 * 2^31
.word   65137097 // zeta^172 * 2^31 = 286215^172 * 2^31
.word   38253055 // zeta^108 * 2^31 = 286215^108 * 2^31
.word   29082479 // zeta^236 * 2^31 = 286215^236 * 2^31
.word 4277886557 // zeta^ 44 * (q^(-1) mod 2^32) * 2^31 = 286215^ 44 * 71292929 * 2^31
.word 2992995895 // zeta^172 * (q^(-1) mod 2^32) * 2^31 = 286215^172 * 71292929 * 2^31
.word 3049793025 // zeta^108 * (q^(-1) mod 2^32) * 2^31 = 286215^108 * 71292929 * 2^31
.word 3171783825 // zeta^236 * (q^(-1) mod 2^32) * 2^31 = 286215^236 * 71292929 * 2^31
.word    7758757 // zeta^300 * 2^31 = 286215^300 * 2^31
.word   29507409 // zeta^428 * 2^31 = 286215^428 * 2^31
.word   39394541 // zeta^364 * 2^31 = 286215^364 * 2^31
.word   44583105 // zeta^492 * 2^31 = 286215^492 * 2^31
.word   62959157 // zeta^ 56 * 2^31 = 286215^ 56 * 2^31
.word   51158985 // zeta^312 * 2^31 = 286215^312 * 2^31
.word   59122583 // zeta^184 * 2^31 = 286215^184 * 2^31
.word   12915351 // zeta^440 * 2^31 = 286215^440 * 2^31
.word 3057097163 // zeta^ 56 * (q^(-1) mod 2^32) * 2^31 = 286215^ 56 * 71292929 * 2^31
.word 3752511543 // zeta^312 * (q^(-1) mod 2^32) * 2^31 = 286215^312 * 71292929 * 2^31
.word 2957603945 // zeta^184 * (q^(-1) mod 2^32) * 2^31 = 286215^184 * 71292929 * 2^31
.word 3361899881 // zeta^440 * (q^(-1) mod 2^32) * 2^31 = 286215^440 * 71292929 * 2^31
.word   30585257 // zeta^ 28 * 2^31 = 286215^ 28 * 2^31
.word   40572935 // zeta^156 * 2^31 = 286215^156 * 2^31
.word   39625501 // zeta^ 92 * 2^31 = 286215^ 92 * 2^31
.word   25272919 // zeta^220 * 2^31 = 286215^220 * 2^31
.word 3685725783 // zeta^ 28 * (q^(-1) mod 2^32) * 2^31 = 286215^ 28 * 71292929 * 2^31
.word 2610298873 // zeta^156 * (q^(-1) mod 2^32) * 2^31 = 286215^156 * 71292929 * 2^31
.word 1004528867 // zeta^ 92 * (q^(-1) mod 2^32) * 2^31 = 286215^ 92 * 71292929 * 2^31
.word 1310455209 // zeta^220 * (q^(-1) mod 2^32) * 2^31 = 286215^220 * 71292929 * 2^31
.word   15268201 // zeta^284 * 2^31 = 286215^284 * 2^31
.word   55301277 // zeta^412 * 2^31 = 286215^412 * 2^31
.word    5900879 // zeta^348 * 2^31 = 286215^348 * 2^31
.word   54885097 // zeta^476 * 2^31 = 286215^476 * 2^31
.word   32364195 // zeta^120 * 2^31 = 286215^120 * 2^31
.word   17635297 // zeta^376 * 2^31 = 286215^376 * 2^31
.word   38891533 // zeta^248 * 2^31 = 286215^248 * 2^31
.word   24452961 // zeta^504 * 2^31 = 286215^504 * 2^31
.word 4074479965 // zeta^120 * (q^(-1) mod 2^32) * 2^31 = 286215^120 * 71292929 * 2^31
.word 2389577759 // zeta^376 * (q^(-1) mod 2^32) * 2^31 = 286215^376 * 71292929 * 2^31
.word 2146473971 // zeta^248 * (q^(-1) mod 2^32) * 2^31 = 286215^248 * 71292929 * 2^31
.word 4013033631 // zeta^504 * (q^(-1) mod 2^32) * 2^31 = 286215^504 * 71292929 * 2^31
.word   37675113 // zeta^ 60 * 2^31 = 286215^ 60 * 2^31
.word    8442215 // zeta^188 * 2^31 = 286215^188 * 2^31
.word   36750327 // zeta^124 * 2^31 = 286215^124 * 2^31
.word   30669833 // zeta^252 * 2^31 = 286215^252 * 2^31
.word  311527319 // zeta^ 60 * (q^(-1) mod 2^32) * 2^31 = 286215^ 60 * 71292929 * 2^31
.word  712459929 // zeta^188 * (q^(-1) mod 2^32) * 2^31 = 286215^188 * 71292929 * 2^31
.word 3266171913 // zeta^124 * (q^(-1) mod 2^32) * 2^31 = 286215^124 * 71292929 * 2^31
.word 4149046263 // zeta^252 * (q^(-1) mod 2^32) * 2^31 = 286215^252 * 71292929 * 2^31
.word   35767195 // zeta^316 * 2^31 = 286215^316 * 2^31
.word   45014229 // zeta^444 * 2^31 = 286215^444 * 2^31
.word   35947815 // zeta^380 * 2^31 = 286215^380 * 2^31
.word   20303881 // zeta^508 * 2^31 = 286215^508 * 2^31
.word   34173151 // zeta^  4 * 2^31 = 286215^  4 * 2^31
.word    6702715 // zeta^260 * 2^31 = 286215^260 * 2^31
.word   40902341 // zeta^132 * 2^31 = 286215^132 * 2^31
.word   11747093 // zeta^388 * 2^31 = 286215^388 * 2^31
.word 3285804833 // zeta^  4 * (q^(-1) mod 2^32) * 2^31 = 286215^  4 * 71292929 * 2^31
.word 1876750725 // zeta^260 * (q^(-1) mod 2^32) * 2^31 = 286215^260 * 71292929 * 2^31
.word 3172903227 // zeta^132 * (q^(-1) mod 2^32) * 2^31 = 286215^132 * 71292929 * 2^31
.word 3890743531 // zeta^388 * (q^(-1) mod 2^32) * 2^31 = 286215^388 * 71292929 * 2^31
.word   57364657 // zeta^  2 * 2^31 = 286215^  2 * 2^31
.word   65863923 // zeta^130 * 2^31 = 286215^130 * 2^31
.word   38999497 // zeta^ 66 * 2^31 = 286215^ 66 * 2^31
.word   39314409 // zeta^194 * 2^31 = 286215^194 * 2^31
.word 3505411919 // zeta^  2 * (q^(-1) mod 2^32) * 2^31 = 286215^  2 * 71292929 * 2^31
.word 4219008781 // zeta^130 * (q^(-1) mod 2^32) * 2^31 = 286215^130 * 71292929 * 2^31
.word 1658081847 // zeta^ 66 * (q^(-1) mod 2^32) * 2^31 = 286215^ 66 * 71292929 * 2^31
.word  453280791 // zeta^194 * (q^(-1) mod 2^32) * 2^31 = 286215^194 * 71292929 * 2^31
.word   17742663 // zeta^258 * 2^31 = 286215^258 * 2^31
.word   45275813 // zeta^386 * 2^31 = 286215^386 * 2^31
.word   64102957 // zeta^322 * 2^31 = 286215^322 * 2^31
.word   25400553 // zeta^450 * 2^31 = 286215^450 * 2^31
.word   13754549 // zeta^ 68 * 2^31 = 286215^ 68 * 2^31
.word   48295871 // zeta^324 * 2^31 = 286215^324 * 2^31
.word    5773819 // zeta^196 * 2^31 = 286215^196 * 2^31
.word   40968961 // zeta^452 * 2^31 = 286215^452 * 2^31
.word 3372902219 // zeta^ 68 * (q^(-1) mod 2^32) * 2^31 = 286215^ 68 * 71292929 * 2^31
.word  919922753 // zeta^324 * (q^(-1) mod 2^32) * 2^31 = 286215^324 * 71292929 * 2^31
.word 1492590085 // zeta^196 * (q^(-1) mod 2^32) * 2^31 = 286215^196 * 71292929 * 2^31
.word 3871802623 // zeta^452 * (q^(-1) mod 2^32) * 2^31 = 286215^452 * 71292929 * 2^31
.word    8546383 // zeta^ 34 * 2^31 = 286215^ 34 * 2^31
.word   46173583 // zeta^162 * 2^31 = 286215^162 * 2^31
.word   66816363 // zeta^ 98 * 2^31 = 286215^ 98 * 2^31
.word   45664163 // zeta^226 * 2^31 = 286215^226 * 2^31
.word  269086641 // zeta^ 34 * (q^(-1) mod 2^32) * 2^31 = 286215^ 34 * 71292929 * 2^31
.word 1939720817 // zeta^162 * (q^(-1) mod 2^32) * 2^31 = 286215^162 * 71292929 * 2^31
.word 1119694485 // zeta^ 98 * (q^(-1) mod 2^32) * 2^31 = 286215^ 98 * 71292929 * 2^31
.word 1740157021 // zeta^226 * (q^(-1) mod 2^32) * 2^31 = 286215^226 * 71292929 * 2^31
.word   47863765 // zeta^290 * 2^31 = 286215^290 * 2^31
.word    7553119 // zeta^418 * 2^31 = 286215^418 * 2^31
.word    9938685 // zeta^354 * 2^31 = 286215^354 * 2^31
.word   29035899 // zeta^482 * 2^31 = 286215^482 * 2^31
.word   64146459 // zeta^ 36 * 2^31 = 286215^ 36 * 2^31
.word     469857 // zeta^292 * 2^31 = 286215^292 * 2^31
.word   47277573 // zeta^164 * 2^31 = 286215^164 * 2^31
.word   23147541 // zeta^420 * 2^31 = 286215^420 * 2^31
.word 2035379173 // zeta^ 36 * (q^(-1) mod 2^32) * 2^31 = 286215^ 36 * 71292929 * 2^31
.word 3263167647 // zeta^292 * (q^(-1) mod 2^32) * 2^31 = 286215^292 * 71292929 * 2^31
.word  534733307 // zeta^164 * (q^(-1) mod 2^32) * 2^31 = 286215^164 * 71292929 * 2^31
.word 3582071787 // zeta^420 * (q^(-1) mod 2^32) * 2^31 = 286215^420 * 71292929 * 2^31
.word    4853311 // zeta^ 18 * 2^31 = 286215^ 18 * 2^31
.word   19847287 // zeta^146 * 2^31 = 286215^146 * 2^31
.word   47886143 // zeta^ 82 * 2^31 = 286215^ 82 * 2^31
.word   18266849 // zeta^210 * 2^31 = 286215^210 * 2^31
.word  103795137 // zeta^ 18 * (q^(-1) mod 2^32) * 2^31 = 286215^ 18 * 71292929 * 2^31
.word 1457766281 // zeta^146 * (q^(-1) mod 2^32) * 2^31 = 286215^146 * 71292929 * 2^31
.word 1556555969 // zeta^ 82 * (q^(-1) mod 2^32) * 2^31 = 286215^ 82 * 71292929 * 2^31
.word 1339845919 // zeta^210 * (q^(-1) mod 2^32) * 2^31 = 286215^210 * 71292929 * 2^31
.word   44071181 // zeta^274 * 2^31 = 286215^274 * 2^31
.word   56515763 // zeta^402 * 2^31 = 286215^402 * 2^31
.word   16559399 // zeta^338 * 2^31 = 286215^338 * 2^31
.word   20020769 // zeta^466 * 2^31 = 286215^466 * 2^31
.word     378215 // zeta^100 * 2^31 = 286215^100 * 2^31
.word   22747623 // zeta^356 * 2^31 = 286215^356 * 2^31
.word   50433925 // zeta^228 * 2^31 = 286215^228 * 2^31
.word   12737503 // zeta^484 * 2^31 = 286215^484 * 2^31
.word 4044509849 // zeta^100 * (q^(-1) mod 2^32) * 2^31 = 286215^100 * 71292929 * 2^31
.word  619773465 // zeta^356 * (q^(-1) mod 2^32) * 2^31 = 286215^356 * 71292929 * 2^31
.word 1177237627 // zeta^228 * (q^(-1) mod 2^32) * 2^31 = 286215^228 * 71292929 * 2^31
.word 3923278881 // zeta^484 * (q^(-1) mod 2^32) * 2^31 = 286215^484 * 71292929 * 2^31
.word   66706479 // zeta^ 50 * 2^31 = 286215^ 50 * 2^31
.word   65464889 // zeta^178 * 2^31 = 286215^178 * 2^31
.word   31632431 // zeta^114 * 2^31 = 286215^114 * 2^31
.word   16224217 // zeta^242 * 2^31 = 286215^242 * 2^31
.word 1051556817 // zeta^ 50 * (q^(-1) mod 2^32) * 2^31 = 286215^ 50 * 71292929 * 2^31
.word 2658270663 // zeta^178 * (q^(-1) mod 2^32) * 2^31 = 286215^178 * 71292929 * 2^31
.word 2705632209 // zeta^114 * (q^(-1) mod 2^32) * 2^31 = 286215^114 * 71292929 * 2^31
.word 1396856871 // zeta^242 * (q^(-1) mod 2^32) * 2^31 = 286215^242 * 71292929 * 2^31
.word   20007053 // zeta^306 * 2^31 = 286215^306 * 2^31
.word    9706713 // zeta^434 * 2^31 = 286215^434 * 2^31
.word   28622733 // zeta^370 * 2^31 = 286215^370 * 2^31
.word   47899901 // zeta^498 * 2^31 = 286215^498 * 2^31
.word   20257187 // zeta^ 20 * 2^31 = 286215^ 20 * 2^31
.word   61186369 // zeta^276 * 2^31 = 286215^276 * 2^31
.word   27954337 // zeta^148 * 2^31 = 286215^148 * 2^31
.word   65344259 // zeta^404 * 2^31 = 286215^404 * 2^31
.word 1443651165 // zeta^ 20 * (q^(-1) mod 2^32) * 2^31 = 286215^ 20 * 71292929 * 2^31
.word 2303493823 // zeta^276 * (q^(-1) mod 2^32) * 2^31 = 286215^276 * 71292929 * 2^31
.word 4161706847 // zeta^148 * (q^(-1) mod 2^32) * 2^31 = 286215^148 * 71292929 * 2^31
.word 4199769341 // zeta^404 * (q^(-1) mod 2^32) * 2^31 = 286215^404 * 71292929 * 2^31
.word   27282801 // zeta^ 10 * 2^31 = 286215^ 10 * 2^31
.word   61894293 // zeta^138 * 2^31 = 286215^138 * 2^31
.word   56460987 // zeta^ 74 * 2^31 = 286215^ 74 * 2^31
.word   37053313 // zeta^202 * 2^31 = 286215^202 * 2^31
.word 3929627279 // zeta^ 10 * (q^(-1) mod 2^32) * 2^31 = 286215^ 10 * 71292929 * 2^31
.word 2488719723 // zeta^138 * (q^(-1) mod 2^32) * 2^31 = 286215^138 * 71292929 * 2^31
.word 4277121349 // zeta^ 74 * (q^(-1) mod 2^32) * 2^31 = 286215^ 74 * 71292929 * 2^31
.word 1897317503 // zeta^202 * (q^(-1) mod 2^32) * 2^31 = 286215^202 * 71292929 * 2^31
.word    4482895 // zeta^266 * 2^31 = 286215^266 * 2^31
.word   15492289 // zeta^394 * 2^31 = 286215^394 * 2^31
.word   50954585 // zeta^330 * 2^31 = 286215^330 * 2^31
.word   51397001 // zeta^458 * 2^31 = 286215^458 * 2^31
.word   13368597 // zeta^ 84 * 2^31 = 286215^ 84 * 2^31
.word   46956055 // zeta^340 * 2^31 = 286215^340 * 2^31
.word   38893665 // zeta^212 * 2^31 = 286215^212 * 2^31
.word   50639193 // zeta^468 * 2^31 = 286215^468 * 2^31
.word 1165970155 // zeta^ 84 * (q^(-1) mod 2^32) * 2^31 = 286215^ 84 * 71292929 * 2^31
.word  254220777 // zeta^340 * (q^(-1) mod 2^32) * 2^31 = 286215^340 * 71292929 * 2^31
.word  473804703 // zeta^212 * (q^(-1) mod 2^32) * 2^31 = 286215^212 * 71292929 * 2^31
.word 4268832423 // zeta^468 * (q^(-1) mod 2^32) * 2^31 = 286215^468 * 71292929 * 2^31
.word   21989155 // zeta^ 42 * 2^31 = 286215^ 42 * 2^31
.word   59599627 // zeta^170 * 2^31 = 286215^170 * 2^31
.word   49109585 // zeta^106 * 2^31 = 286215^106 * 2^31
.word   31901721 // zeta^234 * 2^31 = 286215^234 * 2^31
.word  386789597 // zeta^ 42 * (q^(-1) mod 2^32) * 2^31 = 286215^ 42 * 71292929 * 2^31
.word  644631797 // zeta^170 * (q^(-1) mod 2^32) * 2^31 = 286215^170 * 71292929 * 2^31
.word  988761519 // zeta^106 * (q^(-1) mod 2^32) * 2^31 = 286215^106 * 71292929 * 2^31
.word 2736594919 // zeta^234 * (q^(-1) mod 2^32) * 2^31 = 286215^234 * 71292929 * 2^31
.word   27458873 // zeta^298 * 2^31 = 286215^298 * 2^31
.word   19221631 // zeta^426 * 2^31 = 286215^426 * 2^31
.word   49552591 // zeta^362 * 2^31 = 286215^362 * 2^31
.word   64086513 // zeta^490 * 2^31 = 286215^490 * 2^31
.word   18563127 // zeta^ 52 * 2^31 = 286215^ 52 * 2^31
.word   13659269 // zeta^308 * 2^31 = 286215^308 * 2^31
.word    6808477 // zeta^180 * 2^31 = 286215^180 * 2^31
.word   25156895 // zeta^436 * 2^31 = 286215^436 * 2^31
.word 1462589385 // zeta^ 52 * (q^(-1) mod 2^32) * 2^31 = 286215^ 52 * 71292929 * 2^31
.word 1524915067 // zeta^308 * (q^(-1) mod 2^32) * 2^31 = 286215^308 * 71292929 * 2^31
.word 3756565603 // zeta^180 * (q^(-1) mod 2^32) * 2^31 = 286215^180 * 71292929 * 2^31
.word  894237409 // zeta^436 * (q^(-1) mod 2^32) * 2^31 = 286215^436 * 71292929 * 2^31
.word   65803619 // zeta^ 26 * 2^31 = 286215^ 26 * 2^31
.word   41181789 // zeta^154 * 2^31 = 286215^154 * 2^31
.word   28235729 // zeta^ 90 * 2^31 = 286215^ 90 * 2^31
.word   57735669 // zeta^218 * 2^31 = 286215^218 * 2^31
.word 4205535901 // zeta^ 26 * (q^(-1) mod 2^32) * 2^31 = 286215^ 26 * 71292929 * 2^31
.word  564798883 // zeta^154 * (q^(-1) mod 2^32) * 2^31 = 286215^154 * 71292929 * 2^31
.word  399101999 // zeta^ 90 * (q^(-1) mod 2^32) * 2^31 = 286215^ 90 * 71292929 * 2^31
.word 1381846539 // zeta^218 * (q^(-1) mod 2^32) * 2^31 = 286215^218 * 71292929 * 2^31
.word   59515337 // zeta^282 * 2^31 = 286215^282 * 2^31
.word   23737507 // zeta^410 * 2^31 = 286215^410 * 2^31
.word   38742465 // zeta^346 * 2^31 = 286215^346 * 2^31
.word    7373007 // zeta^474 * 2^31 = 286215^474 * 2^31
.word   49494815 // zeta^116 * 2^31 = 286215^116 * 2^31
.word   40639053 // zeta^372 * 2^31 = 286215^372 * 2^31
.word    7177603 // zeta^244 * 2^31 = 286215^244 * 2^31
.word    1950087 // zeta^500 * 2^31 = 286215^500 * 2^31
.word 3129580769 // zeta^116 * (q^(-1) mod 2^32) * 2^31 = 286215^116 * 71292929 * 2^31
.word  443542963 // zeta^372 * (q^(-1) mod 2^32) * 2^31 = 286215^372 * 71292929 * 2^31
.word 2947478141 // zeta^244 * (q^(-1) mod 2^32) * 2^31 = 286215^244 * 71292929 * 2^31
.word  677336697 // zeta^500 * (q^(-1) mod 2^32) * 2^31 = 286215^500 * 71292929 * 2^31
.word   36649543 // zeta^ 58 * 2^31 = 286215^ 58 * 2^31
.word   16801927 // zeta^186 * 2^31 = 286215^186 * 2^31
.word   39975475 // zeta^122 * 2^31 = 286215^122 * 2^31
.word   34708039 // zeta^250 * 2^31 = 286215^250 * 2^31
.word 2972442041 // zeta^ 58 * (q^(-1) mod 2^32) * 2^31 = 286215^ 58 * 71292929 * 2^31
.word 3495212921 // zeta^186 * (q^(-1) mod 2^32) * 2^31 = 286215^186 * 71292929 * 2^31
.word 4092984781 // zeta^122 * (q^(-1) mod 2^32) * 2^31 = 286215^122 * 71292929 * 2^31
.word  273251769 // zeta^250 * (q^(-1) mod 2^32) * 2^31 = 286215^250 * 71292929 * 2^31
.word   57911317 // zeta^314 * 2^31 = 286215^314 * 2^31
.word   55856649 // zeta^442 * 2^31 = 286215^442 * 2^31
.word   32224601 // zeta^378 * 2^31 = 286215^378 * 2^31
.word   66666709 // zeta^506 * 2^31 = 286215^506 * 2^31
.word   60705671 // zeta^ 12 * 2^31 = 286215^ 12 * 2^31
.word   58406951 // zeta^268 * 2^31 = 286215^268 * 2^31
.word   23867373 // zeta^140 * 2^31 = 286215^140 * 2^31
.word   26669715 // zeta^396 * 2^31 = 286215^396 * 2^31
.word 3127823481 // zeta^ 12 * (q^(-1) mod 2^32) * 2^31 = 286215^ 12 * 71292929 * 2^31
.word 2542460889 // zeta^268 * (q^(-1) mod 2^32) * 2^31 = 286215^268 * 71292929 * 2^31
.word  919656467 // zeta^140 * (q^(-1) mod 2^32) * 2^31 = 286215^140 * 71292929 * 2^31
.word 2744124781 // zeta^396 * (q^(-1) mod 2^32) * 2^31 = 286215^396 * 71292929 * 2^31
.word   23814037 // zeta^  6 * 2^31 = 286215^  6 * 2^31
.word   18856687 // zeta^134 * 2^31 = 286215^134 * 2^31
.word   54338297 // zeta^ 70 * 2^31 = 286215^ 70 * 2^31
.word   56618763 // zeta^198 * 2^31 = 286215^198 * 2^31
.word 2353260651 // zeta^  6 * (q^(-1) mod 2^32) * 2^31 = 286215^  6 * 71292929 * 2^31
.word 2085985553 // zeta^134 * (q^(-1) mod 2^32) * 2^31 = 286215^134 * 71292929 * 2^31
.word 3891905799 // zeta^ 70 * (q^(-1) mod 2^32) * 2^31 = 286215^ 70 * 71292929 * 2^31
.word  188336373 // zeta^198 * (q^(-1) mod 2^32) * 2^31 = 286215^198 * 71292929 * 2^31
.word   26618141 // zeta^262 * 2^31 = 286215^262 * 2^31
.word   56282849 // zeta^390 * 2^31 = 286215^390 * 2^31
.word   53722505 // zeta^326 * 2^31 = 286215^326 * 2^31
.word   23316989 // zeta^454 * 2^31 = 286215^454 * 2^31
.word   39782807 // zeta^ 76 * 2^31 = 286215^ 76 * 2^31
.word   17705221 // zeta^332 * 2^31 = 286215^332 * 2^31
.word   29369949 // zeta^204 * 2^31 = 286215^204 * 2^31
.word   49812459 // zeta^460 * 2^31 = 286215^460 * 2^31
.word  358649449 // zeta^ 76 * (q^(-1) mod 2^32) * 2^31 = 286215^ 76 * 71292929 * 2^31
.word 3759841019 // zeta^332 * (q^(-1) mod 2^32) * 2^31 = 286215^332 * 71292929 * 2^31
.word 4177420707 // zeta^204 * (q^(-1) mod 2^32) * 2^31 = 286215^204 * 71292929 * 2^31
.word  426026005 // zeta^460 * (q^(-1) mod 2^32) * 2^31 = 286215^460 * 71292929 * 2^31
.word   42286697 // zeta^ 38 * 2^31 = 286215^ 38 * 2^31
.word   17252607 // zeta^166 * 2^31 = 286215^166 * 2^31
.word   14807241 // zeta^102 * 2^31 = 286215^102 * 2^31
.word   39617057 // zeta^230 * 2^31 = 286215^230 * 2^31
.word 2432379287 // zeta^ 38 * (q^(-1) mod 2^32) * 2^31 = 286215^ 38 * 71292929 * 2^31
.word 3848312577 // zeta^166 * (q^(-1) mod 2^32) * 2^31 = 286215^166 * 71292929 * 2^31
.word 4135417655 // zeta^102 * (q^(-1) mod 2^32) * 2^31 = 286215^102 * 71292929 * 2^31
.word 1706599903 // zeta^230 * (q^(-1) mod 2^32) * 2^31 = 286215^230 * 71292929 * 2^31
.word   28566647 // zeta^294 * 2^31 = 286215^294 * 2^31
.word   57621535 // zeta^422 * 2^31 = 286215^422 * 2^31
.word   57635731 // zeta^358 * 2^31 = 286215^358 * 2^31
.word    7226843 // zeta^486 * 2^31 = 286215^486 * 2^31
.word    4594083 // zeta^ 44 * 2^31 = 286215^ 44 * 2^31
.word    7758757 // zeta^300 * 2^31 = 286215^300 * 2^31
.word   65137097 // zeta^172 * 2^31 = 286215^172 * 2^31
.word   29507409 // zeta^428 * 2^31 = 286215^428 * 2^31
.word 4277886557 // zeta^ 44 * (q^(-1) mod 2^32) * 2^31 = 286215^ 44 * 71292929 * 2^31
.word   31155291 // zeta^300 * (q^(-1) mod 2^32) * 2^31 = 286215^300 * 71292929 * 2^31
.word 2992995895 // zeta^172 * (q^(-1) mod 2^32) * 2^31 = 286215^172 * 71292929 * 2^31
.word 1071802543 // zeta^428 * (q^(-1) mod 2^32) * 2^31 = 286215^428 * 71292929 * 2^31
.word   26740275 // zeta^ 22 * 2^31 = 286215^ 22 * 2^31
.word   42796923 // zeta^150 * 2^31 = 286215^150 * 2^31
.word   27010987 // zeta^ 86 * 2^31 = 286215^ 86 * 2^31
.word   39320695 // zeta^214 * 2^31 = 286215^214 * 2^31
.word 1721758157 // zeta^ 22 * (q^(-1) mod 2^32) * 2^31 = 286215^ 22 * 71292929 * 2^31
.word 1004417157 // zeta^150 * (q^(-1) mod 2^32) * 2^31 = 286215^150 * 71292929 * 2^31
.word 3453390933 // zeta^ 86 * (q^(-1) mod 2^32) * 2^31 = 286215^ 86 * 71292929 * 2^31
.word 3277495177 // zeta^214 * (q^(-1) mod 2^32) * 2^31 = 286215^214 * 71292929 * 2^31
.word   62169111 // zeta^278 * 2^31 = 286215^278 * 2^31
.word   56278767 // zeta^406 * 2^31 = 286215^406 * 2^31
.word   51999501 // zeta^342 * 2^31 = 286215^342 * 2^31
.word   41776143 // zeta^470 * 2^31 = 286215^470 * 2^31
.word   38253055 // zeta^108 * 2^31 = 286215^108 * 2^31
.word   39394541 // zeta^364 * 2^31 = 286215^364 * 2^31
.word   29082479 // zeta^236 * 2^31 = 286215^236 * 2^31
.word   44583105 // zeta^492 * 2^31 = 286215^492 * 2^31
.word 3049793025 // zeta^108 * (q^(-1) mod 2^32) * 2^31 = 286215^108 * 71292929 * 2^31
.word 4209765139 // zeta^364 * (q^(-1) mod 2^32) * 2^31 = 286215^364 * 71292929 * 2^31
.word 3171783825 // zeta^236 * (q^(-1) mod 2^32) * 2^31 = 286215^236 * 71292929 * 2^31
.word  343269183 // zeta^492 * (q^(-1) mod 2^32) * 2^31 = 286215^492 * 71292929 * 2^31
.word   67046997 // zeta^ 54 * 2^31 = 286215^ 54 * 2^31
.word   59339603 // zeta^182 * 2^31 = 286215^182 * 2^31
.word   47267443 // zeta^118 * 2^31 = 286215^118 * 2^31
.word   30867557 // zeta^246 * 2^31 = 286215^246 * 2^31
.word 3976083883 // zeta^ 54 * (q^(-1) mod 2^32) * 2^31 = 286215^ 54 * 71292929 * 2^31
.word 1438352557 // zeta^182 * (q^(-1) mod 2^32) * 2^31 = 286215^182 * 71292929 * 2^31
.word 1177598349 // zeta^118 * (q^(-1) mod 2^32) * 2^31 = 286215^118 * 71292929 * 2^31
.word 3908618139 // zeta^246 * (q^(-1) mod 2^32) * 2^31 = 286215^246 * 71292929 * 2^31
.word   26032801 // zeta^310 * 2^31 = 286215^310 * 2^31
.word   61420673 // zeta^438 * 2^31 = 286215^438 * 2^31
.word   14848525 // zeta^374 * 2^31 = 286215^374 * 2^31
.word   51582797 // zeta^502 * 2^31 = 286215^502 * 2^31
.word   30585257 // zeta^ 28 * 2^31 = 286215^ 28 * 2^31
.word   15268201 // zeta^284 * 2^31 = 286215^284 * 2^31
.word   40572935 // zeta^156 * 2^31 = 286215^156 * 2^31
.word   55301277 // zeta^412 * 2^31 = 286215^412 * 2^31
.word 3685725783 // zeta^ 28 * (q^(-1) mod 2^32) * 2^31 = 286215^ 28 * 71292929 * 2^31
.word 1741647511 // zeta^284 * (q^(-1) mod 2^32) * 2^31 = 286215^284 * 71292929 * 2^31
.word 2610298873 // zeta^156 * (q^(-1) mod 2^32) * 2^31 = 286215^156 * 71292929 * 2^31
.word  984396643 // zeta^412 * (q^(-1) mod 2^32) * 2^31 = 286215^412 * 71292929 * 2^31
.word   62478247 // zeta^ 14 * 2^31 = 286215^ 14 * 2^31
.word   13974447 // zeta^142 * 2^31 = 286215^142 * 2^31
.word   14999777 // zeta^ 78 * 2^31 = 286215^ 78 * 2^31
.word   59134963 // zeta^206 * 2^31 = 286215^206 * 2^31
.word 1815658585 // zeta^ 14 * (q^(-1) mod 2^32) * 2^31 = 286215^ 14 * 71292929 * 2^31
.word 2831031377 // zeta^142 * (q^(-1) mod 2^32) * 2^31 = 286215^142 * 71292929 * 2^31
.word  100550431 // zeta^ 78 * (q^(-1) mod 2^32) * 2^31 = 286215^ 78 * 71292929 * 2^31
.word  819438605 // zeta^206 * (q^(-1) mod 2^32) * 2^31 = 286215^206 * 71292929 * 2^31
.word   53918527 // zeta^270 * 2^31 = 286215^270 * 2^31
.word   10108243 // zeta^398 * 2^31 = 286215^398 * 2^31
.word   10961253 // zeta^334 * 2^31 = 286215^334 * 2^31
.word   23786629 // zeta^462 * 2^31 = 286215^462 * 2^31
.word   39625501 // zeta^ 92 * 2^31 = 286215^ 92 * 2^31
.word    5900879 // zeta^348 * 2^31 = 286215^348 * 2^31
.word   25272919 // zeta^220 * 2^31 = 286215^220 * 2^31
.word   54885097 // zeta^476 * 2^31 = 286215^476 * 2^31
.word 1004528867 // zeta^ 92 * (q^(-1) mod 2^32) * 2^31 = 286215^ 92 * 71292929 * 2^31
.word 1099058609 // zeta^348 * (q^(-1) mod 2^32) * 2^31 = 286215^348 * 71292929 * 2^31
.word 1310455209 // zeta^220 * (q^(-1) mod 2^32) * 2^31 = 286215^220 * 71292929 * 2^31
.word 2041507095 // zeta^476 * (q^(-1) mod 2^32) * 2^31 = 286215^476 * 71292929 * 2^31
.word   59164407 // zeta^ 46 * 2^31 = 286215^ 46 * 2^31
.word   66143065 // zeta^174 * 2^31 = 286215^174 * 2^31
.word   43155485 // zeta^110 * 2^31 = 286215^110 * 2^31
.word   17669861 // zeta^238 * 2^31 = 286215^238 * 2^31
.word 1909444873 // zeta^ 46 * (q^(-1) mod 2^32) * 2^31 = 286215^ 46 * 71292929 * 2^31
.word 1951704231 // zeta^174 * (q^(-1) mod 2^32) * 2^31 = 286215^174 * 71292929 * 2^31
.word 1714554851 // zeta^110 * (q^(-1) mod 2^32) * 2^31 = 286215^110 * 71292929 * 2^31
.word 3532007707 // zeta^238 * (q^(-1) mod 2^32) * 2^31 = 286215^238 * 71292929 * 2^31
.word   24091995 // zeta^302 * 2^31 = 286215^302 * 2^31
.word   16101757 // zeta^430 * 2^31 = 286215^430 * 2^31
.word   13774769 // zeta^366 * 2^31 = 286215^366 * 2^31
.word   36746905 // zeta^494 * 2^31 = 286215^494 * 2^31
.word   37675113 // zeta^ 60 * 2^31 = 286215^ 60 * 2^31
.word   35767195 // zeta^316 * 2^31 = 286215^316 * 2^31
.word    8442215 // zeta^188 * 2^31 = 286215^188 * 2^31
.word   45014229 // zeta^444 * 2^31 = 286215^444 * 2^31
.word  311527319 // zeta^ 60 * (q^(-1) mod 2^32) * 2^31 = 286215^ 60 * 71292929 * 2^31
.word 4054742117 // zeta^316 * (q^(-1) mod 2^32) * 2^31 = 286215^316 * 71292929 * 2^31
.word  712459929 // zeta^188 * (q^(-1) mod 2^32) * 2^31 = 286215^188 * 71292929 * 2^31
.word 3331484459 // zeta^444 * (q^(-1) mod 2^32) * 2^31 = 286215^444 * 71292929 * 2^31
.word   36697917 // zeta^ 30 * 2^31 = 286215^ 30 * 2^31
.word   58452265 // zeta^158 * 2^31 = 286215^158 * 2^31
.word   13961957 // zeta^ 94 * 2^31 = 286215^ 94 * 2^31
.word   61179875 // zeta^222 * 2^31 = 286215^222 * 2^31
.word 3107033283 // zeta^ 30 * (q^(-1) mod 2^32) * 2^31 = 286215^ 30 * 71292929 * 2^31
.word 1790082775 // zeta^158 * (q^(-1) mod 2^32) * 2^31 = 286215^158 * 71292929 * 2^31
.word 4221484315 // zeta^ 94 * (q^(-1) mod 2^32) * 2^31 = 286215^ 94 * 71292929 * 2^31
.word 1423306781 // zeta^222 * (q^(-1) mod 2^32) * 2^31 = 286215^222 * 71292929 * 2^31
.word    6463229 // zeta^286 * 2^31 = 286215^286 * 2^31
.word   13236309 // zeta^414 * 2^31 = 286215^414 * 2^31
.word    4183205 // zeta^350 * 2^31 = 286215^350 * 2^31
.word   45952127 // zeta^478 * 2^31 = 286215^478 * 2^31
.word   36750327 // zeta^124 * 2^31 = 286215^124 * 2^31
.word   35947815 // zeta^380 * 2^31 = 286215^380 * 2^31
.word   30669833 // zeta^252 * 2^31 = 286215^252 * 2^31
.word   20303881 // zeta^508 * 2^31 = 286215^508 * 2^31
.word 3266171913 // zeta^124 * (q^(-1) mod 2^32) * 2^31 = 286215^124 * 71292929 * 2^31
.word 3437859545 // zeta^380 * (q^(-1) mod 2^32) * 2^31 = 286215^380 * 71292929 * 2^31
.word 4149046263 // zeta^252 * (q^(-1) mod 2^32) * 2^31 = 286215^252 * 71292929 * 2^31
.word 1091278839 // zeta^508 * (q^(-1) mod 2^32) * 2^31 = 286215^508 * 71292929 * 2^31
.word   18340771 // zeta^ 62 * 2^31 = 286215^ 62 * 2^31
.word   29457983 // zeta^190 * 2^31 = 286215^190 * 2^31
.word   11263143 // zeta^126 * 2^31 = 286215^126 * 2^31
.word   47890357 // zeta^254 * 2^31 = 286215^254 * 2^31
.word 1148820573 // zeta^ 62 * (q^(-1) mod 2^32) * 2^31 = 286215^ 62 * 71292929 * 2^31
.word 2922928577 // zeta^190 * (q^(-1) mod 2^32) * 2^31 = 286215^190 * 71292929 * 2^31
.word  336477017 // zeta^126 * (q^(-1) mod 2^32) * 2^31 = 286215^126 * 71292929 * 2^31
.word 1775863883 // zeta^254 * (q^(-1) mod 2^32) * 2^31 = 286215^254 * 71292929 * 2^31
.word   64730193 // zeta^318 * 2^31 = 286215^318 * 2^31
.word   58025703 // zeta^446 * 2^31 = 286215^446 * 2^31
.word    7013271 // zeta^382 * 2^31 = 286215^382 * 2^31
.word   34564147 // zeta^510 * 2^31 = 286215^510 * 2^31
.word   57364657 // zeta^  2 * 2^31 = 286215^  2 * 2^31
.word   17742663 // zeta^258 * 2^31 = 286215^258 * 2^31
.word   65863923 // zeta^130 * 2^31 = 286215^130 * 2^31
.word   45275813 // zeta^386 * 2^31 = 286215^386 * 2^31
.word 3505411919 // zeta^  2 * (q^(-1) mod 2^32) * 2^31 = 286215^  2 * 71292929 * 2^31
.word 1584684217 // zeta^258 * (q^(-1) mod 2^32) * 2^31 = 286215^258 * 71292929 * 2^31
.word 4219008781 // zeta^130 * (q^(-1) mod 2^32) * 2^31 = 286215^130 * 71292929 * 2^31
.word 2989944155 // zeta^386 * (q^(-1) mod 2^32) * 2^31 = 286215^386 * 71292929 * 2^31
.word     777237 // zeta^  1 * 2^31 = 286215^  1 * 2^31
.word   55561277 // zeta^129 * 2^31 = 286215^129 * 2^31
.word   27993389 // zeta^ 65 * 2^31 = 286215^ 65 * 2^31
.word   38299855 // zeta^193 * 2^31 = 286215^193 * 2^31
.word 2165795819 // zeta^  1 * (q^(-1) mod 2^32) * 2^31 = 286215^  1 * 71292929 * 2^31
.word 1901706179 // zeta^129 * (q^(-1) mod 2^32) * 2^31 = 286215^129 * 71292929 * 2^31
.word 3169051347 // zeta^ 65 * (q^(-1) mod 2^32) * 2^31 = 286215^ 65 * 71292929 * 2^31
.word 3730304817 // zeta^193 * (q^(-1) mod 2^32) * 2^31 = 286215^193 * 71292929 * 2^31
.word   52753645 // zeta^257 * 2^31 = 286215^257 * 2^31
.word   40360559 // zeta^385 * 2^31 = 286215^385 * 2^31
.word   66907459 // zeta^321 * 2^31 = 286215^321 * 2^31
.word   52619983 // zeta^449 * 2^31 = 286215^449 * 2^31
.word   38999497 // zeta^ 66 * 2^31 = 286215^ 66 * 2^31
.word   64102957 // zeta^322 * 2^31 = 286215^322 * 2^31
.word   39314409 // zeta^194 * 2^31 = 286215^194 * 2^31
.word   25400553 // zeta^450 * 2^31 = 286215^450 * 2^31
.word 1658081847 // zeta^ 66 * (q^(-1) mod 2^32) * 2^31 = 286215^ 66 * 71292929 * 2^31
.word 2453988819 // zeta^322 * (q^(-1) mod 2^32) * 2^31 = 286215^322 * 71292929 * 2^31
.word  453280791 // zeta^194 * (q^(-1) mod 2^32) * 2^31 = 286215^194 * 71292929 * 2^31
.word 2944455447 // zeta^450 * (q^(-1) mod 2^32) * 2^31 = 286215^450 * 71292929 * 2^31
.word   40238469 // zeta^ 33 * 2^31 = 286215^ 33 * 2^31
.word   52734981 // zeta^161 * 2^31 = 286215^161 * 2^31
.word   33316175 // zeta^ 97 * 2^31 = 286215^ 97 * 2^31
.word   14516413 // zeta^225 * 2^31 = 286215^225 * 2^31
.word 2012662395 // zeta^ 33 * (q^(-1) mod 2^32) * 2^31 = 286215^ 33 * 71292929 * 2^31
.word 2726042619 // zeta^161 * (q^(-1) mod 2^32) * 2^31 = 286215^161 * 71292929 * 2^31
.word 3705141937 // zeta^ 97 * (q^(-1) mod 2^32) * 2^31 = 286215^ 97 * 71292929 * 2^31
.word 2013267779 // zeta^225 * (q^(-1) mod 2^32) * 2^31 = 286215^225 * 71292929 * 2^31
.word   57865117 // zeta^289 * 2^31 = 286215^289 * 2^31
.word   51220645 // zeta^417 * 2^31 = 286215^417 * 2^31
.word   15187781 // zeta^353 * 2^31 = 286215^353 * 2^31
.word   50834899 // zeta^481 * 2^31 = 286215^481 * 2^31
.word    8546383 // zeta^ 34 * 2^31 = 286215^ 34 * 2^31
.word   47863765 // zeta^290 * 2^31 = 286215^290 * 2^31
.word   46173583 // zeta^162 * 2^31 = 286215^162 * 2^31
.word    7553119 // zeta^418 * 2^31 = 286215^418 * 2^31
.word  269086641 // zeta^ 34 * (q^(-1) mod 2^32) * 2^31 = 286215^ 34 * 71292929 * 2^31
.word 3516854315 // zeta^290 * (q^(-1) mod 2^32) * 2^31 = 286215^290 * 71292929 * 2^31
.word 1939720817 // zeta^162 * (q^(-1) mod 2^32) * 2^31 = 286215^162 * 71292929 * 2^31
.word 1843107745 // zeta^418 * (q^(-1) mod 2^32) * 2^31 = 286215^418 * 71292929 * 2^31
.word   55488825 // zeta^ 17 * 2^31 = 286215^ 17 * 2^31
.word   40612837 // zeta^145 * 2^31 = 286215^145 * 2^31
.word   25879965 // zeta^ 81 * 2^31 = 286215^ 81 * 2^31
.word   22638261 // zeta^209 * 2^31 = 286215^209 * 2^31
.word  371340999 // zeta^ 17 * (q^(-1) mod 2^32) * 2^31 = 286215^ 17 * 71292929 * 2^31
.word 1148195867 // zeta^145 * (q^(-1) mod 2^32) * 2^31 = 286215^145 * 71292929 * 2^31
.word 3608519267 // zeta^ 81 * (q^(-1) mod 2^32) * 2^31 = 286215^ 81 * 71292929 * 2^31
.word 1991432523 // zeta^209 * (q^(-1) mod 2^32) * 2^31 = 286215^209 * 71292929 * 2^31
.word   39399403 // zeta^273 * 2^31 = 286215^273 * 2^31
.word   36951535 // zeta^401 * 2^31 = 286215^401 * 2^31
.word   13079509 // zeta^337 * 2^31 = 286215^337 * 2^31
.word   16731335 // zeta^465 * 2^31 = 286215^465 * 2^31
.word   66816363 // zeta^ 98 * 2^31 = 286215^ 98 * 2^31
.word    9938685 // zeta^354 * 2^31 = 286215^354 * 2^31
.word   45664163 // zeta^226 * 2^31 = 286215^226 * 2^31
.word   29035899 // zeta^482 * 2^31 = 286215^482 * 2^31
.word 1119694485 // zeta^ 98 * (q^(-1) mod 2^32) * 2^31 = 286215^ 98 * 71292929 * 2^31
.word 4265599235 // zeta^354 * (q^(-1) mod 2^32) * 2^31 = 286215^354 * 71292929 * 2^31
.word 1740157021 // zeta^226 * (q^(-1) mod 2^32) * 2^31 = 286215^226 * 71292929 * 2^31
.word 3986696837 // zeta^482 * (q^(-1) mod 2^32) * 2^31 = 286215^482 * 71292929 * 2^31
.word   30605811 // zeta^ 49 * 2^31 = 286215^ 49 * 2^31
.word   33632567 // zeta^177 * 2^31 = 286215^177 * 2^31
.word   53046167 // zeta^113 * 2^31 = 286215^113 * 2^31
.word   61827119 // zeta^241 * 2^31 = 286215^241 * 2^31
.word 2914711053 // zeta^ 49 * (q^(-1) mod 2^32) * 2^31 = 286215^ 49 * 71292929 * 2^31
.word   66021065 // zeta^177 * (q^(-1) mod 2^32) * 2^31 = 286215^177 * 71292929 * 2^31
.word  870722665 // zeta^113 * (q^(-1) mod 2^32) * 2^31 = 286215^113 * 71292929 * 2^31
.word 2631397329 // zeta^241 * (q^(-1) mod 2^32) * 2^31 = 286215^241 * 71292929 * 2^31
.word     338279 // zeta^305 * 2^31 = 286215^305 * 2^31
.word   13681319 // zeta^433 * 2^31 = 286215^433 * 2^31
.word   64110191 // zeta^369 * 2^31 = 286215^369 * 2^31
.word   33513593 // zeta^497 * 2^31 = 286215^497 * 2^31
.word    4853311 // zeta^ 18 * 2^31 = 286215^ 18 * 2^31
.word   44071181 // zeta^274 * 2^31 = 286215^274 * 2^31
.word   19847287 // zeta^146 * 2^31 = 286215^146 * 2^31
.word   56515763 // zeta^402 * 2^31 = 286215^402 * 2^31
.word  103795137 // zeta^ 18 * (q^(-1) mod 2^32) * 2^31 = 286215^ 18 * 71292929 * 2^31
.word 2567540467 // zeta^274 * (q^(-1) mod 2^32) * 2^31 = 286215^274 * 71292929 * 2^31
.word 1457766281 // zeta^146 * (q^(-1) mod 2^32) * 2^31 = 286215^146 * 71292929 * 2^31
.word 3260914509 // zeta^402 * (q^(-1) mod 2^32) * 2^31 = 286215^402 * 71292929 * 2^31
.word    9976091 // zeta^  9 * 2^31 = 286215^  9 * 2^31
.word   46674479 // zeta^137 * 2^31 = 286215^137 * 2^31
.word   52121925 // zeta^ 73 * 2^31 = 286215^ 73 * 2^31
.word   17479817 // zeta^201 * 2^31 = 286215^201 * 2^31
.word  362020581 // zeta^  9 * (q^(-1) mod 2^32) * 2^31 = 286215^  9 * 71292929 * 2^31
.word 4249822673 // zeta^137 * (q^(-1) mod 2^32) * 2^31 = 286215^137 * 71292929 * 2^31
.word 3696719547 // zeta^ 73 * (q^(-1) mod 2^32) * 2^31 = 286215^ 73 * 71292929 * 2^31
.word 1703587703 // zeta^201 * (q^(-1) mod 2^32) * 2^31 = 286215^201 * 71292929 * 2^31
.word   33171245 // zeta^265 * 2^31 = 286215^265 * 2^31
.word   39814911 // zeta^393 * 2^31 = 286215^393 * 2^31
.word    3213399 // zeta^329 * 2^31 = 286215^329 * 2^31
.word    7982571 // zeta^457 * 2^31 = 286215^457 * 2^31
.word   47886143 // zeta^ 82 * 2^31 = 286215^ 82 * 2^31
.word   16559399 // zeta^338 * 2^31 = 286215^338 * 2^31
.word   18266849 // zeta^210 * 2^31 = 286215^210 * 2^31
.word   20020769 // zeta^466 * 2^31 = 286215^466 * 2^31
.word 1556555969 // zeta^ 82 * (q^(-1) mod 2^32) * 2^31 = 286215^ 82 * 71292929 * 2^31
.word 2488363737 // zeta^338 * (q^(-1) mod 2^32) * 2^31 = 286215^338 * 71292929 * 2^31
.word 1339845919 // zeta^210 * (q^(-1) mod 2^32) * 2^31 = 286215^210 * 71292929 * 2^31
.word 2923669983 // zeta^466 * (q^(-1) mod 2^32) * 2^31 = 286215^466 * 71292929 * 2^31
.word   35162565 // zeta^ 41 * 2^31 = 286215^ 41 * 2^31
.word   16918403 // zeta^169 * 2^31 = 286215^169 * 2^31
.word   16550605 // zeta^105 * 2^31 = 286215^105 * 2^31
.word   33023345 // zeta^233 * 2^31 = 286215^233 * 2^31
.word 1311653435 // zeta^ 41 * (q^(-1) mod 2^32) * 2^31 = 286215^ 41 * 71292929 * 2^31
.word 1751797885 // zeta^169 * (q^(-1) mod 2^32) * 2^31 = 286215^169 * 71292929 * 2^31
.word 2373156147 // zeta^105 * (q^(-1) mod 2^32) * 2^31 = 286215^105 * 71292929 * 2^31
.word 2577515151 // zeta^233 * (q^(-1) mod 2^32) * 2^31 = 286215^233 * 71292929 * 2^31
.word    5341079 // zeta^297 * 2^31 = 286215^297 * 2^31
.word   36198995 // zeta^425 * 2^31 = 286215^425 * 2^31
.word   48512539 // zeta^361 * 2^31 = 286215^361 * 2^31
.word   31279171 // zeta^489 * 2^31 = 286215^489 * 2^31
.word   66706479 // zeta^ 50 * 2^31 = 286215^ 50 * 2^31
.word   20007053 // zeta^306 * 2^31 = 286215^306 * 2^31
.word   65464889 // zeta^178 * 2^31 = 286215^178 * 2^31
.word    9706713 // zeta^434 * 2^31 = 286215^434 * 2^31
.word 1051556817 // zeta^ 50 * (q^(-1) mod 2^32) * 2^31 = 286215^ 50 * 71292929 * 2^31
.word 1524940659 // zeta^306 * (q^(-1) mod 2^32) * 2^31 = 286215^306 * 71292929 * 2^31
.word 2658270663 // zeta^178 * (q^(-1) mod 2^32) * 2^31 = 286215^178 * 71292929 * 2^31
.word 2309868327 // zeta^434 * (q^(-1) mod 2^32) * 2^31 = 286215^434 * 71292929 * 2^31
.word    8917739 // zeta^ 25 * 2^31 = 286215^ 25 * 2^31
.word    8543559 // zeta^153 * 2^31 = 286215^153 * 2^31
.word   26606741 // zeta^ 89 * 2^31 = 286215^ 89 * 2^31
.word   29856419 // zeta^217 * 2^31 = 286215^217 * 2^31
.word 3685524757 // zeta^ 25 * (q^(-1) mod 2^32) * 2^31 = 286215^ 25 * 71292929 * 2^31
.word 4031822521 // zeta^153 * (q^(-1) mod 2^32) * 2^31 = 286215^153 * 71292929 * 2^31
.word 4104211307 // zeta^ 89 * (q^(-1) mod 2^32) * 2^31 = 286215^ 89 * 71292929 * 2^31
.word 4167165277 // zeta^217 * (q^(-1) mod 2^32) * 2^31 = 286215^217 * 71292929 * 2^31
.word   40333871 // zeta^281 * 2^31 = 286215^281 * 2^31
.word   58896547 // zeta^409 * 2^31 = 286215^409 * 2^31
.word   61609543 // zeta^345 * 2^31 = 286215^345 * 2^31
.word   28944345 // zeta^473 * 2^31 = 286215^473 * 2^31
.word   31632431 // zeta^114 * 2^31 = 286215^114 * 2^31
.word   28622733 // zeta^370 * 2^31 = 286215^370 * 2^31
.word   16224217 // zeta^242 * 2^31 = 286215^242 * 2^31
.word   47899901 // zeta^498 * 2^31 = 286215^498 * 2^31
.word 2705632209 // zeta^114 * (q^(-1) mod 2^32) * 2^31 = 286215^114 * 71292929 * 2^31
.word  620316787 // zeta^370 * (q^(-1) mod 2^32) * 2^31 = 286215^370 * 71292929 * 2^31
.word 1396856871 // zeta^242 * (q^(-1) mod 2^32) * 2^31 = 286215^242 * 71292929 * 2^31
.word 4255949571 // zeta^498 * (q^(-1) mod 2^32) * 2^31 = 286215^498 * 71292929 * 2^31
.word   56256591 // zeta^ 57 * 2^31 = 286215^ 57 * 2^31
.word    5941703 // zeta^185 * 2^31 = 286215^185 * 2^31
.word    6746731 // zeta^121 * 2^31 = 286215^121 * 2^31
.word   19093221 // zeta^249 * 2^31 = 286215^249 * 2^31
.word 3442601905 // zeta^ 57 * (q^(-1) mod 2^32) * 2^31 = 286215^ 57 * 71292929 * 2^31
.word 2624351801 // zeta^185 * (q^(-1) mod 2^32) * 2^31 = 286215^185 * 71292929 * 2^31
.word 3468281237 // zeta^121 * (q^(-1) mod 2^32) * 2^31 = 286215^121 * 71292929 * 2^31
.word  925921563 // zeta^249 * (q^(-1) mod 2^32) * 2^31 = 286215^249 * 71292929 * 2^31
.word   14554217 // zeta^313 * 2^31 = 286215^313 * 2^31
.word   22619629 // zeta^441 * 2^31 = 286215^441 * 2^31
.word   31005115 // zeta^377 * 2^31 = 286215^377 * 2^31
.word   32877347 // zeta^505 * 2^31 = 286215^505 * 2^31
.word   27282801 // zeta^ 10 * 2^31 = 286215^ 10 * 2^31
.word    4482895 // zeta^266 * 2^31 = 286215^266 * 2^31
.word   61894293 // zeta^138 * 2^31 = 286215^138 * 2^31
.word   15492289 // zeta^394 * 2^31 = 286215^394 * 2^31
.word 3929627279 // zeta^ 10 * (q^(-1) mod 2^32) * 2^31 = 286215^ 10 * 71292929 * 2^31
.word 2686447793 // zeta^266 * (q^(-1) mod 2^32) * 2^31 = 286215^266 * 71292929 * 2^31
.word 2488719723 // zeta^138 * (q^(-1) mod 2^32) * 2^31 = 286215^138 * 71292929 * 2^31
.word 3130114879 // zeta^394 * (q^(-1) mod 2^32) * 2^31 = 286215^394 * 71292929 * 2^31
.word   55571919 // zeta^  5 * 2^31 = 286215^  5 * 2^31
.word   42621683 // zeta^133 * 2^31 = 286215^133 * 2^31
.word   24875211 // zeta^ 69 * 2^31 = 286215^ 69 * 2^31
.word   30494603 // zeta^197 * 2^31 = 286215^197 * 2^31
.word 3411567153 // zeta^  5 * (q^(-1) mod 2^32) * 2^31 = 286215^  5 * 71292929 * 2^31
.word  317431053 // zeta^133 * (q^(-1) mod 2^32) * 2^31 = 286215^133 * 71292929 * 2^31
.word 3999541045 // zeta^ 69 * (q^(-1) mod 2^32) * 2^31 = 286215^ 69 * 71292929 * 2^31
.word 2749130869 // zeta^197 * (q^(-1) mod 2^32) * 2^31 = 286215^197 * 71292929 * 2^31
.word   62253083 // zeta^261 * 2^31 = 286215^261 * 2^31
.word   20928585 // zeta^389 * 2^31 = 286215^389 * 2^31
.word   63436675 // zeta^325 * 2^31 = 286215^325 * 2^31
.word   45530719 // zeta^453 * 2^31 = 286215^453 * 2^31
.word   56460987 // zeta^ 74 * 2^31 = 286215^ 74 * 2^31
.word   50954585 // zeta^330 * 2^31 = 286215^330 * 2^31
.word   37053313 // zeta^202 * 2^31 = 286215^202 * 2^31
.word   51397001 // zeta^458 * 2^31 = 286215^458 * 2^31
.word 4277121349 // zeta^ 74 * (q^(-1) mod 2^32) * 2^31 = 286215^ 74 * 71292929 * 2^31
.word 3203163815 // zeta^330 * (q^(-1) mod 2^32) * 2^31 = 286215^330 * 71292929 * 2^31
.word 1897317503 // zeta^202 * (q^(-1) mod 2^32) * 2^31 = 286215^202 * 71292929 * 2^31
.word   15541879 // zeta^458 * (q^(-1) mod 2^32) * 2^31 = 286215^458 * 71292929 * 2^31
.word    4019723 // zeta^ 37 * 2^31 = 286215^ 37 * 2^31
.word   19765591 // zeta^165 * 2^31 = 286215^165 * 2^31
.word   38300473 // zeta^101 * 2^31 = 286215^101 * 2^31
.word   55444149 // zeta^229 * 2^31 = 286215^229 * 2^31
.word 3866386933 // zeta^ 37 * (q^(-1) mod 2^32) * 2^31 = 286215^ 37 * 71292929 * 2^31
.word 1829240489 // zeta^165 * (q^(-1) mod 2^32) * 2^31 = 286215^165 * 71292929 * 2^31
.word 2620947655 // zeta^101 * (q^(-1) mod 2^32) * 2^31 = 286215^101 * 71292929 * 2^31
.word 2883470667 // zeta^229 * (q^(-1) mod 2^32) * 2^31 = 286215^229 * 71292929 * 2^31
.word   20041217 // zeta^293 * 2^31 = 286215^293 * 2^31
.word   44031883 // zeta^421 * 2^31 = 286215^421 * 2^31
.word   37036443 // zeta^357 * 2^31 = 286215^357 * 2^31
.word    3898577 // zeta^485 * 2^31 = 286215^485 * 2^31
.word   21989155 // zeta^ 42 * 2^31 = 286215^ 42 * 2^31
.word   27458873 // zeta^298 * 2^31 = 286215^298 * 2^31
.word   59599627 // zeta^170 * 2^31 = 286215^170 * 2^31
.word   19221631 // zeta^426 * 2^31 = 286215^426 * 2^31
.word  386789597 // zeta^ 42 * (q^(-1) mod 2^32) * 2^31 = 286215^ 42 * 71292929 * 2^31
.word 1135471303 // zeta^298 * (q^(-1) mod 2^32) * 2^31 = 286215^298 * 71292929 * 2^31
.word  644631797 // zeta^170 * (q^(-1) mod 2^32) * 2^31 = 286215^170 * 71292929 * 2^31
.word 3071183745 // zeta^426 * (q^(-1) mod 2^32) * 2^31 = 286215^426 * 71292929 * 2^31
.word   16292531 // zeta^ 21 * 2^31 = 286215^ 21 * 2^31
.word    5202753 // zeta^149 * 2^31 = 286215^149 * 2^31
.word   54527047 // zeta^ 85 * 2^31 = 286215^ 85 * 2^31
.word   25139487 // zeta^213 * 2^31 = 286215^213 * 2^31
.word 1584618829 // zeta^ 21 * (q^(-1) mod 2^32) * 2^31 = 286215^ 21 * 71292929 * 2^31
.word 2465383615 // zeta^149 * (q^(-1) mod 2^32) * 2^31 = 286215^149 * 71292929 * 2^31
.word 3484095417 // zeta^ 85 * (q^(-1) mod 2^32) * 2^31 = 286215^ 85 * 71292929 * 2^31
.word  715996897 // zeta^213 * (q^(-1) mod 2^32) * 2^31 = 286215^213 * 71292929 * 2^31
.word   21336239 // zeta^277 * 2^31 = 286215^277 * 2^31
.word    2776701 // zeta^405 * 2^31 = 286215^405 * 2^31
.word   30824587 // zeta^341 * 2^31 = 286215^341 * 2^31
.word     917673 // zeta^469 * 2^31 = 286215^469 * 2^31
.word   49109585 // zeta^106 * 2^31 = 286215^106 * 2^31
.word   49552591 // zeta^362 * 2^31 = 286215^362 * 2^31
.word   31901721 // zeta^234 * 2^31 = 286215^234 * 2^31
.word   64086513 // zeta^490 * 2^31 = 286215^490 * 2^31
.word  988761519 // zeta^106 * (q^(-1) mod 2^32) * 2^31 = 286215^106 * 71292929 * 2^31
.word 2982951729 // zeta^362 * (q^(-1) mod 2^32) * 2^31 = 286215^362 * 71292929 * 2^31
.word 2736594919 // zeta^234 * (q^(-1) mod 2^32) * 2^31 = 286215^234 * 71292929 * 2^31
.word 2268841487 // zeta^490 * (q^(-1) mod 2^32) * 2^31 = 286215^490 * 71292929 * 2^31
.word   26175789 // zeta^ 53 * 2^31 = 286215^ 53 * 2^31
.word   57588867 // zeta^181 * 2^31 = 286215^181 * 2^31
.word   53976883 // zeta^117 * 2^31 = 286215^117 * 2^31
.word   45396353 // zeta^245 * 2^31 = 286215^245 * 2^31
.word 1738514131 // zeta^ 53 * (q^(-1) mod 2^32) * 2^31 = 286215^ 53 * 71292929 * 2^31
.word  491109245 // zeta^181 * (q^(-1) mod 2^32) * 2^31 = 286215^181 * 71292929 * 2^31
.word  350771405 // zeta^117 * (q^(-1) mod 2^32) * 2^31 = 286215^117 * 71292929 * 2^31
.word 3569841791 // zeta^245 * (q^(-1) mod 2^32) * 2^31 = 286215^245 * 71292929 * 2^31
.word    8824487 // zeta^309 * 2^31 = 286215^309 * 2^31
.word   54179811 // zeta^437 * 2^31 = 286215^437 * 2^31
.word    4772975 // zeta^373 * 2^31 = 286215^373 * 2^31
.word   30768061 // zeta^501 * 2^31 = 286215^501 * 2^31
.word   65803619 // zeta^ 26 * 2^31 = 286215^ 26 * 2^31
.word   59515337 // zeta^282 * 2^31 = 286215^282 * 2^31
.word   41181789 // zeta^154 * 2^31 = 286215^154 * 2^31
.word   23737507 // zeta^410 * 2^31 = 286215^410 * 2^31
.word 4205535901 // zeta^ 26 * (q^(-1) mod 2^32) * 2^31 = 286215^ 26 * 71292929 * 2^31
.word 1266370103 // zeta^282 * (q^(-1) mod 2^32) * 2^31 = 286215^282 * 71292929 * 2^31
.word  564798883 // zeta^154 * (q^(-1) mod 2^32) * 2^31 = 286215^154 * 71292929 * 2^31
.word 3792651101 // zeta^410 * (q^(-1) mod 2^32) * 2^31 = 286215^410 * 71292929 * 2^31
.word   53517469 // zeta^ 13 * 2^31 = 286215^ 13 * 2^31
.word   50784889 // zeta^141 * 2^31 = 286215^141 * 2^31
.word   23566331 // zeta^ 77 * 2^31 = 286215^ 77 * 2^31
.word   48988223 // zeta^205 * 2^31 = 286215^205 * 2^31
.word 4194823011 // zeta^ 13 * (q^(-1) mod 2^32) * 2^31 = 286215^ 13 * 71292929 * 2^31
.word 2405170567 // zeta^141 * (q^(-1) mod 2^32) * 2^31 = 286215^141 * 71292929 * 2^31
.word 1134010373 // zeta^ 77 * (q^(-1) mod 2^32) * 2^31 = 286215^ 77 * 71292929 * 2^31
.word 3177076673 // zeta^205 * (q^(-1) mod 2^32) * 2^31 = 286215^205 * 71292929 * 2^31
.word   60092815 // zeta^269 * 2^31 = 286215^269 * 2^31
.word   61674411 // zeta^397 * 2^31 = 286215^397 * 2^31
.word   39757667 // zeta^333 * 2^31 = 286215^333 * 2^31
.word    8190513 // zeta^461 * 2^31 = 286215^461 * 2^31
.word   28235729 // zeta^ 90 * 2^31 = 286215^ 90 * 2^31
.word   38742465 // zeta^346 * 2^31 = 286215^346 * 2^31
.word   57735669 // zeta^218 * 2^31 = 286215^218 * 2^31
.word    7373007 // zeta^474 * 2^31 = 286215^474 * 2^31
.word  399101999 // zeta^ 90 * (q^(-1) mod 2^32) * 2^31 = 286215^ 90 * 71292929 * 2^31
.word 3891723839 // zeta^346 * (q^(-1) mod 2^32) * 2^31 = 286215^346 * 71292929 * 2^31
.word 1381846539 // zeta^218 * (q^(-1) mod 2^32) * 2^31 = 286215^218 * 71292929 * 2^31
.word  602920753 // zeta^474 * (q^(-1) mod 2^32) * 2^31 = 286215^474 * 71292929 * 2^31
.word   32965743 // zeta^ 45 * 2^31 = 286215^ 45 * 2^31
.word   52246735 // zeta^173 * 2^31 = 286215^173 * 2^31
.word    3192263 // zeta^109 * 2^31 = 286215^109 * 2^31
.word    4211023 // zeta^237 * 2^31 = 286215^237 * 2^31
.word 3204076433 // zeta^ 45 * (q^(-1) mod 2^32) * 2^31 = 286215^ 45 * 71292929 * 2^31
.word  503521073 // zeta^173 * (q^(-1) mod 2^32) * 2^31 = 286215^173 * 71292929 * 2^31
.word  242639417 // zeta^109 * (q^(-1) mod 2^32) * 2^31 = 286215^109 * 71292929 * 2^31
.word 2050234033 // zeta^237 * (q^(-1) mod 2^32) * 2^31 = 286215^237 * 71292929 * 2^31
.word   33869075 // zeta^301 * 2^31 = 286215^301 * 2^31
.word   54305367 // zeta^429 * 2^31 = 286215^429 * 2^31
.word   62210117 // zeta^365 * 2^31 = 286215^365 * 2^31
.word    4533819 // zeta^493 * 2^31 = 286215^493 * 2^31
.word   36649543 // zeta^ 58 * 2^31 = 286215^ 58 * 2^31
.word   57911317 // zeta^314 * 2^31 = 286215^314 * 2^31
.word   16801927 // zeta^186 * 2^31 = 286215^186 * 2^31
.word   55856649 // zeta^442 * 2^31 = 286215^442 * 2^31
.word 2972442041 // zeta^ 58 * (q^(-1) mod 2^32) * 2^31 = 286215^ 58 * 71292929 * 2^31
.word 3046088683 // zeta^314 * (q^(-1) mod 2^32) * 2^31 = 286215^314 * 71292929 * 2^31
.word 3495212921 // zeta^186 * (q^(-1) mod 2^32) * 2^31 = 286215^186 * 71292929 * 2^31
.word 2191333879 // zeta^442 * (q^(-1) mod 2^32) * 2^31 = 286215^442 * 71292929 * 2^31
.word   24096471 // zeta^ 29 * 2^31 = 286215^ 29 * 2^31
.word   11285177 // zeta^157 * 2^31 = 286215^157 * 2^31
.word   44020707 // zeta^ 93 * 2^31 = 286215^ 93 * 2^31
.word   32962701 // zeta^221 * 2^31 = 286215^221 * 2^31
.word 1612835113 // zeta^ 29 * (q^(-1) mod 2^32) * 2^31 = 286215^ 29 * 71292929 * 2^31
.word 1426109767 // zeta^157 * (q^(-1) mod 2^32) * 2^31 = 286215^157 * 71292929 * 2^31
.word 1824244765 // zeta^ 93 * (q^(-1) mod 2^32) * 2^31 = 286215^ 93 * 71292929 * 2^31
.word 1033834355 // zeta^221 * (q^(-1) mod 2^32) * 2^31 = 286215^221 * 71292929 * 2^31
.word    1983307 // zeta^285 * 2^31 = 286215^285 * 2^31
.word   29279291 // zeta^413 * 2^31 = 286215^413 * 2^31
.word   12866971 // zeta^349 * 2^31 = 286215^349 * 2^31
.word   66909741 // zeta^477 * 2^31 = 286215^477 * 2^31
.word   39975475 // zeta^122 * 2^31 = 286215^122 * 2^31
.word   32224601 // zeta^378 * 2^31 = 286215^378 * 2^31
.word   34708039 // zeta^250 * 2^31 = 286215^250 * 2^31
.word   66666709 // zeta^506 * 2^31 = 286215^506 * 2^31
.word 4092984781 // zeta^122 * (q^(-1) mod 2^32) * 2^31 = 286215^122 * 71292929 * 2^31
.word  405418663 // zeta^378 * (q^(-1) mod 2^32) * 2^31 = 286215^378 * 71292929 * 2^31
.word  273251769 // zeta^250 * (q^(-1) mod 2^32) * 2^31 = 286215^250 * 71292929 * 2^31
.word 1692927787 // zeta^506 * (q^(-1) mod 2^32) * 2^31 = 286215^506 * 71292929 * 2^31
.word   61360623 // zeta^ 61 * 2^31 = 286215^ 61 * 2^31
.word   34886301 // zeta^189 * 2^31 = 286215^189 * 2^31
.word   64746911 // zeta^125 * 2^31 = 286215^125 * 2^31
.word   64451751 // zeta^253 * 2^31 = 286215^253 * 2^31
.word  270863889 // zeta^ 61 * (q^(-1) mod 2^32) * 2^31 = 286215^ 61 * 71292929 * 2^31
.word  261371235 // zeta^189 * (q^(-1) mod 2^32) * 2^31 = 286215^189 * 71292929 * 2^31
.word 1992614497 // zeta^125 * (q^(-1) mod 2^32) * 2^31 = 286215^125 * 71292929 * 2^31
.word 3768755033 // zeta^253 * (q^(-1) mod 2^32) * 2^31 = 286215^253 * 71292929 * 2^31
.word   16710617 // zeta^317 * 2^31 = 286215^317 * 2^31
.word   14951531 // zeta^445 * 2^31 = 286215^445 * 2^31
.word   23267497 // zeta^381 * 2^31 = 286215^381 * 2^31
.word   22075887 // zeta^509 * 2^31 = 286215^509 * 2^31
.word   23814037 // zeta^  6 * 2^31 = 286215^  6 * 2^31
.word   26618141 // zeta^262 * 2^31 = 286215^262 * 2^31
.word   18856687 // zeta^134 * 2^31 = 286215^134 * 2^31
.word   56282849 // zeta^390 * 2^31 = 286215^390 * 2^31
.word 2353260651 // zeta^  6 * (q^(-1) mod 2^32) * 2^31 = 286215^  6 * 71292929 * 2^31
.word 3113639651 // zeta^262 * (q^(-1) mod 2^32) * 2^31 = 286215^262 * 71292929 * 2^31
.word 2085985553 // zeta^134 * (q^(-1) mod 2^32) * 2^31 = 286215^134 * 71292929 * 2^31
.word 4038613279 // zeta^390 * (q^(-1) mod 2^32) * 2^31 = 286215^390 * 71292929 * 2^31
.word   62729229 // zeta^  3 * 2^31 = 286215^  3 * 2^31
.word   46907071 // zeta^131 * 2^31 = 286215^131 * 2^31
.word   40510321 // zeta^ 67 * 2^31 = 286215^ 67 * 2^31
.word   18336723 // zeta^195 * 2^31 = 286215^195 * 2^31
.word 1407507443 // zeta^  3 * (q^(-1) mod 2^32) * 2^31 = 286215^  3 * 71292929 * 2^31
.word  658643265 // zeta^131 * (q^(-1) mod 2^32) * 2^31 = 286215^131 * 71292929 * 2^31
.word 4074734735 // zeta^ 67 * (q^(-1) mod 2^32) * 2^31 = 286215^ 67 * 71292929 * 2^31
.word 1979788333 // zeta^195 * (q^(-1) mod 2^32) * 2^31 = 286215^195 * 71292929 * 2^31
.word   15524337 // zeta^259 * 2^31 = 286215^259 * 2^31
.word   34995301 // zeta^387 * 2^31 = 286215^387 * 2^31
.word   39153149 // zeta^323 * 2^31 = 286215^323 * 2^31
.word   45363787 // zeta^451 * 2^31 = 286215^451 * 2^31
.word   54338297 // zeta^ 70 * 2^31 = 286215^ 70 * 2^31
.word   53722505 // zeta^326 * 2^31 = 286215^326 * 2^31
.word   56618763 // zeta^198 * 2^31 = 286215^198 * 2^31
.word   23316989 // zeta^454 * 2^31 = 286215^454 * 2^31
.word 3891905799 // zeta^ 70 * (q^(-1) mod 2^32) * 2^31 = 286215^ 70 * 71292929 * 2^31
.word 2351540855 // zeta^326 * (q^(-1) mod 2^32) * 2^31 = 286215^326 * 71292929 * 2^31
.word  188336373 // zeta^198 * (q^(-1) mod 2^32) * 2^31 = 286215^198 * 71292929 * 2^31
.word  585874947 // zeta^454 * (q^(-1) mod 2^32) * 2^31 = 286215^454 * 71292929 * 2^31
.word   43900797 // zeta^ 35 * 2^31 = 286215^ 35 * 2^31
.word   19099363 // zeta^163 * 2^31 = 286215^163 * 2^31
.word   37247565 // zeta^ 99 * 2^31 = 286215^ 99 * 2^31
.word   20393575 // zeta^227 * 2^31 = 286215^227 * 2^31
.word 3574442115 // zeta^ 35 * (q^(-1) mod 2^32) * 2^31 = 286215^ 35 * 71292929 * 2^31
.word 1131415837 // zeta^163 * (q^(-1) mod 2^32) * 2^31 = 286215^163 * 71292929 * 2^31
.word   77835699 // zeta^ 99 * (q^(-1) mod 2^32) * 2^31 = 286215^ 99 * 71292929 * 2^31
.word 1749608857 // zeta^227 * (q^(-1) mod 2^32) * 2^31 = 286215^227 * 71292929 * 2^31
.word   40473217 // zeta^291 * 2^31 = 286215^291 * 2^31
.word   49625347 // zeta^419 * 2^31 = 286215^419 * 2^31
.word   61819871 // zeta^355 * 2^31 = 286215^355 * 2^31
.word   31056177 // zeta^483 * 2^31 = 286215^483 * 2^31
.word   42286697 // zeta^ 38 * 2^31 = 286215^ 38 * 2^31
.word   28566647 // zeta^294 * 2^31 = 286215^294 * 2^31
.word   17252607 // zeta^166 * 2^31 = 286215^166 * 2^31
.word   57621535 // zeta^422 * 2^31 = 286215^422 * 2^31
.word 2432379287 // zeta^ 38 * (q^(-1) mod 2^32) * 2^31 = 286215^ 38 * 71292929 * 2^31
.word  540980105 // zeta^294 * (q^(-1) mod 2^32) * 2^31 = 286215^294 * 71292929 * 2^31
.word 3848312577 // zeta^166 * (q^(-1) mod 2^32) * 2^31 = 286215^166 * 71292929 * 2^31
.word 3660946401 // zeta^422 * (q^(-1) mod 2^32) * 2^31 = 286215^422 * 71292929 * 2^31
.word   49980433 // zeta^ 19 * 2^31 = 286215^ 19 * 2^31
.word   38860839 // zeta^147 * 2^31 = 286215^147 * 2^31
.word     975271 // zeta^ 83 * 2^31 = 286215^ 83 * 2^31
.word   11332017 // zeta^211 * 2^31 = 286215^211 * 2^31
.word 3731358703 // zeta^ 19 * (q^(-1) mod 2^32) * 2^31 = 286215^ 19 * 71292929 * 2^31
.word 4273283033 // zeta^147 * (q^(-1) mod 2^32) * 2^31 = 286215^147 * 71292929 * 2^31
.word 1299396185 // zeta^ 83 * (q^(-1) mod 2^32) * 2^31 = 286215^ 83 * 71292929 * 2^31
.word 3549871695 // zeta^211 * (q^(-1) mod 2^32) * 2^31 = 286215^211 * 71292929 * 2^31
.word   27568477 // zeta^275 * 2^31 = 286215^275 * 2^31
.word   37636193 // zeta^403 * 2^31 = 286215^403 * 2^31
.word   15169147 // zeta^339 * 2^31 = 286215^339 * 2^31
.word   16295429 // zeta^467 * 2^31 = 286215^467 * 2^31
.word   14807241 // zeta^102 * 2^31 = 286215^102 * 2^31
.word   57635731 // zeta^358 * 2^31 = 286215^358 * 2^31
.word   39617057 // zeta^230 * 2^31 = 286215^230 * 2^31
.word    7226843 // zeta^486 * 2^31 = 286215^486 * 2^31
.word 4135417655 // zeta^102 * (q^(-1) mod 2^32) * 2^31 = 286215^102 * 71292929 * 2^31
.word  903840877 // zeta^358 * (q^(-1) mod 2^32) * 2^31 = 286215^358 * 71292929 * 2^31
.word 1706599903 // zeta^230 * (q^(-1) mod 2^32) * 2^31 = 286215^230 * 71292929 * 2^31
.word 1471935013 // zeta^486 * (q^(-1) mod 2^32) * 2^31 = 286215^486 * 71292929 * 2^31
.word    3332433 // zeta^ 51 * 2^31 = 286215^ 51 * 2^31
.word   24408307 // zeta^179 * 2^31 = 286215^179 * 2^31
.word    8472991 // zeta^115 * 2^31 = 286215^115 * 2^31
.word    8888451 // zeta^243 * 2^31 = 286215^243 * 2^31
.word 1501679279 // zeta^ 51 * (q^(-1) mod 2^32) * 2^31 = 286215^ 51 * 71292929 * 2^31
.word  661751565 // zeta^179 * (q^(-1) mod 2^32) * 2^31 = 286215^179 * 71292929 * 2^31
.word 1329565281 // zeta^115 * (q^(-1) mod 2^32) * 2^31 = 286215^115 * 71292929 * 2^31
.word   63756157 // zeta^243 * (q^(-1) mod 2^32) * 2^31 = 286215^243 * 71292929 * 2^31
.word   51201903 // zeta^307 * 2^31 = 286215^307 * 2^31
.word   58877085 // zeta^435 * 2^31 = 286215^435 * 2^31
.word   58657139 // zeta^371 * 2^31 = 286215^371 * 2^31
.word   45219173 // zeta^499 * 2^31 = 286215^499 * 2^31
.word   26740275 // zeta^ 22 * 2^31 = 286215^ 22 * 2^31
.word   62169111 // zeta^278 * 2^31 = 286215^278 * 2^31
.word   42796923 // zeta^150 * 2^31 = 286215^150 * 2^31
.word   56278767 // zeta^406 * 2^31 = 286215^406 * 2^31
.word 1721758157 // zeta^ 22 * (q^(-1) mod 2^32) * 2^31 = 286215^ 22 * 71292929 * 2^31
.word 3549362153 // zeta^278 * (q^(-1) mod 2^32) * 2^31 = 286215^278 * 71292929 * 2^31
.word 1004417157 // zeta^150 * (q^(-1) mod 2^32) * 2^31 = 286215^150 * 71292929 * 2^31
.word 2998573329 // zeta^406 * (q^(-1) mod 2^32) * 2^31 = 286215^406 * 71292929 * 2^31
.word   59973457 // zeta^ 11 * 2^31 = 286215^ 11 * 2^31
.word   43437671 // zeta^139 * 2^31 = 286215^139 * 2^31
.word    1060971 // zeta^ 75 * 2^31 = 286215^ 75 * 2^31
.word   52769869 // zeta^203 * 2^31 = 286215^203 * 2^31
.word 3776022703 // zeta^ 11 * (q^(-1) mod 2^32) * 2^31 = 286215^ 11 * 71292929 * 2^31
.word 1474906521 // zeta^139 * (q^(-1) mod 2^32) * 2^31 = 286215^139 * 71292929 * 2^31
.word 3233843093 // zeta^ 75 * (q^(-1) mod 2^32) * 2^31 = 286215^ 75 * 71292929 * 2^31
.word 2244400051 // zeta^203 * (q^(-1) mod 2^32) * 2^31 = 286215^203 * 71292929 * 2^31
.word   28602327 // zeta^267 * 2^31 = 286215^267 * 2^31
.word   30804797 // zeta^395 * 2^31 = 286215^395 * 2^31
.word   48997929 // zeta^331 * 2^31 = 286215^331 * 2^31
.word    2017467 // zeta^459 * 2^31 = 286215^459 * 2^31
.word   27010987 // zeta^ 86 * 2^31 = 286215^ 86 * 2^31
.word   51999501 // zeta^342 * 2^31 = 286215^342 * 2^31
.word   39320695 // zeta^214 * 2^31 = 286215^214 * 2^31
.word   41776143 // zeta^470 * 2^31 = 286215^470 * 2^31
.word 3453390933 // zeta^ 86 * (q^(-1) mod 2^32) * 2^31 = 286215^ 86 * 71292929 * 2^31
.word 4288713971 // zeta^342 * (q^(-1) mod 2^32) * 2^31 = 286215^342 * 71292929 * 2^31
.word 3277495177 // zeta^214 * (q^(-1) mod 2^32) * 2^31 = 286215^214 * 71292929 * 2^31
.word 1474618353 // zeta^470 * (q^(-1) mod 2^32) * 2^31 = 286215^470 * 71292929 * 2^31
.word   48422787 // zeta^ 43 * 2^31 = 286215^ 43 * 2^31
.word    2000399 // zeta^171 * 2^31 = 286215^171 * 2^31
.word   21758565 // zeta^107 * 2^31 = 286215^107 * 2^31
.word   18821133 // zeta^235 * 2^31 = 286215^235 * 2^31
.word 2202638461 // zeta^ 43 * (q^(-1) mod 2^32) * 2^31 = 286215^ 43 * 71292929 * 2^31
.word   85185009 // zeta^171 * (q^(-1) mod 2^32) * 2^31 = 286215^171 * 71292929 * 2^31
.word 2983445915 // zeta^107 * (q^(-1) mod 2^32) * 2^31 = 286215^107 * 71292929 * 2^31
.word 2804078579 // zeta^235 * (q^(-1) mod 2^32) * 2^31 = 286215^235 * 71292929 * 2^31
.word   40282091 // zeta^299 * 2^31 = 286215^299 * 2^31
.word     694581 // zeta^427 * 2^31 = 286215^427 * 2^31
.word    9386261 // zeta^363 * 2^31 = 286215^363 * 2^31
.word   31687909 // zeta^491 * 2^31 = 286215^491 * 2^31
.word   67046997 // zeta^ 54 * 2^31 = 286215^ 54 * 2^31
.word   26032801 // zeta^310 * 2^31 = 286215^310 * 2^31
.word   59339603 // zeta^182 * 2^31 = 286215^182 * 2^31
.word   61420673 // zeta^438 * 2^31 = 286215^438 * 2^31
.word 3976083883 // zeta^ 54 * (q^(-1) mod 2^32) * 2^31 = 286215^ 54 * 71292929 * 2^31
.word 3814452575 // zeta^310 * (q^(-1) mod 2^32) * 2^31 = 286215^310 * 71292929 * 2^31
.word 1438352557 // zeta^182 * (q^(-1) mod 2^32) * 2^31 = 286215^182 * 71292929 * 2^31
.word 1212871551 // zeta^438 * (q^(-1) mod 2^32) * 2^31 = 286215^438 * 71292929 * 2^31
.word   39239633 // zeta^ 27 * 2^31 = 286215^ 27 * 2^31
.word    6650571 // zeta^155 * 2^31 = 286215^155 * 2^31
.word   55728179 // zeta^ 91 * 2^31 = 286215^ 91 * 2^31
.word   53303437 // zeta^219 * 2^31 = 286215^219 * 2^31
.word 1398925359 // zeta^ 27 * (q^(-1) mod 2^32) * 2^31 = 286215^ 27 * 71292929 * 2^31
.word 4228529461 // zeta^155 * (q^(-1) mod 2^32) * 2^31 = 286215^155 * 71292929 * 2^31
.word   28680141 // zeta^ 91 * (q^(-1) mod 2^32) * 2^31 = 286215^ 91 * 71292929 * 2^31
.word 3144200051 // zeta^219 * (q^(-1) mod 2^32) * 2^31 = 286215^219 * 71292929 * 2^31
.word   43502609 // zeta^283 * 2^31 = 286215^283 * 2^31
.word    3716037 // zeta^411 * 2^31 = 286215^411 * 2^31
.word   47859657 // zeta^347 * 2^31 = 286215^347 * 2^31
.word   54206995 // zeta^475 * 2^31 = 286215^475 * 2^31
.word   47267443 // zeta^118 * 2^31 = 286215^118 * 2^31
.word   14848525 // zeta^374 * 2^31 = 286215^374 * 2^31
.word   30867557 // zeta^246 * 2^31 = 286215^246 * 2^31
.word   51582797 // zeta^502 * 2^31 = 286215^502 * 2^31
.word 1177598349 // zeta^118 * (q^(-1) mod 2^32) * 2^31 = 286215^118 * 71292929 * 2^31
.word 2930734579 // zeta^374 * (q^(-1) mod 2^32) * 2^31 = 286215^374 * 71292929 * 2^31
.word 3908618139 // zeta^246 * (q^(-1) mod 2^32) * 2^31 = 286215^246 * 71292929 * 2^31
.word 4048613555 // zeta^502 * (q^(-1) mod 2^32) * 2^31 = 286215^502 * 71292929 * 2^31
.word   17343785 // zeta^ 59 * 2^31 = 286215^ 59 * 2^31
.word   18576903 // zeta^187 * 2^31 = 286215^187 * 2^31
.word   54844885 // zeta^123 * 2^31 = 286215^123 * 2^31
.word   26502613 // zeta^251 * 2^31 = 286215^251 * 2^31
.word 1787151063 // zeta^ 59 * (q^(-1) mod 2^32) * 2^31 = 286215^ 59 * 71292929 * 2^31
.word 2878710265 // zeta^187 * (q^(-1) mod 2^32) * 2^31 = 286215^187 * 71292929 * 2^31
.word 4129581611 // zeta^123 * (q^(-1) mod 2^32) * 2^31 = 286215^123 * 71292929 * 2^31
.word 1695867435 // zeta^251 * (q^(-1) mod 2^32) * 2^31 = 286215^251 * 71292929 * 2^31
.word   46515603 // zeta^315 * 2^31 = 286215^315 * 2^31
.word   22784943 // zeta^443 * 2^31 = 286215^443 * 2^31
.word   61940237 // zeta^379 * 2^31 = 286215^379 * 2^31
.word   32550703 // zeta^507 * 2^31 = 286215^507 * 2^31
.word   62478247 // zeta^ 14 * 2^31 = 286215^ 14 * 2^31
.word   53918527 // zeta^270 * 2^31 = 286215^270 * 2^31
.word   13974447 // zeta^142 * 2^31 = 286215^142 * 2^31
.word   10108243 // zeta^398 * 2^31 = 286215^398 * 2^31
.word 1815658585 // zeta^ 14 * (q^(-1) mod 2^32) * 2^31 = 286215^ 14 * 71292929 * 2^31
.word 3192593601 // zeta^270 * (q^(-1) mod 2^32) * 2^31 = 286215^270 * 71292929 * 2^31
.word 2831031377 // zeta^142 * (q^(-1) mod 2^32) * 2^31 = 286215^142 * 71292929 * 2^31
.word 2017114797 // zeta^398 * (q^(-1) mod 2^32) * 2^31 = 286215^398 * 71292929 * 2^31
.word   23583191 // zeta^  7 * 2^31 = 286215^  7 * 2^31
.word    1509997 // zeta^135 * 2^31 = 286215^135 * 2^31
.word   43053267 // zeta^ 71 * 2^31 = 286215^ 71 * 2^31
.word   47998299 // zeta^199 * 2^31 = 286215^199 * 2^31
.word 1726070313 // zeta^  7 * (q^(-1) mod 2^32) * 2^31 = 286215^  7 * 71292929 * 2^31
.word 1246363027 // zeta^135 * (q^(-1) mod 2^32) * 2^31 = 286215^135 * 71292929 * 2^31
.word  575670061 // zeta^ 71 * (q^(-1) mod 2^32) * 2^31 = 286215^ 71 * 71292929 * 2^31
.word 2855916197 // zeta^199 * (q^(-1) mod 2^32) * 2^31 = 286215^199 * 71292929 * 2^31
.word    1748775 // zeta^263 * 2^31 = 286215^263 * 2^31
.word   33596261 // zeta^391 * 2^31 = 286215^391 * 2^31
.word    8679237 // zeta^327 * 2^31 = 286215^327 * 2^31
.word    8074045 // zeta^455 * 2^31 = 286215^455 * 2^31
.word   14999777 // zeta^ 78 * 2^31 = 286215^ 78 * 2^31
.word   10961253 // zeta^334 * 2^31 = 286215^334 * 2^31
.word   59134963 // zeta^206 * 2^31 = 286215^206 * 2^31
.word   23786629 // zeta^462 * 2^31 = 286215^462 * 2^31
.word  100550431 // zeta^ 78 * (q^(-1) mod 2^32) * 2^31 = 286215^ 78 * 71292929 * 2^31
.word  877692571 // zeta^334 * (q^(-1) mod 2^32) * 2^31 = 286215^334 * 71292929 * 2^31
.word  819438605 // zeta^206 * (q^(-1) mod 2^32) * 2^31 = 286215^206 * 71292929 * 2^31
.word 2139739003 // zeta^462 * (q^(-1) mod 2^32) * 2^31 = 286215^462 * 71292929 * 2^31
.word    1544785 // zeta^ 39 * 2^31 = 286215^ 39 * 2^31
.word   54479437 // zeta^167 * 2^31 = 286215^167 * 2^31
.word   44611143 // zeta^103 * 2^31 = 286215^103 * 2^31
.word   43877703 // zeta^231 * 2^31 = 286215^231 * 2^31
.word 3599046063 // zeta^ 39 * (q^(-1) mod 2^32) * 2^31 = 286215^ 39 * 71292929 * 2^31
.word  421313971 // zeta^167 * (q^(-1) mod 2^32) * 2^31 = 286215^167 * 71292929 * 2^31
.word 2886885817 // zeta^103 * (q^(-1) mod 2^32) * 2^31 = 286215^103 * 71292929 * 2^31
.word  745902777 // zeta^231 * (q^(-1) mod 2^32) * 2^31 = 286215^231 * 71292929 * 2^31
.word   49916343 // zeta^295 * 2^31 = 286215^295 * 2^31
.word   11302783 // zeta^423 * 2^31 = 286215^423 * 2^31
.word   46650163 // zeta^359 * 2^31 = 286215^359 * 2^31
.word   41460293 // zeta^487 * 2^31 = 286215^487 * 2^31
.word   59164407 // zeta^ 46 * 2^31 = 286215^ 46 * 2^31
.word   24091995 // zeta^302 * 2^31 = 286215^302 * 2^31
.word   66143065 // zeta^174 * 2^31 = 286215^174 * 2^31
.word   16101757 // zeta^430 * 2^31 = 286215^430 * 2^31
.word 1909444873 // zeta^ 46 * (q^(-1) mod 2^32) * 2^31 = 286215^ 46 * 71292929 * 2^31
.word 2892405413 // zeta^302 * (q^(-1) mod 2^32) * 2^31 = 286215^302 * 71292929 * 2^31
.word 1951704231 // zeta^174 * (q^(-1) mod 2^32) * 2^31 = 286215^174 * 71292929 * 2^31
.word  260429443 // zeta^430 * (q^(-1) mod 2^32) * 2^31 = 286215^430 * 71292929 * 2^31
.word   51071665 // zeta^ 23 * 2^31 = 286215^ 23 * 2^31
.word   29551825 // zeta^151 * 2^31 = 286215^151 * 2^31
.word   65641461 // zeta^ 87 * 2^31 = 286215^ 87 * 2^31
.word    4991871 // zeta^215 * 2^31 = 286215^215 * 2^31
.word 1348492623 // zeta^ 23 * (q^(-1) mod 2^32) * 2^31 = 286215^ 23 * 71292929 * 2^31
.word 4210932527 // zeta^151 * (q^(-1) mod 2^32) * 2^31 = 286215^151 * 71292929 * 2^31
.word 2872355851 // zeta^ 87 * (q^(-1) mod 2^32) * 2^31 = 286215^ 87 * 71292929 * 2^31
.word  180333697 // zeta^215 * (q^(-1) mod 2^32) * 2^31 = 286215^215 * 71292929 * 2^31
.word   24878029 // zeta^279 * 2^31 = 286215^279 * 2^31
.word    6465513 // zeta^407 * 2^31 = 286215^407 * 2^31
.word   58394439 // zeta^343 * 2^31 = 286215^343 * 2^31
.word   13917917 // zeta^471 * 2^31 = 286215^471 * 2^31
.word   43155485 // zeta^110 * 2^31 = 286215^110 * 2^31
.word   13774769 // zeta^366 * 2^31 = 286215^366 * 2^31
.word   17669861 // zeta^238 * 2^31 = 286215^238 * 2^31
.word   36746905 // zeta^494 * 2^31 = 286215^494 * 2^31
.word 1714554851 // zeta^110 * (q^(-1) mod 2^32) * 2^31 = 286215^110 * 71292929 * 2^31
.word  643921999 // zeta^366 * (q^(-1) mod 2^32) * 2^31 = 286215^366 * 71292929 * 2^31
.word 3532007707 // zeta^238 * (q^(-1) mod 2^32) * 2^31 = 286215^238 * 71292929 * 2^31
.word 2417439079 // zeta^494 * (q^(-1) mod 2^32) * 2^31 = 286215^494 * 71292929 * 2^31
.word   60010757 // zeta^ 55 * 2^31 = 286215^ 55 * 2^31
.word   25675953 // zeta^183 * 2^31 = 286215^183 * 2^31
.word    6969519 // zeta^119 * 2^31 = 286215^119 * 2^31
.word   65987733 // zeta^247 * 2^31 = 286215^247 * 2^31
.word 3134527227 // zeta^ 55 * (q^(-1) mod 2^32) * 2^31 = 286215^ 55 * 71292929 * 2^31
.word 1167318863 // zeta^183 * (q^(-1) mod 2^32) * 2^31 = 286215^183 * 71292929 * 2^31
.word 3048275793 // zeta^119 * (q^(-1) mod 2^32) * 2^31 = 286215^119 * 71292929 * 2^31
.word 3599262571 // zeta^247 * (q^(-1) mod 2^32) * 2^31 = 286215^247 * 71292929 * 2^31
.word   23508291 // zeta^311 * 2^31 = 286215^311 * 2^31
.word   20438945 // zeta^439 * 2^31 = 286215^439 * 2^31
.word   45946307 // zeta^375 * 2^31 = 286215^375 * 2^31
.word   13177575 // zeta^503 * 2^31 = 286215^503 * 2^31
.word   36697917 // zeta^ 30 * 2^31 = 286215^ 30 * 2^31
.word    6463229 // zeta^286 * 2^31 = 286215^286 * 2^31
.word   58452265 // zeta^158 * 2^31 = 286215^158 * 2^31
.word   13236309 // zeta^414 * 2^31 = 286215^414 * 2^31
.word 3107033283 // zeta^ 30 * (q^(-1) mod 2^32) * 2^31 = 286215^ 30 * 71292929 * 2^31
.word 3040143619 // zeta^286 * (q^(-1) mod 2^32) * 2^31 = 286215^286 * 71292929 * 2^31
.word 1790082775 // zeta^158 * (q^(-1) mod 2^32) * 2^31 = 286215^158 * 71292929 * 2^31
.word  616779691 // zeta^414 * (q^(-1) mod 2^32) * 2^31 = 286215^414 * 71292929 * 2^31
.word   27760241 // zeta^ 15 * 2^31 = 286215^ 15 * 2^31
.word   62784079 // zeta^143 * 2^31 = 286215^143 * 2^31
.word   38109317 // zeta^ 79 * 2^31 = 286215^ 79 * 2^31
.word   58557411 // zeta^207 * 2^31 = 286215^207 * 2^31
.word 3449426319 // zeta^ 15 * (q^(-1) mod 2^32) * 2^31 = 286215^ 15 * 71292929 * 2^31
.word 3705558449 // zeta^143 * (q^(-1) mod 2^32) * 2^31 = 286215^143 * 71292929 * 2^31
.word 2760853371 // zeta^ 79 * (q^(-1) mod 2^32) * 2^31 = 286215^ 79 * 71292929 * 2^31
.word  341701661 // zeta^207 * (q^(-1) mod 2^32) * 2^31 = 286215^207 * 71292929 * 2^31
.word   60112057 // zeta^271 * 2^31 = 286215^271 * 2^31
.word   57345683 // zeta^399 * 2^31 = 286215^399 * 2^31
.word   52171431 // zeta^335 * 2^31 = 286215^335 * 2^31
.word   33135953 // zeta^463 * 2^31 = 286215^463 * 2^31
.word   13961957 // zeta^ 94 * 2^31 = 286215^ 94 * 2^31
.word    4183205 // zeta^350 * 2^31 = 286215^350 * 2^31
.word   61179875 // zeta^222 * 2^31 = 286215^222 * 2^31
.word   45952127 // zeta^478 * 2^31 = 286215^478 * 2^31
.word 4221484315 // zeta^ 94 * (q^(-1) mod 2^32) * 2^31 = 286215^ 94 * 71292929 * 2^31
.word 1002042203 // zeta^350 * (q^(-1) mod 2^32) * 2^31 = 286215^350 * 71292929 * 2^31
.word 1423306781 // zeta^222 * (q^(-1) mod 2^32) * 2^31 = 286215^222 * 71292929 * 2^31
.word 1886825345 // zeta^478 * (q^(-1) mod 2^32) * 2^31 = 286215^478 * 71292929 * 2^31
.word   27574275 // zeta^ 47 * 2^31 = 286215^ 47 * 2^31
.word   57612861 // zeta^175 * 2^31 = 286215^175 * 2^31
.word   14604621 // zeta^111 * 2^31 = 286215^111 * 2^31
.word   55726513 // zeta^239 * 2^31 = 286215^239 * 2^31
.word 2946217981 // zeta^ 47 * (q^(-1) mod 2^32) * 2^31 = 286215^ 47 * 71292929 * 2^31
.word 3580521923 // zeta^175 * (q^(-1) mod 2^32) * 2^31 = 286215^175 * 71292929 * 2^31
.word 1238707891 // zeta^111 * (q^(-1) mod 2^32) * 2^31 = 286215^111 * 71292929 * 2^31
.word 2838582863 // zeta^239 * (q^(-1) mod 2^32) * 2^31 = 286215^239 * 71292929 * 2^31
.word   31057151 // zeta^303 * 2^31 = 286215^303 * 2^31
.word     518163 // zeta^431 * 2^31 = 286215^431 * 2^31
.word   39018755 // zeta^367 * 2^31 = 286215^367 * 2^31
.word   25130025 // zeta^495 * 2^31 = 286215^495 * 2^31
.word   18340771 // zeta^ 62 * 2^31 = 286215^ 62 * 2^31
.word   64730193 // zeta^318 * 2^31 = 286215^318 * 2^31
.word   29457983 // zeta^190 * 2^31 = 286215^190 * 2^31
.word   58025703 // zeta^446 * 2^31 = 286215^446 * 2^31
.word 1148820573 // zeta^ 62 * (q^(-1) mod 2^32) * 2^31 = 286215^ 62 * 71292929 * 2^31
.word 4161860527 // zeta^318 * (q^(-1) mod 2^32) * 2^31 = 286215^318 * 71292929 * 2^31
.word 2922928577 // zeta^190 * (q^(-1) mod 2^32) * 2^31 = 286215^190 * 71292929 * 2^31
.word 4276007193 // zeta^446 * (q^(-1) mod 2^32) * 2^31 = 286215^446 * 71292929 * 2^31
.word   34062919 // zeta^ 31 * 2^31 = 286215^ 31 * 2^31
.word    6546201 // zeta^159 * 2^31 = 286215^159 * 2^31
.word   45814067 // zeta^ 95 * 2^31 = 286215^ 95 * 2^31
.word   42277717 // zeta^223 * 2^31 = 286215^223 * 2^31
.word 2257802681 // zeta^ 31 * (q^(-1) mod 2^32) * 2^31 = 286215^ 31 * 71292929 * 2^31
.word 1893205223 // zeta^159 * (q^(-1) mod 2^32) * 2^31 = 286215^159 * 71292929 * 2^31
.word  523560653 // zeta^ 95 * (q^(-1) mod 2^32) * 2^31 = 286215^ 95 * 71292929 * 2^31
.word 2692754603 // zeta^223 * (q^(-1) mod 2^32) * 2^31 = 286215^223 * 71292929 * 2^31
.word   56829859 // zeta^287 * 2^31 = 286215^287 * 2^31
.word   52668271 // zeta^415 * 2^31 = 286215^415 * 2^31
.word   44133165 // zeta^351 * 2^31 = 286215^351 * 2^31
.word    5172947 // zeta^479 * 2^31 = 286215^479 * 2^31
.word   11263143 // zeta^126 * 2^31 = 286215^126 * 2^31
.word    7013271 // zeta^382 * 2^31 = 286215^382 * 2^31
.word   47890357 // zeta^254 * 2^31 = 286215^254 * 2^31
.word   34564147 // zeta^510 * 2^31 = 286215^510 * 2^31
.word  336477017 // zeta^126 * (q^(-1) mod 2^32) * 2^31 = 286215^126 * 71292929 * 2^31
.word 1986303081 // zeta^382 * (q^(-1) mod 2^32) * 2^31 = 286215^382 * 71292929 * 2^31
.word 1775863883 // zeta^254 * (q^(-1) mod 2^32) * 2^31 = 286215^254 * 71292929 * 2^31
.word 2373488589 // zeta^510 * (q^(-1) mod 2^32) * 2^31 = 286215^510 * 71292929 * 2^31
.word   23173257 // zeta^ 63 * 2^31 = 286215^ 63 * 2^31
.word    5005437 // zeta^191 * 2^31 = 286215^191 * 2^31
.word   62149479 // zeta^127 * 2^31 = 286215^127 * 2^31
.word   65886399 // zeta^255 * 2^31 = 286215^255 * 2^31
.word 4164145015 // zeta^ 63 * (q^(-1) mod 2^32) * 2^31 = 286215^ 63 * 71292929 * 2^31
.word 3683067779 // zeta^191 * (q^(-1) mod 2^32) * 2^31 = 286215^191 * 71292929 * 2^31
.word 3012805785 // zeta^127 * (q^(-1) mod 2^32) * 2^31 = 286215^127 * 71292929 * 2^31
.word 3861937985 // zeta^255 * (q^(-1) mod 2^32) * 2^31 = 286215^255 * 71292929 * 2^31
.word   59633685 // zeta^319 * 2^31 = 286215^319 * 2^31
.word   26383745 // zeta^447 * 2^31 = 286215^447 * 2^31
.word    1655173 // zeta^383 * 2^31 = 286215^383 * 2^31
.word   59872277 // zeta^511 * 2^31 = 286215^511 * 2^31
.text
.align 4
roots_addr: .word roots
.syntax unified
.type ntt_1024_u32_33564673_286215, %function
.global ntt_1024_u32_33564673_286215
ntt_1024_u32_33564673_286215:
// Save GPRs
push {r4-r11,lr}
// Save MVE vector registers
vpush {d8-d15}
// Use r14 as marker for r0 + 1008
add r14, r0, #1008
// Use r12 as marker for r0 + 2016
add r12, r14, #1008
// Use r11 as marker for r0 + 3024
add r11, r12, #1008
// Use r10 as marker for r0 + 4032
add r10, r11, #1008
.equ modulus, 33564673
movw r9, #:lower16:modulus
movt r9, #:upper16:modulus
ldr r8, roots_addr
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[768]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 12)]
vqrdmulh.s32 Q1, Q0, r7
// input[512]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * 8)]
vmul.u32 Q0, Q0, r6
// input[256]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * 4)]
vqrdmlah.s32 Q1, Q0, r9
vqrdmulh.s32 Q4, Q2, r7
vsub.s32 Q0, Q3, Q1
vmul.u32 Q2, Q2, r6
vadd.s32 Q3, Q3, Q1
vqrdmlah.s32 Q4, Q2, r9
// input[0]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 0)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q2, Q1, Q4
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q5, Q0, r9
// input[772]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 16)]
vqrdmulh.s32 Q6, Q3, r5
vsub.s32 Q0, Q2, Q5
vmul.u32 Q3, Q3, r4
vadd.s32 Q2, Q2, Q5
vstrw.u32 Q0, [r11,#(48)]
// Release input[768] from Q0
vqrdmlah.s32 Q6, Q3, r9
vstrw.u32 Q2, [r12,#(32)]
// Release input[512] from Q2
vsub.s32 Q3, Q1, Q6
vstrw.u32 Q3, [r14,#(16)]
// Release input[256] from Q3
vadd.s32 Q1, Q1, Q6
// input[772]: Already loaded as Q4
vqrdmulh.s32 Q0, Q4, r7
// input[516]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * 12)]
vmul.u32 Q4, Q4, r6
// input[260]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * 8)]
vqrdmlah.s32 Q0, Q4, r9
vstrw.u32 Q1, [r0,#(0)]
// Release input[0] from Q1
vqrdmulh.s32 Q1, Q2, r7
vsub.s32 Q4, Q3, Q0
vmul.u32 Q2, Q2, r6
vadd.s32 Q3, Q3, Q0
vqrdmlah.s32 Q1, Q2, r9
// input[4]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 4)]
vqrdmulh.s32 Q5, Q4, r3
vsub.s32 Q2, Q0, Q1
vmul.u32 Q4, Q4, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q4, r9
// input[776]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 20)]
vqrdmulh.s32 Q6, Q3, r5
vsub.s32 Q4, Q2, Q5
vmul.u32 Q3, Q3, r4
vadd.s32 Q2, Q2, Q5
vstrw.u32 Q4, [r11,#(64)]
// Release input[772] from Q4
vqrdmlah.s32 Q6, Q3, r9
vstrw.u32 Q2, [r12,#(48)]
// Release input[516] from Q2
vsub.s32 Q3, Q0, Q6
vstrw.u32 Q3, [r14,#(32)]
// Release input[260] from Q3
vadd.s32 Q0, Q0, Q6
// input[776]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[520]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 16)]
vmul.u32 Q1, Q1, r6
// input[264]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 12)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(16)]
// Release input[4] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[8]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 8)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[780]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 24)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(80)]
// Release input[776] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(64)]
// Release input[520] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(48)]
// Release input[264] from Q4
vadd.s32 Q2, Q2, Q6
// input[780]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[524]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 20)]
vmul.u32 Q0, Q0, r6
// input[268]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 16)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(32)]
// Release input[8] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[12]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 12)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[784]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 28)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(96)]
// Release input[780] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(80)]
// Release input[524] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(64)]
// Release input[268] from Q4
vadd.s32 Q1, Q1, Q6
// input[784]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[528]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 24)]
vmul.u32 Q2, Q2, r6
// input[272]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 20)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(48)]
// Release input[12] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[16]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 16)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[788]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 32)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(112)]
// Release input[784] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(96)]
// Release input[528] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(80)]
// Release input[272] from Q4
vadd.s32 Q0, Q0, Q6
// input[788]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[532]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 28)]
vmul.u32 Q1, Q1, r6
// input[276]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 24)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(64)]
// Release input[16] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[20]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 20)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[792]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 36)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(128)]
// Release input[788] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(112)]
// Release input[532] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(96)]
// Release input[276] from Q4
vadd.s32 Q2, Q2, Q6
// input[792]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[536]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 32)]
vmul.u32 Q0, Q0, r6
// input[280]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 28)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(80)]
// Release input[20] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[24]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 24)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[796]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 40)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(144)]
// Release input[792] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(128)]
// Release input[536] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(112)]
// Release input[280] from Q4
vadd.s32 Q1, Q1, Q6
// input[796]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[540]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 36)]
vmul.u32 Q2, Q2, r6
// input[284]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 32)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(96)]
// Release input[24] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[28]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 28)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[800]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 44)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(160)]
// Release input[796] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(144)]
// Release input[540] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(128)]
// Release input[284] from Q4
vadd.s32 Q0, Q0, Q6
// input[800]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[544]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 40)]
vmul.u32 Q1, Q1, r6
// input[288]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 36)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(112)]
// Release input[28] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[32]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 32)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[804]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 48)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(176)]
// Release input[800] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(160)]
// Release input[544] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(144)]
// Release input[288] from Q4
vadd.s32 Q2, Q2, Q6
// input[804]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[548]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 44)]
vmul.u32 Q0, Q0, r6
// input[292]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 40)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(128)]
// Release input[32] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[36]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 36)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[808]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 52)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(192)]
// Release input[804] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(176)]
// Release input[548] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(160)]
// Release input[292] from Q4
vadd.s32 Q1, Q1, Q6
// input[808]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[552]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 48)]
vmul.u32 Q2, Q2, r6
// input[296]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 44)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(144)]
// Release input[36] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[40]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 40)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[812]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 56)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(208)]
// Release input[808] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(192)]
// Release input[552] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(176)]
// Release input[296] from Q4
vadd.s32 Q0, Q0, Q6
// input[812]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[556]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 52)]
vmul.u32 Q1, Q1, r6
// input[300]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 48)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(160)]
// Release input[40] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[44]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 44)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[816]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 60)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(224)]
// Release input[812] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(208)]
// Release input[556] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(192)]
// Release input[300] from Q4
vadd.s32 Q2, Q2, Q6
// input[816]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[560]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 56)]
vmul.u32 Q0, Q0, r6
// input[304]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 52)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(176)]
// Release input[44] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[48]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 48)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[820]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 64)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(240)]
// Release input[816] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(224)]
// Release input[560] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(208)]
// Release input[304] from Q4
vadd.s32 Q1, Q1, Q6
// input[820]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[564]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 60)]
vmul.u32 Q2, Q2, r6
// input[308]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 56)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(192)]
// Release input[48] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[52]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 52)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[824]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 68)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(256)]
// Release input[820] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(240)]
// Release input[564] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(224)]
// Release input[308] from Q4
vadd.s32 Q0, Q0, Q6
// input[824]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[568]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 64)]
vmul.u32 Q1, Q1, r6
// input[312]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 60)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(208)]
// Release input[52] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[56]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 56)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[828]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 72)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(272)]
// Release input[824] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(256)]
// Release input[568] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(240)]
// Release input[312] from Q4
vadd.s32 Q2, Q2, Q6
// input[828]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[572]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 68)]
vmul.u32 Q0, Q0, r6
// input[316]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 64)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(224)]
// Release input[56] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[60]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 60)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[832]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 76)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(288)]
// Release input[828] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(272)]
// Release input[572] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(256)]
// Release input[316] from Q4
vadd.s32 Q1, Q1, Q6
// input[832]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[576]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 72)]
vmul.u32 Q2, Q2, r6
// input[320]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 68)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(240)]
// Release input[60] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[64]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 64)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[836]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 80)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(304)]
// Release input[832] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(288)]
// Release input[576] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(272)]
// Release input[320] from Q4
vadd.s32 Q0, Q0, Q6
// input[836]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[580]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 76)]
vmul.u32 Q1, Q1, r6
// input[324]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 72)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(256)]
// Release input[64] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[68]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 68)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[840]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 84)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(320)]
// Release input[836] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(304)]
// Release input[580] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(288)]
// Release input[324] from Q4
vadd.s32 Q2, Q2, Q6
// input[840]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[584]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 80)]
vmul.u32 Q0, Q0, r6
// input[328]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 76)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(272)]
// Release input[68] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[72]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 72)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[844]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 88)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(336)]
// Release input[840] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(320)]
// Release input[584] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(304)]
// Release input[328] from Q4
vadd.s32 Q1, Q1, Q6
// input[844]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[588]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 84)]
vmul.u32 Q2, Q2, r6
// input[332]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 80)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(288)]
// Release input[72] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[76]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 76)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[848]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 92)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(352)]
// Release input[844] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(336)]
// Release input[588] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(320)]
// Release input[332] from Q4
vadd.s32 Q0, Q0, Q6
// input[848]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[592]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 88)]
vmul.u32 Q1, Q1, r6
// input[336]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 84)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(304)]
// Release input[76] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[80]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 80)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[852]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 96)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(368)]
// Release input[848] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(352)]
// Release input[592] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(336)]
// Release input[336] from Q4
vadd.s32 Q2, Q2, Q6
// input[852]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[596]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 92)]
vmul.u32 Q0, Q0, r6
// input[340]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 88)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(320)]
// Release input[80] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[84]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 84)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[856]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 100)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(384)]
// Release input[852] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(368)]
// Release input[596] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(352)]
// Release input[340] from Q4
vadd.s32 Q1, Q1, Q6
// input[856]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[600]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 96)]
vmul.u32 Q2, Q2, r6
// input[344]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 92)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(336)]
// Release input[84] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[88]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 88)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[860]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 104)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(400)]
// Release input[856] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(384)]
// Release input[600] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(368)]
// Release input[344] from Q4
vadd.s32 Q0, Q0, Q6
// input[860]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[604]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 100)]
vmul.u32 Q1, Q1, r6
// input[348]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 96)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(352)]
// Release input[88] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[92]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 92)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[864]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 108)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(416)]
// Release input[860] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(400)]
// Release input[604] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(384)]
// Release input[348] from Q4
vadd.s32 Q2, Q2, Q6
// input[864]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[608]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 104)]
vmul.u32 Q0, Q0, r6
// input[352]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 100)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(368)]
// Release input[92] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[96]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 96)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[868]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 112)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(432)]
// Release input[864] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(416)]
// Release input[608] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(400)]
// Release input[352] from Q4
vadd.s32 Q1, Q1, Q6
// input[868]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[612]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 108)]
vmul.u32 Q2, Q2, r6
// input[356]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 104)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(384)]
// Release input[96] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[100]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 100)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[872]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 116)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(448)]
// Release input[868] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(432)]
// Release input[612] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(416)]
// Release input[356] from Q4
vadd.s32 Q0, Q0, Q6
// input[872]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[616]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 112)]
vmul.u32 Q1, Q1, r6
// input[360]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 108)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(400)]
// Release input[100] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[104]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 104)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[876]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 120)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(464)]
// Release input[872] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(448)]
// Release input[616] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(432)]
// Release input[360] from Q4
vadd.s32 Q2, Q2, Q6
// input[876]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[620]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 116)]
vmul.u32 Q0, Q0, r6
// input[364]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 112)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(416)]
// Release input[104] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[108]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 108)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[880]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 124)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(480)]
// Release input[876] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(464)]
// Release input[620] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(448)]
// Release input[364] from Q4
vadd.s32 Q1, Q1, Q6
// input[880]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[624]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 120)]
vmul.u32 Q2, Q2, r6
// input[368]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 116)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(432)]
// Release input[108] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[112]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 112)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[884]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -124)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(496)]
// Release input[880] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(480)]
// Release input[624] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(464)]
// Release input[368] from Q4
vadd.s32 Q0, Q0, Q6
// input[884]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[628]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 124)]
vmul.u32 Q1, Q1, r6
// input[372]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 120)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(448)]
// Release input[112] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[116]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 116)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[888]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -120)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-496)]
// Release input[884] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(496)]
// Release input[628] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(480)]
// Release input[372] from Q4
vadd.s32 Q2, Q2, Q6
// input[888]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[632]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -124)]
vmul.u32 Q0, Q0, r6
// input[376]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 124)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(464)]
// Release input[116] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[120]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 120)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[892]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -116)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(-480)]
// Release input[888] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-496)]
// Release input[632] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(496)]
// Release input[376] from Q4
vadd.s32 Q1, Q1, Q6
// input[892]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[636]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -120)]
vmul.u32 Q2, Q2, r6
// input[380]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -124)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(480)]
// Release input[120] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[124]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 124)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[896]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -112)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-464)]
// Release input[892] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-480)]
// Release input[636] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(-496)]
// Release input[380] from Q4
vadd.s32 Q0, Q0, Q6
// input[896]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[640]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -116)]
vmul.u32 Q1, Q1, r6
// input[384]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -120)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(496)]
// Release input[124] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[128]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -124)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[900]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -108)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-448)]
// Release input[896] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-464)]
// Release input[640] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(-480)]
// Release input[384] from Q4
vadd.s32 Q2, Q2, Q6
// input[900]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[644]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -112)]
vmul.u32 Q0, Q0, r6
// input[388]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -116)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(-496)]
// Release input[128] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[132]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -120)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[904]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -104)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(-432)]
// Release input[900] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-448)]
// Release input[644] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(-464)]
// Release input[388] from Q4
vadd.s32 Q1, Q1, Q6
// input[904]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[648]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -108)]
vmul.u32 Q2, Q2, r6
// input[392]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -112)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(-480)]
// Release input[132] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[136]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -116)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[908]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -100)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-416)]
// Release input[904] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-432)]
// Release input[648] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(-448)]
// Release input[392] from Q4
vadd.s32 Q0, Q0, Q6
// input[908]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[652]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -104)]
vmul.u32 Q1, Q1, r6
// input[396]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -108)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(-464)]
// Release input[136] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[140]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -112)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[912]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -96)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-400)]
// Release input[908] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-416)]
// Release input[652] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(-432)]
// Release input[396] from Q4
vadd.s32 Q2, Q2, Q6
// input[912]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[656]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -100)]
vmul.u32 Q0, Q0, r6
// input[400]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -104)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(-448)]
// Release input[140] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[144]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -108)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[916]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -92)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(-384)]
// Release input[912] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-400)]
// Release input[656] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(-416)]
// Release input[400] from Q4
vadd.s32 Q1, Q1, Q6
// input[916]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[660]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -96)]
vmul.u32 Q2, Q2, r6
// input[404]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -100)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(-432)]
// Release input[144] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[148]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -104)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[920]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -88)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-368)]
// Release input[916] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-384)]
// Release input[660] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(-400)]
// Release input[404] from Q4
vadd.s32 Q0, Q0, Q6
// input[920]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[664]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -92)]
vmul.u32 Q1, Q1, r6
// input[408]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -96)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(-416)]
// Release input[148] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[152]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -100)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[924]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -84)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-352)]
// Release input[920] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-368)]
// Release input[664] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(-384)]
// Release input[408] from Q4
vadd.s32 Q2, Q2, Q6
// input[924]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[668]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -88)]
vmul.u32 Q0, Q0, r6
// input[412]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -92)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(-400)]
// Release input[152] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[156]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -96)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[928]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -80)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(-336)]
// Release input[924] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-352)]
// Release input[668] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(-368)]
// Release input[412] from Q4
vadd.s32 Q1, Q1, Q6
// input[928]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[672]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -84)]
vmul.u32 Q2, Q2, r6
// input[416]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -88)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(-384)]
// Release input[156] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[160]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -92)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[932]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -76)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-320)]
// Release input[928] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-336)]
// Release input[672] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(-352)]
// Release input[416] from Q4
vadd.s32 Q0, Q0, Q6
// input[932]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[676]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -80)]
vmul.u32 Q1, Q1, r6
// input[420]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -84)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(-368)]
// Release input[160] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[164]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -88)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[936]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -72)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-304)]
// Release input[932] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-320)]
// Release input[676] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(-336)]
// Release input[420] from Q4
vadd.s32 Q2, Q2, Q6
// input[936]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[680]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -76)]
vmul.u32 Q0, Q0, r6
// input[424]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -80)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(-352)]
// Release input[164] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[168]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -84)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[940]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -68)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(-288)]
// Release input[936] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-304)]
// Release input[680] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(-320)]
// Release input[424] from Q4
vadd.s32 Q1, Q1, Q6
// input[940]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[684]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -72)]
vmul.u32 Q2, Q2, r6
// input[428]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -76)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(-336)]
// Release input[168] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[172]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -80)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[944]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -64)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-272)]
// Release input[940] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-288)]
// Release input[684] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(-304)]
// Release input[428] from Q4
vadd.s32 Q0, Q0, Q6
// input[944]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[688]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -68)]
vmul.u32 Q1, Q1, r6
// input[432]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -72)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(-320)]
// Release input[172] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[176]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -76)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[948]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -60)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-256)]
// Release input[944] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-272)]
// Release input[688] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(-288)]
// Release input[432] from Q4
vadd.s32 Q2, Q2, Q6
// input[948]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[692]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -64)]
vmul.u32 Q0, Q0, r6
// input[436]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -68)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(-304)]
// Release input[176] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[180]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -72)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[952]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -56)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(-240)]
// Release input[948] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-256)]
// Release input[692] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(-272)]
// Release input[436] from Q4
vadd.s32 Q1, Q1, Q6
// input[952]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[696]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -60)]
vmul.u32 Q2, Q2, r6
// input[440]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -64)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(-288)]
// Release input[180] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[184]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -68)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[956]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -52)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-224)]
// Release input[952] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-240)]
// Release input[696] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(-256)]
// Release input[440] from Q4
vadd.s32 Q0, Q0, Q6
// input[956]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[700]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -56)]
vmul.u32 Q1, Q1, r6
// input[444]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -60)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(-272)]
// Release input[184] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[188]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -64)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[960]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -48)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-208)]
// Release input[956] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-224)]
// Release input[700] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(-240)]
// Release input[444] from Q4
vadd.s32 Q2, Q2, Q6
// input[960]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[704]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -52)]
vmul.u32 Q0, Q0, r6
// input[448]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -56)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(-256)]
// Release input[188] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[192]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -60)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[964]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -44)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(-192)]
// Release input[960] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-208)]
// Release input[704] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(-224)]
// Release input[448] from Q4
vadd.s32 Q1, Q1, Q6
// input[964]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[708]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -48)]
vmul.u32 Q2, Q2, r6
// input[452]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -52)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(-240)]
// Release input[192] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[196]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -56)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[968]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -40)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-176)]
// Release input[964] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-192)]
// Release input[708] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(-208)]
// Release input[452] from Q4
vadd.s32 Q0, Q0, Q6
// input[968]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[712]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -44)]
vmul.u32 Q1, Q1, r6
// input[456]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -48)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(-224)]
// Release input[196] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[200]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -52)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[972]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -36)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-160)]
// Release input[968] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-176)]
// Release input[712] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(-192)]
// Release input[456] from Q4
vadd.s32 Q2, Q2, Q6
// input[972]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[716]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -40)]
vmul.u32 Q0, Q0, r6
// input[460]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -44)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(-208)]
// Release input[200] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[204]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -48)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[976]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -32)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(-144)]
// Release input[972] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-160)]
// Release input[716] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(-176)]
// Release input[460] from Q4
vadd.s32 Q1, Q1, Q6
// input[976]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[720]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -36)]
vmul.u32 Q2, Q2, r6
// input[464]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -40)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(-192)]
// Release input[204] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[208]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -44)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[980]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -28)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-128)]
// Release input[976] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-144)]
// Release input[720] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(-160)]
// Release input[464] from Q4
vadd.s32 Q0, Q0, Q6
// input[980]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[724]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -32)]
vmul.u32 Q1, Q1, r6
// input[468]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -36)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(-176)]
// Release input[208] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[212]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -40)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[984]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -24)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-112)]
// Release input[980] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-128)]
// Release input[724] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(-144)]
// Release input[468] from Q4
vadd.s32 Q2, Q2, Q6
// input[984]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[728]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -28)]
vmul.u32 Q0, Q0, r6
// input[472]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -32)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(-160)]
// Release input[212] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[216]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -36)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[988]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -20)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(-96)]
// Release input[984] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-112)]
// Release input[728] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(-128)]
// Release input[472] from Q4
vadd.s32 Q1, Q1, Q6
// input[988]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[732]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -24)]
vmul.u32 Q2, Q2, r6
// input[476]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -28)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(-144)]
// Release input[216] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[220]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -32)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[992]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -16)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-80)]
// Release input[988] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-96)]
// Release input[732] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(-112)]
// Release input[476] from Q4
vadd.s32 Q0, Q0, Q6
// input[992]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[736]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -20)]
vmul.u32 Q1, Q1, r6
// input[480]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -24)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(-128)]
// Release input[220] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[224]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -28)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[996]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -12)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-64)]
// Release input[992] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-80)]
// Release input[736] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(-96)]
// Release input[480] from Q4
vadd.s32 Q2, Q2, Q6
// input[996]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[740]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -16)]
vmul.u32 Q0, Q0, r6
// input[484]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -20)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(-112)]
// Release input[224] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[228]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -24)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[1000]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -8)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(-48)]
// Release input[996] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-64)]
// Release input[740] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(-80)]
// Release input[484] from Q4
vadd.s32 Q1, Q1, Q6
// input[1000]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[744]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -12)]
vmul.u32 Q2, Q2, r6
// input[488]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -16)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(-96)]
// Release input[228] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[232]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -20)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[1004]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -4)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-32)]
// Release input[1000] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-48)]
// Release input[744] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(-64)]
// Release input[488] from Q4
vadd.s32 Q0, Q0, Q6
// input[1004]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[748]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -8)]
vmul.u32 Q1, Q1, r6
// input[492]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -12)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(-80)]
// Release input[232] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[236]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -16)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[1008]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * 0)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-16)]
// Release input[1004] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-32)]
// Release input[748] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(-48)]
// Release input[492] from Q4
vadd.s32 Q2, Q2, Q6
// input[1008]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[752]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -4)]
vmul.u32 Q0, Q0, r6
// input[496]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -8)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(-64)]
// Release input[236] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[240]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -12)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[1012]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * 4)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(0)]
// Release input[1008] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-16)]
// Release input[752] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(-32)]
// Release input[496] from Q4
vadd.s32 Q1, Q1, Q6
// input[1012]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[756]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * 0)]
vmul.u32 Q2, Q2, r6
// input[500]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -4)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(-48)]
// Release input[240] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[244]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -8)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[1016]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * 8)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(16)]
// Release input[1012] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(0)]
// Release input[756] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(-16)]
// Release input[500] from Q4
vadd.s32 Q0, Q0, Q6
// input[1016]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[760]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * 4)]
vmul.u32 Q1, Q1, r6
// input[504]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 0)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(-32)]
// Release input[244] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[248]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -4)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[1020]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * 12)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(32)]
// Release input[1016] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(16)]
// Release input[760] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(0)]
// Release input[504] from Q4
vadd.s32 Q2, Q2, Q6
// input[1020]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[764]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * 8)]
vmul.u32 Q0, Q0, r6
// input[508]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 4)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(-16)]
// Release input[248] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[252]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * 0)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[192]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -60)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(48)]
// Release input[1020] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(32)]
// Release input[764] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(16)]
// Release input[508] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[192]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[128]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -124)]
vmul.u32 Q2, Q2, r6
// input[64]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 64)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(0)]
// Release input[252] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[0]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 0)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[196]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -56)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(-240)]
// Release input[192] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-496)]
// Release input[128] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(256)]
// Release input[64] from Q4
vadd.s32 Q0, Q0, Q6
// input[196]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[132]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -120)]
vmul.u32 Q1, Q1, r6
// input[68]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 68)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(0)]
// Release input[0] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[4]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 4)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[200]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -52)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(-224)]
// Release input[196] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-480)]
// Release input[132] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(272)]
// Release input[68] from Q4
vadd.s32 Q2, Q2, Q6
// input[200]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[136]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -116)]
vmul.u32 Q0, Q0, r6
// input[72]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 72)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(16)]
// Release input[4] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[8]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 8)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[204]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -48)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(-208)]
// Release input[200] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-464)]
// Release input[136] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(288)]
// Release input[72] from Q4
vadd.s32 Q1, Q1, Q6
// input[204]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[140]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -112)]
vmul.u32 Q2, Q2, r6
// input[76]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 76)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(32)]
// Release input[8] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[12]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 12)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[208]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -44)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(-192)]
// Release input[204] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-448)]
// Release input[140] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(304)]
// Release input[76] from Q4
vadd.s32 Q0, Q0, Q6
// input[208]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[144]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -108)]
vmul.u32 Q1, Q1, r6
// input[80]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 80)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(48)]
// Release input[12] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[16]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 16)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[212]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -40)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(-176)]
// Release input[208] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-432)]
// Release input[144] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(320)]
// Release input[80] from Q4
vadd.s32 Q2, Q2, Q6
// input[212]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[148]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -104)]
vmul.u32 Q0, Q0, r6
// input[84]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 84)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(64)]
// Release input[16] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[20]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 20)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[216]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -36)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(-160)]
// Release input[212] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-416)]
// Release input[148] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(336)]
// Release input[84] from Q4
vadd.s32 Q1, Q1, Q6
// input[216]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[152]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -100)]
vmul.u32 Q2, Q2, r6
// input[88]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 88)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(80)]
// Release input[20] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[24]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 24)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[220]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -32)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(-144)]
// Release input[216] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-400)]
// Release input[152] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(352)]
// Release input[88] from Q4
vadd.s32 Q0, Q0, Q6
// input[220]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[156]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -96)]
vmul.u32 Q1, Q1, r6
// input[92]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 92)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(96)]
// Release input[24] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[28]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 28)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[224]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -28)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(-128)]
// Release input[220] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-384)]
// Release input[156] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(368)]
// Release input[92] from Q4
vadd.s32 Q2, Q2, Q6
// input[224]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[160]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -92)]
vmul.u32 Q0, Q0, r6
// input[96]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 96)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(112)]
// Release input[28] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[32]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 32)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[228]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -24)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(-112)]
// Release input[224] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-368)]
// Release input[160] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(384)]
// Release input[96] from Q4
vadd.s32 Q1, Q1, Q6
// input[228]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[164]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -88)]
vmul.u32 Q2, Q2, r6
// input[100]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 100)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(128)]
// Release input[32] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[36]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 36)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[232]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -20)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(-96)]
// Release input[228] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-352)]
// Release input[164] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(400)]
// Release input[100] from Q4
vadd.s32 Q0, Q0, Q6
// input[232]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[168]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -84)]
vmul.u32 Q1, Q1, r6
// input[104]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 104)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(144)]
// Release input[36] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[40]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 40)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[236]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -16)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(-80)]
// Release input[232] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-336)]
// Release input[168] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(416)]
// Release input[104] from Q4
vadd.s32 Q2, Q2, Q6
// input[236]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[172]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -80)]
vmul.u32 Q0, Q0, r6
// input[108]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 108)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(160)]
// Release input[40] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[44]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 44)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[240]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -12)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(-64)]
// Release input[236] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-320)]
// Release input[172] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(432)]
// Release input[108] from Q4
vadd.s32 Q1, Q1, Q6
// input[240]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[176]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -76)]
vmul.u32 Q2, Q2, r6
// input[112]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 112)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(176)]
// Release input[44] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[48]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 48)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[244]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -8)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(-48)]
// Release input[240] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-304)]
// Release input[176] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(448)]
// Release input[112] from Q4
vadd.s32 Q0, Q0, Q6
// input[244]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[180]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -72)]
vmul.u32 Q1, Q1, r6
// input[116]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 116)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(192)]
// Release input[48] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[52]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 52)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[248]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -4)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(-32)]
// Release input[244] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-288)]
// Release input[180] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(464)]
// Release input[116] from Q4
vadd.s32 Q2, Q2, Q6
// input[248]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[184]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -68)]
vmul.u32 Q0, Q0, r6
// input[120]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 120)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(208)]
// Release input[52] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[56]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 56)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[252]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * 0)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(-16)]
// Release input[248] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-272)]
// Release input[184] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(480)]
// Release input[120] from Q4
vadd.s32 Q1, Q1, Q6
// input[252]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[188]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -64)]
vmul.u32 Q2, Q2, r6
// input[124]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 124)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(224)]
// Release input[56] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[60]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 60)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[448]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * -56)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(0)]
// Release input[252] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-256)]
// Release input[188] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(496)]
// Release input[124] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[448]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[384]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -120)]
vmul.u32 Q1, Q1, r6
// input[320]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 68)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(240)]
// Release input[60] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[256]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * 4)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[452]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * -52)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r12,#(-224)]
// Release input[448] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-480)]
// Release input[384] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(272)]
// Release input[320] from Q4
vadd.s32 Q2, Q2, Q6
// input[452]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[388]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -116)]
vmul.u32 Q0, Q0, r6
// input[324]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 72)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(16)]
// Release input[256] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[260]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * 8)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[456]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * -48)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r12,#(-208)]
// Release input[452] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-464)]
// Release input[388] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(288)]
// Release input[324] from Q4
vadd.s32 Q1, Q1, Q6
// input[456]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[392]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -112)]
vmul.u32 Q2, Q2, r6
// input[328]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 76)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(32)]
// Release input[260] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[264]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * 12)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[460]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * -44)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r12,#(-192)]
// Release input[456] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-448)]
// Release input[392] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(304)]
// Release input[328] from Q4
vadd.s32 Q0, Q0, Q6
// input[460]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[396]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -108)]
vmul.u32 Q1, Q1, r6
// input[332]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 80)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(48)]
// Release input[264] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[268]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * 16)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[464]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * -40)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r12,#(-176)]
// Release input[460] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-432)]
// Release input[396] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(320)]
// Release input[332] from Q4
vadd.s32 Q2, Q2, Q6
// input[464]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[400]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -104)]
vmul.u32 Q0, Q0, r6
// input[336]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 84)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(64)]
// Release input[268] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[272]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * 20)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[468]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * -36)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r12,#(-160)]
// Release input[464] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-416)]
// Release input[400] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(336)]
// Release input[336] from Q4
vadd.s32 Q1, Q1, Q6
// input[468]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[404]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -100)]
vmul.u32 Q2, Q2, r6
// input[340]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 88)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(80)]
// Release input[272] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[276]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * 24)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[472]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * -32)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r12,#(-144)]
// Release input[468] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-400)]
// Release input[404] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(352)]
// Release input[340] from Q4
vadd.s32 Q0, Q0, Q6
// input[472]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[408]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -96)]
vmul.u32 Q1, Q1, r6
// input[344]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 92)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(96)]
// Release input[276] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[280]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * 28)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[476]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * -28)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r12,#(-128)]
// Release input[472] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-384)]
// Release input[408] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(368)]
// Release input[344] from Q4
vadd.s32 Q2, Q2, Q6
// input[476]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[412]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -92)]
vmul.u32 Q0, Q0, r6
// input[348]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 96)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(112)]
// Release input[280] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[284]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * 32)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[480]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * -24)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r12,#(-112)]
// Release input[476] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-368)]
// Release input[412] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(384)]
// Release input[348] from Q4
vadd.s32 Q1, Q1, Q6
// input[480]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[416]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -88)]
vmul.u32 Q2, Q2, r6
// input[352]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 100)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(128)]
// Release input[284] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[288]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * 36)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[484]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * -20)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r12,#(-96)]
// Release input[480] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-352)]
// Release input[416] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(400)]
// Release input[352] from Q4
vadd.s32 Q0, Q0, Q6
// input[484]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[420]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -84)]
vmul.u32 Q1, Q1, r6
// input[356]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 104)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(144)]
// Release input[288] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[292]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * 40)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[488]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * -16)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r12,#(-80)]
// Release input[484] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-336)]
// Release input[420] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(416)]
// Release input[356] from Q4
vadd.s32 Q2, Q2, Q6
// input[488]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[424]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -80)]
vmul.u32 Q0, Q0, r6
// input[360]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 108)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(160)]
// Release input[292] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[296]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * 44)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[492]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * -12)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r12,#(-64)]
// Release input[488] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-320)]
// Release input[424] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(432)]
// Release input[360] from Q4
vadd.s32 Q1, Q1, Q6
// input[492]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[428]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -76)]
vmul.u32 Q2, Q2, r6
// input[364]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 112)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(176)]
// Release input[296] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[300]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * 48)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[496]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * -8)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r12,#(-48)]
// Release input[492] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-304)]
// Release input[428] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(448)]
// Release input[364] from Q4
vadd.s32 Q0, Q0, Q6
// input[496]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[432]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -72)]
vmul.u32 Q1, Q1, r6
// input[368]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 116)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(192)]
// Release input[300] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[304]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * 52)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[500]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * -4)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r12,#(-32)]
// Release input[496] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-288)]
// Release input[432] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(464)]
// Release input[368] from Q4
vadd.s32 Q2, Q2, Q6
// input[500]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[436]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -68)]
vmul.u32 Q0, Q0, r6
// input[372]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 120)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(208)]
// Release input[304] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[308]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * 56)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[504]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * 0)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r12,#(-16)]
// Release input[500] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-272)]
// Release input[436] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(480)]
// Release input[372] from Q4
vadd.s32 Q1, Q1, Q6
// input[504]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[440]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -64)]
vmul.u32 Q2, Q2, r6
// input[376]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 124)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(224)]
// Release input[308] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[312]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * 60)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[508]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * 4)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r12,#(0)]
// Release input[504] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-256)]
// Release input[440] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(496)]
// Release input[376] from Q4
vadd.s32 Q0, Q0, Q6
// input[508]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[444]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -60)]
vmul.u32 Q1, Q1, r6
// input[380]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -124)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(240)]
// Release input[312] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[316]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * 64)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[704]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * -52)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r12,#(16)]
// Release input[508] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-240)]
// Release input[444] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(-496)]
// Release input[380] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[704]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[640]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -116)]
vmul.u32 Q0, Q0, r6
// input[576]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 72)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(256)]
// Release input[316] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[512]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * 8)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[708]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * -48)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(-208)]
// Release input[704] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-464)]
// Release input[640] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(288)]
// Release input[576] from Q4
vadd.s32 Q1, Q1, Q6
// input[708]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[644]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -112)]
vmul.u32 Q2, Q2, r6
// input[580]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 76)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r12,#(32)]
// Release input[512] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[516]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * 12)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[712]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * -44)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(-192)]
// Release input[708] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-448)]
// Release input[644] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(304)]
// Release input[580] from Q4
vadd.s32 Q0, Q0, Q6
// input[712]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[648]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -108)]
vmul.u32 Q1, Q1, r6
// input[584]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 80)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r12,#(48)]
// Release input[516] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[520]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * 16)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[716]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * -40)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(-176)]
// Release input[712] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-432)]
// Release input[648] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(320)]
// Release input[584] from Q4
vadd.s32 Q2, Q2, Q6
// input[716]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[652]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -104)]
vmul.u32 Q0, Q0, r6
// input[588]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 84)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r12,#(64)]
// Release input[520] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[524]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * 20)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[720]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * -36)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(-160)]
// Release input[716] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-416)]
// Release input[652] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(336)]
// Release input[588] from Q4
vadd.s32 Q1, Q1, Q6
// input[720]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[656]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -100)]
vmul.u32 Q2, Q2, r6
// input[592]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 88)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r12,#(80)]
// Release input[524] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[528]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * 24)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[724]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * -32)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(-144)]
// Release input[720] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-400)]
// Release input[656] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(352)]
// Release input[592] from Q4
vadd.s32 Q0, Q0, Q6
// input[724]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[660]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -96)]
vmul.u32 Q1, Q1, r6
// input[596]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 92)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r12,#(96)]
// Release input[528] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[532]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * 28)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[728]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * -28)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(-128)]
// Release input[724] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-384)]
// Release input[660] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(368)]
// Release input[596] from Q4
vadd.s32 Q2, Q2, Q6
// input[728]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[664]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -92)]
vmul.u32 Q0, Q0, r6
// input[600]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 96)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r12,#(112)]
// Release input[532] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[536]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * 32)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[732]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * -24)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(-112)]
// Release input[728] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-368)]
// Release input[664] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(384)]
// Release input[600] from Q4
vadd.s32 Q1, Q1, Q6
// input[732]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[668]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -88)]
vmul.u32 Q2, Q2, r6
// input[604]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 100)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r12,#(128)]
// Release input[536] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[540]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * 36)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[736]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * -20)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(-96)]
// Release input[732] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-352)]
// Release input[668] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(400)]
// Release input[604] from Q4
vadd.s32 Q0, Q0, Q6
// input[736]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[672]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -84)]
vmul.u32 Q1, Q1, r6
// input[608]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 104)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r12,#(144)]
// Release input[540] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[544]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * 40)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[740]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * -16)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(-80)]
// Release input[736] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-336)]
// Release input[672] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(416)]
// Release input[608] from Q4
vadd.s32 Q2, Q2, Q6
// input[740]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[676]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -80)]
vmul.u32 Q0, Q0, r6
// input[612]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 108)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r12,#(160)]
// Release input[544] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[548]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * 44)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[744]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * -12)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(-64)]
// Release input[740] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-320)]
// Release input[676] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(432)]
// Release input[612] from Q4
vadd.s32 Q1, Q1, Q6
// input[744]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[680]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -76)]
vmul.u32 Q2, Q2, r6
// input[616]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 112)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r12,#(176)]
// Release input[548] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[552]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * 48)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[748]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * -8)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(-48)]
// Release input[744] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-304)]
// Release input[680] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(448)]
// Release input[616] from Q4
vadd.s32 Q0, Q0, Q6
// input[748]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[684]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -72)]
vmul.u32 Q1, Q1, r6
// input[620]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 116)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r12,#(192)]
// Release input[552] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[556]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * 52)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[752]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * -4)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(-32)]
// Release input[748] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-288)]
// Release input[684] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(464)]
// Release input[620] from Q4
vadd.s32 Q2, Q2, Q6
// input[752]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[688]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -68)]
vmul.u32 Q0, Q0, r6
// input[624]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 120)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r12,#(208)]
// Release input[556] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[560]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * 56)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[756]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 0)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(-16)]
// Release input[752] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-272)]
// Release input[688] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(480)]
// Release input[624] from Q4
vadd.s32 Q1, Q1, Q6
// input[756]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[692]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -64)]
vmul.u32 Q2, Q2, r6
// input[628]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 124)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r12,#(224)]
// Release input[560] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[564]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * 60)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[760]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 4)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(0)]
// Release input[756] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-256)]
// Release input[692] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(496)]
// Release input[628] from Q4
vadd.s32 Q0, Q0, Q6
// input[760]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[696]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -60)]
vmul.u32 Q1, Q1, r6
// input[632]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * -124)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r12,#(240)]
// Release input[564] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[568]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * 64)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[764]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 8)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(16)]
// Release input[760] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-240)]
// Release input[696] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r11,#(-496)]
// Release input[632] from Q4
vadd.s32 Q2, Q2, Q6
// input[764]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[700]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -56)]
vmul.u32 Q0, Q0, r6
// input[636]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * -120)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r12,#(256)]
// Release input[568] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[572]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * 68)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[960]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -48)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(32)]
// Release input[764] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-224)]
// Release input[700] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r11,#(-480)]
// Release input[636] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[960]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[896]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -112)]
vmul.u32 Q2, Q2, r6
// input[832]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 76)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r12,#(272)]
// Release input[572] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[768]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 12)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[964]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -44)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-192)]
// Release input[960] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-448)]
// Release input[896] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r11,#(304)]
// Release input[832] from Q4
vadd.s32 Q0, Q0, Q6
// input[964]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[900]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -108)]
vmul.u32 Q1, Q1, r6
// input[836]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 80)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r11,#(48)]
// Release input[768] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[772]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 16)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[968]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -40)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-176)]
// Release input[964] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-432)]
// Release input[900] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r11,#(320)]
// Release input[836] from Q4
vadd.s32 Q2, Q2, Q6
// input[968]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[904]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -104)]
vmul.u32 Q0, Q0, r6
// input[840]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 84)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r11,#(64)]
// Release input[772] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[776]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 20)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[972]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -36)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(-160)]
// Release input[968] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-416)]
// Release input[904] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r11,#(336)]
// Release input[840] from Q4
vadd.s32 Q1, Q1, Q6
// input[972]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[908]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -100)]
vmul.u32 Q2, Q2, r6
// input[844]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 88)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r11,#(80)]
// Release input[776] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[780]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 24)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[976]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -32)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-144)]
// Release input[972] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-400)]
// Release input[908] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r11,#(352)]
// Release input[844] from Q4
vadd.s32 Q0, Q0, Q6
// input[976]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[912]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -96)]
vmul.u32 Q1, Q1, r6
// input[848]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 92)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r11,#(96)]
// Release input[780] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[784]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 28)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[980]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -28)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-128)]
// Release input[976] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-384)]
// Release input[912] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r11,#(368)]
// Release input[848] from Q4
vadd.s32 Q2, Q2, Q6
// input[980]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[916]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -92)]
vmul.u32 Q0, Q0, r6
// input[852]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 96)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r11,#(112)]
// Release input[784] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[788]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 32)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[984]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -24)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(-112)]
// Release input[980] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-368)]
// Release input[916] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r11,#(384)]
// Release input[852] from Q4
vadd.s32 Q1, Q1, Q6
// input[984]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[920]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -88)]
vmul.u32 Q2, Q2, r6
// input[856]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 100)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r11,#(128)]
// Release input[788] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[792]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 36)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[988]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -20)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-96)]
// Release input[984] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-352)]
// Release input[920] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r11,#(400)]
// Release input[856] from Q4
vadd.s32 Q0, Q0, Q6
// input[988]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[924]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -84)]
vmul.u32 Q1, Q1, r6
// input[860]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 104)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r11,#(144)]
// Release input[792] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[796]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 40)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[992]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -16)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-80)]
// Release input[988] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-336)]
// Release input[924] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r11,#(416)]
// Release input[860] from Q4
vadd.s32 Q2, Q2, Q6
// input[992]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[928]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -80)]
vmul.u32 Q0, Q0, r6
// input[864]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 108)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r11,#(160)]
// Release input[796] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[800]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 44)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[996]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -12)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(-64)]
// Release input[992] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-320)]
// Release input[928] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r11,#(432)]
// Release input[864] from Q4
vadd.s32 Q1, Q1, Q6
// input[996]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[932]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -76)]
vmul.u32 Q2, Q2, r6
// input[868]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 112)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r11,#(176)]
// Release input[800] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[804]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 48)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[1000]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -8)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-48)]
// Release input[996] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-304)]
// Release input[932] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r11,#(448)]
// Release input[868] from Q4
vadd.s32 Q0, Q0, Q6
// input[1000]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[936]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -72)]
vmul.u32 Q1, Q1, r6
// input[872]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 116)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r11,#(192)]
// Release input[804] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[808]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 52)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[1004]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -4)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-32)]
// Release input[1000] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-288)]
// Release input[936] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r11,#(464)]
// Release input[872] from Q4
vadd.s32 Q2, Q2, Q6
// input[1004]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[940]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -68)]
vmul.u32 Q0, Q0, r6
// input[876]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 120)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r11,#(208)]
// Release input[808] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[812]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 56)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[1008]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * 0)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(-16)]
// Release input[1004] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-272)]
// Release input[940] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r11,#(480)]
// Release input[876] from Q4
vadd.s32 Q1, Q1, Q6
// input[1008]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[944]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -64)]
vmul.u32 Q2, Q2, r6
// input[880]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 124)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r11,#(224)]
// Release input[812] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[816]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 60)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[1012]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * 4)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(0)]
// Release input[1008] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-256)]
// Release input[944] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r11,#(496)]
// Release input[880] from Q4
vadd.s32 Q0, Q0, Q6
// input[1012]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[948]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -60)]
vmul.u32 Q1, Q1, r6
// input[884]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * -124)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r11,#(240)]
// Release input[816] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[820]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 64)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[1016]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * 8)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(16)]
// Release input[1012] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-240)]
// Release input[948] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r10,#(-496)]
// Release input[884] from Q4
vadd.s32 Q2, Q2, Q6
// input[1016]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[952]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -56)]
vmul.u32 Q0, Q0, r6
// input[888]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * -120)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r11,#(256)]
// Release input[820] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[824]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 68)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[1020]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * 12)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(32)]
// Release input[1016] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-224)]
// Release input[952] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r10,#(-480)]
// Release input[888] from Q4
vadd.s32 Q1, Q1, Q6
// input[1020]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[956]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -52)]
vmul.u32 Q2, Q2, r6
// input[892]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * -116)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r11,#(272)]
// Release input[824] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[828]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 72)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[48]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 48)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(48)]
// Release input[1020] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-208)]
// Release input[956] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r10,#(-464)]
// Release input[892] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[48]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[32]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 32)]
vmul.u32 Q1, Q1, r6
// input[16]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 16)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r11,#(288)]
// Release input[828] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[0]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 0)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[52]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 52)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r0,#(192)]
// Release input[48] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r0,#(128)]
// Release input[32] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(64)]
// Release input[16] from Q4
vadd.s32 Q2, Q2, Q6
// input[52]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[36]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 36)]
vmul.u32 Q0, Q0, r6
// input[20]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 20)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(0)]
// Release input[0] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[4]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 4)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[56]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 56)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r0,#(208)]
// Release input[52] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r0,#(144)]
// Release input[36] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(80)]
// Release input[20] from Q4
vadd.s32 Q1, Q1, Q6
// input[56]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[40]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 40)]
vmul.u32 Q2, Q2, r6
// input[24]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 24)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(16)]
// Release input[4] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[8]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 8)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[60]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 60)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r0,#(224)]
// Release input[56] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r0,#(160)]
// Release input[40] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(96)]
// Release input[24] from Q4
vadd.s32 Q0, Q0, Q6
// input[60]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[44]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 44)]
vmul.u32 Q1, Q1, r6
// input[28]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 28)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(32)]
// Release input[8] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[12]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 12)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[112]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 112)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r0,#(240)]
// Release input[60] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r0,#(176)]
// Release input[44] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(112)]
// Release input[28] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[112]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[96]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 96)]
vmul.u32 Q0, Q0, r6
// input[80]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 80)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(48)]
// Release input[12] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[64]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 64)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[116]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 116)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r0,#(448)]
// Release input[112] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r0,#(384)]
// Release input[96] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(320)]
// Release input[80] from Q4
vadd.s32 Q1, Q1, Q6
// input[116]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[100]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 100)]
vmul.u32 Q2, Q2, r6
// input[84]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 84)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(256)]
// Release input[64] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[68]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 68)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[120]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 120)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r0,#(464)]
// Release input[116] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r0,#(400)]
// Release input[100] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(336)]
// Release input[84] from Q4
vadd.s32 Q0, Q0, Q6
// input[120]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[104]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 104)]
vmul.u32 Q1, Q1, r6
// input[88]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 88)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(272)]
// Release input[68] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[72]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 72)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[124]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 124)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r0,#(480)]
// Release input[120] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r0,#(416)]
// Release input[104] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(352)]
// Release input[88] from Q4
vadd.s32 Q2, Q2, Q6
// input[124]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[108]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 108)]
vmul.u32 Q0, Q0, r6
// input[92]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 92)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(288)]
// Release input[72] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[76]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 76)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[176]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -76)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r0,#(496)]
// Release input[124] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r0,#(432)]
// Release input[108] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(368)]
// Release input[92] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[176]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[160]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -92)]
vmul.u32 Q2, Q2, r6
// input[144]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -108)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(304)]
// Release input[76] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[128]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -124)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[180]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -72)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(-304)]
// Release input[176] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-368)]
// Release input[160] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(-432)]
// Release input[144] from Q4
vadd.s32 Q0, Q0, Q6
// input[180]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[164]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -88)]
vmul.u32 Q1, Q1, r6
// input[148]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -104)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(-496)]
// Release input[128] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[132]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -120)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[184]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -68)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(-288)]
// Release input[180] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-352)]
// Release input[164] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(-416)]
// Release input[148] from Q4
vadd.s32 Q2, Q2, Q6
// input[184]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[168]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -84)]
vmul.u32 Q0, Q0, r6
// input[152]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -100)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(-480)]
// Release input[132] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[136]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -116)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[188]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -64)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(-272)]
// Release input[184] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-336)]
// Release input[168] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(-400)]
// Release input[152] from Q4
vadd.s32 Q1, Q1, Q6
// input[188]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[172]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -80)]
vmul.u32 Q2, Q2, r6
// input[156]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -96)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(-464)]
// Release input[136] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[140]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -112)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[240]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -12)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(-256)]
// Release input[188] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-320)]
// Release input[172] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(-384)]
// Release input[156] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[240]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[224]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -28)]
vmul.u32 Q1, Q1, r6
// input[208]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -44)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(-448)]
// Release input[140] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[192]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -60)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[244]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -8)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(-48)]
// Release input[240] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-112)]
// Release input[224] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(-176)]
// Release input[208] from Q4
vadd.s32 Q2, Q2, Q6
// input[244]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[228]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -24)]
vmul.u32 Q0, Q0, r6
// input[212]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -40)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(-240)]
// Release input[192] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[196]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -56)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[248]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -4)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(-32)]
// Release input[244] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-96)]
// Release input[228] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(-160)]
// Release input[212] from Q4
vadd.s32 Q1, Q1, Q6
// input[248]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[232]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -20)]
vmul.u32 Q2, Q2, r6
// input[216]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -36)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(-224)]
// Release input[196] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[200]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -52)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[252]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * 0)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(-16)]
// Release input[248] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-80)]
// Release input[232] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(-144)]
// Release input[216] from Q4
vadd.s32 Q0, Q0, Q6
// input[252]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[236]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -16)]
vmul.u32 Q1, Q1, r6
// input[220]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -32)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(-208)]
// Release input[200] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[204]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -48)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[304]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * 52)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(0)]
// Release input[252] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-64)]
// Release input[236] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(-128)]
// Release input[220] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[304]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[288]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * 36)]
vmul.u32 Q0, Q0, r6
// input[272]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 20)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(-192)]
// Release input[204] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[256]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * 4)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[308]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * 56)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(208)]
// Release input[304] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(144)]
// Release input[288] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(80)]
// Release input[272] from Q4
vadd.s32 Q1, Q1, Q6
// input[308]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[292]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * 40)]
vmul.u32 Q2, Q2, r6
// input[276]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 24)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(16)]
// Release input[256] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[260]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * 8)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[312]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * 60)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(224)]
// Release input[308] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(160)]
// Release input[292] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(96)]
// Release input[276] from Q4
vadd.s32 Q0, Q0, Q6
// input[312]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[296]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * 44)]
vmul.u32 Q1, Q1, r6
// input[280]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 28)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(32)]
// Release input[260] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[264]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * 12)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[316]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * 64)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(240)]
// Release input[312] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(176)]
// Release input[296] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(112)]
// Release input[280] from Q4
vadd.s32 Q2, Q2, Q6
// input[316]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[300]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * 48)]
vmul.u32 Q0, Q0, r6
// input[284]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 32)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(48)]
// Release input[264] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[268]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * 16)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[368]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * 116)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(256)]
// Release input[316] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(192)]
// Release input[300] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(128)]
// Release input[284] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[368]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[352]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * 100)]
vmul.u32 Q2, Q2, r6
// input[336]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 84)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(64)]
// Release input[268] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[320]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * 68)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[372]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * 120)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(464)]
// Release input[368] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(400)]
// Release input[352] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(336)]
// Release input[336] from Q4
vadd.s32 Q0, Q0, Q6
// input[372]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[356]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * 104)]
vmul.u32 Q1, Q1, r6
// input[340]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 88)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(272)]
// Release input[320] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[324]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * 72)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[376]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * 124)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(480)]
// Release input[372] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(416)]
// Release input[356] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(352)]
// Release input[340] from Q4
vadd.s32 Q2, Q2, Q6
// input[376]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[360]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * 108)]
vmul.u32 Q0, Q0, r6
// input[344]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 92)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(288)]
// Release input[324] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[328]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * 76)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[380]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * -124)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(496)]
// Release input[376] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(432)]
// Release input[360] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(368)]
// Release input[344] from Q4
vadd.s32 Q1, Q1, Q6
// input[380]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[364]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * 112)]
vmul.u32 Q2, Q2, r6
// input[348]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 96)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(304)]
// Release input[328] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[332]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * 80)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[432]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * -72)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r12,#(-496)]
// Release input[380] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(448)]
// Release input[364] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(384)]
// Release input[348] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[432]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[416]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -88)]
vmul.u32 Q1, Q1, r6
// input[400]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -104)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(320)]
// Release input[332] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[384]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * -120)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[436]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * -68)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r12,#(-288)]
// Release input[432] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-352)]
// Release input[416] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(-416)]
// Release input[400] from Q4
vadd.s32 Q2, Q2, Q6
// input[436]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[420]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -84)]
vmul.u32 Q0, Q0, r6
// input[404]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -100)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r12,#(-480)]
// Release input[384] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[388]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * -116)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[440]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * -64)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r12,#(-272)]
// Release input[436] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-336)]
// Release input[420] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(-400)]
// Release input[404] from Q4
vadd.s32 Q1, Q1, Q6
// input[440]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[424]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -80)]
vmul.u32 Q2, Q2, r6
// input[408]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -96)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r12,#(-464)]
// Release input[388] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[392]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * -112)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[444]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * -60)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r12,#(-256)]
// Release input[440] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-320)]
// Release input[424] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(-384)]
// Release input[408] from Q4
vadd.s32 Q0, Q0, Q6
// input[444]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[428]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -76)]
vmul.u32 Q1, Q1, r6
// input[412]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -92)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r12,#(-448)]
// Release input[392] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[396]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * -108)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[496]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * -8)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r12,#(-240)]
// Release input[444] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-304)]
// Release input[428] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(-368)]
// Release input[412] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[496]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[480]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -24)]
vmul.u32 Q0, Q0, r6
// input[464]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -40)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r12,#(-432)]
// Release input[396] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[448]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * -56)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[500]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * -4)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r12,#(-32)]
// Release input[496] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-96)]
// Release input[480] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(-160)]
// Release input[464] from Q4
vadd.s32 Q1, Q1, Q6
// input[500]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[484]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -20)]
vmul.u32 Q2, Q2, r6
// input[468]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -36)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r12,#(-224)]
// Release input[448] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[452]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * -52)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[504]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * 0)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r12,#(-16)]
// Release input[500] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-80)]
// Release input[484] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(-144)]
// Release input[468] from Q4
vadd.s32 Q0, Q0, Q6
// input[504]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[488]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -16)]
vmul.u32 Q1, Q1, r6
// input[472]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -32)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r12,#(-208)]
// Release input[452] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[456]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * -48)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[508]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * 4)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r12,#(0)]
// Release input[504] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-64)]
// Release input[488] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(-128)]
// Release input[472] from Q4
vadd.s32 Q2, Q2, Q6
// input[508]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[492]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -12)]
vmul.u32 Q0, Q0, r6
// input[476]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -28)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r12,#(-192)]
// Release input[456] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[460]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * -44)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[560]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * 56)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r12,#(16)]
// Release input[508] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-48)]
// Release input[492] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(-112)]
// Release input[476] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[560]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[544]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 40)]
vmul.u32 Q2, Q2, r6
// input[528]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 24)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r12,#(-176)]
// Release input[460] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[512]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * 8)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[564]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * 60)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r12,#(224)]
// Release input[560] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(160)]
// Release input[544] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(96)]
// Release input[528] from Q4
vadd.s32 Q0, Q0, Q6
// input[564]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[548]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 44)]
vmul.u32 Q1, Q1, r6
// input[532]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 28)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r12,#(32)]
// Release input[512] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[516]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * 12)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[568]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * 64)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r12,#(240)]
// Release input[564] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(176)]
// Release input[548] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(112)]
// Release input[532] from Q4
vadd.s32 Q2, Q2, Q6
// input[568]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[552]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 48)]
vmul.u32 Q0, Q0, r6
// input[536]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 32)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r12,#(48)]
// Release input[516] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[520]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * 16)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[572]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * 68)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r12,#(256)]
// Release input[568] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(192)]
// Release input[552] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(128)]
// Release input[536] from Q4
vadd.s32 Q1, Q1, Q6
// input[572]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[556]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 52)]
vmul.u32 Q2, Q2, r6
// input[540]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 36)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r12,#(64)]
// Release input[520] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[524]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * 20)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[624]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * 120)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r12,#(272)]
// Release input[572] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(208)]
// Release input[556] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(144)]
// Release input[540] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[624]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[608]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 104)]
vmul.u32 Q1, Q1, r6
// input[592]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 88)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r12,#(80)]
// Release input[524] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[576]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * 72)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[628]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * 124)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r12,#(480)]
// Release input[624] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(416)]
// Release input[608] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(352)]
// Release input[592] from Q4
vadd.s32 Q2, Q2, Q6
// input[628]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[612]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 108)]
vmul.u32 Q0, Q0, r6
// input[596]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 92)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r12,#(288)]
// Release input[576] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[580]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * 76)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[632]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * -124)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r12,#(496)]
// Release input[628] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(432)]
// Release input[612] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(368)]
// Release input[596] from Q4
vadd.s32 Q1, Q1, Q6
// input[632]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[616]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 112)]
vmul.u32 Q2, Q2, r6
// input[600]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 96)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r12,#(304)]
// Release input[580] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[584]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * 80)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[636]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * -120)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(-496)]
// Release input[632] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(448)]
// Release input[616] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(384)]
// Release input[600] from Q4
vadd.s32 Q0, Q0, Q6
// input[636]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[620]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 116)]
vmul.u32 Q1, Q1, r6
// input[604]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 100)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r12,#(320)]
// Release input[584] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[588]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * 84)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[688]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * -68)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(-480)]
// Release input[636] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(464)]
// Release input[620] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(400)]
// Release input[604] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[688]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[672]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -84)]
vmul.u32 Q0, Q0, r6
// input[656]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * -100)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r12,#(336)]
// Release input[588] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[640]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * -116)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[692]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * -64)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(-272)]
// Release input[688] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-336)]
// Release input[672] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r11,#(-400)]
// Release input[656] from Q4
vadd.s32 Q1, Q1, Q6
// input[692]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[676]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -80)]
vmul.u32 Q2, Q2, r6
// input[660]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * -96)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r11,#(-464)]
// Release input[640] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[644]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * -112)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[696]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * -60)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(-256)]
// Release input[692] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-320)]
// Release input[676] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r11,#(-384)]
// Release input[660] from Q4
vadd.s32 Q0, Q0, Q6
// input[696]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[680]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -76)]
vmul.u32 Q1, Q1, r6
// input[664]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * -92)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r11,#(-448)]
// Release input[644] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[648]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * -108)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[700]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * -56)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(-240)]
// Release input[696] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-304)]
// Release input[680] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r11,#(-368)]
// Release input[664] from Q4
vadd.s32 Q2, Q2, Q6
// input[700]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[684]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -72)]
vmul.u32 Q0, Q0, r6
// input[668]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * -88)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r11,#(-432)]
// Release input[648] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[652]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * -104)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[752]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * -4)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(-224)]
// Release input[700] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-288)]
// Release input[684] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r11,#(-352)]
// Release input[668] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[752]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[736]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -20)]
vmul.u32 Q2, Q2, r6
// input[720]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * -36)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r11,#(-416)]
// Release input[652] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[704]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * -52)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[756]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 0)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(-16)]
// Release input[752] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-80)]
// Release input[736] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r11,#(-144)]
// Release input[720] from Q4
vadd.s32 Q0, Q0, Q6
// input[756]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[740]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -16)]
vmul.u32 Q1, Q1, r6
// input[724]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * -32)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r11,#(-208)]
// Release input[704] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[708]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * -48)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[760]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 4)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(0)]
// Release input[756] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-64)]
// Release input[740] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r11,#(-128)]
// Release input[724] from Q4
vadd.s32 Q2, Q2, Q6
// input[760]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[744]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -12)]
vmul.u32 Q0, Q0, r6
// input[728]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * -28)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r11,#(-192)]
// Release input[708] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[712]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * -44)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[764]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 8)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(16)]
// Release input[760] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-48)]
// Release input[744] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r11,#(-112)]
// Release input[728] from Q4
vadd.s32 Q1, Q1, Q6
// input[764]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[748]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -8)]
vmul.u32 Q2, Q2, r6
// input[732]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * -24)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r11,#(-176)]
// Release input[712] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[716]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * -40)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[816]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 60)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(32)]
// Release input[764] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-32)]
// Release input[748] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r11,#(-96)]
// Release input[732] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[816]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[800]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * 44)]
vmul.u32 Q1, Q1, r6
// input[784]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 28)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r11,#(-160)]
// Release input[716] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[768]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 12)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[820]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 64)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(240)]
// Release input[816] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(176)]
// Release input[800] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r11,#(112)]
// Release input[784] from Q4
vadd.s32 Q2, Q2, Q6
// input[820]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[804]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * 48)]
vmul.u32 Q0, Q0, r6
// input[788]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 32)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r11,#(48)]
// Release input[768] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[772]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 16)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[824]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 68)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(256)]
// Release input[820] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(192)]
// Release input[804] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r11,#(128)]
// Release input[788] from Q4
vadd.s32 Q1, Q1, Q6
// input[824]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[808]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * 52)]
vmul.u32 Q2, Q2, r6
// input[792]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 36)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r11,#(64)]
// Release input[772] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[776]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 20)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[828]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 72)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(272)]
// Release input[824] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(208)]
// Release input[808] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r11,#(144)]
// Release input[792] from Q4
vadd.s32 Q0, Q0, Q6
// input[828]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[812]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * 56)]
vmul.u32 Q1, Q1, r6
// input[796]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 40)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r11,#(80)]
// Release input[776] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[780]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 24)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[880]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 124)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(288)]
// Release input[828] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(224)]
// Release input[812] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r11,#(160)]
// Release input[796] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[880]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[864]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * 108)]
vmul.u32 Q0, Q0, r6
// input[848]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 92)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r11,#(96)]
// Release input[780] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[832]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 76)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[884]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -124)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(496)]
// Release input[880] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(432)]
// Release input[864] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r11,#(368)]
// Release input[848] from Q4
vadd.s32 Q1, Q1, Q6
// input[884]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[868]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * 112)]
vmul.u32 Q2, Q2, r6
// input[852]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 96)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r11,#(304)]
// Release input[832] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[836]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 80)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[888]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -120)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-496)]
// Release input[884] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(448)]
// Release input[868] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r11,#(384)]
// Release input[852] from Q4
vadd.s32 Q0, Q0, Q6
// input[888]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[872]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * 116)]
vmul.u32 Q1, Q1, r6
// input[856]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 100)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r11,#(320)]
// Release input[836] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[840]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 84)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[892]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -116)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-480)]
// Release input[888] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(464)]
// Release input[872] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r11,#(400)]
// Release input[856] from Q4
vadd.s32 Q2, Q2, Q6
// input[892]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[876]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * 120)]
vmul.u32 Q0, Q0, r6
// input[860]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 104)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r11,#(336)]
// Release input[840] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[844]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 88)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[944]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -64)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(-464)]
// Release input[892] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(480)]
// Release input[876] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r11,#(416)]
// Release input[860] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[944]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[928]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -80)]
vmul.u32 Q2, Q2, r6
// input[912]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * -96)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r11,#(352)]
// Release input[844] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[896]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -112)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[948]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -60)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-256)]
// Release input[944] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-320)]
// Release input[928] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r10,#(-384)]
// Release input[912] from Q4
vadd.s32 Q0, Q0, Q6
// input[948]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[932]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -76)]
vmul.u32 Q1, Q1, r6
// input[916]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * -92)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r10,#(-448)]
// Release input[896] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[900]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -108)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[952]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -56)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-240)]
// Release input[948] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-304)]
// Release input[932] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r10,#(-368)]
// Release input[916] from Q4
vadd.s32 Q2, Q2, Q6
// input[952]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[936]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -72)]
vmul.u32 Q0, Q0, r6
// input[920]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * -88)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r10,#(-432)]
// Release input[900] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[904]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -104)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[956]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -52)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(-224)]
// Release input[952] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-288)]
// Release input[936] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r10,#(-352)]
// Release input[920] from Q4
vadd.s32 Q1, Q1, Q6
// input[956]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[940]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -68)]
vmul.u32 Q2, Q2, r6
// input[924]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * -84)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r10,#(-416)]
// Release input[904] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[908]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -100)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[1008]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * 0)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-208)]
// Release input[956] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-272)]
// Release input[940] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r10,#(-336)]
// Release input[924] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[1008]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[992]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -16)]
vmul.u32 Q1, Q1, r6
// input[976]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * -32)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r10,#(-400)]
// Release input[908] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[960]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -48)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[1012]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * 4)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(0)]
// Release input[1008] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-64)]
// Release input[992] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r10,#(-128)]
// Release input[976] from Q4
vadd.s32 Q2, Q2, Q6
// input[1012]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[996]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -12)]
vmul.u32 Q0, Q0, r6
// input[980]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * -28)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r10,#(-192)]
// Release input[960] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[964]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -44)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[1016]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * 8)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(16)]
// Release input[1012] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-48)]
// Release input[996] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r10,#(-112)]
// Release input[980] from Q4
vadd.s32 Q1, Q1, Q6
// input[1016]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[1000]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -8)]
vmul.u32 Q2, Q2, r6
// input[984]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * -24)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r10,#(-176)]
// Release input[964] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[968]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -40)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[1020]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * 12)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(32)]
// Release input[1016] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-32)]
// Release input[1000] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r10,#(-96)]
// Release input[984] from Q4
vadd.s32 Q0, Q0, Q6
// input[1020]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[1004]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -4)]
vmul.u32 Q1, Q1, r6
// input[988]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * -20)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r10,#(-160)]
// Release input[968] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[972]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -36)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[12]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 12)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(48)]
// Release input[1020] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-16)]
// Release input[1004] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r10,#(-80)]
// Release input[988] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[12]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[8]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 8)]
vmul.u32 Q0, Q0, r6
// input[4]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 4)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r10,#(-144)]
// Release input[972] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[0]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 0)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[28]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 28)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r0,#(48)]
// Release input[12] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r0,#(32)]
// Release input[8] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(16)]
// Release input[4] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[28]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[24]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 24)]
vmul.u32 Q2, Q2, r6
// input[20]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 20)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(0)]
// Release input[0] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[16]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 16)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[44]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 44)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r0,#(112)]
// Release input[28] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r0,#(96)]
// Release input[24] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(80)]
// Release input[20] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[44]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[40]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 40)]
vmul.u32 Q1, Q1, r6
// input[36]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 36)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(64)]
// Release input[16] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[32]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 32)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[60]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 60)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r0,#(176)]
// Release input[44] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r0,#(160)]
// Release input[40] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(144)]
// Release input[36] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[60]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[56]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 56)]
vmul.u32 Q0, Q0, r6
// input[52]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 52)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(128)]
// Release input[32] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[48]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 48)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[76]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 76)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r0,#(240)]
// Release input[60] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r0,#(224)]
// Release input[56] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(208)]
// Release input[52] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[76]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[72]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 72)]
vmul.u32 Q2, Q2, r6
// input[68]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 68)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(192)]
// Release input[48] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[64]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 64)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[92]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 92)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r0,#(304)]
// Release input[76] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r0,#(288)]
// Release input[72] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(272)]
// Release input[68] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[92]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[88]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 88)]
vmul.u32 Q1, Q1, r6
// input[84]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 84)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(256)]
// Release input[64] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[80]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 80)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[108]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 108)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r0,#(368)]
// Release input[92] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r0,#(352)]
// Release input[88] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(336)]
// Release input[84] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[108]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[104]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 104)]
vmul.u32 Q0, Q0, r6
// input[100]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 100)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r0,#(320)]
// Release input[80] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[96]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 96)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[124]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 124)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r0,#(432)]
// Release input[108] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r0,#(416)]
// Release input[104] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(400)]
// Release input[100] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[124]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[120]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 120)]
vmul.u32 Q2, Q2, r6
// input[116]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 116)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r0,#(384)]
// Release input[96] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[112]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 112)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[140]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -112)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r0,#(496)]
// Release input[124] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r0,#(480)]
// Release input[120] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(464)]
// Release input[116] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[140]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[136]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -116)]
vmul.u32 Q1, Q1, r6
// input[132]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -120)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r0,#(448)]
// Release input[112] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[128]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -124)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[156]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -96)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(-448)]
// Release input[140] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-464)]
// Release input[136] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(-480)]
// Release input[132] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[156]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[152]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -100)]
vmul.u32 Q0, Q0, r6
// input[148]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -104)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(-496)]
// Release input[128] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[144]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -108)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[172]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -80)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(-384)]
// Release input[156] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-400)]
// Release input[152] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(-416)]
// Release input[148] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[172]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[168]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -84)]
vmul.u32 Q2, Q2, r6
// input[164]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -88)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(-432)]
// Release input[144] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[160]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -92)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[188]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -64)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(-320)]
// Release input[172] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-336)]
// Release input[168] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(-352)]
// Release input[164] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[188]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[184]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -68)]
vmul.u32 Q1, Q1, r6
// input[180]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -72)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(-368)]
// Release input[160] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[176]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -76)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[204]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -48)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(-256)]
// Release input[188] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-272)]
// Release input[184] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(-288)]
// Release input[180] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[204]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[200]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -52)]
vmul.u32 Q0, Q0, r6
// input[196]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -56)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(-304)]
// Release input[176] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[192]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -60)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[220]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -32)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(-192)]
// Release input[204] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-208)]
// Release input[200] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(-224)]
// Release input[196] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[220]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[216]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -36)]
vmul.u32 Q2, Q2, r6
// input[212]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -40)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(-240)]
// Release input[192] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[208]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -44)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[236]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -16)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(-128)]
// Release input[220] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-144)]
// Release input[216] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(-160)]
// Release input[212] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[236]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[232]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -20)]
vmul.u32 Q1, Q1, r6
// input[228]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -24)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(-176)]
// Release input[208] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[224]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -28)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[252]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * 0)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(-64)]
// Release input[236] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-80)]
// Release input[232] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(-96)]
// Release input[228] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[252]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[248]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -4)]
vmul.u32 Q0, Q0, r6
// input[244]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -8)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(-112)]
// Release input[224] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[240]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -12)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[268]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * 16)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(0)]
// Release input[252] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(-16)]
// Release input[248] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(-32)]
// Release input[244] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[268]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[264]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * 12)]
vmul.u32 Q2, Q2, r6
// input[260]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 8)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(-48)]
// Release input[240] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[256]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * 4)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[284]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * 32)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(64)]
// Release input[268] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(48)]
// Release input[264] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(32)]
// Release input[260] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[284]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[280]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * 28)]
vmul.u32 Q1, Q1, r6
// input[276]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 24)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(16)]
// Release input[256] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[272]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * 20)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[300]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * 48)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(128)]
// Release input[284] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(112)]
// Release input[280] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(96)]
// Release input[276] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[300]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[296]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * 44)]
vmul.u32 Q0, Q0, r6
// input[292]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 40)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(80)]
// Release input[272] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[288]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * 36)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[316]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * 64)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(192)]
// Release input[300] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(176)]
// Release input[296] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(160)]
// Release input[292] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[316]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[312]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * 60)]
vmul.u32 Q2, Q2, r6
// input[308]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 56)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(144)]
// Release input[288] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[304]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * 52)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[332]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * 80)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(256)]
// Release input[316] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(240)]
// Release input[312] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(224)]
// Release input[308] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[332]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[328]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * 76)]
vmul.u32 Q1, Q1, r6
// input[324]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 72)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(208)]
// Release input[304] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[320]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * 68)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[348]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * 96)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(320)]
// Release input[332] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(304)]
// Release input[328] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(288)]
// Release input[324] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[348]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[344]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * 92)]
vmul.u32 Q0, Q0, r6
// input[340]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 88)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(272)]
// Release input[320] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[336]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * 84)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[364]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * 112)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(384)]
// Release input[348] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(368)]
// Release input[344] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(352)]
// Release input[340] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[364]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[360]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * 108)]
vmul.u32 Q2, Q2, r6
// input[356]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 104)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r14,#(336)]
// Release input[336] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[352]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * 100)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[380]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * -124)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(448)]
// Release input[364] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(432)]
// Release input[360] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(416)]
// Release input[356] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[380]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[376]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * 124)]
vmul.u32 Q1, Q1, r6
// input[372]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 120)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r14,#(400)]
// Release input[352] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[368]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * 116)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[396]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * -108)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r12,#(-496)]
// Release input[380] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r14,#(496)]
// Release input[376] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(480)]
// Release input[372] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[396]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[392]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -112)]
vmul.u32 Q0, Q0, r6
// input[388]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -116)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r14,#(464)]
// Release input[368] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[384]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * -120)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[412]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * -92)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r12,#(-432)]
// Release input[396] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-448)]
// Release input[392] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(-464)]
// Release input[388] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[412]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[408]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -96)]
vmul.u32 Q2, Q2, r6
// input[404]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -100)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r12,#(-480)]
// Release input[384] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[400]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * -104)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[428]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * -76)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r12,#(-368)]
// Release input[412] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-384)]
// Release input[408] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(-400)]
// Release input[404] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[428]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[424]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -80)]
vmul.u32 Q1, Q1, r6
// input[420]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -84)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r12,#(-416)]
// Release input[400] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[416]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * -88)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[444]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * -60)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r12,#(-304)]
// Release input[428] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-320)]
// Release input[424] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(-336)]
// Release input[420] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[444]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[440]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -64)]
vmul.u32 Q0, Q0, r6
// input[436]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -68)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r12,#(-352)]
// Release input[416] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[432]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * -72)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[460]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * -44)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r12,#(-240)]
// Release input[444] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-256)]
// Release input[440] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(-272)]
// Release input[436] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[460]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[456]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -48)]
vmul.u32 Q2, Q2, r6
// input[452]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -52)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r12,#(-288)]
// Release input[432] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[448]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * -56)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[476]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * -28)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r12,#(-176)]
// Release input[460] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-192)]
// Release input[456] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(-208)]
// Release input[452] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[476]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[472]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -32)]
vmul.u32 Q1, Q1, r6
// input[468]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -36)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r12,#(-224)]
// Release input[448] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[464]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * -40)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[492]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * -12)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r12,#(-112)]
// Release input[476] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-128)]
// Release input[472] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(-144)]
// Release input[468] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[492]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[488]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * -16)]
vmul.u32 Q0, Q0, r6
// input[484]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -20)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r12,#(-160)]
// Release input[464] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[480]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * -24)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[508]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * 4)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r12,#(-48)]
// Release input[492] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(-64)]
// Release input[488] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(-80)]
// Release input[484] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[508]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[504]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 0)]
vmul.u32 Q2, Q2, r6
// input[500]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * -4)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r12,#(-96)]
// Release input[480] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[496]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * -8)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[524]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * 20)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r12,#(16)]
// Release input[508] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(0)]
// Release input[504] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(-16)]
// Release input[500] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[524]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[520]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 16)]
vmul.u32 Q1, Q1, r6
// input[516]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 12)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r12,#(-32)]
// Release input[496] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[512]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * 8)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[540]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * 36)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r12,#(80)]
// Release input[524] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(64)]
// Release input[520] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(48)]
// Release input[516] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[540]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[536]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 32)]
vmul.u32 Q0, Q0, r6
// input[532]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 28)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r12,#(32)]
// Release input[512] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[528]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * 24)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[556]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * 52)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r12,#(144)]
// Release input[540] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(128)]
// Release input[536] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(112)]
// Release input[532] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[556]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[552]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 48)]
vmul.u32 Q2, Q2, r6
// input[548]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 44)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r12,#(96)]
// Release input[528] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[544]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * 40)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[572]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * 68)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r12,#(208)]
// Release input[556] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(192)]
// Release input[552] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(176)]
// Release input[548] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[572]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[568]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 64)]
vmul.u32 Q1, Q1, r6
// input[564]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 60)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r12,#(160)]
// Release input[544] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[560]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * 56)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[588]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * 84)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r12,#(272)]
// Release input[572] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(256)]
// Release input[568] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(240)]
// Release input[564] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[588]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[584]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 80)]
vmul.u32 Q0, Q0, r6
// input[580]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 76)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r12,#(224)]
// Release input[560] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[576]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * 72)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[604]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * 100)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r12,#(336)]
// Release input[588] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(320)]
// Release input[584] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(304)]
// Release input[580] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[604]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[600]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 96)]
vmul.u32 Q2, Q2, r6
// input[596]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 92)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r12,#(288)]
// Release input[576] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[592]: Load as Q0
vldrw.u32 Q0, [r12, #(4 * 88)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[620]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * 116)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r12,#(400)]
// Release input[604] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(384)]
// Release input[600] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r12,#(368)]
// Release input[596] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[620]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[616]: Load as Q3
vldrw.u32 Q3, [r12, #(4 * 112)]
vmul.u32 Q1, Q1, r6
// input[612]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 108)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r12,#(352)]
// Release input[592] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[608]: Load as Q2
vldrw.u32 Q2, [r12, #(4 * 104)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[636]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * -120)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r12,#(464)]
// Release input[620] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r12,#(448)]
// Release input[616] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r12,#(432)]
// Release input[612] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[636]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[632]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -124)]
vmul.u32 Q0, Q0, r6
// input[628]: Load as Q4
vldrw.u32 Q4, [r12, #(4 * 124)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r12,#(416)]
// Release input[608] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[624]: Load as Q1
vldrw.u32 Q1, [r12, #(4 * 120)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[652]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * -104)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(-480)]
// Release input[636] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-496)]
// Release input[632] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r12,#(496)]
// Release input[628] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[652]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[648]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -108)]
vmul.u32 Q2, Q2, r6
// input[644]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * -112)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r12,#(480)]
// Release input[624] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[640]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * -116)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[668]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * -88)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(-416)]
// Release input[652] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-432)]
// Release input[648] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r11,#(-448)]
// Release input[644] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[668]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[664]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -92)]
vmul.u32 Q1, Q1, r6
// input[660]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * -96)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r11,#(-464)]
// Release input[640] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[656]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * -100)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[684]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * -72)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(-352)]
// Release input[668] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-368)]
// Release input[664] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r11,#(-384)]
// Release input[660] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[684]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[680]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -76)]
vmul.u32 Q0, Q0, r6
// input[676]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * -80)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r11,#(-400)]
// Release input[656] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[672]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * -84)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[700]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * -56)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(-288)]
// Release input[684] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-304)]
// Release input[680] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r11,#(-320)]
// Release input[676] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[700]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[696]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -60)]
vmul.u32 Q2, Q2, r6
// input[692]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * -64)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r11,#(-336)]
// Release input[672] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[688]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * -68)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[716]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * -40)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(-224)]
// Release input[700] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-240)]
// Release input[696] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r11,#(-256)]
// Release input[692] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[716]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[712]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -44)]
vmul.u32 Q1, Q1, r6
// input[708]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * -48)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r11,#(-272)]
// Release input[688] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[704]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * -52)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[732]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * -24)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(-160)]
// Release input[716] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-176)]
// Release input[712] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r11,#(-192)]
// Release input[708] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[732]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[728]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -28)]
vmul.u32 Q0, Q0, r6
// input[724]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * -32)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r11,#(-208)]
// Release input[704] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[720]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * -36)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[748]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * -8)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(-96)]
// Release input[732] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-112)]
// Release input[728] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r11,#(-128)]
// Release input[724] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[748]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[744]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * -12)]
vmul.u32 Q2, Q2, r6
// input[740]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * -16)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r11,#(-144)]
// Release input[720] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[736]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * -20)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[764]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 8)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(-32)]
// Release input[748] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(-48)]
// Release input[744] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r11,#(-64)]
// Release input[740] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[764]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[760]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * 4)]
vmul.u32 Q1, Q1, r6
// input[756]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 0)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r11,#(-80)]
// Release input[736] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[752]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * -4)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[780]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 24)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(32)]
// Release input[764] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(16)]
// Release input[760] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r11,#(0)]
// Release input[756] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[780]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[776]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * 20)]
vmul.u32 Q0, Q0, r6
// input[772]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 16)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r11,#(-16)]
// Release input[752] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[768]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 12)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[796]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 40)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(96)]
// Release input[780] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(80)]
// Release input[776] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r11,#(64)]
// Release input[772] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[796]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[792]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * 36)]
vmul.u32 Q2, Q2, r6
// input[788]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 32)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r11,#(48)]
// Release input[768] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[784]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 28)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[812]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 56)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(160)]
// Release input[796] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(144)]
// Release input[792] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r11,#(128)]
// Release input[788] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[812]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[808]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * 52)]
vmul.u32 Q1, Q1, r6
// input[804]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 48)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r11,#(112)]
// Release input[784] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[800]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 44)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[828]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 72)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(224)]
// Release input[812] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(208)]
// Release input[808] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r11,#(192)]
// Release input[804] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[828]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[824]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * 68)]
vmul.u32 Q0, Q0, r6
// input[820]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 64)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r11,#(176)]
// Release input[800] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[816]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 60)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[844]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 88)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(288)]
// Release input[828] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(272)]
// Release input[824] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r11,#(256)]
// Release input[820] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[844]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[840]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * 84)]
vmul.u32 Q2, Q2, r6
// input[836]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 80)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r11,#(240)]
// Release input[816] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[832]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 76)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[860]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 104)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r11,#(352)]
// Release input[844] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(336)]
// Release input[840] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r11,#(320)]
// Release input[836] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[860]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[856]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * 100)]
vmul.u32 Q1, Q1, r6
// input[852]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 96)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r11,#(304)]
// Release input[832] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[848]: Load as Q2
vldrw.u32 Q2, [r11, #(4 * 92)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[876]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 120)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r11,#(416)]
// Release input[860] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(400)]
// Release input[856] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r11,#(384)]
// Release input[852] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[876]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[872]: Load as Q3
vldrw.u32 Q3, [r11, #(4 * 116)]
vmul.u32 Q0, Q0, r6
// input[868]: Load as Q4
vldrw.u32 Q4, [r11, #(4 * 112)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r11,#(368)]
// Release input[848] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[864]: Load as Q1
vldrw.u32 Q1, [r11, #(4 * 108)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[892]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -116)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r11,#(480)]
// Release input[876] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r11,#(464)]
// Release input[872] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r11,#(448)]
// Release input[868] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[892]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[888]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -120)]
vmul.u32 Q2, Q2, r6
// input[884]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * -124)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r11,#(432)]
// Release input[864] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[880]: Load as Q0
vldrw.u32 Q0, [r11, #(4 * 124)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[908]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -100)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-464)]
// Release input[892] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-480)]
// Release input[888] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r10,#(-496)]
// Release input[884] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[908]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[904]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -104)]
vmul.u32 Q1, Q1, r6
// input[900]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * -108)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r11,#(496)]
// Release input[880] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[896]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -112)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[924]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -84)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-400)]
// Release input[908] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-416)]
// Release input[904] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r10,#(-432)]
// Release input[900] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[924]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[920]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -88)]
vmul.u32 Q0, Q0, r6
// input[916]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * -92)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r10,#(-448)]
// Release input[896] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[912]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -96)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[940]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -68)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(-336)]
// Release input[924] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-352)]
// Release input[920] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r10,#(-368)]
// Release input[916] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[940]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[936]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -72)]
vmul.u32 Q2, Q2, r6
// input[932]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * -76)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r10,#(-384)]
// Release input[912] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[928]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -80)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[956]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -52)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-272)]
// Release input[940] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-288)]
// Release input[936] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r10,#(-304)]
// Release input[932] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[956]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[952]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -56)]
vmul.u32 Q1, Q1, r6
// input[948]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * -60)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r10,#(-320)]
// Release input[928] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[944]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -64)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[972]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -36)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-208)]
// Release input[956] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-224)]
// Release input[952] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r10,#(-240)]
// Release input[948] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[972]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[968]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -40)]
vmul.u32 Q0, Q0, r6
// input[964]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * -44)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r10,#(-256)]
// Release input[944] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[960]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -48)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
// input[988]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -20)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(-144)]
// Release input[972] from Q0
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-160)]
// Release input[968] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r10,#(-176)]
// Release input[964] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[988]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r7
// input[984]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -24)]
vmul.u32 Q2, Q2, r6
// input[980]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * -28)]
vqrdmlah.s32 Q0, Q2, r9
vstrw.u32 Q1, [r10,#(-192)]
// Release input[960] from Q1
vqrdmulh.s32 Q1, Q3, r7
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r9
// input[976]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * -32)]
vqrdmulh.s32 Q5, Q2, r3
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r2
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r9
// input[1004]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * -4)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r10,#(-80)]
// Release input[988] from Q2
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-96)]
// Release input[984] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r10,#(-112)]
// Release input[980] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[1004]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r7
// input[1000]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * -8)]
vmul.u32 Q1, Q1, r6
// input[996]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * -12)]
vqrdmlah.s32 Q2, Q1, r9
vstrw.u32 Q0, [r10,#(-128)]
// Release input[976] from Q0
vqrdmulh.s32 Q0, Q3, r7
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r9
// input[992]: Load as Q2
vldrw.u32 Q2, [r10, #(4 * -16)]
vqrdmulh.s32 Q5, Q1, r3
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r2
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r9
// input[1020]: Load as Q0
vldrw.u32 Q0, [r10, #(4 * 12)]
vqrdmulh.s32 Q6, Q4, r5
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r10,#(-16)]
// Release input[1004] from Q1
vqrdmlah.s32 Q6, Q4, r9
vstrw.u32 Q3, [r10,#(-32)]
// Release input[1000] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r10,#(-48)]
// Release input[996] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r7, r6, [r8], #+8
ldrd r5, r4, [r8], #+8
ldrd r3, r2, [r8], #+8
// input[1020]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r7
// input[1016]: Load as Q3
vldrw.u32 Q3, [r10, #(4 * 8)]
vmul.u32 Q0, Q0, r6
// input[1012]: Load as Q4
vldrw.u32 Q4, [r10, #(4 * 4)]
vqrdmlah.s32 Q1, Q0, r9
vstrw.u32 Q2, [r10,#(-64)]
// Release input[992] from Q2
vqrdmulh.s32 Q2, Q3, r7
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r6
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r9
// input[1008]: Load as Q1
vldrw.u32 Q1, [r10, #(4 * 0)]
vqrdmulh.s32 Q5, Q0, r3
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r2
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r9
vqrdmulh.s32 Q2, Q4, r5
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r4
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r10,#(48)]
// Release input[1020] from Q0
vqrdmlah.s32 Q2, Q4, r9
vstrw.u32 Q3, [r10,#(32)]
// Release input[1016] from Q3
vsub.s32 Q4, Q1, Q2
vstrw.u32 Q4, [r10,#(16)]
// Release input[1012] from Q4
vadd.s32 Q1, Q1, Q2
vstrw.u32 Q1, [r10,#(0)]
// Release input[1008] from Q1
.equ modulus_inv, 4223674367
movw r7, #:lower16:modulus_inv
movt r7, #:upper16:modulus_inv
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vldrw.s32 Q5, [r8], #80
vqrdmulh.s32 Q4, Q3, Q5
vldrw.s32 Q6, [r8, #-64]
vmul.u32 Q3, Q3, Q6
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q5, Q2, Q5
vsub.s32 Q7, Q1, Q4
vmul.u32 Q2, Q2, Q6
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q5, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q5
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q5
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q5, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q6, Q5, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q5, Q7, Q5
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q7, Q7, Q6
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q5, Q7, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q7, Q4, Q5
vstrw.s32 Q7, [r0, #-80]
vadd.s32 Q4, Q4, Q5
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r9
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r8], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r8, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r9
vldrw.s32 Q3, [r8, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r9
vldrw.s32 Q2, [r8, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r9
vldrw.s32 Q6, [r8, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r7
vqrdmulh.s32 Q6, Q4, Q6
vmul.u32 Q4, Q4, Q7
vqrdmlah.s32 Q6, Q4, r9
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-16]
vadd.s32 Q5, Q5, Q6
vstrw.s32 Q5, [r0, #-32]
// Restore MVE vector registers
vpop {d8-d15}
// Restore GPRs
pop {r4-r11,lr}
bx lr

// Line count:        13727
// Instruction count: 11416