# 3.4  组合电路的行为级建模

行为级建模就是描述数字逻辑电路的功能和算法。

在Verilog中，行为级描述主要使用由关键词initial或always定义的过程语句。一个模块的内部可以包含多个initial或always语句。 

initial语句是一条初始化语句，仅执行一次，经常用于测试模块中，对激励信号进行描述，在硬件电路的行为描述中，有时为了仿真的需要，也用initial语句给寄存器变量赋初值。
initial语句主要是一条面向仿真的过程语句，不能用于逻辑综合 。

过程语句中包含一系列过程赋值语句。

## 3.4.1 行为级建模基础

### always语句的一般用法

```verilog
always @(事件控制表达式)
begin：块名
   块内局部变量的定义；
   过程赋值语句（包括高级语句）;
end

```

-  “@”称为事件控制运算符，用于挂起某个动作，直到事件发生。“事件控制表达式”也称为敏感事件表，它是后面begin和end之间的语句执行的条件。当事件发生或某一特定的条件变为“真”时，后面的过程赋值语句就会被执行。
- begin…end 之间只有一条语句时，关键词可以省略；
- begin…end 之间的多条语句被称为顺序语句块。可以给语句块取一个名字，称为有名块。语句块中赋值语句除了具有顺序特性外，还具有并行特性。
- 不同的always语句之间具有并行性。

### 条件语句（ if语句）

条件语句就是根据判断条件是否成立，确定下一步的运算。

Verilog语言中有3种形式的if语句

```verilog
if (condition_expr) true_statement;

if (condition_expr)true_statement;
else fale_ statement;

if (condition_expr1) true_statement1;
else if (condition_expr2) true_statement2;
	else if (condition_expr3) true_statement3;
             ……
		else default_statement;


```

if后面的条件表达式一般为逻辑表达式或关系表达式。执行if语句时，首先计算表达式的值，若结果为0、x或z，按“假”处理；若结果为1，按“真”处理，并执行相应的语句。 

实例：4选1数据选择器

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221002203035672.png" alt="image-20221002203035672" style="zoom:50%;" />

```verilog
module mux4to1_bh(D, S, Y);  
   input [3:0] D;  //输入端口
   input [1:0] S;  //输入端口
   output reg Y;  //输出端口及变量数据类型
   always @(D, S) //电路功能描述
     if (S == 2’b00)        Y = D[0];  
     else if (S== 2’b01)  Y = D[1];
     else if (S== 2’b10)  Y = D[2];
     else                           Y = D[3];
endmodule 

```

注意，过程赋值语句只能给寄存器型变量赋值，因此，输出变量Y的数据类型定义为reg。

### 多路分支语句（case语句）

是一种多分支条件选择语句，一般形式如下

```verilog
case (case_expr)
       item_expr1: statement1;
       item_expr2: statement2;
        ……
      default: default_statement; //default语句可以省略
endcase

```

注意：

- 当分支项中的语句是多条语句，必须在最前面写上关键词begin，在最后写上关键词end，成为顺序语句块。
- 另外，用关键词casex（忽视X及Z的比较）和casez（忽视Z的比较）表示含有无关项x和高阻z的情况。  

实例：4选1数据选择器

```verilog
//例：对具有使能端En 的4选1数据选择器的行为进行Verilog描述。当En=0时，数据选择器工作，En=1时，禁止工作，输出为0。 
module mux4to1_bh (D, S, Y,En); 
  input [3:0] D，[1:0] S；  input  En;
  output  reg  Y；
  always @(D, S, En)  //2001, 2005 syntax
  begin
   if (En==1)  Y = 0; //En=1时，输出为0
   else             //En=0时，选择器工作
     case (S) 
       2’d0: Y = D[0];
       2’d1: Y = D[1];
       2’d2: Y = D[2];
       2’d3: Y = D[3];
     endcase
  end
endmodule 

```

### for循环语句

一般形式

```verilog
for (initial_assignment; condition; step_assignment)  
           statement；
```

- initial_assignment 为循环变量的初始值。
- condition为循环的条件，
  - 若为真，执行过程赋值语句statement，
  - 若不成立，循环结束，执行for后面的语句。
- step_assignment为循环变量的步长，每次迭代后，循环变量将增加或减少一个步长。

实例：3线-8线译码器

```verilog
module ecoder3to8_bh(A,En,Y);
       input [2:0] A，En; 
       output reg  [7:0]Y;
       integer k;         //声明一个整型变量k
       always @(A, En)   //
          begin
               Y = 8’b1111_1111;     //设译码器输出的默认值
              for(k = 0; k <= 7; k = k+1) //下面的if-else语句循环8次
                     if ((En==1) && (A== k) ) 
                          Y[k] = 0;   //当En=1时，根据A进行译码
                     else
                          Y[k] = 1;   //处理使能无效或输入无效的情况
          end
    endmodule 
```

