Fitter report for CPUProjectFinal
Thu Nov 14 13:16:37 2019
Quartus Prime Version 18.1.1 Build 646 04/11/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 14 13:16:37 2019       ;
; Quartus Prime Version              ; 18.1.1 Build 646 04/11/2019 SJ Lite Edition ;
; Revision Name                      ; CPUProjectFinal                             ;
; Top-level Entity Name              ; CPU                                         ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 2,926 / 49,760 ( 6 % )                      ;
;     Total combinational functions  ; 1,935 / 49,760 ( 4 % )                      ;
;     Dedicated logic registers      ; 2,134 / 49,760 ( 4 % )                      ;
; Total registers                    ; 2134                                        ;
; Total pins                         ; 50 / 360 ( 14 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 1,677,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.44        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.8%      ;
;     Processor 3            ;   5.7%      ;
;     Processor 4            ;   5.5%      ;
;     Processor 5            ;   5.4%      ;
;     Processor 6            ;   5.3%      ;
;     Processor 7            ;   5.1%      ;
;     Processor 8            ;   5.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4190 ) ; 0.00 % ( 0 / 4190 )        ; 0.00 % ( 0 / 4190 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4190 ) ; 0.00 % ( 0 / 4190 )        ; 0.00 % ( 0 / 4190 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4174 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /cs/student/ug/2019/huiyxiao/Desktop/CPU_Final/output_files/CPUProjectFinal.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 2,926 / 49,760 ( 6 % ) ;
;     -- Combinational with no register       ; 792                    ;
;     -- Register only                        ; 991                    ;
;     -- Combinational with a register        ; 1143                   ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1712                   ;
;     -- 3 input functions                    ; 95                     ;
;     -- <=2 input functions                  ; 128                    ;
;     -- Register only                        ; 991                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1914                   ;
;     -- arithmetic mode                      ; 21                     ;
;                                             ;                        ;
; Total registers*                            ; 2,134 / 51,509 ( 4 % ) ;
;     -- Dedicated logic registers            ; 2,134 / 49,760 ( 4 % ) ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 214 / 3,110 ( 7 % )    ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 50 / 360 ( 14 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )        ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 182 ( 0 % )        ;
; UFM blocks                                  ; 0 / 1 ( 0 % )          ;
; ADC blocks                                  ; 0 / 2 ( 0 % )          ;
; Total block memory bits                     ; 0 / 1,677,312 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 1,677,312 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global signals                              ; 2                      ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Remote update blocks                        ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1.8% / 1.6% / 2.0%     ;
; Peak interconnect usage (total/H/V)         ; 26.0% / 25.0% / 28.2%  ;
; Maximum fan-out                             ; 2168                   ;
; Highest non-global fan-out                  ; 387                    ;
; Total fan-out                               ; 14858                  ;
; Average fan-out                             ; 2.87                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2926 / 49760 ( 6 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 792                  ; 0                              ;
;     -- Register only                        ; 991                  ; 0                              ;
;     -- Combinational with a register        ; 1143                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1712                 ; 0                              ;
;     -- 3 input functions                    ; 95                   ; 0                              ;
;     -- <=2 input functions                  ; 128                  ; 0                              ;
;     -- Register only                        ; 991                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1914                 ; 0                              ;
;     -- arithmetic mode                      ; 21                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 2134                 ; 0                              ;
;     -- Dedicated logic registers            ; 2134 / 49760 ( 4 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 214 / 3110 ( 7 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 50                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )       ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 14864                ; 8                              ;
;     -- Registered Connections               ; 2202                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 0                              ;
;     -- Output Ports                         ; 48                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK_IN ; P11   ; 3        ; 34           ; 0            ; 28           ; 22                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; RST    ; C10   ; 7        ; 51           ; 54           ; 28           ; 27                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Digit0[0] ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit0[1] ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit0[2] ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit0[3] ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit0[4] ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit0[5] ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit0[6] ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit0[7] ; D15   ; 7        ; 66           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit1[0] ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit1[1] ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit1[2] ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit1[3] ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit1[4] ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit1[5] ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit1[6] ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit1[7] ; A16   ; 7        ; 60           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit2[0] ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit2[1] ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit2[2] ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit2[3] ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit2[4] ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit2[5] ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit2[6] ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit2[7] ; A19   ; 7        ; 66           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit3[0] ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit3[1] ; E22   ; 6        ; 78           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit3[2] ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit3[3] ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit3[4] ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit3[5] ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit3[6] ; E17   ; 6        ; 78           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit3[7] ; D22   ; 6        ; 78           ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit4[0] ; F18   ; 6        ; 78           ; 40           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit4[1] ; E20   ; 6        ; 78           ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit4[2] ; E19   ; 6        ; 78           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit4[3] ; J18   ; 6        ; 78           ; 42           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit4[4] ; H19   ; 6        ; 78           ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit4[5] ; F19   ; 6        ; 78           ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit4[6] ; F20   ; 6        ; 78           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit4[7] ; F17   ; 6        ; 78           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit5[0] ; J20   ; 6        ; 78           ; 45           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit5[1] ; K20   ; 6        ; 78           ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit5[2] ; L18   ; 6        ; 78           ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit5[3] ; N18   ; 6        ; 78           ; 34           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit5[4] ; M20   ; 6        ; 78           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit5[5] ; N19   ; 6        ; 78           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit5[6] ; N20   ; 6        ; 78           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digit5[7] ; L19   ; 6        ; 78           ; 37           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 36 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 48 ( 2 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 30 / 60 ( 50 % ) ; 2.5V          ; --           ;
; 7        ; 19 / 52 ( 37 % ) ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; Digit1[7]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 407        ; 7        ; Digit1[4]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; Digit1[5]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; Digit2[7]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 401        ; 7        ; Digit2[1]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; Digit2[3]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; Digit1[3]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; Digit1[6]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; Digit2[2]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; Digit2[0]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; Digit2[4]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; Digit2[6]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RST                                            ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; Digit0[0]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; Digit0[2]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; Digit0[3]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; Digit0[6]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; Digit1[0]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; Digit3[3]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; Digit3[4]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; Digit2[5]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; Digit0[7]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; Digit0[5]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; Digit1[1]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; Digit3[5]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; Digit3[7]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; Digit0[1]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; Digit0[4]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; Digit3[6]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; Digit1[2]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; Digit4[2]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 355        ; 6        ; Digit4[1]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 335        ; 6        ; Digit3[2]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; Digit3[1]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; Digit4[7]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 354        ; 6        ; Digit4[0]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 353        ; 6        ; Digit4[5]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 342        ; 6        ; Digit4[6]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 340        ; 6        ; Digit3[0]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; Digit4[4]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; Digit4[3]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; Digit5[0]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; Digit5[1]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; Digit5[2]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 349        ; 6        ; Digit5[7]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; Digit5[4]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; Digit5[3]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 338        ; 6        ; Digit5[5]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 339        ; 6        ; Digit5[6]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; CLK_IN                                         ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; Digit0[7] ; Incomplete set of assignments ;
; Digit0[6] ; Incomplete set of assignments ;
; Digit0[5] ; Incomplete set of assignments ;
; Digit0[4] ; Incomplete set of assignments ;
; Digit0[3] ; Incomplete set of assignments ;
; Digit0[2] ; Incomplete set of assignments ;
; Digit0[1] ; Incomplete set of assignments ;
; Digit0[0] ; Incomplete set of assignments ;
; Digit1[7] ; Incomplete set of assignments ;
; Digit1[6] ; Incomplete set of assignments ;
; Digit1[5] ; Incomplete set of assignments ;
; Digit1[4] ; Incomplete set of assignments ;
; Digit1[3] ; Incomplete set of assignments ;
; Digit1[2] ; Incomplete set of assignments ;
; Digit1[1] ; Incomplete set of assignments ;
; Digit1[0] ; Incomplete set of assignments ;
; Digit2[7] ; Incomplete set of assignments ;
; Digit2[6] ; Incomplete set of assignments ;
; Digit2[5] ; Incomplete set of assignments ;
; Digit2[4] ; Incomplete set of assignments ;
; Digit2[3] ; Incomplete set of assignments ;
; Digit2[2] ; Incomplete set of assignments ;
; Digit2[1] ; Incomplete set of assignments ;
; Digit2[0] ; Incomplete set of assignments ;
; Digit3[7] ; Incomplete set of assignments ;
; Digit3[6] ; Incomplete set of assignments ;
; Digit3[5] ; Incomplete set of assignments ;
; Digit3[4] ; Incomplete set of assignments ;
; Digit3[3] ; Incomplete set of assignments ;
; Digit3[2] ; Incomplete set of assignments ;
; Digit3[1] ; Incomplete set of assignments ;
; Digit3[0] ; Incomplete set of assignments ;
; Digit4[7] ; Incomplete set of assignments ;
; Digit4[6] ; Incomplete set of assignments ;
; Digit4[5] ; Incomplete set of assignments ;
; Digit4[4] ; Incomplete set of assignments ;
; Digit4[3] ; Incomplete set of assignments ;
; Digit4[2] ; Incomplete set of assignments ;
; Digit4[1] ; Incomplete set of assignments ;
; Digit4[0] ; Incomplete set of assignments ;
; Digit5[7] ; Incomplete set of assignments ;
; Digit5[6] ; Incomplete set of assignments ;
; Digit5[5] ; Incomplete set of assignments ;
; Digit5[4] ; Incomplete set of assignments ;
; Digit5[3] ; Incomplete set of assignments ;
; Digit5[2] ; Incomplete set of assignments ;
; Digit5[1] ; Incomplete set of assignments ;
; Digit5[0] ; Incomplete set of assignments ;
; RST       ; Incomplete set of assignments ;
; CLK_IN    ; Incomplete set of assignments ;
+-----------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+
; Compilation Hierarchy Node                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                               ; Entity Name             ; Library Name ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+
; |CPU                                       ; 2926 (12)   ; 2134 (0)                  ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 50   ; 0            ; 792 (12)     ; 991 (0)           ; 1143 (2)         ; 0          ; |CPU                                                                                                                                              ; CPU                     ; work         ;
;    |ALU:inst18|                            ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |CPU|ALU:inst18                                                                                                                                   ; ALU                     ; work         ;
;       |ThirtytwoFullAdder:inst2|           ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2                                                                                                          ; ThirtytwoFullAdder      ; work         ;
;          |FourBitAdderCLA:inst1|           ; 8 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst1                                                                                    ; FourBitAdderCLA         ; work         ;
;             |FullAdderCLA:inst1|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst1|FullAdderCLA:inst1                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst1|FullAdderCLA:inst1|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst2|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst1|FullAdderCLA:inst2                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst1|FullAdderCLA:inst2|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst3|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst1|FullAdderCLA:inst3                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst1|FullAdderCLA:inst3|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst|            ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst1|FullAdderCLA:inst                                                                  ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst1|FullAdderCLA:inst|HalfAdderCLA:inst4                                               ; HalfAdderCLA            ; work         ;
;          |FourBitAdderCLA:inst2|           ; 8 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst2                                                                                    ; FourBitAdderCLA         ; work         ;
;             |FullAdderCLA:inst1|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst2|FullAdderCLA:inst1                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst2|FullAdderCLA:inst1|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst2|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst2|FullAdderCLA:inst2                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst2|FullAdderCLA:inst2|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst3|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst2|FullAdderCLA:inst3                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst2|FullAdderCLA:inst3|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst|            ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst2|FullAdderCLA:inst                                                                  ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst2|FullAdderCLA:inst|HalfAdderCLA:inst4                                               ; HalfAdderCLA            ; work         ;
;          |FourBitAdderCLA:inst3|           ; 8 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst3                                                                                    ; FourBitAdderCLA         ; work         ;
;             |FullAdderCLA:inst1|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst3|FullAdderCLA:inst1                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst3|FullAdderCLA:inst1|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst2|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst3|FullAdderCLA:inst2                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst3|FullAdderCLA:inst2|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst3|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst3|FullAdderCLA:inst3                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst3|FullAdderCLA:inst3|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst|            ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst3|FullAdderCLA:inst                                                                  ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst3|FullAdderCLA:inst|HalfAdderCLA:inst4                                               ; HalfAdderCLA            ; work         ;
;          |FourBitAdderCLA:inst4|           ; 8 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst4                                                                                    ; FourBitAdderCLA         ; work         ;
;             |FullAdderCLA:inst1|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst4|FullAdderCLA:inst1                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst4|FullAdderCLA:inst1|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst2|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst4|FullAdderCLA:inst2                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst4|FullAdderCLA:inst2|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst3|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst4|FullAdderCLA:inst3                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst4|FullAdderCLA:inst3|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst|            ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst4|FullAdderCLA:inst                                                                  ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst4|FullAdderCLA:inst|HalfAdderCLA:inst4                                               ; HalfAdderCLA            ; work         ;
;          |FourBitAdderCLA:inst5|           ; 8 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst5                                                                                    ; FourBitAdderCLA         ; work         ;
;             |FullAdderCLA:inst1|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst5|FullAdderCLA:inst1                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst5|FullAdderCLA:inst1|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst2|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst5|FullAdderCLA:inst2                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst5|FullAdderCLA:inst2|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst3|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst5|FullAdderCLA:inst3                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst5|FullAdderCLA:inst3|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst|            ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst5|FullAdderCLA:inst                                                                  ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst5|FullAdderCLA:inst|HalfAdderCLA:inst4                                               ; HalfAdderCLA            ; work         ;
;          |FourBitAdderCLA:inst6|           ; 8 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst6                                                                                    ; FourBitAdderCLA         ; work         ;
;             |FullAdderCLA:inst1|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst6|FullAdderCLA:inst1                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst6|FullAdderCLA:inst1|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst2|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst6|FullAdderCLA:inst2                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst6|FullAdderCLA:inst2|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst3|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst6|FullAdderCLA:inst3                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst6|FullAdderCLA:inst3|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst|            ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst6|FullAdderCLA:inst                                                                  ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst6|FullAdderCLA:inst|HalfAdderCLA:inst4                                               ; HalfAdderCLA            ; work         ;
;          |FourBitAdderCLA:inst7|           ; 9 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (3)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst7                                                                                    ; FourBitAdderCLA         ; work         ;
;             |FullAdderCLA:inst1|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst7|FullAdderCLA:inst1                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst7|FullAdderCLA:inst1|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst2|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst7|FullAdderCLA:inst2                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst7|FullAdderCLA:inst2|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst3|           ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst7|FullAdderCLA:inst3                                                                 ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst7|FullAdderCLA:inst3|HalfAdderCLA:inst4                                              ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst|            ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst7|FullAdderCLA:inst                                                                  ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst7|FullAdderCLA:inst|HalfAdderCLA:inst4                                               ; HalfAdderCLA            ; work         ;
;          |FourBitAdderCLA:inst|            ; 8 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (4)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst                                                                                     ; FourBitAdderCLA         ; work         ;
;             |FullAdderCLA:inst1|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst|FullAdderCLA:inst1                                                                  ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst|FullAdderCLA:inst1|HalfAdderCLA:inst4                                               ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst2|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst|FullAdderCLA:inst2                                                                  ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst|FullAdderCLA:inst2|HalfAdderCLA:inst4                                               ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst3|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst|FullAdderCLA:inst3                                                                  ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst|FullAdderCLA:inst3|HalfAdderCLA:inst4                                               ; HalfAdderCLA            ; work         ;
;             |FullAdderCLA:inst|            ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst|FullAdderCLA:inst                                                                   ; FullAdderCLA            ; work         ;
;                |HalfAdderCLA:inst4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ALU:inst18|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst|FullAdderCLA:inst|HalfAdderCLA:inst4                                                ; HalfAdderCLA            ; work         ;
;    |Control_Unit:inst|                     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|Control_Unit:inst                                                                                                                            ; Control_Unit            ; work         ;
;       |MainDecoder:inst2|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|Control_Unit:inst|MainDecoder:inst2                                                                                                          ; MainDecoder             ; work         ;
;    |DisplayDrive_new:inst12|               ; 171 (72)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (72)     ; 0 (0)             ; 7 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12                                                                                                                      ; DisplayDrive_new        ; work         ;
;       |SevenSegmentPro:inst23|             ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst23                                                                                               ; SevenSegmentPro         ; work         ;
;          |SevenSegmentDisplay:inst|        ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst23|SevenSegmentDisplay:inst                                                                      ; SevenSegmentDisplay     ; work         ;
;             |five:inst6|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst23|SevenSegmentDisplay:inst|five:inst6                                                           ; five                    ; work         ;
;             |four:inst5|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst23|SevenSegmentDisplay:inst|four:inst5                                                           ; four                    ; work         ;
;             |six:inst16|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst23|SevenSegmentDisplay:inst|six:inst16                                                           ; six                     ; work         ;
;             |zero:inst|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst23|SevenSegmentDisplay:inst|zero:inst                                                            ; zero                    ; work         ;
;       |SevenSegmentPro:inst24|             ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst24                                                                                               ; SevenSegmentPro         ; work         ;
;          |SevenSegmentDisplay:inst|        ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst24|SevenSegmentDisplay:inst                                                                      ; SevenSegmentDisplay     ; work         ;
;             |five:inst6|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst24|SevenSegmentDisplay:inst|five:inst6                                                           ; five                    ; work         ;
;             |four:inst5|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst24|SevenSegmentDisplay:inst|four:inst5                                                           ; four                    ; work         ;
;             |six:inst16|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst24|SevenSegmentDisplay:inst|six:inst16                                                           ; six                     ; work         ;
;             |zero:inst|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst24|SevenSegmentDisplay:inst|zero:inst                                                            ; zero                    ; work         ;
;       |SevenSegmentPro:inst25|             ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst25                                                                                               ; SevenSegmentPro         ; work         ;
;          |SevenSegmentDisplay:inst|        ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst25|SevenSegmentDisplay:inst                                                                      ; SevenSegmentDisplay     ; work         ;
;             |five:inst6|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst25|SevenSegmentDisplay:inst|five:inst6                                                           ; five                    ; work         ;
;             |four:inst5|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst25|SevenSegmentDisplay:inst|four:inst5                                                           ; four                    ; work         ;
;             |six:inst16|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst25|SevenSegmentDisplay:inst|six:inst16                                                           ; six                     ; work         ;
;             |zero:inst|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst25|SevenSegmentDisplay:inst|zero:inst                                                            ; zero                    ; work         ;
;       |SevenSegmentPro:inst26|             ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst26                                                                                               ; SevenSegmentPro         ; work         ;
;          |SevenSegmentDisplay:inst|        ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst26|SevenSegmentDisplay:inst                                                                      ; SevenSegmentDisplay     ; work         ;
;             |five:inst6|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst26|SevenSegmentDisplay:inst|five:inst6                                                           ; five                    ; work         ;
;             |four:inst5|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst26|SevenSegmentDisplay:inst|four:inst5                                                           ; four                    ; work         ;
;             |six:inst16|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst26|SevenSegmentDisplay:inst|six:inst16                                                           ; six                     ; work         ;
;             |zero:inst|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst26|SevenSegmentDisplay:inst|zero:inst                                                            ; zero                    ; work         ;
;       |SevenSegmentPro:inst27|             ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst27                                                                                               ; SevenSegmentPro         ; work         ;
;          |SevenSegmentDisplay:inst|        ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst27|SevenSegmentDisplay:inst                                                                      ; SevenSegmentDisplay     ; work         ;
;             |five:inst6|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst27|SevenSegmentDisplay:inst|five:inst6                                                           ; five                    ; work         ;
;             |four:inst5|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst27|SevenSegmentDisplay:inst|four:inst5                                                           ; four                    ; work         ;
;             |six:inst16|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst27|SevenSegmentDisplay:inst|six:inst16                                                           ; six                     ; work         ;
;             |zero:inst|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst27|SevenSegmentDisplay:inst|zero:inst                                                            ; zero                    ; work         ;
;       |SevenSegmentPro:inst|               ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst                                                                                                 ; SevenSegmentPro         ; work         ;
;          |SevenSegmentDisplay:inst|        ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst|SevenSegmentDisplay:inst                                                                        ; SevenSegmentDisplay     ; work         ;
;             |five:inst6|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst|SevenSegmentDisplay:inst|five:inst6                                                             ; five                    ; work         ;
;             |four:inst5|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst|SevenSegmentDisplay:inst|four:inst5                                                             ; four                    ; work         ;
;             |six:inst16|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst|SevenSegmentDisplay:inst|six:inst16                                                             ; six                     ; work         ;
;             |zero:inst|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|SevenSegmentPro:inst|SevenSegmentDisplay:inst|zero:inst                                                              ; zero                    ; work         ;
;       |singlebitwithenable:inst8|          ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|singlebitwithenable:inst8                                                                                            ; singlebitwithenable     ; work         ;
;          |ResettableDFlipFlop:inst|        ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|singlebitwithenable:inst8|ResettableDFlipFlop:inst                                                                   ; ResettableDFlipFlop     ; work         ;
;             |D_latch:inst3|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|singlebitwithenable:inst8|ResettableDFlipFlop:inst|D_latch:inst3                                                     ; D_latch                 ; work         ;
;             |D_latch:inst4|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|singlebitwithenable:inst8|ResettableDFlipFlop:inst|D_latch:inst4                                                     ; D_latch                 ; work         ;
;       |thirtytwobitwithenable:inst7|       ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 7 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7                                                                                         ; thirtytwobitwithenable  ; work         ;
;          |ThirtyTwoBitRegister:inst|       ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 7 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst                                                               ; ThirtyTwoBitRegister    ; work         ;
;             |FourBitRegister:inst2|        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2                                         ; FourBitRegister         ; work         ;
;                |ResettableDFlipFlop:inst1| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst1               ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst1|D_latch:inst3 ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst1|D_latch:inst4 ; D_latch                 ; work         ;
;                |ResettableDFlipFlop:inst2| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst2               ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst2|D_latch:inst3 ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst2|D_latch:inst4 ; D_latch                 ; work         ;
;                |ResettableDFlipFlop:inst4| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst4               ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst4|D_latch:inst3 ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst4|D_latch:inst4 ; D_latch                 ; work         ;
;                |ResettableDFlipFlop:inst|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst                ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst|D_latch:inst3  ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst|D_latch:inst4  ; D_latch                 ; work         ;
;             |FourBitRegister:inst4|        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 3 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst4                                         ; FourBitRegister         ; work         ;
;                |ResettableDFlipFlop:inst1| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst4|ResettableDFlipFlop:inst1               ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst4|ResettableDFlipFlop:inst1|D_latch:inst3 ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst4|ResettableDFlipFlop:inst1|D_latch:inst4 ; D_latch                 ; work         ;
;                |ResettableDFlipFlop:inst2| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst4|ResettableDFlipFlop:inst2               ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst4|ResettableDFlipFlop:inst2|D_latch:inst3 ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst4|ResettableDFlipFlop:inst2|D_latch:inst4 ; D_latch                 ; work         ;
;                |ResettableDFlipFlop:inst4| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst4|ResettableDFlipFlop:inst4               ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst4|ResettableDFlipFlop:inst4|D_latch:inst3 ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst4|ResettableDFlipFlop:inst4|D_latch:inst4 ; D_latch                 ; work         ;
;                |ResettableDFlipFlop:inst|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst4|ResettableDFlipFlop:inst                ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst4|ResettableDFlipFlop:inst|D_latch:inst3  ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst4|ResettableDFlipFlop:inst|D_latch:inst4  ; D_latch                 ; work         ;
;             |FourBitRegister:inst6|        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst6                                         ; FourBitRegister         ; work         ;
;                |ResettableDFlipFlop:inst1| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst6|ResettableDFlipFlop:inst1               ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst6|ResettableDFlipFlop:inst1|D_latch:inst3 ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst6|ResettableDFlipFlop:inst1|D_latch:inst4 ; D_latch                 ; work         ;
;                |ResettableDFlipFlop:inst2| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst6|ResettableDFlipFlop:inst2               ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst6|ResettableDFlipFlop:inst2|D_latch:inst3 ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst6|ResettableDFlipFlop:inst2|D_latch:inst4 ; D_latch                 ; work         ;
;                |ResettableDFlipFlop:inst4| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst6|ResettableDFlipFlop:inst4               ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst6|ResettableDFlipFlop:inst4|D_latch:inst3 ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst6|ResettableDFlipFlop:inst4|D_latch:inst4 ; D_latch                 ; work         ;
;                |ResettableDFlipFlop:inst|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst6|ResettableDFlipFlop:inst                ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst6|ResettableDFlipFlop:inst|D_latch:inst3  ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst6|ResettableDFlipFlop:inst|D_latch:inst4  ; D_latch                 ; work         ;
;             |FourBitRegister:inst7|        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst7                                         ; FourBitRegister         ; work         ;
;                |ResettableDFlipFlop:inst1| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst7|ResettableDFlipFlop:inst1               ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst7|ResettableDFlipFlop:inst1|D_latch:inst3 ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst7|ResettableDFlipFlop:inst1|D_latch:inst4 ; D_latch                 ; work         ;
;                |ResettableDFlipFlop:inst2| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst7|ResettableDFlipFlop:inst2               ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst7|ResettableDFlipFlop:inst2|D_latch:inst3 ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst7|ResettableDFlipFlop:inst2|D_latch:inst4 ; D_latch                 ; work         ;
;                |ResettableDFlipFlop:inst4| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst7|ResettableDFlipFlop:inst4               ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst7|ResettableDFlipFlop:inst4|D_latch:inst3 ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst7|ResettableDFlipFlop:inst4|D_latch:inst4 ; D_latch                 ; work         ;
;                |ResettableDFlipFlop:inst|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst7|ResettableDFlipFlop:inst                ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst7|ResettableDFlipFlop:inst|D_latch:inst3  ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst7|ResettableDFlipFlop:inst|D_latch:inst4  ; D_latch                 ; work         ;
;             |FourBitRegister:inst8|        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst8                                         ; FourBitRegister         ; work         ;
;                |ResettableDFlipFlop:inst1| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst8|ResettableDFlipFlop:inst1               ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst8|ResettableDFlipFlop:inst1|D_latch:inst3 ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst8|ResettableDFlipFlop:inst1|D_latch:inst4 ; D_latch                 ; work         ;
;                |ResettableDFlipFlop:inst2| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst8|ResettableDFlipFlop:inst2               ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst8|ResettableDFlipFlop:inst2|D_latch:inst3 ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst8|ResettableDFlipFlop:inst2|D_latch:inst4 ; D_latch                 ; work         ;
;                |ResettableDFlipFlop:inst4| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst8|ResettableDFlipFlop:inst4               ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst8|ResettableDFlipFlop:inst4|D_latch:inst3 ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst8|ResettableDFlipFlop:inst4|D_latch:inst4 ; D_latch                 ; work         ;
;                |ResettableDFlipFlop:inst|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst8|ResettableDFlipFlop:inst                ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst8|ResettableDFlipFlop:inst|D_latch:inst3  ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst8|ResettableDFlipFlop:inst|D_latch:inst4  ; D_latch                 ; work         ;
;             |FourBitRegister:inst|         ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst                                          ; FourBitRegister         ; work         ;
;                |ResettableDFlipFlop:inst1| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst1                ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst3  ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4  ; D_latch                 ; work         ;
;                |ResettableDFlipFlop:inst2| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst2                ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst2|D_latch:inst3  ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst2|D_latch:inst4  ; D_latch                 ; work         ;
;                |ResettableDFlipFlop:inst4| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst4                ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst4|D_latch:inst3  ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst4|D_latch:inst4  ; D_latch                 ; work         ;
;                |ResettableDFlipFlop:inst|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst                 ; ResettableDFlipFlop     ; work         ;
;                   |D_latch:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst|D_latch:inst3   ; D_latch                 ; work         ;
;                   |D_latch:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst|D_latch:inst4   ; D_latch                 ; work         ;
;    |ThirtyTwoBitRegister:inst27|           ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ThirtyTwoBitRegister:inst27                                                                                                                  ; ThirtyTwoBitRegister    ; work         ;
;       |FourBitRegister:inst2|              ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtyTwoBitRegister:inst27|FourBitRegister:inst2                                                                                            ; FourBitRegister         ; work         ;
;          |ResettableDFlipFlop:inst|        ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtyTwoBitRegister:inst27|FourBitRegister:inst2|ResettableDFlipFlop:inst                                                                   ; ResettableDFlipFlop     ; work         ;
;             |D_latch:inst3|                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtyTwoBitRegister:inst27|FourBitRegister:inst2|ResettableDFlipFlop:inst|D_latch:inst3                                                     ; D_latch                 ; work         ;
;             |D_latch:inst4|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtyTwoBitRegister:inst27|FourBitRegister:inst2|ResettableDFlipFlop:inst|D_latch:inst4                                                     ; D_latch                 ; work         ;
;       |FourBitRegister:inst|               ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ThirtyTwoBitRegister:inst27|FourBitRegister:inst                                                                                             ; FourBitRegister         ; work         ;
;          |ResettableDFlipFlop:inst1|       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1                                                                   ; ResettableDFlipFlop     ; work         ;
;             |D_latch:inst3|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst3                                                     ; D_latch                 ; work         ;
;             |D_latch:inst4|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4                                                     ; D_latch                 ; work         ;
;          |ResettableDFlipFlop:inst2|       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst2                                                                   ; ResettableDFlipFlop     ; work         ;
;             |D_latch:inst3|                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst2|D_latch:inst3                                                     ; D_latch                 ; work         ;
;             |D_latch:inst4|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst2|D_latch:inst4                                                     ; D_latch                 ; work         ;
;          |ResettableDFlipFlop:inst4|       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst4                                                                   ; ResettableDFlipFlop     ; work         ;
;             |D_latch:inst3|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst4|D_latch:inst3                                                     ; D_latch                 ; work         ;
;             |D_latch:inst4|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst4|D_latch:inst4                                                     ; D_latch                 ; work         ;
;          |ResettableDFlipFlop:inst|        ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst                                                                    ; ResettableDFlipFlop     ; work         ;
;             |D_latch:inst3|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst|D_latch:inst3                                                      ; D_latch                 ; work         ;
;             |D_latch:inst4|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst|D_latch:inst4                                                      ; D_latch                 ; work         ;
;    |ThirtytwoFullAdder:inst1|              ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtytwoFullAdder:inst1                                                                                                                     ; ThirtytwoFullAdder      ; work         ;
;       |FourBitAdderCLA:inst|               ; 3 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtytwoFullAdder:inst1|FourBitAdderCLA:inst                                                                                                ; FourBitAdderCLA         ; work         ;
;          |FullAdderCLA:inst2|              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtytwoFullAdder:inst1|FourBitAdderCLA:inst|FullAdderCLA:inst2                                                                             ; FullAdderCLA            ; work         ;
;             |HalfAdderCLA:inst4|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtytwoFullAdder:inst1|FourBitAdderCLA:inst|FullAdderCLA:inst2|HalfAdderCLA:inst4                                                          ; HalfAdderCLA            ; work         ;
;          |FullAdderCLA:inst3|              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtytwoFullAdder:inst1|FourBitAdderCLA:inst|FullAdderCLA:inst3                                                                             ; FullAdderCLA            ; work         ;
;             |HalfAdderCLA:inst4|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtytwoFullAdder:inst1|FourBitAdderCLA:inst|FullAdderCLA:inst3|HalfAdderCLA:inst4                                                          ; HalfAdderCLA            ; work         ;
;    |ThirtytwoFullAdder:inst2|              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtytwoFullAdder:inst2                                                                                                                     ; ThirtytwoFullAdder      ; work         ;
;       |FourBitAdderCLA:inst|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ThirtytwoFullAdder:inst2|FourBitAdderCLA:inst                                                                                                ; FourBitAdderCLA         ; work         ;
;    |clockDivider:inst15|                   ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; 0          ; |CPU|clockDivider:inst15                                                                                                                          ; clockDivider            ; work         ;
;       |lpm_counter:LPM_COUNTER_component|  ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; 0          ; |CPU|clockDivider:inst15|lpm_counter:LPM_COUNTER_component                                                                                        ; lpm_counter             ; work         ;
;          |cntr_k5h:auto_generated|         ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; 0          ; |CPU|clockDivider:inst15|lpm_counter:LPM_COUNTER_component|cntr_k5h:auto_generated                                                                ; cntr_k5h                ; work         ;
;    |dmem:inst10|                           ; 2444 (2444) ; 2048 (2048)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 394 (394)    ; 983 (983)         ; 1067 (1067)      ; 0          ; |CPU|dmem:inst10                                                                                                                                  ; dmem                    ; work         ;
;    |regfile:inst9|                         ; 159 (159)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (87)      ; 8 (8)             ; 64 (64)          ; 0          ; |CPU|regfile:inst9                                                                                                                                ; regfile                 ; work         ;
;    |rom:inst5|                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|rom:inst5                                                                                                                                    ; rom                     ; work         ;
;    |thirtytwobitmultiplexer:inst16|        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 22 (0)           ; 0          ; |CPU|thirtytwobitmultiplexer:inst16                                                                                                               ; thirtytwobitmultiplexer ; work         ;
;       |fourbitmultiplexer:inst1|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst1                                                                                      ; fourbitmultiplexer      ; work         ;
;          |singlebitmultiplexer:inst1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst1|singlebitmultiplexer:inst1                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst1|singlebitmultiplexer:inst2                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst1|singlebitmultiplexer:inst3                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst1|singlebitmultiplexer:inst                                                            ; singlebitmultiplexer    ; work         ;
;       |fourbitmultiplexer:inst2|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst2                                                                                      ; fourbitmultiplexer      ; work         ;
;          |singlebitmultiplexer:inst1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst2|singlebitmultiplexer:inst1                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst2|singlebitmultiplexer:inst2                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst2|singlebitmultiplexer:inst3                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst2|singlebitmultiplexer:inst                                                            ; singlebitmultiplexer    ; work         ;
;       |fourbitmultiplexer:inst3|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst3                                                                                      ; fourbitmultiplexer      ; work         ;
;          |singlebitmultiplexer:inst1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst3|singlebitmultiplexer:inst1                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst3|singlebitmultiplexer:inst2                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst3|singlebitmultiplexer:inst3                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst3|singlebitmultiplexer:inst                                                            ; singlebitmultiplexer    ; work         ;
;       |fourbitmultiplexer:inst4|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst4                                                                                      ; fourbitmultiplexer      ; work         ;
;          |singlebitmultiplexer:inst1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst4|singlebitmultiplexer:inst1                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst4|singlebitmultiplexer:inst2                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst4|singlebitmultiplexer:inst3                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst4|singlebitmultiplexer:inst                                                            ; singlebitmultiplexer    ; work         ;
;       |fourbitmultiplexer:inst5|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst5                                                                                      ; fourbitmultiplexer      ; work         ;
;          |singlebitmultiplexer:inst1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst5|singlebitmultiplexer:inst1                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst5|singlebitmultiplexer:inst2                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst5|singlebitmultiplexer:inst3                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst5|singlebitmultiplexer:inst                                                            ; singlebitmultiplexer    ; work         ;
;       |fourbitmultiplexer:inst6|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst6                                                                                      ; fourbitmultiplexer      ; work         ;
;          |singlebitmultiplexer:inst1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst6|singlebitmultiplexer:inst1                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst6|singlebitmultiplexer:inst2                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst6|singlebitmultiplexer:inst3                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst6|singlebitmultiplexer:inst                                                            ; singlebitmultiplexer    ; work         ;
;       |fourbitmultiplexer:inst7|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst7                                                                                      ; fourbitmultiplexer      ; work         ;
;          |singlebitmultiplexer:inst1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst7|singlebitmultiplexer:inst1                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst7|singlebitmultiplexer:inst2                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst7|singlebitmultiplexer:inst3                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst7|singlebitmultiplexer:inst                                                            ; singlebitmultiplexer    ; work         ;
;       |fourbitmultiplexer:inst|            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst                                                                                       ; fourbitmultiplexer      ; work         ;
;          |singlebitmultiplexer:inst1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst|singlebitmultiplexer:inst1                                                            ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst|singlebitmultiplexer:inst2                                                            ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst|singlebitmultiplexer:inst3                                                            ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst16|fourbitmultiplexer:inst|singlebitmultiplexer:inst                                                             ; singlebitmultiplexer    ; work         ;
;    |thirtytwobitmultiplexer:inst23|        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23                                                                                                               ; thirtytwobitmultiplexer ; work         ;
;       |fourbitmultiplexer:inst1|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst1                                                                                      ; fourbitmultiplexer      ; work         ;
;          |singlebitmultiplexer:inst1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst1|singlebitmultiplexer:inst1                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst1|singlebitmultiplexer:inst2                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst1|singlebitmultiplexer:inst3                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst1|singlebitmultiplexer:inst                                                            ; singlebitmultiplexer    ; work         ;
;       |fourbitmultiplexer:inst2|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst2                                                                                      ; fourbitmultiplexer      ; work         ;
;          |singlebitmultiplexer:inst1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst2|singlebitmultiplexer:inst1                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst2|singlebitmultiplexer:inst2                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst2|singlebitmultiplexer:inst3                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst2|singlebitmultiplexer:inst                                                            ; singlebitmultiplexer    ; work         ;
;       |fourbitmultiplexer:inst3|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst3                                                                                      ; fourbitmultiplexer      ; work         ;
;          |singlebitmultiplexer:inst1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst3|singlebitmultiplexer:inst1                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst3|singlebitmultiplexer:inst2                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst3|singlebitmultiplexer:inst3                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst3|singlebitmultiplexer:inst                                                            ; singlebitmultiplexer    ; work         ;
;       |fourbitmultiplexer:inst4|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst4                                                                                      ; fourbitmultiplexer      ; work         ;
;          |singlebitmultiplexer:inst1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst4|singlebitmultiplexer:inst1                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst4|singlebitmultiplexer:inst2                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst4|singlebitmultiplexer:inst3                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst4|singlebitmultiplexer:inst                                                            ; singlebitmultiplexer    ; work         ;
;       |fourbitmultiplexer:inst5|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst5                                                                                      ; fourbitmultiplexer      ; work         ;
;          |singlebitmultiplexer:inst1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst5|singlebitmultiplexer:inst1                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst5|singlebitmultiplexer:inst2                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst5|singlebitmultiplexer:inst3                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst5|singlebitmultiplexer:inst                                                            ; singlebitmultiplexer    ; work         ;
;       |fourbitmultiplexer:inst6|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst6                                                                                      ; fourbitmultiplexer      ; work         ;
;          |singlebitmultiplexer:inst1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst6|singlebitmultiplexer:inst1                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst6|singlebitmultiplexer:inst2                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst6|singlebitmultiplexer:inst3                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst6|singlebitmultiplexer:inst                                                            ; singlebitmultiplexer    ; work         ;
;       |fourbitmultiplexer:inst7|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst7                                                                                      ; fourbitmultiplexer      ; work         ;
;          |singlebitmultiplexer:inst1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst7|singlebitmultiplexer:inst1                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst7|singlebitmultiplexer:inst2                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst7|singlebitmultiplexer:inst3                                                           ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst7|singlebitmultiplexer:inst                                                            ; singlebitmultiplexer    ; work         ;
;       |fourbitmultiplexer:inst|            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst                                                                                       ; fourbitmultiplexer      ; work         ;
;          |singlebitmultiplexer:inst1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst|singlebitmultiplexer:inst1                                                            ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst|singlebitmultiplexer:inst2                                                            ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst|singlebitmultiplexer:inst3                                                            ; singlebitmultiplexer    ; work         ;
;          |singlebitmultiplexer:inst|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|thirtytwobitmultiplexer:inst23|fourbitmultiplexer:inst|singlebitmultiplexer:inst                                                             ; singlebitmultiplexer    ; work         ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Digit0[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit0[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit0[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit0[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit0[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit0[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit0[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit0[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit1[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit1[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit1[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit1[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit1[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit1[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit1[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit1[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit2[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit2[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit2[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit2[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit2[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit3[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit3[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit3[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit3[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit3[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit3[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit3[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit3[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit4[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit4[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit4[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit4[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit4[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit4[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit4[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit4[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit5[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit5[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit5[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit5[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit5[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit5[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit5[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digit5[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RST       ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; CLK_IN    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; RST                                                                                                                                                        ;                   ;         ;
;      - DisplayDrive_new:inst12|singlebitwithenable:inst8|ResettableDFlipFlop:inst|D_latch:inst3|inst~2                                                     ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst|D_latch:inst3|inst~2   ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst2|D_latch:inst3|inst~2  ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst4|D_latch:inst3|inst~2  ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst3|inst~2  ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst|D_latch:inst3|inst~2  ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst2|D_latch:inst3|inst~2 ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst4|D_latch:inst3|inst~2 ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst1|D_latch:inst3|inst~2 ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst4|ResettableDFlipFlop:inst|D_latch:inst3|inst~2  ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst4|ResettableDFlipFlop:inst2|D_latch:inst3|inst~2 ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst4|ResettableDFlipFlop:inst4|D_latch:inst3|inst~2 ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst4|ResettableDFlipFlop:inst1|D_latch:inst3|inst~2 ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst6|ResettableDFlipFlop:inst|D_latch:inst3|inst~2  ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst6|ResettableDFlipFlop:inst2|D_latch:inst3|inst~2 ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst6|ResettableDFlipFlop:inst4|D_latch:inst3|inst~2 ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst6|ResettableDFlipFlop:inst1|D_latch:inst3|inst~2 ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst7|ResettableDFlipFlop:inst|D_latch:inst3|inst~2  ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst7|ResettableDFlipFlop:inst2|D_latch:inst3|inst~2 ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst7|ResettableDFlipFlop:inst4|D_latch:inst3|inst~2 ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst7|ResettableDFlipFlop:inst1|D_latch:inst3|inst~2 ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst8|ResettableDFlipFlop:inst|D_latch:inst3|inst~2  ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst8|ResettableDFlipFlop:inst2|D_latch:inst3|inst~2 ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst8|ResettableDFlipFlop:inst4|D_latch:inst3|inst~2 ; 1                 ; 6       ;
;      - DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst8|ResettableDFlipFlop:inst1|D_latch:inst3|inst~2 ; 1                 ; 6       ;
;      - ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst4|D_latch:inst3|inst~2                                                     ; 1                 ; 6       ;
;      - ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst|D_latch:inst3|inst~1                                                      ; 1                 ; 6       ;
; CLK_IN                                                                                                                                                     ;                   ;         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                              ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK_IN                                                                                            ; PIN_P11            ; 22      ; Clock        ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; clockDivider:inst15|lpm_counter:LPM_COUNTER_component|cntr_k5h:auto_generated|counter_reg_bit[21] ; FF_X45_Y1_N21      ; 2168    ; Clock        ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; dmem:inst10|RAM~3405                                                                              ; LCCOMB_X54_Y26_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3407                                                                              ; LCCOMB_X47_Y26_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3409                                                                              ; LCCOMB_X47_Y23_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3411                                                                              ; LCCOMB_X51_Y25_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3413                                                                              ; LCCOMB_X54_Y26_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3415                                                                              ; LCCOMB_X59_Y21_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3417                                                                              ; LCCOMB_X58_Y27_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3419                                                                              ; LCCOMB_X60_Y24_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3421                                                                              ; LCCOMB_X55_Y23_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3423                                                                              ; LCCOMB_X59_Y20_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3425                                                                              ; LCCOMB_X58_Y26_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3427                                                                              ; LCCOMB_X58_Y23_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3429                                                                              ; LCCOMB_X58_Y27_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3431                                                                              ; LCCOMB_X58_Y26_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3433                                                                              ; LCCOMB_X58_Y26_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3435                                                                              ; LCCOMB_X60_Y27_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3437                                                                              ; LCCOMB_X54_Y26_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3438                                                                              ; LCCOMB_X47_Y26_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3439                                                                              ; LCCOMB_X54_Y23_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3440                                                                              ; LCCOMB_X58_Y26_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3441                                                                              ; LCCOMB_X54_Y26_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3442                                                                              ; LCCOMB_X58_Y21_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3443                                                                              ; LCCOMB_X58_Y20_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3444                                                                              ; LCCOMB_X58_Y26_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3445                                                                              ; LCCOMB_X57_Y27_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3446                                                                              ; LCCOMB_X47_Y23_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3447                                                                              ; LCCOMB_X58_Y26_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3448                                                                              ; LCCOMB_X54_Y26_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3449                                                                              ; LCCOMB_X51_Y25_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3450                                                                              ; LCCOMB_X60_Y24_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3451                                                                              ; LCCOMB_X58_Y23_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3452                                                                              ; LCCOMB_X60_Y27_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3454                                                                              ; LCCOMB_X59_Y21_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3455                                                                              ; LCCOMB_X54_Y26_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3456                                                                              ; LCCOMB_X59_Y20_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3457                                                                              ; LCCOMB_X58_Y26_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3458                                                                              ; LCCOMB_X47_Y26_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3459                                                                              ; LCCOMB_X54_Y26_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3460                                                                              ; LCCOMB_X54_Y23_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3461                                                                              ; LCCOMB_X58_Y26_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3462                                                                              ; LCCOMB_X47_Y23_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3463                                                                              ; LCCOMB_X57_Y27_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3464                                                                              ; LCCOMB_X57_Y26_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3465                                                                              ; LCCOMB_X54_Y26_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3466                                                                              ; LCCOMB_X60_Y24_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3467                                                                              ; LCCOMB_X55_Y25_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3468                                                                              ; LCCOMB_X58_Y23_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3469                                                                              ; LCCOMB_X60_Y27_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3470                                                                              ; LCCOMB_X58_Y21_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3471                                                                              ; LCCOMB_X54_Y26_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3472                                                                              ; LCCOMB_X57_Y27_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3473                                                                              ; LCCOMB_X60_Y24_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3474                                                                              ; LCCOMB_X47_Y26_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3475                                                                              ; LCCOMB_X54_Y26_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3476                                                                              ; LCCOMB_X47_Y23_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3477                                                                              ; LCCOMB_X55_Y25_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3478                                                                              ; LCCOMB_X58_Y20_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3479                                                                              ; LCCOMB_X55_Y23_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3480                                                                              ; LCCOMB_X58_Y26_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3481                                                                              ; LCCOMB_X56_Y23_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3482                                                                              ; LCCOMB_X58_Y26_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3483                                                                              ; LCCOMB_X58_Y26_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3484                                                                              ; LCCOMB_X58_Y26_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dmem:inst10|RAM~3485                                                                              ; LCCOMB_X59_Y27_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regfile:inst9|rf~1088                                                                             ; LCCOMB_X56_Y31_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regfile:inst9|rf~1089                                                                             ; LCCOMB_X59_Y29_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                              ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK_IN                                                                                            ; PIN_P11       ; 22      ; 3                                    ; Global Clock         ; GCLK19           ; --                        ;
; clockDivider:inst15|lpm_counter:LPM_COUNTER_component|cntr_k5h:auto_generated|counter_reg_bit[21] ; FF_X45_Y1_N21 ; 2168    ; 21                                   ; Global Clock         ; GCLK18           ; --                        ;
+---------------------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 4,310 / 148,641 ( 3 % ) ;
; C16 interconnects     ; 28 / 5,382 ( < 1 % )    ;
; C4 interconnects      ; 2,266 / 106,704 ( 2 % ) ;
; Direct links          ; 573 / 148,641 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )         ;
; Local interconnects   ; 1,200 / 49,760 ( 2 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 43 / 5,406 ( < 1 % )    ;
; R4 interconnects      ; 2,510 / 147,764 ( 2 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.67) ; Number of LABs  (Total = 214) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 3                             ;
; 3                                           ; 4                             ;
; 4                                           ; 4                             ;
; 5                                           ; 1                             ;
; 6                                           ; 1                             ;
; 7                                           ; 3                             ;
; 8                                           ; 0                             ;
; 9                                           ; 1                             ;
; 10                                          ; 2                             ;
; 11                                          ; 6                             ;
; 12                                          ; 14                            ;
; 13                                          ; 11                            ;
; 14                                          ; 20                            ;
; 15                                          ; 25                            ;
; 16                                          ; 112                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.74) ; Number of LABs  (Total = 214) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 192                           ;
; 1 Clock enable                     ; 16                            ;
; 2 Clock enables                    ; 165                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 23.63) ; Number of LABs  (Total = 214) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 6                             ;
; 3                                            ; 1                             ;
; 4                                            ; 0                             ;
; 5                                            ; 1                             ;
; 6                                            ; 4                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 1                             ;
; 13                                           ; 1                             ;
; 14                                           ; 3                             ;
; 15                                           ; 7                             ;
; 16                                           ; 8                             ;
; 17                                           ; 6                             ;
; 18                                           ; 8                             ;
; 19                                           ; 5                             ;
; 20                                           ; 7                             ;
; 21                                           ; 8                             ;
; 22                                           ; 10                            ;
; 23                                           ; 9                             ;
; 24                                           ; 8                             ;
; 25                                           ; 5                             ;
; 26                                           ; 4                             ;
; 27                                           ; 9                             ;
; 28                                           ; 13                            ;
; 29                                           ; 3                             ;
; 30                                           ; 7                             ;
; 31                                           ; 5                             ;
; 32                                           ; 66                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.58) ; Number of LABs  (Total = 214) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 10                            ;
; 2                                               ; 6                             ;
; 3                                               ; 7                             ;
; 4                                               ; 3                             ;
; 5                                               ; 10                            ;
; 6                                               ; 7                             ;
; 7                                               ; 21                            ;
; 8                                               ; 47                            ;
; 9                                               ; 24                            ;
; 10                                              ; 14                            ;
; 11                                              ; 21                            ;
; 12                                              ; 18                            ;
; 13                                              ; 11                            ;
; 14                                              ; 5                             ;
; 15                                              ; 2                             ;
; 16                                              ; 4                             ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.41) ; Number of LABs  (Total = 214) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 2                             ;
; 3                                            ; 5                             ;
; 4                                            ; 2                             ;
; 5                                            ; 0                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 5                             ;
; 9                                            ; 5                             ;
; 10                                           ; 1                             ;
; 11                                           ; 7                             ;
; 12                                           ; 6                             ;
; 13                                           ; 21                            ;
; 14                                           ; 9                             ;
; 15                                           ; 7                             ;
; 16                                           ; 14                            ;
; 17                                           ; 6                             ;
; 18                                           ; 6                             ;
; 19                                           ; 5                             ;
; 20                                           ; 21                            ;
; 21                                           ; 5                             ;
; 22                                           ; 8                             ;
; 23                                           ; 6                             ;
; 24                                           ; 6                             ;
; 25                                           ; 0                             ;
; 26                                           ; 11                            ;
; 27                                           ; 5                             ;
; 28                                           ; 6                             ;
; 29                                           ; 6                             ;
; 30                                           ; 0                             ;
; 31                                           ; 6                             ;
; 32                                           ; 7                             ;
; 33                                           ; 6                             ;
; 34                                           ; 0                             ;
; 35                                           ; 7                             ;
; 36                                           ; 4                             ;
; 37                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 50        ; 50        ; 0            ; 0            ; 50        ; 50        ; 0            ; 0            ; 0            ; 0            ; 0            ; 48           ; 0            ; 0            ; 0            ; 0            ; 2            ; 48           ; 0            ; 2            ; 0            ; 0            ; 48           ; 0            ; 50        ; 50        ; 50        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 50           ; 0         ; 0         ; 50           ; 50           ; 0         ; 0         ; 50           ; 50           ; 50           ; 50           ; 50           ; 2            ; 50           ; 50           ; 50           ; 50           ; 48           ; 2            ; 50           ; 48           ; 50           ; 50           ; 2            ; 50           ; 0         ; 0         ; 0         ; 50           ; 50           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Digit0[7]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit0[6]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit0[5]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit0[4]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit0[3]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit0[2]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit0[1]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit0[0]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit1[7]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit1[6]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit1[5]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit1[4]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit1[3]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit1[2]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit1[1]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit1[0]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit2[7]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit2[6]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit2[5]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit2[4]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit2[3]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit2[2]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit2[1]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit2[0]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit3[7]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit3[6]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit3[5]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit3[4]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit3[3]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit3[2]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit3[1]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit3[0]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit4[7]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit4[6]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit4[5]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit4[4]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit4[3]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit4[2]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit4[1]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit4[0]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit5[7]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit5[6]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit5[5]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit5[4]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit5[3]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit5[2]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit5[1]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Digit5[0]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RST                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CLK_IN             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                              ; Destination Clock(s)                                                                              ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
; CLK_IN                                                                                                       ; clockDivider:inst15|lpm_counter:LPM_COUNTER_component|cntr_k5h:auto_generated|counter_reg_bit[21] ; 28.3              ;
; CLK_IN                                                                                                       ; CLK_IN                                                                                            ; 5.7               ;
; CLK_IN,clockDivider:inst15|lpm_counter:LPM_COUNTER_component|cntr_k5h:auto_generated|counter_reg_bit[21],I/O ; clockDivider:inst15|lpm_counter:LPM_COUNTER_component|cntr_k5h:auto_generated|counter_reg_bit[21] ; 3.5               ;
+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                   ; Destination Register                                                                              ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
; clockDivider:inst15|lpm_counter:LPM_COUNTER_component|cntr_k5h:auto_generated|counter_reg_bit[21] ; clockDivider:inst15|lpm_counter:LPM_COUNTER_component|cntr_k5h:auto_generated|counter_reg_bit[21] ; 5.696             ;
; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst4|D_latch:inst4|inst~1   ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~351                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~319                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~349                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~348                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~347                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~346                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~345                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~344                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~343                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~342                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~341                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~340                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~339                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~338                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~337                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~336                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~335                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~334                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~333                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~301                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~302                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~303                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~304                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~305                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~306                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~307                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~308                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~309                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~310                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~311                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~312                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~313                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~314                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~315                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~316                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~317                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~350                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~318                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~331                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~330                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~329                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~328                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~296                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~297                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~298                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~299                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~332                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~321                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~320                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~288                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~289                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~322                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~290                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~326                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~294                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~323                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~291                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~324                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~292                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~327                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~295                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~325                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~293                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; regfile:inst9|rf~300                                                                              ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst2|D_latch:inst4|inst~1   ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; ThirtyTwoBitRegister:inst27|FourBitRegister:inst2|ResettableDFlipFlop:inst|D_latch:inst4|inst~1   ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst|D_latch:inst4|inst~1    ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
; RST                                                                                               ; ThirtyTwoBitRegister:inst27|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst4|inst~1   ; 1.003             ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 71 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "CPUProjectFinal"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): The Timing Analyzer is analyzing 56 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPUProjectFinal.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst27|inst|inst4|inst3|inst~3|combout"
    Warning (332126): Node "inst27|inst|inst4|inst3|inst~2|dataa"
    Warning (332126): Node "inst27|inst|inst4|inst3|inst~2|combout"
    Warning (332126): Node "inst27|inst|inst4|inst3|inst~3|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst27|inst|inst2|inst3|inst~5|combout"
    Warning (332126): Node "inst27|inst|inst2|inst3|inst~4|datab"
    Warning (332126): Node "inst27|inst|inst2|inst3|inst~4|combout"
    Warning (332126): Node "inst27|inst|inst2|inst3|inst~5|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst27|inst2|inst|inst3|inst~5|combout"
    Warning (332126): Node "inst27|inst2|inst|inst3|inst~2|datab"
    Warning (332126): Node "inst27|inst2|inst|inst3|inst~2|combout"
    Warning (332126): Node "inst27|inst2|inst|inst3|inst~5|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst27|inst|inst1|inst3|inst~3|combout"
    Warning (332126): Node "inst27|inst|inst1|inst3|inst~2|datab"
    Warning (332126): Node "inst27|inst|inst1|inst3|inst~2|combout"
    Warning (332126): Node "inst27|inst|inst1|inst3|inst~3|dataa"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK_IN~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node clockDivider:inst15|lpm_counter:LPM_COUNTER_component|cntr_k5h:auto_generated|counter_reg_bit[21]  File: /cs/student/ug/2019/huiyxiao/Desktop/CPU_Final/db/cntr_k5h.tdf Line: 162
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clockDivider:inst15|lpm_counter:LPM_COUNTER_component|cntr_k5h:auto_generated|counter_comb_bita21 File: /cs/student/ug/2019/huiyxiao/Desktop/CPU_Final/db/cntr_k5h.tdf Line: 137
        Info (176357): Destination node DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst|D_latch:inst3|inst~1
        Info (176357): Destination node DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst2|D_latch:inst3|inst~1
        Info (176357): Destination node DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst4|D_latch:inst3|inst~1
        Info (176357): Destination node DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst|ResettableDFlipFlop:inst1|D_latch:inst3|inst~1
        Info (176357): Destination node DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst|D_latch:inst3|inst~1
        Info (176357): Destination node DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst2|D_latch:inst3|inst~1
        Info (176357): Destination node DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst4|D_latch:inst3|inst~1
        Info (176357): Destination node DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst2|ResettableDFlipFlop:inst1|D_latch:inst3|inst~1
        Info (176357): Destination node DisplayDrive_new:inst12|thirtytwobitwithenable:inst7|ThirtyTwoBitRegister:inst|FourBitRegister:inst4|ResettableDFlipFlop:inst|D_latch:inst3|inst~1
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X56_Y22 to location X66_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (11888): Total time spent on timing analysis during the Fitter is 5.26 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info: Quartus Prime Fitter was successful. 0 errors, 25 warnings
    Info: Peak virtual memory: 2079 megabytes
    Info: Processing ended: Thu Nov 14 13:16:38 2019
    Info: Elapsed time: 00:00:30
    Info: Total CPU time (on all processors): 00:01:10


