32-Bit 浮点数加法器

逻辑区分：组合逻辑

IEEE754 浮点结构：

              Most significant bit,     
              NOT use hardware bit.     
              1.                         
    +-+--------+-----------------------+ 
    |*|********|***********************| 
    +-+--------+-----------------------+ 
     | |        |                        
     | exponent fraction                 
     sign                                

$$
float = (-1)^{b_{31}} \times 2^{b_{[30:23]} - 127} \times \left( 2^{0} + \sum_{i=0}^{22} b_{i}^{(i+1)-22} \right)
$$

小数部分为原码，指数部分为补码的移码。

由于所有的浮点数都可以表示成：$`1.xxx \times 2^{n}`$ 的形式， \
因此将 $`.`$ 之前的 $`1`$ 省略，多一位用于保存小数，提高精度。

由于符号位的存在，负数的补码大于整数。 \
因此不方便比较大小，所以使用移码表示，便于比较大小。

所谓移码， \
便是将整个数轴左右颠倒， \
使得负数位于整数的左边。 \
由于指数部分为8位，所以偏移量置为127。

IEEE754浮点计算：

例如：$`0.70_{10} + 0.04_{10} = 0.74_{10}`$
- $`0.70_{10} = 0,01111110,01100110011001100110011_{2}`$
- $`0.04_{10} = 0,01111010,01000111101011100001010_{2}`$ 

```math
\begin{aligned}
                 expornet(0.70) &= 01111110_{2} - 127_{10} = -1 \\
                 expornet(0.04) &= 01111010_{2} - 127_{10} = -5 \\
expornet(0.70) - expornet(0.40) &= 4 \\
            fraction(0.70)      &= 00001.01100110011001100110011 \times 2^{-1} \qquad(\textup{F1}) \\
            fraction(0.04) << 4 &= 10100.01111010111000010100000 \times 2^{-1}  \qquad(\textup{F2}) \\
      \textup{F1} + \textup{F2} &= 10101.11100001010001111010011 \times 2^{-1} 
                                &= 1010.111100001010001111010011
                                &= 1.010111100001010001111010011 \times 2^{-3}
                                &= 00001.01011110000101000111101 \times 2^{-3}
\end{aligned}
```
0000101100110011001100110011
1010001111010111000010100000
