0.6
2018.3
Dec  7 2018
00:33:28
D:/Code/fpgaProjects/flip_flop/vivado_prj/flip_flop.sim/sim_1/behav/xsim/glbl.v,1544155481,verilog,,,,glbl,,,,,,,,
D:/Code/fpgaProjects/flip_flop/vivado_prj/flip_flop.srcs/sim_1/new/tb_flip_flop.v,1766583787,verilog,,,,tb_flip_flop,,,,,,,,
D:/Code/fpgaProjects/flip_flop/vivado_prj/flip_flop.srcs/sources_1/new/flip_flop.v,1766583815,verilog,,D:/Code/fpgaProjects/flip_flop/vivado_prj/flip_flop.srcs/sim_1/new/tb_flip_flop.v,,flip_flop,,,,,,,,
