============================================================
  Generated by:           Genus(TM) Synthesis Solution 18.10-p003_1
  Generated on:           Jan 20 2021  03:00:14 pm
  Module:                 ADC_SAR1
  Operating conditions:   fast (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

     Instance      Module  Cell Count  Cell Area  Net Area   Total Area  Wireload     
--------------------------------------------------------------------------------------
ADC_SAR1                           83   1405.779     0.000     1405.779    <none> (D) 
  mux_temp_32_9   mux               8    133.091     0.000      133.091    <none> (D) 
  mux_result_32_9 mux               8    133.091     0.000      133.091    <none> (D) 
  mux_state_32_9  mux_20            2     66.546     0.000       66.546    <none> (D) 
  g7              or_op_3           8     66.546     0.000       66.546    <none> (D) 
  g2              or_op             8     66.546     0.000       66.546    <none> (D) 
  mux_state_29_6  bmux              2     33.273     0.000       33.273    <none> (D) 

 (D) = wireload is default in technology library
