Copyright 1986-2022 Xilinx, Inc. All Rights Reserved. Copyright 2022-2024 Advanced Micro Devices, Inc. All Rights Reserved.
---------------------------------------------------------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2024.1 (win64) Build 5076996 Wed May 22 18:37:14 MDT 2024
| Date         : Wed Feb 25 19:13:36 2026
| Host         : hiccup running 64-bit major release  (build 9200)
| Command      : report_control_sets -verbose -file top_control_sets_placed.rpt
| Design       : top
| Device       : xc7a100t
---------------------------------------------------------------------------------------------------------------------------------------------

Control Set Information

Table of Contents
-----------------
1. Summary
2. Histogram
3. Flip-Flop Distribution
4. Detailed Control Set Information

1. Summary
----------

+----------------------------------------------------------+-------+
|                          Status                          | Count |
+----------------------------------------------------------+-------+
| Total control sets                                       |   138 |
|    Minimum number of control sets                        |   138 |
|    Addition due to synthesis replication                 |     0 |
|    Addition due to physical synthesis replication        |     0 |
| Unused register locations in slices containing registers |   139 |
+----------------------------------------------------------+-------+
* Control sets can be merged at opt_design using control_set_merge or merge_equivalent_drivers
** Run report_qor_suggestions for automated merging and remapping suggestions


2. Histogram
------------

+--------------------+-------+
|       Fanout       | Count |
+--------------------+-------+
| Total control sets |   138 |
| >= 0 to < 4        |     1 |
| >= 4 to < 6        |     1 |
| >= 6 to < 8        |     3 |
| >= 8 to < 10       |     4 |
| >= 10 to < 12      |     0 |
| >= 12 to < 14      |     0 |
| >= 14 to < 16      |     1 |
| >= 16              |   128 |
+--------------------+-------+
* Control sets can be remapped at either synth_design or opt_design


3. Flip-Flop Distribution
-------------------------

+--------------+-----------------------+------------------------+-----------------+--------------+
| Clock Enable | Synchronous Set/Reset | Asynchronous Set/Reset | Total Registers | Total Slices |
+--------------+-----------------------+------------------------+-----------------+--------------+
| No           | No                    | No                     |               0 |            0 |
| No           | No                    | Yes                    |             101 |           54 |
| No           | Yes                   | No                     |               0 |            0 |
| Yes          | No                    | No                     |               0 |            0 |
| Yes          | No                    | Yes                    |            4008 |         1732 |
| Yes          | Yes                   | No                     |               0 |            0 |
+--------------+-----------------------+------------------------+-----------------+--------------+


4. Detailed Control Set Information
-----------------------------------

+----------------+---------------------------------------------------------------------------+-------------------------------------------------+------------------+----------------+--------------+
|  Clock Signal  |                               Enable Signal                               |                 Set/Reset Signal                | Slice Load Count | Bel Load Count | Bels / Slice |
+----------------+---------------------------------------------------------------------------+-------------------------------------------------+------------------+----------------+--------------+
|  clk_IBUF_BUFG | u_tx/tx_i_1_n_0                                                           | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                1 |              1 |         1.00 |
|  clk_IBUF_BUFG | u_gru/FSM_sequential_state[3]_i_1_n_0                                     | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                2 |              4 |         2.00 |
|  clk_IBUF_BUFG | u_tx/baud_cnt                                                             | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                2 |              6 |         3.00 |
|  clk_IBUF_BUFG | u_rx/baud_cnt                                                             | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                3 |              6 |         2.00 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_57[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                2 |              6 |         3.00 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_58[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                5 |              8 |         1.60 |
|  clk_IBUF_BUFG | u_tx/shift_reg                                                            | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                4 |              8 |         2.00 |
|  clk_IBUF_BUFG | u_tx/E[0]                                                                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                2 |              8 |         4.00 |
|  clk_IBUF_BUFG | u_rx/rx_data[7]_i_1_n_0                                                   | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                3 |              8 |         2.67 |
|  clk_IBUF_BUFG | u_gru/index__0__0                                                         | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                7 |             14 |         2.00 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].new_elem/FSM_sequential_state_reg[0][0]    | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               14 |             16 |         1.14 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_55[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                6 |             16 |         2.67 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_34[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                5 |             16 |         3.20 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_49[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                6 |             16 |         2.67 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_22[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                5 |             16 |         3.20 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_47[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                4 |             16 |         4.00 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_33[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                4 |             16 |         4.00 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_38[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                6 |             16 |         2.67 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_31[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                6 |             16 |         2.67 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_39[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                4 |             16 |         4.00 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_7[0]                                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                8 |             16 |         2.00 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_27[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                7 |             16 |         2.29 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_3[0]                                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                5 |             16 |         3.20 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].reset_elem/FSM_sequential_state_reg[2][0]  | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                6 |             16 |         2.67 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].new_elem/E[0]                              | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                9 |             16 |         1.78 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].new_elem/index_reg[2][0]                   | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               11 |             16 |         1.45 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].new_elem/index_reg[1]_0[0]                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                7 |             16 |         2.29 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].new_elem/index_reg[1]_1[0]                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               11 |             16 |         1.45 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].new_elem/index_reg[4]_2[0]                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               10 |             16 |         1.60 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].new_elem/index_reg[4]_0[0]                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               10 |             16 |         1.60 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].new_elem/index_reg[3]_2[0]                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               11 |             16 |         1.45 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].new_elem/index_reg[4][0]                   | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               11 |             16 |         1.45 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].new_elem/index_reg[3]_1[0]                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               12 |             16 |         1.33 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].new_elem/index_reg[3][0]                   | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                9 |             16 |         1.78 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].new_elem/index_reg[4]_1[0]                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               10 |             16 |         1.60 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].new_elem/index_reg[1]_2[0]                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               12 |             16 |         1.33 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].new_elem/index_reg[3]_0[0]                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                9 |             16 |         1.78 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].new_elem/index_reg[2]_0[0]                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               11 |             16 |         1.45 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].new_elem/index_reg[1][0]                   | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                8 |             16 |         2.00 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].reset_elem/E[0]                            | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                2 |             16 |         8.00 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].reset_elem/index_reg[2][0]                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                7 |             16 |         2.29 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].reset_elem/index_reg[2]_0[0]               | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                6 |             16 |         2.67 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].reset_elem/index_reg[3][0]                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                6 |             16 |         2.67 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].reset_elem/index_reg[3]_2[0]               | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                4 |             16 |         4.00 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].reset_elem/index_reg[3]_0[0]               | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                5 |             16 |         3.20 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].reset_elem/index_reg[3]_1[0]               | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                5 |             16 |         3.20 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].reset_elem/index_reg[1]_rep__0[0]          | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                4 |             16 |         4.00 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].reset_elem/index_reg[1][0]                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                4 |             16 |         4.00 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].reset_elem/index_reg[1]_0[0]               | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                4 |             16 |         4.00 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].reset_elem/index_reg[1]_rep__0_0[0]        | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                6 |             16 |         2.67 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].reset_elem/index_reg[4]_1[0]               | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                5 |             16 |         3.20 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].reset_elem/index_reg[4][0]                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                6 |             16 |         2.67 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].reset_elem/index_reg[4]_0[0]               | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                6 |             16 |         2.67 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].reset_elem/index_reg[4]_2[0]               | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                9 |             16 |         1.78 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].update_elem/FSM_sequential_state_reg[1][0] | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                9 |             16 |         1.78 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].update_elem/E[0]                           | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               11 |             16 |         1.45 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].update_elem/index_reg[2]_0[0]              | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               10 |             16 |         1.60 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].update_elem/index_reg[4][0]                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                7 |             16 |         2.29 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].update_elem/index_reg[2][0]                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                7 |             16 |         2.29 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].update_elem/index_reg[1]_2[0]              | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               10 |             16 |         1.60 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].update_elem/index_reg[4]_1[0]              | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                8 |             16 |         2.00 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].update_elem/index_reg[4]_2[0]              | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                8 |             16 |         2.00 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].update_elem/index_reg[1][0]                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               10 |             16 |         1.60 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].update_elem/index_reg[1]_0[0]              | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               10 |             16 |         1.60 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].update_elem/index_reg[3]_0[0]              | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               10 |             16 |         1.60 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].update_elem/index_reg[3][0]                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               11 |             16 |         1.45 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].update_elem/index_reg[3]_2[0]              | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                9 |             16 |         1.78 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].update_elem/index_reg[1]_1[0]              | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                9 |             16 |         1.78 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].update_elem/index_reg[3]_1[0]              | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                7 |             16 |         2.29 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].update_elem/index_reg[4]_0[0]              | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                8 |             16 |         2.00 |
|  clk_IBUF_BUFG | u_rx/E[0]                                                                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                6 |             16 |         2.67 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_12[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                5 |             16 |         3.20 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_29[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                7 |             16 |         2.29 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_36[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               10 |             16 |         1.60 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_46[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                8 |             16 |         2.00 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_13[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                8 |             16 |         2.00 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_23[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                9 |             16 |         1.78 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_25[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                9 |             16 |         1.78 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_41[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                6 |             16 |         2.67 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_0[0]                                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                6 |             16 |         2.67 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_42[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                5 |             16 |         3.20 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0][0]                                   | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                5 |             16 |         3.20 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_51[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                6 |             16 |         2.67 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_48[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               10 |             16 |         1.60 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_1[0]                                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                5 |             16 |         3.20 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_35[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                5 |             16 |         3.20 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_19[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               10 |             16 |         1.60 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_10[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               13 |             16 |         1.23 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_4[0]                                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                5 |             16 |         3.20 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_6[0]                                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                8 |             16 |         2.00 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_8[0]                                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                4 |             16 |         4.00 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_9[0]                                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                4 |             16 |         4.00 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_18[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                9 |             16 |         1.78 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_24[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                6 |             16 |         2.67 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_17[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               11 |             16 |         1.45 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_26[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                9 |             16 |         1.78 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_30[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                3 |             16 |         5.33 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_52[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                8 |             16 |         2.00 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_2[0]                                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                5 |             16 |         3.20 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_28[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                7 |             16 |         2.29 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_14[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                9 |             16 |         1.78 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_11[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                6 |             16 |         2.67 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_40[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                9 |             16 |         1.78 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_45[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                6 |             16 |         2.67 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_32[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                3 |             16 |         5.33 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_53[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                9 |             16 |         1.78 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_20[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                6 |             16 |         2.67 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_43[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                7 |             16 |         2.29 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_54[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                6 |             16 |         2.67 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_5[0]                                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                5 |             16 |         3.20 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_56[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                5 |             16 |         3.20 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_44[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                3 |             16 |         5.33 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_15[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                8 |             16 |         2.00 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_16[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               10 |             16 |         1.60 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_37[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               10 |             16 |         1.60 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_21[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                9 |             16 |         1.78 |
|  clk_IBUF_BUFG | u_rx/FSM_sequential_fsm_state_reg[0]_50[0]                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               10 |             16 |         1.60 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].hidden_elem/FSM_sequential_state_reg[1][0] | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               13 |             17 |         1.31 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].hidden_elem/E[0]                           | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               10 |             17 |         1.70 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].hidden_elem/index_reg[1]_0[0]              | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                8 |             17 |         2.12 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].hidden_elem/index_reg[4]_0[0]              | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               10 |             17 |         1.70 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].hidden_elem/index_reg[1][0]                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               10 |             17 |         1.70 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].hidden_elem/index_reg[3]_rep__0_2[0]       | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                7 |             17 |         2.43 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].hidden_elem/index_reg[3]_rep__0_1[0]       | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               13 |             17 |         1.31 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].hidden_elem/index_reg[2]_0[0]              | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               12 |             17 |         1.42 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].hidden_elem/index_reg[2][0]                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               14 |             17 |         1.21 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].hidden_elem/index_reg[4]_2[0]              | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               10 |             17 |         1.70 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].hidden_elem/index_reg[1]_1[0]              | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               13 |             17 |         1.31 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].hidden_elem/index_reg[4]_1[0]              | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               10 |             17 |         1.70 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].hidden_elem/index_reg[1]_2[0]              | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               14 |             17 |         1.21 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].hidden_elem/index_reg[4][0]                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               11 |             17 |         1.55 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].hidden_elem/index_reg[3]_rep__0_0[0]       | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                7 |             17 |         2.43 |
|  clk_IBUF_BUFG | u_gru/gen_parallel_elements[0].hidden_elem/index_reg[3]_rep__0[0]         | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                9 |             17 |         1.89 |
|  clk_IBUF_BUFG | u_gru/E[0]                                                                | u_gru/gen_parallel_elements[0].reset_elem/rst_n |                9 |             21 |         2.33 |
|  clk_IBUF_BUFG |                                                                           | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               54 |            101 |         1.87 |
|  clk_IBUF_BUFG | u_gru/FSM_sequential_fsm_state_reg[0][0]                                  | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               78 |            272 |         3.49 |
|  clk_IBUF_BUFG | u_gru/h_t                                                                 | u_gru/gen_parallel_elements[0].reset_elem/rst_n |               88 |            272 |         3.09 |
|  clk_IBUF_BUFG | h_t_prev                                                                  | u_gru/gen_parallel_elements[0].reset_elem/rst_n |              562 |           1390 |         2.47 |
+----------------+---------------------------------------------------------------------------+-------------------------------------------------+------------------+----------------+--------------+


