tst r0, 5
mvncs r0, r1
ror r2, r0, r0
asr r0, r2, r2
