Fitter report for ov5640_vga
Sat Oct 29 19:25:37 2016
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Sat Oct 29 19:25:37 2016     ;
; Quartus II 64-Bit Version          ; 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name                      ; ov5640_vga                                ;
; Top-level Entity Name              ; ov5640_ethernet                           ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE15F23C8                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 994 / 15,408 ( 6 % )                      ;
;     Total combinational functions  ; 911 / 15,408 ( 6 % )                      ;
;     Dedicated logic registers      ; 367 / 15,408 ( 2 % )                      ;
; Total registers                    ; 367                                       ;
; Total pins                         ; 49 / 344 ( 14 % )                         ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 16,384 / 516,096 ( 3 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                            ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE15F23C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.80        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   8.3%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; led[0]       ; Missing drive strength and slew rate ;
; led[1]       ; Missing drive strength and slew rate ;
; led[2]       ; Missing drive strength and slew rate ;
; led[3]       ; Missing drive strength and slew rate ;
; camera_xclk  ; Missing drive strength and slew rate ;
; camera_reset ; Missing drive strength and slew rate ;
; camera_pwnd  ; Missing drive strength and slew rate ;
; i2c_sclk     ; Missing drive strength and slew rate ;
; e_reset      ; Missing drive strength and slew rate ;
; e_mdc        ; Missing drive strength and slew rate ;
; e_gtxc       ; Missing drive strength and slew rate ;
; e_txen       ; Missing drive strength and slew rate ;
; e_txer       ; Missing drive strength and slew rate ;
; e_txd[0]     ; Missing drive strength and slew rate ;
; e_txd[1]     ; Missing drive strength and slew rate ;
; e_txd[2]     ; Missing drive strength and slew rate ;
; e_txd[3]     ; Missing drive strength and slew rate ;
; e_txd[4]     ; Missing drive strength and slew rate ;
; e_txd[5]     ; Missing drive strength and slew rate ;
; e_txd[6]     ; Missing drive strength and slew rate ;
; e_txd[7]     ; Missing drive strength and slew rate ;
; e_mdio       ; Missing drive strength and slew rate ;
; i2c_sdat     ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1401 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1401 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1389    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 12      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Project/AX530/CD/AX515.161028/09_VERILOG/33_ov5640_ethernet/output_files/ov5640_vga.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 994 / 15,408 ( 6 % )     ;
;     -- Combinational with no register       ; 627                      ;
;     -- Register only                        ; 83                       ;
;     -- Combinational with a register        ; 284                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 628                      ;
;     -- 3 input functions                    ; 100                      ;
;     -- <=2 input functions                  ; 183                      ;
;     -- Register only                        ; 83                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 787                      ;
;     -- arithmetic mode                      ; 124                      ;
;                                             ;                          ;
; Total registers*                            ; 367 / 17,056 ( 2 % )     ;
;     -- Dedicated logic registers            ; 367 / 15,408 ( 2 % )     ;
;     -- I/O registers                        ; 0 / 1,648 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 75 / 963 ( 8 % )         ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 49 / 344 ( 14 % )        ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 3                        ;
; M9Ks                                        ; 2 / 56 ( 4 % )           ;
; Total block memory bits                     ; 16,384 / 516,096 ( 3 % ) ;
; Total block memory implementation bits      ; 18,432 / 516,096 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )           ;
; Global clocks                               ; 3 / 20 ( 15 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%             ;
; Peak interconnect usage (total/H/V)         ; 8% / 6% / 10%            ;
; Maximum fan-out                             ; 210                      ;
; Highest non-global fan-out                  ; 210                      ;
; Total fan-out                               ; 4620                     ;
; Average fan-out                             ; 3.16                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 994 / 15408 ( 6 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 627                 ; 0                              ;
;     -- Register only                        ; 83                  ; 0                              ;
;     -- Combinational with a register        ; 284                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 628                 ; 0                              ;
;     -- 3 input functions                    ; 100                 ; 0                              ;
;     -- <=2 input functions                  ; 183                 ; 0                              ;
;     -- Register only                        ; 83                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 787                 ; 0                              ;
;     -- arithmetic mode                      ; 124                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 367                 ; 0                              ;
;     -- Dedicated logic registers            ; 367 / 15408 ( 2 % ) ; 0 / 15408 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 75 / 963 ( 8 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 49                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 16384               ; 0                              ;
; Total RAM block bits                        ; 18432               ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 2 / 56 ( 3 % )      ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )      ; 1 / 24 ( 4 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 38                  ; 2                              ;
;     -- Registered Input Connections         ; 35                  ; 0                              ;
;     -- Output Connections                   ; 4                   ; 36                             ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 4617                ; 45                             ;
;     -- Registered Connections               ; 2541                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 4                   ; 38                             ;
;     -- hard_block:auto_generated_inst       ; 38                  ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 26                  ; 2                              ;
;     -- Output Ports                         ; 21                  ; 1                              ;
;     -- Bidir Ports                          ; 2                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                          ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; camera_data[0] ; V21   ; 5        ; 41           ; 8            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; camera_data[1] ; U20   ; 5        ; 41           ; 4            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; camera_data[2] ; M4    ; 2        ; 0            ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; camera_data[3] ; N2    ; 2        ; 0            ; 12           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; camera_data[4] ; V22   ; 5        ; 41           ; 7            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; camera_data[5] ; U19   ; 5        ; 41           ; 5            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; camera_data[6] ; W22   ; 5        ; 41           ; 5            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; camera_data[7] ; W21   ; 5        ; 41           ; 5            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; camera_href    ; Y22   ; 5        ; 41           ; 3            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; camera_pclk    ; N1    ; 2        ; 0            ; 12           ; 21           ; 81                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; camera_vsync   ; M3    ; 2        ; 0            ; 12           ; 7            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk_50M        ; T21   ; 5        ; 41           ; 15           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxc          ; E3    ; 1        ; 0            ; 26           ; 7            ; 210                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxd[0]       ; H6    ; 1        ; 0            ; 25           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxd[1]       ; G5    ; 1        ; 0            ; 27           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxd[2]       ; H7    ; 1        ; 0            ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxd[3]       ; E4    ; 1        ; 0            ; 26           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxd[4]       ; D2    ; 1        ; 0            ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxd[5]       ; C1    ; 1        ; 0            ; 26           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxd[6]       ; C2    ; 1        ; 0            ; 26           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxd[7]       ; B1    ; 1        ; 0            ; 27           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxdv         ; J6    ; 1        ; 0            ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxer         ; B2    ; 1        ; 0            ; 27           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_txc          ; J4    ; 1        ; 0            ; 21           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key1           ; C17   ; 7        ; 35           ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset_n        ; P22   ; 5        ; 41           ; 11           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; camera_pwnd  ; U22   ; 5        ; 41           ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; camera_reset ; U21   ; 5        ; 41           ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; camera_xclk  ; Y21   ; 5        ; 41           ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_gtxc       ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_mdc        ; K8    ; 1        ; 0            ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_reset      ; F1    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[0]     ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[1]     ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[2]     ; G4    ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[3]     ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[4]     ; H5    ; 1        ; 0            ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[5]     ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[6]     ; K7    ; 1        ; 0            ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[7]     ; J7    ; 1        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txen       ; G3    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txer       ; L6    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; i2c_sclk     ; M1    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[0]       ; J16   ; 6        ; 41           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[1]       ; U12   ; 4        ; 26           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[2]       ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[3]       ; F20   ; 6        ; 41           ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                           ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------+---------------------+
; e_mdio   ; L8    ; 1        ; 0            ; 22           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                              ; -                   ;
; i2c_sdat ; M2    ; 2        ; 0            ; 13           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; reg_config:reg_config_inst|i2c_com:u1|reg_sdat ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET          ; Use as regular IO        ; e_rxd[3]                ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F20      ; DIFFIO_R6n, nAVD            ; Use as regular IO        ; led[3]                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 29 / 32 ( 91 % ) ; 2.5V          ; --           ;
; 2        ; 7 / 47 ( 15 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 1 / 41 ( 2 % )   ; 2.5V          ; --           ;
; 5        ; 12 / 45 ( 27 % ) ; 2.5V          ; --           ;
; 6        ; 3 / 43 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 2 / 47 ( 4 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; e_rxd[7]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; e_rxer                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; led[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; e_rxd[5]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; e_rxd[6]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; key1                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; e_rxd[4]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; e_txd[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; e_rxc                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; e_rxd[3]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; e_reset                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; e_txd[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; led[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; e_txen                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; e_txd[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; e_rxd[1]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; e_gtxc                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; e_txd[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; e_rxd[0]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; e_rxd[2]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; e_txd[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; e_txd[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; e_txc                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; e_rxdv                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; e_txd[7]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; led[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; e_txd[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 21         ; 1        ; e_mdc                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; e_txer                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; e_mdio                                                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; i2c_sclk                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 44         ; 2        ; i2c_sdat                                                  ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 47         ; 2        ; camera_vsync                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 46         ; 2        ; camera_data[2]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; camera_pclk                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 48         ; 2        ; camera_data[3]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; reset_n                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; clk_50M                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; led[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; camera_data[5]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 187        ; 5        ; camera_data[1]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 202        ; 5        ; camera_reset                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 201        ; 5        ; camera_pwnd                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; camera_data[0]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 198        ; 5        ; camera_data[4]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; camera_data[7]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 190        ; 5        ; camera_data[6]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; camera_xclk                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 185        ; 5        ; camera_href                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock1                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                            ;
; Nominal VCO frequency         ; 599.9 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 208 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 25.0 MHz                                                            ;
; Freq max lock                 ; 54.18 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 12                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 27                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                  ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_2                                                               ;
; Inclk0 signal                 ; clk_50M                                                             ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 12   ; 25  ; 24.0 MHz         ; 0 (0 ps)    ; 1.80 (208 ps)    ; 50/50      ; C0      ; 25            ; 13/12 Odd  ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                             ; Library Name ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |ov5640_ethernet                              ; 994 (0)     ; 367 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 49   ; 0            ; 627 (0)      ; 83 (0)            ; 284 (0)          ; |ov5640_ethernet                                                                                                                                ;              ;
;    |camera_capture:camera_capture_inst|       ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 12 (12)          ; |ov5640_ethernet|camera_capture:camera_capture_inst                                                                                             ;              ;
;    |cmos1_fifo:cmos1_fifo_inst|               ; 172 (0)     ; 138 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 67 (0)            ; 71 (0)           ; |ov5640_ethernet|cmos1_fifo:cmos1_fifo_inst                                                                                                     ;              ;
;       |dcfifo:dcfifo_component|               ; 172 (0)     ; 138 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 67 (0)            ; 71 (0)           ; |ov5640_ethernet|cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component                                                                             ;              ;
;          |dcfifo_hrl1:auto_generated|         ; 172 (50)    ; 138 (36)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (6)       ; 67 (31)           ; 71 (10)          ; |ov5640_ethernet|cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated                                                  ;              ;
;             |a_gray2bin_8ib:rdptr_g_gray2bin| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; |ov5640_ethernet|cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rdptr_g_gray2bin                  ;              ;
;             |a_gray2bin_8ib:rs_dgwp_gray2bin| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |ov5640_ethernet|cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rs_dgwp_gray2bin                  ;              ;
;             |a_graycounter_3lc:wrptr_g1p|     ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 16 (16)          ; |ov5640_ethernet|cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p                      ;              ;
;             |a_graycounter_777:rdptr_g1p|     ; 29 (29)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 17 (17)          ; |ov5640_ethernet|cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p                      ;              ;
;             |alt_synch_pipe_sld:rs_dgwp|      ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 8 (0)            ; |ov5640_ethernet|cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp                       ;              ;
;                |dffpipe_re9:dffpipe13|        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 8 (8)            ; |ov5640_ethernet|cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13 ;              ;
;             |alt_synch_pipe_tld:ws_dgrp|      ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 6 (0)            ; |ov5640_ethernet|cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp                       ;              ;
;                |dffpipe_se9:dffpipe16|        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 6 (6)            ; |ov5640_ethernet|cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16 ;              ;
;             |altsyncram_ij31:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ov5640_ethernet|cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|altsyncram_ij31:fifo_ram                         ;              ;
;             |cmpr_p76:rdempty_eq_comp|        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |ov5640_ethernet|cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|cmpr_p76:rdempty_eq_comp                         ;              ;
;             |cmpr_p76:wrfull_eq_comp|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |ov5640_ethernet|cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|cmpr_p76:wrfull_eq_comp                          ;              ;
;             |dffpipe_qe9:rs_brp|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ov5640_ethernet|cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp                               ;              ;
;             |dffpipe_qe9:rs_bwp|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |ov5640_ethernet|cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp                               ;              ;
;    |pll:pll_inst|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ov5640_ethernet|pll:pll_inst                                                                                                                   ;              ;
;       |altpll:altpll_component|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ov5640_ethernet|pll:pll_inst|altpll:altpll_component                                                                                           ;              ;
;          |pll_altpll:auto_generated|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ov5640_ethernet|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated                                                                 ;              ;
;    |power_on_delay:power_on_delay_inst|       ; 24 (24)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 18 (18)          ; |ov5640_ethernet|power_on_delay:power_on_delay_inst                                                                                             ;              ;
;    |reg_config:reg_config_inst|               ; 469 (431)   ; 63 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 406 (377)    ; 2 (2)             ; 61 (52)          ; |ov5640_ethernet|reg_config:reg_config_inst                                                                                                     ;              ;
;       |i2c_com:u1|                            ; 38 (38)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 9 (9)            ; |ov5640_ethernet|reg_config:reg_config_inst|i2c_com:u1                                                                                          ;              ;
;    |udp:udp_inst|                             ; 317 (0)     ; 133 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 181 (0)      ; 11 (0)            ; 125 (0)          ; |ov5640_ethernet|udp:udp_inst                                                                                                                   ;              ;
;       |crc:crc_inst|                          ; 48 (48)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 33 (33)          ; |ov5640_ethernet|udp:udp_inst|crc:crc_inst                                                                                                      ;              ;
;       |ipsend:ipsend_inst|                    ; 270 (270)   ; 101 (101)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 166 (166)    ; 11 (11)           ; 93 (93)          ; |ov5640_ethernet|udp:udp_inst|ipsend:ipsend_inst                                                                                                ;              ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; led[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key1           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; camera_xclk    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; camera_reset   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; camera_pwnd    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; i2c_sclk       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e_reset        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e_mdc          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e_rxdv         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; e_rxer         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; e_rxd[0]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; e_rxd[1]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; e_rxd[2]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; e_rxd[3]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; e_rxd[4]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; e_rxd[5]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; e_rxd[6]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; e_rxd[7]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; e_txc          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; e_gtxc         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e_txen         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e_txer         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e_txd[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e_txd[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e_txd[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e_txd[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e_txd[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e_txd[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e_txd[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e_txd[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e_mdio         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; i2c_sdat       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; e_rxc          ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; reset_n        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk_50M        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; camera_href    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; camera_pclk    ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; camera_data[0] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; camera_data[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; camera_data[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; camera_data[3] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; camera_data[4] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; camera_data[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; camera_data[6] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; camera_data[7] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; camera_vsync   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; key1                                                                                                                                              ;                   ;         ;
; e_rxdv                                                                                                                                            ;                   ;         ;
; e_rxer                                                                                                                                            ;                   ;         ;
; e_rxd[0]                                                                                                                                          ;                   ;         ;
; e_rxd[1]                                                                                                                                          ;                   ;         ;
; e_rxd[2]                                                                                                                                          ;                   ;         ;
; e_rxd[3]                                                                                                                                          ;                   ;         ;
; e_rxd[4]                                                                                                                                          ;                   ;         ;
; e_rxd[5]                                                                                                                                          ;                   ;         ;
; e_rxd[6]                                                                                                                                          ;                   ;         ;
; e_rxd[7]                                                                                                                                          ;                   ;         ;
; e_txc                                                                                                                                             ;                   ;         ;
; e_mdio                                                                                                                                            ;                   ;         ;
; i2c_sdat                                                                                                                                          ;                   ;         ;
; e_rxc                                                                                                                                             ;                   ;         ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|altsyncram_ij31:fifo_ram|ram_block11a0                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|altsyncram_ij31:fifo_ram|ram_block11a4                       ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|j[2]                                                                                                       ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|j[0]                                                                                                       ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|j[1]                                                                                                       ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|j[3]                                                                                                       ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|j[4]                                                                                                       ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[0]                                                                                         ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[1]                                                                                         ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[2]                                                                                         ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[3]                                                                                         ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[4]                                                                                         ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[5]                                                                                         ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[6]                                                                                         ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[7]                                                                                         ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[8]                                                                                         ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[9]                                                                                         ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[10]                                                                                        ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[11]                                                                                        ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[12]                                                                                        ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[13]                                                                                        ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[14]                                                                                        ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[15]                                                                                        ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer[8]                                                                                            ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer[1]                                                                                            ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer[9]                                                                                            ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer[2]                                                                                            ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer[10]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer[3]                                                                                            ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer[11]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer[12]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer[4]                                                                                            ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer[13]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer[5]                                                                                            ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer[14]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer[6]                                                                                            ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer[15]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer[7]                                                                                            ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer0[0]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer0[8]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer0[1]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer0[9]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer0[2]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer0[10]                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer0[3]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer0[11]                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer0[12]                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer0[4]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer0[13]                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer0[5]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer0[14]                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer0[6]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer0[15]                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer0[7]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|dataout[0]                                                                                                 ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|dataout[4]                                                                                                 ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|dataout[5]                                                                                                 ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|dataout[6]                                                                                                 ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|txen                                                                                                       ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|txer                                                                                                       ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|dataout[1]                                                                                                 ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|dataout[2]                                                                                                 ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|dataout[3]                                                                                                 ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|dataout[7]                                                                                                 ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|tx_state[0]                                                                                                ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|tx_state[1]                                                                                                ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|tx_state[2]                                                                                                ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|i[2]                                                                                                       ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|i[3]                                                                                                       ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|i[4]                                                                                                       ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|i[1]                                                                                                       ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|i[0]                                                                                                       ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[15]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[2][8]                                                                                            ; 0                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[7]                                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[2][0]                                                                                            ; 0                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[31]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[23]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[1][16]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[1][24]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[2][1]                                                                                            ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[2][9]                                                                                            ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[1][17]                                                                                           ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[1][25]                                                                                           ; 0                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[22]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[14]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[6]                                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[30]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[1][18]                                                                                           ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[1][26]                                                                                           ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[2][2]                                                                                            ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[2][10]                                                                                           ; 0                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[29]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[21]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[5]                                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[13]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[1][19]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[2][3]                                                                                            ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[2][11]                                                                                           ; 0                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[20]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[12]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[4]                                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[28]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[2][12]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[2][4]                                                                                            ; 0                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[27]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[3]                                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[19]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[11]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[1][20]                                                                                           ; 0                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[18]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[26]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[10]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[2]                                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[1][21]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[2][13]                                                                                           ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[2][5]                                                                                            ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[2][14]                                                                                           ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[2][6]                                                                                            ; 0                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[25]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[1]                                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[17]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[9]                                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[1][22]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[1][23]                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[2][7]                                                                                            ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|ip_header[2][15]                                                                                           ; 0                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[24]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[16]                                                                                                          ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[8]                                                                                                           ; 1                 ; 0       ;
;      - udp:udp_inst|crc:crc_inst|Crc[0]                                                                                                           ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[10]                               ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[10]                               ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[9]                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[9]                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[8]                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[8]                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[7]                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[7]                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[6]                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[6]                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[5]                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[5]                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[4]                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[4]                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[3]                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[3]                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[2]                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[2]                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[1]                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[1]                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[0]                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[0]                                ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|fifo_rd_en                                                                                                 ; 0                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[10]                                                  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[10] ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[11]                                                  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[11] ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[8]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[8]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[9]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[9]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[6]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[6]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[7]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[7]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[4]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[4]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[5]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[5]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[2]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[2]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[3]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[3]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[0]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[0]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[1]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[1]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a0                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a1                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a2                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a3                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a4                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a5                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a6                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a7                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a8                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a9                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a10                      ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a11                      ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|crcre                                                                                                      ; 1                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|crcen                                                                                                      ; 0                 ; 0       ;
;      - udp:udp_inst|ipsend:ipsend_inst|check_buffer[0]                                                                                            ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[10] ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[11] ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[8]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[9]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[6]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[7]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[4]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[5]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[2]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[3]  ; 0                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[0]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[1]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|parity6                          ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[2]                  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[1]                  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[0]                  ; 1                 ; 0       ;
;      - e_gtxc~output                                                                                                                              ; 0                 ; 0       ;
; reset_n                                                                                                                                           ;                   ;         ;
;      - power_on_delay:power_on_delay_inst|camera_pwnd_reg~0                                                                                       ; 1                 ; 6       ;
;      - pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1                                                                        ; 1                 ; 6       ;
; clk_50M                                                                                                                                           ;                   ;         ;
; camera_href                                                                                                                                       ;                   ;         ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|valid_wrreq~0                                                ; 0                 ; 6       ;
;      - camera_capture:camera_capture_inst|camera_href_r1                                                                                          ; 0                 ; 6       ;
; camera_pclk                                                                                                                                       ;                   ;         ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[11]                                                  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[10]                                                  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[9]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[8]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[7]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[6]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[5]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[4]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[3]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[2]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[1]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[0]                                                   ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|altsyncram_ij31:fifo_ram|ram_block11a0                       ; 0                 ; 6       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|altsyncram_ij31:fifo_ram|ram_block11a4                       ; 0                 ; 6       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[11] ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[10] ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[9]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[8]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[7]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[6]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[5]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[4]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[3]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[2]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[1]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[0]  ; 1                 ; 0       ;
;      - camera_capture:camera_capture_inst|camera_v_count[8]                                                                                       ; 1                 ; 0       ;
;      - camera_capture:camera_capture_inst|camera_v_count[0]                                                                                       ; 1                 ; 0       ;
;      - camera_capture:camera_capture_inst|camera_v_count[9]                                                                                       ; 1                 ; 0       ;
;      - camera_capture:camera_capture_inst|camera_v_count[1]                                                                                       ; 1                 ; 0       ;
;      - camera_capture:camera_capture_inst|camera_v_count[10]                                                                                      ; 1                 ; 0       ;
;      - camera_capture:camera_capture_inst|camera_v_count[2]                                                                                       ; 1                 ; 0       ;
;      - camera_capture:camera_capture_inst|camera_v_count[3]                                                                                       ; 1                 ; 0       ;
;      - camera_capture:camera_capture_inst|camera_v_count[4]                                                                                       ; 1                 ; 0       ;
;      - camera_capture:camera_capture_inst|camera_v_count[5]                                                                                       ; 1                 ; 0       ;
;      - camera_capture:camera_capture_inst|camera_v_count[6]                                                                                       ; 1                 ; 0       ;
;      - camera_capture:camera_capture_inst|camera_v_count[7]                                                                                       ; 1                 ; 0       ;
;      - camera_capture:camera_capture_inst|fifo_rst                                                                                                ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a10                      ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11                      ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[11] ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[10] ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a8                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[8]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a9                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[9]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a6                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[6]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a7                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[7]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a4                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[4]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a5                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[5]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a2                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[2]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a3                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[3]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a0                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[0]  ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a1                       ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[1]  ; 1                 ; 0       ;
;      - camera_capture:camera_capture_inst|href_en                                                                                                 ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|parity9                          ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[10]                                          ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[11]                                          ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[8]                                           ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[9]                                           ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[6]                                           ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[7]                                           ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[4]                                           ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[5]                                           ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[2]                                           ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[3]                                           ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[0]                                           ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[1]                                           ; 1                 ; 0       ;
;      - camera_capture:camera_capture_inst|camera_href_r1                                                                                          ; 1                 ; 0       ;
;      - camera_capture:camera_capture_inst|camera_href_r2                                                                                          ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|sub_parity10a[2]                 ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|sub_parity10a[1]                 ; 1                 ; 0       ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|sub_parity10a[0]                 ; 1                 ; 0       ;
; camera_data[0]                                                                                                                                    ;                   ;         ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|altsyncram_ij31:fifo_ram|ram_block11a0                       ; 1                 ; 6       ;
; camera_data[1]                                                                                                                                    ;                   ;         ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|altsyncram_ij31:fifo_ram|ram_block11a0                       ; 0                 ; 6       ;
; camera_data[2]                                                                                                                                    ;                   ;         ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|altsyncram_ij31:fifo_ram|ram_block11a0                       ; 0                 ; 6       ;
; camera_data[3]                                                                                                                                    ;                   ;         ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|altsyncram_ij31:fifo_ram|ram_block11a0                       ; 1                 ; 6       ;
; camera_data[4]                                                                                                                                    ;                   ;         ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|altsyncram_ij31:fifo_ram|ram_block11a4                       ; 0                 ; 6       ;
; camera_data[5]                                                                                                                                    ;                   ;         ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|altsyncram_ij31:fifo_ram|ram_block11a4                       ; 0                 ; 6       ;
; camera_data[6]                                                                                                                                    ;                   ;         ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|altsyncram_ij31:fifo_ram|ram_block11a4                       ; 1                 ; 6       ;
; camera_data[7]                                                                                                                                    ;                   ;         ;
;      - cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|altsyncram_ij31:fifo_ram|ram_block11a4                       ; 0                 ; 6       ;
; camera_vsync                                                                                                                                      ;                   ;         ;
;      - camera_capture:camera_capture_inst|camera_v_count[8]                                                                                       ; 0                 ; 6       ;
;      - camera_capture:camera_capture_inst|camera_v_count[0]                                                                                       ; 0                 ; 6       ;
;      - camera_capture:camera_capture_inst|camera_v_count[9]                                                                                       ; 0                 ; 6       ;
;      - camera_capture:camera_capture_inst|camera_v_count[1]                                                                                       ; 0                 ; 6       ;
;      - camera_capture:camera_capture_inst|camera_v_count[10]                                                                                      ; 0                 ; 6       ;
;      - camera_capture:camera_capture_inst|camera_v_count[2]                                                                                       ; 0                 ; 6       ;
;      - camera_capture:camera_capture_inst|camera_v_count[3]                                                                                       ; 0                 ; 6       ;
;      - camera_capture:camera_capture_inst|camera_v_count[4]                                                                                       ; 0                 ; 6       ;
;      - camera_capture:camera_capture_inst|camera_v_count[5]                                                                                       ; 0                 ; 6       ;
;      - camera_capture:camera_capture_inst|camera_v_count[6]                                                                                       ; 0                 ; 6       ;
;      - camera_capture:camera_capture_inst|camera_v_count[7]                                                                                       ; 0                 ; 6       ;
;      - camera_capture:camera_capture_inst|fifo_rst~feeder                                                                                         ; 0                 ; 6       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; camera_capture:camera_capture_inst|fifo_rst                                                 ; FF_X1_Y14_N17      ; 140     ; Async. clear               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; camera_pclk                                                                                 ; PIN_N1             ; 81      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; camera_vsync                                                                                ; PIN_M3             ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_50M                                                                                     ; PIN_T21            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|valid_rdreq~0 ; LCCOMB_X9_Y24_N8   ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|valid_wrreq~0 ; LCCOMB_X11_Y25_N14 ; 22      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; e_rxc                                                                                       ; PIN_E3             ; 210     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]             ; PLL_2              ; 36      ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; power_on_delay:power_on_delay_inst|camera_pwnd_reg                                          ; FF_X40_Y8_N15      ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; power_on_delay:power_on_delay_inst|camera_rstn_reg                                          ; FF_X40_Y8_N25      ; 42      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; power_on_delay:power_on_delay_inst|camera_rstn_reg~5                                        ; LCCOMB_X40_Y8_N2   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_config:reg_config_inst|LessThan0~5                                                      ; LCCOMB_X24_Y12_N18 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reg_config:reg_config_inst|clock_20k                                                        ; FF_X22_Y3_N13      ; 46      ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; reg_config:reg_config_inst|i2c_com:u1|cyc_count[4]~13                                       ; LCCOMB_X26_Y12_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_config:reg_config_inst|i2c_data[22]~0                                                   ; LCCOMB_X24_Y10_N28 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_config:reg_config_inst|i2c_data[22]~1                                                   ; LCCOMB_X24_Y10_N26 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_config:reg_config_inst|reg_index[8]                                                     ; FF_X24_Y11_N21     ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reg_config:reg_config_inst|reg_index[8]~0                                                   ; LCCOMB_X24_Y10_N0  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_config:reg_config_inst|start                                                            ; FF_X24_Y10_N25     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; reset_n                                                                                     ; PIN_P22            ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; udp:udp_inst|ipsend:ipsend_inst|Decoder0~0                                                  ; LCCOMB_X5_Y24_N8   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp:udp_inst|ipsend:ipsend_inst|Mux43~15                                                    ; LCCOMB_X4_Y24_N18  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp:udp_inst|ipsend:ipsend_inst|check_buffer0[0]~34                                         ; LCCOMB_X5_Y25_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp:udp_inst|ipsend:ipsend_inst|check_buffer[0]~31                                          ; LCCOMB_X2_Y26_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp:udp_inst|ipsend:ipsend_inst|crcen                                                       ; FF_X1_Y24_N9       ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp:udp_inst|ipsend:ipsend_inst|crcre                                                       ; FF_X6_Y26_N15      ; 33      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; udp:udp_inst|ipsend:ipsend_inst|dataout[4]~62                                               ; LCCOMB_X6_Y25_N2   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp:udp_inst|ipsend:ipsend_inst|i[4]~2                                                      ; LCCOMB_X1_Y24_N0   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[2][11]~2                                          ; LCCOMB_X5_Y24_N22  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp:udp_inst|ipsend:ipsend_inst|j[0]~7                                                      ; LCCOMB_X1_Y24_N30  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; udp:udp_inst|ipsend:ipsend_inst|j[0]~9                                                      ; LCCOMB_X1_Y24_N14  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[12]~18                                      ; LCCOMB_X6_Y24_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp:udp_inst|ipsend:ipsend_inst|tx_state[0]                                                 ; FF_X6_Y24_N29      ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; udp:udp_inst|ipsend:ipsend_inst|tx_state[2]                                                 ; FF_X6_Y24_N25      ; 51      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; camera_capture:camera_capture_inst|fifo_rst                                     ; FF_X1_Y14_N17 ; 140     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_2         ; 36      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; reg_config:reg_config_inst|clock_20k                                            ; FF_X22_Y3_N13 ; 46      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+---------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; e_rxc~input                                                                                                                                ; 210     ;
; reg_config:reg_config_inst|reg_index[1]                                                                                                    ; 177     ;
; reg_config:reg_config_inst|reg_index[0]                                                                                                    ; 169     ;
; reg_config:reg_config_inst|reg_index[2]                                                                                                    ; 151     ;
; reg_config:reg_config_inst|reg_index[7]                                                                                                    ; 150     ;
; reg_config:reg_config_inst|reg_index[4]                                                                                                    ; 143     ;
; reg_config:reg_config_inst|reg_index[5]                                                                                                    ; 142     ;
; reg_config:reg_config_inst|reg_index[3]                                                                                                    ; 132     ;
; reg_config:reg_config_inst|reg_index[6]                                                                                                    ; 97      ;
; camera_pclk~input                                                                                                                          ; 81      ;
; udp:udp_inst|ipsend:ipsend_inst|tx_state[1]                                                                                                ; 54      ;
; udp:udp_inst|ipsend:ipsend_inst|tx_state[2]                                                                                                ; 51      ;
; power_on_delay:power_on_delay_inst|camera_rstn_reg                                                                                         ; 42      ;
; udp:udp_inst|ipsend:ipsend_inst|tx_state[0]                                                                                                ; 40      ;
; udp:udp_inst|ipsend:ipsend_inst|i[1]                                                                                                       ; 36      ;
; udp:udp_inst|ipsend:ipsend_inst|crcen                                                                                                      ; 33      ;
; udp:udp_inst|ipsend:ipsend_inst|crcre                                                                                                      ; 33      ;
; udp:udp_inst|ipsend:ipsend_inst|j[2]                                                                                                       ; 29      ;
; udp:udp_inst|ipsend:ipsend_inst|j[1]                                                                                                       ; 25      ;
; udp:udp_inst|ipsend:ipsend_inst|j[0]                                                                                                       ; 25      ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|valid_rdreq~0                                                ; 24      ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|valid_wrreq~0                                                ; 24      ;
; reg_config:reg_config_inst|reg_index[8]                                                                                                    ; 24      ;
; reg_config:reg_config_inst|i2c_data[22]~1                                                                                                  ; 23      ;
; udp:udp_inst|ipsend:ipsend_inst|i[0]                                                                                                       ; 22      ;
; power_on_delay:power_on_delay_inst|camera_pwnd_reg                                                                                         ; 18      ;
; power_on_delay:power_on_delay_inst|camera_rstn_reg~5                                                                                       ; 17      ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[2][11]~2                                                                                         ; 16      ;
; udp:udp_inst|ipsend:ipsend_inst|check_buffer0[0]~34                                                                                        ; 16      ;
; udp:udp_inst|ipsend:ipsend_inst|check_buffer[0]~31                                                                                         ; 16      ;
; udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[12]~18                                                                                     ; 16      ;
; reg_config:reg_config_inst|LessThan0~5                                                                                                     ; 16      ;
; udp:udp_inst|ipsend:ipsend_inst|Equal9~1                                                                                                   ; 15      ;
; udp:udp_inst|ipsend:ipsend_inst|Equal8~0                                                                                                   ; 15      ;
; udp:udp_inst|ipsend:ipsend_inst|i[3]                                                                                                       ; 15      ;
; udp:udp_inst|ipsend:ipsend_inst|i[2]                                                                                                       ; 15      ;
; reg_config:reg_config_inst|i2c_com:u1|cyc_count[3]                                                                                         ; 15      ;
; udp:udp_inst|ipsend:ipsend_inst|Equal7~0                                                                                                   ; 14      ;
; udp:udp_inst|ipsend:ipsend_inst|Equal9~0                                                                                                   ; 14      ;
; udp:udp_inst|ipsend:ipsend_inst|Equal10~0                                                                                                  ; 13      ;
; reg_config:reg_config_inst|i2c_com:u1|cyc_count[0]                                                                                         ; 13      ;
; reg_config:reg_config_inst|i2c_com:u1|cyc_count[2]                                                                                         ; 13      ;
; camera_vsync~input                                                                                                                         ; 12      ;
; reg_config:reg_config_inst|i2c_com:u1|cyc_count[1]                                                                                         ; 12      ;
; udp:udp_inst|ipsend:ipsend_inst|Decoder0~0                                                                                                 ; 11      ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a5                       ; 11      ;
; udp:udp_inst|ipsend:ipsend_inst|Equal8~1                                                                                                   ; 11      ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a6                       ; 10      ;
; udp:udp_inst|ipsend:ipsend_inst|i[4]                                                                                                       ; 10      ;
; reg_config:reg_config_inst|reg_index[8]~0                                                                                                  ; 9       ;
; udp:udp_inst|crc:crc_inst|CrcNext[24]~33                                                                                                   ; 9       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a7                       ; 9       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a2                       ; 9       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout[4]~38                                                                                              ; 9       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a8                       ; 8       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a3                       ; 8       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a1                       ; 8       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a0                       ; 8       ;
; reg_config:reg_config_inst|start                                                                                                           ; 8       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout[7]                                                                                                 ; 8       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout[2]                                                                                                 ; 8       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout[5]                                                                                                 ; 8       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a2                       ; 7       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a5                       ; 7       ;
; udp:udp_inst|crc:crc_inst|CrcNext[0]~44                                                                                                    ; 7       ;
; udp:udp_inst|crc:crc_inst|CrcNext[16]~32                                                                                                   ; 7       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a9                       ; 7       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a4                       ; 7       ;
; reg_config:reg_config_inst|i2c_data[22]~0                                                                                                  ; 7       ;
; udp:udp_inst|crc:crc_inst|Crc[24]                                                                                                          ; 7       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout[3]                                                                                                 ; 7       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout[1]                                                                                                 ; 7       ;
; reg_config:reg_config_inst|i2c_com:u1|cyc_count[5]                                                                                         ; 7       ;
; reg_config:reg_config_inst|i2c_com:u1|cyc_count[4]                                                                                         ; 7       ;
; reg_config:reg_config_inst|WideOr14~0                                                                                                      ; 6       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|cntr_cout[5]~1                   ; 6       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a0                       ; 6       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a3                       ; 6       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a6                       ; 6       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a8                       ; 6       ;
; udp:udp_inst|crc:crc_inst|CrcNext[24]~47                                                                                                   ; 6       ;
; udp:udp_inst|crc:crc_inst|Crc[25]                                                                                                          ; 6       ;
; udp:udp_inst|crc:crc_inst|Crc[26]                                                                                                          ; 6       ;
; udp:udp_inst|crc:crc_inst|Crc[27]                                                                                                          ; 6       ;
; udp:udp_inst|crc:crc_inst|Crc[29]                                                                                                          ; 6       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux43~15                                                                                                   ; 6       ;
; reg_config:reg_config_inst|i2c_com:u1|cyc_count[4]~13                                                                                      ; 6       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout[6]                                                                                                 ; 6       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout[0]                                                                                                 ; 6       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|parity6                          ; 5       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a1                       ; 5       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a4                       ; 5       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a7                       ; 5       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a9                       ; 5       ;
; reg_config:reg_config_inst|i2c_com:u1|reg_sdat                                                                                             ; 5       ;
; udp:udp_inst|ipsend:ipsend_inst|j[0]~9                                                                                                     ; 5       ;
; udp:udp_inst|ipsend:ipsend_inst|j[0]~7                                                                                                     ; 5       ;
; udp:udp_inst|crc:crc_inst|CrcNext[25]~34                                                                                                   ; 5       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[4]                                                   ; 5       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[7]                                                   ; 5       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[11]                                                  ; 5       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[10]                                                  ; 5       ;
; udp:udp_inst|ipsend:ipsend_inst|i[4]~2                                                                                                     ; 5       ;
; udp:udp_inst|ipsend:ipsend_inst|i[4]~1                                                                                                     ; 5       ;
; udp:udp_inst|crc:crc_inst|Crc[28]                                                                                                          ; 5       ;
; udp:udp_inst|crc:crc_inst|Crc[30]                                                                                                          ; 5       ;
; udp:udp_inst|crc:crc_inst|Crc[31]                                                                                                          ; 5       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout[4]                                                                                                 ; 5       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|cntr_cout[5]~0                   ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~0                              ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|parity9                          ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rdptr_g_gray2bin|xor5                         ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rs_dgwp_gray2bin|xor5                         ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rdptr_g_gray2bin|xor8                         ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rs_dgwp_gray2bin|xor8                         ; 4       ;
; udp:udp_inst|crc:crc_inst|CrcNext[17]~41                                                                                                   ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a11                      ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a10                      ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[1]                                                   ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[3]                                                   ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[4]  ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[7]  ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[6]                                                   ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[9]                                                   ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[11] ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[10] ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[1]                                                   ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[0]                                                   ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[3]                                                   ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[2]                                                   ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[5]                                                   ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[4]                                                   ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[7]                                                   ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[6]                                                   ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[9]                                                   ; 4       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[8]                                                   ; 4       ;
; udp:udp_inst|ipsend:ipsend_inst|Equal5~0                                                                                                   ; 4       ;
; reg_config:reg_config_inst|i2c_com:u1|tr_end                                                                                               ; 4       ;
; reg_config:reg_config_inst|WideOr9~1                                                                                                       ; 3       ;
; reg_config:reg_config_inst|WideOr0~0                                                                                                       ; 3       ;
; reg_config:reg_config_inst|WideOr5~0                                                                                                       ; 3       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~1                              ; 3       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|_~3                              ; 3       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11                      ; 3       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a10                      ; 3       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rdptr_g_gray2bin|xor2                         ; 3       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rs_dgwp_gray2bin|xor2                         ; 3       ;
; udp:udp_inst|crc:crc_inst|CrcNext[8]~55                                                                                                    ; 3       ;
; udp:udp_inst|crc:crc_inst|CrcNext[16]~48                                                                                                   ; 3       ;
; udp:udp_inst|crc:crc_inst|CrcNext[29]~45                                                                                                   ; 3       ;
; udp:udp_inst|crc:crc_inst|CrcNext[25]~43                                                                                                   ; 3       ;
; udp:udp_inst|crc:crc_inst|CrcNext[20]~42                                                                                                   ; 3       ;
; udp:udp_inst|crc:crc_inst|CrcNext[0]~40                                                                                                    ; 3       ;
; udp:udp_inst|crc:crc_inst|CrcNext[7]~38                                                                                                    ; 3       ;
; udp:udp_inst|crc:crc_inst|CrcNext[17]~36                                                                                                   ; 3       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[1]  ; 3       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[0]                                                   ; 3       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[3]  ; 3       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[2]                                                   ; 3       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[5]                                                   ; 3       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[6]  ; 3       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[9]  ; 3       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[8]                                                   ; 3       ;
; udp:udp_inst|ipsend:ipsend_inst|fifo_rd_en                                                                                                 ; 3       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[11]                                                  ; 3       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[10]                                                  ; 3       ;
; udp:udp_inst|ipsend:ipsend_inst|Equal4~0                                                                                                   ; 3       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux35~4                                                                                                    ; 3       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux49~0                                                                                                    ; 3       ;
; reg_config:reg_config_inst|config_step.01                                                                                                  ; 3       ;
; reg_config:reg_config_inst|config_step.10                                                                                                  ; 3       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux41~0                                                                                                    ; 3       ;
; udp:udp_inst|ipsend:ipsend_inst|txer                                                                                                       ; 3       ;
; reg_config:reg_config_inst|clock_20k_cnt[15]                                                                                               ; 3       ;
; camera_href~input                                                                                                                          ; 2       ;
; reset_n~input                                                                                                                              ; 2       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a0~_wirecell             ; 2       ;
; reg_config:reg_config_inst|WideOr0~5                                                                                                       ; 2       ;
; reg_config:reg_config_inst|WideOr0~4                                                                                                       ; 2       ;
; reg_config:reg_config_inst|WideOr8~0                                                                                                       ; 2       ;
; camera_capture:camera_capture_inst|camera_href_r1                                                                                          ; 2       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~16                                                                                              ; 2       ;
; reg_config:reg_config_inst|config_step.00                                                                                                  ; 2       ;
; udp:udp_inst|crc:crc_inst|CrcNext[1]~57                                                                                                    ; 2       ;
; udp:udp_inst|crc:crc_inst|CrcNext[10]~53                                                                                                   ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|check_buffer[0]                                                                                            ; 2       ;
; udp:udp_inst|crc:crc_inst|CrcNext[4]~37                                                                                                    ; 2       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|_~0                              ; 2       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|ram_address_a[10]                                            ; 2       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|cmpr_p76:rdempty_eq_comp|aneb_result_wire[0]~6               ; 2       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[0]  ; 2       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|cmpr_p76:rdempty_eq_comp|aneb_result_wire[0]~5               ; 2       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[2]  ; 2       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|cmpr_p76:rdempty_eq_comp|aneb_result_wire[0]~4               ; 2       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[5]  ; 2       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe15a[8]  ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_state[2]~3                                                                                              ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|Equal6~4                                                                                                   ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux35~5                                                                                                    ; 2       ;
; reg_config:reg_config_inst|Decoder0~1                                                                                                      ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[0]                                                                                                           ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[8]                                                                                                           ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[16]                                                                                                          ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux37~9                                                                                                    ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[2][15]                                                                                           ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[2][7]                                                                                            ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[1][23]                                                                                           ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[1][22]                                                                                           ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[9]                                                                                                           ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[17]                                                                                                          ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[1]                                                                                                           ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[2][6]                                                                                            ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[2][14]                                                                                           ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux37~0                                                                                                    ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[2][5]                                                                                            ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[2][13]                                                                                           ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux43~16                                                                                                   ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[1][21]                                                                                           ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[2]                                                                                                           ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[10]                                                                                                          ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[18]                                                                                                          ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout[4]~62                                                                                              ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout[4]~61                                                                                              ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout[4]~60                                                                                              ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[1][20]                                                                                           ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[11]                                                                                                          ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[19]                                                                                                          ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[3]                                                                                                           ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout[4]~59                                                                                              ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[2][4]                                                                                            ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[2][12]                                                                                           ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[4]                                                                                                           ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[12]                                                                                                          ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[20]                                                                                                          ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[2][11]                                                                                           ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[2][3]                                                                                            ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[1][19]                                                                                           ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[13]                                                                                                          ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[5]                                                                                                           ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[21]                                                                                                          ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[2][10]                                                                                           ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[2][2]                                                                                            ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[1][26]                                                                                           ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[1][18]                                                                                           ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout~46                                                                                                 ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[6]                                                                                                           ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[14]                                                                                                          ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[22]                                                                                                          ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[1][25]                                                                                           ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[1][17]                                                                                           ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[2][9]                                                                                            ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[2][1]                                                                                            ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[1][24]                                                                                           ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[1][16]                                                                                           ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[23]                                                                                                          ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[2][0]                                                                                            ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[7]                                                                                                           ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|ip_header[2][8]                                                                                            ; 2       ;
; udp:udp_inst|crc:crc_inst|Crc[15]                                                                                                          ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|fifo_rd_en~0                                                                                               ; 2       ;
; reg_config:reg_config_inst|LessThan0~4                                                                                                     ; 2       ;
; reg_config:reg_config_inst|LessThan0~3                                                                                                     ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|txen                                                                                                       ; 2       ;
; reg_config:reg_config_inst|i2c_com:u1|sclk                                                                                                 ; 2       ;
; reg_config:reg_config_inst|clock_20k                                                                                                       ; 2       ;
; reg_config:reg_config_inst|Add1~0                                                                                                          ; 2       ;
; camera_capture:camera_capture_inst|camera_v_count[7]                                                                                       ; 2       ;
; camera_capture:camera_capture_inst|camera_v_count[6]                                                                                       ; 2       ;
; camera_capture:camera_capture_inst|camera_v_count[5]                                                                                       ; 2       ;
; camera_capture:camera_capture_inst|camera_v_count[4]                                                                                       ; 2       ;
; camera_capture:camera_capture_inst|camera_v_count[3]                                                                                       ; 2       ;
; camera_capture:camera_capture_inst|camera_v_count[10]                                                                                      ; 2       ;
; camera_capture:camera_capture_inst|camera_v_count[2]                                                                                       ; 2       ;
; camera_capture:camera_capture_inst|camera_v_count[9]                                                                                       ; 2       ;
; camera_capture:camera_capture_inst|camera_v_count[1]                                                                                       ; 2       ;
; camera_capture:camera_capture_inst|camera_v_count[8]                                                                                       ; 2       ;
; camera_capture:camera_capture_inst|camera_v_count[0]                                                                                       ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[15]                                                                                        ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[14]                                                                                        ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[13]                                                                                        ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[12]                                                                                        ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[11]                                                                                        ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[10]                                                                                        ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[9]                                                                                         ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[8]                                                                                         ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[7]                                                                                         ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[6]                                                                                         ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[5]                                                                                         ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[4]                                                                                         ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[3]                                                                                         ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[2]                                                                                         ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[1]                                                                                         ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_data_counter[0]                                                                                         ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|j[3]                                                                                                       ; 2       ;
; udp:udp_inst|ipsend:ipsend_inst|j[4]                                                                                                       ; 2       ;
; reg_config:reg_config_inst|clock_20k_cnt[14]                                                                                               ; 2       ;
; reg_config:reg_config_inst|clock_20k_cnt[13]                                                                                               ; 2       ;
; reg_config:reg_config_inst|clock_20k_cnt[12]                                                                                               ; 2       ;
; reg_config:reg_config_inst|clock_20k_cnt[11]                                                                                               ; 2       ;
; reg_config:reg_config_inst|clock_20k_cnt[10]                                                                                               ; 2       ;
; reg_config:reg_config_inst|clock_20k_cnt[9]                                                                                                ; 2       ;
; reg_config:reg_config_inst|clock_20k_cnt[8]                                                                                                ; 2       ;
; reg_config:reg_config_inst|clock_20k_cnt[4]                                                                                                ; 2       ;
; reg_config:reg_config_inst|clock_20k_cnt[3]                                                                                                ; 2       ;
; reg_config:reg_config_inst|clock_20k_cnt[2]                                                                                                ; 2       ;
; reg_config:reg_config_inst|clock_20k_cnt[1]                                                                                                ; 2       ;
; reg_config:reg_config_inst|clock_20k_cnt[0]                                                                                                ; 2       ;
; reg_config:reg_config_inst|clock_20k_cnt[7]                                                                                                ; 2       ;
; reg_config:reg_config_inst|clock_20k_cnt[6]                                                                                                ; 2       ;
; reg_config:reg_config_inst|clock_20k_cnt[5]                                                                                                ; 2       ;
; power_on_delay:power_on_delay_inst|cnt2[14]                                                                                                ; 2       ;
; power_on_delay:power_on_delay_inst|cnt2[13]                                                                                                ; 2       ;
; power_on_delay:power_on_delay_inst|cnt2[12]                                                                                                ; 2       ;
; power_on_delay:power_on_delay_inst|cnt2[11]                                                                                                ; 2       ;
; power_on_delay:power_on_delay_inst|cnt2[10]                                                                                                ; 2       ;
; power_on_delay:power_on_delay_inst|cnt2[9]                                                                                                 ; 2       ;
; power_on_delay:power_on_delay_inst|cnt2[8]                                                                                                 ; 2       ;
; power_on_delay:power_on_delay_inst|cnt2[7]                                                                                                 ; 2       ;
; power_on_delay:power_on_delay_inst|cnt2[6]                                                                                                 ; 2       ;
; power_on_delay:power_on_delay_inst|cnt2[5]                                                                                                 ; 2       ;
; power_on_delay:power_on_delay_inst|cnt2[4]                                                                                                 ; 2       ;
; power_on_delay:power_on_delay_inst|cnt2[3]                                                                                                 ; 2       ;
; power_on_delay:power_on_delay_inst|cnt2[2]                                                                                                 ; 2       ;
; power_on_delay:power_on_delay_inst|cnt2[1]                                                                                                 ; 2       ;
; power_on_delay:power_on_delay_inst|cnt2[0]                                                                                                 ; 2       ;
; power_on_delay:power_on_delay_inst|cnt2[15]                                                                                                ; 2       ;
; camera_data[7]~input                                                                                                                       ; 1       ;
; camera_data[6]~input                                                                                                                       ; 1       ;
; camera_data[5]~input                                                                                                                       ; 1       ;
; camera_data[4]~input                                                                                                                       ; 1       ;
; camera_data[3]~input                                                                                                                       ; 1       ;
; camera_data[2]~input                                                                                                                       ; 1       ;
; camera_data[1]~input                                                                                                                       ; 1       ;
; camera_data[0]~input                                                                                                                       ; 1       ;
; clk_50M~input                                                                                                                              ; 1       ;
; power_on_delay:power_on_delay_inst|camera_rstn_reg~5_wirecell                                                                              ; 1       ;
; reg_config:reg_config_inst|config_step.00~0                                                                                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[0]~0                                                 ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|wrptr_g[0]~0                                                 ; 1       ;
; reg_config:reg_config_inst|reg_conf_done_reg~0                                                                                             ; 1       ;
; reg_config:reg_config_inst|reg_index[0]~1                                                                                                  ; 1       ;
; power_on_delay:power_on_delay_inst|camera_pwnd_reg~0                                                                                       ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_state[2]~7                                                                                              ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_state[2]~6                                                                                              ; 1       ;
; reg_config:reg_config_inst|WideOr13~17                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr13~16                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr5~16                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr5~15                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr5~14                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr5~13                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr12~21                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr12~20                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr3~9                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr3~8                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr21~23                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr21~22                                                                                                     ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout~25                                                                                                 ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout~70                                                                                                 ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout~29                                                                                                 ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout~9                                                                                                  ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout~69                                                                                                 ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout~13                                                                                                 ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[8]                                                                                                       ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[16]                                                                                                      ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[24]                                                                                                      ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[25]                                                                                                      ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[2]                                                                                                       ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[26]                                                                                                      ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[11]                                                                                                      ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[19]                                                                                                      ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[3]                                                                                                       ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[28]                                                                                                      ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[30]                                                                                                      ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[23]                                                                                                      ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_state[1]~5                                                                                              ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux35~13                                                                                                   ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux35~12                                                                                                   ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout~68                                                                                                 ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux38~11                                                                                                   ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux43~17                                                                                                   ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~9                              ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~8                              ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~7                              ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|_~7                              ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|_~6                              ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|_~5                              ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~6                              ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|sub_parity10a[0]                 ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|sub_parity10a[1]                 ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|sub_parity10a[2]                 ; 1       ;
; reg_config:reg_config_inst|WideOr1~3                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr1~2                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr1~1                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr1~0                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr2~3                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr2~2                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr2~1                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr2~0                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr0~7                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr0~6                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr0~3                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr0~2                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr0~1                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr19~25                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr19~24                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr19~23                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr19~22                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr19~21                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr19~20                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr19~19                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr19~18                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr19~17                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr19~16                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr19~15                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr19~14                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr19~13                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr19~12                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr19~11                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr19~10                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr19~9                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr19~8                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr19~7                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr19~6                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr19~5                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr19~4                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr19~3                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr19~2                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr19~1                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr19~0                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr16~24                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr16~23                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr16~22                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr16~21                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr16~20                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr16~19                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr16~18                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr16~17                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr16~16                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr16~15                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr16~14                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr16~13                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr16~12                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr16~11                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr16~10                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr16~9                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr16~8                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr16~7                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr16~6                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr16~5                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr16~4                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr16~3                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr16~2                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr16~1                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr16~0                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr17~21                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr17~20                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr17~19                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr17~18                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr17~17                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr17~16                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr17~15                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr17~14                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr17~13                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr17~12                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr17~11                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr17~10                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr17~9                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr17~8                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr17~7                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr17~6                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr17~5                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr17~4                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr17~3                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr17~2                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr17~1                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr17~0                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr18~24                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr18~23                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr18~22                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr18~21                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr18~20                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr18~19                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr18~18                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr18~17                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr18~16                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr18~15                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr18~14                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr18~13                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr18~12                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr18~11                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr18~10                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr18~9                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr18~8                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr18~7                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr18~6                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr18~5                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr18~4                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr18~3                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr18~2                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr18~1                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr18~0                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr21~21                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr21~20                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr21~19                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr21~18                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr21~17                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr21~16                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr21~15                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr21~14                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr21~13                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr21~12                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr21~11                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr21~10                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr21~9                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr21~8                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr21~7                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr21~6                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr21~5                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr21~4                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr21~3                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr21~2                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr21~1                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr21~0                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr20~25                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr20~24                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr20~23                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr20~22                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr20~21                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr20~20                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr20~19                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr20~18                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr20~17                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr20~16                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr20~15                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr20~14                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr20~13                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr20~12                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr20~11                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr20~10                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr20~9                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr20~8                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr20~7                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr20~6                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr20~5                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr20~4                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr20~3                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr20~2                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr20~1                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr20~0                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr15~21                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr15~20                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr15~19                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr15~18                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr15~17                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr15~16                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr15~15                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr15~14                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr15~13                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr15~12                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr15~11                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr15~10                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr15~9                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr15~8                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr15~7                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr15~6                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr15~5                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr15~4                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr15~3                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr15~2                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr15~1                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr15~0                                                                                                      ; 1       ;
; reg_config:reg_config_inst|Decoder0~2                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr8~12                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr8~11                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr8~10                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr8~9                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr8~8                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr8~7                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr8~6                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr8~5                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr8~4                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr8~3                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr8~2                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr8~1                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr14~20                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr14~19                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr14~18                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr14~17                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr14~16                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr14~15                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr14~14                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr14~13                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr14~12                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr14~11                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr14~10                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr14~9                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr14~8                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr14~7                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr14~6                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr14~5                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr14~4                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr14~3                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr14~2                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr14~1                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr10~23                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr10~22                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr10~21                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr10~20                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr10~19                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr10~18                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr10~17                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr10~16                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr10~15                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr10~14                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr10~13                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr10~12                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr10~11                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr10~10                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr10~9                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr10~8                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr10~7                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr10~6                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr10~5                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr10~4                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr10~3                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr10~2                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr10~1                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr10~0                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr3~7                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr3~6                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr3~5                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr3~4                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr3~3                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr3~2                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr3~1                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr3~0                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr4~15                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr4~14                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr4~13                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr4~12                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr4~11                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr4~10                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr4~9                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr4~8                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr4~7                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr4~6                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr4~5                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr4~4                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr4~3                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr4~2                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr4~1                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr4~0                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr9~16                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr9~15                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr9~14                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr9~13                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr9~12                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr9~11                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr9~10                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr9~9                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr9~8                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr9~7                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr9~6                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr9~5                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr9~4                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr9~3                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr9~2                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr9~0                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr12~19                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr12~18                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr12~17                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr12~16                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr12~15                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr12~14                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr12~13                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr12~12                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr12~11                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr12~10                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr12~9                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr12~8                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr12~7                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr12~6                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr12~5                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr12~4                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr12~3                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr12~2                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr12~1                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr12~0                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr5~12                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr5~11                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr5~10                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr5~9                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr5~8                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr5~7                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr5~6                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr5~5                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr5~4                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr5~3                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr5~2                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr5~1                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr6~12                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr6~11                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr6~10                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr6~9                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr6~8                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr6~7                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr6~6                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr6~5                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr6~4                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr6~3                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr6~2                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr6~1                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr6~0                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr11~25                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr11~24                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr11~23                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr11~22                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr11~21                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr11~20                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr11~19                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr11~18                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr11~17                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr11~16                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr11~15                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr11~14                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr11~13                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr11~12                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr11~11                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr11~10                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr11~9                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr11~8                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr11~7                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr11~6                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr11~5                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr11~4                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr11~3                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr11~2                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr11~1                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr11~0                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr7~1                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr7~0                                                                                                       ; 1       ;
; reg_config:reg_config_inst|WideOr13~15                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr13~14                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr13~13                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr13~12                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr13~11                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr13~10                                                                                                     ; 1       ;
; reg_config:reg_config_inst|WideOr13~9                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr13~8                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr13~7                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr13~6                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr13~5                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr13~4                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr13~3                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr13~2                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr13~1                                                                                                      ; 1       ;
; reg_config:reg_config_inst|WideOr13~0                                                                                                      ; 1       ;
; camera_capture:camera_capture_inst|always2~0                                                                                               ; 1       ;
; camera_capture:camera_capture_inst|camera_href_r2                                                                                          ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|_~4                              ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[0]                  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[1]                  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[2]                  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[1]                                           ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[0]                                           ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[3]                                           ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[2]                                           ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[5]                                           ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[4]                                           ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[7]                                           ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[6]                                           ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[9]                                           ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[8]                                           ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[11]                                          ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|delayed_wrptr_g[10]                                          ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a1~0                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~5                              ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a3~0                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a2~0                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~4                              ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a5~0                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~3                              ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a4~0                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a7~0                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a6~0                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a9~0                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a8~0                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~2                              ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11~0                    ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a10~0                    ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~21                                                                                              ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~20                                                                                              ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~19                                                                                              ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~18                                                                                              ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~17                                                                                              ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~15                                                                                              ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~14                                                                                              ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~13                                                                                              ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~12                                                                                              ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~11                                                                                              ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~10                                                                                              ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~9                                                                                               ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~8                                                                                               ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~7                                                                                               ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~6                                                                                               ; 1       ;
; reg_config:reg_config_inst|i2c_data[14]                                                                                                    ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~5                                                                                               ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~4                                                                                               ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~3                                                                                               ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~2                                                                                               ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~1                                                                                               ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Mux0~0                                                                                               ; 1       ;
; reg_config:reg_config_inst|i2c_data[15]                                                                                                    ; 1       ;
; camera_capture:camera_capture_inst|href_en                                                                                                 ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|check_buffer[0]~32                                                                                         ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|crcen~0                                                                                                    ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|crcre~0                                                                                                    ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a11~1                    ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a11~0                    ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a10~1                    ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a10~0                    ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a9~1                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a9~0                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a8~1                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a8~0                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a7~0                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a6~0                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|cntr_cout[5]~0                   ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a5~1                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a5~0                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a4~0                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a3~0                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|_~2                              ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a2~1                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a2~0                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a1~0                     ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|_~1                              ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[1]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[0]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[3]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[2]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[5]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[4]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[7]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[6]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[9]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[8]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[11] ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe13|dffe14a[10] ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|fifo_rd_en~3                                                                                               ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|fifo_rd_en~2                                                                                               ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|fifo_rd_en~1                                                                                               ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[1]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[0]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[3]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[2]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[5]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[4]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[7]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[6]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[9]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[8]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[10] ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe17a[11] ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rdptr_g_gray2bin|xor0                         ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rs_dgwp_gray2bin|xor0                         ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rdptr_g_gray2bin|xor1                         ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rs_dgwp_gray2bin|xor1                         ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rdptr_g_gray2bin|xor3                         ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rs_dgwp_gray2bin|xor3                         ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rdptr_g_gray2bin|xor4                         ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rs_dgwp_gray2bin|xor4                         ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rdptr_g_gray2bin|xor6                         ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rs_dgwp_gray2bin|xor6                         ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rdptr_g_gray2bin|xor7                         ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rs_dgwp_gray2bin|xor7                         ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rdptr_g_gray2bin|xor9                         ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rs_dgwp_gray2bin|xor9                         ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rdptr_g_gray2bin|xor10                        ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_gray2bin_8ib:rs_dgwp_gray2bin|xor10                        ; 1       ;
; reg_config:reg_config_inst|Selector2~0                                                                                                     ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|tr_end~0                                                                                             ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|Selector0~0                                                                                          ; 1       ;
; reg_config:reg_config_inst|i2c_com:u1|i2c_sclk~1                                                                                           ; 1       ;
; reg_config:reg_config_inst|config_step~10                                                                                                  ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Selector32~0                                                                                               ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Selector40~0                                                                                               ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[9]                                                                                                       ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[17]                                                                                                      ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Selector41~0                                                                                               ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Selector33~0                                                                                               ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Selector42~0                                                                                               ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Selector34~0                                                                                               ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[10]~56                                                                                                   ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[18]                                                                                                      ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[27]~54                                                                                                   ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Selector43~0                                                                                               ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Selector35~0                                                                                               ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[4]~52                                                                                                    ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[12]~51                                                                                                   ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[20]                                                                                                      ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Selector36~0                                                                                               ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Selector44~0                                                                                               ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[13]~50                                                                                                   ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[5]~49                                                                                                    ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[21]                                                                                                      ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[29]                                                                                                      ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Selector37~0                                                                                               ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Selector45~0                                                                                               ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[6]                                                                                                       ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[14]~46                                                                                                   ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[22]                                                                                                      ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Selector38~0                                                                                               ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Selector46~0                                                                                               ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[31]                                                                                                      ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Selector47~0                                                                                               ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[7]~39                                                                                                    ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|j[0]~8                                                                                                     ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Selector39~0                                                                                               ; 1       ;
; udp:udp_inst|crc:crc_inst|CrcNext[15]~35                                                                                                   ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Add13~11                                                                                                   ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|cmpr_p76:rdempty_eq_comp|aneb_result_wire[0]~3               ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|cmpr_p76:rdempty_eq_comp|aneb_result_wire[0]~2               ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|cmpr_p76:rdempty_eq_comp|aneb_result_wire[0]~1               ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|cmpr_p76:rdempty_eq_comp|aneb_result_wire[0]~0               ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|cmpr_p76:wrfull_eq_comp|aneb_result_wire[0]~6                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[1]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[0]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|cmpr_p76:wrfull_eq_comp|aneb_result_wire[0]~5                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[3]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[2]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|cmpr_p76:wrfull_eq_comp|aneb_result_wire[0]~4                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|cmpr_p76:wrfull_eq_comp|aneb_result_wire[0]~3                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[5]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[4]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|cmpr_p76:wrfull_eq_comp|aneb_result_wire[0]~2                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[7]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[6]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|cmpr_p76:wrfull_eq_comp|aneb_result_wire[0]~1                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[9]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[8]  ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|cmpr_p76:wrfull_eq_comp|aneb_result_wire[0]~0                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[10] ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe16|dffe18a[11] ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Add13~10                                                                                                   ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|i[4]~5                                                                                                     ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|i[3]~4                                                                                                     ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|i[2]~3                                                                                                     ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|i[4]~0                                                                                                     ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_state[2]~4                                                                                              ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux49~1                                                                                                    ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|tx_state[2]~2                                                                                              ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux35~11                                                                                                   ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux35~10                                                                                                   ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux35~9                                                                                                    ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux35~8                                                                                                    ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux35~7                                                                                                    ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux35~6                                                                                                    ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Equal8~2                                                                                                   ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Equal6~3                                                                                                   ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Equal6~2                                                                                                   ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Equal6~1                                                                                                   ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Equal6~0                                                                                                   ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[0]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[0]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[1]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[1]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[2]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[2]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[3]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[3]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[4]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[4]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[5]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[5]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[6]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[6]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[7]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[7]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[8]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[8]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[9]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[9]                                ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[10]                               ; 1       ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[10]                               ; 1       ;
; reg_config:reg_config_inst|reg_conf_done_reg                                                                                               ; 1       ;
; reg_config:reg_config_inst|Decoder0~0                                                                                                      ; 1       ;
; reg_config:reg_config_inst|LessThan1~0                                                                                                     ; 1       ;
; reg_config:reg_config_inst|Selector0~0                                                                                                     ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux36~1                                                                                                    ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux37~14                                                                                                   ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux37~13                                                                                                   ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux37~12                                                                                                   ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux37~11                                                                                                   ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux37~10                                                                                                   ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|Mux36~0                                                                                                    ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout~67                                                                                                 ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout~66                                                                                                 ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout~65                                                                                                 ; 1       ;
; udp:udp_inst|ipsend:ipsend_inst|dataout~64                                                                                                 ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+
; Name                                                                                                              ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                       ;
+-------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|altsyncram_ij31:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X13_Y24_N0, M9K_X13_Y25_N0 ;
+-------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,178 / 47,787 ( 2 % ) ;
; C16 interconnects           ; 15 / 1,804 ( < 1 % )   ;
; C4 interconnects            ; 429 / 31,272 ( 1 % )   ;
; Direct links                ; 239 / 47,787 ( < 1 % ) ;
; Global clocks               ; 3 / 20 ( 15 % )        ;
; Local interconnects         ; 651 / 15,408 ( 4 % )   ;
; R24 interconnects           ; 26 / 1,775 ( 1 % )     ;
; R4 interconnects            ; 476 / 41,310 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.25) ; Number of LABs  (Total = 75) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 7                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 2                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 4                            ;
; 13                                          ; 2                            ;
; 14                                          ; 6                            ;
; 15                                          ; 7                            ;
; 16                                          ; 43                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.63) ; Number of LABs  (Total = 75) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 19                           ;
; 1 Clock                            ; 52                           ;
; 1 Clock enable                     ; 31                           ;
; 1 Sync. clear                      ; 15                           ;
; 1 Sync. load                       ; 1                            ;
; 2 Async. clears                    ; 1                            ;
; 2 Clock enables                    ; 2                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.89) ; Number of LABs  (Total = 75) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 6                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 4                            ;
; 14                                           ; 4                            ;
; 15                                           ; 2                            ;
; 16                                           ; 10                           ;
; 17                                           ; 9                            ;
; 18                                           ; 5                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 3                            ;
; 26                                           ; 2                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.71) ; Number of LABs  (Total = 75) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 7                            ;
; 3                                               ; 6                            ;
; 4                                               ; 11                           ;
; 5                                               ; 7                            ;
; 6                                               ; 3                            ;
; 7                                               ; 3                            ;
; 8                                               ; 6                            ;
; 9                                               ; 2                            ;
; 10                                              ; 5                            ;
; 11                                              ; 1                            ;
; 12                                              ; 2                            ;
; 13                                              ; 4                            ;
; 14                                              ; 2                            ;
; 15                                              ; 0                            ;
; 16                                              ; 6                            ;
; 17                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.57) ; Number of LABs  (Total = 75) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 8                            ;
; 4                                            ; 2                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 4                            ;
; 8                                            ; 6                            ;
; 9                                            ; 5                            ;
; 10                                           ; 3                            ;
; 11                                           ; 2                            ;
; 12                                           ; 3                            ;
; 13                                           ; 4                            ;
; 14                                           ; 6                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 4                            ;
; 18                                           ; 3                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 2                            ;
; 28                                           ; 4                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 2                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 44           ; 0            ; 44           ; 0            ; 0            ; 49        ; 44           ; 0            ; 49        ; 49        ; 0            ; 23           ; 0            ; 0            ; 28           ; 0            ; 23           ; 28           ; 0            ; 0            ; 2            ; 23           ; 0            ; 0            ; 0            ; 0            ; 0            ; 49        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 5            ; 49           ; 5            ; 49           ; 49           ; 0         ; 5            ; 49           ; 0         ; 0         ; 49           ; 26           ; 49           ; 49           ; 21           ; 49           ; 26           ; 21           ; 49           ; 49           ; 47           ; 26           ; 49           ; 49           ; 49           ; 49           ; 49           ; 0         ; 49           ; 49           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; led[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; camera_xclk        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; camera_reset       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; camera_pwnd        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i2c_sclk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_reset            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_mdc              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxdv             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxer             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_txc              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_gtxc             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_txen             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_txer             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_txd[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_txd[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_txd[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_txd[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_txd[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_txd[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_txd[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_txd[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_mdio             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i2c_sdat           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxc              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_n            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_50M            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; camera_href        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; camera_pclk        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; camera_data[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; camera_data[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; camera_data[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; camera_data[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; camera_data[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; camera_data[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; camera_data[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; camera_data[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; camera_vsync       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; e_rxc           ; e_rxc                ; 5.1               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                       ; Destination Register                                                                                                      ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------+
; e_rxc                                                                                                                 ; udp:udp_inst|ipsend:ipsend_inst|j[4]                                                                                      ; 0.686             ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a1  ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[0] ; 0.653             ;
; e_rxc                                                                                                                 ; udp:udp_inst|ipsend:ipsend_inst|check_buffer[15]                                                                          ; 0.641             ;
; e_rxc                                                                                                                 ; udp:udp_inst|ipsend:ipsend_inst|ip_header[1][26]                                                                          ; 0.573             ;
; e_rxc                                                                                                                 ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[9]                                  ; 0.544             ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a2  ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[0] ; 0.537             ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a3  ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[0] ; 0.519             ;
; e_rxc                                                                                                                 ; udp:udp_inst|ipsend:ipsend_inst|ip_header[1][23]                                                                          ; 0.515             ;
; e_rxc                                                                                                                 ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|parity6         ; 0.505             ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a3  ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[3]                                  ; 0.484             ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a5  ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[5]                                  ; 0.484             ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a4  ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[4]                                  ; 0.484             ;
; e_rxc                                                                                                                 ; udp:udp_inst|crc:crc_inst|Crc[16]                                                                                         ; 0.472             ;
; e_rxc                                                                                                                 ; udp:udp_inst|ipsend:ipsend_inst|check_buffer[0]                                                                           ; 0.464             ;
; e_rxc                                                                                                                 ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[7]                                  ; 0.463             ;
; e_rxc                                                                                                                 ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[0]                                  ; 0.425             ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a5  ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[1] ; 0.403             ;
; e_rxc                                                                                                                 ; udp:udp_inst|ipsend:ipsend_inst|i[0]                                                                                      ; 0.396             ;
; e_rxc                                                                                                                 ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[11]                                 ; 0.383             ;
; e_rxc                                                                                                                 ; udp:udp_inst|ipsend:ipsend_inst|tx_state[1]                                                                               ; 0.377             ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a4  ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[1] ; 0.353             ;
; e_rxc                                                                                                                 ; udp:udp_inst|ipsend:ipsend_inst|dataout[4]                                                                                ; 0.349             ;
; e_rxc                                                                                                                 ; udp:udp_inst|crc:crc_inst|Crc[23]                                                                                         ; 0.345             ;
; e_rxc                                                                                                                 ; udp:udp_inst|ipsend:ipsend_inst|dataout[0]                                                                                ; 0.300             ;
; e_rxc                                                                                                                 ; udp:udp_inst|ipsend:ipsend_inst|ip_header[1][21]                                                                          ; 0.241             ;
; e_rxc                                                                                                                 ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[10]              ; 0.202             ;
; e_rxc                                                                                                                 ; udp:udp_inst|ipsend:ipsend_inst|dataout[2]                                                                                ; 0.197             ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a6  ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[1] ; 0.182             ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a7  ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[1] ; 0.164             ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a9  ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[9]                                  ; 0.129             ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a10 ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[10]                                 ; 0.129             ;
; e_rxc                                                                                                                 ; udp:udp_inst|ipsend:ipsend_inst|check_buffer0[15]                                                                         ; 0.105             ;
; e_rxc                                                                                                                 ; udp:udp_inst|crc:crc_inst|Crc[24]                                                                                         ; 0.099             ;
; udp:udp_inst|crc:crc_inst|Crc[31]                                                                                     ; udp:udp_inst|crc:crc_inst|Crc[19]                                                                                         ; 0.094             ;
; udp:udp_inst|crc:crc_inst|Crc[25]                                                                                     ; udp:udp_inst|crc:crc_inst|Crc[8]                                                                                          ; 0.093             ;
; udp:udp_inst|crc:crc_inst|Crc[28]                                                                                     ; udp:udp_inst|crc:crc_inst|Crc[30]                                                                                         ; 0.093             ;
; udp:udp_inst|crc:crc_inst|Crc[31]                                                                                     ; udp:udp_inst|crc:crc_inst|Crc[3]                                                                                          ; 0.090             ;
; udp:udp_inst|crc:crc_inst|Crc[24]                                                                                     ; udp:udp_inst|crc:crc_inst|Crc[16]                                                                                         ; 0.089             ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a5  ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a7      ; 0.088             ;
; e_rxc                                                                                                                 ; udp:udp_inst|ipsend:ipsend_inst|ip_header[2][12]                                                                          ; 0.061             ;
; e_rxc                                                                                                                 ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a1      ; 0.030             ;
; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a2  ; cmos1_fifo:cmos1_fifo_inst|dcfifo:dcfifo_component|dcfifo_hrl1:auto_generated|rdptr_g[2]                                  ; 0.027             ;
; udp:udp_inst|ipsend:ipsend_inst|j[4]                                                                                  ; udp:udp_inst|ipsend:ipsend_inst|j[4]                                                                                      ; 0.010             ;
+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Sat Oct 29 19:25:26 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ov5640_ethernet -c ov5640_vga
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE15F23C8 for design "ov5640_vga"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" has been set to clock1
Info (15535): Implemented PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 12, clock division of 25, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F23C8 is compatible
    Info (176445): Device EP4CE30F23C8 is compatible
    Info (176445): Device EP4CE55F23C8 is compatible
    Info (176445): Device EP4CE75F23C8 is compatible
    Info (176445): Device EP4CE115F23C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 5 pins of 49 total pins
    Info (169086): Pin led[0] not assigned to an exact location on the device
    Info (169086): Pin led[1] not assigned to an exact location on the device
    Info (169086): Pin led[2] not assigned to an exact location on the device
    Info (169086): Pin led[3] not assigned to an exact location on the device
    Info (169086): Pin reset_n not assigned to an exact location on the device
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_hrl1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_se9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_re9:dffpipe13|dffe14a* 
Info (332104): Reading SDC File: 'ov5640_ethernet.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk_50M clk_50M
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -multiply_by 12 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[1]} {pll_inst|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: reg_config:reg_config_inst|clock_20k was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: camera_pclk was determined to be a clock but was found without an associated clock assignment.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000      clk_50M
    Info (332111):    8.000        e_rxc
    Info (332111):   41.666 pll_inst|altpll_component|auto_generated|pll1|clk[1]
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node reg_config:reg_config_inst|clock_20k 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node reg_config:reg_config_inst|i2c_com:u1|i2c_sclk
        Info (176357): Destination node reg_config:reg_config_inst|clock_20k~0
Info (176353): Automatically promoted node camera_capture:camera_capture_inst|fifo_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 5 (unused VREF, 2.5V VCCIO, 1 input, 4 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 29 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 7 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 11 total pin(s) used --  34 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Warning (15064): PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[1] feeds output pin "camera_xclk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X0_Y20 to location X9_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin e_mdio has a permanently disabled output enable
Info (144001): Generated suppressed messages file E:/Project/AX530/CD/AX515.161028/09_VERILOG/33_ov5640_ethernet/output_files/ov5640_vga.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 719 megabytes
    Info: Processing ended: Sat Oct 29 19:25:38 2016
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/Project/AX530/CD/AX515.161028/09_VERILOG/33_ov5640_ethernet/output_files/ov5640_vga.fit.smsg.


