INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/Users/Alfonso/Documents/GitKraken/DigitalAvanzado/Tarea3_FPGA/proyecto_pipe/proyecto_pipe.srcs/sources_1/new/input_interface.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module input_interface
INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/Users/Alfonso/Documents/GitKraken/DigitalAvanzado/Tarea3_FPGA/proyecto_pipe/proyecto_pipe.srcs/sources_1/new/output_interface.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module output_interface
INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/Users/Alfonso/Documents/GitKraken/DigitalAvanzado/Tarea3_FPGA/proyecto_pipe/proyecto_pipe.srcs/sources_1/new/piso_reg.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module piso_reg
INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/Users/Alfonso/Documents/GitKraken/DigitalAvanzado/Tarea3_FPGA/proyecto_pipe/proyecto_pipe.srcs/sources_1/new/processing_unit.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module processing_unit
INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/Users/Alfonso/Documents/GitKraken/DigitalAvanzado/Tarea3_FPGA/proyecto_pipe/proyecto_pipe.srcs/sources_1/new/sipo_reg.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module sipo_reg
INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/Users/Alfonso/Documents/GitKraken/DigitalAvanzado/Tarea3_FPGA/proyecto_pipe/proyecto_pipe.srcs/sources_1/new/uart_rx.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module uart_rx
INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/Users/Alfonso/Documents/GitKraken/DigitalAvanzado/Tarea3_FPGA/proyecto_pipe/proyecto_pipe.srcs/sources_1/new/uart_tx.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module uart_tx
INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/Users/Alfonso/Documents/GitKraken/DigitalAvanzado/Tarea3_FPGA/proyecto_pipe/proyecto_pipe.srcs/sources_1/new/topmodule.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module topmodule
