TimeQuest Timing Analyzer report for MiniS08
Thu Nov 30 16:59:52 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'S08clk'
 12. Slow Model Setup: 'clk50'
 13. Slow Model Setup: 'sci:S08sci|baudgen[10]'
 14. Slow Model Setup: 'sci:S08sci|baudgen[12]'
 15. Slow Model Hold: 'clk50'
 16. Slow Model Hold: 'S08clk'
 17. Slow Model Hold: 'sci:S08sci|baudgen[10]'
 18. Slow Model Hold: 'sci:S08sci|baudgen[12]'
 19. Slow Model Minimum Pulse Width: 'clk50'
 20. Slow Model Minimum Pulse Width: 'S08clk'
 21. Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'
 22. Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'S08clk'
 35. Fast Model Setup: 'clk50'
 36. Fast Model Setup: 'sci:S08sci|baudgen[10]'
 37. Fast Model Setup: 'sci:S08sci|baudgen[12]'
 38. Fast Model Hold: 'clk50'
 39. Fast Model Hold: 'S08clk'
 40. Fast Model Hold: 'sci:S08sci|baudgen[10]'
 41. Fast Model Hold: 'sci:S08sci|baudgen[12]'
 42. Fast Model Minimum Pulse Width: 'clk50'
 43. Fast Model Minimum Pulse Width: 'S08clk'
 44. Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'
 45. Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MiniS08                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk50                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50 }                  ;
; S08clk                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { S08clk }                 ;
; sci:S08sci|baudgen[10] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sci:S08sci|baudgen[10] } ;
; sci:S08sci|baudgen[12] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sci:S08sci|baudgen[12] } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                       ;
+------------+-----------------+------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                  ;
+------------+-----------------+------------------------+-------------------------------------------------------+
; 59.14 MHz  ; 59.14 MHz       ; S08clk                 ;                                                       ;
; 103.18 MHz ; 103.18 MHz      ; clk50                  ;                                                       ;
; 370.64 MHz ; 370.64 MHz      ; sci:S08sci|baudgen[10] ;                                                       ;
; 618.05 MHz ; 500.0 MHz       ; sci:S08sci|baudgen[12] ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; S08clk                 ; -15.908 ; -730.923      ;
; clk50                  ; -13.683 ; -3340.345     ;
; sci:S08sci|baudgen[10] ; -1.698  ; -19.305       ;
; sci:S08sci|baudgen[12] ; -0.618  ; -6.216        ;
+------------------------+---------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -1.733 ; -6.101        ;
; S08clk                 ; 0.391  ; 0.000         ;
; sci:S08sci|baudgen[10] ; 0.391  ; 0.000         ;
; sci:S08sci|baudgen[12] ; 0.391  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -2.000 ; -495.300      ;
; S08clk                 ; -0.500 ; -60.000       ;
; sci:S08sci|baudgen[10] ; -0.500 ; -14.000       ;
; sci:S08sci|baudgen[12] ; -0.500 ; -13.000       ;
+------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'S08clk'                                                                            ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+
; -15.908 ; IR[3]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.016      ; 16.960     ;
; -15.905 ; IR[6]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.044      ; 16.985     ;
; -15.875 ; IR[7]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.044      ; 16.955     ;
; -15.787 ; IR[1]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.016      ; 16.839     ;
; -15.786 ; IR[4]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.044      ; 16.866     ;
; -15.735 ; IR[2]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.016      ; 16.787     ;
; -15.685 ; IR[0]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.044      ; 16.765     ;
; -15.643 ; IR[5]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.044      ; 16.723     ;
; -15.642 ; IR[3]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 16.699     ;
; -15.639 ; IR[6]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.049      ; 16.724     ;
; -15.609 ; IR[7]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.049      ; 16.694     ;
; -15.521 ; IR[1]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 16.578     ;
; -15.520 ; IR[4]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.049      ; 16.605     ;
; -15.516 ; IR[3]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 16.573     ;
; -15.513 ; IR[6]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.049      ; 16.598     ;
; -15.493 ; IR[3]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 16.527     ;
; -15.490 ; IR[6]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 16.552     ;
; -15.483 ; IR[7]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.049      ; 16.568     ;
; -15.469 ; IR[2]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 16.526     ;
; -15.460 ; IR[7]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 16.522     ;
; -15.419 ; IR[3]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 16.476     ;
; -15.419 ; IR[3]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 16.453     ;
; -15.419 ; IR[0]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.049      ; 16.504     ;
; -15.416 ; IR[6]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.049      ; 16.501     ;
; -15.416 ; IR[6]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 16.478     ;
; -15.395 ; IR[1]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 16.452     ;
; -15.394 ; IR[4]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.049      ; 16.479     ;
; -15.386 ; IR[7]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.049      ; 16.471     ;
; -15.386 ; IR[7]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 16.448     ;
; -15.377 ; IR[5]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.049      ; 16.462     ;
; -15.372 ; IR[1]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 16.406     ;
; -15.371 ; IR[4]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 16.433     ;
; -15.343 ; IR[2]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 16.400     ;
; -15.342 ; IR[3]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 16.376     ;
; -15.339 ; IR[6]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 16.401     ;
; -15.338 ; IR[3]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 16.370     ;
; -15.335 ; IR[6]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.024      ; 16.395     ;
; -15.320 ; IR[2]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 16.354     ;
; -15.309 ; IR[7]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 16.371     ;
; -15.305 ; IR[7]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.024      ; 16.365     ;
; -15.298 ; IR[1]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 16.355     ;
; -15.298 ; IR[1]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 16.332     ;
; -15.297 ; IR[4]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.049      ; 16.382     ;
; -15.297 ; IR[4]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 16.359     ;
; -15.293 ; IR[0]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.049      ; 16.378     ;
; -15.270 ; IR[0]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 16.332     ;
; -15.251 ; IR[5]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.049      ; 16.336     ;
; -15.246 ; IR[2]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 16.303     ;
; -15.246 ; IR[2]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 16.280     ;
; -15.228 ; IR[5]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 16.290     ;
; -15.221 ; IR[1]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 16.255     ;
; -15.220 ; IR[4]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 16.282     ;
; -15.217 ; IR[1]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 16.249     ;
; -15.216 ; IR[4]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.024      ; 16.276     ;
; -15.196 ; IR[0]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.049      ; 16.281     ;
; -15.196 ; IR[0]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 16.258     ;
; -15.169 ; IR[2]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 16.203     ;
; -15.165 ; IR[2]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 16.197     ;
; -15.154 ; IR[5]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.049      ; 16.239     ;
; -15.154 ; IR[5]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 16.216     ;
; -15.119 ; IR[0]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 16.181     ;
; -15.115 ; IR[0]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.024      ; 16.175     ;
; -15.105 ; IR[3]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 16.133     ;
; -15.102 ; IR[6]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.020      ; 16.158     ;
; -15.077 ; IR[5]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 16.139     ;
; -15.073 ; IR[5]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.024      ; 16.133     ;
; -15.072 ; IR[7]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.020      ; 16.128     ;
; -15.055 ; CPUstate[1] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.043      ; 16.134     ;
; -15.043 ; IR[3]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 16.071     ;
; -15.040 ; IR[6]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.020      ; 16.096     ;
; -15.010 ; IR[7]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.020      ; 16.066     ;
; -14.984 ; IR[1]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 16.012     ;
; -14.983 ; IR[4]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.020      ; 16.039     ;
; -14.982 ; CPUstate[2] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.043      ; 16.061     ;
; -14.932 ; IR[2]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 15.960     ;
; -14.922 ; IR[1]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 15.950     ;
; -14.921 ; IR[4]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.020      ; 15.977     ;
; -14.887 ; IR[3]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 15.919     ;
; -14.884 ; IR[6]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.024      ; 15.944     ;
; -14.882 ; IR[0]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.020      ; 15.938     ;
; -14.870 ; IR[2]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 15.898     ;
; -14.854 ; IR[7]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.024      ; 15.914     ;
; -14.840 ; IR[5]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.020      ; 15.896     ;
; -14.820 ; IR[0]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.020      ; 15.876     ;
; -14.789 ; CPUstate[1] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.048      ; 15.873     ;
; -14.778 ; IR[5]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.020      ; 15.834     ;
; -14.766 ; IR[1]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 15.798     ;
; -14.765 ; IR[4]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.024      ; 15.825     ;
; -14.761 ; CPUstate[0] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.043      ; 15.840     ;
; -14.716 ; CPUstate[2] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.048      ; 15.800     ;
; -14.714 ; IR[2]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 15.746     ;
; -14.664 ; IR[0]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.024      ; 15.724     ;
; -14.663 ; CPUstate[1] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.048      ; 15.747     ;
; -14.640 ; CPUstate[1] ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.025      ; 15.701     ;
; -14.622 ; IR[5]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.024      ; 15.682     ;
; -14.590 ; CPUstate[2] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.048      ; 15.674     ;
; -14.586 ; IR[3]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 15.612     ;
; -14.583 ; IR[6]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.018      ; 15.637     ;
; -14.567 ; CPUstate[2] ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.025      ; 15.628     ;
; -14.566 ; CPUstate[1] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.048      ; 15.650     ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk50'                                                                                    ;
+---------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -13.683 ; IR[3]     ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.495      ; 15.214     ;
; -13.682 ; IR[3]     ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.495      ; 15.213     ;
; -13.680 ; IR[6]     ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.523      ; 15.239     ;
; -13.679 ; IR[6]     ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.523      ; 15.238     ;
; -13.663 ; IR[3]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 15.195     ;
; -13.660 ; IR[6]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.524      ; 15.220     ;
; -13.650 ; IR[7]     ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.523      ; 15.209     ;
; -13.649 ; IR[7]     ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.523      ; 15.208     ;
; -13.630 ; IR[7]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.524      ; 15.190     ;
; -13.562 ; IR[1]     ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.495      ; 15.093     ;
; -13.561 ; IR[4]     ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.523      ; 15.120     ;
; -13.561 ; IR[1]     ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.495      ; 15.092     ;
; -13.560 ; IR[4]     ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.523      ; 15.119     ;
; -13.542 ; IR[1]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 15.074     ;
; -13.541 ; IR[4]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.524      ; 15.101     ;
; -13.514 ; IR[3]     ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; 0.501      ; 15.051     ;
; -13.514 ; IR[3]     ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; 0.501      ; 15.051     ;
; -13.514 ; IR[3]     ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; 0.501      ; 15.051     ;
; -13.514 ; IR[3]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.501      ; 15.051     ;
; -13.514 ; IR[3]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.501      ; 15.051     ;
; -13.514 ; IR[3]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.501      ; 15.051     ;
; -13.514 ; IR[3]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.501      ; 15.051     ;
; -13.511 ; IR[6]     ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 15.076     ;
; -13.511 ; IR[6]     ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 15.076     ;
; -13.511 ; IR[6]     ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 15.076     ;
; -13.511 ; IR[6]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 15.076     ;
; -13.511 ; IR[6]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 15.076     ;
; -13.511 ; IR[6]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 15.076     ;
; -13.511 ; IR[6]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 15.076     ;
; -13.510 ; IR[2]     ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.495      ; 15.041     ;
; -13.509 ; IR[2]     ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.495      ; 15.040     ;
; -13.490 ; IR[2]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 15.022     ;
; -13.481 ; IR[7]     ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 15.046     ;
; -13.481 ; IR[7]     ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 15.046     ;
; -13.481 ; IR[7]     ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 15.046     ;
; -13.481 ; IR[7]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 15.046     ;
; -13.481 ; IR[7]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 15.046     ;
; -13.481 ; IR[7]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 15.046     ;
; -13.481 ; IR[7]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 15.046     ;
; -13.471 ; IR[3]     ; FPU:S08fpu|A[1]  ; S08clk       ; clk50       ; 1.000        ; 0.500      ; 15.007     ;
; -13.468 ; IR[6]     ; FPU:S08fpu|A[1]  ; S08clk       ; clk50       ; 1.000        ; 0.528      ; 15.032     ;
; -13.460 ; IR[0]     ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.523      ; 15.019     ;
; -13.459 ; IR[0]     ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.523      ; 15.018     ;
; -13.452 ; IR[3]     ; FPU:S08fpu|A[4]  ; S08clk       ; clk50       ; 1.000        ; 0.500      ; 14.988     ;
; -13.452 ; IR[3]     ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.500      ; 14.988     ;
; -13.452 ; IR[3]     ; FPU:S08fpu|A[10] ; S08clk       ; clk50       ; 1.000        ; 0.500      ; 14.988     ;
; -13.450 ; IR[3]     ; FPU:S08fpu|A[5]  ; S08clk       ; clk50       ; 1.000        ; 0.500      ; 14.986     ;
; -13.450 ; IR[3]     ; FPU:S08fpu|A[6]  ; S08clk       ; clk50       ; 1.000        ; 0.500      ; 14.986     ;
; -13.450 ; IR[3]     ; FPU:S08fpu|A[7]  ; S08clk       ; clk50       ; 1.000        ; 0.500      ; 14.986     ;
; -13.450 ; IR[3]     ; FPU:S08fpu|A[8]  ; S08clk       ; clk50       ; 1.000        ; 0.500      ; 14.986     ;
; -13.449 ; IR[6]     ; FPU:S08fpu|A[4]  ; S08clk       ; clk50       ; 1.000        ; 0.528      ; 15.013     ;
; -13.449 ; IR[6]     ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.528      ; 15.013     ;
; -13.449 ; IR[6]     ; FPU:S08fpu|A[10] ; S08clk       ; clk50       ; 1.000        ; 0.528      ; 15.013     ;
; -13.447 ; IR[6]     ; FPU:S08fpu|A[5]  ; S08clk       ; clk50       ; 1.000        ; 0.528      ; 15.011     ;
; -13.447 ; IR[6]     ; FPU:S08fpu|A[6]  ; S08clk       ; clk50       ; 1.000        ; 0.528      ; 15.011     ;
; -13.447 ; IR[6]     ; FPU:S08fpu|A[7]  ; S08clk       ; clk50       ; 1.000        ; 0.528      ; 15.011     ;
; -13.447 ; IR[6]     ; FPU:S08fpu|A[8]  ; S08clk       ; clk50       ; 1.000        ; 0.528      ; 15.011     ;
; -13.440 ; IR[0]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.524      ; 15.000     ;
; -13.438 ; IR[7]     ; FPU:S08fpu|A[1]  ; S08clk       ; clk50       ; 1.000        ; 0.528      ; 15.002     ;
; -13.432 ; IR[3]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.497      ; 14.965     ;
; -13.432 ; IR[3]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; 0.497      ; 14.965     ;
; -13.432 ; IR[3]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; 0.497      ; 14.965     ;
; -13.432 ; IR[3]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; 0.497      ; 14.965     ;
; -13.429 ; IR[6]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.525      ; 14.990     ;
; -13.429 ; IR[6]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; 0.525      ; 14.990     ;
; -13.429 ; IR[6]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; 0.525      ; 14.990     ;
; -13.429 ; IR[6]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; 0.525      ; 14.990     ;
; -13.419 ; IR[7]     ; FPU:S08fpu|A[4]  ; S08clk       ; clk50       ; 1.000        ; 0.528      ; 14.983     ;
; -13.419 ; IR[7]     ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.528      ; 14.983     ;
; -13.419 ; IR[7]     ; FPU:S08fpu|A[10] ; S08clk       ; clk50       ; 1.000        ; 0.528      ; 14.983     ;
; -13.418 ; IR[5]     ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.523      ; 14.977     ;
; -13.417 ; IR[5]     ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.523      ; 14.976     ;
; -13.417 ; IR[7]     ; FPU:S08fpu|A[5]  ; S08clk       ; clk50       ; 1.000        ; 0.528      ; 14.981     ;
; -13.417 ; IR[7]     ; FPU:S08fpu|A[6]  ; S08clk       ; clk50       ; 1.000        ; 0.528      ; 14.981     ;
; -13.417 ; IR[7]     ; FPU:S08fpu|A[7]  ; S08clk       ; clk50       ; 1.000        ; 0.528      ; 14.981     ;
; -13.417 ; IR[7]     ; FPU:S08fpu|A[8]  ; S08clk       ; clk50       ; 1.000        ; 0.528      ; 14.981     ;
; -13.403 ; IR[3]     ; FPU:S08fpu|B[19] ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.935     ;
; -13.400 ; IR[6]     ; FPU:S08fpu|B[19] ; S08clk       ; clk50       ; 1.000        ; 0.524      ; 14.960     ;
; -13.399 ; IR[7]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.525      ; 14.960     ;
; -13.399 ; IR[7]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; 0.525      ; 14.960     ;
; -13.399 ; IR[7]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; 0.525      ; 14.960     ;
; -13.399 ; IR[7]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; 0.525      ; 14.960     ;
; -13.398 ; IR[5]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.524      ; 14.958     ;
; -13.393 ; IR[1]     ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; 0.501      ; 14.930     ;
; -13.393 ; IR[1]     ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; 0.501      ; 14.930     ;
; -13.393 ; IR[1]     ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; 0.501      ; 14.930     ;
; -13.393 ; IR[1]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.501      ; 14.930     ;
; -13.393 ; IR[1]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.501      ; 14.930     ;
; -13.393 ; IR[1]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.501      ; 14.930     ;
; -13.393 ; IR[1]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.501      ; 14.930     ;
; -13.392 ; IR[4]     ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 14.957     ;
; -13.392 ; IR[4]     ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 14.957     ;
; -13.392 ; IR[4]     ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 14.957     ;
; -13.392 ; IR[4]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 14.957     ;
; -13.392 ; IR[4]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 14.957     ;
; -13.392 ; IR[4]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 14.957     ;
; -13.392 ; IR[4]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 14.957     ;
; -13.386 ; IR[3]     ; FPU:S08fpu|S     ; S08clk       ; clk50       ; 1.000        ; 0.501      ; 14.923     ;
; -13.385 ; IR[3]     ; FPU:S08fpu|B[13] ; S08clk       ; clk50       ; 1.000        ; 0.501      ; 14.922     ;
; -13.384 ; IR[3]     ; FPU:S08fpu|B[20] ; S08clk       ; clk50       ; 1.000        ; 0.501      ; 14.921     ;
+---------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.698 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 2.753      ;
; -1.698 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 2.753      ;
; -1.578 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 2.633      ;
; -1.578 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 2.633      ;
; -1.491 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.021      ; 2.548      ;
; -1.491 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.021      ; 2.548      ;
; -1.491 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.021      ; 2.548      ;
; -1.475 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 2.530      ;
; -1.475 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 2.530      ;
; -1.432 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.468      ;
; -1.431 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.467      ;
; -1.397 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.434      ;
; -1.397 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.434      ;
; -1.397 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.434      ;
; -1.371 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.021      ; 2.428      ;
; -1.371 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.021      ; 2.428      ;
; -1.371 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.021      ; 2.428      ;
; -1.334 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.005     ; 2.365      ;
; -1.329 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.365      ;
; -1.328 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.364      ;
; -1.277 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.314      ;
; -1.277 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.314      ;
; -1.277 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.314      ;
; -1.272 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.005     ; 2.303      ;
; -1.272 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.005     ; 2.303      ;
; -1.268 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.021      ; 2.325      ;
; -1.268 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.021      ; 2.325      ;
; -1.268 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.021      ; 2.325      ;
; -1.233 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.005      ; 2.274      ;
; -1.232 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.005      ; 2.273      ;
; -1.208 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.005      ; 2.249      ;
; -1.207 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.005      ; 2.248      ;
; -1.179 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.005     ; 2.210      ;
; -1.174 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.211      ;
; -1.174 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.211      ;
; -1.174 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.211      ;
; -1.149 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.005     ; 2.180      ;
; -1.149 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.005     ; 2.180      ;
; -1.149 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.005     ; 2.180      ;
; -1.106 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.005      ; 2.147      ;
; -1.105 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.005      ; 2.146      ;
; -1.085 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 2.123      ;
; -1.073 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.109      ;
; -1.072 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.108      ;
; -1.029 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.005     ; 2.060      ;
; -1.029 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.005     ; 2.060      ;
; -0.685 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.020     ; 1.701      ;
; -0.644 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.018      ; 1.698      ;
; -0.504 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.540      ;
; -0.265 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.301      ;
; -0.078 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.114      ;
; -0.034 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.070      ;
; -0.026 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.062      ;
; 0.102  ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.934      ;
; 0.235  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.801      ;
; 0.243  ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.793      ;
; 0.244  ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.792      ;
; 0.379  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sci:S08sci|baudgen[12]'                                                                                                          ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.618 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.653      ;
; -0.618 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.653      ;
; -0.617 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.652      ;
; -0.616 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.651      ;
; -0.614 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.649      ;
; -0.614 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.649      ;
; -0.613 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.648      ;
; -0.612 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.647      ;
; -0.498 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.534      ;
; -0.498 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.534      ;
; -0.498 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.534      ;
; -0.496 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.532      ;
; -0.495 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.531      ;
; -0.494 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.530      ;
; -0.494 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.530      ;
; -0.494 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.530      ;
; -0.494 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.530      ;
; -0.492 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.528      ;
; -0.491 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.527      ;
; -0.490 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.526      ;
; -0.485 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.520      ;
; -0.485 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.520      ;
; -0.484 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.519      ;
; -0.483 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.518      ;
; -0.457 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.493      ;
; -0.456 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.492      ;
; -0.385 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.244      ; 1.665      ;
; -0.365 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.401      ;
; -0.365 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.401      ;
; -0.365 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.401      ;
; -0.363 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.399      ;
; -0.362 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.398      ;
; -0.361 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.397      ;
; -0.351 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.386      ;
; -0.351 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.386      ;
; -0.350 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.385      ;
; -0.349 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.384      ;
; -0.232 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.268      ;
; -0.231 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.267      ;
; -0.231 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.267      ;
; -0.231 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.267      ;
; -0.229 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.265      ;
; -0.229 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.265      ;
; -0.228 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.264      ;
; -0.227 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.263      ;
; -0.208 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.243      ;
; -0.111 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.248      ; 1.395      ;
; -0.098 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.247      ; 1.381      ;
; -0.083 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.119      ;
; -0.082 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.119      ;
; -0.079 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.115      ;
; -0.078 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.114      ;
; -0.071 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.250      ; 1.357      ;
; -0.070 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.250      ; 1.356      ;
; -0.070 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.250      ; 1.356      ;
; -0.065 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.250      ; 1.351      ;
; -0.065 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.250      ; 1.351      ;
; -0.063 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.250      ; 1.349      ;
; -0.063 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.099      ;
; -0.060 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.096      ;
; -0.045 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.248      ; 1.329      ;
; -0.032 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.068      ;
; 0.004  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.249      ; 1.281      ;
; 0.009  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.249      ; 1.276      ;
; 0.030  ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.248      ; 1.254      ;
; 0.087  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.949      ;
; 0.090  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.946      ;
; 0.111  ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.925      ;
; 0.146  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.249      ; 1.139      ;
; 0.149  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.249      ; 1.136      ;
; 0.186  ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.250      ; 1.100      ;
; 0.187  ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.849      ;
; 0.191  ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.250      ; 1.095      ;
; 0.228  ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.250      ; 1.058      ;
; 0.379  ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk50'                                                                                                                   ;
+--------+------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                  ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; -1.733 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.685      ; 1.468      ;
; -1.603 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.686      ; 1.599      ;
; -1.233 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.685      ; 1.468      ;
; -1.103 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.686      ; 1.599      ;
; -1.094 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.685      ; 2.107      ;
; -1.080 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.686      ; 2.122      ;
; -1.004 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.686      ; 2.198      ;
; -0.681 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.685      ; 2.520      ;
; -0.594 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.685      ; 2.107      ;
; -0.580 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.686      ; 2.122      ;
; -0.537 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.686      ; 2.665      ;
; -0.536 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.686      ; 2.666      ;
; -0.533 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.686      ; 2.669      ;
; -0.504 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.686      ; 2.198      ;
; -0.210 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.685      ; 2.991      ;
; -0.181 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.685      ; 2.520      ;
; -0.037 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.686      ; 2.665      ;
; -0.036 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.686      ; 2.666      ;
; -0.033 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.686      ; 2.669      ;
; 0.290  ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.685      ; 2.991      ;
; 0.363  ; A[7]                   ; FPU:S08fpu|Y[31]         ; S08clk                 ; clk50       ; 0.000        ; 0.482      ; 1.111      ;
; 0.391  ; clkdiv[0]              ; clkdiv[0]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; sci:S08sci|baudgen[5]  ; sci:S08sci|baudgen[5]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; sci:S08sci|rdrf        ; sci:S08sci|rdrf          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|inloc[0]    ; FPU:S08fpu|inloc[0]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|inloc[1]    ; FPU:S08fpu|inloc[1]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|SBit        ; FPU:S08fpu|SBit          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|mA[23]      ; FPU:S08fpu|mA[23]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|MulState.01 ; FPU:S08fpu|MulState.01   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|MulState.00   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|outloc[0]   ; FPU:S08fpu|outloc[0]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|DivState    ; FPU:S08fpu|DivState      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.521  ; clkdiv[27]             ; clkdiv[27]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.787      ;
; 0.530  ; FPU:S08fpu|A[9]        ; FPU:S08fpu|A[10]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.796      ;
; 0.538  ; FPU:S08fpu|Q[5]        ; FPU:S08fpu|Res[5]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.804      ;
; 0.539  ; FPU:S08fpu|A[11]       ; FPU:S08fpu|A[12]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.805      ;
; 0.539  ; FPU:S08fpu|A[13]       ; FPU:S08fpu|A[14]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.805      ;
; 0.540  ; FPU:S08fpu|Q[11]       ; FPU:S08fpu|Res[11]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.806      ;
; 0.542  ; FPU:S08fpu|Q[23]       ; FPU:S08fpu|Q[23]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.808      ;
; 0.554  ; FPU:S08fpu|A[16]       ; FPU:S08fpu|A[17]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.820      ;
; 0.557  ; FPU:S08fpu|MulState.01 ; FPU:S08fpu|SBit          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.823      ;
; 0.656  ; FPU:S08fpu|X[15]       ; FPU:S08fpu|B[15]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.922      ;
; 0.656  ; FPU:S08fpu|mA[20]      ; FPU:S08fpu|mA[19]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.922      ;
; 0.658  ; pbout                  ; pbreg                    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.924      ;
; 0.658  ; FPU:S08fpu|mA[23]      ; FPU:S08fpu|mA[22]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.924      ;
; 0.660  ; FPU:S08fpu|mA[13]      ; FPU:S08fpu|mA[12]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.926      ;
; 0.676  ; FPU:S08fpu|mA[16]      ; FPU:S08fpu|mA[15]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.942      ;
; 0.678  ; FPU:S08fpu|Q[0]        ; FPU:S08fpu|Q[1]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.944      ;
; 0.678  ; FPU:S08fpu|Q[20]       ; FPU:S08fpu|Q[21]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.944      ;
; 0.678  ; FPU:S08fpu|Q[22]       ; FPU:S08fpu|Q[23]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.944      ;
; 0.680  ; FPU:S08fpu|Q[3]        ; FPU:S08fpu|Q[4]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.946      ;
; 0.682  ; FPU:S08fpu|Round       ; FPU:S08fpu|MulState.10   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.948      ;
; 0.683  ; resetout               ; gotoreset                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.949      ;
; 0.685  ; FPU:S08fpu|Q[14]       ; FPU:S08fpu|Q[15]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.951      ;
; 0.686  ; FPU:S08fpu|Q[4]        ; FPU:S08fpu|Q[5]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.952      ;
; 0.686  ; FPU:S08fpu|Q[6]        ; FPU:S08fpu|Q[7]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.952      ;
; 0.686  ; FPU:S08fpu|Q[8]        ; FPU:S08fpu|Q[9]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.952      ;
; 0.686  ; FPU:S08fpu|Q[16]       ; FPU:S08fpu|Q[17]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.952      ;
; 0.688  ; FPU:S08fpu|Q[19]       ; FPU:S08fpu|Q[20]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.954      ;
; 0.712  ; FPU:S08fpu|Q[12]       ; FPU:S08fpu|Res[12]       ; clk50                  ; clk50       ; 0.000        ; 0.002      ; 0.980      ;
; 0.744  ; sci:S08sci|baudgen[4]  ; sci:S08sci|baudgen[3]    ; clk50                  ; clk50       ; 0.000        ; 0.001      ; 1.011      ;
; 0.775  ; FPU:S08fpu|A[21]       ; FPU:S08fpu|A[22]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.041      ;
; 0.788  ; clkdiv[14]             ; clkdiv[14]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.054      ;
; 0.791  ; sci:S08sci|txdstate[1] ; sci:S08sci|prevtxdstate1 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; -0.250     ; 0.807      ;
; 0.791  ; sci:S08sci|txdstate[1] ; sci:S08sci|prevtxdstate9 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; -0.250     ; 0.807      ;
; 0.793  ; FPU:S08fpu|mA[3]       ; FPU:S08fpu|mA[2]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.059      ;
; 0.794  ; clkdiv[7]              ; clkdiv[7]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.060      ;
; 0.795  ; clkdiv[5]              ; clkdiv[5]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; clkdiv[9]              ; clkdiv[9]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; FPU:S08fpu|mA[6]       ; FPU:S08fpu|mA[5]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.061      ;
; 0.796  ; FPU:S08fpu|mA[5]       ; FPU:S08fpu|mA[4]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.062      ;
; 0.797  ; FPU:S08fpu|mA[11]      ; FPU:S08fpu|mA[10]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.063      ;
; 0.798  ; FPU:S08fpu|mA[10]      ; FPU:S08fpu|mA[9]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.064      ;
; 0.799  ; clkdiv[11]             ; clkdiv[11]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[12]             ; clkdiv[12]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[16]             ; clkdiv[16]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[18]             ; clkdiv[18]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[23]             ; clkdiv[23]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[25]             ; clkdiv[25]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; FPU:S08fpu|Q[12]       ; FPU:S08fpu|Q[12]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; FPU:S08fpu|MulState.01 ; FPU:S08fpu|mA[23]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.800  ; FPU:S08fpu|mA[2]       ; FPU:S08fpu|mA[1]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.066      ;
; 0.802  ; clkdiv[2]              ; clkdiv[2]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; FPU:S08fpu|mA[14]      ; FPU:S08fpu|mA[13]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; FPU:S08fpu|X[7]        ; FPU:S08fpu|mA[7]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.068      ;
; 0.805  ; clkdiv[15]             ; clkdiv[15]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; clkdiv[13]             ; clkdiv[13]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clkdiv[21]             ; clkdiv[21]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.808  ; FPU:S08fpu|A[6]        ; FPU:S08fpu|A[7]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.074      ;
; 0.808  ; FPU:S08fpu|Q[5]        ; FPU:S08fpu|Q[5]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.074      ;
; 0.809  ; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgen[2]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; FPU:S08fpu|Q[10]       ; FPU:S08fpu|Q[10]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.076      ;
; 0.812  ; FPU:S08fpu|A[14]       ; FPU:S08fpu|A[15]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.078      ;
; 0.812  ; sci:S08sci|rcvstate[1] ; sci:S08sci|prevrcvstate7 ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; -0.256     ; 0.822      ;
; 0.813  ; FPU:S08fpu|Q[3]        ; FPU:S08fpu|Q[3]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; FPU:S08fpu|Q[11]       ; FPU:S08fpu|Q[11]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; FPU:S08fpu|Q[0]        ; FPU:S08fpu|Q[0]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; FPU:S08fpu|A[15]       ; FPU:S08fpu|A[16]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; FPU:S08fpu|Q[7]        ; FPU:S08fpu|Q[7]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.080      ;
; 0.817  ; FPU:S08fpu|Q[21]       ; FPU:S08fpu|Q[21]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.083      ;
+--------+------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'S08clk'                                                                               ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; A[5]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[4]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[2]        ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[1]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[7]        ; A[7]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[6]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; C           ; C           ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CPUstate[2] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CPUstate[0] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CPUstate[1] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.836 ; SP[5]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.102      ;
; 0.836 ; SP[7]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.102      ;
; 0.837 ; SP[3]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; SP[9]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; SP[0]       ; SP[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; SP[2]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.105      ;
; 0.853 ; A[6]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.119      ;
; 0.860 ; A[3]        ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.126      ;
; 1.000 ; SP[4]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.266      ;
; 1.000 ; CPUstate[0] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.266      ;
; 1.031 ; gotoreset   ; CPUstate[1] ; clk50        ; S08clk      ; 0.000        ; -0.502     ; 0.795      ;
; 1.031 ; SP[6]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.297      ;
; 1.033 ; gotoreset   ; CPUstate[0] ; clk50        ; S08clk      ; 0.000        ; -0.502     ; 0.797      ;
; 1.036 ; SP[1]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.302      ;
; 1.040 ; MAR[4]      ; PC[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.306      ;
; 1.046 ; SP[8]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.312      ;
; 1.048 ; MAR[9]      ; PC[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.314      ;
; 1.051 ; A[2]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.317      ;
; 1.194 ; HX[9]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.460      ;
; 1.199 ; MAR[8]      ; PC[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.465      ;
; 1.203 ; HX[7]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.469      ;
; 1.204 ; PC[9]       ; PC[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.470      ;
; 1.224 ; SP[5]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; SP[0]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; SP[7]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; SP[2]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; SP[3]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.491      ;
; 1.282 ; CPUstate[0] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.548      ;
; 1.295 ; SP[5]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; SP[7]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; SP[0]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; SP[2]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.562      ;
; 1.316 ; A[5]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.582      ;
; 1.326 ; HX[6]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.592      ;
; 1.337 ; PC[8]       ; PC[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.603      ;
; 1.359 ; HX[3]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.625      ;
; 1.366 ; SP[5]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; SP[0]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.632      ;
; 1.384 ; SP[3]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.650      ;
; 1.417 ; SP[6]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.683      ;
; 1.424 ; SP[1]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.690      ;
; 1.432 ; SP[8]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.698      ;
; 1.437 ; SP[5]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.703      ;
; 1.437 ; SP[0]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.703      ;
; 1.455 ; SP[3]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.721      ;
; 1.455 ; SP[2]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.721      ;
; 1.460 ; gotoreset   ; CPUstate[2] ; clk50        ; S08clk      ; 0.000        ; -0.502     ; 1.224      ;
; 1.476 ; SP[4]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.742      ;
; 1.488 ; SP[6]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.754      ;
; 1.490 ; CPUstate[2] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.756      ;
; 1.495 ; SP[1]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.761      ;
; 1.526 ; SP[3]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.792      ;
; 1.526 ; SP[2]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.792      ;
; 1.532 ; MAR[2]      ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; -0.029     ; 1.769      ;
; 1.547 ; SP[4]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.813      ;
; 1.554 ; A[7]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.005      ; 1.825      ;
; 1.559 ; SP[6]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.825      ;
; 1.561 ; A[0]        ; A[0]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.827      ;
; 1.566 ; SP[1]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.832      ;
; 1.569 ; CPUstate[2] ; PC[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.017      ; 1.852      ;
; 1.571 ; CPUstate[2] ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.017      ; 1.854      ;
; 1.572 ; CPUstate[2] ; PC[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.017      ; 1.855      ;
; 1.578 ; CPUstate[2] ; PC[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.017      ; 1.861      ;
; 1.578 ; CPUstate[2] ; PC[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.017      ; 1.861      ;
; 1.583 ; HX[6]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.849      ;
; 1.596 ; SP[0]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.862      ;
; 1.597 ; SP[3]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.863      ;
; 1.597 ; SP[2]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.863      ;
; 1.603 ; HX[8]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.869      ;
; 1.608 ; A[3]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.874      ;
; 1.618 ; SP[4]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.884      ;
; 1.659 ; HX[7]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.925      ;
; 1.667 ; SP[0]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.933      ;
; 1.668 ; SP[3]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.934      ;
; 1.668 ; SP[2]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.934      ;
; 1.689 ; SP[4]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.955      ;
; 1.692 ; IR[1]       ; A[0]        ; S08clk       ; S08clk      ; 0.000        ; -0.004     ; 1.954      ;
; 1.723 ; HX[6]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.989      ;
; 1.725 ; SP[1]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.991      ;
; 1.729 ; HX[2]       ; HX[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.995      ;
; 1.738 ; SP[0]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.004      ;
; 1.739 ; SP[2]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.005      ;
; 1.760 ; SP[4]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.026      ;
; 1.781 ; HX[7]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.047      ;
; 1.793 ; HX[8]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.059      ;
; 1.796 ; SP[1]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.062      ;
; 1.799 ; CPUstate[2] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.065      ;
; 1.809 ; SP[0]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.075      ;
; 1.834 ; IR[2]       ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; -0.002     ; 2.098      ;
; 1.834 ; IR[2]       ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; -0.002     ; 2.098      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.391 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.526 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.793      ;
; 0.535 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.801      ;
; 0.668 ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.934      ;
; 0.796 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.062      ;
; 0.804 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.070      ;
; 0.848 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.114      ;
; 1.000 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.005     ; 1.261      ;
; 1.035 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.301      ;
; 1.222 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.488      ;
; 1.259 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.005     ; 1.520      ;
; 1.274 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.540      ;
; 1.304 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.005     ; 1.565      ;
; 1.394 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.660      ;
; 1.395 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.661      ;
; 1.414 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.018      ; 1.698      ;
; 1.420 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.005     ; 1.681      ;
; 1.455 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.020     ; 1.701      ;
; 1.465 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.731      ;
; 1.680 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.005     ; 1.941      ;
; 1.689 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.005     ; 1.950      ;
; 1.799 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.005     ; 2.060      ;
; 1.844 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.005     ; 2.105      ;
; 1.855 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 2.123      ;
; 1.875 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.005      ; 2.146      ;
; 1.876 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.005      ; 2.147      ;
; 1.944 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.211      ;
; 1.944 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.211      ;
; 1.944 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.211      ;
; 1.977 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.005      ; 2.248      ;
; 1.978 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.005      ; 2.249      ;
; 2.002 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.005      ; 2.273      ;
; 2.003 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.005      ; 2.274      ;
; 2.038 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.021      ; 2.325      ;
; 2.038 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.021      ; 2.325      ;
; 2.038 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.021      ; 2.325      ;
; 2.042 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.005     ; 2.303      ;
; 2.047 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.314      ;
; 2.047 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.314      ;
; 2.047 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.314      ;
; 2.141 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.021      ; 2.428      ;
; 2.141 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.021      ; 2.428      ;
; 2.141 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.021      ; 2.428      ;
; 2.167 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.434      ;
; 2.167 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.434      ;
; 2.167 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.434      ;
; 2.245 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 2.530      ;
; 2.245 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 2.530      ;
; 2.261 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.021      ; 2.548      ;
; 2.261 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.021      ; 2.548      ;
; 2.261 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.021      ; 2.548      ;
; 2.348 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 2.633      ;
; 2.348 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 2.633      ;
; 2.468 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 2.753      ;
; 2.468 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 2.753      ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sci:S08sci|baudgen[12]'                                                                                                          ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.391 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.542 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.250      ; 1.058      ;
; 0.579 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.250      ; 1.095      ;
; 0.583 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.849      ;
; 0.584 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.250      ; 1.100      ;
; 0.621 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.249      ; 1.136      ;
; 0.624 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.249      ; 1.139      ;
; 0.659 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.925      ;
; 0.680 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.946      ;
; 0.683 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.949      ;
; 0.740 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.248      ; 1.254      ;
; 0.761 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.249      ; 1.276      ;
; 0.766 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.249      ; 1.281      ;
; 0.802 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.068      ;
; 0.815 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.248      ; 1.329      ;
; 0.830 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.096      ;
; 0.833 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.250      ; 1.349      ;
; 0.833 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.099      ;
; 0.835 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.250      ; 1.351      ;
; 0.835 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.250      ; 1.351      ;
; 0.840 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.250      ; 1.356      ;
; 0.840 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.250      ; 1.356      ;
; 0.841 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.250      ; 1.357      ;
; 0.848 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.115      ;
; 0.852 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.119      ;
; 0.853 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.119      ;
; 0.868 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.247      ; 1.381      ;
; 0.881 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.248      ; 1.395      ;
; 0.978 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.243      ;
; 0.997 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.263      ;
; 0.998 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.264      ;
; 0.999 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.265      ;
; 0.999 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.265      ;
; 1.001 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.267      ;
; 1.001 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.267      ;
; 1.001 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.267      ;
; 1.002 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.268      ;
; 1.119 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.384      ;
; 1.120 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.385      ;
; 1.121 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.386      ;
; 1.121 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.386      ;
; 1.131 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.397      ;
; 1.132 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.398      ;
; 1.133 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.399      ;
; 1.135 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.401      ;
; 1.135 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.401      ;
; 1.135 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.401      ;
; 1.155 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.244      ; 1.665      ;
; 1.226 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.492      ;
; 1.227 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.493      ;
; 1.253 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.518      ;
; 1.254 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.519      ;
; 1.255 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.520      ;
; 1.255 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.520      ;
; 1.261 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.527      ;
; 1.262 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.528      ;
; 1.264 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.530      ;
; 1.264 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.530      ;
; 1.264 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.530      ;
; 1.264 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.530      ;
; 1.265 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.531      ;
; 1.266 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.532      ;
; 1.268 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.534      ;
; 1.268 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.534      ;
; 1.268 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.534      ;
; 1.382 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.647      ;
; 1.383 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.648      ;
; 1.384 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.649      ;
; 1.384 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.649      ;
; 1.386 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.651      ;
; 1.387 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.652      ;
; 1.388 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.653      ;
; 1.388 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.653      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk50'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk50 ; Rise       ; clk50                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[13]                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'S08clk'                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[9]       ;
+--------+--------------+----------------+------------------+--------+------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 1.071  ; 1.071  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; -0.502 ; -0.502 ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 1.071  ; 1.071  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.941  ; 0.941  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; 3.804  ; 3.804  ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; 4.689  ; 4.689  ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; 6.356  ; 6.356  ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.732  ; 0.732  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.732  ; 0.732  ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; -0.446 ; -0.446 ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; -0.319 ; -0.319 ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; -3.574 ; -3.574 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; -4.459 ; -4.459 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; -4.537 ; -4.537 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 10.309 ; 10.309 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 9.250  ; 9.250  ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 9.690  ; 9.690  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 10.309 ; 10.309 ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 9.332  ; 9.332  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 9.709  ; 9.709  ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 9.241  ; 9.241  ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 9.049  ; 9.049  ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 9.264  ; 9.264  ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 9.220  ; 9.220  ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 9.638  ; 9.638  ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 9.229  ; 9.229  ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 9.916  ; 9.916  ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 9.938  ; 9.938  ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 9.998  ; 9.998  ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 17.333 ; 17.333 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 15.474 ; 15.474 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 15.532 ; 15.532 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 15.489 ; 15.489 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 15.462 ; 15.462 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 15.184 ; 15.184 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 15.224 ; 15.224 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 15.264 ; 15.264 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 17.187 ; 17.187 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 17.134 ; 17.134 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 17.153 ; 17.153 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 17.211 ; 17.211 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 17.095 ; 17.095 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 17.328 ; 17.328 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 17.333 ; 17.333 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 14.406 ; 14.406 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 15.074 ; 15.074 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 13.836 ; 13.836 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 15.338 ; 15.338 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 15.252 ; 15.252 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 15.332 ; 15.332 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 21.658 ; 21.658 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 21.079 ; 21.079 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 21.015 ; 21.015 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 21.388 ; 21.388 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 20.710 ; 20.710 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 21.061 ; 21.061 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 20.900 ; 20.900 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 21.378 ; 21.378 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 20.963 ; 20.963 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 20.605 ; 20.605 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 20.325 ; 20.325 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 20.431 ; 20.431 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 21.034 ; 21.034 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 21.658 ; 21.658 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 21.038 ; 21.038 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 10.214 ; 10.214 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 9.758  ; 9.758  ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 10.214 ; 10.214 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 9.225  ; 9.225  ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 9.558  ; 9.558  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 9.362  ; 9.362  ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 9.443  ; 9.443  ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 9.416  ; 9.416  ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 10.204 ; 10.204 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 17.039 ; 17.039 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 16.725 ; 16.725 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 16.692 ; 16.692 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 17.039 ; 17.039 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 16.354 ; 16.354 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 16.735 ; 16.735 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 16.546 ; 16.546 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 17.024 ; 17.024 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 15.709 ; 15.709 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 15.351 ; 15.351 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 15.071 ; 15.071 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 15.177 ; 15.177 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 15.780 ; 15.780 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 16.356 ; 16.356 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 15.784 ; 15.784 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 13.446 ; 13.446 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 13.132 ; 13.132 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 13.099 ; 13.099 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 13.446 ; 13.446 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 12.761 ; 12.761 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 13.142 ; 13.142 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 12.953 ; 12.953 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 13.431 ; 13.431 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 12.657 ; 12.657 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 12.299 ; 12.299 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 12.019 ; 12.019 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 12.125 ; 12.125 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 12.728 ; 12.728 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 13.422 ; 13.422 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 12.732 ; 12.732 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 8.944  ; 8.944  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 8.168  ; 8.168  ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 8.168  ; 8.168  ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 9.055  ; 9.055  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 9.252  ; 9.252  ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 8.249  ; 8.249  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 9.492  ; 9.492  ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 9.049  ; 9.049  ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 8.862  ; 8.862  ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 8.588  ; 8.588  ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 8.574  ; 8.574  ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 8.994  ; 8.994  ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 8.556  ; 8.556  ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 9.244  ; 9.244  ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 9.258  ; 9.258  ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 9.352  ; 9.352  ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 9.210  ; 9.210  ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 9.500  ; 9.500  ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 9.558  ; 9.558  ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 9.511  ; 9.511  ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 9.487  ; 9.487  ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 9.210  ; 9.210  ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 9.247  ; 9.247  ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 9.265  ; 9.265  ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 9.889  ; 9.889  ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 9.835  ; 9.835  ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 9.863  ; 9.863  ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 9.916  ; 9.916  ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 9.828  ; 9.828  ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 10.038 ; 10.038 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 10.042 ; 10.042 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 9.636  ; 9.636  ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 10.304 ; 10.304 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 9.869  ; 9.869  ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 10.568 ; 10.568 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 10.482 ; 10.482 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 10.562 ; 10.562 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 8.667  ; 8.667  ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 10.511 ; 10.511 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 10.490 ; 10.490 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 10.841 ; 10.841 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 10.144 ; 10.144 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 10.528 ; 10.528 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 10.349 ; 10.349 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 10.827 ; 10.827 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 9.293  ; 9.293  ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 8.947  ; 8.947  ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 8.667  ; 8.667  ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 8.763  ; 8.763  ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 9.364  ; 9.364  ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 9.422  ; 9.422  ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 9.393  ; 9.393  ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 8.301  ; 8.301  ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 9.308  ; 9.308  ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 9.761  ; 9.761  ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 8.301  ; 8.301  ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 8.647  ; 8.647  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 8.909  ; 8.909  ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 8.532  ; 8.532  ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 8.501  ; 8.501  ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 9.614  ; 9.614  ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 11.410 ; 11.410 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 11.777 ; 11.777 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 11.756 ; 11.756 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 12.107 ; 12.107 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 11.410 ; 11.410 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 11.794 ; 11.794 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 11.615 ; 11.615 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 12.093 ; 12.093 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 12.276 ; 12.276 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 11.930 ; 11.930 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 11.650 ; 11.650 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 11.746 ; 11.746 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 12.347 ; 12.347 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 12.405 ; 12.405 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 12.376 ; 12.376 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 11.554 ; 11.554 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 12.013 ; 12.013 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 11.992 ; 11.992 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 12.343 ; 12.343 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 11.646 ; 11.646 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 12.030 ; 12.030 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 11.851 ; 11.851 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 12.329 ; 12.329 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 12.180 ; 12.180 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 11.834 ; 11.834 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 11.554 ; 11.554 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 11.650 ; 11.650 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 12.251 ; 12.251 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 12.106 ; 12.106 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 12.280 ; 12.280 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 8.944  ; 8.944  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 6.797 ; 6.797 ; 6.797 ; 6.797 ;
; clksel[1]  ; clkdisp     ; 8.370 ; 8.370 ; 8.370 ; 8.370 ;
; clksel[2]  ; clkdisp     ; 8.240 ; 8.240 ; 8.240 ; 8.240 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 6.797 ; 6.797 ; 6.797 ; 6.797 ;
; clksel[1]  ; clkdisp     ; 7.975 ; 7.975 ; 7.975 ; 7.975 ;
; clksel[2]  ; clkdisp     ; 7.848 ; 7.848 ; 7.848 ; 7.848 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; S08clk                 ; -6.453 ; -290.342      ;
; clk50                  ; -5.428 ; -1271.709     ;
; sci:S08sci|baudgen[10] ; -0.322 ; -2.504        ;
; sci:S08sci|baudgen[12] ; 0.228  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -1.277 ; -5.263        ;
; S08clk                 ; 0.215  ; 0.000         ;
; sci:S08sci|baudgen[10] ; 0.215  ; 0.000         ;
; sci:S08sci|baudgen[12] ; 0.215  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -2.000 ; -495.300      ;
; S08clk                 ; -0.500 ; -60.000       ;
; sci:S08sci|baudgen[10] ; -0.500 ; -14.000       ;
; sci:S08sci|baudgen[12] ; -0.500 ; -13.000       ;
+------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'S08clk'                                                                           ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; -6.453 ; IR[3]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.014      ; 7.499      ;
; -6.434 ; IR[1]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.014      ; 7.480      ;
; -6.433 ; IR[6]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.039      ; 7.504      ;
; -6.426 ; IR[7]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.039      ; 7.497      ;
; -6.391 ; IR[4]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.039      ; 7.462      ;
; -6.379 ; IR[0]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.039      ; 7.450      ;
; -6.376 ; IR[2]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.014      ; 7.422      ;
; -6.341 ; IR[3]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.018      ; 7.391      ;
; -6.322 ; IR[1]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.018      ; 7.372      ;
; -6.321 ; IR[6]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.043      ; 7.396      ;
; -6.314 ; IR[7]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.043      ; 7.389      ;
; -6.310 ; IR[5]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.039      ; 7.381      ;
; -6.300 ; IR[3]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.018      ; 7.350      ;
; -6.281 ; IR[3]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 7.311      ;
; -6.281 ; IR[1]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.018      ; 7.331      ;
; -6.280 ; IR[6]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.043      ; 7.355      ;
; -6.279 ; IR[4]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.043      ; 7.354      ;
; -6.273 ; IR[7]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.043      ; 7.348      ;
; -6.267 ; IR[0]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.043      ; 7.342      ;
; -6.264 ; IR[2]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.018      ; 7.314      ;
; -6.262 ; IR[1]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 7.292      ;
; -6.261 ; IR[6]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.023      ; 7.316      ;
; -6.254 ; IR[7]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.023      ; 7.309      ;
; -6.246 ; IR[3]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.018      ; 7.296      ;
; -6.243 ; IR[3]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 7.273      ;
; -6.238 ; IR[4]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.043      ; 7.313      ;
; -6.237 ; IR[3]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 7.265      ;
; -6.227 ; IR[1]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.018      ; 7.277      ;
; -6.226 ; IR[0]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.043      ; 7.301      ;
; -6.226 ; IR[6]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.043      ; 7.301      ;
; -6.224 ; IR[1]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 7.254      ;
; -6.223 ; IR[2]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.018      ; 7.273      ;
; -6.223 ; IR[6]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.023      ; 7.278      ;
; -6.221 ; IR[3]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 7.251      ;
; -6.219 ; IR[4]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.023      ; 7.274      ;
; -6.219 ; IR[7]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.043      ; 7.294      ;
; -6.218 ; IR[1]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 7.246      ;
; -6.217 ; IR[6]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 7.270      ;
; -6.216 ; IR[7]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.023      ; 7.271      ;
; -6.210 ; IR[7]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 7.263      ;
; -6.207 ; IR[0]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.023      ; 7.262      ;
; -6.204 ; IR[2]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 7.234      ;
; -6.202 ; IR[1]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 7.232      ;
; -6.201 ; IR[6]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.023      ; 7.256      ;
; -6.198 ; IR[5]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.043      ; 7.273      ;
; -6.194 ; IR[7]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.023      ; 7.249      ;
; -6.184 ; IR[4]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.043      ; 7.259      ;
; -6.181 ; IR[4]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.023      ; 7.236      ;
; -6.175 ; IR[4]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 7.228      ;
; -6.172 ; IR[0]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.043      ; 7.247      ;
; -6.169 ; IR[2]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.018      ; 7.219      ;
; -6.169 ; IR[0]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.023      ; 7.224      ;
; -6.166 ; IR[2]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 7.196      ;
; -6.163 ; IR[0]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 7.216      ;
; -6.160 ; IR[2]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 7.188      ;
; -6.159 ; IR[4]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.023      ; 7.214      ;
; -6.157 ; IR[5]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.043      ; 7.232      ;
; -6.147 ; IR[0]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.023      ; 7.202      ;
; -6.144 ; IR[2]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 7.174      ;
; -6.138 ; IR[5]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.023      ; 7.193      ;
; -6.103 ; IR[3]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.006     ; 7.129      ;
; -6.103 ; IR[5]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.043      ; 7.178      ;
; -6.100 ; IR[5]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.023      ; 7.155      ;
; -6.094 ; IR[5]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 7.147      ;
; -6.084 ; IR[1]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.006     ; 7.110      ;
; -6.083 ; IR[6]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 7.134      ;
; -6.078 ; IR[5]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.023      ; 7.133      ;
; -6.076 ; IR[7]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 7.127      ;
; -6.069 ; CPUstate[1] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.037      ; 7.138      ;
; -6.066 ; IR[3]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.006     ; 7.092      ;
; -6.055 ; CPUstate[2] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.037      ; 7.124      ;
; -6.047 ; IR[1]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.006     ; 7.073      ;
; -6.046 ; IR[6]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 7.097      ;
; -6.041 ; IR[4]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 7.092      ;
; -6.039 ; IR[7]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 7.090      ;
; -6.029 ; IR[0]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 7.080      ;
; -6.026 ; IR[2]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.006     ; 7.052      ;
; -6.004 ; IR[4]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 7.055      ;
; -5.997 ; IR[3]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 7.025      ;
; -5.992 ; IR[0]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 7.043      ;
; -5.989 ; IR[2]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.006     ; 7.015      ;
; -5.978 ; IR[1]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 7.006      ;
; -5.977 ; IR[6]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 7.030      ;
; -5.970 ; IR[7]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 7.023      ;
; -5.960 ; IR[5]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 7.011      ;
; -5.957 ; CPUstate[1] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.041      ; 7.030      ;
; -5.943 ; CPUstate[2] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.041      ; 7.016      ;
; -5.939 ; CPUstate[0] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.037      ; 7.008      ;
; -5.935 ; IR[4]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 6.988      ;
; -5.923 ; IR[5]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 6.974      ;
; -5.923 ; IR[0]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 6.976      ;
; -5.920 ; IR[2]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 6.948      ;
; -5.916 ; CPUstate[1] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.041      ; 6.989      ;
; -5.902 ; CPUstate[2] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.041      ; 6.975      ;
; -5.897 ; CPUstate[1] ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 6.950      ;
; -5.883 ; CPUstate[2] ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 6.936      ;
; -5.862 ; CPUstate[1] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.041      ; 6.935      ;
; -5.859 ; CPUstate[1] ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 6.912      ;
; -5.854 ; IR[5]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.021      ; 6.907      ;
; -5.853 ; CPUstate[1] ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 6.904      ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk50'                                                                                   ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -5.428 ; IR[3]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.296      ; 6.756      ;
; -5.409 ; IR[1]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.296      ; 6.737      ;
; -5.408 ; IR[6]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.321      ; 6.761      ;
; -5.401 ; IR[7]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.321      ; 6.754      ;
; -5.376 ; IR[3]     ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.296      ; 6.704      ;
; -5.376 ; IR[3]     ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.296      ; 6.704      ;
; -5.367 ; IR[3]     ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.700      ;
; -5.367 ; IR[3]     ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.700      ;
; -5.367 ; IR[3]     ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.700      ;
; -5.367 ; IR[3]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.700      ;
; -5.367 ; IR[3]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.700      ;
; -5.367 ; IR[3]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.700      ;
; -5.367 ; IR[3]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.700      ;
; -5.366 ; IR[4]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.321      ; 6.719      ;
; -5.357 ; IR[1]     ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.296      ; 6.685      ;
; -5.357 ; IR[1]     ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.296      ; 6.685      ;
; -5.356 ; IR[6]     ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.321      ; 6.709      ;
; -5.356 ; IR[6]     ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.321      ; 6.709      ;
; -5.354 ; IR[0]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.321      ; 6.707      ;
; -5.351 ; IR[2]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.296      ; 6.679      ;
; -5.349 ; IR[7]     ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.321      ; 6.702      ;
; -5.349 ; IR[7]     ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.321      ; 6.702      ;
; -5.348 ; IR[1]     ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.681      ;
; -5.348 ; IR[1]     ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.681      ;
; -5.348 ; IR[1]     ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.681      ;
; -5.348 ; IR[1]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.681      ;
; -5.348 ; IR[1]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.681      ;
; -5.348 ; IR[1]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.681      ;
; -5.348 ; IR[1]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.681      ;
; -5.347 ; IR[6]     ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.705      ;
; -5.347 ; IR[6]     ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.705      ;
; -5.347 ; IR[6]     ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.705      ;
; -5.347 ; IR[6]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.705      ;
; -5.347 ; IR[6]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.705      ;
; -5.347 ; IR[6]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.705      ;
; -5.347 ; IR[6]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.705      ;
; -5.345 ; IR[3]     ; FPU:S08fpu|A[1]  ; S08clk       ; clk50       ; 1.000        ; 0.300      ; 6.677      ;
; -5.340 ; IR[7]     ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.698      ;
; -5.340 ; IR[7]     ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.698      ;
; -5.340 ; IR[7]     ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.698      ;
; -5.340 ; IR[7]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.698      ;
; -5.340 ; IR[7]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.698      ;
; -5.340 ; IR[7]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.698      ;
; -5.340 ; IR[7]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.698      ;
; -5.335 ; IR[3]     ; FPU:S08fpu|A[4]  ; S08clk       ; clk50       ; 1.000        ; 0.300      ; 6.667      ;
; -5.335 ; IR[3]     ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.300      ; 6.667      ;
; -5.335 ; IR[3]     ; FPU:S08fpu|A[10] ; S08clk       ; clk50       ; 1.000        ; 0.300      ; 6.667      ;
; -5.332 ; IR[3]     ; FPU:S08fpu|A[5]  ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.665      ;
; -5.332 ; IR[3]     ; FPU:S08fpu|A[6]  ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.665      ;
; -5.332 ; IR[3]     ; FPU:S08fpu|A[7]  ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.665      ;
; -5.332 ; IR[3]     ; FPU:S08fpu|A[8]  ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.665      ;
; -5.326 ; IR[1]     ; FPU:S08fpu|A[1]  ; S08clk       ; clk50       ; 1.000        ; 0.300      ; 6.658      ;
; -5.325 ; IR[3]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.297      ; 6.654      ;
; -5.325 ; IR[3]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; 0.297      ; 6.654      ;
; -5.325 ; IR[3]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; 0.297      ; 6.654      ;
; -5.325 ; IR[3]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; 0.297      ; 6.654      ;
; -5.325 ; IR[6]     ; FPU:S08fpu|A[1]  ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 6.682      ;
; -5.318 ; IR[7]     ; FPU:S08fpu|A[1]  ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 6.675      ;
; -5.316 ; IR[1]     ; FPU:S08fpu|A[4]  ; S08clk       ; clk50       ; 1.000        ; 0.300      ; 6.648      ;
; -5.316 ; IR[1]     ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.300      ; 6.648      ;
; -5.316 ; IR[1]     ; FPU:S08fpu|A[10] ; S08clk       ; clk50       ; 1.000        ; 0.300      ; 6.648      ;
; -5.315 ; IR[6]     ; FPU:S08fpu|A[4]  ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 6.672      ;
; -5.315 ; IR[6]     ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 6.672      ;
; -5.315 ; IR[6]     ; FPU:S08fpu|A[10] ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 6.672      ;
; -5.314 ; IR[4]     ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.321      ; 6.667      ;
; -5.314 ; IR[4]     ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.321      ; 6.667      ;
; -5.313 ; IR[1]     ; FPU:S08fpu|A[5]  ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.646      ;
; -5.313 ; IR[1]     ; FPU:S08fpu|A[6]  ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.646      ;
; -5.313 ; IR[1]     ; FPU:S08fpu|A[7]  ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.646      ;
; -5.313 ; IR[1]     ; FPU:S08fpu|A[8]  ; S08clk       ; clk50       ; 1.000        ; 0.301      ; 6.646      ;
; -5.312 ; IR[6]     ; FPU:S08fpu|A[5]  ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.670      ;
; -5.312 ; IR[6]     ; FPU:S08fpu|A[6]  ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.670      ;
; -5.312 ; IR[6]     ; FPU:S08fpu|A[7]  ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.670      ;
; -5.312 ; IR[6]     ; FPU:S08fpu|A[8]  ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.670      ;
; -5.308 ; IR[7]     ; FPU:S08fpu|A[4]  ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 6.665      ;
; -5.308 ; IR[7]     ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 6.665      ;
; -5.308 ; IR[7]     ; FPU:S08fpu|A[10] ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 6.665      ;
; -5.306 ; IR[1]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.297      ; 6.635      ;
; -5.306 ; IR[1]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; 0.297      ; 6.635      ;
; -5.306 ; IR[1]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; 0.297      ; 6.635      ;
; -5.306 ; IR[1]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; 0.297      ; 6.635      ;
; -5.305 ; IR[4]     ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.663      ;
; -5.305 ; IR[4]     ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.663      ;
; -5.305 ; IR[4]     ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.663      ;
; -5.305 ; IR[4]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.663      ;
; -5.305 ; IR[4]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.663      ;
; -5.305 ; IR[4]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.663      ;
; -5.305 ; IR[4]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.663      ;
; -5.305 ; IR[6]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.322      ; 6.659      ;
; -5.305 ; IR[6]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; 0.322      ; 6.659      ;
; -5.305 ; IR[6]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; 0.322      ; 6.659      ;
; -5.305 ; IR[6]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; 0.322      ; 6.659      ;
; -5.305 ; IR[7]     ; FPU:S08fpu|A[5]  ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.663      ;
; -5.305 ; IR[7]     ; FPU:S08fpu|A[6]  ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.663      ;
; -5.305 ; IR[7]     ; FPU:S08fpu|A[7]  ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.663      ;
; -5.305 ; IR[7]     ; FPU:S08fpu|A[8]  ; S08clk       ; clk50       ; 1.000        ; 0.326      ; 6.663      ;
; -5.302 ; IR[0]     ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.321      ; 6.655      ;
; -5.302 ; IR[0]     ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.321      ; 6.655      ;
; -5.299 ; IR[2]     ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.296      ; 6.627      ;
; -5.299 ; IR[2]     ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.296      ; 6.627      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.322 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.017      ; 1.371      ;
; -0.322 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.017      ; 1.371      ;
; -0.274 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.017      ; 1.323      ;
; -0.274 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.017      ; 1.323      ;
; -0.235 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 1.286      ;
; -0.235 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 1.286      ;
; -0.235 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 1.286      ;
; -0.203 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.017      ; 1.252      ;
; -0.203 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.017      ; 1.252      ;
; -0.187 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 1.238      ;
; -0.187 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 1.238      ;
; -0.187 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 1.238      ;
; -0.185 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 1.218      ;
; -0.185 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 1.218      ;
; -0.185 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 1.218      ;
; -0.138 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 1.163      ;
; -0.138 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 1.163      ;
; -0.138 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 1.163      ;
; -0.137 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 1.170      ;
; -0.137 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 1.170      ;
; -0.137 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 1.170      ;
; -0.116 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 1.167      ;
; -0.116 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 1.167      ;
; -0.116 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 1.167      ;
; -0.094 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.126      ;
; -0.092 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.124      ;
; -0.066 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 1.099      ;
; -0.066 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 1.099      ;
; -0.066 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 1.099      ;
; -0.057 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 1.082      ;
; -0.057 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 1.082      ;
; -0.057 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 1.082      ;
; -0.025 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.057      ;
; -0.023 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.055      ;
; -0.014 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 1.039      ;
; -0.014 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 1.039      ;
; -0.014 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 1.039      ;
; -0.012 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 1.051      ;
; -0.011 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 1.050      ;
; -0.010 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 1.049      ;
; -0.009 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 1.048      ;
; 0.016  ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 1.018      ;
; 0.065  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 0.974      ;
; 0.067  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 0.972      ;
; 0.080  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.952      ;
; 0.082  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.950      ;
; 0.159  ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.018     ; 0.855      ;
; 0.210  ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.016      ; 0.838      ;
; 0.316  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.716      ;
; 0.413  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.619      ;
; 0.471  ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.561      ;
; 0.513  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.519      ;
; 0.518  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.514      ;
; 0.549  ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.483      ;
; 0.631  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.401      ;
; 0.635  ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.397      ;
; 0.636  ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.396      ;
; 0.665  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sci:S08sci|baudgen[12]'                                                                                                         ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.228 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.803      ;
; 0.229 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.802      ;
; 0.230 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.801      ;
; 0.230 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.801      ;
; 0.234 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.797      ;
; 0.235 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.796      ;
; 0.236 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.795      ;
; 0.236 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.795      ;
; 0.265 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.767      ;
; 0.271 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.761      ;
; 0.274 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.032      ; 0.790      ;
; 0.286 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.746      ;
; 0.286 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.746      ;
; 0.288 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.744      ;
; 0.288 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.744      ;
; 0.289 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.743      ;
; 0.292 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.740      ;
; 0.294 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.738      ;
; 0.294 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.738      ;
; 0.295 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.737      ;
; 0.318 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.713      ;
; 0.319 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.712      ;
; 0.320 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.711      ;
; 0.320 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.711      ;
; 0.327 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.705      ;
; 0.338 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.694      ;
; 0.355 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.677      ;
; 0.372 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.659      ;
; 0.373 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.658      ;
; 0.374 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.657      ;
; 0.374 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.657      ;
; 0.376 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.656      ;
; 0.376 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.656      ;
; 0.378 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.654      ;
; 0.378 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.654      ;
; 0.379 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.653      ;
; 0.409 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.623      ;
; 0.414 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.037      ; 0.655      ;
; 0.416 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.039      ; 0.655      ;
; 0.422 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.036      ; 0.646      ;
; 0.422 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.039      ; 0.649      ;
; 0.423 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.037      ; 0.646      ;
; 0.423 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.039      ; 0.648      ;
; 0.427 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.039      ; 0.644      ;
; 0.427 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.039      ; 0.644      ;
; 0.427 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.039      ; 0.644      ;
; 0.429 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.603      ;
; 0.430 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.602      ;
; 0.430 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.602      ;
; 0.431 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.601      ;
; 0.432 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.600      ;
; 0.432 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.600      ;
; 0.433 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.599      ;
; 0.438 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.593      ;
; 0.454 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.038      ; 0.616      ;
; 0.458 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.038      ; 0.612      ;
; 0.472 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.037      ; 0.597      ;
; 0.474 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.559      ;
; 0.489 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.543      ;
; 0.498 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.534      ;
; 0.503 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.529      ;
; 0.508 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.524      ;
; 0.511 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.521      ;
; 0.516 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.516      ;
; 0.525 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.038      ; 0.545      ;
; 0.528 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.038      ; 0.542      ;
; 0.547 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.039      ; 0.524      ;
; 0.550 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.039      ; 0.521      ;
; 0.560 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.039      ; 0.511      ;
; 0.561 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.471      ;
; 0.563 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.469      ;
; 0.587 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.445      ;
; 0.607 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.425      ;
; 0.665 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk50'                                                                                                                   ;
+--------+------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                  ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; -1.277 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.662      ; 0.678      ;
; -1.225 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.662      ; 0.730      ;
; -1.024 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.662      ; 0.931      ;
; -1.018 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.662      ; 0.937      ;
; -0.938 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.662      ; 1.017      ;
; -0.805 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.662      ; 1.150      ;
; -0.777 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.662      ; 0.678      ;
; -0.725 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.662      ; 0.730      ;
; -0.723 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.662      ; 1.232      ;
; -0.721 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.662      ; 1.234      ;
; -0.718 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.662      ; 1.237      ;
; -0.585 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.662      ; 1.370      ;
; -0.524 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.662      ; 0.931      ;
; -0.518 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.662      ; 0.937      ;
; -0.438 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.662      ; 1.017      ;
; -0.305 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.662      ; 1.150      ;
; -0.223 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.662      ; 1.232      ;
; -0.221 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.662      ; 1.234      ;
; -0.218 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.662      ; 1.237      ;
; -0.085 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.662      ; 1.370      ;
; 0.104  ; A[7]                   ; FPU:S08fpu|Y[31]         ; S08clk                 ; clk50       ; 0.000        ; 0.285      ; 0.541      ;
; 0.215  ; clkdiv[0]              ; clkdiv[0]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sci:S08sci|baudgen[5]  ; sci:S08sci|baudgen[5]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sci:S08sci|rdrf        ; sci:S08sci|rdrf          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|inloc[0]    ; FPU:S08fpu|inloc[0]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|inloc[1]    ; FPU:S08fpu|inloc[1]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|SBit        ; FPU:S08fpu|SBit          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|mA[23]      ; FPU:S08fpu|mA[23]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|MulState.01 ; FPU:S08fpu|MulState.01   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|MulState.00   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|outloc[0]   ; FPU:S08fpu|outloc[0]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|DivState    ; FPU:S08fpu|DivState      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; clkdiv[27]             ; clkdiv[27]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.390      ;
; 0.242  ; FPU:S08fpu|A[9]        ; FPU:S08fpu|A[10]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.394      ;
; 0.248  ; FPU:S08fpu|A[11]       ; FPU:S08fpu|A[12]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; FPU:S08fpu|A[13]       ; FPU:S08fpu|A[14]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; FPU:S08fpu|Q[5]        ; FPU:S08fpu|Res[5]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; FPU:S08fpu|Q[11]       ; FPU:S08fpu|Res[11]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.401      ;
; 0.250  ; FPU:S08fpu|Q[23]       ; FPU:S08fpu|Q[23]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.402      ;
; 0.255  ; FPU:S08fpu|A[16]       ; FPU:S08fpu|A[17]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.407      ;
; 0.260  ; FPU:S08fpu|MulState.01 ; FPU:S08fpu|SBit          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.412      ;
; 0.289  ; sci:S08sci|txdstate[1] ; sci:S08sci|prevtxdstate1 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; -0.039     ; 0.402      ;
; 0.289  ; sci:S08sci|txdstate[1] ; sci:S08sci|prevtxdstate9 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; -0.039     ; 0.402      ;
; 0.290  ; FPU:S08fpu|mA[20]      ; FPU:S08fpu|mA[19]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.442      ;
; 0.292  ; FPU:S08fpu|mA[23]      ; FPU:S08fpu|mA[22]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.444      ;
; 0.294  ; FPU:S08fpu|mA[13]      ; FPU:S08fpu|mA[12]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.446      ;
; 0.296  ; sci:S08sci|rcvstate[1] ; sci:S08sci|prevrcvstate7 ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; -0.040     ; 0.408      ;
; 0.305  ; FPU:S08fpu|mA[16]      ; FPU:S08fpu|mA[15]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.457      ;
; 0.316  ; FPU:S08fpu|X[15]       ; FPU:S08fpu|B[15]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.468      ;
; 0.323  ; FPU:S08fpu|Q[12]       ; FPU:S08fpu|Res[12]       ; clk50                  ; clk50       ; 0.000        ; 0.002      ; 0.477      ;
; 0.325  ; pbout                  ; pbreg                    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.477      ;
; 0.333  ; FPU:S08fpu|Q[0]        ; FPU:S08fpu|Q[1]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.485      ;
; 0.333  ; FPU:S08fpu|Q[20]       ; FPU:S08fpu|Q[21]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.485      ;
; 0.333  ; FPU:S08fpu|Round       ; FPU:S08fpu|MulState.10   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.485      ;
; 0.334  ; FPU:S08fpu|Q[22]       ; FPU:S08fpu|Q[23]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.486      ;
; 0.335  ; FPU:S08fpu|Q[3]        ; FPU:S08fpu|Q[4]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.487      ;
; 0.337  ; FPU:S08fpu|Q[14]       ; FPU:S08fpu|Q[15]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.489      ;
; 0.338  ; FPU:S08fpu|Q[4]        ; FPU:S08fpu|Q[5]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.490      ;
; 0.338  ; FPU:S08fpu|Q[16]       ; FPU:S08fpu|Q[17]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.490      ;
; 0.339  ; FPU:S08fpu|Q[6]        ; FPU:S08fpu|Q[7]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.491      ;
; 0.339  ; FPU:S08fpu|Q[8]        ; FPU:S08fpu|Q[9]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.491      ;
; 0.340  ; FPU:S08fpu|Q[19]       ; FPU:S08fpu|Q[20]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.492      ;
; 0.342  ; resetout               ; gotoreset                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.494      ;
; 0.342  ; sci:S08sci|baudgen[4]  ; sci:S08sci|baudgen[3]    ; clk50                  ; clk50       ; 0.000        ; 0.001      ; 0.495      ;
; 0.344  ; sci:S08sci|txdstate[2] ; sci:S08sci|prevtxdstate1 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; -0.039     ; 0.457      ;
; 0.344  ; sci:S08sci|txdstate[2] ; sci:S08sci|prevtxdstate9 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; -0.039     ; 0.457      ;
; 0.353  ; clkdiv[14]             ; clkdiv[14]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.505      ;
; 0.356  ; clkdiv[5]              ; clkdiv[5]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clkdiv[7]              ; clkdiv[7]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clkdiv[9]              ; clkdiv[9]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; FPU:S08fpu|Q[12]       ; FPU:S08fpu|Q[12]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; clkdiv[2]              ; clkdiv[2]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clkdiv[16]             ; clkdiv[16]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clkdiv[23]             ; clkdiv[23]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clkdiv[25]             ; clkdiv[25]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; clkdiv[11]             ; clkdiv[11]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clkdiv[12]             ; clkdiv[12]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clkdiv[15]             ; clkdiv[15]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clkdiv[18]             ; clkdiv[18]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; FPU:S08fpu|A[21]       ; FPU:S08fpu|A[22]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; FPU:S08fpu|mA[6]       ; FPU:S08fpu|mA[5]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; FPU:S08fpu|mA[3]       ; FPU:S08fpu|mA[2]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; clkdiv[13]             ; clkdiv[13]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clkdiv[21]             ; clkdiv[21]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgen[2]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; FPU:S08fpu|mA[10]      ; FPU:S08fpu|mA[9]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; FPU:S08fpu|mA[5]       ; FPU:S08fpu|mA[4]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; FPU:S08fpu|Q[5]        ; FPU:S08fpu|Q[5]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; FPU:S08fpu|mA[11]      ; FPU:S08fpu|mA[10]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; FPU:S08fpu|X[7]        ; FPU:S08fpu|mA[7]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; FPU:S08fpu|Q[7]        ; FPU:S08fpu|Q[7]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; FPU:S08fpu|Q[10]       ; FPU:S08fpu|Q[10]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; FPU:S08fpu|mA[2]       ; FPU:S08fpu|mA[1]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; FPU:S08fpu|Q[3]        ; FPU:S08fpu|Q[3]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; FPU:S08fpu|Q[11]       ; FPU:S08fpu|Q[11]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; FPU:S08fpu|A[6]        ; FPU:S08fpu|A[7]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; FPU:S08fpu|Q[9]        ; FPU:S08fpu|Q[9]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; FPU:S08fpu|Q[13]       ; FPU:S08fpu|Q[13]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; FPU:S08fpu|mA[14]      ; FPU:S08fpu|mA[13]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; sci:S08sci|baudgen[4]  ; sci:S08sci|baudgen[4]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.519      ;
+--------+------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'S08clk'                                                                               ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; A[5]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[4]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[2]        ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[1]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[7]        ; A[7]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[6]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; C           ; C           ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CPUstate[2] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CPUstate[0] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CPUstate[1] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.371 ; SP[5]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SP[7]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SP[0]       ; SP[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; SP[2]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SP[9]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SP[3]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.524      ;
; 0.388 ; A[6]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.540      ;
; 0.390 ; A[3]        ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.542      ;
; 0.452 ; MAR[9]      ; PC[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.604      ;
; 0.456 ; SP[4]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.608      ;
; 0.460 ; SP[6]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.612      ;
; 0.462 ; CPUstate[0] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.614      ;
; 0.466 ; SP[1]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.618      ;
; 0.471 ; SP[8]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.623      ;
; 0.478 ; MAR[4]      ; PC[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.630      ;
; 0.479 ; A[2]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.631      ;
; 0.511 ; SP[5]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; SP[0]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; SP[7]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; SP[2]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; SP[3]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.664      ;
; 0.522 ; HX[9]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.674      ;
; 0.529 ; HX[7]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; MAR[8]      ; PC[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.682      ;
; 0.530 ; PC[9]       ; PC[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.682      ;
; 0.546 ; SP[5]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; SP[0]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; SP[7]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; SP[2]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; gotoreset   ; CPUstate[1] ; clk50        ; S08clk      ; 0.000        ; -0.303     ; 0.397      ;
; 0.549 ; gotoreset   ; CPUstate[0] ; clk50        ; S08clk      ; 0.000        ; -0.303     ; 0.398      ;
; 0.572 ; CPUstate[0] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.724      ;
; 0.575 ; HX[6]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.727      ;
; 0.577 ; PC[8]       ; PC[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.729      ;
; 0.581 ; SP[5]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; SP[0]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.733      ;
; 0.583 ; HX[3]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.735      ;
; 0.600 ; SP[6]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.752      ;
; 0.602 ; A[5]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.754      ;
; 0.606 ; SP[3]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; SP[1]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.758      ;
; 0.611 ; SP[8]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.763      ;
; 0.616 ; SP[5]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; SP[0]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.768      ;
; 0.635 ; SP[6]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.787      ;
; 0.641 ; SP[3]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; SP[1]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; SP[2]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.793      ;
; 0.650 ; SP[4]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.802      ;
; 0.665 ; HX[6]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.817      ;
; 0.670 ; SP[6]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.822      ;
; 0.676 ; SP[3]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; SP[1]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; SP[2]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.828      ;
; 0.679 ; CPUstate[2] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.831      ;
; 0.685 ; SP[4]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.837      ;
; 0.689 ; MAR[2]      ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; -0.025     ; 0.816      ;
; 0.691 ; A[0]        ; A[0]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.843      ;
; 0.700 ; HX[7]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.852      ;
; 0.710 ; HX[8]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.862      ;
; 0.710 ; A[7]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.004      ; 0.866      ;
; 0.710 ; SP[0]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.862      ;
; 0.711 ; SP[3]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.863      ;
; 0.711 ; SP[2]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.863      ;
; 0.714 ; A[3]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.866      ;
; 0.720 ; SP[4]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.872      ;
; 0.723 ; CPUstate[2] ; PC[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.015      ; 0.890      ;
; 0.725 ; CPUstate[2] ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.015      ; 0.892      ;
; 0.726 ; CPUstate[2] ; PC[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.015      ; 0.893      ;
; 0.729 ; CPUstate[2] ; PC[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.015      ; 0.896      ;
; 0.730 ; CPUstate[2] ; PC[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.015      ; 0.897      ;
; 0.732 ; gotoreset   ; CPUstate[2] ; clk50        ; S08clk      ; 0.000        ; -0.303     ; 0.581      ;
; 0.733 ; HX[6]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.885      ;
; 0.745 ; SP[0]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.897      ;
; 0.746 ; SP[3]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.898      ;
; 0.746 ; SP[2]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.898      ;
; 0.751 ; HX[7]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.903      ;
; 0.752 ; HX[2]       ; HX[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.904      ;
; 0.755 ; SP[4]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.907      ;
; 0.762 ; HX[8]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.914      ;
; 0.770 ; SP[1]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.922      ;
; 0.780 ; IR[1]       ; A[0]        ; S08clk       ; S08clk      ; 0.000        ; -0.004     ; 0.928      ;
; 0.780 ; SP[0]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.932      ;
; 0.781 ; SP[2]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.933      ;
; 0.784 ; HX[6]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.936      ;
; 0.785 ; PC[8]       ; PC[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.937      ;
; 0.790 ; SP[4]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.942      ;
; 0.805 ; SP[1]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.957      ;
; 0.807 ; CPUstate[2] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.959      ;
; 0.813 ; HX[2]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.965      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.397      ;
; 0.249 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.401      ;
; 0.331 ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.483      ;
; 0.362 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.514      ;
; 0.367 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.519      ;
; 0.409 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.561      ;
; 0.465 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 0.610      ;
; 0.467 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.619      ;
; 0.543 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.695      ;
; 0.564 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.716      ;
; 0.575 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 0.720      ;
; 0.595 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 0.740      ;
; 0.613 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.765      ;
; 0.615 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.767      ;
; 0.642 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.794      ;
; 0.646 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 0.791      ;
; 0.670 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.016      ; 0.838      ;
; 0.721 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.018     ; 0.855      ;
; 0.765 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 0.910      ;
; 0.772 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 0.917      ;
; 0.813 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 0.972      ;
; 0.815 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 0.974      ;
; 0.852 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 0.997      ;
; 0.864 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 1.018      ;
; 0.889 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 1.048      ;
; 0.890 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 1.049      ;
; 0.891 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 1.036      ;
; 0.891 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 1.050      ;
; 0.892 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 1.051      ;
; 0.946 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.099      ;
; 0.946 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.099      ;
; 0.946 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.099      ;
; 0.978 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 1.123      ;
; 0.996 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 1.167      ;
; 0.996 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 1.167      ;
; 0.996 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 1.167      ;
; 1.017 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.170      ;
; 1.017 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.170      ;
; 1.017 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.170      ;
; 1.065 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.218      ;
; 1.065 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.218      ;
; 1.065 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.218      ;
; 1.067 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 1.238      ;
; 1.067 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 1.238      ;
; 1.067 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 1.238      ;
; 1.083 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.017      ; 1.252      ;
; 1.083 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.017      ; 1.252      ;
; 1.115 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 1.286      ;
; 1.115 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 1.286      ;
; 1.115 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 1.286      ;
; 1.154 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.017      ; 1.323      ;
; 1.154 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.017      ; 1.323      ;
; 1.202 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.017      ; 1.371      ;
; 1.202 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.017      ; 1.371      ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sci:S08sci|baudgen[12]'                                                                                                          ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.273 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.425      ;
; 0.293 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.445      ;
; 0.317 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.469      ;
; 0.319 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.471      ;
; 0.320 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.039      ; 0.511      ;
; 0.330 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.039      ; 0.521      ;
; 0.333 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.039      ; 0.524      ;
; 0.352 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.038      ; 0.542      ;
; 0.355 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.038      ; 0.545      ;
; 0.364 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.516      ;
; 0.369 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.524      ;
; 0.377 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.529      ;
; 0.382 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.534      ;
; 0.391 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.543      ;
; 0.406 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.559      ;
; 0.408 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.037      ; 0.597      ;
; 0.422 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.038      ; 0.612      ;
; 0.426 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.038      ; 0.616      ;
; 0.442 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.593      ;
; 0.447 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.599      ;
; 0.448 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.600      ;
; 0.448 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.600      ;
; 0.449 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.601      ;
; 0.450 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.602      ;
; 0.450 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.602      ;
; 0.451 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.603      ;
; 0.453 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.039      ; 0.644      ;
; 0.453 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.039      ; 0.644      ;
; 0.453 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.039      ; 0.644      ;
; 0.457 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.039      ; 0.648      ;
; 0.457 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.037      ; 0.646      ;
; 0.458 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.039      ; 0.649      ;
; 0.458 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.036      ; 0.646      ;
; 0.464 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.039      ; 0.655      ;
; 0.466 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.037      ; 0.655      ;
; 0.471 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.623      ;
; 0.501 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.654      ;
; 0.504 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.656      ;
; 0.506 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.657      ;
; 0.506 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.657      ;
; 0.507 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.658      ;
; 0.508 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.659      ;
; 0.525 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.677      ;
; 0.542 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.694      ;
; 0.553 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.705      ;
; 0.560 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.711      ;
; 0.560 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.711      ;
; 0.561 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.712      ;
; 0.562 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.713      ;
; 0.585 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.737      ;
; 0.586 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.738      ;
; 0.588 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.740      ;
; 0.592 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.744      ;
; 0.592 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.744      ;
; 0.594 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.746      ;
; 0.606 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.032      ; 0.790      ;
; 0.609 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.761      ;
; 0.615 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.767      ;
; 0.644 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.795      ;
; 0.644 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.795      ;
; 0.645 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.796      ;
; 0.646 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.797      ;
; 0.650 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.801      ;
; 0.650 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.801      ;
; 0.651 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.802      ;
; 0.652 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.803      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk50'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk50 ; Rise       ; clk50                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[13]                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'S08clk'                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[9]       ;
+--------+--------------+----------------+------------------+--------+------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.075  ; 0.075  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; -0.589 ; -0.589 ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.075  ; 0.075  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.017  ; 0.017  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; 2.031  ; 2.031  ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; 2.503  ; 2.503  ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; 3.354  ; 3.354  ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.709  ; 0.709  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.709  ; 0.709  ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.212  ; 0.212  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.268  ; 0.268  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; -1.911 ; -1.911 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; -2.383 ; -2.383 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; -2.565 ; -2.565 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 5.529  ; 5.529  ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 4.905  ; 4.905  ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 5.092  ; 5.092  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 5.529  ; 5.529  ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 4.970  ; 4.970  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 5.068  ; 5.068  ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 4.882  ; 4.882  ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 4.808  ; 4.808  ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 4.919  ; 4.919  ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 4.910  ; 4.910  ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 5.070  ; 5.070  ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 4.889  ; 4.889  ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 5.152  ; 5.152  ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 5.179  ; 5.179  ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 5.240  ; 5.240  ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 8.626  ; 8.626  ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 7.669  ; 7.669  ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 7.697  ; 7.697  ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 7.678  ; 7.678  ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 7.670  ; 7.670  ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 7.524  ; 7.524  ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 7.535  ; 7.535  ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 7.570  ; 7.570  ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 8.516  ; 8.516  ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 8.479  ; 8.479  ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 8.492  ; 8.492  ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 8.515  ; 8.515  ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 8.469  ; 8.469  ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 8.622  ; 8.622  ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 8.626  ; 8.626  ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 7.295  ; 7.295  ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 7.598  ; 7.598  ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 6.946  ; 6.946  ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 7.719  ; 7.719  ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 7.678  ; 7.678  ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 7.711  ; 7.711  ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 10.230 ; 10.230 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 10.006 ; 10.006 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 10.040 ; 10.040 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 10.150 ; 10.150 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 9.882  ; 9.882  ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 10.043 ; 10.043 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 9.961  ; 9.961  ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 10.142 ; 10.142 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 9.964  ; 9.964  ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 9.769  ; 9.769  ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 9.648  ; 9.648  ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 9.709  ; 9.709  ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 9.928  ; 9.928  ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 10.230 ; 10.230 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 9.956  ; 9.956  ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 5.393  ; 5.393  ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 5.062  ; 5.062  ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 5.393  ; 5.393  ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 4.881  ; 4.881  ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 5.041  ; 5.041  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 4.929  ; 4.929  ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 4.968  ; 4.968  ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 4.969  ; 4.969  ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 5.344  ; 5.344  ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 8.970  ; 8.970  ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 8.826  ; 8.826  ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 8.858  ; 8.858  ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 8.970  ; 8.970  ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 8.701  ; 8.701  ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 8.858  ; 8.858  ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 8.780  ; 8.780  ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 8.962  ; 8.962  ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 8.362  ; 8.362  ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 8.177  ; 8.177  ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 8.055  ; 8.055  ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 8.107  ; 8.107  ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 8.326  ; 8.326  ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 8.601  ; 8.601  ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 8.354  ; 8.354  ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 6.667  ; 6.667  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 6.523  ; 6.523  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 6.555  ; 6.555  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 6.667  ; 6.667  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 6.398  ; 6.398  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 6.555  ; 6.555  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 6.477  ; 6.477  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 6.659  ; 6.659  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 6.391  ; 6.391  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 6.196  ; 6.196  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 6.075  ; 6.075  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 6.136  ; 6.136  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 6.355  ; 6.355  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 6.645  ; 6.645  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 6.383  ; 6.383  ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 4.789  ; 4.789  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 4.387 ; 4.387 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 4.387 ; 4.387 ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 4.783 ; 4.783 ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 4.999 ; 4.999 ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 4.444 ; 4.444 ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 4.961 ; 4.961 ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 4.770 ; 4.770 ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 4.699 ; 4.699 ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 4.590 ; 4.590 ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 4.593 ; 4.593 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 4.745 ; 4.745 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 4.564 ; 4.564 ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 4.838 ; 4.838 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 4.859 ; 4.859 ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 4.912 ; 4.912 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 4.882 ; 4.882 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 5.027 ; 5.027 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 5.055 ; 5.055 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 5.033 ; 5.033 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 5.028 ; 5.028 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 4.882 ; 4.882 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 4.893 ; 4.893 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 4.928 ; 4.928 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 5.249 ; 5.249 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 5.203 ; 5.203 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 5.232 ; 5.232 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 5.252 ; 5.252 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 5.205 ; 5.205 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 5.362 ; 5.362 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 5.366 ; 5.366 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 5.151 ; 5.151 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 5.454 ; 5.454 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 5.229 ; 5.229 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 5.575 ; 5.575 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 5.534 ; 5.534 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 5.567 ; 5.567 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 4.600 ; 4.600 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 5.376 ; 5.376 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 5.421 ; 5.421 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 5.534 ; 5.534 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 5.253 ; 5.253 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 5.415 ; 5.415 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 5.346 ; 5.346 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 5.525 ; 5.525 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 4.907 ; 4.907 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 4.722 ; 4.722 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 4.600 ; 4.600 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 4.652 ; 4.652 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 4.871 ; 4.871 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 4.911 ; 4.911 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 4.899 ; 4.899 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 4.450 ; 4.450 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 4.865 ; 4.865 ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 5.198 ; 5.198 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 4.450 ; 4.450 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 4.624 ; 4.624 ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 4.735 ; 4.735 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 4.550 ; 4.550 ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 4.547 ; 4.547 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 5.114 ; 5.114 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 5.857 ; 5.857 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 5.980 ; 5.980 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 6.025 ; 6.025 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 6.138 ; 6.138 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 5.857 ; 5.857 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 6.019 ; 6.019 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 5.950 ; 5.950 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 6.129 ; 6.129 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 6.257 ; 6.257 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 6.072 ; 6.072 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 5.950 ; 5.950 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 6.002 ; 6.002 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 6.221 ; 6.221 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 6.261 ; 6.261 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 6.249 ; 6.249 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 5.810 ; 5.810 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 6.067 ; 6.067 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 6.112 ; 6.112 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 6.225 ; 6.225 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 5.944 ; 5.944 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 6.106 ; 6.106 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 6.037 ; 6.037 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 6.216 ; 6.216 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 6.117 ; 6.117 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 5.932 ; 5.932 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 5.810 ; 5.810 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 5.862 ; 5.862 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 6.081 ; 6.081 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 6.032 ; 6.032 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 6.109 ; 6.109 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 4.789 ; 4.789 ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.485 ; 3.485 ; 3.485 ; 3.485 ;
; clksel[1]  ; clkdisp     ; 4.149 ; 4.149 ; 4.149 ; 4.149 ;
; clksel[2]  ; clkdisp     ; 4.091 ; 4.091 ; 4.091 ; 4.091 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.485 ; 3.485 ; 3.485 ; 3.485 ;
; clksel[1]  ; clkdisp     ; 3.982 ; 3.982 ; 3.982 ; 3.982 ;
; clksel[2]  ; clkdisp     ; 3.926 ; 3.926 ; 3.926 ; 3.926 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Clock                   ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -15.908   ; -1.733 ; N/A      ; N/A     ; -2.000              ;
;  S08clk                 ; -15.908   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk50                  ; -13.683   ; -1.733 ; N/A      ; N/A     ; -2.000              ;
;  sci:S08sci|baudgen[10] ; -1.698    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  sci:S08sci|baudgen[12] ; -0.618    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS         ; -4096.789 ; -6.101 ; 0.0      ; 0.0     ; -582.3              ;
;  S08clk                 ; -730.923  ; 0.000  ; N/A      ; N/A     ; -60.000             ;
;  clk50                  ; -3340.345 ; -6.101 ; N/A      ; N/A     ; -495.300            ;
;  sci:S08sci|baudgen[10] ; -19.305   ; 0.000  ; N/A      ; N/A     ; -14.000             ;
;  sci:S08sci|baudgen[12] ; -6.216    ; 0.000  ; N/A      ; N/A     ; -13.000             ;
+-------------------------+-----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 1.071  ; 1.071  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; -0.502 ; -0.502 ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 1.071  ; 1.071  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.941  ; 0.941  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; 3.804  ; 3.804  ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; 4.689  ; 4.689  ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; 6.356  ; 6.356  ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.732  ; 0.732  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.732  ; 0.732  ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.212  ; 0.212  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.268  ; 0.268  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; -1.911 ; -1.911 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; -2.383 ; -2.383 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; -2.565 ; -2.565 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 10.309 ; 10.309 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 9.250  ; 9.250  ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 9.690  ; 9.690  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 10.309 ; 10.309 ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 9.332  ; 9.332  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 9.709  ; 9.709  ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 9.241  ; 9.241  ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 9.049  ; 9.049  ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 9.264  ; 9.264  ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 9.220  ; 9.220  ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 9.638  ; 9.638  ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 9.229  ; 9.229  ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 9.916  ; 9.916  ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 9.938  ; 9.938  ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 9.998  ; 9.998  ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 17.333 ; 17.333 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 15.474 ; 15.474 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 15.532 ; 15.532 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 15.489 ; 15.489 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 15.462 ; 15.462 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 15.184 ; 15.184 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 15.224 ; 15.224 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 15.264 ; 15.264 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 17.187 ; 17.187 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 17.134 ; 17.134 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 17.153 ; 17.153 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 17.211 ; 17.211 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 17.095 ; 17.095 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 17.328 ; 17.328 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 17.333 ; 17.333 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 14.406 ; 14.406 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 15.074 ; 15.074 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 13.836 ; 13.836 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 15.338 ; 15.338 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 15.252 ; 15.252 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 15.332 ; 15.332 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 21.658 ; 21.658 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 21.079 ; 21.079 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 21.015 ; 21.015 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 21.388 ; 21.388 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 20.710 ; 20.710 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 21.061 ; 21.061 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 20.900 ; 20.900 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 21.378 ; 21.378 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 20.963 ; 20.963 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 20.605 ; 20.605 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 20.325 ; 20.325 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 20.431 ; 20.431 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 21.034 ; 21.034 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 21.658 ; 21.658 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 21.038 ; 21.038 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 10.214 ; 10.214 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 9.758  ; 9.758  ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 10.214 ; 10.214 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 9.225  ; 9.225  ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 9.558  ; 9.558  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 9.362  ; 9.362  ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 9.443  ; 9.443  ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 9.416  ; 9.416  ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 10.204 ; 10.204 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 17.039 ; 17.039 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 16.725 ; 16.725 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 16.692 ; 16.692 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 17.039 ; 17.039 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 16.354 ; 16.354 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 16.735 ; 16.735 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 16.546 ; 16.546 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 17.024 ; 17.024 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 15.709 ; 15.709 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 15.351 ; 15.351 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 15.071 ; 15.071 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 15.177 ; 15.177 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 15.780 ; 15.780 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 16.356 ; 16.356 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 15.784 ; 15.784 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 13.446 ; 13.446 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 13.132 ; 13.132 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 13.099 ; 13.099 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 13.446 ; 13.446 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 12.761 ; 12.761 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 13.142 ; 13.142 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 12.953 ; 12.953 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 13.431 ; 13.431 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 12.657 ; 12.657 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 12.299 ; 12.299 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 12.019 ; 12.019 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 12.125 ; 12.125 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 12.728 ; 12.728 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 13.422 ; 13.422 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 12.732 ; 12.732 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 8.944  ; 8.944  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 4.387 ; 4.387 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 4.387 ; 4.387 ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 4.783 ; 4.783 ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 4.999 ; 4.999 ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 4.444 ; 4.444 ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 4.961 ; 4.961 ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 4.770 ; 4.770 ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 4.699 ; 4.699 ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 4.590 ; 4.590 ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 4.593 ; 4.593 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 4.745 ; 4.745 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 4.564 ; 4.564 ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 4.838 ; 4.838 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 4.859 ; 4.859 ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 4.912 ; 4.912 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 4.882 ; 4.882 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 5.027 ; 5.027 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 5.055 ; 5.055 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 5.033 ; 5.033 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 5.028 ; 5.028 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 4.882 ; 4.882 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 4.893 ; 4.893 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 4.928 ; 4.928 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 5.249 ; 5.249 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 5.203 ; 5.203 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 5.232 ; 5.232 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 5.252 ; 5.252 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 5.205 ; 5.205 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 5.362 ; 5.362 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 5.366 ; 5.366 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 5.151 ; 5.151 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 5.454 ; 5.454 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 5.229 ; 5.229 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 5.575 ; 5.575 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 5.534 ; 5.534 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 5.567 ; 5.567 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 4.600 ; 4.600 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 5.376 ; 5.376 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 5.421 ; 5.421 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 5.534 ; 5.534 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 5.253 ; 5.253 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 5.415 ; 5.415 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 5.346 ; 5.346 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 5.525 ; 5.525 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 4.907 ; 4.907 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 4.722 ; 4.722 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 4.600 ; 4.600 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 4.652 ; 4.652 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 4.871 ; 4.871 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 4.911 ; 4.911 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 4.899 ; 4.899 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 4.450 ; 4.450 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 4.865 ; 4.865 ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 5.198 ; 5.198 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 4.450 ; 4.450 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 4.624 ; 4.624 ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 4.735 ; 4.735 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 4.550 ; 4.550 ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 4.547 ; 4.547 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 5.114 ; 5.114 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 5.857 ; 5.857 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 5.980 ; 5.980 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 6.025 ; 6.025 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 6.138 ; 6.138 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 5.857 ; 5.857 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 6.019 ; 6.019 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 5.950 ; 5.950 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 6.129 ; 6.129 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 6.257 ; 6.257 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 6.072 ; 6.072 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 5.950 ; 5.950 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 6.002 ; 6.002 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 6.221 ; 6.221 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 6.261 ; 6.261 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 6.249 ; 6.249 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 5.810 ; 5.810 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 6.067 ; 6.067 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 6.112 ; 6.112 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 6.225 ; 6.225 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 5.944 ; 5.944 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 6.106 ; 6.106 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 6.037 ; 6.037 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 6.216 ; 6.216 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 6.117 ; 6.117 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 5.932 ; 5.932 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 5.810 ; 5.810 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 5.862 ; 5.862 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 6.081 ; 6.081 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 6.032 ; 6.032 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 6.109 ; 6.109 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 4.789 ; 4.789 ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 6.797 ; 6.797 ; 6.797 ; 6.797 ;
; clksel[1]  ; clkdisp     ; 8.370 ; 8.370 ; 8.370 ; 8.370 ;
; clksel[2]  ; clkdisp     ; 8.240 ; 8.240 ; 8.240 ; 8.240 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.485 ; 3.485 ; 3.485 ; 3.485 ;
; clksel[1]  ; clkdisp     ; 3.982 ; 3.982 ; 3.982 ; 3.982 ;
; clksel[2]  ; clkdisp     ; 3.926 ; 3.926 ; 3.926 ; 3.926 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                              ;
+------------------------+------------------------+-----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+-----------+----------+----------+----------+
; clk50                  ; clk50                  ; 52935     ; 0        ; 0        ; 0        ;
; S08clk                 ; clk50                  ; 168011924 ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; clk50                  ; 1347      ; 11       ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; clk50                  ; 23        ; 7        ; 0        ; 0        ;
; clk50                  ; S08clk                 ; 9871      ; 0        ; 0        ; 0        ;
; S08clk                 ; S08clk                 ; 41985726  ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; S08clk                 ; 349       ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 83        ; 0        ; 0        ; 0        ;
; clk50                  ; sci:S08sci|baudgen[12] ; 18        ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 60        ; 0        ; 0        ; 0        ;
+------------------------+------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                               ;
+------------------------+------------------------+-----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+-----------+----------+----------+----------+
; clk50                  ; clk50                  ; 52935     ; 0        ; 0        ; 0        ;
; S08clk                 ; clk50                  ; 168011924 ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; clk50                  ; 1347      ; 11       ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; clk50                  ; 23        ; 7        ; 0        ; 0        ;
; clk50                  ; S08clk                 ; 9871      ; 0        ; 0        ; 0        ;
; S08clk                 ; S08clk                 ; 41985726  ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; S08clk                 ; 349       ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 83        ; 0        ; 0        ; 0        ;
; clk50                  ; sci:S08sci|baudgen[12] ; 18        ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 60        ; 0        ; 0        ; 0        ;
+------------------------+------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 57    ; 57   ;
; Unconstrained Output Port Paths ; 2015  ; 2015 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov 30 16:59:49 2017
Info: Command: quartus_sta MiniS08 -c MiniS08
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MiniS08.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk50 clk50
    Info (332105): create_clock -period 1.000 -name S08clk S08clk
    Info (332105): create_clock -period 1.000 -name sci:S08sci|baudgen[10] sci:S08sci|baudgen[10]
    Info (332105): create_clock -period 1.000 -name sci:S08sci|baudgen[12] sci:S08sci|baudgen[12]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.908
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.908      -730.923 S08clk 
    Info (332119):   -13.683     -3340.345 clk50 
    Info (332119):    -1.698       -19.305 sci:S08sci|baudgen[10] 
    Info (332119):    -0.618        -6.216 sci:S08sci|baudgen[12] 
Info (332146): Worst-case hold slack is -1.733
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.733        -6.101 clk50 
    Info (332119):     0.391         0.000 S08clk 
    Info (332119):     0.391         0.000 sci:S08sci|baudgen[10] 
    Info (332119):     0.391         0.000 sci:S08sci|baudgen[12] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -495.300 clk50 
    Info (332119):    -0.500       -60.000 S08clk 
    Info (332119):    -0.500       -14.000 sci:S08sci|baudgen[10] 
    Info (332119):    -0.500       -13.000 sci:S08sci|baudgen[12] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.453
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.453      -290.342 S08clk 
    Info (332119):    -5.428     -1271.709 clk50 
    Info (332119):    -0.322        -2.504 sci:S08sci|baudgen[10] 
    Info (332119):     0.228         0.000 sci:S08sci|baudgen[12] 
Info (332146): Worst-case hold slack is -1.277
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.277        -5.263 clk50 
    Info (332119):     0.215         0.000 S08clk 
    Info (332119):     0.215         0.000 sci:S08sci|baudgen[10] 
    Info (332119):     0.215         0.000 sci:S08sci|baudgen[12] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -495.300 clk50 
    Info (332119):    -0.500       -60.000 S08clk 
    Info (332119):    -0.500       -14.000 sci:S08sci|baudgen[10] 
    Info (332119):    -0.500       -13.000 sci:S08sci|baudgen[12] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 479 megabytes
    Info: Processing ended: Thu Nov 30 16:59:52 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


