Fitter report for FirFullSerial
Wed May 28 20:48:48 2014
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Wed May 28 20:48:48 2014     ;
; Quartus II 32-bit Version          ; 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name                      ; FirFullSerial                             ;
; Top-level Entity Name              ; FirParallel                               ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE15F17C8                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 517 / 15,408 ( 3 % )                      ;
;     Total combinational functions  ; 296 / 15,408 ( 2 % )                      ;
;     Dedicated logic registers      ; 354 / 15,408 ( 2 % )                      ;
; Total registers                    ; 354                                       ;
; Total pins                         ; 43 / 166 ( 26 % )                         ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 16 / 112 ( 14 % )                         ;
; Total PLLs                         ; 0 / 4 ( 0 % )                             ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE15F17C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; Yout[0]  ; Incomplete set of assignments ;
; Yout[1]  ; Incomplete set of assignments ;
; Yout[2]  ; Incomplete set of assignments ;
; Yout[3]  ; Incomplete set of assignments ;
; Yout[4]  ; Incomplete set of assignments ;
; Yout[5]  ; Incomplete set of assignments ;
; Yout[6]  ; Incomplete set of assignments ;
; Yout[7]  ; Incomplete set of assignments ;
; Yout[8]  ; Incomplete set of assignments ;
; Yout[9]  ; Incomplete set of assignments ;
; Yout[10] ; Incomplete set of assignments ;
; Yout[11] ; Incomplete set of assignments ;
; Yout[12] ; Incomplete set of assignments ;
; Yout[13] ; Incomplete set of assignments ;
; Yout[14] ; Incomplete set of assignments ;
; Yout[15] ; Incomplete set of assignments ;
; Yout[16] ; Incomplete set of assignments ;
; Yout[17] ; Incomplete set of assignments ;
; Yout[18] ; Incomplete set of assignments ;
; Yout[19] ; Incomplete set of assignments ;
; Yout[20] ; Incomplete set of assignments ;
; Yout[21] ; Incomplete set of assignments ;
; Yout[22] ; Incomplete set of assignments ;
; Yout[23] ; Incomplete set of assignments ;
; Yout[24] ; Incomplete set of assignments ;
; Yout[25] ; Incomplete set of assignments ;
; Yout[26] ; Incomplete set of assignments ;
; Yout[27] ; Incomplete set of assignments ;
; Yout[28] ; Incomplete set of assignments ;
; clk      ; Incomplete set of assignments ;
; rst      ; Incomplete set of assignments ;
; Xin[0]   ; Incomplete set of assignments ;
; Xin[1]   ; Incomplete set of assignments ;
; Xin[2]   ; Incomplete set of assignments ;
; Xin[3]   ; Incomplete set of assignments ;
; Xin[4]   ; Incomplete set of assignments ;
; Xin[5]   ; Incomplete set of assignments ;
; Xin[6]   ; Incomplete set of assignments ;
; Xin[7]   ; Incomplete set of assignments ;
; Xin[8]   ; Incomplete set of assignments ;
; Xin[9]   ; Incomplete set of assignments ;
; Xin[10]  ; Incomplete set of assignments ;
; Xin[11]  ; Incomplete set of assignments ;
+----------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 765 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 765 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 755     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/FilterVerilog/Chapter_4/E4_8/FirParallel/FirFullSerial.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 517 / 15,408 ( 3 % ) ;
;     -- Combinational with no register       ; 163                  ;
;     -- Register only                        ; 221                  ;
;     -- Combinational with a register        ; 133                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 0                    ;
;     -- 3 input functions                    ; 281                  ;
;     -- <=2 input functions                  ; 15                   ;
;     -- Register only                        ; 221                  ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 15                   ;
;     -- arithmetic mode                      ; 281                  ;
;                                             ;                      ;
; Total registers*                            ; 354 / 16,166 ( 2 % ) ;
;     -- Dedicated logic registers            ; 354 / 15,408 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 758 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 39 / 963 ( 4 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 43 / 166 ( 26 % )    ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 2                    ;
; M9Ks                                        ; 0 / 56 ( 0 % )       ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 16 / 112 ( 14 % )    ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 2 / 20 ( 10 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 7% / 6% / 7%         ;
; Maximum fan-out                             ; 362                  ;
; Highest non-global fan-out                  ; 12                   ;
; Total fan-out                               ; 2262                 ;
; Average fan-out                             ; 2.54                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 517 / 15408 ( 3 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 163                 ; 0                              ;
;     -- Register only                        ; 221                 ; 0                              ;
;     -- Combinational with a register        ; 133                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 0                   ; 0                              ;
;     -- 3 input functions                    ; 281                 ; 0                              ;
;     -- <=2 input functions                  ; 15                  ; 0                              ;
;     -- Register only                        ; 221                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 15                  ; 0                              ;
;     -- arithmetic mode                      ; 281                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 354                 ; 0                              ;
;     -- Dedicated logic registers            ; 354 / 15408 ( 2 % ) ; 0 / 15408 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 39 / 963 ( 4 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 43                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 16 / 112 ( 14 % )   ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2537                ; 5                              ;
;     -- Registered Connections               ; 766                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 14                  ; 0                              ;
;     -- Output Ports                         ; 29                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Xin[0]  ; M1    ; 2        ; 0            ; 14           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[10] ; N9    ; 4        ; 23           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[11] ; L8    ; 3        ; 19           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[1]  ; L9    ; 4        ; 23           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[2]  ; L3    ; 2        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[3]  ; N8    ; 3        ; 19           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[4]  ; L7    ; 3        ; 16           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[5]  ; M9    ; 4        ; 23           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[6]  ; D9    ; 7        ; 23           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[7]  ; K9    ; 4        ; 23           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[8]  ; M8    ; 3        ; 19           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[9]  ; E9    ; 7        ; 21           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; clk     ; E1    ; 1        ; 0            ; 14           ; 7            ; 362                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; rst     ; M2    ; 2        ; 0            ; 14           ; 14           ; 354                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Yout[0]  ; C6    ; 8        ; 11           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[10] ; G2    ; 1        ; 0            ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[11] ; C8    ; 8        ; 14           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[12] ; P6    ; 3        ; 14           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[13] ; A6    ; 8        ; 9            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[14] ; B7    ; 8        ; 11           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[15] ; K2    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[16] ; E8    ; 8        ; 14           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[17] ; J1    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[18] ; A7    ; 8        ; 11           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[19] ; L1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[1]  ; D8    ; 8        ; 14           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[20] ; T7    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[21] ; R5    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[22] ; J15   ; 5        ; 41           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[23] ; T5    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[24] ; P8    ; 3        ; 21           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[25] ; J2    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[26] ; L6    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[27] ; R7    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[28] ; M7    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[2]  ; M6    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[3]  ; L2    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[4]  ; N6    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[5]  ; F8    ; 8        ; 14           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[6]  ; B6    ; 8        ; 9            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[7]  ; G1    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[8]  ; K1    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yout[9]  ; K6    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R21p, DEV_CLRn                    ; Use as regular IO        ; Yout[22]                ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; Xin[6]                  ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; Xin[9]                  ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; Yout[11]                ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; Yout[16]                ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO        ; Yout[5]                 ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO        ; Yout[18]                ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO        ; Yout[14]                ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T9n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; Yout[13]                ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T9p, DATA13                       ; Use as regular IO        ; Yout[6]                 ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 7 / 14 ( 50 % )  ; 2.5V          ; --           ;
; 2        ; 11 / 18 ( 61 % ) ; 2.5V          ; --           ;
; 3        ; 13 / 25 ( 52 % ) ; 2.5V          ; --           ;
; 4        ; 4 / 27 ( 15 % )  ; 2.5V          ; --           ;
; 5        ; 1 / 20 ( 5 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 14 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 2 / 24 ( 8 % )   ; 2.5V          ; --           ;
; 8        ; 9 / 24 ( 38 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 339        ; 8        ; Yout[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 334        ; 8        ; Yout[18]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 340        ; 8        ; Yout[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 335        ; 8        ; Yout[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 338        ; 8        ; Yout[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 329        ; 8        ; Yout[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 330        ; 8        ; Yout[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 310        ; 7        ; Xin[6]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 39         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 332        ; 8        ; Yout[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 315        ; 7        ; Xin[9]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 333        ; 8        ; Yout[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F15      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 27         ; 1        ; Yout[7]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 24         ; 1        ; Yout[10]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 45         ; 2        ; Yout[17]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 44         ; 2        ; Yout[25]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 217        ; 5        ; Yout[22]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 55         ; 2        ; Yout[8]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 72         ; 2        ; Yout[15]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 48         ; 2        ; Yout[9]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ; 138        ; 4        ; Xin[7]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K10      ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 58         ; 2        ; Yout[19]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 57         ; 2        ; Yout[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 51         ; 2        ; Xin[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 49         ; 2        ; Yout[26]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 125        ; 3        ; Xin[4]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 128        ; 3        ; Xin[11]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ; 139        ; 4        ; Xin[1]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 41         ; 2        ; Xin[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 40         ; 2        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 106        ; 3        ; Yout[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M7       ; 120        ; 3        ; Yout[28]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ; 131        ; 3        ; Xin[8]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M9       ; 140        ; 4        ; Xin[5]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 105        ; 3        ; Yout[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 132        ; 3        ; Xin[3]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 141        ; 4        ; Xin[10]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 119        ; 3        ; Yout[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 133        ; 3        ; Yout[24]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 121        ; 3        ; Yout[21]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R6       ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 126        ; 3        ; Yout[27]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 122        ; 3        ; Yout[23]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T6       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 127        ; 3        ; Yout[20]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                             ;
+-------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                          ; Library Name ;
+-------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------+--------------+
; |FirParallel                        ; 517 (517)   ; 354 (354)                 ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 43   ; 0            ; 163 (163)    ; 221 (221)         ; 133 (133)        ; |FirParallel                                                                 ;              ;
;    |mult:Umult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult0                                                     ;              ;
;       |lpm_mult:lpm_mult_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult0|lpm_mult:lpm_mult_component                         ;              ;
;          |mult_86p:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated ;              ;
;    |mult:Umult1|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult1                                                     ;              ;
;       |lpm_mult:lpm_mult_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult1|lpm_mult:lpm_mult_component                         ;              ;
;          |mult_86p:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated ;              ;
;    |mult:Umult2|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult2                                                     ;              ;
;       |lpm_mult:lpm_mult_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult2|lpm_mult:lpm_mult_component                         ;              ;
;          |mult_86p:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated ;              ;
;    |mult:Umult3|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult3                                                     ;              ;
;       |lpm_mult:lpm_mult_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult3|lpm_mult:lpm_mult_component                         ;              ;
;          |mult_86p:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated ;              ;
;    |mult:Umult4|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult4                                                     ;              ;
;       |lpm_mult:lpm_mult_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult4|lpm_mult:lpm_mult_component                         ;              ;
;          |mult_86p:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated ;              ;
;    |mult:Umult5|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult5                                                     ;              ;
;       |lpm_mult:lpm_mult_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult5|lpm_mult:lpm_mult_component                         ;              ;
;          |mult_86p:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated ;              ;
;    |mult:Umult6|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult6                                                     ;              ;
;       |lpm_mult:lpm_mult_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult6|lpm_mult:lpm_mult_component                         ;              ;
;          |mult_86p:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated ;              ;
;    |mult:Umult7|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult7                                                     ;              ;
;       |lpm_mult:lpm_mult_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult7|lpm_mult:lpm_mult_component                         ;              ;
;          |mult_86p:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FirParallel|mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated ;              ;
+-------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Yout[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yout[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Xin[0]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Xin[1]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Xin[2]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Xin[3]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Xin[4]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Xin[5]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Xin[6]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Xin[7]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Xin[8]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Xin[9]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Xin[10]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Xin[11]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                             ;
+------------------------------+-------------------+---------+
; Source Pin / Fanout          ; Pad To Core Index ; Setting ;
+------------------------------+-------------------+---------+
; clk                          ;                   ;         ;
; rst                          ;                   ;         ;
; Xin[0]                       ;                   ;         ;
; Xin[1]                       ;                   ;         ;
;      - Xin_Reg[0][1]         ; 1                 ; 6       ;
; Xin[2]                       ;                   ;         ;
;      - Xin_Reg[0][2]~feeder  ; 1                 ; 6       ;
; Xin[3]                       ;                   ;         ;
;      - Xin_Reg[0][3]~feeder  ; 1                 ; 6       ;
; Xin[4]                       ;                   ;         ;
;      - Xin_Reg[0][4]~feeder  ; 0                 ; 6       ;
; Xin[5]                       ;                   ;         ;
;      - Xin_Reg[0][5]         ; 0                 ; 6       ;
; Xin[6]                       ;                   ;         ;
;      - Xin_Reg[0][6]         ; 0                 ; 6       ;
; Xin[7]                       ;                   ;         ;
;      - Xin_Reg[0][7]~feeder  ; 1                 ; 6       ;
; Xin[8]                       ;                   ;         ;
;      - Xin_Reg[0][8]         ; 1                 ; 6       ;
; Xin[9]                       ;                   ;         ;
;      - Xin_Reg[0][9]         ; 0                 ; 6       ;
; Xin[10]                      ;                   ;         ;
;      - Xin_Reg[0][10]        ; 0                 ; 6       ;
; Xin[11]                      ;                   ;         ;
;      - Xin_Reg[0][11]~feeder ; 0                 ; 6       ;
+------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                         ;
+------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk  ; PIN_E1   ; 362     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; rst  ; PIN_M2   ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst  ; PIN_M2   ; 342     ; Async. clear ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_E1   ; 362     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; rst  ; PIN_M2   ; 342     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                               ;
+-------------------------------------------------------------------------------------+---------+
; Name                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------+---------+
; rst~input                                                                           ; 12      ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|result[24]          ; 5       ;
; Xin_Reg[11][11]                                                                     ; 3       ;
; Xin_Reg[4][11]                                                                      ; 3       ;
; Xin_Reg[10][11]                                                                     ; 3       ;
; Xin_Reg[5][11]                                                                      ; 3       ;
; Xin_Reg[9][11]                                                                      ; 3       ;
; Xin_Reg[6][11]                                                                      ; 3       ;
; Xin_Reg[8][11]                                                                      ; 3       ;
; Xin_Reg[7][11]                                                                      ; 3       ;
; Xin_Reg[12][11]                                                                     ; 3       ;
; Xin_Reg[3][11]                                                                      ; 3       ;
; Xin_Reg[13][11]                                                                     ; 3       ;
; Xin_Reg[2][11]                                                                      ; 3       ;
; Xin_Reg[0][11]                                                                      ; 3       ;
; Xin_Reg[14][11]                                                                     ; 3       ;
; Xin_Reg[1][11]                                                                      ; 3       ;
; Add12~52                                                                            ; 3       ;
; Add9~52                                                                             ; 3       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|result[24]          ; 3       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|result[24]          ; 3       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|result[24]          ; 3       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|result[24]          ; 3       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|result[24]          ; 3       ;
; Xin_Reg[11][10]                                                                     ; 2       ;
; Xin_Reg[4][10]                                                                      ; 2       ;
; Xin_Reg[11][9]                                                                      ; 2       ;
; Xin_Reg[4][9]                                                                       ; 2       ;
; Xin_Reg[11][8]                                                                      ; 2       ;
; Xin_Reg[4][8]                                                                       ; 2       ;
; Xin_Reg[11][7]                                                                      ; 2       ;
; Xin_Reg[4][7]                                                                       ; 2       ;
; Xin_Reg[11][6]                                                                      ; 2       ;
; Xin_Reg[4][6]                                                                       ; 2       ;
; Xin_Reg[11][5]                                                                      ; 2       ;
; Xin_Reg[4][5]                                                                       ; 2       ;
; Xin_Reg[11][4]                                                                      ; 2       ;
; Xin_Reg[4][4]                                                                       ; 2       ;
; Xin_Reg[11][3]                                                                      ; 2       ;
; Xin_Reg[4][3]                                                                       ; 2       ;
; Xin_Reg[11][2]                                                                      ; 2       ;
; Xin_Reg[4][2]                                                                       ; 2       ;
; Xin_Reg[11][1]                                                                      ; 2       ;
; Xin_Reg[4][1]                                                                       ; 2       ;
; Xin_Reg[11][0]                                                                      ; 2       ;
; Xin_Reg[4][0]                                                                       ; 2       ;
; Xin_Reg[10][10]                                                                     ; 2       ;
; Xin_Reg[5][10]                                                                      ; 2       ;
; Xin_Reg[10][9]                                                                      ; 2       ;
; Xin_Reg[5][9]                                                                       ; 2       ;
; Xin_Reg[10][8]                                                                      ; 2       ;
; Xin_Reg[5][8]                                                                       ; 2       ;
; Xin_Reg[10][7]                                                                      ; 2       ;
; Xin_Reg[5][7]                                                                       ; 2       ;
; Xin_Reg[10][6]                                                                      ; 2       ;
; Xin_Reg[5][6]                                                                       ; 2       ;
; Xin_Reg[10][5]                                                                      ; 2       ;
; Xin_Reg[5][5]                                                                       ; 2       ;
; Xin_Reg[10][4]                                                                      ; 2       ;
; Xin_Reg[5][4]                                                                       ; 2       ;
; Xin_Reg[10][3]                                                                      ; 2       ;
; Xin_Reg[5][3]                                                                       ; 2       ;
; Xin_Reg[10][2]                                                                      ; 2       ;
; Xin_Reg[5][2]                                                                       ; 2       ;
; Xin_Reg[10][1]                                                                      ; 2       ;
; Xin_Reg[5][1]                                                                       ; 2       ;
; Xin_Reg[10][0]                                                                      ; 2       ;
; Xin_Reg[5][0]                                                                       ; 2       ;
; Xin_Reg[9][10]                                                                      ; 2       ;
; Xin_Reg[6][10]                                                                      ; 2       ;
; Xin_Reg[9][9]                                                                       ; 2       ;
; Xin_Reg[6][9]                                                                       ; 2       ;
; Xin_Reg[9][8]                                                                       ; 2       ;
; Xin_Reg[6][8]                                                                       ; 2       ;
; Xin_Reg[9][7]                                                                       ; 2       ;
; Xin_Reg[6][7]                                                                       ; 2       ;
; Xin_Reg[9][6]                                                                       ; 2       ;
; Xin_Reg[6][6]                                                                       ; 2       ;
; Xin_Reg[9][5]                                                                       ; 2       ;
; Xin_Reg[6][5]                                                                       ; 2       ;
; Xin_Reg[9][4]                                                                       ; 2       ;
; Xin_Reg[6][4]                                                                       ; 2       ;
; Xin_Reg[9][3]                                                                       ; 2       ;
; Xin_Reg[6][3]                                                                       ; 2       ;
; Xin_Reg[9][2]                                                                       ; 2       ;
; Xin_Reg[6][2]                                                                       ; 2       ;
; Xin_Reg[9][1]                                                                       ; 2       ;
; Xin_Reg[6][1]                                                                       ; 2       ;
; Xin_Reg[9][0]                                                                       ; 2       ;
; Xin_Reg[6][0]                                                                       ; 2       ;
; Xin_Reg[8][10]                                                                      ; 2       ;
; Xin_Reg[7][10]                                                                      ; 2       ;
; Xin_Reg[8][9]                                                                       ; 2       ;
; Xin_Reg[7][9]                                                                       ; 2       ;
; Xin_Reg[8][8]                                                                       ; 2       ;
; Xin_Reg[7][8]                                                                       ; 2       ;
; Xin_Reg[8][7]                                                                       ; 2       ;
; Xin_Reg[7][7]                                                                       ; 2       ;
; Xin_Reg[8][6]                                                                       ; 2       ;
; Xin_Reg[7][6]                                                                       ; 2       ;
; Xin_Reg[8][5]                                                                       ; 2       ;
; Xin_Reg[7][5]                                                                       ; 2       ;
; Xin_Reg[8][4]                                                                       ; 2       ;
; Xin_Reg[7][4]                                                                       ; 2       ;
; Xin_Reg[8][3]                                                                       ; 2       ;
; Xin_Reg[7][3]                                                                       ; 2       ;
; Xin_Reg[8][2]                                                                       ; 2       ;
; Xin_Reg[7][2]                                                                       ; 2       ;
; Xin_Reg[8][1]                                                                       ; 2       ;
; Xin_Reg[7][1]                                                                       ; 2       ;
; Xin_Reg[8][0]                                                                       ; 2       ;
; Xin_Reg[7][0]                                                                       ; 2       ;
; Xin_Reg[12][10]                                                                     ; 2       ;
; Xin_Reg[3][10]                                                                      ; 2       ;
; Xin_Reg[12][9]                                                                      ; 2       ;
; Xin_Reg[3][9]                                                                       ; 2       ;
; Xin_Reg[12][8]                                                                      ; 2       ;
; Xin_Reg[3][8]                                                                       ; 2       ;
; Xin_Reg[12][7]                                                                      ; 2       ;
; Xin_Reg[3][7]                                                                       ; 2       ;
; Xin_Reg[12][6]                                                                      ; 2       ;
; Xin_Reg[3][6]                                                                       ; 2       ;
; Xin_Reg[12][5]                                                                      ; 2       ;
; Xin_Reg[3][5]                                                                       ; 2       ;
; Xin_Reg[12][4]                                                                      ; 2       ;
; Xin_Reg[3][4]                                                                       ; 2       ;
; Xin_Reg[12][3]                                                                      ; 2       ;
; Xin_Reg[3][3]                                                                       ; 2       ;
; Xin_Reg[12][2]                                                                      ; 2       ;
; Xin_Reg[3][2]                                                                       ; 2       ;
; Xin_Reg[12][1]                                                                      ; 2       ;
; Xin_Reg[3][1]                                                                       ; 2       ;
; Xin_Reg[12][0]                                                                      ; 2       ;
; Xin_Reg[3][0]                                                                       ; 2       ;
; Xin_Reg[13][10]                                                                     ; 2       ;
; Xin_Reg[2][10]                                                                      ; 2       ;
; Xin_Reg[13][9]                                                                      ; 2       ;
; Xin_Reg[2][9]                                                                       ; 2       ;
; Xin_Reg[13][8]                                                                      ; 2       ;
; Xin_Reg[2][8]                                                                       ; 2       ;
; Xin_Reg[13][7]                                                                      ; 2       ;
; Xin_Reg[2][7]                                                                       ; 2       ;
; Xin_Reg[13][6]                                                                      ; 2       ;
; Xin_Reg[2][6]                                                                       ; 2       ;
; Xin_Reg[13][5]                                                                      ; 2       ;
; Xin_Reg[2][5]                                                                       ; 2       ;
; Xin_Reg[13][4]                                                                      ; 2       ;
; Xin_Reg[2][4]                                                                       ; 2       ;
; Xin_Reg[13][3]                                                                      ; 2       ;
; Xin_Reg[2][3]                                                                       ; 2       ;
; Xin_Reg[13][2]                                                                      ; 2       ;
; Xin_Reg[2][2]                                                                       ; 2       ;
; Xin_Reg[13][1]                                                                      ; 2       ;
; Xin_Reg[2][1]                                                                       ; 2       ;
; Xin_Reg[13][0]                                                                      ; 2       ;
; Xin_Reg[2][0]                                                                       ; 2       ;
; Xin_Reg[15][11]                                                                     ; 2       ;
; Xin_Reg[0][10]                                                                      ; 2       ;
; Xin_Reg[0][9]                                                                       ; 2       ;
; Xin_Reg[0][8]                                                                       ; 2       ;
; Xin_Reg[0][7]                                                                       ; 2       ;
; Xin_Reg[0][6]                                                                       ; 2       ;
; Xin_Reg[0][5]                                                                       ; 2       ;
; Xin_Reg[0][4]                                                                       ; 2       ;
; Xin_Reg[0][3]                                                                       ; 2       ;
; Xin_Reg[0][2]                                                                       ; 2       ;
; Xin_Reg[0][1]                                                                       ; 2       ;
; Xin_Reg[0][0]                                                                       ; 2       ;
; Xin_Reg[14][10]                                                                     ; 2       ;
; Xin_Reg[1][10]                                                                      ; 2       ;
; Xin_Reg[14][9]                                                                      ; 2       ;
; Xin_Reg[1][9]                                                                       ; 2       ;
; Xin_Reg[14][8]                                                                      ; 2       ;
; Xin_Reg[1][8]                                                                       ; 2       ;
; Xin_Reg[14][7]                                                                      ; 2       ;
; Xin_Reg[1][7]                                                                       ; 2       ;
; Xin_Reg[14][6]                                                                      ; 2       ;
; Xin_Reg[1][6]                                                                       ; 2       ;
; Xin_Reg[14][5]                                                                      ; 2       ;
; Xin_Reg[1][5]                                                                       ; 2       ;
; Xin_Reg[14][4]                                                                      ; 2       ;
; Xin_Reg[1][4]                                                                       ; 2       ;
; Xin_Reg[14][3]                                                                      ; 2       ;
; Xin_Reg[1][3]                                                                       ; 2       ;
; Xin_Reg[14][2]                                                                      ; 2       ;
; Xin_Reg[1][2]                                                                       ; 2       ;
; Xin_Reg[14][1]                                                                      ; 2       ;
; Xin_Reg[1][1]                                                                       ; 2       ;
; Xin_Reg[14][0]                                                                      ; 2       ;
; Xin_Reg[1][0]                                                                       ; 2       ;
; Add11~50                                                                            ; 2       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|result[24]          ; 2       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|result[24]          ; 2       ;
; Xin[11]~input                                                                       ; 1       ;
; Xin[10]~input                                                                       ; 1       ;
; Xin[9]~input                                                                        ; 1       ;
; Xin[8]~input                                                                        ; 1       ;
; Xin[7]~input                                                                        ; 1       ;
; Xin[6]~input                                                                        ; 1       ;
; Xin[5]~input                                                                        ; 1       ;
; Xin[4]~input                                                                        ; 1       ;
; Xin[3]~input                                                                        ; 1       ;
; Xin[2]~input                                                                        ; 1       ;
; Xin[1]~input                                                                        ; 1       ;
; Xin[0]~input                                                                        ; 1       ;
; Xin_Reg[15][10]                                                                     ; 1       ;
; Xin_Reg[15][9]                                                                      ; 1       ;
; Xin_Reg[15][8]                                                                      ; 1       ;
; Xin_Reg[15][7]                                                                      ; 1       ;
; Xin_Reg[15][6]                                                                      ; 1       ;
; Xin_Reg[15][5]                                                                      ; 1       ;
; Xin_Reg[15][4]                                                                      ; 1       ;
; Xin_Reg[15][3]                                                                      ; 1       ;
; Xin_Reg[15][2]                                                                      ; 1       ;
; Xin_Reg[15][1]                                                                      ; 1       ;
; Xin_Reg[15][0]                                                                      ; 1       ;
; yout[28]                                                                            ; 1       ;
; yout[27]                                                                            ; 1       ;
; yout[26]                                                                            ; 1       ;
; yout[25]                                                                            ; 1       ;
; yout[24]                                                                            ; 1       ;
; yout[23]                                                                            ; 1       ;
; yout[22]                                                                            ; 1       ;
; yout[21]                                                                            ; 1       ;
; yout[20]                                                                            ; 1       ;
; yout[19]                                                                            ; 1       ;
; yout[18]                                                                            ; 1       ;
; yout[17]                                                                            ; 1       ;
; yout[16]                                                                            ; 1       ;
; yout[15]                                                                            ; 1       ;
; yout[14]                                                                            ; 1       ;
; yout[13]                                                                            ; 1       ;
; yout[12]                                                                            ; 1       ;
; yout[11]                                                                            ; 1       ;
; yout[10]                                                                            ; 1       ;
; yout[9]                                                                             ; 1       ;
; yout[8]                                                                             ; 1       ;
; yout[7]                                                                             ; 1       ;
; yout[6]                                                                             ; 1       ;
; yout[5]                                                                             ; 1       ;
; yout[4]                                                                             ; 1       ;
; yout[3]                                                                             ; 1       ;
; yout[2]                                                                             ; 1       ;
; yout[1]                                                                             ; 1       ;
; yout[0]                                                                             ; 1       ;
; Add_Reg[4][12]~310                                                                  ; 1       ;
; Add_Reg[4][11]~309                                                                  ; 1       ;
; Add_Reg[4][11]~308                                                                  ; 1       ;
; Add_Reg[4][10]~307                                                                  ; 1       ;
; Add_Reg[4][10]~306                                                                  ; 1       ;
; Add_Reg[4][9]~305                                                                   ; 1       ;
; Add_Reg[4][9]~304                                                                   ; 1       ;
; Add_Reg[4][8]~303                                                                   ; 1       ;
; Add_Reg[4][8]~302                                                                   ; 1       ;
; Add_Reg[4][7]~301                                                                   ; 1       ;
; Add_Reg[4][7]~300                                                                   ; 1       ;
; Add_Reg[4][6]~299                                                                   ; 1       ;
; Add_Reg[4][6]~298                                                                   ; 1       ;
; Add_Reg[4][5]~297                                                                   ; 1       ;
; Add_Reg[4][5]~296                                                                   ; 1       ;
; Add_Reg[4][4]~295                                                                   ; 1       ;
; Add_Reg[4][4]~294                                                                   ; 1       ;
; Add_Reg[4][3]~293                                                                   ; 1       ;
; Add_Reg[4][3]~292                                                                   ; 1       ;
; Add_Reg[4][2]~291                                                                   ; 1       ;
; Add_Reg[4][2]~290                                                                   ; 1       ;
; Add_Reg[4][1]~289                                                                   ; 1       ;
; Add_Reg[4][1]~288                                                                   ; 1       ;
; Add_Reg[4][0]~287                                                                   ; 1       ;
; Add_Reg[4][0]~286                                                                   ; 1       ;
; Add_Reg[5][12]~284                                                                  ; 1       ;
; Add_Reg[5][11]~283                                                                  ; 1       ;
; Add_Reg[5][11]~282                                                                  ; 1       ;
; Add_Reg[5][10]~281                                                                  ; 1       ;
; Add_Reg[5][10]~280                                                                  ; 1       ;
; Add_Reg[5][9]~279                                                                   ; 1       ;
; Add_Reg[5][9]~278                                                                   ; 1       ;
; Add_Reg[5][8]~277                                                                   ; 1       ;
; Add_Reg[5][8]~276                                                                   ; 1       ;
; Add_Reg[5][7]~275                                                                   ; 1       ;
; Add_Reg[5][7]~274                                                                   ; 1       ;
; Add_Reg[5][6]~273                                                                   ; 1       ;
; Add_Reg[5][6]~272                                                                   ; 1       ;
; Add_Reg[5][5]~271                                                                   ; 1       ;
; Add_Reg[5][5]~270                                                                   ; 1       ;
; Add_Reg[5][4]~269                                                                   ; 1       ;
; Add_Reg[5][4]~268                                                                   ; 1       ;
; Add_Reg[5][3]~267                                                                   ; 1       ;
; Add_Reg[5][3]~266                                                                   ; 1       ;
; Add_Reg[5][2]~265                                                                   ; 1       ;
; Add_Reg[5][2]~264                                                                   ; 1       ;
; Add_Reg[5][1]~263                                                                   ; 1       ;
; Add_Reg[5][1]~262                                                                   ; 1       ;
; Add_Reg[5][0]~261                                                                   ; 1       ;
; Add_Reg[5][0]~260                                                                   ; 1       ;
; Add_Reg[6][12]~258                                                                  ; 1       ;
; Add_Reg[6][11]~257                                                                  ; 1       ;
; Add_Reg[6][11]~256                                                                  ; 1       ;
; Add_Reg[6][10]~255                                                                  ; 1       ;
; Add_Reg[6][10]~254                                                                  ; 1       ;
; Add_Reg[6][9]~253                                                                   ; 1       ;
; Add_Reg[6][9]~252                                                                   ; 1       ;
; Add_Reg[6][8]~251                                                                   ; 1       ;
; Add_Reg[6][8]~250                                                                   ; 1       ;
; Add_Reg[6][7]~249                                                                   ; 1       ;
; Add_Reg[6][7]~248                                                                   ; 1       ;
; Add_Reg[6][6]~247                                                                   ; 1       ;
; Add_Reg[6][6]~246                                                                   ; 1       ;
; Add_Reg[6][5]~245                                                                   ; 1       ;
; Add_Reg[6][5]~244                                                                   ; 1       ;
; Add_Reg[6][4]~243                                                                   ; 1       ;
; Add_Reg[6][4]~242                                                                   ; 1       ;
; Add_Reg[6][3]~241                                                                   ; 1       ;
; Add_Reg[6][3]~240                                                                   ; 1       ;
; Add_Reg[6][2]~239                                                                   ; 1       ;
; Add_Reg[6][2]~238                                                                   ; 1       ;
; Add_Reg[6][1]~237                                                                   ; 1       ;
; Add_Reg[6][1]~236                                                                   ; 1       ;
; Add_Reg[6][0]~235                                                                   ; 1       ;
; Add_Reg[6][0]~234                                                                   ; 1       ;
; Add_Reg[7][12]~232                                                                  ; 1       ;
; Add_Reg[7][11]~231                                                                  ; 1       ;
; Add_Reg[7][11]~230                                                                  ; 1       ;
; Add_Reg[7][10]~229                                                                  ; 1       ;
; Add_Reg[7][10]~228                                                                  ; 1       ;
; Add_Reg[7][9]~227                                                                   ; 1       ;
; Add_Reg[7][9]~226                                                                   ; 1       ;
; Add_Reg[7][8]~225                                                                   ; 1       ;
; Add_Reg[7][8]~224                                                                   ; 1       ;
; Add_Reg[7][7]~223                                                                   ; 1       ;
; Add_Reg[7][7]~222                                                                   ; 1       ;
; Add_Reg[7][6]~221                                                                   ; 1       ;
; Add_Reg[7][6]~220                                                                   ; 1       ;
; Add_Reg[7][5]~219                                                                   ; 1       ;
; Add_Reg[7][5]~218                                                                   ; 1       ;
; Add_Reg[7][4]~217                                                                   ; 1       ;
; Add_Reg[7][4]~216                                                                   ; 1       ;
; Add_Reg[7][3]~215                                                                   ; 1       ;
; Add_Reg[7][3]~214                                                                   ; 1       ;
; Add_Reg[7][2]~213                                                                   ; 1       ;
; Add_Reg[7][2]~212                                                                   ; 1       ;
; Add_Reg[7][1]~211                                                                   ; 1       ;
; Add_Reg[7][1]~210                                                                   ; 1       ;
; Add_Reg[7][0]~209                                                                   ; 1       ;
; Add_Reg[7][0]~208                                                                   ; 1       ;
; Add_Reg[3][12]~206                                                                  ; 1       ;
; Add_Reg[3][11]~205                                                                  ; 1       ;
; Add_Reg[3][11]~204                                                                  ; 1       ;
; Add_Reg[3][10]~203                                                                  ; 1       ;
; Add_Reg[3][10]~202                                                                  ; 1       ;
; Add_Reg[3][9]~201                                                                   ; 1       ;
; Add_Reg[3][9]~200                                                                   ; 1       ;
; Add_Reg[3][8]~199                                                                   ; 1       ;
; Add_Reg[3][8]~198                                                                   ; 1       ;
; Add_Reg[3][7]~197                                                                   ; 1       ;
; Add_Reg[3][7]~196                                                                   ; 1       ;
; Add_Reg[3][6]~195                                                                   ; 1       ;
; Add_Reg[3][6]~194                                                                   ; 1       ;
; Add_Reg[3][5]~193                                                                   ; 1       ;
; Add_Reg[3][5]~192                                                                   ; 1       ;
; Add_Reg[3][4]~191                                                                   ; 1       ;
; Add_Reg[3][4]~190                                                                   ; 1       ;
; Add_Reg[3][3]~189                                                                   ; 1       ;
; Add_Reg[3][3]~188                                                                   ; 1       ;
; Add_Reg[3][2]~187                                                                   ; 1       ;
; Add_Reg[3][2]~186                                                                   ; 1       ;
; Add_Reg[3][1]~185                                                                   ; 1       ;
; Add_Reg[3][1]~184                                                                   ; 1       ;
; Add_Reg[3][0]~183                                                                   ; 1       ;
; Add_Reg[3][0]~182                                                                   ; 1       ;
; Add_Reg[2][12]~180                                                                  ; 1       ;
; Add_Reg[2][11]~179                                                                  ; 1       ;
; Add_Reg[2][11]~178                                                                  ; 1       ;
; Add_Reg[2][10]~177                                                                  ; 1       ;
; Add_Reg[2][10]~176                                                                  ; 1       ;
; Add_Reg[2][9]~175                                                                   ; 1       ;
; Add_Reg[2][9]~174                                                                   ; 1       ;
; Add_Reg[2][8]~173                                                                   ; 1       ;
; Add_Reg[2][8]~172                                                                   ; 1       ;
; Add_Reg[2][7]~171                                                                   ; 1       ;
; Add_Reg[2][7]~170                                                                   ; 1       ;
; Add_Reg[2][6]~169                                                                   ; 1       ;
; Add_Reg[2][6]~168                                                                   ; 1       ;
; Add_Reg[2][5]~167                                                                   ; 1       ;
; Add_Reg[2][5]~166                                                                   ; 1       ;
; Add_Reg[2][4]~165                                                                   ; 1       ;
; Add_Reg[2][4]~164                                                                   ; 1       ;
; Add_Reg[2][3]~163                                                                   ; 1       ;
; Add_Reg[2][3]~162                                                                   ; 1       ;
; Add_Reg[2][2]~161                                                                   ; 1       ;
; Add_Reg[2][2]~160                                                                   ; 1       ;
; Add_Reg[2][1]~159                                                                   ; 1       ;
; Add_Reg[2][1]~158                                                                   ; 1       ;
; Add_Reg[2][0]~157                                                                   ; 1       ;
; Add_Reg[2][0]~156                                                                   ; 1       ;
; Add_Reg[0][12]~154                                                                  ; 1       ;
; Add_Reg[0][11]~153                                                                  ; 1       ;
; Add_Reg[0][11]~152                                                                  ; 1       ;
; Add_Reg[0][10]~151                                                                  ; 1       ;
; Add_Reg[0][10]~150                                                                  ; 1       ;
; Add_Reg[0][9]~149                                                                   ; 1       ;
; Add_Reg[0][9]~148                                                                   ; 1       ;
; Add_Reg[0][8]~147                                                                   ; 1       ;
; Add_Reg[0][8]~146                                                                   ; 1       ;
; Add_Reg[0][7]~145                                                                   ; 1       ;
; Add_Reg[0][7]~144                                                                   ; 1       ;
; Add_Reg[0][6]~143                                                                   ; 1       ;
; Add_Reg[0][6]~142                                                                   ; 1       ;
; Add_Reg[0][5]~141                                                                   ; 1       ;
; Add_Reg[0][5]~140                                                                   ; 1       ;
; Add_Reg[0][4]~139                                                                   ; 1       ;
; Add_Reg[0][4]~138                                                                   ; 1       ;
; Add_Reg[0][3]~137                                                                   ; 1       ;
; Add_Reg[0][3]~136                                                                   ; 1       ;
; Add_Reg[0][2]~135                                                                   ; 1       ;
; Add_Reg[0][2]~134                                                                   ; 1       ;
; Add_Reg[0][1]~133                                                                   ; 1       ;
; Add_Reg[0][1]~132                                                                   ; 1       ;
; Add_Reg[0][0]~131                                                                   ; 1       ;
; Add_Reg[0][0]~130                                                                   ; 1       ;
; Add_Reg[1][12]~128                                                                  ; 1       ;
; Add_Reg[1][11]~127                                                                  ; 1       ;
; Add_Reg[1][11]~126                                                                  ; 1       ;
; Add_Reg[1][10]~125                                                                  ; 1       ;
; Add_Reg[1][10]~124                                                                  ; 1       ;
; Add_Reg[1][9]~123                                                                   ; 1       ;
; Add_Reg[1][9]~122                                                                   ; 1       ;
; Add_Reg[1][8]~121                                                                   ; 1       ;
; Add_Reg[1][8]~120                                                                   ; 1       ;
; Add_Reg[1][7]~119                                                                   ; 1       ;
; Add_Reg[1][7]~118                                                                   ; 1       ;
; Add_Reg[1][6]~117                                                                   ; 1       ;
; Add_Reg[1][6]~116                                                                   ; 1       ;
; Add_Reg[1][5]~115                                                                   ; 1       ;
; Add_Reg[1][5]~114                                                                   ; 1       ;
; Add_Reg[1][4]~113                                                                   ; 1       ;
; Add_Reg[1][4]~112                                                                   ; 1       ;
; Add_Reg[1][3]~111                                                                   ; 1       ;
; Add_Reg[1][3]~110                                                                   ; 1       ;
; Add_Reg[1][2]~109                                                                   ; 1       ;
; Add_Reg[1][2]~108                                                                   ; 1       ;
; Add_Reg[1][1]~107                                                                   ; 1       ;
; Add_Reg[1][1]~106                                                                   ; 1       ;
; Add_Reg[1][0]~105                                                                   ; 1       ;
; Add_Reg[1][0]~104                                                                   ; 1       ;
; Add_Reg[4][12]                                                                      ; 1       ;
; Add_Reg[4][11]                                                                      ; 1       ;
; Add_Reg[4][10]                                                                      ; 1       ;
; Add_Reg[4][9]                                                                       ; 1       ;
; Add_Reg[4][8]                                                                       ; 1       ;
; Add_Reg[4][7]                                                                       ; 1       ;
; Add_Reg[4][6]                                                                       ; 1       ;
; Add_Reg[4][5]                                                                       ; 1       ;
; Add_Reg[4][4]                                                                       ; 1       ;
; Add_Reg[4][3]                                                                       ; 1       ;
; Add_Reg[4][2]                                                                       ; 1       ;
; Add_Reg[4][1]                                                                       ; 1       ;
; Add_Reg[4][0]                                                                       ; 1       ;
; Add_Reg[5][12]                                                                      ; 1       ;
; Add_Reg[5][11]                                                                      ; 1       ;
; Add_Reg[5][10]                                                                      ; 1       ;
; Add_Reg[5][9]                                                                       ; 1       ;
; Add_Reg[5][8]                                                                       ; 1       ;
; Add_Reg[5][7]                                                                       ; 1       ;
; Add_Reg[5][6]                                                                       ; 1       ;
; Add_Reg[5][5]                                                                       ; 1       ;
; Add_Reg[5][4]                                                                       ; 1       ;
; Add_Reg[5][3]                                                                       ; 1       ;
; Add_Reg[5][2]                                                                       ; 1       ;
; Add_Reg[5][1]                                                                       ; 1       ;
; Add_Reg[5][0]                                                                       ; 1       ;
; Add_Reg[6][12]                                                                      ; 1       ;
; Add_Reg[6][11]                                                                      ; 1       ;
; Add_Reg[6][10]                                                                      ; 1       ;
; Add_Reg[6][9]                                                                       ; 1       ;
; Add_Reg[6][8]                                                                       ; 1       ;
; Add_Reg[6][7]                                                                       ; 1       ;
; Add_Reg[6][6]                                                                       ; 1       ;
; Add_Reg[6][5]                                                                       ; 1       ;
; Add_Reg[6][4]                                                                       ; 1       ;
; Add_Reg[6][3]                                                                       ; 1       ;
; Add_Reg[6][2]                                                                       ; 1       ;
; Add_Reg[6][1]                                                                       ; 1       ;
; Add_Reg[6][0]                                                                       ; 1       ;
; Add_Reg[7][12]                                                                      ; 1       ;
; Add_Reg[7][11]                                                                      ; 1       ;
; Add_Reg[7][10]                                                                      ; 1       ;
; Add_Reg[7][9]                                                                       ; 1       ;
; Add_Reg[7][8]                                                                       ; 1       ;
; Add_Reg[7][7]                                                                       ; 1       ;
; Add_Reg[7][6]                                                                       ; 1       ;
; Add_Reg[7][5]                                                                       ; 1       ;
; Add_Reg[7][4]                                                                       ; 1       ;
; Add_Reg[7][3]                                                                       ; 1       ;
; Add_Reg[7][2]                                                                       ; 1       ;
; Add_Reg[7][1]                                                                       ; 1       ;
; Add_Reg[7][0]                                                                       ; 1       ;
; Add_Reg[3][12]                                                                      ; 1       ;
; Add_Reg[3][11]                                                                      ; 1       ;
; Add_Reg[3][10]                                                                      ; 1       ;
; Add_Reg[3][9]                                                                       ; 1       ;
; Add_Reg[3][8]                                                                       ; 1       ;
; Add_Reg[3][7]                                                                       ; 1       ;
; Add_Reg[3][6]                                                                       ; 1       ;
; Add_Reg[3][5]                                                                       ; 1       ;
; Add_Reg[3][4]                                                                       ; 1       ;
; Add_Reg[3][3]                                                                       ; 1       ;
; Add_Reg[3][2]                                                                       ; 1       ;
; Add_Reg[3][1]                                                                       ; 1       ;
; Add_Reg[3][0]                                                                       ; 1       ;
; Add_Reg[2][12]                                                                      ; 1       ;
; Add_Reg[2][11]                                                                      ; 1       ;
; Add_Reg[2][10]                                                                      ; 1       ;
; Add_Reg[2][9]                                                                       ; 1       ;
; Add_Reg[2][8]                                                                       ; 1       ;
; Add_Reg[2][7]                                                                       ; 1       ;
; Add_Reg[2][6]                                                                       ; 1       ;
; Add_Reg[2][5]                                                                       ; 1       ;
; Add_Reg[2][4]                                                                       ; 1       ;
; Add_Reg[2][3]                                                                       ; 1       ;
; Add_Reg[2][2]                                                                       ; 1       ;
; Add_Reg[2][1]                                                                       ; 1       ;
; Add_Reg[2][0]                                                                       ; 1       ;
; Add_Reg[0][12]                                                                      ; 1       ;
; Add_Reg[0][11]                                                                      ; 1       ;
; Add_Reg[0][10]                                                                      ; 1       ;
; Add_Reg[0][9]                                                                       ; 1       ;
; Add_Reg[0][8]                                                                       ; 1       ;
; Add_Reg[0][7]                                                                       ; 1       ;
; Add_Reg[0][6]                                                                       ; 1       ;
; Add_Reg[0][5]                                                                       ; 1       ;
; Add_Reg[0][4]                                                                       ; 1       ;
; Add_Reg[0][3]                                                                       ; 1       ;
; Add_Reg[0][2]                                                                       ; 1       ;
; Add_Reg[0][1]                                                                       ; 1       ;
; Add_Reg[0][0]                                                                       ; 1       ;
; Add_Reg[1][12]                                                                      ; 1       ;
; Add_Reg[1][11]                                                                      ; 1       ;
; Add_Reg[1][10]                                                                      ; 1       ;
; Add_Reg[1][9]                                                                       ; 1       ;
; Add_Reg[1][8]                                                                       ; 1       ;
; Add_Reg[1][7]                                                                       ; 1       ;
; Add_Reg[1][6]                                                                       ; 1       ;
; Add_Reg[1][5]                                                                       ; 1       ;
; Add_Reg[1][4]                                                                       ; 1       ;
; Add_Reg[1][3]                                                                       ; 1       ;
; Add_Reg[1][2]                                                                       ; 1       ;
; Add_Reg[1][1]                                                                       ; 1       ;
; Add_Reg[1][0]                                                                       ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~10        ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~9         ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~8         ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~7         ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~6         ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~5         ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~4         ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~3         ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~2         ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~1         ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~0         ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT24 ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT23 ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT22 ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT21 ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT20 ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT19 ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT18 ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT17 ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT16 ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1           ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~10        ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~9         ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~8         ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~7         ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~6         ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~5         ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~4         ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~3         ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~2         ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~1         ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~0         ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT24 ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT23 ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT22 ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT21 ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT20 ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT19 ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT18 ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT17 ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT16 ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1           ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~10        ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~9         ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~8         ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~7         ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~6         ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~5         ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~4         ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~3         ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~2         ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~1         ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~0         ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT24 ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT23 ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT22 ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT21 ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT20 ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT19 ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT18 ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT17 ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT16 ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1           ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~10        ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~9         ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~8         ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~7         ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~6         ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~5         ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~4         ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~3         ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~2         ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~1         ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~0         ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT24 ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT23 ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT22 ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT21 ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT20 ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT19 ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT18 ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT17 ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT16 ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1           ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~10        ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~9         ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~8         ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~7         ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~6         ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~5         ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~4         ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~3         ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~2         ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~1         ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~0         ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT24 ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT23 ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT22 ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT21 ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT20 ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT19 ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT18 ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT17 ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT16 ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1           ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~10        ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~9         ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~8         ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~7         ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~6         ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~5         ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~4         ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~3         ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~2         ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~1         ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~0         ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT24 ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT23 ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT22 ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT21 ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT20 ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT19 ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT18 ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT17 ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT16 ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1           ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~10        ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~9         ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~8         ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~7         ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~6         ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~5         ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~4         ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~3         ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~2         ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~1         ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~0         ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT24 ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT23 ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT22 ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT21 ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT20 ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT19 ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT18 ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT17 ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT16 ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1           ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~10        ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~9         ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~8         ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~7         ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~6         ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~5         ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~4         ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~3         ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~2         ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~1         ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~0         ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT24 ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT23 ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT22 ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT21 ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT20 ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT19 ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT18 ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT17 ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT16 ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1           ; 1       ;
; sum[28]~85                                                                          ; 1       ;
; Add10~56                                                                            ; 1       ;
; sum[27]~84                                                                          ; 1       ;
; sum[27]~83                                                                          ; 1       ;
; Add10~55                                                                            ; 1       ;
; Add10~54                                                                            ; 1       ;
; sum[26]~82                                                                          ; 1       ;
; sum[26]~81                                                                          ; 1       ;
; Add13~52                                                                            ; 1       ;
; Add10~53                                                                            ; 1       ;
; Add10~52                                                                            ; 1       ;
; Add8~52                                                                             ; 1       ;
; sum[25]~80                                                                          ; 1       ;
; sum[25]~79                                                                          ; 1       ;
; Add12~51                                                                            ; 1       ;
; Add12~50                                                                            ; 1       ;
; Add13~51                                                                            ; 1       ;
; Add13~50                                                                            ; 1       ;
; Add10~51                                                                            ; 1       ;
; Add10~50                                                                            ; 1       ;
; Add9~51                                                                             ; 1       ;
; Add9~50                                                                             ; 1       ;
; Add8~51                                                                             ; 1       ;
; Add8~50                                                                             ; 1       ;
; sum[24]~78                                                                          ; 1       ;
; sum[24]~77                                                                          ; 1       ;
; Add12~49                                                                            ; 1       ;
; Add12~48                                                                            ; 1       ;
; Add11~49                                                                            ; 1       ;
; Add11~48                                                                            ; 1       ;
; Add13~49                                                                            ; 1       ;
; Add13~48                                                                            ; 1       ;
; Add10~49                                                                            ; 1       ;
; Add10~48                                                                            ; 1       ;
; Add9~49                                                                             ; 1       ;
; Add9~48                                                                             ; 1       ;
; Add8~49                                                                             ; 1       ;
; Add8~48                                                                             ; 1       ;
; sum[23]~76                                                                          ; 1       ;
; sum[23]~75                                                                          ; 1       ;
; Add12~47                                                                            ; 1       ;
; Add12~46                                                                            ; 1       ;
; Add11~47                                                                            ; 1       ;
; Add11~46                                                                            ; 1       ;
; Add13~47                                                                            ; 1       ;
; Add13~46                                                                            ; 1       ;
; Add10~47                                                                            ; 1       ;
; Add10~46                                                                            ; 1       ;
; Add9~47                                                                             ; 1       ;
; Add9~46                                                                             ; 1       ;
; Add8~47                                                                             ; 1       ;
; Add8~46                                                                             ; 1       ;
; sum[22]~74                                                                          ; 1       ;
; sum[22]~73                                                                          ; 1       ;
; Add12~45                                                                            ; 1       ;
; Add12~44                                                                            ; 1       ;
; Add11~45                                                                            ; 1       ;
; Add11~44                                                                            ; 1       ;
; Add13~45                                                                            ; 1       ;
; Add13~44                                                                            ; 1       ;
; Add10~45                                                                            ; 1       ;
; Add10~44                                                                            ; 1       ;
; Add9~45                                                                             ; 1       ;
; Add9~44                                                                             ; 1       ;
; Add8~45                                                                             ; 1       ;
; Add8~44                                                                             ; 1       ;
; sum[21]~72                                                                          ; 1       ;
; sum[21]~71                                                                          ; 1       ;
; Add12~43                                                                            ; 1       ;
; Add12~42                                                                            ; 1       ;
; Add11~43                                                                            ; 1       ;
; Add11~42                                                                            ; 1       ;
; Add13~43                                                                            ; 1       ;
; Add13~42                                                                            ; 1       ;
; Add10~43                                                                            ; 1       ;
; Add10~42                                                                            ; 1       ;
; Add9~43                                                                             ; 1       ;
; Add9~42                                                                             ; 1       ;
; Add8~43                                                                             ; 1       ;
; Add8~42                                                                             ; 1       ;
; sum[20]~70                                                                          ; 1       ;
; sum[20]~69                                                                          ; 1       ;
; Add12~41                                                                            ; 1       ;
; Add12~40                                                                            ; 1       ;
; Add11~41                                                                            ; 1       ;
; Add11~40                                                                            ; 1       ;
; Add13~41                                                                            ; 1       ;
; Add13~40                                                                            ; 1       ;
; Add10~41                                                                            ; 1       ;
; Add10~40                                                                            ; 1       ;
; Add9~41                                                                             ; 1       ;
; Add9~40                                                                             ; 1       ;
; Add8~41                                                                             ; 1       ;
; Add8~40                                                                             ; 1       ;
; sum[19]~68                                                                          ; 1       ;
; sum[19]~67                                                                          ; 1       ;
; Add12~39                                                                            ; 1       ;
; Add12~38                                                                            ; 1       ;
; Add11~39                                                                            ; 1       ;
; Add11~38                                                                            ; 1       ;
; Add13~39                                                                            ; 1       ;
; Add13~38                                                                            ; 1       ;
; Add10~39                                                                            ; 1       ;
; Add10~38                                                                            ; 1       ;
; Add9~39                                                                             ; 1       ;
; Add9~38                                                                             ; 1       ;
; Add8~39                                                                             ; 1       ;
; Add8~38                                                                             ; 1       ;
; sum[18]~66                                                                          ; 1       ;
; sum[18]~65                                                                          ; 1       ;
; Add12~37                                                                            ; 1       ;
; Add12~36                                                                            ; 1       ;
; Add11~37                                                                            ; 1       ;
; Add11~36                                                                            ; 1       ;
; Add13~37                                                                            ; 1       ;
; Add13~36                                                                            ; 1       ;
; Add10~37                                                                            ; 1       ;
; Add10~36                                                                            ; 1       ;
; Add9~37                                                                             ; 1       ;
; Add9~36                                                                             ; 1       ;
; Add8~37                                                                             ; 1       ;
; Add8~36                                                                             ; 1       ;
; sum[17]~64                                                                          ; 1       ;
; sum[17]~63                                                                          ; 1       ;
; Add12~35                                                                            ; 1       ;
; Add12~34                                                                            ; 1       ;
; Add11~35                                                                            ; 1       ;
; Add11~34                                                                            ; 1       ;
; Add13~35                                                                            ; 1       ;
; Add13~34                                                                            ; 1       ;
; Add10~35                                                                            ; 1       ;
; Add10~34                                                                            ; 1       ;
; Add9~35                                                                             ; 1       ;
; Add9~34                                                                             ; 1       ;
; Add8~35                                                                             ; 1       ;
; Add8~34                                                                             ; 1       ;
; sum[16]~62                                                                          ; 1       ;
; sum[16]~61                                                                          ; 1       ;
; Add12~33                                                                            ; 1       ;
; Add12~32                                                                            ; 1       ;
; Add11~33                                                                            ; 1       ;
; Add11~32                                                                            ; 1       ;
; Add13~33                                                                            ; 1       ;
; Add13~32                                                                            ; 1       ;
; Add10~33                                                                            ; 1       ;
; Add10~32                                                                            ; 1       ;
; Add9~33                                                                             ; 1       ;
; Add9~32                                                                             ; 1       ;
; Add8~33                                                                             ; 1       ;
; Add8~32                                                                             ; 1       ;
; sum[15]~60                                                                          ; 1       ;
; sum[15]~59                                                                          ; 1       ;
; Add12~31                                                                            ; 1       ;
; Add12~30                                                                            ; 1       ;
; Add11~31                                                                            ; 1       ;
; Add11~30                                                                            ; 1       ;
; Add13~31                                                                            ; 1       ;
; Add13~30                                                                            ; 1       ;
; Add10~31                                                                            ; 1       ;
; Add10~30                                                                            ; 1       ;
; Add9~31                                                                             ; 1       ;
; Add9~30                                                                             ; 1       ;
; Add8~31                                                                             ; 1       ;
+-------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 8           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 8           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 16          ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 8           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                         ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mult:Umult1|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y11_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mult:Umult0|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y8_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mult:Umult2|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y9_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mult:Umult3|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y10_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mult:Umult7|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mult:Umult6|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y14_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mult:Umult5|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1 ;                            ; DSPMULT_X34_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mult:Umult4|lpm_mult:lpm_mult_component|mult_86p:auto_generated|mac_mult1 ;                            ; DSPMULT_X34_Y12_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 755 / 47,787 ( 2 % )   ;
; C16 interconnects           ; 22 / 1,804 ( 1 % )     ;
; C4 interconnects            ; 422 / 31,272 ( 1 % )   ;
; Direct links                ; 177 / 47,787 ( < 1 % ) ;
; Global clocks               ; 2 / 20 ( 10 % )        ;
; Local interconnects         ; 152 / 15,408 ( < 1 % ) ;
; R24 interconnects           ; 19 / 1,775 ( 1 % )     ;
; R4 interconnects            ; 633 / 41,310 ( 2 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.26) ; Number of LABs  (Total = 39) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 2                            ;
; 13                                          ; 8                            ;
; 14                                          ; 5                            ;
; 15                                          ; 3                            ;
; 16                                          ; 14                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.59) ; Number of LABs  (Total = 39) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 27                           ;
; 1 Clock                            ; 27                           ;
; 1 Clock enable                     ; 8                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.95) ; Number of LABs  (Total = 39) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 8                            ;
; 14                                           ; 5                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 5                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 13.03) ; Number of LABs  (Total = 39) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 0                            ;
; 2                                                ; 1                            ;
; 3                                                ; 1                            ;
; 4                                                ; 0                            ;
; 5                                                ; 0                            ;
; 6                                                ; 0                            ;
; 7                                                ; 1                            ;
; 8                                                ; 1                            ;
; 9                                                ; 1                            ;
; 10                                               ; 1                            ;
; 11                                               ; 1                            ;
; 12                                               ; 2                            ;
; 13                                               ; 8                            ;
; 14                                               ; 7                            ;
; 15                                               ; 8                            ;
; 16                                               ; 7                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.03) ; Number of LABs  (Total = 39) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 7                            ;
; 4                                            ; 5                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 4                            ;
; 26                                           ; 11                           ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 43        ; 0            ; 0            ; 43        ; 43        ; 0            ; 29           ; 0            ; 0            ; 14           ; 0            ; 29           ; 14           ; 0            ; 0            ; 0            ; 29           ; 0            ; 0            ; 0            ; 0            ; 0            ; 43        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 43           ; 43           ; 43           ; 43           ; 43           ; 0         ; 43           ; 43           ; 0         ; 0         ; 43           ; 14           ; 43           ; 43           ; 29           ; 43           ; 14           ; 29           ; 43           ; 43           ; 43           ; 14           ; 43           ; 43           ; 43           ; 43           ; 43           ; 0         ; 43           ; 43           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Yout[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[16]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[17]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[18]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[19]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[20]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[21]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[22]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[23]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[24]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[25]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[26]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[27]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yout[28]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Wed May 28 20:48:35 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off FirParallel -c FirFullSerial
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE15F17C8 for design "FirFullSerial"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 43 pins of 43 total pins
    Info (169086): Pin Yout[0] not assigned to an exact location on the device
    Info (169086): Pin Yout[1] not assigned to an exact location on the device
    Info (169086): Pin Yout[2] not assigned to an exact location on the device
    Info (169086): Pin Yout[3] not assigned to an exact location on the device
    Info (169086): Pin Yout[4] not assigned to an exact location on the device
    Info (169086): Pin Yout[5] not assigned to an exact location on the device
    Info (169086): Pin Yout[6] not assigned to an exact location on the device
    Info (169086): Pin Yout[7] not assigned to an exact location on the device
    Info (169086): Pin Yout[8] not assigned to an exact location on the device
    Info (169086): Pin Yout[9] not assigned to an exact location on the device
    Info (169086): Pin Yout[10] not assigned to an exact location on the device
    Info (169086): Pin Yout[11] not assigned to an exact location on the device
    Info (169086): Pin Yout[12] not assigned to an exact location on the device
    Info (169086): Pin Yout[13] not assigned to an exact location on the device
    Info (169086): Pin Yout[14] not assigned to an exact location on the device
    Info (169086): Pin Yout[15] not assigned to an exact location on the device
    Info (169086): Pin Yout[16] not assigned to an exact location on the device
    Info (169086): Pin Yout[17] not assigned to an exact location on the device
    Info (169086): Pin Yout[18] not assigned to an exact location on the device
    Info (169086): Pin Yout[19] not assigned to an exact location on the device
    Info (169086): Pin Yout[20] not assigned to an exact location on the device
    Info (169086): Pin Yout[21] not assigned to an exact location on the device
    Info (169086): Pin Yout[22] not assigned to an exact location on the device
    Info (169086): Pin Yout[23] not assigned to an exact location on the device
    Info (169086): Pin Yout[24] not assigned to an exact location on the device
    Info (169086): Pin Yout[25] not assigned to an exact location on the device
    Info (169086): Pin Yout[26] not assigned to an exact location on the device
    Info (169086): Pin Yout[27] not assigned to an exact location on the device
    Info (169086): Pin Yout[28] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
    Info (169086): Pin Xin[0] not assigned to an exact location on the device
    Info (169086): Pin Xin[1] not assigned to an exact location on the device
    Info (169086): Pin Xin[2] not assigned to an exact location on the device
    Info (169086): Pin Xin[3] not assigned to an exact location on the device
    Info (169086): Pin Xin[4] not assigned to an exact location on the device
    Info (169086): Pin Xin[5] not assigned to an exact location on the device
    Info (169086): Pin Xin[6] not assigned to an exact location on the device
    Info (169086): Pin Xin[7] not assigned to an exact location on the device
    Info (169086): Pin Xin[8] not assigned to an exact location on the device
    Info (169086): Pin Xin[9] not assigned to an exact location on the device
    Info (169086): Pin Xin[10] not assigned to an exact location on the device
    Info (169086): Pin Xin[11] not assigned to an exact location on the device
Info (332104): Reading SDC File: 'FirParallel.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000       Ts_clk
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node rst~input (placed in PIN M2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Xin_Reg[15][0]
        Info (176357): Destination node Xin_Reg[15][1]
        Info (176357): Destination node Xin_Reg[15][2]
        Info (176357): Destination node Xin_Reg[15][3]
        Info (176357): Destination node Xin_Reg[15][4]
        Info (176357): Destination node Xin_Reg[15][5]
        Info (176357): Destination node Xin_Reg[15][6]
        Info (176357): Destination node Xin_Reg[15][7]
        Info (176357): Destination node Xin_Reg[15][8]
        Info (176357): Destination node Xin_Reg[15][9]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 41 (unused VREF, 2.5V VCCIO, 12 input, 29 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X10_Y10 to location X20_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file D:/FilterVerilog/Chapter_4/E4_8/FirParallel/FirFullSerial.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 442 megabytes
    Info: Processing ended: Wed May 28 20:48:48 2014
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/FilterVerilog/Chapter_4/E4_8/FirParallel/FirFullSerial.fit.smsg.


