我们实现了一款高速多端口共享缓存管理模块，名为Hydra。

除实现了赛题的基础要求外，Hydra的特点有：

1）实现了完全意义上的动态分配内存；

2）实现了无需缓冲结构的零延迟写入机制；

3）实现了极低延迟的读出机制（一般小于4周期，极端情况也不超过16个周期）；

4）最大程度保证时序严谨性，并证明各子模块良好的鲁棒性；

5）除SRAM本体外仅需不超过200KB外部资源（校验、内存管理、队列管理等）；

6）基于最常用的16位宽SRAM，且不要求真双口，仅需伪双口；

7）代码简介清晰，符合规范，配有标准的注释。

Hydra的创新点与难点有：

1）融入了页表管理的模式，极大优化运行逻辑，维持体系简洁；

2）参考并延申了FIFO、链表的数据结构思想，实现了时间复杂度为O(1)的内存分配与回收；

3）通过缓解内存碎片化，极致压缩内存管理所需的外部资源；

4）拟定多方面低算力需求的分配策略，极大地降低了读写延迟。



Hydra团队的三名队均为华南理工大学微电子学院微电子科学与工程专业大一学生，立志于贡献国家的芯片事业。这是我们第一次参赛，从初识数字IC，认真准备，到研究完成，长达四个月。由于我们具有良好的计算机基础，即使是“初生牛犊”，也有自信交出满意的答卷，取得不错的成绩。

团队队员的技术方向与项目中的分工：

严大粟（队长）：擅长软件（Java/C/C++/Kotlin/Rust等）/硬件（Verilog/Chisel）编程，熟悉嵌入式开发（STM32、RT-Thread），熟悉计算机组成、RISC-V架构、操作系统、编译原理等。在项目中负责模块的总设计，参与代码编写。

鲁毅轩（队员）：擅长软件（C++/Rust）/硬件（Verilog）编程，熟悉嵌入式开发（STM32）。在项目中负责代码的编写与调试。

李泊含（队员）：具备基本的数学电路的知识，熟练掌握多媒体制作软件以及办公软件。在项目中负责展示方面的工作，如PPT、设计图等的制作。