<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:38:33.3833</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0189580</applicationNumber><claimCount>14</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE</inventionTitleEng><openDate>2024.07.08</openDate><openNumber>10-2024-0106628</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 99/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 일 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하고, 투명 전도성 산화물과 산화물 반도체층 중 어느 하나로 이루어진 기판, 기판 상에서 비표시 영역에 배치되고, 복수의 트랜지스터, Q 노드 및 QB 노드를 포함하는 게이트 구동부 및 기판과 게이트 구동부 사이에 배치되는 복수의 차폐층을 포함하고, 복수의 차폐층은, 복수의 트랜지스터 중 제1 트랜지스터 그룹과 중첩된 제1 차폐층 및 복수의 트랜지스터 중 제2 트랜지스터 그룹과 중첩된 제2 차폐층을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 표시 영역 및 비표시 영역을 포함하고, 투명 전도성 산화물과 산화물 반도체층 중 어느 하나로 이루어진 기판;상기 기판 상에서 상기 비표시 영역에 배치되고, 복수의 트랜지스터, Q 노드 및 QB 노드를 포함하는 게이트 구동부; 및상기 기판과 상기 게이트 구동부 사이에 배치되는 복수의 차폐층을 포함하고,상기 복수의 차폐층은,상기 복수의 트랜지스터 중 제1 트랜지스터 그룹과 연결된 제1 차폐층; 및상기 복수의 트랜지스터 중 제2 트랜지스터 그룹과 연결된 제2 차폐층을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 차폐층은 상기 제1 트랜지스터 그룹과 중첩하도록 배치되고,상기 제2 차폐층은 상기 제2 트랜지스터 그룹과 중첩하도록 배치되는, 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 차폐층은 상기 제1 트랜지스터 그룹의 적어도 하나의 트랜지스터의 출력 단자에 연결되고,상기 제2 차폐층은 상기 제2 트랜지스터 그룹의 적어도 하나의 트랜지스터의 출력 단자에 연결되는, 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제1 트랜지스터 그룹은 상기 Q 노드의 부트스트랩(bootstrap) 시 출력 단자에 로직 하이의 전압이 인가되고,상기 제2 트랜지스터 그룹은 상기 Q 노드의 부트스트랩 시 출력 단자에 로직 로우 전압이 인가되는, 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 복수의 트랜지스터와 상기 차폐층 사이에 배치되는 무기 절연층을 더 포함하고,상기 제1 트랜지스터 그룹의 적어도 하나의 트랜지스터의 출력 단자는 상기 무기 절연층의 컨택홀을 통해 상기 제1 차폐층과 전기적으로 연결되고,상기 제2 트랜지스터 그룹의 적어도 하나의 트랜지스터의 출력 단자는 상기 무기 절연층의 컨택홀을 통해 상기 제2 차폐층과 전기적으로 연결되고, 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 복수의 차폐층은,상기 복수의 트랜지스터 중 제3 트랜지스터 그룹과 연결된 제3 차폐층; 및상기 복수의 트랜지스터 중 제4 트랜지스터 그룹과 연결된 제4 차폐층을 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 제3 차폐층은 상기 제3 트랜지스터 그룹의 적어도 하나의 트랜지스터의 출력 단자에 연결되고,상기 제4 차폐층은 상기 제4 트랜지스터 그룹의 적어도 하나의 트랜지스터의 출력 단자에 연결되는, 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제1 트랜지스터 그룹의 트랜지스터의 출력 단자의 전압은 상기 Q 노드의 전압과 동일하고,상기 제2 트랜지스터 그룹의 트랜지스터의 출력 단자의 전압은 상기 QB 노드의 전압과 동일하고,상기 제3 트랜지스터 그룹의 트랜지스터의 출력 단자의 전압은 저전위 전압과 동일하고,상기 제4 트랜지스터 그룹의 트랜지스터는 캐리 신호, 스캔 신호 또는 센싱 신호를 출력하는 트랜지스터인, 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 제4 차폐층은 상기 Q 노드와 중첩하도록 배치되는, 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제6항에 있어서,상기 복수의 차폐층은,상기 복수의 트랜지스터 중 제5 트랜지스터 그룹과 연결된 제5 차폐층;상기 복수의 트랜지스터 중 제6 트랜지스터 그룹과 연결된 제6 차폐층; 및상기 복수의 트랜지스터 중 제7 트랜지스터 그룹과 연결된 제7 차폐층을 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제5 차폐층은 상기 제5 트랜지스터 그룹의 적어도 하나의 트랜지스터의 출력 단자에 연결되고,상기 제6 차폐층은 상기 제6 트랜지스터 그룹의 적어도 하나의 트랜지스터의 출력 단자에 연결되고,상기 제7 차폐층은 상기 제7 트랜지스터 그룹의 적어도 하나의 트랜지스터의 출력 단자에 연결되는, 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제5 트랜지스터 그룹의 트랜지스터의 출력 단자의 전압은 고전위 전압과 동일하고,상기 제6 트랜지스터 그룹의 트랜지스터의 출력 단자의 전압은 그라운드 전압과 동일하고,상기 제7 트랜지스터 그룹의 트랜지스터의 출력 단자는 클럭 배선에 전기적으로 연결되는, 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,상기 복수의 차폐층은 서로 절연된, 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서,상기 복수의 차폐층은 동일 상에서 서로 이격되어 배치되고, 동일 물질로 이루어진, 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>Yang, Jun Hyeok</engName><name>양준혁</name></inventorInfo><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>Hyun, Myeong Hak</engName><name>현명학</name></inventorInfo><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>Kim, Jae Hyeong</engName><name>김재형</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 언주로 ***, *층, *층  (역삼동, 아레나빌딩)</address><code>920161000011</code><country>대한민국</country><engName>INVENSYNC Intellectual Property Group</engName><name>특허법인인벤싱크</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.12.29</receiptDate><receiptNumber>1-1-2022-1421045-38</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220189580.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93682c07fb8a838fae6ce52040beab13b73a29373c0a68217c9934f8fcfdfa3860b38cdbbe175cdcb596d6a8f887256dfd945c083c583f7f90</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff99f7a23f3e0ea420f119d6cf18e753baee177464d5936dd9a338736658673f1d7530e6acbf3be5b732ba0d9f9171e576a7808315ee7f1df</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>