INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/sofia/Desktop/Documentos/2025/arqui/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sources_1/new/fadd.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module fadd
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/sofia/Desktop/Documentos/2025/arqui/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sources_1/new/falu.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module falu
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/sofia/Desktop/Documentos/2025/arqui/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sources_1/new/fdiv.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module fdiv
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/sofia/Desktop/Documentos/2025/arqui/proyecto-1---arquitectura-de-computadores/codigoMul/fmul.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module fmul
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/sofia/Desktop/Documentos/2025/arqui/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sources_1/new/fp16_32.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module fp16_32
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/sofia/Desktop/Documentos/2025/arqui/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sources_1/new/fp32_16.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module fp32_16
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/sofia/Desktop/Documentos/2025/arqui/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sources_1/new/fsub.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module fsub
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/sofia/Desktop/Documentos/2025/arqui/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sim_1/new/tb_falu.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_falu
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/sofia/Desktop/Documentos/2025/arqui/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sim_1/new/tb_fdiv.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_fdiv
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/sofia/Desktop/Documentos/2025/arqui/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sim_1/new/tb_fsub.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_fsub
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/sofia/Desktop/Documentos/2025/arqui/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sim_1/new/tb_fadd.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_fadd
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/sofia/Desktop/Documentos/2025/arqui/proyecto-1---arquitectura-de-computadores/codigoMul/fmul_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb
