一、摘要 
本 研 究 計 畫 的 目 標 是 要 以 標 準 的
TSMC 0.35um SiGe BiCMOS 製程實現一
個全新的影像偵測器架構，以突破目前
CMOS imager 所面臨的限制。此影像偵
測器的 p ixel 整合一個新型又高效能的光
偵測器  (PTPD)，Column Amplifier 則為
一個差動對數放大器。此新穎影像偵測
器不以電容的充放電為機制，故其具有
速度快之優點。又因 PTPD 之靈敏度高，
因此影像偵測器具有可在低照度下運作
的優勢。本計畫驗證 pixel level 及小 array 
level (3x3)的功能，設計新型高動態範圍讀
出電路(Wide Dynamic Range I-V converter)與相
關雙取樣(CDS)電路來實現高動態範圍之影像
偵測器 3×3 陣列，並量測其特性。 
 
Abstract 
In this project, a high performance SiGe 
Phototransistor Photodetector (PTPD) , a 
wide dynamic range I-V converter, and a CDS 
(Correlated Double Sampling) circuit were used to 
design a high performance image sensor array. It 
was fabricated with TSMC 3P3M 0.35 m SiGe 
technology. The measured input dynamic range of 
the imager is 120 dB. The total current 
consumption is 6.08mA under a 3.3V supply 
voltage. 
 
二、計劃緣由與目的 
   以傳統 CMOS imager 的架構來增進 imager
的任何一項效能，往往都是要犧牲其他項效
能。例如增加動態範圍便難以兼顧 pixel 尺寸(關
係到解析度與成本)，增加解析度便得犧牲 frame 
rate …等等。然而，貼近「標準製程」實在是
CMOS imager 技術的一大誘人之處，因此，如
何能以某種「標準製程」製作 imager 而又能突
破上述 imager 功能增進的取捨條件限制，應是
一個很有應用潛力的研究題目。又，傳統 CMOS 
imager 領域已經佈滿國際大廠的專利地雷，若
沒有新架構提出，新進者根本無法突圍，非常
不利於學術研究。因此，若能研究出新的 imager
架構，且充分利用我國在「標準製程」上的產
業優勢，應是極具學術與經濟價值的貢獻。  
本研究的目的即在於使用改良型的 imager
架構，在標準的 TSMC 0.35m SiGe BiCMOS
製程驗證此架構可應用於影像偵測，同時希望
最終能解決前述的問題。此 imager 架構的特點
為使用本實驗室研發之新型的高效能光偵測器
PTPD作為pixel的基本單元，並揚棄傳統CMOS 
imager 以電容上電荷量變化產生電壓差作為訊
號的方式，改採以電流通過讀出電路後所轉換
之電壓作為訊號，此方式之所以能達成，乃因
新型的高效能光偵測器之響應度較一般標準 Si
製程下所製造之光偵測器高很多，輸出光電流
夠大。為了測試幾種不同的前端光偵測器，因
此共使用了四組 3×3 像素陣列電路作設計驗
證。另外再設計了 CDS 電路來消除因製程變異
所造成的 FPN (Fixed Pattern Noise)。 
 
三、設計原理與方法 
圖一所示為常見之影像處理之系統架構
圖，其中影像訊號經由光學鏡片聚焦，然後經
過偏光片將光線極化成同向性的入射光，再經
過濾光片之後照射到影像感測器，進行光電轉
換後和電路的放大之後轉成電壓輸出，再由自
動增益控制器和 A/D 轉換為數位訊號，數位電
路的部份負責色彩以及相關影像呈像的處理。
本計畫研究部分為影像感測器，其架構圖及像
素電路圖如圖二、圖三所示。 
本計畫以高效能光偵測器及四顆電晶體構
成單一 pixel，取代傳統 CMOS imager 之 3T 或
4T 之架構，而加入開關電路可以提供 pixel「選
取」以及「重置」的功能。每一行設置一疊接
式 BJT 可以提供電流轉電壓的機制，使用本架
構來設計的主要原因是為了提高動態範圍，因
頻率訊號，用以使 DFF 在每隔一段時間將訊號
往後一級送；最後一級 DFF 之輸出亦接到第一
級 DFF 輸入，如此可使此移位暫存器之訊號不
斷地循環，以便在量測時能看到一固定循環之
像素陣列輸出訊號，並送給後級數位類比轉換
器作數位值輸出。 
其他數位控制電路（圖六）部分，使用了
7bit的計數器（圖七）、數位邏輯閘、移位暫存
器等；由於TSMC對於0.35m SiGe BiCMOS製
程未提供cell based library，因此無法使用電腦
化合成方式及自動佈局軟體來製作數位電路部
分，故本數位控制電路採用等同於類比電路來
進行模擬及驗證。 
圖八為本計畫感測器的系統架構圖，包含 3
×3 影像感測陣列、讀出電路、CDS 電路。量測
時利用示波器將 CDS 雙端的訊號讀出。 
 
四、實測結果 
圖九為整體量測系統示意圖，量測影像感
測電路的儀器包含有示波器、可見光光源、照
度計(Lux meter)、波形產生器。量測項目為「動
態範圍」、「輸出振幅」、「總電流消耗」。 
(a)Photo detector 和光源的關係： 
晶片下線前有將本影像感測器所使用到的
光偵測器進行量測，作為驗證電路時的依據，
所測量到的 photo current 和照度(lux)大小關係
圖如圖十所示，輸入光源的動態範圍為 153.4 dB 
(0.01lux~470000lux)，輸出光電流的動態範圍為
132.6 dB (10 pA~43 uA)。 
(b)數位控制信號量測結果： 
    外部輸入不同頻率的時脈到晶片，並使用 
邏輯分析儀觀察除頻器電路是否正常動作，並 
隨頻率不同而變化，使晶片內部其他數位控制 
訊號正常操作（如圖十一、十二）。 
(c)偏壓電路量測結果： 
    使用示波器觀察緩衝級、CDS 電路的偏壓 
電路點是否正常。量測所得為 Vbn 偏壓點
0.77V，Vbp 偏壓點為 2.4462V（如圖十三、十
四）。 
(d)影像感測器的量測結果： 
    經由正常動作的數位控制電路協助下，圖
十五、圖十六所示為影像感測器分別在輸入不
同頻率時脈下的量測結果，由數據整理可觀察
出下列情形： 
①九個像素的輸出雙端差值在中低照度下，一
致性皆能維持，但到了高照度下（約 10000 lux
以上）其一致性便會開始發散，且當電路操
作速率越低時，此效應在較低照度時便會發
生。 
②觀察九個像素的 Vod 輸出值，在高照度下
（約 10000 lux 以上），準位會開始降低，這
表示此時在光偵測器上的開關，會有關不掉
的情形發生，因而造成上述一致性發散的現
象。 
    與圖十七的模擬結果比較後，可發現除了
在高亮度區有開關關不掉的問題外，對照度變
化的趨勢斜率及準位，實測和模擬結果均符合。 
 
五、討論 
    在電路設計方面，控制光偵測器的開關如
能重新規劃，避免在高亮度時發生開關關不掉
的問題，將有助保持像素在高亮度區輸出準位
的一致性，提升整體電路的動態範圍。 
在晶片電路佈局方面，勢必要將電容做對 
稱佈局至同一區域，才能減少行與行間 CDS 電
路中電容彼此之間的變異量；另外各行電路彼
此的寄生電容量也要盡量一致，才能減少各像
素輸出準位的變異。 
 
六、結論 
    本計畫使用 TSMC 0.35m SiGe BiCMOS
標準製程來實現高動態範圍影像感測電路，以
下我們將主要的研究成果與貢獻整理如下： 
① 在像素陣列方面，曾經成功驗證 3×3 像素
陣列的高效能光偵測器，並藉由新型電流轉
電壓讀出電路的幫助，將大範圍的電流輸入
Cs Cd
Vshs Vshd
Vin
Vcol
Vbp
Vos Vod
VDD
(1/0.35), m=1 (1/0.35), m=1
120 (fF)120 (fF)
(1/0.35), m=1
(1/0.35), m=1
(1/0.35), m=10(1/0.35), m=10
(1/0.35), m=1
(1/0.35), m=1
圖四 CDS 電路圖 
D
Q
Q D Q D Q D
Q
Q D
Q
Q D
Q
Q
ROW1
f
Q Q
clk_div
clk_div
f
clk_div
ROW2
f
clk_div
ROW61
f
ROW62
clk_div
f
ROW63
clk_div
reset resetreset reset reset
vdd
reset_2
 
D
Q
Q D Q D Q D
Q
Q D
Q
Q D
Q
Q
COL1
f
Q Q
CLK_in
f
COL2
f
COL61
f
COL62
f
COL63
CLK_in
resetreset reset reset
vdd
reset_2
CLK_inCLK_inCLK_inCLK_in
圖五 行、列控制電路圖 
 
 
 
Q
R
E
S
E
T
CLK
T flip flop
Q
R
E
S
E
T
CLK
T flip flop
Q
R
E
S
E
T
CLK
T flip flop
Q
R
E
S
E
T
CLK
T flip flop
Q
R
E
S
E
T
CLK
T flip flop
Q
R
E
S
E
T
CLK
T flip flop
Q
R
E
S
E
T
CLK
T flip flop
Reset
CLK_in
CLK_1 CLK_2 CLK_3 CLK_4 CLK_5 CLK_6 CLK_7
圖六 7-bit 計數器 
 
 
CLK_7
CLK_2
CLK_4
CLK_3
CLK_6
CLK_5
CLK_1
clk_div
 
CLK_1
CLK_2
CLK_4
CLK_3
CLK_6
CLK_5
CLK_7
Vreset
 
CLK_in
Vreset
Vshd
CLK_in
clk_div
Vshs
 
圖七 其他數位部分控制電路 
 
 
 
  
Row1 Row2 Col1
CDS
Col2 Col3 Vos VodRow3
PixelPixel Pixel Pixeli l
 
i l
 
Wide-Dynamic Range
I-V Converter
 
PixelPixel Pixel Pixeli l
 
i l
  
PixelPixel Pixel Pixeli l
 
i l
  
Wide-Dynamic Range
I-V Converter
Wide-Dynamic Range
I-V Converter
CDS
CDS
11 12 13
21 22 23
31 32 33
 
圖八 3×3 影像感測架構圖 
 
 
1E-3 0.01 0.1 1 10 100 1000 10000 1000001000000 1E7
-50
0
50
100
150
200
250
300
350
400
450
V
d
if
f 
(m
V
)
Illumination (lx.)
 11
 12
 13
 21
 22
 23
 31
 32
 33
 average
圖十五 九個像素雙端輸出隨照度變化量測結果(1MHz) 
 
1E-3 0.01 0.1 1 10 100 1000 10000 1000001000000 1E7
-50
0
50
100
150
200
250
300
350
400
450
500
V
d
if
f 
(m
V
)
Illumination (lx.)
 11
 12
 13
 21
 22
 23
 31
 32
 33
 average
 
圖十六 九個像素雙端輸出隨照度變化結果(500KHz) 
0.01 0.1 1 10 100 1000 10000 100000 1000000 1E7
0
100
200
300
400
500
v
 d
if
fe
re
n
c
e
(v
o
s
-v
o
d
) 
(m
V
)
Illumination (lx.)
 11
 21
 31
 12
 22
 32
 13
 23
 33
     圖十七 九個像素雙端輸出隨照度變化模擬結果
今年大會還有一個重點主題:”More Than Moore”，探討IC產業發展至今，
Moore’s Law是否適用?是否該賦予新的意涵? 為了這個主題，大會特別安排
了一個Keynote Speech和一個Panel Discussion，足見其重視的程度。 
此次發表論文簡介及其重要性: 
本人此次在會議中發表的論文為： 
 
“Broadband Transimpedance Amplifier in 0.35-m SiGe BCMOS 
Technology for 10-Gb/s Optical Receiver Analog Front-End Application”， 內
容是描述我們所設計並以標準 0.35-m SiGe 製程即可實現的整合式高速光接
收機電路，此接收機整合了一個 (Trans-impedance Amplifier)、一個自動啟始
值控制器(Auto Threshold Controller)、一個限幅放大器(Limiting Amplifier)、一
個直流偏差消除電路(DC Offset Cancellation Circuit)、和一個輸出級電路於一
個單晶片上。其最大特色是在轉阻放大器上設計了一個主動式回授電路，創
造出高效率的負電容效應，可以大量抵銷前端光偵測器的寄生電容，因此當
為了增加光偵測靈敏度而加大光偵測器的面積時，整體轉阻放大器乃至於接
收機電路的運作速率仍然可以很高。且此種設計揚棄傳統使用電感器的
inductive peaking 方式，因此效率更高，晶片面積更小，外部元件更少。此外，
我們設計了一個 Differential Active Miller Capacitor 於晶片中，因此免除一般
必頇使用大的 Off-chip Capacitor 之麻煩。同時，此電路可輕易地與我們發明
的高效能光偵測器進一步整合，降低成本、增進整體性能與可靠度，極具應
用潛力。 
於大會中發表本論文時，許多與會專家咸認為其設計所展現的優點以及
IC 量測所顯示的優良特性令人印象深刻，是一個 excellent work。 
心得: 
 我國在 CICC 2008 的論文發表共十餘篇，與日本、韓國相當，高於加拿
大、新加坡、中國，但次於地主國美國的三十餘篇。我國在半導體、IC
領域的學術、技術能力應該還是位居世界領先群中，足堪嘉許。 
 半導體 CMOS 技術持續往小尺寸發展，各種奈米級技術的嘗試如雨後春
筍般出現，但最後還是大公司將主導這些技術的存廢。大家開始思考將
半導體技術與其他領域做結合。 
 隨著 SoC 的高度成熟發展以及 nanotechnology 的興貣，今天很多電子系
統的 performance/cost bottleneck 的成因已經不在 IC 設計，而是回到材
料、IC 製造技術、封裝技術、modeling for design、異質系統結合…等。
因此，CICC 這個會雖然以往是以 IC Design為主，如今也開始加入 device 
level 和 manufacturing level 的議題，有點在為 IC Design Researchers 找
 
 
 
 Power Management 
今年大會還有一個重點主題:”More Than Moore”，探討IC產業發展至今，
Moore’s Law是否適用?是否該賦予新的意涵? 為了這個主題，大會特別安排
了一個Keynote Speech和一個Panel Discussion，足見其重視的程度。 
此次發表論文簡介及其重要性: 
本人此次在會議中發表的論文為： 
 
“Broadband Transimpedance Amplifier in 0.35-m SiGe BCMOS 
Technology for 10-Gb/s Optical Receiver Analog Front-End Application”， 內
容是描述我們所設計並以標準 0.35-m SiGe 製程即可實現的整合式高速光接
收機電路，此接收機整合了一個 (Trans-impedance Amplifier)、一個自動啟始
值控制器(Auto Threshold Controller)、一個限幅放大器(Limiting Amplifier)、一
個直流偏差消除電路(DC Offset Cancellation Circuit)、和一個輸出級電路於一
個單晶片上。其最大特色是在轉阻放大器上設計了一個主動式回授電路，創
造出高效率的負電容效應，可以大量抵銷前端光偵測器的寄生電容，因此當
為了增加光偵測靈敏度而加大光偵測器的面積時，整體轉阻放大器乃至於接
收機電路的運作速率仍然可以很高。且此種設計揚棄傳統使用電感器的
inductive peaking 方式，因此效率更高，晶片面積更小，外部元件更少。此外，
我們設計了一個 Differential Active Miller Capacitor 於晶片中，因此免除一般
必須使用大的 Off-chip Capacitor 之麻煩。同時，此電路可輕易地與我們發明
的高效能光偵測器進一步整合，降低成本、增進整體性能與可靠度，極具應
用潛力。 
於大會中發表本論文時，許多與會專家咸認為其設計所展現的優點以及
IC 量測所顯示的優良特性令人印象深刻，是一個 excellent work。 
心得: 
 我國在 CICC 2008 的論文發表共十餘篇，與日本、韓國相當，高於加拿
大、新加坡、中國，但次於地主國美國的三十餘篇。我國在半導體、IC
領域的學術、技術能力應該還是位居世界領先群中，足堪嘉許。 
 半導體 CMOS 技術持續往小尺寸發展，各種奈米級技術的嘗試如雨後春
筍般出現，但最後還是大公司將主導這些技術的存廢。大家開始思考將
半導體技術與其他領域做結合。 
 隨著 SoC 的高度成熟發展以及 nanotechnology 的興起，今天很多電子系
統的 performance/cost bottleneck 的成因已經不在 IC 設計，而是回到材
料、IC 製造技術、封裝技術、modeling for design、異質系統結合…等。
