# 结构化建模

结构化建模的语法结构很简单，但在硬件设计描述语言中，结构化建模是最常见的

**结构描述方式是将硬件电路描述成一个分级子模块系统，通过逐层调用这些模块构成复杂的数字逻辑电路系统**



## 模块级建模

**通过调用由用户设计生成的低级子模块对硬件电路结构进行说明**

### 1. 模块调用方式

+ 模块调用的基本语法：`name_of_module < list_of_param > name ( list_of_ports )`

  ```verilog
  //eg.模块调用实现与门
  module and_2(a, b, c)			//2输入与门模块
      input a, b;
      output c;
      assign c = a & b;
  endmodule
  
  module logic(in1, in2, q)		//顶层模块
      input in1, in2;
      output q;
      and_2 U1(in1, in2, q);		//模块调用
  endmodule
  ```

+ 同一个模块在当前模块中被调用多次，则需要不同的实例名标识，但可以在同一条语句中用逗号隔开定义：`name_of_module < list_of_param > name1 ( list_of_ports ), name2 ( list_of_ports ), ...`

+ 采用阵列方式对模块进行调用

  `name_of_module name_of_list[left_edge: right_edge] ( list_of_ports )`

  ```verilog
  //eg.对总线实现与门
  module AND(andout, ina, inb);			//基本与门模块
      input ina, inb;
      output andout;
      assign andout = ina & inb;
  endmodule
  
  module ex_array(out, a, b);				//顶层模块
      input [15: 0] a, b;
      output [15: 0] out;
      wire [15: 0] out;
      AND AND_ARREY [15: 0] (out, a, b);
  endmodule
  ```



### 2. 模块端口对应方式

#### (1) 端口位置对应方式

+ `name_of_module < list_of_param > name( < Signal1 >, < Signal2 >, ... )`

  ```verilog
  //eg.用半加器实现全加器
  module halfadder(a, b, s, c);			//半加器模
      input a, b;
      output c, s;
      assign s = a ^ b;
      assign c = a & b;
  endmodule
  
  module fulladder(p, q, ci, co, sum);	//全加器模
      input p, q, ci;
      output co, ci;
      wire w1, w2, w3;
      halfadder U1(p ,q, w1, sum, w2);
      halfadder U2(ci, w1, sum, w3);
      or U3(co, w2, w3);
  endmodule
  ```



#### (2) 名称对应方式

+ `name_of_module < list_of_param > name(.portName1< Signal1 >, .portName2< Signal2 >, ...)`

  ```verilog
  //eg.D触发器模块实现移位寄存器
  module dff(d, clk, clr, q);
      input d, clk, clr;
      output q;
      reg q;
      always @(posedge clk or negedge clr)
          begin
              if(!clr)
                  q = 0;
              else
                  q = d;
          end
  endmodule
  
  module shifter_D(din, clock, clear, out);
      input din, clock, clear;
      output [3: 0] out;
      dff U1(.q(out[0]), .d(din), .clk(clock), .clr(clear));
      dff U2(.q(out[1]), .d(out[0]), .clk(clock), .clr(clear));
      dff U3(.q(out[2]), .d(out[1]), .clk(clock), .clr(clear));
      dff U4(.q(out[3]), .d(out[2]), .clk(clock), .clr(clear));
  endmodule
  ```



### 3. 不同端口位宽匹配

在端口和端口表达式之间存在着一种隐含的连续赋值语句，端口与端口表达式位宽不匹配时，会进行端口匹配，匹配规则与连续赋值相同



### 4. 模块参数值

#### (1) 使用带参数模块实例语句修改参数值

```verilog
//eg.
module para1(C, D);
    parameter a = 1;
    parameter b = 1;
endmodule

module para2;
    para1 #(4, 3) U1(C1, D1);				//位置对应
    para2 #(.b(6), .a(5)) U2(C2, D2);		//名称对应
```



#### (2) 使用定义参数语句 `defparam` 修改参数值

+ 语法格式：

  ```verilog
  defparam name1 = value1;
  		 name2 = value2;
  		 ...
  ```

+ 示例

  ```verilog
  //eg.
  module halfadder(a, b, s, c);				//半加器模块
  	input a, b;
  	output c, s;
  	parameter xor_delay = 2, and_delay = 3;
  	assign #xor_delay s = a ^ b;
  	assign #and_delay c = a & b;
  endmodule
  
  module fulladder(p, q, ci, co, sum);		//全加器模块
      input p, q, ci;
      output co, sum;
      parameter or_delay = 1;
      wire w1, w2, w3;
      halfadder U1(p, q, w1, w2);
      halfadder U2(ci, w1, sum, w3);
      or #or_delay U3(co, w2, w3);
  endmodule
  
  module top1(top1a, top1b, top1s, top1c);	//修改半加器模块参数值
      input top1a, top1b;
      output top1s, top1c;
      defparam U1.xor_delay = 4, U1.and_delay = 5;
      halfadder U1(top1a, top1b, top1s, top1c);
  endmodule
  
  module top2(top2p, top2q, top2ci, top2co, top2sum);	//修改全加器模块参数值
  	input top2p, top2q, top2ci;
  	output top2co, top2sum;
  	defparam U2.U1.xor_delay = 6, U2.U1.and_delay = 7, U2.or_delay = 5;
  	fulladder U2(top2p, top2q, top2ci, top2co, top2sum);
  endmodule
  ```



## 门级建模

**通过调用 $Verilog\ HDL$ 内部基本门级元件对硬件电路的结构进行说明**

### 1. 基本元器件类型

| 逻辑门 |       类型       |                   元件                    |
| :----: | :--------------: | :---------------------------------------: |
| 基本门 |     多输入门     | `and`, `namd`, `or`, `nor`, `xor`, `xnor` |
| 基本门 |     多输出门     |               `buf`, `not`                |
| 三态门 | 允许定义驱动强度 |   `buif0`, `bufif1`, `notif0`, `notif1`   |



### 2. 模块调用

+ `sort_of_gate < name > ( list_of_ports )`

+ 端口顺序规则：`(output, ..., input, ..., enable)`

+ 输入输出信号可以增加，但加起来不能超过10

```verilog
module decoder2_4(in0, in1, en, out0, out1, out2, out3);
    output out0, out1, out2, out3;
    input in0, in1, en;
    wire wire1, wire2;
    not  U1(wire1, in0), 
    	 U2(wire2, in1);
    nand U3(out0, en, wire1, wire2),
    	 U4(out1, en, wire1, in1),
    	 U5(out2, en, in0, wire2),
    	 U6(out3, en, in0, in1);
endmodule
```



## 开关级建模

**通过调用 $Verilog\ HDL$ 内部基本门级元件对硬件电路的结构进行说明**

### 1. 基本元器件类型

| 开关 | 类型 | 元件 |
| :--: | :--: | :--: |
|   $mos$ 开关   |    无驱动强度    | `nmos`, `pmos`, `cmos`, `mmos`, `rpmos`, `rcmos` |
|    双向开关    |    无驱动强度    |           `tran`, `tranif0`, `tranif1`           |
|    双向开关    |    无驱动强度    |         `rtran`, `rtranif0`, `rtranif0`          |
| 上拉，下拉电阻 | 允许定义驱动强度 |               `pullup`, `pulldown`               |



### 2. $mos$ 开关

+ `nmos` 或 `pmos` 的实例化语言格式：`nmos/pmos name(out, data, control);`

+ `coms` 实例化语言格式：`coms name(out, data, ncontrol, pcontrol);`

```verilog

module nnand2(a, b, y);
    input a, b;
    output y;
    supply0 Gnd;
    supply1 Vdd;
    wire im1;
    pmos g1(y, Vdd, a);
    pmos g2(y, Vdd, b);
    nmos g3(y, im1, a);
    nmos g4(im1, Gnd, b);
endmodule
```



### 3. 双向开关

+ 每个脚都被声明为 `inout` 类型，既可作输入也可作输出

+ 无条件开关 `tran`：`tran name(inout1, inout2);`
+ 有条件开关`tranif0`或`tranif1`：`tranif0/tranif1 name(inout1, inout2, control);`

