n work Top verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 37.4062;
av .compile_point_starttime_stamp "Sun Feb 11 22:02:02 2024";
av .compile_point_endtime_stamp "Sun Feb 11 22:02:39 2024";
av .compile_point_realtime_used 37.192;
