# 第一次龙芯杯参赛的作品，希望后面能好一些

    - 采取传统的类MIPS的五级流水架构，设计并实现了一个静态单发射机制的CPU；
    - 引入异常处理机制、流水线暂停及静态分支预测优化控制流；执行阶段采用二进制长除法思想实现33次迭代除法器，结合Vivado Multiplier IP核及Booth Wallace算法支持32位有无符号乘法运算；
    - 访存单元基于AXI总线和转接接口，集成CSR状态寄存器，实现灵活高效的读写操作，支持八个功能单元的协同工作。
