TimeQuest Timing Analyzer report for DE2_70_Default
Thu Jun 02 16:04:31 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'iCLK_50'
 12. Slow Model Setup: 'iCLK_28'
 13. Slow Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'
 14. Slow Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 15. Slow Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'
 16. Slow Model Setup: 'AUDIO_DAC:u4|LRCK_1X'
 17. Slow Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'
 18. Slow Model Setup: 'AUDIO_DAC:u4|oAUD_BCK'
 19. Slow Model Setup: 'p1|altpll_component|pll|clk[1]'
 20. Slow Model Setup: 'p1|altpll_component|pll|clk[0]'
 21. Slow Model Setup: 'p1|altpll_component|pll|clk[2]'
 22. Slow Model Hold: 'iCLK_50'
 23. Slow Model Hold: 'iCLK_28'
 24. Slow Model Hold: 'p1|altpll_component|pll|clk[1]'
 25. Slow Model Hold: 'AUDIO_DAC:u4|oAUD_BCK'
 26. Slow Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 27. Slow Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'
 28. Slow Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'
 29. Slow Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'
 30. Slow Model Hold: 'p1|altpll_component|pll|clk[0]'
 31. Slow Model Hold: 'p1|altpll_component|pll|clk[2]'
 32. Slow Model Hold: 'AUDIO_DAC:u4|LRCK_1X'
 33. Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'
 34. Slow Model Recovery: 'p1|altpll_component|pll|clk[2]'
 35. Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'
 36. Slow Model Recovery: 'AUDIO_DAC:u4|oAUD_BCK'
 37. Slow Model Recovery: 'AUDIO_DAC:u4|LRCK_1X'
 38. Slow Model Removal: 'AUDIO_DAC:u4|LRCK_1X'
 39. Slow Model Removal: 'AUDIO_DAC:u4|oAUD_BCK'
 40. Slow Model Removal: 'p1|altpll_component|pll|clk[0]'
 41. Slow Model Removal: 'p1|altpll_component|pll|clk[2]'
 42. Slow Model Removal: 'p1|altpll_component|pll|clk[1]'
 43. Slow Model Minimum Pulse Width: 'iCLK_50'
 44. Slow Model Minimum Pulse Width: 'iCLK_28'
 45. Slow Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 46. Slow Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'
 47. Slow Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'
 48. Slow Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'
 49. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u4|LRCK_1X'
 50. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u4|oAUD_BCK'
 51. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[2]'
 52. Slow Model Minimum Pulse Width: 'iTD1_CLK27'
 53. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 54. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Fast Model Setup Summary
 66. Fast Model Hold Summary
 67. Fast Model Recovery Summary
 68. Fast Model Removal Summary
 69. Fast Model Minimum Pulse Width Summary
 70. Fast Model Setup: 'iCLK_50'
 71. Fast Model Setup: 'iCLK_28'
 72. Fast Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'
 73. Fast Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'
 74. Fast Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 75. Fast Model Setup: 'AUDIO_DAC:u4|LRCK_1X'
 76. Fast Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'
 77. Fast Model Setup: 'AUDIO_DAC:u4|oAUD_BCK'
 78. Fast Model Setup: 'p1|altpll_component|pll|clk[1]'
 79. Fast Model Setup: 'p1|altpll_component|pll|clk[0]'
 80. Fast Model Setup: 'p1|altpll_component|pll|clk[2]'
 81. Fast Model Hold: 'iCLK_28'
 82. Fast Model Hold: 'iCLK_50'
 83. Fast Model Hold: 'p1|altpll_component|pll|clk[1]'
 84. Fast Model Hold: 'AUDIO_DAC:u4|oAUD_BCK'
 85. Fast Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 86. Fast Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'
 87. Fast Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'
 88. Fast Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'
 89. Fast Model Hold: 'p1|altpll_component|pll|clk[0]'
 90. Fast Model Hold: 'p1|altpll_component|pll|clk[2]'
 91. Fast Model Hold: 'AUDIO_DAC:u4|LRCK_1X'
 92. Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'
 93. Fast Model Recovery: 'p1|altpll_component|pll|clk[2]'
 94. Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'
 95. Fast Model Recovery: 'AUDIO_DAC:u4|oAUD_BCK'
 96. Fast Model Recovery: 'AUDIO_DAC:u4|LRCK_1X'
 97. Fast Model Removal: 'AUDIO_DAC:u4|LRCK_1X'
 98. Fast Model Removal: 'AUDIO_DAC:u4|oAUD_BCK'
 99. Fast Model Removal: 'p1|altpll_component|pll|clk[0]'
100. Fast Model Removal: 'p1|altpll_component|pll|clk[2]'
101. Fast Model Removal: 'p1|altpll_component|pll|clk[1]'
102. Fast Model Minimum Pulse Width: 'iCLK_50'
103. Fast Model Minimum Pulse Width: 'iCLK_28'
104. Fast Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
105. Fast Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'
106. Fast Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'
107. Fast Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'
108. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u4|LRCK_1X'
109. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u4|oAUD_BCK'
110. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[2]'
111. Fast Model Minimum Pulse Width: 'iTD1_CLK27'
112. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
113. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
114. Setup Times
115. Hold Times
116. Clock to Output Times
117. Minimum Clock to Output Times
118. Propagation Delay
119. Minimum Propagation Delay
120. Output Enable Times
121. Minimum Output Enable Times
122. Output Disable Times
123. Minimum Output Disable Times
124. Multicorner Timing Analysis Summary
125. Setup Times
126. Hold Times
127. Clock to Output Times
128. Minimum Clock to Output Times
129. Progagation Delay
130. Minimum Progagation Delay
131. Setup Transfers
132. Hold Transfers
133. Recovery Transfers
134. Removal Transfers
135. Report TCCS
136. Report RSKM
137. Unconstrained Paths
138. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; DE2_70_Default                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+----------------------------------+------------------------------------------------------------------------------------------+
; Clock Name                                                                           ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                           ; Targets                                                                                  ;
+--------------------------------------------------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+----------------------------------+------------------------------------------------------------------------------------------+
; AUDIO_DAC:u4|LRCK_1X                                                                 ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                  ; { AUDIO_DAC:u4|LRCK_1X }                                                                 ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                  ; { AUDIO_DAC:u4|oAUD_BCK }                                                                ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                  ; { flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] }             ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                  ; { flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] } ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                  ; { flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] } ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                  ; { I2C_AV_Config:u3|mI2C_CTRL_CLK }                                                       ;
; iCLK_28                                                                              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                  ; { iCLK_28 }                                                                              ;
; iCLK_50                                                                              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                  ; { iCLK_50 }                                                                              ;
; iTD1_CLK27                                                                           ; Base      ; 37.037 ; 27.0 MHz   ; 0.000  ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                  ; { iTD1_CLK27 }                                                                           ;
; p1|altpll_component|pll|clk[0]                                                       ; Generated ; 39.682 ; 25.2 MHz   ; 0.000  ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; iTD1_CLK27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[0] }                                                       ;
; p1|altpll_component|pll|clk[1]                                                       ; Generated ; 55.555 ; 18.0 MHz   ; 0.000  ; 27.777 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; iTD1_CLK27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[1] }                                                       ;
; p1|altpll_component|pll|clk[2]                                                       ; Generated ; 39.682 ; 25.2 MHz   ; -9.920 ; 9.921  ; 50.00      ; 15        ; 14          ; -90.0 ;        ;           ;            ; false    ; iTD1_CLK27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[2] }                                                       ;
+--------------------------------------------------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+----------------------------------+------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                                     ;
+------------+-----------------+--------------------------------------------------------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                           ; Note                                                  ;
+------------+-----------------+--------------------------------------------------------------------------------------+-------------------------------------------------------+
; 2.59 MHz   ; 2.59 MHz        ; iCLK_50                                                                              ;                                                       ;
; 116.25 MHz ; 116.25 MHz      ; p1|altpll_component|pll|clk[0]                                                       ;                                                       ;
; 124.6 MHz  ; 124.6 MHz       ; p1|altpll_component|pll|clk[2]                                                       ;                                                       ;
; 231.43 MHz ; 231.43 MHz      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ;                                                       ;
; 259.61 MHz ; 259.61 MHz      ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ;                                                       ;
; 276.01 MHz ; 276.01 MHz      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ;                                                       ;
; 290.95 MHz ; 290.95 MHz      ; iCLK_28                                                                              ;                                                       ;
; 308.17 MHz ; 308.17 MHz      ; p1|altpll_component|pll|clk[1]                                                       ;                                                       ;
; 479.85 MHz ; 479.85 MHz      ; AUDIO_DAC:u4|LRCK_1X                                                                 ;                                                       ;
; 683.99 MHz ; 500.0 MHz       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; limit due to high minimum pulse width violation (tch) ;
; 919.12 MHz ; 500.0 MHz       ; AUDIO_DAC:u4|oAUD_BCK                                                                ; limit due to low minimum pulse width violation (tcl)  ;
+------------+-----------------+--------------------------------------------------------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                                        ;
+--------------------------------------------------------------------------------------+----------+---------------+
; Clock                                                                                ; Slack    ; End Point TNS ;
+--------------------------------------------------------------------------------------+----------+---------------+
; iCLK_50                                                                              ; -384.385 ; -16267.555    ;
; iCLK_28                                                                              ; -4.374   ; -212.867      ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; -3.321   ; -78.435       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; -2.852   ; -91.901       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; -2.623   ; -56.767       ;
; AUDIO_DAC:u4|LRCK_1X                                                                 ; -1.084   ; -6.504        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; -0.662   ; -2.960        ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; -0.088   ; -0.134        ;
; p1|altpll_component|pll|clk[1]                                                       ; 0.833    ; 0.000         ;
; p1|altpll_component|pll|clk[0]                                                       ; 8.836    ; 0.000         ;
; p1|altpll_component|pll|clk[2]                                                       ; 22.948   ; 0.000         ;
+--------------------------------------------------------------------------------------+----------+---------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                                       ;
+--------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------+--------+---------------+
; iCLK_50                                                                              ; -2.698 ; -2.698        ;
; iCLK_28                                                                              ; -2.592 ; -32.934       ;
; p1|altpll_component|pll|clk[1]                                                       ; -1.087 ; -2.145        ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; 0.391  ; 0.000         ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; 0.391  ; 0.000         ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; 0.391  ; 0.000         ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.391  ; 0.000         ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.391  ; 0.000         ;
; p1|altpll_component|pll|clk[0]                                                       ; 0.391  ; 0.000         ;
; p1|altpll_component|pll|clk[2]                                                       ; 0.513  ; 0.000         ;
; AUDIO_DAC:u4|LRCK_1X                                                                 ; 0.537  ; 0.000         ;
+--------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -3.385 ; -202.886      ;
; p1|altpll_component|pll|clk[2] ; -3.385 ; -24.929       ;
; p1|altpll_component|pll|clk[1] ; -3.357 ; -46.231       ;
; AUDIO_DAC:u4|oAUD_BCK          ; 0.262  ; 0.000         ;
; AUDIO_DAC:u4|LRCK_1X           ; 0.436  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; AUDIO_DAC:u4|LRCK_1X           ; 0.334 ; 0.000         ;
; AUDIO_DAC:u4|oAUD_BCK          ; 0.508 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 2.840 ; 0.000         ;
; p1|altpll_component|pll|clk[2] ; 2.840 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 3.057 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                                        ;
+--------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------+--------+---------------+
; iCLK_50                                                                              ; -1.380 ; -180.380      ;
; iCLK_28                                                                              ; -1.380 ; -85.380       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; -0.500 ; -56.000       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; -0.500 ; -28.000       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; -0.500 ; -23.000       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; -0.500 ; -7.000        ;
; AUDIO_DAC:u4|LRCK_1X                                                                 ; -0.500 ; -6.000        ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; -0.500 ; -4.000        ;
; p1|altpll_component|pll|clk[2]                                                       ; 17.714 ; 0.000         ;
; iTD1_CLK27                                                                           ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[0]                                                       ; 18.841 ; 0.000         ;
; p1|altpll_component|pll|clk[1]                                                       ; 26.777 ; 0.000         ;
+--------------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iCLK_50'                                                                                ;
+----------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -384.385 ; cnt_btn[0]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 385.477    ;
; -384.324 ; cnt_btn[1]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 385.416    ;
; -384.254 ; cnt_btn[2]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 385.346    ;
; -384.218 ; cnt_btn[3]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 385.310    ;
; -384.112 ; cnt_btn[4]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 385.204    ;
; -384.077 ; cnt_btn[5]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 385.169    ;
; -384.006 ; cnt_btn[6]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 385.098    ;
; -383.903 ; cnt_btn[7]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 384.995    ;
; -383.775 ; cnt_btn[8]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 384.867    ;
; -383.669 ; cnt_btn[9]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 384.761    ;
; -383.633 ; cnt_btn[10] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 384.725    ;
; -383.527 ; cnt_btn[11] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 384.619    ;
; -383.491 ; cnt_btn[12] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 384.583    ;
; -383.385 ; cnt_btn[13] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 384.477    ;
; -383.314 ; cnt_btn[14] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 384.406    ;
; -383.260 ; cnt_btn[15] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 384.352    ;
; -383.078 ; cnt_btn[16] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.064      ; 384.178    ;
; -383.017 ; cnt_btn[17] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.064      ; 384.117    ;
; -382.947 ; cnt_btn[18] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.064      ; 384.047    ;
; -382.911 ; cnt_btn[19] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.064      ; 384.011    ;
; -382.805 ; cnt_btn[20] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.064      ; 383.905    ;
; -382.770 ; cnt_btn[21] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.064      ; 383.870    ;
; -382.699 ; cnt_btn[22] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.064      ; 383.799    ;
; -382.596 ; cnt_btn[23] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.064      ; 383.696    ;
; -382.468 ; cnt_btn[24] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.064      ; 383.568    ;
; -382.362 ; cnt_btn[25] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.064      ; 383.462    ;
; -382.326 ; cnt_btn[26] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.064      ; 383.426    ;
; -382.220 ; cnt_btn[27] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.064      ; 383.320    ;
; -382.184 ; cnt_btn[28] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.064      ; 383.284    ;
; -382.078 ; cnt_btn[29] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.064      ; 383.178    ;
; -382.007 ; cnt_btn[30] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.064      ; 383.107    ;
; -381.349 ; cnt_btn[31] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.064      ; 382.449    ;
; -380.464 ; cnt_btn[0]  ; cnt_bpm[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.556    ;
; -380.464 ; cnt_btn[0]  ; cnt_bpm[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.556    ;
; -380.463 ; cnt_btn[0]  ; cnt_bpm[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.555    ;
; -380.463 ; cnt_btn[0]  ; cnt_bpm[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.555    ;
; -380.403 ; cnt_btn[1]  ; cnt_bpm[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.495    ;
; -380.403 ; cnt_btn[1]  ; cnt_bpm[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.495    ;
; -380.402 ; cnt_btn[1]  ; cnt_bpm[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.494    ;
; -380.402 ; cnt_btn[1]  ; cnt_bpm[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.494    ;
; -380.333 ; cnt_btn[2]  ; cnt_bpm[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.425    ;
; -380.333 ; cnt_btn[2]  ; cnt_bpm[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.425    ;
; -380.332 ; cnt_btn[2]  ; cnt_bpm[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.424    ;
; -380.332 ; cnt_btn[2]  ; cnt_bpm[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.424    ;
; -380.297 ; cnt_btn[3]  ; cnt_bpm[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.389    ;
; -380.297 ; cnt_btn[3]  ; cnt_bpm[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.389    ;
; -380.296 ; cnt_btn[3]  ; cnt_bpm[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.388    ;
; -380.296 ; cnt_btn[3]  ; cnt_bpm[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.388    ;
; -380.277 ; cnt_btn[0]  ; cnt_bpm[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.369    ;
; -380.277 ; cnt_btn[0]  ; cnt_bpm[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.369    ;
; -380.275 ; cnt_btn[0]  ; cnt_bpm[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.367    ;
; -380.274 ; cnt_btn[0]  ; cnt_bpm[28] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.366    ;
; -380.274 ; cnt_btn[0]  ; cnt_bpm[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.366    ;
; -380.271 ; cnt_btn[0]  ; cnt_bpm[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.363    ;
; -380.266 ; cnt_btn[0]  ; cnt_bpm[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.358    ;
; -380.266 ; cnt_btn[0]  ; cnt_bpm[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.358    ;
; -380.262 ; cnt_btn[0]  ; cnt_bpm[20] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.354    ;
; -380.258 ; cnt_btn[0]  ; cnt_bpm[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.350    ;
; -380.257 ; cnt_btn[0]  ; cnt_bpm[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.349    ;
; -380.219 ; cnt_btn[0]  ; cnt_bpm[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.313    ;
; -380.219 ; cnt_btn[0]  ; cnt_bpm[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.313    ;
; -380.219 ; cnt_btn[0]  ; cnt_bpm[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.313    ;
; -380.218 ; cnt_btn[0]  ; cnt_bpm[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.312    ;
; -380.218 ; cnt_btn[0]  ; cnt_bpm[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.312    ;
; -380.218 ; cnt_btn[0]  ; cnt_bpm[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.312    ;
; -380.218 ; cnt_btn[0]  ; cnt_bpm[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.312    ;
; -380.217 ; cnt_btn[0]  ; cnt_bpm[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.311    ;
; -380.217 ; cnt_btn[0]  ; cnt_bpm[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.311    ;
; -380.217 ; cnt_btn[0]  ; cnt_bpm[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.311    ;
; -380.216 ; cnt_btn[0]  ; cnt_bpm[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.310    ;
; -380.216 ; cnt_btn[0]  ; cnt_bpm[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.310    ;
; -380.216 ; cnt_btn[1]  ; cnt_bpm[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.308    ;
; -380.216 ; cnt_btn[1]  ; cnt_bpm[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.308    ;
; -380.214 ; cnt_btn[1]  ; cnt_bpm[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.306    ;
; -380.213 ; cnt_btn[0]  ; cnt_bpm[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.307    ;
; -380.213 ; cnt_btn[1]  ; cnt_bpm[28] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.305    ;
; -380.213 ; cnt_btn[1]  ; cnt_bpm[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.305    ;
; -380.210 ; cnt_btn[1]  ; cnt_bpm[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.302    ;
; -380.205 ; cnt_btn[1]  ; cnt_bpm[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.297    ;
; -380.205 ; cnt_btn[1]  ; cnt_bpm[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.297    ;
; -380.201 ; cnt_btn[1]  ; cnt_bpm[20] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.293    ;
; -380.197 ; cnt_btn[1]  ; cnt_bpm[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.289    ;
; -380.196 ; cnt_btn[1]  ; cnt_bpm[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.288    ;
; -380.191 ; cnt_btn[4]  ; cnt_bpm[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.283    ;
; -380.191 ; cnt_btn[4]  ; cnt_bpm[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.283    ;
; -380.190 ; cnt_btn[4]  ; cnt_bpm[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.282    ;
; -380.190 ; cnt_btn[4]  ; cnt_bpm[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.282    ;
; -380.178 ; cnt_btn[0]  ; cnt_beat[1] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.270    ;
; -380.158 ; cnt_btn[1]  ; cnt_bpm[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.252    ;
; -380.158 ; cnt_btn[1]  ; cnt_bpm[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.252    ;
; -380.158 ; cnt_btn[1]  ; cnt_bpm[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.252    ;
; -380.157 ; cnt_btn[1]  ; cnt_bpm[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.251    ;
; -380.157 ; cnt_btn[1]  ; cnt_bpm[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.251    ;
; -380.157 ; cnt_btn[1]  ; cnt_bpm[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.251    ;
; -380.157 ; cnt_btn[1]  ; cnt_bpm[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.251    ;
; -380.156 ; cnt_btn[5]  ; cnt_bpm[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.248    ;
; -380.156 ; cnt_btn[5]  ; cnt_bpm[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.056      ; 381.248    ;
; -380.156 ; cnt_btn[1]  ; cnt_bpm[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.250    ;
; -380.156 ; cnt_btn[1]  ; cnt_bpm[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.250    ;
; -380.156 ; cnt_btn[1]  ; cnt_bpm[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.058      ; 381.250    ;
+----------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iCLK_28'                                                                                                                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                        ; Launch Clock                                                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -4.374 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.915     ; 4.495      ;
; -4.374 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.915     ; 4.495      ;
; -4.374 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.915     ; 4.495      ;
; -4.367 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.926     ; 4.477      ;
; -4.367 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.926     ; 4.477      ;
; -4.367 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.926     ; 4.477      ;
; -4.359 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.468      ;
; -4.359 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.468      ;
; -4.359 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.468      ;
; -4.359 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.468      ;
; -4.359 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.468      ;
; -4.359 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.468      ;
; -4.298 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.915     ; 4.419      ;
; -4.298 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.915     ; 4.419      ;
; -4.298 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.915     ; 4.419      ;
; -4.291 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.926     ; 4.401      ;
; -4.291 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.926     ; 4.401      ;
; -4.291 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.926     ; 4.401      ;
; -4.283 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.392      ;
; -4.283 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.392      ;
; -4.283 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.392      ;
; -4.283 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.392      ;
; -4.283 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.392      ;
; -4.283 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.392      ;
; -4.274 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.915     ; 4.395      ;
; -4.274 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.915     ; 4.395      ;
; -4.274 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.915     ; 4.395      ;
; -4.272 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.915     ; 4.393      ;
; -4.272 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.915     ; 4.393      ;
; -4.272 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.915     ; 4.393      ;
; -4.267 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.926     ; 4.377      ;
; -4.267 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.926     ; 4.377      ;
; -4.267 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.926     ; 4.377      ;
; -4.265 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.926     ; 4.375      ;
; -4.265 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.926     ; 4.375      ;
; -4.265 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.926     ; 4.375      ;
; -4.259 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.368      ;
; -4.259 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.368      ;
; -4.259 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.368      ;
; -4.259 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.368      ;
; -4.259 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.368      ;
; -4.259 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.368      ;
; -4.257 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.366      ;
; -4.257 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.366      ;
; -4.257 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.366      ;
; -4.257 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.366      ;
; -4.257 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.366      ;
; -4.257 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.366      ;
; -4.157 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.924     ; 4.269      ;
; -4.152 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.915     ; 4.273      ;
; -4.152 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.915     ; 4.273      ;
; -4.152 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.915     ; 4.273      ;
; -4.145 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.926     ; 4.255      ;
; -4.145 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.926     ; 4.255      ;
; -4.145 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.926     ; 4.255      ;
; -4.137 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.246      ;
; -4.137 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.246      ;
; -4.137 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.246      ;
; -4.137 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.246      ;
; -4.137 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.246      ;
; -4.137 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.927     ; 4.246      ;
; -4.099 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.919     ; 4.216      ;
; -4.099 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.919     ; 4.216      ;
; -4.099 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.919     ; 4.216      ;
; -4.092 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.930     ; 4.198      ;
; -4.092 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.930     ; 4.198      ;
; -4.092 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.930     ; 4.198      ;
; -4.084 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.931     ; 4.189      ;
; -4.084 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.931     ; 4.189      ;
; -4.084 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.931     ; 4.189      ;
; -4.084 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.931     ; 4.189      ;
; -4.084 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.931     ; 4.189      ;
; -4.084 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.931     ; 4.189      ;
; -4.081 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.924     ; 4.193      ;
; -4.071 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.919     ; 4.188      ;
; -4.071 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.919     ; 4.188      ;
; -4.071 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.919     ; 4.188      ;
; -4.064 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.930     ; 4.170      ;
; -4.064 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.930     ; 4.170      ;
; -4.064 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.930     ; 4.170      ;
; -4.057 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.924     ; 4.169      ;
; -4.056 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.931     ; 4.161      ;
; -4.056 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.931     ; 4.161      ;
; -4.056 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.931     ; 4.161      ;
; -4.056 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.931     ; 4.161      ;
; -4.056 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.931     ; 4.161      ;
; -4.056 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.931     ; 4.161      ;
; -4.055 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.924     ; 4.167      ;
; -4.016 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.915     ; 4.137      ;
; -4.016 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.915     ; 4.137      ;
; -4.016 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.915     ; 4.137      ;
; -4.009 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.926     ; 4.119      ;
; -4.009 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.926     ; 4.119      ;
; -4.009 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.926     ; 4.119      ;
; -4.007 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.930     ; 4.113      ;
; -4.007 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.930     ; 4.113      ;
; -4.007 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.930     ; 4.113      ;
; -4.007 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.930     ; 4.113      ;
; -4.007 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.930     ; 4.113      ;
; -4.007 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.930     ; 4.113      ;
+--------+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'                                                                                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                                                         ; Latch Clock                                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; -3.321 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.357      ;
; -3.321 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.357      ;
; -3.321 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.357      ;
; -3.321 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.357      ;
; -3.321 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.357      ;
; -3.321 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.357      ;
; -3.321 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.357      ;
; -3.321 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.357      ;
; -3.321 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.357      ;
; -3.321 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.357      ;
; -3.321 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.357      ;
; -3.282 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.317      ;
; -3.282 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.317      ;
; -3.282 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.317      ;
; -3.282 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.317      ;
; -3.282 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.317      ;
; -3.282 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.317      ;
; -3.282 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.317      ;
; -3.282 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.317      ;
; -3.282 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.317      ;
; -3.282 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.317      ;
; -3.282 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.317      ;
; -3.269 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.304      ;
; -3.269 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.304      ;
; -3.269 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.304      ;
; -3.269 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.304      ;
; -3.269 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.304      ;
; -3.269 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.304      ;
; -3.269 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.304      ;
; -3.269 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.304      ;
; -3.269 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.304      ;
; -3.269 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.304      ;
; -3.269 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.304      ;
; -3.246 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.281      ;
; -3.246 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.281      ;
; -3.246 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.281      ;
; -3.246 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.281      ;
; -3.246 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.281      ;
; -3.246 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.281      ;
; -3.246 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.281      ;
; -3.246 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.281      ;
; -3.246 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.281      ;
; -3.246 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.281      ;
; -3.246 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.281      ;
; -3.229 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.265      ;
; -3.229 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.265      ;
; -3.229 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.265      ;
; -3.229 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.265      ;
; -3.229 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.265      ;
; -3.229 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.265      ;
; -3.229 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.265      ;
; -3.229 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.265      ;
; -3.229 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.265      ;
; -3.229 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.265      ;
; -3.229 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.265      ;
; -3.207 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.243      ;
; -3.207 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.243      ;
; -3.207 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.243      ;
; -3.207 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.243      ;
; -3.207 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.243      ;
; -3.207 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.243      ;
; -3.207 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.243      ;
; -3.207 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.243      ;
; -3.207 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.243      ;
; -3.207 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.243      ;
; -3.207 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.243      ;
; -3.186 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.222      ;
; -3.186 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.222      ;
; -3.186 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.222      ;
; -3.186 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.222      ;
; -3.186 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.222      ;
; -3.186 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.222      ;
; -3.186 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.222      ;
; -3.186 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.222      ;
; -3.186 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.222      ;
; -3.186 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.222      ;
; -3.186 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.222      ;
; -3.111 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.146      ;
; -3.111 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.146      ;
; -3.111 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.146      ;
; -3.111 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.146      ;
; -3.111 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.146      ;
; -3.111 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.146      ;
; -3.111 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.146      ;
; -3.111 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.146      ;
; -3.111 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.146      ;
; -3.111 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.146      ;
; -3.111 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 4.146      ;
; -3.093 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.129      ;
; -3.093 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.129      ;
; -3.093 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.129      ;
; -3.093 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.129      ;
; -3.093 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.129      ;
; -3.093 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.129      ;
; -3.093 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.129      ;
; -3.093 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.129      ;
; -3.093 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.129      ;
; -3.093 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.129      ;
; -3.093 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.129      ;
; -3.058 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.094      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                               ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.852 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.036     ; 3.852      ;
; -2.605 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.036     ; 3.605      ;
; -2.528 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.036     ; 3.528      ;
; -2.473 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.036     ; 3.473      ;
; -2.435 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.471      ;
; -2.326 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.036     ; 3.326      ;
; -2.250 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 3.282      ;
; -2.056 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 3.088      ;
; -2.003 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.036     ; 3.003      ;
; -1.885 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.036     ; 2.885      ;
; -1.879 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.883      ;
; -1.879 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.883      ;
; -1.879 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.883      ;
; -1.879 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.883      ;
; -1.879 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.883      ;
; -1.879 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.883      ;
; -1.879 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.883      ;
; -1.879 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.883      ;
; -1.879 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.883      ;
; -1.879 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.883      ;
; -1.879 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.883      ;
; -1.878 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.915      ;
; -1.870 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.874      ;
; -1.870 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.874      ;
; -1.870 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.874      ;
; -1.870 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.874      ;
; -1.870 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.874      ;
; -1.870 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.874      ;
; -1.870 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.874      ;
; -1.870 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.874      ;
; -1.870 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.874      ;
; -1.870 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.874      ;
; -1.870 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.874      ;
; -1.859 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.893      ;
; -1.859 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.893      ;
; -1.859 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.893      ;
; -1.859 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.893      ;
; -1.859 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.893      ;
; -1.843 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.036     ; 2.843      ;
; -1.835 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.869      ;
; -1.835 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.869      ;
; -1.835 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.869      ;
; -1.835 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.869      ;
; -1.835 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.869      ;
; -1.834 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.868      ;
; -1.834 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.868      ;
; -1.834 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.868      ;
; -1.834 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.868      ;
; -1.834 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.868      ;
; -1.810 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.847      ;
; -1.810 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.847      ;
; -1.810 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.847      ;
; -1.810 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.847      ;
; -1.810 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.847      ;
; -1.810 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.814      ;
; -1.810 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.814      ;
; -1.810 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.814      ;
; -1.810 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.814      ;
; -1.810 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.814      ;
; -1.810 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.814      ;
; -1.810 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.814      ;
; -1.810 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.814      ;
; -1.810 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.814      ;
; -1.810 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.814      ;
; -1.810 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.814      ;
; -1.786 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.823      ;
; -1.786 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.823      ;
; -1.786 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.823      ;
; -1.786 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.823      ;
; -1.786 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.823      ;
; -1.785 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.822      ;
; -1.785 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.822      ;
; -1.785 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.822      ;
; -1.785 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.822      ;
; -1.785 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.822      ;
; -1.753 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.757      ;
; -1.753 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.757      ;
; -1.753 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.757      ;
; -1.753 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.757      ;
; -1.753 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.757      ;
; -1.753 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.757      ;
; -1.753 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.757      ;
; -1.753 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.757      ;
; -1.753 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.757      ;
; -1.753 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.757      ;
; -1.753 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.032     ; 2.757      ;
; -1.752 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.786      ;
; -1.749 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.786      ;
; -1.748 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.779      ;
; -1.748 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.779      ;
; -1.748 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.779      ;
; -1.748 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.779      ;
; -1.748 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.779      ;
; -1.742 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.776      ;
; -1.727 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.764      ;
; -1.699 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.733      ;
; -1.699 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.733      ;
; -1.699 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.733      ;
; -1.699 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.733      ;
; -1.699 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.733      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'                                                                                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                                                         ; Latch Clock                                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; -2.623 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.663      ;
; -2.623 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.663      ;
; -2.623 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.663      ;
; -2.623 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.663      ;
; -2.623 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.663      ;
; -2.623 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.663      ;
; -2.623 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.663      ;
; -2.623 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.663      ;
; -2.623 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.663      ;
; -2.623 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.663      ;
; -2.623 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.663      ;
; -2.621 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.657      ;
; -2.621 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.657      ;
; -2.621 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.657      ;
; -2.621 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.657      ;
; -2.621 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.657      ;
; -2.621 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.657      ;
; -2.621 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.657      ;
; -2.621 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.657      ;
; -2.621 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.657      ;
; -2.621 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.657      ;
; -2.621 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.657      ;
; -2.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.629      ;
; -2.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.629      ;
; -2.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.629      ;
; -2.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.629      ;
; -2.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.629      ;
; -2.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.629      ;
; -2.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.629      ;
; -2.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.629      ;
; -2.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.629      ;
; -2.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.629      ;
; -2.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.629      ;
; -2.587 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.627      ;
; -2.587 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.627      ;
; -2.587 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.627      ;
; -2.587 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.627      ;
; -2.587 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.627      ;
; -2.587 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.627      ;
; -2.587 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.627      ;
; -2.587 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.627      ;
; -2.587 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.627      ;
; -2.587 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.627      ;
; -2.587 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.627      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.623      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.623      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.623      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.623      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.623      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.623      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.623      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.623      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.623      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.623      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.623      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.619      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.619      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.619      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.619      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.619      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.619      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.619      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.619      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.619      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.619      ;
; -2.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.619      ;
; -2.544 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.584      ;
; -2.544 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.584      ;
; -2.544 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.584      ;
; -2.544 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.584      ;
; -2.544 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.584      ;
; -2.544 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.584      ;
; -2.544 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.584      ;
; -2.544 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.584      ;
; -2.544 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.584      ;
; -2.544 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.584      ;
; -2.544 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.584      ;
; -2.540 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.580      ;
; -2.540 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.580      ;
; -2.540 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.580      ;
; -2.540 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.580      ;
; -2.540 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.580      ;
; -2.540 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.580      ;
; -2.540 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.580      ;
; -2.540 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.580      ;
; -2.540 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.580      ;
; -2.540 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.580      ;
; -2.540 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.004      ; 3.580      ;
; -2.489 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.525      ;
; -2.489 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.525      ;
; -2.489 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.525      ;
; -2.489 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.525      ;
; -2.489 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.525      ;
; -2.489 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.525      ;
; -2.489 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.525      ;
; -2.489 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.525      ;
; -2.489 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.525      ;
; -2.489 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.525      ;
; -2.489 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.525      ;
; -2.468 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.504      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u4|LRCK_1X'                                                                                                            ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; -1.084 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.120      ;
; -1.084 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.120      ;
; -1.084 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.120      ;
; -1.084 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.120      ;
; -1.084 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.120      ;
; -1.084 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.120      ;
; -0.974 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.010      ;
; -0.974 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.010      ;
; -0.974 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.010      ;
; -0.974 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.010      ;
; -0.974 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.010      ;
; -0.974 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.010      ;
; -0.837 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.873      ;
; -0.837 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.873      ;
; -0.837 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.873      ;
; -0.837 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.873      ;
; -0.837 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.873      ;
; -0.837 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.873      ;
; -0.754 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.790      ;
; -0.747 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.783      ;
; -0.747 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.783      ;
; -0.747 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.783      ;
; -0.747 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.783      ;
; -0.747 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.783      ;
; -0.699 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.735      ;
; -0.699 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.735      ;
; -0.699 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.735      ;
; -0.699 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.735      ;
; -0.699 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.735      ;
; -0.699 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.735      ;
; -0.572 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.608      ;
; -0.572 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.608      ;
; -0.572 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.608      ;
; -0.572 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.608      ;
; -0.572 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.608      ;
; -0.572 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.608      ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'                                                                                                                                                                                                                                                                                 ;
+--------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                           ; Launch Clock                                                                         ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -0.662 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; -0.054     ; 1.644      ;
; -0.515 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; -0.048     ; 1.503      ;
; -0.462 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.498      ;
; -0.434 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.470      ;
; -0.430 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.466      ;
; -0.426 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.462      ;
; -0.385 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; -0.054     ; 1.367      ;
; -0.340 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.376      ;
; -0.338 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; -0.048     ; 1.326      ;
; -0.324 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.360      ;
; -0.317 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.353      ;
; -0.297 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.333      ;
; -0.274 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.310      ;
; -0.272 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.308      ;
; -0.270 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.306      ;
; -0.251 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.287      ;
; -0.249 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.285      ;
; -0.248 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.284      ;
; -0.245 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.281      ;
; -0.190 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.226      ;
; -0.178 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.214      ;
; -0.177 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.213      ;
; -0.074 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.110      ;
; -0.067 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.103      ;
; -0.061 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.097      ;
; -0.049 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.085      ;
; 0.024  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.012      ;
; 0.027  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.009      ;
; 0.379  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u4|oAUD_BCK'                                                                                                             ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.088 ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.124      ;
; -0.046 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.082      ;
; -0.042 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.078      ;
; 0.223  ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.813      ;
; 0.223  ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.813      ;
; 0.227  ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.809      ;
; 0.379  ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                            ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.833  ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X           ; p1|altpll_component|pll|clk[1] ; 0.005        ; 1.199      ; 0.657      ;
; 0.833  ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X           ; p1|altpll_component|pll|clk[1] ; 0.005        ; 1.199      ; 0.657      ;
; 0.862  ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 1.228      ; 0.657      ;
; 0.862  ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 1.228      ; 0.657      ;
; 52.310 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.281      ;
; 52.310 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.281      ;
; 52.310 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.281      ;
; 52.310 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.281      ;
; 52.310 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.281      ;
; 52.310 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.281      ;
; 52.310 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.281      ;
; 52.310 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.281      ;
; 52.310 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.281      ;
; 52.369 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.222      ;
; 52.369 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.222      ;
; 52.369 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.222      ;
; 52.369 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.222      ;
; 52.369 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.222      ;
; 52.369 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.222      ;
; 52.369 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.222      ;
; 52.369 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.222      ;
; 52.369 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.222      ;
; 52.477 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.114      ;
; 52.477 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.114      ;
; 52.477 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.114      ;
; 52.477 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.114      ;
; 52.477 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.114      ;
; 52.477 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.114      ;
; 52.477 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.114      ;
; 52.477 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.114      ;
; 52.477 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.114      ;
; 52.606 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.985      ;
; 52.606 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.985      ;
; 52.606 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.985      ;
; 52.606 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.985      ;
; 52.606 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.985      ;
; 52.606 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.985      ;
; 52.606 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.985      ;
; 52.606 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.985      ;
; 52.606 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.985      ;
; 52.610 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.981      ;
; 52.610 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.981      ;
; 52.610 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.981      ;
; 52.610 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.981      ;
; 52.610 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.981      ;
; 52.610 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.981      ;
; 52.610 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.981      ;
; 52.610 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.981      ;
; 52.610 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.981      ;
; 52.789 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.802      ;
; 52.841 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.750      ;
; 52.853 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.738      ;
; 52.934 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.657      ;
; 53.100 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.491      ;
; 53.100 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.491      ;
; 53.100 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.491      ;
; 53.100 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.491      ;
; 53.100 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.491      ;
; 53.100 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.491      ;
; 53.100 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.491      ;
; 53.100 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.491      ;
; 53.100 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.491      ;
; 53.455 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.136      ;
; 53.478 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.113      ;
; 53.526 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.065      ;
; 53.526 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.065      ;
; 53.526 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.065      ;
; 53.526 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.065      ;
; 53.526 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.065      ;
; 53.526 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.065      ;
; 53.526 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.065      ;
; 53.526 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.065      ;
; 53.526 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.065      ;
; 53.686 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.905      ;
; 53.686 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.905      ;
; 53.686 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.905      ;
; 53.686 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.905      ;
; 53.686 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.905      ;
; 53.686 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.905      ;
; 53.686 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.905      ;
; 53.686 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.905      ;
; 53.686 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.905      ;
; 53.750 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.841      ;
; 53.820 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.771      ;
; 53.820 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.771      ;
; 53.820 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.771      ;
; 53.820 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.771      ;
; 53.820 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.771      ;
; 53.820 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.771      ;
; 53.820 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.771      ;
; 53.820 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.771      ;
; 53.820 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.771      ;
; 54.344 ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.248      ;
; 54.350 ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.242      ;
; 54.511 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.080      ;
; 54.514 ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.077      ;
; 54.546 ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.045      ;
; 54.552 ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.039      ;
; 54.596 ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.995      ;
; 54.637 ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 0.955      ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                                 ;
+--------+-----------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 8.836  ; VGA_OSD_RAM:u2|oRed[9]      ; VGA_Controller:u1|Cur_Color_R[9] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.001      ; 1.121      ;
; 9.030  ; VGA_OSD_RAM:u2|oBlue[9]     ; VGA_Controller:u1|Cur_Color_B[9] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.000      ; 0.926      ;
; 31.080 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 8.703      ;
; 31.084 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 8.699      ;
; 31.379 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.096      ; 8.435      ;
; 31.395 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 8.388      ;
; 31.399 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 8.384      ;
; 31.543 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.039      ; 8.214      ;
; 31.547 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.039      ; 8.210      ;
; 31.581 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.092      ; 8.229      ;
; 31.582 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.092      ; 8.228      ;
; 31.582 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.092      ; 8.228      ;
; 31.641 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 8.142      ;
; 31.645 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 8.138      ;
; 31.694 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.096      ; 8.120      ;
; 31.819 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.039      ; 7.938      ;
; 31.823 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.039      ; 7.934      ;
; 31.824 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.072      ; 7.966      ;
; 31.825 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.072      ; 7.965      ;
; 31.829 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.072      ; 7.961      ;
; 31.830 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.072      ; 7.960      ;
; 31.835 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.084      ; 7.967      ;
; 31.838 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 7.962      ;
; 31.840 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.085      ; 7.963      ;
; 31.842 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 7.946      ;
; 31.896 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.092      ; 7.914      ;
; 31.897 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.092      ; 7.913      ;
; 31.897 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.092      ; 7.913      ;
; 31.916 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 7.867      ;
; 31.920 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 7.863      ;
; 31.940 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.096      ; 7.874      ;
; 31.946 ; VGA_Controller:u1|V_Cont[4] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 7.837      ;
; 31.950 ; VGA_Controller:u1|V_Cont[4] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 7.833      ;
; 31.951 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|B_B[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.102      ; 7.869      ;
; 31.975 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 7.832      ;
; 31.976 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 7.831      ;
; 31.978 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 7.829      ;
; 31.978 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 7.829      ;
; 31.978 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 7.829      ;
; 31.978 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 7.829      ;
; 31.979 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 7.828      ;
; 32.042 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 7.741      ;
; 32.043 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.039      ; 7.714      ;
; 32.044 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.066      ; 7.740      ;
; 32.045 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.066      ; 7.739      ;
; 32.045 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.066      ; 7.739      ;
; 32.046 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 7.737      ;
; 32.047 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.039      ; 7.710      ;
; 32.051 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.039      ; 7.706      ;
; 32.055 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.039      ; 7.702      ;
; 32.096 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.104      ; 7.726      ;
; 32.099 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.104      ; 7.723      ;
; 32.118 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 7.670      ;
; 32.139 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.072      ; 7.651      ;
; 32.140 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.072      ; 7.650      ;
; 32.142 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.092      ; 7.668      ;
; 32.143 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.092      ; 7.667      ;
; 32.143 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.092      ; 7.667      ;
; 32.144 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.072      ; 7.646      ;
; 32.145 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.072      ; 7.645      ;
; 32.150 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.084      ; 7.652      ;
; 32.153 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 7.647      ;
; 32.155 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.085      ; 7.648      ;
; 32.192 ; VGA_Controller:u1|V_Cont[1] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 7.591      ;
; 32.196 ; VGA_Controller:u1|V_Cont[1] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 7.587      ;
; 32.215 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.096      ; 7.599      ;
; 32.245 ; VGA_Controller:u1|V_Cont[4] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.096      ; 7.569      ;
; 32.266 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|B_B[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.102      ; 7.554      ;
; 32.273 ; VGA_Controller:u1|V_Cont[9] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 7.510      ;
; 32.277 ; VGA_Controller:u1|V_Cont[9] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 7.506      ;
; 32.287 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.046      ; 7.477      ;
; 32.288 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.046      ; 7.476      ;
; 32.290 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 7.517      ;
; 32.291 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 7.516      ;
; 32.292 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.046      ; 7.472      ;
; 32.293 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.046      ; 7.471      ;
; 32.293 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 7.514      ;
; 32.293 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 7.514      ;
; 32.293 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 7.514      ;
; 32.293 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 7.514      ;
; 32.294 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 7.513      ;
; 32.298 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.478      ;
; 32.301 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.056      ; 7.473      ;
; 32.303 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|R_R[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.059      ; 7.474      ;
; 32.304 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.039      ; 7.453      ;
; 32.308 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.039      ; 7.449      ;
; 32.320 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.066      ; 7.464      ;
; 32.321 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.066      ; 7.463      ;
; 32.321 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.066      ; 7.463      ;
; 32.341 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.096      ; 7.473      ;
; 32.342 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 7.446      ;
; 32.350 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 7.438      ;
; 32.385 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.072      ; 7.405      ;
; 32.386 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.072      ; 7.404      ;
; 32.387 ; VGA_Controller:u1|H_Cont[1] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.039      ; 7.370      ;
; 32.390 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.072      ; 7.400      ;
; 32.391 ; VGA_Controller:u1|H_Cont[1] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.039      ; 7.366      ;
; 32.391 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.072      ; 7.399      ;
; 32.396 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.084      ; 7.406      ;
; 32.399 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 7.401      ;
+--------+-----------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                          ;
+--------+--------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                                                                                                                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 22.948 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a67~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.110      ; 6.889      ;
; 22.951 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a26~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.103      ; 6.879      ;
; 23.231 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a30~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 6.572      ;
; 23.231 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a38~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.086      ; 6.582      ;
; 23.232 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a18~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.065      ; 6.560      ;
; 23.233 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a71~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.095      ; 6.589      ;
; 23.531 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a57~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.052      ; 6.248      ;
; 23.533 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a22~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.038      ; 6.232      ;
; 23.554 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a56~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.052      ; 6.225      ;
; 23.873 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.064      ; 5.918      ;
; 23.888 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a46~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.075      ; 5.914      ;
; 23.918 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a73~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.085      ; 5.894      ;
; 23.932 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a8~porta_address_reg0   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.093      ; 5.888      ;
; 23.957 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a50~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.102      ; 5.872      ;
; 23.983 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a9~porta_address_reg7   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.109      ; 5.853      ;
; 24.043 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.094      ; 5.778      ;
; 24.044 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.099      ; 5.782      ;
; 24.069 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a59~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.103      ; 5.761      ;
; 24.089 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a3~porta_address_reg7   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 5.744      ;
; 24.246 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.557      ;
; 24.246 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.557      ;
; 24.246 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.557      ;
; 24.246 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.557      ;
; 24.246 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.557      ;
; 24.246 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.557      ;
; 24.246 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.557      ;
; 24.246 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.557      ;
; 24.246 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.557      ;
; 24.246 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.557      ;
; 24.246 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.557      ;
; 24.246 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.557      ;
; 24.257 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a39~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.101      ; 5.571      ;
; 24.273 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a7~porta_address_reg7   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.128      ; 5.582      ;
; 24.279 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a15~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.107      ; 5.555      ;
; 24.283 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.115      ; 5.559      ;
; 24.295 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.121      ; 5.553      ;
; 24.298 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.113      ; 5.542      ;
; 24.310 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a63~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.124      ; 5.541      ;
; 24.316 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a42~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.116      ; 5.527      ;
; 24.367 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a43~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.110      ; 5.470      ;
; 24.369 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.096      ; 5.454      ;
; 24.371 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 5.464      ;
; 24.381 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a52~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.110      ; 5.456      ;
; 24.402 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a20~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.101      ; 5.426      ;
; 24.405 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.105      ; 5.427      ;
; 24.408 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a51~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.112      ; 5.431      ;
; 24.431 ; VGA_Controller:u1|oAddress[7]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a26~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.103      ; 5.399      ;
; 24.453 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a46~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.087      ; 5.361      ;
; 24.484 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 5.351      ;
; 24.500 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.303      ;
; 24.517 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a73~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.097      ; 5.307      ;
; 24.527 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.276      ;
; 24.527 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.276      ;
; 24.527 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.276      ;
; 24.527 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.276      ;
; 24.527 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.276      ;
; 24.527 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.276      ;
; 24.527 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.276      ;
; 24.527 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.276      ;
; 24.527 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.276      ;
; 24.527 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.276      ;
; 24.527 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.276      ;
; 24.527 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 5.276      ;
; 24.546 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a8~porta_address_reg7   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.105      ; 5.286      ;
; 24.558 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a15~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.119      ; 5.288      ;
; 24.558 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a15~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.119      ; 5.288      ;
; 24.558 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a15~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.119      ; 5.288      ;
; 24.558 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a15~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.119      ; 5.288      ;
; 24.558 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a15~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.119      ; 5.288      ;
; 24.558 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a15~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.119      ; 5.288      ;
; 24.558 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a15~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.119      ; 5.288      ;
; 24.558 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a15~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.119      ; 5.288      ;
; 24.558 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a15~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.119      ; 5.288      ;
; 24.558 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a15~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.119      ; 5.288      ;
; 24.558 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a15~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.119      ; 5.288      ;
; 24.558 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a15~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.119      ; 5.288      ;
; 24.566 ; VGA_Controller:u1|oAddress[9]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a36~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.075      ; 5.236      ;
; 24.570 ; VGA_Controller:u1|oAddress[9]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.082      ; 5.239      ;
; 24.586 ; VGA_Controller:u1|oAddress[9]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.087      ; 5.228      ;
; 24.593 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a47~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.131      ; 5.265      ;
; 24.593 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a47~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.131      ; 5.265      ;
; 24.593 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a47~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.131      ; 5.265      ;
; 24.593 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a47~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.131      ; 5.265      ;
; 24.593 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a47~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.131      ; 5.265      ;
; 24.593 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a47~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.131      ; 5.265      ;
; 24.593 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a47~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.131      ; 5.265      ;
; 24.593 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a47~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.131      ; 5.265      ;
; 24.593 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a47~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.131      ; 5.265      ;
; 24.593 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a47~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.131      ; 5.265      ;
; 24.593 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a47~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.131      ; 5.265      ;
; 24.593 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a47~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.131      ; 5.265      ;
; 24.594 ; VGA_Controller:u1|oAddress[6]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a71~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.095      ; 5.228      ;
; 24.596 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a42~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.128      ; 5.259      ;
; 24.596 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a42~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.128      ; 5.259      ;
; 24.596 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a42~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.128      ; 5.259      ;
; 24.596 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a42~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.128      ; 5.259      ;
; 24.596 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a42~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.128      ; 5.259      ;
; 24.596 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a42~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.128      ; 5.259      ;
; 24.596 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a42~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.128      ; 5.259      ;
; 24.596 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a42~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.128      ; 5.259      ;
+--------+--------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iCLK_50'                                                                                                                                             ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.698 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; iCLK_50     ; 0.000        ; 2.839      ; 0.657      ;
; -2.198 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; iCLK_50     ; -0.500       ; 2.839      ; 0.657      ;
; 0.391  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[0]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cnt_beat[0]                       ; cnt_beat[0]                       ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cnt_beat[1]                       ; cnt_beat[1]                       ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_o                           ; audio_o                           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.531  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.797      ;
; 0.541  ; Reset_Delay:r0|Cont[19]           ; Reset_Delay:r0|Cont[19]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.807      ;
; 0.788  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.054      ;
; 0.798  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.064      ;
; 0.801  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.068      ;
; 0.803  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[10]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.069      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.809  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[9]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.075      ;
; 0.811  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[3]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.077      ;
; 0.813  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[1]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[8]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.824  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.090      ;
; 0.826  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.092      ;
; 0.830  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[17]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.096      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.101      ;
; 0.845  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[18]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[2]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.112      ;
; 0.851  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[4]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.117      ;
; 0.856  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.122      ;
; 0.858  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.124      ;
; 0.862  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.128      ;
; 0.995  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[6]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.261      ;
; 1.021  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[1]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.287      ;
; 1.029  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[7]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.295      ;
; 1.037  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[5]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.303      ;
; 1.171  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.437      ;
; 1.181  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.447      ;
; 1.184  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.450      ;
; 1.185  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.451      ;
; 1.186  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[11]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.452      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.194  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[4]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.460      ;
; 1.197  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[9]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.463      ;
; 1.207  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.473      ;
; 1.209  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.475      ;
; 1.221  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.487      ;
; 1.231  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[19]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.497      ;
; 1.232  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[3]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.498      ;
; 1.237  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[5]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.503      ;
; 1.242  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.508      ;
; 1.242  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.508      ;
; 1.244  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.510      ;
; 1.248  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[17]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.514      ;
; 1.252  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.518      ;
; 1.255  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.001      ; 1.522      ;
; 1.255  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.521      ;
; 1.257  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[12]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.523      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.526      ;
; 1.265  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[5]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.531      ;
; 1.268  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.534      ;
; 1.278  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[14]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.544      ;
; 1.280  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.546      ;
; 1.288  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[2]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.554      ;
; 1.292  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.558      ;
; 1.299  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[10]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; -0.015     ; 1.550      ;
; 1.303  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[4]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.569      ;
; 1.305  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[18]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.571      ;
; 1.308  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[6]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.574      ;
; 1.313  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[15]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.579      ;
; 1.313  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.579      ;
; 1.315  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[17]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.581      ;
; 1.323  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.589      ;
; 1.326  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.592      ;
; 1.328  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[13]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.594      ;
; 1.330  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; -0.001     ; 1.595      ;
; 1.331  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.597      ;
; 1.336  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[0]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.602      ;
; 1.336  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[6]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.602      ;
; 1.339  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.605      ;
; 1.339  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[14]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.605      ;
; 1.349  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[15]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.615      ;
; 1.351  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[17]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.617      ;
; 1.358  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[10]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; -0.015     ; 1.609      ;
; 1.359  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[3]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.625      ;
; 1.363  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.629      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iCLK_28'                                                                                                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock                                                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.592 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; iCLK_28     ; 0.000        ; 2.872      ; 0.796      ;
; -2.420 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; iCLK_28     ; 0.000        ; 2.876      ; 0.972      ;
; -2.306 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.876      ; 1.086      ;
; -2.305 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mStart          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.876      ; 1.087      ;
; -2.092 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; iCLK_28     ; -0.500       ; 2.872      ; 0.796      ;
; -1.923 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.876      ; 1.469      ;
; -1.920 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; iCLK_28     ; -0.500       ; 2.876      ; 0.972      ;
; -1.806 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.876      ; 1.086      ;
; -1.805 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mStart          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.876      ; 1.087      ;
; -1.423 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.876      ; 1.469      ;
; -1.006 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.879      ; 2.389      ;
; -1.006 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[7]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.879      ; 2.389      ;
; -1.006 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[9]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.879      ; 2.389      ;
; -1.006 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.879      ; 2.389      ;
; -1.006 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.879      ; 2.389      ;
; -1.006 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.879      ; 2.389      ;
; -1.006 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.879      ; 2.389      ;
; -1.006 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.879      ; 2.389      ;
; -1.006 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.879      ; 2.389      ;
; -1.006 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.879      ; 2.389      ;
; -0.771 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[8]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.881      ; 2.626      ;
; -0.771 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[10]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.881      ; 2.626      ;
; -0.673 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.877      ; 2.720      ;
; -0.673 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.877      ; 2.720      ;
; -0.673 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.877      ; 2.720      ;
; -0.673 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.877      ; 2.720      ;
; -0.673 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.877      ; 2.720      ;
; -0.673 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.877      ; 2.720      ;
; -0.673 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.877      ; 2.720      ;
; -0.673 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.877      ; 2.720      ;
; -0.673 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.877      ; 2.720      ;
; -0.673 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.877      ; 2.720      ;
; -0.673 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.877      ; 2.720      ;
; -0.523 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.883      ; 2.876      ;
; -0.506 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.879      ; 2.389      ;
; -0.506 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[7]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.879      ; 2.389      ;
; -0.506 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[9]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.879      ; 2.389      ;
; -0.506 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.879      ; 2.389      ;
; -0.506 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.879      ; 2.389      ;
; -0.506 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.879      ; 2.389      ;
; -0.506 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.879      ; 2.389      ;
; -0.506 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.879      ; 2.389      ;
; -0.506 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.879      ; 2.389      ;
; -0.506 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.879      ; 2.389      ;
; -0.321 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.880      ; 3.075      ;
; -0.321 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.880      ; 3.075      ;
; -0.321 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.880      ; 3.075      ;
; -0.321 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.880      ; 3.075      ;
; -0.321 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.880      ; 3.075      ;
; -0.321 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.880      ; 3.075      ;
; -0.313 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.881      ; 3.084      ;
; -0.313 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.881      ; 3.084      ;
; -0.313 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.881      ; 3.084      ;
; -0.306 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.892      ; 3.102      ;
; -0.306 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.892      ; 3.102      ;
; -0.306 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.892      ; 3.102      ;
; -0.271 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[8]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.881      ; 2.626      ;
; -0.271 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[10]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.881      ; 2.626      ;
; -0.173 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.877      ; 2.720      ;
; -0.173 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.877      ; 2.720      ;
; -0.173 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.877      ; 2.720      ;
; -0.173 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.877      ; 2.720      ;
; -0.173 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.877      ; 2.720      ;
; -0.173 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.877      ; 2.720      ;
; -0.173 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.877      ; 2.720      ;
; -0.173 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.877      ; 2.720      ;
; -0.173 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.877      ; 2.720      ;
; -0.173 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.877      ; 2.720      ;
; -0.173 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.877      ; 2.720      ;
; -0.023 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.883      ; 2.876      ;
; 0.179  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.880      ; 3.075      ;
; 0.179  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.880      ; 3.075      ;
; 0.179  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.880      ; 3.075      ;
; 0.179  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.880      ; 3.075      ;
; 0.179  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.880      ; 3.075      ;
; 0.179  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.880      ; 3.075      ;
; 0.187  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.881      ; 3.084      ;
; 0.187  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.881      ; 3.084      ;
; 0.187  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.881      ; 3.084      ;
; 0.194  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.892      ; 3.102      ;
; 0.194  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.892      ; 3.102      ;
; 0.194  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.892      ; 3.102      ;
; 0.391  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[0]                         ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[0]                         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|oFLASH_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|oFLASH_CMD[3]       ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P2           ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P2           ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4_PRG       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4_PRG       ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P6_CHP_ERA   ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P6_CHP_ERA   ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.IDEL         ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.IDEL         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.657      ;
; 0.533  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[2] ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.799      ;
; 0.534  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[4] ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.800      ;
; 0.544  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.810      ;
; 0.667  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[3] ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.933      ;
; 0.742  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P1           ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; -0.003     ; 1.005      ;
; 0.742  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.READ         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; -0.003     ; 1.005      ;
; 0.759  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mACT            ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 1.025      ;
; 0.788  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[13]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[13]                        ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 1.054      ;
; 0.794  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[6]                         ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[6]                         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 1.060      ;
; 0.795  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[4]                         ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[4]                         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[8]                         ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[8]                         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 1.061      ;
; 0.797  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[14]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[14]                        ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 1.063      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                             ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.087 ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 1.228      ; 0.657      ;
; -1.087 ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 1.228      ; 0.657      ;
; -1.058 ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X           ; p1|altpll_component|pll|clk[1] ; 0.000        ; 1.199      ; 0.657      ;
; -1.058 ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X           ; p1|altpll_component|pll|clk[1] ; 0.000        ; 1.199      ; 0.657      ;
; 0.391  ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.538  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.804      ;
; 0.538  ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.804      ;
; 0.539  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.539  ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.688  ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.955      ;
; 0.729  ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.995      ;
; 0.773  ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.039      ;
; 0.779  ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.045      ;
; 0.795  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.061      ;
; 0.801  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.068      ;
; 0.811  ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.077      ;
; 0.813  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.080      ;
; 0.828  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.094      ;
; 0.838  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.104      ;
; 0.975  ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.242      ;
; 0.981  ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.248      ;
; 1.184  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.450      ;
; 1.185  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.451      ;
; 1.196  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.462      ;
; 1.214  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.480      ;
; 1.224  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.490      ;
; 1.255  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.521      ;
; 1.256  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.522      ;
; 1.270  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.536      ;
; 1.295  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.561      ;
; 1.326  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.592      ;
; 1.327  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.593      ;
; 1.341  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.607      ;
; 1.366  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.632      ;
; 1.373  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.639      ;
; 1.397  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.663      ;
; 1.412  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.678      ;
; 1.437  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.703      ;
; 1.437  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.703      ;
; 1.444  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.710      ;
; 1.468  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.734      ;
; 1.483  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.505  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.771      ;
; 1.505  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.771      ;
; 1.505  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.771      ;
; 1.505  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.771      ;
; 1.505  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.771      ;
; 1.505  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.771      ;
; 1.505  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.771      ;
; 1.505  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.771      ;
; 1.508  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.774      ;
; 1.515  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.781      ;
; 1.554  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.820      ;
; 1.575  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.841      ;
; 1.579  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.845      ;
; 1.586  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.852      ;
; 1.625  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.891      ;
; 1.639  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.905      ;
; 1.639  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.905      ;
; 1.639  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.905      ;
; 1.639  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.905      ;
; 1.639  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.905      ;
; 1.639  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.905      ;
; 1.639  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.905      ;
; 1.657  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.923      ;
; 1.696  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.962      ;
; 1.728  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.994      ;
; 1.799  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.065      ;
; 1.799  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.065      ;
; 1.799  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.065      ;
; 1.799  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.065      ;
; 1.799  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.065      ;
; 1.799  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.065      ;
; 1.799  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.065      ;
; 1.847  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.113      ;
; 1.870  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.136      ;
; 2.225  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.491      ;
; 2.225  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.491      ;
; 2.225  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.491      ;
; 2.225  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.491      ;
; 2.391  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.657      ;
; 2.472  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.738      ;
; 2.484  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.750      ;
; 2.536  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.802      ;
; 2.715  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.981      ;
; 2.715  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.981      ;
; 2.715  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.981      ;
; 2.715  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.981      ;
; 2.715  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.981      ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u4|oAUD_BCK'                                                                                                             ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.391 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.543 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.809      ;
; 0.547 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.813      ;
; 0.547 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.813      ;
; 0.812 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 1.078      ;
; 0.816 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 1.082      ;
; 0.858 ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 1.124      ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.797      ;
; 0.541 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.807      ;
; 0.544 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.810      ;
; 0.547 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.813      ;
; 0.679 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.945      ;
; 0.768 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.036      ;
; 0.784 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.053      ;
; 0.807 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.076      ;
; 0.834 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.100      ;
; 0.849 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.115      ;
; 0.850 ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.115      ;
; 0.854 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.120      ;
; 0.857 ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.122      ;
; 0.858 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.127      ;
; 0.860 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.035      ; 1.161      ;
; 0.860 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.126      ;
; 0.870 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.136      ;
; 0.877 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.143      ;
; 0.877 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.143      ;
; 0.879 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.145      ;
; 0.884 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.150      ;
; 0.884 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.150      ;
; 0.956 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.035      ; 1.257      ;
; 0.973 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.035     ; 1.204      ;
; 0.975 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.244      ;
; 0.990 ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.255      ;
; 1.004 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.270      ;
; 1.012 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.281      ;
; 1.012 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.281      ;
; 1.012 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.281      ;
; 1.012 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.281      ;
; 1.022 ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.036      ; 1.324      ;
; 1.028 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 1.291      ;
; 1.028 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.297      ;
; 1.031 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.297      ;
; 1.032 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.036     ; 1.262      ;
; 1.036 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.304      ;
; 1.038 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.306      ;
; 1.040 ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.307      ;
; 1.040 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.306      ;
; 1.046 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.314      ;
; 1.089 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.358      ;
; 1.091 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.360      ;
; 1.093 ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.358      ;
; 1.113 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.382      ;
; 1.114 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.035      ; 1.415      ;
; 1.117 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.386      ;
; 1.129 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.398      ;
; 1.131 ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.396      ;
; 1.132 ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.397      ;
; 1.138 ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.405      ;
; 1.140 ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.407      ;
; 1.148 ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.415      ;
; 1.154 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.423      ;
; 1.155 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.424      ;
; 1.161 ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.428      ;
; 1.166 ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.036      ; 1.468      ;
; 1.167 ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.036      ; 1.469      ;
; 1.173 ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 1.443      ;
; 1.175 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.444      ;
; 1.177 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.032      ; 1.475      ;
; 1.179 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.448      ;
; 1.184 ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.036      ; 1.486      ;
; 1.193 ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.031      ; 1.490      ;
; 1.207 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.476      ;
; 1.234 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.498      ;
; 1.236 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.502      ;
; 1.236 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.502      ;
; 1.241 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.510      ;
; 1.243 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.035      ; 1.544      ;
; 1.255 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.519      ;
; 1.263 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.529      ;
; 1.263 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.529      ;
; 1.265 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.531      ;
; 1.267 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.531      ;
; 1.268 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.535      ;
; 1.269 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.536      ;
; 1.270 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.536      ;
; 1.270 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.536      ;
; 1.280 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.035     ; 1.511      ;
; 1.292 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.036     ; 1.522      ;
; 1.293 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.035      ; 1.594      ;
; 1.294 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.036     ; 1.524      ;
; 1.309 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.575      ;
; 1.311 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.580      ;
; 1.315 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.584      ;
; 1.319 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.588      ;
; 1.334 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.600      ;
; 1.335 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.602      ;
; 1.336 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.602      ;
; 1.337 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.604      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'                                                                                                                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                            ; To Node                                                           ; Launch Clock                                                                         ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.657      ;
; 0.743 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.009      ;
; 0.746 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.012      ;
; 0.819 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.085      ;
; 0.831 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.097      ;
; 0.837 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.103      ;
; 0.844 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.110      ;
; 0.947 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.213      ;
; 0.948 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.214      ;
; 0.948 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.214      ;
; 0.960 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.226      ;
; 1.015 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.281      ;
; 1.018 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.284      ;
; 1.019 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.285      ;
; 1.040 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.306      ;
; 1.042 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.308      ;
; 1.044 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.310      ;
; 1.067 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.333      ;
; 1.087 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.353      ;
; 1.094 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.360      ;
; 1.108 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; -0.048     ; 1.326      ;
; 1.110 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.376      ;
; 1.155 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; -0.054     ; 1.367      ;
; 1.196 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.462      ;
; 1.200 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.466      ;
; 1.204 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.470      ;
; 1.232 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.498      ;
; 1.285 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; -0.048     ; 1.503      ;
; 1.432 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; -0.054     ; 1.644      ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'                                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                                                         ; Latch Clock                                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.657      ;
; 0.760 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.048      ; 1.074      ;
; 0.803 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.069      ;
; 0.806 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.074      ;
; 0.814 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.080      ;
; 0.820 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.086      ;
; 0.825 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.091      ;
; 0.827 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.093      ;
; 0.853 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.119      ;
; 0.856 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.122      ;
; 0.857 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.123      ;
; 0.857 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.123      ;
; 0.857 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.123      ;
; 0.861 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.127      ;
; 0.861 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.127      ;
; 0.863 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.129      ;
; 0.985 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.251      ;
; 0.986 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.252      ;
; 0.986 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.252      ;
; 0.993 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.259      ;
; 1.026 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.292      ;
; 1.030 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.296      ;
; 1.186 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.452      ;
; 1.189 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.455      ;
; 1.191 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.457      ;
; 1.197 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.463      ;
; 1.208 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.474      ;
; 1.210 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.476      ;
; 1.225 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.056      ; 1.547      ;
; 1.225 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.056      ; 1.547      ;
; 1.225 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.056      ; 1.547      ;
; 1.225 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.056      ; 1.547      ;
; 1.225 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.056      ; 1.547      ;
; 1.225 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.056      ; 1.547      ;
; 1.225 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.056      ; 1.547      ;
; 1.225 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.056      ; 1.547      ;
; 1.225 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.056      ; 1.547      ;
; 1.225 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.056      ; 1.547      ;
; 1.225 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.056      ; 1.547      ;
; 1.242 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.508      ;
; 1.243 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.509      ;
; 1.243 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.509      ;
; 1.243 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.509      ;
; 1.247 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.513      ;
; 1.247 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.513      ;
; 1.249 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.515      ;
; 1.257 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.523      ;
; 1.268 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.534      ;
; 1.279 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.545      ;
; 1.281 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.547      ;
; 1.285 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.004      ; 1.555      ;
; 1.295 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.561      ;
; 1.313 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.579      ;
; 1.314 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.580      ;
; 1.314 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.580      ;
; 1.318 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.584      ;
; 1.320 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.586      ;
; 1.328 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.594      ;
; 1.331 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.004      ; 1.601      ;
; 1.350 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.616      ;
; 1.352 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.618      ;
; 1.356 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.004      ; 1.626      ;
; 1.366 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.632      ;
; 1.368 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.634      ;
; 1.369 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.635      ;
; 1.376 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.642      ;
; 1.385 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.651      ;
; 1.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.657      ;
; 1.399 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.665      ;
; 1.402 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.668      ;
; 1.402 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.004      ; 1.672      ;
; 1.406 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.672      ;
; 1.410 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.004      ; 1.680      ;
; 1.412 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.678      ;
; 1.416 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.682      ;
; 1.421 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.687      ;
; 1.423 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.689      ;
; 1.427 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.004      ; 1.697      ;
; 1.437 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.703      ;
; 1.439 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.705      ;
; 1.440 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.706      ;
; 1.447 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.713      ;
; 1.453 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.052      ; 1.771      ;
; 1.453 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.052      ; 1.771      ;
; 1.453 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.052      ; 1.771      ;
; 1.453 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.052      ; 1.771      ;
; 1.453 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.052      ; 1.771      ;
; 1.453 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.052      ; 1.771      ;
; 1.453 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.052      ; 1.771      ;
; 1.453 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.052      ; 1.771      ;
; 1.453 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.052      ; 1.771      ;
; 1.453 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.052      ; 1.771      ;
; 1.453 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.052      ; 1.771      ;
; 1.456 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.722      ;
; 1.462 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.728      ;
; 1.462 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.728      ;
; 1.470 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.736      ;
; 1.473 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.739      ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'                                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                                                         ; Latch Clock                                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.657      ;
; 0.570 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.836      ;
; 0.576 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.842      ;
; 0.803 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.069      ;
; 0.808 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.075      ;
; 0.812 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.079      ;
; 0.817 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.083      ;
; 0.818 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.084      ;
; 0.820 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.086      ;
; 0.823 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.089      ;
; 0.829 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.095      ;
; 0.830 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.096      ;
; 0.835 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.107      ;
; 0.843 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.109      ;
; 0.847 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.113      ;
; 0.848 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.114      ;
; 0.870 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.136      ;
; 0.872 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.138      ;
; 0.884 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.150      ;
; 0.919 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.054      ; 1.239      ;
; 1.018 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; -0.010     ; 1.274      ;
; 1.119 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.385      ;
; 1.186 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.452      ;
; 1.191 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.457      ;
; 1.192 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.458      ;
; 1.195 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.461      ;
; 1.200 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.466      ;
; 1.200 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.466      ;
; 1.200 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.466      ;
; 1.201 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.467      ;
; 1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.469      ;
; 1.220 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.069      ; 1.555      ;
; 1.220 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.069      ; 1.555      ;
; 1.220 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.069      ; 1.555      ;
; 1.220 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.069      ; 1.555      ;
; 1.220 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.069      ; 1.555      ;
; 1.220 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.069      ; 1.555      ;
; 1.220 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.069      ; 1.555      ;
; 1.220 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.069      ; 1.555      ;
; 1.220 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.069      ; 1.555      ;
; 1.220 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.069      ; 1.555      ;
; 1.220 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.069      ; 1.555      ;
; 1.221 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.487      ;
; 1.224 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.491      ;
; 1.227 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.493      ;
; 1.233 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.499      ;
; 1.233 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.499      ;
; 1.234 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.500      ;
; 1.248 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.514      ;
; 1.249 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.515      ;
; 1.252 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.518      ;
; 1.257 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.523      ;
; 1.263 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.529      ;
; 1.266 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.532      ;
; 1.271 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.537      ;
; 1.271 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.537      ;
; 1.272 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.538      ;
; 1.274 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.540      ;
; 1.284 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.550      ;
; 1.288 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.554      ;
; 1.291 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.557      ;
; 1.292 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.558      ;
; 1.295 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.561      ;
; 1.297 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.001      ; 1.564      ;
; 1.298 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; -0.010     ; 1.554      ;
; 1.298 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.564      ;
; 1.304 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.570      ;
; 1.304 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.570      ;
; 1.305 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.571      ;
; 1.328 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.594      ;
; 1.334 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.600      ;
; 1.337 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.603      ;
; 1.342 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.608      ;
; 1.343 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.609      ;
; 1.345 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.611      ;
; 1.345 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.001      ; 1.612      ;
; 1.355 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.621      ;
; 1.359 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.625      ;
; 1.366 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.632      ;
; 1.368 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.001      ; 1.635      ;
; 1.375 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.641      ;
; 1.376 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.642      ;
; 1.383 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.649      ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                                   ;
+-------+----------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; VGA_Controller:u1|oVGA_V_SYNC    ; VGA_Controller:u1|oVGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.533 ; VGA_Controller:u1|oCoord_X[0]    ; VGA_Controller:u1|oAddress[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.799      ;
; 0.540 ; VGA_Controller:u1|H_Cont[9]      ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.545 ; VGA_Controller:u1|V_Cont[9]      ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.546 ; VGA_Controller:u1|V_Cont[9]      ; VGA_Controller:u1|oVGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.812      ;
; 0.771 ; VGA_Controller:u1|oCoord_X[6]    ; VGA_Controller:u1|oAddress[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.037      ;
; 0.788 ; VGA_Controller:u1|Cur_Color_B[9] ; VGA_Controller:u1|B_B[9]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.806 ; VGA_Controller:u1|H_Cont[7]      ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.075      ;
; 0.811 ; VGA_Controller:u1|V_Cont[0]      ; VGA_Controller:u1|V_Cont[0]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.077      ;
; 0.820 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|V_Cont[1]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.086      ;
; 0.824 ; VGA_Controller:u1|oCoord_X[3]    ; VGA_Controller:u1|oAddress[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.090      ;
; 0.829 ; VGA_Controller:u1|H_Cont[0]      ; VGA_Controller:u1|H_Cont[0]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.095      ;
; 0.833 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.099      ;
; 0.838 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|V_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; VGA_Controller:u1|V_Cont[7]      ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.842 ; VGA_Controller:u1|V_Cont[4]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; VGA_Controller:u1|V_Cont[8]      ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.110      ;
; 0.859 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.125      ;
; 0.860 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.126      ;
; 0.861 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|H_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.127      ;
; 0.863 ; VGA_Controller:u1|V_Cont[3]      ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.129      ;
; 0.864 ; VGA_Controller:u1|H_Cont[8]      ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.130      ;
; 0.865 ; VGA_Controller:u1|H_Cont[1]      ; VGA_Controller:u1|H_Cont[1]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.131      ;
; 0.865 ; VGA_Controller:u1|V_Cont[6]      ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.131      ;
; 0.868 ; VGA_Controller:u1|H_Cont[2]      ; VGA_Controller:u1|H_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.134      ;
; 0.956 ; VGA_Controller:u1|H_Cont[1]      ; VGA_Controller:u1|oCoord_X[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.224      ;
; 1.004 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|oCoord_Y[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 1.284      ;
; 1.035 ; VGA_Controller:u1|H_Cont[8]      ; VGA_Controller:u1|oCoord_X[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.302      ;
; 1.181 ; VGA_Controller:u1|oCoord_X[6]    ; VGA_Controller:u1|oAddress[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.447      ;
; 1.189 ; VGA_Controller:u1|H_Cont[7]      ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.192 ; VGA_Controller:u1|V_Cont[0]      ; VGA_Controller:u1|oCoord_Y[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.017      ; 1.475      ;
; 1.192 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|H_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.458      ;
; 1.194 ; VGA_Controller:u1|V_Cont[0]      ; VGA_Controller:u1|V_Cont[1]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.460      ;
; 1.203 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|V_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.469      ;
; 1.210 ; VGA_Controller:u1|oCoord_X[3]    ; VGA_Controller:u1|oAddress[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.476      ;
; 1.212 ; VGA_Controller:u1|H_Cont[0]      ; VGA_Controller:u1|H_Cont[1]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.478      ;
; 1.221 ; VGA_Controller:u1|oCoord_X[2]    ; VGA_Controller:u1|oAddress[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.225 ; VGA_Controller:u1|V_Cont[4]      ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.491      ;
; 1.230 ; VGA_Controller:u1|V_Cont[8]      ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.496      ;
; 1.245 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.511      ;
; 1.246 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.512      ;
; 1.247 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.513      ;
; 1.248 ; VGA_Controller:u1|oCoord_X[5]    ; VGA_Controller:u1|oAddress[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 1.526      ;
; 1.249 ; VGA_Controller:u1|V_Cont[3]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.515      ;
; 1.250 ; VGA_Controller:u1|H_Cont[8]      ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.516      ;
; 1.251 ; VGA_Controller:u1|V_Cont[9]      ; VGA_Controller:u1|oCoord_Y[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 1.531      ;
; 1.251 ; VGA_Controller:u1|V_Cont[6]      ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.517      ;
; 1.251 ; VGA_Controller:u1|H_Cont[1]      ; VGA_Controller:u1|H_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.517      ;
; 1.252 ; VGA_Controller:u1|oCoord_X[6]    ; VGA_Controller:u1|oAddress[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.518      ;
; 1.254 ; VGA_Controller:u1|H_Cont[2]      ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.520      ;
; 1.260 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|oCoord_Y[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 1.540      ;
; 1.260 ; VGA_Controller:u1|H_Cont[7]      ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.263 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.529      ;
; 1.265 ; VGA_Controller:u1|V_Cont[0]      ; VGA_Controller:u1|V_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.531      ;
; 1.266 ; VGA_Controller:u1|H_Cont[2]      ; VGA_Controller:u1|oCoord_X[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.534      ;
; 1.266 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|oCoord_Y[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 1.546      ;
; 1.273 ; VGA_Controller:u1|V_Cont[8]      ; VGA_Controller:u1|oCoord_Y[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 1.553      ;
; 1.274 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.279 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|B_B[9]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.544      ;
; 1.281 ; VGA_Controller:u1|oCoord_X[3]    ; VGA_Controller:u1|oAddress[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.547      ;
; 1.283 ; VGA_Controller:u1|H_Cont[0]      ; VGA_Controller:u1|H_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.549      ;
; 1.289 ; VGA_Controller:u1|V_Cont[6]      ; VGA_Controller:u1|oCoord_Y[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 1.569      ;
; 1.292 ; VGA_Controller:u1|oCoord_X[2]    ; VGA_Controller:u1|oAddress[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.558      ;
; 1.292 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.558      ;
; 1.296 ; VGA_Controller:u1|V_Cont[4]      ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.562      ;
; 1.308 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|H_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.574      ;
; 1.314 ; VGA_Controller:u1|V_Cont[7]      ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.580      ;
; 1.316 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.582      ;
; 1.317 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.583      ;
; 1.318 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|H_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.584      ;
; 1.320 ; VGA_Controller:u1|V_Cont[3]      ; VGA_Controller:u1|oCoord_Y[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 1.600      ;
; 1.320 ; VGA_Controller:u1|V_Cont[3]      ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.586      ;
; 1.322 ; VGA_Controller:u1|H_Cont[1]      ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.588      ;
; 1.323 ; VGA_Controller:u1|oCoord_X[6]    ; VGA_Controller:u1|oAddress[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.589      ;
; 1.334 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.600      ;
; 1.336 ; VGA_Controller:u1|V_Cont[0]      ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.602      ;
; 1.338 ; VGA_Controller:u1|oCoord_X[1]    ; VGA_Controller:u1|oAddress[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.604      ;
; 1.345 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.611      ;
; 1.352 ; VGA_Controller:u1|oCoord_X[3]    ; VGA_Controller:u1|oAddress[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.618      ;
; 1.354 ; VGA_Controller:u1|H_Cont[0]      ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.620      ;
; 1.363 ; VGA_Controller:u1|oCoord_X[2]    ; VGA_Controller:u1|oAddress[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.629      ;
; 1.363 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.629      ;
; 1.367 ; VGA_Controller:u1|V_Cont[4]      ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.633      ;
; 1.379 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.645      ;
; 1.385 ; VGA_Controller:u1|V_Cont[7]      ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.651      ;
; 1.387 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.653      ;
; 1.389 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.655      ;
; 1.391 ; VGA_Controller:u1|V_Cont[3]      ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.657      ;
; 1.405 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.671      ;
; 1.407 ; VGA_Controller:u1|V_Cont[0]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.673      ;
; 1.409 ; VGA_Controller:u1|oCoord_X[1]    ; VGA_Controller:u1|oAddress[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.675      ;
; 1.410 ; VGA_Controller:u1|V_Cont[6]      ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.676      ;
; 1.413 ; VGA_Controller:u1|H_Cont[2]      ; VGA_Controller:u1|H_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.679      ;
; 1.416 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.423 ; VGA_Controller:u1|oCoord_X[3]    ; VGA_Controller:u1|oAddress[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.689      ;
; 1.434 ; VGA_Controller:u1|oCoord_X[2]    ; VGA_Controller:u1|oAddress[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.700      ;
; 1.434 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.700      ;
; 1.444 ; VGA_Controller:u1|oCoord_X[4]    ; VGA_Controller:u1|oAddress[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 1.722      ;
+-------+----------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                                                                     ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                              ; To Node                                                                                                                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.513 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|address_reg_a[0]                  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[0] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.779      ;
; 0.516 ; VGA_OSD_RAM:u2|ADDR_d[1]                                                                                                                               ; VGA_OSD_RAM:u2|ADDR_dd[1]                                                                                                                 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|address_reg_a[3]                  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[3] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.783      ;
; 0.519 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|address_reg_a[2]                  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[2] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|address_reg_a[1]                  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[1] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.785      ;
; 1.003 ; VGA_OSD_RAM:u2|ADDR_d[0]                                                                                                                               ; VGA_OSD_RAM:u2|ADDR_dd[0]                                                                                                                 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.011     ; 1.258      ;
; 1.045 ; VGA_OSD_RAM:u2|ADDR_dd[2]                                                                                                                              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 1.313      ;
; 1.560 ; VGA_OSD_RAM:u2|ADDR_d[2]                                                                                                                               ; VGA_OSD_RAM:u2|ADDR_dd[2]                                                                                                                 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.826      ;
; 2.196 ; VGA_OSD_RAM:u2|ADDR_dd[0]                                                                                                                              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.462      ;
; 2.223 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[2]              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.489      ;
; 2.303 ; VGA_OSD_RAM:u2|ADDR_dd[1]                                                                                                                              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.569      ;
; 2.826 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[3]              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.011     ; 3.081      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg0   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg1   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg2   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg3   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg4   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg5   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg6   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg7   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg8   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg9   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg10  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg11  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u4|LRCK_1X'                                                                                                            ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.537 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.803      ;
; 0.815 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.081      ;
; 0.816 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.082      ;
; 0.854 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.120      ;
; 0.856 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.122      ;
; 0.998 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.264      ;
; 1.198 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.464      ;
; 1.199 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.465      ;
; 1.240 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.506      ;
; 1.242 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.508      ;
; 1.269 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.535      ;
; 1.270 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.536      ;
; 1.311 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.577      ;
; 1.340 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.606      ;
; 1.342 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.608      ;
; 1.342 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.608      ;
; 1.342 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.608      ;
; 1.342 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.608      ;
; 1.381 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.647      ;
; 1.382 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.648      ;
; 1.411 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.677      ;
; 1.452 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.718      ;
; 1.453 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.719      ;
; 1.469 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.735      ;
; 1.469 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.735      ;
; 1.469 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.735      ;
; 1.469 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.735      ;
; 1.469 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.735      ;
; 1.517 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.783      ;
; 1.523 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.789      ;
; 1.607 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.873      ;
; 1.744 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 2.010      ;
; 1.744 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 2.010      ;
; 1.854 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 2.120      ;
; 1.854 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 2.120      ;
; 1.854 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 2.120      ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.385 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.612     ; 1.811      ;
; -3.358 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.611     ; 1.785      ;
; -3.358 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.611     ; 1.785      ;
; -3.358 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.611     ; 1.785      ;
; -3.358 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.611     ; 1.785      ;
; -3.358 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.611     ; 1.785      ;
; -3.358 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.611     ; 1.785      ;
; -3.358 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.611     ; 1.785      ;
; -3.358 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.611     ; 1.785      ;
; -3.358 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.611     ; 1.785      ;
; -3.358 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.611     ; 1.785      ;
; -3.358 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.611     ; 1.785      ;
; -3.309 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.585     ; 1.762      ;
; -3.309 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.585     ; 1.762      ;
; -3.309 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.585     ; 1.762      ;
; -3.309 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.585     ; 1.762      ;
; -3.309 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.585     ; 1.762      ;
; -3.309 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.585     ; 1.762      ;
; -3.309 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.585     ; 1.762      ;
; -3.309 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.585     ; 1.762      ;
; -3.309 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.585     ; 1.762      ;
; -3.309 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.585     ; 1.762      ;
; -3.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.594     ; 1.739      ;
; -3.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.594     ; 1.739      ;
; -3.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.594     ; 1.739      ;
; -3.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.594     ; 1.739      ;
; -3.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.594     ; 1.739      ;
; -3.271 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.583     ; 1.726      ;
; -3.271 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.583     ; 1.726      ;
; -3.271 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.583     ; 1.726      ;
; -3.271 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.583     ; 1.726      ;
; -3.271 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.583     ; 1.726      ;
; -3.271 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.583     ; 1.726      ;
; -3.271 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.583     ; 1.726      ;
; -3.271 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.583     ; 1.726      ;
; -3.271 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.583     ; 1.726      ;
; -3.271 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.583     ; 1.726      ;
; -3.271 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.583     ; 1.726      ;
; -3.088 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.597     ; 1.529      ;
; -3.088 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.597     ; 1.529      ;
; -3.088 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.597     ; 1.529      ;
; -3.088 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.597     ; 1.529      ;
; -3.088 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.597     ; 1.529      ;
; -3.088 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.597     ; 1.529      ;
; -3.088 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.597     ; 1.529      ;
; -3.088 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.597     ; 1.529      ;
; -3.088 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.597     ; 1.529      ;
; -3.088 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.597     ; 1.529      ;
; -3.088 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.597     ; 1.529      ;
; -3.088 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.597     ; 1.529      ;
; -3.075 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.595     ; 1.518      ;
; -3.075 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.595     ; 1.518      ;
; -3.075 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[17]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.595     ; 1.518      ;
; -3.075 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[16]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.595     ; 1.518      ;
; -3.075 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[15]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.595     ; 1.518      ;
; -3.075 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[18]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.595     ; 1.518      ;
; -3.075 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[14]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.595     ; 1.518      ;
; -3.075 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[13]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.595     ; 1.518      ;
; -3.075 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[12]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.595     ; 1.518      ;
; -3.075 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[11]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.595     ; 1.518      ;
; -3.075 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[10]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.595     ; 1.518      ;
; -3.068 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.584     ; 1.522      ;
; -3.068 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.584     ; 1.522      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[2]'                                                                                               ;
+--------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                   ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.385 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|oBlue[9]   ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -1.612     ; 1.811      ;
; -3.088 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[2]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -1.597     ; 1.529      ;
; -3.088 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[2] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -1.597     ; 1.529      ;
; -3.075 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[0] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -1.595     ; 1.518      ;
; -3.075 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[1]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -1.595     ; 1.518      ;
; -3.075 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[1] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -1.595     ; 1.518      ;
; -3.075 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|oRed[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -1.595     ; 1.518      ;
; -3.068 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[0]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -1.584     ; 1.522      ;
+--------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                 ;
+--------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                     ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.357 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[1]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.564     ; 1.834      ;
; -3.357 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[0]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.564     ; 1.834      ;
; -3.357 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[2]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.564     ; 1.834      ;
; -3.340 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|oAUD_BCK       ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.563     ; 1.818      ;
; -3.282 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.592     ; 1.731      ;
; -3.282 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.592     ; 1.731      ;
; -3.282 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.592     ; 1.731      ;
; -3.282 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.592     ; 1.731      ;
; -3.282 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.592     ; 1.731      ;
; -3.282 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.592     ; 1.731      ;
; -3.282 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.592     ; 1.731      ;
; -3.282 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.592     ; 1.731      ;
; -3.282 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.592     ; 1.731      ;
; -3.282 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X        ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.592     ; 1.731      ;
+--------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUDIO_DAC:u4|oAUD_BCK'                                                                                             ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.262 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[0] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; 0.500        ; 1.544      ; 1.818      ;
; 0.262 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[1] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; 0.500        ; 1.544      ; 1.818      ;
; 0.262 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[2] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; 0.500        ; 1.544      ; 1.818      ;
; 0.262 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[3] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; 0.500        ; 1.544      ; 1.818      ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUDIO_DAC:u4|LRCK_1X'                                                                                             ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+
; 0.436 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[0] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 1.206      ; 1.306      ;
; 0.436 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[1] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 1.206      ; 1.306      ;
; 0.436 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[2] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 1.206      ; 1.306      ;
; 0.436 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[4] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 1.206      ; 1.306      ;
; 0.436 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[5] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 1.206      ; 1.306      ;
; 0.436 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[3] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 1.206      ; 1.306      ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUDIO_DAC:u4|LRCK_1X'                                                                                              ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+
; 0.334 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[0] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 1.206      ; 1.306      ;
; 0.334 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[1] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 1.206      ; 1.306      ;
; 0.334 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[2] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 1.206      ; 1.306      ;
; 0.334 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[4] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 1.206      ; 1.306      ;
; 0.334 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[5] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 1.206      ; 1.306      ;
; 0.334 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[3] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 1.206      ; 1.306      ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUDIO_DAC:u4|oAUD_BCK'                                                                                              ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.508 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[0] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; -0.500       ; 1.544      ; 1.818      ;
; 0.508 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[1] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; -0.500       ; 1.544      ; 1.818      ;
; 0.508 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[2] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; -0.500       ; 1.544      ; 1.818      ;
; 0.508 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[3] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; -0.500       ; 1.544      ; 1.818      ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.840 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.584     ; 1.522      ;
; 2.840 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.584     ; 1.522      ;
; 2.847 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.595     ; 1.518      ;
; 2.847 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.595     ; 1.518      ;
; 2.847 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[17]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.595     ; 1.518      ;
; 2.847 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[16]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.595     ; 1.518      ;
; 2.847 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[15]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.595     ; 1.518      ;
; 2.847 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[18]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.595     ; 1.518      ;
; 2.847 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[14]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.595     ; 1.518      ;
; 2.847 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[13]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.595     ; 1.518      ;
; 2.847 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[12]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.595     ; 1.518      ;
; 2.847 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[11]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.595     ; 1.518      ;
; 2.847 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[10]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.595     ; 1.518      ;
; 2.860 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.597     ; 1.529      ;
; 2.860 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.597     ; 1.529      ;
; 2.860 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.597     ; 1.529      ;
; 2.860 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.597     ; 1.529      ;
; 2.860 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.597     ; 1.529      ;
; 2.860 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.597     ; 1.529      ;
; 2.860 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.597     ; 1.529      ;
; 2.860 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.597     ; 1.529      ;
; 2.860 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.597     ; 1.529      ;
; 2.860 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.597     ; 1.529      ;
; 2.860 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.597     ; 1.529      ;
; 2.860 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.597     ; 1.529      ;
; 3.043 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.583     ; 1.726      ;
; 3.043 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.583     ; 1.726      ;
; 3.043 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.583     ; 1.726      ;
; 3.043 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.583     ; 1.726      ;
; 3.043 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.583     ; 1.726      ;
; 3.043 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.583     ; 1.726      ;
; 3.043 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.583     ; 1.726      ;
; 3.043 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.583     ; 1.726      ;
; 3.043 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.583     ; 1.726      ;
; 3.043 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.583     ; 1.726      ;
; 3.043 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.583     ; 1.726      ;
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.594     ; 1.739      ;
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.594     ; 1.739      ;
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.594     ; 1.739      ;
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.594     ; 1.739      ;
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.594     ; 1.739      ;
; 3.081 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.585     ; 1.762      ;
; 3.081 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.585     ; 1.762      ;
; 3.081 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.585     ; 1.762      ;
; 3.081 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.585     ; 1.762      ;
; 3.081 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.585     ; 1.762      ;
; 3.081 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.585     ; 1.762      ;
; 3.081 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.585     ; 1.762      ;
; 3.081 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.585     ; 1.762      ;
; 3.081 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.585     ; 1.762      ;
; 3.081 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.585     ; 1.762      ;
; 3.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.785      ;
; 3.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.785      ;
; 3.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.785      ;
; 3.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.785      ;
; 3.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.785      ;
; 3.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.785      ;
; 3.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.785      ;
; 3.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.785      ;
; 3.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.785      ;
; 3.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.785      ;
; 3.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.785      ;
; 3.157 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.612     ; 1.811      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[2]'                                                                                               ;
+-------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                   ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.840 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[0]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -1.584     ; 1.522      ;
; 2.847 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[0] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -1.595     ; 1.518      ;
; 2.847 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[1]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -1.595     ; 1.518      ;
; 2.847 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[1] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -1.595     ; 1.518      ;
; 2.847 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|oRed[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -1.595     ; 1.518      ;
; 2.860 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[2]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -1.597     ; 1.529      ;
; 2.860 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[2] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -1.597     ; 1.529      ;
; 3.157 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|oBlue[9]   ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -1.612     ; 1.811      ;
+-------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                 ;
+-------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                     ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.057 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.592     ; 1.731      ;
; 3.057 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.592     ; 1.731      ;
; 3.057 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.592     ; 1.731      ;
; 3.057 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.592     ; 1.731      ;
; 3.057 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.592     ; 1.731      ;
; 3.057 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.592     ; 1.731      ;
; 3.057 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.592     ; 1.731      ;
; 3.057 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.592     ; 1.731      ;
; 3.057 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.592     ; 1.731      ;
; 3.057 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X        ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.592     ; 1.731      ;
; 3.115 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|oAUD_BCK       ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.563     ; 1.818      ;
; 3.132 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[1]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.564     ; 1.834      ;
; 3.132 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[0]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.564     ; 1.834      ;
; 3.132 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[2]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.564     ; 1.834      ;
+-------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; audio_o                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; audio_o                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[7]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[7]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[8]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[8]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[9]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[9]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; cnt_beat[0]                       ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_28'                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_28 ; Rise       ; iCLK_28                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.IDEL         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.IDEL         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3_DEV       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3_DEV       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3_PRG       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3_PRG       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4_PRG       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4_PRG       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P5           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P5           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P6_CHP_ERA   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P6_CHP_ERA   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.READ         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.READ         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mACT            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mACT            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mCLK            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mCLK            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mStart          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mStart          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[8]       ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|PROGRAM_TR_r  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|PROGRAM_TR_r  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|PROGRAM_TR_r|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|PROGRAM_TR_r|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[0]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[0]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[1]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[1]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[2]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[2]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[3]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[3]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[0]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[0]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[10]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[10]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[11]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[11]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[12]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[12]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[13]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[13]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[14]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[14]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[15]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[15]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[16]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[16]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[17]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[17]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[18]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[18]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[19]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[19]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[1]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[1]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[20]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[20]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[21]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[21]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[2]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[2]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[3]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[3]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[4]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[4]|clk                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[0]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[0]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[10]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[10]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[11]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[11]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[12]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[12]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[13]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[13]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[14]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[14]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[15]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[15]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[16]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[16]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[17]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[17]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[18]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[18]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[19]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[19]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[1]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[1]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[20]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[20]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[21]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[21]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[2]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[2]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[3]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[3]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[4]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[4]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[5]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[5]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[6]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[6]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[7]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[7]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[8]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[8]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[9]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[9]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]|regout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]|regout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]~clkctrl|inclk[0]                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]~clkctrl|inclk[0]                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]~clkctrl|outclk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]~clkctrl|outclk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|end_read|clk                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|end_read|clk                                                             ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'                                                                                                            ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+-------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|FAIL|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|FAIL|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|PROG|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|PROG|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|READ|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|READ|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[0]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[0]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[1]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[1]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[2]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[2]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[3]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[3]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]~clkctrl|outclk                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u4|LRCK_1X'                                                                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[5]|clk          ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u4|oAUD_BCK'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[2]'                                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0                      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0                      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg0   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg0   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg1   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg1   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg10  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg10  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg11  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg11  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg2   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg2   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg3   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg3   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg4   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg4   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg5   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg5   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg6   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg6   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg7   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg7   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg8   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg8   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg9   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg9   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a1                      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a1                      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg9  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg9  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg9  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg9  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg6  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iTD1_CLK27'                                                                           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; iTD1_CLK27|combout               ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; iTD1_CLK27|combout               ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; iTD1_CLK27 ; Rise       ; iTD1_CLK27                       ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[0]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[0]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[1]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[1]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[2]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[2]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[3]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[3]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[4]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[4]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[5]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[5]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[6]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[6]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[7]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[7]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[8]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[8]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[9]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[9]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[0]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[0]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[1]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[1]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[2]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[2]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[3]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[3]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[4]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[4]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[5]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[5]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[6]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[6]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[7]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[7]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[8]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[8]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[9]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[9]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[0]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[0]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[1]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[1]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[2]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[2]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[3]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[3]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[4]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[4]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[5]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[5]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[6]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[6]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[7]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[7]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[8]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[8]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[9]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[9]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[7]      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[0]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[1]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[2]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X                       ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[0]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[1]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[2]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[3]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[4]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[5]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[6]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[7]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[8]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|oAUD_BCK                      ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[0]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[1]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[2]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X                       ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[0]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[1]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[2]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[3]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[4]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[5]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[6]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[7]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[8]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|oAUD_BCK                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                                                                ;
+-------------+--------------------------------------------------------------------------------------+---------+---------+------------+--------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                           ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                                                      ;
+-------------+--------------------------------------------------------------------------------------+---------+---------+------------+--------------------------------------------------------------------------------------+
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; 4.230   ; 4.230   ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ;
; iFLASH_RY_N ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 4.075   ; 4.075   ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ;
; iFLASH_RY_N ; iCLK_28                                                                              ; 5.502   ; 5.502   ; Rise       ; iCLK_28                                                                              ;
; beat_i[*]   ; iCLK_50                                                                              ; 7.154   ; 7.154   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[0]  ; iCLK_50                                                                              ; 7.154   ; 7.154   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[1]  ; iCLK_50                                                                              ; 6.749   ; 6.749   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[2]  ; iCLK_50                                                                              ; 6.095   ; 6.095   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[3]  ; iCLK_50                                                                              ; 6.270   ; 6.270   ; Rise       ; iCLK_50                                                                              ;
; dec_i[*]    ; iCLK_50                                                                              ; 387.829 ; 387.829 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[0]   ; iCLK_50                                                                              ; 340.147 ; 340.147 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[1]   ; iCLK_50                                                                              ; 387.829 ; 387.829 ; Rise       ; iCLK_50                                                                              ;
; inc_i[*]    ; iCLK_50                                                                              ; 387.337 ; 387.337 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[0]   ; iCLK_50                                                                              ; 344.796 ; 344.796 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[1]   ; iCLK_50                                                                              ; 387.337 ; 387.337 ; Rise       ; iCLK_50                                                                              ;
+-------------+--------------------------------------------------------------------------------------+---------+---------+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                                                               ;
+-------------+--------------------------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                      ;
+-------------+--------------------------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------------------------+
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; -3.292 ; -3.292 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ;
; iFLASH_RY_N ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; -3.845 ; -3.845 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ;
; iFLASH_RY_N ; iCLK_28                                                                              ; -3.492 ; -3.492 ; Rise       ; iCLK_28                                                                              ;
; beat_i[*]   ; iCLK_50                                                                              ; -5.865 ; -5.865 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[0]  ; iCLK_50                                                                              ; -6.924 ; -6.924 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[1]  ; iCLK_50                                                                              ; -6.519 ; -6.519 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[2]  ; iCLK_50                                                                              ; -5.865 ; -5.865 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[3]  ; iCLK_50                                                                              ; -6.040 ; -6.040 ; Rise       ; iCLK_50                                                                              ;
; dec_i[*]    ; iCLK_50                                                                              ; -5.397 ; -5.397 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[0]   ; iCLK_50                                                                              ; -5.465 ; -5.465 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[1]   ; iCLK_50                                                                              ; -5.397 ; -5.397 ; Rise       ; iCLK_50                                                                              ;
; inc_i[*]    ; iCLK_50                                                                              ; -5.182 ; -5.182 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[0]   ; iCLK_50                                                                              ; -5.182 ; -5.182 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[1]   ; iCLK_50                                                                              ; -5.760 ; -5.760 ; Rise       ; iCLK_50                                                                              ;
+-------------+--------------------------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 4.719  ;        ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 5.357  ;        ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;        ; 4.719  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;        ; 5.357  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|LRCK_1X           ; 14.538 ; 14.538 ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ; 4.295  ;        ; Rise       ; AUDIO_DAC:u4|oAUD_BCK          ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ;        ; 4.295  ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|oAUD_BCK          ; 14.643 ; 14.643 ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 8.999  ; 8.999  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 11.808 ; 11.808 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 7.189  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; FLASH_DQ[*]    ; iCLK_28                        ; 9.642  ; 9.642  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[0]   ; iCLK_28                        ; 8.765  ; 8.765  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[1]   ; iCLK_28                        ; 8.734  ; 8.734  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[2]   ; iCLK_28                        ; 9.031  ; 9.031  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[3]   ; iCLK_28                        ; 9.116  ; 9.116  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[4]   ; iCLK_28                        ; 8.789  ; 8.789  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[5]   ; iCLK_28                        ; 8.833  ; 8.833  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[6]   ; iCLK_28                        ; 9.115  ; 9.115  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[7]   ; iCLK_28                        ; 9.642  ; 9.642  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[8]   ; iCLK_28                        ; 8.489  ; 8.489  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[9]   ; iCLK_28                        ; 8.859  ; 8.859  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[10]  ; iCLK_28                        ; 8.859  ; 8.859  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[11]  ; iCLK_28                        ; 8.489  ; 8.489  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[12]  ; iCLK_28                        ; 8.844  ; 8.844  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[13]  ; iCLK_28                        ; 9.137  ; 9.137  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[14]  ; iCLK_28                        ; 9.201  ; 9.201  ; Rise       ; iCLK_28                        ;
; FLASH_DQ15_AM1 ; iCLK_28                        ; 8.166  ; 8.166  ; Rise       ; iCLK_28                        ;
; oFLASH_A[*]    ; iCLK_28                        ; 9.644  ; 9.644  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[0]   ; iCLK_28                        ; 9.435  ; 9.435  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[1]   ; iCLK_28                        ; 8.881  ; 8.881  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[2]   ; iCLK_28                        ; 9.609  ; 9.609  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[3]   ; iCLK_28                        ; 8.862  ; 8.862  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[4]   ; iCLK_28                        ; 8.903  ; 8.903  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[5]   ; iCLK_28                        ; 9.086  ; 9.086  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[6]   ; iCLK_28                        ; 9.393  ; 9.393  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[7]   ; iCLK_28                        ; 9.126  ; 9.126  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[8]   ; iCLK_28                        ; 9.644  ; 9.644  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[9]   ; iCLK_28                        ; 9.402  ; 9.402  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[10]  ; iCLK_28                        ; 9.157  ; 9.157  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[11]  ; iCLK_28                        ; 8.576  ; 8.576  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[12]  ; iCLK_28                        ; 8.002  ; 8.002  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[13]  ; iCLK_28                        ; 8.191  ; 8.191  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[14]  ; iCLK_28                        ; 8.235  ; 8.235  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[15]  ; iCLK_28                        ; 8.020  ; 8.020  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[16]  ; iCLK_28                        ; 7.713  ; 7.713  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[17]  ; iCLK_28                        ; 8.537  ; 8.537  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[18]  ; iCLK_28                        ; 8.458  ; 8.458  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[19]  ; iCLK_28                        ; 9.061  ; 9.061  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[20]  ; iCLK_28                        ; 8.171  ; 8.171  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[21]  ; iCLK_28                        ; 8.179  ; 8.179  ; Rise       ; iCLK_28                        ;
; oFLASH_CE_N    ; iCLK_28                        ; 8.123  ; 8.123  ; Rise       ; iCLK_28                        ;
; oFLASH_OE_N    ; iCLK_28                        ; 7.289  ; 7.289  ; Rise       ; iCLK_28                        ;
; oFLASH_WE_N    ; iCLK_28                        ; 8.203  ; 8.203  ; Rise       ; iCLK_28                        ;
; bpm_ss1_o[*]   ; iCLK_50                        ; 26.496 ; 26.496 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[0]  ; iCLK_50                        ; 26.197 ; 26.197 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[1]  ; iCLK_50                        ; 26.496 ; 26.496 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[2]  ; iCLK_50                        ; 25.785 ; 25.785 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[3]  ; iCLK_50                        ; 26.083 ; 26.083 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[4]  ; iCLK_50                        ; 26.119 ; 26.119 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[5]  ; iCLK_50                        ; 25.833 ; 25.833 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[6]  ; iCLK_50                        ; 25.634 ; 25.634 ; Rise       ; iCLK_50                        ;
; bpm_ss2_o[*]   ; iCLK_50                        ; 27.049 ; 27.049 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[0]  ; iCLK_50                        ; 26.848 ; 26.848 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[1]  ; iCLK_50                        ; 26.349 ; 26.349 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[2]  ; iCLK_50                        ; 26.572 ; 26.572 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[3]  ; iCLK_50                        ; 26.366 ; 26.366 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[4]  ; iCLK_50                        ; 26.600 ; 26.600 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[5]  ; iCLK_50                        ; 27.049 ; 27.049 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[6]  ; iCLK_50                        ; 26.783 ; 26.783 ; Rise       ; iCLK_50                        ;
; bpm_ss3_o[*]   ; iCLK_50                        ; 22.900 ; 22.900 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[0]  ; iCLK_50                        ; 22.900 ; 22.900 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[1]  ; iCLK_50                        ; 22.509 ; 22.509 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[2]  ; iCLK_50                        ; 21.830 ; 21.830 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[3]  ; iCLK_50                        ; 22.052 ; 22.052 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[4]  ; iCLK_50                        ; 21.264 ; 21.264 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[5]  ; iCLK_50                        ; 21.244 ; 21.244 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[6]  ; iCLK_50                        ; 21.954 ; 21.954 ; Rise       ; iCLK_50                        ;
; oAUD_DACDAT    ; iCLK_50                        ; 9.542  ; 9.542  ; Rise       ; iCLK_50                        ;
; oVGA_B[*]      ; iTD1_CLK27                     ; 6.277  ; 6.277  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[0]     ; iTD1_CLK27                     ; 4.926  ; 4.926  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[1]     ; iTD1_CLK27                     ; 4.927  ; 4.927  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[2]     ; iTD1_CLK27                     ; 4.941  ; 4.941  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[3]     ; iTD1_CLK27                     ; 4.939  ; 4.939  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[4]     ; iTD1_CLK27                     ; 4.930  ; 4.930  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[5]     ; iTD1_CLK27                     ; 4.944  ; 4.944  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[6]     ; iTD1_CLK27                     ; 4.950  ; 4.950  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[7]     ; iTD1_CLK27                     ; 4.955  ; 4.955  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[8]     ; iTD1_CLK27                     ; 4.942  ; 4.942  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[9]     ; iTD1_CLK27                     ; 6.277  ; 6.277  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_BLANK_N   ; iTD1_CLK27                     ; 7.320  ; 7.320  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ; 3.946  ;        ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_G[*]      ; iTD1_CLK27                     ; 5.162  ; 5.162  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[0]     ; iTD1_CLK27                     ; 5.162  ; 5.162  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[1]     ; iTD1_CLK27                     ; 4.924  ; 4.924  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[2]     ; iTD1_CLK27                     ; 4.934  ; 4.934  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[3]     ; iTD1_CLK27                     ; 4.915  ; 4.915  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[4]     ; iTD1_CLK27                     ; 4.933  ; 4.933  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[5]     ; iTD1_CLK27                     ; 4.933  ; 4.933  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[6]     ; iTD1_CLK27                     ; 4.933  ; 4.933  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[7]     ; iTD1_CLK27                     ; 4.936  ; 4.936  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[8]     ; iTD1_CLK27                     ; 4.947  ; 4.947  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[9]     ; iTD1_CLK27                     ; 5.162  ; 5.162  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_HS        ; iTD1_CLK27                     ; 6.287  ; 6.287  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_R[*]      ; iTD1_CLK27                     ; 5.611  ; 5.611  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[0]     ; iTD1_CLK27                     ; 4.943  ; 4.943  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[1]     ; iTD1_CLK27                     ; 5.390  ; 5.390  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[2]     ; iTD1_CLK27                     ; 5.138  ; 5.138  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[3]     ; iTD1_CLK27                     ; 4.926  ; 4.926  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[4]     ; iTD1_CLK27                     ; 5.389  ; 5.389  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[5]     ; iTD1_CLK27                     ; 5.611  ; 5.611  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[6]     ; iTD1_CLK27                     ; 4.902  ; 4.902  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[7]     ; iTD1_CLK27                     ; 4.944  ; 4.944  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[8]     ; iTD1_CLK27                     ; 4.945  ; 4.945  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[9]     ; iTD1_CLK27                     ; 5.120  ; 5.120  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_VS        ; iTD1_CLK27                     ; 6.687  ; 6.687  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ;        ; 3.946  ; Fall       ; p1|altpll_component|pll|clk[0] ;
; oAUD_XCK       ; iTD1_CLK27                     ; 3.939  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; oAUD_XCK       ; iTD1_CLK27                     ;        ; 3.939  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 4.719  ;        ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 5.357  ;        ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;        ; 4.719  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;        ; 5.357  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|LRCK_1X           ; 9.745  ; 9.745  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ; 4.295  ;        ; Rise       ; AUDIO_DAC:u4|oAUD_BCK          ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ;        ; 4.295  ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|oAUD_BCK          ; 11.971 ; 11.971 ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 8.999  ; 8.999  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 10.122 ; 7.189  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 7.189  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; FLASH_DQ[*]    ; iCLK_28                        ; 7.640  ; 7.640  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[0]   ; iCLK_28                        ; 8.372  ; 8.372  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[1]   ; iCLK_28                        ; 7.640  ; 7.640  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[2]   ; iCLK_28                        ; 8.638  ; 8.638  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[3]   ; iCLK_28                        ; 8.022  ; 8.022  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[4]   ; iCLK_28                        ; 8.175  ; 8.175  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[5]   ; iCLK_28                        ; 8.358  ; 8.358  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[6]   ; iCLK_28                        ; 8.856  ; 8.856  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[7]   ; iCLK_28                        ; 8.540  ; 8.540  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[8]   ; iCLK_28                        ; 7.897  ; 7.897  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[9]   ; iCLK_28                        ; 8.267  ; 8.267  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[10]  ; iCLK_28                        ; 8.267  ; 8.267  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[11]  ; iCLK_28                        ; 7.897  ; 7.897  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[12]  ; iCLK_28                        ; 8.252  ; 8.252  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[13]  ; iCLK_28                        ; 8.545  ; 8.545  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[14]  ; iCLK_28                        ; 8.609  ; 8.609  ; Rise       ; iCLK_28                        ;
; FLASH_DQ15_AM1 ; iCLK_28                        ; 7.574  ; 7.574  ; Rise       ; iCLK_28                        ;
; oFLASH_A[*]    ; iCLK_28                        ; 7.226  ; 7.226  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[0]   ; iCLK_28                        ; 8.257  ; 8.257  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[1]   ; iCLK_28                        ; 7.660  ; 7.660  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[2]   ; iCLK_28                        ; 8.438  ; 8.438  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[3]   ; iCLK_28                        ; 7.649  ; 7.649  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[4]   ; iCLK_28                        ; 7.414  ; 7.414  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[5]   ; iCLK_28                        ; 7.892  ; 7.892  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[6]   ; iCLK_28                        ; 8.008  ; 8.008  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[7]   ; iCLK_28                        ; 7.945  ; 7.945  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[8]   ; iCLK_28                        ; 8.471  ; 8.471  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[9]   ; iCLK_28                        ; 8.182  ; 8.182  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[10]  ; iCLK_28                        ; 7.447  ; 7.447  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[11]  ; iCLK_28                        ; 7.226  ; 7.226  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[12]  ; iCLK_28                        ; 7.516  ; 7.516  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[13]  ; iCLK_28                        ; 7.723  ; 7.723  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[14]  ; iCLK_28                        ; 7.726  ; 7.726  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[15]  ; iCLK_28                        ; 7.531  ; 7.531  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[16]  ; iCLK_28                        ; 7.307  ; 7.307  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[17]  ; iCLK_28                        ; 7.279  ; 7.279  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[18]  ; iCLK_28                        ; 7.945  ; 7.945  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[19]  ; iCLK_28                        ; 7.810  ; 7.810  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[20]  ; iCLK_28                        ; 7.501  ; 7.501  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[21]  ; iCLK_28                        ; 7.647  ; 7.647  ; Rise       ; iCLK_28                        ;
; oFLASH_CE_N    ; iCLK_28                        ; 7.439  ; 7.439  ; Rise       ; iCLK_28                        ;
; oFLASH_OE_N    ; iCLK_28                        ; 7.289  ; 7.289  ; Rise       ; iCLK_28                        ;
; oFLASH_WE_N    ; iCLK_28                        ; 7.476  ; 7.476  ; Rise       ; iCLK_28                        ;
; bpm_ss1_o[*]   ; iCLK_50                        ; 9.240  ; 9.240  ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[0]  ; iCLK_50                        ; 9.794  ; 9.794  ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[1]  ; iCLK_50                        ; 10.718 ; 10.718 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[2]  ; iCLK_50                        ; 9.240  ; 9.240  ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[3]  ; iCLK_50                        ; 9.687  ; 9.687  ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[4]  ; iCLK_50                        ; 9.644  ; 9.644  ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[5]  ; iCLK_50                        ; 9.429  ; 9.429  ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[6]  ; iCLK_50                        ; 10.059 ; 10.059 ; Rise       ; iCLK_50                        ;
; bpm_ss2_o[*]   ; iCLK_50                        ; 11.929 ; 11.929 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[0]  ; iCLK_50                        ; 12.417 ; 12.417 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[1]  ; iCLK_50                        ; 11.929 ; 11.929 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[2]  ; iCLK_50                        ; 12.184 ; 12.184 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[3]  ; iCLK_50                        ; 11.937 ; 11.937 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[4]  ; iCLK_50                        ; 12.170 ; 12.170 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[5]  ; iCLK_50                        ; 12.651 ; 12.651 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[6]  ; iCLK_50                        ; 12.386 ; 12.386 ; Rise       ; iCLK_50                        ;
; bpm_ss3_o[*]   ; iCLK_50                        ; 11.871 ; 11.871 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[0]  ; iCLK_50                        ; 12.774 ; 12.774 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[1]  ; iCLK_50                        ; 12.251 ; 12.251 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[2]  ; iCLK_50                        ; 12.478 ; 12.478 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[3]  ; iCLK_50                        ; 12.549 ; 12.549 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[4]  ; iCLK_50                        ; 11.871 ; 11.871 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[5]  ; iCLK_50                        ; 12.016 ; 12.016 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[6]  ; iCLK_50                        ; 12.720 ; 12.720 ; Rise       ; iCLK_50                        ;
; oAUD_DACDAT    ; iCLK_50                        ; 9.542  ; 9.542  ; Rise       ; iCLK_50                        ;
; oVGA_B[*]      ; iTD1_CLK27                     ; 4.926  ; 4.926  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[0]     ; iTD1_CLK27                     ; 4.926  ; 4.926  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[1]     ; iTD1_CLK27                     ; 4.927  ; 4.927  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[2]     ; iTD1_CLK27                     ; 4.941  ; 4.941  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[3]     ; iTD1_CLK27                     ; 4.939  ; 4.939  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[4]     ; iTD1_CLK27                     ; 4.930  ; 4.930  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[5]     ; iTD1_CLK27                     ; 4.944  ; 4.944  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[6]     ; iTD1_CLK27                     ; 4.950  ; 4.950  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[7]     ; iTD1_CLK27                     ; 4.955  ; 4.955  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[8]     ; iTD1_CLK27                     ; 4.942  ; 4.942  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[9]     ; iTD1_CLK27                     ; 6.277  ; 6.277  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_BLANK_N   ; iTD1_CLK27                     ; 7.302  ; 7.302  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ; 3.946  ;        ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_G[*]      ; iTD1_CLK27                     ; 4.915  ; 4.915  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[0]     ; iTD1_CLK27                     ; 5.162  ; 5.162  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[1]     ; iTD1_CLK27                     ; 4.924  ; 4.924  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[2]     ; iTD1_CLK27                     ; 4.934  ; 4.934  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[3]     ; iTD1_CLK27                     ; 4.915  ; 4.915  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[4]     ; iTD1_CLK27                     ; 4.933  ; 4.933  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[5]     ; iTD1_CLK27                     ; 4.933  ; 4.933  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[6]     ; iTD1_CLK27                     ; 4.933  ; 4.933  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[7]     ; iTD1_CLK27                     ; 4.936  ; 4.936  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[8]     ; iTD1_CLK27                     ; 4.947  ; 4.947  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[9]     ; iTD1_CLK27                     ; 5.162  ; 5.162  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_HS        ; iTD1_CLK27                     ; 6.287  ; 6.287  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_R[*]      ; iTD1_CLK27                     ; 4.902  ; 4.902  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[0]     ; iTD1_CLK27                     ; 4.943  ; 4.943  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[1]     ; iTD1_CLK27                     ; 5.390  ; 5.390  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[2]     ; iTD1_CLK27                     ; 5.138  ; 5.138  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[3]     ; iTD1_CLK27                     ; 4.926  ; 4.926  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[4]     ; iTD1_CLK27                     ; 5.389  ; 5.389  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[5]     ; iTD1_CLK27                     ; 5.611  ; 5.611  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[6]     ; iTD1_CLK27                     ; 4.902  ; 4.902  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[7]     ; iTD1_CLK27                     ; 4.944  ; 4.944  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[8]     ; iTD1_CLK27                     ; 4.945  ; 4.945  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[9]     ; iTD1_CLK27                     ; 5.120  ; 5.120  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_VS        ; iTD1_CLK27                     ; 6.687  ; 6.687  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ;        ; 3.946  ; Fall       ; p1|altpll_component|pll|clk[0] ;
; oAUD_XCK       ; iTD1_CLK27                     ; 3.939  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; oAUD_XCK       ; iTD1_CLK27                     ;        ; 3.939  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; beat_i[0]  ; beat_o[0]    ; 10.605 ;    ;    ; 10.605 ;
; beat_i[1]  ; beat_o[1]    ; 10.494 ;    ;    ; 10.494 ;
; beat_i[2]  ; beat_o[2]    ; 10.515 ;    ;    ; 10.515 ;
; beat_i[3]  ; beat_o[3]    ; 10.460 ;    ;    ; 10.460 ;
; iSW[17]    ; oAUD_DACDAT  ; 11.304 ;    ;    ; 11.304 ;
; iSW[17]    ; switch_led_o ; 10.270 ;    ;    ; 10.270 ;
+------------+--------------+--------+----+----+--------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; beat_i[0]  ; beat_o[0]    ; 10.605 ;    ;    ; 10.605 ;
; beat_i[1]  ; beat_o[1]    ; 10.494 ;    ;    ; 10.494 ;
; beat_i[2]  ; beat_o[2]    ; 10.515 ;    ;    ; 10.515 ;
; beat_i[3]  ; beat_o[3]    ; 10.460 ;    ;    ; 10.460 ;
; iSW[17]    ; oAUD_DACDAT  ; 11.304 ;    ;    ; 11.304 ;
; iSW[17]    ; switch_led_o ; 10.270 ;    ;    ; 10.270 ;
+------------+--------------+--------+----+----+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FLASH_DQ[*]  ; iCLK_28    ; 8.088 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[0] ; iCLK_28    ; 8.410 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[1] ; iCLK_28    ; 8.088 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[2] ; iCLK_28    ; 8.760 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[3] ; iCLK_28    ; 8.760 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[4] ; iCLK_28    ; 8.740 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[5] ; iCLK_28    ; 9.039 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[6] ; iCLK_28    ; 9.091 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[7] ; iCLK_28    ; 9.071 ;      ; Rise       ; iCLK_28         ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FLASH_DQ[*]  ; iCLK_28    ; 7.496 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[0] ; iCLK_28    ; 7.818 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[1] ; iCLK_28    ; 7.496 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[2] ; iCLK_28    ; 8.168 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[3] ; iCLK_28    ; 8.168 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[4] ; iCLK_28    ; 8.148 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[5] ; iCLK_28    ; 8.447 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[6] ; iCLK_28    ; 8.499 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[7] ; iCLK_28    ; 8.479 ;      ; Rise       ; iCLK_28         ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FLASH_DQ[*]  ; iCLK_28    ; 8.088     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[0] ; iCLK_28    ; 8.410     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[1] ; iCLK_28    ; 8.088     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[2] ; iCLK_28    ; 8.760     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[3] ; iCLK_28    ; 8.760     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[4] ; iCLK_28    ; 8.740     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[5] ; iCLK_28    ; 9.039     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[6] ; iCLK_28    ; 9.091     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[7] ; iCLK_28    ; 9.071     ;           ; Rise       ; iCLK_28         ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FLASH_DQ[*]  ; iCLK_28    ; 7.496     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[0] ; iCLK_28    ; 7.818     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[1] ; iCLK_28    ; 7.496     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[2] ; iCLK_28    ; 8.168     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[3] ; iCLK_28    ; 8.168     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[4] ; iCLK_28    ; 8.148     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[5] ; iCLK_28    ; 8.447     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[6] ; iCLK_28    ; 8.499     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[7] ; iCLK_28    ; 8.479     ;           ; Rise       ; iCLK_28         ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                                        ;
+--------------------------------------------------------------------------------------+----------+---------------+
; Clock                                                                                ; Slack    ; End Point TNS ;
+--------------------------------------------------------------------------------------+----------+---------------+
; iCLK_50                                                                              ; -171.943 ; -7241.564     ;
; iCLK_28                                                                              ; -1.507   ; -58.721       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; -1.027   ; -22.132       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; -0.734   ; -15.231       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; -0.720   ; -15.386       ;
; AUDIO_DAC:u4|LRCK_1X                                                                 ; -0.014   ; -0.084        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; 0.236    ; 0.000         ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; 0.496    ; 0.000         ;
; p1|altpll_component|pll|clk[1]                                                       ; 0.594    ; 0.000         ;
; p1|altpll_component|pll|clk[0]                                                       ; 9.388    ; 0.000         ;
; p1|altpll_component|pll|clk[2]                                                       ; 26.524   ; 0.000         ;
+--------------------------------------------------------------------------------------+----------+---------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                                       ;
+--------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------+--------+---------------+
; iCLK_28                                                                              ; -1.688 ; -34.060       ;
; iCLK_50                                                                              ; -1.688 ; -1.688        ;
; p1|altpll_component|pll|clk[1]                                                       ; -0.736 ; -1.445        ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; 0.215  ; 0.000         ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; 0.215  ; 0.000         ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; 0.215  ; 0.000         ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.215  ; 0.000         ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.215  ; 0.000         ;
; p1|altpll_component|pll|clk[0]                                                       ; 0.215  ; 0.000         ;
; p1|altpll_component|pll|clk[2]                                                       ; 0.236  ; 0.000         ;
; AUDIO_DAC:u4|LRCK_1X                                                                 ; 0.248  ; 0.000         ;
+--------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -1.887 ; -113.563      ;
; p1|altpll_component|pll|clk[2] ; -1.887 ; -14.071       ;
; p1|altpll_component|pll|clk[1] ; -1.861 ; -25.691       ;
; AUDIO_DAC:u4|oAUD_BCK          ; 0.327  ; 0.000         ;
; AUDIO_DAC:u4|LRCK_1X           ; 0.389  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; AUDIO_DAC:u4|LRCK_1X           ; 0.491 ; 0.000         ;
; AUDIO_DAC:u4|oAUD_BCK          ; 0.553 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 1.614 ; 0.000         ;
; p1|altpll_component|pll|clk[2] ; 1.614 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 1.711 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                                        ;
+--------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------+--------+---------------+
; iCLK_50                                                                              ; -1.380 ; -180.380      ;
; iCLK_28                                                                              ; -1.380 ; -85.380       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; -0.500 ; -56.000       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; -0.500 ; -28.000       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; -0.500 ; -23.000       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; -0.500 ; -7.000        ;
; AUDIO_DAC:u4|LRCK_1X                                                                 ; -0.500 ; -6.000        ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; -0.500 ; -4.000        ;
; p1|altpll_component|pll|clk[2]                                                       ; 17.714 ; 0.000         ;
; iTD1_CLK27                                                                           ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[0]                                                       ; 18.841 ; 0.000         ;
; p1|altpll_component|pll|clk[1]                                                       ; 26.777 ; 0.000         ;
+--------------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iCLK_50'                                                                                ;
+----------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -171.943 ; cnt_btn[0]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 173.028    ;
; -171.912 ; cnt_btn[1]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 172.997    ;
; -171.878 ; cnt_btn[2]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 172.963    ;
; -171.856 ; cnt_btn[3]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 172.941    ;
; -171.809 ; cnt_btn[4]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 172.894    ;
; -171.787 ; cnt_btn[5]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 172.872    ;
; -171.752 ; cnt_btn[6]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 172.837    ;
; -171.700 ; cnt_btn[7]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 172.785    ;
; -171.622 ; cnt_btn[8]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 172.707    ;
; -171.574 ; cnt_btn[9]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 172.659    ;
; -171.552 ; cnt_btn[10] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 172.637    ;
; -171.504 ; cnt_btn[11] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 172.589    ;
; -171.483 ; cnt_btn[12] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 172.568    ;
; -171.435 ; cnt_btn[13] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 172.520    ;
; -171.400 ; cnt_btn[14] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 172.485    ;
; -171.360 ; cnt_btn[15] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 172.445    ;
; -171.264 ; cnt_btn[16] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.061      ; 172.357    ;
; -171.233 ; cnt_btn[17] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.061      ; 172.326    ;
; -171.199 ; cnt_btn[18] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.061      ; 172.292    ;
; -171.177 ; cnt_btn[19] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.061      ; 172.270    ;
; -171.130 ; cnt_btn[20] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.061      ; 172.223    ;
; -171.108 ; cnt_btn[21] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.061      ; 172.201    ;
; -171.073 ; cnt_btn[22] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.061      ; 172.166    ;
; -171.021 ; cnt_btn[23] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.061      ; 172.114    ;
; -170.943 ; cnt_btn[24] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.061      ; 172.036    ;
; -170.895 ; cnt_btn[25] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.061      ; 171.988    ;
; -170.873 ; cnt_btn[26] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.061      ; 171.966    ;
; -170.825 ; cnt_btn[27] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.061      ; 171.918    ;
; -170.804 ; cnt_btn[28] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.061      ; 171.897    ;
; -170.756 ; cnt_btn[29] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.061      ; 171.849    ;
; -170.721 ; cnt_btn[30] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.061      ; 171.814    ;
; -170.465 ; cnt_btn[31] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.061      ; 171.558    ;
; -170.074 ; cnt_btn[0]  ; cnt_bpm[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.159    ;
; -170.072 ; cnt_btn[0]  ; cnt_bpm[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.157    ;
; -170.072 ; cnt_btn[0]  ; cnt_bpm[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.157    ;
; -170.069 ; cnt_btn[0]  ; cnt_bpm[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.154    ;
; -170.043 ; cnt_btn[1]  ; cnt_bpm[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.128    ;
; -170.041 ; cnt_btn[1]  ; cnt_bpm[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.126    ;
; -170.041 ; cnt_btn[1]  ; cnt_bpm[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.126    ;
; -170.038 ; cnt_btn[1]  ; cnt_bpm[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.123    ;
; -170.009 ; cnt_btn[2]  ; cnt_bpm[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.094    ;
; -170.008 ; cnt_btn[0]  ; cnt_bpm[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.093    ;
; -170.008 ; cnt_btn[0]  ; cnt_bpm[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.093    ;
; -170.007 ; cnt_btn[0]  ; cnt_bpm[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.092    ;
; -170.007 ; cnt_btn[2]  ; cnt_bpm[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.092    ;
; -170.007 ; cnt_btn[2]  ; cnt_bpm[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.092    ;
; -170.005 ; cnt_btn[0]  ; cnt_bpm[28] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.090    ;
; -170.005 ; cnt_btn[0]  ; cnt_bpm[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.090    ;
; -170.004 ; cnt_btn[2]  ; cnt_bpm[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.089    ;
; -170.003 ; cnt_btn[0]  ; cnt_bpm[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.088    ;
; -169.998 ; cnt_btn[0]  ; cnt_bpm[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.083    ;
; -169.998 ; cnt_btn[0]  ; cnt_bpm[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.083    ;
; -169.994 ; cnt_btn[0]  ; cnt_bpm[20] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.079    ;
; -169.991 ; cnt_btn[0]  ; cnt_bpm[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.076    ;
; -169.990 ; cnt_btn[0]  ; cnt_bpm[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.075    ;
; -169.987 ; cnt_btn[3]  ; cnt_bpm[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.072    ;
; -169.985 ; cnt_btn[0]  ; cnt_bpm[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.071    ;
; -169.985 ; cnt_btn[0]  ; cnt_bpm[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.071    ;
; -169.985 ; cnt_btn[0]  ; cnt_bpm[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.071    ;
; -169.985 ; cnt_btn[0]  ; cnt_bpm[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.071    ;
; -169.985 ; cnt_btn[0]  ; cnt_bpm[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.071    ;
; -169.985 ; cnt_btn[3]  ; cnt_bpm[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.070    ;
; -169.985 ; cnt_btn[3]  ; cnt_bpm[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.070    ;
; -169.984 ; cnt_btn[0]  ; cnt_bpm[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.070    ;
; -169.984 ; cnt_btn[0]  ; cnt_bpm[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.070    ;
; -169.984 ; cnt_btn[0]  ; cnt_bpm[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.070    ;
; -169.984 ; cnt_btn[0]  ; cnt_bpm[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.070    ;
; -169.983 ; cnt_btn[0]  ; cnt_bpm[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.069    ;
; -169.982 ; cnt_btn[0]  ; cnt_bpm[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.068    ;
; -169.982 ; cnt_btn[0]  ; cnt_bpm[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.068    ;
; -169.982 ; cnt_btn[3]  ; cnt_bpm[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.067    ;
; -169.979 ; cnt_btn[0]  ; cnt_bpm[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.065    ;
; -169.977 ; cnt_btn[1]  ; cnt_bpm[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.062    ;
; -169.977 ; cnt_btn[1]  ; cnt_bpm[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.062    ;
; -169.976 ; cnt_btn[1]  ; cnt_bpm[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.061    ;
; -169.974 ; cnt_btn[1]  ; cnt_bpm[28] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.059    ;
; -169.974 ; cnt_btn[1]  ; cnt_bpm[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.059    ;
; -169.972 ; cnt_btn[1]  ; cnt_bpm[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.057    ;
; -169.967 ; cnt_btn[1]  ; cnt_bpm[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.052    ;
; -169.967 ; cnt_btn[1]  ; cnt_bpm[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.052    ;
; -169.963 ; cnt_btn[1]  ; cnt_bpm[20] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.048    ;
; -169.960 ; cnt_btn[1]  ; cnt_bpm[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.045    ;
; -169.959 ; cnt_btn[1]  ; cnt_bpm[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.044    ;
; -169.954 ; cnt_btn[1]  ; cnt_bpm[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.040    ;
; -169.954 ; cnt_btn[1]  ; cnt_bpm[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.040    ;
; -169.954 ; cnt_btn[1]  ; cnt_bpm[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.040    ;
; -169.954 ; cnt_btn[1]  ; cnt_bpm[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.040    ;
; -169.954 ; cnt_btn[1]  ; cnt_bpm[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.040    ;
; -169.953 ; cnt_btn[1]  ; cnt_bpm[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.039    ;
; -169.953 ; cnt_btn[1]  ; cnt_bpm[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.039    ;
; -169.953 ; cnt_btn[1]  ; cnt_bpm[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.039    ;
; -169.953 ; cnt_btn[1]  ; cnt_bpm[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.039    ;
; -169.952 ; cnt_btn[1]  ; cnt_bpm[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.038    ;
; -169.951 ; cnt_btn[1]  ; cnt_bpm[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.037    ;
; -169.951 ; cnt_btn[1]  ; cnt_bpm[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.037    ;
; -169.948 ; cnt_btn[1]  ; cnt_bpm[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.054      ; 171.034    ;
; -169.943 ; cnt_btn[2]  ; cnt_bpm[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.028    ;
; -169.943 ; cnt_btn[2]  ; cnt_bpm[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.028    ;
; -169.942 ; cnt_btn[2]  ; cnt_bpm[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.027    ;
; -169.940 ; cnt_btn[4]  ; cnt_bpm[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.053      ; 171.025    ;
+----------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iCLK_28'                                                                                                                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                        ; Launch Clock                                                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.507 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.401     ; 2.138      ;
; -1.507 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.401     ; 2.138      ;
; -1.507 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.401     ; 2.138      ;
; -1.500 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.412     ; 2.120      ;
; -1.500 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.412     ; 2.120      ;
; -1.500 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.412     ; 2.120      ;
; -1.491 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.110      ;
; -1.491 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.110      ;
; -1.491 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.110      ;
; -1.491 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.110      ;
; -1.491 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.110      ;
; -1.491 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.110      ;
; -1.474 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.401     ; 2.105      ;
; -1.474 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.401     ; 2.105      ;
; -1.474 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.401     ; 2.105      ;
; -1.467 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.412     ; 2.087      ;
; -1.467 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.412     ; 2.087      ;
; -1.467 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.412     ; 2.087      ;
; -1.460 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.401     ; 2.091      ;
; -1.460 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.401     ; 2.091      ;
; -1.460 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.401     ; 2.091      ;
; -1.458 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.077      ;
; -1.458 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.077      ;
; -1.458 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.077      ;
; -1.458 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.077      ;
; -1.458 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.077      ;
; -1.458 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.077      ;
; -1.453 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.412     ; 2.073      ;
; -1.453 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.412     ; 2.073      ;
; -1.453 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.412     ; 2.073      ;
; -1.451 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.401     ; 2.082      ;
; -1.451 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.401     ; 2.082      ;
; -1.451 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.401     ; 2.082      ;
; -1.444 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.412     ; 2.064      ;
; -1.444 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.412     ; 2.064      ;
; -1.444 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.412     ; 2.064      ;
; -1.444 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.063      ;
; -1.444 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.063      ;
; -1.444 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.063      ;
; -1.444 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.063      ;
; -1.444 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.063      ;
; -1.444 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.063      ;
; -1.435 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.054      ;
; -1.435 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.054      ;
; -1.435 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.054      ;
; -1.435 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.054      ;
; -1.435 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.054      ;
; -1.435 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.054      ;
; -1.403 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.409     ; 2.026      ;
; -1.403 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.401     ; 2.034      ;
; -1.403 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.401     ; 2.034      ;
; -1.403 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.401     ; 2.034      ;
; -1.396 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.412     ; 2.016      ;
; -1.396 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.412     ; 2.016      ;
; -1.396 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.412     ; 2.016      ;
; -1.387 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.006      ;
; -1.387 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.006      ;
; -1.387 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.006      ;
; -1.387 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.006      ;
; -1.387 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.006      ;
; -1.387 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.413     ; 2.006      ;
; -1.376 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.404     ; 2.004      ;
; -1.376 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.404     ; 2.004      ;
; -1.376 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.404     ; 2.004      ;
; -1.370 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.409     ; 1.993      ;
; -1.369 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.415     ; 1.986      ;
; -1.369 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.415     ; 1.986      ;
; -1.369 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.415     ; 1.986      ;
; -1.360 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.416     ; 1.976      ;
; -1.360 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.416     ; 1.976      ;
; -1.360 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.416     ; 1.976      ;
; -1.360 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.416     ; 1.976      ;
; -1.360 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.416     ; 1.976      ;
; -1.360 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.416     ; 1.976      ;
; -1.356 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.409     ; 1.979      ;
; -1.347 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.409     ; 1.970      ;
; -1.340 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.404     ; 1.968      ;
; -1.340 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.404     ; 1.968      ;
; -1.340 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.404     ; 1.968      ;
; -1.333 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.415     ; 1.950      ;
; -1.333 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.415     ; 1.950      ;
; -1.333 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.415     ; 1.950      ;
; -1.324 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.416     ; 1.940      ;
; -1.324 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.416     ; 1.940      ;
; -1.324 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.416     ; 1.940      ;
; -1.324 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.416     ; 1.940      ;
; -1.324 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.416     ; 1.940      ;
; -1.324 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.416     ; 1.940      ;
; -1.322 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.401     ; 1.953      ;
; -1.322 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.401     ; 1.953      ;
; -1.322 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.401     ; 1.953      ;
; -1.320 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.414     ; 1.938      ;
; -1.320 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.414     ; 1.938      ;
; -1.320 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.414     ; 1.938      ;
; -1.320 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.414     ; 1.938      ;
; -1.320 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.414     ; 1.938      ;
; -1.320 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.414     ; 1.938      ;
; -1.320 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.414     ; 1.938      ;
; -1.320 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.414     ; 1.938      ;
; -1.320 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.414     ; 1.938      ;
+--------+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'                                                                                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                                                         ; Latch Clock                                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; -1.027 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.059      ;
; -1.027 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.059      ;
; -1.027 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.059      ;
; -1.027 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.059      ;
; -1.027 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.059      ;
; -1.027 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.059      ;
; -1.027 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.059      ;
; -1.027 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.059      ;
; -1.027 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.059      ;
; -1.027 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.059      ;
; -1.027 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.059      ;
; -0.984 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.015      ;
; -0.984 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.015      ;
; -0.984 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.015      ;
; -0.984 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.015      ;
; -0.984 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.015      ;
; -0.984 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.015      ;
; -0.984 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.015      ;
; -0.984 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.015      ;
; -0.984 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.015      ;
; -0.984 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.015      ;
; -0.984 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.015      ;
; -0.981 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.013      ;
; -0.981 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.013      ;
; -0.981 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.013      ;
; -0.981 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.013      ;
; -0.981 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.013      ;
; -0.981 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.013      ;
; -0.981 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.013      ;
; -0.981 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.013      ;
; -0.981 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.013      ;
; -0.981 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.013      ;
; -0.981 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.013      ;
; -0.979 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.010      ;
; -0.979 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.010      ;
; -0.979 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.010      ;
; -0.979 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.010      ;
; -0.979 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.010      ;
; -0.979 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.010      ;
; -0.979 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.010      ;
; -0.979 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.010      ;
; -0.979 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.010      ;
; -0.979 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.010      ;
; -0.979 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.010      ;
; -0.974 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.005      ;
; -0.974 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.005      ;
; -0.974 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.005      ;
; -0.974 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.005      ;
; -0.974 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.005      ;
; -0.974 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.005      ;
; -0.974 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.005      ;
; -0.974 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.005      ;
; -0.974 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.005      ;
; -0.974 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.005      ;
; -0.974 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 2.005      ;
; -0.957 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.989      ;
; -0.957 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.989      ;
; -0.957 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.989      ;
; -0.957 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.989      ;
; -0.957 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.989      ;
; -0.957 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.989      ;
; -0.957 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.989      ;
; -0.957 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.989      ;
; -0.957 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.989      ;
; -0.957 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.989      ;
; -0.957 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.989      ;
; -0.935 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.967      ;
; -0.935 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.967      ;
; -0.935 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.967      ;
; -0.935 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.967      ;
; -0.935 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.967      ;
; -0.935 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.967      ;
; -0.935 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.967      ;
; -0.935 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.967      ;
; -0.935 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.967      ;
; -0.935 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.967      ;
; -0.935 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.967      ;
; -0.922 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.954      ;
; -0.922 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.954      ;
; -0.922 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.954      ;
; -0.922 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.954      ;
; -0.922 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.954      ;
; -0.922 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.954      ;
; -0.922 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.954      ;
; -0.922 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.954      ;
; -0.922 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.954      ;
; -0.922 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.954      ;
; -0.922 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.954      ;
; -0.898 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 1.929      ;
; -0.898 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 1.929      ;
; -0.898 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 1.929      ;
; -0.898 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 1.929      ;
; -0.898 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 1.929      ;
; -0.898 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 1.929      ;
; -0.898 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 1.929      ;
; -0.898 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 1.929      ;
; -0.898 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 1.929      ;
; -0.898 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 1.929      ;
; -0.898 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.001     ; 1.929      ;
; -0.897 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 1.929      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'                                                                                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                                                         ; Latch Clock                                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; -0.734 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.769      ;
; -0.734 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.769      ;
; -0.734 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.769      ;
; -0.734 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.769      ;
; -0.734 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.769      ;
; -0.734 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.769      ;
; -0.734 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.769      ;
; -0.734 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.769      ;
; -0.734 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.769      ;
; -0.734 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.769      ;
; -0.734 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.769      ;
; -0.722 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.754      ;
; -0.722 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.754      ;
; -0.722 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.754      ;
; -0.722 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.754      ;
; -0.722 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.754      ;
; -0.722 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.754      ;
; -0.722 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.754      ;
; -0.722 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.754      ;
; -0.722 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.754      ;
; -0.722 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.754      ;
; -0.722 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.754      ;
; -0.719 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.754      ;
; -0.719 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.754      ;
; -0.719 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.754      ;
; -0.719 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.754      ;
; -0.719 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.754      ;
; -0.719 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.754      ;
; -0.719 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.754      ;
; -0.719 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.754      ;
; -0.719 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.754      ;
; -0.719 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.754      ;
; -0.719 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.754      ;
; -0.715 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.750      ;
; -0.715 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.750      ;
; -0.715 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.750      ;
; -0.715 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.750      ;
; -0.715 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.750      ;
; -0.715 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.750      ;
; -0.715 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.750      ;
; -0.715 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.750      ;
; -0.715 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.750      ;
; -0.715 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.750      ;
; -0.715 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.750      ;
; -0.706 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.741      ;
; -0.706 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.741      ;
; -0.706 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.741      ;
; -0.706 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.741      ;
; -0.706 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.741      ;
; -0.706 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.741      ;
; -0.706 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.741      ;
; -0.706 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.741      ;
; -0.706 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.741      ;
; -0.706 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.741      ;
; -0.706 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.741      ;
; -0.705 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.737      ;
; -0.697 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.732      ;
; -0.697 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.732      ;
; -0.697 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.732      ;
; -0.697 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.732      ;
; -0.697 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.732      ;
; -0.697 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.732      ;
; -0.697 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.732      ;
; -0.697 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.732      ;
; -0.697 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.732      ;
; -0.697 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.732      ;
; -0.697 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.732      ;
; -0.696 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.728      ;
; -0.696 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.728      ;
; -0.696 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.728      ;
; -0.696 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.728      ;
; -0.696 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.728      ;
; -0.696 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.728      ;
; -0.696 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.728      ;
; -0.696 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.728      ;
; -0.696 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.728      ;
; -0.696 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.728      ;
; -0.696 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.728      ;
; -0.671 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.706      ;
; -0.671 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.706      ;
; -0.671 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.706      ;
; -0.671 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.706      ;
; -0.671 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.706      ;
; -0.671 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.706      ;
; -0.671 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.706      ;
; -0.671 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.706      ;
; -0.671 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.706      ;
; -0.671 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.706      ;
; -0.671 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.706      ;
; -0.664 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.003      ; 1.699      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                               ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.720 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.715      ;
; -0.598 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.593      ;
; -0.579 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.574      ;
; -0.533 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.528      ;
; -0.493 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.525      ;
; -0.471 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.466      ;
; -0.419 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.417      ;
; -0.419 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.417      ;
; -0.419 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.417      ;
; -0.419 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.417      ;
; -0.419 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.417      ;
; -0.419 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.417      ;
; -0.419 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.417      ;
; -0.419 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.417      ;
; -0.419 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.417      ;
; -0.419 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.417      ;
; -0.419 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.417      ;
; -0.412 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.410      ;
; -0.412 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.410      ;
; -0.412 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.410      ;
; -0.412 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.410      ;
; -0.412 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.410      ;
; -0.412 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.410      ;
; -0.412 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.410      ;
; -0.412 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.410      ;
; -0.412 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.410      ;
; -0.412 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.410      ;
; -0.412 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.410      ;
; -0.408 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.437      ;
; -0.387 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.385      ;
; -0.387 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.385      ;
; -0.387 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.385      ;
; -0.387 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.385      ;
; -0.387 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.385      ;
; -0.387 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.385      ;
; -0.387 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.385      ;
; -0.387 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.385      ;
; -0.387 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.385      ;
; -0.387 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.385      ;
; -0.387 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.385      ;
; -0.380 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.411      ;
; -0.380 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.411      ;
; -0.380 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.411      ;
; -0.380 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.411      ;
; -0.380 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.411      ;
; -0.368 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.399      ;
; -0.368 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.399      ;
; -0.368 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.399      ;
; -0.368 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.399      ;
; -0.368 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.399      ;
; -0.367 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.398      ;
; -0.367 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.398      ;
; -0.367 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.398      ;
; -0.367 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.398      ;
; -0.367 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.398      ;
; -0.347 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.381      ;
; -0.347 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.381      ;
; -0.347 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.381      ;
; -0.347 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.381      ;
; -0.347 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.381      ;
; -0.343 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.371      ;
; -0.343 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.371      ;
; -0.343 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.371      ;
; -0.343 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.371      ;
; -0.343 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.371      ;
; -0.341 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.339      ;
; -0.341 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.339      ;
; -0.341 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.339      ;
; -0.341 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.339      ;
; -0.341 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.339      ;
; -0.341 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.339      ;
; -0.341 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.339      ;
; -0.341 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.339      ;
; -0.341 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.339      ;
; -0.341 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.339      ;
; -0.341 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.339      ;
; -0.335 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.369      ;
; -0.335 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.369      ;
; -0.335 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.369      ;
; -0.335 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.369      ;
; -0.335 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.369      ;
; -0.334 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.363      ;
; -0.334 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.368      ;
; -0.334 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.368      ;
; -0.334 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.368      ;
; -0.334 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.368      ;
; -0.334 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.368      ;
; -0.320 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.315      ;
; -0.310 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.341      ;
; -0.310 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.341      ;
; -0.310 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.341      ;
; -0.310 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.341      ;
; -0.310 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.341      ;
; -0.292 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.287      ;
; -0.281 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.276      ;
; -0.269 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.303      ;
; -0.265 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.263      ;
; -0.265 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.263      ;
; -0.265 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.263      ;
; -0.265 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.034     ; 1.263      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u4|LRCK_1X'                                                                                                            ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; -0.014 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.046      ;
; 0.029  ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.003      ;
; 0.029  ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.003      ;
; 0.029  ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.003      ;
; 0.029  ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.003      ;
; 0.029  ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.003      ;
; 0.029  ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.003      ;
; 0.108  ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.924      ;
; 0.108  ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.924      ;
; 0.108  ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.924      ;
; 0.108  ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.924      ;
; 0.108  ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.924      ;
; 0.108  ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.924      ;
; 0.144  ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.888      ;
; 0.158  ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.874      ;
; 0.158  ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.874      ;
; 0.158  ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.874      ;
; 0.158  ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.874      ;
; 0.158  ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.874      ;
; 0.158  ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.874      ;
; 0.222  ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.810      ;
; 0.222  ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.810      ;
; 0.222  ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.810      ;
; 0.222  ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.810      ;
; 0.222  ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.810      ;
; 0.222  ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.810      ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                            ; To Node                                                           ; Launch Clock                                                                         ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.236 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; -0.039     ; 0.757      ;
; 0.301 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; -0.037     ; 0.694      ;
; 0.325 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.707      ;
; 0.327 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.705      ;
; 0.329 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.703      ;
; 0.332 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.700      ;
; 0.355 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; -0.039     ; 0.638      ;
; 0.375 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.657      ;
; 0.382 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; -0.037     ; 0.613      ;
; 0.390 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.642      ;
; 0.398 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.634      ;
; 0.410 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.622      ;
; 0.413 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.619      ;
; 0.414 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.618      ;
; 0.414 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.618      ;
; 0.416 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.616      ;
; 0.418 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.614      ;
; 0.425 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.607      ;
; 0.428 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.604      ;
; 0.452 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.580      ;
; 0.456 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.576      ;
; 0.458 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.574      ;
; 0.492 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.540      ;
; 0.492 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.540      ;
; 0.494 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.538      ;
; 0.502 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.530      ;
; 0.536 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.496      ;
; 0.539 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.493      ;
; 0.665 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u4|oAUD_BCK'                                                                                                            ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.496 ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.536      ;
; 0.514 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.518      ;
; 0.518 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.514      ;
; 0.625 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.407      ;
; 0.629 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.403      ;
; 0.665 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                            ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.594  ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X           ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.783      ; 0.367      ;
; 0.594  ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X           ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.783      ; 0.367      ;
; 0.621  ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.810      ; 0.367      ;
; 0.621  ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.810      ; 0.367      ;
; 54.060 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.527      ;
; 54.060 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.527      ;
; 54.060 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.527      ;
; 54.060 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.527      ;
; 54.060 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.527      ;
; 54.060 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.527      ;
; 54.060 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.527      ;
; 54.060 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.527      ;
; 54.060 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.527      ;
; 54.072 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.515      ;
; 54.072 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.515      ;
; 54.072 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.515      ;
; 54.072 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.515      ;
; 54.072 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.515      ;
; 54.072 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.515      ;
; 54.072 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.515      ;
; 54.072 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.515      ;
; 54.072 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.515      ;
; 54.132 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.455      ;
; 54.132 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.455      ;
; 54.132 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.455      ;
; 54.132 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.455      ;
; 54.132 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.455      ;
; 54.132 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.455      ;
; 54.132 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.455      ;
; 54.132 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.455      ;
; 54.132 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.455      ;
; 54.163 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.424      ;
; 54.163 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.424      ;
; 54.163 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.424      ;
; 54.163 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.424      ;
; 54.163 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.424      ;
; 54.163 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.424      ;
; 54.163 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.424      ;
; 54.163 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.424      ;
; 54.163 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.424      ;
; 54.184 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.403      ;
; 54.184 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.403      ;
; 54.184 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.403      ;
; 54.184 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.403      ;
; 54.184 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.403      ;
; 54.184 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.403      ;
; 54.184 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.403      ;
; 54.184 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.403      ;
; 54.184 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.403      ;
; 54.321 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.266      ;
; 54.340 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.247      ;
; 54.357 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.230      ;
; 54.374 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.213      ;
; 54.374 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.213      ;
; 54.374 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.213      ;
; 54.374 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.213      ;
; 54.374 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.213      ;
; 54.374 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.213      ;
; 54.374 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.213      ;
; 54.374 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.213      ;
; 54.374 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.213      ;
; 54.378 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.209      ;
; 54.568 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.019      ;
; 54.568 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.019      ;
; 54.568 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.019      ;
; 54.568 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.019      ;
; 54.568 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.019      ;
; 54.568 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.019      ;
; 54.568 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.019      ;
; 54.568 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.019      ;
; 54.568 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.019      ;
; 54.607 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.980      ;
; 54.620 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.967      ;
; 54.644 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.943      ;
; 54.644 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.943      ;
; 54.644 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.943      ;
; 54.644 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.943      ;
; 54.644 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.943      ;
; 54.644 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.943      ;
; 54.644 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.943      ;
; 54.644 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.943      ;
; 54.644 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.943      ;
; 54.696 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.891      ;
; 54.696 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.891      ;
; 54.696 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.891      ;
; 54.696 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.891      ;
; 54.696 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.891      ;
; 54.696 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.891      ;
; 54.696 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.891      ;
; 54.696 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.891      ;
; 54.696 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.891      ;
; 54.738 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.849      ;
; 54.996 ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.002      ; 0.593      ;
; 54.997 ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.002      ; 0.592      ;
; 55.066 ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.521      ;
; 55.069 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.518      ;
; 55.070 ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.517      ;
; 55.071 ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.516      ;
; 55.090 ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.497      ;
; 55.114 ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.002      ; 0.475      ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                                 ;
+--------+-----------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 9.388  ; VGA_OSD_RAM:u2|oRed[9]      ; VGA_Controller:u1|Cur_Color_R[9] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.002      ; 0.566      ;
; 9.476  ; VGA_OSD_RAM:u2|oBlue[9]     ; VGA_Controller:u1|Cur_Color_B[9] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.000      ; 0.476      ;
; 35.665 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 4.107      ;
; 35.668 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 4.104      ;
; 35.818 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.954      ;
; 35.821 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.951      ;
; 35.827 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.091      ; 3.978      ;
; 35.908 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.034      ; 3.840      ;
; 35.911 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.034      ; 3.837      ;
; 35.913 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 3.890      ;
; 35.913 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 3.890      ;
; 35.913 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 3.890      ;
; 35.956 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.816      ;
; 35.959 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.813      ;
; 35.980 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.091      ; 3.825      ;
; 36.013 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.078      ; 3.779      ;
; 36.018 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 3.766      ;
; 36.019 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 3.765      ;
; 36.021 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 3.763      ;
; 36.023 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 3.761      ;
; 36.030 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.034      ; 3.718      ;
; 36.031 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.081      ; 3.764      ;
; 36.033 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.034      ; 3.715      ;
; 36.034 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.080      ; 3.760      ;
; 36.044 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.728      ;
; 36.047 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.725      ;
; 36.050 ; VGA_Controller:u1|V_Cont[4] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.722      ;
; 36.053 ; VGA_Controller:u1|V_Cont[4] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.719      ;
; 36.066 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|B_B[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.095      ; 3.743      ;
; 36.066 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 3.737      ;
; 36.066 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 3.737      ;
; 36.066 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 3.737      ;
; 36.070 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.067      ; 3.711      ;
; 36.074 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 3.723      ;
; 36.074 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 3.723      ;
; 36.074 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 3.723      ;
; 36.075 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 3.722      ;
; 36.075 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 3.722      ;
; 36.075 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 3.722      ;
; 36.076 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 3.721      ;
; 36.113 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.659      ;
; 36.116 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.656      ;
; 36.118 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.091      ; 3.687      ;
; 36.125 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.034      ; 3.623      ;
; 36.128 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.034      ; 3.620      ;
; 36.152 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.034      ; 3.596      ;
; 36.155 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.096      ; 3.655      ;
; 36.155 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.034      ; 3.593      ;
; 36.156 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 3.623      ;
; 36.156 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 3.623      ;
; 36.156 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 3.623      ;
; 36.158 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.096      ; 3.652      ;
; 36.166 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.078      ; 3.626      ;
; 36.171 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 3.613      ;
; 36.172 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 3.612      ;
; 36.174 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 3.610      ;
; 36.176 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 3.608      ;
; 36.184 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.081      ; 3.611      ;
; 36.184 ; VGA_Controller:u1|V_Cont[1] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.588      ;
; 36.187 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.080      ; 3.607      ;
; 36.187 ; VGA_Controller:u1|V_Cont[1] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.585      ;
; 36.192 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.067      ; 3.589      ;
; 36.204 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 3.599      ;
; 36.204 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 3.599      ;
; 36.204 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 3.599      ;
; 36.206 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.091      ; 3.599      ;
; 36.211 ; VGA_Controller:u1|V_Cont[9] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.561      ;
; 36.212 ; VGA_Controller:u1|V_Cont[4] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.091      ; 3.593      ;
; 36.214 ; VGA_Controller:u1|V_Cont[9] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.558      ;
; 36.219 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|B_B[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.095      ; 3.590      ;
; 36.227 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 3.570      ;
; 36.227 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 3.570      ;
; 36.227 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 3.570      ;
; 36.228 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 3.569      ;
; 36.228 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 3.569      ;
; 36.228 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 3.569      ;
; 36.229 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 3.568      ;
; 36.256 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|R_R[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.054      ; 3.512      ;
; 36.257 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.034      ; 3.491      ;
; 36.260 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.034      ; 3.488      ;
; 36.261 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.046      ; 3.499      ;
; 36.262 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.046      ; 3.498      ;
; 36.264 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.046      ; 3.496      ;
; 36.266 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.046      ; 3.494      ;
; 36.274 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.034      ; 3.474      ;
; 36.274 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.057      ; 3.497      ;
; 36.275 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.091      ; 3.530      ;
; 36.277 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.034      ; 3.471      ;
; 36.277 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.056      ; 3.493      ;
; 36.278 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 3.501      ;
; 36.278 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 3.501      ;
; 36.278 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 3.501      ;
; 36.287 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.067      ; 3.494      ;
; 36.292 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 3.511      ;
; 36.292 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 3.511      ;
; 36.292 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 3.511      ;
; 36.297 ; VGA_Controller:u1|H_Cont[1] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.034      ; 3.451      ;
; 36.298 ; VGA_Controller:u1|V_Cont[4] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 3.505      ;
; 36.298 ; VGA_Controller:u1|V_Cont[4] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 3.505      ;
; 36.298 ; VGA_Controller:u1|V_Cont[4] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.089      ; 3.505      ;
+--------+-----------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                          ;
+--------+--------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                                                                                                                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 26.524 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a67~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.345      ;
; 26.528 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a26~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.102      ; 3.335      ;
; 26.652 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a30~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 3.185      ;
; 26.652 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a38~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.086      ; 3.195      ;
; 26.653 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a71~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.095      ; 3.203      ;
; 26.654 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a18~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.064      ; 3.171      ;
; 26.784 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a22~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.039      ; 3.016      ;
; 26.787 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a57~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.053      ; 3.027      ;
; 26.806 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a56~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.052      ; 3.007      ;
; 26.938 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a50~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.102      ; 2.925      ;
; 26.958 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a9~porta_address_reg7   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.109      ; 2.912      ;
; 26.960 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.064      ; 2.865      ;
; 26.975 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a46~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.074      ; 2.860      ;
; 26.988 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.095      ; 2.868      ;
; 26.993 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.099      ; 2.867      ;
; 27.002 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a73~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.084      ; 2.843      ;
; 27.011 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a59~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.103      ; 2.853      ;
; 27.020 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a8~porta_address_reg0   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.093      ; 2.834      ;
; 27.028 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a3~porta_address_reg7   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 2.839      ;
; 27.100 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.115      ; 2.776      ;
; 27.110 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.120      ; 2.771      ;
; 27.112 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a7~porta_address_reg7   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.126      ; 2.775      ;
; 27.125 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a63~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.123      ; 2.759      ;
; 27.154 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.107      ; 2.714      ;
; 27.155 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.096      ; 2.702      ;
; 27.163 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a52~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.109      ; 2.707      ;
; 27.169 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a43~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 2.700      ;
; 27.174 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a39~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.100      ; 2.687      ;
; 27.177 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.660      ;
; 27.177 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.660      ;
; 27.177 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.660      ;
; 27.177 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.660      ;
; 27.177 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.660      ;
; 27.177 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.660      ;
; 27.177 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.660      ;
; 27.177 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.660      ;
; 27.177 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.660      ;
; 27.177 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.660      ;
; 27.177 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.660      ;
; 27.177 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.660      ;
; 27.178 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a20~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.100      ; 2.683      ;
; 27.186 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 2.679      ;
; 27.186 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a51~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.110      ; 2.685      ;
; 27.191 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a15~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 2.676      ;
; 27.208 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a46~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.086      ; 2.639      ;
; 27.208 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.110      ; 2.663      ;
; 27.219 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.107      ; 2.649      ;
; 27.226 ; VGA_Controller:u1|oAddress[3]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a42~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.114      ; 2.649      ;
; 27.228 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.609      ;
; 27.248 ; VGA_Controller:u1|oAddress[7]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a26~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.102      ; 2.615      ;
; 27.250 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a73~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.096      ; 2.607      ;
; 27.264 ; VGA_Controller:u1|oAddress[9]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a36~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.077      ; 2.574      ;
; 27.270 ; VGA_Controller:u1|oAddress[9]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.083      ; 2.574      ;
; 27.272 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.565      ;
; 27.272 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.565      ;
; 27.272 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.565      ;
; 27.272 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.565      ;
; 27.272 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.565      ;
; 27.272 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.565      ;
; 27.272 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.565      ;
; 27.272 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.565      ;
; 27.272 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.565      ;
; 27.272 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.565      ;
; 27.272 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.565      ;
; 27.272 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.565      ;
; 27.273 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a8~porta_address_reg7   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.105      ; 2.593      ;
; 27.284 ; VGA_Controller:u1|oAddress[9]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.087      ; 2.564      ;
; 27.287 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg7   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.128      ; 2.602      ;
; 27.294 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a24~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.129      ; 2.596      ;
; 27.309 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a17~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.116      ; 2.568      ;
; 27.310 ; VGA_Controller:u1|oAddress[9]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a59~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.091      ; 2.542      ;
; 27.312 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a31~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.130      ; 2.579      ;
; 27.318 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.519      ;
; 27.318 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.519      ;
; 27.318 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.519      ;
; 27.318 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.519      ;
; 27.318 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.519      ;
; 27.318 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.519      ;
; 27.318 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.519      ;
; 27.318 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.519      ;
; 27.318 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.519      ;
; 27.318 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.519      ;
; 27.318 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.519      ;
; 27.318 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a14~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 2.519      ;
; 27.319 ; VGA_Controller:u1|oAddress[18] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.096      ; 2.538      ;
; 27.319 ; VGA_Controller:u1|oAddress[18] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.096      ; 2.538      ;
; 27.319 ; VGA_Controller:u1|oAddress[18] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.096      ; 2.538      ;
; 27.319 ; VGA_Controller:u1|oAddress[18] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.096      ; 2.538      ;
; 27.319 ; VGA_Controller:u1|oAddress[18] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.096      ; 2.538      ;
; 27.319 ; VGA_Controller:u1|oAddress[18] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.096      ; 2.538      ;
; 27.319 ; VGA_Controller:u1|oAddress[18] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.096      ; 2.538      ;
; 27.319 ; VGA_Controller:u1|oAddress[18] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.096      ; 2.538      ;
; 27.319 ; VGA_Controller:u1|oAddress[18] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.096      ; 2.538      ;
; 27.319 ; VGA_Controller:u1|oAddress[18] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.096      ; 2.538      ;
; 27.319 ; VGA_Controller:u1|oAddress[18] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.096      ; 2.538      ;
; 27.319 ; VGA_Controller:u1|oAddress[18] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.096      ; 2.538      ;
; 27.322 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a16~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.121      ; 2.560      ;
; 27.324 ; VGA_Controller:u1|oAddress[10] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a48~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.129      ; 2.566      ;
; 27.325 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a47~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.128      ; 2.564      ;
; 27.325 ; VGA_Controller:u1|oAddress[15] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a47~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.128      ; 2.564      ;
+--------+--------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iCLK_28'                                                                                                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock                                                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.688 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; iCLK_28     ; 0.000        ; 1.790      ; 0.395      ;
; -1.611 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; iCLK_28     ; 0.000        ; 1.792      ; 0.474      ;
; -1.566 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.792      ; 0.519      ;
; -1.565 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mStart          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.792      ; 0.520      ;
; -1.428 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.792      ; 0.657      ;
; -1.188 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; iCLK_28     ; -0.500       ; 1.790      ; 0.395      ;
; -1.111 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; iCLK_28     ; -0.500       ; 1.792      ; 0.474      ;
; -1.066 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.792      ; 0.519      ;
; -1.065 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mStart          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.792      ; 0.520      ;
; -0.928 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.792      ; 0.657      ;
; -0.923 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.796      ; 1.166      ;
; -0.923 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[7]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.796      ; 1.166      ;
; -0.923 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[9]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.796      ; 1.166      ;
; -0.923 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.796      ; 1.166      ;
; -0.923 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.796      ; 1.166      ;
; -0.923 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.796      ; 1.166      ;
; -0.923 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.796      ; 1.166      ;
; -0.923 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.796      ; 1.166      ;
; -0.923 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.796      ; 1.166      ;
; -0.923 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.796      ; 1.166      ;
; -0.813 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[8]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.798      ; 1.278      ;
; -0.813 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[10]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.798      ; 1.278      ;
; -0.791 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.794      ; 1.296      ;
; -0.791 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.794      ; 1.296      ;
; -0.791 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.794      ; 1.296      ;
; -0.791 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.794      ; 1.296      ;
; -0.791 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.794      ; 1.296      ;
; -0.791 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.794      ; 1.296      ;
; -0.791 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.794      ; 1.296      ;
; -0.791 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.794      ; 1.296      ;
; -0.791 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.794      ; 1.296      ;
; -0.791 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.794      ; 1.296      ;
; -0.791 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.794      ; 1.296      ;
; -0.708 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.799      ; 1.384      ;
; -0.620 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.795      ; 1.468      ;
; -0.620 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.795      ; 1.468      ;
; -0.620 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.795      ; 1.468      ;
; -0.620 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.795      ; 1.468      ;
; -0.620 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.795      ; 1.468      ;
; -0.620 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.795      ; 1.468      ;
; -0.611 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.796      ; 1.478      ;
; -0.611 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.796      ; 1.478      ;
; -0.611 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.796      ; 1.478      ;
; -0.604 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.807      ; 1.496      ;
; -0.604 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.807      ; 1.496      ;
; -0.604 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.807      ; 1.496      ;
; -0.423 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.796      ; 1.166      ;
; -0.423 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[7]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.796      ; 1.166      ;
; -0.423 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[9]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.796      ; 1.166      ;
; -0.423 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.796      ; 1.166      ;
; -0.423 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.796      ; 1.166      ;
; -0.423 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.796      ; 1.166      ;
; -0.423 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.796      ; 1.166      ;
; -0.423 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.796      ; 1.166      ;
; -0.423 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.796      ; 1.166      ;
; -0.423 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.796      ; 1.166      ;
; -0.313 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[8]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.798      ; 1.278      ;
; -0.313 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[10]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.798      ; 1.278      ;
; -0.291 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.794      ; 1.296      ;
; -0.291 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.794      ; 1.296      ;
; -0.291 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.794      ; 1.296      ;
; -0.291 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.794      ; 1.296      ;
; -0.291 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.794      ; 1.296      ;
; -0.291 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.794      ; 1.296      ;
; -0.291 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.794      ; 1.296      ;
; -0.291 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.794      ; 1.296      ;
; -0.291 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.794      ; 1.296      ;
; -0.291 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.794      ; 1.296      ;
; -0.291 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.794      ; 1.296      ;
; -0.208 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.799      ; 1.384      ;
; -0.120 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.795      ; 1.468      ;
; -0.120 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.795      ; 1.468      ;
; -0.120 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.795      ; 1.468      ;
; -0.120 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.795      ; 1.468      ;
; -0.120 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.795      ; 1.468      ;
; -0.120 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.795      ; 1.468      ;
; -0.111 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.796      ; 1.478      ;
; -0.111 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.796      ; 1.478      ;
; -0.111 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.796      ; 1.478      ;
; -0.104 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.807      ; 1.496      ;
; -0.104 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.807      ; 1.496      ;
; -0.104 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.807      ; 1.496      ;
; 0.215  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[0]                         ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[0]                         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|oFLASH_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|oFLASH_CMD[3]       ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P2           ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P2           ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4_PRG       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4_PRG       ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P6_CHP_ERA   ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P6_CHP_ERA   ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.IDEL         ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.IDEL         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.367      ;
; 0.248  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[2] ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.400      ;
; 0.250  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[4] ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.402      ;
; 0.253  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.405      ;
; 0.330  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[3] ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.482      ;
; 0.340  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P1           ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; -0.001     ; 0.491      ;
; 0.340  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.READ         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; -0.001     ; 0.491      ;
; 0.353  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[13]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[13]                        ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.505      ;
; 0.356  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[4]                         ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[4]                         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[6]                         ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[6]                         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[8]                         ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[8]                         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[14]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[14]                        ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[15]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[15]                        ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.510      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iCLK_50'                                                                                                                                             ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.688 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; iCLK_50     ; 0.000        ; 1.762      ; 0.367      ;
; -1.188 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; iCLK_50     ; -0.500       ; 1.762      ; 0.367      ;
; 0.215  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[0]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cnt_beat[0]                       ; cnt_beat[0]                       ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cnt_beat[1]                       ; cnt_beat[1]                       ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_o                           ; audio_o                           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.395      ;
; 0.249  ; Reset_Delay:r0|Cont[19]           ; Reset_Delay:r0|Cont[19]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.401      ;
; 0.353  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.505      ;
; 0.357  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[10]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[8]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[9]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[3]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[1]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.373  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[17]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[18]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.527      ;
; 0.377  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[2]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.379  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[4]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.531      ;
; 0.382  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.534      ;
; 0.384  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.536      ;
; 0.385  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.537      ;
; 0.446  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[6]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.598      ;
; 0.454  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[1]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.606      ;
; 0.461  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[7]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.613      ;
; 0.463  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[5]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.615      ;
; 0.491  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.643      ;
; 0.495  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[11]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.501  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[9]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[4]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.655      ;
; 0.509  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.661      ;
; 0.511  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.663      ;
; 0.515  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[19]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.667      ;
; 0.517  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[3]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.669      ;
; 0.519  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[5]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.671      ;
; 0.522  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.674      ;
; 0.524  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.676      ;
; 0.525  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[17]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.677      ;
; 0.526  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.678      ;
; 0.530  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[12]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.686      ;
; 0.537  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[5]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.689      ;
; 0.538  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.690      ;
; 0.544  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.696      ;
; 0.546  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[14]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.698      ;
; 0.549  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.001      ; 0.702      ;
; 0.552  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[4]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.704      ;
; 0.554  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[6]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.706      ;
; 0.557  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[15]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.709      ;
; 0.559  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[2]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.711      ;
; 0.559  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[17]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.711      ;
; 0.560  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[10]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; -0.012     ; 0.700      ;
; 0.561  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.713      ;
; 0.565  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.718      ;
; 0.567  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[18]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.719      ;
; 0.567  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[13]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; -0.001     ; 0.720      ;
; 0.572  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[6]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.724      ;
; 0.573  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[14]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.725      ;
; 0.579  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.731      ;
; 0.581  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[15]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[17]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.733      ;
; 0.582  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[0]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.734      ;
; 0.584  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[7]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.736      ;
; 0.587  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[5]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.739      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                             ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.736 ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.810      ; 0.367      ;
; -0.736 ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.810      ; 0.367      ;
; -0.709 ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X           ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.783      ; 0.367      ;
; -0.709 ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X           ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.783      ; 0.367      ;
; 0.215  ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.247  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.321  ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.475      ;
; 0.345  ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.497      ;
; 0.356  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.510      ;
; 0.364  ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.438  ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.592      ;
; 0.439  ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.593      ;
; 0.496  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.648      ;
; 0.503  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.655      ;
; 0.507  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.659      ;
; 0.511  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.664      ;
; 0.531  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.683      ;
; 0.546  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.699      ;
; 0.549  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.701      ;
; 0.566  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.718      ;
; 0.566  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.718      ;
; 0.581  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.733      ;
; 0.584  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.736      ;
; 0.601  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.753      ;
; 0.601  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.753      ;
; 0.616  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.768      ;
; 0.616  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.768      ;
; 0.619  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.771      ;
; 0.636  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.788      ;
; 0.636  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.788      ;
; 0.651  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.803      ;
; 0.654  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.806      ;
; 0.671  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.823      ;
; 0.686  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.838      ;
; 0.689  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.841      ;
; 0.697  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.849      ;
; 0.706  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.858      ;
; 0.724  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.876      ;
; 0.739  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.891      ;
; 0.739  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.891      ;
; 0.739  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.891      ;
; 0.739  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.891      ;
; 0.739  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.891      ;
; 0.739  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.891      ;
; 0.739  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.891      ;
; 0.739  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.891      ;
; 0.741  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.893      ;
; 0.759  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.911      ;
; 0.776  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.928      ;
; 0.791  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.943      ;
; 0.791  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.943      ;
; 0.791  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.943      ;
; 0.791  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.943      ;
; 0.791  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.943      ;
; 0.791  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.943      ;
; 0.791  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.943      ;
; 0.811  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.963      ;
; 0.815  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.967      ;
; 0.828  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.980      ;
; 0.867  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.019      ;
; 0.867  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.019      ;
; 0.867  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.019      ;
; 0.867  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.019      ;
; 0.867  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.019      ;
; 0.867  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.019      ;
; 1.057  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.209      ;
; 1.061  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.213      ;
; 1.061  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.213      ;
; 1.061  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.213      ;
; 1.061  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.213      ;
; 1.078  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.230      ;
; 1.095  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.247      ;
; 1.114  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.266      ;
; 1.251  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.403      ;
; 1.251  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.403      ;
; 1.251  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.403      ;
; 1.251  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.403      ;
; 1.251  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.403      ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u4|oAUD_BCK'                                                                                                             ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.215 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.251 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.403      ;
; 0.255 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.407      ;
; 0.362 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.514      ;
; 0.366 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.518      ;
; 0.384 ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.536      ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.399      ;
; 0.251 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.403      ;
; 0.254 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.406      ;
; 0.267 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.419      ;
; 0.331 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.483      ;
; 0.358 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.512      ;
; 0.363 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.037      ; 0.552      ;
; 0.365 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.520      ;
; 0.379 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.531      ;
; 0.384 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.536      ;
; 0.388 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.541      ;
; 0.392 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.544      ;
; 0.392 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.547      ;
; 0.393 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.545      ;
; 0.394 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.546      ;
; 0.396 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.548      ;
; 0.396 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.548      ;
; 0.396 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.548      ;
; 0.408 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.563      ;
; 0.414 ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.564      ;
; 0.417 ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.567      ;
; 0.448 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.600      ;
; 0.451 ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.601      ;
; 0.458 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.610      ;
; 0.463 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.615      ;
; 0.464 ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.036      ; 0.652      ;
; 0.465 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.620      ;
; 0.465 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.620      ;
; 0.472 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.626      ;
; 0.474 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.628      ;
; 0.479 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.037      ; 0.668      ;
; 0.483 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.037     ; 0.598      ;
; 0.483 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.632      ;
; 0.485 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.639      ;
; 0.487 ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.638      ;
; 0.488 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.037      ; 0.677      ;
; 0.493 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.037     ; 0.608      ;
; 0.521 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.034      ; 0.707      ;
; 0.521 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.676      ;
; 0.522 ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.032      ; 0.706      ;
; 0.524 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.679      ;
; 0.524 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.679      ;
; 0.525 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.680      ;
; 0.527 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.682      ;
; 0.527 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.682      ;
; 0.527 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.682      ;
; 0.527 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.682      ;
; 0.529 ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.679      ;
; 0.529 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.684      ;
; 0.530 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.685      ;
; 0.531 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.686      ;
; 0.531 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.686      ;
; 0.531 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.686      ;
; 0.532 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.037      ; 0.724      ;
; 0.536 ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.686      ;
; 0.536 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.688      ;
; 0.538 ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.688      ;
; 0.545 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.698      ;
; 0.548 ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.699      ;
; 0.549 ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.700      ;
; 0.549 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.704      ;
; 0.552 ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.036      ; 0.740      ;
; 0.552 ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.703      ;
; 0.553 ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.036      ; 0.741      ;
; 0.563 ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.714      ;
; 0.564 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.715      ;
; 0.565 ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.036      ; 0.753      ;
; 0.567 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.719      ;
; 0.569 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.724      ;
; 0.571 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.724      ;
; 0.576 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.727      ;
; 0.579 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.734      ;
; 0.580 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.735      ;
; 0.584 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.738      ;
; 0.584 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.037     ; 0.699      ;
; 0.585 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.736      ;
; 0.585 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.739      ;
; 0.586 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.741      ;
; 0.586 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.738      ;
; 0.595 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.037      ; 0.784      ;
; 0.597 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.749      ;
; 0.598 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.750      ;
; 0.600 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.752      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'                                                                                                                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                            ; To Node                                                           ; Launch Clock                                                                         ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.367      ;
; 0.341 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.493      ;
; 0.344 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.496      ;
; 0.378 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.530      ;
; 0.386 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.538      ;
; 0.388 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.540      ;
; 0.422 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.574      ;
; 0.422 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.574      ;
; 0.424 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.576      ;
; 0.428 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.580      ;
; 0.452 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.604      ;
; 0.462 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.614      ;
; 0.464 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.616      ;
; 0.466 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.618      ;
; 0.466 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.618      ;
; 0.467 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.619      ;
; 0.470 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.622      ;
; 0.482 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.634      ;
; 0.490 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.642      ;
; 0.498 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; -0.037     ; 0.613      ;
; 0.505 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.657      ;
; 0.525 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; -0.039     ; 0.638      ;
; 0.548 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.700      ;
; 0.551 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.705      ;
; 0.555 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.707      ;
; 0.579 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; -0.037     ; 0.694      ;
; 0.644 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; -0.039     ; 0.757      ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'                                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                                                         ; Latch Clock                                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.367      ;
; 0.358 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.516      ;
; 0.369 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.524      ;
; 0.380 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.536      ;
; 0.400 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.037      ; 0.589      ;
; 0.440 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.592      ;
; 0.441 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.593      ;
; 0.443 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.595      ;
; 0.443 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.595      ;
; 0.454 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.606      ;
; 0.457 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.609      ;
; 0.496 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.652      ;
; 0.502 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.654      ;
; 0.509 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.662      ;
; 0.520 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.672      ;
; 0.522 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.674      ;
; 0.522 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.674      ;
; 0.522 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.675      ;
; 0.523 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.675      ;
; 0.524 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.676      ;
; 0.531 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.683      ;
; 0.537 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.689      ;
; 0.544 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.003      ; 0.701      ;
; 0.555 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.707      ;
; 0.557 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.710      ;
; 0.559 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.711      ;
; 0.562 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.714      ;
; 0.566 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.718      ;
; 0.578 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.730      ;
; 0.579 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.003      ; 0.736      ;
; 0.581 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.733      ;
; 0.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.003      ; 0.738      ;
; 0.592 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.744      ;
; 0.594 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.746      ;
; 0.597 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.749      ;
; 0.597 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.749      ;
; 0.601 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.753      ;
; 0.610 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.044      ; 0.806      ;
; 0.610 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.044      ; 0.806      ;
; 0.610 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.044      ; 0.806      ;
; 0.610 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.044      ; 0.806      ;
; 0.610 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.044      ; 0.806      ;
; 0.610 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.044      ; 0.806      ;
; 0.610 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.044      ; 0.806      ;
; 0.610 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.044      ; 0.806      ;
; 0.610 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.044      ; 0.806      ;
; 0.610 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.044      ; 0.806      ;
; 0.610 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.044      ; 0.806      ;
; 0.613 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.765      ;
; 0.614 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.766      ;
; 0.614 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.766      ;
; 0.615 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.767      ;
; 0.616 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.003      ; 0.771      ;
; 0.616 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.768      ;
; 0.617 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.769      ;
; 0.618 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.003      ; 0.773      ;
; 0.621 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.003      ; 0.776      ;
; 0.627 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.779      ;
; 0.629 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.781      ;
; 0.629 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.781      ;
; 0.632 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.784      ;
; 0.632 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.784      ;
; 0.636 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.788      ;
; 0.637 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.789      ;
; 0.648 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.800      ;
; 0.649 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.801      ;
; 0.649 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.801      ;
; 0.651 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.003      ; 0.806      ;
; 0.651 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.803      ;
; 0.652 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.804      ;
; 0.652 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.804      ;
; 0.653 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.003      ; 0.808      ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'                                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                                                         ; Latch Clock                                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.367      ;
; 0.267 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.419      ;
; 0.272 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.424      ;
; 0.358 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.510      ;
; 0.362 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.529      ;
; 0.389 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.541      ;
; 0.393 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.545      ;
; 0.395 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.547      ;
; 0.405 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.557      ;
; 0.468 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.039      ; 0.659      ;
; 0.472 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; -0.008     ; 0.616      ;
; 0.496 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.652      ;
; 0.504 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.657      ;
; 0.509 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.669      ;
; 0.531 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.683      ;
; 0.535 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.687      ;
; 0.539 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.692      ;
; 0.544 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.698      ;
; 0.549 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.001      ; 0.706      ;
; 0.553 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.706      ;
; 0.556 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.708      ;
; 0.559 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.711      ;
; 0.566 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.718      ;
; 0.570 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.723      ;
; 0.574 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.726      ;
; 0.574 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.727      ;
; 0.581 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.733      ;
; 0.586 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.001      ; 0.741      ;
; 0.591 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.001      ; 0.744      ;
; 0.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; -0.008     ; 0.737      ;
; 0.594 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.746      ;
; 0.601 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.753      ;
; 0.605 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.757      ;
; 0.605 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.757      ;
; 0.606 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.758      ;
; 0.609 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.052      ; 0.814      ;
; 0.610 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.052      ; 0.814      ;
; 0.610 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.052      ; 0.814      ;
; 0.610 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.052      ; 0.814      ;
; 0.610 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.052      ; 0.814      ;
; 0.610 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.052      ; 0.814      ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                                   ;
+-------+----------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; VGA_Controller:u1|oVGA_V_SYNC    ; VGA_Controller:u1|oVGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; VGA_Controller:u1|H_Cont[9]      ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.251 ; VGA_Controller:u1|V_Cont[9]      ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.253 ; VGA_Controller:u1|V_Cont[9]      ; VGA_Controller:u1|oVGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.265 ; VGA_Controller:u1|oCoord_X[0]    ; VGA_Controller:u1|oAddress[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.417      ;
; 0.359 ; VGA_Controller:u1|oCoord_X[6]    ; VGA_Controller:u1|oAddress[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; VGA_Controller:u1|H_Cont[7]      ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; VGA_Controller:u1|Cur_Color_B[9] ; VGA_Controller:u1|B_B[9]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; VGA_Controller:u1|V_Cont[0]      ; VGA_Controller:u1|V_Cont[0]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; VGA_Controller:u1|oCoord_X[3]    ; VGA_Controller:u1|oAddress[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|V_Cont[1]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.374 ; VGA_Controller:u1|V_Cont[8]      ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; VGA_Controller:u1|H_Cont[0]      ; VGA_Controller:u1|H_Cont[0]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|V_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; VGA_Controller:u1|V_Cont[7]      ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; VGA_Controller:u1|V_Cont[4]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|H_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; VGA_Controller:u1|V_Cont[3]      ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.536      ;
; 0.386 ; VGA_Controller:u1|V_Cont[6]      ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; VGA_Controller:u1|H_Cont[1]      ; VGA_Controller:u1|H_Cont[1]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; VGA_Controller:u1|H_Cont[8]      ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; VGA_Controller:u1|H_Cont[2]      ; VGA_Controller:u1|H_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.540      ;
; 0.432 ; VGA_Controller:u1|H_Cont[1]      ; VGA_Controller:u1|oCoord_X[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.587      ;
; 0.471 ; VGA_Controller:u1|H_Cont[8]      ; VGA_Controller:u1|oCoord_X[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.624      ;
; 0.471 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|oCoord_Y[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 0.635      ;
; 0.497 ; VGA_Controller:u1|oCoord_X[6]    ; VGA_Controller:u1|oAddress[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; VGA_Controller:u1|H_Cont[7]      ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.500 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|H_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; VGA_Controller:u1|V_Cont[0]      ; VGA_Controller:u1|V_Cont[1]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.505 ; VGA_Controller:u1|oCoord_X[3]    ; VGA_Controller:u1|oAddress[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|V_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.658      ;
; 0.513 ; VGA_Controller:u1|oCoord_X[2]    ; VGA_Controller:u1|oAddress[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.665      ;
; 0.513 ; VGA_Controller:u1|H_Cont[0]      ; VGA_Controller:u1|H_Cont[1]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; VGA_Controller:u1|V_Cont[8]      ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.517 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.520 ; VGA_Controller:u1|V_Cont[4]      ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.523 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.675      ;
; 0.524 ; VGA_Controller:u1|V_Cont[0]      ; VGA_Controller:u1|oCoord_Y[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.017      ; 0.693      ;
; 0.524 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.676      ;
; 0.524 ; VGA_Controller:u1|V_Cont[3]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.676      ;
; 0.524 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.676      ;
; 0.526 ; VGA_Controller:u1|V_Cont[6]      ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.527 ; VGA_Controller:u1|H_Cont[8]      ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; VGA_Controller:u1|H_Cont[1]      ; VGA_Controller:u1|H_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.528 ; VGA_Controller:u1|H_Cont[2]      ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.532 ; VGA_Controller:u1|oCoord_X[6]    ; VGA_Controller:u1|oAddress[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; VGA_Controller:u1|H_Cont[7]      ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.535 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; VGA_Controller:u1|V_Cont[0]      ; VGA_Controller:u1|V_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.540 ; VGA_Controller:u1|oCoord_X[3]    ; VGA_Controller:u1|oAddress[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.693      ;
; 0.548 ; VGA_Controller:u1|oCoord_X[2]    ; VGA_Controller:u1|oAddress[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.700      ;
; 0.548 ; VGA_Controller:u1|H_Cont[0]      ; VGA_Controller:u1|H_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.700      ;
; 0.552 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; VGA_Controller:u1|oCoord_X[5]    ; VGA_Controller:u1|oAddress[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 0.716      ;
; 0.555 ; VGA_Controller:u1|V_Cont[4]      ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.558 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.710      ;
; 0.559 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|H_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.711      ;
; 0.559 ; VGA_Controller:u1|V_Cont[3]      ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.711      ;
; 0.559 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.711      ;
; 0.560 ; VGA_Controller:u1|V_Cont[9]      ; VGA_Controller:u1|oCoord_Y[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 0.724      ;
; 0.562 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|oCoord_Y[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 0.726      ;
; 0.562 ; VGA_Controller:u1|H_Cont[1]      ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.566 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|B_B[9]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.716      ;
; 0.567 ; VGA_Controller:u1|oCoord_X[6]    ; VGA_Controller:u1|oAddress[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.570 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|H_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; VGA_Controller:u1|V_Cont[0]      ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|oCoord_Y[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 0.736      ;
; 0.574 ; VGA_Controller:u1|V_Cont[7]      ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; VGA_Controller:u1|oCoord_X[3]    ; VGA_Controller:u1|oAddress[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.728      ;
; 0.580 ; VGA_Controller:u1|V_Cont[8]      ; VGA_Controller:u1|oCoord_Y[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 0.744      ;
; 0.581 ; VGA_Controller:u1|V_Cont[6]      ; VGA_Controller:u1|oCoord_Y[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 0.745      ;
; 0.582 ; VGA_Controller:u1|V_Cont[3]      ; VGA_Controller:u1|oCoord_Y[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 0.746      ;
; 0.583 ; VGA_Controller:u1|oCoord_X[1]    ; VGA_Controller:u1|oAddress[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; VGA_Controller:u1|oCoord_X[2]    ; VGA_Controller:u1|oAddress[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; VGA_Controller:u1|H_Cont[0]      ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.735      ;
; 0.587 ; VGA_Controller:u1|H_Cont[2]      ; VGA_Controller:u1|oCoord_X[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.742      ;
; 0.587 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.590 ; VGA_Controller:u1|V_Cont[4]      ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.742      ;
; 0.593 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.745      ;
; 0.594 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; VGA_Controller:u1|V_Cont[3]      ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.746      ;
; 0.605 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.757      ;
; 0.605 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.757      ;
; 0.606 ; VGA_Controller:u1|V_Cont[0]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.609 ; VGA_Controller:u1|V_Cont[7]      ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; VGA_Controller:u1|oCoord_X[3]    ; VGA_Controller:u1|oAddress[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.611 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.763      ;
; 0.618 ; VGA_Controller:u1|oCoord_X[1]    ; VGA_Controller:u1|oAddress[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.770      ;
; 0.618 ; VGA_Controller:u1|oCoord_X[2]    ; VGA_Controller:u1|oAddress[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.770      ;
; 0.620 ; VGA_Controller:u1|V_Cont[6]      ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.772      ;
; 0.622 ; VGA_Controller:u1|H_Cont[2]      ; VGA_Controller:u1|H_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.774      ;
; 0.622 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.774      ;
; 0.629 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.781      ;
+-------+----------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                                                                     ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                              ; To Node                                                                                                                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.236 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|address_reg_a[0]                  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[0] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.388      ;
; 0.239 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|address_reg_a[3]                  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[3] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|address_reg_a[2]                  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[2] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|address_reg_a[1]                  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[1] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.391      ;
; 0.257 ; VGA_OSD_RAM:u2|ADDR_d[1]                                                                                                                               ; VGA_OSD_RAM:u2|ADDR_dd[1]                                                                                                                 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.409      ;
; 0.463 ; VGA_OSD_RAM:u2|ADDR_dd[2]                                                                                                                              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.618      ;
; 0.480 ; VGA_OSD_RAM:u2|ADDR_d[0]                                                                                                                               ; VGA_OSD_RAM:u2|ADDR_dd[0]                                                                                                                 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.010     ; 0.622      ;
; 0.705 ; VGA_OSD_RAM:u2|ADDR_d[2]                                                                                                                               ; VGA_OSD_RAM:u2|ADDR_dd[2]                                                                                                                 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.857      ;
; 0.966 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[2]              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.118      ;
; 0.976 ; VGA_OSD_RAM:u2|ADDR_dd[0]                                                                                                                              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.128      ;
; 1.023 ; VGA_OSD_RAM:u2|ADDR_dd[1]                                                                                                                              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.175      ;
; 1.265 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[3]              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.010     ; 1.407      ;
; 1.621 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a75                     ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.044     ; 1.729      ;
; 1.653 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[0]              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.010     ; 1.795      ;
; 1.726 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[1]              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.878      ;
; 1.835 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a66                     ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.099     ; 1.888      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg0   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg1   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg2   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg3   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg4   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg5   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg6   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg7   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg8   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg9   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg10  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg11  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u4|LRCK_1X'                                                                                                            ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.248 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.400      ;
; 0.365 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.518      ;
; 0.380 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.532      ;
; 0.385 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.537      ;
; 0.447 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.599      ;
; 0.503 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.656      ;
; 0.520 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.672      ;
; 0.525 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.677      ;
; 0.538 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.691      ;
; 0.555 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.707      ;
; 0.573 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.725      ;
; 0.585 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.737      ;
; 0.590 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.742      ;
; 0.608 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.760      ;
; 0.620 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.772      ;
; 0.625 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.777      ;
; 0.655 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.807      ;
; 0.658 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.810      ;
; 0.660 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.812      ;
; 0.722 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.874      ;
; 0.722 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.874      ;
; 0.722 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.874      ;
; 0.722 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.874      ;
; 0.722 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.874      ;
; 0.772 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.924      ;
; 0.851 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.003      ;
; 0.851 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.003      ;
; 0.894 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.046      ;
; 0.894 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.046      ;
; 0.894 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.046      ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -1.887 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.955     ; 0.966      ;
; -1.870 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.953     ; 0.951      ;
; -1.870 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.953     ; 0.951      ;
; -1.870 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.953     ; 0.951      ;
; -1.870 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.953     ; 0.951      ;
; -1.870 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.953     ; 0.951      ;
; -1.870 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.953     ; 0.951      ;
; -1.870 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.953     ; 0.951      ;
; -1.870 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.953     ; 0.951      ;
; -1.870 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.953     ; 0.951      ;
; -1.870 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.953     ; 0.951      ;
; -1.870 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.953     ; 0.951      ;
; -1.838 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.929     ; 0.943      ;
; -1.838 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.929     ; 0.943      ;
; -1.838 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.929     ; 0.943      ;
; -1.838 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.929     ; 0.943      ;
; -1.838 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.929     ; 0.943      ;
; -1.838 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.929     ; 0.943      ;
; -1.838 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.929     ; 0.943      ;
; -1.838 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.929     ; 0.943      ;
; -1.838 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.929     ; 0.943      ;
; -1.838 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.929     ; 0.943      ;
; -1.834 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.936     ; 0.932      ;
; -1.834 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.936     ; 0.932      ;
; -1.834 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.936     ; 0.932      ;
; -1.834 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.936     ; 0.932      ;
; -1.834 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.936     ; 0.932      ;
; -1.817 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.926     ; 0.925      ;
; -1.817 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.926     ; 0.925      ;
; -1.817 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.926     ; 0.925      ;
; -1.817 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.926     ; 0.925      ;
; -1.817 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.926     ; 0.925      ;
; -1.817 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.926     ; 0.925      ;
; -1.817 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.926     ; 0.925      ;
; -1.817 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.926     ; 0.925      ;
; -1.817 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.926     ; 0.925      ;
; -1.817 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.926     ; 0.925      ;
; -1.817 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.926     ; 0.925      ;
; -1.748 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.941     ; 0.841      ;
; -1.748 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.941     ; 0.841      ;
; -1.748 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.941     ; 0.841      ;
; -1.748 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.941     ; 0.841      ;
; -1.748 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.941     ; 0.841      ;
; -1.748 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.941     ; 0.841      ;
; -1.748 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.941     ; 0.841      ;
; -1.748 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.941     ; 0.841      ;
; -1.748 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.941     ; 0.841      ;
; -1.748 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.941     ; 0.841      ;
; -1.748 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.941     ; 0.841      ;
; -1.748 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.941     ; 0.841      ;
; -1.739 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.938     ; 0.835      ;
; -1.739 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.938     ; 0.835      ;
; -1.739 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[17]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.938     ; 0.835      ;
; -1.739 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[16]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.938     ; 0.835      ;
; -1.739 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[15]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.938     ; 0.835      ;
; -1.739 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[18]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.938     ; 0.835      ;
; -1.739 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[14]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.938     ; 0.835      ;
; -1.739 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[13]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.938     ; 0.835      ;
; -1.739 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[12]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.938     ; 0.835      ;
; -1.739 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[11]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.938     ; 0.835      ;
; -1.739 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[10]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.938     ; 0.835      ;
; -1.732 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.928     ; 0.838      ;
; -1.732 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.928     ; 0.838      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[2]'                                                                                               ;
+--------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                   ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; -1.887 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|oBlue[9]   ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -0.955     ; 0.966      ;
; -1.748 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[2]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -0.941     ; 0.841      ;
; -1.748 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[2] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -0.941     ; 0.841      ;
; -1.739 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[0] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -0.938     ; 0.835      ;
; -1.739 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[1]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -0.938     ; 0.835      ;
; -1.739 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[1] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -0.938     ; 0.835      ;
; -1.739 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|oRed[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -0.938     ; 0.835      ;
; -1.732 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[0]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -0.928     ; 0.838      ;
+--------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                 ;
+--------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                     ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+
; -1.861 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[1]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.909     ; 0.989      ;
; -1.861 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[0]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.909     ; 0.989      ;
; -1.861 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[2]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.909     ; 0.989      ;
; -1.848 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|oAUD_BCK       ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.907     ; 0.978      ;
; -1.826 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.934     ; 0.929      ;
; -1.826 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.934     ; 0.929      ;
; -1.826 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.934     ; 0.929      ;
; -1.826 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.934     ; 0.929      ;
; -1.826 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.934     ; 0.929      ;
; -1.826 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.934     ; 0.929      ;
; -1.826 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.934     ; 0.929      ;
; -1.826 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.934     ; 0.929      ;
; -1.826 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.934     ; 0.929      ;
; -1.826 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X        ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.934     ; 0.929      ;
+--------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUDIO_DAC:u4|oAUD_BCK'                                                                                             ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.327 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[0] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; 0.500        ; 0.773      ; 0.978      ;
; 0.327 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[1] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; 0.500        ; 0.773      ; 0.978      ;
; 0.327 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[2] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; 0.500        ; 0.773      ; 0.978      ;
; 0.327 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[3] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; 0.500        ; 0.773      ; 0.978      ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUDIO_DAC:u4|LRCK_1X'                                                                                             ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+
; 0.389 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[0] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 0.594      ; 0.737      ;
; 0.389 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[1] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 0.594      ; 0.737      ;
; 0.389 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[2] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 0.594      ; 0.737      ;
; 0.389 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[4] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 0.594      ; 0.737      ;
; 0.389 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[5] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 0.594      ; 0.737      ;
; 0.389 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[3] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 0.594      ; 0.737      ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUDIO_DAC:u4|LRCK_1X'                                                                                              ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+
; 0.491 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[0] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 0.594      ; 0.737      ;
; 0.491 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[1] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 0.594      ; 0.737      ;
; 0.491 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[2] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 0.594      ; 0.737      ;
; 0.491 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[4] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 0.594      ; 0.737      ;
; 0.491 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[5] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 0.594      ; 0.737      ;
; 0.491 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[3] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 0.594      ; 0.737      ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUDIO_DAC:u4|oAUD_BCK'                                                                                              ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.553 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[0] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; -0.500       ; 0.773      ; 0.978      ;
; 0.553 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[1] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; -0.500       ; 0.773      ; 0.978      ;
; 0.553 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[2] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; -0.500       ; 0.773      ; 0.978      ;
; 0.553 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[3] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; -0.500       ; 0.773      ; 0.978      ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 1.614 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.928     ; 0.838      ;
; 1.614 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.928     ; 0.838      ;
; 1.621 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.938     ; 0.835      ;
; 1.621 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.938     ; 0.835      ;
; 1.621 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[17]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.938     ; 0.835      ;
; 1.621 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[16]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.938     ; 0.835      ;
; 1.621 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[15]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.938     ; 0.835      ;
; 1.621 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[18]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.938     ; 0.835      ;
; 1.621 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[14]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.938     ; 0.835      ;
; 1.621 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[13]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.938     ; 0.835      ;
; 1.621 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[12]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.938     ; 0.835      ;
; 1.621 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[11]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.938     ; 0.835      ;
; 1.621 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[10]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.938     ; 0.835      ;
; 1.630 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.941     ; 0.841      ;
; 1.630 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.941     ; 0.841      ;
; 1.630 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.941     ; 0.841      ;
; 1.630 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.941     ; 0.841      ;
; 1.630 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.941     ; 0.841      ;
; 1.630 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.941     ; 0.841      ;
; 1.630 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.941     ; 0.841      ;
; 1.630 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.941     ; 0.841      ;
; 1.630 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.941     ; 0.841      ;
; 1.630 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.941     ; 0.841      ;
; 1.630 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.941     ; 0.841      ;
; 1.630 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.941     ; 0.841      ;
; 1.699 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.926     ; 0.925      ;
; 1.699 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.926     ; 0.925      ;
; 1.699 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.926     ; 0.925      ;
; 1.699 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.926     ; 0.925      ;
; 1.699 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.926     ; 0.925      ;
; 1.699 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.926     ; 0.925      ;
; 1.699 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.926     ; 0.925      ;
; 1.699 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.926     ; 0.925      ;
; 1.699 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.926     ; 0.925      ;
; 1.699 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.926     ; 0.925      ;
; 1.699 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.926     ; 0.925      ;
; 1.716 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.936     ; 0.932      ;
; 1.716 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.936     ; 0.932      ;
; 1.716 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.936     ; 0.932      ;
; 1.716 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.936     ; 0.932      ;
; 1.716 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.936     ; 0.932      ;
; 1.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.929     ; 0.943      ;
; 1.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.929     ; 0.943      ;
; 1.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.929     ; 0.943      ;
; 1.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.929     ; 0.943      ;
; 1.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.929     ; 0.943      ;
; 1.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.929     ; 0.943      ;
; 1.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.929     ; 0.943      ;
; 1.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.929     ; 0.943      ;
; 1.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.929     ; 0.943      ;
; 1.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.929     ; 0.943      ;
; 1.752 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.953     ; 0.951      ;
; 1.752 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.953     ; 0.951      ;
; 1.752 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.953     ; 0.951      ;
; 1.752 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.953     ; 0.951      ;
; 1.752 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.953     ; 0.951      ;
; 1.752 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.953     ; 0.951      ;
; 1.752 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.953     ; 0.951      ;
; 1.752 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.953     ; 0.951      ;
; 1.752 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.953     ; 0.951      ;
; 1.752 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.953     ; 0.951      ;
; 1.752 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.953     ; 0.951      ;
; 1.769 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.955     ; 0.966      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[2]'                                                                                               ;
+-------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                   ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; 1.614 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[0]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.928     ; 0.838      ;
; 1.621 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[0] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.938     ; 0.835      ;
; 1.621 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[1]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.938     ; 0.835      ;
; 1.621 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[1] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.938     ; 0.835      ;
; 1.621 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|oRed[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.938     ; 0.835      ;
; 1.630 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[2]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.941     ; 0.841      ;
; 1.630 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[2] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.941     ; 0.841      ;
; 1.769 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|oBlue[9]   ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.955     ; 0.966      ;
+-------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                 ;
+-------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                     ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+
; 1.711 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.934     ; 0.929      ;
; 1.711 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.934     ; 0.929      ;
; 1.711 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.934     ; 0.929      ;
; 1.711 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.934     ; 0.929      ;
; 1.711 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.934     ; 0.929      ;
; 1.711 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.934     ; 0.929      ;
; 1.711 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.934     ; 0.929      ;
; 1.711 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.934     ; 0.929      ;
; 1.711 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.934     ; 0.929      ;
; 1.711 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X        ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.934     ; 0.929      ;
; 1.733 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|oAUD_BCK       ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.907     ; 0.978      ;
; 1.746 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[1]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.909     ; 0.989      ;
; 1.746 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[0]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.909     ; 0.989      ;
; 1.746 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[2]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.909     ; 0.989      ;
+-------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; audio_o                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; audio_o                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[7]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[7]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[8]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[8]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[9]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[9]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; cnt_beat[0]                       ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_28'                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_28 ; Rise       ; iCLK_28                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.IDEL         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.IDEL         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3_DEV       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3_DEV       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3_PRG       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3_PRG       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4_PRG       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4_PRG       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P5           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P5           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P6_CHP_ERA   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P6_CHP_ERA   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.READ         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.READ         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mACT            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mACT            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mCLK            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mCLK            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mStart          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mStart          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[8]       ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|PROGRAM_TR_r  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|PROGRAM_TR_r  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|PROGRAM_TR_r|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|PROGRAM_TR_r|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[0]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[0]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[1]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[1]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[2]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[2]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[3]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[3]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[0]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[0]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[10]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[10]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[11]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[11]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[12]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[12]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[13]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[13]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[14]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[14]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[15]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[15]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[16]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[16]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[17]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[17]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[18]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[18]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[19]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[19]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[1]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[1]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[20]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[20]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[21]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[21]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[2]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[2]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[3]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[3]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[4]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[4]|clk                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[0]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[0]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[10]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[10]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[11]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[11]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[12]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[12]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[13]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[13]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[14]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[14]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[15]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[15]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[16]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[16]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[17]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[17]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[18]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[18]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[19]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[19]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[1]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[1]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[20]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[20]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[21]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[21]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[2]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[2]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[3]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[3]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[4]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[4]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[5]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[5]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[6]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[6]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[7]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[7]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[8]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[8]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[9]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[9]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]|regout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]|regout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]~clkctrl|inclk[0]                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]~clkctrl|inclk[0]                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]~clkctrl|outclk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]~clkctrl|outclk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|end_read|clk                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|end_read|clk                                                             ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'                                                                                                            ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+-------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|FAIL|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|FAIL|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|PROG|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|PROG|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|READ|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|READ|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[0]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[0]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[1]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[1]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[2]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[2]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[3]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[3]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]~clkctrl|outclk                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u4|LRCK_1X'                                                                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[5]|clk          ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u4|oAUD_BCK'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[2]'                                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0                      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0                      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg0   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg0   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg1   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg1   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg10  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg10  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg11  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg11  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg2   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg2   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg3   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg3   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg4   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg4   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg5   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg5   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg6   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg6   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg7   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg7   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg8   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg8   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg9   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg9   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a1                      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a1                      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg9  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg9  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg9  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg9  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg6  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iTD1_CLK27'                                                                           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; iTD1_CLK27|combout               ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; iTD1_CLK27|combout               ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; iTD1_CLK27 ; Rise       ; iTD1_CLK27                       ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[0]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[0]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[1]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[1]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[2]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[2]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[3]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[3]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[4]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[4]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[5]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[5]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[6]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[6]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[7]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[7]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[8]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[8]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[9]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[9]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[0]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[0]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[1]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[1]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[2]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[2]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[3]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[3]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[4]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[4]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[5]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[5]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[6]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[6]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[7]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[7]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[8]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[8]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[9]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[9]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[0]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[0]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[1]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[1]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[2]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[2]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[3]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[3]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[4]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[4]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[5]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[5]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[6]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[6]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[7]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[7]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[8]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[8]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[9]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[9]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[7]      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[0]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[1]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[2]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X                       ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[0]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[1]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[2]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[3]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[4]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[5]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[6]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[7]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[8]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|oAUD_BCK                      ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[0]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[1]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[2]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X                       ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[0]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[1]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[2]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[3]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[4]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[5]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[6]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[7]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[8]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|oAUD_BCK                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                                                                ;
+-------------+--------------------------------------------------------------------------------------+---------+---------+------------+--------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                           ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                                                      ;
+-------------+--------------------------------------------------------------------------------------+---------+---------+------------+--------------------------------------------------------------------------------------+
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; 2.204   ; 2.204   ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ;
; iFLASH_RY_N ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 2.223   ; 2.223   ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ;
; iFLASH_RY_N ; iCLK_28                                                                              ; 2.853   ; 2.853   ; Rise       ; iCLK_28                                                                              ;
; beat_i[*]   ; iCLK_50                                                                              ; 3.591   ; 3.591   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[0]  ; iCLK_50                                                                              ; 3.591   ; 3.591   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[1]  ; iCLK_50                                                                              ; 3.407   ; 3.407   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[2]  ; iCLK_50                                                                              ; 3.120   ; 3.120   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[3]  ; iCLK_50                                                                              ; 3.196   ; 3.196   ; Rise       ; iCLK_50                                                                              ;
; dec_i[*]    ; iCLK_50                                                                              ; 174.378 ; 174.378 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[0]   ; iCLK_50                                                                              ; 152.206 ; 152.206 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[1]   ; iCLK_50                                                                              ; 174.378 ; 174.378 ; Rise       ; iCLK_50                                                                              ;
; inc_i[*]    ; iCLK_50                                                                              ; 174.157 ; 174.157 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[0]   ; iCLK_50                                                                              ; 154.235 ; 154.235 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[1]   ; iCLK_50                                                                              ; 174.157 ; 174.157 ; Rise       ; iCLK_50                                                                              ;
+-------------+--------------------------------------------------------------------------------------+---------+---------+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                                                               ;
+-------------+--------------------------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                      ;
+-------------+--------------------------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------------------------+
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; -1.786 ; -1.786 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ;
; iFLASH_RY_N ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; -2.103 ; -2.103 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ;
; iFLASH_RY_N ; iCLK_28                                                                              ; -1.866 ; -1.866 ; Rise       ; iCLK_28                                                                              ;
; beat_i[*]   ; iCLK_50                                                                              ; -3.000 ; -3.000 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[0]  ; iCLK_50                                                                              ; -3.471 ; -3.471 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[1]  ; iCLK_50                                                                              ; -3.287 ; -3.287 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[2]  ; iCLK_50                                                                              ; -3.000 ; -3.000 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[3]  ; iCLK_50                                                                              ; -3.076 ; -3.076 ; Rise       ; iCLK_50                                                                              ;
; dec_i[*]    ; iCLK_50                                                                              ; -2.832 ; -2.832 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[0]   ; iCLK_50                                                                              ; -2.918 ; -2.918 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[1]   ; iCLK_50                                                                              ; -2.832 ; -2.832 ; Rise       ; iCLK_50                                                                              ;
; inc_i[*]    ; iCLK_50                                                                              ; -2.756 ; -2.756 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[0]   ; iCLK_50                                                                              ; -2.756 ; -2.756 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[1]   ; iCLK_50                                                                              ; -3.047 ; -3.047 ; Rise       ; iCLK_50                                                                              ;
+-------------+--------------------------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 2.463  ;        ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 2.758  ;        ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;        ; 2.463  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;        ; 2.758  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|LRCK_1X           ; 7.299  ; 7.299  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ; 2.252  ;        ; Rise       ; AUDIO_DAC:u4|oAUD_BCK          ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ;        ; 2.252  ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|oAUD_BCK          ; 7.351  ; 7.351  ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.960  ; 4.960  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 6.132  ; 6.132  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.598  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; FLASH_DQ[*]    ; iCLK_28                        ; 5.132  ; 5.132  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[0]   ; iCLK_28                        ; 4.757  ; 4.757  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[1]   ; iCLK_28                        ; 4.685  ; 4.685  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[2]   ; iCLK_28                        ; 4.878  ; 4.878  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[3]   ; iCLK_28                        ; 4.892  ; 4.892  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[4]   ; iCLK_28                        ; 4.753  ; 4.753  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[5]   ; iCLK_28                        ; 4.797  ; 4.797  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[6]   ; iCLK_28                        ; 4.936  ; 4.936  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[7]   ; iCLK_28                        ; 5.132  ; 5.132  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[8]   ; iCLK_28                        ; 4.606  ; 4.606  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[9]   ; iCLK_28                        ; 4.777  ; 4.777  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[10]  ; iCLK_28                        ; 4.777  ; 4.777  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[11]  ; iCLK_28                        ; 4.601  ; 4.601  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[12]  ; iCLK_28                        ; 4.782  ; 4.782  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[13]  ; iCLK_28                        ; 4.910  ; 4.910  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[14]  ; iCLK_28                        ; 4.945  ; 4.945  ; Rise       ; iCLK_28                        ;
; FLASH_DQ15_AM1 ; iCLK_28                        ; 4.484  ; 4.484  ; Rise       ; iCLK_28                        ;
; oFLASH_A[*]    ; iCLK_28                        ; 5.211  ; 5.211  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[0]   ; iCLK_28                        ; 5.109  ; 5.109  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[1]   ; iCLK_28                        ; 4.792  ; 4.792  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[2]   ; iCLK_28                        ; 5.173  ; 5.173  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[3]   ; iCLK_28                        ; 4.823  ; 4.823  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[4]   ; iCLK_28                        ; 4.832  ; 4.832  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[5]   ; iCLK_28                        ; 4.925  ; 4.925  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[6]   ; iCLK_28                        ; 5.057  ; 5.057  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[7]   ; iCLK_28                        ; 4.934  ; 4.934  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[8]   ; iCLK_28                        ; 5.211  ; 5.211  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[9]   ; iCLK_28                        ; 5.049  ; 5.049  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[10]  ; iCLK_28                        ; 4.975  ; 4.975  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[11]  ; iCLK_28                        ; 4.740  ; 4.740  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[12]  ; iCLK_28                        ; 4.468  ; 4.468  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[13]  ; iCLK_28                        ; 4.533  ; 4.533  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[14]  ; iCLK_28                        ; 4.571  ; 4.571  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[15]  ; iCLK_28                        ; 4.438  ; 4.438  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[16]  ; iCLK_28                        ; 4.315  ; 4.315  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[17]  ; iCLK_28                        ; 4.681  ; 4.681  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[18]  ; iCLK_28                        ; 4.654  ; 4.654  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[19]  ; iCLK_28                        ; 4.947  ; 4.947  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[20]  ; iCLK_28                        ; 4.527  ; 4.527  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[21]  ; iCLK_28                        ; 4.524  ; 4.524  ; Rise       ; iCLK_28                        ;
; oFLASH_CE_N    ; iCLK_28                        ; 4.461  ; 4.461  ; Rise       ; iCLK_28                        ;
; oFLASH_OE_N    ; iCLK_28                        ; 4.088  ; 4.088  ; Rise       ; iCLK_28                        ;
; oFLASH_WE_N    ; iCLK_28                        ; 4.494  ; 4.494  ; Rise       ; iCLK_28                        ;
; bpm_ss1_o[*]   ; iCLK_50                        ; 12.418 ; 12.418 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[0]  ; iCLK_50                        ; 12.326 ; 12.326 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[1]  ; iCLK_50                        ; 12.418 ; 12.418 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[2]  ; iCLK_50                        ; 12.071 ; 12.071 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[3]  ; iCLK_50                        ; 12.254 ; 12.254 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[4]  ; iCLK_50                        ; 12.221 ; 12.221 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[5]  ; iCLK_50                        ; 12.105 ; 12.105 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[6]  ; iCLK_50                        ; 12.024 ; 12.024 ; Rise       ; iCLK_50                        ;
; bpm_ss2_o[*]   ; iCLK_50                        ; 12.645 ; 12.645 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[0]  ; iCLK_50                        ; 12.544 ; 12.544 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[1]  ; iCLK_50                        ; 12.313 ; 12.313 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[2]  ; iCLK_50                        ; 12.437 ; 12.437 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[3]  ; iCLK_50                        ; 12.320 ; 12.320 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[4]  ; iCLK_50                        ; 12.420 ; 12.420 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[5]  ; iCLK_50                        ; 12.645 ; 12.645 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[6]  ; iCLK_50                        ; 12.513 ; 12.513 ; Rise       ; iCLK_50                        ;
; bpm_ss3_o[*]   ; iCLK_50                        ; 10.999 ; 10.999 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[0]  ; iCLK_50                        ; 10.999 ; 10.999 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[1]  ; iCLK_50                        ; 10.839 ; 10.839 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[2]  ; iCLK_50                        ; 10.548 ; 10.548 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[3]  ; iCLK_50                        ; 10.654 ; 10.654 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[4]  ; iCLK_50                        ; 10.352 ; 10.352 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[5]  ; iCLK_50                        ; 10.329 ; 10.329 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[6]  ; iCLK_50                        ; 10.651 ; 10.651 ; Rise       ; iCLK_50                        ;
; oAUD_DACDAT    ; iCLK_50                        ; 5.182  ; 5.182  ; Rise       ; iCLK_50                        ;
; oVGA_B[*]      ; iTD1_CLK27                     ; 3.425  ; 3.425  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[0]     ; iTD1_CLK27                     ; 2.809  ; 2.809  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[1]     ; iTD1_CLK27                     ; 2.809  ; 2.809  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[2]     ; iTD1_CLK27                     ; 2.830  ; 2.830  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[3]     ; iTD1_CLK27                     ; 2.829  ; 2.829  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[4]     ; iTD1_CLK27                     ; 2.821  ; 2.821  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[5]     ; iTD1_CLK27                     ; 2.833  ; 2.833  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[6]     ; iTD1_CLK27                     ; 2.841  ; 2.841  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[7]     ; iTD1_CLK27                     ; 2.844  ; 2.844  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[8]     ; iTD1_CLK27                     ; 2.832  ; 2.832  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[9]     ; iTD1_CLK27                     ; 3.425  ; 3.425  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_BLANK_N   ; iTD1_CLK27                     ; 3.888  ; 3.888  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ; 2.292  ;        ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_G[*]      ; iTD1_CLK27                     ; 2.933  ; 2.933  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[0]     ; iTD1_CLK27                     ; 2.932  ; 2.932  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[1]     ; iTD1_CLK27                     ; 2.818  ; 2.818  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[2]     ; iTD1_CLK27                     ; 2.828  ; 2.828  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[3]     ; iTD1_CLK27                     ; 2.809  ; 2.809  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[4]     ; iTD1_CLK27                     ; 2.828  ; 2.828  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[5]     ; iTD1_CLK27                     ; 2.828  ; 2.828  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[6]     ; iTD1_CLK27                     ; 2.827  ; 2.827  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[7]     ; iTD1_CLK27                     ; 2.828  ; 2.828  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[8]     ; iTD1_CLK27                     ; 2.839  ; 2.839  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[9]     ; iTD1_CLK27                     ; 2.933  ; 2.933  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_HS        ; iTD1_CLK27                     ; 3.456  ; 3.456  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_R[*]      ; iTD1_CLK27                     ; 3.118  ; 3.118  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[0]     ; iTD1_CLK27                     ; 2.832  ; 2.832  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[1]     ; iTD1_CLK27                     ; 3.026  ; 3.026  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[2]     ; iTD1_CLK27                     ; 2.908  ; 2.908  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[3]     ; iTD1_CLK27                     ; 2.816  ; 2.816  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[4]     ; iTD1_CLK27                     ; 3.019  ; 3.019  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[5]     ; iTD1_CLK27                     ; 3.118  ; 3.118  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[6]     ; iTD1_CLK27                     ; 2.792  ; 2.792  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[7]     ; iTD1_CLK27                     ; 2.829  ; 2.829  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[8]     ; iTD1_CLK27                     ; 2.830  ; 2.830  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[9]     ; iTD1_CLK27                     ; 2.888  ; 2.888  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_VS        ; iTD1_CLK27                     ; 3.587  ; 3.587  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ;        ; 2.292  ; Fall       ; p1|altpll_component|pll|clk[0] ;
; oAUD_XCK       ; iTD1_CLK27                     ; 2.286  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; oAUD_XCK       ; iTD1_CLK27                     ;        ; 2.286  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 2.463 ;       ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 2.758 ;       ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;       ; 2.463 ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;       ; 2.758 ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|LRCK_1X           ; 5.244 ; 5.244 ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ; 2.252 ;       ; Rise       ; AUDIO_DAC:u4|oAUD_BCK          ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ;       ; 2.252 ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|oAUD_BCK          ; 6.225 ; 6.225 ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.960 ; 4.960 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.417 ; 3.598 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.598 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; FLASH_DQ[*]    ; iCLK_28                        ; 4.217 ; 4.217 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[0]   ; iCLK_28                        ; 4.568 ; 4.568 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[1]   ; iCLK_28                        ; 4.217 ; 4.217 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[2]   ; iCLK_28                        ; 4.689 ; 4.689 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[3]   ; iCLK_28                        ; 4.424 ; 4.424 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[4]   ; iCLK_28                        ; 4.499 ; 4.499 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[5]   ; iCLK_28                        ; 4.584 ; 4.584 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[6]   ; iCLK_28                        ; 4.809 ; 4.809 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[7]   ; iCLK_28                        ; 4.660 ; 4.660 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[8]   ; iCLK_28                        ; 4.369 ; 4.369 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[9]   ; iCLK_28                        ; 4.540 ; 4.540 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[10]  ; iCLK_28                        ; 4.540 ; 4.540 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[11]  ; iCLK_28                        ; 4.364 ; 4.364 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[12]  ; iCLK_28                        ; 4.545 ; 4.545 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[13]  ; iCLK_28                        ; 4.673 ; 4.673 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[14]  ; iCLK_28                        ; 4.708 ; 4.708 ; Rise       ; iCLK_28                        ;
; FLASH_DQ15_AM1 ; iCLK_28                        ; 4.247 ; 4.247 ; Rise       ; iCLK_28                        ;
; oFLASH_A[*]    ; iCLK_28                        ; 4.090 ; 4.090 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[0]   ; iCLK_28                        ; 4.557 ; 4.557 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[1]   ; iCLK_28                        ; 4.274 ; 4.274 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[2]   ; iCLK_28                        ; 4.626 ; 4.626 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[3]   ; iCLK_28                        ; 4.262 ; 4.262 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[4]   ; iCLK_28                        ; 4.159 ; 4.159 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[5]   ; iCLK_28                        ; 4.360 ; 4.360 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[6]   ; iCLK_28                        ; 4.443 ; 4.443 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[7]   ; iCLK_28                        ; 4.387 ; 4.387 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[8]   ; iCLK_28                        ; 4.642 ; 4.642 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[9]   ; iCLK_28                        ; 4.531 ; 4.531 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[10]  ; iCLK_28                        ; 4.188 ; 4.188 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[11]  ; iCLK_28                        ; 4.090 ; 4.090 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[12]  ; iCLK_28                        ; 4.227 ; 4.227 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[13]  ; iCLK_28                        ; 4.298 ; 4.298 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[14]  ; iCLK_28                        ; 4.313 ; 4.313 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[15]  ; iCLK_28                        ; 4.234 ; 4.234 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[16]  ; iCLK_28                        ; 4.136 ; 4.136 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[17]  ; iCLK_28                        ; 4.095 ; 4.095 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[18]  ; iCLK_28                        ; 4.396 ; 4.396 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[19]  ; iCLK_28                        ; 4.367 ; 4.367 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[20]  ; iCLK_28                        ; 4.224 ; 4.224 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[21]  ; iCLK_28                        ; 4.253 ; 4.253 ; Rise       ; iCLK_28                        ;
; oFLASH_CE_N    ; iCLK_28                        ; 4.139 ; 4.139 ; Rise       ; iCLK_28                        ;
; oFLASH_OE_N    ; iCLK_28                        ; 4.088 ; 4.088 ; Rise       ; iCLK_28                        ;
; oFLASH_WE_N    ; iCLK_28                        ; 4.192 ; 4.192 ; Rise       ; iCLK_28                        ;
; bpm_ss1_o[*]   ; iCLK_50                        ; 5.016 ; 5.016 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[0]  ; iCLK_50                        ; 5.300 ; 5.300 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[1]  ; iCLK_50                        ; 5.699 ; 5.699 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[2]  ; iCLK_50                        ; 5.016 ; 5.016 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[3]  ; iCLK_50                        ; 5.232 ; 5.232 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[4]  ; iCLK_50                        ; 5.199 ; 5.199 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[5]  ; iCLK_50                        ; 5.085 ; 5.085 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[6]  ; iCLK_50                        ; 5.359 ; 5.359 ; Rise       ; iCLK_50                        ;
; bpm_ss2_o[*]   ; iCLK_50                        ; 6.114 ; 6.114 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[0]  ; iCLK_50                        ; 6.347 ; 6.347 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[1]  ; iCLK_50                        ; 6.114 ; 6.114 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[2]  ; iCLK_50                        ; 6.239 ; 6.239 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[3]  ; iCLK_50                        ; 6.124 ; 6.124 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[4]  ; iCLK_50                        ; 6.224 ; 6.224 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[5]  ; iCLK_50                        ; 6.448 ; 6.448 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[6]  ; iCLK_50                        ; 6.317 ; 6.317 ; Rise       ; iCLK_50                        ;
; bpm_ss3_o[*]   ; iCLK_50                        ; 6.178 ; 6.178 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[0]  ; iCLK_50                        ; 6.523 ; 6.523 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[1]  ; iCLK_50                        ; 6.283 ; 6.283 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[2]  ; iCLK_50                        ; 6.422 ; 6.422 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[3]  ; iCLK_50                        ; 6.442 ; 6.442 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[4]  ; iCLK_50                        ; 6.178 ; 6.178 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[5]  ; iCLK_50                        ; 6.224 ; 6.224 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[6]  ; iCLK_50                        ; 6.540 ; 6.540 ; Rise       ; iCLK_50                        ;
; oAUD_DACDAT    ; iCLK_50                        ; 5.182 ; 5.182 ; Rise       ; iCLK_50                        ;
; oVGA_B[*]      ; iTD1_CLK27                     ; 2.809 ; 2.809 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[0]     ; iTD1_CLK27                     ; 2.809 ; 2.809 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[1]     ; iTD1_CLK27                     ; 2.809 ; 2.809 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[2]     ; iTD1_CLK27                     ; 2.830 ; 2.830 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[3]     ; iTD1_CLK27                     ; 2.829 ; 2.829 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[4]     ; iTD1_CLK27                     ; 2.821 ; 2.821 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[5]     ; iTD1_CLK27                     ; 2.833 ; 2.833 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[6]     ; iTD1_CLK27                     ; 2.841 ; 2.841 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[7]     ; iTD1_CLK27                     ; 2.844 ; 2.844 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[8]     ; iTD1_CLK27                     ; 2.832 ; 2.832 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[9]     ; iTD1_CLK27                     ; 3.425 ; 3.425 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_BLANK_N   ; iTD1_CLK27                     ; 3.875 ; 3.875 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ; 2.292 ;       ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_G[*]      ; iTD1_CLK27                     ; 2.809 ; 2.809 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[0]     ; iTD1_CLK27                     ; 2.932 ; 2.932 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[1]     ; iTD1_CLK27                     ; 2.818 ; 2.818 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[2]     ; iTD1_CLK27                     ; 2.828 ; 2.828 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[3]     ; iTD1_CLK27                     ; 2.809 ; 2.809 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[4]     ; iTD1_CLK27                     ; 2.828 ; 2.828 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[5]     ; iTD1_CLK27                     ; 2.828 ; 2.828 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[6]     ; iTD1_CLK27                     ; 2.827 ; 2.827 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[7]     ; iTD1_CLK27                     ; 2.828 ; 2.828 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[8]     ; iTD1_CLK27                     ; 2.839 ; 2.839 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[9]     ; iTD1_CLK27                     ; 2.933 ; 2.933 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_HS        ; iTD1_CLK27                     ; 3.456 ; 3.456 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_R[*]      ; iTD1_CLK27                     ; 2.792 ; 2.792 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[0]     ; iTD1_CLK27                     ; 2.832 ; 2.832 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[1]     ; iTD1_CLK27                     ; 3.026 ; 3.026 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[2]     ; iTD1_CLK27                     ; 2.908 ; 2.908 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[3]     ; iTD1_CLK27                     ; 2.816 ; 2.816 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[4]     ; iTD1_CLK27                     ; 3.019 ; 3.019 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[5]     ; iTD1_CLK27                     ; 3.118 ; 3.118 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[6]     ; iTD1_CLK27                     ; 2.792 ; 2.792 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[7]     ; iTD1_CLK27                     ; 2.829 ; 2.829 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[8]     ; iTD1_CLK27                     ; 2.830 ; 2.830 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[9]     ; iTD1_CLK27                     ; 2.888 ; 2.888 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_VS        ; iTD1_CLK27                     ; 3.587 ; 3.587 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ;       ; 2.292 ; Fall       ; p1|altpll_component|pll|clk[0] ;
; oAUD_XCK       ; iTD1_CLK27                     ; 2.286 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; oAUD_XCK       ; iTD1_CLK27                     ;       ; 2.286 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; beat_i[0]  ; beat_o[0]    ; 6.059 ;    ;    ; 6.059 ;
; beat_i[1]  ; beat_o[1]    ; 5.983 ;    ;    ; 5.983 ;
; beat_i[2]  ; beat_o[2]    ; 5.993 ;    ;    ; 5.993 ;
; beat_i[3]  ; beat_o[3]    ; 5.957 ;    ;    ; 5.957 ;
; iSW[17]    ; oAUD_DACDAT  ; 6.253 ;    ;    ; 6.253 ;
; iSW[17]    ; switch_led_o ; 5.899 ;    ;    ; 5.899 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; beat_i[0]  ; beat_o[0]    ; 6.059 ;    ;    ; 6.059 ;
; beat_i[1]  ; beat_o[1]    ; 5.983 ;    ;    ; 5.983 ;
; beat_i[2]  ; beat_o[2]    ; 5.993 ;    ;    ; 5.993 ;
; beat_i[3]  ; beat_o[3]    ; 5.957 ;    ;    ; 5.957 ;
; iSW[17]    ; oAUD_DACDAT  ; 6.253 ;    ;    ; 6.253 ;
; iSW[17]    ; switch_led_o ; 5.899 ;    ;    ; 5.899 ;
+------------+--------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FLASH_DQ[*]  ; iCLK_28    ; 4.382 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[0] ; iCLK_28    ; 4.545 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[1] ; iCLK_28    ; 4.382 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[2] ; iCLK_28    ; 4.724 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[3] ; iCLK_28    ; 4.724 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[4] ; iCLK_28    ; 4.711 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[5] ; iCLK_28    ; 4.849 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[6] ; iCLK_28    ; 4.892 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[7] ; iCLK_28    ; 4.872 ;      ; Rise       ; iCLK_28         ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FLASH_DQ[*]  ; iCLK_28    ; 4.145 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[0] ; iCLK_28    ; 4.308 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[1] ; iCLK_28    ; 4.145 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[2] ; iCLK_28    ; 4.487 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[3] ; iCLK_28    ; 4.487 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[4] ; iCLK_28    ; 4.474 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[5] ; iCLK_28    ; 4.612 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[6] ; iCLK_28    ; 4.655 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[7] ; iCLK_28    ; 4.635 ;      ; Rise       ; iCLK_28         ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FLASH_DQ[*]  ; iCLK_28    ; 4.382     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[0] ; iCLK_28    ; 4.545     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[1] ; iCLK_28    ; 4.382     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[2] ; iCLK_28    ; 4.724     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[3] ; iCLK_28    ; 4.724     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[4] ; iCLK_28    ; 4.711     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[5] ; iCLK_28    ; 4.849     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[6] ; iCLK_28    ; 4.892     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[7] ; iCLK_28    ; 4.872     ;           ; Rise       ; iCLK_28         ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FLASH_DQ[*]  ; iCLK_28    ; 4.145     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[0] ; iCLK_28    ; 4.308     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[1] ; iCLK_28    ; 4.145     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[2] ; iCLK_28    ; 4.487     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[3] ; iCLK_28    ; 4.487     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[4] ; iCLK_28    ; 4.474     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[5] ; iCLK_28    ; 4.612     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[6] ; iCLK_28    ; 4.655     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[7] ; iCLK_28    ; 4.635     ;           ; Rise       ; iCLK_28         ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                     ;
+---------------------------------------------------------------------------------------+------------+---------+----------+---------+---------------------+
; Clock                                                                                 ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------------------------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack                                                                      ; -384.385   ; -2.698  ; -3.385   ; 0.334   ; -1.380              ;
;  AUDIO_DAC:u4|LRCK_1X                                                                 ; -1.084     ; 0.248   ; 0.389    ; 0.334   ; -0.500              ;
;  AUDIO_DAC:u4|oAUD_BCK                                                                ; -0.088     ; 0.215   ; 0.262    ; 0.508   ; -0.500              ;
;  I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; -2.852     ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; -0.662     ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; -2.623     ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; -3.321     ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  iCLK_28                                                                              ; -4.374     ; -2.592  ; N/A      ; N/A     ; -1.380              ;
;  iCLK_50                                                                              ; -384.385   ; -2.698  ; N/A      ; N/A     ; -1.380              ;
;  iTD1_CLK27                                                                           ; N/A        ; N/A     ; N/A      ; N/A     ; 18.518              ;
;  p1|altpll_component|pll|clk[0]                                                       ; 8.836      ; 0.215   ; -3.385   ; 1.614   ; 18.841              ;
;  p1|altpll_component|pll|clk[1]                                                       ; 0.594      ; -1.087  ; -3.357   ; 1.711   ; 26.777              ;
;  p1|altpll_component|pll|clk[2]                                                       ; 22.948     ; 0.236   ; -3.385   ; 1.614   ; 17.714              ;
; Design-wide TNS                                                                       ; -16717.123 ; -37.777 ; -274.046 ; 0.0     ; -389.76             ;
;  AUDIO_DAC:u4|LRCK_1X                                                                 ; -6.504     ; 0.000   ; 0.000    ; 0.000   ; -6.000              ;
;  AUDIO_DAC:u4|oAUD_BCK                                                                ; -0.134     ; 0.000   ; 0.000    ; 0.000   ; -4.000              ;
;  I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; -91.901    ; 0.000   ; N/A      ; N/A     ; -56.000             ;
;  flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; -2.960     ; 0.000   ; N/A      ; N/A     ; -7.000              ;
;  flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; -56.767    ; 0.000   ; N/A      ; N/A     ; -23.000             ;
;  flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; -78.435    ; 0.000   ; N/A      ; N/A     ; -28.000             ;
;  iCLK_28                                                                              ; -212.867   ; -34.060 ; N/A      ; N/A     ; -85.380             ;
;  iCLK_50                                                                              ; -16267.555 ; -2.698  ; N/A      ; N/A     ; -180.380            ;
;  iTD1_CLK27                                                                           ; N/A        ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  p1|altpll_component|pll|clk[0]                                                       ; 0.000      ; 0.000   ; -202.886 ; 0.000   ; 0.000               ;
;  p1|altpll_component|pll|clk[1]                                                       ; 0.000      ; -2.145  ; -46.231  ; 0.000   ; 0.000               ;
;  p1|altpll_component|pll|clk[2]                                                       ; 0.000      ; 0.000   ; -24.929  ; 0.000   ; 0.000               ;
+---------------------------------------------------------------------------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                                                                ;
+-------------+--------------------------------------------------------------------------------------+---------+---------+------------+--------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                           ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                                                      ;
+-------------+--------------------------------------------------------------------------------------+---------+---------+------------+--------------------------------------------------------------------------------------+
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; 4.230   ; 4.230   ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ;
; iFLASH_RY_N ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 4.075   ; 4.075   ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ;
; iFLASH_RY_N ; iCLK_28                                                                              ; 5.502   ; 5.502   ; Rise       ; iCLK_28                                                                              ;
; beat_i[*]   ; iCLK_50                                                                              ; 7.154   ; 7.154   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[0]  ; iCLK_50                                                                              ; 7.154   ; 7.154   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[1]  ; iCLK_50                                                                              ; 6.749   ; 6.749   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[2]  ; iCLK_50                                                                              ; 6.095   ; 6.095   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[3]  ; iCLK_50                                                                              ; 6.270   ; 6.270   ; Rise       ; iCLK_50                                                                              ;
; dec_i[*]    ; iCLK_50                                                                              ; 387.829 ; 387.829 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[0]   ; iCLK_50                                                                              ; 340.147 ; 340.147 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[1]   ; iCLK_50                                                                              ; 387.829 ; 387.829 ; Rise       ; iCLK_50                                                                              ;
; inc_i[*]    ; iCLK_50                                                                              ; 387.337 ; 387.337 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[0]   ; iCLK_50                                                                              ; 344.796 ; 344.796 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[1]   ; iCLK_50                                                                              ; 387.337 ; 387.337 ; Rise       ; iCLK_50                                                                              ;
+-------------+--------------------------------------------------------------------------------------+---------+---------+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                                                               ;
+-------------+--------------------------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                      ;
+-------------+--------------------------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------------------------+
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; -1.786 ; -1.786 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ;
; iFLASH_RY_N ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; -2.103 ; -2.103 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ;
; iFLASH_RY_N ; iCLK_28                                                                              ; -1.866 ; -1.866 ; Rise       ; iCLK_28                                                                              ;
; beat_i[*]   ; iCLK_50                                                                              ; -3.000 ; -3.000 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[0]  ; iCLK_50                                                                              ; -3.471 ; -3.471 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[1]  ; iCLK_50                                                                              ; -3.287 ; -3.287 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[2]  ; iCLK_50                                                                              ; -3.000 ; -3.000 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[3]  ; iCLK_50                                                                              ; -3.076 ; -3.076 ; Rise       ; iCLK_50                                                                              ;
; dec_i[*]    ; iCLK_50                                                                              ; -2.832 ; -2.832 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[0]   ; iCLK_50                                                                              ; -2.918 ; -2.918 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[1]   ; iCLK_50                                                                              ; -2.832 ; -2.832 ; Rise       ; iCLK_50                                                                              ;
; inc_i[*]    ; iCLK_50                                                                              ; -2.756 ; -2.756 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[0]   ; iCLK_50                                                                              ; -2.756 ; -2.756 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[1]   ; iCLK_50                                                                              ; -3.047 ; -3.047 ; Rise       ; iCLK_50                                                                              ;
+-------------+--------------------------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 4.719  ;        ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 5.357  ;        ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;        ; 4.719  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;        ; 5.357  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|LRCK_1X           ; 14.538 ; 14.538 ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ; 4.295  ;        ; Rise       ; AUDIO_DAC:u4|oAUD_BCK          ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ;        ; 4.295  ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|oAUD_BCK          ; 14.643 ; 14.643 ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 8.999  ; 8.999  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 11.808 ; 11.808 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 7.189  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; FLASH_DQ[*]    ; iCLK_28                        ; 9.642  ; 9.642  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[0]   ; iCLK_28                        ; 8.765  ; 8.765  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[1]   ; iCLK_28                        ; 8.734  ; 8.734  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[2]   ; iCLK_28                        ; 9.031  ; 9.031  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[3]   ; iCLK_28                        ; 9.116  ; 9.116  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[4]   ; iCLK_28                        ; 8.789  ; 8.789  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[5]   ; iCLK_28                        ; 8.833  ; 8.833  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[6]   ; iCLK_28                        ; 9.115  ; 9.115  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[7]   ; iCLK_28                        ; 9.642  ; 9.642  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[8]   ; iCLK_28                        ; 8.489  ; 8.489  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[9]   ; iCLK_28                        ; 8.859  ; 8.859  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[10]  ; iCLK_28                        ; 8.859  ; 8.859  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[11]  ; iCLK_28                        ; 8.489  ; 8.489  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[12]  ; iCLK_28                        ; 8.844  ; 8.844  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[13]  ; iCLK_28                        ; 9.137  ; 9.137  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[14]  ; iCLK_28                        ; 9.201  ; 9.201  ; Rise       ; iCLK_28                        ;
; FLASH_DQ15_AM1 ; iCLK_28                        ; 8.166  ; 8.166  ; Rise       ; iCLK_28                        ;
; oFLASH_A[*]    ; iCLK_28                        ; 9.644  ; 9.644  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[0]   ; iCLK_28                        ; 9.435  ; 9.435  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[1]   ; iCLK_28                        ; 8.881  ; 8.881  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[2]   ; iCLK_28                        ; 9.609  ; 9.609  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[3]   ; iCLK_28                        ; 8.862  ; 8.862  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[4]   ; iCLK_28                        ; 8.903  ; 8.903  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[5]   ; iCLK_28                        ; 9.086  ; 9.086  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[6]   ; iCLK_28                        ; 9.393  ; 9.393  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[7]   ; iCLK_28                        ; 9.126  ; 9.126  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[8]   ; iCLK_28                        ; 9.644  ; 9.644  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[9]   ; iCLK_28                        ; 9.402  ; 9.402  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[10]  ; iCLK_28                        ; 9.157  ; 9.157  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[11]  ; iCLK_28                        ; 8.576  ; 8.576  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[12]  ; iCLK_28                        ; 8.002  ; 8.002  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[13]  ; iCLK_28                        ; 8.191  ; 8.191  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[14]  ; iCLK_28                        ; 8.235  ; 8.235  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[15]  ; iCLK_28                        ; 8.020  ; 8.020  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[16]  ; iCLK_28                        ; 7.713  ; 7.713  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[17]  ; iCLK_28                        ; 8.537  ; 8.537  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[18]  ; iCLK_28                        ; 8.458  ; 8.458  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[19]  ; iCLK_28                        ; 9.061  ; 9.061  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[20]  ; iCLK_28                        ; 8.171  ; 8.171  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[21]  ; iCLK_28                        ; 8.179  ; 8.179  ; Rise       ; iCLK_28                        ;
; oFLASH_CE_N    ; iCLK_28                        ; 8.123  ; 8.123  ; Rise       ; iCLK_28                        ;
; oFLASH_OE_N    ; iCLK_28                        ; 7.289  ; 7.289  ; Rise       ; iCLK_28                        ;
; oFLASH_WE_N    ; iCLK_28                        ; 8.203  ; 8.203  ; Rise       ; iCLK_28                        ;
; bpm_ss1_o[*]   ; iCLK_50                        ; 26.496 ; 26.496 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[0]  ; iCLK_50                        ; 26.197 ; 26.197 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[1]  ; iCLK_50                        ; 26.496 ; 26.496 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[2]  ; iCLK_50                        ; 25.785 ; 25.785 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[3]  ; iCLK_50                        ; 26.083 ; 26.083 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[4]  ; iCLK_50                        ; 26.119 ; 26.119 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[5]  ; iCLK_50                        ; 25.833 ; 25.833 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[6]  ; iCLK_50                        ; 25.634 ; 25.634 ; Rise       ; iCLK_50                        ;
; bpm_ss2_o[*]   ; iCLK_50                        ; 27.049 ; 27.049 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[0]  ; iCLK_50                        ; 26.848 ; 26.848 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[1]  ; iCLK_50                        ; 26.349 ; 26.349 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[2]  ; iCLK_50                        ; 26.572 ; 26.572 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[3]  ; iCLK_50                        ; 26.366 ; 26.366 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[4]  ; iCLK_50                        ; 26.600 ; 26.600 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[5]  ; iCLK_50                        ; 27.049 ; 27.049 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[6]  ; iCLK_50                        ; 26.783 ; 26.783 ; Rise       ; iCLK_50                        ;
; bpm_ss3_o[*]   ; iCLK_50                        ; 22.900 ; 22.900 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[0]  ; iCLK_50                        ; 22.900 ; 22.900 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[1]  ; iCLK_50                        ; 22.509 ; 22.509 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[2]  ; iCLK_50                        ; 21.830 ; 21.830 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[3]  ; iCLK_50                        ; 22.052 ; 22.052 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[4]  ; iCLK_50                        ; 21.264 ; 21.264 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[5]  ; iCLK_50                        ; 21.244 ; 21.244 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[6]  ; iCLK_50                        ; 21.954 ; 21.954 ; Rise       ; iCLK_50                        ;
; oAUD_DACDAT    ; iCLK_50                        ; 9.542  ; 9.542  ; Rise       ; iCLK_50                        ;
; oVGA_B[*]      ; iTD1_CLK27                     ; 6.277  ; 6.277  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[0]     ; iTD1_CLK27                     ; 4.926  ; 4.926  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[1]     ; iTD1_CLK27                     ; 4.927  ; 4.927  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[2]     ; iTD1_CLK27                     ; 4.941  ; 4.941  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[3]     ; iTD1_CLK27                     ; 4.939  ; 4.939  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[4]     ; iTD1_CLK27                     ; 4.930  ; 4.930  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[5]     ; iTD1_CLK27                     ; 4.944  ; 4.944  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[6]     ; iTD1_CLK27                     ; 4.950  ; 4.950  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[7]     ; iTD1_CLK27                     ; 4.955  ; 4.955  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[8]     ; iTD1_CLK27                     ; 4.942  ; 4.942  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[9]     ; iTD1_CLK27                     ; 6.277  ; 6.277  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_BLANK_N   ; iTD1_CLK27                     ; 7.320  ; 7.320  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ; 3.946  ;        ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_G[*]      ; iTD1_CLK27                     ; 5.162  ; 5.162  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[0]     ; iTD1_CLK27                     ; 5.162  ; 5.162  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[1]     ; iTD1_CLK27                     ; 4.924  ; 4.924  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[2]     ; iTD1_CLK27                     ; 4.934  ; 4.934  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[3]     ; iTD1_CLK27                     ; 4.915  ; 4.915  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[4]     ; iTD1_CLK27                     ; 4.933  ; 4.933  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[5]     ; iTD1_CLK27                     ; 4.933  ; 4.933  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[6]     ; iTD1_CLK27                     ; 4.933  ; 4.933  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[7]     ; iTD1_CLK27                     ; 4.936  ; 4.936  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[8]     ; iTD1_CLK27                     ; 4.947  ; 4.947  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[9]     ; iTD1_CLK27                     ; 5.162  ; 5.162  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_HS        ; iTD1_CLK27                     ; 6.287  ; 6.287  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_R[*]      ; iTD1_CLK27                     ; 5.611  ; 5.611  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[0]     ; iTD1_CLK27                     ; 4.943  ; 4.943  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[1]     ; iTD1_CLK27                     ; 5.390  ; 5.390  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[2]     ; iTD1_CLK27                     ; 5.138  ; 5.138  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[3]     ; iTD1_CLK27                     ; 4.926  ; 4.926  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[4]     ; iTD1_CLK27                     ; 5.389  ; 5.389  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[5]     ; iTD1_CLK27                     ; 5.611  ; 5.611  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[6]     ; iTD1_CLK27                     ; 4.902  ; 4.902  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[7]     ; iTD1_CLK27                     ; 4.944  ; 4.944  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[8]     ; iTD1_CLK27                     ; 4.945  ; 4.945  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[9]     ; iTD1_CLK27                     ; 5.120  ; 5.120  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_VS        ; iTD1_CLK27                     ; 6.687  ; 6.687  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ;        ; 3.946  ; Fall       ; p1|altpll_component|pll|clk[0] ;
; oAUD_XCK       ; iTD1_CLK27                     ; 3.939  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; oAUD_XCK       ; iTD1_CLK27                     ;        ; 3.939  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 2.463 ;       ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 2.758 ;       ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;       ; 2.463 ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;       ; 2.758 ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|LRCK_1X           ; 5.244 ; 5.244 ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ; 2.252 ;       ; Rise       ; AUDIO_DAC:u4|oAUD_BCK          ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ;       ; 2.252 ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|oAUD_BCK          ; 6.225 ; 6.225 ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.960 ; 4.960 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.417 ; 3.598 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.598 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; FLASH_DQ[*]    ; iCLK_28                        ; 4.217 ; 4.217 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[0]   ; iCLK_28                        ; 4.568 ; 4.568 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[1]   ; iCLK_28                        ; 4.217 ; 4.217 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[2]   ; iCLK_28                        ; 4.689 ; 4.689 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[3]   ; iCLK_28                        ; 4.424 ; 4.424 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[4]   ; iCLK_28                        ; 4.499 ; 4.499 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[5]   ; iCLK_28                        ; 4.584 ; 4.584 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[6]   ; iCLK_28                        ; 4.809 ; 4.809 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[7]   ; iCLK_28                        ; 4.660 ; 4.660 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[8]   ; iCLK_28                        ; 4.369 ; 4.369 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[9]   ; iCLK_28                        ; 4.540 ; 4.540 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[10]  ; iCLK_28                        ; 4.540 ; 4.540 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[11]  ; iCLK_28                        ; 4.364 ; 4.364 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[12]  ; iCLK_28                        ; 4.545 ; 4.545 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[13]  ; iCLK_28                        ; 4.673 ; 4.673 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[14]  ; iCLK_28                        ; 4.708 ; 4.708 ; Rise       ; iCLK_28                        ;
; FLASH_DQ15_AM1 ; iCLK_28                        ; 4.247 ; 4.247 ; Rise       ; iCLK_28                        ;
; oFLASH_A[*]    ; iCLK_28                        ; 4.090 ; 4.090 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[0]   ; iCLK_28                        ; 4.557 ; 4.557 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[1]   ; iCLK_28                        ; 4.274 ; 4.274 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[2]   ; iCLK_28                        ; 4.626 ; 4.626 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[3]   ; iCLK_28                        ; 4.262 ; 4.262 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[4]   ; iCLK_28                        ; 4.159 ; 4.159 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[5]   ; iCLK_28                        ; 4.360 ; 4.360 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[6]   ; iCLK_28                        ; 4.443 ; 4.443 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[7]   ; iCLK_28                        ; 4.387 ; 4.387 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[8]   ; iCLK_28                        ; 4.642 ; 4.642 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[9]   ; iCLK_28                        ; 4.531 ; 4.531 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[10]  ; iCLK_28                        ; 4.188 ; 4.188 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[11]  ; iCLK_28                        ; 4.090 ; 4.090 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[12]  ; iCLK_28                        ; 4.227 ; 4.227 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[13]  ; iCLK_28                        ; 4.298 ; 4.298 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[14]  ; iCLK_28                        ; 4.313 ; 4.313 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[15]  ; iCLK_28                        ; 4.234 ; 4.234 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[16]  ; iCLK_28                        ; 4.136 ; 4.136 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[17]  ; iCLK_28                        ; 4.095 ; 4.095 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[18]  ; iCLK_28                        ; 4.396 ; 4.396 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[19]  ; iCLK_28                        ; 4.367 ; 4.367 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[20]  ; iCLK_28                        ; 4.224 ; 4.224 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[21]  ; iCLK_28                        ; 4.253 ; 4.253 ; Rise       ; iCLK_28                        ;
; oFLASH_CE_N    ; iCLK_28                        ; 4.139 ; 4.139 ; Rise       ; iCLK_28                        ;
; oFLASH_OE_N    ; iCLK_28                        ; 4.088 ; 4.088 ; Rise       ; iCLK_28                        ;
; oFLASH_WE_N    ; iCLK_28                        ; 4.192 ; 4.192 ; Rise       ; iCLK_28                        ;
; bpm_ss1_o[*]   ; iCLK_50                        ; 5.016 ; 5.016 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[0]  ; iCLK_50                        ; 5.300 ; 5.300 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[1]  ; iCLK_50                        ; 5.699 ; 5.699 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[2]  ; iCLK_50                        ; 5.016 ; 5.016 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[3]  ; iCLK_50                        ; 5.232 ; 5.232 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[4]  ; iCLK_50                        ; 5.199 ; 5.199 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[5]  ; iCLK_50                        ; 5.085 ; 5.085 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[6]  ; iCLK_50                        ; 5.359 ; 5.359 ; Rise       ; iCLK_50                        ;
; bpm_ss2_o[*]   ; iCLK_50                        ; 6.114 ; 6.114 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[0]  ; iCLK_50                        ; 6.347 ; 6.347 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[1]  ; iCLK_50                        ; 6.114 ; 6.114 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[2]  ; iCLK_50                        ; 6.239 ; 6.239 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[3]  ; iCLK_50                        ; 6.124 ; 6.124 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[4]  ; iCLK_50                        ; 6.224 ; 6.224 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[5]  ; iCLK_50                        ; 6.448 ; 6.448 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[6]  ; iCLK_50                        ; 6.317 ; 6.317 ; Rise       ; iCLK_50                        ;
; bpm_ss3_o[*]   ; iCLK_50                        ; 6.178 ; 6.178 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[0]  ; iCLK_50                        ; 6.523 ; 6.523 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[1]  ; iCLK_50                        ; 6.283 ; 6.283 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[2]  ; iCLK_50                        ; 6.422 ; 6.422 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[3]  ; iCLK_50                        ; 6.442 ; 6.442 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[4]  ; iCLK_50                        ; 6.178 ; 6.178 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[5]  ; iCLK_50                        ; 6.224 ; 6.224 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[6]  ; iCLK_50                        ; 6.540 ; 6.540 ; Rise       ; iCLK_50                        ;
; oAUD_DACDAT    ; iCLK_50                        ; 5.182 ; 5.182 ; Rise       ; iCLK_50                        ;
; oVGA_B[*]      ; iTD1_CLK27                     ; 2.809 ; 2.809 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[0]     ; iTD1_CLK27                     ; 2.809 ; 2.809 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[1]     ; iTD1_CLK27                     ; 2.809 ; 2.809 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[2]     ; iTD1_CLK27                     ; 2.830 ; 2.830 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[3]     ; iTD1_CLK27                     ; 2.829 ; 2.829 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[4]     ; iTD1_CLK27                     ; 2.821 ; 2.821 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[5]     ; iTD1_CLK27                     ; 2.833 ; 2.833 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[6]     ; iTD1_CLK27                     ; 2.841 ; 2.841 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[7]     ; iTD1_CLK27                     ; 2.844 ; 2.844 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[8]     ; iTD1_CLK27                     ; 2.832 ; 2.832 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[9]     ; iTD1_CLK27                     ; 3.425 ; 3.425 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_BLANK_N   ; iTD1_CLK27                     ; 3.875 ; 3.875 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ; 2.292 ;       ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_G[*]      ; iTD1_CLK27                     ; 2.809 ; 2.809 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[0]     ; iTD1_CLK27                     ; 2.932 ; 2.932 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[1]     ; iTD1_CLK27                     ; 2.818 ; 2.818 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[2]     ; iTD1_CLK27                     ; 2.828 ; 2.828 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[3]     ; iTD1_CLK27                     ; 2.809 ; 2.809 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[4]     ; iTD1_CLK27                     ; 2.828 ; 2.828 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[5]     ; iTD1_CLK27                     ; 2.828 ; 2.828 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[6]     ; iTD1_CLK27                     ; 2.827 ; 2.827 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[7]     ; iTD1_CLK27                     ; 2.828 ; 2.828 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[8]     ; iTD1_CLK27                     ; 2.839 ; 2.839 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[9]     ; iTD1_CLK27                     ; 2.933 ; 2.933 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_HS        ; iTD1_CLK27                     ; 3.456 ; 3.456 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_R[*]      ; iTD1_CLK27                     ; 2.792 ; 2.792 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[0]     ; iTD1_CLK27                     ; 2.832 ; 2.832 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[1]     ; iTD1_CLK27                     ; 3.026 ; 3.026 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[2]     ; iTD1_CLK27                     ; 2.908 ; 2.908 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[3]     ; iTD1_CLK27                     ; 2.816 ; 2.816 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[4]     ; iTD1_CLK27                     ; 3.019 ; 3.019 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[5]     ; iTD1_CLK27                     ; 3.118 ; 3.118 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[6]     ; iTD1_CLK27                     ; 2.792 ; 2.792 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[7]     ; iTD1_CLK27                     ; 2.829 ; 2.829 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[8]     ; iTD1_CLK27                     ; 2.830 ; 2.830 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[9]     ; iTD1_CLK27                     ; 2.888 ; 2.888 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_VS        ; iTD1_CLK27                     ; 3.587 ; 3.587 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ;       ; 2.292 ; Fall       ; p1|altpll_component|pll|clk[0] ;
; oAUD_XCK       ; iTD1_CLK27                     ; 2.286 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; oAUD_XCK       ; iTD1_CLK27                     ;       ; 2.286 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------+
; Progagation Delay                                     ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; beat_i[0]  ; beat_o[0]    ; 10.605 ;    ;    ; 10.605 ;
; beat_i[1]  ; beat_o[1]    ; 10.494 ;    ;    ; 10.494 ;
; beat_i[2]  ; beat_o[2]    ; 10.515 ;    ;    ; 10.515 ;
; beat_i[3]  ; beat_o[3]    ; 10.460 ;    ;    ; 10.460 ;
; iSW[17]    ; oAUD_DACDAT  ; 11.304 ;    ;    ; 11.304 ;
; iSW[17]    ; switch_led_o ; 10.270 ;    ;    ; 10.270 ;
+------------+--------------+--------+----+----+--------+


+-----------------------------------------------------+
; Minimum Progagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; beat_i[0]  ; beat_o[0]    ; 6.059 ;    ;    ; 6.059 ;
; beat_i[1]  ; beat_o[1]    ; 5.983 ;    ;    ; 5.983 ;
; beat_i[2]  ; beat_o[2]    ; 5.993 ;    ;    ; 5.993 ;
; beat_i[3]  ; beat_o[3]    ; 5.957 ;    ;    ; 5.957 ;
; iSW[17]    ; oAUD_DACDAT  ; 6.253 ;    ;    ; 6.253 ;
; iSW[17]    ; switch_led_o ; 5.899 ;    ;    ; 5.899 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                                           ; To Clock                                                                             ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; AUDIO_DAC:u4|LRCK_1X                                                                 ; AUDIO_DAC:u4|LRCK_1X                                                                 ; 0            ; 0        ; 0        ; 57       ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; AUDIO_DAC:u4|oAUD_BCK                                                                ; 0            ; 0        ; 0        ; 10       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; 32           ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; 2            ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; 2            ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 45           ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 760          ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 51           ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 922          ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; 681          ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; iCLK_28                                                                              ; 16           ; 1        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28                                                                              ; 1128         ; 50       ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; iCLK_28                                                                              ; 71           ; 1        ; 0        ; 0        ;
; iCLK_28                                                                              ; iCLK_28                                                                              ; 699          ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; iCLK_50                                                                              ; 1            ; 1        ; 0        ; 0        ;
; iCLK_50                                                                              ; iCLK_50                                                                              ; > 2147483647 ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]                                                       ; p1|altpll_component|pll|clk[0]                                                       ; 4837         ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[2]                                                       ; p1|altpll_component|pll|clk[0]                                                       ; 2            ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u4|LRCK_1X                                                                 ; p1|altpll_component|pll|clk[1]                                                       ; 1            ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; p1|altpll_component|pll|clk[1]                                                       ; 1            ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1]                                                       ; p1|altpll_component|pll|clk[1]                                                       ; 147          ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]                                                       ; p1|altpll_component|pll|clk[2]                                                       ; 4547         ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[2]                                                       ; p1|altpll_component|pll|clk[2]                                                       ; 1174         ; 0        ; 0        ; 0        ;
+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                                           ; To Clock                                                                             ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; AUDIO_DAC:u4|LRCK_1X                                                                 ; AUDIO_DAC:u4|LRCK_1X                                                                 ; 0            ; 0        ; 0        ; 57       ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; AUDIO_DAC:u4|oAUD_BCK                                                                ; 0            ; 0        ; 0        ; 10       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; 32           ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; 2            ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; 2            ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 45           ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 760          ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 51           ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 922          ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; 681          ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; iCLK_28                                                                              ; 16           ; 1        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28                                                                              ; 1128         ; 50       ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; iCLK_28                                                                              ; 71           ; 1        ; 0        ; 0        ;
; iCLK_28                                                                              ; iCLK_28                                                                              ; 699          ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; iCLK_50                                                                              ; 1            ; 1        ; 0        ; 0        ;
; iCLK_50                                                                              ; iCLK_50                                                                              ; > 2147483647 ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]                                                       ; p1|altpll_component|pll|clk[0]                                                       ; 4837         ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[2]                                                       ; p1|altpll_component|pll|clk[0]                                                       ; 2            ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u4|LRCK_1X                                                                 ; p1|altpll_component|pll|clk[1]                                                       ; 1            ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; p1|altpll_component|pll|clk[1]                                                       ; 1            ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1]                                                       ; p1|altpll_component|pll|clk[1]                                                       ; 147          ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]                                                       ; p1|altpll_component|pll|clk[2]                                                       ; 4547         ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[2]                                                       ; p1|altpll_component|pll|clk[2]                                                       ; 1174         ; 0        ; 0        ; 0        ;
+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; iCLK_50    ; AUDIO_DAC:u4|LRCK_1X           ; 0        ; 0        ; 6        ; 0        ;
; iCLK_50    ; AUDIO_DAC:u4|oAUD_BCK          ; 0        ; 0        ; 4        ; 0        ;
; iCLK_50    ; p1|altpll_component|pll|clk[0] ; 63       ; 0        ; 0        ; 0        ;
; iCLK_50    ; p1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
; iCLK_50    ; p1|altpll_component|pll|clk[2] ; 8        ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; iCLK_50    ; AUDIO_DAC:u4|LRCK_1X           ; 0        ; 0        ; 6        ; 0        ;
; iCLK_50    ; AUDIO_DAC:u4|oAUD_BCK          ; 0        ; 0        ; 4        ; 0        ;
; iCLK_50    ; p1|altpll_component|pll|clk[0] ; 63       ; 0        ; 0        ; 0        ;
; iCLK_50    ; p1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
; iCLK_50    ; p1|altpll_component|pll|clk[2] ; 8        ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 331   ; 331  ;
; Unconstrained Output Ports      ; 108   ; 108  ;
; Unconstrained Output Port Paths ; 431   ; 431  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jun 02 16:04:14 2016
Info: Command: quartus_sta DE2_70_Default -c DE2_70_Default
Info: qsta_default_script.tcl version: #1
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE2_70_Default.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name iTD1_CLK27 iTD1_CLK27
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[0]} {p1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[1]} {p1|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -phase -90.00 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[2]} {p1|altpll_component|pll|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name iCLK_50 iCLK_50
    Info (332105): create_clock -period 1.000 -name I2C_AV_Config:u3|mI2C_CTRL_CLK I2C_AV_Config:u3|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u4|LRCK_1X AUDIO_DAC:u4|LRCK_1X
    Info (332105): create_clock -period 1.000 -name iCLK_28 iCLK_28
    Info (332105): create_clock -period 1.000 -name flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]
    Info (332105): create_clock -period 1.000 -name flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]
    Info (332105): create_clock -period 1.000 -name flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u4|oAUD_BCK AUDIO_DAC:u4|oAUD_BCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -384.385
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -384.385    -16267.555 iCLK_50 
    Info (332119):    -4.374      -212.867 iCLK_28 
    Info (332119):    -3.321       -78.435 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] 
    Info (332119):    -2.852       -91.901 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -2.623       -56.767 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] 
    Info (332119):    -1.084        -6.504 AUDIO_DAC:u4|LRCK_1X 
    Info (332119):    -0.662        -2.960 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] 
    Info (332119):    -0.088        -0.134 AUDIO_DAC:u4|oAUD_BCK 
    Info (332119):     0.833         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):     8.836         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):    22.948         0.000 p1|altpll_component|pll|clk[2] 
Info (332146): Worst-case hold slack is -2.698
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.698        -2.698 iCLK_50 
    Info (332119):    -2.592       -32.934 iCLK_28 
    Info (332119):    -1.087        -2.145 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.391         0.000 AUDIO_DAC:u4|oAUD_BCK 
    Info (332119):     0.391         0.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):     0.391         0.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] 
    Info (332119):     0.391         0.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] 
    Info (332119):     0.391         0.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] 
    Info (332119):     0.391         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.513         0.000 p1|altpll_component|pll|clk[2] 
    Info (332119):     0.537         0.000 AUDIO_DAC:u4|LRCK_1X 
Info (332146): Worst-case recovery slack is -3.385
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.385      -202.886 p1|altpll_component|pll|clk[0] 
    Info (332119):    -3.385       -24.929 p1|altpll_component|pll|clk[2] 
    Info (332119):    -3.357       -46.231 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.262         0.000 AUDIO_DAC:u4|oAUD_BCK 
    Info (332119):     0.436         0.000 AUDIO_DAC:u4|LRCK_1X 
Info (332146): Worst-case removal slack is 0.334
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.334         0.000 AUDIO_DAC:u4|LRCK_1X 
    Info (332119):     0.508         0.000 AUDIO_DAC:u4|oAUD_BCK 
    Info (332119):     2.840         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     2.840         0.000 p1|altpll_component|pll|clk[2] 
    Info (332119):     3.057         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -180.380 iCLK_50 
    Info (332119):    -1.380       -85.380 iCLK_28 
    Info (332119):    -0.500       -56.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -28.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] 
    Info (332119):    -0.500       -23.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] 
    Info (332119):    -0.500        -7.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] 
    Info (332119):    -0.500        -6.000 AUDIO_DAC:u4|LRCK_1X 
    Info (332119):    -0.500        -4.000 AUDIO_DAC:u4|oAUD_BCK 
    Info (332119):    17.714         0.000 p1|altpll_component|pll|clk[2] 
    Info (332119):    18.518         0.000 iTD1_CLK27 
    Info (332119):    18.841         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -171.943
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -171.943     -7241.564 iCLK_50 
    Info (332119):    -1.507       -58.721 iCLK_28 
    Info (332119):    -1.027       -22.132 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] 
    Info (332119):    -0.734       -15.231 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] 
    Info (332119):    -0.720       -15.386 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.014        -0.084 AUDIO_DAC:u4|LRCK_1X 
    Info (332119):     0.236         0.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] 
    Info (332119):     0.496         0.000 AUDIO_DAC:u4|oAUD_BCK 
    Info (332119):     0.594         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):     9.388         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):    26.524         0.000 p1|altpll_component|pll|clk[2] 
Info (332146): Worst-case hold slack is -1.688
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.688       -34.060 iCLK_28 
    Info (332119):    -1.688        -1.688 iCLK_50 
    Info (332119):    -0.736        -1.445 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.215         0.000 AUDIO_DAC:u4|oAUD_BCK 
    Info (332119):     0.215         0.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):     0.215         0.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] 
    Info (332119):     0.215         0.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] 
    Info (332119):     0.215         0.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] 
    Info (332119):     0.215         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.236         0.000 p1|altpll_component|pll|clk[2] 
    Info (332119):     0.248         0.000 AUDIO_DAC:u4|LRCK_1X 
Info (332146): Worst-case recovery slack is -1.887
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.887      -113.563 p1|altpll_component|pll|clk[0] 
    Info (332119):    -1.887       -14.071 p1|altpll_component|pll|clk[2] 
    Info (332119):    -1.861       -25.691 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.327         0.000 AUDIO_DAC:u4|oAUD_BCK 
    Info (332119):     0.389         0.000 AUDIO_DAC:u4|LRCK_1X 
Info (332146): Worst-case removal slack is 0.491
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.491         0.000 AUDIO_DAC:u4|LRCK_1X 
    Info (332119):     0.553         0.000 AUDIO_DAC:u4|oAUD_BCK 
    Info (332119):     1.614         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     1.614         0.000 p1|altpll_component|pll|clk[2] 
    Info (332119):     1.711         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -180.380 iCLK_50 
    Info (332119):    -1.380       -85.380 iCLK_28 
    Info (332119):    -0.500       -56.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -28.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] 
    Info (332119):    -0.500       -23.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] 
    Info (332119):    -0.500        -7.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] 
    Info (332119):    -0.500        -6.000 AUDIO_DAC:u4|LRCK_1X 
    Info (332119):    -0.500        -4.000 AUDIO_DAC:u4|oAUD_BCK 
    Info (332119):    17.714         0.000 p1|altpll_component|pll|clk[2] 
    Info (332119):    18.518         0.000 iTD1_CLK27 
    Info (332119):    18.841         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 584 megabytes
    Info: Processing ended: Thu Jun 02 16:04:31 2016
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:15


