CTRL_OFFSET,VAR_0
CTRL_PCAP_PR_MASK,VAR_1
FPGA_MGR_PARTIAL_RECONFIG,VAR_2
FPGA_RST_NONE_MASK,VAR_3
INIT_POLL_DELAY,VAR_4
INIT_POLL_TIMEOUT,VAR_5
INT_STS_OFFSET,VAR_6
IXR_PCFG_DONE_MASK,VAR_7
LVL_SHFTR_ENABLE_PL_TO_PS,VAR_8
SLCR_FPGA_RST_CTRL_OFFSET,VAR_9
SLCR_LVL_SHFTR_EN_OFFSET,VAR_10
clk_disable,FUNC_0
clk_enable,FUNC_1
regmap_write,FUNC_2
zynq_fpga_poll_timeout,FUNC_3
zynq_fpga_read,FUNC_4
zynq_fpga_write,FUNC_5
zynq_fpga_ops_write_complete,FUNC_6
mgr,VAR_11
info,VAR_12
priv,VAR_13
err,VAR_14
intr_status,VAR_15
