TimeQuest Timing Analyzer report for dac_test
Fri Dec 04 11:02:08 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'spi2dac:converter|clk_1MHz'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'spi2dac:converter|clk_1MHz'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'spi2dac:converter|clk_1MHz'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 30. Slow 1200mV 0C Model Setup: 'spi2dac:converter|clk_1MHz'
 31. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 32. Slow 1200mV 0C Model Hold: 'spi2dac:converter|clk_1MHz'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'spi2dac:converter|clk_1MHz'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 46. Fast 1200mV 0C Model Setup: 'spi2dac:converter|clk_1MHz'
 47. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 48. Fast 1200mV 0C Model Hold: 'spi2dac:converter|clk_1MHz'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'spi2dac:converter|clk_1MHz'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; dac_test                                                           ;
; Device Family      ; Cyclone III                                                        ;
; Device Name        ; EP3C16F484C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; CLOCK_50                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                   ;
; spi2dac:converter|clk_1MHz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi2dac:converter|clk_1MHz } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 284.74 MHz ; 250.0 MHz       ; CLOCK_50                   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 473.71 MHz ; 473.71 MHz      ; spi2dac:converter|clk_1MHz ;                                                               ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -2.512 ; -44.678       ;
; spi2dac:converter|clk_1MHz ; -1.111 ; -14.632       ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; CLOCK_50                   ; 0.042 ; 0.000         ;
; spi2dac:converter|clk_1MHz ; 0.374 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -38.000       ;
; spi2dac:converter|clk_1MHz ; -1.000 ; -21.000       ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.512 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.445      ;
; -2.503 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.436      ;
; -2.477 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.411      ;
; -2.444 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.377      ;
; -2.345 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.278      ;
; -2.329 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.262      ;
; -2.323 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.256      ;
; -2.269 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.202      ;
; -2.266 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.200      ;
; -2.252 ; clk_div:clock_divider|constant[13] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.186      ;
; -2.245 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.178      ;
; -2.231 ; clk_div:clock_divider|constant[10] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.164      ;
; -2.227 ; clk_div:clock_divider|constant[12] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.161      ;
; -2.225 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.159      ;
; -2.214 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.147      ;
; -2.098 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.031      ;
; -2.097 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.030      ;
; -2.097 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.030      ;
; -2.095 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.028      ;
; -2.095 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.028      ;
; -2.094 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.027      ;
; -2.089 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.022      ;
; -2.088 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.021      ;
; -2.088 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.021      ;
; -2.086 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.019      ;
; -2.086 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.019      ;
; -2.085 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.018      ;
; -2.073 ; clk_div:clock_divider|constant[17] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.426     ; 2.642      ;
; -2.068 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.002      ;
; -2.068 ; clk_div:clock_divider|constant[16] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.426     ; 2.637      ;
; -2.066 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.000      ;
; -2.053 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.987      ;
; -2.053 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.987      ;
; -2.052 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.986      ;
; -2.052 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.986      ;
; -2.043 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.975      ;
; -2.042 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.974      ;
; -2.035 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.968      ;
; -2.034 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.966      ;
; -2.033 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.966      ;
; -2.033 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.965      ;
; -2.030 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.963      ;
; -2.021 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.954      ;
; -2.020 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.953      ;
; -2.020 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.953      ;
; -2.019 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.952      ;
; -2.019 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.952      ;
; -1.997 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.929      ;
; -1.988 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.920      ;
; -1.975 ; clk_div:clock_divider|constant[15] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.909      ;
; -1.940 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.873      ;
; -1.931 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.864      ;
; -1.930 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.863      ;
; -1.930 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.863      ;
; -1.928 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.861      ;
; -1.928 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.861      ;
; -1.927 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.860      ;
; -1.920 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.853      ;
; -1.919 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.852      ;
; -1.919 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.852      ;
; -1.918 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.851      ;
; -1.917 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.850      ;
; -1.915 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.848      ;
; -1.914 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.847      ;
; -1.914 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.847      ;
; -1.912 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.845      ;
; -1.911 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.844      ;
; -1.910 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.843      ;
; -1.909 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.842      ;
; -1.909 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.842      ;
; -1.908 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.841      ;
; -1.908 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.841      ;
; -1.906 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.839      ;
; -1.906 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.839      ;
; -1.905 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.838      ;
; -1.896 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.830      ;
; -1.891 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.825      ;
; -1.890 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.824      ;
; -1.888 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.822      ;
; -1.881 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.813      ;
; -1.876 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.808      ;
; -1.872 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.804      ;
; -1.867 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.799      ;
; -1.865 ; clk_div:clock_divider|constant[18] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.799      ;
; -1.859 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.791      ;
; -1.858 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.791      ;
; -1.857 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.791      ;
; -1.857 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.790      ;
; -1.855 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.789      ;
; -1.855 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.788      ;
; -1.855 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.788      ;
; -1.854 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.787      ;
; -1.854 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.787      ;
; -1.852 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.785      ;
; -1.852 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.785      ;
; -1.851 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.784      ;
; -1.850 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.782      ;
; -1.844 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.776      ;
; -1.843 ; clk_div:clock_divider|constant[13] ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.777      ;
; -1.842 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.776      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi2dac:converter|clk_1MHz'                                                                                                                     ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.111 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 2.045      ;
; -1.111 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 2.045      ;
; -1.111 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 2.045      ;
; -1.111 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 2.045      ;
; -1.111 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 2.045      ;
; -0.968 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.902      ;
; -0.968 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.902      ;
; -0.968 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.902      ;
; -0.968 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.902      ;
; -0.968 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.902      ;
; -0.807 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.741      ;
; -0.807 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.741      ;
; -0.807 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.741      ;
; -0.807 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.741      ;
; -0.807 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.741      ;
; -0.707 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.641      ;
; -0.707 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.641      ;
; -0.707 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.641      ;
; -0.707 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.641      ;
; -0.707 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.641      ;
; -0.693 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[1]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.424      ;
; -0.693 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[2]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.424      ;
; -0.693 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[3]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.424      ;
; -0.693 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[4]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.424      ;
; -0.693 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[0]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.424      ;
; -0.653 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.587      ;
; -0.650 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.584      ;
; -0.613 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.547      ;
; -0.613 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.547      ;
; -0.613 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.547      ;
; -0.613 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.547      ;
; -0.613 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.547      ;
; -0.567 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[8]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.298      ;
; -0.566 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[4]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.297      ;
; -0.565 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[11] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.296      ;
; -0.564 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[9]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.295      ;
; -0.562 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[6]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.293      ;
; -0.559 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[3]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.290      ;
; -0.559 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[14] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.290      ;
; -0.558 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[2]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.289      ;
; -0.557 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[7]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.288      ;
; -0.552 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[5]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.283      ;
; -0.552 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[12] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.283      ;
; -0.551 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[10] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.282      ;
; -0.531 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[13] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.262      ;
; -0.531 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[15] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.262      ;
; -0.515 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.449      ;
; -0.512 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.446      ;
; -0.511 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.445      ;
; -0.510 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.444      ;
; -0.507 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.441      ;
; -0.409 ; spi2dac:converter|dac_start     ; spi2dac:converter|dac_cs        ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.254     ; 1.140      ;
; -0.349 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.283      ;
; -0.346 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.280      ;
; -0.249 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.183      ;
; -0.246 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.180      ;
; -0.236 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.170      ;
; -0.235 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.169      ;
; -0.235 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.169      ;
; -0.234 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.168      ;
; -0.233 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.167      ;
; -0.232 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.166      ;
; -0.231 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.165      ;
; -0.230 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.164      ;
; -0.227 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.161      ;
; -0.226 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.160      ;
; -0.225 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.159      ;
; -0.171 ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.105      ;
; -0.062 ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.062     ; 0.995      ;
; -0.060 ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.062     ; 0.993      ;
; -0.060 ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.062     ; 0.993      ;
; -0.059 ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.062     ; 0.992      ;
; -0.056 ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.062     ; 0.989      ;
; -0.055 ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.062     ; 0.988      ;
; -0.055 ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.062     ; 0.988      ;
; -0.055 ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.062     ; 0.988      ;
; -0.053 ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.062     ; 0.986      ;
; -0.053 ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.062     ; 0.986      ;
; -0.032 ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 0.966      ;
; 0.243  ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.062     ; 0.690      ;
; 0.244  ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.062     ; 0.689      ;
; 0.245  ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.062     ; 0.688      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                          ;
+-------+------------------------------------------+------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.042 ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz ; CLOCK_50    ; 0.000        ; 2.374      ; 2.802      ;
; 0.344 ; clk_div:clock_divider|clkout             ; clk_div:clock_divider|clkout             ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.358 ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|sr_state.IDLE          ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.394 ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 0.613      ;
; 0.422 ; spi2dac:converter|dac_cs                 ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ; spi2dac:converter|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.254      ; 0.863      ;
; 0.465 ; spi2dac:converter|dac_cs                 ; spi2dac:converter|dac_start              ; spi2dac:converter|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.254      ; 0.906      ;
; 0.469 ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.428      ; 1.054      ;
; 0.474 ; pulse_gen:pulse_generator|state.IDLE     ; pulse_gen:pulse_generator|load           ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 0.693      ;
; 0.487 ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.428      ; 1.072      ;
; 0.493 ; pulse_gen:pulse_generator|load           ; spi2dac:converter|dac_start              ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 0.712      ;
; 0.500 ; spi2dac:converter|dac_cs                 ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; spi2dac:converter|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.254      ; 0.941      ;
; 0.504 ; spi2dac:converter|dac_cs                 ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.254      ; 0.945      ;
; 0.556 ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 0.775      ;
; 0.556 ; clk_div:clock_divider|constant[8]        ; clk_div:clock_divider|constant[8]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 0.775      ;
; 0.559 ; clk_div:clock_divider|constant[7]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 0.778      ;
; 0.563 ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 0.782      ;
; 0.569 ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.076      ; 0.802      ;
; 0.570 ; clk_div:clock_divider|constant[1]        ; clk_div:clock_divider|constant[1]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; pulse_gen:pulse_generator|load           ; spi2dac:converter|sr_state.IDLE          ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; clk_div:clock_divider|constant[11]       ; clk_div:clock_divider|constant[11]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.061      ; 0.790      ;
; 0.579 ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.428      ; 1.164      ;
; 0.585 ; pulse_gen:pulse_generator|load           ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 0.804      ;
; 0.588 ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[0]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 0.807      ;
; 0.595 ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.428      ; 1.180      ;
; 0.600 ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz ; CLOCK_50    ; -0.500       ; 2.374      ; 2.860      ;
; 0.614 ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ; spi2dac:converter|sr_state.IDLE          ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 0.833      ;
; 0.616 ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 0.835      ;
; 0.641 ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|dac_start              ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 0.860      ;
; 0.716 ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 0.935      ;
; 0.817 ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.036      ;
; 0.831 ; clk_div:clock_divider|constant[7]        ; clk_div:clock_divider|constant[8]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.050      ;
; 0.845 ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.064      ;
; 0.846 ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.065      ;
; 0.847 ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[8]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.066      ;
; 0.851 ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.070      ;
; 0.852 ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.071      ;
; 0.855 ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.074      ;
; 0.858 ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; -0.290     ; 0.725      ;
; 0.858 ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[1]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.077      ;
; 0.861 ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; -0.290     ; 0.728      ;
; 0.863 ; clk_div:clock_divider|constant[10]       ; clk_div:clock_divider|constant[11]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.061      ; 1.081      ;
; 0.864 ; clk_div:clock_divider|constant[14]       ; clk_div:clock_divider|constant[14]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; clk_div:clock_divider|constant[19]       ; clk_div:clock_divider|constant[19]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.061      ; 1.082      ;
; 0.865 ; clk_div:clock_divider|constant[12]       ; clk_div:clock_divider|constant[12]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.061      ; 1.083      ;
; 0.883 ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; spi2dac:converter|dac_start              ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.102      ;
; 0.902 ; clk_div:clock_divider|constant[19]       ; clk_div:clock_divider|constant[20]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.426      ; 1.485      ;
; 0.917 ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.136      ;
; 0.920 ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.139      ;
; 0.923 ; clk_div:clock_divider|constant[15]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.426      ; 1.506      ;
; 0.934 ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; -0.290     ; 0.801      ;
; 0.937 ; clk_div:clock_divider|constant[14]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.426      ; 1.520      ;
; 0.943 ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.162      ;
; 0.947 ; clk_div:clock_divider|constant[9]        ; clk_div:clock_divider|constant[11]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.061      ; 1.165      ;
; 0.956 ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.175      ;
; 0.958 ; clk_div:clock_divider|constant[21]       ; clk_div:clock_divider|constant[21]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.076      ; 1.191      ;
; 0.958 ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.177      ;
; 0.958 ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[8]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.177      ;
; 0.958 ; clk_div:clock_divider|constant[8]        ; clk_div:clock_divider|constant[11]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.061      ; 1.176      ;
; 0.959 ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.178      ;
; 0.972 ; clk_div:clock_divider|constant[13]       ; clk_div:clock_divider|constant[13]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.061      ; 1.190      ;
; 0.974 ; clk_div:clock_divider|constant[15]       ; clk_div:clock_divider|constant[15]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.061      ; 1.192      ;
; 0.974 ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.193      ;
; 0.978 ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.197      ;
; 0.982 ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.201      ;
; 1.018 ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.237      ;
; 1.021 ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.240      ;
; 1.030 ; clk_div:clock_divider|constant[15]       ; clk_div:clock_divider|constant[17]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.426      ; 1.613      ;
; 1.030 ; clk_div:clock_divider|constant[19]       ; clk_div:clock_divider|constant[21]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.426      ; 1.613      ;
; 1.034 ; clk_div:clock_divider|constant[13]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.426      ; 1.617      ;
; 1.038 ; clk_div:clock_divider|constant[9]        ; clk_div:clock_divider|constant[9]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.257      ;
; 1.039 ; clk_div:clock_divider|constant[18]       ; clk_div:clock_divider|constant[20]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.427      ; 1.623      ;
; 1.043 ; clk_div:clock_divider|constant[10]       ; clk_div:clock_divider|constant[10]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.262      ;
; 1.044 ; clk_div:clock_divider|constant[14]       ; clk_div:clock_divider|constant[17]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.426      ; 1.627      ;
; 1.046 ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[3]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.265      ;
; 1.046 ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[5]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.265      ;
; 1.050 ; clk_div:clock_divider|constant[12]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.426      ; 1.633      ;
; 1.054 ; clk_div:clock_divider|constant[7]        ; clk_div:clock_divider|constant[11]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.061      ; 1.272      ;
; 1.068 ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.287      ;
; 1.068 ; clk_div:clock_divider|constant[1]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.287      ;
; 1.070 ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[8]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.289      ;
; 1.070 ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[11]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.061      ; 1.288      ;
; 1.084 ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.303      ;
; 1.084 ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.303      ;
; 1.086 ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[8]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.305      ;
; 1.102 ; spi2dac:converter|dac_start              ; spi2dac:converter|dac_start              ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.321      ;
; 1.105 ; clk_div:clock_divider|constant[21]       ; clk_div:clock_divider|clkout             ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.076      ; 1.338      ;
; 1.111 ; clk_div:clock_divider|constant[19]       ; clk_div:clock_divider|clkout             ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.426      ; 1.694      ;
; 1.112 ; clk_div:clock_divider|constant[20]       ; clk_div:clock_divider|clkout             ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.076      ; 1.345      ;
; 1.117 ; clk_div:clock_divider|constant[20]       ; clk_div:clock_divider|constant[20]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.076      ; 1.350      ;
; 1.118 ; clk_div:clock_divider|constant[18]       ; clk_div:clock_divider|constant[18]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.337      ;
; 1.126 ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.062      ; 1.345      ;
; 1.128 ; clk_div:clock_divider|constant[15]       ; clk_div:clock_divider|constant[20]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.426      ; 1.711      ;
; 1.136 ; clk_div:clock_divider|constant[16]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.076      ; 1.369      ;
; 1.137 ; clk_div:clock_divider|constant[11]       ; clk_div:clock_divider|constant[12]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.061      ; 1.355      ;
; 1.140 ; clk_div:clock_divider|constant[13]       ; clk_div:clock_divider|constant[14]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.061      ; 1.358      ;
; 1.141 ; clk_div:clock_divider|constant[13]       ; clk_div:clock_divider|constant[17]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.426      ; 1.724      ;
; 1.142 ; clk_div:clock_divider|constant[14]       ; clk_div:clock_divider|constant[20]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.426      ; 1.725      ;
; 1.143 ; clk_div:clock_divider|constant[11]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.426      ; 1.726      ;
; 1.156 ; clk_div:clock_divider|constant[12]       ; clk_div:clock_divider|constant[14]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.061      ; 1.374      ;
+-------+------------------------------------------+------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi2dac:converter|clk_1MHz'                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.374 ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 0.594      ;
; 0.376 ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 0.595      ;
; 0.553 ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 0.772      ;
; 0.553 ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 0.772      ;
; 0.553 ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 0.772      ;
; 0.554 ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 0.773      ;
; 0.554 ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 0.773      ;
; 0.554 ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 0.773      ;
; 0.554 ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 0.773      ;
; 0.554 ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 0.773      ;
; 0.555 ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 0.774      ;
; 0.555 ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 0.774      ;
; 0.560 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 0.778      ;
; 0.564 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 0.782      ;
; 0.573 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 0.791      ;
; 0.584 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 0.802      ;
; 0.655 ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 0.873      ;
; 0.728 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 0.946      ;
; 0.750 ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 0.968      ;
; 0.808 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 1.027      ;
; 0.811 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 1.030      ;
; 0.811 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 1.030      ;
; 0.812 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 1.031      ;
; 0.815 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 1.034      ;
; 0.816 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 1.035      ;
; 0.817 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 1.036      ;
; 0.817 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 1.036      ;
; 0.818 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 1.037      ;
; 0.821 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 1.040      ;
; 0.821 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 1.040      ;
; 0.835 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.053      ;
; 0.845 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.064      ;
; 0.847 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.065      ;
; 0.851 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.069      ;
; 0.851 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.069      ;
; 0.853 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.071      ;
; 0.853 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.071      ;
; 0.902 ; spi2dac:converter|dac_start     ; spi2dac:converter|dac_cs        ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.063     ; 1.026      ;
; 0.947 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.165      ;
; 0.948 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.166      ;
; 0.957 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.175      ;
; 0.959 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.177      ;
; 0.963 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.181      ;
; 0.965 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.183      ;
; 0.997 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[5]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.062     ; 1.122      ;
; 0.998 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[7]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.062     ; 1.123      ;
; 0.999 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[10] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.062     ; 1.124      ;
; 1.003 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[3]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.062     ; 1.128      ;
; 1.003 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[12] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.062     ; 1.128      ;
; 1.004 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[14] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.062     ; 1.129      ;
; 1.009 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[9]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.062     ; 1.134      ;
; 1.010 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[6]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.062     ; 1.135      ;
; 1.011 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[4]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.062     ; 1.136      ;
; 1.011 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[8]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.062     ; 1.136      ;
; 1.011 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[11] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.062     ; 1.136      ;
; 1.011 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[15] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.062     ; 1.136      ;
; 1.012 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[2]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.062     ; 1.137      ;
; 1.012 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[13] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.062     ; 1.137      ;
; 1.029 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 1.248      ;
; 1.069 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 1.288      ;
; 1.075 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.062      ; 1.294      ;
; 1.109 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.327      ;
; 1.110 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.328      ;
; 1.180 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.398      ;
; 1.180 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.398      ;
; 1.180 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.398      ;
; 1.180 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.398      ;
; 1.193 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[1]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.063     ; 1.317      ;
; 1.193 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[2]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.063     ; 1.317      ;
; 1.193 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[3]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.063     ; 1.317      ;
; 1.193 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[4]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.063     ; 1.317      ;
; 1.193 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[0]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.063     ; 1.317      ;
; 1.255 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.473      ;
; 1.256 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.474      ;
; 1.298 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.516      ;
; 1.298 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.516      ;
; 1.400 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.618      ;
; 1.400 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.618      ;
; 1.400 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.618      ;
; 1.708 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.926      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                       ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|clkout             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|load           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|state.IDLE     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|clk_1MHz               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|dac_start              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.IDLE          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_FALL ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ;
; 0.076  ; 0.260        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[4]                 ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|clkout             ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[16]       ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[17]       ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[20]       ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[21]       ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|clk_1MHz               ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[0]                 ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[1]                 ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[2]                 ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[3]                 ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[11]       ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[12]       ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[13]       ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[14]       ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[15]       ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[18]       ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[19]       ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[4]        ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|load           ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|state.IDLE     ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|dac_start              ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.IDLE          ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_FALL ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[0]        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[10]       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[1]        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[2]        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[3]        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[5]        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[6]        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[7]        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[8]        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[9]        ;
; 0.238  ; 0.238        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[4]|clk                     ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                         ;
; 0.246  ; 0.246        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|clkout|clk                 ;
; 0.246  ; 0.246        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[16]|clk           ;
; 0.246  ; 0.246        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[17]|clk           ;
; 0.246  ; 0.246        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[20]|clk           ;
; 0.246  ; 0.246        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[21]|clk           ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|clk_1MHz|clk                   ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[0]|clk                     ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[1]|clk                     ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[2]|clk                     ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[3]|clk                     ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[18]|clk           ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[4]|clk            ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|dac_start|clk                  ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|sr_state.IDLE|clk              ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|sr_state.WAIT_CSB_FALL|clk     ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|sr_state.WAIT_CSB_HIGH|clk     ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_generator|load|clk                 ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_generator|state.IDLE|clk           ;
; 0.257  ; 0.257        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[0]|clk            ;
; 0.257  ; 0.257        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[10]|clk           ;
; 0.257  ; 0.257        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[11]|clk           ;
; 0.257  ; 0.257        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[12]|clk           ;
; 0.257  ; 0.257        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[13]|clk           ;
; 0.257  ; 0.257        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[14]|clk           ;
; 0.257  ; 0.257        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[15]|clk           ;
; 0.257  ; 0.257        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[19]|clk           ;
; 0.257  ; 0.257        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[1]|clk            ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spi2dac:converter|clk_1MHz'                                                                   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_cs            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_ld            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[4]          ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_cs            ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_ld            ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[0]          ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[1]          ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[2]          ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[3]          ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[4]          ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[10]     ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[11]     ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[12]     ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[13]     ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[14]     ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[15]     ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[2]      ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[3]      ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[4]      ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[5]      ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[6]      ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[7]      ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[8]      ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[9]      ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_cs            ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_ld            ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[10]     ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[11]     ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[12]     ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[13]     ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[14]     ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[15]     ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[2]      ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[3]      ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[4]      ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[5]      ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[6]      ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[7]      ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[8]      ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[9]      ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[0]          ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[1]          ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[2]          ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[3]          ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[4]          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_cs|clk                ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_ld|clk                ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[0]|clk              ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[1]|clk              ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[2]|clk              ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[3]|clk              ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[4]|clk              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[10]|clk         ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[11]|clk         ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[12]|clk         ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[13]|clk         ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[14]|clk         ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[15]|clk         ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[2]|clk          ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[3]|clk          ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[4]|clk          ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[5]|clk          ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[6]|clk          ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[7]|clk          ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[8]|clk          ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[9]|clk          ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|inclk[0] ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz|q                ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|inclk[0] ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|outclk   ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_cs|clk                ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_ld|clk                ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[10]|clk         ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[11]|clk         ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[12]|clk         ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[13]|clk         ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[14]|clk         ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[15]|clk         ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[2]|clk          ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[3]|clk          ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; SW[*]     ; spi2dac:converter|clk_1MHz ; 1.786 ; 2.333 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[0]    ; spi2dac:converter|clk_1MHz ; 1.757 ; 2.282 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[1]    ; spi2dac:converter|clk_1MHz ; 1.739 ; 2.282 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[2]    ; spi2dac:converter|clk_1MHz ; 1.454 ; 2.000 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[3]    ; spi2dac:converter|clk_1MHz ; 1.786 ; 2.333 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[4]    ; spi2dac:converter|clk_1MHz ; 1.733 ; 2.273 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[5]    ; spi2dac:converter|clk_1MHz ; 1.759 ; 2.320 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[6]    ; spi2dac:converter|clk_1MHz ; 1.452 ; 1.995 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[7]    ; spi2dac:converter|clk_1MHz ; 1.751 ; 2.255 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[8]    ; spi2dac:converter|clk_1MHz ; 1.730 ; 2.258 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[9]    ; spi2dac:converter|clk_1MHz ; 1.503 ; 2.031 ; Rise       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; SW[*]     ; spi2dac:converter|clk_1MHz ; -1.054 ; -1.562 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[0]    ; spi2dac:converter|clk_1MHz ; -1.351 ; -1.841 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[1]    ; spi2dac:converter|clk_1MHz ; -1.330 ; -1.837 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[2]    ; spi2dac:converter|clk_1MHz ; -1.056 ; -1.567 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[3]    ; spi2dac:converter|clk_1MHz ; -1.379 ; -1.891 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[4]    ; spi2dac:converter|clk_1MHz ; -1.324 ; -1.829 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[5]    ; spi2dac:converter|clk_1MHz ; -1.350 ; -1.873 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[6]    ; spi2dac:converter|clk_1MHz ; -1.054 ; -1.562 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[7]    ; spi2dac:converter|clk_1MHz ; -1.320 ; -1.802 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[8]    ; spi2dac:converter|clk_1MHz ; -1.322 ; -1.815 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[9]    ; spi2dac:converter|clk_1MHz ; -1.109 ; -1.602 ; Rise       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_CS    ; spi2dac:converter|clk_1MHz ; 7.651 ; 7.628 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_LD    ; spi2dac:converter|clk_1MHz ; 6.403 ; 6.405 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_SDI   ; spi2dac:converter|clk_1MHz ; 6.431 ; 6.365 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 8.306 ; 8.598 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 3.712 ;       ; Fall       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_CS    ; spi2dac:converter|clk_1MHz ; 7.410 ; 7.394 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_LD    ; spi2dac:converter|clk_1MHz ; 6.218 ; 6.214 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_SDI   ; spi2dac:converter|clk_1MHz ; 6.244 ; 6.175 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 8.039 ; 3.680 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 3.638 ;       ; Fall       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 314.56 MHz ; 250.0 MHz       ; CLOCK_50                   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 526.32 MHz ; 500.0 MHz       ; spi2dac:converter|clk_1MHz ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -2.179 ; -36.945       ;
; spi2dac:converter|clk_1MHz ; -0.900 ; -11.603       ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -0.011 ; -0.011        ;
; spi2dac:converter|clk_1MHz ; 0.340  ; 0.000         ;
+----------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -38.000       ;
; spi2dac:converter|clk_1MHz ; -1.000 ; -21.000       ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.179 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.120      ;
; -2.159 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.099      ;
; -2.151 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.091      ;
; -2.134 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.074      ;
; -2.038 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.978      ;
; -2.020 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.960      ;
; -2.018 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.958      ;
; -1.966 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.906      ;
; -1.965 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.906      ;
; -1.956 ; clk_div:clock_divider|constant[13] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.897      ;
; -1.944 ; clk_div:clock_divider|constant[10] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.884      ;
; -1.926 ; clk_div:clock_divider|constant[12] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.867      ;
; -1.925 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.865      ;
; -1.915 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.855      ;
; -1.903 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.844      ;
; -1.807 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.747      ;
; -1.807 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.747      ;
; -1.806 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.746      ;
; -1.805 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.745      ;
; -1.799 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.739      ;
; -1.799 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.739      ;
; -1.798 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.738      ;
; -1.797 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.736      ;
; -1.797 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.737      ;
; -1.796 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.735      ;
; -1.789 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.728      ;
; -1.788 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.727      ;
; -1.777 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.717      ;
; -1.775 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.715      ;
; -1.772 ; clk_div:clock_divider|constant[16] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.381      ;
; -1.770 ; clk_div:clock_divider|constant[17] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.379      ;
; -1.767 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.708      ;
; -1.767 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.708      ;
; -1.767 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.708      ;
; -1.766 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.707      ;
; -1.750 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.690      ;
; -1.741 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.681      ;
; -1.741 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.680      ;
; -1.738 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.677      ;
; -1.733 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.672      ;
; -1.732 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.671      ;
; -1.730 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.669      ;
; -1.730 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.669      ;
; -1.723 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.663      ;
; -1.722 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.662      ;
; -1.722 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.662      ;
; -1.705 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.644      ;
; -1.700 ; clk_div:clock_divider|constant[15] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.641      ;
; -1.696 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.635      ;
; -1.668 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.608      ;
; -1.668 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.608      ;
; -1.667 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.607      ;
; -1.666 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.606      ;
; -1.658 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.597      ;
; -1.657 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.596      ;
; -1.641 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.580      ;
; -1.640 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.579      ;
; -1.638 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.577      ;
; -1.636 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.575      ;
; -1.634 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.573      ;
; -1.633 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.572      ;
; -1.632 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.571      ;
; -1.631 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.571      ;
; -1.631 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.571      ;
; -1.630 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.570      ;
; -1.630 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.569      ;
; -1.629 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.569      ;
; -1.627 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.567      ;
; -1.627 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.567      ;
; -1.626 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.566      ;
; -1.626 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.566      ;
; -1.624 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.564      ;
; -1.623 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.563      ;
; -1.621 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.561      ;
; -1.621 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.560      ;
; -1.620 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.559      ;
; -1.615 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.555      ;
; -1.611 ; clk_div:clock_divider|constant[18] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.552      ;
; -1.609 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.548      ;
; -1.602 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.541      ;
; -1.600 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.539      ;
; -1.599 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.538      ;
; -1.589 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.528      ;
; -1.582 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.522      ;
; -1.580 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.519      ;
; -1.580 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.520      ;
; -1.580 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.520      ;
; -1.579 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.519      ;
; -1.579 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.518      ;
; -1.578 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.518      ;
; -1.578 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.517      ;
; -1.576 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.515      ;
; -1.573 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.513      ;
; -1.573 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.513      ;
; -1.572 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.512      ;
; -1.571 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.511      ;
; -1.570 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.509      ;
; -1.569 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.508      ;
; -1.563 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.502      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi2dac:converter|clk_1MHz'                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.900 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.840      ;
; -0.900 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.840      ;
; -0.900 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.840      ;
; -0.900 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.840      ;
; -0.900 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.840      ;
; -0.774 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.714      ;
; -0.774 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.714      ;
; -0.774 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.714      ;
; -0.774 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.714      ;
; -0.774 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.714      ;
; -0.640 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.580      ;
; -0.640 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.580      ;
; -0.640 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.580      ;
; -0.640 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.580      ;
; -0.640 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.580      ;
; -0.588 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[1]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.289      ;
; -0.588 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[2]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.289      ;
; -0.588 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[3]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.289      ;
; -0.588 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[4]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.289      ;
; -0.588 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[0]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.289      ;
; -0.545 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.485      ;
; -0.545 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.485      ;
; -0.545 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.485      ;
; -0.545 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.485      ;
; -0.545 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.485      ;
; -0.481 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.421      ;
; -0.478 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.418      ;
; -0.455 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.395      ;
; -0.455 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.395      ;
; -0.455 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.395      ;
; -0.455 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.395      ;
; -0.455 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.395      ;
; -0.450 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[8]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.151      ;
; -0.447 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[4]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.148      ;
; -0.447 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[6]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.148      ;
; -0.446 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[11] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.147      ;
; -0.445 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[9]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.146      ;
; -0.441 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[14] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.142      ;
; -0.439 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[3]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.140      ;
; -0.439 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[7]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.140      ;
; -0.438 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[2]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.139      ;
; -0.434 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[5]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.135      ;
; -0.434 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[12] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.135      ;
; -0.433 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[10] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.134      ;
; -0.426 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[15] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.127      ;
; -0.425 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[13] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.126      ;
; -0.359 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.299      ;
; -0.357 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.297      ;
; -0.356 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.296      ;
; -0.355 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.295      ;
; -0.352 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.292      ;
; -0.314 ; spi2dac:converter|dac_start     ; spi2dac:converter|dac_cs        ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.284     ; 1.015      ;
; -0.221 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.161      ;
; -0.218 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.158      ;
; -0.126 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.066      ;
; -0.123 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.063      ;
; -0.110 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.050      ;
; -0.109 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.049      ;
; -0.109 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.049      ;
; -0.108 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.048      ;
; -0.107 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.047      ;
; -0.103 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.043      ;
; -0.103 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.043      ;
; -0.100 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.040      ;
; -0.099 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.039      ;
; -0.093 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.033      ;
; -0.092 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 1.032      ;
; -0.042 ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 0.982      ;
; 0.057  ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 0.883      ;
; 0.059  ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 0.881      ;
; 0.059  ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 0.881      ;
; 0.061  ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 0.879      ;
; 0.064  ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 0.876      ;
; 0.064  ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 0.876      ;
; 0.065  ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 0.875      ;
; 0.065  ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 0.875      ;
; 0.066  ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 0.874      ;
; 0.066  ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 0.874      ;
; 0.074  ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 0.866      ;
; 0.328  ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 0.612      ;
; 0.329  ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 0.611      ;
; 0.330  ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 0.610      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                            ;
+--------+------------------------------------------+------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.011 ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz ; CLOCK_50    ; 0.000        ; 2.184      ; 2.527      ;
; 0.299  ; clk_div:clock_divider|clkout             ; clk_div:clock_divider|clkout             ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.312  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|sr_state.IDLE          ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.334  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ; spi2dac:converter|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.284      ; 0.792      ;
; 0.354  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.553      ;
; 0.367  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|dac_start              ; spi2dac:converter|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.284      ; 0.825      ;
; 0.404  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; spi2dac:converter|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.284      ; 0.862      ;
; 0.415  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.284      ; 0.873      ;
; 0.422  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.382      ; 0.948      ;
; 0.422  ; pulse_gen:pulse_generator|state.IDLE     ; pulse_gen:pulse_generator|load           ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.621      ;
; 0.435  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.382      ; 0.961      ;
; 0.446  ; pulse_gen:pulse_generator|load           ; spi2dac:converter|dac_start              ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.645      ;
; 0.498  ; clk_div:clock_divider|constant[8]        ; clk_div:clock_divider|constant[8]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.697      ;
; 0.500  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.699      ;
; 0.504  ; clk_div:clock_divider|constant[7]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.703      ;
; 0.506  ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz ; CLOCK_50    ; -0.500       ; 2.184      ; 2.544      ;
; 0.506  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.705      ;
; 0.507  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.068      ; 0.719      ;
; 0.512  ; clk_div:clock_divider|constant[1]        ; clk_div:clock_divider|constant[1]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; pulse_gen:pulse_generator|load           ; spi2dac:converter|sr_state.IDLE          ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.711      ;
; 0.514  ; clk_div:clock_divider|constant[11]       ; clk_div:clock_divider|constant[11]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.713      ;
; 0.515  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.382      ; 1.041      ;
; 0.526  ; pulse_gen:pulse_generator|load           ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.725      ;
; 0.527  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.382      ; 1.053      ;
; 0.527  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[0]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.726      ;
; 0.544  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.743      ;
; 0.550  ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ; spi2dac:converter|sr_state.IDLE          ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.749      ;
; 0.572  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|dac_start              ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.771      ;
; 0.641  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.840      ;
; 0.732  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.931      ;
; 0.747  ; clk_div:clock_divider|constant[7]        ; clk_div:clock_divider|constant[8]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.946      ;
; 0.750  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.949      ;
; 0.755  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.954      ;
; 0.757  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[8]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.956      ;
; 0.760  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.959      ;
; 0.761  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[1]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.960      ;
; 0.768  ; clk_div:clock_divider|constant[10]       ; clk_div:clock_divider|constant[11]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.054      ; 0.966      ;
; 0.770  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; -0.259     ; 0.655      ;
; 0.771  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.970      ;
; 0.772  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.971      ;
; 0.772  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; -0.259     ; 0.657      ;
; 0.780  ; clk_div:clock_divider|constant[19]       ; clk_div:clock_divider|constant[19]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.979      ;
; 0.781  ; clk_div:clock_divider|constant[12]       ; clk_div:clock_divider|constant[12]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.980      ;
; 0.781  ; clk_div:clock_divider|constant[14]       ; clk_div:clock_divider|constant[14]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.980      ;
; 0.797  ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; spi2dac:converter|dac_start              ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 0.996      ;
; 0.814  ; clk_div:clock_divider|constant[19]       ; clk_div:clock_divider|constant[20]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.387      ; 1.345      ;
; 0.818  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.017      ;
; 0.820  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.019      ;
; 0.835  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.034      ;
; 0.835  ; clk_div:clock_divider|constant[15]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.387      ; 1.366      ;
; 0.837  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; -0.259     ; 0.722      ;
; 0.839  ; clk_div:clock_divider|constant[9]        ; clk_div:clock_divider|constant[11]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.054      ; 1.037      ;
; 0.844  ; clk_div:clock_divider|constant[14]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.387      ; 1.375      ;
; 0.845  ; clk_div:clock_divider|constant[8]        ; clk_div:clock_divider|constant[11]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.054      ; 1.043      ;
; 0.847  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.046      ;
; 0.849  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.048      ;
; 0.856  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[8]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.055      ;
; 0.856  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.055      ;
; 0.868  ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.067      ;
; 0.869  ; clk_div:clock_divider|constant[21]       ; clk_div:clock_divider|constant[21]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.068      ; 1.081      ;
; 0.876  ; clk_div:clock_divider|constant[13]       ; clk_div:clock_divider|constant[13]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.075      ;
; 0.877  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.076      ;
; 0.878  ; clk_div:clock_divider|constant[15]       ; clk_div:clock_divider|constant[15]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.077      ;
; 0.880  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.079      ;
; 0.907  ; clk_div:clock_divider|constant[19]       ; clk_div:clock_divider|constant[21]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.387      ; 1.438      ;
; 0.908  ; clk_div:clock_divider|constant[15]       ; clk_div:clock_divider|constant[17]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.387      ; 1.439      ;
; 0.909  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.108      ;
; 0.911  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.110      ;
; 0.917  ; clk_div:clock_divider|constant[14]       ; clk_div:clock_divider|constant[17]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.387      ; 1.448      ;
; 0.930  ; clk_div:clock_divider|constant[13]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.387      ; 1.461      ;
; 0.933  ; clk_div:clock_divider|constant[7]        ; clk_div:clock_divider|constant[11]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.054      ; 1.131      ;
; 0.934  ; clk_div:clock_divider|constant[9]        ; clk_div:clock_divider|constant[9]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.133      ;
; 0.939  ; clk_div:clock_divider|constant[10]       ; clk_div:clock_divider|constant[10]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.138      ;
; 0.941  ; clk_div:clock_divider|constant[12]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.387      ; 1.472      ;
; 0.943  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[3]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.142      ;
; 0.943  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[5]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.142      ;
; 0.943  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[11]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.054      ; 1.141      ;
; 0.945  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.144      ;
; 0.946  ; clk_div:clock_divider|constant[18]       ; clk_div:clock_divider|constant[20]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.387      ; 1.477      ;
; 0.947  ; clk_div:clock_divider|constant[1]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.146      ;
; 0.952  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[8]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.151      ;
; 0.957  ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.156      ;
; 0.960  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.159      ;
; 0.964  ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[8]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.163      ;
; 0.993  ; clk_div:clock_divider|constant[21]       ; clk_div:clock_divider|clkout             ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.068      ; 1.205      ;
; 0.999  ; clk_div:clock_divider|constant[20]       ; clk_div:clock_divider|clkout             ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.068      ; 1.211      ;
; 1.002  ; clk_div:clock_divider|constant[19]       ; clk_div:clock_divider|clkout             ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.387      ; 1.533      ;
; 1.003  ; clk_div:clock_divider|constant[13]       ; clk_div:clock_divider|constant[17]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.387      ; 1.534      ;
; 1.010  ; clk_div:clock_divider|constant[15]       ; clk_div:clock_divider|constant[20]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.387      ; 1.541      ;
; 1.014  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.213      ;
; 1.014  ; clk_div:clock_divider|constant[12]       ; clk_div:clock_divider|constant[17]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.387      ; 1.545      ;
; 1.019  ; clk_div:clock_divider|constant[18]       ; clk_div:clock_divider|constant[18]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.218      ;
; 1.019  ; spi2dac:converter|dac_start              ; spi2dac:converter|dac_start              ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.218      ;
; 1.019  ; clk_div:clock_divider|constant[14]       ; clk_div:clock_divider|constant[20]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.387      ; 1.550      ;
; 1.024  ; clk_div:clock_divider|constant[11]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.387      ; 1.555      ;
; 1.025  ; clk_div:clock_divider|constant[11]       ; clk_div:clock_divider|constant[12]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.224      ;
; 1.026  ; clk_div:clock_divider|constant[20]       ; clk_div:clock_divider|constant[20]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.068      ; 1.238      ;
; 1.028  ; clk_div:clock_divider|constant[13]       ; clk_div:clock_divider|constant[14]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.227      ;
; 1.036  ; clk_div:clock_divider|constant[1]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.055      ; 1.235      ;
+--------+------------------------------------------+------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi2dac:converter|clk_1MHz'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.340 ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.540      ;
; 0.496 ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.696      ;
; 0.497 ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.696      ;
; 0.498 ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.697      ;
; 0.498 ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.697      ;
; 0.498 ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.697      ;
; 0.499 ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.698      ;
; 0.501 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.700      ;
; 0.507 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.706      ;
; 0.515 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.714      ;
; 0.521 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.720      ;
; 0.592 ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.791      ;
; 0.662 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.861      ;
; 0.680 ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.879      ;
; 0.739 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.938      ;
; 0.740 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.939      ;
; 0.741 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.940      ;
; 0.743 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.942      ;
; 0.745 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.944      ;
; 0.748 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.947      ;
; 0.749 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.948      ;
; 0.750 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.949      ;
; 0.752 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.951      ;
; 0.752 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.951      ;
; 0.753 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.952      ;
; 0.753 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.952      ;
; 0.754 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.953      ;
; 0.754 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.953      ;
; 0.754 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.953      ;
; 0.756 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.955      ;
; 0.760 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.960      ;
; 0.763 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.962      ;
; 0.845 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.044      ;
; 0.846 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.045      ;
; 0.849 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.048      ;
; 0.850 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.049      ;
; 0.856 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.055      ;
; 0.857 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.056      ;
; 0.888 ; spi2dac:converter|dac_start     ; spi2dac:converter|dac_cs        ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 0.948      ;
; 0.948 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[5]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 1.008      ;
; 0.949 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[7]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 1.009      ;
; 0.949 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[10] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 1.009      ;
; 0.951 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.150      ;
; 0.954 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[3]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 1.014      ;
; 0.959 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[6]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 1.019      ;
; 0.959 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[9]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 1.019      ;
; 0.959 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[12] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 1.019      ;
; 0.960 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[15] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 1.020      ;
; 0.961 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[8]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 1.021      ;
; 0.961 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[11] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 1.021      ;
; 0.961 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[14] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 1.021      ;
; 0.962 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[4]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 1.022      ;
; 0.962 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[13] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 1.022      ;
; 0.968 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[2]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 1.028      ;
; 0.984 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.183      ;
; 0.989 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.188      ;
; 0.990 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.189      ;
; 0.991 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.190      ;
; 1.065 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.264      ;
; 1.065 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.264      ;
; 1.065 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.264      ;
; 1.065 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.264      ;
; 1.135 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[1]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 1.195      ;
; 1.135 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[2]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 1.195      ;
; 1.135 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[3]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 1.195      ;
; 1.135 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[4]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 1.195      ;
; 1.135 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[0]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.114     ; 1.195      ;
; 1.136 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.335      ;
; 1.137 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.336      ;
; 1.175 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.374      ;
; 1.175 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.374      ;
; 1.267 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.466      ;
; 1.267 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.466      ;
; 1.267 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.466      ;
; 1.558 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.757      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                        ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|clkout             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|load           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|state.IDLE     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|clk_1MHz               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|dac_start              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.IDLE          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_FALL ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ;
; 0.079  ; 0.263        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[4]                 ;
; 0.089  ; 0.273        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|clk_1MHz               ;
; 0.089  ; 0.273        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[0]                 ;
; 0.089  ; 0.273        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[1]                 ;
; 0.089  ; 0.273        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[2]                 ;
; 0.089  ; 0.273        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[3]                 ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|load           ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|state.IDLE     ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|dac_start              ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.IDLE          ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_FALL ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[0]        ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[10]       ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[11]       ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[12]       ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[13]       ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[14]       ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[15]       ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[18]       ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[19]       ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[1]        ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[2]        ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[3]        ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[4]        ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[5]        ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[6]        ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[7]        ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[8]        ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[9]        ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|clkout             ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[16]       ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[17]       ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[20]       ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[21]       ;
; 0.239  ; 0.239        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[4]|clk                     ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                         ;
; 0.249  ; 0.249        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|clk_1MHz|clk                   ;
; 0.249  ; 0.249        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[0]|clk                     ;
; 0.249  ; 0.249        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[1]|clk                     ;
; 0.249  ; 0.249        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[2]|clk                     ;
; 0.249  ; 0.249        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[3]|clk                     ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|dac_start|clk                  ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|sr_state.IDLE|clk              ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|sr_state.WAIT_CSB_FALL|clk     ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|sr_state.WAIT_CSB_HIGH|clk     ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_generator|load|clk                 ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_generator|state.IDLE|clk           ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[0]|clk            ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[10]|clk           ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[11]|clk           ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[12]|clk           ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[13]|clk           ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[14]|clk           ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[15]|clk           ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[18]|clk           ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[19]|clk           ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[1]|clk            ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[2]|clk            ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[3]|clk            ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[4]|clk            ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[5]|clk            ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[6]|clk            ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[7]|clk            ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spi2dac:converter|clk_1MHz'                                                                    ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_cs            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_ld            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[4]          ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_cs            ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_ld            ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[10]     ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[11]     ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[12]     ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[13]     ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[14]     ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[15]     ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[2]      ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[3]      ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[4]      ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[5]      ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[6]      ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[7]      ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[8]      ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[9]      ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[0]          ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[1]          ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[2]          ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[3]          ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[4]          ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[10]     ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[11]     ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[12]     ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[13]     ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[14]     ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[15]     ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[2]      ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[3]      ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[4]      ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[5]      ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[6]      ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[7]      ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[8]      ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[9]      ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_cs            ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_ld            ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[0]          ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[1]          ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[2]          ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[3]          ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[4]          ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[10]|clk         ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[11]|clk         ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[12]|clk         ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[13]|clk         ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[14]|clk         ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[15]|clk         ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[2]|clk          ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[3]|clk          ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[4]|clk          ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[5]|clk          ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[6]|clk          ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[7]|clk          ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[8]|clk          ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[9]|clk          ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_cs|clk                ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_ld|clk                ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[0]|clk              ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[1]|clk              ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[2]|clk              ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[3]|clk              ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[4]|clk              ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|inclk[0] ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz|q                ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|inclk[0] ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|outclk   ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_cs|clk                ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_ld|clk                ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[10]|clk         ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[11]|clk         ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[12]|clk         ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[13]|clk         ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[14]|clk         ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[15]|clk         ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[2]|clk          ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[3]|clk          ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; SW[*]     ; spi2dac:converter|clk_1MHz ; 1.573 ; 2.037 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[0]    ; spi2dac:converter|clk_1MHz ; 1.548 ; 1.992 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[1]    ; spi2dac:converter|clk_1MHz ; 1.534 ; 2.005 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[2]    ; spi2dac:converter|clk_1MHz ; 1.267 ; 1.742 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[3]    ; spi2dac:converter|clk_1MHz ; 1.573 ; 2.037 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[4]    ; spi2dac:converter|clk_1MHz ; 1.528 ; 1.999 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[5]    ; spi2dac:converter|clk_1MHz ; 1.548 ; 2.022 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[6]    ; spi2dac:converter|clk_1MHz ; 1.265 ; 1.739 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[7]    ; spi2dac:converter|clk_1MHz ; 1.539 ; 1.971 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[8]    ; spi2dac:converter|clk_1MHz ; 1.525 ; 1.973 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[9]    ; spi2dac:converter|clk_1MHz ; 1.321 ; 1.774 ; Rise       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; SW[*]     ; spi2dac:converter|clk_1MHz ; -0.911 ; -1.358 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[0]    ; spi2dac:converter|clk_1MHz ; -1.187 ; -1.608 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[1]    ; spi2dac:converter|clk_1MHz ; -1.169 ; -1.614 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[2]    ; spi2dac:converter|clk_1MHz ; -0.912 ; -1.361 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[3]    ; spi2dac:converter|clk_1MHz ; -1.210 ; -1.651 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[4]    ; spi2dac:converter|clk_1MHz ; -1.163 ; -1.608 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[5]    ; spi2dac:converter|clk_1MHz ; -1.182 ; -1.630 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[6]    ; spi2dac:converter|clk_1MHz ; -0.911 ; -1.358 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[7]    ; spi2dac:converter|clk_1MHz ; -1.158 ; -1.573 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[8]    ; spi2dac:converter|clk_1MHz ; -1.161 ; -1.584 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[9]    ; spi2dac:converter|clk_1MHz ; -0.970 ; -1.401 ; Rise       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_CS    ; spi2dac:converter|clk_1MHz ; 7.042 ; 7.152 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_LD    ; spi2dac:converter|clk_1MHz ; 6.017 ; 5.939 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_SDI   ; spi2dac:converter|clk_1MHz ; 6.036 ; 5.909 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 7.743 ; 7.913 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 3.518 ;       ; Fall       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_CS    ; spi2dac:converter|clk_1MHz ; 6.827 ; 6.938 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_LD    ; spi2dac:converter|clk_1MHz ; 5.848 ; 5.768 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_SDI   ; spi2dac:converter|clk_1MHz ; 5.866 ; 5.740 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 7.498 ; 3.541 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 3.453 ;       ; Fall       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -0.929 ; -12.461       ;
; spi2dac:converter|clk_1MHz ; -0.154 ; -0.770        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -0.031 ; -0.031        ;
; spi2dac:converter|clk_1MHz ; 0.194  ; 0.000         ;
+----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -48.482       ;
; spi2dac:converter|clk_1MHz ; -1.000 ; -21.000       ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.929 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.880      ;
; -0.926 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.877      ;
; -0.918 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.869      ;
; -0.908 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.860      ;
; -0.861 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.812      ;
; -0.858 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.809      ;
; -0.843 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.794      ;
; -0.825 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.776      ;
; -0.791 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.743      ;
; -0.791 ; clk_div:clock_divider|constant[10] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.742      ;
; -0.791 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.742      ;
; -0.785 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.736      ;
; -0.783 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.735      ;
; -0.777 ; clk_div:clock_divider|constant[13] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.729      ;
; -0.770 ; clk_div:clock_divider|constant[12] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.722      ;
; -0.758 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.709      ;
; -0.756 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.707      ;
; -0.755 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.706      ;
; -0.753 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.704      ;
; -0.744 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.695      ;
; -0.744 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.695      ;
; -0.744 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.695      ;
; -0.743 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.694      ;
; -0.741 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.692      ;
; -0.741 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.692      ;
; -0.741 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.692      ;
; -0.740 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.691      ;
; -0.731 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.682      ;
; -0.728 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.679      ;
; -0.723 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.674      ;
; -0.720 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.671      ;
; -0.695 ; clk_div:clock_divider|constant[17] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.451      ;
; -0.690 ; clk_div:clock_divider|constant[16] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.446      ;
; -0.687 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.639      ;
; -0.685 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.637      ;
; -0.680 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.631      ;
; -0.678 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.629      ;
; -0.675 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.626      ;
; -0.675 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.626      ;
; -0.674 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.625      ;
; -0.673 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.625      ;
; -0.673 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.625      ;
; -0.673 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.625      ;
; -0.673 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.624      ;
; -0.672 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.623      ;
; -0.672 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.624      ;
; -0.671 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.622      ;
; -0.670 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.621      ;
; -0.669 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.621      ;
; -0.660 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.612      ;
; -0.658 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.609      ;
; -0.658 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.609      ;
; -0.658 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.609      ;
; -0.657 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.608      ;
; -0.652 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.604      ;
; -0.646 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.597      ;
; -0.645 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.596      ;
; -0.645 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.596      ;
; -0.645 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.596      ;
; -0.643 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.594      ;
; -0.643 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.594      ;
; -0.642 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.593      ;
; -0.640 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.591      ;
; -0.637 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.588      ;
; -0.635 ; clk_div:clock_divider|constant[15] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.587      ;
; -0.625 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.576      ;
; -0.625 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.576      ;
; -0.623 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.574      ;
; -0.618 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.569      ;
; -0.618 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.569      ;
; -0.618 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.569      ;
; -0.617 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.568      ;
; -0.617 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.568      ;
; -0.616 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.567      ;
; -0.615 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.566      ;
; -0.615 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.566      ;
; -0.614 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.565      ;
; -0.614 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.565      ;
; -0.613 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.565      ;
; -0.613 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.564      ;
; -0.612 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.563      ;
; -0.608 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.559      ;
; -0.600 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.551      ;
; -0.600 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.551      ;
; -0.600 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.551      ;
; -0.600 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.551      ;
; -0.599 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.550      ;
; -0.597 ; spi2dac:converter|ctr[1]           ; spi2dac:converter|clk_1MHz         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.548      ;
; -0.596 ; spi2dac:converter|ctr[2]           ; spi2dac:converter|clk_1MHz         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.547      ;
; -0.591 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.543      ;
; -0.590 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; clk_div:clock_divider|constant[13] ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.542      ;
; -0.589 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.541      ;
; -0.589 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.540      ;
; -0.589 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.540      ;
; -0.589 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.540      ;
; -0.588 ; clk_div:clock_divider|constant[18] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.540      ;
; -0.588 ; clk_div:clock_divider|constant[13] ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.540      ;
; -0.587 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.538      ;
; -0.587 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.538      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi2dac:converter|clk_1MHz'                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.154 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.106      ;
; -0.154 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.106      ;
; -0.154 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.106      ;
; -0.154 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.106      ;
; -0.154 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.106      ;
; -0.068 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.020      ;
; -0.068 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.020      ;
; -0.068 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.020      ;
; -0.068 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.020      ;
; -0.068 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.020      ;
; 0.030  ; spi2dac:converter|state[3]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.922      ;
; 0.030  ; spi2dac:converter|state[3]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.922      ;
; 0.030  ; spi2dac:converter|state[3]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.922      ;
; 0.030  ; spi2dac:converter|state[3]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.922      ;
; 0.030  ; spi2dac:converter|state[3]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.922      ;
; 0.081  ; spi2dac:converter|state[2]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.871      ;
; 0.081  ; spi2dac:converter|state[2]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.871      ;
; 0.081  ; spi2dac:converter|state[2]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.871      ;
; 0.081  ; spi2dac:converter|state[2]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.871      ;
; 0.081  ; spi2dac:converter|state[2]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.871      ;
; 0.082  ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.870      ;
; 0.083  ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.869      ;
; 0.120  ; spi2dac:converter|state[4]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.832      ;
; 0.120  ; spi2dac:converter|state[4]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.832      ;
; 0.120  ; spi2dac:converter|state[4]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.832      ;
; 0.120  ; spi2dac:converter|state[4]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.832      ;
; 0.120  ; spi2dac:converter|state[4]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.832      ;
; 0.122  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.830      ;
; 0.123  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.829      ;
; 0.125  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.827      ;
; 0.131  ; spi2dac:converter|dac_start     ; spi2dac:converter|state[1]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.754      ;
; 0.131  ; spi2dac:converter|dac_start     ; spi2dac:converter|state[2]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.754      ;
; 0.131  ; spi2dac:converter|dac_start     ; spi2dac:converter|state[3]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.754      ;
; 0.131  ; spi2dac:converter|dac_start     ; spi2dac:converter|state[4]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.754      ;
; 0.131  ; spi2dac:converter|dac_start     ; spi2dac:converter|state[0]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.754      ;
; 0.138  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[8]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.747      ;
; 0.140  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[6]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.745      ;
; 0.141  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[4]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.744      ;
; 0.143  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[11] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.742      ;
; 0.146  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[9]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.739      ;
; 0.147  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[14] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.738      ;
; 0.149  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[3]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.736      ;
; 0.150  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[2]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.735      ;
; 0.150  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[7]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.735      ;
; 0.156  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[5]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.729      ;
; 0.156  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[12] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.729      ;
; 0.157  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[10] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.728      ;
; 0.164  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[15] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.721      ;
; 0.165  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[13] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.720      ;
; 0.168  ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.784      ;
; 0.169  ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.783      ;
; 0.249  ; spi2dac:converter|dac_start     ; spi2dac:converter|dac_cs        ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.092     ; 0.636      ;
; 0.266  ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.686      ;
; 0.267  ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.685      ;
; 0.284  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.668      ;
; 0.285  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.667      ;
; 0.285  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.667      ;
; 0.287  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.665      ;
; 0.289  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.663      ;
; 0.290  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.662      ;
; 0.291  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.661      ;
; 0.291  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.661      ;
; 0.291  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.661      ;
; 0.293  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.659      ;
; 0.293  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.659      ;
; 0.317  ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.635      ;
; 0.318  ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.634      ;
; 0.337  ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.615      ;
; 0.405  ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.036     ; 0.546      ;
; 0.407  ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.036     ; 0.544      ;
; 0.408  ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.036     ; 0.543      ;
; 0.409  ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.036     ; 0.542      ;
; 0.409  ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.036     ; 0.542      ;
; 0.409  ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.036     ; 0.542      ;
; 0.409  ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.036     ; 0.542      ;
; 0.410  ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.036     ; 0.541      ;
; 0.410  ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.036     ; 0.541      ;
; 0.410  ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.036     ; 0.541      ;
; 0.427  ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.525      ;
; 0.576  ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.036     ; 0.375      ;
; 0.577  ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.036     ; 0.374      ;
; 0.578  ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.036     ; 0.373      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                            ;
+--------+------------------------------------------+------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.031 ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz ; CLOCK_50    ; 0.000        ; 1.317      ; 1.505      ;
; 0.180  ; clk_div:clock_divider|clkout             ; clk_div:clock_divider|clkout             ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.188  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|sr_state.IDLE          ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.207  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.326      ;
; 0.251  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ; spi2dac:converter|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.092      ; 0.457      ;
; 0.252  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.232      ; 0.568      ;
; 0.253  ; pulse_gen:pulse_generator|state.IDLE     ; pulse_gen:pulse_generator|load           ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.372      ;
; 0.262  ; pulse_gen:pulse_generator|load           ; spi2dac:converter|dac_start              ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.381      ;
; 0.266  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.232      ; 0.582      ;
; 0.273  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|dac_start              ; spi2dac:converter|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.092      ; 0.479      ;
; 0.287  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.092      ; 0.493      ;
; 0.291  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; spi2dac:converter|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.092      ; 0.497      ;
; 0.297  ; clk_div:clock_divider|constant[8]        ; clk_div:clock_divider|constant[8]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.417      ;
; 0.298  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.418      ;
; 0.299  ; clk_div:clock_divider|constant[7]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.419      ;
; 0.300  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.420      ;
; 0.305  ; clk_div:clock_divider|constant[1]        ; clk_div:clock_divider|constant[1]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.043      ; 0.433      ;
; 0.306  ; clk_div:clock_divider|constant[11]       ; clk_div:clock_divider|constant[11]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.425      ;
; 0.309  ; pulse_gen:pulse_generator|load           ; spi2dac:converter|sr_state.IDLE          ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.428      ;
; 0.313  ; pulse_gen:pulse_generator|load           ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.432      ;
; 0.314  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[0]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.434      ;
; 0.319  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.232      ; 0.635      ;
; 0.328  ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ; spi2dac:converter|sr_state.IDLE          ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.447      ;
; 0.332  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.232      ; 0.648      ;
; 0.332  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.451      ;
; 0.345  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|dac_start              ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.464      ;
; 0.386  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.506      ;
; 0.440  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.560      ;
; 0.447  ; clk_div:clock_divider|constant[7]        ; clk_div:clock_divider|constant[8]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.567      ;
; 0.452  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.572      ;
; 0.454  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.575      ;
; 0.457  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.577      ;
; 0.459  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.579      ;
; 0.460  ; clk_div:clock_divider|constant[19]       ; clk_div:clock_divider|constant[19]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.579      ;
; 0.460  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[8]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.580      ;
; 0.461  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; -0.153     ; 0.392      ;
; 0.462  ; clk_div:clock_divider|constant[12]       ; clk_div:clock_divider|constant[12]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.581      ;
; 0.462  ; clk_div:clock_divider|constant[14]       ; clk_div:clock_divider|constant[14]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.581      ;
; 0.463  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; -0.153     ; 0.394      ;
; 0.463  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[1]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.583      ;
; 0.469  ; clk_div:clock_divider|constant[10]       ; clk_div:clock_divider|constant[11]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.588      ;
; 0.471  ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; spi2dac:converter|dac_start              ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.590      ;
; 0.476  ; clk_div:clock_divider|constant[19]       ; clk_div:clock_divider|constant[20]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.231      ; 0.791      ;
; 0.487  ; clk_div:clock_divider|constant[15]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.231      ; 0.802      ;
; 0.496  ; clk_div:clock_divider|constant[21]       ; clk_div:clock_divider|constant[21]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.043      ; 0.623      ;
; 0.499  ; clk_div:clock_divider|constant[14]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.231      ; 0.814      ;
; 0.501  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.621      ;
; 0.504  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; -0.153     ; 0.435      ;
; 0.504  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.624      ;
; 0.512  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.632      ;
; 0.515  ; clk_div:clock_divider|constant[9]        ; clk_div:clock_divider|constant[11]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.634      ;
; 0.518  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.638      ;
; 0.521  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[8]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.641      ;
; 0.522  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.642      ;
; 0.523  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.643      ;
; 0.523  ; clk_div:clock_divider|constant[13]       ; clk_div:clock_divider|constant[13]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.642      ;
; 0.523  ; clk_div:clock_divider|constant[15]       ; clk_div:clock_divider|constant[15]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.642      ;
; 0.523  ; clk_div:clock_divider|constant[8]        ; clk_div:clock_divider|constant[11]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.642      ;
; 0.525  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.645      ;
; 0.527  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.647      ;
; 0.533  ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.653      ;
; 0.548  ; clk_div:clock_divider|constant[18]       ; clk_div:clock_divider|constant[20]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.231      ; 0.863      ;
; 0.549  ; clk_div:clock_divider|constant[19]       ; clk_div:clock_divider|constant[21]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.231      ; 0.864      ;
; 0.552  ; clk_div:clock_divider|constant[15]       ; clk_div:clock_divider|constant[17]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.231      ; 0.867      ;
; 0.553  ; clk_div:clock_divider|constant[13]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.231      ; 0.868      ;
; 0.555  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.675      ;
; 0.558  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.678      ;
; 0.559  ; clk_div:clock_divider|constant[9]        ; clk_div:clock_divider|constant[9]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.679      ;
; 0.561  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[5]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.681      ;
; 0.563  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[3]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.683      ;
; 0.564  ; clk_div:clock_divider|constant[10]       ; clk_div:clock_divider|constant[10]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.684      ;
; 0.564  ; clk_div:clock_divider|constant[14]       ; clk_div:clock_divider|constant[17]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.231      ; 0.879      ;
; 0.565  ; clk_div:clock_divider|constant[12]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.231      ; 0.880      ;
; 0.572  ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz ; CLOCK_50    ; -0.500       ; 1.317      ; 1.608      ;
; 0.576  ; spi2dac:converter|dac_start              ; spi2dac:converter|dac_start              ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.695      ;
; 0.577  ; clk_div:clock_divider|constant[7]        ; clk_div:clock_divider|constant[11]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.696      ;
; 0.583  ; clk_div:clock_divider|constant[20]       ; clk_div:clock_divider|constant[20]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.043      ; 0.710      ;
; 0.585  ; clk_div:clock_divider|constant[18]       ; clk_div:clock_divider|constant[18]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.704      ;
; 0.585  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.705      ;
; 0.585  ; clk_div:clock_divider|constant[1]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.705      ;
; 0.588  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[8]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.708      ;
; 0.590  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[11]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.709      ;
; 0.594  ; clk_div:clock_divider|constant[16]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.043      ; 0.721      ;
; 0.596  ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.716      ;
; 0.598  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.718      ;
; 0.599  ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[8]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.719      ;
; 0.601  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.721      ;
; 0.603  ; clk_div:clock_divider|constant[19]       ; clk_div:clock_divider|clkout             ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.231      ; 0.918      ;
; 0.608  ; clk_div:clock_divider|constant[11]       ; clk_div:clock_divider|constant[12]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.727      ;
; 0.610  ; clk_div:clock_divider|constant[15]       ; clk_div:clock_divider|constant[20]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.231      ; 0.925      ;
; 0.612  ; clk_div:clock_divider|constant[13]       ; clk_div:clock_divider|constant[14]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.035      ; 0.731      ;
; 0.614  ; clk_div:clock_divider|constant[17]       ; clk_div:clock_divider|constant[17]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.043      ; 0.741      ;
; 0.615  ; clk_div:clock_divider|constant[11]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.231      ; 0.930      ;
; 0.617  ; clk_div:clock_divider|constant[21]       ; clk_div:clock_divider|clkout             ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.043      ; 0.744      ;
; 0.618  ; clk_div:clock_divider|constant[13]       ; clk_div:clock_divider|constant[17]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.231      ; 0.933      ;
; 0.621  ; clk_div:clock_divider|constant[4]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.036      ; 0.741      ;
; 0.621  ; clk_div:clock_divider|constant[18]       ; clk_div:clock_divider|constant[21]       ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.231      ; 0.936      ;
+--------+------------------------------------------+------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi2dac:converter|clk_1MHz'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.194 ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.316      ;
; 0.295 ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.417      ;
; 0.300 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.419      ;
; 0.302 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.421      ;
; 0.308 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.427      ;
; 0.313 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.432      ;
; 0.347 ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.466      ;
; 0.385 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.504      ;
; 0.397 ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.516      ;
; 0.408 ; spi2dac:converter|dac_start     ; spi2dac:converter|dac_cs        ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.019      ; 0.541      ;
; 0.428 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.548      ;
; 0.428 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.548      ;
; 0.429 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.549      ;
; 0.429 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.549      ;
; 0.429 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.549      ;
; 0.431 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.551      ;
; 0.432 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.552      ;
; 0.434 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.554      ;
; 0.434 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.554      ;
; 0.434 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.554      ;
; 0.435 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.555      ;
; 0.449 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.568      ;
; 0.457 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.576      ;
; 0.460 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.579      ;
; 0.460 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.579      ;
; 0.463 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.582      ;
; 0.463 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.582      ;
; 0.465 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.585      ;
; 0.474 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[5]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.020      ; 0.608      ;
; 0.474 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[10] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.020      ; 0.608      ;
; 0.476 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[12] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.020      ; 0.610      ;
; 0.480 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[2]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.020      ; 0.614      ;
; 0.480 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[3]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.020      ; 0.614      ;
; 0.480 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[7]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.020      ; 0.614      ;
; 0.483 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[9]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.020      ; 0.617      ;
; 0.483 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[14] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.020      ; 0.617      ;
; 0.486 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[11] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.020      ; 0.620      ;
; 0.487 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[4]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.020      ; 0.621      ;
; 0.487 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[6]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.020      ; 0.621      ;
; 0.489 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[8]  ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.020      ; 0.623      ;
; 0.489 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[13] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.020      ; 0.623      ;
; 0.489 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[15] ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.020      ; 0.623      ;
; 0.520 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.639      ;
; 0.520 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.639      ;
; 0.521 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.640      ;
; 0.523 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.642      ;
; 0.526 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.645      ;
; 0.529 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.648      ;
; 0.551 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.671      ;
; 0.563 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[1]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.019      ; 0.696      ;
; 0.563 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[2]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.019      ; 0.696      ;
; 0.563 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[3]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.019      ; 0.696      ;
; 0.563 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[4]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.019      ; 0.696      ;
; 0.563 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[0]      ; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.019      ; 0.696      ;
; 0.575 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.695      ;
; 0.577 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.697      ;
; 0.605 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.724      ;
; 0.606 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.725      ;
; 0.623 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.742      ;
; 0.623 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.742      ;
; 0.623 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.742      ;
; 0.623 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.742      ;
; 0.676 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.795      ;
; 0.677 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.796      ;
; 0.692 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.811      ;
; 0.692 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.811      ;
; 0.747 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.866      ;
; 0.747 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.866      ;
; 0.747 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.866      ;
; 0.903 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 1.022      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                        ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|clkout             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|load           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|state.IDLE     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|clk_1MHz               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|dac_start              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.IDLE          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_FALL ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ;
; -0.262 ; -0.078       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[4]                 ;
; -0.258 ; -0.074       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|clkout             ;
; -0.258 ; -0.074       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[16]       ;
; -0.258 ; -0.074       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[17]       ;
; -0.258 ; -0.074       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[20]       ;
; -0.258 ; -0.074       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[21]       ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[0]        ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[10]       ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[11]       ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[12]       ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[13]       ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[14]       ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[15]       ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[18]       ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[19]       ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[1]        ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[2]        ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[3]        ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[4]        ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[5]        ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[6]        ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[7]        ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[8]        ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[9]        ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|load           ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|state.IDLE     ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|clk_1MHz               ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[0]                 ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[1]                 ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[2]                 ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[3]                 ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|dac_start              ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.IDLE          ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_FALL ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ;
; -0.082 ; -0.082       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[4]|clk                     ;
; -0.078 ; -0.078       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|clkout|clk                 ;
; -0.078 ; -0.078       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[16]|clk           ;
; -0.078 ; -0.078       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[17]|clk           ;
; -0.078 ; -0.078       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[20]|clk           ;
; -0.078 ; -0.078       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[21]|clk           ;
; -0.059 ; -0.059       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                         ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[0]|clk            ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[10]|clk           ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[1]|clk            ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[2]|clk            ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[3]|clk            ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[5]|clk            ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[6]|clk            ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[7]|clk            ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[8]|clk            ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[9]|clk            ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|clk_1MHz|clk                   ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[0]|clk                     ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[1]|clk                     ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[2]|clk                     ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[3]|clk                     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[11]|clk           ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[12]|clk           ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[13]|clk           ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[14]|clk           ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[15]|clk           ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[18]|clk           ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[19]|clk           ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spi2dac:converter|clk_1MHz'                                                                    ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_cs            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_ld            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[4]          ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_cs            ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_ld            ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[0]          ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[1]          ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[2]          ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[3]          ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[4]          ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[10]     ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[11]     ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[12]     ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[13]     ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[14]     ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[15]     ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[2]      ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[3]      ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[4]      ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[5]      ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[6]      ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[7]      ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[8]      ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[9]      ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_cs            ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_ld            ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[0]          ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[1]          ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[2]          ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[3]          ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[4]          ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[10]     ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[11]     ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[12]     ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[13]     ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[14]     ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[15]     ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[2]      ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[3]      ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[4]      ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[5]      ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[6]      ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[7]      ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[8]      ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[9]      ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_cs|clk                ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_ld|clk                ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[0]|clk              ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[1]|clk              ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[2]|clk              ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[3]|clk              ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[4]|clk              ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[10]|clk         ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[11]|clk         ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[12]|clk         ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[13]|clk         ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[14]|clk         ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[15]|clk         ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[2]|clk          ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[3]|clk          ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[4]|clk          ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[5]|clk          ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[6]|clk          ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[7]|clk          ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[8]|clk          ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[9]|clk          ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|inclk[0] ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz|q                ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|inclk[0] ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|outclk   ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_cs|clk                ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_ld|clk                ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[0]|clk              ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[1]|clk              ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[2]|clk              ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[3]|clk              ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[4]|clk              ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[10]|clk         ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[11]|clk         ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[12]|clk         ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; SW[*]     ; spi2dac:converter|clk_1MHz ; 0.934 ; 1.699 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[0]    ; spi2dac:converter|clk_1MHz ; 0.905 ; 1.668 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[1]    ; spi2dac:converter|clk_1MHz ; 0.908 ; 1.670 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[2]    ; spi2dac:converter|clk_1MHz ; 0.736 ; 1.485 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[3]    ; spi2dac:converter|clk_1MHz ; 0.934 ; 1.699 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[4]    ; spi2dac:converter|clk_1MHz ; 0.904 ; 1.666 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[5]    ; spi2dac:converter|clk_1MHz ; 0.922 ; 1.684 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[6]    ; spi2dac:converter|clk_1MHz ; 0.734 ; 1.482 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[7]    ; spi2dac:converter|clk_1MHz ; 0.905 ; 1.659 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[8]    ; spi2dac:converter|clk_1MHz ; 0.896 ; 1.657 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[9]    ; spi2dac:converter|clk_1MHz ; 0.783 ; 1.528 ; Rise       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; SW[*]     ; spi2dac:converter|clk_1MHz ; -0.511 ; -1.238 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[0]    ; spi2dac:converter|clk_1MHz ; -0.675 ; -1.415 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[1]    ; spi2dac:converter|clk_1MHz ; -0.678 ; -1.419 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[2]    ; spi2dac:converter|clk_1MHz ; -0.513 ; -1.242 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[3]    ; spi2dac:converter|clk_1MHz ; -0.704 ; -1.445 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[4]    ; spi2dac:converter|clk_1MHz ; -0.674 ; -1.415 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[5]    ; spi2dac:converter|clk_1MHz ; -0.692 ; -1.433 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[6]    ; spi2dac:converter|clk_1MHz ; -0.511 ; -1.238 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[7]    ; spi2dac:converter|clk_1MHz ; -0.662 ; -1.402 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[8]    ; spi2dac:converter|clk_1MHz ; -0.667 ; -1.407 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[9]    ; spi2dac:converter|clk_1MHz ; -0.560 ; -1.283 ; Rise       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_CS    ; spi2dac:converter|clk_1MHz ; 4.725 ; 4.558 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_LD    ; spi2dac:converter|clk_1MHz ; 3.862 ; 3.951 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_SDI   ; spi2dac:converter|clk_1MHz ; 3.901 ; 3.969 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 4.937 ; 5.270 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 2.358 ;       ; Fall       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_CS    ; spi2dac:converter|clk_1MHz ; 4.581 ; 4.424 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_LD    ; spi2dac:converter|clk_1MHz ; 3.756 ; 3.838 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_SDI   ; spi2dac:converter|clk_1MHz ; 3.793 ; 3.855 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 4.785 ; 2.275 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 2.315 ;       ; Fall       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+-----------------------------+---------+--------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack            ; -2.512  ; -0.031 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                   ; -2.512  ; -0.031 ; N/A      ; N/A     ; -3.000              ;
;  spi2dac:converter|clk_1MHz ; -1.111  ; 0.194  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS             ; -59.31  ; -0.031 ; 0.0      ; 0.0     ; -69.482             ;
;  CLOCK_50                   ; -44.678 ; -0.031 ; N/A      ; N/A     ; -48.482             ;
;  spi2dac:converter|clk_1MHz ; -14.632 ; 0.000  ; N/A      ; N/A     ; -21.000             ;
+-----------------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; SW[*]     ; spi2dac:converter|clk_1MHz ; 1.786 ; 2.333 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[0]    ; spi2dac:converter|clk_1MHz ; 1.757 ; 2.282 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[1]    ; spi2dac:converter|clk_1MHz ; 1.739 ; 2.282 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[2]    ; spi2dac:converter|clk_1MHz ; 1.454 ; 2.000 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[3]    ; spi2dac:converter|clk_1MHz ; 1.786 ; 2.333 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[4]    ; spi2dac:converter|clk_1MHz ; 1.733 ; 2.273 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[5]    ; spi2dac:converter|clk_1MHz ; 1.759 ; 2.320 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[6]    ; spi2dac:converter|clk_1MHz ; 1.452 ; 1.995 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[7]    ; spi2dac:converter|clk_1MHz ; 1.751 ; 2.255 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[8]    ; spi2dac:converter|clk_1MHz ; 1.730 ; 2.258 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[9]    ; spi2dac:converter|clk_1MHz ; 1.503 ; 2.031 ; Rise       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; SW[*]     ; spi2dac:converter|clk_1MHz ; -0.511 ; -1.238 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[0]    ; spi2dac:converter|clk_1MHz ; -0.675 ; -1.415 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[1]    ; spi2dac:converter|clk_1MHz ; -0.678 ; -1.419 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[2]    ; spi2dac:converter|clk_1MHz ; -0.513 ; -1.242 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[3]    ; spi2dac:converter|clk_1MHz ; -0.704 ; -1.445 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[4]    ; spi2dac:converter|clk_1MHz ; -0.674 ; -1.415 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[5]    ; spi2dac:converter|clk_1MHz ; -0.692 ; -1.433 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[6]    ; spi2dac:converter|clk_1MHz ; -0.511 ; -1.238 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[7]    ; spi2dac:converter|clk_1MHz ; -0.662 ; -1.402 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[8]    ; spi2dac:converter|clk_1MHz ; -0.667 ; -1.407 ; Rise       ; spi2dac:converter|clk_1MHz ;
;  SW[9]    ; spi2dac:converter|clk_1MHz ; -0.560 ; -1.283 ; Rise       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_CS    ; spi2dac:converter|clk_1MHz ; 7.651 ; 7.628 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_LD    ; spi2dac:converter|clk_1MHz ; 6.403 ; 6.405 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_SDI   ; spi2dac:converter|clk_1MHz ; 6.431 ; 6.365 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 8.306 ; 8.598 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 3.712 ;       ; Fall       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_CS    ; spi2dac:converter|clk_1MHz ; 4.581 ; 4.424 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_LD    ; spi2dac:converter|clk_1MHz ; 3.756 ; 3.838 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_SDI   ; spi2dac:converter|clk_1MHz ; 3.793 ; 3.855 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 4.785 ; 2.275 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 2.315 ;       ; Fall       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DAC_CS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_SDI       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_LD        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCK           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[9]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[8]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[7]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[6]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DAC_CS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DAC_SDI       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DAC_LD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.0402 V           ; 0.146 V                              ; 0.156 V                              ; 4.62e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.0402 V          ; 0.146 V                             ; 0.156 V                             ; 4.62e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DAC_CS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DAC_SDI       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DAC_LD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.064 V            ; 0.234 V                              ; 0.085 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.064 V           ; 0.234 V                             ; 0.085 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLOCK_50                   ; CLOCK_50                   ; 678      ; 0        ; 0        ; 0        ;
; spi2dac:converter|clk_1MHz ; CLOCK_50                   ; 5        ; 1        ; 0        ; 0        ;
; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 20       ; 0        ; 0        ; 0        ;
; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 77       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLOCK_50                   ; CLOCK_50                   ; 678      ; 0        ; 0        ; 0        ;
; spi2dac:converter|clk_1MHz ; CLOCK_50                   ; 5        ; 1        ; 0        ; 0        ;
; CLOCK_50                   ; spi2dac:converter|clk_1MHz ; 20       ; 0        ; 0        ; 0        ;
; spi2dac:converter|clk_1MHz ; spi2dac:converter|clk_1MHz ; 77       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 10    ; 10   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Dec 04 11:02:04 2015
Info: Command: quartus_sta dac_test -c dac_test
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'dac_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name spi2dac:converter|clk_1MHz spi2dac:converter|clk_1MHz
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.512
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.512       -44.678 CLOCK_50 
    Info (332119):    -1.111       -14.632 spi2dac:converter|clk_1MHz 
Info (332146): Worst-case hold slack is 0.042
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.042         0.000 CLOCK_50 
    Info (332119):     0.374         0.000 spi2dac:converter|clk_1MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -38.000 CLOCK_50 
    Info (332119):    -1.000       -21.000 spi2dac:converter|clk_1MHz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.179
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.179       -36.945 CLOCK_50 
    Info (332119):    -0.900       -11.603 spi2dac:converter|clk_1MHz 
Info (332146): Worst-case hold slack is -0.011
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.011        -0.011 CLOCK_50 
    Info (332119):     0.340         0.000 spi2dac:converter|clk_1MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -38.000 CLOCK_50 
    Info (332119):    -1.000       -21.000 spi2dac:converter|clk_1MHz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.929
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.929       -12.461 CLOCK_50 
    Info (332119):    -0.154        -0.770 spi2dac:converter|clk_1MHz 
Info (332146): Worst-case hold slack is -0.031
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.031        -0.031 CLOCK_50 
    Info (332119):     0.194         0.000 spi2dac:converter|clk_1MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -48.482 CLOCK_50 
    Info (332119):    -1.000       -21.000 spi2dac:converter|clk_1MHz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 481 megabytes
    Info: Processing ended: Fri Dec 04 11:02:08 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


