ТРОИЧНЫЙ ПОСЛЕДОВАТЕЛЬНЫЙ УМНОЖИТЕЛЬ 
 
А.С. Дронкин, А.А. Семёнов 
Саратовский национальный исследовательский 
государственный университет им. Н.Г. Чернышевского 
E-mail: dronkin.alexei@mail.ru 
 
Аннотация: Разработан троичный умножитель последовательного типа, 
выступающий в качестве составной части арифметико-логического устройства 
простого 
четырёхразрядного 
троичного 
процессора, 
и 
способный 
выполнять 
перемножение двух четырехразрядных чисел троичной симметричной системы 
счисления со знаком за шестнадцать тактов. Исследованы режимы работы троичного 
умножителя, выполненного на основе моделей цифровых троичных логических 
элементов. Проведено сравнение разработанного устройства с существующими 
аналогами, 
выявлены 
основные 
преимущества 
троичного 
последовательного 
умножителя. 
Ключевые 
слова: 
троичная 
логика, 
цифровые 
модели, 
повышение 
производительности, арифметико-логическое устройство, микропроцессор, аппаратный 
умножитель. 
 
Производительность современных микропроцессоров подходит к 
пределу. Тактовые частоты современных микропроцессоров успешно 
преодолели барьер в 5 ГГц, а разработчики и производители уверенно 
продвигаются к взятию следующего барьера в 6 ГГц [1-3]. Ещё 
сравнительно недавно такие цифры представлялись фантастикой — 
нижний край диапазона СВЧ, длины волн 6…5 см! Тем не менее, 
достаточно скоро этот предел будет достигнут. Сегодня это истина, 
которая с каждым годом становится всё более очевидной. Всем известный 
закон Мура зашёл в тупик, утратив связь с законом масштабирования 
Деннарда, 
и 
уже 
не 
характеризует 
рост 
эффективности 
и 
производительности процессоров [4, 5]. Быстродействие транзисторов, а 
вместе с ним и тактовая частота процессоров, уже не растут в тех темпах, 
как это было раньше и ожидать улучшения ситуации не приходятся. 
Развитие в области программного обеспечения и алгоритмов обработки 
информации всё ещё имеет пространство для роста [6], однако не способно 
дать сильный толчок для дальнейшего развития вычислительных систем. 
Столь необходимый импульс развитию вычислительной технике 
могут дать нововведения в области транзисторных технологий [7,8], или 
кардинальная смена подхода к устройству вычислительных систем в целом 
[9,10]. Однако развитие в данном направлении имеет серьезный недостаток 
– оно, очевидно, требует отказа от отработанных и отлаженных 
технологий 
производства 
электронных 
компонент. 
Существует 
альтернатива – подход, который способен обеспечить повышение 
производительности микропроцессорной техники, не требуя приносить в 
жертву 
привычные 
и 
отработанные 
технологии, 
как 
в 
области 
производства электронных компонент, так и в области архитектуры 
процессоров. Это – использование в качестве основы цифровой 

63 
 
вычислительной техники не двоичной, а троичной логики (троичной 
системы счисления). Одним из преимуществ, которое способен обеспечить 
подобный 
подход, 
является 
упрощение 
схемотехники 
и 
рост 
эффективности выполнения арифметических операций с помощью 
вычислительной техники на основе троичной логики. В рамках данной 
работы это будет продемонстрировано на примере троичного аппаратного 
умножителя последовательного типа. 
Умножитель – это функциональный блок процессора, который 
входит в состав арифметико-логического устройства и способен выполнять 
перемножение двух чисел. Существующие умножители условно можно 
разделить на два типа: 
• 
Последовательно-параллельные. 
Множимое 
параллельно 
умножа-ется на каждый разряд множителя, получаемые частные 
произведения суммируются со сдвигом. 
• 
Параллельные. В наиболее простом случае (матричный 
умножитель) осуществляется параллельное перемножение всех разрядов 
множимого и множителя, после чего n-частных произведений суммируется 
в n-каскадах сумматоров.  
Последовательно-параллельные умножители являются более 
экономичными с точки зрения аппаратных затрат, но работают 
значительно медленнее, чем их параллельные аналоги, в том случае, если 
решена проблема с необходимостью распространения значения переноса. 
Целью данной работы было разработать полностью последовательный 
троичный умножитель, который можно выполнить с использованием 
минимального 
количества 
троичных 
электронных 
компонент, 
что 
целесообразно при конструировании троичных миникомпьютеров малой 
разрядности. 
Единственным 
известным 
на 
сегодня 
рабочим 
экземпляром 
умножителя, способным осуществлять операции над троичными числами, 
является блок умножения, входящий в состав малой цифровой 
вычислительной машины «Сетунь» [11]. Умножитель был выполнен в 
качестве законченного функционального блока и успешно использовался 
для решения практических задач. Его можно отнести к последовательно-
параллельному типу: разряды множимого и множителя последовательно 
поступают на вход умножителя, потактово формируя на выходах схем 
поразрядного 
умножения 
результаты 
произведения, 
сдвинутые 
по 
времени. Результаты произведения поступают на суммирующую схему, 
которая включает в себя семь трёхвходовых полных троичных сумматора 
и один двухвходовый полный троичный сумматор. В результате работы 
данного умножителя, на его входе последовательно формировались 
разряды произведения, начиная с младших. Несмотря на то, что 
умножитель, 
используемый 
в 
ЭВМ 
«Сетунь», 
является 
вполне 
работоспособным, 
его 
конструкция 
требует 
значительных 
затрат 

64 
 
аппаратных 
средств, 
что 
представляется 
нецелесообразным 
для 
процессоров небольшой разрядности. 
Прежде чем перейти к разработке троичного последовательного 
умножителя, необходимо было определить, как можно выполнить 
операцию двоичного перемножения двух четырёхразрядных чисел с 
минимальными затратами аппаратных средств. Для этой цели вполне 
применим «метод накопления частных произведений» [12], на основе 
которого функционируют наиболее простые двоичные последовательно-
параллельные умножители. Использовав схему Горнера [13], и проведя ряд 
преобразований, данный алгоритм можно представить в виде следующей 
формулы: 
(
)
(
)
(
)
(
)
4
1
1
1
1
0
1
2
3
2
0
2
2
2
2
C
A B
A b
A b
A b
A b
−
−
−
−
=
×
=
+
×
+
×
+
×
+
×
 
(1) 
(
)
1
1
0
2
;
0,1,2,3;
0
i
i
i
C
C
A b
i
C
−
+ =
+
×
=
=  
(2) 
Здесь 
ib  — значения i -го разрядов числа B, нумерация начинается с 
младшего разряда; 
i
C  — это частные произведения, в честь которых метод 
и получил своё название. Чтобы построить полностью последовательный 
двоичный умножитель перепишем формулу (1), расписав операцию 
поразрядного умножения множимого на бит множителя 
j
A b
×
 и учтя, что 
необходимо прибавить результат к уже накопленной сумме частных 
произведений: 
(
)
(
)
(
)
(
)
(
)
4
1
1
1
1
,0
0
,1
1
,2
2
,3
3
2
2
2
2
2
j
j
j
j
j
j
j
j
j
j
C
A b
c
a b
c
a b
c
a b
c
a b
−
−
−
−
+
×
=
+
+
+
+
+
+
+
 
(3) 
Алгоритм, описываемый данным выражением, позволяет выполнить 
перемножение двух четырёхразрядных чисел, используя всего один 
одноразрядный сумматор, а не пять, как это было бы в последовательно-
параллельном умножителе. Заметим, что при таком подходе не 
рассматриваются знаки множителя, множимого и результата. Чтобы 
работать с числами со знаком в двоичной системе необходимо ввести 
дополнительный знаковый бит, который будет принимать значение 02, в 
том случае, если число положительно, и 12, если число отрицательно. При 
умножении чисел в прямом коде, показанный выше алгоритм будет 
работать без изменений, однако необходимо будет дополнить схему 
двоичным логическим элементом строгой дизъюнкции, который определит 
знак результата. Но обычно отрицательные числа представляются в 
дополнительном коде. Для этого число поразрядно инвертируется и к 
результату прибавляется 12. При этом в значащих разрядах остаётся 
дополнение до числа на 1 большего старшего целого, например, в нашем 
случае это 
4
2
B
−
. В таком случае после получения предварительного 
результата необходимо провести корректировку, чтобы преобразовать его 
к истинному результату умножения. Это усложняет схемотехнику как 
самого устройства умножения, так и блока управления им. 

65 
 
При переходе к троичному последовательному умножителю, примем 
за основу формулу (3), но вместо деления и умножения на 210 используем 
умножение и деление на 310: 
(
)
(
)
(
)
(
)
(
)
4
1
1
1
1
,0
0
,1
1
,2
2
,3
3
3
3
3
3
3
j
j
j
j
j
j
j
j
j
j
C
A b
c
a b
c
a b
c
a b
c
a b
−
−
−
−
+
×
=
+
+
+
+
+
+
+
 
(4) 
Стоит подчеркнуть, что данный подход корректен и вполне в 
рассматриваемом 
случае 
применим, 
поскольку 
при 
выполнении 
одноразрядного троичного умножения, также как и двоичного, результат 
остаётся одноразрядным. В противном случае указанный алгоритм будет 
уже неэффективным. На рисунке представлена схема последовательного 
троичного умножителя. Она выполнена на основе цифровых моделей 
троичных логических элементов, разработанных в рамках цикла работ по 
исследованию возможности создания троичного компьютера, и, в 
частности, 
использованных 
при 
конструировании 
одноразрядного 
арифметико-логического устройства троичного процессора [14]. Для 
хранения множимого, множителя и результата используются три троичных 
четырехразрядных 
универсальных 
сдвиговых 
регистра. 
Также 
используется полный одноразрядный троичный сумматор, который на 
рисунке обозначен как элемент DD15:A. Последнее полученное значение 
переноса хранится в троичном D-триггере. На рисунке этот элемент 
обозначен индексом DD14:A. Для выполнения операции поразрядного 
троичного умножения используется троичный логический элемент 
«исключающее ИЛИ» (DD12:A), выход которого инвертируется с 
помощью элемента троичного отрицания (DD13:A). 
Следует отметить, что регистры хранения множимого, множителя, 
результата, и устройство управления являются блоками непосредственно 
процессора, а не самого умножителя. 
Умножение выполняется за 16 тактов. Перед началом выполнения 
операции в регистр A заносится множимое, в регистр B – множитель, а в 
регистр C – ноль. После этого, за первые четыре такта младший разряд 
множителя – B0, поразрядно умножается на каждый из разрядов 
множимого, для этого регистр A на каждом такте сдвигается вправо, то 
есть на каждом шаге умножение происходит на младший разряд регистра 
A — A0, и суммируется с соответствующим разрядом регистра C, для 
этого регистр C также на каждом шаге сдвигается вправо. В конце 
четвертого такта происходит сдвиг регистра B, чтобы обеспечить 
поразрядное произведение множимого на следующий по старшинству 
разряд множителя за новые четыре такта, а также записать младший разряд 
числа, хранимого в регистре C. Регистр C при этом также сдвигается и 
сохраняет последнее значение переноса. Таким образом, после каждого 
такта, кратного четырём, регистр C хранит старшие разряды суммы 
частичных произведений, а регистр C хранит младшие разряды суммы 

66 
 
частичных произведений и ещё неиспользованные разряды множителя. В 
конце цикла умножения, после шестнадцатого такта в регистре C окажутся 
старшие разряды суммы всех частичных произведений, а в регистре B – 
младшие, то есть, в эти два регистра будет записан результат произведения 
множимого на множитель. 
 
Рис. 1. Модель последовательного троичного умножителя.  
Представлен результат умножения +910 на -2310. Результат: -310*8110 + 3610 = -20710 
 
Возможности разработанного троичного умножителя значительно 
шире, чем у его двоичного аналога. Во-первых, он способен выполнять 
операции над числами со знаком, не требуя никаких дополнительных 
схемотехнических усложнений. Во-вторых, он способен работать с 
числами в гораздо большем диапазоне — от -4010 до +4010, тогда как 
аналогичная 
схема 
последовательного 
двоичного 
умножителя 
перемножает лишь числа в диапазоне от 010 до 1510. В сравнении с 
троичным 
умножителем, 
входящим 
в 
состав 
малой 
цифровой 
вычислительной 
машины 
«Сетунь», 
разработанное 
устройство 
значительно экономичнее с точки зрения затрат аппаратных средств, что 
делает его оптимальным с точки зрения реализации небольших троичных 
процессоров малой разрядности. 
 
Библиографический список 
1. 
https://ark.intel.com/content/www/ru/ru/ark/products/148263/intel-core-i7-
8086k-processor-12m-cache-up-to-5-00-ghz.html. Процессор Intel® Core™ i7-8086K (12 
МБ кэш-памяти, до 5,00 ГГц) Спецификации продукции. Обращение к ресурсу 
18.02.2022. 
2. 
https://www.intel.ru/content/www/ru/ru/products/sku/199332/intel-core-
i910900k-processor-20m-cache-up-to-5-30-ghz/specifications.html. 
Процессор 
Intel® 

67 
 
Core™ i9-10900K (20 МБ кэш-памяти, тактовая частота до 5,30 ГГц). Обращение к 
ресурсу 18.02.2022. 
3. 
https://hyperpc.ru/hardware/processors/intel-core-i9-10900k. 
Процессор 
Intel® Core™ i9-10900K – фото, технические характеристики, обзор от экспертов 
HYPERPC. Обращение к ресурсу 18.02.2022. 
4. 
https://www.ixbt.com/platform/nanometers-2020.html. 
Мурки, 
Т. 
Как 
считают нанометры, как их на самом деле надо считать, и почему не все с этим 
согласны. Обращение к ресурсу 18.02.2022. 
5. 
https://habr.com/ru/company/cloud_mts/blog/454326/. Кроме Мура ‒ кто еще 
формули-ровал законы масштабирования вычислительных систем. Обращение к 
ресурсу 18.02.2022. 
6. 
https://www.iguides.ru/main/other/zakon_mura_bolshe_ne_vypolnyaetsya_est_
li_eshche_sposoby_podnyat_proizvoditelnost_kompyuterov/. Морозов, Е. Закон Мура 
больше не выполняется ‒ есть ли еще способы поднять производительность 
компьютеров? Обращение к ресурсу 18.02.2022. 
7. 
https://habr.com/ru/company/cloud_mts/blog/455868/. «Преодолевая» закон 
Мура: транзисторные технологии будущего. Обращение к ресурсу 18.02.2022. 
8. 
https://habr.com/ru/company/cloud_mts/blog/457156/. Какими могут быть 
вычислительные системы будущего. Обращение к ресурсу 18.02.2022. 
9. 
https://habr.com/ru/post/512328/. 
Новый 
подход 
к 
использованию 
фотонных технологий в машинном обучении. Обращение к ресурсу 18.02.2022. 
10. 
https://m.habr.com/ru/post/512656/. Новый закон Мура и причем здесь 
фотоника? Обращение к ресурсу 18.02.2022. 
11. 
Брусенцов Н.П., Маслов С.П., Розин В.П., Тишулина A.M. Малая цифровая 
вычислительная машина «Сетунь». – М.: Изд-во Моск. ун-та, 1965. 145 с. 
12. 
Каневский Ю.С. Компьютерная арифметика, конспект лекций. – Киев: 
НИПФ «ДиаСофт», 1994. 231 с.  
13. 
Левитин А.В. Алгоритмы. Введение в разработку и анализ. –  М.: 
Вильямс, 2006. 576 с. 
14. 
Дронкин А.С., Семёнов А.А. Модели троичных логических элементов и их 
применение в схемотехнике процессоров. ‒ Взаимодействие сверхвысокочастотного, 
терагерцового 
и 
оптического 
излучения 
с 
полупроводниковыми 
микро- 
и 
наноструктурами, метаматериалами и биообъектами: Сборник статей восьмой 
Всероссийской научной школы-семинара / под ред. проф. Ал.В. Скрипаля. Саратов: 
Изд-во «Саратовский источник», 2021. С. 31-36. 
 
 
 

68