TimeQuest Timing Analyzer report for ddl_ctrlr
Fri Sep 05 10:02:32 2014
Quartus II 64-Bit Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Progagation Delay
 43. Minimum Progagation Delay
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths
 51. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; ddl_ctrlr                                                        ;
; Device Family      ; Stratix II                                                       ;
; Device Name        ; EP2S15F484C5                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; ddl_ctrlr.sdc ; OK     ; Fri Sep 05 10:02:30 2014 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                            ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+
; Clock Name                               ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                              ; Targets                               ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+
; altera_reserved_tck                      ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { altera_reserved_tck }               ;
; CLK40DES1                                ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { CLK40DES1 }                         ;
; inst85                                   ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { inst85 }                            ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; Generated ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[0] } ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; Generated ; 50.000  ; 20.0 MHz  ; 0.000 ; 25.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[1] } ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; Generated ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[2] } ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; Generated ; 6.250   ; 160.0 MHz ; 0.000 ; 3.125  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[4] } ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+


+--------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                        ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 69.95 MHz  ; 69.95 MHz       ; PLL0:inst2|altpll:altpll_component|_clk0 ;      ;
; 81.91 MHz  ; 81.91 MHz       ; PLL0:inst2|altpll:altpll_component|_clk2 ;      ;
; 154.61 MHz ; 154.61 MHz      ; PLL0:inst2|altpll:altpll_component|_clk1 ;      ;
; 192.2 MHz  ; 192.2 MHz       ; PLL0:inst2|altpll:altpll_component|_clk4 ;      ;
; 333.78 MHz ; 333.78 MHz      ; inst85                                   ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.399  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 3.575  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 4.328  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 5.763  ; 0.000         ;
; inst85                                   ; 22.004 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.516 ; 0.000         ;
; inst85                                   ; 0.744 ; 0.000         ;
+------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Slow Model Recovery Summary                                       ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.536  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 6.951  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 7.623  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 9.850  ; 0.000         ;
; inst85                                   ; 11.726 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Removal Summary                                        ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.838  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 1.121  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 1.121  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 1.137  ; 0.000         ;
; inst85                                   ; 12.603 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 1.713  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 11.269 ; 0.000         ;
; inst85                                   ; 11.680 ; 0.000         ;
; CLK40DES1                                ; 12.500 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 24.180 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 48.769 ; 0.000         ;
; altera_reserved_tck                      ; 97.778 ; 0.000         ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 6.163 ; 6.163 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 6.163 ; 6.163 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 4.960 ; 4.960 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 4.968 ; 4.968 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.969 ; 4.969 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 4.616 ; 4.616 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 4.958 ; 4.958 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 5.149 ; 5.149 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 4.938 ; 4.938 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 4.749 ; 4.749 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 4.565 ; 4.565 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 5.130 ; 5.130 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 4.941 ; 4.941 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 5.500 ; 5.500 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 7.250 ; 7.250 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 6.612 ; 6.612 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 6.397 ; 6.397 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 6.492 ; 6.492 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 6.278 ; 6.278 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 6.949 ; 6.949 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 7.109 ; 7.109 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 6.237 ; 6.237 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 7.250 ; 7.250 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 6.583 ; 6.583 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 6.583 ; 6.583 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 6.561 ; 6.561 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 6.096 ; 6.096 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 6.432 ; 6.432 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 6.659 ; 6.659 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 5.418 ; 5.418 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 5.418 ; 5.418 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 5.210 ; 5.210 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 5.251 ; 5.251 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 5.302 ; 5.302 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 4.821 ; 4.821 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 4.395 ; 4.395 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 5.050 ; 5.050 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.235 ; 5.235 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 7.804 ; 7.804 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 7.051 ; 7.051 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 5.663 ; 5.663 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 5.657 ; 5.657 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 5.796 ; 5.796 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 5.651 ; 5.651 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 6.082 ; 6.082 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 5.413 ; 5.413 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 5.905 ; 5.905 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 5.837 ; 5.837 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 5.282 ; 5.282 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 5.171 ; 5.171 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 5.347 ; 5.347 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 6.642 ; 6.642 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 4.945 ; 4.945 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 6.105 ; 6.105 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 5.315 ; 5.315 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 5.773 ; 5.773 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 5.631 ; 5.631 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 7.051 ; 7.051 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 5.207 ; 5.207 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 7.020 ; 7.020 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 4.603 ; 4.603 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 6.076 ; 6.076 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 4.614 ; 4.614 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.348 ; 5.348 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 4.842 ; 4.842 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 6.161 ; 6.161 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 4.482 ; 4.482 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 5.921 ; 5.921 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 5.267 ; 5.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 5.516 ; 5.516 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 5.375 ; 5.375 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 5.732 ; 5.732 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 7.987 ; 7.987 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 9.565 ; 9.565 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.072 ; 8.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.072 ; 8.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.050 ; 8.050 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.585 ; 7.585 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 7.921 ; 7.921 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 8.148 ; 8.148 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 5.552 ; 5.552 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 6.971 ; 6.971 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 6.311 ; 6.311 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 6.166 ; 6.166 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 6.546 ; 6.546 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 6.971 ; 6.971 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 6.262 ; 6.262 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 3.982 ; 3.982 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 1.541 ; 1.541 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 1.718 ; 1.718 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 1.882 ; 1.882 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.004 ; 2.004 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 2.631 ; 2.631 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.700 ; 2.700 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 3.819 ; 3.819 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.322 ; 2.322 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 1.076 ; 1.076 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 1.582 ; 1.582 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 1.138 ; 1.138 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 2.435 ; 2.435 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 1.108 ; 1.108 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.279 ; 2.279 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 1.150 ; 1.150 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 1.952 ; 1.952 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 2.246 ; 2.246 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 3.432 ; 3.432 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 1.802 ; 1.802 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 3.344 ; 3.344 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 1.477 ; 1.477 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 3.423 ; 3.423 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 1.421 ; 1.421 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 3.416 ; 3.416 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 1.427 ; 1.427 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 3.982 ; 3.982 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 1.091 ; 1.091 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.154 ; 2.154 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 1.472 ; 1.472 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 1.917 ; 1.917 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 1.154 ; 1.154 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 1.964 ; 1.964 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 6.968 ; 6.968 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 6.424 ; 6.424 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.840 ; 6.840 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 5.818 ; 5.818 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 4.434 ; 4.434 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 5.619 ; 5.619 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 4.021 ; 4.021 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 5.818 ; 5.818 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 4.572 ; 4.572 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 5.812 ; 5.812 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 4.040 ; 4.040 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 5.280 ; 5.280 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 4.346 ; 4.346 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 5.487 ; 5.487 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.184 ; 6.184 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 5.210 ; 5.210 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 5.631 ; 5.631 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 4.974 ; 4.974 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.623 ; 5.623 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 5.021 ; 5.021 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 5.476 ; 5.476 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 5.860 ; 5.860 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 5.564 ; 5.564 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 4.443 ; 4.443 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 6.184 ; 6.184 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 4.557 ; 4.557 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 6.175 ; 6.175 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 4.588 ; 4.588 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.825 ; 5.825 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 4.606 ; 4.606 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 5.289 ; 5.289 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 4.465 ; 4.465 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 5.807 ; 5.807 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 5.009 ; 5.009 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 6.440 ; 6.440 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 4.283 ; 4.283 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 1.842 ; 1.842 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.019 ; 2.019 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.183 ; 2.183 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.305 ; 2.305 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 2.932 ; 2.932 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 3.001 ; 3.001 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 4.120 ; 4.120 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.623 ; 2.623 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 1.377 ; 1.377 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 1.883 ; 1.883 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 1.439 ; 1.439 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 2.736 ; 2.736 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 1.409 ; 1.409 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 2.580 ; 2.580 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 1.451 ; 1.451 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 2.253 ; 2.253 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.547 ; 2.547 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 3.733 ; 3.733 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 2.103 ; 2.103 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 3.645 ; 3.645 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 1.778 ; 1.778 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 3.724 ; 3.724 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 1.722 ; 1.722 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 3.717 ; 3.717 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 1.728 ; 1.728 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 4.283 ; 4.283 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 1.392 ; 1.392 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 2.455 ; 2.455 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 1.773 ; 1.773 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 2.218 ; 2.218 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 1.455 ; 1.455 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 2.265 ; 2.265 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 6.637 ; 6.637 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 5.312 ; 5.312 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbCTRLn     ; CLK40DES1  ; 5.209 ; 5.209 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]      ; CLK40DES1  ; 7.608 ; 7.608 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[0]     ; CLK40DES1  ; 5.437 ; 5.437 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[1]     ; CLK40DES1  ; 6.230 ; 6.230 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[2]     ; CLK40DES1  ; 5.921 ; 5.921 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[3]     ; CLK40DES1  ; 5.461 ; 5.461 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[4]     ; CLK40DES1  ; 6.107 ; 6.107 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[5]     ; CLK40DES1  ; 5.850 ; 5.850 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[6]     ; CLK40DES1  ; 6.601 ; 6.601 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[7]     ; CLK40DES1  ; 5.791 ; 5.791 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[8]     ; CLK40DES1  ; 6.214 ; 6.214 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[9]     ; CLK40DES1  ; 5.230 ; 5.230 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[10]    ; CLK40DES1  ; 5.440 ; 5.440 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[11]    ; CLK40DES1  ; 4.959 ; 4.959 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[12]    ; CLK40DES1  ; 6.012 ; 6.012 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[13]    ; CLK40DES1  ; 5.292 ; 5.292 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[14]    ; CLK40DES1  ; 5.360 ; 5.360 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[15]    ; CLK40DES1  ; 4.960 ; 4.960 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[16]    ; CLK40DES1  ; 6.667 ; 6.667 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[17]    ; CLK40DES1  ; 5.858 ; 5.858 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[18]    ; CLK40DES1  ; 5.808 ; 5.808 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[19]    ; CLK40DES1  ; 6.698 ; 6.698 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[20]    ; CLK40DES1  ; 4.757 ; 4.757 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[21]    ; CLK40DES1  ; 6.612 ; 6.612 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[22]    ; CLK40DES1  ; 4.726 ; 4.726 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[23]    ; CLK40DES1  ; 7.608 ; 7.608 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[24]    ; CLK40DES1  ; 5.651 ; 5.651 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[25]    ; CLK40DES1  ; 6.549 ; 6.549 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[26]    ; CLK40DES1  ; 5.060 ; 5.060 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[27]    ; CLK40DES1  ; 5.322 ; 5.322 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[28]    ; CLK40DES1  ; 5.277 ; 5.277 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[29]    ; CLK40DES1  ; 5.027 ; 5.027 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[30]    ; CLK40DES1  ; 4.983 ; 4.983 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[31]    ; CLK40DES1  ; 5.257 ; 5.257 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbTENn      ; CLK40DES1  ; 7.823 ; 7.823 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fiBENn      ; CLK40DES1  ; 6.267 ; 6.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fiDIR       ; CLK40DES1  ; 5.183 ; 5.183 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fiLFn       ; CLK40DES1  ; 5.205 ; 5.205 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -4.244 ; -4.244 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -5.842 ; -5.842 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -4.639 ; -4.639 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -4.647 ; -4.647 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -4.648 ; -4.648 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -4.295 ; -4.295 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -4.637 ; -4.637 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -4.828 ; -4.828 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -4.617 ; -4.617 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -4.428 ; -4.428 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -4.244 ; -4.244 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -4.809 ; -4.809 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -4.620 ; -4.620 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -4.821 ; -4.821 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -5.014 ; -5.014 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -5.284 ; -5.284 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -5.243 ; -5.243 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -5.453 ; -5.453 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -5.344 ; -5.344 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -5.566 ; -5.566 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -5.014 ; -5.014 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -5.233 ; -5.233 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -5.709 ; -5.709 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -5.775 ; -5.775 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -6.262 ; -6.262 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -6.240 ; -6.240 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -5.775 ; -5.775 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -6.111 ; -6.111 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -6.338 ; -6.338 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -3.878 ; -3.878 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -3.944 ; -3.944 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -3.878 ; -3.878 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -3.912 ; -3.912 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -3.934 ; -3.934 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -4.500 ; -4.500 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -4.072 ; -4.072 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -4.692 ; -4.692 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -4.868 ; -4.868 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -6.547 ; -6.547 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -4.161 ; -4.161 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -4.882 ; -4.882 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -5.336 ; -5.336 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -5.433 ; -5.433 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -5.326 ; -5.326 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -5.036 ; -5.036 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -4.769 ; -4.769 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -5.277 ; -5.277 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -5.013 ; -5.013 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -4.961 ; -4.961 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -4.850 ; -4.850 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -5.026 ; -5.026 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -6.321 ; -6.321 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -4.624 ; -4.624 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -5.784 ; -5.784 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -4.994 ; -4.994 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -5.452 ; -5.452 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -5.310 ; -5.310 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -6.730 ; -6.730 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -4.886 ; -4.886 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -6.699 ; -6.699 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -4.282 ; -4.282 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -5.755 ; -5.755 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -4.293 ; -4.293 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -5.027 ; -5.027 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -4.521 ; -4.521 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -5.840 ; -5.840 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -4.161 ; -4.161 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -5.600 ; -5.600 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -4.946 ; -4.946 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -5.195 ; -5.195 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -5.054 ; -5.054 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -5.411 ; -5.411 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -6.056 ; -6.056 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -8.308 ; -8.308 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -6.499 ; -6.499 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -6.986 ; -6.986 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -6.964 ; -6.964 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -6.499 ; -6.499 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -6.835 ; -6.835 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -7.062 ; -7.062 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -5.231 ; -5.231 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -4.789 ; -4.789 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -4.789 ; -4.789 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -4.802 ; -4.802 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -5.459 ; -5.459 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -5.910 ; -5.910 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -3.134 ; -3.134 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.775 ; -0.775 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -1.240 ; -1.240 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -1.417 ; -1.417 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -1.581 ; -1.581 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -1.703 ; -1.703 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.330 ; -2.330 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.399 ; -2.399 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -3.518 ; -3.518 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.021 ; -2.021 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.775 ; -0.775 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -1.281 ; -1.281 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.837 ; -0.837 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -2.134 ; -2.134 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.807 ; -0.807 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -1.978 ; -1.978 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.849 ; -0.849 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -1.651 ; -1.651 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -1.945 ; -1.945 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -3.131 ; -3.131 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -1.501 ; -1.501 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -3.043 ; -3.043 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -1.176 ; -1.176 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -3.122 ; -3.122 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -1.120 ; -1.120 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -3.115 ; -3.115 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -1.126 ; -1.126 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -3.681 ; -3.681 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.790 ; -0.790 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -1.853 ; -1.853 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.171 ; -1.171 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -1.616 ; -1.616 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.853 ; -0.853 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -1.663 ; -1.663 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -3.331 ; -3.331 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -4.801 ; -4.801 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -5.152 ; -5.152 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -3.700 ; -3.700 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -4.113 ; -4.113 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -5.298 ; -5.298 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -3.700 ; -3.700 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -5.497 ; -5.497 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -4.251 ; -4.251 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -5.491 ; -5.491 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -3.719 ; -3.719 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -4.959 ; -4.959 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -4.025 ; -4.025 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -5.166 ; -5.166 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -4.122 ; -4.122 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -4.889 ; -4.889 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -5.310 ; -5.310 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -4.653 ; -4.653 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -5.302 ; -5.302 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -4.700 ; -4.700 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -5.155 ; -5.155 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -5.539 ; -5.539 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -5.243 ; -5.243 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -4.122 ; -4.122 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -5.863 ; -5.863 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -4.236 ; -4.236 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -5.854 ; -5.854 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -4.267 ; -4.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -5.504 ; -5.504 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -4.285 ; -4.285 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -4.968 ; -4.968 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -4.144 ; -4.144 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -5.486 ; -5.486 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -4.688 ; -4.688 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -3.435 ; -3.435 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -1.076 ; -1.076 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -1.541 ; -1.541 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -1.718 ; -1.718 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -1.882 ; -1.882 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.004 ; -2.004 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.631 ; -2.631 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.700 ; -2.700 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -3.819 ; -3.819 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.322 ; -2.322 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -1.076 ; -1.076 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -1.582 ; -1.582 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -1.138 ; -1.138 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -2.435 ; -2.435 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -1.108 ; -1.108 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -2.279 ; -2.279 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -1.150 ; -1.150 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -1.952 ; -1.952 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.246 ; -2.246 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -3.432 ; -3.432 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -1.802 ; -1.802 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -3.344 ; -3.344 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -1.477 ; -1.477 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -3.423 ; -3.423 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -1.421 ; -1.421 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -3.416 ; -3.416 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -1.427 ; -1.427 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -3.982 ; -3.982 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -1.091 ; -1.091 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -2.154 ; -2.154 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -1.472 ; -1.472 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -1.917 ; -1.917 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -1.154 ; -1.154 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -1.964 ; -1.964 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -3.632 ; -3.632 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -4.520 ; -4.520 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbCTRLn     ; CLK40DES1  ; -4.887 ; -4.887 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]      ; CLK40DES1  ; -4.403 ; -4.403 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[0]     ; CLK40DES1  ; -5.111 ; -5.111 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[1]     ; CLK40DES1  ; -5.763 ; -5.763 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[2]     ; CLK40DES1  ; -4.749 ; -4.749 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[3]     ; CLK40DES1  ; -5.128 ; -5.128 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[4]     ; CLK40DES1  ; -5.519 ; -5.519 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[5]     ; CLK40DES1  ; -5.526 ; -5.526 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[6]     ; CLK40DES1  ; -6.277 ; -6.277 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[7]     ; CLK40DES1  ; -5.469 ; -5.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[8]     ; CLK40DES1  ; -5.891 ; -5.891 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[9]     ; CLK40DES1  ; -4.879 ; -4.879 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[10]    ; CLK40DES1  ; -4.595 ; -4.595 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[11]    ; CLK40DES1  ; -4.636 ; -4.636 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[12]    ; CLK40DES1  ; -5.688 ; -5.688 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[13]    ; CLK40DES1  ; -4.971 ; -4.971 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[14]    ; CLK40DES1  ; -5.036 ; -5.036 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[15]    ; CLK40DES1  ; -4.638 ; -4.638 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[16]    ; CLK40DES1  ; -6.345 ; -6.345 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[17]    ; CLK40DES1  ; -5.535 ; -5.535 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[18]    ; CLK40DES1  ; -5.175 ; -5.175 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[19]    ; CLK40DES1  ; -6.367 ; -6.367 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[20]    ; CLK40DES1  ; -4.433 ; -4.433 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[21]    ; CLK40DES1  ; -6.289 ; -6.289 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[22]    ; CLK40DES1  ; -4.403 ; -4.403 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[23]    ; CLK40DES1  ; -5.250 ; -5.250 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[24]    ; CLK40DES1  ; -5.047 ; -5.047 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[25]    ; CLK40DES1  ; -5.715 ; -5.715 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[26]    ; CLK40DES1  ; -4.422 ; -4.422 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[27]    ; CLK40DES1  ; -4.540 ; -4.540 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[28]    ; CLK40DES1  ; -4.951 ; -4.951 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[29]    ; CLK40DES1  ; -4.695 ; -4.695 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[30]    ; CLK40DES1  ; -4.653 ; -4.653 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[31]    ; CLK40DES1  ; -4.884 ; -4.884 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbTENn      ; CLK40DES1  ; -6.435 ; -6.435 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fiBENn      ; CLK40DES1  ; -5.942 ; -5.942 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fiDIR       ; CLK40DES1  ; -4.862 ; -4.862 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fiLFn       ; CLK40DES1  ; -4.742 ; -4.742 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 8.257  ; 8.257  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 10.585 ; 10.585 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 9.446  ; 9.446  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 9.676  ; 9.676  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 9.597  ; 9.597  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 9.577  ; 9.577  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 10.104 ; 10.104 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 9.811  ; 9.811  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 10.585 ; 10.585 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 8.039  ; 8.039  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 9.388  ; 9.388  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 8.272  ; 8.272  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 12.928 ; 12.928 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 11.826 ; 11.826 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 11.760 ; 11.760 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 11.496 ; 11.496 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 11.882 ; 11.882 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 10.603 ; 10.603 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 11.576 ; 11.576 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 10.445 ; 10.445 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 11.244 ; 11.244 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 10.561 ; 10.561 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 12.210 ; 12.210 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 10.523 ; 10.523 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 12.069 ; 12.069 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 9.357  ; 9.357  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 11.158 ; 11.158 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 9.701  ; 9.701  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 10.514 ; 10.514 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 10.698 ; 10.698 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 12.183 ; 12.183 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 9.717  ; 9.717  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 11.423 ; 11.423 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 10.049 ; 10.049 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 12.928 ; 12.928 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 9.606  ; 9.606  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 11.513 ; 11.513 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 10.053 ; 10.053 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 11.594 ; 11.594 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 10.274 ; 10.274 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 10.092 ; 10.092 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 10.126 ; 10.126 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 11.209 ; 11.209 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 9.835  ; 9.835  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 11.223 ; 11.223 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 8.772  ; 8.772  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 14.427 ; 14.427 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 13.476 ; 13.476 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 13.290 ; 13.290 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 13.350 ; 13.350 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 14.097 ; 14.097 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 11.380 ; 11.380 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 14.308 ; 14.308 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 13.064 ; 13.064 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 12.792 ; 12.792 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 11.690 ; 11.690 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 14.427 ; 14.427 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 11.342 ; 11.342 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 12.999 ; 12.999 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 12.001 ; 12.001 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 13.394 ; 13.394 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 12.457 ; 12.457 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 13.007 ; 13.007 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 11.467 ; 11.467 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 12.516 ; 12.516 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 11.115 ; 11.115 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 12.680 ; 12.680 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 11.646 ; 11.646 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 13.209 ; 13.209 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 13.170 ; 13.170 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 14.398 ; 14.398 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 12.335 ; 12.335 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 14.113 ; 14.113 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 13.211 ; 13.211 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 13.152 ; 13.152 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 11.418 ; 11.418 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 13.050 ; 13.050 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 10.878 ; 10.878 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 12.846 ; 12.846 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 9.421  ; 9.421  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 13.429 ; 13.429 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 8.910  ; 8.910  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.356  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 9.831  ; 9.831  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.356  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 13.555 ; 13.555 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 11.544 ; 11.544 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 10.831 ; 10.831 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 11.177 ; 11.177 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 12.514 ; 12.514 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 12.468 ; 12.468 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 12.766 ; 12.766 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 13.555 ; 13.555 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 10.304 ; 10.304 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 10.618 ; 10.618 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 9.379  ; 9.379  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 13.531 ; 13.531 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.759 ; 12.759 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.849 ; 12.849 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 11.490 ; 11.490 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 11.855 ; 11.855 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 9.878  ; 9.878  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 13.531 ; 13.531 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.470 ; 12.470 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 11.682 ; 11.682 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 9.560  ; 9.560  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 13.314 ; 13.314 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 10.628 ; 10.628 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 11.703 ; 11.703 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 10.231 ; 10.231 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 11.817 ; 11.817 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 11.083 ; 11.083 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 11.622 ; 11.622 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 10.675 ; 10.675 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 12.003 ; 12.003 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 10.443 ; 10.443 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.037 ; 12.037 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 10.518 ; 10.518 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 11.747 ; 11.747 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 11.795 ; 11.795 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.570 ; 12.570 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 11.025 ; 11.025 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 12.900 ; 12.900 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 11.258 ; 11.258 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 10.704 ; 10.704 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 10.269 ; 10.269 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 11.822 ; 11.822 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 9.591  ; 9.591  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 11.665 ; 11.665 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 14.126 ; 14.126 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 13.175 ; 13.175 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.989 ; 12.989 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 13.049 ; 13.049 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 13.796 ; 13.796 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 10.969 ; 10.969 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 14.007 ; 14.007 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.763 ; 12.763 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 12.491 ; 12.491 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 10.711 ; 10.711 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 14.126 ; 14.126 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 10.777 ; 10.777 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 12.160 ; 12.160 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 11.700 ; 11.700 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 13.093 ; 13.093 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 12.156 ; 12.156 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 12.706 ; 12.706 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 11.064 ; 11.064 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 12.131 ; 12.131 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 10.814 ; 10.814 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.379 ; 12.379 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 11.345 ; 11.345 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 12.908 ; 12.908 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 12.869 ; 12.869 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 14.097 ; 14.097 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 12.034 ; 12.034 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 13.812 ; 13.812 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 12.910 ; 12.910 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 12.851 ; 12.851 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 11.117 ; 11.117 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 12.749 ; 12.749 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 10.577 ; 10.577 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 12.545 ; 12.545 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 13.128 ; 13.128 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 8.208  ; 8.208  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 13.522 ; 13.522 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 12.375 ; 12.375 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 12.172 ; 12.172 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 12.953 ; 12.953 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 13.068 ; 13.068 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 12.406 ; 12.406 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 13.272 ; 13.272 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 11.868 ; 11.868 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 12.635 ; 12.635 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 12.003 ; 12.003 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 13.333 ; 13.333 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 11.895 ; 11.895 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 13.371 ; 13.371 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 10.366 ; 10.366 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 11.736 ; 11.736 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 11.415 ; 11.415 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 11.583 ; 11.583 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 10.527 ; 10.527 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 12.256 ; 12.256 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 9.468  ; 9.468  ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 11.076 ; 11.076 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 9.552  ; 9.552  ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 12.580 ; 12.580 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 11.509 ; 11.509 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 12.925 ; 12.925 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 9.813  ; 9.813  ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 13.522 ; 13.522 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 10.276 ; 10.276 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 10.251 ; 10.251 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 9.491  ; 9.491  ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 11.404 ; 11.404 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 10.237 ; 10.237 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 10.923 ; 10.923 ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 8.257  ; 8.257  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 8.510  ; 8.510  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 9.375  ; 9.375  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 9.191  ; 9.191  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 9.597  ; 9.597  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 8.510  ; 8.510  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 8.578  ; 8.578  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 8.722  ; 8.722  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 9.636  ; 9.636  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 8.039  ; 8.039  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 9.388  ; 9.388  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 8.272  ; 8.272  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 7.460  ; 7.460  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 9.574  ; 9.574  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 9.884  ; 9.884  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 7.541  ; 7.541  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 9.592  ; 9.592  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 8.460  ; 8.460  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 8.386  ; 8.386  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 7.762  ; 7.762  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 9.488  ; 9.488  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 7.564  ; 7.564  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 10.258 ; 10.258 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 7.460  ; 7.460  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 8.391  ; 8.391  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 7.898  ; 7.898  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 9.325  ; 9.325  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 8.185  ; 8.185  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 8.717  ; 8.717  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 8.471  ; 8.471  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 9.581  ; 9.581  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 8.423  ; 8.423  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 9.695  ; 9.695  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 8.530  ; 8.530  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 10.935 ; 10.935 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 8.939  ; 8.939  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 8.609  ; 8.609  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 8.659  ; 8.659  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 8.822  ; 8.822  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 9.048  ; 9.048  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 9.346  ; 9.346  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 9.161  ; 9.161  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 10.545 ; 10.545 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 7.857  ; 7.857  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 10.598 ; 10.598 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 8.529  ; 8.529  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 7.512  ; 7.512  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 10.076 ; 10.076 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 10.042 ; 10.042 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 9.054  ; 9.054  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 10.661 ; 10.661 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 8.844  ; 8.844  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 10.081 ; 10.081 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 9.275  ; 9.275  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 10.559 ; 10.559 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 7.810  ; 7.810  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 10.123 ; 10.123 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 8.563  ; 8.563  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 9.638  ; 9.638  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 8.297  ; 8.297  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 9.785  ; 9.785  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 7.512  ; 7.512  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 8.042  ; 8.042  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 7.955  ; 7.955  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 9.580  ; 9.580  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 7.901  ; 7.901  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 9.614  ; 9.614  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 7.923  ; 7.923  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 10.402 ; 10.402 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 7.781  ; 7.781  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 8.554  ; 8.554  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 7.782  ; 7.782  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 8.641  ; 8.641  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 8.543  ; 8.543  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 9.236  ; 9.236  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 8.398  ; 8.398  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 8.280  ; 8.280  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 8.026  ; 8.026  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 9.085  ; 9.085  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 7.718  ; 7.718  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 10.129 ; 10.129 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 8.858  ; 8.858  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.356  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 9.555  ; 9.555  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.356  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 9.345  ; 9.345  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 9.963  ; 9.963  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 9.345  ; 9.345  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 9.386  ; 9.386  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 9.800  ; 9.800  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 9.719  ; 9.719  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 10.063 ; 10.063 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 10.885 ; 10.885 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 8.363  ; 8.363  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 9.236  ; 9.236  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 9.379  ; 9.379  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 7.483  ; 7.483  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.367 ; 12.367 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.457 ; 12.457 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 11.098 ; 11.098 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 11.463 ; 11.463 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 9.486  ; 9.486  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 13.139 ; 13.139 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.078 ; 12.078 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 11.290 ; 11.290 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 9.168  ; 9.168  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 12.922 ; 12.922 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 10.236 ; 10.236 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 11.311 ; 11.311 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 8.911  ; 8.911  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 11.096 ; 11.096 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 8.137  ; 8.137  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 8.380  ; 8.380  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 8.424  ; 8.424  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 9.541  ; 9.541  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 8.208  ; 8.208  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 9.627  ; 9.627  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 8.053  ; 8.053  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 10.498 ; 10.498 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 7.644  ; 7.644  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 8.351  ; 8.351  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 9.255  ; 9.255  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 10.040 ; 10.040 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 7.873  ; 7.873  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 9.639  ; 9.639  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 7.483  ; 7.483  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 8.949  ; 8.949  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 9.199  ; 9.199  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 11.273 ; 11.273 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 10.577 ; 10.577 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 13.175 ; 13.175 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.989 ; 12.989 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 13.049 ; 13.049 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 13.796 ; 13.796 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 10.969 ; 10.969 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 14.007 ; 14.007 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.763 ; 12.763 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 12.491 ; 12.491 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 10.711 ; 10.711 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 14.126 ; 14.126 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 10.777 ; 10.777 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 12.160 ; 12.160 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 11.700 ; 11.700 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 13.093 ; 13.093 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 12.156 ; 12.156 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 12.706 ; 12.706 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 11.064 ; 11.064 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 12.131 ; 12.131 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 10.814 ; 10.814 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.379 ; 12.379 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 11.345 ; 11.345 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 12.908 ; 12.908 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 12.869 ; 12.869 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 14.097 ; 14.097 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 12.034 ; 12.034 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 13.812 ; 13.812 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 12.910 ; 12.910 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 12.851 ; 12.851 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 11.117 ; 11.117 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 12.749 ; 12.749 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 10.577 ; 10.577 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 12.545 ; 12.545 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 12.072 ; 12.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 8.208  ; 8.208  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 9.468  ; 9.468  ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 12.375 ; 12.375 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 12.172 ; 12.172 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 12.953 ; 12.953 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 13.068 ; 13.068 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 12.406 ; 12.406 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 13.272 ; 13.272 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 11.868 ; 11.868 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 12.635 ; 12.635 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 12.003 ; 12.003 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 13.333 ; 13.333 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 11.895 ; 11.895 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 13.371 ; 13.371 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 10.366 ; 10.366 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 11.736 ; 11.736 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 11.415 ; 11.415 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 11.583 ; 11.583 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 10.527 ; 10.527 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 12.256 ; 12.256 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 9.468  ; 9.468  ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 11.076 ; 11.076 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 9.552  ; 9.552  ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 12.580 ; 12.580 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 11.509 ; 11.509 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 12.925 ; 12.925 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 9.813  ; 9.813  ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 13.522 ; 13.522 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 10.276 ; 10.276 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 10.251 ; 10.251 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 9.491  ; 9.491  ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 11.404 ; 11.404 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 10.237 ; 10.237 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 10.923 ; 10.923 ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 14.127 ; 14.127 ;        ;
; fiBENn     ; fbCTRLn     ; 12.469 ; 12.469 ; 12.469 ; 12.469 ;
; fiBENn     ; fbTENn      ; 12.469 ; 12.469 ; 12.469 ; 12.469 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 14.127 ; 14.127 ;        ;
; fiBENn     ; fbCTRLn     ; 12.469 ; 12.469 ; 12.469 ; 12.469 ;
; fiBENn     ; fbTENn      ; 12.469 ; 12.469 ; 12.469 ; 12.469 ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                            ;
+-----------+------------+--------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+--------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 9.554  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 10.106 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 12.042 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 12.042 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 10.912 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 11.866 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 10.912 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 11.876 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 11.073 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 11.876 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 10.876 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 12.007 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 10.876 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 12.007 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 10.725 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 11.410 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 10.664 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 11.410 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 10.715 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 11.786 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 10.106 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 11.561 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 10.664 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 11.549 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 10.106 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 11.549 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 10.654 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 11.342 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 10.128 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 11.342 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 10.128 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 10.950 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 10.427 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 10.950 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 9.554  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 10.468 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 12.404 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 12.404 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 11.274 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 12.228 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 11.274 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 12.238 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 11.435 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 12.238 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 11.238 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 12.369 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 11.238 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 12.369 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 11.087 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 11.772 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 11.026 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 11.772 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 11.077 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 12.148 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 10.468 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 11.923 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 11.026 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 11.911 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 10.468 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 11.911 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 11.016 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 11.704 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 10.490 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 11.704 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 10.490 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 11.312 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 10.789 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 11.312 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+--------+------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                    ;
+-----------+------------+--------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+--------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 8.568  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 7.145  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 9.081  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 9.081  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 7.951  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 8.905  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 7.951  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 8.915  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 8.112  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 8.915  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 7.915  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 9.046  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 7.915  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 9.046  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 7.764  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 8.449  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 7.703  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 8.449  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 7.754  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 8.825  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 7.145  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 8.600  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 7.703  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 8.588  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 7.145  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 8.588  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 7.693  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 8.381  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 7.167  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 8.381  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 7.167  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 7.989  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 7.466  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 7.989  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 8.568  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 10.076 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 12.012 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 12.012 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 10.882 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 11.836 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 10.882 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 11.846 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 11.043 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 11.846 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 10.846 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 11.977 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 10.846 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 11.977 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 10.695 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 11.380 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 10.634 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 11.380 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 10.685 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 11.756 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 10.076 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 11.531 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 10.634 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 11.519 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 10.076 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 11.519 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 10.624 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 11.312 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 10.098 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 11.312 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 10.098 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 10.920 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 10.397 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 10.920 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+--------+------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 9.554     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 10.106    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 12.042    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 12.042    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 10.912    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 11.866    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 10.912    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 11.876    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 11.073    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 11.876    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 10.876    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 12.007    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 10.876    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 12.007    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 10.725    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 11.410    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 10.664    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 11.410    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 10.715    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 11.786    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 10.106    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 11.561    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 10.664    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 11.549    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 10.106    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 11.549    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 10.654    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 11.342    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 10.128    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 11.342    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 10.128    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 10.950    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 10.427    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 10.950    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 9.554     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 10.468    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 12.404    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 12.404    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 11.274    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 12.228    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 11.274    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 12.238    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 11.435    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 12.238    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 11.238    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 12.369    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 11.238    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 12.369    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 11.087    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 11.772    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 11.026    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 11.772    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 11.077    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 12.148    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 10.468    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 11.923    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 11.026    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 11.911    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 10.468    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 11.911    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 11.016    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 11.704    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 10.490    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 11.704    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 10.490    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 11.312    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 10.789    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 11.312    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 8.568     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 7.145     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 9.081     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 9.081     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 7.951     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 8.905     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 7.951     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 8.915     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 8.112     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 8.915     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 7.915     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 9.046     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 7.915     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 9.046     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 7.764     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 8.449     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 7.703     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 8.449     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 7.754     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 8.825     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 7.145     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 8.600     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 7.703     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 8.588     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 7.145     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 8.588     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 7.693     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 8.381     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 7.167     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 8.381     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 7.167     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 7.989     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 7.466     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 7.989     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 8.568     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 10.076    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 12.012    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 12.012    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 10.882    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 11.836    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 10.882    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 11.846    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 11.043    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 11.846    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 10.846    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 11.977    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 10.846    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 11.977    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 10.695    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 11.380    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 10.634    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 11.380    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 10.685    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 11.756    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 10.076    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 11.531    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 10.634    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 11.519    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 10.076    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 11.519    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 10.624    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 11.312    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 10.098    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 11.312    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 10.098    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 10.920    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 10.397    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 10.920    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+-------------------------------------------------------------------+
; Fast Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.187  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 5.108  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 5.427  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 9.594  ; 0.000         ;
; inst85                                   ; 23.532 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.168 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.212 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.213 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.227 ; 0.000         ;
; inst85                                   ; 0.378 ; 0.000         ;
+------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Fast Model Recovery Summary                                       ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 1.996  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 10.211 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 10.510 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 11.518 ; 0.000         ;
; inst85                                   ; 12.025 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Removal Summary                                        ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.117  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.220  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.354  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.412  ; 0.000         ;
; inst85                                   ; 12.503 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.073  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 11.583 ; 0.000         ;
; inst85                                   ; 11.870 ; 0.000         ;
; CLK40DES1                                ; 12.500 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 24.370 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 49.083 ; 0.000         ;
; altera_reserved_tck                      ; 98.000 ; 0.000         ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 2.736 ; 2.736 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 2.736 ; 2.736 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 2.261 ; 2.261 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 2.273 ; 2.273 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 2.274 ; 2.274 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 2.130 ; 2.130 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 2.278 ; 2.278 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 2.326 ; 2.326 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 2.252 ; 2.252 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 2.170 ; 2.170 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 2.120 ; 2.120 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 2.318 ; 2.318 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 2.270 ; 2.270 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 2.534 ; 2.534 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 2.977 ; 2.977 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 2.758 ; 2.758 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 2.675 ; 2.675 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 2.722 ; 2.722 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 2.640 ; 2.640 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 2.878 ; 2.878 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 2.909 ; 2.909 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 2.604 ; 2.604 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 2.977 ; 2.977 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 2.765 ; 2.765 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 2.765 ; 2.765 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 2.760 ; 2.760 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 2.607 ; 2.607 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 2.679 ; 2.679 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 2.789 ; 2.789 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 2.329 ; 2.329 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 2.329 ; 2.329 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 2.239 ; 2.239 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 2.269 ; 2.269 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 2.299 ; 2.299 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 2.085 ; 2.085 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 1.928 ; 1.928 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 2.187 ; 2.187 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 2.217 ; 2.217 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 3.328 ; 3.328 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.972 ; 2.972 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.595 ; 2.595 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.625 ; 2.625 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.499 ; 2.499 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.616 ; 2.616 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 2.577 ; 2.577 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.521 ; 2.521 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 2.498 ; 2.498 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.673 ; 2.673 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 2.281 ; 2.281 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 2.422 ; 2.422 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 2.308 ; 2.308 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 2.837 ; 2.837 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 2.169 ; 2.169 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.602 ; 2.602 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 2.285 ; 2.285 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 2.494 ; 2.494 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 2.416 ; 2.416 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 2.972 ; 2.972 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 2.259 ; 2.259 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 2.942 ; 2.942 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 2.044 ; 2.044 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 2.596 ; 2.596 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 2.119 ; 2.119 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 2.320 ; 2.320 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 2.181 ; 2.181 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.641 ; 2.641 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 2.031 ; 2.031 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.624 ; 2.624 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 2.250 ; 2.250 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 2.362 ; 2.362 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 2.316 ; 2.316 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 2.475 ; 2.475 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 3.404 ; 3.404 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 4.106 ; 4.106 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 3.368 ; 3.368 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 3.368 ; 3.368 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 3.363 ; 3.363 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 3.210 ; 3.210 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 3.282 ; 3.282 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 3.392 ; 3.392 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 2.593 ; 2.593 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 2.935 ; 2.935 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 2.689 ; 2.689 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 2.631 ; 2.631 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 2.795 ; 2.795 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 2.935 ; 2.935 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 2.671 ; 2.671 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 1.526 ; 1.526 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 0.733 ; 0.733 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 0.841 ; 0.841 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 0.728 ; 0.728 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 0.929 ; 0.929 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 0.986 ; 0.986 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 1.176 ; 1.176 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 1.428 ; 1.428 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 1.081 ; 1.081 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 0.417 ; 0.417 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 0.755 ; 0.755 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 0.444 ; 0.444 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 0.974 ; 0.974 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 0.439 ; 0.439 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 0.894 ; 0.894 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 0.444 ; 0.444 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 0.775 ; 0.775 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 0.830 ; 0.830 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 1.314 ; 1.314 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 0.673 ; 0.673 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 1.258 ; 1.258 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 0.670 ; 0.670 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 1.301 ; 1.301 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 0.642 ; 0.642 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 1.287 ; 1.287 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 0.640 ; 0.640 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 1.526 ; 1.526 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 0.509 ; 0.509 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 0.924 ; 0.924 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 0.555 ; 0.555 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 0.747 ; 0.747 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 0.436 ; 0.436 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 0.777 ; 0.777 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 2.928 ; 2.928 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 2.756 ; 2.756 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 3.011 ; 3.011 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.528 ; 2.528 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 1.992 ; 1.992 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 2.471 ; 2.471 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 1.835 ; 1.835 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 2.522 ; 2.522 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 2.032 ; 2.032 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 2.528 ; 2.528 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 1.848 ; 1.848 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 2.349 ; 2.349 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 1.948 ; 1.948 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 2.410 ; 2.410 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 2.669 ; 2.669 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.457 ; 2.457 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.609 ; 2.609 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.190 ; 2.190 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.612 ; 2.612 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 2.213 ; 2.213 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.552 ; 2.552 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.479 ; 2.479 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.595 ; 2.595 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 1.996 ; 1.996 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.669 ; 2.669 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 2.028 ; 2.028 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.647 ; 2.647 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 2.106 ; 2.106 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.534 ; 2.534 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 2.113 ; 2.113 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.354 ; 2.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.028 ; 2.028 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.519 ; 2.519 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 2.198 ; 2.198 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 2.709 ; 2.709 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 1.678 ; 1.678 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 0.885 ; 0.885 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 0.993 ; 0.993 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 0.880 ; 0.880 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 1.081 ; 1.081 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 1.138 ; 1.138 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 1.328 ; 1.328 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 1.580 ; 1.580 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 1.233 ; 1.233 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 0.569 ; 0.569 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 0.907 ; 0.907 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 0.596 ; 0.596 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 1.126 ; 1.126 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 0.591 ; 0.591 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 1.046 ; 1.046 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 0.596 ; 0.596 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 0.927 ; 0.927 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 0.982 ; 0.982 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 1.466 ; 1.466 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 0.825 ; 0.825 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 1.410 ; 1.410 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 0.822 ; 0.822 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 1.453 ; 1.453 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 0.794 ; 0.794 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 1.439 ; 1.439 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 0.792 ; 0.792 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 1.678 ; 1.678 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 0.661 ; 0.661 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 1.076 ; 1.076 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 0.707 ; 0.707 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 0.899 ; 0.899 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 0.588 ; 0.588 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 0.929 ; 0.929 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 2.780 ; 2.780 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 2.289 ; 2.289 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbCTRLn     ; CLK40DES1  ; 2.312 ; 2.312 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]      ; CLK40DES1  ; 3.129 ; 3.129 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[0]     ; CLK40DES1  ; 2.526 ; 2.526 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[1]     ; CLK40DES1  ; 2.802 ; 2.802 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[2]     ; CLK40DES1  ; 2.536 ; 2.536 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[3]     ; CLK40DES1  ; 2.503 ; 2.503 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[4]     ; CLK40DES1  ; 2.617 ; 2.617 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[5]     ; CLK40DES1  ; 2.634 ; 2.634 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[6]     ; CLK40DES1  ; 2.770 ; 2.770 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[7]     ; CLK40DES1  ; 2.636 ; 2.636 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[8]     ; CLK40DES1  ; 2.655 ; 2.655 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[9]     ; CLK40DES1  ; 2.371 ; 2.371 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[10]    ; CLK40DES1  ; 2.379 ; 2.379 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[11]    ; CLK40DES1  ; 2.213 ; 2.213 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[12]    ; CLK40DES1  ; 2.574 ; 2.574 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[13]    ; CLK40DES1  ; 2.298 ; 2.298 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[14]    ; CLK40DES1  ; 2.333 ; 2.333 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[15]    ; CLK40DES1  ; 2.171 ; 2.171 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[16]    ; CLK40DES1  ; 2.802 ; 2.802 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[17]    ; CLK40DES1  ; 2.511 ; 2.511 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[18]    ; CLK40DES1  ; 2.481 ; 2.481 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[19]    ; CLK40DES1  ; 2.829 ; 2.829 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[20]    ; CLK40DES1  ; 2.223 ; 2.223 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[21]    ; CLK40DES1  ; 2.799 ; 2.799 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[22]    ; CLK40DES1  ; 2.208 ; 2.208 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[23]    ; CLK40DES1  ; 3.129 ; 3.129 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[24]    ; CLK40DES1  ; 2.514 ; 2.514 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[25]    ; CLK40DES1  ; 2.759 ; 2.759 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[26]    ; CLK40DES1  ; 2.306 ; 2.306 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[27]    ; CLK40DES1  ; 2.401 ; 2.401 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[28]    ; CLK40DES1  ; 2.273 ; 2.273 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[29]    ; CLK40DES1  ; 2.216 ; 2.216 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[30]    ; CLK40DES1  ; 2.179 ; 2.179 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[31]    ; CLK40DES1  ; 2.263 ; 2.263 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbTENn      ; CLK40DES1  ; 3.265 ; 3.265 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fiBENn      ; CLK40DES1  ; 2.761 ; 2.761 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fiDIR       ; CLK40DES1  ; 2.428 ; 2.428 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fiLFn       ; CLK40DES1  ; 2.304 ; 2.304 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -1.998 ; -1.998 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.614 ; -2.614 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -2.139 ; -2.139 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -2.151 ; -2.151 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -2.152 ; -2.152 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.008 ; -2.008 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.156 ; -2.156 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.204 ; -2.204 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.130 ; -2.130 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.048 ; -2.048 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -1.998 ; -1.998 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.196 ; -2.196 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.148 ; -2.148 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.274 ; -2.274 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.174 ; -2.174 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.266 ; -2.266 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.247 ; -2.247 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.346 ; -2.346 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.307 ; -2.307 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.361 ; -2.361 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.174 ; -2.174 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.237 ; -2.237 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.436 ; -2.436 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.485 ; -2.485 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.643 ; -2.643 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.638 ; -2.638 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.485 ; -2.485 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.557 ; -2.557 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.667 ; -2.667 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -1.774 ; -1.774 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -1.810 ; -1.810 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -1.774 ; -1.774 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -1.797 ; -1.797 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -1.812 ; -1.812 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -1.963 ; -1.963 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -1.806 ; -1.806 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.032 ; -2.032 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.090 ; -2.090 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -2.785 ; -2.785 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.909 ; -1.909 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.330 ; -2.330 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.502 ; -2.502 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.358 ; -2.358 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.493 ; -2.493 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.206 ; -2.206 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.262 ; -2.262 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.267 ; -2.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.412 ; -2.412 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -2.159 ; -2.159 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -2.300 ; -2.300 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -2.186 ; -2.186 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -2.715 ; -2.715 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.047 ; -2.047 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.480 ; -2.480 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -2.163 ; -2.163 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.372 ; -2.372 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.294 ; -2.294 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.850 ; -2.850 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -2.137 ; -2.137 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.820 ; -2.820 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -1.922 ; -1.922 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.474 ; -2.474 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -1.997 ; -1.997 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.198 ; -2.198 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.059 ; -2.059 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -2.519 ; -2.519 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -1.909 ; -1.909 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.502 ; -2.502 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -2.128 ; -2.128 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -2.240 ; -2.240 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -2.194 ; -2.194 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -2.353 ; -2.353 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.573 ; -2.573 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -3.563 ; -3.563 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.781 ; -2.781 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.939 ; -2.939 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.934 ; -2.934 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.781 ; -2.781 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.853 ; -2.853 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.963 ; -2.963 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.471 ; -2.471 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.106 ; -2.106 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.109 ; -2.109 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.106 ; -2.106 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.365 ; -2.365 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.518 ; -2.518 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.209 ; -1.209 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.307 ; -0.307 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -0.623 ; -0.623 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -0.731 ; -0.731 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -0.618 ; -0.618 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.819 ; -0.819 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -0.876 ; -0.876 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -1.066 ; -1.066 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -1.318 ; -1.318 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -0.971 ; -0.971 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.307 ; -0.307 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.645 ; -0.645 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.334 ; -0.334 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.864 ; -0.864 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.329 ; -0.329 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.784 ; -0.784 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.334 ; -0.334 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.665 ; -0.665 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.720 ; -0.720 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -1.204 ; -1.204 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.563 ; -0.563 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -1.148 ; -1.148 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.560 ; -0.560 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -1.191 ; -1.191 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.532 ; -0.532 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -1.177 ; -1.177 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.530 ; -0.530 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -1.416 ; -1.416 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.399 ; -0.399 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.814 ; -0.814 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.445 ; -0.445 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.637 ; -0.637 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.326 ; -0.326 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.667 ; -0.667 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.280 ; -1.280 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.171 ; -2.171 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.279 ; -2.279 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.713 ; -1.713 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -1.870 ; -1.870 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.349 ; -2.349 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -1.713 ; -1.713 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.400 ; -2.400 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -1.910 ; -1.910 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.406 ; -2.406 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -1.726 ; -1.726 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -2.227 ; -2.227 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -1.826 ; -1.826 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -2.288 ; -2.288 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -1.874 ; -1.874 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.335 ; -2.335 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.487 ; -2.487 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.068 ; -2.068 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.490 ; -2.490 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.091 ; -2.091 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.430 ; -2.430 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.357 ; -2.357 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.473 ; -2.473 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -1.874 ; -1.874 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.547 ; -2.547 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -1.906 ; -1.906 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.525 ; -2.525 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -1.984 ; -1.984 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.412 ; -2.412 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -1.991 ; -1.991 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.232 ; -2.232 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -1.906 ; -1.906 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.397 ; -2.397 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.076 ; -2.076 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.361 ; -1.361 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.459 ; -0.459 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -0.775 ; -0.775 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -0.883 ; -0.883 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -0.770 ; -0.770 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -0.971 ; -0.971 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -1.028 ; -1.028 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -1.218 ; -1.218 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -1.470 ; -1.470 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -1.123 ; -1.123 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.459 ; -0.459 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.797 ; -0.797 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.486 ; -0.486 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -1.016 ; -1.016 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.481 ; -0.481 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.936 ; -0.936 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.486 ; -0.486 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.817 ; -0.817 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.872 ; -0.872 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -1.356 ; -1.356 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.715 ; -0.715 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -1.300 ; -1.300 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.712 ; -0.712 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -1.343 ; -1.343 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.684 ; -0.684 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -1.329 ; -1.329 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.682 ; -0.682 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -1.568 ; -1.568 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.551 ; -0.551 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -0.966 ; -0.966 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.597 ; -0.597 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.789 ; -0.789 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.478 ; -0.478 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.819 ; -0.819 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.432 ; -1.432 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -1.993 ; -1.993 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbCTRLn     ; CLK40DES1  ; -2.187 ; -2.187 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]      ; CLK40DES1  ; -2.049 ; -2.049 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[0]     ; CLK40DES1  ; -2.400 ; -2.400 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[1]     ; CLK40DES1  ; -2.603 ; -2.603 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[2]     ; CLK40DES1  ; -2.111 ; -2.111 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[3]     ; CLK40DES1  ; -2.374 ; -2.374 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[4]     ; CLK40DES1  ; -2.392 ; -2.392 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[5]     ; CLK40DES1  ; -2.510 ; -2.510 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[6]     ; CLK40DES1  ; -2.646 ; -2.646 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[7]     ; CLK40DES1  ; -2.514 ; -2.514 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[8]     ; CLK40DES1  ; -2.532 ; -2.532 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[9]     ; CLK40DES1  ; -2.231 ; -2.231 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[10]    ; CLK40DES1  ; -2.078 ; -2.078 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[11]    ; CLK40DES1  ; -2.091 ; -2.091 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[12]    ; CLK40DES1  ; -2.451 ; -2.451 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[13]    ; CLK40DES1  ; -2.174 ; -2.174 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[14]    ; CLK40DES1  ; -2.208 ; -2.208 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[15]    ; CLK40DES1  ; -2.049 ; -2.049 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[16]    ; CLK40DES1  ; -2.678 ; -2.678 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[17]    ; CLK40DES1  ; -2.386 ; -2.386 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[18]    ; CLK40DES1  ; -2.242 ; -2.242 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[19]    ; CLK40DES1  ; -2.701 ; -2.701 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[20]    ; CLK40DES1  ; -2.098 ; -2.098 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[21]    ; CLK40DES1  ; -2.676 ; -2.676 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[22]    ; CLK40DES1  ; -2.085 ; -2.085 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[23]    ; CLK40DES1  ; -2.271 ; -2.271 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[24]    ; CLK40DES1  ; -2.293 ; -2.293 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[25]    ; CLK40DES1  ; -2.463 ; -2.463 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[26]    ; CLK40DES1  ; -2.092 ; -2.092 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[27]    ; CLK40DES1  ; -2.107 ; -2.107 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[28]    ; CLK40DES1  ; -2.149 ; -2.149 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[29]    ; CLK40DES1  ; -2.087 ; -2.087 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[30]    ; CLK40DES1  ; -2.053 ; -2.053 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[31]    ; CLK40DES1  ; -2.131 ; -2.131 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbTENn      ; CLK40DES1  ; -2.749 ; -2.749 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fiBENn      ; CLK40DES1  ; -2.636 ; -2.636 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fiDIR       ; CLK40DES1  ; -2.305 ; -2.305 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fiLFn       ; CLK40DES1  ; -2.099 ; -2.099 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.570 ; 3.570 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 4.472 ; 4.472 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 4.060 ; 4.060 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 4.106 ; 4.106 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 4.092 ; 4.092 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 4.123 ; 4.123 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 4.275 ; 4.275 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 4.180 ; 4.180 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.472 ; 4.472 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 3.492 ; 3.492 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 4.002 ; 4.002 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.563 ; 3.563 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 5.425 ; 5.425 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 5.041 ; 5.041 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.979 ; 4.979 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 4.855 ; 4.855 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 5.013 ; 5.013 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 4.538 ; 4.538 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 4.926 ; 4.926 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 4.485 ; 4.485 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.789 ; 4.789 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 4.502 ; 4.502 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 5.162 ; 5.162 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 4.471 ; 4.471 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 5.099 ; 5.099 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 4.018 ; 4.018 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.771 ; 4.771 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 4.178 ; 4.178 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.610 ; 4.610 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 4.555 ; 4.555 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 5.139 ; 5.139 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 4.230 ; 4.230 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.823 ; 4.823 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 4.307 ; 4.307 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 5.425 ; 5.425 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 4.127 ; 4.127 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 4.866 ; 4.866 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 4.339 ; 4.339 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 4.897 ; 4.897 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 4.389 ; 4.389 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.353 ; 4.353 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 4.343 ; 4.343 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.765 ; 4.765 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 4.208 ; 4.208 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 4.742 ; 4.742 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 3.842 ; 3.842 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 6.292 ; 6.292 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 5.925 ; 5.925 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 5.834 ; 5.834 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 5.811 ; 5.811 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 6.101 ; 6.101 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 5.012 ; 5.012 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 6.249 ; 6.249 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 5.740 ; 5.740 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 5.619 ; 5.619 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 4.945 ; 4.945 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 6.292 ; 6.292 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 4.952 ; 4.952 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 5.498 ; 5.498 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 5.279 ; 5.279 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 5.885 ; 5.885 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 5.496 ; 5.496 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 5.810 ; 5.810 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 5.046 ; 5.046 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 5.468 ; 5.468 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 4.943 ; 4.943 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 5.559 ; 5.559 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 5.187 ; 5.187 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 5.773 ; 5.773 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 5.729 ; 5.729 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 6.224 ; 6.224 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 5.435 ; 5.435 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 6.148 ; 6.148 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 5.748 ; 5.748 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 5.758 ; 5.758 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 5.107 ; 5.107 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 5.747 ; 5.747 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 4.866 ; 4.866 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 5.640 ; 5.640 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 4.048 ; 4.048 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 5.840 ; 5.840 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 3.804 ; 3.804 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.425 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 4.162 ; 4.162 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.425 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 5.619 ; 5.619 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 4.857 ; 4.857 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 4.542 ; 4.542 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 4.698 ; 4.698 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 5.245 ; 5.245 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 5.215 ; 5.215 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 5.334 ; 5.334 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 5.619 ; 5.619 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 4.393 ; 4.393 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 4.472 ; 4.472 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 4.117 ; 4.117 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 5.664 ; 5.664 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.341 ; 5.341 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.365 ; 5.365 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.869 ; 4.869 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 4.984 ; 4.984 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.234 ; 4.234 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.664 ; 5.664 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.232 ; 5.232 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.935 ; 4.935 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.114 ; 4.114 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.608 ; 5.608 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.478 ; 4.478 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 4.913 ; 4.913 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 4.345 ; 4.345 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 4.985 ; 4.985 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 4.717 ; 4.717 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.029 ; 5.029 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 4.476 ; 4.476 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 4.987 ; 4.987 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 4.381 ; 4.381 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 4.992 ; 4.992 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 4.483 ; 4.483 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 4.963 ; 4.963 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 4.953 ; 4.953 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.286 ; 5.286 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 4.654 ; 4.654 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.395 ; 5.395 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 4.759 ; 4.759 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 4.601 ; 4.601 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 4.409 ; 4.409 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.034 ; 5.034 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.122 ; 4.122 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.931 ; 4.931 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 6.140 ; 6.140 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.773 ; 5.773 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.682 ; 5.682 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.659 ; 5.659 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.949 ; 5.949 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.860 ; 4.860 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 6.097 ; 6.097 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.588 ; 5.588 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.467 ; 5.467 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.768 ; 4.768 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 6.140 ; 6.140 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.800 ; 4.800 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.346 ; 5.346 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.127 ; 5.127 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.733 ; 5.733 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.344 ; 5.344 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.658 ; 5.658 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 4.894 ; 4.894 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.316 ; 5.316 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 4.791 ; 4.791 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.407 ; 5.407 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 5.035 ; 5.035 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.621 ; 5.621 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 5.577 ; 5.577 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 6.072 ; 6.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.283 ; 5.283 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.996 ; 5.996 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.596 ; 5.596 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.606 ; 5.606 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 4.955 ; 4.955 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.595 ; 5.595 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.714 ; 4.714 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.488 ; 5.488 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 5.688 ; 5.688 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 3.664 ; 3.664 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 5.746 ; 5.746 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 5.321 ; 5.321 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 5.207 ; 5.207 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 5.466 ; 5.466 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 5.507 ; 5.507 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 5.287 ; 5.287 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 5.666 ; 5.666 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 5.119 ; 5.119 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 5.389 ; 5.389 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 5.126 ; 5.126 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 5.715 ; 5.715 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 5.093 ; 5.093 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 5.672 ; 5.672 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 4.473 ; 4.473 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 5.044 ; 5.044 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 4.930 ; 4.930 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 5.113 ; 5.113 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 4.530 ; 4.530 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 5.234 ; 5.234 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 4.167 ; 4.167 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 4.790 ; 4.790 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 4.191 ; 4.191 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 5.403 ; 5.403 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 4.929 ; 4.929 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 5.494 ; 5.494 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 4.271 ; 4.271 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 5.746 ; 5.746 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 4.452 ; 4.452 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 4.490 ; 4.490 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 4.172 ; 4.172 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.947 ; 4.947 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 4.421 ; 4.421 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.707 ; 4.707 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.570 ; 3.570 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.689 ; 3.689 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 4.010 ; 4.010 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.937 ; 3.937 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 4.092 ; 4.092 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.689 ; 3.689 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.706 ; 3.706 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.758 ; 3.758 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.087 ; 4.087 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 3.492 ; 3.492 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 4.002 ; 4.002 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.563 ; 3.563 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.292 ; 3.292 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.167 ; 4.167 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.272 ; 4.272 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.324 ; 3.324 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.127 ; 4.127 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.689 ; 3.689 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.690 ; 3.690 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.421 ; 3.421 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.108 ; 4.108 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.345 ; 3.345 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.402 ; 4.402 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.292 ; 3.292 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.664 ; 3.664 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.454 ; 3.454 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.057 ; 4.057 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.573 ; 3.573 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 3.862 ; 3.862 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.686 ; 3.686 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.146 ; 4.146 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.690 ; 3.690 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.172 ; 4.172 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.745 ; 3.745 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.701 ; 4.701 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.872 ; 3.872 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.770 ; 3.770 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.735 ; 3.735 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.861 ; 3.861 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.897 ; 3.897 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.093 ; 4.093 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.981 ; 3.981 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.536 ; 4.536 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.448 ; 3.448 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 4.523 ; 4.523 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 3.756 ; 3.756 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.323 ; 3.323 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.361 ; 4.361 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.342 ; 4.342 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.870 ; 3.870 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.538 ; 4.538 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.841 ; 3.841 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 4.296 ; 4.296 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.961 ; 3.961 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.510 ; 4.510 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.427 ; 3.427 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.339 ; 4.339 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.690 ; 3.690 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 4.125 ; 4.125 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.615 ; 3.615 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.214 ; 4.214 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.323 ; 3.323 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 3.613 ; 3.613 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.457 ; 3.457 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.094 ; 4.094 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.446 ; 3.446 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.099 ; 4.099 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.488 ; 3.488 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.480 ; 4.480 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.418 ; 3.418 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.745 ; 3.745 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.367 ; 3.367 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.781 ; 3.781 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.731 ; 3.731 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.012 ; 4.012 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.677 ; 3.677 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 3.620 ; 3.620 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.471 ; 3.471 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.885 ; 3.885 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 3.391 ; 3.391 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 4.360 ; 4.360 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 3.781 ; 3.781 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.425 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 4.069 ; 4.069 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.425 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.978 ; 3.978 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 4.230 ; 4.230 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.978 ; 3.978 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 4.023 ; 4.023 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 4.191 ; 4.191 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 4.148 ; 4.148 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 4.301 ; 4.301 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.565 ; 4.565 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 3.640 ; 3.640 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 3.947 ; 3.947 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 4.117 ; 4.117 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 3.332 ; 3.332 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.202 ; 5.202 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.226 ; 5.226 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.730 ; 4.730 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 4.845 ; 4.845 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.095 ; 4.095 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.525 ; 5.525 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.093 ; 5.093 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.796 ; 4.796 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 3.975 ; 3.975 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.469 ; 5.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.339 ; 4.339 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 4.774 ; 4.774 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 3.841 ; 3.841 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 4.748 ; 4.748 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 3.556 ; 3.556 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 3.746 ; 3.746 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 3.668 ; 3.668 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 4.133 ; 4.133 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 3.598 ; 3.598 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 4.141 ; 4.141 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 3.539 ; 3.539 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 4.525 ; 4.525 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 3.369 ; 3.369 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 3.686 ; 3.686 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 3.999 ; 3.999 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 4.343 ; 4.343 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 3.456 ; 3.456 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 4.150 ; 4.150 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 3.332 ; 3.332 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 3.898 ; 3.898 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 3.983 ; 3.983 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.792 ; 4.792 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 4.714 ; 4.714 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.773 ; 5.773 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.682 ; 5.682 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.659 ; 5.659 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.949 ; 5.949 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.860 ; 4.860 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 6.097 ; 6.097 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.588 ; 5.588 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.467 ; 5.467 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.768 ; 4.768 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 6.140 ; 6.140 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.800 ; 4.800 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.346 ; 5.346 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.127 ; 5.127 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.733 ; 5.733 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.344 ; 5.344 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.658 ; 5.658 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 4.894 ; 4.894 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.316 ; 5.316 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 4.791 ; 4.791 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.407 ; 5.407 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 5.035 ; 5.035 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.621 ; 5.621 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 5.577 ; 5.577 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 6.072 ; 6.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.283 ; 5.283 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.996 ; 5.996 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.596 ; 5.596 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.606 ; 5.606 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 4.955 ; 4.955 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.595 ; 5.595 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.714 ; 4.714 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.488 ; 5.488 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 5.292 ; 5.292 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 3.664 ; 3.664 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 4.167 ; 4.167 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 5.321 ; 5.321 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 5.207 ; 5.207 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 5.466 ; 5.466 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 5.507 ; 5.507 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 5.287 ; 5.287 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 5.666 ; 5.666 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 5.119 ; 5.119 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 5.389 ; 5.389 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 5.126 ; 5.126 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 5.715 ; 5.715 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 5.093 ; 5.093 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 5.672 ; 5.672 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 4.473 ; 4.473 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 5.044 ; 5.044 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 4.930 ; 4.930 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 5.113 ; 5.113 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 4.530 ; 4.530 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 5.234 ; 5.234 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 4.167 ; 4.167 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 4.790 ; 4.790 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 4.191 ; 4.191 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 5.403 ; 5.403 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 4.929 ; 4.929 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 5.494 ; 5.494 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 4.271 ; 4.271 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 5.746 ; 5.746 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 4.452 ; 4.452 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 4.490 ; 4.490 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 4.172 ; 4.172 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.947 ; 4.947 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 4.421 ; 4.421 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.707 ; 4.707 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 6.106 ; 6.106 ;       ;
; fiBENn     ; fbCTRLn     ; 5.379 ; 5.379 ; 5.379 ; 5.379 ;
; fiBENn     ; fbTENn      ; 5.379 ; 5.379 ; 5.379 ; 5.379 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 6.106 ; 6.106 ;       ;
; fiBENn     ; fbCTRLn     ; 5.379 ; 5.379 ; 5.379 ; 5.379 ;
; fiBENn     ; fbTENn      ; 5.379 ; 5.379 ; 5.379 ; 5.379 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+-----------+------------+-------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.026 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.164 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 4.955 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 4.955 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 4.472 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 4.898 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 4.472 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 4.908 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 4.529 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 4.908 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 4.441 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 4.922 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 4.441 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 4.922 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 4.406 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 4.712 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 4.365 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 4.712 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 4.396 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 4.834 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 4.164 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 4.741 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 4.365 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 4.736 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 4.164 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 4.736 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 4.355 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 4.665 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 4.188 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 4.665 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 4.188 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 4.516 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 4.273 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 4.516 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.026 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.277 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 5.068 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 5.068 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.585 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 5.011 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.585 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 5.021 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.642 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 5.021 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.554 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 5.035 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.554 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 5.035 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.519 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.825 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.478 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.825 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.509 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.947 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.277 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.854 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.478 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.849 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.277 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.849 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.468 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.778 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 4.301 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.778 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 4.301 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.629 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.386 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.629 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-------+------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+-----------+------------+-------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 3.593 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.046 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 3.837 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 3.837 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 3.354 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 3.780 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 3.354 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 3.790 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 3.411 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 3.790 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 3.323 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 3.804 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 3.323 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 3.804 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 3.288 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 3.594 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 3.247 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 3.594 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 3.278 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 3.716 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 3.046 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 3.623 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 3.247 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 3.618 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 3.046 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 3.618 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 3.237 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 3.547 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 3.070 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 3.547 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 3.070 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 3.398 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 3.155 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 3.398 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 3.593 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.138 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.929 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.929 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.446 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.872 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.446 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.882 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.503 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.882 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.415 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.896 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.415 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.896 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.380 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.686 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.339 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.686 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.370 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.808 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.138 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.715 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.339 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.710 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.138 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.710 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.329 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.639 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 4.162 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.639 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 4.162 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.490 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.247 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.490 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-------+------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.026     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.164     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 4.955     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 4.955     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 4.472     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 4.898     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 4.472     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 4.908     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 4.529     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 4.908     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 4.441     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 4.922     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 4.441     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 4.922     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 4.406     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 4.712     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 4.365     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 4.712     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 4.396     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 4.834     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 4.164     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 4.741     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 4.365     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 4.736     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 4.164     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 4.736     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 4.355     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 4.665     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 4.188     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 4.665     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 4.188     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 4.516     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 4.273     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 4.516     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.026     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.277     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 5.068     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 5.068     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.585     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 5.011     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.585     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 5.021     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.642     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 5.021     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.554     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 5.035     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.554     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 5.035     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.519     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.825     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.478     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.825     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.509     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.947     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.277     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.854     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.478     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.849     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.277     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.849     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.468     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.778     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 4.301     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.778     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 4.301     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.629     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.386     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.629     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 3.593     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.046     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 3.837     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 3.837     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 3.354     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 3.780     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 3.354     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 3.790     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 3.411     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 3.790     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 3.323     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 3.804     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 3.323     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 3.804     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 3.288     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 3.594     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 3.247     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 3.594     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 3.278     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 3.716     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 3.046     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 3.623     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 3.247     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 3.618     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 3.046     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 3.618     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 3.237     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 3.547     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 3.070     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 3.547     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 3.070     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 3.398     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 3.155     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 3.398     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 3.593     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.138     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.929     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.929     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.446     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.872     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.446     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.882     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.503     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.882     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.415     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.896     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.415     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.896     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.380     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.686     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.339     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.686     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.370     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.808     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.138     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.715     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.339     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.710     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.138     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.710     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.329     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.639     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 4.162     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.639     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 4.162     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.490     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.247     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.490     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                          ; 0.399  ; 0.168 ; 0.536    ; 0.117   ; 1.713               ;
;  CLK40DES1                                ; N/A    ; N/A   ; N/A      ; N/A     ; 12.500              ;
;  PLL0:inst2|altpll:altpll_component|_clk0 ; 3.575  ; 0.168 ; 6.951    ; 0.117   ; 11.269              ;
;  PLL0:inst2|altpll:altpll_component|_clk1 ; 4.328  ; 0.227 ; 9.850    ; 0.354   ; 24.180              ;
;  PLL0:inst2|altpll:altpll_component|_clk2 ; 5.763  ; 0.213 ; 7.623    ; 0.220   ; 48.769              ;
;  PLL0:inst2|altpll:altpll_component|_clk4 ; 0.399  ; 0.212 ; 0.536    ; 0.412   ; 1.713               ;
;  altera_reserved_tck                      ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  inst85                                   ; 22.004 ; 0.378 ; 11.726   ; 12.503  ; 11.680              ;
; Design-wide TNS                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK40DES1                                ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk0 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk2 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk4 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst85                                   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 6.163 ; 6.163 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 6.163 ; 6.163 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 4.960 ; 4.960 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 4.968 ; 4.968 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.969 ; 4.969 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 4.616 ; 4.616 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 4.958 ; 4.958 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 5.149 ; 5.149 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 4.938 ; 4.938 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 4.749 ; 4.749 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 4.565 ; 4.565 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 5.130 ; 5.130 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 4.941 ; 4.941 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 5.500 ; 5.500 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 7.250 ; 7.250 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 6.612 ; 6.612 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 6.397 ; 6.397 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 6.492 ; 6.492 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 6.278 ; 6.278 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 6.949 ; 6.949 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 7.109 ; 7.109 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 6.237 ; 6.237 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 7.250 ; 7.250 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 6.583 ; 6.583 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 6.583 ; 6.583 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 6.561 ; 6.561 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 6.096 ; 6.096 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 6.432 ; 6.432 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 6.659 ; 6.659 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 5.418 ; 5.418 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 5.418 ; 5.418 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 5.210 ; 5.210 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 5.251 ; 5.251 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 5.302 ; 5.302 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 4.821 ; 4.821 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 4.395 ; 4.395 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 5.050 ; 5.050 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.235 ; 5.235 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 7.804 ; 7.804 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 7.051 ; 7.051 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 5.663 ; 5.663 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 5.657 ; 5.657 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 5.796 ; 5.796 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 5.651 ; 5.651 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 6.082 ; 6.082 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 5.413 ; 5.413 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 5.905 ; 5.905 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 5.837 ; 5.837 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 5.282 ; 5.282 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 5.171 ; 5.171 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 5.347 ; 5.347 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 6.642 ; 6.642 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 4.945 ; 4.945 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 6.105 ; 6.105 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 5.315 ; 5.315 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 5.773 ; 5.773 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 5.631 ; 5.631 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 7.051 ; 7.051 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 5.207 ; 5.207 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 7.020 ; 7.020 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 4.603 ; 4.603 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 6.076 ; 6.076 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 4.614 ; 4.614 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.348 ; 5.348 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 4.842 ; 4.842 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 6.161 ; 6.161 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 4.482 ; 4.482 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 5.921 ; 5.921 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 5.267 ; 5.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 5.516 ; 5.516 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 5.375 ; 5.375 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 5.732 ; 5.732 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 7.987 ; 7.987 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 9.565 ; 9.565 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.072 ; 8.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.072 ; 8.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.050 ; 8.050 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.585 ; 7.585 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 7.921 ; 7.921 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 8.148 ; 8.148 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 5.552 ; 5.552 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 6.971 ; 6.971 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 6.311 ; 6.311 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 6.166 ; 6.166 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 6.546 ; 6.546 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 6.971 ; 6.971 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 6.262 ; 6.262 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 3.982 ; 3.982 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 1.541 ; 1.541 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 1.718 ; 1.718 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 1.882 ; 1.882 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.004 ; 2.004 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 2.631 ; 2.631 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.700 ; 2.700 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 3.819 ; 3.819 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.322 ; 2.322 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 1.076 ; 1.076 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 1.582 ; 1.582 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 1.138 ; 1.138 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 2.435 ; 2.435 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 1.108 ; 1.108 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.279 ; 2.279 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 1.150 ; 1.150 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 1.952 ; 1.952 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 2.246 ; 2.246 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 3.432 ; 3.432 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 1.802 ; 1.802 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 3.344 ; 3.344 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 1.477 ; 1.477 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 3.423 ; 3.423 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 1.421 ; 1.421 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 3.416 ; 3.416 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 1.427 ; 1.427 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 3.982 ; 3.982 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 1.091 ; 1.091 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.154 ; 2.154 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 1.472 ; 1.472 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 1.917 ; 1.917 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 1.154 ; 1.154 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 1.964 ; 1.964 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 6.968 ; 6.968 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 6.424 ; 6.424 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.840 ; 6.840 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 5.818 ; 5.818 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 4.434 ; 4.434 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 5.619 ; 5.619 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 4.021 ; 4.021 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 5.818 ; 5.818 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 4.572 ; 4.572 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 5.812 ; 5.812 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 4.040 ; 4.040 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 5.280 ; 5.280 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 4.346 ; 4.346 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 5.487 ; 5.487 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.184 ; 6.184 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 5.210 ; 5.210 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 5.631 ; 5.631 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 4.974 ; 4.974 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.623 ; 5.623 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 5.021 ; 5.021 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 5.476 ; 5.476 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 5.860 ; 5.860 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 5.564 ; 5.564 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 4.443 ; 4.443 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 6.184 ; 6.184 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 4.557 ; 4.557 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 6.175 ; 6.175 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 4.588 ; 4.588 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.825 ; 5.825 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 4.606 ; 4.606 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 5.289 ; 5.289 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 4.465 ; 4.465 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 5.807 ; 5.807 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 5.009 ; 5.009 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 6.440 ; 6.440 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 4.283 ; 4.283 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 1.842 ; 1.842 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.019 ; 2.019 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.183 ; 2.183 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.305 ; 2.305 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 2.932 ; 2.932 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 3.001 ; 3.001 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 4.120 ; 4.120 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.623 ; 2.623 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 1.377 ; 1.377 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 1.883 ; 1.883 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 1.439 ; 1.439 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 2.736 ; 2.736 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 1.409 ; 1.409 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 2.580 ; 2.580 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 1.451 ; 1.451 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 2.253 ; 2.253 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.547 ; 2.547 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 3.733 ; 3.733 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 2.103 ; 2.103 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 3.645 ; 3.645 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 1.778 ; 1.778 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 3.724 ; 3.724 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 1.722 ; 1.722 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 3.717 ; 3.717 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 1.728 ; 1.728 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 4.283 ; 4.283 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 1.392 ; 1.392 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 2.455 ; 2.455 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 1.773 ; 1.773 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 2.218 ; 2.218 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 1.455 ; 1.455 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 2.265 ; 2.265 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 6.637 ; 6.637 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 5.312 ; 5.312 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbCTRLn     ; CLK40DES1  ; 5.209 ; 5.209 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]      ; CLK40DES1  ; 7.608 ; 7.608 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[0]     ; CLK40DES1  ; 5.437 ; 5.437 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[1]     ; CLK40DES1  ; 6.230 ; 6.230 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[2]     ; CLK40DES1  ; 5.921 ; 5.921 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[3]     ; CLK40DES1  ; 5.461 ; 5.461 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[4]     ; CLK40DES1  ; 6.107 ; 6.107 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[5]     ; CLK40DES1  ; 5.850 ; 5.850 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[6]     ; CLK40DES1  ; 6.601 ; 6.601 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[7]     ; CLK40DES1  ; 5.791 ; 5.791 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[8]     ; CLK40DES1  ; 6.214 ; 6.214 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[9]     ; CLK40DES1  ; 5.230 ; 5.230 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[10]    ; CLK40DES1  ; 5.440 ; 5.440 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[11]    ; CLK40DES1  ; 4.959 ; 4.959 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[12]    ; CLK40DES1  ; 6.012 ; 6.012 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[13]    ; CLK40DES1  ; 5.292 ; 5.292 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[14]    ; CLK40DES1  ; 5.360 ; 5.360 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[15]    ; CLK40DES1  ; 4.960 ; 4.960 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[16]    ; CLK40DES1  ; 6.667 ; 6.667 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[17]    ; CLK40DES1  ; 5.858 ; 5.858 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[18]    ; CLK40DES1  ; 5.808 ; 5.808 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[19]    ; CLK40DES1  ; 6.698 ; 6.698 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[20]    ; CLK40DES1  ; 4.757 ; 4.757 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[21]    ; CLK40DES1  ; 6.612 ; 6.612 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[22]    ; CLK40DES1  ; 4.726 ; 4.726 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[23]    ; CLK40DES1  ; 7.608 ; 7.608 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[24]    ; CLK40DES1  ; 5.651 ; 5.651 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[25]    ; CLK40DES1  ; 6.549 ; 6.549 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[26]    ; CLK40DES1  ; 5.060 ; 5.060 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[27]    ; CLK40DES1  ; 5.322 ; 5.322 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[28]    ; CLK40DES1  ; 5.277 ; 5.277 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[29]    ; CLK40DES1  ; 5.027 ; 5.027 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[30]    ; CLK40DES1  ; 4.983 ; 4.983 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[31]    ; CLK40DES1  ; 5.257 ; 5.257 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbTENn      ; CLK40DES1  ; 7.823 ; 7.823 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fiBENn      ; CLK40DES1  ; 6.267 ; 6.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fiDIR       ; CLK40DES1  ; 5.183 ; 5.183 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fiLFn       ; CLK40DES1  ; 5.205 ; 5.205 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -1.998 ; -1.998 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.614 ; -2.614 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -2.139 ; -2.139 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -2.151 ; -2.151 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -2.152 ; -2.152 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.008 ; -2.008 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.156 ; -2.156 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.204 ; -2.204 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.130 ; -2.130 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.048 ; -2.048 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -1.998 ; -1.998 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.196 ; -2.196 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.148 ; -2.148 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.274 ; -2.274 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.174 ; -2.174 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.266 ; -2.266 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.247 ; -2.247 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.346 ; -2.346 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.307 ; -2.307 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.361 ; -2.361 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.174 ; -2.174 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.237 ; -2.237 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.436 ; -2.436 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.485 ; -2.485 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.643 ; -2.643 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.638 ; -2.638 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.485 ; -2.485 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.557 ; -2.557 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.667 ; -2.667 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -1.774 ; -1.774 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -1.810 ; -1.810 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -1.774 ; -1.774 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -1.797 ; -1.797 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -1.812 ; -1.812 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -1.963 ; -1.963 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -1.806 ; -1.806 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.032 ; -2.032 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.090 ; -2.090 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -2.785 ; -2.785 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.909 ; -1.909 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.330 ; -2.330 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.502 ; -2.502 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.358 ; -2.358 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.493 ; -2.493 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.206 ; -2.206 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.262 ; -2.262 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.267 ; -2.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.412 ; -2.412 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -2.159 ; -2.159 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -2.300 ; -2.300 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -2.186 ; -2.186 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -2.715 ; -2.715 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.047 ; -2.047 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.480 ; -2.480 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -2.163 ; -2.163 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.372 ; -2.372 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.294 ; -2.294 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.850 ; -2.850 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -2.137 ; -2.137 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.820 ; -2.820 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -1.922 ; -1.922 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.474 ; -2.474 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -1.997 ; -1.997 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.198 ; -2.198 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.059 ; -2.059 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -2.519 ; -2.519 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -1.909 ; -1.909 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.502 ; -2.502 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -2.128 ; -2.128 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -2.240 ; -2.240 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -2.194 ; -2.194 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -2.353 ; -2.353 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.573 ; -2.573 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -3.563 ; -3.563 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.781 ; -2.781 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.939 ; -2.939 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.934 ; -2.934 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.781 ; -2.781 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.853 ; -2.853 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.963 ; -2.963 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.471 ; -2.471 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.106 ; -2.106 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.109 ; -2.109 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.106 ; -2.106 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.365 ; -2.365 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.518 ; -2.518 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.209 ; -1.209 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.307 ; -0.307 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -0.623 ; -0.623 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -0.731 ; -0.731 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -0.618 ; -0.618 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.819 ; -0.819 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -0.876 ; -0.876 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -1.066 ; -1.066 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -1.318 ; -1.318 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -0.971 ; -0.971 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.307 ; -0.307 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.645 ; -0.645 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.334 ; -0.334 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.864 ; -0.864 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.329 ; -0.329 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.784 ; -0.784 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.334 ; -0.334 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.665 ; -0.665 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.720 ; -0.720 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -1.204 ; -1.204 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.563 ; -0.563 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -1.148 ; -1.148 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.560 ; -0.560 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -1.191 ; -1.191 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.532 ; -0.532 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -1.177 ; -1.177 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.530 ; -0.530 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -1.416 ; -1.416 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.399 ; -0.399 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.814 ; -0.814 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.445 ; -0.445 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.637 ; -0.637 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.326 ; -0.326 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.667 ; -0.667 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.280 ; -1.280 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.171 ; -2.171 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.279 ; -2.279 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.713 ; -1.713 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -1.870 ; -1.870 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.349 ; -2.349 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -1.713 ; -1.713 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.400 ; -2.400 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -1.910 ; -1.910 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.406 ; -2.406 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -1.726 ; -1.726 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -2.227 ; -2.227 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -1.826 ; -1.826 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -2.288 ; -2.288 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -1.874 ; -1.874 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.335 ; -2.335 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.487 ; -2.487 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.068 ; -2.068 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.490 ; -2.490 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.091 ; -2.091 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.430 ; -2.430 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.357 ; -2.357 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.473 ; -2.473 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -1.874 ; -1.874 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.547 ; -2.547 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -1.906 ; -1.906 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.525 ; -2.525 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -1.984 ; -1.984 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.412 ; -2.412 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -1.991 ; -1.991 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.232 ; -2.232 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -1.906 ; -1.906 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.397 ; -2.397 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.076 ; -2.076 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.361 ; -1.361 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.459 ; -0.459 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -0.775 ; -0.775 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -0.883 ; -0.883 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -0.770 ; -0.770 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -0.971 ; -0.971 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -1.028 ; -1.028 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -1.218 ; -1.218 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -1.470 ; -1.470 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -1.123 ; -1.123 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.459 ; -0.459 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.797 ; -0.797 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.486 ; -0.486 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -1.016 ; -1.016 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.481 ; -0.481 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.936 ; -0.936 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.486 ; -0.486 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.817 ; -0.817 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.872 ; -0.872 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -1.356 ; -1.356 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.715 ; -0.715 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -1.300 ; -1.300 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.712 ; -0.712 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -1.343 ; -1.343 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.684 ; -0.684 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -1.329 ; -1.329 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.682 ; -0.682 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -1.568 ; -1.568 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.551 ; -0.551 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -0.966 ; -0.966 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.597 ; -0.597 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.789 ; -0.789 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.478 ; -0.478 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.819 ; -0.819 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.432 ; -1.432 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -1.993 ; -1.993 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbCTRLn     ; CLK40DES1  ; -2.187 ; -2.187 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]      ; CLK40DES1  ; -2.049 ; -2.049 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[0]     ; CLK40DES1  ; -2.400 ; -2.400 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[1]     ; CLK40DES1  ; -2.603 ; -2.603 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[2]     ; CLK40DES1  ; -2.111 ; -2.111 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[3]     ; CLK40DES1  ; -2.374 ; -2.374 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[4]     ; CLK40DES1  ; -2.392 ; -2.392 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[5]     ; CLK40DES1  ; -2.510 ; -2.510 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[6]     ; CLK40DES1  ; -2.646 ; -2.646 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[7]     ; CLK40DES1  ; -2.514 ; -2.514 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[8]     ; CLK40DES1  ; -2.532 ; -2.532 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[9]     ; CLK40DES1  ; -2.231 ; -2.231 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[10]    ; CLK40DES1  ; -2.078 ; -2.078 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[11]    ; CLK40DES1  ; -2.091 ; -2.091 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[12]    ; CLK40DES1  ; -2.451 ; -2.451 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[13]    ; CLK40DES1  ; -2.174 ; -2.174 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[14]    ; CLK40DES1  ; -2.208 ; -2.208 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[15]    ; CLK40DES1  ; -2.049 ; -2.049 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[16]    ; CLK40DES1  ; -2.678 ; -2.678 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[17]    ; CLK40DES1  ; -2.386 ; -2.386 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[18]    ; CLK40DES1  ; -2.242 ; -2.242 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[19]    ; CLK40DES1  ; -2.701 ; -2.701 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[20]    ; CLK40DES1  ; -2.098 ; -2.098 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[21]    ; CLK40DES1  ; -2.676 ; -2.676 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[22]    ; CLK40DES1  ; -2.085 ; -2.085 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[23]    ; CLK40DES1  ; -2.271 ; -2.271 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[24]    ; CLK40DES1  ; -2.293 ; -2.293 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[25]    ; CLK40DES1  ; -2.463 ; -2.463 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[26]    ; CLK40DES1  ; -2.092 ; -2.092 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[27]    ; CLK40DES1  ; -2.107 ; -2.107 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[28]    ; CLK40DES1  ; -2.149 ; -2.149 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[29]    ; CLK40DES1  ; -2.087 ; -2.087 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[30]    ; CLK40DES1  ; -2.053 ; -2.053 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[31]    ; CLK40DES1  ; -2.131 ; -2.131 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbTENn      ; CLK40DES1  ; -2.749 ; -2.749 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fiBENn      ; CLK40DES1  ; -2.636 ; -2.636 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fiDIR       ; CLK40DES1  ; -2.305 ; -2.305 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fiLFn       ; CLK40DES1  ; -2.099 ; -2.099 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 8.257  ; 8.257  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 10.585 ; 10.585 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 9.446  ; 9.446  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 9.676  ; 9.676  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 9.597  ; 9.597  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 9.577  ; 9.577  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 10.104 ; 10.104 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 9.811  ; 9.811  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 10.585 ; 10.585 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 8.039  ; 8.039  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 9.388  ; 9.388  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 8.272  ; 8.272  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 12.928 ; 12.928 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 11.826 ; 11.826 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 11.760 ; 11.760 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 11.496 ; 11.496 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 11.882 ; 11.882 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 10.603 ; 10.603 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 11.576 ; 11.576 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 10.445 ; 10.445 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 11.244 ; 11.244 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 10.561 ; 10.561 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 12.210 ; 12.210 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 10.523 ; 10.523 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 12.069 ; 12.069 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 9.357  ; 9.357  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 11.158 ; 11.158 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 9.701  ; 9.701  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 10.514 ; 10.514 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 10.698 ; 10.698 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 12.183 ; 12.183 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 9.717  ; 9.717  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 11.423 ; 11.423 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 10.049 ; 10.049 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 12.928 ; 12.928 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 9.606  ; 9.606  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 11.513 ; 11.513 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 10.053 ; 10.053 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 11.594 ; 11.594 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 10.274 ; 10.274 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 10.092 ; 10.092 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 10.126 ; 10.126 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 11.209 ; 11.209 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 9.835  ; 9.835  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 11.223 ; 11.223 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 8.772  ; 8.772  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 14.427 ; 14.427 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 13.476 ; 13.476 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 13.290 ; 13.290 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 13.350 ; 13.350 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 14.097 ; 14.097 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 11.380 ; 11.380 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 14.308 ; 14.308 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 13.064 ; 13.064 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 12.792 ; 12.792 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 11.690 ; 11.690 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 14.427 ; 14.427 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 11.342 ; 11.342 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 12.999 ; 12.999 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 12.001 ; 12.001 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 13.394 ; 13.394 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 12.457 ; 12.457 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 13.007 ; 13.007 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 11.467 ; 11.467 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 12.516 ; 12.516 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 11.115 ; 11.115 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 12.680 ; 12.680 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 11.646 ; 11.646 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 13.209 ; 13.209 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 13.170 ; 13.170 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 14.398 ; 14.398 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 12.335 ; 12.335 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 14.113 ; 14.113 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 13.211 ; 13.211 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 13.152 ; 13.152 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 11.418 ; 11.418 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 13.050 ; 13.050 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 10.878 ; 10.878 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 12.846 ; 12.846 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 9.421  ; 9.421  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 13.429 ; 13.429 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 8.910  ; 8.910  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.356  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 9.831  ; 9.831  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.356  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 13.555 ; 13.555 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 11.544 ; 11.544 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 10.831 ; 10.831 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 11.177 ; 11.177 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 12.514 ; 12.514 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 12.468 ; 12.468 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 12.766 ; 12.766 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 13.555 ; 13.555 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 10.304 ; 10.304 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 10.618 ; 10.618 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 9.379  ; 9.379  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 13.531 ; 13.531 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.759 ; 12.759 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.849 ; 12.849 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 11.490 ; 11.490 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 11.855 ; 11.855 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 9.878  ; 9.878  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 13.531 ; 13.531 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.470 ; 12.470 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 11.682 ; 11.682 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 9.560  ; 9.560  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 13.314 ; 13.314 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 10.628 ; 10.628 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 11.703 ; 11.703 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 10.231 ; 10.231 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 11.817 ; 11.817 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 11.083 ; 11.083 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 11.622 ; 11.622 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 10.675 ; 10.675 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 12.003 ; 12.003 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 10.443 ; 10.443 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.037 ; 12.037 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 10.518 ; 10.518 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 11.747 ; 11.747 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 11.795 ; 11.795 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.570 ; 12.570 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 11.025 ; 11.025 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 12.900 ; 12.900 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 11.258 ; 11.258 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 10.704 ; 10.704 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 10.269 ; 10.269 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 11.822 ; 11.822 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 9.591  ; 9.591  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 11.665 ; 11.665 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 14.126 ; 14.126 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 13.175 ; 13.175 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.989 ; 12.989 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 13.049 ; 13.049 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 13.796 ; 13.796 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 10.969 ; 10.969 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 14.007 ; 14.007 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.763 ; 12.763 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 12.491 ; 12.491 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 10.711 ; 10.711 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 14.126 ; 14.126 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 10.777 ; 10.777 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 12.160 ; 12.160 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 11.700 ; 11.700 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 13.093 ; 13.093 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 12.156 ; 12.156 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 12.706 ; 12.706 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 11.064 ; 11.064 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 12.131 ; 12.131 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 10.814 ; 10.814 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.379 ; 12.379 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 11.345 ; 11.345 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 12.908 ; 12.908 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 12.869 ; 12.869 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 14.097 ; 14.097 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 12.034 ; 12.034 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 13.812 ; 13.812 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 12.910 ; 12.910 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 12.851 ; 12.851 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 11.117 ; 11.117 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 12.749 ; 12.749 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 10.577 ; 10.577 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 12.545 ; 12.545 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 13.128 ; 13.128 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 8.208  ; 8.208  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 13.522 ; 13.522 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 12.375 ; 12.375 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 12.172 ; 12.172 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 12.953 ; 12.953 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 13.068 ; 13.068 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 12.406 ; 12.406 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 13.272 ; 13.272 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 11.868 ; 11.868 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 12.635 ; 12.635 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 12.003 ; 12.003 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 13.333 ; 13.333 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 11.895 ; 11.895 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 13.371 ; 13.371 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 10.366 ; 10.366 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 11.736 ; 11.736 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 11.415 ; 11.415 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 11.583 ; 11.583 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 10.527 ; 10.527 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 12.256 ; 12.256 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 9.468  ; 9.468  ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 11.076 ; 11.076 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 9.552  ; 9.552  ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 12.580 ; 12.580 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 11.509 ; 11.509 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 12.925 ; 12.925 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 9.813  ; 9.813  ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 13.522 ; 13.522 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 10.276 ; 10.276 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 10.251 ; 10.251 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 9.491  ; 9.491  ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 11.404 ; 11.404 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 10.237 ; 10.237 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 10.923 ; 10.923 ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.570 ; 3.570 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.689 ; 3.689 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 4.010 ; 4.010 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.937 ; 3.937 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 4.092 ; 4.092 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.689 ; 3.689 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.706 ; 3.706 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.758 ; 3.758 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.087 ; 4.087 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 3.492 ; 3.492 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 4.002 ; 4.002 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.563 ; 3.563 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.292 ; 3.292 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.167 ; 4.167 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.272 ; 4.272 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.324 ; 3.324 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.127 ; 4.127 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.689 ; 3.689 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.690 ; 3.690 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.421 ; 3.421 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.108 ; 4.108 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.345 ; 3.345 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.402 ; 4.402 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.292 ; 3.292 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.664 ; 3.664 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.454 ; 3.454 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.057 ; 4.057 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.573 ; 3.573 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 3.862 ; 3.862 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.686 ; 3.686 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.146 ; 4.146 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.690 ; 3.690 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.172 ; 4.172 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.745 ; 3.745 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.701 ; 4.701 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.872 ; 3.872 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.770 ; 3.770 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.735 ; 3.735 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.861 ; 3.861 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.897 ; 3.897 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.093 ; 4.093 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.981 ; 3.981 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.536 ; 4.536 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.448 ; 3.448 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 4.523 ; 4.523 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 3.756 ; 3.756 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.323 ; 3.323 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.361 ; 4.361 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.342 ; 4.342 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.870 ; 3.870 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.538 ; 4.538 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.841 ; 3.841 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 4.296 ; 4.296 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.961 ; 3.961 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.510 ; 4.510 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.427 ; 3.427 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.339 ; 4.339 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.690 ; 3.690 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 4.125 ; 4.125 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.615 ; 3.615 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.214 ; 4.214 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.323 ; 3.323 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 3.613 ; 3.613 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.457 ; 3.457 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.094 ; 4.094 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.446 ; 3.446 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.099 ; 4.099 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.488 ; 3.488 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.480 ; 4.480 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.418 ; 3.418 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.745 ; 3.745 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.367 ; 3.367 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.781 ; 3.781 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.731 ; 3.731 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.012 ; 4.012 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.677 ; 3.677 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 3.620 ; 3.620 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.471 ; 3.471 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.885 ; 3.885 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 3.391 ; 3.391 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 4.360 ; 4.360 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 3.781 ; 3.781 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.425 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 4.069 ; 4.069 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.425 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.978 ; 3.978 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 4.230 ; 4.230 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.978 ; 3.978 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 4.023 ; 4.023 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 4.191 ; 4.191 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 4.148 ; 4.148 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 4.301 ; 4.301 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.565 ; 4.565 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 3.640 ; 3.640 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 3.947 ; 3.947 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 4.117 ; 4.117 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 3.332 ; 3.332 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.202 ; 5.202 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.226 ; 5.226 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.730 ; 4.730 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 4.845 ; 4.845 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.095 ; 4.095 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.525 ; 5.525 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.093 ; 5.093 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.796 ; 4.796 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 3.975 ; 3.975 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.469 ; 5.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.339 ; 4.339 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 4.774 ; 4.774 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 3.841 ; 3.841 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 4.748 ; 4.748 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 3.556 ; 3.556 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 3.746 ; 3.746 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 3.668 ; 3.668 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 4.133 ; 4.133 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 3.598 ; 3.598 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 4.141 ; 4.141 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 3.539 ; 3.539 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 4.525 ; 4.525 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 3.369 ; 3.369 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 3.686 ; 3.686 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 3.999 ; 3.999 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 4.343 ; 4.343 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 3.456 ; 3.456 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 4.150 ; 4.150 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 3.332 ; 3.332 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 3.898 ; 3.898 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 3.983 ; 3.983 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.792 ; 4.792 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 4.714 ; 4.714 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.773 ; 5.773 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.682 ; 5.682 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.659 ; 5.659 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.949 ; 5.949 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.860 ; 4.860 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 6.097 ; 6.097 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.588 ; 5.588 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.467 ; 5.467 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.768 ; 4.768 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 6.140 ; 6.140 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.800 ; 4.800 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.346 ; 5.346 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.127 ; 5.127 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.733 ; 5.733 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.344 ; 5.344 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.658 ; 5.658 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 4.894 ; 4.894 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.316 ; 5.316 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 4.791 ; 4.791 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.407 ; 5.407 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 5.035 ; 5.035 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.621 ; 5.621 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 5.577 ; 5.577 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 6.072 ; 6.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.283 ; 5.283 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.996 ; 5.996 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.596 ; 5.596 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.606 ; 5.606 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 4.955 ; 4.955 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.595 ; 5.595 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.714 ; 4.714 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.488 ; 5.488 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 5.292 ; 5.292 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 3.664 ; 3.664 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 4.167 ; 4.167 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 5.321 ; 5.321 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 5.207 ; 5.207 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 5.466 ; 5.466 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 5.507 ; 5.507 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 5.287 ; 5.287 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 5.666 ; 5.666 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 5.119 ; 5.119 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 5.389 ; 5.389 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 5.126 ; 5.126 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 5.715 ; 5.715 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 5.093 ; 5.093 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 5.672 ; 5.672 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 4.473 ; 4.473 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 5.044 ; 5.044 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 4.930 ; 4.930 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 5.113 ; 5.113 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 4.530 ; 4.530 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 5.234 ; 5.234 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 4.167 ; 4.167 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 4.790 ; 4.790 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 4.191 ; 4.191 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 5.403 ; 5.403 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 4.929 ; 4.929 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 5.494 ; 5.494 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 4.271 ; 4.271 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 5.746 ; 5.746 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 4.452 ; 4.452 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 4.490 ; 4.490 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 4.172 ; 4.172 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.947 ; 4.947 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 4.421 ; 4.421 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.707 ; 4.707 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 14.127 ; 14.127 ;        ;
; fiBENn     ; fbCTRLn     ; 12.469 ; 12.469 ; 12.469 ; 12.469 ;
; fiBENn     ; fbTENn      ; 12.469 ; 12.469 ; 12.469 ; 12.469 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 6.106 ; 6.106 ;       ;
; fiBENn     ; fbCTRLn     ; 5.379 ; 5.379 ; 5.379 ; 5.379 ;
; fiBENn     ; fbTENn      ; 5.379 ; 5.379 ; 5.379 ; 5.379 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; inst85                                   ; inst85                                   ; 0        ; 0        ; 0        ; 528      ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2604     ; 1592     ; 306      ; 23802    ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 19       ; 10       ; 159      ; 1147     ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 45       ; 16       ; 8        ; 36       ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 14       ; 19       ; 0        ; 1541     ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 6866     ; 22       ; 156      ; 1202     ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 85       ; 364      ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 231      ; 20       ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3983     ; 8        ; 6        ; 23       ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; inst85                                   ; inst85                                   ; 0        ; 0        ; 0        ; 528      ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2604     ; 1592     ; 306      ; 23802    ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 19       ; 10       ; 159      ; 1147     ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 45       ; 16       ; 8        ; 36       ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 14       ; 19       ; 0        ; 1541     ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 6866     ; 22       ; 156      ; 1202     ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 85       ; 364      ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 231      ; 20       ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3983     ; 8        ; 6        ; 23       ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                              ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; inst85                                   ; 0        ; 0        ; 32       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 279      ; 279      ; 155      ; 155      ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 285      ; 92       ; 240      ; 44       ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk1 ; 16       ; 16       ; 8        ; 8        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 6        ; 0        ; 8        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 0        ; 0        ; 24       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk2 ; 69       ; 69       ; 10       ; 10       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 8        ; 27       ; 0        ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                               ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; inst85                                   ; 0        ; 0        ; 32       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 279      ; 279      ; 155      ; 155      ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 285      ; 92       ; 240      ; 44       ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk1 ; 16       ; 16       ; 8        ; 8        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 6        ; 0        ; 8        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 0        ; 0        ; 24       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk2 ; 69       ; 69       ; 10       ; 10       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 8        ; 27       ; 0        ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 77    ; 77   ;
; Unconstrained Input Port Paths  ; 1089  ; 1089 ;
; Unconstrained Output Ports      ; 56    ; 56   ;
; Unconstrained Output Port Paths ; 1508  ; 1508 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Sep 05 10:02:29 2014
Info: Command: quartus_sta rcb_ctrlr -c ddl_ctrlr
Info: qsta_default_script.tcl version: #4
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Evaluating HDL-embedded SDC commands
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Info: Reading SDC File: 'ddl_ctrlr.sdc'
Warning: Found combinational loop of 256 nodes
    Warning: Node "inst7|inst60|combout"
    Warning: Node "inst7|inst188|datac"
    Warning: Node "inst7|inst188|combout"
    Warning: Node "inst7|inst187|datac"
    Warning: Node "inst7|inst187|combout"
    Warning: Node "inst7|inst186|datab"
    Warning: Node "inst7|inst186|combout"
    Warning: Node "inst7|inst185|dataf"
    Warning: Node "inst7|inst185|combout"
    Warning: Node "inst7|inst184|dataf"
    Warning: Node "inst7|inst184|combout"
    Warning: Node "inst7|inst183|dataf"
    Warning: Node "inst7|inst183|combout"
    Warning: Node "inst7|inst182|dataf"
    Warning: Node "inst7|inst182|combout"
    Warning: Node "inst7|inst181|dataf"
    Warning: Node "inst7|inst181|combout"
    Warning: Node "inst7|inst180|dataf"
    Warning: Node "inst7|inst180|combout"
    Warning: Node "inst7|inst179|datab"
    Warning: Node "inst7|inst179|combout"
    Warning: Node "inst7|inst178|dataf"
    Warning: Node "inst7|inst178|combout"
    Warning: Node "inst7|inst177|dataf"
    Warning: Node "inst7|inst177|combout"
    Warning: Node "inst7|inst176|dataf"
    Warning: Node "inst7|inst176|combout"
    Warning: Node "inst7|inst175|dataf"
    Warning: Node "inst7|inst175|combout"
    Warning: Node "inst7|inst174|datac"
    Warning: Node "inst7|inst174|combout"
    Warning: Node "inst7|inst173|dataf"
    Warning: Node "inst7|inst173|combout"
    Warning: Node "inst7|inst172|datae"
    Warning: Node "inst7|inst172|combout"
    Warning: Node "inst7|inst171|dataf"
    Warning: Node "inst7|inst171|combout"
    Warning: Node "inst7|inst170|datae"
    Warning: Node "inst7|inst170|combout"
    Warning: Node "inst7|inst169|dataf"
    Warning: Node "inst7|inst169|combout"
    Warning: Node "inst7|inst168|dataf"
    Warning: Node "inst7|inst168|combout"
    Warning: Node "inst7|inst167|datab"
    Warning: Node "inst7|inst167|combout"
    Warning: Node "inst7|inst166|dataf"
    Warning: Node "inst7|inst166|combout"
    Warning: Node "inst7|inst165|dataf"
    Warning: Node "inst7|inst165|combout"
    Warning: Node "inst7|inst164|datac"
    Warning: Node "inst7|inst164|combout"
    Warning: Node "inst7|inst163|dataa"
    Warning: Node "inst7|inst163|combout"
    Warning: Node "inst7|inst162|dataf"
    Warning: Node "inst7|inst162|combout"
    Warning: Node "inst7|inst161|dataf"
    Warning: Node "inst7|inst161|combout"
    Warning: Node "inst7|inst160|dataf"
    Warning: Node "inst7|inst160|combout"
    Warning: Node "inst7|inst159|dataf"
    Warning: Node "inst7|inst159|combout"
    Warning: Node "inst7|inst158|datac"
    Warning: Node "inst7|inst158|combout"
    Warning: Node "inst7|inst157|dataf"
    Warning: Node "inst7|inst157|combout"
    Warning: Node "inst7|inst156|dataa"
    Warning: Node "inst7|inst156|combout"
    Warning: Node "inst7|inst155|dataf"
    Warning: Node "inst7|inst155|combout"
    Warning: Node "inst7|inst154|dataf"
    Warning: Node "inst7|inst154|combout"
    Warning: Node "inst7|inst153|dataf"
    Warning: Node "inst7|inst153|combout"
    Warning: Node "inst7|inst152|datac"
    Warning: Node "inst7|inst152|combout"
    Warning: Node "inst7|inst151|datac"
    Warning: Node "inst7|inst151|combout"
    Warning: Node "inst7|inst150|dataf"
    Warning: Node "inst7|inst150|combout"
    Warning: Node "inst7|inst149|dataf"
    Warning: Node "inst7|inst149|combout"
    Warning: Node "inst7|inst148|dataf"
    Warning: Node "inst7|inst148|combout"
    Warning: Node "inst7|inst147|dataf"
    Warning: Node "inst7|inst147|combout"
    Warning: Node "inst7|inst146|datac"
    Warning: Node "inst7|inst146|combout"
    Warning: Node "inst7|inst145|datac"
    Warning: Node "inst7|inst145|combout"
    Warning: Node "inst7|inst144|dataf"
    Warning: Node "inst7|inst144|combout"
    Warning: Node "inst7|inst143|datac"
    Warning: Node "inst7|inst143|combout"
    Warning: Node "inst7|inst142|dataf"
    Warning: Node "inst7|inst142|combout"
    Warning: Node "inst7|inst141|dataf"
    Warning: Node "inst7|inst141|combout"
    Warning: Node "inst7|inst140|dataf"
    Warning: Node "inst7|inst140|combout"
    Warning: Node "inst7|inst139|datac"
    Warning: Node "inst7|inst139|combout"
    Warning: Node "inst7|inst138|datab"
    Warning: Node "inst7|inst138|combout"
    Warning: Node "inst7|inst137|datac"
    Warning: Node "inst7|inst137|combout"
    Warning: Node "inst7|inst136|dataf"
    Warning: Node "inst7|inst136|combout"
    Warning: Node "inst7|inst135|datae"
    Warning: Node "inst7|inst135|combout"
    Warning: Node "inst7|inst134|dataf"
    Warning: Node "inst7|inst134|combout"
    Warning: Node "inst7|inst133|dataf"
    Warning: Node "inst7|inst133|combout"
    Warning: Node "inst7|inst132|dataf"
    Warning: Node "inst7|inst132|combout"
    Warning: Node "inst7|inst131|datab"
    Warning: Node "inst7|inst131|combout"
    Warning: Node "inst7|inst130|datac"
    Warning: Node "inst7|inst130|combout"
    Warning: Node "inst7|inst129|datac"
    Warning: Node "inst7|inst129|combout"
    Warning: Node "inst7|inst128|dataf"
    Warning: Node "inst7|inst128|combout"
    Warning: Node "inst7|inst127|dataf"
    Warning: Node "inst7|inst127|combout"
    Warning: Node "inst7|inst126|dataf"
    Warning: Node "inst7|inst126|combout"
    Warning: Node "inst7|inst125|datab"
    Warning: Node "inst7|inst125|combout"
    Warning: Node "inst7|inst124|dataf"
    Warning: Node "inst7|inst124|combout"
    Warning: Node "inst7|inst123|datac"
    Warning: Node "inst7|inst123|combout"
    Warning: Node "inst7|inst122|dataf"
    Warning: Node "inst7|inst122|combout"
    Warning: Node "inst7|inst121|datac"
    Warning: Node "inst7|inst121|combout"
    Warning: Node "inst7|inst120|dataf"
    Warning: Node "inst7|inst120|combout"
    Warning: Node "inst7|inst119|datab"
    Warning: Node "inst7|inst119|combout"
    Warning: Node "inst7|inst118|dataf"
    Warning: Node "inst7|inst118|combout"
    Warning: Node "inst7|inst117|dataa"
    Warning: Node "inst7|inst117|combout"
    Warning: Node "inst7|inst116|datac"
    Warning: Node "inst7|inst116|combout"
    Warning: Node "inst7|inst115|datac"
    Warning: Node "inst7|inst115|combout"
    Warning: Node "inst7|inst114|dataf"
    Warning: Node "inst7|inst114|combout"
    Warning: Node "inst7|inst113|dataa"
    Warning: Node "inst7|inst113|combout"
    Warning: Node "inst7|inst112|dataf"
    Warning: Node "inst7|inst112|combout"
    Warning: Node "inst7|inst111|datac"
    Warning: Node "inst7|inst111|combout"
    Warning: Node "inst7|inst110|dataf"
    Warning: Node "inst7|inst110|combout"
    Warning: Node "inst7|inst109|datab"
    Warning: Node "inst7|inst109|combout"
    Warning: Node "inst7|inst108|dataa"
    Warning: Node "inst7|inst108|combout"
    Warning: Node "inst7|inst107|dataf"
    Warning: Node "inst7|inst107|combout"
    Warning: Node "inst7|inst106|datab"
    Warning: Node "inst7|inst106|combout"
    Warning: Node "inst7|inst105|datab"
    Warning: Node "inst7|inst105|combout"
    Warning: Node "inst7|inst104|dataf"
    Warning: Node "inst7|inst104|combout"
    Warning: Node "inst7|inst103|dataf"
    Warning: Node "inst7|inst103|combout"
    Warning: Node "inst7|inst102|datac"
    Warning: Node "inst7|inst102|combout"
    Warning: Node "inst7|inst101|dataf"
    Warning: Node "inst7|inst101|combout"
    Warning: Node "inst7|inst100|dataf"
    Warning: Node "inst7|inst100|combout"
    Warning: Node "inst7|inst99|datac"
    Warning: Node "inst7|inst99|combout"
    Warning: Node "inst7|inst98|dataf"
    Warning: Node "inst7|inst98|combout"
    Warning: Node "inst7|inst97|dataa"
    Warning: Node "inst7|inst97|combout"
    Warning: Node "inst7|inst96|dataf"
    Warning: Node "inst7|inst96|combout"
    Warning: Node "inst7|inst95|dataf"
    Warning: Node "inst7|inst95|combout"
    Warning: Node "inst7|inst94|datac"
    Warning: Node "inst7|inst94|combout"
    Warning: Node "inst7|inst93|datab"
    Warning: Node "inst7|inst93|combout"
    Warning: Node "inst7|inst92|dataf"
    Warning: Node "inst7|inst92|combout"
    Warning: Node "inst7|inst91|dataf"
    Warning: Node "inst7|inst91|combout"
    Warning: Node "inst7|inst90|dataa"
    Warning: Node "inst7|inst90|combout"
    Warning: Node "inst7|inst89|datac"
    Warning: Node "inst7|inst89|combout"
    Warning: Node "inst7|inst88|dataa"
    Warning: Node "inst7|inst88|combout"
    Warning: Node "inst7|inst87|dataf"
    Warning: Node "inst7|inst87|combout"
    Warning: Node "inst7|inst86|datab"
    Warning: Node "inst7|inst86|combout"
    Warning: Node "inst7|inst85|dataf"
    Warning: Node "inst7|inst85|combout"
    Warning: Node "inst7|inst84|datab"
    Warning: Node "inst7|inst84|combout"
    Warning: Node "inst7|inst83|dataf"
    Warning: Node "inst7|inst83|combout"
    Warning: Node "inst7|inst82|datac"
    Warning: Node "inst7|inst82|combout"
    Warning: Node "inst7|inst81|datac"
    Warning: Node "inst7|inst81|combout"
    Warning: Node "inst7|inst80|dataf"
    Warning: Node "inst7|inst80|combout"
    Warning: Node "inst7|inst79|datae"
    Warning: Node "inst7|inst79|combout"
    Warning: Node "inst7|inst78|dataf"
    Warning: Node "inst7|inst78|combout"
    Warning: Node "inst7|inst77|dataf"
    Warning: Node "inst7|inst77|combout"
    Warning: Node "inst7|inst75|dataf"
    Warning: Node "inst7|inst75|combout"
    Warning: Node "inst7|inst74|dataa"
    Warning: Node "inst7|inst74|combout"
    Warning: Node "inst7|inst73|datab"
    Warning: Node "inst7|inst73|combout"
    Warning: Node "inst7|inst72|datac"
    Warning: Node "inst7|inst72|combout"
    Warning: Node "inst7|inst71|dataf"
    Warning: Node "inst7|inst71|combout"
    Warning: Node "inst7|inst70|dataa"
    Warning: Node "inst7|inst70|combout"
    Warning: Node "inst7|inst69|dataf"
    Warning: Node "inst7|inst69|combout"
    Warning: Node "inst7|inst68|datac"
    Warning: Node "inst7|inst68|combout"
    Warning: Node "inst7|inst67|dataf"
    Warning: Node "inst7|inst67|combout"
    Warning: Node "inst7|inst66|datae"
    Warning: Node "inst7|inst66|combout"
    Warning: Node "inst7|inst65|dataf"
    Warning: Node "inst7|inst65|combout"
    Warning: Node "inst7|inst64|dataf"
    Warning: Node "inst7|inst64|combout"
    Warning: Node "inst7|inst63|dataf"
    Warning: Node "inst7|inst63|combout"
    Warning: Node "inst7|inst62|dataf"
    Warning: Node "inst7|inst62|combout"
    Warning: Node "inst7|inst61|datac"
    Warning: Node "inst7|inst61|combout"
    Warning: Node "inst7|inst60|dataa"
Critical Warning: Design contains combinational loop of 256 nodes. Estimating the delays through the loop.
Info: Analyzing Slow Model
Info: Worst-case setup slack is 0.399
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.399         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     3.575         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     4.328         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     5.763         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    22.004         0.000 inst85 
Info: Worst-case hold slack is 0.457
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     0.516         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     0.744         0.000 inst85 
Info: Worst-case recovery slack is 0.536
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.536         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     6.951         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     7.623         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:     9.850         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:    11.726         0.000 inst85 
Info: Worst-case removal slack is 0.838
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.838         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     1.121         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     1.121         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     1.137         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    12.603         0.000 inst85 
Info: Worst-case minimum pulse width slack is 1.713
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.713         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:    11.269         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:    11.680         0.000 inst85 
    Info:    12.500         0.000 CLK40DES1 
    Info:    24.180         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:    48.769         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    97.778         0.000 altera_reserved_tck 
Info: The selected device family is not supported by the report_metastability command.
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 0.399
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 0.399 
    Info: ===================================================================
    Info: From Node    : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_8m7:usedw_counter|safe_q[8]
    Info: To Node      : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[85]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     18.378      5.878  F        clock network delay
    Info:     18.505      0.127     uTco  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_8m7:usedw_counter|safe_q[8]
    Info:     18.505      0.000 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_reg_bit3a[8]|regout
    Info:     18.975      0.470 RR    IC  inst|_~0|datab
    Info:     19.453      0.478 RF  CELL  inst|_~0|combout
    Info:     19.862      0.409 FF    IC  inst|fo_BSYn~_wirecell|dataf
    Info:     19.933      0.071 FR  CELL  inst|fo_BSYn~_wirecell|combout
    Info:     20.223      0.290 RR    IC  auto_signaltap_0|sld_signaltap_body|acq_data_in_reg[85]|adatasdata
    Info:     20.637      0.414 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[85]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     18.750     18.750           latch edge time
    Info:     21.237      2.487  R        clock network delay
    Info:     21.157     -0.080           clock uncertainty
    Info:     21.036     -0.121     uTsu  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[85]
    Info: 
    Info: Data Arrival Time  :    20.637
    Info: Data Required Time :    21.036
    Info: Slack              :     0.399 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.575
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 3.575 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      6.250      6.250           launch edge time
    Info:      8.724      2.474  R        clock network delay
    Info:      8.851      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info:      8.851      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:     10.221      1.370 RR    IC  inst13|ERROR_BIT_0~1|dataf
    Info:     10.292      0.071 RR  CELL  inst13|ERROR_BIT_0~1|combout
    Info:     10.791      0.499 RR    IC  inst13|ERROR_BIT_0|adatasdata
    Info:     11.205      0.414 RR  CELL  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     14.981      2.481  F        clock network delay
    Info:     14.901     -0.080           clock uncertainty
    Info:     14.780     -0.121     uTsu  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info: 
    Info: Data Arrival Time  :    11.205
    Info: Data Required Time :    14.780
    Info: Slack              :     3.575 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.328
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 4.328 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     43.750     43.750           launch edge time
    Info:     46.224      2.474  R        clock network delay
    Info:     46.351      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info:     46.351      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:     46.806      0.455 RR    IC  inst74|L0_TO_COLUMN_SM~7|datad
    Info:     47.108      0.302 RR  CELL  inst74|L0_TO_COLUMN_SM~7|combout
    Info:     47.432      0.324 RR    IC  inst74|L0_TO_COLUMN_SM~8|datac
    Info:     47.738      0.306 RR  CELL  inst74|L0_TO_COLUMN_SM~8|combout
    Info:     47.738      0.000 RR    IC  inst74|L0_UP_1|datain
    Info:     47.945      0.207 RR  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     52.474      2.474  R        clock network delay
    Info:     52.394     -0.080           clock uncertainty
    Info:     52.273     -0.121     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info: 
    Info: Data Arrival Time  :    47.945
    Info: Data Required Time :    52.273
    Info: Slack              :     4.328 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.763
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 5.763 
    Info: ===================================================================
    Info: From Node    : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info: To Node      : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_8m7:usedw_counter|safe_q[9]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           launch edge time
    Info:     43.376      5.876  F        clock network delay
    Info:     43.503      0.127     uTco  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info:     43.503      0.000 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|full_dff|regout
    Info:     45.278      1.775 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|valid_wreq|dataf
    Info:     45.349      0.071 RF  CELL  inst6|scfifo_component|auto_generated|dpfifo|valid_wreq|combout
    Info:     47.312      1.963 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita1|datac
    Info:     47.896      0.584 FR  CELL  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita1|cout
    Info:     47.896      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita2|cin
    Info:     47.943      0.047 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita2|cout
    Info:     47.943      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita3|cin
    Info:     47.990      0.047 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita3|cout
    Info:     47.990      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita4|cin
    Info:     48.037      0.047 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita4|cout
    Info:     48.037      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita5|cin
    Info:     48.084      0.047 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita5|cout
    Info:     48.084      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita6|cin
    Info:     48.131      0.047 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita6|cout
    Info:     48.131      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita7|cin
    Info:     48.260      0.129 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita7|cout
    Info:     48.260      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita8|cin
    Info:     48.307      0.047 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita8|cout
    Info:     48.307      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita9|cin
    Info:     48.475      0.168 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita9|sumout
    Info:     49.197      0.722 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_reg_bit3a[9]|adatasdata
    Info:     49.611      0.414 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_8m7:usedw_counter|safe_q[9]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     55.575      5.575  F        clock network delay
    Info:     55.495     -0.080           clock uncertainty
    Info:     55.374     -0.121     uTsu  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_8m7:usedw_counter|safe_q[9]
    Info: 
    Info: Data Arrival Time  :    49.611
    Info: Data Required Time :    55.374
    Info: Slack              :     5.763 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 22.004
    Info: -to_clock [get_clocks {inst85}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 22.004 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     16.512      4.012  F        clock network delay
    Info:     16.639      0.127     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info:     16.639      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info:     16.639      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info:     17.253      0.614 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|cout
    Info:     17.253      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cin
    Info:     17.300      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cout
    Info:     17.300      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cin
    Info:     17.347      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cout
    Info:     17.347      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cin
    Info:     17.394      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cout
    Info:     17.394      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cin
    Info:     17.441      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cout
    Info:     17.441      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cin
    Info:     17.488      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cout
    Info:     17.488      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cin
    Info:     17.535      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cout
    Info:     17.535      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cin
    Info:     17.701      0.166 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cout
    Info:     17.701      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cin
    Info:     17.748      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cout
    Info:     17.748      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cin
    Info:     17.795      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cout
    Info:     17.795      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cin
    Info:     17.842      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cout
    Info:     17.842      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cin
    Info:     17.889      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cout
    Info:     17.889      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cin
    Info:     17.936      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cout
    Info:     17.936      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cin
    Info:     17.983      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cout
    Info:     17.983      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cin
    Info:     18.030      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cout
    Info:     18.030      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cin
    Info:     18.255      0.225 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cout
    Info:     18.255      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cin
    Info:     18.302      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cout
    Info:     18.302      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cin
    Info:     18.349      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cout
    Info:     18.349      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cin
    Info:     18.396      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cout
    Info:     18.396      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cin
    Info:     18.443      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cout
    Info:     18.443      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cin
    Info:     18.490      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cout
    Info:     18.490      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cin
    Info:     18.537      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cout
    Info:     18.537      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cin
    Info:     18.584      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cout
    Info:     18.584      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cin
    Info:     18.750      0.166 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cout
    Info:     18.750      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cin
    Info:     18.797      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cout
    Info:     18.797      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cin
    Info:     18.844      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cout
    Info:     18.844      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cin
    Info:     18.891      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cout
    Info:     18.891      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cin
    Info:     18.938      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cout
    Info:     18.938      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cin
    Info:     18.985      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cout
    Info:     18.985      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cin
    Info:     19.032      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cout
    Info:     19.032      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cin
    Info:     19.079      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cout
    Info:     19.079      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|cin
    Info:     19.247      0.168 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|sumout
    Info:     19.247      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[31]|datain
    Info:     19.378      0.131 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           latch edge time
    Info:     41.503      4.003  F        clock network delay
    Info:     41.382     -0.121     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Arrival Time  :    19.378
    Info: Data Required Time :    41.382
    Info: Slack              :    22.004 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.457 
    Info: ===================================================================
    Info: From Node    : ddlctrlr:inst|ZERO_SUPP_COLUMN_CNT[0]
    Info: To Node      : ddlctrlr:inst|ZERO_SUPP_COLUMN_CNT[0]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.498      2.498  R        clock network delay
    Info:      2.625      0.127     uTco  ddlctrlr:inst|ZERO_SUPP_COLUMN_CNT[0]
    Info:      2.625      0.000 FF  CELL  inst|ZERO_SUPP_COLUMN_CNT[0]|regout
    Info:      2.625      0.000 FF    IC  inst|ZERO_SUPP_COLUMN_CNT[0]~2|datae
    Info:      2.948      0.323 FR  CELL  inst|ZERO_SUPP_COLUMN_CNT[0]~2|combout
    Info:      2.948      0.000 RR    IC  inst|ZERO_SUPP_COLUMN_CNT[0]|datain
    Info:      3.155      0.207 RR  CELL  ddlctrlr:inst|ZERO_SUPP_COLUMN_CNT[0]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.498      2.498  R        clock network delay
    Info:      2.698      0.200      uTh  ddlctrlr:inst|ZERO_SUPP_COLUMN_CNT[0]
    Info: 
    Info: Data Arrival Time  :     3.155
    Info: Data Required Time :     2.698
    Info: Slack              :     0.457 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.457 
    Info: ===================================================================
    Info: From Node    : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info: To Node      : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           launch edge time
    Info:     55.575      5.575  F        clock network delay
    Info:     55.702      0.127     uTco  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info:     55.702      0.000 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|full_dff|regout
    Info:     55.702      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|_~5|datae
    Info:     56.025      0.323 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|_~5|combout
    Info:     56.025      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|full_dff|datain
    Info:     56.232      0.207 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     55.575      5.575  F        clock network delay
    Info:     55.775      0.200      uTh  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info: 
    Info: Data Arrival Time  :    56.232
    Info: Data Required Time :    55.775
    Info: Slack              :     0.457 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.457 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : L0_DELAY:inst68|L0_OUT
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.474      2.474  R        clock network delay
    Info:      2.601      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info:      2.601      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:      2.601      0.000 RR    IC  inst68|DELAY_SM~4|datae
    Info:      2.924      0.323 RR  CELL  inst68|DELAY_SM~4|combout
    Info:      2.924      0.000 RR    IC  inst68|L0_OUT|datain
    Info:      3.131      0.207 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.474      2.474  R        clock network delay
    Info:      2.674      0.200      uTh  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Arrival Time  :     3.131
    Info: Data Required Time :     2.674
    Info: Slack              :     0.457 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.516
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.516 
    Info: ===================================================================
    Info: From Node    : L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|FINAL_STATE_1
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.474      2.474  R        clock network delay
    Info:      2.601      0.127     uTco  L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info:      2.601      0.000 RR  CELL  inst74|FINAL_STATE|regout
    Info:      2.912      0.311 RR    IC  inst74|L0_TO_COLUMN_SM~10|dataf
    Info:      2.983      0.071 RR  CELL  inst74|L0_TO_COLUMN_SM~10|combout
    Info:      2.983      0.000 RR    IC  inst74|FINAL_STATE_1|datain
    Info:      3.190      0.207 RR  CELL  L0_TO_COLUMN_GEN:inst74|FINAL_STATE_1
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.474      2.474  R        clock network delay
    Info:      2.674      0.200      uTh  L0_TO_COLUMN_GEN:inst74|FINAL_STATE_1
    Info: 
    Info: Data Arrival Time  :     3.190
    Info: Data Required Time :     2.674
    Info: Slack              :     0.516 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.744
    Info: -to_clock [get_clocks {inst85}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.744 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     16.503      4.003  F        clock network delay
    Info:     16.630      0.127     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info:     16.630      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|regout
    Info:     16.630      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|datad
    Info:     17.316      0.686 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|sumout
    Info:     17.316      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|datain
    Info:     17.447      0.131 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     16.503      4.003  F        clock network delay
    Info:     16.703      0.200      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Arrival Time  :    17.447
    Info: Data Required Time :    16.703
    Info: Slack              :     0.744 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 0.536
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 0.536 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|IDLE
    Info: To Node      : L0_DELAY:inst68|COUNTER[1]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.474      2.474  R        clock network delay
    Info:      2.601      0.127     uTco  L0_DELAY:inst68|IDLE
    Info:      2.601      0.000 FF  CELL  inst68|IDLE|regout
    Info:      3.336      0.735 FF    IC  inst68|COUNTER[4]~1|dataa
    Info:      3.843      0.507 FR  CELL  inst68|COUNTER[4]~1|combout
    Info:      4.145      0.302 RR    IC  inst68|COUNTER[1]|aclr
    Info:      4.900      0.755 RF  CELL  L0_DELAY:inst68|COUNTER[1]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           latch edge time
    Info:      5.637      2.512  F        clock network delay
    Info:      5.557     -0.080           clock uncertainty
    Info:      5.436     -0.121     uTsu  L0_DELAY:inst68|COUNTER[1]
    Info: 
    Info: Data Arrival Time  :     4.900
    Info: Data Required Time :     5.436
    Info: Slack              :     0.536 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 6.951
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 6.951 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : TTC_COMMUNICATION:inst13|L1_TIME_COUNTER[8]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.511      2.511  R        clock network delay
    Info:      2.638      0.127     uTco  inst67
    Info:      2.638      0.000 RR  CELL  inst67|regout
    Info:      3.140      0.502 RR    IC  inst20|dataf
    Info:      3.211      0.071 RR  CELL  inst20|combout
    Info:      5.548      2.337 RR    IC  inst13|L1_TIME_COUNTER[8]~0|datab
    Info:      6.012      0.464 RR  CELL  inst13|L1_TIME_COUNTER[8]~0|combout
    Info:      7.064      1.052 RR    IC  inst13|L1_TIME_COUNTER[8]|aclr
    Info:      7.819      0.755 RF  CELL  TTC_COMMUNICATION:inst13|L1_TIME_COUNTER[8]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     14.971      2.471  F        clock network delay
    Info:     14.891     -0.080           clock uncertainty
    Info:     14.770     -0.121     uTsu  TTC_COMMUNICATION:inst13|L1_TIME_COUNTER[8]
    Info: 
    Info: Data Arrival Time  :     7.819
    Info: Data Required Time :    14.770
    Info: Slack              :     6.951 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 7.623
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 7.623 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|LOOP_DATA
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     87.500     87.500           launch edge time
    Info:     87.500      0.000  F        clock network delay
    Info:     87.500      0.000 FF  CELL  inst85|regout
    Info:     88.946      1.446 FF    IC  inst4|dataf
    Info:     89.017      0.071 FR  CELL  inst4|combout
    Info:     92.937      3.920 RR    IC  inst4~clkctrl|inclk[0]
    Info:     92.937      0.000 RR  CELL  inst4~clkctrl|outclk
    Info:     93.832      0.895 RR    IC  inst|LOOP_DATA|aclr
    Info:     94.587      0.755 RF  CELL  ddlctrlr:inst|LOOP_DATA
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           latch edge time
    Info:    102.481      2.481  R        clock network delay
    Info:    102.331     -0.150           clock uncertainty
    Info:    102.210     -0.121     uTsu  ddlctrlr:inst|LOOP_DATA
    Info: 
    Info: Data Arrival Time  :    94.587
    Info: Data Required Time :   102.210
    Info: Slack              :     7.623 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 9.850
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 9.850 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000  F        clock network delay
    Info:     12.500      0.000 FF  CELL  inst85|regout
    Info:     14.559      2.059 FF    IC  inst74|WAIT_COUNTER[7]~0|dataf
    Info:     14.630      0.071 FR  CELL  inst74|WAIT_COUNTER[7]~0|combout
    Info:     16.602      1.972 RR    IC  inst74|WAIT_COUNTER[1]|aclr
    Info:     17.357      0.755 RF  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           latch edge time
    Info:     27.478      2.478  F        clock network delay
    Info:     27.328     -0.150           clock uncertainty
    Info:     27.207     -0.121     uTsu  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info: 
    Info: Data Arrival Time  :    17.357
    Info: Data Required Time :    27.207
    Info: Slack              :     9.850 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.726
    Info: -to_clock [get_clocks {inst85}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 11.726 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.511      2.511  R        clock network delay
    Info:      2.638      0.127     uTco  inst67
    Info:      2.638      0.000 RR  CELL  inst67|regout
    Info:      3.720      1.082 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[15]|aclr
    Info:      4.475      0.755 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     16.512      4.012  F        clock network delay
    Info:     16.322     -0.190           clock uncertainty
    Info:     16.201     -0.121     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Arrival Time  :     4.475
    Info: Data Required Time :    16.201
    Info: Slack              :    11.726 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.838
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.838 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|SEGMENT_WORD_CNT[11]
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      2.061      2.061 RR    IC  inst|SEGMENT_WORD_CNT[11]~0|dataf
    Info:      2.132      0.071 RF  CELL  inst|SEGMENT_WORD_CNT[11]~0|combout
    Info:      2.979      0.847 FF    IC  inst|SEGMENT_WORD_CNT[11]|aclr
    Info:      3.734      0.755 FR  CELL  ddlctrlr:inst|SEGMENT_WORD_CNT[11]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.506      2.506  R        clock network delay
    Info:      2.696      0.190           clock uncertainty
    Info:      2.896      0.200      uTh  ddlctrlr:inst|SEGMENT_WORD_CNT[11]
    Info: 
    Info: Data Arrival Time  :     3.734
    Info: Data Required Time :     2.896
    Info: Slack              :     0.838 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.121
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 1.121 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      0.000      0.000 RR    IC  inst20|datae
    Info:      0.323      0.323 RF  CELL  inst20|combout
    Info:      2.389      2.066 FF    IC  inst20~clkctrl|inclk[0]
    Info:      2.389      0.000 FF  CELL  inst20~clkctrl|outclk
    Info:      3.230      0.841 FF    IC  inst74|WAIT_STATE|aclr
    Info:      3.985      0.755 FR  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.474      2.474  R        clock network delay
    Info:      2.664      0.190           clock uncertainty
    Info:      2.864      0.200      uTh  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Arrival Time  :     3.985
    Info: Data Required Time :     2.864
    Info: Slack              :     1.121 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.121
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 1.121 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : L0_DELAY:inst68|L0_OUT
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000  F        clock network delay
    Info:     12.500      0.000 FF  CELL  inst85|regout
    Info:     12.500      0.000 FF    IC  inst20|datae
    Info:     12.823      0.323 FR  CELL  inst20|combout
    Info:     14.889      2.066 RR    IC  inst20~clkctrl|inclk[0]
    Info:     14.889      0.000 RR  CELL  inst20~clkctrl|outclk
    Info:     15.730      0.841 RR    IC  inst68|L0_OUT|aclr
    Info:     16.485      0.755 RF  CELL  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     14.974      2.474  R        clock network delay
    Info:     15.164      0.190           clock uncertainty
    Info:     15.364      0.200      uTh  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Arrival Time  :    16.485
    Info: Data Required Time :    15.364
    Info: Slack              :     1.121 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.137
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 1.137 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|LOCAL_STATUS[8]
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      2.452      2.452 RR    IC  inst|LOCAL_STATUS[18]~0|datac
    Info:      2.816      0.364 RF  CELL  inst|LOCAL_STATUS[18]~0|combout
    Info:      3.247      0.431 FF    IC  inst|LOCAL_STATUS[8]|aclr
    Info:      4.002      0.755 FR  CELL  ddlctrlr:inst|LOCAL_STATUS[8]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.475      2.475  R        clock network delay
    Info:      2.665      0.190           clock uncertainty
    Info:      2.865      0.200      uTh  ddlctrlr:inst|LOCAL_STATUS[8]
    Info: 
    Info: Data Arrival Time  :     4.002
    Info: Data Required Time :     2.865
    Info: Slack              :     1.137 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 12.603
    Info: -to_clock [get_clocks {inst85}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 12.603 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     27.511      2.511  R        clock network delay
    Info:     27.638      0.127     uTco  inst67
    Info:     27.638      0.000 RR  CELL  inst67|regout
    Info:     28.701      1.063 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|aclr
    Info:     29.456      0.755 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     16.503      4.003  F        clock network delay
    Info:     16.653      0.150           clock uncertainty
    Info:     16.853      0.200      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Arrival Time  :    29.456
    Info: Data Required Time :    16.853
    Info: Slack              :    12.603 
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 1.713
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 1.713 
    Info: ===================================================================
    Info: Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo14:auto_generated|ram_block1a0~porta_address_reg0
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info:      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      6.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     -0.943     -7.217 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info:      0.803      1.746 RR    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info:      0.803      0.000 RR  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info:      1.687      0.884 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info:      2.331      0.644 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo14:auto_generated|ram_block1a0~porta_address_reg0
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           launch edge time
    Info:      3.125      0.000           source latency
    Info:      3.125      0.000           CLK40DES1
    Info:      4.252      1.127 RR  CELL  CLK40DES1|combout
    Info:      4.711      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      4.711      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      9.399      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:      2.182     -7.217 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info:      3.928      1.746 FF    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info:      3.928      0.000 FF  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info:      4.812      0.884 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info:      5.456      0.644 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo14:auto_generated|ram_block1a0~porta_address_reg0
    Info: 
    Info: Required Width   :     1.412
    Info: Actual Width     :     3.125
    Info: Slack            :     1.713
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.269
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.269 
    Info: ===================================================================
    Info: Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           CLK40DES1
    Info:     13.627      1.127 RR  CELL  CLK40DES1|combout
    Info:     14.086      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     14.086      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     18.774      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     11.557     -7.217 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info:     13.303      1.746 FF    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info:     13.303      0.000 FF  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info:     14.495      1.192 FF    IC  inst|FIFO_CLK~13|dataf
    Info:     14.566      0.071 FR  CELL  inst|FIFO_CLK~13|combout
    Info:     15.259      0.693 RR    IC  inst|FIFO_CLK|dataf
    Info:     15.330      0.071 RR  CELL  inst|FIFO_CLK|combout
    Info:     16.685      1.355 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:     16.685      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:     17.573      0.888 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:     18.206      0.633 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           CLK40DES1
    Info:     26.127      1.127 RR  CELL  CLK40DES1|combout
    Info:     26.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     26.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     31.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     24.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info:     25.803      1.746 RR    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info:     25.803      0.000 RR  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info:     26.995      1.192 RR    IC  inst|FIFO_CLK~13|dataf
    Info:     27.066      0.071 RF  CELL  inst|FIFO_CLK~13|combout
    Info:     27.759      0.693 FF    IC  inst|FIFO_CLK|dataf
    Info:     27.830      0.071 FF  CELL  inst|FIFO_CLK|combout
    Info:     29.185      1.355 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:     29.185      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:     30.073      0.888 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:     30.706      0.633 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Required Width   :     1.231
    Info: Actual Width     :    12.500
    Info: Slack            :    11.269
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info: Targets: [get_clocks {inst85}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.680 
    Info: ===================================================================
    Info: Node             : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: Clock            : inst85 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           inst85
    Info:     12.500      0.000 FF  CELL  inst85|regout
    Info:     14.818      2.318 FF    IC  inst85~clkctrl|inclk[0]
    Info:     14.818      0.000 FF  CELL  inst85~clkctrl|outclk
    Info:     15.684      0.866 FF    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     16.512      0.828 FR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           inst85
    Info:     25.000      0.000 RR  CELL  inst85|regout
    Info:     27.318      2.318 RR    IC  inst85~clkctrl|inclk[0]
    Info:     27.318      0.000 RR  CELL  inst85~clkctrl|outclk
    Info:     28.184      0.866 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     29.012      0.828 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Required Width   :     0.820
    Info: Actual Width     :    12.500
    Info: Slack            :    11.680
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info: Targets: [get_clocks {CLK40DES1}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 12.500 
    Info: ===================================================================
    Info: Node             : CLK40DES1|combout
    Info: Clock            : CLK40DES1
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           CLK40DES1
    Info:     13.627      1.127 FF  CELL  CLK40DES1|combout
    Info: 
    Info: Required Width   :     0.000
    Info: Actual Width     :    12.500
    Info: Slack            :    12.500
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.180
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 24.180 
    Info: ===================================================================
    Info: Node             : L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info:      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      6.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     -0.943     -7.217 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info:      0.803      1.746 RR    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info:      0.803      0.000 RR  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info:      1.646      0.843 RR    IC  inst74|FINAL_STATE|clk
    Info:      2.474      0.828 RR  CELL  L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           CLK40DES1
    Info:     26.127      1.127 RR  CELL  CLK40DES1|combout
    Info:     26.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     26.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     31.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     24.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info:     25.803      1.746 FF    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info:     25.803      0.000 FF  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info:     26.646      0.843 FF    IC  inst74|FINAL_STATE|clk
    Info:     27.474      0.828 FF  CELL  L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: 
    Info: Required Width   :     0.820
    Info: Actual Width     :    25.000
    Info: Slack            :    24.180
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 48.769
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 48.769 
    Info: ===================================================================
    Info: Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           launch edge time
    Info:     50.000      0.000           source latency
    Info:     50.000      0.000           CLK40DES1
    Info:     51.127      1.127 RR  CELL  CLK40DES1|combout
    Info:     51.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     51.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     56.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     49.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info:     50.803      1.746 FF    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info:     50.803      0.000 FF  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info:     52.051      1.248 FF    IC  inst|FIFO_CLK|datab
    Info:     52.529      0.478 FR  CELL  inst|FIFO_CLK|combout
    Info:     53.884      1.355 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:     53.884      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:     54.772      0.888 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:     55.405      0.633 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           launch edge time
    Info:    100.000      0.000           source latency
    Info:    100.000      0.000           CLK40DES1
    Info:    101.127      1.127 RR  CELL  CLK40DES1|combout
    Info:    101.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:    101.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:    106.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     99.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info:    100.803      1.746 RR    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info:    100.803      0.000 RR  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info:    102.051      1.248 RR    IC  inst|FIFO_CLK|datab
    Info:    102.529      0.478 RF  CELL  inst|FIFO_CLK|combout
    Info:    103.884      1.355 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:    103.884      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:    104.772      0.888 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:    105.405      0.633 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Required Width   :     1.231
    Info: Actual Width     :    50.000
    Info: Slack            :    48.769
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.778
    Info: Targets: [get_clocks {altera_reserved_tck}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 97.778 
    Info: ===================================================================
    Info: Node             : altera_reserved_tck
    Info: Clock            : altera_reserved_tck
    Info: Type             : Port Rate
    Info: Required Width   :     2.222
    Info: Actual Width     :   100.000
    Info: Slack            :    97.778
    Info: ===================================================================
    Info: 
Info: Analyzing Fast Model
Info: Worst-case setup slack is 2.187
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.187         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     5.108         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     5.427         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     9.594         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    23.532         0.000 inst85 
Info: Worst-case hold slack is 0.168
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.168         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     0.212         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     0.213         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:     0.227         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     0.378         0.000 inst85 
Info: Worst-case recovery slack is 1.996
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.996         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:    10.211         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:    10.510         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    11.518         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:    12.025         0.000 inst85 
Info: Worst-case removal slack is 0.117
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.117         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     0.220         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:     0.354         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     0.412         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:    12.503         0.000 inst85 
Info: Worst-case minimum pulse width slack is 2.073
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.073         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:    11.583         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:    11.870         0.000 inst85 
    Info:    12.500         0.000 CLK40DES1 
    Info:    24.370         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:    49.083         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    98.000         0.000 altera_reserved_tck 
Info: The selected device family is not supported by the report_metastability command.
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.187
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 2.187 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : L0_DELAY:inst68|COUNTER[1]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.120      1.120  R        clock network delay
    Info:      1.182      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info:      1.182      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:      1.489      0.307 RR    IC  inst68|COUNTER[1]|ena
    Info:      1.954      0.465 RR  CELL  L0_DELAY:inst68|COUNTER[1]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           latch edge time
    Info:      4.268      1.143  F        clock network delay
    Info:      4.188     -0.080           clock uncertainty
    Info:      4.141     -0.047     uTsu  L0_DELAY:inst68|COUNTER[1]
    Info: 
    Info: Data Arrival Time  :     1.954
    Info: Data Required Time :     4.141
    Info: Slack              :     2.187 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.108
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 5.108 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      6.250      6.250           launch edge time
    Info:      7.370      1.120  R        clock network delay
    Info:      7.432      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info:      7.432      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:      7.966      0.534 RR    IC  inst13|ERROR_BIT_0~1|dataf
    Info:      7.984      0.018 RR  CELL  inst13|ERROR_BIT_0~1|combout
    Info:      8.196      0.212 RR    IC  inst13|ERROR_BIT_0|adatasdata
    Info:      8.390      0.194 RR  CELL  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     13.625      1.125  F        clock network delay
    Info:     13.545     -0.080           clock uncertainty
    Info:     13.498     -0.047     uTsu  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info: 
    Info: Data Arrival Time  :     8.390
    Info: Data Required Time :    13.498
    Info: Slack              :     5.108 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.427
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 5.427 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     43.750     43.750           launch edge time
    Info:     44.870      1.120  R        clock network delay
    Info:     44.932      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info:     44.932      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:     45.126      0.194 RR    IC  inst74|L0_TO_COLUMN_SM~7|datad
    Info:     45.236      0.110 RR  CELL  inst74|L0_TO_COLUMN_SM~7|combout
    Info:     45.375      0.139 RR    IC  inst74|L0_TO_COLUMN_SM~8|datac
    Info:     45.469      0.094 RR  CELL  inst74|L0_TO_COLUMN_SM~8|combout
    Info:     45.469      0.000 RR    IC  inst74|L0_UP_1|datain
    Info:     45.566      0.097 RR  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     51.120      1.120  R        clock network delay
    Info:     51.040     -0.080           clock uncertainty
    Info:     50.993     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info: 
    Info: Data Arrival Time  :    45.566
    Info: Data Required Time :    50.993
    Info: Slack              :     5.427 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 9.594
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 9.594 
    Info: ===================================================================
    Info: From Node    : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info: To Node      : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_8m7:usedw_counter|safe_q[9]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           launch edge time
    Info:     40.173      2.673  F        clock network delay
    Info:     40.235      0.062     uTco  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info:     40.235      0.000 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|full_dff|regout
    Info:     40.939      0.704 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|valid_wreq|dataf
    Info:     40.957      0.018 RF  CELL  inst6|scfifo_component|auto_generated|dpfifo|valid_wreq|combout
    Info:     41.749      0.792 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita1|datac
    Info:     42.008      0.259 FR  CELL  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita1|cout
    Info:     42.008      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita2|cin
    Info:     42.032      0.024 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita2|cout
    Info:     42.032      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita3|cin
    Info:     42.056      0.024 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita3|cout
    Info:     42.056      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita4|cin
    Info:     42.080      0.024 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita4|cout
    Info:     42.080      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita5|cin
    Info:     42.104      0.024 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita5|cout
    Info:     42.104      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita6|cin
    Info:     42.128      0.024 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita6|cout
    Info:     42.128      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita7|cin
    Info:     42.194      0.066 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita7|cout
    Info:     42.194      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita8|cin
    Info:     42.218      0.024 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita8|cout
    Info:     42.218      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita9|cin
    Info:     42.300      0.082 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita9|sumout
    Info:     42.606      0.306 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_reg_bit3a[9]|adatasdata
    Info:     42.800      0.194 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_8m7:usedw_counter|safe_q[9]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     52.521      2.521  F        clock network delay
    Info:     52.441     -0.080           clock uncertainty
    Info:     52.394     -0.047     uTsu  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_8m7:usedw_counter|safe_q[9]
    Info: 
    Info: Data Arrival Time  :    42.800
    Info: Data Required Time :    52.394
    Info: Slack              :     9.594 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.532
    Info: -to_clock [get_clocks {inst85}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 23.532 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     14.291      1.791  F        clock network delay
    Info:     14.353      0.062     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info:     14.353      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info:     14.353      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info:     14.642      0.289 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|cout
    Info:     14.642      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cin
    Info:     14.666      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cout
    Info:     14.666      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cin
    Info:     14.690      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cout
    Info:     14.690      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cin
    Info:     14.714      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cout
    Info:     14.714      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cin
    Info:     14.738      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cout
    Info:     14.738      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cin
    Info:     14.762      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cout
    Info:     14.762      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cin
    Info:     14.786      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cout
    Info:     14.786      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cin
    Info:     14.868      0.082 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cout
    Info:     14.868      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cin
    Info:     14.892      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cout
    Info:     14.892      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cin
    Info:     14.916      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cout
    Info:     14.916      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cin
    Info:     14.940      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cout
    Info:     14.940      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cin
    Info:     14.964      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cout
    Info:     14.964      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cin
    Info:     14.988      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cout
    Info:     14.988      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cin
    Info:     15.012      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cout
    Info:     15.012      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cin
    Info:     15.036      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cout
    Info:     15.036      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cin
    Info:     15.148      0.112 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cout
    Info:     15.148      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cin
    Info:     15.172      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cout
    Info:     15.172      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cin
    Info:     15.196      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cout
    Info:     15.196      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cin
    Info:     15.220      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cout
    Info:     15.220      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cin
    Info:     15.244      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cout
    Info:     15.244      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cin
    Info:     15.268      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cout
    Info:     15.268      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cin
    Info:     15.292      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cout
    Info:     15.292      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cin
    Info:     15.316      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cout
    Info:     15.316      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cin
    Info:     15.398      0.082 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cout
    Info:     15.398      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cin
    Info:     15.422      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cout
    Info:     15.422      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cin
    Info:     15.446      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cout
    Info:     15.446      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cin
    Info:     15.470      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cout
    Info:     15.470      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cin
    Info:     15.494      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cout
    Info:     15.494      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cin
    Info:     15.518      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cout
    Info:     15.518      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cin
    Info:     15.542      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cout
    Info:     15.542      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cin
    Info:     15.566      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cout
    Info:     15.566      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|cin
    Info:     15.648      0.082 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|sumout
    Info:     15.648      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[31]|datain
    Info:     15.707      0.059 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           latch edge time
    Info:     39.286      1.786  F        clock network delay
    Info:     39.239     -0.047     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Arrival Time  :    15.707
    Info: Data Required Time :    39.239
    Info: Slack              :    23.532 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.168
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.168 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : inst65
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      0.000      0.000 RR    IC  inst20|datae
    Info:      0.140      0.140 RF  CELL  inst20|combout
    Info:      1.361      1.221 FF    IC  inst65~0|datac
    Info:      1.455      0.094 FR  CELL  inst65~0|combout
    Info:      1.455      0.000 RR    IC  inst65|datain
    Info:      1.552      0.097 RR  CELL  inst65
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.119      1.119  R        clock network delay
    Info:      1.309      0.190           clock uncertainty
    Info:      1.384      0.075      uTh  inst65
    Info: 
    Info: Data Arrival Time  :     1.552
    Info: Data Required Time :     1.384
    Info: Slack              :     0.168 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.212
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.212 
    Info: ===================================================================
    Info: From Node    : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][38]
    Info: To Node      : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][38]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.152      1.152  R        clock network delay
    Info:      1.214      0.062     uTco  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][38]
    Info:      1.214      0.000 RR  CELL  auto_signaltap_0|sld_signaltap_body|acq_data_in_pipe_reg[1][38]|regout
    Info:      1.324      0.110 RR    IC  auto_signaltap_0|sld_signaltap_body|acq_data_in_pipe_reg[2][38]~feeder|dataf
    Info:      1.342      0.018 RR  CELL  auto_signaltap_0|sld_signaltap_body|acq_data_in_pipe_reg[2][38]~feeder|combout
    Info:      1.342      0.000 RR    IC  auto_signaltap_0|sld_signaltap_body|acq_data_in_pipe_reg[2][38]|datain
    Info:      1.439      0.097 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][38]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.152      1.152  R        clock network delay
    Info:      1.227      0.075      uTh  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][38]
    Info: 
    Info: Data Arrival Time  :     1.439
    Info: Data Required Time :     1.227
    Info: Slack              :     0.212 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.213
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.213 
    Info: ===================================================================
    Info: From Node    : inst86
    Info: To Node      : inst87
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk2
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.121      1.121  R        clock network delay
    Info:      1.183      0.062     uTco  inst86
    Info:      1.183      0.000 RR  CELL  inst86|regout
    Info:      1.294      0.111 RR    IC  inst87~feeder|dataf
    Info:      1.312      0.018 RR  CELL  inst87~feeder|combout
    Info:      1.312      0.000 RR    IC  inst87|datain
    Info:      1.409      0.097 RR  CELL  inst87
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.121      1.121  R        clock network delay
    Info:      1.196      0.075      uTh  inst87
    Info: 
    Info: Data Arrival Time  :     1.409
    Info: Data Required Time :     1.196
    Info: Slack              :     0.213 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.227
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.227 
    Info: ===================================================================
    Info: From Node    : L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|FINAL_STATE_1
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.120      1.120  R        clock network delay
    Info:      1.182      0.062     uTco  L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info:      1.182      0.000 RR  CELL  inst74|FINAL_STATE|regout
    Info:      1.307      0.125 RR    IC  inst74|L0_TO_COLUMN_SM~10|dataf
    Info:      1.325      0.018 RR  CELL  inst74|L0_TO_COLUMN_SM~10|combout
    Info:      1.325      0.000 RR    IC  inst74|FINAL_STATE_1|datain
    Info:      1.422      0.097 RR  CELL  L0_TO_COLUMN_GEN:inst74|FINAL_STATE_1
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.120      1.120  R        clock network delay
    Info:      1.195      0.075      uTh  L0_TO_COLUMN_GEN:inst74|FINAL_STATE_1
    Info: 
    Info: Data Arrival Time  :     1.422
    Info: Data Required Time :     1.195
    Info: Slack              :     0.227 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.378
    Info: -to_clock [get_clocks {inst85}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.378 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     14.286      1.786  F        clock network delay
    Info:     14.348      0.062     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info:     14.348      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|regout
    Info:     14.348      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|datad
    Info:     14.680      0.332 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|sumout
    Info:     14.680      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|datain
    Info:     14.739      0.059 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     14.286      1.786  F        clock network delay
    Info:     14.361      0.075      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Arrival Time  :    14.739
    Info: Data Required Time :    14.361
    Info: Slack              :     0.378 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.996
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 1.996 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|IDLE
    Info: To Node      : L0_DELAY:inst68|COUNTER[1]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.120      1.120  R        clock network delay
    Info:      1.182      0.062     uTco  L0_DELAY:inst68|IDLE
    Info:      1.182      0.000 FF  CELL  inst68|IDLE|regout
    Info:      1.487      0.305 FF    IC  inst68|COUNTER[4]~1|dataa
    Info:      1.657      0.170 FR  CELL  inst68|COUNTER[4]~1|combout
    Info:      1.782      0.125 RR    IC  inst68|COUNTER[1]|aclr
    Info:      2.145      0.363 RF  CELL  L0_DELAY:inst68|COUNTER[1]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           latch edge time
    Info:      4.268      1.143  F        clock network delay
    Info:      4.188     -0.080           clock uncertainty
    Info:      4.141     -0.047     uTsu  L0_DELAY:inst68|COUNTER[1]
    Info: 
    Info: Data Arrival Time  :     2.145
    Info: Data Required Time :     4.141
    Info: Slack              :     1.996 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.211
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 10.211 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : TTC_COMMUNICATION:inst13|L1_TIME_COUNTER[8]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.142      1.142  R        clock network delay
    Info:      1.204      0.062     uTco  inst67
    Info:      1.204      0.000 RR  CELL  inst67|regout
    Info:      1.410      0.206 RR    IC  inst20|dataf
    Info:      1.428      0.018 RR  CELL  inst20|combout
    Info:      2.310      0.882 RR    IC  inst13|L1_TIME_COUNTER[8]~0|datab
    Info:      2.468      0.158 RR  CELL  inst13|L1_TIME_COUNTER[8]~0|combout
    Info:      2.916      0.448 RR    IC  inst13|L1_TIME_COUNTER[8]|aclr
    Info:      3.279      0.363 RF  CELL  TTC_COMMUNICATION:inst13|L1_TIME_COUNTER[8]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     13.617      1.117  F        clock network delay
    Info:     13.537     -0.080           clock uncertainty
    Info:     13.490     -0.047     uTsu  TTC_COMMUNICATION:inst13|L1_TIME_COUNTER[8]
    Info: 
    Info: Data Arrival Time  :     3.279
    Info: Data Required Time :    13.490
    Info: Slack              :    10.211 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.510
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 10.510 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|OPEN_DATA_2
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     87.500     87.500           launch edge time
    Info:     87.500      0.000  F        clock network delay
    Info:     87.500      0.000 FF  CELL  inst85|regout
    Info:     88.049      0.549 FF    IC  inst4|dataf
    Info:     88.067      0.018 FR  CELL  inst4|combout
    Info:     89.644      1.577 RR    IC  inst4~clkctrl|inclk[0]
    Info:     89.644      0.000 RR  CELL  inst4~clkctrl|outclk
    Info:     90.058      0.414 RR    IC  inst|OPEN_DATA_2|aclr
    Info:     90.421      0.363 RF  CELL  ddlctrlr:inst|OPEN_DATA_2
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           latch edge time
    Info:    101.128      1.128  R        clock network delay
    Info:    100.978     -0.150           clock uncertainty
    Info:    100.931     -0.047     uTsu  ddlctrlr:inst|OPEN_DATA_2
    Info: 
    Info: Data Arrival Time  :    90.421
    Info: Data Required Time :   100.931
    Info: Slack              :    10.510 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.518
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 11.518 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000  F        clock network delay
    Info:     12.500      0.000 FF  CELL  inst85|regout
    Info:     13.258      0.758 FF    IC  inst74|WAIT_COUNTER[7]~0|dataf
    Info:     13.276      0.018 FR  CELL  inst74|WAIT_COUNTER[7]~0|combout
    Info:     14.044      0.768 RR    IC  inst74|WAIT_COUNTER[1]|aclr
    Info:     14.407      0.363 RF  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           latch edge time
    Info:     26.122      1.122  F        clock network delay
    Info:     25.972     -0.150           clock uncertainty
    Info:     25.925     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info: 
    Info: Data Arrival Time  :    14.407
    Info: Data Required Time :    25.925
    Info: Slack              :    11.518 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 12.025
    Info: -to_clock [get_clocks {inst85}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 12.025 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.142      1.142  R        clock network delay
    Info:      1.204      0.062     uTco  inst67
    Info:      1.204      0.000 RR  CELL  inst67|regout
    Info:      1.666      0.462 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[15]|aclr
    Info:      2.029      0.363 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     14.291      1.791  F        clock network delay
    Info:     14.101     -0.190           clock uncertainty
    Info:     14.054     -0.047     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Arrival Time  :     2.029
    Info: Data Required Time :    14.054
    Info: Slack              :    12.025 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.117
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.117 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|SEGMENT_WORD_CNT[11]
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      0.760      0.760 RR    IC  inst|SEGMENT_WORD_CNT[11]~0|dataf
    Info:      0.778      0.018 RF  CELL  inst|SEGMENT_WORD_CNT[11]~0|combout
    Info:      1.157      0.379 FF    IC  inst|SEGMENT_WORD_CNT[11]|aclr
    Info:      1.520      0.363 FR  CELL  ddlctrlr:inst|SEGMENT_WORD_CNT[11]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.138      1.138  R        clock network delay
    Info:      1.328      0.190           clock uncertainty
    Info:      1.403      0.075      uTh  ddlctrlr:inst|SEGMENT_WORD_CNT[11]
    Info: 
    Info: Data Arrival Time  :     1.520
    Info: Data Required Time :     1.403
    Info: Slack              :     0.117 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.220
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.220 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|LOCAL_STATUS[8]
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      0.936      0.936 RR    IC  inst|LOCAL_STATUS[18]~0|datac
    Info:      1.056      0.120 RF  CELL  inst|LOCAL_STATUS[18]~0|combout
    Info:      1.238      0.182 FF    IC  inst|LOCAL_STATUS[8]|aclr
    Info:      1.601      0.363 FR  CELL  ddlctrlr:inst|LOCAL_STATUS[8]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.116      1.116  R        clock network delay
    Info:      1.306      0.190           clock uncertainty
    Info:      1.381      0.075      uTh  ddlctrlr:inst|LOCAL_STATUS[8]
    Info: 
    Info: Data Arrival Time  :     1.601
    Info: Data Required Time :     1.381
    Info: Slack              :     0.220 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.354
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.354 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|WORD_NR[5]
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      0.923      0.923 RR    IC  inst|WORD_NR_CNT[9]~0|datae
    Info:      1.000      0.077 RF  CELL  inst|WORD_NR_CNT[9]~0|combout
    Info:      1.376      0.376 FF    IC  inst|WORD_NR[5]|aclr
    Info:      1.739      0.363 FR  CELL  ddlctrlr:inst|WORD_NR[5]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.120      1.120  R        clock network delay
    Info:      1.310      0.190           clock uncertainty
    Info:      1.385      0.075      uTh  ddlctrlr:inst|WORD_NR[5]
    Info: 
    Info: Data Arrival Time  :     1.739
    Info: Data Required Time :     1.385
    Info: Slack              :     0.354 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.412
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.412 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : L0_DELAY:inst68|L0_OUT
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      0.000      0.000 RR    IC  inst20|datae
    Info:      0.140      0.140 RF  CELL  inst20|combout
    Info:      1.055      0.915 FF    IC  inst20~clkctrl|inclk[0]
    Info:      1.055      0.000 FF  CELL  inst20~clkctrl|outclk
    Info:      1.434      0.379 FF    IC  inst68|L0_OUT|aclr
    Info:      1.797      0.363 FR  CELL  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.120      1.120  R        clock network delay
    Info:      1.310      0.190           clock uncertainty
    Info:      1.385      0.075      uTh  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Arrival Time  :     1.797
    Info: Data Required Time :     1.385
    Info: Slack              :     0.412 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 12.503
    Info: -to_clock [get_clocks {inst85}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 12.503 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     26.142      1.142  R        clock network delay
    Info:     26.204      0.062     uTco  inst67
    Info:     26.204      0.000 RR  CELL  inst67|regout
    Info:     26.651      0.447 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|aclr
    Info:     27.014      0.363 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     14.286      1.786  F        clock network delay
    Info:     14.436      0.150           clock uncertainty
    Info:     14.511      0.075      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Arrival Time  :    27.014
    Info: Data Required Time :    14.511
    Info: Slack              :    12.503 
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.073
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 2.073 
    Info: ===================================================================
    Info: Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo14:auto_generated|ram_block1a0~porta_address_reg0
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info:      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      3.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     -0.538     -3.574 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info:      0.352      0.890 RR    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info:      0.352      0.000 RR  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info:      0.765      0.413 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info:      1.082      0.317 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo14:auto_generated|ram_block1a0~porta_address_reg0
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           launch edge time
    Info:      3.125      0.000           source latency
    Info:      3.125      0.000           CLK40DES1
    Info:      3.608      0.483 RR  CELL  CLK40DES1|combout
    Info:      3.835      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      3.835      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      6.161      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:      2.587     -3.574 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info:      3.477      0.890 FF    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info:      3.477      0.000 FF  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info:      3.890      0.413 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info:      4.207      0.317 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo14:auto_generated|ram_block1a0~porta_address_reg0
    Info: 
    Info: Required Width   :     1.052
    Info: Actual Width     :     3.125
    Info: Slack            :     2.073
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.583
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.583 
    Info: ===================================================================
    Info: Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           CLK40DES1
    Info:     12.983      0.483 RR  CELL  CLK40DES1|combout
    Info:     13.210      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     13.210      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     15.536      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     11.962     -3.574 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info:     12.852      0.890 FF    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info:     12.852      0.000 FF  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info:     13.412      0.560 FF    IC  inst|FIFO_CLK~13|dataf
    Info:     13.430      0.018 FR  CELL  inst|FIFO_CLK~13|combout
    Info:     13.730      0.300 RR    IC  inst|FIFO_CLK|dataf
    Info:     13.748      0.018 RR  CELL  inst|FIFO_CLK|combout
    Info:     14.401      0.653 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:     14.401      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:     14.809      0.408 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:     15.119      0.310 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           CLK40DES1
    Info:     25.483      0.483 RR  CELL  CLK40DES1|combout
    Info:     25.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     25.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     28.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     24.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info:     25.352      0.890 RR    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info:     25.352      0.000 RR  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info:     25.912      0.560 RR    IC  inst|FIFO_CLK~13|dataf
    Info:     25.930      0.018 RF  CELL  inst|FIFO_CLK~13|combout
    Info:     26.230      0.300 FF    IC  inst|FIFO_CLK|dataf
    Info:     26.248      0.018 FF  CELL  inst|FIFO_CLK|combout
    Info:     26.901      0.653 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:     26.901      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:     27.309      0.408 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:     27.619      0.310 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Required Width   :     0.917
    Info: Actual Width     :    12.500
    Info: Slack            :    11.583
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info: Targets: [get_clocks {inst85}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.870 
    Info: ===================================================================
    Info: Node             : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: Clock            : inst85 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           inst85
    Info:     12.500      0.000 FF  CELL  inst85|regout
    Info:     13.517      1.017 FF    IC  inst85~clkctrl|inclk[0]
    Info:     13.517      0.000 FF  CELL  inst85~clkctrl|outclk
    Info:     13.913      0.396 FF    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     14.291      0.378 FR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           inst85
    Info:     25.000      0.000 RR  CELL  inst85|regout
    Info:     26.017      1.017 RR    IC  inst85~clkctrl|inclk[0]
    Info:     26.017      0.000 RR  CELL  inst85~clkctrl|outclk
    Info:     26.413      0.396 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     26.791      0.378 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Required Width   :     0.630
    Info: Actual Width     :    12.500
    Info: Slack            :    11.870
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info: Targets: [get_clocks {CLK40DES1}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 12.500 
    Info: ===================================================================
    Info: Node             : CLK40DES1|combout
    Info: Clock            : CLK40DES1
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           CLK40DES1
    Info:     12.983      0.483 FF  CELL  CLK40DES1|combout
    Info: 
    Info: Required Width   :     0.000
    Info: Actual Width     :    12.500
    Info: Slack            :    12.500
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.370
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 24.370 
    Info: ===================================================================
    Info: Node             : L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info:      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      3.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     -0.538     -3.574 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info:      0.352      0.890 RR    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info:      0.352      0.000 RR  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info:      0.742      0.390 RR    IC  inst74|FINAL_STATE|clk
    Info:      1.120      0.378 RR  CELL  L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           CLK40DES1
    Info:     25.483      0.483 RR  CELL  CLK40DES1|combout
    Info:     25.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     25.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     28.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     24.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info:     25.352      0.890 FF    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info:     25.352      0.000 FF  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info:     25.742      0.390 FF    IC  inst74|FINAL_STATE|clk
    Info:     26.120      0.378 FF  CELL  L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: 
    Info: Required Width   :     0.630
    Info: Actual Width     :    25.000
    Info: Slack            :    24.370
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 49.083
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 49.083 
    Info: ===================================================================
    Info: Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           launch edge time
    Info:     50.000      0.000           source latency
    Info:     50.000      0.000           CLK40DES1
    Info:     50.483      0.483 RR  CELL  CLK40DES1|combout
    Info:     50.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     50.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     53.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     49.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info:     50.352      0.890 FF    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info:     50.352      0.000 FF  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info:     50.929      0.577 FF    IC  inst|FIFO_CLK|datab
    Info:     51.096      0.167 FR  CELL  inst|FIFO_CLK|combout
    Info:     51.749      0.653 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:     51.749      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:     52.157      0.408 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:     52.467      0.310 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           launch edge time
    Info:    100.000      0.000           source latency
    Info:    100.000      0.000           CLK40DES1
    Info:    100.483      0.483 RR  CELL  CLK40DES1|combout
    Info:    100.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:    100.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:    103.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     99.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info:    100.352      0.890 RR    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info:    100.352      0.000 RR  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info:    100.929      0.577 RR    IC  inst|FIFO_CLK|datab
    Info:    101.096      0.167 RF  CELL  inst|FIFO_CLK|combout
    Info:    101.749      0.653 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:    101.749      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:    102.157      0.408 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:    102.467      0.310 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Required Width   :     0.917
    Info: Actual Width     :    50.000
    Info: Slack            :    49.083
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 98.000
    Info: Targets: [get_clocks {altera_reserved_tck}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 98.000 
    Info: ===================================================================
    Info: Node             : altera_reserved_tck
    Info: Clock            : altera_reserved_tck
    Info: Type             : Port Rate
    Info: Required Width   :     2.000
    Info: Actual Width     :   100.000
    Info: Slack            :    98.000
    Info: ===================================================================
    Info: 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 258 warnings
    Info: Peak virtual memory: 366 megabytes
    Info: Processing ended: Fri Sep 05 10:02:32 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


