# ğŸ§® Calculadora RPN com FPGA

## ğŸ“‹ DescriÃ§Ã£o do Projeto

Este projeto implementa uma **calculadora RPN (Reverse Polish Notation)** completa usando FPGA, desenvolvida em Verilog com implementaÃ§Ã£o puramente estrutural. A calculadora suporta operaÃ§Ãµes aritmÃ©ticas e lÃ³gicas bÃ¡sicas com exibiÃ§Ã£o em mÃºltiplas bases numÃ©ricas.

## âœ¨ CaracterÃ­sticas Principais

- **Sistema RPN**: ImplementaÃ§Ã£o de notaÃ§Ã£o polonesa reversa
- **OperaÃ§Ãµes Suportadas**: Soma, subtraÃ§Ã£o, multiplicaÃ§Ã£o, divisÃ£o, AND, OR, XOR, NOT
- **MÃºltiplas Bases**: ExibiÃ§Ã£o em decimal, hexadecimal e octal
- **Interface Intuitiva**: LEDs indicadores de estado e displays de 7 segmentos
- **Arquitetura Estruturada**: ImplementaÃ§Ã£o 100% estrutural em Verilog

## ğŸ¯ Funcionalidades

### OperaÃ§Ãµes AritmÃ©ticas
- **Soma (000)**: A + B
- **SubtraÃ§Ã£o (001)**: A - B  
- **MultiplicaÃ§Ã£o (010)**: A Ã— B
- **DivisÃ£o (011)**: A Ã· B

### OperaÃ§Ãµes LÃ³gicas
- **AND (100)**: A AND B
- **OR (101)**: A OR B
- **XOR (110)**: A XOR B
- **NOT (111)**: NOT A

### Sistemas de NumeraÃ§Ã£o
- **Decimal**: Base 10
- **Hexadecimal**: Base 16
- **Octal**: Base 8

## ğŸ® Como Usar

### Entrada de Dados
1. **SW[7:0]**: Entrada do nÃºmero (8 bits)
2. **SW[9:8]**: SeleÃ§Ã£o da base de exibiÃ§Ã£o
   - `00`: Decimal
   - `01`: Hexadecimal  
   - `10`: Octal

### Controles
- **KEY[0]**: Push na pilha (ativo baixo)
- **KEY[1]**: Executar operaÃ§Ã£o (ativo baixo)

### Fluxo de OperaÃ§Ã£o RPN
1. **Estado 00**: Digite o primeiro nÃºmero (A) e pressione KEY[0]
2. **Estado 01**: Digite o segundo nÃºmero (B) e pressione KEY[0]
3. **Estado 10**: Digite o cÃ³digo da operaÃ§Ã£o (000-111) e pressione KEY[0]
4. **Estado 11**: A operaÃ§Ã£o Ã© executada automaticamente

### Indicadores Visuais
- **LEDR[2]**: Flag Zero
- **LEDR[3]**: Flag Overflow
- **LEDR[4]**: Flag Carry Out
- **LEDR[5]**: Flag Erro
- **LEDR[6]**: Estado A (entrada primeiro nÃºmero)
- **LEDR[7]**: Estado B (entrada segundo nÃºmero)
- **LEDR[8]**: Estado OperaÃ§Ã£o (entrada cÃ³digo)
- **LEDR[9]**: Estado Executar (processamento)

### Displays
- **HEX0-HEX2**: ExibiÃ§Ã£o do resultado (unidade, dezena, centena)
- **HEX5**: Indicador da base selecionada (d/h/o)

## ğŸ—ï¸ Arquitetura do Sistema

### MÃ³dulos Principais

```
calculadora_rpn_completa.v (Top-level)
â”œâ”€â”€ sistema_rpn_completo.v (Sistema RPN)
â”‚   â”œâ”€â”€ contador_push_2bits.v (Contador de estados)
â”‚   â”œâ”€â”€ registrador_8bits.v (Registradores A, B, OP)
â”‚   â””â”€â”€ ula_8bits.v (Unidade LÃ³gica AritmÃ©tica)
â”‚       â”œâ”€â”€ somador_8bits.v
â”‚       â”œâ”€â”€ subtrator_8bits.v
â”‚       â”œâ”€â”€ multiplicador_8x8_recursivo.v
â”‚       â”œâ”€â”€ divisao_5por4.v
â”‚       â”œâ”€â”€ unidade_and_8bits.v
â”‚       â”œâ”€â”€ unidade_or_8bits.v
â”‚       â”œâ”€â”€ unidade_xor_8bits.v
â”‚       â””â”€â”€ unidade_not_8bits.v
â”œâ”€â”€ conversor_bases.v (ConversÃ£o de bases)
â”‚   â”œâ”€â”€ bin_to_bcd_8bit_v3.v
â”‚   â””â”€â”€ decodificador_7seg.v
â””â”€â”€ base_7seg.v (Display da base)
```

### Primitivas Utilizadas
- **full_adder.v**: Somador completo
- **half_adder.v**: Meio somador
- **flip_flop_d.v**: Flip-flop tipo D
- **mux_2_para_1.v**: Multiplexador 2:1
- **mux_4_para_1.v**: Multiplexador 4:1
- **mux_8_para_1.v**: Multiplexador 8:1

## ğŸ”§ ConfiguraÃ§Ã£o do Projeto

### Requisitos
- **Quartus Prime**: Software de desenvolvimento FPGA
- **Placa FPGA**: CompatÃ­vel com MAX 10 ou similar
- **Pinos de I/O**: Conforme especificado no arquivo `PBL1.qsf`

### CompilaÃ§Ã£o
1. Abra o projeto `PBL1.qpf` no Quartus Prime
2. Execute a compilaÃ§Ã£o completa (Ctrl+L)
3. Configure a placa FPGA
4. Carregue o arquivo `.sof` na placa

### Estrutura de Arquivos
```
projeto/
â”œâ”€â”€ calculadora_rpn_completa.v    # MÃ³dulo principal
â”œâ”€â”€ sistema_rpn_completo.v        # Sistema RPN
â”œâ”€â”€ ula_8bits.v                   # ULA principal
â”œâ”€â”€ contador_push_2bits.v         # Contador de estados
â”œâ”€â”€ registrador_8bits.v           # Registradores
â”œâ”€â”€ conversor_bases.v             # ConversÃ£o de bases
â”œâ”€â”€ base_7seg.v                   # Display da base
â”œâ”€â”€ decodificador_7seg.v          # Decodificador 7 segmentos
â”œâ”€â”€ bin_to_bcd_8bit_v3.v         # Conversor BCD
â”œâ”€â”€ somador_8bits.v               # Somador
â”œâ”€â”€ subtrator_8bits.v             # Subtrator
â”œâ”€â”€ multiplicador_8x8_recursivo.v # Multiplicador
â”œâ”€â”€ divisao_5por4.v               # Divisor
â”œâ”€â”€ unidade_and_8bits.v           # OperaÃ§Ã£o AND
â”œâ”€â”€ unidade_or_8bits.v            # OperaÃ§Ã£o OR
â”œâ”€â”€ unidade_xor_8bits.v           # OperaÃ§Ã£o XOR
â”œâ”€â”€ unidade_not_8bits.v           # OperaÃ§Ã£o NOT
â”œâ”€â”€ full_adder.v                  # Full adder
â”œâ”€â”€ half_adder.v                  # Half adder
â”œâ”€â”€ flip_flop_d.v                 # Flip-flop D
â”œâ”€â”€ mux_2_para_1.v                # MUX 2:1
â”œâ”€â”€ mux_4_para_1.v                # MUX 4:1
â”œâ”€â”€ mux_8_para_1.v                # MUX 8:1
â”œâ”€â”€ mux_2_para_1_8bits.v          # MUX 2:1 8 bits
â”œâ”€â”€ mux_4_para_1_4bits.v          # MUX 4:1 4 bits
â”œâ”€â”€ mux_4_para_1_7bits.v          # MUX 4:1 7 bits
â”œâ”€â”€ mux_8_para_1_8bits.v          # MUX 8:1 8 bits
â”œâ”€â”€ multiplicador_4x4.v           # Multiplicador 4x4
â”œâ”€â”€ PBL1.qpf                      # Projeto Quartus
â”œâ”€â”€ PBL1.qsf                      # Settings Quartus
â””â”€â”€ PBL1.qws                      # Workspace Quartus
```

## ğŸ“Š EspecificaÃ§Ãµes TÃ©cnicas

### Entradas
- **SW[9:0]**: 10 chaves de entrada
- **KEY[1:0]**: 2 botÃµes de controle
- **CLOCK_50**: Clock de 50 MHz

### SaÃ­das
- **HEX[6:0]**: 6 displays de 7 segmentos
- **LEDR[9:0]**: 10 LEDs indicadores

### Largura de Dados
- **8 bits**: NÃºmeros de entrada e resultado
- **16 bits**: Resultado da multiplicaÃ§Ã£o (overflow detectado)

## ğŸ› Tratamento de Erros

- **DivisÃ£o por zero**: Flag de erro ativada
- **Overflow**: Detectado em operaÃ§Ãµes aritmÃ©ticas
- **Resultado zero**: Flag zero ativada
- **Carry out**: Detectado em somas

## ğŸ“ Conceitos Implementados

### RPN (Reverse Polish Notation)
A notaÃ§Ã£o polonesa reversa elimina a necessidade de parÃªnteses, onde os operadores seguem os operandos.

**Exemplo**: `3 + 4` â†’ `3 4 +`

### ImplementaÃ§Ã£o Estrutural
Todo o projeto foi desenvolvido usando apenas primitivas bÃ¡sicas:
- Portas lÃ³gicas (AND, OR, NOT, XOR)
- Flip-flops
- Multiplexadores
- Somadores

### MÃ¡quina de Estados
O sistema implementa uma mÃ¡quina de estados para controlar o fluxo RPN:
- **Estado 00**: Entrada do primeiro operando
- **Estado 01**: Entrada do segundo operando  
- **Estado 10**: Entrada da operaÃ§Ã£o
- **Estado 11**: ExecuÃ§Ã£o e reset

## ğŸ“ˆ Exemplos de Uso

### Exemplo 1: Soma Simples
```
Entrada: 5 + 3
1. Digite 5, pressione KEY[0] (Estado A)
2. Digite 3, pressione KEY[0] (Estado B)  
3. Digite 000, pressione KEY[0] (Soma)
4. Resultado: 8
```

### Exemplo 2: OperaÃ§Ã£o LÃ³gica
```
Entrada: 15 AND 7
1. Digite 15, pressione KEY[0]
2. Digite 7, pressione KEY[0]
3. Digite 100, pressione KEY[0] (AND)
4. Resultado: 7 (em binÃ¡rio: 1111 AND 0111 = 0111)
```

## ğŸ”„ HistÃ³rico de VersÃµes

- **v1.0**: ImplementaÃ§Ã£o bÃ¡sica da calculadora RPN
- **v1.1**: AdiÃ§Ã£o de mÃºltiplas bases numÃ©ricas
- **v1.2**: OtimizaÃ§Ã£o da arquitetura estrutural
- **v1.3**: Limpeza e organizaÃ§Ã£o do projeto

## ğŸ‘¥ Autores

Projeto desenvolvido para a disciplina de **TEC498 - Sistemas Digitais**.

## ğŸ“„ LicenÃ§a

Este projeto Ã© destinado para fins educacionais e acadÃªmicos.

---

**Desenvolvido com â¤ï¸ usando Verilog e FPGA**
