{"patent_id": "10-2023-0142095", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0034854", "출원번호": "10-2023-0142095", "발명의 명칭": "메모리 시스템, 이를 포함하는 전자 장치 및 리프레시 제어 방법", "출원인": "삼성전자주식회사", "발명자": "이재갑"}}
{"patent_id": "10-2023-0142095", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치(101)에 있어서,디스플레이(160); 리프레시 주기를 저장하는 메모리(130); 및 프로세서(120)를 포함하며,상기 프로세서(120)는,상기 메모리(130)로부터 출력되는 제1 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)에 기초하여 제1 전송지연 시간을 결정하고,상기 제1 전송 지연 시간을 상기 리프레시 인터벌에 적용하고, 상기 메모리(130)로부터 제2 리프레시 주기가 출력되면 상기 제2 리프레시 주기에 해당되는 리프레시 인터벌(tREFI)에 기초하여 상기 제1 전송 지연 시간의 오프셋 만큼 지연한 후 상기 메모리(130)로 제1 리프레시 커맨드를 전송하고,상기 제1 전송 지연 시간이 결정된 후 지정된 시간이 도래하면, 상기 제1 전송 지연 시간을 제2 전송 지연 시간으로 갱신을 유도하는 사용자 인터페이스를 상기 디스플레이(160)를 통해 출력하도록 구성된 전자 장치."}
{"patent_id": "10-2023-0142095", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 제1 전송 지연 시간을 결정함에 있어서, 상기 프로세서(120)는,상기 메모리(130)에 테스트 패턴을 기입하고, 상기 제1 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)을 기준으로 일정 시간 간격으로 증가되는 테스트주기마다 상기 메모리(130)에 대한 리드(read) 동작을 수행하고, 상기 테스트 패턴과 동일한 패턴이 리드되는 동안의 시간을 상기 제1 전송 지연 시간으로 결정하도록 구성된 전자 장치."}
{"patent_id": "10-2023-0142095", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 프로세서(120)는,상기 제2 전송 지연 시간으로 갱신을 지시하는 입력에 기반하여, 상기 메모리(130)로부터 출력되는 제3 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)에 기초하여 제2 전송 지연 시간을 결정하고,상기 제2 전송 지연 시간을 상기 리프레시 인터벌에 적용하고,상기 메모리(130)로부터 제4 리프레시 주기가 출력되면, 상기 제4 리프레시 주기에 해당되는 리프레시 인터벌(tREFI)에 기초하여 상기 제2 전송 지연 시간의 오프셋 만큼 지연한 후 상기 메모리(130)로 제2 리프레시 커맨드를 전송하도록 구성된 전자 장치.공개특허 10-2025-0034854-3-청구항 4 제3항에 있어서,상기 제2 전송 지연 시간을 결정함에 있어서, 상기 프로세서(120)는,상기 메모리(130)에 테스트 패턴을 기입하고, 상기 제3 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)을 기준으로 일정 시간 간격으로 증가되는 테스트주기마다 상기 메모리(130)에 대한 리드 동작을 수행하고, 상기 테스트 패턴과 동일한 패턴이 리드되는 동안의 시간을 상기 제2 전송 지연 시간으로 결정하도록 구성된 전자 장치."}
{"patent_id": "10-2023-0142095", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "메모리 시스템(200)에 있어서,리프레시 주기를 출력하도록 구성된 메모리 제어기(221)를 포함하는 휘발성 메모리(220); 및상기 휘발성 메모리(132)와 동작적으로 연결된 프로세서(210)를 포함하며,상기 프로세서(210)는, 상기 메모리 제어기(221)로부터 출력되는 제1 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)에 기초하여 전송 지연 시간(a)을 결정하고, 상기 전송 지연 시간(a)을 상기 리프레시 인터벌에 적용하고, 상기 메모리 제어기(221)로부터 제2 리프레시 주기가 출력되면 상기 제2 리프레시 주기에 해당되는 리프레시 인터벌(tREFI)에 기초하여 상기 전송 지연 시간(a)의 오프셋 만큼 지연한 후 상기 휘발성 메모리(220)로 상기 리프레시 커맨드를 전송하도록 구성되며,상기 전송 지연 시간을 결정함에 있어서, 상기 프로세서(210)는,상기 휘발성 메모리(220)에 테스트 패턴을 기입하고, 상기 제1 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)을 기준으로 일정 시간 간격으로 증가되는 테스트주기마다 상기 휘발성 메모리(220)에 대한 리드(read) 동작을 수행하고, 상기 테스트 패턴과 동일한 패턴이 리드되는 동안의 시간을 상기 전송 지연 시간으로 결정하도록 구성된 메모리시스템."}
{"patent_id": "10-2023-0142095", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,지정된 주기로 리프레시 주기가 갱신되는 레지스터(225)를 포함하며,상기 프로세서(210)는,상기 레지스터(225)에 상기 전송 지연 시간(a)이 적용된 제2 리프레시 주기를 저장하도록 구성된 메모리시스템."}
{"patent_id": "10-2023-0142095", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 레지스터(225)에는 상기 휘발성 메모리(220)의 내부 온도에 따른 리프레시 주기가 갱신되는 메모리공개특허 10-2025-0034854-4-시스템."}
{"patent_id": "10-2023-0142095", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제5항 및 제6항 중 적어도 하나에 있어서,상기 프로세서(210)는,지정된 시간 동안 상기 메모리 제어기(221)로부터 출력되는 리프레시 주기 중 일정 수준으로 반복되는 리프레시주기를 상기 제1 리프레시 주기로 획득하도록 구성된 메모리 시스템."}
{"patent_id": "10-2023-0142095", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제5항에 있어서,비휘발성 메모리(134)를 더 포함하며,상기 프로세서(210)는,상기 전송 지연 시간을 상기 비휘발성 메모리(134)에 저장하고,상기 메모리 제어기(221)로부터 출력되는 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)에 상기 전송 지연시간을 적용하도록 구성된 메모리 시스템."}
{"patent_id": "10-2023-0142095", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "컴퓨터 판독 가능한 기록 매체에 있어서,메모리(220)에 테스트 패턴을 기입하고, 상기 메모리(220)로부터 출력되는 제1 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)을 기준으로 일정 시간간격으로 증가되는 테스트 주기마다 상기 메모리(220)에 대한 리드 동작을 수행하고, 상기 테스트 패턴과 동일한 패턴이 리드되는 동안의 시간을 전송 지연 시간으로 결정하고,상기 메모리(220)로부터 출력되는 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)에 상기 전송 지연 시간을적용하고, 상기 전송 지연 시간을 상기 리프레시 인터벌에 적용하고, 상기 메모리(220)로부터 제2 리프레시 주기가 출력되면 상기 제2 리프레시 주기에 해당되는 리프레시 인터벌(tREFI)에 기초하여 상기 전송 지연 시간의 오프셋 만큼 지연한 후 상기 메모리(220)로 상기 리프레시 커맨드를전송하는 동작을 실행하는 기록 매체."}
{"patent_id": "10-2023-0142095", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10항에 있어서,지정된 주기로 리프레시 주기가 갱신되는 레지스터(225)로부터 상기 제1 리프레시 주기 및 상기 제2 리프레시주기를 획득하는 기록 매체."}
{"patent_id": "10-2023-0142095", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,공개특허 10-2025-0034854-5-상기 메모리(220)의 내부 온도에 대응되는 제1 리프레시 주기 및 제2 리프레시 주기를 획득하는 기록 매체."}
{"patent_id": "10-2023-0142095", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제10항 및 제11항 중 적어도 하나에 있어서,지정된 시간 동안 상기 메모리(220)로부터 출력되는 리프레시 주기 중 일정 수준으로 반복되는 리프레시 주기를상기 제1 리프레시 주기로 획득하는 기록 매체."}
{"patent_id": "10-2023-0142095", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제10항에 있어서상기 전송 지연 시간을 비휘발성 메모리(134)에 저장하고,상기 메모리로부터 출력되는 리프레시 주기에 상기 전송 지연 시간을 적용하는 기록 매체."}
{"patent_id": "10-2023-0142095", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "전자 장치(101)의 동작 방법에 있어서,메모리(130)로부터 출력되는 제1 리프레시 주기에 기초하여 제1 전송 지연 시간을 결정하는 동작;상기 제1 전송 지연 시간을 상기 리프레시 인터벌에 적용하는 동작; 상기 메모리(130)로부터 제2 리프레시 주기가 출력되면 상기 제2 리프레시 주기에 해당되는 리프레시 인터벌(tREFI)에 기초하여 상기 제1 전송 지연 시간의 오프셋 만큼 지연한 후 상기 메모리(130)로 제1 리프레시 커맨드를 전송하는 동작; 및 상기 제1 전송 지연 시간이 결정된 후 지정된 시간이 도래하면, 상기 제1 지연 시간을 제2 전송 지연 시간으로갱신을 유도하는 사용자 인터페이스를 출력하는 동작을 포함하는 방법."}
{"patent_id": "10-2023-0142095", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서,상기 제1 전송 지연 시간을 결정하는 동작은,상기 메모리(130)에 테스트 패턴을 기입하는 동작; 상기 제1 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)을 기준으로 일정 시간 간격으로 증가되는 테스트주기마다 상기 메모리(130)에 대한 리드 동작을 수행하는 동작; 및상기 테스트 패턴과 동일한 패턴이 리드되는 동안의 시간을 상기 제1 전송 지연 시간으로 결정하는 동작을 포함하는 방법."}
{"patent_id": "10-2023-0142095", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제15항에 있어서,상기 제2 전송 지연 시간으로 갱신을 지시하는 입력에 기반하여, 상기 메모리(130)로부터 출력되는 제3 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)에 기초하여 제2 전송 지연 시간을 결정하는 동작; 상기 제2 전송 지연 시간을 상기 리프레시 인터벌에 적용하는 동작; 및상기 메모리로부터 제4 리프레시 주기가 출력되면, 상기 제4 리프레시 주기에 해당되는 리프레시 인터벌(tREF공개특허 10-2025-0034854-6-I)에 기초하여 상기 제2 전송 지연 시간의 오프셋 만큼 지연한 후 상기 메모리(130)로 제2 리프레시 커맨드를전송하는 동작을 포함하는 방법."}
{"patent_id": "10-2023-0142095", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17항에 있어서,상기 제2 전송 지연 시간을 결정하는 동작은,상기 메모리(130)에 테스트 패턴을 기입하는 동작; 상기 제3 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)을 기준으로 일정 시간 간격으로 증가되는 테스트주기마다 상기 메모리(130)에 대한 리드 동작을 수행하는 동작; 및 상기 테스트 패턴과 동일한 패턴이 리드되는 동안의 시간을 상기 제2 전송 지연 시간으로 결정하는 동작을 포함하는 방법."}
{"patent_id": "10-2023-0142095", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "다양한 실시 예에 따른 전자 장치는 디스플레이, 리프레시 주기를 저장하는 메모리 및 프로세서를 포함하며, 상 기 프로세서는 상기 메모리로부터 출력되는 제1 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)에 기초하여 제1 전송 지연 시간을 결정하고, 상기 제1 전송 지연 시간을 상기 리프레시 인터벌에 적용하고, 상기 메모리로부 터 제2 리프레시 주기가 출력되면 상기 제2 리프레시 주기에 해당되는 리프레시 인터벌(tREFI)에 기초하여 상기 제1 전송 지연 시간의 오프셋 만큼 지연한 후 상기 메모리로 제1 리프레시 커맨드를 전송하고, 상기 제1 전송 지 연 시간이 결정된 후 지정된 시간이 도래하면, 상기 제1 전송 지연 시간을 제2 전송 지연 시간으로 갱신을 유도 하는 사용자 인터페이스를 상기 디스플레이를 통해 출력하도록 구성될 수 있다."}
{"patent_id": "10-2023-0142095", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 문서에서 개시되는 다양한 실시 예들은 메모리 시스템, 이를 포함하는 전자 장치 및 리프레시 제어 방법과 관련된다."}
{"patent_id": "10-2023-0142095", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "디지털 기술의 발달과 함께 이동통신 단말기, 전자 수첩, 스마트 폰, 태블릿 PC, 웨어러블 디바이스와 같이 이 동하면서 통신 및 개인정보 처리가 가능한 전자 장치들이 다양하게 출시되고 있다. 이러한 전자 장치에는 다양한 종류의 메모리 장치가 구비될 수 있다. 일 예로, 작업 메모리(working memory)로 사용될 수 있는 동적 랜덤 액세스 메모리(dynamic random access memory, 이하 ‘DRAM’이라 칭함)가 전자 장 치에 구비될 수 있다."}
{"patent_id": "10-2023-0142095", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "전술한 DRAM은 커패시터와 트랜지스터로 구성된 메모리 셀을 포함하며, 커패시터에 저장되는 전하(charge)를 이 용하여 데이터를 저장할 수 있다. 일반적으로, 커패시터에 저장된 전하는 시간이 흐름에 따라 다양한 경로로 누설(leakage)될 수 있으며, 이로 인 하여 메모리 셀에 저장된 데이터는 소실될 수 있다. 이와 관련하여, DRAM은 메모리 셀의 행(row)을 선택한 후 액티브(active)하고 다시 워드 라인을 닫는 동작인 프리차지(precharge) 동작을 통해 리프레시 동작을 수행함으 로써 데이터의 소실을 방지할 수 있다. 하지만, 리프레시 동작에는 전력 소모가 따르며, 리프레시 동작의 횟수가 증가할수록 소모되는 전력도 증가할 수 있다. 이러한 리프레시 동작에 따른 전력 소모는 DRAM의 전력 효율을 저하시킬 수 있다. 따라서, 다양한 실시 예들 중 적어도 하나의 예는, 리프레시 동작에 따른 전력 소모를 감소시키기 위한 메모리 시스템, 이를 포함하는 전자 장치 및 리프레시 제어 방법을 제공하는데 있다. 또한, 다양한 실시 예들 중 적어도 하나의 예는, 리프레시 커맨드의 전송 주기에 오프셋을 적용하여 리프레시 커맨드의 전송 횟수를 감소시키기 위한 메모리 시스템, 이를 포함하는 전자 장치 및 리프레시 제어 방법을 제공 하는데 있다."}
{"patent_id": "10-2023-0142095", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "다양한 실시 예에 따른 전자 장치는 디스플레이, 리프레시 주기를 저장하는 메모리 및 프로세서를 포함하며, 상 기 프로세서는 상기 메모리로부터 출력되는 제1 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)에 기초하여 제1 전송 지연 시간을 결정하고, 상기 제1 전송 지연 시간을 상기 리프레시 인터벌에 적용하고, 상기 메모리로 부터 제2 리프레시 주기가 출력되면 상기 제2 리프레시 주기에 해당되는 리프레시 인터벌(tREFI)에 기초하여 상 기 제1 전송 지연 시간의 오프셋 만큼 지연한 후 상기 메모리로 제1 리프레시 커맨드를 전송하고, 상기 제1 전 송 지연 시간이 결정된 후 지정된 시간이 도래하면, 상기 제1 전송 지연 시간을 제2 전송 지연 시간으로 갱신을 유도하는 사용자 인터페이스를 상기 디스플레이를 통해 출력하도록 구성될 수 있다. 다양한 실시 예에 따른 메모리 시스템은 리프레시 주기를 출력하도록 구성된 메모리 제어기를 포함하는 휘발성 메모리 및 상기 휘발성 메모리와 동작적으로 연결된 프로세서를 포함하며, 상기 프로세서는 상기 메모리 제어기 로부터 출력되는 제1 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)에 기초하여 전송 지연 시간(a)을 결정 하고, 상기 전송 지연 시간(a)을 상기 리프레시 인터벌에 적용하고, 상기 메모리 제어기로부터 제2 리프레시 주 기가 출력되면 상기 제2 리프레시 주기에 해당되는 리프레시 인터벌(tREFI)에 기초하여 상기 전송 지연 시간 (a)의 오프셋 만큼 지연한 후 상기 휘발성 메모리로 상기 리프레시 커맨드를 전송하도록 구성되며, 상기 전송 지연 시간을 결정함에 있어서, 상기 프로세서는 상기 휘발성 메모리에 테스트 패턴을 기입하고, 상기 제1 리프 레시 주기에 해당하는 리프레시 인터벌(tREFI)을 기준으로 일정 시간 간격으로 증가되는 테스트 주기마다 상기 휘발성 메모리에 대한 리드 동작을 수행하고, 상기 테스트 패턴과 동일한 패턴이 리드되는 동안의 시간을 상기 전송 지연 시간으로 결정하도록 구성될 수 있다. 다양한 실시 예에 따른 컴퓨터 판독 가능한 기록 매체는 메모리에 테스트 패턴을 기입하고, 상기 메모리로부터 출력되는 제1 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)을 기준으로 일정 시간 간격으로 증가되는 테스 트 주기마다 상기 메모리에 대한 리드 동작을 수행하고, 상기 테스트 패턴과 동일한 패턴이 리드되는 동안의 시 간을 전송 지연 시간으로 결정하고, 상기 메모리로부터 출력되는 리프레시 주기에 해당하는 리프레시 인터벌 (tREFI)에 상기 전송 지연 시간을 적용하고, 상기 전송 지연 시간을 상기 리프레시 인터벌에 적용하고, 상기 메 모리로부터 제2 리프레시 주기가 출력되면 상기 제2 리프레시 주기에 해당되는 리프레시 인터벌(tREFI)에 기초 하여 상기 전송 지연 시간의 오프셋 만큼 지연한 후 상기 메모리로 상기 리프레시 커맨드를 전송하는 동작을 실 행하도록 할 수 있다. 다양한 실시 예에 따른 전자 장치의 동작 방법은 메모리로부터 출력되는 제1 리프레시 주기에 기초하여 제1 전 송 지연 시간을 결정하는 동작, 상기 제1 전송 지연 시간을 상기 리프레시 인터벌에 적용하는 동작, 상기 메모 리로부터 제2 리프레시 주기가 출력되면 상기 제2 리프레시 주기에 해당되는 리프레시 인터벌(tREFI)에 기초하 여 상기 제1 전송 지연 시간의 오프셋 만큼 지연한 후 상기 메모리로 제1 리프레시 커맨드를 전송하는 동작 및 상기 제1 전송 지연 시간이 결정된 후 지정된 시간이 도래하면, 상기 제1 지연 시간을 제2 전송 지연 시간으로 갱신을 유도하는 사용자 인터페이스를 출력하는 동작을 포함할 수 있다."}
{"patent_id": "10-2023-0142095", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 문서에 개시되는 다양한 실시 예들에 따른 메모리 시스템은 커맨드 주기에 오프셋을 적용하여 리프레시 커맨 드의 전송 횟수를 감소시키고, 결과적으로 메모리 장치의 전력 효율이 저하되는 것을 방지할 수 있다. 본 문서에서 얻을 수 있는 효과는 이상에서 언급한 효과로 제한되지 않는다."}
{"patent_id": "10-2023-0142095", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 본 문서의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 문서의 실시 예의 다양한 변경(modifications), 균등물 (equivalents), 및/또는 대체물(alternatives)을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 도 1은 다양한 실시 예들에 따른 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네트워크 환경에서 전자 장치는 제1 네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치와 통신하거나, 또는 제2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또는 서버 중 적어도 하나와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치 는 서버를 통하여 전자 장치와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치는 프로 세서, 메모리, 입력 모듈, 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센 서 모듈, 인터페이스, 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈, 가입자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안테나 모듈)은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로 세서는 다른 구성 요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발 성 메모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발 성 메모리에 저장할 수 있다. 일 실시 예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그 래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세 서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보 조 프로세서를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정 된 기능에 특화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르 면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다 른 구성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일 실시 예에 따르면, 보조 프로세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전 자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘 은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습 (semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정 되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망 (DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포 함할 수 있다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도 로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스 피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치, 스피커 또는 헤드폰)를 통해 소리 를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센 서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있 다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인 터페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모듈은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배 터리는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워 크) 또는 제2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복 수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크 또는 제2 네트워크와 같은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시 예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운 링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시 예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈은 복수의 안테 나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제1 네트워크 또는 제2 네트워크와 같은 통 신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시 예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있 다.다양한 실시 예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시 예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제1 면(예: 아래 면)에 또는 그에 인접하여 배치 되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일 실시 예에 따르면, 명령 또는 데이터는 제2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치에서 실행되는 동작들 의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터 의 요청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요 청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시 예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시 예에 따르면, 외부의 전자 장치 또는 서버는 제2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서 비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치 는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기 기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다. 본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한 다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또 는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제1\", \"제2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소 에 직접적으로(예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 다양한 실시 예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포 함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다. 본 문서의 다양한 실시 예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것 을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형 태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전 자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경 우와 임시적으로 저장되는 경우를 구분하지 않는다. 일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거 래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어쪠)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실 시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요 소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다 른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다. 이하의 도면을 통해 설명되는 리프레시 동작에 따른 전력 소모를 감소시키기 위한 메모리 시스템은 전술한 전자 장치의 일부일 수 있다. 또한, 이하의 도 2 내지 도 13을 통해 설명되는 다양한 실시 예들 중 적어 도 하나의 실시 예는 다른 실시 예와 조합될 수도 있다. 도 2는 다양한 실시 예에 따른 메모리 시스템의 구성을 도시한 도면이다. 도 2를 참조하면, 다양한 실시 예에 따른 메모리 시스템은 호스트(예: 프로세서), 메모리 (예: 메모리) 및 전력 제어 장치(예: 전력 관리 모듈)를 포함할 수 있다. 다양한 실시 예에 따르면, 호스트는 다양한 인터페이스 프로토콜에 기반하여 메모리와 통신할 수 있 다. 일 실시 예에 따르면, 다양한 인터페이스 프로토콜은 PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA) 또는 SAS(serial attached SCSI) 중 하나일 수 있다. 그러나, 이는 예시적일 뿐, 다양한 실시 예들이 이에 한정되는 것은 아니 다. 예컨대, 호스트와 메모리간의 인터페이스 프로토콜들은 USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), 또는 IDE(Integrated Drive Electronics)와 같은 다른 인터페이스를 포함할 수도 있다. 다양한 실시 예에 따르면, 전력 제어 장치는 메모리 시스템의 다양한 구성 요소에 필요한 전력을 공 급할 수 있다. 일 실시 예에 따르면, 전력 제어 장치는 메모리로의 전력 공급을 제어할 수 있다. 다양한 실시 예에 따르면, 메모리는 반도체 소자로 구성된 저장 장치일 수 있다. 일 실시 예에 따르면, 메모리는 전력이 공급되는 동안만 데이터의 저장을 가능하게 하는 메모리(예: 휘발 성 메모리)일 수 있다. 예를 들어, 메모리는 DRAM, SDRAM(Synchronous DRAM), DDR SDRAM(Double Data Rate SDRAM), LPDDR SDRAM(Low Power Double Data Rate SDRAM) 또는 GDDR SDRAM (Graphics Double DataRate SDRAM) 중 적어도 하나를 포함할 수 있다. 그러나, 다양한 실시 예에 따른 메모리 장치는 전술한 예 에 한정되는 것은 아니다. 일 실시 예에 따르면, 메모리는 호스트로부터 수신되는 제어 커맨드에 대응하는 동작을 수행할 수 있 다. 예컨대, 제어 커맨드는 액티브(Active) 동작, 기입(write) 동작, 독출(read) 동작 또는 프리차지 (precharge) 동작 중 적어도 하나와 연관될 수 있다. 그러나, 이는 예시적일 뿐, 다양한 실시 예들이 이에 한 정되는 것은 아니다. 예컨대, 도 6을 통해 후술하는 리프레시 커맨드도 제어 커맨드에 해당될 수 있다. 실시 예에 따라, 메모리는 메모리 제어기, 메모리 장치, 레지스터 및 온도 센서를 포 함할 수 있다. 다양한 실시 예에 따르면, 메모리 제어기는 메모리의 전반적인 동작을 제어할 수 있다. 일 실시 예 에 따르면, 메모리 제어기는 호스트와 메모리 사이의 데이터 교환을 제어할 수 있다. 예를 들 어, 메모리 제어기는 호스트로부터 수신되는 제어 커맨드에 따라 메모리 장치를 제어할 수 있다. 다양한 실시 예에 따르면, 메모리 장치는 메모리 제어기의 제어에 따라 데이터를 저장할 수 있다. 이하의 도 3 및 도 4를 참조하여 메모리 장치를 구체적으로 설명하도록 한다. 도 3은 다양한 실시 예에 따른 메모리 장치의 구성을 설명하는 도면이다. 그리고, 도 4는 다양한 실시 예 에 따른 메모리 셀 어레이를 설명하기 위한 도면이다. 도 3을 참조하면, 다양한 실시 예에 따른 메모리 장치는, 메모리 셀 어레이, 어드레스 버퍼, 로 우 디코더, 컬럼 디코더, 커맨드 디코더, 제어 로직, 센스 앰프부 및 데이터 입출력 회로를 포함할 수 있다. 다양한 실시 예에 따르면, 메모리 셀 어레이는 데이터가 저장되는 복수의 메모리 셀들(MC)을 포함할 수 있 다. 도 4에 도시된 바와 같이, 복수의 메모리 셀들(MC)들은 행들 및 열들로 배열되는 매트릭스 형태로 제공될 수 있다. 이와 관련하여, 메모리 셀 어레이는 메모리 셀들(MC)과 연결되는 복수개의 워드라인들(WL)과 복 수개의 비트라인들(BL)을 포함할 수 있다. 예를 들어, 복수의 워드라인들(WL)은 메모리 셀들(MC)의 행들과 연 결되고, 복수의 비트라인들(BL)은 메모리 셀들(MC)의 열들과 연결될 수 있다. 다양한 실시 예에 따르면, 커맨드 디코더는 메모리 제어기로부터 수신되는 제어 커맨드를 디코딩하여 제어 커맨드에 대응하는 제어 신호들이 제어 로직에서 생성되도록 할 수 있다. 다양한 실시 예에 따르면, 제어 로직은 커맨드 디코더의 디코딩 결과에 기초하여 메모리 셀 어레이 의 동작을 제어할 수 있다. 일 실시 예에 따르면, 제어 로직은 액티브 동작, 기입 동작, 독출 동작 또는 프리차지 동작 중 적어도 하나와 관련된 제어 신호를 생성하여 메모리 셀 어레이로 제공할 수 있다. 다양한 실시 예에 따르면, 어드레스 버퍼는 메모리 제어기로부터 어드레스(ADDR)를 수신할 수 있다. 어드레스(ADDR)는 메모리 셀 어레이의 행을 어드레싱하는 로우 어드레스(RA)와 메모리 셀 어레이의 열을 어드레싱하는 칼럼 어드레스(CA)를 포함할 수 있다. 일 실시 예에 따르면, 어드레스 버퍼는 수신된 로우 어드레스(RA)를 로우 디코더로 전송하고, 수신된 칼럼 어드레스(CA)를 칼럼 디코더로 전송할 수 있다. 다양한 실시 예에 따르면, 로우 디코더는 메모리 셀 어레이와 연결된 복수의 워드라인들(WL) 중 어느 하나를 선택할 수 있다. 일 실시 예에 따르면, 로우 디코더는 어드레스 버퍼로부터 수신된 로우 어 드레스(RA)를 디코딩하여, 로우 어드레스(RA)에 상응하는 어느 하나의 워드라인을 선택하고, 선택된 워드라인을 활성화시킬 수 있다. 다양한 실시 예에 따르면, 칼럼 디코더는 메모리 셀 어레이의 복수의 비트라인들(BL) 중 어느 하나를 선택할 수 있다. 일 실시 예에 따르면, 칼럼 디코더는 어드레스 버퍼로부터 수신된 칼럼 어드레스 (CA)를 디코딩하여, 칼럼 어드레스(CA)에 상응하는 어느 하나를 선택할 수 있다. 다양한 실시 예에 따르면, 센스 앰프부는 메모리 셀 어레이의 비트라인(BL) 각각에 연결된 복수의 비 트라인 센스 앰프들을 포함할 수 있다. 비트라인 센스 앰프는 연결된 비트라인(BL)의 전압 변화를 센싱하고,이를 증폭하여 출력할 수 있다. 다양한 실시 예에 따르면, 데이터 입출력 회로는 센스 앰프부로부터 센싱 증폭된 전압을 기반으로 생 성된 데이터를 데이터 라인들(DQ)을 통해 외부로 출력할 수 있다. 전술한 바와 같이, 메모리 제어기는 메모리 셀(MC)에 데이터를 저장할 수 있다. 이러한 메모리 셀(MC)은, 한 개의 트랜지스터와 한 개의 커패시터로 구성될 수 있다. 실시 예에 따라, 메모리 제어기는 메모리 셀(MC)에 \"1\"(또는 \" 하이(high)\")의 데이터를 저장할 때는, 메 모리 셀(MC)에 고전위를 인가하여 전하를 커패시터에 충전시킬 수 있다. 또한, 메모리 제어기는 메 모리 셀(MC)에 \" 0\" (또는 \" 로우(low)\" )의 데이터를 저장할 경우에는, 메모리 셀(MC)에 저전위를 인가하여 커 패시터를 방전시킬 수 있다. 이때, 메모리 셀(MC)의 커패시터가 이상적인 경우라면 커패시터에 충전된 전하는 항상 유지되어야 하 지만, 시간이 흐를수록 커패시터에 저장된 전하가 누설(leakage)되어 메모리 셀(MC)에 저장된 데이터가 소 실될 수 있다. 이와 관련하여, 메모리 시스템은 메모리 셀(MC)에 저장된 데이터가 소실되기 전에, 리프레시 동작을 수행 함으로써 데이터의 지속적인 유지를 가능하게 할 수 있다. 일 실시 예에 따르면, 리프레시 동작은 메모리 셀의 행(row)을 선택한 후 액티브(active)하고 다시 워드 라인을 닫는 동작인 프리차지(precharge) 동작을 통해 수행 될 수 있다. 다양한 실시 예에 따르면, 메모리 시스템의 리프레시 동작은 호스트에 의해 제공되는 리프레시 커맨 드에 기반하여 수행될 수 있다. 일 실시 예에 따르면, 호스트는 레지스터에 저장된 리프레시 주기(refresh multiplier 또는 refresh rate)에 기반하여 리프레시 커맨드의 전송 주기(transmission interval)(또는 전송 시점(transmission time)) (이하, '커맨드 주기'로 칭함)를 결정하고, 커맨드 주기에 기초하여 리프레시 커맨드를 메모리로 전송할 수 있다. 이에, 메모리는 호스트로부터 리프레시 커맨드를 수신한 후에 리프레시 동작을 수행할 수 있다. 예를 들어, 레지스터에 갱신되는 리프레시 주기는 메모리(예: 메모리 장치)의 내부 온도 와 연관될 수 있다. 이와 관련된 리프레시 주기는 이하의 도 5 및 도 6을 참조하여 구체적으로 설명하도록 한다. 도 5는 실시 예에 따른 메모리 장치의 리프레시 주기를 설명하기 위한 도면이다. 그리고, 도 6은 다양한 실시 예에 따른 레지스터를 설명하기 위한 도면이다. 도 5를 참조하면, 레지스터에는 메모리(예: 메모리 장치)의 내부 온도가 낮을수록 긴 주기를 가 지는 리프레시 주기가 갱신되고 내부 온도가 높을수록 상대적으로 짧은 주기를 가지는 리프레시 주기가 갱신될 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 내부 온도가 대략 -25 ℃에서는 대략 '31.2 us'의 주기로 리프레시 동작 이 수행되고, 내부 온도가 점점 증가하여 내부 온도가 대략 85 ℃에 근접하면 리프레시 동작은 대략'0.4875 us' 주기로 수행되도록 지정될 수 있다. 이는 메모리의 내부 온도가 증가함에 따라 누설되는 전하의 양도 증 가하는 상황을 고려한 것이다. 그러나, 이는 예시적일 뿐, 다양한 실시 예들이 이에 한정되는 것은 아니다. 예컨대, 레지스터에는 내부 온도가 낮을수록 짧은 주기를 가지는 리프레시 주기가 갱신될 수도 있고, 내부 온도와의 연관없이 지정된 리프레시 주기가 갱신될 수도 있다. 또한, 도 5에 기재된 내부 온도와 리프레시 주 기의 수치는 일 실시 예에 따른 것으로, 다양한 실시 예들이 이에 한정되는 것은 아니다. 일 실시 예에 따르면, 레지스터는 JEDEC(Joint Electron Device Engineering Council) 표준에 정의된 모 드 레지스터 4(mode register 4, 이하 ‘MR4’라 칭함)를 포함할 수 있다. 예컨대, 도 6에 도시된 바와 같이, MR4의 오퍼랜드 중 OP[4:0]가 내부 온도에 따른 리프레시 주기를 지시할 수 있다. 예를 들어, MR4의 OP[4:0]에 설정된 값은 메모리의 현재 내부 온도에서 필요한 리프레시 주기를 지시할 수 있다. 예컨대, 도 5 및 도 6을 참조하면, 메모리의 현재 내부 온도가 대략 85 ℃인 경우, MR4의 OP[4:0] 에는 리프레시 주기를 지시하는 값으로 '0.125x'가 설정될 수 있다. 이는 현재 내부 온도에서 필요한 리프레시 주기가 대략 '0.4875 us'임을 의미한다.다양한 실시 예에 따르면, 메모리 제어기는 레지스터에 저장된 리프레시 주기를 주기적으로 또는 지 속적으로 갱신할 수 있다. 이와 관련하여, 메모리 제어기는 참조 주기에 기반하여 메모리의 현재 내부 온도에서 필요한 리프레 시 주기를 확인하고, 이를 레지스터에 저장할 수 있다. 참조 주기는 메모리 장치의 정상 동작이 가 능한 온도 범위(예: 대략 - 25 ℃ ~ 85 ℃)를 복수의 온도 구간을 나누고, 각 온도 구간에 대한 리프레시 주기 를 정의한 정보일 수 있다. 예를 들어, 메모리 제어기는 온도 센서를 통해 출력되는 정보에 기초하여 메모리의 내부 온도를 확인하고, 참조 주기로부터 메모리의 내부 온도에 대응하는 리프레시 주기를 획득할 수 있다. 위의 설명에서는 메모리의 현재 내부 온도에 대응하는 리프레시 주기만 레지스터에 갱신하는 구성에 대하여 설명하였다. 그러나, 이는 예시적일 뿐, 다양한 실시 예들이 이에 한정되는 것은 아니다. 예컨대, 레지스터에는 메모 리 장치의 정상 동작이 가능한 온도 범위로부터 구분된 각각의 온도 구간에 대한 리프레시 주기가 정의된 참조 주기가 저장될 수 있다. 이러한 경우, 호스트는 메모리(예: 온도 센서)를 통해 출력되는 정보에 기초하여 메모리의 내부 온도를 확인할 수 있다. 또한, 호스트는 메모리에 저장된 참조 주기로부터 메모리의 내부 온도에 대응하는 온도 구간과 그에 대응되는 리프레시 주기를 획득하고, 이를 기반으로 하여 리프레시 커맨드를 전송할 수 있다. 하지만, 리프레시 주기가 도래하더라도 메모리 장치에 저장된 전하가 데이터 소실을 야기시킬 수준으로 누 설되지 않을 수도 있다. 이와 같이, 데이터 소실을 야기시킬 수준으로 전하가 누설되지 않은 상태에서 수행되 는 리프레시 동작은 메모리 장치의 전력 효율을 저하시킬 수 있다. 이와 관련하여, 다양한 실시 예에 따른 메모리 시스템은 커맨드 주기에 오프셋(예: 전송 지연 시간)을 적 용하여 리프레시 커맨드의 전송 횟수를 감소시키고, 결과적으로 메모리 장치의 전력 효율이 저하되는 것을 방지할 수 있다. 이에 대한 구체적인 설명은 이하의 도면을 참조하도록 한다. 도 7은 다양한 실시 예에 따른 메모리 장치가 가지는 누설 전하에 대한 성능을 설명하기 위한 도면이다. 그리고, 도 8은 다양한 실시 예에 따른 호스트가 커맨드 주기에 오프셋을 적용하는 동작을 설명하기 위한 도면이다. 전술한 바와 같이, 리프레시 주기(또는 커맨드 주기)는 참조 주기에 정의된 온도 구간에 기초하여 결정될 수 있 다. 하지만, 온도 변화에 따라 누설되는 전하의 양은 메모리 장치가 가지는 성능에 따라 다를 수 있다. 이러 한 누설 전하에 대한 성능은 메모리 장치의 구조나 제조공정 조건에 따라 조금씩 달라질 수 있다. 다시 말해서, 메모리 장치가 누설 전하에 대한 제1 수준의 성능을 가지는 경우, 커패시터에 저장된 전하는 지정된 리프레시 주기(예: 대략 3.9 us)가 도래하는 시점(예: 제1 시점(t1))에 데이터 소실을 야기 시킬 수준으로 누설될 수 있다. 이에, 호스트는, 도 7의 710과 같이, 지정된 리프레시 주기에 기초하여 제1 시점(t1), 제2 시점(t2), 제3 시점(t3) 및 제4 시점(t4)에 리프레시 커맨드를 메모리 로 전송할 필요가 있다. 하지만, 메모리 장치가 누설 전하에 대한 제1 수준 보다 높은 제2 수준의 성능을 가지는 경우에는, 커패시 터에 저장된 전하는 지정된 리프레시 주기가 도래하더라도 데이터 소실을 야기시킬 수준으로 누설되지 않 을 수 있다. 다시 말해서, 도 7의 730과 같이, 커패시터에 저장된 전하는 지정된 리프레시 주기가 도래한 시점(예: 제2 시점)으로부터 일정 시간(a)이 경과된 시점(예: 제5 시점)에서 데이터 소실을 야 기시킬 수준으로 누설될 수 있다. 앞서 언급한 바와 같이, 데이터 소실을 야기시킬 수준으로 전하가 누설되지 않은 상태에서 수행되는 리프레시 동작은 메모리 장치의 전력 효율을 저하시킬 수 있다. 이에, 메모리 장치의 전력 효율이 저하되는 것을 방지하기 위해서는 데이터 소실을 야기시킬 수준으로 전하가 누설된 상황에서 리프레시 동작이 수행될 필요가 있다. 이와 관련하여, 다양한 실시 예에 따른 호스트는 레지스터에 저장된 리프레시 주기에 기반하여 커맨 드 주기를 결정하고, 커맨드 주기에 오프셋(a)을 적용하여 리프레시 커맨드의 전송 시간을 일정 시간만큼 지연 시킬 수 있다. 일 실시 예에 따르면, 호스트는 제1 리프레시 커맨드를 전송한 제1 시점(t1)과 레지스터에 저장 된 리프레시 주기(refresh multiplier 또는 refresh rate)에 해당되는 리프레시 인터벌(tREFI)(예: 대략 3.9 us)에 기반하여 제2 리프레시 커맨드를 전송할 제2 시점(t2)을 확인할 수 있다. 이때, 호스트는 제2 리프레시 커맨드를 제2 시점(t2)에 전송하지 않고, 제2 시점(t2)에 오프셋(a)에 적용된 지연 시점 (t2+a)에 제2 리프레시 커맨드를 전송할 수 있다. 또한, 호스트는 제1 리프레시 커맨드를 전송한 제1 시점(t1)과 레지스터에 저장된 리프레시 주 기(refresh multiplier 또는 refresh rate)에 해당하는 리프레시 인터벌(tREFI)에 기반하여 확인되는 제3 시점 (t3) 및 제4 시점(t4)에 제3 리프레시 커맨드 및 제4 리프레시 커맨드를 전송하지 않고, 제3 시점 (t3)에 오프셋(a)이 적용된 지연 시점(t3+a)과 제4 시점(t4)에 오프셋(a)이 적용된 지연 시점 (t4+a)에 제3 리프레시 커맨드와 제4 리프레시 커맨드를 전송할 수 있다. 다시 말해서, 호스트는 메모리 장치에 저장된 전하가 데이터 소실을 야기시킬 수준으로 누설되기 직 전까지 리프레시 커맨드의 전송을 지연시킴으로써 리프레시 커맨드의 전송 횟수를 감소시킬 수 있다. 이하에서는 커맨드 주기에 적용하는 오프셋(a)을 결정하는 방법에 대하여 구체적으로 설명하기로 한다. 도 9는 다양한 실시 예에 따른 커맨드 주기에 적용되는 오프셋(a)을 결정하는 동작을 설명하기 위한 도면이다. 다양한 실시 예에 따르면, 오프셋(a)을 결정함에 있어서, 호스트는 메모리 장치에 테스트 패턴을 기 입할 수 있다. 예를 들어, 테스트 패턴을 기입하는 동작은 메모리 셀(MC)에 \"1\"(또는 \" 하이(high)\")의 데이터 를 기입하는 동작을 포함할 수 있다. 그러나, 이는 예시적일 뿐, 다양한 실시 예들이 이에 한정되는 것은 아니 다. 예컨대, 메모리 셀(MC)에 \" 0\" (또는 \" 로우(low)\" )의 데이터를 기입하거나 \"1\"의 데이터와 \" 0\"의 데이 터를 조합한 테스트 패턴을 기입할 수도 있다. 또한, 실시 예에 따라, 테스트 패턴은 부트스트랩 코드가 저장 되는 메모리 셀(MC)을 제외한 나머지 메모리 셀(MC)에 기입될 수 있다. 다양한 실시 예에 따르면, 호스트는 테스트 패턴을 독출하는 동작을 수행하고, 독출 결과의 적어도 일부에 기초하여 오프셋(a)을 결정할 수 있다. 일 실시 예에 따르면, 호스트는 테스트 패턴과 동일한 패턴이 독출되는 동안의 시간(예: 테스트 패턴과 상 이한 패턴이 독출되기 전까지의 시간)을 오프셋(a)으로 결정할 수 있다. 이와 관련하여, 호스트는, 도 9에 도시된 바와 같이, 제1 시점(t1)부터 지정된 리프레시 인터벌(예: 대략 3.9 us)가 도래하는 제2 시점(t2)을 기준으로 독출 시점을 결정할 수 있다. 예를 들어, 테스트 패턴을 독출하는 독출 시점(이하의 단계(step))은 제2 시점(t2)을 기준으로 일정 시간 (x)(이하의 독출 시점의 스텝 인터벌(step interval))(예: 대략 0.3us)이 증가된 제1 독출 시점(t2+1x) (예: 제1 단계(step)), 제1 독출 시점을 기준으로 일정 시간(x)이 증간된 제2 독출 시점(t2+2x)(예: 제2 단계(step)), 제2 독출 시점(t2+2x)을 기준으로 일정 시간이 증간된 제3 독출 시점(t2+3x)(예: 제3 단계(step)), 제3 독출 시점(t2+3x)을 기준으로 일정 시간이 증간된 제4 독출 시점(t2+4x)(예: 제4 단계(step))을 포함할 수 있다. 예를 들어, 제3 독출 시점까지는 테스트 패턴과 동일한 패턴이 확인된 후 제4 독출 시점(t2+4x)(예: 제4 단계(step))에서 테스트 패턴과 상이한 패턴이 확인되면, 호스트는 제2 시점(t2)부터 제3 독출 시점 (t2+3x)까지의 시간(예: 0.15us*3단계(step)) = 0.45 us)을 오프셋으로 결정할 수 있다. 다양한 실시 예에 따르면, 호스트는, 결정된 오프셋을 리프레시 주기에 해당하는 리프레시 인터벌에 적용 할 수 있다. 예를 들어, 오프셋이 적용된 리프레시 인터벌은 제1 시점(t1)부터 제3 독출 시점 (t2+3x)까지의 시간(예: 3.9us+0.45 us) = 4.35 us)일 수 있다. 일 실시 예에 따르면, 호스트는, 레지스터에 저장된 리프레시 주기(refresh multiplier 또는 refresh rate)에 해당하는 리프레시 인터벌(tREFI)에 오프셋을 적용할 수 있다. 예를 들어, 호스트는 레 지스터에 저장된 각각의 리프레시 주기(예: 제1 리프레시 주기 내지 제n 리프레시 주기)를 기초로 각 리프 레시 주기에 해당하는 리프레시 인터벌에 대하여 테스트 및 계산을 통해 오프셋이 적용된 리프레시 인터벌을 생 성할 수 있다. 또한, 호스트는, 레지스터에 저장된 각 리프레시 주기에 해당하는 리프레시 인터벌에 적용되는 오프셋(또는 오프셋이 적용된 리프레시 인터벌)을 별도의 저장 공간(예: 비휘발성 메모리)에 저 장할 수 있다. 이러한 경우, 전자 장치의 재부팅 동작 이후에도, 호스트는 별도의 저장 공간(예: 비 휘발성 메모리)에 저장된 데이터에 기반하여 리프레시 커맨드를 전송할 수 있다. 일 실시 예에 따르면, 호스트는, 비휘발성 메모리에 저장된 리프레시 주기가 도래하는 시점에 오프셋 을 적용하여 리프레시 인터벌을 확인할 수도 있다. 예를 들어, 레지스터로부터 제1 리프레시 주기가 출력 되면, 호스트는 제1 리프레시 주기로부터 오프셋만큼 지연된 제2 리프레시 주기에 해당하는 리프레시 인터 벌에 기반하여 리프레시 커맨드를 전송할 수도 있다. 전술한 바와 같이, 호스트는, 테스트 패턴을 독출하기 위해, 제2 시점(t2)을 기준으로 독출 시점을 한 단계(step)씩 증가시키면서 모든 메모리 셀(MC)을 독출하는 동작을 수행할 수 있다. 예를 들어, 독출 시점 의 스탭 인터벌(step interval)은 리프레시 인터벌 별로 지정될 수 있다. 예를 들어, 제1 리프레시 인터벌(예: 대략 3.9 us)의 경우 독출 시점의 스탭 인터벌(step interval)은 대략 0.3 us로 지정될 수 있으며, 제2 리프레 시 인터벌(예: 대략 1.95 us)의 경우 독출 시점의 스텝 인터벌(step interval)은 대략 0.15 us로 지정될 수 있 다. 그러나, 이는 예시적일 뿐, 다양한 실시 예들이 이에 한정되는 것은 아니다. 예컨대, 독출 시점의 스탭 인터벌(step interval)은 전자 장치의 상태에 따라, 전술한 주기 보다 더 긴 주기 또는 더 짧은 주기를 가 질 수도 있다. 도 10은 다양한 실시 예에 따른 커맨드 주기에 적용되는 오프셋(a)의 결정 시점을 설명하기 위한 도면이다. 설명에 앞서, 도 10에 도시된 MR4 Trip Level은 MR4 refresh multiplier가 바뀌는 지점(예: MR4=0x03에서 MR4=0x86로 변경)을 의미하고, Device Temp Margin는 MR4 trip 이후 실제 MR4 값이 호스트에 도달하기까 지 사이의 최대 온도 마진(예: 대략 ≥ 2 ℃)을 의미하고, System Response delay는 MR4 read command 후 실제 MR4 값이 호스트에 업데이트 되기까지 딜레이를 의미할 수 있다. 또한, Tsens interval은 MR4 레지스터 값 업데이트 인터벌(tTSI)을 의미하고, Read Interval은 호스트가 메모리(예: DRAM)로 MR4 독출 커 맨드(MR4 read command)를 보내는 주기를 의미하고, <(Tsens Interval+Read Interval+System Response Delay) 는 tTSI, Read Interval 및 System Response Delay의 총 합으로써, 이는 아래의 조건을 만족할 수 있다. 수학식 1"}
{"patent_id": "10-2023-0142095", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "위의 <수학식 1>에서, TempGradient는 2°C 범위의 관심 온도에서 메모리가 경험하는 최대 온도 변화도를 나타낼 수 있다. 도 10을 참조하면, 메모리는 미리 지정된 MR4 레지스터 값 업데이트 인터벌(Tsens Interval)에 기초하여 리프레시 주기를 레지스터에 갱신할 수 있다. 예를 들어, 제1 업데이트 인터벌에 기초하여 리프레 시 주기를 지시하는 제1 값(0x03)이 갱신될 수 있다. 또한, 제2 업데이트 인터벌, 제3 업데이트 인터벌 및 제4 업데이트 인터벌이 도래하면, 제2 값(0x86), 제3 값(0x86), 제4 값(0x86) 및 제5 값 (0x06)이 갱신될 수 있다. 또한, 호스트도 지정된 독출 커맨드 전송 주기(Read Interval) 마다 레지스터로부터 리프레시 주기를 획득하고 이를 커맨드 주기를 결정하는데 이용할 수 있다. 예를 들어, 제1 독출 커맨드 전송 주기에서 제1 업데이트 인터벌에 갱신된 제1 값(0x03)이 획득되고, 제2 독출 커맨드 전송 주기에는 제4 업데 이트 인터벌에 갱신된 제4 값(0x86)을 획득될 수 있다. 하지만, 제1 독출 커맨드 전송 주기에서 제1 값이 획득되자 마자 메모리의 내부 온도가 변경되어 실 제 리프레시 주기도 제1 값에서 제2 값으로 변경되는 상황이 발생될 수 있다. 다시 말해서, 메모리의 온 도가 빈번하게 변경하는 경우, 호스트에 의해 획득된 리프레시 주기는 현재 레지스터에 갱신된 리프레시 주기와 상이할 수 있다. 이에, 다양한 실시 예에 따른 호스트는 메모리의 온도 변화가 빈번하지 않은 상황에서 오프셋(a)을 결정할 수 있다. 예를 들어, 메모리의 온도 변화가 빈번하지 않은 상황은 레지스터를 통해 동일한 값의 리프레시 주기가 연속하여 획득되는 상황일 수 있다. 전술한 메모리 시스템은 하나의 실시 예로 다양한 실시 예들이 이에 한정되는 것은 아니다. 예컨대, 다양 한 실시 예에 따른 메모리 시스템의 구성 요소들 중 적어도 하나가 생략되거나 또는 하나 이상의 다른 구 성 요소가 메모리 시스템의 구성으로 추가될 수도 있다. 또한, 전술한 구성 요소들 중 적어도 하나는 다 른 구성 요소와 통합될 수도 있다. 예컨대, 실시 예에 따라, 레지스터는 메모리 제어기 및/또는 메 모리 장치와 통합될 수 있다. 또한, 다양한 실시 예에 따른 메모리 시스템을 구비하는 전자 장치는 지정된 시간을 주기(예: 1년)로 하여 커맨드 주기(예: 리프레시 주기 또는 오프셋)의 재설정을 유도하는 사용자 인터페이스를 출력할 수 있다. 예를 들어, 도 7 내지 도 10을 통해 전술한 오프셋(예: 전송 지연 시간)을 동작은 전자 장치의 최초 부팅 동작(예: 제조 이후 최초 부팅 동작)에서 수행될 수 있으며, 전자 장치는 최초 부팅 동작 이후에 사용자 인터페이스에 대한 입력에 기반하여 재부팅 동작과 함께 새로운 오프셋을 결정할 수도 있다. 일 실시 예에 따르면, 도 13에 도시된 바와 같이, 커맨드 주기의 재설정을 유도하는 사용자 인터페이스는 커맨드 주기의 재설정이 필요함을 안내하는 정보와 커맨드 주기의 재설정 또는 취소와 관련된 사용자 입 력을 수신하는 아이템포함할 수 있다. 이와 관련하여, 전자 장치는 커맨드 주기의 재설정과 관련된 사용자의 입력이 수신되면, 리프레시 인터벌 에 새로운 오프셋을 적용하는 동작을 수행할 수 있다. 예를 들어, 전자 장치는 새로운 오프셋을 메모리 (예: 비휘발성 메모리)에 저장하고, 이를 리프레시 커맨드의 전송에 이용할 수 있다. 그러나, 이는 예시적일 뿐, 다양한 실시 예들이 이에 한정되는 것은 아니다. 예컨대, 전자 장치는 사용자 인터페이스에 대한 입력과 상관없이, 미리 지정된 시간을 주기로 하여 재부팅 동작과 함께 새로운 오프셋을 결 정하는 동작을 수행할 수도 있다. 또한, 전자 장치는 사용자 인터페이스에 대한 입력과 상관없이, 재부팅 동작이 수행될 때마다 새로운 오프셋을 결정할 수도 있다. 다양한 실시 예에 따르면, 전자 장치은 디스플레이, 리프레시 주기를 저장하는 메모리 및 프로세서 를 포함하며, 상기 프로세서는, 상기 메모리로부터 출력되는 제1 리프레시 주기에 해당하는 리 프레시 인터벌(tREFI)에 기초하여 제1 전송 지연 시간을 결정하고, 상기 제1 전송 지연 시간을 상기 리프레시 인터벌에 적용하고, 상기 메모리로부터 제2 리프레시 주기가 출력되면 상기 제2 리프레시 주기에 해당되는 리프레시 인터벌(tREFI)에 기초하여 상기 제1 전송 지연 시간의 오프셋 만큼 지연한 후 상기 메모리로 제1 리프레시 커맨드를 전송하고, 상기 제1 전송 지연 시간이 결정된 후 지정된 시간이 도래하면, 상기 제1 전송 지 연 시간을 제2 전송 지연 시간으로 갱신을 유도하는 사용자 인터페이스를 상기 디스플레이를 통해 출력하 도록 구성될 수 있다. 다양한 실시 예에 따르면, 상기 제1 전송 지연 시간을 결정함에 있어서, 상기 프로세서는, 상기 메모리 에 테스트 패턴을 기입하고, 상기 제1 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)을 기준으로 일정 시간 간격으로 증가되는 테스트 주기마다 상기 메모리에 대한 리드(read) 동작을 수행하고, 상기 테스트 패턴과 동일한 패턴이 리드되는 동안의 시간을 상기 제1 전송 지연 시간으로 결정하도록 구성될 수 있다. 다양한 실시 예에 따르면, 상기 프로세서는, 상기 제2 전송 지연 시간으로 갱신을 지시하는 입력에 기반하 여, 상기 메모리로부터 출력되는 제3 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)에 기초하여 제2 전송 지연 시간을 결정하고, 상기 제2 전송 지연 시간을 상기 리프레시 인터벌에 적용하고, 상기 메모리로 부터 제4 리프레시 주기가 출력되면, 상기 제4 리프레시 주기에 해당되는 리프레시 인터벌(tREFI)에 기초하여 상기 제2 전송 지연 시간의 오프셋 만큼 지연한 후 상기 메모리로 제2 리프레시 커맨드를 전송하도록 구성 될 수 있다. 다양한 실시 예에 따르면, 상기 제2 전송 지연 시간을 결정함에 있어서, 상기 프로세서는, 상기 메모리 에 테스트 패턴을 기입하고, 상기 제3 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)을 기준으로 일정시간 간격으로 증가되는 테스트 주기마다 상기 메모리에 대한 리드 동작을 수행하고, 상기 테스트 패턴과 동일한 패턴이 리드되는 동안의 시간을 상기 제2 전송 지연 시간으로 결정하도록 구성될 수 있다. 다양한 실시 예에 따르면, 메모리 시스템은 리프레시 주기를 출력하도록 구성된 메모리 제어기를 포 함하는 휘발성 메모리 및 상기 휘발성 메모리와 동작적으로 연결된 프로세서를 포함하며, 상기 프로세서는, 상기 메모리 제어기로부터 출력되는 제1 리프레시 주기에 해당하는 리프레시 인터벌 (tREFI)에 기초하여 전송 지연 시간(a)을 결정하고, 상기 전송 지연 시간(a)을 상기 리프레시 인터벌에 적용하 고, 상기 메모리 제어기로부터 제2 리프레시 주기가 출력되면 상기 제2 리프레시 주기에 해당되는 리프레 시 인터벌(tREFI)에 기초하여 상기 전송 지연 시간(a)의 오프셋 만큼 지연한 후 상기 휘발성 메모리로 상 기 리프레시 커맨드를 전송하도록 구성될 수 있다. 다양한 실시 예에 따르면, 상기 전송 지연 시간을 결정함에 있어서, 상기 프로세서는, 상기 휘발성 메모리 에 테스트 패턴을 기입하고, 상기 제1 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)을 기준으로 일정 시간 간격으로 증가되는 테스트 주기마다 상기 휘발성 메모리에 대한 리드(read) 동작을 수행하고, 상기 테스트 패턴과 동일한 패턴이 리드되는 동안의 시간을 상기 전송 지연 시간으로 결정하도록 구성될 수 있다. 다양한 실시 예에 따르면, 상기 메모리 시스템은 지정된 주기로 리프레시 주기가 갱신되는 레지스터 를 포함하며, 상기 프로세서는, 상기 레지스터에 상기 전송 지연 시간(a)이 적용된 제2 리프레시 주 기를 저장하도록 구성될 수 있다. 다양한 실시 예에 따르면, 상기 레지스터에는 상기 휘발성 메모리의 내부 온도에 따른 리프레시 주기 가 갱신될 수 있다. 다양한 실시 예에 따르면, 상기 프로세서는 지정된 시간 동안 상기 메모리 제어기로부터 출력되는 리 프레시 주기 중 일정 수준으로 반복되는 리프레시 주기를 상기 제1 리프레시 주기로 획득하도록 구성될 수 있다. 다양한 실시 예에 따르면, 상기 메모리 시스템은 비휘발성 메모리를 더 포함하며, 상기 프로세서 는 상기 전송 지연 시간을 상기 비휘발성 메모리에 저장하고, 상기 메모리 제어기로부터 출력되 는 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)에 상기 전송 지연 시간을 적용하도록 구성될 수 있다. 도 11은 다양한 실시 예에 메모리 시스템의 동작을 도시한 흐름도이다. 그리고, 이하의 도 11을 통 해 설명되는 동작과 관련하여, 도 7 및 도 8과 관련된 설명이 참조될 수 있다. 또한, 이하의 실시 예에서의 각 동작들은 순차적으로 수행될 수도 있으나, 반드시 순차적으로 수행되는 것은 아니다. 예를 들어, 각 동작들의 순서가 변경될 수도 있으며, 적어도 두 동작들이 병렬적으로 수행될 수도 있다. 또한, 전술한 동작들 중 적어 도 하나의 동작은 실시 예에 따라 생략될 수도 있다. 도 11을 참조하면, 다양한 실시 예에 따른 메모리 시스템(예: 호스트)은 1110 동작에서, 메모리(22 0)으로부터 출력되는 제1 전송 주기(또는 리프레시 주기)에 기초하여 전송 지연 시간을 결정할 수 있다. 전송 지연 시간은 메모리 장치에 저장된 전하가, 제1 전송 주기부터 데이터 소실을 야기시킬 수준으로 누설되기 직전까지 소요되는 시간일 수 있다. 일 실시 예에 따르면, 제1 전송 주기는 호스트가 메모리로 제1 리프레시 커맨드를 전송하는 시점일 수 있다. 예컨대, 제1 전송 주기는 레지스터에 저장된 리프레시 주기 에 의해 결정될 수 있다. 다양한 실시 예에 따르면, 메모리 시스템(예: 호스트)은 1120 동작에서, 메모리로부터 출력되는 전송 주기에 전송 지연 시간을 적용할 수 있다. 일 실시 예에 따르면, 메모리 시스템(예: 호스트)은 레지스터에 저장된 리프레시 주기(refresh multiplier 또는 refresh rate)(또는 메모리로부터 출력 되는 리프레시 주기)에 해당하는 리프레시 인터벌(tREFI)에 전송 지연 시간(예: 오프셋)을 적용할 수 있다. 이 러한 경우, 메모리 시스템(예: 호스트)은 원 전송 주기에 리프레시 커맨드를 전송하지 않고 전송 지 연 시간만큼 리프레시 커맨드의 전송을 유보할 수 있다. 다양한 실시 예에 따르면, 메모리 시스템(예: 호스트)은 1130 동작에서, 메모리로부터 출력되는 전송 시간이 적용된 제2 전송 주기에 기초하여 메모리로 리프레시 커맨드를 전송할 수 있다.도 12는 다양한 실시 예에 메모리 시스템의 전송 지연 시간을 결정하는 동작을 도시한 흐름도이다. 그리고 도 12를 통해 설명되는 동작과 관련하여, 도 9와 관련된 설명이 참조될 수 있다. 또한, 이하의 실시 예 에서의 각 동작들은 순차적으로 수행될 수도 있으나, 반드시 순차적으로 수행되는 것은 아니다. 예를 들어, 각 동작들의 순서가 변경될 수도 있으며, 적어도 두 동작들이 병렬적으로 수행될 수도 있다. 또한, 전술한 동작들 중 적어도 하나의 동작은 실시 예에 따라 생략될 수도 있다. 도 12를 참조하면, 다양한 실시 예에 따른 메모리 시스템(예: 호스트)은 1210 동작에서, 메모리(22 0)에 테스트 패턴을 기입할 수 있다. 예를 들어, 메모리 시스템(예: 메모리 제어기)은 메모리 셀 (MC)에 \"1\"(또는 \" 하이(high)\")의 데이터를 기입하는 동작을 포함할 수 있다. 다양한 실시 예에 따르면, 메모리 시스템(예: 호스트)은 1220 동작에서, 일정시간 간격으로 증가되는 테스트 주기에 기초하여 테스트 패턴을 리드하는 동작을 수행할 수 있다. 다양한 실시 예에 따르면, 메모리 시스템(예: 호스트)은 1230 동작에서, 테스트 패턴과 동일한 패턴 이 리드되는 시간에 기초하여 전송 지연 시간을 결정할 수 있다. 예를 들어, 메모리 시스템(예: 호스트 ) 테스트 패턴과 상이한 패턴이 리드되기 전까지의 소요된 시간을 전송 지연 시간으로 결정할 수 있다. 다양한 실시 예에 따른 전자 장치의 동작 방법은 메모리로부터 출력되는 제1 리프레시 주기에 기초하 여 제1 전송 지연 시간을 결정하는 동작, 상기 제1 전송 지연 시간을 상기 리프레시 인터벌에 적용하는 동작, 상기 메모리로부터 제2 리프레시 주기가 출력되면 상기 제2 리프레시 주기에 해당되는 리프레시 인터벌 (tREFI)에 기초하여 상기 제1 전송 지연 시간의 오프셋 만큼 지연한 후 상기 메모리로 제1 리프레시 커맨 드를 전송하는 동작 및 상기 제1 전송 지연 시간이 결정된 후 지정된 시간이 도래하면, 상기 제1 지연 시간을 제2 전송 지연 시간으로 갱신을 유도하는 사용자 인터페이스를 출력하는 동작을 포함할 수 있다. 다양한 실시 예에 따르면, 상기 제1 전송 지연 시간을 결정하는 동작은 상기 메모리에 테스트 패턴을 기입 하는 동작, 상기 제1 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)을 기준으로 일정 시간 간격으로 증가되 는 테스트 주기마다 상기 메모리에 대한 리드 동작을 수행하는 동작 및 상기 테스트 패턴과 동일한 패턴이 리드되는 동안의 시간을 상기 제1 전송 지연 시간으로 결정하는 동작을 포함할 수 있다. 다양한 실시 예에 따르면, 상기 전자 장치의 동작 방법은 상기 제2 전송 지연 시간으로 갱신을 지시하는 입력에 기반하여, 상기 메모리로부터 출력되는 제3 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)에 기초하여 제2 전송 지연 시간을 결정하는 동작, 상기 제2 전송 지연 시간을 상기 리프레시 인터벌에 적용하는 동작 및 상 기 메모리로부터 제4 리프레시 주기가 출력되면, 상기 제4 리프레시 주기에 해당되는 리프레시 인터벌(tREFI)에 기초하여 상기 제2 전송 지연 시간의 오프셋 만큼 지연한 후 상기 메모리로 제2 리프레시 커맨드를 전송하 는 동작을 포함할 수 있다. 다양한 실시 예에 따르면, 상기 제2 전송 지연 시간을 결정하는 동작은, 상기 메모리에 테스트 패턴을 기 입하는 동작, 상기 제3 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)을 기준으로 일정 시간 간격으로 증가 되는 테스트 주기마다 상기 메모리에 대한 리드 동작을 수행하는 동작 및 상기 테스트 패턴과 동일한 패턴 이 리드되는 동안의 시간을 상기 제2 전송 지연 시간으로 결정하는 동작을 포함할 수 있다. 다양한 실시 예에 따른 컴퓨터 판독 가능한 기록 매체는 메모리에 테스트 패턴을 기입하고, 상기 메모리 로부터 출력되는 제1 리프레시 주기에 해당하는 리프레시 인터벌(tREFI)을 기준으로 일정 시간 간격으로 증가되는 테스트 주기마다 상기 메모리에 대한 리드 동작을 수행하고, 상기 테스트 패턴과 동일한 패턴이 리드되는 동안의 시간을 전송 지연 시간으로 결정하고, 상기 메모리로부터 출력되는 리프레시 주기에 해당 하는 리프레시 인터벌(tREFI)에 상기 전송 지연 시간을 적용하고, 상기 전송 지연 시간을 상기 리프레시 인터벌 에 적용하고, 상기 메모리로부터 제2 리프레시 주기가 출력되면 상기 제2 리프레시 주기에 해당되는 리프 레시 인터벌(tREFI)에 기초하여 상기 전송 지연 시간의 오프셋 만큼 지연한 후 상기 메모리로 상기 리프레 시 커맨드를 전송하는 동작을 실행할 수 있다. 다양한 실시 예에 따르면, 상기 컴퓨터 판독 가능한 기록 매체는 지정된 주기로 리프레시 주기가 갱신되는 레지 스터로부터 상기 제1 리프레시 주기 및 상기 제2 리프레시 주기를 획득할 수 있다. 다양한 실시 예에 따르면, 컴퓨터 판독 가능한 기록 매체는 상기 메모리의 내부 온도에 대응되는 제1 리프 레시 주기 및 제2 리프레시 주기를 획득할 수 있다.다양한 실시 예에 따르면, 컴퓨터 판독 가능한 기록 매체는 지정된 시간 동안 상기 메모리로부터 출력되는 리프레시 주기 중 일정 수준으로 반복되는 리프레시 주기를 상기 제1 리프레시 주기로 획득할 수 있다. 다양한 실시 예에 따르면, 컴퓨터 판독 가능한 기록 매체는 상기 전송 지연 시간을 비휘발성 메모리에 저 장하고, 상기 메모리로부터 상기 제2 리프레시 주기가 출력되면, 상기 비휘발성 메모리로부터 상기 전송 지연 시간을 획득할 수 있다."}
{"patent_id": "10-2023-0142095", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 다양한 실시 예들에 따른 네트워크 환경 내의 전자 장치의 블록도이다. 도 2는 다양한 실시 예에 따른 메모리 시스템의 구성을 도시한 도면이다. 도 3은 다양한 실시 예에 따른 메모리 장치의 구성을 설명하는 도면이다.도 4는 다양한 실시 예에 따른 메모리 셀 어레이를 설명하기 위한 도면이다. 도 5는 실시 예에 따른 메모리 장치의 리프레시 주기를 설명하기 위한 도면이다. 도 6은 다양한 실시 예에 따른 레지스터를 설명하기 위한 도면이다. 도 7은 다양한 실시 예에 따른 메모리 장치가 가지는 누설 전하에 대한 성능을 설명하기 위한 도면이다. 도 8은 다양한 실시 예에 따른 호스트가 커맨드 주기에 오프셋을 적용하는 동작을 설명하기 위한 도면이다. 도 9는 다양한 실시 예에 따른 커맨드 주기에 적용되는 오프셋을 결정하는 동작을 설명하기 위한 도면이다. 도 10은 다양한 실시 예에 따른 커맨드 주기에 적용되는 오프셋의 결정 시점을 설명하기 위한 도면이다. 도 11은 다양한 실시 예에 메모리 시스템의 동작을 도시한 흐름도이다. 도 12는 다양한 실시 예에 메모리 시스템의 전송 지연 시간을 결정하는 동작을 도시한 흐름도이다. 도 13은 다양한 실시 예에 따른 커맨드 주기의 재설정을 유도하는 사용자 인터페이스를 설명하기 위한 도면이다. 도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다."}
