Voltageboard settings: [1.1, 1, 0, 0, 1, 1.1, 0, 0]
Digital: {'interrupt_pushpull': 1, 'En_Inj1': 0, 'En_Inj2': 0, 'En_Inj3': 0, 'En_Inj4': 0, 'En_Inj5': 0, 'En_Inj6': 0, 'En_Inj7': 0, 'En_Inj8': 0, 'En_Inj9': 0, 'En_Inj10': 0, 'En_Inj11': 0, 'En_Inj12': 0, 'En_Inj13': 0, 'En_Inj14': 0, 'En_Inj15': 0, 'En_Inj16': 0, 'En_Inj17': 0, 'En_Inj18': 0, 'ResetB': 0, 'Extrabit0': 1, 'Extrabit1': 1, 'Extrabit2': 1, 'Extrabit3': 1, 'Extrabit4': 1, 'Extrabit5': 1, 'Extrabit6': 1, 'Extrabit7': 1, 'Extrabit8': 0, 'Extrabit9': 0, 'Extrabit10': 0, 'Extrabit11': 0, 'Extrabit12': 0, 'Extrabit13': 0, 'Extrabit14': 0}
Biasblock: {'DisHiDR': 0, 'q01': 0, 'qon0': 0, 'qon1': 1, 'qon2': 0, 'qon3': 1}
DAC: {'blres': 0, 'nu1': 0, 'vn1': 20, 'vnfb': 1, 'vnfoll': 10, 'nu5': 0, 'nu6': 0, 'nu7': 0, 'nu8': 0, 'vn2': 0, 'vnfoll2': 1, 'vnbias': 0, 'vpload': 5, 'nu13': 0, 'vncomp': 2, 'vpfoll': 60, 'nu16': 0, 'vprec': 30, 'vnrec': 30}
Receiver: {'ColConfig0': 274877906941, 'ColConfig1': 68719476734, 'ColConfig2': 68719476734, 'ColConfig3': 68719476734, 'ColConfig4': 68719476734, 'ColConfig5': 68719476734, 'ColConfig6': 68719476734, 'ColConfig7': 68719476734, 'ColConfig8': 68719476734, 'ColConfig9': 68719476734, 'ColConfig10': 68719476734, 'ColConfig11': 68719476734, 'ColConfig12': 68719476734, 'ColConfig13': 68719476734, 'ColConfig14': 68719476734, 'ColConfig15': 68719476734, 'ColConfig16': 68719476734, 'ColConfig17': 68719476734, 'ColConfig18': 68719476734, 'ColConfig19': 68719476734, 'ColConfig20': 68719476734, 'ColConfig21': 68719476734, 'ColConfig22': 68719476734, 'ColConfig23': 68719476734, 'ColConfig24': 68719476734, 'ColConfig25': 68719476734, 'ColConfig26': 68719476734, 'ColConfig27': 68719476734, 'ColConfig28': 68719476734, 'ColConfig29': 68719476734, 'ColConfig30': 68719476734, 'ColConfig31': 68719476734, 'ColConfig32': 68719476734, 'ColConfig33': 68719476734, 'ColConfig34': 68719476734}

NEvent	ChipId	Payload	Locatn	Row/Col	tStamp	MSB	LSB	ToT	ToT(us)	RealTime
0	0	 4	 0	Row	141	 4	246 	 1270 	 12.7	1655923652.3844974 
0	0	 4	 34	Row	207	 1	1 	 257 	 2.57	1655923652.3844974 
0	0	 4	 0	Col	207	 7	83 	 1875 	 18.75	1655923652.3844974 
0	[0;31;40m7[0m	 [0;31;40m5[0m	 61	Row	61	 13	61 	 3389 	 33.89	1655923652.3844974 
0	[0;31;40m7[0m	 [0;31;40m5[0m	 61	Row	83	 13	61 	 3389 	 33.89	1655923652.3844974 
0	0	 4	 0	Row	1	 11	47 	 2863 	 28.63	1655923652.3844974 
0	0	 4	 0	Col	1	 11	46 	 2862 	 28.62	1655923652.3844974 
0	0	 4	 0	Row	41	 5	232 	 1512 	 15.12	1655923652.3844974 
0	0	 4	 0	Col	41	 5	218 	 1498 	 14.98	1655923652.3844974 
0	0	 4	 0	Row	38	 11	83 	 2899 	 28.99	1655923652.3844974 
0	0	 4	 0	Col	38	 11	85 	 2901 	 29.01	1655923652.3844974 

1	0	 4	 0	Row	188	 9	30 	 2334 	 23.34	1655923655.187662 
1	0	 4	 0	Col	187	 9	28 	 2332 	 23.32	1655923655.187662 
1	0	 4	 0	Row	107	 3	162 	 930 	 9.3	1655923655.187662 
1	0	 4	 0	Col	107	 3	159 	 927 	 9.27	1655923655.187662 

2	0	 4	 0	Row	119	 4	168 	 1192 	 11.92	1655923666.8701618 
2	0	 4	 0	Col	119	 4	168 	 1192 	 11.92	1655923666.8701618 
2	0	 4	 0	Row	232	 6	191 	 1727 	 17.27	1655923666.8701618 
2	0	 4	 0	Col	232	 6	193 	 1729 	 17.29	1655923666.8701618 
2	0	 4	 0	Row	231	 9	166 	 2470 	 24.7	1655923666.8701618 
2	0	 4	 0	Col	231	 9	163 	 2467 	 24.67	1655923666.8701618 

3	0	 4	 0	Row	246	 5	216 	 1496 	 14.96	1655923671.4522374 
3	0	 4	 0	Col	245	 5	215 	 1495 	 14.95	1655923671.4522374 
3	0	 4	 0	Row	39	 7	63 	 1855 	 18.55	1655923671.4522374 
3	0	 4	 0	Col	39	 7	63 	 1855 	 18.55	1655923671.4522374 
3	0	 4	 0	Row	40	 3	248 	 1016 	 10.16	1655923671.4522374 
3	0	 4	 0	Col	40	 3	248 	 1016 	 10.16	1655923671.4522374 
3	0	 4	 0	Row	39	 8	220 	 2268 	 22.68	1655923671.4522374 
3	0	 4	 0	Col	39	 8	223 	 2271 	 22.71	1655923671.4522374 

4	0	 4	 0	Row	167	 5	204 	 1484 	 14.84	1655923681.531025 
4	0	 4	 0	Col	167	 5	203 	 1483 	 14.83	1655923681.531025 
4	0	 4	 0	Row	231	 11	24 	 2840 	 28.4	1655923681.531025 
4	0	 4	 0	Col	231	 11	23 	 2839 	 28.39	1655923681.531025 
4	0	 4	 0	Row	231	 9	14 	 2318 	 23.18	1655923681.531025 
4	0	 4	 0	Col	231	 9	6 	 2310 	 23.1	1655923681.531025 
4	0	 4	 0	Row	232	 5	98 	 1378 	 13.78	1655923681.531025 
4	0	 4	 0	Col	232	 5	101 	 1381 	 13.81	1655923681.531025 

5	0	 4	 0	Row	203	 6	37 	 1573 	 15.73	1655923692.4846387 
5	0	 4	 0	Col	203	 6	35 	 1571 	 15.71	1655923692.4846387 
5	0	 4	 0	Row	203	 3	80 	 848 	 8.48	1655923692.4846387 
5	0	 4	 0	Col	203	 3	80 	 848 	 8.48	1655923692.4846387 
5	0	 4	 0	Row	201	 4	169 	 1193 	 11.93	1655923692.4846387 
5	0	 4	 0	Col	201	 4	171 	 1195 	 11.95	1655923692.4846387 

