TimeQuest Timing Analyzer report for HC1
Wed Dec 10 16:55:03 2014
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_divider:U1|q'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Hold: 'clock_divider:U1|q'
 15. Slow Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow Model Minimum Pulse Width: 'clock_divider:U1|q'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clock_divider:U1|q'
 29. Fast Model Setup: 'CLOCK_50'
 30. Fast Model Hold: 'CLOCK_50'
 31. Fast Model Hold: 'clock_divider:U1|q'
 32. Fast Model Minimum Pulse Width: 'CLOCK_50'
 33. Fast Model Minimum Pulse Width: 'clock_divider:U1|q'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; HC1                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; CLOCK_50           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }           ;
; clock_divider:U1|q ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:U1|q } ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 119.79 MHz ; 119.79 MHz      ; clock_divider:U1|q ;      ;
; 158.1 MHz  ; 158.1 MHz       ; CLOCK_50           ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------+
; Slow Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clock_divider:U1|q ; -7.348 ; -1003.762     ;
; CLOCK_50           ; -5.325 ; -84.601       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; CLOCK_50           ; -2.549 ; -2.549        ;
; clock_divider:U1|q ; 0.391  ; 0.000         ;
+--------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; CLOCK_50           ; -1.380 ; -25.380       ;
; clock_divider:U1|q ; -0.500 ; -304.000      ;
+--------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_divider:U1|q'                                                                                                                                   ;
+--------+---------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -7.348 ; cpu:U2|memory_unit:MEM|readAddress[2] ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 8.402      ;
; -7.304 ; cpu:U2|memory_unit:MEM|readAddress[2] ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 8.358      ;
; -7.292 ; cpu:U2|memory_unit:MEM|readAddress[3] ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 8.346      ;
; -7.248 ; cpu:U2|memory_unit:MEM|readAddress[3] ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 8.302      ;
; -7.223 ; cpu:U2|memory_unit:MEM|readAddress[1] ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 8.277      ;
; -7.194 ; cpu:U2|memory_unit:MEM|readAddress[2] ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 8.248      ;
; -7.179 ; cpu:U2|memory_unit:MEM|readAddress[1] ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 8.233      ;
; -7.145 ; cpu:U2|memory_unit:MEM|readAddress[0] ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 8.199      ;
; -7.144 ; cpu:U2|memory_unit:MEM|ram[21][2]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.008      ; 8.188      ;
; -7.138 ; cpu:U2|memory_unit:MEM|readAddress[3] ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 8.192      ;
; -7.100 ; cpu:U2|memory_unit:MEM|ram[21][2]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.008      ; 8.144      ;
; -7.092 ; cpu:U2|memory_unit:MEM|ram[5][1]      ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 8.135      ;
; -7.086 ; cpu:U2|memory_unit:MEM|readAddress[0] ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 8.140      ;
; -7.069 ; cpu:U2|memory_unit:MEM|readAddress[1] ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 8.123      ;
; -7.048 ; cpu:U2|memory_unit:MEM|ram[5][1]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 8.091      ;
; -6.990 ; cpu:U2|memory_unit:MEM|ram[21][2]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.008      ; 8.034      ;
; -6.979 ; cpu:U2|memory_unit:MEM|ram[13][1]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.029      ; 8.044      ;
; -6.972 ; cpu:U2|memory_unit:MEM|ram[22][1]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.022      ; 8.030      ;
; -6.947 ; cpu:U2|memory_unit:MEM|ram[20][1]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.013      ; 7.996      ;
; -6.938 ; cpu:U2|memory_unit:MEM|ram[5][1]      ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 7.981      ;
; -6.935 ; cpu:U2|memory_unit:MEM|ram[13][1]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.029      ; 8.000      ;
; -6.934 ; cpu:U2|memory_unit:MEM|readAddress[0] ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 7.988      ;
; -6.928 ; cpu:U2|memory_unit:MEM|ram[22][1]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.022      ; 7.986      ;
; -6.928 ; cpu:U2|memory_unit:MEM|ram[1][0]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 7.971      ;
; -6.903 ; cpu:U2|memory_unit:MEM|ram[20][1]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.013      ; 7.952      ;
; -6.878 ; cpu:U2|memory_unit:MEM|ram[6][0]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 7.921      ;
; -6.825 ; cpu:U2|memory_unit:MEM|ram[13][1]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.029      ; 7.890      ;
; -6.818 ; cpu:U2|memory_unit:MEM|ram[22][1]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.022      ; 7.876      ;
; -6.818 ; cpu:U2|memory_unit:MEM|ram[23][0]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.005      ; 7.859      ;
; -6.811 ; cpu:U2|memory_unit:MEM|readAddress[0] ; cpu:U2|accumulator:ACC|holdAccOut[6] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 7.865      ;
; -6.798 ; cpu:U2|memory_unit:MEM|ram[26][2]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.012      ; 7.846      ;
; -6.793 ; cpu:U2|memory_unit:MEM|ram[20][1]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.013      ; 7.842      ;
; -6.791 ; cpu:U2|memory_unit:MEM|ram[22][3]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.022      ; 7.849      ;
; -6.789 ; cpu:U2|memory_unit:MEM|ram[27][1]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.004      ; 7.829      ;
; -6.772 ; cpu:U2|memory_unit:MEM|readAddress[0] ; cpu:U2|accumulator:ACC|holdAccOut[3] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 7.826      ;
; -6.763 ; cpu:U2|memory_unit:MEM|ram[7][0]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.023      ; 7.822      ;
; -6.759 ; cpu:U2|memory_unit:MEM|ram[10][1]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.012      ; 7.807      ;
; -6.754 ; cpu:U2|memory_unit:MEM|ram[26][2]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.012      ; 7.802      ;
; -6.752 ; cpu:U2|memory_unit:MEM|ram[1][0]      ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 7.795      ;
; -6.745 ; cpu:U2|memory_unit:MEM|ram[27][1]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.004      ; 7.785      ;
; -6.743 ; cpu:U2|memory_unit:MEM|ram[22][5]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.022      ; 7.801      ;
; -6.732 ; cpu:U2|memory_unit:MEM|ram[21][0]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.008      ; 7.776      ;
; -6.727 ; cpu:U2|memory_unit:MEM|readAddress[2] ; cpu:U2|accumulator:ACC|holdAccOut[3] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 7.781      ;
; -6.717 ; cpu:U2|memory_unit:MEM|ram[1][0]      ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 7.760      ;
; -6.715 ; cpu:U2|memory_unit:MEM|ram[10][1]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.012      ; 7.763      ;
; -6.702 ; cpu:U2|memory_unit:MEM|ram[6][0]      ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 7.745      ;
; -6.694 ; cpu:U2|memory_unit:MEM|ram[5][3]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 7.737      ;
; -6.677 ; cpu:U2|memory_unit:MEM|readAddress[0] ; cpu:U2|accumulator:ACC|holdAccOut[1] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 7.731      ;
; -6.677 ; cpu:U2|memory_unit:MEM|ram[1][2]      ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.019      ; 7.732      ;
; -6.674 ; cpu:U2|memory_unit:MEM|readAddress[2] ; cpu:U2|accumulator:ACC|holdAccOut[6] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 7.728      ;
; -6.672 ; cpu:U2|memory_unit:MEM|ram[24][2]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.014      ; 7.722      ;
; -6.671 ; cpu:U2|memory_unit:MEM|readAddress[3] ; cpu:U2|accumulator:ACC|holdAccOut[3] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 7.725      ;
; -6.668 ; cpu:U2|memory_unit:MEM|ram[2][3]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.019      ; 7.723      ;
; -6.667 ; cpu:U2|memory_unit:MEM|ram[6][0]      ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 7.710      ;
; -6.659 ; cpu:U2|memory_unit:MEM|ram[22][3]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.022      ; 7.717      ;
; -6.646 ; cpu:U2|memory_unit:MEM|ram[13][3]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.029      ; 7.711      ;
; -6.646 ; cpu:U2|memory_unit:MEM|readAddress[1] ; cpu:U2|accumulator:ACC|holdAccOut[6] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 7.700      ;
; -6.644 ; cpu:U2|memory_unit:MEM|ram[26][2]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.012      ; 7.692      ;
; -6.642 ; cpu:U2|memory_unit:MEM|ram[23][0]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.005      ; 7.683      ;
; -6.635 ; cpu:U2|memory_unit:MEM|ram[27][1]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.004      ; 7.675      ;
; -6.633 ; cpu:U2|memory_unit:MEM|ram[1][2]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.019      ; 7.688      ;
; -6.629 ; cpu:U2|memory_unit:MEM|ram[21][4]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.008      ; 7.673      ;
; -6.628 ; cpu:U2|memory_unit:MEM|ram[24][2]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.014      ; 7.678      ;
; -6.616 ; cpu:U2|memory_unit:MEM|ram[2][1]      ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.019      ; 7.671      ;
; -6.612 ; cpu:U2|memory_unit:MEM|ram[30][1]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.012      ; 7.660      ;
; -6.607 ; cpu:U2|memory_unit:MEM|ram[23][0]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.005      ; 7.648      ;
; -6.607 ; cpu:U2|memory_unit:MEM|readAddress[3] ; cpu:U2|accumulator:ACC|holdAccOut[6] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 7.661      ;
; -6.607 ; cpu:U2|memory_unit:MEM|readAddress[1] ; cpu:U2|accumulator:ACC|holdAccOut[3] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 7.661      ;
; -6.605 ; cpu:U2|memory_unit:MEM|readAddress[0] ; cpu:U2|accumulator:ACC|holdAccOut[0] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 7.659      ;
; -6.605 ; cpu:U2|memory_unit:MEM|ram[10][1]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.012      ; 7.653      ;
; -6.600 ; cpu:U2|memory_unit:MEM|ram[17][1]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.026      ; 7.662      ;
; -6.594 ; cpu:U2|memory_unit:MEM|ram[1][0]      ; cpu:U2|accumulator:ACC|holdAccOut[6] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 7.637      ;
; -6.587 ; cpu:U2|memory_unit:MEM|ram[7][0]      ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.023      ; 7.646      ;
; -6.585 ; cpu:U2|memory_unit:MEM|ram[5][5]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 7.628      ;
; -6.580 ; cpu:U2|memory_unit:MEM|ram[22][3]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.022      ; 7.638      ;
; -6.572 ; cpu:U2|memory_unit:MEM|ram[2][1]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.019      ; 7.627      ;
; -6.569 ; cpu:U2|memory_unit:MEM|ram[1][4]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.019      ; 7.624      ;
; -6.568 ; cpu:U2|memory_unit:MEM|ram[30][1]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.012      ; 7.616      ;
; -6.563 ; cpu:U2|memory_unit:MEM|readAddress[0] ; cpu:U2|accumulator:ACC|holdAccOut[2] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 7.617      ;
; -6.562 ; cpu:U2|memory_unit:MEM|ram[5][3]      ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 7.605      ;
; -6.558 ; cpu:U2|memory_unit:MEM|ram[23][2]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.004      ; 7.598      ;
; -6.556 ; cpu:U2|memory_unit:MEM|ram[17][1]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.026      ; 7.618      ;
; -6.556 ; cpu:U2|memory_unit:MEM|ram[21][0]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.008      ; 7.600      ;
; -6.556 ; cpu:U2|memory_unit:MEM|readAddress[3] ; cpu:U2|accumulator:ACC|holdAccOut[1] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 7.610      ;
; -6.555 ; cpu:U2|memory_unit:MEM|ram[1][0]      ; cpu:U2|accumulator:ACC|holdAccOut[3] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 7.598      ;
; -6.552 ; cpu:U2|memory_unit:MEM|ram[7][0]      ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.023      ; 7.611      ;
; -6.549 ; cpu:U2|memory_unit:MEM|ram[24][1]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.014      ; 7.599      ;
; -6.544 ; cpu:U2|memory_unit:MEM|ram[6][0]      ; cpu:U2|accumulator:ACC|holdAccOut[6] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 7.587      ;
; -6.543 ; cpu:U2|memory_unit:MEM|ram[6][2]      ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.002      ; 7.581      ;
; -6.540 ; cpu:U2|memory_unit:MEM|readAddress[2] ; cpu:U2|accumulator:ACC|holdAccOut[1] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 7.594      ;
; -6.536 ; cpu:U2|memory_unit:MEM|ram[2][3]      ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.019      ; 7.591      ;
; -6.528 ; cpu:U2|memory_unit:MEM|ram[14][2]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 7.582      ;
; -6.523 ; cpu:U2|memory_unit:MEM|ram[1][2]      ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.019      ; 7.578      ;
; -6.523 ; cpu:U2|memory_unit:MEM|ram[21][2]     ; cpu:U2|accumulator:ACC|holdAccOut[3] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.008      ; 7.567      ;
; -6.521 ; cpu:U2|memory_unit:MEM|ram[21][0]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.008      ; 7.565      ;
; -6.518 ; cpu:U2|memory_unit:MEM|ram[24][2]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.014      ; 7.568      ;
; -6.514 ; cpu:U2|memory_unit:MEM|ram[23][2]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.004      ; 7.554      ;
; -6.514 ; cpu:U2|memory_unit:MEM|ram[13][3]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.029      ; 7.579      ;
; -6.512 ; cpu:U2|memory_unit:MEM|readAddress[1] ; cpu:U2|accumulator:ACC|holdAccOut[1] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 7.566      ;
; -6.505 ; cpu:U2|memory_unit:MEM|ram[24][1]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.014      ; 7.555      ;
+--------+---------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                   ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -5.325 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 6.359      ;
; -5.296 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 6.330      ;
; -5.166 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 6.200      ;
; -5.137 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 6.171      ;
; -5.122 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 6.156      ;
; -5.095 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 6.129      ;
; -5.066 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 6.100      ;
; -5.024 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 6.058      ;
; -5.021 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 6.055      ;
; -4.995 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 6.029      ;
; -4.963 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.997      ;
; -4.953 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.987      ;
; -4.932 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.966      ;
; -4.924 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.958      ;
; -4.892 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.926      ;
; -4.882 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.916      ;
; -4.862 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.896      ;
; -4.853 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.887      ;
; -4.821 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.855      ;
; -4.811 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.845      ;
; -4.791 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.825      ;
; -4.782 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.816      ;
; -4.773 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.807      ;
; -4.750 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.784      ;
; -4.740 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.774      ;
; -4.725 ; clock_divider:U1|a[0]  ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.759      ;
; -4.720 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.754      ;
; -4.711 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.745      ;
; -4.702 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.736      ;
; -4.679 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.713      ;
; -4.669 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.703      ;
; -4.649 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.683      ;
; -4.640 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.674      ;
; -4.631 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.665      ;
; -4.608 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.642      ;
; -4.578 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.612      ;
; -4.566 ; clock_divider:U1|a[0]  ; clock_divider:U1|a[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.600      ;
; -4.560 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.594      ;
; -4.542 ; clock_divider:U1|a[7]  ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 5.575      ;
; -4.537 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.571      ;
; -4.520 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.557      ;
; -4.507 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.541      ;
; -4.495 ; clock_divider:U1|a[0]  ; clock_divider:U1|a[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.529      ;
; -4.491 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.528      ;
; -4.489 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.523      ;
; -4.466 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.500      ;
; -4.449 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.486      ;
; -4.436 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.470      ;
; -4.424 ; clock_divider:U1|a[0]  ; clock_divider:U1|a[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.458      ;
; -4.420 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.457      ;
; -4.418 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.452      ;
; -4.383 ; clock_divider:U1|a[7]  ; clock_divider:U1|a[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 5.416      ;
; -4.378 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.415      ;
; -4.365 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.399      ;
; -4.353 ; clock_divider:U1|a[0]  ; clock_divider:U1|a[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.387      ;
; -4.349 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.386      ;
; -4.347 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.381      ;
; -4.324 ; clock_divider:U1|a[9]  ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 5.357      ;
; -4.317 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.354      ;
; -4.312 ; clock_divider:U1|a[7]  ; clock_divider:U1|a[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 5.345      ;
; -4.307 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.344      ;
; -4.282 ; clock_divider:U1|a[0]  ; clock_divider:U1|a[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.316      ;
; -4.278 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.315      ;
; -4.276 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.310      ;
; -4.246 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.283      ;
; -4.241 ; clock_divider:U1|a[7]  ; clock_divider:U1|a[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 5.274      ;
; -4.236 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.273      ;
; -4.216 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.253      ;
; -4.211 ; clock_divider:U1|a[0]  ; clock_divider:U1|a[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.245      ;
; -4.207 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.244      ;
; -4.187 ; clock_divider:U1|a[6]  ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 5.220      ;
; -4.175 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.212      ;
; -4.170 ; clock_divider:U1|a[7]  ; clock_divider:U1|a[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 5.203      ;
; -4.165 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.202      ;
; -4.165 ; clock_divider:U1|a[9]  ; clock_divider:U1|a[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 5.198      ;
; -4.145 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.182      ;
; -4.140 ; clock_divider:U1|a[0]  ; clock_divider:U1|a[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.174      ;
; -4.136 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.173      ;
; -4.127 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.164      ;
; -4.104 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.141      ;
; -4.099 ; clock_divider:U1|a[7]  ; clock_divider:U1|a[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 5.132      ;
; -4.094 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.131      ;
; -4.094 ; clock_divider:U1|a[9]  ; clock_divider:U1|a[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 5.127      ;
; -4.074 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.111      ;
; -4.069 ; clock_divider:U1|a[0]  ; clock_divider:U1|a[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 5.103      ;
; -4.065 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.102      ;
; -4.056 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.093      ;
; -4.033 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.070      ;
; -4.028 ; clock_divider:U1|a[6]  ; clock_divider:U1|a[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 5.061      ;
; -4.028 ; clock_divider:U1|a[7]  ; clock_divider:U1|a[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 5.061      ;
; -4.023 ; clock_divider:U1|a[9]  ; clock_divider:U1|a[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 5.056      ;
; -4.003 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.040      ;
; -3.985 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 5.022      ;
; -3.964 ; clock_divider:U1|a[10] ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 4.997      ;
; -3.962 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.999      ;
; -3.957 ; clock_divider:U1|a[6]  ; clock_divider:U1|a[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 4.990      ;
; -3.957 ; clock_divider:U1|a[7]  ; clock_divider:U1|a[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 4.990      ;
; -3.952 ; clock_divider:U1|a[9]  ; clock_divider:U1|a[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 4.985      ;
; -3.932 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.969      ;
; -3.923 ; clock_divider:U1|a[11] ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 4.956      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                          ;
+--------+------------------------+------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------------+-------------+--------------+------------+------------+
; -2.549 ; clock_divider:U1|q     ; clock_divider:U1|q     ; clock_divider:U1|q ; CLOCK_50    ; 0.000        ; 2.690      ; 0.657      ;
; -2.049 ; clock_divider:U1|q     ; clock_divider:U1|q     ; clock_divider:U1|q ; CLOCK_50    ; -0.500       ; 2.690      ; 0.657      ;
; 0.391  ; clock_divider:U1|a[0]  ; clock_divider:U1|a[0]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.801  ; clock_divider:U1|a[5]  ; clock_divider:U1|a[5]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.806  ; clock_divider:U1|a[3]  ; clock_divider:U1|a[3]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.807  ; clock_divider:U1|a[0]  ; clock_divider:U1|a[1]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.829  ; clock_divider:U1|a[4]  ; clock_divider:U1|a[4]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.095      ;
; 0.838  ; clock_divider:U1|a[2]  ; clock_divider:U1|a[2]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clock_divider:U1|a[1]  ; clock_divider:U1|a[1]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 1.190  ; clock_divider:U1|a[0]  ; clock_divider:U1|a[2]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.456      ;
; 1.215  ; clock_divider:U1|a[4]  ; clock_divider:U1|a[5]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.481      ;
; 1.224  ; clock_divider:U1|a[2]  ; clock_divider:U1|a[3]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; clock_divider:U1|a[1]  ; clock_divider:U1|a[2]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.261  ; clock_divider:U1|a[0]  ; clock_divider:U1|a[3]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.527      ;
; 1.281  ; clock_divider:U1|a[3]  ; clock_divider:U1|a[4]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.547      ;
; 1.296  ; clock_divider:U1|a[1]  ; clock_divider:U1|a[3]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.562      ;
; 1.352  ; clock_divider:U1|a[3]  ; clock_divider:U1|a[5]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.618      ;
; 1.383  ; clock_divider:U1|a[2]  ; clock_divider:U1|a[4]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.649      ;
; 1.420  ; clock_divider:U1|a[0]  ; clock_divider:U1|a[4]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.686      ;
; 1.454  ; clock_divider:U1|a[2]  ; clock_divider:U1|a[5]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.720      ;
; 1.455  ; clock_divider:U1|a[1]  ; clock_divider:U1|a[4]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.721      ;
; 1.491  ; clock_divider:U1|a[0]  ; clock_divider:U1|a[5]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.757      ;
; 1.526  ; clock_divider:U1|a[1]  ; clock_divider:U1|a[5]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.792      ;
; 1.691  ; clock_divider:U1|a[20] ; clock_divider:U1|q     ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.960      ;
; 1.800  ; clock_divider:U1|a[21] ; clock_divider:U1|a[21] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.066      ;
; 1.806  ; clock_divider:U1|a[22] ; clock_divider:U1|a[22] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.072      ;
; 1.809  ; clock_divider:U1|a[20] ; clock_divider:U1|a[13] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.078      ;
; 1.812  ; clock_divider:U1|a[20] ; clock_divider:U1|a[7]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.081      ;
; 1.815  ; clock_divider:U1|a[20] ; clock_divider:U1|a[10] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.084      ;
; 1.816  ; clock_divider:U1|a[20] ; clock_divider:U1|a[6]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.085      ;
; 1.837  ; clock_divider:U1|a[19] ; clock_divider:U1|a[19] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.103      ;
; 1.838  ; clock_divider:U1|a[14] ; clock_divider:U1|a[14] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.104      ;
; 1.848  ; clock_divider:U1|a[8]  ; clock_divider:U1|a[8]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.114      ;
; 1.856  ; clock_divider:U1|a[20] ; clock_divider:U1|a[20] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.122      ;
; 1.867  ; clock_divider:U1|a[21] ; clock_divider:U1|q     ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.136      ;
; 1.878  ; clock_divider:U1|a[18] ; clock_divider:U1|a[18] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.144      ;
; 1.916  ; clock_divider:U1|a[11] ; clock_divider:U1|a[11] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.182      ;
; 1.985  ; clock_divider:U1|a[21] ; clock_divider:U1|a[13] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.254      ;
; 1.988  ; clock_divider:U1|a[21] ; clock_divider:U1|a[7]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.257      ;
; 1.991  ; clock_divider:U1|a[21] ; clock_divider:U1|a[10] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.260      ;
; 1.992  ; clock_divider:U1|a[21] ; clock_divider:U1|a[6]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.261      ;
; 1.999  ; clock_divider:U1|a[20] ; clock_divider:U1|a[12] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.268      ;
; 2.059  ; clock_divider:U1|a[9]  ; clock_divider:U1|a[9]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.325      ;
; 2.061  ; clock_divider:U1|a[22] ; clock_divider:U1|q     ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.330      ;
; 2.075  ; clock_divider:U1|a[5]  ; clock_divider:U1|a[6]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.001      ; 2.342      ;
; 2.086  ; clock_divider:U1|a[16] ; clock_divider:U1|a[16] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.352      ;
; 2.091  ; clock_divider:U1|a[18] ; clock_divider:U1|q     ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.360      ;
; 2.117  ; clock_divider:U1|a[7]  ; clock_divider:U1|a[7]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.383      ;
; 2.123  ; clock_divider:U1|a[10] ; clock_divider:U1|a[10] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.389      ;
; 2.124  ; clock_divider:U1|a[6]  ; clock_divider:U1|a[6]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.390      ;
; 2.129  ; clock_divider:U1|a[17] ; clock_divider:U1|a[17] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.395      ;
; 2.150  ; clock_divider:U1|a[15] ; clock_divider:U1|a[15] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.416      ;
; 2.175  ; clock_divider:U1|a[21] ; clock_divider:U1|a[12] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.444      ;
; 2.177  ; clock_divider:U1|a[4]  ; clock_divider:U1|a[6]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.001      ; 2.444      ;
; 2.179  ; clock_divider:U1|a[22] ; clock_divider:U1|a[13] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.448      ;
; 2.182  ; clock_divider:U1|a[22] ; clock_divider:U1|a[7]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.451      ;
; 2.182  ; clock_divider:U1|a[5]  ; clock_divider:U1|a[8]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.001      ; 2.449      ;
; 2.185  ; clock_divider:U1|a[22] ; clock_divider:U1|a[10] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.454      ;
; 2.186  ; clock_divider:U1|a[22] ; clock_divider:U1|a[6]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.455      ;
; 2.198  ; clock_divider:U1|a[20] ; clock_divider:U1|a[11] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.467      ;
; 2.199  ; clock_divider:U1|a[20] ; clock_divider:U1|a[8]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.468      ;
; 2.209  ; clock_divider:U1|a[18] ; clock_divider:U1|a[13] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.478      ;
; 2.212  ; clock_divider:U1|a[18] ; clock_divider:U1|a[7]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.481      ;
; 2.215  ; clock_divider:U1|a[18] ; clock_divider:U1|a[10] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.484      ;
; 2.216  ; clock_divider:U1|a[21] ; clock_divider:U1|a[22] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.482      ;
; 2.216  ; clock_divider:U1|a[18] ; clock_divider:U1|a[6]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.485      ;
; 2.217  ; clock_divider:U1|a[20] ; clock_divider:U1|a[21] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.483      ;
; 2.220  ; clock_divider:U1|a[18] ; clock_divider:U1|a[19] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.486      ;
; 2.221  ; clock_divider:U1|a[14] ; clock_divider:U1|a[15] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.487      ;
; 2.223  ; clock_divider:U1|a[19] ; clock_divider:U1|a[20] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.489      ;
; 2.229  ; clock_divider:U1|a[8]  ; clock_divider:U1|a[9]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.495      ;
; 2.233  ; clock_divider:U1|a[7]  ; clock_divider:U1|a[8]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.499      ;
; 2.251  ; clock_divider:U1|a[5]  ; clock_divider:U1|a[9]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.001      ; 2.518      ;
; 2.254  ; clock_divider:U1|a[19] ; clock_divider:U1|q     ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.523      ;
; 2.261  ; clock_divider:U1|a[20] ; clock_divider:U1|a[17] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.527      ;
; 2.261  ; clock_divider:U1|a[20] ; clock_divider:U1|a[15] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.527      ;
; 2.265  ; clock_divider:U1|a[20] ; clock_divider:U1|a[16] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.531      ;
; 2.270  ; clock_divider:U1|a[20] ; clock_divider:U1|a[9]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.539      ;
; 2.284  ; clock_divider:U1|a[10] ; clock_divider:U1|a[11] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.550      ;
; 2.284  ; clock_divider:U1|a[4]  ; clock_divider:U1|a[8]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.001      ; 2.551      ;
; 2.291  ; clock_divider:U1|a[20] ; clock_divider:U1|a[14] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.557      ;
; 2.292  ; clock_divider:U1|a[14] ; clock_divider:U1|a[16] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.558      ;
; 2.294  ; clock_divider:U1|a[19] ; clock_divider:U1|a[21] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.560      ;
; 2.302  ; clock_divider:U1|a[8]  ; clock_divider:U1|a[10] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.568      ;
; 2.302  ; clock_divider:U1|a[7]  ; clock_divider:U1|a[9]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.568      ;
; 2.302  ; clock_divider:U1|a[11] ; clock_divider:U1|a[12] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.568      ;
; 2.304  ; clock_divider:U1|a[15] ; clock_divider:U1|a[16] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.570      ;
; 2.314  ; clock_divider:U1|a[3]  ; clock_divider:U1|a[6]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.001      ; 2.581      ;
; 2.321  ; clock_divider:U1|a[20] ; clock_divider:U1|a[22] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.587      ;
; 2.335  ; clock_divider:U1|a[18] ; clock_divider:U1|a[20] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.601      ;
; 2.353  ; clock_divider:U1|a[4]  ; clock_divider:U1|a[9]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.001      ; 2.620      ;
; 2.363  ; clock_divider:U1|a[14] ; clock_divider:U1|a[17] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.629      ;
; 2.369  ; clock_divider:U1|a[22] ; clock_divider:U1|a[12] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.638      ;
; 2.372  ; clock_divider:U1|a[19] ; clock_divider:U1|a[13] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.641      ;
; 2.373  ; clock_divider:U1|a[8]  ; clock_divider:U1|a[11] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.639      ;
; 2.373  ; clock_divider:U1|a[11] ; clock_divider:U1|a[13] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.639      ;
; 2.374  ; clock_divider:U1|a[21] ; clock_divider:U1|a[11] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.643      ;
; 2.375  ; clock_divider:U1|a[21] ; clock_divider:U1|a[8]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.644      ;
; 2.375  ; clock_divider:U1|a[19] ; clock_divider:U1|a[7]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 2.644      ;
; 2.376  ; clock_divider:U1|a[15] ; clock_divider:U1|a[17] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 2.642      ;
+--------+------------------------+------------------------+--------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_divider:U1|q'                                                                                                                                                ;
+-------+---------------------------------------------+---------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.391 ; cpu:U2|control_unit:CTRL|state.NOP_OUT      ; cpu:U2|control_unit:CTRL|state.NOP_OUT      ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.537 ; cpu:U2|program_counter:PC|holdAddress[4]    ; cpu:U2|memory_unit:MEM|readAddress[4]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.803      ;
; 0.565 ; cpu:U2|control_unit:CTRL|state.NOP_PC       ; cpu:U2|control_unit:CTRL|state.NOP_MEM      ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.831      ;
; 0.628 ; cpu:U2|control_unit:CTRL|state.NOP_MEM      ; cpu:U2|control_unit:CTRL|state.NOP_IR       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.894      ;
; 0.787 ; cpu:U2|control_unit:CTRL|state.RESET_STATE  ; cpu:U2|control_unit:CTRL|state.NOP_MEM      ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.053      ;
; 0.811 ; cpu:U2|program_counter:PC|holdAddress[1]    ; cpu:U2|memory_unit:MEM|readAddress[1]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.077      ;
; 0.815 ; cpu:U2|control_unit:CTRL|state.MEM_STORE    ; cpu:U2|control_unit:CTRL|state.NOP_PC       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.081      ;
; 0.822 ; cpu:U2|control_unit:CTRL|state.JUMP_PC_MEM  ; cpu:U2|control_unit:CTRL|state.NOP_IR       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.088      ;
; 0.823 ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; cpu:U2|control_unit:CTRL|state.JUMP_PC_MEM  ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.089      ;
; 0.830 ; cpu:U2|program_counter:PC|holdAddress[3]    ; cpu:U2|memory_unit:MEM|readAddress[3]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.096      ;
; 0.838 ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; cpu:U2|control_unit:CTRL|state.MEM_STORE    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; cpu:U2|control_unit:CTRL|state.ACC_ALU_ADD  ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.107      ;
; 0.843 ; cpu:U2|program_counter:PC|holdAddress[2]    ; cpu:U2|memory_unit:MEM|readAddress[2]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.109      ;
; 0.844 ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; cpu:U2|control_unit:CTRL|state.ACC_MEM      ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.110      ;
; 0.847 ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; cpu:U2|control_unit:CTRL|state.ACC_ALU_SUB  ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.113      ;
; 0.938 ; cpu:U2|program_counter:PC|holdAddress[4]    ; cpu:U2|program_counter:PC|holdAddress[4]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.204      ;
; 0.962 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[6][2]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.001     ; 1.227      ;
; 0.965 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[5][2]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.001     ; 1.230      ;
; 1.047 ; cpu:U2|control_unit:CTRL|state.ACC_inEnter  ; cpu:U2|control_unit:CTRL|state.ACC_inEnter  ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.313      ;
; 1.063 ; cpu:U2|accumulator:ACC|accOut[1]            ; cpu:U2|memory_unit:MEM|ram[5][1]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 1.323      ;
; 1.097 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[7][2]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.363      ;
; 1.098 ; cpu:U2|accumulator:ACC|holdAccOut[4]        ; cpu:U2|accumulator:ACC|accOut[4]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.001     ; 1.363      ;
; 1.108 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[9][2]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.012     ; 1.362      ;
; 1.113 ; cpu:U2|program_counter:PC|holdAddress[0]    ; cpu:U2|memory_unit:MEM|readAddress[0]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.379      ;
; 1.146 ; cpu:U2|control_unit:CTRL|state.NOP_IR       ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.412      ;
; 1.152 ; cpu:U2|accumulator:ACC|accOut[1]            ; cpu:U2|memory_unit:MEM|ram[27][1]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.003     ; 1.415      ;
; 1.154 ; cpu:U2|accumulator:ACC|holdAccOut[0]        ; cpu:U2|accumulator:ACC|accOut[0]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.001     ; 1.419      ;
; 1.158 ; cpu:U2|accumulator:ACC|accOut[1]            ; cpu:U2|memory_unit:MEM|ram[23][1]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.003     ; 1.421      ;
; 1.158 ; cpu:U2|control_unit:CTRL|state.JUMP_PC_MEM  ; cpu:U2|program_counter:PC|holdAddress[1]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 1.432      ;
; 1.158 ; cpu:U2|control_unit:CTRL|state.JUMP_PC_MEM  ; cpu:U2|program_counter:PC|holdAddress[4]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 1.432      ;
; 1.162 ; cpu:U2|control_unit:CTRL|state.JUMP_PC_MEM  ; cpu:U2|program_counter:PC|holdAddress[2]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 1.436      ;
; 1.182 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[30][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.002     ; 1.446      ;
; 1.183 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[21][0]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.007     ; 1.442      ;
; 1.190 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[22][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.002     ; 1.454      ;
; 1.200 ; cpu:U2|accumulator:ACC|accOut[5]            ; cpu:U2|memory_unit:MEM|ram[11][5]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.012     ; 1.454      ;
; 1.202 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[30][7]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.002     ; 1.466      ;
; 1.208 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[21][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.007     ; 1.467      ;
; 1.228 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[3][0]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.018     ; 1.476      ;
; 1.237 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[9][7]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.012     ; 1.491      ;
; 1.239 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[8][7]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.012     ; 1.493      ;
; 1.249 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[27][0]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.004     ; 1.511      ;
; 1.253 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[1][2]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.018     ; 1.501      ;
; 1.253 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[23][0]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.004     ; 1.515      ;
; 1.254 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[3][2]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.018     ; 1.502      ;
; 1.264 ; cpu:U2|control_unit:CTRL|state.JUMP_PC_MEM  ; cpu:U2|program_counter:PC|holdAddress[0]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 1.538      ;
; 1.265 ; cpu:U2|control_unit:CTRL|state.JUMP_PC_MEM  ; cpu:U2|program_counter:PC|holdAddress[3]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 1.539      ;
; 1.267 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[2][7]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.018     ; 1.515      ;
; 1.268 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[0][7]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.018     ; 1.516      ;
; 1.271 ; cpu:U2|accumulator:ACC|accOut[5]            ; cpu:U2|memory_unit:MEM|ram[5][5]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 1.531      ;
; 1.272 ; cpu:U2|control_unit:CTRL|state.RESET_STATE  ; cpu:U2|program_counter:PC|holdAddress[1]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 1.546      ;
; 1.272 ; cpu:U2|control_unit:CTRL|state.RESET_STATE  ; cpu:U2|program_counter:PC|holdAddress[2]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 1.546      ;
; 1.272 ; cpu:U2|control_unit:CTRL|state.RESET_STATE  ; cpu:U2|program_counter:PC|holdAddress[0]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 1.546      ;
; 1.275 ; cpu:U2|control_unit:CTRL|state.RESET_STATE  ; cpu:U2|program_counter:PC|holdAddress[3]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 1.549      ;
; 1.280 ; cpu:U2|accumulator:ACC|accOut[3]            ; cpu:U2|memory_unit:MEM|ram[27][3]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.004     ; 1.542      ;
; 1.282 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[19][7]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.003     ; 1.545      ;
; 1.285 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[5][7]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 1.545      ;
; 1.289 ; cpu:U2|accumulator:ACC|accOut[5]            ; cpu:U2|memory_unit:MEM|ram[6][5]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 1.549      ;
; 1.292 ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; cpu:U2|memory_unit:MEM|readAddress[2]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 1.566      ;
; 1.294 ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; cpu:U2|memory_unit:MEM|readAddress[3]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 1.568      ;
; 1.295 ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; cpu:U2|memory_unit:MEM|readAddress[0]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 1.569      ;
; 1.296 ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; cpu:U2|memory_unit:MEM|readAddress[1]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 1.570      ;
; 1.310 ; cpu:U2|accumulator:ACC|accOut[3]            ; cpu:U2|memory_unit:MEM|ram[10][3]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.013     ; 1.563      ;
; 1.325 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[6][0]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 1.585      ;
; 1.341 ; cpu:U2|accumulator:ACC|accOut[6]            ; cpu:U2|memory_unit:MEM|ram[1][6]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 1.601      ;
; 1.343 ; cpu:U2|accumulator:ACC|accOut[6]            ; cpu:U2|memory_unit:MEM|ram[5][6]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 1.603      ;
; 1.356 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[16][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.010     ; 1.612      ;
; 1.380 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[28][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.009     ; 1.637      ;
; 1.380 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[20][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.009     ; 1.637      ;
; 1.384 ; cpu:U2|instruction_register:IR|irOut[2]     ; cpu:U2|memory_unit:MEM|ram[10][1]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.650      ;
; 1.384 ; cpu:U2|instruction_register:IR|irOut[2]     ; cpu:U2|memory_unit:MEM|ram[10][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.650      ;
; 1.384 ; cpu:U2|instruction_register:IR|irOut[2]     ; cpu:U2|memory_unit:MEM|ram[10][0]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.650      ;
; 1.384 ; cpu:U2|instruction_register:IR|irOut[2]     ; cpu:U2|memory_unit:MEM|ram[10][7]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.650      ;
; 1.386 ; cpu:U2|instruction_register:IR|irOut[2]     ; cpu:U2|memory_unit:MEM|readAddress[2]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 1.646      ;
; 1.387 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[28][0]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.009     ; 1.644      ;
; 1.387 ; cpu:U2|accumulator:ACC|accOut[3]            ; cpu:U2|memory_unit:MEM|ram[23][3]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.003     ; 1.650      ;
; 1.388 ; cpu:U2|accumulator:ACC|accOut[3]            ; cpu:U2|memory_unit:MEM|ram[19][3]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.003     ; 1.651      ;
; 1.391 ; cpu:U2|instruction_register:IR|irOut[0]     ; cpu:U2|memory_unit:MEM|ram[18][1]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.657      ;
; 1.391 ; cpu:U2|instruction_register:IR|irOut[0]     ; cpu:U2|memory_unit:MEM|ram[18][6]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.657      ;
; 1.391 ; cpu:U2|instruction_register:IR|irOut[0]     ; cpu:U2|memory_unit:MEM|ram[18][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.657      ;
; 1.391 ; cpu:U2|instruction_register:IR|irOut[0]     ; cpu:U2|memory_unit:MEM|ram[18][0]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.657      ;
; 1.391 ; cpu:U2|instruction_register:IR|irOut[0]     ; cpu:U2|memory_unit:MEM|ram[18][4]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.657      ;
; 1.391 ; cpu:U2|instruction_register:IR|irOut[0]     ; cpu:U2|memory_unit:MEM|ram[18][3]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.657      ;
; 1.391 ; cpu:U2|instruction_register:IR|irOut[0]     ; cpu:U2|memory_unit:MEM|ram[18][5]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.657      ;
; 1.391 ; cpu:U2|instruction_register:IR|irOut[0]     ; cpu:U2|memory_unit:MEM|ram[18][7]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 1.657      ;
; 1.396 ; cpu:U2|accumulator:ACC|accOut[3]            ; cpu:U2|memory_unit:MEM|ram[28][3]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.002     ; 1.660      ;
; 1.398 ; cpu:U2|accumulator:ACC|accOut[3]            ; cpu:U2|memory_unit:MEM|ram[16][3]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.002     ; 1.662      ;
; 1.402 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[6][7]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 1.662      ;
; 1.406 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[31][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.002     ; 1.670      ;
; 1.408 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[16][0]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.010     ; 1.664      ;
; 1.408 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[20][0]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.010     ; 1.664      ;
; 1.411 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[7][7]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 1.671      ;
; 1.421 ; cpu:U2|accumulator:ACC|accOut[1]            ; cpu:U2|memory_unit:MEM|ram[31][1]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.002     ; 1.685      ;
; 1.422 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[1][0]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 1.682      ;
; 1.423 ; cpu:U2|accumulator:ACC|accOut[5]            ; cpu:U2|memory_unit:MEM|ram[7][5]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 1.683      ;
; 1.425 ; cpu:U2|accumulator:ACC|accOut[1]            ; cpu:U2|memory_unit:MEM|ram[16][1]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.002     ; 1.689      ;
; 1.428 ; cpu:U2|accumulator:ACC|accOut[1]            ; cpu:U2|memory_unit:MEM|ram[9][1]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.012     ; 1.682      ;
; 1.428 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[19][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.003     ; 1.691      ;
; 1.428 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[23][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.003     ; 1.691      ;
; 1.428 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[9][0]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.012     ; 1.682      ;
; 1.430 ; cpu:U2|accumulator:ACC|accOut[1]            ; cpu:U2|memory_unit:MEM|ram[19][1]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.002     ; 1.694      ;
+-------+---------------------------------------------+---------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[19]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[19]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[20]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[20]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[21]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[21]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[22]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[22]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|q        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|q        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[16]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[16]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[17]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[17]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[18]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[18]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[19]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[19]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[20]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[20]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[21]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[21]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[22]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[22]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[9]|clk               ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_divider:U1|q'                                                                                      ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|zeroFlag             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|zeroFlag             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_ALU_ADD  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_ALU_ADD  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_ALU_NAND ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_ALU_NAND ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_ALU_SUB  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_ALU_SUB  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_MEM      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_MEM      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_inEnter  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_inEnter  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.JUMP_PC_MEM  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.JUMP_PC_MEM  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.MEM_STORE    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.MEM_STORE    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.NOP_IR       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.NOP_IR       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.NOP_MEM      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.NOP_MEM      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.NOP_OUT      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.NOP_OUT      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.NOP_PC       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.NOP_PC       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.RESET_STATE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.RESET_STATE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|opCode[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|opCode[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|opCode[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|opCode[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|opCode[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|opCode[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[10][0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[10][0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[10][1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[10][1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[10][2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[10][2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[10][3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[10][3]           ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; KEY[*]    ; clock_divider:U1|q ; 6.274 ; 6.274 ; Rise       ; clock_divider:U1|q ;
;  KEY[0]   ; clock_divider:U1|q ; 4.718 ; 4.718 ; Rise       ; clock_divider:U1|q ;
;  KEY[3]   ; clock_divider:U1|q ; 6.274 ; 6.274 ; Rise       ; clock_divider:U1|q ;
; SW[*]     ; clock_divider:U1|q ; 2.206 ; 2.206 ; Rise       ; clock_divider:U1|q ;
;  SW[0]    ; clock_divider:U1|q ; 0.746 ; 0.746 ; Rise       ; clock_divider:U1|q ;
;  SW[1]    ; clock_divider:U1|q ; 0.604 ; 0.604 ; Rise       ; clock_divider:U1|q ;
;  SW[2]    ; clock_divider:U1|q ; 0.607 ; 0.607 ; Rise       ; clock_divider:U1|q ;
;  SW[3]    ; clock_divider:U1|q ; 0.889 ; 0.889 ; Rise       ; clock_divider:U1|q ;
;  SW[4]    ; clock_divider:U1|q ; 1.607 ; 1.607 ; Rise       ; clock_divider:U1|q ;
;  SW[5]    ; clock_divider:U1|q ; 1.139 ; 1.139 ; Rise       ; clock_divider:U1|q ;
;  SW[6]    ; clock_divider:U1|q ; 2.206 ; 2.206 ; Rise       ; clock_divider:U1|q ;
;  SW[7]    ; clock_divider:U1|q ; 1.272 ; 1.272 ; Rise       ; clock_divider:U1|q ;
+-----------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+--------------------+--------+--------+------------+--------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+--------+--------+------------+--------------------+
; KEY[*]    ; clock_divider:U1|q ; -3.582 ; -3.582 ; Rise       ; clock_divider:U1|q ;
;  KEY[0]   ; clock_divider:U1|q ; -3.698 ; -3.698 ; Rise       ; clock_divider:U1|q ;
;  KEY[3]   ; clock_divider:U1|q ; -3.582 ; -3.582 ; Rise       ; clock_divider:U1|q ;
; SW[*]     ; clock_divider:U1|q ; -0.374 ; -0.374 ; Rise       ; clock_divider:U1|q ;
;  SW[0]    ; clock_divider:U1|q ; -0.516 ; -0.516 ; Rise       ; clock_divider:U1|q ;
;  SW[1]    ; clock_divider:U1|q ; -0.374 ; -0.374 ; Rise       ; clock_divider:U1|q ;
;  SW[2]    ; clock_divider:U1|q ; -0.377 ; -0.377 ; Rise       ; clock_divider:U1|q ;
;  SW[3]    ; clock_divider:U1|q ; -0.659 ; -0.659 ; Rise       ; clock_divider:U1|q ;
;  SW[4]    ; clock_divider:U1|q ; -1.377 ; -1.377 ; Rise       ; clock_divider:U1|q ;
;  SW[5]    ; clock_divider:U1|q ; -0.909 ; -0.909 ; Rise       ; clock_divider:U1|q ;
;  SW[6]    ; clock_divider:U1|q ; -1.976 ; -1.976 ; Rise       ; clock_divider:U1|q ;
;  SW[7]    ; clock_divider:U1|q ; -1.042 ; -1.042 ; Rise       ; clock_divider:U1|q ;
+-----------+--------------------+--------+--------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+--------------------+--------+--------+------------+--------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+--------+--------+------------+--------------------+
; LEDG[*]   ; clock_divider:U1|q ; 10.064 ; 10.064 ; Rise       ; clock_divider:U1|q ;
;  LEDG[0]  ; clock_divider:U1|q ; 9.763  ; 9.763  ; Rise       ; clock_divider:U1|q ;
;  LEDG[1]  ; clock_divider:U1|q ; 10.064 ; 10.064 ; Rise       ; clock_divider:U1|q ;
;  LEDG[2]  ; clock_divider:U1|q ; 9.939  ; 9.939  ; Rise       ; clock_divider:U1|q ;
;  LEDG[3]  ; clock_divider:U1|q ; 9.520  ; 9.520  ; Rise       ; clock_divider:U1|q ;
;  LEDG[4]  ; clock_divider:U1|q ; 9.678  ; 9.678  ; Rise       ; clock_divider:U1|q ;
;  LEDG[5]  ; clock_divider:U1|q ; 9.925  ; 9.925  ; Rise       ; clock_divider:U1|q ;
;  LEDG[6]  ; clock_divider:U1|q ; 10.058 ; 10.058 ; Rise       ; clock_divider:U1|q ;
;  LEDG[7]  ; clock_divider:U1|q ; 9.969  ; 9.969  ; Rise       ; clock_divider:U1|q ;
; LEDR[*]   ; clock_divider:U1|q ; 8.839  ; 8.839  ; Rise       ; clock_divider:U1|q ;
;  LEDR[0]  ; clock_divider:U1|q ; 8.839  ; 8.839  ; Rise       ; clock_divider:U1|q ;
;  LEDR[16] ; clock_divider:U1|q ; 5.910  ;        ; Rise       ; clock_divider:U1|q ;
; LEDR[*]   ; clock_divider:U1|q ;        ; 5.910  ; Fall       ; clock_divider:U1|q ;
;  LEDR[16] ; clock_divider:U1|q ;        ; 5.910  ; Fall       ; clock_divider:U1|q ;
+-----------+--------------------+--------+--------+------------+--------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; LEDG[*]   ; clock_divider:U1|q ; 8.361 ; 8.361 ; Rise       ; clock_divider:U1|q ;
;  LEDG[0]  ; clock_divider:U1|q ; 8.618 ; 8.618 ; Rise       ; clock_divider:U1|q ;
;  LEDG[1]  ; clock_divider:U1|q ; 8.610 ; 8.610 ; Rise       ; clock_divider:U1|q ;
;  LEDG[2]  ; clock_divider:U1|q ; 8.372 ; 8.372 ; Rise       ; clock_divider:U1|q ;
;  LEDG[3]  ; clock_divider:U1|q ; 8.361 ; 8.361 ; Rise       ; clock_divider:U1|q ;
;  LEDG[4]  ; clock_divider:U1|q ; 8.419 ; 8.419 ; Rise       ; clock_divider:U1|q ;
;  LEDG[5]  ; clock_divider:U1|q ; 8.883 ; 8.883 ; Rise       ; clock_divider:U1|q ;
;  LEDG[6]  ; clock_divider:U1|q ; 8.401 ; 8.401 ; Rise       ; clock_divider:U1|q ;
;  LEDG[7]  ; clock_divider:U1|q ; 8.817 ; 8.817 ; Rise       ; clock_divider:U1|q ;
; LEDR[*]   ; clock_divider:U1|q ; 5.910 ; 8.631 ; Rise       ; clock_divider:U1|q ;
;  LEDR[0]  ; clock_divider:U1|q ; 8.631 ; 8.631 ; Rise       ; clock_divider:U1|q ;
;  LEDR[16] ; clock_divider:U1|q ; 5.910 ;       ; Rise       ; clock_divider:U1|q ;
; LEDR[*]   ; clock_divider:U1|q ;       ; 5.910 ; Fall       ; clock_divider:U1|q ;
;  LEDR[16] ; clock_divider:U1|q ;       ; 5.910 ; Fall       ; clock_divider:U1|q ;
+-----------+--------------------+-------+-------+------------+--------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[3]     ; LEDR[17]    ;    ; 9.576 ; 9.576 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[3]     ; LEDR[17]    ;    ; 9.576 ; 9.576 ;    ;
+------------+-------------+----+-------+-------+----+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clock_divider:U1|q ; -2.673 ; -318.058      ;
; CLOCK_50           ; -1.798 ; -25.298       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; CLOCK_50           ; -1.590 ; -1.590        ;
; clock_divider:U1|q ; 0.215  ; 0.000         ;
+--------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; CLOCK_50           ; -1.380 ; -25.380       ;
; clock_divider:U1|q ; -0.500 ; -304.000      ;
+--------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_divider:U1|q'                                                                                                                                   ;
+--------+---------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -2.673 ; cpu:U2|memory_unit:MEM|readAddress[2] ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.016      ; 3.721      ;
; -2.666 ; cpu:U2|memory_unit:MEM|readAddress[3] ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.016      ; 3.714      ;
; -2.657 ; cpu:U2|memory_unit:MEM|readAddress[2] ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.017      ; 3.706      ;
; -2.650 ; cpu:U2|memory_unit:MEM|readAddress[3] ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.017      ; 3.699      ;
; -2.628 ; cpu:U2|memory_unit:MEM|readAddress[1] ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.016      ; 3.676      ;
; -2.612 ; cpu:U2|memory_unit:MEM|readAddress[1] ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.017      ; 3.661      ;
; -2.607 ; cpu:U2|memory_unit:MEM|readAddress[2] ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.017      ; 3.656      ;
; -2.600 ; cpu:U2|memory_unit:MEM|readAddress[3] ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.017      ; 3.649      ;
; -2.570 ; cpu:U2|memory_unit:MEM|readAddress[0] ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.017      ; 3.619      ;
; -2.562 ; cpu:U2|memory_unit:MEM|readAddress[1] ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.017      ; 3.611      ;
; -2.560 ; cpu:U2|memory_unit:MEM|ram[5][1]      ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.006      ; 3.598      ;
; -2.554 ; cpu:U2|memory_unit:MEM|readAddress[0] ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.016      ; 3.602      ;
; -2.552 ; cpu:U2|memory_unit:MEM|ram[21][2]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 3.591      ;
; -2.544 ; cpu:U2|memory_unit:MEM|ram[5][1]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 3.583      ;
; -2.536 ; cpu:U2|memory_unit:MEM|ram[21][2]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.008      ; 3.576      ;
; -2.504 ; cpu:U2|memory_unit:MEM|ram[13][1]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.029      ; 3.565      ;
; -2.497 ; cpu:U2|memory_unit:MEM|ram[20][1]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.013      ; 3.542      ;
; -2.494 ; cpu:U2|memory_unit:MEM|ram[5][1]      ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 3.533      ;
; -2.494 ; cpu:U2|memory_unit:MEM|ram[1][0]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 3.533      ;
; -2.488 ; cpu:U2|memory_unit:MEM|readAddress[0] ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.017      ; 3.537      ;
; -2.488 ; cpu:U2|memory_unit:MEM|ram[13][1]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.030      ; 3.550      ;
; -2.486 ; cpu:U2|memory_unit:MEM|ram[21][2]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.008      ; 3.526      ;
; -2.481 ; cpu:U2|memory_unit:MEM|ram[20][1]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.014      ; 3.527      ;
; -2.475 ; cpu:U2|memory_unit:MEM|ram[22][1]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.022      ; 3.529      ;
; -2.459 ; cpu:U2|memory_unit:MEM|ram[22][1]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.023      ; 3.514      ;
; -2.445 ; cpu:U2|memory_unit:MEM|ram[6][0]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 3.484      ;
; -2.438 ; cpu:U2|memory_unit:MEM|ram[13][1]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.030      ; 3.500      ;
; -2.438 ; cpu:U2|memory_unit:MEM|ram[23][0]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.004      ; 3.474      ;
; -2.431 ; cpu:U2|memory_unit:MEM|ram[20][1]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.014      ; 3.477      ;
; -2.429 ; cpu:U2|memory_unit:MEM|ram[27][1]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.003      ; 3.464      ;
; -2.425 ; cpu:U2|memory_unit:MEM|readAddress[0] ; cpu:U2|accumulator:ACC|holdAccOut[6] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.017      ; 3.474      ;
; -2.414 ; cpu:U2|memory_unit:MEM|ram[1][0]      ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.006      ; 3.452      ;
; -2.413 ; cpu:U2|memory_unit:MEM|ram[27][1]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.004      ; 3.449      ;
; -2.413 ; cpu:U2|memory_unit:MEM|ram[21][0]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.008      ; 3.453      ;
; -2.409 ; cpu:U2|memory_unit:MEM|ram[22][1]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.023      ; 3.464      ;
; -2.396 ; cpu:U2|memory_unit:MEM|ram[10][1]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.010      ; 3.438      ;
; -2.394 ; cpu:U2|memory_unit:MEM|ram[26][2]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.010      ; 3.436      ;
; -2.394 ; cpu:U2|memory_unit:MEM|readAddress[2] ; cpu:U2|accumulator:ACC|holdAccOut[6] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.017      ; 3.443      ;
; -2.394 ; cpu:U2|memory_unit:MEM|ram[1][0]      ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 3.433      ;
; -2.393 ; cpu:U2|memory_unit:MEM|ram[7][0]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.024      ; 3.449      ;
; -2.391 ; cpu:U2|memory_unit:MEM|ram[22][3]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.023      ; 3.446      ;
; -2.390 ; cpu:U2|memory_unit:MEM|readAddress[2] ; cpu:U2|accumulator:ACC|holdAccOut[3] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.016      ; 3.438      ;
; -2.385 ; cpu:U2|memory_unit:MEM|readAddress[0] ; cpu:U2|accumulator:ACC|holdAccOut[3] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.016      ; 3.433      ;
; -2.384 ; cpu:U2|memory_unit:MEM|readAddress[3] ; cpu:U2|accumulator:ACC|holdAccOut[6] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.017      ; 3.433      ;
; -2.383 ; cpu:U2|memory_unit:MEM|readAddress[3] ; cpu:U2|accumulator:ACC|holdAccOut[3] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.016      ; 3.431      ;
; -2.380 ; cpu:U2|memory_unit:MEM|ram[10][1]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.011      ; 3.423      ;
; -2.378 ; cpu:U2|memory_unit:MEM|ram[26][2]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.011      ; 3.421      ;
; -2.367 ; cpu:U2|memory_unit:MEM|ram[22][5]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.023      ; 3.422      ;
; -2.365 ; cpu:U2|memory_unit:MEM|ram[6][0]      ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.006      ; 3.403      ;
; -2.364 ; cpu:U2|memory_unit:MEM|readAddress[1] ; cpu:U2|accumulator:ACC|holdAccOut[6] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.017      ; 3.413      ;
; -2.363 ; cpu:U2|memory_unit:MEM|ram[27][1]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.004      ; 3.399      ;
; -2.358 ; cpu:U2|memory_unit:MEM|ram[23][0]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.003      ; 3.393      ;
; -2.356 ; cpu:U2|memory_unit:MEM|ram[1][2]      ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.017      ; 3.405      ;
; -2.353 ; cpu:U2|memory_unit:MEM|readAddress[3] ; cpu:U2|accumulator:ACC|holdAccOut[1] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.016      ; 3.401      ;
; -2.349 ; cpu:U2|memory_unit:MEM|ram[1][0]      ; cpu:U2|accumulator:ACC|holdAccOut[6] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 3.388      ;
; -2.345 ; cpu:U2|memory_unit:MEM|ram[6][0]      ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 3.384      ;
; -2.345 ; cpu:U2|memory_unit:MEM|readAddress[1] ; cpu:U2|accumulator:ACC|holdAccOut[3] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.016      ; 3.393      ;
; -2.344 ; cpu:U2|memory_unit:MEM|readAddress[0] ; cpu:U2|accumulator:ACC|holdAccOut[1] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.016      ; 3.392      ;
; -2.340 ; cpu:U2|memory_unit:MEM|ram[1][2]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 3.390      ;
; -2.339 ; cpu:U2|memory_unit:MEM|ram[17][1]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.024      ; 3.395      ;
; -2.338 ; cpu:U2|memory_unit:MEM|ram[23][0]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.004      ; 3.374      ;
; -2.337 ; cpu:U2|memory_unit:MEM|ram[5][3]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 3.376      ;
; -2.336 ; cpu:U2|memory_unit:MEM|ram[24][2]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.015      ; 3.383      ;
; -2.334 ; cpu:U2|memory_unit:MEM|ram[30][1]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.010      ; 3.376      ;
; -2.333 ; cpu:U2|memory_unit:MEM|ram[21][0]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 3.372      ;
; -2.330 ; cpu:U2|memory_unit:MEM|ram[10][1]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.011      ; 3.373      ;
; -2.328 ; cpu:U2|memory_unit:MEM|readAddress[0] ; cpu:U2|accumulator:ACC|holdAccOut[0] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.017      ; 3.377      ;
; -2.328 ; cpu:U2|memory_unit:MEM|ram[26][2]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.011      ; 3.371      ;
; -2.328 ; cpu:U2|memory_unit:MEM|ram[2][1]      ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.017      ; 3.377      ;
; -2.328 ; cpu:U2|memory_unit:MEM|ram[22][3]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.022      ; 3.382      ;
; -2.324 ; cpu:U2|memory_unit:MEM|ram[21][4]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.008      ; 3.364      ;
; -2.323 ; cpu:U2|memory_unit:MEM|ram[17][1]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.025      ; 3.380      ;
; -2.322 ; cpu:U2|memory_unit:MEM|ram[13][3]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.030      ; 3.384      ;
; -2.320 ; cpu:U2|memory_unit:MEM|ram[24][2]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.016      ; 3.368      ;
; -2.320 ; cpu:U2|memory_unit:MEM|ram[24][1]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.015      ; 3.367      ;
; -2.319 ; cpu:U2|memory_unit:MEM|ram[2][3]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.017      ; 3.368      ;
; -2.319 ; cpu:U2|memory_unit:MEM|ram[14][2]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.016      ; 3.367      ;
; -2.318 ; cpu:U2|memory_unit:MEM|ram[30][1]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.011      ; 3.361      ;
; -2.315 ; cpu:U2|memory_unit:MEM|readAddress[1] ; cpu:U2|accumulator:ACC|holdAccOut[1] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.016      ; 3.363      ;
; -2.313 ; cpu:U2|memory_unit:MEM|ram[7][0]      ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.023      ; 3.368      ;
; -2.313 ; cpu:U2|memory_unit:MEM|ram[21][0]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.008      ; 3.353      ;
; -2.313 ; cpu:U2|memory_unit:MEM|ram[5][5]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 3.352      ;
; -2.313 ; cpu:U2|memory_unit:MEM|readAddress[2] ; cpu:U2|accumulator:ACC|holdAccOut[1] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.016      ; 3.361      ;
; -2.312 ; cpu:U2|memory_unit:MEM|ram[2][1]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 3.362      ;
; -2.309 ; cpu:U2|memory_unit:MEM|ram[1][0]      ; cpu:U2|accumulator:ACC|holdAccOut[3] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.006      ; 3.347      ;
; -2.304 ; cpu:U2|memory_unit:MEM|ram[24][1]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.016      ; 3.352      ;
; -2.303 ; cpu:U2|memory_unit:MEM|ram[14][2]     ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.017      ; 3.352      ;
; -2.300 ; cpu:U2|memory_unit:MEM|ram[6][0]      ; cpu:U2|accumulator:ACC|holdAccOut[6] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.007      ; 3.339      ;
; -2.298 ; cpu:U2|memory_unit:MEM|readAddress[0] ; cpu:U2|accumulator:ACC|holdAccOut[2] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.016      ; 3.346      ;
; -2.298 ; cpu:U2|memory_unit:MEM|ram[6][2]      ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.001      ; 3.331      ;
; -2.297 ; cpu:U2|memory_unit:MEM|readAddress[2] ; cpu:U2|accumulator:ACC|holdAccOut[0] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.017      ; 3.346      ;
; -2.296 ; cpu:U2|memory_unit:MEM|ram[3][0]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 3.346      ;
; -2.295 ; cpu:U2|memory_unit:MEM|ram[1][4]      ; cpu:U2|accumulator:ACC|holdAccOut[7] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 3.345      ;
; -2.294 ; cpu:U2|memory_unit:MEM|ram[23][2]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.004      ; 3.330      ;
; -2.293 ; cpu:U2|memory_unit:MEM|ram[7][0]      ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.024      ; 3.349      ;
; -2.293 ; cpu:U2|memory_unit:MEM|ram[23][0]     ; cpu:U2|accumulator:ACC|holdAccOut[6] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.004      ; 3.329      ;
; -2.291 ; cpu:U2|memory_unit:MEM|ram[22][3]     ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.023      ; 3.346      ;
; -2.290 ; cpu:U2|memory_unit:MEM|ram[12][1]     ; cpu:U2|accumulator:ACC|holdAccOut[5] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.016      ; 3.338      ;
; -2.290 ; cpu:U2|memory_unit:MEM|ram[1][2]      ; cpu:U2|accumulator:ACC|holdAccOut[4] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.018      ; 3.340      ;
; -2.287 ; cpu:U2|memory_unit:MEM|readAddress[3] ; cpu:U2|accumulator:ACC|holdAccOut[0] ; clock_divider:U1|q ; clock_divider:U1|q ; 1.000        ; 0.017      ; 3.336      ;
+--------+---------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                   ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -1.798 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.828      ;
; -1.790 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.820      ;
; -1.721 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.751      ;
; -1.704 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.734      ;
; -1.696 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.726      ;
; -1.671 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.701      ;
; -1.669 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.699      ;
; -1.661 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.691      ;
; -1.634 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.664      ;
; -1.632 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.662      ;
; -1.627 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.657      ;
; -1.626 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.656      ;
; -1.599 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.629      ;
; -1.592 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.622      ;
; -1.591 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.621      ;
; -1.577 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.607      ;
; -1.564 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.594      ;
; -1.557 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.587      ;
; -1.556 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.586      ;
; -1.554 ; clock_divider:U1|a[0]  ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.584      ;
; -1.542 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.572      ;
; -1.538 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.568      ;
; -1.529 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.559      ;
; -1.522 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.552      ;
; -1.521 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.551      ;
; -1.507 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.537      ;
; -1.503 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.533      ;
; -1.494 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.524      ;
; -1.487 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.517      ;
; -1.486 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.516      ;
; -1.475 ; clock_divider:U1|a[7]  ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.504      ;
; -1.472 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.502      ;
; -1.468 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.498      ;
; -1.460 ; clock_divider:U1|a[0]  ; clock_divider:U1|a[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.490      ;
; -1.459 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.489      ;
; -1.452 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.482      ;
; -1.451 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.481      ;
; -1.437 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.467      ;
; -1.433 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.463      ;
; -1.425 ; clock_divider:U1|a[0]  ; clock_divider:U1|a[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.455      ;
; -1.417 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.447      ;
; -1.402 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.432      ;
; -1.398 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.428      ;
; -1.390 ; clock_divider:U1|a[0]  ; clock_divider:U1|a[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.420      ;
; -1.382 ; clock_divider:U1|a[9]  ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.411      ;
; -1.382 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.412      ;
; -1.381 ; clock_divider:U1|a[7]  ; clock_divider:U1|a[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.410      ;
; -1.369 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.402      ;
; -1.367 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.397      ;
; -1.363 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.393      ;
; -1.361 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.394      ;
; -1.355 ; clock_divider:U1|a[0]  ; clock_divider:U1|a[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.385      ;
; -1.346 ; clock_divider:U1|a[7]  ; clock_divider:U1|a[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.375      ;
; -1.334 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.367      ;
; -1.332 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.362      ;
; -1.328 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.358      ;
; -1.326 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.359      ;
; -1.320 ; clock_divider:U1|a[0]  ; clock_divider:U1|a[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.350      ;
; -1.314 ; clock_divider:U1|a[6]  ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.343      ;
; -1.311 ; clock_divider:U1|a[7]  ; clock_divider:U1|a[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.340      ;
; -1.299 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.332      ;
; -1.293 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.323      ;
; -1.292 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.325      ;
; -1.291 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.324      ;
; -1.288 ; clock_divider:U1|a[9]  ; clock_divider:U1|a[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.317      ;
; -1.285 ; clock_divider:U1|a[0]  ; clock_divider:U1|a[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.315      ;
; -1.276 ; clock_divider:U1|a[7]  ; clock_divider:U1|a[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.305      ;
; -1.264 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.297      ;
; -1.257 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.290      ;
; -1.256 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.289      ;
; -1.253 ; clock_divider:U1|a[9]  ; clock_divider:U1|a[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.282      ;
; -1.250 ; clock_divider:U1|a[0]  ; clock_divider:U1|a[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.280      ;
; -1.242 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.275      ;
; -1.241 ; clock_divider:U1|a[7]  ; clock_divider:U1|a[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.270      ;
; -1.229 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.262      ;
; -1.226 ; clock_divider:U1|a[10] ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.255      ;
; -1.222 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.255      ;
; -1.221 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.254      ;
; -1.220 ; clock_divider:U1|a[6]  ; clock_divider:U1|a[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.249      ;
; -1.218 ; clock_divider:U1|a[9]  ; clock_divider:U1|a[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.247      ;
; -1.215 ; clock_divider:U1|a[0]  ; clock_divider:U1|a[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.245      ;
; -1.214 ; clock_divider:U1|a[11] ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.243      ;
; -1.210 ; clock_divider:U1|a[16] ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.242      ;
; -1.207 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.240      ;
; -1.206 ; clock_divider:U1|a[7]  ; clock_divider:U1|a[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.235      ;
; -1.203 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.236      ;
; -1.194 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.227      ;
; -1.187 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.220      ;
; -1.186 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.219      ;
; -1.185 ; clock_divider:U1|a[6]  ; clock_divider:U1|a[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.214      ;
; -1.183 ; clock_divider:U1|a[9]  ; clock_divider:U1|a[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.212      ;
; -1.172 ; clock_divider:U1|a[2]  ; clock_divider:U1|a[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.205      ;
; -1.171 ; clock_divider:U1|a[7]  ; clock_divider:U1|a[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.200      ;
; -1.168 ; clock_divider:U1|a[1]  ; clock_divider:U1|a[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.201      ;
; -1.159 ; clock_divider:U1|a[4]  ; clock_divider:U1|a[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.192      ;
; -1.152 ; clock_divider:U1|a[3]  ; clock_divider:U1|a[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.185      ;
; -1.151 ; clock_divider:U1|a[5]  ; clock_divider:U1|a[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.184      ;
; -1.150 ; clock_divider:U1|a[6]  ; clock_divider:U1|a[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.179      ;
; -1.149 ; clock_divider:U1|a[8]  ; clock_divider:U1|a[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.178      ;
; -1.148 ; clock_divider:U1|a[9]  ; clock_divider:U1|a[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.177      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                          ;
+--------+------------------------+------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------------+-------------+--------------+------------+------------+
; -1.590 ; clock_divider:U1|q     ; clock_divider:U1|q     ; clock_divider:U1|q ; CLOCK_50    ; 0.000        ; 1.664      ; 0.367      ;
; -1.090 ; clock_divider:U1|q     ; clock_divider:U1|q     ; clock_divider:U1|q ; CLOCK_50    ; -0.500       ; 1.664      ; 0.367      ;
; 0.215  ; clock_divider:U1|a[0]  ; clock_divider:U1|a[0]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.359  ; clock_divider:U1|a[5]  ; clock_divider:U1|a[5]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.364  ; clock_divider:U1|a[3]  ; clock_divider:U1|a[3]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.367  ; clock_divider:U1|a[0]  ; clock_divider:U1|a[1]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock_divider:U1|a[4]  ; clock_divider:U1|a[4]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.374  ; clock_divider:U1|a[2]  ; clock_divider:U1|a[2]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; clock_divider:U1|a[1]  ; clock_divider:U1|a[1]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.502  ; clock_divider:U1|a[0]  ; clock_divider:U1|a[2]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.507  ; clock_divider:U1|a[4]  ; clock_divider:U1|a[5]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.659      ;
; 0.514  ; clock_divider:U1|a[2]  ; clock_divider:U1|a[3]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; clock_divider:U1|a[1]  ; clock_divider:U1|a[2]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.537  ; clock_divider:U1|a[0]  ; clock_divider:U1|a[3]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.689      ;
; 0.549  ; clock_divider:U1|a[1]  ; clock_divider:U1|a[3]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.701      ;
; 0.557  ; clock_divider:U1|a[3]  ; clock_divider:U1|a[4]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.709      ;
; 0.592  ; clock_divider:U1|a[3]  ; clock_divider:U1|a[5]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.744      ;
; 0.608  ; clock_divider:U1|a[2]  ; clock_divider:U1|a[4]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.760      ;
; 0.631  ; clock_divider:U1|a[0]  ; clock_divider:U1|a[4]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.783      ;
; 0.643  ; clock_divider:U1|a[2]  ; clock_divider:U1|a[5]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.643  ; clock_divider:U1|a[1]  ; clock_divider:U1|a[4]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.666  ; clock_divider:U1|a[0]  ; clock_divider:U1|a[5]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.818      ;
; 0.678  ; clock_divider:U1|a[1]  ; clock_divider:U1|a[5]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.830      ;
; 0.743  ; clock_divider:U1|a[20] ; clock_divider:U1|q     ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 0.898      ;
; 0.785  ; clock_divider:U1|a[20] ; clock_divider:U1|a[13] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 0.940      ;
; 0.787  ; clock_divider:U1|a[20] ; clock_divider:U1|a[10] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 0.942      ;
; 0.788  ; clock_divider:U1|a[20] ; clock_divider:U1|a[7]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 0.943      ;
; 0.788  ; clock_divider:U1|a[22] ; clock_divider:U1|a[22] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.940      ;
; 0.791  ; clock_divider:U1|a[20] ; clock_divider:U1|a[6]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 0.946      ;
; 0.794  ; clock_divider:U1|a[21] ; clock_divider:U1|a[21] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.946      ;
; 0.803  ; clock_divider:U1|a[14] ; clock_divider:U1|a[14] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.955      ;
; 0.808  ; clock_divider:U1|a[8]  ; clock_divider:U1|a[8]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.960      ;
; 0.809  ; clock_divider:U1|a[19] ; clock_divider:U1|a[19] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.961      ;
; 0.812  ; clock_divider:U1|a[20] ; clock_divider:U1|a[20] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.964      ;
; 0.820  ; clock_divider:U1|a[18] ; clock_divider:U1|a[18] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.972      ;
; 0.823  ; clock_divider:U1|a[21] ; clock_divider:U1|q     ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 0.978      ;
; 0.832  ; clock_divider:U1|a[11] ; clock_divider:U1|a[11] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.984      ;
; 0.865  ; clock_divider:U1|a[21] ; clock_divider:U1|a[13] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.020      ;
; 0.867  ; clock_divider:U1|a[21] ; clock_divider:U1|a[10] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.022      ;
; 0.868  ; clock_divider:U1|a[21] ; clock_divider:U1|a[7]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.023      ;
; 0.871  ; clock_divider:U1|a[20] ; clock_divider:U1|a[12] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.026      ;
; 0.871  ; clock_divider:U1|a[21] ; clock_divider:U1|a[6]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.026      ;
; 0.873  ; clock_divider:U1|a[5]  ; clock_divider:U1|a[6]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.001      ; 1.026      ;
; 0.898  ; clock_divider:U1|a[9]  ; clock_divider:U1|a[9]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.050      ;
; 0.907  ; clock_divider:U1|a[16] ; clock_divider:U1|a[16] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.059      ;
; 0.918  ; clock_divider:U1|a[4]  ; clock_divider:U1|a[6]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.001      ; 1.071      ;
; 0.921  ; clock_divider:U1|a[22] ; clock_divider:U1|q     ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.076      ;
; 0.921  ; clock_divider:U1|a[6]  ; clock_divider:U1|a[6]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.924  ; clock_divider:U1|a[7]  ; clock_divider:U1|a[7]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.925  ; clock_divider:U1|a[17] ; clock_divider:U1|a[17] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.925  ; clock_divider:U1|a[20] ; clock_divider:U1|a[11] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.080      ;
; 0.926  ; clock_divider:U1|a[20] ; clock_divider:U1|a[8]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.081      ;
; 0.928  ; clock_divider:U1|a[10] ; clock_divider:U1|a[10] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.930  ; clock_divider:U1|a[5]  ; clock_divider:U1|a[8]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.001      ; 1.083      ;
; 0.938  ; clock_divider:U1|a[15] ; clock_divider:U1|a[15] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.090      ;
; 0.939  ; clock_divider:U1|a[18] ; clock_divider:U1|q     ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.094      ;
; 0.940  ; clock_divider:U1|a[20] ; clock_divider:U1|a[21] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.092      ;
; 0.941  ; clock_divider:U1|a[14] ; clock_divider:U1|a[15] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.093      ;
; 0.942  ; clock_divider:U1|a[21] ; clock_divider:U1|a[22] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.094      ;
; 0.944  ; clock_divider:U1|a[8]  ; clock_divider:U1|a[9]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.096      ;
; 0.948  ; clock_divider:U1|a[18] ; clock_divider:U1|a[19] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.948  ; clock_divider:U1|a[7]  ; clock_divider:U1|a[8]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.949  ; clock_divider:U1|a[19] ; clock_divider:U1|a[20] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.951  ; clock_divider:U1|a[21] ; clock_divider:U1|a[12] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.106      ;
; 0.961  ; clock_divider:U1|a[20] ; clock_divider:U1|a[9]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.116      ;
; 0.963  ; clock_divider:U1|a[22] ; clock_divider:U1|a[13] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.118      ;
; 0.963  ; clock_divider:U1|a[5]  ; clock_divider:U1|a[9]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.001      ; 1.116      ;
; 0.965  ; clock_divider:U1|a[22] ; clock_divider:U1|a[10] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.120      ;
; 0.966  ; clock_divider:U1|a[22] ; clock_divider:U1|a[7]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.121      ;
; 0.969  ; clock_divider:U1|a[22] ; clock_divider:U1|a[6]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.124      ;
; 0.969  ; clock_divider:U1|a[10] ; clock_divider:U1|a[11] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.121      ;
; 0.972  ; clock_divider:U1|a[11] ; clock_divider:U1|a[12] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.124      ;
; 0.973  ; clock_divider:U1|a[20] ; clock_divider:U1|a[14] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.125      ;
; 0.973  ; clock_divider:U1|a[15] ; clock_divider:U1|a[16] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.125      ;
; 0.975  ; clock_divider:U1|a[4]  ; clock_divider:U1|a[8]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.001      ; 1.128      ;
; 0.976  ; clock_divider:U1|a[14] ; clock_divider:U1|a[16] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.128      ;
; 0.981  ; clock_divider:U1|a[18] ; clock_divider:U1|a[13] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.136      ;
; 0.981  ; clock_divider:U1|a[8]  ; clock_divider:U1|a[10] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.133      ;
; 0.981  ; clock_divider:U1|a[7]  ; clock_divider:U1|a[9]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.133      ;
; 0.983  ; clock_divider:U1|a[18] ; clock_divider:U1|a[10] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.138      ;
; 0.984  ; clock_divider:U1|a[18] ; clock_divider:U1|a[7]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.139      ;
; 0.984  ; clock_divider:U1|a[19] ; clock_divider:U1|a[21] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.136      ;
; 0.985  ; clock_divider:U1|a[20] ; clock_divider:U1|a[22] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.137      ;
; 0.987  ; clock_divider:U1|a[18] ; clock_divider:U1|a[6]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.142      ;
; 0.995  ; clock_divider:U1|a[18] ; clock_divider:U1|a[20] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.147      ;
; 0.996  ; clock_divider:U1|a[20] ; clock_divider:U1|a[16] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.148      ;
; 0.996  ; clock_divider:U1|a[20] ; clock_divider:U1|a[17] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.148      ;
; 0.997  ; clock_divider:U1|a[20] ; clock_divider:U1|a[15] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.149      ;
; 1.003  ; clock_divider:U1|a[3]  ; clock_divider:U1|a[6]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.001      ; 1.156      ;
; 1.005  ; clock_divider:U1|a[21] ; clock_divider:U1|a[11] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.160      ;
; 1.005  ; clock_divider:U1|a[19] ; clock_divider:U1|q     ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.160      ;
; 1.006  ; clock_divider:U1|a[21] ; clock_divider:U1|a[8]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.161      ;
; 1.007  ; clock_divider:U1|a[11] ; clock_divider:U1|a[13] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.159      ;
; 1.008  ; clock_divider:U1|a[4]  ; clock_divider:U1|a[9]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.001      ; 1.161      ;
; 1.009  ; clock_divider:U1|a[5]  ; clock_divider:U1|a[7]  ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.001      ; 1.162      ;
; 1.009  ; clock_divider:U1|a[15] ; clock_divider:U1|a[17] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.161      ;
; 1.011  ; clock_divider:U1|a[14] ; clock_divider:U1|a[17] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.163      ;
; 1.016  ; clock_divider:U1|a[8]  ; clock_divider:U1|a[11] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.168      ;
; 1.030  ; clock_divider:U1|a[18] ; clock_divider:U1|a[21] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.182      ;
; 1.036  ; clock_divider:U1|a[9]  ; clock_divider:U1|a[10] ; CLOCK_50           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.188      ;
+--------+------------------------+------------------------+--------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_divider:U1|q'                                                                                                                                                ;
+-------+---------------------------------------------+---------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.215 ; cpu:U2|control_unit:CTRL|state.NOP_OUT      ; cpu:U2|control_unit:CTRL|state.NOP_OUT      ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.250 ; cpu:U2|program_counter:PC|holdAddress[4]    ; cpu:U2|memory_unit:MEM|readAddress[4]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.402      ;
; 0.265 ; cpu:U2|control_unit:CTRL|state.NOP_PC       ; cpu:U2|control_unit:CTRL|state.NOP_MEM      ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.417      ;
; 0.292 ; cpu:U2|control_unit:CTRL|state.NOP_MEM      ; cpu:U2|control_unit:CTRL|state.NOP_IR       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.444      ;
; 0.366 ; cpu:U2|control_unit:CTRL|state.RESET_STATE  ; cpu:U2|control_unit:CTRL|state.NOP_MEM      ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; cpu:U2|program_counter:PC|holdAddress[1]    ; cpu:U2|memory_unit:MEM|readAddress[1]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; cpu:U2|control_unit:CTRL|state.MEM_STORE    ; cpu:U2|control_unit:CTRL|state.NOP_PC       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; cpu:U2|program_counter:PC|holdAddress[3]    ; cpu:U2|memory_unit:MEM|readAddress[3]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.520      ;
; 0.372 ; cpu:U2|control_unit:CTRL|state.JUMP_PC_MEM  ; cpu:U2|control_unit:CTRL|state.NOP_IR       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.379 ; cpu:U2|program_counter:PC|holdAddress[2]    ; cpu:U2|memory_unit:MEM|readAddress[2]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.531      ;
; 0.387 ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; cpu:U2|control_unit:CTRL|state.ACC_ALU_ADD  ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.539      ;
; 0.389 ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; cpu:U2|control_unit:CTRL|state.MEM_STORE    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.541      ;
; 0.393 ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; cpu:U2|control_unit:CTRL|state.ACC_MEM      ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.545      ;
; 0.393 ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; cpu:U2|control_unit:CTRL|state.ACC_ALU_SUB  ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.545      ;
; 0.395 ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; cpu:U2|control_unit:CTRL|state.JUMP_PC_MEM  ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.547      ;
; 0.416 ; cpu:U2|program_counter:PC|holdAddress[4]    ; cpu:U2|program_counter:PC|holdAddress[4]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.568      ;
; 0.439 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[6][2]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.001     ; 0.590      ;
; 0.442 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[5][2]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.001     ; 0.593      ;
; 0.479 ; cpu:U2|control_unit:CTRL|state.ACC_inEnter  ; cpu:U2|control_unit:CTRL|state.ACC_inEnter  ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.631      ;
; 0.497 ; cpu:U2|accumulator:ACC|accOut[1]            ; cpu:U2|memory_unit:MEM|ram[5][1]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 0.643      ;
; 0.512 ; cpu:U2|program_counter:PC|holdAddress[0]    ; cpu:U2|memory_unit:MEM|readAddress[0]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.664      ;
; 0.516 ; cpu:U2|control_unit:CTRL|state.JUMP_PC_MEM  ; cpu:U2|program_counter:PC|holdAddress[1]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 0.676      ;
; 0.517 ; cpu:U2|control_unit:CTRL|state.JUMP_PC_MEM  ; cpu:U2|program_counter:PC|holdAddress[4]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 0.677      ;
; 0.519 ; cpu:U2|control_unit:CTRL|state.JUMP_PC_MEM  ; cpu:U2|program_counter:PC|holdAddress[2]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 0.679      ;
; 0.522 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[7][2]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; cpu:U2|accumulator:ACC|holdAccOut[4]        ; cpu:U2|accumulator:ACC|accOut[4]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.001     ; 0.674      ;
; 0.529 ; cpu:U2|accumulator:ACC|accOut[1]            ; cpu:U2|memory_unit:MEM|ram[27][1]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.003     ; 0.678      ;
; 0.531 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[9][2]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.011     ; 0.672      ;
; 0.535 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[30][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.002     ; 0.685      ;
; 0.554 ; cpu:U2|control_unit:CTRL|state.NOP_IR       ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.706      ;
; 0.561 ; cpu:U2|accumulator:ACC|holdAccOut[0]        ; cpu:U2|accumulator:ACC|accOut[0]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.001     ; 0.712      ;
; 0.564 ; cpu:U2|accumulator:ACC|accOut[1]            ; cpu:U2|memory_unit:MEM|ram[23][1]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.003     ; 0.713      ;
; 0.567 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[27][0]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.003     ; 0.716      ;
; 0.571 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[22][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.002     ; 0.721      ;
; 0.571 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[23][0]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.003     ; 0.720      ;
; 0.574 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[21][0]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.007     ; 0.719      ;
; 0.575 ; cpu:U2|control_unit:CTRL|state.RESET_STATE  ; cpu:U2|program_counter:PC|holdAddress[2]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 0.735      ;
; 0.576 ; cpu:U2|control_unit:CTRL|state.JUMP_PC_MEM  ; cpu:U2|program_counter:PC|holdAddress[0]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 0.736      ;
; 0.576 ; cpu:U2|control_unit:CTRL|state.RESET_STATE  ; cpu:U2|program_counter:PC|holdAddress[1]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 0.736      ;
; 0.577 ; cpu:U2|control_unit:CTRL|state.RESET_STATE  ; cpu:U2|program_counter:PC|holdAddress[3]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 0.737      ;
; 0.577 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[30][7]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.002     ; 0.727      ;
; 0.577 ; cpu:U2|control_unit:CTRL|state.RESET_STATE  ; cpu:U2|program_counter:PC|holdAddress[0]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 0.737      ;
; 0.579 ; cpu:U2|control_unit:CTRL|state.JUMP_PC_MEM  ; cpu:U2|program_counter:PC|holdAddress[3]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 0.739      ;
; 0.581 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[9][7]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.011     ; 0.722      ;
; 0.584 ; cpu:U2|accumulator:ACC|accOut[5]            ; cpu:U2|memory_unit:MEM|ram[5][5]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 0.730      ;
; 0.586 ; cpu:U2|accumulator:ACC|accOut[3]            ; cpu:U2|memory_unit:MEM|ram[27][3]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.003     ; 0.735      ;
; 0.588 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[21][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.007     ; 0.733      ;
; 0.588 ; cpu:U2|accumulator:ACC|accOut[5]            ; cpu:U2|memory_unit:MEM|ram[11][5]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.011     ; 0.729      ;
; 0.594 ; cpu:U2|accumulator:ACC|accOut[5]            ; cpu:U2|memory_unit:MEM|ram[6][5]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 0.740      ;
; 0.605 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[5][7]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 0.751      ;
; 0.608 ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; cpu:U2|memory_unit:MEM|readAddress[3]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 0.768      ;
; 0.608 ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; cpu:U2|memory_unit:MEM|readAddress[2]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 0.768      ;
; 0.609 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[19][7]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.004     ; 0.757      ;
; 0.609 ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; cpu:U2|memory_unit:MEM|readAddress[1]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 0.769      ;
; 0.609 ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ; cpu:U2|memory_unit:MEM|readAddress[0]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 0.769      ;
; 0.611 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[3][0]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.017     ; 0.746      ;
; 0.614 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[8][7]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.011     ; 0.755      ;
; 0.624 ; cpu:U2|instruction_register:IR|irOut[2]     ; cpu:U2|memory_unit:MEM|readAddress[2]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 0.770      ;
; 0.625 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[1][2]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.017     ; 0.760      ;
; 0.626 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[3][2]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.017     ; 0.761      ;
; 0.631 ; cpu:U2|accumulator:ACC|accOut[6]            ; cpu:U2|memory_unit:MEM|ram[1][6]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 0.777      ;
; 0.635 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[31][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.002     ; 0.785      ;
; 0.635 ; cpu:U2|accumulator:ACC|accOut[3]            ; cpu:U2|memory_unit:MEM|ram[10][3]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.012     ; 0.775      ;
; 0.635 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[0][7]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.017     ; 0.770      ;
; 0.635 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[2][7]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.017     ; 0.770      ;
; 0.639 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[28][0]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.011     ; 0.780      ;
; 0.641 ; cpu:U2|accumulator:ACC|accOut[1]            ; cpu:U2|memory_unit:MEM|ram[31][1]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.002     ; 0.791      ;
; 0.641 ; cpu:U2|control_unit:CTRL|state.MEM_STORE    ; cpu:U2|memory_unit:MEM|readAddress[3]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 0.801      ;
; 0.641 ; cpu:U2|control_unit:CTRL|state.MEM_STORE    ; cpu:U2|memory_unit:MEM|readAddress[2]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 0.801      ;
; 0.642 ; cpu:U2|control_unit:CTRL|state.MEM_STORE    ; cpu:U2|memory_unit:MEM|readAddress[1]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 0.802      ;
; 0.642 ; cpu:U2|control_unit:CTRL|state.MEM_STORE    ; cpu:U2|memory_unit:MEM|readAddress[0]       ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.008      ; 0.802      ;
; 0.643 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[6][0]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 0.789      ;
; 0.647 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[6][7]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 0.793      ;
; 0.651 ; cpu:U2|accumulator:ACC|accOut[6]            ; cpu:U2|memory_unit:MEM|ram[5][6]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 0.797      ;
; 0.651 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[16][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.013     ; 0.790      ;
; 0.655 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[9][0]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.011     ; 0.796      ;
; 0.656 ; cpu:U2|program_counter:PC|holdAddress[2]    ; cpu:U2|program_counter:PC|holdAddress[2]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.808      ;
; 0.663 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[28][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.011     ; 0.804      ;
; 0.664 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[20][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.011     ; 0.805      ;
; 0.664 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[11][0]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.010     ; 0.806      ;
; 0.664 ; cpu:U2|program_counter:PC|holdAddress[1]    ; cpu:U2|program_counter:PC|holdAddress[1]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.816      ;
; 0.667 ; cpu:U2|accumulator:ACC|holdAccOut[1]        ; cpu:U2|accumulator:ACC|zeroFlag             ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.819      ;
; 0.668 ; cpu:U2|accumulator:ACC|accOut[3]            ; cpu:U2|memory_unit:MEM|ram[19][3]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.004     ; 0.816      ;
; 0.668 ; cpu:U2|accumulator:ACC|accOut[3]            ; cpu:U2|memory_unit:MEM|ram[23][3]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.004     ; 0.816      ;
; 0.671 ; cpu:U2|accumulator:ACC|accOut[3]            ; cpu:U2|memory_unit:MEM|ram[28][3]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.002     ; 0.821      ;
; 0.671 ; cpu:U2|program_counter:PC|holdAddress[3]    ; cpu:U2|program_counter:PC|holdAddress[3]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.823      ;
; 0.673 ; cpu:U2|accumulator:ACC|accOut[3]            ; cpu:U2|memory_unit:MEM|ram[16][3]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.002     ; 0.823      ;
; 0.677 ; cpu:U2|accumulator:ACC|accOut[1]            ; cpu:U2|memory_unit:MEM|ram[16][1]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.002     ; 0.827      ;
; 0.678 ; cpu:U2|accumulator:ACC|accOut[5]            ; cpu:U2|memory_unit:MEM|ram[7][5]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 0.824      ;
; 0.679 ; cpu:U2|accumulator:ACC|accOut[1]            ; cpu:U2|memory_unit:MEM|ram[19][1]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.002     ; 0.829      ;
; 0.680 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[1][0]            ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.006     ; 0.826      ;
; 0.680 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[31][7]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.002     ; 0.830      ;
; 0.681 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[19][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.004     ; 0.829      ;
; 0.681 ; cpu:U2|accumulator:ACC|accOut[2]            ; cpu:U2|memory_unit:MEM|ram[23][2]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.004     ; 0.829      ;
; 0.681 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[27][7]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.003     ; 0.830      ;
; 0.681 ; cpu:U2|accumulator:ACC|accOut[7]            ; cpu:U2|memory_unit:MEM|ram[23][7]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.003     ; 0.830      ;
; 0.681 ; cpu:U2|program_counter:PC|holdAddress[3]    ; cpu:U2|program_counter:PC|holdAddress[4]    ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; 0.000      ; 0.833      ;
; 0.684 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[16][0]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.013     ; 0.823      ;
; 0.684 ; cpu:U2|accumulator:ACC|accOut[5]            ; cpu:U2|memory_unit:MEM|ram[17][5]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.005     ; 0.831      ;
; 0.685 ; cpu:U2|accumulator:ACC|accOut[0]            ; cpu:U2|memory_unit:MEM|ram[20][0]           ; clock_divider:U1|q ; clock_divider:U1|q ; 0.000        ; -0.013     ; 0.824      ;
+-------+---------------------------------------------+---------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[19]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[19]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[20]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[20]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[21]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[21]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[22]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[22]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|a[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|a[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:U1|q        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:U1|q        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[16]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[16]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[17]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[17]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[18]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[18]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[19]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[19]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[20]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[20]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[21]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[21]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[22]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[22]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; U1|a[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; U1|a[9]|clk               ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_divider:U1|q'                                                                                      ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|accOut[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|holdAccOut[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|zeroFlag             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|accumulator:ACC|zeroFlag             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_ALU_ADD  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_ALU_ADD  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_ALU_NAND ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_ALU_NAND ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_ALU_SUB  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_ALU_SUB  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_MEM      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_MEM      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_inEnter  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.ACC_inEnter  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.CTRL_LOAD_IR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.JUMP_PC_MEM  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.JUMP_PC_MEM  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.MEM_STORE    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.MEM_STORE    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.NOP_IR       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.NOP_IR       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.NOP_MEM      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.NOP_MEM      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.NOP_OUT      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.NOP_OUT      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.NOP_PC       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.NOP_PC       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.RESET_STATE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|control_unit:CTRL|state.RESET_STATE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|irOut[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|opCode[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|opCode[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|opCode[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|opCode[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|opCode[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|instruction_register:IR|opCode[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[0][7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[10][0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[10][0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[10][1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[10][1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[10][2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[10][2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[10][3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:U1|q ; Rise       ; cpu:U2|memory_unit:MEM|ram[10][3]           ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+--------------------+--------+--------+------------+--------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+--------+--------+------------+--------------------+
; KEY[*]    ; clock_divider:U1|q ; 3.304  ; 3.304  ; Rise       ; clock_divider:U1|q ;
;  KEY[0]   ; clock_divider:U1|q ; 2.578  ; 2.578  ; Rise       ; clock_divider:U1|q ;
;  KEY[3]   ; clock_divider:U1|q ; 3.304  ; 3.304  ; Rise       ; clock_divider:U1|q ;
; SW[*]     ; clock_divider:U1|q ; 0.727  ; 0.727  ; Rise       ; clock_divider:U1|q ;
;  SW[0]    ; clock_divider:U1|q ; 0.058  ; 0.058  ; Rise       ; clock_divider:U1|q ;
;  SW[1]    ; clock_divider:U1|q ; -0.022 ; -0.022 ; Rise       ; clock_divider:U1|q ;
;  SW[2]    ; clock_divider:U1|q ; -0.016 ; -0.016 ; Rise       ; clock_divider:U1|q ;
;  SW[3]    ; clock_divider:U1|q ; 0.217  ; 0.217  ; Rise       ; clock_divider:U1|q ;
;  SW[4]    ; clock_divider:U1|q ; 0.476  ; 0.476  ; Rise       ; clock_divider:U1|q ;
;  SW[5]    ; clock_divider:U1|q ; 0.282  ; 0.282  ; Rise       ; clock_divider:U1|q ;
;  SW[6]    ; clock_divider:U1|q ; 0.727  ; 0.727  ; Rise       ; clock_divider:U1|q ;
;  SW[7]    ; clock_divider:U1|q ; 0.443  ; 0.443  ; Rise       ; clock_divider:U1|q ;
+-----------+--------------------+--------+--------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+--------------------+--------+--------+------------+--------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+--------+--------+------------+--------------------+
; KEY[*]    ; clock_divider:U1|q ; -2.075 ; -2.075 ; Rise       ; clock_divider:U1|q ;
;  KEY[0]   ; clock_divider:U1|q ; -2.110 ; -2.110 ; Rise       ; clock_divider:U1|q ;
;  KEY[3]   ; clock_divider:U1|q ; -2.075 ; -2.075 ; Rise       ; clock_divider:U1|q ;
; SW[*]     ; clock_divider:U1|q ; 0.142  ; 0.142  ; Rise       ; clock_divider:U1|q ;
;  SW[0]    ; clock_divider:U1|q ; 0.062  ; 0.062  ; Rise       ; clock_divider:U1|q ;
;  SW[1]    ; clock_divider:U1|q ; 0.142  ; 0.142  ; Rise       ; clock_divider:U1|q ;
;  SW[2]    ; clock_divider:U1|q ; 0.136  ; 0.136  ; Rise       ; clock_divider:U1|q ;
;  SW[3]    ; clock_divider:U1|q ; -0.097 ; -0.097 ; Rise       ; clock_divider:U1|q ;
;  SW[4]    ; clock_divider:U1|q ; -0.356 ; -0.356 ; Rise       ; clock_divider:U1|q ;
;  SW[5]    ; clock_divider:U1|q ; -0.162 ; -0.162 ; Rise       ; clock_divider:U1|q ;
;  SW[6]    ; clock_divider:U1|q ; -0.607 ; -0.607 ; Rise       ; clock_divider:U1|q ;
;  SW[7]    ; clock_divider:U1|q ; -0.323 ; -0.323 ; Rise       ; clock_divider:U1|q ;
+-----------+--------------------+--------+--------+------------+--------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; LEDG[*]   ; clock_divider:U1|q ; 5.361 ; 5.361 ; Rise       ; clock_divider:U1|q ;
;  LEDG[0]  ; clock_divider:U1|q ; 5.221 ; 5.221 ; Rise       ; clock_divider:U1|q ;
;  LEDG[1]  ; clock_divider:U1|q ; 5.354 ; 5.354 ; Rise       ; clock_divider:U1|q ;
;  LEDG[2]  ; clock_divider:U1|q ; 5.293 ; 5.293 ; Rise       ; clock_divider:U1|q ;
;  LEDG[3]  ; clock_divider:U1|q ; 5.107 ; 5.107 ; Rise       ; clock_divider:U1|q ;
;  LEDG[4]  ; clock_divider:U1|q ; 5.185 ; 5.185 ; Rise       ; clock_divider:U1|q ;
;  LEDG[5]  ; clock_divider:U1|q ; 5.282 ; 5.282 ; Rise       ; clock_divider:U1|q ;
;  LEDG[6]  ; clock_divider:U1|q ; 5.361 ; 5.361 ; Rise       ; clock_divider:U1|q ;
;  LEDG[7]  ; clock_divider:U1|q ; 5.271 ; 5.271 ; Rise       ; clock_divider:U1|q ;
; LEDR[*]   ; clock_divider:U1|q ; 4.775 ; 4.775 ; Rise       ; clock_divider:U1|q ;
;  LEDR[0]  ; clock_divider:U1|q ; 4.775 ; 4.775 ; Rise       ; clock_divider:U1|q ;
;  LEDR[16] ; clock_divider:U1|q ; 3.171 ;       ; Rise       ; clock_divider:U1|q ;
; LEDR[*]   ; clock_divider:U1|q ;       ; 3.171 ; Fall       ; clock_divider:U1|q ;
;  LEDR[16] ; clock_divider:U1|q ;       ; 3.171 ; Fall       ; clock_divider:U1|q ;
+-----------+--------------------+-------+-------+------------+--------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; LEDG[*]   ; clock_divider:U1|q ; 4.531 ; 4.531 ; Rise       ; clock_divider:U1|q ;
;  LEDG[0]  ; clock_divider:U1|q ; 4.653 ; 4.653 ; Rise       ; clock_divider:U1|q ;
;  LEDG[1]  ; clock_divider:U1|q ; 4.648 ; 4.648 ; Rise       ; clock_divider:U1|q ;
;  LEDG[2]  ; clock_divider:U1|q ; 4.533 ; 4.533 ; Rise       ; clock_divider:U1|q ;
;  LEDG[3]  ; clock_divider:U1|q ; 4.531 ; 4.531 ; Rise       ; clock_divider:U1|q ;
;  LEDG[4]  ; clock_divider:U1|q ; 4.577 ; 4.577 ; Rise       ; clock_divider:U1|q ;
;  LEDG[5]  ; clock_divider:U1|q ; 4.791 ; 4.791 ; Rise       ; clock_divider:U1|q ;
;  LEDG[6]  ; clock_divider:U1|q ; 4.559 ; 4.559 ; Rise       ; clock_divider:U1|q ;
;  LEDG[7]  ; clock_divider:U1|q ; 4.711 ; 4.711 ; Rise       ; clock_divider:U1|q ;
; LEDR[*]   ; clock_divider:U1|q ; 3.171 ; 4.684 ; Rise       ; clock_divider:U1|q ;
;  LEDR[0]  ; clock_divider:U1|q ; 4.684 ; 4.684 ; Rise       ; clock_divider:U1|q ;
;  LEDR[16] ; clock_divider:U1|q ; 3.171 ;       ; Rise       ; clock_divider:U1|q ;
; LEDR[*]   ; clock_divider:U1|q ;       ; 3.171 ; Fall       ; clock_divider:U1|q ;
;  LEDR[16] ; clock_divider:U1|q ;       ; 3.171 ; Fall       ; clock_divider:U1|q ;
+-----------+--------------------+-------+-------+------------+--------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[3]     ; LEDR[17]    ;    ; 5.491 ; 5.491 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[3]     ; LEDR[17]    ;    ; 5.491 ; 5.491 ;    ;
+------------+-------------+----+-------+-------+----+


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+---------------------+-----------+--------+----------+---------+---------------------+
; Clock               ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack    ; -7.348    ; -2.549 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50           ; -5.325    ; -2.549 ; N/A      ; N/A     ; -1.380              ;
;  clock_divider:U1|q ; -7.348    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS     ; -1088.363 ; -2.549 ; 0.0      ; 0.0     ; -329.38             ;
;  CLOCK_50           ; -84.601   ; -2.549 ; N/A      ; N/A     ; -25.380             ;
;  clock_divider:U1|q ; -1003.762 ; 0.000  ; N/A      ; N/A     ; -304.000            ;
+---------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; KEY[*]    ; clock_divider:U1|q ; 6.274 ; 6.274 ; Rise       ; clock_divider:U1|q ;
;  KEY[0]   ; clock_divider:U1|q ; 4.718 ; 4.718 ; Rise       ; clock_divider:U1|q ;
;  KEY[3]   ; clock_divider:U1|q ; 6.274 ; 6.274 ; Rise       ; clock_divider:U1|q ;
; SW[*]     ; clock_divider:U1|q ; 2.206 ; 2.206 ; Rise       ; clock_divider:U1|q ;
;  SW[0]    ; clock_divider:U1|q ; 0.746 ; 0.746 ; Rise       ; clock_divider:U1|q ;
;  SW[1]    ; clock_divider:U1|q ; 0.604 ; 0.604 ; Rise       ; clock_divider:U1|q ;
;  SW[2]    ; clock_divider:U1|q ; 0.607 ; 0.607 ; Rise       ; clock_divider:U1|q ;
;  SW[3]    ; clock_divider:U1|q ; 0.889 ; 0.889 ; Rise       ; clock_divider:U1|q ;
;  SW[4]    ; clock_divider:U1|q ; 1.607 ; 1.607 ; Rise       ; clock_divider:U1|q ;
;  SW[5]    ; clock_divider:U1|q ; 1.139 ; 1.139 ; Rise       ; clock_divider:U1|q ;
;  SW[6]    ; clock_divider:U1|q ; 2.206 ; 2.206 ; Rise       ; clock_divider:U1|q ;
;  SW[7]    ; clock_divider:U1|q ; 1.272 ; 1.272 ; Rise       ; clock_divider:U1|q ;
+-----------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+--------------------+--------+--------+------------+--------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+--------+--------+------------+--------------------+
; KEY[*]    ; clock_divider:U1|q ; -2.075 ; -2.075 ; Rise       ; clock_divider:U1|q ;
;  KEY[0]   ; clock_divider:U1|q ; -2.110 ; -2.110 ; Rise       ; clock_divider:U1|q ;
;  KEY[3]   ; clock_divider:U1|q ; -2.075 ; -2.075 ; Rise       ; clock_divider:U1|q ;
; SW[*]     ; clock_divider:U1|q ; 0.142  ; 0.142  ; Rise       ; clock_divider:U1|q ;
;  SW[0]    ; clock_divider:U1|q ; 0.062  ; 0.062  ; Rise       ; clock_divider:U1|q ;
;  SW[1]    ; clock_divider:U1|q ; 0.142  ; 0.142  ; Rise       ; clock_divider:U1|q ;
;  SW[2]    ; clock_divider:U1|q ; 0.136  ; 0.136  ; Rise       ; clock_divider:U1|q ;
;  SW[3]    ; clock_divider:U1|q ; -0.097 ; -0.097 ; Rise       ; clock_divider:U1|q ;
;  SW[4]    ; clock_divider:U1|q ; -0.356 ; -0.356 ; Rise       ; clock_divider:U1|q ;
;  SW[5]    ; clock_divider:U1|q ; -0.162 ; -0.162 ; Rise       ; clock_divider:U1|q ;
;  SW[6]    ; clock_divider:U1|q ; -0.607 ; -0.607 ; Rise       ; clock_divider:U1|q ;
;  SW[7]    ; clock_divider:U1|q ; -0.323 ; -0.323 ; Rise       ; clock_divider:U1|q ;
+-----------+--------------------+--------+--------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+--------------------+--------+--------+------------+--------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+--------+--------+------------+--------------------+
; LEDG[*]   ; clock_divider:U1|q ; 10.064 ; 10.064 ; Rise       ; clock_divider:U1|q ;
;  LEDG[0]  ; clock_divider:U1|q ; 9.763  ; 9.763  ; Rise       ; clock_divider:U1|q ;
;  LEDG[1]  ; clock_divider:U1|q ; 10.064 ; 10.064 ; Rise       ; clock_divider:U1|q ;
;  LEDG[2]  ; clock_divider:U1|q ; 9.939  ; 9.939  ; Rise       ; clock_divider:U1|q ;
;  LEDG[3]  ; clock_divider:U1|q ; 9.520  ; 9.520  ; Rise       ; clock_divider:U1|q ;
;  LEDG[4]  ; clock_divider:U1|q ; 9.678  ; 9.678  ; Rise       ; clock_divider:U1|q ;
;  LEDG[5]  ; clock_divider:U1|q ; 9.925  ; 9.925  ; Rise       ; clock_divider:U1|q ;
;  LEDG[6]  ; clock_divider:U1|q ; 10.058 ; 10.058 ; Rise       ; clock_divider:U1|q ;
;  LEDG[7]  ; clock_divider:U1|q ; 9.969  ; 9.969  ; Rise       ; clock_divider:U1|q ;
; LEDR[*]   ; clock_divider:U1|q ; 8.839  ; 8.839  ; Rise       ; clock_divider:U1|q ;
;  LEDR[0]  ; clock_divider:U1|q ; 8.839  ; 8.839  ; Rise       ; clock_divider:U1|q ;
;  LEDR[16] ; clock_divider:U1|q ; 5.910  ;        ; Rise       ; clock_divider:U1|q ;
; LEDR[*]   ; clock_divider:U1|q ;        ; 5.910  ; Fall       ; clock_divider:U1|q ;
;  LEDR[16] ; clock_divider:U1|q ;        ; 5.910  ; Fall       ; clock_divider:U1|q ;
+-----------+--------------------+--------+--------+------------+--------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; LEDG[*]   ; clock_divider:U1|q ; 4.531 ; 4.531 ; Rise       ; clock_divider:U1|q ;
;  LEDG[0]  ; clock_divider:U1|q ; 4.653 ; 4.653 ; Rise       ; clock_divider:U1|q ;
;  LEDG[1]  ; clock_divider:U1|q ; 4.648 ; 4.648 ; Rise       ; clock_divider:U1|q ;
;  LEDG[2]  ; clock_divider:U1|q ; 4.533 ; 4.533 ; Rise       ; clock_divider:U1|q ;
;  LEDG[3]  ; clock_divider:U1|q ; 4.531 ; 4.531 ; Rise       ; clock_divider:U1|q ;
;  LEDG[4]  ; clock_divider:U1|q ; 4.577 ; 4.577 ; Rise       ; clock_divider:U1|q ;
;  LEDG[5]  ; clock_divider:U1|q ; 4.791 ; 4.791 ; Rise       ; clock_divider:U1|q ;
;  LEDG[6]  ; clock_divider:U1|q ; 4.559 ; 4.559 ; Rise       ; clock_divider:U1|q ;
;  LEDG[7]  ; clock_divider:U1|q ; 4.711 ; 4.711 ; Rise       ; clock_divider:U1|q ;
; LEDR[*]   ; clock_divider:U1|q ; 3.171 ; 4.684 ; Rise       ; clock_divider:U1|q ;
;  LEDR[0]  ; clock_divider:U1|q ; 4.684 ; 4.684 ; Rise       ; clock_divider:U1|q ;
;  LEDR[16] ; clock_divider:U1|q ; 3.171 ;       ; Rise       ; clock_divider:U1|q ;
; LEDR[*]   ; clock_divider:U1|q ;       ; 3.171 ; Fall       ; clock_divider:U1|q ;
;  LEDR[16] ; clock_divider:U1|q ;       ; 3.171 ; Fall       ; clock_divider:U1|q ;
+-----------+--------------------+-------+-------+------------+--------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[3]     ; LEDR[17]    ;    ; 9.576 ; 9.576 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[3]     ; LEDR[17]    ;    ; 5.491 ; 5.491 ;    ;
+------------+-------------+----+-------+-------+----+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; CLOCK_50           ; CLOCK_50           ; 4070     ; 0        ; 0        ; 0        ;
; clock_divider:U1|q ; CLOCK_50           ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:U1|q ; clock_divider:U1|q ; 8225     ; 0        ; 0        ; 0        ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; CLOCK_50           ; CLOCK_50           ; 4070     ; 0        ; 0        ; 0        ;
; clock_divider:U1|q ; CLOCK_50           ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:U1|q ; clock_divider:U1|q ; 8225     ; 0        ; 0        ; 0        ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 310   ; 310  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 10 16:55:03 2014
Info: Command: quartus_sta HC1 -c HC1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'HC1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clock_divider:U1|q clock_divider:U1|q
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.348
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.348     -1003.762 clock_divider:U1|q 
    Info (332119):    -5.325       -84.601 CLOCK_50 
Info (332146): Worst-case hold slack is -2.549
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.549        -2.549 CLOCK_50 
    Info (332119):     0.391         0.000 clock_divider:U1|q 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -25.380 CLOCK_50 
    Info (332119):    -0.500      -304.000 clock_divider:U1|q 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.673
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.673      -318.058 clock_divider:U1|q 
    Info (332119):    -1.798       -25.298 CLOCK_50 
Info (332146): Worst-case hold slack is -1.590
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.590        -1.590 CLOCK_50 
    Info (332119):     0.215         0.000 clock_divider:U1|q 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -25.380 CLOCK_50 
    Info (332119):    -0.500      -304.000 clock_divider:U1|q 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 307 megabytes
    Info: Processing ended: Wed Dec 10 16:55:03 2014
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


