# <img src="https://julianodb.github.io/SISTEMAS_ELECTRONICOS_PARA_INGENIERIA_BIOMEDICA/img/logo_fing.png?raw=true" align="right" height="45"> Trabajo 3 de Sistemas Electrónicos

#### Primer Semestre de 2025

## Introducción

Este semestre, su grupo es responsable de diseñar y fabricar un prototipo de fotopletismógrafo para aplicar los conocimientos y tecnicas relacionados a la asignatura de Sistemas Electrónicos.

A grandes rasgos, el prototipo debe tener las siguientes funcionalidades:

1. medir la frecuencia cardíaca (Heart Rate - HR)
1. emitir una señal de luz infrarroja cuando hay un pulso cardíaco
1. detectar la señal infraroja emitida por otro prototipo
1. medir el tiempo entre la detección de la señal infrarroja y el siguiente pulso cardíaco (Pulse Transit Time - PTT)
1. Permitir la visualización de los valores de HR y PTT medidos

El sistema que deben diseñar puede ser dividido en los siguientes bloques:

![TX](../img/TX.png)

Figura 1: División del sistema del fotopletismógrafo en bloques

En tercer trabajo, los objetivos son los siguientes:

1. diseñar el generador de pulso, que produce un ancho de pulso más predecible para cada latido cardíaco
1. finalizar el Latch SR haciendo sus entradas insensibles a la duración del pulso de entrada
1. proyectar un circuito detector de peaks para medir el PTT 

El trabajo será un ensayo que debe contener la siguiente información:

- Identificación del grupo (color)
- Identificación de los integrantes del grupo (nombres, apellidos y RUT)
- La información que se pide en cada una de las siguientes sesiones de este documento

## 0. Filtro pasa-alta pasivo

Tanto la sesión 1 como la sesión 2 se basan en el siguiente circuito:

<img src="https://julianodb.github.io/electronic_circuits_diagrams/RC_highpass.png" width="200">

Figura 2: Filtro pasa-alta

1. Como trabajo preliminar, determinen la respuesta del circuito en el domínio del tiempo ($V_{out}(t)$) para una entrada escalón de amplitud 5 V ($V_{in}(t)$). Pueden asumir que $R$ y $C$ son valores constantes conocidos. (0.5pt)

## 1. Generador de pulso

Para medir la frecuencia cardíaca, el circuito del prototipo debe generar un pulso de voltaje con duración fija cada vez que se detecta un latido cardíaco, conforme la imagen a continuación.

![HR_wave](../img/HR_wave.png)

Figura 3: Señal para medición de frecuencia cardíaca

Por otro lado, la señal derivada del fotopletismogramo tiene pulsos de voltaje con duración variable, que depende del tiempo de sístole, diástole y propiedades del vaso sanguíneo bajo medición. Para normalizar la duración de dichos pulsos, vamos a diseñar un generador de pulsos.

El primer paso es convertir el pulso que viene de la señal del fotopletismógrafo en un pulso más corto, pero de duración predecible. Eso se logrará con un circuito de gatillo. La primera parte del circuito gatillo se muestra a continuación:

<img src="https://julianodb.github.io/electronic_circuits_diagrams/T3_high_pass.png" width="200">

Figura 4: Filtro pasa-alta para el generador de pulso

2. Elijan un valor para $R_{14}$ de tal forma que la corriente que pasa por este está entre $50\ \mu A$ y $500\ \mu A$ cuando $V_{out}=1\ V$. El valor elegido debe ser uno de los valores disponibles en el anexo. (0.5pt)

3. Elijan un valor de $C_3$ de tal forma que la respuesta calculada en el ítem 1 ($V_{out}(t)$) cuando $R=R_{14}$ se mantiene por sobre 2 V durante al menos 1 ms, y como máximo por 10 ms. El valor de $C_3$ debe ser uno de los valores de capacitores disponibles en el anexo. (0.5pt)

Una vez que se tiene un voltaje $V_{out}$ que se mantiene por sobre 2 V durante algunos milisegundos, este se puede utilizar para encender un transistor en modo saturado durante dicho período de tiempo. El circuito a continuación implementa esta idea:

<img src="https://julianodb.github.io/electronic_circuits_diagrams/T3d.png" width="400">

Figura 5: Generador de pulso.

Se agrega el diodo $D_1$ para evitar que la base del transistor se exponga a un voltaje negativo cuando $V_{in}$ cambia de 5 V a 0 V. En el datasheet del transistor que utilizaremos, por ejemplo, se indica que el maximo voltaje emisor-base ($V_{EB}$) es de 5 V.

4. Elijan un valor de $R_{15}$ que esté disponible en el anexo y de tal forma que el transistor está saturado con un $\beta_{forzado} \approx 20$ cuando la corriente de base es igual a la corriente elegida en el ítem 2. Considere las siguientes características para el transistor $Q_7$: (0.5pt)

 | $V_{CE_{SAT}}$ | $V_{BE_{SAT}}$ | $\beta$ |
 | -- | -- | -- |
 | 100 mV | 700 mV | 400 |

Para finalizar el circuito, agregaremos la resistencia $R_{12} = R_{14}$  para descargar el capacitor $C_3$ cuando el voltaje de entrada es cero, y la resistencia $R_{13} = R_{15}$ para minimizar la corriente de fuga cuando el transistor está apagado.

<img src="https://julianodb.github.io/electronic_circuits_diagrams/T3e.png" width="400">

Figura 6: Circuito generador de pulso completo

## 2. Latch SR (parte 2)

En el trabajo anterior se diseñó el siguiente circuito que permite encender y apagar una señal de salida de acuerdo a las señales de entrada SET y RESET:

<img src="https://julianodb.github.io/electronic_circuits_diagrams/T2_latch_SR.png" width="450">

Figura 7: Latch SR

Como sólo se requiere un breve período de tiempo para que SET o RESET cambien el estado del circuito, y luego deben volver a 0 V, agregaremos elementos que garantizan que SET y RESET vuelven a 0 V incluso si sus señales de origen siguen en 5 V por más tiempo. Llamaremos a las señales que nos aseguramos que vuelven a cero SET' y RESET', respectivamente:

<img src="https://julianodb.github.io/electronic_circuits_diagrams/T3_latch_c.png" width="450">

Figura 8: Circuito del Latch SR con gatillo

5. Determinen el menor valor de voltaje de RESET' (voltaje entre el diodo y $R_{45}$) que mantiene el transistor $Q_5$ saturado cuando $Q_4$ está apagado. Consideren que $V_{CE_{SAT}} = 0.1\ V$, $V_{BE_{SAT}} = 0.7\ V$ y $\beta = 400$ para $Q_5$. Utilicen los valores de $R_9$, $R_8$ y $R_{45}$ elegidos en el trabajo anterior. Pueden ignorar $Q_3$ para este análisis. (0.5pt)

6. Elijan un valor para $C_1$, que esté disponible en el anexo y garantice que cuando RESET es un escalón de 5 V, RESET' se mantiene por sobre el voltaje determinado en el ítem 5 por aproximadamente 1 ms. Utilicen la función determinada en el ítem 1 para el cálculo, y consideren que el $V_f$ de los diodos es 0.7 V. (0.5pt)

Utilizaremos el valor de $C_2 = C_1$. Para finalizar el circuito, agregaremos las resistencias $R_{10} = R_{45}$ y $R_{11}=R_{46}$ para descargar los capacitores $C_1$ y $C_2$ cuando el voltaje de entrada es cero, y las resistencias $R_{47} = R_{9}$ y $R_{48} = R_{7}$ para minimizar las corrientes de fuga cuando los transistores están apagados.

<img src="https://julianodb.github.io/electronic_circuits_diagrams/T3_latch_d.png" width="450">

Figura 9: Circuito del Latch SR con gatillo completo

## 3. Detector de peak

Para obtener el valor de PTT de la señal de pulsos de voltaje con la misma duración que el PTT, primero se va a generar una señal triangular que empieza en cero y luego sube a una velocidad constante mientras el pulso está en 5 V. Cuando el pulso baja a cero, la señal triangular también baja a cero

FIgura ?

Finalmente, el valor maximo de la señal triangular será proporcional al valor de PTT.

El circuito capaz de detectar el valor maximo de una señal recibe el nombre de peak detector (en español, detector de pico). A grandes razgos, su función es implementar la siguiente lógica:

1. Si el voltaje de entrada es mayor al voltaje de salida, igualar el voltaje de salida al de entrada.
1. En caso contrario, mantener el voltaje de salida.

Una manera de implementar dicha lógica es utilizando un diodo para cumplir con el punto 1, y un capacitor para cumplir con el punto 2, de la siguiente forma:

<img src="https://julianodb.github.io/electronic_circuits_diagrams/peak_detector.png" width="200">

Figura 10: Peak detector

Así, cuando $v_i$ es mayor a $v_o$, $D_4$ conduce, lo que hace con que el voltaje de salida se iguale al de entrada. Al mismo tiempo, el capacitor $C_{13}$ se carga con dicho voltaje. Cuando $v_i$ se vuelve menor a $v_o$, $D_4$ deja de conducir, y el voltaje $v_o$ se mantiene con el valor que fue cargado a $C_{13}$.

Para $D_4$, se utilizará un diodo con $V_f \approx 0.7\ V$. Para elegir el valor de $C_{13}$, consideren el circuito equivalente de Thevenin para el circuito que genera el voltaje $v_i$.

<img src="https://julianodb.github.io/electronic_circuits_diagrams/peak_detector_thevenin.png" width="400">

Figura 11: Peak detector con equivalente de thevenin para la fuente de $v_i$

1. Suponiendo que $V_f=0.7\ V$, determine el valor de $v_o$ en estado estacionario cuando $V_{th}$ es una entrada escalón de 5 V. (1pt)
1. Suponiendo que $R_{th} = 200\ \Omega$, elija un valor de capacitancia para $C_{13}$ de tal forma que (2pt):
   1. $v_o$ alcance 95% del valor en estado estacionario en aproximadamente 1 ms.
   1. El valor de $C_{13}$ tiene que ser uno de los valores disponibles en el anexo.

## Plazo de entrega: 23:59, 07 de Abril de 2025

## Anexo

I. Valores de Resistencias disponibles:

|   |  |        |       |  |
|------|------|-----------|------------|-------|
| 10Ω  | 220Ω | 1kΩ       | 6.8kΩ      | 100kΩ |
| 22Ω  | 270Ω | 2kΩ       | 10kΩ       | 220kΩ |
| 47Ω  | 330Ω | 2.2kΩ     | 20kΩ       | 300kΩ |
| 100Ω | 470Ω | 3.3kΩ     | 47kΩ       | 470kΩ |
| 150Ω | 510Ω | 4.7kΩ     | 51kΩ       | 680kΩ |
| 200Ω | 680Ω | 5.1kΩ     | 68kΩ       | 1M    |

II. Valores de Capacitores Ceramicos disponibles:

|   |  |        |       |  |
|------|------|-----------|------------|-------|
| 100 pF  | 220 pF | 330 pF | 470 pF | 680 pF |
| 1 nF  | 2.2 nF | 3.3 nF | 4.7 nF | 6.8 nF |
| 10 nF  | 22 nF | 33 nF | 47 nF | 68 nF |
| $0.1\ \mu F$  | $0.22\ \mu F$ | $0.33\ \mu F$| $0.47\ \mu F$ | $0.68\ \mu F$ |
| $1\ \mu F$  | - | - | $4.7\ \mu F$ | - |
| $10\ \mu F$  | $22\ \mu F$ | - | - | - |
