# 4AESE_Ethernet_Controller

Auteurs : Arthur Gautheron et Olivier Lagrost, 4AESE-TP3.

## ğŸŒ Introduction
Ce projet a Ã©tÃ© rÃ©alisÃ© dans le cadre du cours **VHDL et circuits numÃ©riques** de Mme Daniela Dragomirescu. Il s'agit d'une version simplifiÃ©e de la couche MAC d'un contrÃ´leur Ethernet. 

L'ensemble des fichiers ont Ã©tÃ© Ã©crit en VHDL, puis synthÃ©tisÃ©s et implÃ©mentÃ©s avec Xilinx Vivado, et enfin testÃ©s en simulation et en rÃ©el sur une carte FPGA Basys3. Ce README dÃ©taille les fonctionnalitÃ©s de chaque fichier.

Nous avons choisi une approche par "blocs", c'est-Ã -dire de crÃ©er pour chaque fonctionnalitÃ© du contrÃ´leur un fichier .vhd, afin de pouvoir tester chaque fonctionnalitÃ© sÃ©parÃ©ment et de donner une meilleure lisibilitÃ© Ã  notre projet.

## ğŸ“ source
Le dossier source contient tous les fichiers **.vhd** dÃ©crivant de maniÃ¨re comportementale le contrÃ´leur Ethernet.

### ğŸ“„ emetteur.vhd
Ce fichier dÃ©crit comment le contrÃ´leur Ã©thernet construit une trame Ethernet Ã  partir des informations qu'il reÃ§oit, et comment les informations sont envoyÃ©es. 

### ğŸ“„ recepteur.vhd


### ğŸ“„ collisions.vhd


### ğŸ“„ top.vhd


## ğŸ“ test

### ğŸ“„ emetteur_test.vhd


### ğŸ“„ recepteur_test.vhd


### ğŸ“„ collisions_test.vhd


### ğŸ“„ top_test.vhd
