# Лабораторная работа 2. Симуляция SCR1

## Постановка задачи
Обработать исключение IllegalInstruction выводом строки "incorrect instructin". Настроить ресет вектор и вектор обработки прерываний на 0xF00 и 0xB00 соответственно. Проверить работу программы на примере isa/rv32mi/illegal.S.

## Последовательнось действий

* Удалили ненужные тесты в файле ../sim/tests/riscv_isa/rv32_tests.inc
* В терминале прописываем путь до компилятора, RISC-V и verilator
* Модифицированы reset_vector и trap_vector в файле _scr1/src/includes/scr1_arch_description.svh
* Изменён скрипт линковщика ../sim/tests/common/link.ld для правильной сборки проекта
* В файле ../sim/tests/common/riscv_macros.h корректируем
смещение
* Пробуем запустить симуляцию: make TARGETS="riscv_isa"
* После успешного прохождения теста можно посмотреть wave форму с помощью утилиты gtkwave

## Результат выполнения
Log файлы прикреплены.