Pontifícia Universidade Católica de Minas Gerais
ARQ1 – ATIVIDADE PRÁTICA 11
Data de entrega: 13-17/10/2008

Tema: Circuitos lógicos

Os comandos básicos em Verilog incluem:
- definir estrutura de um módulo
- definir métodos principals (init, main_process) 
  com dados e ações a serem executadas
- definir armazenadores de dados (posições de memória): 
  constantes e variáveis
- definir estruturas para auxílio à depuração:
  saídas de registradores e de conteúdos de memória
- definir componentes (portas lógicas)
- conter diagrama feito no LogiSim e relatório de testes.

Proposição básica

01.) Implementar uma máquina de estados finitos (Mealy - FSM)
     capaz de reconhecer uma seqüência (110).

02.) Implementar uma máquina de estados finitos (Moore - FSM)
     capaz de reconhecer uma seqüência (1101).

03.) Implementar uma máquina de estados finitos (Mealy - FSM)
     capaz de reconhecer uma seqüência (1011).


Extras

04.) Implementar um máquina de estados finitos capaz de 
     identificar uma seqüência de três bits iguais
     (011) ou (110).

05.) Implementar um máquina de estados finitos capaz de 
     identificar uma seqüência de três bits alternados
     (101) ou (010).
 