1.  时钟边沿
2. 状态如何体现
3. MEM不用时钟
4. IRWre
5. ControlUnit里面同时存在时序逻辑和组合逻辑PCWre和PCSrc同时改变避免PC模块的数据错误
6. 控制写不写的信号不能是X
7. 对于同一个指令在不同阶段有不同信号
8. PCWre的初始化
9. 在每一条指令的最后输出PCWre和PCSrc，而不是在PC模块不使用时钟。