<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:53:53.5353</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.11.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7022824</applicationNumber><claimCount>30</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>파이프라인된 프로세싱 유닛을 사용하는 샘플 생성</inventionTitle><inventionTitleEng>SAMPLE GENERATION USING PIPELINED PROCESSING UNITS</inventionTitleEng><openDate>2024.09.19</openDate><openNumber>10-2024-0136955</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.07.08</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2013.01.01)</ipcDate><ipcNumber>G10L 19/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2013.01.01)</ipcDate><ipcNumber>G10L 13/047</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G10L 19/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G10L 19/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 17/14</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 17/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G07F 17/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/0442</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/0464</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/0455</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/08</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 디바이스는 명령들을 저장하도록 구성된 메모리 및 메모리에 커플링된 프로세서를 포함한다. 프로세서는 샘플 합성 동작의 제 1 스테이지를 수행하도록 구성된 제 1 프로세싱 유닛을 포함한다. 프로세서는 상기 제 1 프로세싱 유닛의 출력에 기초하여 상기 샘플 합성 동작의 제 2 스테이지를 수행하도록 구성된 제 2 프로세싱 유닛을 포함한다. 프로세서는 또한 제 1 프로세싱 유닛 및 제 2 프로세싱 유닛을 사용하여 입력 데이터를 프로세싱하여 출력 데이터를 생성하도록 구성된 샘플 합성기를 포함한다. 제 1 프로세싱 유닛 및 제 2 프로세싱 유닛은 제 1 프로세싱 유닛에서의 제 1 스테이지의 수행과 병행하여 제 2 프로세싱 유닛에서의 제 2 스테이지의 수행을 포함하는 파이프라인된 구성에서 동작하도록 구성된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.07.27</internationOpenDate><internationOpenNumber>WO2023140976</internationOpenNumber><internationalApplicationDate>2022.11.28</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/080477</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 디바이스로서,명령들을 저장하도록 구성된 메모리, 및상기 메모리에 커플링되는 프로세서를 포함하고,상기 프로세서는, 샘플 합성 동작의 제 1 스테이지를 수행하도록 구성된 제 1 프로세싱 유닛, 상기 제 1 프로세싱 유닛의 출력에 기초하여 상기 샘플 합성 동작의 제 2 스테이지를 수행하도록 구성된 제 2 프로세싱 유닛, 및  출력 데이터를 생성하기 위해, 상기 제 1 프로세싱 유닛 및 상기 제 2 프로세싱 유닛을 이용하여, 입력 데이터를 프로세싱하도록 구성된 샘플 합성기를 포함하고,상기 제 1 프로세싱 유닛 및 상기 제 2 프로세싱 유닛은, 상기 제 1 프로세싱 유닛에서의 상기 제 1 스테이지의 수행과 병행하여, 상기 제 2 프로세싱 유닛에서의 상기 제 2 스테이지의 수행을 포함하는 파이프라인된 구성에서 동작하도록 구성되는, 디바이스.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 프로세싱 유닛은 입력 큐 (input queue) 를 포함하고, 상기 제 2 프로세싱 유닛은 상기 제 1 프로세싱 유닛이 상기 제 1 스테이지의 제 1 반복을 프로세싱하는 동안, 상기 제 1 스테이지의 제 2 반복을 초기화하기 위해 상기 입력 큐를 채우도록 추가로 구성되는, 디바이스. </claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제 2 프로세싱 유닛은,상기 제 1 스테이지의 출력에 기초하여 잔차를 생성하고,오디오 신호의 샘플을 생성하기 위해 선형 예측 계수들에 기초하여 상기 잔차를 프로세싱하도록 구성되는, 디바이스. </claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 출력 데이터는 오디오 출력 데이터를 포함하고, 상기 샘플 합성기는 오디오 샘플들의 제 1 시퀀스의 샘플들의 생성과 오디오 샘플들의 제 2 시퀀스의 샘플들의 생성 사이를 샘플별로 교번하도록 구성되는, 디바이스. </claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,오디오 샘플들의 제 1 시퀀스는 상기 오디오 출력 데이터의 제 1 주파수 대역에 대응하는 제 1 서브대역 오디오 샘플들을 포함하고, 오디오 샘플들의 제 2 시퀀스는 상기 오디오 출력 데이터의 제 2 주파수 대역에 대응하는 제 2 서브대역 오디오 샘플들을 포함하는, 디바이스.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 샘플 합성기는 적어도 제 1 주파수 대역에 대응하는 제 1 서브대역 오디오 샘플 및 제 2 주파수 대역에 대응하는 제 2 서브대역 오디오 샘플에 기초하여 상기 오디오 출력 데이터의 오디오 샘플을 생성하도록 구성된 재구성기를 포함하는, 디바이스.</claim></claimInfo><claimInfo><claim>7. 제 5 항에 있어서,상기 제 1 프로세싱 유닛은 신경망을 포함하고, 상기 제 1 서브대역 오디오 샘플들은 상기 신경망의 제 1 구성에 따라 프로세싱되고, 상기 제 2 서브대역 오디오 샘플들은 상기 신경망의 제 2 구성에 따라 프로세싱되는, 디바이스.</claim></claimInfo><claimInfo><claim>8. 제 5 항에 있어서,상기 제 1 주파수 대역과 연관된 주파수들의 제 1 범위는 상기 제 2 주파수 대역과 연관된 주파수들의 제 2 범위보다 넓은, 디바이스.</claim></claimInfo><claimInfo><claim>9. 제 5 항에 있어서,상기 제 1 주파수 대역과 연관된 주파수들의 제 1 범위는 상기 제 2 주파수 대역과 연관된 주파수들의 제 2 범위와 동일한 폭을 갖는, 디바이스.</claim></claimInfo><claimInfo><claim>10. 제 5 항에 있어서,상기 제 1 주파수 대역과 연관된 주파수들의 제 1 범위는 상기 제 2 주파수 대역과 연관된 주파수들의 제 2 범위와 부분적으로 중첩하는, 디바이스.</claim></claimInfo><claimInfo><claim>11. 제 4 항에 있어서오디오 샘플들의 제 1 시퀀스는 상기 오디오 출력 데이터의 홀수 샘플들에 대응하고, 오디오 샘플들의 제 2 시퀀스는 상기 오디오 출력 데이터의 짝수 샘플들에 대응하는, 디바이스.</claim></claimInfo><claimInfo><claim>12. 제 4 항에 있어서,상기 입력 데이터는 제 1 오디오 신호 및 제 2 오디오 신호를 포함하는 스테레오 오디오 데이터에 대응하고, 오디오 샘플들의 제 1 시퀀스는 제 1 오디오 신호에 대응하고, 오디오 샘플들의 제 2 시퀀스는 제 2 오디오 신호에 대응하는, 디바이스. </claim></claimInfo><claimInfo><claim>13. 제 1 항에 있어서,상기 제 1 프로세싱 유닛은 신경망 유닛을 포함하고, 상기 제 2 프로세싱 유닛은 디지털 신호 프로세서를 포함하는, 디바이스.</claim></claimInfo><claimInfo><claim>14. 제 1 항에 있어서,상기 제 1 프로세싱 유닛은 그래픽 프로세싱 유닛을 포함하고, 상기 제 2 프로세싱 유닛은 중앙 프로세싱 유닛을 포함하는, 디바이스.</claim></claimInfo><claimInfo><claim>15. 제 1 항에 있어서,상기 제 1 프로세싱 유닛은 중앙 프로세싱 유닛의 제 1 코어를 포함하고, 상기 제 2 프로세싱 유닛은 중앙 프로세싱 유닛의 제 2 코어를 포함하는, 디바이스.</claim></claimInfo><claimInfo><claim>16. 제 1 항에 있어서,상기 제 1 프로세싱 유닛은 중앙 프로세싱 유닛의 코어의 제 1 스레드에 대응하고, 상기 제 2 프로세싱 유닛은 중앙 프로세싱 유닛의 코어의 제 2 스레드에 대응하는, 디바이스.</claim></claimInfo><claimInfo><claim>17. 제 1 항에 있어서,상기 샘플 합성 동작은 자기회귀 샘플별 합성에 대응하는, 디바이스.</claim></claimInfo><claimInfo><claim>18. 제 1 항에 있어서,상기 디바이스는, 제 2 디바이스로부터 인코딩된 입력 데이터로서 상기 입력 데이터를 수신하도록 구성된 모뎀, 및특징 데이터를 생성하기 위해 인코딩된 입력 데이터를 디코딩하도록 구성된 디코더를 더 포함하고,상기 특징 데이터는 상기 제 1 프로세싱 유닛 및 상기 제 2 프로세싱 유닛 중 적어도 하나에 입력되는, 디바이스.</claim></claimInfo><claimInfo><claim>19. 입력 데이터에 기초하여 출력 데이터를 생성하는 방법으로서,제 1 프로세싱 유닛에서, 샘플 합성 동작의 제 1 스테이지를 수행하는 단계, 및제 2 프로세싱 유닛에서, 제 1 프로세싱 유닛의 출력에 기초하여 샘플 합성 동작의 제 2 스테이지를 수행하는 단계를 포함하고, 상기 제 1 스테이지 및 상기 제 2 스테이지는 상기 제 1 프로세싱 유닛에서의 상기 제 1 스테이지의 수행과 병행하여 상기 제 2 프로세싱 유닛에서의 상기 제 2 스테이지의 수행을 포함하는 파이프라인된 구성으로 수행되는, 출력 데이터를 생성하는 방법.</claim></claimInfo><claimInfo><claim>20. 제 19 항에 있어서,상기 제 2 프로세싱 유닛에서, 상기 제 1 프로세싱 유닛이 상기 제 1 스테이지의 제 1 반복을 프로세싱하는 동안, 상기 제 1 스테이지의 제 2 반복을 초기화하기 위해, 상기 제 1 프로세싱 유닛의 입력 큐를 채우는 단계를 더 포함하는, 출력 데이터를 생성하는 방법. </claim></claimInfo><claimInfo><claim>21. 제 19 항에 있어서,상기 제 2 스테이지는,상기 제 1 스테이지의 출력에 기초하여 잔차를 생성하는 것, 및오디오 신호의 샘플을 생성하기 위해 선형 예측 계수들에 기초하여 상기 잔차를 프로세싱하는 것을 포함하는, 출력 데이터를 생성하는 방법. </claim></claimInfo><claimInfo><claim>22. 제 19 항에 있어서,상기 출력 데이터는 오디오 출력 데이터를 포함하고, 상기 방법은, 오디오 샘플들의 제 1 시퀀스의 샘플들의 생성과 오디오 샘플들의 제 2 시퀀스의 샘플들의 생성 사이를 샘플별로 교번하는 단계를 더 포함하는, 출력 데이터를 생성하는 방법. </claim></claimInfo><claimInfo><claim>23. 제 22 항에 있어서,오디오 샘플들의 제 1 시퀀스는 상기 오디오 출력 데이터의 제 1 주파수 대역에 대응하는 제 1 서브대역 오디오 샘플들을 포함하고, 오디오 샘플들의 제 2 시퀀스는 상기 오디오 출력 데이터의 제 2 주파수 대역에 대응하는 제 2 서브대역 오디오 샘플들을 포함하는, 출력 데이터를 생성하는 방법.</claim></claimInfo><claimInfo><claim>24. 제 22 항에 있어서오디오 샘플들의 제 1 시퀀스는 상기 오디오 출력 데이터의 홀수 샘플들에 대응하고, 오디오 샘플들의 제 2 시퀀스는 상기 오디오 출력 데이터의 짝수 샘플들에 대응하는, 출력 데이터를 생성하는 방법.</claim></claimInfo><claimInfo><claim>25. 제 22 항에 있어서,상기 입력 데이터는 제 1 오디오 신호 및 제 2 오디오 신호를 포함하는 스테레오 오디오 데이터에 대응하고, 오디오 샘플들의 제 1 시퀀스는 제 1 오디오 신호에 대응하고, 오디오 샘플들의 제 2 시퀀스는 제 2 오디오 신호에 대응하는, 출력 데이터를 생성하는 방법. </claim></claimInfo><claimInfo><claim>26. 제 19 항에 있어서,상기 샘플 합성 동작은 자기회귀 샘플별 합성에 대응하는, 출력 데이터를 생성하는 방법.</claim></claimInfo><claimInfo><claim>27. 명령들을 저장하는 비일시적 컴퓨터 판독가능 저장 매체로서,상기 명령들은, 하나 이상의 프로세서들에 의해 실행될 때, 상기 하나 이상의 프로세서들로 하여금, 제 1 프로세싱 유닛에서, 샘플 합성 동작의 제 1 스테이지를 수행하게 하고, 제 2 프로세싱 유닛에서, 제 1 프로세싱 유닛의 출력에 기초하여 샘플 합성 동작의 제 2 스테이지를 수행하게 하며,  상기 제 1 스테이지 및 상기 제 2 스테이지는 출력 데이터를 생성하기 위한 입력 데이터의 프로세싱 동안 수행되고, 상기 제 1 스테이지 및 상기 제 2 스테이지는 상기 제 1 프로세싱 유닛에서의 상기 제 1 스테이지의 수행과 병행하여 상기 제 2 프로세싱 유닛에서의 상기 제 2 스테이지의 수행을 포함하는 파이프라인된 구성으로 수행되는, 명령들을 저장하는 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>28. 제 27 항에 있어서,상기 명령들은, 상기 하나 이상의 프로세서들에 의해 실행될 때, 또한, 상기 하나 이상의 프로세서들로 하여금, 오디오 샘플들의 제 1 시퀀스의 샘플들의 생성과 오디오 샘플들의 제 2 시퀀스의 샘플들의 생성 사이를 샘플별로 교번하게 하는, 명령들을 저장하는 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>29. 장치로서,명령들을 저장하기 위한 수단, 및출력 데이터를 생성하기 위해 입력 데이터를 프로세싱하기 위한 수단을 포함하고,상기 입력 데이터를 프로세싱하기 위한 수단은, 샘플 합성 동작의 제 1 스테이지를 수행하기 위한 수단, 및 상기 샘플 합성 동작의 상기 제 1 스테이지를 수행하기 위한 수단의 출력에 기초하여 상기 샘플 합성 동작의 제 2 스테이지를 수행하기 위한 수단을 포함하고, 상기 샘플 합성 동작의 상기 제 1 스테이지를 수행하기 위한 수단 및 상기 샘플 합성 동작의 상기 제 2 스테이지를 수행하기 위한 수단은, 상기 제 1 스테이지의 수행과 병행하여 상기 제 2 스테이지의 수행을 포함하는 파이프라인된 구성에서 동작하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>30. 제 29 항에 있어서,명령들을 저장하기 위한 수단 및 입력 데이터를 프로세싱하기 위한 수단은 스마트 스피커, 스피커 바, 컴퓨터, 태블릿, 디스플레이 디바이스, 텔레비전, 게이밍 콘솔, 뮤직 플레이어, 라디오, 디지털 비디오 플레이어, 카메라, 내비게이션 디바이스, 차량, 헤드셋, 증강 현실 헤드셋, 혼합 현실 헤드셋, 가상 현실 헤드셋, 항공 차량, 홈 오토메이션 시스템, 음성-활성화 디바이스, 무선 스피커 및 음성 활성화 디바이스, 휴대용 전자 디바이스, 통신 디바이스, 사물 인터넷 (IoT) 디바이스, 가상 현실 (VR) 디바이스, 기지국 또는 모바일 디바이스 중 적어도 하나에 통합되는, 장치. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>RAJENDRAN, VIVEK</engName><name>라젠드란 비베크</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>KULKARNI, PRAJAKT</engName><name>쿨카르니 프라자크트</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>SKORDILIS, ZISIS IASON</engName><name>스코르딜리스 지시스 이아손</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>그리스</priorityApplicationCountry><priorityApplicationDate>2022.01.18</priorityApplicationDate><priorityApplicationNumber>20220100043</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.07.08</receiptDate><receiptNumber>1-1-2024-0739261-53</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.08.21</receiptDate><receiptNumber>1-5-2024-0136853-33</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247022824.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338e61703986b59c14dd7a978f716ce0e11a167d98987b0bedd47484a79fb39190d1983c7749c4917fcb439ee4f38a692fc9b6ffe5fbd26f1e81</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf7696784467b677848ff1ee37d1eed4c03e97bc35a1f7db01a5f2277e64151bfeff4f5e705acc16df39bba241a2ef24099e495d0c089e98f5</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>