---
title: 北航计组P7的总结和梳理
author: lonelywatch
date: 2022-12-4 22:59 +0800
categories: [BUAA,计组]
tags: [计组]
---

## P7（倒数第二P）

### 它要我们干什么

​		在做到这里的时候我一开始是迷茫的，课程组给的教程也较为散乱，在做完后我觉得应该是这样的：

> ​		我们要做一个蜜汁MIPS微系统，他通过系统桥连接外设，外设产生中断，程序内部产生异常（这里可能会和其他地方的表述不符合），我们需要一个协处理器CP0来接收分析这些中断和异常信号，并能够进入异常处理程序。
>
> 

***

***

###  包含的东西

​		在想明白P7需要我们做什么之后就会简单很多，除了P6的流水线以外，它包含这么些东西：

#### 系统桥（Bridge）

***

​			其实在P7本质上沟通外设就像沟通DM一样，只不过形式有所不同，个人觉得系统桥的作用就是给不确定数目的外设提供一个统一的渠道，根据地址的范围，进行数据的交流。大概就像这样

```verilog
module BRIDGE(
    input [31:0] m_addr, 		//从CPUM级输出的地址
    input [3 :0] m_byteen,		//写使能
    output[31:0] m_rdata,   	//写入CPU数据
   //input [31:0] m_wdata,		//写入外设数据
    //(wdata 和addr在外面直接连接就好，没有影响)
    
    //设备写使能
    output [x:y] dev1_en,
    output [x:y] dev2_en,
    ..........
    //
    // dev1_wdata = m_wdata
    // dev2_wdata = m_wdata;
    //.............
    //写入数据直接
    
    assign m_rdata = (.....)?xxxx:xxxx;
    //根据地址译码
    
);
    
    
endmodule
```

​		对外设输出写使能，写入数据，写入地址，从外设读数据。

根据这个地址空间来译码：

![address](/assets/img/co/p7/address.PNG)

****

****

#### 计时器

​		输出中断的来源之一，我们有两个计时器，TC0和TC1。

​		其中有三个32位寄存器，按地址排布分别为CTRL(控制寄存器)，PRESET（初值寄存器），COUNT（计数值寄存器）。

​	共有两种计时模式（这里我们并不关心，嗯对就是不关心），原理大致是CTRL控制将PRESET输入到COUNT，COUNT为0则输出中断信号，异常处理程序（我们不需要实现）会对寄存器进行修改使得中断信号变为0，我们只需要将系统桥与计时器连接即可。不能对其进行的操作会在异常表中列出（不能用lb,lh,sb,sh指令访问三个寄存器，不能sw COUNT寄存器）。

***

***

#### 中断发生器

​	中断发生器放置在tb里面，当宏观PC（我们需要将流水线”理解“为单周期）到达某个值时，产生中断信号，只需要对应修改 m_int_addr,m_int_byteen（系统桥干的事情）即可。

***

***

#### 协处理器0（CP0）

​		比较麻烦的一个东西，课程组没有给出具体的设计,每个人需要自己设计模块和放置的位置.

​		CP0通过接受中断和内部异常（两者统称异常）来产生Req信号进入异常处理程序（即清空流水线，设置PC为异常处理程序入口（0X0000_4180））。我们只需要实现其中的三个寄存器，SR,CAUSE,EPC。

- SR（状态寄存器，负责控制）

  其中我们要用到的位置为：

  > ----
  >
  > SR[15 : 10]  (IM) 对应6个外部中断，只能通过mtc0修改，为1表示允许中断。
  >
  > ---
  >
  > SR[1] (EXL) 任何异常发生时置为1，禁止中断（P7不会有异常嵌套）
  >
  > ----
  >
  > SR[0] (IE) 全局中断使能信号，1表示允许中断
  >
  > 

- CAUSE (记录发生的情况和原因):

  > ---
  >
  > CAUSE[31] (BD) : 为1则表示EPC指向当前指令的前一条指令(**针对延迟槽**)
  >
  > ---
  >
  > CAUSE[15:10] (IP):6位分别表示是否有中断, 每周期由外部中断和两个计时器的中断信号修改
  >
  > ---
  >
  > CAUSE[6:2] (EXCODE) : 异常码,记录异常的原因,只有当异常发生时才写入

- EPC

  > 根据是否为延迟槽指令来存入PC,如果是则PC -4 ,否则PC.

##### 模块接口

​	大致像这样子:

![cp0module](\assets\img\co\cp0.PNG)

#### 异常流水

​	异常信号通过流水流入CP0.

​	评测会对Cause中的Exccode进行检查.

​	对于**同一指令的不同异常,优先选择靠近F级**的异常.

​	对于**不同指令的异常,优先选择靠近M级**的异常.(我的CP0和宏观PC都放在M级).

##### 需要处理的异常

​	![exc](\assets\img\co\p7\exc.PNG)

#### 添加指令

> mtc0,mfc0,syscall,eret

![instr](\assets\img\co\p7\instrm.PNG)

添加指令记得注意暂停和转发,并且eret不支持延迟槽,需要额外的处理.

#### 封装成单周期

> 宏观PC : 在此PC之后的指令都执行完成,之前的(包括自己)都相当于没有完成.

这里我选择M级PC作为宏观PC.

-- 2022-12-5-0:01