DTYPE D1, D2;
CLOCK 1 CLK, 2 CLK2;
SWITCH 1 SW1, 0 SW3, 0 SW4;
NAND 2 G1;
OR 2 G2, 2 G3;
XOR G4;
CONNECT SW3 > D1.DATA, SW4 > D2.DATA;
CONNECT CLK > G2.I2, CLK > G3.I2, G3 > D2.SET;
CONNECT CLK2 > G3.I1, G3 > D1.CLEAR, G3 > D2.CLEAR;
CONNECT SW1 > G2.I1, D2.QBAR > G4.I2, G2 > D1.SET;
CONNECT CLK > D1.CLK, CLK > G1.I1, CLK > G1.I2;
CONNECT G1 > D2.CLK, D1.Q > G4.I1;
MONITOR D2.Q, D2.QBAR, CLK, G4;