# 面试讲述指南（项目怎么说得清楚、可信、有分量）

这份文档面向“面试现场怎么讲”。目标是让你能按不同时间长度（30 秒 / 2 分钟 / 5–10 分钟）稳定输出，并在追问时给出可信证据与边界。

---

## 1. 面试讲述准备（让你说得清楚）

建议每个重点项目准备 2 个版本：

- **60 秒版本**：一句话 + 三个亮点（含指标）
- **5 分钟版本**：背景→架构→关键难点→验证→结果→复盘

并准备 3 类常问问题的标准答案：

- 你最难的 bug 是什么？怎么定位？
- 你做过的 trade-off 是什么？为什么这么选？
- 如果指标提高一倍，你会怎么改架构？

---

## 2. 不同场景下怎么介绍项目（短/中/长三套版本）

同一个项目要准备不同“长度”的说法，面试官怎么问你就切换到对应版本。

### 2.1 30 秒版本（电梯稿：先让对方愿意继续问）

结构：一句话 + 2 个亮点 + 1 个结果。

模板：

- 这是一个【场景/目标】的【系统/模块】，我负责【你负责的关键部分】。
- 主要难点是【约束/瓶颈 1】和【约束/瓶颈 2】，我用了【关键策略】解决。
- 最终做到【指标/结果】（吞吐/时序/资源/稳定性）。

示例（可替换）：

- 这是一个面向实时视频流的 FPGA 加速链路，我负责 RTL 数据通路与缓存调度。
- 难点在带宽与时序目标，我通过流水化与缓存复用把吞吐稳定到 X fps。

### 2.2 2 分钟版本（面试最常用：结构化讲清楚）

结构：Why → What → How → Proof → Result。

- Why：为什么做？业务/比赛要求是什么？
- What：系统边界是什么？输入输出是什么？
- How：关键模块如何拆分？关键策略是什么？
- Proof：你怎么证明对？仿真/对拍/板级/日志。
- Result：给出 1~3 个数字（最好能对比“优化前/后”）。

### 2.3 5–10 分钟版本（深挖：让你看起来“能独立交付”）

结构：架构图 + 数据流 + 关键权衡 + 验证闭环 + 复盘路线。

建议你准备 2 张图（放在 projects 详情页里也行）：

1. 架构图：模块边界清晰（输入/输出/缓存/控制/时钟域）。
2. 指标表：吞吐/延迟/资源/时序（至少 3 列）。

---

## 3. 加分表达：用什么词汇/话术更专业？

核心原则：少形容词，多动词 + 证据。

### 3.1 更“工程化”的动词（优先用这些）

- 设计/实现：实现、重构、参数化、模块化、封装、接口规范化
- 性能：流水化、并行化、缓存复用、带宽预算、背压、调度、仲裁
- 时序：约束、收敛、CDC 处理、时序瓶颈定位
- 验证：对拍、断言、覆盖率、回归、最小复现、二分定位
- 交付：文档化、脚本化、一键复现、可维护性、可扩展性

### 3.2 避免“听起来空”的话

少说：精通/熟练/了解/掌握。
改说：

- 我负责了【具体模块】并完成【具体交付物】。
- 我做了【优化动作】使得【指标】从 A 到 B。
- 我用【验证方法】覆盖【关键场景】，发现并修复了【问题类型】。

### 3.3 回答问题时的“加分句式”

- 先给结论，再给依据：我倾向于用【方案 A】；理由是【约束】下它的【指标】更优。
- 给对比：如果用【方案 B】会带来【代价】，我当时选择【A】来换取【收益】。
- 给边界：这个设计在【条件】下表现最好；如果【条件变化】，我会调整【参数/结构】。

---

## 4. 技能如何体现出来（写得“可信”）

面试官更信“证据”而不是“自评”。建议你把技能写成：技能 → 证据 → 可复现材料。

### 4.1 RTL 设计能力（你擅长）

可写的证据：

- 参数化模块（可配置点清晰）
- 综合/时序报告（fmax、WNS/TNS）
- 资源报表（LUT/FF/BRAM/DSP）
- 波形/对拍结果（功能正确性）

可以这样写：

- 设计参数化数据通路模块（可配置并行度/位宽），综合后在 X MHz 目标下 WNS/TNS 达标。

### 4.2 系统设计能力（你擅长）

可写的证据：

- 系统边界与接口定义（输入/输出/协议/时钟域）
- 数据流与缓存设计（吞吐、延迟）
- 带宽预算与瓶颈分析（为什么这儿是瓶颈）

### 4.3 文档与工程化（很多公司很看重）

你可以在项目里体现：

- README：如何复现、如何运行、关键参数说明
- 脚本：一键综合/一键回归/一键生成报告
- 版本管理：清晰的 commit message、变更记录、指标对比

### 4.4 AI 工具使用（建议的“可信说法”）

关键是强调：你会用，但你负责验证与把关。

- 用 AI 生成初稿（文档/脚本/辅助代码），你负责审查、验证、对齐规范。
- 你会让 AI 做：查资料、生成模板、提炼清单、补齐边界条件。
- 你不会让 AI 做：未经验证直接给最终 RTL/约束/关键逻辑。

一句话模板：

- 我会用 AI 提升效率，但所有关键结论都必须能在波形/报告/测试中自证。

---

## 5. 如何让你说的话“可信度高”（面试官最在意）

### 5.1 可信度来自“三件套”

1. 量化指标：哪怕是区间，也比没有强
2. 可验证材料：报告截图、波形、demo 视频、日志
3. 复盘细节：你怎么定位 bug、怎么做 trade-off

### 5.2 “不知道”也能加分的回答方式

不要硬编。推荐结构：承认边界 → 给思路 → 给下一步验证。

- 这个点我没有最终数据，但我会先看【报告/瓶颈位置】，再用【实验/对比】验证。
- 如果目标是把 fmax 提升，我会先定位关键路径（timing report），再尝试【流水/重定时/约束】。

---

## 6. 热门芯片方向与公司看重什么（对症下药）

下面不是让你“全都会”，而是让你知道每个方向面试会追问什么证据。

### 6.1 AI/加速器（NPU/TPU/推理加速）

常追问：

- 数据流/片上存储层级怎么设计？
- 带宽瓶颈在哪里？怎么做复用？
- 量化与精度怎么权衡？

公司看重的经验：

- 体系结构拆分 + 资源/带宽预算
- 可复现的性能数据（吞吐/延迟/算力利用率）

### 6.2 MCU/嵌入式 SoC

常追问：

- 外设/总线（UART/SPI/I2C/CAN）
- 中断、DMA、低功耗、可靠性

公司看重：

- 规范接口与工程落地（测试、调试、问题定位）

### 6.3 高速接口（PCIe/DDR/以太网/SerDes）

常追问：

- 吞吐/延迟/背压
- 时钟域/CDC
- 约束与时序收敛

公司看重：

- 你能讲清楚“为什么慢”以及你做过的优化闭环

### 6.4 图像/视频处理

常追问：

- 流水线设计、定点化、带宽
- 指标：帧率、延迟、画质对比

公司看重：

- 可展示 demo + 可量化指标 + 可解释的算法/硬件映射

---

## 7. 扬长避短：FPGA 多、ASIC 少，UVM 少怎么办？

这不是缺点本身，关键是“你怎么包装成清晰定位”。

### 7.1 把 FPGA 经验表达成 ASIC 也认可的能力

ASIC/FPGA 共通的硬核能力：

- RTL 质量（可综合、可维护、可扩展）
- 约束与时序思维（即使你不做后端，也要懂约束与收敛逻辑）
- 验证闭环（对拍/断言/覆盖率/回归思维）
- 工程交付（文档、脚本、复现）

建议说法：

- 我主要在 FPGA 上完成系统级闭环，但写的 RTL 按可综合与可迁移的风格组织，关注接口规范与约束思维。

### 7.2 UVM 经验少怎么说更稳

不要直接说“我不会”。
更推荐：说明你掌握的验证方法，并给出你学习/补齐的路径。

- 我日常验证用 SV testbench + 对拍/断言思路，UVM 体系用得少。
- 但我理解 UVM 的组件划分（driver/monitor/scoreboard/sequence）以及覆盖率驱动思路，能快速上手项目规范。

可以在主页/简历体现：

- 验证：SV testbench、scoreboard、assertion、回归脚本（以及你对 UVM 的学习进度）

### 7.3 后端接触少怎么避免被“问穿”

你可以准备“我懂边界”的回答：

- 我目前主要在前端与 FPGA 实现侧，但我能读懂时序报告和约束的关键指标（WNS/TNS、关键路径），也知道常见优化手段（流水/重定时/约束修正）。
- 更深入的 PnR/CTS/STA 细节我没有项目经验，会在入职后按公司流程补齐。
