module _7Seg_Driver_Decode(SW, SEG, AN, LED);
	input [15:0] SW;       // 16ä½æ‹¨åŠ¨å¼€å…?
	output reg[7:0] SEG;      // 7æ®µæ•°ç ç®¡é©±åŠ¨ï¼Œä½ç”µå¹³æœ‰æ•ˆ
	output [7:0] AN;       // 7æ®µæ•°ç ç®¡ç‰‡é?‰ä¿¡å·ï¼Œä½ç”µå¹³æœ‰æ•?
	output [15:0] LED;     // 16ä½LEDæ˜¾ç¤º
	//assign {CA,CB,CC,CD,CE,CF,CG,DP}=SW[7:0];
	assign LED[15:0]=SW[15:0];
	assign AN[7:0]=SW[15:8];
	always@(SW) begin
	    case (SW[3:0])
	        4'b0000:SEG=8'b11000000;
            4'b0001:SEG=8'b11111001;
            4'b0010:SEG=8'b10100100;
            4'b0011:SEG=8'b10110000;
            4'b0100:SEG=8'b10011001;
            4'b0101:SEG=8'b10010010;
            4'b0110:SEG=8'b10000010;
            4'b0111:SEG=8'b11111000;
            
            4'b1000:SEG=8'b10000000;
            4'b1001:SEG=8'b10011000;
            4'b1010:SEG=8'b10001000;
            4'b1011:SEG=8'b10000011;
            4'b1100:SEG=8'b11000110;
            4'b1101:SEG=8'b10100001;
            4'b1110:SEG=8'b10000110;
            4'b1111:SEG=8'b10001110;
        	endcase
	end  
endmodule
