 2
有前驅物取得困難與儀器成本昂貴的缺點，因此目前都還處於研究的階段。所
以，具有低成本及在低溫不靠額外的電力就可自催化孕核成長特性的無電鍍銅製
程便成為奈米銅導線製程的極有利方案。無電鍍銅製程提供了良好的填洞能力 
(Gap-Filling) 及良好的階梯覆蓋率，同時也可利用無電鍍銅沈積晶種層再配合後
續的電鍍銅形成一整合性化學鍍銅法 [8-15]。 
要成功製作 Cu 晶種層的首要條件是要先在基板上製備出均勻的奈米 Pd 
催化顆粒。製備奈米 Pd 催化顆粒主要有兩種方法：（1）置換活化法 （2）敏
化活化法 [12-19]。由於兩者具有不同的還原機制，所以得到的 Pd 催化顆粒也
會有明顯不同的型態 [12-13, 16-19]。然而 Pd 催化顆粒和無電鍍銅膜之間的結
晶過程具有值得注意的一些影響，其中包含表面型態、微結構及結晶結構，甚至
也會影響到電導率及電遷移現象。因此有許多的 Pd/Cu 的結晶機制已被提出
[9-10, 16-23]。但是，當前的研究中只能得知 Pd/Cu 的聚團是由非常小的顆粒所
組成而已 [14-15, 23]。對於 Pd/Cu 的孕核和成長機制當中，特別是初期的 Pd 
的結晶和 Cu 的沉積，以及 TaN/Pd 和 Pd/Cu 的界面層間的機制仍舊未被了
解。先前的研究，我們利用 HRTEM 觀察置換活化法製作 Pd 催化顆粒及無電鍍
銅膜的原子級結晶結構，並提出初期 Pd/Cu 的孕核及成長機制[24]；本期則以
敏化活化無電鍍銅為研究主題，重點也是 HRTEM 觀察分析。 
 
三、研究方法 
本實驗當中使用的基材為 TaN/SiO2/Si (100)。擴散阻障層 TaN 是在 N2 氣
氛下濺鍍在已經濕氧化的 4 吋矽單晶圓 (100) 上。其中 TaN 厚度為 50 nm，
SiO2 的厚度為 550 nm。接著將 TaN/SiO2/Si (100) 基材置於丙酮及硝酸中做超
音波震盪各 10 分鐘，以去除基材表面油污，再利用去離子水清洗基材表面的殘
留化學物質。將清洗完的基材浸入 30°C 的稀釋氫氟酸中，持溫 30 分鐘，以去
除 TaN 表面原生氧化物，最後利用去離子水清洗基材。接著將基材置入含有
SnCl2 與 HCl 敏化液 25°C 持溫 40 秒，再置於 PdCl2 與 HCl 活化液 25°C 持溫
40 秒製作 Pd 的催化顆粒；另外也做置換活化法加以比較，基材置於 PdCl2 、
BOE 及 HNO3 的置換活化溶液中，以 25°C 持溫 120 秒，製作 Pd 的催化顆
粒 [14, 15]。 配製無電鍍銅鍍浴，鍍浴的成分在之前的研究中已提過，在此不
另做介紹，接著將鍍浴升溫至 65  ℃ 後，把有催化顆粒的基材置入鍍浴中，進行
無電鍍銅膜製程 [14, 15]。  
接著利用 SEM (HITACHI S4000) 觀察沉積的 Pd 催化顆粒和 Cu 膜的表
面形態及截面結構。利用 HRTEM (JEOL-2010FXII)的 EDS 及 SAD 分析成分組
成及微結構。 
 
 4
致 Pd 奈米顆粒彼此間孕核成不同結晶方位，形成我們所看到的散亂排列的多晶
Pd 催化顆粒。圖 5(b)為無電鍍 Cu 膜在敏化活化法的 Pd 催化顆粒上的 HRTEM
影像。每個鄰近的FCC 的Pd與Cu晶粒間是以Cu [111] ((111)平面間距為 2.08 Å) 
平行於 Pd [200] ((200)平面間距為 1.94 Å) 的方位關係存在，因此 Cu 膜隨著不同
的 Pd 催化顆粒的結晶方位孕核 [24]。 
在初期鍍膜中，Pd 催化顆粒與 Cu 膜的還原機制與結晶過程影響著這些鍍膜
的晶體結構。Cu 膜的電/應力遷移行為已被發現會深深地受 Cu 的結晶方向所影
響 [25]。因此在研究中我們藉由 HRTEM 分析 Pd 催化顆粒與無電鍍 Cu 膜的結
晶方位關係，將有助於往後控制 ULSI 銅製程中 Cu 導線的遷移行為。 
圖 6 為置換活化與敏化活化無電鍍銅膜成長機制示意圖。置換活化無電鍍銅
的成長過程為 Pd/Cu 顆粒為多晶型態，每個 Pd 顆粒是由約 5 nm 的奈米晶粒
堆疊而成，且晶粒間為高角度晶界；Cu 膜由約 3 nm 的奈米晶粒堆疊而成，且
晶粒與晶粒間亦為高角度晶界。而敏化活化再無電鍍銅的成長過程為 Sn-Pd 顆
粒是以約 5 ~ 10 nm 的低角度晶界排列球狀奈米晶粒形成，銅膜是以奈米晶粒
堆疊在催化 Sn-Pd 顆粒上，而 1 nm 銅奈米晶粒彼此是以低角度晶界排列，同
一區域奈米晶粒有共同的大致指向。 
 
五、結論 
在此研究中，置換活化與敏化活化法的 Pd 催化顆粒與無電鍍 Cu 膜在初期
孕核時的結晶關係已被成功地以 HRTEM 分析出來。以敏化活化法所置備的 Pd
奈米顆粒尺寸約 5-10 nm，鄰近顆粒的結晶方位相近，而與多晶 TaN 之結晶方位
無關。在無電鍍 Cu 製程後發現，Cu 膜中的 Cu 團聚顆粒是由許多 1 nm 左右的
單晶 Cu 奈米顆粒堆疊組成，同時這些 Cu 奈米顆粒是以 Cu [111]平行於 Pd [111]
的方位關係孕核在 Pd 催化顆粒上。與上期製程相較起來，置換活化法所置備的
Pd 是由許多大型的 Pd 顆粒所組成，在每個 Pd 顆粒中有許多約 5 nm 左右的細微
Pd 奈米顆粒所構成，而以 Pd [111]平行於 TaN [111]方式孕核在 TaN 阻障層上；
在後續的無電鍍 Cu 膜中，Cu 膜由許多 3-5 nm 左右的 Cu 奈米顆粒以 Cu [111]
平行於 Pd [200]的方式優選孕核在 Pd 催化顆粒上。 
 
六、計畫成果自評 
本計畫研究內容與原計畫相當符合，且達成預期目標，研究成果相當豐碩。
在之前的本系列研究當中，已經得到很多不錯的研究結果[11-15, 23-24]；而本期
的研究結果很快地已被刊登在 Electrochem. Solid-State Lett. 上 [26]。在此計畫
中，我們成功地得到詳細的無電鍍銅原子級的孕核及成長機制，提供化學法銅製
程重要的研究基礎，對於未來積體電路發展的奈米化將有莫大的助益。 
 6
John Wiley & Sons, NY, 1998. 
22. S.W. Hong, Y.S. Lee, K.C. Park, and J.W. Park, J. Electrochem. Soc., 150, C16 
(2003). 
23. H.H. Hsu, J.W. Yeh, and S.J. Lin, “The Repeated Three-Dimensional Nucleation 
in Electroless Cu Deposition and the Grain Boundary Structure Involved”, J. 
Electrochem. Soc., 150, C813 (2003). 
24. C. H. Lai, Y. C. Sung, S. J. Lin, S. Y. Chang, and J. W. Yeh, “Atomic-Scale 
Observation on the Nucleation and Growth of Displacement-Activated Palladium 
Catalysts and Electroless Copper Plating”, Electrochem. Solid-State Lett., 8, 
C114 (2005). 
25. E. T. Ogawa, K. D. Lee, V. A. Blaschke, and P. S. Ho, IEEE Trans. Reliab., 51, 
403 (2002). 
26. Y. C. Sung, C. H. Lai, S. J. Lin and S. Y. Chang, “Early-Stage Nucleation 
Crystallography of Sensitization-Activated Palladium Catalysts and Electrolessly 
Deposited Copper Films”,  Electrochem. Solid-State Lett., 9, C85 (2006). 
 8
 
 
圖 3  敏化活化法 Pd 催化顆粒與無電鍍 Cu 膜在 TaN 阻障層上的 
截面 HRTEM 影像 
 10
 
 
圖 5  截面 HRTEM 影像： (a) TaN 阻障層上之置換活化法 Pd 催化顆粒，(b) 敏
化活化法 Pd 催化顆粒與無電鍍 Cu 膜 
 
 12
可供推廣之研發成果資料表 
□ 可申請專利  ■ 可技術移轉                           日期：95 年 10 月 31 日 
國科會補助計畫 
計畫名稱：鈀催化無電鍍銅內連線薄膜原子尺度孕核及成長機制之研究(II) 
計畫主持人：林樹均 
計畫編號：NSC 94－2216－E－007－024－ 學門領域：E8 
技術/創作名稱 無電鍍銅內連線薄膜技術 
發明人/創作人 林樹均 
中文： 
利用敏化活化法及置換活化法於 TaN/SiO2/Si 基板上成功成長出無
電鍍銅薄膜。藉由適當的調整基板前處理、敏化活化的溫度與時
間，可得到尺寸小且均勻分佈的 Pd 催化晶種層層。之後無電鍍沈
積上的銅薄膜具有平整度高、連續性佳的表面特性。無電鍍銅膜其
階梯覆蓋性良好，尤其是敏化活化法的無電鍍銅膜具有極優良的填
洞能力。銅薄膜經過 400 °C 保護氣氛下退火後，其室溫電阻率可
以降低至 1.84 µΩ-cm。以無電鍍銅膜作為後續電鍍銅的晶種層，得
到純度相當高、表面粗糙度低、電阻係數低、殘留應力低、填充能
力極佳的銅金屬內連線。 
 
技術說明 
英文： 
可利用之產業 
及 
可開發之產品 
此一低溫電化學鍍銅法，非常適合作為下一世代 65 nm 以下超大
型積體電路中金屬內連線之使用。適用於半導體 IC 產業。 
技術特點 
現在的電鍍銅導線製程中，在 90 nm 以下，Cu 膜不均勻。而無
電鍍銅製程提供了更好的填洞能力及階梯覆蓋率；同時也可利用無
電鍍銅沈積晶種層，再配合後續的電鍍銅形成一整合性鍍銅法。 
推廣及運用的價值 
利用無電鍍銅製程更好的填洞能力及階梯覆蓋率，非常適合作為下
一世代 65 nm 以下超大型積體電路中金屬內連線之使用，而提高
IC 的元件密度。 
※ 1.每項研發成果請填寫一式二份，一份隨成果報告送繳本會，一份送 
貴單位研發成果推廣單位（如技術移轉中心）。 
※ 2.本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
※ 3.本表若不敷使用，請自行影印使用。 
 14
 
 
 
