# 🔋 Gate Oxide & Gate Polysilicon Deposition
> **핵심 목표**: 고품질 Gate Dielectric 형성 및 Gate Electrode 준비로 MOSFET 핵심 성능 확보

## 📖 기본 개념

### 🎯 **Gate Stack의 역할**
- **전기적 제어**: MOSFET 채널 형성을 위한 Gate 전극 시스템
- **절연 기능**: Gate와 채널 간 전기적 절연
- **성능 결정**: 문턱전압, 채널 이동도, 내압 등 핵심 특성 결정

### ⚡ **SiC MOSFET의 특수 도전과제**
```
SiC/SiO₂ 계면의 높은 Dit
     ↓
채널 이동도 저하 (<50 cm²/Vs)
     ↓
★ 계면 품질 개선이 생존 전략
```

### 📐 **Gate Stack 구조**
```
Top:    Gate Poly (5000Å)      ← N+ 도핑, 낮은 저항
        ↓
Middle: Gate Oxide (500Å)      ← 고품질 절연막
        ↓
Bottom: SiC Channel            ← 계면 품질 중요
```

## 🧪 Gate Oxide 형성

### 🔥 **열산화 공정**

#### **공정 조건 최적화**
| 파라미터 | 범위 | 목적 | 제어 포인트 |
|----------|------|------|------------|
| **온도** | 1200-1400°C | SiC 산화 활성화 | 균일한 온도 분포 |
| **분위기** | Dry/Wet O₂ | 산화 속도 제어 | 수분 농도 관리 |
| **시간** | Deal-Grove 모델 | 목표 두께 달성 | 성장 속도 예측 |
| **두께** | ~500Å | 절연성 vs 누설 | ±3% 균일성 |

#### **산화 메커니즘**
- **Deal-Grove 모델**: SiC + 2O₂ → SiO₂ + CO₂
- **속도 제한**: 확산과 반응의 경합
- **특이사항**: CO₂ 생성으로 인한 계면 roughening

### 🔬 **계면 품질 개선 (ONO/OHNO 처리)**

#### **ONO (Oxide-Nitride-Oxide) 공정**
- **1단계**: 초기 산화 (~100Å)
- **2단계**: N₂ 또는 NO 어닐링 (1200°C, 30분)
- **3단계**: 추가 산화 (~400Å)
- **효과**: Dit 감소 (>10배), 채널 이동도 향상

#### **OHNO (Oxide-High temp Nitride-Oxide) 공정**
- **고온 질화**: 1300-1400°C에서 진행
- **장점**: 더 효과적인 계면 개선
- **단점**: 높은 열예산

#### **개선 메커니즘**
- **Carbon 클러스터 제거**: 계면의 C 원자 추출
- **Si-N 결합 형성**: 안정한 계면 상태
- **Interface roughening 완화**: 평활한 계면

## ⚠️ 핵심 제어 포인트

### 🧹 **표면 준비**

#### **세정 시퀀스**
1. **DHF Clean**: 자연 산화막 제거 (<10Å)
2. **SC1 Clean**: 유기 오염 및 입자 제거
3. **SC2 Clean**: 금속 오염 제거
4. **DHF Rinse**: 최종 표면 준비

#### **Time-to-Gate 관리**
- **목표**: 세정 후 1시간 이내 Gate 산화막 성장
- **이유**: 자연 산화막 재성장 방지
- **모니터링**: 표면 산화막 두께 추적

### 📊 **실시간 모니터링**

#### **In-line 측정 항목**
| 측정 항목 | 방법 | 목표값 | 의미 |
|-----------|------|---------|------|
| **두께** | Ellipsometry | 500±15Å | 절연 성능 |
| **균일성** | 9점 측정 | 3σ<3% | 공정 안정성 |
| **C-V 특성** | MOS-CAP | Dit<10¹¹ cm⁻²eV⁻¹ | 계면 품질 |
| **I-V 특성** | 누설 측정 | <10⁻⁹ A/cm² @ 10MV/cm | 절연 품질 |

## 🏗️ Gate Polysilicon 증착

### ⚙️ **LPCVD 공정**

#### **증착 조건**
| 파라미터 | 범위 | 목적 | 제어 포인트 |
|----------|------|------|------------|
| **온도** | 620-650°C | 균일한 증착 | ±2°C 제어 |
| **압력** | 100-300 mTorr | 컨포말 증착 | 압력 안정성 |
| **가스** | SiH₄ 또는 Si₂H₆ | 증착률 제어 | 유량 정확도 |
| **두께** | ~5000Å | 저항 vs 패터닝 | 균일성 확보 |

#### **결정립 구조 제어**
- **성장 모드**: 비정질 → 결정질 전환
- **결정립 크기**: 도핑 균일성에 영향
- **배향성**: (100), (110) 우선 배향
- **응력**: 압축 응력 관리

### 🎯 **Work Function Engineering**

#### **도핑 전략**
| 도핑 타입 | Work Function | 방법 | 적용 |
|-----------|---------------|------|------|
| **N+ Poly** | ~4.1eV | In-situ 또는 이온주입 | **표준** |
| **P+ Poly** | ~5.2eV | 보론 이온주입 | 특수 용도 |
| **Undoped** | ~4.6eV | 본질적 | 연구용 |

#### **도핑 균일성**
- **In-situ 도핑**: 증착 중 동시 첨가
- **이온 주입**: 증착 후 별도 주입
- **활성화**: 고온 어닐링 필요

## 📊 품질 관리 및 특성화

### 🔌 **전기적 특성화**

#### **MOS Capacitor 분석**
- **C-V 측정**: 1MHz, quasi-static
- **추출 파라미터**:
  - Dit (계면 트랩 밀도)
  - Fixed charge (고정 전하)
  - Mobile charge (이동 전하)
  - Oxide thickness

#### **Gate Oxide Integrity (GOI)**
- **Time-Dependent Dielectric Breakdown (TDDB)**
- **Charge-to-Breakdown (QBD)**
- **누설 전류 분포**: Weibull 분석

### 🔬 **물리적 분석**

#### **계면 분석**
| 분석 방법 | 측정 항목 | 정보 | 해상도 |
|-----------|-----------|------|---------|
| **TEM** | 계면 구조, 두께 | 형태학 | <1nm |
| **EELS** | 원소 분포, 결합 상태 | 화학 분석 | ~0.5nm |
| **XPS** | 표면 조성, 화학 상태 | 표면 분석 | ~5nm |
| **SIMS** | 깊이 프로파일 | 원소 분포 | ~2nm |

## 🚨 주요 불량 및 해결

### ❌ **높은 계면 트랩 밀도**
#### **증상**
- 채널 이동도 <50 cm²/Vs
- C-V 스트레치 아웃
- 문턱전압 불안정

#### **원인**
- 불완전한 ONO 처리
- 표면 준비 불량
- 산화 조건 미최적화

#### **해결책**
- ONO 조건 재최적화
- 표면 세정 강화
- 고온 질화 도입

### 💧 **Gate 누설 증가**
#### **증상**
- 높은 Gate 누설 전류
- 낮은 항복전압
- GOI 불량

#### **원인**
- 두께 불균일
- 핀홀 존재
- 오염

#### **해결책**
- 성장 조건 최적화
- 세정 공정 개선
- 품질 모니터링 강화

### 🔧 **Gate Poly 결함**
#### **증상**
- 높은 Gate 저항
- 패터닝 불량
- 응력 크랙

#### **원인**
- 결정립 불균일
- 도핑 농도 부족
- 과도한 응력

#### **해결책**
- 증착 조건 조정
- 도핑 프로파일 개선
- 응력 완화 공정

## 💡 실무 가이드

### ✅ **성공 요인**
1. **완벽한 표면 준비**: 청정하고 매끄러운 SiC 표면
2. **최적화된 ONO 처리**: 계면 트랩 밀도 최소화
3. **정밀한 두께 제어**: 균일하고 재현 가능한 산화막
4. **체계적인 품질 관리**: 실시간 모니터링 및 분석

### ⚠️ **주의 사항**
1. **Time-to-Gate**: 자연 산화막 방지
2. **온도 균일성**: 웨이퍼 전면 균일한 두께
3. **오염 제어**: 금속, 유기물, 입자 완전 차단
4. **응력 관리**: 열팽창 차이 고려

### 🎯 **품질 목표**
- **계면 트랩 밀도**: <10¹¹ cm⁻²eV⁻¹
- **채널 이동도**: >100 cm²/Vs (목표)
- **Gate 누설**: <10⁻⁹ A/cm² @ 10MV/cm
- **두께 균일성**: 3σ <3%

## 🔄 고급 기술 동향

### 🚀 **차세대 기술**
- **High-k Dielectric**: Al₂O₃, HfO₂ 적용
- **Metal Gate**: Work function tuning
- **ALD Gate 산화막**: 원자층 정밀도
- **Plasma Oxidation**: 저온 고품질

### 🔬 **연구 개발 방향**
- **계면 엔지니어링**: 새로운 처리 기술
- **3D 구조**: FinFET, Gate-All-Around
- **AI 최적화**: 머신러닝 기반 공정 제어
- **In-situ 분석**: 실시간 품질 모니터링

## 📚 관련 공정 연계

### ⬅️ **전단계 공정**
- **[[11.0 Field Oxide]]**: 절연 영역 형성 완료
- **표면 세정**: DHF, SC1/SC2 세정

### ➡️ **후단계 공정**
- **[[13.0 GPoly]]**: Gate Electrode 패터닝
- **이온 주입**: Gate 도핑 (필요시)

---

## 🏷️ 태그
#SiC #PowerMOSFET #GateOxide #ThermalOxidation #ONO #OHNO #InterfaceTrap #Dit #ChannelMobility #GPoly #LPCVD #WorkFunction #GOI #ProcessControl #QualityControl

---

> 💡 **학습 포인트**: Gate Oxide & Polysilicon 형성은 SiC MOSFET의 핵심 성능을 결정하는 가장 중요한 공정입니다. SiC/SiO₂ 계면의 높은 트랩 밀도는 채널 이동도를 크게 저하시키므로, ONO/OHNO 처리를 통한 계면 개선이 필수입니다. 완벽한 표면 준비와 정밀한 공정 제어, 그리고 지속적인 품질 모니터링이 고성능 SiC MOSFET 구현의 핵심입니다.