TimeQuest Timing Analyzer report for MIPS
Wed Dec 11 22:47:02 2024
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clock'
 14. Slow 1200mV 85C Model Hold: 'clock'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clock'
 28. Slow 1200mV 0C Model Hold: 'clock'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clock'
 41. Fast 1200mV 0C Model Hold: 'clock'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; MIPS                                               ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 22     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; MIPS.sdc      ; OK     ; Wed Dec 11 22:47:00 2024 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 103.83 MHz ; 103.83 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -8.631 ; -2736.470          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 1.008 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -395.000                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                   ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -8.631 ; PC[1]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.906      ;
; -8.611 ; PC[2]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.886      ;
; -8.599 ; PC[6]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.874      ;
; -8.586 ; PC[1]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.320      ; 9.921      ;
; -8.566 ; PC[1]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.262      ; 9.843      ;
; -8.566 ; PC[2]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.320      ; 9.901      ;
; -8.554 ; PC[6]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.320      ; 9.889      ;
; -8.546 ; PC[2]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.262      ; 9.823      ;
; -8.536 ; PC[1]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.842      ;
; -8.534 ; PC[6]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.262      ; 9.811      ;
; -8.523 ; PC[1]     ; regs[4][3]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.799      ;
; -8.516 ; PC[2]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.822      ;
; -8.510 ; PC[1]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.785      ;
; -8.509 ; PC[1]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.785      ;
; -8.504 ; PC[6]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.810      ;
; -8.503 ; PC[2]     ; regs[4][3]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.779      ;
; -8.494 ; PC[7]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.769      ;
; -8.491 ; PC[6]     ; regs[4][3]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.767      ;
; -8.490 ; PC[2]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.765      ;
; -8.489 ; PC[2]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.765      ;
; -8.478 ; PC[6]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.753      ;
; -8.477 ; PC[6]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.753      ;
; -8.463 ; PC[3]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.738      ;
; -8.460 ; PC[1]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.736      ;
; -8.460 ; PC[0]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.735      ;
; -8.449 ; PC[1]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.286      ; 9.750      ;
; -8.449 ; PC[7]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.320      ; 9.784      ;
; -8.440 ; PC[2]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.716      ;
; -8.429 ; PC[7]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.262      ; 9.706      ;
; -8.429 ; PC[2]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.286      ; 9.730      ;
; -8.418 ; PC[3]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.320      ; 9.753      ;
; -8.417 ; PC[1]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.693      ;
; -8.417 ; PC[1]     ; regs[5][6]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.723      ;
; -8.417 ; PC[6]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.286      ; 9.718      ;
; -8.415 ; PC[0]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.320      ; 9.750      ;
; -8.410 ; PC[6]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.686      ;
; -8.402 ; PC[1]     ; regs[15][1] ; clock        ; clock       ; 1.000        ; 0.263      ; 9.680      ;
; -8.399 ; PC[7]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.705      ;
; -8.398 ; PC[3]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.262      ; 9.675      ;
; -8.397 ; PC[2]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.673      ;
; -8.397 ; PC[2]     ; regs[5][6]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.703      ;
; -8.395 ; PC[0]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.262      ; 9.672      ;
; -8.386 ; PC[7]     ; regs[4][3]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.662      ;
; -8.385 ; PC[6]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.661      ;
; -8.383 ; PC[1]     ; regs[10][3] ; clock        ; clock       ; 1.000        ; 0.290      ; 9.688      ;
; -8.382 ; PC[2]     ; regs[15][1] ; clock        ; clock       ; 1.000        ; 0.263      ; 9.660      ;
; -8.378 ; PC[1]     ; regs[6][7]  ; clock        ; clock       ; 1.000        ; 0.290      ; 9.683      ;
; -8.376 ; PC[1]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.265      ; 9.656      ;
; -8.376 ; PC[1]     ; regs[12][1] ; clock        ; clock       ; 1.000        ; 0.291      ; 9.682      ;
; -8.373 ; PC[7]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.648      ;
; -8.372 ; PC[7]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.648      ;
; -8.370 ; PC[6]     ; regs[15][1] ; clock        ; clock       ; 1.000        ; 0.263      ; 9.648      ;
; -8.368 ; PC[3]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.674      ;
; -8.367 ; PC[6]     ; regs[5][6]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.673      ;
; -8.365 ; PC[0]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.671      ;
; -8.363 ; PC[2]     ; regs[10][3] ; clock        ; clock       ; 1.000        ; 0.290      ; 9.668      ;
; -8.359 ; PC[1]     ; regs[11][1] ; clock        ; clock       ; 1.000        ; 0.292      ; 9.666      ;
; -8.358 ; PC[2]     ; regs[6][7]  ; clock        ; clock       ; 1.000        ; 0.290      ; 9.663      ;
; -8.356 ; PC[2]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.265      ; 9.636      ;
; -8.356 ; PC[2]     ; regs[12][1] ; clock        ; clock       ; 1.000        ; 0.291      ; 9.662      ;
; -8.355 ; PC[3]     ; regs[4][3]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.631      ;
; -8.352 ; PC[0]     ; regs[4][3]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.628      ;
; -8.351 ; PC[6]     ; regs[10][3] ; clock        ; clock       ; 1.000        ; 0.290      ; 9.656      ;
; -8.346 ; PC[1]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.294      ; 9.655      ;
; -8.346 ; PC[6]     ; regs[6][7]  ; clock        ; clock       ; 1.000        ; 0.290      ; 9.651      ;
; -8.344 ; PC[6]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.265      ; 9.624      ;
; -8.344 ; PC[6]     ; regs[12][1] ; clock        ; clock       ; 1.000        ; 0.291      ; 9.650      ;
; -8.342 ; PC[3]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.617      ;
; -8.341 ; PC[3]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.617      ;
; -8.339 ; PC[0]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.614      ;
; -8.339 ; PC[2]     ; regs[11][1] ; clock        ; clock       ; 1.000        ; 0.292      ; 9.646      ;
; -8.338 ; PC[1]     ; regs[13][5] ; clock        ; clock       ; 1.000        ; 0.264      ; 9.617      ;
; -8.338 ; PC[0]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.614      ;
; -8.327 ; PC[6]     ; regs[11][1] ; clock        ; clock       ; 1.000        ; 0.292      ; 9.634      ;
; -8.326 ; PC[2]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.294      ; 9.635      ;
; -8.324 ; PC[4]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.599      ;
; -8.323 ; PC[1]     ; regs[9][1]  ; clock        ; clock       ; 1.000        ; 0.320      ; 9.658      ;
; -8.318 ; PC[2]     ; regs[13][5] ; clock        ; clock       ; 1.000        ; 0.264      ; 9.597      ;
; -8.314 ; PC[1]     ; regs[13][7] ; clock        ; clock       ; 1.000        ; 0.264      ; 9.593      ;
; -8.314 ; PC[6]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.294      ; 9.623      ;
; -8.312 ; PC[7]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.286      ; 9.613      ;
; -8.310 ; PC[1]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.265      ; 9.590      ;
; -8.306 ; PC[6]     ; regs[13][5] ; clock        ; clock       ; 1.000        ; 0.264      ; 9.585      ;
; -8.305 ; PC[1]     ; regs[14][5] ; clock        ; clock       ; 1.000        ; 0.293      ; 9.613      ;
; -8.303 ; PC[2]     ; regs[9][1]  ; clock        ; clock       ; 1.000        ; 0.320      ; 9.638      ;
; -8.301 ; PC[1]     ; regs[13][6] ; clock        ; clock       ; 1.000        ; 0.266      ; 9.582      ;
; -8.296 ; PC[5]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.571      ;
; -8.294 ; PC[2]     ; regs[13][7] ; clock        ; clock       ; 1.000        ; 0.264      ; 9.573      ;
; -8.291 ; PC[6]     ; regs[9][1]  ; clock        ; clock       ; 1.000        ; 0.320      ; 9.626      ;
; -8.290 ; PC[2]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.265      ; 9.570      ;
; -8.287 ; PC[0]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.563      ;
; -8.285 ; PC[2]     ; regs[14][5] ; clock        ; clock       ; 1.000        ; 0.293      ; 9.593      ;
; -8.284 ; PC[1]     ; regs[1][3]  ; clock        ; clock       ; 1.000        ; 0.292      ; 9.591      ;
; -8.284 ; PC[1]     ; regs[14][7] ; clock        ; clock       ; 1.000        ; 0.293      ; 9.592      ;
; -8.282 ; PC[6]     ; regs[13][7] ; clock        ; clock       ; 1.000        ; 0.264      ; 9.561      ;
; -8.281 ; PC[3]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.286      ; 9.582      ;
; -8.281 ; PC[2]     ; regs[13][6] ; clock        ; clock       ; 1.000        ; 0.266      ; 9.562      ;
; -8.280 ; PC[7]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.556      ;
; -8.279 ; PC[4]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.320      ; 9.614      ;
; -8.278 ; PC[1]     ; regs[0][7]  ; clock        ; clock       ; 1.000        ; 0.294      ; 9.587      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                     ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 1.008 ; PC[5]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.229      ;
; 1.012 ; PC[5]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.233      ;
; 1.130 ; PC[4]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.351      ;
; 1.134 ; PC[4]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.355      ;
; 1.273 ; PC[6]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.494      ;
; 1.275 ; regs[11][5] ; mem_d~46    ; clock        ; clock       ; 0.000        ; -0.290     ; 1.142      ;
; 1.277 ; PC[6]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.498      ;
; 1.280 ; PC[3]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.501      ;
; 1.283 ; PC[3]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.504      ;
; 1.288 ; regs[9][5]  ; mem_d~46    ; clock        ; clock       ; 0.000        ; -0.318     ; 1.127      ;
; 1.292 ; PC[7]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.513      ;
; 1.296 ; PC[7]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.517      ;
; 1.344 ; PC[3]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.565      ;
; 1.370 ; PC[0]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.591      ;
; 1.373 ; PC[0]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.594      ;
; 1.443 ; PC[2]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.664      ;
; 1.446 ; PC[2]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.667      ;
; 1.451 ; PC[0]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.672      ;
; 1.469 ; PC[1]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.690      ;
; 1.472 ; PC[1]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.693      ;
; 1.537 ; PC[2]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.758      ;
; 1.542 ; regs[13][4] ; mem_d~1581  ; clock        ; clock       ; 0.000        ; -0.266     ; 1.433      ;
; 1.552 ; PC[1]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.773      ;
; 1.571 ; regs[9][7]  ; mem_d~176   ; clock        ; clock       ; 0.000        ; -0.267     ; 1.461      ;
; 1.581 ; PC[3]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.802      ;
; 1.605 ; regs[11][0] ; mem_d~1697  ; clock        ; clock       ; 0.000        ; -0.276     ; 1.486      ;
; 1.612 ; PC[1]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.833      ;
; 1.616 ; regs[9][2]  ; mem_d~1699  ; clock        ; clock       ; 0.000        ; -0.304     ; 1.469      ;
; 1.651 ; PC[7]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.872      ;
; 1.655 ; PC[4]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.428      ; 2.240      ;
; 1.667 ; PC[0]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.888      ;
; 1.674 ; PC[5]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.895      ;
; 1.678 ; PC[1]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.899      ;
; 1.693 ; PC[3]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.428      ; 2.278      ;
; 1.707 ; PC[3]       ; mem_d~46    ; clock        ; clock       ; 0.000        ; 0.066      ; 1.930      ;
; 1.768 ; PC[5]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.357      ;
; 1.779 ; PC[0]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.428      ; 2.364      ;
; 1.783 ; PC[1]       ; regs[1][7]  ; clock        ; clock       ; 0.000        ; 0.434      ; 2.374      ;
; 1.783 ; regs[11][2] ; mem_d~1699  ; clock        ; clock       ; 0.000        ; -0.276     ; 1.664      ;
; 1.788 ; PC[7]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.428      ; 2.373      ;
; 1.797 ; PC[0]       ; mem_d~46    ; clock        ; clock       ; 0.000        ; 0.066      ; 2.020      ;
; 1.807 ; PC[2]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.028      ;
; 1.813 ; PC[3]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.034      ;
; 1.816 ; PC[7]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.037      ;
; 1.817 ; PC[7]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.038      ;
; 1.829 ; PC[4]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.050      ;
; 1.849 ; PC[2]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.428      ; 2.434      ;
; 1.850 ; PC[4]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.401      ; 2.408      ;
; 1.854 ; PC[6]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.075      ;
; 1.863 ; regs[14][4] ; mem_d~1581  ; clock        ; clock       ; 0.000        ; -0.295     ; 1.725      ;
; 1.868 ; PC[1]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.089      ;
; 1.870 ; PC[2]       ; mem_d~46    ; clock        ; clock       ; 0.000        ; 0.066      ; 2.093      ;
; 1.874 ; PC[2]       ; regs[1][7]  ; clock        ; clock       ; 0.000        ; 0.434      ; 2.465      ;
; 1.885 ; PC[1]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.106      ;
; 1.890 ; PC[4]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.479      ;
; 1.892 ; PC[3]       ; mem_d~1581  ; clock        ; clock       ; 0.000        ; 0.064      ; 2.113      ;
; 1.896 ; PC[6]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.117      ;
; 1.896 ; PC[1]       ; mem_d~46    ; clock        ; clock       ; 0.000        ; 0.066      ; 2.119      ;
; 1.900 ; PC[6]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.121      ;
; 1.901 ; PC[6]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.122      ;
; 1.905 ; PC[5]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.428      ; 2.490      ;
; 1.907 ; PC[1]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.428      ; 2.492      ;
; 1.912 ; regs[11][1] ; mem_d~1698  ; clock        ; clock       ; 0.000        ; -0.276     ; 1.793      ;
; 1.915 ; PC[0]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.136      ;
; 1.921 ; PC[0]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.142      ;
; 1.936 ; PC[5]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.157      ;
; 1.937 ; PC[7]       ; regs[9][3]  ; clock        ; clock       ; 0.000        ; 0.463      ; 2.557      ;
; 1.937 ; PC[5]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.158      ;
; 1.938 ; PC[4]       ; regs[7][1]  ; clock        ; clock       ; 0.000        ; 0.401      ; 2.496      ;
; 1.953 ; PC[5]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.174      ;
; 1.955 ; regs[7][0]  ; mem_d~1697  ; clock        ; clock       ; 0.000        ; -0.244     ; 1.868      ;
; 1.956 ; PC[5]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.177      ;
; 1.962 ; regs[7][5]  ; mem_d~46    ; clock        ; clock       ; 0.000        ; -0.260     ; 1.859      ;
; 1.963 ; regs[13][4] ; mem_d~37    ; clock        ; clock       ; 0.000        ; 0.077      ; 2.197      ;
; 1.965 ; PC[5]       ; mem_d~46    ; clock        ; clock       ; 0.000        ; 0.066      ; 2.188      ;
; 1.968 ; PC[4]       ; regs[9][3]  ; clock        ; clock       ; 0.000        ; 0.463      ; 2.588      ;
; 1.971 ; regs[13][4] ; mem_d~1661  ; clock        ; clock       ; 0.000        ; 0.108      ; 2.236      ;
; 1.972 ; regs[9][4]  ; mem_d~1581  ; clock        ; clock       ; 0.000        ; -0.284     ; 1.845      ;
; 1.977 ; PC[3]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.566      ;
; 1.982 ; PC[0]       ; mem_d~1581  ; clock        ; clock       ; 0.000        ; 0.064      ; 2.203      ;
; 1.983 ; PC[7]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.401      ; 2.541      ;
; 1.993 ; regs[11][5] ; mem_d~1662  ; clock        ; clock       ; 0.000        ; 0.082      ; 2.232      ;
; 1.996 ; regs[9][0]  ; mem_d~1697  ; clock        ; clock       ; 0.000        ; -0.304     ; 1.849      ;
; 1.997 ; PC[0]       ; regs[1][7]  ; clock        ; clock       ; 0.000        ; 0.434      ; 2.588      ;
; 1.999 ; regs[6][0]  ; mem_d~1697  ; clock        ; clock       ; 0.000        ; -0.274     ; 1.882      ;
; 2.006 ; regs[13][4] ; mem_d~1557  ; clock        ; clock       ; 0.000        ; -0.265     ; 1.898      ;
; 2.006 ; PC[0]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.595      ;
; 2.006 ; regs[9][5]  ; mem_d~1662  ; clock        ; clock       ; 0.000        ; 0.054      ; 2.217      ;
; 2.014 ; regs[12][4] ; mem_d~1581  ; clock        ; clock       ; 0.000        ; -0.286     ; 1.885      ;
; 2.020 ; PC[5]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.241      ;
; 2.021 ; PC[6]       ; regs[9][3]  ; clock        ; clock       ; 0.000        ; 0.463      ; 2.641      ;
; 2.023 ; PC[3]       ; regs[1][7]  ; clock        ; clock       ; 0.000        ; 0.434      ; 2.614      ;
; 2.024 ; regs[11][5] ; mem_d~38    ; clock        ; clock       ; 0.000        ; 0.051      ; 2.232      ;
; 2.024 ; PC[2]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.245      ;
; 2.027 ; regs[11][5] ; mem_d~30    ; clock        ; clock       ; 0.000        ; -0.288     ; 1.896      ;
; 2.029 ; regs[11][5] ; mem_d~126   ; clock        ; clock       ; 0.000        ; -0.288     ; 1.898      ;
; 2.033 ; PC[6]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.622      ;
; 2.035 ; PC[1]       ; regs[2][7]  ; clock        ; clock       ; 0.000        ; 0.403      ; 2.595      ;
; 2.035 ; PC[3]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.256      ;
; 2.036 ; PC[3]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.257      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                    ;
+--------+--------------+----------------+------------+-------+------------+------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target     ;
+--------+--------------+----------------+------------+-------+------------+------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~113  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~114  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~115  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~116  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~117  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~118  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~119  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~120  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~121  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~122  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~123  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~124  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~125  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~126  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~127  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~128  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~129  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~130  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~131  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~132  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~133  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~134  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~135  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~136  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~137  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~138  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~139  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~140  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~141  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~142  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~143  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~144  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~145  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~146  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~147  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~148  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~149  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~150  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~151  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~152  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~153  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~154  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~155  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1553 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1554 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1555 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1556 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1557 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1558 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1559 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~156  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1560 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1561 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1562 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1563 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1564 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1565 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1566 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1567 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1568 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1569 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~157  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1570 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1571 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1572 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1573 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1574 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1575 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1576 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1577 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1578 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1579 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~158  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1580 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1581 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1582 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1583 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1584 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~159  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~160  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~161  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~162  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~163  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~164  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1649 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~165  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1650 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1651 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1652 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1653 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1654 ;
+--------+--------------+----------------+------------+-------+------------+------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 4.225 ; 4.262 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -1.619 ; -1.661 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 9.507 ; 9.524 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 8.339 ; 8.349 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 8.696 ; 8.659 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 8.636 ; 8.632 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 9.507 ; 9.524 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 9.056 ; 9.037 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 8.745 ; 8.760 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 9.325 ; 9.302 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 9.165 ; 9.165 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 9.618 ; 9.591 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 9.051 ; 9.003 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 8.888 ; 8.888 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 9.368 ; 9.345 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 9.056 ; 9.038 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 9.618 ; 9.591 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 9.360 ; 9.333 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 9.056 ; 9.071 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 8.857 ; 8.861 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 6.078 ; 6.093 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 6.078 ; 6.093 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 6.361 ; 6.361 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 6.352 ; 6.367 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 6.947 ; 6.977 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 6.517 ; 6.491 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 6.483 ; 6.511 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 6.805 ; 6.827 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 6.877 ; 6.881 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 6.303 ; 6.301 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 6.728 ; 6.684 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 6.572 ; 6.565 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 6.835 ; 6.851 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 6.682 ; 6.740 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 6.997 ; 6.967 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 7.025 ; 7.084 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 6.303 ; 6.301 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 6.663 ; 6.734 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 115.37 MHz ; 115.37 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -7.668 ; -2425.427         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.906 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -395.000                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                    ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -7.668 ; PC[1]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.925      ;
; -7.648 ; PC[2]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.905      ;
; -7.607 ; PC[1]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.243      ; 8.865      ;
; -7.605 ; PC[1]     ; regs[4][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.862      ;
; -7.601 ; PC[1]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.299      ; 8.915      ;
; -7.595 ; PC[6]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.852      ;
; -7.587 ; PC[2]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.243      ; 8.845      ;
; -7.585 ; PC[2]     ; regs[4][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.842      ;
; -7.581 ; PC[2]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.299      ; 8.895      ;
; -7.579 ; PC[1]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.836      ;
; -7.579 ; PC[1]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.865      ;
; -7.564 ; PC[1]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.240      ; 8.819      ;
; -7.561 ; PC[7]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.818      ;
; -7.559 ; PC[2]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.816      ;
; -7.559 ; PC[2]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.845      ;
; -7.544 ; PC[2]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.240      ; 8.799      ;
; -7.534 ; PC[6]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.243      ; 8.792      ;
; -7.534 ; PC[3]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.791      ;
; -7.532 ; PC[6]     ; regs[4][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.789      ;
; -7.530 ; PC[0]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.787      ;
; -7.528 ; PC[6]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.299      ; 8.842      ;
; -7.513 ; PC[1]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.267      ; 8.795      ;
; -7.506 ; PC[6]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.763      ;
; -7.506 ; PC[6]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.792      ;
; -7.500 ; PC[7]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.243      ; 8.758      ;
; -7.498 ; PC[7]     ; regs[4][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.755      ;
; -7.496 ; PC[1]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.753      ;
; -7.494 ; PC[7]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.299      ; 8.808      ;
; -7.493 ; PC[2]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.267      ; 8.775      ;
; -7.492 ; PC[1]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.749      ;
; -7.491 ; PC[6]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.240      ; 8.746      ;
; -7.486 ; PC[1]     ; regs[15][1] ; clock        ; clock       ; 1.000        ; 0.243      ; 8.744      ;
; -7.476 ; PC[1]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.246      ; 8.737      ;
; -7.476 ; PC[2]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.733      ;
; -7.473 ; PC[3]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.243      ; 8.731      ;
; -7.472 ; PC[7]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.729      ;
; -7.472 ; PC[7]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.758      ;
; -7.472 ; PC[2]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.729      ;
; -7.471 ; PC[3]     ; regs[4][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.728      ;
; -7.469 ; PC[0]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.243      ; 8.727      ;
; -7.467 ; PC[0]     ; regs[4][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.724      ;
; -7.467 ; PC[3]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.299      ; 8.781      ;
; -7.466 ; PC[2]     ; regs[15][1] ; clock        ; clock       ; 1.000        ; 0.243      ; 8.724      ;
; -7.463 ; PC[0]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.299      ; 8.777      ;
; -7.459 ; PC[1]     ; regs[12][1] ; clock        ; clock       ; 1.000        ; 0.270      ; 8.744      ;
; -7.457 ; PC[7]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.240      ; 8.712      ;
; -7.456 ; PC[2]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.246      ; 8.717      ;
; -7.454 ; PC[1]     ; regs[11][1] ; clock        ; clock       ; 1.000        ; 0.272      ; 8.741      ;
; -7.450 ; PC[1]     ; regs[5][6]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.736      ;
; -7.449 ; PC[1]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.273      ; 8.737      ;
; -7.448 ; PC[1]     ; regs[10][3] ; clock        ; clock       ; 1.000        ; 0.270      ; 8.733      ;
; -7.445 ; PC[3]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.702      ;
; -7.445 ; PC[3]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.731      ;
; -7.441 ; PC[0]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.698      ;
; -7.441 ; PC[0]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.727      ;
; -7.440 ; PC[6]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.267      ; 8.722      ;
; -7.439 ; PC[2]     ; regs[12][1] ; clock        ; clock       ; 1.000        ; 0.270      ; 8.724      ;
; -7.435 ; PC[1]     ; regs[6][7]  ; clock        ; clock       ; 1.000        ; 0.268      ; 8.718      ;
; -7.435 ; PC[6]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.692      ;
; -7.434 ; PC[2]     ; regs[11][1] ; clock        ; clock       ; 1.000        ; 0.272      ; 8.721      ;
; -7.430 ; PC[3]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.240      ; 8.685      ;
; -7.430 ; PC[2]     ; regs[5][6]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.716      ;
; -7.429 ; PC[2]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.273      ; 8.717      ;
; -7.428 ; PC[2]     ; regs[10][3] ; clock        ; clock       ; 1.000        ; 0.270      ; 8.713      ;
; -7.426 ; PC[0]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.240      ; 8.681      ;
; -7.419 ; PC[6]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.676      ;
; -7.416 ; PC[4]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.673      ;
; -7.415 ; PC[2]     ; regs[6][7]  ; clock        ; clock       ; 1.000        ; 0.268      ; 8.698      ;
; -7.413 ; PC[6]     ; regs[15][1] ; clock        ; clock       ; 1.000        ; 0.243      ; 8.671      ;
; -7.406 ; PC[7]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.267      ; 8.688      ;
; -7.404 ; PC[1]     ; regs[9][1]  ; clock        ; clock       ; 1.000        ; 0.299      ; 8.718      ;
; -7.403 ; PC[6]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.246      ; 8.664      ;
; -7.399 ; PC[1]     ; regs[13][5] ; clock        ; clock       ; 1.000        ; 0.245      ; 8.659      ;
; -7.396 ; PC[1]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.246      ; 8.657      ;
; -7.389 ; PC[6]     ; regs[5][6]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.675      ;
; -7.386 ; PC[6]     ; regs[12][1] ; clock        ; clock       ; 1.000        ; 0.270      ; 8.671      ;
; -7.385 ; PC[7]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.642      ;
; -7.384 ; PC[2]     ; regs[9][1]  ; clock        ; clock       ; 1.000        ; 0.299      ; 8.698      ;
; -7.381 ; PC[6]     ; regs[11][1] ; clock        ; clock       ; 1.000        ; 0.272      ; 8.668      ;
; -7.379 ; PC[7]     ; regs[15][1] ; clock        ; clock       ; 1.000        ; 0.243      ; 8.637      ;
; -7.379 ; PC[3]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.267      ; 8.661      ;
; -7.379 ; PC[2]     ; regs[13][5] ; clock        ; clock       ; 1.000        ; 0.245      ; 8.639      ;
; -7.377 ; PC[1]     ; regs[13][7] ; clock        ; clock       ; 1.000        ; 0.245      ; 8.637      ;
; -7.376 ; PC[6]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.273      ; 8.664      ;
; -7.376 ; PC[2]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.246      ; 8.637      ;
; -7.375 ; PC[0]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.267      ; 8.657      ;
; -7.375 ; PC[6]     ; regs[10][3] ; clock        ; clock       ; 1.000        ; 0.270      ; 8.660      ;
; -7.371 ; PC[1]     ; regs[7][3]  ; clock        ; clock       ; 1.000        ; 0.243      ; 8.629      ;
; -7.369 ; PC[7]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.246      ; 8.630      ;
; -7.368 ; PC[1]     ; regs[14][5] ; clock        ; clock       ; 1.000        ; 0.273      ; 8.656      ;
; -7.367 ; PC[1]     ; regs[13][6] ; clock        ; clock       ; 1.000        ; 0.246      ; 8.628      ;
; -7.367 ; PC[1]     ; regs[0][7]  ; clock        ; clock       ; 1.000        ; 0.273      ; 8.655      ;
; -7.362 ; PC[6]     ; regs[6][7]  ; clock        ; clock       ; 1.000        ; 0.268      ; 8.645      ;
; -7.360 ; PC[1]     ; regs[13][3] ; clock        ; clock       ; 1.000        ; 0.246      ; 8.621      ;
; -7.360 ; PC[0]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.617      ;
; -7.358 ; PC[3]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.615      ;
; -7.357 ; PC[2]     ; regs[13][7] ; clock        ; clock       ; 1.000        ; 0.245      ; 8.617      ;
; -7.355 ; PC[1]     ; regs[1][3]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.641      ;
; -7.355 ; PC[4]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.243      ; 8.613      ;
; -7.354 ; PC[0]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.611      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.906 ; PC[5]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.107      ;
; 0.910 ; PC[5]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.111      ;
; 1.013 ; PC[4]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.214      ;
; 1.017 ; PC[4]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.218      ;
; 1.143 ; PC[6]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.344      ;
; 1.147 ; PC[6]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.348      ;
; 1.160 ; PC[7]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.361      ;
; 1.164 ; PC[7]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.365      ;
; 1.171 ; regs[11][5] ; mem_d~46    ; clock        ; clock       ; 0.000        ; -0.270     ; 1.045      ;
; 1.176 ; PC[3]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.377      ;
; 1.177 ; regs[9][5]  ; mem_d~46    ; clock        ; clock       ; 0.000        ; -0.297     ; 1.024      ;
; 1.178 ; PC[3]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.379      ;
; 1.203 ; PC[3]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.404      ;
; 1.253 ; PC[0]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.454      ;
; 1.255 ; PC[0]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.456      ;
; 1.293 ; PC[0]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.494      ;
; 1.323 ; PC[2]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.524      ;
; 1.325 ; PC[2]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.526      ;
; 1.341 ; PC[1]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.542      ;
; 1.343 ; PC[1]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.544      ;
; 1.370 ; PC[2]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.571      ;
; 1.385 ; PC[1]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.586      ;
; 1.396 ; regs[13][4] ; mem_d~1581  ; clock        ; clock       ; 0.000        ; -0.247     ; 1.293      ;
; 1.414 ; regs[9][7]  ; mem_d~176   ; clock        ; clock       ; 0.000        ; -0.249     ; 1.309      ;
; 1.438 ; regs[11][0] ; mem_d~1697  ; clock        ; clock       ; 0.000        ; -0.258     ; 1.324      ;
; 1.442 ; PC[3]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.643      ;
; 1.449 ; regs[9][2]  ; mem_d~1699  ; clock        ; clock       ; 0.000        ; -0.285     ; 1.308      ;
; 1.455 ; PC[1]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.656      ;
; 1.503 ; PC[4]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.393      ; 2.040      ;
; 1.512 ; PC[7]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.713      ;
; 1.517 ; PC[0]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.718      ;
; 1.525 ; PC[1]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.726      ;
; 1.536 ; PC[5]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.737      ;
; 1.547 ; PC[3]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.393      ; 2.084      ;
; 1.557 ; PC[3]       ; mem_d~46    ; clock        ; clock       ; 0.000        ; 0.059      ; 1.760      ;
; 1.583 ; PC[5]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.124      ;
; 1.591 ; PC[1]       ; regs[1][7]  ; clock        ; clock       ; 0.000        ; 0.398      ; 2.133      ;
; 1.601 ; PC[0]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.393      ; 2.138      ;
; 1.623 ; PC[7]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.393      ; 2.160      ;
; 1.634 ; PC[0]       ; mem_d~46    ; clock        ; clock       ; 0.000        ; 0.059      ; 1.837      ;
; 1.638 ; PC[3]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.839      ;
; 1.639 ; regs[11][2] ; mem_d~1699  ; clock        ; clock       ; 0.000        ; -0.258     ; 1.525      ;
; 1.648 ; PC[2]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.849      ;
; 1.666 ; PC[7]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.867      ;
; 1.666 ; PC[7]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.867      ;
; 1.673 ; PC[1]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.874      ;
; 1.680 ; PC[2]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.393      ; 2.217      ;
; 1.681 ; PC[4]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.882      ;
; 1.681 ; PC[2]       ; regs[1][7]  ; clock        ; clock       ; 0.000        ; 0.398      ; 2.223      ;
; 1.686 ; PC[5]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.393      ; 2.223      ;
; 1.689 ; regs[14][4] ; mem_d~1581  ; clock        ; clock       ; 0.000        ; -0.275     ; 1.558      ;
; 1.690 ; PC[4]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.231      ;
; 1.693 ; PC[6]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.894      ;
; 1.697 ; PC[4]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.368      ; 2.209      ;
; 1.704 ; PC[2]       ; mem_d~46    ; clock        ; clock       ; 0.000        ; 0.059      ; 1.907      ;
; 1.705 ; PC[1]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.906      ;
; 1.720 ; regs[11][1] ; mem_d~1698  ; clock        ; clock       ; 0.000        ; -0.258     ; 1.606      ;
; 1.722 ; PC[1]       ; mem_d~46    ; clock        ; clock       ; 0.000        ; 0.059      ; 1.925      ;
; 1.727 ; PC[0]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.928      ;
; 1.729 ; PC[3]       ; mem_d~1581  ; clock        ; clock       ; 0.000        ; 0.056      ; 1.929      ;
; 1.730 ; PC[6]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.931      ;
; 1.733 ; PC[1]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.393      ; 2.270      ;
; 1.741 ; PC[6]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.942      ;
; 1.741 ; PC[6]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.942      ;
; 1.743 ; PC[5]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.944      ;
; 1.745 ; PC[0]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.946      ;
; 1.746 ; PC[5]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.947      ;
; 1.753 ; PC[3]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.294      ;
; 1.764 ; regs[7][0]  ; mem_d~1697  ; clock        ; clock       ; 0.000        ; -0.226     ; 1.682      ;
; 1.767 ; PC[7]       ; regs[9][3]  ; clock        ; clock       ; 0.000        ; 0.427      ; 2.338      ;
; 1.774 ; PC[4]       ; regs[7][1]  ; clock        ; clock       ; 0.000        ; 0.366      ; 2.284      ;
; 1.775 ; regs[9][4]  ; mem_d~1581  ; clock        ; clock       ; 0.000        ; -0.265     ; 1.654      ;
; 1.776 ; PC[5]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.977      ;
; 1.776 ; PC[5]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.977      ;
; 1.777 ; PC[5]       ; mem_d~46    ; clock        ; clock       ; 0.000        ; 0.059      ; 1.980      ;
; 1.781 ; PC[0]       ; regs[1][7]  ; clock        ; clock       ; 0.000        ; 0.398      ; 2.323      ;
; 1.782 ; PC[0]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.323      ;
; 1.784 ; regs[7][5]  ; mem_d~46    ; clock        ; clock       ; 0.000        ; -0.241     ; 1.687      ;
; 1.792 ; regs[13][4] ; mem_d~1661  ; clock        ; clock       ; 0.000        ; 0.099      ; 2.035      ;
; 1.793 ; regs[13][4] ; mem_d~37    ; clock        ; clock       ; 0.000        ; 0.069      ; 2.006      ;
; 1.803 ; PC[4]       ; regs[9][3]  ; clock        ; clock       ; 0.000        ; 0.427      ; 2.374      ;
; 1.804 ; PC[2]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 2.005      ;
; 1.806 ; PC[0]       ; mem_d~1581  ; clock        ; clock       ; 0.000        ; 0.056      ; 2.006      ;
; 1.812 ; PC[3]       ; regs[1][7]  ; clock        ; clock       ; 0.000        ; 0.398      ; 2.354      ;
; 1.817 ; PC[5]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.057      ; 2.018      ;
; 1.817 ; PC[7]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.368      ; 2.329      ;
; 1.820 ; PC[6]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.361      ;
; 1.821 ; regs[13][4] ; mem_d~1557  ; clock        ; clock       ; 0.000        ; -0.246     ; 1.719      ;
; 1.828 ; regs[9][5]  ; mem_d~1662  ; clock        ; clock       ; 0.000        ; 0.046      ; 2.018      ;
; 1.831 ; regs[11][5] ; mem_d~1662  ; clock        ; clock       ; 0.000        ; 0.073      ; 2.048      ;
; 1.834 ; regs[12][4] ; mem_d~1581  ; clock        ; clock       ; 0.000        ; -0.268     ; 1.710      ;
; 1.834 ; regs[6][0]  ; mem_d~1697  ; clock        ; clock       ; 0.000        ; -0.254     ; 1.724      ;
; 1.835 ; regs[9][0]  ; mem_d~1697  ; clock        ; clock       ; 0.000        ; -0.285     ; 1.694      ;
; 1.837 ; PC[7]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.378      ;
; 1.840 ; regs[9][2]  ; mem_d~267   ; clock        ; clock       ; 0.000        ; 0.024      ; 2.008      ;
; 1.842 ; PC[6]       ; regs[9][3]  ; clock        ; clock       ; 0.000        ; 0.427      ; 2.413      ;
; 1.850 ; PC[4]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.057      ; 2.051      ;
; 1.853 ; PC[4]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.057      ; 2.054      ;
; 1.854 ; PC[2]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.057      ; 2.055      ;
; 1.855 ; regs[9][5]  ; mem_d~38    ; clock        ; clock       ; 0.000        ; 0.016      ; 2.015      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                     ;
+--------+--------------+----------------+------------+-------+------------+------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target     ;
+--------+--------------+----------------+------------+-------+------------+------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~113  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~114  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~115  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~116  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~117  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~118  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~119  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~120  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~121  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~122  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~123  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~124  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~125  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~126  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~127  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~128  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~129  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~130  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~131  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~132  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~133  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~134  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~135  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~136  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~137  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~138  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~139  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~140  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~141  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~142  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~143  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~144  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~145  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~146  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~147  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~148  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~149  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~150  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~151  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~152  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~153  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~154  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~155  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1553 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1554 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1555 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1556 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1557 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1558 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1559 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~156  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1560 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1561 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1562 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1563 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1564 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1565 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1566 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1567 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1568 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1569 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~157  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1570 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1571 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1572 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1573 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1574 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1575 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1576 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1577 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1578 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1579 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~158  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1580 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1581 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1582 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1583 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1584 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~159  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~160  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~161  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~162  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~163  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~164  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1649 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~165  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1650 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1651 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1652 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1653 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1654 ;
+--------+--------------+----------------+------------+-------+------------+------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 3.774 ; 3.984 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -1.464 ; -1.582 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 8.824 ; 8.757 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 7.756 ; 7.722 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 8.099 ; 8.011 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 8.044 ; 7.981 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 8.824 ; 8.757 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 8.423 ; 8.350 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 8.122 ; 8.082 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 8.681 ; 8.599 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 8.518 ; 8.452 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 8.946 ; 8.853 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 8.409 ; 8.302 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 8.262 ; 8.199 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 8.734 ; 8.635 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 8.423 ; 8.361 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 8.946 ; 8.853 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 8.706 ; 8.633 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 8.414 ; 8.373 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 8.241 ; 8.183 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 5.739 ; 5.708 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 5.739 ; 5.708 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 6.003 ; 5.970 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 5.994 ; 5.963 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 6.560 ; 6.504 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 6.149 ; 6.081 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 6.109 ; 6.077 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 6.413 ; 6.393 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 6.475 ; 6.414 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 5.949 ; 5.909 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 6.346 ; 6.245 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 6.201 ; 6.124 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 6.445 ; 6.394 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 6.291 ; 6.300 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 6.596 ; 6.515 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 6.614 ; 6.630 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 5.949 ; 5.909 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 6.294 ; 6.295 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -4.535 ; -1413.694         ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.556 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -423.384                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                    ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -4.535 ; PC[1]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.140      ; 5.682      ;
; -4.523 ; PC[6]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.140      ; 5.670      ;
; -4.520 ; PC[2]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.140      ; 5.667      ;
; -4.499 ; PC[1]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.170      ; 5.676      ;
; -4.490 ; PC[3]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.140      ; 5.637      ;
; -4.487 ; PC[6]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.170      ; 5.664      ;
; -4.484 ; PC[2]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.170      ; 5.661      ;
; -4.475 ; PC[7]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.140      ; 5.622      ;
; -4.454 ; PC[3]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.170      ; 5.631      ;
; -4.452 ; PC[1]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.597      ;
; -4.452 ; PC[1]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.139      ; 5.598      ;
; -4.445 ; PC[1]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.605      ;
; -4.443 ; PC[1]     ; regs[4][3]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.588      ;
; -4.440 ; PC[6]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.585      ;
; -4.440 ; PC[6]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.139      ; 5.586      ;
; -4.439 ; PC[7]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.170      ; 5.616      ;
; -4.437 ; PC[2]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.582      ;
; -4.437 ; PC[2]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.139      ; 5.583      ;
; -4.435 ; PC[1]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.155      ; 5.597      ;
; -4.433 ; PC[6]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.593      ;
; -4.431 ; PC[6]     ; regs[4][3]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.576      ;
; -4.430 ; PC[2]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.590      ;
; -4.428 ; PC[2]     ; regs[4][3]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.573      ;
; -4.423 ; PC[6]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.155      ; 5.585      ;
; -4.420 ; PC[2]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.155      ; 5.582      ;
; -4.414 ; PC[0]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.140      ; 5.561      ;
; -4.407 ; PC[3]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.552      ;
; -4.407 ; PC[3]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.139      ; 5.553      ;
; -4.405 ; PC[1]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.137      ; 5.549      ;
; -4.400 ; PC[1]     ; regs[10][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.560      ;
; -4.400 ; PC[3]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.560      ;
; -4.398 ; PC[1]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.543      ;
; -4.398 ; PC[3]     ; regs[4][3]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.543      ;
; -4.393 ; PC[6]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.137      ; 5.537      ;
; -4.392 ; PC[7]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.537      ;
; -4.392 ; PC[7]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.139      ; 5.538      ;
; -4.390 ; PC[3]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.155      ; 5.552      ;
; -4.390 ; PC[2]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.137      ; 5.534      ;
; -4.388 ; PC[6]     ; regs[10][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.548      ;
; -4.386 ; PC[6]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.531      ;
; -4.385 ; PC[2]     ; regs[10][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.545      ;
; -4.385 ; PC[7]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.545      ;
; -4.383 ; PC[2]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.528      ;
; -4.383 ; PC[7]     ; regs[4][3]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.528      ;
; -4.378 ; PC[0]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.170      ; 5.555      ;
; -4.375 ; PC[7]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.155      ; 5.537      ;
; -4.369 ; PC[4]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.140      ; 5.516      ;
; -4.368 ; PC[1]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.513      ;
; -4.367 ; PC[1]     ; regs[15][1] ; clock        ; clock       ; 1.000        ; 0.141      ; 5.515      ;
; -4.362 ; PC[6]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.507      ;
; -4.360 ; PC[3]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.137      ; 5.504      ;
; -4.356 ; PC[1]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.142      ; 5.505      ;
; -4.355 ; PC[1]     ; regs[11][1] ; clock        ; clock       ; 1.000        ; 0.156      ; 5.518      ;
; -4.355 ; PC[3]     ; regs[10][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.515      ;
; -4.355 ; PC[6]     ; regs[15][1] ; clock        ; clock       ; 1.000        ; 0.141      ; 5.503      ;
; -4.354 ; PC[1]     ; regs[12][1] ; clock        ; clock       ; 1.000        ; 0.156      ; 5.517      ;
; -4.354 ; PC[1]     ; regs[5][6]  ; clock        ; clock       ; 1.000        ; 0.154      ; 5.515      ;
; -4.353 ; PC[3]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.498      ;
; -4.353 ; PC[2]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.498      ;
; -4.352 ; PC[2]     ; regs[15][1] ; clock        ; clock       ; 1.000        ; 0.141      ; 5.500      ;
; -4.349 ; PC[1]     ; regs[9][1]  ; clock        ; clock       ; 1.000        ; 0.170      ; 5.526      ;
; -4.349 ; PC[5]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.140      ; 5.496      ;
; -4.348 ; PC[6]     ; regs[5][6]  ; clock        ; clock       ; 1.000        ; 0.154      ; 5.509      ;
; -4.347 ; PC[1]     ; regs[6][7]  ; clock        ; clock       ; 1.000        ; 0.153      ; 5.507      ;
; -4.345 ; PC[7]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.137      ; 5.489      ;
; -4.344 ; PC[6]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.142      ; 5.493      ;
; -4.343 ; PC[6]     ; regs[11][1] ; clock        ; clock       ; 1.000        ; 0.156      ; 5.506      ;
; -4.342 ; PC[6]     ; regs[12][1] ; clock        ; clock       ; 1.000        ; 0.156      ; 5.505      ;
; -4.341 ; PC[2]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.142      ; 5.490      ;
; -4.340 ; PC[1]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.156      ; 5.503      ;
; -4.340 ; PC[2]     ; regs[11][1] ; clock        ; clock       ; 1.000        ; 0.156      ; 5.503      ;
; -4.340 ; PC[7]     ; regs[10][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.500      ;
; -4.339 ; PC[2]     ; regs[12][1] ; clock        ; clock       ; 1.000        ; 0.156      ; 5.502      ;
; -4.339 ; PC[2]     ; regs[5][6]  ; clock        ; clock       ; 1.000        ; 0.154      ; 5.500      ;
; -4.338 ; PC[7]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.483      ;
; -4.337 ; PC[6]     ; regs[9][1]  ; clock        ; clock       ; 1.000        ; 0.170      ; 5.514      ;
; -4.335 ; PC[6]     ; regs[6][7]  ; clock        ; clock       ; 1.000        ; 0.153      ; 5.495      ;
; -4.334 ; PC[2]     ; regs[9][1]  ; clock        ; clock       ; 1.000        ; 0.170      ; 5.511      ;
; -4.333 ; PC[4]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.170      ; 5.510      ;
; -4.332 ; PC[2]     ; regs[6][7]  ; clock        ; clock       ; 1.000        ; 0.153      ; 5.492      ;
; -4.331 ; PC[0]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.476      ;
; -4.331 ; PC[0]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.139      ; 5.477      ;
; -4.328 ; PC[6]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.156      ; 5.491      ;
; -4.325 ; PC[2]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.156      ; 5.488      ;
; -4.324 ; PC[0]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.484      ;
; -4.322 ; PC[0]     ; regs[4][3]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.467      ;
; -4.322 ; PC[3]     ; regs[15][1] ; clock        ; clock       ; 1.000        ; 0.141      ; 5.470      ;
; -4.320 ; PC[1]     ; regs[13][5] ; clock        ; clock       ; 1.000        ; 0.143      ; 5.470      ;
; -4.314 ; PC[0]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.155      ; 5.476      ;
; -4.313 ; PC[5]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.170      ; 5.490      ;
; -4.311 ; PC[3]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.142      ; 5.460      ;
; -4.310 ; PC[3]     ; regs[11][1] ; clock        ; clock       ; 1.000        ; 0.156      ; 5.473      ;
; -4.309 ; PC[1]     ; regs[5][2]  ; clock        ; clock       ; 1.000        ; 0.154      ; 5.470      ;
; -4.309 ; PC[3]     ; regs[12][1] ; clock        ; clock       ; 1.000        ; 0.156      ; 5.472      ;
; -4.308 ; PC[6]     ; regs[13][5] ; clock        ; clock       ; 1.000        ; 0.143      ; 5.458      ;
; -4.307 ; PC[1]     ; regs[1][3]  ; clock        ; clock       ; 1.000        ; 0.157      ; 5.471      ;
; -4.307 ; PC[7]     ; regs[15][1] ; clock        ; clock       ; 1.000        ; 0.141      ; 5.455      ;
; -4.305 ; PC[2]     ; regs[13][5] ; clock        ; clock       ; 1.000        ; 0.143      ; 5.455      ;
; -4.304 ; PC[3]     ; regs[9][1]  ; clock        ; clock       ; 1.000        ; 0.170      ; 5.481      ;
; -4.302 ; PC[3]     ; regs[6][7]  ; clock        ; clock       ; 1.000        ; 0.153      ; 5.462      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.556 ; PC[5]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.676      ;
; 0.560 ; PC[5]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.680      ;
; 0.622 ; PC[4]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.742      ;
; 0.626 ; PC[4]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.746      ;
; 0.672 ; PC[3]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.792      ;
; 0.672 ; regs[11][5] ; mem_d~46    ; clock        ; clock       ; 0.000        ; -0.156     ; 0.600      ;
; 0.673 ; PC[3]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.793      ;
; 0.679 ; regs[9][5]  ; mem_d~46    ; clock        ; clock       ; 0.000        ; -0.170     ; 0.593      ;
; 0.695 ; PC[6]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.815      ;
; 0.699 ; PC[6]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.819      ;
; 0.709 ; PC[7]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.829      ;
; 0.711 ; PC[3]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.831      ;
; 0.713 ; PC[7]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.833      ;
; 0.724 ; PC[0]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.844      ;
; 0.725 ; PC[0]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.845      ;
; 0.767 ; PC[2]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.887      ;
; 0.768 ; PC[2]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.888      ;
; 0.770 ; PC[0]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.890      ;
; 0.780 ; PC[1]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.900      ;
; 0.781 ; PC[1]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.901      ;
; 0.831 ; regs[13][4] ; mem_d~1581  ; clock        ; clock       ; 0.000        ; -0.144     ; 0.771      ;
; 0.833 ; PC[3]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.953      ;
; 0.835 ; PC[2]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.955      ;
; 0.849 ; PC[1]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.969      ;
; 0.853 ; PC[1]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.973      ;
; 0.854 ; regs[9][7]  ; mem_d~176   ; clock        ; clock       ; 0.000        ; -0.146     ; 0.792      ;
; 0.865 ; regs[11][0] ; mem_d~1697  ; clock        ; clock       ; 0.000        ; -0.153     ; 0.796      ;
; 0.875 ; PC[7]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.995      ;
; 0.876 ; PC[5]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.996      ;
; 0.877 ; regs[9][2]  ; mem_d~1699  ; clock        ; clock       ; 0.000        ; -0.167     ; 0.794      ;
; 0.883 ; PC[0]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.003      ;
; 0.889 ; PC[3]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.233      ; 1.206      ;
; 0.891 ; PC[1]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.011      ;
; 0.900 ; PC[4]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.233      ; 1.217      ;
; 0.925 ; PC[3]       ; mem_d~46    ; clock        ; clock       ; 0.000        ; 0.036      ; 1.045      ;
; 0.939 ; PC[0]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.233      ; 1.256      ;
; 0.944 ; PC[1]       ; regs[1][7]  ; clock        ; clock       ; 0.000        ; 0.235      ; 1.263      ;
; 0.962 ; PC[7]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.082      ;
; 0.963 ; PC[7]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.083      ;
; 0.966 ; PC[2]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.086      ;
; 0.968 ; PC[4]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.088      ;
; 0.969 ; regs[11][2] ; mem_d~1699  ; clock        ; clock       ; 0.000        ; -0.153     ; 0.900      ;
; 0.976 ; PC[7]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.233      ; 1.293      ;
; 0.977 ; PC[0]       ; mem_d~46    ; clock        ; clock       ; 0.000        ; 0.036      ; 1.097      ;
; 0.983 ; PC[6]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.103      ;
; 0.985 ; PC[3]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.105      ;
; 0.997 ; PC[2]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.233      ; 1.314      ;
; 0.998 ; regs[14][4] ; mem_d~1581  ; clock        ; clock       ; 0.000        ; -0.160     ; 0.922      ;
; 0.999 ; PC[5]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.316      ;
; 1.002 ; PC[6]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.122      ;
; 1.002 ; PC[1]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.122      ;
; 1.005 ; PC[4]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.220      ; 1.309      ;
; 1.013 ; PC[1]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.133      ;
; 1.013 ; PC[1]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.233      ; 1.330      ;
; 1.014 ; PC[6]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.134      ;
; 1.015 ; PC[6]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.135      ;
; 1.015 ; PC[0]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.135      ;
; 1.020 ; PC[2]       ; mem_d~46    ; clock        ; clock       ; 0.000        ; 0.036      ; 1.140      ;
; 1.031 ; PC[3]       ; mem_d~1581  ; clock        ; clock       ; 0.000        ; 0.034      ; 1.149      ;
; 1.031 ; PC[5]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.151      ;
; 1.032 ; PC[5]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.152      ;
; 1.033 ; PC[1]       ; mem_d~46    ; clock        ; clock       ; 0.000        ; 0.036      ; 1.153      ;
; 1.035 ; PC[5]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.233      ; 1.352      ;
; 1.041 ; regs[11][1] ; mem_d~1698  ; clock        ; clock       ; 0.000        ; -0.153     ; 0.972      ;
; 1.045 ; PC[7]       ; regs[9][3]  ; clock        ; clock       ; 0.000        ; 0.251      ; 1.380      ;
; 1.046 ; regs[7][0]  ; mem_d~1697  ; clock        ; clock       ; 0.000        ; -0.134     ; 0.996      ;
; 1.046 ; PC[2]       ; regs[1][7]  ; clock        ; clock       ; 0.000        ; 0.235      ; 1.365      ;
; 1.047 ; PC[0]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.167      ;
; 1.049 ; PC[4]       ; regs[7][1]  ; clock        ; clock       ; 0.000        ; 0.217      ; 1.350      ;
; 1.049 ; regs[13][4] ; mem_d~1661  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.194      ;
; 1.050 ; regs[7][5]  ; mem_d~46    ; clock        ; clock       ; 0.000        ; -0.139     ; 0.995      ;
; 1.051 ; regs[13][4] ; mem_d~37    ; clock        ; clock       ; 0.000        ; 0.044      ; 1.179      ;
; 1.055 ; regs[11][5] ; mem_d~1662  ; clock        ; clock       ; 0.000        ; 0.047      ; 1.186      ;
; 1.059 ; PC[4]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.376      ;
; 1.062 ; regs[9][5]  ; mem_d~1662  ; clock        ; clock       ; 0.000        ; 0.033      ; 1.179      ;
; 1.067 ; PC[0]       ; regs[1][7]  ; clock        ; clock       ; 0.000        ; 0.235      ; 1.386      ;
; 1.068 ; regs[11][5] ; mem_d~30    ; clock        ; clock       ; 0.000        ; -0.154     ; 0.998      ;
; 1.068 ; regs[6][0]  ; mem_d~1697  ; clock        ; clock       ; 0.000        ; -0.150     ; 1.002      ;
; 1.069 ; PC[3]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.386      ;
; 1.071 ; regs[11][5] ; mem_d~38    ; clock        ; clock       ; 0.000        ; 0.030      ; 1.185      ;
; 1.071 ; regs[11][5] ; mem_d~126   ; clock        ; clock       ; 0.000        ; -0.154     ; 1.001      ;
; 1.071 ; regs[12][4] ; mem_d~1581  ; clock        ; clock       ; 0.000        ; -0.154     ; 1.001      ;
; 1.074 ; regs[9][0]  ; mem_d~1697  ; clock        ; clock       ; 0.000        ; -0.167     ; 0.991      ;
; 1.075 ; regs[13][4] ; mem_d~1557  ; clock        ; clock       ; 0.000        ; -0.143     ; 1.016      ;
; 1.075 ; regs[9][4]  ; mem_d~1581  ; clock        ; clock       ; 0.000        ; -0.151     ; 1.008      ;
; 1.075 ; regs[9][5]  ; mem_d~30    ; clock        ; clock       ; 0.000        ; -0.168     ; 0.991      ;
; 1.078 ; PC[3]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.198      ;
; 1.078 ; regs[9][5]  ; mem_d~38    ; clock        ; clock       ; 0.000        ; 0.016      ; 1.178      ;
; 1.078 ; regs[9][5]  ; mem_d~126   ; clock        ; clock       ; 0.000        ; -0.168     ; 0.994      ;
; 1.079 ; PC[3]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.199      ;
; 1.081 ; PC[7]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.220      ; 1.385      ;
; 1.083 ; PC[0]       ; mem_d~1581  ; clock        ; clock       ; 0.000        ; 0.034      ; 1.201      ;
; 1.084 ; PC[5]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.204      ;
; 1.085 ; PC[4]       ; regs[9][3]  ; clock        ; clock       ; 0.000        ; 0.251      ; 1.420      ;
; 1.085 ; PC[5]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.205      ;
; 1.089 ; PC[1]       ; regs[2][7]  ; clock        ; clock       ; 0.000        ; 0.219      ; 1.392      ;
; 1.089 ; PC[3]       ; regs[1][7]  ; clock        ; clock       ; 0.000        ; 0.235      ; 1.408      ;
; 1.092 ; PC[2]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.212      ;
; 1.095 ; regs[11][5] ; mem_d~142   ; clock        ; clock       ; 0.000        ; -0.155     ; 1.024      ;
; 1.096 ; regs[11][5] ; mem_d~118   ; clock        ; clock       ; 0.000        ; -0.155     ; 1.025      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                     ;
+--------+--------------+----------------+------------+-------+------------+------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target     ;
+--------+--------------+----------------+------------+-------+------------+------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~113  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~114  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~115  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~116  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~117  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~118  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~119  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~120  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~121  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~122  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~123  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~124  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~125  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~126  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~127  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~128  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~129  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~130  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~131  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~132  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~133  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~134  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~135  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~136  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~137  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~138  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~139  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~140  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~141  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~142  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~143  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~144  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~145  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~146  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~147  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~148  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~149  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~150  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~151  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~152  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~153  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~154  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~155  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1553 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1554 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1555 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1556 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1557 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1558 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1559 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~156  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1560 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1561 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1562 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1563 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1564 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1565 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1566 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1567 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1568 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1569 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~157  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1570 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1571 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1572 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1573 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1574 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1575 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1576 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1577 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1578 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1579 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~158  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1580 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1581 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1582 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1583 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1584 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~159  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~160  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~161  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~162  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~163  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~164  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1649 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~165  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1650 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1651 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1652 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1653 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1654 ;
+--------+--------------+----------------+------------+-------+------------+------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 2.525 ; 2.594 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.967 ; -1.152 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 5.509 ; 5.654 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 4.825 ; 4.902 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 5.016 ; 5.122 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 5.011 ; 5.112 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 5.509 ; 5.654 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 5.219 ; 5.348 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 5.051 ; 5.142 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 5.380 ; 5.497 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 5.298 ; 5.435 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 5.542 ; 5.720 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 5.206 ; 5.326 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 5.132 ; 5.250 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 5.420 ; 5.576 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 5.223 ; 5.338 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 5.542 ; 5.720 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 5.384 ; 5.557 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 5.255 ; 5.367 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 5.120 ; 5.246 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 3.528 ; 3.608 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 3.528 ; 3.608 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 3.686 ; 3.792 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 3.707 ; 3.812 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 4.023 ; 4.175 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 3.774 ; 3.886 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 3.750 ; 3.850 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 3.960 ; 4.080 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 3.982 ; 4.120 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 3.680 ; 3.769 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 3.871 ; 3.992 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 3.797 ; 3.921 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 3.954 ; 4.098 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 3.867 ; 4.013 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 4.053 ; 4.212 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 4.050 ; 4.245 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 3.680 ; 3.769 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 3.859 ; 4.018 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.631    ; 0.556 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -8.631    ; 0.556 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -2736.47  ; 0.0   ; 0.0      ; 0.0     ; -423.384            ;
;  clock           ; -2736.470 ; 0.000 ; N/A      ; N/A     ; -423.384            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 4.225 ; 4.262 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.967 ; -1.152 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 9.507 ; 9.524 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 8.339 ; 8.349 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 8.696 ; 8.659 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 8.636 ; 8.632 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 9.507 ; 9.524 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 9.056 ; 9.037 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 8.745 ; 8.760 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 9.325 ; 9.302 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 9.165 ; 9.165 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 9.618 ; 9.591 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 9.051 ; 9.003 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 8.888 ; 8.888 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 9.368 ; 9.345 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 9.056 ; 9.038 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 9.618 ; 9.591 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 9.360 ; 9.333 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 9.056 ; 9.071 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 8.857 ; 8.861 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 3.528 ; 3.608 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 3.528 ; 3.608 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 3.686 ; 3.792 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 3.707 ; 3.812 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 4.023 ; 4.175 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 3.774 ; 3.886 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 3.750 ; 3.850 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 3.960 ; 4.080 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 3.982 ; 4.120 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 3.680 ; 3.769 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 3.871 ; 3.992 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 3.797 ; 3.921 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 3.954 ; 4.098 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 3.867 ; 4.013 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 4.053 ; 4.212 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 4.050 ; 4.245 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 3.680 ; 3.769 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 3.859 ; 4.018 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; R0_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R0_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R0_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R0_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R0_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R0_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R1_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R1_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 702364   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 702364   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 392   ; 392  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 256   ; 256  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Wed Dec 11 22:47:00 2024
Info: Command: quartus_sta MIPS -c MIPS
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (332104): Reading SDC File: 'MIPS.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.631     -2736.470 clock 
Info (332146): Worst-case hold slack is 1.008
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.008         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -395.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.668
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.668     -2425.427 clock 
Info (332146): Worst-case hold slack is 0.906
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.906         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -395.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.535
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.535     -1413.694 clock 
Info (332146): Worst-case hold slack is 0.556
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.556         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -423.384 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 4595 megabytes
    Info: Processing ended: Wed Dec 11 22:47:02 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:00


