# Modelado en VHDL

Este repositorio contiene una serie de prácticas de modelado digital en **VHDL**, organizadas en cuatro apartados. Cada uno desarrolla módulos y sistemas progresivamente más complejos, desde controladores básicos hasta la integración de un sistema completo.

---

## 📂 Estructura del repositorio

* **Apartado1**
  Implementación de un **controlador de display** y sus bancos de pruebas. Incluye archivos de descripción (`.vhd`) y restricciones (`.xdc`).
  ![Diagrama de Bloques 31](https://github.com/cegurene/Modelado/blob/main/Apartado1/Extraordinaria%20A1.png)

* **Apartado2**
  Desarrollo de módulos adicionales (lógica combinacional y secuencial). Se centra en el diseño modular y la validación mediante testbenches.
  ![Diagrama de Bloques 2](https://github.com/cegurene/Modelado/blob/main/Apartado2/Extraordinaria%20A2.png)

* **Apartado3**
  Modela en recibidor mediante una máquina de estados.
  ![Diagrama de Bloques 3](https://github.com/cegurene/Modelado/blob/main/Apartado3/Extraordinaria%20A3.png)

* **Apartado4**
  Integración del **sistema completo** (`top_system.vhd`) con su banco de pruebas y archivo de restricciones. Integra los 3 apartados anteriores.

---

## 🚀 Conclusión

El repositorio **Modelado** sirve como práctica completa de diseño digital en VHDL, desde módulos básicos hasta la integración de un sistema en su conjunto.
Cada apartado introduce nuevas técnicas y niveles de abstracción, reforzando el aprendizaje del flujo de diseño y simulación en VHDL.
