# 总线
> 总线: 硬件模块之间的`通信协议`

## 异步总线
```text
+-----+ inst  ---> +-----+
| IFU | valid ---> | IDU |
+-----+ <--- ready +-----+
```
> 主机(master): IFU  
> 从机(slave):  IDU
- valid有效时，才认为主机的<font color=purple>信息有效</font>  
- ready有效时,从机才能接收到主机的信息  

## 总线视角下的处理器设计
> 采用`分布式多周期处理器`  

**分布式**: 两个模块能否互相通信只取决与`二者`的状态，和其他模块无关  

## 系统总线
###  必做题1
yoys-sta评估NPC的结果:  
![img](img/yoys-sta评估NPC结果.png '图1 yoys-sta评估NPC结果 :size=70%')  
主频为:`622MHz`  

microbench的train指令周期为1_6000_0000  

## AXI4协议
### 关于bresp,rresp
![img](img/resp不同值代表的含义.png '图2 resp不同值代表的含义 :size=60%')  

- `okay`: 普通访问成功.也可以表示独占访问失败  
- `exokay`: exclusion访问成功  
- `slverr`: 信号成功访问到从站，从站希望向原始主站返回错误条件  
- `decerr`: 译码错误，即从地址中找不到对应的从设备。  
