<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(340,180)" to="(400,180)"/>
    <wire from="(670,340)" to="(720,340)"/>
    <wire from="(670,380)" to="(720,380)"/>
    <wire from="(210,170)" to="(210,430)"/>
    <wire from="(480,220)" to="(530,220)"/>
    <wire from="(340,180)" to="(340,320)"/>
    <wire from="(230,200)" to="(230,400)"/>
    <wire from="(180,200)" to="(230,200)"/>
    <wire from="(210,170)" to="(260,170)"/>
    <wire from="(230,400)" to="(470,400)"/>
    <wire from="(770,360)" to="(810,360)"/>
    <wire from="(380,280)" to="(490,280)"/>
    <wire from="(400,180)" to="(400,210)"/>
    <wire from="(380,240)" to="(420,240)"/>
    <wire from="(180,170)" to="(210,170)"/>
    <wire from="(230,200)" to="(260,200)"/>
    <wire from="(670,300)" to="(670,340)"/>
    <wire from="(520,420)" to="(670,420)"/>
    <wire from="(670,380)" to="(670,420)"/>
    <wire from="(320,180)" to="(340,180)"/>
    <wire from="(400,210)" to="(420,210)"/>
    <wire from="(380,240)" to="(380,280)"/>
    <wire from="(340,320)" to="(490,320)"/>
    <wire from="(540,300)" to="(670,300)"/>
    <wire from="(180,240)" to="(380,240)"/>
    <wire from="(210,430)" to="(470,430)"/>
    <comp lib="1" loc="(480,220)" name="XOR Gate"/>
    <comp lib="0" loc="(530,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(320,180)" name="XOR Gate"/>
    <comp lib="1" loc="(770,360)" name="OR Gate"/>
    <comp lib="0" loc="(180,200)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(540,300)" name="AND Gate"/>
    <comp lib="0" loc="(180,240)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(180,170)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(520,420)" name="AND Gate"/>
    <comp lib="0" loc="(810,360)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
</project>
