/*
 * Copyright (c) 2009-2019 ARM Limited. All rights reserved.
 * 
 * SPDX-License-Identifier: Apache-2.0
 * 
 * Licensed under the Apache License, Version 2.0 (the License); you may
 * not use this file except in compliance with the License.
 * You may obtain a copy of the License at
 * 
 * http://www.apache.org/licenses/LICENSE-2.0
 * 
 * Unless required by applicable law or agreed to in writing, software
 * distributed under the License is distributed on an AS IS BASIS, WITHOUT
 * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
 * See the License for the specific language governing permissions and
 * limitations under the License.
 *
 * @file     CS32F031x.sfd
 * @brief    CMSIS-SVD SFD File
 * @version  1.0
 * @date     17. February 2020
 * @note     Generated by SVDConv V3.3.27 on Monday, 17.02.2020 15:12:25
 *           from File '../SVD/CS32F031x.svd',
 *           last modified on Monday, 17.02.2020 07:11:54
 */




// -----------------------------  Register Item Address: CRC_DATA  --------------------------------
// SVD Line: 30

unsigned int CRC_DATA __AT (0x40023000);



// --------------------------------  Field Item: CRC_DATA_DATA  -----------------------------------
// SVD Line: 39

//  <item> SFDITEM_FIELD__CRC_DATA_DATA
//    <name> DATA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) Data register bits </i>
//    <edit> 
//      <loc> ( (unsigned int)((CRC_DATA >> 0) & 0xFFFFFFFF), ((CRC_DATA = (CRC_DATA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: CRC_DATA  ------------------------------------
// SVD Line: 30

//  <rtree> SFDITEM_REG__CRC_DATA
//    <name> DATA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) Data register </i>
//    <loc> ( (unsigned int)((CRC_DATA >> 0) & 0xFFFFFFFF), ((CRC_DATA = (CRC_DATA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_DATA_DATA </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: CRC_FREDATA  -------------------------------
// SVD Line: 47

unsigned int CRC_FREDATA __AT (0x40023004);



// -----------------------------  Field Item: CRC_FREDATA_FREDATA  --------------------------------
// SVD Line: 56

//  <item> SFDITEM_FIELD__CRC_FREDATA_FREDATA
//    <name> FREDATA </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40023004) Free Data register  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((CRC_FREDATA >> 0) & 0xFF), ((CRC_FREDATA = (CRC_FREDATA & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: CRC_FREDATA  ----------------------------------
// SVD Line: 47

//  <rtree> SFDITEM_REG__CRC_FREDATA
//    <name> FREDATA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023004) free data register </i>
//    <loc> ( (unsigned int)((CRC_FREDATA >> 0) & 0xFFFFFFFF), ((CRC_FREDATA = (CRC_FREDATA & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_FREDATA_FREDATA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CRC_CTR  ---------------------------------
// SVD Line: 65

unsigned int CRC_CTR __AT (0x40023008);



// ---------------------------------  Field Item: CRC_CTR_RST  ------------------------------------
// SVD Line: 74

//  <item> SFDITEM_FIELD__CRC_CTR_RST
//    <name> RST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40023008) reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CTR ) </loc>
//      <o.0..0> RST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CRC_CTR_DINREVMOD  ---------------------------------
// SVD Line: 80

//  <item> SFDITEM_FIELD__CRC_CTR_DINREVMOD
//    <name> DINREVMOD </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40023008) Input data Reverse mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((CRC_CTR >> 5) & 0x3), ((CRC_CTR = (CRC_CTR & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: CRC_CTR_DOREVEN  ----------------------------------
// SVD Line: 86

//  <item> SFDITEM_FIELD__CRC_CTR_DOREVEN
//    <name> DOREVEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40023008) Output data Reverse enable </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CTR ) </loc>
//      <o.7..7> DOREVEN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_CTR  ------------------------------------
// SVD Line: 65

//  <rtree> SFDITEM_REG__CRC_CTR
//    <name> CTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023008) Control register </i>
//    <loc> ( (unsigned int)((CRC_CTR >> 0) & 0xFFFFFFFF), ((CRC_CTR = (CRC_CTR & ~(0xE1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_CTR_RST </item>
//    <item> SFDITEM_FIELD__CRC_CTR_DINREVMOD </item>
//    <item> SFDITEM_FIELD__CRC_CTR_DOREVEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: CRC_INITCFG  -------------------------------
// SVD Line: 94

unsigned int CRC_INITCFG __AT (0x4002300C);



// -----------------------------  Field Item: CRC_INITCFG_INITCFG  --------------------------------
// SVD Line: 103

//  <item> SFDITEM_FIELD__CRC_INITCFG_INITCFG
//    <name> INITCFG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002300C) CRC initial value configuration bits </i>
//    <edit> 
//      <loc> ( (unsigned int)((CRC_INITCFG >> 0) & 0xFFFFFFFF), ((CRC_INITCFG = (CRC_INITCFG & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: CRC_INITCFG  ----------------------------------
// SVD Line: 94

//  <rtree> SFDITEM_REG__CRC_INITCFG
//    <name> INITCFG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002300C) CRC initial value configuration register </i>
//    <loc> ( (unsigned int)((CRC_INITCFG >> 0) & 0xFFFFFFFF), ((CRC_INITCFG = (CRC_INITCFG & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_INITCFG_INITCFG </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: CRC  --------------------------------------
// SVD Line: 18

//  <view> CRC
//    <name> CRC </name>
//    <item> SFDITEM_REG__CRC_DATA </item>
//    <item> SFDITEM_REG__CRC_FREDATA </item>
//    <item> SFDITEM_REG__CRC_CTR </item>
//    <item> SFDITEM_REG__CRC_INITCFG </item>
//  </view>
//  


// ----------------------------  Register Item Address: GPIOF_PFR  --------------------------------
// SVD Line: 124

unsigned int GPIOF_PFR __AT (0x48001400);



// ------------------------------  Field Item: GPIOF_PFR_FUNC15  ----------------------------------
// SVD Line: 133

//  <item> SFDITEM_FIELD__GPIOF_PFR_FUNC15
//    <name> FUNC15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48001400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PFR >> 30) & 0x3), ((GPIOF_PFR = (GPIOF_PFR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PFR_FUNC14  ----------------------------------
// SVD Line: 139

//  <item> SFDITEM_FIELD__GPIOF_PFR_FUNC14
//    <name> FUNC14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48001400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PFR >> 28) & 0x3), ((GPIOF_PFR = (GPIOF_PFR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PFR_FUNC13  ----------------------------------
// SVD Line: 145

//  <item> SFDITEM_FIELD__GPIOF_PFR_FUNC13
//    <name> FUNC13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48001400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PFR >> 26) & 0x3), ((GPIOF_PFR = (GPIOF_PFR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PFR_FUNC12  ----------------------------------
// SVD Line: 151

//  <item> SFDITEM_FIELD__GPIOF_PFR_FUNC12
//    <name> FUNC12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48001400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PFR >> 24) & 0x3), ((GPIOF_PFR = (GPIOF_PFR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PFR_FUNC11  ----------------------------------
// SVD Line: 157

//  <item> SFDITEM_FIELD__GPIOF_PFR_FUNC11
//    <name> FUNC11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48001400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PFR >> 22) & 0x3), ((GPIOF_PFR = (GPIOF_PFR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PFR_FUNC10  ----------------------------------
// SVD Line: 163

//  <item> SFDITEM_FIELD__GPIOF_PFR_FUNC10
//    <name> FUNC10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48001400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PFR >> 20) & 0x3), ((GPIOF_PFR = (GPIOF_PFR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_PFR_FUNC9  ----------------------------------
// SVD Line: 169

//  <item> SFDITEM_FIELD__GPIOF_PFR_FUNC9
//    <name> FUNC9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48001400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PFR >> 18) & 0x3), ((GPIOF_PFR = (GPIOF_PFR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_PFR_FUNC8  ----------------------------------
// SVD Line: 175

//  <item> SFDITEM_FIELD__GPIOF_PFR_FUNC8
//    <name> FUNC8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48001400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PFR >> 16) & 0x3), ((GPIOF_PFR = (GPIOF_PFR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_PFR_FUNC7  ----------------------------------
// SVD Line: 181

//  <item> SFDITEM_FIELD__GPIOF_PFR_FUNC7
//    <name> FUNC7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48001400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PFR >> 14) & 0x3), ((GPIOF_PFR = (GPIOF_PFR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_PFR_FUNC6  ----------------------------------
// SVD Line: 187

//  <item> SFDITEM_FIELD__GPIOF_PFR_FUNC6
//    <name> FUNC6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48001400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PFR >> 12) & 0x3), ((GPIOF_PFR = (GPIOF_PFR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_PFR_FUNC5  ----------------------------------
// SVD Line: 193

//  <item> SFDITEM_FIELD__GPIOF_PFR_FUNC5
//    <name> FUNC5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48001400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PFR >> 10) & 0x3), ((GPIOF_PFR = (GPIOF_PFR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_PFR_FUNC4  ----------------------------------
// SVD Line: 199

//  <item> SFDITEM_FIELD__GPIOF_PFR_FUNC4
//    <name> FUNC4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48001400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PFR >> 8) & 0x3), ((GPIOF_PFR = (GPIOF_PFR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_PFR_FUNC3  ----------------------------------
// SVD Line: 205

//  <item> SFDITEM_FIELD__GPIOF_PFR_FUNC3
//    <name> FUNC3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48001400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PFR >> 6) & 0x3), ((GPIOF_PFR = (GPIOF_PFR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_PFR_FUNC2  ----------------------------------
// SVD Line: 211

//  <item> SFDITEM_FIELD__GPIOF_PFR_FUNC2
//    <name> FUNC2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48001400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PFR >> 4) & 0x3), ((GPIOF_PFR = (GPIOF_PFR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_PFR_FUNC1  ----------------------------------
// SVD Line: 217

//  <item> SFDITEM_FIELD__GPIOF_PFR_FUNC1
//    <name> FUNC1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48001400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PFR >> 2) & 0x3), ((GPIOF_PFR = (GPIOF_PFR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_PFR_FUNC0  ----------------------------------
// SVD Line: 223

//  <item> SFDITEM_FIELD__GPIOF_PFR_FUNC0
//    <name> FUNC0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48001400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PFR >> 0) & 0x3), ((GPIOF_PFR = (GPIOF_PFR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_PFR  -----------------------------------
// SVD Line: 124

//  <rtree> SFDITEM_REG__GPIOF_PFR
//    <name> PFR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001400) GPIO port function register </i>
//    <loc> ( (unsigned int)((GPIOF_PFR >> 0) & 0xFFFFFFFF), ((GPIOF_PFR = (GPIOF_PFR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_PFR_FUNC15 </item>
//    <item> SFDITEM_FIELD__GPIOF_PFR_FUNC14 </item>
//    <item> SFDITEM_FIELD__GPIOF_PFR_FUNC13 </item>
//    <item> SFDITEM_FIELD__GPIOF_PFR_FUNC12 </item>
//    <item> SFDITEM_FIELD__GPIOF_PFR_FUNC11 </item>
//    <item> SFDITEM_FIELD__GPIOF_PFR_FUNC10 </item>
//    <item> SFDITEM_FIELD__GPIOF_PFR_FUNC9 </item>
//    <item> SFDITEM_FIELD__GPIOF_PFR_FUNC8 </item>
//    <item> SFDITEM_FIELD__GPIOF_PFR_FUNC7 </item>
//    <item> SFDITEM_FIELD__GPIOF_PFR_FUNC6 </item>
//    <item> SFDITEM_FIELD__GPIOF_PFR_FUNC5 </item>
//    <item> SFDITEM_FIELD__GPIOF_PFR_FUNC4 </item>
//    <item> SFDITEM_FIELD__GPIOF_PFR_FUNC3 </item>
//    <item> SFDITEM_FIELD__GPIOF_PFR_FUNC2 </item>
//    <item> SFDITEM_FIELD__GPIOF_PFR_FUNC1 </item>
//    <item> SFDITEM_FIELD__GPIOF_PFR_FUNC0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOF_PODENR  ------------------------------
// SVD Line: 231

unsigned int GPIOF_PODENR __AT (0x48001404);



// -----------------------------  Field Item: GPIOF_PODENR_ODEN15  --------------------------------
// SVD Line: 241

//  <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN15
//    <name> ODEN15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001404) Port i output open-drain enable  15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_PODENR ) </loc>
//      <o.15..15> ODEN15
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PODENR_ODEN14  --------------------------------
// SVD Line: 248

//  <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN14
//    <name> ODEN14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001404) Port i output open-drain enable  14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_PODENR ) </loc>
//      <o.14..14> ODEN14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PODENR_ODEN13  --------------------------------
// SVD Line: 255

//  <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN13
//    <name> ODEN13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001404) Port i output open-drain enable  13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_PODENR ) </loc>
//      <o.13..13> ODEN13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PODENR_ODEN12  --------------------------------
// SVD Line: 262

//  <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN12
//    <name> ODEN12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001404) Port i output open-drain enable  12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_PODENR ) </loc>
//      <o.12..12> ODEN12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PODENR_ODEN11  --------------------------------
// SVD Line: 269

//  <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN11
//    <name> ODEN11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001404) Port i output open-drain enable  11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_PODENR ) </loc>
//      <o.11..11> ODEN11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PODENR_ODEN10  --------------------------------
// SVD Line: 276

//  <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN10
//    <name> ODEN10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001404) Port i output open-drain enable  10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_PODENR ) </loc>
//      <o.10..10> ODEN10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PODENR_ODEN9  ---------------------------------
// SVD Line: 283

//  <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN9
//    <name> ODEN9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001404) Port i output open-drain enable  9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_PODENR ) </loc>
//      <o.9..9> ODEN9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PODENR_ODEN8  ---------------------------------
// SVD Line: 290

//  <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN8
//    <name> ODEN8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001404) Port i output open-drain enable  8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_PODENR ) </loc>
//      <o.8..8> ODEN8
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PODENR_ODEN7  ---------------------------------
// SVD Line: 297

//  <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN7
//    <name> ODEN7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001404) Port i output open-drain enable  7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_PODENR ) </loc>
//      <o.7..7> ODEN7
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PODENR_ODEN6  ---------------------------------
// SVD Line: 304

//  <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN6
//    <name> ODEN6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001404) Port i output open-drain enable  6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_PODENR ) </loc>
//      <o.6..6> ODEN6
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PODENR_ODEN5  ---------------------------------
// SVD Line: 311

//  <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN5
//    <name> ODEN5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001404) Port i output open-drain enable  5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_PODENR ) </loc>
//      <o.5..5> ODEN5
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PODENR_ODEN4  ---------------------------------
// SVD Line: 318

//  <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN4
//    <name> ODEN4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001404) Port i output open-drain enable  4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_PODENR ) </loc>
//      <o.4..4> ODEN4
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PODENR_ODEN3  ---------------------------------
// SVD Line: 325

//  <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN3
//    <name> ODEN3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001404) Port i output open-drain enable  3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_PODENR ) </loc>
//      <o.3..3> ODEN3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PODENR_ODEN2  ---------------------------------
// SVD Line: 332

//  <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN2
//    <name> ODEN2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001404) Port i output open-drain enable  2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_PODENR ) </loc>
//      <o.2..2> ODEN2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PODENR_ODEN1  ---------------------------------
// SVD Line: 339

//  <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN1
//    <name> ODEN1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001404) Port i output open-drain enable  1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_PODENR ) </loc>
//      <o.1..1> ODEN1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PODENR_ODEN0  ---------------------------------
// SVD Line: 346

//  <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN0
//    <name> ODEN0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001404) Port i output open-drain enable  0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_PODENR ) </loc>
//      <o.0..0> ODEN0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOF_PODENR  ----------------------------------
// SVD Line: 231

//  <rtree> SFDITEM_REG__GPIOF_PODENR
//    <name> PODENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001404) GPIO port output open-drain enable  register </i>
//    <loc> ( (unsigned int)((GPIOF_PODENR >> 0) & 0xFFFFFFFF), ((GPIOF_PODENR = (GPIOF_PODENR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN15 </item>
//    <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN14 </item>
//    <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN13 </item>
//    <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN12 </item>
//    <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN11 </item>
//    <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN10 </item>
//    <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN9 </item>
//    <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN8 </item>
//    <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN7 </item>
//    <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN6 </item>
//    <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN5 </item>
//    <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN4 </item>
//    <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN3 </item>
//    <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN2 </item>
//    <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN1 </item>
//    <item> SFDITEM_FIELD__GPIOF_PODENR_ODEN0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_POSR  -------------------------------
// SVD Line: 355

unsigned int GPIOF_POSR __AT (0x48001408);



// -------------------------------  Field Item: GPIOF_POSR_OS15  ----------------------------------
// SVD Line: 365

//  <item> SFDITEM_FIELD__GPIOF_POSR_OS15
//    <name> OS15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48001408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_POSR >> 30) & 0x3), ((GPIOF_POSR = (GPIOF_POSR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_POSR_OS14  ----------------------------------
// SVD Line: 372

//  <item> SFDITEM_FIELD__GPIOF_POSR_OS14
//    <name> OS14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48001408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_POSR >> 28) & 0x3), ((GPIOF_POSR = (GPIOF_POSR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_POSR_OS13  ----------------------------------
// SVD Line: 379

//  <item> SFDITEM_FIELD__GPIOF_POSR_OS13
//    <name> OS13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48001408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_POSR >> 26) & 0x3), ((GPIOF_POSR = (GPIOF_POSR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_POSR_OS12  ----------------------------------
// SVD Line: 386

//  <item> SFDITEM_FIELD__GPIOF_POSR_OS12
//    <name> OS12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48001408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_POSR >> 24) & 0x3), ((GPIOF_POSR = (GPIOF_POSR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_POSR_OS11  ----------------------------------
// SVD Line: 393

//  <item> SFDITEM_FIELD__GPIOF_POSR_OS11
//    <name> OS11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48001408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_POSR >> 22) & 0x3), ((GPIOF_POSR = (GPIOF_POSR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_POSR_OS10  ----------------------------------
// SVD Line: 400

//  <item> SFDITEM_FIELD__GPIOF_POSR_OS10
//    <name> OS10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48001408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_POSR >> 20) & 0x3), ((GPIOF_POSR = (GPIOF_POSR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_POSR_OS9  -----------------------------------
// SVD Line: 407

//  <item> SFDITEM_FIELD__GPIOF_POSR_OS9
//    <name> OS9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48001408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_POSR >> 18) & 0x3), ((GPIOF_POSR = (GPIOF_POSR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_POSR_OS8  -----------------------------------
// SVD Line: 414

//  <item> SFDITEM_FIELD__GPIOF_POSR_OS8
//    <name> OS8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48001408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_POSR >> 16) & 0x3), ((GPIOF_POSR = (GPIOF_POSR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_POSR_OS7  -----------------------------------
// SVD Line: 421

//  <item> SFDITEM_FIELD__GPIOF_POSR_OS7
//    <name> OS7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48001408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_POSR >> 14) & 0x3), ((GPIOF_POSR = (GPIOF_POSR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_POSR_OS6  -----------------------------------
// SVD Line: 428

//  <item> SFDITEM_FIELD__GPIOF_POSR_OS6
//    <name> OS6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48001408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_POSR >> 12) & 0x3), ((GPIOF_POSR = (GPIOF_POSR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_POSR_OS5  -----------------------------------
// SVD Line: 435

//  <item> SFDITEM_FIELD__GPIOF_POSR_OS5
//    <name> OS5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48001408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_POSR >> 10) & 0x3), ((GPIOF_POSR = (GPIOF_POSR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_POSR_OS4  -----------------------------------
// SVD Line: 442

//  <item> SFDITEM_FIELD__GPIOF_POSR_OS4
//    <name> OS4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48001408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_POSR >> 8) & 0x3), ((GPIOF_POSR = (GPIOF_POSR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_POSR_OS3  -----------------------------------
// SVD Line: 449

//  <item> SFDITEM_FIELD__GPIOF_POSR_OS3
//    <name> OS3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48001408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_POSR >> 6) & 0x3), ((GPIOF_POSR = (GPIOF_POSR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_POSR_OS2  -----------------------------------
// SVD Line: 456

//  <item> SFDITEM_FIELD__GPIOF_POSR_OS2
//    <name> OS2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48001408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_POSR >> 4) & 0x3), ((GPIOF_POSR = (GPIOF_POSR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_POSR_OS1  -----------------------------------
// SVD Line: 463

//  <item> SFDITEM_FIELD__GPIOF_POSR_OS1
//    <name> OS1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48001408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_POSR >> 2) & 0x3), ((GPIOF_POSR = (GPIOF_POSR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_POSR_OS0  -----------------------------------
// SVD Line: 470

//  <item> SFDITEM_FIELD__GPIOF_POSR_OS0
//    <name> OS0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48001408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_POSR >> 0) & 0x3), ((GPIOF_POSR = (GPIOF_POSR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_POSR  -----------------------------------
// SVD Line: 355

//  <rtree> SFDITEM_REG__GPIOF_POSR
//    <name> POSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001408) GPIO port output speed  register </i>
//    <loc> ( (unsigned int)((GPIOF_POSR >> 0) & 0xFFFFFFFF), ((GPIOF_POSR = (GPIOF_POSR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_POSR_OS15 </item>
//    <item> SFDITEM_FIELD__GPIOF_POSR_OS14 </item>
//    <item> SFDITEM_FIELD__GPIOF_POSR_OS13 </item>
//    <item> SFDITEM_FIELD__GPIOF_POSR_OS12 </item>
//    <item> SFDITEM_FIELD__GPIOF_POSR_OS11 </item>
//    <item> SFDITEM_FIELD__GPIOF_POSR_OS10 </item>
//    <item> SFDITEM_FIELD__GPIOF_POSR_OS9 </item>
//    <item> SFDITEM_FIELD__GPIOF_POSR_OS8 </item>
//    <item> SFDITEM_FIELD__GPIOF_POSR_OS7 </item>
//    <item> SFDITEM_FIELD__GPIOF_POSR_OS6 </item>
//    <item> SFDITEM_FIELD__GPIOF_POSR_OS5 </item>
//    <item> SFDITEM_FIELD__GPIOF_POSR_OS4 </item>
//    <item> SFDITEM_FIELD__GPIOF_POSR_OS3 </item>
//    <item> SFDITEM_FIELD__GPIOF_POSR_OS2 </item>
//    <item> SFDITEM_FIELD__GPIOF_POSR_OS1 </item>
//    <item> SFDITEM_FIELD__GPIOF_POSR_OS0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOF_PUPDR  -------------------------------
// SVD Line: 479

unsigned int GPIOF_PUPDR __AT (0x4800140C);



// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR15  --------------------------------
// SVD Line: 489

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x4800140C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 30) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR14  --------------------------------
// SVD Line: 496

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x4800140C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 28) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR13  --------------------------------
// SVD Line: 503

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x4800140C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 26) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR12  --------------------------------
// SVD Line: 510

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x4800140C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 24) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR11  --------------------------------
// SVD Line: 517

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x4800140C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 22) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR10  --------------------------------
// SVD Line: 524

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x4800140C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 20) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 531

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x4800140C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 18) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 538

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x4800140C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 16) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 545

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x4800140C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 14) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 552

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4800140C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 12) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 559

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4800140C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 10) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 566

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4800140C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 8) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 573

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4800140C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 6) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 580

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4800140C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 4) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 587

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4800140C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 2) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 594

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4800140C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 0) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_PUPDR  ----------------------------------
// SVD Line: 479

//  <rtree> SFDITEM_REG__GPIOF_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800140C) GPIO port pull-up/pull-down  register </i>
//    <loc> ( (unsigned int)((GPIOF_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: GPIOF_DI  --------------------------------
// SVD Line: 603

unsigned int GPIOF_DI __AT (0x48001410);



// --------------------------------  Field Item: GPIOF_DI_DI15  -----------------------------------
// SVD Line: 612

//  <item> SFDITEM_FIELD__GPIOF_DI_DI15
//    <name> DI15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x48001410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DI ) </loc>
//      <o.15..15> DI15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DI_DI14  -----------------------------------
// SVD Line: 619

//  <item> SFDITEM_FIELD__GPIOF_DI_DI14
//    <name> DI14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x48001410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DI ) </loc>
//      <o.14..14> DI14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DI_DI13  -----------------------------------
// SVD Line: 626

//  <item> SFDITEM_FIELD__GPIOF_DI_DI13
//    <name> DI13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x48001410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DI ) </loc>
//      <o.13..13> DI13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DI_DI12  -----------------------------------
// SVD Line: 633

//  <item> SFDITEM_FIELD__GPIOF_DI_DI12
//    <name> DI12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x48001410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DI ) </loc>
//      <o.12..12> DI12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DI_DI11  -----------------------------------
// SVD Line: 640

//  <item> SFDITEM_FIELD__GPIOF_DI_DI11
//    <name> DI11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x48001410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DI ) </loc>
//      <o.11..11> DI11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DI_DI10  -----------------------------------
// SVD Line: 647

//  <item> SFDITEM_FIELD__GPIOF_DI_DI10
//    <name> DI10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x48001410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DI ) </loc>
//      <o.10..10> DI10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DI_DI9  ------------------------------------
// SVD Line: 654

//  <item> SFDITEM_FIELD__GPIOF_DI_DI9
//    <name> DI9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x48001410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DI ) </loc>
//      <o.9..9> DI9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DI_DI8  ------------------------------------
// SVD Line: 661

//  <item> SFDITEM_FIELD__GPIOF_DI_DI8
//    <name> DI8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x48001410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DI ) </loc>
//      <o.8..8> DI8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DI_DI7  ------------------------------------
// SVD Line: 668

//  <item> SFDITEM_FIELD__GPIOF_DI_DI7
//    <name> DI7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x48001410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DI ) </loc>
//      <o.7..7> DI7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DI_DI6  ------------------------------------
// SVD Line: 675

//  <item> SFDITEM_FIELD__GPIOF_DI_DI6
//    <name> DI6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x48001410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DI ) </loc>
//      <o.6..6> DI6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DI_DI5  ------------------------------------
// SVD Line: 682

//  <item> SFDITEM_FIELD__GPIOF_DI_DI5
//    <name> DI5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x48001410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DI ) </loc>
//      <o.5..5> DI5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DI_DI4  ------------------------------------
// SVD Line: 689

//  <item> SFDITEM_FIELD__GPIOF_DI_DI4
//    <name> DI4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x48001410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DI ) </loc>
//      <o.4..4> DI4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DI_DI3  ------------------------------------
// SVD Line: 696

//  <item> SFDITEM_FIELD__GPIOF_DI_DI3
//    <name> DI3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x48001410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DI ) </loc>
//      <o.3..3> DI3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DI_DI2  ------------------------------------
// SVD Line: 703

//  <item> SFDITEM_FIELD__GPIOF_DI_DI2
//    <name> DI2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x48001410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DI ) </loc>
//      <o.2..2> DI2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DI_DI1  ------------------------------------
// SVD Line: 710

//  <item> SFDITEM_FIELD__GPIOF_DI_DI1
//    <name> DI1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x48001410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DI ) </loc>
//      <o.1..1> DI1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DI_DI0  ------------------------------------
// SVD Line: 717

//  <item> SFDITEM_FIELD__GPIOF_DI_DI0
//    <name> DI0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x48001410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DI ) </loc>
//      <o.0..0> DI0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_DI  ------------------------------------
// SVD Line: 603

//  <rtree> SFDITEM_REG__GPIOF_DI
//    <name> DI </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x48001410) GPIO port data input register </i>
//    <loc> ( (unsigned int)((GPIOF_DI >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOF_DI_DI15 </item>
//    <item> SFDITEM_FIELD__GPIOF_DI_DI14 </item>
//    <item> SFDITEM_FIELD__GPIOF_DI_DI13 </item>
//    <item> SFDITEM_FIELD__GPIOF_DI_DI12 </item>
//    <item> SFDITEM_FIELD__GPIOF_DI_DI11 </item>
//    <item> SFDITEM_FIELD__GPIOF_DI_DI10 </item>
//    <item> SFDITEM_FIELD__GPIOF_DI_DI9 </item>
//    <item> SFDITEM_FIELD__GPIOF_DI_DI8 </item>
//    <item> SFDITEM_FIELD__GPIOF_DI_DI7 </item>
//    <item> SFDITEM_FIELD__GPIOF_DI_DI6 </item>
//    <item> SFDITEM_FIELD__GPIOF_DI_DI5 </item>
//    <item> SFDITEM_FIELD__GPIOF_DI_DI4 </item>
//    <item> SFDITEM_FIELD__GPIOF_DI_DI3 </item>
//    <item> SFDITEM_FIELD__GPIOF_DI_DI2 </item>
//    <item> SFDITEM_FIELD__GPIOF_DI_DI1 </item>
//    <item> SFDITEM_FIELD__GPIOF_DI_DI0 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: GPIOF_DO  --------------------------------
// SVD Line: 726

unsigned int GPIOF_DO __AT (0x48001414);



// --------------------------------  Field Item: GPIOF_DO_DO15  -----------------------------------
// SVD Line: 735

//  <item> SFDITEM_FIELD__GPIOF_DO_DO15
//    <name> DO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DO ) </loc>
//      <o.15..15> DO15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DO_DO14  -----------------------------------
// SVD Line: 742

//  <item> SFDITEM_FIELD__GPIOF_DO_DO14
//    <name> DO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DO ) </loc>
//      <o.14..14> DO14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DO_DO13  -----------------------------------
// SVD Line: 749

//  <item> SFDITEM_FIELD__GPIOF_DO_DO13
//    <name> DO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DO ) </loc>
//      <o.13..13> DO13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DO_DO12  -----------------------------------
// SVD Line: 756

//  <item> SFDITEM_FIELD__GPIOF_DO_DO12
//    <name> DO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DO ) </loc>
//      <o.12..12> DO12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DO_DO11  -----------------------------------
// SVD Line: 763

//  <item> SFDITEM_FIELD__GPIOF_DO_DO11
//    <name> DO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DO ) </loc>
//      <o.11..11> DO11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DO_DO10  -----------------------------------
// SVD Line: 770

//  <item> SFDITEM_FIELD__GPIOF_DO_DO10
//    <name> DO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DO ) </loc>
//      <o.10..10> DO10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DO_DO9  ------------------------------------
// SVD Line: 777

//  <item> SFDITEM_FIELD__GPIOF_DO_DO9
//    <name> DO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DO ) </loc>
//      <o.9..9> DO9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DO_DO8  ------------------------------------
// SVD Line: 784

//  <item> SFDITEM_FIELD__GPIOF_DO_DO8
//    <name> DO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DO ) </loc>
//      <o.8..8> DO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DO_DO7  ------------------------------------
// SVD Line: 791

//  <item> SFDITEM_FIELD__GPIOF_DO_DO7
//    <name> DO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DO ) </loc>
//      <o.7..7> DO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DO_DO6  ------------------------------------
// SVD Line: 798

//  <item> SFDITEM_FIELD__GPIOF_DO_DO6
//    <name> DO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DO ) </loc>
//      <o.6..6> DO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DO_DO5  ------------------------------------
// SVD Line: 805

//  <item> SFDITEM_FIELD__GPIOF_DO_DO5
//    <name> DO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DO ) </loc>
//      <o.5..5> DO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DO_DO4  ------------------------------------
// SVD Line: 812

//  <item> SFDITEM_FIELD__GPIOF_DO_DO4
//    <name> DO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DO ) </loc>
//      <o.4..4> DO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DO_DO3  ------------------------------------
// SVD Line: 819

//  <item> SFDITEM_FIELD__GPIOF_DO_DO3
//    <name> DO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DO ) </loc>
//      <o.3..3> DO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DO_DO2  ------------------------------------
// SVD Line: 826

//  <item> SFDITEM_FIELD__GPIOF_DO_DO2
//    <name> DO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DO ) </loc>
//      <o.2..2> DO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DO_DO1  ------------------------------------
// SVD Line: 833

//  <item> SFDITEM_FIELD__GPIOF_DO_DO1
//    <name> DO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DO ) </loc>
//      <o.1..1> DO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_DO_DO0  ------------------------------------
// SVD Line: 840

//  <item> SFDITEM_FIELD__GPIOF_DO_DO0
//    <name> DO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_DO ) </loc>
//      <o.0..0> DO0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_DO  ------------------------------------
// SVD Line: 726

//  <rtree> SFDITEM_REG__GPIOF_DO
//    <name> DO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001414) GPIO port data output register </i>
//    <loc> ( (unsigned int)((GPIOF_DO >> 0) & 0xFFFFFFFF), ((GPIOF_DO = (GPIOF_DO & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_DO_DO15 </item>
//    <item> SFDITEM_FIELD__GPIOF_DO_DO14 </item>
//    <item> SFDITEM_FIELD__GPIOF_DO_DO13 </item>
//    <item> SFDITEM_FIELD__GPIOF_DO_DO12 </item>
//    <item> SFDITEM_FIELD__GPIOF_DO_DO11 </item>
//    <item> SFDITEM_FIELD__GPIOF_DO_DO10 </item>
//    <item> SFDITEM_FIELD__GPIOF_DO_DO9 </item>
//    <item> SFDITEM_FIELD__GPIOF_DO_DO8 </item>
//    <item> SFDITEM_FIELD__GPIOF_DO_DO7 </item>
//    <item> SFDITEM_FIELD__GPIOF_DO_DO6 </item>
//    <item> SFDITEM_FIELD__GPIOF_DO_DO5 </item>
//    <item> SFDITEM_FIELD__GPIOF_DO_DO4 </item>
//    <item> SFDITEM_FIELD__GPIOF_DO_DO3 </item>
//    <item> SFDITEM_FIELD__GPIOF_DO_DO2 </item>
//    <item> SFDITEM_FIELD__GPIOF_DO_DO1 </item>
//    <item> SFDITEM_FIELD__GPIOF_DO_DO0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_SCR  --------------------------------
// SVD Line: 849

unsigned int GPIOF_SCR __AT (0x48001418);



// -------------------------------  Field Item: GPIOF_SCR_BC15  -----------------------------------
// SVD Line: 858

//  <item> SFDITEM_FIELD__GPIOF_SCR_BC15
//    <name> BC15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x48001418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.31..31> BC15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_SCR_BC14  -----------------------------------
// SVD Line: 865

//  <item> SFDITEM_FIELD__GPIOF_SCR_BC14
//    <name> BC14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x48001418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.30..30> BC14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_SCR_BC13  -----------------------------------
// SVD Line: 872

//  <item> SFDITEM_FIELD__GPIOF_SCR_BC13
//    <name> BC13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x48001418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.29..29> BC13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_SCR_BC12  -----------------------------------
// SVD Line: 879

//  <item> SFDITEM_FIELD__GPIOF_SCR_BC12
//    <name> BC12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x48001418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.28..28> BC12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_SCR_BC11  -----------------------------------
// SVD Line: 886

//  <item> SFDITEM_FIELD__GPIOF_SCR_BC11
//    <name> BC11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x48001418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.27..27> BC11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_SCR_BC10  -----------------------------------
// SVD Line: 893

//  <item> SFDITEM_FIELD__GPIOF_SCR_BC10
//    <name> BC10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x48001418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.26..26> BC10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BC9  -----------------------------------
// SVD Line: 900

//  <item> SFDITEM_FIELD__GPIOF_SCR_BC9
//    <name> BC9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x48001418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.25..25> BC9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BC8  -----------------------------------
// SVD Line: 907

//  <item> SFDITEM_FIELD__GPIOF_SCR_BC8
//    <name> BC8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x48001418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.24..24> BC8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BC7  -----------------------------------
// SVD Line: 914

//  <item> SFDITEM_FIELD__GPIOF_SCR_BC7
//    <name> BC7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x48001418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.23..23> BC7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BC6  -----------------------------------
// SVD Line: 921

//  <item> SFDITEM_FIELD__GPIOF_SCR_BC6
//    <name> BC6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x48001418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.22..22> BC6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BC5  -----------------------------------
// SVD Line: 928

//  <item> SFDITEM_FIELD__GPIOF_SCR_BC5
//    <name> BC5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x48001418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.21..21> BC5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BC4  -----------------------------------
// SVD Line: 935

//  <item> SFDITEM_FIELD__GPIOF_SCR_BC4
//    <name> BC4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x48001418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.20..20> BC4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BC3  -----------------------------------
// SVD Line: 942

//  <item> SFDITEM_FIELD__GPIOF_SCR_BC3
//    <name> BC3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x48001418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.19..19> BC3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BC2  -----------------------------------
// SVD Line: 949

//  <item> SFDITEM_FIELD__GPIOF_SCR_BC2
//    <name> BC2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x48001418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.18..18> BC2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BC1  -----------------------------------
// SVD Line: 956

//  <item> SFDITEM_FIELD__GPIOF_SCR_BC1
//    <name> BC1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x48001418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.17..17> BC1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BC0  -----------------------------------
// SVD Line: 963

//  <item> SFDITEM_FIELD__GPIOF_SCR_BC0
//    <name> BC0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x48001418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.16..16> BC0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_SCR_BS15  -----------------------------------
// SVD Line: 970

//  <item> SFDITEM_FIELD__GPIOF_SCR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_SCR_BS14  -----------------------------------
// SVD Line: 977

//  <item> SFDITEM_FIELD__GPIOF_SCR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_SCR_BS13  -----------------------------------
// SVD Line: 984

//  <item> SFDITEM_FIELD__GPIOF_SCR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_SCR_BS12  -----------------------------------
// SVD Line: 991

//  <item> SFDITEM_FIELD__GPIOF_SCR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_SCR_BS11  -----------------------------------
// SVD Line: 998

//  <item> SFDITEM_FIELD__GPIOF_SCR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_SCR_BS10  -----------------------------------
// SVD Line: 1005

//  <item> SFDITEM_FIELD__GPIOF_SCR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BS9  -----------------------------------
// SVD Line: 1012

//  <item> SFDITEM_FIELD__GPIOF_SCR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BS8  -----------------------------------
// SVD Line: 1019

//  <item> SFDITEM_FIELD__GPIOF_SCR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BS7  -----------------------------------
// SVD Line: 1026

//  <item> SFDITEM_FIELD__GPIOF_SCR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BS6  -----------------------------------
// SVD Line: 1033

//  <item> SFDITEM_FIELD__GPIOF_SCR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BS5  -----------------------------------
// SVD Line: 1040

//  <item> SFDITEM_FIELD__GPIOF_SCR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BS4  -----------------------------------
// SVD Line: 1047

//  <item> SFDITEM_FIELD__GPIOF_SCR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BS3  -----------------------------------
// SVD Line: 1054

//  <item> SFDITEM_FIELD__GPIOF_SCR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BS2  -----------------------------------
// SVD Line: 1061

//  <item> SFDITEM_FIELD__GPIOF_SCR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BS1  -----------------------------------
// SVD Line: 1068

//  <item> SFDITEM_FIELD__GPIOF_SCR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_SCR_BS0  -----------------------------------
// SVD Line: 1075

//  <item> SFDITEM_FIELD__GPIOF_SCR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_SCR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_SCR  -----------------------------------
// SVD Line: 849

//  <rtree> SFDITEM_REG__GPIOF_SCR
//    <name> SCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001418) GPIO port set/clear register </i>
//    <loc> ( (unsigned int)((GPIOF_SCR >> 0) & 0xFFFFFFFF), ((GPIOF_SCR = (GPIOF_SCR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BC15 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BC14 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BC13 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BC12 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BC11 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BC10 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BC9 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BC8 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BC7 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BC6 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BC5 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BC4 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BC3 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BC2 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BC1 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BC0 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOF_SCR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_LOCK  -------------------------------
// SVD Line: 1084

unsigned int GPIOF_LOCK __AT (0x4800141C);



// ------------------------------  Field Item: GPIOF_LOCK_LOCKK  ----------------------------------
// SVD Line: 1093

//  <item> SFDITEM_FIELD__GPIOF_LOCK_LOCKK
//    <name> LOCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4800141C) Lock sequence key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LOCK ) </loc>
//      <o.16..16> LOCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LOCK_LOCK15  ---------------------------------
// SVD Line: 1099

//  <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK15
//    <name> LOCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800141C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LOCK ) </loc>
//      <o.15..15> LOCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LOCK_LOCK14  ---------------------------------
// SVD Line: 1106

//  <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK14
//    <name> LOCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800141C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LOCK ) </loc>
//      <o.14..14> LOCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LOCK_LOCK13  ---------------------------------
// SVD Line: 1113

//  <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK13
//    <name> LOCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800141C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LOCK ) </loc>
//      <o.13..13> LOCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LOCK_LOCK12  ---------------------------------
// SVD Line: 1120

//  <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK12
//    <name> LOCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800141C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LOCK ) </loc>
//      <o.12..12> LOCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LOCK_LOCK11  ---------------------------------
// SVD Line: 1127

//  <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK11
//    <name> LOCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800141C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LOCK ) </loc>
//      <o.11..11> LOCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LOCK_LOCK10  ---------------------------------
// SVD Line: 1134

//  <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK10
//    <name> LOCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800141C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LOCK ) </loc>
//      <o.10..10> LOCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LOCK_LOCK9  ----------------------------------
// SVD Line: 1141

//  <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK9
//    <name> LOCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800141C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LOCK ) </loc>
//      <o.9..9> LOCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LOCK_LOCK8  ----------------------------------
// SVD Line: 1148

//  <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK8
//    <name> LOCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800141C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LOCK ) </loc>
//      <o.8..8> LOCK8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LOCK_LOCK7  ----------------------------------
// SVD Line: 1155

//  <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK7
//    <name> LOCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800141C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LOCK ) </loc>
//      <o.7..7> LOCK7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LOCK_LOCK6  ----------------------------------
// SVD Line: 1162

//  <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK6
//    <name> LOCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800141C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LOCK ) </loc>
//      <o.6..6> LOCK6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LOCK_LOCK5  ----------------------------------
// SVD Line: 1169

//  <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK5
//    <name> LOCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800141C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LOCK ) </loc>
//      <o.5..5> LOCK5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LOCK_LOCK4  ----------------------------------
// SVD Line: 1176

//  <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK4
//    <name> LOCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800141C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LOCK ) </loc>
//      <o.4..4> LOCK4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LOCK_LOCK3  ----------------------------------
// SVD Line: 1183

//  <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK3
//    <name> LOCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800141C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LOCK ) </loc>
//      <o.3..3> LOCK3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LOCK_LOCK2  ----------------------------------
// SVD Line: 1190

//  <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK2
//    <name> LOCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800141C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LOCK ) </loc>
//      <o.2..2> LOCK2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LOCK_LOCK1  ----------------------------------
// SVD Line: 1197

//  <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK1
//    <name> LOCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800141C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LOCK ) </loc>
//      <o.1..1> LOCK1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LOCK_LOCK0  ----------------------------------
// SVD Line: 1204

//  <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK0
//    <name> LOCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800141C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LOCK ) </loc>
//      <o.0..0> LOCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_LOCK  -----------------------------------
// SVD Line: 1084

//  <rtree> SFDITEM_REG__GPIOF_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800141C) GPIO port lock register </i>
//    <loc> ( (unsigned int)((GPIOF_LOCK >> 0) & 0xFFFFFFFF), ((GPIOF_LOCK = (GPIOF_LOCK & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_LOCK_LOCKK </item>
//    <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK15 </item>
//    <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK14 </item>
//    <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK13 </item>
//    <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK12 </item>
//    <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK11 </item>
//    <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK10 </item>
//    <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK9 </item>
//    <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK8 </item>
//    <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK7 </item>
//    <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK6 </item>
//    <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK5 </item>
//    <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK4 </item>
//    <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK3 </item>
//    <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK2 </item>
//    <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK1 </item>
//    <item> SFDITEM_FIELD__GPIOF_LOCK_LOCK0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOF_MFSELL  ------------------------------
// SVD Line: 1213

unsigned int GPIOF_MFSELL __AT (0x48001420);



// ----------------------------  Field Item: GPIOF_MFSELL_MFSELL7  --------------------------------
// SVD Line: 1223

//  <item> SFDITEM_FIELD__GPIOF_MFSELL_MFSELL7
//    <name> MFSELL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48001420) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MFSELL >> 28) & 0xF), ((GPIOF_MFSELL = (GPIOF_MFSELL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_MFSELL_MFSELL6  --------------------------------
// SVD Line: 1230

//  <item> SFDITEM_FIELD__GPIOF_MFSELL_MFSELL6
//    <name> MFSELL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48001420) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MFSELL >> 24) & 0xF), ((GPIOF_MFSELL = (GPIOF_MFSELL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_MFSELL_MFSELL5  --------------------------------
// SVD Line: 1237

//  <item> SFDITEM_FIELD__GPIOF_MFSELL_MFSELL5
//    <name> MFSELL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48001420) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MFSELL >> 20) & 0xF), ((GPIOF_MFSELL = (GPIOF_MFSELL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_MFSELL_MFSELL4  --------------------------------
// SVD Line: 1244

//  <item> SFDITEM_FIELD__GPIOF_MFSELL_MFSELL4
//    <name> MFSELL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48001420) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MFSELL >> 16) & 0xF), ((GPIOF_MFSELL = (GPIOF_MFSELL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_MFSELL_MFSELL3  --------------------------------
// SVD Line: 1251

//  <item> SFDITEM_FIELD__GPIOF_MFSELL_MFSELL3
//    <name> MFSELL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48001420) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MFSELL >> 12) & 0xF), ((GPIOF_MFSELL = (GPIOF_MFSELL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_MFSELL_MFSELL2  --------------------------------
// SVD Line: 1258

//  <item> SFDITEM_FIELD__GPIOF_MFSELL_MFSELL2
//    <name> MFSELL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48001420) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MFSELL >> 8) & 0xF), ((GPIOF_MFSELL = (GPIOF_MFSELL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_MFSELL_MFSELL1  --------------------------------
// SVD Line: 1265

//  <item> SFDITEM_FIELD__GPIOF_MFSELL_MFSELL1
//    <name> MFSELL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48001420) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MFSELL >> 4) & 0xF), ((GPIOF_MFSELL = (GPIOF_MFSELL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_MFSELL_MFSELL0  --------------------------------
// SVD Line: 1272

//  <item> SFDITEM_FIELD__GPIOF_MFSELL_MFSELL0
//    <name> MFSELL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48001420) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MFSELL >> 0) & 0xF), ((GPIOF_MFSELL = (GPIOF_MFSELL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOF_MFSELL  ----------------------------------
// SVD Line: 1213

//  <rtree> SFDITEM_REG__GPIOF_MFSELL
//    <name> MFSELL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001420) GPIO multi-function selection low  register </i>
//    <loc> ( (unsigned int)((GPIOF_MFSELL >> 0) & 0xFFFFFFFF), ((GPIOF_MFSELL = (GPIOF_MFSELL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_MFSELL_MFSELL7 </item>
//    <item> SFDITEM_FIELD__GPIOF_MFSELL_MFSELL6 </item>
//    <item> SFDITEM_FIELD__GPIOF_MFSELL_MFSELL5 </item>
//    <item> SFDITEM_FIELD__GPIOF_MFSELL_MFSELL4 </item>
//    <item> SFDITEM_FIELD__GPIOF_MFSELL_MFSELL3 </item>
//    <item> SFDITEM_FIELD__GPIOF_MFSELL_MFSELL2 </item>
//    <item> SFDITEM_FIELD__GPIOF_MFSELL_MFSELL1 </item>
//    <item> SFDITEM_FIELD__GPIOF_MFSELL_MFSELL0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOF_MFSELH  ------------------------------
// SVD Line: 1281

unsigned int GPIOF_MFSELH __AT (0x48001424);



// ----------------------------  Field Item: GPIOF_MFSELH_MFSELH15  -------------------------------
// SVD Line: 1291

//  <item> SFDITEM_FIELD__GPIOF_MFSELH_MFSELH15
//    <name> MFSELH15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48001424) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MFSELH >> 28) & 0xF), ((GPIOF_MFSELH = (GPIOF_MFSELH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_MFSELH_MFSELH14  -------------------------------
// SVD Line: 1298

//  <item> SFDITEM_FIELD__GPIOF_MFSELH_MFSELH14
//    <name> MFSELH14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48001424) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MFSELH >> 24) & 0xF), ((GPIOF_MFSELH = (GPIOF_MFSELH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_MFSELH_MFSELH13  -------------------------------
// SVD Line: 1305

//  <item> SFDITEM_FIELD__GPIOF_MFSELH_MFSELH13
//    <name> MFSELH13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48001424) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MFSELH >> 20) & 0xF), ((GPIOF_MFSELH = (GPIOF_MFSELH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_MFSELH_MFSELH12  -------------------------------
// SVD Line: 1312

//  <item> SFDITEM_FIELD__GPIOF_MFSELH_MFSELH12
//    <name> MFSELH12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48001424) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MFSELH >> 16) & 0xF), ((GPIOF_MFSELH = (GPIOF_MFSELH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_MFSELH_MFSELH11  -------------------------------
// SVD Line: 1319

//  <item> SFDITEM_FIELD__GPIOF_MFSELH_MFSELH11
//    <name> MFSELH11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48001424) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MFSELH >> 12) & 0xF), ((GPIOF_MFSELH = (GPIOF_MFSELH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_MFSELH_MFSELH10  -------------------------------
// SVD Line: 1326

//  <item> SFDITEM_FIELD__GPIOF_MFSELH_MFSELH10
//    <name> MFSELH10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48001424) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MFSELH >> 8) & 0xF), ((GPIOF_MFSELH = (GPIOF_MFSELH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_MFSELH_MFSELH9  --------------------------------
// SVD Line: 1333

//  <item> SFDITEM_FIELD__GPIOF_MFSELH_MFSELH9
//    <name> MFSELH9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48001424) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MFSELH >> 4) & 0xF), ((GPIOF_MFSELH = (GPIOF_MFSELH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_MFSELH_MFSELH8  --------------------------------
// SVD Line: 1340

//  <item> SFDITEM_FIELD__GPIOF_MFSELH_MFSELH8
//    <name> MFSELH8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48001424) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MFSELH >> 0) & 0xF), ((GPIOF_MFSELH = (GPIOF_MFSELH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOF_MFSELH  ----------------------------------
// SVD Line: 1281

//  <rtree> SFDITEM_REG__GPIOF_MFSELH
//    <name> MFSELH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001424) GPIO multi-function selection high  register </i>
//    <loc> ( (unsigned int)((GPIOF_MFSELH >> 0) & 0xFFFFFFFF), ((GPIOF_MFSELH = (GPIOF_MFSELH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_MFSELH_MFSELH15 </item>
//    <item> SFDITEM_FIELD__GPIOF_MFSELH_MFSELH14 </item>
//    <item> SFDITEM_FIELD__GPIOF_MFSELH_MFSELH13 </item>
//    <item> SFDITEM_FIELD__GPIOF_MFSELH_MFSELH12 </item>
//    <item> SFDITEM_FIELD__GPIOF_MFSELH_MFSELH11 </item>
//    <item> SFDITEM_FIELD__GPIOF_MFSELH_MFSELH10 </item>
//    <item> SFDITEM_FIELD__GPIOF_MFSELH_MFSELH9 </item>
//    <item> SFDITEM_FIELD__GPIOF_MFSELH_MFSELH8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_CLRR  -------------------------------
// SVD Line: 1349

unsigned int GPIOF_CLRR __AT (0x48001428);



// ------------------------------  Field Item: GPIOF_CLRR_BCLR0  ----------------------------------
// SVD Line: 1358

//  <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR0
//    <name> BCLR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_CLRR ) </loc>
//      <o.0..0> BCLR0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CLRR_BCLR1  ----------------------------------
// SVD Line: 1364

//  <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR1
//    <name> BCLR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_CLRR ) </loc>
//      <o.1..1> BCLR1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CLRR_BCLR2  ----------------------------------
// SVD Line: 1370

//  <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR2
//    <name> BCLR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_CLRR ) </loc>
//      <o.2..2> BCLR2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CLRR_BCLR3  ----------------------------------
// SVD Line: 1376

//  <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR3
//    <name> BCLR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_CLRR ) </loc>
//      <o.3..3> BCLR3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CLRR_BCLR4  ----------------------------------
// SVD Line: 1382

//  <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR4
//    <name> BCLR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_CLRR ) </loc>
//      <o.4..4> BCLR4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CLRR_BCLR5  ----------------------------------
// SVD Line: 1388

//  <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR5
//    <name> BCLR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_CLRR ) </loc>
//      <o.5..5> BCLR5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CLRR_BCLR6  ----------------------------------
// SVD Line: 1394

//  <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR6
//    <name> BCLR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_CLRR ) </loc>
//      <o.6..6> BCLR6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CLRR_BCLR7  ----------------------------------
// SVD Line: 1400

//  <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR7
//    <name> BCLR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_CLRR ) </loc>
//      <o.7..7> BCLR7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CLRR_BCLR8  ----------------------------------
// SVD Line: 1406

//  <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR8
//    <name> BCLR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_CLRR ) </loc>
//      <o.8..8> BCLR8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CLRR_BCLR9  ----------------------------------
// SVD Line: 1412

//  <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR9
//    <name> BCLR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_CLRR ) </loc>
//      <o.9..9> BCLR9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CLRR_BCLR10  ---------------------------------
// SVD Line: 1418

//  <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR10
//    <name> BCLR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_CLRR ) </loc>
//      <o.10..10> BCLR10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CLRR_BCLR11  ---------------------------------
// SVD Line: 1424

//  <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR11
//    <name> BCLR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_CLRR ) </loc>
//      <o.11..11> BCLR11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CLRR_BCLR12  ---------------------------------
// SVD Line: 1430

//  <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR12
//    <name> BCLR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_CLRR ) </loc>
//      <o.12..12> BCLR12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CLRR_BCLR13  ---------------------------------
// SVD Line: 1436

//  <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR13
//    <name> BCLR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_CLRR ) </loc>
//      <o.13..13> BCLR13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CLRR_BCLR14  ---------------------------------
// SVD Line: 1442

//  <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR14
//    <name> BCLR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_CLRR ) </loc>
//      <o.14..14> BCLR14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CLRR_BCLR15  ---------------------------------
// SVD Line: 1448

//  <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR15
//    <name> BCLR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_CLRR ) </loc>
//      <o.15..15> BCLR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_CLRR  -----------------------------------
// SVD Line: 1349

//  <rtree> SFDITEM_REG__GPIOF_CLRR
//    <name> CLRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001428) GPIO port clear register </i>
//    <loc> ( (unsigned int)((GPIOF_CLRR >> 0) & 0xFFFFFFFF), ((GPIOF_CLRR = (GPIOF_CLRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR0 </item>
//    <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_CLRR_BCLR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOF  -------------------------------------
// SVD Line: 113

//  <view> GPIOF
//    <name> GPIOF </name>
//    <item> SFDITEM_REG__GPIOF_PFR </item>
//    <item> SFDITEM_REG__GPIOF_PODENR </item>
//    <item> SFDITEM_REG__GPIOF_POSR </item>
//    <item> SFDITEM_REG__GPIOF_PUPDR </item>
//    <item> SFDITEM_REG__GPIOF_DI </item>
//    <item> SFDITEM_REG__GPIOF_DO </item>
//    <item> SFDITEM_REG__GPIOF_SCR </item>
//    <item> SFDITEM_REG__GPIOF_LOCK </item>
//    <item> SFDITEM_REG__GPIOF_MFSELL </item>
//    <item> SFDITEM_REG__GPIOF_MFSELH </item>
//    <item> SFDITEM_REG__GPIOF_CLRR </item>
//  </view>
//  


// ----------------------------  Register Item Address: GPIOE_PFR  --------------------------------
// SVD Line: 124

unsigned int GPIOE_PFR __AT (0x48001000);



// ------------------------------  Field Item: GPIOE_PFR_FUNC15  ----------------------------------
// SVD Line: 133

//  <item> SFDITEM_FIELD__GPIOE_PFR_FUNC15
//    <name> FUNC15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48001000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PFR >> 30) & 0x3), ((GPIOE_PFR = (GPIOE_PFR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_PFR_FUNC14  ----------------------------------
// SVD Line: 139

//  <item> SFDITEM_FIELD__GPIOE_PFR_FUNC14
//    <name> FUNC14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48001000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PFR >> 28) & 0x3), ((GPIOE_PFR = (GPIOE_PFR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_PFR_FUNC13  ----------------------------------
// SVD Line: 145

//  <item> SFDITEM_FIELD__GPIOE_PFR_FUNC13
//    <name> FUNC13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48001000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PFR >> 26) & 0x3), ((GPIOE_PFR = (GPIOE_PFR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_PFR_FUNC12  ----------------------------------
// SVD Line: 151

//  <item> SFDITEM_FIELD__GPIOE_PFR_FUNC12
//    <name> FUNC12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48001000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PFR >> 24) & 0x3), ((GPIOE_PFR = (GPIOE_PFR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_PFR_FUNC11  ----------------------------------
// SVD Line: 157

//  <item> SFDITEM_FIELD__GPIOE_PFR_FUNC11
//    <name> FUNC11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48001000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PFR >> 22) & 0x3), ((GPIOE_PFR = (GPIOE_PFR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_PFR_FUNC10  ----------------------------------
// SVD Line: 163

//  <item> SFDITEM_FIELD__GPIOE_PFR_FUNC10
//    <name> FUNC10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48001000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PFR >> 20) & 0x3), ((GPIOE_PFR = (GPIOE_PFR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PFR_FUNC9  ----------------------------------
// SVD Line: 169

//  <item> SFDITEM_FIELD__GPIOE_PFR_FUNC9
//    <name> FUNC9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48001000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PFR >> 18) & 0x3), ((GPIOE_PFR = (GPIOE_PFR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PFR_FUNC8  ----------------------------------
// SVD Line: 175

//  <item> SFDITEM_FIELD__GPIOE_PFR_FUNC8
//    <name> FUNC8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48001000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PFR >> 16) & 0x3), ((GPIOE_PFR = (GPIOE_PFR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PFR_FUNC7  ----------------------------------
// SVD Line: 181

//  <item> SFDITEM_FIELD__GPIOE_PFR_FUNC7
//    <name> FUNC7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48001000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PFR >> 14) & 0x3), ((GPIOE_PFR = (GPIOE_PFR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PFR_FUNC6  ----------------------------------
// SVD Line: 187

//  <item> SFDITEM_FIELD__GPIOE_PFR_FUNC6
//    <name> FUNC6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48001000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PFR >> 12) & 0x3), ((GPIOE_PFR = (GPIOE_PFR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PFR_FUNC5  ----------------------------------
// SVD Line: 193

//  <item> SFDITEM_FIELD__GPIOE_PFR_FUNC5
//    <name> FUNC5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48001000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PFR >> 10) & 0x3), ((GPIOE_PFR = (GPIOE_PFR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PFR_FUNC4  ----------------------------------
// SVD Line: 199

//  <item> SFDITEM_FIELD__GPIOE_PFR_FUNC4
//    <name> FUNC4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48001000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PFR >> 8) & 0x3), ((GPIOE_PFR = (GPIOE_PFR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PFR_FUNC3  ----------------------------------
// SVD Line: 205

//  <item> SFDITEM_FIELD__GPIOE_PFR_FUNC3
//    <name> FUNC3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48001000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PFR >> 6) & 0x3), ((GPIOE_PFR = (GPIOE_PFR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PFR_FUNC2  ----------------------------------
// SVD Line: 211

//  <item> SFDITEM_FIELD__GPIOE_PFR_FUNC2
//    <name> FUNC2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48001000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PFR >> 4) & 0x3), ((GPIOE_PFR = (GPIOE_PFR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PFR_FUNC1  ----------------------------------
// SVD Line: 217

//  <item> SFDITEM_FIELD__GPIOE_PFR_FUNC1
//    <name> FUNC1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48001000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PFR >> 2) & 0x3), ((GPIOE_PFR = (GPIOE_PFR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PFR_FUNC0  ----------------------------------
// SVD Line: 223

//  <item> SFDITEM_FIELD__GPIOE_PFR_FUNC0
//    <name> FUNC0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48001000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PFR >> 0) & 0x3), ((GPIOE_PFR = (GPIOE_PFR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOE_PFR  -----------------------------------
// SVD Line: 124

//  <rtree> SFDITEM_REG__GPIOE_PFR
//    <name> PFR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001000) GPIO port function register </i>
//    <loc> ( (unsigned int)((GPIOE_PFR >> 0) & 0xFFFFFFFF), ((GPIOE_PFR = (GPIOE_PFR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_PFR_FUNC15 </item>
//    <item> SFDITEM_FIELD__GPIOE_PFR_FUNC14 </item>
//    <item> SFDITEM_FIELD__GPIOE_PFR_FUNC13 </item>
//    <item> SFDITEM_FIELD__GPIOE_PFR_FUNC12 </item>
//    <item> SFDITEM_FIELD__GPIOE_PFR_FUNC11 </item>
//    <item> SFDITEM_FIELD__GPIOE_PFR_FUNC10 </item>
//    <item> SFDITEM_FIELD__GPIOE_PFR_FUNC9 </item>
//    <item> SFDITEM_FIELD__GPIOE_PFR_FUNC8 </item>
//    <item> SFDITEM_FIELD__GPIOE_PFR_FUNC7 </item>
//    <item> SFDITEM_FIELD__GPIOE_PFR_FUNC6 </item>
//    <item> SFDITEM_FIELD__GPIOE_PFR_FUNC5 </item>
//    <item> SFDITEM_FIELD__GPIOE_PFR_FUNC4 </item>
//    <item> SFDITEM_FIELD__GPIOE_PFR_FUNC3 </item>
//    <item> SFDITEM_FIELD__GPIOE_PFR_FUNC2 </item>
//    <item> SFDITEM_FIELD__GPIOE_PFR_FUNC1 </item>
//    <item> SFDITEM_FIELD__GPIOE_PFR_FUNC0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOE_PODENR  ------------------------------
// SVD Line: 231

unsigned int GPIOE_PODENR __AT (0x48001004);



// -----------------------------  Field Item: GPIOE_PODENR_ODEN15  --------------------------------
// SVD Line: 241

//  <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN15
//    <name> ODEN15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001004) Port i output open-drain enable  15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PODENR ) </loc>
//      <o.15..15> ODEN15
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PODENR_ODEN14  --------------------------------
// SVD Line: 248

//  <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN14
//    <name> ODEN14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001004) Port i output open-drain enable  14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PODENR ) </loc>
//      <o.14..14> ODEN14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PODENR_ODEN13  --------------------------------
// SVD Line: 255

//  <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN13
//    <name> ODEN13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001004) Port i output open-drain enable  13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PODENR ) </loc>
//      <o.13..13> ODEN13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PODENR_ODEN12  --------------------------------
// SVD Line: 262

//  <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN12
//    <name> ODEN12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001004) Port i output open-drain enable  12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PODENR ) </loc>
//      <o.12..12> ODEN12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PODENR_ODEN11  --------------------------------
// SVD Line: 269

//  <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN11
//    <name> ODEN11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001004) Port i output open-drain enable  11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PODENR ) </loc>
//      <o.11..11> ODEN11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PODENR_ODEN10  --------------------------------
// SVD Line: 276

//  <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN10
//    <name> ODEN10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001004) Port i output open-drain enable  10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PODENR ) </loc>
//      <o.10..10> ODEN10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PODENR_ODEN9  ---------------------------------
// SVD Line: 283

//  <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN9
//    <name> ODEN9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001004) Port i output open-drain enable  9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PODENR ) </loc>
//      <o.9..9> ODEN9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PODENR_ODEN8  ---------------------------------
// SVD Line: 290

//  <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN8
//    <name> ODEN8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001004) Port i output open-drain enable  8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PODENR ) </loc>
//      <o.8..8> ODEN8
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PODENR_ODEN7  ---------------------------------
// SVD Line: 297

//  <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN7
//    <name> ODEN7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001004) Port i output open-drain enable  7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PODENR ) </loc>
//      <o.7..7> ODEN7
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PODENR_ODEN6  ---------------------------------
// SVD Line: 304

//  <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN6
//    <name> ODEN6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001004) Port i output open-drain enable  6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PODENR ) </loc>
//      <o.6..6> ODEN6
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PODENR_ODEN5  ---------------------------------
// SVD Line: 311

//  <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN5
//    <name> ODEN5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001004) Port i output open-drain enable  5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PODENR ) </loc>
//      <o.5..5> ODEN5
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PODENR_ODEN4  ---------------------------------
// SVD Line: 318

//  <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN4
//    <name> ODEN4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001004) Port i output open-drain enable  4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PODENR ) </loc>
//      <o.4..4> ODEN4
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PODENR_ODEN3  ---------------------------------
// SVD Line: 325

//  <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN3
//    <name> ODEN3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001004) Port i output open-drain enable  3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PODENR ) </loc>
//      <o.3..3> ODEN3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PODENR_ODEN2  ---------------------------------
// SVD Line: 332

//  <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN2
//    <name> ODEN2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001004) Port i output open-drain enable  2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PODENR ) </loc>
//      <o.2..2> ODEN2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PODENR_ODEN1  ---------------------------------
// SVD Line: 339

//  <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN1
//    <name> ODEN1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001004) Port i output open-drain enable  1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PODENR ) </loc>
//      <o.1..1> ODEN1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PODENR_ODEN0  ---------------------------------
// SVD Line: 346

//  <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN0
//    <name> ODEN0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001004) Port i output open-drain enable  0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PODENR ) </loc>
//      <o.0..0> ODEN0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOE_PODENR  ----------------------------------
// SVD Line: 231

//  <rtree> SFDITEM_REG__GPIOE_PODENR
//    <name> PODENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001004) GPIO port output open-drain enable  register </i>
//    <loc> ( (unsigned int)((GPIOE_PODENR >> 0) & 0xFFFFFFFF), ((GPIOE_PODENR = (GPIOE_PODENR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN15 </item>
//    <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN14 </item>
//    <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN13 </item>
//    <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN12 </item>
//    <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN11 </item>
//    <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN10 </item>
//    <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN9 </item>
//    <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN8 </item>
//    <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN7 </item>
//    <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN6 </item>
//    <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN5 </item>
//    <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN4 </item>
//    <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN3 </item>
//    <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN2 </item>
//    <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN1 </item>
//    <item> SFDITEM_FIELD__GPIOE_PODENR_ODEN0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_POSR  -------------------------------
// SVD Line: 355

unsigned int GPIOE_POSR __AT (0x48001008);



// -------------------------------  Field Item: GPIOE_POSR_OS15  ----------------------------------
// SVD Line: 365

//  <item> SFDITEM_FIELD__GPIOE_POSR_OS15
//    <name> OS15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48001008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_POSR >> 30) & 0x3), ((GPIOE_POSR = (GPIOE_POSR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_POSR_OS14  ----------------------------------
// SVD Line: 372

//  <item> SFDITEM_FIELD__GPIOE_POSR_OS14
//    <name> OS14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48001008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_POSR >> 28) & 0x3), ((GPIOE_POSR = (GPIOE_POSR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_POSR_OS13  ----------------------------------
// SVD Line: 379

//  <item> SFDITEM_FIELD__GPIOE_POSR_OS13
//    <name> OS13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48001008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_POSR >> 26) & 0x3), ((GPIOE_POSR = (GPIOE_POSR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_POSR_OS12  ----------------------------------
// SVD Line: 386

//  <item> SFDITEM_FIELD__GPIOE_POSR_OS12
//    <name> OS12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48001008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_POSR >> 24) & 0x3), ((GPIOE_POSR = (GPIOE_POSR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_POSR_OS11  ----------------------------------
// SVD Line: 393

//  <item> SFDITEM_FIELD__GPIOE_POSR_OS11
//    <name> OS11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48001008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_POSR >> 22) & 0x3), ((GPIOE_POSR = (GPIOE_POSR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_POSR_OS10  ----------------------------------
// SVD Line: 400

//  <item> SFDITEM_FIELD__GPIOE_POSR_OS10
//    <name> OS10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48001008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_POSR >> 20) & 0x3), ((GPIOE_POSR = (GPIOE_POSR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_POSR_OS9  -----------------------------------
// SVD Line: 407

//  <item> SFDITEM_FIELD__GPIOE_POSR_OS9
//    <name> OS9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48001008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_POSR >> 18) & 0x3), ((GPIOE_POSR = (GPIOE_POSR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_POSR_OS8  -----------------------------------
// SVD Line: 414

//  <item> SFDITEM_FIELD__GPIOE_POSR_OS8
//    <name> OS8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48001008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_POSR >> 16) & 0x3), ((GPIOE_POSR = (GPIOE_POSR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_POSR_OS7  -----------------------------------
// SVD Line: 421

//  <item> SFDITEM_FIELD__GPIOE_POSR_OS7
//    <name> OS7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48001008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_POSR >> 14) & 0x3), ((GPIOE_POSR = (GPIOE_POSR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_POSR_OS6  -----------------------------------
// SVD Line: 428

//  <item> SFDITEM_FIELD__GPIOE_POSR_OS6
//    <name> OS6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48001008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_POSR >> 12) & 0x3), ((GPIOE_POSR = (GPIOE_POSR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_POSR_OS5  -----------------------------------
// SVD Line: 435

//  <item> SFDITEM_FIELD__GPIOE_POSR_OS5
//    <name> OS5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48001008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_POSR >> 10) & 0x3), ((GPIOE_POSR = (GPIOE_POSR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_POSR_OS4  -----------------------------------
// SVD Line: 442

//  <item> SFDITEM_FIELD__GPIOE_POSR_OS4
//    <name> OS4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48001008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_POSR >> 8) & 0x3), ((GPIOE_POSR = (GPIOE_POSR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_POSR_OS3  -----------------------------------
// SVD Line: 449

//  <item> SFDITEM_FIELD__GPIOE_POSR_OS3
//    <name> OS3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48001008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_POSR >> 6) & 0x3), ((GPIOE_POSR = (GPIOE_POSR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_POSR_OS2  -----------------------------------
// SVD Line: 456

//  <item> SFDITEM_FIELD__GPIOE_POSR_OS2
//    <name> OS2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48001008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_POSR >> 4) & 0x3), ((GPIOE_POSR = (GPIOE_POSR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_POSR_OS1  -----------------------------------
// SVD Line: 463

//  <item> SFDITEM_FIELD__GPIOE_POSR_OS1
//    <name> OS1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48001008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_POSR >> 2) & 0x3), ((GPIOE_POSR = (GPIOE_POSR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_POSR_OS0  -----------------------------------
// SVD Line: 470

//  <item> SFDITEM_FIELD__GPIOE_POSR_OS0
//    <name> OS0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48001008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_POSR >> 0) & 0x3), ((GPIOE_POSR = (GPIOE_POSR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_POSR  -----------------------------------
// SVD Line: 355

//  <rtree> SFDITEM_REG__GPIOE_POSR
//    <name> POSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001008) GPIO port output speed  register </i>
//    <loc> ( (unsigned int)((GPIOE_POSR >> 0) & 0xFFFFFFFF), ((GPIOE_POSR = (GPIOE_POSR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_POSR_OS15 </item>
//    <item> SFDITEM_FIELD__GPIOE_POSR_OS14 </item>
//    <item> SFDITEM_FIELD__GPIOE_POSR_OS13 </item>
//    <item> SFDITEM_FIELD__GPIOE_POSR_OS12 </item>
//    <item> SFDITEM_FIELD__GPIOE_POSR_OS11 </item>
//    <item> SFDITEM_FIELD__GPIOE_POSR_OS10 </item>
//    <item> SFDITEM_FIELD__GPIOE_POSR_OS9 </item>
//    <item> SFDITEM_FIELD__GPIOE_POSR_OS8 </item>
//    <item> SFDITEM_FIELD__GPIOE_POSR_OS7 </item>
//    <item> SFDITEM_FIELD__GPIOE_POSR_OS6 </item>
//    <item> SFDITEM_FIELD__GPIOE_POSR_OS5 </item>
//    <item> SFDITEM_FIELD__GPIOE_POSR_OS4 </item>
//    <item> SFDITEM_FIELD__GPIOE_POSR_OS3 </item>
//    <item> SFDITEM_FIELD__GPIOE_POSR_OS2 </item>
//    <item> SFDITEM_FIELD__GPIOE_POSR_OS1 </item>
//    <item> SFDITEM_FIELD__GPIOE_POSR_OS0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOE_PUPDR  -------------------------------
// SVD Line: 479

unsigned int GPIOE_PUPDR __AT (0x4800100C);



// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR15  --------------------------------
// SVD Line: 489

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x4800100C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 30) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR14  --------------------------------
// SVD Line: 496

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x4800100C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 28) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR13  --------------------------------
// SVD Line: 503

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x4800100C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 26) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR12  --------------------------------
// SVD Line: 510

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x4800100C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 24) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR11  --------------------------------
// SVD Line: 517

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x4800100C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 22) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR10  --------------------------------
// SVD Line: 524

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x4800100C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 20) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 531

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x4800100C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 18) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 538

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x4800100C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 16) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 545

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x4800100C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 14) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 552

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4800100C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 12) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 559

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4800100C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 10) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 566

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4800100C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 8) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 573

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4800100C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 6) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 580

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4800100C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 4) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 587

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4800100C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 2) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOE_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 594

//  <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4800100C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_PUPDR >> 0) & 0x3), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_PUPDR  ----------------------------------
// SVD Line: 479

//  <rtree> SFDITEM_REG__GPIOE_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800100C) GPIO port pull-up/pull-down  register </i>
//    <loc> ( (unsigned int)((GPIOE_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOE_PUPDR = (GPIOE_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: GPIOE_DI  --------------------------------
// SVD Line: 603

unsigned int GPIOE_DI __AT (0x48001010);



// --------------------------------  Field Item: GPIOE_DI_DI15  -----------------------------------
// SVD Line: 612

//  <item> SFDITEM_FIELD__GPIOE_DI_DI15
//    <name> DI15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x48001010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DI ) </loc>
//      <o.15..15> DI15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DI_DI14  -----------------------------------
// SVD Line: 619

//  <item> SFDITEM_FIELD__GPIOE_DI_DI14
//    <name> DI14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x48001010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DI ) </loc>
//      <o.14..14> DI14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DI_DI13  -----------------------------------
// SVD Line: 626

//  <item> SFDITEM_FIELD__GPIOE_DI_DI13
//    <name> DI13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x48001010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DI ) </loc>
//      <o.13..13> DI13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DI_DI12  -----------------------------------
// SVD Line: 633

//  <item> SFDITEM_FIELD__GPIOE_DI_DI12
//    <name> DI12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x48001010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DI ) </loc>
//      <o.12..12> DI12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DI_DI11  -----------------------------------
// SVD Line: 640

//  <item> SFDITEM_FIELD__GPIOE_DI_DI11
//    <name> DI11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x48001010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DI ) </loc>
//      <o.11..11> DI11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DI_DI10  -----------------------------------
// SVD Line: 647

//  <item> SFDITEM_FIELD__GPIOE_DI_DI10
//    <name> DI10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x48001010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DI ) </loc>
//      <o.10..10> DI10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DI_DI9  ------------------------------------
// SVD Line: 654

//  <item> SFDITEM_FIELD__GPIOE_DI_DI9
//    <name> DI9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x48001010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DI ) </loc>
//      <o.9..9> DI9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DI_DI8  ------------------------------------
// SVD Line: 661

//  <item> SFDITEM_FIELD__GPIOE_DI_DI8
//    <name> DI8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x48001010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DI ) </loc>
//      <o.8..8> DI8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DI_DI7  ------------------------------------
// SVD Line: 668

//  <item> SFDITEM_FIELD__GPIOE_DI_DI7
//    <name> DI7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x48001010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DI ) </loc>
//      <o.7..7> DI7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DI_DI6  ------------------------------------
// SVD Line: 675

//  <item> SFDITEM_FIELD__GPIOE_DI_DI6
//    <name> DI6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x48001010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DI ) </loc>
//      <o.6..6> DI6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DI_DI5  ------------------------------------
// SVD Line: 682

//  <item> SFDITEM_FIELD__GPIOE_DI_DI5
//    <name> DI5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x48001010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DI ) </loc>
//      <o.5..5> DI5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DI_DI4  ------------------------------------
// SVD Line: 689

//  <item> SFDITEM_FIELD__GPIOE_DI_DI4
//    <name> DI4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x48001010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DI ) </loc>
//      <o.4..4> DI4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DI_DI3  ------------------------------------
// SVD Line: 696

//  <item> SFDITEM_FIELD__GPIOE_DI_DI3
//    <name> DI3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x48001010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DI ) </loc>
//      <o.3..3> DI3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DI_DI2  ------------------------------------
// SVD Line: 703

//  <item> SFDITEM_FIELD__GPIOE_DI_DI2
//    <name> DI2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x48001010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DI ) </loc>
//      <o.2..2> DI2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DI_DI1  ------------------------------------
// SVD Line: 710

//  <item> SFDITEM_FIELD__GPIOE_DI_DI1
//    <name> DI1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x48001010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DI ) </loc>
//      <o.1..1> DI1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DI_DI0  ------------------------------------
// SVD Line: 717

//  <item> SFDITEM_FIELD__GPIOE_DI_DI0
//    <name> DI0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x48001010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DI ) </loc>
//      <o.0..0> DI0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOE_DI  ------------------------------------
// SVD Line: 603

//  <rtree> SFDITEM_REG__GPIOE_DI
//    <name> DI </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x48001010) GPIO port data input register </i>
//    <loc> ( (unsigned int)((GPIOE_DI >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOE_DI_DI15 </item>
//    <item> SFDITEM_FIELD__GPIOE_DI_DI14 </item>
//    <item> SFDITEM_FIELD__GPIOE_DI_DI13 </item>
//    <item> SFDITEM_FIELD__GPIOE_DI_DI12 </item>
//    <item> SFDITEM_FIELD__GPIOE_DI_DI11 </item>
//    <item> SFDITEM_FIELD__GPIOE_DI_DI10 </item>
//    <item> SFDITEM_FIELD__GPIOE_DI_DI9 </item>
//    <item> SFDITEM_FIELD__GPIOE_DI_DI8 </item>
//    <item> SFDITEM_FIELD__GPIOE_DI_DI7 </item>
//    <item> SFDITEM_FIELD__GPIOE_DI_DI6 </item>
//    <item> SFDITEM_FIELD__GPIOE_DI_DI5 </item>
//    <item> SFDITEM_FIELD__GPIOE_DI_DI4 </item>
//    <item> SFDITEM_FIELD__GPIOE_DI_DI3 </item>
//    <item> SFDITEM_FIELD__GPIOE_DI_DI2 </item>
//    <item> SFDITEM_FIELD__GPIOE_DI_DI1 </item>
//    <item> SFDITEM_FIELD__GPIOE_DI_DI0 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: GPIOE_DO  --------------------------------
// SVD Line: 726

unsigned int GPIOE_DO __AT (0x48001014);



// --------------------------------  Field Item: GPIOE_DO_DO15  -----------------------------------
// SVD Line: 735

//  <item> SFDITEM_FIELD__GPIOE_DO_DO15
//    <name> DO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DO ) </loc>
//      <o.15..15> DO15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DO_DO14  -----------------------------------
// SVD Line: 742

//  <item> SFDITEM_FIELD__GPIOE_DO_DO14
//    <name> DO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DO ) </loc>
//      <o.14..14> DO14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DO_DO13  -----------------------------------
// SVD Line: 749

//  <item> SFDITEM_FIELD__GPIOE_DO_DO13
//    <name> DO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DO ) </loc>
//      <o.13..13> DO13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DO_DO12  -----------------------------------
// SVD Line: 756

//  <item> SFDITEM_FIELD__GPIOE_DO_DO12
//    <name> DO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DO ) </loc>
//      <o.12..12> DO12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DO_DO11  -----------------------------------
// SVD Line: 763

//  <item> SFDITEM_FIELD__GPIOE_DO_DO11
//    <name> DO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DO ) </loc>
//      <o.11..11> DO11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DO_DO10  -----------------------------------
// SVD Line: 770

//  <item> SFDITEM_FIELD__GPIOE_DO_DO10
//    <name> DO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DO ) </loc>
//      <o.10..10> DO10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DO_DO9  ------------------------------------
// SVD Line: 777

//  <item> SFDITEM_FIELD__GPIOE_DO_DO9
//    <name> DO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DO ) </loc>
//      <o.9..9> DO9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DO_DO8  ------------------------------------
// SVD Line: 784

//  <item> SFDITEM_FIELD__GPIOE_DO_DO8
//    <name> DO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DO ) </loc>
//      <o.8..8> DO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DO_DO7  ------------------------------------
// SVD Line: 791

//  <item> SFDITEM_FIELD__GPIOE_DO_DO7
//    <name> DO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DO ) </loc>
//      <o.7..7> DO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DO_DO6  ------------------------------------
// SVD Line: 798

//  <item> SFDITEM_FIELD__GPIOE_DO_DO6
//    <name> DO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DO ) </loc>
//      <o.6..6> DO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DO_DO5  ------------------------------------
// SVD Line: 805

//  <item> SFDITEM_FIELD__GPIOE_DO_DO5
//    <name> DO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DO ) </loc>
//      <o.5..5> DO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DO_DO4  ------------------------------------
// SVD Line: 812

//  <item> SFDITEM_FIELD__GPIOE_DO_DO4
//    <name> DO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DO ) </loc>
//      <o.4..4> DO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DO_DO3  ------------------------------------
// SVD Line: 819

//  <item> SFDITEM_FIELD__GPIOE_DO_DO3
//    <name> DO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DO ) </loc>
//      <o.3..3> DO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DO_DO2  ------------------------------------
// SVD Line: 826

//  <item> SFDITEM_FIELD__GPIOE_DO_DO2
//    <name> DO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DO ) </loc>
//      <o.2..2> DO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DO_DO1  ------------------------------------
// SVD Line: 833

//  <item> SFDITEM_FIELD__GPIOE_DO_DO1
//    <name> DO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DO ) </loc>
//      <o.1..1> DO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DO_DO0  ------------------------------------
// SVD Line: 840

//  <item> SFDITEM_FIELD__GPIOE_DO_DO0
//    <name> DO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DO ) </loc>
//      <o.0..0> DO0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOE_DO  ------------------------------------
// SVD Line: 726

//  <rtree> SFDITEM_REG__GPIOE_DO
//    <name> DO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001014) GPIO port data output register </i>
//    <loc> ( (unsigned int)((GPIOE_DO >> 0) & 0xFFFFFFFF), ((GPIOE_DO = (GPIOE_DO & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_DO_DO15 </item>
//    <item> SFDITEM_FIELD__GPIOE_DO_DO14 </item>
//    <item> SFDITEM_FIELD__GPIOE_DO_DO13 </item>
//    <item> SFDITEM_FIELD__GPIOE_DO_DO12 </item>
//    <item> SFDITEM_FIELD__GPIOE_DO_DO11 </item>
//    <item> SFDITEM_FIELD__GPIOE_DO_DO10 </item>
//    <item> SFDITEM_FIELD__GPIOE_DO_DO9 </item>
//    <item> SFDITEM_FIELD__GPIOE_DO_DO8 </item>
//    <item> SFDITEM_FIELD__GPIOE_DO_DO7 </item>
//    <item> SFDITEM_FIELD__GPIOE_DO_DO6 </item>
//    <item> SFDITEM_FIELD__GPIOE_DO_DO5 </item>
//    <item> SFDITEM_FIELD__GPIOE_DO_DO4 </item>
//    <item> SFDITEM_FIELD__GPIOE_DO_DO3 </item>
//    <item> SFDITEM_FIELD__GPIOE_DO_DO2 </item>
//    <item> SFDITEM_FIELD__GPIOE_DO_DO1 </item>
//    <item> SFDITEM_FIELD__GPIOE_DO_DO0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_SCR  --------------------------------
// SVD Line: 849

unsigned int GPIOE_SCR __AT (0x48001018);



// -------------------------------  Field Item: GPIOE_SCR_BC15  -----------------------------------
// SVD Line: 858

//  <item> SFDITEM_FIELD__GPIOE_SCR_BC15
//    <name> BC15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x48001018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.31..31> BC15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCR_BC14  -----------------------------------
// SVD Line: 865

//  <item> SFDITEM_FIELD__GPIOE_SCR_BC14
//    <name> BC14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x48001018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.30..30> BC14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCR_BC13  -----------------------------------
// SVD Line: 872

//  <item> SFDITEM_FIELD__GPIOE_SCR_BC13
//    <name> BC13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x48001018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.29..29> BC13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCR_BC12  -----------------------------------
// SVD Line: 879

//  <item> SFDITEM_FIELD__GPIOE_SCR_BC12
//    <name> BC12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x48001018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.28..28> BC12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCR_BC11  -----------------------------------
// SVD Line: 886

//  <item> SFDITEM_FIELD__GPIOE_SCR_BC11
//    <name> BC11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x48001018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.27..27> BC11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCR_BC10  -----------------------------------
// SVD Line: 893

//  <item> SFDITEM_FIELD__GPIOE_SCR_BC10
//    <name> BC10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x48001018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.26..26> BC10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BC9  -----------------------------------
// SVD Line: 900

//  <item> SFDITEM_FIELD__GPIOE_SCR_BC9
//    <name> BC9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x48001018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.25..25> BC9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BC8  -----------------------------------
// SVD Line: 907

//  <item> SFDITEM_FIELD__GPIOE_SCR_BC8
//    <name> BC8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x48001018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.24..24> BC8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BC7  -----------------------------------
// SVD Line: 914

//  <item> SFDITEM_FIELD__GPIOE_SCR_BC7
//    <name> BC7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x48001018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.23..23> BC7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BC6  -----------------------------------
// SVD Line: 921

//  <item> SFDITEM_FIELD__GPIOE_SCR_BC6
//    <name> BC6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x48001018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.22..22> BC6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BC5  -----------------------------------
// SVD Line: 928

//  <item> SFDITEM_FIELD__GPIOE_SCR_BC5
//    <name> BC5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x48001018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.21..21> BC5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BC4  -----------------------------------
// SVD Line: 935

//  <item> SFDITEM_FIELD__GPIOE_SCR_BC4
//    <name> BC4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x48001018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.20..20> BC4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BC3  -----------------------------------
// SVD Line: 942

//  <item> SFDITEM_FIELD__GPIOE_SCR_BC3
//    <name> BC3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x48001018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.19..19> BC3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BC2  -----------------------------------
// SVD Line: 949

//  <item> SFDITEM_FIELD__GPIOE_SCR_BC2
//    <name> BC2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x48001018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.18..18> BC2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BC1  -----------------------------------
// SVD Line: 956

//  <item> SFDITEM_FIELD__GPIOE_SCR_BC1
//    <name> BC1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x48001018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.17..17> BC1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BC0  -----------------------------------
// SVD Line: 963

//  <item> SFDITEM_FIELD__GPIOE_SCR_BC0
//    <name> BC0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x48001018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.16..16> BC0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCR_BS15  -----------------------------------
// SVD Line: 970

//  <item> SFDITEM_FIELD__GPIOE_SCR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCR_BS14  -----------------------------------
// SVD Line: 977

//  <item> SFDITEM_FIELD__GPIOE_SCR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCR_BS13  -----------------------------------
// SVD Line: 984

//  <item> SFDITEM_FIELD__GPIOE_SCR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCR_BS12  -----------------------------------
// SVD Line: 991

//  <item> SFDITEM_FIELD__GPIOE_SCR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCR_BS11  -----------------------------------
// SVD Line: 998

//  <item> SFDITEM_FIELD__GPIOE_SCR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCR_BS10  -----------------------------------
// SVD Line: 1005

//  <item> SFDITEM_FIELD__GPIOE_SCR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BS9  -----------------------------------
// SVD Line: 1012

//  <item> SFDITEM_FIELD__GPIOE_SCR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BS8  -----------------------------------
// SVD Line: 1019

//  <item> SFDITEM_FIELD__GPIOE_SCR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BS7  -----------------------------------
// SVD Line: 1026

//  <item> SFDITEM_FIELD__GPIOE_SCR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BS6  -----------------------------------
// SVD Line: 1033

//  <item> SFDITEM_FIELD__GPIOE_SCR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BS5  -----------------------------------
// SVD Line: 1040

//  <item> SFDITEM_FIELD__GPIOE_SCR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BS4  -----------------------------------
// SVD Line: 1047

//  <item> SFDITEM_FIELD__GPIOE_SCR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BS3  -----------------------------------
// SVD Line: 1054

//  <item> SFDITEM_FIELD__GPIOE_SCR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BS2  -----------------------------------
// SVD Line: 1061

//  <item> SFDITEM_FIELD__GPIOE_SCR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BS1  -----------------------------------
// SVD Line: 1068

//  <item> SFDITEM_FIELD__GPIOE_SCR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_SCR_BS0  -----------------------------------
// SVD Line: 1075

//  <item> SFDITEM_FIELD__GPIOE_SCR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOE_SCR  -----------------------------------
// SVD Line: 849

//  <rtree> SFDITEM_REG__GPIOE_SCR
//    <name> SCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001018) GPIO port set/clear register </i>
//    <loc> ( (unsigned int)((GPIOE_SCR >> 0) & 0xFFFFFFFF), ((GPIOE_SCR = (GPIOE_SCR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BC15 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BC14 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BC13 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BC12 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BC11 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BC10 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BC9 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BC8 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BC7 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BC6 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BC5 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BC4 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BC3 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BC2 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BC1 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BC0 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_LOCK  -------------------------------
// SVD Line: 1084

unsigned int GPIOE_LOCK __AT (0x4800101C);



// ------------------------------  Field Item: GPIOE_LOCK_LOCKK  ----------------------------------
// SVD Line: 1093

//  <item> SFDITEM_FIELD__GPIOE_LOCK_LOCKK
//    <name> LOCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4800101C) Lock sequence key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LOCK ) </loc>
//      <o.16..16> LOCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LOCK_LOCK15  ---------------------------------
// SVD Line: 1099

//  <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK15
//    <name> LOCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800101C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LOCK ) </loc>
//      <o.15..15> LOCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LOCK_LOCK14  ---------------------------------
// SVD Line: 1106

//  <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK14
//    <name> LOCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800101C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LOCK ) </loc>
//      <o.14..14> LOCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LOCK_LOCK13  ---------------------------------
// SVD Line: 1113

//  <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK13
//    <name> LOCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800101C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LOCK ) </loc>
//      <o.13..13> LOCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LOCK_LOCK12  ---------------------------------
// SVD Line: 1120

//  <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK12
//    <name> LOCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800101C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LOCK ) </loc>
//      <o.12..12> LOCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LOCK_LOCK11  ---------------------------------
// SVD Line: 1127

//  <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK11
//    <name> LOCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800101C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LOCK ) </loc>
//      <o.11..11> LOCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LOCK_LOCK10  ---------------------------------
// SVD Line: 1134

//  <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK10
//    <name> LOCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800101C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LOCK ) </loc>
//      <o.10..10> LOCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LOCK_LOCK9  ----------------------------------
// SVD Line: 1141

//  <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK9
//    <name> LOCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800101C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LOCK ) </loc>
//      <o.9..9> LOCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LOCK_LOCK8  ----------------------------------
// SVD Line: 1148

//  <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK8
//    <name> LOCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800101C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LOCK ) </loc>
//      <o.8..8> LOCK8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LOCK_LOCK7  ----------------------------------
// SVD Line: 1155

//  <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK7
//    <name> LOCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800101C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LOCK ) </loc>
//      <o.7..7> LOCK7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LOCK_LOCK6  ----------------------------------
// SVD Line: 1162

//  <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK6
//    <name> LOCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800101C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LOCK ) </loc>
//      <o.6..6> LOCK6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LOCK_LOCK5  ----------------------------------
// SVD Line: 1169

//  <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK5
//    <name> LOCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800101C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LOCK ) </loc>
//      <o.5..5> LOCK5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LOCK_LOCK4  ----------------------------------
// SVD Line: 1176

//  <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK4
//    <name> LOCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800101C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LOCK ) </loc>
//      <o.4..4> LOCK4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LOCK_LOCK3  ----------------------------------
// SVD Line: 1183

//  <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK3
//    <name> LOCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800101C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LOCK ) </loc>
//      <o.3..3> LOCK3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LOCK_LOCK2  ----------------------------------
// SVD Line: 1190

//  <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK2
//    <name> LOCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800101C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LOCK ) </loc>
//      <o.2..2> LOCK2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LOCK_LOCK1  ----------------------------------
// SVD Line: 1197

//  <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK1
//    <name> LOCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800101C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LOCK ) </loc>
//      <o.1..1> LOCK1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LOCK_LOCK0  ----------------------------------
// SVD Line: 1204

//  <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK0
//    <name> LOCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800101C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LOCK ) </loc>
//      <o.0..0> LOCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_LOCK  -----------------------------------
// SVD Line: 1084

//  <rtree> SFDITEM_REG__GPIOE_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800101C) GPIO port lock register </i>
//    <loc> ( (unsigned int)((GPIOE_LOCK >> 0) & 0xFFFFFFFF), ((GPIOE_LOCK = (GPIOE_LOCK & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_LOCK_LOCKK </item>
//    <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK15 </item>
//    <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK14 </item>
//    <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK13 </item>
//    <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK12 </item>
//    <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK11 </item>
//    <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK10 </item>
//    <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK9 </item>
//    <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK8 </item>
//    <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK7 </item>
//    <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK6 </item>
//    <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK5 </item>
//    <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK4 </item>
//    <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK3 </item>
//    <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK2 </item>
//    <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK1 </item>
//    <item> SFDITEM_FIELD__GPIOE_LOCK_LOCK0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOE_MFSELL  ------------------------------
// SVD Line: 1213

unsigned int GPIOE_MFSELL __AT (0x48001020);



// ----------------------------  Field Item: GPIOE_MFSELL_MFSELL7  --------------------------------
// SVD Line: 1223

//  <item> SFDITEM_FIELD__GPIOE_MFSELL_MFSELL7
//    <name> MFSELL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48001020) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MFSELL >> 28) & 0xF), ((GPIOE_MFSELL = (GPIOE_MFSELL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOE_MFSELL_MFSELL6  --------------------------------
// SVD Line: 1230

//  <item> SFDITEM_FIELD__GPIOE_MFSELL_MFSELL6
//    <name> MFSELL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48001020) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MFSELL >> 24) & 0xF), ((GPIOE_MFSELL = (GPIOE_MFSELL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOE_MFSELL_MFSELL5  --------------------------------
// SVD Line: 1237

//  <item> SFDITEM_FIELD__GPIOE_MFSELL_MFSELL5
//    <name> MFSELL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48001020) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MFSELL >> 20) & 0xF), ((GPIOE_MFSELL = (GPIOE_MFSELL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOE_MFSELL_MFSELL4  --------------------------------
// SVD Line: 1244

//  <item> SFDITEM_FIELD__GPIOE_MFSELL_MFSELL4
//    <name> MFSELL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48001020) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MFSELL >> 16) & 0xF), ((GPIOE_MFSELL = (GPIOE_MFSELL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOE_MFSELL_MFSELL3  --------------------------------
// SVD Line: 1251

//  <item> SFDITEM_FIELD__GPIOE_MFSELL_MFSELL3
//    <name> MFSELL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48001020) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MFSELL >> 12) & 0xF), ((GPIOE_MFSELL = (GPIOE_MFSELL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOE_MFSELL_MFSELL2  --------------------------------
// SVD Line: 1258

//  <item> SFDITEM_FIELD__GPIOE_MFSELL_MFSELL2
//    <name> MFSELL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48001020) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MFSELL >> 8) & 0xF), ((GPIOE_MFSELL = (GPIOE_MFSELL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOE_MFSELL_MFSELL1  --------------------------------
// SVD Line: 1265

//  <item> SFDITEM_FIELD__GPIOE_MFSELL_MFSELL1
//    <name> MFSELL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48001020) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MFSELL >> 4) & 0xF), ((GPIOE_MFSELL = (GPIOE_MFSELL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOE_MFSELL_MFSELL0  --------------------------------
// SVD Line: 1272

//  <item> SFDITEM_FIELD__GPIOE_MFSELL_MFSELL0
//    <name> MFSELL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48001020) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MFSELL >> 0) & 0xF), ((GPIOE_MFSELL = (GPIOE_MFSELL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOE_MFSELL  ----------------------------------
// SVD Line: 1213

//  <rtree> SFDITEM_REG__GPIOE_MFSELL
//    <name> MFSELL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001020) GPIO multi-function selection low  register </i>
//    <loc> ( (unsigned int)((GPIOE_MFSELL >> 0) & 0xFFFFFFFF), ((GPIOE_MFSELL = (GPIOE_MFSELL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_MFSELL_MFSELL7 </item>
//    <item> SFDITEM_FIELD__GPIOE_MFSELL_MFSELL6 </item>
//    <item> SFDITEM_FIELD__GPIOE_MFSELL_MFSELL5 </item>
//    <item> SFDITEM_FIELD__GPIOE_MFSELL_MFSELL4 </item>
//    <item> SFDITEM_FIELD__GPIOE_MFSELL_MFSELL3 </item>
//    <item> SFDITEM_FIELD__GPIOE_MFSELL_MFSELL2 </item>
//    <item> SFDITEM_FIELD__GPIOE_MFSELL_MFSELL1 </item>
//    <item> SFDITEM_FIELD__GPIOE_MFSELL_MFSELL0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOE_MFSELH  ------------------------------
// SVD Line: 1281

unsigned int GPIOE_MFSELH __AT (0x48001024);



// ----------------------------  Field Item: GPIOE_MFSELH_MFSELH15  -------------------------------
// SVD Line: 1291

//  <item> SFDITEM_FIELD__GPIOE_MFSELH_MFSELH15
//    <name> MFSELH15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48001024) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MFSELH >> 28) & 0xF), ((GPIOE_MFSELH = (GPIOE_MFSELH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOE_MFSELH_MFSELH14  -------------------------------
// SVD Line: 1298

//  <item> SFDITEM_FIELD__GPIOE_MFSELH_MFSELH14
//    <name> MFSELH14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48001024) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MFSELH >> 24) & 0xF), ((GPIOE_MFSELH = (GPIOE_MFSELH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOE_MFSELH_MFSELH13  -------------------------------
// SVD Line: 1305

//  <item> SFDITEM_FIELD__GPIOE_MFSELH_MFSELH13
//    <name> MFSELH13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48001024) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MFSELH >> 20) & 0xF), ((GPIOE_MFSELH = (GPIOE_MFSELH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOE_MFSELH_MFSELH12  -------------------------------
// SVD Line: 1312

//  <item> SFDITEM_FIELD__GPIOE_MFSELH_MFSELH12
//    <name> MFSELH12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48001024) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MFSELH >> 16) & 0xF), ((GPIOE_MFSELH = (GPIOE_MFSELH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOE_MFSELH_MFSELH11  -------------------------------
// SVD Line: 1319

//  <item> SFDITEM_FIELD__GPIOE_MFSELH_MFSELH11
//    <name> MFSELH11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48001024) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MFSELH >> 12) & 0xF), ((GPIOE_MFSELH = (GPIOE_MFSELH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOE_MFSELH_MFSELH10  -------------------------------
// SVD Line: 1326

//  <item> SFDITEM_FIELD__GPIOE_MFSELH_MFSELH10
//    <name> MFSELH10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48001024) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MFSELH >> 8) & 0xF), ((GPIOE_MFSELH = (GPIOE_MFSELH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOE_MFSELH_MFSELH9  --------------------------------
// SVD Line: 1333

//  <item> SFDITEM_FIELD__GPIOE_MFSELH_MFSELH9
//    <name> MFSELH9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48001024) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MFSELH >> 4) & 0xF), ((GPIOE_MFSELH = (GPIOE_MFSELH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOE_MFSELH_MFSELH8  --------------------------------
// SVD Line: 1340

//  <item> SFDITEM_FIELD__GPIOE_MFSELH_MFSELH8
//    <name> MFSELH8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48001024) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_MFSELH >> 0) & 0xF), ((GPIOE_MFSELH = (GPIOE_MFSELH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOE_MFSELH  ----------------------------------
// SVD Line: 1281

//  <rtree> SFDITEM_REG__GPIOE_MFSELH
//    <name> MFSELH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001024) GPIO multi-function selection high  register </i>
//    <loc> ( (unsigned int)((GPIOE_MFSELH >> 0) & 0xFFFFFFFF), ((GPIOE_MFSELH = (GPIOE_MFSELH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_MFSELH_MFSELH15 </item>
//    <item> SFDITEM_FIELD__GPIOE_MFSELH_MFSELH14 </item>
//    <item> SFDITEM_FIELD__GPIOE_MFSELH_MFSELH13 </item>
//    <item> SFDITEM_FIELD__GPIOE_MFSELH_MFSELH12 </item>
//    <item> SFDITEM_FIELD__GPIOE_MFSELH_MFSELH11 </item>
//    <item> SFDITEM_FIELD__GPIOE_MFSELH_MFSELH10 </item>
//    <item> SFDITEM_FIELD__GPIOE_MFSELH_MFSELH9 </item>
//    <item> SFDITEM_FIELD__GPIOE_MFSELH_MFSELH8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_CLRR  -------------------------------
// SVD Line: 1349

unsigned int GPIOE_CLRR __AT (0x48001028);



// ------------------------------  Field Item: GPIOE_CLRR_BCLR0  ----------------------------------
// SVD Line: 1358

//  <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR0
//    <name> BCLR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_CLRR ) </loc>
//      <o.0..0> BCLR0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CLRR_BCLR1  ----------------------------------
// SVD Line: 1364

//  <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR1
//    <name> BCLR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_CLRR ) </loc>
//      <o.1..1> BCLR1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CLRR_BCLR2  ----------------------------------
// SVD Line: 1370

//  <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR2
//    <name> BCLR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_CLRR ) </loc>
//      <o.2..2> BCLR2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CLRR_BCLR3  ----------------------------------
// SVD Line: 1376

//  <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR3
//    <name> BCLR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_CLRR ) </loc>
//      <o.3..3> BCLR3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CLRR_BCLR4  ----------------------------------
// SVD Line: 1382

//  <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR4
//    <name> BCLR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_CLRR ) </loc>
//      <o.4..4> BCLR4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CLRR_BCLR5  ----------------------------------
// SVD Line: 1388

//  <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR5
//    <name> BCLR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_CLRR ) </loc>
//      <o.5..5> BCLR5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CLRR_BCLR6  ----------------------------------
// SVD Line: 1394

//  <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR6
//    <name> BCLR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_CLRR ) </loc>
//      <o.6..6> BCLR6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CLRR_BCLR7  ----------------------------------
// SVD Line: 1400

//  <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR7
//    <name> BCLR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_CLRR ) </loc>
//      <o.7..7> BCLR7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CLRR_BCLR8  ----------------------------------
// SVD Line: 1406

//  <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR8
//    <name> BCLR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_CLRR ) </loc>
//      <o.8..8> BCLR8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CLRR_BCLR9  ----------------------------------
// SVD Line: 1412

//  <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR9
//    <name> BCLR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_CLRR ) </loc>
//      <o.9..9> BCLR9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CLRR_BCLR10  ---------------------------------
// SVD Line: 1418

//  <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR10
//    <name> BCLR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_CLRR ) </loc>
//      <o.10..10> BCLR10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CLRR_BCLR11  ---------------------------------
// SVD Line: 1424

//  <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR11
//    <name> BCLR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_CLRR ) </loc>
//      <o.11..11> BCLR11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CLRR_BCLR12  ---------------------------------
// SVD Line: 1430

//  <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR12
//    <name> BCLR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_CLRR ) </loc>
//      <o.12..12> BCLR12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CLRR_BCLR13  ---------------------------------
// SVD Line: 1436

//  <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR13
//    <name> BCLR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_CLRR ) </loc>
//      <o.13..13> BCLR13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CLRR_BCLR14  ---------------------------------
// SVD Line: 1442

//  <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR14
//    <name> BCLR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_CLRR ) </loc>
//      <o.14..14> BCLR14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CLRR_BCLR15  ---------------------------------
// SVD Line: 1448

//  <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR15
//    <name> BCLR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_CLRR ) </loc>
//      <o.15..15> BCLR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_CLRR  -----------------------------------
// SVD Line: 1349

//  <rtree> SFDITEM_REG__GPIOE_CLRR
//    <name> CLRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001028) GPIO port clear register </i>
//    <loc> ( (unsigned int)((GPIOE_CLRR >> 0) & 0xFFFFFFFF), ((GPIOE_CLRR = (GPIOE_CLRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR0 </item>
//    <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR1 </item>
//    <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR2 </item>
//    <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR3 </item>
//    <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR4 </item>
//    <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR5 </item>
//    <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR6 </item>
//    <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR7 </item>
//    <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR8 </item>
//    <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR9 </item>
//    <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR10 </item>
//    <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR11 </item>
//    <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR12 </item>
//    <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR13 </item>
//    <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR14 </item>
//    <item> SFDITEM_FIELD__GPIOE_CLRR_BCLR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOE  -------------------------------------
// SVD Line: 1458

//  <view> GPIOE
//    <name> GPIOE </name>
//    <item> SFDITEM_REG__GPIOE_PFR </item>
//    <item> SFDITEM_REG__GPIOE_PODENR </item>
//    <item> SFDITEM_REG__GPIOE_POSR </item>
//    <item> SFDITEM_REG__GPIOE_PUPDR </item>
//    <item> SFDITEM_REG__GPIOE_DI </item>
//    <item> SFDITEM_REG__GPIOE_DO </item>
//    <item> SFDITEM_REG__GPIOE_SCR </item>
//    <item> SFDITEM_REG__GPIOE_LOCK </item>
//    <item> SFDITEM_REG__GPIOE_MFSELL </item>
//    <item> SFDITEM_REG__GPIOE_MFSELH </item>
//    <item> SFDITEM_REG__GPIOE_CLRR </item>
//  </view>
//  


// ----------------------------  Register Item Address: GPIOD_PFR  --------------------------------
// SVD Line: 124

unsigned int GPIOD_PFR __AT (0x48000C00);



// ------------------------------  Field Item: GPIOD_PFR_FUNC15  ----------------------------------
// SVD Line: 133

//  <item> SFDITEM_FIELD__GPIOD_PFR_FUNC15
//    <name> FUNC15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48000C00) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PFR >> 30) & 0x3), ((GPIOD_PFR = (GPIOD_PFR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_PFR_FUNC14  ----------------------------------
// SVD Line: 139

//  <item> SFDITEM_FIELD__GPIOD_PFR_FUNC14
//    <name> FUNC14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48000C00) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PFR >> 28) & 0x3), ((GPIOD_PFR = (GPIOD_PFR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_PFR_FUNC13  ----------------------------------
// SVD Line: 145

//  <item> SFDITEM_FIELD__GPIOD_PFR_FUNC13
//    <name> FUNC13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48000C00) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PFR >> 26) & 0x3), ((GPIOD_PFR = (GPIOD_PFR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_PFR_FUNC12  ----------------------------------
// SVD Line: 151

//  <item> SFDITEM_FIELD__GPIOD_PFR_FUNC12
//    <name> FUNC12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48000C00) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PFR >> 24) & 0x3), ((GPIOD_PFR = (GPIOD_PFR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_PFR_FUNC11  ----------------------------------
// SVD Line: 157

//  <item> SFDITEM_FIELD__GPIOD_PFR_FUNC11
//    <name> FUNC11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48000C00) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PFR >> 22) & 0x3), ((GPIOD_PFR = (GPIOD_PFR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_PFR_FUNC10  ----------------------------------
// SVD Line: 163

//  <item> SFDITEM_FIELD__GPIOD_PFR_FUNC10
//    <name> FUNC10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48000C00) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PFR >> 20) & 0x3), ((GPIOD_PFR = (GPIOD_PFR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PFR_FUNC9  ----------------------------------
// SVD Line: 169

//  <item> SFDITEM_FIELD__GPIOD_PFR_FUNC9
//    <name> FUNC9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48000C00) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PFR >> 18) & 0x3), ((GPIOD_PFR = (GPIOD_PFR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PFR_FUNC8  ----------------------------------
// SVD Line: 175

//  <item> SFDITEM_FIELD__GPIOD_PFR_FUNC8
//    <name> FUNC8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48000C00) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PFR >> 16) & 0x3), ((GPIOD_PFR = (GPIOD_PFR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PFR_FUNC7  ----------------------------------
// SVD Line: 181

//  <item> SFDITEM_FIELD__GPIOD_PFR_FUNC7
//    <name> FUNC7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48000C00) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PFR >> 14) & 0x3), ((GPIOD_PFR = (GPIOD_PFR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PFR_FUNC6  ----------------------------------
// SVD Line: 187

//  <item> SFDITEM_FIELD__GPIOD_PFR_FUNC6
//    <name> FUNC6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48000C00) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PFR >> 12) & 0x3), ((GPIOD_PFR = (GPIOD_PFR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PFR_FUNC5  ----------------------------------
// SVD Line: 193

//  <item> SFDITEM_FIELD__GPIOD_PFR_FUNC5
//    <name> FUNC5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48000C00) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PFR >> 10) & 0x3), ((GPIOD_PFR = (GPIOD_PFR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PFR_FUNC4  ----------------------------------
// SVD Line: 199

//  <item> SFDITEM_FIELD__GPIOD_PFR_FUNC4
//    <name> FUNC4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48000C00) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PFR >> 8) & 0x3), ((GPIOD_PFR = (GPIOD_PFR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PFR_FUNC3  ----------------------------------
// SVD Line: 205

//  <item> SFDITEM_FIELD__GPIOD_PFR_FUNC3
//    <name> FUNC3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48000C00) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PFR >> 6) & 0x3), ((GPIOD_PFR = (GPIOD_PFR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PFR_FUNC2  ----------------------------------
// SVD Line: 211

//  <item> SFDITEM_FIELD__GPIOD_PFR_FUNC2
//    <name> FUNC2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48000C00) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PFR >> 4) & 0x3), ((GPIOD_PFR = (GPIOD_PFR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PFR_FUNC1  ----------------------------------
// SVD Line: 217

//  <item> SFDITEM_FIELD__GPIOD_PFR_FUNC1
//    <name> FUNC1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48000C00) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PFR >> 2) & 0x3), ((GPIOD_PFR = (GPIOD_PFR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PFR_FUNC0  ----------------------------------
// SVD Line: 223

//  <item> SFDITEM_FIELD__GPIOD_PFR_FUNC0
//    <name> FUNC0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48000C00) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PFR >> 0) & 0x3), ((GPIOD_PFR = (GPIOD_PFR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_PFR  -----------------------------------
// SVD Line: 124

//  <rtree> SFDITEM_REG__GPIOD_PFR
//    <name> PFR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000C00) GPIO port function register </i>
//    <loc> ( (unsigned int)((GPIOD_PFR >> 0) & 0xFFFFFFFF), ((GPIOD_PFR = (GPIOD_PFR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_PFR_FUNC15 </item>
//    <item> SFDITEM_FIELD__GPIOD_PFR_FUNC14 </item>
//    <item> SFDITEM_FIELD__GPIOD_PFR_FUNC13 </item>
//    <item> SFDITEM_FIELD__GPIOD_PFR_FUNC12 </item>
//    <item> SFDITEM_FIELD__GPIOD_PFR_FUNC11 </item>
//    <item> SFDITEM_FIELD__GPIOD_PFR_FUNC10 </item>
//    <item> SFDITEM_FIELD__GPIOD_PFR_FUNC9 </item>
//    <item> SFDITEM_FIELD__GPIOD_PFR_FUNC8 </item>
//    <item> SFDITEM_FIELD__GPIOD_PFR_FUNC7 </item>
//    <item> SFDITEM_FIELD__GPIOD_PFR_FUNC6 </item>
//    <item> SFDITEM_FIELD__GPIOD_PFR_FUNC5 </item>
//    <item> SFDITEM_FIELD__GPIOD_PFR_FUNC4 </item>
//    <item> SFDITEM_FIELD__GPIOD_PFR_FUNC3 </item>
//    <item> SFDITEM_FIELD__GPIOD_PFR_FUNC2 </item>
//    <item> SFDITEM_FIELD__GPIOD_PFR_FUNC1 </item>
//    <item> SFDITEM_FIELD__GPIOD_PFR_FUNC0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOD_PODENR  ------------------------------
// SVD Line: 231

unsigned int GPIOD_PODENR __AT (0x48000C04);



// -----------------------------  Field Item: GPIOD_PODENR_ODEN15  --------------------------------
// SVD Line: 241

//  <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN15
//    <name> ODEN15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000C04) Port i output open-drain enable  15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PODENR ) </loc>
//      <o.15..15> ODEN15
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PODENR_ODEN14  --------------------------------
// SVD Line: 248

//  <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN14
//    <name> ODEN14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000C04) Port i output open-drain enable  14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PODENR ) </loc>
//      <o.14..14> ODEN14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PODENR_ODEN13  --------------------------------
// SVD Line: 255

//  <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN13
//    <name> ODEN13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000C04) Port i output open-drain enable  13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PODENR ) </loc>
//      <o.13..13> ODEN13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PODENR_ODEN12  --------------------------------
// SVD Line: 262

//  <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN12
//    <name> ODEN12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000C04) Port i output open-drain enable  12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PODENR ) </loc>
//      <o.12..12> ODEN12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PODENR_ODEN11  --------------------------------
// SVD Line: 269

//  <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN11
//    <name> ODEN11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000C04) Port i output open-drain enable  11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PODENR ) </loc>
//      <o.11..11> ODEN11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PODENR_ODEN10  --------------------------------
// SVD Line: 276

//  <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN10
//    <name> ODEN10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000C04) Port i output open-drain enable  10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PODENR ) </loc>
//      <o.10..10> ODEN10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PODENR_ODEN9  ---------------------------------
// SVD Line: 283

//  <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN9
//    <name> ODEN9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000C04) Port i output open-drain enable  9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PODENR ) </loc>
//      <o.9..9> ODEN9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PODENR_ODEN8  ---------------------------------
// SVD Line: 290

//  <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN8
//    <name> ODEN8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000C04) Port i output open-drain enable  8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PODENR ) </loc>
//      <o.8..8> ODEN8
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PODENR_ODEN7  ---------------------------------
// SVD Line: 297

//  <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN7
//    <name> ODEN7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000C04) Port i output open-drain enable  7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PODENR ) </loc>
//      <o.7..7> ODEN7
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PODENR_ODEN6  ---------------------------------
// SVD Line: 304

//  <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN6
//    <name> ODEN6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000C04) Port i output open-drain enable  6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PODENR ) </loc>
//      <o.6..6> ODEN6
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PODENR_ODEN5  ---------------------------------
// SVD Line: 311

//  <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN5
//    <name> ODEN5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000C04) Port i output open-drain enable  5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PODENR ) </loc>
//      <o.5..5> ODEN5
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PODENR_ODEN4  ---------------------------------
// SVD Line: 318

//  <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN4
//    <name> ODEN4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000C04) Port i output open-drain enable  4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PODENR ) </loc>
//      <o.4..4> ODEN4
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PODENR_ODEN3  ---------------------------------
// SVD Line: 325

//  <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN3
//    <name> ODEN3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000C04) Port i output open-drain enable  3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PODENR ) </loc>
//      <o.3..3> ODEN3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PODENR_ODEN2  ---------------------------------
// SVD Line: 332

//  <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN2
//    <name> ODEN2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000C04) Port i output open-drain enable  2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PODENR ) </loc>
//      <o.2..2> ODEN2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PODENR_ODEN1  ---------------------------------
// SVD Line: 339

//  <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN1
//    <name> ODEN1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000C04) Port i output open-drain enable  1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PODENR ) </loc>
//      <o.1..1> ODEN1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PODENR_ODEN0  ---------------------------------
// SVD Line: 346

//  <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN0
//    <name> ODEN0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000C04) Port i output open-drain enable  0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PODENR ) </loc>
//      <o.0..0> ODEN0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOD_PODENR  ----------------------------------
// SVD Line: 231

//  <rtree> SFDITEM_REG__GPIOD_PODENR
//    <name> PODENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000C04) GPIO port output open-drain enable  register </i>
//    <loc> ( (unsigned int)((GPIOD_PODENR >> 0) & 0xFFFFFFFF), ((GPIOD_PODENR = (GPIOD_PODENR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN15 </item>
//    <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN14 </item>
//    <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN13 </item>
//    <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN12 </item>
//    <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN11 </item>
//    <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN10 </item>
//    <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN9 </item>
//    <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN8 </item>
//    <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN7 </item>
//    <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN6 </item>
//    <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN5 </item>
//    <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN4 </item>
//    <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN3 </item>
//    <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN2 </item>
//    <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN1 </item>
//    <item> SFDITEM_FIELD__GPIOD_PODENR_ODEN0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_POSR  -------------------------------
// SVD Line: 355

unsigned int GPIOD_POSR __AT (0x48000C08);



// -------------------------------  Field Item: GPIOD_POSR_OS15  ----------------------------------
// SVD Line: 365

//  <item> SFDITEM_FIELD__GPIOD_POSR_OS15
//    <name> OS15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48000C08) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_POSR >> 30) & 0x3), ((GPIOD_POSR = (GPIOD_POSR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_POSR_OS14  ----------------------------------
// SVD Line: 372

//  <item> SFDITEM_FIELD__GPIOD_POSR_OS14
//    <name> OS14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48000C08) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_POSR >> 28) & 0x3), ((GPIOD_POSR = (GPIOD_POSR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_POSR_OS13  ----------------------------------
// SVD Line: 379

//  <item> SFDITEM_FIELD__GPIOD_POSR_OS13
//    <name> OS13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48000C08) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_POSR >> 26) & 0x3), ((GPIOD_POSR = (GPIOD_POSR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_POSR_OS12  ----------------------------------
// SVD Line: 386

//  <item> SFDITEM_FIELD__GPIOD_POSR_OS12
//    <name> OS12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48000C08) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_POSR >> 24) & 0x3), ((GPIOD_POSR = (GPIOD_POSR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_POSR_OS11  ----------------------------------
// SVD Line: 393

//  <item> SFDITEM_FIELD__GPIOD_POSR_OS11
//    <name> OS11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48000C08) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_POSR >> 22) & 0x3), ((GPIOD_POSR = (GPIOD_POSR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_POSR_OS10  ----------------------------------
// SVD Line: 400

//  <item> SFDITEM_FIELD__GPIOD_POSR_OS10
//    <name> OS10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48000C08) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_POSR >> 20) & 0x3), ((GPIOD_POSR = (GPIOD_POSR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_POSR_OS9  -----------------------------------
// SVD Line: 407

//  <item> SFDITEM_FIELD__GPIOD_POSR_OS9
//    <name> OS9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48000C08) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_POSR >> 18) & 0x3), ((GPIOD_POSR = (GPIOD_POSR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_POSR_OS8  -----------------------------------
// SVD Line: 414

//  <item> SFDITEM_FIELD__GPIOD_POSR_OS8
//    <name> OS8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48000C08) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_POSR >> 16) & 0x3), ((GPIOD_POSR = (GPIOD_POSR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_POSR_OS7  -----------------------------------
// SVD Line: 421

//  <item> SFDITEM_FIELD__GPIOD_POSR_OS7
//    <name> OS7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48000C08) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_POSR >> 14) & 0x3), ((GPIOD_POSR = (GPIOD_POSR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_POSR_OS6  -----------------------------------
// SVD Line: 428

//  <item> SFDITEM_FIELD__GPIOD_POSR_OS6
//    <name> OS6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48000C08) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_POSR >> 12) & 0x3), ((GPIOD_POSR = (GPIOD_POSR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_POSR_OS5  -----------------------------------
// SVD Line: 435

//  <item> SFDITEM_FIELD__GPIOD_POSR_OS5
//    <name> OS5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48000C08) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_POSR >> 10) & 0x3), ((GPIOD_POSR = (GPIOD_POSR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_POSR_OS4  -----------------------------------
// SVD Line: 442

//  <item> SFDITEM_FIELD__GPIOD_POSR_OS4
//    <name> OS4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48000C08) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_POSR >> 8) & 0x3), ((GPIOD_POSR = (GPIOD_POSR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_POSR_OS3  -----------------------------------
// SVD Line: 449

//  <item> SFDITEM_FIELD__GPIOD_POSR_OS3
//    <name> OS3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48000C08) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_POSR >> 6) & 0x3), ((GPIOD_POSR = (GPIOD_POSR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_POSR_OS2  -----------------------------------
// SVD Line: 456

//  <item> SFDITEM_FIELD__GPIOD_POSR_OS2
//    <name> OS2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48000C08) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_POSR >> 4) & 0x3), ((GPIOD_POSR = (GPIOD_POSR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_POSR_OS1  -----------------------------------
// SVD Line: 463

//  <item> SFDITEM_FIELD__GPIOD_POSR_OS1
//    <name> OS1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48000C08) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_POSR >> 2) & 0x3), ((GPIOD_POSR = (GPIOD_POSR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_POSR_OS0  -----------------------------------
// SVD Line: 470

//  <item> SFDITEM_FIELD__GPIOD_POSR_OS0
//    <name> OS0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48000C08) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_POSR >> 0) & 0x3), ((GPIOD_POSR = (GPIOD_POSR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_POSR  -----------------------------------
// SVD Line: 355

//  <rtree> SFDITEM_REG__GPIOD_POSR
//    <name> POSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000C08) GPIO port output speed  register </i>
//    <loc> ( (unsigned int)((GPIOD_POSR >> 0) & 0xFFFFFFFF), ((GPIOD_POSR = (GPIOD_POSR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_POSR_OS15 </item>
//    <item> SFDITEM_FIELD__GPIOD_POSR_OS14 </item>
//    <item> SFDITEM_FIELD__GPIOD_POSR_OS13 </item>
//    <item> SFDITEM_FIELD__GPIOD_POSR_OS12 </item>
//    <item> SFDITEM_FIELD__GPIOD_POSR_OS11 </item>
//    <item> SFDITEM_FIELD__GPIOD_POSR_OS10 </item>
//    <item> SFDITEM_FIELD__GPIOD_POSR_OS9 </item>
//    <item> SFDITEM_FIELD__GPIOD_POSR_OS8 </item>
//    <item> SFDITEM_FIELD__GPIOD_POSR_OS7 </item>
//    <item> SFDITEM_FIELD__GPIOD_POSR_OS6 </item>
//    <item> SFDITEM_FIELD__GPIOD_POSR_OS5 </item>
//    <item> SFDITEM_FIELD__GPIOD_POSR_OS4 </item>
//    <item> SFDITEM_FIELD__GPIOD_POSR_OS3 </item>
//    <item> SFDITEM_FIELD__GPIOD_POSR_OS2 </item>
//    <item> SFDITEM_FIELD__GPIOD_POSR_OS1 </item>
//    <item> SFDITEM_FIELD__GPIOD_POSR_OS0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOD_PUPDR  -------------------------------
// SVD Line: 479

unsigned int GPIOD_PUPDR __AT (0x48000C0C);



// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR15  --------------------------------
// SVD Line: 489

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48000C0C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 30) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR14  --------------------------------
// SVD Line: 496

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48000C0C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 28) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR13  --------------------------------
// SVD Line: 503

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48000C0C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 26) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR12  --------------------------------
// SVD Line: 510

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48000C0C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 24) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR11  --------------------------------
// SVD Line: 517

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48000C0C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 22) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR10  --------------------------------
// SVD Line: 524

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48000C0C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 20) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 531

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48000C0C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 18) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 538

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48000C0C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 16) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 545

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48000C0C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 14) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 552

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48000C0C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 12) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 559

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48000C0C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 10) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 566

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48000C0C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 8) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 573

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48000C0C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 6) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 580

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48000C0C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 4) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 587

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48000C0C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 2) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 594

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48000C0C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 0) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_PUPDR  ----------------------------------
// SVD Line: 479

//  <rtree> SFDITEM_REG__GPIOD_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000C0C) GPIO port pull-up/pull-down  register </i>
//    <loc> ( (unsigned int)((GPIOD_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: GPIOD_DI  --------------------------------
// SVD Line: 603

unsigned int GPIOD_DI __AT (0x48000C10);



// --------------------------------  Field Item: GPIOD_DI_DI15  -----------------------------------
// SVD Line: 612

//  <item> SFDITEM_FIELD__GPIOD_DI_DI15
//    <name> DI15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x48000C10) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DI ) </loc>
//      <o.15..15> DI15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DI_DI14  -----------------------------------
// SVD Line: 619

//  <item> SFDITEM_FIELD__GPIOD_DI_DI14
//    <name> DI14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x48000C10) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DI ) </loc>
//      <o.14..14> DI14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DI_DI13  -----------------------------------
// SVD Line: 626

//  <item> SFDITEM_FIELD__GPIOD_DI_DI13
//    <name> DI13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x48000C10) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DI ) </loc>
//      <o.13..13> DI13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DI_DI12  -----------------------------------
// SVD Line: 633

//  <item> SFDITEM_FIELD__GPIOD_DI_DI12
//    <name> DI12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x48000C10) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DI ) </loc>
//      <o.12..12> DI12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DI_DI11  -----------------------------------
// SVD Line: 640

//  <item> SFDITEM_FIELD__GPIOD_DI_DI11
//    <name> DI11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x48000C10) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DI ) </loc>
//      <o.11..11> DI11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DI_DI10  -----------------------------------
// SVD Line: 647

//  <item> SFDITEM_FIELD__GPIOD_DI_DI10
//    <name> DI10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x48000C10) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DI ) </loc>
//      <o.10..10> DI10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DI_DI9  ------------------------------------
// SVD Line: 654

//  <item> SFDITEM_FIELD__GPIOD_DI_DI9
//    <name> DI9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x48000C10) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DI ) </loc>
//      <o.9..9> DI9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DI_DI8  ------------------------------------
// SVD Line: 661

//  <item> SFDITEM_FIELD__GPIOD_DI_DI8
//    <name> DI8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x48000C10) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DI ) </loc>
//      <o.8..8> DI8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DI_DI7  ------------------------------------
// SVD Line: 668

//  <item> SFDITEM_FIELD__GPIOD_DI_DI7
//    <name> DI7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x48000C10) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DI ) </loc>
//      <o.7..7> DI7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DI_DI6  ------------------------------------
// SVD Line: 675

//  <item> SFDITEM_FIELD__GPIOD_DI_DI6
//    <name> DI6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x48000C10) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DI ) </loc>
//      <o.6..6> DI6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DI_DI5  ------------------------------------
// SVD Line: 682

//  <item> SFDITEM_FIELD__GPIOD_DI_DI5
//    <name> DI5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x48000C10) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DI ) </loc>
//      <o.5..5> DI5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DI_DI4  ------------------------------------
// SVD Line: 689

//  <item> SFDITEM_FIELD__GPIOD_DI_DI4
//    <name> DI4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x48000C10) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DI ) </loc>
//      <o.4..4> DI4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DI_DI3  ------------------------------------
// SVD Line: 696

//  <item> SFDITEM_FIELD__GPIOD_DI_DI3
//    <name> DI3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x48000C10) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DI ) </loc>
//      <o.3..3> DI3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DI_DI2  ------------------------------------
// SVD Line: 703

//  <item> SFDITEM_FIELD__GPIOD_DI_DI2
//    <name> DI2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x48000C10) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DI ) </loc>
//      <o.2..2> DI2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DI_DI1  ------------------------------------
// SVD Line: 710

//  <item> SFDITEM_FIELD__GPIOD_DI_DI1
//    <name> DI1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x48000C10) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DI ) </loc>
//      <o.1..1> DI1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DI_DI0  ------------------------------------
// SVD Line: 717

//  <item> SFDITEM_FIELD__GPIOD_DI_DI0
//    <name> DI0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x48000C10) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DI ) </loc>
//      <o.0..0> DI0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_DI  ------------------------------------
// SVD Line: 603

//  <rtree> SFDITEM_REG__GPIOD_DI
//    <name> DI </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x48000C10) GPIO port data input register </i>
//    <loc> ( (unsigned int)((GPIOD_DI >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOD_DI_DI15 </item>
//    <item> SFDITEM_FIELD__GPIOD_DI_DI14 </item>
//    <item> SFDITEM_FIELD__GPIOD_DI_DI13 </item>
//    <item> SFDITEM_FIELD__GPIOD_DI_DI12 </item>
//    <item> SFDITEM_FIELD__GPIOD_DI_DI11 </item>
//    <item> SFDITEM_FIELD__GPIOD_DI_DI10 </item>
//    <item> SFDITEM_FIELD__GPIOD_DI_DI9 </item>
//    <item> SFDITEM_FIELD__GPIOD_DI_DI8 </item>
//    <item> SFDITEM_FIELD__GPIOD_DI_DI7 </item>
//    <item> SFDITEM_FIELD__GPIOD_DI_DI6 </item>
//    <item> SFDITEM_FIELD__GPIOD_DI_DI5 </item>
//    <item> SFDITEM_FIELD__GPIOD_DI_DI4 </item>
//    <item> SFDITEM_FIELD__GPIOD_DI_DI3 </item>
//    <item> SFDITEM_FIELD__GPIOD_DI_DI2 </item>
//    <item> SFDITEM_FIELD__GPIOD_DI_DI1 </item>
//    <item> SFDITEM_FIELD__GPIOD_DI_DI0 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: GPIOD_DO  --------------------------------
// SVD Line: 726

unsigned int GPIOD_DO __AT (0x48000C14);



// --------------------------------  Field Item: GPIOD_DO_DO15  -----------------------------------
// SVD Line: 735

//  <item> SFDITEM_FIELD__GPIOD_DO_DO15
//    <name> DO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000C14) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DO ) </loc>
//      <o.15..15> DO15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DO_DO14  -----------------------------------
// SVD Line: 742

//  <item> SFDITEM_FIELD__GPIOD_DO_DO14
//    <name> DO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000C14) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DO ) </loc>
//      <o.14..14> DO14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DO_DO13  -----------------------------------
// SVD Line: 749

//  <item> SFDITEM_FIELD__GPIOD_DO_DO13
//    <name> DO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000C14) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DO ) </loc>
//      <o.13..13> DO13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DO_DO12  -----------------------------------
// SVD Line: 756

//  <item> SFDITEM_FIELD__GPIOD_DO_DO12
//    <name> DO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000C14) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DO ) </loc>
//      <o.12..12> DO12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DO_DO11  -----------------------------------
// SVD Line: 763

//  <item> SFDITEM_FIELD__GPIOD_DO_DO11
//    <name> DO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000C14) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DO ) </loc>
//      <o.11..11> DO11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DO_DO10  -----------------------------------
// SVD Line: 770

//  <item> SFDITEM_FIELD__GPIOD_DO_DO10
//    <name> DO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000C14) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DO ) </loc>
//      <o.10..10> DO10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DO_DO9  ------------------------------------
// SVD Line: 777

//  <item> SFDITEM_FIELD__GPIOD_DO_DO9
//    <name> DO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000C14) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DO ) </loc>
//      <o.9..9> DO9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DO_DO8  ------------------------------------
// SVD Line: 784

//  <item> SFDITEM_FIELD__GPIOD_DO_DO8
//    <name> DO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000C14) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DO ) </loc>
//      <o.8..8> DO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DO_DO7  ------------------------------------
// SVD Line: 791

//  <item> SFDITEM_FIELD__GPIOD_DO_DO7
//    <name> DO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000C14) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DO ) </loc>
//      <o.7..7> DO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DO_DO6  ------------------------------------
// SVD Line: 798

//  <item> SFDITEM_FIELD__GPIOD_DO_DO6
//    <name> DO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000C14) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DO ) </loc>
//      <o.6..6> DO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DO_DO5  ------------------------------------
// SVD Line: 805

//  <item> SFDITEM_FIELD__GPIOD_DO_DO5
//    <name> DO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000C14) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DO ) </loc>
//      <o.5..5> DO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DO_DO4  ------------------------------------
// SVD Line: 812

//  <item> SFDITEM_FIELD__GPIOD_DO_DO4
//    <name> DO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000C14) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DO ) </loc>
//      <o.4..4> DO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DO_DO3  ------------------------------------
// SVD Line: 819

//  <item> SFDITEM_FIELD__GPIOD_DO_DO3
//    <name> DO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000C14) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DO ) </loc>
//      <o.3..3> DO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DO_DO2  ------------------------------------
// SVD Line: 826

//  <item> SFDITEM_FIELD__GPIOD_DO_DO2
//    <name> DO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000C14) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DO ) </loc>
//      <o.2..2> DO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DO_DO1  ------------------------------------
// SVD Line: 833

//  <item> SFDITEM_FIELD__GPIOD_DO_DO1
//    <name> DO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000C14) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DO ) </loc>
//      <o.1..1> DO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DO_DO0  ------------------------------------
// SVD Line: 840

//  <item> SFDITEM_FIELD__GPIOD_DO_DO0
//    <name> DO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000C14) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DO ) </loc>
//      <o.0..0> DO0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_DO  ------------------------------------
// SVD Line: 726

//  <rtree> SFDITEM_REG__GPIOD_DO
//    <name> DO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000C14) GPIO port data output register </i>
//    <loc> ( (unsigned int)((GPIOD_DO >> 0) & 0xFFFFFFFF), ((GPIOD_DO = (GPIOD_DO & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_DO_DO15 </item>
//    <item> SFDITEM_FIELD__GPIOD_DO_DO14 </item>
//    <item> SFDITEM_FIELD__GPIOD_DO_DO13 </item>
//    <item> SFDITEM_FIELD__GPIOD_DO_DO12 </item>
//    <item> SFDITEM_FIELD__GPIOD_DO_DO11 </item>
//    <item> SFDITEM_FIELD__GPIOD_DO_DO10 </item>
//    <item> SFDITEM_FIELD__GPIOD_DO_DO9 </item>
//    <item> SFDITEM_FIELD__GPIOD_DO_DO8 </item>
//    <item> SFDITEM_FIELD__GPIOD_DO_DO7 </item>
//    <item> SFDITEM_FIELD__GPIOD_DO_DO6 </item>
//    <item> SFDITEM_FIELD__GPIOD_DO_DO5 </item>
//    <item> SFDITEM_FIELD__GPIOD_DO_DO4 </item>
//    <item> SFDITEM_FIELD__GPIOD_DO_DO3 </item>
//    <item> SFDITEM_FIELD__GPIOD_DO_DO2 </item>
//    <item> SFDITEM_FIELD__GPIOD_DO_DO1 </item>
//    <item> SFDITEM_FIELD__GPIOD_DO_DO0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_SCR  --------------------------------
// SVD Line: 849

unsigned int GPIOD_SCR __AT (0x48000C18);



// -------------------------------  Field Item: GPIOD_SCR_BC15  -----------------------------------
// SVD Line: 858

//  <item> SFDITEM_FIELD__GPIOD_SCR_BC15
//    <name> BC15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x48000C18) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.31..31> BC15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCR_BC14  -----------------------------------
// SVD Line: 865

//  <item> SFDITEM_FIELD__GPIOD_SCR_BC14
//    <name> BC14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x48000C18) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.30..30> BC14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCR_BC13  -----------------------------------
// SVD Line: 872

//  <item> SFDITEM_FIELD__GPIOD_SCR_BC13
//    <name> BC13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x48000C18) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.29..29> BC13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCR_BC12  -----------------------------------
// SVD Line: 879

//  <item> SFDITEM_FIELD__GPIOD_SCR_BC12
//    <name> BC12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x48000C18) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.28..28> BC12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCR_BC11  -----------------------------------
// SVD Line: 886

//  <item> SFDITEM_FIELD__GPIOD_SCR_BC11
//    <name> BC11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x48000C18) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.27..27> BC11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCR_BC10  -----------------------------------
// SVD Line: 893

//  <item> SFDITEM_FIELD__GPIOD_SCR_BC10
//    <name> BC10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x48000C18) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.26..26> BC10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BC9  -----------------------------------
// SVD Line: 900

//  <item> SFDITEM_FIELD__GPIOD_SCR_BC9
//    <name> BC9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x48000C18) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.25..25> BC9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BC8  -----------------------------------
// SVD Line: 907

//  <item> SFDITEM_FIELD__GPIOD_SCR_BC8
//    <name> BC8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x48000C18) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.24..24> BC8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BC7  -----------------------------------
// SVD Line: 914

//  <item> SFDITEM_FIELD__GPIOD_SCR_BC7
//    <name> BC7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x48000C18) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.23..23> BC7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BC6  -----------------------------------
// SVD Line: 921

//  <item> SFDITEM_FIELD__GPIOD_SCR_BC6
//    <name> BC6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x48000C18) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.22..22> BC6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BC5  -----------------------------------
// SVD Line: 928

//  <item> SFDITEM_FIELD__GPIOD_SCR_BC5
//    <name> BC5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x48000C18) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.21..21> BC5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BC4  -----------------------------------
// SVD Line: 935

//  <item> SFDITEM_FIELD__GPIOD_SCR_BC4
//    <name> BC4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x48000C18) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.20..20> BC4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BC3  -----------------------------------
// SVD Line: 942

//  <item> SFDITEM_FIELD__GPIOD_SCR_BC3
//    <name> BC3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x48000C18) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.19..19> BC3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BC2  -----------------------------------
// SVD Line: 949

//  <item> SFDITEM_FIELD__GPIOD_SCR_BC2
//    <name> BC2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x48000C18) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.18..18> BC2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BC1  -----------------------------------
// SVD Line: 956

//  <item> SFDITEM_FIELD__GPIOD_SCR_BC1
//    <name> BC1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x48000C18) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.17..17> BC1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BC0  -----------------------------------
// SVD Line: 963

//  <item> SFDITEM_FIELD__GPIOD_SCR_BC0
//    <name> BC0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x48000C18) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.16..16> BC0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCR_BS15  -----------------------------------
// SVD Line: 970

//  <item> SFDITEM_FIELD__GPIOD_SCR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000C18) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCR_BS14  -----------------------------------
// SVD Line: 977

//  <item> SFDITEM_FIELD__GPIOD_SCR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000C18) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCR_BS13  -----------------------------------
// SVD Line: 984

//  <item> SFDITEM_FIELD__GPIOD_SCR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000C18) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCR_BS12  -----------------------------------
// SVD Line: 991

//  <item> SFDITEM_FIELD__GPIOD_SCR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000C18) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCR_BS11  -----------------------------------
// SVD Line: 998

//  <item> SFDITEM_FIELD__GPIOD_SCR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000C18) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCR_BS10  -----------------------------------
// SVD Line: 1005

//  <item> SFDITEM_FIELD__GPIOD_SCR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000C18) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BS9  -----------------------------------
// SVD Line: 1012

//  <item> SFDITEM_FIELD__GPIOD_SCR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000C18) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BS8  -----------------------------------
// SVD Line: 1019

//  <item> SFDITEM_FIELD__GPIOD_SCR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000C18) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BS7  -----------------------------------
// SVD Line: 1026

//  <item> SFDITEM_FIELD__GPIOD_SCR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000C18) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BS6  -----------------------------------
// SVD Line: 1033

//  <item> SFDITEM_FIELD__GPIOD_SCR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000C18) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BS5  -----------------------------------
// SVD Line: 1040

//  <item> SFDITEM_FIELD__GPIOD_SCR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000C18) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BS4  -----------------------------------
// SVD Line: 1047

//  <item> SFDITEM_FIELD__GPIOD_SCR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000C18) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BS3  -----------------------------------
// SVD Line: 1054

//  <item> SFDITEM_FIELD__GPIOD_SCR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000C18) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BS2  -----------------------------------
// SVD Line: 1061

//  <item> SFDITEM_FIELD__GPIOD_SCR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000C18) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BS1  -----------------------------------
// SVD Line: 1068

//  <item> SFDITEM_FIELD__GPIOD_SCR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000C18) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_SCR_BS0  -----------------------------------
// SVD Line: 1075

//  <item> SFDITEM_FIELD__GPIOD_SCR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000C18) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_SCR  -----------------------------------
// SVD Line: 849

//  <rtree> SFDITEM_REG__GPIOD_SCR
//    <name> SCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000C18) GPIO port set/clear register </i>
//    <loc> ( (unsigned int)((GPIOD_SCR >> 0) & 0xFFFFFFFF), ((GPIOD_SCR = (GPIOD_SCR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BC15 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BC14 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BC13 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BC12 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BC11 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BC10 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BC9 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BC8 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BC7 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BC6 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BC5 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BC4 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BC3 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BC2 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BC1 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BC0 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_LOCK  -------------------------------
// SVD Line: 1084

unsigned int GPIOD_LOCK __AT (0x48000C1C);



// ------------------------------  Field Item: GPIOD_LOCK_LOCKK  ----------------------------------
// SVD Line: 1093

//  <item> SFDITEM_FIELD__GPIOD_LOCK_LOCKK
//    <name> LOCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x48000C1C) Lock sequence key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LOCK ) </loc>
//      <o.16..16> LOCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LOCK_LOCK15  ---------------------------------
// SVD Line: 1099

//  <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK15
//    <name> LOCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000C1C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LOCK ) </loc>
//      <o.15..15> LOCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LOCK_LOCK14  ---------------------------------
// SVD Line: 1106

//  <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK14
//    <name> LOCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000C1C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LOCK ) </loc>
//      <o.14..14> LOCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LOCK_LOCK13  ---------------------------------
// SVD Line: 1113

//  <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK13
//    <name> LOCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000C1C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LOCK ) </loc>
//      <o.13..13> LOCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LOCK_LOCK12  ---------------------------------
// SVD Line: 1120

//  <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK12
//    <name> LOCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000C1C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LOCK ) </loc>
//      <o.12..12> LOCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LOCK_LOCK11  ---------------------------------
// SVD Line: 1127

//  <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK11
//    <name> LOCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000C1C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LOCK ) </loc>
//      <o.11..11> LOCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LOCK_LOCK10  ---------------------------------
// SVD Line: 1134

//  <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK10
//    <name> LOCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000C1C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LOCK ) </loc>
//      <o.10..10> LOCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LOCK_LOCK9  ----------------------------------
// SVD Line: 1141

//  <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK9
//    <name> LOCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000C1C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LOCK ) </loc>
//      <o.9..9> LOCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LOCK_LOCK8  ----------------------------------
// SVD Line: 1148

//  <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK8
//    <name> LOCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000C1C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LOCK ) </loc>
//      <o.8..8> LOCK8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LOCK_LOCK7  ----------------------------------
// SVD Line: 1155

//  <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK7
//    <name> LOCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000C1C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LOCK ) </loc>
//      <o.7..7> LOCK7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LOCK_LOCK6  ----------------------------------
// SVD Line: 1162

//  <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK6
//    <name> LOCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000C1C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LOCK ) </loc>
//      <o.6..6> LOCK6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LOCK_LOCK5  ----------------------------------
// SVD Line: 1169

//  <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK5
//    <name> LOCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000C1C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LOCK ) </loc>
//      <o.5..5> LOCK5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LOCK_LOCK4  ----------------------------------
// SVD Line: 1176

//  <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK4
//    <name> LOCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000C1C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LOCK ) </loc>
//      <o.4..4> LOCK4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LOCK_LOCK3  ----------------------------------
// SVD Line: 1183

//  <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK3
//    <name> LOCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000C1C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LOCK ) </loc>
//      <o.3..3> LOCK3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LOCK_LOCK2  ----------------------------------
// SVD Line: 1190

//  <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK2
//    <name> LOCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000C1C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LOCK ) </loc>
//      <o.2..2> LOCK2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LOCK_LOCK1  ----------------------------------
// SVD Line: 1197

//  <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK1
//    <name> LOCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000C1C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LOCK ) </loc>
//      <o.1..1> LOCK1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LOCK_LOCK0  ----------------------------------
// SVD Line: 1204

//  <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK0
//    <name> LOCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000C1C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LOCK ) </loc>
//      <o.0..0> LOCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_LOCK  -----------------------------------
// SVD Line: 1084

//  <rtree> SFDITEM_REG__GPIOD_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000C1C) GPIO port lock register </i>
//    <loc> ( (unsigned int)((GPIOD_LOCK >> 0) & 0xFFFFFFFF), ((GPIOD_LOCK = (GPIOD_LOCK & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_LOCK_LOCKK </item>
//    <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK15 </item>
//    <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK14 </item>
//    <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK13 </item>
//    <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK12 </item>
//    <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK11 </item>
//    <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK10 </item>
//    <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK9 </item>
//    <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK8 </item>
//    <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK7 </item>
//    <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK6 </item>
//    <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK5 </item>
//    <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK4 </item>
//    <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK3 </item>
//    <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK2 </item>
//    <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK1 </item>
//    <item> SFDITEM_FIELD__GPIOD_LOCK_LOCK0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOD_MFSELL  ------------------------------
// SVD Line: 1213

unsigned int GPIOD_MFSELL __AT (0x48000C20);



// ----------------------------  Field Item: GPIOD_MFSELL_MFSELL7  --------------------------------
// SVD Line: 1223

//  <item> SFDITEM_FIELD__GPIOD_MFSELL_MFSELL7
//    <name> MFSELL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000C20) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MFSELL >> 28) & 0xF), ((GPIOD_MFSELL = (GPIOD_MFSELL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOD_MFSELL_MFSELL6  --------------------------------
// SVD Line: 1230

//  <item> SFDITEM_FIELD__GPIOD_MFSELL_MFSELL6
//    <name> MFSELL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000C20) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MFSELL >> 24) & 0xF), ((GPIOD_MFSELL = (GPIOD_MFSELL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOD_MFSELL_MFSELL5  --------------------------------
// SVD Line: 1237

//  <item> SFDITEM_FIELD__GPIOD_MFSELL_MFSELL5
//    <name> MFSELL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000C20) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MFSELL >> 20) & 0xF), ((GPIOD_MFSELL = (GPIOD_MFSELL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOD_MFSELL_MFSELL4  --------------------------------
// SVD Line: 1244

//  <item> SFDITEM_FIELD__GPIOD_MFSELL_MFSELL4
//    <name> MFSELL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000C20) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MFSELL >> 16) & 0xF), ((GPIOD_MFSELL = (GPIOD_MFSELL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOD_MFSELL_MFSELL3  --------------------------------
// SVD Line: 1251

//  <item> SFDITEM_FIELD__GPIOD_MFSELL_MFSELL3
//    <name> MFSELL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000C20) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MFSELL >> 12) & 0xF), ((GPIOD_MFSELL = (GPIOD_MFSELL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOD_MFSELL_MFSELL2  --------------------------------
// SVD Line: 1258

//  <item> SFDITEM_FIELD__GPIOD_MFSELL_MFSELL2
//    <name> MFSELL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000C20) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MFSELL >> 8) & 0xF), ((GPIOD_MFSELL = (GPIOD_MFSELL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOD_MFSELL_MFSELL1  --------------------------------
// SVD Line: 1265

//  <item> SFDITEM_FIELD__GPIOD_MFSELL_MFSELL1
//    <name> MFSELL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000C20) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MFSELL >> 4) & 0xF), ((GPIOD_MFSELL = (GPIOD_MFSELL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOD_MFSELL_MFSELL0  --------------------------------
// SVD Line: 1272

//  <item> SFDITEM_FIELD__GPIOD_MFSELL_MFSELL0
//    <name> MFSELL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000C20) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MFSELL >> 0) & 0xF), ((GPIOD_MFSELL = (GPIOD_MFSELL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOD_MFSELL  ----------------------------------
// SVD Line: 1213

//  <rtree> SFDITEM_REG__GPIOD_MFSELL
//    <name> MFSELL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000C20) GPIO multi-function selection low  register </i>
//    <loc> ( (unsigned int)((GPIOD_MFSELL >> 0) & 0xFFFFFFFF), ((GPIOD_MFSELL = (GPIOD_MFSELL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_MFSELL_MFSELL7 </item>
//    <item> SFDITEM_FIELD__GPIOD_MFSELL_MFSELL6 </item>
//    <item> SFDITEM_FIELD__GPIOD_MFSELL_MFSELL5 </item>
//    <item> SFDITEM_FIELD__GPIOD_MFSELL_MFSELL4 </item>
//    <item> SFDITEM_FIELD__GPIOD_MFSELL_MFSELL3 </item>
//    <item> SFDITEM_FIELD__GPIOD_MFSELL_MFSELL2 </item>
//    <item> SFDITEM_FIELD__GPIOD_MFSELL_MFSELL1 </item>
//    <item> SFDITEM_FIELD__GPIOD_MFSELL_MFSELL0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOD_MFSELH  ------------------------------
// SVD Line: 1281

unsigned int GPIOD_MFSELH __AT (0x48000C24);



// ----------------------------  Field Item: GPIOD_MFSELH_MFSELH15  -------------------------------
// SVD Line: 1291

//  <item> SFDITEM_FIELD__GPIOD_MFSELH_MFSELH15
//    <name> MFSELH15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000C24) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MFSELH >> 28) & 0xF), ((GPIOD_MFSELH = (GPIOD_MFSELH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOD_MFSELH_MFSELH14  -------------------------------
// SVD Line: 1298

//  <item> SFDITEM_FIELD__GPIOD_MFSELH_MFSELH14
//    <name> MFSELH14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000C24) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MFSELH >> 24) & 0xF), ((GPIOD_MFSELH = (GPIOD_MFSELH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOD_MFSELH_MFSELH13  -------------------------------
// SVD Line: 1305

//  <item> SFDITEM_FIELD__GPIOD_MFSELH_MFSELH13
//    <name> MFSELH13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000C24) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MFSELH >> 20) & 0xF), ((GPIOD_MFSELH = (GPIOD_MFSELH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOD_MFSELH_MFSELH12  -------------------------------
// SVD Line: 1312

//  <item> SFDITEM_FIELD__GPIOD_MFSELH_MFSELH12
//    <name> MFSELH12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000C24) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MFSELH >> 16) & 0xF), ((GPIOD_MFSELH = (GPIOD_MFSELH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOD_MFSELH_MFSELH11  -------------------------------
// SVD Line: 1319

//  <item> SFDITEM_FIELD__GPIOD_MFSELH_MFSELH11
//    <name> MFSELH11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000C24) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MFSELH >> 12) & 0xF), ((GPIOD_MFSELH = (GPIOD_MFSELH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOD_MFSELH_MFSELH10  -------------------------------
// SVD Line: 1326

//  <item> SFDITEM_FIELD__GPIOD_MFSELH_MFSELH10
//    <name> MFSELH10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000C24) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MFSELH >> 8) & 0xF), ((GPIOD_MFSELH = (GPIOD_MFSELH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOD_MFSELH_MFSELH9  --------------------------------
// SVD Line: 1333

//  <item> SFDITEM_FIELD__GPIOD_MFSELH_MFSELH9
//    <name> MFSELH9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000C24) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MFSELH >> 4) & 0xF), ((GPIOD_MFSELH = (GPIOD_MFSELH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOD_MFSELH_MFSELH8  --------------------------------
// SVD Line: 1340

//  <item> SFDITEM_FIELD__GPIOD_MFSELH_MFSELH8
//    <name> MFSELH8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000C24) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MFSELH >> 0) & 0xF), ((GPIOD_MFSELH = (GPIOD_MFSELH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOD_MFSELH  ----------------------------------
// SVD Line: 1281

//  <rtree> SFDITEM_REG__GPIOD_MFSELH
//    <name> MFSELH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000C24) GPIO multi-function selection high  register </i>
//    <loc> ( (unsigned int)((GPIOD_MFSELH >> 0) & 0xFFFFFFFF), ((GPIOD_MFSELH = (GPIOD_MFSELH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_MFSELH_MFSELH15 </item>
//    <item> SFDITEM_FIELD__GPIOD_MFSELH_MFSELH14 </item>
//    <item> SFDITEM_FIELD__GPIOD_MFSELH_MFSELH13 </item>
//    <item> SFDITEM_FIELD__GPIOD_MFSELH_MFSELH12 </item>
//    <item> SFDITEM_FIELD__GPIOD_MFSELH_MFSELH11 </item>
//    <item> SFDITEM_FIELD__GPIOD_MFSELH_MFSELH10 </item>
//    <item> SFDITEM_FIELD__GPIOD_MFSELH_MFSELH9 </item>
//    <item> SFDITEM_FIELD__GPIOD_MFSELH_MFSELH8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_CLRR  -------------------------------
// SVD Line: 1349

unsigned int GPIOD_CLRR __AT (0x48000C28);



// ------------------------------  Field Item: GPIOD_CLRR_BCLR0  ----------------------------------
// SVD Line: 1358

//  <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR0
//    <name> BCLR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000C28) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_CLRR ) </loc>
//      <o.0..0> BCLR0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CLRR_BCLR1  ----------------------------------
// SVD Line: 1364

//  <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR1
//    <name> BCLR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000C28) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_CLRR ) </loc>
//      <o.1..1> BCLR1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CLRR_BCLR2  ----------------------------------
// SVD Line: 1370

//  <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR2
//    <name> BCLR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000C28) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_CLRR ) </loc>
//      <o.2..2> BCLR2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CLRR_BCLR3  ----------------------------------
// SVD Line: 1376

//  <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR3
//    <name> BCLR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000C28) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_CLRR ) </loc>
//      <o.3..3> BCLR3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CLRR_BCLR4  ----------------------------------
// SVD Line: 1382

//  <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR4
//    <name> BCLR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000C28) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_CLRR ) </loc>
//      <o.4..4> BCLR4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CLRR_BCLR5  ----------------------------------
// SVD Line: 1388

//  <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR5
//    <name> BCLR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000C28) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_CLRR ) </loc>
//      <o.5..5> BCLR5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CLRR_BCLR6  ----------------------------------
// SVD Line: 1394

//  <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR6
//    <name> BCLR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000C28) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_CLRR ) </loc>
//      <o.6..6> BCLR6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CLRR_BCLR7  ----------------------------------
// SVD Line: 1400

//  <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR7
//    <name> BCLR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000C28) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_CLRR ) </loc>
//      <o.7..7> BCLR7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CLRR_BCLR8  ----------------------------------
// SVD Line: 1406

//  <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR8
//    <name> BCLR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000C28) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_CLRR ) </loc>
//      <o.8..8> BCLR8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CLRR_BCLR9  ----------------------------------
// SVD Line: 1412

//  <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR9
//    <name> BCLR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000C28) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_CLRR ) </loc>
//      <o.9..9> BCLR9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CLRR_BCLR10  ---------------------------------
// SVD Line: 1418

//  <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR10
//    <name> BCLR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000C28) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_CLRR ) </loc>
//      <o.10..10> BCLR10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CLRR_BCLR11  ---------------------------------
// SVD Line: 1424

//  <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR11
//    <name> BCLR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000C28) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_CLRR ) </loc>
//      <o.11..11> BCLR11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CLRR_BCLR12  ---------------------------------
// SVD Line: 1430

//  <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR12
//    <name> BCLR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000C28) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_CLRR ) </loc>
//      <o.12..12> BCLR12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CLRR_BCLR13  ---------------------------------
// SVD Line: 1436

//  <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR13
//    <name> BCLR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000C28) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_CLRR ) </loc>
//      <o.13..13> BCLR13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CLRR_BCLR14  ---------------------------------
// SVD Line: 1442

//  <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR14
//    <name> BCLR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000C28) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_CLRR ) </loc>
//      <o.14..14> BCLR14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CLRR_BCLR15  ---------------------------------
// SVD Line: 1448

//  <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR15
//    <name> BCLR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000C28) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_CLRR ) </loc>
//      <o.15..15> BCLR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_CLRR  -----------------------------------
// SVD Line: 1349

//  <rtree> SFDITEM_REG__GPIOD_CLRR
//    <name> CLRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000C28) GPIO port clear register </i>
//    <loc> ( (unsigned int)((GPIOD_CLRR >> 0) & 0xFFFFFFFF), ((GPIOD_CLRR = (GPIOD_CLRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR0 </item>
//    <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_CLRR_BCLR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOD  -------------------------------------
// SVD Line: 1462

//  <view> GPIOD
//    <name> GPIOD </name>
//    <item> SFDITEM_REG__GPIOD_PFR </item>
//    <item> SFDITEM_REG__GPIOD_PODENR </item>
//    <item> SFDITEM_REG__GPIOD_POSR </item>
//    <item> SFDITEM_REG__GPIOD_PUPDR </item>
//    <item> SFDITEM_REG__GPIOD_DI </item>
//    <item> SFDITEM_REG__GPIOD_DO </item>
//    <item> SFDITEM_REG__GPIOD_SCR </item>
//    <item> SFDITEM_REG__GPIOD_LOCK </item>
//    <item> SFDITEM_REG__GPIOD_MFSELL </item>
//    <item> SFDITEM_REG__GPIOD_MFSELH </item>
//    <item> SFDITEM_REG__GPIOD_CLRR </item>
//  </view>
//  


// ----------------------------  Register Item Address: GPIOC_PFR  --------------------------------
// SVD Line: 124

unsigned int GPIOC_PFR __AT (0x48000800);



// ------------------------------  Field Item: GPIOC_PFR_FUNC15  ----------------------------------
// SVD Line: 133

//  <item> SFDITEM_FIELD__GPIOC_PFR_FUNC15
//    <name> FUNC15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48000800) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PFR >> 30) & 0x3), ((GPIOC_PFR = (GPIOC_PFR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_PFR_FUNC14  ----------------------------------
// SVD Line: 139

//  <item> SFDITEM_FIELD__GPIOC_PFR_FUNC14
//    <name> FUNC14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48000800) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PFR >> 28) & 0x3), ((GPIOC_PFR = (GPIOC_PFR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_PFR_FUNC13  ----------------------------------
// SVD Line: 145

//  <item> SFDITEM_FIELD__GPIOC_PFR_FUNC13
//    <name> FUNC13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48000800) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PFR >> 26) & 0x3), ((GPIOC_PFR = (GPIOC_PFR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_PFR_FUNC12  ----------------------------------
// SVD Line: 151

//  <item> SFDITEM_FIELD__GPIOC_PFR_FUNC12
//    <name> FUNC12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48000800) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PFR >> 24) & 0x3), ((GPIOC_PFR = (GPIOC_PFR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_PFR_FUNC11  ----------------------------------
// SVD Line: 157

//  <item> SFDITEM_FIELD__GPIOC_PFR_FUNC11
//    <name> FUNC11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48000800) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PFR >> 22) & 0x3), ((GPIOC_PFR = (GPIOC_PFR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_PFR_FUNC10  ----------------------------------
// SVD Line: 163

//  <item> SFDITEM_FIELD__GPIOC_PFR_FUNC10
//    <name> FUNC10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48000800) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PFR >> 20) & 0x3), ((GPIOC_PFR = (GPIOC_PFR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PFR_FUNC9  ----------------------------------
// SVD Line: 169

//  <item> SFDITEM_FIELD__GPIOC_PFR_FUNC9
//    <name> FUNC9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48000800) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PFR >> 18) & 0x3), ((GPIOC_PFR = (GPIOC_PFR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PFR_FUNC8  ----------------------------------
// SVD Line: 175

//  <item> SFDITEM_FIELD__GPIOC_PFR_FUNC8
//    <name> FUNC8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48000800) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PFR >> 16) & 0x3), ((GPIOC_PFR = (GPIOC_PFR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PFR_FUNC7  ----------------------------------
// SVD Line: 181

//  <item> SFDITEM_FIELD__GPIOC_PFR_FUNC7
//    <name> FUNC7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48000800) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PFR >> 14) & 0x3), ((GPIOC_PFR = (GPIOC_PFR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PFR_FUNC6  ----------------------------------
// SVD Line: 187

//  <item> SFDITEM_FIELD__GPIOC_PFR_FUNC6
//    <name> FUNC6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48000800) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PFR >> 12) & 0x3), ((GPIOC_PFR = (GPIOC_PFR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PFR_FUNC5  ----------------------------------
// SVD Line: 193

//  <item> SFDITEM_FIELD__GPIOC_PFR_FUNC5
//    <name> FUNC5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48000800) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PFR >> 10) & 0x3), ((GPIOC_PFR = (GPIOC_PFR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PFR_FUNC4  ----------------------------------
// SVD Line: 199

//  <item> SFDITEM_FIELD__GPIOC_PFR_FUNC4
//    <name> FUNC4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48000800) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PFR >> 8) & 0x3), ((GPIOC_PFR = (GPIOC_PFR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PFR_FUNC3  ----------------------------------
// SVD Line: 205

//  <item> SFDITEM_FIELD__GPIOC_PFR_FUNC3
//    <name> FUNC3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48000800) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PFR >> 6) & 0x3), ((GPIOC_PFR = (GPIOC_PFR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PFR_FUNC2  ----------------------------------
// SVD Line: 211

//  <item> SFDITEM_FIELD__GPIOC_PFR_FUNC2
//    <name> FUNC2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48000800) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PFR >> 4) & 0x3), ((GPIOC_PFR = (GPIOC_PFR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PFR_FUNC1  ----------------------------------
// SVD Line: 217

//  <item> SFDITEM_FIELD__GPIOC_PFR_FUNC1
//    <name> FUNC1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48000800) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PFR >> 2) & 0x3), ((GPIOC_PFR = (GPIOC_PFR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PFR_FUNC0  ----------------------------------
// SVD Line: 223

//  <item> SFDITEM_FIELD__GPIOC_PFR_FUNC0
//    <name> FUNC0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48000800) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PFR >> 0) & 0x3), ((GPIOC_PFR = (GPIOC_PFR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_PFR  -----------------------------------
// SVD Line: 124

//  <rtree> SFDITEM_REG__GPIOC_PFR
//    <name> PFR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000800) GPIO port function register </i>
//    <loc> ( (unsigned int)((GPIOC_PFR >> 0) & 0xFFFFFFFF), ((GPIOC_PFR = (GPIOC_PFR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_PFR_FUNC15 </item>
//    <item> SFDITEM_FIELD__GPIOC_PFR_FUNC14 </item>
//    <item> SFDITEM_FIELD__GPIOC_PFR_FUNC13 </item>
//    <item> SFDITEM_FIELD__GPIOC_PFR_FUNC12 </item>
//    <item> SFDITEM_FIELD__GPIOC_PFR_FUNC11 </item>
//    <item> SFDITEM_FIELD__GPIOC_PFR_FUNC10 </item>
//    <item> SFDITEM_FIELD__GPIOC_PFR_FUNC9 </item>
//    <item> SFDITEM_FIELD__GPIOC_PFR_FUNC8 </item>
//    <item> SFDITEM_FIELD__GPIOC_PFR_FUNC7 </item>
//    <item> SFDITEM_FIELD__GPIOC_PFR_FUNC6 </item>
//    <item> SFDITEM_FIELD__GPIOC_PFR_FUNC5 </item>
//    <item> SFDITEM_FIELD__GPIOC_PFR_FUNC4 </item>
//    <item> SFDITEM_FIELD__GPIOC_PFR_FUNC3 </item>
//    <item> SFDITEM_FIELD__GPIOC_PFR_FUNC2 </item>
//    <item> SFDITEM_FIELD__GPIOC_PFR_FUNC1 </item>
//    <item> SFDITEM_FIELD__GPIOC_PFR_FUNC0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOC_PODENR  ------------------------------
// SVD Line: 231

unsigned int GPIOC_PODENR __AT (0x48000804);



// -----------------------------  Field Item: GPIOC_PODENR_ODEN15  --------------------------------
// SVD Line: 241

//  <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN15
//    <name> ODEN15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000804) Port i output open-drain enable  15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PODENR ) </loc>
//      <o.15..15> ODEN15
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PODENR_ODEN14  --------------------------------
// SVD Line: 248

//  <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN14
//    <name> ODEN14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000804) Port i output open-drain enable  14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PODENR ) </loc>
//      <o.14..14> ODEN14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PODENR_ODEN13  --------------------------------
// SVD Line: 255

//  <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN13
//    <name> ODEN13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000804) Port i output open-drain enable  13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PODENR ) </loc>
//      <o.13..13> ODEN13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PODENR_ODEN12  --------------------------------
// SVD Line: 262

//  <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN12
//    <name> ODEN12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000804) Port i output open-drain enable  12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PODENR ) </loc>
//      <o.12..12> ODEN12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PODENR_ODEN11  --------------------------------
// SVD Line: 269

//  <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN11
//    <name> ODEN11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000804) Port i output open-drain enable  11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PODENR ) </loc>
//      <o.11..11> ODEN11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PODENR_ODEN10  --------------------------------
// SVD Line: 276

//  <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN10
//    <name> ODEN10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000804) Port i output open-drain enable  10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PODENR ) </loc>
//      <o.10..10> ODEN10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PODENR_ODEN9  ---------------------------------
// SVD Line: 283

//  <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN9
//    <name> ODEN9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000804) Port i output open-drain enable  9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PODENR ) </loc>
//      <o.9..9> ODEN9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PODENR_ODEN8  ---------------------------------
// SVD Line: 290

//  <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN8
//    <name> ODEN8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000804) Port i output open-drain enable  8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PODENR ) </loc>
//      <o.8..8> ODEN8
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PODENR_ODEN7  ---------------------------------
// SVD Line: 297

//  <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN7
//    <name> ODEN7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000804) Port i output open-drain enable  7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PODENR ) </loc>
//      <o.7..7> ODEN7
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PODENR_ODEN6  ---------------------------------
// SVD Line: 304

//  <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN6
//    <name> ODEN6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000804) Port i output open-drain enable  6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PODENR ) </loc>
//      <o.6..6> ODEN6
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PODENR_ODEN5  ---------------------------------
// SVD Line: 311

//  <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN5
//    <name> ODEN5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000804) Port i output open-drain enable  5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PODENR ) </loc>
//      <o.5..5> ODEN5
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PODENR_ODEN4  ---------------------------------
// SVD Line: 318

//  <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN4
//    <name> ODEN4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000804) Port i output open-drain enable  4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PODENR ) </loc>
//      <o.4..4> ODEN4
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PODENR_ODEN3  ---------------------------------
// SVD Line: 325

//  <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN3
//    <name> ODEN3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000804) Port i output open-drain enable  3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PODENR ) </loc>
//      <o.3..3> ODEN3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PODENR_ODEN2  ---------------------------------
// SVD Line: 332

//  <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN2
//    <name> ODEN2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000804) Port i output open-drain enable  2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PODENR ) </loc>
//      <o.2..2> ODEN2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PODENR_ODEN1  ---------------------------------
// SVD Line: 339

//  <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN1
//    <name> ODEN1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000804) Port i output open-drain enable  1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PODENR ) </loc>
//      <o.1..1> ODEN1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PODENR_ODEN0  ---------------------------------
// SVD Line: 346

//  <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN0
//    <name> ODEN0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000804) Port i output open-drain enable  0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PODENR ) </loc>
//      <o.0..0> ODEN0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOC_PODENR  ----------------------------------
// SVD Line: 231

//  <rtree> SFDITEM_REG__GPIOC_PODENR
//    <name> PODENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000804) GPIO port output open-drain enable  register </i>
//    <loc> ( (unsigned int)((GPIOC_PODENR >> 0) & 0xFFFFFFFF), ((GPIOC_PODENR = (GPIOC_PODENR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN15 </item>
//    <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN14 </item>
//    <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN13 </item>
//    <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN12 </item>
//    <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN11 </item>
//    <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN10 </item>
//    <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN9 </item>
//    <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN8 </item>
//    <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN7 </item>
//    <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN6 </item>
//    <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN5 </item>
//    <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN4 </item>
//    <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN3 </item>
//    <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN2 </item>
//    <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN1 </item>
//    <item> SFDITEM_FIELD__GPIOC_PODENR_ODEN0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_POSR  -------------------------------
// SVD Line: 355

unsigned int GPIOC_POSR __AT (0x48000808);



// -------------------------------  Field Item: GPIOC_POSR_OS15  ----------------------------------
// SVD Line: 365

//  <item> SFDITEM_FIELD__GPIOC_POSR_OS15
//    <name> OS15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48000808) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_POSR >> 30) & 0x3), ((GPIOC_POSR = (GPIOC_POSR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_POSR_OS14  ----------------------------------
// SVD Line: 372

//  <item> SFDITEM_FIELD__GPIOC_POSR_OS14
//    <name> OS14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48000808) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_POSR >> 28) & 0x3), ((GPIOC_POSR = (GPIOC_POSR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_POSR_OS13  ----------------------------------
// SVD Line: 379

//  <item> SFDITEM_FIELD__GPIOC_POSR_OS13
//    <name> OS13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48000808) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_POSR >> 26) & 0x3), ((GPIOC_POSR = (GPIOC_POSR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_POSR_OS12  ----------------------------------
// SVD Line: 386

//  <item> SFDITEM_FIELD__GPIOC_POSR_OS12
//    <name> OS12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48000808) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_POSR >> 24) & 0x3), ((GPIOC_POSR = (GPIOC_POSR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_POSR_OS11  ----------------------------------
// SVD Line: 393

//  <item> SFDITEM_FIELD__GPIOC_POSR_OS11
//    <name> OS11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48000808) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_POSR >> 22) & 0x3), ((GPIOC_POSR = (GPIOC_POSR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_POSR_OS10  ----------------------------------
// SVD Line: 400

//  <item> SFDITEM_FIELD__GPIOC_POSR_OS10
//    <name> OS10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48000808) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_POSR >> 20) & 0x3), ((GPIOC_POSR = (GPIOC_POSR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_POSR_OS9  -----------------------------------
// SVD Line: 407

//  <item> SFDITEM_FIELD__GPIOC_POSR_OS9
//    <name> OS9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48000808) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_POSR >> 18) & 0x3), ((GPIOC_POSR = (GPIOC_POSR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_POSR_OS8  -----------------------------------
// SVD Line: 414

//  <item> SFDITEM_FIELD__GPIOC_POSR_OS8
//    <name> OS8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48000808) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_POSR >> 16) & 0x3), ((GPIOC_POSR = (GPIOC_POSR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_POSR_OS7  -----------------------------------
// SVD Line: 421

//  <item> SFDITEM_FIELD__GPIOC_POSR_OS7
//    <name> OS7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48000808) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_POSR >> 14) & 0x3), ((GPIOC_POSR = (GPIOC_POSR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_POSR_OS6  -----------------------------------
// SVD Line: 428

//  <item> SFDITEM_FIELD__GPIOC_POSR_OS6
//    <name> OS6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48000808) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_POSR >> 12) & 0x3), ((GPIOC_POSR = (GPIOC_POSR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_POSR_OS5  -----------------------------------
// SVD Line: 435

//  <item> SFDITEM_FIELD__GPIOC_POSR_OS5
//    <name> OS5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48000808) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_POSR >> 10) & 0x3), ((GPIOC_POSR = (GPIOC_POSR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_POSR_OS4  -----------------------------------
// SVD Line: 442

//  <item> SFDITEM_FIELD__GPIOC_POSR_OS4
//    <name> OS4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48000808) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_POSR >> 8) & 0x3), ((GPIOC_POSR = (GPIOC_POSR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_POSR_OS3  -----------------------------------
// SVD Line: 449

//  <item> SFDITEM_FIELD__GPIOC_POSR_OS3
//    <name> OS3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48000808) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_POSR >> 6) & 0x3), ((GPIOC_POSR = (GPIOC_POSR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_POSR_OS2  -----------------------------------
// SVD Line: 456

//  <item> SFDITEM_FIELD__GPIOC_POSR_OS2
//    <name> OS2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48000808) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_POSR >> 4) & 0x3), ((GPIOC_POSR = (GPIOC_POSR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_POSR_OS1  -----------------------------------
// SVD Line: 463

//  <item> SFDITEM_FIELD__GPIOC_POSR_OS1
//    <name> OS1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48000808) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_POSR >> 2) & 0x3), ((GPIOC_POSR = (GPIOC_POSR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_POSR_OS0  -----------------------------------
// SVD Line: 470

//  <item> SFDITEM_FIELD__GPIOC_POSR_OS0
//    <name> OS0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48000808) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_POSR >> 0) & 0x3), ((GPIOC_POSR = (GPIOC_POSR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_POSR  -----------------------------------
// SVD Line: 355

//  <rtree> SFDITEM_REG__GPIOC_POSR
//    <name> POSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000808) GPIO port output speed  register </i>
//    <loc> ( (unsigned int)((GPIOC_POSR >> 0) & 0xFFFFFFFF), ((GPIOC_POSR = (GPIOC_POSR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_POSR_OS15 </item>
//    <item> SFDITEM_FIELD__GPIOC_POSR_OS14 </item>
//    <item> SFDITEM_FIELD__GPIOC_POSR_OS13 </item>
//    <item> SFDITEM_FIELD__GPIOC_POSR_OS12 </item>
//    <item> SFDITEM_FIELD__GPIOC_POSR_OS11 </item>
//    <item> SFDITEM_FIELD__GPIOC_POSR_OS10 </item>
//    <item> SFDITEM_FIELD__GPIOC_POSR_OS9 </item>
//    <item> SFDITEM_FIELD__GPIOC_POSR_OS8 </item>
//    <item> SFDITEM_FIELD__GPIOC_POSR_OS7 </item>
//    <item> SFDITEM_FIELD__GPIOC_POSR_OS6 </item>
//    <item> SFDITEM_FIELD__GPIOC_POSR_OS5 </item>
//    <item> SFDITEM_FIELD__GPIOC_POSR_OS4 </item>
//    <item> SFDITEM_FIELD__GPIOC_POSR_OS3 </item>
//    <item> SFDITEM_FIELD__GPIOC_POSR_OS2 </item>
//    <item> SFDITEM_FIELD__GPIOC_POSR_OS1 </item>
//    <item> SFDITEM_FIELD__GPIOC_POSR_OS0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOC_PUPDR  -------------------------------
// SVD Line: 479

unsigned int GPIOC_PUPDR __AT (0x4800080C);



// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR15  --------------------------------
// SVD Line: 489

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x4800080C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 30) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR14  --------------------------------
// SVD Line: 496

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x4800080C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 28) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR13  --------------------------------
// SVD Line: 503

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x4800080C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 26) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR12  --------------------------------
// SVD Line: 510

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x4800080C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 24) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR11  --------------------------------
// SVD Line: 517

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x4800080C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 22) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR10  --------------------------------
// SVD Line: 524

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x4800080C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 20) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 531

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x4800080C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 18) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 538

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x4800080C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 16) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 545

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x4800080C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 14) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 552

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4800080C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 12) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 559

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4800080C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 10) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 566

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4800080C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 8) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 573

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4800080C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 6) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 580

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4800080C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 4) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 587

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4800080C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 2) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 594

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4800080C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 0) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_PUPDR  ----------------------------------
// SVD Line: 479

//  <rtree> SFDITEM_REG__GPIOC_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800080C) GPIO port pull-up/pull-down  register </i>
//    <loc> ( (unsigned int)((GPIOC_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: GPIOC_DI  --------------------------------
// SVD Line: 603

unsigned int GPIOC_DI __AT (0x48000810);



// --------------------------------  Field Item: GPIOC_DI_DI15  -----------------------------------
// SVD Line: 612

//  <item> SFDITEM_FIELD__GPIOC_DI_DI15
//    <name> DI15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x48000810) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DI ) </loc>
//      <o.15..15> DI15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DI_DI14  -----------------------------------
// SVD Line: 619

//  <item> SFDITEM_FIELD__GPIOC_DI_DI14
//    <name> DI14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x48000810) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DI ) </loc>
//      <o.14..14> DI14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DI_DI13  -----------------------------------
// SVD Line: 626

//  <item> SFDITEM_FIELD__GPIOC_DI_DI13
//    <name> DI13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x48000810) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DI ) </loc>
//      <o.13..13> DI13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DI_DI12  -----------------------------------
// SVD Line: 633

//  <item> SFDITEM_FIELD__GPIOC_DI_DI12
//    <name> DI12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x48000810) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DI ) </loc>
//      <o.12..12> DI12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DI_DI11  -----------------------------------
// SVD Line: 640

//  <item> SFDITEM_FIELD__GPIOC_DI_DI11
//    <name> DI11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x48000810) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DI ) </loc>
//      <o.11..11> DI11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DI_DI10  -----------------------------------
// SVD Line: 647

//  <item> SFDITEM_FIELD__GPIOC_DI_DI10
//    <name> DI10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x48000810) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DI ) </loc>
//      <o.10..10> DI10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DI_DI9  ------------------------------------
// SVD Line: 654

//  <item> SFDITEM_FIELD__GPIOC_DI_DI9
//    <name> DI9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x48000810) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DI ) </loc>
//      <o.9..9> DI9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DI_DI8  ------------------------------------
// SVD Line: 661

//  <item> SFDITEM_FIELD__GPIOC_DI_DI8
//    <name> DI8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x48000810) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DI ) </loc>
//      <o.8..8> DI8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DI_DI7  ------------------------------------
// SVD Line: 668

//  <item> SFDITEM_FIELD__GPIOC_DI_DI7
//    <name> DI7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x48000810) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DI ) </loc>
//      <o.7..7> DI7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DI_DI6  ------------------------------------
// SVD Line: 675

//  <item> SFDITEM_FIELD__GPIOC_DI_DI6
//    <name> DI6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x48000810) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DI ) </loc>
//      <o.6..6> DI6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DI_DI5  ------------------------------------
// SVD Line: 682

//  <item> SFDITEM_FIELD__GPIOC_DI_DI5
//    <name> DI5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x48000810) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DI ) </loc>
//      <o.5..5> DI5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DI_DI4  ------------------------------------
// SVD Line: 689

//  <item> SFDITEM_FIELD__GPIOC_DI_DI4
//    <name> DI4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x48000810) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DI ) </loc>
//      <o.4..4> DI4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DI_DI3  ------------------------------------
// SVD Line: 696

//  <item> SFDITEM_FIELD__GPIOC_DI_DI3
//    <name> DI3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x48000810) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DI ) </loc>
//      <o.3..3> DI3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DI_DI2  ------------------------------------
// SVD Line: 703

//  <item> SFDITEM_FIELD__GPIOC_DI_DI2
//    <name> DI2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x48000810) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DI ) </loc>
//      <o.2..2> DI2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DI_DI1  ------------------------------------
// SVD Line: 710

//  <item> SFDITEM_FIELD__GPIOC_DI_DI1
//    <name> DI1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x48000810) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DI ) </loc>
//      <o.1..1> DI1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DI_DI0  ------------------------------------
// SVD Line: 717

//  <item> SFDITEM_FIELD__GPIOC_DI_DI0
//    <name> DI0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x48000810) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DI ) </loc>
//      <o.0..0> DI0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_DI  ------------------------------------
// SVD Line: 603

//  <rtree> SFDITEM_REG__GPIOC_DI
//    <name> DI </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x48000810) GPIO port data input register </i>
//    <loc> ( (unsigned int)((GPIOC_DI >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOC_DI_DI15 </item>
//    <item> SFDITEM_FIELD__GPIOC_DI_DI14 </item>
//    <item> SFDITEM_FIELD__GPIOC_DI_DI13 </item>
//    <item> SFDITEM_FIELD__GPIOC_DI_DI12 </item>
//    <item> SFDITEM_FIELD__GPIOC_DI_DI11 </item>
//    <item> SFDITEM_FIELD__GPIOC_DI_DI10 </item>
//    <item> SFDITEM_FIELD__GPIOC_DI_DI9 </item>
//    <item> SFDITEM_FIELD__GPIOC_DI_DI8 </item>
//    <item> SFDITEM_FIELD__GPIOC_DI_DI7 </item>
//    <item> SFDITEM_FIELD__GPIOC_DI_DI6 </item>
//    <item> SFDITEM_FIELD__GPIOC_DI_DI5 </item>
//    <item> SFDITEM_FIELD__GPIOC_DI_DI4 </item>
//    <item> SFDITEM_FIELD__GPIOC_DI_DI3 </item>
//    <item> SFDITEM_FIELD__GPIOC_DI_DI2 </item>
//    <item> SFDITEM_FIELD__GPIOC_DI_DI1 </item>
//    <item> SFDITEM_FIELD__GPIOC_DI_DI0 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: GPIOC_DO  --------------------------------
// SVD Line: 726

unsigned int GPIOC_DO __AT (0x48000814);



// --------------------------------  Field Item: GPIOC_DO_DO15  -----------------------------------
// SVD Line: 735

//  <item> SFDITEM_FIELD__GPIOC_DO_DO15
//    <name> DO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000814) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DO ) </loc>
//      <o.15..15> DO15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DO_DO14  -----------------------------------
// SVD Line: 742

//  <item> SFDITEM_FIELD__GPIOC_DO_DO14
//    <name> DO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000814) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DO ) </loc>
//      <o.14..14> DO14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DO_DO13  -----------------------------------
// SVD Line: 749

//  <item> SFDITEM_FIELD__GPIOC_DO_DO13
//    <name> DO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000814) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DO ) </loc>
//      <o.13..13> DO13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DO_DO12  -----------------------------------
// SVD Line: 756

//  <item> SFDITEM_FIELD__GPIOC_DO_DO12
//    <name> DO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000814) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DO ) </loc>
//      <o.12..12> DO12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DO_DO11  -----------------------------------
// SVD Line: 763

//  <item> SFDITEM_FIELD__GPIOC_DO_DO11
//    <name> DO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000814) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DO ) </loc>
//      <o.11..11> DO11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DO_DO10  -----------------------------------
// SVD Line: 770

//  <item> SFDITEM_FIELD__GPIOC_DO_DO10
//    <name> DO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000814) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DO ) </loc>
//      <o.10..10> DO10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DO_DO9  ------------------------------------
// SVD Line: 777

//  <item> SFDITEM_FIELD__GPIOC_DO_DO9
//    <name> DO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000814) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DO ) </loc>
//      <o.9..9> DO9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DO_DO8  ------------------------------------
// SVD Line: 784

//  <item> SFDITEM_FIELD__GPIOC_DO_DO8
//    <name> DO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000814) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DO ) </loc>
//      <o.8..8> DO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DO_DO7  ------------------------------------
// SVD Line: 791

//  <item> SFDITEM_FIELD__GPIOC_DO_DO7
//    <name> DO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000814) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DO ) </loc>
//      <o.7..7> DO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DO_DO6  ------------------------------------
// SVD Line: 798

//  <item> SFDITEM_FIELD__GPIOC_DO_DO6
//    <name> DO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000814) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DO ) </loc>
//      <o.6..6> DO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DO_DO5  ------------------------------------
// SVD Line: 805

//  <item> SFDITEM_FIELD__GPIOC_DO_DO5
//    <name> DO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000814) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DO ) </loc>
//      <o.5..5> DO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DO_DO4  ------------------------------------
// SVD Line: 812

//  <item> SFDITEM_FIELD__GPIOC_DO_DO4
//    <name> DO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000814) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DO ) </loc>
//      <o.4..4> DO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DO_DO3  ------------------------------------
// SVD Line: 819

//  <item> SFDITEM_FIELD__GPIOC_DO_DO3
//    <name> DO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000814) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DO ) </loc>
//      <o.3..3> DO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DO_DO2  ------------------------------------
// SVD Line: 826

//  <item> SFDITEM_FIELD__GPIOC_DO_DO2
//    <name> DO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000814) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DO ) </loc>
//      <o.2..2> DO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DO_DO1  ------------------------------------
// SVD Line: 833

//  <item> SFDITEM_FIELD__GPIOC_DO_DO1
//    <name> DO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000814) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DO ) </loc>
//      <o.1..1> DO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DO_DO0  ------------------------------------
// SVD Line: 840

//  <item> SFDITEM_FIELD__GPIOC_DO_DO0
//    <name> DO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000814) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DO ) </loc>
//      <o.0..0> DO0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_DO  ------------------------------------
// SVD Line: 726

//  <rtree> SFDITEM_REG__GPIOC_DO
//    <name> DO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000814) GPIO port data output register </i>
//    <loc> ( (unsigned int)((GPIOC_DO >> 0) & 0xFFFFFFFF), ((GPIOC_DO = (GPIOC_DO & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_DO_DO15 </item>
//    <item> SFDITEM_FIELD__GPIOC_DO_DO14 </item>
//    <item> SFDITEM_FIELD__GPIOC_DO_DO13 </item>
//    <item> SFDITEM_FIELD__GPIOC_DO_DO12 </item>
//    <item> SFDITEM_FIELD__GPIOC_DO_DO11 </item>
//    <item> SFDITEM_FIELD__GPIOC_DO_DO10 </item>
//    <item> SFDITEM_FIELD__GPIOC_DO_DO9 </item>
//    <item> SFDITEM_FIELD__GPIOC_DO_DO8 </item>
//    <item> SFDITEM_FIELD__GPIOC_DO_DO7 </item>
//    <item> SFDITEM_FIELD__GPIOC_DO_DO6 </item>
//    <item> SFDITEM_FIELD__GPIOC_DO_DO5 </item>
//    <item> SFDITEM_FIELD__GPIOC_DO_DO4 </item>
//    <item> SFDITEM_FIELD__GPIOC_DO_DO3 </item>
//    <item> SFDITEM_FIELD__GPIOC_DO_DO2 </item>
//    <item> SFDITEM_FIELD__GPIOC_DO_DO1 </item>
//    <item> SFDITEM_FIELD__GPIOC_DO_DO0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_SCR  --------------------------------
// SVD Line: 849

unsigned int GPIOC_SCR __AT (0x48000818);



// -------------------------------  Field Item: GPIOC_SCR_BC15  -----------------------------------
// SVD Line: 858

//  <item> SFDITEM_FIELD__GPIOC_SCR_BC15
//    <name> BC15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x48000818) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.31..31> BC15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCR_BC14  -----------------------------------
// SVD Line: 865

//  <item> SFDITEM_FIELD__GPIOC_SCR_BC14
//    <name> BC14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x48000818) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.30..30> BC14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCR_BC13  -----------------------------------
// SVD Line: 872

//  <item> SFDITEM_FIELD__GPIOC_SCR_BC13
//    <name> BC13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x48000818) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.29..29> BC13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCR_BC12  -----------------------------------
// SVD Line: 879

//  <item> SFDITEM_FIELD__GPIOC_SCR_BC12
//    <name> BC12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x48000818) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.28..28> BC12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCR_BC11  -----------------------------------
// SVD Line: 886

//  <item> SFDITEM_FIELD__GPIOC_SCR_BC11
//    <name> BC11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x48000818) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.27..27> BC11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCR_BC10  -----------------------------------
// SVD Line: 893

//  <item> SFDITEM_FIELD__GPIOC_SCR_BC10
//    <name> BC10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x48000818) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.26..26> BC10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BC9  -----------------------------------
// SVD Line: 900

//  <item> SFDITEM_FIELD__GPIOC_SCR_BC9
//    <name> BC9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x48000818) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.25..25> BC9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BC8  -----------------------------------
// SVD Line: 907

//  <item> SFDITEM_FIELD__GPIOC_SCR_BC8
//    <name> BC8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x48000818) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.24..24> BC8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BC7  -----------------------------------
// SVD Line: 914

//  <item> SFDITEM_FIELD__GPIOC_SCR_BC7
//    <name> BC7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x48000818) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.23..23> BC7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BC6  -----------------------------------
// SVD Line: 921

//  <item> SFDITEM_FIELD__GPIOC_SCR_BC6
//    <name> BC6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x48000818) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.22..22> BC6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BC5  -----------------------------------
// SVD Line: 928

//  <item> SFDITEM_FIELD__GPIOC_SCR_BC5
//    <name> BC5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x48000818) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.21..21> BC5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BC4  -----------------------------------
// SVD Line: 935

//  <item> SFDITEM_FIELD__GPIOC_SCR_BC4
//    <name> BC4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x48000818) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.20..20> BC4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BC3  -----------------------------------
// SVD Line: 942

//  <item> SFDITEM_FIELD__GPIOC_SCR_BC3
//    <name> BC3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x48000818) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.19..19> BC3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BC2  -----------------------------------
// SVD Line: 949

//  <item> SFDITEM_FIELD__GPIOC_SCR_BC2
//    <name> BC2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x48000818) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.18..18> BC2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BC1  -----------------------------------
// SVD Line: 956

//  <item> SFDITEM_FIELD__GPIOC_SCR_BC1
//    <name> BC1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x48000818) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.17..17> BC1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BC0  -----------------------------------
// SVD Line: 963

//  <item> SFDITEM_FIELD__GPIOC_SCR_BC0
//    <name> BC0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x48000818) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.16..16> BC0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCR_BS15  -----------------------------------
// SVD Line: 970

//  <item> SFDITEM_FIELD__GPIOC_SCR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000818) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCR_BS14  -----------------------------------
// SVD Line: 977

//  <item> SFDITEM_FIELD__GPIOC_SCR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000818) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCR_BS13  -----------------------------------
// SVD Line: 984

//  <item> SFDITEM_FIELD__GPIOC_SCR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000818) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCR_BS12  -----------------------------------
// SVD Line: 991

//  <item> SFDITEM_FIELD__GPIOC_SCR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000818) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCR_BS11  -----------------------------------
// SVD Line: 998

//  <item> SFDITEM_FIELD__GPIOC_SCR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000818) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCR_BS10  -----------------------------------
// SVD Line: 1005

//  <item> SFDITEM_FIELD__GPIOC_SCR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000818) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BS9  -----------------------------------
// SVD Line: 1012

//  <item> SFDITEM_FIELD__GPIOC_SCR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000818) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BS8  -----------------------------------
// SVD Line: 1019

//  <item> SFDITEM_FIELD__GPIOC_SCR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000818) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BS7  -----------------------------------
// SVD Line: 1026

//  <item> SFDITEM_FIELD__GPIOC_SCR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000818) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BS6  -----------------------------------
// SVD Line: 1033

//  <item> SFDITEM_FIELD__GPIOC_SCR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000818) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BS5  -----------------------------------
// SVD Line: 1040

//  <item> SFDITEM_FIELD__GPIOC_SCR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000818) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BS4  -----------------------------------
// SVD Line: 1047

//  <item> SFDITEM_FIELD__GPIOC_SCR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000818) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BS3  -----------------------------------
// SVD Line: 1054

//  <item> SFDITEM_FIELD__GPIOC_SCR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000818) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BS2  -----------------------------------
// SVD Line: 1061

//  <item> SFDITEM_FIELD__GPIOC_SCR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000818) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BS1  -----------------------------------
// SVD Line: 1068

//  <item> SFDITEM_FIELD__GPIOC_SCR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000818) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_SCR_BS0  -----------------------------------
// SVD Line: 1075

//  <item> SFDITEM_FIELD__GPIOC_SCR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000818) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_SCR  -----------------------------------
// SVD Line: 849

//  <rtree> SFDITEM_REG__GPIOC_SCR
//    <name> SCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000818) GPIO port set/clear register </i>
//    <loc> ( (unsigned int)((GPIOC_SCR >> 0) & 0xFFFFFFFF), ((GPIOC_SCR = (GPIOC_SCR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BC15 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BC14 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BC13 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BC12 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BC11 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BC10 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BC9 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BC8 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BC7 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BC6 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BC5 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BC4 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BC3 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BC2 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BC1 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BC0 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_LOCK  -------------------------------
// SVD Line: 1084

unsigned int GPIOC_LOCK __AT (0x4800081C);



// ------------------------------  Field Item: GPIOC_LOCK_LOCKK  ----------------------------------
// SVD Line: 1093

//  <item> SFDITEM_FIELD__GPIOC_LOCK_LOCKK
//    <name> LOCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4800081C) Lock sequence key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LOCK ) </loc>
//      <o.16..16> LOCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LOCK_LOCK15  ---------------------------------
// SVD Line: 1099

//  <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK15
//    <name> LOCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800081C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LOCK ) </loc>
//      <o.15..15> LOCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LOCK_LOCK14  ---------------------------------
// SVD Line: 1106

//  <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK14
//    <name> LOCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800081C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LOCK ) </loc>
//      <o.14..14> LOCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LOCK_LOCK13  ---------------------------------
// SVD Line: 1113

//  <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK13
//    <name> LOCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800081C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LOCK ) </loc>
//      <o.13..13> LOCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LOCK_LOCK12  ---------------------------------
// SVD Line: 1120

//  <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK12
//    <name> LOCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800081C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LOCK ) </loc>
//      <o.12..12> LOCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LOCK_LOCK11  ---------------------------------
// SVD Line: 1127

//  <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK11
//    <name> LOCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800081C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LOCK ) </loc>
//      <o.11..11> LOCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LOCK_LOCK10  ---------------------------------
// SVD Line: 1134

//  <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK10
//    <name> LOCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800081C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LOCK ) </loc>
//      <o.10..10> LOCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LOCK_LOCK9  ----------------------------------
// SVD Line: 1141

//  <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK9
//    <name> LOCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800081C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LOCK ) </loc>
//      <o.9..9> LOCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LOCK_LOCK8  ----------------------------------
// SVD Line: 1148

//  <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK8
//    <name> LOCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800081C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LOCK ) </loc>
//      <o.8..8> LOCK8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LOCK_LOCK7  ----------------------------------
// SVD Line: 1155

//  <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK7
//    <name> LOCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800081C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LOCK ) </loc>
//      <o.7..7> LOCK7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LOCK_LOCK6  ----------------------------------
// SVD Line: 1162

//  <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK6
//    <name> LOCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800081C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LOCK ) </loc>
//      <o.6..6> LOCK6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LOCK_LOCK5  ----------------------------------
// SVD Line: 1169

//  <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK5
//    <name> LOCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800081C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LOCK ) </loc>
//      <o.5..5> LOCK5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LOCK_LOCK4  ----------------------------------
// SVD Line: 1176

//  <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK4
//    <name> LOCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800081C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LOCK ) </loc>
//      <o.4..4> LOCK4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LOCK_LOCK3  ----------------------------------
// SVD Line: 1183

//  <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK3
//    <name> LOCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800081C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LOCK ) </loc>
//      <o.3..3> LOCK3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LOCK_LOCK2  ----------------------------------
// SVD Line: 1190

//  <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK2
//    <name> LOCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800081C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LOCK ) </loc>
//      <o.2..2> LOCK2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LOCK_LOCK1  ----------------------------------
// SVD Line: 1197

//  <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK1
//    <name> LOCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800081C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LOCK ) </loc>
//      <o.1..1> LOCK1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LOCK_LOCK0  ----------------------------------
// SVD Line: 1204

//  <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK0
//    <name> LOCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800081C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LOCK ) </loc>
//      <o.0..0> LOCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_LOCK  -----------------------------------
// SVD Line: 1084

//  <rtree> SFDITEM_REG__GPIOC_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800081C) GPIO port lock register </i>
//    <loc> ( (unsigned int)((GPIOC_LOCK >> 0) & 0xFFFFFFFF), ((GPIOC_LOCK = (GPIOC_LOCK & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_LOCK_LOCKK </item>
//    <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK15 </item>
//    <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK14 </item>
//    <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK13 </item>
//    <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK12 </item>
//    <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK11 </item>
//    <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK10 </item>
//    <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK9 </item>
//    <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK8 </item>
//    <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK7 </item>
//    <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK6 </item>
//    <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK5 </item>
//    <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK4 </item>
//    <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK3 </item>
//    <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK2 </item>
//    <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK1 </item>
//    <item> SFDITEM_FIELD__GPIOC_LOCK_LOCK0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOC_MFSELL  ------------------------------
// SVD Line: 1213

unsigned int GPIOC_MFSELL __AT (0x48000820);



// ----------------------------  Field Item: GPIOC_MFSELL_MFSELL7  --------------------------------
// SVD Line: 1223

//  <item> SFDITEM_FIELD__GPIOC_MFSELL_MFSELL7
//    <name> MFSELL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000820) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MFSELL >> 28) & 0xF), ((GPIOC_MFSELL = (GPIOC_MFSELL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOC_MFSELL_MFSELL6  --------------------------------
// SVD Line: 1230

//  <item> SFDITEM_FIELD__GPIOC_MFSELL_MFSELL6
//    <name> MFSELL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000820) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MFSELL >> 24) & 0xF), ((GPIOC_MFSELL = (GPIOC_MFSELL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOC_MFSELL_MFSELL5  --------------------------------
// SVD Line: 1237

//  <item> SFDITEM_FIELD__GPIOC_MFSELL_MFSELL5
//    <name> MFSELL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000820) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MFSELL >> 20) & 0xF), ((GPIOC_MFSELL = (GPIOC_MFSELL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOC_MFSELL_MFSELL4  --------------------------------
// SVD Line: 1244

//  <item> SFDITEM_FIELD__GPIOC_MFSELL_MFSELL4
//    <name> MFSELL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000820) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MFSELL >> 16) & 0xF), ((GPIOC_MFSELL = (GPIOC_MFSELL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOC_MFSELL_MFSELL3  --------------------------------
// SVD Line: 1251

//  <item> SFDITEM_FIELD__GPIOC_MFSELL_MFSELL3
//    <name> MFSELL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000820) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MFSELL >> 12) & 0xF), ((GPIOC_MFSELL = (GPIOC_MFSELL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOC_MFSELL_MFSELL2  --------------------------------
// SVD Line: 1258

//  <item> SFDITEM_FIELD__GPIOC_MFSELL_MFSELL2
//    <name> MFSELL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000820) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MFSELL >> 8) & 0xF), ((GPIOC_MFSELL = (GPIOC_MFSELL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOC_MFSELL_MFSELL1  --------------------------------
// SVD Line: 1265

//  <item> SFDITEM_FIELD__GPIOC_MFSELL_MFSELL1
//    <name> MFSELL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000820) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MFSELL >> 4) & 0xF), ((GPIOC_MFSELL = (GPIOC_MFSELL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOC_MFSELL_MFSELL0  --------------------------------
// SVD Line: 1272

//  <item> SFDITEM_FIELD__GPIOC_MFSELL_MFSELL0
//    <name> MFSELL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000820) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MFSELL >> 0) & 0xF), ((GPIOC_MFSELL = (GPIOC_MFSELL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOC_MFSELL  ----------------------------------
// SVD Line: 1213

//  <rtree> SFDITEM_REG__GPIOC_MFSELL
//    <name> MFSELL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000820) GPIO multi-function selection low  register </i>
//    <loc> ( (unsigned int)((GPIOC_MFSELL >> 0) & 0xFFFFFFFF), ((GPIOC_MFSELL = (GPIOC_MFSELL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_MFSELL_MFSELL7 </item>
//    <item> SFDITEM_FIELD__GPIOC_MFSELL_MFSELL6 </item>
//    <item> SFDITEM_FIELD__GPIOC_MFSELL_MFSELL5 </item>
//    <item> SFDITEM_FIELD__GPIOC_MFSELL_MFSELL4 </item>
//    <item> SFDITEM_FIELD__GPIOC_MFSELL_MFSELL3 </item>
//    <item> SFDITEM_FIELD__GPIOC_MFSELL_MFSELL2 </item>
//    <item> SFDITEM_FIELD__GPIOC_MFSELL_MFSELL1 </item>
//    <item> SFDITEM_FIELD__GPIOC_MFSELL_MFSELL0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOC_MFSELH  ------------------------------
// SVD Line: 1281

unsigned int GPIOC_MFSELH __AT (0x48000824);



// ----------------------------  Field Item: GPIOC_MFSELH_MFSELH15  -------------------------------
// SVD Line: 1291

//  <item> SFDITEM_FIELD__GPIOC_MFSELH_MFSELH15
//    <name> MFSELH15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000824) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MFSELH >> 28) & 0xF), ((GPIOC_MFSELH = (GPIOC_MFSELH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOC_MFSELH_MFSELH14  -------------------------------
// SVD Line: 1298

//  <item> SFDITEM_FIELD__GPIOC_MFSELH_MFSELH14
//    <name> MFSELH14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000824) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MFSELH >> 24) & 0xF), ((GPIOC_MFSELH = (GPIOC_MFSELH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOC_MFSELH_MFSELH13  -------------------------------
// SVD Line: 1305

//  <item> SFDITEM_FIELD__GPIOC_MFSELH_MFSELH13
//    <name> MFSELH13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000824) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MFSELH >> 20) & 0xF), ((GPIOC_MFSELH = (GPIOC_MFSELH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOC_MFSELH_MFSELH12  -------------------------------
// SVD Line: 1312

//  <item> SFDITEM_FIELD__GPIOC_MFSELH_MFSELH12
//    <name> MFSELH12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000824) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MFSELH >> 16) & 0xF), ((GPIOC_MFSELH = (GPIOC_MFSELH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOC_MFSELH_MFSELH11  -------------------------------
// SVD Line: 1319

//  <item> SFDITEM_FIELD__GPIOC_MFSELH_MFSELH11
//    <name> MFSELH11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000824) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MFSELH >> 12) & 0xF), ((GPIOC_MFSELH = (GPIOC_MFSELH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOC_MFSELH_MFSELH10  -------------------------------
// SVD Line: 1326

//  <item> SFDITEM_FIELD__GPIOC_MFSELH_MFSELH10
//    <name> MFSELH10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000824) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MFSELH >> 8) & 0xF), ((GPIOC_MFSELH = (GPIOC_MFSELH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOC_MFSELH_MFSELH9  --------------------------------
// SVD Line: 1333

//  <item> SFDITEM_FIELD__GPIOC_MFSELH_MFSELH9
//    <name> MFSELH9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000824) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MFSELH >> 4) & 0xF), ((GPIOC_MFSELH = (GPIOC_MFSELH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOC_MFSELH_MFSELH8  --------------------------------
// SVD Line: 1340

//  <item> SFDITEM_FIELD__GPIOC_MFSELH_MFSELH8
//    <name> MFSELH8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000824) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MFSELH >> 0) & 0xF), ((GPIOC_MFSELH = (GPIOC_MFSELH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOC_MFSELH  ----------------------------------
// SVD Line: 1281

//  <rtree> SFDITEM_REG__GPIOC_MFSELH
//    <name> MFSELH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000824) GPIO multi-function selection high  register </i>
//    <loc> ( (unsigned int)((GPIOC_MFSELH >> 0) & 0xFFFFFFFF), ((GPIOC_MFSELH = (GPIOC_MFSELH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_MFSELH_MFSELH15 </item>
//    <item> SFDITEM_FIELD__GPIOC_MFSELH_MFSELH14 </item>
//    <item> SFDITEM_FIELD__GPIOC_MFSELH_MFSELH13 </item>
//    <item> SFDITEM_FIELD__GPIOC_MFSELH_MFSELH12 </item>
//    <item> SFDITEM_FIELD__GPIOC_MFSELH_MFSELH11 </item>
//    <item> SFDITEM_FIELD__GPIOC_MFSELH_MFSELH10 </item>
//    <item> SFDITEM_FIELD__GPIOC_MFSELH_MFSELH9 </item>
//    <item> SFDITEM_FIELD__GPIOC_MFSELH_MFSELH8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_CLRR  -------------------------------
// SVD Line: 1349

unsigned int GPIOC_CLRR __AT (0x48000828);



// ------------------------------  Field Item: GPIOC_CLRR_BCLR0  ----------------------------------
// SVD Line: 1358

//  <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR0
//    <name> BCLR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000828) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_CLRR ) </loc>
//      <o.0..0> BCLR0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CLRR_BCLR1  ----------------------------------
// SVD Line: 1364

//  <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR1
//    <name> BCLR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000828) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_CLRR ) </loc>
//      <o.1..1> BCLR1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CLRR_BCLR2  ----------------------------------
// SVD Line: 1370

//  <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR2
//    <name> BCLR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000828) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_CLRR ) </loc>
//      <o.2..2> BCLR2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CLRR_BCLR3  ----------------------------------
// SVD Line: 1376

//  <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR3
//    <name> BCLR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000828) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_CLRR ) </loc>
//      <o.3..3> BCLR3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CLRR_BCLR4  ----------------------------------
// SVD Line: 1382

//  <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR4
//    <name> BCLR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000828) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_CLRR ) </loc>
//      <o.4..4> BCLR4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CLRR_BCLR5  ----------------------------------
// SVD Line: 1388

//  <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR5
//    <name> BCLR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000828) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_CLRR ) </loc>
//      <o.5..5> BCLR5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CLRR_BCLR6  ----------------------------------
// SVD Line: 1394

//  <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR6
//    <name> BCLR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000828) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_CLRR ) </loc>
//      <o.6..6> BCLR6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CLRR_BCLR7  ----------------------------------
// SVD Line: 1400

//  <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR7
//    <name> BCLR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000828) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_CLRR ) </loc>
//      <o.7..7> BCLR7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CLRR_BCLR8  ----------------------------------
// SVD Line: 1406

//  <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR8
//    <name> BCLR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000828) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_CLRR ) </loc>
//      <o.8..8> BCLR8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CLRR_BCLR9  ----------------------------------
// SVD Line: 1412

//  <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR9
//    <name> BCLR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000828) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_CLRR ) </loc>
//      <o.9..9> BCLR9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CLRR_BCLR10  ---------------------------------
// SVD Line: 1418

//  <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR10
//    <name> BCLR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000828) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_CLRR ) </loc>
//      <o.10..10> BCLR10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CLRR_BCLR11  ---------------------------------
// SVD Line: 1424

//  <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR11
//    <name> BCLR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000828) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_CLRR ) </loc>
//      <o.11..11> BCLR11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CLRR_BCLR12  ---------------------------------
// SVD Line: 1430

//  <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR12
//    <name> BCLR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000828) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_CLRR ) </loc>
//      <o.12..12> BCLR12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CLRR_BCLR13  ---------------------------------
// SVD Line: 1436

//  <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR13
//    <name> BCLR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000828) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_CLRR ) </loc>
//      <o.13..13> BCLR13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CLRR_BCLR14  ---------------------------------
// SVD Line: 1442

//  <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR14
//    <name> BCLR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000828) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_CLRR ) </loc>
//      <o.14..14> BCLR14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CLRR_BCLR15  ---------------------------------
// SVD Line: 1448

//  <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR15
//    <name> BCLR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000828) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_CLRR ) </loc>
//      <o.15..15> BCLR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_CLRR  -----------------------------------
// SVD Line: 1349

//  <rtree> SFDITEM_REG__GPIOC_CLRR
//    <name> CLRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000828) GPIO port clear register </i>
//    <loc> ( (unsigned int)((GPIOC_CLRR >> 0) & 0xFFFFFFFF), ((GPIOC_CLRR = (GPIOC_CLRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR0 </item>
//    <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_CLRR_BCLR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOC  -------------------------------------
// SVD Line: 1466

//  <view> GPIOC
//    <name> GPIOC </name>
//    <item> SFDITEM_REG__GPIOC_PFR </item>
//    <item> SFDITEM_REG__GPIOC_PODENR </item>
//    <item> SFDITEM_REG__GPIOC_POSR </item>
//    <item> SFDITEM_REG__GPIOC_PUPDR </item>
//    <item> SFDITEM_REG__GPIOC_DI </item>
//    <item> SFDITEM_REG__GPIOC_DO </item>
//    <item> SFDITEM_REG__GPIOC_SCR </item>
//    <item> SFDITEM_REG__GPIOC_LOCK </item>
//    <item> SFDITEM_REG__GPIOC_MFSELL </item>
//    <item> SFDITEM_REG__GPIOC_MFSELH </item>
//    <item> SFDITEM_REG__GPIOC_CLRR </item>
//  </view>
//  


// ----------------------------  Register Item Address: GPIOB_PFR  --------------------------------
// SVD Line: 124

unsigned int GPIOB_PFR __AT (0x48000400);



// ------------------------------  Field Item: GPIOB_PFR_FUNC15  ----------------------------------
// SVD Line: 133

//  <item> SFDITEM_FIELD__GPIOB_PFR_FUNC15
//    <name> FUNC15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48000400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PFR >> 30) & 0x3), ((GPIOB_PFR = (GPIOB_PFR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PFR_FUNC14  ----------------------------------
// SVD Line: 139

//  <item> SFDITEM_FIELD__GPIOB_PFR_FUNC14
//    <name> FUNC14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48000400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PFR >> 28) & 0x3), ((GPIOB_PFR = (GPIOB_PFR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PFR_FUNC13  ----------------------------------
// SVD Line: 145

//  <item> SFDITEM_FIELD__GPIOB_PFR_FUNC13
//    <name> FUNC13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48000400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PFR >> 26) & 0x3), ((GPIOB_PFR = (GPIOB_PFR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PFR_FUNC12  ----------------------------------
// SVD Line: 151

//  <item> SFDITEM_FIELD__GPIOB_PFR_FUNC12
//    <name> FUNC12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48000400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PFR >> 24) & 0x3), ((GPIOB_PFR = (GPIOB_PFR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PFR_FUNC11  ----------------------------------
// SVD Line: 157

//  <item> SFDITEM_FIELD__GPIOB_PFR_FUNC11
//    <name> FUNC11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48000400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PFR >> 22) & 0x3), ((GPIOB_PFR = (GPIOB_PFR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PFR_FUNC10  ----------------------------------
// SVD Line: 163

//  <item> SFDITEM_FIELD__GPIOB_PFR_FUNC10
//    <name> FUNC10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48000400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PFR >> 20) & 0x3), ((GPIOB_PFR = (GPIOB_PFR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PFR_FUNC9  ----------------------------------
// SVD Line: 169

//  <item> SFDITEM_FIELD__GPIOB_PFR_FUNC9
//    <name> FUNC9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48000400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PFR >> 18) & 0x3), ((GPIOB_PFR = (GPIOB_PFR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PFR_FUNC8  ----------------------------------
// SVD Line: 175

//  <item> SFDITEM_FIELD__GPIOB_PFR_FUNC8
//    <name> FUNC8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48000400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PFR >> 16) & 0x3), ((GPIOB_PFR = (GPIOB_PFR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PFR_FUNC7  ----------------------------------
// SVD Line: 181

//  <item> SFDITEM_FIELD__GPIOB_PFR_FUNC7
//    <name> FUNC7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48000400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PFR >> 14) & 0x3), ((GPIOB_PFR = (GPIOB_PFR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PFR_FUNC6  ----------------------------------
// SVD Line: 187

//  <item> SFDITEM_FIELD__GPIOB_PFR_FUNC6
//    <name> FUNC6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48000400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PFR >> 12) & 0x3), ((GPIOB_PFR = (GPIOB_PFR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PFR_FUNC5  ----------------------------------
// SVD Line: 193

//  <item> SFDITEM_FIELD__GPIOB_PFR_FUNC5
//    <name> FUNC5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48000400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PFR >> 10) & 0x3), ((GPIOB_PFR = (GPIOB_PFR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PFR_FUNC4  ----------------------------------
// SVD Line: 199

//  <item> SFDITEM_FIELD__GPIOB_PFR_FUNC4
//    <name> FUNC4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48000400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PFR >> 8) & 0x3), ((GPIOB_PFR = (GPIOB_PFR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PFR_FUNC3  ----------------------------------
// SVD Line: 205

//  <item> SFDITEM_FIELD__GPIOB_PFR_FUNC3
//    <name> FUNC3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48000400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PFR >> 6) & 0x3), ((GPIOB_PFR = (GPIOB_PFR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PFR_FUNC2  ----------------------------------
// SVD Line: 211

//  <item> SFDITEM_FIELD__GPIOB_PFR_FUNC2
//    <name> FUNC2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48000400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PFR >> 4) & 0x3), ((GPIOB_PFR = (GPIOB_PFR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PFR_FUNC1  ----------------------------------
// SVD Line: 217

//  <item> SFDITEM_FIELD__GPIOB_PFR_FUNC1
//    <name> FUNC1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48000400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PFR >> 2) & 0x3), ((GPIOB_PFR = (GPIOB_PFR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PFR_FUNC0  ----------------------------------
// SVD Line: 223

//  <item> SFDITEM_FIELD__GPIOB_PFR_FUNC0
//    <name> FUNC0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48000400) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PFR >> 0) & 0x3), ((GPIOB_PFR = (GPIOB_PFR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_PFR  -----------------------------------
// SVD Line: 124

//  <rtree> SFDITEM_REG__GPIOB_PFR
//    <name> PFR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000400) GPIO port function register </i>
//    <loc> ( (unsigned int)((GPIOB_PFR >> 0) & 0xFFFFFFFF), ((GPIOB_PFR = (GPIOB_PFR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PFR_FUNC15 </item>
//    <item> SFDITEM_FIELD__GPIOB_PFR_FUNC14 </item>
//    <item> SFDITEM_FIELD__GPIOB_PFR_FUNC13 </item>
//    <item> SFDITEM_FIELD__GPIOB_PFR_FUNC12 </item>
//    <item> SFDITEM_FIELD__GPIOB_PFR_FUNC11 </item>
//    <item> SFDITEM_FIELD__GPIOB_PFR_FUNC10 </item>
//    <item> SFDITEM_FIELD__GPIOB_PFR_FUNC9 </item>
//    <item> SFDITEM_FIELD__GPIOB_PFR_FUNC8 </item>
//    <item> SFDITEM_FIELD__GPIOB_PFR_FUNC7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PFR_FUNC6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PFR_FUNC5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PFR_FUNC4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PFR_FUNC3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PFR_FUNC2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PFR_FUNC1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PFR_FUNC0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOB_PODENR  ------------------------------
// SVD Line: 231

unsigned int GPIOB_PODENR __AT (0x48000404);



// -----------------------------  Field Item: GPIOB_PODENR_ODEN15  --------------------------------
// SVD Line: 241

//  <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN15
//    <name> ODEN15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000404) Port i output open-drain enable  15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PODENR ) </loc>
//      <o.15..15> ODEN15
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PODENR_ODEN14  --------------------------------
// SVD Line: 248

//  <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN14
//    <name> ODEN14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000404) Port i output open-drain enable  14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PODENR ) </loc>
//      <o.14..14> ODEN14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PODENR_ODEN13  --------------------------------
// SVD Line: 255

//  <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN13
//    <name> ODEN13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000404) Port i output open-drain enable  13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PODENR ) </loc>
//      <o.13..13> ODEN13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PODENR_ODEN12  --------------------------------
// SVD Line: 262

//  <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN12
//    <name> ODEN12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000404) Port i output open-drain enable  12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PODENR ) </loc>
//      <o.12..12> ODEN12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PODENR_ODEN11  --------------------------------
// SVD Line: 269

//  <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN11
//    <name> ODEN11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000404) Port i output open-drain enable  11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PODENR ) </loc>
//      <o.11..11> ODEN11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PODENR_ODEN10  --------------------------------
// SVD Line: 276

//  <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN10
//    <name> ODEN10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000404) Port i output open-drain enable  10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PODENR ) </loc>
//      <o.10..10> ODEN10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PODENR_ODEN9  ---------------------------------
// SVD Line: 283

//  <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN9
//    <name> ODEN9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000404) Port i output open-drain enable  9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PODENR ) </loc>
//      <o.9..9> ODEN9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PODENR_ODEN8  ---------------------------------
// SVD Line: 290

//  <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN8
//    <name> ODEN8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000404) Port i output open-drain enable  8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PODENR ) </loc>
//      <o.8..8> ODEN8
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PODENR_ODEN7  ---------------------------------
// SVD Line: 297

//  <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN7
//    <name> ODEN7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000404) Port i output open-drain enable  7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PODENR ) </loc>
//      <o.7..7> ODEN7
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PODENR_ODEN6  ---------------------------------
// SVD Line: 304

//  <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN6
//    <name> ODEN6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000404) Port i output open-drain enable  6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PODENR ) </loc>
//      <o.6..6> ODEN6
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PODENR_ODEN5  ---------------------------------
// SVD Line: 311

//  <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN5
//    <name> ODEN5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000404) Port i output open-drain enable  5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PODENR ) </loc>
//      <o.5..5> ODEN5
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PODENR_ODEN4  ---------------------------------
// SVD Line: 318

//  <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN4
//    <name> ODEN4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000404) Port i output open-drain enable  4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PODENR ) </loc>
//      <o.4..4> ODEN4
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PODENR_ODEN3  ---------------------------------
// SVD Line: 325

//  <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN3
//    <name> ODEN3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000404) Port i output open-drain enable  3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PODENR ) </loc>
//      <o.3..3> ODEN3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PODENR_ODEN2  ---------------------------------
// SVD Line: 332

//  <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN2
//    <name> ODEN2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000404) Port i output open-drain enable  2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PODENR ) </loc>
//      <o.2..2> ODEN2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PODENR_ODEN1  ---------------------------------
// SVD Line: 339

//  <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN1
//    <name> ODEN1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000404) Port i output open-drain enable  1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PODENR ) </loc>
//      <o.1..1> ODEN1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PODENR_ODEN0  ---------------------------------
// SVD Line: 346

//  <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN0
//    <name> ODEN0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000404) Port i output open-drain enable  0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PODENR ) </loc>
//      <o.0..0> ODEN0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOB_PODENR  ----------------------------------
// SVD Line: 231

//  <rtree> SFDITEM_REG__GPIOB_PODENR
//    <name> PODENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000404) GPIO port output open-drain enable  register </i>
//    <loc> ( (unsigned int)((GPIOB_PODENR >> 0) & 0xFFFFFFFF), ((GPIOB_PODENR = (GPIOB_PODENR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN15 </item>
//    <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN14 </item>
//    <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN13 </item>
//    <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN12 </item>
//    <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN11 </item>
//    <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN10 </item>
//    <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN9 </item>
//    <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN8 </item>
//    <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PODENR_ODEN0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_POSR  -------------------------------
// SVD Line: 355

unsigned int GPIOB_POSR __AT (0x48000408);



// -------------------------------  Field Item: GPIOB_POSR_OS15  ----------------------------------
// SVD Line: 365

//  <item> SFDITEM_FIELD__GPIOB_POSR_OS15
//    <name> OS15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48000408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_POSR >> 30) & 0x3), ((GPIOB_POSR = (GPIOB_POSR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_POSR_OS14  ----------------------------------
// SVD Line: 372

//  <item> SFDITEM_FIELD__GPIOB_POSR_OS14
//    <name> OS14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48000408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_POSR >> 28) & 0x3), ((GPIOB_POSR = (GPIOB_POSR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_POSR_OS13  ----------------------------------
// SVD Line: 379

//  <item> SFDITEM_FIELD__GPIOB_POSR_OS13
//    <name> OS13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48000408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_POSR >> 26) & 0x3), ((GPIOB_POSR = (GPIOB_POSR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_POSR_OS12  ----------------------------------
// SVD Line: 386

//  <item> SFDITEM_FIELD__GPIOB_POSR_OS12
//    <name> OS12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48000408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_POSR >> 24) & 0x3), ((GPIOB_POSR = (GPIOB_POSR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_POSR_OS11  ----------------------------------
// SVD Line: 393

//  <item> SFDITEM_FIELD__GPIOB_POSR_OS11
//    <name> OS11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48000408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_POSR >> 22) & 0x3), ((GPIOB_POSR = (GPIOB_POSR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_POSR_OS10  ----------------------------------
// SVD Line: 400

//  <item> SFDITEM_FIELD__GPIOB_POSR_OS10
//    <name> OS10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48000408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_POSR >> 20) & 0x3), ((GPIOB_POSR = (GPIOB_POSR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_POSR_OS9  -----------------------------------
// SVD Line: 407

//  <item> SFDITEM_FIELD__GPIOB_POSR_OS9
//    <name> OS9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48000408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_POSR >> 18) & 0x3), ((GPIOB_POSR = (GPIOB_POSR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_POSR_OS8  -----------------------------------
// SVD Line: 414

//  <item> SFDITEM_FIELD__GPIOB_POSR_OS8
//    <name> OS8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48000408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_POSR >> 16) & 0x3), ((GPIOB_POSR = (GPIOB_POSR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_POSR_OS7  -----------------------------------
// SVD Line: 421

//  <item> SFDITEM_FIELD__GPIOB_POSR_OS7
//    <name> OS7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48000408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_POSR >> 14) & 0x3), ((GPIOB_POSR = (GPIOB_POSR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_POSR_OS6  -----------------------------------
// SVD Line: 428

//  <item> SFDITEM_FIELD__GPIOB_POSR_OS6
//    <name> OS6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48000408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_POSR >> 12) & 0x3), ((GPIOB_POSR = (GPIOB_POSR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_POSR_OS5  -----------------------------------
// SVD Line: 435

//  <item> SFDITEM_FIELD__GPIOB_POSR_OS5
//    <name> OS5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48000408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_POSR >> 10) & 0x3), ((GPIOB_POSR = (GPIOB_POSR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_POSR_OS4  -----------------------------------
// SVD Line: 442

//  <item> SFDITEM_FIELD__GPIOB_POSR_OS4
//    <name> OS4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48000408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_POSR >> 8) & 0x3), ((GPIOB_POSR = (GPIOB_POSR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_POSR_OS3  -----------------------------------
// SVD Line: 449

//  <item> SFDITEM_FIELD__GPIOB_POSR_OS3
//    <name> OS3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48000408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_POSR >> 6) & 0x3), ((GPIOB_POSR = (GPIOB_POSR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_POSR_OS2  -----------------------------------
// SVD Line: 456

//  <item> SFDITEM_FIELD__GPIOB_POSR_OS2
//    <name> OS2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48000408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_POSR >> 4) & 0x3), ((GPIOB_POSR = (GPIOB_POSR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_POSR_OS1  -----------------------------------
// SVD Line: 463

//  <item> SFDITEM_FIELD__GPIOB_POSR_OS1
//    <name> OS1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48000408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_POSR >> 2) & 0x3), ((GPIOB_POSR = (GPIOB_POSR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_POSR_OS0  -----------------------------------
// SVD Line: 470

//  <item> SFDITEM_FIELD__GPIOB_POSR_OS0
//    <name> OS0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48000408) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_POSR >> 0) & 0x3), ((GPIOB_POSR = (GPIOB_POSR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_POSR  -----------------------------------
// SVD Line: 355

//  <rtree> SFDITEM_REG__GPIOB_POSR
//    <name> POSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000408) GPIO port output speed  register </i>
//    <loc> ( (unsigned int)((GPIOB_POSR >> 0) & 0xFFFFFFFF), ((GPIOB_POSR = (GPIOB_POSR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_POSR_OS15 </item>
//    <item> SFDITEM_FIELD__GPIOB_POSR_OS14 </item>
//    <item> SFDITEM_FIELD__GPIOB_POSR_OS13 </item>
//    <item> SFDITEM_FIELD__GPIOB_POSR_OS12 </item>
//    <item> SFDITEM_FIELD__GPIOB_POSR_OS11 </item>
//    <item> SFDITEM_FIELD__GPIOB_POSR_OS10 </item>
//    <item> SFDITEM_FIELD__GPIOB_POSR_OS9 </item>
//    <item> SFDITEM_FIELD__GPIOB_POSR_OS8 </item>
//    <item> SFDITEM_FIELD__GPIOB_POSR_OS7 </item>
//    <item> SFDITEM_FIELD__GPIOB_POSR_OS6 </item>
//    <item> SFDITEM_FIELD__GPIOB_POSR_OS5 </item>
//    <item> SFDITEM_FIELD__GPIOB_POSR_OS4 </item>
//    <item> SFDITEM_FIELD__GPIOB_POSR_OS3 </item>
//    <item> SFDITEM_FIELD__GPIOB_POSR_OS2 </item>
//    <item> SFDITEM_FIELD__GPIOB_POSR_OS1 </item>
//    <item> SFDITEM_FIELD__GPIOB_POSR_OS0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOB_PUPDR  -------------------------------
// SVD Line: 479

unsigned int GPIOB_PUPDR __AT (0x4800040C);



// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR15  --------------------------------
// SVD Line: 489

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x4800040C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 30) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR14  --------------------------------
// SVD Line: 496

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x4800040C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 28) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR13  --------------------------------
// SVD Line: 503

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x4800040C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 26) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR12  --------------------------------
// SVD Line: 510

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x4800040C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 24) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR11  --------------------------------
// SVD Line: 517

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x4800040C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 22) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR10  --------------------------------
// SVD Line: 524

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x4800040C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 20) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 531

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x4800040C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 18) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 538

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x4800040C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 16) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 545

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x4800040C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 14) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 552

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4800040C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 12) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 559

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4800040C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 10) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 566

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4800040C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 8) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 573

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4800040C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 6) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 580

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4800040C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 4) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 587

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4800040C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 2) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 594

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4800040C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 0) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PUPDR  ----------------------------------
// SVD Line: 479

//  <rtree> SFDITEM_REG__GPIOB_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800040C) GPIO port pull-up/pull-down  register </i>
//    <loc> ( (unsigned int)((GPIOB_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: GPIOB_DI  --------------------------------
// SVD Line: 603

unsigned int GPIOB_DI __AT (0x48000410);



// --------------------------------  Field Item: GPIOB_DI_DI15  -----------------------------------
// SVD Line: 612

//  <item> SFDITEM_FIELD__GPIOB_DI_DI15
//    <name> DI15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x48000410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DI ) </loc>
//      <o.15..15> DI15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DI_DI14  -----------------------------------
// SVD Line: 619

//  <item> SFDITEM_FIELD__GPIOB_DI_DI14
//    <name> DI14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x48000410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DI ) </loc>
//      <o.14..14> DI14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DI_DI13  -----------------------------------
// SVD Line: 626

//  <item> SFDITEM_FIELD__GPIOB_DI_DI13
//    <name> DI13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x48000410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DI ) </loc>
//      <o.13..13> DI13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DI_DI12  -----------------------------------
// SVD Line: 633

//  <item> SFDITEM_FIELD__GPIOB_DI_DI12
//    <name> DI12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x48000410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DI ) </loc>
//      <o.12..12> DI12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DI_DI11  -----------------------------------
// SVD Line: 640

//  <item> SFDITEM_FIELD__GPIOB_DI_DI11
//    <name> DI11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x48000410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DI ) </loc>
//      <o.11..11> DI11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DI_DI10  -----------------------------------
// SVD Line: 647

//  <item> SFDITEM_FIELD__GPIOB_DI_DI10
//    <name> DI10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x48000410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DI ) </loc>
//      <o.10..10> DI10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DI_DI9  ------------------------------------
// SVD Line: 654

//  <item> SFDITEM_FIELD__GPIOB_DI_DI9
//    <name> DI9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x48000410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DI ) </loc>
//      <o.9..9> DI9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DI_DI8  ------------------------------------
// SVD Line: 661

//  <item> SFDITEM_FIELD__GPIOB_DI_DI8
//    <name> DI8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x48000410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DI ) </loc>
//      <o.8..8> DI8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DI_DI7  ------------------------------------
// SVD Line: 668

//  <item> SFDITEM_FIELD__GPIOB_DI_DI7
//    <name> DI7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x48000410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DI ) </loc>
//      <o.7..7> DI7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DI_DI6  ------------------------------------
// SVD Line: 675

//  <item> SFDITEM_FIELD__GPIOB_DI_DI6
//    <name> DI6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x48000410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DI ) </loc>
//      <o.6..6> DI6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DI_DI5  ------------------------------------
// SVD Line: 682

//  <item> SFDITEM_FIELD__GPIOB_DI_DI5
//    <name> DI5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x48000410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DI ) </loc>
//      <o.5..5> DI5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DI_DI4  ------------------------------------
// SVD Line: 689

//  <item> SFDITEM_FIELD__GPIOB_DI_DI4
//    <name> DI4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x48000410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DI ) </loc>
//      <o.4..4> DI4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DI_DI3  ------------------------------------
// SVD Line: 696

//  <item> SFDITEM_FIELD__GPIOB_DI_DI3
//    <name> DI3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x48000410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DI ) </loc>
//      <o.3..3> DI3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DI_DI2  ------------------------------------
// SVD Line: 703

//  <item> SFDITEM_FIELD__GPIOB_DI_DI2
//    <name> DI2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x48000410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DI ) </loc>
//      <o.2..2> DI2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DI_DI1  ------------------------------------
// SVD Line: 710

//  <item> SFDITEM_FIELD__GPIOB_DI_DI1
//    <name> DI1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x48000410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DI ) </loc>
//      <o.1..1> DI1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DI_DI0  ------------------------------------
// SVD Line: 717

//  <item> SFDITEM_FIELD__GPIOB_DI_DI0
//    <name> DI0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x48000410) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DI ) </loc>
//      <o.0..0> DI0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_DI  ------------------------------------
// SVD Line: 603

//  <rtree> SFDITEM_REG__GPIOB_DI
//    <name> DI </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x48000410) GPIO port data input register </i>
//    <loc> ( (unsigned int)((GPIOB_DI >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOB_DI_DI15 </item>
//    <item> SFDITEM_FIELD__GPIOB_DI_DI14 </item>
//    <item> SFDITEM_FIELD__GPIOB_DI_DI13 </item>
//    <item> SFDITEM_FIELD__GPIOB_DI_DI12 </item>
//    <item> SFDITEM_FIELD__GPIOB_DI_DI11 </item>
//    <item> SFDITEM_FIELD__GPIOB_DI_DI10 </item>
//    <item> SFDITEM_FIELD__GPIOB_DI_DI9 </item>
//    <item> SFDITEM_FIELD__GPIOB_DI_DI8 </item>
//    <item> SFDITEM_FIELD__GPIOB_DI_DI7 </item>
//    <item> SFDITEM_FIELD__GPIOB_DI_DI6 </item>
//    <item> SFDITEM_FIELD__GPIOB_DI_DI5 </item>
//    <item> SFDITEM_FIELD__GPIOB_DI_DI4 </item>
//    <item> SFDITEM_FIELD__GPIOB_DI_DI3 </item>
//    <item> SFDITEM_FIELD__GPIOB_DI_DI2 </item>
//    <item> SFDITEM_FIELD__GPIOB_DI_DI1 </item>
//    <item> SFDITEM_FIELD__GPIOB_DI_DI0 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: GPIOB_DO  --------------------------------
// SVD Line: 726

unsigned int GPIOB_DO __AT (0x48000414);



// --------------------------------  Field Item: GPIOB_DO_DO15  -----------------------------------
// SVD Line: 735

//  <item> SFDITEM_FIELD__GPIOB_DO_DO15
//    <name> DO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DO ) </loc>
//      <o.15..15> DO15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DO_DO14  -----------------------------------
// SVD Line: 742

//  <item> SFDITEM_FIELD__GPIOB_DO_DO14
//    <name> DO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DO ) </loc>
//      <o.14..14> DO14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DO_DO13  -----------------------------------
// SVD Line: 749

//  <item> SFDITEM_FIELD__GPIOB_DO_DO13
//    <name> DO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DO ) </loc>
//      <o.13..13> DO13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DO_DO12  -----------------------------------
// SVD Line: 756

//  <item> SFDITEM_FIELD__GPIOB_DO_DO12
//    <name> DO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DO ) </loc>
//      <o.12..12> DO12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DO_DO11  -----------------------------------
// SVD Line: 763

//  <item> SFDITEM_FIELD__GPIOB_DO_DO11
//    <name> DO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DO ) </loc>
//      <o.11..11> DO11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DO_DO10  -----------------------------------
// SVD Line: 770

//  <item> SFDITEM_FIELD__GPIOB_DO_DO10
//    <name> DO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DO ) </loc>
//      <o.10..10> DO10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DO_DO9  ------------------------------------
// SVD Line: 777

//  <item> SFDITEM_FIELD__GPIOB_DO_DO9
//    <name> DO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DO ) </loc>
//      <o.9..9> DO9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DO_DO8  ------------------------------------
// SVD Line: 784

//  <item> SFDITEM_FIELD__GPIOB_DO_DO8
//    <name> DO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DO ) </loc>
//      <o.8..8> DO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DO_DO7  ------------------------------------
// SVD Line: 791

//  <item> SFDITEM_FIELD__GPIOB_DO_DO7
//    <name> DO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DO ) </loc>
//      <o.7..7> DO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DO_DO6  ------------------------------------
// SVD Line: 798

//  <item> SFDITEM_FIELD__GPIOB_DO_DO6
//    <name> DO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DO ) </loc>
//      <o.6..6> DO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DO_DO5  ------------------------------------
// SVD Line: 805

//  <item> SFDITEM_FIELD__GPIOB_DO_DO5
//    <name> DO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DO ) </loc>
//      <o.5..5> DO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DO_DO4  ------------------------------------
// SVD Line: 812

//  <item> SFDITEM_FIELD__GPIOB_DO_DO4
//    <name> DO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DO ) </loc>
//      <o.4..4> DO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DO_DO3  ------------------------------------
// SVD Line: 819

//  <item> SFDITEM_FIELD__GPIOB_DO_DO3
//    <name> DO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DO ) </loc>
//      <o.3..3> DO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DO_DO2  ------------------------------------
// SVD Line: 826

//  <item> SFDITEM_FIELD__GPIOB_DO_DO2
//    <name> DO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DO ) </loc>
//      <o.2..2> DO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DO_DO1  ------------------------------------
// SVD Line: 833

//  <item> SFDITEM_FIELD__GPIOB_DO_DO1
//    <name> DO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DO ) </loc>
//      <o.1..1> DO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DO_DO0  ------------------------------------
// SVD Line: 840

//  <item> SFDITEM_FIELD__GPIOB_DO_DO0
//    <name> DO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000414) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DO ) </loc>
//      <o.0..0> DO0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_DO  ------------------------------------
// SVD Line: 726

//  <rtree> SFDITEM_REG__GPIOB_DO
//    <name> DO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000414) GPIO port data output register </i>
//    <loc> ( (unsigned int)((GPIOB_DO >> 0) & 0xFFFFFFFF), ((GPIOB_DO = (GPIOB_DO & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_DO_DO15 </item>
//    <item> SFDITEM_FIELD__GPIOB_DO_DO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_DO_DO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_DO_DO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_DO_DO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_DO_DO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_DO_DO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_DO_DO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_DO_DO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_DO_DO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_DO_DO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_DO_DO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_DO_DO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_DO_DO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_DO_DO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_DO_DO0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_SCR  --------------------------------
// SVD Line: 849

unsigned int GPIOB_SCR __AT (0x48000418);



// -------------------------------  Field Item: GPIOB_SCR_BC15  -----------------------------------
// SVD Line: 858

//  <item> SFDITEM_FIELD__GPIOB_SCR_BC15
//    <name> BC15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x48000418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.31..31> BC15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCR_BC14  -----------------------------------
// SVD Line: 865

//  <item> SFDITEM_FIELD__GPIOB_SCR_BC14
//    <name> BC14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x48000418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.30..30> BC14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCR_BC13  -----------------------------------
// SVD Line: 872

//  <item> SFDITEM_FIELD__GPIOB_SCR_BC13
//    <name> BC13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x48000418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.29..29> BC13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCR_BC12  -----------------------------------
// SVD Line: 879

//  <item> SFDITEM_FIELD__GPIOB_SCR_BC12
//    <name> BC12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x48000418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.28..28> BC12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCR_BC11  -----------------------------------
// SVD Line: 886

//  <item> SFDITEM_FIELD__GPIOB_SCR_BC11
//    <name> BC11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x48000418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.27..27> BC11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCR_BC10  -----------------------------------
// SVD Line: 893

//  <item> SFDITEM_FIELD__GPIOB_SCR_BC10
//    <name> BC10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x48000418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.26..26> BC10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BC9  -----------------------------------
// SVD Line: 900

//  <item> SFDITEM_FIELD__GPIOB_SCR_BC9
//    <name> BC9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x48000418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.25..25> BC9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BC8  -----------------------------------
// SVD Line: 907

//  <item> SFDITEM_FIELD__GPIOB_SCR_BC8
//    <name> BC8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x48000418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.24..24> BC8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BC7  -----------------------------------
// SVD Line: 914

//  <item> SFDITEM_FIELD__GPIOB_SCR_BC7
//    <name> BC7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x48000418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.23..23> BC7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BC6  -----------------------------------
// SVD Line: 921

//  <item> SFDITEM_FIELD__GPIOB_SCR_BC6
//    <name> BC6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x48000418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.22..22> BC6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BC5  -----------------------------------
// SVD Line: 928

//  <item> SFDITEM_FIELD__GPIOB_SCR_BC5
//    <name> BC5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x48000418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.21..21> BC5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BC4  -----------------------------------
// SVD Line: 935

//  <item> SFDITEM_FIELD__GPIOB_SCR_BC4
//    <name> BC4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x48000418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.20..20> BC4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BC3  -----------------------------------
// SVD Line: 942

//  <item> SFDITEM_FIELD__GPIOB_SCR_BC3
//    <name> BC3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x48000418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.19..19> BC3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BC2  -----------------------------------
// SVD Line: 949

//  <item> SFDITEM_FIELD__GPIOB_SCR_BC2
//    <name> BC2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x48000418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.18..18> BC2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BC1  -----------------------------------
// SVD Line: 956

//  <item> SFDITEM_FIELD__GPIOB_SCR_BC1
//    <name> BC1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x48000418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.17..17> BC1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BC0  -----------------------------------
// SVD Line: 963

//  <item> SFDITEM_FIELD__GPIOB_SCR_BC0
//    <name> BC0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x48000418) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.16..16> BC0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCR_BS15  -----------------------------------
// SVD Line: 970

//  <item> SFDITEM_FIELD__GPIOB_SCR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCR_BS14  -----------------------------------
// SVD Line: 977

//  <item> SFDITEM_FIELD__GPIOB_SCR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCR_BS13  -----------------------------------
// SVD Line: 984

//  <item> SFDITEM_FIELD__GPIOB_SCR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCR_BS12  -----------------------------------
// SVD Line: 991

//  <item> SFDITEM_FIELD__GPIOB_SCR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCR_BS11  -----------------------------------
// SVD Line: 998

//  <item> SFDITEM_FIELD__GPIOB_SCR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCR_BS10  -----------------------------------
// SVD Line: 1005

//  <item> SFDITEM_FIELD__GPIOB_SCR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BS9  -----------------------------------
// SVD Line: 1012

//  <item> SFDITEM_FIELD__GPIOB_SCR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BS8  -----------------------------------
// SVD Line: 1019

//  <item> SFDITEM_FIELD__GPIOB_SCR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BS7  -----------------------------------
// SVD Line: 1026

//  <item> SFDITEM_FIELD__GPIOB_SCR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BS6  -----------------------------------
// SVD Line: 1033

//  <item> SFDITEM_FIELD__GPIOB_SCR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BS5  -----------------------------------
// SVD Line: 1040

//  <item> SFDITEM_FIELD__GPIOB_SCR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BS4  -----------------------------------
// SVD Line: 1047

//  <item> SFDITEM_FIELD__GPIOB_SCR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BS3  -----------------------------------
// SVD Line: 1054

//  <item> SFDITEM_FIELD__GPIOB_SCR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BS2  -----------------------------------
// SVD Line: 1061

//  <item> SFDITEM_FIELD__GPIOB_SCR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BS1  -----------------------------------
// SVD Line: 1068

//  <item> SFDITEM_FIELD__GPIOB_SCR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_SCR_BS0  -----------------------------------
// SVD Line: 1075

//  <item> SFDITEM_FIELD__GPIOB_SCR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000418) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_SCR  -----------------------------------
// SVD Line: 849

//  <rtree> SFDITEM_REG__GPIOB_SCR
//    <name> SCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000418) GPIO port set/clear register </i>
//    <loc> ( (unsigned int)((GPIOB_SCR >> 0) & 0xFFFFFFFF), ((GPIOB_SCR = (GPIOB_SCR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BC15 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BC14 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BC13 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BC12 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BC11 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BC10 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BC9 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BC8 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BC7 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BC6 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BC5 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BC4 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BC3 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BC2 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BC1 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BC0 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_LOCK  -------------------------------
// SVD Line: 1084

unsigned int GPIOB_LOCK __AT (0x4800041C);



// ------------------------------  Field Item: GPIOB_LOCK_LOCKK  ----------------------------------
// SVD Line: 1093

//  <item> SFDITEM_FIELD__GPIOB_LOCK_LOCKK
//    <name> LOCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4800041C) Lock sequence key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LOCK ) </loc>
//      <o.16..16> LOCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LOCK_LOCK15  ---------------------------------
// SVD Line: 1099

//  <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK15
//    <name> LOCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800041C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LOCK ) </loc>
//      <o.15..15> LOCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LOCK_LOCK14  ---------------------------------
// SVD Line: 1106

//  <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK14
//    <name> LOCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800041C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LOCK ) </loc>
//      <o.14..14> LOCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LOCK_LOCK13  ---------------------------------
// SVD Line: 1113

//  <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK13
//    <name> LOCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800041C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LOCK ) </loc>
//      <o.13..13> LOCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LOCK_LOCK12  ---------------------------------
// SVD Line: 1120

//  <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK12
//    <name> LOCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800041C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LOCK ) </loc>
//      <o.12..12> LOCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LOCK_LOCK11  ---------------------------------
// SVD Line: 1127

//  <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK11
//    <name> LOCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800041C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LOCK ) </loc>
//      <o.11..11> LOCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LOCK_LOCK10  ---------------------------------
// SVD Line: 1134

//  <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK10
//    <name> LOCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800041C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LOCK ) </loc>
//      <o.10..10> LOCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LOCK_LOCK9  ----------------------------------
// SVD Line: 1141

//  <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK9
//    <name> LOCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800041C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LOCK ) </loc>
//      <o.9..9> LOCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LOCK_LOCK8  ----------------------------------
// SVD Line: 1148

//  <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK8
//    <name> LOCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800041C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LOCK ) </loc>
//      <o.8..8> LOCK8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LOCK_LOCK7  ----------------------------------
// SVD Line: 1155

//  <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK7
//    <name> LOCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800041C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LOCK ) </loc>
//      <o.7..7> LOCK7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LOCK_LOCK6  ----------------------------------
// SVD Line: 1162

//  <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK6
//    <name> LOCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800041C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LOCK ) </loc>
//      <o.6..6> LOCK6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LOCK_LOCK5  ----------------------------------
// SVD Line: 1169

//  <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK5
//    <name> LOCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800041C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LOCK ) </loc>
//      <o.5..5> LOCK5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LOCK_LOCK4  ----------------------------------
// SVD Line: 1176

//  <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK4
//    <name> LOCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800041C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LOCK ) </loc>
//      <o.4..4> LOCK4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LOCK_LOCK3  ----------------------------------
// SVD Line: 1183

//  <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK3
//    <name> LOCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800041C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LOCK ) </loc>
//      <o.3..3> LOCK3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LOCK_LOCK2  ----------------------------------
// SVD Line: 1190

//  <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK2
//    <name> LOCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800041C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LOCK ) </loc>
//      <o.2..2> LOCK2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LOCK_LOCK1  ----------------------------------
// SVD Line: 1197

//  <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK1
//    <name> LOCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800041C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LOCK ) </loc>
//      <o.1..1> LOCK1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LOCK_LOCK0  ----------------------------------
// SVD Line: 1204

//  <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK0
//    <name> LOCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800041C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LOCK ) </loc>
//      <o.0..0> LOCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_LOCK  -----------------------------------
// SVD Line: 1084

//  <rtree> SFDITEM_REG__GPIOB_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800041C) GPIO port lock register </i>
//    <loc> ( (unsigned int)((GPIOB_LOCK >> 0) & 0xFFFFFFFF), ((GPIOB_LOCK = (GPIOB_LOCK & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_LOCK_LOCKK </item>
//    <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK15 </item>
//    <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK14 </item>
//    <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK13 </item>
//    <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK12 </item>
//    <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK11 </item>
//    <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK10 </item>
//    <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK9 </item>
//    <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK8 </item>
//    <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK7 </item>
//    <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK6 </item>
//    <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK5 </item>
//    <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK4 </item>
//    <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK3 </item>
//    <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK2 </item>
//    <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK1 </item>
//    <item> SFDITEM_FIELD__GPIOB_LOCK_LOCK0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOB_MFSELL  ------------------------------
// SVD Line: 1213

unsigned int GPIOB_MFSELL __AT (0x48000420);



// ----------------------------  Field Item: GPIOB_MFSELL_MFSELL7  --------------------------------
// SVD Line: 1223

//  <item> SFDITEM_FIELD__GPIOB_MFSELL_MFSELL7
//    <name> MFSELL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000420) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MFSELL >> 28) & 0xF), ((GPIOB_MFSELL = (GPIOB_MFSELL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_MFSELL_MFSELL6  --------------------------------
// SVD Line: 1230

//  <item> SFDITEM_FIELD__GPIOB_MFSELL_MFSELL6
//    <name> MFSELL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000420) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MFSELL >> 24) & 0xF), ((GPIOB_MFSELL = (GPIOB_MFSELL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_MFSELL_MFSELL5  --------------------------------
// SVD Line: 1237

//  <item> SFDITEM_FIELD__GPIOB_MFSELL_MFSELL5
//    <name> MFSELL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000420) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MFSELL >> 20) & 0xF), ((GPIOB_MFSELL = (GPIOB_MFSELL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_MFSELL_MFSELL4  --------------------------------
// SVD Line: 1244

//  <item> SFDITEM_FIELD__GPIOB_MFSELL_MFSELL4
//    <name> MFSELL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000420) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MFSELL >> 16) & 0xF), ((GPIOB_MFSELL = (GPIOB_MFSELL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_MFSELL_MFSELL3  --------------------------------
// SVD Line: 1251

//  <item> SFDITEM_FIELD__GPIOB_MFSELL_MFSELL3
//    <name> MFSELL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000420) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MFSELL >> 12) & 0xF), ((GPIOB_MFSELL = (GPIOB_MFSELL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_MFSELL_MFSELL2  --------------------------------
// SVD Line: 1258

//  <item> SFDITEM_FIELD__GPIOB_MFSELL_MFSELL2
//    <name> MFSELL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000420) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MFSELL >> 8) & 0xF), ((GPIOB_MFSELL = (GPIOB_MFSELL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_MFSELL_MFSELL1  --------------------------------
// SVD Line: 1265

//  <item> SFDITEM_FIELD__GPIOB_MFSELL_MFSELL1
//    <name> MFSELL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000420) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MFSELL >> 4) & 0xF), ((GPIOB_MFSELL = (GPIOB_MFSELL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_MFSELL_MFSELL0  --------------------------------
// SVD Line: 1272

//  <item> SFDITEM_FIELD__GPIOB_MFSELL_MFSELL0
//    <name> MFSELL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000420) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MFSELL >> 0) & 0xF), ((GPIOB_MFSELL = (GPIOB_MFSELL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOB_MFSELL  ----------------------------------
// SVD Line: 1213

//  <rtree> SFDITEM_REG__GPIOB_MFSELL
//    <name> MFSELL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000420) GPIO multi-function selection low  register </i>
//    <loc> ( (unsigned int)((GPIOB_MFSELL >> 0) & 0xFFFFFFFF), ((GPIOB_MFSELL = (GPIOB_MFSELL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_MFSELL_MFSELL7 </item>
//    <item> SFDITEM_FIELD__GPIOB_MFSELL_MFSELL6 </item>
//    <item> SFDITEM_FIELD__GPIOB_MFSELL_MFSELL5 </item>
//    <item> SFDITEM_FIELD__GPIOB_MFSELL_MFSELL4 </item>
//    <item> SFDITEM_FIELD__GPIOB_MFSELL_MFSELL3 </item>
//    <item> SFDITEM_FIELD__GPIOB_MFSELL_MFSELL2 </item>
//    <item> SFDITEM_FIELD__GPIOB_MFSELL_MFSELL1 </item>
//    <item> SFDITEM_FIELD__GPIOB_MFSELL_MFSELL0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOB_MFSELH  ------------------------------
// SVD Line: 1281

unsigned int GPIOB_MFSELH __AT (0x48000424);



// ----------------------------  Field Item: GPIOB_MFSELH_MFSELH15  -------------------------------
// SVD Line: 1291

//  <item> SFDITEM_FIELD__GPIOB_MFSELH_MFSELH15
//    <name> MFSELH15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000424) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MFSELH >> 28) & 0xF), ((GPIOB_MFSELH = (GPIOB_MFSELH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_MFSELH_MFSELH14  -------------------------------
// SVD Line: 1298

//  <item> SFDITEM_FIELD__GPIOB_MFSELH_MFSELH14
//    <name> MFSELH14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000424) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MFSELH >> 24) & 0xF), ((GPIOB_MFSELH = (GPIOB_MFSELH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_MFSELH_MFSELH13  -------------------------------
// SVD Line: 1305

//  <item> SFDITEM_FIELD__GPIOB_MFSELH_MFSELH13
//    <name> MFSELH13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000424) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MFSELH >> 20) & 0xF), ((GPIOB_MFSELH = (GPIOB_MFSELH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_MFSELH_MFSELH12  -------------------------------
// SVD Line: 1312

//  <item> SFDITEM_FIELD__GPIOB_MFSELH_MFSELH12
//    <name> MFSELH12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000424) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MFSELH >> 16) & 0xF), ((GPIOB_MFSELH = (GPIOB_MFSELH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_MFSELH_MFSELH11  -------------------------------
// SVD Line: 1319

//  <item> SFDITEM_FIELD__GPIOB_MFSELH_MFSELH11
//    <name> MFSELH11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000424) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MFSELH >> 12) & 0xF), ((GPIOB_MFSELH = (GPIOB_MFSELH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_MFSELH_MFSELH10  -------------------------------
// SVD Line: 1326

//  <item> SFDITEM_FIELD__GPIOB_MFSELH_MFSELH10
//    <name> MFSELH10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000424) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MFSELH >> 8) & 0xF), ((GPIOB_MFSELH = (GPIOB_MFSELH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_MFSELH_MFSELH9  --------------------------------
// SVD Line: 1333

//  <item> SFDITEM_FIELD__GPIOB_MFSELH_MFSELH9
//    <name> MFSELH9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000424) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MFSELH >> 4) & 0xF), ((GPIOB_MFSELH = (GPIOB_MFSELH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_MFSELH_MFSELH8  --------------------------------
// SVD Line: 1340

//  <item> SFDITEM_FIELD__GPIOB_MFSELH_MFSELH8
//    <name> MFSELH8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000424) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MFSELH >> 0) & 0xF), ((GPIOB_MFSELH = (GPIOB_MFSELH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOB_MFSELH  ----------------------------------
// SVD Line: 1281

//  <rtree> SFDITEM_REG__GPIOB_MFSELH
//    <name> MFSELH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000424) GPIO multi-function selection high  register </i>
//    <loc> ( (unsigned int)((GPIOB_MFSELH >> 0) & 0xFFFFFFFF), ((GPIOB_MFSELH = (GPIOB_MFSELH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_MFSELH_MFSELH15 </item>
//    <item> SFDITEM_FIELD__GPIOB_MFSELH_MFSELH14 </item>
//    <item> SFDITEM_FIELD__GPIOB_MFSELH_MFSELH13 </item>
//    <item> SFDITEM_FIELD__GPIOB_MFSELH_MFSELH12 </item>
//    <item> SFDITEM_FIELD__GPIOB_MFSELH_MFSELH11 </item>
//    <item> SFDITEM_FIELD__GPIOB_MFSELH_MFSELH10 </item>
//    <item> SFDITEM_FIELD__GPIOB_MFSELH_MFSELH9 </item>
//    <item> SFDITEM_FIELD__GPIOB_MFSELH_MFSELH8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_CLRR  -------------------------------
// SVD Line: 1349

unsigned int GPIOB_CLRR __AT (0x48000428);



// ------------------------------  Field Item: GPIOB_CLRR_BCLR0  ----------------------------------
// SVD Line: 1358

//  <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR0
//    <name> BCLR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_CLRR ) </loc>
//      <o.0..0> BCLR0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CLRR_BCLR1  ----------------------------------
// SVD Line: 1364

//  <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR1
//    <name> BCLR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_CLRR ) </loc>
//      <o.1..1> BCLR1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CLRR_BCLR2  ----------------------------------
// SVD Line: 1370

//  <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR2
//    <name> BCLR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_CLRR ) </loc>
//      <o.2..2> BCLR2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CLRR_BCLR3  ----------------------------------
// SVD Line: 1376

//  <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR3
//    <name> BCLR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_CLRR ) </loc>
//      <o.3..3> BCLR3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CLRR_BCLR4  ----------------------------------
// SVD Line: 1382

//  <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR4
//    <name> BCLR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_CLRR ) </loc>
//      <o.4..4> BCLR4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CLRR_BCLR5  ----------------------------------
// SVD Line: 1388

//  <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR5
//    <name> BCLR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_CLRR ) </loc>
//      <o.5..5> BCLR5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CLRR_BCLR6  ----------------------------------
// SVD Line: 1394

//  <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR6
//    <name> BCLR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_CLRR ) </loc>
//      <o.6..6> BCLR6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CLRR_BCLR7  ----------------------------------
// SVD Line: 1400

//  <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR7
//    <name> BCLR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_CLRR ) </loc>
//      <o.7..7> BCLR7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CLRR_BCLR8  ----------------------------------
// SVD Line: 1406

//  <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR8
//    <name> BCLR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_CLRR ) </loc>
//      <o.8..8> BCLR8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CLRR_BCLR9  ----------------------------------
// SVD Line: 1412

//  <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR9
//    <name> BCLR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_CLRR ) </loc>
//      <o.9..9> BCLR9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CLRR_BCLR10  ---------------------------------
// SVD Line: 1418

//  <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR10
//    <name> BCLR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_CLRR ) </loc>
//      <o.10..10> BCLR10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CLRR_BCLR11  ---------------------------------
// SVD Line: 1424

//  <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR11
//    <name> BCLR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_CLRR ) </loc>
//      <o.11..11> BCLR11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CLRR_BCLR12  ---------------------------------
// SVD Line: 1430

//  <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR12
//    <name> BCLR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_CLRR ) </loc>
//      <o.12..12> BCLR12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CLRR_BCLR13  ---------------------------------
// SVD Line: 1436

//  <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR13
//    <name> BCLR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_CLRR ) </loc>
//      <o.13..13> BCLR13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CLRR_BCLR14  ---------------------------------
// SVD Line: 1442

//  <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR14
//    <name> BCLR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_CLRR ) </loc>
//      <o.14..14> BCLR14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CLRR_BCLR15  ---------------------------------
// SVD Line: 1448

//  <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR15
//    <name> BCLR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000428) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_CLRR ) </loc>
//      <o.15..15> BCLR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_CLRR  -----------------------------------
// SVD Line: 1349

//  <rtree> SFDITEM_REG__GPIOB_CLRR
//    <name> CLRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000428) GPIO port clear register </i>
//    <loc> ( (unsigned int)((GPIOB_CLRR >> 0) & 0xFFFFFFFF), ((GPIOB_CLRR = (GPIOB_CLRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_CLRR_BCLR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOB  -------------------------------------
// SVD Line: 1470

//  <view> GPIOB
//    <name> GPIOB </name>
//    <item> SFDITEM_REG__GPIOB_PFR </item>
//    <item> SFDITEM_REG__GPIOB_PODENR </item>
//    <item> SFDITEM_REG__GPIOB_POSR </item>
//    <item> SFDITEM_REG__GPIOB_PUPDR </item>
//    <item> SFDITEM_REG__GPIOB_DI </item>
//    <item> SFDITEM_REG__GPIOB_DO </item>
//    <item> SFDITEM_REG__GPIOB_SCR </item>
//    <item> SFDITEM_REG__GPIOB_LOCK </item>
//    <item> SFDITEM_REG__GPIOB_MFSELL </item>
//    <item> SFDITEM_REG__GPIOB_MFSELH </item>
//    <item> SFDITEM_REG__GPIOB_CLRR </item>
//  </view>
//  


// ----------------------------  Register Item Address: GPIOA_PFR  --------------------------------
// SVD Line: 1485

unsigned int GPIOA_PFR __AT (0x48000000);



// ------------------------------  Field Item: GPIOA_PFR_FUNC15  ----------------------------------
// SVD Line: 1494

//  <item> SFDITEM_FIELD__GPIOA_PFR_FUNC15
//    <name> FUNC15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48000000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PFR >> 30) & 0x3), ((GPIOA_PFR = (GPIOA_PFR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PFR_FUNC14  ----------------------------------
// SVD Line: 1500

//  <item> SFDITEM_FIELD__GPIOA_PFR_FUNC14
//    <name> FUNC14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48000000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PFR >> 28) & 0x3), ((GPIOA_PFR = (GPIOA_PFR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PFR_FUNC13  ----------------------------------
// SVD Line: 1506

//  <item> SFDITEM_FIELD__GPIOA_PFR_FUNC13
//    <name> FUNC13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48000000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PFR >> 26) & 0x3), ((GPIOA_PFR = (GPIOA_PFR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PFR_FUNC12  ----------------------------------
// SVD Line: 1512

//  <item> SFDITEM_FIELD__GPIOA_PFR_FUNC12
//    <name> FUNC12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48000000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PFR >> 24) & 0x3), ((GPIOA_PFR = (GPIOA_PFR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PFR_FUNC11  ----------------------------------
// SVD Line: 1518

//  <item> SFDITEM_FIELD__GPIOA_PFR_FUNC11
//    <name> FUNC11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48000000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PFR >> 22) & 0x3), ((GPIOA_PFR = (GPIOA_PFR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PFR_FUNC10  ----------------------------------
// SVD Line: 1524

//  <item> SFDITEM_FIELD__GPIOA_PFR_FUNC10
//    <name> FUNC10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48000000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PFR >> 20) & 0x3), ((GPIOA_PFR = (GPIOA_PFR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PFR_FUNC9  ----------------------------------
// SVD Line: 1530

//  <item> SFDITEM_FIELD__GPIOA_PFR_FUNC9
//    <name> FUNC9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48000000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PFR >> 18) & 0x3), ((GPIOA_PFR = (GPIOA_PFR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PFR_FUNC8  ----------------------------------
// SVD Line: 1536

//  <item> SFDITEM_FIELD__GPIOA_PFR_FUNC8
//    <name> FUNC8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48000000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PFR >> 16) & 0x3), ((GPIOA_PFR = (GPIOA_PFR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PFR_FUNC7  ----------------------------------
// SVD Line: 1542

//  <item> SFDITEM_FIELD__GPIOA_PFR_FUNC7
//    <name> FUNC7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48000000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PFR >> 14) & 0x3), ((GPIOA_PFR = (GPIOA_PFR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PFR_FUNC6  ----------------------------------
// SVD Line: 1548

//  <item> SFDITEM_FIELD__GPIOA_PFR_FUNC6
//    <name> FUNC6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48000000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PFR >> 12) & 0x3), ((GPIOA_PFR = (GPIOA_PFR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PFR_FUNC5  ----------------------------------
// SVD Line: 1554

//  <item> SFDITEM_FIELD__GPIOA_PFR_FUNC5
//    <name> FUNC5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48000000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PFR >> 10) & 0x3), ((GPIOA_PFR = (GPIOA_PFR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PFR_FUNC4  ----------------------------------
// SVD Line: 1560

//  <item> SFDITEM_FIELD__GPIOA_PFR_FUNC4
//    <name> FUNC4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48000000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PFR >> 8) & 0x3), ((GPIOA_PFR = (GPIOA_PFR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PFR_FUNC3  ----------------------------------
// SVD Line: 1566

//  <item> SFDITEM_FIELD__GPIOA_PFR_FUNC3
//    <name> FUNC3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48000000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PFR >> 6) & 0x3), ((GPIOA_PFR = (GPIOA_PFR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PFR_FUNC2  ----------------------------------
// SVD Line: 1572

//  <item> SFDITEM_FIELD__GPIOA_PFR_FUNC2
//    <name> FUNC2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48000000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PFR >> 4) & 0x3), ((GPIOA_PFR = (GPIOA_PFR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PFR_FUNC1  ----------------------------------
// SVD Line: 1578

//  <item> SFDITEM_FIELD__GPIOA_PFR_FUNC1
//    <name> FUNC1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48000000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PFR >> 2) & 0x3), ((GPIOA_PFR = (GPIOA_PFR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PFR_FUNC0  ----------------------------------
// SVD Line: 1584

//  <item> SFDITEM_FIELD__GPIOA_PFR_FUNC0
//    <name> FUNC0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48000000) Port i function (j = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PFR >> 0) & 0x3), ((GPIOA_PFR = (GPIOA_PFR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_PFR  -----------------------------------
// SVD Line: 1485

//  <rtree> SFDITEM_REG__GPIOA_PFR
//    <name> PFR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000000) GPIO port function register </i>
//    <loc> ( (unsigned int)((GPIOA_PFR >> 0) & 0xFFFFFFFF), ((GPIOA_PFR = (GPIOA_PFR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PFR_FUNC15 </item>
//    <item> SFDITEM_FIELD__GPIOA_PFR_FUNC14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PFR_FUNC13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PFR_FUNC12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PFR_FUNC11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PFR_FUNC10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PFR_FUNC9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PFR_FUNC8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PFR_FUNC7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PFR_FUNC6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PFR_FUNC5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PFR_FUNC4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PFR_FUNC3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PFR_FUNC2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PFR_FUNC1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PFR_FUNC0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOA_PODENR  ------------------------------
// SVD Line: 1592

unsigned int GPIOA_PODENR __AT (0x48000004);



// -----------------------------  Field Item: GPIOA_PODENR_ODEN15  --------------------------------
// SVD Line: 1602

//  <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN15
//    <name> ODEN15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000004) Port i output open-drain enable  15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PODENR ) </loc>
//      <o.15..15> ODEN15
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PODENR_ODEN14  --------------------------------
// SVD Line: 1609

//  <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN14
//    <name> ODEN14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000004) Port i output open-drain enable  14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PODENR ) </loc>
//      <o.14..14> ODEN14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PODENR_ODEN13  --------------------------------
// SVD Line: 1616

//  <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN13
//    <name> ODEN13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000004) Port i output open-drain enable  13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PODENR ) </loc>
//      <o.13..13> ODEN13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PODENR_ODEN12  --------------------------------
// SVD Line: 1623

//  <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN12
//    <name> ODEN12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000004) Port i output open-drain enable  12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PODENR ) </loc>
//      <o.12..12> ODEN12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PODENR_ODEN11  --------------------------------
// SVD Line: 1630

//  <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN11
//    <name> ODEN11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000004) Port i output open-drain enable  11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PODENR ) </loc>
//      <o.11..11> ODEN11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PODENR_ODEN10  --------------------------------
// SVD Line: 1637

//  <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN10
//    <name> ODEN10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000004) Port i output open-drain enable  10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PODENR ) </loc>
//      <o.10..10> ODEN10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PODENR_ODEN9  ---------------------------------
// SVD Line: 1644

//  <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN9
//    <name> ODEN9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000004) Port i output open-drain enable  9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PODENR ) </loc>
//      <o.9..9> ODEN9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PODENR_ODEN8  ---------------------------------
// SVD Line: 1651

//  <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN8
//    <name> ODEN8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000004) Port i output open-drain enable  8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PODENR ) </loc>
//      <o.8..8> ODEN8
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PODENR_ODEN7  ---------------------------------
// SVD Line: 1658

//  <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN7
//    <name> ODEN7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000004) Port i output open-drain enable  7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PODENR ) </loc>
//      <o.7..7> ODEN7
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PODENR_ODEN6  ---------------------------------
// SVD Line: 1665

//  <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN6
//    <name> ODEN6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000004) Port i output open-drain enable  6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PODENR ) </loc>
//      <o.6..6> ODEN6
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PODENR_ODEN5  ---------------------------------
// SVD Line: 1672

//  <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN5
//    <name> ODEN5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000004) Port i output open-drain enable  5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PODENR ) </loc>
//      <o.5..5> ODEN5
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PODENR_ODEN4  ---------------------------------
// SVD Line: 1679

//  <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN4
//    <name> ODEN4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000004) Port i output open-drain enable  4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PODENR ) </loc>
//      <o.4..4> ODEN4
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PODENR_ODEN3  ---------------------------------
// SVD Line: 1686

//  <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN3
//    <name> ODEN3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000004) Port i output open-drain enable  3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PODENR ) </loc>
//      <o.3..3> ODEN3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PODENR_ODEN2  ---------------------------------
// SVD Line: 1693

//  <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN2
//    <name> ODEN2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000004) Port i output open-drain enable  2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PODENR ) </loc>
//      <o.2..2> ODEN2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PODENR_ODEN1  ---------------------------------
// SVD Line: 1700

//  <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN1
//    <name> ODEN1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000004) Port i output open-drain enable  1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PODENR ) </loc>
//      <o.1..1> ODEN1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PODENR_ODEN0  ---------------------------------
// SVD Line: 1707

//  <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN0
//    <name> ODEN0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000004) Port i output open-drain enable  0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PODENR ) </loc>
//      <o.0..0> ODEN0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOA_PODENR  ----------------------------------
// SVD Line: 1592

//  <rtree> SFDITEM_REG__GPIOA_PODENR
//    <name> PODENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000004) GPIO port output open-drain enable  register </i>
//    <loc> ( (unsigned int)((GPIOA_PODENR >> 0) & 0xFFFFFFFF), ((GPIOA_PODENR = (GPIOA_PODENR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN15 </item>
//    <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PODENR_ODEN0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_POSR  -------------------------------
// SVD Line: 1716

unsigned int GPIOA_POSR __AT (0x48000008);



// -------------------------------  Field Item: GPIOA_POSR_OS15  ----------------------------------
// SVD Line: 1726

//  <item> SFDITEM_FIELD__GPIOA_POSR_OS15
//    <name> OS15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x48000008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_POSR >> 30) & 0x3), ((GPIOA_POSR = (GPIOA_POSR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_POSR_OS14  ----------------------------------
// SVD Line: 1733

//  <item> SFDITEM_FIELD__GPIOA_POSR_OS14
//    <name> OS14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x48000008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_POSR >> 28) & 0x3), ((GPIOA_POSR = (GPIOA_POSR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_POSR_OS13  ----------------------------------
// SVD Line: 1740

//  <item> SFDITEM_FIELD__GPIOA_POSR_OS13
//    <name> OS13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x48000008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_POSR >> 26) & 0x3), ((GPIOA_POSR = (GPIOA_POSR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_POSR_OS12  ----------------------------------
// SVD Line: 1747

//  <item> SFDITEM_FIELD__GPIOA_POSR_OS12
//    <name> OS12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x48000008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_POSR >> 24) & 0x3), ((GPIOA_POSR = (GPIOA_POSR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_POSR_OS11  ----------------------------------
// SVD Line: 1754

//  <item> SFDITEM_FIELD__GPIOA_POSR_OS11
//    <name> OS11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x48000008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_POSR >> 22) & 0x3), ((GPIOA_POSR = (GPIOA_POSR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_POSR_OS10  ----------------------------------
// SVD Line: 1761

//  <item> SFDITEM_FIELD__GPIOA_POSR_OS10
//    <name> OS10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x48000008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_POSR >> 20) & 0x3), ((GPIOA_POSR = (GPIOA_POSR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_POSR_OS9  -----------------------------------
// SVD Line: 1768

//  <item> SFDITEM_FIELD__GPIOA_POSR_OS9
//    <name> OS9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x48000008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_POSR >> 18) & 0x3), ((GPIOA_POSR = (GPIOA_POSR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_POSR_OS8  -----------------------------------
// SVD Line: 1775

//  <item> SFDITEM_FIELD__GPIOA_POSR_OS8
//    <name> OS8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x48000008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_POSR >> 16) & 0x3), ((GPIOA_POSR = (GPIOA_POSR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_POSR_OS7  -----------------------------------
// SVD Line: 1782

//  <item> SFDITEM_FIELD__GPIOA_POSR_OS7
//    <name> OS7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x48000008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_POSR >> 14) & 0x3), ((GPIOA_POSR = (GPIOA_POSR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_POSR_OS6  -----------------------------------
// SVD Line: 1789

//  <item> SFDITEM_FIELD__GPIOA_POSR_OS6
//    <name> OS6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x48000008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_POSR >> 12) & 0x3), ((GPIOA_POSR = (GPIOA_POSR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_POSR_OS5  -----------------------------------
// SVD Line: 1796

//  <item> SFDITEM_FIELD__GPIOA_POSR_OS5
//    <name> OS5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x48000008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_POSR >> 10) & 0x3), ((GPIOA_POSR = (GPIOA_POSR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_POSR_OS4  -----------------------------------
// SVD Line: 1803

//  <item> SFDITEM_FIELD__GPIOA_POSR_OS4
//    <name> OS4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x48000008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_POSR >> 8) & 0x3), ((GPIOA_POSR = (GPIOA_POSR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_POSR_OS3  -----------------------------------
// SVD Line: 1810

//  <item> SFDITEM_FIELD__GPIOA_POSR_OS3
//    <name> OS3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x48000008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_POSR >> 6) & 0x3), ((GPIOA_POSR = (GPIOA_POSR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_POSR_OS2  -----------------------------------
// SVD Line: 1817

//  <item> SFDITEM_FIELD__GPIOA_POSR_OS2
//    <name> OS2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x48000008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_POSR >> 4) & 0x3), ((GPIOA_POSR = (GPIOA_POSR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_POSR_OS1  -----------------------------------
// SVD Line: 1824

//  <item> SFDITEM_FIELD__GPIOA_POSR_OS1
//    <name> OS1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x48000008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_POSR >> 2) & 0x3), ((GPIOA_POSR = (GPIOA_POSR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_POSR_OS0  -----------------------------------
// SVD Line: 1831

//  <item> SFDITEM_FIELD__GPIOA_POSR_OS0
//    <name> OS0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x48000008) Port i output speed (i=  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_POSR >> 0) & 0x3), ((GPIOA_POSR = (GPIOA_POSR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_POSR  -----------------------------------
// SVD Line: 1716

//  <rtree> SFDITEM_REG__GPIOA_POSR
//    <name> POSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000008) GPIO port output speed  register </i>
//    <loc> ( (unsigned int)((GPIOA_POSR >> 0) & 0xFFFFFFFF), ((GPIOA_POSR = (GPIOA_POSR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_POSR_OS15 </item>
//    <item> SFDITEM_FIELD__GPIOA_POSR_OS14 </item>
//    <item> SFDITEM_FIELD__GPIOA_POSR_OS13 </item>
//    <item> SFDITEM_FIELD__GPIOA_POSR_OS12 </item>
//    <item> SFDITEM_FIELD__GPIOA_POSR_OS11 </item>
//    <item> SFDITEM_FIELD__GPIOA_POSR_OS10 </item>
//    <item> SFDITEM_FIELD__GPIOA_POSR_OS9 </item>
//    <item> SFDITEM_FIELD__GPIOA_POSR_OS8 </item>
//    <item> SFDITEM_FIELD__GPIOA_POSR_OS7 </item>
//    <item> SFDITEM_FIELD__GPIOA_POSR_OS6 </item>
//    <item> SFDITEM_FIELD__GPIOA_POSR_OS5 </item>
//    <item> SFDITEM_FIELD__GPIOA_POSR_OS4 </item>
//    <item> SFDITEM_FIELD__GPIOA_POSR_OS3 </item>
//    <item> SFDITEM_FIELD__GPIOA_POSR_OS2 </item>
//    <item> SFDITEM_FIELD__GPIOA_POSR_OS1 </item>
//    <item> SFDITEM_FIELD__GPIOA_POSR_OS0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOA_PUPDR  -------------------------------
// SVD Line: 1840

unsigned int GPIOA_PUPDR __AT (0x4800000C);



// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR15  --------------------------------
// SVD Line: 1850

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x4800000C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 30) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR14  --------------------------------
// SVD Line: 1857

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x4800000C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 28) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR13  --------------------------------
// SVD Line: 1864

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x4800000C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 26) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR12  --------------------------------
// SVD Line: 1871

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x4800000C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 24) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR11  --------------------------------
// SVD Line: 1878

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x4800000C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 22) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR10  --------------------------------
// SVD Line: 1885

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x4800000C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 20) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 1892

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x4800000C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 18) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 1899

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x4800000C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 16) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 1906

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x4800000C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 14) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 1913

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4800000C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 12) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 1920

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4800000C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 10) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 1927

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4800000C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 8) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 1934

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4800000C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 6) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 1941

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4800000C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 4) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 1948

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4800000C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 2) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 1955

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4800000C) Port i configuration bits (i =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 0) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PUPDR  ----------------------------------
// SVD Line: 1840

//  <rtree> SFDITEM_REG__GPIOA_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800000C) GPIO port pull-up/pull-down  register </i>
//    <loc> ( (unsigned int)((GPIOA_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: GPIOA_DI  --------------------------------
// SVD Line: 1964

unsigned int GPIOA_DI __AT (0x48000010);



// --------------------------------  Field Item: GPIOA_DI_DI15  -----------------------------------
// SVD Line: 1973

//  <item> SFDITEM_FIELD__GPIOA_DI_DI15
//    <name> DI15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x48000010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DI ) </loc>
//      <o.15..15> DI15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DI_DI14  -----------------------------------
// SVD Line: 1980

//  <item> SFDITEM_FIELD__GPIOA_DI_DI14
//    <name> DI14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x48000010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DI ) </loc>
//      <o.14..14> DI14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DI_DI13  -----------------------------------
// SVD Line: 1987

//  <item> SFDITEM_FIELD__GPIOA_DI_DI13
//    <name> DI13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x48000010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DI ) </loc>
//      <o.13..13> DI13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DI_DI12  -----------------------------------
// SVD Line: 1994

//  <item> SFDITEM_FIELD__GPIOA_DI_DI12
//    <name> DI12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x48000010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DI ) </loc>
//      <o.12..12> DI12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DI_DI11  -----------------------------------
// SVD Line: 2001

//  <item> SFDITEM_FIELD__GPIOA_DI_DI11
//    <name> DI11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x48000010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DI ) </loc>
//      <o.11..11> DI11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DI_DI10  -----------------------------------
// SVD Line: 2008

//  <item> SFDITEM_FIELD__GPIOA_DI_DI10
//    <name> DI10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x48000010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DI ) </loc>
//      <o.10..10> DI10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DI_DI9  ------------------------------------
// SVD Line: 2015

//  <item> SFDITEM_FIELD__GPIOA_DI_DI9
//    <name> DI9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x48000010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DI ) </loc>
//      <o.9..9> DI9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DI_DI8  ------------------------------------
// SVD Line: 2022

//  <item> SFDITEM_FIELD__GPIOA_DI_DI8
//    <name> DI8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x48000010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DI ) </loc>
//      <o.8..8> DI8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DI_DI7  ------------------------------------
// SVD Line: 2029

//  <item> SFDITEM_FIELD__GPIOA_DI_DI7
//    <name> DI7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x48000010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DI ) </loc>
//      <o.7..7> DI7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DI_DI6  ------------------------------------
// SVD Line: 2036

//  <item> SFDITEM_FIELD__GPIOA_DI_DI6
//    <name> DI6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x48000010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DI ) </loc>
//      <o.6..6> DI6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DI_DI5  ------------------------------------
// SVD Line: 2043

//  <item> SFDITEM_FIELD__GPIOA_DI_DI5
//    <name> DI5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x48000010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DI ) </loc>
//      <o.5..5> DI5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DI_DI4  ------------------------------------
// SVD Line: 2050

//  <item> SFDITEM_FIELD__GPIOA_DI_DI4
//    <name> DI4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x48000010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DI ) </loc>
//      <o.4..4> DI4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DI_DI3  ------------------------------------
// SVD Line: 2057

//  <item> SFDITEM_FIELD__GPIOA_DI_DI3
//    <name> DI3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x48000010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DI ) </loc>
//      <o.3..3> DI3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DI_DI2  ------------------------------------
// SVD Line: 2064

//  <item> SFDITEM_FIELD__GPIOA_DI_DI2
//    <name> DI2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x48000010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DI ) </loc>
//      <o.2..2> DI2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DI_DI1  ------------------------------------
// SVD Line: 2071

//  <item> SFDITEM_FIELD__GPIOA_DI_DI1
//    <name> DI1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x48000010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DI ) </loc>
//      <o.1..1> DI1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DI_DI0  ------------------------------------
// SVD Line: 2078

//  <item> SFDITEM_FIELD__GPIOA_DI_DI0
//    <name> DI0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x48000010) Port i data input j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DI ) </loc>
//      <o.0..0> DI0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_DI  ------------------------------------
// SVD Line: 1964

//  <rtree> SFDITEM_REG__GPIOA_DI
//    <name> DI </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x48000010) GPIO port data input register </i>
//    <loc> ( (unsigned int)((GPIOA_DI >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOA_DI_DI15 </item>
//    <item> SFDITEM_FIELD__GPIOA_DI_DI14 </item>
//    <item> SFDITEM_FIELD__GPIOA_DI_DI13 </item>
//    <item> SFDITEM_FIELD__GPIOA_DI_DI12 </item>
//    <item> SFDITEM_FIELD__GPIOA_DI_DI11 </item>
//    <item> SFDITEM_FIELD__GPIOA_DI_DI10 </item>
//    <item> SFDITEM_FIELD__GPIOA_DI_DI9 </item>
//    <item> SFDITEM_FIELD__GPIOA_DI_DI8 </item>
//    <item> SFDITEM_FIELD__GPIOA_DI_DI7 </item>
//    <item> SFDITEM_FIELD__GPIOA_DI_DI6 </item>
//    <item> SFDITEM_FIELD__GPIOA_DI_DI5 </item>
//    <item> SFDITEM_FIELD__GPIOA_DI_DI4 </item>
//    <item> SFDITEM_FIELD__GPIOA_DI_DI3 </item>
//    <item> SFDITEM_FIELD__GPIOA_DI_DI2 </item>
//    <item> SFDITEM_FIELD__GPIOA_DI_DI1 </item>
//    <item> SFDITEM_FIELD__GPIOA_DI_DI0 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: GPIOA_DO  --------------------------------
// SVD Line: 2087

unsigned int GPIOA_DO __AT (0x48000014);



// --------------------------------  Field Item: GPIOA_DO_DO15  -----------------------------------
// SVD Line: 2096

//  <item> SFDITEM_FIELD__GPIOA_DO_DO15
//    <name> DO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DO ) </loc>
//      <o.15..15> DO15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DO_DO14  -----------------------------------
// SVD Line: 2103

//  <item> SFDITEM_FIELD__GPIOA_DO_DO14
//    <name> DO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DO ) </loc>
//      <o.14..14> DO14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DO_DO13  -----------------------------------
// SVD Line: 2110

//  <item> SFDITEM_FIELD__GPIOA_DO_DO13
//    <name> DO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DO ) </loc>
//      <o.13..13> DO13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DO_DO12  -----------------------------------
// SVD Line: 2117

//  <item> SFDITEM_FIELD__GPIOA_DO_DO12
//    <name> DO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DO ) </loc>
//      <o.12..12> DO12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DO_DO11  -----------------------------------
// SVD Line: 2124

//  <item> SFDITEM_FIELD__GPIOA_DO_DO11
//    <name> DO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DO ) </loc>
//      <o.11..11> DO11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DO_DO10  -----------------------------------
// SVD Line: 2131

//  <item> SFDITEM_FIELD__GPIOA_DO_DO10
//    <name> DO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DO ) </loc>
//      <o.10..10> DO10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DO_DO9  ------------------------------------
// SVD Line: 2138

//  <item> SFDITEM_FIELD__GPIOA_DO_DO9
//    <name> DO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DO ) </loc>
//      <o.9..9> DO9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DO_DO8  ------------------------------------
// SVD Line: 2145

//  <item> SFDITEM_FIELD__GPIOA_DO_DO8
//    <name> DO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DO ) </loc>
//      <o.8..8> DO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DO_DO7  ------------------------------------
// SVD Line: 2152

//  <item> SFDITEM_FIELD__GPIOA_DO_DO7
//    <name> DO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DO ) </loc>
//      <o.7..7> DO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DO_DO6  ------------------------------------
// SVD Line: 2159

//  <item> SFDITEM_FIELD__GPIOA_DO_DO6
//    <name> DO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DO ) </loc>
//      <o.6..6> DO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DO_DO5  ------------------------------------
// SVD Line: 2166

//  <item> SFDITEM_FIELD__GPIOA_DO_DO5
//    <name> DO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DO ) </loc>
//      <o.5..5> DO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DO_DO4  ------------------------------------
// SVD Line: 2173

//  <item> SFDITEM_FIELD__GPIOA_DO_DO4
//    <name> DO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DO ) </loc>
//      <o.4..4> DO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DO_DO3  ------------------------------------
// SVD Line: 2180

//  <item> SFDITEM_FIELD__GPIOA_DO_DO3
//    <name> DO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DO ) </loc>
//      <o.3..3> DO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DO_DO2  ------------------------------------
// SVD Line: 2187

//  <item> SFDITEM_FIELD__GPIOA_DO_DO2
//    <name> DO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DO ) </loc>
//      <o.2..2> DO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DO_DO1  ------------------------------------
// SVD Line: 2194

//  <item> SFDITEM_FIELD__GPIOA_DO_DO1
//    <name> DO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DO ) </loc>
//      <o.1..1> DO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DO_DO0  ------------------------------------
// SVD Line: 2201

//  <item> SFDITEM_FIELD__GPIOA_DO_DO0
//    <name> DO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000014) Port i data output j (j =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DO ) </loc>
//      <o.0..0> DO0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_DO  ------------------------------------
// SVD Line: 2087

//  <rtree> SFDITEM_REG__GPIOA_DO
//    <name> DO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000014) GPIO port data output register </i>
//    <loc> ( (unsigned int)((GPIOA_DO >> 0) & 0xFFFFFFFF), ((GPIOA_DO = (GPIOA_DO & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_DO_DO15 </item>
//    <item> SFDITEM_FIELD__GPIOA_DO_DO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_DO_DO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_DO_DO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_DO_DO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_DO_DO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_DO_DO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_DO_DO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_DO_DO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_DO_DO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_DO_DO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_DO_DO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_DO_DO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_DO_DO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_DO_DO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_DO_DO0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_SCR  --------------------------------
// SVD Line: 2210

unsigned int GPIOA_SCR __AT (0x48000018);



// -------------------------------  Field Item: GPIOA_SCR_BC15  -----------------------------------
// SVD Line: 2219

//  <item> SFDITEM_FIELD__GPIOA_SCR_BC15
//    <name> BC15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x48000018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.31..31> BC15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCR_BC14  -----------------------------------
// SVD Line: 2226

//  <item> SFDITEM_FIELD__GPIOA_SCR_BC14
//    <name> BC14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x48000018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.30..30> BC14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCR_BC13  -----------------------------------
// SVD Line: 2233

//  <item> SFDITEM_FIELD__GPIOA_SCR_BC13
//    <name> BC13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x48000018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.29..29> BC13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCR_BC12  -----------------------------------
// SVD Line: 2240

//  <item> SFDITEM_FIELD__GPIOA_SCR_BC12
//    <name> BC12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x48000018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.28..28> BC12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCR_BC11  -----------------------------------
// SVD Line: 2247

//  <item> SFDITEM_FIELD__GPIOA_SCR_BC11
//    <name> BC11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x48000018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.27..27> BC11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCR_BC10  -----------------------------------
// SVD Line: 2254

//  <item> SFDITEM_FIELD__GPIOA_SCR_BC10
//    <name> BC10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x48000018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.26..26> BC10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BC9  -----------------------------------
// SVD Line: 2261

//  <item> SFDITEM_FIELD__GPIOA_SCR_BC9
//    <name> BC9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x48000018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.25..25> BC9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BC8  -----------------------------------
// SVD Line: 2268

//  <item> SFDITEM_FIELD__GPIOA_SCR_BC8
//    <name> BC8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x48000018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.24..24> BC8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BC7  -----------------------------------
// SVD Line: 2275

//  <item> SFDITEM_FIELD__GPIOA_SCR_BC7
//    <name> BC7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x48000018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.23..23> BC7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BC6  -----------------------------------
// SVD Line: 2282

//  <item> SFDITEM_FIELD__GPIOA_SCR_BC6
//    <name> BC6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x48000018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.22..22> BC6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BC5  -----------------------------------
// SVD Line: 2289

//  <item> SFDITEM_FIELD__GPIOA_SCR_BC5
//    <name> BC5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x48000018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.21..21> BC5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BC4  -----------------------------------
// SVD Line: 2296

//  <item> SFDITEM_FIELD__GPIOA_SCR_BC4
//    <name> BC4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x48000018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.20..20> BC4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BC3  -----------------------------------
// SVD Line: 2303

//  <item> SFDITEM_FIELD__GPIOA_SCR_BC3
//    <name> BC3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x48000018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.19..19> BC3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BC2  -----------------------------------
// SVD Line: 2310

//  <item> SFDITEM_FIELD__GPIOA_SCR_BC2
//    <name> BC2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x48000018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.18..18> BC2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BC1  -----------------------------------
// SVD Line: 2317

//  <item> SFDITEM_FIELD__GPIOA_SCR_BC1
//    <name> BC1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x48000018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.17..17> BC1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BC0  -----------------------------------
// SVD Line: 2324

//  <item> SFDITEM_FIELD__GPIOA_SCR_BC0
//    <name> BC0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x48000018) Port i bit clear j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.16..16> BC0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCR_BS15  -----------------------------------
// SVD Line: 2331

//  <item> SFDITEM_FIELD__GPIOA_SCR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCR_BS14  -----------------------------------
// SVD Line: 2338

//  <item> SFDITEM_FIELD__GPIOA_SCR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCR_BS13  -----------------------------------
// SVD Line: 2345

//  <item> SFDITEM_FIELD__GPIOA_SCR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCR_BS12  -----------------------------------
// SVD Line: 2352

//  <item> SFDITEM_FIELD__GPIOA_SCR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCR_BS11  -----------------------------------
// SVD Line: 2359

//  <item> SFDITEM_FIELD__GPIOA_SCR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCR_BS10  -----------------------------------
// SVD Line: 2366

//  <item> SFDITEM_FIELD__GPIOA_SCR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BS9  -----------------------------------
// SVD Line: 2373

//  <item> SFDITEM_FIELD__GPIOA_SCR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BS8  -----------------------------------
// SVD Line: 2380

//  <item> SFDITEM_FIELD__GPIOA_SCR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BS7  -----------------------------------
// SVD Line: 2387

//  <item> SFDITEM_FIELD__GPIOA_SCR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BS6  -----------------------------------
// SVD Line: 2394

//  <item> SFDITEM_FIELD__GPIOA_SCR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BS5  -----------------------------------
// SVD Line: 2401

//  <item> SFDITEM_FIELD__GPIOA_SCR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BS4  -----------------------------------
// SVD Line: 2408

//  <item> SFDITEM_FIELD__GPIOA_SCR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BS3  -----------------------------------
// SVD Line: 2415

//  <item> SFDITEM_FIELD__GPIOA_SCR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BS2  -----------------------------------
// SVD Line: 2422

//  <item> SFDITEM_FIELD__GPIOA_SCR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BS1  -----------------------------------
// SVD Line: 2429

//  <item> SFDITEM_FIELD__GPIOA_SCR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_SCR_BS0  -----------------------------------
// SVD Line: 2436

//  <item> SFDITEM_FIELD__GPIOA_SCR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000018) Port i bit set j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_SCR  -----------------------------------
// SVD Line: 2210

//  <rtree> SFDITEM_REG__GPIOA_SCR
//    <name> SCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000018) GPIO port set/clear register </i>
//    <loc> ( (unsigned int)((GPIOA_SCR >> 0) & 0xFFFFFFFF), ((GPIOA_SCR = (GPIOA_SCR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BC15 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BC14 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BC13 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BC12 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BC11 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BC10 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BC9 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BC8 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BC7 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BC6 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BC5 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BC4 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BC3 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BC2 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BC1 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BC0 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_LOCK  -------------------------------
// SVD Line: 2445

unsigned int GPIOA_LOCK __AT (0x4800001C);



// ------------------------------  Field Item: GPIOA_LOCK_LOCKK  ----------------------------------
// SVD Line: 2454

//  <item> SFDITEM_FIELD__GPIOA_LOCK_LOCKK
//    <name> LOCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4800001C) Lock sequence key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LOCK ) </loc>
//      <o.16..16> LOCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LOCK_LOCK15  ---------------------------------
// SVD Line: 2460

//  <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK15
//    <name> LOCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800001C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LOCK ) </loc>
//      <o.15..15> LOCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LOCK_LOCK14  ---------------------------------
// SVD Line: 2467

//  <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK14
//    <name> LOCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800001C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LOCK ) </loc>
//      <o.14..14> LOCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LOCK_LOCK13  ---------------------------------
// SVD Line: 2474

//  <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK13
//    <name> LOCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800001C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LOCK ) </loc>
//      <o.13..13> LOCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LOCK_LOCK12  ---------------------------------
// SVD Line: 2481

//  <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK12
//    <name> LOCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800001C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LOCK ) </loc>
//      <o.12..12> LOCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LOCK_LOCK11  ---------------------------------
// SVD Line: 2488

//  <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK11
//    <name> LOCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800001C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LOCK ) </loc>
//      <o.11..11> LOCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LOCK_LOCK10  ---------------------------------
// SVD Line: 2495

//  <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK10
//    <name> LOCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800001C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LOCK ) </loc>
//      <o.10..10> LOCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LOCK_LOCK9  ----------------------------------
// SVD Line: 2502

//  <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK9
//    <name> LOCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800001C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LOCK ) </loc>
//      <o.9..9> LOCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LOCK_LOCK8  ----------------------------------
// SVD Line: 2509

//  <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK8
//    <name> LOCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800001C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LOCK ) </loc>
//      <o.8..8> LOCK8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LOCK_LOCK7  ----------------------------------
// SVD Line: 2516

//  <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK7
//    <name> LOCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800001C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LOCK ) </loc>
//      <o.7..7> LOCK7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LOCK_LOCK6  ----------------------------------
// SVD Line: 2523

//  <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK6
//    <name> LOCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800001C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LOCK ) </loc>
//      <o.6..6> LOCK6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LOCK_LOCK5  ----------------------------------
// SVD Line: 2530

//  <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK5
//    <name> LOCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800001C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LOCK ) </loc>
//      <o.5..5> LOCK5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LOCK_LOCK4  ----------------------------------
// SVD Line: 2537

//  <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK4
//    <name> LOCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800001C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LOCK ) </loc>
//      <o.4..4> LOCK4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LOCK_LOCK3  ----------------------------------
// SVD Line: 2544

//  <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK3
//    <name> LOCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800001C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LOCK ) </loc>
//      <o.3..3> LOCK3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LOCK_LOCK2  ----------------------------------
// SVD Line: 2551

//  <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK2
//    <name> LOCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800001C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LOCK ) </loc>
//      <o.2..2> LOCK2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LOCK_LOCK1  ----------------------------------
// SVD Line: 2558

//  <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK1
//    <name> LOCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800001C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LOCK ) </loc>
//      <o.1..1> LOCK1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LOCK_LOCK0  ----------------------------------
// SVD Line: 2565

//  <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK0
//    <name> LOCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800001C) Port i lock j (i =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LOCK ) </loc>
//      <o.0..0> LOCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_LOCK  -----------------------------------
// SVD Line: 2445

//  <rtree> SFDITEM_REG__GPIOA_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800001C) GPIO port lock register </i>
//    <loc> ( (unsigned int)((GPIOA_LOCK >> 0) & 0xFFFFFFFF), ((GPIOA_LOCK = (GPIOA_LOCK & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_LOCK_LOCKK </item>
//    <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK15 </item>
//    <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK14 </item>
//    <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK13 </item>
//    <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK12 </item>
//    <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK11 </item>
//    <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK10 </item>
//    <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK9 </item>
//    <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK8 </item>
//    <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK7 </item>
//    <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK6 </item>
//    <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK5 </item>
//    <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK4 </item>
//    <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK3 </item>
//    <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK2 </item>
//    <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK1 </item>
//    <item> SFDITEM_FIELD__GPIOA_LOCK_LOCK0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOA_MFSELL  ------------------------------
// SVD Line: 2574

unsigned int GPIOA_MFSELL __AT (0x48000020);



// ----------------------------  Field Item: GPIOA_MFSELL_MFSELL7  --------------------------------
// SVD Line: 2584

//  <item> SFDITEM_FIELD__GPIOA_MFSELL_MFSELL7
//    <name> MFSELL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000020) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MFSELL >> 28) & 0xF), ((GPIOA_MFSELL = (GPIOA_MFSELL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_MFSELL_MFSELL6  --------------------------------
// SVD Line: 2591

//  <item> SFDITEM_FIELD__GPIOA_MFSELL_MFSELL6
//    <name> MFSELL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000020) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MFSELL >> 24) & 0xF), ((GPIOA_MFSELL = (GPIOA_MFSELL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_MFSELL_MFSELL5  --------------------------------
// SVD Line: 2598

//  <item> SFDITEM_FIELD__GPIOA_MFSELL_MFSELL5
//    <name> MFSELL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000020) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MFSELL >> 20) & 0xF), ((GPIOA_MFSELL = (GPIOA_MFSELL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_MFSELL_MFSELL4  --------------------------------
// SVD Line: 2605

//  <item> SFDITEM_FIELD__GPIOA_MFSELL_MFSELL4
//    <name> MFSELL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000020) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MFSELL >> 16) & 0xF), ((GPIOA_MFSELL = (GPIOA_MFSELL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_MFSELL_MFSELL3  --------------------------------
// SVD Line: 2612

//  <item> SFDITEM_FIELD__GPIOA_MFSELL_MFSELL3
//    <name> MFSELL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000020) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MFSELL >> 12) & 0xF), ((GPIOA_MFSELL = (GPIOA_MFSELL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_MFSELL_MFSELL2  --------------------------------
// SVD Line: 2619

//  <item> SFDITEM_FIELD__GPIOA_MFSELL_MFSELL2
//    <name> MFSELL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000020) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MFSELL >> 8) & 0xF), ((GPIOA_MFSELL = (GPIOA_MFSELL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_MFSELL_MFSELL1  --------------------------------
// SVD Line: 2626

//  <item> SFDITEM_FIELD__GPIOA_MFSELL_MFSELL1
//    <name> MFSELL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000020) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MFSELL >> 4) & 0xF), ((GPIOA_MFSELL = (GPIOA_MFSELL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_MFSELL_MFSELL0  --------------------------------
// SVD Line: 2633

//  <item> SFDITEM_FIELD__GPIOA_MFSELL_MFSELL0
//    <name> MFSELL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000020) Port i multi-function selection j  (i = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MFSELL >> 0) & 0xF), ((GPIOA_MFSELL = (GPIOA_MFSELL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOA_MFSELL  ----------------------------------
// SVD Line: 2574

//  <rtree> SFDITEM_REG__GPIOA_MFSELL
//    <name> MFSELL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000020) GPIO multi-function selection low  register </i>
//    <loc> ( (unsigned int)((GPIOA_MFSELL >> 0) & 0xFFFFFFFF), ((GPIOA_MFSELL = (GPIOA_MFSELL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_MFSELL_MFSELL7 </item>
//    <item> SFDITEM_FIELD__GPIOA_MFSELL_MFSELL6 </item>
//    <item> SFDITEM_FIELD__GPIOA_MFSELL_MFSELL5 </item>
//    <item> SFDITEM_FIELD__GPIOA_MFSELL_MFSELL4 </item>
//    <item> SFDITEM_FIELD__GPIOA_MFSELL_MFSELL3 </item>
//    <item> SFDITEM_FIELD__GPIOA_MFSELL_MFSELL2 </item>
//    <item> SFDITEM_FIELD__GPIOA_MFSELL_MFSELL1 </item>
//    <item> SFDITEM_FIELD__GPIOA_MFSELL_MFSELL0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOA_MFSELH  ------------------------------
// SVD Line: 2642

unsigned int GPIOA_MFSELH __AT (0x48000024);



// ----------------------------  Field Item: GPIOA_MFSELH_MFSELH15  -------------------------------
// SVD Line: 2652

//  <item> SFDITEM_FIELD__GPIOA_MFSELH_MFSELH15
//    <name> MFSELH15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000024) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MFSELH >> 28) & 0xF), ((GPIOA_MFSELH = (GPIOA_MFSELH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_MFSELH_MFSELH14  -------------------------------
// SVD Line: 2659

//  <item> SFDITEM_FIELD__GPIOA_MFSELH_MFSELH14
//    <name> MFSELH14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000024) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MFSELH >> 24) & 0xF), ((GPIOA_MFSELH = (GPIOA_MFSELH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_MFSELH_MFSELH13  -------------------------------
// SVD Line: 2666

//  <item> SFDITEM_FIELD__GPIOA_MFSELH_MFSELH13
//    <name> MFSELH13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000024) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MFSELH >> 20) & 0xF), ((GPIOA_MFSELH = (GPIOA_MFSELH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_MFSELH_MFSELH12  -------------------------------
// SVD Line: 2673

//  <item> SFDITEM_FIELD__GPIOA_MFSELH_MFSELH12
//    <name> MFSELH12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000024) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MFSELH >> 16) & 0xF), ((GPIOA_MFSELH = (GPIOA_MFSELH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_MFSELH_MFSELH11  -------------------------------
// SVD Line: 2680

//  <item> SFDITEM_FIELD__GPIOA_MFSELH_MFSELH11
//    <name> MFSELH11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000024) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MFSELH >> 12) & 0xF), ((GPIOA_MFSELH = (GPIOA_MFSELH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_MFSELH_MFSELH10  -------------------------------
// SVD Line: 2687

//  <item> SFDITEM_FIELD__GPIOA_MFSELH_MFSELH10
//    <name> MFSELH10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000024) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MFSELH >> 8) & 0xF), ((GPIOA_MFSELH = (GPIOA_MFSELH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_MFSELH_MFSELH9  --------------------------------
// SVD Line: 2694

//  <item> SFDITEM_FIELD__GPIOA_MFSELH_MFSELH9
//    <name> MFSELH9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000024) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MFSELH >> 4) & 0xF), ((GPIOA_MFSELH = (GPIOA_MFSELH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_MFSELH_MFSELH8  --------------------------------
// SVD Line: 2701

//  <item> SFDITEM_FIELD__GPIOA_MFSELH_MFSELH8
//    <name> MFSELH8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000024) Port i multi-function selection j  (i = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MFSELH >> 0) & 0xF), ((GPIOA_MFSELH = (GPIOA_MFSELH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOA_MFSELH  ----------------------------------
// SVD Line: 2642

//  <rtree> SFDITEM_REG__GPIOA_MFSELH
//    <name> MFSELH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000024) GPIO multi-function selection high  register </i>
//    <loc> ( (unsigned int)((GPIOA_MFSELH >> 0) & 0xFFFFFFFF), ((GPIOA_MFSELH = (GPIOA_MFSELH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_MFSELH_MFSELH15 </item>
//    <item> SFDITEM_FIELD__GPIOA_MFSELH_MFSELH14 </item>
//    <item> SFDITEM_FIELD__GPIOA_MFSELH_MFSELH13 </item>
//    <item> SFDITEM_FIELD__GPIOA_MFSELH_MFSELH12 </item>
//    <item> SFDITEM_FIELD__GPIOA_MFSELH_MFSELH11 </item>
//    <item> SFDITEM_FIELD__GPIOA_MFSELH_MFSELH10 </item>
//    <item> SFDITEM_FIELD__GPIOA_MFSELH_MFSELH9 </item>
//    <item> SFDITEM_FIELD__GPIOA_MFSELH_MFSELH8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_CLRR  -------------------------------
// SVD Line: 2710

unsigned int GPIOA_CLRR __AT (0x48000028);



// ------------------------------  Field Item: GPIOA_CLRR_BCLR0  ----------------------------------
// SVD Line: 2719

//  <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR0
//    <name> BCLR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_CLRR ) </loc>
//      <o.0..0> BCLR0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CLRR_BCLR1  ----------------------------------
// SVD Line: 2725

//  <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR1
//    <name> BCLR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_CLRR ) </loc>
//      <o.1..1> BCLR1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CLRR_BCLR2  ----------------------------------
// SVD Line: 2731

//  <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR2
//    <name> BCLR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_CLRR ) </loc>
//      <o.2..2> BCLR2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CLRR_BCLR3  ----------------------------------
// SVD Line: 2737

//  <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR3
//    <name> BCLR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_CLRR ) </loc>
//      <o.3..3> BCLR3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CLRR_BCLR4  ----------------------------------
// SVD Line: 2743

//  <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR4
//    <name> BCLR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_CLRR ) </loc>
//      <o.4..4> BCLR4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CLRR_BCLR5  ----------------------------------
// SVD Line: 2749

//  <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR5
//    <name> BCLR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_CLRR ) </loc>
//      <o.5..5> BCLR5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CLRR_BCLR6  ----------------------------------
// SVD Line: 2755

//  <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR6
//    <name> BCLR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_CLRR ) </loc>
//      <o.6..6> BCLR6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CLRR_BCLR7  ----------------------------------
// SVD Line: 2761

//  <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR7
//    <name> BCLR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_CLRR ) </loc>
//      <o.7..7> BCLR7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CLRR_BCLR8  ----------------------------------
// SVD Line: 2767

//  <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR8
//    <name> BCLR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_CLRR ) </loc>
//      <o.8..8> BCLR8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CLRR_BCLR9  ----------------------------------
// SVD Line: 2773

//  <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR9
//    <name> BCLR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_CLRR ) </loc>
//      <o.9..9> BCLR9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CLRR_BCLR10  ---------------------------------
// SVD Line: 2779

//  <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR10
//    <name> BCLR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_CLRR ) </loc>
//      <o.10..10> BCLR10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CLRR_BCLR11  ---------------------------------
// SVD Line: 2785

//  <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR11
//    <name> BCLR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_CLRR ) </loc>
//      <o.11..11> BCLR11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CLRR_BCLR12  ---------------------------------
// SVD Line: 2791

//  <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR12
//    <name> BCLR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_CLRR ) </loc>
//      <o.12..12> BCLR12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CLRR_BCLR13  ---------------------------------
// SVD Line: 2797

//  <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR13
//    <name> BCLR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_CLRR ) </loc>
//      <o.13..13> BCLR13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CLRR_BCLR14  ---------------------------------
// SVD Line: 2803

//  <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR14
//    <name> BCLR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_CLRR ) </loc>
//      <o.14..14> BCLR14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CLRR_BCLR15  ---------------------------------
// SVD Line: 2809

//  <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR15
//    <name> BCLR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000028) Port i bit clear j </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_CLRR ) </loc>
//      <o.15..15> BCLR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_CLRR  -----------------------------------
// SVD Line: 2710

//  <rtree> SFDITEM_REG__GPIOA_CLRR
//    <name> CLRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000028) GPIO port clear register </i>
//    <loc> ( (unsigned int)((GPIOA_CLRR >> 0) & 0xFFFFFFFF), ((GPIOA_CLRR = (GPIOA_CLRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_CLRR_BCLR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOA  -------------------------------------
// SVD Line: 1474

//  <view> GPIOA
//    <name> GPIOA </name>
//    <item> SFDITEM_REG__GPIOA_PFR </item>
//    <item> SFDITEM_REG__GPIOA_PODENR </item>
//    <item> SFDITEM_REG__GPIOA_POSR </item>
//    <item> SFDITEM_REG__GPIOA_PUPDR </item>
//    <item> SFDITEM_REG__GPIOA_DI </item>
//    <item> SFDITEM_REG__GPIOA_DO </item>
//    <item> SFDITEM_REG__GPIOA_SCR </item>
//    <item> SFDITEM_REG__GPIOA_LOCK </item>
//    <item> SFDITEM_REG__GPIOA_MFSELL </item>
//    <item> SFDITEM_REG__GPIOA_MFSELH </item>
//    <item> SFDITEM_REG__GPIOA_CLRR </item>
//  </view>
//  


// ----------------------------  Register Item Address: SPI1_CTR1  --------------------------------
// SVD Line: 2835

unsigned int SPI1_CTR1 __AT (0x40013000);



// ------------------------------  Field Item: SPI1_CTR1_SBMODE  ----------------------------------
// SVD Line: 2844

//  <item> SFDITEM_FIELD__SPI1_CTR1_SBMODE
//    <name> SBMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013000) Single-wire bidirectional mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR1 ) </loc>
//      <o.15..15> SBMODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CTR1_SBOEN  ----------------------------------
// SVD Line: 2850

//  <item> SFDITEM_FIELD__SPI1_CTR1_SBOEN
//    <name> SBOEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013000) Single-wire bidirectional output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR1 ) </loc>
//      <o.14..14> SBOEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CTR1_CRCEN  ----------------------------------
// SVD Line: 2857

//  <item> SFDITEM_FIELD__SPI1_CTR1_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013000) CRC calculation enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR1 ) </loc>
//      <o.13..13> CRCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CTR1_NXTCRC  ----------------------------------
// SVD Line: 2863

//  <item> SFDITEM_FIELD__SPI1_CTR1_NXTCRC
//    <name> NXTCRC </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013000) Next CRC transfer </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR1 ) </loc>
//      <o.12..12> NXTCRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CTR1_CRC16  ----------------------------------
// SVD Line: 2869

//  <item> SFDITEM_FIELD__SPI1_CTR1_CRC16
//    <name> CRC16 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013000) 16-bit CRC enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR1 ) </loc>
//      <o.11..11> CRC16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CTR1_ROM  -----------------------------------
// SVD Line: 2875

//  <item> SFDITEM_FIELD__SPI1_CTR1_ROM
//    <name> ROM </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013000) Receive only mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR1 ) </loc>
//      <o.10..10> ROM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CTR1_SWNSSM  ----------------------------------
// SVD Line: 2881

//  <item> SFDITEM_FIELD__SPI1_CTR1_SWNSSM
//    <name> SWNSSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013000) software NSS mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR1 ) </loc>
//      <o.9..9> SWNSSM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_CTR1_NVSWNSSM  ---------------------------------
// SVD Line: 2887

//  <item> SFDITEM_FIELD__SPI1_CTR1_NVSWNSSM
//    <name> NVSWNSSM </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013000) NSS value in software NSS mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR1 ) </loc>
//      <o.8..8> NVSWNSSM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CTR1_LSBF  -----------------------------------
// SVD Line: 2893

//  <item> SFDITEM_FIELD__SPI1_CTR1_LSBF
//    <name> LSBF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013000) LSB first </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR1 ) </loc>
//      <o.7..7> LSBF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CTR1_SPIEN  ----------------------------------
// SVD Line: 2899

//  <item> SFDITEM_FIELD__SPI1_CTR1_SPIEN
//    <name> SPIEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013000) SPI enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR1 ) </loc>
//      <o.6..6> SPIEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CTR1_CRSEL  ----------------------------------
// SVD Line: 2905

//  <item> SFDITEM_FIELD__SPI1_CTR1_CRSEL
//    <name> CRSEL </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40013000) Communication rate selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_CTR1 >> 3) & 0x7), ((SPI1_CTR1 = (SPI1_CTR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CTR1_SPIM  -----------------------------------
// SVD Line: 2911

//  <item> SFDITEM_FIELD__SPI1_CTR1_SPIM
//    <name> SPIM </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013000) SPI mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR1 ) </loc>
//      <o.2..2> SPIM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CTR1_CPOL  -----------------------------------
// SVD Line: 2917

//  <item> SFDITEM_FIELD__SPI1_CTR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013000) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CTR1_CPHA  -----------------------------------
// SVD Line: 2923

//  <item> SFDITEM_FIELD__SPI1_CTR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013000) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_CTR1  -----------------------------------
// SVD Line: 2835

//  <rtree> SFDITEM_REG__SPI1_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013000) control register 1 </i>
//    <loc> ( (unsigned int)((SPI1_CTR1 >> 0) & 0xFFFFFFFF), ((SPI1_CTR1 = (SPI1_CTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CTR1_SBMODE </item>
//    <item> SFDITEM_FIELD__SPI1_CTR1_SBOEN </item>
//    <item> SFDITEM_FIELD__SPI1_CTR1_CRCEN </item>
//    <item> SFDITEM_FIELD__SPI1_CTR1_NXTCRC </item>
//    <item> SFDITEM_FIELD__SPI1_CTR1_CRC16 </item>
//    <item> SFDITEM_FIELD__SPI1_CTR1_ROM </item>
//    <item> SFDITEM_FIELD__SPI1_CTR1_SWNSSM </item>
//    <item> SFDITEM_FIELD__SPI1_CTR1_NVSWNSSM </item>
//    <item> SFDITEM_FIELD__SPI1_CTR1_LSBF </item>
//    <item> SFDITEM_FIELD__SPI1_CTR1_SPIEN </item>
//    <item> SFDITEM_FIELD__SPI1_CTR1_CRSEL </item>
//    <item> SFDITEM_FIELD__SPI1_CTR1_SPIM </item>
//    <item> SFDITEM_FIELD__SPI1_CTR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI1_CTR1_CPHA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI1_CTR2  --------------------------------
// SVD Line: 2931

unsigned int SPI1_CTR2 __AT (0x40013004);



// ------------------------------  Field Item: SPI1_CTR2_DMARXEN  ---------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__SPI1_CTR2_DMARXEN
//    <name> DMARXEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013004) DMA enable for receive </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR2 ) </loc>
//      <o.0..0> DMARXEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CTR2_DMATXEN  ---------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__SPI1_CTR2_DMATXEN
//    <name> DMATXEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013004) DMA enable for transmit </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR2 ) </loc>
//      <o.1..1> DMATXEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CTR2_NSSOEN  ----------------------------------
// SVD Line: 2952

//  <item> SFDITEM_FIELD__SPI1_CTR2_NSSOEN
//    <name> NSSOEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013004) NSS output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR2 ) </loc>
//      <o.2..2> NSSOEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CTR2_NSSPM  ----------------------------------
// SVD Line: 2958

//  <item> SFDITEM_FIELD__SPI1_CTR2_NSSPM
//    <name> NSSPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013004) NSS pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR2 ) </loc>
//      <o.3..3> NSSPM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CTR2_TIEN  -----------------------------------
// SVD Line: 2964

//  <item> SFDITEM_FIELD__SPI1_CTR2_TIEN
//    <name> TIEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013004) SPI TI mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR2 ) </loc>
//      <o.4..4> TIEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_CTR2_ERRINTEN  ---------------------------------
// SVD Line: 2970

//  <item> SFDITEM_FIELD__SPI1_CTR2_ERRINTEN
//    <name> ERRINTEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013004) Enable bit for error interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR2 ) </loc>
//      <o.5..5> ERRINTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_CTR2_RXNEINTEN  --------------------------------
// SVD Line: 2976

//  <item> SFDITEM_FIELD__SPI1_CTR2_RXNEINTEN
//    <name> RXNEINTEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013004) Enable bit for receive Buffer Not  Empty Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR2 ) </loc>
//      <o.6..6> RXNEINTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_CTR2_TXEINTEN  ---------------------------------
// SVD Line: 2983

//  <item> SFDITEM_FIELD__SPI1_CTR2_TXEINTEN
//    <name> TXEINTEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013004) Enable bit for transmit Buffer  Empty Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR2 ) </loc>
//      <o.7..7> TXEINTEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CTR2_DLEN  -----------------------------------
// SVD Line: 2990

//  <item> SFDITEM_FIELD__SPI1_CTR2_DLEN
//    <name> DLEN </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40013004) Data length </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_CTR2 >> 8) & 0xF), ((SPI1_CTR2 = (SPI1_CTR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CTR2_RXNE8  ----------------------------------
// SVD Line: 2996

//  <item> SFDITEM_FIELD__SPI1_CTR2_RXNE8
//    <name> RXNE8 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013004) RXNE generate condition selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR2 ) </loc>
//      <o.12..12> RXNE8
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_CTR2_DMARXODD  ---------------------------------
// SVD Line: 3002

//  <item> SFDITEM_FIELD__SPI1_CTR2_DMARXODD
//    <name> DMARXODD </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013004) Number of data to receive  with DMA is odd </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR2 ) </loc>
//      <o.13..13> DMARXODD
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_CTR2_DMATXODD  ---------------------------------
// SVD Line: 3009

//  <item> SFDITEM_FIELD__SPI1_CTR2_DMATXODD
//    <name> DMATXODD </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013004) Number of data to transmit  with DMA is odd </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CTR2 ) </loc>
//      <o.14..14> DMATXODD
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_CTR2  -----------------------------------
// SVD Line: 2931

//  <rtree> SFDITEM_REG__SPI1_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013004) control register 2 </i>
//    <loc> ( (unsigned int)((SPI1_CTR2 >> 0) & 0xFFFFFFFF), ((SPI1_CTR2 = (SPI1_CTR2 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CTR2_DMARXEN </item>
//    <item> SFDITEM_FIELD__SPI1_CTR2_DMATXEN </item>
//    <item> SFDITEM_FIELD__SPI1_CTR2_NSSOEN </item>
//    <item> SFDITEM_FIELD__SPI1_CTR2_NSSPM </item>
//    <item> SFDITEM_FIELD__SPI1_CTR2_TIEN </item>
//    <item> SFDITEM_FIELD__SPI1_CTR2_ERRINTEN </item>
//    <item> SFDITEM_FIELD__SPI1_CTR2_RXNEINTEN </item>
//    <item> SFDITEM_FIELD__SPI1_CTR2_TXEINTEN </item>
//    <item> SFDITEM_FIELD__SPI1_CTR2_DLEN </item>
//    <item> SFDITEM_FIELD__SPI1_CTR2_RXNE8 </item>
//    <item> SFDITEM_FIELD__SPI1_CTR2_DMARXODD </item>
//    <item> SFDITEM_FIELD__SPI1_CTR2_DMATXODD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_STS  --------------------------------
// SVD Line: 3018

unsigned int SPI1_STS __AT (0x40013008);



// --------------------------------  Field Item: SPI1_STS_RXNE  -----------------------------------
// SVD Line: 3026

//  <item> SFDITEM_FIELD__SPI1_STS_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013008) Receive buffer not empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_STS ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_STS_TXE  ------------------------------------
// SVD Line: 3033

//  <item> SFDITEM_FIELD__SPI1_STS_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40013008) Transmit buffer empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_STS ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_STS_I2SCSF  ----------------------------------
// SVD Line: 3040

//  <item> SFDITEM_FIELD__SPI1_STS_I2SCSF
//    <name> I2SCSF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40013008) I2S Channel side flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_STS ) </loc>
//      <o.2..2> I2SCSF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_STS_TXUFERR  ----------------------------------
// SVD Line: 3047

//  <item> SFDITEM_FIELD__SPI1_STS_TXUFERR
//    <name> TXUFERR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40013008) Transmitter data underflow error </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_STS ) </loc>
//      <o.3..3> TXUFERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_STS_CRCERR  ----------------------------------
// SVD Line: 3054

//  <item> SFDITEM_FIELD__SPI1_STS_CRCERR
//    <name> CRCERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013008) CRC error </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_STS ) </loc>
//      <o.4..4> CRCERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_STS_MMERR  -----------------------------------
// SVD Line: 3061

//  <item> SFDITEM_FIELD__SPI1_STS_MMERR
//    <name> MMERR </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40013008) Multi-master error </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_STS ) </loc>
//      <o.5..5> MMERR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_STS_RXOFERR  ----------------------------------
// SVD Line: 3068

//  <item> SFDITEM_FIELD__SPI1_STS_RXOFERR
//    <name> RXOFERR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40013008) Receiver data overflow error </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_STS ) </loc>
//      <o.6..6> RXOFERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_STS_BUSY  -----------------------------------
// SVD Line: 3075

//  <item> SFDITEM_FIELD__SPI1_STS_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40013008) Busy </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_STS ) </loc>
//      <o.7..7> BUSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_STS_NWERR  -----------------------------------
// SVD Line: 3082

//  <item> SFDITEM_FIELD__SPI1_STS_NWERR
//    <name> NWERR </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40013008) Error of SPI NSS or I2S WS </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_STS ) </loc>
//      <o.8..8> NWERR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_STS_RXFIFOS  ----------------------------------
// SVD Line: 3089

//  <item> SFDITEM_FIELD__SPI1_STS_RXFIFOS
//    <name> RXFIFOS </name>
//    <r> 
//    <i> [Bits 10..9] RO (@ 0x40013008) Receive FIFO status </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_STS >> 9) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SPI1_STS_TXFIFOS  ----------------------------------
// SVD Line: 3096

//  <item> SFDITEM_FIELD__SPI1_STS_TXFIFOS
//    <name> TXFIFOS </name>
//    <r> 
//    <i> [Bits 12..11] RO (@ 0x40013008) Transmit FIFO status </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_STS >> 11) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_STS  ------------------------------------
// SVD Line: 3018

//  <rtree> SFDITEM_REG__SPI1_STS
//    <name> STS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013008) SPI status </i>
//    <loc> ( (unsigned int)((SPI1_STS >> 0) & 0xFFFFFFFF), ((SPI1_STS = (SPI1_STS & ~(0x10UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_STS_RXNE </item>
//    <item> SFDITEM_FIELD__SPI1_STS_TXE </item>
//    <item> SFDITEM_FIELD__SPI1_STS_I2SCSF </item>
//    <item> SFDITEM_FIELD__SPI1_STS_TXUFERR </item>
//    <item> SFDITEM_FIELD__SPI1_STS_CRCERR </item>
//    <item> SFDITEM_FIELD__SPI1_STS_MMERR </item>
//    <item> SFDITEM_FIELD__SPI1_STS_RXOFERR </item>
//    <item> SFDITEM_FIELD__SPI1_STS_BUSY </item>
//    <item> SFDITEM_FIELD__SPI1_STS_NWERR </item>
//    <item> SFDITEM_FIELD__SPI1_STS_RXFIFOS </item>
//    <item> SFDITEM_FIELD__SPI1_STS_TXFIFOS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI1_DATA  --------------------------------
// SVD Line: 3105

unsigned int SPI1_DATA __AT (0x4001300C);



// -------------------------------  Field Item: SPI1_DATA_DATA  -----------------------------------
// SVD Line: 3114

//  <item> SFDITEM_FIELD__SPI1_DATA_DATA
//    <name> DATA </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001300C) Transfer data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_DATA >> 0) & 0xFFFF), ((SPI1_DATA = (SPI1_DATA & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_DATA  -----------------------------------
// SVD Line: 3105

//  <rtree> SFDITEM_REG__SPI1_DATA
//    <name> DATA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001300C) Transfer data register </i>
//    <loc> ( (unsigned int)((SPI1_DATA >> 0) & 0xFFFFFFFF), ((SPI1_DATA = (SPI1_DATA & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_DATA_DATA </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SPI1_CRCPOLYR  ------------------------------
// SVD Line: 3122

unsigned int SPI1_CRCPOLYR __AT (0x40013010);



// ---------------------------  Field Item: SPI1_CRCPOLYR_CRCPOLYR  -------------------------------
// SVD Line: 3131

//  <item> SFDITEM_FIELD__SPI1_CRCPOLYR_CRCPOLYR
//    <name> CRCPOLYR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40013010) CRC polynomial register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_CRCPOLYR >> 0) & 0xFFFF), ((SPI1_CRCPOLYR = (SPI1_CRCPOLYR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SPI1_CRCPOLYR  ---------------------------------
// SVD Line: 3122

//  <rtree> SFDITEM_REG__SPI1_CRCPOLYR
//    <name> CRCPOLYR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013010) CRC polynomial register </i>
//    <loc> ( (unsigned int)((SPI1_CRCPOLYR >> 0) & 0xFFFFFFFF), ((SPI1_CRCPOLYR = (SPI1_CRCPOLYR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CRCPOLYR_CRCPOLYR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI1_RCRC  --------------------------------
// SVD Line: 3139

unsigned int SPI1_RCRC __AT (0x40013014);



// -------------------------------  Field Item: SPI1_RCRC_RCRC  -----------------------------------
// SVD Line: 3148

//  <item> SFDITEM_FIELD__SPI1_RCRC_RCRC
//    <name> RCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40013014) Rx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_RCRC >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_RCRC  -----------------------------------
// SVD Line: 3139

//  <rtree> SFDITEM_REG__SPI1_RCRC
//    <name> RCRC </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013014) RX CRC register </i>
//    <loc> ( (unsigned int)((SPI1_RCRC >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI1_RCRC_RCRC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI1_TCRC  --------------------------------
// SVD Line: 3156

unsigned int SPI1_TCRC __AT (0x40013018);



// -------------------------------  Field Item: SPI1_TCRC_TCRC  -----------------------------------
// SVD Line: 3165

//  <item> SFDITEM_FIELD__SPI1_TCRC_TCRC
//    <name> TCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40013018) Tx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_TCRC >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_TCRC  -----------------------------------
// SVD Line: 3156

//  <rtree> SFDITEM_REG__SPI1_TCRC
//    <name> TCRC </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013018) TX CRC register </i>
//    <loc> ( (unsigned int)((SPI1_TCRC >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI1_TCRC_TCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI1_I2S_CTR  ------------------------------
// SVD Line: 3173

unsigned int SPI1_I2S_CTR __AT (0x4001301C);



// -----------------------------  Field Item: SPI1_I2S_CTR_I2SMS  ---------------------------------
// SVD Line: 3182

//  <item> SFDITEM_FIELD__SPI1_I2S_CTR_I2SMS
//    <name> I2SMS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001301C) I2S mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2S_CTR ) </loc>
//      <o.11..11> I2SMS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2S_CTR_I2SEN  ---------------------------------
// SVD Line: 3188

//  <item> SFDITEM_FIELD__SPI1_I2S_CTR_I2SEN
//    <name> I2SEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001301C) I2S Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2S_CTR ) </loc>
//      <o.10..10> I2SEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2S_CTR_I2SOM  ---------------------------------
// SVD Line: 3194

//  <item> SFDITEM_FIELD__SPI1_I2S_CTR_I2SOM
//    <name> I2SOM </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4001301C) I2S operation mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2S_CTR >> 8) & 0x3), ((SPI1_I2S_CTR = (SPI1_I2S_CTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SPI1_I2S_CTR_PCMLONG  --------------------------------
// SVD Line: 3200

//  <item> SFDITEM_FIELD__SPI1_I2S_CTR_PCMLONG
//    <name> PCMLONG </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001301C) PCM long frame synchronization </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2S_CTR ) </loc>
//      <o.7..7> PCMLONG
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SPI1_I2S_CTR_I2SSTDS  --------------------------------
// SVD Line: 3206

//  <item> SFDITEM_FIELD__SPI1_I2S_CTR_I2SSTDS
//    <name> I2SSTDS </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4001301C) I2S standard selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2S_CTR >> 4) & 0x3), ((SPI1_I2S_CTR = (SPI1_I2S_CTR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2S_CTR_CKPIS  ---------------------------------
// SVD Line: 3212

//  <item> SFDITEM_FIELD__SPI1_I2S_CTR_CKPIS
//    <name> CKPIS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001301C) clock polarity of Inactive state </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2S_CTR ) </loc>
//      <o.3..3> CKPIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2S_CTR_I2SDL  ---------------------------------
// SVD Line: 3218

//  <item> SFDITEM_FIELD__SPI1_I2S_CTR_I2SDL
//    <name> I2SDL </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x4001301C) I2S data length </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2S_CTR >> 1) & 0x3), ((SPI1_I2S_CTR = (SPI1_I2S_CTR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2S_CTR_I2SCL  ---------------------------------
// SVD Line: 3224

//  <item> SFDITEM_FIELD__SPI1_I2S_CTR_I2SCL
//    <name> I2SCL </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001301C) I2S Channel length </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2S_CTR ) </loc>
//      <o.0..0> I2SCL
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SPI1_I2S_CTR  ----------------------------------
// SVD Line: 3173

//  <rtree> SFDITEM_REG__SPI1_I2S_CTR
//    <name> I2S_CTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001301C) I2S control register </i>
//    <loc> ( (unsigned int)((SPI1_I2S_CTR >> 0) & 0xFFFFFFFF), ((SPI1_I2S_CTR = (SPI1_I2S_CTR & ~(0xFBFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFBF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_I2S_CTR_I2SMS </item>
//    <item> SFDITEM_FIELD__SPI1_I2S_CTR_I2SEN </item>
//    <item> SFDITEM_FIELD__SPI1_I2S_CTR_I2SOM </item>
//    <item> SFDITEM_FIELD__SPI1_I2S_CTR_PCMLONG </item>
//    <item> SFDITEM_FIELD__SPI1_I2S_CTR_I2SSTDS </item>
//    <item> SFDITEM_FIELD__SPI1_I2S_CTR_CKPIS </item>
//    <item> SFDITEM_FIELD__SPI1_I2S_CTR_I2SDL </item>
//    <item> SFDITEM_FIELD__SPI1_I2S_CTR_I2SCL </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SPI1_I2S_PDIV  ------------------------------
// SVD Line: 3232

unsigned int SPI1_I2S_PDIV __AT (0x40013020);



// ----------------------------  Field Item: SPI1_I2S_PDIV_MCKOEN  --------------------------------
// SVD Line: 3241

//  <item> SFDITEM_FIELD__SPI1_I2S_PDIV_MCKOEN
//    <name> MCKOEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013020) MCK output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2S_PDIV ) </loc>
//      <o.9..9> MCKOEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SPI1_I2S_PDIV_PDIVPS  --------------------------------
// SVD Line: 3247

//  <item> SFDITEM_FIELD__SPI1_I2S_PDIV_PDIVPS
//    <name> PDIVPS </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013020) Parity selection of pre-divider </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2S_PDIV ) </loc>
//      <o.8..8> PDIVPS
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SPI1_I2S_PDIV_I2SPDIV  -------------------------------
// SVD Line: 3253

//  <item> SFDITEM_FIELD__SPI1_I2S_PDIV_I2SPDIV
//    <name> I2SPDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013020) I2S pre-divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2S_PDIV >> 0) & 0xFF), ((SPI1_I2S_PDIV = (SPI1_I2S_PDIV & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SPI1_I2S_PDIV  ---------------------------------
// SVD Line: 3232

//  <rtree> SFDITEM_REG__SPI1_I2S_PDIV
//    <name> I2S_PDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013020) I2S pre-divider register </i>
//    <loc> ( (unsigned int)((SPI1_I2S_PDIV >> 0) & 0xFFFFFFFF), ((SPI1_I2S_PDIV = (SPI1_I2S_PDIV & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_I2S_PDIV_MCKOEN </item>
//    <item> SFDITEM_FIELD__SPI1_I2S_PDIV_PDIVPS </item>
//    <item> SFDITEM_FIELD__SPI1_I2S_PDIV_I2SPDIV </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI1  -------------------------------------
// SVD Line: 2819

//  <view> SPI1
//    <name> SPI1 </name>
//    <item> SFDITEM_REG__SPI1_CTR1 </item>
//    <item> SFDITEM_REG__SPI1_CTR2 </item>
//    <item> SFDITEM_REG__SPI1_STS </item>
//    <item> SFDITEM_REG__SPI1_DATA </item>
//    <item> SFDITEM_REG__SPI1_CRCPOLYR </item>
//    <item> SFDITEM_REG__SPI1_RCRC </item>
//    <item> SFDITEM_REG__SPI1_TCRC </item>
//    <item> SFDITEM_REG__SPI1_I2S_CTR </item>
//    <item> SFDITEM_REG__SPI1_I2S_PDIV </item>
//  </view>
//  


// ----------------------------  Register Item Address: SPI2_CTR1  --------------------------------
// SVD Line: 2835

unsigned int SPI2_CTR1 __AT (0x40003800);



// ------------------------------  Field Item: SPI2_CTR1_SBMODE  ----------------------------------
// SVD Line: 2844

//  <item> SFDITEM_FIELD__SPI2_CTR1_SBMODE
//    <name> SBMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40003800) Single-wire bidirectional mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR1 ) </loc>
//      <o.15..15> SBMODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CTR1_SBOEN  ----------------------------------
// SVD Line: 2850

//  <item> SFDITEM_FIELD__SPI2_CTR1_SBOEN
//    <name> SBOEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40003800) Single-wire bidirectional output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR1 ) </loc>
//      <o.14..14> SBOEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CTR1_CRCEN  ----------------------------------
// SVD Line: 2857

//  <item> SFDITEM_FIELD__SPI2_CTR1_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40003800) CRC calculation enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR1 ) </loc>
//      <o.13..13> CRCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CTR1_NXTCRC  ----------------------------------
// SVD Line: 2863

//  <item> SFDITEM_FIELD__SPI2_CTR1_NXTCRC
//    <name> NXTCRC </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40003800) Next CRC transfer </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR1 ) </loc>
//      <o.12..12> NXTCRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CTR1_CRC16  ----------------------------------
// SVD Line: 2869

//  <item> SFDITEM_FIELD__SPI2_CTR1_CRC16
//    <name> CRC16 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40003800) 16-bit CRC enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR1 ) </loc>
//      <o.11..11> CRC16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CTR1_ROM  -----------------------------------
// SVD Line: 2875

//  <item> SFDITEM_FIELD__SPI2_CTR1_ROM
//    <name> ROM </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40003800) Receive only mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR1 ) </loc>
//      <o.10..10> ROM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CTR1_SWNSSM  ----------------------------------
// SVD Line: 2881

//  <item> SFDITEM_FIELD__SPI2_CTR1_SWNSSM
//    <name> SWNSSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003800) software NSS mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR1 ) </loc>
//      <o.9..9> SWNSSM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_CTR1_NVSWNSSM  ---------------------------------
// SVD Line: 2887

//  <item> SFDITEM_FIELD__SPI2_CTR1_NVSWNSSM
//    <name> NVSWNSSM </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003800) NSS value in software NSS mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR1 ) </loc>
//      <o.8..8> NVSWNSSM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CTR1_LSBF  -----------------------------------
// SVD Line: 2893

//  <item> SFDITEM_FIELD__SPI2_CTR1_LSBF
//    <name> LSBF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003800) LSB first </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR1 ) </loc>
//      <o.7..7> LSBF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CTR1_SPIEN  ----------------------------------
// SVD Line: 2899

//  <item> SFDITEM_FIELD__SPI2_CTR1_SPIEN
//    <name> SPIEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003800) SPI enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR1 ) </loc>
//      <o.6..6> SPIEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CTR1_CRSEL  ----------------------------------
// SVD Line: 2905

//  <item> SFDITEM_FIELD__SPI2_CTR1_CRSEL
//    <name> CRSEL </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40003800) Communication rate selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_CTR1 >> 3) & 0x7), ((SPI2_CTR1 = (SPI2_CTR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CTR1_SPIM  -----------------------------------
// SVD Line: 2911

//  <item> SFDITEM_FIELD__SPI2_CTR1_SPIM
//    <name> SPIM </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003800) SPI mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR1 ) </loc>
//      <o.2..2> SPIM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CTR1_CPOL  -----------------------------------
// SVD Line: 2917

//  <item> SFDITEM_FIELD__SPI2_CTR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003800) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CTR1_CPHA  -----------------------------------
// SVD Line: 2923

//  <item> SFDITEM_FIELD__SPI2_CTR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003800) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI2_CTR1  -----------------------------------
// SVD Line: 2835

//  <rtree> SFDITEM_REG__SPI2_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003800) control register 1 </i>
//    <loc> ( (unsigned int)((SPI2_CTR1 >> 0) & 0xFFFFFFFF), ((SPI2_CTR1 = (SPI2_CTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_CTR1_SBMODE </item>
//    <item> SFDITEM_FIELD__SPI2_CTR1_SBOEN </item>
//    <item> SFDITEM_FIELD__SPI2_CTR1_CRCEN </item>
//    <item> SFDITEM_FIELD__SPI2_CTR1_NXTCRC </item>
//    <item> SFDITEM_FIELD__SPI2_CTR1_CRC16 </item>
//    <item> SFDITEM_FIELD__SPI2_CTR1_ROM </item>
//    <item> SFDITEM_FIELD__SPI2_CTR1_SWNSSM </item>
//    <item> SFDITEM_FIELD__SPI2_CTR1_NVSWNSSM </item>
//    <item> SFDITEM_FIELD__SPI2_CTR1_LSBF </item>
//    <item> SFDITEM_FIELD__SPI2_CTR1_SPIEN </item>
//    <item> SFDITEM_FIELD__SPI2_CTR1_CRSEL </item>
//    <item> SFDITEM_FIELD__SPI2_CTR1_SPIM </item>
//    <item> SFDITEM_FIELD__SPI2_CTR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI2_CTR1_CPHA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI2_CTR2  --------------------------------
// SVD Line: 2931

unsigned int SPI2_CTR2 __AT (0x40003804);



// ------------------------------  Field Item: SPI2_CTR2_DMARXEN  ---------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__SPI2_CTR2_DMARXEN
//    <name> DMARXEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003804) DMA enable for receive </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR2 ) </loc>
//      <o.0..0> DMARXEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CTR2_DMATXEN  ---------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__SPI2_CTR2_DMATXEN
//    <name> DMATXEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003804) DMA enable for transmit </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR2 ) </loc>
//      <o.1..1> DMATXEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CTR2_NSSOEN  ----------------------------------
// SVD Line: 2952

//  <item> SFDITEM_FIELD__SPI2_CTR2_NSSOEN
//    <name> NSSOEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003804) NSS output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR2 ) </loc>
//      <o.2..2> NSSOEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CTR2_NSSPM  ----------------------------------
// SVD Line: 2958

//  <item> SFDITEM_FIELD__SPI2_CTR2_NSSPM
//    <name> NSSPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40003804) NSS pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR2 ) </loc>
//      <o.3..3> NSSPM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CTR2_TIEN  -----------------------------------
// SVD Line: 2964

//  <item> SFDITEM_FIELD__SPI2_CTR2_TIEN
//    <name> TIEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003804) SPI TI mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR2 ) </loc>
//      <o.4..4> TIEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_CTR2_ERRINTEN  ---------------------------------
// SVD Line: 2970

//  <item> SFDITEM_FIELD__SPI2_CTR2_ERRINTEN
//    <name> ERRINTEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40003804) Enable bit for error interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR2 ) </loc>
//      <o.5..5> ERRINTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_CTR2_RXNEINTEN  --------------------------------
// SVD Line: 2976

//  <item> SFDITEM_FIELD__SPI2_CTR2_RXNEINTEN
//    <name> RXNEINTEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003804) Enable bit for receive Buffer Not  Empty Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR2 ) </loc>
//      <o.6..6> RXNEINTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_CTR2_TXEINTEN  ---------------------------------
// SVD Line: 2983

//  <item> SFDITEM_FIELD__SPI2_CTR2_TXEINTEN
//    <name> TXEINTEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003804) Enable bit for transmit Buffer  Empty Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR2 ) </loc>
//      <o.7..7> TXEINTEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CTR2_DLEN  -----------------------------------
// SVD Line: 2990

//  <item> SFDITEM_FIELD__SPI2_CTR2_DLEN
//    <name> DLEN </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40003804) Data length </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_CTR2 >> 8) & 0xF), ((SPI2_CTR2 = (SPI2_CTR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CTR2_RXNE8  ----------------------------------
// SVD Line: 2996

//  <item> SFDITEM_FIELD__SPI2_CTR2_RXNE8
//    <name> RXNE8 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40003804) RXNE generate condition selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR2 ) </loc>
//      <o.12..12> RXNE8
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_CTR2_DMARXODD  ---------------------------------
// SVD Line: 3002

//  <item> SFDITEM_FIELD__SPI2_CTR2_DMARXODD
//    <name> DMARXODD </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40003804) Number of data to receive  with DMA is odd </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR2 ) </loc>
//      <o.13..13> DMARXODD
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_CTR2_DMATXODD  ---------------------------------
// SVD Line: 3009

//  <item> SFDITEM_FIELD__SPI2_CTR2_DMATXODD
//    <name> DMATXODD </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40003804) Number of data to transmit  with DMA is odd </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CTR2 ) </loc>
//      <o.14..14> DMATXODD
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI2_CTR2  -----------------------------------
// SVD Line: 2931

//  <rtree> SFDITEM_REG__SPI2_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003804) control register 2 </i>
//    <loc> ( (unsigned int)((SPI2_CTR2 >> 0) & 0xFFFFFFFF), ((SPI2_CTR2 = (SPI2_CTR2 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_CTR2_DMARXEN </item>
//    <item> SFDITEM_FIELD__SPI2_CTR2_DMATXEN </item>
//    <item> SFDITEM_FIELD__SPI2_CTR2_NSSOEN </item>
//    <item> SFDITEM_FIELD__SPI2_CTR2_NSSPM </item>
//    <item> SFDITEM_FIELD__SPI2_CTR2_TIEN </item>
//    <item> SFDITEM_FIELD__SPI2_CTR2_ERRINTEN </item>
//    <item> SFDITEM_FIELD__SPI2_CTR2_RXNEINTEN </item>
//    <item> SFDITEM_FIELD__SPI2_CTR2_TXEINTEN </item>
//    <item> SFDITEM_FIELD__SPI2_CTR2_DLEN </item>
//    <item> SFDITEM_FIELD__SPI2_CTR2_RXNE8 </item>
//    <item> SFDITEM_FIELD__SPI2_CTR2_DMARXODD </item>
//    <item> SFDITEM_FIELD__SPI2_CTR2_DMATXODD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI2_STS  --------------------------------
// SVD Line: 3018

unsigned int SPI2_STS __AT (0x40003808);



// --------------------------------  Field Item: SPI2_STS_RXNE  -----------------------------------
// SVD Line: 3026

//  <item> SFDITEM_FIELD__SPI2_STS_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40003808) Receive buffer not empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_STS ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_STS_TXE  ------------------------------------
// SVD Line: 3033

//  <item> SFDITEM_FIELD__SPI2_STS_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40003808) Transmit buffer empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_STS ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_STS_I2SCSF  ----------------------------------
// SVD Line: 3040

//  <item> SFDITEM_FIELD__SPI2_STS_I2SCSF
//    <name> I2SCSF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40003808) I2S Channel side flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_STS ) </loc>
//      <o.2..2> I2SCSF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_STS_TXUFERR  ----------------------------------
// SVD Line: 3047

//  <item> SFDITEM_FIELD__SPI2_STS_TXUFERR
//    <name> TXUFERR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40003808) Transmitter data underflow error </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_STS ) </loc>
//      <o.3..3> TXUFERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_STS_CRCERR  ----------------------------------
// SVD Line: 3054

//  <item> SFDITEM_FIELD__SPI2_STS_CRCERR
//    <name> CRCERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003808) CRC error </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_STS ) </loc>
//      <o.4..4> CRCERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_STS_MMERR  -----------------------------------
// SVD Line: 3061

//  <item> SFDITEM_FIELD__SPI2_STS_MMERR
//    <name> MMERR </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40003808) Multi-master error </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_STS ) </loc>
//      <o.5..5> MMERR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_STS_RXOFERR  ----------------------------------
// SVD Line: 3068

//  <item> SFDITEM_FIELD__SPI2_STS_RXOFERR
//    <name> RXOFERR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40003808) Receiver data overflow error </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_STS ) </loc>
//      <o.6..6> RXOFERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_STS_BUSY  -----------------------------------
// SVD Line: 3075

//  <item> SFDITEM_FIELD__SPI2_STS_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40003808) Busy </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_STS ) </loc>
//      <o.7..7> BUSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_STS_NWERR  -----------------------------------
// SVD Line: 3082

//  <item> SFDITEM_FIELD__SPI2_STS_NWERR
//    <name> NWERR </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40003808) Error of SPI NSS or I2S WS </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_STS ) </loc>
//      <o.8..8> NWERR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_STS_RXFIFOS  ----------------------------------
// SVD Line: 3089

//  <item> SFDITEM_FIELD__SPI2_STS_RXFIFOS
//    <name> RXFIFOS </name>
//    <r> 
//    <i> [Bits 10..9] RO (@ 0x40003808) Receive FIFO status </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_STS >> 9) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SPI2_STS_TXFIFOS  ----------------------------------
// SVD Line: 3096

//  <item> SFDITEM_FIELD__SPI2_STS_TXFIFOS
//    <name> TXFIFOS </name>
//    <r> 
//    <i> [Bits 12..11] RO (@ 0x40003808) Transmit FIFO status </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_STS >> 11) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SPI2_STS  ------------------------------------
// SVD Line: 3018

//  <rtree> SFDITEM_REG__SPI2_STS
//    <name> STS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003808) SPI status </i>
//    <loc> ( (unsigned int)((SPI2_STS >> 0) & 0xFFFFFFFF), ((SPI2_STS = (SPI2_STS & ~(0x10UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_STS_RXNE </item>
//    <item> SFDITEM_FIELD__SPI2_STS_TXE </item>
//    <item> SFDITEM_FIELD__SPI2_STS_I2SCSF </item>
//    <item> SFDITEM_FIELD__SPI2_STS_TXUFERR </item>
//    <item> SFDITEM_FIELD__SPI2_STS_CRCERR </item>
//    <item> SFDITEM_FIELD__SPI2_STS_MMERR </item>
//    <item> SFDITEM_FIELD__SPI2_STS_RXOFERR </item>
//    <item> SFDITEM_FIELD__SPI2_STS_BUSY </item>
//    <item> SFDITEM_FIELD__SPI2_STS_NWERR </item>
//    <item> SFDITEM_FIELD__SPI2_STS_RXFIFOS </item>
//    <item> SFDITEM_FIELD__SPI2_STS_TXFIFOS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI2_DATA  --------------------------------
// SVD Line: 3105

unsigned int SPI2_DATA __AT (0x4000380C);



// -------------------------------  Field Item: SPI2_DATA_DATA  -----------------------------------
// SVD Line: 3114

//  <item> SFDITEM_FIELD__SPI2_DATA_DATA
//    <name> DATA </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000380C) Transfer data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_DATA >> 0) & 0xFFFF), ((SPI2_DATA = (SPI2_DATA & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SPI2_DATA  -----------------------------------
// SVD Line: 3105

//  <rtree> SFDITEM_REG__SPI2_DATA
//    <name> DATA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000380C) Transfer data register </i>
//    <loc> ( (unsigned int)((SPI2_DATA >> 0) & 0xFFFFFFFF), ((SPI2_DATA = (SPI2_DATA & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_DATA_DATA </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SPI2_CRCPOLYR  ------------------------------
// SVD Line: 3122

unsigned int SPI2_CRCPOLYR __AT (0x40003810);



// ---------------------------  Field Item: SPI2_CRCPOLYR_CRCPOLYR  -------------------------------
// SVD Line: 3131

//  <item> SFDITEM_FIELD__SPI2_CRCPOLYR_CRCPOLYR
//    <name> CRCPOLYR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003810) CRC polynomial register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_CRCPOLYR >> 0) & 0xFFFF), ((SPI2_CRCPOLYR = (SPI2_CRCPOLYR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SPI2_CRCPOLYR  ---------------------------------
// SVD Line: 3122

//  <rtree> SFDITEM_REG__SPI2_CRCPOLYR
//    <name> CRCPOLYR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003810) CRC polynomial register </i>
//    <loc> ( (unsigned int)((SPI2_CRCPOLYR >> 0) & 0xFFFFFFFF), ((SPI2_CRCPOLYR = (SPI2_CRCPOLYR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_CRCPOLYR_CRCPOLYR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI2_RCRC  --------------------------------
// SVD Line: 3139

unsigned int SPI2_RCRC __AT (0x40003814);



// -------------------------------  Field Item: SPI2_RCRC_RCRC  -----------------------------------
// SVD Line: 3148

//  <item> SFDITEM_FIELD__SPI2_RCRC_RCRC
//    <name> RCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003814) Rx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_RCRC >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SPI2_RCRC  -----------------------------------
// SVD Line: 3139

//  <rtree> SFDITEM_REG__SPI2_RCRC
//    <name> RCRC </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003814) RX CRC register </i>
//    <loc> ( (unsigned int)((SPI2_RCRC >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI2_RCRC_RCRC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI2_TCRC  --------------------------------
// SVD Line: 3156

unsigned int SPI2_TCRC __AT (0x40003818);



// -------------------------------  Field Item: SPI2_TCRC_TCRC  -----------------------------------
// SVD Line: 3165

//  <item> SFDITEM_FIELD__SPI2_TCRC_TCRC
//    <name> TCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003818) Tx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_TCRC >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SPI2_TCRC  -----------------------------------
// SVD Line: 3156

//  <rtree> SFDITEM_REG__SPI2_TCRC
//    <name> TCRC </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003818) TX CRC register </i>
//    <loc> ( (unsigned int)((SPI2_TCRC >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI2_TCRC_TCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI2_I2S_CTR  ------------------------------
// SVD Line: 3173

unsigned int SPI2_I2S_CTR __AT (0x4000381C);



// -----------------------------  Field Item: SPI2_I2S_CTR_I2SMS  ---------------------------------
// SVD Line: 3182

//  <item> SFDITEM_FIELD__SPI2_I2S_CTR_I2SMS
//    <name> I2SMS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000381C) I2S mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2S_CTR ) </loc>
//      <o.11..11> I2SMS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2S_CTR_I2SEN  ---------------------------------
// SVD Line: 3188

//  <item> SFDITEM_FIELD__SPI2_I2S_CTR_I2SEN
//    <name> I2SEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000381C) I2S Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2S_CTR ) </loc>
//      <o.10..10> I2SEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2S_CTR_I2SOM  ---------------------------------
// SVD Line: 3194

//  <item> SFDITEM_FIELD__SPI2_I2S_CTR_I2SOM
//    <name> I2SOM </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000381C) I2S operation mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2S_CTR >> 8) & 0x3), ((SPI2_I2S_CTR = (SPI2_I2S_CTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SPI2_I2S_CTR_PCMLONG  --------------------------------
// SVD Line: 3200

//  <item> SFDITEM_FIELD__SPI2_I2S_CTR_PCMLONG
//    <name> PCMLONG </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000381C) PCM long frame synchronization </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2S_CTR ) </loc>
//      <o.7..7> PCMLONG
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SPI2_I2S_CTR_I2SSTDS  --------------------------------
// SVD Line: 3206

//  <item> SFDITEM_FIELD__SPI2_I2S_CTR_I2SSTDS
//    <name> I2SSTDS </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4000381C) I2S standard selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2S_CTR >> 4) & 0x3), ((SPI2_I2S_CTR = (SPI2_I2S_CTR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2S_CTR_CKPIS  ---------------------------------
// SVD Line: 3212

//  <item> SFDITEM_FIELD__SPI2_I2S_CTR_CKPIS
//    <name> CKPIS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000381C) clock polarity of Inactive state </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2S_CTR ) </loc>
//      <o.3..3> CKPIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2S_CTR_I2SDL  ---------------------------------
// SVD Line: 3218

//  <item> SFDITEM_FIELD__SPI2_I2S_CTR_I2SDL
//    <name> I2SDL </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x4000381C) I2S data length </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2S_CTR >> 1) & 0x3), ((SPI2_I2S_CTR = (SPI2_I2S_CTR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2S_CTR_I2SCL  ---------------------------------
// SVD Line: 3224

//  <item> SFDITEM_FIELD__SPI2_I2S_CTR_I2SCL
//    <name> I2SCL </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000381C) I2S Channel length </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2S_CTR ) </loc>
//      <o.0..0> I2SCL
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SPI2_I2S_CTR  ----------------------------------
// SVD Line: 3173

//  <rtree> SFDITEM_REG__SPI2_I2S_CTR
//    <name> I2S_CTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000381C) I2S control register </i>
//    <loc> ( (unsigned int)((SPI2_I2S_CTR >> 0) & 0xFFFFFFFF), ((SPI2_I2S_CTR = (SPI2_I2S_CTR & ~(0xFBFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFBF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_I2S_CTR_I2SMS </item>
//    <item> SFDITEM_FIELD__SPI2_I2S_CTR_I2SEN </item>
//    <item> SFDITEM_FIELD__SPI2_I2S_CTR_I2SOM </item>
//    <item> SFDITEM_FIELD__SPI2_I2S_CTR_PCMLONG </item>
//    <item> SFDITEM_FIELD__SPI2_I2S_CTR_I2SSTDS </item>
//    <item> SFDITEM_FIELD__SPI2_I2S_CTR_CKPIS </item>
//    <item> SFDITEM_FIELD__SPI2_I2S_CTR_I2SDL </item>
//    <item> SFDITEM_FIELD__SPI2_I2S_CTR_I2SCL </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SPI2_I2S_PDIV  ------------------------------
// SVD Line: 3232

unsigned int SPI2_I2S_PDIV __AT (0x40003820);



// ----------------------------  Field Item: SPI2_I2S_PDIV_MCKOEN  --------------------------------
// SVD Line: 3241

//  <item> SFDITEM_FIELD__SPI2_I2S_PDIV_MCKOEN
//    <name> MCKOEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003820) MCK output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2S_PDIV ) </loc>
//      <o.9..9> MCKOEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SPI2_I2S_PDIV_PDIVPS  --------------------------------
// SVD Line: 3247

//  <item> SFDITEM_FIELD__SPI2_I2S_PDIV_PDIVPS
//    <name> PDIVPS </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003820) Parity selection of pre-divider </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2S_PDIV ) </loc>
//      <o.8..8> PDIVPS
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SPI2_I2S_PDIV_I2SPDIV  -------------------------------
// SVD Line: 3253

//  <item> SFDITEM_FIELD__SPI2_I2S_PDIV_I2SPDIV
//    <name> I2SPDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40003820) I2S pre-divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2S_PDIV >> 0) & 0xFF), ((SPI2_I2S_PDIV = (SPI2_I2S_PDIV & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SPI2_I2S_PDIV  ---------------------------------
// SVD Line: 3232

//  <rtree> SFDITEM_REG__SPI2_I2S_PDIV
//    <name> I2S_PDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003820) I2S pre-divider register </i>
//    <loc> ( (unsigned int)((SPI2_I2S_PDIV >> 0) & 0xFFFFFFFF), ((SPI2_I2S_PDIV = (SPI2_I2S_PDIV & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_I2S_PDIV_MCKOEN </item>
//    <item> SFDITEM_FIELD__SPI2_I2S_PDIV_PDIVPS </item>
//    <item> SFDITEM_FIELD__SPI2_I2S_PDIV_I2SPDIV </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI2  -------------------------------------
// SVD Line: 3263

//  <view> SPI2
//    <name> SPI2 </name>
//    <item> SFDITEM_REG__SPI2_CTR1 </item>
//    <item> SFDITEM_REG__SPI2_CTR2 </item>
//    <item> SFDITEM_REG__SPI2_STS </item>
//    <item> SFDITEM_REG__SPI2_DATA </item>
//    <item> SFDITEM_REG__SPI2_CRCPOLYR </item>
//    <item> SFDITEM_REG__SPI2_RCRC </item>
//    <item> SFDITEM_REG__SPI2_TCRC </item>
//    <item> SFDITEM_REG__SPI2_I2S_CTR </item>
//    <item> SFDITEM_REG__SPI2_I2S_PDIV </item>
//  </view>
//  


// -----------------------------  Register Item Address: PMU_CTR  ---------------------------------
// SVD Line: 3283

unsigned int PMU_CTR __AT (0x40007000);



// -------------------------------  Field Item: PMU_CTR_VBTWEN  -----------------------------------
// SVD Line: 3292

//  <item> SFDITEM_FIELD__PMU_CTR_VBTWEN
//    <name> VBTWEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007000) VBAT domain write enable </i>
//    <check> 
//      <loc> ( (unsigned int) PMU_CTR ) </loc>
//      <o.8..8> VBTWEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PMU_CTR_LVDSEL  -----------------------------------
// SVD Line: 3298

//  <item> SFDITEM_FIELD__PMU_CTR_LVDSEL
//    <name> LVDSEL </name>
//    <rw> 
//    <i> [Bits 7..5] RW (@ 0x40007000) low vlotage detector  threshold Selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((PMU_CTR >> 5) & 0x7), ((PMU_CTR = (PMU_CTR & ~(0x7UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: PMU_CTR_LVDEN  -----------------------------------
// SVD Line: 3305

//  <item> SFDITEM_FIELD__PMU_CTR_LVDEN
//    <name> LVDEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007000) low vlotage detector Enable </i>
//    <check> 
//      <loc> ( (unsigned int) PMU_CTR ) </loc>
//      <o.4..4> LVDEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PMU_CTR_CLRPWDF  ----------------------------------
// SVD Line: 3311

//  <item> SFDITEM_FIELD__PMU_CTR_CLRPWDF
//    <name> CLRPWDF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007000) Clear power down flag </i>
//    <check> 
//      <loc> ( (unsigned int) PMU_CTR ) </loc>
//      <o.3..3> CLRPWDF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PMU_CTR_CLRWUPF  ----------------------------------
// SVD Line: 3317

//  <item> SFDITEM_FIELD__PMU_CTR_CLRWUPF
//    <name> CLRWUPF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007000) Clear wakup flag </i>
//    <check> 
//      <loc> ( (unsigned int) PMU_CTR ) </loc>
//      <o.2..2> CLRWUPF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PMU_CTR_DSMODE  -----------------------------------
// SVD Line: 3323

//  <item> SFDITEM_FIELD__PMU_CTR_DSMODE
//    <name> DSMODE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007000) Deepsleep Mode or  Power down selection </i>
//    <check> 
//      <loc> ( (unsigned int) PMU_CTR ) </loc>
//      <o.1..1> DSMODE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PMU_CTR_LDOLM  -----------------------------------
// SVD Line: 3330

//  <item> SFDITEM_FIELD__PMU_CTR_LDOLM
//    <name> LDOLM </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007000) LDO low power Control </i>
//    <check> 
//      <loc> ( (unsigned int) PMU_CTR ) </loc>
//      <o.0..0> LDOLM
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PMU_CTR  ------------------------------------
// SVD Line: 3283

//  <rtree> SFDITEM_REG__PMU_CTR
//    <name> CTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007000) control register </i>
//    <loc> ( (unsigned int)((PMU_CTR >> 0) & 0xFFFFFFFF), ((PMU_CTR = (PMU_CTR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PMU_CTR_VBTWEN </item>
//    <item> SFDITEM_FIELD__PMU_CTR_LVDSEL </item>
//    <item> SFDITEM_FIELD__PMU_CTR_LVDEN </item>
//    <item> SFDITEM_FIELD__PMU_CTR_CLRPWDF </item>
//    <item> SFDITEM_FIELD__PMU_CTR_CLRWUPF </item>
//    <item> SFDITEM_FIELD__PMU_CTR_DSMODE </item>
//    <item> SFDITEM_FIELD__PMU_CTR_LDOLM </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: PMU_CS  ---------------------------------
// SVD Line: 3338

unsigned int PMU_CS __AT (0x40007004);



// --------------------------------  Field Item: PMU_CS_WUPEN2  -----------------------------------
// SVD Line: 3346

//  <item> SFDITEM_FIELD__PMU_CS_WUPEN2
//    <name> WUPEN2 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40007004) WKUP pin2 Enable </i>
//    <check> 
//      <loc> ( (unsigned int) PMU_CS ) </loc>
//      <o.9..9> WUPEN2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PMU_CS_WUPEN1  -----------------------------------
// SVD Line: 3353

//  <item> SFDITEM_FIELD__PMU_CS_WUPEN1
//    <name> WUPEN1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007004) WKUP pin1 Enable </i>
//    <check> 
//      <loc> ( (unsigned int) PMU_CS ) </loc>
//      <o.8..8> WUPEN1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PMU_CS_VREFRDY  -----------------------------------
// SVD Line: 3360

//  <item> SFDITEM_FIELD__PMU_CS_VREFRDY
//    <name> VREFRDY </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40007004) VREFINT reference voltage ready </i>
//    <check> 
//      <loc> ( (unsigned int) PMU_CS ) </loc>
//      <o.3..3> VREFRDY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PMU_CS_LVDO  ------------------------------------
// SVD Line: 3367

//  <item> SFDITEM_FIELD__PMU_CS_LVDO
//    <name> LVDO </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40007004) low vlotage detector Output </i>
//    <check> 
//      <loc> ( (unsigned int) PMU_CS ) </loc>
//      <o.2..2> LVDO
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PMU_CS_PWDF  ------------------------------------
// SVD Line: 3374

//  <item> SFDITEM_FIELD__PMU_CS_PWDF
//    <name> PWDF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40007004) power down flag </i>
//    <check> 
//      <loc> ( (unsigned int) PMU_CS ) </loc>
//      <o.1..1> PWDF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PMU_CS_WUPF  ------------------------------------
// SVD Line: 3381

//  <item> SFDITEM_FIELD__PMU_CS_WUPF
//    <name> WUPF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40007004) Wakeup flag </i>
//    <check> 
//      <loc> ( (unsigned int) PMU_CS ) </loc>
//      <o.0..0> WUPF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PMU_CS  -------------------------------------
// SVD Line: 3338

//  <rtree> SFDITEM_REG__PMU_CS
//    <name> CS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007004) control/status register </i>
//    <loc> ( (unsigned int)((PMU_CS >> 0) & 0xFFFFFFFF), ((PMU_CS = (PMU_CS & ~(0x300UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x300) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PMU_CS_WUPEN2 </item>
//    <item> SFDITEM_FIELD__PMU_CS_WUPEN1 </item>
//    <item> SFDITEM_FIELD__PMU_CS_VREFRDY </item>
//    <item> SFDITEM_FIELD__PMU_CS_LVDO </item>
//    <item> SFDITEM_FIELD__PMU_CS_PWDF </item>
//    <item> SFDITEM_FIELD__PMU_CS_WUPF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: PMU  --------------------------------------
// SVD Line: 3272

//  <view> PMU
//    <name> PMU </name>
//    <item> SFDITEM_REG__PMU_CTR </item>
//    <item> SFDITEM_REG__PMU_CS </item>
//  </view>
//  


// ----------------------------  Register Item Address: I2C1_CTR1  --------------------------------
// SVD Line: 3408

unsigned int I2C1_CTR1 __AT (0x40005400);



// -------------------------------  Field Item: I2C1_CTR1_I2CEN  ----------------------------------
// SVD Line: 3416

//  <item> SFDITEM_FIELD__I2C1_CTR1_I2CEN
//    <name> I2CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005400) I2C enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.0..0> I2CEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CTR1_TXISIE  ----------------------------------
// SVD Line: 3423

//  <item> SFDITEM_FIELD__I2C1_CTR1_TXISIE
//    <name> TXISIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005400) Enable bit for TX interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.1..1> TXISIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CTR1_RXNEIE  ----------------------------------
// SVD Line: 3430

//  <item> SFDITEM_FIELD__I2C1_CTR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40005400) Enable bit for RX interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.2..2> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CTR1_ADRMIE  ----------------------------------
// SVD Line: 3437

//  <item> SFDITEM_FIELD__I2C1_CTR1_ADRMIE
//    <name> ADRMIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40005400) Enable bit for Address match  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.3..3> ADRMIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CTR1_NACKRIE  ---------------------------------
// SVD Line: 3445

//  <item> SFDITEM_FIELD__I2C1_CTR1_NACKRIE
//    <name> NACKRIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005400) Enable bit for Not acknowledge  received interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.4..4> NACKRIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CTR1_STOPDIE  ---------------------------------
// SVD Line: 3453

//  <item> SFDITEM_FIELD__I2C1_CTR1_STOPDIE
//    <name> STOPDIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005400) Enable bit for STOP detection  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.5..5> STOPDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CTR1_CMPIE  ----------------------------------
// SVD Line: 3461

//  <item> SFDITEM_FIELD__I2C1_CTR1_CMPIE
//    <name> CMPIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005400) Enable bit for Transfer complete  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.6..6> CMPIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CTR1_ERRDIE  ----------------------------------
// SVD Line: 3469

//  <item> SFDITEM_FIELD__I2C1_CTR1_ERRDIE
//    <name> ERRDIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005400) Enable bit for Error detection  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.7..7> ERRDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CTR1_DFCFG  ----------------------------------
// SVD Line: 3477

//  <item> SFDITEM_FIELD__I2C1_CTR1_DFCFG
//    <name> DFCFG </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40005400) Digital filter configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_CTR1 >> 8) & 0xF), ((I2C1_CTR1 = (I2C1_CTR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CTR1_AFDIS  ----------------------------------
// SVD Line: 3484

//  <item> SFDITEM_FIELD__I2C1_CTR1_AFDIS
//    <name> AFDIS </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005400) Analog filter Disable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.12..12> AFDIS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CTR1_SWRST  ----------------------------------
// SVD Line: 3491

//  <item> SFDITEM_FIELD__I2C1_CTR1_SWRST
//    <name> SWRST </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40005400) Software reset </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.13..13> SWRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: I2C1_CTR1_TXDMAREQEN  --------------------------------
// SVD Line: 3498

//  <item> SFDITEM_FIELD__I2C1_CTR1_TXDMAREQEN
//    <name> TXDMAREQEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005400) Enable bit for Transmission  DMA requests </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.14..14> TXDMAREQEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: I2C1_CTR1_RXDMAREQEN  --------------------------------
// SVD Line: 3506

//  <item> SFDITEM_FIELD__I2C1_CTR1_RXDMAREQEN
//    <name> RXDMAREQEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005400) Enable bit for Reception  DMA requests </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.15..15> RXDMAREQEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CTR1_SLVRC  ----------------------------------
// SVD Line: 3514

//  <item> SFDITEM_FIELD__I2C1_CTR1_SLVRC
//    <name> SLVRC </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40005400) Slave response control </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.16..16> SLVRC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: I2C1_CTR1_DISSTRETCH  --------------------------------
// SVD Line: 3521

//  <item> SFDITEM_FIELD__I2C1_CTR1_DISSTRETCH
//    <name> DISSTRETCH </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40005400) Disable clock stretching </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.17..17> DISSTRETCH
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CTR1_WKUPEN  ----------------------------------
// SVD Line: 3528

//  <item> SFDITEM_FIELD__I2C1_CTR1_WKUPEN
//    <name> WKUPEN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40005400) Enable bit for Stop mode Wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.18..18> WKUPEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CTR1_GCEN  -----------------------------------
// SVD Line: 3535

//  <item> SFDITEM_FIELD__I2C1_CTR1_GCEN
//    <name> GCEN </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40005400) Enable bit for General call </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.19..19> GCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CTR1_SMBHAEN  ---------------------------------
// SVD Line: 3542

//  <item> SFDITEM_FIELD__I2C1_CTR1_SMBHAEN
//    <name> SMBHAEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40005400) Enable bit for SMBus Host address </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.20..20> SMBHAEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C1_CTR1_SMBDDAEN  ---------------------------------
// SVD Line: 3549

//  <item> SFDITEM_FIELD__I2C1_CTR1_SMBDDAEN
//    <name> SMBDDAEN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40005400) Enable bit for SMBus Device  Default address </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.21..21> SMBDDAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CTR1_SMBAEN  ----------------------------------
// SVD Line: 3557

//  <item> SFDITEM_FIELD__I2C1_CTR1_SMBAEN
//    <name> SMBAEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40005400) SMBUS alert enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.22..22> SMBAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CTR1_PECMEN  ----------------------------------
// SVD Line: 3564

//  <item> SFDITEM_FIELD__I2C1_CTR1_PECMEN
//    <name> PECMEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40005400) PEC mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR1 ) </loc>
//      <o.23..23> PECMEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_CTR1  -----------------------------------
// SVD Line: 3408

//  <rtree> SFDITEM_REG__I2C1_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005400) Control register 1 </i>
//    <loc> ( (unsigned int)((I2C1_CTR1 >> 0) & 0xFFFFFFFF), ((I2C1_CTR1 = (I2C1_CTR1 & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_CTR1_I2CEN </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_TXISIE </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_ADRMIE </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_NACKRIE </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_STOPDIE </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_CMPIE </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_ERRDIE </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_DFCFG </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_AFDIS </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_SWRST </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_TXDMAREQEN </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_RXDMAREQEN </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_SLVRC </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_DISSTRETCH </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_WKUPEN </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_GCEN </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_SMBHAEN </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_SMBDDAEN </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_SMBAEN </item>
//    <item> SFDITEM_FIELD__I2C1_CTR1_PECMEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_CTR2  --------------------------------
// SVD Line: 3573

unsigned int I2C1_CTR2 __AT (0x40005404);



// ------------------------------  Field Item: I2C1_CTR2_PECCTR  ----------------------------------
// SVD Line: 3582

//  <item> SFDITEM_FIELD__I2C1_CTR2_PECCTR
//    <name> PECCTR </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40005404) PEC byte control </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR2 ) </loc>
//      <o.26..26> PECCTR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CTR2_TENDSEL  ---------------------------------
// SVD Line: 3588

//  <item> SFDITEM_FIELD__I2C1_CTR2_TENDSEL
//    <name> TENDSEL </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40005404) Tranfer end mode selection  (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR2 ) </loc>
//      <o.25..25> TENDSEL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CTR2_RELOADM  ---------------------------------
// SVD Line: 3595

//  <item> SFDITEM_FIELD__I2C1_CTR2_RELOADM
//    <name> RELOADM </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40005404) Bytes number reload mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR2 ) </loc>
//      <o.24..24> RELOADM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CTR2_BNUM  -----------------------------------
// SVD Line: 3601

//  <item> SFDITEM_FIELD__I2C1_CTR2_BNUM
//    <name> BNUM </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40005404) Bytes number </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_CTR2 >> 16) & 0xFF), ((I2C1_CTR2 = (I2C1_CTR2 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CTR2_NACKGEN  ---------------------------------
// SVD Line: 3607

//  <item> SFDITEM_FIELD__I2C1_CTR2_NACKGEN
//    <name> NACKGEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005404) Generate a NACK on I2C bus  (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR2 ) </loc>
//      <o.15..15> NACKGEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CTR2_STOPGEN  ---------------------------------
// SVD Line: 3614

//  <item> SFDITEM_FIELD__I2C1_CTR2_STOPGEN
//    <name> STOPGEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005404) Generate a Stop on I2C bus  (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR2 ) </loc>
//      <o.14..14> STOPGEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C1_CTR2_STARTGEN  ---------------------------------
// SVD Line: 3621

//  <item> SFDITEM_FIELD__I2C1_CTR2_STARTGEN
//    <name> STARTGEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40005404) Generate a Start on I2C bus </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR2 ) </loc>
//      <o.13..13> STARTGEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C1_CTR2_HEAD10AR  ---------------------------------
// SVD Line: 3627

//  <item> SFDITEM_FIELD__I2C1_CTR2_HEAD10AR
//    <name> HEAD10AR </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005404) 10-bit address header only  read direction (master receiver mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR2 ) </loc>
//      <o.12..12> HEAD10AR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CTR2_ADRFMT  ----------------------------------
// SVD Line: 3634

//  <item> SFDITEM_FIELD__I2C1_CTR2_ADRFMT
//    <name> ADRFMT </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005404) Addressing format (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR2 ) </loc>
//      <o.11..11> ADRFMT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CTR2_TDIR  -----------------------------------
// SVD Line: 3640

//  <item> SFDITEM_FIELD__I2C1_CTR2_TDIR
//    <name> TDIR </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005404) Direction of Transfer (master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR2 ) </loc>
//      <o.10..10> TDIR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CTR2_MTADR8  ----------------------------------
// SVD Line: 3647

//  <item> SFDITEM_FIELD__I2C1_CTR2_MTADR8
//    <name> MTADR8 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40005404) Master transfer address  bit 9:8 on I2C bus </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_CTR2 >> 8) & 0x3), ((I2C1_CTR2 = (I2C1_CTR2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CTR2_MTADR1  ----------------------------------
// SVD Line: 3654

//  <item> SFDITEM_FIELD__I2C1_CTR2_MTADR1
//    <name> MTADR1 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40005404) Master transfer address  bit 7:1 on I2C bus </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_CTR2 >> 1) & 0x7F), ((I2C1_CTR2 = (I2C1_CTR2 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CTR2_MTADR0  ----------------------------------
// SVD Line: 3661

//  <item> SFDITEM_FIELD__I2C1_CTR2_MTADR0
//    <name> MTADR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005404) Master transfer address  bit 0 on I2C bus </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CTR2 ) </loc>
//      <o.0..0> MTADR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_CTR2  -----------------------------------
// SVD Line: 3573

//  <rtree> SFDITEM_REG__I2C1_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005404) Control register 2 </i>
//    <loc> ( (unsigned int)((I2C1_CTR2 >> 0) & 0xFFFFFFFF), ((I2C1_CTR2 = (I2C1_CTR2 & ~(0x7FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_CTR2_PECCTR </item>
//    <item> SFDITEM_FIELD__I2C1_CTR2_TENDSEL </item>
//    <item> SFDITEM_FIELD__I2C1_CTR2_RELOADM </item>
//    <item> SFDITEM_FIELD__I2C1_CTR2_BNUM </item>
//    <item> SFDITEM_FIELD__I2C1_CTR2_NACKGEN </item>
//    <item> SFDITEM_FIELD__I2C1_CTR2_STOPGEN </item>
//    <item> SFDITEM_FIELD__I2C1_CTR2_STARTGEN </item>
//    <item> SFDITEM_FIELD__I2C1_CTR2_HEAD10AR </item>
//    <item> SFDITEM_FIELD__I2C1_CTR2_ADRFMT </item>
//    <item> SFDITEM_FIELD__I2C1_CTR2_TDIR </item>
//    <item> SFDITEM_FIELD__I2C1_CTR2_MTADR8 </item>
//    <item> SFDITEM_FIELD__I2C1_CTR2_MTADR1 </item>
//    <item> SFDITEM_FIELD__I2C1_CTR2_MTADR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_SADR1  -------------------------------
// SVD Line: 3670

unsigned int I2C1_SADR1 __AT (0x40005408);



// -----------------------------  Field Item: I2C1_SADR1_SADR1_0  ---------------------------------
// SVD Line: 3679

//  <item> SFDITEM_FIELD__I2C1_SADR1_SADR1_0
//    <name> SADR1_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005408) Slave Address 1 </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SADR1 ) </loc>
//      <o.0..0> SADR1_0
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C1_SADR1_SADR1_1  ---------------------------------
// SVD Line: 3685

//  <item> SFDITEM_FIELD__I2C1_SADR1_SADR1_1
//    <name> SADR1_1 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40005408) Slave Address 1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_SADR1 >> 1) & 0x7F), ((I2C1_SADR1 = (I2C1_SADR1 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C1_SADR1_SADR1_8  ---------------------------------
// SVD Line: 3691

//  <item> SFDITEM_FIELD__I2C1_SADR1_SADR1_8
//    <name> SADR1_8 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40005408) Slave Address 1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_SADR1 >> 8) & 0x3), ((I2C1_SADR1 = (I2C1_SADR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: I2C1_SADR1_SADR1MODE  --------------------------------
// SVD Line: 3697

//  <item> SFDITEM_FIELD__I2C1_SADR1_SADR1MODE
//    <name> SADR1MODE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005408) Slave Address 1 10-bit mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SADR1 ) </loc>
//      <o.10..10> SADR1MODE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C1_SADR1_SADR1EN  ---------------------------------
// SVD Line: 3703

//  <item> SFDITEM_FIELD__I2C1_SADR1_SADR1EN
//    <name> SADR1EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005408) Slave Address 1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SADR1 ) </loc>
//      <o.15..15> SADR1EN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: I2C1_SADR1  -----------------------------------
// SVD Line: 3670

//  <rtree> SFDITEM_REG__I2C1_SADR1
//    <name> SADR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005408) I2C slave address 1 register </i>
//    <loc> ( (unsigned int)((I2C1_SADR1 >> 0) & 0xFFFFFFFF), ((I2C1_SADR1 = (I2C1_SADR1 & ~(0x87FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x87FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_SADR1_SADR1_0 </item>
//    <item> SFDITEM_FIELD__I2C1_SADR1_SADR1_1 </item>
//    <item> SFDITEM_FIELD__I2C1_SADR1_SADR1_8 </item>
//    <item> SFDITEM_FIELD__I2C1_SADR1_SADR1MODE </item>
//    <item> SFDITEM_FIELD__I2C1_SADR1_SADR1EN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_SADR2  -------------------------------
// SVD Line: 3711

unsigned int I2C1_SADR2 __AT (0x4000540C);



// ------------------------------  Field Item: I2C1_SADR2_SADR2  ----------------------------------
// SVD Line: 3720

//  <item> SFDITEM_FIELD__I2C1_SADR2_SADR2
//    <name> SADR2 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x4000540C) Slave Address 2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_SADR2 >> 1) & 0x7F), ((I2C1_SADR2 = (I2C1_SADR2 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C1_SADR2_SADR2MSK  --------------------------------
// SVD Line: 3726

//  <item> SFDITEM_FIELD__I2C1_SADR2_SADR2MSK
//    <name> SADR2MSK </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x4000540C) Slave Address 2 masks </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_SADR2 >> 8) & 0x7), ((I2C1_SADR2 = (I2C1_SADR2 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C1_SADR2_SADR2EN  ---------------------------------
// SVD Line: 3732

//  <item> SFDITEM_FIELD__I2C1_SADR2_SADR2EN
//    <name> SADR2EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000540C) Slave Address 2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SADR2 ) </loc>
//      <o.15..15> SADR2EN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: I2C1_SADR2  -----------------------------------
// SVD Line: 3711

//  <rtree> SFDITEM_REG__I2C1_SADR2
//    <name> SADR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000540C) I2C slave address 2 register </i>
//    <loc> ( (unsigned int)((I2C1_SADR2 >> 0) & 0xFFFFFFFF), ((I2C1_SADR2 = (I2C1_SADR2 & ~(0x87FEUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x87FE) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_SADR2_SADR2 </item>
//    <item> SFDITEM_FIELD__I2C1_SADR2_SADR2MSK </item>
//    <item> SFDITEM_FIELD__I2C1_SADR2_SADR2EN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_TMR  --------------------------------
// SVD Line: 3740

unsigned int I2C1_TMR __AT (0x40005410);



// -------------------------------  Field Item: I2C1_TMR_SCLLT  -----------------------------------
// SVD Line: 3749

//  <item> SFDITEM_FIELD__I2C1_TMR_SCLLT
//    <name> SCLLT </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005410) Master mode SCL low time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TMR >> 0) & 0xFF), ((I2C1_TMR = (I2C1_TMR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_TMR_SCLHT  -----------------------------------
// SVD Line: 3755

//  <item> SFDITEM_FIELD__I2C1_TMR_SCLHT
//    <name> SCLHT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40005410) Master mode SCL high time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TMR >> 8) & 0xFF), ((I2C1_TMR = (I2C1_TMR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_TMR_SDAHT  -----------------------------------
// SVD Line: 3761

//  <item> SFDITEM_FIELD__I2C1_TMR_SDAHT
//    <name> SDAHT </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40005410) SDA hold time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TMR >> 16) & 0xF), ((I2C1_TMR = (I2C1_TMR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_TMR_SDAST  -----------------------------------
// SVD Line: 3767

//  <item> SFDITEM_FIELD__I2C1_TMR_SDAST
//    <name> SDAST </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40005410) SDA setup time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TMR >> 20) & 0xF), ((I2C1_TMR = (I2C1_TMR & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_TMR_TPDIV  -----------------------------------
// SVD Line: 3773

//  <item> SFDITEM_FIELD__I2C1_TMR_TPDIV
//    <name> TPDIV </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40005410) Timing pre-divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TMR >> 28) & 0xF), ((I2C1_TMR = (I2C1_TMR & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_TMR  ------------------------------------
// SVD Line: 3740

//  <rtree> SFDITEM_REG__I2C1_TMR
//    <name> TMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005410) I2C timing register </i>
//    <loc> ( (unsigned int)((I2C1_TMR >> 0) & 0xFFFFFFFF), ((I2C1_TMR = (I2C1_TMR & ~(0xF0FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_TMR_SCLLT </item>
//    <item> SFDITEM_FIELD__I2C1_TMR_SCLHT </item>
//    <item> SFDITEM_FIELD__I2C1_TMR_SDAHT </item>
//    <item> SFDITEM_FIELD__I2C1_TMR_SDAST </item>
//    <item> SFDITEM_FIELD__I2C1_TMR_TPDIV </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_OVRT  --------------------------------
// SVD Line: 3781

unsigned int I2C1_OVRT __AT (0x40005414);



// -------------------------------  Field Item: I2C1_OVRT_TIMA  -----------------------------------
// SVD Line: 3790

//  <item> SFDITEM_FIELD__I2C1_OVRT_TIMA
//    <name> TIMA </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40005414) Bus overtime A </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C1_OVRT >> 0) & 0xFFF), ((I2C1_OVRT = (I2C1_OVRT & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_OVRT_IDLEDEN  ---------------------------------
// SVD Line: 3796

//  <item> SFDITEM_FIELD__I2C1_OVRT_IDLEDEN
//    <name> IDLEDEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005414) Idle clock overtime  detection </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OVRT ) </loc>
//      <o.12..12> IDLEDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_OVRT_TIMAEN  ----------------------------------
// SVD Line: 3803

//  <item> SFDITEM_FIELD__I2C1_OVRT_TIMAEN
//    <name> TIMAEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005414) timer A enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OVRT ) </loc>
//      <o.15..15> TIMAEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_OVRT_TIMB  -----------------------------------
// SVD Line: 3809

//  <item> SFDITEM_FIELD__I2C1_OVRT_TIMB
//    <name> TIMB </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x40005414) Bus overtime B </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C1_OVRT >> 16) & 0xFFF), ((I2C1_OVRT = (I2C1_OVRT & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_OVRT_TIMBEN  ----------------------------------
// SVD Line: 3815

//  <item> SFDITEM_FIELD__I2C1_OVRT_TIMBEN
//    <name> TIMBEN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40005414) timer B enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OVRT ) </loc>
//      <o.31..31> TIMBEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_OVRT  -----------------------------------
// SVD Line: 3781

//  <rtree> SFDITEM_REG__I2C1_OVRT
//    <name> OVRT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005414) I2C overtime register </i>
//    <loc> ( (unsigned int)((I2C1_OVRT >> 0) & 0xFFFFFFFF), ((I2C1_OVRT = (I2C1_OVRT & ~(0x8FFF9FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8FFF9FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_OVRT_TIMA </item>
//    <item> SFDITEM_FIELD__I2C1_OVRT_IDLEDEN </item>
//    <item> SFDITEM_FIELD__I2C1_OVRT_TIMAEN </item>
//    <item> SFDITEM_FIELD__I2C1_OVRT_TIMB </item>
//    <item> SFDITEM_FIELD__I2C1_OVRT_TIMBEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_STS  --------------------------------
// SVD Line: 3823

unsigned int I2C1_STS __AT (0x40005418);



// -------------------------------  Field Item: I2C1_STS_MSLVA  -----------------------------------
// SVD Line: 3831

//  <item> SFDITEM_FIELD__I2C1_STS_MSLVA
//    <name> MSLVA </name>
//    <r> 
//    <i> [Bits 23..17] RO (@ 0x40005418) Matched Slave Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_STS >> 17) & 0x7F) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: I2C1_STS_DIRF  -----------------------------------
// SVD Line: 3838

//  <item> SFDITEM_FIELD__I2C1_STS_DIRF
//    <name> DIRF </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40005418) Slave Transfer direction  flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STS ) </loc>
//      <o.16..16> DIRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_STS_BUSYF  -----------------------------------
// SVD Line: 3846

//  <item> SFDITEM_FIELD__I2C1_STS_BUSYF
//    <name> BUSYF </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40005418) Bus busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STS ) </loc>
//      <o.15..15> BUSYF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_STS_SMBAF  -----------------------------------
// SVD Line: 3853

//  <item> SFDITEM_FIELD__I2C1_STS_SMBAF
//    <name> SMBAF </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40005418) SMBus alert flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STS ) </loc>
//      <o.13..13> SMBAF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_STS_OVRTF  -----------------------------------
// SVD Line: 3860

//  <item> SFDITEM_FIELD__I2C1_STS_OVRTF
//    <name> OVRTF </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40005418) Overtime or tLOW detection  flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STS ) </loc>
//      <o.12..12> OVRTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_STS_PECERRF  ----------------------------------
// SVD Line: 3868

//  <item> SFDITEM_FIELD__I2C1_STS_PECERRF
//    <name> PECERRF </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40005418) PEC Error flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STS ) </loc>
//      <o.11..11> PECERRF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_STS_OVRF  -----------------------------------
// SVD Line: 3875

//  <item> SFDITEM_FIELD__I2C1_STS_OVRF
//    <name> OVRF </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40005418) Slave Overflow/Underflow flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STS ) </loc>
//      <o.10..10> OVRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_STS_ARBLOF  ----------------------------------
// SVD Line: 3882

//  <item> SFDITEM_FIELD__I2C1_STS_ARBLOF
//    <name> ARBLOF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40005418) Arbitration lost flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STS ) </loc>
//      <o.9..9> ARBLOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_STS_BUSERRF  ----------------------------------
// SVD Line: 3889

//  <item> SFDITEM_FIELD__I2C1_STS_BUSERRF
//    <name> BUSERRF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40005418) Bus error flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STS ) </loc>
//      <o.8..8> BUSERRF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_STS_RLDF  -----------------------------------
// SVD Line: 3896

//  <item> SFDITEM_FIELD__I2C1_STS_RLDF
//    <name> RLDF </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005418) Reload flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STS ) </loc>
//      <o.7..7> RLDF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_STS_CMPF  -----------------------------------
// SVD Line: 3903

//  <item> SFDITEM_FIELD__I2C1_STS_CMPF
//    <name> CMPF </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005418) Master mode Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STS ) </loc>
//      <o.6..6> CMPF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_STS_STOPF  -----------------------------------
// SVD Line: 3911

//  <item> SFDITEM_FIELD__I2C1_STS_STOPF
//    <name> STOPF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40005418) Stop detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STS ) </loc>
//      <o.5..5> STOPF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_STS_NACKF  -----------------------------------
// SVD Line: 3918

//  <item> SFDITEM_FIELD__I2C1_STS_NACKF
//    <name> NACKF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005418) NACK received flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STS ) </loc>
//      <o.4..4> NACKF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_STS_ADRF  -----------------------------------
// SVD Line: 3925

//  <item> SFDITEM_FIELD__I2C1_STS_ADRF
//    <name> ADRF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40005418) Slave mode Address matched  flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STS ) </loc>
//      <o.3..3> ADRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_STS_RXNEF  -----------------------------------
// SVD Line: 3933

//  <item> SFDITEM_FIELD__I2C1_STS_RXNEF
//    <name> RXNEF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005418) Data register not empty in  receiving mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STS ) </loc>
//      <o.2..2> RXNEF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_STS_TXINTF  ----------------------------------
// SVD Line: 3941

//  <item> SFDITEM_FIELD__I2C1_STS_TXINTF
//    <name> TXINTF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005418) Transmit interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STS ) </loc>
//      <o.1..1> TXINTF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_STS_TXEF  -----------------------------------
// SVD Line: 3948

//  <item> SFDITEM_FIELD__I2C1_STS_TXEF
//    <name> TXEF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005418) Data register empty flag in  transmitting mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STS ) </loc>
//      <o.0..0> TXEF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_STS  ------------------------------------
// SVD Line: 3823

//  <rtree> SFDITEM_REG__I2C1_STS
//    <name> STS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005418) Status register </i>
//    <loc> ( (unsigned int)((I2C1_STS >> 0) & 0xFFFFFFFF), ((I2C1_STS = (I2C1_STS & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_STS_MSLVA </item>
//    <item> SFDITEM_FIELD__I2C1_STS_DIRF </item>
//    <item> SFDITEM_FIELD__I2C1_STS_BUSYF </item>
//    <item> SFDITEM_FIELD__I2C1_STS_SMBAF </item>
//    <item> SFDITEM_FIELD__I2C1_STS_OVRTF </item>
//    <item> SFDITEM_FIELD__I2C1_STS_PECERRF </item>
//    <item> SFDITEM_FIELD__I2C1_STS_OVRF </item>
//    <item> SFDITEM_FIELD__I2C1_STS_ARBLOF </item>
//    <item> SFDITEM_FIELD__I2C1_STS_BUSERRF </item>
//    <item> SFDITEM_FIELD__I2C1_STS_RLDF </item>
//    <item> SFDITEM_FIELD__I2C1_STS_CMPF </item>
//    <item> SFDITEM_FIELD__I2C1_STS_STOPF </item>
//    <item> SFDITEM_FIELD__I2C1_STS_NACKF </item>
//    <item> SFDITEM_FIELD__I2C1_STS_ADRF </item>
//    <item> SFDITEM_FIELD__I2C1_STS_RXNEF </item>
//    <item> SFDITEM_FIELD__I2C1_STS_TXINTF </item>
//    <item> SFDITEM_FIELD__I2C1_STS_TXEF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_STSC  --------------------------------
// SVD Line: 3958

unsigned int I2C1_STSC __AT (0x4000541C);



// ------------------------------  Field Item: I2C1_STSC_SMBAFC  ----------------------------------
// SVD Line: 3967

//  <item> SFDITEM_FIELD__I2C1_STSC_SMBAFC
//    <name> SMBAFC </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x4000541C) SMBus alert flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STSC ) </loc>
//      <o.13..13> SMBAFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_STSC_OVRTFC  ----------------------------------
// SVD Line: 3973

//  <item> SFDITEM_FIELD__I2C1_STSC_OVRTFC
//    <name> OVRTFC </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x4000541C) Overtime detection flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STSC ) </loc>
//      <o.12..12> OVRTFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C1_STSC_PECERRFC  ---------------------------------
// SVD Line: 3980

//  <item> SFDITEM_FIELD__I2C1_STSC_PECERRFC
//    <name> PECERRFC </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x4000541C) PEC Error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STSC ) </loc>
//      <o.11..11> PECERRFC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_STSC_OVRFC  ----------------------------------
// SVD Line: 3986

//  <item> SFDITEM_FIELD__I2C1_STSC_OVRFC
//    <name> OVRFC </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x4000541C) Slave Overflow/Underflow  flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STSC ) </loc>
//      <o.10..10> OVRFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_STSC_ARLOFC  ----------------------------------
// SVD Line: 3993

//  <item> SFDITEM_FIELD__I2C1_STSC_ARLOFC
//    <name> ARLOFC </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x4000541C) Arbitration Lost flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STSC ) </loc>
//      <o.9..9> ARLOFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C1_STSC_BUSERRFC  ---------------------------------
// SVD Line: 4000

//  <item> SFDITEM_FIELD__I2C1_STSC_BUSERRFC
//    <name> BUSERRFC </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x4000541C) Bus error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STSC ) </loc>
//      <o.8..8> BUSERRFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_STSC_STOPFC  ----------------------------------
// SVD Line: 4006

//  <item> SFDITEM_FIELD__I2C1_STSC_STOPFC
//    <name> STOPFC </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x4000541C) Stop detection flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STSC ) </loc>
//      <o.5..5> STOPFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_STSC_NACKFC  ----------------------------------
// SVD Line: 4012

//  <item> SFDITEM_FIELD__I2C1_STSC_NACKFC
//    <name> NACKFC </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x4000541C) NACK received flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STSC ) </loc>
//      <o.4..4> NACKFC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_STSC_ADRFC  ----------------------------------
// SVD Line: 4018

//  <item> SFDITEM_FIELD__I2C1_STSC_ADRFC
//    <name> ADRFC </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x4000541C) Slave mode Address matched  flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_STSC ) </loc>
//      <o.3..3> ADRFC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_STSC  -----------------------------------
// SVD Line: 3958

//  <rtree> SFDITEM_REG__I2C1_STSC
//    <name> STSC </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000541C) Status clear register </i>
//    <loc> ( (unsigned int)((I2C1_STSC >> 0) & 0xFFFFFFFF), ((I2C1_STSC = (I2C1_STSC & ~(0x3F38UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F38) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_STSC_SMBAFC </item>
//    <item> SFDITEM_FIELD__I2C1_STSC_OVRTFC </item>
//    <item> SFDITEM_FIELD__I2C1_STSC_PECERRFC </item>
//    <item> SFDITEM_FIELD__I2C1_STSC_OVRFC </item>
//    <item> SFDITEM_FIELD__I2C1_STSC_ARLOFC </item>
//    <item> SFDITEM_FIELD__I2C1_STSC_BUSERRFC </item>
//    <item> SFDITEM_FIELD__I2C1_STSC_STOPFC </item>
//    <item> SFDITEM_FIELD__I2C1_STSC_NACKFC </item>
//    <item> SFDITEM_FIELD__I2C1_STSC_ADRFC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: I2C1_PECCODE  ------------------------------
// SVD Line: 4027

unsigned int I2C1_PECCODE __AT (0x40005420);



// ----------------------------  Field Item: I2C1_PECCODE_PECCODE  --------------------------------
// SVD Line: 4036

//  <item> SFDITEM_FIELD__I2C1_PECCODE_PECCODE
//    <name> PECCODE </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40005420) Received PEC code </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_PECCODE >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: I2C1_PECCODE  ----------------------------------
// SVD Line: 4027

//  <rtree> SFDITEM_REG__I2C1_PECCODE
//    <name> PECCODE </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005420) I2C received PEC code register </i>
//    <loc> ( (unsigned int)((I2C1_PECCODE >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C1_PECCODE_PECCODE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_RXBUF  -------------------------------
// SVD Line: 4044

unsigned int I2C1_RXBUF __AT (0x40005424);



// ------------------------------  Field Item: I2C1_RXBUF_RXBUF  ----------------------------------
// SVD Line: 4053

//  <item> SFDITEM_FIELD__I2C1_RXBUF_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40005424) Receive buffer register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_RXBUF >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: I2C1_RXBUF  -----------------------------------
// SVD Line: 4044

//  <rtree> SFDITEM_REG__I2C1_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005424) Receive buffer register </i>
//    <loc> ( (unsigned int)((I2C1_RXBUF >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C1_RXBUF_RXBUF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_TXBUF  -------------------------------
// SVD Line: 4061

unsigned int I2C1_TXBUF __AT (0x40005428);



// ------------------------------  Field Item: I2C1_TXBUF_TXBUF  ----------------------------------
// SVD Line: 4070

//  <item> SFDITEM_FIELD__I2C1_TXBUF_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005428) Transmit buffer register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TXBUF >> 0) & 0xFF), ((I2C1_TXBUF = (I2C1_TXBUF & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: I2C1_TXBUF  -----------------------------------
// SVD Line: 4061

//  <rtree> SFDITEM_REG__I2C1_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005428) Transmit buffer register </i>
//    <loc> ( (unsigned int)((I2C1_TXBUF >> 0) & 0xFFFFFFFF), ((I2C1_TXBUF = (I2C1_TXBUF & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_TXBUF_TXBUF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: I2C1  -------------------------------------
// SVD Line: 3392

//  <view> I2C1
//    <name> I2C1 </name>
//    <item> SFDITEM_REG__I2C1_CTR1 </item>
//    <item> SFDITEM_REG__I2C1_CTR2 </item>
//    <item> SFDITEM_REG__I2C1_SADR1 </item>
//    <item> SFDITEM_REG__I2C1_SADR2 </item>
//    <item> SFDITEM_REG__I2C1_TMR </item>
//    <item> SFDITEM_REG__I2C1_OVRT </item>
//    <item> SFDITEM_REG__I2C1_STS </item>
//    <item> SFDITEM_REG__I2C1_STSC </item>
//    <item> SFDITEM_REG__I2C1_PECCODE </item>
//    <item> SFDITEM_REG__I2C1_RXBUF </item>
//    <item> SFDITEM_REG__I2C1_TXBUF </item>
//  </view>
//  


// ----------------------------  Register Item Address: I2C2_CTR1  --------------------------------
// SVD Line: 3408

unsigned int I2C2_CTR1 __AT (0x40005800);



// -------------------------------  Field Item: I2C2_CTR1_I2CEN  ----------------------------------
// SVD Line: 3416

//  <item> SFDITEM_FIELD__I2C2_CTR1_I2CEN
//    <name> I2CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005800) I2C enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.0..0> I2CEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CTR1_TXISIE  ----------------------------------
// SVD Line: 3423

//  <item> SFDITEM_FIELD__I2C2_CTR1_TXISIE
//    <name> TXISIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005800) Enable bit for TX interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.1..1> TXISIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CTR1_RXNEIE  ----------------------------------
// SVD Line: 3430

//  <item> SFDITEM_FIELD__I2C2_CTR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40005800) Enable bit for RX interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.2..2> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CTR1_ADRMIE  ----------------------------------
// SVD Line: 3437

//  <item> SFDITEM_FIELD__I2C2_CTR1_ADRMIE
//    <name> ADRMIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40005800) Enable bit for Address match  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.3..3> ADRMIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CTR1_NACKRIE  ---------------------------------
// SVD Line: 3445

//  <item> SFDITEM_FIELD__I2C2_CTR1_NACKRIE
//    <name> NACKRIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005800) Enable bit for Not acknowledge  received interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.4..4> NACKRIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CTR1_STOPDIE  ---------------------------------
// SVD Line: 3453

//  <item> SFDITEM_FIELD__I2C2_CTR1_STOPDIE
//    <name> STOPDIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005800) Enable bit for STOP detection  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.5..5> STOPDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CTR1_CMPIE  ----------------------------------
// SVD Line: 3461

//  <item> SFDITEM_FIELD__I2C2_CTR1_CMPIE
//    <name> CMPIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005800) Enable bit for Transfer complete  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.6..6> CMPIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CTR1_ERRDIE  ----------------------------------
// SVD Line: 3469

//  <item> SFDITEM_FIELD__I2C2_CTR1_ERRDIE
//    <name> ERRDIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005800) Enable bit for Error detection  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.7..7> ERRDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CTR1_DFCFG  ----------------------------------
// SVD Line: 3477

//  <item> SFDITEM_FIELD__I2C2_CTR1_DFCFG
//    <name> DFCFG </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40005800) Digital filter configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_CTR1 >> 8) & 0xF), ((I2C2_CTR1 = (I2C2_CTR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CTR1_AFDIS  ----------------------------------
// SVD Line: 3484

//  <item> SFDITEM_FIELD__I2C2_CTR1_AFDIS
//    <name> AFDIS </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005800) Analog filter Disable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.12..12> AFDIS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CTR1_SWRST  ----------------------------------
// SVD Line: 3491

//  <item> SFDITEM_FIELD__I2C2_CTR1_SWRST
//    <name> SWRST </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40005800) Software reset </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.13..13> SWRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: I2C2_CTR1_TXDMAREQEN  --------------------------------
// SVD Line: 3498

//  <item> SFDITEM_FIELD__I2C2_CTR1_TXDMAREQEN
//    <name> TXDMAREQEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005800) Enable bit for Transmission  DMA requests </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.14..14> TXDMAREQEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: I2C2_CTR1_RXDMAREQEN  --------------------------------
// SVD Line: 3506

//  <item> SFDITEM_FIELD__I2C2_CTR1_RXDMAREQEN
//    <name> RXDMAREQEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005800) Enable bit for Reception  DMA requests </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.15..15> RXDMAREQEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CTR1_SLVRC  ----------------------------------
// SVD Line: 3514

//  <item> SFDITEM_FIELD__I2C2_CTR1_SLVRC
//    <name> SLVRC </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40005800) Slave response control </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.16..16> SLVRC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: I2C2_CTR1_DISSTRETCH  --------------------------------
// SVD Line: 3521

//  <item> SFDITEM_FIELD__I2C2_CTR1_DISSTRETCH
//    <name> DISSTRETCH </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40005800) Disable clock stretching </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.17..17> DISSTRETCH
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CTR1_WKUPEN  ----------------------------------
// SVD Line: 3528

//  <item> SFDITEM_FIELD__I2C2_CTR1_WKUPEN
//    <name> WKUPEN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40005800) Enable bit for Stop mode Wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.18..18> WKUPEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CTR1_GCEN  -----------------------------------
// SVD Line: 3535

//  <item> SFDITEM_FIELD__I2C2_CTR1_GCEN
//    <name> GCEN </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40005800) Enable bit for General call </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.19..19> GCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CTR1_SMBHAEN  ---------------------------------
// SVD Line: 3542

//  <item> SFDITEM_FIELD__I2C2_CTR1_SMBHAEN
//    <name> SMBHAEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40005800) Enable bit for SMBus Host address </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.20..20> SMBHAEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C2_CTR1_SMBDDAEN  ---------------------------------
// SVD Line: 3549

//  <item> SFDITEM_FIELD__I2C2_CTR1_SMBDDAEN
//    <name> SMBDDAEN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40005800) Enable bit for SMBus Device  Default address </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.21..21> SMBDDAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CTR1_SMBAEN  ----------------------------------
// SVD Line: 3557

//  <item> SFDITEM_FIELD__I2C2_CTR1_SMBAEN
//    <name> SMBAEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40005800) SMBUS alert enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.22..22> SMBAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CTR1_PECMEN  ----------------------------------
// SVD Line: 3564

//  <item> SFDITEM_FIELD__I2C2_CTR1_PECMEN
//    <name> PECMEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40005800) PEC mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR1 ) </loc>
//      <o.23..23> PECMEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_CTR1  -----------------------------------
// SVD Line: 3408

//  <rtree> SFDITEM_REG__I2C2_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005800) Control register 1 </i>
//    <loc> ( (unsigned int)((I2C2_CTR1 >> 0) & 0xFFFFFFFF), ((I2C2_CTR1 = (I2C2_CTR1 & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_CTR1_I2CEN </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_TXISIE </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_ADRMIE </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_NACKRIE </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_STOPDIE </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_CMPIE </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_ERRDIE </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_DFCFG </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_AFDIS </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_SWRST </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_TXDMAREQEN </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_RXDMAREQEN </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_SLVRC </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_DISSTRETCH </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_WKUPEN </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_GCEN </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_SMBHAEN </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_SMBDDAEN </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_SMBAEN </item>
//    <item> SFDITEM_FIELD__I2C2_CTR1_PECMEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_CTR2  --------------------------------
// SVD Line: 3573

unsigned int I2C2_CTR2 __AT (0x40005804);



// ------------------------------  Field Item: I2C2_CTR2_PECCTR  ----------------------------------
// SVD Line: 3582

//  <item> SFDITEM_FIELD__I2C2_CTR2_PECCTR
//    <name> PECCTR </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40005804) PEC byte control </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR2 ) </loc>
//      <o.26..26> PECCTR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CTR2_TENDSEL  ---------------------------------
// SVD Line: 3588

//  <item> SFDITEM_FIELD__I2C2_CTR2_TENDSEL
//    <name> TENDSEL </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40005804) Tranfer end mode selection  (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR2 ) </loc>
//      <o.25..25> TENDSEL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CTR2_RELOADM  ---------------------------------
// SVD Line: 3595

//  <item> SFDITEM_FIELD__I2C2_CTR2_RELOADM
//    <name> RELOADM </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40005804) Bytes number reload mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR2 ) </loc>
//      <o.24..24> RELOADM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CTR2_BNUM  -----------------------------------
// SVD Line: 3601

//  <item> SFDITEM_FIELD__I2C2_CTR2_BNUM
//    <name> BNUM </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40005804) Bytes number </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_CTR2 >> 16) & 0xFF), ((I2C2_CTR2 = (I2C2_CTR2 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CTR2_NACKGEN  ---------------------------------
// SVD Line: 3607

//  <item> SFDITEM_FIELD__I2C2_CTR2_NACKGEN
//    <name> NACKGEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005804) Generate a NACK on I2C bus  (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR2 ) </loc>
//      <o.15..15> NACKGEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CTR2_STOPGEN  ---------------------------------
// SVD Line: 3614

//  <item> SFDITEM_FIELD__I2C2_CTR2_STOPGEN
//    <name> STOPGEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005804) Generate a Stop on I2C bus  (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR2 ) </loc>
//      <o.14..14> STOPGEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C2_CTR2_STARTGEN  ---------------------------------
// SVD Line: 3621

//  <item> SFDITEM_FIELD__I2C2_CTR2_STARTGEN
//    <name> STARTGEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40005804) Generate a Start on I2C bus </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR2 ) </loc>
//      <o.13..13> STARTGEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C2_CTR2_HEAD10AR  ---------------------------------
// SVD Line: 3627

//  <item> SFDITEM_FIELD__I2C2_CTR2_HEAD10AR
//    <name> HEAD10AR </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005804) 10-bit address header only  read direction (master receiver mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR2 ) </loc>
//      <o.12..12> HEAD10AR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CTR2_ADRFMT  ----------------------------------
// SVD Line: 3634

//  <item> SFDITEM_FIELD__I2C2_CTR2_ADRFMT
//    <name> ADRFMT </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005804) Addressing format (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR2 ) </loc>
//      <o.11..11> ADRFMT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CTR2_TDIR  -----------------------------------
// SVD Line: 3640

//  <item> SFDITEM_FIELD__I2C2_CTR2_TDIR
//    <name> TDIR </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005804) Direction of Transfer (master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR2 ) </loc>
//      <o.10..10> TDIR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CTR2_MTADR8  ----------------------------------
// SVD Line: 3647

//  <item> SFDITEM_FIELD__I2C2_CTR2_MTADR8
//    <name> MTADR8 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40005804) Master transfer address  bit 9:8 on I2C bus </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_CTR2 >> 8) & 0x3), ((I2C2_CTR2 = (I2C2_CTR2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CTR2_MTADR1  ----------------------------------
// SVD Line: 3654

//  <item> SFDITEM_FIELD__I2C2_CTR2_MTADR1
//    <name> MTADR1 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40005804) Master transfer address  bit 7:1 on I2C bus </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_CTR2 >> 1) & 0x7F), ((I2C2_CTR2 = (I2C2_CTR2 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CTR2_MTADR0  ----------------------------------
// SVD Line: 3661

//  <item> SFDITEM_FIELD__I2C2_CTR2_MTADR0
//    <name> MTADR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005804) Master transfer address  bit 0 on I2C bus </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CTR2 ) </loc>
//      <o.0..0> MTADR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_CTR2  -----------------------------------
// SVD Line: 3573

//  <rtree> SFDITEM_REG__I2C2_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005804) Control register 2 </i>
//    <loc> ( (unsigned int)((I2C2_CTR2 >> 0) & 0xFFFFFFFF), ((I2C2_CTR2 = (I2C2_CTR2 & ~(0x7FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_CTR2_PECCTR </item>
//    <item> SFDITEM_FIELD__I2C2_CTR2_TENDSEL </item>
//    <item> SFDITEM_FIELD__I2C2_CTR2_RELOADM </item>
//    <item> SFDITEM_FIELD__I2C2_CTR2_BNUM </item>
//    <item> SFDITEM_FIELD__I2C2_CTR2_NACKGEN </item>
//    <item> SFDITEM_FIELD__I2C2_CTR2_STOPGEN </item>
//    <item> SFDITEM_FIELD__I2C2_CTR2_STARTGEN </item>
//    <item> SFDITEM_FIELD__I2C2_CTR2_HEAD10AR </item>
//    <item> SFDITEM_FIELD__I2C2_CTR2_ADRFMT </item>
//    <item> SFDITEM_FIELD__I2C2_CTR2_TDIR </item>
//    <item> SFDITEM_FIELD__I2C2_CTR2_MTADR8 </item>
//    <item> SFDITEM_FIELD__I2C2_CTR2_MTADR1 </item>
//    <item> SFDITEM_FIELD__I2C2_CTR2_MTADR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_SADR1  -------------------------------
// SVD Line: 3670

unsigned int I2C2_SADR1 __AT (0x40005808);



// -----------------------------  Field Item: I2C2_SADR1_SADR1_0  ---------------------------------
// SVD Line: 3679

//  <item> SFDITEM_FIELD__I2C2_SADR1_SADR1_0
//    <name> SADR1_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005808) Slave Address 1 </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SADR1 ) </loc>
//      <o.0..0> SADR1_0
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C2_SADR1_SADR1_1  ---------------------------------
// SVD Line: 3685

//  <item> SFDITEM_FIELD__I2C2_SADR1_SADR1_1
//    <name> SADR1_1 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40005808) Slave Address 1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_SADR1 >> 1) & 0x7F), ((I2C2_SADR1 = (I2C2_SADR1 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C2_SADR1_SADR1_8  ---------------------------------
// SVD Line: 3691

//  <item> SFDITEM_FIELD__I2C2_SADR1_SADR1_8
//    <name> SADR1_8 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40005808) Slave Address 1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_SADR1 >> 8) & 0x3), ((I2C2_SADR1 = (I2C2_SADR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: I2C2_SADR1_SADR1MODE  --------------------------------
// SVD Line: 3697

//  <item> SFDITEM_FIELD__I2C2_SADR1_SADR1MODE
//    <name> SADR1MODE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005808) Slave Address 1 10-bit mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SADR1 ) </loc>
//      <o.10..10> SADR1MODE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C2_SADR1_SADR1EN  ---------------------------------
// SVD Line: 3703

//  <item> SFDITEM_FIELD__I2C2_SADR1_SADR1EN
//    <name> SADR1EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005808) Slave Address 1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SADR1 ) </loc>
//      <o.15..15> SADR1EN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: I2C2_SADR1  -----------------------------------
// SVD Line: 3670

//  <rtree> SFDITEM_REG__I2C2_SADR1
//    <name> SADR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005808) I2C slave address 1 register </i>
//    <loc> ( (unsigned int)((I2C2_SADR1 >> 0) & 0xFFFFFFFF), ((I2C2_SADR1 = (I2C2_SADR1 & ~(0x87FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x87FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_SADR1_SADR1_0 </item>
//    <item> SFDITEM_FIELD__I2C2_SADR1_SADR1_1 </item>
//    <item> SFDITEM_FIELD__I2C2_SADR1_SADR1_8 </item>
//    <item> SFDITEM_FIELD__I2C2_SADR1_SADR1MODE </item>
//    <item> SFDITEM_FIELD__I2C2_SADR1_SADR1EN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_SADR2  -------------------------------
// SVD Line: 3711

unsigned int I2C2_SADR2 __AT (0x4000580C);



// ------------------------------  Field Item: I2C2_SADR2_SADR2  ----------------------------------
// SVD Line: 3720

//  <item> SFDITEM_FIELD__I2C2_SADR2_SADR2
//    <name> SADR2 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x4000580C) Slave Address 2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_SADR2 >> 1) & 0x7F), ((I2C2_SADR2 = (I2C2_SADR2 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C2_SADR2_SADR2MSK  --------------------------------
// SVD Line: 3726

//  <item> SFDITEM_FIELD__I2C2_SADR2_SADR2MSK
//    <name> SADR2MSK </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x4000580C) Slave Address 2 masks </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_SADR2 >> 8) & 0x7), ((I2C2_SADR2 = (I2C2_SADR2 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C2_SADR2_SADR2EN  ---------------------------------
// SVD Line: 3732

//  <item> SFDITEM_FIELD__I2C2_SADR2_SADR2EN
//    <name> SADR2EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000580C) Slave Address 2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SADR2 ) </loc>
//      <o.15..15> SADR2EN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: I2C2_SADR2  -----------------------------------
// SVD Line: 3711

//  <rtree> SFDITEM_REG__I2C2_SADR2
//    <name> SADR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000580C) I2C slave address 2 register </i>
//    <loc> ( (unsigned int)((I2C2_SADR2 >> 0) & 0xFFFFFFFF), ((I2C2_SADR2 = (I2C2_SADR2 & ~(0x87FEUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x87FE) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_SADR2_SADR2 </item>
//    <item> SFDITEM_FIELD__I2C2_SADR2_SADR2MSK </item>
//    <item> SFDITEM_FIELD__I2C2_SADR2_SADR2EN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C2_TMR  --------------------------------
// SVD Line: 3740

unsigned int I2C2_TMR __AT (0x40005810);



// -------------------------------  Field Item: I2C2_TMR_SCLLT  -----------------------------------
// SVD Line: 3749

//  <item> SFDITEM_FIELD__I2C2_TMR_SCLLT
//    <name> SCLLT </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005810) Master mode SCL low time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TMR >> 0) & 0xFF), ((I2C2_TMR = (I2C2_TMR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C2_TMR_SCLHT  -----------------------------------
// SVD Line: 3755

//  <item> SFDITEM_FIELD__I2C2_TMR_SCLHT
//    <name> SCLHT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40005810) Master mode SCL high time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TMR >> 8) & 0xFF), ((I2C2_TMR = (I2C2_TMR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C2_TMR_SDAHT  -----------------------------------
// SVD Line: 3761

//  <item> SFDITEM_FIELD__I2C2_TMR_SDAHT
//    <name> SDAHT </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40005810) SDA hold time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TMR >> 16) & 0xF), ((I2C2_TMR = (I2C2_TMR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C2_TMR_SDAST  -----------------------------------
// SVD Line: 3767

//  <item> SFDITEM_FIELD__I2C2_TMR_SDAST
//    <name> SDAST </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40005810) SDA setup time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TMR >> 20) & 0xF), ((I2C2_TMR = (I2C2_TMR & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C2_TMR_TPDIV  -----------------------------------
// SVD Line: 3773

//  <item> SFDITEM_FIELD__I2C2_TMR_TPDIV
//    <name> TPDIV </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40005810) Timing pre-divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TMR >> 28) & 0xF), ((I2C2_TMR = (I2C2_TMR & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_TMR  ------------------------------------
// SVD Line: 3740

//  <rtree> SFDITEM_REG__I2C2_TMR
//    <name> TMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005810) I2C timing register </i>
//    <loc> ( (unsigned int)((I2C2_TMR >> 0) & 0xFFFFFFFF), ((I2C2_TMR = (I2C2_TMR & ~(0xF0FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_TMR_SCLLT </item>
//    <item> SFDITEM_FIELD__I2C2_TMR_SCLHT </item>
//    <item> SFDITEM_FIELD__I2C2_TMR_SDAHT </item>
//    <item> SFDITEM_FIELD__I2C2_TMR_SDAST </item>
//    <item> SFDITEM_FIELD__I2C2_TMR_TPDIV </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_OVRT  --------------------------------
// SVD Line: 3781

unsigned int I2C2_OVRT __AT (0x40005814);



// -------------------------------  Field Item: I2C2_OVRT_TIMA  -----------------------------------
// SVD Line: 3790

//  <item> SFDITEM_FIELD__I2C2_OVRT_TIMA
//    <name> TIMA </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40005814) Bus overtime A </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C2_OVRT >> 0) & 0xFFF), ((I2C2_OVRT = (I2C2_OVRT & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C2_OVRT_IDLEDEN  ---------------------------------
// SVD Line: 3796

//  <item> SFDITEM_FIELD__I2C2_OVRT_IDLEDEN
//    <name> IDLEDEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005814) Idle clock overtime  detection </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_OVRT ) </loc>
//      <o.12..12> IDLEDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_OVRT_TIMAEN  ----------------------------------
// SVD Line: 3803

//  <item> SFDITEM_FIELD__I2C2_OVRT_TIMAEN
//    <name> TIMAEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005814) timer A enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_OVRT ) </loc>
//      <o.15..15> TIMAEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_OVRT_TIMB  -----------------------------------
// SVD Line: 3809

//  <item> SFDITEM_FIELD__I2C2_OVRT_TIMB
//    <name> TIMB </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x40005814) Bus overtime B </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C2_OVRT >> 16) & 0xFFF), ((I2C2_OVRT = (I2C2_OVRT & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C2_OVRT_TIMBEN  ----------------------------------
// SVD Line: 3815

//  <item> SFDITEM_FIELD__I2C2_OVRT_TIMBEN
//    <name> TIMBEN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40005814) timer B enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_OVRT ) </loc>
//      <o.31..31> TIMBEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_OVRT  -----------------------------------
// SVD Line: 3781

//  <rtree> SFDITEM_REG__I2C2_OVRT
//    <name> OVRT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005814) I2C overtime register </i>
//    <loc> ( (unsigned int)((I2C2_OVRT >> 0) & 0xFFFFFFFF), ((I2C2_OVRT = (I2C2_OVRT & ~(0x8FFF9FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8FFF9FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_OVRT_TIMA </item>
//    <item> SFDITEM_FIELD__I2C2_OVRT_IDLEDEN </item>
//    <item> SFDITEM_FIELD__I2C2_OVRT_TIMAEN </item>
//    <item> SFDITEM_FIELD__I2C2_OVRT_TIMB </item>
//    <item> SFDITEM_FIELD__I2C2_OVRT_TIMBEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C2_STS  --------------------------------
// SVD Line: 3823

unsigned int I2C2_STS __AT (0x40005818);



// -------------------------------  Field Item: I2C2_STS_MSLVA  -----------------------------------
// SVD Line: 3831

//  <item> SFDITEM_FIELD__I2C2_STS_MSLVA
//    <name> MSLVA </name>
//    <r> 
//    <i> [Bits 23..17] RO (@ 0x40005818) Matched Slave Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_STS >> 17) & 0x7F) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: I2C2_STS_DIRF  -----------------------------------
// SVD Line: 3838

//  <item> SFDITEM_FIELD__I2C2_STS_DIRF
//    <name> DIRF </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40005818) Slave Transfer direction  flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STS ) </loc>
//      <o.16..16> DIRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_STS_BUSYF  -----------------------------------
// SVD Line: 3846

//  <item> SFDITEM_FIELD__I2C2_STS_BUSYF
//    <name> BUSYF </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40005818) Bus busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STS ) </loc>
//      <o.15..15> BUSYF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_STS_SMBAF  -----------------------------------
// SVD Line: 3853

//  <item> SFDITEM_FIELD__I2C2_STS_SMBAF
//    <name> SMBAF </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40005818) SMBus alert flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STS ) </loc>
//      <o.13..13> SMBAF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_STS_OVRTF  -----------------------------------
// SVD Line: 3860

//  <item> SFDITEM_FIELD__I2C2_STS_OVRTF
//    <name> OVRTF </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40005818) Overtime or tLOW detection  flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STS ) </loc>
//      <o.12..12> OVRTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_STS_PECERRF  ----------------------------------
// SVD Line: 3868

//  <item> SFDITEM_FIELD__I2C2_STS_PECERRF
//    <name> PECERRF </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40005818) PEC Error flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STS ) </loc>
//      <o.11..11> PECERRF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_STS_OVRF  -----------------------------------
// SVD Line: 3875

//  <item> SFDITEM_FIELD__I2C2_STS_OVRF
//    <name> OVRF </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40005818) Slave Overflow/Underflow flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STS ) </loc>
//      <o.10..10> OVRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_STS_ARBLOF  ----------------------------------
// SVD Line: 3882

//  <item> SFDITEM_FIELD__I2C2_STS_ARBLOF
//    <name> ARBLOF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40005818) Arbitration lost flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STS ) </loc>
//      <o.9..9> ARBLOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_STS_BUSERRF  ----------------------------------
// SVD Line: 3889

//  <item> SFDITEM_FIELD__I2C2_STS_BUSERRF
//    <name> BUSERRF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40005818) Bus error flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STS ) </loc>
//      <o.8..8> BUSERRF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_STS_RLDF  -----------------------------------
// SVD Line: 3896

//  <item> SFDITEM_FIELD__I2C2_STS_RLDF
//    <name> RLDF </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005818) Reload flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STS ) </loc>
//      <o.7..7> RLDF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_STS_CMPF  -----------------------------------
// SVD Line: 3903

//  <item> SFDITEM_FIELD__I2C2_STS_CMPF
//    <name> CMPF </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005818) Master mode Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STS ) </loc>
//      <o.6..6> CMPF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_STS_STOPF  -----------------------------------
// SVD Line: 3911

//  <item> SFDITEM_FIELD__I2C2_STS_STOPF
//    <name> STOPF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40005818) Stop detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STS ) </loc>
//      <o.5..5> STOPF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_STS_NACKF  -----------------------------------
// SVD Line: 3918

//  <item> SFDITEM_FIELD__I2C2_STS_NACKF
//    <name> NACKF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005818) NACK received flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STS ) </loc>
//      <o.4..4> NACKF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_STS_ADRF  -----------------------------------
// SVD Line: 3925

//  <item> SFDITEM_FIELD__I2C2_STS_ADRF
//    <name> ADRF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40005818) Slave mode Address matched  flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STS ) </loc>
//      <o.3..3> ADRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_STS_RXNEF  -----------------------------------
// SVD Line: 3933

//  <item> SFDITEM_FIELD__I2C2_STS_RXNEF
//    <name> RXNEF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005818) Data register not empty in  receiving mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STS ) </loc>
//      <o.2..2> RXNEF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_STS_TXINTF  ----------------------------------
// SVD Line: 3941

//  <item> SFDITEM_FIELD__I2C2_STS_TXINTF
//    <name> TXINTF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005818) Transmit interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STS ) </loc>
//      <o.1..1> TXINTF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_STS_TXEF  -----------------------------------
// SVD Line: 3948

//  <item> SFDITEM_FIELD__I2C2_STS_TXEF
//    <name> TXEF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005818) Data register empty flag in  transmitting mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STS ) </loc>
//      <o.0..0> TXEF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_STS  ------------------------------------
// SVD Line: 3823

//  <rtree> SFDITEM_REG__I2C2_STS
//    <name> STS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005818) Status register </i>
//    <loc> ( (unsigned int)((I2C2_STS >> 0) & 0xFFFFFFFF), ((I2C2_STS = (I2C2_STS & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_STS_MSLVA </item>
//    <item> SFDITEM_FIELD__I2C2_STS_DIRF </item>
//    <item> SFDITEM_FIELD__I2C2_STS_BUSYF </item>
//    <item> SFDITEM_FIELD__I2C2_STS_SMBAF </item>
//    <item> SFDITEM_FIELD__I2C2_STS_OVRTF </item>
//    <item> SFDITEM_FIELD__I2C2_STS_PECERRF </item>
//    <item> SFDITEM_FIELD__I2C2_STS_OVRF </item>
//    <item> SFDITEM_FIELD__I2C2_STS_ARBLOF </item>
//    <item> SFDITEM_FIELD__I2C2_STS_BUSERRF </item>
//    <item> SFDITEM_FIELD__I2C2_STS_RLDF </item>
//    <item> SFDITEM_FIELD__I2C2_STS_CMPF </item>
//    <item> SFDITEM_FIELD__I2C2_STS_STOPF </item>
//    <item> SFDITEM_FIELD__I2C2_STS_NACKF </item>
//    <item> SFDITEM_FIELD__I2C2_STS_ADRF </item>
//    <item> SFDITEM_FIELD__I2C2_STS_RXNEF </item>
//    <item> SFDITEM_FIELD__I2C2_STS_TXINTF </item>
//    <item> SFDITEM_FIELD__I2C2_STS_TXEF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_STSC  --------------------------------
// SVD Line: 3958

unsigned int I2C2_STSC __AT (0x4000581C);



// ------------------------------  Field Item: I2C2_STSC_SMBAFC  ----------------------------------
// SVD Line: 3967

//  <item> SFDITEM_FIELD__I2C2_STSC_SMBAFC
//    <name> SMBAFC </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x4000581C) SMBus alert flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STSC ) </loc>
//      <o.13..13> SMBAFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_STSC_OVRTFC  ----------------------------------
// SVD Line: 3973

//  <item> SFDITEM_FIELD__I2C2_STSC_OVRTFC
//    <name> OVRTFC </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x4000581C) Overtime detection flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STSC ) </loc>
//      <o.12..12> OVRTFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C2_STSC_PECERRFC  ---------------------------------
// SVD Line: 3980

//  <item> SFDITEM_FIELD__I2C2_STSC_PECERRFC
//    <name> PECERRFC </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x4000581C) PEC Error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STSC ) </loc>
//      <o.11..11> PECERRFC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_STSC_OVRFC  ----------------------------------
// SVD Line: 3986

//  <item> SFDITEM_FIELD__I2C2_STSC_OVRFC
//    <name> OVRFC </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x4000581C) Slave Overflow/Underflow  flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STSC ) </loc>
//      <o.10..10> OVRFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_STSC_ARLOFC  ----------------------------------
// SVD Line: 3993

//  <item> SFDITEM_FIELD__I2C2_STSC_ARLOFC
//    <name> ARLOFC </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x4000581C) Arbitration Lost flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STSC ) </loc>
//      <o.9..9> ARLOFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C2_STSC_BUSERRFC  ---------------------------------
// SVD Line: 4000

//  <item> SFDITEM_FIELD__I2C2_STSC_BUSERRFC
//    <name> BUSERRFC </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x4000581C) Bus error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STSC ) </loc>
//      <o.8..8> BUSERRFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_STSC_STOPFC  ----------------------------------
// SVD Line: 4006

//  <item> SFDITEM_FIELD__I2C2_STSC_STOPFC
//    <name> STOPFC </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x4000581C) Stop detection flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STSC ) </loc>
//      <o.5..5> STOPFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_STSC_NACKFC  ----------------------------------
// SVD Line: 4012

//  <item> SFDITEM_FIELD__I2C2_STSC_NACKFC
//    <name> NACKFC </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x4000581C) NACK received flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STSC ) </loc>
//      <o.4..4> NACKFC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_STSC_ADRFC  ----------------------------------
// SVD Line: 4018

//  <item> SFDITEM_FIELD__I2C2_STSC_ADRFC
//    <name> ADRFC </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x4000581C) Slave mode Address matched  flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_STSC ) </loc>
//      <o.3..3> ADRFC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_STSC  -----------------------------------
// SVD Line: 3958

//  <rtree> SFDITEM_REG__I2C2_STSC
//    <name> STSC </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000581C) Status clear register </i>
//    <loc> ( (unsigned int)((I2C2_STSC >> 0) & 0xFFFFFFFF), ((I2C2_STSC = (I2C2_STSC & ~(0x3F38UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F38) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_STSC_SMBAFC </item>
//    <item> SFDITEM_FIELD__I2C2_STSC_OVRTFC </item>
//    <item> SFDITEM_FIELD__I2C2_STSC_PECERRFC </item>
//    <item> SFDITEM_FIELD__I2C2_STSC_OVRFC </item>
//    <item> SFDITEM_FIELD__I2C2_STSC_ARLOFC </item>
//    <item> SFDITEM_FIELD__I2C2_STSC_BUSERRFC </item>
//    <item> SFDITEM_FIELD__I2C2_STSC_STOPFC </item>
//    <item> SFDITEM_FIELD__I2C2_STSC_NACKFC </item>
//    <item> SFDITEM_FIELD__I2C2_STSC_ADRFC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: I2C2_PECCODE  ------------------------------
// SVD Line: 4027

unsigned int I2C2_PECCODE __AT (0x40005820);



// ----------------------------  Field Item: I2C2_PECCODE_PECCODE  --------------------------------
// SVD Line: 4036

//  <item> SFDITEM_FIELD__I2C2_PECCODE_PECCODE
//    <name> PECCODE </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40005820) Received PEC code </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_PECCODE >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: I2C2_PECCODE  ----------------------------------
// SVD Line: 4027

//  <rtree> SFDITEM_REG__I2C2_PECCODE
//    <name> PECCODE </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005820) I2C received PEC code register </i>
//    <loc> ( (unsigned int)((I2C2_PECCODE >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C2_PECCODE_PECCODE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_RXBUF  -------------------------------
// SVD Line: 4044

unsigned int I2C2_RXBUF __AT (0x40005824);



// ------------------------------  Field Item: I2C2_RXBUF_RXBUF  ----------------------------------
// SVD Line: 4053

//  <item> SFDITEM_FIELD__I2C2_RXBUF_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40005824) Receive buffer register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_RXBUF >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: I2C2_RXBUF  -----------------------------------
// SVD Line: 4044

//  <rtree> SFDITEM_REG__I2C2_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005824) Receive buffer register </i>
//    <loc> ( (unsigned int)((I2C2_RXBUF >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C2_RXBUF_RXBUF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_TXBUF  -------------------------------
// SVD Line: 4061

unsigned int I2C2_TXBUF __AT (0x40005828);



// ------------------------------  Field Item: I2C2_TXBUF_TXBUF  ----------------------------------
// SVD Line: 4070

//  <item> SFDITEM_FIELD__I2C2_TXBUF_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005828) Transmit buffer register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TXBUF >> 0) & 0xFF), ((I2C2_TXBUF = (I2C2_TXBUF & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: I2C2_TXBUF  -----------------------------------
// SVD Line: 4061

//  <rtree> SFDITEM_REG__I2C2_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005828) Transmit buffer register </i>
//    <loc> ( (unsigned int)((I2C2_TXBUF >> 0) & 0xFFFFFFFF), ((I2C2_TXBUF = (I2C2_TXBUF & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_TXBUF_TXBUF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: I2C2  -------------------------------------
// SVD Line: 4080

//  <view> I2C2
//    <name> I2C2 </name>
//    <item> SFDITEM_REG__I2C2_CTR1 </item>
//    <item> SFDITEM_REG__I2C2_CTR2 </item>
//    <item> SFDITEM_REG__I2C2_SADR1 </item>
//    <item> SFDITEM_REG__I2C2_SADR2 </item>
//    <item> SFDITEM_REG__I2C2_TMR </item>
//    <item> SFDITEM_REG__I2C2_OVRT </item>
//    <item> SFDITEM_REG__I2C2_STS </item>
//    <item> SFDITEM_REG__I2C2_STSC </item>
//    <item> SFDITEM_REG__I2C2_PECCODE </item>
//    <item> SFDITEM_REG__I2C2_RXBUF </item>
//    <item> SFDITEM_REG__I2C2_TXBUF </item>
//  </view>
//  


// ----------------------------  Register Item Address: FWDT_CCODE  -------------------------------
// SVD Line: 4100

unsigned int FWDT_CCODE __AT (0x40003000);



// ------------------------------  Field Item: FWDT_CCODE_CCODE  ----------------------------------
// SVD Line: 4109

//  <item> SFDITEM_FIELD__FWDT_CCODE_CCODE
//    <name> CCODE </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40003000) Control code(write only,  read 0x0000) </i>
//    <edit> 
//      <loc> ( (unsigned short)((FWDT_CCODE >> 0) & 0x0), ((FWDT_CCODE = (FWDT_CCODE & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FWDT_CCODE  -----------------------------------
// SVD Line: 4100

//  <rtree> SFDITEM_REG__FWDT_CCODE
//    <name> CCODE </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40003000) Control code register </i>
//    <loc> ( (unsigned int)((FWDT_CCODE >> 0) & 0xFFFFFFFF), ((FWDT_CCODE = (FWDT_CCODE & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FWDT_CCODE_CCODE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FWDT_PDIV  --------------------------------
// SVD Line: 4118

unsigned int FWDT_PDIV __AT (0x40003004);



// -------------------------------  Field Item: FWDT_PDIV_PDIV  -----------------------------------
// SVD Line: 4127

//  <item> SFDITEM_FIELD__FWDT_PDIV_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40003004) Pre-divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((FWDT_PDIV >> 0) & 0x7), ((FWDT_PDIV = (FWDT_PDIV & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FWDT_PDIV  -----------------------------------
// SVD Line: 4118

//  <rtree> SFDITEM_REG__FWDT_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003004) Pre-divider register </i>
//    <loc> ( (unsigned int)((FWDT_PDIV >> 0) & 0xFFFFFFFF), ((FWDT_PDIV = (FWDT_PDIV & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FWDT_PDIV_PDIV </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FWDT_UVAL  --------------------------------
// SVD Line: 4135

unsigned int FWDT_UVAL __AT (0x40003008);



// -------------------------------  Field Item: FWDT_UVAL_UVAL  -----------------------------------
// SVD Line: 4144

//  <item> SFDITEM_FIELD__FWDT_UVAL_UVAL
//    <name> UVAL </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40003008) Watchdog counter update  value </i>
//    <edit> 
//      <loc> ( (unsigned short)((FWDT_UVAL >> 0) & 0xFFF), ((FWDT_UVAL = (FWDT_UVAL & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FWDT_UVAL  -----------------------------------
// SVD Line: 4135

//  <rtree> SFDITEM_REG__FWDT_UVAL
//    <name> UVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003008) Update register </i>
//    <loc> ( (unsigned int)((FWDT_UVAL >> 0) & 0xFFFFFFFF), ((FWDT_UVAL = (FWDT_UVAL & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FWDT_UVAL_UVAL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FWDT_STS  --------------------------------
// SVD Line: 4153

unsigned int FWDT_STS __AT (0x4000300C);



// --------------------------------  Field Item: FWDT_STS_DRF  ------------------------------------
// SVD Line: 4162

//  <item> SFDITEM_FIELD__FWDT_STS_DRF
//    <name> DRF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000300C) FWDT divider refresh flag </i>
//    <check> 
//      <loc> ( (unsigned int) FWDT_STS ) </loc>
//      <o.0..0> DRF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FWDT_STS_UVRF  -----------------------------------
// SVD Line: 4168

//  <item> SFDITEM_FIELD__FWDT_STS_UVRF
//    <name> UVRF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000300C) FWDT update value refresh  flag </i>
//    <check> 
//      <loc> ( (unsigned int) FWDT_STS ) </loc>
//      <o.1..1> UVRF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FWDT_STS_WRF  ------------------------------------
// SVD Line: 4175

//  <item> SFDITEM_FIELD__FWDT_STS_WRF
//    <name> WRF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4000300C) FWDT window refresh flag </i>
//    <check> 
//      <loc> ( (unsigned int) FWDT_STS ) </loc>
//      <o.2..2> WRF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FWDT_STS  ------------------------------------
// SVD Line: 4153

//  <rtree> SFDITEM_REG__FWDT_STS
//    <name> STS </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000300C) Status register </i>
//    <loc> ( (unsigned int)((FWDT_STS >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__FWDT_STS_DRF </item>
//    <item> SFDITEM_FIELD__FWDT_STS_UVRF </item>
//    <item> SFDITEM_FIELD__FWDT_STS_WRF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: FWDT_WINVAL  -------------------------------
// SVD Line: 4183

unsigned int FWDT_WINVAL __AT (0x40003010);



// -----------------------------  Field Item: FWDT_WINVAL_WINVAL  ---------------------------------
// SVD Line: 4192

//  <item> SFDITEM_FIELD__FWDT_WINVAL_WINVAL
//    <name> WINVAL </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40003010) FWDT window value </i>
//    <edit> 
//      <loc> ( (unsigned short)((FWDT_WINVAL >> 0) & 0xFFF), ((FWDT_WINVAL = (FWDT_WINVAL & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FWDT_WINVAL  ----------------------------------
// SVD Line: 4183

//  <rtree> SFDITEM_REG__FWDT_WINVAL
//    <name> WINVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003010) Window value register </i>
//    <loc> ( (unsigned int)((FWDT_WINVAL >> 0) & 0xFFFFFFFF), ((FWDT_WINVAL = (FWDT_WINVAL & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FWDT_WINVAL_WINVAL </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: FWDT  -------------------------------------
// SVD Line: 4089

//  <view> FWDT
//    <name> FWDT </name>
//    <item> SFDITEM_REG__FWDT_CCODE </item>
//    <item> SFDITEM_REG__FWDT_PDIV </item>
//    <item> SFDITEM_REG__FWDT_UVAL </item>
//    <item> SFDITEM_REG__FWDT_STS </item>
//    <item> SFDITEM_REG__FWDT_WINVAL </item>
//  </view>
//  


// ----------------------------  Register Item Address: WWDT_CTR1  --------------------------------
// SVD Line: 4218

unsigned int WWDT_CTR1 __AT (0x40002C00);



// ------------------------------  Field Item: WWDT_CTR1_WWDTEN  ----------------------------------
// SVD Line: 4227

//  <item> SFDITEM_FIELD__WWDT_CTR1_WWDTEN
//    <name> WWDTEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002C00) Window watchdog timer enable </i>
//    <check> 
//      <loc> ( (unsigned int) WWDT_CTR1 ) </loc>
//      <o.7..7> WWDTEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: WWDT_CTR1_CVAL  -----------------------------------
// SVD Line: 4233

//  <item> SFDITEM_FIELD__WWDT_CTR1_CVAL
//    <name> CVAL </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40002C00) Counter Value </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDT_CTR1 >> 0) & 0x7F), ((WWDT_CTR1 = (WWDT_CTR1 & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: WWDT_CTR1  -----------------------------------
// SVD Line: 4218

//  <rtree> SFDITEM_REG__WWDT_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C00) Control register 1 </i>
//    <loc> ( (unsigned int)((WWDT_CTR1 >> 0) & 0xFFFFFFFF), ((WWDT_CTR1 = (WWDT_CTR1 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDT_CTR1_WWDTEN </item>
//    <item> SFDITEM_FIELD__WWDT_CTR1_CVAL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: WWDT_CTR2  --------------------------------
// SVD Line: 4241

unsigned int WWDT_CTR2 __AT (0x40002C04);



// -------------------------------  Field Item: WWDT_CTR2_RMDIE  ----------------------------------
// SVD Line: 4250

//  <item> SFDITEM_FIELD__WWDT_CTR2_RMDIE
//    <name> RMDIE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002C04) Reminder interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) WWDT_CTR2 ) </loc>
//      <o.9..9> RMDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: WWDT_CTR2_PDIV  -----------------------------------
// SVD Line: 4256

//  <item> SFDITEM_FIELD__WWDT_CTR2_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 8..7] RW (@ 0x40002C04) Pre-divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDT_CTR2 >> 7) & 0x3), ((WWDT_CTR2 = (WWDT_CTR2 & ~(0x3UL << 7 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 7 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: WWDT_CTR2_WVAL  -----------------------------------
// SVD Line: 4262

//  <item> SFDITEM_FIELD__WWDT_CTR2_WVAL
//    <name> WVAL </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40002C04) window value </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDT_CTR2 >> 0) & 0x7F), ((WWDT_CTR2 = (WWDT_CTR2 & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: WWDT_CTR2  -----------------------------------
// SVD Line: 4241

//  <rtree> SFDITEM_REG__WWDT_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C04) Control register 2 </i>
//    <loc> ( (unsigned int)((WWDT_CTR2 >> 0) & 0xFFFFFFFF), ((WWDT_CTR2 = (WWDT_CTR2 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDT_CTR2_RMDIE </item>
//    <item> SFDITEM_FIELD__WWDT_CTR2_PDIV </item>
//    <item> SFDITEM_FIELD__WWDT_CTR2_WVAL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: WWDT_STS  --------------------------------
// SVD Line: 4270

unsigned int WWDT_STS __AT (0x40002C08);



// -------------------------------  Field Item: WWDT_STS_RMDIF  -----------------------------------
// SVD Line: 4279

//  <item> SFDITEM_FIELD__WWDT_STS_RMDIF
//    <name> RMDIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002C08) Reminder interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) WWDT_STS ) </loc>
//      <o.0..0> RMDIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: WWDT_STS  ------------------------------------
// SVD Line: 4270

//  <rtree> SFDITEM_REG__WWDT_STS
//    <name> STS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C08) Status register </i>
//    <loc> ( (unsigned int)((WWDT_STS >> 0) & 0xFFFFFFFF), ((WWDT_STS = (WWDT_STS & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDT_STS_RMDIF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: WWDT  -------------------------------------
// SVD Line: 4202

//  <view> WWDT
//    <name> WWDT </name>
//    <item> SFDITEM_REG__WWDT_CTR1 </item>
//    <item> SFDITEM_REG__WWDT_CTR2 </item>
//    <item> SFDITEM_REG__WWDT_STS </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM1_CTR1  --------------------------------
// SVD Line: 4311

unsigned int TIM1_CTR1 __AT (0x40012C00);



// -------------------------------  Field Item: TIM1_CTR1_CKDIV  ----------------------------------
// SVD Line: 4320

//  <item> SFDITEM_FIELD__TIM1_CTR1_CKDIV
//    <name> CKDIV </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C00) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CTR1 >> 8) & 0x3), ((TIM1_CTR1 = (TIM1_CTR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CTR1_UVALSEN  ---------------------------------
// SVD Line: 4326

//  <item> SFDITEM_FIELD__TIM1_CTR1_UVALSEN
//    <name> UVALSEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C00) UVAL shadow enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CTR1 ) </loc>
//      <o.7..7> UVALSEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CTR1_CPS  -----------------------------------
// SVD Line: 4332

//  <item> SFDITEM_FIELD__TIM1_CTR1_CPS
//    <name> CPS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40012C00) Count pattern selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CTR1 >> 5) & 0x3), ((TIM1_CTR1 = (TIM1_CTR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CTR1_DIR  -----------------------------------
// SVD Line: 4338

//  <item> SFDITEM_FIELD__TIM1_CTR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C00) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CTR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CTR1_SPEN  -----------------------------------
// SVD Line: 4344

//  <item> SFDITEM_FIELD__TIM1_CTR1_SPEN
//    <name> SPEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C00) Single pulse enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CTR1 ) </loc>
//      <o.3..3> SPEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CTR1_URSEL  ----------------------------------
// SVD Line: 4350

//  <item> SFDITEM_FIELD__TIM1_CTR1_URSEL
//    <name> URSEL </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C00) Update request selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CTR1 ) </loc>
//      <o.2..2> URSEL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CTR1_UPD  -----------------------------------
// SVD Line: 4356

//  <item> SFDITEM_FIELD__TIM1_CTR1_UPD
//    <name> UPD </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C00) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CTR1 ) </loc>
//      <o.1..1> UPD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CTR1_CEN  -----------------------------------
// SVD Line: 4362

//  <item> SFDITEM_FIELD__TIM1_CTR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C00) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CTR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CTR1  -----------------------------------
// SVD Line: 4311

//  <rtree> SFDITEM_REG__TIM1_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C00) control register 1 </i>
//    <loc> ( (unsigned int)((TIM1_CTR1 >> 0) & 0xFFFFFFFF), ((TIM1_CTR1 = (TIM1_CTR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CTR1_CKDIV </item>
//    <item> SFDITEM_FIELD__TIM1_CTR1_UVALSEN </item>
//    <item> SFDITEM_FIELD__TIM1_CTR1_CPS </item>
//    <item> SFDITEM_FIELD__TIM1_CTR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM1_CTR1_SPEN </item>
//    <item> SFDITEM_FIELD__TIM1_CTR1_URSEL </item>
//    <item> SFDITEM_FIELD__TIM1_CTR1_UPD </item>
//    <item> SFDITEM_FIELD__TIM1_CTR1_CEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CTR2  --------------------------------
// SVD Line: 4370

unsigned int TIM1_CTR2 __AT (0x40012C04);



// -------------------------------  Field Item: TIM1_CTR2_IVO4  -----------------------------------
// SVD Line: 4379

//  <item> SFDITEM_FIELD__TIM1_CTR2_IVO4
//    <name> IVO4 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C04) Idle value output of  channel 4 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CTR2 ) </loc>
//      <o.14..14> IVO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CTR2_IVO3N  ----------------------------------
// SVD Line: 4386

//  <item> SFDITEM_FIELD__TIM1_CTR2_IVO3N
//    <name> IVO3N </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C04) Idle value output of channel  3 complementary </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CTR2 ) </loc>
//      <o.13..13> IVO3N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CTR2_IVO3  -----------------------------------
// SVD Line: 4393

//  <item> SFDITEM_FIELD__TIM1_CTR2_IVO3
//    <name> IVO3 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C04) Idle value output of channel 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CTR2 ) </loc>
//      <o.12..12> IVO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CTR2_IVO2N  ----------------------------------
// SVD Line: 4399

//  <item> SFDITEM_FIELD__TIM1_CTR2_IVO2N
//    <name> IVO2N </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C04) Idle value output of channel 2  complementary </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CTR2 ) </loc>
//      <o.11..11> IVO2N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CTR2_IVO2  -----------------------------------
// SVD Line: 4406

//  <item> SFDITEM_FIELD__TIM1_CTR2_IVO2
//    <name> IVO2 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C04) Idle value output of channel 2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CTR2 ) </loc>
//      <o.10..10> IVO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CTR2_IVO1N  ----------------------------------
// SVD Line: 4412

//  <item> SFDITEM_FIELD__TIM1_CTR2_IVO1N
//    <name> IVO1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C04) Idle value output of channel 1  complementary </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CTR2 ) </loc>
//      <o.9..9> IVO1N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CTR2_IVO1  -----------------------------------
// SVD Line: 4419

//  <item> SFDITEM_FIELD__TIM1_CTR2_IVO1
//    <name> IVO1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C04) Idle value output of channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CTR2 ) </loc>
//      <o.8..8> IVO1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CTR2_TI1XOR  ----------------------------------
// SVD Line: 4425

//  <item> SFDITEM_FIELD__TIM1_CTR2_TI1XOR
//    <name> TI1XOR </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C04) XOR input for TI1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CTR2 ) </loc>
//      <o.7..7> TI1XOR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CTR2_MMTOC  ----------------------------------
// SVD Line: 4431

//  <item> SFDITEM_FIELD__TIM1_CTR2_MMTOC
//    <name> MMTOC </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C04) Master mode trigger out control </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CTR2 >> 4) & 0x7), ((TIM1_CTR2 = (TIM1_CTR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CTR2_CHDMARS  ---------------------------------
// SVD Line: 4437

//  <item> SFDITEM_FIELD__TIM1_CTR2_CHDMARS
//    <name> CHDMARS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C04) DMA request source of channel </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CTR2 ) </loc>
//      <o.3..3> CHDMARS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CTR2_CHPUS  ----------------------------------
// SVD Line: 4443

//  <item> SFDITEM_FIELD__TIM1_CTR2_CHPUS
//    <name> CHPUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C04) Preload update source of  channel </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CTR2 ) </loc>
//      <o.2..2> CHPUS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CTR2_CHPSEN  ----------------------------------
// SVD Line: 4450

//  <item> SFDITEM_FIELD__TIM1_CTR2_CHPSEN
//    <name> CHPSEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C04) Preload shadow enable of  channel </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CTR2 ) </loc>
//      <o.0..0> CHPSEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CTR2  -----------------------------------
// SVD Line: 4370

//  <rtree> SFDITEM_REG__TIM1_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C04) control register 2 </i>
//    <loc> ( (unsigned int)((TIM1_CTR2 >> 0) & 0xFFFFFFFF), ((TIM1_CTR2 = (TIM1_CTR2 & ~(0x7FFDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CTR2_IVO4 </item>
//    <item> SFDITEM_FIELD__TIM1_CTR2_IVO3N </item>
//    <item> SFDITEM_FIELD__TIM1_CTR2_IVO3 </item>
//    <item> SFDITEM_FIELD__TIM1_CTR2_IVO2N </item>
//    <item> SFDITEM_FIELD__TIM1_CTR2_IVO2 </item>
//    <item> SFDITEM_FIELD__TIM1_CTR2_IVO1N </item>
//    <item> SFDITEM_FIELD__TIM1_CTR2_IVO1 </item>
//    <item> SFDITEM_FIELD__TIM1_CTR2_TI1XOR </item>
//    <item> SFDITEM_FIELD__TIM1_CTR2_MMTOC </item>
//    <item> SFDITEM_FIELD__TIM1_CTR2_CHDMARS </item>
//    <item> SFDITEM_FIELD__TIM1_CTR2_CHPUS </item>
//    <item> SFDITEM_FIELD__TIM1_CTR2_CHPSEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_SMCFG  -------------------------------
// SVD Line: 4459

unsigned int TIM1_SMCFG __AT (0x40012C08);



// ------------------------------  Field Item: TIM1_SMCFG_ETRINV  ---------------------------------
// SVD Line: 4468

//  <item> SFDITEM_FIELD__TIM1_SMCFG_ETRINV
//    <name> ETRINV </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C08) ETR invert </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCFG ) </loc>
//      <o.15..15> ETRINV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM1_SMCFG_ECMODE2  ---------------------------------
// SVD Line: 4474

//  <item> SFDITEM_FIELD__TIM1_SMCFG_ECMODE2
//    <name> ECMODE2 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C08) External clock mode 2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCFG ) </loc>
//      <o.14..14> ECMODE2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_SMCFG_ETPDIV  ---------------------------------
// SVD Line: 4480

//  <item> SFDITEM_FIELD__TIM1_SMCFG_ETPDIV
//    <name> ETPDIV </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40012C08) External trigger pre-divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCFG >> 12) & 0x3), ((TIM1_SMCFG = (TIM1_SMCFG & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM1_SMCFG_ETFLT  ----------------------------------
// SVD Line: 4486

//  <item> SFDITEM_FIELD__TIM1_SMCFG_ETFLT
//    <name> ETFLT </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40012C08) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCFG >> 8) & 0xF), ((TIM1_SMCFG = (TIM1_SMCFG & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCFG_MSM  -----------------------------------
// SVD Line: 4492

//  <item> SFDITEM_FIELD__TIM1_SMCFG_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C08) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCFG ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_SMCFG_TRIGS  ----------------------------------
// SVD Line: 4498

//  <item> SFDITEM_FIELD__TIM1_SMCFG_TRIGS
//    <name> TRIGS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C08) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCFG >> 4) & 0x7), ((TIM1_SMCFG = (TIM1_SMCFG & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM1_SMCFG_SMCFG  ----------------------------------
// SVD Line: 4504

//  <item> SFDITEM_FIELD__TIM1_SMCFG_SMCFG
//    <name> SMCFG </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40012C08) Slave mode configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCFG >> 0) & 0x7), ((TIM1_SMCFG = (TIM1_SMCFG & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM1_SMCFG  -----------------------------------
// SVD Line: 4459

//  <rtree> SFDITEM_REG__TIM1_SMCFG
//    <name> SMCFG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C08) slave mode configuration register </i>
//    <loc> ( (unsigned int)((TIM1_SMCFG >> 0) & 0xFFFFFFFF), ((TIM1_SMCFG = (TIM1_SMCFG & ~(0xFFF7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_SMCFG_ETRINV </item>
//    <item> SFDITEM_FIELD__TIM1_SMCFG_ECMODE2 </item>
//    <item> SFDITEM_FIELD__TIM1_SMCFG_ETPDIV </item>
//    <item> SFDITEM_FIELD__TIM1_SMCFG_ETFLT </item>
//    <item> SFDITEM_FIELD__TIM1_SMCFG_MSM </item>
//    <item> SFDITEM_FIELD__TIM1_SMCFG_TRIGS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCFG_SMCFG </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_DIEN  --------------------------------
// SVD Line: 4512

unsigned int TIM1_DIEN __AT (0x40012C0C);



// -------------------------------  Field Item: TIM1_DIEN_TDREN  ----------------------------------
// SVD Line: 4521

//  <item> SFDITEM_FIELD__TIM1_DIEN_TDREN
//    <name> TDREN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C0C) Enable bit for trigger DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIEN ) </loc>
//      <o.14..14> TDREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_DIEN_COMDEN  ----------------------------------
// SVD Line: 4527

//  <item> SFDITEM_FIELD__TIM1_DIEN_COMDEN
//    <name> COMDEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C0C) Enable bit for COM event DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIEN ) </loc>
//      <o.13..13> COMDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_DIEN_CH4DEN  ----------------------------------
// SVD Line: 4533

//  <item> SFDITEM_FIELD__TIM1_DIEN_CH4DEN
//    <name> CH4DEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C0C) Enable bit for channel 4 DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIEN ) </loc>
//      <o.12..12> CH4DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_DIEN_CH3DEN  ----------------------------------
// SVD Line: 4539

//  <item> SFDITEM_FIELD__TIM1_DIEN_CH3DEN
//    <name> CH3DEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C0C) Enable bit for channel 3 DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIEN ) </loc>
//      <o.11..11> CH3DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_DIEN_CH2DEN  ----------------------------------
// SVD Line: 4545

//  <item> SFDITEM_FIELD__TIM1_DIEN_CH2DEN
//    <name> CH2DEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C0C) Enable bit for channel 2 DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIEN ) </loc>
//      <o.10..10> CH2DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_DIEN_CH1DEN  ----------------------------------
// SVD Line: 4551

//  <item> SFDITEM_FIELD__TIM1_DIEN_CH1DEN
//    <name> CH1DEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C0C) Enable bit for channel 1 DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIEN ) </loc>
//      <o.9..9> CH1DEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIEN_UPDEN  ----------------------------------
// SVD Line: 4557

//  <item> SFDITEM_FIELD__TIM1_DIEN_UPDEN
//    <name> UPDEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C0C) Enable bit for update DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIEN ) </loc>
//      <o.8..8> UPDEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM1_DIEN_BRKINTEN  ---------------------------------
// SVD Line: 4563

//  <item> SFDITEM_FIELD__TIM1_DIEN_BRKINTEN
//    <name> BRKINTEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C0C) Enable bit for break interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIEN ) </loc>
//      <o.7..7> BRKINTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_DIEN_TINTEN  ----------------------------------
// SVD Line: 4569

//  <item> SFDITEM_FIELD__TIM1_DIEN_TINTEN
//    <name> TINTEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C0C) Enable bit for trigger interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIEN ) </loc>
//      <o.6..6> TINTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM1_DIEN_COMINTEN  ---------------------------------
// SVD Line: 4575

//  <item> SFDITEM_FIELD__TIM1_DIEN_COMINTEN
//    <name> COMINTEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C0C) Enable bit for COM event interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIEN ) </loc>
//      <o.5..5> COMINTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM1_DIEN_CH4INTEN  ---------------------------------
// SVD Line: 4581

//  <item> SFDITEM_FIELD__TIM1_DIEN_CH4INTEN
//    <name> CH4INTEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C0C) Channel 4 capture compare interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIEN ) </loc>
//      <o.4..4> CH4INTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM1_DIEN_CH3INTEN  ---------------------------------
// SVD Line: 4587

//  <item> SFDITEM_FIELD__TIM1_DIEN_CH3INTEN
//    <name> CH3INTEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C0C) Channel 3 capture compare interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIEN ) </loc>
//      <o.3..3> CH3INTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM1_DIEN_CH2INTEN  ---------------------------------
// SVD Line: 4593

//  <item> SFDITEM_FIELD__TIM1_DIEN_CH2INTEN
//    <name> CH2INTEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C0C) Channel2 capture compare interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIEN ) </loc>
//      <o.2..2> CH2INTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM1_DIEN_CH1INTEN  ---------------------------------
// SVD Line: 4599

//  <item> SFDITEM_FIELD__TIM1_DIEN_CH1INTEN
//    <name> CH1INTEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C0C) Channel1 capture compare interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIEN ) </loc>
//      <o.1..1> CH1INTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_DIEN_UPINTEN  ---------------------------------
// SVD Line: 4605

//  <item> SFDITEM_FIELD__TIM1_DIEN_UPINTEN
//    <name> UPINTEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C0C) Enable bit for update interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIEN ) </loc>
//      <o.0..0> UPINTEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_DIEN  -----------------------------------
// SVD Line: 4512

//  <rtree> SFDITEM_REG__TIM1_DIEN
//    <name> DIEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C0C) DMA and interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM1_DIEN >> 0) & 0xFFFFFFFF), ((TIM1_DIEN = (TIM1_DIEN & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DIEN_TDREN </item>
//    <item> SFDITEM_FIELD__TIM1_DIEN_COMDEN </item>
//    <item> SFDITEM_FIELD__TIM1_DIEN_CH4DEN </item>
//    <item> SFDITEM_FIELD__TIM1_DIEN_CH3DEN </item>
//    <item> SFDITEM_FIELD__TIM1_DIEN_CH2DEN </item>
//    <item> SFDITEM_FIELD__TIM1_DIEN_CH1DEN </item>
//    <item> SFDITEM_FIELD__TIM1_DIEN_UPDEN </item>
//    <item> SFDITEM_FIELD__TIM1_DIEN_BRKINTEN </item>
//    <item> SFDITEM_FIELD__TIM1_DIEN_TINTEN </item>
//    <item> SFDITEM_FIELD__TIM1_DIEN_COMINTEN </item>
//    <item> SFDITEM_FIELD__TIM1_DIEN_CH4INTEN </item>
//    <item> SFDITEM_FIELD__TIM1_DIEN_CH3INTEN </item>
//    <item> SFDITEM_FIELD__TIM1_DIEN_CH2INTEN </item>
//    <item> SFDITEM_FIELD__TIM1_DIEN_CH1INTEN </item>
//    <item> SFDITEM_FIELD__TIM1_DIEN_UPINTEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_STS  --------------------------------
// SVD Line: 4613

unsigned int TIM1_STS __AT (0x40012C10);



// ------------------------------  Field Item: TIM1_STS_CH4ICOF  ----------------------------------
// SVD Line: 4622

//  <item> SFDITEM_FIELD__TIM1_STS_CH4ICOF
//    <name> CH4ICOF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C10) Channel 4 input capture overflow </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_STS ) </loc>
//      <o.12..12> CH4ICOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_STS_CH3ICOF  ----------------------------------
// SVD Line: 4628

//  <item> SFDITEM_FIELD__TIM1_STS_CH3ICOF
//    <name> CH3ICOF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C10) Channel 3 input capture overflow </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_STS ) </loc>
//      <o.11..11> CH3ICOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_STS_CH2ICOF  ----------------------------------
// SVD Line: 4634

//  <item> SFDITEM_FIELD__TIM1_STS_CH2ICOF
//    <name> CH2ICOF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C10) Channel 2 input capture overflow </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_STS ) </loc>
//      <o.10..10> CH2ICOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_STS_CH1ICOF  ----------------------------------
// SVD Line: 4640

//  <item> SFDITEM_FIELD__TIM1_STS_CH1ICOF
//    <name> CH1ICOF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C10) Channel 1 input capture overflow </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_STS ) </loc>
//      <o.9..9> CH1ICOF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_STS_BRKIF  -----------------------------------
// SVD Line: 4646

//  <item> SFDITEM_FIELD__TIM1_STS_BRKIF
//    <name> BRKIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C10) Interrupt flag of break </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_STS ) </loc>
//      <o.7..7> BRKIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_STS_TRIGIF  ----------------------------------
// SVD Line: 4652

//  <item> SFDITEM_FIELD__TIM1_STS_TRIGIF
//    <name> TRIGIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C10) Interrupt flag of trigger </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_STS ) </loc>
//      <o.6..6> TRIGIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_STS_CHCOMIF  ----------------------------------
// SVD Line: 4658

//  <item> SFDITEM_FIELD__TIM1_STS_CHCOMIF
//    <name> CHCOMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C10) channe l communication event  interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_STS ) </loc>
//      <o.5..5> CHCOMIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_STS_CH4CCIF  ----------------------------------
// SVD Line: 4665

//  <item> SFDITEM_FIELD__TIM1_STS_CH4CCIF
//    <name> CH4CCIF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C10) Channel 4 capture compare interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_STS ) </loc>
//      <o.4..4> CH4CCIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_STS_CH3CCIF  ----------------------------------
// SVD Line: 4672

//  <item> SFDITEM_FIELD__TIM1_STS_CH3CCIF
//    <name> CH3CCIF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C10) Channel 3 capture compare interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_STS ) </loc>
//      <o.3..3> CH3CCIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_STS_CH2CCIF  ----------------------------------
// SVD Line: 4679

//  <item> SFDITEM_FIELD__TIM1_STS_CH2CCIF
//    <name> CH2CCIF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C10) Channel 2 capture compare interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_STS ) </loc>
//      <o.2..2> CH2CCIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_STS_CH1CCIF  ----------------------------------
// SVD Line: 4686

//  <item> SFDITEM_FIELD__TIM1_STS_CH1CCIF
//    <name> CH1CCIF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C10) Channel 1 capture compare interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_STS ) </loc>
//      <o.1..1> CH1CCIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_STS_UPIF  -----------------------------------
// SVD Line: 4693

//  <item> SFDITEM_FIELD__TIM1_STS_UPIF
//    <name> UPIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C10) Enable bit for update interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_STS ) </loc>
//      <o.0..0> UPIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_STS  ------------------------------------
// SVD Line: 4613

//  <rtree> SFDITEM_REG__TIM1_STS
//    <name> STS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C10) status register </i>
//    <loc> ( (unsigned int)((TIM1_STS >> 0) & 0xFFFFFFFF), ((TIM1_STS = (TIM1_STS & ~(0x1EFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1EFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_STS_CH4ICOF </item>
//    <item> SFDITEM_FIELD__TIM1_STS_CH3ICOF </item>
//    <item> SFDITEM_FIELD__TIM1_STS_CH2ICOF </item>
//    <item> SFDITEM_FIELD__TIM1_STS_CH1ICOF </item>
//    <item> SFDITEM_FIELD__TIM1_STS_BRKIF </item>
//    <item> SFDITEM_FIELD__TIM1_STS_TRIGIF </item>
//    <item> SFDITEM_FIELD__TIM1_STS_CHCOMIF </item>
//    <item> SFDITEM_FIELD__TIM1_STS_CH4CCIF </item>
//    <item> SFDITEM_FIELD__TIM1_STS_CH3CCIF </item>
//    <item> SFDITEM_FIELD__TIM1_STS_CH2CCIF </item>
//    <item> SFDITEM_FIELD__TIM1_STS_CH1CCIF </item>
//    <item> SFDITEM_FIELD__TIM1_STS_UPIF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_SWEGR  -------------------------------
// SVD Line: 4701

unsigned int TIM1_SWEGR __AT (0x40012C14);



// ------------------------------  Field Item: TIM1_SWEGR_BRKEG  ----------------------------------
// SVD Line: 4710

//  <item> SFDITEM_FIELD__TIM1_SWEGR_BRKEG
//    <name> BRKEG </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40012C14) Break event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SWEGR ) </loc>
//      <o.7..7> BRKEG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_SWEGR_TRIGEG  ---------------------------------
// SVD Line: 4716

//  <item> SFDITEM_FIELD__TIM1_SWEGR_TRIGEG
//    <name> TRIGEG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40012C14) Trigger event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SWEGR ) </loc>
//      <o.6..6> TRIGEG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_SWEGR_COMEG  ----------------------------------
// SVD Line: 4722

//  <item> SFDITEM_FIELD__TIM1_SWEGR_COMEG
//    <name> COMEG </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40012C14) COM event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SWEGR ) </loc>
//      <o.5..5> COMEG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_SWEGR_CH4CCG  ---------------------------------
// SVD Line: 4728

//  <item> SFDITEM_FIELD__TIM1_SWEGR_CH4CCG
//    <name> CH4CCG </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40012C14) Channel 4 capture  compare event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SWEGR ) </loc>
//      <o.4..4> CH4CCG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_SWEGR_CH3CCG  ---------------------------------
// SVD Line: 4735

//  <item> SFDITEM_FIELD__TIM1_SWEGR_CH3CCG
//    <name> CH3CCG </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40012C14) Channel 3 capture  compare event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SWEGR ) </loc>
//      <o.3..3> CH3CCG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_SWEGR_CH2CCG  ---------------------------------
// SVD Line: 4742

//  <item> SFDITEM_FIELD__TIM1_SWEGR_CH2CCG
//    <name> CH2CCG </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40012C14) Channel 2 capture  compare event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SWEGR ) </loc>
//      <o.2..2> CH2CCG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_SWEGR_CH1CCG  ---------------------------------
// SVD Line: 4749

//  <item> SFDITEM_FIELD__TIM1_SWEGR_CH1CCG
//    <name> CH1CCG </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40012C14) Channel 1 capture  compare event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SWEGR ) </loc>
//      <o.1..1> CH1CCG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SWEGR_UEG  -----------------------------------
// SVD Line: 4756

//  <item> SFDITEM_FIELD__TIM1_SWEGR_UEG
//    <name> UEG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40012C14) Update event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SWEGR ) </loc>
//      <o.0..0> UEG
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM1_SWEGR  -----------------------------------
// SVD Line: 4701

//  <rtree> SFDITEM_REG__TIM1_SWEGR
//    <name> SWEGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40012C14) software event generation register </i>
//    <loc> ( (unsigned int)((TIM1_SWEGR >> 0) & 0xFFFFFFFF), ((TIM1_SWEGR = (TIM1_SWEGR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_SWEGR_BRKEG </item>
//    <item> SFDITEM_FIELD__TIM1_SWEGR_TRIGEG </item>
//    <item> SFDITEM_FIELD__TIM1_SWEGR_COMEG </item>
//    <item> SFDITEM_FIELD__TIM1_SWEGR_CH4CCG </item>
//    <item> SFDITEM_FIELD__TIM1_SWEGR_CH3CCG </item>
//    <item> SFDITEM_FIELD__TIM1_SWEGR_CH2CCG </item>
//    <item> SFDITEM_FIELD__TIM1_SWEGR_CH1CCG </item>
//    <item> SFDITEM_FIELD__TIM1_SWEGR_UEG </item>
//  </rtree>
//  


// -----------------------  Register Item Address: TIM1_CH12CFGR_Output  --------------------------
// SVD Line: 4764

unsigned int TIM1_CH12CFGR_Output __AT (0x40012C18);



// ------------------------  Field Item: TIM1_CH12CFGR_Output_CH2OCCEN  ---------------------------
// SVD Line: 4774

//  <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH2OCCEN
//    <name> CH2OCCEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C18) Channel 2 output compare clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CH12CFGR_Output ) </loc>
//      <o.15..15> CH2OCCEN
//    </check>
//  </item>
//  


// -----------------------  Field Item: TIM1_CH12CFGR_Output_CH2OCMSEL  ---------------------------
// SVD Line: 4781

//  <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH2OCMSEL
//    <name> CH2OCMSEL </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C18) Channel 2 output compare mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH12CFGR_Output >> 12) & 0x7), ((TIM1_CH12CFGR_Output = (TIM1_CH12CFGR_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM1_CH12CFGR_Output_CH2OCVPEN  ---------------------------
// SVD Line: 4788

//  <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH2OCVPEN
//    <name> CH2OCVPEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C18) Channel 2 output compare value preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CH12CFGR_Output ) </loc>
//      <o.11..11> CH2OCVPEN
//    </check>
//  </item>
//  


// ------------------------  Field Item: TIM1_CH12CFGR_Output_CH2OCFEN  ---------------------------
// SVD Line: 4795

//  <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH2OCFEN
//    <name> CH2OCFEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C18) Channel 2 output compare fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CH12CFGR_Output ) </loc>
//      <o.10..10> CH2OCFEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: TIM1_CH12CFGR_Output_CH2FS  -----------------------------
// SVD Line: 4802

//  <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH2FS
//    <name> CH2FS </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C18) Channel 2 function selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH12CFGR_Output >> 8) & 0x3), ((TIM1_CH12CFGR_Output = (TIM1_CH12CFGR_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM1_CH12CFGR_Output_CH1OCCEN  ---------------------------
// SVD Line: 4808

//  <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH1OCCEN
//    <name> CH1OCCEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C18) Channel 1 output compare clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CH12CFGR_Output ) </loc>
//      <o.7..7> CH1OCCEN
//    </check>
//  </item>
//  


// -----------------------  Field Item: TIM1_CH12CFGR_Output_CH1OCMSEL  ---------------------------
// SVD Line: 4815

//  <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH1OCMSEL
//    <name> CH1OCMSEL </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C18) Channel 1 output compare mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH12CFGR_Output >> 4) & 0x7), ((TIM1_CH12CFGR_Output = (TIM1_CH12CFGR_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM1_CH12CFGR_Output_CH1OCVPEN  ---------------------------
// SVD Line: 4821

//  <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH1OCVPEN
//    <name> CH1OCVPEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C18) Channel 1 output compare value preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CH12CFGR_Output ) </loc>
//      <o.3..3> CH1OCVPEN
//    </check>
//  </item>
//  


// ------------------------  Field Item: TIM1_CH12CFGR_Output_CH1OCFEN  ---------------------------
// SVD Line: 4828

//  <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH1OCFEN
//    <name> CH1OCFEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C18) Channel 1 output compare fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CH12CFGR_Output ) </loc>
//      <o.2..2> CH1OCFEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: TIM1_CH12CFGR_Output_CH1FS  -----------------------------
// SVD Line: 4835

//  <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH1FS
//    <name> CH1FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C18) Channel 1 function selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH12CFGR_Output >> 0) & 0x3), ((TIM1_CH12CFGR_Output = (TIM1_CH12CFGR_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Register RTree: TIM1_CH12CFGR_Output  ------------------------------
// SVD Line: 4764

//  <rtree> SFDITEM_REG__TIM1_CH12CFGR_Output
//    <name> CH12CFGR_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C18) channel 1 and channel 2 configuration  register(output mode) </i>
//    <loc> ( (unsigned int)((TIM1_CH12CFGR_Output >> 0) & 0xFFFFFFFF), ((TIM1_CH12CFGR_Output = (TIM1_CH12CFGR_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH2OCCEN </item>
//    <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH2OCMSEL </item>
//    <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH2OCVPEN </item>
//    <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH2OCFEN </item>
//    <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH2FS </item>
//    <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH1OCCEN </item>
//    <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH1OCMSEL </item>
//    <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH1OCVPEN </item>
//    <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH1OCFEN </item>
//    <item> SFDITEM_FIELD__TIM1_CH12CFGR_Output_CH1FS </item>
//  </rtree>
//  


// -----------------------  Register Item Address: TIM1_CH12CFGR_Input  ---------------------------
// SVD Line: 4843

unsigned int TIM1_CH12CFGR_Input __AT (0x40012C18);



// ------------------------  Field Item: TIM1_CH12CFGR_Input_CH2ICFLT  ----------------------------
// SVD Line: 4854

//  <item> SFDITEM_FIELD__TIM1_CH12CFGR_Input_CH2ICFLT
//    <name> CH2ICFLT </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40012C18) Channel 2 input capture filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH12CFGR_Input >> 12) & 0xF), ((TIM1_CH12CFGR_Input = (TIM1_CH12CFGR_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM1_CH12CFGR_Input_CH2ICPDIV  ---------------------------
// SVD Line: 4860

//  <item> SFDITEM_FIELD__TIM1_CH12CFGR_Input_CH2ICPDIV
//    <name> CH2ICPDIV </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40012C18) Channel 2 input capture pre-divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH12CFGR_Input >> 10) & 0x3), ((TIM1_CH12CFGR_Input = (TIM1_CH12CFGR_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM1_CH12CFGR_Input_CH2FS  -----------------------------
// SVD Line: 4866

//  <item> SFDITEM_FIELD__TIM1_CH12CFGR_Input_CH2FS
//    <name> CH2FS </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C18) Channel 2 function selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH12CFGR_Input >> 8) & 0x3), ((TIM1_CH12CFGR_Input = (TIM1_CH12CFGR_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM1_CH12CFGR_Input_CH1ICFLT  ----------------------------
// SVD Line: 4872

//  <item> SFDITEM_FIELD__TIM1_CH12CFGR_Input_CH1ICFLT
//    <name> CH1ICFLT </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40012C18) Channel 1 input capture filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH12CFGR_Input >> 4) & 0xF), ((TIM1_CH12CFGR_Input = (TIM1_CH12CFGR_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: TIM1_CH12CFGR_Input_IC1PCS  -----------------------------
// SVD Line: 4878

//  <item> SFDITEM_FIELD__TIM1_CH12CFGR_Input_IC1PCS
//    <name> IC1PCS </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40012C18) Channel 1 input capture pre-divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH12CFGR_Input >> 2) & 0x3), ((TIM1_CH12CFGR_Input = (TIM1_CH12CFGR_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM1_CH12CFGR_Input_CH1FS  -----------------------------
// SVD Line: 4884

//  <item> SFDITEM_FIELD__TIM1_CH12CFGR_Input_CH1FS
//    <name> CH1FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C18) Channel 1 function selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH12CFGR_Input >> 0) & 0x3), ((TIM1_CH12CFGR_Input = (TIM1_CH12CFGR_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM1_CH12CFGR_Input  ------------------------------
// SVD Line: 4843

//  <rtree> SFDITEM_REG__TIM1_CH12CFGR_Input
//    <name> CH12CFGR_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C18) channel 1 and channel 2 configuration register  (input mode) </i>
//    <loc> ( (unsigned int)((TIM1_CH12CFGR_Input >> 0) & 0xFFFFFFFF), ((TIM1_CH12CFGR_Input = (TIM1_CH12CFGR_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CH12CFGR_Input_CH2ICFLT </item>
//    <item> SFDITEM_FIELD__TIM1_CH12CFGR_Input_CH2ICPDIV </item>
//    <item> SFDITEM_FIELD__TIM1_CH12CFGR_Input_CH2FS </item>
//    <item> SFDITEM_FIELD__TIM1_CH12CFGR_Input_CH1ICFLT </item>
//    <item> SFDITEM_FIELD__TIM1_CH12CFGR_Input_IC1PCS </item>
//    <item> SFDITEM_FIELD__TIM1_CH12CFGR_Input_CH1FS </item>
//  </rtree>
//  


// -----------------------  Register Item Address: TIM1_CH34CFGR_Output  --------------------------
// SVD Line: 4892

unsigned int TIM1_CH34CFGR_Output __AT (0x40012C1C);



// ------------------------  Field Item: TIM1_CH34CFGR_Output_CH4OCCEN  ---------------------------
// SVD Line: 4902

//  <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH4OCCEN
//    <name> CH4OCCEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C1C) Channel 4 output compare clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CH34CFGR_Output ) </loc>
//      <o.15..15> CH4OCCEN
//    </check>
//  </item>
//  


// -----------------------  Field Item: TIM1_CH34CFGR_Output_CH4OCMSEL  ---------------------------
// SVD Line: 4909

//  <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH4OCMSEL
//    <name> CH4OCMSEL </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C1C) Channel 4 output compare mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH34CFGR_Output >> 12) & 0x7), ((TIM1_CH34CFGR_Output = (TIM1_CH34CFGR_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM1_CH34CFGR_Output_CH4OCVPEN  ---------------------------
// SVD Line: 4915

//  <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH4OCVPEN
//    <name> CH4OCVPEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C1C) Channel 4 output compare value preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CH34CFGR_Output ) </loc>
//      <o.11..11> CH4OCVPEN
//    </check>
//  </item>
//  


// ------------------------  Field Item: TIM1_CH34CFGR_Output_CH4OCFEN  ---------------------------
// SVD Line: 4922

//  <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH4OCFEN
//    <name> CH4OCFEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C1C) Channel 4 output compare fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CH34CFGR_Output ) </loc>
//      <o.10..10> CH4OCFEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: TIM1_CH34CFGR_Output_CH4FS  -----------------------------
// SVD Line: 4929

//  <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH4FS
//    <name> CH4FS </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C1C) Channel 4 function  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH34CFGR_Output >> 8) & 0x3), ((TIM1_CH34CFGR_Output = (TIM1_CH34CFGR_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM1_CH34CFGR_Output_CH3OCCEN  ---------------------------
// SVD Line: 4936

//  <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH3OCCEN
//    <name> CH3OCCEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C1C) Channel 3 output compare clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CH34CFGR_Output ) </loc>
//      <o.7..7> CH3OCCEN
//    </check>
//  </item>
//  


// -----------------------  Field Item: TIM1_CH34CFGR_Output_CH3OCMSEL  ---------------------------
// SVD Line: 4943

//  <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH3OCMSEL
//    <name> CH3OCMSEL </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C1C) Channel 3 output compare mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH34CFGR_Output >> 4) & 0x7), ((TIM1_CH34CFGR_Output = (TIM1_CH34CFGR_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM1_CH34CFGR_Output_CH3OCVPEN  ---------------------------
// SVD Line: 4949

//  <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH3OCVPEN
//    <name> CH3OCVPEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C1C) Channel 3 output compare value preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CH34CFGR_Output ) </loc>
//      <o.3..3> CH3OCVPEN
//    </check>
//  </item>
//  


// ------------------------  Field Item: TIM1_CH34CFGR_Output_CH3OCFEN  ---------------------------
// SVD Line: 4956

//  <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH3OCFEN
//    <name> CH3OCFEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C1C) Channel 3 output compare fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CH34CFGR_Output ) </loc>
//      <o.2..2> CH3OCFEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: TIM1_CH34CFGR_Output_CH3FS  -----------------------------
// SVD Line: 4963

//  <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH3FS
//    <name> CH3FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C1C) Channel 3 function  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH34CFGR_Output >> 0) & 0x3), ((TIM1_CH34CFGR_Output = (TIM1_CH34CFGR_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Register RTree: TIM1_CH34CFGR_Output  ------------------------------
// SVD Line: 4892

//  <rtree> SFDITEM_REG__TIM1_CH34CFGR_Output
//    <name> CH34CFGR_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C1C) capture/compare mode register (output  mode) </i>
//    <loc> ( (unsigned int)((TIM1_CH34CFGR_Output >> 0) & 0xFFFFFFFF), ((TIM1_CH34CFGR_Output = (TIM1_CH34CFGR_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH4OCCEN </item>
//    <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH4OCMSEL </item>
//    <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH4OCVPEN </item>
//    <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH4OCFEN </item>
//    <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH4FS </item>
//    <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH3OCCEN </item>
//    <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH3OCMSEL </item>
//    <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH3OCVPEN </item>
//    <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH3OCFEN </item>
//    <item> SFDITEM_FIELD__TIM1_CH34CFGR_Output_CH3FS </item>
//  </rtree>
//  


// -----------------------  Register Item Address: TIM1_CH34CFGR_Input  ---------------------------
// SVD Line: 4972

unsigned int TIM1_CH34CFGR_Input __AT (0x40012C1C);



// ------------------------  Field Item: TIM1_CH34CFGR_Input_CH4ICFLT  ----------------------------
// SVD Line: 4983

//  <item> SFDITEM_FIELD__TIM1_CH34CFGR_Input_CH4ICFLT
//    <name> CH4ICFLT </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40012C1C) Channel 4 input capture filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH34CFGR_Input >> 12) & 0xF), ((TIM1_CH34CFGR_Input = (TIM1_CH34CFGR_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM1_CH34CFGR_Input_CH4ICPDIV  ---------------------------
// SVD Line: 4989

//  <item> SFDITEM_FIELD__TIM1_CH34CFGR_Input_CH4ICPDIV
//    <name> CH4ICPDIV </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40012C1C) Channel 4 input capture pre-divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH34CFGR_Input >> 10) & 0x3), ((TIM1_CH34CFGR_Input = (TIM1_CH34CFGR_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM1_CH34CFGR_Input_CH4FS  -----------------------------
// SVD Line: 4995

//  <item> SFDITEM_FIELD__TIM1_CH34CFGR_Input_CH4FS
//    <name> CH4FS </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C1C) Channel 4 function  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH34CFGR_Input >> 8) & 0x3), ((TIM1_CH34CFGR_Input = (TIM1_CH34CFGR_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM1_CH34CFGR_Input_CH3ICFLT  ----------------------------
// SVD Line: 5002

//  <item> SFDITEM_FIELD__TIM1_CH34CFGR_Input_CH3ICFLT
//    <name> CH3ICFLT </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40012C1C) Channel 3 input capture filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH34CFGR_Input >> 4) & 0xF), ((TIM1_CH34CFGR_Input = (TIM1_CH34CFGR_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM1_CH34CFGR_Input_CH3ICPDIV  ---------------------------
// SVD Line: 5008

//  <item> SFDITEM_FIELD__TIM1_CH34CFGR_Input_CH3ICPDIV
//    <name> CH3ICPDIV </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40012C1C) Channel 3 input capture pre-divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH34CFGR_Input >> 2) & 0x3), ((TIM1_CH34CFGR_Input = (TIM1_CH34CFGR_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM1_CH34CFGR_Input_CH3FS  -----------------------------
// SVD Line: 5014

//  <item> SFDITEM_FIELD__TIM1_CH34CFGR_Input_CH3FS
//    <name> CH3FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C1C) Channel 3 function  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CH34CFGR_Input >> 0) & 0x3), ((TIM1_CH34CFGR_Input = (TIM1_CH34CFGR_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM1_CH34CFGR_Input  ------------------------------
// SVD Line: 4972

//  <rtree> SFDITEM_REG__TIM1_CH34CFGR_Input
//    <name> CH34CFGR_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C1C) channel 3 and channel 4 configuration register (input  mode) </i>
//    <loc> ( (unsigned int)((TIM1_CH34CFGR_Input >> 0) & 0xFFFFFFFF), ((TIM1_CH34CFGR_Input = (TIM1_CH34CFGR_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CH34CFGR_Input_CH4ICFLT </item>
//    <item> SFDITEM_FIELD__TIM1_CH34CFGR_Input_CH4ICPDIV </item>
//    <item> SFDITEM_FIELD__TIM1_CH34CFGR_Input_CH4FS </item>
//    <item> SFDITEM_FIELD__TIM1_CH34CFGR_Input_CH3ICFLT </item>
//    <item> SFDITEM_FIELD__TIM1_CH34CFGR_Input_CH3ICPDIV </item>
//    <item> SFDITEM_FIELD__TIM1_CH34CFGR_Input_CH3FS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCCTR  -------------------------------
// SVD Line: 5023

unsigned int TIM1_CCCTR __AT (0x40012C20);



// ------------------------------  Field Item: TIM1_CCCTR_CH4CCP  ---------------------------------
// SVD Line: 5033

//  <item> SFDITEM_FIELD__TIM1_CCCTR_CH4CCP
//    <name> CH4CCP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C20) Channel 4 capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCCTR ) </loc>
//      <o.13..13> CH4CCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM1_CCCTR_CH4CCEN  ---------------------------------
// SVD Line: 5040

//  <item> SFDITEM_FIELD__TIM1_CCCTR_CH4CCEN
//    <name> CH4CCEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C20) Channel 4 capture compare  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCCTR ) </loc>
//      <o.12..12> CH4CCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM1_CCCTR_CH3NCCP  ---------------------------------
// SVD Line: 5047

//  <item> SFDITEM_FIELD__TIM1_CCCTR_CH3NCCP
//    <name> CH3NCCP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C20) Channel 3 complementary capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCCTR ) </loc>
//      <o.11..11> CH3NCCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM1_CCCTR_CH3NCCEN  --------------------------------
// SVD Line: 5054

//  <item> SFDITEM_FIELD__TIM1_CCCTR_CH3NCCEN
//    <name> CH3NCCEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C20) Channel 3 complementary capture compare  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCCTR ) </loc>
//      <o.10..10> CH3NCCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CCCTR_CH3CCP  ---------------------------------
// SVD Line: 5061

//  <item> SFDITEM_FIELD__TIM1_CCCTR_CH3CCP
//    <name> CH3CCP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C20) Channel 3 capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCCTR ) </loc>
//      <o.9..9> CH3CCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM1_CCCTR_CH3CCEN  ---------------------------------
// SVD Line: 5068

//  <item> SFDITEM_FIELD__TIM1_CCCTR_CH3CCEN
//    <name> CH3CCEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C20) Channel 3 capture compare  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCCTR ) </loc>
//      <o.8..8> CH3CCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM1_CCCTR_CH2NCCP  ---------------------------------
// SVD Line: 5075

//  <item> SFDITEM_FIELD__TIM1_CCCTR_CH2NCCP
//    <name> CH2NCCP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C20) Channel 2 complementary capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCCTR ) </loc>
//      <o.7..7> CH2NCCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM1_CCCTR_CH2NCCEN  --------------------------------
// SVD Line: 5082

//  <item> SFDITEM_FIELD__TIM1_CCCTR_CH2NCCEN
//    <name> CH2NCCEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C20) Channel 2 complementary capture compare  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCCTR ) </loc>
//      <o.6..6> CH2NCCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CCCTR_CH2CCP  ---------------------------------
// SVD Line: 5089

//  <item> SFDITEM_FIELD__TIM1_CCCTR_CH2CCP
//    <name> CH2CCP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C20) Channel 2 capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCCTR ) </loc>
//      <o.5..5> CH2CCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM1_CCCTR_CH2CCEN  ---------------------------------
// SVD Line: 5096

//  <item> SFDITEM_FIELD__TIM1_CCCTR_CH2CCEN
//    <name> CH2CCEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C20) Channel 2 capture compare  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCCTR ) </loc>
//      <o.4..4> CH2CCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM1_CCCTR_CH1NCCP  ---------------------------------
// SVD Line: 5103

//  <item> SFDITEM_FIELD__TIM1_CCCTR_CH1NCCP
//    <name> CH1NCCP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C20) Channel 1 complementary capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCCTR ) </loc>
//      <o.3..3> CH1NCCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM1_CCCTR_CH1NCCEN  --------------------------------
// SVD Line: 5110

//  <item> SFDITEM_FIELD__TIM1_CCCTR_CH1NCCEN
//    <name> CH1NCCEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C20) Channel 1 complementary capture compare  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCCTR ) </loc>
//      <o.2..2> CH1NCCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CCCTR_CH1CCP  ---------------------------------
// SVD Line: 5117

//  <item> SFDITEM_FIELD__TIM1_CCCTR_CH1CCP
//    <name> CH1CCP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C20) Channel 1 capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCCTR ) </loc>
//      <o.1..1> CH1CCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM1_CCCTR_CH1CCEN  ---------------------------------
// SVD Line: 5124

//  <item> SFDITEM_FIELD__TIM1_CCCTR_CH1CCEN
//    <name> CH1CCEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C20) Channel 1 capture compare  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCCTR ) </loc>
//      <o.0..0> CH1CCEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM1_CCCTR  -----------------------------------
// SVD Line: 5023

//  <rtree> SFDITEM_REG__TIM1_CCCTR
//    <name> CCCTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C20) channel capture compare control  register </i>
//    <loc> ( (unsigned int)((TIM1_CCCTR >> 0) & 0xFFFFFFFF), ((TIM1_CCCTR = (TIM1_CCCTR & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCCTR_CH4CCP </item>
//    <item> SFDITEM_FIELD__TIM1_CCCTR_CH4CCEN </item>
//    <item> SFDITEM_FIELD__TIM1_CCCTR_CH3NCCP </item>
//    <item> SFDITEM_FIELD__TIM1_CCCTR_CH3NCCEN </item>
//    <item> SFDITEM_FIELD__TIM1_CCCTR_CH3CCP </item>
//    <item> SFDITEM_FIELD__TIM1_CCCTR_CH3CCEN </item>
//    <item> SFDITEM_FIELD__TIM1_CCCTR_CH2NCCP </item>
//    <item> SFDITEM_FIELD__TIM1_CCCTR_CH2NCCEN </item>
//    <item> SFDITEM_FIELD__TIM1_CCCTR_CH2CCP </item>
//    <item> SFDITEM_FIELD__TIM1_CCCTR_CH2CCEN </item>
//    <item> SFDITEM_FIELD__TIM1_CCCTR_CH1NCCP </item>
//    <item> SFDITEM_FIELD__TIM1_CCCTR_CH1NCCEN </item>
//    <item> SFDITEM_FIELD__TIM1_CCCTR_CH1CCP </item>
//    <item> SFDITEM_FIELD__TIM1_CCCTR_CH1CCEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_CNT  --------------------------------
// SVD Line: 5133

unsigned int TIM1_CNT __AT (0x40012C24);



// --------------------------------  Field Item: TIM1_CNT_CNT  ------------------------------------
// SVD Line: 5142

//  <item> SFDITEM_FIELD__TIM1_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C24) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CNT >> 0) & 0xFFFF), ((TIM1_CNT = (TIM1_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CNT  ------------------------------------
// SVD Line: 5133

//  <rtree> SFDITEM_REG__TIM1_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C24) counter </i>
//    <loc> ( (unsigned int)((TIM1_CNT >> 0) & 0xFFFFFFFF), ((TIM1_CNT = (TIM1_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_PDIV  --------------------------------
// SVD Line: 5150

unsigned int TIM1_PDIV __AT (0x40012C28);



// -------------------------------  Field Item: TIM1_PDIV_PDIV  -----------------------------------
// SVD Line: 5159

//  <item> SFDITEM_FIELD__TIM1_PDIV_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C28) pre-divider value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_PDIV >> 0) & 0xFFFF), ((TIM1_PDIV = (TIM1_PDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_PDIV  -----------------------------------
// SVD Line: 5150

//  <rtree> SFDITEM_REG__TIM1_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C28) pre-divider </i>
//    <loc> ( (unsigned int)((TIM1_PDIV >> 0) & 0xFFFFFFFF), ((TIM1_PDIV = (TIM1_PDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_PDIV_PDIV </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_UVAL  --------------------------------
// SVD Line: 5167

unsigned int TIM1_UVAL __AT (0x40012C2C);



// -------------------------------  Field Item: TIM1_UVAL_UVAL  -----------------------------------
// SVD Line: 5176

//  <item> SFDITEM_FIELD__TIM1_UVAL_UVAL
//    <name> UVAL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C2C) Counter update value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_UVAL >> 0) & 0xFFFF), ((TIM1_UVAL = (TIM1_UVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_UVAL  -----------------------------------
// SVD Line: 5167

//  <rtree> SFDITEM_REG__TIM1_UVAL
//    <name> UVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C2C) counter update register </i>
//    <loc> ( (unsigned int)((TIM1_UVAL >> 0) & 0xFFFFFFFF), ((TIM1_UVAL = (TIM1_UVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_UVAL_UVAL </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM1_UVALREP  ------------------------------
// SVD Line: 5184

unsigned int TIM1_UVALREP __AT (0x40012C30);



// ----------------------------  Field Item: TIM1_UVALREP_UVALREP  --------------------------------
// SVD Line: 5193

//  <item> SFDITEM_FIELD__TIM1_UVALREP_UVALREP
//    <name> UVALREP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012C30) Counter update repetition value </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_UVALREP >> 0) & 0xFF), ((TIM1_UVALREP = (TIM1_UVALREP & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM1_UVALREP  ----------------------------------
// SVD Line: 5184

//  <rtree> SFDITEM_REG__TIM1_UVALREP
//    <name> UVALREP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C30) counter update repetition register </i>
//    <loc> ( (unsigned int)((TIM1_UVALREP >> 0) & 0xFFFFFFFF), ((TIM1_UVALREP = (TIM1_UVALREP & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_UVALREP_UVALREP </item>
//  </rtree>
//  


// --------------------------  Register Item Address: TIM1_CH1CCVAL  ------------------------------
// SVD Line: 5201

unsigned int TIM1_CH1CCVAL __AT (0x40012C34);



// ---------------------------  Field Item: TIM1_CH1CCVAL_CH1CCVAL  -------------------------------
// SVD Line: 5210

//  <item> SFDITEM_FIELD__TIM1_CH1CCVAL_CH1CCVAL
//    <name> CH1CCVAL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C34) Channel 1 capture compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CH1CCVAL >> 0) & 0xFFFF), ((TIM1_CH1CCVAL = (TIM1_CH1CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM1_CH1CCVAL  ---------------------------------
// SVD Line: 5201

//  <rtree> SFDITEM_REG__TIM1_CH1CCVAL
//    <name> CH1CCVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C34) channel 1 capture compare value register </i>
//    <loc> ( (unsigned int)((TIM1_CH1CCVAL >> 0) & 0xFFFFFFFF), ((TIM1_CH1CCVAL = (TIM1_CH1CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CH1CCVAL_CH1CCVAL </item>
//  </rtree>
//  


// --------------------------  Register Item Address: TIM1_CH2CCVAL  ------------------------------
// SVD Line: 5218

unsigned int TIM1_CH2CCVAL __AT (0x40012C38);



// ---------------------------  Field Item: TIM1_CH2CCVAL_CH2CCVAL  -------------------------------
// SVD Line: 5227

//  <item> SFDITEM_FIELD__TIM1_CH2CCVAL_CH2CCVAL
//    <name> CH2CCVAL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C38) Channel 2 capture compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CH2CCVAL >> 0) & 0xFFFF), ((TIM1_CH2CCVAL = (TIM1_CH2CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM1_CH2CCVAL  ---------------------------------
// SVD Line: 5218

//  <rtree> SFDITEM_REG__TIM1_CH2CCVAL
//    <name> CH2CCVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C38) channel 2 capture compare value register </i>
//    <loc> ( (unsigned int)((TIM1_CH2CCVAL >> 0) & 0xFFFFFFFF), ((TIM1_CH2CCVAL = (TIM1_CH2CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CH2CCVAL_CH2CCVAL </item>
//  </rtree>
//  


// --------------------------  Register Item Address: TIM1_CH3CCVAL  ------------------------------
// SVD Line: 5235

unsigned int TIM1_CH3CCVAL __AT (0x40012C3C);



// ---------------------------  Field Item: TIM1_CH3CCVAL_CH3CCVAL  -------------------------------
// SVD Line: 5244

//  <item> SFDITEM_FIELD__TIM1_CH3CCVAL_CH3CCVAL
//    <name> CH3CCVAL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C3C) Channel 3 capture compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CH3CCVAL >> 0) & 0xFFFF), ((TIM1_CH3CCVAL = (TIM1_CH3CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM1_CH3CCVAL  ---------------------------------
// SVD Line: 5235

//  <rtree> SFDITEM_REG__TIM1_CH3CCVAL
//    <name> CH3CCVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C3C) channel 3 capture compare value register </i>
//    <loc> ( (unsigned int)((TIM1_CH3CCVAL >> 0) & 0xFFFFFFFF), ((TIM1_CH3CCVAL = (TIM1_CH3CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CH3CCVAL_CH3CCVAL </item>
//  </rtree>
//  


// --------------------------  Register Item Address: TIM1_CH4CCVAL  ------------------------------
// SVD Line: 5252

unsigned int TIM1_CH4CCVAL __AT (0x40012C40);



// ---------------------------  Field Item: TIM1_CH4CCVAL_CH4CCVAL  -------------------------------
// SVD Line: 5261

//  <item> SFDITEM_FIELD__TIM1_CH4CCVAL_CH4CCVAL
//    <name> CH4CCVAL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C40) Channel 4 capture compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CH4CCVAL >> 0) & 0xFFFF), ((TIM1_CH4CCVAL = (TIM1_CH4CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM1_CH4CCVAL  ---------------------------------
// SVD Line: 5252

//  <rtree> SFDITEM_REG__TIM1_CH4CCVAL
//    <name> CH4CCVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C40) channel 4 capture compare value register </i>
//    <loc> ( (unsigned int)((TIM1_CH4CCVAL >> 0) & 0xFFFFFFFF), ((TIM1_CH4CCVAL = (TIM1_CH4CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CH4CCVAL_CH4CCVAL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CHOPR  -------------------------------
// SVD Line: 5269

unsigned int TIM1_CHOPR __AT (0x40012C44);



// ------------------------------  Field Item: TIM1_CHOPR_CHOPEN  ---------------------------------
// SVD Line: 5278

//  <item> SFDITEM_FIELD__TIM1_CHOPR_CHOPEN
//    <name> CHOPEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C44) Channel output pad enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CHOPR ) </loc>
//      <o.15..15> CHOPEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM1_CHOPR_CHOPAEN  ---------------------------------
// SVD Line: 5284

//  <item> SFDITEM_FIELD__TIM1_CHOPR_CHOPAEN
//    <name> CHOPAEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C44) Channel output pad auto enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CHOPR ) </loc>
//      <o.14..14> CHOPAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CHOPR_BRKPOL  ---------------------------------
// SVD Line: 5290

//  <item> SFDITEM_FIELD__TIM1_CHOPR_BRKPOL
//    <name> BRKPOL </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C44) Break polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CHOPR ) </loc>
//      <o.13..13> BRKPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CHOPR_BRKEN  ----------------------------------
// SVD Line: 5296

//  <item> SFDITEM_FIELD__TIM1_CHOPR_BRKEN
//    <name> BRKEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C44) Break enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CHOPR ) </loc>
//      <o.12..12> BRKEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CHOPR_RUNOS  ----------------------------------
// SVD Line: 5302

//  <item> SFDITEM_FIELD__TIM1_CHOPR_RUNOS
//    <name> RUNOS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C44) Run mode off-state control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CHOPR ) </loc>
//      <o.11..11> RUNOS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CHOPR_IDLEOS  ---------------------------------
// SVD Line: 5308

//  <item> SFDITEM_FIELD__TIM1_CHOPR_IDLEOS
//    <name> IDLEOS </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C44) Idle mode off-state control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CHOPR ) </loc>
//      <o.10..10> IDLEOS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CHOPR_LCKLV  ----------------------------------
// SVD Line: 5314

//  <item> SFDITEM_FIELD__TIM1_CHOPR_LCKLV
//    <name> LCKLV </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C44) Lock level control </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CHOPR >> 8) & 0x3), ((TIM1_CHOPR = (TIM1_CHOPR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CHOPR_DTCFG  ----------------------------------
// SVD Line: 5320

//  <item> SFDITEM_FIELD__TIM1_CHOPR_DTCFG
//    <name> DTCFG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012C44) Dead-time configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CHOPR >> 0) & 0xFF), ((TIM1_CHOPR = (TIM1_CHOPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM1_CHOPR  -----------------------------------
// SVD Line: 5269

//  <rtree> SFDITEM_REG__TIM1_CHOPR
//    <name> CHOPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C44) channel output protect register </i>
//    <loc> ( (unsigned int)((TIM1_CHOPR >> 0) & 0xFFFFFFFF), ((TIM1_CHOPR = (TIM1_CHOPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CHOPR_CHOPEN </item>
//    <item> SFDITEM_FIELD__TIM1_CHOPR_CHOPAEN </item>
//    <item> SFDITEM_FIELD__TIM1_CHOPR_BRKPOL </item>
//    <item> SFDITEM_FIELD__TIM1_CHOPR_BRKEN </item>
//    <item> SFDITEM_FIELD__TIM1_CHOPR_RUNOS </item>
//    <item> SFDITEM_FIELD__TIM1_CHOPR_IDLEOS </item>
//    <item> SFDITEM_FIELD__TIM1_CHOPR_LCKLV </item>
//    <item> SFDITEM_FIELD__TIM1_CHOPR_DTCFG </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM1_DMAACR  -------------------------------
// SVD Line: 5328

unsigned int TIM1_DMAACR __AT (0x40012C48);



// ------------------------------  Field Item: TIM1_DMAACR_DMATL  ---------------------------------
// SVD Line: 5337

//  <item> SFDITEM_FIELD__TIM1_DMAACR_DMATL
//    <name> DMATL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40012C48) DMA transfer length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_DMAACR >> 8) & 0x1F), ((TIM1_DMAACR = (TIM1_DMAACR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM1_DMAACR_DMASA  ---------------------------------
// SVD Line: 5343

//  <item> SFDITEM_FIELD__TIM1_DMAACR_DMASA
//    <name> DMASA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012C48) DMA start address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_DMAACR >> 0) & 0x1F), ((TIM1_DMAACR = (TIM1_DMAACR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM1_DMAACR  ----------------------------------
// SVD Line: 5328

//  <rtree> SFDITEM_REG__TIM1_DMAACR
//    <name> DMAACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C48) DMA access configuration register </i>
//    <loc> ( (unsigned int)((TIM1_DMAACR >> 0) & 0xFFFFFFFF), ((TIM1_DMAACR = (TIM1_DMAACR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DMAACR_DMATL </item>
//    <item> SFDITEM_FIELD__TIM1_DMAACR_DMASA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_DMAIR  -------------------------------
// SVD Line: 5351

unsigned int TIM1_DMAIR __AT (0x40012C4C);



// -------------------------------  Field Item: TIM1_DMAIR_DMAI  ----------------------------------
// SVD Line: 5360

//  <item> SFDITEM_FIELD__TIM1_DMAIR_DMAI
//    <name> DMAI </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C4C) DMA access interface </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_DMAIR >> 0) & 0xFFFF), ((TIM1_DMAIR = (TIM1_DMAIR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM1_DMAIR  -----------------------------------
// SVD Line: 5351

//  <rtree> SFDITEM_REG__TIM1_DMAIR
//    <name> DMAIR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C4C) DMA access interface register </i>
//    <loc> ( (unsigned int)((TIM1_DMAIR >> 0) & 0xFFFFFFFF), ((TIM1_DMAIR = (TIM1_DMAIR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DMAIR_DMAI </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM1  -------------------------------------
// SVD Line: 4290

//  <view> TIM1
//    <name> TIM1 </name>
//    <item> SFDITEM_REG__TIM1_CTR1 </item>
//    <item> SFDITEM_REG__TIM1_CTR2 </item>
//    <item> SFDITEM_REG__TIM1_SMCFG </item>
//    <item> SFDITEM_REG__TIM1_DIEN </item>
//    <item> SFDITEM_REG__TIM1_STS </item>
//    <item> SFDITEM_REG__TIM1_SWEGR </item>
//    <item> SFDITEM_REG__TIM1_CH12CFGR_Output </item>
//    <item> SFDITEM_REG__TIM1_CH12CFGR_Input </item>
//    <item> SFDITEM_REG__TIM1_CH34CFGR_Output </item>
//    <item> SFDITEM_REG__TIM1_CH34CFGR_Input </item>
//    <item> SFDITEM_REG__TIM1_CCCTR </item>
//    <item> SFDITEM_REG__TIM1_CNT </item>
//    <item> SFDITEM_REG__TIM1_PDIV </item>
//    <item> SFDITEM_REG__TIM1_UVAL </item>
//    <item> SFDITEM_REG__TIM1_UVALREP </item>
//    <item> SFDITEM_REG__TIM1_CH1CCVAL </item>
//    <item> SFDITEM_REG__TIM1_CH2CCVAL </item>
//    <item> SFDITEM_REG__TIM1_CH3CCVAL </item>
//    <item> SFDITEM_REG__TIM1_CH4CCVAL </item>
//    <item> SFDITEM_REG__TIM1_CHOPR </item>
//    <item> SFDITEM_REG__TIM1_DMAACR </item>
//    <item> SFDITEM_REG__TIM1_DMAIR </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM2_CTR1  --------------------------------
// SVD Line: 5386

unsigned int TIM2_CTR1 __AT (0x40000000);



// -------------------------------  Field Item: TIM2_CTR1_CKDIV  ----------------------------------
// SVD Line: 5395

//  <item> SFDITEM_FIELD__TIM2_CTR1_CKDIV
//    <name> CKDIV </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000000) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CTR1 >> 8) & 0x3), ((TIM2_CTR1 = (TIM2_CTR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM2_CTR1_UVALSEN  ---------------------------------
// SVD Line: 5401

//  <item> SFDITEM_FIELD__TIM2_CTR1_UVALSEN
//    <name> UVALSEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000000) UVAL shadow enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CTR1 ) </loc>
//      <o.7..7> UVALSEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CTR1_CPS  -----------------------------------
// SVD Line: 5407

//  <item> SFDITEM_FIELD__TIM2_CTR1_CPS
//    <name> CPS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40000000) Count pattern selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CTR1 >> 5) & 0x3), ((TIM2_CTR1 = (TIM2_CTR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CTR1_DIR  -----------------------------------
// SVD Line: 5413

//  <item> SFDITEM_FIELD__TIM2_CTR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000000) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CTR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CTR1_SPEN  -----------------------------------
// SVD Line: 5419

//  <item> SFDITEM_FIELD__TIM2_CTR1_SPEN
//    <name> SPEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000000) Single pulse enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CTR1 ) </loc>
//      <o.3..3> SPEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CTR1_URSEL  ----------------------------------
// SVD Line: 5425

//  <item> SFDITEM_FIELD__TIM2_CTR1_URSEL
//    <name> URSEL </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000000) Update request selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CTR1 ) </loc>
//      <o.2..2> URSEL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CTR1_UPD  -----------------------------------
// SVD Line: 5431

//  <item> SFDITEM_FIELD__TIM2_CTR1_UPD
//    <name> UPD </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000000) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CTR1 ) </loc>
//      <o.1..1> UPD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CTR1_CEN  -----------------------------------
// SVD Line: 5437

//  <item> SFDITEM_FIELD__TIM2_CTR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CTR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CTR1  -----------------------------------
// SVD Line: 5386

//  <rtree> SFDITEM_REG__TIM2_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000000) control register 1 </i>
//    <loc> ( (unsigned int)((TIM2_CTR1 >> 0) & 0xFFFFFFFF), ((TIM2_CTR1 = (TIM2_CTR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CTR1_CKDIV </item>
//    <item> SFDITEM_FIELD__TIM2_CTR1_UVALSEN </item>
//    <item> SFDITEM_FIELD__TIM2_CTR1_CPS </item>
//    <item> SFDITEM_FIELD__TIM2_CTR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM2_CTR1_SPEN </item>
//    <item> SFDITEM_FIELD__TIM2_CTR1_URSEL </item>
//    <item> SFDITEM_FIELD__TIM2_CTR1_UPD </item>
//    <item> SFDITEM_FIELD__TIM2_CTR1_CEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CTR2  --------------------------------
// SVD Line: 5445

unsigned int TIM2_CTR2 __AT (0x40000004);



// ------------------------------  Field Item: TIM2_CTR2_TI1XOR  ----------------------------------
// SVD Line: 5454

//  <item> SFDITEM_FIELD__TIM2_CTR2_TI1XOR
//    <name> TI1XOR </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000004) XOR input for TI1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CTR2 ) </loc>
//      <o.7..7> TI1XOR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CTR2_MMTOC  ----------------------------------
// SVD Line: 5460

//  <item> SFDITEM_FIELD__TIM2_CTR2_MMTOC
//    <name> MMTOC </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000004) Master mode trigger out control </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CTR2 >> 4) & 0x7), ((TIM2_CTR2 = (TIM2_CTR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM2_CTR2_CHDMARS  ---------------------------------
// SVD Line: 5466

//  <item> SFDITEM_FIELD__TIM2_CTR2_CHDMARS
//    <name> CHDMARS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000004) DMA request source of channel </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CTR2 ) </loc>
//      <o.3..3> CHDMARS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CTR2  -----------------------------------
// SVD Line: 5445

//  <rtree> SFDITEM_REG__TIM2_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000004) control register 2 </i>
//    <loc> ( (unsigned int)((TIM2_CTR2 >> 0) & 0xFFFFFFFF), ((TIM2_CTR2 = (TIM2_CTR2 & ~(0xF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CTR2_TI1XOR </item>
//    <item> SFDITEM_FIELD__TIM2_CTR2_MMTOC </item>
//    <item> SFDITEM_FIELD__TIM2_CTR2_CHDMARS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_SMCFG  -------------------------------
// SVD Line: 5474

unsigned int TIM2_SMCFG __AT (0x40000008);



// ------------------------------  Field Item: TIM2_SMCFG_ETRINV  ---------------------------------
// SVD Line: 5483

//  <item> SFDITEM_FIELD__TIM2_SMCFG_ETRINV
//    <name> ETRINV </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000008) ETR invert </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCFG ) </loc>
//      <o.15..15> ETRINV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM2_SMCFG_ECMODE2  ---------------------------------
// SVD Line: 5489

//  <item> SFDITEM_FIELD__TIM2_SMCFG_ECMODE2
//    <name> ECMODE2 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40000008) External clock mode 2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCFG ) </loc>
//      <o.14..14> ECMODE2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_SMCFG_ETPDIV  ---------------------------------
// SVD Line: 5495

//  <item> SFDITEM_FIELD__TIM2_SMCFG_ETPDIV
//    <name> ETPDIV </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40000008) External trigger pre-divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCFG >> 12) & 0x3), ((TIM2_SMCFG = (TIM2_SMCFG & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM2_SMCFG_ETFLT  ----------------------------------
// SVD Line: 5501

//  <item> SFDITEM_FIELD__TIM2_SMCFG_ETFLT
//    <name> ETFLT </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40000008) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCFG >> 8) & 0xF), ((TIM2_SMCFG = (TIM2_SMCFG & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM2_SMCFG_MSM  -----------------------------------
// SVD Line: 5507

//  <item> SFDITEM_FIELD__TIM2_SMCFG_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000008) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCFG ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_SMCFG_TRIGS  ----------------------------------
// SVD Line: 5513

//  <item> SFDITEM_FIELD__TIM2_SMCFG_TRIGS
//    <name> TRIGS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000008) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCFG >> 4) & 0x7), ((TIM2_SMCFG = (TIM2_SMCFG & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM2_SMCFG_SMCFG  ----------------------------------
// SVD Line: 5519

//  <item> SFDITEM_FIELD__TIM2_SMCFG_SMCFG
//    <name> SMCFG </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000008) Slave mode configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCFG >> 0) & 0x7), ((TIM2_SMCFG = (TIM2_SMCFG & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM2_SMCFG  -----------------------------------
// SVD Line: 5474

//  <rtree> SFDITEM_REG__TIM2_SMCFG
//    <name> SMCFG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000008) slave mode configuration register </i>
//    <loc> ( (unsigned int)((TIM2_SMCFG >> 0) & 0xFFFFFFFF), ((TIM2_SMCFG = (TIM2_SMCFG & ~(0xFFF7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_SMCFG_ETRINV </item>
//    <item> SFDITEM_FIELD__TIM2_SMCFG_ECMODE2 </item>
//    <item> SFDITEM_FIELD__TIM2_SMCFG_ETPDIV </item>
//    <item> SFDITEM_FIELD__TIM2_SMCFG_ETFLT </item>
//    <item> SFDITEM_FIELD__TIM2_SMCFG_MSM </item>
//    <item> SFDITEM_FIELD__TIM2_SMCFG_TRIGS </item>
//    <item> SFDITEM_FIELD__TIM2_SMCFG_SMCFG </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_DIEN  --------------------------------
// SVD Line: 5527

unsigned int TIM2_DIEN __AT (0x4000000C);



// -------------------------------  Field Item: TIM2_DIEN_TDREN  ----------------------------------
// SVD Line: 5536

//  <item> SFDITEM_FIELD__TIM2_DIEN_TDREN
//    <name> TDREN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000000C) Enable bit for trigger DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIEN ) </loc>
//      <o.14..14> TDREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_DIEN_COMDEN  ----------------------------------
// SVD Line: 5542

//  <item> SFDITEM_FIELD__TIM2_DIEN_COMDEN
//    <name> COMDEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000000C) Enable bit for COM event DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIEN ) </loc>
//      <o.13..13> COMDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_DIEN_CH4DEN  ----------------------------------
// SVD Line: 5548

//  <item> SFDITEM_FIELD__TIM2_DIEN_CH4DEN
//    <name> CH4DEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000000C) Enable bit for channel 4 DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIEN ) </loc>
//      <o.12..12> CH4DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_DIEN_CH3DEN  ----------------------------------
// SVD Line: 5554

//  <item> SFDITEM_FIELD__TIM2_DIEN_CH3DEN
//    <name> CH3DEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000000C) Enable bit for channel 3 DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIEN ) </loc>
//      <o.11..11> CH3DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_DIEN_CH2DEN  ----------------------------------
// SVD Line: 5560

//  <item> SFDITEM_FIELD__TIM2_DIEN_CH2DEN
//    <name> CH2DEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000000C) Enable bit for channel 2 DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIEN ) </loc>
//      <o.10..10> CH2DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_DIEN_CH1DEN  ----------------------------------
// SVD Line: 5566

//  <item> SFDITEM_FIELD__TIM2_DIEN_CH1DEN
//    <name> CH1DEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000000C) Enable bit for channel 1 DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIEN ) </loc>
//      <o.9..9> CH1DEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIEN_UPDEN  ----------------------------------
// SVD Line: 5572

//  <item> SFDITEM_FIELD__TIM2_DIEN_UPDEN
//    <name> UPDEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000000C) Enable bit for update DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIEN ) </loc>
//      <o.8..8> UPDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_DIEN_TINTEN  ----------------------------------
// SVD Line: 5578

//  <item> SFDITEM_FIELD__TIM2_DIEN_TINTEN
//    <name> TINTEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000000C) Enable bit for trigger interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIEN ) </loc>
//      <o.6..6> TINTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM2_DIEN_CH4INTEN  ---------------------------------
// SVD Line: 5584

//  <item> SFDITEM_FIELD__TIM2_DIEN_CH4INTEN
//    <name> CH4INTEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000000C) Channel 4 capture compare interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIEN ) </loc>
//      <o.4..4> CH4INTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM2_DIEN_CH3INTEN  ---------------------------------
// SVD Line: 5590

//  <item> SFDITEM_FIELD__TIM2_DIEN_CH3INTEN
//    <name> CH3INTEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000000C) Channel 3 capture compare interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIEN ) </loc>
//      <o.3..3> CH3INTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM2_DIEN_CH2INTEN  ---------------------------------
// SVD Line: 5596

//  <item> SFDITEM_FIELD__TIM2_DIEN_CH2INTEN
//    <name> CH2INTEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000000C) Channel2 capture compare interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIEN ) </loc>
//      <o.2..2> CH2INTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM2_DIEN_CH1INTEN  ---------------------------------
// SVD Line: 5602

//  <item> SFDITEM_FIELD__TIM2_DIEN_CH1INTEN
//    <name> CH1INTEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000000C) Channel1 capture compare interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIEN ) </loc>
//      <o.1..1> CH1INTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_DIEN_UPINTEN  ---------------------------------
// SVD Line: 5608

//  <item> SFDITEM_FIELD__TIM2_DIEN_UPINTEN
//    <name> UPINTEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000000C) Enable bit for update interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIEN ) </loc>
//      <o.0..0> UPINTEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_DIEN  -----------------------------------
// SVD Line: 5527

//  <rtree> SFDITEM_REG__TIM2_DIEN
//    <name> DIEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000000C) DMA and interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM2_DIEN >> 0) & 0xFFFFFFFF), ((TIM2_DIEN = (TIM2_DIEN & ~(0x7F5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_DIEN_TDREN </item>
//    <item> SFDITEM_FIELD__TIM2_DIEN_COMDEN </item>
//    <item> SFDITEM_FIELD__TIM2_DIEN_CH4DEN </item>
//    <item> SFDITEM_FIELD__TIM2_DIEN_CH3DEN </item>
//    <item> SFDITEM_FIELD__TIM2_DIEN_CH2DEN </item>
//    <item> SFDITEM_FIELD__TIM2_DIEN_CH1DEN </item>
//    <item> SFDITEM_FIELD__TIM2_DIEN_UPDEN </item>
//    <item> SFDITEM_FIELD__TIM2_DIEN_TINTEN </item>
//    <item> SFDITEM_FIELD__TIM2_DIEN_CH4INTEN </item>
//    <item> SFDITEM_FIELD__TIM2_DIEN_CH3INTEN </item>
//    <item> SFDITEM_FIELD__TIM2_DIEN_CH2INTEN </item>
//    <item> SFDITEM_FIELD__TIM2_DIEN_CH1INTEN </item>
//    <item> SFDITEM_FIELD__TIM2_DIEN_UPINTEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_STS  --------------------------------
// SVD Line: 5616

unsigned int TIM2_STS __AT (0x40000010);



// ------------------------------  Field Item: TIM2_STS_CH4ICOF  ----------------------------------
// SVD Line: 5625

//  <item> SFDITEM_FIELD__TIM2_STS_CH4ICOF
//    <name> CH4ICOF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000010) Channel 4 input capture overflow </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_STS ) </loc>
//      <o.12..12> CH4ICOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_STS_CH3ICOF  ----------------------------------
// SVD Line: 5631

//  <item> SFDITEM_FIELD__TIM2_STS_CH3ICOF
//    <name> CH3ICOF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000010) Channel 3 input capture overflow </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_STS ) </loc>
//      <o.11..11> CH3ICOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_STS_CH2ICOF  ----------------------------------
// SVD Line: 5637

//  <item> SFDITEM_FIELD__TIM2_STS_CH2ICOF
//    <name> CH2ICOF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000010) Channel 2 input capture overflow </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_STS ) </loc>
//      <o.10..10> CH2ICOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_STS_CH1ICOF  ----------------------------------
// SVD Line: 5643

//  <item> SFDITEM_FIELD__TIM2_STS_CH1ICOF
//    <name> CH1ICOF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000010) Channel 1 input capture overflow </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_STS ) </loc>
//      <o.9..9> CH1ICOF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_STS_TRIGIF  ----------------------------------
// SVD Line: 5649

//  <item> SFDITEM_FIELD__TIM2_STS_TRIGIF
//    <name> TRIGIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000010) Interrupt flag of trigger </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_STS ) </loc>
//      <o.6..6> TRIGIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_STS_CH4CCIF  ----------------------------------
// SVD Line: 5655

//  <item> SFDITEM_FIELD__TIM2_STS_CH4CCIF
//    <name> CH4CCIF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000010) Channel 4 capture compare interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_STS ) </loc>
//      <o.4..4> CH4CCIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_STS_CH3CCIF  ----------------------------------
// SVD Line: 5662

//  <item> SFDITEM_FIELD__TIM2_STS_CH3CCIF
//    <name> CH3CCIF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000010) Channel 3 capture compare interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_STS ) </loc>
//      <o.3..3> CH3CCIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_STS_CH2CCIF  ----------------------------------
// SVD Line: 5669

//  <item> SFDITEM_FIELD__TIM2_STS_CH2CCIF
//    <name> CH2CCIF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000010) Channel2 capture compare interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_STS ) </loc>
//      <o.2..2> CH2CCIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_STS_CH1CCIF  ----------------------------------
// SVD Line: 5676

//  <item> SFDITEM_FIELD__TIM2_STS_CH1CCIF
//    <name> CH1CCIF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000010) Channel1 capture compare interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_STS ) </loc>
//      <o.1..1> CH1CCIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_STS_UPIF  -----------------------------------
// SVD Line: 5683

//  <item> SFDITEM_FIELD__TIM2_STS_UPIF
//    <name> UPIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000010) Enable bit for update interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_STS ) </loc>
//      <o.0..0> UPIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_STS  ------------------------------------
// SVD Line: 5616

//  <rtree> SFDITEM_REG__TIM2_STS
//    <name> STS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000010) status register </i>
//    <loc> ( (unsigned int)((TIM2_STS >> 0) & 0xFFFFFFFF), ((TIM2_STS = (TIM2_STS & ~(0x1E5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1E5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_STS_CH4ICOF </item>
//    <item> SFDITEM_FIELD__TIM2_STS_CH3ICOF </item>
//    <item> SFDITEM_FIELD__TIM2_STS_CH2ICOF </item>
//    <item> SFDITEM_FIELD__TIM2_STS_CH1ICOF </item>
//    <item> SFDITEM_FIELD__TIM2_STS_TRIGIF </item>
//    <item> SFDITEM_FIELD__TIM2_STS_CH4CCIF </item>
//    <item> SFDITEM_FIELD__TIM2_STS_CH3CCIF </item>
//    <item> SFDITEM_FIELD__TIM2_STS_CH2CCIF </item>
//    <item> SFDITEM_FIELD__TIM2_STS_CH1CCIF </item>
//    <item> SFDITEM_FIELD__TIM2_STS_UPIF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_SWEGR  -------------------------------
// SVD Line: 5691

unsigned int TIM2_SWEGR __AT (0x40000014);



// ------------------------------  Field Item: TIM2_SWEGR_TRIGEG  ---------------------------------
// SVD Line: 5700

//  <item> SFDITEM_FIELD__TIM2_SWEGR_TRIGEG
//    <name> TRIGEG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40000014) Trigger event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SWEGR ) </loc>
//      <o.6..6> TRIGEG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_SWEGR_CH4CCG  ---------------------------------
// SVD Line: 5706

//  <item> SFDITEM_FIELD__TIM2_SWEGR_CH4CCG
//    <name> CH4CCG </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40000014) Channel 1 capture  compare event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SWEGR ) </loc>
//      <o.4..4> CH4CCG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_SWEGR_CH3CCG  ---------------------------------
// SVD Line: 5713

//  <item> SFDITEM_FIELD__TIM2_SWEGR_CH3CCG
//    <name> CH3CCG </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40000014) Channel 1 capture  compare event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SWEGR ) </loc>
//      <o.3..3> CH3CCG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_SWEGR_CH2CCG  ---------------------------------
// SVD Line: 5720

//  <item> SFDITEM_FIELD__TIM2_SWEGR_CH2CCG
//    <name> CH2CCG </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40000014) Channel 1 capture  compare event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SWEGR ) </loc>
//      <o.2..2> CH2CCG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_SWEGR_CH1CCG  ---------------------------------
// SVD Line: 5727

//  <item> SFDITEM_FIELD__TIM2_SWEGR_CH1CCG
//    <name> CH1CCG </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40000014) Channel 1 capture  compare event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SWEGR ) </loc>
//      <o.1..1> CH1CCG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_SWEGR_UEG  -----------------------------------
// SVD Line: 5734

//  <item> SFDITEM_FIELD__TIM2_SWEGR_UEG
//    <name> UEG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40000014) Update event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SWEGR ) </loc>
//      <o.0..0> UEG
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM2_SWEGR  -----------------------------------
// SVD Line: 5691

//  <rtree> SFDITEM_REG__TIM2_SWEGR
//    <name> SWEGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40000014) software event generation register </i>
//    <loc> ( (unsigned int)((TIM2_SWEGR >> 0) & 0xFFFFFFFF), ((TIM2_SWEGR = (TIM2_SWEGR & ~(0x5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_SWEGR_TRIGEG </item>
//    <item> SFDITEM_FIELD__TIM2_SWEGR_CH4CCG </item>
//    <item> SFDITEM_FIELD__TIM2_SWEGR_CH3CCG </item>
//    <item> SFDITEM_FIELD__TIM2_SWEGR_CH2CCG </item>
//    <item> SFDITEM_FIELD__TIM2_SWEGR_CH1CCG </item>
//    <item> SFDITEM_FIELD__TIM2_SWEGR_UEG </item>
//  </rtree>
//  


// -----------------------  Register Item Address: TIM2_CH12CFGR_Output  --------------------------
// SVD Line: 5742

unsigned int TIM2_CH12CFGR_Output __AT (0x40000018);



// ------------------------  Field Item: TIM2_CH12CFGR_Output_CH2OCCEN  ---------------------------
// SVD Line: 5752

//  <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH2OCCEN
//    <name> CH2OCCEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000018) Channel 2 output compare clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CH12CFGR_Output ) </loc>
//      <o.15..15> CH2OCCEN
//    </check>
//  </item>
//  


// -----------------------  Field Item: TIM2_CH12CFGR_Output_CH2OCMSEL  ---------------------------
// SVD Line: 5759

//  <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH2OCMSEL
//    <name> CH2OCMSEL </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000018) Channel 2 output compare mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH12CFGR_Output >> 12) & 0x7), ((TIM2_CH12CFGR_Output = (TIM2_CH12CFGR_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM2_CH12CFGR_Output_CH2OCVPEN  ---------------------------
// SVD Line: 5766

//  <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH2OCVPEN
//    <name> CH2OCVPEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000018) Channel 2 output compare value preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CH12CFGR_Output ) </loc>
//      <o.11..11> CH2OCVPEN
//    </check>
//  </item>
//  


// ------------------------  Field Item: TIM2_CH12CFGR_Output_CH2OCFEN  ---------------------------
// SVD Line: 5773

//  <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH2OCFEN
//    <name> CH2OCFEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000018) Channel 2 output compare fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CH12CFGR_Output ) </loc>
//      <o.10..10> CH2OCFEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: TIM2_CH12CFGR_Output_CH2FS  -----------------------------
// SVD Line: 5780

//  <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH2FS
//    <name> CH2FS </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000018) Channel 2 function selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH12CFGR_Output >> 8) & 0x3), ((TIM2_CH12CFGR_Output = (TIM2_CH12CFGR_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM2_CH12CFGR_Output_CH1OCCEN  ---------------------------
// SVD Line: 5786

//  <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH1OCCEN
//    <name> CH1OCCEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000018) Channel 1 output compare clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CH12CFGR_Output ) </loc>
//      <o.7..7> CH1OCCEN
//    </check>
//  </item>
//  


// -----------------------  Field Item: TIM2_CH12CFGR_Output_CH1OCMSEL  ---------------------------
// SVD Line: 5793

//  <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH1OCMSEL
//    <name> CH1OCMSEL </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000018) Channel 1 output compare mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH12CFGR_Output >> 4) & 0x7), ((TIM2_CH12CFGR_Output = (TIM2_CH12CFGR_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM2_CH12CFGR_Output_CH1OCVPEN  ---------------------------
// SVD Line: 5800

//  <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH1OCVPEN
//    <name> CH1OCVPEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000018) Channel 1 output compare value  preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CH12CFGR_Output ) </loc>
//      <o.3..3> CH1OCVPEN
//    </check>
//  </item>
//  


// ------------------------  Field Item: TIM2_CH12CFGR_Output_CH1OCFEN  ---------------------------
// SVD Line: 5807

//  <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH1OCFEN
//    <name> CH1OCFEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000018) Channel 1 output compare fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CH12CFGR_Output ) </loc>
//      <o.2..2> CH1OCFEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: TIM2_CH12CFGR_Output_CH1FS  -----------------------------
// SVD Line: 5814

//  <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH1FS
//    <name> CH1FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000018) Channel 1 function selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH12CFGR_Output >> 0) & 0x3), ((TIM2_CH12CFGR_Output = (TIM2_CH12CFGR_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Register RTree: TIM2_CH12CFGR_Output  ------------------------------
// SVD Line: 5742

//  <rtree> SFDITEM_REG__TIM2_CH12CFGR_Output
//    <name> CH12CFGR_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000018) channel 1 and channel 2 configuration  register(output mode) </i>
//    <loc> ( (unsigned int)((TIM2_CH12CFGR_Output >> 0) & 0xFFFFFFFF), ((TIM2_CH12CFGR_Output = (TIM2_CH12CFGR_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH2OCCEN </item>
//    <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH2OCMSEL </item>
//    <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH2OCVPEN </item>
//    <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH2OCFEN </item>
//    <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH2FS </item>
//    <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH1OCCEN </item>
//    <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH1OCMSEL </item>
//    <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH1OCVPEN </item>
//    <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH1OCFEN </item>
//    <item> SFDITEM_FIELD__TIM2_CH12CFGR_Output_CH1FS </item>
//  </rtree>
//  


// -----------------------  Register Item Address: TIM2_CH12CFGR_Input  ---------------------------
// SVD Line: 5822

unsigned int TIM2_CH12CFGR_Input __AT (0x40000018);



// ------------------------  Field Item: TIM2_CH12CFGR_Input_CH2ICFLT  ----------------------------
// SVD Line: 5833

//  <item> SFDITEM_FIELD__TIM2_CH12CFGR_Input_CH2ICFLT
//    <name> CH2ICFLT </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40000018) Channel 2 input capture filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH12CFGR_Input >> 12) & 0xF), ((TIM2_CH12CFGR_Input = (TIM2_CH12CFGR_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: TIM2_CH12CFGR_Input_IC2PSC  -----------------------------
// SVD Line: 5839

//  <item> SFDITEM_FIELD__TIM2_CH12CFGR_Input_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40000018) Channel 2 input capture pre-divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH12CFGR_Input >> 10) & 0x3), ((TIM2_CH12CFGR_Input = (TIM2_CH12CFGR_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM2_CH12CFGR_Input_CH2FS  -----------------------------
// SVD Line: 5845

//  <item> SFDITEM_FIELD__TIM2_CH12CFGR_Input_CH2FS
//    <name> CH2FS </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000018) Channel 2 function selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH12CFGR_Input >> 8) & 0x3), ((TIM2_CH12CFGR_Input = (TIM2_CH12CFGR_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM2_CH12CFGR_Input_CH1ICFLT  ----------------------------
// SVD Line: 5851

//  <item> SFDITEM_FIELD__TIM2_CH12CFGR_Input_CH1ICFLT
//    <name> CH1ICFLT </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40000018) Channel 1 input capture filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH12CFGR_Input >> 4) & 0xF), ((TIM2_CH12CFGR_Input = (TIM2_CH12CFGR_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM2_CH12CFGR_Input_CH1ICPDIV  ---------------------------
// SVD Line: 5857

//  <item> SFDITEM_FIELD__TIM2_CH12CFGR_Input_CH1ICPDIV
//    <name> CH1ICPDIV </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40000018) Channel 1 input capture pre-divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH12CFGR_Input >> 2) & 0x3), ((TIM2_CH12CFGR_Input = (TIM2_CH12CFGR_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM2_CH12CFGR_Input_CH1FS  -----------------------------
// SVD Line: 5863

//  <item> SFDITEM_FIELD__TIM2_CH12CFGR_Input_CH1FS
//    <name> CH1FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000018) Channel 1 function selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH12CFGR_Input >> 0) & 0x3), ((TIM2_CH12CFGR_Input = (TIM2_CH12CFGR_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM2_CH12CFGR_Input  ------------------------------
// SVD Line: 5822

//  <rtree> SFDITEM_REG__TIM2_CH12CFGR_Input
//    <name> CH12CFGR_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000018) channel 1 and channel 2 configuration register  (input mode) </i>
//    <loc> ( (unsigned int)((TIM2_CH12CFGR_Input >> 0) & 0xFFFFFFFF), ((TIM2_CH12CFGR_Input = (TIM2_CH12CFGR_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CH12CFGR_Input_CH2ICFLT </item>
//    <item> SFDITEM_FIELD__TIM2_CH12CFGR_Input_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM2_CH12CFGR_Input_CH2FS </item>
//    <item> SFDITEM_FIELD__TIM2_CH12CFGR_Input_CH1ICFLT </item>
//    <item> SFDITEM_FIELD__TIM2_CH12CFGR_Input_CH1ICPDIV </item>
//    <item> SFDITEM_FIELD__TIM2_CH12CFGR_Input_CH1FS </item>
//  </rtree>
//  


// -----------------------  Register Item Address: TIM2_CH34CFGR_Output  --------------------------
// SVD Line: 5871

unsigned int TIM2_CH34CFGR_Output __AT (0x4000001C);



// ------------------------  Field Item: TIM2_CH34CFGR_Output_CH4OCCEN  ---------------------------
// SVD Line: 5881

//  <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH4OCCEN
//    <name> CH4OCCEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000001C) Channel 4 output compare clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CH34CFGR_Output ) </loc>
//      <o.15..15> CH4OCCEN
//    </check>
//  </item>
//  


// -----------------------  Field Item: TIM2_CH34CFGR_Output_CH4OCMSEL  ---------------------------
// SVD Line: 5888

//  <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH4OCMSEL
//    <name> CH4OCMSEL </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4000001C) Channel 4 output compare mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH34CFGR_Output >> 12) & 0x7), ((TIM2_CH34CFGR_Output = (TIM2_CH34CFGR_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM2_CH34CFGR_Output_CH4OCVPEN  ---------------------------
// SVD Line: 5894

//  <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH4OCVPEN
//    <name> CH4OCVPEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000001C) Channel 4 output compare value preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CH34CFGR_Output ) </loc>
//      <o.11..11> CH4OCVPEN
//    </check>
//  </item>
//  


// ------------------------  Field Item: TIM2_CH34CFGR_Output_CH4OCFEN  ---------------------------
// SVD Line: 5901

//  <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH4OCFEN
//    <name> CH4OCFEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000001C) Channel 4 output compare fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CH34CFGR_Output ) </loc>
//      <o.10..10> CH4OCFEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: TIM2_CH34CFGR_Output_CH4FS  -----------------------------
// SVD Line: 5908

//  <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH4FS
//    <name> CH4FS </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000001C) Channel 4 function  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH34CFGR_Output >> 8) & 0x3), ((TIM2_CH34CFGR_Output = (TIM2_CH34CFGR_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM2_CH34CFGR_Output_CH3OCCEN  ---------------------------
// SVD Line: 5915

//  <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH3OCCEN
//    <name> CH3OCCEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000001C) Channel 3 output compare clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CH34CFGR_Output ) </loc>
//      <o.7..7> CH3OCCEN
//    </check>
//  </item>
//  


// -----------------------  Field Item: TIM2_CH34CFGR_Output_CH3OCMSEL  ---------------------------
// SVD Line: 5922

//  <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH3OCMSEL
//    <name> CH3OCMSEL </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4000001C) Channel 3 output compare mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH34CFGR_Output >> 4) & 0x7), ((TIM2_CH34CFGR_Output = (TIM2_CH34CFGR_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM2_CH34CFGR_Output_CH3OCVPEN  ---------------------------
// SVD Line: 5928

//  <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH3OCVPEN
//    <name> CH3OCVPEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000001C) Channel 3 output compare value preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CH34CFGR_Output ) </loc>
//      <o.3..3> CH3OCVPEN
//    </check>
//  </item>
//  


// ------------------------  Field Item: TIM2_CH34CFGR_Output_CH3OCFEN  ---------------------------
// SVD Line: 5935

//  <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH3OCFEN
//    <name> CH3OCFEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000001C) Channel 3 output compare fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CH34CFGR_Output ) </loc>
//      <o.2..2> CH3OCFEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: TIM2_CH34CFGR_Output_CH3FS  -----------------------------
// SVD Line: 5942

//  <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH3FS
//    <name> CH3FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000001C) Channel 3 function  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH34CFGR_Output >> 0) & 0x3), ((TIM2_CH34CFGR_Output = (TIM2_CH34CFGR_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Register RTree: TIM2_CH34CFGR_Output  ------------------------------
// SVD Line: 5871

//  <rtree> SFDITEM_REG__TIM2_CH34CFGR_Output
//    <name> CH34CFGR_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000001C) channel 3 and channel 4 configuration register (output  mode) </i>
//    <loc> ( (unsigned int)((TIM2_CH34CFGR_Output >> 0) & 0xFFFFFFFF), ((TIM2_CH34CFGR_Output = (TIM2_CH34CFGR_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH4OCCEN </item>
//    <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH4OCMSEL </item>
//    <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH4OCVPEN </item>
//    <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH4OCFEN </item>
//    <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH4FS </item>
//    <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH3OCCEN </item>
//    <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH3OCMSEL </item>
//    <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH3OCVPEN </item>
//    <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH3OCFEN </item>
//    <item> SFDITEM_FIELD__TIM2_CH34CFGR_Output_CH3FS </item>
//  </rtree>
//  


// -----------------------  Register Item Address: TIM2_CH34CFGR_Input  ---------------------------
// SVD Line: 5951

unsigned int TIM2_CH34CFGR_Input __AT (0x4000001C);



// ------------------------  Field Item: TIM2_CH34CFGR_Input_CH4ICFLT  ----------------------------
// SVD Line: 5962

//  <item> SFDITEM_FIELD__TIM2_CH34CFGR_Input_CH4ICFLT
//    <name> CH4ICFLT </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4000001C) Channel 4 input capture filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH34CFGR_Input >> 12) & 0xF), ((TIM2_CH34CFGR_Input = (TIM2_CH34CFGR_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM2_CH34CFGR_Input_CH4ICPDIV  ---------------------------
// SVD Line: 5968

//  <item> SFDITEM_FIELD__TIM2_CH34CFGR_Input_CH4ICPDIV
//    <name> CH4ICPDIV </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4000001C) Channel 4 input capture pre-divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH34CFGR_Input >> 10) & 0x3), ((TIM2_CH34CFGR_Input = (TIM2_CH34CFGR_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM2_CH34CFGR_Input_CH4FS  -----------------------------
// SVD Line: 5974

//  <item> SFDITEM_FIELD__TIM2_CH34CFGR_Input_CH4FS
//    <name> CH4FS </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000001C) Channel 4 function  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH34CFGR_Input >> 8) & 0x3), ((TIM2_CH34CFGR_Input = (TIM2_CH34CFGR_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM2_CH34CFGR_Input_CH3ICFLT  ----------------------------
// SVD Line: 5981

//  <item> SFDITEM_FIELD__TIM2_CH34CFGR_Input_CH3ICFLT
//    <name> CH3ICFLT </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4000001C) Channel 3 input capture filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH34CFGR_Input >> 4) & 0xF), ((TIM2_CH34CFGR_Input = (TIM2_CH34CFGR_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM2_CH34CFGR_Input_CH3ICPDIV  ---------------------------
// SVD Line: 5987

//  <item> SFDITEM_FIELD__TIM2_CH34CFGR_Input_CH3ICPDIV
//    <name> CH3ICPDIV </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4000001C) Channel 3 input capture pre-divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH34CFGR_Input >> 2) & 0x3), ((TIM2_CH34CFGR_Input = (TIM2_CH34CFGR_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM2_CH34CFGR_Input_CH3FS  -----------------------------
// SVD Line: 5993

//  <item> SFDITEM_FIELD__TIM2_CH34CFGR_Input_CH3FS
//    <name> CH3FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000001C) Channel 3 function  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CH34CFGR_Input >> 0) & 0x3), ((TIM2_CH34CFGR_Input = (TIM2_CH34CFGR_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM2_CH34CFGR_Input  ------------------------------
// SVD Line: 5951

//  <rtree> SFDITEM_REG__TIM2_CH34CFGR_Input
//    <name> CH34CFGR_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000001C) channel 3 and channel 4 configuration register (input  mode) </i>
//    <loc> ( (unsigned int)((TIM2_CH34CFGR_Input >> 0) & 0xFFFFFFFF), ((TIM2_CH34CFGR_Input = (TIM2_CH34CFGR_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CH34CFGR_Input_CH4ICFLT </item>
//    <item> SFDITEM_FIELD__TIM2_CH34CFGR_Input_CH4ICPDIV </item>
//    <item> SFDITEM_FIELD__TIM2_CH34CFGR_Input_CH4FS </item>
//    <item> SFDITEM_FIELD__TIM2_CH34CFGR_Input_CH3ICFLT </item>
//    <item> SFDITEM_FIELD__TIM2_CH34CFGR_Input_CH3ICPDIV </item>
//    <item> SFDITEM_FIELD__TIM2_CH34CFGR_Input_CH3FS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCCTR  -------------------------------
// SVD Line: 6002

unsigned int TIM2_CCCTR __AT (0x40000020);



// -----------------------------  Field Item: TIM2_CCCTR_CH4NCCP  ---------------------------------
// SVD Line: 6012

//  <item> SFDITEM_FIELD__TIM2_CCCTR_CH4NCCP
//    <name> CH4NCCP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000020) Channel 4 complementary capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCCTR ) </loc>
//      <o.15..15> CH4NCCP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_CCCTR_CH4CCP  ---------------------------------
// SVD Line: 6019

//  <item> SFDITEM_FIELD__TIM2_CCCTR_CH4CCP
//    <name> CH4CCP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40000020) Channel 4 capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCCTR ) </loc>
//      <o.13..13> CH4CCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM2_CCCTR_CH4CCEN  ---------------------------------
// SVD Line: 6026

//  <item> SFDITEM_FIELD__TIM2_CCCTR_CH4CCEN
//    <name> CH4CCEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000020) Channel 4 capture compare  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCCTR ) </loc>
//      <o.12..12> CH4CCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM2_CCCTR_CH3NCCP  ---------------------------------
// SVD Line: 6033

//  <item> SFDITEM_FIELD__TIM2_CCCTR_CH3NCCP
//    <name> CH3NCCP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000020) Channel 3 complementary capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCCTR ) </loc>
//      <o.11..11> CH3NCCP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_CCCTR_CH3CCP  ---------------------------------
// SVD Line: 6040

//  <item> SFDITEM_FIELD__TIM2_CCCTR_CH3CCP
//    <name> CH3CCP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000020) Channel 3 capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCCTR ) </loc>
//      <o.9..9> CH3CCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM2_CCCTR_CH3CCEN  ---------------------------------
// SVD Line: 6047

//  <item> SFDITEM_FIELD__TIM2_CCCTR_CH3CCEN
//    <name> CH3CCEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000020) Channel 3 capture compare  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCCTR ) </loc>
//      <o.8..8> CH3CCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM2_CCCTR_CH2NCCP  ---------------------------------
// SVD Line: 6054

//  <item> SFDITEM_FIELD__TIM2_CCCTR_CH2NCCP
//    <name> CH2NCCP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000020) Channel 2 complementary capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCCTR ) </loc>
//      <o.7..7> CH2NCCP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_CCCTR_CH2CCP  ---------------------------------
// SVD Line: 6061

//  <item> SFDITEM_FIELD__TIM2_CCCTR_CH2CCP
//    <name> CH2CCP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000020) Channel 2 capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCCTR ) </loc>
//      <o.5..5> CH2CCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM2_CCCTR_CH2CCEN  ---------------------------------
// SVD Line: 6068

//  <item> SFDITEM_FIELD__TIM2_CCCTR_CH2CCEN
//    <name> CH2CCEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000020) Channel 2 capture compare  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCCTR ) </loc>
//      <o.4..4> CH2CCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM2_CCCTR_CH1NCCP  ---------------------------------
// SVD Line: 6075

//  <item> SFDITEM_FIELD__TIM2_CCCTR_CH1NCCP
//    <name> CH1NCCP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000020) Channel 1 complementary capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCCTR ) </loc>
//      <o.3..3> CH1NCCP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM2_CCCTR_CH1CCP  ---------------------------------
// SVD Line: 6082

//  <item> SFDITEM_FIELD__TIM2_CCCTR_CH1CCP
//    <name> CH1CCP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000020) Channel 1 capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCCTR ) </loc>
//      <o.1..1> CH1CCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM2_CCCTR_CH1CCEN  ---------------------------------
// SVD Line: 6089

//  <item> SFDITEM_FIELD__TIM2_CCCTR_CH1CCEN
//    <name> CH1CCEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000020) Channel 1 capture compare  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCCTR ) </loc>
//      <o.0..0> CH1CCEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM2_CCCTR  -----------------------------------
// SVD Line: 6002

//  <rtree> SFDITEM_REG__TIM2_CCCTR
//    <name> CCCTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000020) channel capture compare control  register </i>
//    <loc> ( (unsigned int)((TIM2_CCCTR >> 0) & 0xFFFFFFFF), ((TIM2_CCCTR = (TIM2_CCCTR & ~(0xBBBBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBBBB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCCTR_CH4NCCP </item>
//    <item> SFDITEM_FIELD__TIM2_CCCTR_CH4CCP </item>
//    <item> SFDITEM_FIELD__TIM2_CCCTR_CH4CCEN </item>
//    <item> SFDITEM_FIELD__TIM2_CCCTR_CH3NCCP </item>
//    <item> SFDITEM_FIELD__TIM2_CCCTR_CH3CCP </item>
//    <item> SFDITEM_FIELD__TIM2_CCCTR_CH3CCEN </item>
//    <item> SFDITEM_FIELD__TIM2_CCCTR_CH2NCCP </item>
//    <item> SFDITEM_FIELD__TIM2_CCCTR_CH2CCP </item>
//    <item> SFDITEM_FIELD__TIM2_CCCTR_CH2CCEN </item>
//    <item> SFDITEM_FIELD__TIM2_CCCTR_CH1NCCP </item>
//    <item> SFDITEM_FIELD__TIM2_CCCTR_CH1CCP </item>
//    <item> SFDITEM_FIELD__TIM2_CCCTR_CH1CCEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_CNT  --------------------------------
// SVD Line: 6098

unsigned int TIM2_CNT __AT (0x40000024);



// -------------------------------  Field Item: TIM2_CNT_CNT_H  -----------------------------------
// SVD Line: 6107

//  <item> SFDITEM_FIELD__TIM2_CNT_CNT_H
//    <name> CNT_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40000024) High counter value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CNT >> 16) & 0xFFFF), ((TIM2_CNT = (TIM2_CNT & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CNT_CNT_L  -----------------------------------
// SVD Line: 6114

//  <item> SFDITEM_FIELD__TIM2_CNT_CNT_L
//    <name> CNT_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000024) Low counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CNT >> 0) & 0xFFFF), ((TIM2_CNT = (TIM2_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CNT  ------------------------------------
// SVD Line: 6098

//  <rtree> SFDITEM_REG__TIM2_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000024) counter </i>
//    <loc> ( (unsigned int)((TIM2_CNT >> 0) & 0xFFFFFFFF), ((TIM2_CNT = (TIM2_CNT & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CNT_CNT_H </item>
//    <item> SFDITEM_FIELD__TIM2_CNT_CNT_L </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_PDIV  --------------------------------
// SVD Line: 6122

unsigned int TIM2_PDIV __AT (0x40000028);



// -------------------------------  Field Item: TIM2_PDIV_PDIV  -----------------------------------
// SVD Line: 6131

//  <item> SFDITEM_FIELD__TIM2_PDIV_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000028) pre-divider value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_PDIV >> 0) & 0xFFFF), ((TIM2_PDIV = (TIM2_PDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_PDIV  -----------------------------------
// SVD Line: 6122

//  <rtree> SFDITEM_REG__TIM2_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000028) pre-divider </i>
//    <loc> ( (unsigned int)((TIM2_PDIV >> 0) & 0xFFFFFFFF), ((TIM2_PDIV = (TIM2_PDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_PDIV_PDIV </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_UVAL  --------------------------------
// SVD Line: 6139

unsigned int TIM2_UVAL __AT (0x4000002C);



// ------------------------------  Field Item: TIM2_UVAL_UVAL_H  ----------------------------------
// SVD Line: 6148

//  <item> SFDITEM_FIELD__TIM2_UVAL_UVAL_H
//    <name> UVAL_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x4000002C) High Counter update value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_UVAL >> 16) & 0xFFFF), ((TIM2_UVAL = (TIM2_UVAL & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM2_UVAL_UVAL_L  ----------------------------------
// SVD Line: 6155

//  <item> SFDITEM_FIELD__TIM2_UVAL_UVAL_L
//    <name> UVAL_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000002C) Low Counter update value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_UVAL >> 0) & 0xFFFF), ((TIM2_UVAL = (TIM2_UVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_UVAL  -----------------------------------
// SVD Line: 6139

//  <rtree> SFDITEM_REG__TIM2_UVAL
//    <name> UVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000002C) counter update register </i>
//    <loc> ( (unsigned int)((TIM2_UVAL >> 0) & 0xFFFFFFFF), ((TIM2_UVAL = (TIM2_UVAL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_UVAL_UVAL_H </item>
//    <item> SFDITEM_FIELD__TIM2_UVAL_UVAL_L </item>
//  </rtree>
//  


// --------------------------  Register Item Address: TIM2_CH1CCVAL  ------------------------------
// SVD Line: 6163

unsigned int TIM2_CH1CCVAL __AT (0x40000034);



// --------------------------  Field Item: TIM2_CH1CCVAL_CH1CCVAL_H  ------------------------------
// SVD Line: 6172

//  <item> SFDITEM_FIELD__TIM2_CH1CCVAL_CH1CCVAL_H
//    <name> CH1CCVAL_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40000034) Channel 1 high capture compare value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CH1CCVAL >> 16) & 0xFFFF), ((TIM2_CH1CCVAL = (TIM2_CH1CCVAL & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM2_CH1CCVAL_CH1CCVAL_L  ------------------------------
// SVD Line: 6179

//  <item> SFDITEM_FIELD__TIM2_CH1CCVAL_CH1CCVAL_L
//    <name> CH1CCVAL_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000034) Channel 1 low capture compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CH1CCVAL >> 0) & 0xFFFF), ((TIM2_CH1CCVAL = (TIM2_CH1CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM2_CH1CCVAL  ---------------------------------
// SVD Line: 6163

//  <rtree> SFDITEM_REG__TIM2_CH1CCVAL
//    <name> CH1CCVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000034) channel 1 capture compare value register </i>
//    <loc> ( (unsigned int)((TIM2_CH1CCVAL >> 0) & 0xFFFFFFFF), ((TIM2_CH1CCVAL = (TIM2_CH1CCVAL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CH1CCVAL_CH1CCVAL_H </item>
//    <item> SFDITEM_FIELD__TIM2_CH1CCVAL_CH1CCVAL_L </item>
//  </rtree>
//  


// --------------------------  Register Item Address: TIM2_CH2CCVAL  ------------------------------
// SVD Line: 6187

unsigned int TIM2_CH2CCVAL __AT (0x40000038);



// --------------------------  Field Item: TIM2_CH2CCVAL_CH2CCVAL_H  ------------------------------
// SVD Line: 6196

//  <item> SFDITEM_FIELD__TIM2_CH2CCVAL_CH2CCVAL_H
//    <name> CH2CCVAL_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40000038) Channel 2 high capture compare value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CH2CCVAL >> 16) & 0xFFFF), ((TIM2_CH2CCVAL = (TIM2_CH2CCVAL & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM2_CH2CCVAL_CH2CCVAL_L  ------------------------------
// SVD Line: 6203

//  <item> SFDITEM_FIELD__TIM2_CH2CCVAL_CH2CCVAL_L
//    <name> CH2CCVAL_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000038) Channel 2 low capture compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CH2CCVAL >> 0) & 0xFFFF), ((TIM2_CH2CCVAL = (TIM2_CH2CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM2_CH2CCVAL  ---------------------------------
// SVD Line: 6187

//  <rtree> SFDITEM_REG__TIM2_CH2CCVAL
//    <name> CH2CCVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000038) channel 2 capture compare value register </i>
//    <loc> ( (unsigned int)((TIM2_CH2CCVAL >> 0) & 0xFFFFFFFF), ((TIM2_CH2CCVAL = (TIM2_CH2CCVAL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CH2CCVAL_CH2CCVAL_H </item>
//    <item> SFDITEM_FIELD__TIM2_CH2CCVAL_CH2CCVAL_L </item>
//  </rtree>
//  


// --------------------------  Register Item Address: TIM2_CH3CCVAL  ------------------------------
// SVD Line: 6211

unsigned int TIM2_CH3CCVAL __AT (0x4000003C);



// --------------------------  Field Item: TIM2_CH3CCVAL_CH3CCVAL_H  ------------------------------
// SVD Line: 6220

//  <item> SFDITEM_FIELD__TIM2_CH3CCVAL_CH3CCVAL_H
//    <name> CH3CCVAL_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x4000003C) Channel 3 high capture compare value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CH3CCVAL >> 16) & 0xFFFF), ((TIM2_CH3CCVAL = (TIM2_CH3CCVAL & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM2_CH3CCVAL_CH3CCVAL_L  ------------------------------
// SVD Line: 6227

//  <item> SFDITEM_FIELD__TIM2_CH3CCVAL_CH3CCVAL_L
//    <name> CH3CCVAL_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000003C) Channel 3 low capture compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CH3CCVAL >> 0) & 0xFFFF), ((TIM2_CH3CCVAL = (TIM2_CH3CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM2_CH3CCVAL  ---------------------------------
// SVD Line: 6211

//  <rtree> SFDITEM_REG__TIM2_CH3CCVAL
//    <name> CH3CCVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000003C) channel 3 capture compare value register </i>
//    <loc> ( (unsigned int)((TIM2_CH3CCVAL >> 0) & 0xFFFFFFFF), ((TIM2_CH3CCVAL = (TIM2_CH3CCVAL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CH3CCVAL_CH3CCVAL_H </item>
//    <item> SFDITEM_FIELD__TIM2_CH3CCVAL_CH3CCVAL_L </item>
//  </rtree>
//  


// --------------------------  Register Item Address: TIM2_CH4CCVAL  ------------------------------
// SVD Line: 6235

unsigned int TIM2_CH4CCVAL __AT (0x40000040);



// --------------------------  Field Item: TIM2_CH4CCVAL_CH4CCVAL_L  ------------------------------
// SVD Line: 6244

//  <item> SFDITEM_FIELD__TIM2_CH4CCVAL_CH4CCVAL_L
//    <name> CH4CCVAL_L </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40000040) Channel 4 high capture compare value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CH4CCVAL >> 16) & 0xFFFF), ((TIM2_CH4CCVAL = (TIM2_CH4CCVAL & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM2_CH4CCVAL_CH4CCVAL_H  ------------------------------
// SVD Line: 6251

//  <item> SFDITEM_FIELD__TIM2_CH4CCVAL_CH4CCVAL_H
//    <name> CH4CCVAL_H </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000040) Channel 4 low capture compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CH4CCVAL >> 0) & 0xFFFF), ((TIM2_CH4CCVAL = (TIM2_CH4CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM2_CH4CCVAL  ---------------------------------
// SVD Line: 6235

//  <rtree> SFDITEM_REG__TIM2_CH4CCVAL
//    <name> CH4CCVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000040) channel 4 capture compare value register </i>
//    <loc> ( (unsigned int)((TIM2_CH4CCVAL >> 0) & 0xFFFFFFFF), ((TIM2_CH4CCVAL = (TIM2_CH4CCVAL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CH4CCVAL_CH4CCVAL_L </item>
//    <item> SFDITEM_FIELD__TIM2_CH4CCVAL_CH4CCVAL_H </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM2_DMAACR  -------------------------------
// SVD Line: 6259

unsigned int TIM2_DMAACR __AT (0x40000048);



// ------------------------------  Field Item: TIM2_DMAACR_DMATL  ---------------------------------
// SVD Line: 6268

//  <item> SFDITEM_FIELD__TIM2_DMAACR_DMATL
//    <name> DMATL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40000048) DMA transfer length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_DMAACR >> 8) & 0x1F), ((TIM2_DMAACR = (TIM2_DMAACR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM2_DMAACR_DMASA  ---------------------------------
// SVD Line: 6274

//  <item> SFDITEM_FIELD__TIM2_DMAACR_DMASA
//    <name> DMASA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40000048) DMA start address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_DMAACR >> 0) & 0x1F), ((TIM2_DMAACR = (TIM2_DMAACR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM2_DMAACR  ----------------------------------
// SVD Line: 6259

//  <rtree> SFDITEM_REG__TIM2_DMAACR
//    <name> DMAACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000048) DMA access configuration register </i>
//    <loc> ( (unsigned int)((TIM2_DMAACR >> 0) & 0xFFFFFFFF), ((TIM2_DMAACR = (TIM2_DMAACR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_DMAACR_DMATL </item>
//    <item> SFDITEM_FIELD__TIM2_DMAACR_DMASA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_DMAIR  -------------------------------
// SVD Line: 6282

unsigned int TIM2_DMAIR __AT (0x4000004C);



// -------------------------------  Field Item: TIM2_DMAIR_DMAI  ----------------------------------
// SVD Line: 6291

//  <item> SFDITEM_FIELD__TIM2_DMAIR_DMAI
//    <name> DMAI </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000004C) DMA access interface </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_DMAIR >> 0) & 0xFFFF), ((TIM2_DMAIR = (TIM2_DMAIR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM2_DMAIR  -----------------------------------
// SVD Line: 6282

//  <rtree> SFDITEM_REG__TIM2_DMAIR
//    <name> DMAIR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000004C) DMA access interface register </i>
//    <loc> ( (unsigned int)((TIM2_DMAIR >> 0) & 0xFFFFFFFF), ((TIM2_DMAIR = (TIM2_DMAIR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_DMAIR_DMAI </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM2  -------------------------------------
// SVD Line: 5370

//  <view> TIM2
//    <name> TIM2 </name>
//    <item> SFDITEM_REG__TIM2_CTR1 </item>
//    <item> SFDITEM_REG__TIM2_CTR2 </item>
//    <item> SFDITEM_REG__TIM2_SMCFG </item>
//    <item> SFDITEM_REG__TIM2_DIEN </item>
//    <item> SFDITEM_REG__TIM2_STS </item>
//    <item> SFDITEM_REG__TIM2_SWEGR </item>
//    <item> SFDITEM_REG__TIM2_CH12CFGR_Output </item>
//    <item> SFDITEM_REG__TIM2_CH12CFGR_Input </item>
//    <item> SFDITEM_REG__TIM2_CH34CFGR_Output </item>
//    <item> SFDITEM_REG__TIM2_CH34CFGR_Input </item>
//    <item> SFDITEM_REG__TIM2_CCCTR </item>
//    <item> SFDITEM_REG__TIM2_CNT </item>
//    <item> SFDITEM_REG__TIM2_PDIV </item>
//    <item> SFDITEM_REG__TIM2_UVAL </item>
//    <item> SFDITEM_REG__TIM2_CH1CCVAL </item>
//    <item> SFDITEM_REG__TIM2_CH2CCVAL </item>
//    <item> SFDITEM_REG__TIM2_CH3CCVAL </item>
//    <item> SFDITEM_REG__TIM2_CH4CCVAL </item>
//    <item> SFDITEM_REG__TIM2_DMAACR </item>
//    <item> SFDITEM_REG__TIM2_DMAIR </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM3_CTR1  --------------------------------
// SVD Line: 5386

unsigned int TIM3_CTR1 __AT (0x40000400);



// -------------------------------  Field Item: TIM3_CTR1_CKDIV  ----------------------------------
// SVD Line: 5395

//  <item> SFDITEM_FIELD__TIM3_CTR1_CKDIV
//    <name> CKDIV </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000400) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CTR1 >> 8) & 0x3), ((TIM3_CTR1 = (TIM3_CTR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM3_CTR1_UVALSEN  ---------------------------------
// SVD Line: 5401

//  <item> SFDITEM_FIELD__TIM3_CTR1_UVALSEN
//    <name> UVALSEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000400) UVAL shadow enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CTR1 ) </loc>
//      <o.7..7> UVALSEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CTR1_CPS  -----------------------------------
// SVD Line: 5407

//  <item> SFDITEM_FIELD__TIM3_CTR1_CPS
//    <name> CPS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40000400) Count pattern selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CTR1 >> 5) & 0x3), ((TIM3_CTR1 = (TIM3_CTR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CTR1_DIR  -----------------------------------
// SVD Line: 5413

//  <item> SFDITEM_FIELD__TIM3_CTR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000400) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CTR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CTR1_SPEN  -----------------------------------
// SVD Line: 5419

//  <item> SFDITEM_FIELD__TIM3_CTR1_SPEN
//    <name> SPEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000400) Single pulse enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CTR1 ) </loc>
//      <o.3..3> SPEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CTR1_URSEL  ----------------------------------
// SVD Line: 5425

//  <item> SFDITEM_FIELD__TIM3_CTR1_URSEL
//    <name> URSEL </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000400) Update request selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CTR1 ) </loc>
//      <o.2..2> URSEL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CTR1_UPD  -----------------------------------
// SVD Line: 5431

//  <item> SFDITEM_FIELD__TIM3_CTR1_UPD
//    <name> UPD </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000400) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CTR1 ) </loc>
//      <o.1..1> UPD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CTR1_CEN  -----------------------------------
// SVD Line: 5437

//  <item> SFDITEM_FIELD__TIM3_CTR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000400) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CTR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CTR1  -----------------------------------
// SVD Line: 5386

//  <rtree> SFDITEM_REG__TIM3_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000400) control register 1 </i>
//    <loc> ( (unsigned int)((TIM3_CTR1 >> 0) & 0xFFFFFFFF), ((TIM3_CTR1 = (TIM3_CTR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CTR1_CKDIV </item>
//    <item> SFDITEM_FIELD__TIM3_CTR1_UVALSEN </item>
//    <item> SFDITEM_FIELD__TIM3_CTR1_CPS </item>
//    <item> SFDITEM_FIELD__TIM3_CTR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM3_CTR1_SPEN </item>
//    <item> SFDITEM_FIELD__TIM3_CTR1_URSEL </item>
//    <item> SFDITEM_FIELD__TIM3_CTR1_UPD </item>
//    <item> SFDITEM_FIELD__TIM3_CTR1_CEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CTR2  --------------------------------
// SVD Line: 5445

unsigned int TIM3_CTR2 __AT (0x40000404);



// ------------------------------  Field Item: TIM3_CTR2_TI1XOR  ----------------------------------
// SVD Line: 5454

//  <item> SFDITEM_FIELD__TIM3_CTR2_TI1XOR
//    <name> TI1XOR </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000404) XOR input for TI1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CTR2 ) </loc>
//      <o.7..7> TI1XOR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CTR2_MMTOC  ----------------------------------
// SVD Line: 5460

//  <item> SFDITEM_FIELD__TIM3_CTR2_MMTOC
//    <name> MMTOC </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000404) Master mode trigger out control </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CTR2 >> 4) & 0x7), ((TIM3_CTR2 = (TIM3_CTR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM3_CTR2_CHDMARS  ---------------------------------
// SVD Line: 5466

//  <item> SFDITEM_FIELD__TIM3_CTR2_CHDMARS
//    <name> CHDMARS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000404) DMA request source of channel </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CTR2 ) </loc>
//      <o.3..3> CHDMARS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CTR2  -----------------------------------
// SVD Line: 5445

//  <rtree> SFDITEM_REG__TIM3_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000404) control register 2 </i>
//    <loc> ( (unsigned int)((TIM3_CTR2 >> 0) & 0xFFFFFFFF), ((TIM3_CTR2 = (TIM3_CTR2 & ~(0xF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CTR2_TI1XOR </item>
//    <item> SFDITEM_FIELD__TIM3_CTR2_MMTOC </item>
//    <item> SFDITEM_FIELD__TIM3_CTR2_CHDMARS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_SMCFG  -------------------------------
// SVD Line: 5474

unsigned int TIM3_SMCFG __AT (0x40000408);



// ------------------------------  Field Item: TIM3_SMCFG_ETRINV  ---------------------------------
// SVD Line: 5483

//  <item> SFDITEM_FIELD__TIM3_SMCFG_ETRINV
//    <name> ETRINV </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000408) ETR invert </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCFG ) </loc>
//      <o.15..15> ETRINV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM3_SMCFG_ECMODE2  ---------------------------------
// SVD Line: 5489

//  <item> SFDITEM_FIELD__TIM3_SMCFG_ECMODE2
//    <name> ECMODE2 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40000408) External clock mode 2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCFG ) </loc>
//      <o.14..14> ECMODE2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_SMCFG_ETPDIV  ---------------------------------
// SVD Line: 5495

//  <item> SFDITEM_FIELD__TIM3_SMCFG_ETPDIV
//    <name> ETPDIV </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40000408) External trigger pre-divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCFG >> 12) & 0x3), ((TIM3_SMCFG = (TIM3_SMCFG & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM3_SMCFG_ETFLT  ----------------------------------
// SVD Line: 5501

//  <item> SFDITEM_FIELD__TIM3_SMCFG_ETFLT
//    <name> ETFLT </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40000408) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCFG >> 8) & 0xF), ((TIM3_SMCFG = (TIM3_SMCFG & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM3_SMCFG_MSM  -----------------------------------
// SVD Line: 5507

//  <item> SFDITEM_FIELD__TIM3_SMCFG_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000408) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCFG ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_SMCFG_TRIGS  ----------------------------------
// SVD Line: 5513

//  <item> SFDITEM_FIELD__TIM3_SMCFG_TRIGS
//    <name> TRIGS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000408) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCFG >> 4) & 0x7), ((TIM3_SMCFG = (TIM3_SMCFG & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM3_SMCFG_SMCFG  ----------------------------------
// SVD Line: 5519

//  <item> SFDITEM_FIELD__TIM3_SMCFG_SMCFG
//    <name> SMCFG </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000408) Slave mode configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCFG >> 0) & 0x7), ((TIM3_SMCFG = (TIM3_SMCFG & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM3_SMCFG  -----------------------------------
// SVD Line: 5474

//  <rtree> SFDITEM_REG__TIM3_SMCFG
//    <name> SMCFG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000408) slave mode configuration register </i>
//    <loc> ( (unsigned int)((TIM3_SMCFG >> 0) & 0xFFFFFFFF), ((TIM3_SMCFG = (TIM3_SMCFG & ~(0xFFF7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_SMCFG_ETRINV </item>
//    <item> SFDITEM_FIELD__TIM3_SMCFG_ECMODE2 </item>
//    <item> SFDITEM_FIELD__TIM3_SMCFG_ETPDIV </item>
//    <item> SFDITEM_FIELD__TIM3_SMCFG_ETFLT </item>
//    <item> SFDITEM_FIELD__TIM3_SMCFG_MSM </item>
//    <item> SFDITEM_FIELD__TIM3_SMCFG_TRIGS </item>
//    <item> SFDITEM_FIELD__TIM3_SMCFG_SMCFG </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_DIEN  --------------------------------
// SVD Line: 5527

unsigned int TIM3_DIEN __AT (0x4000040C);



// -------------------------------  Field Item: TIM3_DIEN_TDREN  ----------------------------------
// SVD Line: 5536

//  <item> SFDITEM_FIELD__TIM3_DIEN_TDREN
//    <name> TDREN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000040C) Enable bit for trigger DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIEN ) </loc>
//      <o.14..14> TDREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_DIEN_COMDEN  ----------------------------------
// SVD Line: 5542

//  <item> SFDITEM_FIELD__TIM3_DIEN_COMDEN
//    <name> COMDEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000040C) Enable bit for COM event DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIEN ) </loc>
//      <o.13..13> COMDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_DIEN_CH4DEN  ----------------------------------
// SVD Line: 5548

//  <item> SFDITEM_FIELD__TIM3_DIEN_CH4DEN
//    <name> CH4DEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000040C) Enable bit for channel 4 DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIEN ) </loc>
//      <o.12..12> CH4DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_DIEN_CH3DEN  ----------------------------------
// SVD Line: 5554

//  <item> SFDITEM_FIELD__TIM3_DIEN_CH3DEN
//    <name> CH3DEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000040C) Enable bit for channel 3 DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIEN ) </loc>
//      <o.11..11> CH3DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_DIEN_CH2DEN  ----------------------------------
// SVD Line: 5560

//  <item> SFDITEM_FIELD__TIM3_DIEN_CH2DEN
//    <name> CH2DEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000040C) Enable bit for channel 2 DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIEN ) </loc>
//      <o.10..10> CH2DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_DIEN_CH1DEN  ----------------------------------
// SVD Line: 5566

//  <item> SFDITEM_FIELD__TIM3_DIEN_CH1DEN
//    <name> CH1DEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000040C) Enable bit for channel 1 DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIEN ) </loc>
//      <o.9..9> CH1DEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIEN_UPDEN  ----------------------------------
// SVD Line: 5572

//  <item> SFDITEM_FIELD__TIM3_DIEN_UPDEN
//    <name> UPDEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000040C) Enable bit for update DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIEN ) </loc>
//      <o.8..8> UPDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_DIEN_TINTEN  ----------------------------------
// SVD Line: 5578

//  <item> SFDITEM_FIELD__TIM3_DIEN_TINTEN
//    <name> TINTEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000040C) Enable bit for trigger interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIEN ) </loc>
//      <o.6..6> TINTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM3_DIEN_CH4INTEN  ---------------------------------
// SVD Line: 5584

//  <item> SFDITEM_FIELD__TIM3_DIEN_CH4INTEN
//    <name> CH4INTEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000040C) Channel 4 capture compare interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIEN ) </loc>
//      <o.4..4> CH4INTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM3_DIEN_CH3INTEN  ---------------------------------
// SVD Line: 5590

//  <item> SFDITEM_FIELD__TIM3_DIEN_CH3INTEN
//    <name> CH3INTEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000040C) Channel 3 capture compare interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIEN ) </loc>
//      <o.3..3> CH3INTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM3_DIEN_CH2INTEN  ---------------------------------
// SVD Line: 5596

//  <item> SFDITEM_FIELD__TIM3_DIEN_CH2INTEN
//    <name> CH2INTEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000040C) Channel2 capture compare interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIEN ) </loc>
//      <o.2..2> CH2INTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM3_DIEN_CH1INTEN  ---------------------------------
// SVD Line: 5602

//  <item> SFDITEM_FIELD__TIM3_DIEN_CH1INTEN
//    <name> CH1INTEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000040C) Channel1 capture compare interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIEN ) </loc>
//      <o.1..1> CH1INTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_DIEN_UPINTEN  ---------------------------------
// SVD Line: 5608

//  <item> SFDITEM_FIELD__TIM3_DIEN_UPINTEN
//    <name> UPINTEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000040C) Enable bit for update interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIEN ) </loc>
//      <o.0..0> UPINTEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_DIEN  -----------------------------------
// SVD Line: 5527

//  <rtree> SFDITEM_REG__TIM3_DIEN
//    <name> DIEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000040C) DMA and interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM3_DIEN >> 0) & 0xFFFFFFFF), ((TIM3_DIEN = (TIM3_DIEN & ~(0x7F5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DIEN_TDREN </item>
//    <item> SFDITEM_FIELD__TIM3_DIEN_COMDEN </item>
//    <item> SFDITEM_FIELD__TIM3_DIEN_CH4DEN </item>
//    <item> SFDITEM_FIELD__TIM3_DIEN_CH3DEN </item>
//    <item> SFDITEM_FIELD__TIM3_DIEN_CH2DEN </item>
//    <item> SFDITEM_FIELD__TIM3_DIEN_CH1DEN </item>
//    <item> SFDITEM_FIELD__TIM3_DIEN_UPDEN </item>
//    <item> SFDITEM_FIELD__TIM3_DIEN_TINTEN </item>
//    <item> SFDITEM_FIELD__TIM3_DIEN_CH4INTEN </item>
//    <item> SFDITEM_FIELD__TIM3_DIEN_CH3INTEN </item>
//    <item> SFDITEM_FIELD__TIM3_DIEN_CH2INTEN </item>
//    <item> SFDITEM_FIELD__TIM3_DIEN_CH1INTEN </item>
//    <item> SFDITEM_FIELD__TIM3_DIEN_UPINTEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_STS  --------------------------------
// SVD Line: 5616

unsigned int TIM3_STS __AT (0x40000410);



// ------------------------------  Field Item: TIM3_STS_CH4ICOF  ----------------------------------
// SVD Line: 5625

//  <item> SFDITEM_FIELD__TIM3_STS_CH4ICOF
//    <name> CH4ICOF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000410) Channel 4 input capture overflow </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_STS ) </loc>
//      <o.12..12> CH4ICOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_STS_CH3ICOF  ----------------------------------
// SVD Line: 5631

//  <item> SFDITEM_FIELD__TIM3_STS_CH3ICOF
//    <name> CH3ICOF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000410) Channel 3 input capture overflow </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_STS ) </loc>
//      <o.11..11> CH3ICOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_STS_CH2ICOF  ----------------------------------
// SVD Line: 5637

//  <item> SFDITEM_FIELD__TIM3_STS_CH2ICOF
//    <name> CH2ICOF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000410) Channel 2 input capture overflow </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_STS ) </loc>
//      <o.10..10> CH2ICOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_STS_CH1ICOF  ----------------------------------
// SVD Line: 5643

//  <item> SFDITEM_FIELD__TIM3_STS_CH1ICOF
//    <name> CH1ICOF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000410) Channel 1 input capture overflow </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_STS ) </loc>
//      <o.9..9> CH1ICOF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_STS_TRIGIF  ----------------------------------
// SVD Line: 5649

//  <item> SFDITEM_FIELD__TIM3_STS_TRIGIF
//    <name> TRIGIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000410) Interrupt flag of trigger </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_STS ) </loc>
//      <o.6..6> TRIGIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_STS_CH4CCIF  ----------------------------------
// SVD Line: 5655

//  <item> SFDITEM_FIELD__TIM3_STS_CH4CCIF
//    <name> CH4CCIF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000410) Channel 4 capture compare interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_STS ) </loc>
//      <o.4..4> CH4CCIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_STS_CH3CCIF  ----------------------------------
// SVD Line: 5662

//  <item> SFDITEM_FIELD__TIM3_STS_CH3CCIF
//    <name> CH3CCIF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000410) Channel 3 capture compare interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_STS ) </loc>
//      <o.3..3> CH3CCIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_STS_CH2CCIF  ----------------------------------
// SVD Line: 5669

//  <item> SFDITEM_FIELD__TIM3_STS_CH2CCIF
//    <name> CH2CCIF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000410) Channel2 capture compare interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_STS ) </loc>
//      <o.2..2> CH2CCIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_STS_CH1CCIF  ----------------------------------
// SVD Line: 5676

//  <item> SFDITEM_FIELD__TIM3_STS_CH1CCIF
//    <name> CH1CCIF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000410) Channel1 capture compare interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_STS ) </loc>
//      <o.1..1> CH1CCIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_STS_UPIF  -----------------------------------
// SVD Line: 5683

//  <item> SFDITEM_FIELD__TIM3_STS_UPIF
//    <name> UPIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000410) Enable bit for update interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_STS ) </loc>
//      <o.0..0> UPIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_STS  ------------------------------------
// SVD Line: 5616

//  <rtree> SFDITEM_REG__TIM3_STS
//    <name> STS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000410) status register </i>
//    <loc> ( (unsigned int)((TIM3_STS >> 0) & 0xFFFFFFFF), ((TIM3_STS = (TIM3_STS & ~(0x1E5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1E5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_STS_CH4ICOF </item>
//    <item> SFDITEM_FIELD__TIM3_STS_CH3ICOF </item>
//    <item> SFDITEM_FIELD__TIM3_STS_CH2ICOF </item>
//    <item> SFDITEM_FIELD__TIM3_STS_CH1ICOF </item>
//    <item> SFDITEM_FIELD__TIM3_STS_TRIGIF </item>
//    <item> SFDITEM_FIELD__TIM3_STS_CH4CCIF </item>
//    <item> SFDITEM_FIELD__TIM3_STS_CH3CCIF </item>
//    <item> SFDITEM_FIELD__TIM3_STS_CH2CCIF </item>
//    <item> SFDITEM_FIELD__TIM3_STS_CH1CCIF </item>
//    <item> SFDITEM_FIELD__TIM3_STS_UPIF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_SWEGR  -------------------------------
// SVD Line: 5691

unsigned int TIM3_SWEGR __AT (0x40000414);



// ------------------------------  Field Item: TIM3_SWEGR_TRIGEG  ---------------------------------
// SVD Line: 5700

//  <item> SFDITEM_FIELD__TIM3_SWEGR_TRIGEG
//    <name> TRIGEG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40000414) Trigger event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SWEGR ) </loc>
//      <o.6..6> TRIGEG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_SWEGR_CH4CCG  ---------------------------------
// SVD Line: 5706

//  <item> SFDITEM_FIELD__TIM3_SWEGR_CH4CCG
//    <name> CH4CCG </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40000414) Channel 1 capture  compare event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SWEGR ) </loc>
//      <o.4..4> CH4CCG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_SWEGR_CH3CCG  ---------------------------------
// SVD Line: 5713

//  <item> SFDITEM_FIELD__TIM3_SWEGR_CH3CCG
//    <name> CH3CCG </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40000414) Channel 1 capture  compare event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SWEGR ) </loc>
//      <o.3..3> CH3CCG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_SWEGR_CH2CCG  ---------------------------------
// SVD Line: 5720

//  <item> SFDITEM_FIELD__TIM3_SWEGR_CH2CCG
//    <name> CH2CCG </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40000414) Channel 1 capture  compare event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SWEGR ) </loc>
//      <o.2..2> CH2CCG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_SWEGR_CH1CCG  ---------------------------------
// SVD Line: 5727

//  <item> SFDITEM_FIELD__TIM3_SWEGR_CH1CCG
//    <name> CH1CCG </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40000414) Channel 1 capture  compare event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SWEGR ) </loc>
//      <o.1..1> CH1CCG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_SWEGR_UEG  -----------------------------------
// SVD Line: 5734

//  <item> SFDITEM_FIELD__TIM3_SWEGR_UEG
//    <name> UEG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40000414) Update event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SWEGR ) </loc>
//      <o.0..0> UEG
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM3_SWEGR  -----------------------------------
// SVD Line: 5691

//  <rtree> SFDITEM_REG__TIM3_SWEGR
//    <name> SWEGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40000414) software event generation register </i>
//    <loc> ( (unsigned int)((TIM3_SWEGR >> 0) & 0xFFFFFFFF), ((TIM3_SWEGR = (TIM3_SWEGR & ~(0x5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_SWEGR_TRIGEG </item>
//    <item> SFDITEM_FIELD__TIM3_SWEGR_CH4CCG </item>
//    <item> SFDITEM_FIELD__TIM3_SWEGR_CH3CCG </item>
//    <item> SFDITEM_FIELD__TIM3_SWEGR_CH2CCG </item>
//    <item> SFDITEM_FIELD__TIM3_SWEGR_CH1CCG </item>
//    <item> SFDITEM_FIELD__TIM3_SWEGR_UEG </item>
//  </rtree>
//  


// -----------------------  Register Item Address: TIM3_CH12CFGR_Output  --------------------------
// SVD Line: 5742

unsigned int TIM3_CH12CFGR_Output __AT (0x40000418);



// ------------------------  Field Item: TIM3_CH12CFGR_Output_CH2OCCEN  ---------------------------
// SVD Line: 5752

//  <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH2OCCEN
//    <name> CH2OCCEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000418) Channel 2 output compare clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CH12CFGR_Output ) </loc>
//      <o.15..15> CH2OCCEN
//    </check>
//  </item>
//  


// -----------------------  Field Item: TIM3_CH12CFGR_Output_CH2OCMSEL  ---------------------------
// SVD Line: 5759

//  <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH2OCMSEL
//    <name> CH2OCMSEL </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000418) Channel 2 output compare mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH12CFGR_Output >> 12) & 0x7), ((TIM3_CH12CFGR_Output = (TIM3_CH12CFGR_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM3_CH12CFGR_Output_CH2OCVPEN  ---------------------------
// SVD Line: 5766

//  <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH2OCVPEN
//    <name> CH2OCVPEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000418) Channel 2 output compare value preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CH12CFGR_Output ) </loc>
//      <o.11..11> CH2OCVPEN
//    </check>
//  </item>
//  


// ------------------------  Field Item: TIM3_CH12CFGR_Output_CH2OCFEN  ---------------------------
// SVD Line: 5773

//  <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH2OCFEN
//    <name> CH2OCFEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000418) Channel 2 output compare fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CH12CFGR_Output ) </loc>
//      <o.10..10> CH2OCFEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: TIM3_CH12CFGR_Output_CH2FS  -----------------------------
// SVD Line: 5780

//  <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH2FS
//    <name> CH2FS </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000418) Channel 2 function selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH12CFGR_Output >> 8) & 0x3), ((TIM3_CH12CFGR_Output = (TIM3_CH12CFGR_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM3_CH12CFGR_Output_CH1OCCEN  ---------------------------
// SVD Line: 5786

//  <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH1OCCEN
//    <name> CH1OCCEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000418) Channel 1 output compare clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CH12CFGR_Output ) </loc>
//      <o.7..7> CH1OCCEN
//    </check>
//  </item>
//  


// -----------------------  Field Item: TIM3_CH12CFGR_Output_CH1OCMSEL  ---------------------------
// SVD Line: 5793

//  <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH1OCMSEL
//    <name> CH1OCMSEL </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000418) Channel 1 output compare mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH12CFGR_Output >> 4) & 0x7), ((TIM3_CH12CFGR_Output = (TIM3_CH12CFGR_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM3_CH12CFGR_Output_CH1OCVPEN  ---------------------------
// SVD Line: 5800

//  <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH1OCVPEN
//    <name> CH1OCVPEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000418) Channel 1 output compare value  preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CH12CFGR_Output ) </loc>
//      <o.3..3> CH1OCVPEN
//    </check>
//  </item>
//  


// ------------------------  Field Item: TIM3_CH12CFGR_Output_CH1OCFEN  ---------------------------
// SVD Line: 5807

//  <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH1OCFEN
//    <name> CH1OCFEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000418) Channel 1 output compare fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CH12CFGR_Output ) </loc>
//      <o.2..2> CH1OCFEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: TIM3_CH12CFGR_Output_CH1FS  -----------------------------
// SVD Line: 5814

//  <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH1FS
//    <name> CH1FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000418) Channel 1 function selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH12CFGR_Output >> 0) & 0x3), ((TIM3_CH12CFGR_Output = (TIM3_CH12CFGR_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Register RTree: TIM3_CH12CFGR_Output  ------------------------------
// SVD Line: 5742

//  <rtree> SFDITEM_REG__TIM3_CH12CFGR_Output
//    <name> CH12CFGR_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000418) channel 1 and channel 2 configuration  register(output mode) </i>
//    <loc> ( (unsigned int)((TIM3_CH12CFGR_Output >> 0) & 0xFFFFFFFF), ((TIM3_CH12CFGR_Output = (TIM3_CH12CFGR_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH2OCCEN </item>
//    <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH2OCMSEL </item>
//    <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH2OCVPEN </item>
//    <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH2OCFEN </item>
//    <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH2FS </item>
//    <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH1OCCEN </item>
//    <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH1OCMSEL </item>
//    <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH1OCVPEN </item>
//    <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH1OCFEN </item>
//    <item> SFDITEM_FIELD__TIM3_CH12CFGR_Output_CH1FS </item>
//  </rtree>
//  


// -----------------------  Register Item Address: TIM3_CH12CFGR_Input  ---------------------------
// SVD Line: 5822

unsigned int TIM3_CH12CFGR_Input __AT (0x40000418);



// ------------------------  Field Item: TIM3_CH12CFGR_Input_CH2ICFLT  ----------------------------
// SVD Line: 5833

//  <item> SFDITEM_FIELD__TIM3_CH12CFGR_Input_CH2ICFLT
//    <name> CH2ICFLT </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40000418) Channel 2 input capture filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH12CFGR_Input >> 12) & 0xF), ((TIM3_CH12CFGR_Input = (TIM3_CH12CFGR_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: TIM3_CH12CFGR_Input_IC2PSC  -----------------------------
// SVD Line: 5839

//  <item> SFDITEM_FIELD__TIM3_CH12CFGR_Input_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40000418) Channel 2 input capture pre-divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH12CFGR_Input >> 10) & 0x3), ((TIM3_CH12CFGR_Input = (TIM3_CH12CFGR_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM3_CH12CFGR_Input_CH2FS  -----------------------------
// SVD Line: 5845

//  <item> SFDITEM_FIELD__TIM3_CH12CFGR_Input_CH2FS
//    <name> CH2FS </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000418) Channel 2 function selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH12CFGR_Input >> 8) & 0x3), ((TIM3_CH12CFGR_Input = (TIM3_CH12CFGR_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM3_CH12CFGR_Input_CH1ICFLT  ----------------------------
// SVD Line: 5851

//  <item> SFDITEM_FIELD__TIM3_CH12CFGR_Input_CH1ICFLT
//    <name> CH1ICFLT </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40000418) Channel 1 input capture filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH12CFGR_Input >> 4) & 0xF), ((TIM3_CH12CFGR_Input = (TIM3_CH12CFGR_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM3_CH12CFGR_Input_CH1ICPDIV  ---------------------------
// SVD Line: 5857

//  <item> SFDITEM_FIELD__TIM3_CH12CFGR_Input_CH1ICPDIV
//    <name> CH1ICPDIV </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40000418) Channel 1 input capture pre-divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH12CFGR_Input >> 2) & 0x3), ((TIM3_CH12CFGR_Input = (TIM3_CH12CFGR_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM3_CH12CFGR_Input_CH1FS  -----------------------------
// SVD Line: 5863

//  <item> SFDITEM_FIELD__TIM3_CH12CFGR_Input_CH1FS
//    <name> CH1FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000418) Channel 1 function selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH12CFGR_Input >> 0) & 0x3), ((TIM3_CH12CFGR_Input = (TIM3_CH12CFGR_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM3_CH12CFGR_Input  ------------------------------
// SVD Line: 5822

//  <rtree> SFDITEM_REG__TIM3_CH12CFGR_Input
//    <name> CH12CFGR_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000418) channel 1 and channel 2 configuration register  (input mode) </i>
//    <loc> ( (unsigned int)((TIM3_CH12CFGR_Input >> 0) & 0xFFFFFFFF), ((TIM3_CH12CFGR_Input = (TIM3_CH12CFGR_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CH12CFGR_Input_CH2ICFLT </item>
//    <item> SFDITEM_FIELD__TIM3_CH12CFGR_Input_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CH12CFGR_Input_CH2FS </item>
//    <item> SFDITEM_FIELD__TIM3_CH12CFGR_Input_CH1ICFLT </item>
//    <item> SFDITEM_FIELD__TIM3_CH12CFGR_Input_CH1ICPDIV </item>
//    <item> SFDITEM_FIELD__TIM3_CH12CFGR_Input_CH1FS </item>
//  </rtree>
//  


// -----------------------  Register Item Address: TIM3_CH34CFGR_Output  --------------------------
// SVD Line: 5871

unsigned int TIM3_CH34CFGR_Output __AT (0x4000041C);



// ------------------------  Field Item: TIM3_CH34CFGR_Output_CH4OCCEN  ---------------------------
// SVD Line: 5881

//  <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH4OCCEN
//    <name> CH4OCCEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000041C) Channel 4 output compare clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CH34CFGR_Output ) </loc>
//      <o.15..15> CH4OCCEN
//    </check>
//  </item>
//  


// -----------------------  Field Item: TIM3_CH34CFGR_Output_CH4OCMSEL  ---------------------------
// SVD Line: 5888

//  <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH4OCMSEL
//    <name> CH4OCMSEL </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4000041C) Channel 4 output compare mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH34CFGR_Output >> 12) & 0x7), ((TIM3_CH34CFGR_Output = (TIM3_CH34CFGR_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM3_CH34CFGR_Output_CH4OCVPEN  ---------------------------
// SVD Line: 5894

//  <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH4OCVPEN
//    <name> CH4OCVPEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000041C) Channel 4 output compare value preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CH34CFGR_Output ) </loc>
//      <o.11..11> CH4OCVPEN
//    </check>
//  </item>
//  


// ------------------------  Field Item: TIM3_CH34CFGR_Output_CH4OCFEN  ---------------------------
// SVD Line: 5901

//  <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH4OCFEN
//    <name> CH4OCFEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000041C) Channel 4 output compare fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CH34CFGR_Output ) </loc>
//      <o.10..10> CH4OCFEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: TIM3_CH34CFGR_Output_CH4FS  -----------------------------
// SVD Line: 5908

//  <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH4FS
//    <name> CH4FS </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000041C) Channel 4 function  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH34CFGR_Output >> 8) & 0x3), ((TIM3_CH34CFGR_Output = (TIM3_CH34CFGR_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM3_CH34CFGR_Output_CH3OCCEN  ---------------------------
// SVD Line: 5915

//  <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH3OCCEN
//    <name> CH3OCCEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000041C) Channel 3 output compare clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CH34CFGR_Output ) </loc>
//      <o.7..7> CH3OCCEN
//    </check>
//  </item>
//  


// -----------------------  Field Item: TIM3_CH34CFGR_Output_CH3OCMSEL  ---------------------------
// SVD Line: 5922

//  <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH3OCMSEL
//    <name> CH3OCMSEL </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4000041C) Channel 3 output compare mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH34CFGR_Output >> 4) & 0x7), ((TIM3_CH34CFGR_Output = (TIM3_CH34CFGR_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM3_CH34CFGR_Output_CH3OCVPEN  ---------------------------
// SVD Line: 5928

//  <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH3OCVPEN
//    <name> CH3OCVPEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000041C) Channel 3 output compare value preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CH34CFGR_Output ) </loc>
//      <o.3..3> CH3OCVPEN
//    </check>
//  </item>
//  


// ------------------------  Field Item: TIM3_CH34CFGR_Output_CH3OCFEN  ---------------------------
// SVD Line: 5935

//  <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH3OCFEN
//    <name> CH3OCFEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000041C) Channel 3 output compare fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CH34CFGR_Output ) </loc>
//      <o.2..2> CH3OCFEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: TIM3_CH34CFGR_Output_CH3FS  -----------------------------
// SVD Line: 5942

//  <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH3FS
//    <name> CH3FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000041C) Channel 3 function  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH34CFGR_Output >> 0) & 0x3), ((TIM3_CH34CFGR_Output = (TIM3_CH34CFGR_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Register RTree: TIM3_CH34CFGR_Output  ------------------------------
// SVD Line: 5871

//  <rtree> SFDITEM_REG__TIM3_CH34CFGR_Output
//    <name> CH34CFGR_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000041C) channel 3 and channel 4 configuration register (output  mode) </i>
//    <loc> ( (unsigned int)((TIM3_CH34CFGR_Output >> 0) & 0xFFFFFFFF), ((TIM3_CH34CFGR_Output = (TIM3_CH34CFGR_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH4OCCEN </item>
//    <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH4OCMSEL </item>
//    <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH4OCVPEN </item>
//    <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH4OCFEN </item>
//    <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH4FS </item>
//    <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH3OCCEN </item>
//    <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH3OCMSEL </item>
//    <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH3OCVPEN </item>
//    <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH3OCFEN </item>
//    <item> SFDITEM_FIELD__TIM3_CH34CFGR_Output_CH3FS </item>
//  </rtree>
//  


// -----------------------  Register Item Address: TIM3_CH34CFGR_Input  ---------------------------
// SVD Line: 5951

unsigned int TIM3_CH34CFGR_Input __AT (0x4000041C);



// ------------------------  Field Item: TIM3_CH34CFGR_Input_CH4ICFLT  ----------------------------
// SVD Line: 5962

//  <item> SFDITEM_FIELD__TIM3_CH34CFGR_Input_CH4ICFLT
//    <name> CH4ICFLT </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4000041C) Channel 4 input capture filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH34CFGR_Input >> 12) & 0xF), ((TIM3_CH34CFGR_Input = (TIM3_CH34CFGR_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM3_CH34CFGR_Input_CH4ICPDIV  ---------------------------
// SVD Line: 5968

//  <item> SFDITEM_FIELD__TIM3_CH34CFGR_Input_CH4ICPDIV
//    <name> CH4ICPDIV </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4000041C) Channel 4 input capture pre-divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH34CFGR_Input >> 10) & 0x3), ((TIM3_CH34CFGR_Input = (TIM3_CH34CFGR_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM3_CH34CFGR_Input_CH4FS  -----------------------------
// SVD Line: 5974

//  <item> SFDITEM_FIELD__TIM3_CH34CFGR_Input_CH4FS
//    <name> CH4FS </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000041C) Channel 4 function  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH34CFGR_Input >> 8) & 0x3), ((TIM3_CH34CFGR_Input = (TIM3_CH34CFGR_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM3_CH34CFGR_Input_CH3ICFLT  ----------------------------
// SVD Line: 5981

//  <item> SFDITEM_FIELD__TIM3_CH34CFGR_Input_CH3ICFLT
//    <name> CH3ICFLT </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4000041C) Channel 3 input capture filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH34CFGR_Input >> 4) & 0xF), ((TIM3_CH34CFGR_Input = (TIM3_CH34CFGR_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: TIM3_CH34CFGR_Input_CH3ICPDIV  ---------------------------
// SVD Line: 5987

//  <item> SFDITEM_FIELD__TIM3_CH34CFGR_Input_CH3ICPDIV
//    <name> CH3ICPDIV </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4000041C) Channel 3 input capture pre-divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH34CFGR_Input >> 2) & 0x3), ((TIM3_CH34CFGR_Input = (TIM3_CH34CFGR_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM3_CH34CFGR_Input_CH3FS  -----------------------------
// SVD Line: 5993

//  <item> SFDITEM_FIELD__TIM3_CH34CFGR_Input_CH3FS
//    <name> CH3FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000041C) Channel 3 function  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CH34CFGR_Input >> 0) & 0x3), ((TIM3_CH34CFGR_Input = (TIM3_CH34CFGR_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM3_CH34CFGR_Input  ------------------------------
// SVD Line: 5951

//  <rtree> SFDITEM_REG__TIM3_CH34CFGR_Input
//    <name> CH34CFGR_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000041C) channel 3 and channel 4 configuration register (input  mode) </i>
//    <loc> ( (unsigned int)((TIM3_CH34CFGR_Input >> 0) & 0xFFFFFFFF), ((TIM3_CH34CFGR_Input = (TIM3_CH34CFGR_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CH34CFGR_Input_CH4ICFLT </item>
//    <item> SFDITEM_FIELD__TIM3_CH34CFGR_Input_CH4ICPDIV </item>
//    <item> SFDITEM_FIELD__TIM3_CH34CFGR_Input_CH4FS </item>
//    <item> SFDITEM_FIELD__TIM3_CH34CFGR_Input_CH3ICFLT </item>
//    <item> SFDITEM_FIELD__TIM3_CH34CFGR_Input_CH3ICPDIV </item>
//    <item> SFDITEM_FIELD__TIM3_CH34CFGR_Input_CH3FS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCCTR  -------------------------------
// SVD Line: 6002

unsigned int TIM3_CCCTR __AT (0x40000420);



// -----------------------------  Field Item: TIM3_CCCTR_CH4NCCP  ---------------------------------
// SVD Line: 6012

//  <item> SFDITEM_FIELD__TIM3_CCCTR_CH4NCCP
//    <name> CH4NCCP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000420) Channel 4 complementary capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCCTR ) </loc>
//      <o.15..15> CH4NCCP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_CCCTR_CH4CCP  ---------------------------------
// SVD Line: 6019

//  <item> SFDITEM_FIELD__TIM3_CCCTR_CH4CCP
//    <name> CH4CCP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40000420) Channel 4 capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCCTR ) </loc>
//      <o.13..13> CH4CCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM3_CCCTR_CH4CCEN  ---------------------------------
// SVD Line: 6026

//  <item> SFDITEM_FIELD__TIM3_CCCTR_CH4CCEN
//    <name> CH4CCEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000420) Channel 4 capture compare  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCCTR ) </loc>
//      <o.12..12> CH4CCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM3_CCCTR_CH3NCCP  ---------------------------------
// SVD Line: 6033

//  <item> SFDITEM_FIELD__TIM3_CCCTR_CH3NCCP
//    <name> CH3NCCP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000420) Channel 3 complementary capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCCTR ) </loc>
//      <o.11..11> CH3NCCP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_CCCTR_CH3CCP  ---------------------------------
// SVD Line: 6040

//  <item> SFDITEM_FIELD__TIM3_CCCTR_CH3CCP
//    <name> CH3CCP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000420) Channel 3 capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCCTR ) </loc>
//      <o.9..9> CH3CCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM3_CCCTR_CH3CCEN  ---------------------------------
// SVD Line: 6047

//  <item> SFDITEM_FIELD__TIM3_CCCTR_CH3CCEN
//    <name> CH3CCEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000420) Channel 3 capture compare  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCCTR ) </loc>
//      <o.8..8> CH3CCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM3_CCCTR_CH2NCCP  ---------------------------------
// SVD Line: 6054

//  <item> SFDITEM_FIELD__TIM3_CCCTR_CH2NCCP
//    <name> CH2NCCP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000420) Channel 2 complementary capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCCTR ) </loc>
//      <o.7..7> CH2NCCP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_CCCTR_CH2CCP  ---------------------------------
// SVD Line: 6061

//  <item> SFDITEM_FIELD__TIM3_CCCTR_CH2CCP
//    <name> CH2CCP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000420) Channel 2 capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCCTR ) </loc>
//      <o.5..5> CH2CCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM3_CCCTR_CH2CCEN  ---------------------------------
// SVD Line: 6068

//  <item> SFDITEM_FIELD__TIM3_CCCTR_CH2CCEN
//    <name> CH2CCEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000420) Channel 2 capture compare  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCCTR ) </loc>
//      <o.4..4> CH2CCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM3_CCCTR_CH1NCCP  ---------------------------------
// SVD Line: 6075

//  <item> SFDITEM_FIELD__TIM3_CCCTR_CH1NCCP
//    <name> CH1NCCP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000420) Channel 1 complementary capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCCTR ) </loc>
//      <o.3..3> CH1NCCP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_CCCTR_CH1CCP  ---------------------------------
// SVD Line: 6082

//  <item> SFDITEM_FIELD__TIM3_CCCTR_CH1CCP
//    <name> CH1CCP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000420) Channel 1 capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCCTR ) </loc>
//      <o.1..1> CH1CCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM3_CCCTR_CH1CCEN  ---------------------------------
// SVD Line: 6089

//  <item> SFDITEM_FIELD__TIM3_CCCTR_CH1CCEN
//    <name> CH1CCEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000420) Channel 1 capture compare  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCCTR ) </loc>
//      <o.0..0> CH1CCEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM3_CCCTR  -----------------------------------
// SVD Line: 6002

//  <rtree> SFDITEM_REG__TIM3_CCCTR
//    <name> CCCTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000420) channel capture compare control  register </i>
//    <loc> ( (unsigned int)((TIM3_CCCTR >> 0) & 0xFFFFFFFF), ((TIM3_CCCTR = (TIM3_CCCTR & ~(0xBBBBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBBBB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCCTR_CH4NCCP </item>
//    <item> SFDITEM_FIELD__TIM3_CCCTR_CH4CCP </item>
//    <item> SFDITEM_FIELD__TIM3_CCCTR_CH4CCEN </item>
//    <item> SFDITEM_FIELD__TIM3_CCCTR_CH3NCCP </item>
//    <item> SFDITEM_FIELD__TIM3_CCCTR_CH3CCP </item>
//    <item> SFDITEM_FIELD__TIM3_CCCTR_CH3CCEN </item>
//    <item> SFDITEM_FIELD__TIM3_CCCTR_CH2NCCP </item>
//    <item> SFDITEM_FIELD__TIM3_CCCTR_CH2CCP </item>
//    <item> SFDITEM_FIELD__TIM3_CCCTR_CH2CCEN </item>
//    <item> SFDITEM_FIELD__TIM3_CCCTR_CH1NCCP </item>
//    <item> SFDITEM_FIELD__TIM3_CCCTR_CH1CCP </item>
//    <item> SFDITEM_FIELD__TIM3_CCCTR_CH1CCEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_CNT  --------------------------------
// SVD Line: 6098

unsigned int TIM3_CNT __AT (0x40000424);



// -------------------------------  Field Item: TIM3_CNT_CNT_H  -----------------------------------
// SVD Line: 6107

//  <item> SFDITEM_FIELD__TIM3_CNT_CNT_H
//    <name> CNT_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40000424) High counter value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CNT >> 16) & 0xFFFF), ((TIM3_CNT = (TIM3_CNT & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CNT_CNT_L  -----------------------------------
// SVD Line: 6114

//  <item> SFDITEM_FIELD__TIM3_CNT_CNT_L
//    <name> CNT_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000424) Low counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CNT >> 0) & 0xFFFF), ((TIM3_CNT = (TIM3_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CNT  ------------------------------------
// SVD Line: 6098

//  <rtree> SFDITEM_REG__TIM3_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000424) counter </i>
//    <loc> ( (unsigned int)((TIM3_CNT >> 0) & 0xFFFFFFFF), ((TIM3_CNT = (TIM3_CNT & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CNT_CNT_H </item>
//    <item> SFDITEM_FIELD__TIM3_CNT_CNT_L </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_PDIV  --------------------------------
// SVD Line: 6122

unsigned int TIM3_PDIV __AT (0x40000428);



// -------------------------------  Field Item: TIM3_PDIV_PDIV  -----------------------------------
// SVD Line: 6131

//  <item> SFDITEM_FIELD__TIM3_PDIV_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000428) pre-divider value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_PDIV >> 0) & 0xFFFF), ((TIM3_PDIV = (TIM3_PDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_PDIV  -----------------------------------
// SVD Line: 6122

//  <rtree> SFDITEM_REG__TIM3_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000428) pre-divider </i>
//    <loc> ( (unsigned int)((TIM3_PDIV >> 0) & 0xFFFFFFFF), ((TIM3_PDIV = (TIM3_PDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_PDIV_PDIV </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_UVAL  --------------------------------
// SVD Line: 6139

unsigned int TIM3_UVAL __AT (0x4000042C);



// ------------------------------  Field Item: TIM3_UVAL_UVAL_H  ----------------------------------
// SVD Line: 6148

//  <item> SFDITEM_FIELD__TIM3_UVAL_UVAL_H
//    <name> UVAL_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x4000042C) High Counter update value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_UVAL >> 16) & 0xFFFF), ((TIM3_UVAL = (TIM3_UVAL & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM3_UVAL_UVAL_L  ----------------------------------
// SVD Line: 6155

//  <item> SFDITEM_FIELD__TIM3_UVAL_UVAL_L
//    <name> UVAL_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000042C) Low Counter update value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_UVAL >> 0) & 0xFFFF), ((TIM3_UVAL = (TIM3_UVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_UVAL  -----------------------------------
// SVD Line: 6139

//  <rtree> SFDITEM_REG__TIM3_UVAL
//    <name> UVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000042C) counter update register </i>
//    <loc> ( (unsigned int)((TIM3_UVAL >> 0) & 0xFFFFFFFF), ((TIM3_UVAL = (TIM3_UVAL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_UVAL_UVAL_H </item>
//    <item> SFDITEM_FIELD__TIM3_UVAL_UVAL_L </item>
//  </rtree>
//  


// --------------------------  Register Item Address: TIM3_CH1CCVAL  ------------------------------
// SVD Line: 6163

unsigned int TIM3_CH1CCVAL __AT (0x40000434);



// --------------------------  Field Item: TIM3_CH1CCVAL_CH1CCVAL_H  ------------------------------
// SVD Line: 6172

//  <item> SFDITEM_FIELD__TIM3_CH1CCVAL_CH1CCVAL_H
//    <name> CH1CCVAL_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40000434) Channel 1 high capture compare value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CH1CCVAL >> 16) & 0xFFFF), ((TIM3_CH1CCVAL = (TIM3_CH1CCVAL & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM3_CH1CCVAL_CH1CCVAL_L  ------------------------------
// SVD Line: 6179

//  <item> SFDITEM_FIELD__TIM3_CH1CCVAL_CH1CCVAL_L
//    <name> CH1CCVAL_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000434) Channel 1 low capture compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CH1CCVAL >> 0) & 0xFFFF), ((TIM3_CH1CCVAL = (TIM3_CH1CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM3_CH1CCVAL  ---------------------------------
// SVD Line: 6163

//  <rtree> SFDITEM_REG__TIM3_CH1CCVAL
//    <name> CH1CCVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000434) channel 1 capture compare value register </i>
//    <loc> ( (unsigned int)((TIM3_CH1CCVAL >> 0) & 0xFFFFFFFF), ((TIM3_CH1CCVAL = (TIM3_CH1CCVAL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CH1CCVAL_CH1CCVAL_H </item>
//    <item> SFDITEM_FIELD__TIM3_CH1CCVAL_CH1CCVAL_L </item>
//  </rtree>
//  


// --------------------------  Register Item Address: TIM3_CH2CCVAL  ------------------------------
// SVD Line: 6187

unsigned int TIM3_CH2CCVAL __AT (0x40000438);



// --------------------------  Field Item: TIM3_CH2CCVAL_CH2CCVAL_H  ------------------------------
// SVD Line: 6196

//  <item> SFDITEM_FIELD__TIM3_CH2CCVAL_CH2CCVAL_H
//    <name> CH2CCVAL_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40000438) Channel 2 high capture compare value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CH2CCVAL >> 16) & 0xFFFF), ((TIM3_CH2CCVAL = (TIM3_CH2CCVAL & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM3_CH2CCVAL_CH2CCVAL_L  ------------------------------
// SVD Line: 6203

//  <item> SFDITEM_FIELD__TIM3_CH2CCVAL_CH2CCVAL_L
//    <name> CH2CCVAL_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000438) Channel 2 low capture compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CH2CCVAL >> 0) & 0xFFFF), ((TIM3_CH2CCVAL = (TIM3_CH2CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM3_CH2CCVAL  ---------------------------------
// SVD Line: 6187

//  <rtree> SFDITEM_REG__TIM3_CH2CCVAL
//    <name> CH2CCVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000438) channel 2 capture compare value register </i>
//    <loc> ( (unsigned int)((TIM3_CH2CCVAL >> 0) & 0xFFFFFFFF), ((TIM3_CH2CCVAL = (TIM3_CH2CCVAL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CH2CCVAL_CH2CCVAL_H </item>
//    <item> SFDITEM_FIELD__TIM3_CH2CCVAL_CH2CCVAL_L </item>
//  </rtree>
//  


// --------------------------  Register Item Address: TIM3_CH3CCVAL  ------------------------------
// SVD Line: 6211

unsigned int TIM3_CH3CCVAL __AT (0x4000043C);



// --------------------------  Field Item: TIM3_CH3CCVAL_CH3CCVAL_H  ------------------------------
// SVD Line: 6220

//  <item> SFDITEM_FIELD__TIM3_CH3CCVAL_CH3CCVAL_H
//    <name> CH3CCVAL_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x4000043C) Channel 3 high capture compare value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CH3CCVAL >> 16) & 0xFFFF), ((TIM3_CH3CCVAL = (TIM3_CH3CCVAL & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM3_CH3CCVAL_CH3CCVAL_L  ------------------------------
// SVD Line: 6227

//  <item> SFDITEM_FIELD__TIM3_CH3CCVAL_CH3CCVAL_L
//    <name> CH3CCVAL_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000043C) Channel 3 low capture compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CH3CCVAL >> 0) & 0xFFFF), ((TIM3_CH3CCVAL = (TIM3_CH3CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM3_CH3CCVAL  ---------------------------------
// SVD Line: 6211

//  <rtree> SFDITEM_REG__TIM3_CH3CCVAL
//    <name> CH3CCVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000043C) channel 3 capture compare value register </i>
//    <loc> ( (unsigned int)((TIM3_CH3CCVAL >> 0) & 0xFFFFFFFF), ((TIM3_CH3CCVAL = (TIM3_CH3CCVAL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CH3CCVAL_CH3CCVAL_H </item>
//    <item> SFDITEM_FIELD__TIM3_CH3CCVAL_CH3CCVAL_L </item>
//  </rtree>
//  


// --------------------------  Register Item Address: TIM3_CH4CCVAL  ------------------------------
// SVD Line: 6235

unsigned int TIM3_CH4CCVAL __AT (0x40000440);



// --------------------------  Field Item: TIM3_CH4CCVAL_CH4CCVAL_L  ------------------------------
// SVD Line: 6244

//  <item> SFDITEM_FIELD__TIM3_CH4CCVAL_CH4CCVAL_L
//    <name> CH4CCVAL_L </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40000440) Channel 4 high capture compare value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CH4CCVAL >> 16) & 0xFFFF), ((TIM3_CH4CCVAL = (TIM3_CH4CCVAL & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM3_CH4CCVAL_CH4CCVAL_H  ------------------------------
// SVD Line: 6251

//  <item> SFDITEM_FIELD__TIM3_CH4CCVAL_CH4CCVAL_H
//    <name> CH4CCVAL_H </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000440) Channel 4 low capture compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CH4CCVAL >> 0) & 0xFFFF), ((TIM3_CH4CCVAL = (TIM3_CH4CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM3_CH4CCVAL  ---------------------------------
// SVD Line: 6235

//  <rtree> SFDITEM_REG__TIM3_CH4CCVAL
//    <name> CH4CCVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000440) channel 4 capture compare value register </i>
//    <loc> ( (unsigned int)((TIM3_CH4CCVAL >> 0) & 0xFFFFFFFF), ((TIM3_CH4CCVAL = (TIM3_CH4CCVAL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CH4CCVAL_CH4CCVAL_L </item>
//    <item> SFDITEM_FIELD__TIM3_CH4CCVAL_CH4CCVAL_H </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM3_DMAACR  -------------------------------
// SVD Line: 6259

unsigned int TIM3_DMAACR __AT (0x40000448);



// ------------------------------  Field Item: TIM3_DMAACR_DMATL  ---------------------------------
// SVD Line: 6268

//  <item> SFDITEM_FIELD__TIM3_DMAACR_DMATL
//    <name> DMATL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40000448) DMA transfer length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_DMAACR >> 8) & 0x1F), ((TIM3_DMAACR = (TIM3_DMAACR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM3_DMAACR_DMASA  ---------------------------------
// SVD Line: 6274

//  <item> SFDITEM_FIELD__TIM3_DMAACR_DMASA
//    <name> DMASA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40000448) DMA start address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_DMAACR >> 0) & 0x1F), ((TIM3_DMAACR = (TIM3_DMAACR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM3_DMAACR  ----------------------------------
// SVD Line: 6259

//  <rtree> SFDITEM_REG__TIM3_DMAACR
//    <name> DMAACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000448) DMA access configuration register </i>
//    <loc> ( (unsigned int)((TIM3_DMAACR >> 0) & 0xFFFFFFFF), ((TIM3_DMAACR = (TIM3_DMAACR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DMAACR_DMATL </item>
//    <item> SFDITEM_FIELD__TIM3_DMAACR_DMASA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_DMAIR  -------------------------------
// SVD Line: 6282

unsigned int TIM3_DMAIR __AT (0x4000044C);



// -------------------------------  Field Item: TIM3_DMAIR_DMAI  ----------------------------------
// SVD Line: 6291

//  <item> SFDITEM_FIELD__TIM3_DMAIR_DMAI
//    <name> DMAI </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000044C) DMA access interface </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_DMAIR >> 0) & 0xFFFF), ((TIM3_DMAIR = (TIM3_DMAIR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM3_DMAIR  -----------------------------------
// SVD Line: 6282

//  <rtree> SFDITEM_REG__TIM3_DMAIR
//    <name> DMAIR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000044C) DMA access interface register </i>
//    <loc> ( (unsigned int)((TIM3_DMAIR >> 0) & 0xFFFFFFFF), ((TIM3_DMAIR = (TIM3_DMAIR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DMAIR_DMAI </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM3  -------------------------------------
// SVD Line: 6301

//  <view> TIM3
//    <name> TIM3 </name>
//    <item> SFDITEM_REG__TIM3_CTR1 </item>
//    <item> SFDITEM_REG__TIM3_CTR2 </item>
//    <item> SFDITEM_REG__TIM3_SMCFG </item>
//    <item> SFDITEM_REG__TIM3_DIEN </item>
//    <item> SFDITEM_REG__TIM3_STS </item>
//    <item> SFDITEM_REG__TIM3_SWEGR </item>
//    <item> SFDITEM_REG__TIM3_CH12CFGR_Output </item>
//    <item> SFDITEM_REG__TIM3_CH12CFGR_Input </item>
//    <item> SFDITEM_REG__TIM3_CH34CFGR_Output </item>
//    <item> SFDITEM_REG__TIM3_CH34CFGR_Input </item>
//    <item> SFDITEM_REG__TIM3_CCCTR </item>
//    <item> SFDITEM_REG__TIM3_CNT </item>
//    <item> SFDITEM_REG__TIM3_PDIV </item>
//    <item> SFDITEM_REG__TIM3_UVAL </item>
//    <item> SFDITEM_REG__TIM3_CH1CCVAL </item>
//    <item> SFDITEM_REG__TIM3_CH2CCVAL </item>
//    <item> SFDITEM_REG__TIM3_CH3CCVAL </item>
//    <item> SFDITEM_REG__TIM3_CH4CCVAL </item>
//    <item> SFDITEM_REG__TIM3_DMAACR </item>
//    <item> SFDITEM_REG__TIM3_DMAIR </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM14_CTR1  -------------------------------
// SVD Line: 6326

unsigned int TIM14_CTR1 __AT (0x40002000);



// ------------------------------  Field Item: TIM14_CTR1_CKDIV  ----------------------------------
// SVD Line: 6335

//  <item> SFDITEM_FIELD__TIM14_CTR1_CKDIV
//    <name> CKDIV </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40002000) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CTR1 >> 8) & 0x3), ((TIM14_CTR1 = (TIM14_CTR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM14_CTR1_UVALSEN  ---------------------------------
// SVD Line: 6341

//  <item> SFDITEM_FIELD__TIM14_CTR1_UVALSEN
//    <name> UVALSEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002000) UVAL shadow enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CTR1 ) </loc>
//      <o.7..7> UVALSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_CTR1_URSEL  ----------------------------------
// SVD Line: 6347

//  <item> SFDITEM_FIELD__TIM14_CTR1_URSEL
//    <name> URSEL </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002000) Update request selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CTR1 ) </loc>
//      <o.2..2> URSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CTR1_UPD  -----------------------------------
// SVD Line: 6353

//  <item> SFDITEM_FIELD__TIM14_CTR1_UPD
//    <name> UPD </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002000) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CTR1 ) </loc>
//      <o.1..1> UPD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CTR1_CEN  -----------------------------------
// SVD Line: 6359

//  <item> SFDITEM_FIELD__TIM14_CTR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CTR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_CTR1  -----------------------------------
// SVD Line: 6326

//  <rtree> SFDITEM_REG__TIM14_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002000) control register 1 </i>
//    <loc> ( (unsigned int)((TIM14_CTR1 >> 0) & 0xFFFFFFFF), ((TIM14_CTR1 = (TIM14_CTR1 & ~(0x387UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x387) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CTR1_CKDIV </item>
//    <item> SFDITEM_FIELD__TIM14_CTR1_UVALSEN </item>
//    <item> SFDITEM_FIELD__TIM14_CTR1_URSEL </item>
//    <item> SFDITEM_FIELD__TIM14_CTR1_UPD </item>
//    <item> SFDITEM_FIELD__TIM14_CTR1_CEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_DIEN  -------------------------------
// SVD Line: 6367

unsigned int TIM14_DIEN __AT (0x4000200C);



// -----------------------------  Field Item: TIM14_DIEN_CH1INTEN  --------------------------------
// SVD Line: 6376

//  <item> SFDITEM_FIELD__TIM14_DIEN_CH1INTEN
//    <name> CH1INTEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000200C) Channel1 capture compare interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIEN ) </loc>
//      <o.1..1> CH1INTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM14_DIEN_UPINTEN  ---------------------------------
// SVD Line: 6382

//  <item> SFDITEM_FIELD__TIM14_DIEN_UPINTEN
//    <name> UPINTEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000200C) Enable bit for update interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIEN ) </loc>
//      <o.0..0> UPINTEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_DIEN  -----------------------------------
// SVD Line: 6367

//  <rtree> SFDITEM_REG__TIM14_DIEN
//    <name> DIEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000200C) DMA and interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM14_DIEN >> 0) & 0xFFFFFFFF), ((TIM14_DIEN = (TIM14_DIEN & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_DIEN_CH1INTEN </item>
//    <item> SFDITEM_FIELD__TIM14_DIEN_UPINTEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_STS  --------------------------------
// SVD Line: 6390

unsigned int TIM14_STS __AT (0x40002010);



// ------------------------------  Field Item: TIM14_STS_CH1ICOF  ---------------------------------
// SVD Line: 6399

//  <item> SFDITEM_FIELD__TIM14_STS_CH1ICOF
//    <name> CH1ICOF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002010) Channel 1 input capture overflow </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_STS ) </loc>
//      <o.9..9> CH1ICOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_STS_CH1CCIF  ---------------------------------
// SVD Line: 6405

//  <item> SFDITEM_FIELD__TIM14_STS_CH1CCIF
//    <name> CH1CCIF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002010) Channel1 capture compare interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_STS ) </loc>
//      <o.1..1> CH1CCIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_STS_UPIF  -----------------------------------
// SVD Line: 6412

//  <item> SFDITEM_FIELD__TIM14_STS_UPIF
//    <name> UPIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002010) Enable bit for update interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_STS ) </loc>
//      <o.0..0> UPIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_STS  -----------------------------------
// SVD Line: 6390

//  <rtree> SFDITEM_REG__TIM14_STS
//    <name> STS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002010) status register </i>
//    <loc> ( (unsigned int)((TIM14_STS >> 0) & 0xFFFFFFFF), ((TIM14_STS = (TIM14_STS & ~(0x203UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x203) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_STS_CH1ICOF </item>
//    <item> SFDITEM_FIELD__TIM14_STS_CH1CCIF </item>
//    <item> SFDITEM_FIELD__TIM14_STS_UPIF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM14_SWEGR  -------------------------------
// SVD Line: 6420

unsigned int TIM14_SWEGR __AT (0x40002014);



// -----------------------------  Field Item: TIM14_SWEGR_CH1CCG  ---------------------------------
// SVD Line: 6429

//  <item> SFDITEM_FIELD__TIM14_SWEGR_CH1CCG
//    <name> CH1CCG </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40002014) Channel 1 capture  compare event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SWEGR ) </loc>
//      <o.1..1> CH1CCG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SWEGR_UEG  ----------------------------------
// SVD Line: 6436

//  <item> SFDITEM_FIELD__TIM14_SWEGR_UEG
//    <name> UEG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40002014) Update event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SWEGR ) </loc>
//      <o.0..0> UEG
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_SWEGR  ----------------------------------
// SVD Line: 6420

//  <rtree> SFDITEM_REG__TIM14_SWEGR
//    <name> SWEGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40002014) software event generation register </i>
//    <loc> ( (unsigned int)((TIM14_SWEGR >> 0) & 0xFFFFFFFF), ((TIM14_SWEGR = (TIM14_SWEGR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_SWEGR_CH1CCG </item>
//    <item> SFDITEM_FIELD__TIM14_SWEGR_UEG </item>
//  </rtree>
//  


// ----------------------  Register Item Address: TIM14_CH12CFGR_Output  --------------------------
// SVD Line: 6444

unsigned int TIM14_CH12CFGR_Output __AT (0x40002018);



// -------------------------  Field Item: TIM14_CH12CFGR_Output_CH1FS  ----------------------------
// SVD Line: 6454

//  <item> SFDITEM_FIELD__TIM14_CH12CFGR_Output_CH1FS
//    <name> CH1FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40002018) Channel 1 function selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CH12CFGR_Output >> 0) & 0x3), ((TIM14_CH12CFGR_Output = (TIM14_CH12CFGR_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM14_CH12CFGR_Output_CH1OCFEN  ---------------------------
// SVD Line: 6460

//  <item> SFDITEM_FIELD__TIM14_CH12CFGR_Output_CH1OCFEN
//    <name> CH1OCFEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002018) Channel 1 output compare fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CH12CFGR_Output ) </loc>
//      <o.2..2> CH1OCFEN
//    </check>
//  </item>
//  


// -----------------------  Field Item: TIM14_CH12CFGR_Output_CH1OCVPEN  --------------------------
// SVD Line: 6467

//  <item> SFDITEM_FIELD__TIM14_CH12CFGR_Output_CH1OCVPEN
//    <name> CH1OCVPEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002018) Channel 1 output compare value preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CH12CFGR_Output ) </loc>
//      <o.3..3> CH1OCVPEN
//    </check>
//  </item>
//  


// -----------------------  Field Item: TIM14_CH12CFGR_Output_CH1OCMSEL  --------------------------
// SVD Line: 6474

//  <item> SFDITEM_FIELD__TIM14_CH12CFGR_Output_CH1OCMSEL
//    <name> CH1OCMSEL </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40002018) Channel 1 output compare mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CH12CFGR_Output >> 4) & 0x7), ((TIM14_CH12CFGR_Output = (TIM14_CH12CFGR_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Register RTree: TIM14_CH12CFGR_Output  -----------------------------
// SVD Line: 6444

//  <rtree> SFDITEM_REG__TIM14_CH12CFGR_Output
//    <name> CH12CFGR_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002018) channel 1 and channel 2 configuration  register(output mode) </i>
//    <loc> ( (unsigned int)((TIM14_CH12CFGR_Output >> 0) & 0xFFFFFFFF), ((TIM14_CH12CFGR_Output = (TIM14_CH12CFGR_Output & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CH12CFGR_Output_CH1FS </item>
//    <item> SFDITEM_FIELD__TIM14_CH12CFGR_Output_CH1OCFEN </item>
//    <item> SFDITEM_FIELD__TIM14_CH12CFGR_Output_CH1OCVPEN </item>
//    <item> SFDITEM_FIELD__TIM14_CH12CFGR_Output_CH1OCMSEL </item>
//  </rtree>
//  


// -----------------------  Register Item Address: TIM14_CH12CFGR_Input  --------------------------
// SVD Line: 6482

unsigned int TIM14_CH12CFGR_Input __AT (0x40002018);



// ------------------------  Field Item: TIM14_CH12CFGR_Input_CH1ICFLT  ---------------------------
// SVD Line: 6493

//  <item> SFDITEM_FIELD__TIM14_CH12CFGR_Input_CH1ICFLT
//    <name> CH1ICFLT </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40002018) Channel 1 input capture filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CH12CFGR_Input >> 4) & 0xF), ((TIM14_CH12CFGR_Input = (TIM14_CH12CFGR_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM14_CH12CFGR_Input_CH1ICPDIV  ---------------------------
// SVD Line: 6499

//  <item> SFDITEM_FIELD__TIM14_CH12CFGR_Input_CH1ICPDIV
//    <name> CH1ICPDIV </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40002018) Channel 1 input capture pre-divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CH12CFGR_Input >> 2) & 0x3), ((TIM14_CH12CFGR_Input = (TIM14_CH12CFGR_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: TIM14_CH12CFGR_Input_CH1FS  -----------------------------
// SVD Line: 6505

//  <item> SFDITEM_FIELD__TIM14_CH12CFGR_Input_CH1FS
//    <name> CH1FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40002018) Channel 1 function selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CH12CFGR_Input >> 0) & 0x3), ((TIM14_CH12CFGR_Input = (TIM14_CH12CFGR_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Register RTree: TIM14_CH12CFGR_Input  ------------------------------
// SVD Line: 6482

//  <rtree> SFDITEM_REG__TIM14_CH12CFGR_Input
//    <name> CH12CFGR_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002018) capture/compare mode register (input  mode) </i>
//    <loc> ( (unsigned int)((TIM14_CH12CFGR_Input >> 0) & 0xFFFFFFFF), ((TIM14_CH12CFGR_Input = (TIM14_CH12CFGR_Input & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CH12CFGR_Input_CH1ICFLT </item>
//    <item> SFDITEM_FIELD__TIM14_CH12CFGR_Input_CH1ICPDIV </item>
//    <item> SFDITEM_FIELD__TIM14_CH12CFGR_Input_CH1FS </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM14_CCCTR  -------------------------------
// SVD Line: 6513

unsigned int TIM14_CCCTR __AT (0x40002020);



// -----------------------------  Field Item: TIM14_CCCTR_CH1NCCP  --------------------------------
// SVD Line: 6523

//  <item> SFDITEM_FIELD__TIM14_CCCTR_CH1NCCP
//    <name> CH1NCCP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002020) Channel 1 complementary capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCCTR ) </loc>
//      <o.3..3> CH1NCCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM14_CCCTR_CH1CCP  ---------------------------------
// SVD Line: 6530

//  <item> SFDITEM_FIELD__TIM14_CCCTR_CH1CCP
//    <name> CH1CCP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002020) Channel 1 capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCCTR ) </loc>
//      <o.1..1> CH1CCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM14_CCCTR_CH1CCEN  --------------------------------
// SVD Line: 6537

//  <item> SFDITEM_FIELD__TIM14_CCCTR_CH1CCEN
//    <name> CH1CCEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002020) Channel 1 capture compare  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCCTR ) </loc>
//      <o.0..0> CH1CCEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_CCCTR  ----------------------------------
// SVD Line: 6513

//  <rtree> SFDITEM_REG__TIM14_CCCTR
//    <name> CCCTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002020) channel capture compare control  register </i>
//    <loc> ( (unsigned int)((TIM14_CCCTR >> 0) & 0xFFFFFFFF), ((TIM14_CCCTR = (TIM14_CCCTR & ~(0xBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCCTR_CH1NCCP </item>
//    <item> SFDITEM_FIELD__TIM14_CCCTR_CH1CCP </item>
//    <item> SFDITEM_FIELD__TIM14_CCCTR_CH1CCEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CNT  --------------------------------
// SVD Line: 6546

unsigned int TIM14_CNT __AT (0x40002024);



// --------------------------------  Field Item: TIM14_CNT_CNT  -----------------------------------
// SVD Line: 6555

//  <item> SFDITEM_FIELD__TIM14_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002024) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_CNT >> 0) & 0xFFFF), ((TIM14_CNT = (TIM14_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_CNT  -----------------------------------
// SVD Line: 6546

//  <rtree> SFDITEM_REG__TIM14_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002024) counter </i>
//    <loc> ( (unsigned int)((TIM14_CNT >> 0) & 0xFFFFFFFF), ((TIM14_CNT = (TIM14_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_PDIV  -------------------------------
// SVD Line: 6563

unsigned int TIM14_PDIV __AT (0x40002028);



// -------------------------------  Field Item: TIM14_PDIV_PDIV  ----------------------------------
// SVD Line: 6572

//  <item> SFDITEM_FIELD__TIM14_PDIV_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002028) pre-divider value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_PDIV >> 0) & 0xFFFF), ((TIM14_PDIV = (TIM14_PDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_PDIV  -----------------------------------
// SVD Line: 6563

//  <rtree> SFDITEM_REG__TIM14_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002028) pre-divider </i>
//    <loc> ( (unsigned int)((TIM14_PDIV >> 0) & 0xFFFFFFFF), ((TIM14_PDIV = (TIM14_PDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_PDIV_PDIV </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_UVAL  -------------------------------
// SVD Line: 6580

unsigned int TIM14_UVAL __AT (0x4000202C);



// -------------------------------  Field Item: TIM14_UVAL_UVAL  ----------------------------------
// SVD Line: 6589

//  <item> SFDITEM_FIELD__TIM14_UVAL_UVAL
//    <name> UVAL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000202C) Counter update value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_UVAL >> 0) & 0xFFFF), ((TIM14_UVAL = (TIM14_UVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_UVAL  -----------------------------------
// SVD Line: 6580

//  <rtree> SFDITEM_REG__TIM14_UVAL
//    <name> UVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000202C) counter update register </i>
//    <loc> ( (unsigned int)((TIM14_UVAL >> 0) & 0xFFFFFFFF), ((TIM14_UVAL = (TIM14_UVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_UVAL_UVAL </item>
//  </rtree>
//  


// --------------------------  Register Item Address: TIM14_CH1CCVAL  -----------------------------
// SVD Line: 6597

unsigned int TIM14_CH1CCVAL __AT (0x40002034);



// ---------------------------  Field Item: TIM14_CH1CCVAL_CH1CCVAL  ------------------------------
// SVD Line: 6606

//  <item> SFDITEM_FIELD__TIM14_CH1CCVAL_CH1CCVAL
//    <name> CH1CCVAL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002034) Channel 1 capture compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_CH1CCVAL >> 0) & 0xFFFF), ((TIM14_CH1CCVAL = (TIM14_CH1CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: TIM14_CH1CCVAL  ---------------------------------
// SVD Line: 6597

//  <rtree> SFDITEM_REG__TIM14_CH1CCVAL
//    <name> CH1CCVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002034) channel 1 capture compare value register </i>
//    <loc> ( (unsigned int)((TIM14_CH1CCVAL >> 0) & 0xFFFFFFFF), ((TIM14_CH1CCVAL = (TIM14_CH1CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CH1CCVAL_CH1CCVAL </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM14_REMAP  -------------------------------
// SVD Line: 6614

unsigned int TIM14_REMAP __AT (0x40002050);



// ------------------------------  Field Item: TIM14_REMAP_CH1IS  ---------------------------------
// SVD Line: 6623

//  <item> SFDITEM_FIELD__TIM14_REMAP_CH1IS
//    <name> CH1IS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40002050) Channel 1 input selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_REMAP >> 0) & 0x3), ((TIM14_REMAP = (TIM14_REMAP & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_REMAP  ----------------------------------
// SVD Line: 6614

//  <rtree> SFDITEM_REG__TIM14_REMAP
//    <name> REMAP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002050) remap register </i>
//    <loc> ( (unsigned int)((TIM14_REMAP >> 0) & 0xFFFFFFFF), ((TIM14_REMAP = (TIM14_REMAP & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_REMAP_CH1IS </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM14  -------------------------------------
// SVD Line: 6310

//  <view> TIM14
//    <name> TIM14 </name>
//    <item> SFDITEM_REG__TIM14_CTR1 </item>
//    <item> SFDITEM_REG__TIM14_DIEN </item>
//    <item> SFDITEM_REG__TIM14_STS </item>
//    <item> SFDITEM_REG__TIM14_SWEGR </item>
//    <item> SFDITEM_REG__TIM14_CH12CFGR_Output </item>
//    <item> SFDITEM_REG__TIM14_CH12CFGR_Input </item>
//    <item> SFDITEM_REG__TIM14_CCCTR </item>
//    <item> SFDITEM_REG__TIM14_CNT </item>
//    <item> SFDITEM_REG__TIM14_PDIV </item>
//    <item> SFDITEM_REG__TIM14_UVAL </item>
//    <item> SFDITEM_REG__TIM14_CH1CCVAL </item>
//    <item> SFDITEM_REG__TIM14_REMAP </item>
//  </view>
//  


// ----------------------------  Register Item Address: EXTI_INTEN  -------------------------------
// SVD Line: 6665

unsigned int EXTI_INTEN __AT (0x40010400);



// ------------------------------  Field Item: EXTI_INTEN_INTEN0  ---------------------------------
// SVD Line: 6674

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN0
//    <name> INTEN0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010400) Interrupt enable for line 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.0..0> INTEN0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_INTEN_INTEN1  ---------------------------------
// SVD Line: 6680

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN1
//    <name> INTEN1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010400) Interrupt enable for line 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.1..1> INTEN1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_INTEN_INTEN2  ---------------------------------
// SVD Line: 6686

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN2
//    <name> INTEN2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010400) Interrupt enable for line 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.2..2> INTEN2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_INTEN_INTEN3  ---------------------------------
// SVD Line: 6692

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN3
//    <name> INTEN3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010400) Interrupt enable for line 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.3..3> INTEN3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_INTEN_INTEN4  ---------------------------------
// SVD Line: 6698

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN4
//    <name> INTEN4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010400) Interrupt enable for line 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.4..4> INTEN4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_INTEN_INTEN5  ---------------------------------
// SVD Line: 6704

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN5
//    <name> INTEN5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010400) Interrupt enable for line 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.5..5> INTEN5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_INTEN_INTEN6  ---------------------------------
// SVD Line: 6710

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN6
//    <name> INTEN6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010400) Interrupt enable for line 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.6..6> INTEN6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_INTEN_INTEN7  ---------------------------------
// SVD Line: 6716

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN7
//    <name> INTEN7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010400) Interrupt enable for line 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.7..7> INTEN7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_INTEN_INTEN8  ---------------------------------
// SVD Line: 6722

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN8
//    <name> INTEN8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010400) Interrupt enable for line 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.8..8> INTEN8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_INTEN_INTEN9  ---------------------------------
// SVD Line: 6728

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN9
//    <name> INTEN9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010400) Interrupt enable for line 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.9..9> INTEN9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_INTEN_INTEN10  ---------------------------------
// SVD Line: 6734

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN10
//    <name> INTEN10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010400) Interrupt enable for line 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.10..10> INTEN10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_INTEN_INTEN11  ---------------------------------
// SVD Line: 6740

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN11
//    <name> INTEN11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010400) Interrupt enable for line 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.11..11> INTEN11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_INTEN_INTEN12  ---------------------------------
// SVD Line: 6746

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN12
//    <name> INTEN12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010400) Interrupt enable for line 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.12..12> INTEN12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_INTEN_INTEN13  ---------------------------------
// SVD Line: 6752

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN13
//    <name> INTEN13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010400) Interrupt enable for line 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.13..13> INTEN13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_INTEN_INTEN14  ---------------------------------
// SVD Line: 6758

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN14
//    <name> INTEN14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010400) Interrupt enable for line 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.14..14> INTEN14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_INTEN_INTEN15  ---------------------------------
// SVD Line: 6764

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN15
//    <name> INTEN15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010400) Interrupt enable for line 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.15..15> INTEN15
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_INTEN_INTEN16  ---------------------------------
// SVD Line: 6770

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN16
//    <name> INTEN16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010400) Interrupt enable for line 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.16..16> INTEN16
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_INTEN_INTEN17  ---------------------------------
// SVD Line: 6776

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN17
//    <name> INTEN17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010400) Interrupt enable for line 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.17..17> INTEN17
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_INTEN_INTEN18  ---------------------------------
// SVD Line: 6782

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN18
//    <name> INTEN18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010400) Interrupt enable for line 18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.18..18> INTEN18
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_INTEN_INTEN19  ---------------------------------
// SVD Line: 6788

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN19
//    <name> INTEN19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40010400) Interrupt enable for line 19 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.19..19> INTEN19
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_INTEN_INTEN20  ---------------------------------
// SVD Line: 6794

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN20
//    <name> INTEN20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40010400) Interrupt enable for line 20 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.20..20> INTEN20
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_INTEN_INTEN21  ---------------------------------
// SVD Line: 6800

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN21
//    <name> INTEN21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40010400) Interrupt enable for line 21 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.21..21> INTEN21
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_INTEN_INTEN22  ---------------------------------
// SVD Line: 6806

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN22
//    <name> INTEN22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40010400) Interrupt enable for line 22 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.22..22> INTEN22
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_INTEN_INTEN23  ---------------------------------
// SVD Line: 6812

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN23
//    <name> INTEN23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40010400) Interrupt enable for line 23 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.23..23> INTEN23
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_INTEN_INTEN24  ---------------------------------
// SVD Line: 6818

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN24
//    <name> INTEN24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40010400) Interrupt enable for line 24 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.24..24> INTEN24
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_INTEN_INTEN25  ---------------------------------
// SVD Line: 6824

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN25
//    <name> INTEN25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40010400) Interrupt enable for line 25 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.25..25> INTEN25
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_INTEN_INTEN26  ---------------------------------
// SVD Line: 6830

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN26
//    <name> INTEN26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40010400) Interrupt enable for line 26 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.26..26> INTEN26
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_INTEN_INTEN27  ---------------------------------
// SVD Line: 6836

//  <item> SFDITEM_FIELD__EXTI_INTEN_INTEN27
//    <name> INTEN27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40010400) Interrupt enable for line 27 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_INTEN ) </loc>
//      <o.27..27> INTEN27
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_INTEN  -----------------------------------
// SVD Line: 6665

//  <rtree> SFDITEM_REG__EXTI_INTEN
//    <name> INTEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010400) Interrupt enable register </i>
//    <loc> ( (unsigned int)((EXTI_INTEN >> 0) & 0xFFFFFFFF), ((EXTI_INTEN = (EXTI_INTEN & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN0 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN1 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN2 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN3 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN4 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN5 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN6 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN7 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN8 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN9 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN10 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN11 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN12 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN13 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN14 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN15 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN16 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN17 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN18 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN19 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN20 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN21 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN22 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN23 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN24 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN25 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN26 </item>
//    <item> SFDITEM_FIELD__EXTI_INTEN_INTEN27 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_EVTEN  -------------------------------
// SVD Line: 6844

unsigned int EXTI_EVTEN __AT (0x40010404);



// ------------------------------  Field Item: EXTI_EVTEN_EVTEN0  ---------------------------------
// SVD Line: 6853

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN0
//    <name> EVTEN0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010404) Event enable for line 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.0..0> EVTEN0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_EVTEN_EVTEN1  ---------------------------------
// SVD Line: 6859

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN1
//    <name> EVTEN1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010404) Event enable for line 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.1..1> EVTEN1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_EVTEN_EVTEN2  ---------------------------------
// SVD Line: 6865

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN2
//    <name> EVTEN2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010404) Event enable for line 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.2..2> EVTEN2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_EVTEN_EVTEN3  ---------------------------------
// SVD Line: 6871

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN3
//    <name> EVTEN3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010404) Event enable for line 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.3..3> EVTEN3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_EVTEN_EVTEN4  ---------------------------------
// SVD Line: 6877

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN4
//    <name> EVTEN4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010404) Event enable for line 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.4..4> EVTEN4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_EVTEN_EVTEN5  ---------------------------------
// SVD Line: 6883

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN5
//    <name> EVTEN5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010404) Event enable for line 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.5..5> EVTEN5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_EVTEN_EVTEN6  ---------------------------------
// SVD Line: 6889

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN6
//    <name> EVTEN6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010404) Event enable for line 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.6..6> EVTEN6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_EVTEN_EVTEN7  ---------------------------------
// SVD Line: 6895

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN7
//    <name> EVTEN7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010404) Event enable for line 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.7..7> EVTEN7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_EVTEN_EVTEN8  ---------------------------------
// SVD Line: 6901

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN8
//    <name> EVTEN8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010404) Event enable for line 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.8..8> EVTEN8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_EVTEN_EVTEN9  ---------------------------------
// SVD Line: 6907

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN9
//    <name> EVTEN9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010404) Event enable for line 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.9..9> EVTEN9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EVTEN_EVTEN10  ---------------------------------
// SVD Line: 6913

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN10
//    <name> EVTEN10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010404) Event enable for line 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.10..10> EVTEN10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EVTEN_EVTEN11  ---------------------------------
// SVD Line: 6919

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN11
//    <name> EVTEN11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010404) Event enable for line 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.11..11> EVTEN11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EVTEN_EVTEN12  ---------------------------------
// SVD Line: 6925

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN12
//    <name> EVTEN12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010404) Event enable for line 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.12..12> EVTEN12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EVTEN_EVTEN13  ---------------------------------
// SVD Line: 6931

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN13
//    <name> EVTEN13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010404) Event enable for line 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.13..13> EVTEN13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EVTEN_EVTEN14  ---------------------------------
// SVD Line: 6937

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN14
//    <name> EVTEN14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010404) Event enable for line 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.14..14> EVTEN14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EVTEN_EVTEN15  ---------------------------------
// SVD Line: 6943

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN15
//    <name> EVTEN15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010404) Event enable for line 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.15..15> EVTEN15
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EVTEN_EVTEN16  ---------------------------------
// SVD Line: 6949

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN16
//    <name> EVTEN16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010404) Event enable for line 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.16..16> EVTEN16
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EVTEN_EVTEN17  ---------------------------------
// SVD Line: 6955

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN17
//    <name> EVTEN17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010404) Event enable for line 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.17..17> EVTEN17
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EVTEN_EVTEN18  ---------------------------------
// SVD Line: 6961

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN18
//    <name> EVTEN18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010404) Event enable for line 18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.18..18> EVTEN18
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EVTEN_EVTEN19  ---------------------------------
// SVD Line: 6967

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN19
//    <name> EVTEN19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40010404) Event enable for line 19 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.19..19> EVTEN19
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EVTEN_EVTEN20  ---------------------------------
// SVD Line: 6973

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN20
//    <name> EVTEN20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40010404) Event enable for line 20 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.20..20> EVTEN20
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EVTEN_EVTEN21  ---------------------------------
// SVD Line: 6979

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN21
//    <name> EVTEN21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40010404) Event enable for line 21 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.21..21> EVTEN21
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EVTEN_EVTEN22  ---------------------------------
// SVD Line: 6985

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN22
//    <name> EVTEN22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40010404) Event enable for line 22 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.22..22> EVTEN22
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EVTEN_EVTEN23  ---------------------------------
// SVD Line: 6991

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN23
//    <name> EVTEN23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40010404) Event enable for line 23 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.23..23> EVTEN23
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EVTEN_EVTEN24  ---------------------------------
// SVD Line: 6997

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN24
//    <name> EVTEN24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40010404) Event enable for line 24 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.24..24> EVTEN24
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EVTEN_EVTEN25  ---------------------------------
// SVD Line: 7003

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN25
//    <name> EVTEN25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40010404) Event enable for line 25 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.25..25> EVTEN25
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EVTEN_EVTEN26  ---------------------------------
// SVD Line: 7009

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN26
//    <name> EVTEN26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40010404) Event enable for line 26 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.26..26> EVTEN26
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EVTEN_EVTEN27  ---------------------------------
// SVD Line: 7015

//  <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN27
//    <name> EVTEN27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40010404) Event enable for line 27 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EVTEN ) </loc>
//      <o.27..27> EVTEN27
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_EVTEN  -----------------------------------
// SVD Line: 6844

//  <rtree> SFDITEM_REG__EXTI_EVTEN
//    <name> EVTEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010404) Event enable register </i>
//    <loc> ( (unsigned int)((EXTI_EVTEN >> 0) & 0xFFFFFFFF), ((EXTI_EVTEN = (EXTI_EVTEN & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN0 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN1 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN2 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN3 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN4 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN5 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN6 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN7 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN8 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN9 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN10 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN11 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN12 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN13 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN14 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN15 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN16 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN17 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN18 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN19 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN20 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN21 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN22 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN23 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN24 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN25 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN26 </item>
//    <item> SFDITEM_FIELD__EXTI_EVTEN_EVTEN27 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_RTEN  --------------------------------
// SVD Line: 7023

unsigned int EXTI_RTEN __AT (0x40010408);



// -------------------------------  Field Item: EXTI_RTEN_RTEN0  ----------------------------------
// SVD Line: 7032

//  <item> SFDITEM_FIELD__EXTI_RTEN_RTEN0
//    <name> RTEN0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010408) Rising edge trigger enable for line 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTEN ) </loc>
//      <o.0..0> RTEN0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTEN_RTEN1  ----------------------------------
// SVD Line: 7038

//  <item> SFDITEM_FIELD__EXTI_RTEN_RTEN1
//    <name> RTEN1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010408) Rising edge trigger enable for line 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTEN ) </loc>
//      <o.1..1> RTEN1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTEN_RTEN2  ----------------------------------
// SVD Line: 7044

//  <item> SFDITEM_FIELD__EXTI_RTEN_RTEN2
//    <name> RTEN2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010408) Rising edge trigger enable for line 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTEN ) </loc>
//      <o.2..2> RTEN2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTEN_RTEN3  ----------------------------------
// SVD Line: 7050

//  <item> SFDITEM_FIELD__EXTI_RTEN_RTEN3
//    <name> RTEN3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010408) Rising edge trigger enable for line 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTEN ) </loc>
//      <o.3..3> RTEN3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTEN_RTEN4  ----------------------------------
// SVD Line: 7056

//  <item> SFDITEM_FIELD__EXTI_RTEN_RTEN4
//    <name> RTEN4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010408) Rising edge trigger enable for line 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTEN ) </loc>
//      <o.4..4> RTEN4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTEN_RTEN5  ----------------------------------
// SVD Line: 7062

//  <item> SFDITEM_FIELD__EXTI_RTEN_RTEN5
//    <name> RTEN5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010408) Rising edge trigger enable for line 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTEN ) </loc>
//      <o.5..5> RTEN5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTEN_RTEN6  ----------------------------------
// SVD Line: 7068

//  <item> SFDITEM_FIELD__EXTI_RTEN_RTEN6
//    <name> RTEN6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010408) Rising edge trigger enable for line 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTEN ) </loc>
//      <o.6..6> RTEN6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTEN_RTEN7  ----------------------------------
// SVD Line: 7074

//  <item> SFDITEM_FIELD__EXTI_RTEN_RTEN7
//    <name> RTEN7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010408) Rising edge trigger enable for line 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTEN ) </loc>
//      <o.7..7> RTEN7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTEN_RTEN8  ----------------------------------
// SVD Line: 7080

//  <item> SFDITEM_FIELD__EXTI_RTEN_RTEN8
//    <name> RTEN8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010408) Rising edge trigger enable for line 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTEN ) </loc>
//      <o.8..8> RTEN8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTEN_RTEN9  ----------------------------------
// SVD Line: 7086

//  <item> SFDITEM_FIELD__EXTI_RTEN_RTEN9
//    <name> RTEN9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010408) Rising edge trigger enable for line 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTEN ) </loc>
//      <o.9..9> RTEN9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_RTEN_RTEN10  ----------------------------------
// SVD Line: 7092

//  <item> SFDITEM_FIELD__EXTI_RTEN_RTEN10
//    <name> RTEN10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010408) Rising edge trigger enable for line 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTEN ) </loc>
//      <o.10..10> RTEN10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_RTEN_RTEN11  ----------------------------------
// SVD Line: 7098

//  <item> SFDITEM_FIELD__EXTI_RTEN_RTEN11
//    <name> RTEN11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010408) Rising edge trigger enable for line 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTEN ) </loc>
//      <o.11..11> RTEN11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_RTEN_RTEN12  ----------------------------------
// SVD Line: 7104

//  <item> SFDITEM_FIELD__EXTI_RTEN_RTEN12
//    <name> RTEN12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010408) Rising edge trigger enable for line 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTEN ) </loc>
//      <o.12..12> RTEN12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_RTEN_RTEN13  ----------------------------------
// SVD Line: 7110

//  <item> SFDITEM_FIELD__EXTI_RTEN_RTEN13
//    <name> RTEN13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010408) Rising edge trigger enable for line 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTEN ) </loc>
//      <o.13..13> RTEN13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_RTEN_RTEN14  ----------------------------------
// SVD Line: 7116

//  <item> SFDITEM_FIELD__EXTI_RTEN_RTEN14
//    <name> RTEN14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010408) Rising edge trigger enable for line 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTEN ) </loc>
//      <o.14..14> RTEN14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_RTEN_RTEN15  ----------------------------------
// SVD Line: 7122

//  <item> SFDITEM_FIELD__EXTI_RTEN_RTEN15
//    <name> RTEN15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010408) Rising edge trigger enable for line 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTEN ) </loc>
//      <o.15..15> RTEN15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_RTEN_RTEN16  ----------------------------------
// SVD Line: 7128

//  <item> SFDITEM_FIELD__EXTI_RTEN_RTEN16
//    <name> RTEN16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010408) Rising edge trigger enable for line 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTEN ) </loc>
//      <o.16..16> RTEN16
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_RTEN_RTEN17  ----------------------------------
// SVD Line: 7134

//  <item> SFDITEM_FIELD__EXTI_RTEN_RTEN17
//    <name> RTEN17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010408) Rising edge trigger enable for line 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTEN ) </loc>
//      <o.17..17> RTEN17
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_RTEN_RTEN19  ----------------------------------
// SVD Line: 7140

//  <item> SFDITEM_FIELD__EXTI_RTEN_RTEN19
//    <name> RTEN19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40010408) Rising edge trigger enable for line 19 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTEN ) </loc>
//      <o.19..19> RTEN19
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_RTEN  -----------------------------------
// SVD Line: 7023

//  <rtree> SFDITEM_REG__EXTI_RTEN
//    <name> RTEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010408) Rising edge trigger enable register </i>
//    <loc> ( (unsigned int)((EXTI_RTEN >> 0) & 0xFFFFFFFF), ((EXTI_RTEN = (EXTI_RTEN & ~(0xBFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_RTEN_RTEN0 </item>
//    <item> SFDITEM_FIELD__EXTI_RTEN_RTEN1 </item>
//    <item> SFDITEM_FIELD__EXTI_RTEN_RTEN2 </item>
//    <item> SFDITEM_FIELD__EXTI_RTEN_RTEN3 </item>
//    <item> SFDITEM_FIELD__EXTI_RTEN_RTEN4 </item>
//    <item> SFDITEM_FIELD__EXTI_RTEN_RTEN5 </item>
//    <item> SFDITEM_FIELD__EXTI_RTEN_RTEN6 </item>
//    <item> SFDITEM_FIELD__EXTI_RTEN_RTEN7 </item>
//    <item> SFDITEM_FIELD__EXTI_RTEN_RTEN8 </item>
//    <item> SFDITEM_FIELD__EXTI_RTEN_RTEN9 </item>
//    <item> SFDITEM_FIELD__EXTI_RTEN_RTEN10 </item>
//    <item> SFDITEM_FIELD__EXTI_RTEN_RTEN11 </item>
//    <item> SFDITEM_FIELD__EXTI_RTEN_RTEN12 </item>
//    <item> SFDITEM_FIELD__EXTI_RTEN_RTEN13 </item>
//    <item> SFDITEM_FIELD__EXTI_RTEN_RTEN14 </item>
//    <item> SFDITEM_FIELD__EXTI_RTEN_RTEN15 </item>
//    <item> SFDITEM_FIELD__EXTI_RTEN_RTEN16 </item>
//    <item> SFDITEM_FIELD__EXTI_RTEN_RTEN17 </item>
//    <item> SFDITEM_FIELD__EXTI_RTEN_RTEN19 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_FTEN  --------------------------------
// SVD Line: 7148

unsigned int EXTI_FTEN __AT (0x4001040C);



// -------------------------------  Field Item: EXTI_FTEN_FTEN0  ----------------------------------
// SVD Line: 7157

//  <item> SFDITEM_FIELD__EXTI_FTEN_FTEN0
//    <name> FTEN0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001040C) Falling edge trigger enable for line 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTEN ) </loc>
//      <o.0..0> FTEN0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTEN_FTEN1  ----------------------------------
// SVD Line: 7163

//  <item> SFDITEM_FIELD__EXTI_FTEN_FTEN1
//    <name> FTEN1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001040C) Falling edge trigger enable for line 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTEN ) </loc>
//      <o.1..1> FTEN1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTEN_FTEN2  ----------------------------------
// SVD Line: 7169

//  <item> SFDITEM_FIELD__EXTI_FTEN_FTEN2
//    <name> FTEN2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001040C) Falling edge trigger enable for line 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTEN ) </loc>
//      <o.2..2> FTEN2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTEN_FTEN3  ----------------------------------
// SVD Line: 7175

//  <item> SFDITEM_FIELD__EXTI_FTEN_FTEN3
//    <name> FTEN3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001040C) Falling edge trigger enable for line 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTEN ) </loc>
//      <o.3..3> FTEN3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTEN_FTEN4  ----------------------------------
// SVD Line: 7181

//  <item> SFDITEM_FIELD__EXTI_FTEN_FTEN4
//    <name> FTEN4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001040C) Falling edge trigger enable for line 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTEN ) </loc>
//      <o.4..4> FTEN4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTEN_FTEN5  ----------------------------------
// SVD Line: 7187

//  <item> SFDITEM_FIELD__EXTI_FTEN_FTEN5
//    <name> FTEN5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001040C) Falling edge trigger enable for line 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTEN ) </loc>
//      <o.5..5> FTEN5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTEN_FTEN6  ----------------------------------
// SVD Line: 7193

//  <item> SFDITEM_FIELD__EXTI_FTEN_FTEN6
//    <name> FTEN6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001040C) Falling edge trigger enable for line 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTEN ) </loc>
//      <o.6..6> FTEN6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTEN_FTEN7  ----------------------------------
// SVD Line: 7199

//  <item> SFDITEM_FIELD__EXTI_FTEN_FTEN7
//    <name> FTEN7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001040C) Falling edge trigger enable for line 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTEN ) </loc>
//      <o.7..7> FTEN7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTEN_FTEN8  ----------------------------------
// SVD Line: 7205

//  <item> SFDITEM_FIELD__EXTI_FTEN_FTEN8
//    <name> FTEN8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001040C) Falling edge trigger enable for line 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTEN ) </loc>
//      <o.8..8> FTEN8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTEN_FTEN9  ----------------------------------
// SVD Line: 7211

//  <item> SFDITEM_FIELD__EXTI_FTEN_FTEN9
//    <name> FTEN9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001040C) Falling edge trigger enable for line 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTEN ) </loc>
//      <o.9..9> FTEN9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_FTEN_FTEN10  ----------------------------------
// SVD Line: 7217

//  <item> SFDITEM_FIELD__EXTI_FTEN_FTEN10
//    <name> FTEN10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001040C) Falling edge trigger enable for line 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTEN ) </loc>
//      <o.10..10> FTEN10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_FTEN_FTEN11  ----------------------------------
// SVD Line: 7223

//  <item> SFDITEM_FIELD__EXTI_FTEN_FTEN11
//    <name> FTEN11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001040C) Falling edge trigger enable for line 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTEN ) </loc>
//      <o.11..11> FTEN11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_FTEN_FTEN12  ----------------------------------
// SVD Line: 7229

//  <item> SFDITEM_FIELD__EXTI_FTEN_FTEN12
//    <name> FTEN12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001040C) Falling edge trigger enable for line 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTEN ) </loc>
//      <o.12..12> FTEN12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_FTEN_FTEN13  ----------------------------------
// SVD Line: 7235

//  <item> SFDITEM_FIELD__EXTI_FTEN_FTEN13
//    <name> FTEN13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001040C) Falling edge trigger enable for line 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTEN ) </loc>
//      <o.13..13> FTEN13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_FTEN_FTEN14  ----------------------------------
// SVD Line: 7241

//  <item> SFDITEM_FIELD__EXTI_FTEN_FTEN14
//    <name> FTEN14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001040C) Falling edge trigger enable for line 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTEN ) </loc>
//      <o.14..14> FTEN14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_FTEN_FTEN15  ----------------------------------
// SVD Line: 7247

//  <item> SFDITEM_FIELD__EXTI_FTEN_FTEN15
//    <name> FTEN15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001040C) Falling edge trigger enable for line 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTEN ) </loc>
//      <o.15..15> FTEN15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_FTEN_FTEN16  ----------------------------------
// SVD Line: 7253

//  <item> SFDITEM_FIELD__EXTI_FTEN_FTEN16
//    <name> FTEN16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4001040C) Falling edge trigger enable for line 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTEN ) </loc>
//      <o.16..16> FTEN16
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_FTEN_FTEN17  ----------------------------------
// SVD Line: 7259

//  <item> SFDITEM_FIELD__EXTI_FTEN_FTEN17
//    <name> FTEN17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4001040C) Falling edge trigger enable for line 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTEN ) </loc>
//      <o.17..17> FTEN17
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_FTEN_FTEN19  ----------------------------------
// SVD Line: 7265

//  <item> SFDITEM_FIELD__EXTI_FTEN_FTEN19
//    <name> FTEN19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4001040C) Falling edge trigger enable for line 19 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTEN ) </loc>
//      <o.19..19> FTEN19
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_FTEN  -----------------------------------
// SVD Line: 7148

//  <rtree> SFDITEM_REG__EXTI_FTEN
//    <name> FTEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001040C) Falling edge trigger enable register </i>
//    <loc> ( (unsigned int)((EXTI_FTEN >> 0) & 0xFFFFFFFF), ((EXTI_FTEN = (EXTI_FTEN & ~(0xBFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_FTEN_FTEN0 </item>
//    <item> SFDITEM_FIELD__EXTI_FTEN_FTEN1 </item>
//    <item> SFDITEM_FIELD__EXTI_FTEN_FTEN2 </item>
//    <item> SFDITEM_FIELD__EXTI_FTEN_FTEN3 </item>
//    <item> SFDITEM_FIELD__EXTI_FTEN_FTEN4 </item>
//    <item> SFDITEM_FIELD__EXTI_FTEN_FTEN5 </item>
//    <item> SFDITEM_FIELD__EXTI_FTEN_FTEN6 </item>
//    <item> SFDITEM_FIELD__EXTI_FTEN_FTEN7 </item>
//    <item> SFDITEM_FIELD__EXTI_FTEN_FTEN8 </item>
//    <item> SFDITEM_FIELD__EXTI_FTEN_FTEN9 </item>
//    <item> SFDITEM_FIELD__EXTI_FTEN_FTEN10 </item>
//    <item> SFDITEM_FIELD__EXTI_FTEN_FTEN11 </item>
//    <item> SFDITEM_FIELD__EXTI_FTEN_FTEN12 </item>
//    <item> SFDITEM_FIELD__EXTI_FTEN_FTEN13 </item>
//    <item> SFDITEM_FIELD__EXTI_FTEN_FTEN14 </item>
//    <item> SFDITEM_FIELD__EXTI_FTEN_FTEN15 </item>
//    <item> SFDITEM_FIELD__EXTI_FTEN_FTEN16 </item>
//    <item> SFDITEM_FIELD__EXTI_FTEN_FTEN17 </item>
//    <item> SFDITEM_FIELD__EXTI_FTEN_FTEN19 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTI_SWTIEN  -------------------------------
// SVD Line: 7273

unsigned int EXTI_SWTIEN __AT (0x40010410);



// -----------------------------  Field Item: EXTI_SWTIEN_SWTIEN0  --------------------------------
// SVD Line: 7283

//  <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN0
//    <name> SWTIEN0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010410) Software trigger interrupt/event for  line 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWTIEN ) </loc>
//      <o.0..0> SWTIEN0
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWTIEN_SWTIEN1  --------------------------------
// SVD Line: 7290

//  <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN1
//    <name> SWTIEN1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010410) Software trigger interrupt/event for  line 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWTIEN ) </loc>
//      <o.1..1> SWTIEN1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWTIEN_SWTIEN2  --------------------------------
// SVD Line: 7297

//  <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN2
//    <name> SWTIEN2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010410) Software trigger interrupt/event for  line 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWTIEN ) </loc>
//      <o.2..2> SWTIEN2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWTIEN_SWTIEN3  --------------------------------
// SVD Line: 7304

//  <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN3
//    <name> SWTIEN3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010410) Software trigger interrupt/event for  line 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWTIEN ) </loc>
//      <o.3..3> SWTIEN3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWTIEN_SWTIEN4  --------------------------------
// SVD Line: 7311

//  <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN4
//    <name> SWTIEN4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010410) Software trigger interrupt/event for  line 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWTIEN ) </loc>
//      <o.4..4> SWTIEN4
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWTIEN_SWTIEN5  --------------------------------
// SVD Line: 7318

//  <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN5
//    <name> SWTIEN5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010410) Software trigger interrupt/event for  line 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWTIEN ) </loc>
//      <o.5..5> SWTIEN5
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWTIEN_SWTIEN6  --------------------------------
// SVD Line: 7325

//  <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN6
//    <name> SWTIEN6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010410) Software trigger interrupt/event for  line 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWTIEN ) </loc>
//      <o.6..6> SWTIEN6
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWTIEN_SWTIEN7  --------------------------------
// SVD Line: 7332

//  <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN7
//    <name> SWTIEN7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010410) Software trigger interrupt/event for  line 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWTIEN ) </loc>
//      <o.7..7> SWTIEN7
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWTIEN_SWTIEN8  --------------------------------
// SVD Line: 7339

//  <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN8
//    <name> SWTIEN8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010410) Software trigger interrupt/event for  line 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWTIEN ) </loc>
//      <o.8..8> SWTIEN8
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWTIEN_SWTIEN9  --------------------------------
// SVD Line: 7346

//  <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN9
//    <name> SWTIEN9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010410) Software trigger interrupt/event for  line 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWTIEN ) </loc>
//      <o.9..9> SWTIEN9
//    </check>
//  </item>
//  


// ----------------------------  Field Item: EXTI_SWTIEN_SWTIEN10  --------------------------------
// SVD Line: 7353

//  <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN10
//    <name> SWTIEN10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010410) Software trigger interrupt/event for  line 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWTIEN ) </loc>
//      <o.10..10> SWTIEN10
//    </check>
//  </item>
//  


// ----------------------------  Field Item: EXTI_SWTIEN_SWTIEN11  --------------------------------
// SVD Line: 7360

//  <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN11
//    <name> SWTIEN11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010410) Software trigger interrupt/event for  line 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWTIEN ) </loc>
//      <o.11..11> SWTIEN11
//    </check>
//  </item>
//  


// ----------------------------  Field Item: EXTI_SWTIEN_SWTIEN12  --------------------------------
// SVD Line: 7367

//  <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN12
//    <name> SWTIEN12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010410) Software trigger interrupt/event for  line 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWTIEN ) </loc>
//      <o.12..12> SWTIEN12
//    </check>
//  </item>
//  


// ----------------------------  Field Item: EXTI_SWTIEN_SWTIEN13  --------------------------------
// SVD Line: 7374

//  <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN13
//    <name> SWTIEN13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010410) Software trigger interrupt/event for  line 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWTIEN ) </loc>
//      <o.13..13> SWTIEN13
//    </check>
//  </item>
//  


// ----------------------------  Field Item: EXTI_SWTIEN_SWTIEN14  --------------------------------
// SVD Line: 7381

//  <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN14
//    <name> SWTIEN14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010410) Software trigger interrupt/event for  line 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWTIEN ) </loc>
//      <o.14..14> SWTIEN14
//    </check>
//  </item>
//  


// ----------------------------  Field Item: EXTI_SWTIEN_SWTIEN15  --------------------------------
// SVD Line: 7388

//  <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN15
//    <name> SWTIEN15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010410) Software trigger interrupt/event for  line 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWTIEN ) </loc>
//      <o.15..15> SWTIEN15
//    </check>
//  </item>
//  


// ----------------------------  Field Item: EXTI_SWTIEN_SWTIEN16  --------------------------------
// SVD Line: 7395

//  <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN16
//    <name> SWTIEN16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010410) Software trigger interrupt/event for  line 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWTIEN ) </loc>
//      <o.16..16> SWTIEN16
//    </check>
//  </item>
//  


// ----------------------------  Field Item: EXTI_SWTIEN_SWTIEN17  --------------------------------
// SVD Line: 7402

//  <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN17
//    <name> SWTIEN17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010410) Software trigger interrupt/event for  line 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWTIEN ) </loc>
//      <o.17..17> SWTIEN17
//    </check>
//  </item>
//  


// ----------------------------  Field Item: EXTI_SWTIEN_SWTIEN19  --------------------------------
// SVD Line: 7409

//  <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN19
//    <name> SWTIEN19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40010410) Software trigger interrupt/event for  line 19 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWTIEN ) </loc>
//      <o.19..19> SWTIEN19
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_SWTIEN  ----------------------------------
// SVD Line: 7273

//  <rtree> SFDITEM_REG__EXTI_SWTIEN
//    <name> SWTIEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010410) Software trigger interrupt/event  enable register </i>
//    <loc> ( (unsigned int)((EXTI_SWTIEN >> 0) & 0xFFFFFFFF), ((EXTI_SWTIEN = (EXTI_SWTIEN & ~(0xBFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN0 </item>
//    <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN1 </item>
//    <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN2 </item>
//    <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN3 </item>
//    <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN4 </item>
//    <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN5 </item>
//    <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN6 </item>
//    <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN7 </item>
//    <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN8 </item>
//    <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN9 </item>
//    <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN10 </item>
//    <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN11 </item>
//    <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN12 </item>
//    <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN13 </item>
//    <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN14 </item>
//    <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN15 </item>
//    <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN16 </item>
//    <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN17 </item>
//    <item> SFDITEM_FIELD__EXTI_SWTIEN_SWTIEN19 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_PDF  --------------------------------
// SVD Line: 7418

unsigned int EXTI_PDF __AT (0x40010414);



// --------------------------------  Field Item: EXTI_PDF_PDF0  -----------------------------------
// SVD Line: 7427

//  <item> SFDITEM_FIELD__EXTI_PDF_PDF0
//    <name> PDF0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010414) Pending interrupt flag for line 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PDF ) </loc>
//      <o.0..0> PDF0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PDF_PDF1  -----------------------------------
// SVD Line: 7433

//  <item> SFDITEM_FIELD__EXTI_PDF_PDF1
//    <name> PDF1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010414) Pending interrupt flag for line 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PDF ) </loc>
//      <o.1..1> PDF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PDF_PDF2  -----------------------------------
// SVD Line: 7439

//  <item> SFDITEM_FIELD__EXTI_PDF_PDF2
//    <name> PDF2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010414) Pending interrupt flag for line 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PDF ) </loc>
//      <o.2..2> PDF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PDF_PDF3  -----------------------------------
// SVD Line: 7445

//  <item> SFDITEM_FIELD__EXTI_PDF_PDF3
//    <name> PDF3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010414) Pending interrupt flag for line 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PDF ) </loc>
//      <o.3..3> PDF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PDF_PDF4  -----------------------------------
// SVD Line: 7451

//  <item> SFDITEM_FIELD__EXTI_PDF_PDF4
//    <name> PDF4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010414) Pending interrupt flag for line 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PDF ) </loc>
//      <o.4..4> PDF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PDF_PDF5  -----------------------------------
// SVD Line: 7457

//  <item> SFDITEM_FIELD__EXTI_PDF_PDF5
//    <name> PDF5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010414) Pending interrupt flag for line 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PDF ) </loc>
//      <o.5..5> PDF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PDF_PDF6  -----------------------------------
// SVD Line: 7463

//  <item> SFDITEM_FIELD__EXTI_PDF_PDF6
//    <name> PDF6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010414) Pending interrupt flag for line 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PDF ) </loc>
//      <o.6..6> PDF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PDF_PDF7  -----------------------------------
// SVD Line: 7469

//  <item> SFDITEM_FIELD__EXTI_PDF_PDF7
//    <name> PDF7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010414) Pending interrupt flag for line 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PDF ) </loc>
//      <o.7..7> PDF7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PDF_PDF8  -----------------------------------
// SVD Line: 7475

//  <item> SFDITEM_FIELD__EXTI_PDF_PDF8
//    <name> PDF8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010414) Pending interrupt flag for line 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PDF ) </loc>
//      <o.8..8> PDF8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PDF_PDF9  -----------------------------------
// SVD Line: 7481

//  <item> SFDITEM_FIELD__EXTI_PDF_PDF9
//    <name> PDF9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010414) Pending interrupt flag for line 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PDF ) </loc>
//      <o.9..9> PDF9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_PDF_PDF10  -----------------------------------
// SVD Line: 7487

//  <item> SFDITEM_FIELD__EXTI_PDF_PDF10
//    <name> PDF10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010414) Pending interrupt flag for line 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PDF ) </loc>
//      <o.10..10> PDF10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_PDF_PDF11  -----------------------------------
// SVD Line: 7493

//  <item> SFDITEM_FIELD__EXTI_PDF_PDF11
//    <name> PDF11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010414) Pending interrupt flag for line 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PDF ) </loc>
//      <o.11..11> PDF11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_PDF_PDF12  -----------------------------------
// SVD Line: 7499

//  <item> SFDITEM_FIELD__EXTI_PDF_PDF12
//    <name> PDF12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010414) Pending interrupt flag for line 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PDF ) </loc>
//      <o.12..12> PDF12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_PDF_PDF13  -----------------------------------
// SVD Line: 7505

//  <item> SFDITEM_FIELD__EXTI_PDF_PDF13
//    <name> PDF13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010414) Pending interrupt flag for line 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PDF ) </loc>
//      <o.13..13> PDF13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_PDF_PDF14  -----------------------------------
// SVD Line: 7511

//  <item> SFDITEM_FIELD__EXTI_PDF_PDF14
//    <name> PDF14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010414) Pending interrupt flag for line 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PDF ) </loc>
//      <o.14..14> PDF14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_PDF_PDF15  -----------------------------------
// SVD Line: 7517

//  <item> SFDITEM_FIELD__EXTI_PDF_PDF15
//    <name> PDF15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010414) Pending interrupt flag for line 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PDF ) </loc>
//      <o.15..15> PDF15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_PDF_PDF16  -----------------------------------
// SVD Line: 7523

//  <item> SFDITEM_FIELD__EXTI_PDF_PDF16
//    <name> PDF16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010414) Pending interrupt flag for line 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PDF ) </loc>
//      <o.16..16> PDF16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_PDF_PDF17  -----------------------------------
// SVD Line: 7529

//  <item> SFDITEM_FIELD__EXTI_PDF_PDF17
//    <name> PDF17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010414) Pending interrupt flag for line 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PDF ) </loc>
//      <o.17..17> PDF17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_PDF_PDF19  -----------------------------------
// SVD Line: 7535

//  <item> SFDITEM_FIELD__EXTI_PDF_PDF19
//    <name> PDF19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40010414) Pending interrupt flag for line 19 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PDF ) </loc>
//      <o.19..19> PDF19
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_PDF  ------------------------------------
// SVD Line: 7418

//  <rtree> SFDITEM_REG__EXTI_PDF
//    <name> PDF </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010414) Pending flag register </i>
//    <loc> ( (unsigned int)((EXTI_PDF >> 0) & 0xFFFFFFFF), ((EXTI_PDF = (EXTI_PDF & ~(0xBFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_PDF_PDF0 </item>
//    <item> SFDITEM_FIELD__EXTI_PDF_PDF1 </item>
//    <item> SFDITEM_FIELD__EXTI_PDF_PDF2 </item>
//    <item> SFDITEM_FIELD__EXTI_PDF_PDF3 </item>
//    <item> SFDITEM_FIELD__EXTI_PDF_PDF4 </item>
//    <item> SFDITEM_FIELD__EXTI_PDF_PDF5 </item>
//    <item> SFDITEM_FIELD__EXTI_PDF_PDF6 </item>
//    <item> SFDITEM_FIELD__EXTI_PDF_PDF7 </item>
//    <item> SFDITEM_FIELD__EXTI_PDF_PDF8 </item>
//    <item> SFDITEM_FIELD__EXTI_PDF_PDF9 </item>
//    <item> SFDITEM_FIELD__EXTI_PDF_PDF10 </item>
//    <item> SFDITEM_FIELD__EXTI_PDF_PDF11 </item>
//    <item> SFDITEM_FIELD__EXTI_PDF_PDF12 </item>
//    <item> SFDITEM_FIELD__EXTI_PDF_PDF13 </item>
//    <item> SFDITEM_FIELD__EXTI_PDF_PDF14 </item>
//    <item> SFDITEM_FIELD__EXTI_PDF_PDF15 </item>
//    <item> SFDITEM_FIELD__EXTI_PDF_PDF16 </item>
//    <item> SFDITEM_FIELD__EXTI_PDF_PDF17 </item>
//    <item> SFDITEM_FIELD__EXTI_PDF_PDF19 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: EXTI  -------------------------------------
// SVD Line: 6633

//  <view> EXTI
//    <name> EXTI </name>
//    <item> SFDITEM_REG__EXTI_INTEN </item>
//    <item> SFDITEM_REG__EXTI_EVTEN </item>
//    <item> SFDITEM_REG__EXTI_RTEN </item>
//    <item> SFDITEM_REG__EXTI_FTEN </item>
//    <item> SFDITEM_REG__EXTI_SWTIEN </item>
//    <item> SFDITEM_REG__EXTI_PDF </item>
//  </view>
//  


// ----------------------------  Register Item Address: NVIC_ISER  --------------------------------
// SVD Line: 7557

unsigned int NVIC_ISER __AT (0xE000E100);



// ------------------------------  Field Item: NVIC_ISER_SETENA  ----------------------------------
// SVD Line: 7566

//  <item> SFDITEM_FIELD__NVIC_ISER_SETENA
//    <name> SETENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E100) SETENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISER >> 0) & 0xFFFFFFFF), ((NVIC_ISER = (NVIC_ISER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_ISER  -----------------------------------
// SVD Line: 7557

//  <rtree> SFDITEM_REG__NVIC_ISER
//    <name> ISER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E100) Interrupt Set Enable Register </i>
//    <loc> ( (unsigned int)((NVIC_ISER >> 0) & 0xFFFFFFFF), ((NVIC_ISER = (NVIC_ISER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISER_SETENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICER  --------------------------------
// SVD Line: 7574

unsigned int NVIC_ICER __AT (0xE000E180);



// ------------------------------  Field Item: NVIC_ICER_CLRENA  ----------------------------------
// SVD Line: 7584

//  <item> SFDITEM_FIELD__NVIC_ICER_CLRENA
//    <name> CLRENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E180) CLRENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICER >> 0) & 0xFFFFFFFF), ((NVIC_ICER = (NVIC_ICER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_ICER  -----------------------------------
// SVD Line: 7574

//  <rtree> SFDITEM_REG__NVIC_ICER
//    <name> ICER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E180) Interrupt Clear Enable  Register </i>
//    <loc> ( (unsigned int)((NVIC_ICER >> 0) & 0xFFFFFFFF), ((NVIC_ICER = (NVIC_ICER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICER_CLRENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ISPR  --------------------------------
// SVD Line: 7592

unsigned int NVIC_ISPR __AT (0xE000E200);



// ------------------------------  Field Item: NVIC_ISPR_SETPEND  ---------------------------------
// SVD Line: 7601

//  <item> SFDITEM_FIELD__NVIC_ISPR_SETPEND
//    <name> SETPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E200) SETPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISPR >> 0) & 0xFFFFFFFF), ((NVIC_ISPR = (NVIC_ISPR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_ISPR  -----------------------------------
// SVD Line: 7592

//  <rtree> SFDITEM_REG__NVIC_ISPR
//    <name> ISPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E200) Interrupt Set-Pending Register </i>
//    <loc> ( (unsigned int)((NVIC_ISPR >> 0) & 0xFFFFFFFF), ((NVIC_ISPR = (NVIC_ISPR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISPR_SETPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICPR  --------------------------------
// SVD Line: 7609

unsigned int NVIC_ICPR __AT (0xE000E280);



// ------------------------------  Field Item: NVIC_ICPR_CLRPEND  ---------------------------------
// SVD Line: 7619

//  <item> SFDITEM_FIELD__NVIC_ICPR_CLRPEND
//    <name> CLRPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E280) CLRPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICPR >> 0) & 0xFFFFFFFF), ((NVIC_ICPR = (NVIC_ICPR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_ICPR  -----------------------------------
// SVD Line: 7609

//  <rtree> SFDITEM_REG__NVIC_ICPR
//    <name> ICPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E280) Interrupt Clear-Pending  Register </i>
//    <loc> ( (unsigned int)((NVIC_ICPR >> 0) & 0xFFFFFFFF), ((NVIC_ICPR = (NVIC_ICPR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICPR_CLRPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR0  --------------------------------
// SVD Line: 7627

unsigned int NVIC_IPR0 __AT (0xE000E400);



// ------------------------------  Field Item: NVIC_IPR0_PRI_00  ----------------------------------
// SVD Line: 7636

//  <item> SFDITEM_FIELD__NVIC_IPR0_PRI_00
//    <name> PRI_00 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0xE000E400) PRI_00 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 6) & 0x3), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR0_PRI_01  ----------------------------------
// SVD Line: 7642

//  <item> SFDITEM_FIELD__NVIC_IPR0_PRI_01
//    <name> PRI_01 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0xE000E400) PRI_01 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 14) & 0x3), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR0_PRI_02  ----------------------------------
// SVD Line: 7648

//  <item> SFDITEM_FIELD__NVIC_IPR0_PRI_02
//    <name> PRI_02 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0xE000E400) PRI_02 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 22) & 0x3), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR0_PRI_03  ----------------------------------
// SVD Line: 7654

//  <item> SFDITEM_FIELD__NVIC_IPR0_PRI_03
//    <name> PRI_03 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0xE000E400) PRI_03 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 30) & 0x3), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR0  -----------------------------------
// SVD Line: 7627

//  <rtree> SFDITEM_REG__NVIC_IPR0
//    <name> IPR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E400) Interrupt Priority Register 0 </i>
//    <loc> ( (unsigned int)((NVIC_IPR0 >> 0) & 0xFFFFFFFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xC0C0C0C0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC0C0C0C0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR0_PRI_00 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR0_PRI_01 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR0_PRI_02 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR0_PRI_03 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR1  --------------------------------
// SVD Line: 7662

unsigned int NVIC_IPR1 __AT (0xE000E404);



// ------------------------------  Field Item: NVIC_IPR1_PRI_40  ----------------------------------
// SVD Line: 7671

//  <item> SFDITEM_FIELD__NVIC_IPR1_PRI_40
//    <name> PRI_40 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0xE000E404) PRI_40 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 6) & 0x3), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR1_PRI_41  ----------------------------------
// SVD Line: 7677

//  <item> SFDITEM_FIELD__NVIC_IPR1_PRI_41
//    <name> PRI_41 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0xE000E404) PRI_41 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 14) & 0x3), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR1_PRI_42  ----------------------------------
// SVD Line: 7683

//  <item> SFDITEM_FIELD__NVIC_IPR1_PRI_42
//    <name> PRI_42 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0xE000E404) PRI_42 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 22) & 0x3), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR1_PRI_43  ----------------------------------
// SVD Line: 7689

//  <item> SFDITEM_FIELD__NVIC_IPR1_PRI_43
//    <name> PRI_43 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0xE000E404) PRI_43 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 30) & 0x3), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR1  -----------------------------------
// SVD Line: 7662

//  <rtree> SFDITEM_REG__NVIC_IPR1
//    <name> IPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E404) Interrupt Priority Register 1 </i>
//    <loc> ( (unsigned int)((NVIC_IPR1 >> 0) & 0xFFFFFFFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xC0C0C0C0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC0C0C0C0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR1_PRI_40 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR1_PRI_41 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR1_PRI_42 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR1_PRI_43 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR2  --------------------------------
// SVD Line: 7697

unsigned int NVIC_IPR2 __AT (0xE000E408);



// ------------------------------  Field Item: NVIC_IPR2_PRI_80  ----------------------------------
// SVD Line: 7706

//  <item> SFDITEM_FIELD__NVIC_IPR2_PRI_80
//    <name> PRI_80 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0xE000E408) PRI_80 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 6) & 0x3), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR2_PRI_81  ----------------------------------
// SVD Line: 7712

//  <item> SFDITEM_FIELD__NVIC_IPR2_PRI_81
//    <name> PRI_81 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0xE000E408) PRI_81 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 14) & 0x3), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR2_PRI_82  ----------------------------------
// SVD Line: 7718

//  <item> SFDITEM_FIELD__NVIC_IPR2_PRI_82
//    <name> PRI_82 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0xE000E408) PRI_82 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 22) & 0x3), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR2_PRI_83  ----------------------------------
// SVD Line: 7724

//  <item> SFDITEM_FIELD__NVIC_IPR2_PRI_83
//    <name> PRI_83 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0xE000E408) PRI_83 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 30) & 0x3), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR2  -----------------------------------
// SVD Line: 7697

//  <rtree> SFDITEM_REG__NVIC_IPR2
//    <name> IPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E408) Interrupt Priority Register 2 </i>
//    <loc> ( (unsigned int)((NVIC_IPR2 >> 0) & 0xFFFFFFFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xC0C0C0C0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC0C0C0C0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR2_PRI_80 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR2_PRI_81 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR2_PRI_82 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR2_PRI_83 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR3  --------------------------------
// SVD Line: 7732

unsigned int NVIC_IPR3 __AT (0xE000E40C);



// ------------------------------  Field Item: NVIC_IPR3_PRI_120  ---------------------------------
// SVD Line: 7741

//  <item> SFDITEM_FIELD__NVIC_IPR3_PRI_120
//    <name> PRI_120 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0xE000E40C) PRI_120 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 6) & 0x3), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR3_PRI_121  ---------------------------------
// SVD Line: 7747

//  <item> SFDITEM_FIELD__NVIC_IPR3_PRI_121
//    <name> PRI_121 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0xE000E40C) PRI_121 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 14) & 0x3), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR3_PRI_122  ---------------------------------
// SVD Line: 7753

//  <item> SFDITEM_FIELD__NVIC_IPR3_PRI_122
//    <name> PRI_122 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0xE000E40C) PRI_122 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 22) & 0x3), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR3_PRI_123  ---------------------------------
// SVD Line: 7759

//  <item> SFDITEM_FIELD__NVIC_IPR3_PRI_123
//    <name> PRI_123 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0xE000E40C) PRI_123 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 30) & 0x3), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR3  -----------------------------------
// SVD Line: 7732

//  <rtree> SFDITEM_REG__NVIC_IPR3
//    <name> IPR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E40C) Interrupt Priority Register 3 </i>
//    <loc> ( (unsigned int)((NVIC_IPR3 >> 0) & 0xFFFFFFFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xC0C0C0C0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC0C0C0C0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR3_PRI_120 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR3_PRI_121 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR3_PRI_122 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR3_PRI_123 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR4  --------------------------------
// SVD Line: 7767

unsigned int NVIC_IPR4 __AT (0xE000E410);



// ------------------------------  Field Item: NVIC_IPR4_PRI_160  ---------------------------------
// SVD Line: 7776

//  <item> SFDITEM_FIELD__NVIC_IPR4_PRI_160
//    <name> PRI_160 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0xE000E410) PRI_160 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 6) & 0x3), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR4_PRI_161  ---------------------------------
// SVD Line: 7782

//  <item> SFDITEM_FIELD__NVIC_IPR4_PRI_161
//    <name> PRI_161 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0xE000E410) PRI_161 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 14) & 0x3), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR4_PRI_162  ---------------------------------
// SVD Line: 7788

//  <item> SFDITEM_FIELD__NVIC_IPR4_PRI_162
//    <name> PRI_162 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0xE000E410) PRI_162 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 22) & 0x3), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR4_PRI_163  ---------------------------------
// SVD Line: 7794

//  <item> SFDITEM_FIELD__NVIC_IPR4_PRI_163
//    <name> PRI_163 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0xE000E410) PRI_163 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 30) & 0x3), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR4  -----------------------------------
// SVD Line: 7767

//  <rtree> SFDITEM_REG__NVIC_IPR4
//    <name> IPR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E410) Interrupt Priority Register 4 </i>
//    <loc> ( (unsigned int)((NVIC_IPR4 >> 0) & 0xFFFFFFFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xC0C0C0C0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC0C0C0C0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR4_PRI_160 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR4_PRI_161 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR4_PRI_162 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR4_PRI_163 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR5  --------------------------------
// SVD Line: 7802

unsigned int NVIC_IPR5 __AT (0xE000E414);



// ------------------------------  Field Item: NVIC_IPR5_PRI_200  ---------------------------------
// SVD Line: 7811

//  <item> SFDITEM_FIELD__NVIC_IPR5_PRI_200
//    <name> PRI_200 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0xE000E414) PRI_200 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 6) & 0x3), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR5_PRI_201  ---------------------------------
// SVD Line: 7817

//  <item> SFDITEM_FIELD__NVIC_IPR5_PRI_201
//    <name> PRI_201 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0xE000E414) PRI_201 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 14) & 0x3), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR5_PRI_202  ---------------------------------
// SVD Line: 7823

//  <item> SFDITEM_FIELD__NVIC_IPR5_PRI_202
//    <name> PRI_202 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0xE000E414) PRI_202 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 22) & 0x3), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR5_PRI_203  ---------------------------------
// SVD Line: 7829

//  <item> SFDITEM_FIELD__NVIC_IPR5_PRI_203
//    <name> PRI_203 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0xE000E414) PRI_203 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 30) & 0x3), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR5  -----------------------------------
// SVD Line: 7802

//  <rtree> SFDITEM_REG__NVIC_IPR5
//    <name> IPR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E414) Interrupt Priority Register 5 </i>
//    <loc> ( (unsigned int)((NVIC_IPR5 >> 0) & 0xFFFFFFFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xC0C0C0C0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC0C0C0C0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR5_PRI_200 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR5_PRI_201 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR5_PRI_202 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR5_PRI_203 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR6  --------------------------------
// SVD Line: 7837

unsigned int NVIC_IPR6 __AT (0xE000E418);



// ------------------------------  Field Item: NVIC_IPR6_PRI_240  ---------------------------------
// SVD Line: 7846

//  <item> SFDITEM_FIELD__NVIC_IPR6_PRI_240
//    <name> PRI_240 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0xE000E418) PRI_240 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 6) & 0x3), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR6_PRI_241  ---------------------------------
// SVD Line: 7852

//  <item> SFDITEM_FIELD__NVIC_IPR6_PRI_241
//    <name> PRI_241 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0xE000E418) PRI_241 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 14) & 0x3), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR6_PRI_242  ---------------------------------
// SVD Line: 7858

//  <item> SFDITEM_FIELD__NVIC_IPR6_PRI_242
//    <name> PRI_242 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0xE000E418) PRI_242 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 22) & 0x3), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR6_PRI_243  ---------------------------------
// SVD Line: 7864

//  <item> SFDITEM_FIELD__NVIC_IPR6_PRI_243
//    <name> PRI_243 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0xE000E418) PRI_243 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 30) & 0x3), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR6  -----------------------------------
// SVD Line: 7837

//  <rtree> SFDITEM_REG__NVIC_IPR6
//    <name> IPR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E418) Interrupt Priority Register 6 </i>
//    <loc> ( (unsigned int)((NVIC_IPR6 >> 0) & 0xFFFFFFFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xC0C0C0C0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC0C0C0C0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR6_PRI_240 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR6_PRI_241 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR6_PRI_242 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR6_PRI_243 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR7  --------------------------------
// SVD Line: 7872

unsigned int NVIC_IPR7 __AT (0xE000E41C);



// ------------------------------  Field Item: NVIC_IPR7_PRI_280  ---------------------------------
// SVD Line: 7881

//  <item> SFDITEM_FIELD__NVIC_IPR7_PRI_280
//    <name> PRI_280 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0xE000E41C) PRI_280 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 6) & 0x3), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR7_PRI_281  ---------------------------------
// SVD Line: 7887

//  <item> SFDITEM_FIELD__NVIC_IPR7_PRI_281
//    <name> PRI_281 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0xE000E41C) PRI_281 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 14) & 0x3), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR7_PRI_282  ---------------------------------
// SVD Line: 7893

//  <item> SFDITEM_FIELD__NVIC_IPR7_PRI_282
//    <name> PRI_282 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0xE000E41C) PRI_282 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 22) & 0x3), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR7_PRI_283  ---------------------------------
// SVD Line: 7899

//  <item> SFDITEM_FIELD__NVIC_IPR7_PRI_283
//    <name> PRI_283 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0xE000E41C) PRI_283 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 30) & 0x3), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR7  -----------------------------------
// SVD Line: 7872

//  <rtree> SFDITEM_REG__NVIC_IPR7
//    <name> IPR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E41C) Interrupt Priority Register 7 </i>
//    <loc> ( (unsigned int)((NVIC_IPR7 >> 0) & 0xFFFFFFFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xC0C0C0C0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC0C0C0C0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR7_PRI_280 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR7_PRI_281 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR7_PRI_282 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR7_PRI_283 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: NVIC  -------------------------------------
// SVD Line: 7545

//  <view> NVIC
//    <name> NVIC </name>
//    <item> SFDITEM_REG__NVIC_ISER </item>
//    <item> SFDITEM_REG__NVIC_ICER </item>
//    <item> SFDITEM_REG__NVIC_ISPR </item>
//    <item> SFDITEM_REG__NVIC_ICPR </item>
//    <item> SFDITEM_REG__NVIC_IPR0 </item>
//    <item> SFDITEM_REG__NVIC_IPR1 </item>
//    <item> SFDITEM_REG__NVIC_IPR2 </item>
//    <item> SFDITEM_REG__NVIC_IPR3 </item>
//    <item> SFDITEM_REG__NVIC_IPR4 </item>
//    <item> SFDITEM_REG__NVIC_IPR5 </item>
//    <item> SFDITEM_REG__NVIC_IPR6 </item>
//    <item> SFDITEM_REG__NVIC_IPR7 </item>
//  </view>
//  


// -----------------------------  Register Item Address: DMA_STS  ---------------------------------
// SVD Line: 7935

unsigned int DMA_STS __AT (0x40020000);



// --------------------------------  Field Item: DMA_STS_GIF1  ------------------------------------
// SVD Line: 7944

//  <item> SFDITEM_FIELD__DMA_STS_GIF1
//    <name> GIF1 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40020000) Global interrupt flag of Channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.0..0> GIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_STS_CMPIF1  -----------------------------------
// SVD Line: 7950

//  <item> SFDITEM_FIELD__DMA_STS_CMPIF1
//    <name> CMPIF1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40020000) Transfer complete flag of Channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.1..1> CMPIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_STS_HLFIF1  -----------------------------------
// SVD Line: 7956

//  <item> SFDITEM_FIELD__DMA_STS_HLFIF1
//    <name> HLFIF1 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40020000) Half transfer flag of Channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.2..2> HLFIF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_STS_TEIF1  -----------------------------------
// SVD Line: 7962

//  <item> SFDITEM_FIELD__DMA_STS_TEIF1
//    <name> TEIF1 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40020000) Transfer error flag of Channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.3..3> TEIF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_STS_GIF2  ------------------------------------
// SVD Line: 7968

//  <item> SFDITEM_FIELD__DMA_STS_GIF2
//    <name> GIF2 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40020000) Global interrupt flag of Channel 2 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.4..4> GIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_STS_CMPIF2  -----------------------------------
// SVD Line: 7974

//  <item> SFDITEM_FIELD__DMA_STS_CMPIF2
//    <name> CMPIF2 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40020000) Transfer complete flag of Channel 2 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.5..5> CMPIF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_STS_HTIF2  -----------------------------------
// SVD Line: 7980

//  <item> SFDITEM_FIELD__DMA_STS_HTIF2
//    <name> HTIF2 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40020000) Half transfer flag of Channel 2 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.6..6> HTIF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_STS_TEIF2  -----------------------------------
// SVD Line: 7986

//  <item> SFDITEM_FIELD__DMA_STS_TEIF2
//    <name> TEIF2 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40020000) Transfer error flag of Channel 2 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.7..7> TEIF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_STS_GIF3  ------------------------------------
// SVD Line: 7992

//  <item> SFDITEM_FIELD__DMA_STS_GIF3
//    <name> GIF3 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40020000) Global interrupt flag of Channel 3 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.8..8> GIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_STS_CMPIF3  -----------------------------------
// SVD Line: 7998

//  <item> SFDITEM_FIELD__DMA_STS_CMPIF3
//    <name> CMPIF3 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40020000) Transfer complete flag of Channel 3 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.9..9> CMPIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_STS_HLFIF3  -----------------------------------
// SVD Line: 8004

//  <item> SFDITEM_FIELD__DMA_STS_HLFIF3
//    <name> HLFIF3 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40020000) Half transfer flag of Channel 3 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.10..10> HLFIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_STS_ERRIF3  -----------------------------------
// SVD Line: 8010

//  <item> SFDITEM_FIELD__DMA_STS_ERRIF3
//    <name> ERRIF3 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40020000) Transfer error flag of Channel 3 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.11..11> ERRIF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_STS_GIF4  ------------------------------------
// SVD Line: 8016

//  <item> SFDITEM_FIELD__DMA_STS_GIF4
//    <name> GIF4 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40020000) Global interrupt flag of Channel 4 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.12..12> GIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_STS_CMPIF4  -----------------------------------
// SVD Line: 8022

//  <item> SFDITEM_FIELD__DMA_STS_CMPIF4
//    <name> CMPIF4 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40020000) Transfer complete flag of Channel 4 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.13..13> CMPIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_STS_HLFIF4  -----------------------------------
// SVD Line: 8028

//  <item> SFDITEM_FIELD__DMA_STS_HLFIF4
//    <name> HLFIF4 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40020000) Half transfer flag of Channel 4 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.14..14> HLFIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_STS_ERRIF4  -----------------------------------
// SVD Line: 8034

//  <item> SFDITEM_FIELD__DMA_STS_ERRIF4
//    <name> ERRIF4 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40020000) Transfer error flag of Channel 4 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.15..15> ERRIF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_STS_GIF5  ------------------------------------
// SVD Line: 8040

//  <item> SFDITEM_FIELD__DMA_STS_GIF5
//    <name> GIF5 </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40020000) Global interrupt flag of Channel 5 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.16..16> GIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_STS_CMPIF5  -----------------------------------
// SVD Line: 8046

//  <item> SFDITEM_FIELD__DMA_STS_CMPIF5
//    <name> CMPIF5 </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40020000) Transfer complete flag of Channel 5 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.17..17> CMPIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_STS_HLFIF5  -----------------------------------
// SVD Line: 8052

//  <item> SFDITEM_FIELD__DMA_STS_HLFIF5
//    <name> HLFIF5 </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x40020000) Half transfer flag of Channel 5 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.18..18> HLFIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_STS_ERRIF5  -----------------------------------
// SVD Line: 8058

//  <item> SFDITEM_FIELD__DMA_STS_ERRIF5
//    <name> ERRIF5 </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x40020000) Transfer error flag of Channel 5 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.19..19> ERRIF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_STS_GIF6  ------------------------------------
// SVD Line: 8064

//  <item> SFDITEM_FIELD__DMA_STS_GIF6
//    <name> GIF6 </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x40020000) Global interrupt flag of Channel 6 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.20..20> GIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_STS_CMPIF6  -----------------------------------
// SVD Line: 8070

//  <item> SFDITEM_FIELD__DMA_STS_CMPIF6
//    <name> CMPIF6 </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x40020000) Transfer complete flag of Channel 6 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.21..21> CMPIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_STS_HLFIF6  -----------------------------------
// SVD Line: 8076

//  <item> SFDITEM_FIELD__DMA_STS_HLFIF6
//    <name> HLFIF6 </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40020000) Half transfer flag of Channel 6 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.22..22> HLFIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_STS_ERRIF6  -----------------------------------
// SVD Line: 8082

//  <item> SFDITEM_FIELD__DMA_STS_ERRIF6
//    <name> ERRIF6 </name>
//    <r> 
//    <i> [Bit 23] RO (@ 0x40020000) Transfer error flag of Channel 6 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.23..23> ERRIF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_STS_GIF7  ------------------------------------
// SVD Line: 8088

//  <item> SFDITEM_FIELD__DMA_STS_GIF7
//    <name> GIF7 </name>
//    <r> 
//    <i> [Bit 24] RO (@ 0x40020000) Global interrupt flag of Channel 7 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.24..24> GIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_STS_CMPIF7  -----------------------------------
// SVD Line: 8094

//  <item> SFDITEM_FIELD__DMA_STS_CMPIF7
//    <name> CMPIF7 </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x40020000) Transfer complete flag of Channel 7 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.25..25> CMPIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_STS_HLFIF7  -----------------------------------
// SVD Line: 8100

//  <item> SFDITEM_FIELD__DMA_STS_HLFIF7
//    <name> HLFIF7 </name>
//    <r> 
//    <i> [Bit 26] RO (@ 0x40020000) Half transfer flag of Channel 7 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.26..26> HLFIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_STS_ERRIF7  -----------------------------------
// SVD Line: 8106

//  <item> SFDITEM_FIELD__DMA_STS_ERRIF7
//    <name> ERRIF7 </name>
//    <r> 
//    <i> [Bit 27] RO (@ 0x40020000) Transfer error flag of Channel 7 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_STS ) </loc>
//      <o.27..27> ERRIF7
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: DMA_STS  ------------------------------------
// SVD Line: 7935

//  <rtree> SFDITEM_REG__DMA_STS
//    <name> STS </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020000) DMA interrupt status register </i>
//    <loc> ( (unsigned int)((DMA_STS >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA_STS_GIF1 </item>
//    <item> SFDITEM_FIELD__DMA_STS_CMPIF1 </item>
//    <item> SFDITEM_FIELD__DMA_STS_HLFIF1 </item>
//    <item> SFDITEM_FIELD__DMA_STS_TEIF1 </item>
//    <item> SFDITEM_FIELD__DMA_STS_GIF2 </item>
//    <item> SFDITEM_FIELD__DMA_STS_CMPIF2 </item>
//    <item> SFDITEM_FIELD__DMA_STS_HTIF2 </item>
//    <item> SFDITEM_FIELD__DMA_STS_TEIF2 </item>
//    <item> SFDITEM_FIELD__DMA_STS_GIF3 </item>
//    <item> SFDITEM_FIELD__DMA_STS_CMPIF3 </item>
//    <item> SFDITEM_FIELD__DMA_STS_HLFIF3 </item>
//    <item> SFDITEM_FIELD__DMA_STS_ERRIF3 </item>
//    <item> SFDITEM_FIELD__DMA_STS_GIF4 </item>
//    <item> SFDITEM_FIELD__DMA_STS_CMPIF4 </item>
//    <item> SFDITEM_FIELD__DMA_STS_HLFIF4 </item>
//    <item> SFDITEM_FIELD__DMA_STS_ERRIF4 </item>
//    <item> SFDITEM_FIELD__DMA_STS_GIF5 </item>
//    <item> SFDITEM_FIELD__DMA_STS_CMPIF5 </item>
//    <item> SFDITEM_FIELD__DMA_STS_HLFIF5 </item>
//    <item> SFDITEM_FIELD__DMA_STS_ERRIF5 </item>
//    <item> SFDITEM_FIELD__DMA_STS_GIF6 </item>
//    <item> SFDITEM_FIELD__DMA_STS_CMPIF6 </item>
//    <item> SFDITEM_FIELD__DMA_STS_HLFIF6 </item>
//    <item> SFDITEM_FIELD__DMA_STS_ERRIF6 </item>
//    <item> SFDITEM_FIELD__DMA_STS_GIF7 </item>
//    <item> SFDITEM_FIELD__DMA_STS_CMPIF7 </item>
//    <item> SFDITEM_FIELD__DMA_STS_HLFIF7 </item>
//    <item> SFDITEM_FIELD__DMA_STS_ERRIF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_INTFC  --------------------------------
// SVD Line: 8114

unsigned int DMA_INTFC __AT (0x40020004);



// -------------------------------  Field Item: DMA_INTFC_CGIF1  ----------------------------------
// SVD Line: 8123

//  <item> SFDITEM_FIELD__DMA_INTFC_CGIF1
//    <name> CGIF1 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40020004) Global interrupt flag clear of  Channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.0..0> CGIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_INTFC_CGIF2  ----------------------------------
// SVD Line: 8130

//  <item> SFDITEM_FIELD__DMA_INTFC_CGIF2
//    <name> CGIF2 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40020004) Global interrupt flag clear of  Channel 2 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.4..4> CGIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_INTFC_CGIF3  ----------------------------------
// SVD Line: 8137

//  <item> SFDITEM_FIELD__DMA_INTFC_CGIF3
//    <name> CGIF3 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40020004) Global interrupt flag clear of  Channel 3 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.8..8> CGIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_INTFC_CGIF4  ----------------------------------
// SVD Line: 8144

//  <item> SFDITEM_FIELD__DMA_INTFC_CGIF4
//    <name> CGIF4 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40020004) Global interrupt flag clear of  Channel 4 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.12..12> CGIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_INTFC_CGIF5  ----------------------------------
// SVD Line: 8151

//  <item> SFDITEM_FIELD__DMA_INTFC_CGIF5
//    <name> CGIF5 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40020004) Global interrupt flag clear of  Channel 5 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.16..16> CGIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_INTFC_CGIF6  ----------------------------------
// SVD Line: 8158

//  <item> SFDITEM_FIELD__DMA_INTFC_CGIF6
//    <name> CGIF6 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40020004) Global interrupt flag clear of  Channel 6 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.20..20> CGIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_INTFC_CGIF7  ----------------------------------
// SVD Line: 8165

//  <item> SFDITEM_FIELD__DMA_INTFC_CGIF7
//    <name> CGIF7 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40020004) Global interrupt flag clear of  Channel 7 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.24..24> CGIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_CMPIFC1  ---------------------------------
// SVD Line: 8172

//  <item> SFDITEM_FIELD__DMA_INTFC_CMPIFC1
//    <name> CMPIFC1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40020004) Transfer complete flag clear of  Channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.1..1> CMPIFC1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_CMPIFC2  ---------------------------------
// SVD Line: 8179

//  <item> SFDITEM_FIELD__DMA_INTFC_CMPIFC2
//    <name> CMPIFC2 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40020004) Transfer complete flag clear of  Channel 2 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.5..5> CMPIFC2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_CMPIFC3  ---------------------------------
// SVD Line: 8186

//  <item> SFDITEM_FIELD__DMA_INTFC_CMPIFC3
//    <name> CMPIFC3 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40020004) Transfer complete flag clear of  Channel 3 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.9..9> CMPIFC3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_CMPIFC4  ---------------------------------
// SVD Line: 8193

//  <item> SFDITEM_FIELD__DMA_INTFC_CMPIFC4
//    <name> CMPIFC4 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40020004) Transfer complete flag clear of  Channel 4 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.13..13> CMPIFC4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_CMPIFC5  ---------------------------------
// SVD Line: 8200

//  <item> SFDITEM_FIELD__DMA_INTFC_CMPIFC5
//    <name> CMPIFC5 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40020004) Transfer complete flag clear of  Channel 5 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.17..17> CMPIFC5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_CMPIFC6  ---------------------------------
// SVD Line: 8207

//  <item> SFDITEM_FIELD__DMA_INTFC_CMPIFC6
//    <name> CMPIFC6 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40020004) Transfer complete flag clear of  Channel 6 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.21..21> CMPIFC6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_CMPIFC7  ---------------------------------
// SVD Line: 8214

//  <item> SFDITEM_FIELD__DMA_INTFC_CMPIFC7
//    <name> CMPIFC7 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40020004) Transfer complete flag clear of  Channel 7 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.25..25> CMPIFC7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_HLFIFC1  ---------------------------------
// SVD Line: 8221

//  <item> SFDITEM_FIELD__DMA_INTFC_HLFIFC1
//    <name> HLFIFC1 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40020004) Half transfer flag clear of  Channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.2..2> HLFIFC1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_HLFIFC2  ---------------------------------
// SVD Line: 8228

//  <item> SFDITEM_FIELD__DMA_INTFC_HLFIFC2
//    <name> HLFIFC2 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40020004) Half transfer flag clear of  Channel 2 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.6..6> HLFIFC2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_HLFIFC3  ---------------------------------
// SVD Line: 8235

//  <item> SFDITEM_FIELD__DMA_INTFC_HLFIFC3
//    <name> HLFIFC3 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40020004) Half transfer flag clear of  Channel 3 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.10..10> HLFIFC3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_HLFIFC4  ---------------------------------
// SVD Line: 8242

//  <item> SFDITEM_FIELD__DMA_INTFC_HLFIFC4
//    <name> HLFIFC4 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40020004) Half transfer flag clear of  Channel 4 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.14..14> HLFIFC4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_HLFIFC5  ---------------------------------
// SVD Line: 8249

//  <item> SFDITEM_FIELD__DMA_INTFC_HLFIFC5
//    <name> HLFIFC5 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40020004) Half transfer flag clear of  Channel 5 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.18..18> HLFIFC5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_HLFIFC6  ---------------------------------
// SVD Line: 8256

//  <item> SFDITEM_FIELD__DMA_INTFC_HLFIFC6
//    <name> HLFIFC6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40020004) Half transfer flag clear of  Channel 6 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.22..22> HLFIFC6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_HLFIFC7  ---------------------------------
// SVD Line: 8263

//  <item> SFDITEM_FIELD__DMA_INTFC_HLFIFC7
//    <name> HLFIFC7 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40020004) Half transfer flag clear of  Channel 7 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.26..26> HLFIFC7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_ERRIFC1  ---------------------------------
// SVD Line: 8270

//  <item> SFDITEM_FIELD__DMA_INTFC_ERRIFC1
//    <name> ERRIFC1 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40020004) Transfer error flag clear of  Channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.3..3> ERRIFC1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_ERRIFC2  ---------------------------------
// SVD Line: 8277

//  <item> SFDITEM_FIELD__DMA_INTFC_ERRIFC2
//    <name> ERRIFC2 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40020004) Transfer error flag clear of  Channel 2 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.7..7> ERRIFC2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_ERRIFC3  ---------------------------------
// SVD Line: 8284

//  <item> SFDITEM_FIELD__DMA_INTFC_ERRIFC3
//    <name> ERRIFC3 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40020004) Transfer error flag clear of  Channel 3 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.11..11> ERRIFC3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_ERRIFC4  ---------------------------------
// SVD Line: 8291

//  <item> SFDITEM_FIELD__DMA_INTFC_ERRIFC4
//    <name> ERRIFC4 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40020004) Transfer error flag clear of  Channel 4 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.15..15> ERRIFC4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_ERRIFC5  ---------------------------------
// SVD Line: 8298

//  <item> SFDITEM_FIELD__DMA_INTFC_ERRIFC5
//    <name> ERRIFC5 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40020004) Transfer error flag clear of  Channel 5 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.19..19> ERRIFC5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_ERRIFC6  ---------------------------------
// SVD Line: 8305

//  <item> SFDITEM_FIELD__DMA_INTFC_ERRIFC6
//    <name> ERRIFC6 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40020004) Transfer error flag clear of  Channel 6 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.23..23> ERRIFC6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_INTFC_ERRIFC7  ---------------------------------
// SVD Line: 8312

//  <item> SFDITEM_FIELD__DMA_INTFC_ERRIFC7
//    <name> ERRIFC7 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40020004) Transfer error flag clear of  Channel 7 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_INTFC ) </loc>
//      <o.27..27> ERRIFC7
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA_INTFC  -----------------------------------
// SVD Line: 8114

//  <rtree> SFDITEM_REG__DMA_INTFC
//    <name> INTFC </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40020004) DMA interrupt status clear register </i>
//    <loc> ( (unsigned int)((DMA_INTFC >> 0) & 0xFFFFFFFF), ((DMA_INTFC = (DMA_INTFC & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_INTFC_CGIF1 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_CGIF2 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_CGIF3 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_CGIF4 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_CGIF5 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_CGIF6 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_CGIF7 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_CMPIFC1 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_CMPIFC2 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_CMPIFC3 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_CMPIFC4 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_CMPIFC5 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_CMPIFC6 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_CMPIFC7 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_HLFIFC1 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_HLFIFC2 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_HLFIFC3 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_HLFIFC4 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_HLFIFC5 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_HLFIFC6 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_HLFIFC7 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_ERRIFC1 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_ERRIFC2 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_ERRIFC3 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_ERRIFC4 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_ERRIFC5 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_ERRIFC6 </item>
//    <item> SFDITEM_FIELD__DMA_INTFC_ERRIFC7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH1CTR  -------------------------------
// SVD Line: 8321

unsigned int DMA_CH1CTR __AT (0x40020008);



// -------------------------------  Field Item: DMA_CH1CTR_CEN  -----------------------------------
// SVD Line: 8330

//  <item> SFDITEM_FIELD__DMA_CH1CTR_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020008) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH1CTR ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH1CTR_CMPIE  ----------------------------------
// SVD Line: 8336

//  <item> SFDITEM_FIELD__DMA_CH1CTR_CMPIE
//    <name> CMPIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020008) Enable bit for Transfer  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH1CTR ) </loc>
//      <o.1..1> CMPIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH1CTR_HLFIE  ----------------------------------
// SVD Line: 8343

//  <item> SFDITEM_FIELD__DMA_CH1CTR_HLFIE
//    <name> HLFIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020008) Enable bit for Half  transfer interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH1CTR ) </loc>
//      <o.2..2> HLFIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH1CTR_ERRIE  ----------------------------------
// SVD Line: 8350

//  <item> SFDITEM_FIELD__DMA_CH1CTR_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020008) Enable bit for Transfer  error interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH1CTR ) </loc>
//      <o.3..3> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH1CTR_DIR  -----------------------------------
// SVD Line: 8357

//  <item> SFDITEM_FIELD__DMA_CH1CTR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020008) Direction of transfer </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH1CTR ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH1CTR_CIRM  ----------------------------------
// SVD Line: 8363

//  <item> SFDITEM_FIELD__DMA_CH1CTR_CIRM
//    <name> CIRM </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020008) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH1CTR ) </loc>
//      <o.5..5> CIRM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH1CTR_PAGM  ----------------------------------
// SVD Line: 8369

//  <item> SFDITEM_FIELD__DMA_CH1CTR_PAGM
//    <name> PAGM </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020008) Peripheral address generation mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH1CTR ) </loc>
//      <o.6..6> PAGM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH1CTR_MAGM  ----------------------------------
// SVD Line: 8375

//  <item> SFDITEM_FIELD__DMA_CH1CTR_MAGM
//    <name> MAGM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020008) Memory address generation mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH1CTR ) </loc>
//      <o.7..7> MAGM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH1CTR_PWDH  ----------------------------------
// SVD Line: 8381

//  <item> SFDITEM_FIELD__DMA_CH1CTR_PWDH
//    <name> PWDH </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020008) Peripheral width </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH1CTR >> 8) & 0x3), ((DMA_CH1CTR = (DMA_CH1CTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH1CTR_MWDH  ----------------------------------
// SVD Line: 8387

//  <item> SFDITEM_FIELD__DMA_CH1CTR_MWDH
//    <name> MWDH </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020008) Memory width </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH1CTR >> 10) & 0x3), ((DMA_CH1CTR = (DMA_CH1CTR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH1CTR_PRIL  ----------------------------------
// SVD Line: 8393

//  <item> SFDITEM_FIELD__DMA_CH1CTR_PRIL
//    <name> PRIL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020008) Priority level of Channel </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH1CTR >> 12) & 0x3), ((DMA_CH1CTR = (DMA_CH1CTR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH1CTR_M2MM  ----------------------------------
// SVD Line: 8399

//  <item> SFDITEM_FIELD__DMA_CH1CTR_M2MM
//    <name> M2MM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020008) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH1CTR ) </loc>
//      <o.14..14> M2MM
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CH1CTR  -----------------------------------
// SVD Line: 8321

//  <rtree> SFDITEM_REG__DMA_CH1CTR
//    <name> CH1CTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020008) DMA channel 1 controller register </i>
//    <loc> ( (unsigned int)((DMA_CH1CTR >> 0) & 0xFFFFFFFF), ((DMA_CH1CTR = (DMA_CH1CTR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH1CTR_CEN </item>
//    <item> SFDITEM_FIELD__DMA_CH1CTR_CMPIE </item>
//    <item> SFDITEM_FIELD__DMA_CH1CTR_HLFIE </item>
//    <item> SFDITEM_FIELD__DMA_CH1CTR_ERRIE </item>
//    <item> SFDITEM_FIELD__DMA_CH1CTR_DIR </item>
//    <item> SFDITEM_FIELD__DMA_CH1CTR_CIRM </item>
//    <item> SFDITEM_FIELD__DMA_CH1CTR_PAGM </item>
//    <item> SFDITEM_FIELD__DMA_CH1CTR_MAGM </item>
//    <item> SFDITEM_FIELD__DMA_CH1CTR_PWDH </item>
//    <item> SFDITEM_FIELD__DMA_CH1CTR_MWDH </item>
//    <item> SFDITEM_FIELD__DMA_CH1CTR_PRIL </item>
//    <item> SFDITEM_FIELD__DMA_CH1CTR_M2MM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH1NUM  -------------------------------
// SVD Line: 8407

unsigned int DMA_CH1NUM __AT (0x4002000C);



// -------------------------------  Field Item: DMA_CH1NUM_NUM  -----------------------------------
// SVD Line: 8417

//  <item> SFDITEM_FIELD__DMA_CH1NUM_NUM
//    <name> NUM </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002000C) transfer data number </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CH1NUM >> 0) & 0xFFFF), ((DMA_CH1NUM = (DMA_CH1NUM & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CH1NUM  -----------------------------------
// SVD Line: 8407

//  <rtree> SFDITEM_REG__DMA_CH1NUM
//    <name> CH1NUM </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002000C) Transfer data number register of DMA  channel 1 </i>
//    <loc> ( (unsigned int)((DMA_CH1NUM >> 0) & 0xFFFFFFFF), ((DMA_CH1NUM = (DMA_CH1NUM & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH1NUM_NUM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH1PA  --------------------------------
// SVD Line: 8425

unsigned int DMA_CH1PA __AT (0x40020010);



// -------------------------------  Field Item: DMA_CH1PA_PADR  -----------------------------------
// SVD Line: 8435

//  <item> SFDITEM_FIELD__DMA_CH1PA_PADR
//    <name> PADR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020010) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CH1PA >> 0) & 0xFFFFFFFF), ((DMA_CH1PA = (DMA_CH1PA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CH1PA  -----------------------------------
// SVD Line: 8425

//  <rtree> SFDITEM_REG__DMA_CH1PA
//    <name> CH1PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020010) Peripheral address register of  DMA channel 1 </i>
//    <loc> ( (unsigned int)((DMA_CH1PA >> 0) & 0xFFFFFFFF), ((DMA_CH1PA = (DMA_CH1PA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH1PA_PADR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH1MA  --------------------------------
// SVD Line: 8443

unsigned int DMA_CH1MA __AT (0x40020014);



// -------------------------------  Field Item: DMA_CH1MA_MADR  -----------------------------------
// SVD Line: 8453

//  <item> SFDITEM_FIELD__DMA_CH1MA_MADR
//    <name> MADR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020014) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CH1MA >> 0) & 0xFFFFFFFF), ((DMA_CH1MA = (DMA_CH1MA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CH1MA  -----------------------------------
// SVD Line: 8443

//  <rtree> SFDITEM_REG__DMA_CH1MA
//    <name> CH1MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020014) Memory address register of  DMA channel 1 </i>
//    <loc> ( (unsigned int)((DMA_CH1MA >> 0) & 0xFFFFFFFF), ((DMA_CH1MA = (DMA_CH1MA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH1MA_MADR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH2CTR  -------------------------------
// SVD Line: 8461

unsigned int DMA_CH2CTR __AT (0x4002001C);



// --------------------------------  Field Item: DMA_CH2CTR_EN  -----------------------------------
// SVD Line: 8470

//  <item> SFDITEM_FIELD__DMA_CH2CTR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002001C) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH2CTR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH2CTR_CMPIE  ----------------------------------
// SVD Line: 8476

//  <item> SFDITEM_FIELD__DMA_CH2CTR_CMPIE
//    <name> CMPIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002001C) Enable bit for Transfer  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH2CTR ) </loc>
//      <o.1..1> CMPIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH2CTR_HLFIE  ----------------------------------
// SVD Line: 8483

//  <item> SFDITEM_FIELD__DMA_CH2CTR_HLFIE
//    <name> HLFIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002001C) Enable bit for Half  transfer interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH2CTR ) </loc>
//      <o.2..2> HLFIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH2CTR_ERRIE  ----------------------------------
// SVD Line: 8490

//  <item> SFDITEM_FIELD__DMA_CH2CTR_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002001C) Enable bit for Transfer  error interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH2CTR ) </loc>
//      <o.3..3> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH2CTR_DIR  -----------------------------------
// SVD Line: 8497

//  <item> SFDITEM_FIELD__DMA_CH2CTR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002001C) Direction of transfer </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH2CTR ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH2CTR_CIRM  ----------------------------------
// SVD Line: 8503

//  <item> SFDITEM_FIELD__DMA_CH2CTR_CIRM
//    <name> CIRM </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002001C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH2CTR ) </loc>
//      <o.5..5> CIRM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH2CTR_PAGM  ----------------------------------
// SVD Line: 8509

//  <item> SFDITEM_FIELD__DMA_CH2CTR_PAGM
//    <name> PAGM </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002001C) Peripheral address generation mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH2CTR ) </loc>
//      <o.6..6> PAGM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH2CTR_MAGM  ----------------------------------
// SVD Line: 8515

//  <item> SFDITEM_FIELD__DMA_CH2CTR_MAGM
//    <name> MAGM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002001C) Memory address generation mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH2CTR ) </loc>
//      <o.7..7> MAGM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH2CTR_PWDH  ----------------------------------
// SVD Line: 8521

//  <item> SFDITEM_FIELD__DMA_CH2CTR_PWDH
//    <name> PWDH </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002001C) Peripheral width </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH2CTR >> 8) & 0x3), ((DMA_CH2CTR = (DMA_CH2CTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH2CTR_MWDH  ----------------------------------
// SVD Line: 8527

//  <item> SFDITEM_FIELD__DMA_CH2CTR_MWDH
//    <name> MWDH </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002001C) Memory width </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH2CTR >> 10) & 0x3), ((DMA_CH2CTR = (DMA_CH2CTR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH2CTR_PRIL  ----------------------------------
// SVD Line: 8533

//  <item> SFDITEM_FIELD__DMA_CH2CTR_PRIL
//    <name> PRIL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002001C) Priority level of Channel </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH2CTR >> 12) & 0x3), ((DMA_CH2CTR = (DMA_CH2CTR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH2CTR_M2MM  ----------------------------------
// SVD Line: 8539

//  <item> SFDITEM_FIELD__DMA_CH2CTR_M2MM
//    <name> M2MM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002001C) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH2CTR ) </loc>
//      <o.14..14> M2MM
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CH2CTR  -----------------------------------
// SVD Line: 8461

//  <rtree> SFDITEM_REG__DMA_CH2CTR
//    <name> CH2CTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002001C) DMA channel 2 controller register </i>
//    <loc> ( (unsigned int)((DMA_CH2CTR >> 0) & 0xFFFFFFFF), ((DMA_CH2CTR = (DMA_CH2CTR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH2CTR_EN </item>
//    <item> SFDITEM_FIELD__DMA_CH2CTR_CMPIE </item>
//    <item> SFDITEM_FIELD__DMA_CH2CTR_HLFIE </item>
//    <item> SFDITEM_FIELD__DMA_CH2CTR_ERRIE </item>
//    <item> SFDITEM_FIELD__DMA_CH2CTR_DIR </item>
//    <item> SFDITEM_FIELD__DMA_CH2CTR_CIRM </item>
//    <item> SFDITEM_FIELD__DMA_CH2CTR_PAGM </item>
//    <item> SFDITEM_FIELD__DMA_CH2CTR_MAGM </item>
//    <item> SFDITEM_FIELD__DMA_CH2CTR_PWDH </item>
//    <item> SFDITEM_FIELD__DMA_CH2CTR_MWDH </item>
//    <item> SFDITEM_FIELD__DMA_CH2CTR_PRIL </item>
//    <item> SFDITEM_FIELD__DMA_CH2CTR_M2MM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH2NUM  -------------------------------
// SVD Line: 8547

unsigned int DMA_CH2NUM __AT (0x40020020);



// -------------------------------  Field Item: DMA_CH2NUM_NUM  -----------------------------------
// SVD Line: 8557

//  <item> SFDITEM_FIELD__DMA_CH2NUM_NUM
//    <name> NUM </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020020) transfer data number </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CH2NUM >> 0) & 0xFFFF), ((DMA_CH2NUM = (DMA_CH2NUM & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CH2NUM  -----------------------------------
// SVD Line: 8547

//  <rtree> SFDITEM_REG__DMA_CH2NUM
//    <name> CH2NUM </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020020) Transfer data number register of  DMA channel 2 </i>
//    <loc> ( (unsigned int)((DMA_CH2NUM >> 0) & 0xFFFFFFFF), ((DMA_CH2NUM = (DMA_CH2NUM & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH2NUM_NUM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH2PA  --------------------------------
// SVD Line: 8565

unsigned int DMA_CH2PA __AT (0x40020024);



// -------------------------------  Field Item: DMA_CH2PA_PADR  -----------------------------------
// SVD Line: 8575

//  <item> SFDITEM_FIELD__DMA_CH2PA_PADR
//    <name> PADR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020024) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CH2PA >> 0) & 0xFFFFFFFF), ((DMA_CH2PA = (DMA_CH2PA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CH2PA  -----------------------------------
// SVD Line: 8565

//  <rtree> SFDITEM_REG__DMA_CH2PA
//    <name> CH2PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020024) Peripheral address register of  DMA channel 2 </i>
//    <loc> ( (unsigned int)((DMA_CH2PA >> 0) & 0xFFFFFFFF), ((DMA_CH2PA = (DMA_CH2PA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH2PA_PADR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH2MA  --------------------------------
// SVD Line: 8583

unsigned int DMA_CH2MA __AT (0x40020028);



// -------------------------------  Field Item: DMA_CH2MA_MADR  -----------------------------------
// SVD Line: 8593

//  <item> SFDITEM_FIELD__DMA_CH2MA_MADR
//    <name> MADR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020028) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CH2MA >> 0) & 0xFFFFFFFF), ((DMA_CH2MA = (DMA_CH2MA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CH2MA  -----------------------------------
// SVD Line: 8583

//  <rtree> SFDITEM_REG__DMA_CH2MA
//    <name> CH2MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020028) Memory address register of DMA  channel 2 </i>
//    <loc> ( (unsigned int)((DMA_CH2MA >> 0) & 0xFFFFFFFF), ((DMA_CH2MA = (DMA_CH2MA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH2MA_MADR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH3CTR  -------------------------------
// SVD Line: 8601

unsigned int DMA_CH3CTR __AT (0x40020030);



// --------------------------------  Field Item: DMA_CH3CTR_EN  -----------------------------------
// SVD Line: 8610

//  <item> SFDITEM_FIELD__DMA_CH3CTR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020030) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH3CTR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH3CTR_CMPIE  ----------------------------------
// SVD Line: 8616

//  <item> SFDITEM_FIELD__DMA_CH3CTR_CMPIE
//    <name> CMPIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020030) Enable bit for Transfer  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH3CTR ) </loc>
//      <o.1..1> CMPIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH3CTR_HLFIE  ----------------------------------
// SVD Line: 8623

//  <item> SFDITEM_FIELD__DMA_CH3CTR_HLFIE
//    <name> HLFIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020030) Enable bit for Half  transfer interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH3CTR ) </loc>
//      <o.2..2> HLFIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH3CTR_ERRIE  ----------------------------------
// SVD Line: 8630

//  <item> SFDITEM_FIELD__DMA_CH3CTR_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020030) Enable bit for Transfer  error interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH3CTR ) </loc>
//      <o.3..3> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH3CTR_DIR  -----------------------------------
// SVD Line: 8637

//  <item> SFDITEM_FIELD__DMA_CH3CTR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020030) Direction of transfer </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH3CTR ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH3CTR_CIRM  ----------------------------------
// SVD Line: 8643

//  <item> SFDITEM_FIELD__DMA_CH3CTR_CIRM
//    <name> CIRM </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020030) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH3CTR ) </loc>
//      <o.5..5> CIRM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH3CTR_PAGM  ----------------------------------
// SVD Line: 8649

//  <item> SFDITEM_FIELD__DMA_CH3CTR_PAGM
//    <name> PAGM </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020030) Peripheral address generation mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH3CTR ) </loc>
//      <o.6..6> PAGM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH3CTR_MAGM  ----------------------------------
// SVD Line: 8655

//  <item> SFDITEM_FIELD__DMA_CH3CTR_MAGM
//    <name> MAGM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020030) Memory address generation mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH3CTR ) </loc>
//      <o.7..7> MAGM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH3CTR_PWDH  ----------------------------------
// SVD Line: 8661

//  <item> SFDITEM_FIELD__DMA_CH3CTR_PWDH
//    <name> PWDH </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020030) Peripheral width </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH3CTR >> 8) & 0x3), ((DMA_CH3CTR = (DMA_CH3CTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH3CTR_MWDH  ----------------------------------
// SVD Line: 8667

//  <item> SFDITEM_FIELD__DMA_CH3CTR_MWDH
//    <name> MWDH </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020030) Memory width </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH3CTR >> 10) & 0x3), ((DMA_CH3CTR = (DMA_CH3CTR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH3CTR_PRIL  ----------------------------------
// SVD Line: 8673

//  <item> SFDITEM_FIELD__DMA_CH3CTR_PRIL
//    <name> PRIL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020030) Priority level of Channel </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH3CTR >> 12) & 0x3), ((DMA_CH3CTR = (DMA_CH3CTR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH3CTR_M2MM  ----------------------------------
// SVD Line: 8679

//  <item> SFDITEM_FIELD__DMA_CH3CTR_M2MM
//    <name> M2MM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020030) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH3CTR ) </loc>
//      <o.14..14> M2MM
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CH3CTR  -----------------------------------
// SVD Line: 8601

//  <rtree> SFDITEM_REG__DMA_CH3CTR
//    <name> CH3CTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020030) DMA channel 3 controller register </i>
//    <loc> ( (unsigned int)((DMA_CH3CTR >> 0) & 0xFFFFFFFF), ((DMA_CH3CTR = (DMA_CH3CTR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH3CTR_EN </item>
//    <item> SFDITEM_FIELD__DMA_CH3CTR_CMPIE </item>
//    <item> SFDITEM_FIELD__DMA_CH3CTR_HLFIE </item>
//    <item> SFDITEM_FIELD__DMA_CH3CTR_ERRIE </item>
//    <item> SFDITEM_FIELD__DMA_CH3CTR_DIR </item>
//    <item> SFDITEM_FIELD__DMA_CH3CTR_CIRM </item>
//    <item> SFDITEM_FIELD__DMA_CH3CTR_PAGM </item>
//    <item> SFDITEM_FIELD__DMA_CH3CTR_MAGM </item>
//    <item> SFDITEM_FIELD__DMA_CH3CTR_PWDH </item>
//    <item> SFDITEM_FIELD__DMA_CH3CTR_MWDH </item>
//    <item> SFDITEM_FIELD__DMA_CH3CTR_PRIL </item>
//    <item> SFDITEM_FIELD__DMA_CH3CTR_M2MM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH3NUM  -------------------------------
// SVD Line: 8687

unsigned int DMA_CH3NUM __AT (0x40020034);



// -------------------------------  Field Item: DMA_CH3NUM_NUM  -----------------------------------
// SVD Line: 8697

//  <item> SFDITEM_FIELD__DMA_CH3NUM_NUM
//    <name> NUM </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020034) transfer data number </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CH3NUM >> 0) & 0xFFFF), ((DMA_CH3NUM = (DMA_CH3NUM & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CH3NUM  -----------------------------------
// SVD Line: 8687

//  <rtree> SFDITEM_REG__DMA_CH3NUM
//    <name> CH3NUM </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020034) Transfer data number register of  DMA channel 3 </i>
//    <loc> ( (unsigned int)((DMA_CH3NUM >> 0) & 0xFFFFFFFF), ((DMA_CH3NUM = (DMA_CH3NUM & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH3NUM_NUM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH3PA  --------------------------------
// SVD Line: 8705

unsigned int DMA_CH3PA __AT (0x40020038);



// -------------------------------  Field Item: DMA_CH3PA_PADR  -----------------------------------
// SVD Line: 8715

//  <item> SFDITEM_FIELD__DMA_CH3PA_PADR
//    <name> PADR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020038) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CH3PA >> 0) & 0xFFFFFFFF), ((DMA_CH3PA = (DMA_CH3PA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CH3PA  -----------------------------------
// SVD Line: 8705

//  <rtree> SFDITEM_REG__DMA_CH3PA
//    <name> CH3PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020038) Peripheral address register of  DMA channel 3 </i>
//    <loc> ( (unsigned int)((DMA_CH3PA >> 0) & 0xFFFFFFFF), ((DMA_CH3PA = (DMA_CH3PA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH3PA_PADR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH3MA  --------------------------------
// SVD Line: 8723

unsigned int DMA_CH3MA __AT (0x4002003C);



// -------------------------------  Field Item: DMA_CH3MA_MADR  -----------------------------------
// SVD Line: 8733

//  <item> SFDITEM_FIELD__DMA_CH3MA_MADR
//    <name> MADR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002003C) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CH3MA >> 0) & 0xFFFFFFFF), ((DMA_CH3MA = (DMA_CH3MA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CH3MA  -----------------------------------
// SVD Line: 8723

//  <rtree> SFDITEM_REG__DMA_CH3MA
//    <name> CH3MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002003C) Memory address register of  DMA channel 3 </i>
//    <loc> ( (unsigned int)((DMA_CH3MA >> 0) & 0xFFFFFFFF), ((DMA_CH3MA = (DMA_CH3MA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH3MA_MADR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH4CTR  -------------------------------
// SVD Line: 8741

unsigned int DMA_CH4CTR __AT (0x40020044);



// --------------------------------  Field Item: DMA_CH4CTR_EN  -----------------------------------
// SVD Line: 8750

//  <item> SFDITEM_FIELD__DMA_CH4CTR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020044) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH4CTR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH4CTR_CMPIE  ----------------------------------
// SVD Line: 8756

//  <item> SFDITEM_FIELD__DMA_CH4CTR_CMPIE
//    <name> CMPIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020044) Enable bit for Transfer  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH4CTR ) </loc>
//      <o.1..1> CMPIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH4CTR_HLFIE  ----------------------------------
// SVD Line: 8763

//  <item> SFDITEM_FIELD__DMA_CH4CTR_HLFIE
//    <name> HLFIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020044) Enable bit for Half  transfer interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH4CTR ) </loc>
//      <o.2..2> HLFIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH4CTR_ERRIE  ----------------------------------
// SVD Line: 8770

//  <item> SFDITEM_FIELD__DMA_CH4CTR_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020044) Enable bit for Transfer  error interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH4CTR ) </loc>
//      <o.3..3> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH4CTR_DIR  -----------------------------------
// SVD Line: 8777

//  <item> SFDITEM_FIELD__DMA_CH4CTR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020044) Direction of transfer </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH4CTR ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH4CTR_CIRM  ----------------------------------
// SVD Line: 8783

//  <item> SFDITEM_FIELD__DMA_CH4CTR_CIRM
//    <name> CIRM </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020044) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH4CTR ) </loc>
//      <o.5..5> CIRM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH4CTR_PAGM  ----------------------------------
// SVD Line: 8789

//  <item> SFDITEM_FIELD__DMA_CH4CTR_PAGM
//    <name> PAGM </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020044) Peripheral address generation mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH4CTR ) </loc>
//      <o.6..6> PAGM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH4CTR_MAGM  ----------------------------------
// SVD Line: 8795

//  <item> SFDITEM_FIELD__DMA_CH4CTR_MAGM
//    <name> MAGM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020044) Memory address generation mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH4CTR ) </loc>
//      <o.7..7> MAGM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH4CTR_PWDH  ----------------------------------
// SVD Line: 8801

//  <item> SFDITEM_FIELD__DMA_CH4CTR_PWDH
//    <name> PWDH </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020044) Peripheral width </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH4CTR >> 8) & 0x3), ((DMA_CH4CTR = (DMA_CH4CTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH4CTR_MWDH  ----------------------------------
// SVD Line: 8807

//  <item> SFDITEM_FIELD__DMA_CH4CTR_MWDH
//    <name> MWDH </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020044) Memory width </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH4CTR >> 10) & 0x3), ((DMA_CH4CTR = (DMA_CH4CTR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH4CTR_PRIL  ----------------------------------
// SVD Line: 8813

//  <item> SFDITEM_FIELD__DMA_CH4CTR_PRIL
//    <name> PRIL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020044) Priority level of Channel </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH4CTR >> 12) & 0x3), ((DMA_CH4CTR = (DMA_CH4CTR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH4CTR_M2MM  ----------------------------------
// SVD Line: 8819

//  <item> SFDITEM_FIELD__DMA_CH4CTR_M2MM
//    <name> M2MM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020044) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH4CTR ) </loc>
//      <o.14..14> M2MM
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CH4CTR  -----------------------------------
// SVD Line: 8741

//  <rtree> SFDITEM_REG__DMA_CH4CTR
//    <name> CH4CTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020044) DMA channel 4 controller register </i>
//    <loc> ( (unsigned int)((DMA_CH4CTR >> 0) & 0xFFFFFFFF), ((DMA_CH4CTR = (DMA_CH4CTR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH4CTR_EN </item>
//    <item> SFDITEM_FIELD__DMA_CH4CTR_CMPIE </item>
//    <item> SFDITEM_FIELD__DMA_CH4CTR_HLFIE </item>
//    <item> SFDITEM_FIELD__DMA_CH4CTR_ERRIE </item>
//    <item> SFDITEM_FIELD__DMA_CH4CTR_DIR </item>
//    <item> SFDITEM_FIELD__DMA_CH4CTR_CIRM </item>
//    <item> SFDITEM_FIELD__DMA_CH4CTR_PAGM </item>
//    <item> SFDITEM_FIELD__DMA_CH4CTR_MAGM </item>
//    <item> SFDITEM_FIELD__DMA_CH4CTR_PWDH </item>
//    <item> SFDITEM_FIELD__DMA_CH4CTR_MWDH </item>
//    <item> SFDITEM_FIELD__DMA_CH4CTR_PRIL </item>
//    <item> SFDITEM_FIELD__DMA_CH4CTR_M2MM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH4NUM  -------------------------------
// SVD Line: 8827

unsigned int DMA_CH4NUM __AT (0x40020048);



// -------------------------------  Field Item: DMA_CH4NUM_NUM  -----------------------------------
// SVD Line: 8837

//  <item> SFDITEM_FIELD__DMA_CH4NUM_NUM
//    <name> NUM </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020048) transfer data number </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CH4NUM >> 0) & 0xFFFF), ((DMA_CH4NUM = (DMA_CH4NUM & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CH4NUM  -----------------------------------
// SVD Line: 8827

//  <rtree> SFDITEM_REG__DMA_CH4NUM
//    <name> CH4NUM </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020048) Transfer data number register of  DMA channel 4 </i>
//    <loc> ( (unsigned int)((DMA_CH4NUM >> 0) & 0xFFFFFFFF), ((DMA_CH4NUM = (DMA_CH4NUM & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH4NUM_NUM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH4PA  --------------------------------
// SVD Line: 8845

unsigned int DMA_CH4PA __AT (0x4002004C);



// -------------------------------  Field Item: DMA_CH4PA_PADR  -----------------------------------
// SVD Line: 8855

//  <item> SFDITEM_FIELD__DMA_CH4PA_PADR
//    <name> PADR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002004C) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CH4PA >> 0) & 0xFFFFFFFF), ((DMA_CH4PA = (DMA_CH4PA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CH4PA  -----------------------------------
// SVD Line: 8845

//  <rtree> SFDITEM_REG__DMA_CH4PA
//    <name> CH4PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002004C) Peripheral address register of  DMA channel 4 </i>
//    <loc> ( (unsigned int)((DMA_CH4PA >> 0) & 0xFFFFFFFF), ((DMA_CH4PA = (DMA_CH4PA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH4PA_PADR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH4MA  --------------------------------
// SVD Line: 8863

unsigned int DMA_CH4MA __AT (0x40020050);



// -------------------------------  Field Item: DMA_CH4MA_MADR  -----------------------------------
// SVD Line: 8873

//  <item> SFDITEM_FIELD__DMA_CH4MA_MADR
//    <name> MADR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020050) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CH4MA >> 0) & 0xFFFFFFFF), ((DMA_CH4MA = (DMA_CH4MA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CH4MA  -----------------------------------
// SVD Line: 8863

//  <rtree> SFDITEM_REG__DMA_CH4MA
//    <name> CH4MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020050) Memory address register of  DMA channel 4 </i>
//    <loc> ( (unsigned int)((DMA_CH4MA >> 0) & 0xFFFFFFFF), ((DMA_CH4MA = (DMA_CH4MA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH4MA_MADR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH5CTR  -------------------------------
// SVD Line: 8881

unsigned int DMA_CH5CTR __AT (0x40020058);



// --------------------------------  Field Item: DMA_CH5CTR_EN  -----------------------------------
// SVD Line: 8890

//  <item> SFDITEM_FIELD__DMA_CH5CTR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020058) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH5CTR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH5CTR_CMPIE  ----------------------------------
// SVD Line: 8896

//  <item> SFDITEM_FIELD__DMA_CH5CTR_CMPIE
//    <name> CMPIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020058) Enable bit for Transfer  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH5CTR ) </loc>
//      <o.1..1> CMPIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH5CTR_HLFIE  ----------------------------------
// SVD Line: 8903

//  <item> SFDITEM_FIELD__DMA_CH5CTR_HLFIE
//    <name> HLFIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020058) Enable bit for Half  transfer interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH5CTR ) </loc>
//      <o.2..2> HLFIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH5CTR_ERRIE  ----------------------------------
// SVD Line: 8910

//  <item> SFDITEM_FIELD__DMA_CH5CTR_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020058) Enable bit for Transfer  error interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH5CTR ) </loc>
//      <o.3..3> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH5CTR_DIR  -----------------------------------
// SVD Line: 8917

//  <item> SFDITEM_FIELD__DMA_CH5CTR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020058) Direction of transfer </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH5CTR ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH5CTR_CIRM  ----------------------------------
// SVD Line: 8923

//  <item> SFDITEM_FIELD__DMA_CH5CTR_CIRM
//    <name> CIRM </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020058) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH5CTR ) </loc>
//      <o.5..5> CIRM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH5CTR_PAGM  ----------------------------------
// SVD Line: 8929

//  <item> SFDITEM_FIELD__DMA_CH5CTR_PAGM
//    <name> PAGM </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020058) Peripheral address generation mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH5CTR ) </loc>
//      <o.6..6> PAGM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH5CTR_MAGM  ----------------------------------
// SVD Line: 8935

//  <item> SFDITEM_FIELD__DMA_CH5CTR_MAGM
//    <name> MAGM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020058) Memory address generation mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH5CTR ) </loc>
//      <o.7..7> MAGM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH5CTR_PWDH  ----------------------------------
// SVD Line: 8941

//  <item> SFDITEM_FIELD__DMA_CH5CTR_PWDH
//    <name> PWDH </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020058) Peripheral width </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH5CTR >> 8) & 0x3), ((DMA_CH5CTR = (DMA_CH5CTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH5CTR_MWDH  ----------------------------------
// SVD Line: 8947

//  <item> SFDITEM_FIELD__DMA_CH5CTR_MWDH
//    <name> MWDH </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020058) Memory width </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH5CTR >> 10) & 0x3), ((DMA_CH5CTR = (DMA_CH5CTR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH5CTR_PRIL  ----------------------------------
// SVD Line: 8953

//  <item> SFDITEM_FIELD__DMA_CH5CTR_PRIL
//    <name> PRIL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020058) Priority level of Channel </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH5CTR >> 12) & 0x3), ((DMA_CH5CTR = (DMA_CH5CTR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH5CTR_M2MM  ----------------------------------
// SVD Line: 8959

//  <item> SFDITEM_FIELD__DMA_CH5CTR_M2MM
//    <name> M2MM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020058) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH5CTR ) </loc>
//      <o.14..14> M2MM
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CH5CTR  -----------------------------------
// SVD Line: 8881

//  <rtree> SFDITEM_REG__DMA_CH5CTR
//    <name> CH5CTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020058) DMA channel 5 controller register </i>
//    <loc> ( (unsigned int)((DMA_CH5CTR >> 0) & 0xFFFFFFFF), ((DMA_CH5CTR = (DMA_CH5CTR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH5CTR_EN </item>
//    <item> SFDITEM_FIELD__DMA_CH5CTR_CMPIE </item>
//    <item> SFDITEM_FIELD__DMA_CH5CTR_HLFIE </item>
//    <item> SFDITEM_FIELD__DMA_CH5CTR_ERRIE </item>
//    <item> SFDITEM_FIELD__DMA_CH5CTR_DIR </item>
//    <item> SFDITEM_FIELD__DMA_CH5CTR_CIRM </item>
//    <item> SFDITEM_FIELD__DMA_CH5CTR_PAGM </item>
//    <item> SFDITEM_FIELD__DMA_CH5CTR_MAGM </item>
//    <item> SFDITEM_FIELD__DMA_CH5CTR_PWDH </item>
//    <item> SFDITEM_FIELD__DMA_CH5CTR_MWDH </item>
//    <item> SFDITEM_FIELD__DMA_CH5CTR_PRIL </item>
//    <item> SFDITEM_FIELD__DMA_CH5CTR_M2MM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH5NUM  -------------------------------
// SVD Line: 8967

unsigned int DMA_CH5NUM __AT (0x4002005C);



// -------------------------------  Field Item: DMA_CH5NUM_NUM  -----------------------------------
// SVD Line: 8977

//  <item> SFDITEM_FIELD__DMA_CH5NUM_NUM
//    <name> NUM </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002005C) transfer data number </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CH5NUM >> 0) & 0xFFFF), ((DMA_CH5NUM = (DMA_CH5NUM & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CH5NUM  -----------------------------------
// SVD Line: 8967

//  <rtree> SFDITEM_REG__DMA_CH5NUM
//    <name> CH5NUM </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002005C) Transfer data number register of  DMA channel 5 </i>
//    <loc> ( (unsigned int)((DMA_CH5NUM >> 0) & 0xFFFFFFFF), ((DMA_CH5NUM = (DMA_CH5NUM & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH5NUM_NUM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH5PA  --------------------------------
// SVD Line: 8985

unsigned int DMA_CH5PA __AT (0x40020060);



// -------------------------------  Field Item: DMA_CH5PA_PADR  -----------------------------------
// SVD Line: 8995

//  <item> SFDITEM_FIELD__DMA_CH5PA_PADR
//    <name> PADR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020060) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CH5PA >> 0) & 0xFFFFFFFF), ((DMA_CH5PA = (DMA_CH5PA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CH5PA  -----------------------------------
// SVD Line: 8985

//  <rtree> SFDITEM_REG__DMA_CH5PA
//    <name> CH5PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020060) Peripheral address register of  DMA channel 5 </i>
//    <loc> ( (unsigned int)((DMA_CH5PA >> 0) & 0xFFFFFFFF), ((DMA_CH5PA = (DMA_CH5PA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH5PA_PADR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH5MA  --------------------------------
// SVD Line: 9003

unsigned int DMA_CH5MA __AT (0x40020064);



// -------------------------------  Field Item: DMA_CH5MA_MADR  -----------------------------------
// SVD Line: 9013

//  <item> SFDITEM_FIELD__DMA_CH5MA_MADR
//    <name> MADR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020064) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CH5MA >> 0) & 0xFFFFFFFF), ((DMA_CH5MA = (DMA_CH5MA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CH5MA  -----------------------------------
// SVD Line: 9003

//  <rtree> SFDITEM_REG__DMA_CH5MA
//    <name> CH5MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020064) Memory address register of  DMA channel 5 </i>
//    <loc> ( (unsigned int)((DMA_CH5MA >> 0) & 0xFFFFFFFF), ((DMA_CH5MA = (DMA_CH5MA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH5MA_MADR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH6CTR  -------------------------------
// SVD Line: 9021

unsigned int DMA_CH6CTR __AT (0x4002006C);



// --------------------------------  Field Item: DMA_CH6CTR_EN  -----------------------------------
// SVD Line: 9030

//  <item> SFDITEM_FIELD__DMA_CH6CTR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002006C) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH6CTR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH6CTR_CMPIE  ----------------------------------
// SVD Line: 9036

//  <item> SFDITEM_FIELD__DMA_CH6CTR_CMPIE
//    <name> CMPIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002006C) Enable bit for Transfer  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH6CTR ) </loc>
//      <o.1..1> CMPIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH6CTR_HLFIE  ----------------------------------
// SVD Line: 9043

//  <item> SFDITEM_FIELD__DMA_CH6CTR_HLFIE
//    <name> HLFIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002006C) Enable bit for Half  transfer interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH6CTR ) </loc>
//      <o.2..2> HLFIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH6CTR_ERRIE  ----------------------------------
// SVD Line: 9050

//  <item> SFDITEM_FIELD__DMA_CH6CTR_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002006C) Enable bit for Transfer  error interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH6CTR ) </loc>
//      <o.3..3> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH6CTR_DIR  -----------------------------------
// SVD Line: 9057

//  <item> SFDITEM_FIELD__DMA_CH6CTR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002006C) Direction of transfer </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH6CTR ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH6CTR_CIRM  ----------------------------------
// SVD Line: 9063

//  <item> SFDITEM_FIELD__DMA_CH6CTR_CIRM
//    <name> CIRM </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002006C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH6CTR ) </loc>
//      <o.5..5> CIRM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH6CTR_PAGM  ----------------------------------
// SVD Line: 9069

//  <item> SFDITEM_FIELD__DMA_CH6CTR_PAGM
//    <name> PAGM </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002006C) Peripheral address generation mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH6CTR ) </loc>
//      <o.6..6> PAGM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH6CTR_MAGM  ----------------------------------
// SVD Line: 9075

//  <item> SFDITEM_FIELD__DMA_CH6CTR_MAGM
//    <name> MAGM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002006C) Memory address generation mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH6CTR ) </loc>
//      <o.7..7> MAGM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH6CTR_PWDH  ----------------------------------
// SVD Line: 9081

//  <item> SFDITEM_FIELD__DMA_CH6CTR_PWDH
//    <name> PWDH </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002006C) Peripheral width </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH6CTR >> 8) & 0x3), ((DMA_CH6CTR = (DMA_CH6CTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH6CTR_MWDH  ----------------------------------
// SVD Line: 9087

//  <item> SFDITEM_FIELD__DMA_CH6CTR_MWDH
//    <name> MWDH </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002006C) Memory width </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH6CTR >> 10) & 0x3), ((DMA_CH6CTR = (DMA_CH6CTR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH6CTR_PRIL  ----------------------------------
// SVD Line: 9093

//  <item> SFDITEM_FIELD__DMA_CH6CTR_PRIL
//    <name> PRIL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002006C) Priority level of Channel </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH6CTR >> 12) & 0x3), ((DMA_CH6CTR = (DMA_CH6CTR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH6CTR_M2MM  ----------------------------------
// SVD Line: 9099

//  <item> SFDITEM_FIELD__DMA_CH6CTR_M2MM
//    <name> M2MM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002006C) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH6CTR ) </loc>
//      <o.14..14> M2MM
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CH6CTR  -----------------------------------
// SVD Line: 9021

//  <rtree> SFDITEM_REG__DMA_CH6CTR
//    <name> CH6CTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002006C) DMA channel 6 controller register </i>
//    <loc> ( (unsigned int)((DMA_CH6CTR >> 0) & 0xFFFFFFFF), ((DMA_CH6CTR = (DMA_CH6CTR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH6CTR_EN </item>
//    <item> SFDITEM_FIELD__DMA_CH6CTR_CMPIE </item>
//    <item> SFDITEM_FIELD__DMA_CH6CTR_HLFIE </item>
//    <item> SFDITEM_FIELD__DMA_CH6CTR_ERRIE </item>
//    <item> SFDITEM_FIELD__DMA_CH6CTR_DIR </item>
//    <item> SFDITEM_FIELD__DMA_CH6CTR_CIRM </item>
//    <item> SFDITEM_FIELD__DMA_CH6CTR_PAGM </item>
//    <item> SFDITEM_FIELD__DMA_CH6CTR_MAGM </item>
//    <item> SFDITEM_FIELD__DMA_CH6CTR_PWDH </item>
//    <item> SFDITEM_FIELD__DMA_CH6CTR_MWDH </item>
//    <item> SFDITEM_FIELD__DMA_CH6CTR_PRIL </item>
//    <item> SFDITEM_FIELD__DMA_CH6CTR_M2MM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH6NUM  -------------------------------
// SVD Line: 9107

unsigned int DMA_CH6NUM __AT (0x40020070);



// -------------------------------  Field Item: DMA_CH6NUM_NUM  -----------------------------------
// SVD Line: 9117

//  <item> SFDITEM_FIELD__DMA_CH6NUM_NUM
//    <name> NUM </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020070) transfer data number </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CH6NUM >> 0) & 0xFFFF), ((DMA_CH6NUM = (DMA_CH6NUM & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CH6NUM  -----------------------------------
// SVD Line: 9107

//  <rtree> SFDITEM_REG__DMA_CH6NUM
//    <name> CH6NUM </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020070) Transfer data number register of  DMA channel 7 </i>
//    <loc> ( (unsigned int)((DMA_CH6NUM >> 0) & 0xFFFFFFFF), ((DMA_CH6NUM = (DMA_CH6NUM & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH6NUM_NUM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH6PA  --------------------------------
// SVD Line: 9125

unsigned int DMA_CH6PA __AT (0x40020074);



// -------------------------------  Field Item: DMA_CH6PA_PADR  -----------------------------------
// SVD Line: 9135

//  <item> SFDITEM_FIELD__DMA_CH6PA_PADR
//    <name> PADR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020074) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CH6PA >> 0) & 0xFFFFFFFF), ((DMA_CH6PA = (DMA_CH6PA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CH6PA  -----------------------------------
// SVD Line: 9125

//  <rtree> SFDITEM_REG__DMA_CH6PA
//    <name> CH6PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020074) Peripheral address register of  DMA channel 6 </i>
//    <loc> ( (unsigned int)((DMA_CH6PA >> 0) & 0xFFFFFFFF), ((DMA_CH6PA = (DMA_CH6PA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH6PA_PADR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH6MA  --------------------------------
// SVD Line: 9143

unsigned int DMA_CH6MA __AT (0x40020078);



// -------------------------------  Field Item: DMA_CH6MA_MADR  -----------------------------------
// SVD Line: 9153

//  <item> SFDITEM_FIELD__DMA_CH6MA_MADR
//    <name> MADR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020078) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CH6MA >> 0) & 0xFFFFFFFF), ((DMA_CH6MA = (DMA_CH6MA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CH6MA  -----------------------------------
// SVD Line: 9143

//  <rtree> SFDITEM_REG__DMA_CH6MA
//    <name> CH6MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020078) Memory address register of  DMA channel 6 </i>
//    <loc> ( (unsigned int)((DMA_CH6MA >> 0) & 0xFFFFFFFF), ((DMA_CH6MA = (DMA_CH6MA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH6MA_MADR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH7CTR  -------------------------------
// SVD Line: 9161

unsigned int DMA_CH7CTR __AT (0x40020080);



// --------------------------------  Field Item: DMA_CH7CTR_EN  -----------------------------------
// SVD Line: 9170

//  <item> SFDITEM_FIELD__DMA_CH7CTR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020080) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH7CTR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH7CTR_CMPIE  ----------------------------------
// SVD Line: 9176

//  <item> SFDITEM_FIELD__DMA_CH7CTR_CMPIE
//    <name> CMPIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020080) Enable bit for Transfer  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH7CTR ) </loc>
//      <o.1..1> CMPIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH7CTR_HLFIE  ----------------------------------
// SVD Line: 9183

//  <item> SFDITEM_FIELD__DMA_CH7CTR_HLFIE
//    <name> HLFIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020080) Enable bit for Half  transfer interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH7CTR ) </loc>
//      <o.2..2> HLFIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CH7CTR_ERRIE  ----------------------------------
// SVD Line: 9190

//  <item> SFDITEM_FIELD__DMA_CH7CTR_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020080) Enable bit for Transfer  error interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH7CTR ) </loc>
//      <o.3..3> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH7CTR_DIR  -----------------------------------
// SVD Line: 9197

//  <item> SFDITEM_FIELD__DMA_CH7CTR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020080) Direction of transfer </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH7CTR ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH7CTR_CIRM  ----------------------------------
// SVD Line: 9203

//  <item> SFDITEM_FIELD__DMA_CH7CTR_CIRM
//    <name> CIRM </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020080) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH7CTR ) </loc>
//      <o.5..5> CIRM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH7CTR_PAGM  ----------------------------------
// SVD Line: 9209

//  <item> SFDITEM_FIELD__DMA_CH7CTR_PAGM
//    <name> PAGM </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020080) Peripheral address generation mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH7CTR ) </loc>
//      <o.6..6> PAGM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH7CTR_MAGM  ----------------------------------
// SVD Line: 9215

//  <item> SFDITEM_FIELD__DMA_CH7CTR_MAGM
//    <name> MAGM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020080) Memory address generation mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH7CTR ) </loc>
//      <o.7..7> MAGM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH7CTR_PWDH  ----------------------------------
// SVD Line: 9221

//  <item> SFDITEM_FIELD__DMA_CH7CTR_PWDH
//    <name> PWDH </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020080) Peripheral width </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH7CTR >> 8) & 0x3), ((DMA_CH7CTR = (DMA_CH7CTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH7CTR_MWDH  ----------------------------------
// SVD Line: 9227

//  <item> SFDITEM_FIELD__DMA_CH7CTR_MWDH
//    <name> MWDH </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020080) Memory width </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH7CTR >> 10) & 0x3), ((DMA_CH7CTR = (DMA_CH7CTR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH7CTR_PRIL  ----------------------------------
// SVD Line: 9233

//  <item> SFDITEM_FIELD__DMA_CH7CTR_PRIL
//    <name> PRIL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020080) Priority level of Channel </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CH7CTR >> 12) & 0x3), ((DMA_CH7CTR = (DMA_CH7CTR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CH7CTR_M2MM  ----------------------------------
// SVD Line: 9239

//  <item> SFDITEM_FIELD__DMA_CH7CTR_M2MM
//    <name> M2MM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020080) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CH7CTR ) </loc>
//      <o.14..14> M2MM
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CH7CTR  -----------------------------------
// SVD Line: 9161

//  <rtree> SFDITEM_REG__DMA_CH7CTR
//    <name> CH7CTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020080) DMA channel 7 controller register </i>
//    <loc> ( (unsigned int)((DMA_CH7CTR >> 0) & 0xFFFFFFFF), ((DMA_CH7CTR = (DMA_CH7CTR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH7CTR_EN </item>
//    <item> SFDITEM_FIELD__DMA_CH7CTR_CMPIE </item>
//    <item> SFDITEM_FIELD__DMA_CH7CTR_HLFIE </item>
//    <item> SFDITEM_FIELD__DMA_CH7CTR_ERRIE </item>
//    <item> SFDITEM_FIELD__DMA_CH7CTR_DIR </item>
//    <item> SFDITEM_FIELD__DMA_CH7CTR_CIRM </item>
//    <item> SFDITEM_FIELD__DMA_CH7CTR_PAGM </item>
//    <item> SFDITEM_FIELD__DMA_CH7CTR_MAGM </item>
//    <item> SFDITEM_FIELD__DMA_CH7CTR_PWDH </item>
//    <item> SFDITEM_FIELD__DMA_CH7CTR_MWDH </item>
//    <item> SFDITEM_FIELD__DMA_CH7CTR_PRIL </item>
//    <item> SFDITEM_FIELD__DMA_CH7CTR_M2MM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH7NUM  -------------------------------
// SVD Line: 9247

unsigned int DMA_CH7NUM __AT (0x40020084);



// -------------------------------  Field Item: DMA_CH7NUM_NUM  -----------------------------------
// SVD Line: 9257

//  <item> SFDITEM_FIELD__DMA_CH7NUM_NUM
//    <name> NUM </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020084) transfer data number </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CH7NUM >> 0) & 0xFFFF), ((DMA_CH7NUM = (DMA_CH7NUM & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CH7NUM  -----------------------------------
// SVD Line: 9247

//  <rtree> SFDITEM_REG__DMA_CH7NUM
//    <name> CH7NUM </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020084) Transfer data number register of  DMA channel 7 </i>
//    <loc> ( (unsigned int)((DMA_CH7NUM >> 0) & 0xFFFFFFFF), ((DMA_CH7NUM = (DMA_CH7NUM & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH7NUM_NUM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH7PA  --------------------------------
// SVD Line: 9265

unsigned int DMA_CH7PA __AT (0x40020088);



// -------------------------------  Field Item: DMA_CH7PA_PADR  -----------------------------------
// SVD Line: 9275

//  <item> SFDITEM_FIELD__DMA_CH7PA_PADR
//    <name> PADR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020088) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CH7PA >> 0) & 0xFFFFFFFF), ((DMA_CH7PA = (DMA_CH7PA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CH7PA  -----------------------------------
// SVD Line: 9265

//  <rtree> SFDITEM_REG__DMA_CH7PA
//    <name> CH7PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020088) Peripheral address register of  DMA channel 7 </i>
//    <loc> ( (unsigned int)((DMA_CH7PA >> 0) & 0xFFFFFFFF), ((DMA_CH7PA = (DMA_CH7PA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH7PA_PADR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CH7MA  --------------------------------
// SVD Line: 9283

unsigned int DMA_CH7MA __AT (0x4002008C);



// -------------------------------  Field Item: DMA_CH7MA_MADR  -----------------------------------
// SVD Line: 9293

//  <item> SFDITEM_FIELD__DMA_CH7MA_MADR
//    <name> MADR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002008C) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CH7MA >> 0) & 0xFFFFFFFF), ((DMA_CH7MA = (DMA_CH7MA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CH7MA  -----------------------------------
// SVD Line: 9283

//  <rtree> SFDITEM_REG__DMA_CH7MA
//    <name> CH7MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002008C) Memory address register of  DMA channel 7 </i>
//    <loc> ( (unsigned int)((DMA_CH7MA >> 0) & 0xFFFFFFFF), ((DMA_CH7MA = (DMA_CH7MA & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CH7MA_MADR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DMA  --------------------------------------
// SVD Line: 7909

//  <view> DMA
//    <name> DMA </name>
//    <item> SFDITEM_REG__DMA_STS </item>
//    <item> SFDITEM_REG__DMA_INTFC </item>
//    <item> SFDITEM_REG__DMA_CH1CTR </item>
//    <item> SFDITEM_REG__DMA_CH1NUM </item>
//    <item> SFDITEM_REG__DMA_CH1PA </item>
//    <item> SFDITEM_REG__DMA_CH1MA </item>
//    <item> SFDITEM_REG__DMA_CH2CTR </item>
//    <item> SFDITEM_REG__DMA_CH2NUM </item>
//    <item> SFDITEM_REG__DMA_CH2PA </item>
//    <item> SFDITEM_REG__DMA_CH2MA </item>
//    <item> SFDITEM_REG__DMA_CH3CTR </item>
//    <item> SFDITEM_REG__DMA_CH3NUM </item>
//    <item> SFDITEM_REG__DMA_CH3PA </item>
//    <item> SFDITEM_REG__DMA_CH3MA </item>
//    <item> SFDITEM_REG__DMA_CH4CTR </item>
//    <item> SFDITEM_REG__DMA_CH4NUM </item>
//    <item> SFDITEM_REG__DMA_CH4PA </item>
//    <item> SFDITEM_REG__DMA_CH4MA </item>
//    <item> SFDITEM_REG__DMA_CH5CTR </item>
//    <item> SFDITEM_REG__DMA_CH5NUM </item>
//    <item> SFDITEM_REG__DMA_CH5PA </item>
//    <item> SFDITEM_REG__DMA_CH5MA </item>
//    <item> SFDITEM_REG__DMA_CH6CTR </item>
//    <item> SFDITEM_REG__DMA_CH6NUM </item>
//    <item> SFDITEM_REG__DMA_CH6PA </item>
//    <item> SFDITEM_REG__DMA_CH6MA </item>
//    <item> SFDITEM_REG__DMA_CH7CTR </item>
//    <item> SFDITEM_REG__DMA_CH7NUM </item>
//    <item> SFDITEM_REG__DMA_CH7PA </item>
//    <item> SFDITEM_REG__DMA_CH7MA </item>
//  </view>
//  


// -----------------------------  Register Item Address: RCU_CTR  ---------------------------------
// SVD Line: 9319

unsigned int RCU_CTR __AT (0x40021000);



// --------------------------------  Field Item: RCU_CTR_HRCEN  -----------------------------------
// SVD Line: 9327

//  <item> SFDITEM_FIELD__RCU_CTR_HRCEN
//    <name> HRCEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021000) HRC Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_CTR ) </loc>
//      <o.0..0> HRCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_CTR_HRCSTAB  ----------------------------------
// SVD Line: 9334

//  <item> SFDITEM_FIELD__RCU_CTR_HRCSTAB
//    <name> HRCSTAB </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021000) HRC Stabilization flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_CTR ) </loc>
//      <o.1..1> HRCSTAB
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_CTR_HRCTRIM  ----------------------------------
// SVD Line: 9341

//  <item> SFDITEM_FIELD__RCU_CTR_HRCTRIM
//    <name> HRCTRIM </name>
//    <rw> 
//    <i> [Bits 7..3] RW (@ 0x40021000) HRC Triming </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCU_CTR >> 3) & 0x1F), ((RCU_CTR = (RCU_CTR & ~(0x1FUL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCU_CTR_HRCCALIB  ----------------------------------
// SVD Line: 9348

//  <item> SFDITEM_FIELD__RCU_CTR_HRCCALIB
//    <name> HRCCALIB </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x40021000) HRC Internal 8MHz RC calibration </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCU_CTR >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCU_CTR_HXTEN  -----------------------------------
// SVD Line: 9355

//  <item> SFDITEM_FIELD__RCU_CTR_HXTEN
//    <name> HXTEN </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021000) HXT Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_CTR ) </loc>
//      <o.16..16> HXTEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_CTR_HXTSTAB  ----------------------------------
// SVD Line: 9362

//  <item> SFDITEM_FIELD__RCU_CTR_HXTSTAB
//    <name> HXTSTAB </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40021000) HXT Stabilization flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_CTR ) </loc>
//      <o.17..17> HXTSTAB
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_CTR_HXTBPS  -----------------------------------
// SVD Line: 9369

//  <item> SFDITEM_FIELD__RCU_CTR_HXTBPS
//    <name> HXTBPS </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021000) HXT Bypass Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_CTR ) </loc>
//      <o.18..18> HXTBPS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCU_CTR_HXTME  -----------------------------------
// SVD Line: 9376

//  <item> SFDITEM_FIELD__RCU_CTR_HXTME
//    <name> HXTME </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021000) HXT Monitor Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_CTR ) </loc>
//      <o.19..19> HXTME
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_CTR_HXTDRV  -----------------------------------
// SVD Line: 9383

//  <item> SFDITEM_FIELD__RCU_CTR_HXTDRV
//    <name> HXTDRV </name>
//    <rw> 
//    <i> [Bits 22..21] RW (@ 0x40021000) HXT Drive capability Selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCU_CTR >> 21) & 0x3), ((RCU_CTR = (RCU_CTR & ~(0x3UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCU_CTR_PLLEN  -----------------------------------
// SVD Line: 9390

//  <item> SFDITEM_FIELD__RCU_CTR_PLLEN
//    <name> PLLEN </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40021000) PLL enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_CTR ) </loc>
//      <o.24..24> PLLEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_CTR_PLLSTAB  ----------------------------------
// SVD Line: 9397

//  <item> SFDITEM_FIELD__RCU_CTR_PLLSTAB
//    <name> PLLSTAB </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x40021000) PLL Stabilization flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_CTR ) </loc>
//      <o.25..25> PLLSTAB
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCU_CTR  ------------------------------------
// SVD Line: 9319

//  <rtree> SFDITEM_REG__RCU_CTR
//    <name> CTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021000) Clock control register </i>
//    <loc> ( (unsigned int)((RCU_CTR >> 0) & 0xFFFFFFFF), ((RCU_CTR = (RCU_CTR & ~(0x16D00F9UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x16D00F9) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCU_CTR_HRCEN </item>
//    <item> SFDITEM_FIELD__RCU_CTR_HRCSTAB </item>
//    <item> SFDITEM_FIELD__RCU_CTR_HRCTRIM </item>
//    <item> SFDITEM_FIELD__RCU_CTR_HRCCALIB </item>
//    <item> SFDITEM_FIELD__RCU_CTR_HXTEN </item>
//    <item> SFDITEM_FIELD__RCU_CTR_HXTSTAB </item>
//    <item> SFDITEM_FIELD__RCU_CTR_HXTBPS </item>
//    <item> SFDITEM_FIELD__RCU_CTR_HXTME </item>
//    <item> SFDITEM_FIELD__RCU_CTR_HXTDRV </item>
//    <item> SFDITEM_FIELD__RCU_CTR_PLLEN </item>
//    <item> SFDITEM_FIELD__RCU_CTR_PLLSTAB </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCU_CFG  ---------------------------------
// SVD Line: 9406

unsigned int RCU_CFG __AT (0x40021004);



// --------------------------------  Field Item: RCU_CFG_SYSSW  -----------------------------------
// SVD Line: 9414

//  <item> SFDITEM_FIELD__RCU_CFG_SYSSW
//    <name> SYSSW </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40021004) System clock switch Control </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCU_CFG >> 0) & 0x3), ((RCU_CFG = (RCU_CFG & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCU_CFG_SYSSS  -----------------------------------
// SVD Line: 9421

//  <item> SFDITEM_FIELD__RCU_CFG_SYSSS
//    <name> SYSSS </name>
//    <r> 
//    <i> [Bits 3..2] RO (@ 0x40021004) System clock switch status </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCU_CFG >> 2) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCU_CFG_HCLKPDIV  ----------------------------------
// SVD Line: 9428

//  <item> SFDITEM_FIELD__RCU_CFG_HCLKPDIV
//    <name> HCLKPDIV </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40021004) HCLK Pre-divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCU_CFG >> 4) & 0xF), ((RCU_CFG = (RCU_CFG & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCU_CFG_PCLKPDIV  ----------------------------------
// SVD Line: 9435

//  <item> SFDITEM_FIELD__RCU_CFG_PCLKPDIV
//    <name> PCLKPDIV </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40021004) PCLK Pre-divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCU_CFG >> 8) & 0x7), ((RCU_CFG = (RCU_CFG & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCU_CFG_ADCPDIV  ----------------------------------
// SVD Line: 9442

//  <item> SFDITEM_FIELD__RCU_CFG_ADCPDIV
//    <name> ADCPDIV </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021004) ADC Clock Pre-divider </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_CFG ) </loc>
//      <o.14..14> ADCPDIV
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_CFG_PLLSEL  -----------------------------------
// SVD Line: 9449

//  <item> SFDITEM_FIELD__RCU_CFG_PLLSEL
//    <name> PLLSEL </name>
//    <rw> 
//    <i> [Bits 16..15] RW (@ 0x40021004) PLL source Selction </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCU_CFG >> 15) & 0x3), ((RCU_CFG = (RCU_CFG & ~(0x3UL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: RCU_CFG_PLLHXTPDIV  ---------------------------------
// SVD Line: 9456

//  <item> SFDITEM_FIELD__RCU_CFG_PLLHXTPDIV
//    <name> PLLHXTPDIV </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021004) PLL source HXT pre-divdier </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_CFG ) </loc>
//      <o.17..17> PLLHXTPDIV
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_CFG_PLLMUF  -----------------------------------
// SVD Line: 9463

//  <item> SFDITEM_FIELD__RCU_CFG_PLLMUF
//    <name> PLLMUF </name>
//    <rw> 
//    <i> [Bits 21..18] RW (@ 0x40021004) PLL clock multiplication factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCU_CFG >> 18) & 0xF), ((RCU_CFG = (RCU_CFG & ~(0xFUL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCU_CFG_CKOSEL  -----------------------------------
// SVD Line: 9470

//  <item> SFDITEM_FIELD__RCU_CFG_CKOSEL
//    <name> CKOSEL </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40021004) CLKOUT Source Selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCU_CFG >> 24) & 0xF), ((RCU_CFG = (RCU_CFG & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCU_CFG_CKOPDIV  ----------------------------------
// SVD Line: 9477

//  <item> SFDITEM_FIELD__RCU_CFG_CKOPDIV
//    <name> CKOPDIV </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x40021004) CLKOUT Pre-divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCU_CFG >> 28) & 0x7), ((RCU_CFG = (RCU_CFG & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCU_CFG_CKOPLLND  ----------------------------------
// SVD Line: 9484

//  <item> SFDITEM_FIELD__RCU_CFG_CKOPLLND
//    <name> CKOPLLND </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40021004) PLL clock not divided for CLKOUT </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_CFG ) </loc>
//      <o.31..31> CKOPLLND
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCU_CFG  ------------------------------------
// SVD Line: 9406

//  <rtree> SFDITEM_REG__RCU_CFG
//    <name> CFG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021004) Clock configuration register </i>
//    <loc> ( (unsigned int)((RCU_CFG >> 0) & 0xFFFFFFFF), ((RCU_CFG = (RCU_CFG & ~(0xFF3FC7F3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF3FC7F3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCU_CFG_SYSSW </item>
//    <item> SFDITEM_FIELD__RCU_CFG_SYSSS </item>
//    <item> SFDITEM_FIELD__RCU_CFG_HCLKPDIV </item>
//    <item> SFDITEM_FIELD__RCU_CFG_PCLKPDIV </item>
//    <item> SFDITEM_FIELD__RCU_CFG_ADCPDIV </item>
//    <item> SFDITEM_FIELD__RCU_CFG_PLLSEL </item>
//    <item> SFDITEM_FIELD__RCU_CFG_PLLHXTPDIV </item>
//    <item> SFDITEM_FIELD__RCU_CFG_PLLMUF </item>
//    <item> SFDITEM_FIELD__RCU_CFG_CKOSEL </item>
//    <item> SFDITEM_FIELD__RCU_CFG_CKOPDIV </item>
//    <item> SFDITEM_FIELD__RCU_CFG_CKOPLLND </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCU_INTR  --------------------------------
// SVD Line: 9493

unsigned int RCU_INTR __AT (0x40021008);



// -----------------------------  Field Item: RCU_INTR_LRCSTABIF  ---------------------------------
// SVD Line: 9501

//  <item> SFDITEM_FIELD__RCU_INTR_LRCSTABIF
//    <name> LRCSTABIF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40021008) LRC stabilization interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.0..0> LRCSTABIF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_INTR_LXTSTABIF  ---------------------------------
// SVD Line: 9508

//  <item> SFDITEM_FIELD__RCU_INTR_LXTSTABIF
//    <name> LXTSTABIF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021008) LXT stabilization interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.1..1> LXTSTABIF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_INTR_HRCSTABIF  ---------------------------------
// SVD Line: 9515

//  <item> SFDITEM_FIELD__RCU_INTR_HRCSTABIF
//    <name> HRCSTABIF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40021008) HRC stabilization interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.2..2> HRCSTABIF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_INTR_HXTSTABIF  ---------------------------------
// SVD Line: 9522

//  <item> SFDITEM_FIELD__RCU_INTR_HXTSTABIF
//    <name> HXTSTABIF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40021008) HXT stabilization interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.3..3> HXTSTABIF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_INTR_PLLSTABIF  ---------------------------------
// SVD Line: 9529

//  <item> SFDITEM_FIELD__RCU_INTR_PLLSTABIF
//    <name> PLLSTABIF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40021008) PLL stabilization interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.4..4> PLLSTABIF
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCU_INTR_HRC14STABIF  --------------------------------
// SVD Line: 9536

//  <item> SFDITEM_FIELD__RCU_INTR_HRC14STABIF
//    <name> HRC14STABIF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40021008) HRC14 stabilization interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.5..5> HRC14STABIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCU_INTR_CKFAILIF  ---------------------------------
// SVD Line: 9543

//  <item> SFDITEM_FIELD__RCU_INTR_CKFAILIF
//    <name> CKFAILIF </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40021008) HXT clock fail interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.7..7> CKFAILIF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_INTR_LRCSTABIE  ---------------------------------
// SVD Line: 9550

//  <item> SFDITEM_FIELD__RCU_INTR_LRCSTABIE
//    <name> LRCSTABIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021008) LRC stabilization interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.8..8> LRCSTABIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_INTR_LXTSTABIE  ---------------------------------
// SVD Line: 9557

//  <item> SFDITEM_FIELD__RCU_INTR_LXTSTABIE
//    <name> LXTSTABIE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021008) LXT stabilization interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.9..9> LXTSTABIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_INTR_HRCSTABIE  ---------------------------------
// SVD Line: 9564

//  <item> SFDITEM_FIELD__RCU_INTR_HRCSTABIE
//    <name> HRCSTABIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021008) HRC stabilization Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.10..10> HRCSTABIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_INTR_HXTSTABIE  ---------------------------------
// SVD Line: 9571

//  <item> SFDITEM_FIELD__RCU_INTR_HXTSTABIE
//    <name> HXTSTABIE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021008) HXT stabilization Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.11..11> HXTSTABIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_INTR_PLLSTABIE  ---------------------------------
// SVD Line: 9578

//  <item> SFDITEM_FIELD__RCU_INTR_PLLSTABIE
//    <name> PLLSTABIE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021008) PLL stabilization Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.12..12> PLLSTABIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCU_INTR_HRC14STABIE  --------------------------------
// SVD Line: 9585

//  <item> SFDITEM_FIELD__RCU_INTR_HRC14STABIE
//    <name> HRC14STABIE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021008) HRC14 stabilization Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.13..13> HRC14STABIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_INTR_LRCSTABIC  ---------------------------------
// SVD Line: 9592

//  <item> SFDITEM_FIELD__RCU_INTR_LRCSTABIC
//    <name> LRCSTABIC </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40021008) LRC stabilization Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.16..16> LRCSTABIC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_INTR_LXTSTABIC  ---------------------------------
// SVD Line: 9599

//  <item> SFDITEM_FIELD__RCU_INTR_LXTSTABIC
//    <name> LXTSTABIC </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40021008) LXT stabilization Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.17..17> LXTSTABIC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_INTR_HRCSTABIC  ---------------------------------
// SVD Line: 9606

//  <item> SFDITEM_FIELD__RCU_INTR_HRCSTABIC
//    <name> HRCSTABIC </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40021008) HRC stabilization Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.18..18> HRCSTABIC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_INTR_HXTSTABIC  ---------------------------------
// SVD Line: 9613

//  <item> SFDITEM_FIELD__RCU_INTR_HXTSTABIC
//    <name> HXTSTABIC </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40021008) HXT stabilization Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.19..19> HXTSTABIC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_INTR_PLLSTABIC  ---------------------------------
// SVD Line: 9620

//  <item> SFDITEM_FIELD__RCU_INTR_PLLSTABIC
//    <name> PLLSTABIC </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40021008) PLL stabilization Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.20..20> PLLSTABIC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCU_INTR_HRC14STABIC  --------------------------------
// SVD Line: 9627

//  <item> SFDITEM_FIELD__RCU_INTR_HRC14STABIC
//    <name> HRC14STABIC </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40021008) HRC14 stabilization Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.21..21> HRC14STABIC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCU_INTR_CKFAILIC  ---------------------------------
// SVD Line: 9634

//  <item> SFDITEM_FIELD__RCU_INTR_CKFAILIC
//    <name> CKFAILIC </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40021008) HXT Clock Fail Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_INTR ) </loc>
//      <o.23..23> CKFAILIC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCU_INTR  ------------------------------------
// SVD Line: 9493

//  <rtree> SFDITEM_REG__RCU_INTR
//    <name> INTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021008) Clock interrupt register </i>
//    <loc> ( (unsigned int)((RCU_INTR >> 0) & 0xFFFFFFFF), ((RCU_INTR = (RCU_INTR & ~(0xBF3F00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBF3F00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCU_INTR_LRCSTABIF </item>
//    <item> SFDITEM_FIELD__RCU_INTR_LXTSTABIF </item>
//    <item> SFDITEM_FIELD__RCU_INTR_HRCSTABIF </item>
//    <item> SFDITEM_FIELD__RCU_INTR_HXTSTABIF </item>
//    <item> SFDITEM_FIELD__RCU_INTR_PLLSTABIF </item>
//    <item> SFDITEM_FIELD__RCU_INTR_HRC14STABIF </item>
//    <item> SFDITEM_FIELD__RCU_INTR_CKFAILIF </item>
//    <item> SFDITEM_FIELD__RCU_INTR_LRCSTABIE </item>
//    <item> SFDITEM_FIELD__RCU_INTR_LXTSTABIE </item>
//    <item> SFDITEM_FIELD__RCU_INTR_HRCSTABIE </item>
//    <item> SFDITEM_FIELD__RCU_INTR_HXTSTABIE </item>
//    <item> SFDITEM_FIELD__RCU_INTR_PLLSTABIE </item>
//    <item> SFDITEM_FIELD__RCU_INTR_HRC14STABIE </item>
//    <item> SFDITEM_FIELD__RCU_INTR_LRCSTABIC </item>
//    <item> SFDITEM_FIELD__RCU_INTR_LXTSTABIC </item>
//    <item> SFDITEM_FIELD__RCU_INTR_HRCSTABIC </item>
//    <item> SFDITEM_FIELD__RCU_INTR_HXTSTABIC </item>
//    <item> SFDITEM_FIELD__RCU_INTR_PLLSTABIC </item>
//    <item> SFDITEM_FIELD__RCU_INTR_HRC14STABIC </item>
//    <item> SFDITEM_FIELD__RCU_INTR_CKFAILIC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCU_APB2RST  -------------------------------
// SVD Line: 9643

unsigned int RCU_APB2RST __AT (0x4002100C);



// ----------------------------  Field Item: RCU_APB2RST_SYSCFGRST  -------------------------------
// SVD Line: 9652

//  <item> SFDITEM_FIELD__RCU_APB2RST_SYSCFGRST
//    <name> SYSCFGRST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002100C) SYSCFG reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB2RST ) </loc>
//      <o.0..0> SYSCFGRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_APB2RST_ADCRST  ---------------------------------
// SVD Line: 9658

//  <item> SFDITEM_FIELD__RCU_APB2RST_ADCRST
//    <name> ADCRST </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002100C) ADC interface reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB2RST ) </loc>
//      <o.9..9> ADCRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_APB2RST_TIM1RST  --------------------------------
// SVD Line: 9664

//  <item> SFDITEM_FIELD__RCU_APB2RST_TIM1RST
//    <name> TIM1RST </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002100C) TIM1 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB2RST ) </loc>
//      <o.11..11> TIM1RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_APB2RST_SPI1RST  --------------------------------
// SVD Line: 9670

//  <item> SFDITEM_FIELD__RCU_APB2RST_SPI1RST
//    <name> SPI1RST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4002100C) SPI 1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB2RST ) </loc>
//      <o.12..12> SPI1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCU_APB2RST_USART1RST  -------------------------------
// SVD Line: 9676

//  <item> SFDITEM_FIELD__RCU_APB2RST_USART1RST
//    <name> USART1RST </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002100C) USART1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB2RST ) </loc>
//      <o.14..14> USART1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCU_APB2RST_TIM16RST  --------------------------------
// SVD Line: 9682

//  <item> SFDITEM_FIELD__RCU_APB2RST_TIM16RST
//    <name> TIM16RST </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4002100C) TIM16 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB2RST ) </loc>
//      <o.17..17> TIM16RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCU_APB2RST_TIM17RST  --------------------------------
// SVD Line: 9688

//  <item> SFDITEM_FIELD__RCU_APB2RST_TIM17RST
//    <name> TIM17RST </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4002100C) TIM17 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB2RST ) </loc>
//      <o.18..18> TIM17RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_APB2RST_DBGRST  ---------------------------------
// SVD Line: 9694

//  <item> SFDITEM_FIELD__RCU_APB2RST_DBGRST
//    <name> DBGRST </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4002100C) Debug MCU reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB2RST ) </loc>
//      <o.22..22> DBGRST
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCU_APB2RST  ----------------------------------
// SVD Line: 9643

//  <rtree> SFDITEM_REG__RCU_APB2RST
//    <name> APB2RST </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002100C) APB2 reset register </i>
//    <loc> ( (unsigned int)((RCU_APB2RST >> 0) & 0xFFFFFFFF), ((RCU_APB2RST = (RCU_APB2RST & ~(0x465A01UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x465A01) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCU_APB2RST_SYSCFGRST </item>
//    <item> SFDITEM_FIELD__RCU_APB2RST_ADCRST </item>
//    <item> SFDITEM_FIELD__RCU_APB2RST_TIM1RST </item>
//    <item> SFDITEM_FIELD__RCU_APB2RST_SPI1RST </item>
//    <item> SFDITEM_FIELD__RCU_APB2RST_USART1RST </item>
//    <item> SFDITEM_FIELD__RCU_APB2RST_TIM16RST </item>
//    <item> SFDITEM_FIELD__RCU_APB2RST_TIM17RST </item>
//    <item> SFDITEM_FIELD__RCU_APB2RST_DBGRST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCU_APB1RST  -------------------------------
// SVD Line: 9702

unsigned int RCU_APB1RST __AT (0x40021010);



// -----------------------------  Field Item: RCU_APB1RST_TIM2RST  --------------------------------
// SVD Line: 9711

//  <item> SFDITEM_FIELD__RCU_APB1RST_TIM2RST
//    <name> TIM2RST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021010) Timer 2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB1RST ) </loc>
//      <o.0..0> TIM2RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_APB1RST_TIM3RST  --------------------------------
// SVD Line: 9717

//  <item> SFDITEM_FIELD__RCU_APB1RST_TIM3RST
//    <name> TIM3RST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021010) Timer 3 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB1RST ) </loc>
//      <o.1..1> TIM3RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCU_APB1RST_TIM14RST  --------------------------------
// SVD Line: 9723

//  <item> SFDITEM_FIELD__RCU_APB1RST_TIM14RST
//    <name> TIM14RST </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021010) Timer 14 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB1RST ) </loc>
//      <o.8..8> TIM14RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_APB1RST_WWDTRST  --------------------------------
// SVD Line: 9729

//  <item> SFDITEM_FIELD__RCU_APB1RST_WWDTRST
//    <name> WWDTRST </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021010) WWDT reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB1RST ) </loc>
//      <o.11..11> WWDTRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_APB1RST_I2C1RST  --------------------------------
// SVD Line: 9735

//  <item> SFDITEM_FIELD__RCU_APB1RST_I2C1RST
//    <name> I2C1RST </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40021010) I2C1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB1RST ) </loc>
//      <o.21..21> I2C1RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_APB1RST_PMURST  ---------------------------------
// SVD Line: 9741

//  <item> SFDITEM_FIELD__RCU_APB1RST_PMURST
//    <name> PMURST </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40021010) PMU reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB1RST ) </loc>
//      <o.28..28> PMURST
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCU_APB1RST  ----------------------------------
// SVD Line: 9702

//  <rtree> SFDITEM_REG__RCU_APB1RST
//    <name> APB1RST </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021010) APB1 reset register </i>
//    <loc> ( (unsigned int)((RCU_APB1RST >> 0) & 0xFFFFFFFF), ((RCU_APB1RST = (RCU_APB1RST & ~(0x10200903UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10200903) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCU_APB1RST_TIM2RST </item>
//    <item> SFDITEM_FIELD__RCU_APB1RST_TIM3RST </item>
//    <item> SFDITEM_FIELD__RCU_APB1RST_TIM14RST </item>
//    <item> SFDITEM_FIELD__RCU_APB1RST_WWDTRST </item>
//    <item> SFDITEM_FIELD__RCU_APB1RST_I2C1RST </item>
//    <item> SFDITEM_FIELD__RCU_APB1RST_PMURST </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCU_AHBEN  --------------------------------
// SVD Line: 9749

unsigned int RCU_AHBEN __AT (0x40021014);



// -------------------------------  Field Item: RCU_AHBEN_DMAEN  ----------------------------------
// SVD Line: 9758

//  <item> SFDITEM_FIELD__RCU_AHBEN_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021014) enable bit for DMA clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_AHBEN ) </loc>
//      <o.0..0> DMAEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_AHBEN_RMCEN  ----------------------------------
// SVD Line: 9764

//  <item> SFDITEM_FIELD__RCU_AHBEN_RMCEN
//    <name> RMCEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021014) enable bit for SRAM clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_AHBEN ) </loc>
//      <o.2..2> RMCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_AHBEN_FMCEN  ----------------------------------
// SVD Line: 9770

//  <item> SFDITEM_FIELD__RCU_AHBEN_FMCEN
//    <name> FMCEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021014) enable bit for FMC clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_AHBEN ) </loc>
//      <o.4..4> FMCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_AHBEN_CRCEN  ----------------------------------
// SVD Line: 9776

//  <item> SFDITEM_FIELD__RCU_AHBEN_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021014) enable bit for CRC clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_AHBEN ) </loc>
//      <o.6..6> CRCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_AHBEN_PAEN  -----------------------------------
// SVD Line: 9782

//  <item> SFDITEM_FIELD__RCU_AHBEN_PAEN
//    <name> PAEN </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021014) enable bit for GPIO port A clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_AHBEN ) </loc>
//      <o.17..17> PAEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_AHBEN_PBEN  -----------------------------------
// SVD Line: 9788

//  <item> SFDITEM_FIELD__RCU_AHBEN_PBEN
//    <name> PBEN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021014) enable bit for GPIO port B clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_AHBEN ) </loc>
//      <o.18..18> PBEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_AHBEN_PCEN  -----------------------------------
// SVD Line: 9794

//  <item> SFDITEM_FIELD__RCU_AHBEN_PCEN
//    <name> PCEN </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021014) enable bit for GPIO port C clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_AHBEN ) </loc>
//      <o.19..19> PCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_AHBEN_PDEN  -----------------------------------
// SVD Line: 9800

//  <item> SFDITEM_FIELD__RCU_AHBEN_PDEN
//    <name> PDEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021014) enable bit for GPIO port D clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_AHBEN ) </loc>
//      <o.20..20> PDEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_AHBEN_PEEN  -----------------------------------
// SVD Line: 9806

//  <item> SFDITEM_FIELD__RCU_AHBEN_PEEN
//    <name> PEEN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40021014) enable bit for GPIO port E clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_AHBEN ) </loc>
//      <o.21..21> PEEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_AHBEN_PFEN  -----------------------------------
// SVD Line: 9812

//  <item> SFDITEM_FIELD__RCU_AHBEN_PFEN
//    <name> PFEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021014) enable bit for GPIO port F clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_AHBEN ) </loc>
//      <o.22..22> PFEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCU_AHBEN  -----------------------------------
// SVD Line: 9749

//  <rtree> SFDITEM_REG__RCU_AHBEN
//    <name> AHBEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021014) AHB Clock enable register </i>
//    <loc> ( (unsigned int)((RCU_AHBEN >> 0) & 0xFFFFFFFF), ((RCU_AHBEN = (RCU_AHBEN & ~(0x7E0055UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7E0055) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCU_AHBEN_DMAEN </item>
//    <item> SFDITEM_FIELD__RCU_AHBEN_RMCEN </item>
//    <item> SFDITEM_FIELD__RCU_AHBEN_FMCEN </item>
//    <item> SFDITEM_FIELD__RCU_AHBEN_CRCEN </item>
//    <item> SFDITEM_FIELD__RCU_AHBEN_PAEN </item>
//    <item> SFDITEM_FIELD__RCU_AHBEN_PBEN </item>
//    <item> SFDITEM_FIELD__RCU_AHBEN_PCEN </item>
//    <item> SFDITEM_FIELD__RCU_AHBEN_PDEN </item>
//    <item> SFDITEM_FIELD__RCU_AHBEN_PEEN </item>
//    <item> SFDITEM_FIELD__RCU_AHBEN_PFEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCU_APB2EN  -------------------------------
// SVD Line: 9820

unsigned int RCU_APB2EN __AT (0x40021018);



// -----------------------------  Field Item: RCU_APB2EN_SYSCFGEN  --------------------------------
// SVD Line: 9829

//  <item> SFDITEM_FIELD__RCU_APB2EN_SYSCFGEN
//    <name> SYSCFGEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021018) enable bit for SYSCFG clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB2EN ) </loc>
//      <o.0..0> SYSCFGEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCU_APB2EN_ADCEN  ----------------------------------
// SVD Line: 9835

//  <item> SFDITEM_FIELD__RCU_APB2EN_ADCEN
//    <name> ADCEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021018) enable bit for ADC clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB2EN ) </loc>
//      <o.9..9> ADCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCU_APB2EN_TIM1EN  ---------------------------------
// SVD Line: 9841

//  <item> SFDITEM_FIELD__RCU_APB2EN_TIM1EN
//    <name> TIM1EN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021018) enable bit for TIM1 clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB2EN ) </loc>
//      <o.11..11> TIM1EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCU_APB2EN_SPI1EN  ---------------------------------
// SVD Line: 9847

//  <item> SFDITEM_FIELD__RCU_APB2EN_SPI1EN
//    <name> SPI1EN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021018) enable bit for SPI1 clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB2EN ) </loc>
//      <o.12..12> SPI1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_APB2EN_USART1EN  --------------------------------
// SVD Line: 9853

//  <item> SFDITEM_FIELD__RCU_APB2EN_USART1EN
//    <name> USART1EN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021018) enable bit for USART1 clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB2EN ) </loc>
//      <o.14..14> USART1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_APB2EN_TIM16EN  ---------------------------------
// SVD Line: 9859

//  <item> SFDITEM_FIELD__RCU_APB2EN_TIM16EN
//    <name> TIM16EN </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021018) enable bit for TIM16 clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB2EN ) </loc>
//      <o.17..17> TIM16EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_APB2EN_TIM17EN  ---------------------------------
// SVD Line: 9865

//  <item> SFDITEM_FIELD__RCU_APB2EN_TIM17EN
//    <name> TIM17EN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021018) enable bit for TIM17 clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB2EN ) </loc>
//      <o.18..18> TIM17EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCU_APB2EN_DBGEN  ----------------------------------
// SVD Line: 9871

//  <item> SFDITEM_FIELD__RCU_APB2EN_DBGEN
//    <name> DBGEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021018) enable bit for DBG clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB2EN ) </loc>
//      <o.22..22> DBGEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCU_APB2EN  -----------------------------------
// SVD Line: 9820

//  <rtree> SFDITEM_REG__RCU_APB2EN
//    <name> APB2EN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021018) APB peripheral clock enable register 2 </i>
//    <loc> ( (unsigned int)((RCU_APB2EN >> 0) & 0xFFFFFFFF), ((RCU_APB2EN = (RCU_APB2EN & ~(0x465A01UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x465A01) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCU_APB2EN_SYSCFGEN </item>
//    <item> SFDITEM_FIELD__RCU_APB2EN_ADCEN </item>
//    <item> SFDITEM_FIELD__RCU_APB2EN_TIM1EN </item>
//    <item> SFDITEM_FIELD__RCU_APB2EN_SPI1EN </item>
//    <item> SFDITEM_FIELD__RCU_APB2EN_USART1EN </item>
//    <item> SFDITEM_FIELD__RCU_APB2EN_TIM16EN </item>
//    <item> SFDITEM_FIELD__RCU_APB2EN_TIM17EN </item>
//    <item> SFDITEM_FIELD__RCU_APB2EN_DBGEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCU_APB1EN  -------------------------------
// SVD Line: 9879

unsigned int RCU_APB1EN __AT (0x4002101C);



// ------------------------------  Field Item: RCU_APB1EN_TIM2EN  ---------------------------------
// SVD Line: 9888

//  <item> SFDITEM_FIELD__RCU_APB1EN_TIM2EN
//    <name> TIM2EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002101C) Tenable bit for TIM2 clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB1EN ) </loc>
//      <o.0..0> TIM2EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCU_APB1EN_TIM3EN  ---------------------------------
// SVD Line: 9894

//  <item> SFDITEM_FIELD__RCU_APB1EN_TIM3EN
//    <name> TIM3EN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002101C) enable bit for TIM3 clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB1EN ) </loc>
//      <o.1..1> TIM3EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_APB1EN_TIM14EN  ---------------------------------
// SVD Line: 9900

//  <item> SFDITEM_FIELD__RCU_APB1EN_TIM14EN
//    <name> TIM14EN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002101C) enable bit for TIM14 clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB1EN ) </loc>
//      <o.8..8> TIM14EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCU_APB1EN_WWDTEN  ---------------------------------
// SVD Line: 9906

//  <item> SFDITEM_FIELD__RCU_APB1EN_WWDTEN
//    <name> WWDTEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002101C) enable bit for WWDT clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB1EN ) </loc>
//      <o.11..11> WWDTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCU_APB1EN_I2C1EN  ---------------------------------
// SVD Line: 9912

//  <item> SFDITEM_FIELD__RCU_APB1EN_I2C1EN
//    <name> I2C1EN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4002101C) enable bit for I2C1 clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB1EN ) </loc>
//      <o.21..21> I2C1EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCU_APB1EN_PMUEN  ----------------------------------
// SVD Line: 9918

//  <item> SFDITEM_FIELD__RCU_APB1EN_PMUEN
//    <name> PMUEN </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4002101C) enable bit for PMU clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_APB1EN ) </loc>
//      <o.28..28> PMUEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCU_APB1EN  -----------------------------------
// SVD Line: 9879

//  <rtree> SFDITEM_REG__RCU_APB1EN
//    <name> APB1EN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002101C) APB peripheral clock enable register 1 </i>
//    <loc> ( (unsigned int)((RCU_APB1EN >> 0) & 0xFFFFFFFF), ((RCU_APB1EN = (RCU_APB1EN & ~(0x10200903UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10200903) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCU_APB1EN_TIM2EN </item>
//    <item> SFDITEM_FIELD__RCU_APB1EN_TIM3EN </item>
//    <item> SFDITEM_FIELD__RCU_APB1EN_TIM14EN </item>
//    <item> SFDITEM_FIELD__RCU_APB1EN_WWDTEN </item>
//    <item> SFDITEM_FIELD__RCU_APB1EN_I2C1EN </item>
//    <item> SFDITEM_FIELD__RCU_APB1EN_PMUEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCU_VBDC  --------------------------------
// SVD Line: 9926

unsigned int RCU_VBDC __AT (0x40021020);



// -------------------------------  Field Item: RCU_VBDC_LXTEN  -----------------------------------
// SVD Line: 9934

//  <item> SFDITEM_FIELD__RCU_VBDC_LXTEN
//    <name> LXTEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021020) LXT Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_VBDC ) </loc>
//      <o.0..0> LXTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCU_VBDC_LXTSTAB  ----------------------------------
// SVD Line: 9941

//  <item> SFDITEM_FIELD__RCU_VBDC_LXTSTAB
//    <name> LXTSTAB </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021020) LXT Stabilization flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_VBDC ) </loc>
//      <o.1..1> LXTSTAB
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_VBDC_LXTBYP  ----------------------------------
// SVD Line: 9948

//  <item> SFDITEM_FIELD__RCU_VBDC_LXTBYP
//    <name> LXTBYP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021020) LXT bypass </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_VBDC ) </loc>
//      <o.2..2> LXTBYP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_VBDC_LXTDRV  ----------------------------------
// SVD Line: 9955

//  <item> SFDITEM_FIELD__RCU_VBDC_LXTDRV
//    <name> LXTDRV </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40021020) LXT oscillator drive capability </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCU_VBDC >> 3) & 0x7), ((RCU_VBDC = (RCU_VBDC & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCU_VBDC_RTCSRC  ----------------------------------
// SVD Line: 9962

//  <item> SFDITEM_FIELD__RCU_VBDC_RTCSRC
//    <name> RTCSRC </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40021020) RTC clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCU_VBDC >> 8) & 0x3), ((RCU_VBDC = (RCU_VBDC & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCU_VBDC_RTCCLKEN  ---------------------------------
// SVD Line: 9969

//  <item> SFDITEM_FIELD__RCU_VBDC_RTCCLKEN
//    <name> RTCCLKEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021020) RTC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_VBDC ) </loc>
//      <o.15..15> RTCCLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_VBDC_VBTRST  ----------------------------------
// SVD Line: 9976

//  <item> SFDITEM_FIELD__RCU_VBDC_VBTRST
//    <name> VBTRST </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021020) VBAT domain software reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_VBDC ) </loc>
//      <o.16..16> VBTRST
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCU_VBDC  ------------------------------------
// SVD Line: 9926

//  <rtree> SFDITEM_REG__RCU_VBDC
//    <name> VBDC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021020) VBAT domain control register </i>
//    <loc> ( (unsigned int)((RCU_VBDC >> 0) & 0xFFFFFFFF), ((RCU_VBDC = (RCU_VBDC & ~(0x1833DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1833D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCU_VBDC_LXTEN </item>
//    <item> SFDITEM_FIELD__RCU_VBDC_LXTSTAB </item>
//    <item> SFDITEM_FIELD__RCU_VBDC_LXTBYP </item>
//    <item> SFDITEM_FIELD__RCU_VBDC_LXTDRV </item>
//    <item> SFDITEM_FIELD__RCU_VBDC_RTCSRC </item>
//    <item> SFDITEM_FIELD__RCU_VBDC_RTCCLKEN </item>
//    <item> SFDITEM_FIELD__RCU_VBDC_VBTRST </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCU_STS  ---------------------------------
// SVD Line: 9985

unsigned int RCU_STS __AT (0x40021024);



// --------------------------------  Field Item: RCU_STS_LRCEN  -----------------------------------
// SVD Line: 9993

//  <item> SFDITEM_FIELD__RCU_STS_LRCEN
//    <name> LRCEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021024) LRC enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_STS ) </loc>
//      <o.0..0> LRCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_STS_LRCSTAB  ----------------------------------
// SVD Line: 10000

//  <item> SFDITEM_FIELD__RCU_STS_LRCSTAB
//    <name> LRCSTAB </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021024) LRC Stabilization flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_STS ) </loc>
//      <o.1..1> LRCSTAB
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_STS_REGERRRSTF  ---------------------------------
// SVD Line: 10007

//  <item> SFDITEM_FIELD__RCU_STS_REGERRRSTF
//    <name> REGERRRSTF </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40021024) register error flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_STS ) </loc>
//      <o.22..22> REGERRRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_STS_V15RSTF  ----------------------------------
// SVD Line: 10014

//  <item> SFDITEM_FIELD__RCU_STS_V15RSTF
//    <name> V15RSTF </name>
//    <r> 
//    <i> [Bit 23] RO (@ 0x40021024) Reset flag from the 1.5V domain </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_STS ) </loc>
//      <o.23..23> V15RSTF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCU_STS_CRSTF  -----------------------------------
// SVD Line: 10021

//  <item> SFDITEM_FIELD__RCU_STS_CRSTF
//    <name> CRSTF </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40021024) Clear reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_STS ) </loc>
//      <o.24..24> CRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_STS_OBURSTF  ----------------------------------
// SVD Line: 10028

//  <item> SFDITEM_FIELD__RCU_STS_OBURSTF
//    <name> OBURSTF </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40021024) Option byte update reset  flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_STS ) </loc>
//      <o.25..25> OBURSTF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCU_STS_NRSTF  -----------------------------------
// SVD Line: 10036

//  <item> SFDITEM_FIELD__RCU_STS_NRSTF
//    <name> NRSTF </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40021024) reset flag of pin nRST </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_STS ) </loc>
//      <o.26..26> NRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_STS_PORRSTF  ----------------------------------
// SVD Line: 10043

//  <item> SFDITEM_FIELD__RCU_STS_PORRSTF
//    <name> PORRSTF </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40021024) POR/PDR reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_STS ) </loc>
//      <o.27..27> PORRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_STS_SWRSTF  -----------------------------------
// SVD Line: 10050

//  <item> SFDITEM_FIELD__RCU_STS_SWRSTF
//    <name> SWRSTF </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40021024) Software reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_STS ) </loc>
//      <o.28..28> SWRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCU_STS_FWDTRSTF  ----------------------------------
// SVD Line: 10057

//  <item> SFDITEM_FIELD__RCU_STS_FWDTRSTF
//    <name> FWDTRSTF </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40021024) FWDT reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_STS ) </loc>
//      <o.29..29> FWDTRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCU_STS_WWDTRSTF  ----------------------------------
// SVD Line: 10064

//  <item> SFDITEM_FIELD__RCU_STS_WWDTRSTF
//    <name> WWDTRSTF </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40021024) WWDT reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_STS ) </loc>
//      <o.30..30> WWDTRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_STS_LPERSTF  ----------------------------------
// SVD Line: 10071

//  <item> SFDITEM_FIELD__RCU_STS_LPERSTF
//    <name> LPERSTF </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40021024) Low-power mode enter-reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_STS ) </loc>
//      <o.31..31> LPERSTF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCU_STS  ------------------------------------
// SVD Line: 9985

//  <rtree> SFDITEM_REG__RCU_STS
//    <name> STS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021024) status register </i>
//    <loc> ( (unsigned int)((RCU_STS >> 0) & 0xFFFFFFFF), ((RCU_STS = (RCU_STS & ~(0xFF000001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF000001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCU_STS_LRCEN </item>
//    <item> SFDITEM_FIELD__RCU_STS_LRCSTAB </item>
//    <item> SFDITEM_FIELD__RCU_STS_REGERRRSTF </item>
//    <item> SFDITEM_FIELD__RCU_STS_V15RSTF </item>
//    <item> SFDITEM_FIELD__RCU_STS_CRSTF </item>
//    <item> SFDITEM_FIELD__RCU_STS_OBURSTF </item>
//    <item> SFDITEM_FIELD__RCU_STS_NRSTF </item>
//    <item> SFDITEM_FIELD__RCU_STS_PORRSTF </item>
//    <item> SFDITEM_FIELD__RCU_STS_SWRSTF </item>
//    <item> SFDITEM_FIELD__RCU_STS_FWDTRSTF </item>
//    <item> SFDITEM_FIELD__RCU_STS_WWDTRSTF </item>
//    <item> SFDITEM_FIELD__RCU_STS_LPERSTF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCU_AHBRST  -------------------------------
// SVD Line: 10080

unsigned int RCU_AHBRST __AT (0x40021028);



// ------------------------------  Field Item: RCU_AHBRST_PARST  ----------------------------------
// SVD Line: 10089

//  <item> SFDITEM_FIELD__RCU_AHBRST_PARST
//    <name> PARST </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021028) GPIO port A reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_AHBRST ) </loc>
//      <o.17..17> PARST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCU_AHBRST_PBRST  ----------------------------------
// SVD Line: 10095

//  <item> SFDITEM_FIELD__RCU_AHBRST_PBRST
//    <name> PBRST </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021028) GPIO port B reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_AHBRST ) </loc>
//      <o.18..18> PBRST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCU_AHBRST_PCRST  ----------------------------------
// SVD Line: 10101

//  <item> SFDITEM_FIELD__RCU_AHBRST_PCRST
//    <name> PCRST </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021028) GPIO port C reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_AHBRST ) </loc>
//      <o.19..19> PCRST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCU_AHBRST_PDRST  ----------------------------------
// SVD Line: 10107

//  <item> SFDITEM_FIELD__RCU_AHBRST_PDRST
//    <name> PDRST </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021028) GPIO port D reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_AHBRST ) </loc>
//      <o.20..20> PDRST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCU_AHBRST_PERST  ----------------------------------
// SVD Line: 10113

//  <item> SFDITEM_FIELD__RCU_AHBRST_PERST
//    <name> PERST </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40021028) GPIO port E reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_AHBRST ) </loc>
//      <o.21..21> PERST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCU_AHBRST_PFRST  ----------------------------------
// SVD Line: 10119

//  <item> SFDITEM_FIELD__RCU_AHBRST_PFRST
//    <name> PFRST </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021028) GPIO port F reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_AHBRST ) </loc>
//      <o.22..22> PFRST
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCU_AHBRST  -----------------------------------
// SVD Line: 10080

//  <rtree> SFDITEM_REG__RCU_AHBRST
//    <name> AHBRST </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021028) AHB reset register </i>
//    <loc> ( (unsigned int)((RCU_AHBRST >> 0) & 0xFFFFFFFF), ((RCU_AHBRST = (RCU_AHBRST & ~(0x7E0000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7E0000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCU_AHBRST_PARST </item>
//    <item> SFDITEM_FIELD__RCU_AHBRST_PBRST </item>
//    <item> SFDITEM_FIELD__RCU_AHBRST_PCRST </item>
//    <item> SFDITEM_FIELD__RCU_AHBRST_PDRST </item>
//    <item> SFDITEM_FIELD__RCU_AHBRST_PERST </item>
//    <item> SFDITEM_FIELD__RCU_AHBRST_PFRST </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCU_CFG2  --------------------------------
// SVD Line: 10127

unsigned int RCU_CFG2 __AT (0x4002102C);



// ------------------------------  Field Item: RCU_CFG2_PLLPDIV  ----------------------------------
// SVD Line: 10136

//  <item> SFDITEM_FIELD__RCU_CFG2_PLLPDIV
//    <name> PLLPDIV </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4002102C) PLL pre-divider factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCU_CFG2 >> 0) & 0xF), ((RCU_CFG2 = (RCU_CFG2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCU_CFG2  ------------------------------------
// SVD Line: 10127

//  <rtree> SFDITEM_REG__RCU_CFG2
//    <name> CFG2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002102C) Clock configuration register 2 </i>
//    <loc> ( (unsigned int)((RCU_CFG2 >> 0) & 0xFFFFFFFF), ((RCU_CFG2 = (RCU_CFG2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCU_CFG2_PLLPDIV </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCU_CFG3  --------------------------------
// SVD Line: 10144

unsigned int RCU_CFG3 __AT (0x40021030);



// -----------------------------  Field Item: RCU_CFG3_USART1SEL  ---------------------------------
// SVD Line: 10153

//  <item> SFDITEM_FIELD__RCU_CFG3_USART1SEL
//    <name> USART1SEL </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40021030) Selection of USART1 Clock </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCU_CFG3 >> 0) & 0x3), ((RCU_CFG3 = (RCU_CFG3 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCU_CFG3_I2C1SEL  ----------------------------------
// SVD Line: 10159

//  <item> SFDITEM_FIELD__RCU_CFG3_I2C1SEL
//    <name> I2C1SEL </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021030) Selection of I2C1 Clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_CFG3 ) </loc>
//      <o.4..4> I2C1SEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCU_CFG3_ADCSEL  ----------------------------------
// SVD Line: 10165

//  <item> SFDITEM_FIELD__RCU_CFG3_ADCSEL
//    <name> ADCSEL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021030) Selection of ADC Clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_CFG3 ) </loc>
//      <o.8..8> ADCSEL
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCU_CFG3  ------------------------------------
// SVD Line: 10144

//  <rtree> SFDITEM_REG__RCU_CFG3
//    <name> CFG3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021030) Clock configuration register 3 </i>
//    <loc> ( (unsigned int)((RCU_CFG3 >> 0) & 0xFFFFFFFF), ((RCU_CFG3 = (RCU_CFG3 & ~(0x113UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x113) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCU_CFG3_USART1SEL </item>
//    <item> SFDITEM_FIELD__RCU_CFG3_I2C1SEL </item>
//    <item> SFDITEM_FIELD__RCU_CFG3_ADCSEL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCU_CTR2  --------------------------------
// SVD Line: 10173

unsigned int RCU_CTR2 __AT (0x40021034);



// ------------------------------  Field Item: RCU_CTR2_HRC14EN  ----------------------------------
// SVD Line: 10181

//  <item> SFDITEM_FIELD__RCU_CTR2_HRC14EN
//    <name> HRC14EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021034) HRC14 enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_CTR2 ) </loc>
//      <o.0..0> HRC14EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_CTR2_HRC14STAB  ---------------------------------
// SVD Line: 10188

//  <item> SFDITEM_FIELD__RCU_CTR2_HRC14STAB
//    <name> HRC14STAB </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021034) HRC14 Stabilization flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_CTR2 ) </loc>
//      <o.1..1> HRC14STAB
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCU_CTR2_ADCDISHRC14  --------------------------------
// SVD Line: 10195

//  <item> SFDITEM_FIELD__RCU_CTR2_ADCDISHRC14
//    <name> ADCDISHRC14 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021034) ADC control HRC14 opening disable </i>
//    <check> 
//      <loc> ( (unsigned int) RCU_CTR2 ) </loc>
//      <o.2..2> ADCDISHRC14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCU_CTR2_HRC14TRIM  ---------------------------------
// SVD Line: 10202

//  <item> SFDITEM_FIELD__RCU_CTR2_HRC14TRIM
//    <name> HRC14TRIM </name>
//    <rw> 
//    <i> [Bits 7..3] RW (@ 0x40021034) HRC14 Triming </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCU_CTR2 >> 3) & 0x1F), ((RCU_CTR2 = (RCU_CTR2 & ~(0x1FUL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: RCU_CTR2_HRC14CALIB  --------------------------------
// SVD Line: 10209

//  <item> SFDITEM_FIELD__RCU_CTR2_HRC14CALIB
//    <name> HRC14CALIB </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x40021034) HRC14 calibration </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCU_CTR2 >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCU_CTR2  ------------------------------------
// SVD Line: 10173

//  <rtree> SFDITEM_REG__RCU_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021034) Clock control register 2 </i>
//    <loc> ( (unsigned int)((RCU_CTR2 >> 0) & 0xFFFFFFFF), ((RCU_CTR2 = (RCU_CTR2 & ~(0xFDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCU_CTR2_HRC14EN </item>
//    <item> SFDITEM_FIELD__RCU_CTR2_HRC14STAB </item>
//    <item> SFDITEM_FIELD__RCU_CTR2_ADCDISHRC14 </item>
//    <item> SFDITEM_FIELD__RCU_CTR2_HRC14TRIM </item>
//    <item> SFDITEM_FIELD__RCU_CTR2_HRC14CALIB </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RCU  --------------------------------------
// SVD Line: 9303

//  <view> RCU
//    <name> RCU </name>
//    <item> SFDITEM_REG__RCU_CTR </item>
//    <item> SFDITEM_REG__RCU_CFG </item>
//    <item> SFDITEM_REG__RCU_INTR </item>
//    <item> SFDITEM_REG__RCU_APB2RST </item>
//    <item> SFDITEM_REG__RCU_APB1RST </item>
//    <item> SFDITEM_REG__RCU_AHBEN </item>
//    <item> SFDITEM_REG__RCU_APB2EN </item>
//    <item> SFDITEM_REG__RCU_APB1EN </item>
//    <item> SFDITEM_REG__RCU_VBDC </item>
//    <item> SFDITEM_REG__RCU_STS </item>
//    <item> SFDITEM_REG__RCU_AHBRST </item>
//    <item> SFDITEM_REG__RCU_CFG2 </item>
//    <item> SFDITEM_REG__RCU_CFG3 </item>
//    <item> SFDITEM_REG__RCU_CTR2 </item>
//  </view>
//  


// --------------------------  Register Item Address: SYSCFG_RMAPCFG  -----------------------------
// SVD Line: 10231

unsigned int SYSCFG_RMAPCFG __AT (0x40010000);



// ------------------------  Field Item: SYSCFG_RMAPCFG_I2C_FMPEN_PA10  ---------------------------
// SVD Line: 10240

//  <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_I2C_FMPEN_PA10
//    <name> I2C_FMPEN_PA10 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40010000) Fast Mode Plus (FM+) driving capability  activation bits. </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_RMAPCFG ) </loc>
//      <o.23..23> I2C_FMPEN_PA10
//    </check>
//  </item>
//  


// ------------------------  Field Item: SYSCFG_RMAPCFG_I2C_FMPEN_PA9  ----------------------------
// SVD Line: 10247

//  <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_I2C_FMPEN_PA9
//    <name> I2C_FMPEN_PA9 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40010000) Fast Mode Plus (FM+) driving capability  activation bits. </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_RMAPCFG ) </loc>
//      <o.22..22> I2C_FMPEN_PA9
//    </check>
//  </item>
//  


// ------------------------  Field Item: SYSCFG_RMAPCFG_I2C_FMPEN_PB9  ----------------------------
// SVD Line: 10254

//  <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_I2C_FMPEN_PB9
//    <name> I2C_FMPEN_PB9 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40010000) Fast Mode Plus (FM+) driving capability  activation bits. </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_RMAPCFG ) </loc>
//      <o.19..19> I2C_FMPEN_PB9
//    </check>
//  </item>
//  


// ------------------------  Field Item: SYSCFG_RMAPCFG_I2C_FMPEN_PB8  ----------------------------
// SVD Line: 10261

//  <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_I2C_FMPEN_PB8
//    <name> I2C_FMPEN_PB8 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010000) Fast Mode Plus (FM+) driving capability  activation bits. </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_RMAPCFG ) </loc>
//      <o.18..18> I2C_FMPEN_PB8
//    </check>
//  </item>
//  


// ------------------------  Field Item: SYSCFG_RMAPCFG_I2C_FMPEN_PB7  ----------------------------
// SVD Line: 10268

//  <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_I2C_FMPEN_PB7
//    <name> I2C_FMPEN_PB7 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010000) Fast Mode Plus (FM+) driving capability  activation bits. </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_RMAPCFG ) </loc>
//      <o.17..17> I2C_FMPEN_PB7
//    </check>
//  </item>
//  


// ------------------------  Field Item: SYSCFG_RMAPCFG_I2C_FMPEN_PB6  ----------------------------
// SVD Line: 10275

//  <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_I2C_FMPEN_PB6
//    <name> I2C_FMPEN_PB6 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010000) Fast Mode Plus (FM+) driving capability  activation bits. </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_RMAPCFG ) </loc>
//      <o.16..16> I2C_FMPEN_PB6
//    </check>
//  </item>
//  


// -----------------------  Field Item: SYSCFG_RMAPCFG_TIM17_DMA_CHRMAP  --------------------------
// SVD Line: 10282

//  <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_TIM17_DMA_CHRMAP
//    <name> TIM17_DMA_CHRMAP </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010000) TIM17 DMA channel remapping </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_RMAPCFG ) </loc>
//      <o.12..12> TIM17_DMA_CHRMAP
//    </check>
//  </item>
//  


// -----------------------  Field Item: SYSCFG_RMAPCFG_TIM16_DMA_CHRMAP  --------------------------
// SVD Line: 10288

//  <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_TIM16_DMA_CHRMAP
//    <name> TIM16_DMA_CHRMAP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010000) TIM16 DMA channel remapping </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_RMAPCFG ) </loc>
//      <o.11..11> TIM16_DMA_CHRMAP
//    </check>
//  </item>
//  


// ---------------------  Field Item: SYSCFG_RMAPCFG_USART1_RX_DMA_CHRMAP  ------------------------
// SVD Line: 10294

//  <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_USART1_RX_DMA_CHRMAP
//    <name> USART1_RX_DMA_CHRMAP </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010000) USART1 RX DMA channel remapping </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_RMAPCFG ) </loc>
//      <o.10..10> USART1_RX_DMA_CHRMAP
//    </check>
//  </item>
//  


// ---------------------  Field Item: SYSCFG_RMAPCFG_USART1_TX_DMA_CHRMAP  ------------------------
// SVD Line: 10300

//  <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_USART1_TX_DMA_CHRMAP
//    <name> USART1_TX_DMA_CHRMAP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010000) USART1 TX DMA channel remapping </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_RMAPCFG ) </loc>
//      <o.9..9> USART1_TX_DMA_CHRMAP
//    </check>
//  </item>
//  


// ------------------------  Field Item: SYSCFG_RMAPCFG_ADC_DMA_CHRMAP  ---------------------------
// SVD Line: 10306

//  <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_ADC_DMA_CHRMAP
//    <name> ADC_DMA_CHRMAP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010000) ADC DMA channel remapping </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_RMAPCFG ) </loc>
//      <o.8..8> ADC_DMA_CHRMAP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_RMAPCFG_MEM_RMAP  ------------------------------
// SVD Line: 10312

//  <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_MEM_RMAP
//    <name> MEM_RMAP </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010000) Memory remapping selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_RMAPCFG >> 0) & 0x3), ((SYSCFG_RMAPCFG = (SYSCFG_RMAPCFG & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: SYSCFG_RMAPCFG  ---------------------------------
// SVD Line: 10231

//  <rtree> SFDITEM_REG__SYSCFG_RMAPCFG
//    <name> RMAPCFG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010000) SYSCFG remap configuration </i>
//    <loc> ( (unsigned int)((SYSCFG_RMAPCFG >> 0) & 0xFFFFFFFF), ((SYSCFG_RMAPCFG = (SYSCFG_RMAPCFG & ~(0xCF1F03UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xCF1F03) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_I2C_FMPEN_PA10 </item>
//    <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_I2C_FMPEN_PA9 </item>
//    <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_I2C_FMPEN_PB9 </item>
//    <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_I2C_FMPEN_PB8 </item>
//    <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_I2C_FMPEN_PB7 </item>
//    <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_I2C_FMPEN_PB6 </item>
//    <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_TIM17_DMA_CHRMAP </item>
//    <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_TIM16_DMA_CHRMAP </item>
//    <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_USART1_RX_DMA_CHRMAP </item>
//    <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_USART1_TX_DMA_CHRMAP </item>
//    <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_ADC_DMA_CHRMAP </item>
//    <item> SFDITEM_FIELD__SYSCFG_RMAPCFG_MEM_RMAP </item>
//  </rtree>
//  


// -------------------------  Register Item Address: SYSCFG_EXTISRC1  -----------------------------
// SVD Line: 10320

unsigned int SYSCFG_EXTISRC1 __AT (0x40010008);



// --------------------------  Field Item: SYSCFG_EXTISRC1_EXTI_SEL3  -----------------------------
// SVD Line: 10329

//  <item> SFDITEM_FIELD__SYSCFG_EXTISRC1_EXTI_SEL3
//    <name> EXTI_SEL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40010008) External interrupt source selection 3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTISRC1 >> 12) & 0xF), ((SYSCFG_EXTISRC1 = (SYSCFG_EXTISRC1 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_EXTISRC1_EXTI_SEL2  -----------------------------
// SVD Line: 10335

//  <item> SFDITEM_FIELD__SYSCFG_EXTISRC1_EXTI_SEL2
//    <name> EXTI_SEL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40010008) External interrupt source selection 2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTISRC1 >> 8) & 0xF), ((SYSCFG_EXTISRC1 = (SYSCFG_EXTISRC1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_EXTISRC1_EXTI_SEL1  -----------------------------
// SVD Line: 10341

//  <item> SFDITEM_FIELD__SYSCFG_EXTISRC1_EXTI_SEL1
//    <name> EXTI_SEL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40010008) External interrupt source selection 1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTISRC1 >> 4) & 0xF), ((SYSCFG_EXTISRC1 = (SYSCFG_EXTISRC1 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_EXTISRC1_EXTI_SEL0  -----------------------------
// SVD Line: 10347

//  <item> SFDITEM_FIELD__SYSCFG_EXTISRC1_EXTI_SEL0
//    <name> EXTI_SEL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40010008) External interrupt source selection 0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTISRC1 >> 0) & 0xF), ((SYSCFG_EXTISRC1 = (SYSCFG_EXTISRC1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: SYSCFG_EXTISRC1  --------------------------------
// SVD Line: 10320

//  <rtree> SFDITEM_REG__SYSCFG_EXTISRC1
//    <name> EXTISRC1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010008) external interrupt source selection register 1 </i>
//    <loc> ( (unsigned int)((SYSCFG_EXTISRC1 >> 0) & 0xFFFFFFFF), ((SYSCFG_EXTISRC1 = (SYSCFG_EXTISRC1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_EXTISRC1_EXTI_SEL3 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTISRC1_EXTI_SEL2 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTISRC1_EXTI_SEL1 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTISRC1_EXTI_SEL0 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: SYSCFG_EXTISRC2  -----------------------------
// SVD Line: 10355

unsigned int SYSCFG_EXTISRC2 __AT (0x4001000C);



// --------------------------  Field Item: SYSCFG_EXTISRC2_EXTI_SEL7  -----------------------------
// SVD Line: 10365

//  <item> SFDITEM_FIELD__SYSCFG_EXTISRC2_EXTI_SEL7
//    <name> EXTI_SEL7 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4001000C) External interrupt source selection 7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTISRC2 >> 12) & 0xF), ((SYSCFG_EXTISRC2 = (SYSCFG_EXTISRC2 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_EXTISRC2_EXTI_SEL6  -----------------------------
// SVD Line: 10371

//  <item> SFDITEM_FIELD__SYSCFG_EXTISRC2_EXTI_SEL6
//    <name> EXTI_SEL6 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x4001000C) External interrupt source selection 6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTISRC2 >> 8) & 0xF), ((SYSCFG_EXTISRC2 = (SYSCFG_EXTISRC2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_EXTISRC2_EXTI_SEL5  -----------------------------
// SVD Line: 10377

//  <item> SFDITEM_FIELD__SYSCFG_EXTISRC2_EXTI_SEL5
//    <name> EXTI_SEL5 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4001000C) External interrupt source selection 5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTISRC2 >> 4) & 0xF), ((SYSCFG_EXTISRC2 = (SYSCFG_EXTISRC2 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_EXTISRC2_EXTI_SEL4  -----------------------------
// SVD Line: 10383

//  <item> SFDITEM_FIELD__SYSCFG_EXTISRC2_EXTI_SEL4
//    <name> EXTI_SEL4 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4001000C) External interrupt source selection 4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTISRC2 >> 0) & 0xF), ((SYSCFG_EXTISRC2 = (SYSCFG_EXTISRC2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: SYSCFG_EXTISRC2  --------------------------------
// SVD Line: 10355

//  <rtree> SFDITEM_REG__SYSCFG_EXTISRC2
//    <name> EXTISRC2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001000C) external interrupt source selection register  2 </i>
//    <loc> ( (unsigned int)((SYSCFG_EXTISRC2 >> 0) & 0xFFFFFFFF), ((SYSCFG_EXTISRC2 = (SYSCFG_EXTISRC2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_EXTISRC2_EXTI_SEL7 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTISRC2_EXTI_SEL6 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTISRC2_EXTI_SEL5 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTISRC2_EXTI_SEL4 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: SYSCFG_EXTISRC3  -----------------------------
// SVD Line: 10391

unsigned int SYSCFG_EXTISRC3 __AT (0x40010010);



// -------------------------  Field Item: SYSCFG_EXTISRC3_EXTI_SEL11  -----------------------------
// SVD Line: 10401

//  <item> SFDITEM_FIELD__SYSCFG_EXTISRC3_EXTI_SEL11
//    <name> EXTI_SEL11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40010010) External interrupt source selection 11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTISRC3 >> 12) & 0xF), ((SYSCFG_EXTISRC3 = (SYSCFG_EXTISRC3 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_EXTISRC3_EXTI_SEL10  -----------------------------
// SVD Line: 10407

//  <item> SFDITEM_FIELD__SYSCFG_EXTISRC3_EXTI_SEL10
//    <name> EXTI_SEL10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40010010) External interrupt source selection 10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTISRC3 >> 8) & 0xF), ((SYSCFG_EXTISRC3 = (SYSCFG_EXTISRC3 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_EXTISRC3_EXTI_SEL9  -----------------------------
// SVD Line: 10413

//  <item> SFDITEM_FIELD__SYSCFG_EXTISRC3_EXTI_SEL9
//    <name> EXTI_SEL9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40010010) External interrupt source selection 9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTISRC3 >> 4) & 0xF), ((SYSCFG_EXTISRC3 = (SYSCFG_EXTISRC3 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_EXTISRC3_EXTI_SEL8  -----------------------------
// SVD Line: 10419

//  <item> SFDITEM_FIELD__SYSCFG_EXTISRC3_EXTI_SEL8
//    <name> EXTI_SEL8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40010010) External interrupt source selection 8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTISRC3 >> 0) & 0xF), ((SYSCFG_EXTISRC3 = (SYSCFG_EXTISRC3 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: SYSCFG_EXTISRC3  --------------------------------
// SVD Line: 10391

//  <rtree> SFDITEM_REG__SYSCFG_EXTISRC3
//    <name> EXTISRC3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010010) external interrupt source selection register  3 </i>
//    <loc> ( (unsigned int)((SYSCFG_EXTISRC3 >> 0) & 0xFFFFFFFF), ((SYSCFG_EXTISRC3 = (SYSCFG_EXTISRC3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_EXTISRC3_EXTI_SEL11 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTISRC3_EXTI_SEL10 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTISRC3_EXTI_SEL9 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTISRC3_EXTI_SEL8 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: SYSCFG_EXTISRC4  -----------------------------
// SVD Line: 10427

unsigned int SYSCFG_EXTISRC4 __AT (0x40010014);



// -------------------------  Field Item: SYSCFG_EXTISRC4_EXTI_SEL15  -----------------------------
// SVD Line: 10437

//  <item> SFDITEM_FIELD__SYSCFG_EXTISRC4_EXTI_SEL15
//    <name> EXTI_SEL15 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40010014) External interrupt source selection 15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTISRC4 >> 12) & 0xF), ((SYSCFG_EXTISRC4 = (SYSCFG_EXTISRC4 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_EXTISRC4_EXTI_SEL14  -----------------------------
// SVD Line: 10443

//  <item> SFDITEM_FIELD__SYSCFG_EXTISRC4_EXTI_SEL14
//    <name> EXTI_SEL14 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40010014) External interrupt source selection 14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTISRC4 >> 8) & 0xF), ((SYSCFG_EXTISRC4 = (SYSCFG_EXTISRC4 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_EXTISRC4_EXTI_SEL13  -----------------------------
// SVD Line: 10449

//  <item> SFDITEM_FIELD__SYSCFG_EXTISRC4_EXTI_SEL13
//    <name> EXTI_SEL13 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40010014) External interrupt source selection 13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTISRC4 >> 4) & 0xF), ((SYSCFG_EXTISRC4 = (SYSCFG_EXTISRC4 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_EXTISRC4_EXTI_SEL12  -----------------------------
// SVD Line: 10455

//  <item> SFDITEM_FIELD__SYSCFG_EXTISRC4_EXTI_SEL12
//    <name> EXTI_SEL12 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40010014) External interrupt source selection 12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTISRC4 >> 0) & 0xF), ((SYSCFG_EXTISRC4 = (SYSCFG_EXTISRC4 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: SYSCFG_EXTISRC4  --------------------------------
// SVD Line: 10427

//  <rtree> SFDITEM_REG__SYSCFG_EXTISRC4
//    <name> EXTISRC4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010014) external interrupt source selection register  4 </i>
//    <loc> ( (unsigned int)((SYSCFG_EXTISRC4 >> 0) & 0xFFFFFFFF), ((SYSCFG_EXTISRC4 = (SYSCFG_EXTISRC4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_EXTISRC4_EXTI_SEL15 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTISRC4_EXTI_SEL14 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTISRC4_EXTI_SEL13 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTISRC4_EXTI_SEL12 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SYSCFG_ERRLOCK  -----------------------------
// SVD Line: 10463

unsigned int SYSCFG_ERRLOCK __AT (0x40010018);



// ------------------------  Field Item: SYSCFG_ERRLOCK_SRAM_PRTY_ERR  ----------------------------
// SVD Line: 10472

//  <item> SFDITEM_FIELD__SYSCFG_ERRLOCK_SRAM_PRTY_ERR
//    <name> SRAM_PRTY_ERR </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010018) SRAM parity error flag </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ERRLOCK ) </loc>
//      <o.8..8> SRAM_PRTY_ERR
//    </check>
//  </item>
//  


// -----------------------  Field Item: SYSCFG_ERRLOCK_PVD_TIMBRK_LOCK  ---------------------------
// SVD Line: 10478

//  <item> SFDITEM_FIELD__SYSCFG_ERRLOCK_PVD_TIMBRK_LOCK
//    <name> PVD_TIMBRK_LOCK </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010018) PVD output lock to tim  break enable </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ERRLOCK ) </loc>
//      <o.2..2> PVD_TIMBRK_LOCK
//    </check>
//  </item>
//  


// --------------------  Field Item: SYSCFG_ERRLOCK_SRAM_PRTY_TIMBRK_LOCK  ------------------------
// SVD Line: 10485

//  <item> SFDITEM_FIELD__SYSCFG_ERRLOCK_SRAM_PRTY_TIMBRK_LOCK
//    <name> SRAM_PRTY_TIMBRK_LOCK </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010018) SRAM parity lock to  tim break </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ERRLOCK ) </loc>
//      <o.1..1> SRAM_PRTY_TIMBRK_LOCK
//    </check>
//  </item>
//  


// ----------------------  Field Item: SYSCFG_ERRLOCK_LOCKUP_TIMBRK_LOCK  -------------------------
// SVD Line: 10492

//  <item> SFDITEM_FIELD__SYSCFG_ERRLOCK_LOCKUP_TIMBRK_LOCK
//    <name> LOCKUP_TIMBRK_LOCK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010018) Cortex-M0 LOCKUP lock to tim  break enable </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ERRLOCK ) </loc>
//      <o.0..0> LOCKUP_TIMBRK_LOCK
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: SYSCFG_ERRLOCK  ---------------------------------
// SVD Line: 10463

//  <rtree> SFDITEM_REG__SYSCFG_ERRLOCK
//    <name> ERRLOCK </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010018) error and timer break lock </i>
//    <loc> ( (unsigned int)((SYSCFG_ERRLOCK >> 0) & 0xFFFFFFFF), ((SYSCFG_ERRLOCK = (SYSCFG_ERRLOCK & ~(0x107UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x107) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ERRLOCK_SRAM_PRTY_ERR </item>
//    <item> SFDITEM_FIELD__SYSCFG_ERRLOCK_PVD_TIMBRK_LOCK </item>
//    <item> SFDITEM_FIELD__SYSCFG_ERRLOCK_SRAM_PRTY_TIMBRK_LOCK </item>
//    <item> SFDITEM_FIELD__SYSCFG_ERRLOCK_LOCKUP_TIMBRK_LOCK </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: SYSCFG  ------------------------------------
// SVD Line: 10220

//  <view> SYSCFG
//    <name> SYSCFG </name>
//    <item> SFDITEM_REG__SYSCFG_RMAPCFG </item>
//    <item> SFDITEM_REG__SYSCFG_EXTISRC1 </item>
//    <item> SFDITEM_REG__SYSCFG_EXTISRC2 </item>
//    <item> SFDITEM_REG__SYSCFG_EXTISRC3 </item>
//    <item> SFDITEM_REG__SYSCFG_EXTISRC4 </item>
//    <item> SFDITEM_REG__SYSCFG_ERRLOCK </item>
//  </view>
//  


// -----------------------------  Register Item Address: ADC_STAT  --------------------------------
// SVD Line: 10519

unsigned int ADC_STAT __AT (0x40012400);



// -------------------------------  Field Item: ADC_STAT_WDEVT  -----------------------------------
// SVD Line: 10528

//  <item> SFDITEM_FIELD__ADC_STAT_WDEVT
//    <name> WDEVT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012400) analog watchdog event flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_STAT ) </loc>
//      <o.7..7> WDEVT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_STAT_DOVR  -----------------------------------
// SVD Line: 10534

//  <item> SFDITEM_FIELD__ADC_STAT_DOVR
//    <name> DOVR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012400) ADC data overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_STAT ) </loc>
//      <o.4..4> DOVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_STAT_EOCG  -----------------------------------
// SVD Line: 10540

//  <item> SFDITEM_FIELD__ADC_STAT_EOCG
//    <name> EOCG </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012400) End of conversion group flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_STAT ) </loc>
//      <o.3..3> EOCG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_STAT_EOCH  -----------------------------------
// SVD Line: 10546

//  <item> SFDITEM_FIELD__ADC_STAT_EOCH
//    <name> EOCH </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012400) End of channel conversion flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_STAT ) </loc>
//      <o.2..2> EOCH
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_STAT_EOSP  -----------------------------------
// SVD Line: 10552

//  <item> SFDITEM_FIELD__ADC_STAT_EOSP
//    <name> EOSP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012400) End of sampling phase flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_STAT ) </loc>
//      <o.1..1> EOSP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_STAT_EOI  ------------------------------------
// SVD Line: 10558

//  <item> SFDITEM_FIELD__ADC_STAT_EOI
//    <name> EOI </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012400) End of ADC initialization </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_STAT ) </loc>
//      <o.0..0> EOI
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: ADC_STAT  ------------------------------------
// SVD Line: 10519

//  <rtree> SFDITEM_REG__ADC_STAT
//    <name> STAT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012400) ADC status register </i>
//    <loc> ( (unsigned int)((ADC_STAT >> 0) & 0xFFFFFFFF), ((ADC_STAT = (ADC_STAT & ~(0x9FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x9F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_STAT_WDEVT </item>
//    <item> SFDITEM_FIELD__ADC_STAT_DOVR </item>
//    <item> SFDITEM_FIELD__ADC_STAT_EOCG </item>
//    <item> SFDITEM_FIELD__ADC_STAT_EOCH </item>
//    <item> SFDITEM_FIELD__ADC_STAT_EOSP </item>
//    <item> SFDITEM_FIELD__ADC_STAT_EOI </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_INTEN  --------------------------------
// SVD Line: 10566

unsigned int ADC_INTEN __AT (0x40012404);



// ------------------------------  Field Item: ADC_INTEN_WDEVTIE  ---------------------------------
// SVD Line: 10575

//  <item> SFDITEM_FIELD__ADC_INTEN_WDEVTIE
//    <name> WDEVTIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012404) analog watchdog event interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_INTEN ) </loc>
//      <o.7..7> WDEVTIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_INTEN_DATOVR  ----------------------------------
// SVD Line: 10582

//  <item> SFDITEM_FIELD__ADC_INTEN_DATOVR
//    <name> DATOVR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012404) ADC data overrun interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_INTEN ) </loc>
//      <o.4..4> DATOVR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_INTEN_EOGIE  ----------------------------------
// SVD Line: 10588

//  <item> SFDITEM_FIELD__ADC_INTEN_EOGIE
//    <name> EOGIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012404) End of conversion group interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_INTEN ) </loc>
//      <o.3..3> EOGIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_INTEN_EOC  -----------------------------------
// SVD Line: 10595

//  <item> SFDITEM_FIELD__ADC_INTEN_EOC
//    <name> EOC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012404) End of channel conversion interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_INTEN ) </loc>
//      <o.2..2> EOC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_INTEN_EOSMPL  ----------------------------------
// SVD Line: 10602

//  <item> SFDITEM_FIELD__ADC_INTEN_EOSMPL
//    <name> EOSMPL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012404) End of sampling phase interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_INTEN ) </loc>
//      <o.1..1> EOSMPL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_INTEN_EOI  -----------------------------------
// SVD Line: 10609

//  <item> SFDITEM_FIELD__ADC_INTEN_EOI
//    <name> EOI </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012404) End of ADC initialization interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_INTEN ) </loc>
//      <o.0..0> EOI
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: ADC_INTEN  -----------------------------------
// SVD Line: 10566

//  <rtree> SFDITEM_REG__ADC_INTEN
//    <name> INTEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012404) ADC interrupt enable register </i>
//    <loc> ( (unsigned int)((ADC_INTEN >> 0) & 0xFFFFFFFF), ((ADC_INTEN = (ADC_INTEN & ~(0x9FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x9F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_INTEN_WDEVTIE </item>
//    <item> SFDITEM_FIELD__ADC_INTEN_DATOVR </item>
//    <item> SFDITEM_FIELD__ADC_INTEN_EOGIE </item>
//    <item> SFDITEM_FIELD__ADC_INTEN_EOC </item>
//    <item> SFDITEM_FIELD__ADC_INTEN_EOSMPL </item>
//    <item> SFDITEM_FIELD__ADC_INTEN_EOI </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_CTR  ---------------------------------
// SVD Line: 10618

unsigned int ADC_CTR __AT (0x40012408);



// --------------------------------  Field Item: ADC_CTR_CALB  ------------------------------------
// SVD Line: 10627

//  <item> SFDITEM_FIELD__ADC_CTR_CALB
//    <name> CALB </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40012408) ADC calibration control </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CTR ) </loc>
//      <o.31..31> CALB
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CTR_ADSTOP  -----------------------------------
// SVD Line: 10633

//  <item> SFDITEM_FIELD__ADC_CTR_ADSTOP
//    <name> ADSTOP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012408) ADC stop conversion  command </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CTR ) </loc>
//      <o.4..4> ADSTOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CTR_ADSTRT  -----------------------------------
// SVD Line: 10640

//  <item> SFDITEM_FIELD__ADC_CTR_ADSTRT
//    <name> ADSTRT </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012408) ADC start conversion  command </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CTR ) </loc>
//      <o.2..2> ADSTRT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CTR_ADCOFF  -----------------------------------
// SVD Line: 10647

//  <item> SFDITEM_FIELD__ADC_CTR_ADCOFF
//    <name> ADCOFF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012408) ADC power off command </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CTR ) </loc>
//      <o.1..1> ADCOFF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CTR_ADCON  -----------------------------------
// SVD Line: 10653

//  <item> SFDITEM_FIELD__ADC_CTR_ADCON
//    <name> ADCON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012408) ADC power on command </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CTR ) </loc>
//      <o.0..0> ADCON
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CTR  ------------------------------------
// SVD Line: 10618

//  <rtree> SFDITEM_REG__ADC_CTR
//    <name> CTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012408) ADC general control register </i>
//    <loc> ( (unsigned int)((ADC_CTR >> 0) & 0xFFFFFFFF), ((ADC_CTR = (ADC_CTR & ~(0x80000017UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80000017) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CTR_CALB </item>
//    <item> SFDITEM_FIELD__ADC_CTR_ADSTOP </item>
//    <item> SFDITEM_FIELD__ADC_CTR_ADSTRT </item>
//    <item> SFDITEM_FIELD__ADC_CTR_ADCOFF </item>
//    <item> SFDITEM_FIELD__ADC_CTR_ADCON </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_CFG  ---------------------------------
// SVD Line: 10661

unsigned int ADC_CFG __AT (0x4001240C);



// -------------------------------  Field Item: ADC_CFG_WDGCHAN  ----------------------------------
// SVD Line: 10670

//  <item> SFDITEM_FIELD__ADC_CFG_WDGCHAN
//    <name> WDGCHAN </name>
//    <rw> 
//    <i> [Bits 30..26] RW (@ 0x4001240C) Analog watchdog monitor channel  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFG >> 26) & 0x1F), ((ADC_CFG = (ADC_CFG & ~(0x1FUL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_CFG_WDGEN  -----------------------------------
// SVD Line: 10677

//  <item> SFDITEM_FIELD__ADC_CFG_WDGEN
//    <name> WDGEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4001240C) Analog watchdog enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFG ) </loc>
//      <o.23..23> WDGEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFG_WDGCHMODE  ---------------------------------
// SVD Line: 10683

//  <item> SFDITEM_FIELD__ADC_CFG_WDGCHMODE
//    <name> WDGCHMODE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4001240C) Analog watchdog channel monitor  mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFG ) </loc>
//      <o.22..22> WDGCHMODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFG_DISCONT  ----------------------------------
// SVD Line: 10690

//  <item> SFDITEM_FIELD__ADC_CFG_DISCONT
//    <name> DISCONT </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4001240C) Discontinuous conversion mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFG ) </loc>
//      <o.16..16> DISCONT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFG_ATSTDBY  ----------------------------------
// SVD Line: 10696

//  <item> SFDITEM_FIELD__ADC_CFG_ATSTDBY
//    <name> ATSTDBY </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001240C) auto standby mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFG ) </loc>
//      <o.15..15> ATSTDBY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CFG_PAUSE  -----------------------------------
// SVD Line: 10702

//  <item> SFDITEM_FIELD__ADC_CFG_PAUSE
//    <name> PAUSE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001240C) conversion pause mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFG ) </loc>
//      <o.14..14> PAUSE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CFG_GCONT  -----------------------------------
// SVD Line: 10708

//  <item> SFDITEM_FIELD__ADC_CFG_GCONT
//    <name> GCONT </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001240C) Group conversion Single/continuous  mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFG ) </loc>
//      <o.13..13> GCONT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFG_DOVRWRT  ----------------------------------
// SVD Line: 10715

//  <item> SFDITEM_FIELD__ADC_CFG_DOVRWRT
//    <name> DOVRWRT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001240C) Coversion data overrun overwriten  mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFG ) </loc>
//      <o.12..12> DOVRWRT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFG_TRGMODE  ----------------------------------
// SVD Line: 10722

//  <item> SFDITEM_FIELD__ADC_CFG_TRGMODE
//    <name> TRGMODE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4001240C) Coverstion Trigger mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFG >> 10) & 0x3), ((ADC_CFG = (ADC_CFG & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFG_HTRGSEL  ----------------------------------
// SVD Line: 10728

//  <item> SFDITEM_FIELD__ADC_CFG_HTRGSEL
//    <name> HTRGSEL </name>
//    <rw> 
//    <i> [Bits 8..6] RW (@ 0x4001240C) Hardware trigger source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFG >> 6) & 0x7), ((ADC_CFG = (ADC_CFG & ~(0x7UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFG_DATALG  -----------------------------------
// SVD Line: 10734

//  <item> SFDITEM_FIELD__ADC_CFG_DATALG
//    <name> DATALG </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001240C) Coversion data format alignment </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFG ) </loc>
//      <o.5..5> DATALG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFG_DATRES  -----------------------------------
// SVD Line: 10740

//  <item> SFDITEM_FIELD__ADC_CFG_DATRES
//    <name> DATRES </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x4001240C) Coversion data reselution </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFG >> 3) & 0x3), ((ADC_CFG = (ADC_CFG & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_CFG_CGDIR  -----------------------------------
// SVD Line: 10746

//  <item> SFDITEM_FIELD__ADC_CFG_CGDIR
//    <name> CGDIR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001240C) Coveration group sequence  direction </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFG ) </loc>
//      <o.2..2> CGDIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFG_DMAMODE  ----------------------------------
// SVD Line: 10753

//  <item> SFDITEM_FIELD__ADC_CFG_DMAMODE
//    <name> DMAMODE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001240C) Direct memory access  single/circle mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFG ) </loc>
//      <o.1..1> DMAMODE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CFG_DMAEN  -----------------------------------
// SVD Line: 10760

//  <item> SFDITEM_FIELD__ADC_CFG_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001240C) Direct memory access  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFG ) </loc>
//      <o.0..0> DMAEN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CFG  ------------------------------------
// SVD Line: 10661

//  <rtree> SFDITEM_REG__ADC_CFG
//    <name> CFG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001240C) configuration register 1 </i>
//    <loc> ( (unsigned int)((ADC_CFG >> 0) & 0xFFFFFFFF), ((ADC_CFG = (ADC_CFG & ~(0x7CC1FDFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7CC1FDFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CFG_WDGCHAN </item>
//    <item> SFDITEM_FIELD__ADC_CFG_WDGEN </item>
//    <item> SFDITEM_FIELD__ADC_CFG_WDGCHMODE </item>
//    <item> SFDITEM_FIELD__ADC_CFG_DISCONT </item>
//    <item> SFDITEM_FIELD__ADC_CFG_ATSTDBY </item>
//    <item> SFDITEM_FIELD__ADC_CFG_PAUSE </item>
//    <item> SFDITEM_FIELD__ADC_CFG_GCONT </item>
//    <item> SFDITEM_FIELD__ADC_CFG_DOVRWRT </item>
//    <item> SFDITEM_FIELD__ADC_CFG_TRGMODE </item>
//    <item> SFDITEM_FIELD__ADC_CFG_HTRGSEL </item>
//    <item> SFDITEM_FIELD__ADC_CFG_DATALG </item>
//    <item> SFDITEM_FIELD__ADC_CFG_DATRES </item>
//    <item> SFDITEM_FIELD__ADC_CFG_CGDIR </item>
//    <item> SFDITEM_FIELD__ADC_CFG_DMAMODE </item>
//    <item> SFDITEM_FIELD__ADC_CFG_DMAEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_CLK  ---------------------------------
// SVD Line: 10769

unsigned int ADC_CLK __AT (0x40012410);



// --------------------------------  Field Item: ADC_CLK_CKSRC  -----------------------------------
// SVD Line: 10778

//  <item> SFDITEM_FIELD__ADC_CLK_CKSRC
//    <name> CKSRC </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40012410) ADC clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CLK >> 30) & 0x3), ((ADC_CLK = (ADC_CLK & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CLK  ------------------------------------
// SVD Line: 10769

//  <rtree> SFDITEM_REG__ADC_CLK
//    <name> CLK </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012410) clock source register </i>
//    <loc> ( (unsigned int)((ADC_CLK >> 0) & 0xFFFFFFFF), ((ADC_CLK = (ADC_CLK & ~(0xC0000000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC0000000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CLK_CKSRC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_SMPLR  --------------------------------
// SVD Line: 10786

unsigned int ADC_SMPLR __AT (0x40012414);



// -------------------------------  Field Item: ADC_SMPLR_SMPLT  ----------------------------------
// SVD Line: 10795

//  <item> SFDITEM_FIELD__ADC_SMPLR_SMPLT
//    <name> SMPLT </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40012414) Sampling time selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPLR >> 0) & 0x7), ((ADC_SMPLR = (ADC_SMPLR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SMPLR  -----------------------------------
// SVD Line: 10786

//  <rtree> SFDITEM_REG__ADC_SMPLR
//    <name> SMPLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012414) sampling time register </i>
//    <loc> ( (unsigned int)((ADC_SMPLR >> 0) & 0xFFFFFFFF), ((ADC_SMPLR = (ADC_SMPLR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SMPLR_SMPLT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_WDTH  --------------------------------
// SVD Line: 10803

unsigned int ADC_WDTH __AT (0x40012420);



// --------------------------------  Field Item: ADC_WDTH_HITH  -----------------------------------
// SVD Line: 10812

//  <item> SFDITEM_FIELD__ADC_WDTH_HITH
//    <name> HITH </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x40012420) Analog watchdog higher  threshold </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_WDTH >> 16) & 0xFFF), ((ADC_WDTH = (ADC_WDTH & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_WDTH_LOTH  -----------------------------------
// SVD Line: 10819

//  <item> SFDITEM_FIELD__ADC_WDTH_LOTH
//    <name> LOTH </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012420) Analog watchdog lower  threshold </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_WDTH >> 0) & 0xFFF), ((ADC_WDTH = (ADC_WDTH & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_WDTH  ------------------------------------
// SVD Line: 10803

//  <rtree> SFDITEM_REG__ADC_WDTH
//    <name> WDTH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012420) Analog watchdog threshold register </i>
//    <loc> ( (unsigned int)((ADC_WDTH >> 0) & 0xFFFFFFFF), ((ADC_WDTH = (ADC_WDTH & ~(0xFFF0FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_WDTH_HITH </item>
//    <item> SFDITEM_FIELD__ADC_WDTH_LOTH </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: ADC_CHANSEL  -------------------------------
// SVD Line: 10828

unsigned int ADC_CHANSEL __AT (0x40012428);



// ----------------------------  Field Item: ADC_CHANSEL_CHANSEL18  -------------------------------
// SVD Line: 10837

//  <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL18
//    <name> CHANSEL18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40012428) conversion channel selection x </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHANSEL ) </loc>
//      <o.18..18> CHANSEL18
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CHANSEL_CHANSEL17  -------------------------------
// SVD Line: 10843

//  <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL17
//    <name> CHANSEL17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40012428) conversion channel selection x </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHANSEL ) </loc>
//      <o.17..17> CHANSEL17
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CHANSEL_CHANSEL16  -------------------------------
// SVD Line: 10849

//  <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL16
//    <name> CHANSEL16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012428) conversion channel selection x </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHANSEL ) </loc>
//      <o.16..16> CHANSEL16
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CHANSEL_CHANSEL15  -------------------------------
// SVD Line: 10855

//  <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL15
//    <name> CHANSEL15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012428) conversion channel selection x </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHANSEL ) </loc>
//      <o.15..15> CHANSEL15
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CHANSEL_CHANSEL14  -------------------------------
// SVD Line: 10861

//  <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL14
//    <name> CHANSEL14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012428) conversion channel selection x </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHANSEL ) </loc>
//      <o.14..14> CHANSEL14
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CHANSEL_CHANSEL13  -------------------------------
// SVD Line: 10867

//  <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL13
//    <name> CHANSEL13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012428) conversion channel selection x </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHANSEL ) </loc>
//      <o.13..13> CHANSEL13
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CHANSEL_CHANSEL12  -------------------------------
// SVD Line: 10873

//  <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL12
//    <name> CHANSEL12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012428) conversion channel selection x </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHANSEL ) </loc>
//      <o.12..12> CHANSEL12
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CHANSEL_CHANSEL11  -------------------------------
// SVD Line: 10879

//  <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL11
//    <name> CHANSEL11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012428) conversion channel selection x </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHANSEL ) </loc>
//      <o.11..11> CHANSEL11
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CHANSEL_CHANSEL10  -------------------------------
// SVD Line: 10885

//  <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL10
//    <name> CHANSEL10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012428) conversion channel selection x </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHANSEL ) </loc>
//      <o.10..10> CHANSEL10
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CHANSEL_CHANSEL9  --------------------------------
// SVD Line: 10891

//  <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL9
//    <name> CHANSEL9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012428) conversion channel selection x </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHANSEL ) </loc>
//      <o.9..9> CHANSEL9
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CHANSEL_CHANSEL8  --------------------------------
// SVD Line: 10897

//  <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL8
//    <name> CHANSEL8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012428) conversion channel selection x </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHANSEL ) </loc>
//      <o.8..8> CHANSEL8
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CHANSEL_CHANSEL7  --------------------------------
// SVD Line: 10903

//  <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL7
//    <name> CHANSEL7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012428) conversion channel selection x </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHANSEL ) </loc>
//      <o.7..7> CHANSEL7
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CHANSEL_CHANSEL6  --------------------------------
// SVD Line: 10909

//  <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL6
//    <name> CHANSEL6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012428) conversion channel selection x </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHANSEL ) </loc>
//      <o.6..6> CHANSEL6
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CHANSEL_CHANSEL5  --------------------------------
// SVD Line: 10915

//  <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL5
//    <name> CHANSEL5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012428) conversion channel selection x </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHANSEL ) </loc>
//      <o.5..5> CHANSEL5
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CHANSEL_CHANSEL4  --------------------------------
// SVD Line: 10921

//  <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL4
//    <name> CHANSEL4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012428) conversion channel selection x </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHANSEL ) </loc>
//      <o.4..4> CHANSEL4
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CHANSEL_CHANSEL3  --------------------------------
// SVD Line: 10927

//  <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL3
//    <name> CHANSEL3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012428) conversion channel selection x </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHANSEL ) </loc>
//      <o.3..3> CHANSEL3
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CHANSEL_CHANSEL2  --------------------------------
// SVD Line: 10933

//  <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL2
//    <name> CHANSEL2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012428) conversion channel selection x </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHANSEL ) </loc>
//      <o.2..2> CHANSEL2
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CHANSEL_CHANSEL1  --------------------------------
// SVD Line: 10939

//  <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL1
//    <name> CHANSEL1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012428) conversion channel selection x </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHANSEL ) </loc>
//      <o.1..1> CHANSEL1
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CHANSEL_CHANSEL0  --------------------------------
// SVD Line: 10945

//  <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL0
//    <name> CHANSEL0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012428) conversion channel selection x </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHANSEL ) </loc>
//      <o.0..0> CHANSEL0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: ADC_CHANSEL  ----------------------------------
// SVD Line: 10828

//  <rtree> SFDITEM_REG__ADC_CHANSEL
//    <name> CHANSEL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012428) conversion channel selection register </i>
//    <loc> ( (unsigned int)((ADC_CHANSEL >> 0) & 0xFFFFFFFF), ((ADC_CHANSEL = (ADC_CHANSEL & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL18 </item>
//    <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL17 </item>
//    <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL16 </item>
//    <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL15 </item>
//    <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL14 </item>
//    <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL13 </item>
//    <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL12 </item>
//    <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL11 </item>
//    <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL10 </item>
//    <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL9 </item>
//    <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL8 </item>
//    <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL7 </item>
//    <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL6 </item>
//    <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL5 </item>
//    <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL4 </item>
//    <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL3 </item>
//    <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL2 </item>
//    <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL1 </item>
//    <item> SFDITEM_FIELD__ADC_CHANSEL_CHANSEL0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_OUTDAT  -------------------------------
// SVD Line: 10953

unsigned int ADC_OUTDAT __AT (0x40012440);



// ------------------------------  Field Item: ADC_OUTDAT_OUTDAT  ---------------------------------
// SVD Line: 10962

//  <item> SFDITEM_FIELD__ADC_OUTDAT_OUTDAT
//    <name> OUTDAT </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012440) conversion output data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_OUTDAT >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_OUTDAT  -----------------------------------
// SVD Line: 10953

//  <rtree> SFDITEM_REG__ADC_OUTDAT
//    <name> OUTDAT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012440) conversion output data register </i>
//    <loc> ( (unsigned int)((ADC_OUTDAT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_OUTDAT_OUTDAT </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: ADC_INNCHEN  -------------------------------
// SVD Line: 10970

unsigned int ADC_INNCHEN __AT (0x40012708);



// -----------------------------  Field Item: ADC_INNCHEN_VBATMEN  --------------------------------
// SVD Line: 10980

//  <item> SFDITEM_FIELD__ADC_INNCHEN_VBATMEN
//    <name> VBATMEN </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40012708) VBAT monitor enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_INNCHEN ) </loc>
//      <o.24..24> VBATMEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_INNCHEN_TPSEN  ---------------------------------
// SVD Line: 10986

//  <item> SFDITEM_FIELD__ADC_INNCHEN_TPSEN
//    <name> TPSEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012708) Temperature sensor enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_INNCHEN ) </loc>
//      <o.23..23> TPSEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_INNCHEN_VREFINTEN  -------------------------------
// SVD Line: 10992

//  <item> SFDITEM_FIELD__ADC_INNCHEN_VREFINTEN
//    <name> VREFINTEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012708) VREFINT enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_INNCHEN ) </loc>
//      <o.22..22> VREFINTEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: ADC_INNCHEN  ----------------------------------
// SVD Line: 10970

//  <rtree> SFDITEM_REG__ADC_INNCHEN
//    <name> INNCHEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012708) internal conversion channel enable  register </i>
//    <loc> ( (unsigned int)((ADC_INNCHEN >> 0) & 0xFFFFFFFF), ((ADC_INNCHEN = (ADC_INNCHEN & ~(0x1C00000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1C00000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_INNCHEN_VBATMEN </item>
//    <item> SFDITEM_FIELD__ADC_INNCHEN_TPSEN </item>
//    <item> SFDITEM_FIELD__ADC_INNCHEN_VREFINTEN </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: ADC  --------------------------------------
// SVD Line: 10503

//  <view> ADC
//    <name> ADC </name>
//    <item> SFDITEM_REG__ADC_STAT </item>
//    <item> SFDITEM_REG__ADC_INTEN </item>
//    <item> SFDITEM_REG__ADC_CTR </item>
//    <item> SFDITEM_REG__ADC_CFG </item>
//    <item> SFDITEM_REG__ADC_CLK </item>
//    <item> SFDITEM_REG__ADC_SMPLR </item>
//    <item> SFDITEM_REG__ADC_WDTH </item>
//    <item> SFDITEM_REG__ADC_CHANSEL </item>
//    <item> SFDITEM_REG__ADC_OUTDAT </item>
//    <item> SFDITEM_REG__ADC_INNCHEN </item>
//  </view>
//  


// ---------------------------  Register Item Address: USART1_CTR1  -------------------------------
// SVD Line: 11019

unsigned int USART1_CTR1 __AT (0x40013800);



// ------------------------------  Field Item: USART1_CTR1_BTCIE  ---------------------------------
// SVD Line: 11028

//  <item> SFDITEM_FIELD__USART1_CTR1_BTCIE
//    <name> BTCIE </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40013800) Enable bit for Block transmit  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR1 ) </loc>
//      <o.27..27> BTCIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CTR1_OVRTIE  ---------------------------------
// SVD Line: 11035

//  <item> SFDITEM_FIELD__USART1_CTR1_OVRTIE
//    <name> OVRTIE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40013800) Enable bit for Receiver overtime  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR1 ) </loc>
//      <o.26..26> OVRTIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CTR1_PRETDE  ---------------------------------
// SVD Line: 11042

//  <item> SFDITEM_FIELD__USART1_CTR1_PRETDE
//    <name> PRETDE </name>
//    <rw> 
//    <i> [Bits 25..21] RW (@ 0x40013800) Pre-active time for Driver  Enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CTR1 >> 21) & 0x1F), ((USART1_CTR1 = (USART1_CTR1 & ~(0x1FUL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART1_CTR1_POSTDE  ---------------------------------
// SVD Line: 11049

//  <item> SFDITEM_FIELD__USART1_CTR1_POSTDE
//    <name> POSTDE </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40013800) Pos-active time for Driver  Enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CTR1 >> 16) & 0x1F), ((USART1_CTR1 = (USART1_CTR1 & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR1_OVRS  ----------------------------------
// SVD Line: 11056

//  <item> SFDITEM_FIELD__USART1_CTR1_OVRS
//    <name> OVRS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013800) Oversampling selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR1 ) </loc>
//      <o.15..15> OVRS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR1_CMIE  ----------------------------------
// SVD Line: 11062

//  <item> SFDITEM_FIELD__USART1_CTR1_CMIE
//    <name> CMIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013800) Enable bit for Character  match interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR1 ) </loc>
//      <o.14..14> CMIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CTR1_RXMSKEN  --------------------------------
// SVD Line: 11069

//  <item> SFDITEM_FIELD__USART1_CTR1_RXMSKEN
//    <name> RXMSKEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013800) Reception mask mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR1 ) </loc>
//      <o.13..13> RXMSKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CTR1_DL  -----------------------------------
// SVD Line: 11075

//  <item> SFDITEM_FIELD__USART1_CTR1_DL
//    <name> DL </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013800) Data length </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR1 ) </loc>
//      <o.12..12> DL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CTR1_RXWKUPS  --------------------------------
// SVD Line: 11081

//  <item> SFDITEM_FIELD__USART1_CTR1_RXWKUPS
//    <name> RXWKUPS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013800) Receiver wakeup selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR1 ) </loc>
//      <o.11..11> RXWKUPS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CTR1_PEN  ----------------------------------
// SVD Line: 11087

//  <item> SFDITEM_FIELD__USART1_CTR1_PEN
//    <name> PEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013800) Parity enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR1 ) </loc>
//      <o.10..10> PEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR1_ODDS  ----------------------------------
// SVD Line: 11093

//  <item> SFDITEM_FIELD__USART1_CTR1_ODDS
//    <name> ODDS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013800) Odd parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR1 ) </loc>
//      <o.9..9> ODDS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CTR1_PERRIE  ---------------------------------
// SVD Line: 11099

//  <item> SFDITEM_FIELD__USART1_CTR1_PERRIE
//    <name> PERRIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013800) Enable bit for parity err  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR1 ) </loc>
//      <o.8..8> PERRIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR1_TXEIE  ---------------------------------
// SVD Line: 11106

//  <item> SFDITEM_FIELD__USART1_CTR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013800) Enable bit for transmit empty  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR1_TCIE  ----------------------------------
// SVD Line: 11113

//  <item> SFDITEM_FIELD__USART1_CTR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013800) Enable bit for transmit  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CTR1_RXNEIE  ---------------------------------
// SVD Line: 11120

//  <item> SFDITEM_FIELD__USART1_CTR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013800) Enable bit for RXNE interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CTR1_IDLEIE  ---------------------------------
// SVD Line: 11126

//  <item> SFDITEM_FIELD__USART1_CTR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013800) Enable bit for IDLE interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CTR1_TEN  ----------------------------------
// SVD Line: 11132

//  <item> SFDITEM_FIELD__USART1_CTR1_TEN
//    <name> TEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013800) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR1 ) </loc>
//      <o.3..3> TEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CTR1_REN  ----------------------------------
// SVD Line: 11138

//  <item> SFDITEM_FIELD__USART1_CTR1_REN
//    <name> REN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013800) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR1 ) </loc>
//      <o.2..2> REN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART1_CTR1_WKUPSTOP  --------------------------------
// SVD Line: 11144

//  <item> SFDITEM_FIELD__USART1_CTR1_WKUPSTOP
//    <name> WKUPSTOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013800) Wakeup mcu from stop mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR1 ) </loc>
//      <o.1..1> WKUPSTOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CTR1_UEN  ----------------------------------
// SVD Line: 11150

//  <item> SFDITEM_FIELD__USART1_CTR1_UEN
//    <name> UEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013800) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR1 ) </loc>
//      <o.0..0> UEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CTR1  ----------------------------------
// SVD Line: 11019

//  <rtree> SFDITEM_REG__USART1_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013800) Control register 1 </i>
//    <loc> ( (unsigned int)((USART1_CTR1 >> 0) & 0xFFFFFFFF), ((USART1_CTR1 = (USART1_CTR1 & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CTR1_BTCIE </item>
//    <item> SFDITEM_FIELD__USART1_CTR1_OVRTIE </item>
//    <item> SFDITEM_FIELD__USART1_CTR1_PRETDE </item>
//    <item> SFDITEM_FIELD__USART1_CTR1_POSTDE </item>
//    <item> SFDITEM_FIELD__USART1_CTR1_OVRS </item>
//    <item> SFDITEM_FIELD__USART1_CTR1_CMIE </item>
//    <item> SFDITEM_FIELD__USART1_CTR1_RXMSKEN </item>
//    <item> SFDITEM_FIELD__USART1_CTR1_DL </item>
//    <item> SFDITEM_FIELD__USART1_CTR1_RXWKUPS </item>
//    <item> SFDITEM_FIELD__USART1_CTR1_PEN </item>
//    <item> SFDITEM_FIELD__USART1_CTR1_ODDS </item>
//    <item> SFDITEM_FIELD__USART1_CTR1_PERRIE </item>
//    <item> SFDITEM_FIELD__USART1_CTR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART1_CTR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART1_CTR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART1_CTR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART1_CTR1_TEN </item>
//    <item> SFDITEM_FIELD__USART1_CTR1_REN </item>
//    <item> SFDITEM_FIELD__USART1_CTR1_WKUPSTOP </item>
//    <item> SFDITEM_FIELD__USART1_CTR1_UEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART1_CTR2  -------------------------------
// SVD Line: 11158

unsigned int USART1_CTR2 __AT (0x40013804);



// -----------------------------  Field Item: USART1_CTR2_UADR_4  ---------------------------------
// SVD Line: 11167

//  <item> SFDITEM_FIELD__USART1_CTR2_UADR_4
//    <name> UADR_4 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40013804) USART Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CTR2 >> 28) & 0xF), ((USART1_CTR2 = (USART1_CTR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART1_CTR2_UADR_0  ---------------------------------
// SVD Line: 11173

//  <item> SFDITEM_FIELD__USART1_CTR2_UADR_0
//    <name> UADR_0 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40013804) USART Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CTR2 >> 24) & 0xF), ((USART1_CTR2 = (USART1_CTR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR2_ROTEN  ---------------------------------
// SVD Line: 11179

//  <item> SFDITEM_FIELD__USART1_CTR2_ROTEN
//    <name> ROTEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40013804) Receiver overtime enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR2 ) </loc>
//      <o.23..23> ROTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CTR2_ABRSEL  ---------------------------------
// SVD Line: 11185

//  <item> SFDITEM_FIELD__USART1_CTR2_ABRSEL
//    <name> ABRSEL </name>
//    <rw> 
//    <i> [Bits 22..21] RW (@ 0x40013804) Auto baud rate mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CTR2 >> 21) & 0x3), ((USART1_CTR2 = (USART1_CTR2 & ~(0x3UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR2_ABREN  ---------------------------------
// SVD Line: 11191

//  <item> SFDITEM_FIELD__USART1_CTR2_ABREN
//    <name> ABREN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40013804) Auto baud rate enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR2 ) </loc>
//      <o.20..20> ABREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR2_MSBF  ----------------------------------
// SVD Line: 11197

//  <item> SFDITEM_FIELD__USART1_CTR2_MSBF
//    <name> MSBF </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40013804) MSB first </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR2 ) </loc>
//      <o.19..19> MSBF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR2_DINV  ----------------------------------
// SVD Line: 11203

//  <item> SFDITEM_FIELD__USART1_CTR2_DINV
//    <name> DINV </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40013804) Data bit inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR2 ) </loc>
//      <o.18..18> DINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR2_TXINV  ---------------------------------
// SVD Line: 11209

//  <item> SFDITEM_FIELD__USART1_CTR2_TXINV
//    <name> TXINV </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40013804) TX pin inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR2 ) </loc>
//      <o.17..17> TXINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR2_RXINV  ---------------------------------
// SVD Line: 11215

//  <item> SFDITEM_FIELD__USART1_CTR2_RXINV
//    <name> RXINV </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40013804) RX pin inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR2 ) </loc>
//      <o.16..16> RXINV
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART1_CTR2_TXRXSWAP  --------------------------------
// SVD Line: 11221

//  <item> SFDITEM_FIELD__USART1_CTR2_TXRXSWAP
//    <name> TXRXSWAP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013804) TX/RX pins swap enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR2 ) </loc>
//      <o.15..15> TXRXSWAP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR2_LINEN  ---------------------------------
// SVD Line: 11227

//  <item> SFDITEM_FIELD__USART1_CTR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013804) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CTR2_STOPLEN  --------------------------------
// SVD Line: 11233

//  <item> SFDITEM_FIELD__USART1_CTR2_STOPLEN
//    <name> STOPLEN </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40013804) STOP bits length </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CTR2 >> 12) & 0x3), ((USART1_CTR2 = (USART1_CTR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR2_CKEN  ----------------------------------
// SVD Line: 11239

//  <item> SFDITEM_FIELD__USART1_CTR2_CKEN
//    <name> CKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013804) CK pin enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR2 ) </loc>
//      <o.11..11> CKEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR2_CPOL  ----------------------------------
// SVD Line: 11245

//  <item> SFDITEM_FIELD__USART1_CTR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013804) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR2_CPHA  ----------------------------------
// SVD Line: 11251

//  <item> SFDITEM_FIELD__USART1_CTR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013804) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR2_CKLEN  ---------------------------------
// SVD Line: 11257

//  <item> SFDITEM_FIELD__USART1_CTR2_CKLEN
//    <name> CKLEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013804) LCK length </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR2 ) </loc>
//      <o.8..8> CKLEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR2_LBDIE  ---------------------------------
// SVD Line: 11263

//  <item> SFDITEM_FIELD__USART1_CTR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013804) Enable bit for LIN break frame  detection interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART1_CTR2_LINBRK11  --------------------------------
// SVD Line: 11270

//  <item> SFDITEM_FIELD__USART1_CTR2_LINBRK11
//    <name> LINBRK11 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013804) 11-bit break frame detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR2 ) </loc>
//      <o.5..5> LINBRK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR2_ADRM7  ---------------------------------
// SVD Line: 11276

//  <item> SFDITEM_FIELD__USART1_CTR2_ADRM7
//    <name> ADRM7 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013804) 4bit/7bit Address Detection selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR2 ) </loc>
//      <o.4..4> ADRM7
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CTR2  ----------------------------------
// SVD Line: 11158

//  <rtree> SFDITEM_REG__USART1_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013804) Control register 2 </i>
//    <loc> ( (unsigned int)((USART1_CTR2 >> 0) & 0xFFFFFFFF), ((USART1_CTR2 = (USART1_CTR2 & ~(0xFFFFFF70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CTR2_UADR_4 </item>
//    <item> SFDITEM_FIELD__USART1_CTR2_UADR_0 </item>
//    <item> SFDITEM_FIELD__USART1_CTR2_ROTEN </item>
//    <item> SFDITEM_FIELD__USART1_CTR2_ABRSEL </item>
//    <item> SFDITEM_FIELD__USART1_CTR2_ABREN </item>
//    <item> SFDITEM_FIELD__USART1_CTR2_MSBF </item>
//    <item> SFDITEM_FIELD__USART1_CTR2_DINV </item>
//    <item> SFDITEM_FIELD__USART1_CTR2_TXINV </item>
//    <item> SFDITEM_FIELD__USART1_CTR2_RXINV </item>
//    <item> SFDITEM_FIELD__USART1_CTR2_TXRXSWAP </item>
//    <item> SFDITEM_FIELD__USART1_CTR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART1_CTR2_STOPLEN </item>
//    <item> SFDITEM_FIELD__USART1_CTR2_CKEN </item>
//    <item> SFDITEM_FIELD__USART1_CTR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART1_CTR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART1_CTR2_CKLEN </item>
//    <item> SFDITEM_FIELD__USART1_CTR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART1_CTR2_LINBRK11 </item>
//    <item> SFDITEM_FIELD__USART1_CTR2_ADRM7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART1_CTR3  -------------------------------
// SVD Line: 11284

unsigned int USART1_CTR3 __AT (0x40013808);



// -----------------------------  Field Item: USART1_CTR3_WKUPIE  ---------------------------------
// SVD Line: 11293

//  <item> SFDITEM_FIELD__USART1_CTR3_WKUPIE
//    <name> WKUPIE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40013808) Enable bit for Wakeup from  Stop mode interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR3 ) </loc>
//      <o.22..22> WKUPIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART1_CTR3_WKUPMTHD  --------------------------------
// SVD Line: 11300

//  <item> SFDITEM_FIELD__USART1_CTR3_WKUPMTHD
//    <name> WKUPMTHD </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40013808) Wakeup from Stop mode method </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CTR3 >> 20) & 0x3), ((USART1_CTR3 = (USART1_CTR3 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART1_CTR3_SCANUM  ---------------------------------
// SVD Line: 11306

//  <item> SFDITEM_FIELD__USART1_CTR3_SCANUM
//    <name> SCANUM </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0x40013808) Number of Smartcard auto-retry times </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CTR3 >> 17) & 0x7), ((USART1_CTR3 = (USART1_CTR3 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR3_DEPS  ----------------------------------
// SVD Line: 11312

//  <item> SFDITEM_FIELD__USART1_CTR3_DEPS
//    <name> DEPS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013808) DE polarity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR3 ) </loc>
//      <o.15..15> DEPS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CTR3_DEN  ----------------------------------
// SVD Line: 11318

//  <item> SFDITEM_FIELD__USART1_CTR3_DEN
//    <name> DEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013808) DE enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR3 ) </loc>
//      <o.14..14> DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR3_DRMRE  ---------------------------------
// SVD Line: 11324

//  <item> SFDITEM_FIELD__USART1_CTR3_DRMRE
//    <name> DRMRE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013808) DMA request mask on Reception  Error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR3 ) </loc>
//      <o.13..13> DRMRE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CTR3_NORXOF  ---------------------------------
// SVD Line: 11331

//  <item> SFDITEM_FIELD__USART1_CTR3_NORXOF
//    <name> NORXOF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013808) No Receive Overflow detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR3 ) </loc>
//      <o.12..12> NORXOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR3_SPMS  ----------------------------------
// SVD Line: 11337

//  <item> SFDITEM_FIELD__USART1_CTR3_SPMS
//    <name> SPMS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013808) Sample method selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR3 ) </loc>
//      <o.11..11> SPMS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR3_CTSIE  ---------------------------------
// SVD Line: 11343

//  <item> SFDITEM_FIELD__USART1_CTR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013808) Enable bit for CTS interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR3_CTSEN  ---------------------------------
// SVD Line: 11349

//  <item> SFDITEM_FIELD__USART1_CTR3_CTSEN
//    <name> CTSEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013808) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR3 ) </loc>
//      <o.9..9> CTSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR3_RTSEN  ---------------------------------
// SVD Line: 11355

//  <item> SFDITEM_FIELD__USART1_CTR3_RTSEN
//    <name> RTSEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013808) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR3 ) </loc>
//      <o.8..8> RTSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR3_TXDMA  ---------------------------------
// SVD Line: 11361

//  <item> SFDITEM_FIELD__USART1_CTR3_TXDMA
//    <name> TXDMA </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013808) Transmit with DMA </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR3 ) </loc>
//      <o.7..7> TXDMA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR3_RXDMA  ---------------------------------
// SVD Line: 11367

//  <item> SFDITEM_FIELD__USART1_CTR3_RXDMA
//    <name> RXDMA </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013808) Receive with DMA </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR3 ) </loc>
//      <o.6..6> RXDMA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR3_SCEN  ----------------------------------
// SVD Line: 11373

//  <item> SFDITEM_FIELD__USART1_CTR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013808) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CTR3_SCNACK  ---------------------------------
// SVD Line: 11379

//  <item> SFDITEM_FIELD__USART1_CTR3_SCNACK
//    <name> SCNACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013808) Smartcard transmit NACK in parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR3 ) </loc>
//      <o.4..4> SCNACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR3_HDEN  ----------------------------------
// SVD Line: 11385

//  <item> SFDITEM_FIELD__USART1_CTR3_HDEN
//    <name> HDEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013808) Half-duplex enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR3 ) </loc>
//      <o.3..3> HDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR3_IRMS  ----------------------------------
// SVD Line: 11391

//  <item> SFDITEM_FIELD__USART1_CTR3_IRMS
//    <name> IRMS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013808) IrDA mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR3 ) </loc>
//      <o.2..2> IRMS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CTR3_IRDAEN  ---------------------------------
// SVD Line: 11397

//  <item> SFDITEM_FIELD__USART1_CTR3_IRDAEN
//    <name> IRDAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013808) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR3 ) </loc>
//      <o.1..1> IRDAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CTR3_ERRIE  ---------------------------------
// SVD Line: 11403

//  <item> SFDITEM_FIELD__USART1_CTR3_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013808) Enable bit for Error interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CTR3 ) </loc>
//      <o.0..0> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CTR3  ----------------------------------
// SVD Line: 11284

//  <rtree> SFDITEM_REG__USART1_CTR3
//    <name> CTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013808) Control register 3 </i>
//    <loc> ( (unsigned int)((USART1_CTR3 >> 0) & 0xFFFFFFFF), ((USART1_CTR3 = (USART1_CTR3 & ~(0x7EFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7EFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CTR3_WKUPIE </item>
//    <item> SFDITEM_FIELD__USART1_CTR3_WKUPMTHD </item>
//    <item> SFDITEM_FIELD__USART1_CTR3_SCANUM </item>
//    <item> SFDITEM_FIELD__USART1_CTR3_DEPS </item>
//    <item> SFDITEM_FIELD__USART1_CTR3_DEN </item>
//    <item> SFDITEM_FIELD__USART1_CTR3_DRMRE </item>
//    <item> SFDITEM_FIELD__USART1_CTR3_NORXOF </item>
//    <item> SFDITEM_FIELD__USART1_CTR3_SPMS </item>
//    <item> SFDITEM_FIELD__USART1_CTR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART1_CTR3_CTSEN </item>
//    <item> SFDITEM_FIELD__USART1_CTR3_RTSEN </item>
//    <item> SFDITEM_FIELD__USART1_CTR3_TXDMA </item>
//    <item> SFDITEM_FIELD__USART1_CTR3_RXDMA </item>
//    <item> SFDITEM_FIELD__USART1_CTR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART1_CTR3_SCNACK </item>
//    <item> SFDITEM_FIELD__USART1_CTR3_HDEN </item>
//    <item> SFDITEM_FIELD__USART1_CTR3_IRMS </item>
//    <item> SFDITEM_FIELD__USART1_CTR3_IRDAEN </item>
//    <item> SFDITEM_FIELD__USART1_CTR3_ERRIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_BRT  -------------------------------
// SVD Line: 11411

unsigned int USART1_BRT __AT (0x4001380C);



// ------------------------------  Field Item: USART1_BRT_INTDIV  ---------------------------------
// SVD Line: 11420

//  <item> SFDITEM_FIELD__USART1_BRT_INTDIV
//    <name> INTDIV </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x4001380C) DIV INT value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_BRT >> 4) & 0xFFF), ((USART1_BRT = (USART1_BRT & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_BRT_FRADIV  ---------------------------------
// SVD Line: 11426

//  <item> SFDITEM_FIELD__USART1_BRT_FRADIV
//    <name> FRADIV </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4001380C) DIV Fraction value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_BRT >> 0) & 0xF), ((USART1_BRT = (USART1_BRT & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_BRT  -----------------------------------
// SVD Line: 11411

//  <rtree> SFDITEM_REG__USART1_BRT
//    <name> BRT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001380C) Baud rate register </i>
//    <loc> ( (unsigned int)((USART1_BRT >> 0) & 0xFFFFFFFF), ((USART1_BRT = (USART1_BRT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_BRT_INTDIV </item>
//    <item> SFDITEM_FIELD__USART1_BRT_FRADIV </item>
//  </rtree>
//  


// --------------------------  Register Item Address: USART1_GTPDIV  ------------------------------
// SVD Line: 11434

unsigned int USART1_GTPDIV __AT (0x40013810);



// -----------------------------  Field Item: USART1_GTPDIV_GUDT  ---------------------------------
// SVD Line: 11444

//  <item> SFDITEM_FIELD__USART1_GTPDIV_GUDT
//    <name> GUDT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40013810) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_GTPDIV >> 8) & 0xFF), ((USART1_GTPDIV = (USART1_GTPDIV & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART1_GTPDIV_PDIV  ---------------------------------
// SVD Line: 11450

//  <item> SFDITEM_FIELD__USART1_GTPDIV_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013810) Pre-divider value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_GTPDIV >> 0) & 0xFF), ((USART1_GTPDIV = (USART1_GTPDIV & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART1_GTPDIV  ---------------------------------
// SVD Line: 11434

//  <rtree> SFDITEM_REG__USART1_GTPDIV
//    <name> GTPDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013810) Guard time and pre-divider  register </i>
//    <loc> ( (unsigned int)((USART1_GTPDIV >> 0) & 0xFFFFFFFF), ((USART1_GTPDIV = (USART1_GTPDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_GTPDIV_GUDT </item>
//    <item> SFDITEM_FIELD__USART1_GTPDIV_PDIV </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART1_RXOVR  ------------------------------
// SVD Line: 11458

unsigned int USART1_RXOVR __AT (0x40013814);



// -----------------------------  Field Item: USART1_RXOVR_NUMBLK  --------------------------------
// SVD Line: 11467

//  <item> SFDITEM_FIELD__USART1_RXOVR_NUMBLK
//    <name> NUMBLK </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40013814) Unit number of block </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_RXOVR >> 24) & 0xFF), ((USART1_RXOVR = (USART1_RXOVR & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART1_RXOVR_RXOVR  ---------------------------------
// SVD Line: 11473

//  <item> SFDITEM_FIELD__USART1_RXOVR_RXOVR
//    <name> RXOVR </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0x40013814) Receiver overtime value </i>
//    <edit> 
//      <loc> ( (unsigned int)((USART1_RXOVR >> 0) & 0xFFFFFF), ((USART1_RXOVR = (USART1_RXOVR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART1_RXOVR  ----------------------------------
// SVD Line: 11458

//  <rtree> SFDITEM_REG__USART1_RXOVR
//    <name> RXOVR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013814) Receiver overtime register </i>
//    <loc> ( (unsigned int)((USART1_RXOVR >> 0) & 0xFFFFFFFF), ((USART1_RXOVR = (USART1_RXOVR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_RXOVR_NUMBLK </item>
//    <item> SFDITEM_FIELD__USART1_RXOVR_RXOVR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART1_SWTR  -------------------------------
// SVD Line: 11481

unsigned int USART1_SWTR __AT (0x40013818);



// -----------------------------  Field Item: USART1_SWTR_TXESET  ---------------------------------
// SVD Line: 11490

//  <item> SFDITEM_FIELD__USART1_SWTR_TXESET
//    <name> TXESET </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013818) TXE set trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SWTR ) </loc>
//      <o.4..4> TXESET
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_SWTR_RXNECLR  --------------------------------
// SVD Line: 11496

//  <item> SFDITEM_FIELD__USART1_SWTR_RXNECLR
//    <name> RXNECLR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013818) RXNE clear trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SWTR ) </loc>
//      <o.3..3> RXNECLR
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_SWTR_RXMSKT  ---------------------------------
// SVD Line: 11502

//  <item> SFDITEM_FIELD__USART1_SWTR_RXMSKT
//    <name> RXMSKT </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013818) Reception mask mode trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SWTR ) </loc>
//      <o.2..2> RXMSKT
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_SWTR_BRKFST  ---------------------------------
// SVD Line: 11508

//  <item> SFDITEM_FIELD__USART1_SWTR_BRKFST
//    <name> BRKFST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013818) Break frame send trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SWTR ) </loc>
//      <o.1..1> BRKFST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_SWTR_ABRT  ----------------------------------
// SVD Line: 11514

//  <item> SFDITEM_FIELD__USART1_SWTR_ABRT
//    <name> ABRT </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013818) Auto baud rate trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SWTR ) </loc>
//      <o.0..0> ABRT
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_SWTR  ----------------------------------
// SVD Line: 11481

//  <rtree> SFDITEM_REG__USART1_SWTR
//    <name> SWTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013818) Software Trigger register </i>
//    <loc> ( (unsigned int)((USART1_SWTR >> 0) & 0xFFFFFFFF), ((USART1_SWTR = (USART1_SWTR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_SWTR_TXESET </item>
//    <item> SFDITEM_FIELD__USART1_SWTR_RXNECLR </item>
//    <item> SFDITEM_FIELD__USART1_SWTR_RXMSKT </item>
//    <item> SFDITEM_FIELD__USART1_SWTR_BRKFST </item>
//    <item> SFDITEM_FIELD__USART1_SWTR_ABRT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_STS  -------------------------------
// SVD Line: 11522

unsigned int USART1_STS __AT (0x4001381C);



// -----------------------------  Field Item: USART1_STS_RENACTF  ---------------------------------
// SVD Line: 11531

//  <item> SFDITEM_FIELD__USART1_STS_RENACTF
//    <name> RENACTF </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x4001381C) REN active flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.22..22> RENACTF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_STS_TENACTF  ---------------------------------
// SVD Line: 11537

//  <item> SFDITEM_FIELD__USART1_STS_TENACTF
//    <name> TENACTF </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x4001381C) TEN active flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.21..21> TENACTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_STS_WKUPF  ----------------------------------
// SVD Line: 11543

//  <item> SFDITEM_FIELD__USART1_STS_WKUPF
//    <name> WKUPF </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x4001381C) Wakeup from Stop mode flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.20..20> WKUPF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_STS_RXMSKF  ---------------------------------
// SVD Line: 11549

//  <item> SFDITEM_FIELD__USART1_STS_RXMSKF
//    <name> RXMSKF </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x4001381C) Reception mask mode flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.19..19> RXMSKF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_STS_BRKSF  ----------------------------------
// SVD Line: 11555

//  <item> SFDITEM_FIELD__USART1_STS_BRKSF
//    <name> BRKSF </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x4001381C) Break frame send flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.18..18> BRKSF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_STS_CMF  -----------------------------------
// SVD Line: 11561

//  <item> SFDITEM_FIELD__USART1_STS_CMF
//    <name> CMF </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x4001381C) Character match flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.17..17> CMF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_STS_BUSY  ----------------------------------
// SVD Line: 11567

//  <item> SFDITEM_FIELD__USART1_STS_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4001381C) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.16..16> BUSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_STS_ABRTF  ----------------------------------
// SVD Line: 11573

//  <item> SFDITEM_FIELD__USART1_STS_ABRTF
//    <name> ABRTF </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x4001381C) Auto baud rate flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.15..15> ABRTF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_STS_ABRTERRF  --------------------------------
// SVD Line: 11579

//  <item> SFDITEM_FIELD__USART1_STS_ABRTERRF
//    <name> ABRTERRF </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x4001381C) Auto baud rate error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.14..14> ABRTERRF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_STS_ENDBLKF  ---------------------------------
// SVD Line: 11585

//  <item> SFDITEM_FIELD__USART1_STS_ENDBLKF
//    <name> ENDBLKF </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x4001381C) End of block flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.12..12> ENDBLKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_STS_ROTF  ----------------------------------
// SVD Line: 11591

//  <item> SFDITEM_FIELD__USART1_STS_ROTF
//    <name> ROTF </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x4001381C) Receiver overtime flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.11..11> ROTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_STS_CTSF  ----------------------------------
// SVD Line: 11597

//  <item> SFDITEM_FIELD__USART1_STS_CTSF
//    <name> CTSF </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x4001381C) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.10..10> CTSF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_STS_CTSIF  ----------------------------------
// SVD Line: 11603

//  <item> SFDITEM_FIELD__USART1_STS_CTSIF
//    <name> CTSIF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4001381C) CTS interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.9..9> CTSIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_STS_LINBKF  ---------------------------------
// SVD Line: 11609

//  <item> SFDITEM_FIELD__USART1_STS_LINBKF
//    <name> LINBKF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x4001381C) LIN break frame detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.8..8> LINBKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_STS_TXE  -----------------------------------
// SVD Line: 11615

//  <item> SFDITEM_FIELD__USART1_STS_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x4001381C) transmit buffer empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_STS_TCF  -----------------------------------
// SVD Line: 11621

//  <item> SFDITEM_FIELD__USART1_STS_TCF
//    <name> TCF </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x4001381C) Transmission complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.6..6> TCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_STS_RXNE  ----------------------------------
// SVD Line: 11627

//  <item> SFDITEM_FIELD__USART1_STS_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x4001381C) receiver buffer not empty  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_STS_IDLEF  ----------------------------------
// SVD Line: 11634

//  <item> SFDITEM_FIELD__USART1_STS_IDLEF
//    <name> IDLEF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4001381C) Idle frame detected flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.4..4> IDLEF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_STS_OVRERRF  ---------------------------------
// SVD Line: 11640

//  <item> SFDITEM_FIELD__USART1_STS_OVRERRF
//    <name> OVRERRF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4001381C) Reception overflow error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.3..3> OVRERRF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_STS_NF  -----------------------------------
// SVD Line: 11647

//  <item> SFDITEM_FIELD__USART1_STS_NF
//    <name> NF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4001381C) Noise flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.2..2> NF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_STS_FERRF  ----------------------------------
// SVD Line: 11653

//  <item> SFDITEM_FIELD__USART1_STS_FERRF
//    <name> FERRF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4001381C) Frame error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.1..1> FERRF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_STS_PERRF  ----------------------------------
// SVD Line: 11659

//  <item> SFDITEM_FIELD__USART1_STS_PERRF
//    <name> PERRF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4001381C) Parity error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_STS ) </loc>
//      <o.0..0> PERRF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_STS  -----------------------------------
// SVD Line: 11522

//  <rtree> SFDITEM_REG__USART1_STS
//    <name> STS </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001381C) Interrupt and status register </i>
//    <loc> ( (unsigned int)((USART1_STS >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART1_STS_RENACTF </item>
//    <item> SFDITEM_FIELD__USART1_STS_TENACTF </item>
//    <item> SFDITEM_FIELD__USART1_STS_WKUPF </item>
//    <item> SFDITEM_FIELD__USART1_STS_RXMSKF </item>
//    <item> SFDITEM_FIELD__USART1_STS_BRKSF </item>
//    <item> SFDITEM_FIELD__USART1_STS_CMF </item>
//    <item> SFDITEM_FIELD__USART1_STS_BUSY </item>
//    <item> SFDITEM_FIELD__USART1_STS_ABRTF </item>
//    <item> SFDITEM_FIELD__USART1_STS_ABRTERRF </item>
//    <item> SFDITEM_FIELD__USART1_STS_ENDBLKF </item>
//    <item> SFDITEM_FIELD__USART1_STS_ROTF </item>
//    <item> SFDITEM_FIELD__USART1_STS_CTSF </item>
//    <item> SFDITEM_FIELD__USART1_STS_CTSIF </item>
//    <item> SFDITEM_FIELD__USART1_STS_LINBKF </item>
//    <item> SFDITEM_FIELD__USART1_STS_TXE </item>
//    <item> SFDITEM_FIELD__USART1_STS_TCF </item>
//    <item> SFDITEM_FIELD__USART1_STS_RXNE </item>
//    <item> SFDITEM_FIELD__USART1_STS_IDLEF </item>
//    <item> SFDITEM_FIELD__USART1_STS_OVRERRF </item>
//    <item> SFDITEM_FIELD__USART1_STS_NF </item>
//    <item> SFDITEM_FIELD__USART1_STS_FERRF </item>
//    <item> SFDITEM_FIELD__USART1_STS_PERRF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART1_IFCLR  ------------------------------
// SVD Line: 11667

unsigned int USART1_IFCLR __AT (0x40013820);



// -----------------------------  Field Item: USART1_IFCLR_WKUPFC  --------------------------------
// SVD Line: 11676

//  <item> SFDITEM_FIELD__USART1_IFCLR_WKUPFC
//    <name> WKUPFC </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40013820) Wakeup from Stop mode flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_IFCLR ) </loc>
//      <o.20..20> WKUPFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_IFCLR_CMFC  ---------------------------------
// SVD Line: 11683

//  <item> SFDITEM_FIELD__USART1_IFCLR_CMFC
//    <name> CMFC </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40013820) Character match flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_IFCLR ) </loc>
//      <o.17..17> CMFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART1_IFCLR_ENDBLKFC  -------------------------------
// SVD Line: 11689

//  <item> SFDITEM_FIELD__USART1_IFCLR_ENDBLKFC
//    <name> ENDBLKFC </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013820) End of block flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_IFCLR ) </loc>
//      <o.12..12> ENDBLKFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_IFCLR_ROTFC  ---------------------------------
// SVD Line: 11695

//  <item> SFDITEM_FIELD__USART1_IFCLR_ROTFC
//    <name> ROTFC </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013820) Receiver overtime flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_IFCLR ) </loc>
//      <o.11..11> ROTFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_IFCLR_CTSFC  ---------------------------------
// SVD Line: 11701

//  <item> SFDITEM_FIELD__USART1_IFCLR_CTSFC
//    <name> CTSFC </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013820) CTS flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_IFCLR ) </loc>
//      <o.9..9> CTSFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART1_IFCLR_LINBKFC  --------------------------------
// SVD Line: 11707

//  <item> SFDITEM_FIELD__USART1_IFCLR_LINBKFC
//    <name> LINBKFC </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013820) LIN break frame detection flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_IFCLR ) </loc>
//      <o.8..8> LINBKFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_IFCLR_TCFC  ---------------------------------
// SVD Line: 11714

//  <item> SFDITEM_FIELD__USART1_IFCLR_TCFC
//    <name> TCFC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013820) Transmission complete flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_IFCLR ) </loc>
//      <o.6..6> TCFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_IFCLR_IDLEFC  --------------------------------
// SVD Line: 11721

//  <item> SFDITEM_FIELD__USART1_IFCLR_IDLEFC
//    <name> IDLEFC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013820) Idle frame detected flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_IFCLR ) </loc>
//      <o.4..4> IDLEFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART1_IFCLR_OVRERRC  --------------------------------
// SVD Line: 11728

//  <item> SFDITEM_FIELD__USART1_IFCLR_OVRERRC
//    <name> OVRERRC </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013820) Overrun error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_IFCLR ) </loc>
//      <o.3..3> OVRERRC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART1_IFCLR_STARTNFC  -------------------------------
// SVD Line: 11734

//  <item> SFDITEM_FIELD__USART1_IFCLR_STARTNFC
//    <name> STARTNFC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013820) Start bit Noise detected  flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_IFCLR ) </loc>
//      <o.2..2> STARTNFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_IFCLR_FERRC  ---------------------------------
// SVD Line: 11741

//  <item> SFDITEM_FIELD__USART1_IFCLR_FERRC
//    <name> FERRC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013820) Frame error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_IFCLR ) </loc>
//      <o.1..1> FERRC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_IFCLR_PERRC  ---------------------------------
// SVD Line: 11747

//  <item> SFDITEM_FIELD__USART1_IFCLR_PERRC
//    <name> PERRC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013820) Parity error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_IFCLR ) </loc>
//      <o.0..0> PERRC
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: USART1_IFCLR  ----------------------------------
// SVD Line: 11667

//  <rtree> SFDITEM_REG__USART1_IFCLR
//    <name> IFCLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013820) Interrupt flag clear register </i>
//    <loc> ( (unsigned int)((USART1_IFCLR >> 0) & 0xFFFFFFFF), ((USART1_IFCLR = (USART1_IFCLR & ~(0x121B5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x121B5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_IFCLR_WKUPFC </item>
//    <item> SFDITEM_FIELD__USART1_IFCLR_CMFC </item>
//    <item> SFDITEM_FIELD__USART1_IFCLR_ENDBLKFC </item>
//    <item> SFDITEM_FIELD__USART1_IFCLR_ROTFC </item>
//    <item> SFDITEM_FIELD__USART1_IFCLR_CTSFC </item>
//    <item> SFDITEM_FIELD__USART1_IFCLR_LINBKFC </item>
//    <item> SFDITEM_FIELD__USART1_IFCLR_TCFC </item>
//    <item> SFDITEM_FIELD__USART1_IFCLR_IDLEFC </item>
//    <item> SFDITEM_FIELD__USART1_IFCLR_OVRERRC </item>
//    <item> SFDITEM_FIELD__USART1_IFCLR_STARTNFC </item>
//    <item> SFDITEM_FIELD__USART1_IFCLR_FERRC </item>
//    <item> SFDITEM_FIELD__USART1_IFCLR_PERRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART1_RXBUF  ------------------------------
// SVD Line: 11755

unsigned int USART1_RXBUF __AT (0x40013824);



// -----------------------------  Field Item: USART1_RXBUF_RXBUF  ---------------------------------
// SVD Line: 11764

//  <item> SFDITEM_FIELD__USART1_RXBUF_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 8..0] RO (@ 0x40013824) Receive buffer </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_RXBUF >> 0) & 0x1FF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART1_RXBUF  ----------------------------------
// SVD Line: 11755

//  <rtree> SFDITEM_REG__USART1_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013824) Receive buffer register </i>
//    <loc> ( (unsigned int)((USART1_RXBUF >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART1_RXBUF_RXBUF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART1_TXBUF  ------------------------------
// SVD Line: 11772

unsigned int USART1_TXBUF __AT (0x40013828);



// -----------------------------  Field Item: USART1_TXBUF_TXBUF  ---------------------------------
// SVD Line: 11781

//  <item> SFDITEM_FIELD__USART1_TXBUF_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40013828) Transmit buffer </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_TXBUF >> 0) & 0x1FF), ((USART1_TXBUF = (USART1_TXBUF & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART1_TXBUF  ----------------------------------
// SVD Line: 11772

//  <rtree> SFDITEM_REG__USART1_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013828) Transmit buffer register </i>
//    <loc> ( (unsigned int)((USART1_TXBUF >> 0) & 0xFFFFFFFF), ((USART1_TXBUF = (USART1_TXBUF & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_TXBUF_TXBUF </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART1  ------------------------------------
// SVD Line: 11002

//  <view> USART1
//    <name> USART1 </name>
//    <item> SFDITEM_REG__USART1_CTR1 </item>
//    <item> SFDITEM_REG__USART1_CTR2 </item>
//    <item> SFDITEM_REG__USART1_CTR3 </item>
//    <item> SFDITEM_REG__USART1_BRT </item>
//    <item> SFDITEM_REG__USART1_GTPDIV </item>
//    <item> SFDITEM_REG__USART1_RXOVR </item>
//    <item> SFDITEM_REG__USART1_SWTR </item>
//    <item> SFDITEM_REG__USART1_STS </item>
//    <item> SFDITEM_REG__USART1_IFCLR </item>
//    <item> SFDITEM_REG__USART1_RXBUF </item>
//    <item> SFDITEM_REG__USART1_TXBUF </item>
//  </view>
//  


// ---------------------------  Register Item Address: USART2_CTR1  -------------------------------
// SVD Line: 11019

unsigned int USART2_CTR1 __AT (0x40004400);



// ------------------------------  Field Item: USART2_CTR1_BTCIE  ---------------------------------
// SVD Line: 11028

//  <item> SFDITEM_FIELD__USART2_CTR1_BTCIE
//    <name> BTCIE </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40004400) Enable bit for Block transmit  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR1 ) </loc>
//      <o.27..27> BTCIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CTR1_OVRTIE  ---------------------------------
// SVD Line: 11035

//  <item> SFDITEM_FIELD__USART2_CTR1_OVRTIE
//    <name> OVRTIE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40004400) Enable bit for Receiver overtime  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR1 ) </loc>
//      <o.26..26> OVRTIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CTR1_PRETDE  ---------------------------------
// SVD Line: 11042

//  <item> SFDITEM_FIELD__USART2_CTR1_PRETDE
//    <name> PRETDE </name>
//    <rw> 
//    <i> [Bits 25..21] RW (@ 0x40004400) Pre-active time for Driver  Enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CTR1 >> 21) & 0x1F), ((USART2_CTR1 = (USART2_CTR1 & ~(0x1FUL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART2_CTR1_POSTDE  ---------------------------------
// SVD Line: 11049

//  <item> SFDITEM_FIELD__USART2_CTR1_POSTDE
//    <name> POSTDE </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40004400) Pos-active time for Driver  Enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CTR1 >> 16) & 0x1F), ((USART2_CTR1 = (USART2_CTR1 & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR1_OVRS  ----------------------------------
// SVD Line: 11056

//  <item> SFDITEM_FIELD__USART2_CTR1_OVRS
//    <name> OVRS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004400) Oversampling selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR1 ) </loc>
//      <o.15..15> OVRS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR1_CMIE  ----------------------------------
// SVD Line: 11062

//  <item> SFDITEM_FIELD__USART2_CTR1_CMIE
//    <name> CMIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004400) Enable bit for Character  match interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR1 ) </loc>
//      <o.14..14> CMIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CTR1_RXMSKEN  --------------------------------
// SVD Line: 11069

//  <item> SFDITEM_FIELD__USART2_CTR1_RXMSKEN
//    <name> RXMSKEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004400) Reception mask mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR1 ) </loc>
//      <o.13..13> RXMSKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CTR1_DL  -----------------------------------
// SVD Line: 11075

//  <item> SFDITEM_FIELD__USART2_CTR1_DL
//    <name> DL </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004400) Data length </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR1 ) </loc>
//      <o.12..12> DL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CTR1_RXWKUPS  --------------------------------
// SVD Line: 11081

//  <item> SFDITEM_FIELD__USART2_CTR1_RXWKUPS
//    <name> RXWKUPS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004400) Receiver wakeup selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR1 ) </loc>
//      <o.11..11> RXWKUPS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CTR1_PEN  ----------------------------------
// SVD Line: 11087

//  <item> SFDITEM_FIELD__USART2_CTR1_PEN
//    <name> PEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004400) Parity enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR1 ) </loc>
//      <o.10..10> PEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR1_ODDS  ----------------------------------
// SVD Line: 11093

//  <item> SFDITEM_FIELD__USART2_CTR1_ODDS
//    <name> ODDS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004400) Odd parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR1 ) </loc>
//      <o.9..9> ODDS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CTR1_PERRIE  ---------------------------------
// SVD Line: 11099

//  <item> SFDITEM_FIELD__USART2_CTR1_PERRIE
//    <name> PERRIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004400) Enable bit for parity err  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR1 ) </loc>
//      <o.8..8> PERRIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR1_TXEIE  ---------------------------------
// SVD Line: 11106

//  <item> SFDITEM_FIELD__USART2_CTR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004400) Enable bit for transmit empty  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR1_TCIE  ----------------------------------
// SVD Line: 11113

//  <item> SFDITEM_FIELD__USART2_CTR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004400) Enable bit for transmit  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CTR1_RXNEIE  ---------------------------------
// SVD Line: 11120

//  <item> SFDITEM_FIELD__USART2_CTR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004400) Enable bit for RXNE interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CTR1_IDLEIE  ---------------------------------
// SVD Line: 11126

//  <item> SFDITEM_FIELD__USART2_CTR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004400) Enable bit for IDLE interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CTR1_TEN  ----------------------------------
// SVD Line: 11132

//  <item> SFDITEM_FIELD__USART2_CTR1_TEN
//    <name> TEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004400) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR1 ) </loc>
//      <o.3..3> TEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CTR1_REN  ----------------------------------
// SVD Line: 11138

//  <item> SFDITEM_FIELD__USART2_CTR1_REN
//    <name> REN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004400) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR1 ) </loc>
//      <o.2..2> REN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART2_CTR1_WKUPSTOP  --------------------------------
// SVD Line: 11144

//  <item> SFDITEM_FIELD__USART2_CTR1_WKUPSTOP
//    <name> WKUPSTOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004400) Wakeup mcu from stop mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR1 ) </loc>
//      <o.1..1> WKUPSTOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CTR1_UEN  ----------------------------------
// SVD Line: 11150

//  <item> SFDITEM_FIELD__USART2_CTR1_UEN
//    <name> UEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004400) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR1 ) </loc>
//      <o.0..0> UEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CTR1  ----------------------------------
// SVD Line: 11019

//  <rtree> SFDITEM_REG__USART2_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004400) Control register 1 </i>
//    <loc> ( (unsigned int)((USART2_CTR1 >> 0) & 0xFFFFFFFF), ((USART2_CTR1 = (USART2_CTR1 & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CTR1_BTCIE </item>
//    <item> SFDITEM_FIELD__USART2_CTR1_OVRTIE </item>
//    <item> SFDITEM_FIELD__USART2_CTR1_PRETDE </item>
//    <item> SFDITEM_FIELD__USART2_CTR1_POSTDE </item>
//    <item> SFDITEM_FIELD__USART2_CTR1_OVRS </item>
//    <item> SFDITEM_FIELD__USART2_CTR1_CMIE </item>
//    <item> SFDITEM_FIELD__USART2_CTR1_RXMSKEN </item>
//    <item> SFDITEM_FIELD__USART2_CTR1_DL </item>
//    <item> SFDITEM_FIELD__USART2_CTR1_RXWKUPS </item>
//    <item> SFDITEM_FIELD__USART2_CTR1_PEN </item>
//    <item> SFDITEM_FIELD__USART2_CTR1_ODDS </item>
//    <item> SFDITEM_FIELD__USART2_CTR1_PERRIE </item>
//    <item> SFDITEM_FIELD__USART2_CTR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART2_CTR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART2_CTR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART2_CTR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART2_CTR1_TEN </item>
//    <item> SFDITEM_FIELD__USART2_CTR1_REN </item>
//    <item> SFDITEM_FIELD__USART2_CTR1_WKUPSTOP </item>
//    <item> SFDITEM_FIELD__USART2_CTR1_UEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART2_CTR2  -------------------------------
// SVD Line: 11158

unsigned int USART2_CTR2 __AT (0x40004404);



// -----------------------------  Field Item: USART2_CTR2_UADR_4  ---------------------------------
// SVD Line: 11167

//  <item> SFDITEM_FIELD__USART2_CTR2_UADR_4
//    <name> UADR_4 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40004404) USART Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CTR2 >> 28) & 0xF), ((USART2_CTR2 = (USART2_CTR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART2_CTR2_UADR_0  ---------------------------------
// SVD Line: 11173

//  <item> SFDITEM_FIELD__USART2_CTR2_UADR_0
//    <name> UADR_0 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40004404) USART Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CTR2 >> 24) & 0xF), ((USART2_CTR2 = (USART2_CTR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR2_ROTEN  ---------------------------------
// SVD Line: 11179

//  <item> SFDITEM_FIELD__USART2_CTR2_ROTEN
//    <name> ROTEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40004404) Receiver overtime enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR2 ) </loc>
//      <o.23..23> ROTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CTR2_ABRSEL  ---------------------------------
// SVD Line: 11185

//  <item> SFDITEM_FIELD__USART2_CTR2_ABRSEL
//    <name> ABRSEL </name>
//    <rw> 
//    <i> [Bits 22..21] RW (@ 0x40004404) Auto baud rate mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CTR2 >> 21) & 0x3), ((USART2_CTR2 = (USART2_CTR2 & ~(0x3UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR2_ABREN  ---------------------------------
// SVD Line: 11191

//  <item> SFDITEM_FIELD__USART2_CTR2_ABREN
//    <name> ABREN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40004404) Auto baud rate enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR2 ) </loc>
//      <o.20..20> ABREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR2_MSBF  ----------------------------------
// SVD Line: 11197

//  <item> SFDITEM_FIELD__USART2_CTR2_MSBF
//    <name> MSBF </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40004404) MSB first </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR2 ) </loc>
//      <o.19..19> MSBF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR2_DINV  ----------------------------------
// SVD Line: 11203

//  <item> SFDITEM_FIELD__USART2_CTR2_DINV
//    <name> DINV </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40004404) Data bit inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR2 ) </loc>
//      <o.18..18> DINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR2_TXINV  ---------------------------------
// SVD Line: 11209

//  <item> SFDITEM_FIELD__USART2_CTR2_TXINV
//    <name> TXINV </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40004404) TX pin inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR2 ) </loc>
//      <o.17..17> TXINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR2_RXINV  ---------------------------------
// SVD Line: 11215

//  <item> SFDITEM_FIELD__USART2_CTR2_RXINV
//    <name> RXINV </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40004404) RX pin inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR2 ) </loc>
//      <o.16..16> RXINV
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART2_CTR2_TXRXSWAP  --------------------------------
// SVD Line: 11221

//  <item> SFDITEM_FIELD__USART2_CTR2_TXRXSWAP
//    <name> TXRXSWAP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004404) TX/RX pins swap enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR2 ) </loc>
//      <o.15..15> TXRXSWAP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR2_LINEN  ---------------------------------
// SVD Line: 11227

//  <item> SFDITEM_FIELD__USART2_CTR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004404) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CTR2_STOPLEN  --------------------------------
// SVD Line: 11233

//  <item> SFDITEM_FIELD__USART2_CTR2_STOPLEN
//    <name> STOPLEN </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40004404) STOP bits length </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CTR2 >> 12) & 0x3), ((USART2_CTR2 = (USART2_CTR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR2_CKEN  ----------------------------------
// SVD Line: 11239

//  <item> SFDITEM_FIELD__USART2_CTR2_CKEN
//    <name> CKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004404) CK pin enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR2 ) </loc>
//      <o.11..11> CKEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR2_CPOL  ----------------------------------
// SVD Line: 11245

//  <item> SFDITEM_FIELD__USART2_CTR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004404) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR2_CPHA  ----------------------------------
// SVD Line: 11251

//  <item> SFDITEM_FIELD__USART2_CTR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004404) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR2_CKLEN  ---------------------------------
// SVD Line: 11257

//  <item> SFDITEM_FIELD__USART2_CTR2_CKLEN
//    <name> CKLEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004404) LCK length </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR2 ) </loc>
//      <o.8..8> CKLEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR2_LBDIE  ---------------------------------
// SVD Line: 11263

//  <item> SFDITEM_FIELD__USART2_CTR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004404) Enable bit for LIN break frame  detection interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART2_CTR2_LINBRK11  --------------------------------
// SVD Line: 11270

//  <item> SFDITEM_FIELD__USART2_CTR2_LINBRK11
//    <name> LINBRK11 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004404) 11-bit break frame detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR2 ) </loc>
//      <o.5..5> LINBRK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR2_ADRM7  ---------------------------------
// SVD Line: 11276

//  <item> SFDITEM_FIELD__USART2_CTR2_ADRM7
//    <name> ADRM7 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004404) 4bit/7bit Address Detection selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR2 ) </loc>
//      <o.4..4> ADRM7
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CTR2  ----------------------------------
// SVD Line: 11158

//  <rtree> SFDITEM_REG__USART2_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004404) Control register 2 </i>
//    <loc> ( (unsigned int)((USART2_CTR2 >> 0) & 0xFFFFFFFF), ((USART2_CTR2 = (USART2_CTR2 & ~(0xFFFFFF70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CTR2_UADR_4 </item>
//    <item> SFDITEM_FIELD__USART2_CTR2_UADR_0 </item>
//    <item> SFDITEM_FIELD__USART2_CTR2_ROTEN </item>
//    <item> SFDITEM_FIELD__USART2_CTR2_ABRSEL </item>
//    <item> SFDITEM_FIELD__USART2_CTR2_ABREN </item>
//    <item> SFDITEM_FIELD__USART2_CTR2_MSBF </item>
//    <item> SFDITEM_FIELD__USART2_CTR2_DINV </item>
//    <item> SFDITEM_FIELD__USART2_CTR2_TXINV </item>
//    <item> SFDITEM_FIELD__USART2_CTR2_RXINV </item>
//    <item> SFDITEM_FIELD__USART2_CTR2_TXRXSWAP </item>
//    <item> SFDITEM_FIELD__USART2_CTR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART2_CTR2_STOPLEN </item>
//    <item> SFDITEM_FIELD__USART2_CTR2_CKEN </item>
//    <item> SFDITEM_FIELD__USART2_CTR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART2_CTR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART2_CTR2_CKLEN </item>
//    <item> SFDITEM_FIELD__USART2_CTR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART2_CTR2_LINBRK11 </item>
//    <item> SFDITEM_FIELD__USART2_CTR2_ADRM7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART2_CTR3  -------------------------------
// SVD Line: 11284

unsigned int USART2_CTR3 __AT (0x40004408);



// -----------------------------  Field Item: USART2_CTR3_WKUPIE  ---------------------------------
// SVD Line: 11293

//  <item> SFDITEM_FIELD__USART2_CTR3_WKUPIE
//    <name> WKUPIE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40004408) Enable bit for Wakeup from  Stop mode interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR3 ) </loc>
//      <o.22..22> WKUPIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART2_CTR3_WKUPMTHD  --------------------------------
// SVD Line: 11300

//  <item> SFDITEM_FIELD__USART2_CTR3_WKUPMTHD
//    <name> WKUPMTHD </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40004408) Wakeup from Stop mode method </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CTR3 >> 20) & 0x3), ((USART2_CTR3 = (USART2_CTR3 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART2_CTR3_SCANUM  ---------------------------------
// SVD Line: 11306

//  <item> SFDITEM_FIELD__USART2_CTR3_SCANUM
//    <name> SCANUM </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0x40004408) Number of Smartcard auto-retry times </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CTR3 >> 17) & 0x7), ((USART2_CTR3 = (USART2_CTR3 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR3_DEPS  ----------------------------------
// SVD Line: 11312

//  <item> SFDITEM_FIELD__USART2_CTR3_DEPS
//    <name> DEPS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004408) DE polarity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR3 ) </loc>
//      <o.15..15> DEPS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CTR3_DEN  ----------------------------------
// SVD Line: 11318

//  <item> SFDITEM_FIELD__USART2_CTR3_DEN
//    <name> DEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004408) DE enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR3 ) </loc>
//      <o.14..14> DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR3_DRMRE  ---------------------------------
// SVD Line: 11324

//  <item> SFDITEM_FIELD__USART2_CTR3_DRMRE
//    <name> DRMRE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004408) DMA request mask on Reception  Error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR3 ) </loc>
//      <o.13..13> DRMRE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CTR3_NORXOF  ---------------------------------
// SVD Line: 11331

//  <item> SFDITEM_FIELD__USART2_CTR3_NORXOF
//    <name> NORXOF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004408) No Receive Overflow detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR3 ) </loc>
//      <o.12..12> NORXOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR3_SPMS  ----------------------------------
// SVD Line: 11337

//  <item> SFDITEM_FIELD__USART2_CTR3_SPMS
//    <name> SPMS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004408) Sample method selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR3 ) </loc>
//      <o.11..11> SPMS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR3_CTSIE  ---------------------------------
// SVD Line: 11343

//  <item> SFDITEM_FIELD__USART2_CTR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004408) Enable bit for CTS interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR3_CTSEN  ---------------------------------
// SVD Line: 11349

//  <item> SFDITEM_FIELD__USART2_CTR3_CTSEN
//    <name> CTSEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004408) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR3 ) </loc>
//      <o.9..9> CTSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR3_RTSEN  ---------------------------------
// SVD Line: 11355

//  <item> SFDITEM_FIELD__USART2_CTR3_RTSEN
//    <name> RTSEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004408) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR3 ) </loc>
//      <o.8..8> RTSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR3_TXDMA  ---------------------------------
// SVD Line: 11361

//  <item> SFDITEM_FIELD__USART2_CTR3_TXDMA
//    <name> TXDMA </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004408) Transmit with DMA </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR3 ) </loc>
//      <o.7..7> TXDMA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR3_RXDMA  ---------------------------------
// SVD Line: 11367

//  <item> SFDITEM_FIELD__USART2_CTR3_RXDMA
//    <name> RXDMA </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004408) Receive with DMA </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR3 ) </loc>
//      <o.6..6> RXDMA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR3_SCEN  ----------------------------------
// SVD Line: 11373

//  <item> SFDITEM_FIELD__USART2_CTR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004408) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CTR3_SCNACK  ---------------------------------
// SVD Line: 11379

//  <item> SFDITEM_FIELD__USART2_CTR3_SCNACK
//    <name> SCNACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004408) Smartcard transmit NACK in parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR3 ) </loc>
//      <o.4..4> SCNACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR3_HDEN  ----------------------------------
// SVD Line: 11385

//  <item> SFDITEM_FIELD__USART2_CTR3_HDEN
//    <name> HDEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004408) Half-duplex enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR3 ) </loc>
//      <o.3..3> HDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR3_IRMS  ----------------------------------
// SVD Line: 11391

//  <item> SFDITEM_FIELD__USART2_CTR3_IRMS
//    <name> IRMS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004408) IrDA mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR3 ) </loc>
//      <o.2..2> IRMS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CTR3_IRDAEN  ---------------------------------
// SVD Line: 11397

//  <item> SFDITEM_FIELD__USART2_CTR3_IRDAEN
//    <name> IRDAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004408) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR3 ) </loc>
//      <o.1..1> IRDAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CTR3_ERRIE  ---------------------------------
// SVD Line: 11403

//  <item> SFDITEM_FIELD__USART2_CTR3_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004408) Enable bit for Error interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CTR3 ) </loc>
//      <o.0..0> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CTR3  ----------------------------------
// SVD Line: 11284

//  <rtree> SFDITEM_REG__USART2_CTR3
//    <name> CTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004408) Control register 3 </i>
//    <loc> ( (unsigned int)((USART2_CTR3 >> 0) & 0xFFFFFFFF), ((USART2_CTR3 = (USART2_CTR3 & ~(0x7EFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7EFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CTR3_WKUPIE </item>
//    <item> SFDITEM_FIELD__USART2_CTR3_WKUPMTHD </item>
//    <item> SFDITEM_FIELD__USART2_CTR3_SCANUM </item>
//    <item> SFDITEM_FIELD__USART2_CTR3_DEPS </item>
//    <item> SFDITEM_FIELD__USART2_CTR3_DEN </item>
//    <item> SFDITEM_FIELD__USART2_CTR3_DRMRE </item>
//    <item> SFDITEM_FIELD__USART2_CTR3_NORXOF </item>
//    <item> SFDITEM_FIELD__USART2_CTR3_SPMS </item>
//    <item> SFDITEM_FIELD__USART2_CTR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART2_CTR3_CTSEN </item>
//    <item> SFDITEM_FIELD__USART2_CTR3_RTSEN </item>
//    <item> SFDITEM_FIELD__USART2_CTR3_TXDMA </item>
//    <item> SFDITEM_FIELD__USART2_CTR3_RXDMA </item>
//    <item> SFDITEM_FIELD__USART2_CTR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART2_CTR3_SCNACK </item>
//    <item> SFDITEM_FIELD__USART2_CTR3_HDEN </item>
//    <item> SFDITEM_FIELD__USART2_CTR3_IRMS </item>
//    <item> SFDITEM_FIELD__USART2_CTR3_IRDAEN </item>
//    <item> SFDITEM_FIELD__USART2_CTR3_ERRIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_BRT  -------------------------------
// SVD Line: 11411

unsigned int USART2_BRT __AT (0x4000440C);



// ------------------------------  Field Item: USART2_BRT_INTDIV  ---------------------------------
// SVD Line: 11420

//  <item> SFDITEM_FIELD__USART2_BRT_INTDIV
//    <name> INTDIV </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x4000440C) DIV INT value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART2_BRT >> 4) & 0xFFF), ((USART2_BRT = (USART2_BRT & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_BRT_FRADIV  ---------------------------------
// SVD Line: 11426

//  <item> SFDITEM_FIELD__USART2_BRT_FRADIV
//    <name> FRADIV </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4000440C) DIV Fraction value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_BRT >> 0) & 0xF), ((USART2_BRT = (USART2_BRT & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_BRT  -----------------------------------
// SVD Line: 11411

//  <rtree> SFDITEM_REG__USART2_BRT
//    <name> BRT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000440C) Baud rate register </i>
//    <loc> ( (unsigned int)((USART2_BRT >> 0) & 0xFFFFFFFF), ((USART2_BRT = (USART2_BRT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_BRT_INTDIV </item>
//    <item> SFDITEM_FIELD__USART2_BRT_FRADIV </item>
//  </rtree>
//  


// --------------------------  Register Item Address: USART2_GTPDIV  ------------------------------
// SVD Line: 11434

unsigned int USART2_GTPDIV __AT (0x40004410);



// -----------------------------  Field Item: USART2_GTPDIV_GUDT  ---------------------------------
// SVD Line: 11444

//  <item> SFDITEM_FIELD__USART2_GTPDIV_GUDT
//    <name> GUDT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40004410) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_GTPDIV >> 8) & 0xFF), ((USART2_GTPDIV = (USART2_GTPDIV & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART2_GTPDIV_PDIV  ---------------------------------
// SVD Line: 11450

//  <item> SFDITEM_FIELD__USART2_GTPDIV_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004410) Pre-divider value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_GTPDIV >> 0) & 0xFF), ((USART2_GTPDIV = (USART2_GTPDIV & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART2_GTPDIV  ---------------------------------
// SVD Line: 11434

//  <rtree> SFDITEM_REG__USART2_GTPDIV
//    <name> GTPDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004410) Guard time and pre-divider  register </i>
//    <loc> ( (unsigned int)((USART2_GTPDIV >> 0) & 0xFFFFFFFF), ((USART2_GTPDIV = (USART2_GTPDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_GTPDIV_GUDT </item>
//    <item> SFDITEM_FIELD__USART2_GTPDIV_PDIV </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART2_RXOVR  ------------------------------
// SVD Line: 11458

unsigned int USART2_RXOVR __AT (0x40004414);



// -----------------------------  Field Item: USART2_RXOVR_NUMBLK  --------------------------------
// SVD Line: 11467

//  <item> SFDITEM_FIELD__USART2_RXOVR_NUMBLK
//    <name> NUMBLK </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40004414) Unit number of block </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_RXOVR >> 24) & 0xFF), ((USART2_RXOVR = (USART2_RXOVR & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART2_RXOVR_RXOVR  ---------------------------------
// SVD Line: 11473

//  <item> SFDITEM_FIELD__USART2_RXOVR_RXOVR
//    <name> RXOVR </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0x40004414) Receiver overtime value </i>
//    <edit> 
//      <loc> ( (unsigned int)((USART2_RXOVR >> 0) & 0xFFFFFF), ((USART2_RXOVR = (USART2_RXOVR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART2_RXOVR  ----------------------------------
// SVD Line: 11458

//  <rtree> SFDITEM_REG__USART2_RXOVR
//    <name> RXOVR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004414) Receiver overtime register </i>
//    <loc> ( (unsigned int)((USART2_RXOVR >> 0) & 0xFFFFFFFF), ((USART2_RXOVR = (USART2_RXOVR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_RXOVR_NUMBLK </item>
//    <item> SFDITEM_FIELD__USART2_RXOVR_RXOVR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART2_SWTR  -------------------------------
// SVD Line: 11481

unsigned int USART2_SWTR __AT (0x40004418);



// -----------------------------  Field Item: USART2_SWTR_TXESET  ---------------------------------
// SVD Line: 11490

//  <item> SFDITEM_FIELD__USART2_SWTR_TXESET
//    <name> TXESET </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004418) TXE set trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SWTR ) </loc>
//      <o.4..4> TXESET
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_SWTR_RXNECLR  --------------------------------
// SVD Line: 11496

//  <item> SFDITEM_FIELD__USART2_SWTR_RXNECLR
//    <name> RXNECLR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004418) RXNE clear trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SWTR ) </loc>
//      <o.3..3> RXNECLR
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_SWTR_RXMSKT  ---------------------------------
// SVD Line: 11502

//  <item> SFDITEM_FIELD__USART2_SWTR_RXMSKT
//    <name> RXMSKT </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004418) Reception mask mode trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SWTR ) </loc>
//      <o.2..2> RXMSKT
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_SWTR_BRKFST  ---------------------------------
// SVD Line: 11508

//  <item> SFDITEM_FIELD__USART2_SWTR_BRKFST
//    <name> BRKFST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004418) Break frame send trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SWTR ) </loc>
//      <o.1..1> BRKFST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_SWTR_ABRT  ----------------------------------
// SVD Line: 11514

//  <item> SFDITEM_FIELD__USART2_SWTR_ABRT
//    <name> ABRT </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004418) Auto baud rate trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SWTR ) </loc>
//      <o.0..0> ABRT
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_SWTR  ----------------------------------
// SVD Line: 11481

//  <rtree> SFDITEM_REG__USART2_SWTR
//    <name> SWTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004418) Software Trigger register </i>
//    <loc> ( (unsigned int)((USART2_SWTR >> 0) & 0xFFFFFFFF), ((USART2_SWTR = (USART2_SWTR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_SWTR_TXESET </item>
//    <item> SFDITEM_FIELD__USART2_SWTR_RXNECLR </item>
//    <item> SFDITEM_FIELD__USART2_SWTR_RXMSKT </item>
//    <item> SFDITEM_FIELD__USART2_SWTR_BRKFST </item>
//    <item> SFDITEM_FIELD__USART2_SWTR_ABRT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_STS  -------------------------------
// SVD Line: 11522

unsigned int USART2_STS __AT (0x4000441C);



// -----------------------------  Field Item: USART2_STS_RENACTF  ---------------------------------
// SVD Line: 11531

//  <item> SFDITEM_FIELD__USART2_STS_RENACTF
//    <name> RENACTF </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x4000441C) REN active flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.22..22> RENACTF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_STS_TENACTF  ---------------------------------
// SVD Line: 11537

//  <item> SFDITEM_FIELD__USART2_STS_TENACTF
//    <name> TENACTF </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x4000441C) TEN active flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.21..21> TENACTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_STS_WKUPF  ----------------------------------
// SVD Line: 11543

//  <item> SFDITEM_FIELD__USART2_STS_WKUPF
//    <name> WKUPF </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x4000441C) Wakeup from Stop mode flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.20..20> WKUPF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_STS_RXMSKF  ---------------------------------
// SVD Line: 11549

//  <item> SFDITEM_FIELD__USART2_STS_RXMSKF
//    <name> RXMSKF </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x4000441C) Reception mask mode flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.19..19> RXMSKF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_STS_BRKSF  ----------------------------------
// SVD Line: 11555

//  <item> SFDITEM_FIELD__USART2_STS_BRKSF
//    <name> BRKSF </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x4000441C) Break frame send flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.18..18> BRKSF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_STS_CMF  -----------------------------------
// SVD Line: 11561

//  <item> SFDITEM_FIELD__USART2_STS_CMF
//    <name> CMF </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x4000441C) Character match flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.17..17> CMF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_STS_BUSY  ----------------------------------
// SVD Line: 11567

//  <item> SFDITEM_FIELD__USART2_STS_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4000441C) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.16..16> BUSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_STS_ABRTF  ----------------------------------
// SVD Line: 11573

//  <item> SFDITEM_FIELD__USART2_STS_ABRTF
//    <name> ABRTF </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x4000441C) Auto baud rate flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.15..15> ABRTF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_STS_ABRTERRF  --------------------------------
// SVD Line: 11579

//  <item> SFDITEM_FIELD__USART2_STS_ABRTERRF
//    <name> ABRTERRF </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x4000441C) Auto baud rate error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.14..14> ABRTERRF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_STS_ENDBLKF  ---------------------------------
// SVD Line: 11585

//  <item> SFDITEM_FIELD__USART2_STS_ENDBLKF
//    <name> ENDBLKF </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x4000441C) End of block flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.12..12> ENDBLKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_STS_ROTF  ----------------------------------
// SVD Line: 11591

//  <item> SFDITEM_FIELD__USART2_STS_ROTF
//    <name> ROTF </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x4000441C) Receiver overtime flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.11..11> ROTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_STS_CTSF  ----------------------------------
// SVD Line: 11597

//  <item> SFDITEM_FIELD__USART2_STS_CTSF
//    <name> CTSF </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x4000441C) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.10..10> CTSF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_STS_CTSIF  ----------------------------------
// SVD Line: 11603

//  <item> SFDITEM_FIELD__USART2_STS_CTSIF
//    <name> CTSIF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4000441C) CTS interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.9..9> CTSIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_STS_LINBKF  ---------------------------------
// SVD Line: 11609

//  <item> SFDITEM_FIELD__USART2_STS_LINBKF
//    <name> LINBKF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x4000441C) LIN break frame detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.8..8> LINBKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_STS_TXE  -----------------------------------
// SVD Line: 11615

//  <item> SFDITEM_FIELD__USART2_STS_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x4000441C) transmit buffer empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_STS_TCF  -----------------------------------
// SVD Line: 11621

//  <item> SFDITEM_FIELD__USART2_STS_TCF
//    <name> TCF </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x4000441C) Transmission complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.6..6> TCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_STS_RXNE  ----------------------------------
// SVD Line: 11627

//  <item> SFDITEM_FIELD__USART2_STS_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x4000441C) receiver buffer not empty  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_STS_IDLEF  ----------------------------------
// SVD Line: 11634

//  <item> SFDITEM_FIELD__USART2_STS_IDLEF
//    <name> IDLEF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4000441C) Idle frame detected flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.4..4> IDLEF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_STS_OVRERRF  ---------------------------------
// SVD Line: 11640

//  <item> SFDITEM_FIELD__USART2_STS_OVRERRF
//    <name> OVRERRF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4000441C) Reception overflow error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.3..3> OVRERRF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_STS_NF  -----------------------------------
// SVD Line: 11647

//  <item> SFDITEM_FIELD__USART2_STS_NF
//    <name> NF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4000441C) Noise flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.2..2> NF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_STS_FERRF  ----------------------------------
// SVD Line: 11653

//  <item> SFDITEM_FIELD__USART2_STS_FERRF
//    <name> FERRF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000441C) Frame error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.1..1> FERRF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_STS_PERRF  ----------------------------------
// SVD Line: 11659

//  <item> SFDITEM_FIELD__USART2_STS_PERRF
//    <name> PERRF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000441C) Parity error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_STS ) </loc>
//      <o.0..0> PERRF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_STS  -----------------------------------
// SVD Line: 11522

//  <rtree> SFDITEM_REG__USART2_STS
//    <name> STS </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000441C) Interrupt and status register </i>
//    <loc> ( (unsigned int)((USART2_STS >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART2_STS_RENACTF </item>
//    <item> SFDITEM_FIELD__USART2_STS_TENACTF </item>
//    <item> SFDITEM_FIELD__USART2_STS_WKUPF </item>
//    <item> SFDITEM_FIELD__USART2_STS_RXMSKF </item>
//    <item> SFDITEM_FIELD__USART2_STS_BRKSF </item>
//    <item> SFDITEM_FIELD__USART2_STS_CMF </item>
//    <item> SFDITEM_FIELD__USART2_STS_BUSY </item>
//    <item> SFDITEM_FIELD__USART2_STS_ABRTF </item>
//    <item> SFDITEM_FIELD__USART2_STS_ABRTERRF </item>
//    <item> SFDITEM_FIELD__USART2_STS_ENDBLKF </item>
//    <item> SFDITEM_FIELD__USART2_STS_ROTF </item>
//    <item> SFDITEM_FIELD__USART2_STS_CTSF </item>
//    <item> SFDITEM_FIELD__USART2_STS_CTSIF </item>
//    <item> SFDITEM_FIELD__USART2_STS_LINBKF </item>
//    <item> SFDITEM_FIELD__USART2_STS_TXE </item>
//    <item> SFDITEM_FIELD__USART2_STS_TCF </item>
//    <item> SFDITEM_FIELD__USART2_STS_RXNE </item>
//    <item> SFDITEM_FIELD__USART2_STS_IDLEF </item>
//    <item> SFDITEM_FIELD__USART2_STS_OVRERRF </item>
//    <item> SFDITEM_FIELD__USART2_STS_NF </item>
//    <item> SFDITEM_FIELD__USART2_STS_FERRF </item>
//    <item> SFDITEM_FIELD__USART2_STS_PERRF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART2_IFCLR  ------------------------------
// SVD Line: 11667

unsigned int USART2_IFCLR __AT (0x40004420);



// -----------------------------  Field Item: USART2_IFCLR_WKUPFC  --------------------------------
// SVD Line: 11676

//  <item> SFDITEM_FIELD__USART2_IFCLR_WKUPFC
//    <name> WKUPFC </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40004420) Wakeup from Stop mode flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_IFCLR ) </loc>
//      <o.20..20> WKUPFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_IFCLR_CMFC  ---------------------------------
// SVD Line: 11683

//  <item> SFDITEM_FIELD__USART2_IFCLR_CMFC
//    <name> CMFC </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40004420) Character match flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_IFCLR ) </loc>
//      <o.17..17> CMFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART2_IFCLR_ENDBLKFC  -------------------------------
// SVD Line: 11689

//  <item> SFDITEM_FIELD__USART2_IFCLR_ENDBLKFC
//    <name> ENDBLKFC </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004420) End of block flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_IFCLR ) </loc>
//      <o.12..12> ENDBLKFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_IFCLR_ROTFC  ---------------------------------
// SVD Line: 11695

//  <item> SFDITEM_FIELD__USART2_IFCLR_ROTFC
//    <name> ROTFC </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004420) Receiver overtime flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_IFCLR ) </loc>
//      <o.11..11> ROTFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_IFCLR_CTSFC  ---------------------------------
// SVD Line: 11701

//  <item> SFDITEM_FIELD__USART2_IFCLR_CTSFC
//    <name> CTSFC </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004420) CTS flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_IFCLR ) </loc>
//      <o.9..9> CTSFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART2_IFCLR_LINBKFC  --------------------------------
// SVD Line: 11707

//  <item> SFDITEM_FIELD__USART2_IFCLR_LINBKFC
//    <name> LINBKFC </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004420) LIN break frame detection flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_IFCLR ) </loc>
//      <o.8..8> LINBKFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_IFCLR_TCFC  ---------------------------------
// SVD Line: 11714

//  <item> SFDITEM_FIELD__USART2_IFCLR_TCFC
//    <name> TCFC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004420) Transmission complete flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_IFCLR ) </loc>
//      <o.6..6> TCFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_IFCLR_IDLEFC  --------------------------------
// SVD Line: 11721

//  <item> SFDITEM_FIELD__USART2_IFCLR_IDLEFC
//    <name> IDLEFC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004420) Idle frame detected flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_IFCLR ) </loc>
//      <o.4..4> IDLEFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART2_IFCLR_OVRERRC  --------------------------------
// SVD Line: 11728

//  <item> SFDITEM_FIELD__USART2_IFCLR_OVRERRC
//    <name> OVRERRC </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004420) Overrun error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_IFCLR ) </loc>
//      <o.3..3> OVRERRC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART2_IFCLR_STARTNFC  -------------------------------
// SVD Line: 11734

//  <item> SFDITEM_FIELD__USART2_IFCLR_STARTNFC
//    <name> STARTNFC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004420) Start bit Noise detected  flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_IFCLR ) </loc>
//      <o.2..2> STARTNFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_IFCLR_FERRC  ---------------------------------
// SVD Line: 11741

//  <item> SFDITEM_FIELD__USART2_IFCLR_FERRC
//    <name> FERRC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004420) Frame error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_IFCLR ) </loc>
//      <o.1..1> FERRC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_IFCLR_PERRC  ---------------------------------
// SVD Line: 11747

//  <item> SFDITEM_FIELD__USART2_IFCLR_PERRC
//    <name> PERRC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004420) Parity error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_IFCLR ) </loc>
//      <o.0..0> PERRC
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: USART2_IFCLR  ----------------------------------
// SVD Line: 11667

//  <rtree> SFDITEM_REG__USART2_IFCLR
//    <name> IFCLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004420) Interrupt flag clear register </i>
//    <loc> ( (unsigned int)((USART2_IFCLR >> 0) & 0xFFFFFFFF), ((USART2_IFCLR = (USART2_IFCLR & ~(0x121B5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x121B5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_IFCLR_WKUPFC </item>
//    <item> SFDITEM_FIELD__USART2_IFCLR_CMFC </item>
//    <item> SFDITEM_FIELD__USART2_IFCLR_ENDBLKFC </item>
//    <item> SFDITEM_FIELD__USART2_IFCLR_ROTFC </item>
//    <item> SFDITEM_FIELD__USART2_IFCLR_CTSFC </item>
//    <item> SFDITEM_FIELD__USART2_IFCLR_LINBKFC </item>
//    <item> SFDITEM_FIELD__USART2_IFCLR_TCFC </item>
//    <item> SFDITEM_FIELD__USART2_IFCLR_IDLEFC </item>
//    <item> SFDITEM_FIELD__USART2_IFCLR_OVRERRC </item>
//    <item> SFDITEM_FIELD__USART2_IFCLR_STARTNFC </item>
//    <item> SFDITEM_FIELD__USART2_IFCLR_FERRC </item>
//    <item> SFDITEM_FIELD__USART2_IFCLR_PERRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART2_RXBUF  ------------------------------
// SVD Line: 11755

unsigned int USART2_RXBUF __AT (0x40004424);



// -----------------------------  Field Item: USART2_RXBUF_RXBUF  ---------------------------------
// SVD Line: 11764

//  <item> SFDITEM_FIELD__USART2_RXBUF_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 8..0] RO (@ 0x40004424) Receive buffer </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART2_RXBUF >> 0) & 0x1FF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART2_RXBUF  ----------------------------------
// SVD Line: 11755

//  <rtree> SFDITEM_REG__USART2_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40004424) Receive buffer register </i>
//    <loc> ( (unsigned int)((USART2_RXBUF >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART2_RXBUF_RXBUF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART2_TXBUF  ------------------------------
// SVD Line: 11772

unsigned int USART2_TXBUF __AT (0x40004428);



// -----------------------------  Field Item: USART2_TXBUF_TXBUF  ---------------------------------
// SVD Line: 11781

//  <item> SFDITEM_FIELD__USART2_TXBUF_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004428) Transmit buffer </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART2_TXBUF >> 0) & 0x1FF), ((USART2_TXBUF = (USART2_TXBUF & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART2_TXBUF  ----------------------------------
// SVD Line: 11772

//  <rtree> SFDITEM_REG__USART2_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004428) Transmit buffer register </i>
//    <loc> ( (unsigned int)((USART2_TXBUF >> 0) & 0xFFFFFFFF), ((USART2_TXBUF = (USART2_TXBUF & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_TXBUF_TXBUF </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART2  ------------------------------------
// SVD Line: 11791

//  <view> USART2
//    <name> USART2 </name>
//    <item> SFDITEM_REG__USART2_CTR1 </item>
//    <item> SFDITEM_REG__USART2_CTR2 </item>
//    <item> SFDITEM_REG__USART2_CTR3 </item>
//    <item> SFDITEM_REG__USART2_BRT </item>
//    <item> SFDITEM_REG__USART2_GTPDIV </item>
//    <item> SFDITEM_REG__USART2_RXOVR </item>
//    <item> SFDITEM_REG__USART2_SWTR </item>
//    <item> SFDITEM_REG__USART2_STS </item>
//    <item> SFDITEM_REG__USART2_IFCLR </item>
//    <item> SFDITEM_REG__USART2_RXBUF </item>
//    <item> SFDITEM_REG__USART2_TXBUF </item>
//  </view>
//  


// ---------------------------  Register Item Address: USART3_CTR1  -------------------------------
// SVD Line: 11019

unsigned int USART3_CTR1 __AT (0x40004800);



// ------------------------------  Field Item: USART3_CTR1_BTCIE  ---------------------------------
// SVD Line: 11028

//  <item> SFDITEM_FIELD__USART3_CTR1_BTCIE
//    <name> BTCIE </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40004800) Enable bit for Block transmit  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR1 ) </loc>
//      <o.27..27> BTCIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_CTR1_OVRTIE  ---------------------------------
// SVD Line: 11035

//  <item> SFDITEM_FIELD__USART3_CTR1_OVRTIE
//    <name> OVRTIE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40004800) Enable bit for Receiver overtime  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR1 ) </loc>
//      <o.26..26> OVRTIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_CTR1_PRETDE  ---------------------------------
// SVD Line: 11042

//  <item> SFDITEM_FIELD__USART3_CTR1_PRETDE
//    <name> PRETDE </name>
//    <rw> 
//    <i> [Bits 25..21] RW (@ 0x40004800) Pre-active time for Driver  Enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CTR1 >> 21) & 0x1F), ((USART3_CTR1 = (USART3_CTR1 & ~(0x1FUL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART3_CTR1_POSTDE  ---------------------------------
// SVD Line: 11049

//  <item> SFDITEM_FIELD__USART3_CTR1_POSTDE
//    <name> POSTDE </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40004800) Pos-active time for Driver  Enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CTR1 >> 16) & 0x1F), ((USART3_CTR1 = (USART3_CTR1 & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR1_OVRS  ----------------------------------
// SVD Line: 11056

//  <item> SFDITEM_FIELD__USART3_CTR1_OVRS
//    <name> OVRS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004800) Oversampling selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR1 ) </loc>
//      <o.15..15> OVRS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR1_CMIE  ----------------------------------
// SVD Line: 11062

//  <item> SFDITEM_FIELD__USART3_CTR1_CMIE
//    <name> CMIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004800) Enable bit for Character  match interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR1 ) </loc>
//      <o.14..14> CMIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_CTR1_RXMSKEN  --------------------------------
// SVD Line: 11069

//  <item> SFDITEM_FIELD__USART3_CTR1_RXMSKEN
//    <name> RXMSKEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004800) Reception mask mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR1 ) </loc>
//      <o.13..13> RXMSKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CTR1_DL  -----------------------------------
// SVD Line: 11075

//  <item> SFDITEM_FIELD__USART3_CTR1_DL
//    <name> DL </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004800) Data length </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR1 ) </loc>
//      <o.12..12> DL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_CTR1_RXWKUPS  --------------------------------
// SVD Line: 11081

//  <item> SFDITEM_FIELD__USART3_CTR1_RXWKUPS
//    <name> RXWKUPS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004800) Receiver wakeup selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR1 ) </loc>
//      <o.11..11> RXWKUPS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CTR1_PEN  ----------------------------------
// SVD Line: 11087

//  <item> SFDITEM_FIELD__USART3_CTR1_PEN
//    <name> PEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004800) Parity enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR1 ) </loc>
//      <o.10..10> PEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR1_ODDS  ----------------------------------
// SVD Line: 11093

//  <item> SFDITEM_FIELD__USART3_CTR1_ODDS
//    <name> ODDS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004800) Odd parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR1 ) </loc>
//      <o.9..9> ODDS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_CTR1_PERRIE  ---------------------------------
// SVD Line: 11099

//  <item> SFDITEM_FIELD__USART3_CTR1_PERRIE
//    <name> PERRIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004800) Enable bit for parity err  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR1 ) </loc>
//      <o.8..8> PERRIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR1_TXEIE  ---------------------------------
// SVD Line: 11106

//  <item> SFDITEM_FIELD__USART3_CTR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004800) Enable bit for transmit empty  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR1_TCIE  ----------------------------------
// SVD Line: 11113

//  <item> SFDITEM_FIELD__USART3_CTR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004800) Enable bit for transmit  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_CTR1_RXNEIE  ---------------------------------
// SVD Line: 11120

//  <item> SFDITEM_FIELD__USART3_CTR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004800) Enable bit for RXNE interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_CTR1_IDLEIE  ---------------------------------
// SVD Line: 11126

//  <item> SFDITEM_FIELD__USART3_CTR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004800) Enable bit for IDLE interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CTR1_TEN  ----------------------------------
// SVD Line: 11132

//  <item> SFDITEM_FIELD__USART3_CTR1_TEN
//    <name> TEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004800) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR1 ) </loc>
//      <o.3..3> TEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CTR1_REN  ----------------------------------
// SVD Line: 11138

//  <item> SFDITEM_FIELD__USART3_CTR1_REN
//    <name> REN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004800) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR1 ) </loc>
//      <o.2..2> REN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART3_CTR1_WKUPSTOP  --------------------------------
// SVD Line: 11144

//  <item> SFDITEM_FIELD__USART3_CTR1_WKUPSTOP
//    <name> WKUPSTOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004800) Wakeup mcu from stop mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR1 ) </loc>
//      <o.1..1> WKUPSTOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CTR1_UEN  ----------------------------------
// SVD Line: 11150

//  <item> SFDITEM_FIELD__USART3_CTR1_UEN
//    <name> UEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004800) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR1 ) </loc>
//      <o.0..0> UEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART3_CTR1  ----------------------------------
// SVD Line: 11019

//  <rtree> SFDITEM_REG__USART3_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004800) Control register 1 </i>
//    <loc> ( (unsigned int)((USART3_CTR1 >> 0) & 0xFFFFFFFF), ((USART3_CTR1 = (USART3_CTR1 & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_CTR1_BTCIE </item>
//    <item> SFDITEM_FIELD__USART3_CTR1_OVRTIE </item>
//    <item> SFDITEM_FIELD__USART3_CTR1_PRETDE </item>
//    <item> SFDITEM_FIELD__USART3_CTR1_POSTDE </item>
//    <item> SFDITEM_FIELD__USART3_CTR1_OVRS </item>
//    <item> SFDITEM_FIELD__USART3_CTR1_CMIE </item>
//    <item> SFDITEM_FIELD__USART3_CTR1_RXMSKEN </item>
//    <item> SFDITEM_FIELD__USART3_CTR1_DL </item>
//    <item> SFDITEM_FIELD__USART3_CTR1_RXWKUPS </item>
//    <item> SFDITEM_FIELD__USART3_CTR1_PEN </item>
//    <item> SFDITEM_FIELD__USART3_CTR1_ODDS </item>
//    <item> SFDITEM_FIELD__USART3_CTR1_PERRIE </item>
//    <item> SFDITEM_FIELD__USART3_CTR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART3_CTR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART3_CTR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART3_CTR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART3_CTR1_TEN </item>
//    <item> SFDITEM_FIELD__USART3_CTR1_REN </item>
//    <item> SFDITEM_FIELD__USART3_CTR1_WKUPSTOP </item>
//    <item> SFDITEM_FIELD__USART3_CTR1_UEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART3_CTR2  -------------------------------
// SVD Line: 11158

unsigned int USART3_CTR2 __AT (0x40004804);



// -----------------------------  Field Item: USART3_CTR2_UADR_4  ---------------------------------
// SVD Line: 11167

//  <item> SFDITEM_FIELD__USART3_CTR2_UADR_4
//    <name> UADR_4 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40004804) USART Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CTR2 >> 28) & 0xF), ((USART3_CTR2 = (USART3_CTR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART3_CTR2_UADR_0  ---------------------------------
// SVD Line: 11173

//  <item> SFDITEM_FIELD__USART3_CTR2_UADR_0
//    <name> UADR_0 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40004804) USART Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CTR2 >> 24) & 0xF), ((USART3_CTR2 = (USART3_CTR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR2_ROTEN  ---------------------------------
// SVD Line: 11179

//  <item> SFDITEM_FIELD__USART3_CTR2_ROTEN
//    <name> ROTEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40004804) Receiver overtime enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR2 ) </loc>
//      <o.23..23> ROTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_CTR2_ABRSEL  ---------------------------------
// SVD Line: 11185

//  <item> SFDITEM_FIELD__USART3_CTR2_ABRSEL
//    <name> ABRSEL </name>
//    <rw> 
//    <i> [Bits 22..21] RW (@ 0x40004804) Auto baud rate mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CTR2 >> 21) & 0x3), ((USART3_CTR2 = (USART3_CTR2 & ~(0x3UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR2_ABREN  ---------------------------------
// SVD Line: 11191

//  <item> SFDITEM_FIELD__USART3_CTR2_ABREN
//    <name> ABREN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40004804) Auto baud rate enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR2 ) </loc>
//      <o.20..20> ABREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR2_MSBF  ----------------------------------
// SVD Line: 11197

//  <item> SFDITEM_FIELD__USART3_CTR2_MSBF
//    <name> MSBF </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40004804) MSB first </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR2 ) </loc>
//      <o.19..19> MSBF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR2_DINV  ----------------------------------
// SVD Line: 11203

//  <item> SFDITEM_FIELD__USART3_CTR2_DINV
//    <name> DINV </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40004804) Data bit inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR2 ) </loc>
//      <o.18..18> DINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR2_TXINV  ---------------------------------
// SVD Line: 11209

//  <item> SFDITEM_FIELD__USART3_CTR2_TXINV
//    <name> TXINV </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40004804) TX pin inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR2 ) </loc>
//      <o.17..17> TXINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR2_RXINV  ---------------------------------
// SVD Line: 11215

//  <item> SFDITEM_FIELD__USART3_CTR2_RXINV
//    <name> RXINV </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40004804) RX pin inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR2 ) </loc>
//      <o.16..16> RXINV
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART3_CTR2_TXRXSWAP  --------------------------------
// SVD Line: 11221

//  <item> SFDITEM_FIELD__USART3_CTR2_TXRXSWAP
//    <name> TXRXSWAP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004804) TX/RX pins swap enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR2 ) </loc>
//      <o.15..15> TXRXSWAP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR2_LINEN  ---------------------------------
// SVD Line: 11227

//  <item> SFDITEM_FIELD__USART3_CTR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004804) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_CTR2_STOPLEN  --------------------------------
// SVD Line: 11233

//  <item> SFDITEM_FIELD__USART3_CTR2_STOPLEN
//    <name> STOPLEN </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40004804) STOP bits length </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CTR2 >> 12) & 0x3), ((USART3_CTR2 = (USART3_CTR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR2_CKEN  ----------------------------------
// SVD Line: 11239

//  <item> SFDITEM_FIELD__USART3_CTR2_CKEN
//    <name> CKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004804) CK pin enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR2 ) </loc>
//      <o.11..11> CKEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR2_CPOL  ----------------------------------
// SVD Line: 11245

//  <item> SFDITEM_FIELD__USART3_CTR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004804) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR2_CPHA  ----------------------------------
// SVD Line: 11251

//  <item> SFDITEM_FIELD__USART3_CTR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004804) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR2_CKLEN  ---------------------------------
// SVD Line: 11257

//  <item> SFDITEM_FIELD__USART3_CTR2_CKLEN
//    <name> CKLEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004804) LCK length </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR2 ) </loc>
//      <o.8..8> CKLEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR2_LBDIE  ---------------------------------
// SVD Line: 11263

//  <item> SFDITEM_FIELD__USART3_CTR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004804) Enable bit for LIN break frame  detection interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART3_CTR2_LINBRK11  --------------------------------
// SVD Line: 11270

//  <item> SFDITEM_FIELD__USART3_CTR2_LINBRK11
//    <name> LINBRK11 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004804) 11-bit break frame detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR2 ) </loc>
//      <o.5..5> LINBRK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR2_ADRM7  ---------------------------------
// SVD Line: 11276

//  <item> SFDITEM_FIELD__USART3_CTR2_ADRM7
//    <name> ADRM7 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004804) 4bit/7bit Address Detection selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR2 ) </loc>
//      <o.4..4> ADRM7
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART3_CTR2  ----------------------------------
// SVD Line: 11158

//  <rtree> SFDITEM_REG__USART3_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004804) Control register 2 </i>
//    <loc> ( (unsigned int)((USART3_CTR2 >> 0) & 0xFFFFFFFF), ((USART3_CTR2 = (USART3_CTR2 & ~(0xFFFFFF70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_CTR2_UADR_4 </item>
//    <item> SFDITEM_FIELD__USART3_CTR2_UADR_0 </item>
//    <item> SFDITEM_FIELD__USART3_CTR2_ROTEN </item>
//    <item> SFDITEM_FIELD__USART3_CTR2_ABRSEL </item>
//    <item> SFDITEM_FIELD__USART3_CTR2_ABREN </item>
//    <item> SFDITEM_FIELD__USART3_CTR2_MSBF </item>
//    <item> SFDITEM_FIELD__USART3_CTR2_DINV </item>
//    <item> SFDITEM_FIELD__USART3_CTR2_TXINV </item>
//    <item> SFDITEM_FIELD__USART3_CTR2_RXINV </item>
//    <item> SFDITEM_FIELD__USART3_CTR2_TXRXSWAP </item>
//    <item> SFDITEM_FIELD__USART3_CTR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART3_CTR2_STOPLEN </item>
//    <item> SFDITEM_FIELD__USART3_CTR2_CKEN </item>
//    <item> SFDITEM_FIELD__USART3_CTR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART3_CTR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART3_CTR2_CKLEN </item>
//    <item> SFDITEM_FIELD__USART3_CTR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART3_CTR2_LINBRK11 </item>
//    <item> SFDITEM_FIELD__USART3_CTR2_ADRM7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART3_CTR3  -------------------------------
// SVD Line: 11284

unsigned int USART3_CTR3 __AT (0x40004808);



// -----------------------------  Field Item: USART3_CTR3_WKUPIE  ---------------------------------
// SVD Line: 11293

//  <item> SFDITEM_FIELD__USART3_CTR3_WKUPIE
//    <name> WKUPIE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40004808) Enable bit for Wakeup from  Stop mode interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR3 ) </loc>
//      <o.22..22> WKUPIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART3_CTR3_WKUPMTHD  --------------------------------
// SVD Line: 11300

//  <item> SFDITEM_FIELD__USART3_CTR3_WKUPMTHD
//    <name> WKUPMTHD </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40004808) Wakeup from Stop mode method </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CTR3 >> 20) & 0x3), ((USART3_CTR3 = (USART3_CTR3 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART3_CTR3_SCANUM  ---------------------------------
// SVD Line: 11306

//  <item> SFDITEM_FIELD__USART3_CTR3_SCANUM
//    <name> SCANUM </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0x40004808) Number of Smartcard auto-retry times </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CTR3 >> 17) & 0x7), ((USART3_CTR3 = (USART3_CTR3 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR3_DEPS  ----------------------------------
// SVD Line: 11312

//  <item> SFDITEM_FIELD__USART3_CTR3_DEPS
//    <name> DEPS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004808) DE polarity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR3 ) </loc>
//      <o.15..15> DEPS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CTR3_DEN  ----------------------------------
// SVD Line: 11318

//  <item> SFDITEM_FIELD__USART3_CTR3_DEN
//    <name> DEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004808) DE enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR3 ) </loc>
//      <o.14..14> DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR3_DRMRE  ---------------------------------
// SVD Line: 11324

//  <item> SFDITEM_FIELD__USART3_CTR3_DRMRE
//    <name> DRMRE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004808) DMA request mask on Reception  Error </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR3 ) </loc>
//      <o.13..13> DRMRE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_CTR3_NORXOF  ---------------------------------
// SVD Line: 11331

//  <item> SFDITEM_FIELD__USART3_CTR3_NORXOF
//    <name> NORXOF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004808) No Receive Overflow detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR3 ) </loc>
//      <o.12..12> NORXOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR3_SPMS  ----------------------------------
// SVD Line: 11337

//  <item> SFDITEM_FIELD__USART3_CTR3_SPMS
//    <name> SPMS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004808) Sample method selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR3 ) </loc>
//      <o.11..11> SPMS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR3_CTSIE  ---------------------------------
// SVD Line: 11343

//  <item> SFDITEM_FIELD__USART3_CTR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004808) Enable bit for CTS interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR3_CTSEN  ---------------------------------
// SVD Line: 11349

//  <item> SFDITEM_FIELD__USART3_CTR3_CTSEN
//    <name> CTSEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004808) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR3 ) </loc>
//      <o.9..9> CTSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR3_RTSEN  ---------------------------------
// SVD Line: 11355

//  <item> SFDITEM_FIELD__USART3_CTR3_RTSEN
//    <name> RTSEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004808) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR3 ) </loc>
//      <o.8..8> RTSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR3_TXDMA  ---------------------------------
// SVD Line: 11361

//  <item> SFDITEM_FIELD__USART3_CTR3_TXDMA
//    <name> TXDMA </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004808) Transmit with DMA </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR3 ) </loc>
//      <o.7..7> TXDMA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR3_RXDMA  ---------------------------------
// SVD Line: 11367

//  <item> SFDITEM_FIELD__USART3_CTR3_RXDMA
//    <name> RXDMA </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004808) Receive with DMA </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR3 ) </loc>
//      <o.6..6> RXDMA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR3_SCEN  ----------------------------------
// SVD Line: 11373

//  <item> SFDITEM_FIELD__USART3_CTR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004808) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_CTR3_SCNACK  ---------------------------------
// SVD Line: 11379

//  <item> SFDITEM_FIELD__USART3_CTR3_SCNACK
//    <name> SCNACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004808) Smartcard transmit NACK in parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR3 ) </loc>
//      <o.4..4> SCNACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR3_HDEN  ----------------------------------
// SVD Line: 11385

//  <item> SFDITEM_FIELD__USART3_CTR3_HDEN
//    <name> HDEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004808) Half-duplex enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR3 ) </loc>
//      <o.3..3> HDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR3_IRMS  ----------------------------------
// SVD Line: 11391

//  <item> SFDITEM_FIELD__USART3_CTR3_IRMS
//    <name> IRMS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004808) IrDA mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR3 ) </loc>
//      <o.2..2> IRMS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_CTR3_IRDAEN  ---------------------------------
// SVD Line: 11397

//  <item> SFDITEM_FIELD__USART3_CTR3_IRDAEN
//    <name> IRDAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004808) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR3 ) </loc>
//      <o.1..1> IRDAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CTR3_ERRIE  ---------------------------------
// SVD Line: 11403

//  <item> SFDITEM_FIELD__USART3_CTR3_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004808) Enable bit for Error interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CTR3 ) </loc>
//      <o.0..0> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART3_CTR3  ----------------------------------
// SVD Line: 11284

//  <rtree> SFDITEM_REG__USART3_CTR3
//    <name> CTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004808) Control register 3 </i>
//    <loc> ( (unsigned int)((USART3_CTR3 >> 0) & 0xFFFFFFFF), ((USART3_CTR3 = (USART3_CTR3 & ~(0x7EFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7EFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_CTR3_WKUPIE </item>
//    <item> SFDITEM_FIELD__USART3_CTR3_WKUPMTHD </item>
//    <item> SFDITEM_FIELD__USART3_CTR3_SCANUM </item>
//    <item> SFDITEM_FIELD__USART3_CTR3_DEPS </item>
//    <item> SFDITEM_FIELD__USART3_CTR3_DEN </item>
//    <item> SFDITEM_FIELD__USART3_CTR3_DRMRE </item>
//    <item> SFDITEM_FIELD__USART3_CTR3_NORXOF </item>
//    <item> SFDITEM_FIELD__USART3_CTR3_SPMS </item>
//    <item> SFDITEM_FIELD__USART3_CTR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART3_CTR3_CTSEN </item>
//    <item> SFDITEM_FIELD__USART3_CTR3_RTSEN </item>
//    <item> SFDITEM_FIELD__USART3_CTR3_TXDMA </item>
//    <item> SFDITEM_FIELD__USART3_CTR3_RXDMA </item>
//    <item> SFDITEM_FIELD__USART3_CTR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART3_CTR3_SCNACK </item>
//    <item> SFDITEM_FIELD__USART3_CTR3_HDEN </item>
//    <item> SFDITEM_FIELD__USART3_CTR3_IRMS </item>
//    <item> SFDITEM_FIELD__USART3_CTR3_IRDAEN </item>
//    <item> SFDITEM_FIELD__USART3_CTR3_ERRIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_BRT  -------------------------------
// SVD Line: 11411

unsigned int USART3_BRT __AT (0x4000480C);



// ------------------------------  Field Item: USART3_BRT_INTDIV  ---------------------------------
// SVD Line: 11420

//  <item> SFDITEM_FIELD__USART3_BRT_INTDIV
//    <name> INTDIV </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x4000480C) DIV INT value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART3_BRT >> 4) & 0xFFF), ((USART3_BRT = (USART3_BRT & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART3_BRT_FRADIV  ---------------------------------
// SVD Line: 11426

//  <item> SFDITEM_FIELD__USART3_BRT_FRADIV
//    <name> FRADIV </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4000480C) DIV Fraction value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_BRT >> 0) & 0xF), ((USART3_BRT = (USART3_BRT & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART3_BRT  -----------------------------------
// SVD Line: 11411

//  <rtree> SFDITEM_REG__USART3_BRT
//    <name> BRT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000480C) Baud rate register </i>
//    <loc> ( (unsigned int)((USART3_BRT >> 0) & 0xFFFFFFFF), ((USART3_BRT = (USART3_BRT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_BRT_INTDIV </item>
//    <item> SFDITEM_FIELD__USART3_BRT_FRADIV </item>
//  </rtree>
//  


// --------------------------  Register Item Address: USART3_GTPDIV  ------------------------------
// SVD Line: 11434

unsigned int USART3_GTPDIV __AT (0x40004810);



// -----------------------------  Field Item: USART3_GTPDIV_GUDT  ---------------------------------
// SVD Line: 11444

//  <item> SFDITEM_FIELD__USART3_GTPDIV_GUDT
//    <name> GUDT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40004810) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_GTPDIV >> 8) & 0xFF), ((USART3_GTPDIV = (USART3_GTPDIV & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART3_GTPDIV_PDIV  ---------------------------------
// SVD Line: 11450

//  <item> SFDITEM_FIELD__USART3_GTPDIV_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004810) Pre-divider value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_GTPDIV >> 0) & 0xFF), ((USART3_GTPDIV = (USART3_GTPDIV & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART3_GTPDIV  ---------------------------------
// SVD Line: 11434

//  <rtree> SFDITEM_REG__USART3_GTPDIV
//    <name> GTPDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004810) Guard time and pre-divider  register </i>
//    <loc> ( (unsigned int)((USART3_GTPDIV >> 0) & 0xFFFFFFFF), ((USART3_GTPDIV = (USART3_GTPDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_GTPDIV_GUDT </item>
//    <item> SFDITEM_FIELD__USART3_GTPDIV_PDIV </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART3_RXOVR  ------------------------------
// SVD Line: 11458

unsigned int USART3_RXOVR __AT (0x40004814);



// -----------------------------  Field Item: USART3_RXOVR_NUMBLK  --------------------------------
// SVD Line: 11467

//  <item> SFDITEM_FIELD__USART3_RXOVR_NUMBLK
//    <name> NUMBLK </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40004814) Unit number of block </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_RXOVR >> 24) & 0xFF), ((USART3_RXOVR = (USART3_RXOVR & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART3_RXOVR_RXOVR  ---------------------------------
// SVD Line: 11473

//  <item> SFDITEM_FIELD__USART3_RXOVR_RXOVR
//    <name> RXOVR </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0x40004814) Receiver overtime value </i>
//    <edit> 
//      <loc> ( (unsigned int)((USART3_RXOVR >> 0) & 0xFFFFFF), ((USART3_RXOVR = (USART3_RXOVR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART3_RXOVR  ----------------------------------
// SVD Line: 11458

//  <rtree> SFDITEM_REG__USART3_RXOVR
//    <name> RXOVR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004814) Receiver overtime register </i>
//    <loc> ( (unsigned int)((USART3_RXOVR >> 0) & 0xFFFFFFFF), ((USART3_RXOVR = (USART3_RXOVR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_RXOVR_NUMBLK </item>
//    <item> SFDITEM_FIELD__USART3_RXOVR_RXOVR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART3_SWTR  -------------------------------
// SVD Line: 11481

unsigned int USART3_SWTR __AT (0x40004818);



// -----------------------------  Field Item: USART3_SWTR_TXESET  ---------------------------------
// SVD Line: 11490

//  <item> SFDITEM_FIELD__USART3_SWTR_TXESET
//    <name> TXESET </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004818) TXE set trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SWTR ) </loc>
//      <o.4..4> TXESET
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_SWTR_RXNECLR  --------------------------------
// SVD Line: 11496

//  <item> SFDITEM_FIELD__USART3_SWTR_RXNECLR
//    <name> RXNECLR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004818) RXNE clear trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SWTR ) </loc>
//      <o.3..3> RXNECLR
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_SWTR_RXMSKT  ---------------------------------
// SVD Line: 11502

//  <item> SFDITEM_FIELD__USART3_SWTR_RXMSKT
//    <name> RXMSKT </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004818) Reception mask mode trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SWTR ) </loc>
//      <o.2..2> RXMSKT
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_SWTR_BRKFST  ---------------------------------
// SVD Line: 11508

//  <item> SFDITEM_FIELD__USART3_SWTR_BRKFST
//    <name> BRKFST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004818) Break frame send trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SWTR ) </loc>
//      <o.1..1> BRKFST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_SWTR_ABRT  ----------------------------------
// SVD Line: 11514

//  <item> SFDITEM_FIELD__USART3_SWTR_ABRT
//    <name> ABRT </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004818) Auto baud rate trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SWTR ) </loc>
//      <o.0..0> ABRT
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART3_SWTR  ----------------------------------
// SVD Line: 11481

//  <rtree> SFDITEM_REG__USART3_SWTR
//    <name> SWTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004818) Software Trigger register </i>
//    <loc> ( (unsigned int)((USART3_SWTR >> 0) & 0xFFFFFFFF), ((USART3_SWTR = (USART3_SWTR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_SWTR_TXESET </item>
//    <item> SFDITEM_FIELD__USART3_SWTR_RXNECLR </item>
//    <item> SFDITEM_FIELD__USART3_SWTR_RXMSKT </item>
//    <item> SFDITEM_FIELD__USART3_SWTR_BRKFST </item>
//    <item> SFDITEM_FIELD__USART3_SWTR_ABRT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_STS  -------------------------------
// SVD Line: 11522

unsigned int USART3_STS __AT (0x4000481C);



// -----------------------------  Field Item: USART3_STS_RENACTF  ---------------------------------
// SVD Line: 11531

//  <item> SFDITEM_FIELD__USART3_STS_RENACTF
//    <name> RENACTF </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x4000481C) REN active flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.22..22> RENACTF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_STS_TENACTF  ---------------------------------
// SVD Line: 11537

//  <item> SFDITEM_FIELD__USART3_STS_TENACTF
//    <name> TENACTF </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x4000481C) TEN active flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.21..21> TENACTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_STS_WKUPF  ----------------------------------
// SVD Line: 11543

//  <item> SFDITEM_FIELD__USART3_STS_WKUPF
//    <name> WKUPF </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x4000481C) Wakeup from Stop mode flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.20..20> WKUPF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_STS_RXMSKF  ---------------------------------
// SVD Line: 11549

//  <item> SFDITEM_FIELD__USART3_STS_RXMSKF
//    <name> RXMSKF </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x4000481C) Reception mask mode flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.19..19> RXMSKF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_STS_BRKSF  ----------------------------------
// SVD Line: 11555

//  <item> SFDITEM_FIELD__USART3_STS_BRKSF
//    <name> BRKSF </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x4000481C) Break frame send flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.18..18> BRKSF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_STS_CMF  -----------------------------------
// SVD Line: 11561

//  <item> SFDITEM_FIELD__USART3_STS_CMF
//    <name> CMF </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x4000481C) Character match flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.17..17> CMF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_STS_BUSY  ----------------------------------
// SVD Line: 11567

//  <item> SFDITEM_FIELD__USART3_STS_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4000481C) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.16..16> BUSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_STS_ABRTF  ----------------------------------
// SVD Line: 11573

//  <item> SFDITEM_FIELD__USART3_STS_ABRTF
//    <name> ABRTF </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x4000481C) Auto baud rate flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.15..15> ABRTF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_STS_ABRTERRF  --------------------------------
// SVD Line: 11579

//  <item> SFDITEM_FIELD__USART3_STS_ABRTERRF
//    <name> ABRTERRF </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x4000481C) Auto baud rate error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.14..14> ABRTERRF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_STS_ENDBLKF  ---------------------------------
// SVD Line: 11585

//  <item> SFDITEM_FIELD__USART3_STS_ENDBLKF
//    <name> ENDBLKF </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x4000481C) End of block flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.12..12> ENDBLKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_STS_ROTF  ----------------------------------
// SVD Line: 11591

//  <item> SFDITEM_FIELD__USART3_STS_ROTF
//    <name> ROTF </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x4000481C) Receiver overtime flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.11..11> ROTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_STS_CTSF  ----------------------------------
// SVD Line: 11597

//  <item> SFDITEM_FIELD__USART3_STS_CTSF
//    <name> CTSF </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x4000481C) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.10..10> CTSF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_STS_CTSIF  ----------------------------------
// SVD Line: 11603

//  <item> SFDITEM_FIELD__USART3_STS_CTSIF
//    <name> CTSIF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4000481C) CTS interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.9..9> CTSIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_STS_LINBKF  ---------------------------------
// SVD Line: 11609

//  <item> SFDITEM_FIELD__USART3_STS_LINBKF
//    <name> LINBKF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x4000481C) LIN break frame detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.8..8> LINBKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_STS_TXE  -----------------------------------
// SVD Line: 11615

//  <item> SFDITEM_FIELD__USART3_STS_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x4000481C) transmit buffer empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_STS_TCF  -----------------------------------
// SVD Line: 11621

//  <item> SFDITEM_FIELD__USART3_STS_TCF
//    <name> TCF </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x4000481C) Transmission complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.6..6> TCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_STS_RXNE  ----------------------------------
// SVD Line: 11627

//  <item> SFDITEM_FIELD__USART3_STS_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x4000481C) receiver buffer not empty  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_STS_IDLEF  ----------------------------------
// SVD Line: 11634

//  <item> SFDITEM_FIELD__USART3_STS_IDLEF
//    <name> IDLEF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4000481C) Idle frame detected flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.4..4> IDLEF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_STS_OVRERRF  ---------------------------------
// SVD Line: 11640

//  <item> SFDITEM_FIELD__USART3_STS_OVRERRF
//    <name> OVRERRF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4000481C) Reception overflow error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.3..3> OVRERRF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_STS_NF  -----------------------------------
// SVD Line: 11647

//  <item> SFDITEM_FIELD__USART3_STS_NF
//    <name> NF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4000481C) Noise flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.2..2> NF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_STS_FERRF  ----------------------------------
// SVD Line: 11653

//  <item> SFDITEM_FIELD__USART3_STS_FERRF
//    <name> FERRF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000481C) Frame error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.1..1> FERRF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_STS_PERRF  ----------------------------------
// SVD Line: 11659

//  <item> SFDITEM_FIELD__USART3_STS_PERRF
//    <name> PERRF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000481C) Parity error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_STS ) </loc>
//      <o.0..0> PERRF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART3_STS  -----------------------------------
// SVD Line: 11522

//  <rtree> SFDITEM_REG__USART3_STS
//    <name> STS </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000481C) Interrupt and status register </i>
//    <loc> ( (unsigned int)((USART3_STS >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART3_STS_RENACTF </item>
//    <item> SFDITEM_FIELD__USART3_STS_TENACTF </item>
//    <item> SFDITEM_FIELD__USART3_STS_WKUPF </item>
//    <item> SFDITEM_FIELD__USART3_STS_RXMSKF </item>
//    <item> SFDITEM_FIELD__USART3_STS_BRKSF </item>
//    <item> SFDITEM_FIELD__USART3_STS_CMF </item>
//    <item> SFDITEM_FIELD__USART3_STS_BUSY </item>
//    <item> SFDITEM_FIELD__USART3_STS_ABRTF </item>
//    <item> SFDITEM_FIELD__USART3_STS_ABRTERRF </item>
//    <item> SFDITEM_FIELD__USART3_STS_ENDBLKF </item>
//    <item> SFDITEM_FIELD__USART3_STS_ROTF </item>
//    <item> SFDITEM_FIELD__USART3_STS_CTSF </item>
//    <item> SFDITEM_FIELD__USART3_STS_CTSIF </item>
//    <item> SFDITEM_FIELD__USART3_STS_LINBKF </item>
//    <item> SFDITEM_FIELD__USART3_STS_TXE </item>
//    <item> SFDITEM_FIELD__USART3_STS_TCF </item>
//    <item> SFDITEM_FIELD__USART3_STS_RXNE </item>
//    <item> SFDITEM_FIELD__USART3_STS_IDLEF </item>
//    <item> SFDITEM_FIELD__USART3_STS_OVRERRF </item>
//    <item> SFDITEM_FIELD__USART3_STS_NF </item>
//    <item> SFDITEM_FIELD__USART3_STS_FERRF </item>
//    <item> SFDITEM_FIELD__USART3_STS_PERRF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART3_IFCLR  ------------------------------
// SVD Line: 11667

unsigned int USART3_IFCLR __AT (0x40004820);



// -----------------------------  Field Item: USART3_IFCLR_WKUPFC  --------------------------------
// SVD Line: 11676

//  <item> SFDITEM_FIELD__USART3_IFCLR_WKUPFC
//    <name> WKUPFC </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40004820) Wakeup from Stop mode flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_IFCLR ) </loc>
//      <o.20..20> WKUPFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_IFCLR_CMFC  ---------------------------------
// SVD Line: 11683

//  <item> SFDITEM_FIELD__USART3_IFCLR_CMFC
//    <name> CMFC </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40004820) Character match flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_IFCLR ) </loc>
//      <o.17..17> CMFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART3_IFCLR_ENDBLKFC  -------------------------------
// SVD Line: 11689

//  <item> SFDITEM_FIELD__USART3_IFCLR_ENDBLKFC
//    <name> ENDBLKFC </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004820) End of block flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_IFCLR ) </loc>
//      <o.12..12> ENDBLKFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_IFCLR_ROTFC  ---------------------------------
// SVD Line: 11695

//  <item> SFDITEM_FIELD__USART3_IFCLR_ROTFC
//    <name> ROTFC </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004820) Receiver overtime flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_IFCLR ) </loc>
//      <o.11..11> ROTFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_IFCLR_CTSFC  ---------------------------------
// SVD Line: 11701

//  <item> SFDITEM_FIELD__USART3_IFCLR_CTSFC
//    <name> CTSFC </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004820) CTS flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_IFCLR ) </loc>
//      <o.9..9> CTSFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART3_IFCLR_LINBKFC  --------------------------------
// SVD Line: 11707

//  <item> SFDITEM_FIELD__USART3_IFCLR_LINBKFC
//    <name> LINBKFC </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004820) LIN break frame detection flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_IFCLR ) </loc>
//      <o.8..8> LINBKFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_IFCLR_TCFC  ---------------------------------
// SVD Line: 11714

//  <item> SFDITEM_FIELD__USART3_IFCLR_TCFC
//    <name> TCFC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004820) Transmission complete flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_IFCLR ) </loc>
//      <o.6..6> TCFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_IFCLR_IDLEFC  --------------------------------
// SVD Line: 11721

//  <item> SFDITEM_FIELD__USART3_IFCLR_IDLEFC
//    <name> IDLEFC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004820) Idle frame detected flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_IFCLR ) </loc>
//      <o.4..4> IDLEFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART3_IFCLR_OVRERRC  --------------------------------
// SVD Line: 11728

//  <item> SFDITEM_FIELD__USART3_IFCLR_OVRERRC
//    <name> OVRERRC </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004820) Overrun error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_IFCLR ) </loc>
//      <o.3..3> OVRERRC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART3_IFCLR_STARTNFC  -------------------------------
// SVD Line: 11734

//  <item> SFDITEM_FIELD__USART3_IFCLR_STARTNFC
//    <name> STARTNFC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004820) Start bit Noise detected  flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_IFCLR ) </loc>
//      <o.2..2> STARTNFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_IFCLR_FERRC  ---------------------------------
// SVD Line: 11741

//  <item> SFDITEM_FIELD__USART3_IFCLR_FERRC
//    <name> FERRC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004820) Frame error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_IFCLR ) </loc>
//      <o.1..1> FERRC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART3_IFCLR_PERRC  ---------------------------------
// SVD Line: 11747

//  <item> SFDITEM_FIELD__USART3_IFCLR_PERRC
//    <name> PERRC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004820) Parity error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_IFCLR ) </loc>
//      <o.0..0> PERRC
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: USART3_IFCLR  ----------------------------------
// SVD Line: 11667

//  <rtree> SFDITEM_REG__USART3_IFCLR
//    <name> IFCLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004820) Interrupt flag clear register </i>
//    <loc> ( (unsigned int)((USART3_IFCLR >> 0) & 0xFFFFFFFF), ((USART3_IFCLR = (USART3_IFCLR & ~(0x121B5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x121B5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_IFCLR_WKUPFC </item>
//    <item> SFDITEM_FIELD__USART3_IFCLR_CMFC </item>
//    <item> SFDITEM_FIELD__USART3_IFCLR_ENDBLKFC </item>
//    <item> SFDITEM_FIELD__USART3_IFCLR_ROTFC </item>
//    <item> SFDITEM_FIELD__USART3_IFCLR_CTSFC </item>
//    <item> SFDITEM_FIELD__USART3_IFCLR_LINBKFC </item>
//    <item> SFDITEM_FIELD__USART3_IFCLR_TCFC </item>
//    <item> SFDITEM_FIELD__USART3_IFCLR_IDLEFC </item>
//    <item> SFDITEM_FIELD__USART3_IFCLR_OVRERRC </item>
//    <item> SFDITEM_FIELD__USART3_IFCLR_STARTNFC </item>
//    <item> SFDITEM_FIELD__USART3_IFCLR_FERRC </item>
//    <item> SFDITEM_FIELD__USART3_IFCLR_PERRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART3_RXBUF  ------------------------------
// SVD Line: 11755

unsigned int USART3_RXBUF __AT (0x40004824);



// -----------------------------  Field Item: USART3_RXBUF_RXBUF  ---------------------------------
// SVD Line: 11764

//  <item> SFDITEM_FIELD__USART3_RXBUF_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 8..0] RO (@ 0x40004824) Receive buffer </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART3_RXBUF >> 0) & 0x1FF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART3_RXBUF  ----------------------------------
// SVD Line: 11755

//  <rtree> SFDITEM_REG__USART3_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40004824) Receive buffer register </i>
//    <loc> ( (unsigned int)((USART3_RXBUF >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART3_RXBUF_RXBUF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART3_TXBUF  ------------------------------
// SVD Line: 11772

unsigned int USART3_TXBUF __AT (0x40004828);



// -----------------------------  Field Item: USART3_TXBUF_TXBUF  ---------------------------------
// SVD Line: 11781

//  <item> SFDITEM_FIELD__USART3_TXBUF_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004828) Transmit buffer </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART3_TXBUF >> 0) & 0x1FF), ((USART3_TXBUF = (USART3_TXBUF & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART3_TXBUF  ----------------------------------
// SVD Line: 11772

//  <rtree> SFDITEM_REG__USART3_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004828) Transmit buffer register </i>
//    <loc> ( (unsigned int)((USART3_TXBUF >> 0) & 0xFFFFFFFF), ((USART3_TXBUF = (USART3_TXBUF & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_TXBUF_TXBUF </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART3  ------------------------------------
// SVD Line: 11800

//  <view> USART3
//    <name> USART3 </name>
//    <item> SFDITEM_REG__USART3_CTR1 </item>
//    <item> SFDITEM_REG__USART3_CTR2 </item>
//    <item> SFDITEM_REG__USART3_CTR3 </item>
//    <item> SFDITEM_REG__USART3_BRT </item>
//    <item> SFDITEM_REG__USART3_GTPDIV </item>
//    <item> SFDITEM_REG__USART3_RXOVR </item>
//    <item> SFDITEM_REG__USART3_SWTR </item>
//    <item> SFDITEM_REG__USART3_STS </item>
//    <item> SFDITEM_REG__USART3_IFCLR </item>
//    <item> SFDITEM_REG__USART3_RXBUF </item>
//    <item> SFDITEM_REG__USART3_TXBUF </item>
//  </view>
//  


// ---------------------------  Register Item Address: USART4_CTR1  -------------------------------
// SVD Line: 11019

unsigned int USART4_CTR1 __AT (0x40004C00);



// ------------------------------  Field Item: USART4_CTR1_BTCIE  ---------------------------------
// SVD Line: 11028

//  <item> SFDITEM_FIELD__USART4_CTR1_BTCIE
//    <name> BTCIE </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40004C00) Enable bit for Block transmit  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR1 ) </loc>
//      <o.27..27> BTCIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_CTR1_OVRTIE  ---------------------------------
// SVD Line: 11035

//  <item> SFDITEM_FIELD__USART4_CTR1_OVRTIE
//    <name> OVRTIE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40004C00) Enable bit for Receiver overtime  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR1 ) </loc>
//      <o.26..26> OVRTIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_CTR1_PRETDE  ---------------------------------
// SVD Line: 11042

//  <item> SFDITEM_FIELD__USART4_CTR1_PRETDE
//    <name> PRETDE </name>
//    <rw> 
//    <i> [Bits 25..21] RW (@ 0x40004C00) Pre-active time for Driver  Enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART4_CTR1 >> 21) & 0x1F), ((USART4_CTR1 = (USART4_CTR1 & ~(0x1FUL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART4_CTR1_POSTDE  ---------------------------------
// SVD Line: 11049

//  <item> SFDITEM_FIELD__USART4_CTR1_POSTDE
//    <name> POSTDE </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40004C00) Pos-active time for Driver  Enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART4_CTR1 >> 16) & 0x1F), ((USART4_CTR1 = (USART4_CTR1 & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR1_OVRS  ----------------------------------
// SVD Line: 11056

//  <item> SFDITEM_FIELD__USART4_CTR1_OVRS
//    <name> OVRS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004C00) Oversampling selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR1 ) </loc>
//      <o.15..15> OVRS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR1_CMIE  ----------------------------------
// SVD Line: 11062

//  <item> SFDITEM_FIELD__USART4_CTR1_CMIE
//    <name> CMIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004C00) Enable bit for Character  match interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR1 ) </loc>
//      <o.14..14> CMIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_CTR1_RXMSKEN  --------------------------------
// SVD Line: 11069

//  <item> SFDITEM_FIELD__USART4_CTR1_RXMSKEN
//    <name> RXMSKEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004C00) Reception mask mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR1 ) </loc>
//      <o.13..13> RXMSKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CTR1_DL  -----------------------------------
// SVD Line: 11075

//  <item> SFDITEM_FIELD__USART4_CTR1_DL
//    <name> DL </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004C00) Data length </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR1 ) </loc>
//      <o.12..12> DL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_CTR1_RXWKUPS  --------------------------------
// SVD Line: 11081

//  <item> SFDITEM_FIELD__USART4_CTR1_RXWKUPS
//    <name> RXWKUPS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004C00) Receiver wakeup selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR1 ) </loc>
//      <o.11..11> RXWKUPS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CTR1_PEN  ----------------------------------
// SVD Line: 11087

//  <item> SFDITEM_FIELD__USART4_CTR1_PEN
//    <name> PEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004C00) Parity enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR1 ) </loc>
//      <o.10..10> PEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR1_ODDS  ----------------------------------
// SVD Line: 11093

//  <item> SFDITEM_FIELD__USART4_CTR1_ODDS
//    <name> ODDS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004C00) Odd parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR1 ) </loc>
//      <o.9..9> ODDS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_CTR1_PERRIE  ---------------------------------
// SVD Line: 11099

//  <item> SFDITEM_FIELD__USART4_CTR1_PERRIE
//    <name> PERRIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004C00) Enable bit for parity err  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR1 ) </loc>
//      <o.8..8> PERRIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR1_TXEIE  ---------------------------------
// SVD Line: 11106

//  <item> SFDITEM_FIELD__USART4_CTR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004C00) Enable bit for transmit empty  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR1_TCIE  ----------------------------------
// SVD Line: 11113

//  <item> SFDITEM_FIELD__USART4_CTR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004C00) Enable bit for transmit  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_CTR1_RXNEIE  ---------------------------------
// SVD Line: 11120

//  <item> SFDITEM_FIELD__USART4_CTR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004C00) Enable bit for RXNE interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_CTR1_IDLEIE  ---------------------------------
// SVD Line: 11126

//  <item> SFDITEM_FIELD__USART4_CTR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004C00) Enable bit for IDLE interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CTR1_TEN  ----------------------------------
// SVD Line: 11132

//  <item> SFDITEM_FIELD__USART4_CTR1_TEN
//    <name> TEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004C00) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR1 ) </loc>
//      <o.3..3> TEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CTR1_REN  ----------------------------------
// SVD Line: 11138

//  <item> SFDITEM_FIELD__USART4_CTR1_REN
//    <name> REN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004C00) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR1 ) </loc>
//      <o.2..2> REN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART4_CTR1_WKUPSTOP  --------------------------------
// SVD Line: 11144

//  <item> SFDITEM_FIELD__USART4_CTR1_WKUPSTOP
//    <name> WKUPSTOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004C00) Wakeup mcu from stop mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR1 ) </loc>
//      <o.1..1> WKUPSTOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CTR1_UEN  ----------------------------------
// SVD Line: 11150

//  <item> SFDITEM_FIELD__USART4_CTR1_UEN
//    <name> UEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004C00) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR1 ) </loc>
//      <o.0..0> UEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART4_CTR1  ----------------------------------
// SVD Line: 11019

//  <rtree> SFDITEM_REG__USART4_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C00) Control register 1 </i>
//    <loc> ( (unsigned int)((USART4_CTR1 >> 0) & 0xFFFFFFFF), ((USART4_CTR1 = (USART4_CTR1 & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART4_CTR1_BTCIE </item>
//    <item> SFDITEM_FIELD__USART4_CTR1_OVRTIE </item>
//    <item> SFDITEM_FIELD__USART4_CTR1_PRETDE </item>
//    <item> SFDITEM_FIELD__USART4_CTR1_POSTDE </item>
//    <item> SFDITEM_FIELD__USART4_CTR1_OVRS </item>
//    <item> SFDITEM_FIELD__USART4_CTR1_CMIE </item>
//    <item> SFDITEM_FIELD__USART4_CTR1_RXMSKEN </item>
//    <item> SFDITEM_FIELD__USART4_CTR1_DL </item>
//    <item> SFDITEM_FIELD__USART4_CTR1_RXWKUPS </item>
//    <item> SFDITEM_FIELD__USART4_CTR1_PEN </item>
//    <item> SFDITEM_FIELD__USART4_CTR1_ODDS </item>
//    <item> SFDITEM_FIELD__USART4_CTR1_PERRIE </item>
//    <item> SFDITEM_FIELD__USART4_CTR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART4_CTR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART4_CTR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART4_CTR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART4_CTR1_TEN </item>
//    <item> SFDITEM_FIELD__USART4_CTR1_REN </item>
//    <item> SFDITEM_FIELD__USART4_CTR1_WKUPSTOP </item>
//    <item> SFDITEM_FIELD__USART4_CTR1_UEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART4_CTR2  -------------------------------
// SVD Line: 11158

unsigned int USART4_CTR2 __AT (0x40004C04);



// -----------------------------  Field Item: USART4_CTR2_UADR_4  ---------------------------------
// SVD Line: 11167

//  <item> SFDITEM_FIELD__USART4_CTR2_UADR_4
//    <name> UADR_4 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40004C04) USART Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART4_CTR2 >> 28) & 0xF), ((USART4_CTR2 = (USART4_CTR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART4_CTR2_UADR_0  ---------------------------------
// SVD Line: 11173

//  <item> SFDITEM_FIELD__USART4_CTR2_UADR_0
//    <name> UADR_0 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40004C04) USART Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART4_CTR2 >> 24) & 0xF), ((USART4_CTR2 = (USART4_CTR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR2_ROTEN  ---------------------------------
// SVD Line: 11179

//  <item> SFDITEM_FIELD__USART4_CTR2_ROTEN
//    <name> ROTEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40004C04) Receiver overtime enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR2 ) </loc>
//      <o.23..23> ROTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_CTR2_ABRSEL  ---------------------------------
// SVD Line: 11185

//  <item> SFDITEM_FIELD__USART4_CTR2_ABRSEL
//    <name> ABRSEL </name>
//    <rw> 
//    <i> [Bits 22..21] RW (@ 0x40004C04) Auto baud rate mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART4_CTR2 >> 21) & 0x3), ((USART4_CTR2 = (USART4_CTR2 & ~(0x3UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR2_ABREN  ---------------------------------
// SVD Line: 11191

//  <item> SFDITEM_FIELD__USART4_CTR2_ABREN
//    <name> ABREN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40004C04) Auto baud rate enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR2 ) </loc>
//      <o.20..20> ABREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR2_MSBF  ----------------------------------
// SVD Line: 11197

//  <item> SFDITEM_FIELD__USART4_CTR2_MSBF
//    <name> MSBF </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40004C04) MSB first </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR2 ) </loc>
//      <o.19..19> MSBF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR2_DINV  ----------------------------------
// SVD Line: 11203

//  <item> SFDITEM_FIELD__USART4_CTR2_DINV
//    <name> DINV </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40004C04) Data bit inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR2 ) </loc>
//      <o.18..18> DINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR2_TXINV  ---------------------------------
// SVD Line: 11209

//  <item> SFDITEM_FIELD__USART4_CTR2_TXINV
//    <name> TXINV </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40004C04) TX pin inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR2 ) </loc>
//      <o.17..17> TXINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR2_RXINV  ---------------------------------
// SVD Line: 11215

//  <item> SFDITEM_FIELD__USART4_CTR2_RXINV
//    <name> RXINV </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40004C04) RX pin inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR2 ) </loc>
//      <o.16..16> RXINV
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART4_CTR2_TXRXSWAP  --------------------------------
// SVD Line: 11221

//  <item> SFDITEM_FIELD__USART4_CTR2_TXRXSWAP
//    <name> TXRXSWAP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004C04) TX/RX pins swap enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR2 ) </loc>
//      <o.15..15> TXRXSWAP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR2_LINEN  ---------------------------------
// SVD Line: 11227

//  <item> SFDITEM_FIELD__USART4_CTR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004C04) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_CTR2_STOPLEN  --------------------------------
// SVD Line: 11233

//  <item> SFDITEM_FIELD__USART4_CTR2_STOPLEN
//    <name> STOPLEN </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40004C04) STOP bits length </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART4_CTR2 >> 12) & 0x3), ((USART4_CTR2 = (USART4_CTR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR2_CKEN  ----------------------------------
// SVD Line: 11239

//  <item> SFDITEM_FIELD__USART4_CTR2_CKEN
//    <name> CKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004C04) CK pin enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR2 ) </loc>
//      <o.11..11> CKEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR2_CPOL  ----------------------------------
// SVD Line: 11245

//  <item> SFDITEM_FIELD__USART4_CTR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004C04) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR2_CPHA  ----------------------------------
// SVD Line: 11251

//  <item> SFDITEM_FIELD__USART4_CTR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004C04) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR2_CKLEN  ---------------------------------
// SVD Line: 11257

//  <item> SFDITEM_FIELD__USART4_CTR2_CKLEN
//    <name> CKLEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004C04) LCK length </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR2 ) </loc>
//      <o.8..8> CKLEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR2_LBDIE  ---------------------------------
// SVD Line: 11263

//  <item> SFDITEM_FIELD__USART4_CTR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004C04) Enable bit for LIN break frame  detection interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART4_CTR2_LINBRK11  --------------------------------
// SVD Line: 11270

//  <item> SFDITEM_FIELD__USART4_CTR2_LINBRK11
//    <name> LINBRK11 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004C04) 11-bit break frame detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR2 ) </loc>
//      <o.5..5> LINBRK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR2_ADRM7  ---------------------------------
// SVD Line: 11276

//  <item> SFDITEM_FIELD__USART4_CTR2_ADRM7
//    <name> ADRM7 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004C04) 4bit/7bit Address Detection selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR2 ) </loc>
//      <o.4..4> ADRM7
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART4_CTR2  ----------------------------------
// SVD Line: 11158

//  <rtree> SFDITEM_REG__USART4_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C04) Control register 2 </i>
//    <loc> ( (unsigned int)((USART4_CTR2 >> 0) & 0xFFFFFFFF), ((USART4_CTR2 = (USART4_CTR2 & ~(0xFFFFFF70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART4_CTR2_UADR_4 </item>
//    <item> SFDITEM_FIELD__USART4_CTR2_UADR_0 </item>
//    <item> SFDITEM_FIELD__USART4_CTR2_ROTEN </item>
//    <item> SFDITEM_FIELD__USART4_CTR2_ABRSEL </item>
//    <item> SFDITEM_FIELD__USART4_CTR2_ABREN </item>
//    <item> SFDITEM_FIELD__USART4_CTR2_MSBF </item>
//    <item> SFDITEM_FIELD__USART4_CTR2_DINV </item>
//    <item> SFDITEM_FIELD__USART4_CTR2_TXINV </item>
//    <item> SFDITEM_FIELD__USART4_CTR2_RXINV </item>
//    <item> SFDITEM_FIELD__USART4_CTR2_TXRXSWAP </item>
//    <item> SFDITEM_FIELD__USART4_CTR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART4_CTR2_STOPLEN </item>
//    <item> SFDITEM_FIELD__USART4_CTR2_CKEN </item>
//    <item> SFDITEM_FIELD__USART4_CTR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART4_CTR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART4_CTR2_CKLEN </item>
//    <item> SFDITEM_FIELD__USART4_CTR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART4_CTR2_LINBRK11 </item>
//    <item> SFDITEM_FIELD__USART4_CTR2_ADRM7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART4_CTR3  -------------------------------
// SVD Line: 11284

unsigned int USART4_CTR3 __AT (0x40004C08);



// -----------------------------  Field Item: USART4_CTR3_WKUPIE  ---------------------------------
// SVD Line: 11293

//  <item> SFDITEM_FIELD__USART4_CTR3_WKUPIE
//    <name> WKUPIE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40004C08) Enable bit for Wakeup from  Stop mode interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR3 ) </loc>
//      <o.22..22> WKUPIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART4_CTR3_WKUPMTHD  --------------------------------
// SVD Line: 11300

//  <item> SFDITEM_FIELD__USART4_CTR3_WKUPMTHD
//    <name> WKUPMTHD </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40004C08) Wakeup from Stop mode method </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART4_CTR3 >> 20) & 0x3), ((USART4_CTR3 = (USART4_CTR3 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART4_CTR3_SCANUM  ---------------------------------
// SVD Line: 11306

//  <item> SFDITEM_FIELD__USART4_CTR3_SCANUM
//    <name> SCANUM </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0x40004C08) Number of Smartcard auto-retry times </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART4_CTR3 >> 17) & 0x7), ((USART4_CTR3 = (USART4_CTR3 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR3_DEPS  ----------------------------------
// SVD Line: 11312

//  <item> SFDITEM_FIELD__USART4_CTR3_DEPS
//    <name> DEPS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004C08) DE polarity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR3 ) </loc>
//      <o.15..15> DEPS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CTR3_DEN  ----------------------------------
// SVD Line: 11318

//  <item> SFDITEM_FIELD__USART4_CTR3_DEN
//    <name> DEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004C08) DE enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR3 ) </loc>
//      <o.14..14> DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR3_DRMRE  ---------------------------------
// SVD Line: 11324

//  <item> SFDITEM_FIELD__USART4_CTR3_DRMRE
//    <name> DRMRE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004C08) DMA request mask on Reception  Error </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR3 ) </loc>
//      <o.13..13> DRMRE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_CTR3_NORXOF  ---------------------------------
// SVD Line: 11331

//  <item> SFDITEM_FIELD__USART4_CTR3_NORXOF
//    <name> NORXOF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004C08) No Receive Overflow detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR3 ) </loc>
//      <o.12..12> NORXOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR3_SPMS  ----------------------------------
// SVD Line: 11337

//  <item> SFDITEM_FIELD__USART4_CTR3_SPMS
//    <name> SPMS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004C08) Sample method selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR3 ) </loc>
//      <o.11..11> SPMS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR3_CTSIE  ---------------------------------
// SVD Line: 11343

//  <item> SFDITEM_FIELD__USART4_CTR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004C08) Enable bit for CTS interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR3_CTSEN  ---------------------------------
// SVD Line: 11349

//  <item> SFDITEM_FIELD__USART4_CTR3_CTSEN
//    <name> CTSEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004C08) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR3 ) </loc>
//      <o.9..9> CTSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR3_RTSEN  ---------------------------------
// SVD Line: 11355

//  <item> SFDITEM_FIELD__USART4_CTR3_RTSEN
//    <name> RTSEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004C08) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR3 ) </loc>
//      <o.8..8> RTSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR3_TXDMA  ---------------------------------
// SVD Line: 11361

//  <item> SFDITEM_FIELD__USART4_CTR3_TXDMA
//    <name> TXDMA </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004C08) Transmit with DMA </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR3 ) </loc>
//      <o.7..7> TXDMA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR3_RXDMA  ---------------------------------
// SVD Line: 11367

//  <item> SFDITEM_FIELD__USART4_CTR3_RXDMA
//    <name> RXDMA </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004C08) Receive with DMA </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR3 ) </loc>
//      <o.6..6> RXDMA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR3_SCEN  ----------------------------------
// SVD Line: 11373

//  <item> SFDITEM_FIELD__USART4_CTR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004C08) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_CTR3_SCNACK  ---------------------------------
// SVD Line: 11379

//  <item> SFDITEM_FIELD__USART4_CTR3_SCNACK
//    <name> SCNACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004C08) Smartcard transmit NACK in parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR3 ) </loc>
//      <o.4..4> SCNACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR3_HDEN  ----------------------------------
// SVD Line: 11385

//  <item> SFDITEM_FIELD__USART4_CTR3_HDEN
//    <name> HDEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004C08) Half-duplex enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR3 ) </loc>
//      <o.3..3> HDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR3_IRMS  ----------------------------------
// SVD Line: 11391

//  <item> SFDITEM_FIELD__USART4_CTR3_IRMS
//    <name> IRMS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004C08) IrDA mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR3 ) </loc>
//      <o.2..2> IRMS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_CTR3_IRDAEN  ---------------------------------
// SVD Line: 11397

//  <item> SFDITEM_FIELD__USART4_CTR3_IRDAEN
//    <name> IRDAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004C08) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR3 ) </loc>
//      <o.1..1> IRDAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CTR3_ERRIE  ---------------------------------
// SVD Line: 11403

//  <item> SFDITEM_FIELD__USART4_CTR3_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004C08) Enable bit for Error interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CTR3 ) </loc>
//      <o.0..0> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART4_CTR3  ----------------------------------
// SVD Line: 11284

//  <rtree> SFDITEM_REG__USART4_CTR3
//    <name> CTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C08) Control register 3 </i>
//    <loc> ( (unsigned int)((USART4_CTR3 >> 0) & 0xFFFFFFFF), ((USART4_CTR3 = (USART4_CTR3 & ~(0x7EFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7EFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART4_CTR3_WKUPIE </item>
//    <item> SFDITEM_FIELD__USART4_CTR3_WKUPMTHD </item>
//    <item> SFDITEM_FIELD__USART4_CTR3_SCANUM </item>
//    <item> SFDITEM_FIELD__USART4_CTR3_DEPS </item>
//    <item> SFDITEM_FIELD__USART4_CTR3_DEN </item>
//    <item> SFDITEM_FIELD__USART4_CTR3_DRMRE </item>
//    <item> SFDITEM_FIELD__USART4_CTR3_NORXOF </item>
//    <item> SFDITEM_FIELD__USART4_CTR3_SPMS </item>
//    <item> SFDITEM_FIELD__USART4_CTR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART4_CTR3_CTSEN </item>
//    <item> SFDITEM_FIELD__USART4_CTR3_RTSEN </item>
//    <item> SFDITEM_FIELD__USART4_CTR3_TXDMA </item>
//    <item> SFDITEM_FIELD__USART4_CTR3_RXDMA </item>
//    <item> SFDITEM_FIELD__USART4_CTR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART4_CTR3_SCNACK </item>
//    <item> SFDITEM_FIELD__USART4_CTR3_HDEN </item>
//    <item> SFDITEM_FIELD__USART4_CTR3_IRMS </item>
//    <item> SFDITEM_FIELD__USART4_CTR3_IRDAEN </item>
//    <item> SFDITEM_FIELD__USART4_CTR3_ERRIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART4_BRT  -------------------------------
// SVD Line: 11411

unsigned int USART4_BRT __AT (0x40004C0C);



// ------------------------------  Field Item: USART4_BRT_INTDIV  ---------------------------------
// SVD Line: 11420

//  <item> SFDITEM_FIELD__USART4_BRT_INTDIV
//    <name> INTDIV </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40004C0C) DIV INT value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART4_BRT >> 4) & 0xFFF), ((USART4_BRT = (USART4_BRT & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART4_BRT_FRADIV  ---------------------------------
// SVD Line: 11426

//  <item> SFDITEM_FIELD__USART4_BRT_FRADIV
//    <name> FRADIV </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004C0C) DIV Fraction value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART4_BRT >> 0) & 0xF), ((USART4_BRT = (USART4_BRT & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART4_BRT  -----------------------------------
// SVD Line: 11411

//  <rtree> SFDITEM_REG__USART4_BRT
//    <name> BRT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C0C) Baud rate register </i>
//    <loc> ( (unsigned int)((USART4_BRT >> 0) & 0xFFFFFFFF), ((USART4_BRT = (USART4_BRT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART4_BRT_INTDIV </item>
//    <item> SFDITEM_FIELD__USART4_BRT_FRADIV </item>
//  </rtree>
//  


// --------------------------  Register Item Address: USART4_GTPDIV  ------------------------------
// SVD Line: 11434

unsigned int USART4_GTPDIV __AT (0x40004C10);



// -----------------------------  Field Item: USART4_GTPDIV_GUDT  ---------------------------------
// SVD Line: 11444

//  <item> SFDITEM_FIELD__USART4_GTPDIV_GUDT
//    <name> GUDT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40004C10) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART4_GTPDIV >> 8) & 0xFF), ((USART4_GTPDIV = (USART4_GTPDIV & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART4_GTPDIV_PDIV  ---------------------------------
// SVD Line: 11450

//  <item> SFDITEM_FIELD__USART4_GTPDIV_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004C10) Pre-divider value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART4_GTPDIV >> 0) & 0xFF), ((USART4_GTPDIV = (USART4_GTPDIV & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART4_GTPDIV  ---------------------------------
// SVD Line: 11434

//  <rtree> SFDITEM_REG__USART4_GTPDIV
//    <name> GTPDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C10) Guard time and pre-divider  register </i>
//    <loc> ( (unsigned int)((USART4_GTPDIV >> 0) & 0xFFFFFFFF), ((USART4_GTPDIV = (USART4_GTPDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART4_GTPDIV_GUDT </item>
//    <item> SFDITEM_FIELD__USART4_GTPDIV_PDIV </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART4_RXOVR  ------------------------------
// SVD Line: 11458

unsigned int USART4_RXOVR __AT (0x40004C14);



// -----------------------------  Field Item: USART4_RXOVR_NUMBLK  --------------------------------
// SVD Line: 11467

//  <item> SFDITEM_FIELD__USART4_RXOVR_NUMBLK
//    <name> NUMBLK </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40004C14) Unit number of block </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART4_RXOVR >> 24) & 0xFF), ((USART4_RXOVR = (USART4_RXOVR & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART4_RXOVR_RXOVR  ---------------------------------
// SVD Line: 11473

//  <item> SFDITEM_FIELD__USART4_RXOVR_RXOVR
//    <name> RXOVR </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0x40004C14) Receiver overtime value </i>
//    <edit> 
//      <loc> ( (unsigned int)((USART4_RXOVR >> 0) & 0xFFFFFF), ((USART4_RXOVR = (USART4_RXOVR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART4_RXOVR  ----------------------------------
// SVD Line: 11458

//  <rtree> SFDITEM_REG__USART4_RXOVR
//    <name> RXOVR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C14) Receiver overtime register </i>
//    <loc> ( (unsigned int)((USART4_RXOVR >> 0) & 0xFFFFFFFF), ((USART4_RXOVR = (USART4_RXOVR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART4_RXOVR_NUMBLK </item>
//    <item> SFDITEM_FIELD__USART4_RXOVR_RXOVR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART4_SWTR  -------------------------------
// SVD Line: 11481

unsigned int USART4_SWTR __AT (0x40004C18);



// -----------------------------  Field Item: USART4_SWTR_TXESET  ---------------------------------
// SVD Line: 11490

//  <item> SFDITEM_FIELD__USART4_SWTR_TXESET
//    <name> TXESET </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004C18) TXE set trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_SWTR ) </loc>
//      <o.4..4> TXESET
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_SWTR_RXNECLR  --------------------------------
// SVD Line: 11496

//  <item> SFDITEM_FIELD__USART4_SWTR_RXNECLR
//    <name> RXNECLR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004C18) RXNE clear trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_SWTR ) </loc>
//      <o.3..3> RXNECLR
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_SWTR_RXMSKT  ---------------------------------
// SVD Line: 11502

//  <item> SFDITEM_FIELD__USART4_SWTR_RXMSKT
//    <name> RXMSKT </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004C18) Reception mask mode trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_SWTR ) </loc>
//      <o.2..2> RXMSKT
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_SWTR_BRKFST  ---------------------------------
// SVD Line: 11508

//  <item> SFDITEM_FIELD__USART4_SWTR_BRKFST
//    <name> BRKFST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004C18) Break frame send trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_SWTR ) </loc>
//      <o.1..1> BRKFST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_SWTR_ABRT  ----------------------------------
// SVD Line: 11514

//  <item> SFDITEM_FIELD__USART4_SWTR_ABRT
//    <name> ABRT </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004C18) Auto baud rate trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_SWTR ) </loc>
//      <o.0..0> ABRT
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART4_SWTR  ----------------------------------
// SVD Line: 11481

//  <rtree> SFDITEM_REG__USART4_SWTR
//    <name> SWTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C18) Software Trigger register </i>
//    <loc> ( (unsigned int)((USART4_SWTR >> 0) & 0xFFFFFFFF), ((USART4_SWTR = (USART4_SWTR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART4_SWTR_TXESET </item>
//    <item> SFDITEM_FIELD__USART4_SWTR_RXNECLR </item>
//    <item> SFDITEM_FIELD__USART4_SWTR_RXMSKT </item>
//    <item> SFDITEM_FIELD__USART4_SWTR_BRKFST </item>
//    <item> SFDITEM_FIELD__USART4_SWTR_ABRT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART4_STS  -------------------------------
// SVD Line: 11522

unsigned int USART4_STS __AT (0x40004C1C);



// -----------------------------  Field Item: USART4_STS_RENACTF  ---------------------------------
// SVD Line: 11531

//  <item> SFDITEM_FIELD__USART4_STS_RENACTF
//    <name> RENACTF </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40004C1C) REN active flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.22..22> RENACTF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_STS_TENACTF  ---------------------------------
// SVD Line: 11537

//  <item> SFDITEM_FIELD__USART4_STS_TENACTF
//    <name> TENACTF </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x40004C1C) TEN active flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.21..21> TENACTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_STS_WKUPF  ----------------------------------
// SVD Line: 11543

//  <item> SFDITEM_FIELD__USART4_STS_WKUPF
//    <name> WKUPF </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x40004C1C) Wakeup from Stop mode flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.20..20> WKUPF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_STS_RXMSKF  ---------------------------------
// SVD Line: 11549

//  <item> SFDITEM_FIELD__USART4_STS_RXMSKF
//    <name> RXMSKF </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x40004C1C) Reception mask mode flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.19..19> RXMSKF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_STS_BRKSF  ----------------------------------
// SVD Line: 11555

//  <item> SFDITEM_FIELD__USART4_STS_BRKSF
//    <name> BRKSF </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x40004C1C) Break frame send flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.18..18> BRKSF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_STS_CMF  -----------------------------------
// SVD Line: 11561

//  <item> SFDITEM_FIELD__USART4_STS_CMF
//    <name> CMF </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40004C1C) Character match flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.17..17> CMF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_STS_BUSY  ----------------------------------
// SVD Line: 11567

//  <item> SFDITEM_FIELD__USART4_STS_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40004C1C) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.16..16> BUSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_STS_ABRTF  ----------------------------------
// SVD Line: 11573

//  <item> SFDITEM_FIELD__USART4_STS_ABRTF
//    <name> ABRTF </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40004C1C) Auto baud rate flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.15..15> ABRTF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_STS_ABRTERRF  --------------------------------
// SVD Line: 11579

//  <item> SFDITEM_FIELD__USART4_STS_ABRTERRF
//    <name> ABRTERRF </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40004C1C) Auto baud rate error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.14..14> ABRTERRF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_STS_ENDBLKF  ---------------------------------
// SVD Line: 11585

//  <item> SFDITEM_FIELD__USART4_STS_ENDBLKF
//    <name> ENDBLKF </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40004C1C) End of block flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.12..12> ENDBLKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_STS_ROTF  ----------------------------------
// SVD Line: 11591

//  <item> SFDITEM_FIELD__USART4_STS_ROTF
//    <name> ROTF </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40004C1C) Receiver overtime flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.11..11> ROTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_STS_CTSF  ----------------------------------
// SVD Line: 11597

//  <item> SFDITEM_FIELD__USART4_STS_CTSF
//    <name> CTSF </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40004C1C) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.10..10> CTSF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_STS_CTSIF  ----------------------------------
// SVD Line: 11603

//  <item> SFDITEM_FIELD__USART4_STS_CTSIF
//    <name> CTSIF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40004C1C) CTS interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.9..9> CTSIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_STS_LINBKF  ---------------------------------
// SVD Line: 11609

//  <item> SFDITEM_FIELD__USART4_STS_LINBKF
//    <name> LINBKF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40004C1C) LIN break frame detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.8..8> LINBKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_STS_TXE  -----------------------------------
// SVD Line: 11615

//  <item> SFDITEM_FIELD__USART4_STS_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40004C1C) transmit buffer empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_STS_TCF  -----------------------------------
// SVD Line: 11621

//  <item> SFDITEM_FIELD__USART4_STS_TCF
//    <name> TCF </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40004C1C) Transmission complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.6..6> TCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_STS_RXNE  ----------------------------------
// SVD Line: 11627

//  <item> SFDITEM_FIELD__USART4_STS_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40004C1C) receiver buffer not empty  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_STS_IDLEF  ----------------------------------
// SVD Line: 11634

//  <item> SFDITEM_FIELD__USART4_STS_IDLEF
//    <name> IDLEF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40004C1C) Idle frame detected flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.4..4> IDLEF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_STS_OVRERRF  ---------------------------------
// SVD Line: 11640

//  <item> SFDITEM_FIELD__USART4_STS_OVRERRF
//    <name> OVRERRF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40004C1C) Reception overflow error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.3..3> OVRERRF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART4_STS_NF  -----------------------------------
// SVD Line: 11647

//  <item> SFDITEM_FIELD__USART4_STS_NF
//    <name> NF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40004C1C) Noise flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.2..2> NF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_STS_FERRF  ----------------------------------
// SVD Line: 11653

//  <item> SFDITEM_FIELD__USART4_STS_FERRF
//    <name> FERRF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40004C1C) Frame error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.1..1> FERRF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_STS_PERRF  ----------------------------------
// SVD Line: 11659

//  <item> SFDITEM_FIELD__USART4_STS_PERRF
//    <name> PERRF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40004C1C) Parity error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_STS ) </loc>
//      <o.0..0> PERRF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART4_STS  -----------------------------------
// SVD Line: 11522

//  <rtree> SFDITEM_REG__USART4_STS
//    <name> STS </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40004C1C) Interrupt and status register </i>
//    <loc> ( (unsigned int)((USART4_STS >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART4_STS_RENACTF </item>
//    <item> SFDITEM_FIELD__USART4_STS_TENACTF </item>
//    <item> SFDITEM_FIELD__USART4_STS_WKUPF </item>
//    <item> SFDITEM_FIELD__USART4_STS_RXMSKF </item>
//    <item> SFDITEM_FIELD__USART4_STS_BRKSF </item>
//    <item> SFDITEM_FIELD__USART4_STS_CMF </item>
//    <item> SFDITEM_FIELD__USART4_STS_BUSY </item>
//    <item> SFDITEM_FIELD__USART4_STS_ABRTF </item>
//    <item> SFDITEM_FIELD__USART4_STS_ABRTERRF </item>
//    <item> SFDITEM_FIELD__USART4_STS_ENDBLKF </item>
//    <item> SFDITEM_FIELD__USART4_STS_ROTF </item>
//    <item> SFDITEM_FIELD__USART4_STS_CTSF </item>
//    <item> SFDITEM_FIELD__USART4_STS_CTSIF </item>
//    <item> SFDITEM_FIELD__USART4_STS_LINBKF </item>
//    <item> SFDITEM_FIELD__USART4_STS_TXE </item>
//    <item> SFDITEM_FIELD__USART4_STS_TCF </item>
//    <item> SFDITEM_FIELD__USART4_STS_RXNE </item>
//    <item> SFDITEM_FIELD__USART4_STS_IDLEF </item>
//    <item> SFDITEM_FIELD__USART4_STS_OVRERRF </item>
//    <item> SFDITEM_FIELD__USART4_STS_NF </item>
//    <item> SFDITEM_FIELD__USART4_STS_FERRF </item>
//    <item> SFDITEM_FIELD__USART4_STS_PERRF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART4_IFCLR  ------------------------------
// SVD Line: 11667

unsigned int USART4_IFCLR __AT (0x40004C20);



// -----------------------------  Field Item: USART4_IFCLR_WKUPFC  --------------------------------
// SVD Line: 11676

//  <item> SFDITEM_FIELD__USART4_IFCLR_WKUPFC
//    <name> WKUPFC </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40004C20) Wakeup from Stop mode flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_IFCLR ) </loc>
//      <o.20..20> WKUPFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_IFCLR_CMFC  ---------------------------------
// SVD Line: 11683

//  <item> SFDITEM_FIELD__USART4_IFCLR_CMFC
//    <name> CMFC </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40004C20) Character match flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_IFCLR ) </loc>
//      <o.17..17> CMFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART4_IFCLR_ENDBLKFC  -------------------------------
// SVD Line: 11689

//  <item> SFDITEM_FIELD__USART4_IFCLR_ENDBLKFC
//    <name> ENDBLKFC </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004C20) End of block flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_IFCLR ) </loc>
//      <o.12..12> ENDBLKFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_IFCLR_ROTFC  ---------------------------------
// SVD Line: 11695

//  <item> SFDITEM_FIELD__USART4_IFCLR_ROTFC
//    <name> ROTFC </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004C20) Receiver overtime flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_IFCLR ) </loc>
//      <o.11..11> ROTFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_IFCLR_CTSFC  ---------------------------------
// SVD Line: 11701

//  <item> SFDITEM_FIELD__USART4_IFCLR_CTSFC
//    <name> CTSFC </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004C20) CTS flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_IFCLR ) </loc>
//      <o.9..9> CTSFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART4_IFCLR_LINBKFC  --------------------------------
// SVD Line: 11707

//  <item> SFDITEM_FIELD__USART4_IFCLR_LINBKFC
//    <name> LINBKFC </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004C20) LIN break frame detection flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_IFCLR ) </loc>
//      <o.8..8> LINBKFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_IFCLR_TCFC  ---------------------------------
// SVD Line: 11714

//  <item> SFDITEM_FIELD__USART4_IFCLR_TCFC
//    <name> TCFC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004C20) Transmission complete flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_IFCLR ) </loc>
//      <o.6..6> TCFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_IFCLR_IDLEFC  --------------------------------
// SVD Line: 11721

//  <item> SFDITEM_FIELD__USART4_IFCLR_IDLEFC
//    <name> IDLEFC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004C20) Idle frame detected flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_IFCLR ) </loc>
//      <o.4..4> IDLEFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART4_IFCLR_OVRERRC  --------------------------------
// SVD Line: 11728

//  <item> SFDITEM_FIELD__USART4_IFCLR_OVRERRC
//    <name> OVRERRC </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004C20) Overrun error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_IFCLR ) </loc>
//      <o.3..3> OVRERRC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART4_IFCLR_STARTNFC  -------------------------------
// SVD Line: 11734

//  <item> SFDITEM_FIELD__USART4_IFCLR_STARTNFC
//    <name> STARTNFC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004C20) Start bit Noise detected  flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_IFCLR ) </loc>
//      <o.2..2> STARTNFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_IFCLR_FERRC  ---------------------------------
// SVD Line: 11741

//  <item> SFDITEM_FIELD__USART4_IFCLR_FERRC
//    <name> FERRC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004C20) Frame error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_IFCLR ) </loc>
//      <o.1..1> FERRC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART4_IFCLR_PERRC  ---------------------------------
// SVD Line: 11747

//  <item> SFDITEM_FIELD__USART4_IFCLR_PERRC
//    <name> PERRC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004C20) Parity error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_IFCLR ) </loc>
//      <o.0..0> PERRC
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: USART4_IFCLR  ----------------------------------
// SVD Line: 11667

//  <rtree> SFDITEM_REG__USART4_IFCLR
//    <name> IFCLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C20) Interrupt flag clear register </i>
//    <loc> ( (unsigned int)((USART4_IFCLR >> 0) & 0xFFFFFFFF), ((USART4_IFCLR = (USART4_IFCLR & ~(0x121B5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x121B5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART4_IFCLR_WKUPFC </item>
//    <item> SFDITEM_FIELD__USART4_IFCLR_CMFC </item>
//    <item> SFDITEM_FIELD__USART4_IFCLR_ENDBLKFC </item>
//    <item> SFDITEM_FIELD__USART4_IFCLR_ROTFC </item>
//    <item> SFDITEM_FIELD__USART4_IFCLR_CTSFC </item>
//    <item> SFDITEM_FIELD__USART4_IFCLR_LINBKFC </item>
//    <item> SFDITEM_FIELD__USART4_IFCLR_TCFC </item>
//    <item> SFDITEM_FIELD__USART4_IFCLR_IDLEFC </item>
//    <item> SFDITEM_FIELD__USART4_IFCLR_OVRERRC </item>
//    <item> SFDITEM_FIELD__USART4_IFCLR_STARTNFC </item>
//    <item> SFDITEM_FIELD__USART4_IFCLR_FERRC </item>
//    <item> SFDITEM_FIELD__USART4_IFCLR_PERRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART4_RXBUF  ------------------------------
// SVD Line: 11755

unsigned int USART4_RXBUF __AT (0x40004C24);



// -----------------------------  Field Item: USART4_RXBUF_RXBUF  ---------------------------------
// SVD Line: 11764

//  <item> SFDITEM_FIELD__USART4_RXBUF_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 8..0] RO (@ 0x40004C24) Receive buffer </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART4_RXBUF >> 0) & 0x1FF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART4_RXBUF  ----------------------------------
// SVD Line: 11755

//  <rtree> SFDITEM_REG__USART4_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40004C24) Receive buffer register </i>
//    <loc> ( (unsigned int)((USART4_RXBUF >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART4_RXBUF_RXBUF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART4_TXBUF  ------------------------------
// SVD Line: 11772

unsigned int USART4_TXBUF __AT (0x40004C28);



// -----------------------------  Field Item: USART4_TXBUF_TXBUF  ---------------------------------
// SVD Line: 11781

//  <item> SFDITEM_FIELD__USART4_TXBUF_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004C28) Transmit buffer </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART4_TXBUF >> 0) & 0x1FF), ((USART4_TXBUF = (USART4_TXBUF & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART4_TXBUF  ----------------------------------
// SVD Line: 11772

//  <rtree> SFDITEM_REG__USART4_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C28) Transmit buffer register </i>
//    <loc> ( (unsigned int)((USART4_TXBUF >> 0) & 0xFFFFFFFF), ((USART4_TXBUF = (USART4_TXBUF & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART4_TXBUF_TXBUF </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART4  ------------------------------------
// SVD Line: 11809

//  <view> USART4
//    <name> USART4 </name>
//    <item> SFDITEM_REG__USART4_CTR1 </item>
//    <item> SFDITEM_REG__USART4_CTR2 </item>
//    <item> SFDITEM_REG__USART4_CTR3 </item>
//    <item> SFDITEM_REG__USART4_BRT </item>
//    <item> SFDITEM_REG__USART4_GTPDIV </item>
//    <item> SFDITEM_REG__USART4_RXOVR </item>
//    <item> SFDITEM_REG__USART4_SWTR </item>
//    <item> SFDITEM_REG__USART4_STS </item>
//    <item> SFDITEM_REG__USART4_IFCLR </item>
//    <item> SFDITEM_REG__USART4_RXBUF </item>
//    <item> SFDITEM_REG__USART4_TXBUF </item>
//  </view>
//  


// ---------------------------  Register Item Address: USART5_CTR1  -------------------------------
// SVD Line: 11019

unsigned int USART5_CTR1 __AT (0x40005000);



// ------------------------------  Field Item: USART5_CTR1_BTCIE  ---------------------------------
// SVD Line: 11028

//  <item> SFDITEM_FIELD__USART5_CTR1_BTCIE
//    <name> BTCIE </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40005000) Enable bit for Block transmit  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR1 ) </loc>
//      <o.27..27> BTCIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_CTR1_OVRTIE  ---------------------------------
// SVD Line: 11035

//  <item> SFDITEM_FIELD__USART5_CTR1_OVRTIE
//    <name> OVRTIE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40005000) Enable bit for Receiver overtime  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR1 ) </loc>
//      <o.26..26> OVRTIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_CTR1_PRETDE  ---------------------------------
// SVD Line: 11042

//  <item> SFDITEM_FIELD__USART5_CTR1_PRETDE
//    <name> PRETDE </name>
//    <rw> 
//    <i> [Bits 25..21] RW (@ 0x40005000) Pre-active time for Driver  Enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART5_CTR1 >> 21) & 0x1F), ((USART5_CTR1 = (USART5_CTR1 & ~(0x1FUL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART5_CTR1_POSTDE  ---------------------------------
// SVD Line: 11049

//  <item> SFDITEM_FIELD__USART5_CTR1_POSTDE
//    <name> POSTDE </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40005000) Pos-active time for Driver  Enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART5_CTR1 >> 16) & 0x1F), ((USART5_CTR1 = (USART5_CTR1 & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR1_OVRS  ----------------------------------
// SVD Line: 11056

//  <item> SFDITEM_FIELD__USART5_CTR1_OVRS
//    <name> OVRS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005000) Oversampling selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR1 ) </loc>
//      <o.15..15> OVRS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR1_CMIE  ----------------------------------
// SVD Line: 11062

//  <item> SFDITEM_FIELD__USART5_CTR1_CMIE
//    <name> CMIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005000) Enable bit for Character  match interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR1 ) </loc>
//      <o.14..14> CMIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_CTR1_RXMSKEN  --------------------------------
// SVD Line: 11069

//  <item> SFDITEM_FIELD__USART5_CTR1_RXMSKEN
//    <name> RXMSKEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40005000) Reception mask mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR1 ) </loc>
//      <o.13..13> RXMSKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CTR1_DL  -----------------------------------
// SVD Line: 11075

//  <item> SFDITEM_FIELD__USART5_CTR1_DL
//    <name> DL </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005000) Data length </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR1 ) </loc>
//      <o.12..12> DL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_CTR1_RXWKUPS  --------------------------------
// SVD Line: 11081

//  <item> SFDITEM_FIELD__USART5_CTR1_RXWKUPS
//    <name> RXWKUPS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005000) Receiver wakeup selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR1 ) </loc>
//      <o.11..11> RXWKUPS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CTR1_PEN  ----------------------------------
// SVD Line: 11087

//  <item> SFDITEM_FIELD__USART5_CTR1_PEN
//    <name> PEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005000) Parity enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR1 ) </loc>
//      <o.10..10> PEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR1_ODDS  ----------------------------------
// SVD Line: 11093

//  <item> SFDITEM_FIELD__USART5_CTR1_ODDS
//    <name> ODDS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005000) Odd parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR1 ) </loc>
//      <o.9..9> ODDS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_CTR1_PERRIE  ---------------------------------
// SVD Line: 11099

//  <item> SFDITEM_FIELD__USART5_CTR1_PERRIE
//    <name> PERRIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005000) Enable bit for parity err  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR1 ) </loc>
//      <o.8..8> PERRIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR1_TXEIE  ---------------------------------
// SVD Line: 11106

//  <item> SFDITEM_FIELD__USART5_CTR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005000) Enable bit for transmit empty  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR1_TCIE  ----------------------------------
// SVD Line: 11113

//  <item> SFDITEM_FIELD__USART5_CTR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005000) Enable bit for transmit  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_CTR1_RXNEIE  ---------------------------------
// SVD Line: 11120

//  <item> SFDITEM_FIELD__USART5_CTR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005000) Enable bit for RXNE interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_CTR1_IDLEIE  ---------------------------------
// SVD Line: 11126

//  <item> SFDITEM_FIELD__USART5_CTR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005000) Enable bit for IDLE interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CTR1_TEN  ----------------------------------
// SVD Line: 11132

//  <item> SFDITEM_FIELD__USART5_CTR1_TEN
//    <name> TEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40005000) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR1 ) </loc>
//      <o.3..3> TEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CTR1_REN  ----------------------------------
// SVD Line: 11138

//  <item> SFDITEM_FIELD__USART5_CTR1_REN
//    <name> REN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40005000) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR1 ) </loc>
//      <o.2..2> REN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART5_CTR1_WKUPSTOP  --------------------------------
// SVD Line: 11144

//  <item> SFDITEM_FIELD__USART5_CTR1_WKUPSTOP
//    <name> WKUPSTOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005000) Wakeup mcu from stop mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR1 ) </loc>
//      <o.1..1> WKUPSTOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CTR1_UEN  ----------------------------------
// SVD Line: 11150

//  <item> SFDITEM_FIELD__USART5_CTR1_UEN
//    <name> UEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005000) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR1 ) </loc>
//      <o.0..0> UEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART5_CTR1  ----------------------------------
// SVD Line: 11019

//  <rtree> SFDITEM_REG__USART5_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005000) Control register 1 </i>
//    <loc> ( (unsigned int)((USART5_CTR1 >> 0) & 0xFFFFFFFF), ((USART5_CTR1 = (USART5_CTR1 & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART5_CTR1_BTCIE </item>
//    <item> SFDITEM_FIELD__USART5_CTR1_OVRTIE </item>
//    <item> SFDITEM_FIELD__USART5_CTR1_PRETDE </item>
//    <item> SFDITEM_FIELD__USART5_CTR1_POSTDE </item>
//    <item> SFDITEM_FIELD__USART5_CTR1_OVRS </item>
//    <item> SFDITEM_FIELD__USART5_CTR1_CMIE </item>
//    <item> SFDITEM_FIELD__USART5_CTR1_RXMSKEN </item>
//    <item> SFDITEM_FIELD__USART5_CTR1_DL </item>
//    <item> SFDITEM_FIELD__USART5_CTR1_RXWKUPS </item>
//    <item> SFDITEM_FIELD__USART5_CTR1_PEN </item>
//    <item> SFDITEM_FIELD__USART5_CTR1_ODDS </item>
//    <item> SFDITEM_FIELD__USART5_CTR1_PERRIE </item>
//    <item> SFDITEM_FIELD__USART5_CTR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART5_CTR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART5_CTR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART5_CTR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART5_CTR1_TEN </item>
//    <item> SFDITEM_FIELD__USART5_CTR1_REN </item>
//    <item> SFDITEM_FIELD__USART5_CTR1_WKUPSTOP </item>
//    <item> SFDITEM_FIELD__USART5_CTR1_UEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART5_CTR2  -------------------------------
// SVD Line: 11158

unsigned int USART5_CTR2 __AT (0x40005004);



// -----------------------------  Field Item: USART5_CTR2_UADR_4  ---------------------------------
// SVD Line: 11167

//  <item> SFDITEM_FIELD__USART5_CTR2_UADR_4
//    <name> UADR_4 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40005004) USART Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART5_CTR2 >> 28) & 0xF), ((USART5_CTR2 = (USART5_CTR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART5_CTR2_UADR_0  ---------------------------------
// SVD Line: 11173

//  <item> SFDITEM_FIELD__USART5_CTR2_UADR_0
//    <name> UADR_0 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40005004) USART Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART5_CTR2 >> 24) & 0xF), ((USART5_CTR2 = (USART5_CTR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR2_ROTEN  ---------------------------------
// SVD Line: 11179

//  <item> SFDITEM_FIELD__USART5_CTR2_ROTEN
//    <name> ROTEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40005004) Receiver overtime enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR2 ) </loc>
//      <o.23..23> ROTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_CTR2_ABRSEL  ---------------------------------
// SVD Line: 11185

//  <item> SFDITEM_FIELD__USART5_CTR2_ABRSEL
//    <name> ABRSEL </name>
//    <rw> 
//    <i> [Bits 22..21] RW (@ 0x40005004) Auto baud rate mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART5_CTR2 >> 21) & 0x3), ((USART5_CTR2 = (USART5_CTR2 & ~(0x3UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR2_ABREN  ---------------------------------
// SVD Line: 11191

//  <item> SFDITEM_FIELD__USART5_CTR2_ABREN
//    <name> ABREN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40005004) Auto baud rate enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR2 ) </loc>
//      <o.20..20> ABREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR2_MSBF  ----------------------------------
// SVD Line: 11197

//  <item> SFDITEM_FIELD__USART5_CTR2_MSBF
//    <name> MSBF </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40005004) MSB first </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR2 ) </loc>
//      <o.19..19> MSBF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR2_DINV  ----------------------------------
// SVD Line: 11203

//  <item> SFDITEM_FIELD__USART5_CTR2_DINV
//    <name> DINV </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40005004) Data bit inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR2 ) </loc>
//      <o.18..18> DINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR2_TXINV  ---------------------------------
// SVD Line: 11209

//  <item> SFDITEM_FIELD__USART5_CTR2_TXINV
//    <name> TXINV </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40005004) TX pin inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR2 ) </loc>
//      <o.17..17> TXINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR2_RXINV  ---------------------------------
// SVD Line: 11215

//  <item> SFDITEM_FIELD__USART5_CTR2_RXINV
//    <name> RXINV </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40005004) RX pin inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR2 ) </loc>
//      <o.16..16> RXINV
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART5_CTR2_TXRXSWAP  --------------------------------
// SVD Line: 11221

//  <item> SFDITEM_FIELD__USART5_CTR2_TXRXSWAP
//    <name> TXRXSWAP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005004) TX/RX pins swap enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR2 ) </loc>
//      <o.15..15> TXRXSWAP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR2_LINEN  ---------------------------------
// SVD Line: 11227

//  <item> SFDITEM_FIELD__USART5_CTR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005004) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_CTR2_STOPLEN  --------------------------------
// SVD Line: 11233

//  <item> SFDITEM_FIELD__USART5_CTR2_STOPLEN
//    <name> STOPLEN </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40005004) STOP bits length </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART5_CTR2 >> 12) & 0x3), ((USART5_CTR2 = (USART5_CTR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR2_CKEN  ----------------------------------
// SVD Line: 11239

//  <item> SFDITEM_FIELD__USART5_CTR2_CKEN
//    <name> CKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005004) CK pin enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR2 ) </loc>
//      <o.11..11> CKEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR2_CPOL  ----------------------------------
// SVD Line: 11245

//  <item> SFDITEM_FIELD__USART5_CTR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005004) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR2_CPHA  ----------------------------------
// SVD Line: 11251

//  <item> SFDITEM_FIELD__USART5_CTR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005004) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR2_CKLEN  ---------------------------------
// SVD Line: 11257

//  <item> SFDITEM_FIELD__USART5_CTR2_CKLEN
//    <name> CKLEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005004) LCK length </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR2 ) </loc>
//      <o.8..8> CKLEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR2_LBDIE  ---------------------------------
// SVD Line: 11263

//  <item> SFDITEM_FIELD__USART5_CTR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005004) Enable bit for LIN break frame  detection interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART5_CTR2_LINBRK11  --------------------------------
// SVD Line: 11270

//  <item> SFDITEM_FIELD__USART5_CTR2_LINBRK11
//    <name> LINBRK11 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005004) 11-bit break frame detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR2 ) </loc>
//      <o.5..5> LINBRK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR2_ADRM7  ---------------------------------
// SVD Line: 11276

//  <item> SFDITEM_FIELD__USART5_CTR2_ADRM7
//    <name> ADRM7 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005004) 4bit/7bit Address Detection selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR2 ) </loc>
//      <o.4..4> ADRM7
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART5_CTR2  ----------------------------------
// SVD Line: 11158

//  <rtree> SFDITEM_REG__USART5_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005004) Control register 2 </i>
//    <loc> ( (unsigned int)((USART5_CTR2 >> 0) & 0xFFFFFFFF), ((USART5_CTR2 = (USART5_CTR2 & ~(0xFFFFFF70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART5_CTR2_UADR_4 </item>
//    <item> SFDITEM_FIELD__USART5_CTR2_UADR_0 </item>
//    <item> SFDITEM_FIELD__USART5_CTR2_ROTEN </item>
//    <item> SFDITEM_FIELD__USART5_CTR2_ABRSEL </item>
//    <item> SFDITEM_FIELD__USART5_CTR2_ABREN </item>
//    <item> SFDITEM_FIELD__USART5_CTR2_MSBF </item>
//    <item> SFDITEM_FIELD__USART5_CTR2_DINV </item>
//    <item> SFDITEM_FIELD__USART5_CTR2_TXINV </item>
//    <item> SFDITEM_FIELD__USART5_CTR2_RXINV </item>
//    <item> SFDITEM_FIELD__USART5_CTR2_TXRXSWAP </item>
//    <item> SFDITEM_FIELD__USART5_CTR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART5_CTR2_STOPLEN </item>
//    <item> SFDITEM_FIELD__USART5_CTR2_CKEN </item>
//    <item> SFDITEM_FIELD__USART5_CTR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART5_CTR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART5_CTR2_CKLEN </item>
//    <item> SFDITEM_FIELD__USART5_CTR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART5_CTR2_LINBRK11 </item>
//    <item> SFDITEM_FIELD__USART5_CTR2_ADRM7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART5_CTR3  -------------------------------
// SVD Line: 11284

unsigned int USART5_CTR3 __AT (0x40005008);



// -----------------------------  Field Item: USART5_CTR3_WKUPIE  ---------------------------------
// SVD Line: 11293

//  <item> SFDITEM_FIELD__USART5_CTR3_WKUPIE
//    <name> WKUPIE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40005008) Enable bit for Wakeup from  Stop mode interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR3 ) </loc>
//      <o.22..22> WKUPIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART5_CTR3_WKUPMTHD  --------------------------------
// SVD Line: 11300

//  <item> SFDITEM_FIELD__USART5_CTR3_WKUPMTHD
//    <name> WKUPMTHD </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40005008) Wakeup from Stop mode method </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART5_CTR3 >> 20) & 0x3), ((USART5_CTR3 = (USART5_CTR3 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART5_CTR3_SCANUM  ---------------------------------
// SVD Line: 11306

//  <item> SFDITEM_FIELD__USART5_CTR3_SCANUM
//    <name> SCANUM </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0x40005008) Number of Smartcard auto-retry times </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART5_CTR3 >> 17) & 0x7), ((USART5_CTR3 = (USART5_CTR3 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR3_DEPS  ----------------------------------
// SVD Line: 11312

//  <item> SFDITEM_FIELD__USART5_CTR3_DEPS
//    <name> DEPS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005008) DE polarity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR3 ) </loc>
//      <o.15..15> DEPS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CTR3_DEN  ----------------------------------
// SVD Line: 11318

//  <item> SFDITEM_FIELD__USART5_CTR3_DEN
//    <name> DEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005008) DE enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR3 ) </loc>
//      <o.14..14> DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR3_DRMRE  ---------------------------------
// SVD Line: 11324

//  <item> SFDITEM_FIELD__USART5_CTR3_DRMRE
//    <name> DRMRE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40005008) DMA request mask on Reception  Error </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR3 ) </loc>
//      <o.13..13> DRMRE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_CTR3_NORXOF  ---------------------------------
// SVD Line: 11331

//  <item> SFDITEM_FIELD__USART5_CTR3_NORXOF
//    <name> NORXOF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005008) No Receive Overflow detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR3 ) </loc>
//      <o.12..12> NORXOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR3_SPMS  ----------------------------------
// SVD Line: 11337

//  <item> SFDITEM_FIELD__USART5_CTR3_SPMS
//    <name> SPMS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005008) Sample method selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR3 ) </loc>
//      <o.11..11> SPMS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR3_CTSIE  ---------------------------------
// SVD Line: 11343

//  <item> SFDITEM_FIELD__USART5_CTR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005008) Enable bit for CTS interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR3_CTSEN  ---------------------------------
// SVD Line: 11349

//  <item> SFDITEM_FIELD__USART5_CTR3_CTSEN
//    <name> CTSEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005008) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR3 ) </loc>
//      <o.9..9> CTSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR3_RTSEN  ---------------------------------
// SVD Line: 11355

//  <item> SFDITEM_FIELD__USART5_CTR3_RTSEN
//    <name> RTSEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005008) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR3 ) </loc>
//      <o.8..8> RTSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR3_TXDMA  ---------------------------------
// SVD Line: 11361

//  <item> SFDITEM_FIELD__USART5_CTR3_TXDMA
//    <name> TXDMA </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005008) Transmit with DMA </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR3 ) </loc>
//      <o.7..7> TXDMA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR3_RXDMA  ---------------------------------
// SVD Line: 11367

//  <item> SFDITEM_FIELD__USART5_CTR3_RXDMA
//    <name> RXDMA </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005008) Receive with DMA </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR3 ) </loc>
//      <o.6..6> RXDMA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR3_SCEN  ----------------------------------
// SVD Line: 11373

//  <item> SFDITEM_FIELD__USART5_CTR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005008) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_CTR3_SCNACK  ---------------------------------
// SVD Line: 11379

//  <item> SFDITEM_FIELD__USART5_CTR3_SCNACK
//    <name> SCNACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005008) Smartcard transmit NACK in parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR3 ) </loc>
//      <o.4..4> SCNACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR3_HDEN  ----------------------------------
// SVD Line: 11385

//  <item> SFDITEM_FIELD__USART5_CTR3_HDEN
//    <name> HDEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40005008) Half-duplex enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR3 ) </loc>
//      <o.3..3> HDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR3_IRMS  ----------------------------------
// SVD Line: 11391

//  <item> SFDITEM_FIELD__USART5_CTR3_IRMS
//    <name> IRMS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40005008) IrDA mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR3 ) </loc>
//      <o.2..2> IRMS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_CTR3_IRDAEN  ---------------------------------
// SVD Line: 11397

//  <item> SFDITEM_FIELD__USART5_CTR3_IRDAEN
//    <name> IRDAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005008) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR3 ) </loc>
//      <o.1..1> IRDAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CTR3_ERRIE  ---------------------------------
// SVD Line: 11403

//  <item> SFDITEM_FIELD__USART5_CTR3_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005008) Enable bit for Error interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CTR3 ) </loc>
//      <o.0..0> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART5_CTR3  ----------------------------------
// SVD Line: 11284

//  <rtree> SFDITEM_REG__USART5_CTR3
//    <name> CTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005008) Control register 3 </i>
//    <loc> ( (unsigned int)((USART5_CTR3 >> 0) & 0xFFFFFFFF), ((USART5_CTR3 = (USART5_CTR3 & ~(0x7EFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7EFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART5_CTR3_WKUPIE </item>
//    <item> SFDITEM_FIELD__USART5_CTR3_WKUPMTHD </item>
//    <item> SFDITEM_FIELD__USART5_CTR3_SCANUM </item>
//    <item> SFDITEM_FIELD__USART5_CTR3_DEPS </item>
//    <item> SFDITEM_FIELD__USART5_CTR3_DEN </item>
//    <item> SFDITEM_FIELD__USART5_CTR3_DRMRE </item>
//    <item> SFDITEM_FIELD__USART5_CTR3_NORXOF </item>
//    <item> SFDITEM_FIELD__USART5_CTR3_SPMS </item>
//    <item> SFDITEM_FIELD__USART5_CTR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART5_CTR3_CTSEN </item>
//    <item> SFDITEM_FIELD__USART5_CTR3_RTSEN </item>
//    <item> SFDITEM_FIELD__USART5_CTR3_TXDMA </item>
//    <item> SFDITEM_FIELD__USART5_CTR3_RXDMA </item>
//    <item> SFDITEM_FIELD__USART5_CTR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART5_CTR3_SCNACK </item>
//    <item> SFDITEM_FIELD__USART5_CTR3_HDEN </item>
//    <item> SFDITEM_FIELD__USART5_CTR3_IRMS </item>
//    <item> SFDITEM_FIELD__USART5_CTR3_IRDAEN </item>
//    <item> SFDITEM_FIELD__USART5_CTR3_ERRIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART5_BRT  -------------------------------
// SVD Line: 11411

unsigned int USART5_BRT __AT (0x4000500C);



// ------------------------------  Field Item: USART5_BRT_INTDIV  ---------------------------------
// SVD Line: 11420

//  <item> SFDITEM_FIELD__USART5_BRT_INTDIV
//    <name> INTDIV </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x4000500C) DIV INT value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART5_BRT >> 4) & 0xFFF), ((USART5_BRT = (USART5_BRT & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART5_BRT_FRADIV  ---------------------------------
// SVD Line: 11426

//  <item> SFDITEM_FIELD__USART5_BRT_FRADIV
//    <name> FRADIV </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4000500C) DIV Fraction value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART5_BRT >> 0) & 0xF), ((USART5_BRT = (USART5_BRT & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART5_BRT  -----------------------------------
// SVD Line: 11411

//  <rtree> SFDITEM_REG__USART5_BRT
//    <name> BRT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000500C) Baud rate register </i>
//    <loc> ( (unsigned int)((USART5_BRT >> 0) & 0xFFFFFFFF), ((USART5_BRT = (USART5_BRT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART5_BRT_INTDIV </item>
//    <item> SFDITEM_FIELD__USART5_BRT_FRADIV </item>
//  </rtree>
//  


// --------------------------  Register Item Address: USART5_GTPDIV  ------------------------------
// SVD Line: 11434

unsigned int USART5_GTPDIV __AT (0x40005010);



// -----------------------------  Field Item: USART5_GTPDIV_GUDT  ---------------------------------
// SVD Line: 11444

//  <item> SFDITEM_FIELD__USART5_GTPDIV_GUDT
//    <name> GUDT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40005010) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART5_GTPDIV >> 8) & 0xFF), ((USART5_GTPDIV = (USART5_GTPDIV & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART5_GTPDIV_PDIV  ---------------------------------
// SVD Line: 11450

//  <item> SFDITEM_FIELD__USART5_GTPDIV_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005010) Pre-divider value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART5_GTPDIV >> 0) & 0xFF), ((USART5_GTPDIV = (USART5_GTPDIV & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART5_GTPDIV  ---------------------------------
// SVD Line: 11434

//  <rtree> SFDITEM_REG__USART5_GTPDIV
//    <name> GTPDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005010) Guard time and pre-divider  register </i>
//    <loc> ( (unsigned int)((USART5_GTPDIV >> 0) & 0xFFFFFFFF), ((USART5_GTPDIV = (USART5_GTPDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART5_GTPDIV_GUDT </item>
//    <item> SFDITEM_FIELD__USART5_GTPDIV_PDIV </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART5_RXOVR  ------------------------------
// SVD Line: 11458

unsigned int USART5_RXOVR __AT (0x40005014);



// -----------------------------  Field Item: USART5_RXOVR_NUMBLK  --------------------------------
// SVD Line: 11467

//  <item> SFDITEM_FIELD__USART5_RXOVR_NUMBLK
//    <name> NUMBLK </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40005014) Unit number of block </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART5_RXOVR >> 24) & 0xFF), ((USART5_RXOVR = (USART5_RXOVR & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART5_RXOVR_RXOVR  ---------------------------------
// SVD Line: 11473

//  <item> SFDITEM_FIELD__USART5_RXOVR_RXOVR
//    <name> RXOVR </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0x40005014) Receiver overtime value </i>
//    <edit> 
//      <loc> ( (unsigned int)((USART5_RXOVR >> 0) & 0xFFFFFF), ((USART5_RXOVR = (USART5_RXOVR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART5_RXOVR  ----------------------------------
// SVD Line: 11458

//  <rtree> SFDITEM_REG__USART5_RXOVR
//    <name> RXOVR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005014) Receiver overtime register </i>
//    <loc> ( (unsigned int)((USART5_RXOVR >> 0) & 0xFFFFFFFF), ((USART5_RXOVR = (USART5_RXOVR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART5_RXOVR_NUMBLK </item>
//    <item> SFDITEM_FIELD__USART5_RXOVR_RXOVR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART5_SWTR  -------------------------------
// SVD Line: 11481

unsigned int USART5_SWTR __AT (0x40005018);



// -----------------------------  Field Item: USART5_SWTR_TXESET  ---------------------------------
// SVD Line: 11490

//  <item> SFDITEM_FIELD__USART5_SWTR_TXESET
//    <name> TXESET </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005018) TXE set trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_SWTR ) </loc>
//      <o.4..4> TXESET
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_SWTR_RXNECLR  --------------------------------
// SVD Line: 11496

//  <item> SFDITEM_FIELD__USART5_SWTR_RXNECLR
//    <name> RXNECLR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40005018) RXNE clear trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_SWTR ) </loc>
//      <o.3..3> RXNECLR
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_SWTR_RXMSKT  ---------------------------------
// SVD Line: 11502

//  <item> SFDITEM_FIELD__USART5_SWTR_RXMSKT
//    <name> RXMSKT </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40005018) Reception mask mode trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_SWTR ) </loc>
//      <o.2..2> RXMSKT
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_SWTR_BRKFST  ---------------------------------
// SVD Line: 11508

//  <item> SFDITEM_FIELD__USART5_SWTR_BRKFST
//    <name> BRKFST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005018) Break frame send trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_SWTR ) </loc>
//      <o.1..1> BRKFST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_SWTR_ABRT  ----------------------------------
// SVD Line: 11514

//  <item> SFDITEM_FIELD__USART5_SWTR_ABRT
//    <name> ABRT </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005018) Auto baud rate trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_SWTR ) </loc>
//      <o.0..0> ABRT
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART5_SWTR  ----------------------------------
// SVD Line: 11481

//  <rtree> SFDITEM_REG__USART5_SWTR
//    <name> SWTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005018) Software Trigger register </i>
//    <loc> ( (unsigned int)((USART5_SWTR >> 0) & 0xFFFFFFFF), ((USART5_SWTR = (USART5_SWTR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART5_SWTR_TXESET </item>
//    <item> SFDITEM_FIELD__USART5_SWTR_RXNECLR </item>
//    <item> SFDITEM_FIELD__USART5_SWTR_RXMSKT </item>
//    <item> SFDITEM_FIELD__USART5_SWTR_BRKFST </item>
//    <item> SFDITEM_FIELD__USART5_SWTR_ABRT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART5_STS  -------------------------------
// SVD Line: 11522

unsigned int USART5_STS __AT (0x4000501C);



// -----------------------------  Field Item: USART5_STS_RENACTF  ---------------------------------
// SVD Line: 11531

//  <item> SFDITEM_FIELD__USART5_STS_RENACTF
//    <name> RENACTF </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x4000501C) REN active flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.22..22> RENACTF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_STS_TENACTF  ---------------------------------
// SVD Line: 11537

//  <item> SFDITEM_FIELD__USART5_STS_TENACTF
//    <name> TENACTF </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x4000501C) TEN active flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.21..21> TENACTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_STS_WKUPF  ----------------------------------
// SVD Line: 11543

//  <item> SFDITEM_FIELD__USART5_STS_WKUPF
//    <name> WKUPF </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x4000501C) Wakeup from Stop mode flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.20..20> WKUPF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_STS_RXMSKF  ---------------------------------
// SVD Line: 11549

//  <item> SFDITEM_FIELD__USART5_STS_RXMSKF
//    <name> RXMSKF </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x4000501C) Reception mask mode flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.19..19> RXMSKF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_STS_BRKSF  ----------------------------------
// SVD Line: 11555

//  <item> SFDITEM_FIELD__USART5_STS_BRKSF
//    <name> BRKSF </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x4000501C) Break frame send flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.18..18> BRKSF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_STS_CMF  -----------------------------------
// SVD Line: 11561

//  <item> SFDITEM_FIELD__USART5_STS_CMF
//    <name> CMF </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x4000501C) Character match flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.17..17> CMF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_STS_BUSY  ----------------------------------
// SVD Line: 11567

//  <item> SFDITEM_FIELD__USART5_STS_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4000501C) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.16..16> BUSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_STS_ABRTF  ----------------------------------
// SVD Line: 11573

//  <item> SFDITEM_FIELD__USART5_STS_ABRTF
//    <name> ABRTF </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x4000501C) Auto baud rate flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.15..15> ABRTF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_STS_ABRTERRF  --------------------------------
// SVD Line: 11579

//  <item> SFDITEM_FIELD__USART5_STS_ABRTERRF
//    <name> ABRTERRF </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x4000501C) Auto baud rate error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.14..14> ABRTERRF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_STS_ENDBLKF  ---------------------------------
// SVD Line: 11585

//  <item> SFDITEM_FIELD__USART5_STS_ENDBLKF
//    <name> ENDBLKF </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x4000501C) End of block flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.12..12> ENDBLKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_STS_ROTF  ----------------------------------
// SVD Line: 11591

//  <item> SFDITEM_FIELD__USART5_STS_ROTF
//    <name> ROTF </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x4000501C) Receiver overtime flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.11..11> ROTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_STS_CTSF  ----------------------------------
// SVD Line: 11597

//  <item> SFDITEM_FIELD__USART5_STS_CTSF
//    <name> CTSF </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x4000501C) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.10..10> CTSF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_STS_CTSIF  ----------------------------------
// SVD Line: 11603

//  <item> SFDITEM_FIELD__USART5_STS_CTSIF
//    <name> CTSIF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4000501C) CTS interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.9..9> CTSIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_STS_LINBKF  ---------------------------------
// SVD Line: 11609

//  <item> SFDITEM_FIELD__USART5_STS_LINBKF
//    <name> LINBKF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x4000501C) LIN break frame detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.8..8> LINBKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_STS_TXE  -----------------------------------
// SVD Line: 11615

//  <item> SFDITEM_FIELD__USART5_STS_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x4000501C) transmit buffer empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_STS_TCF  -----------------------------------
// SVD Line: 11621

//  <item> SFDITEM_FIELD__USART5_STS_TCF
//    <name> TCF </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x4000501C) Transmission complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.6..6> TCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_STS_RXNE  ----------------------------------
// SVD Line: 11627

//  <item> SFDITEM_FIELD__USART5_STS_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x4000501C) receiver buffer not empty  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_STS_IDLEF  ----------------------------------
// SVD Line: 11634

//  <item> SFDITEM_FIELD__USART5_STS_IDLEF
//    <name> IDLEF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4000501C) Idle frame detected flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.4..4> IDLEF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_STS_OVRERRF  ---------------------------------
// SVD Line: 11640

//  <item> SFDITEM_FIELD__USART5_STS_OVRERRF
//    <name> OVRERRF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4000501C) Reception overflow error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.3..3> OVRERRF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART5_STS_NF  -----------------------------------
// SVD Line: 11647

//  <item> SFDITEM_FIELD__USART5_STS_NF
//    <name> NF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4000501C) Noise flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.2..2> NF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_STS_FERRF  ----------------------------------
// SVD Line: 11653

//  <item> SFDITEM_FIELD__USART5_STS_FERRF
//    <name> FERRF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000501C) Frame error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.1..1> FERRF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_STS_PERRF  ----------------------------------
// SVD Line: 11659

//  <item> SFDITEM_FIELD__USART5_STS_PERRF
//    <name> PERRF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000501C) Parity error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_STS ) </loc>
//      <o.0..0> PERRF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART5_STS  -----------------------------------
// SVD Line: 11522

//  <rtree> SFDITEM_REG__USART5_STS
//    <name> STS </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000501C) Interrupt and status register </i>
//    <loc> ( (unsigned int)((USART5_STS >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART5_STS_RENACTF </item>
//    <item> SFDITEM_FIELD__USART5_STS_TENACTF </item>
//    <item> SFDITEM_FIELD__USART5_STS_WKUPF </item>
//    <item> SFDITEM_FIELD__USART5_STS_RXMSKF </item>
//    <item> SFDITEM_FIELD__USART5_STS_BRKSF </item>
//    <item> SFDITEM_FIELD__USART5_STS_CMF </item>
//    <item> SFDITEM_FIELD__USART5_STS_BUSY </item>
//    <item> SFDITEM_FIELD__USART5_STS_ABRTF </item>
//    <item> SFDITEM_FIELD__USART5_STS_ABRTERRF </item>
//    <item> SFDITEM_FIELD__USART5_STS_ENDBLKF </item>
//    <item> SFDITEM_FIELD__USART5_STS_ROTF </item>
//    <item> SFDITEM_FIELD__USART5_STS_CTSF </item>
//    <item> SFDITEM_FIELD__USART5_STS_CTSIF </item>
//    <item> SFDITEM_FIELD__USART5_STS_LINBKF </item>
//    <item> SFDITEM_FIELD__USART5_STS_TXE </item>
//    <item> SFDITEM_FIELD__USART5_STS_TCF </item>
//    <item> SFDITEM_FIELD__USART5_STS_RXNE </item>
//    <item> SFDITEM_FIELD__USART5_STS_IDLEF </item>
//    <item> SFDITEM_FIELD__USART5_STS_OVRERRF </item>
//    <item> SFDITEM_FIELD__USART5_STS_NF </item>
//    <item> SFDITEM_FIELD__USART5_STS_FERRF </item>
//    <item> SFDITEM_FIELD__USART5_STS_PERRF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART5_IFCLR  ------------------------------
// SVD Line: 11667

unsigned int USART5_IFCLR __AT (0x40005020);



// -----------------------------  Field Item: USART5_IFCLR_WKUPFC  --------------------------------
// SVD Line: 11676

//  <item> SFDITEM_FIELD__USART5_IFCLR_WKUPFC
//    <name> WKUPFC </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40005020) Wakeup from Stop mode flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_IFCLR ) </loc>
//      <o.20..20> WKUPFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_IFCLR_CMFC  ---------------------------------
// SVD Line: 11683

//  <item> SFDITEM_FIELD__USART5_IFCLR_CMFC
//    <name> CMFC </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40005020) Character match flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_IFCLR ) </loc>
//      <o.17..17> CMFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART5_IFCLR_ENDBLKFC  -------------------------------
// SVD Line: 11689

//  <item> SFDITEM_FIELD__USART5_IFCLR_ENDBLKFC
//    <name> ENDBLKFC </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005020) End of block flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_IFCLR ) </loc>
//      <o.12..12> ENDBLKFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_IFCLR_ROTFC  ---------------------------------
// SVD Line: 11695

//  <item> SFDITEM_FIELD__USART5_IFCLR_ROTFC
//    <name> ROTFC </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005020) Receiver overtime flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_IFCLR ) </loc>
//      <o.11..11> ROTFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_IFCLR_CTSFC  ---------------------------------
// SVD Line: 11701

//  <item> SFDITEM_FIELD__USART5_IFCLR_CTSFC
//    <name> CTSFC </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005020) CTS flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_IFCLR ) </loc>
//      <o.9..9> CTSFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART5_IFCLR_LINBKFC  --------------------------------
// SVD Line: 11707

//  <item> SFDITEM_FIELD__USART5_IFCLR_LINBKFC
//    <name> LINBKFC </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005020) LIN break frame detection flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_IFCLR ) </loc>
//      <o.8..8> LINBKFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_IFCLR_TCFC  ---------------------------------
// SVD Line: 11714

//  <item> SFDITEM_FIELD__USART5_IFCLR_TCFC
//    <name> TCFC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005020) Transmission complete flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_IFCLR ) </loc>
//      <o.6..6> TCFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_IFCLR_IDLEFC  --------------------------------
// SVD Line: 11721

//  <item> SFDITEM_FIELD__USART5_IFCLR_IDLEFC
//    <name> IDLEFC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005020) Idle frame detected flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_IFCLR ) </loc>
//      <o.4..4> IDLEFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART5_IFCLR_OVRERRC  --------------------------------
// SVD Line: 11728

//  <item> SFDITEM_FIELD__USART5_IFCLR_OVRERRC
//    <name> OVRERRC </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40005020) Overrun error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_IFCLR ) </loc>
//      <o.3..3> OVRERRC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART5_IFCLR_STARTNFC  -------------------------------
// SVD Line: 11734

//  <item> SFDITEM_FIELD__USART5_IFCLR_STARTNFC
//    <name> STARTNFC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40005020) Start bit Noise detected  flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_IFCLR ) </loc>
//      <o.2..2> STARTNFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_IFCLR_FERRC  ---------------------------------
// SVD Line: 11741

//  <item> SFDITEM_FIELD__USART5_IFCLR_FERRC
//    <name> FERRC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005020) Frame error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_IFCLR ) </loc>
//      <o.1..1> FERRC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART5_IFCLR_PERRC  ---------------------------------
// SVD Line: 11747

//  <item> SFDITEM_FIELD__USART5_IFCLR_PERRC
//    <name> PERRC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005020) Parity error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_IFCLR ) </loc>
//      <o.0..0> PERRC
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: USART5_IFCLR  ----------------------------------
// SVD Line: 11667

//  <rtree> SFDITEM_REG__USART5_IFCLR
//    <name> IFCLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005020) Interrupt flag clear register </i>
//    <loc> ( (unsigned int)((USART5_IFCLR >> 0) & 0xFFFFFFFF), ((USART5_IFCLR = (USART5_IFCLR & ~(0x121B5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x121B5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART5_IFCLR_WKUPFC </item>
//    <item> SFDITEM_FIELD__USART5_IFCLR_CMFC </item>
//    <item> SFDITEM_FIELD__USART5_IFCLR_ENDBLKFC </item>
//    <item> SFDITEM_FIELD__USART5_IFCLR_ROTFC </item>
//    <item> SFDITEM_FIELD__USART5_IFCLR_CTSFC </item>
//    <item> SFDITEM_FIELD__USART5_IFCLR_LINBKFC </item>
//    <item> SFDITEM_FIELD__USART5_IFCLR_TCFC </item>
//    <item> SFDITEM_FIELD__USART5_IFCLR_IDLEFC </item>
//    <item> SFDITEM_FIELD__USART5_IFCLR_OVRERRC </item>
//    <item> SFDITEM_FIELD__USART5_IFCLR_STARTNFC </item>
//    <item> SFDITEM_FIELD__USART5_IFCLR_FERRC </item>
//    <item> SFDITEM_FIELD__USART5_IFCLR_PERRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART5_RXBUF  ------------------------------
// SVD Line: 11755

unsigned int USART5_RXBUF __AT (0x40005024);



// -----------------------------  Field Item: USART5_RXBUF_RXBUF  ---------------------------------
// SVD Line: 11764

//  <item> SFDITEM_FIELD__USART5_RXBUF_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 8..0] RO (@ 0x40005024) Receive buffer </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART5_RXBUF >> 0) & 0x1FF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART5_RXBUF  ----------------------------------
// SVD Line: 11755

//  <rtree> SFDITEM_REG__USART5_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005024) Receive buffer register </i>
//    <loc> ( (unsigned int)((USART5_RXBUF >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART5_RXBUF_RXBUF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART5_TXBUF  ------------------------------
// SVD Line: 11772

unsigned int USART5_TXBUF __AT (0x40005028);



// -----------------------------  Field Item: USART5_TXBUF_TXBUF  ---------------------------------
// SVD Line: 11781

//  <item> SFDITEM_FIELD__USART5_TXBUF_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40005028) Transmit buffer </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART5_TXBUF >> 0) & 0x1FF), ((USART5_TXBUF = (USART5_TXBUF & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART5_TXBUF  ----------------------------------
// SVD Line: 11772

//  <rtree> SFDITEM_REG__USART5_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005028) Transmit buffer register </i>
//    <loc> ( (unsigned int)((USART5_TXBUF >> 0) & 0xFFFFFFFF), ((USART5_TXBUF = (USART5_TXBUF & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART5_TXBUF_TXBUF </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART5  ------------------------------------
// SVD Line: 11818

//  <view> USART5
//    <name> USART5 </name>
//    <item> SFDITEM_REG__USART5_CTR1 </item>
//    <item> SFDITEM_REG__USART5_CTR2 </item>
//    <item> SFDITEM_REG__USART5_CTR3 </item>
//    <item> SFDITEM_REG__USART5_BRT </item>
//    <item> SFDITEM_REG__USART5_GTPDIV </item>
//    <item> SFDITEM_REG__USART5_RXOVR </item>
//    <item> SFDITEM_REG__USART5_SWTR </item>
//    <item> SFDITEM_REG__USART5_STS </item>
//    <item> SFDITEM_REG__USART5_IFCLR </item>
//    <item> SFDITEM_REG__USART5_RXBUF </item>
//    <item> SFDITEM_REG__USART5_TXBUF </item>
//  </view>
//  


// ---------------------------  Register Item Address: USART6_CTR1  -------------------------------
// SVD Line: 11019

unsigned int USART6_CTR1 __AT (0x40011400);



// ------------------------------  Field Item: USART6_CTR1_BTCIE  ---------------------------------
// SVD Line: 11028

//  <item> SFDITEM_FIELD__USART6_CTR1_BTCIE
//    <name> BTCIE </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40011400) Enable bit for Block transmit  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR1 ) </loc>
//      <o.27..27> BTCIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_CTR1_OVRTIE  ---------------------------------
// SVD Line: 11035

//  <item> SFDITEM_FIELD__USART6_CTR1_OVRTIE
//    <name> OVRTIE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40011400) Enable bit for Receiver overtime  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR1 ) </loc>
//      <o.26..26> OVRTIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_CTR1_PRETDE  ---------------------------------
// SVD Line: 11042

//  <item> SFDITEM_FIELD__USART6_CTR1_PRETDE
//    <name> PRETDE </name>
//    <rw> 
//    <i> [Bits 25..21] RW (@ 0x40011400) Pre-active time for Driver  Enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART6_CTR1 >> 21) & 0x1F), ((USART6_CTR1 = (USART6_CTR1 & ~(0x1FUL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART6_CTR1_POSTDE  ---------------------------------
// SVD Line: 11049

//  <item> SFDITEM_FIELD__USART6_CTR1_POSTDE
//    <name> POSTDE </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40011400) Pos-active time for Driver  Enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART6_CTR1 >> 16) & 0x1F), ((USART6_CTR1 = (USART6_CTR1 & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR1_OVRS  ----------------------------------
// SVD Line: 11056

//  <item> SFDITEM_FIELD__USART6_CTR1_OVRS
//    <name> OVRS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40011400) Oversampling selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR1 ) </loc>
//      <o.15..15> OVRS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR1_CMIE  ----------------------------------
// SVD Line: 11062

//  <item> SFDITEM_FIELD__USART6_CTR1_CMIE
//    <name> CMIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40011400) Enable bit for Character  match interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR1 ) </loc>
//      <o.14..14> CMIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_CTR1_RXMSKEN  --------------------------------
// SVD Line: 11069

//  <item> SFDITEM_FIELD__USART6_CTR1_RXMSKEN
//    <name> RXMSKEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40011400) Reception mask mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR1 ) </loc>
//      <o.13..13> RXMSKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART6_CTR1_DL  -----------------------------------
// SVD Line: 11075

//  <item> SFDITEM_FIELD__USART6_CTR1_DL
//    <name> DL </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40011400) Data length </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR1 ) </loc>
//      <o.12..12> DL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_CTR1_RXWKUPS  --------------------------------
// SVD Line: 11081

//  <item> SFDITEM_FIELD__USART6_CTR1_RXWKUPS
//    <name> RXWKUPS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40011400) Receiver wakeup selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR1 ) </loc>
//      <o.11..11> RXWKUPS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART6_CTR1_PEN  ----------------------------------
// SVD Line: 11087

//  <item> SFDITEM_FIELD__USART6_CTR1_PEN
//    <name> PEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40011400) Parity enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR1 ) </loc>
//      <o.10..10> PEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR1_ODDS  ----------------------------------
// SVD Line: 11093

//  <item> SFDITEM_FIELD__USART6_CTR1_ODDS
//    <name> ODDS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011400) Odd parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR1 ) </loc>
//      <o.9..9> ODDS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_CTR1_PERRIE  ---------------------------------
// SVD Line: 11099

//  <item> SFDITEM_FIELD__USART6_CTR1_PERRIE
//    <name> PERRIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40011400) Enable bit for parity err  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR1 ) </loc>
//      <o.8..8> PERRIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR1_TXEIE  ---------------------------------
// SVD Line: 11106

//  <item> SFDITEM_FIELD__USART6_CTR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40011400) Enable bit for transmit empty  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR1_TCIE  ----------------------------------
// SVD Line: 11113

//  <item> SFDITEM_FIELD__USART6_CTR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40011400) Enable bit for transmit  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_CTR1_RXNEIE  ---------------------------------
// SVD Line: 11120

//  <item> SFDITEM_FIELD__USART6_CTR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40011400) Enable bit for RXNE interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_CTR1_IDLEIE  ---------------------------------
// SVD Line: 11126

//  <item> SFDITEM_FIELD__USART6_CTR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011400) Enable bit for IDLE interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART6_CTR1_TEN  ----------------------------------
// SVD Line: 11132

//  <item> SFDITEM_FIELD__USART6_CTR1_TEN
//    <name> TEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011400) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR1 ) </loc>
//      <o.3..3> TEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART6_CTR1_REN  ----------------------------------
// SVD Line: 11138

//  <item> SFDITEM_FIELD__USART6_CTR1_REN
//    <name> REN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011400) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR1 ) </loc>
//      <o.2..2> REN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART6_CTR1_WKUPSTOP  --------------------------------
// SVD Line: 11144

//  <item> SFDITEM_FIELD__USART6_CTR1_WKUPSTOP
//    <name> WKUPSTOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011400) Wakeup mcu from stop mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR1 ) </loc>
//      <o.1..1> WKUPSTOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART6_CTR1_UEN  ----------------------------------
// SVD Line: 11150

//  <item> SFDITEM_FIELD__USART6_CTR1_UEN
//    <name> UEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011400) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR1 ) </loc>
//      <o.0..0> UEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART6_CTR1  ----------------------------------
// SVD Line: 11019

//  <rtree> SFDITEM_REG__USART6_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011400) Control register 1 </i>
//    <loc> ( (unsigned int)((USART6_CTR1 >> 0) & 0xFFFFFFFF), ((USART6_CTR1 = (USART6_CTR1 & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART6_CTR1_BTCIE </item>
//    <item> SFDITEM_FIELD__USART6_CTR1_OVRTIE </item>
//    <item> SFDITEM_FIELD__USART6_CTR1_PRETDE </item>
//    <item> SFDITEM_FIELD__USART6_CTR1_POSTDE </item>
//    <item> SFDITEM_FIELD__USART6_CTR1_OVRS </item>
//    <item> SFDITEM_FIELD__USART6_CTR1_CMIE </item>
//    <item> SFDITEM_FIELD__USART6_CTR1_RXMSKEN </item>
//    <item> SFDITEM_FIELD__USART6_CTR1_DL </item>
//    <item> SFDITEM_FIELD__USART6_CTR1_RXWKUPS </item>
//    <item> SFDITEM_FIELD__USART6_CTR1_PEN </item>
//    <item> SFDITEM_FIELD__USART6_CTR1_ODDS </item>
//    <item> SFDITEM_FIELD__USART6_CTR1_PERRIE </item>
//    <item> SFDITEM_FIELD__USART6_CTR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART6_CTR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART6_CTR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART6_CTR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART6_CTR1_TEN </item>
//    <item> SFDITEM_FIELD__USART6_CTR1_REN </item>
//    <item> SFDITEM_FIELD__USART6_CTR1_WKUPSTOP </item>
//    <item> SFDITEM_FIELD__USART6_CTR1_UEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART6_CTR2  -------------------------------
// SVD Line: 11158

unsigned int USART6_CTR2 __AT (0x40011404);



// -----------------------------  Field Item: USART6_CTR2_UADR_4  ---------------------------------
// SVD Line: 11167

//  <item> SFDITEM_FIELD__USART6_CTR2_UADR_4
//    <name> UADR_4 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40011404) USART Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART6_CTR2 >> 28) & 0xF), ((USART6_CTR2 = (USART6_CTR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART6_CTR2_UADR_0  ---------------------------------
// SVD Line: 11173

//  <item> SFDITEM_FIELD__USART6_CTR2_UADR_0
//    <name> UADR_0 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40011404) USART Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART6_CTR2 >> 24) & 0xF), ((USART6_CTR2 = (USART6_CTR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR2_ROTEN  ---------------------------------
// SVD Line: 11179

//  <item> SFDITEM_FIELD__USART6_CTR2_ROTEN
//    <name> ROTEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40011404) Receiver overtime enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR2 ) </loc>
//      <o.23..23> ROTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_CTR2_ABRSEL  ---------------------------------
// SVD Line: 11185

//  <item> SFDITEM_FIELD__USART6_CTR2_ABRSEL
//    <name> ABRSEL </name>
//    <rw> 
//    <i> [Bits 22..21] RW (@ 0x40011404) Auto baud rate mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART6_CTR2 >> 21) & 0x3), ((USART6_CTR2 = (USART6_CTR2 & ~(0x3UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR2_ABREN  ---------------------------------
// SVD Line: 11191

//  <item> SFDITEM_FIELD__USART6_CTR2_ABREN
//    <name> ABREN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40011404) Auto baud rate enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR2 ) </loc>
//      <o.20..20> ABREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR2_MSBF  ----------------------------------
// SVD Line: 11197

//  <item> SFDITEM_FIELD__USART6_CTR2_MSBF
//    <name> MSBF </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40011404) MSB first </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR2 ) </loc>
//      <o.19..19> MSBF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR2_DINV  ----------------------------------
// SVD Line: 11203

//  <item> SFDITEM_FIELD__USART6_CTR2_DINV
//    <name> DINV </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40011404) Data bit inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR2 ) </loc>
//      <o.18..18> DINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR2_TXINV  ---------------------------------
// SVD Line: 11209

//  <item> SFDITEM_FIELD__USART6_CTR2_TXINV
//    <name> TXINV </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40011404) TX pin inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR2 ) </loc>
//      <o.17..17> TXINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR2_RXINV  ---------------------------------
// SVD Line: 11215

//  <item> SFDITEM_FIELD__USART6_CTR2_RXINV
//    <name> RXINV </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40011404) RX pin inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR2 ) </loc>
//      <o.16..16> RXINV
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART6_CTR2_TXRXSWAP  --------------------------------
// SVD Line: 11221

//  <item> SFDITEM_FIELD__USART6_CTR2_TXRXSWAP
//    <name> TXRXSWAP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40011404) TX/RX pins swap enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR2 ) </loc>
//      <o.15..15> TXRXSWAP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR2_LINEN  ---------------------------------
// SVD Line: 11227

//  <item> SFDITEM_FIELD__USART6_CTR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40011404) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_CTR2_STOPLEN  --------------------------------
// SVD Line: 11233

//  <item> SFDITEM_FIELD__USART6_CTR2_STOPLEN
//    <name> STOPLEN </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40011404) STOP bits length </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART6_CTR2 >> 12) & 0x3), ((USART6_CTR2 = (USART6_CTR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR2_CKEN  ----------------------------------
// SVD Line: 11239

//  <item> SFDITEM_FIELD__USART6_CTR2_CKEN
//    <name> CKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40011404) CK pin enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR2 ) </loc>
//      <o.11..11> CKEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR2_CPOL  ----------------------------------
// SVD Line: 11245

//  <item> SFDITEM_FIELD__USART6_CTR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40011404) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR2_CPHA  ----------------------------------
// SVD Line: 11251

//  <item> SFDITEM_FIELD__USART6_CTR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011404) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR2_CKLEN  ---------------------------------
// SVD Line: 11257

//  <item> SFDITEM_FIELD__USART6_CTR2_CKLEN
//    <name> CKLEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40011404) LCK length </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR2 ) </loc>
//      <o.8..8> CKLEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR2_LBDIE  ---------------------------------
// SVD Line: 11263

//  <item> SFDITEM_FIELD__USART6_CTR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40011404) Enable bit for LIN break frame  detection interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART6_CTR2_LINBRK11  --------------------------------
// SVD Line: 11270

//  <item> SFDITEM_FIELD__USART6_CTR2_LINBRK11
//    <name> LINBRK11 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40011404) 11-bit break frame detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR2 ) </loc>
//      <o.5..5> LINBRK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR2_ADRM7  ---------------------------------
// SVD Line: 11276

//  <item> SFDITEM_FIELD__USART6_CTR2_ADRM7
//    <name> ADRM7 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011404) 4bit/7bit Address Detection selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR2 ) </loc>
//      <o.4..4> ADRM7
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART6_CTR2  ----------------------------------
// SVD Line: 11158

//  <rtree> SFDITEM_REG__USART6_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011404) Control register 2 </i>
//    <loc> ( (unsigned int)((USART6_CTR2 >> 0) & 0xFFFFFFFF), ((USART6_CTR2 = (USART6_CTR2 & ~(0xFFFFFF70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART6_CTR2_UADR_4 </item>
//    <item> SFDITEM_FIELD__USART6_CTR2_UADR_0 </item>
//    <item> SFDITEM_FIELD__USART6_CTR2_ROTEN </item>
//    <item> SFDITEM_FIELD__USART6_CTR2_ABRSEL </item>
//    <item> SFDITEM_FIELD__USART6_CTR2_ABREN </item>
//    <item> SFDITEM_FIELD__USART6_CTR2_MSBF </item>
//    <item> SFDITEM_FIELD__USART6_CTR2_DINV </item>
//    <item> SFDITEM_FIELD__USART6_CTR2_TXINV </item>
//    <item> SFDITEM_FIELD__USART6_CTR2_RXINV </item>
//    <item> SFDITEM_FIELD__USART6_CTR2_TXRXSWAP </item>
//    <item> SFDITEM_FIELD__USART6_CTR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART6_CTR2_STOPLEN </item>
//    <item> SFDITEM_FIELD__USART6_CTR2_CKEN </item>
//    <item> SFDITEM_FIELD__USART6_CTR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART6_CTR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART6_CTR2_CKLEN </item>
//    <item> SFDITEM_FIELD__USART6_CTR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART6_CTR2_LINBRK11 </item>
//    <item> SFDITEM_FIELD__USART6_CTR2_ADRM7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART6_CTR3  -------------------------------
// SVD Line: 11284

unsigned int USART6_CTR3 __AT (0x40011408);



// -----------------------------  Field Item: USART6_CTR3_WKUPIE  ---------------------------------
// SVD Line: 11293

//  <item> SFDITEM_FIELD__USART6_CTR3_WKUPIE
//    <name> WKUPIE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40011408) Enable bit for Wakeup from  Stop mode interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR3 ) </loc>
//      <o.22..22> WKUPIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART6_CTR3_WKUPMTHD  --------------------------------
// SVD Line: 11300

//  <item> SFDITEM_FIELD__USART6_CTR3_WKUPMTHD
//    <name> WKUPMTHD </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40011408) Wakeup from Stop mode method </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART6_CTR3 >> 20) & 0x3), ((USART6_CTR3 = (USART6_CTR3 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART6_CTR3_SCANUM  ---------------------------------
// SVD Line: 11306

//  <item> SFDITEM_FIELD__USART6_CTR3_SCANUM
//    <name> SCANUM </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0x40011408) Number of Smartcard auto-retry times </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART6_CTR3 >> 17) & 0x7), ((USART6_CTR3 = (USART6_CTR3 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR3_DEPS  ----------------------------------
// SVD Line: 11312

//  <item> SFDITEM_FIELD__USART6_CTR3_DEPS
//    <name> DEPS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40011408) DE polarity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR3 ) </loc>
//      <o.15..15> DEPS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART6_CTR3_DEN  ----------------------------------
// SVD Line: 11318

//  <item> SFDITEM_FIELD__USART6_CTR3_DEN
//    <name> DEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40011408) DE enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR3 ) </loc>
//      <o.14..14> DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR3_DRMRE  ---------------------------------
// SVD Line: 11324

//  <item> SFDITEM_FIELD__USART6_CTR3_DRMRE
//    <name> DRMRE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40011408) DMA request mask on Reception  Error </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR3 ) </loc>
//      <o.13..13> DRMRE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_CTR3_NORXOF  ---------------------------------
// SVD Line: 11331

//  <item> SFDITEM_FIELD__USART6_CTR3_NORXOF
//    <name> NORXOF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40011408) No Receive Overflow detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR3 ) </loc>
//      <o.12..12> NORXOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR3_SPMS  ----------------------------------
// SVD Line: 11337

//  <item> SFDITEM_FIELD__USART6_CTR3_SPMS
//    <name> SPMS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40011408) Sample method selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR3 ) </loc>
//      <o.11..11> SPMS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR3_CTSIE  ---------------------------------
// SVD Line: 11343

//  <item> SFDITEM_FIELD__USART6_CTR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40011408) Enable bit for CTS interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR3_CTSEN  ---------------------------------
// SVD Line: 11349

//  <item> SFDITEM_FIELD__USART6_CTR3_CTSEN
//    <name> CTSEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011408) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR3 ) </loc>
//      <o.9..9> CTSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR3_RTSEN  ---------------------------------
// SVD Line: 11355

//  <item> SFDITEM_FIELD__USART6_CTR3_RTSEN
//    <name> RTSEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40011408) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR3 ) </loc>
//      <o.8..8> RTSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR3_TXDMA  ---------------------------------
// SVD Line: 11361

//  <item> SFDITEM_FIELD__USART6_CTR3_TXDMA
//    <name> TXDMA </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40011408) Transmit with DMA </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR3 ) </loc>
//      <o.7..7> TXDMA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR3_RXDMA  ---------------------------------
// SVD Line: 11367

//  <item> SFDITEM_FIELD__USART6_CTR3_RXDMA
//    <name> RXDMA </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40011408) Receive with DMA </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR3 ) </loc>
//      <o.6..6> RXDMA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR3_SCEN  ----------------------------------
// SVD Line: 11373

//  <item> SFDITEM_FIELD__USART6_CTR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40011408) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_CTR3_SCNACK  ---------------------------------
// SVD Line: 11379

//  <item> SFDITEM_FIELD__USART6_CTR3_SCNACK
//    <name> SCNACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011408) Smartcard transmit NACK in parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR3 ) </loc>
//      <o.4..4> SCNACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR3_HDEN  ----------------------------------
// SVD Line: 11385

//  <item> SFDITEM_FIELD__USART6_CTR3_HDEN
//    <name> HDEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011408) Half-duplex enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR3 ) </loc>
//      <o.3..3> HDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR3_IRMS  ----------------------------------
// SVD Line: 11391

//  <item> SFDITEM_FIELD__USART6_CTR3_IRMS
//    <name> IRMS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011408) IrDA mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR3 ) </loc>
//      <o.2..2> IRMS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_CTR3_IRDAEN  ---------------------------------
// SVD Line: 11397

//  <item> SFDITEM_FIELD__USART6_CTR3_IRDAEN
//    <name> IRDAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011408) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR3 ) </loc>
//      <o.1..1> IRDAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_CTR3_ERRIE  ---------------------------------
// SVD Line: 11403

//  <item> SFDITEM_FIELD__USART6_CTR3_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011408) Enable bit for Error interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_CTR3 ) </loc>
//      <o.0..0> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART6_CTR3  ----------------------------------
// SVD Line: 11284

//  <rtree> SFDITEM_REG__USART6_CTR3
//    <name> CTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011408) Control register 3 </i>
//    <loc> ( (unsigned int)((USART6_CTR3 >> 0) & 0xFFFFFFFF), ((USART6_CTR3 = (USART6_CTR3 & ~(0x7EFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7EFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART6_CTR3_WKUPIE </item>
//    <item> SFDITEM_FIELD__USART6_CTR3_WKUPMTHD </item>
//    <item> SFDITEM_FIELD__USART6_CTR3_SCANUM </item>
//    <item> SFDITEM_FIELD__USART6_CTR3_DEPS </item>
//    <item> SFDITEM_FIELD__USART6_CTR3_DEN </item>
//    <item> SFDITEM_FIELD__USART6_CTR3_DRMRE </item>
//    <item> SFDITEM_FIELD__USART6_CTR3_NORXOF </item>
//    <item> SFDITEM_FIELD__USART6_CTR3_SPMS </item>
//    <item> SFDITEM_FIELD__USART6_CTR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART6_CTR3_CTSEN </item>
//    <item> SFDITEM_FIELD__USART6_CTR3_RTSEN </item>
//    <item> SFDITEM_FIELD__USART6_CTR3_TXDMA </item>
//    <item> SFDITEM_FIELD__USART6_CTR3_RXDMA </item>
//    <item> SFDITEM_FIELD__USART6_CTR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART6_CTR3_SCNACK </item>
//    <item> SFDITEM_FIELD__USART6_CTR3_HDEN </item>
//    <item> SFDITEM_FIELD__USART6_CTR3_IRMS </item>
//    <item> SFDITEM_FIELD__USART6_CTR3_IRDAEN </item>
//    <item> SFDITEM_FIELD__USART6_CTR3_ERRIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART6_BRT  -------------------------------
// SVD Line: 11411

unsigned int USART6_BRT __AT (0x4001140C);



// ------------------------------  Field Item: USART6_BRT_INTDIV  ---------------------------------
// SVD Line: 11420

//  <item> SFDITEM_FIELD__USART6_BRT_INTDIV
//    <name> INTDIV </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x4001140C) DIV INT value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART6_BRT >> 4) & 0xFFF), ((USART6_BRT = (USART6_BRT & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART6_BRT_FRADIV  ---------------------------------
// SVD Line: 11426

//  <item> SFDITEM_FIELD__USART6_BRT_FRADIV
//    <name> FRADIV </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4001140C) DIV Fraction value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART6_BRT >> 0) & 0xF), ((USART6_BRT = (USART6_BRT & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART6_BRT  -----------------------------------
// SVD Line: 11411

//  <rtree> SFDITEM_REG__USART6_BRT
//    <name> BRT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001140C) Baud rate register </i>
//    <loc> ( (unsigned int)((USART6_BRT >> 0) & 0xFFFFFFFF), ((USART6_BRT = (USART6_BRT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART6_BRT_INTDIV </item>
//    <item> SFDITEM_FIELD__USART6_BRT_FRADIV </item>
//  </rtree>
//  


// --------------------------  Register Item Address: USART6_GTPDIV  ------------------------------
// SVD Line: 11434

unsigned int USART6_GTPDIV __AT (0x40011410);



// -----------------------------  Field Item: USART6_GTPDIV_GUDT  ---------------------------------
// SVD Line: 11444

//  <item> SFDITEM_FIELD__USART6_GTPDIV_GUDT
//    <name> GUDT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40011410) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART6_GTPDIV >> 8) & 0xFF), ((USART6_GTPDIV = (USART6_GTPDIV & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART6_GTPDIV_PDIV  ---------------------------------
// SVD Line: 11450

//  <item> SFDITEM_FIELD__USART6_GTPDIV_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40011410) Pre-divider value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART6_GTPDIV >> 0) & 0xFF), ((USART6_GTPDIV = (USART6_GTPDIV & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART6_GTPDIV  ---------------------------------
// SVD Line: 11434

//  <rtree> SFDITEM_REG__USART6_GTPDIV
//    <name> GTPDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011410) Guard time and pre-divider  register </i>
//    <loc> ( (unsigned int)((USART6_GTPDIV >> 0) & 0xFFFFFFFF), ((USART6_GTPDIV = (USART6_GTPDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART6_GTPDIV_GUDT </item>
//    <item> SFDITEM_FIELD__USART6_GTPDIV_PDIV </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART6_RXOVR  ------------------------------
// SVD Line: 11458

unsigned int USART6_RXOVR __AT (0x40011414);



// -----------------------------  Field Item: USART6_RXOVR_NUMBLK  --------------------------------
// SVD Line: 11467

//  <item> SFDITEM_FIELD__USART6_RXOVR_NUMBLK
//    <name> NUMBLK </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40011414) Unit number of block </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART6_RXOVR >> 24) & 0xFF), ((USART6_RXOVR = (USART6_RXOVR & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART6_RXOVR_RXOVR  ---------------------------------
// SVD Line: 11473

//  <item> SFDITEM_FIELD__USART6_RXOVR_RXOVR
//    <name> RXOVR </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0x40011414) Receiver overtime value </i>
//    <edit> 
//      <loc> ( (unsigned int)((USART6_RXOVR >> 0) & 0xFFFFFF), ((USART6_RXOVR = (USART6_RXOVR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART6_RXOVR  ----------------------------------
// SVD Line: 11458

//  <rtree> SFDITEM_REG__USART6_RXOVR
//    <name> RXOVR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011414) Receiver overtime register </i>
//    <loc> ( (unsigned int)((USART6_RXOVR >> 0) & 0xFFFFFFFF), ((USART6_RXOVR = (USART6_RXOVR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART6_RXOVR_NUMBLK </item>
//    <item> SFDITEM_FIELD__USART6_RXOVR_RXOVR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART6_SWTR  -------------------------------
// SVD Line: 11481

unsigned int USART6_SWTR __AT (0x40011418);



// -----------------------------  Field Item: USART6_SWTR_TXESET  ---------------------------------
// SVD Line: 11490

//  <item> SFDITEM_FIELD__USART6_SWTR_TXESET
//    <name> TXESET </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011418) TXE set trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_SWTR ) </loc>
//      <o.4..4> TXESET
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_SWTR_RXNECLR  --------------------------------
// SVD Line: 11496

//  <item> SFDITEM_FIELD__USART6_SWTR_RXNECLR
//    <name> RXNECLR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011418) RXNE clear trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_SWTR ) </loc>
//      <o.3..3> RXNECLR
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_SWTR_RXMSKT  ---------------------------------
// SVD Line: 11502

//  <item> SFDITEM_FIELD__USART6_SWTR_RXMSKT
//    <name> RXMSKT </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011418) Reception mask mode trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_SWTR ) </loc>
//      <o.2..2> RXMSKT
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_SWTR_BRKFST  ---------------------------------
// SVD Line: 11508

//  <item> SFDITEM_FIELD__USART6_SWTR_BRKFST
//    <name> BRKFST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011418) Break frame send trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_SWTR ) </loc>
//      <o.1..1> BRKFST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_SWTR_ABRT  ----------------------------------
// SVD Line: 11514

//  <item> SFDITEM_FIELD__USART6_SWTR_ABRT
//    <name> ABRT </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011418) Auto baud rate trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_SWTR ) </loc>
//      <o.0..0> ABRT
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART6_SWTR  ----------------------------------
// SVD Line: 11481

//  <rtree> SFDITEM_REG__USART6_SWTR
//    <name> SWTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011418) Software Trigger register </i>
//    <loc> ( (unsigned int)((USART6_SWTR >> 0) & 0xFFFFFFFF), ((USART6_SWTR = (USART6_SWTR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART6_SWTR_TXESET </item>
//    <item> SFDITEM_FIELD__USART6_SWTR_RXNECLR </item>
//    <item> SFDITEM_FIELD__USART6_SWTR_RXMSKT </item>
//    <item> SFDITEM_FIELD__USART6_SWTR_BRKFST </item>
//    <item> SFDITEM_FIELD__USART6_SWTR_ABRT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART6_STS  -------------------------------
// SVD Line: 11522

unsigned int USART6_STS __AT (0x4001141C);



// -----------------------------  Field Item: USART6_STS_RENACTF  ---------------------------------
// SVD Line: 11531

//  <item> SFDITEM_FIELD__USART6_STS_RENACTF
//    <name> RENACTF </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x4001141C) REN active flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.22..22> RENACTF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_STS_TENACTF  ---------------------------------
// SVD Line: 11537

//  <item> SFDITEM_FIELD__USART6_STS_TENACTF
//    <name> TENACTF </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x4001141C) TEN active flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.21..21> TENACTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_STS_WKUPF  ----------------------------------
// SVD Line: 11543

//  <item> SFDITEM_FIELD__USART6_STS_WKUPF
//    <name> WKUPF </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x4001141C) Wakeup from Stop mode flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.20..20> WKUPF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_STS_RXMSKF  ---------------------------------
// SVD Line: 11549

//  <item> SFDITEM_FIELD__USART6_STS_RXMSKF
//    <name> RXMSKF </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x4001141C) Reception mask mode flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.19..19> RXMSKF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_STS_BRKSF  ----------------------------------
// SVD Line: 11555

//  <item> SFDITEM_FIELD__USART6_STS_BRKSF
//    <name> BRKSF </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x4001141C) Break frame send flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.18..18> BRKSF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART6_STS_CMF  -----------------------------------
// SVD Line: 11561

//  <item> SFDITEM_FIELD__USART6_STS_CMF
//    <name> CMF </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x4001141C) Character match flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.17..17> CMF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART6_STS_BUSY  ----------------------------------
// SVD Line: 11567

//  <item> SFDITEM_FIELD__USART6_STS_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4001141C) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.16..16> BUSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_STS_ABRTF  ----------------------------------
// SVD Line: 11573

//  <item> SFDITEM_FIELD__USART6_STS_ABRTF
//    <name> ABRTF </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x4001141C) Auto baud rate flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.15..15> ABRTF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_STS_ABRTERRF  --------------------------------
// SVD Line: 11579

//  <item> SFDITEM_FIELD__USART6_STS_ABRTERRF
//    <name> ABRTERRF </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x4001141C) Auto baud rate error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.14..14> ABRTERRF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_STS_ENDBLKF  ---------------------------------
// SVD Line: 11585

//  <item> SFDITEM_FIELD__USART6_STS_ENDBLKF
//    <name> ENDBLKF </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x4001141C) End of block flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.12..12> ENDBLKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART6_STS_ROTF  ----------------------------------
// SVD Line: 11591

//  <item> SFDITEM_FIELD__USART6_STS_ROTF
//    <name> ROTF </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x4001141C) Receiver overtime flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.11..11> ROTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART6_STS_CTSF  ----------------------------------
// SVD Line: 11597

//  <item> SFDITEM_FIELD__USART6_STS_CTSF
//    <name> CTSF </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x4001141C) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.10..10> CTSF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_STS_CTSIF  ----------------------------------
// SVD Line: 11603

//  <item> SFDITEM_FIELD__USART6_STS_CTSIF
//    <name> CTSIF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4001141C) CTS interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.9..9> CTSIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_STS_LINBKF  ---------------------------------
// SVD Line: 11609

//  <item> SFDITEM_FIELD__USART6_STS_LINBKF
//    <name> LINBKF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x4001141C) LIN break frame detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.8..8> LINBKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART6_STS_TXE  -----------------------------------
// SVD Line: 11615

//  <item> SFDITEM_FIELD__USART6_STS_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x4001141C) transmit buffer empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART6_STS_TCF  -----------------------------------
// SVD Line: 11621

//  <item> SFDITEM_FIELD__USART6_STS_TCF
//    <name> TCF </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x4001141C) Transmission complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.6..6> TCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART6_STS_RXNE  ----------------------------------
// SVD Line: 11627

//  <item> SFDITEM_FIELD__USART6_STS_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x4001141C) receiver buffer not empty  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_STS_IDLEF  ----------------------------------
// SVD Line: 11634

//  <item> SFDITEM_FIELD__USART6_STS_IDLEF
//    <name> IDLEF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4001141C) Idle frame detected flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.4..4> IDLEF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_STS_OVRERRF  ---------------------------------
// SVD Line: 11640

//  <item> SFDITEM_FIELD__USART6_STS_OVRERRF
//    <name> OVRERRF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4001141C) Reception overflow error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.3..3> OVRERRF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART6_STS_NF  -----------------------------------
// SVD Line: 11647

//  <item> SFDITEM_FIELD__USART6_STS_NF
//    <name> NF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4001141C) Noise flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.2..2> NF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_STS_FERRF  ----------------------------------
// SVD Line: 11653

//  <item> SFDITEM_FIELD__USART6_STS_FERRF
//    <name> FERRF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4001141C) Frame error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.1..1> FERRF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_STS_PERRF  ----------------------------------
// SVD Line: 11659

//  <item> SFDITEM_FIELD__USART6_STS_PERRF
//    <name> PERRF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4001141C) Parity error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_STS ) </loc>
//      <o.0..0> PERRF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART6_STS  -----------------------------------
// SVD Line: 11522

//  <rtree> SFDITEM_REG__USART6_STS
//    <name> STS </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001141C) Interrupt and status register </i>
//    <loc> ( (unsigned int)((USART6_STS >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART6_STS_RENACTF </item>
//    <item> SFDITEM_FIELD__USART6_STS_TENACTF </item>
//    <item> SFDITEM_FIELD__USART6_STS_WKUPF </item>
//    <item> SFDITEM_FIELD__USART6_STS_RXMSKF </item>
//    <item> SFDITEM_FIELD__USART6_STS_BRKSF </item>
//    <item> SFDITEM_FIELD__USART6_STS_CMF </item>
//    <item> SFDITEM_FIELD__USART6_STS_BUSY </item>
//    <item> SFDITEM_FIELD__USART6_STS_ABRTF </item>
//    <item> SFDITEM_FIELD__USART6_STS_ABRTERRF </item>
//    <item> SFDITEM_FIELD__USART6_STS_ENDBLKF </item>
//    <item> SFDITEM_FIELD__USART6_STS_ROTF </item>
//    <item> SFDITEM_FIELD__USART6_STS_CTSF </item>
//    <item> SFDITEM_FIELD__USART6_STS_CTSIF </item>
//    <item> SFDITEM_FIELD__USART6_STS_LINBKF </item>
//    <item> SFDITEM_FIELD__USART6_STS_TXE </item>
//    <item> SFDITEM_FIELD__USART6_STS_TCF </item>
//    <item> SFDITEM_FIELD__USART6_STS_RXNE </item>
//    <item> SFDITEM_FIELD__USART6_STS_IDLEF </item>
//    <item> SFDITEM_FIELD__USART6_STS_OVRERRF </item>
//    <item> SFDITEM_FIELD__USART6_STS_NF </item>
//    <item> SFDITEM_FIELD__USART6_STS_FERRF </item>
//    <item> SFDITEM_FIELD__USART6_STS_PERRF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART6_IFCLR  ------------------------------
// SVD Line: 11667

unsigned int USART6_IFCLR __AT (0x40011420);



// -----------------------------  Field Item: USART6_IFCLR_WKUPFC  --------------------------------
// SVD Line: 11676

//  <item> SFDITEM_FIELD__USART6_IFCLR_WKUPFC
//    <name> WKUPFC </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40011420) Wakeup from Stop mode flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_IFCLR ) </loc>
//      <o.20..20> WKUPFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_IFCLR_CMFC  ---------------------------------
// SVD Line: 11683

//  <item> SFDITEM_FIELD__USART6_IFCLR_CMFC
//    <name> CMFC </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40011420) Character match flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_IFCLR ) </loc>
//      <o.17..17> CMFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART6_IFCLR_ENDBLKFC  -------------------------------
// SVD Line: 11689

//  <item> SFDITEM_FIELD__USART6_IFCLR_ENDBLKFC
//    <name> ENDBLKFC </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40011420) End of block flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_IFCLR ) </loc>
//      <o.12..12> ENDBLKFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_IFCLR_ROTFC  ---------------------------------
// SVD Line: 11695

//  <item> SFDITEM_FIELD__USART6_IFCLR_ROTFC
//    <name> ROTFC </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40011420) Receiver overtime flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_IFCLR ) </loc>
//      <o.11..11> ROTFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_IFCLR_CTSFC  ---------------------------------
// SVD Line: 11701

//  <item> SFDITEM_FIELD__USART6_IFCLR_CTSFC
//    <name> CTSFC </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011420) CTS flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_IFCLR ) </loc>
//      <o.9..9> CTSFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART6_IFCLR_LINBKFC  --------------------------------
// SVD Line: 11707

//  <item> SFDITEM_FIELD__USART6_IFCLR_LINBKFC
//    <name> LINBKFC </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40011420) LIN break frame detection flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_IFCLR ) </loc>
//      <o.8..8> LINBKFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART6_IFCLR_TCFC  ---------------------------------
// SVD Line: 11714

//  <item> SFDITEM_FIELD__USART6_IFCLR_TCFC
//    <name> TCFC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40011420) Transmission complete flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_IFCLR ) </loc>
//      <o.6..6> TCFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_IFCLR_IDLEFC  --------------------------------
// SVD Line: 11721

//  <item> SFDITEM_FIELD__USART6_IFCLR_IDLEFC
//    <name> IDLEFC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011420) Idle frame detected flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_IFCLR ) </loc>
//      <o.4..4> IDLEFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART6_IFCLR_OVRERRC  --------------------------------
// SVD Line: 11728

//  <item> SFDITEM_FIELD__USART6_IFCLR_OVRERRC
//    <name> OVRERRC </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011420) Overrun error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_IFCLR ) </loc>
//      <o.3..3> OVRERRC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART6_IFCLR_STARTNFC  -------------------------------
// SVD Line: 11734

//  <item> SFDITEM_FIELD__USART6_IFCLR_STARTNFC
//    <name> STARTNFC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011420) Start bit Noise detected  flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_IFCLR ) </loc>
//      <o.2..2> STARTNFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_IFCLR_FERRC  ---------------------------------
// SVD Line: 11741

//  <item> SFDITEM_FIELD__USART6_IFCLR_FERRC
//    <name> FERRC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011420) Frame error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_IFCLR ) </loc>
//      <o.1..1> FERRC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART6_IFCLR_PERRC  ---------------------------------
// SVD Line: 11747

//  <item> SFDITEM_FIELD__USART6_IFCLR_PERRC
//    <name> PERRC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011420) Parity error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART6_IFCLR ) </loc>
//      <o.0..0> PERRC
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: USART6_IFCLR  ----------------------------------
// SVD Line: 11667

//  <rtree> SFDITEM_REG__USART6_IFCLR
//    <name> IFCLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011420) Interrupt flag clear register </i>
//    <loc> ( (unsigned int)((USART6_IFCLR >> 0) & 0xFFFFFFFF), ((USART6_IFCLR = (USART6_IFCLR & ~(0x121B5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x121B5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART6_IFCLR_WKUPFC </item>
//    <item> SFDITEM_FIELD__USART6_IFCLR_CMFC </item>
//    <item> SFDITEM_FIELD__USART6_IFCLR_ENDBLKFC </item>
//    <item> SFDITEM_FIELD__USART6_IFCLR_ROTFC </item>
//    <item> SFDITEM_FIELD__USART6_IFCLR_CTSFC </item>
//    <item> SFDITEM_FIELD__USART6_IFCLR_LINBKFC </item>
//    <item> SFDITEM_FIELD__USART6_IFCLR_TCFC </item>
//    <item> SFDITEM_FIELD__USART6_IFCLR_IDLEFC </item>
//    <item> SFDITEM_FIELD__USART6_IFCLR_OVRERRC </item>
//    <item> SFDITEM_FIELD__USART6_IFCLR_STARTNFC </item>
//    <item> SFDITEM_FIELD__USART6_IFCLR_FERRC </item>
//    <item> SFDITEM_FIELD__USART6_IFCLR_PERRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART6_RXBUF  ------------------------------
// SVD Line: 11755

unsigned int USART6_RXBUF __AT (0x40011424);



// -----------------------------  Field Item: USART6_RXBUF_RXBUF  ---------------------------------
// SVD Line: 11764

//  <item> SFDITEM_FIELD__USART6_RXBUF_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 8..0] RO (@ 0x40011424) Receive buffer </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART6_RXBUF >> 0) & 0x1FF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART6_RXBUF  ----------------------------------
// SVD Line: 11755

//  <rtree> SFDITEM_REG__USART6_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40011424) Receive buffer register </i>
//    <loc> ( (unsigned int)((USART6_RXBUF >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART6_RXBUF_RXBUF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART6_TXBUF  ------------------------------
// SVD Line: 11772

unsigned int USART6_TXBUF __AT (0x40011428);



// -----------------------------  Field Item: USART6_TXBUF_TXBUF  ---------------------------------
// SVD Line: 11781

//  <item> SFDITEM_FIELD__USART6_TXBUF_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40011428) Transmit buffer </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART6_TXBUF >> 0) & 0x1FF), ((USART6_TXBUF = (USART6_TXBUF & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART6_TXBUF  ----------------------------------
// SVD Line: 11772

//  <rtree> SFDITEM_REG__USART6_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011428) Transmit buffer register </i>
//    <loc> ( (unsigned int)((USART6_TXBUF >> 0) & 0xFFFFFFFF), ((USART6_TXBUF = (USART6_TXBUF & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART6_TXBUF_TXBUF </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART6  ------------------------------------
// SVD Line: 11827

//  <view> USART6
//    <name> USART6 </name>
//    <item> SFDITEM_REG__USART6_CTR1 </item>
//    <item> SFDITEM_REG__USART6_CTR2 </item>
//    <item> SFDITEM_REG__USART6_CTR3 </item>
//    <item> SFDITEM_REG__USART6_BRT </item>
//    <item> SFDITEM_REG__USART6_GTPDIV </item>
//    <item> SFDITEM_REG__USART6_RXOVR </item>
//    <item> SFDITEM_REG__USART6_SWTR </item>
//    <item> SFDITEM_REG__USART6_STS </item>
//    <item> SFDITEM_REG__USART6_IFCLR </item>
//    <item> SFDITEM_REG__USART6_RXBUF </item>
//    <item> SFDITEM_REG__USART6_TXBUF </item>
//  </view>
//  


// ---------------------------  Register Item Address: USART7_CTR1  -------------------------------
// SVD Line: 11019

unsigned int USART7_CTR1 __AT (0x40011800);



// ------------------------------  Field Item: USART7_CTR1_BTCIE  ---------------------------------
// SVD Line: 11028

//  <item> SFDITEM_FIELD__USART7_CTR1_BTCIE
//    <name> BTCIE </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40011800) Enable bit for Block transmit  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR1 ) </loc>
//      <o.27..27> BTCIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_CTR1_OVRTIE  ---------------------------------
// SVD Line: 11035

//  <item> SFDITEM_FIELD__USART7_CTR1_OVRTIE
//    <name> OVRTIE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40011800) Enable bit for Receiver overtime  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR1 ) </loc>
//      <o.26..26> OVRTIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_CTR1_PRETDE  ---------------------------------
// SVD Line: 11042

//  <item> SFDITEM_FIELD__USART7_CTR1_PRETDE
//    <name> PRETDE </name>
//    <rw> 
//    <i> [Bits 25..21] RW (@ 0x40011800) Pre-active time for Driver  Enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART7_CTR1 >> 21) & 0x1F), ((USART7_CTR1 = (USART7_CTR1 & ~(0x1FUL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART7_CTR1_POSTDE  ---------------------------------
// SVD Line: 11049

//  <item> SFDITEM_FIELD__USART7_CTR1_POSTDE
//    <name> POSTDE </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40011800) Pos-active time for Driver  Enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART7_CTR1 >> 16) & 0x1F), ((USART7_CTR1 = (USART7_CTR1 & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR1_OVRS  ----------------------------------
// SVD Line: 11056

//  <item> SFDITEM_FIELD__USART7_CTR1_OVRS
//    <name> OVRS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40011800) Oversampling selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR1 ) </loc>
//      <o.15..15> OVRS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR1_CMIE  ----------------------------------
// SVD Line: 11062

//  <item> SFDITEM_FIELD__USART7_CTR1_CMIE
//    <name> CMIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40011800) Enable bit for Character  match interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR1 ) </loc>
//      <o.14..14> CMIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_CTR1_RXMSKEN  --------------------------------
// SVD Line: 11069

//  <item> SFDITEM_FIELD__USART7_CTR1_RXMSKEN
//    <name> RXMSKEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40011800) Reception mask mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR1 ) </loc>
//      <o.13..13> RXMSKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART7_CTR1_DL  -----------------------------------
// SVD Line: 11075

//  <item> SFDITEM_FIELD__USART7_CTR1_DL
//    <name> DL </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40011800) Data length </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR1 ) </loc>
//      <o.12..12> DL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_CTR1_RXWKUPS  --------------------------------
// SVD Line: 11081

//  <item> SFDITEM_FIELD__USART7_CTR1_RXWKUPS
//    <name> RXWKUPS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40011800) Receiver wakeup selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR1 ) </loc>
//      <o.11..11> RXWKUPS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART7_CTR1_PEN  ----------------------------------
// SVD Line: 11087

//  <item> SFDITEM_FIELD__USART7_CTR1_PEN
//    <name> PEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40011800) Parity enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR1 ) </loc>
//      <o.10..10> PEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR1_ODDS  ----------------------------------
// SVD Line: 11093

//  <item> SFDITEM_FIELD__USART7_CTR1_ODDS
//    <name> ODDS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011800) Odd parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR1 ) </loc>
//      <o.9..9> ODDS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_CTR1_PERRIE  ---------------------------------
// SVD Line: 11099

//  <item> SFDITEM_FIELD__USART7_CTR1_PERRIE
//    <name> PERRIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40011800) Enable bit for parity err  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR1 ) </loc>
//      <o.8..8> PERRIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR1_TXEIE  ---------------------------------
// SVD Line: 11106

//  <item> SFDITEM_FIELD__USART7_CTR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40011800) Enable bit for transmit empty  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR1_TCIE  ----------------------------------
// SVD Line: 11113

//  <item> SFDITEM_FIELD__USART7_CTR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40011800) Enable bit for transmit  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_CTR1_RXNEIE  ---------------------------------
// SVD Line: 11120

//  <item> SFDITEM_FIELD__USART7_CTR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40011800) Enable bit for RXNE interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_CTR1_IDLEIE  ---------------------------------
// SVD Line: 11126

//  <item> SFDITEM_FIELD__USART7_CTR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011800) Enable bit for IDLE interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART7_CTR1_TEN  ----------------------------------
// SVD Line: 11132

//  <item> SFDITEM_FIELD__USART7_CTR1_TEN
//    <name> TEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011800) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR1 ) </loc>
//      <o.3..3> TEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART7_CTR1_REN  ----------------------------------
// SVD Line: 11138

//  <item> SFDITEM_FIELD__USART7_CTR1_REN
//    <name> REN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011800) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR1 ) </loc>
//      <o.2..2> REN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART7_CTR1_WKUPSTOP  --------------------------------
// SVD Line: 11144

//  <item> SFDITEM_FIELD__USART7_CTR1_WKUPSTOP
//    <name> WKUPSTOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011800) Wakeup mcu from stop mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR1 ) </loc>
//      <o.1..1> WKUPSTOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART7_CTR1_UEN  ----------------------------------
// SVD Line: 11150

//  <item> SFDITEM_FIELD__USART7_CTR1_UEN
//    <name> UEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011800) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR1 ) </loc>
//      <o.0..0> UEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART7_CTR1  ----------------------------------
// SVD Line: 11019

//  <rtree> SFDITEM_REG__USART7_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011800) Control register 1 </i>
//    <loc> ( (unsigned int)((USART7_CTR1 >> 0) & 0xFFFFFFFF), ((USART7_CTR1 = (USART7_CTR1 & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART7_CTR1_BTCIE </item>
//    <item> SFDITEM_FIELD__USART7_CTR1_OVRTIE </item>
//    <item> SFDITEM_FIELD__USART7_CTR1_PRETDE </item>
//    <item> SFDITEM_FIELD__USART7_CTR1_POSTDE </item>
//    <item> SFDITEM_FIELD__USART7_CTR1_OVRS </item>
//    <item> SFDITEM_FIELD__USART7_CTR1_CMIE </item>
//    <item> SFDITEM_FIELD__USART7_CTR1_RXMSKEN </item>
//    <item> SFDITEM_FIELD__USART7_CTR1_DL </item>
//    <item> SFDITEM_FIELD__USART7_CTR1_RXWKUPS </item>
//    <item> SFDITEM_FIELD__USART7_CTR1_PEN </item>
//    <item> SFDITEM_FIELD__USART7_CTR1_ODDS </item>
//    <item> SFDITEM_FIELD__USART7_CTR1_PERRIE </item>
//    <item> SFDITEM_FIELD__USART7_CTR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART7_CTR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART7_CTR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART7_CTR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART7_CTR1_TEN </item>
//    <item> SFDITEM_FIELD__USART7_CTR1_REN </item>
//    <item> SFDITEM_FIELD__USART7_CTR1_WKUPSTOP </item>
//    <item> SFDITEM_FIELD__USART7_CTR1_UEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART7_CTR2  -------------------------------
// SVD Line: 11158

unsigned int USART7_CTR2 __AT (0x40011804);



// -----------------------------  Field Item: USART7_CTR2_UADR_4  ---------------------------------
// SVD Line: 11167

//  <item> SFDITEM_FIELD__USART7_CTR2_UADR_4
//    <name> UADR_4 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40011804) USART Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART7_CTR2 >> 28) & 0xF), ((USART7_CTR2 = (USART7_CTR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART7_CTR2_UADR_0  ---------------------------------
// SVD Line: 11173

//  <item> SFDITEM_FIELD__USART7_CTR2_UADR_0
//    <name> UADR_0 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40011804) USART Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART7_CTR2 >> 24) & 0xF), ((USART7_CTR2 = (USART7_CTR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR2_ROTEN  ---------------------------------
// SVD Line: 11179

//  <item> SFDITEM_FIELD__USART7_CTR2_ROTEN
//    <name> ROTEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40011804) Receiver overtime enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR2 ) </loc>
//      <o.23..23> ROTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_CTR2_ABRSEL  ---------------------------------
// SVD Line: 11185

//  <item> SFDITEM_FIELD__USART7_CTR2_ABRSEL
//    <name> ABRSEL </name>
//    <rw> 
//    <i> [Bits 22..21] RW (@ 0x40011804) Auto baud rate mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART7_CTR2 >> 21) & 0x3), ((USART7_CTR2 = (USART7_CTR2 & ~(0x3UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR2_ABREN  ---------------------------------
// SVD Line: 11191

//  <item> SFDITEM_FIELD__USART7_CTR2_ABREN
//    <name> ABREN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40011804) Auto baud rate enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR2 ) </loc>
//      <o.20..20> ABREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR2_MSBF  ----------------------------------
// SVD Line: 11197

//  <item> SFDITEM_FIELD__USART7_CTR2_MSBF
//    <name> MSBF </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40011804) MSB first </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR2 ) </loc>
//      <o.19..19> MSBF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR2_DINV  ----------------------------------
// SVD Line: 11203

//  <item> SFDITEM_FIELD__USART7_CTR2_DINV
//    <name> DINV </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40011804) Data bit inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR2 ) </loc>
//      <o.18..18> DINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR2_TXINV  ---------------------------------
// SVD Line: 11209

//  <item> SFDITEM_FIELD__USART7_CTR2_TXINV
//    <name> TXINV </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40011804) TX pin inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR2 ) </loc>
//      <o.17..17> TXINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR2_RXINV  ---------------------------------
// SVD Line: 11215

//  <item> SFDITEM_FIELD__USART7_CTR2_RXINV
//    <name> RXINV </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40011804) RX pin inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR2 ) </loc>
//      <o.16..16> RXINV
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART7_CTR2_TXRXSWAP  --------------------------------
// SVD Line: 11221

//  <item> SFDITEM_FIELD__USART7_CTR2_TXRXSWAP
//    <name> TXRXSWAP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40011804) TX/RX pins swap enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR2 ) </loc>
//      <o.15..15> TXRXSWAP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR2_LINEN  ---------------------------------
// SVD Line: 11227

//  <item> SFDITEM_FIELD__USART7_CTR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40011804) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_CTR2_STOPLEN  --------------------------------
// SVD Line: 11233

//  <item> SFDITEM_FIELD__USART7_CTR2_STOPLEN
//    <name> STOPLEN </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40011804) STOP bits length </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART7_CTR2 >> 12) & 0x3), ((USART7_CTR2 = (USART7_CTR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR2_CKEN  ----------------------------------
// SVD Line: 11239

//  <item> SFDITEM_FIELD__USART7_CTR2_CKEN
//    <name> CKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40011804) CK pin enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR2 ) </loc>
//      <o.11..11> CKEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR2_CPOL  ----------------------------------
// SVD Line: 11245

//  <item> SFDITEM_FIELD__USART7_CTR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40011804) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR2_CPHA  ----------------------------------
// SVD Line: 11251

//  <item> SFDITEM_FIELD__USART7_CTR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011804) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR2_CKLEN  ---------------------------------
// SVD Line: 11257

//  <item> SFDITEM_FIELD__USART7_CTR2_CKLEN
//    <name> CKLEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40011804) LCK length </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR2 ) </loc>
//      <o.8..8> CKLEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR2_LBDIE  ---------------------------------
// SVD Line: 11263

//  <item> SFDITEM_FIELD__USART7_CTR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40011804) Enable bit for LIN break frame  detection interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART7_CTR2_LINBRK11  --------------------------------
// SVD Line: 11270

//  <item> SFDITEM_FIELD__USART7_CTR2_LINBRK11
//    <name> LINBRK11 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40011804) 11-bit break frame detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR2 ) </loc>
//      <o.5..5> LINBRK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR2_ADRM7  ---------------------------------
// SVD Line: 11276

//  <item> SFDITEM_FIELD__USART7_CTR2_ADRM7
//    <name> ADRM7 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011804) 4bit/7bit Address Detection selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR2 ) </loc>
//      <o.4..4> ADRM7
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART7_CTR2  ----------------------------------
// SVD Line: 11158

//  <rtree> SFDITEM_REG__USART7_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011804) Control register 2 </i>
//    <loc> ( (unsigned int)((USART7_CTR2 >> 0) & 0xFFFFFFFF), ((USART7_CTR2 = (USART7_CTR2 & ~(0xFFFFFF70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART7_CTR2_UADR_4 </item>
//    <item> SFDITEM_FIELD__USART7_CTR2_UADR_0 </item>
//    <item> SFDITEM_FIELD__USART7_CTR2_ROTEN </item>
//    <item> SFDITEM_FIELD__USART7_CTR2_ABRSEL </item>
//    <item> SFDITEM_FIELD__USART7_CTR2_ABREN </item>
//    <item> SFDITEM_FIELD__USART7_CTR2_MSBF </item>
//    <item> SFDITEM_FIELD__USART7_CTR2_DINV </item>
//    <item> SFDITEM_FIELD__USART7_CTR2_TXINV </item>
//    <item> SFDITEM_FIELD__USART7_CTR2_RXINV </item>
//    <item> SFDITEM_FIELD__USART7_CTR2_TXRXSWAP </item>
//    <item> SFDITEM_FIELD__USART7_CTR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART7_CTR2_STOPLEN </item>
//    <item> SFDITEM_FIELD__USART7_CTR2_CKEN </item>
//    <item> SFDITEM_FIELD__USART7_CTR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART7_CTR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART7_CTR2_CKLEN </item>
//    <item> SFDITEM_FIELD__USART7_CTR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART7_CTR2_LINBRK11 </item>
//    <item> SFDITEM_FIELD__USART7_CTR2_ADRM7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART7_CTR3  -------------------------------
// SVD Line: 11284

unsigned int USART7_CTR3 __AT (0x40011808);



// -----------------------------  Field Item: USART7_CTR3_WKUPIE  ---------------------------------
// SVD Line: 11293

//  <item> SFDITEM_FIELD__USART7_CTR3_WKUPIE
//    <name> WKUPIE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40011808) Enable bit for Wakeup from  Stop mode interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR3 ) </loc>
//      <o.22..22> WKUPIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART7_CTR3_WKUPMTHD  --------------------------------
// SVD Line: 11300

//  <item> SFDITEM_FIELD__USART7_CTR3_WKUPMTHD
//    <name> WKUPMTHD </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40011808) Wakeup from Stop mode method </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART7_CTR3 >> 20) & 0x3), ((USART7_CTR3 = (USART7_CTR3 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART7_CTR3_SCANUM  ---------------------------------
// SVD Line: 11306

//  <item> SFDITEM_FIELD__USART7_CTR3_SCANUM
//    <name> SCANUM </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0x40011808) Number of Smartcard auto-retry times </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART7_CTR3 >> 17) & 0x7), ((USART7_CTR3 = (USART7_CTR3 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR3_DEPS  ----------------------------------
// SVD Line: 11312

//  <item> SFDITEM_FIELD__USART7_CTR3_DEPS
//    <name> DEPS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40011808) DE polarity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR3 ) </loc>
//      <o.15..15> DEPS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART7_CTR3_DEN  ----------------------------------
// SVD Line: 11318

//  <item> SFDITEM_FIELD__USART7_CTR3_DEN
//    <name> DEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40011808) DE enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR3 ) </loc>
//      <o.14..14> DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR3_DRMRE  ---------------------------------
// SVD Line: 11324

//  <item> SFDITEM_FIELD__USART7_CTR3_DRMRE
//    <name> DRMRE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40011808) DMA request mask on Reception  Error </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR3 ) </loc>
//      <o.13..13> DRMRE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_CTR3_NORXOF  ---------------------------------
// SVD Line: 11331

//  <item> SFDITEM_FIELD__USART7_CTR3_NORXOF
//    <name> NORXOF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40011808) No Receive Overflow detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR3 ) </loc>
//      <o.12..12> NORXOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR3_SPMS  ----------------------------------
// SVD Line: 11337

//  <item> SFDITEM_FIELD__USART7_CTR3_SPMS
//    <name> SPMS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40011808) Sample method selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR3 ) </loc>
//      <o.11..11> SPMS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR3_CTSIE  ---------------------------------
// SVD Line: 11343

//  <item> SFDITEM_FIELD__USART7_CTR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40011808) Enable bit for CTS interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR3_CTSEN  ---------------------------------
// SVD Line: 11349

//  <item> SFDITEM_FIELD__USART7_CTR3_CTSEN
//    <name> CTSEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011808) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR3 ) </loc>
//      <o.9..9> CTSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR3_RTSEN  ---------------------------------
// SVD Line: 11355

//  <item> SFDITEM_FIELD__USART7_CTR3_RTSEN
//    <name> RTSEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40011808) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR3 ) </loc>
//      <o.8..8> RTSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR3_TXDMA  ---------------------------------
// SVD Line: 11361

//  <item> SFDITEM_FIELD__USART7_CTR3_TXDMA
//    <name> TXDMA </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40011808) Transmit with DMA </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR3 ) </loc>
//      <o.7..7> TXDMA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR3_RXDMA  ---------------------------------
// SVD Line: 11367

//  <item> SFDITEM_FIELD__USART7_CTR3_RXDMA
//    <name> RXDMA </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40011808) Receive with DMA </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR3 ) </loc>
//      <o.6..6> RXDMA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR3_SCEN  ----------------------------------
// SVD Line: 11373

//  <item> SFDITEM_FIELD__USART7_CTR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40011808) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_CTR3_SCNACK  ---------------------------------
// SVD Line: 11379

//  <item> SFDITEM_FIELD__USART7_CTR3_SCNACK
//    <name> SCNACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011808) Smartcard transmit NACK in parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR3 ) </loc>
//      <o.4..4> SCNACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR3_HDEN  ----------------------------------
// SVD Line: 11385

//  <item> SFDITEM_FIELD__USART7_CTR3_HDEN
//    <name> HDEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011808) Half-duplex enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR3 ) </loc>
//      <o.3..3> HDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR3_IRMS  ----------------------------------
// SVD Line: 11391

//  <item> SFDITEM_FIELD__USART7_CTR3_IRMS
//    <name> IRMS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011808) IrDA mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR3 ) </loc>
//      <o.2..2> IRMS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_CTR3_IRDAEN  ---------------------------------
// SVD Line: 11397

//  <item> SFDITEM_FIELD__USART7_CTR3_IRDAEN
//    <name> IRDAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011808) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR3 ) </loc>
//      <o.1..1> IRDAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_CTR3_ERRIE  ---------------------------------
// SVD Line: 11403

//  <item> SFDITEM_FIELD__USART7_CTR3_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011808) Enable bit for Error interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_CTR3 ) </loc>
//      <o.0..0> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART7_CTR3  ----------------------------------
// SVD Line: 11284

//  <rtree> SFDITEM_REG__USART7_CTR3
//    <name> CTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011808) Control register 3 </i>
//    <loc> ( (unsigned int)((USART7_CTR3 >> 0) & 0xFFFFFFFF), ((USART7_CTR3 = (USART7_CTR3 & ~(0x7EFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7EFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART7_CTR3_WKUPIE </item>
//    <item> SFDITEM_FIELD__USART7_CTR3_WKUPMTHD </item>
//    <item> SFDITEM_FIELD__USART7_CTR3_SCANUM </item>
//    <item> SFDITEM_FIELD__USART7_CTR3_DEPS </item>
//    <item> SFDITEM_FIELD__USART7_CTR3_DEN </item>
//    <item> SFDITEM_FIELD__USART7_CTR3_DRMRE </item>
//    <item> SFDITEM_FIELD__USART7_CTR3_NORXOF </item>
//    <item> SFDITEM_FIELD__USART7_CTR3_SPMS </item>
//    <item> SFDITEM_FIELD__USART7_CTR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART7_CTR3_CTSEN </item>
//    <item> SFDITEM_FIELD__USART7_CTR3_RTSEN </item>
//    <item> SFDITEM_FIELD__USART7_CTR3_TXDMA </item>
//    <item> SFDITEM_FIELD__USART7_CTR3_RXDMA </item>
//    <item> SFDITEM_FIELD__USART7_CTR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART7_CTR3_SCNACK </item>
//    <item> SFDITEM_FIELD__USART7_CTR3_HDEN </item>
//    <item> SFDITEM_FIELD__USART7_CTR3_IRMS </item>
//    <item> SFDITEM_FIELD__USART7_CTR3_IRDAEN </item>
//    <item> SFDITEM_FIELD__USART7_CTR3_ERRIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART7_BRT  -------------------------------
// SVD Line: 11411

unsigned int USART7_BRT __AT (0x4001180C);



// ------------------------------  Field Item: USART7_BRT_INTDIV  ---------------------------------
// SVD Line: 11420

//  <item> SFDITEM_FIELD__USART7_BRT_INTDIV
//    <name> INTDIV </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x4001180C) DIV INT value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART7_BRT >> 4) & 0xFFF), ((USART7_BRT = (USART7_BRT & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART7_BRT_FRADIV  ---------------------------------
// SVD Line: 11426

//  <item> SFDITEM_FIELD__USART7_BRT_FRADIV
//    <name> FRADIV </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4001180C) DIV Fraction value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART7_BRT >> 0) & 0xF), ((USART7_BRT = (USART7_BRT & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART7_BRT  -----------------------------------
// SVD Line: 11411

//  <rtree> SFDITEM_REG__USART7_BRT
//    <name> BRT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001180C) Baud rate register </i>
//    <loc> ( (unsigned int)((USART7_BRT >> 0) & 0xFFFFFFFF), ((USART7_BRT = (USART7_BRT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART7_BRT_INTDIV </item>
//    <item> SFDITEM_FIELD__USART7_BRT_FRADIV </item>
//  </rtree>
//  


// --------------------------  Register Item Address: USART7_GTPDIV  ------------------------------
// SVD Line: 11434

unsigned int USART7_GTPDIV __AT (0x40011810);



// -----------------------------  Field Item: USART7_GTPDIV_GUDT  ---------------------------------
// SVD Line: 11444

//  <item> SFDITEM_FIELD__USART7_GTPDIV_GUDT
//    <name> GUDT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40011810) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART7_GTPDIV >> 8) & 0xFF), ((USART7_GTPDIV = (USART7_GTPDIV & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART7_GTPDIV_PDIV  ---------------------------------
// SVD Line: 11450

//  <item> SFDITEM_FIELD__USART7_GTPDIV_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40011810) Pre-divider value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART7_GTPDIV >> 0) & 0xFF), ((USART7_GTPDIV = (USART7_GTPDIV & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART7_GTPDIV  ---------------------------------
// SVD Line: 11434

//  <rtree> SFDITEM_REG__USART7_GTPDIV
//    <name> GTPDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011810) Guard time and pre-divider  register </i>
//    <loc> ( (unsigned int)((USART7_GTPDIV >> 0) & 0xFFFFFFFF), ((USART7_GTPDIV = (USART7_GTPDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART7_GTPDIV_GUDT </item>
//    <item> SFDITEM_FIELD__USART7_GTPDIV_PDIV </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART7_RXOVR  ------------------------------
// SVD Line: 11458

unsigned int USART7_RXOVR __AT (0x40011814);



// -----------------------------  Field Item: USART7_RXOVR_NUMBLK  --------------------------------
// SVD Line: 11467

//  <item> SFDITEM_FIELD__USART7_RXOVR_NUMBLK
//    <name> NUMBLK </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40011814) Unit number of block </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART7_RXOVR >> 24) & 0xFF), ((USART7_RXOVR = (USART7_RXOVR & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART7_RXOVR_RXOVR  ---------------------------------
// SVD Line: 11473

//  <item> SFDITEM_FIELD__USART7_RXOVR_RXOVR
//    <name> RXOVR </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0x40011814) Receiver overtime value </i>
//    <edit> 
//      <loc> ( (unsigned int)((USART7_RXOVR >> 0) & 0xFFFFFF), ((USART7_RXOVR = (USART7_RXOVR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART7_RXOVR  ----------------------------------
// SVD Line: 11458

//  <rtree> SFDITEM_REG__USART7_RXOVR
//    <name> RXOVR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011814) Receiver overtime register </i>
//    <loc> ( (unsigned int)((USART7_RXOVR >> 0) & 0xFFFFFFFF), ((USART7_RXOVR = (USART7_RXOVR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART7_RXOVR_NUMBLK </item>
//    <item> SFDITEM_FIELD__USART7_RXOVR_RXOVR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART7_SWTR  -------------------------------
// SVD Line: 11481

unsigned int USART7_SWTR __AT (0x40011818);



// -----------------------------  Field Item: USART7_SWTR_TXESET  ---------------------------------
// SVD Line: 11490

//  <item> SFDITEM_FIELD__USART7_SWTR_TXESET
//    <name> TXESET </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011818) TXE set trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_SWTR ) </loc>
//      <o.4..4> TXESET
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_SWTR_RXNECLR  --------------------------------
// SVD Line: 11496

//  <item> SFDITEM_FIELD__USART7_SWTR_RXNECLR
//    <name> RXNECLR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011818) RXNE clear trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_SWTR ) </loc>
//      <o.3..3> RXNECLR
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_SWTR_RXMSKT  ---------------------------------
// SVD Line: 11502

//  <item> SFDITEM_FIELD__USART7_SWTR_RXMSKT
//    <name> RXMSKT </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011818) Reception mask mode trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_SWTR ) </loc>
//      <o.2..2> RXMSKT
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_SWTR_BRKFST  ---------------------------------
// SVD Line: 11508

//  <item> SFDITEM_FIELD__USART7_SWTR_BRKFST
//    <name> BRKFST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011818) Break frame send trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_SWTR ) </loc>
//      <o.1..1> BRKFST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_SWTR_ABRT  ----------------------------------
// SVD Line: 11514

//  <item> SFDITEM_FIELD__USART7_SWTR_ABRT
//    <name> ABRT </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011818) Auto baud rate trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_SWTR ) </loc>
//      <o.0..0> ABRT
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART7_SWTR  ----------------------------------
// SVD Line: 11481

//  <rtree> SFDITEM_REG__USART7_SWTR
//    <name> SWTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011818) Software Trigger register </i>
//    <loc> ( (unsigned int)((USART7_SWTR >> 0) & 0xFFFFFFFF), ((USART7_SWTR = (USART7_SWTR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART7_SWTR_TXESET </item>
//    <item> SFDITEM_FIELD__USART7_SWTR_RXNECLR </item>
//    <item> SFDITEM_FIELD__USART7_SWTR_RXMSKT </item>
//    <item> SFDITEM_FIELD__USART7_SWTR_BRKFST </item>
//    <item> SFDITEM_FIELD__USART7_SWTR_ABRT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART7_STS  -------------------------------
// SVD Line: 11522

unsigned int USART7_STS __AT (0x4001181C);



// -----------------------------  Field Item: USART7_STS_RENACTF  ---------------------------------
// SVD Line: 11531

//  <item> SFDITEM_FIELD__USART7_STS_RENACTF
//    <name> RENACTF </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x4001181C) REN active flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.22..22> RENACTF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_STS_TENACTF  ---------------------------------
// SVD Line: 11537

//  <item> SFDITEM_FIELD__USART7_STS_TENACTF
//    <name> TENACTF </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x4001181C) TEN active flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.21..21> TENACTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_STS_WKUPF  ----------------------------------
// SVD Line: 11543

//  <item> SFDITEM_FIELD__USART7_STS_WKUPF
//    <name> WKUPF </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x4001181C) Wakeup from Stop mode flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.20..20> WKUPF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_STS_RXMSKF  ---------------------------------
// SVD Line: 11549

//  <item> SFDITEM_FIELD__USART7_STS_RXMSKF
//    <name> RXMSKF </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x4001181C) Reception mask mode flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.19..19> RXMSKF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_STS_BRKSF  ----------------------------------
// SVD Line: 11555

//  <item> SFDITEM_FIELD__USART7_STS_BRKSF
//    <name> BRKSF </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x4001181C) Break frame send flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.18..18> BRKSF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART7_STS_CMF  -----------------------------------
// SVD Line: 11561

//  <item> SFDITEM_FIELD__USART7_STS_CMF
//    <name> CMF </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x4001181C) Character match flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.17..17> CMF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART7_STS_BUSY  ----------------------------------
// SVD Line: 11567

//  <item> SFDITEM_FIELD__USART7_STS_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4001181C) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.16..16> BUSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_STS_ABRTF  ----------------------------------
// SVD Line: 11573

//  <item> SFDITEM_FIELD__USART7_STS_ABRTF
//    <name> ABRTF </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x4001181C) Auto baud rate flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.15..15> ABRTF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_STS_ABRTERRF  --------------------------------
// SVD Line: 11579

//  <item> SFDITEM_FIELD__USART7_STS_ABRTERRF
//    <name> ABRTERRF </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x4001181C) Auto baud rate error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.14..14> ABRTERRF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_STS_ENDBLKF  ---------------------------------
// SVD Line: 11585

//  <item> SFDITEM_FIELD__USART7_STS_ENDBLKF
//    <name> ENDBLKF </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x4001181C) End of block flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.12..12> ENDBLKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART7_STS_ROTF  ----------------------------------
// SVD Line: 11591

//  <item> SFDITEM_FIELD__USART7_STS_ROTF
//    <name> ROTF </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x4001181C) Receiver overtime flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.11..11> ROTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART7_STS_CTSF  ----------------------------------
// SVD Line: 11597

//  <item> SFDITEM_FIELD__USART7_STS_CTSF
//    <name> CTSF </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x4001181C) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.10..10> CTSF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_STS_CTSIF  ----------------------------------
// SVD Line: 11603

//  <item> SFDITEM_FIELD__USART7_STS_CTSIF
//    <name> CTSIF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4001181C) CTS interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.9..9> CTSIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_STS_LINBKF  ---------------------------------
// SVD Line: 11609

//  <item> SFDITEM_FIELD__USART7_STS_LINBKF
//    <name> LINBKF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x4001181C) LIN break frame detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.8..8> LINBKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART7_STS_TXE  -----------------------------------
// SVD Line: 11615

//  <item> SFDITEM_FIELD__USART7_STS_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x4001181C) transmit buffer empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART7_STS_TCF  -----------------------------------
// SVD Line: 11621

//  <item> SFDITEM_FIELD__USART7_STS_TCF
//    <name> TCF </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x4001181C) Transmission complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.6..6> TCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART7_STS_RXNE  ----------------------------------
// SVD Line: 11627

//  <item> SFDITEM_FIELD__USART7_STS_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x4001181C) receiver buffer not empty  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_STS_IDLEF  ----------------------------------
// SVD Line: 11634

//  <item> SFDITEM_FIELD__USART7_STS_IDLEF
//    <name> IDLEF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4001181C) Idle frame detected flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.4..4> IDLEF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_STS_OVRERRF  ---------------------------------
// SVD Line: 11640

//  <item> SFDITEM_FIELD__USART7_STS_OVRERRF
//    <name> OVRERRF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4001181C) Reception overflow error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.3..3> OVRERRF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART7_STS_NF  -----------------------------------
// SVD Line: 11647

//  <item> SFDITEM_FIELD__USART7_STS_NF
//    <name> NF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4001181C) Noise flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.2..2> NF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_STS_FERRF  ----------------------------------
// SVD Line: 11653

//  <item> SFDITEM_FIELD__USART7_STS_FERRF
//    <name> FERRF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4001181C) Frame error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.1..1> FERRF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_STS_PERRF  ----------------------------------
// SVD Line: 11659

//  <item> SFDITEM_FIELD__USART7_STS_PERRF
//    <name> PERRF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4001181C) Parity error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_STS ) </loc>
//      <o.0..0> PERRF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART7_STS  -----------------------------------
// SVD Line: 11522

//  <rtree> SFDITEM_REG__USART7_STS
//    <name> STS </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001181C) Interrupt and status register </i>
//    <loc> ( (unsigned int)((USART7_STS >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART7_STS_RENACTF </item>
//    <item> SFDITEM_FIELD__USART7_STS_TENACTF </item>
//    <item> SFDITEM_FIELD__USART7_STS_WKUPF </item>
//    <item> SFDITEM_FIELD__USART7_STS_RXMSKF </item>
//    <item> SFDITEM_FIELD__USART7_STS_BRKSF </item>
//    <item> SFDITEM_FIELD__USART7_STS_CMF </item>
//    <item> SFDITEM_FIELD__USART7_STS_BUSY </item>
//    <item> SFDITEM_FIELD__USART7_STS_ABRTF </item>
//    <item> SFDITEM_FIELD__USART7_STS_ABRTERRF </item>
//    <item> SFDITEM_FIELD__USART7_STS_ENDBLKF </item>
//    <item> SFDITEM_FIELD__USART7_STS_ROTF </item>
//    <item> SFDITEM_FIELD__USART7_STS_CTSF </item>
//    <item> SFDITEM_FIELD__USART7_STS_CTSIF </item>
//    <item> SFDITEM_FIELD__USART7_STS_LINBKF </item>
//    <item> SFDITEM_FIELD__USART7_STS_TXE </item>
//    <item> SFDITEM_FIELD__USART7_STS_TCF </item>
//    <item> SFDITEM_FIELD__USART7_STS_RXNE </item>
//    <item> SFDITEM_FIELD__USART7_STS_IDLEF </item>
//    <item> SFDITEM_FIELD__USART7_STS_OVRERRF </item>
//    <item> SFDITEM_FIELD__USART7_STS_NF </item>
//    <item> SFDITEM_FIELD__USART7_STS_FERRF </item>
//    <item> SFDITEM_FIELD__USART7_STS_PERRF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART7_IFCLR  ------------------------------
// SVD Line: 11667

unsigned int USART7_IFCLR __AT (0x40011820);



// -----------------------------  Field Item: USART7_IFCLR_WKUPFC  --------------------------------
// SVD Line: 11676

//  <item> SFDITEM_FIELD__USART7_IFCLR_WKUPFC
//    <name> WKUPFC </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40011820) Wakeup from Stop mode flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_IFCLR ) </loc>
//      <o.20..20> WKUPFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_IFCLR_CMFC  ---------------------------------
// SVD Line: 11683

//  <item> SFDITEM_FIELD__USART7_IFCLR_CMFC
//    <name> CMFC </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40011820) Character match flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_IFCLR ) </loc>
//      <o.17..17> CMFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART7_IFCLR_ENDBLKFC  -------------------------------
// SVD Line: 11689

//  <item> SFDITEM_FIELD__USART7_IFCLR_ENDBLKFC
//    <name> ENDBLKFC </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40011820) End of block flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_IFCLR ) </loc>
//      <o.12..12> ENDBLKFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_IFCLR_ROTFC  ---------------------------------
// SVD Line: 11695

//  <item> SFDITEM_FIELD__USART7_IFCLR_ROTFC
//    <name> ROTFC </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40011820) Receiver overtime flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_IFCLR ) </loc>
//      <o.11..11> ROTFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_IFCLR_CTSFC  ---------------------------------
// SVD Line: 11701

//  <item> SFDITEM_FIELD__USART7_IFCLR_CTSFC
//    <name> CTSFC </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011820) CTS flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_IFCLR ) </loc>
//      <o.9..9> CTSFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART7_IFCLR_LINBKFC  --------------------------------
// SVD Line: 11707

//  <item> SFDITEM_FIELD__USART7_IFCLR_LINBKFC
//    <name> LINBKFC </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40011820) LIN break frame detection flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_IFCLR ) </loc>
//      <o.8..8> LINBKFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART7_IFCLR_TCFC  ---------------------------------
// SVD Line: 11714

//  <item> SFDITEM_FIELD__USART7_IFCLR_TCFC
//    <name> TCFC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40011820) Transmission complete flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_IFCLR ) </loc>
//      <o.6..6> TCFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_IFCLR_IDLEFC  --------------------------------
// SVD Line: 11721

//  <item> SFDITEM_FIELD__USART7_IFCLR_IDLEFC
//    <name> IDLEFC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011820) Idle frame detected flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_IFCLR ) </loc>
//      <o.4..4> IDLEFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART7_IFCLR_OVRERRC  --------------------------------
// SVD Line: 11728

//  <item> SFDITEM_FIELD__USART7_IFCLR_OVRERRC
//    <name> OVRERRC </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011820) Overrun error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_IFCLR ) </loc>
//      <o.3..3> OVRERRC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART7_IFCLR_STARTNFC  -------------------------------
// SVD Line: 11734

//  <item> SFDITEM_FIELD__USART7_IFCLR_STARTNFC
//    <name> STARTNFC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011820) Start bit Noise detected  flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_IFCLR ) </loc>
//      <o.2..2> STARTNFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_IFCLR_FERRC  ---------------------------------
// SVD Line: 11741

//  <item> SFDITEM_FIELD__USART7_IFCLR_FERRC
//    <name> FERRC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011820) Frame error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_IFCLR ) </loc>
//      <o.1..1> FERRC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART7_IFCLR_PERRC  ---------------------------------
// SVD Line: 11747

//  <item> SFDITEM_FIELD__USART7_IFCLR_PERRC
//    <name> PERRC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011820) Parity error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART7_IFCLR ) </loc>
//      <o.0..0> PERRC
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: USART7_IFCLR  ----------------------------------
// SVD Line: 11667

//  <rtree> SFDITEM_REG__USART7_IFCLR
//    <name> IFCLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011820) Interrupt flag clear register </i>
//    <loc> ( (unsigned int)((USART7_IFCLR >> 0) & 0xFFFFFFFF), ((USART7_IFCLR = (USART7_IFCLR & ~(0x121B5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x121B5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART7_IFCLR_WKUPFC </item>
//    <item> SFDITEM_FIELD__USART7_IFCLR_CMFC </item>
//    <item> SFDITEM_FIELD__USART7_IFCLR_ENDBLKFC </item>
//    <item> SFDITEM_FIELD__USART7_IFCLR_ROTFC </item>
//    <item> SFDITEM_FIELD__USART7_IFCLR_CTSFC </item>
//    <item> SFDITEM_FIELD__USART7_IFCLR_LINBKFC </item>
//    <item> SFDITEM_FIELD__USART7_IFCLR_TCFC </item>
//    <item> SFDITEM_FIELD__USART7_IFCLR_IDLEFC </item>
//    <item> SFDITEM_FIELD__USART7_IFCLR_OVRERRC </item>
//    <item> SFDITEM_FIELD__USART7_IFCLR_STARTNFC </item>
//    <item> SFDITEM_FIELD__USART7_IFCLR_FERRC </item>
//    <item> SFDITEM_FIELD__USART7_IFCLR_PERRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART7_RXBUF  ------------------------------
// SVD Line: 11755

unsigned int USART7_RXBUF __AT (0x40011824);



// -----------------------------  Field Item: USART7_RXBUF_RXBUF  ---------------------------------
// SVD Line: 11764

//  <item> SFDITEM_FIELD__USART7_RXBUF_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 8..0] RO (@ 0x40011824) Receive buffer </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART7_RXBUF >> 0) & 0x1FF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART7_RXBUF  ----------------------------------
// SVD Line: 11755

//  <rtree> SFDITEM_REG__USART7_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40011824) Receive buffer register </i>
//    <loc> ( (unsigned int)((USART7_RXBUF >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART7_RXBUF_RXBUF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART7_TXBUF  ------------------------------
// SVD Line: 11772

unsigned int USART7_TXBUF __AT (0x40011828);



// -----------------------------  Field Item: USART7_TXBUF_TXBUF  ---------------------------------
// SVD Line: 11781

//  <item> SFDITEM_FIELD__USART7_TXBUF_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40011828) Transmit buffer </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART7_TXBUF >> 0) & 0x1FF), ((USART7_TXBUF = (USART7_TXBUF & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART7_TXBUF  ----------------------------------
// SVD Line: 11772

//  <rtree> SFDITEM_REG__USART7_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011828) Transmit buffer register </i>
//    <loc> ( (unsigned int)((USART7_TXBUF >> 0) & 0xFFFFFFFF), ((USART7_TXBUF = (USART7_TXBUF & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART7_TXBUF_TXBUF </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART7  ------------------------------------
// SVD Line: 11836

//  <view> USART7
//    <name> USART7 </name>
//    <item> SFDITEM_REG__USART7_CTR1 </item>
//    <item> SFDITEM_REG__USART7_CTR2 </item>
//    <item> SFDITEM_REG__USART7_CTR3 </item>
//    <item> SFDITEM_REG__USART7_BRT </item>
//    <item> SFDITEM_REG__USART7_GTPDIV </item>
//    <item> SFDITEM_REG__USART7_RXOVR </item>
//    <item> SFDITEM_REG__USART7_SWTR </item>
//    <item> SFDITEM_REG__USART7_STS </item>
//    <item> SFDITEM_REG__USART7_IFCLR </item>
//    <item> SFDITEM_REG__USART7_RXBUF </item>
//    <item> SFDITEM_REG__USART7_TXBUF </item>
//  </view>
//  


// ---------------------------  Register Item Address: USART8_CTR1  -------------------------------
// SVD Line: 11019

unsigned int USART8_CTR1 __AT (0x40011C00);



// ------------------------------  Field Item: USART8_CTR1_BTCIE  ---------------------------------
// SVD Line: 11028

//  <item> SFDITEM_FIELD__USART8_CTR1_BTCIE
//    <name> BTCIE </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40011C00) Enable bit for Block transmit  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR1 ) </loc>
//      <o.27..27> BTCIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_CTR1_OVRTIE  ---------------------------------
// SVD Line: 11035

//  <item> SFDITEM_FIELD__USART8_CTR1_OVRTIE
//    <name> OVRTIE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40011C00) Enable bit for Receiver overtime  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR1 ) </loc>
//      <o.26..26> OVRTIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_CTR1_PRETDE  ---------------------------------
// SVD Line: 11042

//  <item> SFDITEM_FIELD__USART8_CTR1_PRETDE
//    <name> PRETDE </name>
//    <rw> 
//    <i> [Bits 25..21] RW (@ 0x40011C00) Pre-active time for Driver  Enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART8_CTR1 >> 21) & 0x1F), ((USART8_CTR1 = (USART8_CTR1 & ~(0x1FUL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART8_CTR1_POSTDE  ---------------------------------
// SVD Line: 11049

//  <item> SFDITEM_FIELD__USART8_CTR1_POSTDE
//    <name> POSTDE </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40011C00) Pos-active time for Driver  Enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART8_CTR1 >> 16) & 0x1F), ((USART8_CTR1 = (USART8_CTR1 & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR1_OVRS  ----------------------------------
// SVD Line: 11056

//  <item> SFDITEM_FIELD__USART8_CTR1_OVRS
//    <name> OVRS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40011C00) Oversampling selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR1 ) </loc>
//      <o.15..15> OVRS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR1_CMIE  ----------------------------------
// SVD Line: 11062

//  <item> SFDITEM_FIELD__USART8_CTR1_CMIE
//    <name> CMIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40011C00) Enable bit for Character  match interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR1 ) </loc>
//      <o.14..14> CMIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_CTR1_RXMSKEN  --------------------------------
// SVD Line: 11069

//  <item> SFDITEM_FIELD__USART8_CTR1_RXMSKEN
//    <name> RXMSKEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40011C00) Reception mask mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR1 ) </loc>
//      <o.13..13> RXMSKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART8_CTR1_DL  -----------------------------------
// SVD Line: 11075

//  <item> SFDITEM_FIELD__USART8_CTR1_DL
//    <name> DL </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40011C00) Data length </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR1 ) </loc>
//      <o.12..12> DL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_CTR1_RXWKUPS  --------------------------------
// SVD Line: 11081

//  <item> SFDITEM_FIELD__USART8_CTR1_RXWKUPS
//    <name> RXWKUPS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40011C00) Receiver wakeup selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR1 ) </loc>
//      <o.11..11> RXWKUPS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART8_CTR1_PEN  ----------------------------------
// SVD Line: 11087

//  <item> SFDITEM_FIELD__USART8_CTR1_PEN
//    <name> PEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40011C00) Parity enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR1 ) </loc>
//      <o.10..10> PEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR1_ODDS  ----------------------------------
// SVD Line: 11093

//  <item> SFDITEM_FIELD__USART8_CTR1_ODDS
//    <name> ODDS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011C00) Odd parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR1 ) </loc>
//      <o.9..9> ODDS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_CTR1_PERRIE  ---------------------------------
// SVD Line: 11099

//  <item> SFDITEM_FIELD__USART8_CTR1_PERRIE
//    <name> PERRIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40011C00) Enable bit for parity err  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR1 ) </loc>
//      <o.8..8> PERRIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR1_TXEIE  ---------------------------------
// SVD Line: 11106

//  <item> SFDITEM_FIELD__USART8_CTR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40011C00) Enable bit for transmit empty  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR1_TCIE  ----------------------------------
// SVD Line: 11113

//  <item> SFDITEM_FIELD__USART8_CTR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40011C00) Enable bit for transmit  complete interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_CTR1_RXNEIE  ---------------------------------
// SVD Line: 11120

//  <item> SFDITEM_FIELD__USART8_CTR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40011C00) Enable bit for RXNE interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_CTR1_IDLEIE  ---------------------------------
// SVD Line: 11126

//  <item> SFDITEM_FIELD__USART8_CTR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011C00) Enable bit for IDLE interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART8_CTR1_TEN  ----------------------------------
// SVD Line: 11132

//  <item> SFDITEM_FIELD__USART8_CTR1_TEN
//    <name> TEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011C00) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR1 ) </loc>
//      <o.3..3> TEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART8_CTR1_REN  ----------------------------------
// SVD Line: 11138

//  <item> SFDITEM_FIELD__USART8_CTR1_REN
//    <name> REN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011C00) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR1 ) </loc>
//      <o.2..2> REN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART8_CTR1_WKUPSTOP  --------------------------------
// SVD Line: 11144

//  <item> SFDITEM_FIELD__USART8_CTR1_WKUPSTOP
//    <name> WKUPSTOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011C00) Wakeup mcu from stop mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR1 ) </loc>
//      <o.1..1> WKUPSTOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART8_CTR1_UEN  ----------------------------------
// SVD Line: 11150

//  <item> SFDITEM_FIELD__USART8_CTR1_UEN
//    <name> UEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011C00) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR1 ) </loc>
//      <o.0..0> UEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART8_CTR1  ----------------------------------
// SVD Line: 11019

//  <rtree> SFDITEM_REG__USART8_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011C00) Control register 1 </i>
//    <loc> ( (unsigned int)((USART8_CTR1 >> 0) & 0xFFFFFFFF), ((USART8_CTR1 = (USART8_CTR1 & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART8_CTR1_BTCIE </item>
//    <item> SFDITEM_FIELD__USART8_CTR1_OVRTIE </item>
//    <item> SFDITEM_FIELD__USART8_CTR1_PRETDE </item>
//    <item> SFDITEM_FIELD__USART8_CTR1_POSTDE </item>
//    <item> SFDITEM_FIELD__USART8_CTR1_OVRS </item>
//    <item> SFDITEM_FIELD__USART8_CTR1_CMIE </item>
//    <item> SFDITEM_FIELD__USART8_CTR1_RXMSKEN </item>
//    <item> SFDITEM_FIELD__USART8_CTR1_DL </item>
//    <item> SFDITEM_FIELD__USART8_CTR1_RXWKUPS </item>
//    <item> SFDITEM_FIELD__USART8_CTR1_PEN </item>
//    <item> SFDITEM_FIELD__USART8_CTR1_ODDS </item>
//    <item> SFDITEM_FIELD__USART8_CTR1_PERRIE </item>
//    <item> SFDITEM_FIELD__USART8_CTR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART8_CTR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART8_CTR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART8_CTR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART8_CTR1_TEN </item>
//    <item> SFDITEM_FIELD__USART8_CTR1_REN </item>
//    <item> SFDITEM_FIELD__USART8_CTR1_WKUPSTOP </item>
//    <item> SFDITEM_FIELD__USART8_CTR1_UEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART8_CTR2  -------------------------------
// SVD Line: 11158

unsigned int USART8_CTR2 __AT (0x40011C04);



// -----------------------------  Field Item: USART8_CTR2_UADR_4  ---------------------------------
// SVD Line: 11167

//  <item> SFDITEM_FIELD__USART8_CTR2_UADR_4
//    <name> UADR_4 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40011C04) USART Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART8_CTR2 >> 28) & 0xF), ((USART8_CTR2 = (USART8_CTR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART8_CTR2_UADR_0  ---------------------------------
// SVD Line: 11173

//  <item> SFDITEM_FIELD__USART8_CTR2_UADR_0
//    <name> UADR_0 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40011C04) USART Address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART8_CTR2 >> 24) & 0xF), ((USART8_CTR2 = (USART8_CTR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR2_ROTEN  ---------------------------------
// SVD Line: 11179

//  <item> SFDITEM_FIELD__USART8_CTR2_ROTEN
//    <name> ROTEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40011C04) Receiver overtime enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR2 ) </loc>
//      <o.23..23> ROTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_CTR2_ABRSEL  ---------------------------------
// SVD Line: 11185

//  <item> SFDITEM_FIELD__USART8_CTR2_ABRSEL
//    <name> ABRSEL </name>
//    <rw> 
//    <i> [Bits 22..21] RW (@ 0x40011C04) Auto baud rate mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART8_CTR2 >> 21) & 0x3), ((USART8_CTR2 = (USART8_CTR2 & ~(0x3UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR2_ABREN  ---------------------------------
// SVD Line: 11191

//  <item> SFDITEM_FIELD__USART8_CTR2_ABREN
//    <name> ABREN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40011C04) Auto baud rate enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR2 ) </loc>
//      <o.20..20> ABREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR2_MSBF  ----------------------------------
// SVD Line: 11197

//  <item> SFDITEM_FIELD__USART8_CTR2_MSBF
//    <name> MSBF </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40011C04) MSB first </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR2 ) </loc>
//      <o.19..19> MSBF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR2_DINV  ----------------------------------
// SVD Line: 11203

//  <item> SFDITEM_FIELD__USART8_CTR2_DINV
//    <name> DINV </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40011C04) Data bit inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR2 ) </loc>
//      <o.18..18> DINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR2_TXINV  ---------------------------------
// SVD Line: 11209

//  <item> SFDITEM_FIELD__USART8_CTR2_TXINV
//    <name> TXINV </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40011C04) TX pin inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR2 ) </loc>
//      <o.17..17> TXINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR2_RXINV  ---------------------------------
// SVD Line: 11215

//  <item> SFDITEM_FIELD__USART8_CTR2_RXINV
//    <name> RXINV </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40011C04) RX pin inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR2 ) </loc>
//      <o.16..16> RXINV
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART8_CTR2_TXRXSWAP  --------------------------------
// SVD Line: 11221

//  <item> SFDITEM_FIELD__USART8_CTR2_TXRXSWAP
//    <name> TXRXSWAP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40011C04) TX/RX pins swap enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR2 ) </loc>
//      <o.15..15> TXRXSWAP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR2_LINEN  ---------------------------------
// SVD Line: 11227

//  <item> SFDITEM_FIELD__USART8_CTR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40011C04) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_CTR2_STOPLEN  --------------------------------
// SVD Line: 11233

//  <item> SFDITEM_FIELD__USART8_CTR2_STOPLEN
//    <name> STOPLEN </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40011C04) STOP bits length </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART8_CTR2 >> 12) & 0x3), ((USART8_CTR2 = (USART8_CTR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR2_CKEN  ----------------------------------
// SVD Line: 11239

//  <item> SFDITEM_FIELD__USART8_CTR2_CKEN
//    <name> CKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40011C04) CK pin enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR2 ) </loc>
//      <o.11..11> CKEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR2_CPOL  ----------------------------------
// SVD Line: 11245

//  <item> SFDITEM_FIELD__USART8_CTR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40011C04) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR2_CPHA  ----------------------------------
// SVD Line: 11251

//  <item> SFDITEM_FIELD__USART8_CTR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011C04) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR2_CKLEN  ---------------------------------
// SVD Line: 11257

//  <item> SFDITEM_FIELD__USART8_CTR2_CKLEN
//    <name> CKLEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40011C04) LCK length </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR2 ) </loc>
//      <o.8..8> CKLEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR2_LBDIE  ---------------------------------
// SVD Line: 11263

//  <item> SFDITEM_FIELD__USART8_CTR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40011C04) Enable bit for LIN break frame  detection interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART8_CTR2_LINBRK11  --------------------------------
// SVD Line: 11270

//  <item> SFDITEM_FIELD__USART8_CTR2_LINBRK11
//    <name> LINBRK11 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40011C04) 11-bit break frame detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR2 ) </loc>
//      <o.5..5> LINBRK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR2_ADRM7  ---------------------------------
// SVD Line: 11276

//  <item> SFDITEM_FIELD__USART8_CTR2_ADRM7
//    <name> ADRM7 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011C04) 4bit/7bit Address Detection selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR2 ) </loc>
//      <o.4..4> ADRM7
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART8_CTR2  ----------------------------------
// SVD Line: 11158

//  <rtree> SFDITEM_REG__USART8_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011C04) Control register 2 </i>
//    <loc> ( (unsigned int)((USART8_CTR2 >> 0) & 0xFFFFFFFF), ((USART8_CTR2 = (USART8_CTR2 & ~(0xFFFFFF70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART8_CTR2_UADR_4 </item>
//    <item> SFDITEM_FIELD__USART8_CTR2_UADR_0 </item>
//    <item> SFDITEM_FIELD__USART8_CTR2_ROTEN </item>
//    <item> SFDITEM_FIELD__USART8_CTR2_ABRSEL </item>
//    <item> SFDITEM_FIELD__USART8_CTR2_ABREN </item>
//    <item> SFDITEM_FIELD__USART8_CTR2_MSBF </item>
//    <item> SFDITEM_FIELD__USART8_CTR2_DINV </item>
//    <item> SFDITEM_FIELD__USART8_CTR2_TXINV </item>
//    <item> SFDITEM_FIELD__USART8_CTR2_RXINV </item>
//    <item> SFDITEM_FIELD__USART8_CTR2_TXRXSWAP </item>
//    <item> SFDITEM_FIELD__USART8_CTR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART8_CTR2_STOPLEN </item>
//    <item> SFDITEM_FIELD__USART8_CTR2_CKEN </item>
//    <item> SFDITEM_FIELD__USART8_CTR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART8_CTR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART8_CTR2_CKLEN </item>
//    <item> SFDITEM_FIELD__USART8_CTR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART8_CTR2_LINBRK11 </item>
//    <item> SFDITEM_FIELD__USART8_CTR2_ADRM7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART8_CTR3  -------------------------------
// SVD Line: 11284

unsigned int USART8_CTR3 __AT (0x40011C08);



// -----------------------------  Field Item: USART8_CTR3_WKUPIE  ---------------------------------
// SVD Line: 11293

//  <item> SFDITEM_FIELD__USART8_CTR3_WKUPIE
//    <name> WKUPIE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40011C08) Enable bit for Wakeup from  Stop mode interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR3 ) </loc>
//      <o.22..22> WKUPIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART8_CTR3_WKUPMTHD  --------------------------------
// SVD Line: 11300

//  <item> SFDITEM_FIELD__USART8_CTR3_WKUPMTHD
//    <name> WKUPMTHD </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40011C08) Wakeup from Stop mode method </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART8_CTR3 >> 20) & 0x3), ((USART8_CTR3 = (USART8_CTR3 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART8_CTR3_SCANUM  ---------------------------------
// SVD Line: 11306

//  <item> SFDITEM_FIELD__USART8_CTR3_SCANUM
//    <name> SCANUM </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0x40011C08) Number of Smartcard auto-retry times </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART8_CTR3 >> 17) & 0x7), ((USART8_CTR3 = (USART8_CTR3 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR3_DEPS  ----------------------------------
// SVD Line: 11312

//  <item> SFDITEM_FIELD__USART8_CTR3_DEPS
//    <name> DEPS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40011C08) DE polarity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR3 ) </loc>
//      <o.15..15> DEPS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART8_CTR3_DEN  ----------------------------------
// SVD Line: 11318

//  <item> SFDITEM_FIELD__USART8_CTR3_DEN
//    <name> DEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40011C08) DE enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR3 ) </loc>
//      <o.14..14> DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR3_DRMRE  ---------------------------------
// SVD Line: 11324

//  <item> SFDITEM_FIELD__USART8_CTR3_DRMRE
//    <name> DRMRE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40011C08) DMA request mask on Reception  Error </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR3 ) </loc>
//      <o.13..13> DRMRE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_CTR3_NORXOF  ---------------------------------
// SVD Line: 11331

//  <item> SFDITEM_FIELD__USART8_CTR3_NORXOF
//    <name> NORXOF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40011C08) No Receive Overflow detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR3 ) </loc>
//      <o.12..12> NORXOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR3_SPMS  ----------------------------------
// SVD Line: 11337

//  <item> SFDITEM_FIELD__USART8_CTR3_SPMS
//    <name> SPMS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40011C08) Sample method selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR3 ) </loc>
//      <o.11..11> SPMS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR3_CTSIE  ---------------------------------
// SVD Line: 11343

//  <item> SFDITEM_FIELD__USART8_CTR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40011C08) Enable bit for CTS interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR3_CTSEN  ---------------------------------
// SVD Line: 11349

//  <item> SFDITEM_FIELD__USART8_CTR3_CTSEN
//    <name> CTSEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011C08) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR3 ) </loc>
//      <o.9..9> CTSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR3_RTSEN  ---------------------------------
// SVD Line: 11355

//  <item> SFDITEM_FIELD__USART8_CTR3_RTSEN
//    <name> RTSEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40011C08) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR3 ) </loc>
//      <o.8..8> RTSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR3_TXDMA  ---------------------------------
// SVD Line: 11361

//  <item> SFDITEM_FIELD__USART8_CTR3_TXDMA
//    <name> TXDMA </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40011C08) Transmit with DMA </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR3 ) </loc>
//      <o.7..7> TXDMA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR3_RXDMA  ---------------------------------
// SVD Line: 11367

//  <item> SFDITEM_FIELD__USART8_CTR3_RXDMA
//    <name> RXDMA </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40011C08) Receive with DMA </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR3 ) </loc>
//      <o.6..6> RXDMA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR3_SCEN  ----------------------------------
// SVD Line: 11373

//  <item> SFDITEM_FIELD__USART8_CTR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40011C08) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_CTR3_SCNACK  ---------------------------------
// SVD Line: 11379

//  <item> SFDITEM_FIELD__USART8_CTR3_SCNACK
//    <name> SCNACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011C08) Smartcard transmit NACK in parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR3 ) </loc>
//      <o.4..4> SCNACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR3_HDEN  ----------------------------------
// SVD Line: 11385

//  <item> SFDITEM_FIELD__USART8_CTR3_HDEN
//    <name> HDEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011C08) Half-duplex enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR3 ) </loc>
//      <o.3..3> HDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR3_IRMS  ----------------------------------
// SVD Line: 11391

//  <item> SFDITEM_FIELD__USART8_CTR3_IRMS
//    <name> IRMS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011C08) IrDA mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR3 ) </loc>
//      <o.2..2> IRMS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_CTR3_IRDAEN  ---------------------------------
// SVD Line: 11397

//  <item> SFDITEM_FIELD__USART8_CTR3_IRDAEN
//    <name> IRDAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011C08) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR3 ) </loc>
//      <o.1..1> IRDAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_CTR3_ERRIE  ---------------------------------
// SVD Line: 11403

//  <item> SFDITEM_FIELD__USART8_CTR3_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011C08) Enable bit for Error interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_CTR3 ) </loc>
//      <o.0..0> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART8_CTR3  ----------------------------------
// SVD Line: 11284

//  <rtree> SFDITEM_REG__USART8_CTR3
//    <name> CTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011C08) Control register 3 </i>
//    <loc> ( (unsigned int)((USART8_CTR3 >> 0) & 0xFFFFFFFF), ((USART8_CTR3 = (USART8_CTR3 & ~(0x7EFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7EFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART8_CTR3_WKUPIE </item>
//    <item> SFDITEM_FIELD__USART8_CTR3_WKUPMTHD </item>
//    <item> SFDITEM_FIELD__USART8_CTR3_SCANUM </item>
//    <item> SFDITEM_FIELD__USART8_CTR3_DEPS </item>
//    <item> SFDITEM_FIELD__USART8_CTR3_DEN </item>
//    <item> SFDITEM_FIELD__USART8_CTR3_DRMRE </item>
//    <item> SFDITEM_FIELD__USART8_CTR3_NORXOF </item>
//    <item> SFDITEM_FIELD__USART8_CTR3_SPMS </item>
//    <item> SFDITEM_FIELD__USART8_CTR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART8_CTR3_CTSEN </item>
//    <item> SFDITEM_FIELD__USART8_CTR3_RTSEN </item>
//    <item> SFDITEM_FIELD__USART8_CTR3_TXDMA </item>
//    <item> SFDITEM_FIELD__USART8_CTR3_RXDMA </item>
//    <item> SFDITEM_FIELD__USART8_CTR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART8_CTR3_SCNACK </item>
//    <item> SFDITEM_FIELD__USART8_CTR3_HDEN </item>
//    <item> SFDITEM_FIELD__USART8_CTR3_IRMS </item>
//    <item> SFDITEM_FIELD__USART8_CTR3_IRDAEN </item>
//    <item> SFDITEM_FIELD__USART8_CTR3_ERRIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART8_BRT  -------------------------------
// SVD Line: 11411

unsigned int USART8_BRT __AT (0x40011C0C);



// ------------------------------  Field Item: USART8_BRT_INTDIV  ---------------------------------
// SVD Line: 11420

//  <item> SFDITEM_FIELD__USART8_BRT_INTDIV
//    <name> INTDIV </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40011C0C) DIV INT value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART8_BRT >> 4) & 0xFFF), ((USART8_BRT = (USART8_BRT & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART8_BRT_FRADIV  ---------------------------------
// SVD Line: 11426

//  <item> SFDITEM_FIELD__USART8_BRT_FRADIV
//    <name> FRADIV </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40011C0C) DIV Fraction value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART8_BRT >> 0) & 0xF), ((USART8_BRT = (USART8_BRT & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART8_BRT  -----------------------------------
// SVD Line: 11411

//  <rtree> SFDITEM_REG__USART8_BRT
//    <name> BRT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011C0C) Baud rate register </i>
//    <loc> ( (unsigned int)((USART8_BRT >> 0) & 0xFFFFFFFF), ((USART8_BRT = (USART8_BRT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART8_BRT_INTDIV </item>
//    <item> SFDITEM_FIELD__USART8_BRT_FRADIV </item>
//  </rtree>
//  


// --------------------------  Register Item Address: USART8_GTPDIV  ------------------------------
// SVD Line: 11434

unsigned int USART8_GTPDIV __AT (0x40011C10);



// -----------------------------  Field Item: USART8_GTPDIV_GUDT  ---------------------------------
// SVD Line: 11444

//  <item> SFDITEM_FIELD__USART8_GTPDIV_GUDT
//    <name> GUDT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40011C10) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART8_GTPDIV >> 8) & 0xFF), ((USART8_GTPDIV = (USART8_GTPDIV & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART8_GTPDIV_PDIV  ---------------------------------
// SVD Line: 11450

//  <item> SFDITEM_FIELD__USART8_GTPDIV_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40011C10) Pre-divider value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART8_GTPDIV >> 0) & 0xFF), ((USART8_GTPDIV = (USART8_GTPDIV & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART8_GTPDIV  ---------------------------------
// SVD Line: 11434

//  <rtree> SFDITEM_REG__USART8_GTPDIV
//    <name> GTPDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011C10) Guard time and pre-divider  register </i>
//    <loc> ( (unsigned int)((USART8_GTPDIV >> 0) & 0xFFFFFFFF), ((USART8_GTPDIV = (USART8_GTPDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART8_GTPDIV_GUDT </item>
//    <item> SFDITEM_FIELD__USART8_GTPDIV_PDIV </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART8_RXOVR  ------------------------------
// SVD Line: 11458

unsigned int USART8_RXOVR __AT (0x40011C14);



// -----------------------------  Field Item: USART8_RXOVR_NUMBLK  --------------------------------
// SVD Line: 11467

//  <item> SFDITEM_FIELD__USART8_RXOVR_NUMBLK
//    <name> NUMBLK </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40011C14) Unit number of block </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART8_RXOVR >> 24) & 0xFF), ((USART8_RXOVR = (USART8_RXOVR & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART8_RXOVR_RXOVR  ---------------------------------
// SVD Line: 11473

//  <item> SFDITEM_FIELD__USART8_RXOVR_RXOVR
//    <name> RXOVR </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0x40011C14) Receiver overtime value </i>
//    <edit> 
//      <loc> ( (unsigned int)((USART8_RXOVR >> 0) & 0xFFFFFF), ((USART8_RXOVR = (USART8_RXOVR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART8_RXOVR  ----------------------------------
// SVD Line: 11458

//  <rtree> SFDITEM_REG__USART8_RXOVR
//    <name> RXOVR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011C14) Receiver overtime register </i>
//    <loc> ( (unsigned int)((USART8_RXOVR >> 0) & 0xFFFFFFFF), ((USART8_RXOVR = (USART8_RXOVR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART8_RXOVR_NUMBLK </item>
//    <item> SFDITEM_FIELD__USART8_RXOVR_RXOVR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART8_SWTR  -------------------------------
// SVD Line: 11481

unsigned int USART8_SWTR __AT (0x40011C18);



// -----------------------------  Field Item: USART8_SWTR_TXESET  ---------------------------------
// SVD Line: 11490

//  <item> SFDITEM_FIELD__USART8_SWTR_TXESET
//    <name> TXESET </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011C18) TXE set trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_SWTR ) </loc>
//      <o.4..4> TXESET
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_SWTR_RXNECLR  --------------------------------
// SVD Line: 11496

//  <item> SFDITEM_FIELD__USART8_SWTR_RXNECLR
//    <name> RXNECLR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011C18) RXNE clear trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_SWTR ) </loc>
//      <o.3..3> RXNECLR
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_SWTR_RXMSKT  ---------------------------------
// SVD Line: 11502

//  <item> SFDITEM_FIELD__USART8_SWTR_RXMSKT
//    <name> RXMSKT </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011C18) Reception mask mode trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_SWTR ) </loc>
//      <o.2..2> RXMSKT
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_SWTR_BRKFST  ---------------------------------
// SVD Line: 11508

//  <item> SFDITEM_FIELD__USART8_SWTR_BRKFST
//    <name> BRKFST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011C18) Break frame send trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_SWTR ) </loc>
//      <o.1..1> BRKFST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_SWTR_ABRT  ----------------------------------
// SVD Line: 11514

//  <item> SFDITEM_FIELD__USART8_SWTR_ABRT
//    <name> ABRT </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011C18) Auto baud rate trigger </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_SWTR ) </loc>
//      <o.0..0> ABRT
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART8_SWTR  ----------------------------------
// SVD Line: 11481

//  <rtree> SFDITEM_REG__USART8_SWTR
//    <name> SWTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011C18) Software Trigger register </i>
//    <loc> ( (unsigned int)((USART8_SWTR >> 0) & 0xFFFFFFFF), ((USART8_SWTR = (USART8_SWTR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART8_SWTR_TXESET </item>
//    <item> SFDITEM_FIELD__USART8_SWTR_RXNECLR </item>
//    <item> SFDITEM_FIELD__USART8_SWTR_RXMSKT </item>
//    <item> SFDITEM_FIELD__USART8_SWTR_BRKFST </item>
//    <item> SFDITEM_FIELD__USART8_SWTR_ABRT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART8_STS  -------------------------------
// SVD Line: 11522

unsigned int USART8_STS __AT (0x40011C1C);



// -----------------------------  Field Item: USART8_STS_RENACTF  ---------------------------------
// SVD Line: 11531

//  <item> SFDITEM_FIELD__USART8_STS_RENACTF
//    <name> RENACTF </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40011C1C) REN active flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.22..22> RENACTF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_STS_TENACTF  ---------------------------------
// SVD Line: 11537

//  <item> SFDITEM_FIELD__USART8_STS_TENACTF
//    <name> TENACTF </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x40011C1C) TEN active flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.21..21> TENACTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_STS_WKUPF  ----------------------------------
// SVD Line: 11543

//  <item> SFDITEM_FIELD__USART8_STS_WKUPF
//    <name> WKUPF </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x40011C1C) Wakeup from Stop mode flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.20..20> WKUPF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_STS_RXMSKF  ---------------------------------
// SVD Line: 11549

//  <item> SFDITEM_FIELD__USART8_STS_RXMSKF
//    <name> RXMSKF </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x40011C1C) Reception mask mode flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.19..19> RXMSKF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_STS_BRKSF  ----------------------------------
// SVD Line: 11555

//  <item> SFDITEM_FIELD__USART8_STS_BRKSF
//    <name> BRKSF </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x40011C1C) Break frame send flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.18..18> BRKSF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART8_STS_CMF  -----------------------------------
// SVD Line: 11561

//  <item> SFDITEM_FIELD__USART8_STS_CMF
//    <name> CMF </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40011C1C) Character match flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.17..17> CMF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART8_STS_BUSY  ----------------------------------
// SVD Line: 11567

//  <item> SFDITEM_FIELD__USART8_STS_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40011C1C) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.16..16> BUSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_STS_ABRTF  ----------------------------------
// SVD Line: 11573

//  <item> SFDITEM_FIELD__USART8_STS_ABRTF
//    <name> ABRTF </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40011C1C) Auto baud rate flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.15..15> ABRTF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_STS_ABRTERRF  --------------------------------
// SVD Line: 11579

//  <item> SFDITEM_FIELD__USART8_STS_ABRTERRF
//    <name> ABRTERRF </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40011C1C) Auto baud rate error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.14..14> ABRTERRF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_STS_ENDBLKF  ---------------------------------
// SVD Line: 11585

//  <item> SFDITEM_FIELD__USART8_STS_ENDBLKF
//    <name> ENDBLKF </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40011C1C) End of block flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.12..12> ENDBLKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART8_STS_ROTF  ----------------------------------
// SVD Line: 11591

//  <item> SFDITEM_FIELD__USART8_STS_ROTF
//    <name> ROTF </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40011C1C) Receiver overtime flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.11..11> ROTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART8_STS_CTSF  ----------------------------------
// SVD Line: 11597

//  <item> SFDITEM_FIELD__USART8_STS_CTSF
//    <name> CTSF </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40011C1C) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.10..10> CTSF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_STS_CTSIF  ----------------------------------
// SVD Line: 11603

//  <item> SFDITEM_FIELD__USART8_STS_CTSIF
//    <name> CTSIF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40011C1C) CTS interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.9..9> CTSIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_STS_LINBKF  ---------------------------------
// SVD Line: 11609

//  <item> SFDITEM_FIELD__USART8_STS_LINBKF
//    <name> LINBKF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40011C1C) LIN break frame detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.8..8> LINBKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART8_STS_TXE  -----------------------------------
// SVD Line: 11615

//  <item> SFDITEM_FIELD__USART8_STS_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40011C1C) transmit buffer empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART8_STS_TCF  -----------------------------------
// SVD Line: 11621

//  <item> SFDITEM_FIELD__USART8_STS_TCF
//    <name> TCF </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40011C1C) Transmission complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.6..6> TCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART8_STS_RXNE  ----------------------------------
// SVD Line: 11627

//  <item> SFDITEM_FIELD__USART8_STS_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40011C1C) receiver buffer not empty  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_STS_IDLEF  ----------------------------------
// SVD Line: 11634

//  <item> SFDITEM_FIELD__USART8_STS_IDLEF
//    <name> IDLEF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40011C1C) Idle frame detected flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.4..4> IDLEF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_STS_OVRERRF  ---------------------------------
// SVD Line: 11640

//  <item> SFDITEM_FIELD__USART8_STS_OVRERRF
//    <name> OVRERRF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40011C1C) Reception overflow error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.3..3> OVRERRF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART8_STS_NF  -----------------------------------
// SVD Line: 11647

//  <item> SFDITEM_FIELD__USART8_STS_NF
//    <name> NF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40011C1C) Noise flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.2..2> NF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_STS_FERRF  ----------------------------------
// SVD Line: 11653

//  <item> SFDITEM_FIELD__USART8_STS_FERRF
//    <name> FERRF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40011C1C) Frame error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.1..1> FERRF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_STS_PERRF  ----------------------------------
// SVD Line: 11659

//  <item> SFDITEM_FIELD__USART8_STS_PERRF
//    <name> PERRF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40011C1C) Parity error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_STS ) </loc>
//      <o.0..0> PERRF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART8_STS  -----------------------------------
// SVD Line: 11522

//  <rtree> SFDITEM_REG__USART8_STS
//    <name> STS </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40011C1C) Interrupt and status register </i>
//    <loc> ( (unsigned int)((USART8_STS >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART8_STS_RENACTF </item>
//    <item> SFDITEM_FIELD__USART8_STS_TENACTF </item>
//    <item> SFDITEM_FIELD__USART8_STS_WKUPF </item>
//    <item> SFDITEM_FIELD__USART8_STS_RXMSKF </item>
//    <item> SFDITEM_FIELD__USART8_STS_BRKSF </item>
//    <item> SFDITEM_FIELD__USART8_STS_CMF </item>
//    <item> SFDITEM_FIELD__USART8_STS_BUSY </item>
//    <item> SFDITEM_FIELD__USART8_STS_ABRTF </item>
//    <item> SFDITEM_FIELD__USART8_STS_ABRTERRF </item>
//    <item> SFDITEM_FIELD__USART8_STS_ENDBLKF </item>
//    <item> SFDITEM_FIELD__USART8_STS_ROTF </item>
//    <item> SFDITEM_FIELD__USART8_STS_CTSF </item>
//    <item> SFDITEM_FIELD__USART8_STS_CTSIF </item>
//    <item> SFDITEM_FIELD__USART8_STS_LINBKF </item>
//    <item> SFDITEM_FIELD__USART8_STS_TXE </item>
//    <item> SFDITEM_FIELD__USART8_STS_TCF </item>
//    <item> SFDITEM_FIELD__USART8_STS_RXNE </item>
//    <item> SFDITEM_FIELD__USART8_STS_IDLEF </item>
//    <item> SFDITEM_FIELD__USART8_STS_OVRERRF </item>
//    <item> SFDITEM_FIELD__USART8_STS_NF </item>
//    <item> SFDITEM_FIELD__USART8_STS_FERRF </item>
//    <item> SFDITEM_FIELD__USART8_STS_PERRF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART8_IFCLR  ------------------------------
// SVD Line: 11667

unsigned int USART8_IFCLR __AT (0x40011C20);



// -----------------------------  Field Item: USART8_IFCLR_WKUPFC  --------------------------------
// SVD Line: 11676

//  <item> SFDITEM_FIELD__USART8_IFCLR_WKUPFC
//    <name> WKUPFC </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40011C20) Wakeup from Stop mode flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_IFCLR ) </loc>
//      <o.20..20> WKUPFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_IFCLR_CMFC  ---------------------------------
// SVD Line: 11683

//  <item> SFDITEM_FIELD__USART8_IFCLR_CMFC
//    <name> CMFC </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40011C20) Character match flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_IFCLR ) </loc>
//      <o.17..17> CMFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART8_IFCLR_ENDBLKFC  -------------------------------
// SVD Line: 11689

//  <item> SFDITEM_FIELD__USART8_IFCLR_ENDBLKFC
//    <name> ENDBLKFC </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40011C20) End of block flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_IFCLR ) </loc>
//      <o.12..12> ENDBLKFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_IFCLR_ROTFC  ---------------------------------
// SVD Line: 11695

//  <item> SFDITEM_FIELD__USART8_IFCLR_ROTFC
//    <name> ROTFC </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40011C20) Receiver overtime flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_IFCLR ) </loc>
//      <o.11..11> ROTFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_IFCLR_CTSFC  ---------------------------------
// SVD Line: 11701

//  <item> SFDITEM_FIELD__USART8_IFCLR_CTSFC
//    <name> CTSFC </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011C20) CTS flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_IFCLR ) </loc>
//      <o.9..9> CTSFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART8_IFCLR_LINBKFC  --------------------------------
// SVD Line: 11707

//  <item> SFDITEM_FIELD__USART8_IFCLR_LINBKFC
//    <name> LINBKFC </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40011C20) LIN break frame detection flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_IFCLR ) </loc>
//      <o.8..8> LINBKFC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART8_IFCLR_TCFC  ---------------------------------
// SVD Line: 11714

//  <item> SFDITEM_FIELD__USART8_IFCLR_TCFC
//    <name> TCFC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40011C20) Transmission complete flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_IFCLR ) </loc>
//      <o.6..6> TCFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_IFCLR_IDLEFC  --------------------------------
// SVD Line: 11721

//  <item> SFDITEM_FIELD__USART8_IFCLR_IDLEFC
//    <name> IDLEFC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011C20) Idle frame detected flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_IFCLR ) </loc>
//      <o.4..4> IDLEFC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART8_IFCLR_OVRERRC  --------------------------------
// SVD Line: 11728

//  <item> SFDITEM_FIELD__USART8_IFCLR_OVRERRC
//    <name> OVRERRC </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011C20) Overrun error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_IFCLR ) </loc>
//      <o.3..3> OVRERRC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USART8_IFCLR_STARTNFC  -------------------------------
// SVD Line: 11734

//  <item> SFDITEM_FIELD__USART8_IFCLR_STARTNFC
//    <name> STARTNFC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011C20) Start bit Noise detected  flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_IFCLR ) </loc>
//      <o.2..2> STARTNFC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_IFCLR_FERRC  ---------------------------------
// SVD Line: 11741

//  <item> SFDITEM_FIELD__USART8_IFCLR_FERRC
//    <name> FERRC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011C20) Frame error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_IFCLR ) </loc>
//      <o.1..1> FERRC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART8_IFCLR_PERRC  ---------------------------------
// SVD Line: 11747

//  <item> SFDITEM_FIELD__USART8_IFCLR_PERRC
//    <name> PERRC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011C20) Parity error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) USART8_IFCLR ) </loc>
//      <o.0..0> PERRC
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: USART8_IFCLR  ----------------------------------
// SVD Line: 11667

//  <rtree> SFDITEM_REG__USART8_IFCLR
//    <name> IFCLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011C20) Interrupt flag clear register </i>
//    <loc> ( (unsigned int)((USART8_IFCLR >> 0) & 0xFFFFFFFF), ((USART8_IFCLR = (USART8_IFCLR & ~(0x121B5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x121B5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART8_IFCLR_WKUPFC </item>
//    <item> SFDITEM_FIELD__USART8_IFCLR_CMFC </item>
//    <item> SFDITEM_FIELD__USART8_IFCLR_ENDBLKFC </item>
//    <item> SFDITEM_FIELD__USART8_IFCLR_ROTFC </item>
//    <item> SFDITEM_FIELD__USART8_IFCLR_CTSFC </item>
//    <item> SFDITEM_FIELD__USART8_IFCLR_LINBKFC </item>
//    <item> SFDITEM_FIELD__USART8_IFCLR_TCFC </item>
//    <item> SFDITEM_FIELD__USART8_IFCLR_IDLEFC </item>
//    <item> SFDITEM_FIELD__USART8_IFCLR_OVRERRC </item>
//    <item> SFDITEM_FIELD__USART8_IFCLR_STARTNFC </item>
//    <item> SFDITEM_FIELD__USART8_IFCLR_FERRC </item>
//    <item> SFDITEM_FIELD__USART8_IFCLR_PERRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART8_RXBUF  ------------------------------
// SVD Line: 11755

unsigned int USART8_RXBUF __AT (0x40011C24);



// -----------------------------  Field Item: USART8_RXBUF_RXBUF  ---------------------------------
// SVD Line: 11764

//  <item> SFDITEM_FIELD__USART8_RXBUF_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 8..0] RO (@ 0x40011C24) Receive buffer </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART8_RXBUF >> 0) & 0x1FF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART8_RXBUF  ----------------------------------
// SVD Line: 11755

//  <rtree> SFDITEM_REG__USART8_RXBUF
//    <name> RXBUF </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40011C24) Receive buffer register </i>
//    <loc> ( (unsigned int)((USART8_RXBUF >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART8_RXBUF_RXBUF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART8_TXBUF  ------------------------------
// SVD Line: 11772

unsigned int USART8_TXBUF __AT (0x40011C28);



// -----------------------------  Field Item: USART8_TXBUF_TXBUF  ---------------------------------
// SVD Line: 11781

//  <item> SFDITEM_FIELD__USART8_TXBUF_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40011C28) Transmit buffer </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART8_TXBUF >> 0) & 0x1FF), ((USART8_TXBUF = (USART8_TXBUF & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART8_TXBUF  ----------------------------------
// SVD Line: 11772

//  <rtree> SFDITEM_REG__USART8_TXBUF
//    <name> TXBUF </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011C28) Transmit buffer register </i>
//    <loc> ( (unsigned int)((USART8_TXBUF >> 0) & 0xFFFFFFFF), ((USART8_TXBUF = (USART8_TXBUF & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART8_TXBUF_TXBUF </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART8  ------------------------------------
// SVD Line: 11845

//  <view> USART8
//    <name> USART8 </name>
//    <item> SFDITEM_REG__USART8_CTR1 </item>
//    <item> SFDITEM_REG__USART8_CTR2 </item>
//    <item> SFDITEM_REG__USART8_CTR3 </item>
//    <item> SFDITEM_REG__USART8_BRT </item>
//    <item> SFDITEM_REG__USART8_GTPDIV </item>
//    <item> SFDITEM_REG__USART8_RXOVR </item>
//    <item> SFDITEM_REG__USART8_SWTR </item>
//    <item> SFDITEM_REG__USART8_STS </item>
//    <item> SFDITEM_REG__USART8_IFCLR </item>
//    <item> SFDITEM_REG__USART8_RXBUF </item>
//    <item> SFDITEM_REG__USART8_TXBUF </item>
//  </view>
//  


// -----------------------------  Register Item Address: RTC_TIME  --------------------------------
// SVD Line: 11870

unsigned int RTC_TIME __AT (0x40002800);



// ---------------------------------  Field Item: RTC_TIME_PM  ------------------------------------
// SVD Line: 11879

//  <item> SFDITEM_FIELD__RTC_TIME_PM
//    <name> PM </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40002800) AM/PM notation </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TIME ) </loc>
//      <o.22..22> PM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_TIME_HORTEN  ----------------------------------
// SVD Line: 11885

//  <item> SFDITEM_FIELD__RTC_TIME_HORTEN
//    <name> HORTEN </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40002800) Hour tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TIME >> 20) & 0x3), ((RTC_TIME = (RTC_TIME & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_TIME_HORUNT  ----------------------------------
// SVD Line: 11891

//  <item> SFDITEM_FIELD__RTC_TIME_HORUNT
//    <name> HORUNT </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40002800) Hour units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TIME >> 16) & 0xF), ((RTC_TIME = (RTC_TIME & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_TIME_MINTEN  ----------------------------------
// SVD Line: 11897

//  <item> SFDITEM_FIELD__RTC_TIME_MINTEN
//    <name> MINTEN </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40002800) Minute tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TIME >> 12) & 0x7), ((RTC_TIME = (RTC_TIME & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_TIME_MINUNT  ----------------------------------
// SVD Line: 11903

//  <item> SFDITEM_FIELD__RTC_TIME_MINUNT
//    <name> MINUNT </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40002800) Minute units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TIME >> 8) & 0xF), ((RTC_TIME = (RTC_TIME & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_TIME_SECTEN  ----------------------------------
// SVD Line: 11909

//  <item> SFDITEM_FIELD__RTC_TIME_SECTEN
//    <name> SECTEN </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40002800) Second tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TIME >> 4) & 0x7), ((RTC_TIME = (RTC_TIME & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_TIME_SECUNT  ----------------------------------
// SVD Line: 11915

//  <item> SFDITEM_FIELD__RTC_TIME_SECUNT
//    <name> SECUNT </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40002800) Second units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TIME >> 0) & 0xF), ((RTC_TIME = (RTC_TIME & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_TIME  ------------------------------------
// SVD Line: 11870

//  <rtree> SFDITEM_REG__RTC_TIME
//    <name> TIME </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002800) time register </i>
//    <loc> ( (unsigned int)((RTC_TIME >> 0) & 0xFFFFFFFF), ((RTC_TIME = (RTC_TIME & ~(0x7F7F7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F7F7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_TIME_PM </item>
//    <item> SFDITEM_FIELD__RTC_TIME_HORTEN </item>
//    <item> SFDITEM_FIELD__RTC_TIME_HORUNT </item>
//    <item> SFDITEM_FIELD__RTC_TIME_MINTEN </item>
//    <item> SFDITEM_FIELD__RTC_TIME_MINUNT </item>
//    <item> SFDITEM_FIELD__RTC_TIME_SECTEN </item>
//    <item> SFDITEM_FIELD__RTC_TIME_SECUNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_DATE  --------------------------------
// SVD Line: 11923

unsigned int RTC_DATE __AT (0x40002804);



// --------------------------------  Field Item: RTC_DATE_YTEN  -----------------------------------
// SVD Line: 11932

//  <item> SFDITEM_FIELD__RTC_DATE_YTEN
//    <name> YTEN </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40002804) Year tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DATE >> 20) & 0xF), ((RTC_DATE = (RTC_DATE & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_DATE_YUNT  -----------------------------------
// SVD Line: 11938

//  <item> SFDITEM_FIELD__RTC_DATE_YUNT
//    <name> YUNT </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40002804) Year units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DATE >> 16) & 0xF), ((RTC_DATE = (RTC_DATE & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_DATE_WUNT  -----------------------------------
// SVD Line: 11944

//  <item> SFDITEM_FIELD__RTC_DATE_WUNT
//    <name> WUNT </name>
//    <rw> 
//    <i> [Bits 15..13] RW (@ 0x40002804) Week day units </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DATE >> 13) & 0x7), ((RTC_DATE = (RTC_DATE & ~(0x7UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_DATE_MTEN  -----------------------------------
// SVD Line: 11950

//  <item> SFDITEM_FIELD__RTC_DATE_MTEN
//    <name> MTEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40002804) Month tens in BCD format </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_DATE ) </loc>
//      <o.12..12> MTEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_DATE_MUNT  -----------------------------------
// SVD Line: 11956

//  <item> SFDITEM_FIELD__RTC_DATE_MUNT
//    <name> MUNT </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40002804) Month units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DATE >> 8) & 0xF), ((RTC_DATE = (RTC_DATE & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_DATE_DTEN  -----------------------------------
// SVD Line: 11962

//  <item> SFDITEM_FIELD__RTC_DATE_DTEN
//    <name> DTEN </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40002804) Date tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DATE >> 4) & 0x3), ((RTC_DATE = (RTC_DATE & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_DATE_DUNT  -----------------------------------
// SVD Line: 11968

//  <item> SFDITEM_FIELD__RTC_DATE_DUNT
//    <name> DUNT </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40002804) Date units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DATE >> 0) & 0xF), ((RTC_DATE = (RTC_DATE & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_DATE  ------------------------------------
// SVD Line: 11923

//  <rtree> SFDITEM_REG__RTC_DATE
//    <name> DATE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002804) date register </i>
//    <loc> ( (unsigned int)((RTC_DATE >> 0) & 0xFFFFFFFF), ((RTC_DATE = (RTC_DATE & ~(0xFFFF3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_DATE_YTEN </item>
//    <item> SFDITEM_FIELD__RTC_DATE_YUNT </item>
//    <item> SFDITEM_FIELD__RTC_DATE_WUNT </item>
//    <item> SFDITEM_FIELD__RTC_DATE_MTEN </item>
//    <item> SFDITEM_FIELD__RTC_DATE_MUNT </item>
//    <item> SFDITEM_FIELD__RTC_DATE_DTEN </item>
//    <item> SFDITEM_FIELD__RTC_DATE_DUNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CTR  ---------------------------------
// SVD Line: 11976

unsigned int RTC_CTR __AT (0x40002808);



// -------------------------------  Field Item: RTC_CTR_TRESEL  -----------------------------------
// SVD Line: 11984

//  <item> SFDITEM_FIELD__RTC_CTR_TRESEL
//    <name> TRESEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002808) Time recording edge select </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CTR ) </loc>
//      <o.3..3> TRESEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_CTR_OPCLKEN  ----------------------------------
// SVD Line: 11991

//  <item> SFDITEM_FIELD__RTC_CTR_OPCLKEN
//    <name> OPCLKEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002808) outside precise clock detection enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CTR ) </loc>
//      <o.4..4> OPCLKEN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CTR_DAR  ------------------------------------
// SVD Line: 11998

//  <item> SFDITEM_FIELD__RTC_CTR_DAR
//    <name> DAR </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40002808) direct access registers </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CTR ) </loc>
//      <o.5..5> DAR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CTR_FMT12  -----------------------------------
// SVD Line: 12005

//  <item> SFDITEM_FIELD__RTC_CTR_FMT12
//    <name> FMT12 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40002808) 12/24 format </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CTR ) </loc>
//      <o.6..6> FMT12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CTR_ALRE  ------------------------------------
// SVD Line: 12012

//  <item> SFDITEM_FIELD__RTC_CTR_ALRE
//    <name> ALRE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40002808) Alarm enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CTR ) </loc>
//      <o.8..8> ALRE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CTR_TRE  ------------------------------------
// SVD Line: 12019

//  <item> SFDITEM_FIELD__RTC_CTR_TRE
//    <name> TRE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40002808) Time recording enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CTR ) </loc>
//      <o.11..11> TRE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CTR_ALRIE  -----------------------------------
// SVD Line: 12026

//  <item> SFDITEM_FIELD__RTC_CTR_ALRIE
//    <name> ALRIE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40002808) Alarm interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CTR ) </loc>
//      <o.12..12> ALRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CTR_TRIE  ------------------------------------
// SVD Line: 12033

//  <item> SFDITEM_FIELD__RTC_CTR_TRIE
//    <name> TRIE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40002808) Time recording interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CTR ) </loc>
//      <o.15..15> TRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CTR_INC1H  -----------------------------------
// SVD Line: 12040

//  <item> SFDITEM_FIELD__RTC_CTR_INC1H
//    <name> INC1H </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40002808) increase 1 hour </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CTR ) </loc>
//      <o.16..16> INC1H
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CTR_DEC1H  -----------------------------------
// SVD Line: 12047

//  <item> SFDITEM_FIELD__RTC_CTR_DEC1H
//    <name> DEC1H </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40002808) decrease 1 hour </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CTR ) </loc>
//      <o.17..17> DEC1H
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CTR_SAVEF  -----------------------------------
// SVD Line: 12054

//  <item> SFDITEM_FIELD__RTC_CTR_SAVEF
//    <name> SAVEF </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40002808) saving time flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CTR ) </loc>
//      <o.18..18> SAVEF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_CTR_CALSRC  -----------------------------------
// SVD Line: 12061

//  <item> SFDITEM_FIELD__RTC_CTR_CALSRC
//    <name> CALSRC </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40002808) Calibration output source </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CTR ) </loc>
//      <o.19..19> CALSRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CTR_APOL  ------------------------------------
// SVD Line: 12068

//  <item> SFDITEM_FIELD__RTC_CTR_APOL
//    <name> APOL </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40002808) Alarm Output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CTR ) </loc>
//      <o.20..20> APOL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_CTR_OUTSRC  -----------------------------------
// SVD Line: 12075

//  <item> SFDITEM_FIELD__RTC_CTR_OUTSRC
//    <name> OUTSRC </name>
//    <rw> 
//    <i> [Bits 22..21] RW (@ 0x40002808) Output source </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_CTR >> 21) & 0x3), ((RTC_CTR = (RTC_CTR & ~(0x3UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_CTR_CALOE  -----------------------------------
// SVD Line: 12082

//  <item> SFDITEM_FIELD__RTC_CTR_CALOE
//    <name> CALOE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40002808) Calibration output enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CTR ) </loc>
//      <o.23..23> CALOE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_CTR  ------------------------------------
// SVD Line: 11976

//  <rtree> SFDITEM_REG__RTC_CTR
//    <name> CTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002808) control register </i>
//    <loc> ( (unsigned int)((RTC_CTR >> 0) & 0xFFFFFFFF), ((RTC_CTR = (RTC_CTR & ~(0xFF9978UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF9978) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CTR_TRESEL </item>
//    <item> SFDITEM_FIELD__RTC_CTR_OPCLKEN </item>
//    <item> SFDITEM_FIELD__RTC_CTR_DAR </item>
//    <item> SFDITEM_FIELD__RTC_CTR_FMT12 </item>
//    <item> SFDITEM_FIELD__RTC_CTR_ALRE </item>
//    <item> SFDITEM_FIELD__RTC_CTR_TRE </item>
//    <item> SFDITEM_FIELD__RTC_CTR_ALRIE </item>
//    <item> SFDITEM_FIELD__RTC_CTR_TRIE </item>
//    <item> SFDITEM_FIELD__RTC_CTR_INC1H </item>
//    <item> SFDITEM_FIELD__RTC_CTR_DEC1H </item>
//    <item> SFDITEM_FIELD__RTC_CTR_SAVEF </item>
//    <item> SFDITEM_FIELD__RTC_CTR_CALSRC </item>
//    <item> SFDITEM_FIELD__RTC_CTR_APOL </item>
//    <item> SFDITEM_FIELD__RTC_CTR_OUTSRC </item>
//    <item> SFDITEM_FIELD__RTC_CTR_CALOE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_STS  ---------------------------------
// SVD Line: 12091

unsigned int RTC_STS __AT (0x4000280C);



// -------------------------------  Field Item: RTC_STS_ALRWAF  -----------------------------------
// SVD Line: 12099

//  <item> SFDITEM_FIELD__RTC_STS_ALRWAF
//    <name> ALRWAF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000280C) Alarm write access flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_STS ) </loc>
//      <o.0..0> ALRWAF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_STS_SHF_BUSY  ----------------------------------
// SVD Line: 12106

//  <item> SFDITEM_FIELD__RTC_STS_SHF_BUSY
//    <name> SHF_BUSY </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000280C) Shift busy </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_STS ) </loc>
//      <o.3..3> SHF_BUSY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_STS_INITS  -----------------------------------
// SVD Line: 12113

//  <item> SFDITEM_FIELD__RTC_STS_INITS
//    <name> INITS </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4000280C) Initialization status flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_STS ) </loc>
//      <o.4..4> INITS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_STS_RSF  ------------------------------------
// SVD Line: 12120

//  <item> SFDITEM_FIELD__RTC_STS_RSF
//    <name> RSF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000280C) Registers synchronization flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_STS ) </loc>
//      <o.5..5> RSF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_STS_INITF  -----------------------------------
// SVD Line: 12127

//  <item> SFDITEM_FIELD__RTC_STS_INITF
//    <name> INITF </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x4000280C) Initialization mode endter flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_STS ) </loc>
//      <o.6..6> INITF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_STS_INITE  -----------------------------------
// SVD Line: 12134

//  <item> SFDITEM_FIELD__RTC_STS_INITE
//    <name> INITE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000280C) Initialization mode enbale </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_STS ) </loc>
//      <o.7..7> INITE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_STS_ALRF  ------------------------------------
// SVD Line: 12141

//  <item> SFDITEM_FIELD__RTC_STS_ALRF
//    <name> ALRF </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000280C) Alarm flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_STS ) </loc>
//      <o.8..8> ALRF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_STS_TSF  ------------------------------------
// SVD Line: 12148

//  <item> SFDITEM_FIELD__RTC_STS_TSF
//    <name> TSF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000280C) Time-stamp flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_STS ) </loc>
//      <o.11..11> TSF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_STS_TSOVF  -----------------------------------
// SVD Line: 12155

//  <item> SFDITEM_FIELD__RTC_STS_TSOVF
//    <name> TSOVF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000280C) Time-stamp overflow flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_STS ) </loc>
//      <o.12..12> TSOVF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_STS_TAMP1F  -----------------------------------
// SVD Line: 12162

//  <item> SFDITEM_FIELD__RTC_STS_TAMP1F
//    <name> TAMP1F </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000280C) RTC_INBREAK1 detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_STS ) </loc>
//      <o.13..13> TAMP1F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_STS_TAMP2F  -----------------------------------
// SVD Line: 12169

//  <item> SFDITEM_FIELD__RTC_STS_TAMP2F
//    <name> TAMP2F </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000280C) RTC_INBREAK2 detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_STS ) </loc>
//      <o.14..14> TAMP2F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_STS_CALBSY  -----------------------------------
// SVD Line: 12176

//  <item> SFDITEM_FIELD__RTC_STS_CALBSY
//    <name> CALBSY </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4000280C) Calibration busy </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_STS ) </loc>
//      <o.16..16> CALBSY
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_STS  ------------------------------------
// SVD Line: 12091

//  <rtree> SFDITEM_REG__RTC_STS
//    <name> STS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000280C) status register </i>
//    <loc> ( (unsigned int)((RTC_STS >> 0) & 0xFFFFFFFF), ((RTC_STS = (RTC_STS & ~(0x79A8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x79A8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_STS_ALRWAF </item>
//    <item> SFDITEM_FIELD__RTC_STS_SHF_BUSY </item>
//    <item> SFDITEM_FIELD__RTC_STS_INITS </item>
//    <item> SFDITEM_FIELD__RTC_STS_RSF </item>
//    <item> SFDITEM_FIELD__RTC_STS_INITF </item>
//    <item> SFDITEM_FIELD__RTC_STS_INITE </item>
//    <item> SFDITEM_FIELD__RTC_STS_ALRF </item>
//    <item> SFDITEM_FIELD__RTC_STS_TSF </item>
//    <item> SFDITEM_FIELD__RTC_STS_TSOVF </item>
//    <item> SFDITEM_FIELD__RTC_STS_TAMP1F </item>
//    <item> SFDITEM_FIELD__RTC_STS_TAMP2F </item>
//    <item> SFDITEM_FIELD__RTC_STS_CALBSY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_PDIV  --------------------------------
// SVD Line: 12185

unsigned int RTC_PDIV __AT (0x40002810);



// -------------------------------  Field Item: RTC_PDIV_PDIV1  -----------------------------------
// SVD Line: 12194

//  <item> SFDITEM_FIELD__RTC_PDIV_PDIV1
//    <name> PDIV1 </name>
//    <rw> 
//    <i> [Bits 22..16] RW (@ 0x40002810) first pre-divider factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_PDIV >> 16) & 0x7F), ((RTC_PDIV = (RTC_PDIV & ~(0x7FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_PDIV_PDIV2  -----------------------------------
// SVD Line: 12200

//  <item> SFDITEM_FIELD__RTC_PDIV_PDIV2
//    <name> PDIV2 </name>
//    <rw> 
//    <i> [Bits 14..0] RW (@ 0x40002810) second pre-divider factor </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_PDIV >> 0) & 0x7FFF), ((RTC_PDIV = (RTC_PDIV & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_PDIV  ------------------------------------
// SVD Line: 12185

//  <rtree> SFDITEM_REG__RTC_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002810) pre-divider register </i>
//    <loc> ( (unsigned int)((RTC_PDIV >> 0) & 0xFFFFFFFF), ((RTC_PDIV = (RTC_PDIV & ~(0x7F7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_PDIV_PDIV1 </item>
//    <item> SFDITEM_FIELD__RTC_PDIV_PDIV2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_ACFG1  --------------------------------
// SVD Line: 12208

unsigned int RTC_ACFG1 __AT (0x4000281C);



// -------------------------------  Field Item: RTC_ACFG1_WDBYP  ----------------------------------
// SVD Line: 12217

//  <item> SFDITEM_FIELD__RTC_ACFG1_WDBYP
//    <name> WDBYP </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4000281C) week/date bypass </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ACFG1 ) </loc>
//      <o.31..31> WDBYP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ACFG1_WDSEL  ----------------------------------
// SVD Line: 12223

//  <item> SFDITEM_FIELD__RTC_ACFG1_WDSEL
//    <name> WDSEL </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4000281C) week/date selection </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ACFG1 ) </loc>
//      <o.30..30> WDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ACFG1_DTEN  -----------------------------------
// SVD Line: 12229

//  <item> SFDITEM_FIELD__RTC_ACFG1_DTEN
//    <name> DTEN </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x4000281C) Date tens in BCD format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ACFG1 >> 28) & 0x3), ((RTC_ACFG1 = (RTC_ACFG1 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ACFG1_DUNT  -----------------------------------
// SVD Line: 12235

//  <item> SFDITEM_FIELD__RTC_ACFG1_DUNT
//    <name> DUNT </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x4000281C) Date units or day in BCD  format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ACFG1 >> 24) & 0xF), ((RTC_ACFG1 = (RTC_ACFG1 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RTC_ACFG1_HORBYP  ----------------------------------
// SVD Line: 12242

//  <item> SFDITEM_FIELD__RTC_ACFG1_HORBYP
//    <name> HORBYP </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4000281C) hours bypass </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ACFG1 ) </loc>
//      <o.23..23> HORBYP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ACFG1_PM  ------------------------------------
// SVD Line: 12248

//  <item> SFDITEM_FIELD__RTC_ACFG1_PM
//    <name> PM </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4000281C) AM/PM notation </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ACFG1 ) </loc>
//      <o.22..22> PM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_ACFG1_HORTEN  ----------------------------------
// SVD Line: 12254

//  <item> SFDITEM_FIELD__RTC_ACFG1_HORTEN
//    <name> HORTEN </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x4000281C) Hour tens in BCD format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ACFG1 >> 20) & 0x3), ((RTC_ACFG1 = (RTC_ACFG1 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RTC_ACFG1_HORUNT  ----------------------------------
// SVD Line: 12260

//  <item> SFDITEM_FIELD__RTC_ACFG1_HORUNT
//    <name> HORUNT </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x4000281C) Hour units in BCD format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ACFG1 >> 16) & 0xF), ((RTC_ACFG1 = (RTC_ACFG1 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RTC_ACFG1_MINBYP  ----------------------------------
// SVD Line: 12266

//  <item> SFDITEM_FIELD__RTC_ACFG1_MINBYP
//    <name> MINBYP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000281C) minutes bypass </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ACFG1 ) </loc>
//      <o.15..15> MINBYP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_ACFG1_MINTEN  ----------------------------------
// SVD Line: 12272

//  <item> SFDITEM_FIELD__RTC_ACFG1_MINTEN
//    <name> MINTEN </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4000281C) Minute tens in BCD format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ACFG1 >> 12) & 0x7), ((RTC_ACFG1 = (RTC_ACFG1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RTC_ACFG1_MINUNT  ----------------------------------
// SVD Line: 12278

//  <item> SFDITEM_FIELD__RTC_ACFG1_MINUNT
//    <name> MINUNT </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x4000281C) Minute units in BCD  format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ACFG1 >> 8) & 0xF), ((RTC_ACFG1 = (RTC_ACFG1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RTC_ACFG1_SECBYP  ----------------------------------
// SVD Line: 12285

//  <item> SFDITEM_FIELD__RTC_ACFG1_SECBYP
//    <name> SECBYP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000281C) seconds bypass </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ACFG1 ) </loc>
//      <o.7..7> SECBYP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_ACFG1_SECTEN  ----------------------------------
// SVD Line: 12291

//  <item> SFDITEM_FIELD__RTC_ACFG1_SECTEN
//    <name> SECTEN </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4000281C) Second tens in BCD format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ACFG1 >> 4) & 0x7), ((RTC_ACFG1 = (RTC_ACFG1 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RTC_ACFG1_SECUNT  ----------------------------------
// SVD Line: 12297

//  <item> SFDITEM_FIELD__RTC_ACFG1_SECUNT
//    <name> SECUNT </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4000281C) Second units in BCD  format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ACFG1 >> 0) & 0xF), ((RTC_ACFG1 = (RTC_ACFG1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_ACFG1  -----------------------------------
// SVD Line: 12208

//  <rtree> SFDITEM_REG__RTC_ACFG1
//    <name> ACFG1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000281C) alarm config1 register </i>
//    <loc> ( (unsigned int)((RTC_ACFG1 >> 0) & 0xFFFFFFFF), ((RTC_ACFG1 = (RTC_ACFG1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ACFG1_WDBYP </item>
//    <item> SFDITEM_FIELD__RTC_ACFG1_WDSEL </item>
//    <item> SFDITEM_FIELD__RTC_ACFG1_DTEN </item>
//    <item> SFDITEM_FIELD__RTC_ACFG1_DUNT </item>
//    <item> SFDITEM_FIELD__RTC_ACFG1_HORBYP </item>
//    <item> SFDITEM_FIELD__RTC_ACFG1_PM </item>
//    <item> SFDITEM_FIELD__RTC_ACFG1_HORTEN </item>
//    <item> SFDITEM_FIELD__RTC_ACFG1_HORUNT </item>
//    <item> SFDITEM_FIELD__RTC_ACFG1_MINBYP </item>
//    <item> SFDITEM_FIELD__RTC_ACFG1_MINTEN </item>
//    <item> SFDITEM_FIELD__RTC_ACFG1_MINUNT </item>
//    <item> SFDITEM_FIELD__RTC_ACFG1_SECBYP </item>
//    <item> SFDITEM_FIELD__RTC_ACFG1_SECTEN </item>
//    <item> SFDITEM_FIELD__RTC_ACFG1_SECUNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_CCODE  --------------------------------
// SVD Line: 12306

unsigned int RTC_CCODE __AT (0x40002824);



// -------------------------------  Field Item: RTC_CCODE_CCODE  ----------------------------------
// SVD Line: 12315

//  <item> SFDITEM_FIELD__RTC_CCODE_CCODE
//    <name> CCODE </name>
//    <w> 
//    <i> [Bits 7..0] WO (@ 0x40002824) Control code </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_CCODE >> 0) & 0x0), ((RTC_CCODE = (RTC_CCODE & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_CCODE  -----------------------------------
// SVD Line: 12306

//  <rtree> SFDITEM_REG__RTC_CCODE
//    <name> CCODE </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40002824) control code register </i>
//    <loc> ( (unsigned int)((RTC_CCODE >> 0) & 0xFFFFFFFF), ((RTC_CCODE = (RTC_CCODE & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CCODE_CCODE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_SSEC  --------------------------------
// SVD Line: 12323

unsigned int RTC_SSEC __AT (0x40002828);



// --------------------------------  Field Item: RTC_SSEC_SSEC  -----------------------------------
// SVD Line: 12332

//  <item> SFDITEM_FIELD__RTC_SSEC_SSEC
//    <name> SSEC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40002828) subsecond </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_SSEC >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_SSEC  ------------------------------------
// SVD Line: 12323

//  <rtree> SFDITEM_REG__RTC_SSEC
//    <name> SSEC </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002828) subsecond register </i>
//    <loc> ( (unsigned int)((RTC_SSEC >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_SSEC_SSEC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_ADJ  ---------------------------------
// SVD Line: 12340

unsigned int RTC_ADJ __AT (0x4000282C);



// --------------------------------  Field Item: RTC_ADJ_INC1S  -----------------------------------
// SVD Line: 12349

//  <item> SFDITEM_FIELD__RTC_ADJ_INC1S
//    <name> INC1S </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x4000282C) increase one second </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ADJ ) </loc>
//      <o.31..31> INC1S
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_ADJ_SSEC_ADJ  ----------------------------------
// SVD Line: 12355

//  <item> SFDITEM_FIELD__RTC_ADJ_SSEC_ADJ
//    <name> SSEC_ADJ </name>
//    <w> 
//    <i> [Bits 14..0] WO (@ 0x4000282C) subsecond adjustment </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_ADJ >> 0) & 0x0), ((RTC_ADJ = (RTC_ADJ & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_ADJ  ------------------------------------
// SVD Line: 12340

//  <rtree> SFDITEM_REG__RTC_ADJ
//    <name> ADJ </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000282C) adjustment register </i>
//    <loc> ( (unsigned int)((RTC_ADJ >> 0) & 0xFFFFFFFF), ((RTC_ADJ = (RTC_ADJ & ~(0x80007FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80007FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ADJ_INC1S </item>
//    <item> SFDITEM_FIELD__RTC_ADJ_SSEC_ADJ </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_TR2  ---------------------------------
// SVD Line: 12363

unsigned int RTC_TR2 __AT (0x40002830);



// ---------------------------------  Field Item: RTC_TR2_PM  -------------------------------------
// SVD Line: 12372

//  <item> SFDITEM_FIELD__RTC_TR2_PM
//    <name> PM </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40002830) AM/PM notation </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TR2 ) </loc>
//      <o.22..22> PM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_TR2_HORTEN  -----------------------------------
// SVD Line: 12378

//  <item> SFDITEM_FIELD__RTC_TR2_HORTEN
//    <name> HORTEN </name>
//    <r> 
//    <i> [Bits 21..20] RO (@ 0x40002830) Hour tens in BCD format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR2 >> 20) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_TR2_HORUNT  -----------------------------------
// SVD Line: 12384

//  <item> SFDITEM_FIELD__RTC_TR2_HORUNT
//    <name> HORUNT </name>
//    <r> 
//    <i> [Bits 19..16] RO (@ 0x40002830) Hour units in BCD format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR2 >> 16) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_TR2_MINTEN  -----------------------------------
// SVD Line: 12390

//  <item> SFDITEM_FIELD__RTC_TR2_MINTEN
//    <name> MINTEN </name>
//    <r> 
//    <i> [Bits 14..12] RO (@ 0x40002830) Minute tens in BCD format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR2 >> 12) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_TR2_MINUNT  -----------------------------------
// SVD Line: 12396

//  <item> SFDITEM_FIELD__RTC_TR2_MINUNT
//    <name> MINUNT </name>
//    <r> 
//    <i> [Bits 11..8] RO (@ 0x40002830) Minute units in BCD  format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR2 >> 8) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_TR2_SECTEN  -----------------------------------
// SVD Line: 12403

//  <item> SFDITEM_FIELD__RTC_TR2_SECTEN
//    <name> SECTEN </name>
//    <r> 
//    <i> [Bits 6..4] RO (@ 0x40002830) Second tens in BCD format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR2 >> 4) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_TR2_SECUNT  -----------------------------------
// SVD Line: 12409

//  <item> SFDITEM_FIELD__RTC_TR2_SECUNT
//    <name> SECUNT </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40002830) Second units in BCD  format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR2 >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_TR2  ------------------------------------
// SVD Line: 12363

//  <rtree> SFDITEM_REG__RTC_TR2
//    <name> TR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002830) recording2 register </i>
//    <loc> ( (unsigned int)((RTC_TR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_TR2_PM </item>
//    <item> SFDITEM_FIELD__RTC_TR2_HORTEN </item>
//    <item> SFDITEM_FIELD__RTC_TR2_HORUNT </item>
//    <item> SFDITEM_FIELD__RTC_TR2_MINTEN </item>
//    <item> SFDITEM_FIELD__RTC_TR2_MINUNT </item>
//    <item> SFDITEM_FIELD__RTC_TR2_SECTEN </item>
//    <item> SFDITEM_FIELD__RTC_TR2_SECUNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_TR1  ---------------------------------
// SVD Line: 12418

unsigned int RTC_TR1 __AT (0x40002834);



// -------------------------------  Field Item: RTC_TR1_WEEKUNT  ----------------------------------
// SVD Line: 12427

//  <item> SFDITEM_FIELD__RTC_TR1_WEEKUNT
//    <name> WEEKUNT </name>
//    <r> 
//    <i> [Bits 15..13] RO (@ 0x40002834) Week units </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR1 >> 13) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_TR1_MTEN  ------------------------------------
// SVD Line: 12433

//  <item> SFDITEM_FIELD__RTC_TR1_MTEN
//    <name> MTEN </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40002834) Month tens in BCD format </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TR1 ) </loc>
//      <o.12..12> MTEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_TR1_MUNT  ------------------------------------
// SVD Line: 12439

//  <item> SFDITEM_FIELD__RTC_TR1_MUNT
//    <name> MUNT </name>
//    <r> 
//    <i> [Bits 11..8] RO (@ 0x40002834) Month units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR1 >> 8) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_TR1_DTEN  ------------------------------------
// SVD Line: 12445

//  <item> SFDITEM_FIELD__RTC_TR1_DTEN
//    <name> DTEN </name>
//    <r> 
//    <i> [Bits 5..4] RO (@ 0x40002834) Date tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR1 >> 4) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_TR1_DUNT  ------------------------------------
// SVD Line: 12451

//  <item> SFDITEM_FIELD__RTC_TR1_DUNT
//    <name> DUNT </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40002834) Date units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR1 >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_TR1  ------------------------------------
// SVD Line: 12418

//  <rtree> SFDITEM_REG__RTC_TR1
//    <name> TR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002834) recording1 register </i>
//    <loc> ( (unsigned int)((RTC_TR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_TR1_WEEKUNT </item>
//    <item> SFDITEM_FIELD__RTC_TR1_MTEN </item>
//    <item> SFDITEM_FIELD__RTC_TR1_MUNT </item>
//    <item> SFDITEM_FIELD__RTC_TR1_DTEN </item>
//    <item> SFDITEM_FIELD__RTC_TR1_DUNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_TR3  ---------------------------------
// SVD Line: 12459

unsigned int RTC_TR3 __AT (0x40002838);



// --------------------------------  Field Item: RTC_TR3_SSEC  ------------------------------------
// SVD Line: 12468

//  <item> SFDITEM_FIELD__RTC_TR3_SSEC
//    <name> SSEC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40002838) Subsecond </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_TR3 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_TR3  ------------------------------------
// SVD Line: 12459

//  <rtree> SFDITEM_REG__RTC_TR3
//    <name> TR3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002838) recording3 register </i>
//    <loc> ( (unsigned int)((RTC_TR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_TR3_SSEC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_1SCAL  --------------------------------
// SVD Line: 12476

unsigned int RTC_1SCAL __AT (0x4000283C);



// ------------------------------  Field Item: RTC_1SCAL_INSCLK  ----------------------------------
// SVD Line: 12485

//  <item> SFDITEM_FIELD__RTC_1SCAL_INSCLK
//    <name> INSCLK </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000283C) Insert RTC clock </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_1SCAL ) </loc>
//      <o.15..15> INSCLK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_1SCAL_WIN8S  ----------------------------------
// SVD Line: 12491

//  <item> SFDITEM_FIELD__RTC_1SCAL_WIN8S
//    <name> WIN8S </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000283C) 8-second calibration window </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_1SCAL ) </loc>
//      <o.14..14> WIN8S
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_1SCAL_WIN16S  ----------------------------------
// SVD Line: 12497

//  <item> SFDITEM_FIELD__RTC_1SCAL_WIN16S
//    <name> WIN16S </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000283C) 16-second calibration window </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_1SCAL ) </loc>
//      <o.13..13> WIN16S
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_1SCAL_SWACLK  ----------------------------------
// SVD Line: 12503

//  <item> SFDITEM_FIELD__RTC_1SCAL_SWACLK
//    <name> SWACLK </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x4000283C) swallow RTC clock </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_1SCAL >> 0) & 0x1FF), ((RTC_1SCAL = (RTC_1SCAL & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_1SCAL  -----------------------------------
// SVD Line: 12476

//  <rtree> SFDITEM_REG__RTC_1SCAL
//    <name> 1SCAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000283C) 1Hz clock calibration register </i>
//    <loc> ( (unsigned int)((RTC_1SCAL >> 0) & 0xFFFFFFFF), ((RTC_1SCAL = (RTC_1SCAL & ~(0xE1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_1SCAL_INSCLK </item>
//    <item> SFDITEM_FIELD__RTC_1SCAL_WIN8S </item>
//    <item> SFDITEM_FIELD__RTC_1SCAL_WIN16S </item>
//    <item> SFDITEM_FIELD__RTC_1SCAL_SWACLK </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: RTC_MF  ---------------------------------
// SVD Line: 12511

unsigned int RTC_MF __AT (0x40002840);



// -------------------------------  Field Item: RTC_MF_PC15CFG  -----------------------------------
// SVD Line: 12520

//  <item> SFDITEM_FIELD__RTC_MF_PC15CFG
//    <name> PC15CFG </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40002840) PC15 config </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_MF ) </loc>
//      <o.23..23> PC15CFG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_MF_PC15DATA  ----------------------------------
// SVD Line: 12526

//  <item> SFDITEM_FIELD__RTC_MF_PC15DATA
//    <name> PC15DATA </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40002840) PC15 output data </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_MF ) </loc>
//      <o.22..22> PC15DATA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_MF_PC14CFG  -----------------------------------
// SVD Line: 12532

//  <item> SFDITEM_FIELD__RTC_MF_PC14CFG
//    <name> PC14CFG </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40002840) PC14 config </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_MF ) </loc>
//      <o.21..21> PC14CFG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_MF_PC14DATA  ----------------------------------
// SVD Line: 12538

//  <item> SFDITEM_FIELD__RTC_MF_PC14DATA
//    <name> PC14DATA </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40002840) PC14 output data </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_MF ) </loc>
//      <o.20..20> PC14DATA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_MF_PC13CFG  -----------------------------------
// SVD Line: 12544

//  <item> SFDITEM_FIELD__RTC_MF_PC13CFG
//    <name> PC13CFG </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40002840) PC13 config </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_MF ) </loc>
//      <o.19..19> PC13CFG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_MF_PC13DATA  ----------------------------------
// SVD Line: 12550

//  <item> SFDITEM_FIELD__RTC_MF_PC13DATA
//    <name> PC13DATA </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40002840) RTC_ALARM output type/PC13 output  data </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_MF ) </loc>
//      <o.18..18> PC13DATA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_MF_INBRKPUDIS  ---------------------------------
// SVD Line: 12557

//  <item> SFDITEM_FIELD__RTC_MF_INBRKPUDIS
//    <name> INBRKPUDIS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40002840) RTC_INBREAKx pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_MF ) </loc>
//      <o.15..15> INBRKPUDIS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_MF_INBRKPRCH  ----------------------------------
// SVD Line: 12563

//  <item> SFDITEM_FIELD__RTC_MF_INBRKPRCH
//    <name> INBRKPRCH </name>
//    <rw> 
//    <i> [Bits 14..13] RW (@ 0x40002840) RTC_INBREAKx precharge duration </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_MF >> 13) & 0x3), ((RTC_MF = (RTC_MF & ~(0x3UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_MF_INBRKFLT  ----------------------------------
// SVD Line: 12569

//  <item> SFDITEM_FIELD__RTC_MF_INBRKFLT
//    <name> INBRKFLT </name>
//    <rw> 
//    <i> [Bits 12..11] RW (@ 0x40002840) RTC_INBREAKx filter count </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_MF >> 11) & 0x3), ((RTC_MF = (RTC_MF & ~(0x3UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RTC_MF_INBRKFREQ  ----------------------------------
// SVD Line: 12575

//  <item> SFDITEM_FIELD__RTC_MF_INBRKFREQ
//    <name> INBRKFREQ </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40002840) Inbreak sampling frequency </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_MF >> 8) & 0x7), ((RTC_MF = (RTC_MF & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_MF_INBRKTR  -----------------------------------
// SVD Line: 12581

//  <item> SFDITEM_FIELD__RTC_MF_INBRKTR
//    <name> INBRKTR </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002840) Activate timestamp on inbreak detection  event </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_MF ) </loc>
//      <o.7..7> INBRKTR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_MF_INBRK2TRG  ----------------------------------
// SVD Line: 12588

//  <item> SFDITEM_FIELD__RTC_MF_INBRK2TRG
//    <name> INBRK2TRG </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002840) Active level for RTC_INBREAK2  input </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_MF ) </loc>
//      <o.4..4> INBRK2TRG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_MF_INBRK2E  -----------------------------------
// SVD Line: 12595

//  <item> SFDITEM_FIELD__RTC_MF_INBRK2E
//    <name> INBRK2E </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002840) RTC_INBREAK2 input detection  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_MF ) </loc>
//      <o.3..3> INBRK2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_MF_INBRKIE  -----------------------------------
// SVD Line: 12602

//  <item> SFDITEM_FIELD__RTC_MF_INBRKIE
//    <name> INBRKIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002840) Inbreak interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_MF ) </loc>
//      <o.2..2> INBRKIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_MF_INBRK1TRG  ----------------------------------
// SVD Line: 12608

//  <item> SFDITEM_FIELD__RTC_MF_INBRK1TRG
//    <name> INBRK1TRG </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002840) Active level for RTC_INBREAK1  input </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_MF ) </loc>
//      <o.1..1> INBRK1TRG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_MF_INBRK1E  -----------------------------------
// SVD Line: 12615

//  <item> SFDITEM_FIELD__RTC_MF_INBRK1E
//    <name> INBRK1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002840) Active level for RTC_INBREAK1  input </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_MF ) </loc>
//      <o.0..0> INBRK1E
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_MF  -------------------------------------
// SVD Line: 12511

//  <rtree> SFDITEM_REG__RTC_MF
//    <name> MF </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002840) multiplex function register </i>
//    <loc> ( (unsigned int)((RTC_MF >> 0) & 0xFFFFFFFF), ((RTC_MF = (RTC_MF & ~(0xFCFF9FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFCFF9F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_MF_PC15CFG </item>
//    <item> SFDITEM_FIELD__RTC_MF_PC15DATA </item>
//    <item> SFDITEM_FIELD__RTC_MF_PC14CFG </item>
//    <item> SFDITEM_FIELD__RTC_MF_PC14DATA </item>
//    <item> SFDITEM_FIELD__RTC_MF_PC13CFG </item>
//    <item> SFDITEM_FIELD__RTC_MF_PC13DATA </item>
//    <item> SFDITEM_FIELD__RTC_MF_INBRKPUDIS </item>
//    <item> SFDITEM_FIELD__RTC_MF_INBRKPRCH </item>
//    <item> SFDITEM_FIELD__RTC_MF_INBRKFLT </item>
//    <item> SFDITEM_FIELD__RTC_MF_INBRKFREQ </item>
//    <item> SFDITEM_FIELD__RTC_MF_INBRKTR </item>
//    <item> SFDITEM_FIELD__RTC_MF_INBRK2TRG </item>
//    <item> SFDITEM_FIELD__RTC_MF_INBRK2E </item>
//    <item> SFDITEM_FIELD__RTC_MF_INBRKIE </item>
//    <item> SFDITEM_FIELD__RTC_MF_INBRK1TRG </item>
//    <item> SFDITEM_FIELD__RTC_MF_INBRK1E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_ACFG2  --------------------------------
// SVD Line: 12624

unsigned int RTC_ACFG2 __AT (0x40002844);



// ------------------------------  Field Item: RTC_ACFG2_SSECBYP  ---------------------------------
// SVD Line: 12633

//  <item> SFDITEM_FIELD__RTC_ACFG2_SSECBYP
//    <name> SSECBYP </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40002844) Subsecond bypass </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ACFG2 >> 24) & 0xF), ((RTC_ACFG2 = (RTC_ACFG2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ACFG2_SSEC  -----------------------------------
// SVD Line: 12639

//  <item> SFDITEM_FIELD__RTC_ACFG2_SSEC
//    <name> SSEC </name>
//    <rw> 
//    <i> [Bits 14..0] RW (@ 0x40002844) Subsecond </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_ACFG2 >> 0) & 0x7FFF), ((RTC_ACFG2 = (RTC_ACFG2 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_ACFG2  -----------------------------------
// SVD Line: 12624

//  <rtree> SFDITEM_REG__RTC_ACFG2
//    <name> ACFG2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002844) alarm config2 register </i>
//    <loc> ( (unsigned int)((RTC_ACFG2 >> 0) & 0xFFFFFFFF), ((RTC_ACFG2 = (RTC_ACFG2 & ~(0xF007FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF007FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ACFG2_SSECBYP </item>
//    <item> SFDITEM_FIELD__RTC_ACFG2_SSEC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_AO0  ---------------------------------
// SVD Line: 12647

unsigned int RTC_AO0 __AT (0x40002850);



// ---------------------------------  Field Item: RTC_AO0_AO  -------------------------------------
// SVD Line: 12656

//  <item> SFDITEM_FIELD__RTC_AO0_AO
//    <name> AO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002850) AO </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_AO0 >> 0) & 0xFFFFFFFF), ((RTC_AO0 = (RTC_AO0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_AO0  ------------------------------------
// SVD Line: 12647

//  <rtree> SFDITEM_REG__RTC_AO0
//    <name> AO0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002850) always on registers 0 </i>
//    <loc> ( (unsigned int)((RTC_AO0 >> 0) & 0xFFFFFFFF), ((RTC_AO0 = (RTC_AO0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_AO0_AO </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_AO1  ---------------------------------
// SVD Line: 12664

unsigned int RTC_AO1 __AT (0x40002854);



// ---------------------------------  Field Item: RTC_AO1_AO  -------------------------------------
// SVD Line: 12673

//  <item> SFDITEM_FIELD__RTC_AO1_AO
//    <name> AO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002854) AO </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_AO1 >> 0) & 0xFFFFFFFF), ((RTC_AO1 = (RTC_AO1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_AO1  ------------------------------------
// SVD Line: 12664

//  <rtree> SFDITEM_REG__RTC_AO1
//    <name> AO1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002854) RTC always on registers 1 </i>
//    <loc> ( (unsigned int)((RTC_AO1 >> 0) & 0xFFFFFFFF), ((RTC_AO1 = (RTC_AO1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_AO1_AO </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_AO2  ---------------------------------
// SVD Line: 12681

unsigned int RTC_AO2 __AT (0x40002858);



// ---------------------------------  Field Item: RTC_AO2_AO  -------------------------------------
// SVD Line: 12690

//  <item> SFDITEM_FIELD__RTC_AO2_AO
//    <name> AO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002858) AO </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_AO2 >> 0) & 0xFFFFFFFF), ((RTC_AO2 = (RTC_AO2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_AO2  ------------------------------------
// SVD Line: 12681

//  <rtree> SFDITEM_REG__RTC_AO2
//    <name> AO2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002858) RTC always on registers 2 </i>
//    <loc> ( (unsigned int)((RTC_AO2 >> 0) & 0xFFFFFFFF), ((RTC_AO2 = (RTC_AO2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_AO2_AO </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_AO3  ---------------------------------
// SVD Line: 12698

unsigned int RTC_AO3 __AT (0x4000285C);



// ---------------------------------  Field Item: RTC_AO3_AO  -------------------------------------
// SVD Line: 12707

//  <item> SFDITEM_FIELD__RTC_AO3_AO
//    <name> AO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000285C) AO </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_AO3 >> 0) & 0xFFFFFFFF), ((RTC_AO3 = (RTC_AO3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_AO3  ------------------------------------
// SVD Line: 12698

//  <rtree> SFDITEM_REG__RTC_AO3
//    <name> AO3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000285C) RTC always on registers 3 </i>
//    <loc> ( (unsigned int)((RTC_AO3 >> 0) & 0xFFFFFFFF), ((RTC_AO3 = (RTC_AO3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_AO3_AO </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_AO4  ---------------------------------
// SVD Line: 12715

unsigned int RTC_AO4 __AT (0x40002860);



// ---------------------------------  Field Item: RTC_AO4_AO  -------------------------------------
// SVD Line: 12724

//  <item> SFDITEM_FIELD__RTC_AO4_AO
//    <name> AO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002860) AO </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_AO4 >> 0) & 0xFFFFFFFF), ((RTC_AO4 = (RTC_AO4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_AO4  ------------------------------------
// SVD Line: 12715

//  <rtree> SFDITEM_REG__RTC_AO4
//    <name> AO4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002860) RTC always on registers 4 </i>
//    <loc> ( (unsigned int)((RTC_AO4 >> 0) & 0xFFFFFFFF), ((RTC_AO4 = (RTC_AO4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_AO4_AO </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RTC  --------------------------------------
// SVD Line: 11854

//  <view> RTC
//    <name> RTC </name>
//    <item> SFDITEM_REG__RTC_TIME </item>
//    <item> SFDITEM_REG__RTC_DATE </item>
//    <item> SFDITEM_REG__RTC_CTR </item>
//    <item> SFDITEM_REG__RTC_STS </item>
//    <item> SFDITEM_REG__RTC_PDIV </item>
//    <item> SFDITEM_REG__RTC_ACFG1 </item>
//    <item> SFDITEM_REG__RTC_CCODE </item>
//    <item> SFDITEM_REG__RTC_SSEC </item>
//    <item> SFDITEM_REG__RTC_ADJ </item>
//    <item> SFDITEM_REG__RTC_TR2 </item>
//    <item> SFDITEM_REG__RTC_TR1 </item>
//    <item> SFDITEM_REG__RTC_TR3 </item>
//    <item> SFDITEM_REG__RTC_1SCAL </item>
//    <item> SFDITEM_REG__RTC_MF </item>
//    <item> SFDITEM_REG__RTC_ACFG2 </item>
//    <item> SFDITEM_REG__RTC_AO0 </item>
//    <item> SFDITEM_REG__RTC_AO1 </item>
//    <item> SFDITEM_REG__RTC_AO2 </item>
//    <item> SFDITEM_REG__RTC_AO3 </item>
//    <item> SFDITEM_REG__RTC_AO4 </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM15_CTR1  -------------------------------
// SVD Line: 12750

unsigned int TIM15_CTR1 __AT (0x40014000);



// ------------------------------  Field Item: TIM15_CTR1_CKDIV  ----------------------------------
// SVD Line: 12759

//  <item> SFDITEM_FIELD__TIM15_CTR1_CKDIV
//    <name> CKDIV </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014000) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CTR1 >> 8) & 0x3), ((TIM15_CTR1 = (TIM15_CTR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM15_CTR1_UVALSEN  ---------------------------------
// SVD Line: 12765

//  <item> SFDITEM_FIELD__TIM15_CTR1_UVALSEN
//    <name> UVALSEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014000) UVAL shadow enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CTR1 ) </loc>
//      <o.7..7> UVALSEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_CTR1_SPEN  ----------------------------------
// SVD Line: 12771

//  <item> SFDITEM_FIELD__TIM15_CTR1_SPEN
//    <name> SPEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014000) Single pulse enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CTR1 ) </loc>
//      <o.3..3> SPEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_CTR1_URSEL  ----------------------------------
// SVD Line: 12777

//  <item> SFDITEM_FIELD__TIM15_CTR1_URSEL
//    <name> URSEL </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014000) Update request selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CTR1 ) </loc>
//      <o.2..2> URSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_CTR1_UPD  -----------------------------------
// SVD Line: 12783

//  <item> SFDITEM_FIELD__TIM15_CTR1_UPD
//    <name> UPD </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014000) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CTR1 ) </loc>
//      <o.1..1> UPD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_CTR1_CEN  -----------------------------------
// SVD Line: 12789

//  <item> SFDITEM_FIELD__TIM15_CTR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CTR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM15_CTR1  -----------------------------------
// SVD Line: 12750

//  <rtree> SFDITEM_REG__TIM15_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014000) control register 1 </i>
//    <loc> ( (unsigned int)((TIM15_CTR1 >> 0) & 0xFFFFFFFF), ((TIM15_CTR1 = (TIM15_CTR1 & ~(0x38FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x38F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_CTR1_CKDIV </item>
//    <item> SFDITEM_FIELD__TIM15_CTR1_UVALSEN </item>
//    <item> SFDITEM_FIELD__TIM15_CTR1_SPEN </item>
//    <item> SFDITEM_FIELD__TIM15_CTR1_URSEL </item>
//    <item> SFDITEM_FIELD__TIM15_CTR1_UPD </item>
//    <item> SFDITEM_FIELD__TIM15_CTR1_CEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_CTR2  -------------------------------
// SVD Line: 12797

unsigned int TIM15_CTR2 __AT (0x40014004);



// ------------------------------  Field Item: TIM15_CTR2_IVO1N  ----------------------------------
// SVD Line: 12806

//  <item> SFDITEM_FIELD__TIM15_CTR2_IVO1N
//    <name> IVO1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014004) Idle value output of channel 1  complementary </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CTR2 ) </loc>
//      <o.9..9> IVO1N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_CTR2_IVO1  ----------------------------------
// SVD Line: 12813

//  <item> SFDITEM_FIELD__TIM15_CTR2_IVO1
//    <name> IVO1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014004) Idle value output of channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CTR2 ) </loc>
//      <o.8..8> IVO1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM15_CTR2_CHDMARS  ---------------------------------
// SVD Line: 12819

//  <item> SFDITEM_FIELD__TIM15_CTR2_CHDMARS
//    <name> CHDMARS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014004) DMA request source of channel </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CTR2 ) </loc>
//      <o.3..3> CHDMARS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_CTR2_CHPUS  ----------------------------------
// SVD Line: 12825

//  <item> SFDITEM_FIELD__TIM15_CTR2_CHPUS
//    <name> CHPUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014004) Preload update source of channel </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CTR2 ) </loc>
//      <o.2..2> CHPUS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_CTR2_CHPSEN  ---------------------------------
// SVD Line: 12831

//  <item> SFDITEM_FIELD__TIM15_CTR2_CHPSEN
//    <name> CHPSEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014004) Preload shadow enable of channel </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CTR2 ) </loc>
//      <o.0..0> CHPSEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM15_CTR2  -----------------------------------
// SVD Line: 12797

//  <rtree> SFDITEM_REG__TIM15_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014004) control register 2 </i>
//    <loc> ( (unsigned int)((TIM15_CTR2 >> 0) & 0xFFFFFFFF), ((TIM15_CTR2 = (TIM15_CTR2 & ~(0x30DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_CTR2_IVO1N </item>
//    <item> SFDITEM_FIELD__TIM15_CTR2_IVO1 </item>
//    <item> SFDITEM_FIELD__TIM15_CTR2_CHDMARS </item>
//    <item> SFDITEM_FIELD__TIM15_CTR2_CHPUS </item>
//    <item> SFDITEM_FIELD__TIM15_CTR2_CHPSEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_DIEN  -------------------------------
// SVD Line: 12839

unsigned int TIM15_DIEN __AT (0x4001400C);



// ------------------------------  Field Item: TIM15_DIEN_TDREN  ----------------------------------
// SVD Line: 12848

//  <item> SFDITEM_FIELD__TIM15_DIEN_TDREN
//    <name> TDREN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001400C) Enable bit for trigger  DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_DIEN ) </loc>
//      <o.14..14> TDREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_DIEN_CH1DEN  ---------------------------------
// SVD Line: 12855

//  <item> SFDITEM_FIELD__TIM15_DIEN_CH1DEN
//    <name> CH1DEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001400C) Enable bit for channel 1  DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_DIEN ) </loc>
//      <o.9..9> CH1DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_DIEN_UPDEN  ----------------------------------
// SVD Line: 12862

//  <item> SFDITEM_FIELD__TIM15_DIEN_UPDEN
//    <name> UPDEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001400C) Enable bit for update  DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_DIEN ) </loc>
//      <o.8..8> UPDEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM15_DIEN_BRKINTEN  --------------------------------
// SVD Line: 12869

//  <item> SFDITEM_FIELD__TIM15_DIEN_BRKINTEN
//    <name> BRKINTEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001400C) Enable bit for break interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_DIEN ) </loc>
//      <o.7..7> BRKINTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_DIEN_TINTEN  ---------------------------------
// SVD Line: 12875

//  <item> SFDITEM_FIELD__TIM15_DIEN_TINTEN
//    <name> TINTEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001400C) Enable bit for trigger interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_DIEN ) </loc>
//      <o.6..6> TINTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM15_DIEN_COMINTEN  --------------------------------
// SVD Line: 12881

//  <item> SFDITEM_FIELD__TIM15_DIEN_COMINTEN
//    <name> COMINTEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001400C) Enable bit for COM event  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_DIEN ) </loc>
//      <o.5..5> COMINTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM15_DIEN_CH1INTEN  --------------------------------
// SVD Line: 12888

//  <item> SFDITEM_FIELD__TIM15_DIEN_CH1INTEN
//    <name> CH1INTEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001400C) Enable bit for channel 1  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_DIEN ) </loc>
//      <o.1..1> CH1INTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM15_DIEN_UPINTEN  ---------------------------------
// SVD Line: 12895

//  <item> SFDITEM_FIELD__TIM15_DIEN_UPINTEN
//    <name> UPINTEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001400C) Enable bit for update interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_DIEN ) </loc>
//      <o.0..0> UPINTEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM15_DIEN  -----------------------------------
// SVD Line: 12839

//  <rtree> SFDITEM_REG__TIM15_DIEN
//    <name> DIEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001400C) DMA and interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM15_DIEN >> 0) & 0xFFFFFFFF), ((TIM15_DIEN = (TIM15_DIEN & ~(0x43E3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x43E3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_DIEN_TDREN </item>
//    <item> SFDITEM_FIELD__TIM15_DIEN_CH1DEN </item>
//    <item> SFDITEM_FIELD__TIM15_DIEN_UPDEN </item>
//    <item> SFDITEM_FIELD__TIM15_DIEN_BRKINTEN </item>
//    <item> SFDITEM_FIELD__TIM15_DIEN_TINTEN </item>
//    <item> SFDITEM_FIELD__TIM15_DIEN_COMINTEN </item>
//    <item> SFDITEM_FIELD__TIM15_DIEN_CH1INTEN </item>
//    <item> SFDITEM_FIELD__TIM15_DIEN_UPINTEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_STS  --------------------------------
// SVD Line: 12903

unsigned int TIM15_STS __AT (0x40014010);



// ------------------------------  Field Item: TIM15_STS_CH1ICOF  ---------------------------------
// SVD Line: 12912

//  <item> SFDITEM_FIELD__TIM15_STS_CH1ICOF
//    <name> CH1ICOF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014010) Channel 1 input capture overflow </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_STS ) </loc>
//      <o.9..9> CH1ICOF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_STS_BRKIF  ----------------------------------
// SVD Line: 12918

//  <item> SFDITEM_FIELD__TIM15_STS_BRKIF
//    <name> BRKIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014010) Interrupt flag of break </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_STS ) </loc>
//      <o.7..7> BRKIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_STS_TRIGIF  ----------------------------------
// SVD Line: 12924

//  <item> SFDITEM_FIELD__TIM15_STS_TRIGIF
//    <name> TRIGIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40014010) Interrupt flag of trigger </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_STS ) </loc>
//      <o.6..6> TRIGIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_STS_CHCOMIF  ---------------------------------
// SVD Line: 12930

//  <item> SFDITEM_FIELD__TIM15_STS_CHCOMIF
//    <name> CHCOMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40014010) channel communication event  interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_STS ) </loc>
//      <o.5..5> CHCOMIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_STS_CH1CCIF  ---------------------------------
// SVD Line: 12937

//  <item> SFDITEM_FIELD__TIM15_STS_CH1CCIF
//    <name> CH1CCIF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014010) Channel 1 capture compare interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_STS ) </loc>
//      <o.1..1> CH1CCIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_STS_UPIF  -----------------------------------
// SVD Line: 12944

//  <item> SFDITEM_FIELD__TIM15_STS_UPIF
//    <name> UPIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014010) Interrupt flag of update </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_STS ) </loc>
//      <o.0..0> UPIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM15_STS  -----------------------------------
// SVD Line: 12903

//  <rtree> SFDITEM_REG__TIM15_STS
//    <name> STS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014010) status register </i>
//    <loc> ( (unsigned int)((TIM15_STS >> 0) & 0xFFFFFFFF), ((TIM15_STS = (TIM15_STS & ~(0x2E3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2E3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_STS_CH1ICOF </item>
//    <item> SFDITEM_FIELD__TIM15_STS_BRKIF </item>
//    <item> SFDITEM_FIELD__TIM15_STS_TRIGIF </item>
//    <item> SFDITEM_FIELD__TIM15_STS_CHCOMIF </item>
//    <item> SFDITEM_FIELD__TIM15_STS_CH1CCIF </item>
//    <item> SFDITEM_FIELD__TIM15_STS_UPIF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM15_SWEGR  -------------------------------
// SVD Line: 12952

unsigned int TIM15_SWEGR __AT (0x40014014);



// ------------------------------  Field Item: TIM15_SWEGR_BRKEG  ---------------------------------
// SVD Line: 12961

//  <item> SFDITEM_FIELD__TIM15_SWEGR_BRKEG
//    <name> BRKEG </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40014014) Break event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_SWEGR ) </loc>
//      <o.7..7> BRKEG
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM15_SWEGR_TRIGEG  ---------------------------------
// SVD Line: 12967

//  <item> SFDITEM_FIELD__TIM15_SWEGR_TRIGEG
//    <name> TRIGEG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40014014) Trigger event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_SWEGR ) </loc>
//      <o.6..6> TRIGEG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_SWEGR_COMEG  ---------------------------------
// SVD Line: 12973

//  <item> SFDITEM_FIELD__TIM15_SWEGR_COMEG
//    <name> COMEG </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40014014) COM event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_SWEGR ) </loc>
//      <o.5..5> COMEG
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM15_SWEGR_CH1CCG  ---------------------------------
// SVD Line: 12979

//  <item> SFDITEM_FIELD__TIM15_SWEGR_CH1CCG
//    <name> CH1CCG </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40014014) Channel 1 capture compare event  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_SWEGR ) </loc>
//      <o.1..1> CH1CCG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM15_SWEGR_UEG  ----------------------------------
// SVD Line: 12986

//  <item> SFDITEM_FIELD__TIM15_SWEGR_UEG
//    <name> UEG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40014014) Update event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_SWEGR ) </loc>
//      <o.0..0> UEG
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM15_SWEGR  ----------------------------------
// SVD Line: 12952

//  <rtree> SFDITEM_REG__TIM15_SWEGR
//    <name> SWEGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40014014) software event generation register </i>
//    <loc> ( (unsigned int)((TIM15_SWEGR >> 0) & 0xFFFFFFFF), ((TIM15_SWEGR = (TIM15_SWEGR & ~(0xE3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_SWEGR_BRKEG </item>
//    <item> SFDITEM_FIELD__TIM15_SWEGR_TRIGEG </item>
//    <item> SFDITEM_FIELD__TIM15_SWEGR_COMEG </item>
//    <item> SFDITEM_FIELD__TIM15_SWEGR_CH1CCG </item>
//    <item> SFDITEM_FIELD__TIM15_SWEGR_UEG </item>
//  </rtree>
//  


// ----------------------  Register Item Address: TIM15_CH12CFGR_Output  --------------------------
// SVD Line: 12994

unsigned int TIM15_CH12CFGR_Output __AT (0x40014018);



// -----------------------  Field Item: TIM15_CH12CFGR_Output_CH1OCMSEL  --------------------------
// SVD Line: 13004

//  <item> SFDITEM_FIELD__TIM15_CH12CFGR_Output_CH1OCMSEL
//    <name> CH1OCMSEL </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40014018) Channel 1 output compare mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CH12CFGR_Output >> 4) & 0x7), ((TIM15_CH12CFGR_Output = (TIM15_CH12CFGR_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM15_CH12CFGR_Output_CH1OCVPEN  --------------------------
// SVD Line: 13010

//  <item> SFDITEM_FIELD__TIM15_CH12CFGR_Output_CH1OCVPEN
//    <name> CH1OCVPEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014018) Channel 1 output compare value preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CH12CFGR_Output ) </loc>
//      <o.3..3> CH1OCVPEN
//    </check>
//  </item>
//  


// -----------------------  Field Item: TIM15_CH12CFGR_Output_CH1OCFEN  ---------------------------
// SVD Line: 13017

//  <item> SFDITEM_FIELD__TIM15_CH12CFGR_Output_CH1OCFEN
//    <name> CH1OCFEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014018) Channel 1 output compare fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CH12CFGR_Output ) </loc>
//      <o.2..2> CH1OCFEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: TIM15_CH12CFGR_Output_CH1FS  ----------------------------
// SVD Line: 13024

//  <item> SFDITEM_FIELD__TIM15_CH12CFGR_Output_CH1FS
//    <name> CH1FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014018) Channel 1 function  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CH12CFGR_Output >> 0) & 0x3), ((TIM15_CH12CFGR_Output = (TIM15_CH12CFGR_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Register RTree: TIM15_CH12CFGR_Output  -----------------------------
// SVD Line: 12994

//  <rtree> SFDITEM_REG__TIM15_CH12CFGR_Output
//    <name> CH12CFGR_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014018) channel 1 and channel 2 configuration register  (output mode) </i>
//    <loc> ( (unsigned int)((TIM15_CH12CFGR_Output >> 0) & 0xFFFFFFFF), ((TIM15_CH12CFGR_Output = (TIM15_CH12CFGR_Output & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_CH12CFGR_Output_CH1OCMSEL </item>
//    <item> SFDITEM_FIELD__TIM15_CH12CFGR_Output_CH1OCVPEN </item>
//    <item> SFDITEM_FIELD__TIM15_CH12CFGR_Output_CH1OCFEN </item>
//    <item> SFDITEM_FIELD__TIM15_CH12CFGR_Output_CH1FS </item>
//  </rtree>
//  


// -----------------------  Register Item Address: TIM15_CH12CFGR_Input  --------------------------
// SVD Line: 13033

unsigned int TIM15_CH12CFGR_Input __AT (0x40014018);



// ------------------------  Field Item: TIM15_CH12CFGR_Input_CH1ICFLT  ---------------------------
// SVD Line: 13044

//  <item> SFDITEM_FIELD__TIM15_CH12CFGR_Input_CH1ICFLT
//    <name> CH1ICFLT </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40014018) Channel 1 input capture filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CH12CFGR_Input >> 4) & 0xF), ((TIM15_CH12CFGR_Input = (TIM15_CH12CFGR_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM15_CH12CFGR_Input_CH1ICPDIV  ---------------------------
// SVD Line: 13050

//  <item> SFDITEM_FIELD__TIM15_CH12CFGR_Input_CH1ICPDIV
//    <name> CH1ICPDIV </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40014018) Channel 1 input capture pre-divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CH12CFGR_Input >> 2) & 0x3), ((TIM15_CH12CFGR_Input = (TIM15_CH12CFGR_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: TIM15_CH12CFGR_Input_CH1FS  -----------------------------
// SVD Line: 13056

//  <item> SFDITEM_FIELD__TIM15_CH12CFGR_Input_CH1FS
//    <name> CH1FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014018) Channel 1 function selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CH12CFGR_Input >> 0) & 0x3), ((TIM15_CH12CFGR_Input = (TIM15_CH12CFGR_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Register RTree: TIM15_CH12CFGR_Input  ------------------------------
// SVD Line: 13033

//  <rtree> SFDITEM_REG__TIM15_CH12CFGR_Input
//    <name> CH12CFGR_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014018) channel 1 and channel 2 configuration register  (input mode) </i>
//    <loc> ( (unsigned int)((TIM15_CH12CFGR_Input >> 0) & 0xFFFFFFFF), ((TIM15_CH12CFGR_Input = (TIM15_CH12CFGR_Input & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_CH12CFGR_Input_CH1ICFLT </item>
//    <item> SFDITEM_FIELD__TIM15_CH12CFGR_Input_CH1ICPDIV </item>
//    <item> SFDITEM_FIELD__TIM15_CH12CFGR_Input_CH1FS </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM15_CCCTR  -------------------------------
// SVD Line: 13064

unsigned int TIM15_CCCTR __AT (0x40014020);



// -----------------------------  Field Item: TIM15_CCCTR_CH1NCCP  --------------------------------
// SVD Line: 13074

//  <item> SFDITEM_FIELD__TIM15_CCCTR_CH1NCCP
//    <name> CH1NCCP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014020) Channel 1 complementary capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CCCTR ) </loc>
//      <o.3..3> CH1NCCP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: TIM15_CCCTR_CH1NCCEN  --------------------------------
// SVD Line: 13081

//  <item> SFDITEM_FIELD__TIM15_CCCTR_CH1NCCEN
//    <name> CH1NCCEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014020) Channel 1 complementary capture compare  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CCCTR ) </loc>
//      <o.2..2> CH1NCCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM15_CCCTR_CH1CCP  ---------------------------------
// SVD Line: 13088

//  <item> SFDITEM_FIELD__TIM15_CCCTR_CH1CCP
//    <name> CH1CCP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014020) Channel 1 capture compare polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CCCTR ) </loc>
//      <o.1..1> CH1CCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM15_CCCTR_CH1CCEN  --------------------------------
// SVD Line: 13094

//  <item> SFDITEM_FIELD__TIM15_CCCTR_CH1CCEN
//    <name> CH1CCEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014020) Channel 1 capture compare enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CCCTR ) </loc>
//      <o.0..0> CH1CCEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM15_CCCTR  ----------------------------------
// SVD Line: 13064

//  <rtree> SFDITEM_REG__TIM15_CCCTR
//    <name> CCCTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014020) channel capture compare control  register </i>
//    <loc> ( (unsigned int)((TIM15_CCCTR >> 0) & 0xFFFFFFFF), ((TIM15_CCCTR = (TIM15_CCCTR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_CCCTR_CH1NCCP </item>
//    <item> SFDITEM_FIELD__TIM15_CCCTR_CH1NCCEN </item>
//    <item> SFDITEM_FIELD__TIM15_CCCTR_CH1CCP </item>
//    <item> SFDITEM_FIELD__TIM15_CCCTR_CH1CCEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_CNT  --------------------------------
// SVD Line: 13102

unsigned int TIM15_CNT __AT (0x40014024);



// --------------------------------  Field Item: TIM15_CNT_CNT  -----------------------------------
// SVD Line: 13111

//  <item> SFDITEM_FIELD__TIM15_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014024) counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM15_CNT >> 0) & 0xFFFF), ((TIM15_CNT = (TIM15_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM15_CNT  -----------------------------------
// SVD Line: 13102

//  <rtree> SFDITEM_REG__TIM15_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014024) counter </i>
//    <loc> ( (unsigned int)((TIM15_CNT >> 0) & 0xFFFFFFFF), ((TIM15_CNT = (TIM15_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_PDIV  -------------------------------
// SVD Line: 13119

unsigned int TIM15_PDIV __AT (0x40014028);



// -------------------------------  Field Item: TIM15_PDIV_PDIV  ----------------------------------
// SVD Line: 13128

//  <item> SFDITEM_FIELD__TIM15_PDIV_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014028) pre-divider </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM15_PDIV >> 0) & 0xFFFF), ((TIM15_PDIV = (TIM15_PDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM15_PDIV  -----------------------------------
// SVD Line: 13119

//  <rtree> SFDITEM_REG__TIM15_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014028) pre-divider </i>
//    <loc> ( (unsigned int)((TIM15_PDIV >> 0) & 0xFFFFFFFF), ((TIM15_PDIV = (TIM15_PDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_PDIV_PDIV </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM15_UVAL  -------------------------------
// SVD Line: 13136

unsigned int TIM15_UVAL __AT (0x4001402C);



// -------------------------------  Field Item: TIM15_UVAL_UVAL  ----------------------------------
// SVD Line: 13145

//  <item> SFDITEM_FIELD__TIM15_UVAL_UVAL
//    <name> UVAL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001402C) Counter update value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM15_UVAL >> 0) & 0xFFFF), ((TIM15_UVAL = (TIM15_UVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM15_UVAL  -----------------------------------
// SVD Line: 13136

//  <rtree> SFDITEM_REG__TIM15_UVAL
//    <name> UVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001402C) counter update register </i>
//    <loc> ( (unsigned int)((TIM15_UVAL >> 0) & 0xFFFFFFFF), ((TIM15_UVAL = (TIM15_UVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_UVAL_UVAL </item>
//  </rtree>
//  


// --------------------------  Register Item Address: TIM15_UVALREP  ------------------------------
// SVD Line: 13153

unsigned int TIM15_UVALREP __AT (0x40014030);



// ----------------------------  Field Item: TIM15_UVALREP_UVALREP  -------------------------------
// SVD Line: 13162

//  <item> SFDITEM_FIELD__TIM15_UVALREP_UVALREP
//    <name> UVALREP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014030) counter update repetition value </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_UVALREP >> 0) & 0xFF), ((TIM15_UVALREP = (TIM15_UVALREP & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM15_UVALREP  ---------------------------------
// SVD Line: 13153

//  <rtree> SFDITEM_REG__TIM15_UVALREP
//    <name> UVALREP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014030) counter update register </i>
//    <loc> ( (unsigned int)((TIM15_UVALREP >> 0) & 0xFFFFFFFF), ((TIM15_UVALREP = (TIM15_UVALREP & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_UVALREP_UVALREP </item>
//  </rtree>
//  


// --------------------------  Register Item Address: TIM15_CH1CCVAL  -----------------------------
// SVD Line: 13170

unsigned int TIM15_CH1CCVAL __AT (0x40014034);



// ---------------------------  Field Item: TIM15_CH1CCVAL_CH1CCVAL  ------------------------------
// SVD Line: 13179

//  <item> SFDITEM_FIELD__TIM15_CH1CCVAL_CH1CCVAL
//    <name> CH1CCVAL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014034) channel 1 capture compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM15_CH1CCVAL >> 0) & 0xFFFF), ((TIM15_CH1CCVAL = (TIM15_CH1CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: TIM15_CH1CCVAL  ---------------------------------
// SVD Line: 13170

//  <rtree> SFDITEM_REG__TIM15_CH1CCVAL
//    <name> CH1CCVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014034) channel 1 capture compare value register </i>
//    <loc> ( (unsigned int)((TIM15_CH1CCVAL >> 0) & 0xFFFFFFFF), ((TIM15_CH1CCVAL = (TIM15_CH1CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_CH1CCVAL_CH1CCVAL </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM15_CHOPR  -------------------------------
// SVD Line: 13187

unsigned int TIM15_CHOPR __AT (0x40014044);



// -----------------------------  Field Item: TIM15_CHOPR_CHOPEN  ---------------------------------
// SVD Line: 13196

//  <item> SFDITEM_FIELD__TIM15_CHOPR_CHOPEN
//    <name> CHOPEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40014044) Channel output pad enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CHOPR ) </loc>
//      <o.15..15> CHOPEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM15_CHOPR_CHOPAEN  --------------------------------
// SVD Line: 13202

//  <item> SFDITEM_FIELD__TIM15_CHOPR_CHOPAEN
//    <name> CHOPAEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40014044) Channel output pad auto enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CHOPR ) </loc>
//      <o.14..14> CHOPAEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM15_CHOPR_BRKPOL  ---------------------------------
// SVD Line: 13208

//  <item> SFDITEM_FIELD__TIM15_CHOPR_BRKPOL
//    <name> BRKPOL </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40014044) Break polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CHOPR ) </loc>
//      <o.13..13> BRKPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_CHOPR_BRKEN  ---------------------------------
// SVD Line: 13214

//  <item> SFDITEM_FIELD__TIM15_CHOPR_BRKEN
//    <name> BRKEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40014044) Break enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CHOPR ) </loc>
//      <o.12..12> BRKEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_CHOPR_RUNOS  ---------------------------------
// SVD Line: 13220

//  <item> SFDITEM_FIELD__TIM15_CHOPR_RUNOS
//    <name> RUNOS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014044) Run mode off-state control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CHOPR ) </loc>
//      <o.11..11> RUNOS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM15_CHOPR_IDLEOS  ---------------------------------
// SVD Line: 13226

//  <item> SFDITEM_FIELD__TIM15_CHOPR_IDLEOS
//    <name> IDLEOS </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014044) Idle mode off-state control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM15_CHOPR ) </loc>
//      <o.10..10> IDLEOS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM15_CHOPR_LCKLV  ---------------------------------
// SVD Line: 13232

//  <item> SFDITEM_FIELD__TIM15_CHOPR_LCKLV
//    <name> LCKLV </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014044) Lock level control </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CHOPR >> 8) & 0x3), ((TIM15_CHOPR = (TIM15_CHOPR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM15_CHOPR_DTCFG  ---------------------------------
// SVD Line: 13238

//  <item> SFDITEM_FIELD__TIM15_CHOPR_DTCFG
//    <name> DTCFG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014044) Dead-time configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_CHOPR >> 0) & 0xFF), ((TIM15_CHOPR = (TIM15_CHOPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM15_CHOPR  ----------------------------------
// SVD Line: 13187

//  <rtree> SFDITEM_REG__TIM15_CHOPR
//    <name> CHOPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014044) output protect register </i>
//    <loc> ( (unsigned int)((TIM15_CHOPR >> 0) & 0xFFFFFFFF), ((TIM15_CHOPR = (TIM15_CHOPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_CHOPR_CHOPEN </item>
//    <item> SFDITEM_FIELD__TIM15_CHOPR_CHOPAEN </item>
//    <item> SFDITEM_FIELD__TIM15_CHOPR_BRKPOL </item>
//    <item> SFDITEM_FIELD__TIM15_CHOPR_BRKEN </item>
//    <item> SFDITEM_FIELD__TIM15_CHOPR_RUNOS </item>
//    <item> SFDITEM_FIELD__TIM15_CHOPR_IDLEOS </item>
//    <item> SFDITEM_FIELD__TIM15_CHOPR_LCKLV </item>
//    <item> SFDITEM_FIELD__TIM15_CHOPR_DTCFG </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM15_DMAACR  ------------------------------
// SVD Line: 13246

unsigned int TIM15_DMAACR __AT (0x40014048);



// -----------------------------  Field Item: TIM15_DMAACR_DMATL  ---------------------------------
// SVD Line: 13255

//  <item> SFDITEM_FIELD__TIM15_DMAACR_DMATL
//    <name> DMATL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40014048) DMA transfer length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_DMAACR >> 8) & 0x1F), ((TIM15_DMAACR = (TIM15_DMAACR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM15_DMAACR_DMASA  ---------------------------------
// SVD Line: 13261

//  <item> SFDITEM_FIELD__TIM15_DMAACR_DMASA
//    <name> DMASA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40014048) DMA start address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM15_DMAACR >> 0) & 0x1F), ((TIM15_DMAACR = (TIM15_DMAACR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM15_DMAACR  ----------------------------------
// SVD Line: 13246

//  <rtree> SFDITEM_REG__TIM15_DMAACR
//    <name> DMAACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014048) DMA access configuration register </i>
//    <loc> ( (unsigned int)((TIM15_DMAACR >> 0) & 0xFFFFFFFF), ((TIM15_DMAACR = (TIM15_DMAACR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_DMAACR_DMATL </item>
//    <item> SFDITEM_FIELD__TIM15_DMAACR_DMASA </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM15_DMAIR  -------------------------------
// SVD Line: 13269

unsigned int TIM15_DMAIR __AT (0x4001404C);



// ------------------------------  Field Item: TIM15_DMAIR_DMAI  ----------------------------------
// SVD Line: 13278

//  <item> SFDITEM_FIELD__TIM15_DMAIR_DMAI
//    <name> DMAI </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001404C) DMA access interface </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM15_DMAIR >> 0) & 0xFFFF), ((TIM15_DMAIR = (TIM15_DMAIR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM15_DMAIR  ----------------------------------
// SVD Line: 13269

//  <rtree> SFDITEM_REG__TIM15_DMAIR
//    <name> DMAIR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001404C) DMA access interface register </i>
//    <loc> ( (unsigned int)((TIM15_DMAIR >> 0) & 0xFFFFFFFF), ((TIM15_DMAIR = (TIM15_DMAIR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM15_DMAIR_DMAI </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM15  -------------------------------------
// SVD Line: 12734

//  <view> TIM15
//    <name> TIM15 </name>
//    <item> SFDITEM_REG__TIM15_CTR1 </item>
//    <item> SFDITEM_REG__TIM15_CTR2 </item>
//    <item> SFDITEM_REG__TIM15_DIEN </item>
//    <item> SFDITEM_REG__TIM15_STS </item>
//    <item> SFDITEM_REG__TIM15_SWEGR </item>
//    <item> SFDITEM_REG__TIM15_CH12CFGR_Output </item>
//    <item> SFDITEM_REG__TIM15_CH12CFGR_Input </item>
//    <item> SFDITEM_REG__TIM15_CCCTR </item>
//    <item> SFDITEM_REG__TIM15_CNT </item>
//    <item> SFDITEM_REG__TIM15_PDIV </item>
//    <item> SFDITEM_REG__TIM15_UVAL </item>
//    <item> SFDITEM_REG__TIM15_UVALREP </item>
//    <item> SFDITEM_REG__TIM15_CH1CCVAL </item>
//    <item> SFDITEM_REG__TIM15_CHOPR </item>
//    <item> SFDITEM_REG__TIM15_DMAACR </item>
//    <item> SFDITEM_REG__TIM15_DMAIR </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM16_CTR1  -------------------------------
// SVD Line: 12750

unsigned int TIM16_CTR1 __AT (0x40014400);



// ------------------------------  Field Item: TIM16_CTR1_CKDIV  ----------------------------------
// SVD Line: 12759

//  <item> SFDITEM_FIELD__TIM16_CTR1_CKDIV
//    <name> CKDIV </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014400) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CTR1 >> 8) & 0x3), ((TIM16_CTR1 = (TIM16_CTR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM16_CTR1_UVALSEN  ---------------------------------
// SVD Line: 12765

//  <item> SFDITEM_FIELD__TIM16_CTR1_UVALSEN
//    <name> UVALSEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014400) UVAL shadow enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CTR1 ) </loc>
//      <o.7..7> UVALSEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CTR1_SPEN  ----------------------------------
// SVD Line: 12771

//  <item> SFDITEM_FIELD__TIM16_CTR1_SPEN
//    <name> SPEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014400) Single pulse enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CTR1 ) </loc>
//      <o.3..3> SPEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CTR1_URSEL  ----------------------------------
// SVD Line: 12777

//  <item> SFDITEM_FIELD__TIM16_CTR1_URSEL
//    <name> URSEL </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014400) Update request selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CTR1 ) </loc>
//      <o.2..2> URSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CTR1_UPD  -----------------------------------
// SVD Line: 12783

//  <item> SFDITEM_FIELD__TIM16_CTR1_UPD
//    <name> UPD </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014400) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CTR1 ) </loc>
//      <o.1..1> UPD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CTR1_CEN  -----------------------------------
// SVD Line: 12789

//  <item> SFDITEM_FIELD__TIM16_CTR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014400) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CTR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_CTR1  -----------------------------------
// SVD Line: 12750

//  <rtree> SFDITEM_REG__TIM16_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014400) control register 1 </i>
//    <loc> ( (unsigned int)((TIM16_CTR1 >> 0) & 0xFFFFFFFF), ((TIM16_CTR1 = (TIM16_CTR1 & ~(0x38FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x38F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CTR1_CKDIV </item>
//    <item> SFDITEM_FIELD__TIM16_CTR1_UVALSEN </item>
//    <item> SFDITEM_FIELD__TIM16_CTR1_SPEN </item>
//    <item> SFDITEM_FIELD__TIM16_CTR1_URSEL </item>
//    <item> SFDITEM_FIELD__TIM16_CTR1_UPD </item>
//    <item> SFDITEM_FIELD__TIM16_CTR1_CEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_CTR2  -------------------------------
// SVD Line: 12797

unsigned int TIM16_CTR2 __AT (0x40014404);



// ------------------------------  Field Item: TIM16_CTR2_IVO1N  ----------------------------------
// SVD Line: 12806

//  <item> SFDITEM_FIELD__TIM16_CTR2_IVO1N
//    <name> IVO1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014404) Idle value output of channel 1  complementary </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CTR2 ) </loc>
//      <o.9..9> IVO1N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CTR2_IVO1  ----------------------------------
// SVD Line: 12813

//  <item> SFDITEM_FIELD__TIM16_CTR2_IVO1
//    <name> IVO1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014404) Idle value output of channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CTR2 ) </loc>
//      <o.8..8> IVO1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM16_CTR2_CHDMARS  ---------------------------------
// SVD Line: 12819

//  <item> SFDITEM_FIELD__TIM16_CTR2_CHDMARS
//    <name> CHDMARS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014404) DMA request source of channel </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CTR2 ) </loc>
//      <o.3..3> CHDMARS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CTR2_CHPUS  ----------------------------------
// SVD Line: 12825

//  <item> SFDITEM_FIELD__TIM16_CTR2_CHPUS
//    <name> CHPUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014404) Preload update source of channel </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CTR2 ) </loc>
//      <o.2..2> CHPUS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CTR2_CHPSEN  ---------------------------------
// SVD Line: 12831

//  <item> SFDITEM_FIELD__TIM16_CTR2_CHPSEN
//    <name> CHPSEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014404) Preload shadow enable of channel </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CTR2 ) </loc>
//      <o.0..0> CHPSEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_CTR2  -----------------------------------
// SVD Line: 12797

//  <rtree> SFDITEM_REG__TIM16_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014404) control register 2 </i>
//    <loc> ( (unsigned int)((TIM16_CTR2 >> 0) & 0xFFFFFFFF), ((TIM16_CTR2 = (TIM16_CTR2 & ~(0x30DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CTR2_IVO1N </item>
//    <item> SFDITEM_FIELD__TIM16_CTR2_IVO1 </item>
//    <item> SFDITEM_FIELD__TIM16_CTR2_CHDMARS </item>
//    <item> SFDITEM_FIELD__TIM16_CTR2_CHPUS </item>
//    <item> SFDITEM_FIELD__TIM16_CTR2_CHPSEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_DIEN  -------------------------------
// SVD Line: 12839

unsigned int TIM16_DIEN __AT (0x4001440C);



// ------------------------------  Field Item: TIM16_DIEN_TDREN  ----------------------------------
// SVD Line: 12848

//  <item> SFDITEM_FIELD__TIM16_DIEN_TDREN
//    <name> TDREN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001440C) Enable bit for trigger  DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIEN ) </loc>
//      <o.14..14> TDREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIEN_CH1DEN  ---------------------------------
// SVD Line: 12855

//  <item> SFDITEM_FIELD__TIM16_DIEN_CH1DEN
//    <name> CH1DEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001440C) Enable bit for channel 1  DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIEN ) </loc>
//      <o.9..9> CH1DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIEN_UPDEN  ----------------------------------
// SVD Line: 12862

//  <item> SFDITEM_FIELD__TIM16_DIEN_UPDEN
//    <name> UPDEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001440C) Enable bit for update  DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIEN ) </loc>
//      <o.8..8> UPDEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM16_DIEN_BRKINTEN  --------------------------------
// SVD Line: 12869

//  <item> SFDITEM_FIELD__TIM16_DIEN_BRKINTEN
//    <name> BRKINTEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001440C) Enable bit for break interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIEN ) </loc>
//      <o.7..7> BRKINTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIEN_TINTEN  ---------------------------------
// SVD Line: 12875

//  <item> SFDITEM_FIELD__TIM16_DIEN_TINTEN
//    <name> TINTEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001440C) Enable bit for trigger interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIEN ) </loc>
//      <o.6..6> TINTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM16_DIEN_COMINTEN  --------------------------------
// SVD Line: 12881

//  <item> SFDITEM_FIELD__TIM16_DIEN_COMINTEN
//    <name> COMINTEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001440C) Enable bit for COM event  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIEN ) </loc>
//      <o.5..5> COMINTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM16_DIEN_CH1INTEN  --------------------------------
// SVD Line: 12888

//  <item> SFDITEM_FIELD__TIM16_DIEN_CH1INTEN
//    <name> CH1INTEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001440C) Enable bit for channel 1  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIEN ) </loc>
//      <o.1..1> CH1INTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM16_DIEN_UPINTEN  ---------------------------------
// SVD Line: 12895

//  <item> SFDITEM_FIELD__TIM16_DIEN_UPINTEN
//    <name> UPINTEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001440C) Enable bit for update interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIEN ) </loc>
//      <o.0..0> UPINTEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_DIEN  -----------------------------------
// SVD Line: 12839

//  <rtree> SFDITEM_REG__TIM16_DIEN
//    <name> DIEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001440C) DMA and interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM16_DIEN >> 0) & 0xFFFFFFFF), ((TIM16_DIEN = (TIM16_DIEN & ~(0x43E3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x43E3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_DIEN_TDREN </item>
//    <item> SFDITEM_FIELD__TIM16_DIEN_CH1DEN </item>
//    <item> SFDITEM_FIELD__TIM16_DIEN_UPDEN </item>
//    <item> SFDITEM_FIELD__TIM16_DIEN_BRKINTEN </item>
//    <item> SFDITEM_FIELD__TIM16_DIEN_TINTEN </item>
//    <item> SFDITEM_FIELD__TIM16_DIEN_COMINTEN </item>
//    <item> SFDITEM_FIELD__TIM16_DIEN_CH1INTEN </item>
//    <item> SFDITEM_FIELD__TIM16_DIEN_UPINTEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_STS  --------------------------------
// SVD Line: 12903

unsigned int TIM16_STS __AT (0x40014410);



// ------------------------------  Field Item: TIM16_STS_CH1ICOF  ---------------------------------
// SVD Line: 12912

//  <item> SFDITEM_FIELD__TIM16_STS_CH1ICOF
//    <name> CH1ICOF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014410) Channel 1 input capture overflow </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_STS ) </loc>
//      <o.9..9> CH1ICOF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_STS_BRKIF  ----------------------------------
// SVD Line: 12918

//  <item> SFDITEM_FIELD__TIM16_STS_BRKIF
//    <name> BRKIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014410) Interrupt flag of break </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_STS ) </loc>
//      <o.7..7> BRKIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_STS_TRIGIF  ----------------------------------
// SVD Line: 12924

//  <item> SFDITEM_FIELD__TIM16_STS_TRIGIF
//    <name> TRIGIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40014410) Interrupt flag of trigger </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_STS ) </loc>
//      <o.6..6> TRIGIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_STS_CHCOMIF  ---------------------------------
// SVD Line: 12930

//  <item> SFDITEM_FIELD__TIM16_STS_CHCOMIF
//    <name> CHCOMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40014410) channel communication event  interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_STS ) </loc>
//      <o.5..5> CHCOMIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_STS_CH1CCIF  ---------------------------------
// SVD Line: 12937

//  <item> SFDITEM_FIELD__TIM16_STS_CH1CCIF
//    <name> CH1CCIF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014410) Channel 1 capture compare interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_STS ) </loc>
//      <o.1..1> CH1CCIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_STS_UPIF  -----------------------------------
// SVD Line: 12944

//  <item> SFDITEM_FIELD__TIM16_STS_UPIF
//    <name> UPIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014410) Interrupt flag of update </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_STS ) </loc>
//      <o.0..0> UPIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_STS  -----------------------------------
// SVD Line: 12903

//  <rtree> SFDITEM_REG__TIM16_STS
//    <name> STS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014410) status register </i>
//    <loc> ( (unsigned int)((TIM16_STS >> 0) & 0xFFFFFFFF), ((TIM16_STS = (TIM16_STS & ~(0x2E3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2E3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_STS_CH1ICOF </item>
//    <item> SFDITEM_FIELD__TIM16_STS_BRKIF </item>
//    <item> SFDITEM_FIELD__TIM16_STS_TRIGIF </item>
//    <item> SFDITEM_FIELD__TIM16_STS_CHCOMIF </item>
//    <item> SFDITEM_FIELD__TIM16_STS_CH1CCIF </item>
//    <item> SFDITEM_FIELD__TIM16_STS_UPIF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM16_SWEGR  -------------------------------
// SVD Line: 12952

unsigned int TIM16_SWEGR __AT (0x40014414);



// ------------------------------  Field Item: TIM16_SWEGR_BRKEG  ---------------------------------
// SVD Line: 12961

//  <item> SFDITEM_FIELD__TIM16_SWEGR_BRKEG
//    <name> BRKEG </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40014414) Break event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SWEGR ) </loc>
//      <o.7..7> BRKEG
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM16_SWEGR_TRIGEG  ---------------------------------
// SVD Line: 12967

//  <item> SFDITEM_FIELD__TIM16_SWEGR_TRIGEG
//    <name> TRIGEG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40014414) Trigger event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SWEGR ) </loc>
//      <o.6..6> TRIGEG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_SWEGR_COMEG  ---------------------------------
// SVD Line: 12973

//  <item> SFDITEM_FIELD__TIM16_SWEGR_COMEG
//    <name> COMEG </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40014414) COM event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SWEGR ) </loc>
//      <o.5..5> COMEG
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM16_SWEGR_CH1CCG  ---------------------------------
// SVD Line: 12979

//  <item> SFDITEM_FIELD__TIM16_SWEGR_CH1CCG
//    <name> CH1CCG </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40014414) Channel 1 capture compare event  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SWEGR ) </loc>
//      <o.1..1> CH1CCG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SWEGR_UEG  ----------------------------------
// SVD Line: 12986

//  <item> SFDITEM_FIELD__TIM16_SWEGR_UEG
//    <name> UEG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40014414) Update event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SWEGR ) </loc>
//      <o.0..0> UEG
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_SWEGR  ----------------------------------
// SVD Line: 12952

//  <rtree> SFDITEM_REG__TIM16_SWEGR
//    <name> SWEGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40014414) software event generation register </i>
//    <loc> ( (unsigned int)((TIM16_SWEGR >> 0) & 0xFFFFFFFF), ((TIM16_SWEGR = (TIM16_SWEGR & ~(0xE3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_SWEGR_BRKEG </item>
//    <item> SFDITEM_FIELD__TIM16_SWEGR_TRIGEG </item>
//    <item> SFDITEM_FIELD__TIM16_SWEGR_COMEG </item>
//    <item> SFDITEM_FIELD__TIM16_SWEGR_CH1CCG </item>
//    <item> SFDITEM_FIELD__TIM16_SWEGR_UEG </item>
//  </rtree>
//  


// ----------------------  Register Item Address: TIM16_CH12CFGR_Output  --------------------------
// SVD Line: 12994

unsigned int TIM16_CH12CFGR_Output __AT (0x40014418);



// -----------------------  Field Item: TIM16_CH12CFGR_Output_CH1OCMSEL  --------------------------
// SVD Line: 13004

//  <item> SFDITEM_FIELD__TIM16_CH12CFGR_Output_CH1OCMSEL
//    <name> CH1OCMSEL </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40014418) Channel 1 output compare mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CH12CFGR_Output >> 4) & 0x7), ((TIM16_CH12CFGR_Output = (TIM16_CH12CFGR_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM16_CH12CFGR_Output_CH1OCVPEN  --------------------------
// SVD Line: 13010

//  <item> SFDITEM_FIELD__TIM16_CH12CFGR_Output_CH1OCVPEN
//    <name> CH1OCVPEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014418) Channel 1 output compare value preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CH12CFGR_Output ) </loc>
//      <o.3..3> CH1OCVPEN
//    </check>
//  </item>
//  


// -----------------------  Field Item: TIM16_CH12CFGR_Output_CH1OCFEN  ---------------------------
// SVD Line: 13017

//  <item> SFDITEM_FIELD__TIM16_CH12CFGR_Output_CH1OCFEN
//    <name> CH1OCFEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014418) Channel 1 output compare fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CH12CFGR_Output ) </loc>
//      <o.2..2> CH1OCFEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: TIM16_CH12CFGR_Output_CH1FS  ----------------------------
// SVD Line: 13024

//  <item> SFDITEM_FIELD__TIM16_CH12CFGR_Output_CH1FS
//    <name> CH1FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014418) Channel 1 function  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CH12CFGR_Output >> 0) & 0x3), ((TIM16_CH12CFGR_Output = (TIM16_CH12CFGR_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Register RTree: TIM16_CH12CFGR_Output  -----------------------------
// SVD Line: 12994

//  <rtree> SFDITEM_REG__TIM16_CH12CFGR_Output
//    <name> CH12CFGR_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014418) channel 1 and channel 2 configuration register  (output mode) </i>
//    <loc> ( (unsigned int)((TIM16_CH12CFGR_Output >> 0) & 0xFFFFFFFF), ((TIM16_CH12CFGR_Output = (TIM16_CH12CFGR_Output & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CH12CFGR_Output_CH1OCMSEL </item>
//    <item> SFDITEM_FIELD__TIM16_CH12CFGR_Output_CH1OCVPEN </item>
//    <item> SFDITEM_FIELD__TIM16_CH12CFGR_Output_CH1OCFEN </item>
//    <item> SFDITEM_FIELD__TIM16_CH12CFGR_Output_CH1FS </item>
//  </rtree>
//  


// -----------------------  Register Item Address: TIM16_CH12CFGR_Input  --------------------------
// SVD Line: 13033

unsigned int TIM16_CH12CFGR_Input __AT (0x40014418);



// ------------------------  Field Item: TIM16_CH12CFGR_Input_CH1ICFLT  ---------------------------
// SVD Line: 13044

//  <item> SFDITEM_FIELD__TIM16_CH12CFGR_Input_CH1ICFLT
//    <name> CH1ICFLT </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40014418) Channel 1 input capture filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CH12CFGR_Input >> 4) & 0xF), ((TIM16_CH12CFGR_Input = (TIM16_CH12CFGR_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM16_CH12CFGR_Input_CH1ICPDIV  ---------------------------
// SVD Line: 13050

//  <item> SFDITEM_FIELD__TIM16_CH12CFGR_Input_CH1ICPDIV
//    <name> CH1ICPDIV </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40014418) Channel 1 input capture pre-divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CH12CFGR_Input >> 2) & 0x3), ((TIM16_CH12CFGR_Input = (TIM16_CH12CFGR_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: TIM16_CH12CFGR_Input_CH1FS  -----------------------------
// SVD Line: 13056

//  <item> SFDITEM_FIELD__TIM16_CH12CFGR_Input_CH1FS
//    <name> CH1FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014418) Channel 1 function selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CH12CFGR_Input >> 0) & 0x3), ((TIM16_CH12CFGR_Input = (TIM16_CH12CFGR_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Register RTree: TIM16_CH12CFGR_Input  ------------------------------
// SVD Line: 13033

//  <rtree> SFDITEM_REG__TIM16_CH12CFGR_Input
//    <name> CH12CFGR_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014418) channel 1 and channel 2 configuration register  (input mode) </i>
//    <loc> ( (unsigned int)((TIM16_CH12CFGR_Input >> 0) & 0xFFFFFFFF), ((TIM16_CH12CFGR_Input = (TIM16_CH12CFGR_Input & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CH12CFGR_Input_CH1ICFLT </item>
//    <item> SFDITEM_FIELD__TIM16_CH12CFGR_Input_CH1ICPDIV </item>
//    <item> SFDITEM_FIELD__TIM16_CH12CFGR_Input_CH1FS </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM16_CCCTR  -------------------------------
// SVD Line: 13064

unsigned int TIM16_CCCTR __AT (0x40014420);



// -----------------------------  Field Item: TIM16_CCCTR_CH1NCCP  --------------------------------
// SVD Line: 13074

//  <item> SFDITEM_FIELD__TIM16_CCCTR_CH1NCCP
//    <name> CH1NCCP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014420) Channel 1 complementary capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCCTR ) </loc>
//      <o.3..3> CH1NCCP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: TIM16_CCCTR_CH1NCCEN  --------------------------------
// SVD Line: 13081

//  <item> SFDITEM_FIELD__TIM16_CCCTR_CH1NCCEN
//    <name> CH1NCCEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014420) Channel 1 complementary capture compare  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCCTR ) </loc>
//      <o.2..2> CH1NCCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM16_CCCTR_CH1CCP  ---------------------------------
// SVD Line: 13088

//  <item> SFDITEM_FIELD__TIM16_CCCTR_CH1CCP
//    <name> CH1CCP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014420) Channel 1 capture compare polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCCTR ) </loc>
//      <o.1..1> CH1CCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM16_CCCTR_CH1CCEN  --------------------------------
// SVD Line: 13094

//  <item> SFDITEM_FIELD__TIM16_CCCTR_CH1CCEN
//    <name> CH1CCEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014420) Channel 1 capture compare enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCCTR ) </loc>
//      <o.0..0> CH1CCEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_CCCTR  ----------------------------------
// SVD Line: 13064

//  <rtree> SFDITEM_REG__TIM16_CCCTR
//    <name> CCCTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014420) channel capture compare control  register </i>
//    <loc> ( (unsigned int)((TIM16_CCCTR >> 0) & 0xFFFFFFFF), ((TIM16_CCCTR = (TIM16_CCCTR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CCCTR_CH1NCCP </item>
//    <item> SFDITEM_FIELD__TIM16_CCCTR_CH1NCCEN </item>
//    <item> SFDITEM_FIELD__TIM16_CCCTR_CH1CCP </item>
//    <item> SFDITEM_FIELD__TIM16_CCCTR_CH1CCEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_CNT  --------------------------------
// SVD Line: 13102

unsigned int TIM16_CNT __AT (0x40014424);



// --------------------------------  Field Item: TIM16_CNT_CNT  -----------------------------------
// SVD Line: 13111

//  <item> SFDITEM_FIELD__TIM16_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014424) counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_CNT >> 0) & 0xFFFF), ((TIM16_CNT = (TIM16_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_CNT  -----------------------------------
// SVD Line: 13102

//  <rtree> SFDITEM_REG__TIM16_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014424) counter </i>
//    <loc> ( (unsigned int)((TIM16_CNT >> 0) & 0xFFFFFFFF), ((TIM16_CNT = (TIM16_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_PDIV  -------------------------------
// SVD Line: 13119

unsigned int TIM16_PDIV __AT (0x40014428);



// -------------------------------  Field Item: TIM16_PDIV_PDIV  ----------------------------------
// SVD Line: 13128

//  <item> SFDITEM_FIELD__TIM16_PDIV_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014428) pre-divider </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_PDIV >> 0) & 0xFFFF), ((TIM16_PDIV = (TIM16_PDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_PDIV  -----------------------------------
// SVD Line: 13119

//  <rtree> SFDITEM_REG__TIM16_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014428) pre-divider </i>
//    <loc> ( (unsigned int)((TIM16_PDIV >> 0) & 0xFFFFFFFF), ((TIM16_PDIV = (TIM16_PDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_PDIV_PDIV </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_UVAL  -------------------------------
// SVD Line: 13136

unsigned int TIM16_UVAL __AT (0x4001442C);



// -------------------------------  Field Item: TIM16_UVAL_UVAL  ----------------------------------
// SVD Line: 13145

//  <item> SFDITEM_FIELD__TIM16_UVAL_UVAL
//    <name> UVAL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001442C) Counter update value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_UVAL >> 0) & 0xFFFF), ((TIM16_UVAL = (TIM16_UVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_UVAL  -----------------------------------
// SVD Line: 13136

//  <rtree> SFDITEM_REG__TIM16_UVAL
//    <name> UVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001442C) counter update register </i>
//    <loc> ( (unsigned int)((TIM16_UVAL >> 0) & 0xFFFFFFFF), ((TIM16_UVAL = (TIM16_UVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_UVAL_UVAL </item>
//  </rtree>
//  


// --------------------------  Register Item Address: TIM16_UVALREP  ------------------------------
// SVD Line: 13153

unsigned int TIM16_UVALREP __AT (0x40014430);



// ----------------------------  Field Item: TIM16_UVALREP_UVALREP  -------------------------------
// SVD Line: 13162

//  <item> SFDITEM_FIELD__TIM16_UVALREP_UVALREP
//    <name> UVALREP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014430) counter update repetition value </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_UVALREP >> 0) & 0xFF), ((TIM16_UVALREP = (TIM16_UVALREP & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM16_UVALREP  ---------------------------------
// SVD Line: 13153

//  <rtree> SFDITEM_REG__TIM16_UVALREP
//    <name> UVALREP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014430) counter update register </i>
//    <loc> ( (unsigned int)((TIM16_UVALREP >> 0) & 0xFFFFFFFF), ((TIM16_UVALREP = (TIM16_UVALREP & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_UVALREP_UVALREP </item>
//  </rtree>
//  


// --------------------------  Register Item Address: TIM16_CH1CCVAL  -----------------------------
// SVD Line: 13170

unsigned int TIM16_CH1CCVAL __AT (0x40014434);



// ---------------------------  Field Item: TIM16_CH1CCVAL_CH1CCVAL  ------------------------------
// SVD Line: 13179

//  <item> SFDITEM_FIELD__TIM16_CH1CCVAL_CH1CCVAL
//    <name> CH1CCVAL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014434) channel 1 capture compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_CH1CCVAL >> 0) & 0xFFFF), ((TIM16_CH1CCVAL = (TIM16_CH1CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: TIM16_CH1CCVAL  ---------------------------------
// SVD Line: 13170

//  <rtree> SFDITEM_REG__TIM16_CH1CCVAL
//    <name> CH1CCVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014434) channel 1 capture compare value register </i>
//    <loc> ( (unsigned int)((TIM16_CH1CCVAL >> 0) & 0xFFFFFFFF), ((TIM16_CH1CCVAL = (TIM16_CH1CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CH1CCVAL_CH1CCVAL </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM16_CHOPR  -------------------------------
// SVD Line: 13187

unsigned int TIM16_CHOPR __AT (0x40014444);



// -----------------------------  Field Item: TIM16_CHOPR_CHOPEN  ---------------------------------
// SVD Line: 13196

//  <item> SFDITEM_FIELD__TIM16_CHOPR_CHOPEN
//    <name> CHOPEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40014444) Channel output pad enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CHOPR ) </loc>
//      <o.15..15> CHOPEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM16_CHOPR_CHOPAEN  --------------------------------
// SVD Line: 13202

//  <item> SFDITEM_FIELD__TIM16_CHOPR_CHOPAEN
//    <name> CHOPAEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40014444) Channel output pad auto enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CHOPR ) </loc>
//      <o.14..14> CHOPAEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM16_CHOPR_BRKPOL  ---------------------------------
// SVD Line: 13208

//  <item> SFDITEM_FIELD__TIM16_CHOPR_BRKPOL
//    <name> BRKPOL </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40014444) Break polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CHOPR ) </loc>
//      <o.13..13> BRKPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CHOPR_BRKEN  ---------------------------------
// SVD Line: 13214

//  <item> SFDITEM_FIELD__TIM16_CHOPR_BRKEN
//    <name> BRKEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40014444) Break enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CHOPR ) </loc>
//      <o.12..12> BRKEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CHOPR_RUNOS  ---------------------------------
// SVD Line: 13220

//  <item> SFDITEM_FIELD__TIM16_CHOPR_RUNOS
//    <name> RUNOS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014444) Run mode off-state control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CHOPR ) </loc>
//      <o.11..11> RUNOS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM16_CHOPR_IDLEOS  ---------------------------------
// SVD Line: 13226

//  <item> SFDITEM_FIELD__TIM16_CHOPR_IDLEOS
//    <name> IDLEOS </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014444) Idle mode off-state control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CHOPR ) </loc>
//      <o.10..10> IDLEOS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CHOPR_LCKLV  ---------------------------------
// SVD Line: 13232

//  <item> SFDITEM_FIELD__TIM16_CHOPR_LCKLV
//    <name> LCKLV </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014444) Lock level control </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CHOPR >> 8) & 0x3), ((TIM16_CHOPR = (TIM16_CHOPR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CHOPR_DTCFG  ---------------------------------
// SVD Line: 13238

//  <item> SFDITEM_FIELD__TIM16_CHOPR_DTCFG
//    <name> DTCFG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014444) Dead-time configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CHOPR >> 0) & 0xFF), ((TIM16_CHOPR = (TIM16_CHOPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_CHOPR  ----------------------------------
// SVD Line: 13187

//  <rtree> SFDITEM_REG__TIM16_CHOPR
//    <name> CHOPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014444) output protect register </i>
//    <loc> ( (unsigned int)((TIM16_CHOPR >> 0) & 0xFFFFFFFF), ((TIM16_CHOPR = (TIM16_CHOPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CHOPR_CHOPEN </item>
//    <item> SFDITEM_FIELD__TIM16_CHOPR_CHOPAEN </item>
//    <item> SFDITEM_FIELD__TIM16_CHOPR_BRKPOL </item>
//    <item> SFDITEM_FIELD__TIM16_CHOPR_BRKEN </item>
//    <item> SFDITEM_FIELD__TIM16_CHOPR_RUNOS </item>
//    <item> SFDITEM_FIELD__TIM16_CHOPR_IDLEOS </item>
//    <item> SFDITEM_FIELD__TIM16_CHOPR_LCKLV </item>
//    <item> SFDITEM_FIELD__TIM16_CHOPR_DTCFG </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM16_DMAACR  ------------------------------
// SVD Line: 13246

unsigned int TIM16_DMAACR __AT (0x40014448);



// -----------------------------  Field Item: TIM16_DMAACR_DMATL  ---------------------------------
// SVD Line: 13255

//  <item> SFDITEM_FIELD__TIM16_DMAACR_DMATL
//    <name> DMATL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40014448) DMA transfer length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_DMAACR >> 8) & 0x1F), ((TIM16_DMAACR = (TIM16_DMAACR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM16_DMAACR_DMASA  ---------------------------------
// SVD Line: 13261

//  <item> SFDITEM_FIELD__TIM16_DMAACR_DMASA
//    <name> DMASA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40014448) DMA start address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_DMAACR >> 0) & 0x1F), ((TIM16_DMAACR = (TIM16_DMAACR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM16_DMAACR  ----------------------------------
// SVD Line: 13246

//  <rtree> SFDITEM_REG__TIM16_DMAACR
//    <name> DMAACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014448) DMA access configuration register </i>
//    <loc> ( (unsigned int)((TIM16_DMAACR >> 0) & 0xFFFFFFFF), ((TIM16_DMAACR = (TIM16_DMAACR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_DMAACR_DMATL </item>
//    <item> SFDITEM_FIELD__TIM16_DMAACR_DMASA </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM16_DMAIR  -------------------------------
// SVD Line: 13269

unsigned int TIM16_DMAIR __AT (0x4001444C);



// ------------------------------  Field Item: TIM16_DMAIR_DMAI  ----------------------------------
// SVD Line: 13278

//  <item> SFDITEM_FIELD__TIM16_DMAIR_DMAI
//    <name> DMAI </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001444C) DMA access interface </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_DMAIR >> 0) & 0xFFFF), ((TIM16_DMAIR = (TIM16_DMAIR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_DMAIR  ----------------------------------
// SVD Line: 13269

//  <rtree> SFDITEM_REG__TIM16_DMAIR
//    <name> DMAIR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001444C) DMA access interface register </i>
//    <loc> ( (unsigned int)((TIM16_DMAIR >> 0) & 0xFFFFFFFF), ((TIM16_DMAIR = (TIM16_DMAIR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_DMAIR_DMAI </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM16  -------------------------------------
// SVD Line: 13288

//  <view> TIM16
//    <name> TIM16 </name>
//    <item> SFDITEM_REG__TIM16_CTR1 </item>
//    <item> SFDITEM_REG__TIM16_CTR2 </item>
//    <item> SFDITEM_REG__TIM16_DIEN </item>
//    <item> SFDITEM_REG__TIM16_STS </item>
//    <item> SFDITEM_REG__TIM16_SWEGR </item>
//    <item> SFDITEM_REG__TIM16_CH12CFGR_Output </item>
//    <item> SFDITEM_REG__TIM16_CH12CFGR_Input </item>
//    <item> SFDITEM_REG__TIM16_CCCTR </item>
//    <item> SFDITEM_REG__TIM16_CNT </item>
//    <item> SFDITEM_REG__TIM16_PDIV </item>
//    <item> SFDITEM_REG__TIM16_UVAL </item>
//    <item> SFDITEM_REG__TIM16_UVALREP </item>
//    <item> SFDITEM_REG__TIM16_CH1CCVAL </item>
//    <item> SFDITEM_REG__TIM16_CHOPR </item>
//    <item> SFDITEM_REG__TIM16_DMAACR </item>
//    <item> SFDITEM_REG__TIM16_DMAIR </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM17_CTR1  -------------------------------
// SVD Line: 12750

unsigned int TIM17_CTR1 __AT (0x40014800);



// ------------------------------  Field Item: TIM17_CTR1_CKDIV  ----------------------------------
// SVD Line: 12759

//  <item> SFDITEM_FIELD__TIM17_CTR1_CKDIV
//    <name> CKDIV </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014800) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CTR1 >> 8) & 0x3), ((TIM17_CTR1 = (TIM17_CTR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM17_CTR1_UVALSEN  ---------------------------------
// SVD Line: 12765

//  <item> SFDITEM_FIELD__TIM17_CTR1_UVALSEN
//    <name> UVALSEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014800) UVAL shadow enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CTR1 ) </loc>
//      <o.7..7> UVALSEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CTR1_SPEN  ----------------------------------
// SVD Line: 12771

//  <item> SFDITEM_FIELD__TIM17_CTR1_SPEN
//    <name> SPEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014800) Single pulse enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CTR1 ) </loc>
//      <o.3..3> SPEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CTR1_URSEL  ----------------------------------
// SVD Line: 12777

//  <item> SFDITEM_FIELD__TIM17_CTR1_URSEL
//    <name> URSEL </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014800) Update request selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CTR1 ) </loc>
//      <o.2..2> URSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CTR1_UPD  -----------------------------------
// SVD Line: 12783

//  <item> SFDITEM_FIELD__TIM17_CTR1_UPD
//    <name> UPD </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014800) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CTR1 ) </loc>
//      <o.1..1> UPD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CTR1_CEN  -----------------------------------
// SVD Line: 12789

//  <item> SFDITEM_FIELD__TIM17_CTR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014800) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CTR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_CTR1  -----------------------------------
// SVD Line: 12750

//  <rtree> SFDITEM_REG__TIM17_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014800) control register 1 </i>
//    <loc> ( (unsigned int)((TIM17_CTR1 >> 0) & 0xFFFFFFFF), ((TIM17_CTR1 = (TIM17_CTR1 & ~(0x38FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x38F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CTR1_CKDIV </item>
//    <item> SFDITEM_FIELD__TIM17_CTR1_UVALSEN </item>
//    <item> SFDITEM_FIELD__TIM17_CTR1_SPEN </item>
//    <item> SFDITEM_FIELD__TIM17_CTR1_URSEL </item>
//    <item> SFDITEM_FIELD__TIM17_CTR1_UPD </item>
//    <item> SFDITEM_FIELD__TIM17_CTR1_CEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_CTR2  -------------------------------
// SVD Line: 12797

unsigned int TIM17_CTR2 __AT (0x40014804);



// ------------------------------  Field Item: TIM17_CTR2_IVO1N  ----------------------------------
// SVD Line: 12806

//  <item> SFDITEM_FIELD__TIM17_CTR2_IVO1N
//    <name> IVO1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014804) Idle value output of channel 1  complementary </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CTR2 ) </loc>
//      <o.9..9> IVO1N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CTR2_IVO1  ----------------------------------
// SVD Line: 12813

//  <item> SFDITEM_FIELD__TIM17_CTR2_IVO1
//    <name> IVO1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014804) Idle value output of channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CTR2 ) </loc>
//      <o.8..8> IVO1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM17_CTR2_CHDMARS  ---------------------------------
// SVD Line: 12819

//  <item> SFDITEM_FIELD__TIM17_CTR2_CHDMARS
//    <name> CHDMARS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014804) DMA request source of channel </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CTR2 ) </loc>
//      <o.3..3> CHDMARS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CTR2_CHPUS  ----------------------------------
// SVD Line: 12825

//  <item> SFDITEM_FIELD__TIM17_CTR2_CHPUS
//    <name> CHPUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014804) Preload update source of channel </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CTR2 ) </loc>
//      <o.2..2> CHPUS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CTR2_CHPSEN  ---------------------------------
// SVD Line: 12831

//  <item> SFDITEM_FIELD__TIM17_CTR2_CHPSEN
//    <name> CHPSEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014804) Preload shadow enable of channel </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CTR2 ) </loc>
//      <o.0..0> CHPSEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_CTR2  -----------------------------------
// SVD Line: 12797

//  <rtree> SFDITEM_REG__TIM17_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014804) control register 2 </i>
//    <loc> ( (unsigned int)((TIM17_CTR2 >> 0) & 0xFFFFFFFF), ((TIM17_CTR2 = (TIM17_CTR2 & ~(0x30DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CTR2_IVO1N </item>
//    <item> SFDITEM_FIELD__TIM17_CTR2_IVO1 </item>
//    <item> SFDITEM_FIELD__TIM17_CTR2_CHDMARS </item>
//    <item> SFDITEM_FIELD__TIM17_CTR2_CHPUS </item>
//    <item> SFDITEM_FIELD__TIM17_CTR2_CHPSEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_DIEN  -------------------------------
// SVD Line: 12839

unsigned int TIM17_DIEN __AT (0x4001480C);



// ------------------------------  Field Item: TIM17_DIEN_TDREN  ----------------------------------
// SVD Line: 12848

//  <item> SFDITEM_FIELD__TIM17_DIEN_TDREN
//    <name> TDREN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001480C) Enable bit for trigger  DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIEN ) </loc>
//      <o.14..14> TDREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIEN_CH1DEN  ---------------------------------
// SVD Line: 12855

//  <item> SFDITEM_FIELD__TIM17_DIEN_CH1DEN
//    <name> CH1DEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001480C) Enable bit for channel 1  DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIEN ) </loc>
//      <o.9..9> CH1DEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIEN_UPDEN  ----------------------------------
// SVD Line: 12862

//  <item> SFDITEM_FIELD__TIM17_DIEN_UPDEN
//    <name> UPDEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001480C) Enable bit for update  DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIEN ) </loc>
//      <o.8..8> UPDEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM17_DIEN_BRKINTEN  --------------------------------
// SVD Line: 12869

//  <item> SFDITEM_FIELD__TIM17_DIEN_BRKINTEN
//    <name> BRKINTEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001480C) Enable bit for break interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIEN ) </loc>
//      <o.7..7> BRKINTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIEN_TINTEN  ---------------------------------
// SVD Line: 12875

//  <item> SFDITEM_FIELD__TIM17_DIEN_TINTEN
//    <name> TINTEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001480C) Enable bit for trigger interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIEN ) </loc>
//      <o.6..6> TINTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM17_DIEN_COMINTEN  --------------------------------
// SVD Line: 12881

//  <item> SFDITEM_FIELD__TIM17_DIEN_COMINTEN
//    <name> COMINTEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001480C) Enable bit for COM event  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIEN ) </loc>
//      <o.5..5> COMINTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM17_DIEN_CH1INTEN  --------------------------------
// SVD Line: 12888

//  <item> SFDITEM_FIELD__TIM17_DIEN_CH1INTEN
//    <name> CH1INTEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001480C) Enable bit for channel 1  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIEN ) </loc>
//      <o.1..1> CH1INTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM17_DIEN_UPINTEN  ---------------------------------
// SVD Line: 12895

//  <item> SFDITEM_FIELD__TIM17_DIEN_UPINTEN
//    <name> UPINTEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001480C) Enable bit for update interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIEN ) </loc>
//      <o.0..0> UPINTEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_DIEN  -----------------------------------
// SVD Line: 12839

//  <rtree> SFDITEM_REG__TIM17_DIEN
//    <name> DIEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001480C) DMA and interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM17_DIEN >> 0) & 0xFFFFFFFF), ((TIM17_DIEN = (TIM17_DIEN & ~(0x43E3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x43E3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_DIEN_TDREN </item>
//    <item> SFDITEM_FIELD__TIM17_DIEN_CH1DEN </item>
//    <item> SFDITEM_FIELD__TIM17_DIEN_UPDEN </item>
//    <item> SFDITEM_FIELD__TIM17_DIEN_BRKINTEN </item>
//    <item> SFDITEM_FIELD__TIM17_DIEN_TINTEN </item>
//    <item> SFDITEM_FIELD__TIM17_DIEN_COMINTEN </item>
//    <item> SFDITEM_FIELD__TIM17_DIEN_CH1INTEN </item>
//    <item> SFDITEM_FIELD__TIM17_DIEN_UPINTEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_STS  --------------------------------
// SVD Line: 12903

unsigned int TIM17_STS __AT (0x40014810);



// ------------------------------  Field Item: TIM17_STS_CH1ICOF  ---------------------------------
// SVD Line: 12912

//  <item> SFDITEM_FIELD__TIM17_STS_CH1ICOF
//    <name> CH1ICOF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014810) Channel 1 input capture overflow </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_STS ) </loc>
//      <o.9..9> CH1ICOF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_STS_BRKIF  ----------------------------------
// SVD Line: 12918

//  <item> SFDITEM_FIELD__TIM17_STS_BRKIF
//    <name> BRKIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014810) Interrupt flag of break </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_STS ) </loc>
//      <o.7..7> BRKIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_STS_TRIGIF  ----------------------------------
// SVD Line: 12924

//  <item> SFDITEM_FIELD__TIM17_STS_TRIGIF
//    <name> TRIGIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40014810) Interrupt flag of trigger </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_STS ) </loc>
//      <o.6..6> TRIGIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_STS_CHCOMIF  ---------------------------------
// SVD Line: 12930

//  <item> SFDITEM_FIELD__TIM17_STS_CHCOMIF
//    <name> CHCOMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40014810) channel communication event  interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_STS ) </loc>
//      <o.5..5> CHCOMIF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_STS_CH1CCIF  ---------------------------------
// SVD Line: 12937

//  <item> SFDITEM_FIELD__TIM17_STS_CH1CCIF
//    <name> CH1CCIF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014810) Channel 1 capture compare interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_STS ) </loc>
//      <o.1..1> CH1CCIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_STS_UPIF  -----------------------------------
// SVD Line: 12944

//  <item> SFDITEM_FIELD__TIM17_STS_UPIF
//    <name> UPIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014810) Interrupt flag of update </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_STS ) </loc>
//      <o.0..0> UPIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_STS  -----------------------------------
// SVD Line: 12903

//  <rtree> SFDITEM_REG__TIM17_STS
//    <name> STS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014810) status register </i>
//    <loc> ( (unsigned int)((TIM17_STS >> 0) & 0xFFFFFFFF), ((TIM17_STS = (TIM17_STS & ~(0x2E3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2E3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_STS_CH1ICOF </item>
//    <item> SFDITEM_FIELD__TIM17_STS_BRKIF </item>
//    <item> SFDITEM_FIELD__TIM17_STS_TRIGIF </item>
//    <item> SFDITEM_FIELD__TIM17_STS_CHCOMIF </item>
//    <item> SFDITEM_FIELD__TIM17_STS_CH1CCIF </item>
//    <item> SFDITEM_FIELD__TIM17_STS_UPIF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM17_SWEGR  -------------------------------
// SVD Line: 12952

unsigned int TIM17_SWEGR __AT (0x40014814);



// ------------------------------  Field Item: TIM17_SWEGR_BRKEG  ---------------------------------
// SVD Line: 12961

//  <item> SFDITEM_FIELD__TIM17_SWEGR_BRKEG
//    <name> BRKEG </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40014814) Break event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SWEGR ) </loc>
//      <o.7..7> BRKEG
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM17_SWEGR_TRIGEG  ---------------------------------
// SVD Line: 12967

//  <item> SFDITEM_FIELD__TIM17_SWEGR_TRIGEG
//    <name> TRIGEG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40014814) Trigger event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SWEGR ) </loc>
//      <o.6..6> TRIGEG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_SWEGR_COMEG  ---------------------------------
// SVD Line: 12973

//  <item> SFDITEM_FIELD__TIM17_SWEGR_COMEG
//    <name> COMEG </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40014814) COM event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SWEGR ) </loc>
//      <o.5..5> COMEG
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM17_SWEGR_CH1CCG  ---------------------------------
// SVD Line: 12979

//  <item> SFDITEM_FIELD__TIM17_SWEGR_CH1CCG
//    <name> CH1CCG </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40014814) Channel 1 capture compare event  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SWEGR ) </loc>
//      <o.1..1> CH1CCG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SWEGR_UEG  ----------------------------------
// SVD Line: 12986

//  <item> SFDITEM_FIELD__TIM17_SWEGR_UEG
//    <name> UEG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40014814) Update event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SWEGR ) </loc>
//      <o.0..0> UEG
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_SWEGR  ----------------------------------
// SVD Line: 12952

//  <rtree> SFDITEM_REG__TIM17_SWEGR
//    <name> SWEGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40014814) software event generation register </i>
//    <loc> ( (unsigned int)((TIM17_SWEGR >> 0) & 0xFFFFFFFF), ((TIM17_SWEGR = (TIM17_SWEGR & ~(0xE3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_SWEGR_BRKEG </item>
//    <item> SFDITEM_FIELD__TIM17_SWEGR_TRIGEG </item>
//    <item> SFDITEM_FIELD__TIM17_SWEGR_COMEG </item>
//    <item> SFDITEM_FIELD__TIM17_SWEGR_CH1CCG </item>
//    <item> SFDITEM_FIELD__TIM17_SWEGR_UEG </item>
//  </rtree>
//  


// ----------------------  Register Item Address: TIM17_CH12CFGR_Output  --------------------------
// SVD Line: 12994

unsigned int TIM17_CH12CFGR_Output __AT (0x40014818);



// -----------------------  Field Item: TIM17_CH12CFGR_Output_CH1OCMSEL  --------------------------
// SVD Line: 13004

//  <item> SFDITEM_FIELD__TIM17_CH12CFGR_Output_CH1OCMSEL
//    <name> CH1OCMSEL </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40014818) Channel 1 output compare mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CH12CFGR_Output >> 4) & 0x7), ((TIM17_CH12CFGR_Output = (TIM17_CH12CFGR_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM17_CH12CFGR_Output_CH1OCVPEN  --------------------------
// SVD Line: 13010

//  <item> SFDITEM_FIELD__TIM17_CH12CFGR_Output_CH1OCVPEN
//    <name> CH1OCVPEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014818) Channel 1 output compare value preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CH12CFGR_Output ) </loc>
//      <o.3..3> CH1OCVPEN
//    </check>
//  </item>
//  


// -----------------------  Field Item: TIM17_CH12CFGR_Output_CH1OCFEN  ---------------------------
// SVD Line: 13017

//  <item> SFDITEM_FIELD__TIM17_CH12CFGR_Output_CH1OCFEN
//    <name> CH1OCFEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014818) Channel 1 output compare fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CH12CFGR_Output ) </loc>
//      <o.2..2> CH1OCFEN
//    </check>
//  </item>
//  


// -------------------------  Field Item: TIM17_CH12CFGR_Output_CH1FS  ----------------------------
// SVD Line: 13024

//  <item> SFDITEM_FIELD__TIM17_CH12CFGR_Output_CH1FS
//    <name> CH1FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014818) Channel 1 function  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CH12CFGR_Output >> 0) & 0x3), ((TIM17_CH12CFGR_Output = (TIM17_CH12CFGR_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Register RTree: TIM17_CH12CFGR_Output  -----------------------------
// SVD Line: 12994

//  <rtree> SFDITEM_REG__TIM17_CH12CFGR_Output
//    <name> CH12CFGR_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014818) channel 1 and channel 2 configuration register  (output mode) </i>
//    <loc> ( (unsigned int)((TIM17_CH12CFGR_Output >> 0) & 0xFFFFFFFF), ((TIM17_CH12CFGR_Output = (TIM17_CH12CFGR_Output & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CH12CFGR_Output_CH1OCMSEL </item>
//    <item> SFDITEM_FIELD__TIM17_CH12CFGR_Output_CH1OCVPEN </item>
//    <item> SFDITEM_FIELD__TIM17_CH12CFGR_Output_CH1OCFEN </item>
//    <item> SFDITEM_FIELD__TIM17_CH12CFGR_Output_CH1FS </item>
//  </rtree>
//  


// -----------------------  Register Item Address: TIM17_CH12CFGR_Input  --------------------------
// SVD Line: 13033

unsigned int TIM17_CH12CFGR_Input __AT (0x40014818);



// ------------------------  Field Item: TIM17_CH12CFGR_Input_CH1ICFLT  ---------------------------
// SVD Line: 13044

//  <item> SFDITEM_FIELD__TIM17_CH12CFGR_Input_CH1ICFLT
//    <name> CH1ICFLT </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40014818) Channel 1 input capture filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CH12CFGR_Input >> 4) & 0xF), ((TIM17_CH12CFGR_Input = (TIM17_CH12CFGR_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------  Field Item: TIM17_CH12CFGR_Input_CH1ICPDIV  ---------------------------
// SVD Line: 13050

//  <item> SFDITEM_FIELD__TIM17_CH12CFGR_Input_CH1ICPDIV
//    <name> CH1ICPDIV </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40014818) Channel 1 input capture pre-divide </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CH12CFGR_Input >> 2) & 0x3), ((TIM17_CH12CFGR_Input = (TIM17_CH12CFGR_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------  Field Item: TIM17_CH12CFGR_Input_CH1FS  -----------------------------
// SVD Line: 13056

//  <item> SFDITEM_FIELD__TIM17_CH12CFGR_Input_CH1FS
//    <name> CH1FS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014818) Channel 1 function selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CH12CFGR_Input >> 0) & 0x3), ((TIM17_CH12CFGR_Input = (TIM17_CH12CFGR_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Register RTree: TIM17_CH12CFGR_Input  ------------------------------
// SVD Line: 13033

//  <rtree> SFDITEM_REG__TIM17_CH12CFGR_Input
//    <name> CH12CFGR_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014818) channel 1 and channel 2 configuration register  (input mode) </i>
//    <loc> ( (unsigned int)((TIM17_CH12CFGR_Input >> 0) & 0xFFFFFFFF), ((TIM17_CH12CFGR_Input = (TIM17_CH12CFGR_Input & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CH12CFGR_Input_CH1ICFLT </item>
//    <item> SFDITEM_FIELD__TIM17_CH12CFGR_Input_CH1ICPDIV </item>
//    <item> SFDITEM_FIELD__TIM17_CH12CFGR_Input_CH1FS </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM17_CCCTR  -------------------------------
// SVD Line: 13064

unsigned int TIM17_CCCTR __AT (0x40014820);



// -----------------------------  Field Item: TIM17_CCCTR_CH1NCCP  --------------------------------
// SVD Line: 13074

//  <item> SFDITEM_FIELD__TIM17_CCCTR_CH1NCCP
//    <name> CH1NCCP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014820) Channel 1 complementary capture compare  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCCTR ) </loc>
//      <o.3..3> CH1NCCP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: TIM17_CCCTR_CH1NCCEN  --------------------------------
// SVD Line: 13081

//  <item> SFDITEM_FIELD__TIM17_CCCTR_CH1NCCEN
//    <name> CH1NCCEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014820) Channel 1 complementary capture compare  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCCTR ) </loc>
//      <o.2..2> CH1NCCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM17_CCCTR_CH1CCP  ---------------------------------
// SVD Line: 13088

//  <item> SFDITEM_FIELD__TIM17_CCCTR_CH1CCP
//    <name> CH1CCP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014820) Channel 1 capture compare polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCCTR ) </loc>
//      <o.1..1> CH1CCP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM17_CCCTR_CH1CCEN  --------------------------------
// SVD Line: 13094

//  <item> SFDITEM_FIELD__TIM17_CCCTR_CH1CCEN
//    <name> CH1CCEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014820) Channel 1 capture compare enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCCTR ) </loc>
//      <o.0..0> CH1CCEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_CCCTR  ----------------------------------
// SVD Line: 13064

//  <rtree> SFDITEM_REG__TIM17_CCCTR
//    <name> CCCTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014820) channel capture compare control  register </i>
//    <loc> ( (unsigned int)((TIM17_CCCTR >> 0) & 0xFFFFFFFF), ((TIM17_CCCTR = (TIM17_CCCTR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CCCTR_CH1NCCP </item>
//    <item> SFDITEM_FIELD__TIM17_CCCTR_CH1NCCEN </item>
//    <item> SFDITEM_FIELD__TIM17_CCCTR_CH1CCP </item>
//    <item> SFDITEM_FIELD__TIM17_CCCTR_CH1CCEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_CNT  --------------------------------
// SVD Line: 13102

unsigned int TIM17_CNT __AT (0x40014824);



// --------------------------------  Field Item: TIM17_CNT_CNT  -----------------------------------
// SVD Line: 13111

//  <item> SFDITEM_FIELD__TIM17_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014824) counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_CNT >> 0) & 0xFFFF), ((TIM17_CNT = (TIM17_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_CNT  -----------------------------------
// SVD Line: 13102

//  <rtree> SFDITEM_REG__TIM17_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014824) counter </i>
//    <loc> ( (unsigned int)((TIM17_CNT >> 0) & 0xFFFFFFFF), ((TIM17_CNT = (TIM17_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_PDIV  -------------------------------
// SVD Line: 13119

unsigned int TIM17_PDIV __AT (0x40014828);



// -------------------------------  Field Item: TIM17_PDIV_PDIV  ----------------------------------
// SVD Line: 13128

//  <item> SFDITEM_FIELD__TIM17_PDIV_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014828) pre-divider </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_PDIV >> 0) & 0xFFFF), ((TIM17_PDIV = (TIM17_PDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_PDIV  -----------------------------------
// SVD Line: 13119

//  <rtree> SFDITEM_REG__TIM17_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014828) pre-divider </i>
//    <loc> ( (unsigned int)((TIM17_PDIV >> 0) & 0xFFFFFFFF), ((TIM17_PDIV = (TIM17_PDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_PDIV_PDIV </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_UVAL  -------------------------------
// SVD Line: 13136

unsigned int TIM17_UVAL __AT (0x4001482C);



// -------------------------------  Field Item: TIM17_UVAL_UVAL  ----------------------------------
// SVD Line: 13145

//  <item> SFDITEM_FIELD__TIM17_UVAL_UVAL
//    <name> UVAL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001482C) Counter update value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_UVAL >> 0) & 0xFFFF), ((TIM17_UVAL = (TIM17_UVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_UVAL  -----------------------------------
// SVD Line: 13136

//  <rtree> SFDITEM_REG__TIM17_UVAL
//    <name> UVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001482C) counter update register </i>
//    <loc> ( (unsigned int)((TIM17_UVAL >> 0) & 0xFFFFFFFF), ((TIM17_UVAL = (TIM17_UVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_UVAL_UVAL </item>
//  </rtree>
//  


// --------------------------  Register Item Address: TIM17_UVALREP  ------------------------------
// SVD Line: 13153

unsigned int TIM17_UVALREP __AT (0x40014830);



// ----------------------------  Field Item: TIM17_UVALREP_UVALREP  -------------------------------
// SVD Line: 13162

//  <item> SFDITEM_FIELD__TIM17_UVALREP_UVALREP
//    <name> UVALREP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014830) counter update repetition value </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_UVALREP >> 0) & 0xFF), ((TIM17_UVALREP = (TIM17_UVALREP & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM17_UVALREP  ---------------------------------
// SVD Line: 13153

//  <rtree> SFDITEM_REG__TIM17_UVALREP
//    <name> UVALREP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014830) counter update register </i>
//    <loc> ( (unsigned int)((TIM17_UVALREP >> 0) & 0xFFFFFFFF), ((TIM17_UVALREP = (TIM17_UVALREP & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_UVALREP_UVALREP </item>
//  </rtree>
//  


// --------------------------  Register Item Address: TIM17_CH1CCVAL  -----------------------------
// SVD Line: 13170

unsigned int TIM17_CH1CCVAL __AT (0x40014834);



// ---------------------------  Field Item: TIM17_CH1CCVAL_CH1CCVAL  ------------------------------
// SVD Line: 13179

//  <item> SFDITEM_FIELD__TIM17_CH1CCVAL_CH1CCVAL
//    <name> CH1CCVAL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014834) channel 1 capture compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_CH1CCVAL >> 0) & 0xFFFF), ((TIM17_CH1CCVAL = (TIM17_CH1CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: TIM17_CH1CCVAL  ---------------------------------
// SVD Line: 13170

//  <rtree> SFDITEM_REG__TIM17_CH1CCVAL
//    <name> CH1CCVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014834) channel 1 capture compare value register </i>
//    <loc> ( (unsigned int)((TIM17_CH1CCVAL >> 0) & 0xFFFFFFFF), ((TIM17_CH1CCVAL = (TIM17_CH1CCVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CH1CCVAL_CH1CCVAL </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM17_CHOPR  -------------------------------
// SVD Line: 13187

unsigned int TIM17_CHOPR __AT (0x40014844);



// -----------------------------  Field Item: TIM17_CHOPR_CHOPEN  ---------------------------------
// SVD Line: 13196

//  <item> SFDITEM_FIELD__TIM17_CHOPR_CHOPEN
//    <name> CHOPEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40014844) Channel output pad enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CHOPR ) </loc>
//      <o.15..15> CHOPEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM17_CHOPR_CHOPAEN  --------------------------------
// SVD Line: 13202

//  <item> SFDITEM_FIELD__TIM17_CHOPR_CHOPAEN
//    <name> CHOPAEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40014844) Channel output pad auto enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CHOPR ) </loc>
//      <o.14..14> CHOPAEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM17_CHOPR_BRKPOL  ---------------------------------
// SVD Line: 13208

//  <item> SFDITEM_FIELD__TIM17_CHOPR_BRKPOL
//    <name> BRKPOL </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40014844) Break polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CHOPR ) </loc>
//      <o.13..13> BRKPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CHOPR_BRKEN  ---------------------------------
// SVD Line: 13214

//  <item> SFDITEM_FIELD__TIM17_CHOPR_BRKEN
//    <name> BRKEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40014844) Break enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CHOPR ) </loc>
//      <o.12..12> BRKEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CHOPR_RUNOS  ---------------------------------
// SVD Line: 13220

//  <item> SFDITEM_FIELD__TIM17_CHOPR_RUNOS
//    <name> RUNOS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014844) Run mode off-state control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CHOPR ) </loc>
//      <o.11..11> RUNOS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM17_CHOPR_IDLEOS  ---------------------------------
// SVD Line: 13226

//  <item> SFDITEM_FIELD__TIM17_CHOPR_IDLEOS
//    <name> IDLEOS </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014844) Idle mode off-state control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CHOPR ) </loc>
//      <o.10..10> IDLEOS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CHOPR_LCKLV  ---------------------------------
// SVD Line: 13232

//  <item> SFDITEM_FIELD__TIM17_CHOPR_LCKLV
//    <name> LCKLV </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014844) Lock level control </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CHOPR >> 8) & 0x3), ((TIM17_CHOPR = (TIM17_CHOPR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CHOPR_DTCFG  ---------------------------------
// SVD Line: 13238

//  <item> SFDITEM_FIELD__TIM17_CHOPR_DTCFG
//    <name> DTCFG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014844) Dead-time configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CHOPR >> 0) & 0xFF), ((TIM17_CHOPR = (TIM17_CHOPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_CHOPR  ----------------------------------
// SVD Line: 13187

//  <rtree> SFDITEM_REG__TIM17_CHOPR
//    <name> CHOPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014844) output protect register </i>
//    <loc> ( (unsigned int)((TIM17_CHOPR >> 0) & 0xFFFFFFFF), ((TIM17_CHOPR = (TIM17_CHOPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CHOPR_CHOPEN </item>
//    <item> SFDITEM_FIELD__TIM17_CHOPR_CHOPAEN </item>
//    <item> SFDITEM_FIELD__TIM17_CHOPR_BRKPOL </item>
//    <item> SFDITEM_FIELD__TIM17_CHOPR_BRKEN </item>
//    <item> SFDITEM_FIELD__TIM17_CHOPR_RUNOS </item>
//    <item> SFDITEM_FIELD__TIM17_CHOPR_IDLEOS </item>
//    <item> SFDITEM_FIELD__TIM17_CHOPR_LCKLV </item>
//    <item> SFDITEM_FIELD__TIM17_CHOPR_DTCFG </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM17_DMAACR  ------------------------------
// SVD Line: 13246

unsigned int TIM17_DMAACR __AT (0x40014848);



// -----------------------------  Field Item: TIM17_DMAACR_DMATL  ---------------------------------
// SVD Line: 13255

//  <item> SFDITEM_FIELD__TIM17_DMAACR_DMATL
//    <name> DMATL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40014848) DMA transfer length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_DMAACR >> 8) & 0x1F), ((TIM17_DMAACR = (TIM17_DMAACR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM17_DMAACR_DMASA  ---------------------------------
// SVD Line: 13261

//  <item> SFDITEM_FIELD__TIM17_DMAACR_DMASA
//    <name> DMASA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40014848) DMA start address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_DMAACR >> 0) & 0x1F), ((TIM17_DMAACR = (TIM17_DMAACR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM17_DMAACR  ----------------------------------
// SVD Line: 13246

//  <rtree> SFDITEM_REG__TIM17_DMAACR
//    <name> DMAACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014848) DMA access configuration register </i>
//    <loc> ( (unsigned int)((TIM17_DMAACR >> 0) & 0xFFFFFFFF), ((TIM17_DMAACR = (TIM17_DMAACR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_DMAACR_DMATL </item>
//    <item> SFDITEM_FIELD__TIM17_DMAACR_DMASA </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM17_DMAIR  -------------------------------
// SVD Line: 13269

unsigned int TIM17_DMAIR __AT (0x4001484C);



// ------------------------------  Field Item: TIM17_DMAIR_DMAI  ----------------------------------
// SVD Line: 13278

//  <item> SFDITEM_FIELD__TIM17_DMAIR_DMAI
//    <name> DMAI </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001484C) DMA access interface </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_DMAIR >> 0) & 0xFFFF), ((TIM17_DMAIR = (TIM17_DMAIR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_DMAIR  ----------------------------------
// SVD Line: 13269

//  <rtree> SFDITEM_REG__TIM17_DMAIR
//    <name> DMAIR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001484C) DMA access interface register </i>
//    <loc> ( (unsigned int)((TIM17_DMAIR >> 0) & 0xFFFFFFFF), ((TIM17_DMAIR = (TIM17_DMAIR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_DMAIR_DMAI </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM17  -------------------------------------
// SVD Line: 13297

//  <view> TIM17
//    <name> TIM17 </name>
//    <item> SFDITEM_REG__TIM17_CTR1 </item>
//    <item> SFDITEM_REG__TIM17_CTR2 </item>
//    <item> SFDITEM_REG__TIM17_DIEN </item>
//    <item> SFDITEM_REG__TIM17_STS </item>
//    <item> SFDITEM_REG__TIM17_SWEGR </item>
//    <item> SFDITEM_REG__TIM17_CH12CFGR_Output </item>
//    <item> SFDITEM_REG__TIM17_CH12CFGR_Input </item>
//    <item> SFDITEM_REG__TIM17_CCCTR </item>
//    <item> SFDITEM_REG__TIM17_CNT </item>
//    <item> SFDITEM_REG__TIM17_PDIV </item>
//    <item> SFDITEM_REG__TIM17_UVAL </item>
//    <item> SFDITEM_REG__TIM17_UVALREP </item>
//    <item> SFDITEM_REG__TIM17_CH1CCVAL </item>
//    <item> SFDITEM_REG__TIM17_CHOPR </item>
//    <item> SFDITEM_REG__TIM17_DMAACR </item>
//    <item> SFDITEM_REG__TIM17_DMAIR </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM6_CTR1  --------------------------------
// SVD Line: 13322

unsigned int TIM6_CTR1 __AT (0x40001000);



// ------------------------------  Field Item: TIM6_CTR1_UVALSEN  ---------------------------------
// SVD Line: 13331

//  <item> SFDITEM_FIELD__TIM6_CTR1_UVALSEN
//    <name> UVALSEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40001000) UVAL shadow enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CTR1 ) </loc>
//      <o.7..7> UVALSEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM6_CTR1_SPEN  -----------------------------------
// SVD Line: 13337

//  <item> SFDITEM_FIELD__TIM6_CTR1_SPEN
//    <name> SPEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40001000) Single pulse enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CTR1 ) </loc>
//      <o.3..3> SPEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM6_CTR1_URSEL  ----------------------------------
// SVD Line: 13343

//  <item> SFDITEM_FIELD__TIM6_CTR1_URSEL
//    <name> URSEL </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40001000) Update request selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CTR1 ) </loc>
//      <o.2..2> URSEL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM6_CTR1_UPD  -----------------------------------
// SVD Line: 13349

//  <item> SFDITEM_FIELD__TIM6_CTR1_UPD
//    <name> UPD </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40001000) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CTR1 ) </loc>
//      <o.1..1> UPD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM6_CTR1_CEN  -----------------------------------
// SVD Line: 13355

//  <item> SFDITEM_FIELD__TIM6_CTR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CTR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_CTR1  -----------------------------------
// SVD Line: 13322

//  <rtree> SFDITEM_REG__TIM6_CTR1
//    <name> CTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001000) control register 1 </i>
//    <loc> ( (unsigned int)((TIM6_CTR1 >> 0) & 0xFFFFFFFF), ((TIM6_CTR1 = (TIM6_CTR1 & ~(0x8FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_CTR1_UVALSEN </item>
//    <item> SFDITEM_FIELD__TIM6_CTR1_SPEN </item>
//    <item> SFDITEM_FIELD__TIM6_CTR1_URSEL </item>
//    <item> SFDITEM_FIELD__TIM6_CTR1_UPD </item>
//    <item> SFDITEM_FIELD__TIM6_CTR1_CEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM6_CTR2  --------------------------------
// SVD Line: 13363

unsigned int TIM6_CTR2 __AT (0x40001004);



// -------------------------------  Field Item: TIM6_CTR2_MMTOC  ----------------------------------
// SVD Line: 13372

//  <item> SFDITEM_FIELD__TIM6_CTR2_MMTOC
//    <name> MMTOC </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40001004) Master mode trigger out control </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM6_CTR2 >> 4) & 0x7), ((TIM6_CTR2 = (TIM6_CTR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_CTR2  -----------------------------------
// SVD Line: 13363

//  <rtree> SFDITEM_REG__TIM6_CTR2
//    <name> CTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001004) control register 2 </i>
//    <loc> ( (unsigned int)((TIM6_CTR2 >> 0) & 0xFFFFFFFF), ((TIM6_CTR2 = (TIM6_CTR2 & ~(0x70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_CTR2_MMTOC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM6_DIEN  --------------------------------
// SVD Line: 13380

unsigned int TIM6_DIEN __AT (0x4000100C);



// -------------------------------  Field Item: TIM6_DIEN_UPDEN  ----------------------------------
// SVD Line: 13389

//  <item> SFDITEM_FIELD__TIM6_DIEN_UPDEN
//    <name> UPDEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000100C) Enable bit for update  DMA request </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_DIEN ) </loc>
//      <o.8..8> UPDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM6_DIEN_UPINTEN  ---------------------------------
// SVD Line: 13396

//  <item> SFDITEM_FIELD__TIM6_DIEN_UPINTEN
//    <name> UPINTEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000100C) Enable bit for update interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_DIEN ) </loc>
//      <o.0..0> UPINTEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_DIEN  -----------------------------------
// SVD Line: 13380

//  <rtree> SFDITEM_REG__TIM6_DIEN
//    <name> DIEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000100C) DMA and interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM6_DIEN >> 0) & 0xFFFFFFFF), ((TIM6_DIEN = (TIM6_DIEN & ~(0x101UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_DIEN_UPDEN </item>
//    <item> SFDITEM_FIELD__TIM6_DIEN_UPINTEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_STS  --------------------------------
// SVD Line: 13404

unsigned int TIM6_STS __AT (0x40001010);



// --------------------------------  Field Item: TIM6_STS_UPIF  -----------------------------------
// SVD Line: 13413

//  <item> SFDITEM_FIELD__TIM6_STS_UPIF
//    <name> UPIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001010) Interrupt flag of update </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_STS ) </loc>
//      <o.0..0> UPIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_STS  ------------------------------------
// SVD Line: 13404

//  <rtree> SFDITEM_REG__TIM6_STS
//    <name> STS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001010) status register </i>
//    <loc> ( (unsigned int)((TIM6_STS >> 0) & 0xFFFFFFFF), ((TIM6_STS = (TIM6_STS & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_STS_UPIF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM6_SWEGR  -------------------------------
// SVD Line: 13421

unsigned int TIM6_SWEGR __AT (0x40001014);



// -------------------------------  Field Item: TIM6_SWEGR_UEG  -----------------------------------
// SVD Line: 13430

//  <item> SFDITEM_FIELD__TIM6_SWEGR_UEG
//    <name> UEG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40001014) Update event generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_SWEGR ) </loc>
//      <o.0..0> UEG
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM6_SWEGR  -----------------------------------
// SVD Line: 13421

//  <rtree> SFDITEM_REG__TIM6_SWEGR
//    <name> SWEGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40001014) software event generation register </i>
//    <loc> ( (unsigned int)((TIM6_SWEGR >> 0) & 0xFFFFFFFF), ((TIM6_SWEGR = (TIM6_SWEGR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_SWEGR_UEG </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_CNT  --------------------------------
// SVD Line: 13438

unsigned int TIM6_CNT __AT (0x40001024);



// --------------------------------  Field Item: TIM6_CNT_CNT  ------------------------------------
// SVD Line: 13447

//  <item> SFDITEM_FIELD__TIM6_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001024) counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM6_CNT >> 0) & 0xFFFF), ((TIM6_CNT = (TIM6_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_CNT  ------------------------------------
// SVD Line: 13438

//  <rtree> SFDITEM_REG__TIM6_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001024) counter </i>
//    <loc> ( (unsigned int)((TIM6_CNT >> 0) & 0xFFFFFFFF), ((TIM6_CNT = (TIM6_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM6_PDIV  --------------------------------
// SVD Line: 13455

unsigned int TIM6_PDIV __AT (0x40001028);



// -------------------------------  Field Item: TIM6_PDIV_PDIV  -----------------------------------
// SVD Line: 13464

//  <item> SFDITEM_FIELD__TIM6_PDIV_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001028) pre-divider </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM6_PDIV >> 0) & 0xFFFF), ((TIM6_PDIV = (TIM6_PDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_PDIV  -----------------------------------
// SVD Line: 13455

//  <rtree> SFDITEM_REG__TIM6_PDIV
//    <name> PDIV </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001028) pre-divider </i>
//    <loc> ( (unsigned int)((TIM6_PDIV >> 0) & 0xFFFFFFFF), ((TIM6_PDIV = (TIM6_PDIV & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_PDIV_PDIV </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM6_UVAL  --------------------------------
// SVD Line: 13472

unsigned int TIM6_UVAL __AT (0x4000102C);



// -------------------------------  Field Item: TIM6_UVAL_UVAL  -----------------------------------
// SVD Line: 13481

//  <item> SFDITEM_FIELD__TIM6_UVAL_UVAL
//    <name> UVAL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000102C) Counter update value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM6_UVAL >> 0) & 0xFFFF), ((TIM6_UVAL = (TIM6_UVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_UVAL  -----------------------------------
// SVD Line: 13472

//  <rtree> SFDITEM_REG__TIM6_UVAL
//    <name> UVAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000102C) counter update register </i>
//    <loc> ( (unsigned int)((TIM6_UVAL >> 0) & 0xFFFFFFFF), ((TIM6_UVAL = (TIM6_UVAL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_UVAL_UVAL </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM6  -------------------------------------
// SVD Line: 13306

//  <view> TIM6
//    <name> TIM6 </name>
//    <item> SFDITEM_REG__TIM6_CTR1 </item>
//    <item> SFDITEM_REG__TIM6_CTR2 </item>
//    <item> SFDITEM_REG__TIM6_DIEN </item>
//    <item> SFDITEM_REG__TIM6_STS </item>
//    <item> SFDITEM_REG__TIM6_SWEGR </item>
//    <item> SFDITEM_REG__TIM6_CNT </item>
//    <item> SFDITEM_REG__TIM6_PDIV </item>
//    <item> SFDITEM_REG__TIM6_UVAL </item>
//  </view>
//  


// -----------------------------  Register Item Address: FMC_WCR  ---------------------------------
// SVD Line: 13507

unsigned int FMC_WCR __AT (0x40022000);



// --------------------------------  Field Item: FMC_WCR_WCNT  ------------------------------------
// SVD Line: 13515

//  <item> SFDITEM_FIELD__FMC_WCR_WCNT
//    <name> WCNT </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40022000) FMC wait conuter </i>
//    <edit> 
//      <loc> ( (unsigned char)((FMC_WCR >> 0) & 0x7), ((FMC_WCR = (FMC_WCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: FMC_WCR_WE  -------------------------------------
// SVD Line: 13522

//  <item> SFDITEM_FIELD__FMC_WCR_WE
//    <name> WE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40022000) FMC wait enable </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_WCR ) </loc>
//      <o.4..4> WE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: FMC_WCR_WS  -------------------------------------
// SVD Line: 13529

//  <item> SFDITEM_FIELD__FMC_WCR_WS
//    <name> WS </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40022000) FMC wait status </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_WCR ) </loc>
//      <o.5..5> WS
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: FMC_WCR  ------------------------------------
// SVD Line: 13507

//  <rtree> SFDITEM_REG__FMC_WCR
//    <name> WCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022000) Flash access control register </i>
//    <loc> ( (unsigned int)((FMC_WCR >> 0) & 0xFFFFFFFF), ((FMC_WCR = (FMC_WCR & ~(0x17UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x17) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FMC_WCR_WCNT </item>
//    <item> SFDITEM_FIELD__FMC_WCR_WE </item>
//    <item> SFDITEM_FIELD__FMC_WCR_WS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FMC_CCODE  --------------------------------
// SVD Line: 13538

unsigned int FMC_CCODE __AT (0x40022004);



// -------------------------------  Field Item: FMC_CCODE_CCODE  ----------------------------------
// SVD Line: 13547

//  <item> SFDITEM_FIELD__FMC_CCODE_CCODE
//    <name> CCODE </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022004) Control code </i>
//    <edit> 
//      <loc> ( (unsigned int)((FMC_CCODE >> 0) & 0x0), ((FMC_CCODE = (FMC_CCODE & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FMC_CCODE  -----------------------------------
// SVD Line: 13538

//  <rtree> SFDITEM_REG__FMC_CCODE
//    <name> CCODE </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022004) Control code register </i>
//    <loc> ( (unsigned int)((FMC_CCODE >> 0) & 0xFFFFFFFF), ((FMC_CCODE = (FMC_CCODE & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FMC_CCODE_CCODE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: FMC_OBCCODE  -------------------------------
// SVD Line: 13555

unsigned int FMC_OBCCODE __AT (0x40022008);



// -----------------------------  Field Item: FMC_OBCCODE_OBCCODE  --------------------------------
// SVD Line: 13564

//  <item> SFDITEM_FIELD__FMC_OBCCODE_OBCCODE
//    <name> OBCCODE </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022008) Option Byte Control code </i>
//    <edit> 
//      <loc> ( (unsigned int)((FMC_OBCCODE >> 0) & 0x0), ((FMC_OBCCODE = (FMC_OBCCODE & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FMC_OBCCODE  ----------------------------------
// SVD Line: 13555

//  <rtree> SFDITEM_REG__FMC_OBCCODE
//    <name> OBCCODE </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022008) Option Byte Control code register </i>
//    <loc> ( (unsigned int)((FMC_OBCCODE >> 0) & 0xFFFFFFFF), ((FMC_OBCCODE = (FMC_OBCCODE & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FMC_OBCCODE_OBCCODE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FMC_STS  ---------------------------------
// SVD Line: 13572

unsigned int FMC_STS __AT (0x4002200C);



// --------------------------------  Field Item: FMC_STS_ENDF  ------------------------------------
// SVD Line: 13580

//  <item> SFDITEM_FIELD__FMC_STS_ENDF
//    <name> ENDF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002200C) End of operation </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_STS ) </loc>
//      <o.5..5> ENDF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FMC_STS_WPERR  -----------------------------------
// SVD Line: 13587

//  <item> SFDITEM_FIELD__FMC_STS_WPERR
//    <name> WPERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002200C) Erase/Program protection error </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_STS ) </loc>
//      <o.4..4> WPERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FMC_STS_PGERR  -----------------------------------
// SVD Line: 13594

//  <item> SFDITEM_FIELD__FMC_STS_PGERR
//    <name> PGERR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002200C) Program error </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_STS ) </loc>
//      <o.2..2> PGERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FMC_STS_BUSY  ------------------------------------
// SVD Line: 13601

//  <item> SFDITEM_FIELD__FMC_STS_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4002200C) Busy </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_STS ) </loc>
//      <o.0..0> BUSY
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: FMC_STS  ------------------------------------
// SVD Line: 13572

//  <rtree> SFDITEM_REG__FMC_STS
//    <name> STS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002200C) status register </i>
//    <loc> ( (unsigned int)((FMC_STS >> 0) & 0xFFFFFFFF), ((FMC_STS = (FMC_STS & ~(0x34UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x34) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FMC_STS_ENDF </item>
//    <item> SFDITEM_FIELD__FMC_STS_WPERR </item>
//    <item> SFDITEM_FIELD__FMC_STS_PGERR </item>
//    <item> SFDITEM_FIELD__FMC_STS_BUSY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FMC_CTR  ---------------------------------
// SVD Line: 13610

unsigned int FMC_CTR __AT (0x40022010);



// ------------------------------  Field Item: FMC_CTR_OBUPDATE  ----------------------------------
// SVD Line: 13619

//  <item> SFDITEM_FIELD__FMC_CTR_OBUPDATE
//    <name> OBUPDATE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40022010) Update option byte </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_CTR ) </loc>
//      <o.13..13> OBUPDATE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FMC_CTR_ENDIE  -----------------------------------
// SVD Line: 13625

//  <item> SFDITEM_FIELD__FMC_CTR_ENDIE
//    <name> ENDIE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40022010) End of operation interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_CTR ) </loc>
//      <o.12..12> ENDIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FMC_CTR_ERRIE  -----------------------------------
// SVD Line: 13632

//  <item> SFDITEM_FIELD__FMC_CTR_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40022010) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_CTR ) </loc>
//      <o.10..10> ERRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FMC_CTR_OBWEN  -----------------------------------
// SVD Line: 13638

//  <item> SFDITEM_FIELD__FMC_CTR_OBWEN
//    <name> OBWEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40022010) Option byte erase/program enable </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_CTR ) </loc>
//      <o.9..9> OBWEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FMC_CTR_LOCK  ------------------------------------
// SVD Line: 13644

//  <item> SFDITEM_FIELD__FMC_CTR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40022010) LOCK </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_CTR ) </loc>
//      <o.7..7> LOCK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FMC_CTR_START  -----------------------------------
// SVD Line: 13650

//  <item> SFDITEM_FIELD__FMC_CTR_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40022010) Start of erase </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_CTR ) </loc>
//      <o.6..6> START
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FMC_CTR_OBERS  -----------------------------------
// SVD Line: 13656

//  <item> SFDITEM_FIELD__FMC_CTR_OBERS
//    <name> OBERS </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40022010) Option byte erase command </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_CTR ) </loc>
//      <o.5..5> OBERS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FMC_CTR_OBPG  ------------------------------------
// SVD Line: 13662

//  <item> SFDITEM_FIELD__FMC_CTR_OBPG
//    <name> OBPG </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40022010) Option byte programm command </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_CTR ) </loc>
//      <o.4..4> OBPG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FMC_CTR_CHIPERS  ----------------------------------
// SVD Line: 13668

//  <item> SFDITEM_FIELD__FMC_CTR_CHIPERS
//    <name> CHIPERS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40022010) Main flash CHIP ERASE </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_CTR ) </loc>
//      <o.2..2> CHIPERS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FMC_CTR_PERS  ------------------------------------
// SVD Line: 13674

//  <item> SFDITEM_FIELD__FMC_CTR_PERS
//    <name> PERS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40022010) Flash page erase </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_CTR ) </loc>
//      <o.1..1> PERS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: FMC_CTR_PG  -------------------------------------
// SVD Line: 13680

//  <item> SFDITEM_FIELD__FMC_CTR_PG
//    <name> PG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022010) Main flash program </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_CTR ) </loc>
//      <o.0..0> PG
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: FMC_CTR  ------------------------------------
// SVD Line: 13610

//  <rtree> SFDITEM_REG__FMC_CTR
//    <name> CTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022010) FMC control register </i>
//    <loc> ( (unsigned int)((FMC_CTR >> 0) & 0xFFFFFFFF), ((FMC_CTR = (FMC_CTR & ~(0x36F7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x36F7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FMC_CTR_OBUPDATE </item>
//    <item> SFDITEM_FIELD__FMC_CTR_ENDIE </item>
//    <item> SFDITEM_FIELD__FMC_CTR_ERRIE </item>
//    <item> SFDITEM_FIELD__FMC_CTR_OBWEN </item>
//    <item> SFDITEM_FIELD__FMC_CTR_LOCK </item>
//    <item> SFDITEM_FIELD__FMC_CTR_START </item>
//    <item> SFDITEM_FIELD__FMC_CTR_OBERS </item>
//    <item> SFDITEM_FIELD__FMC_CTR_OBPG </item>
//    <item> SFDITEM_FIELD__FMC_CTR_CHIPERS </item>
//    <item> SFDITEM_FIELD__FMC_CTR_PERS </item>
//    <item> SFDITEM_FIELD__FMC_CTR_PG </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FMC_ERSADR  -------------------------------
// SVD Line: 13688

unsigned int FMC_ERSADR __AT (0x40022014);



// ------------------------------  Field Item: FMC_ERSADR_ERSADR  ---------------------------------
// SVD Line: 13697

//  <item> SFDITEM_FIELD__FMC_ERSADR_ERSADR
//    <name> ERSADR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022014) Flash erase address </i>
//    <edit> 
//      <loc> ( (unsigned int)((FMC_ERSADR >> 0) & 0x0), ((FMC_ERSADR = (FMC_ERSADR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FMC_ERSADR  -----------------------------------
// SVD Line: 13688

//  <rtree> SFDITEM_REG__FMC_ERSADR
//    <name> ERSADR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022014) Flash erase address register </i>
//    <loc> ( (unsigned int)((FMC_ERSADR >> 0) & 0xFFFFFFFF), ((FMC_ERSADR = (FMC_ERSADR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FMC_ERSADR_ERSADR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FMC_OBSTS  --------------------------------
// SVD Line: 13705

unsigned int FMC_OBSTS __AT (0x4002201C);



// -------------------------------  Field Item: FMC_OBSTS_DATA1  ----------------------------------
// SVD Line: 13714

//  <item> SFDITEM_FIELD__FMC_OBSTS_DATA1
//    <name> DATA1 </name>
//    <r> 
//    <i> [Bits 31..24] RO (@ 0x4002201C) DATA1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((FMC_OBSTS >> 24) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FMC_OBSTS_DATA0  ----------------------------------
// SVD Line: 13720

//  <item> SFDITEM_FIELD__FMC_OBSTS_DATA0
//    <name> DATA0 </name>
//    <r> 
//    <i> [Bits 23..16] RO (@ 0x4002201C) DATA0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((FMC_OBSTS >> 16) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FMC_OBSTS_VDDA_DET  ---------------------------------
// SVD Line: 13726

//  <item> SFDITEM_FIELD__FMC_OBSTS_VDDA_DET
//    <name> VDDA_DET </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x4002201C) VDDA_DET </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_OBSTS ) </loc>
//      <o.13..13> VDDA_DET
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FMC_OBSTS_nBOOT1  ----------------------------------
// SVD Line: 13732

//  <item> SFDITEM_FIELD__FMC_OBSTS_nBOOT1
//    <name> nBOOT1 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x4002201C) nBOOT1 </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_OBSTS ) </loc>
//      <o.12..12> nBOOT1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FMC_OBSTS_nRST_PWD  ---------------------------------
// SVD Line: 13738

//  <item> SFDITEM_FIELD__FMC_OBSTS_nRST_PWD
//    <name> nRST_PWD </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x4002201C) nRST_PWD </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_OBSTS ) </loc>
//      <o.10..10> nRST_PWD
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FMC_OBSTS_nRST_DSM  ---------------------------------
// SVD Line: 13744

//  <item> SFDITEM_FIELD__FMC_OBSTS_nRST_DSM
//    <name> nRST_DSM </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4002201C) nRST_DSM </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_OBSTS ) </loc>
//      <o.9..9> nRST_DSM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FMC_OBSTS_FWDT_AO  ---------------------------------
// SVD Line: 13750

//  <item> SFDITEM_FIELD__FMC_OBSTS_FWDT_AO
//    <name> FWDT_AO </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x4002201C) FWDT_AO </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_OBSTS ) </loc>
//      <o.8..8> FWDT_AO
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FMC_OBSTS_RPROT  ----------------------------------
// SVD Line: 13756

//  <item> SFDITEM_FIELD__FMC_OBSTS_RPROT
//    <name> RPROT </name>
//    <r> 
//    <i> [Bits 2..1] RO (@ 0x4002201C) RPROT </i>
//    <edit> 
//      <loc> ( (unsigned char)((FMC_OBSTS >> 1) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FMC_OBSTS_OBERR  ----------------------------------
// SVD Line: 13762

//  <item> SFDITEM_FIELD__FMC_OBSTS_OBERR
//    <name> OBERR </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4002201C) Option byte error </i>
//    <check> 
//      <loc> ( (unsigned int) FMC_OBSTS ) </loc>
//      <o.0..0> OBERR
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FMC_OBSTS  -----------------------------------
// SVD Line: 13705

//  <rtree> SFDITEM_REG__FMC_OBSTS
//    <name> OBSTS </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4002201C) Option byte status register </i>
//    <loc> ( (unsigned int)((FMC_OBSTS >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__FMC_OBSTS_DATA1 </item>
//    <item> SFDITEM_FIELD__FMC_OBSTS_DATA0 </item>
//    <item> SFDITEM_FIELD__FMC_OBSTS_VDDA_DET </item>
//    <item> SFDITEM_FIELD__FMC_OBSTS_nBOOT1 </item>
//    <item> SFDITEM_FIELD__FMC_OBSTS_nRST_PWD </item>
//    <item> SFDITEM_FIELD__FMC_OBSTS_nRST_DSM </item>
//    <item> SFDITEM_FIELD__FMC_OBSTS_FWDT_AO </item>
//    <item> SFDITEM_FIELD__FMC_OBSTS_RPROT </item>
//    <item> SFDITEM_FIELD__FMC_OBSTS_OBERR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FMC_WPSTS  --------------------------------
// SVD Line: 13770

unsigned int FMC_WPSTS __AT (0x40022020);



// ------------------------------  Field Item: FMC_WPSTS_WPROT0  ----------------------------------
// SVD Line: 13779

//  <item> SFDITEM_FIELD__FMC_WPSTS_WPROT0
//    <name> WPROT0 </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40022020) Write protect byte 0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((FMC_WPSTS >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FMC_WPSTS_WPROT1  ----------------------------------
// SVD Line: 13785

//  <item> SFDITEM_FIELD__FMC_WPSTS_WPROT1
//    <name> WPROT1 </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x40022020) Write protect byte 1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((FMC_WPSTS >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FMC_WPSTS  -----------------------------------
// SVD Line: 13770

//  <rtree> SFDITEM_REG__FMC_WPSTS
//    <name> WPSTS </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40022020) Write protection status register </i>
//    <loc> ( (unsigned int)((FMC_WPSTS >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__FMC_WPSTS_WPROT0 </item>
//    <item> SFDITEM_FIELD__FMC_WPSTS_WPROT1 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: FMC  --------------------------------------
// SVD Line: 13491

//  <view> FMC
//    <name> FMC </name>
//    <item> SFDITEM_REG__FMC_WCR </item>
//    <item> SFDITEM_REG__FMC_CCODE </item>
//    <item> SFDITEM_REG__FMC_OBCCODE </item>
//    <item> SFDITEM_REG__FMC_STS </item>
//    <item> SFDITEM_REG__FMC_CTR </item>
//    <item> SFDITEM_REG__FMC_ERSADR </item>
//    <item> SFDITEM_REG__FMC_OBSTS </item>
//    <item> SFDITEM_REG__FMC_WPSTS </item>
//  </view>
//  


// ------------------------------  Register Item Address: DBG_ID  ---------------------------------
// SVD Line: 13806

unsigned int DBG_ID __AT (0x40015800);



// --------------------------------  Field Item: DBG_ID_DEV_ID  -----------------------------------
// SVD Line: 13815

//  <item> SFDITEM_FIELD__DBG_ID_DEV_ID
//    <name> DEV_ID </name>
//    <r> 
//    <i> [Bits 11..0] RO (@ 0x40015800) Device Identifier </i>
//    <edit> 
//      <loc> ( (unsigned short)((DBG_ID >> 0) & 0xFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DBG_ID_REV_ID  -----------------------------------
// SVD Line: 13821

//  <item> SFDITEM_FIELD__DBG_ID_REV_ID
//    <name> REV_ID </name>
//    <r> 
//    <i> [Bits 31..16] RO (@ 0x40015800) Revision identifier </i>
//    <edit> 
//      <loc> ( (unsigned short)((DBG_ID >> 16) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: DBG_ID  -------------------------------------
// SVD Line: 13806

//  <rtree> SFDITEM_REG__DBG_ID
//    <name> ID </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40015800) MCU Device ID Code Register </i>
//    <loc> ( (unsigned int)((DBG_ID >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DBG_ID_DEV_ID </item>
//    <item> SFDITEM_FIELD__DBG_ID_REV_ID </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DBG_LPWCFG  -------------------------------
// SVD Line: 13829

unsigned int DBG_LPWCFG __AT (0x40015804);



// ----------------------------  Field Item: DBG_LPWCFG_DSM_DBGEN  --------------------------------
// SVD Line: 13839

//  <item> SFDITEM_FIELD__DBG_LPWCFG_DSM_DBGEN
//    <name> DSM_DBGEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40015804) Debug Deep Sleep Mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_LPWCFG ) </loc>
//      <o.1..1> DSM_DBGEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBG_LPWCFG_PWD_DBGEN  --------------------------------
// SVD Line: 13845

//  <item> SFDITEM_FIELD__DBG_LPWCFG_PWD_DBGEN
//    <name> PWD_DBGEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40015804) Debug Down Power Mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_LPWCFG ) </loc>
//      <o.2..2> PWD_DBGEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: DBG_LPWCFG  -----------------------------------
// SVD Line: 13829

//  <rtree> SFDITEM_REG__DBG_LPWCFG
//    <name> LPWCFG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015804) Debug support for low power  configuration register </i>
//    <loc> ( (unsigned int)((DBG_LPWCFG >> 0) & 0xFFFFFFFF), ((DBG_LPWCFG = (DBG_LPWCFG & ~(0x6UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x6) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBG_LPWCFG_DSM_DBGEN </item>
//    <item> SFDITEM_FIELD__DBG_LPWCFG_PWD_DBGEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DBG_APB1CFG  -------------------------------
// SVD Line: 13853

unsigned int DBG_APB1CFG __AT (0x40015808);



// -------------------------  Field Item: DBG_APB1CFG_TIM2_DBG_PAUSE  -----------------------------
// SVD Line: 13863

//  <item> SFDITEM_FIELD__DBG_APB1CFG_TIM2_DBG_PAUSE
//    <name> TIM2_DBG_PAUSE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40015808) TIM2 counter paused when system is  in debug mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB1CFG ) </loc>
//      <o.0..0> TIM2_DBG_PAUSE
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBG_APB1CFG_TIM3_DBG_PAUSE  -----------------------------
// SVD Line: 13870

//  <item> SFDITEM_FIELD__DBG_APB1CFG_TIM3_DBG_PAUSE
//    <name> TIM3_DBG_PAUSE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40015808) TIM3 counter paused when system is  in debug mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB1CFG ) </loc>
//      <o.1..1> TIM3_DBG_PAUSE
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBG_APB1CFG_TIM6_DBG_PAUSE  -----------------------------
// SVD Line: 13877

//  <item> SFDITEM_FIELD__DBG_APB1CFG_TIM6_DBG_PAUSE
//    <name> TIM6_DBG_PAUSE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40015808) TIM6 counter paused when system  is in debug mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB1CFG ) </loc>
//      <o.4..4> TIM6_DBG_PAUSE
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBG_APB1CFG_TIM14_DBG_PAUSE  ----------------------------
// SVD Line: 13884

//  <item> SFDITEM_FIELD__DBG_APB1CFG_TIM14_DBG_PAUSE
//    <name> TIM14_DBG_PAUSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40015808) TIM14 counter when system is in  debug mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB1CFG ) </loc>
//      <o.8..8> TIM14_DBG_PAUSE
//    </check>
//  </item>
//  


// --------------------------  Field Item: DBG_APB1CFG_RTC_DBG_PAUSE  -----------------------------
// SVD Line: 13891

//  <item> SFDITEM_FIELD__DBG_APB1CFG_RTC_DBG_PAUSE
//    <name> RTC_DBG_PAUSE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40015808) RTC paused when system is in  debug mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB1CFG ) </loc>
//      <o.10..10> RTC_DBG_PAUSE
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBG_APB1CFG_WWDT_DBG_PAUSE  -----------------------------
// SVD Line: 13898

//  <item> SFDITEM_FIELD__DBG_APB1CFG_WWDT_DBG_PAUSE
//    <name> WWDT_DBG_PAUSE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40015808) window watchdog paused when system  is in debug mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB1CFG ) </loc>
//      <o.11..11> WWDT_DBG_PAUSE
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBG_APB1CFG_FWDT_DBG_PAUSE  -----------------------------
// SVD Line: 13905

//  <item> SFDITEM_FIELD__DBG_APB1CFG_FWDT_DBG_PAUSE
//    <name> FWDT_DBG_PAUSE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40015808) Free watchdog paused when system  is in debug mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB1CFG ) </loc>
//      <o.12..12> FWDT_DBG_PAUSE
//    </check>
//  </item>
//  


// ----------------------  Field Item: DBG_APB1CFG_I2C1_SMBUS_DBG_PAUSE  --------------------------
// SVD Line: 13912

//  <item> SFDITEM_FIELD__DBG_APB1CFG_I2C1_SMBUS_DBG_PAUSE
//    <name> I2C1_SMBUS_DBG_PAUSE </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40015808) SMBUS timeout counter paused when  system is in debug mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB1CFG ) </loc>
//      <o.21..21> I2C1_SMBUS_DBG_PAUSE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: DBG_APB1CFG  ----------------------------------
// SVD Line: 13853

//  <rtree> SFDITEM_REG__DBG_APB1CFG
//    <name> APB1CFG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015808) Debug support for apb1 peripherals  configuration register </i>
//    <loc> ( (unsigned int)((DBG_APB1CFG >> 0) & 0xFFFFFFFF), ((DBG_APB1CFG = (DBG_APB1CFG & ~(0x201D13UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x201D13) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBG_APB1CFG_TIM2_DBG_PAUSE </item>
//    <item> SFDITEM_FIELD__DBG_APB1CFG_TIM3_DBG_PAUSE </item>
//    <item> SFDITEM_FIELD__DBG_APB1CFG_TIM6_DBG_PAUSE </item>
//    <item> SFDITEM_FIELD__DBG_APB1CFG_TIM14_DBG_PAUSE </item>
//    <item> SFDITEM_FIELD__DBG_APB1CFG_RTC_DBG_PAUSE </item>
//    <item> SFDITEM_FIELD__DBG_APB1CFG_WWDT_DBG_PAUSE </item>
//    <item> SFDITEM_FIELD__DBG_APB1CFG_FWDT_DBG_PAUSE </item>
//    <item> SFDITEM_FIELD__DBG_APB1CFG_I2C1_SMBUS_DBG_PAUSE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DBG_APB2CFG  -------------------------------
// SVD Line: 13921

unsigned int DBG_APB2CFG __AT (0x4001580C);



// -------------------------  Field Item: DBG_APB2CFG_TIM1_DBG_PAUSE  -----------------------------
// SVD Line: 13931

//  <item> SFDITEM_FIELD__DBG_APB2CFG_TIM1_DBG_PAUSE
//    <name> TIM1_DBG_PAUSE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001580C) TIM1 counter paused when system  is in debug mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB2CFG ) </loc>
//      <o.11..11> TIM1_DBG_PAUSE
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBG_APB2CFG_TIM15_DBG_PAUSE  ----------------------------
// SVD Line: 13938

//  <item> SFDITEM_FIELD__DBG_APB2CFG_TIM15_DBG_PAUSE
//    <name> TIM15_DBG_PAUSE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4001580C) TIM15 counter paused when system  is in debug mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB2CFG ) </loc>
//      <o.16..16> TIM15_DBG_PAUSE
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBG_APB2CFG_TIM16_DBG_PAUSE  ----------------------------
// SVD Line: 13945

//  <item> SFDITEM_FIELD__DBG_APB2CFG_TIM16_DBG_PAUSE
//    <name> TIM16_DBG_PAUSE </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4001580C) TIM16 counter paused when system is  in debug mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB2CFG ) </loc>
//      <o.17..17> TIM16_DBG_PAUSE
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBG_APB2CFG_TIM17_DBG_PAUSE  ----------------------------
// SVD Line: 13952

//  <item> SFDITEM_FIELD__DBG_APB2CFG_TIM17_DBG_PAUSE
//    <name> TIM17_DBG_PAUSE </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4001580C) TIM17 counter paused when system is  in debug mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB2CFG ) </loc>
//      <o.18..18> TIM17_DBG_PAUSE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: DBG_APB2CFG  ----------------------------------
// SVD Line: 13921

//  <rtree> SFDITEM_REG__DBG_APB2CFG
//    <name> APB2CFG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001580C) Debug support for apb2 peripherals  configuration register </i>
//    <loc> ( (unsigned int)((DBG_APB2CFG >> 0) & 0xFFFFFFFF), ((DBG_APB2CFG = (DBG_APB2CFG & ~(0x70800UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70800) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBG_APB2CFG_TIM1_DBG_PAUSE </item>
//    <item> SFDITEM_FIELD__DBG_APB2CFG_TIM15_DBG_PAUSE </item>
//    <item> SFDITEM_FIELD__DBG_APB2CFG_TIM16_DBG_PAUSE </item>
//    <item> SFDITEM_FIELD__DBG_APB2CFG_TIM17_DBG_PAUSE </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DBG  --------------------------------------
// SVD Line: 13795

//  <view> DBG
//    <name> DBG </name>
//    <item> SFDITEM_REG__DBG_ID </item>
//    <item> SFDITEM_REG__DBG_LPWCFG </item>
//    <item> SFDITEM_REG__DBG_APB1CFG </item>
//    <item> SFDITEM_REG__DBG_APB2CFG </item>
//  </view>
//  


// -----------------------------   IRQ Num definition: CS32F031x  ---------------------------------
// SVD Line: 4



// ------------------------------------------------------------------------------------------------
// -----                              Interrupt Number Definition                             -----
// ------------------------------------------------------------------------------------------------



// --------------------------  CS32F031x Specific Interrupt Numbers  ------------------------------

//  <qitem> WWDT_IRQ
//    <name> WWDT </name>
//    <i> Window Watchdog Timer interrupt </i>
//    <loc> 16 </loc>
//  </qitem>
//  
//  <qitem> LVD_IRQ
//    <name> LVD </name>
//    <i> LVD through EXTI line detection </i>
//    <loc> 17 </loc>
//  </qitem>
//  
//  <qitem> RTC_IRQ
//    <name> RTC </name>
//    <i> RTC global interrupt </i>
//    <loc> 18 </loc>
//  </qitem>
//  
//  <qitem> FLASH_IRQ
//    <name> FLASH </name>
//    <i> Flash global interrupt </i>
//    <loc> 19 </loc>
//  </qitem>
//  
//  <qitem> RCU_IRQ
//    <name> RCU </name>
//    <i> RCU global interrupt </i>
//    <loc> 20 </loc>
//  </qitem>
//  
//  <qitem> EXTI0_1_IRQ
//    <name> EXTI0_1 </name>
//    <i> EXTI Line[1:0] interrupts </i>
//    <loc> 21 </loc>
//  </qitem>
//  
//  <qitem> EXTI2_3_IRQ
//    <name> EXTI2_3 </name>
//    <i> EXTI Line[3:2] interrupts </i>
//    <loc> 22 </loc>
//  </qitem>
//  
//  <qitem> EXTI4_15_IRQ
//    <name> EXTI4_15 </name>
//    <i> EXTI Line15 and EXTI4 interrupts </i>
//    <loc> 23 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel1_IRQ
//    <name> DMA1_Channel1 </name>
//    <i> DMA channel 1 interrupt </i>
//    <loc> 25 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel2_3_IRQ
//    <name> DMA1_Channel2_3 </name>
//    <i> DMA channel 2 and 3 interrupts </i>
//    <loc> 26 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel4_5_IRQ
//    <name> DMA1_Channel4_5 </name>
//    <i> DMA channel 4 and 5 interrupts </i>
//    <loc> 27 </loc>
//  </qitem>
//  
//  <qitem> ADC_COMP_IRQ
//    <name> ADC_COMP </name>
//    <i> ADC and comparator 1 and 2 </i>
//    <loc> 28 </loc>
//  </qitem>
//  
//  <qitem> TIM1_BRK_UP_TRG_COM_IRQ
//    <name> TIM1_BRK_UP_TRG_COM </name>
//    <i> TIM1 Break, Update, Trigger and Commutation </i>
//    <loc> 29 </loc>
//  </qitem>
//  
//  <qitem> TIM1_CC_IRQ
//    <name> TIM1_CC </name>
//    <i> TIM1 Capture Compare interrupt </i>
//    <loc> 30 </loc>
//  </qitem>
//  
//  <qitem> TIM2_IRQ
//    <name> TIM2 </name>
//    <i> TIM2 global interrupt </i>
//    <loc> 31 </loc>
//  </qitem>
//  
//  <qitem> TIM3_IRQ
//    <name> TIM3 </name>
//    <i> TIM3 global interrupt </i>
//    <loc> 32 </loc>
//  </qitem>
//  
//  <qitem> TIM6_IRQ
//    <name> TIM6 </name>
//    <i> TIM6 global interrupt </i>
//    <loc> 33 </loc>
//  </qitem>
//  
//  <qitem> TIM14_IRQ
//    <name> TIM14 </name>
//    <i> TIM14 global interrupt </i>
//    <loc> 35 </loc>
//  </qitem>
//  
//  <qitem> TIM15_IRQ
//    <name> TIM15 </name>
//    <i> TIM15 global interrupt </i>
//    <loc> 36 </loc>
//  </qitem>
//  
//  <qitem> TIM16_IRQ
//    <name> TIM16 </name>
//    <i> TIM16 global interrupt </i>
//    <loc> 37 </loc>
//  </qitem>
//  
//  <qitem> TIM17_IRQ
//    <name> TIM17 </name>
//    <i> TIM17 global interrupt </i>
//    <loc> 38 </loc>
//  </qitem>
//  
//  <qitem> I2C1_IRQ
//    <name> I2C1 </name>
//    <i> I2C1 global interrupt </i>
//    <loc> 39 </loc>
//  </qitem>
//  
//  <qitem> I2C2_IRQ
//    <name> I2C2 </name>
//    <i> I2C2 global interrupt </i>
//    <loc> 40 </loc>
//  </qitem>
//  
//  <qitem> SPI1_IRQ
//    <name> SPI1 </name>
//    <i> SPI1_global_interrupt </i>
//    <loc> 41 </loc>
//  </qitem>
//  
//  <qitem> SPI2_IRQ
//    <name> SPI2 </name>
//    <i> SPI2 global interrupt </i>
//    <loc> 42 </loc>
//  </qitem>
//  
//  <qitem> USART1_IRQ
//    <name> USART1 </name>
//    <i> USART1 global interrupt </i>
//    <loc> 43 </loc>
//  </qitem>
//  
//  <qitem> USART2_IRQ
//    <name> USART2 </name>
//    <i> USART2 global interrupt </i>
//    <loc> 44 </loc>
//  </qitem>
//  
//  <qitem> USART3_8_IRQ
//    <name> USART3_8 </name>
//    <i> USART3_8 global interrupt </i>
//    <loc> 45 </loc>
//  </qitem>
//  
//  <irqtable> CS32F031x_IRQTable
//    <name> CS32F031x Interrupt Table </name>
//    <qitem> WWDT_IRQ </qitem>
//    <qitem> LVD_IRQ </qitem>
//    <qitem> RTC_IRQ </qitem>
//    <qitem> FLASH_IRQ </qitem>
//    <qitem> RCU_IRQ </qitem>
//    <qitem> EXTI0_1_IRQ </qitem>
//    <qitem> EXTI2_3_IRQ </qitem>
//    <qitem> EXTI4_15_IRQ </qitem>
//    <qitem> DMA1_Channel1_IRQ </qitem>
//    <qitem> DMA1_Channel2_3_IRQ </qitem>
//    <qitem> DMA1_Channel4_5_IRQ </qitem>
//    <qitem> ADC_COMP_IRQ </qitem>
//    <qitem> TIM1_BRK_UP_TRG_COM_IRQ </qitem>
//    <qitem> TIM1_CC_IRQ </qitem>
//    <qitem> TIM2_IRQ </qitem>
//    <qitem> TIM3_IRQ </qitem>
//    <qitem> TIM6_IRQ </qitem>
//    <qitem> TIM14_IRQ </qitem>
//    <qitem> TIM15_IRQ </qitem>
//    <qitem> TIM16_IRQ </qitem>
//    <qitem> TIM17_IRQ </qitem>
//    <qitem> I2C1_IRQ </qitem>
//    <qitem> I2C2_IRQ </qitem>
//    <qitem> SPI1_IRQ </qitem>
//    <qitem> SPI2_IRQ </qitem>
//    <qitem> USART1_IRQ </qitem>
//    <qitem> USART2_IRQ </qitem>
//    <qitem> USART3_8_IRQ </qitem>
//  </irqtable>


// ------------------------------------   Menu: CS32F031x  ----------------------------------------
// SVD Line: 4



// ------------------------------  Peripheral Menu: 'CS32F031x'  ----------------------------------



// ------------------------------------------------------------------------------------------------
// -----                                       Main Menu                                      -----
// ------------------------------------------------------------------------------------------------

//  <b> ADC
//    <m> ADC </m>
//  </b>
//  
//  <b> CRC
//    <m> CRC </m>
//  </b>
//  
//  <b> DBG
//    <m> DBG </m>
//  </b>
//  
//  <b> DMA
//    <m> DMA </m>
//  </b>
//  
//  <b> EXTI
//    <m> EXTI </m>
//  </b>
//  
//  <b> FMC
//    <m> FMC </m>
//  </b>
//  
//  <b> FWDT
//    <m> FWDT </m>
//  </b>
//  
//  <b> GPIO
//    <m> GPIOA </m>
//    <m> GPIOB </m>
//    <m> GPIOC </m>
//    <m> GPIOD </m>
//    <m> GPIOE </m>
//    <m> GPIOF </m>
//  </b>
//  
//  <b> I2C
//    <m> I2C1 </m>
//    <m> I2C2 </m>
//  </b>
//  
//  <b> NVIC
//    <m> NVIC </m>
//  </b>
//  
//  <b> PMU
//    <m> PMU </m>
//  </b>
//  
//  <b> RCU
//    <m> RCU </m>
//  </b>
//  
//  <b> RTC
//    <m> RTC </m>
//  </b>
//  
//  <b> SPI
//    <m> SPI1 </m>
//    <m> SPI2 </m>
//  </b>
//  
//  <b> SYSCFG
//    <m> SYSCFG </m>
//  </b>
//  
//  <b> TIM
//    <m> TIM1 </m>
//    <m> TIM2 </m>
//    <m> TIM3 </m>
//    <m> TIM6 </m>
//    <m> TIM14 </m>
//    <m> TIM15 </m>
//    <m> TIM16 </m>
//    <m> TIM17 </m>
//  </b>
//  
//  <b> USART
//    <m> USART1 </m>
//    <m> USART2 </m>
//    <m> USART3 </m>
//    <m> USART4 </m>
//    <m> USART5 </m>
//    <m> USART6 </m>
//    <m> USART7 </m>
//    <m> USART8 </m>
//  </b>
//  
//  <b> WWDT
//    <m> WWDT </m>
//  </b>
//  
