## Verilog设计的目标

构建计算机系统的**底层逻辑**，Verilog设计是**底层硬件机制**的实现，底层足够好，上层的OS和APP才能良好运行。

## Verilog设计的本质

本质是**将代码转换为硬布线**，提高开发人员的开发效率，但是本质还是**硬布线设计**，因此，有的时候直接使用代码转换，会造成**性能损失**，真正的硬件设计，不能完全依赖于Verilog以及相关IP核，封装好的通用芯片往往比定制的速度要慢，这与python速度比C语言慢是一个道理。

因此，对于**Verilog代码与硬布线的转换**也应有所了解。例如乘法器，可以直接使用**X**完成，但是，它在CPU中不能直接用，否则严重钳制性能提升，因为它比加减法慢地多，不能放在一个时钟周期完成，这个时候手写**阵列乘法器**就成了必要。

## Verilog设计的重要思路

**先有硬件图形，再有并行代码。**

回到本质，Verilog设计最终是要**设计模块**，就像你使用乐高积木搭建各种东西那样，Verilog就能调出很多零件，根据你的设计，帮你搭建好自己的王国。

因此，我们的设计，应该，脑中有硬件大致图像，然后再用Verilog这个工具来完成设计。**这也体现了Logisim软件的重要性！**

粗暴一点说，**==Verilog只是帮助你实现你的设计的，不要把它的自动化看地那么重，最重要的是你要设计出好的结构！==**

## 重要的思维方式

**如何利用Verilog，更好地搭建属于自己的城堡？**

这个世界！你可以尽情发挥自己的想象力，创造出一个属于自己的无限世界！乐高玩具也是如此，事实上，只要你的想象力足够丰富，可以使用已有零件创造出几乎任何东西！

## Verilog的并行操作







## Vivado操作

分频器，将100MHz频率，只使用其中一部分比如50MHz

IP核创建与使用

