基于xilinx 40g/50g Ethernet Subsystem IP核进行设计
设计框图如下：
![summary](./pic/summary.png)

详细设计说明参考：
https://blog.csdn.net/m0_56222647/article/details/138030480?spm=1001.2014.3001.5501