//////////////////////////////////////////////////////////////////////////////////
// d_CS_evaluation_matrices.v for Cosmos OpenSSD
// Copyright (c) 2015 Hanyang University ENC Lab.
// Contributed by Jinwoo Jeong <jwjeong@enc.hanyang.ac.kr>
//                Ilyong Jung <iyjung@enc.hanyang.ac.kr>
//                Yong Ho Song <yhsong@enc.hanyang.ac.kr>
//
// This file is part of Cosmos OpenSSD.
//
// Cosmos OpenSSD is free software; you can redistribute it and/or modify
// it under the terms of the GNU General Public License as published by
// the Free Software Foundation; either version 3, or (at your option)
// any later version.
//
// Cosmos OpenSSD is distributed in the hope that it will be useful,
// but WITHOUT ANY WARRANTY; without even the implied warranty of
// MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.
// See the GNU General Public License for more details.
//
// You should have received a copy of the GNU General Public License
// along with Cosmos OpenSSD; see the file COPYING.
// If not, see <http://www.gnu.org/licenses/>. 
//////////////////////////////////////////////////////////////////////////////////

//////////////////////////////////////////////////////////////////////////////////
// Company: ENC Lab. <http://enc.hanyang.ac.kr>
// Engineer: Jinwoo Jeong <jwjeong@enc.hanyang.ac.kr>
//           Ilyong Jung <iyjung@enc.hanyang.ac.kr>
// 
// Project Name: Cosmos OpenSSD
// Design Name: BCH Page Decoder
// Module Name: d_CS_shortening_matrix_alpha_to***, d_CS_evaluation_matrix_slot_***_alpha_to_***
// File Name: d_CS_evaluation_matrices.v
//
// Version: v1.0.1-256B_T14
//
// Description: 
//   - shortening matrix for BCH decoder: Chien search (CS)
//   - evaluation matrix for BCH decoder: Chien search (CS)
//   - for data area
//////////////////////////////////////////////////////////////////////////////////

//////////////////////////////////////////////////////////////////////////////////
// Revision History:
//
// * v1.0.1
//   - minor modification for releasing
//
// * v1.0.0
//   - first draft
//////////////////////////////////////////////////////////////////////////////////

`include "d_CS_parameters.vh"
`timescale 1ns / 1ps

	/////////////////////////////////////////////
	////////// GENERATED BY C PROGRAMA //////////
	/////
	///
	
	// This file was generated by C program.
	
	// total: 14
	
	                                          ///
	                                        /////	
	////////// GENERATED BY C PROGRAMA //////////
	/////////////////////////////////////////////

module d_CS_shortening_matrix_alpha_to_001(i_in, o_out); // shortened by alpha_to_1879, 1879

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[5] ^ i_in[6] ^ i_in[7];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[6] ^ i_in[7] ^ i_in[8];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[11] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[9] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_shortening_matrix_alpha_to_002(i_in, o_out); // shortened by alpha_to_1879, 3758

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[2] ^ i_in[5] ^ i_in[7];
    assign o_out[1] = i_in[0] ^ i_in[3] ^ i_in[6] ^ i_in[8];
    assign o_out[2] = i_in[1] ^ i_in[4] ^ i_in[7] ^ i_in[9];
    assign o_out[3] = i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[4] = i_in[2] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[3] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[4] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[2] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[1] ^ i_in[3] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[9] = i_in[2] ^ i_in[4] ^ i_in[9] ^ i_in[10];
    assign o_out[10] = i_in[0] ^ i_in[3] ^ i_in[5] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[1] ^ i_in[4] ^ i_in[6] ^ i_in[11];
endmodule

module d_CS_shortening_matrix_alpha_to_003(i_in, o_out); // shortened by alpha_to_1879, 1542

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[1] ^ i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[9] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10];
    assign o_out[8] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[9] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[10] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[11] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_shortening_matrix_alpha_to_004(i_in, o_out); // shortened by alpha_to_1879, 3421

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[11];
    assign o_out[1] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7];
    assign o_out[2] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8];
    assign o_out[3] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[9] ^ i_in[11];
    assign o_out[6] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[10];
    assign o_out[7] = i_in[1] ^ i_in[6] ^ i_in[7];
    assign o_out[8] = i_in[0] ^ i_in[2] ^ i_in[7] ^ i_in[8];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[8] ^ i_in[9];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[9] ^ i_in[10];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_shortening_matrix_alpha_to_005(i_in, o_out); // shortened by alpha_to_1879, 1205

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[3] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[1] ^ i_in[4] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[9] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[10] = i_in[1] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[11] = i_in[2] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_shortening_matrix_alpha_to_006(i_in, o_out); // shortened by alpha_to_1879, 3084

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[1] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[2] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[4] = i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[10];
    assign o_out[5] = i_in[0] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[11];
    assign o_out[6] = i_in[1] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10];
    assign o_out[7] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9];
    assign o_out[8] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[10] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[11] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
endmodule

module d_CS_shortening_matrix_alpha_to_007(i_in, o_out); // shortened by alpha_to_1879, 868

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[1] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[2] = i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[3] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[10];
endmodule

module d_CS_shortening_matrix_alpha_to_008(i_in, o_out); // shortened by alpha_to_1879, 2747

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[3] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[1] = i_in[1] ^ i_in[4] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[8] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[11];
    assign o_out[7] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[10];
    assign o_out[8] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[3] ^ i_in[6] ^ i_in[7];
    assign o_out[10] = i_in[1] ^ i_in[4] ^ i_in[7] ^ i_in[8];
    assign o_out[11] = i_in[2] ^ i_in[5] ^ i_in[8] ^ i_in[9];
endmodule

module d_CS_shortening_matrix_alpha_to_009(i_in, o_out); // shortened by alpha_to_1879, 531

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[3] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[1] = i_in[4] ^ i_in[9] ^ i_in[10];
    assign o_out[2] = i_in[5] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[3] ^ i_in[6] ^ i_in[8] ^ i_in[9];
    assign o_out[4] = i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[6] = i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[7] = i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[1] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[2] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_shortening_matrix_alpha_to_010(i_in, o_out); // shortened by alpha_to_1879, 2410

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[3] ^ i_in[7] ^ i_in[8];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[8] ^ i_in[9];
    assign o_out[2] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[9] ^ i_in[10];
    assign o_out[3] = i_in[2] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[10];
    assign o_out[6] = i_in[1] ^ i_in[11];
    assign o_out[7] = i_in[2] ^ i_in[3] ^ i_in[7] ^ i_in[8];
    assign o_out[8] = i_in[3] ^ i_in[4] ^ i_in[8] ^ i_in[9];
    assign o_out[9] = i_in[0] ^ i_in[4] ^ i_in[5] ^ i_in[9] ^ i_in[10];
    assign o_out[10] = i_in[1] ^ i_in[5] ^ i_in[6] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[2] ^ i_in[6] ^ i_in[7] ^ i_in[11];
endmodule

module d_CS_shortening_matrix_alpha_to_011(i_in, o_out); // shortened by alpha_to_1879, 194

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7];
    assign o_out[1] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[3] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[7] = i_in[1] ^ i_in[2] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[2] ^ i_in[3] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[3] ^ i_in[4];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5];
    assign o_out[11] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6];
endmodule

module d_CS_shortening_matrix_alpha_to_012(i_in, o_out); // shortened by alpha_to_1879, 2073

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[2] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[1] ^ i_in[2] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[8] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8];
    assign o_out[8] = i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[9] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[10] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
endmodule

module d_CS_shortening_matrix_alpha_to_013(i_in, o_out); // shortened by alpha_to_1879, 3952

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[10];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4];
    assign o_out[3] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[10];
    assign o_out[4] = i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8];
    assign o_out[7] = i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[9] ^ i_in[11];
endmodule

module d_CS_shortening_matrix_alpha_to_014(i_in, o_out); // shortened by alpha_to_1879, 1736

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[1] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[2] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[2] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[3] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[4] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[10];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
endmodule

	/////////////////////////////////////////////
	////////// GENERATED BY C PROGRAMA //////////
	/////
	///
	
	// This file was generated by C program.
	
	// total: 112
	
	                                          ///
	                                        /////	
	////////// GENERATED BY C PROGRAMA //////////
	/////////////////////////////////////////////

module d_CS_evaluation_matrix_slot_001_alpha_to_001(i_in, o_out); // evaluated by alpha_to_1, 1

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[11];
    assign o_out[1] = i_in[0];
    assign o_out[2] = i_in[1];
    assign o_out[3] = i_in[2] ^ i_in[11];
    assign o_out[4] = i_in[3] ^ i_in[11];
    assign o_out[5] = i_in[4];
    assign o_out[6] = i_in[5];
    assign o_out[7] = i_in[6] ^ i_in[11];
    assign o_out[8] = i_in[7];
    assign o_out[9] = i_in[8];
    assign o_out[10] = i_in[9];
    assign o_out[11] = i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_001_alpha_to_002(i_in, o_out); // evaluated by alpha_to_1, 2

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[10];
    assign o_out[1] = i_in[11];
    assign o_out[2] = i_in[0];
    assign o_out[3] = i_in[1] ^ i_in[10];
    assign o_out[4] = i_in[2] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[3] ^ i_in[11];
    assign o_out[6] = i_in[4];
    assign o_out[7] = i_in[5] ^ i_in[10];
    assign o_out[8] = i_in[6] ^ i_in[11];
    assign o_out[9] = i_in[7];
    assign o_out[10] = i_in[8];
    assign o_out[11] = i_in[9];
endmodule

module d_CS_evaluation_matrix_slot_001_alpha_to_003(i_in, o_out); // evaluated by alpha_to_1, 3

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[9];
    assign o_out[1] = i_in[10];
    assign o_out[2] = i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[9];
    assign o_out[4] = i_in[1] ^ i_in[9] ^ i_in[10];
    assign o_out[5] = i_in[2] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[3] ^ i_in[11];
    assign o_out[7] = i_in[4] ^ i_in[9];
    assign o_out[8] = i_in[5] ^ i_in[10];
    assign o_out[9] = i_in[6] ^ i_in[11];
    assign o_out[10] = i_in[7];
    assign o_out[11] = i_in[8];
endmodule

module d_CS_evaluation_matrix_slot_001_alpha_to_004(i_in, o_out); // evaluated by alpha_to_1, 4

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[8];
    assign o_out[1] = i_in[9];
    assign o_out[2] = i_in[10];
    assign o_out[3] = i_in[8] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[8] ^ i_in[9];
    assign o_out[5] = i_in[1] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[2] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[3] ^ i_in[8] ^ i_in[11];
    assign o_out[8] = i_in[4] ^ i_in[9];
    assign o_out[9] = i_in[5] ^ i_in[10];
    assign o_out[10] = i_in[6] ^ i_in[11];
    assign o_out[11] = i_in[7];
endmodule

module d_CS_evaluation_matrix_slot_001_alpha_to_005(i_in, o_out); // evaluated by alpha_to_1, 5

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[7];
    assign o_out[1] = i_in[8];
    assign o_out[2] = i_in[9];
    assign o_out[3] = i_in[7] ^ i_in[10];
    assign o_out[4] = i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[8] ^ i_in[9];
    assign o_out[6] = i_in[1] ^ i_in[9] ^ i_in[10];
    assign o_out[7] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[3] ^ i_in[8] ^ i_in[11];
    assign o_out[9] = i_in[4] ^ i_in[9];
    assign o_out[10] = i_in[5] ^ i_in[10];
    assign o_out[11] = i_in[6] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_001_alpha_to_006(i_in, o_out); // evaluated by alpha_to_1, 6

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[6] ^ i_in[11];
    assign o_out[1] = i_in[7];
    assign o_out[2] = i_in[8];
    assign o_out[3] = i_in[6] ^ i_in[9] ^ i_in[11];
    assign o_out[4] = i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[8] ^ i_in[9];
    assign o_out[7] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[3] ^ i_in[8] ^ i_in[11];
    assign o_out[10] = i_in[4] ^ i_in[9];
    assign o_out[11] = i_in[5] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_001_alpha_to_007(i_in, o_out); // evaluated by alpha_to_1, 7

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[5] ^ i_in[10];
    assign o_out[1] = i_in[6] ^ i_in[11];
    assign o_out[2] = i_in[7];
    assign o_out[3] = i_in[5] ^ i_in[8] ^ i_in[10];
    assign o_out[4] = i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[3] ^ i_in[8] ^ i_in[11];
    assign o_out[11] = i_in[4] ^ i_in[9];
endmodule

module d_CS_evaluation_matrix_slot_001_alpha_to_008(i_in, o_out); // evaluated by alpha_to_1, 8

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[4] ^ i_in[9];
    assign o_out[1] = i_in[5] ^ i_in[10];
    assign o_out[2] = i_in[6] ^ i_in[11];
    assign o_out[3] = i_in[4] ^ i_in[7] ^ i_in[9];
    assign o_out[4] = i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[5] = i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[9] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[3] ^ i_in[8] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_001_alpha_to_009(i_in, o_out); // evaluated by alpha_to_1, 9

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[3] ^ i_in[8] ^ i_in[11];
    assign o_out[1] = i_in[4] ^ i_in[9];
    assign o_out[2] = i_in[5] ^ i_in[10];
    assign o_out[3] = i_in[3] ^ i_in[6] ^ i_in[8];
    assign o_out[4] = i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[8] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[10] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_001_alpha_to_010(i_in, o_out); // evaluated by alpha_to_1, 10

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[3] ^ i_in[8] ^ i_in[11];
    assign o_out[2] = i_in[4] ^ i_in[9];
    assign o_out[3] = i_in[2] ^ i_in[5] ^ i_in[7] ^ i_in[11];
    assign o_out[4] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[6] = i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[7] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[8] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[9] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[11] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_001_alpha_to_011(i_in, o_out); // evaluated by alpha_to_1, 11

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[3] ^ i_in[8] ^ i_in[11];
    assign o_out[3] = i_in[1] ^ i_in[4] ^ i_in[6] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[5] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[7] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[8] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[9] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[10] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_001_alpha_to_012(i_in, o_out); // evaluated by alpha_to_1, 12

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[1] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[3] ^ i_in[5] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[9] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[10] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[11] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_001_alpha_to_013(i_in, o_out); // evaluated by alpha_to_1, 13

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[2] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[2] ^ i_in[4] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[6] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[7] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[10] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[11] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_001_alpha_to_014(i_in, o_out); // evaluated by alpha_to_1, 14

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[1] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[3] = i_in[1] ^ i_in[3] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[4] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[5] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[7] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[8] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[9] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[11] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
endmodule

module d_CS_evaluation_matrix_slot_002_alpha_to_001(i_in, o_out); // evaluated by alpha_to_2, 2

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[10];
    assign o_out[1] = i_in[11];
    assign o_out[2] = i_in[0];
    assign o_out[3] = i_in[1] ^ i_in[10];
    assign o_out[4] = i_in[2] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[3] ^ i_in[11];
    assign o_out[6] = i_in[4];
    assign o_out[7] = i_in[5] ^ i_in[10];
    assign o_out[8] = i_in[6] ^ i_in[11];
    assign o_out[9] = i_in[7];
    assign o_out[10] = i_in[8];
    assign o_out[11] = i_in[9];
endmodule

module d_CS_evaluation_matrix_slot_002_alpha_to_002(i_in, o_out); // evaluated by alpha_to_2, 4

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[8];
    assign o_out[1] = i_in[9];
    assign o_out[2] = i_in[10];
    assign o_out[3] = i_in[8] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[8] ^ i_in[9];
    assign o_out[5] = i_in[1] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[2] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[3] ^ i_in[8] ^ i_in[11];
    assign o_out[8] = i_in[4] ^ i_in[9];
    assign o_out[9] = i_in[5] ^ i_in[10];
    assign o_out[10] = i_in[6] ^ i_in[11];
    assign o_out[11] = i_in[7];
endmodule

module d_CS_evaluation_matrix_slot_002_alpha_to_003(i_in, o_out); // evaluated by alpha_to_2, 6

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[6] ^ i_in[11];
    assign o_out[1] = i_in[7];
    assign o_out[2] = i_in[8];
    assign o_out[3] = i_in[6] ^ i_in[9] ^ i_in[11];
    assign o_out[4] = i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[8] ^ i_in[9];
    assign o_out[7] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[3] ^ i_in[8] ^ i_in[11];
    assign o_out[10] = i_in[4] ^ i_in[9];
    assign o_out[11] = i_in[5] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_002_alpha_to_004(i_in, o_out); // evaluated by alpha_to_2, 8

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[4] ^ i_in[9];
    assign o_out[1] = i_in[5] ^ i_in[10];
    assign o_out[2] = i_in[6] ^ i_in[11];
    assign o_out[3] = i_in[4] ^ i_in[7] ^ i_in[9];
    assign o_out[4] = i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[5] = i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[9] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[3] ^ i_in[8] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_002_alpha_to_005(i_in, o_out); // evaluated by alpha_to_2, 10

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[3] ^ i_in[8] ^ i_in[11];
    assign o_out[2] = i_in[4] ^ i_in[9];
    assign o_out[3] = i_in[2] ^ i_in[5] ^ i_in[7] ^ i_in[11];
    assign o_out[4] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[6] = i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[7] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[8] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[9] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[11] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_002_alpha_to_006(i_in, o_out); // evaluated by alpha_to_2, 12

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[1] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[3] ^ i_in[5] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[9] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[10] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[11] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_002_alpha_to_007(i_in, o_out); // evaluated by alpha_to_2, 14

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[1] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[3] = i_in[1] ^ i_in[3] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[4] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[5] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[7] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[8] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[9] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[11] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
endmodule

module d_CS_evaluation_matrix_slot_002_alpha_to_008(i_in, o_out); // evaluated by alpha_to_2, 16

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[1] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[2] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[3] = i_in[1] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[6] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[9] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[10] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[11] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_002_alpha_to_009(i_in, o_out); // evaluated by alpha_to_2, 18

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[1] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[3] = i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[11] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9];
endmodule

module d_CS_evaluation_matrix_slot_002_alpha_to_010(i_in, o_out); // evaluated by alpha_to_2, 20

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[1] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[2] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[3] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_002_alpha_to_011(i_in, o_out); // evaluated by alpha_to_2, 22

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10];
    assign o_out[5] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[8] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[9] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[10] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_002_alpha_to_012(i_in, o_out); // evaluated by alpha_to_2, 24

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[1] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[9];
    assign o_out[4] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9];
    assign o_out[6] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10];
    assign o_out[7] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[10] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[11] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_002_alpha_to_013(i_in, o_out); // evaluated by alpha_to_2, 26

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[1] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[2] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[10];
    assign o_out[6] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8];
    assign o_out[8] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[9] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[10] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_002_alpha_to_014(i_in, o_out); // evaluated by alpha_to_2, 28

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[2] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[3] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[8] ^ i_in[10];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[9] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8];
    assign o_out[10] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[11] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_003_alpha_to_001(i_in, o_out); // evaluated by alpha_to_3, 3

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[9];
    assign o_out[1] = i_in[10];
    assign o_out[2] = i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[9];
    assign o_out[4] = i_in[1] ^ i_in[9] ^ i_in[10];
    assign o_out[5] = i_in[2] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[3] ^ i_in[11];
    assign o_out[7] = i_in[4] ^ i_in[9];
    assign o_out[8] = i_in[5] ^ i_in[10];
    assign o_out[9] = i_in[6] ^ i_in[11];
    assign o_out[10] = i_in[7];
    assign o_out[11] = i_in[8];
endmodule

module d_CS_evaluation_matrix_slot_003_alpha_to_002(i_in, o_out); // evaluated by alpha_to_3, 6

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[6] ^ i_in[11];
    assign o_out[1] = i_in[7];
    assign o_out[2] = i_in[8];
    assign o_out[3] = i_in[6] ^ i_in[9] ^ i_in[11];
    assign o_out[4] = i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[8] ^ i_in[9];
    assign o_out[7] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[3] ^ i_in[8] ^ i_in[11];
    assign o_out[10] = i_in[4] ^ i_in[9];
    assign o_out[11] = i_in[5] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_003_alpha_to_003(i_in, o_out); // evaluated by alpha_to_3, 9

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[3] ^ i_in[8] ^ i_in[11];
    assign o_out[1] = i_in[4] ^ i_in[9];
    assign o_out[2] = i_in[5] ^ i_in[10];
    assign o_out[3] = i_in[3] ^ i_in[6] ^ i_in[8];
    assign o_out[4] = i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[8] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[10] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_003_alpha_to_004(i_in, o_out); // evaluated by alpha_to_3, 12

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[1] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[3] ^ i_in[5] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[9] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[10] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[11] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_003_alpha_to_005(i_in, o_out); // evaluated by alpha_to_3, 15

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[1] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[2] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[2] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[4] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[5] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[6] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[8] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[9] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[10] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_003_alpha_to_006(i_in, o_out); // evaluated by alpha_to_3, 18

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[1] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[3] = i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[11] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9];
endmodule

module d_CS_evaluation_matrix_slot_003_alpha_to_007(i_in, o_out); // evaluated by alpha_to_3, 21

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[2] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[6] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[7] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[8] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[9] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_003_alpha_to_008(i_in, o_out); // evaluated by alpha_to_3, 24

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[1] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[9];
    assign o_out[4] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9];
    assign o_out[6] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10];
    assign o_out[7] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[10] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[11] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_003_alpha_to_009(i_in, o_out); // evaluated by alpha_to_3, 27

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[1] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[2] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[3] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[8] ^ i_in[10];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[9] ^ i_in[11];
    assign o_out[6] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[10];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8];
    assign o_out[9] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[10] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[11] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_003_alpha_to_010(i_in, o_out); // evaluated by alpha_to_3, 30

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[1] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[2] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[4] = i_in[2] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[5] = i_in[0] ^ i_in[3] ^ i_in[6] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8];
endmodule

module d_CS_evaluation_matrix_slot_003_alpha_to_011(i_in, o_out); // evaluated by alpha_to_3, 33

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8];
    assign o_out[3] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[4] = i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[1] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[1] ^ i_in[2] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[2] ^ i_in[3] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[9] ^ i_in[10];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_003_alpha_to_012(i_in, o_out); // evaluated by alpha_to_3, 36

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[2] ^ i_in[3] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[9] ^ i_in[10];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9];
    assign o_out[4] = i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[6] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[7] = i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[8] = i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[1] ^ i_in[2] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_003_alpha_to_013(i_in, o_out); // evaluated by alpha_to_3, 39

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[1] ^ i_in[2] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[8] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[9] = i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[10] = i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[11] = i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_003_alpha_to_014(i_in, o_out); // evaluated by alpha_to_3, 42

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[1] = i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[2] = i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[6] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[8] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[11] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_004_alpha_to_001(i_in, o_out); // evaluated by alpha_to_4, 4

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[8];
    assign o_out[1] = i_in[9];
    assign o_out[2] = i_in[10];
    assign o_out[3] = i_in[8] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[8] ^ i_in[9];
    assign o_out[5] = i_in[1] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[2] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[3] ^ i_in[8] ^ i_in[11];
    assign o_out[8] = i_in[4] ^ i_in[9];
    assign o_out[9] = i_in[5] ^ i_in[10];
    assign o_out[10] = i_in[6] ^ i_in[11];
    assign o_out[11] = i_in[7];
endmodule

module d_CS_evaluation_matrix_slot_004_alpha_to_002(i_in, o_out); // evaluated by alpha_to_4, 8

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[4] ^ i_in[9];
    assign o_out[1] = i_in[5] ^ i_in[10];
    assign o_out[2] = i_in[6] ^ i_in[11];
    assign o_out[3] = i_in[4] ^ i_in[7] ^ i_in[9];
    assign o_out[4] = i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[5] = i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[9] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[3] ^ i_in[8] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_004_alpha_to_003(i_in, o_out); // evaluated by alpha_to_4, 12

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[1] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[3] ^ i_in[5] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[9] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[10] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[11] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_004_alpha_to_004(i_in, o_out); // evaluated by alpha_to_4, 16

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[1] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[2] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[3] = i_in[1] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[6] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[9] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[10] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[11] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_004_alpha_to_005(i_in, o_out); // evaluated by alpha_to_4, 20

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[1] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[2] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[3] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_004_alpha_to_006(i_in, o_out); // evaluated by alpha_to_4, 24

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[1] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[9];
    assign o_out[4] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9];
    assign o_out[6] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10];
    assign o_out[7] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[10] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[11] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_004_alpha_to_007(i_in, o_out); // evaluated by alpha_to_4, 28

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[2] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[3] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[8] ^ i_in[10];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[9] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8];
    assign o_out[10] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[11] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_004_alpha_to_008(i_in, o_out); // evaluated by alpha_to_4, 32

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8];
    assign o_out[2] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[1] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[6] = i_in[2] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[7] = i_in[1] ^ i_in[2] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[2] ^ i_in[3] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[9] ^ i_in[10];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_004_alpha_to_009(i_in, o_out); // evaluated by alpha_to_4, 36

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[2] ^ i_in[3] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[9] ^ i_in[10];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9];
    assign o_out[4] = i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[6] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[7] = i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[8] = i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[1] ^ i_in[2] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_004_alpha_to_010(i_in, o_out); // evaluated by alpha_to_4, 40

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[9] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[9] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[10] = i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[11] = i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_004_alpha_to_011(i_in, o_out); // evaluated by alpha_to_4, 44

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[1] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[2] = i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[10];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8];
    assign o_out[7] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[9];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[10] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_004_alpha_to_012(i_in, o_out); // evaluated by alpha_to_4, 48

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[9];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[2] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[3] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[6] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[8] ^ i_in[10];
    assign o_out[7] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[11];
    assign o_out[8] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[8];
    assign o_out[9] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[9];
    assign o_out[10] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[10];
    assign o_out[11] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_004_alpha_to_013(i_in, o_out); // evaluated by alpha_to_4, 52

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[8];
    assign o_out[1] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[9];
    assign o_out[2] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[10];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[11];
    assign o_out[4] = i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8];
    assign o_out[5] = i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[6] = i_in[0] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[7] = i_in[0] ^ i_in[3] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[1] ^ i_in[4] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_004_alpha_to_014(i_in, o_out); // evaluated by alpha_to_4, 56

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[4] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4];
    assign o_out[5] = i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5];
    assign o_out[6] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6];
    assign o_out[7] = i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[1] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[2] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[3] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_005_alpha_to_001(i_in, o_out); // evaluated by alpha_to_5, 5

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[7];
    assign o_out[1] = i_in[8];
    assign o_out[2] = i_in[9];
    assign o_out[3] = i_in[7] ^ i_in[10];
    assign o_out[4] = i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[8] ^ i_in[9];
    assign o_out[6] = i_in[1] ^ i_in[9] ^ i_in[10];
    assign o_out[7] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[3] ^ i_in[8] ^ i_in[11];
    assign o_out[9] = i_in[4] ^ i_in[9];
    assign o_out[10] = i_in[5] ^ i_in[10];
    assign o_out[11] = i_in[6] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_005_alpha_to_002(i_in, o_out); // evaluated by alpha_to_5, 10

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[3] ^ i_in[8] ^ i_in[11];
    assign o_out[2] = i_in[4] ^ i_in[9];
    assign o_out[3] = i_in[2] ^ i_in[5] ^ i_in[7] ^ i_in[11];
    assign o_out[4] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[6] = i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[7] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[8] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[9] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[11] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_005_alpha_to_003(i_in, o_out); // evaluated by alpha_to_5, 15

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[1] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[2] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[2] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[4] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[5] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[6] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[8] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[9] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[10] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_005_alpha_to_004(i_in, o_out); // evaluated by alpha_to_5, 20

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[1] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[2] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[3] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_005_alpha_to_005(i_in, o_out); // evaluated by alpha_to_5, 25

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[1] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[4] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[10];
    assign o_out[5] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9];
    assign o_out[7] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[8] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[9] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[11] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
endmodule

module d_CS_evaluation_matrix_slot_005_alpha_to_006(i_in, o_out); // evaluated by alpha_to_5, 30

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[1] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[2] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[4] = i_in[2] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[5] = i_in[0] ^ i_in[3] ^ i_in[6] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8];
endmodule

module d_CS_evaluation_matrix_slot_005_alpha_to_007(i_in, o_out); // evaluated by alpha_to_5, 35

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[9] ^ i_in[10];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[11];
    assign o_out[3] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[1] ^ i_in[2] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[2] ^ i_in[3] ^ i_in[8] ^ i_in[9] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_005_alpha_to_008(i_in, o_out); // evaluated by alpha_to_5, 40

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[9] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[9] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[10] = i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[11] = i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_005_alpha_to_009(i_in, o_out); // evaluated by alpha_to_5, 45

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[2] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[3] = i_in[0] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[10];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[11];
    assign o_out[7] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[9];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[11] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_005_alpha_to_010(i_in, o_out); // evaluated by alpha_to_5, 50

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[10];
    assign o_out[1] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[9];
    assign o_out[3] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8];
    assign o_out[4] = i_in[0] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[6] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[11];
    assign o_out[10] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[8];
    assign o_out[11] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[9];
endmodule

module d_CS_evaluation_matrix_slot_005_alpha_to_011(i_in, o_out); // evaluated by alpha_to_5, 55

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5];
    assign o_out[5] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6];
    assign o_out[6] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7];
    assign o_out[7] = i_in[0] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[1] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[2] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[3] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[1] ^ i_in[4] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_005_alpha_to_012(i_in, o_out); // evaluated by alpha_to_5, 60

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[1] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[2] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6];
    assign o_out[4] = i_in[0] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_005_alpha_to_013(i_in, o_out); // evaluated by alpha_to_5, 65

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[11];
    assign o_out[4] = i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[5] = i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
endmodule

module d_CS_evaluation_matrix_slot_005_alpha_to_014(i_in, o_out); // evaluated by alpha_to_5, 70

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7];
    assign o_out[3] = i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_006_alpha_to_001(i_in, o_out); // evaluated by alpha_to_6, 6

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[6] ^ i_in[11];
    assign o_out[1] = i_in[7];
    assign o_out[2] = i_in[8];
    assign o_out[3] = i_in[6] ^ i_in[9] ^ i_in[11];
    assign o_out[4] = i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[8] ^ i_in[9];
    assign o_out[7] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[3] ^ i_in[8] ^ i_in[11];
    assign o_out[10] = i_in[4] ^ i_in[9];
    assign o_out[11] = i_in[5] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_006_alpha_to_002(i_in, o_out); // evaluated by alpha_to_6, 12

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[1] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[3] ^ i_in[5] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[9] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[10] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[11] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_006_alpha_to_003(i_in, o_out); // evaluated by alpha_to_6, 18

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[1] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[3] = i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[11] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9];
endmodule

module d_CS_evaluation_matrix_slot_006_alpha_to_004(i_in, o_out); // evaluated by alpha_to_6, 24

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[1] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[9];
    assign o_out[4] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9];
    assign o_out[6] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10];
    assign o_out[7] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[10] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[11] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_006_alpha_to_005(i_in, o_out); // evaluated by alpha_to_6, 30

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[1] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[2] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[4] = i_in[2] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[5] = i_in[0] ^ i_in[3] ^ i_in[6] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8];
endmodule

module d_CS_evaluation_matrix_slot_006_alpha_to_006(i_in, o_out); // evaluated by alpha_to_6, 36

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[2] ^ i_in[3] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[9] ^ i_in[10];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9];
    assign o_out[4] = i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[6] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[7] = i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[8] = i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[1] ^ i_in[2] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_006_alpha_to_007(i_in, o_out); // evaluated by alpha_to_6, 42

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[1] = i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[2] = i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[6] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[8] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[11] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_006_alpha_to_008(i_in, o_out); // evaluated by alpha_to_6, 48

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[9];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[2] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[3] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[6] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[8] ^ i_in[10];
    assign o_out[7] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[11];
    assign o_out[8] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[8];
    assign o_out[9] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[9];
    assign o_out[10] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[10];
    assign o_out[11] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_006_alpha_to_009(i_in, o_out); // evaluated by alpha_to_6, 54

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[11];
    assign o_out[2] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[8];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6];
    assign o_out[5] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7];
    assign o_out[6] = i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8];
    assign o_out[7] = i_in[1] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[2] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[3] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[1] ^ i_in[4] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[9] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_006_alpha_to_010(i_in, o_out); // evaluated by alpha_to_6, 60

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[1] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[2] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6];
    assign o_out[4] = i_in[0] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_006_alpha_to_011(i_in, o_out); // evaluated by alpha_to_6, 66

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8];
endmodule

module d_CS_evaluation_matrix_slot_006_alpha_to_012(i_in, o_out); // evaluated by alpha_to_6, 72

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[11];
    assign o_out[3] = i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[7] = i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[8] = i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[9] = i_in[0] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[8] ^ i_in[9] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_006_alpha_to_013(i_in, o_out); // evaluated by alpha_to_6, 78

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[2] = i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[3] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[10] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[11] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_006_alpha_to_014(i_in, o_out); // evaluated by alpha_to_6, 84

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[1] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[9];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[9] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[10] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[11] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_007_alpha_to_001(i_in, o_out); // evaluated by alpha_to_7, 7

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[5] ^ i_in[10];
    assign o_out[1] = i_in[6] ^ i_in[11];
    assign o_out[2] = i_in[7];
    assign o_out[3] = i_in[5] ^ i_in[8] ^ i_in[10];
    assign o_out[4] = i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[3] ^ i_in[8] ^ i_in[11];
    assign o_out[11] = i_in[4] ^ i_in[9];
endmodule

module d_CS_evaluation_matrix_slot_007_alpha_to_002(i_in, o_out); // evaluated by alpha_to_7, 14

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[1] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[3] = i_in[1] ^ i_in[3] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[4] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[5] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[7] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[8] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[9] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[11] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
endmodule

module d_CS_evaluation_matrix_slot_007_alpha_to_003(i_in, o_out); // evaluated by alpha_to_7, 21

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[2] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[6] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[7] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[8] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[9] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_007_alpha_to_004(i_in, o_out); // evaluated by alpha_to_7, 28

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[2] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[3] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[8] ^ i_in[10];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[9] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8];
    assign o_out[10] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[11] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_007_alpha_to_005(i_in, o_out); // evaluated by alpha_to_7, 35

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[9] ^ i_in[10];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[11];
    assign o_out[3] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[1] ^ i_in[2] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[2] ^ i_in[3] ^ i_in[8] ^ i_in[9] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_007_alpha_to_006(i_in, o_out); // evaluated by alpha_to_7, 42

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[1] = i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[2] = i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[6] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[8] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[11] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_007_alpha_to_007(i_in, o_out); // evaluated by alpha_to_7, 49

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[9];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[6] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[7] = i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[11];
    assign o_out[9] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[8];
    assign o_out[10] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[9];
    assign o_out[11] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_007_alpha_to_008(i_in, o_out); // evaluated by alpha_to_7, 56

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[4] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4];
    assign o_out[5] = i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5];
    assign o_out[6] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6];
    assign o_out[7] = i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[1] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[2] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[3] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_007_alpha_to_009(i_in, o_out); // evaluated by alpha_to_7, 63

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3];
    assign o_out[4] = i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_007_alpha_to_010(i_in, o_out); // evaluated by alpha_to_7, 70

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7];
    assign o_out[3] = i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_007_alpha_to_011(i_in, o_out); // evaluated by alpha_to_7, 77

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[1] = i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[2] = i_in[0] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[9] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[10] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_007_alpha_to_012(i_in, o_out); // evaluated by alpha_to_7, 84

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[1] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[9];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[9] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[10] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[11] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_007_alpha_to_013(i_in, o_out); // evaluated by alpha_to_7, 91

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[8];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[9];
    assign o_out[3] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[8] ^ i_in[9];
    assign o_out[5] = i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[2] ^ i_in[6];
    assign o_out[8] = i_in[1] ^ i_in[3] ^ i_in[7];
    assign o_out[9] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[8];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[9];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_007_alpha_to_014(i_in, o_out); // evaluated by alpha_to_7, 98

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[4] ^ i_in[10];
    assign o_out[1] = i_in[1] ^ i_in[5] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[2] ^ i_in[6];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[10];
    assign o_out[4] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[9] ^ i_in[11];
    assign o_out[6] = i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[10];
    assign o_out[7] = i_in[5] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[6] ^ i_in[9] ^ i_in[11];
    assign o_out[9] = i_in[1] ^ i_in[7] ^ i_in[10];
    assign o_out[10] = i_in[2] ^ i_in[8] ^ i_in[11];
    assign o_out[11] = i_in[3] ^ i_in[9];
endmodule

module d_CS_evaluation_matrix_slot_008_alpha_to_001(i_in, o_out); // evaluated by alpha_to_8, 8

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[4] ^ i_in[9];
    assign o_out[1] = i_in[5] ^ i_in[10];
    assign o_out[2] = i_in[6] ^ i_in[11];
    assign o_out[3] = i_in[4] ^ i_in[7] ^ i_in[9];
    assign o_out[4] = i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[5] = i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[9] = i_in[1] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[2] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[3] ^ i_in[8] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_008_alpha_to_002(i_in, o_out); // evaluated by alpha_to_8, 16

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[1] = i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[2] = i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[3] = i_in[1] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[6] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[9] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[10] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[11] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_008_alpha_to_003(i_in, o_out); // evaluated by alpha_to_8, 24

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[1] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[9];
    assign o_out[4] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9];
    assign o_out[6] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10];
    assign o_out[7] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[10] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[11] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_008_alpha_to_004(i_in, o_out); // evaluated by alpha_to_8, 32

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8];
    assign o_out[2] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[1] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[6] = i_in[2] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[7] = i_in[1] ^ i_in[2] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[2] ^ i_in[3] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[9] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[9] ^ i_in[10];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_008_alpha_to_005(i_in, o_out); // evaluated by alpha_to_8, 40

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[9] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[9] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[10] = i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[11] = i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_008_alpha_to_006(i_in, o_out); // evaluated by alpha_to_8, 48

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[9];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[2] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[3] = i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[6] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[8] ^ i_in[10];
    assign o_out[7] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[11];
    assign o_out[8] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[8];
    assign o_out[9] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[9];
    assign o_out[10] = i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[10];
    assign o_out[11] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_008_alpha_to_007(i_in, o_out); // evaluated by alpha_to_8, 56

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[4] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[4] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4];
    assign o_out[5] = i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5];
    assign o_out[6] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6];
    assign o_out[7] = i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[8] = i_in[0] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[9] = i_in[1] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[2] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[3] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_008_alpha_to_008(i_in, o_out); // evaluated by alpha_to_8, 64

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[0] ^ i_in[1] ^ i_in[2];
    assign o_out[4] = i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[5] = i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[6] = i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7];
    assign o_out[9] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_008_alpha_to_009(i_in, o_out); // evaluated by alpha_to_8, 72

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[11];
    assign o_out[3] = i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[7] = i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[11];
    assign o_out[8] = i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9];
    assign o_out[9] = i_in[0] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[8] ^ i_in[9] ^ i_in[10];
endmodule

module d_CS_evaluation_matrix_slot_008_alpha_to_010(i_in, o_out); // evaluated by alpha_to_8, 80

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[1] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[3] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[1] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[7] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
    assign o_out[8] = i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[9] ^ i_in[10];
    assign o_out[9] = i_in[0] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_008_alpha_to_011(i_in, o_out); // evaluated by alpha_to_8, 88

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[1] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[2] = i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8] ^ i_in[10];
    assign o_out[3] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[7] ^ i_in[11];
    assign o_out[5] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[8];
    assign o_out[6] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[5] ^ i_in[9];
    assign o_out[8] = i_in[0] ^ i_in[1] ^ i_in[2] ^ i_in[4] ^ i_in[6] ^ i_in[10];
    assign o_out[9] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[7] ^ i_in[11];
    assign o_out[10] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[4] ^ i_in[6] ^ i_in[8];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[9];
endmodule

module d_CS_evaluation_matrix_slot_008_alpha_to_012(i_in, o_out); // evaluated by alpha_to_8, 96

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[0] ^ i_in[2] ^ i_in[6];
    assign o_out[1] = i_in[1] ^ i_in[3] ^ i_in[7];
    assign o_out[2] = i_in[0] ^ i_in[2] ^ i_in[4] ^ i_in[8];
    assign o_out[3] = i_in[1] ^ i_in[2] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[9];
    assign o_out[4] = i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[10];
    assign o_out[5] = i_in[0] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[11];
    assign o_out[6] = i_in[0] ^ i_in[1] ^ i_in[5] ^ i_in[6] ^ i_in[9];
    assign o_out[7] = i_in[1] ^ i_in[7] ^ i_in[10];
    assign o_out[8] = i_in[2] ^ i_in[8] ^ i_in[11];
    assign o_out[9] = i_in[3] ^ i_in[9];
    assign o_out[10] = i_in[0] ^ i_in[4] ^ i_in[10];
    assign o_out[11] = i_in[1] ^ i_in[5] ^ i_in[11];
endmodule

module d_CS_evaluation_matrix_slot_008_alpha_to_013(i_in, o_out); // evaluated by alpha_to_8, 104

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[4] ^ i_in[7] ^ i_in[9] ^ i_in[10];
    assign o_out[1] = i_in[5] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[0] ^ i_in[6] ^ i_in[9] ^ i_in[11];
    assign o_out[3] = i_in[1] ^ i_in[4] ^ i_in[9];
    assign o_out[4] = i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[7] ^ i_in[9];
    assign o_out[5] = i_in[0] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[8] ^ i_in[10];
    assign o_out[6] = i_in[1] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[9] ^ i_in[11];
    assign o_out[7] = i_in[2] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9];
    assign o_out[8] = i_in[0] ^ i_in[3] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10];
    assign o_out[9] = i_in[1] ^ i_in[4] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[10] = i_in[2] ^ i_in[5] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[11] = i_in[3] ^ i_in[6] ^ i_in[8] ^ i_in[9];
endmodule

module d_CS_evaluation_matrix_slot_008_alpha_to_014(i_in, o_out); // evaluated by alpha_to_8, 112

    input wire [`D_CS_GF_ORDER-1:0] i_in;
    output wire [`D_CS_GF_ORDER-1:0] o_out;
    assign o_out[0] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[9] ^ i_in[10] ^ i_in[11];
    assign o_out[1] = i_in[0] ^ i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[10] ^ i_in[11];
    assign o_out[2] = i_in[1] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[3] = i_in[1] ^ i_in[4] ^ i_in[6] ^ i_in[8] ^ i_in[10] ^ i_in[11];
    assign o_out[4] = i_in[1] ^ i_in[6] ^ i_in[7] ^ i_in[10];
    assign o_out[5] = i_in[0] ^ i_in[2] ^ i_in[7] ^ i_in[8] ^ i_in[11];
    assign o_out[6] = i_in[1] ^ i_in[3] ^ i_in[8] ^ i_in[9];
    assign o_out[7] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[6] ^ i_in[11];
    assign o_out[8] = i_in[1] ^ i_in[2] ^ i_in[5] ^ i_in[6] ^ i_in[7];
    assign o_out[9] = i_in[2] ^ i_in[3] ^ i_in[6] ^ i_in[7] ^ i_in[8];
    assign o_out[10] = i_in[0] ^ i_in[3] ^ i_in[4] ^ i_in[7] ^ i_in[8] ^ i_in[9];
    assign o_out[11] = i_in[0] ^ i_in[1] ^ i_in[4] ^ i_in[5] ^ i_in[8] ^ i_in[9] ^ i_in[10];
endmodule


