set tool_name "ModelSim (Verilog)"
set corner_file_list {
	{{"Slow Model"} {som_2_bits_pp.vo som_2_bits_pp_v.sdo}}
}
