- **Tarefa 1 – Fundamentos de FPGA: Cofre Bancário**
  
Implementação de um circuito combinacional para ativar alarme de cofre em função de horário e
autorização do gerente, que incluiu o desenvolvimento de tabela verdade, expressão booleana,
simplificação por Karnaugh e circuito em Logisim.

- **Tarefa 2 – Ferramentas de Desenvolvimento: Sistema de Alarme no DigitalJS**
  
Implementação em Verilog e simulação no DigitalJS de um circuito que consiste em um alarme
controlado por três sensores (porta, janela e presença). O funcionamento foi validado pela tabela
verdade, simplificação com mapas de Karnaugh e simulação visual em tempo real.

- **Tarefa 3 - Fluxo de Projeto com Icarus Verilog e GTKWave: Subtrator Completo**

Foi desenvolvido um circuito digital para a implementação de um subtrator completo, utilizando a 
linguagem Verilog. O projeto foi simulado no Icarus Verilog e analisado no GTKWave, permitindo 
observar o comportamento das entradas e saídas, além de compreender o fluxo de dados no circuito combinacional.

- **Tarefa 4 - Descrição de Hardware com VHDL: Classificação de alimentos por calorias**

A atividade consistiu na aplicação prática da linguagem VHDL para descrever um sistema de 
classificação de alimentos com base em seu valor calórico. Através da modelagem de hardware, 
foi possível representar condições lógicas que acendem uma lâmpada cada vez que a combinação 
dos produtos misturados em um tanque ultrapassar 50% das calorias de um produto normal.

- **Tarefa 5 - Registradores com VHDL: Registrador Paralelo-paralelo de 8 bits**

Foi implementado em VHDL um registrador de 8 bits com carga paralela-paralela, permitindo o 
armazenamento e a transferência de dados digitais. A tarefa explorou o uso de sinais de controle, 
como clock e reset, destacando o funcionamento de registradores como elementos 
fundamentais de memória em sistemas digitais.
