# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 81
attribute \cells_not_processed 1
attribute \src "dut.sv:1.1-30.10"
attribute \dynports 1
module \uut_forgen02
  parameter \WIDTH 8
  attribute \src "dut.sv:1.21-1.22"
  wire width 8 input 1 \a
  attribute \src "dut.sv:1.24-1.25"
  wire width 8 input 2 \b
  attribute \src "dut.sv:1.27-1.30"
  wire input 3 \cin
  attribute \src "dut.sv:1.32-1.33"
  wire width 8 output 4 \y
  attribute \src "dut.sv:1.35-1.39"
  wire output 5 \cout
  attribute \src "dut.sv:12.18-12.23"
  wire width 8 \carry
  wire width 3 \adder[0].D
  wire $auto$rtlil.cc:3344:ReduceXor$2
  wire $auto$rtlil.cc:3342:ReduceAnd$4
  wire $auto$rtlil.cc:3344:ReduceXor$6
  wire $auto$rtlil.cc:3386:And$8
  wire $auto$rtlil.cc:3387:Or$10
  wire width 3 \adder[1].D
  wire $auto$rtlil.cc:3344:ReduceXor$12
  wire $auto$rtlil.cc:3342:ReduceAnd$14
  wire $auto$rtlil.cc:3344:ReduceXor$16
  wire $auto$rtlil.cc:3386:And$18
  wire $auto$rtlil.cc:3387:Or$20
  wire width 3 \adder[2].D
  wire $auto$rtlil.cc:3344:ReduceXor$22
  wire $auto$rtlil.cc:3342:ReduceAnd$24
  wire $auto$rtlil.cc:3344:ReduceXor$26
  wire $auto$rtlil.cc:3386:And$28
  wire $auto$rtlil.cc:3387:Or$30
  wire width 3 \adder[3].D
  wire $auto$rtlil.cc:3344:ReduceXor$32
  wire $auto$rtlil.cc:3342:ReduceAnd$34
  wire $auto$rtlil.cc:3344:ReduceXor$36
  wire $auto$rtlil.cc:3386:And$38
  wire $auto$rtlil.cc:3387:Or$40
  wire width 3 \adder[4].D
  wire $auto$rtlil.cc:3344:ReduceXor$42
  wire $auto$rtlil.cc:3342:ReduceAnd$44
  wire $auto$rtlil.cc:3344:ReduceXor$46
  wire $auto$rtlil.cc:3386:And$48
  wire $auto$rtlil.cc:3387:Or$50
  wire width 3 \adder[5].D
  wire $auto$rtlil.cc:3344:ReduceXor$52
  wire $auto$rtlil.cc:3342:ReduceAnd$54
  wire $auto$rtlil.cc:3344:ReduceXor$56
  wire $auto$rtlil.cc:3386:And$58
  wire $auto$rtlil.cc:3387:Or$60
  wire width 3 \adder[6].D
  wire $auto$rtlil.cc:3344:ReduceXor$62
  wire $auto$rtlil.cc:3342:ReduceAnd$64
  wire $auto$rtlil.cc:3344:ReduceXor$66
  wire $auto$rtlil.cc:3386:And$68
  wire $auto$rtlil.cc:3387:Or$70
  wire width 3 \adder[7].D
  wire $auto$rtlil.cc:3344:ReduceXor$72
  wire $auto$rtlil.cc:3342:ReduceAnd$74
  wire $auto$rtlil.cc:3344:ReduceXor$76
  wire $auto$rtlil.cc:3386:And$78
  wire $auto$rtlil.cc:3387:Or$80
  cell $reduce_xor $reduce_xor$dut.sv:23$1
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \adder[0].D
    connect \Y $auto$rtlil.cc:3344:ReduceXor$2
  end
  cell $reduce_and $reduce_and$dut.sv:24$3
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \adder[0].D [1:0]
    connect \Y $auto$rtlil.cc:3342:ReduceAnd$4
  end
  cell $reduce_xor $reduce_xor$dut.sv:24$5
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \adder[0].D [1:0]
    connect \Y $auto$rtlil.cc:3344:ReduceXor$6
  end
  cell $and $and$dut.sv:24$7
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3344:ReduceXor$6
    connect \B \adder[0].D [2]
    connect \Y $auto$rtlil.cc:3386:And$8
  end
  cell $or $or$dut.sv:24$9
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3342:ReduceAnd$4
    connect \B $auto$rtlil.cc:3386:And$8
    connect \Y $auto$rtlil.cc:3387:Or$10
  end
  cell $reduce_xor $reduce_xor$dut.sv:23$11
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \adder[1].D
    connect \Y $auto$rtlil.cc:3344:ReduceXor$12
  end
  cell $reduce_and $reduce_and$dut.sv:24$13
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \adder[1].D [1:0]
    connect \Y $auto$rtlil.cc:3342:ReduceAnd$14
  end
  cell $reduce_xor $reduce_xor$dut.sv:24$15
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \adder[1].D [1:0]
    connect \Y $auto$rtlil.cc:3344:ReduceXor$16
  end
  cell $and $and$dut.sv:24$17
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3344:ReduceXor$16
    connect \B \adder[1].D [2]
    connect \Y $auto$rtlil.cc:3386:And$18
  end
  cell $or $or$dut.sv:24$19
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3342:ReduceAnd$14
    connect \B $auto$rtlil.cc:3386:And$18
    connect \Y $auto$rtlil.cc:3387:Or$20
  end
  cell $reduce_xor $reduce_xor$dut.sv:23$21
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \adder[2].D
    connect \Y $auto$rtlil.cc:3344:ReduceXor$22
  end
  cell $reduce_and $reduce_and$dut.sv:24$23
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \adder[2].D [1:0]
    connect \Y $auto$rtlil.cc:3342:ReduceAnd$24
  end
  cell $reduce_xor $reduce_xor$dut.sv:24$25
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \adder[2].D [1:0]
    connect \Y $auto$rtlil.cc:3344:ReduceXor$26
  end
  cell $and $and$dut.sv:24$27
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3344:ReduceXor$26
    connect \B \adder[2].D [2]
    connect \Y $auto$rtlil.cc:3386:And$28
  end
  cell $or $or$dut.sv:24$29
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3342:ReduceAnd$24
    connect \B $auto$rtlil.cc:3386:And$28
    connect \Y $auto$rtlil.cc:3387:Or$30
  end
  cell $reduce_xor $reduce_xor$dut.sv:23$31
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \adder[3].D
    connect \Y $auto$rtlil.cc:3344:ReduceXor$32
  end
  cell $reduce_and $reduce_and$dut.sv:24$33
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \adder[3].D [1:0]
    connect \Y $auto$rtlil.cc:3342:ReduceAnd$34
  end
  cell $reduce_xor $reduce_xor$dut.sv:24$35
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \adder[3].D [1:0]
    connect \Y $auto$rtlil.cc:3344:ReduceXor$36
  end
  cell $and $and$dut.sv:24$37
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3344:ReduceXor$36
    connect \B \adder[3].D [2]
    connect \Y $auto$rtlil.cc:3386:And$38
  end
  cell $or $or$dut.sv:24$39
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3342:ReduceAnd$34
    connect \B $auto$rtlil.cc:3386:And$38
    connect \Y $auto$rtlil.cc:3387:Or$40
  end
  cell $reduce_xor $reduce_xor$dut.sv:23$41
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \adder[4].D
    connect \Y $auto$rtlil.cc:3344:ReduceXor$42
  end
  cell $reduce_and $reduce_and$dut.sv:24$43
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \adder[4].D [1:0]
    connect \Y $auto$rtlil.cc:3342:ReduceAnd$44
  end
  cell $reduce_xor $reduce_xor$dut.sv:24$45
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \adder[4].D [1:0]
    connect \Y $auto$rtlil.cc:3344:ReduceXor$46
  end
  cell $and $and$dut.sv:24$47
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3344:ReduceXor$46
    connect \B \adder[4].D [2]
    connect \Y $auto$rtlil.cc:3386:And$48
  end
  cell $or $or$dut.sv:24$49
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3342:ReduceAnd$44
    connect \B $auto$rtlil.cc:3386:And$48
    connect \Y $auto$rtlil.cc:3387:Or$50
  end
  cell $reduce_xor $reduce_xor$dut.sv:23$51
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \adder[5].D
    connect \Y $auto$rtlil.cc:3344:ReduceXor$52
  end
  cell $reduce_and $reduce_and$dut.sv:24$53
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \adder[5].D [1:0]
    connect \Y $auto$rtlil.cc:3342:ReduceAnd$54
  end
  cell $reduce_xor $reduce_xor$dut.sv:24$55
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \adder[5].D [1:0]
    connect \Y $auto$rtlil.cc:3344:ReduceXor$56
  end
  cell $and $and$dut.sv:24$57
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3344:ReduceXor$56
    connect \B \adder[5].D [2]
    connect \Y $auto$rtlil.cc:3386:And$58
  end
  cell $or $or$dut.sv:24$59
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3342:ReduceAnd$54
    connect \B $auto$rtlil.cc:3386:And$58
    connect \Y $auto$rtlil.cc:3387:Or$60
  end
  cell $reduce_xor $reduce_xor$dut.sv:23$61
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \adder[6].D
    connect \Y $auto$rtlil.cc:3344:ReduceXor$62
  end
  cell $reduce_and $reduce_and$dut.sv:24$63
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \adder[6].D [1:0]
    connect \Y $auto$rtlil.cc:3342:ReduceAnd$64
  end
  cell $reduce_xor $reduce_xor$dut.sv:24$65
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \adder[6].D [1:0]
    connect \Y $auto$rtlil.cc:3344:ReduceXor$66
  end
  cell $and $and$dut.sv:24$67
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3344:ReduceXor$66
    connect \B \adder[6].D [2]
    connect \Y $auto$rtlil.cc:3386:And$68
  end
  cell $or $or$dut.sv:24$69
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3342:ReduceAnd$64
    connect \B $auto$rtlil.cc:3386:And$68
    connect \Y $auto$rtlil.cc:3387:Or$70
  end
  cell $reduce_xor $reduce_xor$dut.sv:23$71
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \adder[7].D
    connect \Y $auto$rtlil.cc:3344:ReduceXor$72
  end
  cell $reduce_and $reduce_and$dut.sv:24$73
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \adder[7].D [1:0]
    connect \Y $auto$rtlil.cc:3342:ReduceAnd$74
  end
  cell $reduce_xor $reduce_xor$dut.sv:24$75
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \adder[7].D [1:0]
    connect \Y $auto$rtlil.cc:3344:ReduceXor$76
  end
  cell $and $and$dut.sv:24$77
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3344:ReduceXor$76
    connect \B \adder[7].D [2]
    connect \Y $auto$rtlil.cc:3386:And$78
  end
  cell $or $or$dut.sv:24$79
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3342:ReduceAnd$74
    connect \B $auto$rtlil.cc:3386:And$78
    connect \Y $auto$rtlil.cc:3387:Or$80
  end
  connect \adder[0].D [2] \cin
  connect \adder[0].D [1:0] { \a [0] \b [0] }
  connect \y [0] $auto$rtlil.cc:3344:ReduceXor$2
  connect \carry [0] $auto$rtlil.cc:3387:Or$10
  connect \adder[1].D [2] \carry [0]
  connect \adder[1].D [1:0] { \a [1] \b [1] }
  connect \y [1] $auto$rtlil.cc:3344:ReduceXor$12
  connect \carry [1] $auto$rtlil.cc:3387:Or$20
  connect \adder[2].D [2] \carry [1]
  connect \adder[2].D [1:0] { \a [2] \b [2] }
  connect \y [2] $auto$rtlil.cc:3344:ReduceXor$22
  connect \carry [2] $auto$rtlil.cc:3387:Or$30
  connect \adder[3].D [2] \carry [2]
  connect \adder[3].D [1:0] { \a [3] \b [3] }
  connect \y [3] $auto$rtlil.cc:3344:ReduceXor$32
  connect \carry [3] $auto$rtlil.cc:3387:Or$40
  connect \adder[4].D [2] \carry [3]
  connect \adder[4].D [1:0] { \a [4] \b [4] }
  connect \y [4] $auto$rtlil.cc:3344:ReduceXor$42
  connect \carry [4] $auto$rtlil.cc:3387:Or$50
  connect \adder[5].D [2] \carry [4]
  connect \adder[5].D [1:0] { \a [5] \b [5] }
  connect \y [5] $auto$rtlil.cc:3344:ReduceXor$52
  connect \carry [5] $auto$rtlil.cc:3387:Or$60
  connect \adder[6].D [2] \carry [5]
  connect \adder[6].D [1:0] { \a [6] \b [6] }
  connect \y [6] $auto$rtlil.cc:3344:ReduceXor$62
  connect \carry [6] $auto$rtlil.cc:3387:Or$70
  connect \adder[7].D [2] \carry [6]
  connect \adder[7].D [1:0] { \a [7] \b [7] }
  connect \y [7] $auto$rtlil.cc:3344:ReduceXor$72
  connect \carry [7] $auto$rtlil.cc:3387:Or$80
  connect \cout \carry [7]
end
