{"patent_id": "10-2021-0003105", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0101268", "출원번호": "10-2021-0003105", "발명의 명칭": "신경 컴퓨팅을 위한 은 기반 멤리스터와 이의 제조 방법", "출원인": "인제대학교 산학협력단", "발명자": "송한정"}}
{"patent_id": "10-2021-0003105", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "n형 실리콘 기판 상에 이산화티타늄(TiO2) 박막층을 증착하는 제1 단계,상기 이산화티타늄(TiO2) 박막층 상에 이산화티타늄(TiO2) 나노 입자 또는 나노도트(NDs)를 증착하는 제2 단계,상기 제2 단계 이후에 튜브로 내부에 1 시간 동안 500 ℃에서 개방 공기 조건으로 어닐링하는 제3 단계, 그리고상기 어닐링 이후에 알루미늄 마스크를 이용하여 상기 이산화티타늄(TiO2) 박막층 상에 은(Ag) 컨택(contact)를증착하는 단계를 포함하는 은 기반 멤리스터 제조 방법."}
{"patent_id": "10-2021-0003105", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에서,상기 n형 실리콘 기판은 RCA 세정방법에 따라 세정된 기판인 은 기반 멤리스터 제조 방법."}
{"patent_id": "10-2021-0003105", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에서,상기 제1 단계는 99.999%의 순수 이산화티타늄(TiO2)을 이용하여 2×10-5mbar의 기저압으로 40nm의 TiO2 박막(TF: Thin Film)층을 증착하는 은 기반 멤리스터 제조 방법."}
{"patent_id": "10-2021-0003105", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에서,상기 이산화티타늄(TiO2)의 박막층은 물리적 증착 시스템(physical vapor deposition system)을 이용한 수직증착방법을 사용하여 증착되는 은 기반 멤리스터 제조 방법."}
{"patent_id": "10-2021-0003105", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제3항에서,상기 제2 단계는 전자빔법에 의한 글랜싱(glancing) 각도(angle) 증착 공정에 의해 15nm로 상기 이산화티타늄나노 입자(NPs) 또는 상기 나노도트(NDs)를 증착하는 은 기반 멤리스터 제조 방법."}
{"patent_id": "10-2021-0003105", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항 내지 제5항 중 어느 한 항으로 제조된 은 기반 멤리스터."}
{"patent_id": "10-2021-0003105", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 n형 실리콘 기판 상에 이산화티타늄(TiO2) 박막층을 증착하는 제1 단계, 상기 이산화티타늄(TiO2) 박막 층 상에 이산화티타늄(TiO2) 나노 입자 또는 나노도트(NDs)를 증착하는 제2 단계, 상기 제2 단계 이후에 튜브로 내부에 1 시간 동안 500 ℃에서 개방 공기 조건으로 어닐링하는 제3 단계, 그리고 상기 어닐링 이후에 알루미늄 마스크를 이용하여 상기 이산화티타늄(TiO2) 박막층 상에 은(Ag) 컨택(contact)를 증착하는 단계를 포함하는 은 기반 멤리스터 제조 방법 및 이 방법에 의해 제조된 은 기반 멤리스터에 관한 것이다."}
{"patent_id": "10-2021-0003105", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 신경 컴퓨팅을 위한 은(Ag) 기반 멤리스터와 이의 제조 방법에 관한 것이다."}
{"patent_id": "10-2021-0003105", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근에는 메모리 처리 시스템 (MPU: Memory Processing System) 및 그래픽 처리 기술(GPU: Graphics Processing Technology)은 인간의 망막 진단에 대해 상당한 관심를 받고 있다. 메모리 처리 시스템은 인공 망막 및 뇌컴퓨팅 애플리케이션에서 중요한 역할을 하는 비휘발성 디바이스(NVM: non-volatile devices)을 포함하고 있으며, 비휘발성 메모리(NVM)는 고밀도, 유연성과 같은 매력적인 특성들과 저전력, 그리고 큰 안정성 등의 장점으로 인해 멤리스터에 이용되고 있다. 멤리스터는 기억형 저항소자로서 인공지능 분야 뿐 아니라 다양한 종류의 자폐증환자 치료, 신경모방 컴퓨팅, 신경회로망 연구에 활용 가능한 소자로 알려져 있으며, 특히 신경 컴퓨팅 분야에 유용하게 이용될 것으로 예상 되고 있다. 이러한 멤리스터는 다수의 연구기관이나 기업체 및 몇몇의 국가에서 개발중에 있으며, 특히 높은 안정성, 넓은 밴드갭, 우수한 전기적 특성, 내구성과 우수한 성능, 저전력 등의 성능을 가지도록 개발되고 있다. 그러나 아직 까지 이러한 성능을 가지는 제품화된 멤리스터가 없는 실정이다."}
{"patent_id": "10-2021-0003105", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 해결하고자 하는 과제는 우수한 전도성과 저장 용량을 제공하며 저 비용의 메모리 처리 시스템을 가 능하게 은(Ag) 전극 기반의 멤리스터 및 이의 제조 방법을 제공하는 것이다. 상기된 바와 같은 기술적 과제로 한정되지 않으며, 이하의 실시 예들로부터 또 다른 기술적 과제들이 유추될 수 있다."}
{"patent_id": "10-2021-0003105", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 과제를 해결하기 위한 실시 예에 따른 본 발명은 n형 실리콘 기판 상에 이산화티타늄(TiO2) 박막층을 증착 하는 제1 단계, 상기 이산화티타늄(TiO2) 박막층 상에 이산화티타늄(TiO2) 나노 입자 또는 나노도트(NDs)를 증착 하는 제2 단계, 상기 제2 단계 이후에 튜브로 내부에 1 시간 동안 500 ℃에서 개방 공기 조건으로 어닐링하는 제3 단계, 그리고 상기 어닐링 이후에 알루미늄 마스크를 이용하여 상기 이산화티타늄(TiO2) 박막층 상에 은 (Ag) 컨택(contact)를 증착하는 단계를 포함하는 은 기반 멤리스터 제조 방법을 제공한다. 상기 n형 실리콘 기판은 RCA 세정방법에 따라 세정된 기판이다. 상기 제1 단계는 99.999%의 순수 이산화티타늄(TiO2)을 이용하여 2×10-5mbar의 기저압으로 40nm의 TiO2 박막 (TF: Thin Film)층을 증착한다. 상기 이산화티타늄(TiO2)의 박막층은 물리적 증착 시스템(physical vapor deposition system)을 이용한 수직증 착방법을 사용하여 증착된다. 상기 제2 단계는 전자빔법에 의한 글랜싱(glancing) 각도(angle) 증착 공정에 의해 15nm로 상기 이산화티타늄 나노 입자(NPs) 또는 상기 나노도트(NDs)를 증착한다. 상기 과제를 해결하기 위한 다른 실시 예에 따른 본 발명은 상기 은 기반 멤리스터 제조 방법에 의해 제조된 은 기반 멤리스터를 제공한다."}
{"patent_id": "10-2021-0003105", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "발명의 실시 예에 따르면, 본 발명은 우수한 전도성과 저장 용량을 제공하며 저 비용의 메모리 처리 시스템을 가능하게 하는 은(Ag) 기반 멤리스터를 제조할 수 있게 한다."}
{"patent_id": "10-2021-0003105", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래에서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자들(이하, 통상의 기술자들)이 본 발명을 용이 하게 실시할 수 있도록, 첨부되는 도면들을 참조하여 몇몇 실시 예가 명확하고 상세하게 설명될 것이다. 또한, 명세서에서 사용되는 \"부\" 이라는 용어는 하드웨어 구성요소 또는 회로를 의미할 수 있다. 이하에서는 첨부한 도면을 참조로 하여 본 발명의 실시 예에 따른 신경 컴퓨팅을 위한 은(Ag) 기반 멤리스터와 이의 제조 방법을 설명한다. 우선 도 1과 도 2를 참조로 하여 본 발명의 실시 예에 따른 신경 컴퓨팅을 위한 은 기반 멤리스터 제조 방법을 설명한다. 도 1은 본 발명의 실시 예에 따른 신경 컴퓨팅을 위한 은 기반 멤리스터 제조 방법를 보인 도면이고, 도 2은 본 발명의 실시 예에 따른 신경 컴퓨팅을 위한 은 기반 멤리스터 제조 방법를 보인 다른 도면이다. 우선, 도 1의 (a)와 같이 n형 실리콘(Si) 기판이 준비된다. 이때 실리콘 기판은 RCA 세정방법(RCA 회사 에서 발표한 세정기술)에 따라 세정된 기판이다. 여기서, n형 실리콘 기판을 세정하는 동안에 증기 플럭스 를 입사각으로 실리콘 기판 상에 증착하는 과정을 추가할 수 있다. 다음으로, 도 1의 (b)에 도시된 바와 같이, 99.999%의 순수 이산화티타늄(TiO2)을 이용하여 2×10-5mbar의 기저 압으로 40nm의 TiO2 박막(TF: Thin Film)층을 n형 실리콘 기판 상에 증착한다. 이때 이산화티타늄(TiO 2)의 박막층은 물리적 증착 시스템(physical vapor deposition system)을 이용한 수직증착방법을 사용하여 증착 된다. 그리고, 도 1의 (c)에 도시된 바와 같이, 이산화티타늄(TiO2) TiO2 박막층 상에 이산화티타늄 나노 입자 (NPs) 또는 나노도트(NDs)가 전자빔법에 의한 글랜싱(glancing) 각도(angle) 증착 공정에 의해 15nm로 증착된다. 기판 홀더는 소스와 기판 사이의 수직선에 대해 장치에서 85°의 방향으로 증발된 재료 소스에서 18cm 거리에 유지되며 방위각 회전은 460 rpm이다. 2.5 초의 상승시간 (Tr)과 3 초의 낙하시간 (Tf)은 ON / OFF 백색 조명 하에서 시연된다. 그런 다음, 도 1의 (d)에 도시된 바와 같이, 도 1의 (c)와 같이 제작된 샘플에 대하여 4 ℃/분 의 가열 및 냉 각 냉각 램프를 사용하여 튜브로 내부에 1 시간 동안 500 ℃에서 개방 공기 조건으로 어닐링한다. 마지막으로, 도 1의 (e)에 도시된 바와 같이, 어닐링된 샘플에 대하여 이산화티타늄 박막층 상에 알루미늄 마스크를 이용하여 은 전극(electrode)인 은(Ag) 컨택(contact)을 형성한다. 도 3은 본 발명의 실시 예에 따른 은 전극 및 금 전극을 가진 멤리스터 제조 방법을 보인 도면으로, 은 전극과 금 전극 간의 비교를 하기 위한 멤리시터 제조 방법이다. 도 3을 참고하면, 도 3의 (a)와 같이 RCA 세정방법으로 세정된 n형 실리콘(Si) 기판이 준비되고, 도 3의 (b)에 도시된 바와 같이, 99.999%의 순수 이산화티타늄(TiO2)을 이용하여 2×10-5mbar의 기저압으로 40nm의 TiO2 박막(TF: Thin Film)층을 n형 실리콘 기판 상에 증착한다. 그리고, 도 3의 (c)에 도시된 바와 같이, 이산화티타늄(TiO2) TiO2 박막층 상에 이산화티타늄 나노 입자 (NPs: NanoParticles) 또는 나노도트(NDs: NanoDots)가 전자빔법에 의한 글랜싱(glancing) 각도(angle) 증착 공정에 의해 15nm로 증착된다. 그런 다음, 도 3의 (d)에 도시된 바와 같이, 도 3의 (c)와 같이 제작된 샘플에 대하여 4 ℃/분 의 가열 및 냉각 냉각 램프를 사용하여 튜브로 내부에 1 시간 동안 500 ℃에서 개방 공기 조건 으로 어닐링한다. 마지막으로, 도 1의 (e)에 도시된 바와 같이, 어닐링된 샘플에 대하여 이산화티타늄 박막층 상에 알루미늄 마스크를 이용하여 은 전극인 은(Ag) 컨택(contact) 및 금 전극인 금(Au) 컨택트를 각각 형성한다. 따라서, 도 1의 (e)를 통해서 Au/TiO2 NPs를 가지는 금 전극 멤리스터와 Ag/TiO2 NPs를 가지는 은 전극 멤 리스터가 각각 제조된다. 도 4는 본 발명의 실시 예에 따른 신경 컴퓨팅을 위한 은 기반 멤리스터와 금 기반 멤리스터 간 I-V-t 곡선 비 교 성능 및 스위칭 시간을 비교한 도면이으로, 도 3을 참조로 하여 제작된 은 전극 및 금 전극을 가진 멤리스터 를 이용한 것이다. 도 4에서 (a)는 금 전극 멤리스터와 은 전극 멤리스터 각각의 I-V-t 곡선으로 플로팅(plotting) 응 답을 보인 것이고, (b)는 금 전극 멤리스터에서의 저항에 따른 스위칭 시간을 보인 그래프이며, (c)는 금 전극 멤리스터에서의 저항에 따른 스위칭 시간을 보인 그래프이다. 도 4를 참고하면, 결과적으로 발생하는 스위칭 주기는 시간에 대한 옴의 법칙에 따라 전류, 전압 및 저항 값을 측정하여 두 장치(110, 120)에 대해 플로팅된다. 따라서 상호 작용 지점은 시작 지점으로 간주되며 설정 프로세 스에서 저항 변화를 위한 스위칭의 끝 지점으로 간주된다. 따라서 스위칭 시간을 쉽게 계산할 수 있으며, 은 전극 멤리스터의 경우는 스위칭 값이 0.9 μS이고, 금 전극 멤리스터의 경우는 2.92 μS인 것을 관찰할 수 있다. 이에 따라, 은 전극 멤리스터의 스위칭 시 간이 금 전극 멤리스터보다 훨씬 빠르다는 것을 확실히 알 수 있다. 이는 은 ㅈ전극 멤리스터의 전도 성 경로가 더 빨리 생성되고 더 빨리 작동하기 때문이다. 도 5는 본 발명의 실시 예에 따른 신경 컴퓨팅을 위한 은 기반 멤리스터와 금 기반 멤리스터 간 전압 및 전류 특성 차이를 보인 도면이다. 도 5에서 (a)는 금 전극 멤리스터과 은 전극 멤리스터 각각의 I-V 특성이고, c) 금 전극 멤리스터과 은 전극 멤리스터 각각의 통계적 맞춤 I-V 곡선이다. 도 5를 참고하면, 저항 스위칭 현상은 서로 다른 스위핑 전압 하에서 은 전극 멤리스터와 금 전극 멤리스 터의 I-V 특성에 의해 관찰된다. 각 멤리스터(110, 120)에 대해 접지에 대해 상부전극과 하부전극에 전압을 인가하면, 전압이 +Ve 바이어스 (Swep)됨에 따라, 은 전극 멤리스터의 경우는 0.2V(전압 설정)에 3배 가까이 급격한 전류 증가를 보이는 반면에, 금 전극 멤리스터의 경우는 1V(설정 전압)에서 약간의 전류가 증가한 것으로 나타난다. 이는 높은 상태 (off)에서 낮은 상태(ON)로 전기 저항이 전달됨을 나타낸다. 인가 전압이 설정 전압과 리셋 전압을 초과하면, 각 멤리스터(110, 120)는 5V의 상태로 유지된다. 리셋 전압을 넘어서는 동안, 전류의 급격한 감소는 은 전극 멤리스터 뿐만 아니라 금 전극 멤리스터에서도 음의 차동 저항(NDR: Negative Differential Resisance) 거동을 보여준다. 이는 은 전극 멤리스터에서 음의 차 동 저항(NDR)이 I-V 특성에서 금 전극 멤리스터에 비해 더 두드러지는 것을 알 수 있다. NDR 지역(5V)을 넘어선 지역은 OFF 상태에서 확장되는 추세로 계속되는 것으로 보였다. 상기 설명들은 본 발명을 구현하기 위한 예시적인 구성들 및 동작들을 제공하도록 의도된다. 본 발명의 기술 사 상은 위에서 설명된 실시 예들뿐만 아니라, 위 실시 예들을 단순하게 변경하거나 수정하여 얻어질 수 있는 구현 들도 포함할 것이다. 또한, 본 발명의 기술 사상은 위에서 설명된 실시 예들을 앞으로 용이하게 변경하거나 수 정하여 달성될 수 있는 구현들도 포함할 것이다."}
{"patent_id": "10-2021-0003105", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 실시 예에 따른 신경 컴퓨팅을 위한 은 기반 멤리스터 제조 방법를 보인 도면이다. 도 2은 본 발명의 실시 예에 따른 신경 컴퓨팅을 위한 은 기반 멤리스터 제조 방법를 보인 다른 도면이다. 도 3은 본 발명의 실시 예에 따른 은 전극 및 금 전극을 가진 멤리스터 제조 방법을 보인 도면이다. 도 4는 본 발명의 실시 예에 따른 신경 컴퓨팅을 위한 은 기반 멤리스터와 금 기반 멤리스터 간 I-V-t 곡선 비 교 성능 및 스위칭 시간을 비교한 도면이다.도 5는 본 발명의 실시 예에 따른 신경 컴퓨팅을 위한 은 기반 멤리스터와 금 기반 멤리스터 간 전압 및 전류 특성 차이를 보인 도면이다."}
