<!DOCTYPE html>
<html lang="" xml:lang="">
<head>

  <meta charset="utf-8" />
  <meta http-equiv="X-UA-Compatible" content="IE=edge" />
  <title>5.2 Diseño del Simulador | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras</title>
  <meta name="description" content="5.2 Diseño del Simulador | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras" />
  <meta name="generator" content="bookdown 0.43 and GitBook 2.6.7" />

  <meta property="og:title" content="5.2 Diseño del Simulador | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras" />
  <meta property="og:type" content="book" />
  
  
  <meta name="github-repo" content="ruiz-jose/Sim-x86-Tesis" />

  <meta name="twitter:card" content="summary" />
  <meta name="twitter:title" content="5.2 Diseño del Simulador | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras" />
  
  
  

<meta name="author" content="Ruiz Jose Maria" />


<meta name="date" content="2025-01-01" />

  <meta name="viewport" content="width=device-width, initial-scale=1" />
  <meta name="apple-mobile-web-app-capable" content="yes" />
  <meta name="apple-mobile-web-app-status-bar-style" content="black" />
  
  
<link rel="prev" href="requisitos-de-la-herramienta-y-su-fundamentación.html"/>
<link rel="next" href="ciclo-de-la-instrucción-etapas-de-captación-y-ejecución.html"/>
<script src="libs/jquery-3.6.0/jquery-3.6.0.min.js"></script>
<script src="https://cdn.jsdelivr.net/npm/fuse.js@6.4.6/dist/fuse.min.js"></script>
<link href="libs/gitbook-2.6.7/css/style.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-table.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-bookdown.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-highlight.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-search.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-fontsettings.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-clipboard.css" rel="stylesheet" />








<link href="libs/anchor-sections-1.1.0/anchor-sections.css" rel="stylesheet" />
<link href="libs/anchor-sections-1.1.0/anchor-sections-hash.css" rel="stylesheet" />
<script src="libs/anchor-sections-1.1.0/anchor-sections.js"></script>
<script src="libs/kePrint-0.0.1/kePrint.js"></script>
<link href="libs/lightable-0.0.1/lightable.css" rel="stylesheet" />
<link href="libs/bsTable-3.3.7/bootstrapTable.min.css" rel="stylesheet" />
<script src="libs/bsTable-3.3.7/bootstrapTable.js"></script>



<style type="text/css">
  
  div.hanging-indent{margin-left: 1.5em; text-indent: -1.5em;}
</style>
<style type="text/css">
/* Used with Pandoc 2.11+ new --citeproc when CSL is used */
div.csl-bib-body { }
div.csl-entry {
  clear: both;
}
.hanging div.csl-entry {
  margin-left:2em;
  text-indent:-2em;
}
div.csl-left-margin {
  min-width:2em;
  float:left;
}
div.csl-right-inline {
  margin-left:2em;
  padding-left:1em;
}
div.csl-indent {
  margin-left: 2em;
}
</style>

<link rel="stylesheet" href="style.css" type="text/css" />
</head>

<body>



  <div class="book without-animation with-summary font-size-2 font-family-1" data-basepath=".">

    <div class="book-summary">
      <nav role="navigation">

<ul class="summary">
<li><a href="./">Sim-x86</a></li>

<li class="divider"></li>
<li class="chapter" data-level="" data-path="index.html"><a href="index.html"><i class="fa fa-check"></i>Resumen</a></li>
<li class="chapter" data-level="" data-path="agradecimientos.html"><a href="agradecimientos.html"><i class="fa fa-check"></i>Agradecimientos</a></li>
<li class="chapter" data-level="1" data-path="intro.html"><a href="intro.html"><i class="fa fa-check"></i><b>1</b> Introducción</a>
<ul>
<li class="chapter" data-level="1.1" data-path="justificación.html"><a href="justificación.html"><i class="fa fa-check"></i><b>1.1</b> Justificación</a></li>
<li class="chapter" data-level="1.2" data-path="objetivos.html"><a href="objetivos.html"><i class="fa fa-check"></i><b>1.2</b> Objetivos</a></li>
<li class="chapter" data-level="1.3" data-path="metodología-de-desarrollo.html"><a href="metodología-de-desarrollo.html"><i class="fa fa-check"></i><b>1.3</b> Metodología de desarrollo</a></li>
<li class="chapter" data-level="1.4" data-path="organización-del-documento.html"><a href="organización-del-documento.html"><i class="fa fa-check"></i><b>1.4</b> Organización del documento</a></li>
</ul></li>
<li class="chapter" data-level="2" data-path="arquitectura.html"><a href="arquitectura.html"><i class="fa fa-check"></i><b>2</b> Arquitectura de computadoras</a>
<ul>
<li class="chapter" data-level="2.1" data-path="introducción-a-la-arquitectura-de-computadoras.html"><a href="introducción-a-la-arquitectura-de-computadoras.html"><i class="fa fa-check"></i><b>2.1</b> Introducción a la arquitectura de computadoras</a></li>
<li class="chapter" data-level="2.2" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html"><i class="fa fa-check"></i><b>2.2</b> Arquitecturas Von Neumann y Harvard</a>
<ul>
<li class="chapter" data-level="2.2.1" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#arquitectura-von-neumann"><i class="fa fa-check"></i><b>2.2.1</b> Arquitectura Von Neumann</a></li>
<li class="chapter" data-level="2.2.2" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#arquitectura-harvard"><i class="fa fa-check"></i><b>2.2.2</b> Arquitectura Harvard</a></li>
<li class="chapter" data-level="2.2.3" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#comparativa-entre-von-neumann-y-harvard"><i class="fa fa-check"></i><b>2.2.3</b> Comparativa entre Von Neumann y Harvard</a></li>
<li class="chapter" data-level="2.2.4" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#arquitecturas-híbridas"><i class="fa fa-check"></i><b>2.2.4</b> Arquitecturas híbridas</a></li>
</ul></li>
<li class="chapter" data-level="2.3" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html"><i class="fa fa-check"></i><b>2.3</b> Tipos de arquitecturas</a>
<ul>
<li class="chapter" data-level="2.3.1" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#arquitectura-x86"><i class="fa fa-check"></i><b>2.3.1</b> Arquitectura x86</a></li>
<li class="chapter" data-level="2.3.2" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#arquitectura-arm"><i class="fa fa-check"></i><b>2.3.2</b> Arquitectura ARM</a></li>
<li class="chapter" data-level="2.3.3" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#arquitectura-risc-v"><i class="fa fa-check"></i><b>2.3.3</b> Arquitectura RISC-V</a></li>
<li class="chapter" data-level="2.3.4" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#comparativa-entre-arquitecturas"><i class="fa fa-check"></i><b>2.3.4</b> Comparativa entre arquitecturas</a></li>
</ul></li>
<li class="chapter" data-level="2.4" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html"><i class="fa fa-check"></i><b>2.4</b> Repertorio de instrucciones</a>
<ul>
<li class="chapter" data-level="2.4.1" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#características-clave-del-isa"><i class="fa fa-check"></i><b>2.4.1</b> Características clave del ISA</a></li>
<li class="chapter" data-level="2.4.2" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#modos-de-direccionamiento"><i class="fa fa-check"></i><b>2.4.2</b> Modos de direccionamiento</a></li>
<li class="chapter" data-level="2.4.3" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#formato-de-las-instrucciones"><i class="fa fa-check"></i><b>2.4.3</b> Formato de las instrucciones</a></li>
<li class="chapter" data-level="2.4.4" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#comparativa-de-repertorios-de-instrucciones"><i class="fa fa-check"></i><b>2.4.4</b> Comparativa de repertorios de instrucciones</a></li>
</ul></li>
<li class="chapter" data-level="2.5" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html"><i class="fa fa-check"></i><b>2.5</b> Filosofías CISC y RISC</a>
<ul>
<li class="chapter" data-level="2.5.1" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html#cisc"><i class="fa fa-check"></i><b>2.5.1</b> CISC</a></li>
<li class="chapter" data-level="2.5.2" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html#RISC"><i class="fa fa-check"></i><b>2.5.2</b> RISC</a></li>
<li class="chapter" data-level="2.5.3" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html#comparativa-entre-cisc-y-risc"><i class="fa fa-check"></i><b>2.5.3</b> Comparativa entre CISC y RISC</a></li>
</ul></li>
<li class="chapter" data-level="2.6" data-path="arquitectura-x86-1.html"><a href="arquitectura-x86-1.html"><i class="fa fa-check"></i><b>2.6</b> Arquitectura x86</a>
<ul>
<li class="chapter" data-level="2.6.1" data-path="arquitectura-x86-1.html"><a href="arquitectura-x86-1.html#evolución-de-la-arquitectura-x86"><i class="fa fa-check"></i><b>2.6.1</b> Evolución de la arquitectura x86</a></li>
<li class="chapter" data-level="2.6.2" data-path="arquitectura-x86-1.html"><a href="arquitectura-x86-1.html#repertorio-de-instrucciones-x86"><i class="fa fa-check"></i><b>2.6.2</b> Repertorio de instrucciones x86</a></li>
</ul></li>
<li class="chapter" data-level="2.7" data-path="lenguaje-máquina-y-lenguaje-ensamblador.html"><a href="lenguaje-máquina-y-lenguaje-ensamblador.html"><i class="fa fa-check"></i><b>2.7</b> Lenguaje máquina y lenguaje ensamblador</a>
<ul>
<li class="chapter" data-level="2.7.1" data-path="lenguaje-máquina-y-lenguaje-ensamblador.html"><a href="lenguaje-máquina-y-lenguaje-ensamblador.html#ensamblador"><i class="fa fa-check"></i><b>2.7.1</b> Ensamblador</a></li>
<li class="chapter" data-level="2.7.2" data-path="lenguaje-máquina-y-lenguaje-ensamblador.html"><a href="lenguaje-máquina-y-lenguaje-ensamblador.html#ensambladores-x86"><i class="fa fa-check"></i><b>2.7.2</b> Ensambladores x86</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="3" data-path="simulacion.html"><a href="simulacion.html"><i class="fa fa-check"></i><b>3</b> Simulación</a>
<ul>
<li class="chapter" data-level="3.1" data-path="introducción-a-la-simulación.html"><a href="introducción-a-la-simulación.html"><i class="fa fa-check"></i><b>3.1</b> Introducción a la simulación</a>
<ul>
<li class="chapter" data-level="3.1.1" data-path="introducción-a-la-simulación.html"><a href="introducción-a-la-simulación.html#aplicaciones-de-la-simulación-en-la-industria"><i class="fa fa-check"></i><b>3.1.1</b> Aplicaciones de la simulación en la industria</a></li>
</ul></li>
<li class="chapter" data-level="3.2" data-path="simulación-en-la-educación.html"><a href="simulación-en-la-educación.html"><i class="fa fa-check"></i><b>3.2</b> Simulación en la educación</a>
<ul>
<li class="chapter" data-level="3.2.1" data-path="simulación-en-la-educación.html"><a href="simulación-en-la-educación.html#el-rol-de-la-simulación-en-la-enseñanza-de-arquitectura-de-computadoras"><i class="fa fa-check"></i><b>3.2.1</b> El rol de la simulación en la enseñanza de Arquitectura de Computadoras</a></li>
</ul></li>
<li class="chapter" data-level="3.3" data-path="el-formalismo-devs-discrete-event-system-specification.html"><a href="el-formalismo-devs-discrete-event-system-specification.html"><i class="fa fa-check"></i><b>3.3</b> El Formalismo DEVS (Discrete Event System Specification)</a>
<ul>
<li class="chapter" data-level="3.3.1" data-path="el-formalismo-devs-discrete-event-system-specification.html"><a href="el-formalismo-devs-discrete-event-system-specification.html#estructura-del-formalismo-devs"><i class="fa fa-check"></i><b>3.3.1</b> Estructura del formalismo DEVS</a></li>
<li class="chapter" data-level="3.3.2" data-path="el-formalismo-devs-discrete-event-system-specification.html"><a href="el-formalismo-devs-discrete-event-system-specification.html#aplicaciones-del-formalismo-devs"><i class="fa fa-check"></i><b>3.3.2</b> Aplicaciones del formalismo DEVS</a></li>
<li class="chapter" data-level="3.3.3" data-path="el-formalismo-devs-discrete-event-system-specification.html"><a href="el-formalismo-devs-discrete-event-system-specification.html#devs-en-la-enseñanza-de-la-arquitectura-de-computadoras"><i class="fa fa-check"></i><b>3.3.3</b> DEVS en la enseñanza de la Arquitectura de Computadoras</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="4" data-path="comparativa.html"><a href="comparativa.html"><i class="fa fa-check"></i><b>4</b> Comparativa de simuladores</a>
<ul>
<li class="chapter" data-level="4.1" data-path="estudios-similares.html"><a href="estudios-similares.html"><i class="fa fa-check"></i><b>4.1</b> Estudios similares</a></li>
<li class="chapter" data-level="4.2" data-path="simuladores-bajo-análisis.html"><a href="simuladores-bajo-análisis.html"><i class="fa fa-check"></i><b>4.2</b> Simuladores bajo análisis</a></li>
<li class="chapter" data-level="4.3" data-path="criterios-de-evaluación.html"><a href="criterios-de-evaluación.html"><i class="fa fa-check"></i><b>4.3</b> Criterios de evaluación</a></li>
<li class="chapter" data-level="4.4" data-path="selección-de-simuladores.html"><a href="selección-de-simuladores.html"><i class="fa fa-check"></i><b>4.4</b> Selección de simuladores</a></li>
<li class="chapter" data-level="4.5" data-path="participantes-en-la-evaluación.html"><a href="participantes-en-la-evaluación.html"><i class="fa fa-check"></i><b>4.5</b> Participantes en la evaluación</a></li>
<li class="chapter" data-level="4.6" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html"><i class="fa fa-check"></i><b>4.6</b> Análisis comparativo</a>
<ul>
<li class="chapter" data-level="4.6.1" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html#simple-8-bit-assembler-simulator"><i class="fa fa-check"></i><b>4.6.1</b> Simple 8-bit Assembler Simulator</a></li>
<li class="chapter" data-level="4.6.2" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html#vonsim"><i class="fa fa-check"></i><b>4.6.2</b> VonSim</a></li>
<li class="chapter" data-level="4.6.3" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html#emu8086"><i class="fa fa-check"></i><b>4.6.3</b> Emu8086</a></li>
</ul></li>
<li class="chapter" data-level="4.7" data-path="resultados.html"><a href="resultados.html"><i class="fa fa-check"></i><b>4.7</b> Resultados</a>
<ul>
<li class="chapter" data-level="4.7.1" data-path="resultados.html"><a href="resultados.html#publicación"><i class="fa fa-check"></i><b>4.7.1</b> Publicación</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="5" data-path="desarrollo.html"><a href="desarrollo.html"><i class="fa fa-check"></i><b>5</b> Diseño y Construcción del Simulador</a>
<ul>
<li class="chapter" data-level="5.1" data-path="requisitos-de-la-herramienta-y-su-fundamentación.html"><a href="requisitos-de-la-herramienta-y-su-fundamentación.html"><i class="fa fa-check"></i><b>5.1</b> Requisitos de la herramienta y su fundamentación</a>
<ul>
<li class="chapter" data-level="5.1.1" data-path="requisitos-de-la-herramienta-y-su-fundamentación.html"><a href="requisitos-de-la-herramienta-y-su-fundamentación.html#fundamentación-de-los-requisitos-del-simulador"><i class="fa fa-check"></i><b>5.1.1</b> Fundamentación de los requisitos del simulador</a></li>
<li class="chapter" data-level="5.1.2" data-path="requisitos-de-la-herramienta-y-su-fundamentación.html"><a href="requisitos-de-la-herramienta-y-su-fundamentación.html#beneficios-de-la-simplificación"><i class="fa fa-check"></i><b>5.1.2</b> Beneficios de la simplificación</a></li>
</ul></li>
<li class="chapter" data-level="5.2" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html"><i class="fa fa-check"></i><b>5.2</b> Diseño del Simulador</a>
<ul>
<li class="chapter" data-level="5.2.1" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#componentes-del-cpu"><i class="fa fa-check"></i><b>5.2.1</b> Componentes del CPU</a></li>
<li class="chapter" data-level="5.2.2" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#repertorio-de-instruciones"><i class="fa fa-check"></i><b>5.2.2</b> Repertorio de instruciones</a></li>
<li class="chapter" data-level="5.2.3" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#formato-de-instrucciones"><i class="fa fa-check"></i><b>5.2.3</b> Formato de instrucciones</a></li>
<li class="chapter" data-level="5.2.4" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#modos-de-direccionamiento-1"><i class="fa fa-check"></i><b>5.2.4</b> Modos de direccionamiento</a></li>
</ul></li>
<li class="chapter" data-level="5.3" data-path="ciclo-de-la-instrucción-etapas-de-captación-y-ejecución.html"><a href="ciclo-de-la-instrucción-etapas-de-captación-y-ejecución.html"><i class="fa fa-check"></i><b>5.3</b> Ciclo de la instrucción: Etapas de captación y ejecución</a>
<ul>
<li class="chapter" data-level="5.3.1" data-path="ciclo-de-la-instrucción-etapas-de-captación-y-ejecución.html"><a href="ciclo-de-la-instrucción-etapas-de-captación-y-ejecución.html#etapa-de-captación"><i class="fa fa-check"></i><b>5.3.1</b> Etapa de Captación:</a></li>
<li class="chapter" data-level="5.3.2" data-path="ciclo-de-la-instrucción-etapas-de-captación-y-ejecución.html"><a href="ciclo-de-la-instrucción-etapas-de-captación-y-ejecución.html#etapa-de-ejecución"><i class="fa fa-check"></i><b>5.3.2</b> Etapa de Ejecución:</a></li>
</ul></li>
<li class="chapter" data-level="5.4" data-path="diseño-ampliado-del-simulador-vonsim8.html"><a href="diseño-ampliado-del-simulador-vonsim8.html"><i class="fa fa-check"></i><b>5.4</b> Diseño Ampliado del Simulador VonSim8</a>
<ul>
<li class="chapter" data-level="5.4.1" data-path="diseño-ampliado-del-simulador-vonsim8.html"><a href="diseño-ampliado-del-simulador-vonsim8.html#nuevos-requisitos-funcionales"><i class="fa fa-check"></i><b>5.4.1</b> Nuevos requisitos funcionales</a></li>
<li class="chapter" data-level="5.4.2" data-path="diseño-ampliado-del-simulador-vonsim8.html"><a href="diseño-ampliado-del-simulador-vonsim8.html#modos-de-direccionamiento-adicionales"><i class="fa fa-check"></i><b>5.4.2</b> Modos de direccionamiento adicionales</a></li>
<li class="chapter" data-level="5.4.3" data-path="diseño-ampliado-del-simulador-vonsim8.html"><a href="diseño-ampliado-del-simulador-vonsim8.html#formato-ampliado-de-instrucciones"><i class="fa fa-check"></i><b>5.4.3</b> Formato ampliado de instrucciones</a></li>
<li class="chapter" data-level="5.4.4" data-path="diseño-ampliado-del-simulador-vonsim8.html"><a href="diseño-ampliado-del-simulador-vonsim8.html#ciclo-de-la-instrucción-modos-adicionales"><i class="fa fa-check"></i><b>5.4.4</b> Ciclo de la instrucción: modos adicionales</a></li>
</ul></li>
<li class="chapter" data-level="5.5" data-path="tercera-etapa.html"><a href="tercera-etapa.html"><i class="fa fa-check"></i><b>5.5</b> Tercera etapa</a></li>
<li class="chapter" data-level="5.6" data-path="aspectos-tecnológicos-de-implementación.html"><a href="aspectos-tecnológicos-de-implementación.html"><i class="fa fa-check"></i><b>5.6</b> Aspectos tecnológicos de implementación</a></li>
<li class="chapter" data-level="5.7" data-path="simulación-visual-e-interactiva.html"><a href="simulación-visual-e-interactiva.html"><i class="fa fa-check"></i><b>5.7</b> Simulación visual e interactiva</a>
<ul>
<li class="chapter" data-level="5.7.1" data-path="simulación-visual-e-interactiva.html"><a href="simulación-visual-e-interactiva.html#representación-gráfica-de-componentes"><i class="fa fa-check"></i><b>5.7.1</b> Representación gráfica de componentes</a></li>
<li class="chapter" data-level="5.7.2" data-path="simulación-visual-e-interactiva.html"><a href="simulación-visual-e-interactiva.html#ejecución-paso-a-paso"><i class="fa fa-check"></i><b>5.7.2</b> Ejecución paso a paso</a></li>
</ul></li>
<li class="chapter" data-level="5.8" data-path="gestión-de-interrupciones-y-periféricos.html"><a href="gestión-de-interrupciones-y-periféricos.html"><i class="fa fa-check"></i><b>5.8</b> Gestión de interrupciones y periféricos</a>
<ul>
<li class="chapter" data-level="5.8.1" data-path="gestión-de-interrupciones-y-periféricos.html"><a href="gestión-de-interrupciones-y-periféricos.html#manejo-del-vector-de-interrupciones"><i class="fa fa-check"></i><b>5.8.1</b> Manejo del vector de interrupciones</a></li>
<li class="chapter" data-level="5.8.2" data-path="gestión-de-interrupciones-y-periféricos.html"><a href="gestión-de-interrupciones-y-periféricos.html#instrucciones-in-y-out"><i class="fa fa-check"></i><b>5.8.2</b> Instrucciones IN y OUT</a></li>
<li class="chapter" data-level="5.8.3" data-path="gestión-de-interrupciones-y-periféricos.html"><a href="gestión-de-interrupciones-y-periféricos.html#segunda-etapa"><i class="fa fa-check"></i><b>5.8.3</b> Segunda etapa</a></li>
</ul></li>
<li class="chapter" data-level="5.9" data-path="integración-de-métricas-de-rendimiento.html"><a href="integración-de-métricas-de-rendimiento.html"><i class="fa fa-check"></i><b>5.9</b> Integración de métricas de rendimiento</a>
<ul>
<li class="chapter" data-level="5.9.1" data-path="integración-de-métricas-de-rendimiento.html"><a href="integración-de-métricas-de-rendimiento.html#métricas-calculadas"><i class="fa fa-check"></i><b>5.9.1</b> Métricas calculadas</a></li>
<li class="chapter" data-level="5.9.2" data-path="integración-de-métricas-de-rendimiento.html"><a href="integración-de-métricas-de-rendimiento.html#análisis-de-casos-de-estudio"><i class="fa fa-check"></i><b>5.9.2</b> Análisis de casos de estudio</a></li>
</ul></li>
<li class="chapter" data-level="5.10" data-path="proceso-de-validación.html"><a href="proceso-de-validación.html"><i class="fa fa-check"></i><b>5.10</b> Proceso de validación</a>
<ul>
<li class="chapter" data-level="5.10.1" data-path="proceso-de-validación.html"><a href="proceso-de-validación.html#validación-funcional"><i class="fa fa-check"></i><b>5.10.1</b> Validación funcional</a></li>
<li class="chapter" data-level="5.10.2" data-path="proceso-de-validación.html"><a href="proceso-de-validación.html#evaluación-pedagógica"><i class="fa fa-check"></i><b>5.10.2</b> Evaluación pedagógica</a></li>
</ul></li>
<li class="chapter" data-level="5.11" data-path="portabilidad-y-mantenibilidad.html"><a href="portabilidad-y-mantenibilidad.html"><i class="fa fa-check"></i><b>5.11</b> Portabilidad y Mantenibilidad</a></li>
</ul></li>
<li class="chapter" data-level="" data-path="apéndices.html"><a href="apéndices.html"><i class="fa fa-check"></i>Apéndices</a>
<ul>
<li class="chapter" data-level="5.12" data-path="anexoA.html"><a href="anexoA.html"><i class="fa fa-check"></i><b>5.12</b> Anexo A: Protocolo de Entrevista Semiestructurada</a>
<ul>
<li class="chapter" data-level="5.12.1" data-path="anexoA.html"><a href="anexoA.html#introducción-a-cargo-del-entrevistador"><i class="fa fa-check"></i><b>5.12.1</b> Introducción (a cargo del entrevistador)</a></li>
<li class="chapter" data-level="5.12.2" data-path="anexoA.html"><a href="anexoA.html#datos-generales-del-entrevistado"><i class="fa fa-check"></i><b>5.12.2</b> Datos generales del entrevistado</a></li>
<li class="chapter" data-level="5.12.3" data-path="anexoA.html"><a href="anexoA.html#preguntas-principales"><i class="fa fa-check"></i><b>5.12.3</b> Preguntas principales</a></li>
<li class="chapter" data-level="5.12.4" data-path="anexoA.html"><a href="anexoA.html#cierre"><i class="fa fa-check"></i><b>5.12.4</b> Cierre</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="6" data-path="Biblio.html"><a href="Biblio.html"><i class="fa fa-check"></i><b>6</b> Bibliografía</a></li>
<li class="divider"></li>
<li><a href="https://github.com/ruiz-jose/Sim-x86-Tesis" target="blank">Publicado con bookdown</a></li>

</ul>

      </nav>
    </div>

    <div class="book-body">
      <div class="body-inner">
        <div class="book-header" role="navigation">
          <h1>
            <i class="fa fa-circle-o-notch fa-spin"></i><a href="./">Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras</a>
          </h1>
        </div>

        <div class="page-wrapper" tabindex="-1" role="main">
          <div class="page-inner">

            <section class="normal" id="section-">
<div id="diseño-del-simulador" class="section level2 hasAnchor" number="5.2">
<h2><span class="header-section-number">5.2</span> Diseño del Simulador<a href="diseño-del-simulador.html#diseño-del-simulador" class="anchor-section" aria-label="Anchor link to header"></a></h2>
<p>El diseño del simulador se fundamenta en la arquitectura de Von Neumann, ampliamente adoptada en las computadoras modernas por su simplicidad conceptual y operativa. Esta arquitectura se caracteriza por utilizar una única memoria compartida para almacenar tanto datos como instrucciones, esta característica permite una mayor flexibilidad en la ejecución de programas, ya que las instrucciones pueden ser tratadas como datos, facilitando la implementación de técnicas avanzadas como la ejecución dinámica y la optimización del rendimiento.</p>
<p>Para el diseño del simulador desarrollado en este trabajo, se tomó como referencia el simulador VonSim<a href="#fn2" class="footnote-ref" id="fnref2"><sup>2</sup></a>, una herramienta educativa basada en la arquitectura de Von Neumann que permite visualizar y experimentar el ciclo de instrucción de una manera interactiva. Esta herramienta sirvió como base conceptual y funcional debido a su enfoque didáctico y su estructura visual clara, orientada a la enseñanza de principios fundamentales de arquitectura de computadoras <span class="citation">(<a href="#ref-vonsim">Facundo Quiroga 2020</a>)</span>.</p>
<p>Sin embargo, considerando los contenidos y objetivos específicos de la asignatura Arquitectura de Computadoras,
VonSim8<a href="#fn3" class="footnote-ref" id="fnref3"><sup>3</sup></a> es un simulador diseñado específicamente en este trabajo, inspirado en VonSim, pero adaptado para operar con registros y memoria de 8 bits, con una interfaz simplificada orientada al aprendizaje progresivo.
Dado que VonSim incluye una arquitectura detallada con múltiples instrucciones, registros y componentes funcionales. Si bien esto ofrece un panorama completo, puede dificultar el aprendizaje inicial al introducir simultáneamente numerosos conceptos avanzados. Debido a esto se optó por desarrollar una versión simplificada del simulador, esta decisión responde a la necesidad de reducir la carga cognitiva en las primeras etapas del aprendizaje y facilitar una asimilación progresiva de los conceptos fundamentales. A partir de esta base, se introdujeron diversas modificaciones en los componentes, instrucciones y funcionalidades del simulador, priorizando aquellos aspectos conceptuales que se abordan en el programa de la asignatura.</p>
<p>Entre las principales modificaciones realizadas se incluyen: (1) la reducción y simplificación del repertorio de instrucciones; (2) el ajuste en el tamaño de los registros y la memoria para operar con datos de 8 bits; (3) el rediseño de la interfaz gráfica con un enfoque esquemático del flujo de ejecución; y (4) la incorporación de funcionalidades interactivas orientadas a la visualización del ciclo de instrucción y el rol específico de cada componente. Las modificaciones se definieron conforme a los contenidos curriculares de la asignatura y se fundamentan en los principios del aprendizaje activo, que promueven la participación del estudiante como protagonista en la construcción de su conocimiento <span class="citation">(<a href="#ref-bonwell1991active">Bonwell and Eison 1991</a>)</span>.</p>
<table class="table table-striped table-hover table-condensed table-responsive" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:comparativa-vonsim">Tabla 5.4: </span>Comparación entre VonSim y VonSim8
</caption>
<thead>
<tr>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Característica
</th>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
VonSim
</th>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
VonSim8
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
Arquitectura
</td>
<td style="text-align:center;width: 32em; ">
Von Neumann
</td>
<td style="text-align:center;width: 32em; ">
Von Neumann
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
Tamaño de registros
</td>
<td style="text-align:center;width: 32em; ">
Variable según versión
</td>
<td style="text-align:center;width: 32em; ">
8 bits
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
Interfaz gráfica
</td>
<td style="text-align:center;width: 32em; ">
Completa, detallada
</td>
<td style="text-align:center;width: 32em; ">
Simplificada, esquemática
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
Repertorio de instrucciones
</td>
<td style="text-align:center;width: 32em; ">
Amplio
</td>
<td style="text-align:center;width: 32em; ">
Reducido y adaptado
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
Objetivo didáctico
</td>
<td style="text-align:center;width: 32em; ">
Demostración de conceptos avanzados
</td>
<td style="text-align:center;width: 32em; ">
Comprensión progresiva de conceptos básicos
</td>
</tr>
</tbody>
</table>
<p>El diseño conceptual se orienta a plasmar los principios definidos anteriormente en una arquitectura funcional que responda de manera efectiva a los objetivos pedagógicos de la asignatura Arquitectura de Computadoras.</p>
<p>Con los requisitos funcionales y didácticos previamente definidos, se elaboró un diseño conceptual que organiza la estructura interna del simulador en bloques funcionales bien delimitados. Este diseño permite modelar de manera explícita las relaciones entre los distintos componentes, facilitando tanto la implementación como la comprensión de la arquitectura simulada.</p>
<p>La Figura <a href="diseño-del-simulador.html#fig:esquemavonsim8">5.6</a> presenta una visión esquemática de la arquitectura general del simulador. En ella se distinguen los flujos de datos y de control, representando gráficamente la interacción entre los distintos módulos funcionales durante la ejecución de programas. Esta representación facilita la comprensión estructural del sistema y su correspondencia con una computadora real simplificada.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:esquemavonsim8"></span>
<img src="images/esquemavonsim8.png" alt="Arquitectura general del simulador" width="85%" />
<p class="caption">
Figura 5.6: Arquitectura general del simulador
</p>
</div>
<p>La memoria principal se modela como una matriz de 16×16 expresada en hexadecimal, lo que permite almacenar hasta 256 bytes de datos. Esta capacidad es suficiente para la mayoría de los programas de ejemplo utilizados en el curso, y su diseño simplificado facilita la comprensión de los conceptos fundamentales de la memoria en una computadora.</p>
<p>El simulador incluye la representación de un teclado y una pantalla con el objetivo de emular la interacción básica entre el usuario y el sistema. El teclado se modela como un vector de 16 posiciones, cada una capaz de almacenar un carácter ASCII. La pantalla, por su parte, se representa como una matriz de 16×16 que permite visualizar caracteres, facilitando así la comprensión del manejo de entrada y salida de datos en una arquitectura computacional simplificada.</p>
<p>La elección de estos bloques funcionales responde tanto a la necesidad de modelar componentes esenciales de una computadora real como a criterios pedagógicos de modularidad y claridad conceptual. La Tabla <a href="diseño-del-simulador.html#tab:bloquesfuncionales">5.5</a> resume los principales bloques que conforman la arquitectura simulada, junto con una breve descripción de su funcionalidad.</p>
<table class="table table-striped table-hover table-condensed" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:bloquesfuncionales">Tabla 5.5: </span>Bloques funcionales principales
</caption>
<thead>
<tr>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Bloque Funcional
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Descripción
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Unidad Central de Procesamiento (CPU)
</td>
<td style="text-align:left;width: 40em; ">
Simulación de registros, Unidad de Control (UC) y Unidad Aritmética y Lógica (ALU).
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Memoria
</td>
<td style="text-align:left;width: 40em; ">
Estructura de memoria y simulación de operaciones de lectura y escritura.
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Sistema de Entrada/Salida (E/S)
</td>
<td style="text-align:left;width: 40em; ">
Interacción con periféricos y manejo de interrupciones.
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Bus de datos, direcciones y control
</td>
<td style="text-align:left;width: 40em; ">
Modelado de la comunicación entre componentes.
</td>
</tr>
</tbody>
</table>
<div id="componentes-del-cpu" class="section level3 hasAnchor" number="5.2.1">
<h3><span class="header-section-number">5.2.1</span> Componentes del CPU<a href="diseño-del-simulador.html#componentes-del-cpu" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>En esta sección se detallan los componentes que conforman la Unidad Central de Procesamiento (CPU) del simulador VonSim8, estableciendo su correspondencia con los elementos de una arquitectura real. La descripción de cada componente se organiza en función de su rol funcional y su relevancia didáctica.</p>
<p>El diseño de los registros busca facilitar el aprendizaje de los distintos modos de direccionamiento y el ciclo de instrucción, aspectos centrales en la enseñanza de arquitectura de computadoras. Se describe en la siguiente tabla <a href="diseño-del-simulador.html#tab:arq">5.6</a>:</p>
<table class="table table-striped table-hover table-condensed" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:arq">Tabla 5.6: </span>Componentes del CPU VonSim8
</caption>
<thead>
<tr>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Componente
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Características
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Arquitectura
</td>
<td style="text-align:left;width: 40em; ">
Von Neumann, memoria compartida para datos e instrucciones.
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Registros
</td>
<td style="text-align:left;width: 40em; ">
4 registros de propósito general (<code>AL</code>, <code>BL</code>, <code>CL</code> y <code>DL</code>) de 8 bits cada uno.
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
</td>
<td style="text-align:left;width: 40em; ">
4 registros de propósito específico:
<ul>
<li>
<code>IP</code> (Instruction Pointer)
</li>
<li>
<code>IR</code> (Instruction Register)
</li>
<li>
<code>SP</code> (Stack Pointer)
</li>
<li>
<code>RS</code> (registro de estado)
</li>
</ul>
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
</td>
<td style="text-align:left;width: 40em; ">
2 registros de datos (<code>MAR</code>: buffer de direcciones y <code>MBR</code>: buffer de datos) para comunicación entre CPU y memoria.
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
</td>
<td style="text-align:left;width: 40em; ">
2 registros temporales (<code>ri</code>: temporal de direcciones y <code>id</code>: temporal de datos) que se utilizan para conservar valores temporales durante la ejecución de una instrucción.
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Memoria
</td>
<td style="text-align:left;width: 40em; ">
Capacidad de direccionamiento de 256 posiciones, cada una de byte.
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Buses
</td>
<td style="text-align:left;width: 40em; ">
Bus de datos y direcciones de 8 bits.
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Instrucciones
</td>
<td style="text-align:left;width: 40em; ">
Longitud variable de instrucciones (1, 2 y 3 Bytes). Modos de direccionamiento: registro a registro, directo, indirecto e inmediato.
</td>
</tr>
</tbody>
</table>
</div>
<div id="repertorio-de-instruciones" class="section level3 hasAnchor" number="5.2.2">
<h3><span class="header-section-number">5.2.2</span> Repertorio de instruciones<a href="diseño-del-simulador.html#repertorio-de-instruciones" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>El repertorio se diseñó como una simplificación de la arquitectura x86, orientada a mejorar la enseñanza y el aprendizaje. En una primera etapa, se introducen únicamente las instrucciones esenciales para abordar los contenidos iniciales de la asignatura:</p>
<table class="table table-striped table-hover table-condensed" style="width: auto !important; margin-left: auto; margin-right: auto;border-bottom: 0;">
<caption>
<span id="tab:setreducido">Tabla 5.7: </span>Tabla de instrucciones de VonSim8
</caption>
<thead>
<tr>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Instrucciones
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
nemónico
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Acción
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
Transferencia de datos
</td>
<td style="text-align:left;width: 15em; ">
MOV
</td>
<td style="text-align:left;width: 25em; ">
Copiar
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
Pocesamiento de datos
</td>
<td style="text-align:left;width: 15em; ">
ADD
</td>
<td style="text-align:left;width: 25em; ">
Sumar
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
</td>
<td style="text-align:left;width: 15em; ">
SUB
</td>
<td style="text-align:left;width: 25em; ">
Restar
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
</td>
<td style="text-align:left;width: 15em; ">
CMP
</td>
<td style="text-align:left;width: 25em; ">
Comparar
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
Control de flujo
</td>
<td style="text-align:left;width: 15em; ">
JMP
</td>
<td style="text-align:left;width: 25em; ">
Salto incondicional
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
</td>
<td style="text-align:left;width: 15em; ">
JZ
</td>
<td style="text-align:left;width: 25em; ">
Salto condicional si Z=1
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
</td>
<td style="text-align:left;width: 15em; ">
JC
</td>
<td style="text-align:left;width: 25em; ">
Salto condicional si C=1
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
</td>
<td style="text-align:left;width: 15em; ">
HLT
</td>
<td style="text-align:left;width: 25em; ">
Detiene CPU
</td>
</tr>
</tbody>
<tfoot>
<tr>
<td style="padding: 0; " colspan="100%">
<span style="font-style: italic;">Nota: </span>
</td>
</tr>
<tr>
<td style="padding: 0; " colspan="100%">
<sup></sup> Las instrucciones de transferencia y de procesamiento de datos tienen los tres tipos de combinaciones en los operandos.
</td>
</tr>
</tfoot>
</table>
</div>
<div id="formato-de-instrucciones" class="section level3 hasAnchor" number="5.2.3">
<h3><span class="header-section-number">5.2.3</span> Formato de instrucciones<a href="diseño-del-simulador.html#formato-de-instrucciones" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>El formato de las instrucciones se basa en la codificación binaria, donde cada instrucción se representa mediante un código de operación (opcode) seguido de los operandos. La tabla <a href="diseño-del-simulador.html#tab:codtraducido">5.8</a> muestra el formato de las instrucciones y su codificación binaria.</p>
<table class="table table-striped table" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:codtraducido">Tabla 5.8: </span>Tabla de codificación de instrucciones
</caption>
<thead>
<tr>
<th style="text-align:left;">
Tipo
</th>
<th style="text-align:left;">
Operación
</th>
<th style="text-align:left;">
Codificación
</th>
<th style="text-align:left;">
Parámetros
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left;width: 20em; ">
</td>
<td style="text-align:left;width: 25em; ">
A: entre registros
</td>
<td style="text-align:left;width: 25em; font-size: 6pt;">
____XXYY
</td>
<td style="text-align:left;width: 30em; ">
XX = Registro destino
YY = Registro fuente
</td>
</tr>
<tr>
<td style="text-align:left;width: 20em; ">
Transferencia y procesamiento
</td>
<td style="text-align:left;width: 25em; ">
B: Cargar a registro
</td>
<td style="text-align:left;width: 25em; font-size: 6pt;">
____XX00 MMMMMMMM
</td>
<td style="text-align:left;width: 30em; ">
XX = Registro destino
M = Dirección de memoria
</td>
</tr>
<tr>
<td style="text-align:left;width: 20em; ">
</td>
<td style="text-align:left;width: 25em; ">
C: Almacenar en memoria
</td>
<td style="text-align:left;width: 25em; font-size: 6pt;">
____00YY MMMMMMMM
</td>
<td style="text-align:left;width: 30em; ">
YY = Registro fuente
M = Dirección de memoria
</td>
</tr>
<tr>
<td style="text-align:left;width: 20em; ">
Control
</td>
<td style="text-align:left;width: 25em; ">
D: control de flujo
</td>
<td style="text-align:left;width: 25em; font-size: 6pt;">
____ffff MMMMMMMM
</td>
<td style="text-align:left;width: 30em; ">
ffff = funcionalidad
M = Dirección de memoria
</td>
</tr>
</tbody>
</table>
<p>Considerando:</p>
<ul>
<li><p><code>____</code>: Código de operación de la instrucción, número de 4 bits.</p>
<ul>
<li><code>XX</code> o <code>YY</code>: Índices de registros, número entre <code>0</code> y <code>3</code>, cada índice es de 2 bits.</li>
</ul></li>
</ul>
<table>
<thead>
<tr class="header">
<th align="left">Registros (R)</th>
<th align="left">Binario</th>
<th align="right">Decimal</th>
</tr>
</thead>
<tbody>
<tr class="odd">
<td align="left">AL</td>
<td align="left">00</td>
<td align="right">0</td>
</tr>
<tr class="even">
<td align="left">BL</td>
<td align="left">01</td>
<td align="right">1</td>
</tr>
<tr class="odd">
<td align="left">CL</td>
<td align="left">10</td>
<td align="right">2</td>
</tr>
<tr class="even">
<td align="left">DL</td>
<td align="left">11</td>
<td align="right">3</td>
</tr>
</tbody>
</table>
<pre><code>- `00`: Indica que el operando es un registro de propósito general.</code></pre>
<ul>
<li><p><code>M</code>: Dirección de memoria, número de 8 bits.</p></li>
<li><p><code>ffff</code>: representan el comportamiento de la instrucción, número de 4 bits.</p></li>
</ul>
</div>
<div id="modos-de-direccionamiento-1" class="section level3 hasAnchor" number="5.2.4">
<h3><span class="header-section-number">5.2.4</span> Modos de direccionamiento<a href="diseño-del-simulador.html#modos-de-direccionamiento-1" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>Los modos de direccionamiento definidos en esta etapa son:</p>
<ul>
<li>Registro a registro (<code>Rx</code>,<code>Ry</code>): operandos son registros del procesador.</li>
<li>Directo (<code>[M]</code>): operando es el contenido de una dirección de memoria.</li>
</ul>
<p>En esta primera etapa se implementan las siguientes instrucciones con estos modos de direccionamiento y formato de instrucciones:</p>
<table>
<colgroup>
<col width="4%" />
<col width="16%" />
<col width="52%" />
<col width="26%" />
</colgroup>
<thead>
<tr class="header">
<th align="left">#</th>
<th align="left">Instrucción</th>
<th align="left">Acción</th>
<th align="left">Codificación</th>
</tr>
</thead>
<tbody>
<tr class="odd">
<td align="left">0</td>
<td align="left">MOV Rx, Ry</td>
<td align="left">Rx ← Ry</td>
<td align="left">0000 XXYY</td>
</tr>
<tr class="even">
<td align="left">1</td>
<td align="left">MOV Rx, [M]</td>
<td align="left">Rx ← Mem[Dirección]</td>
<td align="left">0001 00YY MMMMMMMM</td>
</tr>
<tr class="odd">
<td align="left">2</td>
<td align="left">MOV [M], Ry</td>
<td align="left">Mem[Dirección] ← Rx</td>
<td align="left">0010 XX00 MMMMMMMM</td>
</tr>
<tr class="even">
<td align="left">3</td>
<td align="left">ADD Rx, Ry</td>
<td align="left">Rx ← Rx + Ry</td>
<td align="left">0011 XXYY</td>
</tr>
<tr class="odd">
<td align="left">4</td>
<td align="left">ADD Rx, [M]</td>
<td align="left">Rx ← Rx + Mem[Dirección]</td>
<td align="left">0100 00YY MMMMMMMM</td>
</tr>
<tr class="even">
<td align="left">5</td>
<td align="left">ADD [M], Ry</td>
<td align="left">Mem[Dirección] ← Mem[Dirección] + Ry</td>
<td align="left">0101 XX00 MMMMMMMM</td>
</tr>
<tr class="odd">
<td align="left">6</td>
<td align="left">SUB Rx, Ry</td>
<td align="left">Rx ← Rx - Ry</td>
<td align="left">0110 XXYY</td>
</tr>
<tr class="even">
<td align="left">7</td>
<td align="left">SUB Rx, [M]</td>
<td align="left">Rx ← Rx - Mem[Dirección]</td>
<td align="left">0111 00YY MMMMMMMM</td>
</tr>
<tr class="odd">
<td align="left">8</td>
<td align="left">SUB [M], Ry</td>
<td align="left">Mem[Dirección] ← Mem[Dirección] - Ry</td>
<td align="left">1000 XX00 MMMMMMMM</td>
</tr>
<tr class="even">
<td align="left">9</td>
<td align="left">CMP Rx, Ry</td>
<td align="left">Modifica flags de Rx - Ry</td>
<td align="left">1001 XXYY</td>
</tr>
<tr class="odd">
<td align="left">A</td>
<td align="left">CMP Rx, [M]</td>
<td align="left">Modifica flags de Rx - Mem[Dirección]</td>
<td align="left">1010 00YY MMMMMMMM</td>
</tr>
<tr class="even">
<td align="left">B</td>
<td align="left">CMP [M], Ry</td>
<td align="left">Modifica flags de Mem[Dirección] - Ry</td>
<td align="left">1011 XX00 MMMMMMMM</td>
</tr>
<tr class="odd">
<td align="left">C</td>
<td align="left">JMP M</td>
<td align="left">IP ← Dirección</td>
<td align="left">1100 0000 MMMMMMMM</td>
</tr>
<tr class="even">
<td align="left">C</td>
<td align="left">JC M</td>
<td align="left">Si flag C=1 entonces IP ← Dirección</td>
<td align="left">1100 0001 MMMMMMMM</td>
</tr>
<tr class="odd">
<td align="left">C</td>
<td align="left">JZ M</td>
<td align="left">Si flag Z=1 entonces IP ← Dirección</td>
<td align="left">1100 0011 MMMMMMMM</td>
</tr>
</tbody>
</table>
</div>
</div>
<h3> Bibliografía<a href="Biblio.html#Biblio" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<div id="refs" class="references csl-bib-body hanging-indent">
<div id="ref-bonwell1991active" class="csl-entry">
Bonwell, Charles C., and James A. Eison. 1991. <span>“Active Learning: Creating Excitement in the Classroom.”</span> <em>ASHE-ERIC Higher Education Report</em> 1.
</div>
<div id="ref-vonsim" class="csl-entry">
Facundo Quiroga, Juan Martín Seery, Manuel Bustos Berrondo. 2020. <span>“VonSim - Simulador de Arquitectura de von Neumann.”</span> <a href="https://vonsim.github.io/" class="uri">https://vonsim.github.io/</a>.
</div>
</div>
<div class="footnotes">
<hr />
<ol start="2">
<li id="fn2"><p>VonSim: <a href="https://vonsim.github.io/" class="uri">https://vonsim.github.io/</a><a href="diseño-del-simulador.html#fnref2" class="footnote-back">↩︎</a></p></li>
<li id="fn3"><p>VonSim8: <a href="https://ruiz-jose.github.io/VonSim8/" class="uri">https://ruiz-jose.github.io/VonSim8/</a><a href="diseño-del-simulador.html#fnref3" class="footnote-back">↩︎</a></p></li>
</ol>
</div>
            </section>

          </div>
        </div>
      </div>
<a href="requisitos-de-la-herramienta-y-su-fundamentación.html" class="navigation navigation-prev " aria-label="Previous page"><i class="fa fa-angle-left"></i></a>
<a href="ciclo-de-la-instrucción-etapas-de-captación-y-ejecución.html" class="navigation navigation-next " aria-label="Next page"><i class="fa fa-angle-right"></i></a>
    </div>
  </div>
<script src="libs/gitbook-2.6.7/js/app.min.js"></script>
<script src="libs/gitbook-2.6.7/js/clipboard.min.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-search.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-sharing.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-fontsettings.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-bookdown.js"></script>
<script src="libs/gitbook-2.6.7/js/jquery.highlight.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-clipboard.js"></script>
<script>
gitbook.require(["gitbook"], function(gitbook) {
gitbook.start({
  "sharing": {
    "github": "https://github.com/ruiz-jose/Sim-x86-Tesis",
    "facebook": false,
    "twitter": false,
    "linkedin": false,
    "weibo": false,
    "instapaper": false,
    "vk": false,
    "whatsapp": false,
    "all": ["facebook", "twitter", "linkedin", "weibo", "instapaper"]
  },
  "fontsettings": {
    "theme": "white",
    "family": "sans",
    "size": 2
  },
  "edit": {
    "link": "https://github.com/ruiz-jose/Sim-x86-Tesis/edit/main/05-desarrollo.Rmd",
    "text": "Edit"
  },
  "history": {
    "link": null,
    "text": null
  },
  "view": {
    "link": "https://github.com/ruiz-jose/Sim-x86-Tesis/blob/main/05-desarrollo.Rmd",
    "text": null
  },
  "download": ["tesis.pdf"],
  "search": {
    "engine": "fuse",
    "options": null
  },
  "toc": {
    "collapse": "subsection"
  }
});
});
</script>

<!-- dynamically load mathjax for compatibility with self-contained -->
<script>
  (function () {
    var script = document.createElement("script");
    script.type = "text/javascript";
    var src = "true";
    if (src === "" || src === "true") src = "https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.9/latest.js?config=TeX-MML-AM_CHTML";
    if (location.protocol !== "file:")
      if (/^https?:/.test(src))
        src = src.replace(/^https?:/, '');
    script.src = src;
    document.getElementsByTagName("head")[0].appendChild(script);
  })();
</script>
</body>

</html>
