<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:18:38.1838</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.11.14</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0157099</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>Display device</inventionTitleEng><openDate>2025.05.22</openDate><openNumber>10-2025-0071315</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 71/70</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 77/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 일 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 상기 기판의 상기 표시 영역 상에 배치되며, 반도체층을 포함하는 트랜지스터, 및 상기 기판의 상기 비표시 영역 상에 배치되며, 반도체 패턴을 포함하는 적어도 하나의 검사 패턴을 포함하며, 상기 검사 패턴은, 상기 반도체 패턴을 사이에 두고 두께 방향으로 이격된 제1 도전 패턴과 제2 도전 패턴, 및 상기 반도체 패턴의 일 부분에 연결된 검사 소스 전극 및 상기 반도체 패턴의 타 부분에 연결된 검사 드레인 전극을 포함하며, 상기 제2 도전 패턴은 상기 반도체 패턴에 접촉한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 표시 영역 및 비표시 영역을 포함하는 기판;상기 기판의 상기 표시 영역 상에 배치되며, 반도체층을 포함하는 트랜지스터; 및상기 기판의 상기 비표시 영역 상에 배치되며, 반도체 패턴을 포함하는 적어도 하나의 검사 패턴을 포함하며, 상기 검사 패턴은,상기 반도체 패턴을 사이에 두고 두께 방향으로 이격된 제1 도전 패턴과 제2 도전 패턴; 및상기 반도체 패턴의 일 부분에 연결된 검사 소스 전극 및 상기 반도체 패턴의 타 부분에 연결된 검사 드레인 전극을 포함하며, 상기 제2 도전 패턴은 상기 반도체 패턴에 접촉하는 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 제1 도전 패턴은 상기 기판 상에 배치되며, 상기 반도체 패턴과 상기 제1 도전 패턴 사이에 개재된 제1 절연층 및 제2 절연층을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서, 상기 반도체 패턴은 패턴 채널 영역, 상기 패턴 채널 영역을 사이에 두고 서로 이격된 제1 도체화 영역 및 제2 도체화 영역을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서, 상기 제1 도전 패턴은 상기 패턴 채널 영역과 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제3 항에 있어서, 상기 검사 소스 전극은 상기 제1 도체화 영역에 연결되고, 상기 검사 드레인 전극은 상기 제2 도체화 영역에 연결된 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서, 상기 제2 도전 패턴은 상기 반도체 패턴 상에 배치되며, 상기 제1 도전 패턴과 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서, 상기 제2 도전 패턴과 상기 반도체 패턴 사이에 배치된 제3 절연층을 더 포함하며, 상기 제2 도전 패턴은 상기 제3 절연층을 관통하는 제1 비아홀을 통해 상기 반도체 패턴과 접촉하는 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서,상기 검사 소스 전극 및 상기 검사 드레인 전극과 상기 제2 도전 패턴 사이에 배치된 제4 절연층을 더 포함하며, 상기 검사 소스 전극 및 상기 검사 드레인 전극은 상기 제4 절연층을 관통하는 제2 비아홀 및 제3 비아홀을 통해 상기 반도체 패턴과 연결된 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서, 상기 제2 도전 패턴 상에 배치된 제4 절연층; 및상기 제4 절연층 상에 배치되며 서로 이격된 제1 검사 전극, 제2 검사 전극, 제3 검사 전극 및 제4 검사 전극을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서, 상기 제1 검사 전극은 상기 제1 도전 패턴과 연결되고, 상기 제2 검사 전극은 상기 제2 도전 패턴과 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제9 항에 있어서, 상기 제3 검사 전극은 상기 검사 소스 전극으로부터 연장되고, 상기 제4 검사 전극은 상기 검사 드레인 전극으로부터 연장된 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제1 항에 있어서, 상기 표시 영역의 상기 트랜지스터의 상기 반도체층은 상기 검사 패턴의 상기 반도체 패턴과 동일한 물질을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서, 상기 표시 영역의 상기 트랜지스터의 상기 반도체층과 상기 검사 패턴의 상기 반도체 패턴은 산화물 반도체를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제1 항에 있어서, 상기 제1 도전 패턴과 상기 반도체 패턴 사이에 배치된 연결 패턴을 더 포함하며, 상기 제1 도전 패턴은 상기 연결 패턴을 통해 상기 반도체 패턴과 전기적으로 연결된 표시 장치.</claim></claimInfo><claimInfo><claim>15. 표시 영역 및 비표시 영역을 포함하는 기판;상기 기판의 상기 표시 영역 상에 배치되며, 반도체층을 포함하는 트랜지스터; 및상기 기판의 상기 비표시 영역 상에 배치되며, 반도체 패턴을 포함하는 검사 패턴을 포함하며, 상기 검사 패턴은,상기 반도체 패턴을 사이에 두고 두께 방향으로 이격된 제1 도전 패턴과 제2 도전 패턴; 상기 반도체 패턴의 일 부분에 연결된 검사 소스 전극 및 상기 반도체 패턴의 타 부분에 연결된 검사 드레인 전극; 및상기 제1 도전 패턴과 상기 반도체 패턴 사이에 배치된 연결 패턴을 포함하며, 상기 연결 패턴은 상기 제1 도전 패턴과 상기 반도체 패턴에 접촉하는 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서, 상기 표시 영역의 상기 트랜지스터의 상기 반도체층과 상기 검사 패턴의 상기 반도체 패턴은 산화물 반도체를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제15 항에 있어서, 상기 반도체 패턴과 상기 제1 도전 패턴 사이에 개재된 제1 절연층 및 제2 절연층을 더 포함하며, 상기 연결 패턴은 상기 제1 절연층 및 상기 제2 절연층을 관통하는 제1 비아홀에 배치되고, 상기 제1 비아홀은 상기 제1 도전 패턴 및 상기 반도체 패턴과 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제15 항에 있어서, 상기 반도체 패턴은 패턴 채널 영역, 상기 패턴 채널 영역을 사이에 두고 서로 이격된 제1 도체화 영역 및 제2 도체화 영역을 포함하며, 상기 연결 패턴은 상기 패턴 채널 영역에 접촉하는 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서, 상기 제1 도전 패턴, 상기 제2 도전 패턴 및 상기 연결 패턴은 상기 반도체 패턴의 상기 패턴 채널 영역과 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제15 항에 있어서, 상기 반도체 패턴과 상기 제2 도전 패턴 사이에 배치된 제3 절연층을 더 포함하며, 상기 제2 도전 패턴은 상기 반도체 패턴과 이격된 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>SHIN, Jae Min</engName><name>신재민</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>YOON, Joo Sun</engName><name>윤주선</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.11.14</receiptDate><receiptNumber>1-1-2023-1256975-82</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230157099.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c934b34252d898ad57cc82dc3559d5f09875970c3168988159738ec150db638b1ca969ed6eaa7a73d2cd755f92518fa24a9ec3668a9ddb6e22f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf71563c4f64df9002049a0eaf79b01e7cc2d4f0b0dcca08abc979a8c4c71c312d82f48bedc1036d5afb9410ab4de7df0e0f9c1aad088c2d62</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>