<models>
  <model name="dff">
    <input_ports>
      <port is_clock="1" name="clk"/>
      <port clock="clk" name="d"/>
    </input_ports>
    <output_ports>
      <port clock="clk" name="q"/>
    </output_ports>
  </model>
</models>
