TimeQuest Timing Analyzer report for Multiciclo
Mon Dec 10 11:24:52 2018
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; Multiciclo                                       ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C70F896C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ; < 0.1%      ;
;     4-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 69.27 MHz  ; 69.27 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -13.436 ; -1603.813     ;
; clk_rom ; -10.610 ; -200.168      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.516 ; 0.000         ;
; clk_rom ; 0.655 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -730.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -13.436 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.005     ; 14.467     ;
; -13.420 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.449     ;
; -13.420 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.449     ;
; -13.420 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.449     ;
; -13.418 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.009     ; 14.445     ;
; -13.407 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.468     ;
; -13.407 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.468     ;
; -13.407 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.468     ;
; -13.400 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.438     ;
; -13.400 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.438     ;
; -13.400 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.438     ;
; -13.400 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.438     ;
; -13.400 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.438     ;
; -13.386 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.019     ; 14.403     ;
; -13.377 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.011      ; 14.424     ;
; -13.371 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.439     ;
; -13.369 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.028      ; 14.433     ;
; -13.368 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.413     ;
; -13.368 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.413     ;
; -13.368 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.413     ;
; -13.366 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.027      ; 14.429     ;
; -13.333 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.023      ; 14.392     ;
; -13.300 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.016      ; 14.352     ;
; -13.293 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.023      ; 14.352     ;
; -13.292 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.011      ; 14.339     ;
; -13.284 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.028      ; 14.348     ;
; -13.284 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.028      ; 14.348     ;
; -13.265 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.005     ; 14.296     ;
; -13.249 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.278     ;
; -13.249 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.278     ;
; -13.249 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.278     ;
; -13.247 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.009     ; 14.274     ;
; -13.236 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.297     ;
; -13.236 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.297     ;
; -13.236 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.297     ;
; -13.229 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.267     ;
; -13.229 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.267     ;
; -13.229 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.267     ;
; -13.229 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.267     ;
; -13.229 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.267     ;
; -13.215 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.019     ; 14.232     ;
; -13.206 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.011      ; 14.253     ;
; -13.200 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.268     ;
; -13.198 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.028      ; 14.262     ;
; -13.197 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.002     ; 14.231     ;
; -13.197 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.242     ;
; -13.197 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.242     ;
; -13.197 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.242     ;
; -13.195 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.027      ; 14.258     ;
; -13.181 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.213     ;
; -13.181 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.213     ;
; -13.181 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.213     ;
; -13.179 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.006     ; 14.209     ;
; -13.168 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.028      ; 14.232     ;
; -13.168 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.028      ; 14.232     ;
; -13.168 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.028      ; 14.232     ;
; -13.162 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.023      ; 14.221     ;
; -13.161 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.005      ; 14.202     ;
; -13.161 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.005      ; 14.202     ;
; -13.161 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.005      ; 14.202     ;
; -13.161 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.005      ; 14.202     ;
; -13.161 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.005      ; 14.202     ;
; -13.147 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.016     ; 14.167     ;
; -13.138 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.014      ; 14.188     ;
; -13.136 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.005     ; 14.167     ;
; -13.132 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.035      ; 14.203     ;
; -13.130 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.031      ; 14.197     ;
; -13.129 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.012      ; 14.177     ;
; -13.129 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.012      ; 14.177     ;
; -13.129 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.012      ; 14.177     ;
; -13.129 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.016      ; 14.181     ;
; -13.127 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.030      ; 14.193     ;
; -13.122 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.023      ; 14.181     ;
; -13.121 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.011      ; 14.168     ;
; -13.120 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.149     ;
; -13.120 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.149     ;
; -13.120 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.149     ;
; -13.118 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.009     ; 14.145     ;
; -13.113 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.028      ; 14.177     ;
; -13.113 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.028      ; 14.177     ;
; -13.107 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.168     ;
; -13.107 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.168     ;
; -13.107 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.168     ;
; -13.100 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.138     ;
; -13.100 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.138     ;
; -13.100 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.138     ;
; -13.100 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.138     ;
; -13.100 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.138     ;
; -13.094 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.026      ; 14.156     ;
; -13.086 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.019     ; 14.103     ;
; -13.077 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.011      ; 14.124     ;
; -13.075 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.018      ; 14.129     ;
; -13.073 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.014      ; 14.123     ;
; -13.071 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.139     ;
; -13.069 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.028      ; 14.133     ;
; -13.068 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.113     ;
; -13.068 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.113     ;
; -13.068 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.113     ;
; -13.066 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.021      ; 14.123     ;
; -13.066 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.021      ; 14.123     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                              ;
+---------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.610 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.632     ;
; -10.519 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.541     ;
; -10.430 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.452     ;
; -10.412 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 11.453     ;
; -10.371 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 11.382     ;
; -10.371 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.396     ;
; -10.369 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.391     ;
; -10.365 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.387     ;
; -10.348 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.370     ;
; -10.335 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 11.376     ;
; -10.315 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 11.356     ;
; -10.292 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.314     ;
; -10.280 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.305     ;
; -10.262 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 11.303     ;
; -10.259 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.281     ;
; -10.241 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 11.282     ;
; -10.232 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.254     ;
; -10.219 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.241     ;
; -10.205 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 11.246     ;
; -10.191 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.216     ;
; -10.191 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.213     ;
; -10.173 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.079      ; 11.217     ;
; -10.161 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 11.202     ;
; -10.130 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.152     ;
; -10.112 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 11.153     ;
; -10.104 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.129     ;
; -10.080 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 11.074     ;
; -10.076 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 11.106     ;
; -10.076 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.079      ; 11.120     ;
; -10.074 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 11.115     ;
; -10.053 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 11.064     ;
; -10.053 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.078     ;
; -10.049 ; reg:pc|sr_out[20]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 11.043     ;
; -10.047 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.069     ;
; -10.034 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 11.075     ;
; -10.026 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 11.067     ;
; -10.023 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 11.053     ;
; -10.023 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.079      ; 11.067     ;
; -10.020 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.045     ;
; -10.017 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 11.023     ;
; -10.013 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.038     ;
; -10.013 ; reg:pc|sr_out[27]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 11.019     ;
; -9.991  ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 10.985     ;
; -9.987  ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 10.998     ;
; -9.987  ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.012     ;
; -9.973  ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 10.986     ;
; -9.966  ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.079      ; 11.010     ;
; -9.963  ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 10.988     ;
; -9.960  ; reg:pc|sr_out[20]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 10.954     ;
; -9.952  ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 10.977     ;
; -9.942  ; reg:pc|sr_out[20]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 10.955     ;
; -9.941  ; regbuf:rgA|sr_out[20]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.027      ; 10.933     ;
; -9.937  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 10.978     ;
; -9.924  ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 10.949     ;
; -9.924  ; reg:pc|sr_out[27]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.930     ;
; -9.907  ; regbuf:rgA|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 10.907     ;
; -9.906  ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.079      ; 10.950     ;
; -9.906  ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 10.940     ;
; -9.906  ; reg:pc|sr_out[27]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 10.931     ;
; -9.905  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 10.946     ;
; -9.884  ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.890     ;
; -9.876  ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.088      ; 10.929     ;
; -9.876  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.898     ;
; -9.872  ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 10.897     ;
; -9.863  ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 10.888     ;
; -9.863  ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 10.888     ;
; -9.855  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 10.896     ;
; -9.852  ; regbuf:rgA|sr_out[20]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.027      ; 10.844     ;
; -9.845  ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.079      ; 10.889     ;
; -9.834  ; regbuf:rgA|sr_out[20]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 10.845     ;
; -9.818  ; regbuf:rgA|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 10.818     ;
; -9.809  ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.079      ; 10.853     ;
; -9.808  ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 10.833     ;
; -9.800  ; regbuf:rgA|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.819     ;
; -9.799  ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 10.824     ;
; -9.795  ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 10.820     ;
; -9.789  ; reg:pc|sr_out[19]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 10.802     ;
; -9.787  ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.079      ; 10.831     ;
; -9.786  ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 10.811     ;
; -9.783  ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 10.808     ;
; -9.773  ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 10.807     ;
; -9.769  ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.079      ; 10.813     ;
; -9.769  ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.078      ; 10.812     ;
; -9.766  ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 10.779     ;
; -9.765  ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.079      ; 10.809     ;
; -9.760  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.782     ;
; -9.757  ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 10.751     ;
; -9.756  ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.079      ; 10.800     ;
; -9.741  ; regbuf:rgA|sr_out[27]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 10.780     ;
; -9.739  ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.097      ; 10.801     ;
; -9.739  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 10.780     ;
; -9.735  ; reg:pc|sr_out[20]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 10.748     ;
; -9.726  ; reg:pc|sr_out[20]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 10.720     ;
; -9.725  ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.079      ; 10.769     ;
; -9.714  ; reg:pc|sr_out[23]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.720     ;
; -9.713  ; regbuf:rgA|sr_out[23]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.719     ;
; -9.706  ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 10.731     ;
; -9.702  ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 10.727     ;
; -9.700  ; reg:pc|sr_out[19]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 10.713     ;
; -9.699  ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.079      ; 10.743     ;
+---------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.516 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|breg32_rtl_1_bypass[26]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.526 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.528 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[20]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[16]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[24]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.533 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.535 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.659 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.925      ;
; 0.660 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[18]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[14]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.668 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgB|sr_out[25]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.934      ;
; 0.670 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[22]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.717 ; regbuf:regULA|sr_out[12]                  ; reg:pc|sr_out[12]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.983      ;
; 0.739 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                ; clk          ; clk         ; 0.000        ; -0.008     ; 0.997      ;
; 0.794 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.062      ;
; 0.798 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgA|sr_out[19]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.800 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgB|sr_out[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.802 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgA|sr_out[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.812 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgA|sr_out[11]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.817 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.835 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgA|sr_out[23]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.840 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgA|sr_out[29]                                                                             ; clk          ; clk         ; 0.000        ; -0.002     ; 1.104      ;
; 0.944 ; reg:ir|sr_out[8]                          ; reg:pc|sr_out[10]                                                                                 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.208      ;
; 0.977 ; breg:bcoreg|breg32_rtl_1_bypass[38]       ; regbuf:rgA|sr_out[27]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.243      ;
; 0.982 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgA|sr_out[17]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.248      ;
; 0.988 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgB|sr_out[31]                                                                             ; clk          ; clk         ; 0.000        ; -0.003     ; 1.251      ;
; 0.992 ; regbuf:regULA|sr_out[8]                   ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.998 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.264      ;
; 1.013 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.281      ;
; 1.017 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.285      ;
; 1.020 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.288      ;
; 1.028 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.294      ;
; 1.031 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.297      ;
; 1.036 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writemem_st                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.304      ;
; 1.062 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.readmem_st                                                           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.330      ;
; 1.081 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15]                                                                                 ; clk          ; clk         ; 0.000        ; -0.007     ; 1.340      ;
; 1.086 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                             ; clk          ; clk         ; 0.000        ; -0.007     ; 1.345      ;
; 1.087 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                             ; clk          ; clk         ; 0.000        ; 0.005      ; 1.358      ;
; 1.091 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgB|sr_out[17]                                                                             ; clk          ; clk         ; 0.000        ; -0.007     ; 1.350      ;
; 1.122 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgB|sr_out[15]                                                                             ; clk          ; clk         ; 0.000        ; -0.010     ; 1.378      ;
; 1.129 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[16]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.397      ;
; 1.129 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.397      ;
; 1.129 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 1.409      ;
; 1.129 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[10]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.397      ;
; 1.129 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[26]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.397      ;
; 1.129 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[9]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.397      ;
; 1.145 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.readmem_st                                                           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.413      ;
; 1.146 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.414      ;
; 1.148 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.416      ;
; 1.153 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.writemem_st                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.421      ;
; 1.184 ; regbuf:rdm|sr_out[24]                     ; breg:bcoreg|breg32_rtl_1_bypass[35]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.450      ;
; 1.189 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|breg32_rtl_1_bypass[34]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.190 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[17]                                                                                 ; clk          ; clk         ; 0.000        ; -0.011     ; 1.445      ;
; 1.196 ; regbuf:rdm|sr_out[19]                     ; breg:bcoreg|breg32_rtl_1_bypass[30]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.462      ;
; 1.198 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                         ; clk          ; clk         ; 0.000        ; -0.016     ; 1.448      ;
; 1.209 ; regbuf:rdm|sr_out[21]                     ; breg:bcoreg|breg32_rtl_1_bypass[32]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.213 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                              ; clk          ; clk         ; 0.000        ; -0.006     ; 1.473      ;
; 1.221 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.485      ;
; 1.222 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                               ; clk          ; clk         ; 0.000        ; -0.004     ; 1.484      ;
; 1.237 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.503      ;
; 1.249 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.251 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                             ; clk          ; clk         ; 0.000        ; -0.021     ; 1.496      ;
; 1.254 ; regbuf:regULA|sr_out[4]                   ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.520      ;
; 1.256 ; regbuf:regULA|sr_out[23]                  ; breg:bcoreg|breg32_rtl_1_bypass[34]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.261 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgB|sr_out[3]                                                                              ; clk          ; clk         ; 0.000        ; -0.015     ; 1.512      ;
; 1.262 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                             ; clk          ; clk         ; 0.000        ; -0.010     ; 1.518      ;
; 1.279 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.547      ;
; 1.284 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.readmem_st                                                           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.552      ;
; 1.288 ; regbuf:regULA|sr_out[6]                   ; reg:pc|sr_out[6]                                                                                  ; clk          ; clk         ; 0.000        ; -0.007     ; 1.547      ;
; 1.290 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgA|sr_out[21]                                                                             ; clk          ; clk         ; 0.000        ; -0.011     ; 1.545      ;
; 1.290 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.writemem_st                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.558      ;
; 1.308 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                             ; clk          ; clk         ; 0.000        ; -0.018     ; 1.556      ;
; 1.308 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.writereg_st                                                          ; clk          ; clk         ; 0.000        ; -0.021     ; 1.553      ;
; 1.313 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.branch_ex_st                                                         ; clk          ; clk         ; 0.000        ; -0.016     ; 1.563      ;
; 1.316 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8 ; clk          ; clk         ; 0.000        ; 0.050      ; 1.600      ;
; 1.332 ; reg:ir|sr_out[7]                          ; reg:pc|sr_out[9]                                                                                  ; clk          ; clk         ; 0.000        ; 0.005      ; 1.603      ;
; 1.355 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29]                                                                                 ; clk          ; clk         ; 0.000        ; 0.023      ; 1.644      ;
; 1.357 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23]                                                                                 ; clk          ; clk         ; 0.000        ; 0.016      ; 1.639      ;
; 1.371 ; reg:ir|sr_out[13]                         ; reg:pc|sr_out[15]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.636      ;
; 1.373 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgA|sr_out[25]                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 1.675      ;
; 1.377 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30]                                                                                 ; clk          ; clk         ; 0.000        ; -0.019     ; 1.624      ;
; 1.379 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22]                                                                                 ; clk          ; clk         ; 0.000        ; 0.009      ; 1.654      ;
; 1.384 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.671      ;
; 1.384 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19]                                                                                 ; clk          ; clk         ; 0.000        ; 0.009      ; 1.659      ;
; 1.385 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24]                                                                                 ; clk          ; clk         ; 0.000        ; 0.021      ; 1.672      ;
; 1.389 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25]                                                                                 ; clk          ; clk         ; 0.000        ; 0.021      ; 1.676      ;
; 1.390 ; regbuf:regULA|sr_out[4]                   ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.677      ;
; 1.397 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 1.677      ;
; 1.398 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                               ; clk          ; clk         ; 0.000        ; -0.009     ; 1.655      ;
; 1.405 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.021      ; 1.692      ;
; 1.407 ; reg:ir|sr_out[1]                          ; reg:pc|sr_out[3]                                                                                  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.668      ;
; 1.410 ; reg:ir|sr_out[17]                         ; reg:pc|sr_out[19]                                                                                 ; clk          ; clk         ; 0.000        ; 0.003      ; 1.679      ;
; 1.419 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21]                                                                                 ; clk          ; clk         ; 0.000        ; 0.009      ; 1.694      ;
; 1.424 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[7]                                                                                  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.684      ;
; 1.431 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.699      ;
; 1.435 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.writemem_st                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.703      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.655 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 0.941      ;
; 0.659 ; regbuf:rgB|sr_out[14]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 0.945      ;
; 0.906 ; regbuf:rgB|sr_out[24]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.199      ;
; 0.912 ; regbuf:rgB|sr_out[15]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.198      ;
; 0.917 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.203      ;
; 0.933 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.226      ;
; 0.957 ; regbuf:rgB|sr_out[12]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.236      ;
; 1.124 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.420      ;
; 1.133 ; regbuf:rgB|sr_out[11]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.429      ;
; 1.144 ; regbuf:rgB|sr_out[9]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.440      ;
; 1.145 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.441      ;
; 1.182 ; regbuf:rgB|sr_out[8]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.487      ;
; 1.187 ; regbuf:rgB|sr_out[17]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 1.489      ;
; 1.205 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.484      ;
; 1.206 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.480      ;
; 1.207 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.490      ;
; 1.211 ; regbuf:rgB|sr_out[22]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.474      ;
; 1.223 ; regbuf:rgB|sr_out[18]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.087      ; 1.544      ;
; 1.234 ; regbuf:rgB|sr_out[16]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.539      ;
; 1.421 ; regbuf:rgB|sr_out[27]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.090      ; 1.745      ;
; 1.442 ; regbuf:rgB|sr_out[28]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.747      ;
; 1.454 ; regbuf:rgB|sr_out[19]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 1.762      ;
; 1.508 ; reg:pc|sr_out[5]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.795      ;
; 1.575 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 1.830      ;
; 1.583 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 1.885      ;
; 1.621 ; regbuf:rgB|sr_out[21]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.090      ; 1.945      ;
; 1.627 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.926      ;
; 1.683 ; regbuf:rgB|sr_out[29]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 1.985      ;
; 1.715 ; regbuf:rgB|sr_out[1]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 2.026      ;
; 1.743 ; regbuf:rgB|sr_out[20]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.087      ; 2.064      ;
; 1.762 ; regbuf:rgB|sr_out[25]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.090      ; 2.086      ;
; 1.777 ; reg:pc|sr_out[4]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.069      ;
; 1.795 ; reg:pc|sr_out[4]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 2.068      ;
; 1.803 ; reg:pc|sr_out[5]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 2.071      ;
; 1.920 ; regbuf:rgB|sr_out[23]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.090      ; 2.244      ;
; 2.118 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.392      ;
; 2.119 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.393      ;
; 2.152 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.426      ;
; 2.194 ; regbuf:rgB|sr_out[31]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.090      ; 2.518      ;
; 2.223 ; regbuf:rgB|sr_out[26]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 2.525      ;
; 2.303 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.577      ;
; 2.396 ; reg:pc|sr_out[8]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.673      ;
; 2.409 ; reg:pc|sr_out[8]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.705      ;
; 2.433 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 2.688      ;
; 2.447 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 2.702      ;
; 2.452 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.726      ;
; 2.473 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 2.728      ;
; 2.482 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.756      ;
; 2.503 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 2.758      ;
; 2.532 ; reg:pc|sr_out[2]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.815      ;
; 2.553 ; reg:pc|sr_out[2]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.817      ;
; 2.565 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.839      ;
; 2.603 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.877      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.697 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 2.952      ;
; 2.698 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.972      ;
; 2.709 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.983      ;
; 2.724 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.998      ;
; 2.727 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 2.982      ;
; 2.728 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 2.983      ;
; 2.728 ; reg:pc|sr_out[9]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 3.036      ;
; 2.735 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 3.009      ;
; 2.744 ; reg:pc|sr_out[6]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 3.043      ;
; 2.749 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 3.004      ;
; 2.753 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 3.008      ;
; 2.754 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 3.009      ;
; 2.762 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 3.036      ;
; 2.774 ; reg:pc|sr_out[6]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 3.054      ;
; 2.803 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.085      ; 3.122      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.603 ; 2.603 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.560 ; -0.560 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.972 ; 21.972 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 18.921 ; 18.921 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 19.225 ; 19.225 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 18.558 ; 18.558 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 19.762 ; 19.762 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 19.774 ; 19.774 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.785 ; 18.785 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 18.826 ; 18.826 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 19.339 ; 19.339 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 18.190 ; 18.190 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.046 ; 19.046 ; Rise       ; clk             ;
;  data[10] ; clk        ; 21.102 ; 21.102 ; Rise       ; clk             ;
;  data[11] ; clk        ; 19.828 ; 19.828 ; Rise       ; clk             ;
;  data[12] ; clk        ; 19.668 ; 19.668 ; Rise       ; clk             ;
;  data[13] ; clk        ; 19.181 ; 19.181 ; Rise       ; clk             ;
;  data[14] ; clk        ; 20.521 ; 20.521 ; Rise       ; clk             ;
;  data[15] ; clk        ; 19.492 ; 19.492 ; Rise       ; clk             ;
;  data[16] ; clk        ; 20.173 ; 20.173 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.662 ; 18.662 ; Rise       ; clk             ;
;  data[18] ; clk        ; 20.448 ; 20.448 ; Rise       ; clk             ;
;  data[19] ; clk        ; 19.658 ; 19.658 ; Rise       ; clk             ;
;  data[20] ; clk        ; 18.920 ; 18.920 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.824 ; 18.824 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.586 ; 19.586 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.593 ; 18.593 ; Rise       ; clk             ;
;  data[24] ; clk        ; 21.014 ; 21.014 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.091 ; 19.091 ; Rise       ; clk             ;
;  data[26] ; clk        ; 21.041 ; 21.041 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.654 ; 19.654 ; Rise       ; clk             ;
;  data[28] ; clk        ; 20.647 ; 20.647 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.127 ; 19.127 ; Rise       ; clk             ;
;  data[30] ; clk        ; 21.972 ; 21.972 ; Rise       ; clk             ;
;  data[31] ; clk        ; 18.694 ; 18.694 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.096 ; 14.096 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.073 ; 12.073 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.716 ; 11.716 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.545 ; 11.545 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.275 ; 12.275 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.352 ; 12.352 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.098 ; 12.098 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.889 ; 11.889 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.864 ; 12.864 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.636 ; 12.636 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.156 ; 12.156 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.624 ; 12.624 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.067 ; 12.067 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.837 ; 11.837 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 13.090 ; 13.090 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.504 ; 12.504 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.082 ; 13.082 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.869 ; 11.869 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.345 ; 12.345 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 13.687 ; 13.687 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 14.096 ; 14.096 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.586 ; 12.586 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.959 ; 12.959 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.327 ; 12.327 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.365 ; 12.365 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.666 ; 12.666 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 13.621 ; 13.621 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.206 ; 12.206 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.363 ; 12.363 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.769 ; 12.769 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.210 ; 12.210 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 12.822 ; 12.822 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.865 ; 11.865 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 8.027  ; 8.027  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.069  ; 9.069  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.940  ; 9.940  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.044  ; 9.044  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 11.123 ; 11.123 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.914  ; 9.914  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 10.697 ; 10.697 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.444  ; 9.444  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.887  ; 9.887  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.516  ; 9.516  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.742  ; 9.742  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.119  ; 9.119  ; Rise       ; clk             ;
;  data[11] ; clk        ; 10.486 ; 10.486 ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.739  ; 9.739  ; Rise       ; clk             ;
;  data[13] ; clk        ; 10.460 ; 10.460 ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.735  ; 9.735  ; Rise       ; clk             ;
;  data[15] ; clk        ; 10.638 ; 10.638 ; Rise       ; clk             ;
;  data[16] ; clk        ; 8.027  ; 8.027  ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.941  ; 8.941  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.690  ; 9.690  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.621  ; 9.621  ; Rise       ; clk             ;
;  data[20] ; clk        ; 8.588  ; 8.588  ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.735  ; 8.735  ; Rise       ; clk             ;
;  data[22] ; clk        ; 8.766  ; 8.766  ; Rise       ; clk             ;
;  data[23] ; clk        ; 8.667  ; 8.667  ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.431  ; 9.431  ; Rise       ; clk             ;
;  data[25] ; clk        ; 10.167 ; 10.167 ; Rise       ; clk             ;
;  data[26] ; clk        ; 8.839  ; 8.839  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.976  ; 9.976  ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.549  ; 9.549  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.688  ; 9.688  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.442  ; 9.442  ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.881  ; 8.881  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.545 ; 11.545 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.073 ; 12.073 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.716 ; 11.716 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.545 ; 11.545 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.275 ; 12.275 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.352 ; 12.352 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.098 ; 12.098 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.889 ; 11.889 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.864 ; 12.864 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.636 ; 12.636 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.156 ; 12.156 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.624 ; 12.624 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.067 ; 12.067 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.837 ; 11.837 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 13.090 ; 13.090 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.504 ; 12.504 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.082 ; 13.082 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.869 ; 11.869 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.345 ; 12.345 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 13.687 ; 13.687 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 14.096 ; 14.096 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.586 ; 12.586 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.959 ; 12.959 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.327 ; 12.327 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.365 ; 12.365 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.666 ; 12.666 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 13.621 ; 13.621 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.206 ; 12.206 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.363 ; 12.363 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.769 ; 12.769 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.210 ; 12.210 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 12.822 ; 12.822 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.865 ; 11.865 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.719  ; 9.719  ; 9.719  ; 9.719  ;
; debug[0]   ; data[1]     ; 9.554  ; 9.554  ; 9.554  ; 9.554  ;
; debug[0]   ; data[2]     ; 8.456  ; 8.456  ; 8.456  ; 8.456  ;
; debug[0]   ; data[3]     ; 10.992 ; 10.992 ; 10.992 ; 10.992 ;
; debug[0]   ; data[4]     ; 9.471  ; 9.471  ; 9.471  ; 9.471  ;
; debug[0]   ; data[5]     ; 9.525  ; 9.525  ; 9.525  ; 9.525  ;
; debug[0]   ; data[6]     ; 9.102  ; 9.102  ; 9.102  ; 9.102  ;
; debug[0]   ; data[7]     ; 9.733  ; 9.733  ; 9.733  ; 9.733  ;
; debug[0]   ; data[8]     ; 10.445 ; 10.445 ; 10.445 ; 10.445 ;
; debug[0]   ; data[9]     ; 10.104 ; 10.104 ; 10.104 ; 10.104 ;
; debug[0]   ; data[10]    ; 10.870 ; 10.870 ; 10.870 ; 10.870 ;
; debug[0]   ; data[11]    ; 8.822  ; 8.822  ; 8.822  ; 8.822  ;
; debug[0]   ; data[12]    ; 9.025  ; 9.025  ; 9.025  ; 9.025  ;
; debug[0]   ; data[13]    ; 10.367 ; 10.367 ; 10.367 ; 10.367 ;
; debug[0]   ; data[14]    ; 10.133 ; 10.133 ; 10.133 ; 10.133 ;
; debug[0]   ; data[15]    ; 9.126  ; 9.126  ; 9.126  ; 9.126  ;
; debug[0]   ; data[16]    ; 10.447 ; 10.447 ; 10.447 ; 10.447 ;
; debug[0]   ; data[17]    ; 8.572  ; 8.572  ; 8.572  ; 8.572  ;
; debug[0]   ; data[18]    ; 9.744  ; 9.744  ; 9.744  ; 9.744  ;
; debug[0]   ; data[19]    ; 9.618  ; 9.618  ; 9.618  ; 9.618  ;
; debug[0]   ; data[20]    ; 8.991  ; 8.991  ; 8.991  ; 8.991  ;
; debug[0]   ; data[21]    ; 8.249  ; 8.249  ; 8.249  ; 8.249  ;
; debug[0]   ; data[22]    ; 8.681  ; 8.681  ; 8.681  ; 8.681  ;
; debug[0]   ; data[23]    ; 8.461  ; 8.461  ; 8.461  ; 8.461  ;
; debug[0]   ; data[24]    ; 10.144 ; 10.144 ; 10.144 ; 10.144 ;
; debug[0]   ; data[25]    ; 10.233 ; 10.233 ; 10.233 ; 10.233 ;
; debug[0]   ; data[26]    ; 10.226 ; 10.226 ; 10.226 ; 10.226 ;
; debug[0]   ; data[27]    ; 9.757  ; 9.757  ; 9.757  ; 9.757  ;
; debug[0]   ; data[28]    ; 10.052 ; 10.052 ; 10.052 ; 10.052 ;
; debug[0]   ; data[29]    ; 9.056  ; 9.056  ; 9.056  ; 9.056  ;
; debug[0]   ; data[30]    ; 11.005 ; 11.005 ; 11.005 ; 11.005 ;
; debug[0]   ; data[31]    ; 8.663  ; 8.663  ; 8.663  ; 8.663  ;
; debug[1]   ; data[0]     ; 8.724  ; 8.724  ; 8.724  ; 8.724  ;
; debug[1]   ; data[1]     ; 8.961  ; 8.961  ; 8.961  ; 8.961  ;
; debug[1]   ; data[2]     ; 9.315  ; 9.315  ; 9.315  ; 9.315  ;
; debug[1]   ; data[3]     ; 9.370  ; 9.370  ; 9.370  ; 9.370  ;
; debug[1]   ; data[4]     ; 9.300  ; 9.300  ; 9.300  ; 9.300  ;
; debug[1]   ; data[5]     ; 9.398  ; 9.398  ; 9.398  ; 9.398  ;
; debug[1]   ; data[6]     ; 9.231  ; 9.231  ; 9.231  ; 9.231  ;
; debug[1]   ; data[7]     ; 9.750  ; 9.750  ; 9.750  ; 9.750  ;
; debug[1]   ; data[8]     ; 9.101  ; 9.101  ; 9.101  ; 9.101  ;
; debug[1]   ; data[9]     ; 10.374 ; 10.374 ; 10.374 ; 10.374 ;
; debug[1]   ; data[10]    ; 11.145 ; 11.145 ; 11.145 ; 11.145 ;
; debug[1]   ; data[11]    ; 9.319  ; 9.319  ; 9.319  ; 9.319  ;
; debug[1]   ; data[12]    ; 9.762  ; 9.762  ; 9.762  ; 9.762  ;
; debug[1]   ; data[13]    ; 10.061 ; 10.061 ; 10.061 ; 10.061 ;
; debug[1]   ; data[14]    ; 10.719 ; 10.719 ; 10.719 ; 10.719 ;
; debug[1]   ; data[15]    ; 9.886  ; 9.886  ; 9.886  ; 9.886  ;
; debug[1]   ; data[16]    ; 10.717 ; 10.717 ; 10.717 ; 10.717 ;
; debug[1]   ; data[17]    ; 9.313  ; 9.313  ; 9.313  ; 9.313  ;
; debug[1]   ; data[18]    ; 9.935  ; 9.935  ; 9.935  ; 9.935  ;
; debug[1]   ; data[19]    ; 10.080 ; 10.080 ; 10.080 ; 10.080 ;
; debug[1]   ; data[20]    ; 9.714  ; 9.714  ; 9.714  ; 9.714  ;
; debug[1]   ; data[21]    ; 9.257  ; 9.257  ; 9.257  ; 9.257  ;
; debug[1]   ; data[22]    ; 9.662  ; 9.662  ; 9.662  ; 9.662  ;
; debug[1]   ; data[23]    ; 9.181  ; 9.181  ; 9.181  ; 9.181  ;
; debug[1]   ; data[24]    ; 9.671  ; 9.671  ; 9.671  ; 9.671  ;
; debug[1]   ; data[25]    ; 9.762  ; 9.762  ; 9.762  ; 9.762  ;
; debug[1]   ; data[26]    ; 10.503 ; 10.503 ; 10.503 ; 10.503 ;
; debug[1]   ; data[27]    ; 9.780  ; 9.780  ; 9.780  ; 9.780  ;
; debug[1]   ; data[28]    ; 9.881  ; 9.881  ; 9.881  ; 9.881  ;
; debug[1]   ; data[29]    ; 9.809  ; 9.809  ; 9.809  ; 9.809  ;
; debug[1]   ; data[30]    ; 10.525 ; 10.525 ; 10.525 ; 10.525 ;
; debug[1]   ; data[31]    ; 8.792  ; 8.792  ; 8.792  ; 8.792  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.719  ; 9.719  ; 9.719  ; 9.719  ;
; debug[0]   ; data[1]     ; 8.862  ; 8.862  ; 8.862  ; 8.862  ;
; debug[0]   ; data[2]     ; 8.456  ; 8.456  ; 8.456  ; 8.456  ;
; debug[0]   ; data[3]     ; 8.614  ; 8.614  ; 8.614  ; 8.614  ;
; debug[0]   ; data[4]     ; 9.471  ; 9.471  ; 9.471  ; 9.471  ;
; debug[0]   ; data[5]     ; 7.771  ; 7.771  ; 7.771  ; 7.771  ;
; debug[0]   ; data[6]     ; 9.102  ; 9.102  ; 9.102  ; 9.102  ;
; debug[0]   ; data[7]     ; 9.055  ; 9.055  ; 9.055  ; 9.055  ;
; debug[0]   ; data[8]     ; 10.445 ; 10.445 ; 10.445 ; 10.445 ;
; debug[0]   ; data[9]     ; 9.189  ; 9.189  ; 9.189  ; 9.189  ;
; debug[0]   ; data[10]    ; 10.870 ; 10.870 ; 10.870 ; 10.870 ;
; debug[0]   ; data[11]    ; 8.285  ; 8.285  ; 8.285  ; 8.285  ;
; debug[0]   ; data[12]    ; 9.025  ; 9.025  ; 9.025  ; 9.025  ;
; debug[0]   ; data[13]    ; 9.651  ; 9.651  ; 9.651  ; 9.651  ;
; debug[0]   ; data[14]    ; 10.133 ; 10.133 ; 10.133 ; 10.133 ;
; debug[0]   ; data[15]    ; 8.926  ; 8.926  ; 8.926  ; 8.926  ;
; debug[0]   ; data[16]    ; 10.447 ; 10.447 ; 10.447 ; 10.447 ;
; debug[0]   ; data[17]    ; 8.058  ; 8.058  ; 8.058  ; 8.058  ;
; debug[0]   ; data[18]    ; 9.744  ; 9.744  ; 9.744  ; 9.744  ;
; debug[0]   ; data[19]    ; 8.651  ; 8.651  ; 8.651  ; 8.651  ;
; debug[0]   ; data[20]    ; 8.991  ; 8.991  ; 8.991  ; 8.991  ;
; debug[0]   ; data[21]    ; 7.524  ; 7.524  ; 7.524  ; 7.524  ;
; debug[0]   ; data[22]    ; 8.681  ; 8.681  ; 8.681  ; 8.681  ;
; debug[0]   ; data[23]    ; 7.515  ; 7.515  ; 7.515  ; 7.515  ;
; debug[0]   ; data[24]    ; 10.144 ; 10.144 ; 10.144 ; 10.144 ;
; debug[0]   ; data[25]    ; 9.422  ; 9.422  ; 9.422  ; 9.422  ;
; debug[0]   ; data[26]    ; 10.226 ; 10.226 ; 10.226 ; 10.226 ;
; debug[0]   ; data[27]    ; 9.056  ; 9.056  ; 9.056  ; 9.056  ;
; debug[0]   ; data[28]    ; 10.052 ; 10.052 ; 10.052 ; 10.052 ;
; debug[0]   ; data[29]    ; 8.831  ; 8.831  ; 8.831  ; 8.831  ;
; debug[0]   ; data[30]    ; 11.005 ; 11.005 ; 11.005 ; 11.005 ;
; debug[0]   ; data[31]    ; 8.174  ; 8.174  ; 8.174  ; 8.174  ;
; debug[1]   ; data[0]     ; 8.054  ; 8.054  ; 8.054  ; 8.054  ;
; debug[1]   ; data[1]     ; 8.961  ; 8.961  ; 8.961  ; 8.961  ;
; debug[1]   ; data[2]     ; 8.490  ; 8.490  ; 8.490  ; 8.490  ;
; debug[1]   ; data[3]     ; 9.370  ; 9.370  ; 9.370  ; 9.370  ;
; debug[1]   ; data[4]     ; 8.271  ; 8.271  ; 8.271  ; 8.271  ;
; debug[1]   ; data[5]     ; 9.398  ; 9.398  ; 9.398  ; 9.398  ;
; debug[1]   ; data[6]     ; 8.422  ; 8.422  ; 8.422  ; 8.422  ;
; debug[1]   ; data[7]     ; 9.750  ; 9.750  ; 9.750  ; 9.750  ;
; debug[1]   ; data[8]     ; 8.269  ; 8.269  ; 8.269  ; 8.269  ;
; debug[1]   ; data[9]     ; 10.374 ; 10.374 ; 10.374 ; 10.374 ;
; debug[1]   ; data[10]    ; 7.670  ; 7.670  ; 7.670  ; 7.670  ;
; debug[1]   ; data[11]    ; 9.319  ; 9.319  ; 9.319  ; 9.319  ;
; debug[1]   ; data[12]    ; 8.139  ; 8.139  ; 8.139  ; 8.139  ;
; debug[1]   ; data[13]    ; 10.061 ; 10.061 ; 10.061 ; 10.061 ;
; debug[1]   ; data[14]    ; 9.205  ; 9.205  ; 9.205  ; 9.205  ;
; debug[1]   ; data[15]    ; 9.886  ; 9.886  ; 9.886  ; 9.886  ;
; debug[1]   ; data[16]    ; 7.758  ; 7.758  ; 7.758  ; 7.758  ;
; debug[1]   ; data[17]    ; 9.313  ; 9.313  ; 9.313  ; 9.313  ;
; debug[1]   ; data[18]    ; 9.670  ; 9.670  ; 9.670  ; 9.670  ;
; debug[1]   ; data[19]    ; 10.080 ; 10.080 ; 10.080 ; 10.080 ;
; debug[1]   ; data[20]    ; 9.047  ; 9.047  ; 9.047  ; 9.047  ;
; debug[1]   ; data[21]    ; 9.257  ; 9.257  ; 9.257  ; 9.257  ;
; debug[1]   ; data[22]    ; 9.011  ; 9.011  ; 9.011  ; 9.011  ;
; debug[1]   ; data[23]    ; 9.181  ; 9.181  ; 9.181  ; 9.181  ;
; debug[1]   ; data[24]    ; 9.004  ; 9.004  ; 9.004  ; 9.004  ;
; debug[1]   ; data[25]    ; 9.762  ; 9.762  ; 9.762  ; 9.762  ;
; debug[1]   ; data[26]    ; 8.451  ; 8.451  ; 8.451  ; 8.451  ;
; debug[1]   ; data[27]    ; 9.780  ; 9.780  ; 9.780  ; 9.780  ;
; debug[1]   ; data[28]    ; 8.790  ; 8.790  ; 8.790  ; 8.790  ;
; debug[1]   ; data[29]    ; 9.809  ; 9.809  ; 9.809  ; 9.809  ;
; debug[1]   ; data[30]    ; 9.056  ; 9.056  ; 9.056  ; 9.056  ;
; debug[1]   ; data[31]    ; 8.792  ; 8.792  ; 8.792  ; 8.792  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.580 ; -670.412      ;
; clk_rom ; -4.150 ; -89.921       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.236 ; 0.000         ;
; clk_rom ; 0.264 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -730.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.580 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.609      ;
; -5.573 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.600      ;
; -5.573 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.597      ;
; -5.573 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.600      ;
; -5.573 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.600      ;
; -5.555 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.590      ;
; -5.555 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.590      ;
; -5.555 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.590      ;
; -5.555 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.590      ;
; -5.555 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.590      ;
; -5.554 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.610      ;
; -5.554 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.610      ;
; -5.554 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.610      ;
; -5.534 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.017     ; 6.549      ;
; -5.531 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.032      ; 6.595      ;
; -5.531 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.027      ; 6.590      ;
; -5.530 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.013      ; 6.575      ;
; -5.528 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.570      ;
; -5.528 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.570      ;
; -5.528 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.570      ;
; -5.526 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.555      ;
; -5.525 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.027      ; 6.584      ;
; -5.519 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.546      ;
; -5.519 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.543      ;
; -5.519 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.546      ;
; -5.519 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.546      ;
; -5.501 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.536      ;
; -5.501 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.536      ;
; -5.501 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.536      ;
; -5.501 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.536      ;
; -5.501 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.536      ;
; -5.500 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.556      ;
; -5.500 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.556      ;
; -5.500 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.556      ;
; -5.496 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.543      ;
; -5.494 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.010      ; 6.536      ;
; -5.486 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.022      ; 6.540      ;
; -5.484 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.023      ; 6.539      ;
; -5.483 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.514      ;
; -5.480 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.017     ; 6.495      ;
; -5.477 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.032      ; 6.541      ;
; -5.477 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.027      ; 6.536      ;
; -5.476 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.505      ;
; -5.476 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.502      ;
; -5.476 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.505      ;
; -5.476 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.505      ;
; -5.476 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.013      ; 6.521      ;
; -5.474 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.516      ;
; -5.474 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.516      ;
; -5.474 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.516      ;
; -5.471 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.027      ; 6.530      ;
; -5.459 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.030      ; 6.521      ;
; -5.459 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.030      ; 6.521      ;
; -5.458 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.495      ;
; -5.458 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.495      ;
; -5.458 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.495      ;
; -5.458 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.495      ;
; -5.458 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.495      ;
; -5.457 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.026      ; 6.515      ;
; -5.457 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.026      ; 6.515      ;
; -5.457 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.026      ; 6.515      ;
; -5.453 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.482      ;
; -5.446 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.473      ;
; -5.446 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.470      ;
; -5.446 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.473      ;
; -5.446 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.473      ;
; -5.442 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.489      ;
; -5.440 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.010      ; 6.482      ;
; -5.437 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.015     ; 6.454      ;
; -5.434 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.034      ; 6.500      ;
; -5.434 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.029      ; 6.495      ;
; -5.433 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.015      ; 6.480      ;
; -5.432 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.022      ; 6.486      ;
; -5.431 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.012      ; 6.475      ;
; -5.431 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.012      ; 6.475      ;
; -5.431 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.012      ; 6.475      ;
; -5.430 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.023      ; 6.485      ;
; -5.428 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.029      ; 6.489      ;
; -5.428 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.463      ;
; -5.428 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.463      ;
; -5.428 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.463      ;
; -5.428 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.463      ;
; -5.428 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.463      ;
; -5.427 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.483      ;
; -5.427 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.483      ;
; -5.427 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.483      ;
; -5.417 ; reg:pc|sr_out[28]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.033     ; 6.416      ;
; -5.410 ; reg:pc|sr_out[28]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 6.407      ;
; -5.410 ; reg:pc|sr_out[28]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.038     ; 6.404      ;
; -5.410 ; reg:pc|sr_out[28]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 6.407      ;
; -5.410 ; reg:pc|sr_out[28]                         ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 6.407      ;
; -5.407 ; reg:pc|sr_out[20]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.030     ; 6.409      ;
; -5.407 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.017     ; 6.422      ;
; -5.405 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.030      ; 6.467      ;
; -5.405 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.030      ; 6.467      ;
; -5.404 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.032      ; 6.468      ;
; -5.404 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.027      ; 6.463      ;
; -5.403 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.013      ; 6.448      ;
; -5.401 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.443      ;
; -5.401 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.443      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.150 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 5.213      ;
; -4.074 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 5.127      ;
; -4.072 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 5.135      ;
; -4.053 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 5.118      ;
; -4.044 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 5.107      ;
; -4.004 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 5.084      ;
; -3.990 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 5.053      ;
; -3.979 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 5.042      ;
; -3.977 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 5.040      ;
; -3.953 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 5.016      ;
; -3.950 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 5.013      ;
; -3.949 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 5.029      ;
; -3.947 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 5.012      ;
; -3.947 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 5.027      ;
; -3.931 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 5.011      ;
; -3.928 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.998      ;
; -3.926 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 5.006      ;
; -3.919 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.984      ;
; -3.917 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.980      ;
; -3.913 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.976      ;
; -3.907 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.083      ; 4.989      ;
; -3.901 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.954      ;
; -3.896 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.959      ;
; -3.889 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.954      ;
; -3.887 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 4.967      ;
; -3.883 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.948      ;
; -3.883 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 4.963      ;
; -3.881 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.914      ;
; -3.880 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.945      ;
; -3.877 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 4.957      ;
; -3.876 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.923      ;
; -3.871 ; reg:pc|sr_out[20]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 4.907      ;
; -3.871 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.941      ;
; -3.857 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.920      ;
; -3.853 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.918      ;
; -3.850 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.083      ; 4.932      ;
; -3.850 ; reg:pc|sr_out[27]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.897      ;
; -3.846 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.911      ;
; -3.846 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.910      ;
; -3.834 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.083      ; 4.916      ;
; -3.833 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 4.913      ;
; -3.832 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 4.912      ;
; -3.823 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.886      ;
; -3.821 ; regbuf:rgA|sr_out[20]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.854      ;
; -3.816 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.869      ;
; -3.813 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.878      ;
; -3.809 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.856      ;
; -3.807 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 4.887      ;
; -3.804 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 4.884      ;
; -3.803 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.866      ;
; -3.796 ; regbuf:rgA|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.835      ;
; -3.790 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.083      ; 4.872      ;
; -3.787 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.820      ;
; -3.784 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.849      ;
; -3.783 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.848      ;
; -3.778 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.852      ;
; -3.778 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 4.858      ;
; -3.777 ; reg:pc|sr_out[20]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 4.813      ;
; -3.773 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.083      ; 4.855      ;
; -3.770 ; regbuf:rgA|sr_out[1]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.833      ;
; -3.768 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.818      ;
; -3.761 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 4.827      ;
; -3.760 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.825      ;
; -3.760 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 4.840      ;
; -3.758 ; reg:pc|sr_out[20]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.811      ;
; -3.756 ; reg:pc|sr_out[27]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.803      ;
; -3.751 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.816      ;
; -3.751 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.814      ;
; -3.748 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.092      ; 4.839      ;
; -3.747 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.812      ;
; -3.746 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.811      ;
; -3.743 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.083      ; 4.825      ;
; -3.737 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.083      ; 4.819      ;
; -3.737 ; reg:pc|sr_out[27]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.801      ;
; -3.735 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.083      ; 4.817      ;
; -3.727 ; regbuf:rgA|sr_out[20]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.760      ;
; -3.727 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.760      ;
; -3.726 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 4.806      ;
; -3.724 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.774      ;
; -3.721 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.083      ; 4.803      ;
; -3.719 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.784      ;
; -3.717 ; reg:pc|sr_out[20]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 4.753      ;
; -3.716 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.781      ;
; -3.716 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.083      ; 4.798      ;
; -3.714 ; reg:pc|sr_out[20]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.767      ;
; -3.713 ; reg:pc|sr_out[19]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.766      ;
; -3.711 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.785      ;
; -3.710 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.775      ;
; -3.708 ; regbuf:rgA|sr_out[20]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.758      ;
; -3.707 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 4.790      ;
; -3.702 ; regbuf:rgA|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.741      ;
; -3.700 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.083      ; 4.782      ;
; -3.700 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.083      ; 4.782      ;
; -3.696 ; reg:pc|sr_out[27]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.743      ;
; -3.694 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.727      ;
; -3.693 ; regbuf:rgA|sr_out[27]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.078      ; 4.770      ;
; -3.693 ; reg:pc|sr_out[27]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.757      ;
; -3.692 ; reg:pc|sr_out[23]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.740      ;
; -3.690 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.755      ;
; -3.689 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.754      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.236 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|breg32_rtl_1_bypass[26]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.242 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.245 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.291 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.443      ;
; 0.293 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.445      ;
; 0.294 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.446      ;
; 0.295 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.447      ;
; 0.301 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.453      ;
; 0.330 ; regbuf:regULA|sr_out[12]                  ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.344 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.008     ; 0.488      ;
; 0.362 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgA|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.526      ;
; 0.375 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 0.525      ;
; 0.377 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgA|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.443 ; breg:bcoreg|breg32_rtl_1_bypass[38]       ; regbuf:rgA|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.595      ;
; 0.451 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.603      ;
; 0.452 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 0.601      ;
; 0.452 ; regbuf:regULA|sr_out[8]                   ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgA|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.605      ;
; 0.460 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.612      ;
; 0.461 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.613      ;
; 0.469 ; reg:ir|sr_out[8]                          ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.618      ;
; 0.483 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.006      ; 0.641      ;
; 0.483 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.636      ;
; 0.487 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 0.640      ;
; 0.488 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.641      ;
; 0.489 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; -0.008     ; 0.633      ;
; 0.489 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 0.642      ;
; 0.490 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.643      ;
; 0.496 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgB|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; -0.008     ; 0.640      ;
; 0.505 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.652      ;
; 0.513 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.666      ;
; 0.518 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 0.671      ;
; 0.521 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; -0.011     ; 0.662      ;
; 0.523 ; regbuf:rdm|sr_out[24]                     ; breg:bcoreg|breg32_rtl_1_bypass[35]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.675      ;
; 0.524 ; regbuf:rdm|sr_out[19]                     ; breg:bcoreg|breg32_rtl_1_bypass[30]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.676      ;
; 0.526 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|breg32_rtl_1_bypass[34]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.533 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.688      ;
; 0.534 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.015      ; 0.701      ;
; 0.535 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.003      ; 0.690      ;
; 0.538 ; regbuf:rdm|sr_out[21]                     ; breg:bcoreg|breg32_rtl_1_bypass[32]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.547 ; regbuf:regULA|sr_out[4]                   ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.698      ;
; 0.550 ; regbuf:regULA|sr_out[23]                  ; breg:bcoreg|breg32_rtl_1_bypass[34]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.552 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.008     ; 0.696      ;
; 0.555 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.750      ;
; 0.558 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.710      ;
; 0.565 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.720      ;
; 0.565 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.003      ; 0.720      ;
; 0.565 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.720      ;
; 0.565 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.720      ;
; 0.565 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.003      ; 0.720      ;
; 0.570 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.723      ;
; 0.570 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 0.723      ;
; 0.571 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 0.718      ;
; 0.574 ; regbuf:regULA|sr_out[4]                   ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.770      ;
; 0.575 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 0.716      ;
; 0.577 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; -0.016     ; 0.713      ;
; 0.579 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.724      ;
; 0.581 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.776      ;
; 0.581 ; regbuf:regULA|sr_out[6]                   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; -0.005     ; 0.728      ;
; 0.582 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.017     ; 0.717      ;
; 0.589 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.020     ; 0.721      ;
; 0.589 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.742      ;
; 0.598 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgA|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; -0.011     ; 0.739      ;
; 0.606 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.793      ;
; 0.612 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; -0.017     ; 0.747      ;
; 0.613 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.writereg_st                                                           ; clk          ; clk         ; 0.000        ; -0.020     ; 0.745      ;
; 0.617 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.015      ; 0.784      ;
; 0.618 ; regbuf:rdm|sr_out[31]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.802      ;
; 0.622 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.796      ;
; 0.624 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; -0.009     ; 0.767      ;
; 0.625 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; -0.016     ; 0.761      ;
; 0.625 ; reg:ir|sr_out[7]                          ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.005      ; 0.782      ;
; 0.627 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.010      ; 0.789      ;
; 0.628 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.010      ; 0.790      ;
; 0.634 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.013      ; 0.799      ;
; 0.638 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.021      ; 0.811      ;
; 0.639 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.017     ; 0.774      ;
; 0.644 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.021      ; 0.817      ;
; 0.645 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.049      ; 0.832      ;
; 0.645 ; reg:ir|sr_out[13]                         ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.646 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.010      ; 0.808      ;
; 0.653 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.806      ;
; 0.656 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.024      ; 0.832      ;
; 0.657 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.810      ;
; 0.659 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.840      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.264 ; regbuf:rgB|sr_out[10]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.459      ;
; 0.266 ; regbuf:rgB|sr_out[14]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.461      ;
; 0.380 ; regbuf:rgB|sr_out[24]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 0.583      ;
; 0.387 ; regbuf:rgB|sr_out[15]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.582      ;
; 0.390 ; regbuf:rgB|sr_out[5]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 0.587      ;
; 0.394 ; regbuf:rgB|sr_out[0]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 0.597      ;
; 0.405 ; regbuf:rgB|sr_out[12]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 0.593      ;
; 0.474 ; regbuf:rgB|sr_out[13]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 0.680      ;
; 0.479 ; regbuf:rgB|sr_out[11]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 0.685      ;
; 0.486 ; regbuf:rgB|sr_out[4]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 0.692      ;
; 0.488 ; regbuf:rgB|sr_out[9]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 0.694      ;
; 0.495 ; regbuf:rgB|sr_out[17]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 0.707      ;
; 0.504 ; regbuf:rgB|sr_out[8]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 0.717      ;
; 0.520 ; regbuf:rgB|sr_out[6]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 0.708      ;
; 0.521 ; regbuf:rgB|sr_out[3]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 0.715      ;
; 0.525 ; regbuf:rgB|sr_out[18]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.091      ; 0.754      ;
; 0.535 ; regbuf:rgB|sr_out[16]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 0.748      ;
; 0.545 ; regbuf:rgB|sr_out[22]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 0.716      ;
; 0.553 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 0.737      ;
; 0.601 ; regbuf:rgB|sr_out[27]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.094      ; 0.833      ;
; 0.621 ; regbuf:rgB|sr_out[28]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 0.835      ;
; 0.621 ; regbuf:rgB|sr_out[19]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.079      ; 0.838      ;
; 0.646 ; reg:pc|sr_out[5]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 0.842      ;
; 0.692 ; regbuf:rgB|sr_out[7]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.901      ;
; 0.711 ; regbuf:rgB|sr_out[2]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 0.923      ;
; 0.722 ; regbuf:rgB|sr_out[29]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 0.933      ;
; 0.740 ; regbuf:rgB|sr_out[1]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 0.961      ;
; 0.747 ; regbuf:rgB|sr_out[21]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.094      ; 0.979      ;
; 0.748 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 0.915      ;
; 0.762 ; reg:pc|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.963      ;
; 0.764 ; regbuf:rgB|sr_out[25]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.094      ; 0.996      ;
; 0.774 ; regbuf:rgB|sr_out[20]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.091      ; 1.003      ;
; 0.781 ; reg:pc|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 0.965      ;
; 0.792 ; reg:pc|sr_out[5]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 0.971      ;
; 0.838 ; regbuf:rgB|sr_out[23]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.094      ; 1.070      ;
; 0.972 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.156      ;
; 0.980 ; regbuf:rgB|sr_out[26]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.191      ;
; 0.985 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.169      ;
; 0.988 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.172      ;
; 1.003 ; regbuf:rgB|sr_out[31]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.094      ; 1.235      ;
; 1.020 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.204      ;
; 1.060 ; reg:pc|sr_out[8]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.249      ;
; 1.071 ; reg:pc|sr_out[8]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 1.277      ;
; 1.086 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.270      ;
; 1.111 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.278      ;
; 1.118 ; reg:pc|sr_out[2]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.310      ;
; 1.129 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.296      ;
; 1.130 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.314      ;
; 1.134 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.301      ;
; 1.137 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.321      ;
; 1.143 ; reg:pc|sr_out[2]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 1.318      ;
; 1.155 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.322      ;
; 1.156 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.340      ;
; 1.205 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.389      ;
; 1.205 ; reg:pc|sr_out[6]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 1.411      ;
; 1.212 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.396      ;
; 1.231 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.398      ;
; 1.235 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.402      ;
; 1.235 ; reg:pc|sr_out[9]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.451      ;
; 1.235 ; reg:pc|sr_out[6]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.424      ;
; 1.245 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.429      ;
; 1.253 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.437      ;
; 1.266 ; reg:pc|sr_out[7]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.476      ;
; 1.268 ; reg:pc|sr_out[7]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 1.495      ;
; 1.271 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.438      ;
; 1.272 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.439      ;
; 1.275 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.442      ;
; 1.281 ; reg:ir|sr_out[10]                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.494      ;
; 1.286 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.453      ;
; 1.288 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.455      ;
; 1.294 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.461      ;
; 1.297 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.481      ;
; 1.299 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.483      ;
; 1.302 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.469      ;
; 1.303 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.470      ;
; 1.304 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.471      ;
; 1.305 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.489      ;
; 1.306 ; reg:ir|sr_out[10]                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.502      ;
; 1.306 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.490      ;
; 1.306 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.473      ;
; 1.431 ; regbuf:rgB|sr_out[30]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.094      ; 1.663      ;
; 1.431 ; reg:pc|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.632      ;
; 1.456 ; reg:pc|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.640      ;
; 1.495 ; regbuf:rgA|sr_out[4]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.696      ;
; 1.520 ; regbuf:rgA|sr_out[4]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.704      ;
; 1.521 ; reg:pc|sr_out[9]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.720      ;
; 1.573 ; regbuf:rgA|sr_out[5]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.794      ;
; 1.717 ; regbuf:rgA|sr_out[6]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 1.923      ;
; 1.730 ; regbuf:rgA|sr_out[5]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.934      ;
; 1.734 ; reg:pc|sr_out[6]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 1.940      ;
; 1.736 ; regbuf:rgA|sr_out[6]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.925      ;
; 1.753 ; reg:pc|sr_out[6]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.942      ;
; 1.812 ; regbuf:rgB|sr_out[5]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 2.027      ;
; 1.823 ; reg:ir|sr_out[2]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 2.044      ;
; 1.841 ; reg:ir|sr_out[3]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 2.062      ;
; 1.848 ; reg:ir|sr_out[2]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.052      ;
; 1.866 ; reg:ir|sr_out[3]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.070      ;
; 1.869 ; reg:ir|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 2.090      ;
; 1.871 ; reg:ir|sr_out[0]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 2.092      ;
; 1.888 ; reg:ir|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.092      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.029 ; 1.029 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.016 ; -0.016 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.712 ; 10.712 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.390  ; 9.390  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.510  ; 9.510  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.063  ; 9.063  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.647  ; 9.647  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.616  ; 9.616  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.143  ; 9.143  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.097  ; 9.097  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.477  ; 9.477  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.881  ; 8.881  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.297  ; 9.297  ; Rise       ; clk             ;
;  data[10] ; clk        ; 10.192 ; 10.192 ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.653  ; 9.653  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.642  ; 9.642  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.368  ; 9.368  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.976  ; 9.976  ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.596  ; 9.596  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.871  ; 9.871  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.174  ; 9.174  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.977  ; 9.977  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.624  ; 9.624  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.289  ; 9.289  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.263  ; 9.263  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.527  ; 9.527  ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.135  ; 9.135  ; Rise       ; clk             ;
;  data[24] ; clk        ; 10.267 ; 10.267 ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.409  ; 9.409  ; Rise       ; clk             ;
;  data[26] ; clk        ; 10.318 ; 10.318 ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.640  ; 9.640  ; Rise       ; clk             ;
;  data[28] ; clk        ; 10.114 ; 10.114 ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.460  ; 9.460  ; Rise       ; clk             ;
;  data[30] ; clk        ; 10.712 ; 10.712 ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.379  ; 9.379  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.843  ; 7.843  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.857  ; 6.857  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.701  ; 6.701  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.641  ; 6.641  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.028  ; 7.028  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.999  ; 6.999  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.887  ; 6.887  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.780  ; 6.780  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.214  ; 7.214  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.132  ; 7.132  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.904  ; 6.904  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.129  ; 7.129  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.877  ; 6.877  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.762  ; 6.762  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.334  ; 7.334  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.077  ; 7.077  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.351  ; 7.351  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.824  ; 6.824  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.973  ; 6.973  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.617  ; 7.617  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.843  ; 7.843  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.111  ; 7.111  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.319  ; 7.319  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.011  ; 7.011  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.027  ; 7.027  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.151  ; 7.151  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.600  ; 7.600  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.934  ; 6.934  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.016  ; 7.016  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.201  ; 7.201  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.944  ; 6.944  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.221  ; 7.221  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.800  ; 6.800  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.535 ; 4.535 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.865 ; 4.865 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.291 ; 5.291 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.888 ; 4.888 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.886 ; 5.886 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.309 ; 5.309 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.636 ; 5.636 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.060 ; 5.060 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.259 ; 5.259 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.101 ; 5.101 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.203 ; 5.203 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.935 ; 4.935 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.563 ; 5.563 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.248 ; 5.248 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.523 ; 5.523 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.255 ; 5.255 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.644 ; 5.644 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.535 ; 4.535 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.836 ; 4.836 ; Rise       ; clk             ;
;  data[18] ; clk        ; 5.231 ; 5.231 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.162 ; 5.162 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.733 ; 4.733 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.770 ; 4.770 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.782 ; 4.782 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.770 ; 4.770 ; Rise       ; clk             ;
;  data[24] ; clk        ; 5.116 ; 5.116 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.414 ; 5.414 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.851 ; 4.851 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.303 ; 5.303 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.172 ; 5.172 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.193 ; 5.193 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.131 ; 5.131 ; Rise       ; clk             ;
;  data[31] ; clk        ; 4.851 ; 4.851 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.641 ; 6.641 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.857 ; 6.857 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.701 ; 6.701 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.641 ; 6.641 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.028 ; 7.028 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.999 ; 6.999 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.887 ; 6.887 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.780 ; 6.780 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.214 ; 7.214 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.132 ; 7.132 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.904 ; 6.904 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.129 ; 7.129 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.877 ; 6.877 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.762 ; 6.762 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.334 ; 7.334 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.077 ; 7.077 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.351 ; 7.351 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.824 ; 6.824 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.973 ; 6.973 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.617 ; 7.617 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.843 ; 7.843 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.111 ; 7.111 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.319 ; 7.319 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.011 ; 7.011 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.027 ; 7.027 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.151 ; 7.151 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.600 ; 7.600 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.934 ; 6.934 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.016 ; 7.016 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.201 ; 7.201 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.944 ; 6.944 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.221 ; 7.221 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.800 ; 6.800 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.913 ; 4.913 ; 4.913 ; 4.913 ;
; debug[0]   ; data[1]     ; 4.864 ; 4.864 ; 4.864 ; 4.864 ;
; debug[0]   ; data[2]     ; 4.355 ; 4.355 ; 4.355 ; 4.355 ;
; debug[0]   ; data[3]     ; 5.588 ; 5.588 ; 5.588 ; 5.588 ;
; debug[0]   ; data[4]     ; 4.803 ; 4.803 ; 4.803 ; 4.803 ;
; debug[0]   ; data[5]     ; 4.836 ; 4.836 ; 4.836 ; 4.836 ;
; debug[0]   ; data[6]     ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; debug[0]   ; data[7]     ; 4.945 ; 4.945 ; 4.945 ; 4.945 ;
; debug[0]   ; data[8]     ; 5.272 ; 5.272 ; 5.272 ; 5.272 ;
; debug[0]   ; data[9]     ; 5.081 ; 5.081 ; 5.081 ; 5.081 ;
; debug[0]   ; data[10]    ; 5.455 ; 5.455 ; 5.455 ; 5.455 ;
; debug[0]   ; data[11]    ; 4.512 ; 4.512 ; 4.512 ; 4.512 ;
; debug[0]   ; data[12]    ; 4.635 ; 4.635 ; 4.635 ; 4.635 ;
; debug[0]   ; data[13]    ; 5.211 ; 5.211 ; 5.211 ; 5.211 ;
; debug[0]   ; data[14]    ; 5.141 ; 5.141 ; 5.141 ; 5.141 ;
; debug[0]   ; data[15]    ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; debug[0]   ; data[16]    ; 5.278 ; 5.278 ; 5.278 ; 5.278 ;
; debug[0]   ; data[17]    ; 4.377 ; 4.377 ; 4.377 ; 4.377 ;
; debug[0]   ; data[18]    ; 4.952 ; 4.952 ; 4.952 ; 4.952 ;
; debug[0]   ; data[19]    ; 4.871 ; 4.871 ; 4.871 ; 4.871 ;
; debug[0]   ; data[20]    ; 4.609 ; 4.609 ; 4.609 ; 4.609 ;
; debug[0]   ; data[21]    ; 4.234 ; 4.234 ; 4.234 ; 4.234 ;
; debug[0]   ; data[22]    ; 4.456 ; 4.456 ; 4.456 ; 4.456 ;
; debug[0]   ; data[23]    ; 4.357 ; 4.357 ; 4.357 ; 4.357 ;
; debug[0]   ; data[24]    ; 5.122 ; 5.122 ; 5.122 ; 5.122 ;
; debug[0]   ; data[25]    ; 5.164 ; 5.164 ; 5.164 ; 5.164 ;
; debug[0]   ; data[26]    ; 5.168 ; 5.168 ; 5.168 ; 5.168 ;
; debug[0]   ; data[27]    ; 4.939 ; 4.939 ; 4.939 ; 4.939 ;
; debug[0]   ; data[28]    ; 5.070 ; 5.070 ; 5.070 ; 5.070 ;
; debug[0]   ; data[29]    ; 4.634 ; 4.634 ; 4.634 ; 4.634 ;
; debug[0]   ; data[30]    ; 5.510 ; 5.510 ; 5.510 ; 5.510 ;
; debug[0]   ; data[31]    ; 4.451 ; 4.451 ; 4.451 ; 4.451 ;
; debug[1]   ; data[0]     ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
; debug[1]   ; data[1]     ; 4.589 ; 4.589 ; 4.589 ; 4.589 ;
; debug[1]   ; data[2]     ; 4.778 ; 4.778 ; 4.778 ; 4.778 ;
; debug[1]   ; data[3]     ; 4.848 ; 4.848 ; 4.848 ; 4.848 ;
; debug[1]   ; data[4]     ; 4.736 ; 4.736 ; 4.736 ; 4.736 ;
; debug[1]   ; data[5]     ; 4.779 ; 4.779 ; 4.779 ; 4.779 ;
; debug[1]   ; data[6]     ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; debug[1]   ; data[7]     ; 4.959 ; 4.959 ; 4.959 ; 4.959 ;
; debug[1]   ; data[8]     ; 4.661 ; 4.661 ; 4.661 ; 4.661 ;
; debug[1]   ; data[9]     ; 5.228 ; 5.228 ; 5.228 ; 5.228 ;
; debug[1]   ; data[10]    ; 5.603 ; 5.603 ; 5.603 ; 5.603 ;
; debug[1]   ; data[11]    ; 4.746 ; 4.746 ; 4.746 ; 4.746 ;
; debug[1]   ; data[12]    ; 4.979 ; 4.979 ; 4.979 ; 4.979 ;
; debug[1]   ; data[13]    ; 5.095 ; 5.095 ; 5.095 ; 5.095 ;
; debug[1]   ; data[14]    ; 5.434 ; 5.434 ; 5.434 ; 5.434 ;
; debug[1]   ; data[15]    ; 5.023 ; 5.023 ; 5.023 ; 5.023 ;
; debug[1]   ; data[16]    ; 5.426 ; 5.426 ; 5.426 ; 5.426 ;
; debug[1]   ; data[17]    ; 4.732 ; 4.732 ; 4.732 ; 4.732 ;
; debug[1]   ; data[18]    ; 5.041 ; 5.041 ; 5.041 ; 5.041 ;
; debug[1]   ; data[19]    ; 5.081 ; 5.081 ; 5.081 ; 5.081 ;
; debug[1]   ; data[20]    ; 4.940 ; 4.940 ; 4.940 ; 4.940 ;
; debug[1]   ; data[21]    ; 4.706 ; 4.706 ; 4.706 ; 4.706 ;
; debug[1]   ; data[22]    ; 4.920 ; 4.920 ; 4.920 ; 4.920 ;
; debug[1]   ; data[23]    ; 4.693 ; 4.693 ; 4.693 ; 4.693 ;
; debug[1]   ; data[24]    ; 4.931 ; 4.931 ; 4.931 ; 4.931 ;
; debug[1]   ; data[25]    ; 4.974 ; 4.974 ; 4.974 ; 4.974 ;
; debug[1]   ; data[26]    ; 5.317 ; 5.317 ; 5.317 ; 5.317 ;
; debug[1]   ; data[27]    ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; debug[1]   ; data[28]    ; 5.004 ; 5.004 ; 5.004 ; 5.004 ;
; debug[1]   ; data[29]    ; 4.972 ; 4.972 ; 4.972 ; 4.972 ;
; debug[1]   ; data[30]    ; 5.311 ; 5.311 ; 5.311 ; 5.311 ;
; debug[1]   ; data[31]    ; 4.512 ; 4.512 ; 4.512 ; 4.512 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.913 ; 4.913 ; 4.913 ; 4.913 ;
; debug[0]   ; data[1]     ; 4.576 ; 4.576 ; 4.576 ; 4.576 ;
; debug[0]   ; data[2]     ; 4.355 ; 4.355 ; 4.355 ; 4.355 ;
; debug[0]   ; data[3]     ; 4.482 ; 4.482 ; 4.482 ; 4.482 ;
; debug[0]   ; data[4]     ; 4.803 ; 4.803 ; 4.803 ; 4.803 ;
; debug[0]   ; data[5]     ; 4.036 ; 4.036 ; 4.036 ; 4.036 ;
; debug[0]   ; data[6]     ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; debug[0]   ; data[7]     ; 4.654 ; 4.654 ; 4.654 ; 4.654 ;
; debug[0]   ; data[8]     ; 5.272 ; 5.272 ; 5.272 ; 5.272 ;
; debug[0]   ; data[9]     ; 4.695 ; 4.695 ; 4.695 ; 4.695 ;
; debug[0]   ; data[10]    ; 5.455 ; 5.455 ; 5.455 ; 5.455 ;
; debug[0]   ; data[11]    ; 4.286 ; 4.286 ; 4.286 ; 4.286 ;
; debug[0]   ; data[12]    ; 4.635 ; 4.635 ; 4.635 ; 4.635 ;
; debug[0]   ; data[13]    ; 4.915 ; 4.915 ; 4.915 ; 4.915 ;
; debug[0]   ; data[14]    ; 5.141 ; 5.141 ; 5.141 ; 5.141 ;
; debug[0]   ; data[15]    ; 4.590 ; 4.590 ; 4.590 ; 4.590 ;
; debug[0]   ; data[16]    ; 5.278 ; 5.278 ; 5.278 ; 5.278 ;
; debug[0]   ; data[17]    ; 4.175 ; 4.175 ; 4.175 ; 4.175 ;
; debug[0]   ; data[18]    ; 4.952 ; 4.952 ; 4.952 ; 4.952 ;
; debug[0]   ; data[19]    ; 4.459 ; 4.459 ; 4.459 ; 4.459 ;
; debug[0]   ; data[20]    ; 4.609 ; 4.609 ; 4.609 ; 4.609 ;
; debug[0]   ; data[21]    ; 3.929 ; 3.929 ; 3.929 ; 3.929 ;
; debug[0]   ; data[22]    ; 4.456 ; 4.456 ; 4.456 ; 4.456 ;
; debug[0]   ; data[23]    ; 3.956 ; 3.956 ; 3.956 ; 3.956 ;
; debug[0]   ; data[24]    ; 5.122 ; 5.122 ; 5.122 ; 5.122 ;
; debug[0]   ; data[25]    ; 4.815 ; 4.815 ; 4.815 ; 4.815 ;
; debug[0]   ; data[26]    ; 5.168 ; 5.168 ; 5.168 ; 5.168 ;
; debug[0]   ; data[27]    ; 4.652 ; 4.652 ; 4.652 ; 4.652 ;
; debug[0]   ; data[28]    ; 5.070 ; 5.070 ; 5.070 ; 5.070 ;
; debug[0]   ; data[29]    ; 4.550 ; 4.550 ; 4.550 ; 4.550 ;
; debug[0]   ; data[30]    ; 5.510 ; 5.510 ; 5.510 ; 5.510 ;
; debug[0]   ; data[31]    ; 4.252 ; 4.252 ; 4.252 ; 4.252 ;
; debug[1]   ; data[0]     ; 4.168 ; 4.168 ; 4.168 ; 4.168 ;
; debug[1]   ; data[1]     ; 4.589 ; 4.589 ; 4.589 ; 4.589 ;
; debug[1]   ; data[2]     ; 4.413 ; 4.413 ; 4.413 ; 4.413 ;
; debug[1]   ; data[3]     ; 4.848 ; 4.848 ; 4.848 ; 4.848 ;
; debug[1]   ; data[4]     ; 4.294 ; 4.294 ; 4.294 ; 4.294 ;
; debug[1]   ; data[5]     ; 4.779 ; 4.779 ; 4.779 ; 4.779 ;
; debug[1]   ; data[6]     ; 4.359 ; 4.359 ; 4.359 ; 4.359 ;
; debug[1]   ; data[7]     ; 4.959 ; 4.959 ; 4.959 ; 4.959 ;
; debug[1]   ; data[8]     ; 4.319 ; 4.319 ; 4.319 ; 4.319 ;
; debug[1]   ; data[9]     ; 5.228 ; 5.228 ; 5.228 ; 5.228 ;
; debug[1]   ; data[10]    ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
; debug[1]   ; data[11]    ; 4.746 ; 4.746 ; 4.746 ; 4.746 ;
; debug[1]   ; data[12]    ; 4.220 ; 4.220 ; 4.220 ; 4.220 ;
; debug[1]   ; data[13]    ; 5.095 ; 5.095 ; 5.095 ; 5.095 ;
; debug[1]   ; data[14]    ; 4.731 ; 4.731 ; 4.731 ; 4.731 ;
; debug[1]   ; data[15]    ; 5.023 ; 5.023 ; 5.023 ; 5.023 ;
; debug[1]   ; data[16]    ; 4.094 ; 4.094 ; 4.094 ; 4.094 ;
; debug[1]   ; data[17]    ; 4.732 ; 4.732 ; 4.732 ; 4.732 ;
; debug[1]   ; data[18]    ; 4.935 ; 4.935 ; 4.935 ; 4.935 ;
; debug[1]   ; data[19]    ; 5.081 ; 5.081 ; 5.081 ; 5.081 ;
; debug[1]   ; data[20]    ; 4.655 ; 4.655 ; 4.655 ; 4.655 ;
; debug[1]   ; data[21]    ; 4.706 ; 4.706 ; 4.706 ; 4.706 ;
; debug[1]   ; data[22]    ; 4.630 ; 4.630 ; 4.630 ; 4.630 ;
; debug[1]   ; data[23]    ; 4.693 ; 4.693 ; 4.693 ; 4.693 ;
; debug[1]   ; data[24]    ; 4.651 ; 4.651 ; 4.651 ; 4.651 ;
; debug[1]   ; data[25]    ; 4.974 ; 4.974 ; 4.974 ; 4.974 ;
; debug[1]   ; data[26]    ; 4.370 ; 4.370 ; 4.370 ; 4.370 ;
; debug[1]   ; data[27]    ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; debug[1]   ; data[28]    ; 4.542 ; 4.542 ; 4.542 ; 4.542 ;
; debug[1]   ; data[29]    ; 4.972 ; 4.972 ; 4.972 ; 4.972 ;
; debug[1]   ; data[30]    ; 4.653 ; 4.653 ; 4.653 ; 4.653 ;
; debug[1]   ; data[31]    ; 4.512 ; 4.512 ; 4.512 ; 4.512 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.436   ; 0.236 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -13.436   ; 0.236 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -10.610   ; 0.264 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1803.981 ; 0.0   ; 0.0      ; 0.0     ; -1059.86            ;
;  clk             ; -1603.813 ; 0.000 ; N/A      ; N/A     ; -730.480            ;
;  clk_rom         ; -200.168  ; 0.000 ; N/A      ; N/A     ; -329.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.603 ; 2.603 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.016 ; -0.016 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.972 ; 21.972 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 18.921 ; 18.921 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 19.225 ; 19.225 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 18.558 ; 18.558 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 19.762 ; 19.762 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 19.774 ; 19.774 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.785 ; 18.785 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 18.826 ; 18.826 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 19.339 ; 19.339 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 18.190 ; 18.190 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.046 ; 19.046 ; Rise       ; clk             ;
;  data[10] ; clk        ; 21.102 ; 21.102 ; Rise       ; clk             ;
;  data[11] ; clk        ; 19.828 ; 19.828 ; Rise       ; clk             ;
;  data[12] ; clk        ; 19.668 ; 19.668 ; Rise       ; clk             ;
;  data[13] ; clk        ; 19.181 ; 19.181 ; Rise       ; clk             ;
;  data[14] ; clk        ; 20.521 ; 20.521 ; Rise       ; clk             ;
;  data[15] ; clk        ; 19.492 ; 19.492 ; Rise       ; clk             ;
;  data[16] ; clk        ; 20.173 ; 20.173 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.662 ; 18.662 ; Rise       ; clk             ;
;  data[18] ; clk        ; 20.448 ; 20.448 ; Rise       ; clk             ;
;  data[19] ; clk        ; 19.658 ; 19.658 ; Rise       ; clk             ;
;  data[20] ; clk        ; 18.920 ; 18.920 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.824 ; 18.824 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.586 ; 19.586 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.593 ; 18.593 ; Rise       ; clk             ;
;  data[24] ; clk        ; 21.014 ; 21.014 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.091 ; 19.091 ; Rise       ; clk             ;
;  data[26] ; clk        ; 21.041 ; 21.041 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.654 ; 19.654 ; Rise       ; clk             ;
;  data[28] ; clk        ; 20.647 ; 20.647 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.127 ; 19.127 ; Rise       ; clk             ;
;  data[30] ; clk        ; 21.972 ; 21.972 ; Rise       ; clk             ;
;  data[31] ; clk        ; 18.694 ; 18.694 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.096 ; 14.096 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.073 ; 12.073 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.716 ; 11.716 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.545 ; 11.545 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.275 ; 12.275 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.352 ; 12.352 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.098 ; 12.098 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.889 ; 11.889 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.864 ; 12.864 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.636 ; 12.636 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.156 ; 12.156 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.624 ; 12.624 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.067 ; 12.067 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.837 ; 11.837 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 13.090 ; 13.090 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.504 ; 12.504 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.082 ; 13.082 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.869 ; 11.869 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.345 ; 12.345 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 13.687 ; 13.687 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 14.096 ; 14.096 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.586 ; 12.586 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.959 ; 12.959 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.327 ; 12.327 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.365 ; 12.365 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.666 ; 12.666 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 13.621 ; 13.621 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.206 ; 12.206 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.363 ; 12.363 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.769 ; 12.769 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.210 ; 12.210 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 12.822 ; 12.822 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.865 ; 11.865 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.535 ; 4.535 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.865 ; 4.865 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.291 ; 5.291 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.888 ; 4.888 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.886 ; 5.886 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.309 ; 5.309 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.636 ; 5.636 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.060 ; 5.060 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.259 ; 5.259 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.101 ; 5.101 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.203 ; 5.203 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.935 ; 4.935 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.563 ; 5.563 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.248 ; 5.248 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.523 ; 5.523 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.255 ; 5.255 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.644 ; 5.644 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.535 ; 4.535 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.836 ; 4.836 ; Rise       ; clk             ;
;  data[18] ; clk        ; 5.231 ; 5.231 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.162 ; 5.162 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.733 ; 4.733 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.770 ; 4.770 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.782 ; 4.782 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.770 ; 4.770 ; Rise       ; clk             ;
;  data[24] ; clk        ; 5.116 ; 5.116 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.414 ; 5.414 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.851 ; 4.851 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.303 ; 5.303 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.172 ; 5.172 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.193 ; 5.193 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.131 ; 5.131 ; Rise       ; clk             ;
;  data[31] ; clk        ; 4.851 ; 4.851 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.641 ; 6.641 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.857 ; 6.857 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.701 ; 6.701 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.641 ; 6.641 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.028 ; 7.028 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.999 ; 6.999 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.887 ; 6.887 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.780 ; 6.780 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.214 ; 7.214 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.132 ; 7.132 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.904 ; 6.904 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.129 ; 7.129 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.877 ; 6.877 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.762 ; 6.762 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.334 ; 7.334 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.077 ; 7.077 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.351 ; 7.351 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.824 ; 6.824 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.973 ; 6.973 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.617 ; 7.617 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.843 ; 7.843 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.111 ; 7.111 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.319 ; 7.319 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.011 ; 7.011 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.027 ; 7.027 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.151 ; 7.151 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.600 ; 7.600 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.934 ; 6.934 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.016 ; 7.016 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.201 ; 7.201 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.944 ; 6.944 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.221 ; 7.221 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.800 ; 6.800 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.719  ; 9.719  ; 9.719  ; 9.719  ;
; debug[0]   ; data[1]     ; 9.554  ; 9.554  ; 9.554  ; 9.554  ;
; debug[0]   ; data[2]     ; 8.456  ; 8.456  ; 8.456  ; 8.456  ;
; debug[0]   ; data[3]     ; 10.992 ; 10.992 ; 10.992 ; 10.992 ;
; debug[0]   ; data[4]     ; 9.471  ; 9.471  ; 9.471  ; 9.471  ;
; debug[0]   ; data[5]     ; 9.525  ; 9.525  ; 9.525  ; 9.525  ;
; debug[0]   ; data[6]     ; 9.102  ; 9.102  ; 9.102  ; 9.102  ;
; debug[0]   ; data[7]     ; 9.733  ; 9.733  ; 9.733  ; 9.733  ;
; debug[0]   ; data[8]     ; 10.445 ; 10.445 ; 10.445 ; 10.445 ;
; debug[0]   ; data[9]     ; 10.104 ; 10.104 ; 10.104 ; 10.104 ;
; debug[0]   ; data[10]    ; 10.870 ; 10.870 ; 10.870 ; 10.870 ;
; debug[0]   ; data[11]    ; 8.822  ; 8.822  ; 8.822  ; 8.822  ;
; debug[0]   ; data[12]    ; 9.025  ; 9.025  ; 9.025  ; 9.025  ;
; debug[0]   ; data[13]    ; 10.367 ; 10.367 ; 10.367 ; 10.367 ;
; debug[0]   ; data[14]    ; 10.133 ; 10.133 ; 10.133 ; 10.133 ;
; debug[0]   ; data[15]    ; 9.126  ; 9.126  ; 9.126  ; 9.126  ;
; debug[0]   ; data[16]    ; 10.447 ; 10.447 ; 10.447 ; 10.447 ;
; debug[0]   ; data[17]    ; 8.572  ; 8.572  ; 8.572  ; 8.572  ;
; debug[0]   ; data[18]    ; 9.744  ; 9.744  ; 9.744  ; 9.744  ;
; debug[0]   ; data[19]    ; 9.618  ; 9.618  ; 9.618  ; 9.618  ;
; debug[0]   ; data[20]    ; 8.991  ; 8.991  ; 8.991  ; 8.991  ;
; debug[0]   ; data[21]    ; 8.249  ; 8.249  ; 8.249  ; 8.249  ;
; debug[0]   ; data[22]    ; 8.681  ; 8.681  ; 8.681  ; 8.681  ;
; debug[0]   ; data[23]    ; 8.461  ; 8.461  ; 8.461  ; 8.461  ;
; debug[0]   ; data[24]    ; 10.144 ; 10.144 ; 10.144 ; 10.144 ;
; debug[0]   ; data[25]    ; 10.233 ; 10.233 ; 10.233 ; 10.233 ;
; debug[0]   ; data[26]    ; 10.226 ; 10.226 ; 10.226 ; 10.226 ;
; debug[0]   ; data[27]    ; 9.757  ; 9.757  ; 9.757  ; 9.757  ;
; debug[0]   ; data[28]    ; 10.052 ; 10.052 ; 10.052 ; 10.052 ;
; debug[0]   ; data[29]    ; 9.056  ; 9.056  ; 9.056  ; 9.056  ;
; debug[0]   ; data[30]    ; 11.005 ; 11.005 ; 11.005 ; 11.005 ;
; debug[0]   ; data[31]    ; 8.663  ; 8.663  ; 8.663  ; 8.663  ;
; debug[1]   ; data[0]     ; 8.724  ; 8.724  ; 8.724  ; 8.724  ;
; debug[1]   ; data[1]     ; 8.961  ; 8.961  ; 8.961  ; 8.961  ;
; debug[1]   ; data[2]     ; 9.315  ; 9.315  ; 9.315  ; 9.315  ;
; debug[1]   ; data[3]     ; 9.370  ; 9.370  ; 9.370  ; 9.370  ;
; debug[1]   ; data[4]     ; 9.300  ; 9.300  ; 9.300  ; 9.300  ;
; debug[1]   ; data[5]     ; 9.398  ; 9.398  ; 9.398  ; 9.398  ;
; debug[1]   ; data[6]     ; 9.231  ; 9.231  ; 9.231  ; 9.231  ;
; debug[1]   ; data[7]     ; 9.750  ; 9.750  ; 9.750  ; 9.750  ;
; debug[1]   ; data[8]     ; 9.101  ; 9.101  ; 9.101  ; 9.101  ;
; debug[1]   ; data[9]     ; 10.374 ; 10.374 ; 10.374 ; 10.374 ;
; debug[1]   ; data[10]    ; 11.145 ; 11.145 ; 11.145 ; 11.145 ;
; debug[1]   ; data[11]    ; 9.319  ; 9.319  ; 9.319  ; 9.319  ;
; debug[1]   ; data[12]    ; 9.762  ; 9.762  ; 9.762  ; 9.762  ;
; debug[1]   ; data[13]    ; 10.061 ; 10.061 ; 10.061 ; 10.061 ;
; debug[1]   ; data[14]    ; 10.719 ; 10.719 ; 10.719 ; 10.719 ;
; debug[1]   ; data[15]    ; 9.886  ; 9.886  ; 9.886  ; 9.886  ;
; debug[1]   ; data[16]    ; 10.717 ; 10.717 ; 10.717 ; 10.717 ;
; debug[1]   ; data[17]    ; 9.313  ; 9.313  ; 9.313  ; 9.313  ;
; debug[1]   ; data[18]    ; 9.935  ; 9.935  ; 9.935  ; 9.935  ;
; debug[1]   ; data[19]    ; 10.080 ; 10.080 ; 10.080 ; 10.080 ;
; debug[1]   ; data[20]    ; 9.714  ; 9.714  ; 9.714  ; 9.714  ;
; debug[1]   ; data[21]    ; 9.257  ; 9.257  ; 9.257  ; 9.257  ;
; debug[1]   ; data[22]    ; 9.662  ; 9.662  ; 9.662  ; 9.662  ;
; debug[1]   ; data[23]    ; 9.181  ; 9.181  ; 9.181  ; 9.181  ;
; debug[1]   ; data[24]    ; 9.671  ; 9.671  ; 9.671  ; 9.671  ;
; debug[1]   ; data[25]    ; 9.762  ; 9.762  ; 9.762  ; 9.762  ;
; debug[1]   ; data[26]    ; 10.503 ; 10.503 ; 10.503 ; 10.503 ;
; debug[1]   ; data[27]    ; 9.780  ; 9.780  ; 9.780  ; 9.780  ;
; debug[1]   ; data[28]    ; 9.881  ; 9.881  ; 9.881  ; 9.881  ;
; debug[1]   ; data[29]    ; 9.809  ; 9.809  ; 9.809  ; 9.809  ;
; debug[1]   ; data[30]    ; 10.525 ; 10.525 ; 10.525 ; 10.525 ;
; debug[1]   ; data[31]    ; 8.792  ; 8.792  ; 8.792  ; 8.792  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.913 ; 4.913 ; 4.913 ; 4.913 ;
; debug[0]   ; data[1]     ; 4.576 ; 4.576 ; 4.576 ; 4.576 ;
; debug[0]   ; data[2]     ; 4.355 ; 4.355 ; 4.355 ; 4.355 ;
; debug[0]   ; data[3]     ; 4.482 ; 4.482 ; 4.482 ; 4.482 ;
; debug[0]   ; data[4]     ; 4.803 ; 4.803 ; 4.803 ; 4.803 ;
; debug[0]   ; data[5]     ; 4.036 ; 4.036 ; 4.036 ; 4.036 ;
; debug[0]   ; data[6]     ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; debug[0]   ; data[7]     ; 4.654 ; 4.654 ; 4.654 ; 4.654 ;
; debug[0]   ; data[8]     ; 5.272 ; 5.272 ; 5.272 ; 5.272 ;
; debug[0]   ; data[9]     ; 4.695 ; 4.695 ; 4.695 ; 4.695 ;
; debug[0]   ; data[10]    ; 5.455 ; 5.455 ; 5.455 ; 5.455 ;
; debug[0]   ; data[11]    ; 4.286 ; 4.286 ; 4.286 ; 4.286 ;
; debug[0]   ; data[12]    ; 4.635 ; 4.635 ; 4.635 ; 4.635 ;
; debug[0]   ; data[13]    ; 4.915 ; 4.915 ; 4.915 ; 4.915 ;
; debug[0]   ; data[14]    ; 5.141 ; 5.141 ; 5.141 ; 5.141 ;
; debug[0]   ; data[15]    ; 4.590 ; 4.590 ; 4.590 ; 4.590 ;
; debug[0]   ; data[16]    ; 5.278 ; 5.278 ; 5.278 ; 5.278 ;
; debug[0]   ; data[17]    ; 4.175 ; 4.175 ; 4.175 ; 4.175 ;
; debug[0]   ; data[18]    ; 4.952 ; 4.952 ; 4.952 ; 4.952 ;
; debug[0]   ; data[19]    ; 4.459 ; 4.459 ; 4.459 ; 4.459 ;
; debug[0]   ; data[20]    ; 4.609 ; 4.609 ; 4.609 ; 4.609 ;
; debug[0]   ; data[21]    ; 3.929 ; 3.929 ; 3.929 ; 3.929 ;
; debug[0]   ; data[22]    ; 4.456 ; 4.456 ; 4.456 ; 4.456 ;
; debug[0]   ; data[23]    ; 3.956 ; 3.956 ; 3.956 ; 3.956 ;
; debug[0]   ; data[24]    ; 5.122 ; 5.122 ; 5.122 ; 5.122 ;
; debug[0]   ; data[25]    ; 4.815 ; 4.815 ; 4.815 ; 4.815 ;
; debug[0]   ; data[26]    ; 5.168 ; 5.168 ; 5.168 ; 5.168 ;
; debug[0]   ; data[27]    ; 4.652 ; 4.652 ; 4.652 ; 4.652 ;
; debug[0]   ; data[28]    ; 5.070 ; 5.070 ; 5.070 ; 5.070 ;
; debug[0]   ; data[29]    ; 4.550 ; 4.550 ; 4.550 ; 4.550 ;
; debug[0]   ; data[30]    ; 5.510 ; 5.510 ; 5.510 ; 5.510 ;
; debug[0]   ; data[31]    ; 4.252 ; 4.252 ; 4.252 ; 4.252 ;
; debug[1]   ; data[0]     ; 4.168 ; 4.168 ; 4.168 ; 4.168 ;
; debug[1]   ; data[1]     ; 4.589 ; 4.589 ; 4.589 ; 4.589 ;
; debug[1]   ; data[2]     ; 4.413 ; 4.413 ; 4.413 ; 4.413 ;
; debug[1]   ; data[3]     ; 4.848 ; 4.848 ; 4.848 ; 4.848 ;
; debug[1]   ; data[4]     ; 4.294 ; 4.294 ; 4.294 ; 4.294 ;
; debug[1]   ; data[5]     ; 4.779 ; 4.779 ; 4.779 ; 4.779 ;
; debug[1]   ; data[6]     ; 4.359 ; 4.359 ; 4.359 ; 4.359 ;
; debug[1]   ; data[7]     ; 4.959 ; 4.959 ; 4.959 ; 4.959 ;
; debug[1]   ; data[8]     ; 4.319 ; 4.319 ; 4.319 ; 4.319 ;
; debug[1]   ; data[9]     ; 5.228 ; 5.228 ; 5.228 ; 5.228 ;
; debug[1]   ; data[10]    ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
; debug[1]   ; data[11]    ; 4.746 ; 4.746 ; 4.746 ; 4.746 ;
; debug[1]   ; data[12]    ; 4.220 ; 4.220 ; 4.220 ; 4.220 ;
; debug[1]   ; data[13]    ; 5.095 ; 5.095 ; 5.095 ; 5.095 ;
; debug[1]   ; data[14]    ; 4.731 ; 4.731 ; 4.731 ; 4.731 ;
; debug[1]   ; data[15]    ; 5.023 ; 5.023 ; 5.023 ; 5.023 ;
; debug[1]   ; data[16]    ; 4.094 ; 4.094 ; 4.094 ; 4.094 ;
; debug[1]   ; data[17]    ; 4.732 ; 4.732 ; 4.732 ; 4.732 ;
; debug[1]   ; data[18]    ; 4.935 ; 4.935 ; 4.935 ; 4.935 ;
; debug[1]   ; data[19]    ; 5.081 ; 5.081 ; 5.081 ; 5.081 ;
; debug[1]   ; data[20]    ; 4.655 ; 4.655 ; 4.655 ; 4.655 ;
; debug[1]   ; data[21]    ; 4.706 ; 4.706 ; 4.706 ; 4.706 ;
; debug[1]   ; data[22]    ; 4.630 ; 4.630 ; 4.630 ; 4.630 ;
; debug[1]   ; data[23]    ; 4.693 ; 4.693 ; 4.693 ; 4.693 ;
; debug[1]   ; data[24]    ; 4.651 ; 4.651 ; 4.651 ; 4.651 ;
; debug[1]   ; data[25]    ; 4.974 ; 4.974 ; 4.974 ; 4.974 ;
; debug[1]   ; data[26]    ; 4.370 ; 4.370 ; 4.370 ; 4.370 ;
; debug[1]   ; data[27]    ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; debug[1]   ; data[28]    ; 4.542 ; 4.542 ; 4.542 ; 4.542 ;
; debug[1]   ; data[29]    ; 4.972 ; 4.972 ; 4.972 ; 4.972 ;
; debug[1]   ; data[30]    ; 4.653 ; 4.653 ; 4.653 ; 4.653 ;
; debug[1]   ; data[31]    ; 4.512 ; 4.512 ; 4.512 ; 4.512 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4305184  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 39858    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4305184  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 39858    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 107   ; 107  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4052  ; 4052 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Mon Dec 10 11:24:49 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.436
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.436     -1603.813 clk 
    Info (332119):   -10.610      -200.168 clk_rom 
Info (332146): Worst-case hold slack is 0.516
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.516         0.000 clk 
    Info (332119):     0.655         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -730.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.580
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.580      -670.412 clk 
    Info (332119):    -4.150       -89.921 clk_rom 
Info (332146): Worst-case hold slack is 0.236
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.236         0.000 clk 
    Info (332119):     0.264         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -730.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4694 megabytes
    Info: Processing ended: Mon Dec 10 11:24:52 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


