Partition Merge report for ECEN3002_Lab1
Thu Sep 03 16:11:26 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Rapid Recompile Summary
  5. Partition Merge Rapid Recompile Table of Changed Logic Entities
  6. Partition Merge Rapid Recompile Table of Modified Assignments
  7. Partition Merge Partition Pin Processing
  8. Partition Merge Resource Usage Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------+
; Partition Merge Summary                                                           ;
+---------------------------------+-------------------------------------------------+
; Partition Merge Status          ; Successful - Thu Sep 03 16:11:26 2020           ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Standard Edition ;
; Revision Name                   ; ECEN3002_Lab1                                   ;
; Top-level Entity Name           ; ECEN3002_Lab1                                   ;
; Family                          ; Cyclone V                                       ;
; Logic utilization (in ALMs)     ; 47 / 41,910 ( < 1 % )                           ;
; Total registers                 ; 55                                              ;
; Total pins                      ; 23 / 499 ( 5 % )                                ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 0 / 5,662,720 ( 0 % )                           ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                                 ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                                   ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                                   ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                                   ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                                   ;
; Total PLLs                      ; 0 / 15 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                                   ;
+--------------------------------+----------------+--------------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used        ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+--------------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Hybrid (Rapid Recompile) ; Source File            ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File              ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+--------------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Partition Merge Rapid Recompile Summary                                                                          ;
+----------------+------------------------+--------------------------------+-------------------------------+-------+
; Partition Name ; Rapid Recompile Status ; Netlist Preservation Requested ; Netlist Preservation Achieved ; Notes ;
+----------------+------------------------+--------------------------------+-------------------------------+-------+
; Top            ; Engaged                ; 100.00% (161 / 161)            ; 85.71% (138 / 161)            ;       ;
+----------------+------------------------+--------------------------------+-------------------------------+-------+


+-----------------------------------------------------------------+
; Partition Merge Rapid Recompile Table of Changed Logic Entities ;
+------------------------+----------------------------------------+
; Changed Logic Entities ; Number of Changed Nodes                ;
+------------------------+----------------------------------------+
; |ECEN3002_Lab1         ; 46                                     ;
+------------------------+----------------------------------------+


+------------------------------------------------------------------+
; Partition Merge Rapid Recompile Table of Modified Assignments    ;
+----------------------+----------+----------------+---------------+
; Modified Assignments ; Target   ; Previous Value ; Current Value ;
+----------------------+----------+----------------+---------------+
; LOCATION             ; CLOCK_50 ; --             ; PIN_Y27       ;
; LOCATION             ; KEY[0]   ; --             ; PIN_Y26       ;
; LOCATION             ; KEY[1]   ; --             ; PIN_AG30      ;
; LOCATION             ; LEDR[0]  ; --             ; PIN_AA30      ;
; LOCATION             ; LEDR[1]  ; --             ; PIN_AB30      ;
; LOCATION             ; LEDR[2]  ; --             ; PIN_AF30      ;
; LOCATION             ; LEDR[3]  ; --             ; PIN_AH30      ;
; LOCATION             ; LEDR[4]  ; --             ; PIN_AC28      ;
; LOCATION             ; LEDR[5]  ; --             ; PIN_AC30      ;
; LOCATION             ; LEDR[6]  ; --             ; PIN_AC29      ;
; LOCATION             ; LEDR[7]  ; --             ; PIN_AD30      ;
; LOCATION             ; LEDR[8]  ; --             ; PIN_V25       ;
; LOCATION             ; LEDR[9]  ; --             ; PIN_AA28      ;
; LOCATION             ; SW[0]    ; --             ; PIN_AB27      ;
; LOCATION             ; SW[1]    ; --             ; PIN_AD29      ;
; LOCATION             ; SW[2]    ; --             ; PIN_AC27      ;
; LOCATION             ; SW[3]    ; --             ; PIN_W25       ;
; LOCATION             ; SW[4]    ; --             ; PIN_AF29      ;
; LOCATION             ; SW[5]    ; --             ; PIN_AE29      ;
; LOCATION             ; SW[6]    ; --             ; PIN_V23       ;
; LOCATION             ; SW[7]    ; --             ; PIN_A11       ;
; LOCATION             ; SW[8]    ; --             ; PIN_AA26      ;
; LOCATION             ; SW[9]    ; --             ; PIN_AB28      ;
; IO_STANDARD          ; CLOCK_50 ; --             ; 2.5 V         ;
; IO_STANDARD          ; KEY[0]   ; --             ; 2.5 V         ;
; IO_STANDARD          ; KEY[1]   ; --             ; 2.5 V         ;
; IO_STANDARD          ; LEDR[0]  ; --             ; 2.5 V         ;
; IO_STANDARD          ; LEDR[1]  ; --             ; 2.5 V         ;
; IO_STANDARD          ; LEDR[2]  ; --             ; 2.5 V         ;
; IO_STANDARD          ; LEDR[3]  ; --             ; 2.5 V         ;
; IO_STANDARD          ; LEDR[4]  ; --             ; 2.5 V         ;
; IO_STANDARD          ; LEDR[5]  ; --             ; 2.5 V         ;
; IO_STANDARD          ; LEDR[6]  ; --             ; 2.5 V         ;
; IO_STANDARD          ; LEDR[7]  ; --             ; 2.5 V         ;
; IO_STANDARD          ; LEDR[8]  ; --             ; 2.5 V         ;
; IO_STANDARD          ; LEDR[9]  ; --             ; 2.5 V         ;
; IO_STANDARD          ; SW[0]    ; --             ; 2.5 V         ;
; IO_STANDARD          ; SW[1]    ; --             ; 2.5 V         ;
; IO_STANDARD          ; SW[2]    ; --             ; 2.5 V         ;
; IO_STANDARD          ; SW[3]    ; --             ; 2.5 V         ;
; IO_STANDARD          ; SW[4]    ; --             ; 2.5 V         ;
; IO_STANDARD          ; SW[5]    ; --             ; 2.5 V         ;
; IO_STANDARD          ; SW[6]    ; --             ; 2.5 V         ;
; IO_STANDARD          ; SW[7]    ; --             ; 2.5 V         ;
; IO_STANDARD          ; SW[8]    ; --             ; 2.5 V         ;
; IO_STANDARD          ; SW[9]    ; --             ; 2.5 V         ;
+----------------------+----------+----------------+---------------+


+----------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                   ;
+-----------------------+-----------+---------------+----------+-------------+
; Name                  ; Partition ; Type          ; Location ; Status      ;
+-----------------------+-----------+---------------+----------+-------------+
; CLOCK_50              ; Top       ; Input Port    ; n/a      ;             ;
;     -- CLOCK_50       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- CLOCK_50~input ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; KEY[0]                ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[0]         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[0]~input   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; KEY[1]                ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[1]         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[1]~input   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; LEDR[0]               ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[0]        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[0]~output ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; LEDR[1]               ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[1]        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[1]~output ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; LEDR[2]               ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[2]        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[2]~output ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; LEDR[3]               ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[3]        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[3]~output ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; LEDR[4]               ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[4]        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[4]~output ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; LEDR[5]               ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[5]        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[5]~output ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; LEDR[6]               ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[6]        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[6]~output ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; LEDR[7]               ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[7]        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[7]~output ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; LEDR[8]               ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[8]        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[8]~output ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; LEDR[9]               ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[9]        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[9]~output ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; SW[0]                 ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[0]          ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[0]~input    ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; SW[1]                 ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[1]          ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[1]~input    ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; SW[2]                 ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[2]          ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[2]~input    ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; SW[3]                 ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[3]          ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[3]~input    ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; SW[4]                 ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[4]          ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[4]~input    ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; SW[5]                 ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[5]          ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[5]~input    ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; SW[6]                 ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[6]          ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[6]~input    ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; SW[7]                 ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[7]          ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[7]~input    ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; SW[8]                 ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[8]          ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[8]~input    ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
; SW[9]                 ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[9]          ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[9]~input    ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                       ;           ;               ;          ;             ;
+-----------------------+-----------+---------------+----------+-------------+


+-------------------------------------------------------------+
; Partition Merge Resource Usage Summary                      ;
+---------------------------------------------+---------------+
; Resource                                    ; Usage         ;
+---------------------------------------------+---------------+
; Estimate of Logic utilization (ALMs needed) ; 45            ;
;                                             ;               ;
; Combinational ALUT usage for logic          ; 81            ;
;     -- 7 input functions                    ; 0             ;
;     -- 6 input functions                    ; 6             ;
;     -- 5 input functions                    ; 10            ;
;     -- 4 input functions                    ; 10            ;
;     -- <=3 input functions                  ; 55            ;
;                                             ;               ;
; Dedicated logic registers                   ; 55            ;
;                                             ;               ;
; I/O pins                                    ; 23            ;
;                                             ;               ;
; Total DSP Blocks                            ; 0             ;
;                                             ;               ;
; HSSI RX PCSs                                ; 0 / 9 ( 0 % ) ;
; HSSI PMA RX Deserializers                   ; 0 / 9 ( 0 % ) ;
; HSSI TX PCSs                                ; 0 / 9 ( 0 % ) ;
; HSSI PMA TX Serializers                     ; 0 / 9 ( 0 % ) ;
; Maximum fan-out node                        ; KEY[0]~input  ;
; Maximum fan-out                             ; 67            ;
; Total fan-out                               ; 479           ;
; Average fan-out                             ; 2.60          ;
+---------------------------------------------+---------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Standard Edition
    Info: Processing started: Thu Sep 03 16:11:23 2020
Info: Command: quartus_cdb --read_settings_files=on --write_settings_files=off ECEN3002_Lab1 -c ECEN3002_Lab1 --merge=on --recompile=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (12849): Using Hybrid (Rapid Recompile) netlist for partition "Top"
Info (35002): Resolved and merged 1 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 130 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 13 input pins
    Info (21059): Implemented 10 output pins
    Info (21061): Implemented 106 logic cells
Info: Quartus Prime Partition Merge was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4902 megabytes
    Info: Processing ended: Thu Sep 03 16:11:27 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


