module MemoriaDados (Endereco, DadoEscrito, DadoLido, EscMem, LerMem, clock);
    input wire clock, EscMem, LerMem;   //Sinais de Controle e Clock
    input wire [7:0] Endereco, DadoEscrito;
    output reg [7:0] DadoLido;   //Dado lido da Mem√≥ria
    
    reg [7:0] Dados [0:255];

    always @(posedge clock)
    begin
        //Escrita na borda de subida dependendo do sinal de controle
        if (EscMem) Dados[Endereco] = DadoEscrito;
    end

    always @(negedge clock)
    begin
        //Leitura na borda de descida dependendo do sinal de controle
        if (LerMem) DadoLido = Dados[Endereco];
    end
endmodule
