数据线长度=单个地址的大小
地址线长度=地址的范围


我们主存的基本组成如图 ![[Pasted image 20230920111227.png]]

我们其中由一个个存储 0、1 的记忆单元构成的存储矩阵是存储器的核心部分。我们也因此**必须对存储单元编号**（编址）。编址单位是指具有相同地址的那些存储元件构成的一个单位，**可以按字节编址，也可以按字编址**。线代计算机通常采用**字节编址方式**，此时**存储体内的一个地址中有一字节（8 bit）**。
![[Pasted image 20230920111933.png]]

指令执行过程中需要访问主存时：
1. CPU 把被访问单元的地址送到 MAR（主存地址寄存器），**地址线的宽度与 MAR 的宽度相同**
2.1 通过地址线把主存地址送到主存中的地址寄存器，
2.2 CPU 将读写信号通过控制线送到主存的读写控制电路，如果是**写操作**，那么 CPU 同时要将写的信息送到 MDR（主存数据寄存器）在读写控制电路的控制下，经数据线将信号写入选中的单元。**数据线的宽度与 MDR 的宽度相同**，如果是**读操作**，那么主存**读出**选中单元的内容送到数据线，然后**送到 MDR 中**。


在上图中，我们采用了 64 位数据线，也就是 8 个字节的数据线，所以在按字节编址方式下，**每次最多可以存取 8 个单元的内容**。数据线决定了我们一次读取可以读取**最多多少个单元**，地址线的位数决定了主存地址空间的最大可寻址范围。例如，36 位地址的最大寻址范围位 $0-2^{36}-1$ 即地址从 0 开始编号

因为 DRAM 芯片容量较大，地址位数较多，为了减少芯片地址引脚数，通常采用地址引脚复用技术，行地址和列地址通过相同的引脚分先后两次输入，这样**地址引脚数可减少一半**。
![[无标题 4.png]]

数据线数和地址线数共同给反应存储体容量的大小。我们的总大小就是
$2^{地址线}*数据线 bit$


