#Substrate Graph
# noVertices
30
# noArcs
92
# Vertices: id availableCpu routingCapacity isCenter
0 299 299 0
1 487 487 1
2 299 299 0
3 529 529 1
4 462 462 1
5 622 622 1
6 150 150 0
7 279 279 1
8 279 279 1
9 75 75 0
10 25 25 0
11 336 336 0
12 150 150 0
13 125 125 0
14 400 400 1
15 150 150 0
16 125 125 0
17 125 125 0
18 274 274 0
19 150 150 0
20 599 599 1
21 487 487 1
22 243 243 1
23 150 150 0
24 280 280 1
25 261 261 1
26 150 150 0
27 418 418 1
28 298 298 1
29 261 261 1
# Arcs: idS idT delay bandwidth
0 1 2 112
0 2 2 75
0 3 16 112
7 8 1 93
7 5 1 93
7 3 1 93
12 5 1 75
12 3 1 75
13 14 1 75
13 15 1 50
15 16 2 50
15 17 2 50
15 13 1 50
14 1 2 125
14 19 2 75
14 13 1 75
14 20 2 125
2 0 2 75
2 21 1 112
2 20 1 112
8 7 1 93
8 5 1 93
8 3 1 93
10 9 1 25
6 24 3 75
6 25 3 75
9 18 21 50
9 10 1 25
26 22 1 75
26 27 2 75
11 28 1 112
11 24 1 112
11 5 8 112
28 5 8 93
28 25 1 93
28 11 1 112
18 9 21 50
18 4 1 112
18 20 1 112
23 22 11 75
23 29 11 75
4 16 1 75
4 18 1 112
4 17 1 75
4 19 1 75
4 21 1 125
16 4 1 75
16 15 2 50
22 26 1 75
22 29 1 93
22 23 11 75
17 4 1 75
17 15 2 50
29 22 1 93
29 27 2 93
29 23 11 75
19 14 2 75
19 4 1 75
24 25 1 93
24 6 3 75
24 11 1 112
25 28 1 93
25 24 1 93
25 6 3 75
27 26 2 75
27 29 2 93
27 20 4 125
27 21 4 125
20 1 1 125
20 18 1 112
20 14 2 125
20 2 1 112
20 27 4 125
21 1 1 125
21 4 1 125
21 2 1 112
21 27 4 125
1 0 2 112
1 14 2 125
1 21 1 125
1 20 1 125
5 7 1 93
5 8 1 93
5 12 1 75
5 11 8 112
5 28 8 93
5 3 1 156
3 0 16 112
3 7 1 93
3 8 1 93
3 12 1 75
3 5 1 156
