- [Deborah T. Marr](http://dblp2.uni-trier.de/pers/hd/m/Marr:Deborah_T=), [David H. Albonesi](http://dblp2.uni-trier.de/pers/hd/a/Albonesi:David_H=):
  Proceedings of the 42nd Annual International Symposium on Computer Architecture, Portland, OR, USA, June 13-17, 2015. ACM 2015, ISBN 978-1-4503-3402-0

## Datacenter architectures I

- [Sang Woo Jun](http://dblp2.uni-trier.de/pers/hd/j/Jun:Sang_Woo), [Ming Liu](http://dblp2.uni-trier.de/pers/hd/l/Liu:Ming), [Sungjin Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Sungjin), [Jamey Hicks](http://dblp2.uni-trier.de/pers/hd/h/Hicks:Jamey), [John Ankcorn](http://dblp2.uni-trier.de/pers/hd/a/Ankcorn:John), [Myron King](http://dblp2.uni-trier.de/pers/hd/k/King:Myron), [Shuotao Xu](http://dblp2.uni-trier.de/pers/hd/x/Xu:Shuotao), [Arvind](http://dblp2.uni-trier.de/pers/hd/a/Arvind:):
  BlueDBM: an appliance for big data analytics. 1-13

- [Chao Li](http://dblp2.uni-trier.de/pers/hd/l/Li:Chao), [Yang Hu](http://dblp2.uni-trier.de/pers/hd/h/Hu:Yang), [Longjun Liu](http://dblp2.uni-trier.de/pers/hd/l/Liu:Longjun), [Juncheng Gu](http://dblp2.uni-trier.de/pers/hd/g/Gu:Juncheng), [Mingcong Song](http://dblp2.uni-trier.de/pers/hd/s/Song:Mingcong), [Xiaoyao Liang](http://dblp2.uni-trier.de/pers/hd/l/Liang:Xiaoyao), [Jingling Yuan](http://dblp2.uni-trier.de/pers/hd/y/Yuan:Jingling), [Tao Li](http://dblp2.uni-trier.de/pers/hd/l/Li:Tao):
  Towards sustainable in-situ server systems in the big data era. 14-26

- [Johann Hauswald](http://dblp2.uni-trier.de/pers/hd/h/Hauswald:Johann), [Yiping Kang](http://dblp2.uni-trier.de/pers/hd/k/Kang:Yiping), [Michael A. Laurenzano](http://dblp2.uni-trier.de/pers/hd/l/Laurenzano:Michael_A=), [Quan Chen](http://dblp2.uni-trier.de/pers/hd/c/Chen:Quan), [Cheng Li](http://dblp2.uni-trier.de/pers/hd/l/Li:Cheng), [Trevor N. Mudge](http://dblp2.uni-trier.de/pers/hd/m/Mudge:Trevor_N=), [Ronald G. Dreslinski](http://dblp2.uni-trier.de/pers/hd/d/Dreslinski:Ronald_G=), [Jason Mars](http://dblp2.uni-trier.de/pers/hd/m/Mars:Jason), [Lingjia Tang](http://dblp2.uni-trier.de/pers/hd/t/Tang:Lingjia):
  DjiNN and Tonic: DNN as a service and its implications for future warehouse scale computers. 27-40

## GPUs I

- [Nandita Vijaykumar](http://dblp2.uni-trier.de/pers/hd/v/Vijaykumar:Nandita), [Gennady Pekhimenko](http://dblp2.uni-trier.de/pers/hd/p/Pekhimenko:Gennady), [Adwait Jog](http://dblp2.uni-trier.de/pers/hd/j/Jog:Adwait), [Abhishek Bhowmick](http://dblp2.uni-trier.de/pers/hd/b/Bhowmick_0002:Abhishek), [Rachata Ausavarungnirun](http://dblp2.uni-trier.de/pers/hd/a/Ausavarungnirun:Rachata), [Chita R. Das](http://dblp2.uni-trier.de/pers/hd/d/Das:Chita_R=), [Mahmut T. Kandemir](http://dblp2.uni-trier.de/pers/hd/k/Kandemir:Mahmut_T=), [Todd C. Mowry](http://dblp2.uni-trier.de/pers/hd/m/Mowry:Todd_C=), [Onur Mutlu](http://dblp2.uni-trier.de/pers/hd/m/Mutlu:Onur):
  A case for core-assisted bottleneck acceleration in GPUs: enabling flexible data compression with assist warps. 41-53

- [Indrani Paul](http://dblp2.uni-trier.de/pers/hd/p/Paul:Indrani), [Wei Huang](http://dblp2.uni-trier.de/pers/hd/h/Huang:Wei), [Manish Arora](http://dblp2.uni-trier.de/pers/hd/a/Arora:Manish), [Sudhakar Yalamanchili](http://dblp2.uni-trier.de/pers/hd/y/Yalamanchili:Sudhakar):
  Harmonia: balancing compute and memory power in high-performance GPUs. 54-65

## Virtual memory management

- [Vasileios Karakostas](http://dblp2.uni-trier.de/pers/hd/k/Karakostas:Vasileios), [Jayneel Gandhi](http://dblp2.uni-trier.de/pers/hd/g/Gandhi:Jayneel), [Furkan Ayar](http://dblp2.uni-trier.de/pers/hd/a/Ayar:Furkan), [Adrián Cristal](http://dblp2.uni-trier.de/pers/hd/c/Cristal:Adri=aacute=n), [Mark D. Hill](http://dblp2.uni-trier.de/pers/hd/h/Hill:Mark_D=), [Kathryn S. McKinley](http://dblp2.uni-trier.de/pers/hd/m/McKinley:Kathryn_S=), [Mario Nemirovsky](http://dblp2.uni-trier.de/pers/hd/n/Nemirovsky:Mario), [Michael M. Swift](http://dblp2.uni-trier.de/pers/hd/s/Swift:Michael_M=), [Osman S. Unsal](http://dblp2.uni-trier.de/pers/hd/u/Unsal:Osman_S=):
  **Redundant memory mappings for fast access to large memories**. 66-78

- [Vivek Seshadri](http://dblp2.uni-trier.de/pers/hd/s/Seshadri:Vivek), [Gennady Pekhimenko](http://dblp2.uni-trier.de/pers/hd/p/Pekhimenko:Gennady), [Olatunji Ruwase](http://dblp2.uni-trier.de/pers/hd/r/Ruwase:Olatunji), [Onur Mutlu](http://dblp2.uni-trier.de/pers/hd/m/Mutlu:Onur), [Phillip B. Gibbons](http://dblp2.uni-trier.de/pers/hd/g/Gibbons:Phillip_B=), [Michael A. Kozuch](http://dblp2.uni-trier.de/pers/hd/k/Kozuch:Michael_A=), [Todd C. Mowry](http://dblp2.uni-trier.de/pers/hd/m/Mowry:Todd_C=), [Trishul M. Chilimbi](http://dblp2.uni-trier.de/pers/hd/c/Chilimbi:Trishul_M=):
  **Page overlays: an enhanced virtual memory framework to enable fine-grained memory management**. 79-91

## Accelerators I

- [Zidong Du](http://dblp2.uni-trier.de/pers/hd/d/Du:Zidong), [Robert Fasthuber](http://dblp2.uni-trier.de/pers/hd/f/Fasthuber:Robert), [Tianshi Chen](http://dblp2.uni-trier.de/pers/hd/c/Chen:Tianshi), [Paolo Ienne](http://dblp2.uni-trier.de/pers/hd/i/Ienne:Paolo), [Ling Li](http://dblp2.uni-trier.de/pers/hd/l/Li:Ling), [Tao Luo](http://dblp2.uni-trier.de/pers/hd/l/Luo:Tao), [Xiaobing Feng](http://dblp2.uni-trier.de/pers/hd/f/Feng_0002:Xiaobing), [Yunji Chen](http://dblp2.uni-trier.de/pers/hd/c/Chen:Yunji), [Olivier Temam](http://dblp2.uni-trier.de/pers/hd/t/Temam:Olivier):
  **ShiDianNao: shifting vision processing closer to the sensor**. 92-104

- [Junwhan Ahn](http://dblp2.uni-trier.de/pers/hd/a/Ahn:Junwhan), [Sungpack Hong](http://dblp2.uni-trier.de/pers/hd/h/Hong:Sungpack), [Sungjoo Yoo](http://dblp2.uni-trier.de/pers/hd/y/Yoo:Sungjoo), [Onur Mutlu](http://dblp2.uni-trier.de/pers/hd/m/Mutlu:Onur), [Kiyoung Choi](http://dblp2.uni-trier.de/pers/hd/c/Choi:Kiyoung):
  A scalable processing-in-memory accelerator for parallel graph processing. 105-117

- [Chen-Han Ho](http://dblp2.uni-trier.de/pers/hd/h/Ho:Chen=Han), [Sung Jin Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Sung_Jin), [Karthikeyan Sankaralingam](http://dblp2.uni-trier.de/pers/hd/s/Sankaralingam:Karthikeyan):
  Efficient execution of memory access phases using dataflow specialization. 118-130

- [Berkin Akin](http://dblp2.uni-trier.de/pers/hd/a/Akin:Berkin), [Franz Franchetti](http://dblp2.uni-trier.de/pers/hd/f/Franchetti:Franz), [James C. Hoe](http://dblp2.uni-trier.de/pers/hd/h/Hoe:James_C=):
  Data reorganization in memory using 3D-stacked DRAM. 131-143

## Performance analysis and tools

- [Takuya Nakaike](http://dblp2.uni-trier.de/pers/hd/n/Nakaike:Takuya), [Rei Odaira](http://dblp2.uni-trier.de/pers/hd/o/Odaira:Rei), [Matthew Gaudet](http://dblp2.uni-trier.de/pers/hd/g/Gaudet:Matthew), [Maged M. Michael](http://dblp2.uni-trier.de/pers/hd/m/Michael:Maged_M=), [Hisanobu Tomari](http://dblp2.uni-trier.de/pers/hd/t/Tomari:Hisanobu):
  Quantitative comparison of hardware transactional memory for Blue Gene/Q, zEnterprise EC12, Intel Core, and POWER8. 144-157

- [Svilen Kanev](http://dblp2.uni-trier.de/pers/hd/k/Kanev:Svilen), [Juan Pablo Darago](http://dblp2.uni-trier.de/pers/hd/d/Darago:Juan_Pablo), [Kim M. Hazelwood](http://dblp2.uni-trier.de/pers/hd/h/Hazelwood:Kim_M=), [Parthasarathy Ranganathan](http://dblp2.uni-trier.de/pers/hd/r/Ranganathan:Parthasarathy), [Tipp Moseley](http://dblp2.uni-trier.de/pers/hd/m/Moseley:Tipp), [Gu-Yeon Wei](http://dblp2.uni-trier.de/pers/hd/w/Wei:Gu=Yeon), [David M. Brooks](http://dblp2.uni-trier.de/pers/hd/b/Brooks:David_M=):
  Profiling a warehouse-scale computer. 158-169

- [Xi Yang](http://dblp2.uni-trier.de/pers/hd/y/Yang:Xi), [Stephen M. Blackburn](http://dblp2.uni-trier.de/pers/hd/b/Blackburn:Stephen_M=), [Kathryn S. McKinley](http://dblp2.uni-trier.de/pers/hd/m/McKinley:Kathryn_S=):
  Computer performance microscopy with Shim. 170-184

- [Mark Stephenson](http://dblp2.uni-trier.de/pers/hd/s/Stephenson:Mark), [Siva Kumar Sastry Hari](http://dblp2.uni-trier.de/pers/hd/h/Hari:Siva_Kumar_Sastry), [Yunsup Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Yunsup), [Eiman Ebrahimi](http://dblp2.uni-trier.de/pers/hd/e/Ebrahimi:Eiman), [Daniel R. Johnson](http://dblp2.uni-trier.de/pers/hd/j/Johnson:Daniel_R=), [David W. Nellans](http://dblp2.uni-trier.de/pers/hd/n/Nellans:David_W=), [Mike O'Connor](http://dblp2.uni-trier.de/pers/hd/o/O=Connor:Mike), [Stephen W. Keckler](http://dblp2.uni-trier.de/pers/hd/k/Keckler:Stephen_W=):
  Flexible software profiling of GPU architectures. 185-197

## DRAM caches and architectures

- [Chia-Chen Chou](http://dblp2.uni-trier.de/pers/hd/c/Chou:Chia=Chen), [Aamer Jaleel](http://dblp2.uni-trier.de/pers/hd/j/Jaleel:Aamer), [Moinuddin K. Qureshi](http://dblp2.uni-trier.de/pers/hd/q/Qureshi:Moinuddin_K=):
  **BEAR: techniques for mitigating bandwidth bloat in gigascale DRAM caches**. 198-210

- [Yongjun Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Yongjun), [Jongwon Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Jongwon), [Hakbeom Jang](http://dblp2.uni-trier.de/pers/hd/j/Jang:Hakbeom), [Hyunggyun Yang](http://dblp2.uni-trier.de/pers/hd/y/Yang:Hyunggyun), [Jangwoo Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Jangwoo), [Jinkyu Jeong](http://dblp2.uni-trier.de/pers/hd/j/Jeong:Jinkyu), [Jae W. Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Jae_W=):
  **A fully associative, tagless DRAM cache**. 211-222

- [Jungwhan Choi](http://dblp2.uni-trier.de/pers/hd/c/Choi:Jungwhan), [Wongyu Shin](http://dblp2.uni-trier.de/pers/hd/s/Shin:Wongyu), [Jaemin Jang](http://dblp2.uni-trier.de/pers/hd/j/Jang:Jaemin), [Jinwoong Suh](http://dblp2.uni-trier.de/pers/hd/s/Suh:Jinwoong), [Yongkee Kwon](http://dblp2.uni-trier.de/pers/hd/k/Kwon:Yongkee), [Youngsuk Moon](http://dblp2.uni-trier.de/pers/hd/m/Moon:Youngsuk), [Lee-Sup Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Lee=Sup):
  **Multiple clone row DRAM: a low latency and area optimized DRAM**. 223-234

- [Ishwar Bhati](http://dblp2.uni-trier.de/pers/hd/b/Bhati:Ishwar), [Zeshan Chishti](http://dblp2.uni-trier.de/pers/hd/c/Chishti:Zeshan), [Shih-Lien Lu](http://dblp2.uni-trier.de/pers/hd/l/Lu:Shih=Lien), [Bruce Jacob](http://dblp2.uni-trier.de/pers/hd/j/Jacob:Bruce):
  Flexible auto-refresh: enabling scalable and energy-efficient DRAM refresh reductions. 235-246

## Processor architecture I

- [Arthur Perais](http://dblp2.uni-trier.de/pers/hd/p/Perais:Arthur), [André Seznec](http://dblp2.uni-trier.de/pers/hd/s/Seznec:Andr=eacute=), [Pierre Michaud](http://dblp2.uni-trier.de/pers/hd/m/Michaud:Pierre), [Andreas Sembrant](http://dblp2.uni-trier.de/pers/hd/s/Sembrant:Andreas), [Erik Hagersten](http://dblp2.uni-trier.de/pers/hd/h/Hagersten:Erik):
  Cost-effective speculative scheduling in high performance processors. 247-259

- [Görkem Asilioglu](http://dblp2.uni-trier.de/pers/hd/a/Asilioglu:G=ouml=rkem), [Zhaoxiang Jin](http://dblp2.uni-trier.de/pers/hd/j/Jin:Zhaoxiang), [Murat Köksal](http://dblp2.uni-trier.de/pers/hd/k/K=ouml=ksal:Murat), [Omkar Javeri](http://dblp2.uni-trier.de/pers/hd/j/Javeri:Omkar), [Soner Önder](http://dblp2.uni-trier.de/pers/hd/=/=Ouml=nder:Soner):
  LaZy superscalar. 260-271

- [Trevor E. Carlson](http://dblp2.uni-trier.de/pers/hd/c/Carlson:Trevor_E=), [Wim Heirman](http://dblp2.uni-trier.de/pers/hd/h/Heirman:Wim), [Osman Allam](http://dblp2.uni-trier.de/pers/hd/a/Allam:Osman), [Stefanos Kaxiras](http://dblp2.uni-trier.de/pers/hd/k/Kaxiras:Stefanos), [Lieven Eeckhout](http://dblp2.uni-trier.de/pers/hd/e/Eeckhout:Lieven):
  The load slice core microarchitecture. 272-284

- [Leeor Peled](http://dblp2.uni-trier.de/pers/hd/p/Peled:Leeor), [Shie Mannor](http://dblp2.uni-trier.de/pers/hd/m/Mannor:Shie), [Uri C. Weiser](http://dblp2.uni-trier.de/pers/hd/w/Weiser:Uri_C=), [Yoav Etsion](http://dblp2.uni-trier.de/pers/hd/e/Etsion:Yoav):
  Semantic locality and context-based prefetching using reinforcement learning. 285-297

## Processor architecture II

- [Tony Nowatzki](http://dblp2.uni-trier.de/pers/hd/n/Nowatzki:Tony), [Vinay Gangadhar](http://dblp2.uni-trier.de/pers/hd/g/Gangadhar:Vinay), [Karthikeyan Sankaralingam](http://dblp2.uni-trier.de/pers/hd/s/Sankaralingam:Karthikeyan):
  Exploring the potential of heterogeneous von neumann/dataflow execution models. 298-310

- [Bruno Cardoso Lopes](http://dblp2.uni-trier.de/pers/hd/l/Lopes:Bruno_Cardoso), [Rafael Auler](http://dblp2.uni-trier.de/pers/hd/a/Auler:Rafael), [Luiz Ramos](http://dblp2.uni-trier.de/pers/hd/r/Ramos:Luiz), [Edson Borin](http://dblp2.uni-trier.de/pers/hd/b/Borin:Edson), [Rodolfo Azevedo](http://dblp2.uni-trier.de/pers/hd/a/Azevedo:Rodolfo):
  **SHRINK: reducing the ISA complexity via instruction recycling**. 311-322

- [Daniel S. McFarlin](http://dblp2.uni-trier.de/pers/hd/m/McFarlin:Daniel_S=), [Craig B. Zilles](http://dblp2.uni-trier.de/pers/hd/z/Zilles:Craig_B=):
  Branch vanguard: decomposing branch functionality into prediction and resolution instructions. 323-335

## Memory systems I

- [Junwhan Ahn](http://dblp2.uni-trier.de/pers/hd/a/Ahn:Junwhan), [Sungjoo Yoo](http://dblp2.uni-trier.de/pers/hd/y/Yoo:Sungjoo), [Onur Mutlu](http://dblp2.uni-trier.de/pers/hd/m/Mutlu:Onur), [Kiyoung Choi](http://dblp2.uni-trier.de/pers/hd/c/Choi:Kiyoung):
  PIM-enabled instructions: a low-overhead, locality-aware processing-in-memory architecture. 336-348

- [Subhasis Das](http://dblp2.uni-trier.de/pers/hd/d/Das:Subhasis), [Tor M. Aamodt](http://dblp2.uni-trier.de/pers/hd/a/Aamodt:Tor_M=), [William J. Dally](http://dblp2.uni-trier.de/pers/hd/d/Dally:William_J=):
  SLIP: reducing wire energy in the memory hierarchy. 349-361

## Security and virtualization

- [Tianwei Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Tianwei), [Ruby B. Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Ruby_B=):
  CloudMonatt: an architecture for security health monitoring and attestation of virtual machines in cloud computing. 362-374

- [Wenhao Li](http://dblp2.uni-trier.de/pers/hd/l/Li:Wenhao), [Yubin Xia](http://dblp2.uni-trier.de/pers/hd/x/Xia:Yubin), [Haibo Chen](http://dblp2.uni-trier.de/pers/hd/c/Chen:Haibo), [Binyu Zang](http://dblp2.uni-trier.de/pers/hd/z/Zang:Binyu), [Haibing Guan](http://dblp2.uni-trier.de/pers/hd/g/Guan:Haibing):
  Reducing world switches in virtualized environment with flexible cross-world calls. 375-387

## Parallel architectures

- [Daniel Lustig](http://dblp2.uni-trier.de/pers/hd/l/Lustig:Daniel), [Caroline Trippel](http://dblp2.uni-trier.de/pers/hd/t/Trippel:Caroline), [Michael Pellauer](http://dblp2.uni-trier.de/pers/hd/p/Pellauer:Michael), [Margaret Martonosi](http://dblp2.uni-trier.de/pers/hd/m/Martonosi:Margaret):
  ArMOR: defending against memory consistency model mismatches in heterogeneous architectures. 388-400

- [Cedomir Segulja](http://dblp2.uni-trier.de/pers/hd/s/Segulja:Cedomir), [Tarek S. Abdelrahman](http://dblp2.uni-trier.de/pers/hd/a/Abdelrahman:Tarek_S=):
  Clean: a race detector with cleaner semantics. 401-413

- [Ching-Kai Liang](http://dblp2.uni-trier.de/pers/hd/l/Liang:Ching=Kai), [Milos Prvulovic](http://dblp2.uni-trier.de/pers/hd/p/Prvulovic:Milos):
  MiSAR: minimalistic synchronization accelerator with resource overflow management. 414-426

- [Alberto Ros](http://dblp2.uni-trier.de/pers/hd/r/Ros:Alberto), [Stefanos Kaxiras](http://dblp2.uni-trier.de/pers/hd/k/Kaxiras:Stefanos):
  Callback: efficient synchronization without invalidation with a directory just for spin-waiting. 427-438

## Datacenter architectures II

- [Matt Skach](http://dblp2.uni-trier.de/pers/hd/s/Skach:Matt), [Manish Arora](http://dblp2.uni-trier.de/pers/hd/a/Arora:Manish), [Chang-Hong Hsu](http://dblp2.uni-trier.de/pers/hd/h/Hsu:Chang=Hong), [Qi Li](http://dblp2.uni-trier.de/pers/hd/l/Li:Qi), [Dean M. Tullsen](http://dblp2.uni-trier.de/pers/hd/t/Tullsen:Dean_M=), [Lingjia Tang](http://dblp2.uni-trier.de/pers/hd/t/Tang:Lingjia), [Jason Mars](http://dblp2.uni-trier.de/pers/hd/m/Mars:Jason):
  **Thermal time shifting: leveraging phase change materials to reduce cooling costs in warehouse-scale computers**. 439-449

- [David Lo](http://dblp2.uni-trier.de/pers/hd/l/Lo:David), [Liqun Cheng](http://dblp2.uni-trier.de/pers/hd/c/Cheng:Liqun), [Rama Govindaraju](http://dblp2.uni-trier.de/pers/hd/g/Govindaraju:Rama), [Parthasarathy Ranganathan](http://dblp2.uni-trier.de/pers/hd/r/Ranganathan:Parthasarathy), [Christos Kozyrakis](http://dblp2.uni-trier.de/pers/hd/k/Kozyrakis:Christos):
  Heracles: improving resource efficiency at scale. 450-462

- [Longjun Liu](http://dblp2.uni-trier.de/pers/hd/l/Liu:Longjun), [Chao Li](http://dblp2.uni-trier.de/pers/hd/l/Li:Chao), [Hongbin Sun](http://dblp2.uni-trier.de/pers/hd/s/Sun:Hongbin), [Yang Hu](http://dblp2.uni-trier.de/pers/hd/h/Hu:Yang), [Juncheng Gu](http://dblp2.uni-trier.de/pers/hd/g/Gu:Juncheng), [Tao Li](http://dblp2.uni-trier.de/pers/hd/l/Li:Tao), [Jingmin Xin](http://dblp2.uni-trier.de/pers/hd/x/Xin:Jingmin), [Nanning Zheng](http://dblp2.uni-trier.de/pers/hd/z/Zheng:Nanning):
  HEB: deploying and managing hybrid energy buffers for improving datacenter efficiency and economy. 463-475

- [Sheng Li](http://dblp2.uni-trier.de/pers/hd/l/Li:Sheng), [Hyeontaek Lim](http://dblp2.uni-trier.de/pers/hd/l/Lim:Hyeontaek), [Victor W. Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Victor_W=), [Jung Ho Ahn](http://dblp2.uni-trier.de/pers/hd/a/Ahn:Jung_Ho), [Anuj Kalia](http://dblp2.uni-trier.de/pers/hd/k/Kalia:Anuj), [Michael Kaminsky](http://dblp2.uni-trier.de/pers/hd/k/Kaminsky:Michael), [David G. Andersen](http://dblp2.uni-trier.de/pers/hd/a/Andersen:David_G=), [Seongil O](http://dblp2.uni-trier.de/pers/hd/o/O:Seongil), [Sukhan Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Sukhan), [Pradeep Dubey](http://dblp2.uni-trier.de/pers/hd/d/Dubey:Pradeep):
  **Architecting to achieve a billion requests per second throughput on a single key-value store server platform**. 476-488

## GPUs II

- [Timothy G. Rogers](http://dblp2.uni-trier.de/pers/hd/r/Rogers:Timothy_G=), [Daniel R. Johnson](http://dblp2.uni-trier.de/pers/hd/j/Johnson:Daniel_R=), [Mike O'Connor](http://dblp2.uni-trier.de/pers/hd/o/O=Connor:Mike), [Stephen W. Keckler](http://dblp2.uni-trier.de/pers/hd/k/Keckler:Stephen_W=):
  A variable warp size architecture. 489-501

- [Sangpil Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Sangpil), [Keunsoo Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Keunsoo), [Gunjae Koo](http://dblp2.uni-trier.de/pers/hd/k/Koo:Gunjae), [Hyeran Jeon](http://dblp2.uni-trier.de/pers/hd/j/Jeon:Hyeran), [Won Woo Ro](http://dblp2.uni-trier.de/pers/hd/r/Ro:Won_Woo), [Murali Annavaram](http://dblp2.uni-trier.de/pers/hd/a/Annavaram:Murali):
  Warped-compression: enabling power efficient GPUs through register compression. 502-514

- [Shin-Ying Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Shin=Ying), [Akhil Arunkumar](http://dblp2.uni-trier.de/pers/hd/a/Arunkumar:Akhil), [Carole-Jean Wu](http://dblp2.uni-trier.de/pers/hd/w/Wu:Carole=Jean):
  CAWA: coordinated warp scheduling and cache prioritization for critical warp acceleration of GPGPU workloads. 515-527

- [Jin Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Jin), [Norm Rubin](http://dblp2.uni-trier.de/pers/hd/r/Rubin:Norm), [Albert Sidelnik](http://dblp2.uni-trier.de/pers/hd/s/Sidelnik:Albert), [Sudhakar Yalamanchili](http://dblp2.uni-trier.de/pers/hd/y/Yalamanchili:Sudhakar):
  Dynamic thread block launch: a lightweight execution mechanism to support irregular applications on GPUs. 528-540

## Accelerators II

- [Feng Liu](http://dblp2.uni-trier.de/pers/hd/l/Liu:Feng), [Heejin Ahn](http://dblp2.uni-trier.de/pers/hd/a/Ahn:Heejin), [Stephen R. Beard](http://dblp2.uni-trier.de/pers/hd/b/Beard:Stephen_R=), [Taewook Oh](http://dblp2.uni-trier.de/pers/hd/o/Oh:Taewook), [David I. August](http://dblp2.uni-trier.de/pers/hd/a/August:David_I=):
  DynaSpAM: dynamic spatial architecture mapping using out of order instruction schedules. 541-553

- [Daya Shanker Khudia](http://dblp2.uni-trier.de/pers/hd/k/Khudia:Daya_Shanker), [Babak Zamirai](http://dblp2.uni-trier.de/pers/hd/z/Zamirai:Babak), [Mehrzad Samadi](http://dblp2.uni-trier.de/pers/hd/s/Samadi:Mehrzad), [Scott A. Mahlke](http://dblp2.uni-trier.de/pers/hd/m/Mahlke:Scott_A=):
  Rumba: an online quality management system for approximate computing. 554-566

## Networks and storage

- [Alexandros Daglis](http://dblp2.uni-trier.de/pers/hd/d/Daglis:Alexandros), [Stanko Novakovic](http://dblp2.uni-trier.de/pers/hd/n/Novakovic:Stanko), [Edouard Bugnion](http://dblp2.uni-trier.de/pers/hd/b/Bugnion:Edouard), [Babak Falsafi](http://dblp2.uni-trier.de/pers/hd/f/Falsafi:Babak), [Boris Grot](http://dblp2.uni-trier.de/pers/hd/g/Grot:Boris):
  Manycore network interfaces for in-memory rack-scale computing. 567-579

- [Jian Huang](http://dblp2.uni-trier.de/pers/hd/h/Huang:Jian), [Anirudh Badam](http://dblp2.uni-trier.de/pers/hd/b/Badam:Anirudh), [Moinuddin K. Qureshi](http://dblp2.uni-trier.de/pers/hd/q/Qureshi:Moinuddin_K=), [Karsten Schwan](http://dblp2.uni-trier.de/pers/hd/s/Schwan:Karsten):
  **Unified address translation for memory-mapped SSDs with FlashMap**. 580-591

## Security

- [Robert Callan](http://dblp2.uni-trier.de/pers/hd/c/Callan:Robert), [Alenka G. Zajic](http://dblp2.uni-trier.de/pers/hd/z/Zajic:Alenka_G=), [Milos Prvulovic](http://dblp2.uni-trier.de/pers/hd/p/Prvulovic:Milos):
  FASE: finding amplitude-modulated side-channel emanations. 592-603

- [Amir Rahmati](http://dblp2.uni-trier.de/pers/hd/r/Rahmati:Amir), [Matthew Hicks](http://dblp2.uni-trier.de/pers/hd/h/Hicks:Matthew), [Daniel E. Holcomb](http://dblp2.uni-trier.de/pers/hd/h/Holcomb:Daniel_E=), [Kevin Fu](http://dblp2.uni-trier.de/pers/hd/f/Fu:Kevin):
  Probable cause: the deanonymizing effects of approximate DRAM. 604-615

- [Xiangyao Yu](http://dblp2.uni-trier.de/pers/hd/y/Yu:Xiangyao), [Syed Kamran Haider](http://dblp2.uni-trier.de/pers/hd/h/Haider:Syed_Kamran), [Ling Ren](http://dblp2.uni-trier.de/pers/hd/r/Ren:Ling), [Christopher W. Fletcher](http://dblp2.uni-trier.de/pers/hd/f/Fletcher:Christopher_W=), [Albert Kwon](http://dblp2.uni-trier.de/pers/hd/k/Kwon:Albert), [Marten van Dijk](http://dblp2.uni-trier.de/pers/hd/d/Dijk:Marten_van), [Srinivas Devadas](http://dblp2.uni-trier.de/pers/hd/d/Devadas:Srinivas):
  PrORAM: dynamic prefetcher for oblivious RAM. 616-628

## Mobile and embedded systems

- [Pat Pannuto](http://dblp2.uni-trier.de/pers/hd/p/Pannuto:Pat), [Yoonmyung Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Yoonmyung), [Ye-Sheng Kuo](http://dblp2.uni-trier.de/pers/hd/k/Kuo:Ye=Sheng), [Zhiyoong Foo](http://dblp2.uni-trier.de/pers/hd/f/Foo:Zhiyoong), [Benjamin P. Kempke](http://dblp2.uni-trier.de/pers/hd/k/Kempke:Benjamin_P=), [Gyouho Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Gyouho), [Ronald G. Dreslinski](http://dblp2.uni-trier.de/pers/hd/d/Dreslinski:Ronald_G=), [David Blaauw](http://dblp2.uni-trier.de/pers/hd/b/Blaauw:David), [Prabal Dutta](http://dblp2.uni-trier.de/pers/hd/d/Dutta:Prabal):
  MBus: an ultra-low power interconnect bus for next generation nanopower systems. 629-641

- [Gaurav Chadha](http://dblp2.uni-trier.de/pers/hd/c/Chadha:Gaurav), [Scott A. Mahlke](http://dblp2.uni-trier.de/pers/hd/m/Mahlke:Scott_A=), [Satish Narayanasamy](http://dblp2.uni-trier.de/pers/hd/n/Narayanasamy:Satish):
  Accelerating asynchronous programs through event sneak peek. 642-654

- [Nachiappan Chidambaram Nachiappan](http://dblp2.uni-trier.de/pers/hd/n/Nachiappan:Nachiappan_Chidambaram), [Haibo Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Haibo), [Jihyun Ryoo](http://dblp2.uni-trier.de/pers/hd/r/Ryoo:Jihyun), [Niranjan Soundararajan](http://dblp2.uni-trier.de/pers/hd/s/Soundararajan:Niranjan), [Anand Sivasubramaniam](http://dblp2.uni-trier.de/pers/hd/s/Sivasubramaniam:Anand), [Mahmut T. Kandemir](http://dblp2.uni-trier.de/pers/hd/k/Kandemir:Mahmut_T=), [Ravishankar Iyer](http://dblp2.uni-trier.de/pers/hd/i/Iyer:Ravishankar), [Chita R. Das](http://dblp2.uni-trier.de/pers/hd/d/Das:Chita_R=):
  VIP: virtualizing IP chains on handheld platforms. 655-667

## Dependable architectures

- [Nitin](http://dblp2.uni-trier.de/pers/hd/n/Nitin_0002:), [Irith Pomeranz](http://dblp2.uni-trier.de/pers/hd/p/Pomeranz:Irith), [T. N. Vijaykumar](http://dblp2.uni-trier.de/pers/hd/v/Vijaykumar:T=_N=):
  FaultHound: value-locality-based soft-fault tolerance. 668-681

- [David J. Palframan](http://dblp2.uni-trier.de/pers/hd/p/Palframan:David_J=), [Nam Sung Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Nam_Sung), [Mikko H. Lipasti](http://dblp2.uni-trier.de/pers/hd/l/Lipasti:Mikko_H=):
  **COP: to compress and protect main memory**. 682-693

- [Chao Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Chao), [Guangyu Sun](http://dblp2.uni-trier.de/pers/hd/s/Sun:Guangyu), [Xian Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Xian), [Weiqi Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Weiqi), [Weisheng Zhao](http://dblp2.uni-trier.de/pers/hd/z/Zhao:Weisheng), [Tao Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Tao), [Yun Liang](http://dblp2.uni-trier.de/pers/hd/l/Liang:Yun), [Yongpan Liu](http://dblp2.uni-trier.de/pers/hd/l/Liu:Yongpan), [Yu Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Yu), [Jiwu Shu](http://dblp2.uni-trier.de/pers/hd/s/Shu:Jiwu):
  Hi-fi playback: tolerating position errors in shift operations of racetrack memory. 694-706

## Memory systems II

- [Rakesh Komuravelli](http://dblp2.uni-trier.de/pers/hd/k/Komuravelli:Rakesh), [Matthew D. Sinclair](http://dblp2.uni-trier.de/pers/hd/s/Sinclair:Matthew_D=), [Johnathan Alsop](http://dblp2.uni-trier.de/pers/hd/a/Alsop:Johnathan), [Muhammad Huzaifa](http://dblp2.uni-trier.de/pers/hd/h/Huzaifa:Muhammad), [Maria Kotsifakou](http://dblp2.uni-trier.de/pers/hd/k/Kotsifakou:Maria), [Prakalp Srivastava](http://dblp2.uni-trier.de/pers/hd/s/Srivastava:Prakalp), [Sarita V. Adve](http://dblp2.uni-trier.de/pers/hd/a/Adve:Sarita_V=), [Vikram S. Adve](http://dblp2.uni-trier.de/pers/hd/a/Adve:Vikram_S=):
  **Stash: have your scratchpad and cache it too**. 707-719

- [Lluc Alvarez](http://dblp2.uni-trier.de/pers/hd/a/Alvarez:Lluc), [Lluís Vilanova](http://dblp2.uni-trier.de/pers/hd/v/Vilanova:Llu=iacute=s), [Miquel Moretó](http://dblp2.uni-trier.de/pers/hd/m/Moret=oacute=:Miquel), [Marc Casas](http://dblp2.uni-trier.de/pers/hd/c/Casas:Marc), [Marc González](http://dblp2.uni-trier.de/pers/hd/g/Gonz=aacute=lez:Marc), [Xavier Martorell](http://dblp2.uni-trier.de/pers/hd/m/Martorell:Xavier), [Nacho Navarro](http://dblp2.uni-trier.de/pers/hd/n/Navarro:Nacho), [Eduard Ayguadé](http://dblp2.uni-trier.de/pers/hd/a/Ayguad=eacute=:Eduard), [Mateo Valero](http://dblp2.uni-trier.de/pers/hd/v/Valero:Mateo):
  Coherence protocol for transparent management of scratchpad memories in shared memory manycore architectures. 720-732

- [Snehasish Kumar](http://dblp2.uni-trier.de/pers/hd/k/Kumar:Snehasish), [Arrvindh Shriraman](http://dblp2.uni-trier.de/pers/hd/s/Shriraman:Arrvindh), [Naveen Vedula](http://dblp2.uni-trier.de/pers/hd/v/Vedula:Naveen):
  **Fusion: design tradeoffs in coherent cache hierarchies for accelerators**. 733-745