{"patent_id": "10-2023-0126485", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0003262", "출원번호": "10-2023-0126485", "발명의 명칭": "전자 장치", "출원인": "삼성전자주식회사", "발명자": "박창병"}}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치(600, 800)에 있어서,폴더블 하우징;상기 폴더블 하우징에 수용되는 플렉서블 디스플레이(610); 및상기 플렉서블 디스플레이(610)의 아래에 배치되는 디지타이저(660, 860);를 포함하고,상기 디지타이저(660, 860)는,연성회로기판층(661, 861),상기 연성회로기판층(661, 861)의 아래에 배치된 제1 도전층(663, 863), 및상기 연성회로기판층(661, 861)의 아래에 배치되는 자성층(662, 664, 862, 864)을 포함하고,상기 자성층(662, 664, 862, 864)의 일부가 상기 연성회로기판층(661, 861)과 상기 제1 도전층(663) 사이에 배치되고,상기 자성층(662, 664, 862, 864)은 제1 자성 특성을 가지는 제1 자성층(662, 862) 및 상기 제1 자성 특성과다른 제2 자성 특성을 가지는 제2 자성층(664, 864)을 포함하고,상기 전자 장치(600, 800)가 펼쳐진 경우에 상기 플렉서블 디스플레이(610)에 수직한 방향으로 바라볼 때, 상기제1 자성층(662, 862)과 상기 제1 도전층(663, 863)은 실질적으로(substantially) 중첩되도록 배치되고, 및 상기 제2 자성층(664, 964)과 상기 제1 도전층(663, 863)은 중첩되지 않도록 배치되는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서,상기 제1 자성층(662, 862)과 상기 제2 자성층(664, 864)은 상기 수직한 방향으로 중첩되지 않도록 배치되는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1 항 또는 제2 항에 있어서,상기 제1 자성층(662)은 상기 플렉서블 디스플레이(610)의 폴딩 축을 따라 서로 이격되는 제1 자성 부분(6621)및 제2 자성 부분(6622)을 포함하고,상기 제1 자성층(662)에 평행한 방향으로 바라볼 때, 상기 제2 자성층(664)은 상기 제1 자성 부분(6621)과 상기제2 자성 부분(6622) 사이에 배치되는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1 항 또는 제2 항에 있어서,상기 제1 자성층(862)은 상기 플렉서블 디스플레이(610)의 폴딩 축을 따라 서로 이격되는 제1 자성 부분(8621)및 제2 자성 부분(8622)을 포함하고,상기 제1 자성층(862)에 평행한 방향에서 바라볼 때, 상기 제2 자성층(64)은 상기 제1 자성층(862)보다 아래에위치하는,공개특허 10-2025-0003262-3-전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1 항 내지 제4 항 중 어느 한 항에 있어서,상기 연성회로기판층(661, 861)은, 상기 플렉서블 디스플레이(610)의 폴딩 축을 따라 서로 이격된 제1 연성회로기판 부분(6611, 8611)과 제2 연성회로기판 부분(6612, 8612)을 포함하는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1 항 내지 제5 항 중 어느 한 항에 있어서,상기 제1 도전층(663, 863)은, 상기 플렉서블 디스플레이(610)의 폴딩 축을 따라 서로 이격된 제1 도전층 부분(6631, 8631) 및 제2 도전층 부분(6632, 8632)을 포함하는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6 항에 있어서,상기 제1 연성회로기판 부분(6611, 8611)의 아래에 상기 제1 도전층 부분(6631, 8631)이 중첩되도록 배치되고,상기 제2 연성회로기판 부분(6612, 8612)의 아래에 상기 제2 도전층 부분(6632, 8632)이 중첩되도록 배치되는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1 항 내지 제7 항 중 어느 한 항에 있어서,상기 플렉서블 디스플레이(610)에 수직한 방향으로 바라볼 때,상기 제1 자성층(662, 862)의 제1 자성 부분(6621, 8621)은 상기 제1 연성회로기판 부분(6611, 8611)과 상기제1 도전층 부분(6631, 8631) 사이에 배치되고,상기 제1 자성층(662, 862)의 제2 자성 부분(6622, 8622)은 제2 연성회로기판 부분(6612)과 제2 도전층 부분(6632, 8632) 사이에 배치되는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1 항 내지 제8 항 중 어느 한 항에 있어서,상기 제2 자성층(664, 864)은 상기 플렉서블 디스플레이(610)의 폴딩 축을 따라 서로 이격되는 제3 자성 부분(6641, 8641), 및 제4 자성 부분(6642, 8642)을 포함하는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1 항 내지 제9 항 중 어느 한 항에 있어서,상기 플렉서블 디스플레이(610)에 수직한 방향으로 바라볼 때,상기 제2 자성층(864)의 제3 자성 부분(8641)은 상기 제1 자성층(862)의 제1 자성 부분(8621)과 이격되고 상기제1 도전층(863)의 제1 도전층 부분(8631)보다 아래에 위치하고,상기 제2 자성층(864)의 제4 자성 부분(8642)은 상기 제1 자성층(862)의 제2 자성 부분(8622)과 이격되고 상기제1 도전층(863)의 제2 도전층 부분(8632)보다 아래에 위치하는,공개특허 10-2025-0003262-4-전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1 항 내지 제10 항 중 어느 한 항에 있어서,상기 전자 장치(600, 800)가 펼쳐진 경우,상기 제1 연성회로기판 부분(6611)과 상기 제2 연성회로기판 부분(6612)은 제1 간격(w1)을 두고 이격되고,상기 제1 도전층 부분(6631)과 상기 제2 도전층 부분(6632)은 상기 제1 간격(w1)과 동일하거나 또는 먼 제2 간격(w2)를 두고 이격되고,상기 제3 자성 부분(6641)과 상기 제4 자성 부분(6642)은 상기 제1 간격(w1)과 동일하거나 또는 먼 제3 간격(w3)을 두고 이격되는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11 항에 있어서,상기 폴더블 하우징은 힌지 하우징, 상기 힌지 하우징의 제1 측에 위치된 제1 하우징 부분(310), 및 상기 힌지하우징의 제2 측에 위치된 제2 하우징 부분(310)을 포함하고,상기 전자 장치(600, 800)는 상기 힌지 하우징에 적어도 일부 안착되고 상기 디지타이저(660, 860)의 아래에 배치된 힌지 구조(690)를 더 포함하고,상기 힌지 구조(690)는 힌지 플레이트(680, 880)을 포함하고,상기 힌지 플레이트(680, 880)는, 상기 제1 하우징 부분(310)에 인접하도록 위치된 제1 힌지 플레이트(6801,8801), 및 상기 제2 하우징 부분(310)에 인접하도록 위치된 제2 힌지 플레이트(6802, 8802)를 포함하고,상기 전자 장치(600)가 펼쳐진 경우, 상기 제1 간격(w1)은 상기 제1 힌지 플레이트(6801)의 제1 폭과 상기 제2 힌지 플레이트의 제2 폭의 합보다 작은,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제11 항에 있어서,상기 전자 장치(800)가 펼쳐진 경우,상기 제1 자성 부분(8621)은 상기 제1 도전층 부분(8631)보다 상기 폴딩 축과 더 인접하도록 배치되고,상기 제2 자성 부분(8622)은 상기 제2 도전층 부분(8632)보다 상기 폴딩 축과 더 인접하도록 배치되는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제11 항에 있어서,상기 폴더블 하우징은 힌지 하우징, 상기 힌지 하우징의 제1 측에 위치된 제1 하우징 부분(310), 및 상기 힌지하우징의 제2 측에 위치된 제2 하우징 부분(320)을 포함하고,상기 전자 장치(600, 800)는 상기 힌지 하우징에 적어도 일부 안착되고 상기 디지타이저(660, 860)의 아래에 배치된 힌지 구조(690)를 더 포함하고,상기 힌지 구조(690)는 상기 제1 하우징 부분(310)에 인접하도록 위치된 제1 힌지 플레이트(6801, 8801), 및 상기 제2 하우징 부분에 인접하도록 위치된 제2 힌지 플레이트(6802, 8802)를 포함하고,공개특허 10-2025-0003262-5-상기 전자 장치(600, 800)가 펼쳐진 경우,상기 제1 도전층 부분(6631)과 상기 제2 도전층 부분(6632) 사이의 상기 제2 간격(w2)은, 상기 제1 힌지 플레이트(6801)의 제1 폭과 상기 제2 힌지 플레이트의 제2 폭의 합보다 큰,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제1 항 내지 제14 항 중 어느 한 항에 있어서,상기 제1 자성층(662, 862)은 제1 투자율의 제1 자성 특성을 갖고,상기 제2 자성층(664, 864)은 상기 제1 투자율보다 낮은 제2 투자율의 제2 자성 특성을 갖는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제1 항 내지 제15 항 중 어느 한 항에 있어서,상기 제1 자성층(662, 862)은 상기 수직한 방향으로 제1 두께를 갖고,상기 제2 자성층(662, 862)은 상기 수직한 방향으로 상기 제1 두께보다 얇은 제2 두께를 갖는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제1 항 내지 제16 항 중 어느 한 항에 있어서,상기 제1 자성층(662, 862)의 상기 제1 투자율 및 상기 제1 두께에 기초하여, 상기 제1 자성층(662, 862)의 제1성능 계수가 결정되고,상기 제2 자성층(662, 862)의 상기 제2 투자율 및 상기 제2 두께에 기초하여, 상기 제2 자성층(662, 862)의 제2성능 계수가 결정되고,상기 제1 성능 계수보다 상기 제2 성능 계수가 낮은,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제3 항에 있어서,상기 제2 자성층(664, 864)의 상면(upper surface)은 상기 제1 자성층(662, 862)의 상면과 실질적으로 평평하게(substantially planer) 배치된,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제18 항에 있어서,상기 제1 자성층(662, 862)은 상기 수직한 방향으로 제1 두께(height)를 갖고, 상기 제2 자성층(664, 864)은 상기 수직한 방향으로 상기 제1 두께보다 얇은 제2 두께를 갖는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제12 항에 있어서,상기 제2 자성층(864)의 적어도 일부는 상기 힌지 플레이트(880)에 접착되는,전자 장치.공개특허 10-2025-0003262-6-청구항 21 제20 항에 있어서,상기 제2 자성층(864)의 상기 제3 자성 부분(8641)은 상기 힌지 플레이트(880)의 상기 제1 힌지 플레이트(8801)에 접착되고,상기 제2 자성층(864)의 상기 제4 자성 부분(8642)은 상기 힌지 플레이트(880)의 상기 제2 힌지 플레이트(8802)에 접착되는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제20 항에 있어서,상기 힌지 구조(690) 사이에 배치되는 지지 부재(810)를 더 포함하는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제21 항에 있어서,상기 제1 힌지 플레이트(8801)와 상기 제2 힌지 플레이트(8802) 사이에 배치되는 지지 부재(810)를 더포함하는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제 22항에 있어서,전자 장치(800)가 펼쳐진 상태에서 상기 플렉서블 디스플레이(610)에 수직인 방향으로 볼 때, 상기 지지 부재(810)와 중첩되도록 배치되는 제3 자성층(865)을 더 포함하는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제 24항에 있어서,상기 제3 자성층(865)은 상기 지지 부재(1010)에 접착되는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "제1 항 내지 제5 항 중 어느 한 항에 있어서,상기 제1 도전층(1763)은 상기 플렉서블 디스플레이(610)의 폴딩 축을 따라 서로 이격된 제1 도전층 부분(17631) 및 제2 도전층 부분(17632)을 포함하고,상기 제1 도전층 부분(17631)과 상기 제2 도전층 부분(17632) 사이에 배치되는 제2 도전층(1765)을 더포함하는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "제12 항에 있어서,상기 제1 도전층(1763)은 상기 플렉서블 디스플레이(610)의 폴딩 축을 따라 서로 이격된 제1 도전층 부분(17631) 및 제2 도전층 부분(17632)을 포함하고,공개특허 10-2025-0003262-7-상기 힌지 플레이트(880)에 접착되어 배치되는 제2 도전층(1865)을 더 포함하는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_28", "content": "제26 항 또는 제27 항에 있어서,상기 제1 도전층(1863)은 제1 도전성을 가지는 제1 물질을 포함하고,상기 제2 도전층(1765, 1865)은 상기 제1 도전성 보다 낮은 제2 도전성을 가지는 제2 물질을 포함하는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_29", "content": "제26 항 또는 제27 항에 있어서,상기 제1 도전층(1863)은 상기 플렉서블 디스플레이(610)에 수직한 방향으로 제1 두께를 가지며,상기 제2 도전층(1765, 1865)은 상기 플렉서블 디스플레이(610)에 수직한 방향으로 상기 제1 두께보다 얇은 제2두께를 가지는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_30", "content": "제26항 또는 제27 항에 있어서,상기 제2 도전층(1765, 1865)은 도전성 물질로 형성된 도전 패턴(1765a)과 빈 공간인 스페이스(1765b)를 포함하는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_31", "content": "제12 항에 있어서,상기 힌지 구조(690)는 자성을 갖는 스테인리스 스틸을 포함하는, 전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_32", "content": "제12 항에 있어서,상기 플렉서블 디스플레이(610)의 아래에 배치되어 상기 플렉서블 디스플레이(610)를 지지하는 플렉서블 플레이트(620)를 더 포함하고,상기 플렉서블 플레이트(620)는 상기 플렉서블 디스플레이(610)의 폴딩 축과 대응하는 부분에 배치되는 레티스부분(622)을 포함하는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_33", "content": "제32 항에 있어서,상기 전자 장치(600, 800)가 펼쳐진 경우, 상기 플렉서블 디스플레이(610)에 수직한 방향으로 바라볼 때, 상기제2 자성층(664, 864)의 적어도 일부는 상기 레티스 부분(622)과 중첩되는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_34", "content": "제31 항에 있어서,공개특허 10-2025-0003262-8-상기 전자 장치(600, 800)가 펼쳐진 경우, 상기 플렉서블 디스플레이(610)에 수직한 방향으로 바라볼 때, 상기제1 자성층(662, 862)은 상기 레티스 부분(622)과 중첩되지 않는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_35", "content": "제12 항에 있어서,상기 전자 장치(600, 800)가 펼쳐진 상태에서 상기 플렉서블 디스플레이(610)에 수직인 방향으로 바라볼 때, 상기 제2 자성층(664, 864)은 상기 힌지 플레이트(680, 880)와 중첩되도록 배치되는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_36", "content": "제1 항에 있어서,상기 제1 자성층(662, 862)은 제1 마그네틱 메탈 파우더 층(first magnetic metal powder layer)을 포함하고,상기 제1 도전층(663, 863)은 상기 제1 마그네틱 메탈 파우더 층과 접촉하는 구리 합금 층을 포함하고,상기 연성회로기판층(661)은 스타일러스 펜(500)을 감지하기 위한 복수의 전도성 라인을 포함하는,전자 장치."}
{"patent_id": "10-2023-0126485", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시의 일 실시 예에 따른 전자 장치는, 폴더블 하우징, 상기 폴더블 하우징에 수용되는 플렉서블 디스플레이, 및 상기 플렉서블 디스플레이의 아래에 배치되는 디지타이저를 포함할 수 있다. 상기 디지타이저는, 연성회로기판층, 상기 연성회로기판층의 아래에 배치된 제1 도전층, 및 상기 연성회로기판층의 아래에 배치되는 (뒷면에 계속)"}
{"patent_id": "10-2023-0126485", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시(disclosure)의 실시 예들은 디지타이저를 포함하는 전자 장치 및 이의 동작 방법에 관한 것이다."}
{"patent_id": "10-2023-0126485", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자 장치는 얇은 두께, 경량화, 소형화 및 다기능화를 추구하고 있으며, 이를 위해 전자 장치에는 디스플레이 및 다양한 부품들이 배치되고 있다. 디스플레이 기술이 발전하면서, 디스플레이(또는 플렉서블 디스플레이)를 포함하는 전자 장치에 대한 연구 및 개발이 활발히 진행되고 있다. 전자 장치에 디스플레이(또는 플렉서블 디스 플레이)가 포함될 수 있고, 전자 펜(예: 스타일러스 펜(stylus pen))의 아날로그 좌표(예: 위치)를 디지털 데이 터로 변환하기 위해서 디지타이저(digitizer)가 적용될 수 있다. 위에서 기재된 내용들은 본 개시의 실시 예들의 이해를 돕기 위한 배경 정보로서만 제공된다. 위의 내용 중 어 느 것이 본 개시와 관련하여 선행 기술로 적용될 수 있는지 여부에 대한 결정이 내려지지 않았으며, 어떠한 주 장도 이루어지지 않았다. 전자 장치의 밴딩(예: 펼침 및 접힘) 특성을 향상시키기 위해서 디지타이저의 도전층의 일부를 제거할 수 있다. 디지타이저의 도전층의 일부를 제거하면, 밴딩 영역에서 전자 펜의 특성이 떨어질 수 있다. 전자 펜(예: 스타 일러스 펜)을 기울였을 때 밴딩 영역에서 특성 변화가 커질 수 있다. 본 개시의 다양한 실시 예들은, 분리형 디지타이저의 분절부(예: 밴딩 영역)에서 디지타이저의 전자 펜 감지 성 능을 향상시킬 수 있는 전자 장치를 제공할 수 있다. 본 개시의 다양한 실시 예들은, 분리형 디지타이저의 분절부(예: 밴딩 영역)와 대응하는 부분의 자성층의 두께 를 줄이고, 도전층을 배치하여, 밴딩 영역에서의 특성 저하를 방지(또는 보상)할 수 있는 전자 장치를 제공할 수 있다. 본 개시의 다양한 실시 예들은, 분리형 디지타이저의 분절부(예: 밴딩 영역)와 대응하는 부분의 자성층의 두께 를 줄여, 폴딩/언폴딩 성능을 향상시킬 수 있는 전자 장치를 제공할 수 있다. 본 문서에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 본 개시의 사상 및"}
{"patent_id": "10-2023-0126485", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다. 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 문서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있다. 본 개시의 일 실시 예에 따른 전자 장치는, 폴더블 하우징, 상기 폴더블 하우징에 수용되는 플렉서블 디스플레 이, 및 상기 플렉서블 디스플레이의 아래에 배치되는 디지타이저를 포함할 수 있다. 상기 디지타이저는, 연성회 로기판층, 상기 연성회로기판층의 아래에 배치된 제1 도전층, 및 상기 연성회로기판층의 아래에 배치되는 자성 층을 포함할 수 있다. 상기 자성층의 일부가 상기 연성회로기판층과 상기 제1 도전층 사이에 배치될 수 있다. 상기 자성층은 제1 자성 특성을 가지는 제1 자성층 및 상기 제1 자성 특성과 다른 제2 자성 특성을 가지는 제2 자성층을 포함할 수 있다. 상기 전자 장치가 펼쳐진 경우에 상기 플렉서블 디스플레이에 수직한 방향으로 바라 볼 때, 상기 제1 자성층과 상기 제1 도전층은 실질적으로(substantially) 중첩되도록 배치될 수 있다. 상기 전 자 장치가 펼쳐진 경우에 상기 플렉서블 디스플레이에 수직한 방향으로 바라볼 때, 상기 제2 자성층과 상기 제1 도전층은 중첩되지 않도록 배치될 수 있다. 본 개시의 일 실시 예에 따른 전자 장치는 디지타이저의 도전층(예: 도전성 플레이트)의 일부가 제거된 부분과 중첩되도록 배치된 제2 자성층(MMP2)을 포함할 수 있다. 전자 장치의 밴딩 영역과 대응하는 부분에 제2 자성층 (MMP2)을 배치하여 도전층(예: 도전성 플레이트)의 제거로 인한 밴딩 영역에서의 특성 저하를 방지(또는 보상) 할 수 있다. 본 개시의 일 실시 예에 따른 전자 장치는 밴딩 영역에서 전자 펜의 감지 성능 및 필압 성능을 향상시킬 수 있 다. 본 개시의 일 실시 예에 따른 전자 장치는 힌지 부품의 자화가 디지타이저에 영향을 주는 것을 방지(감소)할 수 있다. 본 개시의 일 실시 예에 따른 전자 장치는 폴딩 영역에서 자성층(MMP)의 두께를 줄여, 폴딩/언폴딩 성능을 향상 시킬 수 있다. 본 개시의 일 실시 예에 따른 전자 장치는 분리형 디지타이저의 분절부(예: 밴딩 영역)에서 디지타이저의 전자 펜 감지 성능을 향상시킬 수 있다. 본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2023-0126485", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "첨부된 도면을 참조한 다음의 설명은 청구범위 및 그 균등물에 의해 정의된 바와 같은 개시 내용의 다양한 실시 예의 포괄적인 이해를 돕기 위해 제공된다. 여기에는 이해를 돕기 위한 다양한 특정 세부 사항이 포함되어 있지"}
{"patent_id": "10-2023-0126485", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "만 이는 단지 예시적인 것으로 간주되어야 한다. 따라서, 본 기술분야의 통상의 지식을 가진 자는 본 개시 내용 의 범위 및 사상을 벗어나지 않고 본 명세서에 기재된 다양한 실시 예의 다양한 변경 및 수정이 이루어질 수 있 음을 인식할 것이다. 또한, 명료함과 간결함을 위해 잘 알려진 기능 및 구성에 대한 설명은 생략할 수 있다. 하기 설명 및 청구범위에 사용된 용어 및 단어들은 문헌상의 의미에 한정되지 않으며, 본 문서의 명확하고 일관 된 이해를 가능하게 하기 위해 출원인이 사용한 것에 불과하다. 따라서, 본 문서의 다양한 실시 예에 대한 다음설명은 첨부된 청구범위 및 그 균등물에 의해 정의된 바와 같은 본 문서를 제한하기 위한 것이 아니라 단지 예 시의 목적으로 제공된다는 것이 당업자에게 명백해야 한다. 단수 형태는 문맥이 명백하게 달리 지시하지 않는 한 복수 지시 대상을 포함하는 것으로 이해되어야 한다. 따라 서, 예를 들어 \"구성요소 표면\"에 대한 언급은 그러한 표면 중 하나 이상에 대한 언급을 포함할 수 있다. 도 1은 다양한 실시 예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네트워크 환경에서 전자 장치는 제 1 네트워크(예: 근거리 무선 통신 네트워 크)를 통하여 전자 장치와 통신하거나, 또는 제 2 네트워크(예: 원거리 무선 통신 네트워크)를 통하 여 전자 장치 또는 서버와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치는 서버를 통 하여 전자 장치와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈, 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스 , 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈 , 가입자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(10 1)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가 될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안테 나 모듈)은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세 서는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리에 저장할 수 있다. 일 실시 예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또 는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로 세서를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능 에 특화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르 면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다 른 구성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일 실시 예에 따르면, 보 조 프로세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi- supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않 는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있 다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피커 와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인 터페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈은 하나 이 상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모 듈은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터 리는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통 신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워 크) 또는 제 2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수 의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입 자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크 또는 제 2 네트워크와 같 은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시 예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운 링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시 예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈은 복수의 안테 나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크 또는 제 2 네트워크와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통 신 모듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시 예에 따르면, 방사체 이외에 다 른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시 예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시 예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배 치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있 는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일 실시 예에 따르면, 명령 또는 데이터는 제 2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치에서 실행되는 동작들 의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또 는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청 할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있 다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로 서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시 예에 있어서, 외부 의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시 예에 따르면, 외부의 전자 장치 또는 서버는 제 2 네트워 크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 본 문서에 개시된 일 실시 예에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않 는다. 본 개시의 일 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정일 실시 예들로 한정 하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템 에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제1\", \"제2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위 해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없 이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으 로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 개시의 일 실시 예에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다. 본 개시의 일 실시 예는 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어 (예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것 을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형 태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전 자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경 우와 임시적으로 저장되는 경우를 구분하지 않는다. 일 실시 예에 따르면, 본 문서에 개시된 일 실시 예에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스 마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 일 실시 예에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 일 실시 예에 따르 면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구 성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로 그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구 성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 일 실시 예에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이 상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다. 일 실시 예에 따르면, 디스플레이 모듈은, 접히거나 펼쳐질 수 있도록 구성된 플렉서블(flexible) 디스플 레이를 포함할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈은, 슬라이딩(예: x축 방향으로 슬라이딩, y축 방향으로 슬라이딩) 가능하게 배치되어 화면(예: 디스플레이 화면)을 제공하는 플렉서블 디스플레이를 포함할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈은 가변형 디스플레이(예: stretchable display), 익스펜더블 디스 플레이(expandable display) 또는 슬라이드 인/아웃 디스플레이(slide-in/out display)로 지칭될 수도 있다. 다양한 실시 예에 따르면, 센서 모듈은 전자 장치의 제1 하우징과 제2 하우징 간의 거리를 검출하기 위한 이동 거리 검출 센서를 포함할 수 있다. 일 실시 예에 따르면, 전자 장치는 디스플레이 모듈 및 전자 펜(예: 도 5a 및 도 5b의 전자 펜 )(예: 스타일러스 펜)을 포함할 수 있다. 예를 들면, 디스플레이 모듈은 접히거나 펼쳐질 수 있도록 구성된 플렉서블 디스플레이를 포함할 수 있다. 예를 들면, 디스플레이 모듈은 디스플레이(예: 도 4의 디 스플레이), 디스플레이이 드라이버 IC(예: 도 4의 디스플레이 드라이버 IC), 터치 회로(예: 도 4의 터치 회로), 디지타이저(예: 도 4의 디지타이저), 및 디지타이저 구동부(예: 도 4의 디지타이저 구동 부)를 포함할 수 있다. 도 2a 및 도 2b는 본 개시의 일 실시 예에 따른 전자 장치의 제1 상태(예: 펼침 상태, unfolded stage)를 전면 및 후면에서 바라본 도면들이다. 도 2c 및 도 2d는 본 개시의 일 실시 예에 따른 전자 장치의 제2 상태(예: 접 힘 상태, folded state)를 전면 및 후면에서 바라본 도면들이다. 도 2a 내지 도 2d의 전자 장치는 도 1의 전자 장치와 적어도 일부 유사하거나, 전자 장치의 다른 실 시예들을 더 포함할 수 있다. 도 2a 내지 도 2d를 참조하면, 본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치)는, 서 로에 대하여 접힘 가능하도록 적어도 하나의 힌지 장치(예: 힌지 모듈 또는 힌지 구조)를 통해 폴딩축(F)을 기 준으로 회동 가능하게 결합되는 한 쌍의 하우징들(210, 220)(예: 폴더블 하우징 구조), 한 쌍의 하우징들(210, 220)을 통해 배치되는 제1 디스플레이(예: 플렉서블(flexible) 디스플레이, 폴더블(foldable) 디스플레이 또는 메인 디스플레이) 및/또는 제2 하우징을 통해 배치된 제2 디스플레이(예: 서브 디스플레이)를 포함할 수 있다. 일 실시 예에 따르면, 적어도 하나의 힌지 장치의 적어도 일부는 제1 하우징 및 제2 하우징을 통해 외부로부터 보이지 않도록 배치되고, 제1 상태(예: 펼침 상태)에서, 접힘 가능한 부분을 커버하는 힌지 하우징 (예: 힌지 커버)을 통해 외부로부터 보이지 않게 배치될 수 있다. 본 문서에서는 제1 디스플레이가 배치된 면은 전자 장치의 전면으로 정의될 수 있다. 본 문서에서는 전면의 반대면은 전자 장치의 후 면으로 정의될 수 있다. 또한 전면과 후면 사이의 공간을 둘러싸는 면은 전자 장치의 측면으로 정의될 수 있다. 일 실시 예에 따르면, 한 쌍의 하우징들(210, 220)은 적어도 하나의 힌지 장치를 통해 서로에 대하여 폴딩 가능 하게 배치되는 제1 하우징 및 제2 하우징을 포함할 수 있다. 일 실시 예에 따르면, 한 쌍의 하우징들(210, 220)은 도 2a 내지 도 2d에 도시된 형태 및 결합으로 제한되지 않 으며, 다른 형상이나 부품의 조합 및/또는 결합에 의해 구현될 수도 있다. 일 실시 예에 따르면, 제1 하우징과 제2 하우징은 폴딩축(F)을 기준으로 양측에 배치되고, 폴딩축 (F)에 대하여 전체적으로 대칭인 형상을 가지며 서로 일치하도록 접힐 수 있다. 일 실시 예에 따르면, 제1 하우징과 제2 하우징은 폴딩축(F)을 기준으로 비대칭으로 접힐 수도 있다. 일 실시 예에 따르면, 제1 하우징 및 제2 하우징은 전자 장치가 제1 상태(예: 펼침 상태, unfolded stage)인지, 제2 상태(예: 접힘 상태, folded state)인지, 또는 제3 상태(예: 중간 상태, intermediate state)인지 여부에 따라 서로 이루는 각도나 거리가 서로 달라질 수 있다. 예를 들면, 전자 장치 는 센서 모듈(예: 도 1의 센서 모듈)을 이용하여 제1 상태(예: 펼침 상태, unfolded stage)인지, 제 2 상태(예: 접힘 상태, folded state)인지, 또는 제3 상태(예: 중간 상태, intermediate state)인지를 센싱할수 있다. 전자 장치는 센서 모듈(예: 도 1의 센서 모듈)을 이용하여 제1 하우징 및 제2 하우징 이 서로 이루는 각도를 센싱할 수 있다. 일 실시 예에 따르면, 제1 하우징은 전자 장치의 제1 상태(예: 펼침 상태)에서, 적어도 하나의 힌지 장치에 연결될 수 있다. 제1 하우징은 전자 장치의 전면을 향하도록 배치된 제1 면, 제1 면 의 반대 방향을 향하는 제2 면, 및/또는 제1 면과 제2 면 사이의 제1 공간의 적어 도 일부를 둘러싸는 제1 측면 부재를 포함할 수 있다. 일 실시 예에 따르면, 제2 하우징은 전자 장치의 제1 상태(예: 펼침 상태)에서, 적어도 하나의 힌지 장치와 연결될 수 있다. 제2 하우징은 전자 장치의 전면을 향하도록 배치된 제3 면, 제3 면 의 반대 방향을 향하는 제4 면, 및/또는 제3 면 및 제4 면 사이의 제2 공간의 적어 도 일부를 둘러싸는 제2 측면 부재를 포함할 수 있다. 일 실시 예에 따르면, 제1 면은, 제1 상태(예: 펼침 상태)에서 제3 면과 실질적으로(substantially) 동일한 방향을 향하고, 제2 상태(예: 접힘 상태)에서 제3 면과 마주보도록 적어도 부분적으로 대면될 수 있다. 일 실시 예에 따르면, 전자 장치는 제1 하우징과, 제2 하우징의 구조적 결합을 통해 제1 디스플 레이를 수용하도록 형성된 리세스를 포함할 수도 있다. 일 실시 예에 따르면, 리세스는 제1 디스플레이와 실질적으로 동일한 크기를 가질 수 있다. 일 실시 예에 따르면, 제1 하우징은, 제1 디스플레이를 위에서 바라볼 때, 제1 측면 부재와 결 합될 수 있다. 제1 하우징은 제1 디스플레이의 가장자리와 중첩 배치됨으로써, 제1 디스플레이 의 가장자리가 외부로부터 보이지 않도록 커버하는 제1 보호 프레임(213a)(예: 제1 장식 부재)을 포함할 수 있 다. 일 실시 예에 따르면, 제1 보호 프레임(213a)은 제1 측면 부재와 일체로 형성될 수도 있다. 일 실시 예에 따르면, 제2 하우징은, 제1 디스플레이를 위에서 바라볼 때, 제2 측면 부재와 결 합될 수 있다. 제2 하우징은 제1 디스플레이의 가장자리와 중첩 배치됨으로써, 제1 디스플레이 의 가장자리가 외부로부터 보이지 않도록 커버하는 제2 보호 프레임(223a)을 포함할 수 있다. 일 실시 예에 따르면, 제2 보호 프레임(223a)은 제2 측면 부재와 일체로 형성될 수도 있다. 일 실시 예에 따르면, 제1 보호 프레임(213a)과 제2 보호 프레임(223a)은 생략될 수도 있다. 일 실시 예에 따르면, 힌지 하우징(예: 힌지 커버)은, 제1 하우징과 제2 하우징 사이에 배치될 수 있다. 힌지 하우징은 적어도 하나의 힌지 장치의 일부(예: 적어도 하나의 힌지 모듈)를 가리도록 배치 될 수 있다. 일 실시 예에 따르면, 힌지 하우징은, 전자 장치의 제1 상태(예: 펼침 상태), 제2 상태(예: 접힘 상 태) 또는 제3 상태(예: 중간 상태)에 따라, 제1 하우징 및 제2 하우징의 일부에 의해 가려지거나, 외 부로 노출될 수 있다. 예컨대, 전자 장치가 제1 상태(예: 펼침 상태)인 경우, 힌지 하우징의 적어도 일부는 제1 하우징 및 제2 하우징에 의해 가려져 실질적으로 외부에서 보이지 않도록 배치될 수 있다. 일 실시 예에 따르면, 전자 장치가 제2 상태(접힘 상태)인 경우, 힌지 하우징의 적어도 일부는 제1 하우징 및 제2 하우징 사이에서, 외부로부터 보일 수 있게 배치될 수 있다. 일 실시 예에 따르면, 제1 하우징 및 제2 하우징이 소정의 각도를 이루는(folded with a certain angle) 제3 상태(중간 상태)인 경우, 힌지 하우징은 제1 하우징 및 제2 하우징 사이에서 전자 장치의 외부로 적어도 부분적으로 외부에서 보일 수 있게 배치될 수 있다. 예컨대, 힌지 하우징이 외 부로 노출되는 영역은 완전히 접힌 상태보다 적을 수 있다. 일 실시 예에 따르면, 힌지 하우징은 곡면을 포함할 수 있다. 일 실시 예에 따르면, 전자 장치가 제1 상태(예: 펼침 상태)인 경우, 제1 하우징 및 제2 하우징(22 0)은 약180도의 각도를 이루며, 제1 디스플레이의 제1 영역(230a), 제2 영역(230b) 및 폴딩 영역(230c)은 실질적으로 동일 평면을 이룰 수 있다. 제1 디스플레이의 제1 영역(230a), 제2 영역(230b) 및 폴딩 영역 (230c)은 실질적으로 동일 방향(예: z 축 방향)을 향하도록 배치될 수 있다. 일 실시 예에 따르면, 전자 장치가 제1 상태(예: 펼침 상태)인 경우, 제1 하우징은 제2 하우징에 대하여 약360도의 각도로 회동 하여 제2 면과 제4 면이 마주보도록 반대로 접힐 수도 있다(예: out folding 방식). 일 실시 예에 따르면, 전자 장치가 제2 상태(접힘 상태)인 경우, 제1 하우징의 제1 면 및 제2 하우징의 제3 면은 서로 마주보게 배치될 수 있다. 이러한 경우, 제1 디스플레이의 제1 영역 (230a)과 제2 영역(230b)은 폴딩 영역(230c)를 통해, 서로 좁은 각도(예: 0도 ~ 약10도 범위)를 형성하며, 서로 마주보도록 배치될 수도 있다. 일 실시 예에 따르면, 폴딩 영역(230c)은 적어도 일부가 소정의 곡률을 가지는 곡형으로 변형될 수 있다. 일 실시 예에 따르면, 전자 장치가 제3 상태(중간 상태)인 경우, 제1 하우징 및 제2 하우징은 서로 소정의 각도(a certain angle)로 배치될 수 있다. 이러한 경우, 제1 디스플레이의 제1 영역(230a)과 제2 영역(230b)은 제2 상태(예: 접힘 상태)보다 크고, 제1 상태(예: 펼침 상태)보다 작은 각도를 형성할 수 있 으며, 폴딩 영역(230c)의 곡률은 제2 상태(접힘 상태)인 경우보다 작을 수 있고, 제1 상태(예: 펼침 상태)보다 클 수 있다. 일 실시 예에 따르면, 제1 하우징과 제2 하우징은, 적어도 하나의 힌지 장치를 통해, 제 2 상태(예: 접힘 상태)에서 제3 상태(예: 중간 상태) 사이의 지정된 폴딩 각도에서 멈출 수 있는 각도를 형성할 수 있다(예: free stop 기능). 일 실시 예에 따르면, 제1 하우징과 제2 하우징은, 적어도 하나의 힌 지 장치를 통해, 지정된 변곡 각도를 기준으로, 펼쳐지는 방향 또는 접히는 방향으로, 가압 받으면서 지속적으 로 동작될 수도 있다. 일 실시 예에 따르면, 전자 장치는, 제1 하우징 및/또는 제2 하우징에 배치되는 적어도 하나의 디스플레이(230, 235), 입력 장치, 음향 출력 장치들(227, 228), 센서 모듈들(217a, 217b, 226), 카메라 모듈들(216a, 216b, 225), 키 입력 장치, 인디케이터(미도시 됨) 또는 커넥터 포트 중 적어도 하나를 포함할 수 있다. 일 실시 예에 따르면, 전자 장치는, 구성 요소들 중 적어도 하나를 생략하거나 적어도 하 나의 다른 구성 요소를 추가적으로 포함할 수 있다. 일 실시 예에 따르면, 적어도 하나의 디스플레이(230, 235)는, 제1 하우징의 제1 면으로부터 적어도 하나의 힌지 장치를 통해 제2 하우징의 제3 면의 지지를 받도록 배치되는 제1 디스플레이(예: 플렉서블 디스플레이) 및 제2 하우징의 내부 공간에서 제4 면을 통해 적어도 부분적으로 외부로부터 보일 수 있게 배치되는 제2 디스플레이를 포함할 수 있다. 일 실시 예에 따르면, 제2 디스플레이는 제1 하우징의 내부 공간에서 제2 면을 통해 외부로부터 보일 수 있게 배치될 수도 있다. 일 실시 예에 따르면, 제1 디스플레이는, 전자 장치의 제1 상태(예: 펼침 상태)에서 주로 사용될 수 있다. 전자 장치의 제1 상태(예: 펼침 상태)에서도 제2 디스플레이가 사용될 수 있다. 일 실시 예에 따르면, 제2 디스플레이는, 전자 장치의 제2 상태(예: 접힘 상태)에서 주로 사용될 수 있다. 전자 장치의 제2 상태(예: 접힘 상태)에도 제1 디스플레이가 사용될 수 있다. 일 실시 예에 따르면, 전자 장치는 제3 상태(예: 중간 상태)의 경우, 제1 하우징과 제2 하우징 의 폴딩 각도에 기반하여 제1 디스플레이 및/또는 제2 디스플레이를 사용 가능하게 제어할 수 있다. 일 실시 예에 따르면, 제1 디스플레이는, 한 쌍의 하우징들(210, 220)에 의해 형성된 수용 공간에 배치될 수 있다. 예를 들어, 제1 디스플레이는 한 쌍의 하우징들(210, 220)에 의해 형성되는 리세스(recess)(20 1)에 배치될 수 있으며, 제1 상태(예: 펼침 상태)에서, 전자 장치의 전면의 실질적으로 대부분을 차지하도 록 배치될 수 있다. 일 실시 예에 따르면, 제1 디스플레이는, 적어도 일부 영역이 평면 또는 곡면으로 변 형될 수 있는 플렉서블 디스플레이를 포함할 수 있다. 일 실시 예에 따르면, 제1 디스플레이는 제1 하우징과 대면하는 제1 영역(230a) 및 제2 하우징 과 대면하는 제2 영역(230b)을 포함할 수 있다. 일 실시 예에 따르면, 제1 디스플레이는 폴딩축(F)을 기준 으로, 제1 영역(230a)의 일부 및 제2 영역(230b)의 일부를 포함하는 폴딩 영역(230c)을 포함할 수 있다. 일 실시 예에 따르면, 폴딩 영역(230c)의 적어도 일부는 적어도 하나의 힌지 장치와 대응되는 영역을 포함할 수 있다. 일 실시 예에 따르면, 제1 디스플레이의 영역 구분은 한 쌍의 하우징(210, 220) 및 적어도 하나의 힌지 장 치에 의한 예시적인 물리적 구분일 뿐, 실질적으로 한 쌍의 하우징(210, 220) 및 적어도 하나의 힌지 장치를 통해 제1 디스플레이는 이음매 없는(seamless), 하나의 전체 화면으로 표시될 수 있다. 일 실시 예에 따르면, 제1 영역(230a)과 제2 영역(230b)은 폴딩 영역(230c)을 기준으로 전체적으로 대칭인 형상 을 가지거나, 부분적으로 비대칭 형상을 가질 수 있다. 일 실시 예에 따르면, 전자 장치는 제1 하우징의 제2 면에 배치되는 제1 후면 커버 및 제2 하우징의 제4 면에 배치되는 제2 후면 커버를 포함할 수 있다. 일 실시 예에 따르면, 제1 후면 커버의 적어도 일부는 제1 측면 부재와 일체로 형성될 수도 있다. 일 실시 예에 따르면, 제2 후면 커 버의 적어도 일부는 제2 측면 부재와 일체로 형성될 수도 있다. 일 실시 예에 따르면, 제1 후면 커버 및 제2 후면 커버 중 적어도 하나의 커버는 실질적으로 투명한 플레이트(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트) 또는 불투명한 플레이 트로 형성될 수 있다. 일 실시 예에 따르면, 제1 후면 커버는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합과 같은, 불투명한 플레이트에 의하여 형성될 수 있다. 일 실시 예에 따르면, 제2 후면 커버는, 예를 들어, 글래스 또는 폴리머와 같은, 실질적으로 투명한 플레 이트를 통해 형성될 수 있다. 따라서, 제2 디스플레이는, 제2 하우징의 내부 공간에서, 제2 후면 커 버를 통해 외부로부터 보일 수 있게 배치될 수 있다. 일 실시 예에 따르면, 입력 장치는, 마이크를 포함할 수 있다. 일 실시 예에 따르면, 입력 장치는 소 리의 방향을 감지할 수 있도록 배치되는 복수 개의 마이크들을 포함할 수 있다. 일 실시 예에 따르면, 음향 출력 장치들(227, 228)은 스피커들을 포함할 수 있다. 일 실시 예에 따르면, 음향 출력 장치들(227, 228)은, 제2 하우징의 제4 면을 통해 배치되는 통화용 리시버 및 제2 하우징 의 제2 측면 부재의 적어도 일부를 통해 배치되는 외부 스피커를 포함할 수 있다. 일 실시 예에 따르면, 입력 장치, 음향 출력 장치들(227, 228) 및 커넥터 포트는 제1 하우징 및 /또는 제2 하우징의 공간들에 배치될 수 있다. 입력 장치, 음향 출력 장치들(227, 228) 및 커넥터 포 트는 제1 하우징 및/또는 제2 하우징에 형성된 적어도 하나의 홀을 통하여 외부 환경에 노출될 수 있다. 일 실시 예에 따르면, 제1 하우징 및/또는 제2 하우징에 형성된 홀들은 입력 장치 및 음향 출력 장치들(227, 228)을 위하여 공용으로 사용될 수 있다. 일 실시 예에 따르면, 음향 출력 장치들(227, 228)은 제1 하우징 및/또는 제2 하우징에 형성된 홀이 배제된 채, 동작되는 스피커(예: 피에조 스피 커)를 포함할 수도 있다. 일 실시 예에 따르면, 카메라 모듈들(216a, 216b, 225)은, 제1 하우징의 제1 면에 배치되는 제1 카메 라 모듈(216a), 제1 하우징의 제2 면에 배치되는 제2카메라 모듈(216b) 및/또는 제2 하우징의 제4 면에 배치되는 제3카메라 모듈을 포함할 수 있다. 일 실시 예에 따르면, 전자 장치는 제2카메라 모듈(216b) 근처에 배치되는 플래시를 포함할 수 있다. 일 실시 예에 따르면, 플래시는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 일 실시 예에 따르면, 카메라 모듈들(216a, 216b, 225)은 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미 지 시그널 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 카메라 모듈들(216a, 216b, 225) 중 적어도 하나 의 카메라 모듈은 2개 이상의 렌즈들(예: 광각 및 망원 렌즈) 및 이미지 센서들을 포함하고, 제1 하우징 및/또는 제2 하우징의 어느 한 면에 함께 배치될 수도 있다. 일 실시 예에 따르면, 센서 모듈들(217a, 217b, 226)(예: 도 1의 센서 모듈)은, 전자 장치의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈들(217a, 217b, 226)(예: 도 1의 센서 모듈)은, 제1 하우징의 제1 면에 배치되는 제1 센서 모듈(217a), 제1 하우징의 제2 면에 배치되는 제2 센서 모듈(217b) 및 /또는 제2 하우징의 제4 면에 배치되는 제3 센서 모듈을 포함할 수 있다. 일 실시 예에 따르면, 센서 모듈들(217a, 217b, 226)(예: 도 1의 센서 모듈)은 제스처 센서, 자이로 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 조도 센서, 초음파 센서, 근접 센서, 생체 센서(예: 홍채 인식 센서), 거리 검출 센서(예: TOF(time of flight) 센서, LiDAR(light detection and ranging) 센서), 기압센서, 마그네틱 센서(예: 6축 센서, 지자기 센서), 가속도 센서, 온도 센서, 습도 센서, 및/또는 지문 인식 센 서 중 적어도 하나를 포함할 수 있다. 일 실시 예에 따르면, 전자 장치의 프로세서(예: 도 1의 프로세서)는 센서 모듈들(217a, 217b, 226) (예: 도 1의 센서 모듈)을 동작하여, 전자 장치의 주변의 조도, 및/또는 IR 세기를 센싱할 수 있다. 프로세서는 전자 장치의 주변의 조도에 대한 정보 및 IR 세기에 대한 정보를 획득할 수 있다. 일 실시 예에 따르면, 전자 장치는, 도시되지 않은 제스처 센서, 자이로 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 조도 센서, 초음파 센서, 근접 센서, 생체 센서(예: 홍채 인식 센서), 거리 검출 센서(예: TOF(time of flight) 센서, LiDAR(light detection and ranging) 센서), 기압 센서, 마그네틱 센서(예: 6축 센 서, 지자기 센서), 가속도 센서, 온도 센서, 습도 센서, 및/또는 지문 인식 센서 중 적어도 하나를 포함할 수 있다. 일 실시 예에 따르면, 지문 인식 센서는 제1 하우징의 제1 측면 부재 및/또는 제2 하우징의 제2 측면 부재 중 적어도 하나의 측면 부재를 통해 배치될 수도 있다. 일 실시 예에 따르면, 키 입력 장치는, 제1 하우징의 제1 측면 부재를 통해 외부로 노출되도록 배치될 수 있다. 일 실시 예에 따르면, 키 입력 장치는 제2 하우징의 제2 측면 부재를 통해 외 부로 노출되도록 배치될 수도 있다. 일 실시 예에 따르면, 전자 장치는 상기 키 입력 장치들 중 일부 또는 전부를 포함하지 않을 수 있고, 포함되지 않은 키 입력 장치는 적어도 하나의 디스플레이(230, 235) 상에 소프트 키와 같은 다른 형태로 구현될 수 있다. 일 실시 예에 따르면, 키 입력 장치는 적어도 하나의 디스플레이(230, 235)에 포함된 압력 센서를 이용하여 구현될 수 있다. 일 실시 예에 따르면, 커넥터 포트는, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터 (예: USB 커넥터 또는 IF 모듈(interface connector port 모듈))를 포함할 수 있다. 일 실시 예에 따르면, 커 넥터 포트는 외부 전자 장치와 오디오 신호를 송수신하기 위한 기능을 함께 수행하거나, 오디오 신호의 송 수신 기능을 수행하기 위한 별도의 커넥터 포트(예: 이어잭 홀)를 더 포함할 수도 있다. 일 실시 예에 따르면, 카메라 모듈들(216a, 216b, 225) 중 적어도 하나의 카메라 모듈(216a, 225), 센서 모듈들 (217a, 217b, 226) 중 적어도 하나의 센서 모듈(217a, 226) 및/또는 인디케이터는 적어도 하나의 디스플레이 (230, 235)를 통해 시각적으로 노출되도록 배치될 수 있다. 예컨대, 적어도 하나의 카메라 모듈(216a, 225), 적 어도 하나의 센서 모듈(217a, 226) 및/또는 인디케이터는 적어도 하나의 하우징(210, 220)의 내부 공간에서, 적 어도 하나의 디스플레이(230, 235)의 활성화 영역(display area) 아래에 배치될 수 있다. 적어도 하나의 카메라 모듈(216a, 225), 적어도 하나의 센서 모듈(217a, 226) 및/또는 인디케이터는 커버 부재(예: 제1 디스플레이 의 윈도우층(미도시 됨) 및/또는 제2 후면 커버)까지 천공된 오프닝 또는 투명 영역을 통해 외부 환 경과 접할 수 있도록 배치될 수 있다. 일 실시 예에 따르면, 적어도 하나의 디스플레이(230, 235)와 적어도 하나의 카메라 모듈(216a, 225)이 대면하 는 영역은 컨텐츠를 표시하는 영역의 일부로서 일정 투과율을 갖는 투과 영역으로 형성될 수 있다. 일 실시 예에 따르면, 투과 영역은 약5% ~ 약20% 범위의 투과율을 갖도록 형성될 수 있다. 이러한 투과 영역은 이미지 센서로 결상되어 화상을 생성하기 위한 광이 통과하는 적어도 하나의 카메라 모듈(216a, 225)의 유효 영 역(예: 화각 영역)과 중첩되는 영역을 포함할 수 있다. 예를 들어, 디스플레이(230, 235)의 투과 영역은 주변 보다 픽셀의 밀도가 낮은 영역을 포함할 수 있다. 예를 들어, 투과 영역은 오프닝을 대체할 수 있다. 예를 들어, 적어도 하나의 카메라 모듈(216a, 225)은 언더 디스플레이 카메라(UDC, under display camera) 또는 언 더 패널 카메라(UPC, under panel camera)를 포함할 수 있다. 일 실시 예에 따르면, 일부 카메라 모듈 또는 센 서 모듈(217a, 226)은 디스플레이를 통해 시각적으로 노출되지 않고 그 기능을 수행하도록 배치될 수도 있다. 예컨대, 디스플레이(230, 235)(예: 디스플레이 패널) 아래에 배치된 카메라 모듈(216a, 225) 및/또는 센서 모듈 (217a, 226)과 대면하는 영역은, UDC(under display camera) 구조로써, 천공된 오프닝이 불필요할 수도 있다. 예를 들면, 도 2a의 전자 장치는 터치 센서(예: 도 4의 터치 센서) 및 터치 센서 IC(예: 도 4의 터치 센서 IC)를 포함하는 터치 회로(예: 도 4의 터치 회로)를 포함할 수 있다. 예를 들면, 도 2a의 전자 장치는 디지타이저(예: 도 4의 디지타이저), 디지타이저 구동부(예: 도 4의 디지타이저 구동부)를 포함할 수 있다. 도 3a는 본 개시의 일 실시 예에 따른, 제1 상태(예: 펼침 상태, flat state 또는 unfolding state)를 도시한 전자 장치의 사시도이다. 도 3b는 본 개시의 일 실시 예에 따른 제1 상태(예: 펼침 상태)에서, 전자 장치의 전 면을 도시한 평면도이다. 도 3c는 본 개시의 일 실시 예에 따른, 제1 상태(예: 펼침 상태)에서, 전자 장치의 후 면을 도시한 평면도이다. 도 3d는 본 개시의 일 실시 예에 따른, 제2 상태(예: 접힘 상태, folding state)를 도 시한 전자 장치의 사시도이다. 도 3e는 본 개시의 일 실시 예에 따른, 제3 상태(예: 중간 상태, intermediate state)를 도시한 전자 장치의 사시도이다. 도 3a 내지 도 3e의 전자 장치는 도 1의 전자 장치와 적어도 일부 유사하거나, 전자 장치의 다른 실 시예들을 더 포함할 수 있다. 도 3a 내지 도 3e를 참조하면, 본 개시의 일 실시 예에 따른 전자 장치는, 힌지 구조(예: 도 3b의 힌지 구 조, 힌지 장치 또는 힌지 모듈)를 기준으로 서로에 대하여 마주보며 접히도록 회동 가능하게 결합되는 한 쌍의 하우징(310, 320)(예: 폴더블 하우징)을 포함할 수 있다. 일 실시 예에 따르면, 힌지 구조는 x축 방향으로 배치되거나, y축 방향으로 배치될 수 있다. 일 실시 예에 따르면, 힌지 구조는 동일한 방향 또는 서로 다른 방향으로 폴딩되도록 2개 이상 배치될 수도 있다. 일 실시 예에 따르면, 전자 장치는 한 쌍의 하우징(310, 320)에 의해 형성된 영역에 배치되는 플렉서블 디 스플레이(예: 폴더블 디스플레이)를 포함할 수 있다. 일 실시 예에 따르면, 제1 하우징과 제2 하우징은 폴딩 축(축 A)을 중심으로 양측에 배치되고, 폴딩 축(축 A)에 대하여 실질적으로 대칭인 형상을 가질 수 있다. 일 실시 예에 따르면, 제1 하우징 및 제2 하우징은 전자 장치의 상태가 제1 상태(예: 펼침 상태, flat state 또는 unfolding state)인지, 제2 상태(예: 접힘 상태, folding state)인지, 또는 제3 상태 (예: 중간 상태, intermediate state)인지에 따라 서로 이루는 각도나 거리가 달라질 수 있다. 일 실시 예에 따르면, 한 쌍의 하우징(310, 320)은 힌지 구조와 결합되는 제1 하우징(예: 제1 하우징 구조, 제1 하우징 부분) 및 힌지 구조와 결합되는 제2 하우징(예: 제2 하우징 구조, 제2 하우징 부분)을 포함할 수 있다. 일 실시 예에 따르면, 제1 하우징은, 제1 상태(예: 펼침 상태)에서, 제1 방향(예: 전면 방향)(z축 방향)을 향하는 제1 면 및 제1 면과 대향되는 제2 방향(예: 후면 방향)(-z축 방향)을 향하는 제2 면을 포함할 수 있다. 일 실시 예에 따르면, 제2 하우징은 제1 상태(예: 펼침 상태)에서, 제1 방향(z축 방향)을 향하는 제3 면 및 제2 방향(-z축 방향)을 향하는 제4 면을 포함할 수 있다. 일 실시 예에 따르면, 전자 장치는, 제1 상태(예: 침 상태)에서, 제1 하우징의 제1 면과 제2 하 우징의 제3 면이 실질적으로 동일한 제1 방향(z축 방향)을 향하고, 제2 상태(예: 접힘 상태)에서 제1 면과 제3 면이 서로 마주보는 방식으로 동작될 수 있다. 일 실시 예에 따르면, 전자 장치는, 제1 상태(예: 펼침 상태)에서, 제1 하우징의 제2 면과 제2 하우징의 제4 면이 실질적으로 동일한 제2 방향(-z 축 방향)을 향하고, 제2 상태(예: 접힘 상태)에서 제2 면과 제4 면이 서로 반대 방향을 향하도록 동작될 수 있다. 예를 들면, 제2 상태(예: 접힘 상 태)에서 제2 면은 제1 방향(z축 방향)을 향할 수 있고, 제4 면은 제2 방향(-z 축 방향)을 향할 수 있 다. 일 실시 예에 따르면, 제1 하우징은 적어도 부분적으로 전자 장치의 외관을 형성하는 제1 측면 부재 및 제1 측면 부재와 결합되고, 전자 장치의 제2 면의 적어도 일부를 형성하는 제1 후면 커버를 포함할 수 있다. 일 실시 예에 따르면, 제1 측면 부재는 제1 측면(313a), 제1 측면(313a)의 일단으로부터 연장되는 제2 측 면(313b) 및 제1 측면(313a)의 타단으로부터 연장되는 제3 측면(313c)을 포함할 수 있다. 일 실시 예에 따르면, 제1 측면 부재는 제1 측면(313a), 제2 측면(313b), 및 제3 측면(313c)을 통해 장방형(예: 정사각형 또는 직사각형) 형상으로 형성될 수 있다. 일 실시 예에 따르면, 제2 하우징은 적어도 부분적으로 전자 장치의 외관을 형성하는 제2 측면 부재 및 제2 측면 부재와 결합되고, 전자 장치의 제4 면의 적어도 일부를 형성하는 제2 후면 커버를 포함할 수 있다. 일 실시 예에 따르면, 제2 측면 부재는 제4 측면(323a), 제4 측면(323a)의일단으로부터 연장되는 제5 측면(323b) 및 제4 측면(323a)의 타단으로부터 연장되는 제6 측면(323c)을 포함할 수 있다. 일 실시 예에 따르면, 제2 측면 부재는 제4 측면(323a), 제5 측면(323b), 및 제6 측면(323c)을 통해 장방형 형상으로 형성될 수 있다. 일 실시 예에 따르면, 한 쌍의 하우징(310, 320)은 도시된 형태 및 결합으로 제한되지 않으며, 다른 형상이나 부품의 조합 및/또는 결합에 의해 구현될 수 있다. 예를 들어, 제1 측면 부재는 제1 후면 커버와 일 체로 형성될 수 있고, 제2 측면 부재는 제2 후면 커버와 일체로 형성될 수 있다. 일 실시 예에 따르면, 전자 장치는, 제1 상태(예: 펼침 상태)에서, 제1 측면 부재의 제2 측면(313b) 과 제2 측면 부재의 제5 측면(323b)이 어떠한 갭(gap) 없이 연결될 수 있다. 일 실시 예에 따르면, 전자 장치는, 제1 상태(예: 펼침 상태)에서, 제1 측면 부재의 제3 측면(313c)과 제2 측면 부재의 제6 측면(323c)이 어떠한 갭(gap) 없이 연결될 수 있다. 일 실시 예에 따르면, 전자 장치는, 제1 상태(예: 펼침 상태)에서, 제2 측면(313b)과 제5 측면(323b)의 합 한 길이가 제1 측면(313a) 및/또는 제4 측면(323a)의 길이보다 길도록 구성될 수 있다. 또한, 제3 측면(313c)과 제6 측면(323c)의 합한 길이가 제1 측면(313a) 및/또는 제4 측면(323a)의 길이보다 길도록 구성될 수 있다. 일 실시 예에 따르면, 제1 측면 부재 및/또는 제2 측면 부재는 금속으로 형성되거나, 금속에 사출되 는 폴리머를 더 포함할 수 있다. 일 실시 예에 따르면, 제1 측면 부재 및/또는 제2 측면 부재는 폴리 머로 형성된 적어도 하나의 분절부(3161, 3162, 및/또는 3261, 3262)를 통해 전기적으로 분절된 적어도 하나의 도전성 부분(316 및/또는 326)을 포함할 수도 있다. 이러한 경우, 적어도 하나의 도전성 부분은 전자 장치(30 0)에 포함된 무선 통신 회로와 전기적으로 연결됨으로써 지정된 적어도 하나의 대역(예: 약400MHz~약6GHz)에서 동작하는 안테나로 사용될 수 있다. 일 실시 예에 따르면, 제1 후면 커버 및/또는 제2 후면 커버는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 또는 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘) 중 적어도 하나 또는 적어도 둘의 조합에 의하여 형성될 수 있다. 일 실시 예에 따르면, 플렉서블 디스플레이는 제1 하우징의 제1 면으로부터 힌지 구조를 가로질러 제2 하우징의 제3 면의 적어도 일부까지 연장되도록 배치될 수 있다. 예를 들어, 플렉서블 디스플레이는 실질적으로 제1 면과 대응하는 제1 부분(330a), 제3 면과 대응하는 제2 부분 (330b), 및 제1 부분(330a)과 제2 부분(330b)을 연결하고, 힌지 구조와 대응하는 제3 부분(330c)(예: 굴 곡 가능 영역)을 포함할 수 있다. 일 실시 예에 따르면, 전자 장치는 제1 하우징의 가장자리를 따라 결합되는 제1 보호 커버(예: 제1 보호 프레임 또는 제1 장식 부재)를 포함할 수 있다. 일 실시 예에 따르면, 전자 장치는 제2 하우징 의 가장자리를 따라 결합되는 제2 보호 커버(예: 제2 보호 프레임 또는 제2 장식 부재)를 포함할 수 있다. 일 실시 예에 따르면, 제1 보호 커버 및/또는 제2 보호 커버는 금속 또는 폴리머 재질로 형성될 수 있다. 일 실시 예에 따르면, 제1 보호 커버 및/또는 제2 보호 커버는 장식 부재(decoration membe r)로 사용될 수 있다. 일 실시 예에 따르면, 플렉서블 디스플레이는 제1 부분(330a)의 가장자리가 제1 하우징과 제1 보호 커버 사이에 개재되도록 위치될 수 있다. 일 실시 예에 따르면, 플렉서블 디스플레이는 제2 부분 (330b)의 가장자리가 제2 하우징과 제2 보호 커버 사이에 개재되도록 위치될 수 있다. 일 실시 예에 따르면, 플렉서블 디스플레이는 힌지 구조와 대응되는 영역에 배치되는 보호 캡을 포함할 수 있다. 일 실시 예에 따르면, 전자 장치는 힌지 구조를 지지하는 힌지 하우징(예: 힌지 커버)을 포함할 수 있다. 일 실시 예에 따르면, 플렉서블 디스플레이는 제2 면의 적어도 일부로부터 제4 면의 적어도 일 부까지 연장 배치될 수 있다. 이러한 경우, 전자 장치는 플렉서블 디스플레이가 외부로 노출될 수 있 도록 접힐 수 있다(아웃 폴딩 방식). 일 실시 예에 따르면, 전자 장치는 플렉서블 디스플레이와 별도로 배치되는 서브 디스플레이(예: 외부 디스플레이)를 포함할 수 있다. 일 실시 예에 따르면, 서브 디스플레이(예: 외 부 디스플레이)는 제1 하우징의 제2 면에 적어도 부분적으로 노출되도록 배치됨으로써, 제2 상태(예: 접힘 상태)일 경우, 플렉서블 디스플레이의 표시 기능을 대체하여, 전자 장치의 상태 정보(예: 제1 상태 정보, 제2 상태 정보, 또는 제3 상태 정보)를 표시할 수 있다. 일 실시 예에 따르면, 서브 디스플레이(예: 외부 디스플레이)는 제1 후면 커버의 적어도 일부 영역을 통해 외부로부터 보일 수 있게 배치될 수 있다. 일 실시 예에 따르면, 서브 디스플레이(예: 외부 디스플레 이)는 제2 하우징의 제4 면에 배치될 수도 있다. 이러한 경우, 서브 디스플레이(예: 외부 디스 플레이)는 제2 후면 커버의 적어도 일부 영역을 통해 외부로부터 보일 수 있게 배치될 수 있다. 일 실시 예에 따르면, 전자 장치는 입력 장치(예: 마이크), 음향 출력 장치(301, 302), 센서 모듈 , 카메라 장치(305, 308), 키 입력 장치, 또는 커넥터 포트 중 적어도 하나를 포함할 수 있다. 전자 장치의 내부에 배치되고, 홀 또는 형상을 통해 동작하는 실질적인 전자 부품(예: 입력 장치, 음향 출 력 장치, 센서 모듈, 또는 카메라 장치)을 포함할 수도 있다. 일 실시 예에 따르면, 입력 장치는 제2 하우징에 배치되는 적어도 하나의 마이크를 포함할 수 있다. 일 실시 예에 따르면, 음향 출력 장치(301, 302)는 스피커들(301, 302)을 포함할 수 있다. 일 실시 예에 따르면, 적어도 하나의 커넥터 포트는, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위하여 사용될 수 있다. 일 실시 예에 따르면, 적어도 하나의 커넥터 포트(예: 이어잭 홀)는 외부 전자 장치와 오디오 신호를 송수신하기 위한 커넥터(예: 이어잭)를 수용할 수도 있다. 일 실시 예에 따르면, 센서 모듈은, 전자 장치의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하 는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈은, 예를 들어, 제1 하우징의 제1 면(31 1)을 통해 외부 환경을 검출할 수 있다. 일 실시 예에 따르면, 전자 장치는 제1 하우징의 제2 면 을 통해 외부 환경을 검출하도록 배치되는 적어도 하나의 센서 모듈을 더 포함할 수도 있다. 일 실시 예에 따르면, 센서 모듈(예: 근접 센서, 조도 센서)은 플렉서블 디스플레이 아래에서, 플렉 서블 디스플레이를 통해 외부 환경을 검출하도록 배치될 수 있다. 일 실시 예에 따르면, 센서 모듈(예: 도 1의 센서 모듈)은 제스처 센서, 자이로 센서, 그립 센서, 컬 러 센서, IR(infrared) 센서, 조도 센서, 초음파 센서, 근접 센서, 생체 센서(예: 홍채 인식 센서), 거리 검출 센서(예: TOF(time of flight) 센서, LiDAR(light detection and ranging) 센서), 기압 센서, 마그네틱 센서 (예: 6축 센서, 지자기 센서), 가속도 센서, 온도 센서, 습도 센서, 및/또는 지문 인식 센서 중 적어도 하나를 포함할 수 있다. 일 실시 예에 따르면, 카메라 장치들(305, 308)은, 제1 하우징의 제1 면에 배치되는 제1 카메라 장치 (예: 전면 카메라 장치) 및 제1 하우징의 제2 면에 배치되는 제2 카메라 장치를 포함할 수 있다. 전자 장치는 제2 카메라 장치 근처에 배치되는 플래시를 더 포함할 수 있다. 일 실시 예에 따르면, 카메라 장치들(305, 308)은 TOF(time of flight) 용 렌즈들 및/또는 이미지 센서를 포함 할 수도 있다. 일 실시 예에 따르면, 키 입력 장치(예: 키 버튼)는, 제1 하우징의 제1 측면 부재의 제3 측면 (313c)에 배치될 수 있다. 일 실시 예에 따르면, 키 입력 장치는 제1 하우징의 다른 측면들(313a, 313b) 및/또는 제2 하우징의 측면들(323a, 323b, 323c) 중 적어도 하나의 측면에 배치될 수도 있다. 일 실시 예에 따르면, 카메라 장치들(305, 308) 중 일부 카메라 장치(예: 제1 카메라 장치) 또는 센서 모 듈은 플렉서블 디스플레이를 통해 노출되도록 배치될 수 있다. 예컨대, 제1 카메라 장치 또는 센서 모듈은 전자 장치의 내부 공간에서, 플렉서블 디스플레이에 적어도 부분적으로 형성된 오 프닝(예: 관통 홀)을 통해 외부 환경과 접할 수 있도록 배치될 수 있다. 일 실시 예에 따르면, 일부 센서 모듈은 전자 장치의 내부 공간에서 플렉서블 디스플레이를 통 해 시각적으로 노출되지 않고 그 기능을 수행하도록 배치될 수도 있다. 예컨대, 이러한 경우, 플렉서블 디스플 레이의, 센서 모듈과 대면하는 영역은 오프닝이 생략될 수도 있다. 일 실시 예에 따르면, 전자 장치는 힌지 구조를 통해 제3 상태(예: 중간 상태, intermediate stat e)를 유지하도록 동작될 수도 있다. 이러한 경우, 전자 장치는 제1 면과 대응하는 디스플레이 영역과, 제3 면과 대응하는 디스플레이 영역에 서로 다른 컨텐츠가 표시되도록 플렉서블 디스플레이 를 제어할 수도 있다. 일 실시 예에 따르면, 전자 장치는 힌지 구조를 통해 일정 변곡 각도(예: 중간 상태일 때, 제1 하우 징과 제2 하우징 사이의 각도)를 기준으로 실질적으로 제1 상태(예: 펼침 상태, 도 3a의 펼침 상태) 및/또는 실질적으로 제2 상태(예: 접힘 상태, 도 3d의 접힘 상태)로 동작될 수 있다. 예를 들어, 전자 장치 는, 힌지 구조를 통해, 일정 변곡 각도로 펼쳐진 상태에서, 펼쳐지는 방향(B 방향)으로 가압력이 제 공될 경우, 제1 상태(예: 펼침 상태, 도 3a의 펼침 상태)로 천이되도록 동작될 수 있다. 예를 들어, 전자 장치 는, 힌지 구조를 통해, 일정 변곡 각도로 펼쳐진 상태에서, 접히려는 방향(C 방향)으로 가압력이 제 공될 경우, 제2 상태(예: 접힘 상태, 도 3d의 접힘 상태)로 천이되도록 동작될 수 있다. 일 실시 예에 따르면, 전자 장치는, 힌지 구조를 통해 다양한 각도에서 펼쳐진 상태(미도시)를 유지하도록 동작될 수도 있 다. 도 3a의 전자 장치는 터치 센서(예: 도 4의 터치 센서) 및 터치 센서 IC(예: 도 4의 터치 센서 IC)를 포함하는 터치 회로(예: 도 4의 터치 회로)를 포함할 수 있다. 도 3a의 전자 장치는 디지타이저(예: 도 4의 디지타이저), 및 디지타이저 구동부(예: 도 4의 디지타 이저 구동부)를 포함할 수 있다. 도 4는 일 실시 예에 따른 전자 장치의 구성을 블록도로 도시한 도면이다. 도 4를 참조하면, 디스플레이 모듈(예: 도 1의 디스플레이 모듈)은, 디스플레이, 디스플레이 를 구동하기 위한 디스플레이 드라이버 IC(display driver IC)(DDIC)(예: 디스플레이 구동부), 터치 회로, 디지타이저(예: 도 5a 및 도 5b의 디지타이저), 및 디지타이저 구동부를 포함할 수 있다. 일 실시 예에 따르면, DDIC는 인터페이스 모듈, 메모리(예: 버퍼 메모리), 이미지 처리 모듈 , 또는 맵핑 모듈을 포함할 수 있다. 일 실시 예에 따르면, DDIC는 영상 데이터, 또는 상기 영상 데이터를 제어하기 위한 명령에 대응하는 영상 제어 신호를 포함하는 영상 정보를 인터페이스 모듈을 통해 전자 장치(예: 도 1의 전자 장치, 도 2 및 도 3의 전자 장치)의 다른 구성요소로부터 수신할 수 있다. 일 실시 예에 따르면, 영상 정보는 프로세서(예: 도 1의 프로세서)(예: 도 1의 메인 프로세서)(예: 어플리케이션 프로세서) 또는 메인 프로세서의 기능과 독립적으로 운영되는 보조 프로세서(예: 도 1의 보 조 프로세서)(예: 그래픽 처리 장치)로부터 수신될 수 있다. 일 실시 예에 따르면, DDIC는 터치 회로 또는 센서 모듈과 인터페이스 모듈을 통하여 커뮤 니케이션할 수 있다. 또한, DDIC는 수신된 영상 정보 중 적어도 일부를 메모리에 저장할 수 있다. 일 예로써, DDIC는 수신된 영상 정보 중 적어도 일부를 메모리에 프레임 단위로 저장할 수 있다. 일 실시 예에 따르면, 이미지 처리 모듈은 상기 영상 데이터의 적어도 일부를 상기 영상 데이터의 특성 또 는 디스플레이의 특성에 적어도 기반하여 전처리 또는 후처리(예: 해상도, 밝기, 또는 크기 조정)를 수행 할 수 있다. 일 실시 예에 따르면, 맵핑 모듈은 이미지 처리 모듈를 통해 전처리 또는 후처리된 상기 영상 데이터 에 대응하는 전압 값 또는 전류 값을 생성할 수 있다. 일 실시 예에 따르면, 전압 값 또는 전류 값의 생성은 예 를 들면, 디스플레이의 픽셀들의 속성(예: 픽셀들의 배열(RGB stripe 또는 pentile 구조), 또는 서브 픽셀 들 각각의 크기)에 적어도 일부 기반하여 수행될 수 있다. 일 실시 예에 따르면, 디스플레이의 적어도 일부 픽셀들은, 예를 들면, 상기 전압 값 또는 전류 값에 적어 도 일부 기반하여 구동됨으로써 상기 영상 데이터에 대응하는 시각적 정보(예: 텍스트, 이미지, 또는 아이콘)가 디스플레이를 통해 표시될 수 있다. 일 실시 예에 따르면, 터치 회로는 터치 센서 및 상기 터치 센서를 제어하기 위한 터치 센서 IC를 포함할 수 있다. 일 실시 예에 따르면, 터치 센서 IC는, 디스플레이의 특정 위치에 대한 터치 입력 또는 호버링 입력 을 감지하기 위해 터치 센서를 제어할 수 있다. 예를 들면, 터치 센서 IC는 디스플레이의 특정 위치에 대한 신호(예: 전압, 광량, 저항, 또는 전하량)의 변화를 측정함으로써 터치 입력 또는 호버링 입력을 감지할 수 있다. 터치 센서 IC는 감지된 터치 입력 또는 호버링 입력에 관한 정보(예: 위치, 면적, 압력, 또는 시간)를 프로세서(예: 도 1의 프로세서)에 제공할 수 있다. 일 실시 예에 따르면, 터치 회로의 적어도 일부(예: 터치 센서 IC)는 DDIC 또는 디스플레이 의 일부로 포함될 수 있다. 일 실시 예에 따르면, 터치 회로의 적어도 일부(예: 터치 센서 IC)는 디스플레이 모듈의 외부에 배치된 다른 구성요소(예: 보조 프로세서)의 일부로 포함될 수 있다. 일 실시 예에 따르면, 디스플레이 모듈은 센서 모듈의 적어도 하나의 센서(예: 지문 센서, 홍채 센서, 압력 센서 또는 조도 센서), 또는 이에 대한 제어 회로를 더 포함할 수 있다. 이 경우, 상기 적어도 하나 의 센서 또는 이에 대한 제어 회로는 디스플레이 모듈의 일부(예: 디스플레이 또는 DDIC) 또는 터치 회로의 일부에 임베디드될 수 있다. 예를 들면, 디스플레이 모듈에 임베디드된 센서 모듈이 생체 센서(예: 지문 센서)를 포함할 경우, 상 기 생체 센서는 디스플레이의 일부 영역을 통해 터치 입력과 연관된 생체 정보(예: 지문 이미지)를 획득할 수 있다. 예를 들면, 디스플레이 모듈에 임베디드된 센서 모듈이 압력 센서를 포함할 경우, 상기 압력 센서는 디스플레이의 일부 또는 전체 영역을 통해 터치 입력과 연관된 압력 정보를 획득할 수 있다. 일 실시 예에 따르면, 터치 센서 또는 센서 모듈은 디스플레이의 픽셀 레이어의 픽셀들 사이에, 또는 상기 픽셀 레이어의 위에 또는 아래에 배치될 수 있다. 일 실시 예에 따르면, 디스플레이 모듈은 전자 펜(예: 도 5a 및 도 5b의 전자 펜)(예: 스타일러스 펜)의 입력(예: 터치 입력 또는 호버링 입력)을 검출하기 위한 디지타이저를 포함할 수 있다. 예를 들면, 디지타이저는 전자 펜(예: 스타일러스 펜)의 아날로그 좌표(예: 위치)를 디지털 좌표 데이터로 변환 할 수 있다. 디지타이저는 디지털 좌표 데이터를 프로세서(예: 도 1의 프로세서) 및/또는 DDIC 로 전달할 수 있다. 일 실시 예에 따르면, 프로세서(예: 도 1의 프로세서)는 디지타이저로부터 입력되는 디지털 좌표 데 이터를 획득할 수 있다. 프로세서는 디지털 좌표 데이터에 기초하여 전자 펜(예: 스타일러스 펜)을 통한 입력(예: 터치 입력 또는 호버링 입력)을 검출할 수 있다. 예를 들면, 디지타이저는 복수의 x축 채널 들 및 복수의 y축 채널들을 포함할 수 있다. 프로세서는 디지타이저에 배치된 x축 채널들 및 y축 채 널들로부터 수신되는 센싱 신호들(예: EMR 신호들)을 이용하여 전자 펜(예: 스타일러스 펜)의 위치를 센싱 할 수 있다. 예를 들면, 디지타이저에는 복수의 x축 채널들 및 복수의 y축 채널들이 순차적으로 배열될 수 있고, 프로세서는 연속되는 3개의 채널들(예: 인접한 3개의 채널들)에서 수신되는 센싱 신호들(예: EMR 신 호들)을 이용하여 전자 펜(예: 스타일러스 펜)의 위치를 센싱할 수 있다. 일 실시 예에 따르면, 디지타이저는 디스플레이, 전자 부품들 및 기구물들에 의해서 외부에서 보이지 않을 수 있다. 예를 들면, 디지타이저는 평판형의 디스플레이와 일체형으로 배치되거나, 또는 평판형의 디스플레이 와 인접하여 배치될 수 있다. 예를 들면, 평판형의 디스플레이에 디지타이저가 적용되는 경우, 디지타이저는 하나의 EMR(electro magnetic resonance) 시트(또는 EMR 필름)를 포함할 수 있다. 하나의 EMR 시트에는 전자 펜의 위치를 검출하기 위한 복수의 x축 채널들 및 복수의 y축 채널들이 배치될 수 있다. 예를 들면, 디지타이저는 플렉서블(flexible) 디스플레이 또는 폴더블(foldable) 디스플레이와 일체형으로 배치되거나, 또는 플렉서블 디스플레이 또는 폴더블 디스플레이와 인접하여 배치될 수 있다. 예를 들면, z축 방 향(예: 도 2a의 z축 방향)에서 디스플레이(예: 도 2a의 제1 디스플레이)(예: 도 3a의 플렉서블 디스 플레이)의 하부(예: 아래쪽)에 디지타이저가 배치될 수 있다. 예를 들면, 플렉서블 디스플레이 또는 폴더블 디스플레이에 디지타이저가 적용되는 경우, 디지타이저(46 0)는 하나의 EMR(electro magnetic resonance) 시트(또는 EMR 필름)을 포함할 수 있다. 하나의 EMR 시트에는전자 펜의 위치를 검출하기 위한 복수의 x축 채널들 및 복수의 y축 채널들이 배치될 수 있다. 예를 들면, 플렉서블 디스플레이 또는 폴더블 디스플레이에 디지타이저가 적용되는 경우, 디지타이저(46 0)는 복수의 EMR(electro magnetic resonance) 시트들(또는 EMR 필름들)을 포함할 수 있다. 복수의 EMR 시트들 에는 전자 펜의 위치를 검출하기 위한 복수의 x축 채널들 및 복수의 y축 채널들이 배치될 수 있다. 도 5a는 전자 펜(예: 스타일러스 펜)의 1차 공진 방법을 나타내는 도면이다. 도 5b는 전자 펜(예: 스타일러스 펜)의 1차 공진에 따른 전자 장치의 2차 공진 방법을 나타내는 도면이다. 도 5a 및 도 5b를 참조하면, 본 개시의 다양한 실시 예들에 따른 전자 장치(예: 도 1의 전자 장치, 도 2a 의 전자 장치, 도 3a의 전자 장치)는, 디스플레이(예: 도 2a의 제1 디스플레이)(예: 도 3a의 플렉서블 디스플레이), 디지타이저(예: 도 4의 디지타이저), 디지타이저 구동부(예: 도 4 의 디지타이저 구동부), 및 전자 펜(예: 스타일러스 펜)을 포함할 수 있다. 일 실시 예에 따르면, z축 방향을 기준으로 디스플레이의 하부(예: 아래)에 디지타이저가 배치될 수 있다. 디지타이저를 이용하여 전자 펜(예: 스타일러스 펜)의 입력 및 위치를 검출할 수 있다. 일 실시 예에 따르면, 전자 펜(예: 스타일러스 펜)은 공진을 발생시키기 위한 공진 회로(510, 520)를 포함 할 수 있다. 공진 회로(510, 520)는 자성체 코어(예: 페라이트 코어) 및 자성체 코어를 감싸도록 배 치된 코일(예: 전자기 공명(유도)(electro-magnetic resonance) 동작을 위한 코일 또는 인덕터)을 포함할 수 있다. 또한, 공진 회로(510, 520)는 미도시된 커패시터를 더 포함할 수 있다. 예를 들면, 프로세서(예: 도 1의 프로세서)는 디지타이저 구동부의 동작을 제어할 수 있다. 디지타이 저 구동부는 프로세서의 제어에 기초하여 디지타이저에 전류를 공급할 수 있다. 디지타이저 구 동부로부터 디지타이저에 전류가 공급되어 전자기 필드(EM(electro magnetic) field)가 생성될 수 있다. 전자기 필드를 전자 펜(예: 스타일러스 펜)으로 전달하여 1차 공진(resonance)이 유도되어 1차 공진 신호가 생성될 수 있다. 예를 들면, 디지타이저에 공급되는 전류를 차단하면, 전자 펜(예: 스타일러스 펜)에 유도된 1차 공진 신호가 일정 시간동안 유지되다가 점차 감쇄할 수 있다. 전자 펜(예: 스타일러스 펜)에 유도된 후 감쇄하 여 잔존하는 1차 공진 신호에 의해서 디지타이저에 2차 공진이 유도되어 2차 공진 신호가 생성될 수 있다. 디지타이저 구동부는 2차 공진 신호에 의해 유도된 전류(or 전압)을 측정하여, 전자 펜(예: 스타일러 스 펜)의 좌표(예: 위치)를 검출할 수 있다. 디지타이저 구동부는 전자 펜(예: 스타일러스 펜)의 좌 표(예: 위치)에 대한 정보를 프로세서에 제공할 수 있다. 예를 들면, 디스플레이의 상면에 커버 윈도우(예: 보호 필름)이 배치됨으로, 전자 펜(예: 스타 일러스 펜)이 디스플레이의 상면에 직접 맞닿지는 않을 수 있다. 전자 펜(예: 스타일러스 펜)이 디지 타이저에 근접하면 전자기 유도에 의한 공진이 발생하여, 전자 펜(예: 스타일러스 펜)의 좌표(예: 위 치)를 검출할 수 있다. 예를 들면, 전자 펜(예: 스타일러스 펜)은 디지타이저와의 상호 작용(예: 전자기 유도)을 통해 전류 를 생성하고, 생성한 전류를 이용하여 자기장을 형성할 수 있다. 공진 회로(510, 520)는 사용자의 조작 상태에 따라 전자기장의 세기 또는 주파수를 변경시키는데 이용될 수 있다. 예를 들어, 공진 회로(510, 520)는 호버링 입력, 드로잉 입력, 버튼 입력 또는 이레이징 입력을 인식하기 위한 다양한 주파수를 제공할 수 있다. 예를 들 어, 공진 회로(510, 520)는 복수 개의 커패시터의 연결 조합에 따라 다양한 공진 주파수를 제공할 수 있거나, 가변 인덕터, 및/또는 가변 커패시터에 기반하여 다양한 공진 주파수를 제공할 수도 있다. 예를 들면, 전자 펜(예: 스타일러스 펜)이 디지타이저에 접근하게 되면 디지타이저의 채널들 에 전자기 유도 현상이 일어나고, 전자 펜(예: 스타일러스 펜)의 공진 회로(510, 520)는 전류를 발생 시킬 수 있다. 전자 펜(예: 스타일러스 펜)의 공진 회로(510, 520)는 발생한 전류를 이용하여 자기장을 형 성할 수 있다. 예를 들면, 디지타이저 구동부는 전자 펜(예: 스타일러스 펜)으로부터 디지타이저로 인가되는 자기장의 강도를 전 영역에 걸쳐 스캔하여 전자 펜(예: 스타일러스 펜)의 좌표(예: 위치)를 검출할 수 있 다. 예를 들면, 디지타이저 구동부는 검출한 전자 펜의 좌표(예: 위치) 정보를 프로세서(예: 도 1의 프로 세서)에 제공할 수 있다. 프로세서는 전자 펜의 좌표(예: 위치) 정보에 기초하여 디스플레이에 전자 펜의 좌표(예: 위치)가 표시되도록 할 수 있다. 일 실시 예에 따르면, 디지타이저의 위에 전자 펜(예: 스타일러스 펜)이 위치할 경우, 전자 펜 (예: 스타일러스 펜)의 자성체 코어에서 발생한 자기장이 디지타이저로 유도될 수 있다. 디지타이저 의 외부에 자성체가 없는 경우 디지타이저의 자성체층과 전자 펜(예: 스타일러스 펜(stylus pen))은 폐루프를 형성할 수 있다. 일 실시 예에 따르면, 디지타이저는 코일 어레이가 배치된 연성회로기판층, 자성층(magnetic layer), 및 도전층(예: 도전성 플레이트)을 포함할 수 있다. 예를 들면, 연성회로기판층의 하부에 자성층이 배치되고, 자성 층의 하부에 도전층(예: 도전성 플레이트)이 배치될 수 있다. 전자 장치(예: 도 2a의 전자 장치, 3a의 전 자 장치)의 접힘과 펼침이 원활히 이루어지도록, 디지타이저는 폴딩 축을 기준으로 서로 이격된 제1 디지타이저 부분 및 제2 디지타이저 부분을 포함할 수 있다. 일 실시 예에 따르면, 자성층은 연성회로기판층의 아래에 배치되어 자기장이 통과할 수 있는 경로를 형성하고, 자기장을 차폐할 수 있다. 도전층은 전자기적인 평탄화 역할을 하며, 노이즈를 차단하고 프로세서(예: 어플리케 이션 프로세서)와 전자 부품들이 배치된 인쇄회로기판(예: PBA(printed board assembly), PCB(printed circuit board), FPCB(flexible printed circuit board))에서 발생하는 열을 방열할 수 있다. 전자 펜(예: 도 5a 및 도 5b의 전자 펜)이 디지타이저의 전자기장에 접근하게 되면 전자기 유도 현상이 일어나고, 전자 펜 의 자기장이 연성회로기판층에 배치된 코일 어레이에 유도될 수 있다. 전자 펜과 디지타이저의 전자기 유도에 의해 전자 펜의 좌표(예: 위치)를 검출할 수 있다. 예를 들면, 전자 장치(200, 300)가 덤벨 형태의 폴딩 구조를 가지는 경우, 분리형의 디지타이저를 적용하여도 밴딩 영역에서 정방향 벤딩 및 역방향 벤딩 구간이 발생할 수 있다. 밴딩 영역에서 전자 펜의 특성이 떨어 질 수 있다. 전자 장치(200, 300)의 밴딩 영역에 대응되는 도전층(예: 도전성 플레이트)의 일부를 제거하는 경 우, 자성층의 영향이 커져 전자 펜의 신호가 불균일 해질 수 있다. 또한, 전자 펜을 기울였을 때 특 성 변화가 커질 수 있다. 도 6은 본 개시의 일 실시 예에 따른 전자 장치를 나타내는 것으로, 전자 장치의 펼침 상태를 나타내는 도면이 다. 도 7은 도 6에 도시된 전자 장치의 접힘 상태를 나타내는 도면이다. 도 6 및 도 7을 참조하면, 본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치, 도 2a의 전자 장치, 도 3a의 전자 장치)는, 디스플레이 모듈, 브라켓, 자성 부품, 디지타이저 , 힌지 플레이트, 힌지 구조, 및 힌지 커버(예: 힌지 하우징)를 포함할 수 있다. 예를 들 면, 디스플레이 모듈은, 디스플레이(예: 플렉서블 디스플레이)(예: 도 2a의 제1 디스플레이, 도 3a의 플렉서블 디스플레이, 도 4의 디스플레이), 플렉서블 플레이트(예: 디스플레이 지지 부재, 레티스 지지 부재, 레티스 플레이트), 연성회로기판(630, FPCB: flexible printed circuit board), 및 인쇄회 로기판(640, PCB: printed circuit board)을 포함할 수 있다. 예를 들면, 힌지 구조가 자성을 가지는 경우, 힌지 구조와 디지타이저의 사이에 차폐 부재가 더 배치될 수 있다. 힌지 구조가 자성을 가지는 경우, 힌지 구조는 자성을 가지는 스테인리스 스틸을 포 함할 수 있다. 예를 들면, 브라켓은, 디스플레이 모듈의 적어도 일부에 접착 부재를 통해 접착(또는 부착)되어, 디 스플레이 모듈을 지지할 수 있다. 브라켓은 디스플레이 모듈의 적어도 일부(예: 인쇄 회로 기판 )를 수용할 수 있는 리세스를 포함할 수 있다. 예를 들면, 디스플레이(예: 플렉서블 디스플레이)는 연성회로기판(630, FPCB)을 통해 인쇄회로기판(640, PCB)과 전기적으로 연결될 수 있다. 예를 들면, 디지타이저는 연성회로기판을 통해 디지타이저 구동부(예: 도 4의 디지타이저 구동부)와 전기적으로 연결될 수 있다. 예를 들면, 인쇄회로기판(640, PCB)은 프로세서(예: 도 1의 프로세서), 메모리(예: 도 1의 메모리), 디스플레이 드라이버 IC(예: 도 4의 디스플레이 드라이버 IC), 및 디지타이저 구동부(예: 도 4의 디지타이 저 구동부)를 포함할 수 있다. 일 실시 예에 따르면, 전자 장치가 접혀지는 경우에 접힘(예: 폴딩) 상태의 고정을 위해서 브라켓의 양측에 자성 부품이 배치될 수 있다. 브라켓의 양측의 적어도 일부분에 홈 또는 홀이 형성되고, 양측에 형성된 홈 또는 홀에 자성 부품이 배치될 수 있다. 일 실시 예에 따르면, 밴딩 영역에 대응하도록 힌지 플레이트, 및 힌지 구조가 배치될 수 있다. 힌지 구조는 힌지 커버에 의해서 외부에서 보았을 때 가려질 수 있다. 예를 들면, 힌지 구조에 의해서 전자 장치는 인 폴딩 방식 및/또는 아웃 폴딩 방식으로, 접히고 펼쳐질 수 있다. 일 실시 예에 따르면, 힌지 플레이트는 제1 하우징 부분(예: 도 2a의 제1 하우징, 도 3a의 제1 하우 징)에 연결되는 제1 힌지 플레이트 부분, 제2 하우징 부분(예: 도 2a의 제2 하우징, 도 3a의 제2 하우징)에 연결되는 제2 힌지 플레이트 부분을 포함할 수 있다. 예를 들면, 전자 장치의 접힘 시, 제1 힌지 플레이트 부분과 제2 힌지 플레이트 부분은 폴딩 축(F)을 기준으로 분리되도록 배치될 수 있다. 일 실시 예에 따르면, 힌지 커버는 힌지 구조의 적어도 일부에 접착(또는 부착)되어, 힌지 구조(69 0)를 지지할 수 있다. 일 실시 예에 따르면, 힌지 커버는 힌지 플레이트를 포함할 수 있다. 예를 들면, 힌지 플레이트(68 0)는, 전자 장치가 접혀지거나 펼쳐짐에 따라 슬라이딩될 수 있도록 브라켓의 양측에 인접하여 배치 되거나, 브라켓의 양측에 연결될 수 있다. 일 실시 예에 따르면, 힌지 구조는 브라켓의 양측에 고정 부재(미도시)를 통해 연결되거나, 다른 회 전 부재(미도시)를 통해 연결될 수 있다. 일 실시 예에 따르면, 전자 장치의 폴더블 하우징은 힌지 커버(예: 힌지 하우징)의 제1 측에 연결된 제1 하우징 부분(예: 도 2a의 제1 하우징, 도 3a의 제1 하우징), 및 힌지 커버(예: 힌지 하우징)의 제2 측에 연결된 제2 하우징 부분(예: 도 2a의 제2 하우징, 도 3a의 제2 하우징)을 포함할 수 있다. 일 실시 예에 따르면, 전자 장치의 힌지 구조는 힌지 커버(예: 힌지 하우징)에 적어도 일부가 안착되고, 디지타이저의 하부(예: 아래쪽)에 배치될 수 있다. 일 실시 예에 따르면, 디지타이저는 연성회로기판층, 제1 자성층(662, first magnetic layer MMP1), 도전층(예: 도전성 플레이트), 및 제2 자성층(664, second magnetic layer, MMP2)을 포함할 수 있다. 예 를 들면, 연성회로기판층의 하부에 제1 자성층 및 제2 자성층이 배치될 수 있다. 제1 자성층 의 하부에 도전층(예: 도전성 플레이트)이 배치될 수 있다. 예를 들면, 제1 자성층과 제2 자성층은 마그네틱 메탈 파우더(MMP: magnetic metal powder)로 형성 될 수 있다. 이에 한정되지 않고, 제1 자성층과 제2 자성층은 자성을 가지는 실리콘, 알루미늄, 코발 트, 니켈, 페라이트(예: MnZn 페라이트), 철, 규소강, 퍼멀로이, 연철, 강철, 또는 순철을 포함할 수 있다. 제1 자성층과 제2 자성층은 자성을 가지는 코발트, 니켈, 페라이트(예: MnZn 페라이트), 철, 규소강, 퍼 멀로이, 연철, 강철, 또는 순철의 단일 물질 또는 자성을 가지는 물질들을 포함하는 합성 물질로 형성될 수 있 다. 예를 들면, 코발트는 약250u' 투자율을 가지며, 니켈은 약600u'의 투자율을 가지며, MnZn 페라이트는 약 2,000u'의 투자율을 가지며, 철은 약5,000u'의 투자율을 가지며, 규소강은 약7,000u'의 투자율을 가지며, 퍼멀 로이는 약8,000u'의 투자율을 가지며, 연철은 약200u'~5,000u'의 투자율을 가지며, 강철은 약5,000u'~20,000 u'의 투자율을 가지며, 순철은 약20,000u'의 투자율을 가질 수 있다. 일 실시 예에 따르면, 디지타이저의 연성회로기판층은 코일 어레이를 포함할 수 있다. 디지타이저 의 연성회로기판층은 약50㎛~300㎛의 두께로 형성될 수 있다. 디지타이저의 도전층(예: 도 전성 플레이트)은 약5㎛~200㎛의 두께로 형성될 수 있다. 예를 들면, 도전층(예: 도전성 플레이트)은 도전 성 금속 물질(예: 알루미늄, 스테인레스, 동합금)으로 형성될 수 있다. 일 실시 예에 따르면, 제1 자성층 및 제2 자성층은 연성회로기판층의 아래에 배치되어 자기장이 통과할 수 있는 경로를 형성하고, 자기장을 차폐할 수 있다. 도전층은 전자기적인 평탄화 역할을 하며, 노 이즈를 차단하고 디스플레이 모듈과 디지타이저에서 발생하는 열을 방열할 수 있다. 전자 펜이 디지타이저의 전자기장에 접근하게 되면 전자기 유도 현상이 일어나고, 전자 펜의 자기장이 연성회로 기판층에 배치된 코일 어레이에 유도될 수 있다. 전자 펜과 디지타이저의 전자기 유도에 의해 전자 펜의 좌표(예: 위치)를 검출할 수 있다. 전자 장치가 덤벨 형태의 폴딩 구조를 가지는 경우, 분리형의 디지타이저를 적용하여도 밴딩 영역 에서 정방향 벤딩 및 역방향 벤딩 구간이 발생할 수 있다. 일 실시 예에 따르면, 디스플레이(예: 플렉서블 디스플레이)의 하부에 플렉서블 플레이트(예: 레티스 플레이트)가 배치될 수 있다. 디스플레이(예: 플렉서블 디스플레이)의 하부에 배치된 플렉서블 플레이트 (예: 레티스 플레이트)에 의해서 디스플레이(예: 플렉서블 디스플레이)가 지지될 수 있다. 전자 장치 의 접힘(예: 폴딩) 시, 폴딩 축(F)을 기준으로 디스플레이(예: 플렉서블 디스플레이)의 접힘과 펼침 이 원활이 이루어지고, 디스플레이(예: 플렉서블 디스플레이)가 지지될 수 있도록 플렉서블 플레이트 (예: 레티스 플레이트)는 레티스 부분(예: 레티스 영역)을 포함할 수 있다. 예를 들면, 레티스 부분 의 폭은 8㎜~12㎜일 수 있다. 예를 들면, 레티스 부분의 폭은 코일 어레이가 배치된 연성회로기판층 의 간격(w1)(예: 이격 거리)보다 클 수 있다. 예를 들면, 레티스 부분의 폭은 도전층(예: 도전 성 플레이트)의 간격(w2)(예: 이격 거리)보다 작을 수 있다. 예를 들면, 레티스 부분의 폭은 제2 자성층 의 간격(w2)(예: 이격 거리)와 실질적으로 동일하거나, 또는 제2 자성층의 간격(w2)(예: 이격 거리) 보다 클 수 있다. 일 실시 예에 따르면, 플렉서블 플레이트(예: 레티스 플레이트)의 레티스 부분에 의해서 전자 장치 의 접힘과 펼침 동작이 안정적으로 이루어질 수 있다. 일 실시 예에 따르면, 플렉서블 플레이트는 탄 소섬유 강화 플라스틱(Carbon fiber reinforced plastic; CFRP), 유리섬유 강화 플라스틱(glass fiber reinforced plastics; GFRP), 또는 스테인리스 스틸(stainless steel)로 구성될 수 있다. 플렉서블 플레이트 (예: 레티스 플레이트)는 전자 장치의 접힘과 펼침 시, 스트레스와 압력을 보다 고르게 분산시켜, 사용자 에게 보다 부드러운 접고 펴는 경험을 제공할 뿐만 아니라 향상된 내구성 및 향상된 사용자 경험과 같은 다른 이점을 제공할 수 있다. 일 실시 예에 따르면, 디스플레이는 보호층을 포함하여, 약50㎛~800㎛의 두께로 형성될 수 있다. 플렉서블 플레이트는 약100㎛~500㎛의 두께로 형성될 수 있다. 일 실시 예에 따르면, 플렉서블 플레이트(예: 레티스 플레이트)의 하부에 디지타이저가 배치될 수 있 다. 예를 들면, 전자 장치의 접힘과 펼침이 원활히 이루어지도록, 디지타이저는 폴딩 축(F)을 기준으로 서로 이격된 제1 디지타이저 부분 및 제2 디지타이저 부분을 포함할 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향(예: 도 5a의 z축 방향)으로 보여질 때, 연성회로기판층과 도전층(예: 도전성 플레이트) 사이에 제1 자성층(662, MMP1), 및 제2 자성층(664, MMP2)이 배치될 수 있다. 예를 들면, 연성회로기판층의 하부에 제1 자성층(662, MMP1)이 배치될 수 있다. 제1 자성층(662, MMP1)은 연성회로기판층의 적어도 일부와 중첩되도록 배치될 수 있다. 예를 들면, 연성회로기판층의 하부에 제2 자성층(664, MMP2)이 배치될 수 있다. 제2 자성층(664, MMP2)은 연성회로기판층의 적어도 일부와 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(662, MMP1)과 제2 자성층(664, MMP2)은 연성회로기판층의 하부에서 평행 하게 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(662, MMP1)의 하부에 도전층(예: 도전성 플레이트)이 배치될 수 있다. 도전층(예: 도전성 플레이트)은 제1 자성층(662, MMP1)과 중첩되게 배치될 수 있다. 예를 들면, 전자 장 치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제1 자성 층(662, MMP1)과 도전층(예: 도전성 플레이트)은 실질적으로(substantially) 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제1 자성층(662, MMP1)과 제2 자성층(664, MMP2)은 중첩되지 않도록 배치될 수 있다. 일 실시 예에 따르면, 도전층(예: 도전성 플레이트)은 제2 자성층(664, MMP2)과 중첩되지 않도록 배치될 수 있다. 일 실시 예에 따르면, 연성회로기판층은 폴딩 축(F)을 따라서 서로 이격되는 제1 연성회로기판 부분(661 1)과 제2 연성회로기판 부분을 포함할 수 있다. 일 실시 예에 따르면, 도전층(예: 도전성 플레이트)은 폴딩 축(F)을 따라서 서로 이격되는 제1 도전층 부 분과 제2 도전층 부분을 포함할 수 있다. 일 실시 예에 따르면, 제2 자성층(664, MMP2)은 폴딩 축(F)을 따라서 서로 이격되는 제3 자성 부분과 제4 자성 부분을 포함할 수 있다. 일 실시 예에 따르면, 제1 자성층(662, MMP1)은 폴딩 축(F)을 따라서 서로 이격되는 제1 자성 부분과 제2 자성 부분을 포함할 수 있다. 제1 자성층(662, MMP1)과 평행한 방향에서, 제2 자성층(664, MMP2)은 제1 자성층(662, MMP1)의 제1 자성 부분과 제2 자성 부분 사이에 배치될 수 있다. 일 실시 예에 따르면, 연성회로기판층의 제1 연성회로기판 부분의 적어도 일부와 제1 자성층(662, MMP1)의 제1 자성 부분이 중첩되도록 배치될 수 있다. 제1 자성층(662, MMP1)의 제1 자성 부분과 도전층(예: 도전성 플레이트)의 제1 도전층 부분이 중첩되도록 배치될 수 있다. 예를 들면, 연성회 로기판층의 제2 연성회로기판 부분의 적어도 일부와 제1 자성층(662, MMP1)의 제2 자성 부분 이 중첩되도록 배치될 수 있다. 제1 자성층(662, MMP1)의 제2 자성 부분과 도전층(예: 도전성 플레 이트)의 제2 도전층 부분이 중첩되도록 배치될 수 있다. 예를 들면, 연성회로기판층의 제1 연성회로 기판 부분의 적어도 일부와 제2 자성층(664, MMP2)의 제3 자성 부분이 중첩되도록 배치될 수 있다. 연성회로기판층의 제2 연성회로기판 부분의 적어도 일부와 제2 자성층(664, MMP2)의 제4 자성 부분 이 중첩되도록 배치될 수 있다. 예를 들면, 평행한 방향에서 제1 자성층(662, MMP1)의 제1 자성 부분 과 인접하도록 제2 자성층(664, MMP2)의 제3 자성 부분이 배치될 수 있다. 평행한 방향에서 제1 자 성층(662, MMP1)의 제2 자성 부분과 인접하도록 제2 자성층(664, MMP2)의 제4 자성 부분이 배치될 수 있다. 일 실시 예에 따르면, 디지타이저의 연성회로기판층은 약50㎛~300㎛의 두께로 형성될 수 있다. 디지 타이저의 제1 자성층(662, MMP1)은 약10㎛~100㎛의 두께로 형성될 수 있다. 디지타이저의 제2 자성층 (664, MMP2)은 약10㎛~100㎛의 두께로 형성될 수 있다. 디지타이저의 도전층(예: 도전성 플레이트) 은 약5㎛~200㎛의 두께로 형성될 수 있다. 예를 들면, 도전층(예: 도전성 플레이트)은 도전성 금속 물질(예: 알루미늄, 스테인레스, 동합금)으로 형 성될 수 있다. 예를 들면, 제1 자성층(662, MMP1)과 제2 자성층(664, MMP2)은 실질적으로 동일한 두께로 형성될 수 있다. 이에 한정되지 않고, 제1 자성층(662, MMP1)과 제2 자성층(664, MMP2)은 서로 다른 두께로 형성될 수 있다. 이 경우, 제1 자성층(662, MMP1)은 제1 두께로 형성되고, 제2 자성층(664, MMP2)은 제1 두께보다 얇은 제2 두께로 형성될 수 있다. 일 실시 예에 따르면, 연성회로기판층의 제1 연성회로기판 부분과 제2 연성회로기판 부분은 제1 간격(w1)(예: 이격 거리)을 두고 이격되어 배치될 수 있다. 예를 들면, 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)은 제1 도전층 부분 과 제2 도전층 부분의 제2 간격(w2)보다 작을 수 있다. 예를 들면, 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)은 제1 도전층 부분과 제2 도전층 부분의 제2 간격 (w2)과 실질적으로 동일할 수 있다. 이에 한정되지 않고, 제1 연성회로기판 부분과 제2 연성회로기판 부 분의 제1 간격(w1)이 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)보다 더 클 수도 있 다. 예를 들면, 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)은 제3 자성층 부분 과 제4 자성층 부분의 제3 간격(w3)보다 작을 수 있다. 예를 들면, 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)은 제3 자성층 부분과 제4 자성층 부분의 제3 간격 (w3)과 실질적으로 동일할 수 있다. 이에 한정되지 않고, 제1 연성회로기판 부분과 제2 연성회로기판 부 분의 제1 간격(w1)이 제3 자성층 부분과 제4 자성층 부분의 제3 간격(w3)보다 더 클 수도 있 다. 예들 들면, 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)은 0~3㎜일 수 있다. 예를 들면, 제1 연성회로기판 부분과 제2 연성회로기판 부분이 맞닿게 배치되는 경우, 제1 연성회 로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)은 실질적으로 '0'이 될 수 있다. 예를 들면, 제1 연성회로기판 부분과 제2 연성회로기판 부분이 분리되는 경우, 제1 연성회로기판 부분과제2 연성회로기판 부분의 제1 간격(w1)은 3㎜ 이하가 될 수 있다. 예를 들면, 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)은 8㎜~12㎜일 수 있다. 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)이 8㎜~12㎜로 형성되는 경 우, 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)보다 작거나, 또는 실질적으로 동일할 수 있다. 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)이 8㎜~12㎜로 형성되는 경 우, 제3 자성층 부분과 제4 자성층 부분의 제3 간격(w3)보다 작거나, 또는 실질적으로 동일할 수 있다. 일 실시 예에 따르면, 도전층(예: 도전성 플레이트)은 서로 이격된 제1 도전층 부분과 제2 도전층 부분을 포함할 수 있다. 전자 장치의 밴딩 특성을 향상시키기 위해 도전층(예: 도전성 플레이 트)의 일부가 제거될 수 있다. 예를 들면, 밴딩 영역과 대응하는 도전층(예: 도전성 플레이트)의 일 부분이 제거될 수 있다. 예를 들면, 도전층(예: 도전성 플레이트)의 일부가 제어되어 제1 도전층 부분 과 제2 도전층 부분이 제2 간격(w2)을 두고 이격될 수 있다. 예를 들면, 제1 도전층 부분과 제2 도전층 부분은 제1 간격(w1)과 실질적으로 동일한 제2 간격(w2)을 두고 배치될 수 있다. 예를 들면, 제1 도전층 부분과 제2 도전층 부분은 제1 간격(w1)보다 큰 제2 간격(w2)을 두고 배치될 수 있다. 예를 들면, 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)은 10㎜~30㎜일 수 있다.일 실시 예 에 따르면, 제1 자성층(662, MMP1)은 서로 이격된 제1 자성층 부분과 제2 자성층 부분을 포함할 수 있다. 일 실시 예에 따르면, 제1 자성층(662, MMP1)의 제1 자성층 부분과 제2 자성층 부분은 제1 간격 (w1)과 실질적으로 동일한 제2 간격(w2)을 두고 배치될 수 있다. 예를 들면, 제1 자성층(662, MMP1)의 제1 자성 층 부분과 제2 자성층 부분은 제1 간격(w1)보다 큰 제2 간격(w2)을 두고 배치될 수 있다. 예를 들 면, 제1 자성층(662, MMP1)의 제1 자성층 부분과 제2 자성층 부분의 제2 간격(w2)은 제1 간격(w1) 보다 클 수 있다. 예를 들면, 제1 자성층(662, MMP1)의 제1 자성층 부분과 제2 자성층 부분의 제2 간격(w2)은 제3 간격(w3) 보다 클 수 있다. 이에 한정되지 않고, 제1 자성층 부분과 제2 자성층 부분 의 제2 간격(w2)은 제1 간격(w1) 또는 제3 간격(w3)보다 작을 수도 있다. 예를 들면, 제1 자성층 부분과 제2 자성층 부분은 힌지 구조에 맞게 서로 이격될 수 있으며, 제1 자성층 부분과 제2 자성층 부분은 10㎜~30㎜의 간격을 두고 배치될 수 있다.일 실시 예에 따르 면, 제1 자성층(662, MMP1)의 전체와 중첩되도록 도전층이 배치될 수 있다. 예를 들면, 제1 자성층(662, MMP1)의 제1 자성층 부분과 도전층의 제1 도전층 부분이 중첩되도록 배치될 수 있다. 예를 들 면, 제1 자성층(662, MMP1)의 제2 자성층 부분과 도전층의 제2 도전층 부분이 중첩되도록 배 치될 수 있다. 일 실시 예에 따르면, 제1 자성층 부분과 제2 자성층 부분 사이에 제2 자성층(664, MMP2)이 배치될 수 있다. 일 실시 예에 따르면, 제2 자성층(664, MMP2)은 서로 이격된 제3 자성층 부분과 제4 자성층 부분을 포함할 수 있다. 제2 자성층(664, MMP2)의 제3 자성층 부분과 제4 자성층 부분은 제3 간격(w3)을 두고 이격되어 배치될 수 있다. 제3 자성층 부분과 제4 자성층 부분의 제3 간격(w3)은 10㎜~30㎜일 수 있다. 예를 들면, 제3 자성층 부분과 제4 자성층 부분의 제3 간격(w3)은 제1 자성층 부분과 제2 자 성층 부분의 제1 간격(w1)과 실질적으로 동일할 수 있다. 예를 들면, 제3 자성층 부분과 제4 자성 층 부분의 제3 간격(w3)은, 제1 자성층 부분과 제2 자성층 부분의 제1 간격(w1)보다 작을 수 있다. 예를 들면, 제3 자성층 부분과 제4 자성층 부분의 제3 간격(w3)은, 제1 자성층 부분과 제2 자성층 부분의 제1 간격(w1)보다 클 수 있다. 예를 들면, 제3 자성층 부분과 제4 자성층 부분의 제3 간격(w3)은 제1 도전층 부분과 제2 도 전층 부분의 제2 간격(w2)과 실질적으로 동일할 수 있다. 예를 들면, 제3 자성층 부분과 제4 자성 층 부분의 제3 간격(w3)은 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)보다 작을 수 있다. 예를 들면, 제3 자성층 부분과 제4 자성층 부분의 제3 간격(w3)은 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)보다 클 수 있다. 일 실시 예에 따르면, 제1 자성층(662, MMP1)의 적어도 일부와 제2 자성층(664, MMP2)의 적어도 일부는 서로 접 촉되도록(예: 맞닿도록) 배치될 수 있다. 예를 들면, 제1 자성층(662, MMP)의 제1 자성층 부분과 제2 자 성층(664, MMP2)의 제3 자성층 부분이 서로 접촉되도록(예: 맞닿도록) 배치될 수 있다. 예를 들면, 제1 자성층(662, MMP)의 제2 자성층 부분과 제2 자성층(664, MMP2)의 제4 자성층 부분이 서로 접촉되 도록(예: 맞닿도록) 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(662, MMP1)과 제2 자성층(664, MMP2)은 서로 이격되어 배치될 수 있다. 예를 들면, 제1 자성층(662, MMP)의 제1 자성층 부분과 제2 자성층(664, MMP2)의 제3 자성층 부분이 일 정 간격을 두고 이격되어 배치될 수 있다. 예를 들면, 제1 자성층(662, MMP)의 제2 자성층 부분과 제2 자 성층(664, MMP2)의 제4 자성층 부분이 일정 간격을 두고 이격되어 배치될 수 있다. 일 실시 예에 따르면, 힌지 플레이트는 제2 간격(w2)을 실질적으로 가릴 수 있도록, 9㎜~12㎜의 폭으로 형 성될 수 있다. 예를 들면, 힌지 플레이트는 제2 간격(w2)의 전체 또는 일부를 가리도록 배치될 수 있다. 이에 한정되지 않고, 힌지 플레이트는 제2 간격(w2)과 실질적으로 동일하거나, 또는 제2 간격(w2)보다 큰 폭을 가지도록 형성될 수 있다. 일 실시 예에 따르면, 제1 자성층(662, MMP1)은 제1 성능 계수를 가지도록 형성될 수 있다. 예를 들면, 제1 자 성층(662, MMP1)은 제1 투자율을 가지는 물질로 제1 두께를 가지도록 형성되어 제1 성능 계수를 가질 수 있다. 예를 들면, 제1 자성층(662, MMP1)은 30㎛~60㎛의 두께로 형성될 수 있다. 예를 들면, 제1 자성층(662, MMP1)의 투자율은 약95u'일 수 있다. 일 실시 예에 따르면, 제2 자성층(664, MMP2)은 제1 성능 계수보다 낮은 제2 성능 계수를 가지도록 형성될 수 있다. 예를 들면, 제2 자성층(664, MMP2)은 제1 투자율보다 낮은 제2 투자율을 가지는 물질로 제1 두께(예: 30 ㎛~60㎛)와 실질적으로 동일하거나, 또는 제1 두께(예: 30㎛~60㎛)보다 얇은 제2 두께를 가지도록 형성되어 제2 성능 계수를 가질 수 있다. 예를 들면, 제2 자성층(664, MMP2)은 20㎛~30㎛의 두께로 형성될 수 있다. 예를 들 면, 제2 자성층(664, MMP2)은 제1 자성층(662, MMP1)의 투자율(예: 약95u')보다 낮은 투자율을 가질 수 있다. 예를 들면, 제2 자성층(664, MMP2)의 투자율은 약60u'일 수 있다. 예를 들면, 제2 자성층(664, MMP2)은 제1 자성층(662, MMP1)의 제1 투자율보다 낮은 제2 투자율을 가지는 물질 로 형성되고, 제1 자성층(662, MMP1)의 제1 두께와 실질적으로 동일한 두께로 형성되어 제2 성능 계수를 가질 수 있다. 예를 들면, 제2 자성층(664, MMP2)은 제1 자성층(662, MMP1)과 실질적으로 동일한 제1 투자율을 가지는 물질로 형성되고, 제1 자성층(662, MMP1)의 제1 두께보다 얇은 제2 두께를 가지도록 형성되어 제2 성능 계수를 가질 수 있다. 예를 들면, 제2 자성층(664, MMP2)은 제1 자성층(662, MMP1)의 제1 투자율보다 낮은 제2 투자율을 가지는 물질 로 형성되고, 제1 자성층(662, MMP1)의 제1 두께보다 얇은 제2 두께를 가지도록 형성되어 제2 성능 계수를 가질 수 있다. 일 실시 예에 따르면, 밴딩 영역과 대응하는 부분에 레티스 부분(예: 레티스 영역)이 배치될 수 있다. 예를 들면, 레티스 부분(예: 레티스 영역)은 밴딩 영역과 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 제2 자성층(664, MMP2)의 적어도 일부는 레티스 부분(예: 레티스 영역)과 중첩되도 록 배치될 수 있다. 예를 들면, 제2 자성층(664, MMP2)은 레티스 부분(예: 레티스 영역)의 전체와 중첩되 도록 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층과 레티스 부분(예: 레티스 영역)은 중첩되지 않도록 배치될 수 있 다. 본 개시의 디지타이저는 폴더블 전자 장치뿐만 아니라 슬라이더블 전자 장치 또는 롤러블 전자 장치에도 적용될 수 있다. 본 개시에서는 인(in) 폴딩이 가능한 폴더블 전자 장치를 예로 들어 설명하고 있으나, 본 개시 에 따른 전자 장치가 인(in) 폴딩이 가능한 폴더블 전자 장치에 한정되는 것은 아니다. 예를 들어, 본 개 시에 따른 전자 장치는 아웃(out) 폴딩이 가능한 디스플레이를 포함하는 폴더블 전자 장치를 포함할 수 있 다. 본 개시에 따른 전자 장치는 인-아웃(in-out) 폴딩이 복수 회 가능한 디스플레이를 포함하는 멀티 폴 더블 전자 장치를 포함할 수 있다. 예를 들어, 본 개시에 따른 전자 장치는 하우징 간의 슬라이드 이동을 통해 확장 가능한 전자 장치와 같이, 일부 영역(예: 벤딩 영역 또는 폴딩 영역)이 벤딩, 또는 롤링이 가능한 플 렉서블 디스플레이를 포함하는 다양한 전자 장치를 포함할 수 있다.본 개시의 일 실시 예에 따른 전자 장치는 도전층(예: 도전성 플레이트)의 일부가 제거된 부분과 중 첩되도록 제2 자성층(664, MMP2)이 배치될 수 있다. 밴딩 영역과 대응하는 부분에서, 제1 자성층 부분 과 제2 자성층 부분 사이에 제2 자성층(664, MMP2)이 배치되어 도전층(예: 도전성 플레이트) 의 일부분의 제거로 인한 밴딩 영역에서의 특성 저하를 방지(또는 보상)할 수 있다. 도 8은 본 개시의 일 실시 예에 따른 전자 장치를 나타내는 것으로, 전자 장치의 펼침 상태를 나타내는 도면이 다. 도 9는 도 8에 도시된 전자 장치의 접힘 상태를 나타내는 도면이다. 도 8의 전자 장치는 도 6의 전자 장치와 적어도 일부 유사하거나, 전자 장치의 다른 실시예들을 더 포함할 수 있다. 도 8 및 도 9의 전자 장치를 설명함에 있어서 도 6 및 도 7의 전자 장치와 실질적으 로 동일한(또는 유사한) 구성의 상세한 설명은 생략될 수 있다. 도 8 및 도 9을 참조하면, 본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치, 도 2a의 전자 장치, 도 3a의 전자 장치, 도 6 및 도 7의 전자 장치)는, 디스플레이 모듈, 브라켓 , 자성 부품, 디지타이저, 힌지 플레이트, 힌지 구조, 및 힌지 커버(예: 힌지 하우징)를 포함할 수 있다. 예를 들면, 디스플레이 모듈은, 디스플레이(예: 플렉서블 디스플레이)(예: 도 2a의 제1 디스플레이, 도 3a의 플렉서블 디스플레이, 도 4의 디스플레이), 플렉서블 플레이트(예: 디스플레이 지지 부재, 레티스 지지 부재, 레티스 플레이트), 연성회로기판(630, FPCB: flexible printed circuit board), 및 인쇄회로기판(640, PCB: printed circuit board)을 포함할 수 있 다. 예를 들면, 힌지 구조가 자성을 가지는 경우, 힌지 구조와 디지타이저의 사이에 차폐 부재 가 더 배치될 수 있다. 힌지 구조가 자성을 가지는 경우, 힌지 구조는 자성을 가지는 스테인리스 스 틸을 포함할 수 있다. 예를 들면, 디스플레이(예: 플렉서블 디스플레이)는 연성회로기판(630, FPCB)을 통해 인쇄회로기판(640, PCB)과 전기적으로 연결될 수 있다. 예를 들면, 디지타이저는 연성회로기판을 통해 디지타이저 구동부(예: 도 4의 디지타이저 구동부)와 전기적으로 연결될 수 있다. 예를 들면, 인쇄회로기판(640, PCB)은 프로세서(예: 도 1의 프로세서), 메모리(예: 도 1의 메모리), 디스플레이 드라이버 IC(예: 도 4의 디스플레이 드라이버 IC), 및 디지타이저 구동부(예: 도 4의 디지타이 저 구동부)를 포함할 수 있다. 일 실시 예에 따르면, 전자 장치가 접혀지는 경우에 접힘(예: 폴딩) 상태의 고정을 위해서 브라켓의 양측에 자성 부품이 배치될 수 있다. 브라켓의 양측의 적어도 일부분에 홈 또는 홀이 형성되고, 양측 에 형성된 홈 또는 홀에 자성 부품이 배치될 수 있다. 일 실시 예에 따르면, 밴딩 영역에 대응하도록 힌지 플레이트, 및 힌지 구조가 배치될 수 있다. 힌지 구조는 힌지 커버에 의해서 외부에서 보았을 때 가려질 수 있다. 예를 들면, 힌지 구조에 의해서 전자 장치는 인 폴딩 방식 및/또는 아웃 폴딩 방식으로, 접히고 펼쳐질 수 있다.일 실시 예에 따르 면, 플렉서블 플레이트(예: 레티스 플레이트)의 하부에 디지타이저가 배치될 수 있다. 예를 들면, 전 자 장치의 접힘(예: 폴딩) 시, 폴딩 축(F)을 기준으로 디스플레이(예: 플렉서블 디스플레이)의 접힘 과 펼침이 원활이 이루어지고, 디스플레이(예: 플렉서블 디스플레이)가 지지될 수 있도록 플렉서블 플레이 트(예: 레티스 플레이트)는 레티스 부분(예: 레티스 영역)을 포함할 수 있다. 예를 들면, 레티스 부 분의 폭은 8㎜~12㎜일 수 있다. 예를 들면, 전자 장치의 접힘과 펼침이 원활히 이루어지도록, 디지타이저는 폴딩 축(F)을 기준으로 서로 이격된 제1 디지타이저 부분 및 제2 디지타이저 부분을 포함할 수 있다. 일 실시 예에 따르면, 디지타이저는 코일 어레이가 배치된 연성회로기판층, 제1 자성층(862, first magnetic layer, MMP1), 및 도전층(예: 도전성 플레이트), 제2 자성층(864, second magnetic layer, MMP2), 및 제3 자성층(865, third magnetic layer)을 포함할 수 있다. 예를 들면, 연성회로기판층의 하부에 제1 자성층, 제2 자성층, 및 제3 자성층이 배치될 수 있다. 제1 자성층의 하부에 도전층(예: 도전성 플레이트)이 배치될 수 있다. 제2 자성층, 및 제 3 자성층은 도전층보다 하부(예: 아래쪽)에 위치할 수 있다. 예를 들면, 제1 자성층, 제2 자성층, 및 제3 자성층은 마그네틱 메탈 파우더(MMP: magnetic metal powder)로 형성될 수 있다. 이에 한정되지 않고, 제1 자성층과 제2 자성층은 자성을 가지는 실 리콘, 알루미늄, 코발트, 니켈, 페라이트(예: MnZn 페라이트), 철, 규소강, 퍼멀로이, 연철, 강철, 또는 순철을 포함할 수 있다. 제1 자성층과 제2 자성층은 자성을 가지는 코발트, 니켈, 페라이트(예: MnZn 페라이 트), 철, 규소강, 퍼멀로이, 연철, 강철, 또는 순철의 단일 물질 또는 자성을 가지는 물질들을 포함하는 합성 물질로 형성될 수 있다. 일 실시 예에 따르면, 디지타이저의 연성회로기판층은 코일 어레이를 포함할 수 있다. 디지타이저 의 연성회로기판층은 약50㎛~300㎛의 두께로 형성될 수 있다. 디지타이저의 도전층(예: 도 전성 플레이트)은 약5㎛~200㎛의 두께로 형성될 수 있다. 예를 들면, 도전층(예: 도전성 플레이트)은 도전 성 금속 물질(예: 알루미늄, 스테인레스, 동합금)으로 형성될 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 연성회로기판층과 도전층(예: 도전성 플레이트) 사이에 제1 자성층(862, MMP1) 이 배치될 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제2 자성층(864, MMP2)은 제1 자성층(862, MMP1) 및 도전층(예: 도전성 플레이트)보 다 하부(예: 아래쪽)에 배치될 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제3 자성층은 제1 자성층(862, MMP1) 및 도전층(예: 도전성 플레이트)보다 하부 (예: 아래쪽)에 배치될 수 있다. 예를 들면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제3 자성층은 제2 자성층과 인접하게 배치될 수 있다. 예를 들면, 연성회로기판층의 하부에 제1 자성층(862, MMP1)이 배치될 수 있다. 제1 자성층(862, MMP1)은 연성회로기판층의 적어도 일부와 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제1 자성층(862, MMP1)과 제2 자성층(864, MMP2)은 서로 다른 위치에 배치될 수 있다. 예를 들면, 연성회로기판층과 힌지 플레이트 사이에 제2 자성층(864, MMP2) 및 제3 자성층이 배 치될 수 있다. 예를 들면, 제1 자성층(862, MMP1)은 연성회로기판층의 하부에서, 연성회로기판층과 실질적으로 맞닿 도록 배치될 수 있다. 예를 들면, 제1 자성층(862, MMP1)은 도전층(예: 도전성 플레이트)의 상부에서, 도전층(예: 도전성 플레이트)과 실질적으로 맞닿도록 배치될 수 있다. 예를 들면, 제2 자성층(864, MMP2)은 연성회로기판층의 하부에서, 연성회로기판층과 일정 거리를 두 고 이격되어 배치될 수 있다. 예를 들면, 제2 자성층(864, MMP2)은 연성회로기판층의 하부에서, 제1 자성 층(862, MMP1)과 일정 거리를 두고 이격되어 배치될 수 있다. 예를 들면, 제2 자성층(864, MMP2)은 연성회로기 판층의 하부에서, 도전층(예: 도전성 플레이트)과 일정 거리를 두고 이격되어 배치될 수 있다. 예를 들면, 제3 자성층은 연성회로기판층의 하부에서, 도전층(예: 도전성 플레이트)과 일정 거리를 두고 이격되어 배치될 수 있다. 일 실시 예에 따르면, 힌지 커버는 힌지 구조의 적어도 일부에 접착(또는 부착)되어, 힌지 구조(69 0)를 지지할 수 있다. 일 실시 예에 따르면, 힌지 구조는 힌지 플레이트를 포함할 수 있다. 예를 들면, 힌지 플레이트(88 0)는 전자 장치가 접혀지거나 펼쳐짐에 따라 슬라이딩될 수 있도록 브라켓의 양측에 인접하여 배치되 거나, 브라켓의 양측에 연결될 수 있다. 일 실시 예에 따르면, 힌지 구조는 브라켓의 양측에 고정 부재(미도시)를 통해 연결되거나, 다른 회 전 부재(미도시)를 통해 연결될 수 있다. 일 실시 예에 따르면, 전자 장치의 폴더블 하우징은 힌지 커버(예: 힌지 하우징)의 제1 측에 연결된 제1 하우징 부분(예: 도 2a의 제1 하우징, 도 3a의 제1 하우징), 및 힌지 커버(예: 힌지 하우징)의 제2 측에 연결된 제2 하우징 부분(예: 도 2a의 제2 하우징, 도 3a의 제2 하우징)을 포함할 수 있다. 일 실시 예에 따르면, 전자 장치의 힌지 구조는 힌지 커버(예: 힌지 하우징)에 적어도 일부가 안착되고, 디지타이저의 하부(예: 아래쪽)에 배치될 수 있다. 예를 들면, 힌지 플레이트는 제1 하우징 부분(예: 도 2a의 제1 하우징, 도 3a의 제1 하우징)에 연결되는 제1 힌지 플레이트 부분, 제2 하우징 부분(예: 도 2a의 제2 하우징, 도 3a의 제2 하우징 )에 연결되는 제2 힌지 플레이트 부분을 포함할 수 있다. 예를 들면, 제2 자성층(864, MMP2)은 힌지 플레이트의 상부에서, 힌지 플레이트와 맞닿도록 배치될 수 있다. 예를 들면, 제2 자성층(864, MMP2)은 힌지 플레이트의 상부에서, 힌지 플레이트와 중첩되도 록 배치될 수 있다.예를 들면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제1 자성층(862, MMP1)보다 아래에 제2 자성층(864, MMP2)이 배치될 수 있다.일 실 시 예에 따르면, 제1 자성층(862, MMP1)의 하부에 도전층(예: 도전성 플레이트)이 배치될 수 있다. 도전층 (예: 도전성 플레이트)은 제1 자성층(862, MMP1)과 중첩되게 배치될 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제1 자성층(862, MMP1)과 제2 자성층(864, MMP2)은 중첩되지 않도록 배치될 수 있다. 일 실시 예에 따르면, 도전층(예: 도전성 플레이트)은 제2 자성층(864, MMP2)과 중첩되지 않도록 배치될 수 있다. 예를 들면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제2 자성층(864, MMP2)과 도전층(예: 도전성 플레이트)은 중첩되지 않도록 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(862, MMP1)은 폴딩 축(F)을 따라서 서로 이격되는 제1 자성 부분과 제2 자성 부분을 포함할 수 있다. 일 실시 예에 따르면, 도전층(예: 도전성 플레이트)은 폴딩 축(F)을 따라서 서로 이격되는 제1 도전층 부 분과 제2 도전층 부분을 포함할 수 있다. 일 실시 예에 따르면, 제2 자성층은 폴딩 축(F)을 따라서 서로 이격되는 제3 자성층 부분과 제4 자 성층 부분을 포함할 수 있다. 일 실시 예에 따르면, 힌지 플레이트의 제1 힌지 플레이트 부분의 상부에 제2 자성층의 제3 자 성층 부분이 중첩되도록 배치될 수 있다. 힌지 플레이트의 제2 힌지 플레이트 부분의 상부에 제2 자성층의 제4 자성층 부분이 중첩되도록 배치될 수 있다. 예를 들면, 제1 힌지 플레이트 부분 의 상부에 제3 자성층 부분에 접착되어 배치될 수 있다. 예를 들면, 제2 힌지 플레이트 부분(880 2)의 상부에 제4 자성층 부분이 접착되어 배치될 수 있다. 일 실시 예에 따르면, 힌지 구조는 폴딩 축(F)을 따라서 제1 힌지 플레이트 부분과 제2 힌지 플레이 트 부분 사이에 배치되는 지지 부재(예: 센터 바(center-bar))를 포함할 수 있다. 예를 들면, 전자 장치가 펼침 상태일 때, 지지 부재(예: 센터 바(center-bar))의 상부에 제2 자성층이 배치될 수 있다. 제2 자성층의 적어도 일부부은 지지 부재(예: 센터 바(center-bar))에 접착되어 배치될 수 있 다. 예를 들면, 도전층(예: 도전성 플레이트)은 도전성 금속 물질(예: 알루미늄, 스테인레스, 동합금)으로 형 성될 수 있다. 예를 들면, 제1 자성층(862, MMP1)과 제2 자성층(864, MMP2)은 실질적으로 동일한 두께로 형성될 수 있다. 예를 들면, 제2 자성층과 제3 자성층은 실질적으로 동일한 두께로 형성될 수 있다. 이에 한정되지 않고, 제1 자성층(862, MMP1)과 제2 자성층(864, MMP2)은 서로 다른 두께로 형성될 수 있다. 이 경우, 제1 자성층(862, MMP1)은 제1 두께로 형성되고, 제2 자성층(864, MMP2)은 제1 두께보다 얇은 제2 두께로 형성될 수 있다. 일 실시 예에 따르면, 전자 펜(예: 도 5a 및 도 5b의 전자 펜)이 디지타이저에 접근하게 되면 전자기 유도 현상이 일어나고, 전자 펜의 자기장이 연성회로기판층에 배치된 코일 어레이에 유도될 수 있다.전자 펜과 디지타이저의 전자기 유도에 의해 전자 펜의 좌표(예: 위치)를 검출할 수 있다. 일 실시 예에 따르면, 연성회로기판층은 분리되지 않고, 하나의 기판으로 형성될 수 있다. 일 실시 예에 따르면, 연성회로기판층은 폴딩 축(F)을 따라서 서로 이격되는 제1 연성회로기판 부분(861 1)과 제2 연성회로기판 부분을 포함할 수 있다. 예를 들면, 전자 장치의 폴딩 시, 제1 연성회로기판 부분과 제2 연성회로기판 부분은 분리될 수 있다. 제1 연성회로기판 부분과 제2 연성회로기 판 부분은 분리되어 있으나, 전자 장치의 펼침 상태에서, 제1 연성회로기판 부분과 제2 연성 회로기판 부분은 사이에 갭(gap)이 없게 서로 맞닿도록 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(862, MMP1)의 제1 자성 부분과 제2 자성 부분은 제1 간격(w1) (예: 이격 거리)를 두고 이격되어 배치될 수 있다. 예를 들면, 제1 자성층(862, MMP1)의 제1 자성 부분과 제2 자성 부분의 제1 간격(w1)은 8㎜~30㎜일 수 있다. 예를 들면, 제1 자성 부분과 제2 자성 부분의 제1 간격(w1)은 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)과 실질적으로 동일 할 수 있다. 예를 들면, 제1 자성 부분과 제2 자성 부분 의 제1 간격(w1)은 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)보다 작을 수 있다. 이에 한정되지 않고, 제1 자성 부분과 제2 자성 부분의 제1 간격(w1)은 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)보다 클 수도 있다. 일 실시 예에 따르면, 도전층(예: 도전성 플레이트)은 서로 이격된 제1 도전층 부분과 제2 도전층 부분을 포함할 수 있다. 전자 장치의 밴딩 특성을 향상시키기 위해 도전층(예: 도전성 플레이 트)의 일부가 제거될 수 있다. 예를 들면, 도전층(예: 도전성 플레이트)의 제1 도전층 부분의 일부 가 제거되고, 제2 도전층 부분의 일부가 제거되어, 제2 간격(w2)을 두고 이격될 수 있다. 예를 들면, 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)은 10mm ~ 30mm일 수 있다. 예를 들면, 밴딩 영역과 대응하는 도전층(예: 도전성 플레이트)의 일부분이 제거될 수 있다. 예를 들면, 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)은 제1 자성 부분과 제2 자성 부분의 제1 간격(w1)과 실질적으로 동일할 수 있다. 예를 들면, 제1 도전층 부분과 제2 도전층 부 분의 제2 간격(w2)은 제1 자성 부분과 제2 자성 부분의 제1 간격(w1)보다 클 수 있다. 일 실시 예에 따르면, 제2 자성층(864, MMP2)은 서로 이격된 제3 자성층 부분과 제4 자성층 부분을 포함할 수 있다. 제3 자성층 부분과 제4 자성층 부분은 간격을 두고 이격되어 배치되고, 제2 자성 층(864, MMP2)의 3 자성층 부분과 제4 자성층 부분의 사이에 제3 자성층이 배치될 수 있다. 일 실시 예에 따르면, 전자 장치의 펼침 시(도 8 참조), 폴딩 축(F)을 따라서 서로 이격되는 제3 자성층 부분과 제4 자성층 부분 사이에 제3 자성층이 배치될 수 있다. 예를 들면, 전자 장치의 펼침 시, 제2 자성층과 제3 자성층은 인접하도록(예: 실질적으로 연결된 형태) 배치될 수 있다. 예를 들면, 제3 자성층은 제2 자성층과 동일 물질 및 동일 높이로 형성될 수 있다. 예를 들면, 제3 자성층 은 지지 부재(예: 센터 바)와 중첩되도록 배치될 수 있다. 예를 들면, 제3 자성층은 접착 부재 를 통해 지지 부재(예: 센터 바)에 접착(또는 부착)될 수 있다. 일 실시 예에 따르면, 전자 장치의 접힘 시(도 9 참조), 제2 자성층과 제3 자성층은 서로 이격 될 수 있다. 예를 들면, 전자 장치의 접힘 시(도 9 참조), 힌지 플레이트와 지지 부재(예: 센터 바)가 서로 이격되어(예: 분리되어) 배치되고, 이에 따라 제2 자성층과 제3 자성층은 서로 이격되어 (예: 분리되어) 배치될 수 있다. 예를 들면, 힌지 플레이트는 제1 간격(w1)을 실질적으로 가릴 수 있도록, 제1 간격(w1)과 실질적으로 동일 하거나, 또는 제1 간격(w1)보다 큰 폭을 가지도록 형성될 수 있다. 예를 들면, 힌지 플레이트는 제2 간격 (w2)을 실질적으로 가릴 수 있도록, 제2 간격(w2)과 실질적으로 동일하거나, 또는 제2 간격(w2)보다 큰 폭을 가 지도록 형성될 수 있다. 일 실시 예에 따르면, 제1 자성층(862, MMP1)은 제1 성능 계수를 가지도록 형성될 수 있다. 예를 들면, 제1 자 성층(862, MMP1)은 제1 투자율을 가지는 물질로 제1 두께를 가지도록 형성되어 제1 성능 계수를 가질 수 있다. 예를 들면, 제1 자성층(862, MMP1)은 30㎛~60㎛의 두께로 형성될 수 있다. 예를 들면, 제1 자성층(862, MMP1)의 투자율은 약95u'일 수 있다.일 실시 예에 따르면, 제2 자성층(864, MMP2)은 제1 성능 계수보다 낮은 제2 성능 계수를 가지도록 형성될 수 있다. 예를 들면, 제2 자성층(864, MMP2)은 제1 투자율보다 낮은 제2 투자율을 가지는 물질로 제1 두께(예: 30 ㎛~60㎛)와 실질적으로 동일하거나, 또는 제1 두께(예: 30㎛~60㎛)보다 얇은 제2 두께를 가지도록 형성되어 제2 성능 계수를 가질 수 있다. 예를 들면, 제2 자성층(864, MMP2)은 20㎛~30㎛의 두께로 형성될 수 있다. 예를 들 면, 제2 자성층(864, MMP2)은 제1 자성층(662, MMP1)의 투자율(예: 약95u')보다 낮은 투자율을 가질 수 있다. 예를 들면, 제2 자성층(864, MMP2)의 투자율은 약60u'일 수 있다. 예를 들면, 제2 자성층(864, MMP2)은 제1 자성층(862, MMP1)의 제1 투자율보다 낮은 제2 투자율을 가지는 물질 로 형성되고, 제1 자성층(862, MMP1)의 제1 두께와 실질적으로 동일한 두께로 형성되어 제2 성능 계수를 가질 수 있다. 예를 들면, 제2 자성층(864, MMP2)은 제1 자성층(862, MMP1)과 실질적으로 동일한 제1 투자율을 가지는 물질로 형성되고, 제1 자성층(862, MMP1)의 제1 두께보다 얇은 제2 두께를 가지도록 형성되어 제2 성능 계수를 가질 수 있다. 예를 들면, 제2 자성층(864, MMP2)은 제1 자성층(862, MMP1)의 제1 투자율보다 낮은 제2 투자율을 가지는 물질 로 형성되고, 제1 자성층(862, MMP1)의 제1 두께보다 얇은 제2 두께를 가지도록 형성되어 제2 성능 계수를 가질 수 있다. 일 실시 예에 따르면, 밴딩 영역과 대응하는 부분에 레티스 부분(예: 레티스 영역)이 배치될 수 있다. 예를 들면, 레티스 부분(예: 레티스 영역)은 밴딩 영역과 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 제2 자성층(864, MMP2)의 적어도 일부는 레티스 부분(예: 레티스 영역)과 중첩되도 록 배치될 수 있다. 예를 들면, 제2 자성층(864, MMP2)은 레티스 부분(예: 레티스 영역)의 전체와 중첩되 도록 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층과 레티스 부분(예: 레티스 영역)은 중첩되지 않도록 배치될 수 있 다. 본 개시의 디지타이저는 폴더블 전자 장치뿐만 아니라 슬라이더블 전자 장치 또는 롤러블 전자 장치에도 적용될 수 있다. 본 개시에서는 인(in) 폴딩이 가능한 폴더블 전자 장치를 예로 들어 설명하고 있으나, 본 개시 에 따른 전자 장치가 인(in) 폴딩이 가능한 폴더블 전자 장치에 한정되는 것은 아니다. 예를 들어, 본 개 시에 따른 전자 장치는 아웃(out) 폴딩이 가능한 디스플레이를 포함하는 폴더블 전자 장치를 포함할 수 있 다. 본 개시에 따른 전자 장치는 인-아웃(in-out) 폴딩이 복수 회 가능한 디스플레이를 포함하는 멀티 폴 더블 전자 장치를 포함할 수 있다. 예를 들어, 본 개시에 따른 전자 장치는 하우징 간의 슬라이드 이동을 통해 확장 가능한 전자 장치와 같이, 일부 영역(예: 벤딩 영역 또는 폴딩 영역)이 벤딩, 또는 롤링이 가능한 플 렉서블 디스플레이를 포함하는 다양한 전자 장치를 포함할 수 있다. 본 개시의 일 실시 예에 따른 전자 장치는 힌지 플레이트와 중첩되도록 제2 자성층(864, MMP2)이 배 치될 수 있다. 밴딩 영역과 대응하는 부분에 제2 자성층(864, MMP2)이 배치되어 도전층(예: 도전성 플레이 트)의 일부분의 제거로 인한 밴딩 영역에서의 특성 저하를 방지(또는 보상)할 수 있다. 도 10은 본 개시의 일 실시 예에 따른 전자 장치를 나타내는 것으로, 전자 장치의 펼침 상태를 나타내는 도면이 다. 도 11은 도 10에 도시된 전자 장치의 접힘 상태를 나타내는 도면이다. 도 10의 전자 장치는 도 6의 전자 장치 및 도 8의 전자 장치와 적어도 일부 유사하거나, 전자 장치의 다른 실시예들을 더 포함할 수 있다. 도 10 및 도 11의 전자 장치를 설명함에 있어서 도 6의 전자 장치, 또는 도 8의 전자 장치와 실질적으로 동일한(또는 유사한) 구성의 상세한 설명은 생략될 수 있 다. 도 10 및 도 11을 참조하면, 본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치, 도 2a 의 전자 장치, 도 3a의 전자 장치)는, 디스플레이 모듈, 브라켓, 자성 부품, 디지 타이저, 힌지 플레이트, 힌지 구조, 및 힌지 커버를 포함할 수 있다. 예를 들면, 디스플 레이 모듈은, 디스플레이(예: 플렉서블 디스플레이)(예: 도 2a의 제1 디스플레이, 도 3a의 플 렉서블 디스플레이, 도 4의 디스플레이), 플렉서블 플레이트(예: 디스플레이 지지 부재, 레티스 지지 부재, 레티스 플레이트), 연성회로기판(630, FPCB: flexible printed circuit board), 및 인쇄회로기판 (640, PCB: printed circuit board)을 포함할 수 있다.예를 들면, 힌지 구조가 자성을 가지는 경우, 힌지 구조와 디지타이저의 사이에 차폐 부재가 더 배치될 수 있다. 힌지 구조가 자성을 가지는 경우, 힌지 구조는 자성을 가지는 스테인리스 스틸을 포함할 수 있다. 예를 들면, 브라켓은, 디스플레이 모듈의 적어도 일부에 접착 부재 등을 통해 접착(또는 부착)되어, 디스플레이 모듈을 지지할 수 있다. 브라켓은 디스플레이 모듈의 적어도 일부(예: 인쇄 회로 기판)를 수용할 수 있는 리세스를 포함할 수 있다. 예를 들면, 디스플레이(예: 플렉서블 디스플레이)는 연성회로기판(630, FPCB)을 통해 인쇄회로기판(640, PCB)과 전기적으로 연결될 수 있다.예를 들면, 디지타이저는 연성회로기판을 통해 디지타이저 구동부(예: 도 4의 디지타이저 구동부)와 전기적으로 연결될 수 있다. 예를 들면, 인쇄회로기판(640, PCB)은 프로세서(예: 도 1의 프로세서), 메모리(예: 도 1의 메모리), 디스플레이 드라이버 IC(예: 도 4의 디스플레이 드라이버 IC), 및 디지타이저 구동부(예: 도 4의 디지타이 저 구동부)를 포함할 수 있다. 일 실시 예에 따르면, 전자 장치가 접혀지는 경우에 접힘(예: 폴딩) 상태의 고정을 위해서 브라켓의 양측에 자성 부품이 배치될 수 있다. 브라켓의 양측의 적어도 일부분에 홈 또는 홀이 형성되고, 양측 에 형성된 홈 또는 홀에 자성 부품이 배치될 수 있다. 일 실시 예에 따르면, 힌지 플레이트는 제1 하우징 부분(예: 도 2a의 제1 하우징, 도 3a의 제1 하우 징)에 연결되는 제1 힌지 플레이트 부분, 제2 하우징 부분(예: 도 2a의 제2 하우징, 도 3a의 제2 하우징)에 연결되는 제2 힌지 플레이트 부분을 포함할 수 있다. 일 실시 예에 따르면, 힌지 구조는 폴딩 축(F)을 따라서 제1 힌지 플레이트 부분과 제2 힌지 플레이 트 부분 사이에 배치되는 지지 부재(예: 센터 바(center-bar))를 포함할 수 있다. 예를 들면, 지지 부재 (예: 센터 바)는 제1 힌지 플레이트 부분과 제2 힌지 플레이트 부분 사이에 배치될 수 있다. 일 실시 예에 따르면, 밴딩 영역에 대응하도록 힌지 플레이트, 힌지 구조, 및 지지 부재 (예: 센터 바)가 배치될 수 있다. 힌지 구조 및 지지 부재는 힌지 커버에 의해서 외부에서 보 았을 때 가려질 수 있다. 예를 들면, 힌지 구조에 의해서 전자 장치는 인 폴딩 방식 및/또는 아웃 폴딩 방식으로, 접히고 펼쳐질 수 있다. 일 실시 예에 따르면, 힌지 커버는 힌지 구조의 적어도 일부에 접착(또는 부착)되어, 힌지 구조(69 0)를 지지할 수 있다. 일 실시 예에 따르면, 힌지 플레이트는, 전자 장치가 접혀지거나 펼쳐짐에 따라 슬라이딩될 수 있도 록 브라켓의 양측에 인접하여 배치되거나, 브라켓의 양측에 연결될 수 있다. 일 실시 예에 따르면, 힌지 구조는 브라켓의 양측에 고정 부재(미도시)를 통해 연결되거나, 다른 회 전 부재(미도시)를 통해 연결될 수 있다. 예를 들면, 힌지 구조가 자성을 가지는 경우, 힌지 구조와 디지타이저의 사이에 차폐 부재가 더 배치될 수 있다. 일 실시 예에 따르면, 플렉서블 플레이트(예: 레티스 플레이트)의 하부에 디지타이저가 배치될 수 있다. 예를 들면, 전자 장치의 접힘과 펼침이 원활히 이루어지도록, 디지타이저의 적어도 일부 구성들은 폴딩 축(F)을 기준으로 서로 이격되어 분리될 수 있다. 예를 들면, 전자 장치의 접힘과 펼침이 원활히 이 루어지도록, 디지타이저는 폴딩 축(F)을 기준으로 서로 이격된 제1 디지타이저 부분 및 제2 디지타 이저 부분을 포함할 수 있다. 일 실시 예에 따르면, 디지타이저는 코일 어레이를 포함하는 연성회로기판층, 제1 자성층(1062, MMP1), 및 도전층(예: 도전성 플레이트), 및 제2 자성층(1064, MMP2)을 포함할 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 연성회로기판층과 도전층(예: 도전성 플레이트) 사이에 제1 자성층(1062,MMP1)이 배치될 수 있다. 예를 들면, 연성회로기판층의 하부에 제1 자성층(1062, MMP1)이 배치될 수 있다. 제1 자성층(1062, MMP 1)은 연성회로기판층의 적어도 일부와 중첩되도록 배치될 수 있다. 예를 들면, 연성회로기판층의 하부에 제2 자성층(1064, MMP2)이 배치될 수 있다. 제2 자성층(1064, MMP 2)은 연성회로기판층의 적어도 일부와 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(1062, MMP1)과 제2 자성층(1064, MMP2)은 연성회로기판층의 하부에서 평행하게 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(1062, MMP1)의 하부에 도전층(예: 도전성 플레이트)이 배치될 수 있다. 도전층(예: 도전성 플레이트)은 제1 자성층(1062, MMP1)과 중첩되게 배치될 수 있다. 예를 들면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제1 자성층(1062, MMP1)과 도전층(예: 도전성 플레이트)은 실질적으로 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제1 자성층(1062, MMP1)과 제2 자성층(1064, MMP2)은 중첩되지 않도록 배치될 수 있다. 일 실시 예에 따르면, 도전층(예: 도전성 플레이트)은 제2 자성층(1064, MMP2)과 중첩되지 않도록 배치될 수 있다.예를 들면, 도전층(예: 도전성 플레이트)은 도전성 금속 물질(예: 알루미늄, 스테인레스, 동합금)으로 형성될 수 있다. 예를 들면, 제1 자성층(1062, MMP1)과 제2 자성층(1064, MMP2)은 실질적으로 동일한 두께로 형성될 수 있다. 이에 한정되지 않고, 제1 자성층(1062, MMP1)과 제2 자성층(1064, MMP2)은 서로 다른 두께로 형성될 수 있다. 이 경우, 제1 자성층(1062, MMP1)은 제1 두께로 형성되고, 제2 자성층(1064, MMP2)은 제1 두께보다 얇은 제2 두 께로 형성될 수 있다. 일 실시 예에 따르면, 연성회로기판층은 분리되지 않고, 하나의 기판으로 형성될 수 있다. 일 실시 예에 따르면, 연성회로기판층은 폴딩 축(F)을 따라서 서로 이격되는 제1 연성회로기판 부분 과 제2 연성회로기판 부분을 포함할 수 있다. 예를 들면, 제1 연성회로기판 부분과 제2 연성회로기판 부분은 분리되어 있으나, 전자 장치의 펼침 상태에서, 제1 연성회로기판 부분 과 제2 연성회로기판 부분은 사이에 갭(gap)이 없게 서로 맞닿도록 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(1062, MMP1)은 폴딩 축(F)을 따라서 서로 이격되는 제1 자성 부분과 제2 자성 부분을 포함할 수 있다. 예를 들면, 제1 자성 부분과 제2 자성 부분은 제1 간격 (w1)(예: 이격 거리)를 두고 이격되어 배치될 수 있다. 예를 들면, 제1 자성 부분과 제2 자성 부분 의 제1 간격(w1)은 8㎜~30㎜일 수 있다. 예를 들면, 제1 자성 부분과 제2 자성 부분의 제1 간격(w1)은 제1 도전층 부분과 제2 도 전층 부분의 제2 간격(w2)과 실질적으로 동일할 수 있다. 예를 들면, 제1 자성 부분과 제2 자성 부분의 제1 간격(w1)은 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)보다 작을 수 있다. 이에 한정되지 않고, 제1 자성 부분과 제2 자성 부분의 제1 간격(w1)은 제1 도전층 부분 과 제2 도전층 부분의 제2 간격(w2)보다 클 수도 있다. 일 실시 예에 따르면, 제1 자성층(1062, MMP1)과 평행한 방향에서, 제2 자성층(1064, MMP2)은 제1 자성층 (1062, MMP1)의 제1 자성 부분과 제2 자성 부분 사이에 배치될 수 있다. 일 실시 예에 따르면, 전자 장치의 밴딩 특성을 향상시키기 위해 도전층(예: 도전성 플레이트)의 일부가 제거될 수 있다. 예를 들면, 도전층(예: 도전성 플레이트)의 제1 도전층 부분의 일부가 제 거되고, 제2 도전층 부분의 일부가 제거되어, 제1 도전층 부분과 제2 도전층 부분은 제2 간격(w2)을 두고 이격될 수 있다. 예를 들면, 제1 도전층 부분과 제2 도전층 부분의 제2 간격 (w2)은 10mm ~ 30mm일 수 있다. 예를 들면, 밴딩 영역과 대응하는 도전층(예: 도전성 플레이트)의 일부분이 제거될 수 있다. 예를 들면, 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)은 제1 자성 부분과 제2 자성 부분의 제1 간격(w1)과 실질적으로 동일할 수 있다. 예를 들면, 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)은 제1 자성 부분과 제2 자성 부분의 제1 간격(w1)보다 클 수 있다. 이에 한정되지 않고, 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)은 제1 자성 부분 과 제2 자성 부분의 제1 간격(w1)보다 작을 수도 있다. 일 실시 예에 따르면, 제2 자성층(1064, MMP2)은 제1 간격(w1)과 실질적으로 동일한 폭을 가지도록 형성될 수 있다. 예를 들면, 제2 자성층(1064, MMP2)은 폴딩 축(F)을 따라서 서로 이격되는 제3 자성 부분과 제4 자성 부분를 포함할 수 있다. 예를 들면, 전자 장치의 펼침 시, 제3 자성 부분과 제4 자성 부분은 맞닿도록 배치될 수 있다. 예를 들면, 전자 장치의 펼침 시, 제3 자성 부분과 제4 자성 부분은 분리되지 않고 맞닿도록 배치될 수 있다. 예를 들면, 전자 장치의 접힘 시, 제3 자성 부분과 제4 자성 부분은 분리되지 않고 맞닿도록 배치될 수 있다. 예를 들면, 힌지 플레이트는 제1 간격(w1)을 실질적으로 가릴 수 있도록, 제1 간격(w1)과 실질적으로 동일 하거나, 또는 제1 간격(w1)보다 큰 폭을 가지도록 형성될 수 있다. 예를 들면, 힌지 플레이트는 제2 간격(w2)을 실질적으로 가릴 수 있도록, 제2 간격(w2)과 실질적으로 동일 하거나, 또는 제2 간격(w2)보다 큰 폭을 가지도록 형성될 수 있다. 일 실시 예에 따르면, 제1 자성층(1062, MMP1)은 제1 성능 계수를 가지도록 형성될 수 있다. 예를 들면, 제1 자 성층(1062, MMP1)은 제1 투자율을 가지는 물질로 제1 두께를 가지도록 형성되어 제1 성능 계수를 가질 수 있다. 예를 들면, 제1 자성층(1062, MMP1)은 30㎛~60㎛의 두께로 형성될 수 있다. 예를 들면, 제1 자성층(1062, MMP1)의 투자율은 약95u'일 수 있다. 일 실시 예에 따르면, 제2 자성층(1064, MMP2)은 제1 성능 계수보다 낮은 제2 성능 계수를 가지도록 형성될 수 있다. 예를 들면, 제2 자성층(1064, MMP2)은 제1 투자율보다 낮은 제2 투자율을 가지는 물질로 제1 두께보다 얇 은 제2 두께를 가지도록 형성되어 제2 성능 계수를 가질 수 있다. 예를 들면, 제2 자성층(1064, MMP2)은 제1 투 자율보다 낮은 제2 투자율을 가지는 물질로 제1 두께로 형성되어 제2 성능 계수를 가질 수 있다. 예를 들면, 제 2 자성층(1064, MMP2)은 제1 투자율을 가지는 물질로 제1 두께보다 얇은 제2 두께를 가지도록 형성되어 제2 성 능 계수를 가질 수 있다. 예를 들면, 제2 자성층(1064, MMP2)은 20㎛~30㎛의 두께로 형성될 수 있다. 예를 들면, 제2 자성층(1064, MMP2)은 제1 자성층(1062, MMP1)의 투자율(예: 약95u')보다 낮은 투자율을 가질 수 있다. 예를 들면, 제2 자성 층(1064, MMP2)의 투자율은 약60u'일 수 있다. 전자 장치의 접힘(예: 폴딩) 시, 폴딩 축(F)을 기준으로 디스플레이(예: 플렉서블 디스플레이)의 접 힘과 펼침이 원활이 이루어지고, 디스플레이(예: 플렉서블 디스플레이)가 지지될 수 있도록 플렉서블 플레 이트(예: 레티스 플레이트)는 레티스 부분(예: 레티스 영역)을 포함할 수 있다. 일 실시 예에 따르면, 밴딩 영역과 대응하는 부분에 레티스 부분(예: 레티스 영역)이 배치될 수 있다. 예를 들면, 레티스 부분(예: 레티스 영역)은 밴딩 영역과 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 제2 자성층(1064, MMP2)의 적어도 일부는 레티스 부분(예: 레티스 영역)과 중첩되도 록 배치될 수 있다. 예를 들면, 제2 자성층(1064, MMP2)은 레티스 부분(예: 레티스 영역)의 전체와 중첩되 도록 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층과 레티스 부분(예: 레티스 영역)은 중첩되지 않도록 배치될 수 있 다. 본 개시의 디지타이저는 폴더블 전자 장치뿐만 아니라 슬라이더블 전자 장치 또는 롤러블 전자 장치에도 적용될 수 있다. 본 개시에서는 인(in) 폴딩이 가능한 폴더블 전자 장치를 예로 들어 설명하고 있으나, 본 개시 에 따른 전자 장치가 인(in) 폴딩이 가능한 폴더블 전자 장치에 한정되는 것은 아니다. 예를 들어, 본 개 시에 따른 전자 장치는 아웃(out) 폴딩이 가능한 디스플레이를 포함하는 폴더블 전자 장치를 포함할 수 있다. 본 개시에 따른 전자 장치는 인-아웃(in-out) 폴딩이 복수 회 가능한 디스플레이를 포함하는 멀티 폴더블 전자 장치를 포함할 수 있다. 예를 들어, 본 개시에 따른 전자 장치는 하우징 간의 슬라이드 이동 을 통해 확장 가능한 전자 장치와 같이, 일부 영역(예: 벤딩 영역 또는 폴딩 영역)이 벤딩, 또는 롤링이 가능한 플렉서블 디스플레이를 포함하는 다양한 전자 장치를 포함할 수 있다. 본 개시의 일 실시 예에 따른 전자 장치는 밴딩 영역과 대응하는 부분에 제2 자성층(1064, MMP2)이 배치되어 도전층(예: 도전성 플레이트)의 일부분의 제거로 인한 밴딩 영역에서의 특성 저하를 방지(또는 보상)할 수 있다. 도 12는 본 개시의 일 실시 예에 따른 전자 장치를 나타내는 것으로, 전자 장치의 펼침 상태를 나타내는 도면이 다. 도 13은 도 12에 도시된 전자 장치의 접힘 상태를 나타내는 도면이다. 도 12의 전자 장치는 도 8의 전자 장치와 적어도 일부 유사하거나, 전자 장치의 다른 실시예들을 더 포함할 수 있다. 도 12 및 도 13의 전자 장치를 설명함에 있어서 도 8의 전자 장치, 또는 도 10의 전자 장치와 실질적으로 동일한(또는 유사한) 구성의 상세한 설명은 생략될 수 있다. 도 12 및 도 13를 참조하면, 본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치, 도 2a 의 전자 장치, 도 3a의 전자 장치)는, 디스플레이 모듈, 브라켓, 자성 부품, 디지 타이저, 힌지 플레이트, 힌지 구조, 및 힌지 커버를 포함할 수 있다. 예를 들면, 디스플 레이 모듈은, 디스플레이(예: 플렉서블 디스플레이)(예: 도 2a의 제1 디스플레이, 도 3a의 플 렉서블 디스플레이, 도 4의 디스플레이), 플렉서블 플레이트(예: 디스플레이 지지 부재, 레티스 지지 부재, 레티스 플레이트), 연성회로기판(630, FPCB: flexible printed circuit board), 및 인쇄회로기판 (640, PCB: printed circuit board)을 포함할 수 있다. 예를 들면, 힌지 구조가 자성을 가지는 경우, 힌지 구조와 디지타이저의 사이에 차폐 부재가 더 배치될 수 있다. 힌지 구조가 자성을 가지는 경우, 힌지 구조는 자성을 가지는 스테인리스 스틸을 포함할 수 있다. 예를 들면, 브라켓은, 디스플레이 모듈의 적어도 일부에 접착 부재 등을 통해 접착(또는 부착)되어, 디스플레이 모듈을 지지할 수 있다. 브라켓은 디스플레이 모듈의 적어도 일부(예: 인쇄 회로 기판)를 수용할 수 있는 리세스를 포함할 수 있다. 예를 들면, 디스플레이(예: 플렉서블 디스플레이)는 연성회로기판(630, FPCB)을 통해 인쇄회로기판(640, PCB)과 전기적으로 연결될 수 있다. 예를 들면, 디지타이저는 연성회로기판을 통해 디지타이저 구동부(예: 도 4의 디지타이저 구동부)와 전기적으로 연결될 수 있다. 예를 들면, 인쇄회로기판(640, PCB)은 프로세서(예: 도 1의 프로세서), 메모리(예: 도 1의 메모리), 디스플레이 드라이버 IC(예: 도 4의 디스플레이 드라이버 IC), 및 디지타이저 구동부(예: 도 4의 디지타이 저 구동부)를 포함할 수 있다. 일 실시 예에 따르면, 전자 장치가 접혀지는 경우에 접힘(예: 폴딩) 상태의 고정을 위해서 브라켓의 양측에 자성 부품이 배치될 수 있다. 브라켓의 양측의 적어도 일부분에 홈 또는 홀이 형성되고, 양측 에 형성된 홈 또는 홀에 자성 부품이 배치될 수 있다. 일 실시 예에 따르면, 힌지 플레이트는 제1 하우징 부분(예: 도 2a의 제1 하우징, 도 3a의 제1 하우 징)에 연결되는 제1 힌지 플레이트 부분, 제2 하우징 부분(예: 도 2a의 제2 하우징, 도 3a의 제2 하우징)에 연결되는 제2 힌지 플레이트 부분을 포함할 수 있다. 일 실시 예에 따르면, 힌지 구조는 폴딩 축(F)을 따라서 제1 힌지 플레이트 부분과 제2 힌지 플레이 트 부분 사이에 배치되는 지지 부재(예: 센터 바(center-bar))를 포함할 수 있다. 예를 들면, 지지 부재 (예: 센터 바)는 제1 힌지 플레이트 부분과 제2 힌지 플레이트 부분 사이에 배치될 수 있다. 일 실시 예에 따르면, 밴딩 영역에 대응하도록 힌지 플레이트, 힌지 구조, 및 지지 부재 (예: 센터 바)가 배치될 수 있다. 힌지 구조, 및 지지 부재는 힌지 커버에 의해서 외부에서 보 았을 때 가려질 수 있다. 예를 들면, 힌지 구조에 의해서 전자 장치는 인 폴딩 방식 및/또는 아웃 폴딩 방식으로, 접히고 펼쳐질 수 있다. 일 실시 예에 따르면, 힌지 커버는 힌지 구조의 적어도 일부에 접착(또는 부착)되어, 힌지 구조(69 0)를 지지할 수 있다. 일 실시 예에 따르면, 힌지 플레이트는, 전자 장치가 접혀지거나 펼쳐짐에 따라 슬라이딩될 수 있도 록 브라켓의 양측에 인접하여 배치되거나, 브라켓의 양측에 연결될 수 있다.일 실시 예에 따르면, 힌지 구조는 브라켓의 양측에 고정 부재(미도시)를 통해 연결되거나, 다른 회 전 부재(미도시)를 통해 연결될 수 있다. 예를 들면, 힌지 구조가 자성을 가지는 경우, 힌지 구조와 디지타이저의 사이에 차폐 부재가 더 배치될 수 있다. 일 실시 예에 따르면, 플렉서블 플레이트(예: 레티스 플레이트)의 하부에 디지타이저가 배치될 수 있다. 예를 들면, 전자 장치의 접힘(예: 폴딩) 시, 폴딩 축(F)을 기준으로 디스플레이(예: 플렉서블 디스플레이)의 접힘과 펼침이 원활이 이루어지고, 디스플레이(예: 플렉서블 디스플레이)가 지지될 수 있도 록 플렉서블 플레이트(예: 레티스 플레이트)는 레티스 부분(예: 레티스 영역)을 포함할 수 있다. 예 를 들면, 레티스 부분의 폭은 8㎜~12㎜일 수 있다. 예를 들면, 전자 장치의 접힘과 펼침이 원활히 이루어지도록, 디지타이저의 적어도 일부 구성들은 폴딩 축(F)을 기준으로 서로 이격되어 분리될 수 있다. 예를 들면, 전자 장치의 접힘과 펼침이 원활히 이 루어지도록, 디지타이저는 폴딩 축(F)을 기준으로 서로 이격된 제1 디지타이저 부분 및 제2 디지타 이저 부분을 포함할 수 있다. 일 실시 예에 따르면, 디지타이저는 코일 어레이를 포함하는 연성회로기판층, 제1 자성층(1262, MMP1), 도전층(예: 도전성 플레이트), 제2 자성층(1264, MMP2), 및 제3 자성층을 포함할 수 있다. 일 실시 예에 따르면, 연성회로기판층은 분리되지 않고, 하나의 기판으로 형성될 수 있다. 일 실시 예에 따르면, 디지타이저의 연성회로기판층은 코일 어레이를 포함할 수 있다. 디지타이저 의 연성회로기판층은 약50㎛~300㎛의 두께로 형성될 수 있다. 디지타이저의 도전층(예: 도전성 플레이트)은 약5㎛~200㎛의 두께로 형성될 수 있다. 예를 들면, 도전층(예: 도 전성 플레이트)은 도전성 금속 물질(예: 알루미늄, 스테인레스, 동합금)으로 형성될 수 있다. 일 실시 예에 따르면, 연성회로기판층의 하부에 제1 자성층, 제2 자성층, 및 제3 자성층 이 배치될 수 있다. 제1 자성층의 하부에 도전층(예: 도전성 플레이트)이 배치될 수 있다. 제2 자성층, 및 제3 자성층은 도전층보다 하부(예: 아래쪽)에 위치할 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 연성회로기판층과 도전층(예: 도전성 플레이트) 사이에 제1 자성층(1262, MMP1)이 배치될 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제2 자성층(1264, MMP2)은 제1 자성층(1262, MMP1) 및 도전층(예: 도전성 플레이트)보다 하부(예: 아래)에 배치될 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제3 자성층은 제1 자성층(1262, MMP1) 및 도전층(예: 도전성 플레이트)보다 하부(예: 아래쪽)에 배치될 수 있다. 예를 들면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉 서블 디스플레이)에 수직한 방향으로 보여질 때, 제3 자성층은 제2 자성층과 인접하게 배치될 수 있다. 예를 들면, 연성회로기판층의 하부에 제1 자성층(1262, MMP1)이 배치될 수 있다. 제1 자성층(1262, MMP 1)은 연성회로기판층의 적어도 일부와 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제1 자성층(1262, MMP1)과 제2 자성층(1264, MMP2)은 서로 다른 위치에 배치될 수 있다. 예를 들면, 연성회로기판층과 힌지 플레이트 사이에 제2 자성층(1264, MMP2)이 배치될 수 있다. 예를 들면, 제1 자성층(1262, MMP1)은 연성회로기판층의 하부에서, 연성회로기판층과 실질적으로 맞닿도록 배치될 수 있다. 예를 들면, 제1 자성층(1262, MMP1)은 도전층(예: 도전성 플레이트)의 상부에서, 도전층(예: 도전 성 플레이트)과 실질적으로 맞닿도록 배치될 수 있다. 예를 들면, 제2 자성층(1264, MMP2)은 연성회로기판층의 하부에서, 연성회로기판층과 일정 거리를 두고 이격되어 배치될 수 있다. 예를 들면, 제2 자성층(1264, MMP2)은 연성회로기판층의 하부에서, 제1 자성층(1262, MMP1)과 일정 거리 를 두고 이격되어 배치될 수 있다. 예를 들면, 제2 자성층(1264, MMP2)은 연성회로기판층의 하부에서, 도 전층(예: 도전성 플레이트)과 일정 거리를 두고 이격되어 배치될 수 있다. 예를 들면, 제3 자성층 은 연성회로기판층의 하부에서, 도전층(예: 도전성 플레이트)과 일정 거리를 두고 이격되어 배치될 수 있다. 일 실시 예에 따르면, 힌지 커버는 힌지 구조의 적어도 일부에 접착(또는 부착)되어, 힌지 구조(69 0)를 지지할 수 있다. 일 실시 예에 따르면, 힌지 구조는 힌지 플레이트를 포함할 수 있다. 예를 들면, 힌지 플레이트(88 0)는 전자 장치가 접혀지거나 펼쳐짐에 따라 슬라이딩될 수 있도록 브라켓의 양측에 인접하여 배치 되거나, 브라켓의 양측에 연결될 수 있다. 일 실시 예에 따르면, 힌지 구조는 브라켓의 양측에 고정 부재(미도시)를 통해 연결되거나, 다른 회 전 부재(미도시)를 통해 연결될 수 있다. 일 실시 예에 따르면, 전자 장치의 폴더블 하우징은 힌지 커버(예: 힌지 하우징)의 제1 측에 연결된 제1 하우징 부분(예: 도 2a의 제1 하우징, 도 3a의 제1 하우징), 및 힌지 커버(예: 힌지 하우징)의 제2 측에 연결된 제2 하우징 부분(예: 도 2a의 제2 하우징, 도 3a의 제2 하우징)을 포함할 수 있다. 일 실시 예에 따르면, 전자 장치의 힌지 구조는 힌지 커버(예: 힌지 하우징)에 적어도 일부가 안착되고, 디지타이저의 하부(예: 아래쪽)에 배치될 수 있다. 예를 들면, 힌지 플레이트는 제1 하우징 부분(예: 도 2a의 제1 하우징, 도 3a의 제1 하우징)에 연결되는 제1 힌지 플레이트 부분, 제2 하우징 부분(예: 도 2a의 제2 하우징, 도 3a의 제2 하우징 )에 연결되는 제2 힌지 플레이트 부분을 포함할 수 있다. 예를 들면, 제2 자성층(1264, MMP2)은 힌지 플레이트의 상부에서, 힌지 플레이트와 맞닿도록 배치될 수 있다. 예를 들면, 제2 자성층(1264, MMP2)은 힌지 플레이트와 중첩되도록 배치될 수 있다. 예를 들면, 자성층(1264, MMP2)은 접착 부재를 통해 힌지 플레이트에 접착(또는 부착)될 수 있다. 예를 들면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제1 자성층(1262, MMP1)보다 아래에 제2 자성층(1264, MMP2)이 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(1262, MMP1)의 하부에 도전층(예: 도전성 플레이트)이 배치될 수 있다. 도전층(예: 도전성 플레이트)은 제1 자성층(1262, MMP1)과 중첩되게 배치될 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제1 자성층(1262, MMP1)과 제2 자성층(1264, MMP2)은 중첩되지 않도록 배치될 수 있다. 일 실시 예에 따르면, 도전층(예: 도전성 플레이트)은 제2 자성층(1264, MMP2)과 중첩되지 않도록 배치될 수 있다. 예를 들면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제2 자성층(1264, MMP2)과 도전층(예: 도전성 플레이트)은 중첩되지 않도록 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(1262, MMP1)은 폴딩 축(F)을 따라서 서로 이격되는 제1 자성 부분과 제2 자성 부분을 포함할 수 있다. 일 실시 예에 따르면, 도전층(예: 도전성 플레이트)은 폴딩 축(F)을 따라서 서로 이격되는 제1 도전층 부 분과 제2 도전층 부분을 포함할 수 있다. 일 실시 예에 따르면, 제2 자성층은 폴딩 축(F)을 따라서 서로 이격되는 제3 자성층 부분과 제4 자성층 부분을 포함할 수 있다. 일 실시 예에 따르면, 힌지 플레이트의 제1 힌지 플레이트 부분의 상부에 제2 자성층의 제3 자성층 부분이 중첩되도록 배치될 수 있다. 힌지 플레이트의 제2 힌지 플레이트 부분의 상부 에 제2 자성층의 제4 자성층 부분이 중첩되도록 배치될 수 있다. 예를 들면, 제1 힌지 플레이트 부분의 상부에 제3 자성층 부분에 접착되어 배치될 수 있다. 예를 들면, 제2 힌지 플레이트 부분 의 상부에 제4 자성층 부분이 접착되어 배치될 수 있다. 일 실시 예에 따르면, 힌지 구조는 폴딩 축(F)을 따라서 제1 힌지 플레이트 부분과 제2 힌지 플레이 트 부분 사이에 배치되는 지지 부재(예: 센터 바(center-bar))를 포함할 수 있다. 예를 들면, 전자 장치가 펼침 상태일 때, 폴딩 축(F)을 따라서 서로 이격되는 제3 자성층 부분과 제4 자성층 부분 사이에 제3 자성층이 배치될 수 있다. 예를 들면, 전자 장치의 펼침 시, 제2 자성층(126 4)과 제3 자성층은 인접하도록(예: 실질적으로 연결된 형태) 배치될 수 있다. 예를 들면, 제3 자성층 은 제2 자성층과 동일 물질 및 동일 높이로 형성될 수 있다. 예를 들면, 제3 자성층은 지지 부재(예: 센터 바)와 중첩되도록 배치될 수 있다. 예를 들면, 제3 자성층은 접착 부재를 통해 지지 부재(예: 센터 바)에 접착(또는 부착)될 수 있다. 일 실시 예에 따르면, 전자 장치의 접힘 시, 제2 자성층과 제3 자성층은 서로 이격될 수 있 다. 예를 들면, 전자 장치의 접힘 시(도 9 참조), 힌지 플레이트와 지지 부재(예: 센터 바) 가 서로 이격되어(예: 분리되어) 배치되고, 이에 따라 제2 자성층과 제3 자성층은 서로 이격되어 (예: 분리되어) 배치될 수 있다. 예를 들면, 힌지 플레이트는 제1 간격(w1)을 실질적으로 가릴 수 있도록, 제1 간격(w1)과 실질적으로 동일 하거나, 또는 제1 간격(w1)보다 큰 폭을 가지도록 형성될 수 있다. 예를 들면, 힌지 플레이트는 제2 간격 (w2)을 실질적으로 가릴 수 있도록, 제2 간격(w2)과 실질적으로 동일하거나, 또는 제2 간격(w2)보다 큰 폭을 가 지도록 형성될 수 있다.예를 들면, 도전층(예: 도전성 플레이트)은 도전성 금속 물질(예: 알루미늄, 스테 인레스, 동합금)으로 형성될 수 있다. 예를 들면, 제1 자성층(1262, MMP1)과 제2 자성층(1264, MMP2)은 실질적으로 동일한 두께로 형성될 수 있다. 이에 한정되지 않고, 제1 자성층(1262, MMP1)과 제2 자성층(1264, MMP2)은 서로 다른 두께로 형성될 수 있다. 이 경우, 제1 자성층(1262, MMP1)은 제1 두께로 형성되고, 제2 자성층(1264, MMP2)은 제1 두께보다 얇은 제2 두 께로 형성될 수 있다. 일 실시 예에 따르면, 제1 자성층(1262, MMP1)의 제1 자성층 부분과 제2 자성층 부분은 제1 간격 (w1)을 두고 이격되어 배치될 수 있다. 예를 들면, 제1 자성 부분과 제2 자성 부분의 제1 간격 (w1)은 8㎜~30㎜일 수 있다. 예를 들면, 제1 자성 부분과 제2 자성 부분의 제1 간격(w1)은 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)과 실질적으로 동일할 수 있다. 예를 들면, 제1 자성 부분과 제2 자성 부분의 제1 간격(w1)은 제1 도전층 부분과 제2 도전층 부분 의 제2 간격(w2)보다 작을 수 있다. 이에 한정되지 않고, 제1 자성 부분과 제2 자성 부분(1262 2)의 제1 간격(w1)은 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)보다 클 수도 있다. 일 실시 예에 따르면, 전자 장치의 밴딩 특성을 향상시키기 위해 도전층(예: 도전성 플레이트)의 일부가 제거될 수 있다. 예를 들면, 도전층(예: 도전성 플레이트)의 제1 도전층 부분의 일부가 제 거되고, 제2 도전층 부분의 일부가 제거되어, 제1 도전층 부분과 제2 도전층 부분은 제2 간격(w2)을 두고 이격될 수 있다. 예를 들면, 밴딩 영역과 대응하는 도전층(예: 도전성 플레이트)의 일부 분이 제거될 수 있다. 예를 들면, 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)은 10mm ~ 30mm일 수 있다. 예를 들면, 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)은 제1 자성 부분과 제2 자성 부분의 제1 간격(w1)과 실질적으로 동일할 수 있다. 예를 들면, 제1 도전층 부분과 제2 도 전층 부분의 제2 간격(w2)은 제1 자성 부분과 제2 자성 부분의 제1 간격(w1)보다 클 수 있다. 이에 한정되지 않고, 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)은 제1 자성 부분 과 제2 자성 부분의 제1 간격(w1)보다 작을 수도 있다. 예를 들면, 힌지 플레이트는 제1 간격(w1)을 실질적으로 가릴 수 있도록, 제1 간격(w1)과 실질적으로 동일 하거나, 또는 제1 간격(w1)보다 큰 폭을 가지도록 형성될 수 있다. 예를 들면, 힌지 플레이트는 제2 간격(w2)을 실질적으로 가릴 수 있도록, 제2 간격(w2)과 실질적으로 동일 하거나, 또는 제2 간격(w2)보다 큰 폭을 가지도록 형성될 수 있다. 일 실시 예에 따르면, 제1 자성층(1262, MMP1)은 제1 성능 계수를 가지도록 형성될 수 있다. 예를 들면, 제1 자 성층(1262, MMP1)은 제1 투자율을 가지는 물질로 제1 두께를 가지도록 형성되어 제1 성능 계수를 가질 수 있다. 예를 들면, 제1 자성층(1262, MMP1)은 30㎛~60㎛의 두께로 형성될 수 있다. 예를 들면, 제1 자성층(1262, MMP1)의 투자율은 약95u'일 수 있다. 일 실시 예에 따르면, 제2 자성층(1264, MMP2)은 제1 성능 계수보다 낮은 제2 성능 계수를 가지도록 형성될 수 있다. 예를 들면, 제2 자성층(1264, MMP2)은 제1 투자율보다 낮은 제2 투자율을 가지는 물질로 제1 두께보다 얇 은 제2 두께를 가지도록 형성되어 제2 성능 계수를 가질 수 있다. 예를 들면, 제2 자성층(1264, MMP2)은 20㎛~30㎛의 두께로 형성될 수 있다. 예를 들면, 제2 자성층(1264, MMP2)은 제1 자성층(1262, MMP1)의 투자율(예: 약95u')보다 낮은 투자율을 가질 수 있다. 예를 들면, 제2 자성 층(1264, MMP2)의 투자율은 약60u'일 수 있다. 예를 들면, 제2 자성층(1264, MMP2)은 제1 투자율보다 낮은 제2 투자율을 가지는 물질로 형성되고, 제1 두께와 실질적으로 동일한 두께로 형성되어 제2 성능 계수를 가질 수 있다. 예를 들면, 제2 자성층(1264, MMP2)은 제1 투자율을 가지는 물질로 형성되고, 제1 두께보다 얇은 제2 두께를 가지도록 형성되어 제2 성능 계수를 가질 수 있다. 예를 들면, 제2 자성층(1264, MMP2)은 제1 자성층(1262, MMP1)의 제1 투자율보다 낮은 제2 투자율을 가지는 물 질로 형성되고, 제1 자성층(1262, MMP1)의 제1 두께보다 얇은 제2 두께를 가지도록 형성되어 제2 성능 계수를 가질 수 있다. 일 실시 예에 따르면, 밴딩 영역과 대응하는 부분에 레티스 부분(예: 레티스 영역)이 배치될 수 있다. 예를 들면, 레티스 부분(예: 레티스 영역)은 밴딩 영역과 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 제2 자성층(1264, MMP2)의 적어도 일부는 레티스 부분(예: 레티스 영역)과 중첩되도 록 배치될 수 있다. 예를 들면, 제2 자성층(1264, MMP2)은 레티스 부분(예: 레티스 영역)의 전체와 중첩되 도록 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층과 레티스 부분(예: 레티스 영역)은 중첩되지 않도록 배치될 수 있 다. 본 개시의 디지타이저는 폴더블 전자 장치뿐만 아니라 슬라이더블 전자 장치 또는 롤러블 전자 장치에도 적용될 수 있다. 본 개시에서는 인(in) 폴딩이 가능한 폴더블 전자 장치를 예로 들어 설명하고 있으나, 본 개시 에 따른 전자 장치가 인(in) 폴딩이 가능한 폴더블 전자 장치에 한정되는 것은 아니다. 예를 들어, 본 개 시에 따른 전자 장치는 아웃(out) 폴딩이 가능한 디스플레이를 포함하는 폴더블 전자 장치를 포함할 수 있다. 본 개시에 따른 전자 장치는 인-아웃(in-out) 폴딩이 복수 회 가능한 디스플레이를 포함하는 멀티 폴더블 전자 장치를 포함할 수 있다. 예를 들어, 본 개시에 따른 전자 장치는 하우징 간의 슬라이드 이동 을 통해 확장 가능한 전자 장치와 같이, 일부 영역(예: 벤딩 영역 또는 폴딩 영역)이 벤딩, 또는 롤링이 가능한 플렉서블 디스플레이를 포함하는 다양한 전자 장치를 포함할 수 있다. 본 개시의 일 실시 예에 따른 전자 장치는 힌지 플레이트와 중첩되도록 제2 자성층이 배치될 수 있다. 밴딩 영역과 대응하는 부분에 제2 자성층(1264, MMP2)이 배치되어 도전층(예: 도전성 플레이 트)의 일부분의 제거로 인한 밴딩 영역에서의 특성 저하를 방지(또는 보상)할 수 있다. 도 14는 본 개시의 일 실시 예에 따른 전자 장치를 나타내는 것으로, 전자 장치의 펼침 상태를 나타내는 도면이 다. 도 15는 도 14에 도시된 전자 장치의 접힘 상태를 나타내는 도면이다. 도 14의 전자 장치는 도 10의 전자 장치와 적어도 일부 유사하거나, 전자 장치의 다른 실시예들을 더 포함할 수 있다. 도 14 및 도 15의 전자 장치를 설명함에 있어서 도 10의 전자 장치와 실질적으 로 동일한(또는 유사한) 구성의 상세한 설명은 생략될 수 있다. 도 14 및 도 15을 참조하면, 본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치, 도 2a 의 전자 장치, 도 3a의 전자 장치)는, 디스플레이 모듈, 브라켓, 자성 부품, 디지 타이저, 힌지 플레이트, 힌지 구조, 및 힌지 커버를 포함할 수 있다. 예를 들면, 디스플 레이 모듈은, 디스플레이(예: 플렉서블 디스플레이)(예: 도 2a의 제1 디스플레이, 도 3a의 플 렉서블 디스플레이, 도 4의 디스플레이), 플렉서블 플레이트(예: 디스플레이 지지 부재, 레티스 지지 부재, 레티스 플레이트), 연성회로기판(630, FPCB: flexible printed circuit board), 및 인쇄회로기판(640, PCB: printed circuit board)을 포함할 수 있다. 예를 들면, 힌지 구조가 자성을 가지는 경우, 힌지 구조와 디지타이저의 사이에 차폐 부재가 더 배치될 수 있다. 힌지 구조가 자성을 가지는 경우, 힌지 구조는 자성을 가지는 스테인리스 스틸을 포함할 수 있다. 예를 들면, 브라켓은, 디스플레이 모듈의 적어도 일부에 접착 부재 등을 통해 접착(또는 부착)되어, 디스플레이 모듈을 지지할 수 있다. 브라켓은 디스플레이 모듈의 적어도 일부(예: 인쇄 회로 기판)를 수용할 수 있는 리세스를 포함할 수 있다. 예를 들면, 디스플레이(예: 플렉서블 디스플레이)는 연성회로기판(630, FPCB)을 통해 인쇄회로기판(640, PCB)과 전기적으로 연결될 수 있다. 예를 들면, 디지타이저는 연성회로기판을 통해 디지타이저 구동부(예: 도 4의 디지타이저 구동부)와 전기적으로 연결될 수 있다. 예를 들면, 인쇄회로기판(640, PCB)은 프로세서(예: 도 1의 프로세서), 메모리(예: 도 1의 메모리), 디스플레이 드라이버 IC(예: 도 4의 디스플레이 드라이버 IC), 및 디지타이저 구동부(예: 도 4의 디지타이 저 구동부)를 포함할 수 있다. 일 실시 예에 따르면, 전자 장치가 접혀지는 경우에 접힘(예: 폴딩) 상태의 고정을 위해서 브라켓의 양측에 자성 부품이 배치될 수 있다. 브라켓의 양측의 적어도 일부분에 홈 또는 홀이 형성되고, 양측 에 형성된 홈 또는 홀에 자성 부품이 배치될 수 있다. 일 실시 예에 따르면, 힌지 플레이트는 제1 하우징 부분(예: 도 2a의 제1 하우징, 도 3a의 제1 하우 징)에 연결되는 제1 힌지 플레이트 부분, 제2 하우징 부분(예: 도 2a의 제2 하우징, 도 3a의 제2 하우징)에 연결되는 제2 힌지 플레이트 부분을 포함할 수 있다. 일 실시 예에 따르면, 힌지 구조는 폴딩 축(F)을 따라서 제1 힌지 플레이트 부분과 제2 힌지 플레이 트 부분 사이에 배치되는 지지 부재(예: 센터 바(center-bar))를 포함할 수 있다. 예를 들면, 지지 부재 (예: 센터 바)는 제1 힌지 플레이트 부분과 제2 힌지 플레이트 부분 사이에 배치될 수 있다. 일 실시 예에 따르면, 밴딩 영역에 대응하도록 힌지 플레이트, 힌지 구조, 및 지지 부재 (예: 세터 바)가 배치될 수 있다. 힌지 구조 및 지지 부재는 힌지 커버에 의해서 외부에서 보 았을 때 가려질 수 있다. 예를 들면, 힌지 구조에 의해서 전자 장치는 인 폴딩 방식 및/또는 아웃 폴딩 방식으로, 접히고 펼쳐질 수 있다. 일 실시 예에 따르면, 힌지 커버는 힌지 구조의 적어도 일부에 접착(또는 부착)되어, 힌지 구조(69 0)를 지지할 수 있다. 일 실시 예에 따르면, 힌지 플레이트는, 전자 장치가 접혀지거나 펼쳐짐에 따라 슬라이딩될 수 있도 록 브라켓의 양측에 인접하여 배치되거나, 브라켓의 양측에 연결될 수 있다. 일 실시 예에 따르면, 힌지 구조는 브라켓의 양측에 고정 부재(미도시)를 통해 연결되거나, 다른 회 전 부재(미도시)를 통해 연결될 수 있다. 예를 들면, 힌지 구조가 자성을 가지는 경우, 힌지 구조와 디지타이저의 사이에 차폐 부재가 더 배치될 수 있다. 일 실시 예에 따르면, 플렉서블 플레이트(예: 레티스 플레이트)의 하부에 디지타이저가 배치될 수 있다. 예를 들면, 전자 장치의 접힘과 펼침이 원활히 이루어지도록, 디지타이저의 적어도 일부 구성들은 폴딩 축(F)을 기준으로 서로 이격되어 분리될 수 있다. 예를 들면, 전자 장치의 접힘과 펼침이 원활히 이 루어지도록, 디지타이저는 폴딩 축(F)을 기준으로 서로 이격된 제1 디지타이저 부분 및 제2 디지타 이저 부분을 포함할 수 있다. 일 실시 예에 따르면, 디지타이저는 코일 어레이를 포함하는 연성회로기판층, 제1 자성층(1462, MMP1), 및 도전층(예: 도전성 플레이트), 및 제2 자성층(1464, MMP2)을 포함할 수 있다.일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 연성회로기판층과 도전층(예: 도전성 플레이트) 사이에 제1 자성층(1462, MMP1)이 배치될 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 연성회로기판층과 힌지 플레이트 사이에 제2 자성층(1464, MMP2)이 배치될 수 있다. 예를 들면, 연성회로기판층의 하부에 제1 자성층(1462, MMP1)이 배치될 수 있다. 제1 자성층(1462, MMP 1)은 연성회로기판층의 적어도 일부와 중첩되도록 배치될 수 있다. 예를 들면, 연성회로기판층의 하부에 제2 자성층(1464, MMP2)이 배치될 수 있다. 제2 자성층(1464, MMP 2)은 연성회로기판층의 적어도 일부와 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(1462, MMP1)과 제2 자성층(1464, MMP2)은 연성회로기판층의 하부에서 평행하게 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(1462, MMP1)의 하부에 도전층(예: 도전성 플레이트)이 배치될 수 있다. 도전층(예: 도전성 플레이트)은 제1 자성층(1462, MMP1)과 중첩되게 배치될 수 있다. 예를 들면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제1 자성층(1462, MMP1)과 도전층(예: 도전성 플레이트)은 실질적으로 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제1 자성층(1462, MMP1)과 제2 자성층(1464, MMP2)은 중첩되지 않도록 배치될 수 있다. 일 실시 예에 따르면, 도전층(예: 도전성 플레이트)은 제2 자성층(1464, MMP2)과 중첩되지 않도록 배치될 수 있다.예를 들면, 도전층(예: 도전성 플레이트)은 도전성 금속 물질(예: 알루미늄, 스테인레스, 동합금)으로 형성될 수 있다. 예를 들면, 제1 자성층(1462, MMP1)과 제2 자성층(1464, MMP2)은 실질적으로 동일한 두께로 형성될 수 있다. 이에 한정되지 않고, 제1 자성층(1462, MMP1)과 제2 자성층(1464, MMP2)은 서로 다른 두께로 형성될 수 있다. 이 경우, 제1 자성층(1462, MMP1)은 제1 두께로 형성되고, 제2 자성층(1464, MMP2)은 제1 두께보다 얇은 제2 두 께로 형성될 수 있다. 일 실시 예에 따르면, 연성회로기판층은 분리되지 않고, 하나의 기판으로 형성될 수 있다. 일 실시 예에 따르면, 제1 자성층(1462, MMP1)은 분리될 수 있다. 일 실시 예에 따르면, 도전층(예: 도전성 플레이트)은 분리될 수 있다. 일 실시 예에 따르면, 제2 자성층(1464, MMP2)은 분리되지 않고 하나의 층으로 형성될 수 있다. 일 실시 예에 따르면, 제1 자성층(1462, MMP1)은 폴딩 축(F)을 따라서 서로 이격되는 제1 자성 부분과 제2 자성 부분을 포함할 수 있다. 예를 들면, 제1 자성 부분과 제2 자성 부분은 제1 간격 (w1)(예: 이격 거리)를 두고 이격되어 배치될 수 있다. 예를 들면, 제1 자성 부분과 제2 자성 부분 의 제1 간격(w1)은 8㎜~30㎜일 수 있다. 예를 들면, 제1 자성 부분과 제2 자성 부분의 제1 간격(w1)은 제1 도전층 부분과 제2 도 전층 부분의 제2 간격(w2)과 실질적으로 동일할 수 있다. 예를 들면, 제1 자성 부분과 제2 자성 부분의 제1 간격(w1)은 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)보다 작을 수 있다. 이에 한정되지 않고, 제1 자성 부분과 제2 자성 부분의 제1 간격(w1)은 제1 도전층 부분 과 제2 도전층 부분의 제2 간격(w2)보다 클 수 있다. 일 실시 예에 따르면, 제1 자성층(1462, MMP1)과 평행한 방향에서, 제2 자성층(1464, MMP2)은 제1 자성 부분 과 제2 자성 부분 사이에 배치될 수 있다. 일 실시 예에 따르면, 전자 장치의 밴딩 특성을 향상시키기 위해 도전층(예: 도전성 플레이트)의 일부가 제거될 수 있다. 예를 들면, 도전층(예: 도전성 플레이트)의 제1 도전층 부분의 일부가 제 거되고, 제2 도전층 부분의 일부가 제거되어, 제1 도전층 부분과 제2 도전층 부분은 제2간격(w2)을 두고 이격될 수 있다. 예를 들면, 제1 도전층 부분과 제2 도전층 부분의 제2 간격 (w2)은 10mm ~ 30mm일 수 있다. 예를 들면, 밴딩 영역과 대응하는 도전층(예: 도전성 플레이트)의 일부분이 제거될 수 있다. 예를 들면, 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)은 제1 자성 부분과 제2 자성 부분의 제1 간격(w1)과 실질적으로 동일 할 수 있다. 예를 들면, 제1 도전층 부분과 제2 도 전층 부분의 제2 간격(w2)은 제1 자성 부분과 제2 자성 부분의 제1 간격(w1)보다 클 수 있다. 이에 한정되지 않고, 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)은 제1 자성 부분 과 제2 자성 부분의 제1 간격(w1)보다 작을 수 있다. 일 실시 예에 따르면, 제2 자성층(1464, MMP2)은 제1 간격(w1)과 실질적으로 동일한 폭을 가지도록 형성될 수 있다. 예를 들면, 전자 장치의 펼침 시, 제1 자성층(1462, MMP1)과 제2 자성층(1464, MMP2)은 서로 맞닿 도록 배치될 수 있다. 예를 들면, 전자 장치의 접힘 시, 제1 자성층(1462, MMP1)과 제2 자성층(1464, MMP2)은 이격되어 배치될 수 있다. 일 실시 예에 따르면, 도전층(예: 도전성 플레이트)의 일부가 제거된 부분과 중첩되도록 하나의 층으로 형성된 제2 자성층(1464, MMP2)이 배치될 수 있다. 예를 들면, 제2 자성층(1464, MMP2)은 하나의 층으로 형성될 수도 있고, 분리되어 형성될 수도 있다. 예를 들면, 힌지 플레이트는 제1 간격(w1)을 실질적으로 가릴 수 있도록, 제1 간격(w1)과 실질적으로 동일 하거나, 또는 제1 간격(w1)보다 큰 폭을 가지도록 형성될 수 있다. 예를 들면, 힌지 플레이트는 제2 간격(w2)을 실질적으로 가릴 수 있도록, 제2 간격(w2)과 실질적으로 동일 하거나, 또는 제2 간격(w2)보다 큰 폭을 가지도록 형성될 수 있다. 일 실시 예에 따르면, 제1 자성층(1462, MMP1)은 제1 성능 계수를 가지도록 형성될 수 있다. 예를 들면, 제1 자 성층(1462, MMP1)은 제1 투자율을 가지는 물질로 제1 두께를 가지도록 형성되어 제1 성능 계수를 가질 수 있다. 예를 들면, 제1 자성층(1462, MMP1)은 30㎛~60㎛의 두께로 형성될 수 있다. 예를 들면, 제1 자성층(1462, MMP1)의 투자율은 약95u'일 수 있다. 일 실시 예에 따르면, 제2 자성층(1464, MMP2)은 제1 성능 계수보다 낮은 제2 성능 계수를 가지도록 형성될 수 있다. 예를 들면, 제2 자성층(1464, MMP2)은 제1 투자율보다 낮은 제2 투자율을 가지는 물질로 제1 두께보다 얇 은 제2 두께를 가지도록 형성되어 제2 성능 계수를 가질 수 있다. 예를 들면, 제2 자성층(1464, MMP2)은 제1 투 자율보다 낮은 제2 투자율을 가지는 물질로 제1 두께로 형성되어 제2 성능 계수를 가질 수 있다. 예를 들면, 제 2 자성층(1464, MMP2)은 제1 투자율을 가지는 물질로 제1 두께보다 얇은 제2 두께를 가지도록 형성되어 제2 성 능 계수를 가질 수 있다. 예를 들면, 제2 자성층(1464, MMP2)은 20㎛~30㎛의 두께로 형성될 수 있다. 예를 들면, 제2 자성층(1464, MMP2)은 제1 자성층(1462, MMP1)의 투자율(예: 약95u')보다 낮은 투자율을 가질 수 있다. 예를 들면, 제2 자성 층(1464, MMP2)의 투자율은 약60u'일 수 있다. 전자 장치의 접힘(예: 폴딩) 시, 폴딩 축(F)을 기준으로 디스플레이(예: 플렉서블 디스플레이)의 접 힘과 펼침이 원활이 이루어지고, 디스플레이(예: 플렉서블 디스플레이)가 지지될 수 있도록 플렉서블 플레 이트(예: 레티스 플레이트)는 레티스 부분(예: 레티스 영역)을 포함할 수 있다. 일 실시 예에 따르면, 밴딩 영역과 대응하는 부분에 레티스 부분(예: 레티스 영역)이 배치될 수 있다. 예를 들면, 레티스 부분(예: 레티스 영역)은 밴딩 영역과 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 제2 자성층(1464, MMP2)의 적어도 일부는 레티스 부분(예: 레티스 영역)과 중첩되도 록 배치될 수 있다. 예를 들면, 제2 자성층(1464, MMP2)은 레티스 부분(예: 레티스 영역)의 전체와 중첩되 도록 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층과 레티스 부분(예: 레티스 영역)은 중첩되지 않도록 배치될 수 있 다. 본 개시의 디지타이저는 폴더블 전자 장치뿐만 아니라 슬라이더블 전자 장치 또는 롤러블 전자 장치에도 적용될 수 있다. 본 개시에서는 인(in) 폴딩이 가능한 폴더블 전자 장치를 예로 들어 설명하고 있으나, 본 개시 에 따른 전자 장치가 인(in) 폴딩이 가능한 폴더블 전자 장치에 한정되는 것은 아니다. 예를 들어, 본 개 시에 따른 전자 장치는 아웃(out) 폴딩이 가능한 디스플레이를 포함하는 폴더블 전자 장치를 포함할 수 있다. 본 개시에 따른 전자 장치는 인-아웃(in-out) 폴딩이 복수 회 가능한 디스플레이를 포함하는 멀티 폴더블 전자 장치를 포함할 수 있다. 예를 들어, 본 개시에 따른 전자 장치는 하우징 간의 슬라이드 이동 을 통해 확장 가능한 전자 장치와 같이, 일부 영역(예: 벤딩 영역 또는 폴딩 영역)이 벤딩, 또는 롤링이 가능한 플렉서블 디스플레이를 포함하는 다양한 전자 장치를 포함할 수 있다. 본 개시의 일 실시 예에 따른 전자 장치는 밴딩 영역과 대응하는 부분에 제2 자성층(1464, MMP2)이 배치되어 도전층(예: 도전성 플레이트)의 일부분의 제거로 인한 밴딩 영역에서의 특성 저하를 방지 (또는 보상)할 수 있다. 도 16은 본 개시의 일 실시 예에 따른 멀티 폴더블 전자 장치를 나타내는 것으로, 멀티 폴더블 전자 장치의 펼 침 상태를 나타내는 도면이다. 도 16의 멀티 폴더블 전자 장치는 도 10의 전자 장치와 적어도 일부 유사하거나, 전자 장치의 다른 실시예들을 더 포함할 수 있다. 도 16의 전자 장치를 설명함에 있어서 도 10의 전자 장치와 실질적 으로 동일한(또는 유사한) 구성의 상세한 설명은 생략될 수 있다. 도 16을 참조하면, 본 개시의 일 실시 예에 따른 멀티 폴더블 전자 장치(예: 도 1의 전자 장치, 도 2a의 전자 장치, 도 3a의 전자 장치)는, 디스플레이 모듈, 브라켓, 디지타이저, 제1 힌지부, 및 제2 힌지부를 포함할 수 있다. 예를 들면, 디스플레이 모듈은, 디스플레이(예: 플렉서블 디스플레이)(예: 도 2a의 제1 디스플레이 , 도 3a의 플렉서블 디스플레이, 도 4의 디스플레이), 플렉서블 플레이트(예: 디스플레이 지지 부재, 레티스 지지 부재, 레티스 플레이트), 연성회로기판(630, FPCB: flexible printed circuit board), 및 인쇄회로기판(640, PCB: printed circuit board)을 포함할 수 있다. 일 실시 예에 따르면, 멀티 폴더블 전자 장치는 제1 힌지부와 제2 힌지부를 통해 멀티 폴더 블 형태로 접힐 수 있다. 예를 들면, 제1 힌지부는 제1 힌지 플레이트, 제1 힌지 구조, 및 제1 힌지 커버을 포함할 수 있다. 예를 들면, 제2 힌지부는 제2 힌지 플레이트, 제2 힌지 구 조, 및 제2 힌지 커버을 포함할 수 있다. 예를 들면, 제1 힌지 구조, 및 제2 힌지 구조가 자성을 가지는 경우, 제1 힌지 구조 및 제2 힌지 구조와 디지타이저 사이에 차폐 부재가 더 배치될 수 있다. 제1 힌지 구조, 및 제2 힌 지 구조가 자성을 가지는 경우, 제1 힌지 구조, 및 제2 힌지 구조는 자성을 가지는 스테인리 스 스틸을 포함할 수 있다. 예를 들면, 브라켓은, 디스플레이 모듈의 적어도 일부에 접착 부재 등을 통해 접착(또는 부착)되어, 디스플레이 모듈을 지지할 수 있다. 브라켓은 디스플레이 모듈의 적어도 일부(예: 인쇄 회로 기판)를 수용할 수 있는 리세스를 포함할 수 있다. 예를 들면, 디스플레이(예: 플렉서블 디스플레이)는 연성회로기판(630, FPCB)을 통해 인쇄회로기판(640, PCB)과 전기적으로 연결될 수 있다. 예를 들면, 디지타이저는 연성회로기판을 통해 디지타이저 구동부(예: 도 4의 디지타이저 구동부)와 전기적으로 연결될 수 있다. 예를 들면, 인쇄회로기판(640, PCB)은 프로세서(예: 도 1의 프로세서), 메모리(예: 도 1의 메모리), 디스플레이 드라이버 IC(예: 도 4의 디스플레이 드라이버 IC), 및 디지타이저 구동부(예: 도 4의 디지타이 저 구동부)를 포함할 수 있다. 일 실시 예에 따르면, 플렉서블 플레이트(예: 레티스 플레이트)의 하부에 디지타이저가 배치될 수 있다. 예를 들면, 멀티 폴더블 전자 장치의 접힘과 펼침이 원활히 이루어지도록, 디지타이저의 적어도 일 부 구성들은 폴딩 축(F)을 기준으로 서로 이격되어 분리될 수 있다. 일 실시 예에 따르면, 디지타이저는 코일 어레이를 포함하는 연성회로기판층, 제1 자성층(1662, MMP1), 및 도전층(예: 도전성 플레이트), 및 제2 자성층(1664, MMP2)을 포함할 수 있다. 일 실시 예에 따르면, 멀티 폴더블 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레 이)에 수직한 방향으로 보여질 때, 연성회로기판층과 도전층(예: 도전성 플레이트) 사이에 제1 자 성층(1662, MMP1), 및 제2 자성층(1664, MMP2)이 배치될 수 있다. 예를 들면, 연성회로기판층의 하부에 제1 자성층(1662, MMP1)이 배치될 수 있다. 제1 자성층(1662, MMP 1)은 연성회로기판층의 적어도 일부와 중첩되도록 배치될 수 있다. 예를 들면, 연성회로기판층의 하부에 제2 자성층(1664, MMP2)이 배치될 수 있다. 제2 자성층(1664, MMP 2)은 연성회로기판층의 적어도 일부와 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(1662, MMP1)과 제2 자성층(1664, MMP2)은 연성회로기판층의 하부에서 평행하게 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(1662, MMP1)의 하부에 도전층(예: 도전성 플레이트)이 배치될 수 있다. 도전층(예: 도전성 플레이트)은 제1 자성층(1662, MMP1)과 중첩되게 배치될 수 있다. 예를 들면, 멀티 폴더블 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여 질 때, 제1 자성층(1662, MMP1)과 도전층(예: 도전성 플레이트)은 실질적으로 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 멀티 폴더블 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레 이)에 수직한 방향으로 보여질 때, 제1 자성층(1662, MMP1)과 제2 자성층(1664, MMP2)은 중첩되지 않도록 배치 될 수 있다. 일 실시 예에 따르면, 제1 자성층(1662, MMP1)은 제1 자성 부분, 제2 자성 부분, 및 제3 자성 부분을 포함할 수 있다. 일 실시 예에 따르면, 제2 자성층(1664, MMP2)은 제4 자성 부분, 및 제5 자성 부분를 포함할 수 있다. 예를 들면, 제1 자성층(1662, MMP1)의 제1 자성 부분과 제2 자성 부분 사이에 제2 자성층(1664, MMP2)의 제4 자성 부분이 배치될 수 있다. 예를 들면, 제1 자성층(1662, MMP1)의 제2 자성 부분과 제3 자성 부분 사이에 2 자성층(1664, MMP2)의 제5 자성 부분이 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(1662, MMP1)의 제1 자성 부분, 제2 자성 부분, 및 제3 자성 부분과 도전층(예: 도전성 플레이트)가 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 도전층(예: 도전성 플레이트)은 제2 자성층(1664, MMP2)과 중첩되지 않도록 배치될 수 있다. 예를 들면, 제1 자성층(1662, MMP1)과 제2 자성층(1664, MMP2)은 실질적으로 동일한 두께로 형성될 수 있다. 이에 한정되지 않고, 제1 자성층(1662, MMP1)과 제2 자성층(1664, MMP2)은 서로 다른 두께로 형성될 수 있다. 이 경우, 제1 자성층(1662, MMP1)은 제1 두께로 형성되고, 제2 자성층(1664, MMP2)은 제1 두께보다 얇은 제2 두 께로 형성될 수 있다. 일 실시 예에 따르면, 연성회로기판층 은 분리되지 않고, 하나의 기판으로 형성될 수 있다. 일 실시 예에 따르면, 제1 자성층(1662, MMP1)은 제1 성능 계수를 가지도록 형성될 수 있다. 예를 들면, 제1 자 성층(1662, MMP1)은 제1 투자율을 가지는 물질로 제1 두께를 가지도록 형성되어 제1 성능 계수를 가질 수 있다. 일 실시 예에 따르면, 제2 자성층(1664, MMP2)은 제1 성능 계수보다 낮은 제2 성능 계수를 가지도록 형성될 수 있다. 예를 들면, 제2 자성층(1664, MMP2)은 제1 투자율보다 낮은 제2 투자율을 가지는 물질로 제1 두께보다 얇 은 제2 두께를 가지도록 형성되어 제2 성능 계수를 가질 수 있다. 예를 들면, 제2 자성층(1664, MMP2)은 제1 투 자율보다 낮은 제2 투자율을 가지는 물질로 제1 두께로 형성되어 제2 성능 계수를 가질 수 있다. 예를 들면, 제 2 자성층(1664, MMP2)은 제1 투자율을 가지는 물질로 제1 두께보다 얇은 제2 두께를 가지도록 형성되어 제2 성 능 계수를 가질 수 있다.예를 들면, 제1 자성층(1662, MMP1)은 30㎛~60㎛의 두께로 형성될 수 있다. 예를 들면, 제1 자성층(1662, MMP1)의 투자율은 약95u'일 수 있다. 예를 들면, 제2 자성층(1664, MMP2)은 20㎛~30㎛의 두께로 형성될 수 있다. 예를 들면, 제2 자성층(1664, MMP2)은 제1 자성층(1662, MMP1)의 투자율(예: 약95u')보다 낮은 투자율을 가질 수 있다. 예를 들면, 제2 자성 층(1664, MMP2)의 투자율은 약60u'일 수 있다. 멀티 폴더블 전자 장치의 접힘(예: 폴딩) 시, 디스플레이(예: 플렉서블 디스플레이)의 접힘과 펼침 이 원활이 이루어지고, 디스플레이(예: 플렉서블 디스플레이)가 지지될 수 있도록 플렉서블 플레이트 (예: 레티스 플레이트)는 복수의 레티스 부분(예: 레티스 영역)을 포함할 수 있다. 일 실시 예에 따르면, 밴딩 영역과 대응하는 부분에 레티스 부분(예: 레티스 영역)이 배치될 수 있다. 예 를 들면, 레티스 부분(예: 레티스 영역)은 밴딩 영역과 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 제2 자성층(1664, MMP2)의 적어도 일부는 레티스 부분(예: 레티스 영역)과 중첩되도 록 배치될 수 있다. 예를 들면, 제2 자성층(1664, MMP2)은 레티스 부분(예: 레티스 영역)의 전체와 중첩되 도록 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층과 레티스 부분(예: 레티스 영역)은 중첩되지 않도록 배치될 수 있 다. 본 개시의 디지타이저는 폴더블 전자 장치뿐만 아니라 슬라이더블 전자 장치 또는 롤러블 전자 장치에도 적용될 수 있다. 본 개시에 따른 전자 장치는 인-아웃(in-out) 폴딩이 복수 회 가능한 디스플레이를 포함 하는 멀티 폴더블 전자 장치를 포함할 수 있다. 예를 들어, 본 개시에 따른 전자 장치는 하우징 간의 슬 라이드 이동을 통해 확장 가능한 전자 장치와 같이, 일부 영역(예: 벤딩 영역 또는 폴딩 영역)이 벤딩, 또는 롤 링이 가능한 플렉서블 디스플레이를 포함하는 다양한 전자 장치를 포함할 수 있다. 본 개시의 일 실시 예에 따른 전자 장치는 밴딩 영역과 대응하는 부분에 제2 자성층(1664, MMP2)이 배치 되어 도전층(예: 도전성 플레이트)의 일부분의 제거로 인한 밴딩 영역에서의 특성 저하를 방지(또는 보상)할 수 있다. 도 17은 본 개시의 일 실시 예에 따른 전자 장치를 나타내는 것으로, 전자 장치의 펼침 상태를 나타내는 도면이 다. 도 17의 전자 장치는 도 10의 전자 장치와 적어도 일부 유사하거나, 전자 장치의 다른 실시예들을 더 포함할 수 있다. 도 17의 전자 장치를 설명함에 있어서 도 10의 전자 장치와 실질적으로 동일한 (또는 유사한) 구성의 상세한 설명은 생략될 수 있다. 도 17를 참조하면, 본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치, 도 2a의 전자 장 치, 도 3a의 전자 장치)는, 디스플레이 모듈, 브라켓, 자성 부품, 디지타이저 , 제2 도전층, 힌지 플레이트, 힌지 구조, 및 힌지 커버를 포함할 수 있다. 예를 들면, 디스플레이 모듈은, 디스플레이(예: 플렉서블 디스플레이)(예: 도 2a의 제1 디스플레이, 도 3a의 플렉서블 디스플레이, 도 4의 디스플레이), 플렉서블 플레이트(예: 디스플레이 지지 부 재, 레티스 지지 부재, 레티스 플레이트), 연성회로기판(630, FPCB: flexible printed circuit board), 및 인 쇄회로기판(640, PCB: printed circuit board)을 포함할 수 있다. 예를 들면, 디지타이저와 제2 도전층은 일체화되어 배치될 수 있다. 예를 들면, 디지타이저와 제2 도전층은 별도로 형성되어 배치될 수 있다. 예를 들면, 힌지 구조가 자성을 가지는 경우, 힌지 구조와 디지타이저의 사이에 차폐 부재가 더 배치될 수 있다. 힌지 구조가 자성을 가지는 경우, 힌지 구조는 자성을 가지는 스테인리스 스틸을 포함할 수 있다. 예를 들면, 브라켓은, 디스플레이 모듈의 적어도 일부에 접착 부재 등을 통해 접착(또는 부착)되어, 디스플레이 모듈을 지지할 수 있다. 브라켓은 디스플레이 모듈의 적어도 일부(예: 인쇄 회로 기판)를 수용할 수 있는 리세스를 포함할 수 있다. 예를 들면, 디스플레이(예: 플렉서블 디스플레이)는 연성회로기판(630, FPCB)을 통해 인쇄회로기판(640, PCB)과 전기적으로 연결될 수 있다. 예를 들면, 디지타이저는 연성회로기판을 통해 디지타이저 구동부(예: 도 4의 디지타이저 구동부)와 전기적으로 연결될 수 있다. 예를 들면, 인쇄회로기판(640, PCB)은 프로세서(예: 도 1의 프로세서), 메모리(예: 도 1의 메모리), 디스플레이 드라이버 IC(예: 도 4의 디스플레이 드라이버 IC), 및 디지타이저 구동부(예: 도 4의 디지타이 저 구동부)를 포함할 수 있다. 일 실시 예에 따르면, 전자 장치가 접혀지는 경우에 접힘(예: 폴딩) 상태의 고정을 위해서 브라켓의 양측에 자성 부품이 배치될 수 있다. 브라켓의 양측의 적어도 일부분에 홈 또는 홀이 형성되고, 양측 에 형성된 홈 또는 홀에 자성 부품이 배치될 수 있다. 일 실시 예에 따르면, 전자 장치의 접힘 시, 힌지 플레이트는 폴딩 축(F)을 기준으로 분리되는 제1 힌지 플레이트 부분(예: 도 10의 제1 힌지 플레이트 부분), 및 제2 제2 힌지 플레이트 부분(예: 도 10의 제2 힌지 플레이트 부분)을 포함할 수 있다. 일 실시 예에 따르면, 밴딩 영역에 대응하도록 힌지 플레이트, 힌지 구조가 배치될 수 있다. 힌 지 구조는 힌지 커버에 의해서 외부에서 보았을 때 가려질 수 있다. 예를 들면, 힌지 구조에 의 해서 전자 장치는 인 폴딩 방식 및/또는 아웃 폴딩 방식으로, 접히고 펼쳐질 수 있다. 일 실시 예에 따르면, 플렉서블 플레이트(예: 레티스 플레이트)의 하부에 디지타이저, 및 제2 도전 층이 배치될 수 있다. 예를 들면, 전자 장치의 접힘과 펼침이 원활히 이루어지도록, 디지타이저의 적어도 일부 구성들은 폴딩 축(F)을 기준으로 서로 이격되어 분리될 수 있다. 예를 들면, 전자 장치의 접힘과 펼침이 원활히 이루어지도록, 제2 도전층이 분리되어 배치될 수 있 다. 일 실시 예에 따르면, 디지타이저는 코일 어레이를 포함하는 연성회로기판층, 제1 자성층(1762, MMP1), 및 제1 도전층(예: 도전성 플레이트), 및 제2 자성층(1764, MMP2)을 포함할 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 연성회로기판층과 제1 도전층(예: 도전성 플레이트) 사이에 제1 자성층(1762, MMP1)이 배치될 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제2 자성층(1764, MMP2)과 힌지 플레이트 사이에 제2 도전층이 배치될 수 있다. 예를 들면, 연성회로기판층의 하부에 제1 자성층(1762, MMP1)이 배치될 수 있다. 제1 자성층(1762, MMP 1)은 연성회로기판층(예: 코일 어레이층)의 적어도 일부와 중첩되도록 배치될 수 있다. 예를 들면, 연성회로기판층의 하부에 제2 자성층(1764, MMP2)이 배치될 수 있다. 제2 자성층(1764, MMP 2)은 연성회로기판층의 적어도 일부와 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(1762, MMP1)과 제2 자성층(1764, MMP2)은 연성회로기판층의 하부에서 평행하게 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(1762, MMP1)의 하부에 제1 도전층(예: 도전성 플레이트)이 배치될 수 있다. 제1 도전층(예: 도전성 플레이트)은 제1 자성층(1762, MMP1)과 중첩되게 배치될 수 있다. 예를 들 면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제1 자성층(1762, MMP1)과 제1 도전층(예: 도전성 플레이트)은 실질적으로 중첩되도록 배치될 수 있 다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제1 자성층(1762, MMP1)과 제2 자성층(1764, MMP2)은 중첩되지 않도록 배치될 수 있다. 일 실시 예에 따르면, 제1 도전층(예: 도전성 플레이트)은 제2 자성층(1764, MMP2)과 중첩되지 않도록 배 치될 수 있다. 예를 들면, 제2 도전층과 제2 자성층(1764, MMP2)은 실질적으로 동일한 폭을 가지도록 형성될 수 있다. 이에 한정되지 않고, 제2 도전층은 제2 자성층(1764, MMP2)의 폭보다 넓은 폭을 가지도록 형성될 수 있다. 일 실시 예에 따르면, 제1 자성층(1762, MMP1)은 폴딩 축(F)을 따라서 서로 이격되는 제1 자성 부분과 제2 자성 부분을 포함할 수 있다. 제1 자성층(1762, MMP1)과 평행한 방향에서, 제2 자성층(1764, MMP2)은 제1 자성층 (1762, MMP1)의 제1 자성 부분과 제2 자성 부분 사이에 배치될 수 있다. 예를 들면, 제1 자성층(1762, MMP1)과 제2 자성층(1764, MMP2)은 실질적으로 동일한 두께로 형성될 수 있다. 이에 한정되지 않고, 제1 자성층(1762, MMP1)과 제2 자성층(1764, MMP2)은 서로 다른 두께로 형성될 수 있다. 이 경우, 제1 자성층(1762, MMP1)은 제1 두께로 형성되고, 제2 자성층(1764, MMP2)은 제1 두께보다 얇은 제2 두 께로 형성될 수 있다. 일 실시 예에 따르면, 연성회로기판층은 분리되어 배치될 수 있다. 예를 들면, 연성회로기판층은 제1 연성회로기판 부분, 및 제2 연성회로기판 부분을 포함할 수 있다. 제1 연성회로기판 부분 과 제2 연성회로기판 부분은 제1 간격(w1)(예: 이격 거리)을 두고 이격되어 배치될 수 있다. 예 를 들면, 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)은 0~3㎜일 수 있다. 예를 들면, 제1 연성회로기판 부분과 제2 연성회로기판 부분이 맞닿게 배치되는 경우, 제1 연성 회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)은 실질적으로 '0'이 될 수 있다. 예를 들면, 제1 연성회로기판 부분과 제2 연성회로기판 부분이 분리되는 경우, 제1 연성회로기판 부분 과 제2 연성회로기판 부분의 제1 간격(w1)은 3㎜ 이하가 될 수 있다. 예를 들면, 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)은 제3 자성층 부분 과 제4 자성층 부분의 간격과 실질적으로 동일할 수 있다. 예를 들면, 제1 연성회로기판 부분 과 제2 연성회로기판 부분의 제1 간격(w1)은 제3 자성층 부분과 제4 자성층 부분(1764 2)의 간격 보다 작을 수 있다. 이에 한정되지 않고, 제1 연성회로기판 부분과 제2 연성회로기판 부분 의 제1 간격(w1)은 제3 자성층 부분과 제4 자성층 부분의 보다 클 수 있다. 예를 들면, 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)은 8㎜~12㎜일 수 있 다. 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)이 8㎜~12㎜로 형성되는 경 우, 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)은 제1 도전층 부분 과 제2 도전층 부분의 제2 간격(w2)과 실질적으로 동일할 수 있다. 예를 들면, 제1 연성회로기판 부분 과 제2 연성회로기판 부분의 제1 간격(w1)은 제1 도전층 부분과 제2 도전층 부분(1763 2)의 제2 간격(w2)보다 작을 수 있다. 이에 한정되지 않고, 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)은 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)보다 클 수 있다. 이에 한정되지 않고, 연성회로기판층은 분리되지 않고, 하나의 기판으로 형성될 수도 있다. 일 실시 예에 따르면, 제1 도전층(예: 도전성 플레이트)은 서로 이격된 제1 도전층 부분과 제2 도 전층 부분을 포함할 수 있다. 전자 장치의 밴딩 특성을 향상시키기 위해 제1 도전층(예: 도 전성 플레이트)의 일부가 제거될 수 있다. 예를 들면, 제1 도전층(예: 도전성 플레이트)의 제1 도전층 부 분의 일부가 제거되고, 제2 도전층 부분의 일부가 제거되어, 제1 도전층 부분과 제2 도전 층 부분은 제2 간격(w2)을 두고 이격될 수 있다. 예를 들면, 밴딩 영역과 대응하는 제1 도전층 (예: 도전성 플레이트)의 일부분이 제거될 수 있다. 일 실시 예에 따르면, 제1 자성층(1762, MMP1)은 서로 이격된 제1 자성층 부분과 제2 자성층 부분 을 포함할 수 있다. 제1 자성층(1762, MMP)의 제1 자성층 부분과 제2 자성층 부분은 제2 간격(w2)을 두고 이격되어 배치될 수 있다. 예를 들면, 제2 간격(w2)은 10mm ~ 30mm일 수 있다. 예를 들면, 제1 자성층 부분과 제2 자성층 부분의 제2 간격(w2)은 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)과 실질적으로 동일할 수 있다. 이에 한정되지 않고, 제1 자성층 부분 과 제2 자성층 부분의 제2 간격(w2)과 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)은 서로 다를 수 있다.일 실시 예에 따르면, 제1 도전층(예: 도전성 플레이트)의 일부가 제거된 부분과 중첩되도록 제2 자성층 (1764, MMP2)이 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(1762, MMP)의 제1 자성층 부분과 제2 자성층 부분의 사이에 제 2 자성층(1764, MMP2)이 배치될 수 있다. 예를 들면, 제2 자성층(1764, MMP2)은 폴딩 축(F)을 기준으로 분리되 는 제3 자성층 부분과 제4 자성층 부분을 포함할 수 있다. 예를 들면, 제1 자성층 부분과 인접하도록 제3 자성층 부분이 배치될 수 있다. 예를 들면, 제2 자성층 부분과 인접하도록 제4 자성층 부분이 배치될 수 있다. 예를 들면, 제3 자성층 부분과 제4 자성층 부분은 제1 간 격(w1)을 두고 배치될 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제2 자성층(1764, MMP2)의 아래에 제2 도전층이 배치될 수 있다. 예를 들면, 제2 도 전층은 제2 자성층(1764, MMP2)과 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(1762, MMP1)은 제1 성능 계수를 가지도록 형성될 수 있다. 예를 들면, 제1 자 성층(1762, MMP1)은 제1 투자율을 가지는 물질로 제1 두께를 가지도록 형성되어 제1 성능 계수를 가질 수 있다. 일 실시 예에 따르면, 제2 자성층(1764, MMP2)은 제1 성능 계수보다 낮은 제2 성능 계수를 가지도록 형성될 수 있다. 예를 들면, 제2 자성층(1764, MMP2)은 제1 투자율보다 낮은 제2 투자율을 가지는 물질로 제1 두께보다 얇 은 제2 두께를 가지도록 형성되어 제2 성능 계수를 가질 수 있다. 예를 들면, 제2 자성층(1764, MMP2)은 제1 투 자율보다 낮은 제2 투자율을 가지는 물질로 제1 두께로 형성되어 제2 성능 계수를 가질 수 있다. 예를 들면, 제 2 자성층(1764, MMP2)은 제1 투자율을 가지는 물질로 제1 두께보다 얇은 제2 두께를 가지도록 형성되어 제2 성 능 계수를 가질 수 있다. 예를 들면, 제1 자성층(1762, MMP1)은 30㎛~60㎛의 두께로 형성될 수 있다. 예를 들면, 제1 자성층(1762, MMP1)의 투자율은 약95u'일 수 있다. 예를 들면, 제2 자성층(1764, MMP2)은 20㎛~30㎛의 두께로 형성될 수 있다. 예를 들면, 제2 자성층(1764, MMP2)은 제1 자성층(1762, MMP1)의 투자율(예: 약95u')보다 낮은 투자율을 가질 수 있다. 예를 들면, 제2 자성 층(1764, MMP2)의 투자율은 약60u'일 수 있다. 밴딩 영역에서 불균일 한 신호 분포가 발생하는 것을 방지하기 위해서, 제1 자성층(1762, MMP1)의 제1 투 자율보다 제2 자성층(1764, MMP2)의 제2 투자율이 낮게 형성하고, 제2 자성층(1764, MMP2)의 하부에 제2 도전층 을 배치할 수 있다. 일 실시 예에 따르면, 제2 도전층은 제2 자성층과 힌지 플레이트 사이에 배치되고, 제1 도전 층과는 다른 도전성을 가질 수 있다. 예를 들면, 제2 도전층은 제1 도전층에 포함된 제1 물질보다 도전성이 낮은 제2 물질을 포함할 수 있다. 예를 들면, 제2 도전층은 제1 도전층과 실질적으로 동일한 두께로 형성될 수 있다. 예를 들면, 제2 도전층은 제1 도전층의 두께보다 얇은 두께로 형성될 수 있다. 일 실시 예에 따르면, 제1 도전층과 제2 도전층은 전기적으로 연결될 수 있다. 예를 들면, 제1 도 전층에서 연장된 부분을 패터닝하여 제2 도전층을 형성할 수 있다. 예를 들면, 제2 도전층은 도전성 물질로 형성된 도전 패턴(1765a)과 빈 공간인 스페이스(1765b)를 포함할 수 있다. 예를 들면, 제1 자성 층(1762, MMP1)의 제1 투자율보다 제2 자성층(1764, MMP2)의 제2 투자율이 낮음으로, 전자 펜(예: 도 5a 및 도 5b의 전자 펜)의 신호 세기 및 공진 주파수를 고려하여 제2 도전층의 전도성을 튜닝할 수 있다. 예 를 들면, 도전 패턴(1765a)의 선폭(w)과 스페이스(1765b)의 폭(s)을 조절하여 제2 도전층의 전도성 및 디 지타이저의 전도성을 튜닝할 수 있다. 전자 장치의 접힘(예: 폴딩) 시, 폴딩 축(F)을 기준으로 디스플레이(예: 플렉서블 디스플레이)의 접 힘과 펼침이 원활이 이루어지고, 디스플레이(예: 플렉서블 디스플레이)가 지지될 수 있도록 플렉서블 플레 이트(예: 레티스 플레이트)는 레티스 부분(예: 레티스 영역)을 포함할 수 있다. 일 실시 예에 따르면, 밴딩 영역과 대응하는 부분에 레티스 부분(예: 레티스 영역)이 배치될 수 있다. 예를 들면, 레티스 부분(예: 레티스 영역)은 밴딩 영역과 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 제2 자성층(1764, MMP2)의 적어도 일부는 레티스 부분(예: 레티스 영역)과 중첩되도 록 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층과 레티스 부분(예: 레티스 영역)은 중첩되지 않도록 배치될 수 있 다. 본 개시의 디지타이저는 폴더블 전자 장치뿐만 아니라 슬라이더블 전자 장치 또는 롤러블 전자 장치에도 적용될 수 있다. 본 개시에서는 인(in) 폴딩이 가능한 폴더블 전자 장치를 예로 들어 설명하고 있으나, 본 개시 에 따른 전자 장치가 인(in) 폴딩이 가능한 폴더블 전자 장치에 한정되는 것은 아니다. 예를 들어, 본 개 시에 따른 전자 장치는 아웃(out) 폴딩이 가능한 디스플레이를 포함하는 폴더블 전자 장치를 포함할 수 있다. 본 개시에 따른 전자 장치는 인-아웃(in-out) 폴딩이 복수 회 가능한 디스플레이를 포함하는 멀티 폴더블 전자 장치를 포함할 수 있다. 예를 들어, 본 개시에 따른 전자 장치는 하우징 간의 슬라이드 이동 을 통해 확장 가능한 전자 장치와 같이, 일부 영역(예: 벤딩 영역 또는 폴딩 영역)이 벤딩, 또는 롤링이 가능한 플렉서블 디스플레이를 포함하는 다양한 전자 장치를 포함할 수 있다. 본 개시의 일 실시 예에 따른 전자 장치는 제1 도전층(예: 도전성 플레이트)의 일부가 제거된 부분 과 중첩되도록 제2 자성층(1764, MMP2) 및 제2 도전층이 배치될 수 있다. 밴딩 영역과 대응하는 부 분에 제2 자성층(1764, MMP2), 및 제2 도전층이 배치되어 도전층(예: 도전성 플레이트)의 일부분의 제거로 인한 밴딩 영역에서의 특성 저하를 방지(또는 보상)할 수 있다. 도 18은 본 개시의 일 실시 예에 따른 전자 장치를 나타내는 것으로, 전자 장치의 펼침 상태를 나타내는 도면이 다. 도 19는 제2 자성층과 중첩되도록 배치되는 제2 도전층을 나타내는 도면이다. 도 18의 전자 장치는 도 10의 전자 장치와 적어도 일부 유사하거나, 전자 장치의 다른 실시예들을 더 포함할 수 있다. 도 18의 전자 장치를 설명함에 있어서 도 10의 전자 장치, 도 17의 전자 장치 와 실질적으로 동일한(또는 유사한) 구성의 상세한 설명은 생략될 수 있다. 도 18 및 도 19을 참조하면, 본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치, 도 2a 의 전자 장치, 도 3a의 전자 장치)는, 디스플레이 모듈, 브라켓, 자성 부품, 디지 타이저, 제2 도전층, 힌지 플레이트, 힌지 구조, 및 힌지 커버를 포함할 수 있다. 예를 들면, 디스플레이 모듈은, 디스플레이(예: 플렉서블 디스플레이)(예: 도 2a의 제1 디스플레이 , 도 3a의 플렉서블 디스플레이, 도 4의 디스플레이), 플렉서블 플레이트(예: 디스플레이 지지 부재, 레티스 지지 부재, 레티스 플레이트), 연성회로기판(630, FPCB: flexible printed circuit board), 및 인쇄회로기판(640, PCB: printed circuit board)을 포함할 수 있다. 예를 들면, 디지타이저와 제2 도전층은 별도로 형성되어 배치될 수 있다. 예를 들면, 힌지 구조가 자성을 가지는 경우, 힌지 구조와 디지타이저의 사이에 차폐 부재가 더 배치될 수 있다. 힌지 구조가 자성을 가지는 경우, 힌지 구조는 자성을 가지는 스테인리스 스틸을 포함할 수 있다. 예를 들면, 브라켓은, 디스플레이 모듈의 적어도 일부에 접착 부재 등을 통해 접착(또는 부착)되어, 디스플레이 모듈을 지지할 수 있다. 브라켓은 디스플레이 모듈의 적어도 일부(예: 인쇄 회로 기판)를 수용할 수 있는 리세스를 포함할 수 있다. 예를 들면, 디스플레이(예: 플렉서블 디스플레이)는 연성회로기판(630, FPCB)을 통해 인쇄회로기판(640, PCB)과 전기적으로 연결될 수 있다. 예를 들면, 디지타이저는 연성회로기판을 통해 디지타이저 구동부(예: 도 4의 디지타이저 구동부)와 전기적으로 연결될 수 있다. 예를 들면, 인쇄회로기판(640, PCB)은 프로세서(예: 도 1의 프로세서), 메모리(예: 도 1의 메모리), 디스플레이 드라이버 IC(예: 도 4의 디스플레이 드라이버 IC), 및 디지타이저 구동부(예: 도 4의 디지타이 저 구동부)를 포함할 수 있다. 일 실시 예에 따르면, 전자 장치가 접혀지는 경우에 접힘(예: 폴딩) 상태의 고정을 위해서 브라켓의 양측에 자성 부품이 배치될 수 있다. 브라켓의 양측의 적어도 일부분에 홈 또는 홀이 형성되고, 양측에 형성된 홈 또는 홀에 자성 부품이 배치될 수 있다. 일 실시 예에 따르면, 전자 장치의 접힘 시, 힌지 플레이트는 폴딩 축(F)을 기준으로 분리되는 제1 힌지 플레이트 부분(예: 도 10의 제1 힌지 플레이트 부분), 및 제2 제2 힌지 플레이트 부분(예: 도 10의 제2 힌지 플레이트 부분)을 포함할 수 있다. 일 실시 예에 따르면, 밴딩 영역에 대응하도록 힌지 플레이트, 힌지 구조가 배치될 수 있다. 힌 지 구조는 힌지 커버에 의해서 외부에서 보았을 때 가려질 수 있다. 예를 들면, 힌지 구조에 의 해서 전자 장치는 인 폴딩 방식 및/또는 아웃 폴딩 방식으로, 접히고 펼쳐질 수 있다. 일 실시 예에 따르면, 플렉서블 플레이트(예: 레티스 플레이트)의 하부에 디지타이저, 및 제2 도전 층이 배치될 수 있다. 예를 들면, 전자 장치의 접힘과 펼침이 원활히 이루어지도록, 디지타이저의 적어도 일부 구성들은 폴딩 축(F)을 기준으로 서로 이격되어 분리될 수 있다. 예를 들면, 전자 장치의 접힘과 펼침이 원활히 이루어지도록, 제2 도전층이 분리되어 배치될 수 있 다. 일 실시 예에 따르면, 디지타이저는 코일 어레이를 포함하는 연성회로기판층, 제1 자성층(1862, MMP1), 및 제1 도전층(예: 도전성 플레이트), 및 제2 자성층(1864, MMP2)을 포함할 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 연성회로기판층과 제1 도전층(예: 도전성 플레이트) 사이에 제1 자성층(1862, MMP1), 및 제2 자성층(1864, MMP2)이 배치될 수 있다. 예를 들면, 연성회로기판층의 하부에 제1 자성층(1862, MMP1)이 배치될 수 있다. 제1 자성층(1862, MMP 1)은 연성회로기판층의 적어도 일부와 중첩되도록 배치될 수 있다. 예를 들면, 연성회로기판층의 하부에 제2 자성층(1864, MMP2)이 배치될 수 있다. 제2 자성층(1864, MMP 2)은 연성회로기판층의 적어도 일부와 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(1862, MMP1)과 제2 자성층(1864, MMP2)은 연성회로기판층의 하부에서 평행하게 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(1862, MMP1)의 하부에 제1 도전층(예: 도전성 플레이트)이 배치될 수 있다. 제1 도전층(예: 도전성 플레이트)은 제1 자성층(1862, MMP1)과 중첩되게 배치될 수 있다. 예를 들 면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제1 자성층(1862, MMP1)과 제1 도전층(예: 도전성 플레이트)은 실질적으로 중첩되도록 배치될 수 있 다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제1 자성층(1862, MMP1)과 제2 자성층(1864, MMP2)은 중첩되지 않도록 배치될 수 있다. 일 실시 예에 따르면, 제1 도전층(예: 도전성 플레이트)은 제2 자성층(1864, MMP2)과 중첩되지 않도록 배 치될 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제2 자성층(1864, MMP2)과 제2 도전층은 실질적으로 중첩되도록 배치될 수 있다. 예를 들면, 제2 도전층은 힌지 플레이트 위에 배치될 수 있다. 예를 들면, 제2 도전층과 제2 자성층(1864, MMP2)은 실질적으로 동일한 폭을 가지도록 형성될 수 있다. 이에 한정되지 않고, 제2 도전층은 제2 자성층(1864, MMP2)의 폭보다 넓은 폭을 가지도록 형성될 수 있다. 일 실시 예에 따르면, 제1 자성층(1862, MMP1)은 폴딩 축(F)을 따라서 서로 이격되는 제1 자성 부분과 제2 자성 부분을 포함할 수 있다. 제1 자성층(1862, MMP1)과 평행한 방향에서, 제2 자성층(1864, MMP2)은 제1 자성층 (1862, MMP1)의 제1 자성 부분과 제2 자성 부분 사이에 배치될 수 있다. 예를 들면, 제1 자성층(1862, MMP1)과 제2 자성층(1864, MMP2)은 실질적으로 동일한 두께로 형성될 수 있다. 이에 한정되지 않고, 제1 자성층(1862, MMP1)과 제2 자성층(1864, MMP2)은 서로 다른 두께로 형성될 수 있다. 이 경우, 제1 자성층(1862, MMP1)은 제1 두께로 형성되고, 제2 자성층(1864, MMP2)은 제1 두께보다 얇은 제2 두 께로 형성될 수 있다. 일 실시 예에 따르면, 연성회로기판층은 분리되어 배치될 수 있다. 예를 들면, 연성회로기판층은 제1 연성회로기판 부분, 및 제2 연성회로기판 부분을 포함할 수 있다. 제1 연성회로기판 부분 과 제2 연성회로기판 부분은 제1 간격(w1)(예: 이격 거리)을 두고 이격되어 배치될 수 있다. 예를 들면, 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)은 0~3㎜일 수 있다. 예를 들면, 제1 연성회로기판 부분과 제2 연성회로기판 부분이 맞닿게 배치되는 경우, 제1 연성 회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)은 실질적으로 '0'이 될 수 있다. 예를 들면, 제1 연성회로기판 부분과 제2 연성회로기판 부분이 분리되는 경우, 제1 연성회로기판 부분 과 제2 연성회로기판 부분의 제1 간격(w1)은 3㎜ 이하가 될 수 있다. 예를 들면, 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)은 제3 자성층 부분 과 제4 자성층 부분의 간격과 실질적으로 동일할 수 있다. 예를 들면, 제1 연성회로기판 부분 과 제2 연성회로기판 부분의 제1 간격(w1)은 제3 자성층 부분과 제4 자성층 부분(1864 2)의 간격 보다 작을 수 있다. 이에 한정되지 않고, 제1 연성회로기판 부분과 제2 연성회로기판 부분 의 제1 간격(w1)은 제3 자성층 부분과 제4 자성층 부분의 보다 클 수 있다. 예를 들면, 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)은 8㎜~12㎜일 수 있 다. 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)이 8㎜~12㎜로 형성되는 경 우, 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)은 제1 도전층 부분 과 제2 도전층 부분의 제2 간격(w2)과 실질적으로 동일할 수 있다. 예를 들면, 제1 연성회로기판 부분 과 제2 연성회로기판 부분의 제1 간격(w1)은 제1 도전층 부분과 제2 도전층 부분(1863 2)의 제2 간격(w2)보다 작을 수 있다. 이에 한정되지 않고, 제1 연성회로기판 부분과 제2 연성회로기판 부분의 제1 간격(w1)은 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)보다 클 수 있다. 이에 한정되지 않고, 연성회로기판층은 분리되지 않고, 하나의 기판으로 형성될 수도 있다. 일 실시 예에 따르면, 제1 도전층(예: 도전성 플레이트)은 서로 이격된 제1 도전층 부분과 제2 도 전층 부분을 포함할 수 있다. 전자 장치의 밴딩 특성을 향상시키기 위해 제1 도전층(예: 도 전성 플레이트)의 일부가 제거될 수 있다. 예를 들면, 제1 도전층(예: 도전성 플레이트)의 제1 도전층 부 분의 일부가 제거되고, 제2 도전층 부분의 일부가 제거되어, 제1 도전층 부분과 제2 도전 층 부분은 제2 간격(w2)을 두고 이격될 수 있다. 예를 들면, 밴딩 영역과 대응하는 제1 도전층 (예: 도전성 플레이트)의 일부분이 제거될 수 있다. 일 실시 예에 따르면, 제1 자성층(1862, MMP1)은 서로 이격된 제1 자성층 부분과 제2 자성층 부분 을 포함할 수 있다. 제1 자성층(1862, MMP1)의 제1 자성층 부분과 제2 자성층 부분은 제 2 간격(w2)을 두고 이격되어 배치될 수 있다. 예를 들면, 제2 간격(w2)은 10mm ~ 30mm일 수 있다. 예를 들면, 제1 자성층 부분과 제2 자성층 부분의 제2 간격(w2)은 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)과 실질적으로 동일할 수 있다. 이에 한정되지 않고, 제1 자성층 부분 과 제2 자성층 부분의 제2 간격(w2)과 제1 도전층 부분과 제2 도전층 부분의 제2 간격(w2)은 서로 다를 수 있다. 일 실시 예에 따르면, 제1 도전층(예: 도전성 플레이트)의 일부가 제거된 부분과 중첩되도록 제2 자성층 (1864, MMP2)이 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층(1862, MMP1)의 제1 자성층 부분과 제2 자성층 부분의 사이에 제2 자성층(1864, MMP2)이 배치될 수 있다. 예를 들면, 제2 자성층(1864, MMP2)은 폴딩 축(F)을 기준으로 분리되는 제3 자성층 부분, 및 제4 자성층 부분을 포함할 수 있다. 예를 들면, 제1 자성층 부분과 인접하도록 제3 자성층 부분이 배치될 수 있다. 예를 들면, 제2 자성층 부분과 인접하도록 제4 자성층 부분이 배치될 수 있다. 예를 들면, 제3 자성층 부분과 제4 자성층 부분은 제1 간격(w1)을 두고 배치될 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 디스플레이(예: 플렉서블 디스플레이)에 수직한 방향으로 보여질 때, 제2 자성층(1864, MMP2)의 아래에 제2 도전층이 배치될 수 있다. 예를 들면, 제2 도 전층은 제2 자성층(1864, MMP2)과 중첩되도록 배치될 수 있다. 예를 들면, 제2 도전층은 힌지 플레 이트와 중첩되도록 배치될 수 있다. 예를 들면, 제2 도전층는 접착 부재를 통해 힌지 플레이트(88 0)에 접착(또는 부착)될 수 있다. 예를 들면, 제2 도전층과 제1 자성층(1862, MMP1)은 전기적으로 분리될 수 있다. 예를 들면, 제2 도전층과 제1 도전층은 전기적으로 분리될 수 있다. 예를 들면, 제2 도전층과 제2 자성층(1864, MMP2)은 전기적으로 분리될 수 있다. 일 실시 예에 따르면, 제1 자성층(1862, MMP1)은 제1 성능 계수를 가지도록 형성될 수 있다. 예를 들면, 제1 자성층(1862, MMP1)은 제1 투자율을 가지는 물질로 제1 두께를 가지도록 형성되어 제1 성능 계수를 가질 수 있 다. 일 실시 예에 따르면, 제2 자성층(1864, MMP2)은 제1 성능 계수보다 낮은 제2 성능 계수를 가지도록 형성될 수 있다. 예를 들면, 제2 자성층(1864, MMP2)은 제1 투자율보다 낮은 제2 투자율을 가지는 물질로 제1 두께보다 얇 은 제2 두께를 가지도록 형성되어 제2 성능 계수를 가질 수 있다. 예를 들면, 제2 자성층(1864, MMP2)은 제1 투 자율보다 낮은 제2 투자율을 가지는 물질로 제1 두께로 형성되어 제2 성능 계수를 가질 수 있다. 예를 들면, 제 2 자성층(1864, MMP2)은 제1 투자율을 가지는 물질로 제1 두께보다 얇은 제2 두께를 가지도록 형성되어 제2 성 능 계수를 가질 수 있다. 예를 들면, 제1 자성층(1862, MMP1)은 30㎛~60㎛의 두께로 형성될 수 있다. 예를 들면, 제1 자성층(1862, MMP1)의 투자율은 약95u'일 수 있다. 예를 들면, 제2 자성층(1864, MMP2)은 20㎛~30㎛의 두께로 형성될 수 있다. 예를 들면, 제2 자성층(1864, MMP2)은 제1 자성층(1862, MMP1)의 투자율(예: 약95u')보다 낮은 투자율을 가질 수 있다. 예를 들면, 제2 자성 층(1864, MMP2)의 투자율은 약60u'일 수 있다. 밴딩 영역에서 불균일 한 신호 분포가 발생하는 것을 방지하기 위해서, 제1 자성층(1862, MMP1)의 제1 투 자율보다 제2 자성층(1864, MMP2)의 제2 투자율이 낮게 형성하고, 제2 자성층(1864, MMP2)의 하부에 제2 도전층 을 배치할 수 있다. 일 실시 예에 따르면, 제2 도전층은 제2 자성층과 힌지 플레이트 사이에 배치되고, 제1 도전 층과는 다른 도전성을 가질 수 있다. 예를 들면, 제2 도전층은 제1 도전층에 포함된 제1 물질보다 도전성이 낮은 제2 물질을 포함할 수 있다. 예를 들면, 제2 도전층은 제1 도전층과 실질적으로 동일한 두께로 형성될 수 있다. 예를 들면, 제2 도전층은 제1 도전층의 두께보다 얇은 두께로 형성될 수 있다. 일 실시 예에 따르면, 제2 도전층은 도전 패턴(예: 도 17의 도전 패턴(1765a))과 스페이스(예: 도 17의 스페이스(1765b))를 포함할 수 있다. 제2 도전층의 도전 패턴(1765a)의 선폭(w)과 스페이스(1765b)의 폭 (s)을 조절하여, 제2 도전층의 전도성 및 디지타이저의 전도성을 튜닝할 수 있다. 예를 들면, 제2 도전층의 전체 영역 중에서, 제2 자성층(1864, MMP2)와 중첩되는 제1 패턴 부분은 넓은 패턴(wide pattern)으로 형성될 수 있다. 예를 들면, 제2 도전층의 전체 영역 중에서, 제2 자성층 (1864, MMP2)와 중첩되는 제1 패턴 부분은, 도전 패턴(예: 도 17의 도전 패턴(1765a))이 제1 선폭(w1)을 가지도록 형성될 수 있다. 예를 들면, 제2 도전층의 전체 영역 중에서, 제2 자성층(1864, MMP2)와 중첩되지 않는 제2 패턴 부분 은 좁은 패턴(narrow pattern)으로 형성될 수 있다. 예를 들면, 제2 도전층의 전체 영역 중에서, 제2 자성층(1864, MMP2)와 중첩되지 않는 제2 패턴 부분은, 도전 패턴(예: 도 17의 도전 패턴(1765a)이 제1 선폭보다 좁은 제2 선폭을 가지도록 형성될 수 있다. 예를 들면, 제1 자성층(1862, MMP1)의 제1 투자율보다 제2 자성층(1864, MMP2)의 제2 투자율이 낮음으로, 전자 펜(예: 도 5a 및 도 5b의 전자 펜)의 신호 세기 및 공진 주파수를 고려하여 제2 도전층의 전도성을 튜닝할 수 있다. 예를 들면, 도전 패턴(1765a)의 선폭(w)과 스페이스(예: 도 17의 스페이스(1765b))의 폭(s)을 조절하여 제2 도전층의 전도성 및 디지타이저의 전도성을 튜닝할 수 있다. 디지타이저의 도전층(예: 도전성 플레이트)의 하부에 투자율이 큰 물질(예: 페라이트(ferrite)계 물질, 마르텐사이트(martensite)계 물질, 철(Fe)계 물질) 또는 자성 물질이 위치하면, 디지타이저에서 감 지한 전자 펜의 신호 분포에 영향을 줄 수 있다. 도전층(예: 도전성 플레이트)의 전도도가 높을수록 전자 펜의 공진 주파수를 높은 쪽으로 이동시킬 수 있음으로, 제2 도전층을 배치하여 전자 펜 의 신호 분포가 균일해지도록 할 수 있다. 전자 장치의 접힘(예: 폴딩) 시, 폴딩 축(F)을 기준으로 디스플레이(예: 플렉서블 디스플레이)의 접 힘과 펼침이 원활이 이루어지고, 디스플레이(예: 플렉서블 디스플레이)가 지지될 수 있도록 플렉서블 플레 이트(예: 레티스 플레이트)는 레티스 부분(예: 레티스 영역)을 포함할 수 있다. 일 실시 예에 따르면, 밴딩 영역과 대응하는 부분에 레티스 부분(예: 레티스 영역)이 배치될 수 있다. 예를 들면, 레티스 부분(예: 레티스 영역)은 밴딩 영역과 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 제2 자성층(1864, MMP2)의 적어도 일부는 레티스 부분(예: 레티스 영역)과 중첩되도 록 배치될 수 있다. 일 실시 예에 따르면, 제1 자성층과 레티스 부분(예: 레티스 영역)은 중첩되지 않도록 배치될 수 있 다. 본 개시의 디지타이저는 폴더블 전자 장치뿐만 아니라 슬라이더블 전자 장치 또는 롤러블 전자 장치에도 적용될 수 있다. 본 개시에서는 인(in) 폴딩이 가능한 폴더블 전자 장치를 예로 들어 설명하고 있으나, 본 개시 에 따른 전자 장치가 인(in) 폴딩이 가능한 폴더블 전자 장치에 한정되는 것은 아니다. 예를 들어, 본 개 시에 따른 전자 장치는 아웃(out) 폴딩이 가능한 디스플레이를 포함하는 폴더블 전자 장치를 포함할 수 있다. 본 개시에 따른 전자 장치는 인-아웃(in-out) 폴딩이 복수 회 가능한 디스플레이를 포함하는 멀티 폴더블 전자 장치를 포함할 수 있다. 예를 들어, 본 개시에 따른 전자 장치는 하우징 간의 슬라이드 이동 을 통해 확장 가능한 전자 장치와 같이, 일부 영역(예: 벤딩 영역 또는 폴딩 영역)이 벤딩, 또는 롤링이 가능한 플렉서블 디스플레이를 포함하는 다양한 전자 장치를 포함할 수 있다. 본 개시의 일 실시 예에 따른 전자 장치는 제1 도전층(예: 도전성 플레이트)의 일부가 제거된 부분 과 중첩되도록 제2 자성층(1864, MMP2) 및 제2 도전층이 배치될 수 있다. 밴딩 영역과 대응하는 부 분에 제2 자성층(1864, MMP2), 및 제2 도전층이 배치되어 도전층(예: 도전성 플레이트)의 일부분의 제거로 인한 밴딩 영역에서의 특성 저하를 방지(또는 보상)할 수 있다. 도 20은 제1 자성층의 제1 자성 부분과 제2 자성 부분의 간격, 및 기준 점으로부터 제1 자성층의 제1 자성 부분 과 제2 자성 부분이 배치되는 위치를 나타내는 도면이다. 도 20를 참조하면, 디지타이저(예: 분리형 디지타이저)는 제1 디지타이저 부분 및 제2 디지타이저 부분을 포함할 수 있다. 일 실시 예에 따르면, 기준 라인(예: 연성회로기판층의 배선들이 배치된 부분)을 원점으로 설정하고, 제1 디지타이저 부분 및 제2 디지타이저 부분이 배치되는 위치를 조정할 수 있다. 예를 들면, 기준 라인(예: 연성회로기판층의 배선들이 배치된 부분)보다 폴딩 축(F)에 근접하도록 제1 디지타이저 부분 및 제2 디지타이저 부분을 배치할 수 있다. 예를 들면, 기준 라인(예: 연성회로기판층의 배선들이 배치된 부분)에서 약-0.5mm 만큼 폴딩 축 (F)에 근접하게 제1 디지타이저 부분 및 제2 디지타이저 부분을 배치할 수 있다. 예를 들면, 기준 라인(예: 연성회로기판층의 배선들이 배치된 부분)보다 폴딩 축(F)에서 멀어지도 록 제1 디지타이저 부분 및 제2 디지타이저 부분을 배치할 수 있다. 예를 들면, 기준 라인(예: 연성회로기판층의 배선들이 배치된 부분)에서 약2.0mm 만큼 폴딩 축(F) 에서 멀어지도록 제1 디지타이저 부분 및 제2 디지타이저 부분을 배치할 수 있다. 일 실시 예에 따르면, 디지타이저(예: 분리형 디지타이저)에서 제1 디지타이저 부분과 제2 디지타 이저 부분은 닫힌 루프(closed loop)를 형성할 수 있다. 제1 디지타이저 부분과 제2 디지타이저 부 분 사이의 영역은 닫힌 루프(closed loop)의 외부가 된다. 디지타이저가 수신부(Rx)로 동작할 때, 제1 디지타이저 부분과 제2 디지타이저 부분 사이의 영역에서 나오는 자기장의 위상은 제1 디지타 이저 부분 및 제2 디지타이저 부분 내부의 자가장의 위상과 반대가 될 수 있다. 이러한 반대 위상 이 발생함으로 인해, 디지타이저(예: 분리형 디지타이저)의 수신 신호의 세기가 줄어들거나, 위상이 바뀌 는 부분에서는 신호의 세기가 '0'이될 수 있다. 디지타이저(예: 분리형 디지타이저)가 송신부(Tx)로 동작 할 때에도 동일한 현상이 발생할 수 있다. 제1 디지타이저 부분과 제2 디지타이저 부분 사이의 발 생하는 자기장에 의한 유도 기전력을 줄이기 위해, 자성층(예: 제1 자성층(1862, MMP2), 제2 자성층(1864, MMP2))의 일부를 제거하거나, 투자율이 낮은 물질로 제2 자성층(1864, MMP2)을 형성할 수 있다. 본 개시의 디지타이저는 폴더블 전자 장치뿐만 아니라 슬라이더블 전자 장치 또는 롤러블 전자 장치에도 적용될 수 있다. 본 개시에서는 인(in) 폴딩이 가능한 폴더블 전자 장치를 예로 들어 설명하고 있으나, 본 개시 에 따른 전자 장치가 인(in) 폴딩이 가능한 폴더블 전자 장치에 한정되는 것은 아니다. 예를 들어, 본 개시에 따른 전자 장치는 아웃(out) 폴딩이 가능한 디스플레이를 포함하는 폴더블 전자 장치를 포함할 수 있다. 본 개 시에 따른 전자 장치는 인-아웃(in-out) 폴딩이 복수 회 가능한 디스플레이를 포함하는 멀티 폴더블 전자 장치 를 포함할 수 있다. 예를 들어, 본 개시에 따른 전자 장치는 하우징 간의 슬라이드 이동을 통해 확장 가능한 전 자 장치와 같이, 일부 영역(예: 벤딩 영역 또는 폴딩 영역)이 벤딩, 또는 롤링이 가능한 플렉서블 디스플레이를 포함하는 다양한 전자 장치를 포함할 수 있다. 도 21은 제2 자성층과 중첩되도록 배치되는 도전층의 패턴 밀도(예: 도전 패턴의 폭(w)과 스페이스(s) 비율)에 따른 전자 펜 내부의 인덕턴스 변화를 나타내는 도면이다. 도 21을 참조하면, 제2 도전층(예: 도 17의 제2 도전층, 도 18의 제2 도전층)의 패턴(1765a)의 선 폭(w)과 스페이스(1765b)의 폭(s)의 비율(예: 패턴 비율)에 따라서, 전자 펜(예: 도 5a 및 도 5b의 전자 펜 )의 내부의 인덕턴스 변화가 달라질 수 있다. 예를 들면, 제2 도전층(1765, 1865)의 패턴 비율이 높아질수 록 전자 펜 내부의 인덕턴스 감소량이 커지고, 일정 수준 이상에서 전자 펜 내부의 인덕턴스 감소량 이 포화(saturation)될 수 있다. 전자 펜의 공진 주파수는, 전자 펜의 내부에 배치된 인덕터의 인덕 턴스에 따라 변화될 수 있는데, 제2 도전층(1765, 1865)의 패턴 비율을 조절함으로써 전자 펜의 신호 분포 를 조절할 수 있다. 도 22는 제2 자성층과 중첩되도록 배치되는 제2 도전층의 유무에 따른 전자 펜 내부의 인덕턴스 변화를 나타내 는 도면이다. 도 22를 참조하면, 제2 자성층(예: 도 17의 제2 자성층(1764, MMP2), 도 18의 제2 자성층(1864, MMP2))의 아래 에 제2 도전층(예: 도 17의 제2 도전층, 도 18의 제2 도전층)이 배치되었을 때와, 배치되지 않았을 때 전자 펜(예: 도 5a 및 도 5b의 전자 펜) 내부의 인덕턴스에 변화가 생길 수 있다. 예를 들면, 제2 자성층(1764, 1864)의 아래에 제2 도전층(1765, 1865)가 배치되지 않았을 때에는 전자 펜 내부의 인덕턴스가 균일하지 않게 분포될 수 있다. 반면, 제2 자성층(1764, 1864)의 아래에 제2 도전층 (1765, 1865)가 배치되면, 전자 펜 내부의 인덕턴스가 균일하게 분포될 수 있다. 제2 도전층(1765, 1865)의 패턴 비율을 세밀하게 적용하면, 전자 펜 내부의 인덕턴스의 분포가 균일하도록 튜닝할 수 있다. 도 23은 제1 자성층의 제1 부분과 제2 부분의 간격에 따른 위상 변화점을 나타내는 도면이다. 도 23를 참조하면, 자성층(MMP)이 제거되는 폭에 따라 분리형 디지타이저의 분절부(예: 밴딩 영역) 중심(예: 폴 딩 축)에서 발생하는 위상 변화가 달라질 수 있다. 예를 들면, 분리형 디지타이저의 분절부(예: 밴딩 영역) 중심(예: 폴딩 축)을 기준으로 제1 갭(예: 3.5㎛)의 간 격을 두고 자성층(MMP)을 배치한 경우의 위상 변환점의 추이를 나타내었다. 예를 들면, 분리형 디지타이 저의 분절부(예: 밴딩 영역) 중심(예: 폴딩 축)을 기준으로 제2 갭(예: 3.0㎛) 의 간격을 두고 자성층(MMP)을 배치한 경우의 위상 변환점의 추이를 나타내었다. 예를 들면, 분리형 디지타이저의 분절부(예: 밴딩 영역) 중심(예: 폴딩 축)을 기준으로 제3 갭(예: 2.5㎛) 의 간격을 두고 자성층(MMP)을 배치한 경우의 위상 변 환점의 추이를 나타내었다. 분리형 디지타이저의 분절부(예: 밴딩 영역) 중심(예: 폴딩 축)에서 자성층 (MMP)의 일부를 제거할 경우, 위상 변환점이 낮아질 수 있다. 위상 변환점이 낮아지면 분리형 디지타이저의 분 절부(예: 밴딩 영역)에서 전자 펜의 신호 세기의 감소를 줄일 수 있고, 위상 반전 현상을 개선(줄일) 수 있다.본 개시의 일 실시 예에 따른 전자 장치(예: 도 6의 전자 장치, 도 8의 전자 장치)는, 폴더블 하우징, 상기 폴더블 하우징에 수용되는 플렉서블 디스플레이(예: 도 6 및 도 8의 플렉서블 디스플레이), 및 상기 플렉서블 디스플레이의 아래에 배치되는 디지타이저(예: 도 6의 디지타이저, 도 8의 디지타 이저)를 포함할 수 있다. 상기 디지타이저(660, 860)는, 연성회로기판층(예: 도 6의 연성회로기판층, 도 8의 연성회로기판층), 상기 연성회로기판층(661, 861)의 아래에 배치된 제1 도전층(예: 도 6의 제1 도 전층, 도 8의 제1 도전층), 및 상기 연성회로기판층의 아래에 배치되는 자성층(예: 도 6의 자성 층(662, 664), 도 8의 자성층(862, 864))을 포함할 수 있다. 상기 자성층(662, 664, 862, 864)의 일부가 상기 연성회로기판층(661, 861)과 상기 제1 도전층 사이에 배치될 수 있다. 상기 자성층(662, 664, 862, 864) 은 제1 자성 특성을 가지는 제1 자성층(예: 도 6의 제1 자성층, 도 8의 제1 자성층) 및 상기 제1 자 성 특성과 다른 제2 자성 특성을 가지는 제2 자성층(예: 도 6의 제2 자성층, 도 8의 제2 자성층)을 포함할 수 있다. 상기 전자 장치(600, 800)가 펼쳐진 경우에 상기 플렉서블 디스플레이에 수직한 방향으로 바라볼 때, 상기 제1 자성층(662, 862)과 상기 제1 도전층(663, 863)은 실질적으로(substantially) 중첩되도록 배치될 수 있다. 상기 전자 장치(600, 800)가 펼쳐진 경우에 상기 플렉서블 디스플레이에 수직한 방향으로 바라볼 때, 상기 제2 자성층(664, 964)과 상기 제1 도전층(663, 863)은 중첩되지 않도록 배치될 수 있다. 일 실시 예에 따르면, 상기 제1 자성층(662, 862)과 상기 제2 자성층(664, 864)은 상기 수직한 방향으로 중첩되 지 않도록 배치될 수 있다. 일 실시 예에 따르면, 상기 제1 자성층은 상기 플렉서블 디스플레이의 폴딩 축을 따라 서로 이격되는 제1 자성 부분 및 제2 자성 부분을 포함할 수 있다. 상기 제1 자성층에 평행한 방향으로 바라 볼 때, 상기 제2 자성층은 상기 제1 자성 부분과 상기 제2 자성 부분 사이에 배치될 수 있다. 일 실시 예에 따르면, 상기 제1 자성층은 상기 플렉서블 디스플레이의 폴딩 축을 따라 서로 이격되는 제1 자성 부분 및 제2 자성 부분을 포함할 수 있다. 상기 제1 자성층에 평행한 방향에서 바라 볼 때, 상기 제2 자성층은 상기 제1 자성층보다 아래에 위치할 수 있다. 일 실시 예에 따르면, 상기 연성회로기판층(661, 861)은, 상기 플렉서블 디스플레이의 폴딩 축을 따라 서 로 이격된 제1 연성회로기판 부분(6611, 8611)과 제2 연성회로기판 부분(6612, 8612)을 포함할 수 있다. 일 실시 예에 따르면, 상기 제1 도전층(663, 863)은, 상기 플렉서블 디스플레이의 폴딩 축을 따라 서로 이 격된 제1 도전층 부분(6631, 8631) 및 제2 도전층 부분(6632, 8632)을 포함할 수 있다. 일 실시 예에 따르면, 상기 제1 연성회로기판 부분(6611, 8611)의 아래에 상기 제1 도전층 부분(6631, 8631)이 중첩되도록 배치될 수 있다. 상기 제2 연성회로기판 부분(6612, 8612)의 아래에 상기 제2 도전층 부분(6632, 8632)이 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 상기 플렉서블 디스플레이에 수직한 방향으로 바라볼 때, 상기 제1 자성층(662, 862)의 제1 자성 부분(6621, 8621)은 상기 제1 연성회로기판 부분(6611, 8611)과 상기 제1 도전층 부분(6631, 8631) 사이에 배치될 수 있다. 상기 플렉서블 디스플레이에 수직한 방향으로 바라볼 때, 상기 제1 자성층 (662, 862)의 제2 자성 부분(6622, 8622)은 제2 연성회로기판 부분과 제2 도전층 부분(6632, 8632) 사이 에 배치될 수 있다. 일 실시 예에 따르면, 상기 제2 자성층(664, 864)은 상기 플렉서블 디스플레이의 폴딩 축을 따라 서로 이 격되는 제3 자성 부분(6641, 8641), 및 제4 자성 부분(6642, 8642)을 포함할 수 있다. 일 실시 예에 따르면, 상기 플렉서블 디스플레이에 수직한 방향으로 바라볼 때, 상기 제2 자성층의 제3 자성 부분은 상기 제1 자성층의 제1 자성 부분과 이격되고 상기 제1 도전층의 제1 도전층 부분보다 아래에 위치할 수 있다. 상기 플렉서블 디스플레이에 수직한 방향으로 바라볼 때, 상기 제2 자성층의 제4 자성 부분은 상기 제1 자성층의 제2 자성 부분과 이격되고 상기 제1 도전층의 제2 도전층 부분보다 아래에 위치할 수 있다. 일 실시 예에 따르면, 상기 플렉서블 디스플레이에 수직한 방향으로 바라볼 때, 상기 전자 장치(600, 80 0)가 펼쳐진 경우, 상기 제1 연성회로기판 부분과 상기 제2 연성회로기판 부분은 제1 간격(w1)을 두고 이격될 수 있다. 상기 플렉서블 디스플레이에 수직한 방향으로 바라볼 때, 상기 전자 장치(600, 80 0)가 펼쳐진 경우, 상기 제1 도전층 부분과 상기 제2 도전층 부분은 상기 제1 간격(w1)과 동일하거 나 또는 먼 제2 간격(w2)를 두고 이격될 수 있다. 상기 플렉서블 디스플레이에 수직한 방향으로 바라볼때, 상기 전자 장치(600, 800)가 펼쳐진 경우, 상기 제3 자성 부분과 상기 제4 자성 부분은 상기 제1 간격(w1)과 동일하거나 또는 먼 제3 간격(w3)을 두고 이격될 수 있다. 일 실시 예에 따르면, 상기 폴더블 하우징은 힌지 하우징, 상기 힌지 하우징의 제1 측에 위치된 제1 하우징 부 분, 및 상기 힌지 하우징의 제2 측에 위치된 제2 하우징 부분을 포함할 수 있다. 상기 전자 장치 (600, 800)는 상기 힌지 하우징에 적어도 일부 안착되고 상기 디지타이저(660, 860)의 아래에 배치된 힌지 구조 를 더 포함할 수 있다. 상기 힌지 구조는 힌지 플레이트(680, 880)을 포함할 수 있다. 상기 힌지 플 레이트(680, 880)는, 상기 제1 하우징 부분에 인접하도록 위치된 제1 힌지 플레이트(6801, 8801), 및 상기 제2 하우징 부분에 인접하도록 위치된 제2 힌지 플레이트(6802, 8802)를 포함할 수 있다. 상기 전자 장치 가 펼쳐진 경우, 상기 제1 간격(w1)은 상기 제1 힌지 플레이트의 제1 폭과 상기 제2 힌지 플레이트 의 제2 폭의 합보다 작을 수 있다. 일 실시 예에 따르면, 상기 전자 장치가 펼쳐진 경우, 상기 제1 자성 부분은 상기 제1 도전층 부분 보다 상기 폴딩 축과 더 인접하도록 배치될 수 있다. 상기 제2 자성 부분은 상기 제2 도전층 부분 보다 상기 폴딩 축과 더 인접하도록 배치될 수 있다. 일 실시 예에 따르면, 상기 폴더블 하우징은 힌지 하우징, 상기 힌지 하우징의 제1 측에 위치된 제1 하우징 부 분, 및 상기 힌지 하우징의 제2 측에 위치된 제2 하우징 부분을 포함할 수 있다. 상기 전자 장치 (600, 800)는 상기 힌지 하우징에 적어도 일부 안착되고 상기 디지타이저(660, 860)의 아래에 배치된 힌지 구조 를 더 포함할 수 있다. 상기 힌지 구조는 상기 제1 하우징 부분에 인접하도록 위치된 제1 힌지 플레이트(6801, 8801), 및 상기 제2 하우징 부분에 인접하도록 위치된 제2 힌지 플레이트(6802, 8802)를 포함할 수 있다. 상기 전자 장치(600, 800)가 펼쳐진 경우, 상기 제1 도전층 부분과 상기 제2 도전층 부분 사이의 상기 제2 간격(w2)은, 상기 제1 힌지 플레이트의 제1 폭과 상기 제2 힌지 플레이트의 제2 폭의 합 보다 클 수 있다. 일 실시 예에 따르면, 상기 제1 자성층(662, 862)은 제1 투자율의 제1 자성 특성을 가질 수 있다. 상기 제2 자 성층(664, 864)은 상기 제1 투자율보다 낮은 제2 투자율의 제2 자성 특성을 가질 수 있다. 일 실시 예에 따르면, 상기 제1 자성층(662, 862)은 상기 수직한 방향으로 제1 두께를 가질 수 있다. 상기 제2 자성층(662, 862)은 상기 수직한 방향으로 상기 제1 두께보다 얇은 제2 두께를 가질 수 있다. 일 실시 예에 따르면, 상기 제1 자성층(662, 862)의 상기 제1 투자율 및 상기 제1 두께에 기초하여, 상기 제1 자성층(662, 862)의 제1 성능 계수가 결정될 수 있다. 상기 제2 자성층(662, 862)의 상기 제2 투자율 및 상기 제2 두께에 기초하여, 상기 제2 자성층(662, 862)의 제2 성능 계수가 결정될 수 있다. 상기 제1 성능 계수보다 상기 제2 성능 계수가 낮을 수 있다. 일 실시 예에 따르면, 상기 제2 자성층(664, 864)의 상면(upper surface)은 상기 제1 자성층(662, 862)의 상면 과 실질적으로 평평하게(substantially planer) 배치될 수 있다. 일 실시 예에 따르면, 상기 제1 자성층(662, 862)은 상기 수직한 방향으로 제1 두께(height)를 가질 수 있다. 상기 제2 자성층(664, 864)은 상기 수직한 방향으로 상기 제1 두께보다 얇은 제2 두께를 가질 수 있다. 일 실시 예에 따르면, 상기 제2 자성층의 적어도 일부는 상기 힌지 플레이트에 접착될 수 있다. 일 실시 예에 따르면, 상기 제2 자성층의 상기 제3 자성 부분은 상기 힌지 플레이트의 상기 제 1 힌지 플레이트에 접착될 수 있다. 상기 제2 자성층의 상기 제4 자성 부분은 상기 힌지 플레 이트의 상기 제2 힌지 플레이트에 접착될 수 있다. 일 실시 예에 따르면, 상기 힌지 구조 사이에 배치되는 지지 부재를 더 포함할 수 있다. 일 실시 예에 따르면, 상기 제1 힌지 플레이트와 상기 제2 힌지 플레이트 사이에 배치되는 지지 부 재를 더 포함할 수 있다. 일 실시 예에 따르면, 전자 장치가 펼쳐진 상태에서 상기 플렉서블 디스플레이에 수직인 방향으로 볼 때, 상기 지지 부재와 중첩되도록 배치되는 제3 자성층을 더 포함할 수 있다. 일 실시 예에 따르면, 상기 제3 자성층은 상기 지지 부재에 접착될 수 있다. 일 실시 예에 따르면, 상기 제1 도전층은 상기 플렉서블 디스플레이의 폴딩 축을 따라 서로 이격된 제1 도전층 부분 및 제2 도전층 부분을 포함할 수 있다. 상기 제1 도전층 부분과 상기 제 2 도전층 부분 사이에 배치되는 제2 도전층을 더 포함할 수 있다. 일 실시 예에 따르면, 상기 제1 도전층은 상기 플렉서블 디스플레이의 폴딩 축을 따라 서로 이격된 제1 도전층 부분 및 제2 도전층 부분을 포함할 수 있다. 상기 힌지 플레이트에 접착되어 배 치되는 제2 도전층을 더 포함할 수 있다. 일 실시 예에 따르면, 상기 제1 도전층은 제1 도전성을 가지는 제1 물질을 포함할 수 있다. 상기 제2 도 전층(1765, 1865)은 상기 제1 도전성 보다 낮은 제2 도전성을 가지는 제2 물질을 포함할 수 있다. 일 실시 예에 따르면, 상기 제1 도전층은 상기 플렉서블 디스플레이에 수직한 방향으로 제1 두께를 가질 수 있다. 상기 제2 도전층(1765, 1865)은 상기 플렉서블 디스플레이에 수직한 방향으로 상기 제1 두 께보다 얇은 제2 두께를 가질 수 있다. 일 실시 예에 따르면, 상기 제2 도전층(1765, 1865)은 도전성 물질로 형성된 도전 패턴(1765a)과 빈 공간인 스 페이스(1765b)를 포함할 수 있다. 일 실시 예에 따르면, 상기 힌지 구조는 자성을 갖는 스테인리스 스틸을 포함할 수 있다. 일 실시 예에 따르면, 상기 플렉서블 디스플레이의 아래에 배치되어 상기 플렉서블 디스플레이를 지 지하는 플렉서블 플레이트를 더 포함할 수 있다. 상기 플렉서블 플레이트는 상기 플렉서블 디스플레 이의 폴딩 축과 대응하는 부분에 배치되는 레티스 부분을 포함할 수 있다. 일 실시 예에 따르면, 상기 전자 장치(600, 800)가 펼쳐진 경우, 상기 플렉서블 디스플레이에 수직한 방향 으로 바라볼 때, 상기 제2 자성층(664, 864)의 적어도 일부는 상기 레티스 부분과 중첩될 수 있다. 일 실시 예에 따르면, 상기 전자 장치(600, 800)가 펼쳐진 경우, 상기 플렉서블 디스플레이에 수직한 방향 으로 바라볼 때, 상기 제1 자성층(662, 862)은 상기 레티스 부분과 중첩되지 않을 수 있다. 일 실시 예에 따르면, 상기 전자 장치(600, 800)가 펼쳐진 상태에서 상기 플렉서블 디스플레이에 수직인 방향으로 바라볼 때, 상기 제2 자성층(664, 864)은 상기 힌지 플레이트(680, 880)와 중첩되도록 배치될 수 있다. 일 실시 예에 따르면, 상기 제1 자성층(662, 862)은 제1 마그네틱 메탈 파우더 층(first magnetic metal powder layer)을 포함할 수 있다. 상기 제1 도전층(663, 863)은 상기 제1 마그네틱 메탈 파우더 층과 접촉하는 구리 합금 층을 포함할 수 있다. 상기 연성회로기판층은 스타일러스 펜(예: 도 5a 및 도 5b의 전자 펜 )을 감지하기 위한 복수의 전도성 라인을 포함할 수 있다. 본 개시의 일 실시 예에 따른 폴더블 전자 장치는 디지타이저의 도전층(예: 도전성 플레이트)의 일부가 제거된 부분과 중첩되도록 배치된 제2 자성층(MMP2)을 포할 수 있다. 전자 장치의 밴딩 영역과 대응하는 부분에 제2 자 성층(MMP2)을 배치하여 도전층(예: 도전성 플레이트)의 제거로 인한 밴딩 영역에서의 특성 저하를 방지(또는 보 상)할 수 있다. 본 개시의 일 실시 예에 따른 폴더블 전자 장치는 밴딩 영역에서 전자 펜의 감지 성능 및 필압 성능을 향상시킬 수 있다. 본 개시의 일 실시 예에 따른 폴더블 전자 장치는 힌지 부품의 자화가 디지타이저에 영향을 주는 것을 방지(감 소)할 수 있다. 본 개시의 일 실시 예에 따른 폴더블 전자 장치는 폴딩 영역에서 자성층(MMP)의 두께를 줄여, 폴딩/언폴딩 성능 을 향상시킬 수 있다. 본 개시의 일 실시 예에 따른 폴더블 전자 장치는 분리형 디지타이저의 분절부(예: 밴딩 영역)에서 디지타이저 의 전자 펜 감지 성능을 향상시킬 수 있다.도면 도면1 도면2a 도면2b 도면2c 도면2d 도면3a 도면3b 도면3c 도면3d 도면3e 도면4 도면5a 도면5b 도면6 도면7 도면8 도면9 도면10 도면11 도면12 도면13 도면14 도면15 도면16 도면17 도면18 도면19 도면20 도면21 도면22 도면23"}
{"patent_id": "10-2023-0126485", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도면의 설명과 관련하여, 동일 또는 유사한 구성 요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있 다. 도 1은 본 개시의 다양한 실시 예에 따른 네트워크 환경 내의 전자 장치의 블록도이다. 도 2a 및 도 2b는 본 개시의 일 실시 예에 따른 전자 장치의 제1 상태(예: 펼침 상태, unfolded stage)를 전면 및 후면에서 바라본 도면들이다. 도 2c 및 도 2d는 본 개시의 일 실시 예에 따른 전자 장치의 제2 상태(예: 접힘 상태, folded state)를 전면 및 후면에서 바라본 도면들이다. 도 3a는 본 개시의 일 실시 예에 따른, 제1 상태(예: 펼침 상태, flat state 또는 unfolding state)를 도시한 전자 장치의 사시도이다. 도 3b는 본 개시의 일 실시 예에 따른 제1 상태(예: 펼침 상태)에서, 전자 장치의 전면을 도시한 평면도이다. 도 3c는 본 개시의 일 실시 예에 따른, 제1 상태(예: 펼침 상태)에서, 전자 장치의 후면을 도시한 평면도이다. 도 3d는 본 개시의 일 실시 예에 따른, 제2 상태(예: 접힘 상태, folding state)를 도시한 전자 장치의 사시도 이다. 도 3e는 본 개시의 일 실시 예에 따른, 제3 상태(예: 중간 상태, intermediate state)를 도시한 전자 장치의 사 시도이다. 도 4는 일 실시 예에 따른 전자 장치의 구성을 블록도로 도시한 도면이다.도 5a는 전자 펜(예: 스타일러스 펜)의 1차 공진 방법을 나타내는 도면이다. 도 5b는 전자 펜(예: 스타일러스 펜)의 1차 공진에 따른 전자 장치의 2차 공진 방법을 나타내는 도면이다. 도 6은 본 개시의 일 실시 예에 따른 전자 장치를 나타내는 것으로, 전자 장치의 펼침 상태를 나타내는 도면이 다. 도 7은 도 6에 도시된 전자 장치의 접힘 상태를 나타내는 도면이다. 도 8은 본 개시의 일 실시 예에 따른 전자 장치를 나타내는 것으로, 전자 장치의 펼침 상태를 나타내는 도면이 다. 도 9는 도 8에 도시된 전자 장치의 접힘 상태를 나타내는 도면이다. 도 10은 본 개시의 일 실시 예에 따른 전자 장치를 나타내는 것으로, 전자 장치의 펼침 상태를 나타내는 도면이 다. 도 11은 도 10에 도시된 전자 장치의 접힘 상태를 나타내는 도면이다. 도 12는 본 개시의 일 실시 예에 따른 전자 장치를 나타내는 것으로, 전자 장치의 펼침 상태를 나타내는 도면이 다. 도 13은 도 12에 도시된 전자 장치의 접힘 상태를 나타내는 도면이다. 도 14는 본 개시의 일 실시 예에 따른 전자 장치를 나타내는 것으로, 전자 장치의 펼침 상태를 나타내는 도면이 다. 도 15는 도 14에 도시된 전자 장치의 접힘 상태를 나타내는 도면이다. 도 16은 본 개시의 일 실시 예에 따른 멀티 폴더블 전자 장치를 나타내는 것으로, 멀티 폴더블 전자 장치의 펼 침 상태를 나타내는 도면이다. 도 17은 본 개시의 일 실시 예에 따른 전자 장치를 나타내는 것으로, 전자 장치의 펼침 상태를 나타내는 도면이 다. 도 18은 본 개시의 일 실시 예에 따른 전자 장치를 나타내는 것으로, 전자 장치의 펼침 상태를 나타내는 도면이 다. 도 19는 제2 자성층과 중첩되도록 배치되는 제2 도전층을 나타내는 도면이다. 도 20은 제1 자성층의 제1 자성 부분과 제2 자성 부분의 간격, 및 기준 점으로부터 제1 자성층의 제1 자성 부분 과 제2 자성 부분이 배치되는 위치를 나타내는 도면이다. 도 21은 제2 자성층과 중첩되도록 배치되는 도전층의 패턴 밀도(예: 도전 패턴의 폭(w)과 스페이스(s) 비율)에 따른 전자 펜 내부의 인덕턴스 변화를 나타내는 도면이다. 도 22는 제2 자성층과 중첩되도록 배치되는 제2 도전층의 유무에 따른 전자 펜 내부의 인덕턴스 변화를 나타내 는 도면이다. 도 23은 제1 자성층의 제1 부분과 제2 부분의 간격에 따른 위상 변화점을 나타내는 도면이다. 도면 전체에 걸쳐, 동일한 참조 번호가 동일하거나 유사한 요소, 특징 및 구조를 묘사하는 데 사용된다는 점에 유의해야 한다."}
