---
company: mITblick AG
reference_id: '2916058'
scraped_date: '2025-09-05T08:00:10.536009'
source_url: https://www.freelancermap.de/projekt/fpga-engineering-manager-m-w-d-teilprojektleiter-fpga-m-w-d?ref=rss
state: rejected
state_history:
- note: 'LLM evaluation: 25% fit score'
  state: rejected
  timestamp: '2025-09-05T08:00:44.283435'
title: FPGA Engineering Manager (m/w/d) / Teilprojektleiter FPGA (m/w/d)
---


# FPGA Engineering Manager (m/w/d) / Teilprojektleiter FPGA (m/w/d)
**URL:** [https://www.freelancermap.de/projekt/fpga-engineering-manager-m-w-d-teilprojektleiter-fpga-m-w-d?ref=rss](https://www.freelancermap.de/projekt/fpga-engineering-manager-m-w-d-teilprojektleiter-fpga-m-w-d?ref=rss)
## Details
- **Start:** ab sofort
- **Von:** mITblick AG
- **Auslastung:** 100% (5 Tage pro Woche)
- **Eingestellt:** 05.09.2025
- **Ansprechpartner:** Marco Klemm
- **Projekt-ID:** 2916058
- **Branche:** Elektrotechnische Industrie
- **Vertragsart:** Freiberuflich

## Schlagworte
FPGA, Architektur, Ingenieurwesen, Sicherheitstechnik, Python, Lithografie, Subversion, Systemarchitektur, Tool Command Language, Vhdl, Gitlab, Git, Modelsim, Elektrotechnik, Test Automation, Telekommunikation, Continuous Delivery, Continuous Integration, Kryptographie, Linux, Schaltplan, Embedded Systems, Hardware-Design, √úbersetzungen, Projektmanagement, Anforderungsanalyse, Softwareentwicklung, Systemverilog, Toolchain, Verilog, Ablaufplanung, DOORS (Software), Sicherheitskritische, Coaching und Mentoring, Polarion, Software Version Control, Technische Beratung

## Beschreibung
Du m√∂chtest hochsichere Technologien aktiv mitgestalten und bist leidenschaftlich in der FPGA-Entwicklung unterwegs? Dann bist du bei unserem Kunden im Bereich der professionellen Sicherheitstechnik genau richtig.
Du √ºbernimmst die fachliche Koordination und technische Verantwortung f√ºr die Entwicklung komplexer FPGA-L√∂sungen im Bereich hochsicherer Sicherheitstechnik.
Von der Anforderungsanalyse bis zur Serienreife gestaltest du die FPGA-Architektur, koordinierst das Entwicklungsteam und stellst sicher, dass Qualit√§t, Sicherheit und Performance auf h√∂chstem Niveau erf√ºllt werden.
Hast Du Lust auf ein Projekt zusammen mit uns?

Aufgaben:
‚Ä¢ Fachliche Koordination eines Teams von FPGA-Entwickler*innen ‚Äì inkl. Planung, Organisation und Meilensteinverfolgung
‚Ä¢ Begleitung des gesamten Entwicklungszyklus von Embedded System Plattformen (Angebotserstellung, Definition, Entwicklung, Integration, Produktion)
‚Ä¢ Analyse und √úbersetzung von Kunden- und Stakeholder-Anforderungen in FPGA-Architekturen und technische Konzepte
‚Ä¢ Mitwirkung an der Systemarchitektur und am Design neuer Systemkonzepte
‚Ä¢ Erstellung und Pr√ºfung technischer Dokumente, Konzeptpapiere und Systemzeichnungen
‚Ä¢ Transfer von Systemarchitekturen in FPGA-Konzepte inkl. IP-Core-Integration
‚Ä¢ Sicherstellung konsistenter Prozesse, Methoden, Tools und Technologien innerhalb der FPGA-Entwicklung
‚Ä¢ Technische Beratung innerhalb der Projektabwicklung und in Angebotsphasen
‚Ä¢ F√∂rderung von Best Practices und Weiterentwicklung der FPGA-Engineering-Methoden
‚Ä¢ √úberpr√ºfung und Optimierung der Entwicklungsumgebung, inkl. Testbench-Strategien und Verifikationsmethoden

Dein Profil:
‚Ä¢ Abgeschlossenes Studium der Elektrotechnik, Nachrichtentechnik oder vergleichbar
‚Ä¢ Langj√§hrige Erfahrung in FPGA-Design und -Verifikation, idealerweise in sicherheitskritischen Anwendungen
‚Ä¢ Sehr gute Programmierkenntnisse in VHDL, Python und TCL
‚Ä¢ Erfahrung mit Xilinx- und/oder Lattice-FPGAs inkl. Backendflow
‚Ä¢ Kenntnisse in Test-Frameworks wie cocotb, VUnit, OSVVM, UVVM
‚Ä¢ Erfahrung in der Verifikation mit ModelSim bzw. QuestaSim
‚Ä¢ Verst√§ndnis von Hardware-Designs, inkl. Analyse von Schaltpl√§nen und PCB-Layouts
‚Ä¢ Erfahrung im Bereich Kryptographie (von Vorteil)
‚Ä¢ Praxis in Constraint-Management (Timing, CDC) und IP-Core-Anpassung
‚Ä¢ Erfahrung mit Versionsmanagement (Git, GitLab, SVN)
‚Ä¢ Kenntnisse in Continuous Integration / Continuous Deployment Prozessen

Technologien:
‚Ä¢ VHDL, Verilog, SystemVerilog, Python, TCL
‚Ä¢ Xilinx / Lattice Toolchain
‚Ä¢ ModelSim / QuestaSim
‚Ä¢ cocotb, VUnit, OSVVM, UVVM
‚Ä¢ Git, GitLab, SVN
‚Ä¢ Linux, Polarion, DOORS

Soft Skills:
‚Ä¢ Strukturierte, selbstst√§ndige und prozessorientierte Arbeitsweise
‚Ä¢ Ausgepr√§gte Kommunikations- und F√ºhrungskompetenz
‚Ä¢ F√§higkeit, technische Entscheidungen klar zu kommunizieren und zu vertreten
‚Ä¢ Analytisches Denkverm√∂gen und l√∂sungsorientierte Haltung
‚Ä¢ Teamplayer mit der F√§higkeit, Entwickler*innen gezielt zu motivieren und weiterzuentwickeln

Rahmenbedingungen:
Start: ASAP
Laufzeit: 6 Monate (mit Option auf Verl√§ngerung)
Arbeitsort: Raum Stuttgart
Auslastung: 80-100%

Klingt das spannend und passend f√ºr Dich? Dann freuen wir uns auf Deine Kontaktaufnahme inkl. Stundensatz, Verf√ºgbarkeit und Deine Einsch√§tzung (Experte, Senior, Generalist, Spezialist f√ºr?)! In jedem Fall bekommst Du eine zeitnahe R√ºckmeldung!

Viele Gr√º√üe,
Giovanni

mITblick GmbH

www.mitblick.de

PS: Wir bitten um Kontaktaufnahme ausschlie√ülich durch Freiberufler ‚Äì Vermittlungsvorschl√§ge von Dritten sind unerw√ºnscht.

---

## ü§ñ AI Evaluation Results

**Evaluation Timestamp:** 2025-09-05T08:00:44.280907

### Pre-Evaluation Phase
- **Score:** 19/100
- **Threshold:** 10/100
- **Result:** ‚úÖ Passed
- **Rationale:** Score: 19%. Found tags: ['ai', 'ki', 'architekt', 'systemarchitekt', 'architektur', 'gitlab', 'automation', 'python', 'git', 'api', 'integration', 'continuous', 'deployment', 'linux', 'beratung', 'projektmanagement', 'mentoring', 'coaching', 'performance', 'freelance', 'freiberufler', 'projekt', 'ant']

### LLM Analysis Phase
- **LLM Provider:** OpenAI
- **LLM Model:** gpt-5-mini
- **Fit Score:** 25/100
- **Acceptance Threshold:** 85/100
- **Final Decision:** ‚ùå REJECTED

#### Detailed Rationale
- Core FPGA languages (VHDL / Verilog / SystemVerilog): Not present in CV ‚Äî critical gap for this role.
- FPGA toolchains & simulators (Xilinx / Lattice, ModelSim / QuestaSim): Not mentioned in CV ‚Äî major mismatch.
- FPGA verification frameworks (cocotb, VUnit, OSVVM, UVVM): Not present ‚Äî gap for verification responsibilities.
- Hardware design / PCB-layout / timing & CDC / IP-core adaptation: No evidence in CV ‚Äî domain-specific deficiency.
- Cryptography (advantageous): Some security-related experience (WS‚ÄëSecurity, workshops) but no crypto-hardware experience ‚Äî limited relevance.
- Python & scripting: Strong ‚Äî multiple projects list Python and extensive scripting experience (bash, automation).
- TCL: Not mentioned ‚Äî partial gap (important for FPGA flows).
- Version control, CI/CD, Linux: Strong match ‚Äî Git/SVN, GitLab CI/CD, Jenkins, Linux experience documented.
- System architecture, requirements analysis, documentation, project leadership: Strong match ‚Äî long history as architect, consultant, team lead, and trainer.
- DOORS / Polarion: Not mentioned ‚Äî possible gap for this customer‚Äôs toolchain.
- Availability & engagement model: Freelancer owner with consultancy experience ‚Äî likely acceptable, but onsite Stuttgart requirement and 100% allocation not explicitly confirmed.

Summary assessment:
- Candidate excels in systems architecture, DevOps/CI practices, tooling, Linux and team leadership (these are valuable for project coordination and process improvement).
- However, the role requires deep, hands-on FPGA design and verification expertise (VHDL/Verilog, FPGA toolchain, simulation and verification frameworks, timing/CDC, hardware/PCB understanding) which the CV does not demonstrate.

Recommendation: Candidate is not suitable as the primary FPGA Engineering Manager / Teilprojektleiter for a safety‚Äëcritical FPGA development team without pairing with an experienced FPGA engineer or significant upskilling. Fit score: 25/100.

---
